(57)【要約】【課題】電流を通じてデータを送／受信する電流モードバスインターフェースシステムの迅速なモード転換のための電流駆動回路及び電流ブースティング方法を提供する。【解決手段】電流駆動回路は駆動ノードの電圧を感知し駆動ノードの電圧を基準電圧と比較して比較信号を生成する作動電圧感知回路、比較信号に応じて駆動ノードに電流を駆動するように制御信号を生成する制御回路、及び制御信号に基づいて駆動ノードに電流を提供するか駆動ノードから電流を提供するカレントドライバを含む。電流ブースティング方法は駆動ノードの電圧を感知し駆動ノードの電圧を基準電圧と比較して比較信号を生成する段階、比較信号に応じて駆動ノードに電流を駆動するように制御信号を生成する段階及び制御信号に応じて駆動ノードの電圧が動作点となるに必要な電流を駆動ノードに提供するか駆動ノードから提供する段階を含む。【選択図】    図１
2006270932.tif 000002
【特許請求の範囲】
【請求項１】
駆動ノードの電圧を感知し前記駆動ノードの電圧を基準電圧と比較して比較信号を生成する差動電圧感知回路と、
前記比較信号に基づいて制御信号を生成して前記駆動ノードに電流を提供する制御回路と、
前記制御信号に応じて、前記駆動ノードに電流を提供するか、前記駆動ノードから電流を提供するカレントドライバと、
を含むことを特徴とする電流駆動回路。
【請求項２】
前記電流駆動回路は、電流モードバスインターフェースシステムのモード転換の際前記駆動ノードの電圧が動作点となるに必要な電流を駆動することを特徴とする請求項１記載の電流駆動回路。
【請求項３】
前記制御回路がリセットされない限り前記制御信号を生成して前記駆動ノードに前記電流を一回供給することを特徴とする請求項２記載の電流駆動回路。
【請求項４】
前記電流駆動回路は、前記電流モードバスインターフェースシステムがサスペンドモードから正常動作モードに転換するとき使用されることを特徴とする請求項３記載の電流駆動回路。
【請求項５】
前記比較信号及び前記制御信号は、それぞれ第１ビット及び第２ビットで構成されることを特徴とする請求項４記載の電流駆動回路。
【請求項６】
前記差動電圧感知回路は、
前記基準電圧を生成する基準電圧発生回路と、
前記駆動ノードの電圧及び前記基準電流との差を増幅して前記比較信号の前記第１ビットを生成する差動増幅器と、
前記比較信号の第１ビットを反転して前記比較信号の前記第２ビットを生成する反転器と、を含むことを特徴とする請求項５記載の電流駆動回路。
【請求項７】
前記差動電圧感知回路は、
前記基準電圧を生成する基準電圧発生回路と、
前記駆動ノードの電圧及び前記基準電圧との差を増幅して前記比較信号の前記第１ビットを生成する第１差動増幅器と、
前記駆動ノードの電圧と前記基準電圧との差を増幅して前記比較信号の前記第２ビットを生成する第２差動増幅器と、を含むことを特徴とする請求項５記載の電流駆動回路。
【請求項８】
前記制御回路は、
前記比較信号の遷移を用いて前記制御信号を活性化させる制御信号生成部と、
前記制御信号が活性化された後前記比較信号の遷移を用いて前記制御信号を非活性化させる制御信号リセット部と、を含むことを特徴とする請求項５記載の電流駆動回路。
【請求項９】
前記制御信号生成部は、
第１選択信号に基づいて前記比較信号の第１ビット及び第１論理レベルのうち一つを選択する第１ＭＵＸと、
第１選択信号に基づいて前記比較信号の第２ビット及び前記第１論理レベルのうち一つを選択する第２ＭＵＸと、
前記第１ＭＵＸの出力信号の前記第１論理レベルで第２論理レベルの遷移に応答して前記第２論理レベルをサンプリングする第１フリップフロップと、
前記第２ＭＵＸの出力信号の前記第１論理レベルから第２論理レベルの遷移に応答して前記第２論理レベルをサンプリングする第２フリップフロップと、
前記第１フリップフロップの出力信号及び前記第２フリップフロップの出力信号を論理和して第１選択信号を生成する第１論理和ゲートと、
前記第１フリップフロップの出力信号及び前記第２フリップフロップの出力信号をＮＡＮＤ論理演算してＮＡＮＤ信号を生成する第１ＮＡＮＤゲートと、
前記第１フリップフロップの出力信号、前記ＮＡＮＤ信号及び活性化信号を論理積して前記制御信号の前記第１ビットを生成する第１論理積ゲートと、
前記第２フリップフロップの出力信号、前記ＮＡＮＤ信号及び前記活性化信号を論理積して前記制御信号の前記第２ビットを生成する第２論理積ゲートと、を含むことを特徴とする請求項８記載の電流駆動回路。
【請求項１０】
前記制御信号リセット部は、
前記第１選択信号及び前記活性化信号をＮＡＮＤ論理演算して第２選択信号を生成する第２ＮＡＮＤゲートと、
前記第２選択信号に基づいて前記比較信号の第１ビット及び第１論理レベルのうちいずれかを選択する第３ＭＵＸと、
前記第２選択信号に基づいて前記比較信号の第２ビット及び前記第１論理レベルのうちいずれかを選択する第４ＭＵＸと、
前記第３ＭＵＸの出力信号の第２論理レベルで前記第１論理レベルの遷移に応答して前記第２論理レベルをサンプリングする第３フリップフロップと、
前記第４ＭＵＸの出力信号の前記第２論理レベルで前記第１論理レベルの遷移に応答して前記第２論理レベルをサンプリングする第４フリップフロップと、
前記第３フリップフロップの出力信号及び前記第４フリップフロップの出力信号を論理和して非活性化信号を生成する第２論理和ゲートと、
前記非活性化信号を反転して前記活性化信号を生成する反転器と、を含むことを特徴とする請求項９記載の電流駆動回路。
【請求項１１】
前記カレントドライバは、
前記制御信号の第１ビットに基づいて電源電圧と前記駆動ノードとの間の電流経路を提供するＰＭＯＳトランジスタと、
前記制御信号の第２ビットに基づいてアース電位と前記駆動ノードとの間の電流経路を提供するＮＭＯＳトランジスタと、
前記電源電圧と前記駆動ノードとの間の電流を提供する第１電流源と、
前記アース電位と前記駆動ノードとの間の電流を提供する第２電流源と、を含むことを特徴とする請求項５記載の電流駆動回路。
【請求項１２】
前記カレントドライバは、
前記制御信号の第１ビットに基づいて電源電圧と前記駆動ノードとの間の電流経路を提供する第１ＰＭＯＳトランジスタと、
前記制御信号の第２ビットに基づいてアース電位と前記駆動ノードとの間の電流経路を提供する第１ＮＭＯＳトランジスタと、
ダイオード−連結され前記電源電圧及と前記駆動ノードとの間の電流を提供する第２ＰＭＯＳトランジスタと、
ダイオード−連結され前記アース電位と前記駆動ノードとの間の電流を提供する第２ＮＭＯＳトランジスタと、を含むことを特徴とする請求項５記載の電流駆動回路。
【請求項１３】
前記カレントドライバは、
前記制御信号の第１ビットに基づいて電源電圧と前記駆動ノードとの間の電流経路を提供する第１ＰＭＯＳトランジスタと、
前記制御信号の第２ビットに基づいてアース電源と前記駆動ノードとの間の電流経路を提供する第１ＮＭＯＳトランジスタと、
ダイオード−連結され前記電源電圧と前記駆動ノードとの間の電流を提供する第２ＮＭＯＳトランジスタと、
ダイオード−連結され前記アース電位と前記駆動ノードとの間の電流を提供する第２ＰＭＯＳトランジスタと、を含むことを特徴とする請求項５記載の電流駆動回路。
【請求項１４】
駆動ノードの電圧を感知し前記駆動ノードの電圧を基準電圧と比較して比較信号を生成する段階と、
前記比較信号に基づいて前記駆動ノードに電流を駆動するように制御信号を生成する段階と、
前記制御信号に基づいて、前記駆動ノードの電圧が動作点となるに必要な電流を前記駆動ノードに提供するか、前記駆動ノードから提供する段階と、
を含むことを特徴とする電流ブースティング方法。
【請求項１５】
前記電流ブースティング方法は、電流モードバスインターフェースシステムのモード転換の際に使用されることを特徴とする請求項１４記載の電流ブースティング方法。
【請求項１６】
前記制御信号を生成する段階は、リセットされない限り１回のみ前記駆動ノードに電流を駆動するように前記制御信号を生成することを特徴とする請求項１５記載の電流ブースティング方法。
【請求項１７】
前記電流ブースティング方法は、前記電流モードバスインターフェースシステムがサスペンドモードから正常動作モードに転換するとき使用されることを特徴とする請求項１６記載の電流ブースティング方法。
【請求項１８】
前記電流ブースティング方法は、前記電流モードバスインターフェースシステムのホスト装置の基準電流、クロック電流及びデータ電流駆動の際使用されることを特徴とする請求項１７記載の電流ブースティング方法。
【請求項１９】
前記比較信号及び前記制御信号は、それぞれ第１ビット及び第２ビットで構成されることを特徴とする請求項１７記載の電流ブースティング方法。
【請求項２０】
前記比較信号を生成する段階は、
前記基準電圧を生成する段階と、
前記駆動ノードの電圧と基準電圧との差を増幅して前記比較信号の第１ビットを生成する段階と、
前記比較信号の第１ビットを反転して前記比較信号の第２ビットを生成する段階と、を含むことを特徴とする請求項１９記載の電流ブースティング方法。
【請求項２１】
前記比較信号を生成する段階は、
前記基準電圧を生成する段階と、
前記駆動ノードの電圧と前記基準電圧との差を増幅して前記比較信号の第１ビットを生成する段階と、
前記駆動ノードの電圧と前記基準電圧との差を増幅して前記比較信号の第２ビットを生成する段階と、を含むことを特徴とする請求項１９記載の電流ブースティング方法。
【請求項２２】
前記制御信号を生成する段階は、
前記比較信号の遷移に基づいて前記制御信号を活性化させる段階と、
前記制御信号が活性化された後前記比較信号の遷移に基づいて前記制御信号を非活性化させる段階と、を含むことを特徴とする請求項１７記載の電流ブースティング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電流駆動回路に係り、特に、電流を通じてデータを送／受信する電流モードバスインターフェースシステムの迅速なモード転換のための電流駆動回路及び電流ブースティング方法に関する。
【背景技術】
【０００２】
一般的に、集積回路の間で信号を送／受信するために電圧モード送／受信または電流モード送／受信を実施する。電圧モード送／受信は抵抗−キャパシタ遅延などの問題点を有し、それを改善するために電流モード送／受信が研究されてきた。電流モード送／受信は送／受信される信号の電流に注目する。電流モード送／受信は伝送ラインの電圧は大きく変わらないようにし、伝送ラインを通じて流れる電流のレベルを変化させデータを伝送する。例えば、送信機は１７ｍＡ〜２３ｍＡを論理‘１’に、０ｍＡ〜６ｍＡを論理‘０’に設定して順次にデジタルデータを送信することができる。そのとき、受信機は送信される信号の電流レベルを判断して送信されたデジタルデータを復元することができる。電流モード送／受信の際には電圧が大きく変わらないので抵抗−キャパシタ遅延が深刻な問題にならない。
【０００３】
電流モード送／受信において、送信機側で基準電流を同時に伝送する場合がある。例えば、送信機は１７ｍＡ〜２３ｍＡを論理‘１’に、０ｍＡ〜６ｍＡを論理‘０’に設定してデータ電流を送信すると同時に、約１０ｍＡの基準電流を送信する。受信機はデータ電流及び基準電流を同時に受信してデータ電流と基準電流との大きさを比較して送信されたデータを判別する。例えば、受信機はデータ電流が基準電流より大きいと送信されたデータが倫理‘１’として、データ電流が基準電流より小さいと送信されたデータが論理‘０’として判別する。このように、データ電流と共に基準電流を送／受信する電流モード送／受信を疑似差動電流モード送／受信ともいう。
【０００４】
特に、モバイルアプリケーション分野などで使用されるインバスターフェースは消費電力を最小化しなければならない。それはモバイルアプリケーションなどの場合電力を持続的に供給を受けることができないので、充電された電気エネルギを効果的に使用して動作時間を増やさなければならないからである。消費電力を減少させるために多様な方法が提示されており、そのうち一つがアプリケーションの状態によって動作に不必要な部分をサスペンドモードに移行させることである。例えば、携帯電話のようなモバイルアプリケーション装置の場合、正常動作モードではアプリケーションの動作に必要な全ての部分が電力を消費し動作するが、サスペンドモードに移行するようになるとモード転換に必要な部分を除いた他の部分はそれ以上電力を消費しないように非活性化される。
【０００５】
通常、電流モードバスインターフェースシステムの送／受信に使用される動作電流はその大きさが小さいことが望ましい。また、アプリケーションによってバスインターフェース送／受信に使用される印刷回路基板（ＰＣＢ）などのキャパシタス成分が大きくなる場合がある。従って、バスインターフェースシステムがサスぺンドモードから正常動作モードに転換することにおいて、動作電流のみにモード転換を実施するようになるとモード転換時間が遅延されるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記のような問題点を解決するための本発明の目的は迅速に駆動ノードの電圧が基準電圧に近接するように電流を駆動する電流駆動回路を提供することにある。
【０００７】
本発明の他の目的は、迅速に駆動ノードの電圧が動作点となるように電流を駆動する電流ブースティング方法を提供することにある。
【課題を解決するための手段】
【０００８】
前記した本発明の目的を達成するための電流駆動回路は駆動ノードの電圧を感知し駆動ノードの電圧を基準電圧と比較して比較信号を生成する差動電圧感知回路、比較信号に応じて駆動ノードに電流を駆動するように制御信号を生成する制御回路及び制御信号によって駆動モードに電流を提供するか駆動モードから電流を提供するカレントドライバを含む。
【０００９】
この際、電流駆動回路は電流モードバスインターフェースシステムのモード転換の際駆動ノードの電圧が動作点となるに必要な電流を駆動することができる。例えば、動作点は電流モードバスインターフェースシステムのホストまたはクライアントなどを構成するトレンジスタが正常的に動作するためのバイアスポイントであることができる。ここで、電流駆動回路はクロック電流、データ電流または基準電流などの電流モードバスインターフェースシステムの動作電流より相対的に大きい電流を駆動してもよいのである。
【００１０】
そのとき、制御回路はリセットされない限り１回のみ駆動ノードに電流を駆動するように制御信号を生成することができる。
【００１１】
本発明の他の目的を達成するための電流ブースティング方法は、駆動ノードの電圧を感知し前記駆動ノードの電圧を基準電圧と比較して比較信号を生成する段階、比較信号に基づいて駆動ノードに電流を駆動するように制御信号を生成する段階、及び制御信号に基づいて前記駆動ノードの電圧が動作点となるに必要な電流を前記駆動ノードに提供するか、前記駆動ノードから提供する段階を含む。
【００１２】
例えば、電流ブースティングは電流モードバスインターフェースシステムのモード転換の際、短い時間の間基準電流などの動作電流に比べて相対的に大きい電流を提供して所定の駆動ノードの電圧がバスインターフェースシステムを構成する回路の正常的な動作のために必要なレベルに到達するようにすることであり得る。
【００１３】
このとき、電流ブースティング方法は電流モードバスインターフェースシステムのモード転換の際使用される。
【００１４】
このとき、制御信号を生成する段階はリセットされない限り一回のみ駆動ノードに電流を駆動するように制御信号を生成することができる。
【００１５】
このとき、電流ブースティング方法は電流モードバスインターフェースシステムがサスペンドモードから正常動作モードに転換するとき使用される。このとき、電流ブースティング方法は電流モードバスインターフェースシステムのホスト装置の基準電流、クロック電流及びデータ電流駆動の際使用される。このとき、電流ブースティング方法はクロック電流、データ電流または基準電流などの電流モードバスインターフェースシステムの動作電流より相対的に大きい電流を駆動することが望ましい。
【００１６】
従って、迅速に駆動ノードの電圧が基準電圧に近接するように電流を駆動することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
【００１８】
図１は本発明の一実施例による電流駆動回路のブロック図である。
【００１９】
図１に示すように、本発明の一実施例による電流駆動回路は差動電圧感知回路１１０、制御回路１２０及びカレントドライバ１３０を含む。
【００２０】
差動電圧感知回路１１０は駆動ノード（ＰＡＤ）の電圧を感知し駆動ノード（ＰＡＤ）の電圧を基準電圧と比較して比較信号（ＣＯＭＰ）を生成する。
【００２１】
例えば、比較信号（ＣＯＭＰ）は２ビット信号である。例えば、差動電圧感知回路１１０は駆動ノード（ＰＡＤ）の電圧が基準電圧より低いと比較信号（ＣＯＭＰ）の一番目のビットを活性化することができる。例えば、差動電圧感知回路１１０は駆動ノード（ＰＡＤ）の電圧が基準電圧より高いと比較信号（ＣＯＭＰ）の二番目のビットを活性化することができる。例えば、差動電圧感知回路１１０は駆動ノード（ＰＡＤ）の電圧及び基準電圧との間の電圧差が所定レベル未満の場合２ビット比較信号（ＣＯＭＰ）のすべてのビットを非活性化することができる。
【００２２】
制御回路１２０は比較信号（ＣＯＭＰ）に基づいて駆動ノード（ＰＡＤ）に電流を駆動するように制御信号（ＣＴＲ）を生成する。
【００２３】
例えば、制御信号（ＣＴＲ）は２ビット信号であってもよい。例えば、制御回路１２０は駆動ノード（ＰＡＤ）に電流を提供するために制御信号（ＣＴＲ）の一番目のビットを活性化することができる。例えば、制御回路１２０は駆動ノード（ＰＡＤ）から電流を提供するために制御信号ＣＴＲの二番目のビットを活性化することができる。
【００２４】
カレントドライバ１３０は制御信号（ＣＴＲ）に応じて駆動ノード（ＰＡＤ）に電流を駆動するか、駆動ノード（ＰＡＤ）から電流を提供する。
【００２５】
例えば、カレントドライバ１３０は制御信号（ＣＴＲ）の一番目のビットが活性化されると駆動ノード（ＰＡＤ）に電流を提供することができる。例えば、カレントドライバ１３０は制御信号（ＣＴＲ）の二番目のビットが活性化されると駆動ノード（ＰＡＤ）から電流を提供することができる。
【００２６】
例えば、カレントドライバ１３０は電流モードバスインターフェースシステムで基準電流、クロック電流またはデータ電流のような動作電流より相対的に大きい電流を駆動することもできる。それは、電流モードバスインターフェースシステムのモード転換の際動作電流より相対的に大きい電流を駆動して迅速に駆動ノード（ＰＡＤ）の電圧を動作点に至るようにすることができるからである。
【００２７】
図１に示された電流駆動回路は電流モードバスインターフェースシステムがサスペンドモードで正常動作モードに転換されるとき使用され、このとき、バスインターフェースシステムの正常動作モードに影響を与えないように１回のみ駆動ノード（ＰＡＤ）に電流を駆動することができる。
【００２８】
図２は図１に示されたカレントドライバ１３０の一例の回路図である。
【００２９】
図２に示されたカレントドライバは二つのビット（ＣＴＲＰ、ＣＴＲＮ）制御信号に従って動作する。
【００３０】
図２に示すように、図１に示されたカレントドライバ１３０はＰＭＯＳトランジスタ２１０、ＮＭＯＳトランジスタ２２０及び電流源２３０、２４０を含む。
【００３１】
ＰＭＯＳトランジスタ２１０は制御信号の一つのビット（ＣＴＲＰ）に基づいて電源電圧（Ｖｄｄ）と駆動ノード（ＰＡＤ）との間の電流経路を提供する。即ち、ＰＭＯＳトランジスタ２１０はゲートに制御信号の一つのビット（ＣＴＲＰ）が反転された信号が印加され、電源電圧Ｖｄｄと電流源２３０との間のスイッチで動作する。
【００３２】
ＮＭＯＳトランジスタ２２０は制御信号の一つのビット（ＣＴＲＮ）に基づいてアース電位（Ｖｓｓ）及び駆動ノード（ＰＡＤ）との間の電流経路を提供する。即ち、ＮＭＯＳトランジスタ２２０はゲートに制御信号の一つのビット（ＣＴＲＮ）が印加され、アース電位（Ｖｓｓ）と電流源２４０との間のスイッチとして動作する。
【００３３】
電流源２３０は電源電圧（Ｖｄｄ）と駆動ノード（ＰＡＤ）との間で駆動ノード（ＰＡＤ）に電流を提供する。
【００３４】
電流源２４０はアース電位（Ｖｓｓ）と駆動ノード（ＰＡＤ）との間で駆動ノード（ＰＡＤ）からの電流を提供する。
【００３５】
そのとき、電流源２３０、２４０は電流モードバスインターフェースシステムの基準電流、クロック電流またはデータ電流などの動作電流より大きい電流を駆動することもできる。電流源２３０、２４０はＣＭＯＳカレントミラーなどを用いて実現することができる。
【００３６】
図３は図１に示されたカレントドライバ１３０の一例の回路図である。
【００３７】
図３に示されたカレントドライバは二つのビット（ＣＴＲＰ、ＣＴＲＮ）制御信号に基づいて動作する。
【００３８】
図３に示すように、図１に示されたカレントドライバ１３０はＰＭＯＳトランジスタ３１０、３３０及びＮＭＯＳトランジスタ３２０、３４０を含む。
【００３９】
ＰＭＯＳトランジスタ３１０は制御信号の一つのビット（ＣＴＲＰ）に基づいて電源電圧（Ｖｄｄ）と駆動ノード（ＰＡＤ）との間の電流経路を提供する。即ち、ＰＭＯＳトランジスタ３１０はゲートに制御信号の一つのビット（ＣＴＲＰ）が反転された信号が印加され、電源電圧（Ｖｄｄ）とＰＭＯＳトランジスタ３３０との間のスイッチで動作する。
【００４０】
ＮＭＯＳトランジスタ３２０は制御信号の一つのビット（ＣＴＲＮ）に基づいてアース電位（Ｖｓｓ）と駆動ノード（ＰＡＤ）との間の電流経路を提供する。即ち、ＮＭＯＳトランジスタ３２０はゲートに制御信号の一つのビット（ＣＴＲＮ）が印加され、アース電位（Ｖｓｓ）とＮＭＯＳトランジスタ３４０との間のスイッチで動作する。
【００４１】
ＰＭＯＳトランジスタ３３０はダイオード−連結され電源電圧（Ｖｄｄ）と駆動ノード（ＰＡＤ）との間で、駆動ノードＰＡＤに電流を提供する。
【００４２】
ＮＭＯＳトランジスタ３４０はダイオード−連結されアース電位
（Ｖｓｓ）と駆動ノードＰＡＤとの間で、駆動ノード（ＰＡＤ）からの電流を提供する。
【００４３】
この際、ＰＭＯＳトランジスタ３３０及びＮＭＯＳトランジスタ３４０は駆動ノード（ＰＡＤ）と基準電圧との間の電圧差が大きいほど大きい電流を提供して効果的に電流を駆動することができる。
【００４４】
図４は図１に示されたカレントドライバ１３０の一例の回路図である。
【００４５】
図４に示されたカレントドライバ１３０は二つのビット（ＣＴＲＰ、ＣＴＲＮ）制御信号に基づいて動作する。
【００４６】
図４に示すように、図１に示されたカレントドライバはＰＭＯＳトランジスタ４１０、４４０及びＮＭＯＳトランジスタ４２０、４３０を含む。
【００４７】
ＰＭＯＳトランジスタ４１０は制御信号の一つのビット（ＣＴＲＰ）に基づいて電源電圧（Ｖｄｄ）と駆動ノード（ＰＡＤ）との間の電流経路を提供する。即ち、ＰＭＯＳトランジスタ４１０はゲートに制御信号の一つのビット（ＣＴＲＰ）が反転された信号が印加され、電源電圧（Ｖｄｄ）とＮＭＯＳトランジスタ４３０との間のスイッチで動作する。
【００４８】
ＮＭＯＳトランジスタ４２０は制御信号の一つのビット（ＣＴＲＮ）に基づいてアース電位（Ｖｓｓ）と駆動ノード（ＰＡＤ）との間の電流経路を提供する。即ち、ＮＭＯＳトランジスタ４２０はゲートに制御信号の一つのビット（ＣＴＲＮ）が印加され、アース電位（Ｖｓｓ）とＰＭＯＳトランジスタ４４０との間のスイッチで動作する。
【００４９】
ＮＭＯＳトランジスタ４３０はダイオード−連結され電源電圧（Ｖｄｄ）と駆動ノード（ＰＡＤ）との間で、駆動ノードＰＡＤに電流を提供する。
【００５０】
ＰＭＯＳトランジスタ４４０はダイオード−連結されアース電位（Ｖｓｓ）と駆動ノード（ＰＡＤ）との間で、駆動ノードＰＡＤからの電流を提供する。
【００５１】
このとき、ＮＭＯＳトランジスタ４３０及びＰＭＯＳトランジスタ４４０は駆動ノード（ＰＡＤ）と基準電圧との間の電圧差が大きいほどさらに大きい電流を提供して効果的に電流を駆動することができる。
【００５２】
図２乃至図４に示されたカレントドライバ１３０に印加される制御信号の二つのビットＣＴＲＰ、ＣＴＲＮは同時に活性化されないのが望ましい。さらに、制御信号の二つのビットＣＴＲＰ、ＣＴＲＮのうち一つのビットが活性化され電流が駆動された後基準電圧及び駆動ノード（ＰＡＤ）と電圧差が減少され制御信号の二つのビット（ＣＴＲＰ、ＣＴＲＮ）が非活性化されると、電流駆動回路がリセットされない限り制御信号の二つのビット（ＣＴＲＰ、ＣＴＲＮ）が再度活性化されないのが望ましい。これは、電流モードバスインターフェースシステムなどが正常動作モードで動作する場合不必要な電流駆動による誤動作を防止するためである。
【００５３】
図５は図１に示された差動電圧感知回路１１０の一例のブロック図である。
【００５４】
図５に示された差動電圧感知回路１１０は二つのビットＣＯＭＰ１、ＣＯＭＰ２比較信号を生成する。
【００５５】
図５に示すように、差動電圧感知回路１１０は基準電圧発生回路５１０、差動増幅器５２０及び反転器５３０を含む。
【００５６】
基準電圧発生回路５１０は基準電圧（ＲＥＦ）を生成する。例えば、基準電圧発生回路５１０は基準電圧（ＲＥＦ）を提供する。この基準電圧（ＲＥＦ）は電流モードバスインターフェースシステムの基準電流（ＩＲＥＦ）の大きさと同一の電流が流れるノードの電圧に相応する。
【００５７】
基準電圧発生回路５１０は当該技術分野に幅広く知られたバンドギャップ技術などの多様な方法によって実現される。
【００５８】
差動増幅器５２０は駆動ノードの電圧と基準電圧ＲＥＦとの差を増幅して比較信号の一つのビット（ＣＯＭＰ１）を生成する
【００５９】
。
差動増幅器５２０はシングルエンド演算増幅器（ｓｉｎｇｌｅ  ｅｎｄｅｄ  ｏｐｅｒａｔｉｏｎａｌ  ａｍｐｌｉｆｉｅｒ）を含むことができる。
【００６０】
反転器５３０は比較信号の一つのビット（ＣＯＭＰ１）を反転して比較信号の他の一つのビット（ＣＯＭＰ２）を生成する。
【００６１】
従って、比較信号の二つのビット（ＣＯＭＰ１、ＣＯＭＰ２）は同時に活性化されない
【００６２】
例えば、図５に示された差動電圧感知回路１１０は駆動ノード（ＰＡＤ）の電圧が基準電圧（ＲＥＦ）より低い場合、駆動ノード（ＰＡＤ）に電流を供給するために比較信号の一番目のビット（ＣＯＭＰ１）を活性化させることができる。
【００６３】
例えば、図５に示された差動電圧感知回路１１０は駆動ノード（ＰＡＤ）の電圧が基準電圧（ＲＥＦ）より高い場合、駆動ノード（ＰＡＤ）から電流を提供するために比較信号の二番目のビッド（ＣＯＭＰ２）を活性化させることができる。
【００６４】
図６は図１に示された差動電圧感知回路１１０の一例のブロック図である。
【００６５】
図６に示された差動電圧感知回路１１０は二つのビット（ＣＯＭＰ１、ＣＯＭＰ２）比較信号を生成する。
【００６６】
図６に示すように、差動電圧感知回路１１０は基準電圧発生回路６１０及び差動増幅器６２０、６３０を含む。
【００６７】
基準電圧発生回路６１０は基準電圧（ＲＥＦ）を生成する。例えば、基準電圧発生回路６１０は基準電圧（ＲＥＦ）を提供する。この基準電圧（ＲＥＦ）は電流モードバスインターフェースシステムの基準電流（ＩＲＥＦ）の大きさと同一の電流が流れるノードの電圧に相応する。基準電圧発生回路６１０は当該技術分野によく知られたバンドギャップ技術などの多様な方法によって実現される。
【００６８】
差動増幅器６２０は駆動ノード（ＰＡＤ）の電圧と基準電圧（ＲＥＦ）との差を増幅して比較信号の一番目のビット（ＣＯＭＰ１）を生成する。
【００６９】
差動増幅器６３０は駆動ノード（ＰＡＤ）の電圧と基準電圧（ＲＥＦ）との差を増幅して比較信号の二番目のビット（ＣＯＭＰ２）を生成する。
【００７０】
例えば、差動増幅器６２０が基準電圧（ＲＥＦ）で駆動ノード（ＰＡＤ）の電圧を引いた電圧を増幅すると、差動増幅器６３０は駆動ノード（ＰＡＤ）の電圧から基準電圧（ＲＥＦ）を引いた電圧を増幅する。
【００７１】
差動増幅器６２０、６３０はそれぞれシングルエンド演算増幅器を含むことができる。
【００７２】
差動増幅器を一つのみ使用した図５の差動電圧感知回路と異なり、図６に示された差動電圧感知回路は二つの差動増幅器６２０、６３０を含む。従って、図６に示された差動電圧感知回路は比較信号の二つのビット（ＣＯＭＰ１、ＣＯＭＰ２）を同時に非活性化させることができる。例えば、駆動ノード（ＰＡＤ）の電圧及び基準電圧（ＲＥＦ）との間の差異が所定レベル未満の場合比較信号の二つのビット（ＣＯＭＰ１、ＣＯＭＰ２）はいずれも非活性化されることがあり得る。ただ、図６に示された差動電圧感知回路１１０の場合にも比較信号の二つのビット（ＣＯＭＰ１、ＣＯＭＰ２）を同時に活性化させないことが望ましい。
【００７３】
例えば、図６に示された差動電圧感知回路１１０は駆動ノード（ＰＡＤ）の電圧が基準電圧（ＲＥＦ）より低い場合駆動ノード（ＰＡＤ）に電流を供給するために比較信号の一番目のビット（ＣＯＭＰ１）を活性化させることができる。
【００７４】
例えば、図６に示された差動電圧感知回路１１０は駆動ノード（ＰＡＤ）の電圧が基準電圧（ＲＥＦ）より高い場合駆動ノード（ＰＡＤ）から電流を提供するために比較信号の二番目のビット（ＣＯＭＰ２）を活性化させることができる。
【００７５】
図７は図１に示された制御回路１２０の一例の回路図である。
【００７６】
図７に示された制御回路は二つのビット（ＣＯＭＰ１、ＣＯＭＰ２）の比較信号に基づいて二つのビット（ＣＴＲＰ、ＣＴＲＮ）の制御信号を生成する。
【００７７】
図７に示すように、制御回路１２０は制御信号生成部７１０及び制御信号リセット部７２０を含む。
【００７８】
制御信号生成部７１０は比較信号の遷移を用いて制御信号を活性化させる。即ち、制御信号生成部７１０は比較信号の一番目のビット（ＣＯＭＰ１）が論理‘ロー’から論理‘ハイ’に遷移すると制御信号の一番目のビット（ＣＴＲＰ）が論理‘ハイ’になるようにし、比較信号の二番目のビット（ＣＯＭＰ２）が論理‘ロー’から論理‘ハイ’に遷移すると制御信号の二番目のビット（ＣＴＲＮ）が論理‘ハイ’になるようにする。
【００７９】
制御信号リセット部７２０は制御信号が活性化された後比較信号の遷移を用いて制御信号を非活性化させる。即ち、制御信号リセット部７２０は制御信号の一番目ビット（ＣＴＲＰ）及び／または二番目のビット（ＣＴＲＮ）が論理‘ハイ’である場合比較信号の一番目のビット（ＣＯＭＰ１）または二番目のビット（ＣＯＭＰ２）が論理‘ハイ’から論理‘ロー’に遷移することを感知して制御信号の一番目のビット（ＣＴＲＰ）及び二番目のビット（ＣＴＲＮ）が全部論理‘ロー’に非活性化されるようにする。従って、図７に示された制御回路１２０はリセットされない限り１回のみ制御信号を活性化する。
【００８０】
制御信号生成部７１０はＭＵＸ７１１、７１２、フリップフロップ７１３、７１４、論理和ゲート７１５、ＡＮＤゲート７１６、及び論理積ゲート７１７、７１８を含む
【００８１】
ＭＵＸ７１１は選択信号（ＳＥＬ１）によって比較信号の一番目のビット（ＣＯＭＰ１）及び論理‘ロー’のうち一つを選択する。即ち、ＭＵＸ７１１は選択信号（ＳＥＬ１）が論理‘ロー’の場合比較信号の一番目ビットＣＯＭＰ１を選択し、選択信号ＳＥＬ１が論理‘ハイ’の場合論理‘ロー’を選択する。
【００８２】
ＭＵＸ７１２は選択信号（ＳＥＬ１）に基づいて比較信号の二番目のビット（ＣＯＭＰ２）及び論理‘ロー’（例えばアース電圧Ｖｓｓ）のうち一つを選択する。即ち、ＭＵＸ７１２は選択信号（ＳＥＬ１）が論理‘ロー’の場合比較信号の二番目のビット（ＣＯＭＰ２）を選択し、選択信号（ＳＥＬ１）が論理‘ハイ’の場合論理‘ロー’（例えばアース電圧Ｖｓｓ）を選択する。
【００８３】
フリップフロップ７１３はＭＵＸ７１１の出力信号の上昇エッジから論理‘ハイ’（例えば電源電圧Ｖｄｄ）をサンプリングする。即ち、フリップフロップ７１３はＭＵＸ７１１の出力信号が論理‘ロー’から論理‘ハイ’に遷移するとき出力を論理‘ハイ’になるようにする。
【００８４】
フリップフロップ７１４はＭＵＸ７１２の出力信号の上昇エッジから論理‘ハイ’（例えば電源電圧Ｖｄｄ）をサンプリングする。即ち、フリップフロップ７１４はＭＵＸ７１２の出力信号が論理‘ロー’から論理‘ハイ’に遷移するとき出力を‘ハイ’になるようにする。
【００８５】
論理和ゲート７１５はフリップフロップ７１３の出力信号及びフリップフロップ７１４の出力信号を論理和して選択信号（ＳＥＬ１）を生成する。
【００８６】
ＮＡＮＤゲート７１６はフリップフロップ７１３の出力信号及びフリップフロップ７１４の出力信号をＮＡＮＤ論理演算してＮＡＮＤ信号（ＮＤ）を生成する。
【００８７】
論理積ゲート７１７はフリップフロップ７１３の出力信号、ＮＡＮＤ信号（ＮＤ）及び活性信号（／ＰＤ）を論理積して制御信号の一番目のビット（ＣＴＲＰ）を生成する。
【００８８】
論理積ゲート７１８はフリップフロップ７１４の出力信号、ＮＡＮＤ信号（ＮＤ）及び活性化信号（／ＰＤ）を論理積して制御信号の二番目のビット（ＣＴＲＮ）を生成する。
【００８９】
制御信号リセット部７２０はＭＵＸ７２１、７２２、フリップフロップ７２３、７２４、論理和ゲート７２５、ＮＡＮＤゲート７２７及び反転器７２６を含む。
【００９０】
ＭＵＸ７２１は選択信号（ＳＥＬ２）に基づいて比較信号の一番目のビット（ＣＯＭＰ１）及び論理‘ロー’のうち一つを選択する。即ち、ＭＵＸ７１１は選択信号（ＳＥＬ２）が論理‘ロー’の場合比較信号の一番目のビット（ＣＯＭＰ１）を選択し、選択信号（ＳＥＬ２）が論理‘ハイ’の場合論理‘ロー’を選択する。
【００９１】
ＭＵＸ７２２は選択信号（ＳＥＬ２）に基づいて比較信号の二番目のビット（ＣＯＭＰ２）及び論理‘ロー’のうちいずれかを選択する。即ち、ＭＵＸ７２２は選択信号（ＳＥＬ２）が論理‘ロー’の場合比較信号の二番目のビット（ＣＯＭＰ２）を選択し、選択信号（ＳＥＬ２）が論理‘ハイ’の場合論理‘ロー’を選択する。
【００９２】
フリップフロップ７２３はＭＵＸ７２１の出力信号の下降エッジで論理‘ハイ’をサンプリングする。即ち、フリップフロップ７２３はＭＵＸ７２１の出力信号が論理‘ハイ’から論理‘ロー’に遷移するとき出力を論理‘ハイ’になるようにする。
【００９３】
フリップフロップ７２４はＭＵＸ７２２の出力信号の下降エッジで論理‘ハイ’をサンプリングする。即ち、フリップフロップ７２４はＭＵＸ７２２の出力信号が論理‘ハイ’から論理‘ロー’に遷移するとき出力を論理‘ハイ’になるようにする。
【００９４】
論理和ゲート７２５はフリップフロップ７２３の出力信号及びフリップフロップ７２４の出力信号を論理和して非活性化信号（ＰＤ）を生成する。
【００９５】
反転器７２６は非活性化信号ＰＤを反転して活性化信号（／ＰＤ）を生成する。
【００９６】
ＮＡＮＤゲート７２７は活性化信号（／ＰＤ）及び選択信号（ＳＥＬ１）をＮＡＮＤ論理演算して選択信号ＳＥＬ２を生成する。
【００９７】
以下、図７に示された制御回路の動作を詳細に説明する。
【００９８】
リセット状態で全てのフリップフロップ７１３、７１４、７２３、７２４は論理‘ロー’を出力する。従って、選択信号（ＳＥＬ１）及び非活性化信号（ＰＤ）は論理‘ロー’になる。選択信号（ＳＥＬ２）は論理‘ハイ’である活性化信号（／ＰＤ）及び論理‘ロー’である選択信号（ＳＥＬ１）をＮＡＮＤ論理演算した結果であるので論理‘ハイ’になる。このとき、ＮＡＮＤ信号（ＮＤ）は論理、‘ハイ’であり、制御信号の一番目のビット（ＣＴＲＰ）及び二番目のビット（ＣＴＲＮ）は全部論理‘ロー’である。リセット状態で選択信号（ＳＥＬ１）が論理‘ロー’であるのでＭＵＸ（７１１）は比較信号の一番目のビット（ＣＯＭＰ１）を選択し、ＭＵＸ７１２は比較信号の二番目のビット（ＣＯＭＰ２）を選択する。また、リセット状態で選択信号（ＳＥＬ２）が論理‘ハイ’であるのでＭＵＸ７２１、７２２は全部論理‘ロー’を選択する。
【００９９】
リセット状態でＭＵＸ７１１、７１２がそれぞれ比較信号の一番目のビット（ＣＯＭＰ１）及び比較信号の二番目のビット（ＣＯＭＰ２）を選択するので比較信号の一番目のビット（ＣＯＭＰ１）や比較信号の二番目のビット（ＣＯＭＰ２）が論理‘ロー’から論理‘ハイ’に遷移するとフリップフロップ７１３、７１４のうち一つの出力が論理‘ハイ’になる。
【０１００】
フリップフロップ７１３、７１４のうち一つの出力が論理‘ハイ’になると、選択信号（ＳＥＬ１）は論理‘ハイ’になり、ＮＡＮＤ信号（ＮＤ）は論理‘ハイ’に保持される。このとき、選択信号（ＳＥＬ１）が論理‘ハイ’であるので、ＭＵＸ７１１、７１２は全部論理‘ロー’を選択する。従って、フリップフロップ７１３、７１４の出力はそれ以上変わらないまま保持される。ＮＡＮＤ信号（ＮＤ）はフリップフロップ７１３、７１４の出力が全部論理‘ハイ’になる場合論理‘ロー’となる制御信号の二つのビット（ＣＴＲＰ、ＣＴＲＮ）が全部論理‘ロー’になるようにする。
【０１０１】
フリップフロップ７１３の出力が論理‘ハイ’であり、フリップフロップ７１４の出力が論理‘ロー’である場合、制御信号の一番目のビット（ＣＴＲＰ）は論理‘ハイ’になり、制御信号の二番目のビット（ＣＴＲＮ）は論理‘ロー’になる。制御信号の一番目のビット（ＣＴＲＮ）が論理‘ハイ’になると、例えば、図２乃至図４に示されたカレントドライバ１３０が駆動ノードＰＡＤに電流を提供するようになる。
【０１０２】
フリップフロップ７１４の出力が論理‘ハイ’であり、フリップフロップ７１３の出力が論理‘ロー’である場合、制御信号の一番目のビットＣＴＲＰは論理‘ロー’になり、制御信号の二番目のビットＣＴＲＮは論理‘ハイ’になる。制御信号の二番目のビットＣＴＲＮが論理‘ハイ’になると、例えば、図２乃至図４に示されたカレントドライバ１３０が駆動ノードＰＡＤから電流を提供するようになる。
【０１０３】
活性化信号（／ＰＤ）が論理‘ハイ’の状態で選択信号（ＳＥＬ１）が論理‘ハイ’になると、ＮＡＮＤゲート７２７の全ての入力が論理‘ハイ’になるので選択信号（ＳＥＬ２）は論理‘ロー’になる。従って、ＭＵＸ７２１は比較信号の一番目のビット（ＣＯＭＰ１）を選択し、ＭＵＸ７２２は比較信号の二番目のビット（ＣＯＭＰ２）を選択するようになる。このとき、論理‘ハイ’状態であった比較信号の一番目のビット（ＣＯＭＰ１）及び二番目のビット（ＣＯＭＰ２）のうち一つが論理‘ロー’に遷移するとフリップフロップ７２３、７２４のうち一つの出力が論理‘ロー’から論理‘ハイ’に変わる。従って、非活性化信号（ＰＤ）は論理‘ハイ’になり、活性化信号（／ＰＤ）は論理‘ロー’になる。活性化信号（／ＰＤ）が論理‘ロー’になると、選択信号（ＳＥＬ２）が論理‘ハイ’になってＭＵＸ７２１、７２２は全部論理‘ロー’を選択し、フリップフロップ７２３、７２４の出力はそれ以上変わらず保持される。また、活性化信号（／ＰＤ）が論理‘ロー’に非活性化されるとＮＡＮＤゲート７１７、７１８は全部論理‘ロー’を出力するようになり、制御信号の二つのビット（ＣＴＲＰ、ＣＴＲＮ）が全部論理‘ロー’になる。一旦、活性化信号（／ＰＤ）が論理‘ロー’に変わってからは継続してそのまま保持されるので制御信号の二つのビット（ＣＴＲＰ，ＣＴＲＮ）は再度リセットされない限り継続して論理‘ロー’状態で残る。
【０１０４】
例えば、図７に示された制御回路１２０は駆動ノード（ＰＡＤ）の電圧が基準電圧より低い場合比較信号の一番目のビット（ＣＯＭＰ１）が論理‘ロー’から論理‘ハイ’に変化すると、それを感知して制御信号の一番目のビット（ＣＴＲＰ）を論理‘ロー’から論理‘ハイ’に変換させて駆動ノードに電流を提供するようにする。以後、駆動ノードに電流が提供され駆動ノードの電圧が基準電圧に近接する（ｉｓ  ｃｌｏｓｅ  ｔｏ  ｏｒ  ａｐｐｒｏａｃｈｅｓ  ｔｏ）と比較信号の一番目のビット（ＣＯＭＰ１）が論理‘ハイ’から再度論理‘ロー’に変わり、制御回路１２０の制御信号リセット部７２０がそれを感知して制御信号の一番目のビット（ＣＴＲＰ）を論理‘ハイ’から論理‘ロー’に変化させ駆動ノード（ＰＡＤ）への電流供給を中断するようにする。
【０１０５】
例えば、図７に示された制御回路１２０は駆動ノード（ＰＡＤ）の電圧が基準電圧より高い場合、比較信号の二番目のビット（ＣＯＭＰ２）が論理‘ロー’から論理‘ハイ’に変化すると、それを感知して制御信号の二番目のビット（ＣＴＲＮ）を論理‘ロー’から論理‘ハイ’に変化させて駆動ノードから電流を提供するようにする。以後、駆動ノードから電流が流れ出し駆動ノードの電圧が基準電圧に近接すると比較信号の二番目のビット（ＣＯＭＰ２）が論理‘ハイ’から再度‘ロー’に落とされ、制御回路１２０の制御信号リセット部７２０がそれを感知して制御信号の二番目のビット（ＣＴＲＮ）を論理‘ハイ’から論理‘ロー’に変化させ駆動ノードから電流を提供することを中断するようにする。
【０１０６】
図８は本発明の一実施例による電流ブースティング方法を説明するための電流モードバスインターフェースのブロック図である。
【０１０７】
図８に示すように、電流モードバスインターフェースシステムは電流モードホストであるインターフェース装置８１０及び電流モードクライアントインターフェース装置８２０を含む。
【０１０８】
電流モードホストインターフェース装置８１０は基準電流（ＩＲＥＦ）及びクロック電流（ＩＣＬＫ）を送信し、正方向伝送モードの際データ電流（ＩＤＡＴＡ）を送信し、逆方向伝送モードの際逆方向データ電流（ＩＲ＿ＤＡＴＡ）を受信し逆方向データ電流（ＩＲ＿ＤＡＴＡ）を基準電流（ＩＲＥＦ）と比較して逆方向データ電圧を生成する。
【０１０９】
電流モードクライアントインターフェース装置８２０は基準電流（ＩＲＥＦ）及びクロック電流（ＩＣＬＫ）を受信し基準電流（ＩＲＥＦ）及びクロック電流（ＩＣＬＫ）とを比較してクロック電圧を生成し、正方向伝送モードの際データ電流（ＩＤＡＴＡ）を受信しデータ電流（ＩＤＡＴＡ）を受信された基準電流（ＩＲＥＦ）と比較してデータ電圧を生成し、逆方向伝送モードの際逆方向データ電流（ＩＲ＿ＤＡＴＡ）をデータ電流（ＩＤＡＴＡ）が受信される導線を介して送信する。
【０１１０】
例えば、クロック電流（ＩＣＬＫ）、データ電流（ＩＤＡＴＡ）及び逆方向データ電流（ＩＲ＿ＤＡＴＡ）はそれぞれ約３００ｕＡレベルが論理‘ロー’に、約１００ｕＡレベルが論理‘ハイ’に設定された電流であることができる。このとき、基準電流（ＩＲＥＦ）は約２００ｕＡレベルの電流であってもよい。
【０１１１】
このとき、逆方向データ電流（ＩＲ＿ＤＡＴＡ）はデータ電流（ＩＤＡＴＡ）の周波数より低い周波数であることができる。これはホストからクライアントに伝送されるデータ量に比べてクライアントからホストに伝送されるデータの量が少ない場合が多いからである。
【０１１２】
図９乃至図１１は本発明の一実施例による電流ブースティング方法を説明するためのタイミング図である。
【０１１３】
図９乃至図１１において、制御信号（ＴＸＰＤ、ＲＸＰＤ）のタイミング図は電圧レベルを示し、基準電流（ＩＲＥＦ）、クロック電流（ＩＣＬＫ）、データ電流（ＩＤＡＴＡ）及び逆方向データ電流（ＩＲ＿ＤＡＴＡ）のタイミング図は電流レベルを示す。
【０１１４】
図９はホスト８１０の目覚めのリクエストによる電流モードバスインターフェースシステムの正常動作モードへの転換を説明するためのタイミング図である。
【０１１５】
図９に示すように、まず、ホスト８１０の目覚めのリクエストによってホストモード制御信号（ＴＸＰＤ）が論理‘ロー’から論理‘ハイ’に変わる。
【０１１６】
ホストモード制御信号（ＴＸＰＤ）が論理‘ロー’から論理‘ハイ’に変化すると、ホスト８１０は遮断されていた基準電流（ＩＲＥＦ）を流し出す。そのとき、図１に示された電流駆動回路を用いて基準電流（ＩＲＥＦ）を送信するノードの電圧が早く動作点になるようにすることができる（９１０）。例えば、動作点は電流モードバスインターフェースシステムを実現するトランジスタのバイアスポイントであることができる。
【０１１７】
基準電流（ＩＲＥＦ）が流れ出すとクライアント８２０は基準電流（ＩＲＥＦ）を感知してクライアントモード制御信号（ＲＸＰＤ）を論理‘ロー’から論理‘ハイ’に変化させる。
【０１１８】
クライアントモード制御信号（ＲＸＰＤ）が論理‘ロー’から論理‘ハイ’に変わるとクライアント８２０はスリープモードに入っていた内部モジュールを活性化させ正常動作モードに転換される。
【０１１９】
ホスト８１０はクライアント８２０が正常動作モードに転換され送信される電流を受信する準備がされた後、クロック電流（IＣＬＫ）及びデータ電流（ＩＤＡＴＡ）を送信する。このとき、図１に示された電流駆動回路を用いてクロック電流（ＩＣＬＫ）を送信するノード及びデータ電流（ＩＤＡＴＡ）を送信するノードの電圧が早く動作点になるようにすることができる（９２０、９３０）。例えば、動作点は電流モードバスインターフェースシステムを実現するトランジスタのバイアスポイントであることができる。図９に示された時間区間９（ｔｔｘａ）内にクライアントモード制御信号（ＲＸＰＤ）が論理‘ロー’から論理‘ハイ’に遷移しなければならない。このとき、時間区間（ｔｔｘａ）はホスト８１０が遮断されていた基準電流（ＩＲＥＦ）を再度流し出す時点からクロック電流（ＩＣＬＫ）及びデータ電流（ＩＤＡＴＡ）を再度流し出すまでの区間である。時間区間（ｔｔｘａ）は電流モードバスインターフェースシステムの正確な動作のために重要な要素であり、基準電流（ＩＲＥＦ）、クロック電流（ＩＣＬＫ）及びデータ電流（ＩＤＡＴＡ）の駆動の際、図１に示された電流駆動回路を用いた電流ブースティングは印刷回路基板（ＰＣＢ）のキャパシタンスなどにも関わらず適切な時間区間を確保するようにできる。ホストがクロック電流（ＩＣＬＫ）及びデータ電流（ＩＤＡＴＡ）を再度流し出す時点から時間（ｔｒｘｓ）が経った後、クロック電流（ＩＣＬＸ）及びデータ電流（ＩＤＡＴＡ）が変化し始める。
【０１２０】
図１０はクライアント８２０の目覚めのリクエストによる電流モードバスインターフェースシステムの正常動作モードへの転換を説明するためのタイミング図である。
【０１２１】
図１０に示すように、まず、クラインアント８２０の目覚めのリクエストによってクライアントモード制御信号（ＲＸＰＤ）が論理‘ロー’から論理‘ハイ’に変わる。
【０１２２】
クライアントモード制御信号（ＲＸＰＤ）が論理‘ロー’から論理‘ハイ’に変わるとクライアント８２０は逆方向データ電流（ＩＲ＿ＤＡＴＡ）を流す。このとき、逆方向データ電流（Ｉ＿ＤＡＴＡ）は論理‘ロー’に相応するレベルであることもでき、論理‘ハイ’に相応するレベルであることもできる。ただ、逆方向データ電流（ＩＲ＿ＤＡＴＡ）はホスト８１０側で基準電流（ＩＲＥＦ）を用いて感知することができるレベルであることが望ましい。
【０１２３】
逆方向データ電流（ＩＲ＿ＤＡＴＡ）流れると、ホスト８１０はそれを感知してホストモード制御信号（ＴＸＰＤ）を論理‘ロー’から論理‘ハイ’に変化させる。
【０１２４】
ホストモード制御信号（ＴＸＰＤ）が論理‘ロー’から論理‘ハイ’に変わると、ホスト８１０は遮断されていた基準電流（ＩＲＥＦ）を流す。このとき、図１に示された電流駆動回路を用いて基準電流を送信するノードの電圧が早く動作点になるようにすることができる（１０１）。例えば、動作点は電流モードバスインターフェースシステムを具現するトランジスタのバイアスポイントであることができる。
【０１２５】
基準電流（ＩＲＥＦ）が流れ出すときライアンとは基準電流（ＩＲＥＦ）を感知してスリープモードに入っていた内部モジュールを活性化させ正常動作モードに転換する。このとき、クライアント８２０は逆方向データ電流（ＩＲ＿ＤＡＴＡ）の送信を中止し、データ送／受信（図示せず）を正方向伝送モードに転換させる。
【０１２６】
ホスト８１０はクライアント８２０が正方向伝送モードに転換され送信される電流を受信する準備が行われた後クロック電流（ＩＣＬＫ）及びデータ電流（ＩＤＡＴＡ）を送信する。このとき、図１に示された電流駆動回路を用いてクロック電流（ＩＣＬＫ）を送信するノード及びデータ電流（ＩＤＡＴＡ）を送信するノードの電圧が早く動作点となるようにすることができる（１０２、１０３）。例えば、動作点は電流モードバスインターフェースシステムを実現するトランジスタのバイアスポイントであることができる。図１０に示された時間区間（ｔｔｘａ）内にクライアント８２０が逆方向伝送モードから正方向伝送モードに転換しなければならない。このとき、時間区間（ｔｔｘａ）はホスト８１０が遮断されていた基準電流（ＩＲＥＦ）を再度流し出す時点からクロック電流（ＩＣＬＫ）及びデータ電流（ＩＤＡＴＡ）を再度流し出すまでの区間である。時間区間（ｔｔｘａ）は電流モードバスインターフェースシステムの正確な動作のために重要な要素であり、基準電流（ＩＲＥＦ）、クロック電流（ＩＣＬＫ）及びデータ電流（ＩＤＡＴＡ）の駆動の際図１に示された電流駆動回路を用いた電流ブースティングは印刷回路基板（ＰＣＢ）のキャパシタンスなどにも関わらず適切な時間区間（ｔｔｘａ）を確保するようにできる。また、時間区間（ｔｒｘｄ）はホストが遮断されていた基準電流（ＩＲＥＦ）を再度流し出す時点からクライアントが逆方向データ電流（ＩＲ＿ＤＡＴＡ）を遮断するまでの区間である。
【０１２７】
図１１はホスト８１０とクライアント８２０での略同時に目覚めのリクエストが発生した場合の電流モードバスインターフェースシステムの正常動作モードへの転換を説明するためのタイミング図である。
【０１２８】
図１１に示すように、クライアント８２０は目覚めのリクエストによってクライアントモード制御信号（ＲＸＰＤ）が論理‘ロー’から論理‘ハイ’に変わり、略同時にホスト８１０の目覚めのリクエストによってホストモード制御信号ＴＸＰＤが論理‘ロー’から論理‘ハイ’に変わる。
【０１２９】
ホストモード制御信号ＴＸＰＤが論理‘ロー’から論理‘ハイ’に変わったので、ホスト８１０は遮断されていた基準電流（ＩＲＥＦ）を流す、このとき、図１に示された電流駆動回路を用いて基準電流（ＩＲＥＦ）を送信するノードの電圧が早く動作点になるようにすることができる（１１１）。例えば、動作点は電流モードバスインターフェースシステムを実現するトランジスタのバイアスポイントであることができる。また、クライアントモード制御信号ＲＸＰＤが論理‘ロー’から論理‘ハイ’に変わったのでクライアントは逆方向データ電流（ＩＲ＿ＤＡＴＡ）を流す。
【０１３０】
ホスト８１０は基準電流（ＩＲＥＦ）を流し出した後逆方向データ電流（ＩＲ＿ＤＡＴＡ）を感知するがすでに基準電流（ＩＲＥＦ）を流しているので再度正方向伝送モードに転換する。
【０１３１】
クライアント８２０は逆方向データ電流（ＩＲ＿ＤＡＴＡ）を流し出した後、基準電流（ＩＲＥＦ）を感知するようになりスリープモードに入っていた内部モジュールを活性化させ正常動作モードに転換する。このとき、クライアント８２０は逆方向データ電流（ＩＲ＿ＤＡＴＡ）の送信を中止し、データ送／受信部（図示せず）を正方向伝送モードに転換させる。
【０１３２】
ホスト８１０はクライアントが正方向伝送モードに転換され送信される電流を受信する準備が行われた後クロック電流（ＩＣＬＫ）及びデータ電流（ＩＤＡＴＡ）を送信する。このとき、図１に示された電流駆動回路を用いてクロック電流（ＩＣＬＫ）を送信するノード及びデータ電流（ＩＤＡＴＡ）を送信するノードの電圧が早く動作点となるようにすることができる（１１２、１１３）。例えば、動作点は電流モードバスインターフェースシステムを実現するトランジスタのバイアスポイントであることができる。図１１に示された時間区間（ｔｔｘａ）内にクライアント８２０が逆方向伝送モードから正方向伝送モードに転換しなければならない。このとき、時間区間（ｔｔｘａ）はホスト８１０が遮断されていた基準電流（ＩＲＥＦ）を再度流し出す時点からクロック電流（ＩＣＬＫ）及びデータ電流（ＩＤＡＴＡ）を再度流すまでの区間である。時間区間（ｔｔｘａ）は電流モードバスインターフェースシステムの正確な動作のために非常に重要な要素であり、基準電流（ＩＲＥＦ）、クロック電流（ＩＣＬＫ）及びデータ電流（ＩＤＡＴＡ）の駆動の際、図１に示された電流駆動回路を用いた電流ブースティングは印刷回路基板（ＰＣＢ）のキャパシタンスなどにも関わらず適切な時間区間（ｔｔｘａ）を確保するようにすることができる。また、時間区間（ｔｒｘｄ）はホストが遮断されていた基準電流（ＩＲＥＦ）を再度流し出す時点からクライアントが逆方向データ電流（ＩＲ＿ＤＡＴＡ）を遮断するまでの区間である。時間区間（ｔａ）はクライアントが逆方向データ電流を遮断する時点からホストがデータ電流（ＩＤＡＴＡ）を再度流し出すまでの区間である。このとき、時間区間（ｔｔｘａ）が時間区間（ｔｔｘａ）と時間区間（ｔａ）との合計より大きいことが望ましい。
【産業上の利用可能性】
【０１３３】
前記のような本発明の電流駆動回路及び電流ブースティング方法は迅速に駆動ノードの電圧が基準電圧に近接するように電流を駆動することができ、電流モードバスインターフェースシステムのホストまたはクライアントなどを構成するトランジスタのバイアスポイントのような動作点に到達する時間を減少することができる。さらに、電流モードバスインターフェースシステムなどがサスペンドモードで正常動作モードに転換するにかかる時間を減少させることができ電流モードバスインターフェースシステムなどが早くて正確に動作するようにすることができる。
【０１３４】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【０１３５】
【図１】本発明の一実施例による電流駆動回路のブロック図である。
【図２】図１に示されたカレントドライバの一例の回路図である。
【図３】図１に示されたカレントドライバの一例の回路図である。
【図４】図１に示されたカレントドライバの一例の回路図である。
【図５】図１に示された差動電圧感知回路の一例のブロック図である。
【図６】図１に示された差動電圧感知回路の一例のブロック図である。
【図７】図１に示された制御回路の一例の回路図である。
【図８】本発明の一実施例による電流ブースティング方法を説明するための電流モードバスインターフェースシステムブロック図である。
【図９】本発明の一実施例による電流ブースティング方法を説明するためのタイミング図である。
【図１０】本発明の一実施例による電流ブースティング方法を説明するためのタイミング図である。
【図１１】本発明の一実施例による電流ブースティング方法を説明するためのタイミング図である。
【符号の説明】
【０１３６】
１１０      差動電圧感知回路
１２０      制御回路
１３０      カレントドライバ
【図１】
2006270932.tif 000003
【図２】
2006270932.tif 000004
【図３】
2006270932.tif 000005
【図４】
2006270932.tif 000006
【図５】
2006270932.tif 000007
【図６】
2006270932.tif 000008
【図７】
2006270932.tif 000009
【図８】
2006270932.tif 000010
【図９】
2006270932.tif 000011
【図１０】
2006270932.tif 000012
【図１１】
2006270932.tif 000013