(57)【要約】【課題】  ＤＱＰＳＫ，ＤＰＳＫ変調の光信号を受信復調する光受信装置に関し、所望の受信状態となるように論理反転等の制御を行う。【解決手段】  ＤＱＰＳＫ変調光信号を入力して同相信号Ｉと直交信号Ｑとの電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンド１と、同相，直交信号Ｉ，Ｑを基にクロックＣＬＫを再生するクロック再生部３，４と、同相，直交信号Ｉ，Ｑを多重化する多重化部６と、多重化部６により多重化した信号を基にフレーム同期検出を行うと共に受信フレームのデマッピング処理を行う受信フレーム処理部９と、受信フレーム処理部９からのフレーム同期外れの検出情報（ＬＯＦ／ＯＯＦ）を基に、クロック再生部３，４に於ける論理反転制御と、多重化部６に於ける多重化のタイミング制御と、フロントエンド１の遅延干渉計の制御とを行って、所望の受信状態とする制御部１０とを備えている。【選択図】        図１
2006270909.tif 000002
【特許請求の範囲】
【請求項１】
ＤＱＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、
ＤＱＰＳＫ光信号を入力して同相信号と直交信号との電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、
前記同相信号と前記直交信号とを基にクロックを再生するクロック再生部と、
該クロック再生部からの前記同相信号と前記直交信号とを多重化する多重化部と、
該多重化部により多重化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、
該受信フレーム処理部からのフレーム同期外れの検出情報を基に、前記クロック再生部に於ける論理反転制御と、前記多重化部に於ける多重化のタイミング制御と、前記フロントエンドの前記遅延干渉計の制御とを行う制御部と
を備えたことを特徴とする光信号受信装置。
【請求項２】
ＤＱＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、
ＤＱＰＳＫ光信号を入力して直線偏波とする自動偏光制御器と、該自動偏光制御器からの直線偏波を入力する遅延干渉計と、該遅延干渉計の出力光信号を分岐してそれぞれ入力する偏光分離部と、該偏光分離部により分離された光信号をそれぞれ１対の受光素子からなり、同相信号と直交信号とをそれぞれ出力する差動受光部とを含むフロントエンドと、
前記同相信号と前記直交信号とを基にクロックを再生するクロック再生部と、
該クロック再生部からの前記同相信号と前記直交信号とを多重化する多重化部と、
該多重化部により多重化した信号を基にフレーム同期検出及び受信状態識別を行うと共に受信フレームのデマッピング処理を行う受信フレーム処理部と、
該受信フレーム処理部からのフレーム同期外れの検出情報及び前記受信状態識別の情報を基に、前記クロック再生部に於ける論理反転制御と、前記多重化部に於ける多重化のタイミング制御と、前記フロントエンドの前記遅延干渉計の制御とを行う制御部と
を備えたことを特徴とする光信号受信装置。
【請求項３】
ＤＱＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、
ＤＱＰＳＫ光信号を入力して同相信号と直交信号との電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、
前記同相信号と前記直交信号とを基にクロックを再生するクロック再生部と、
該クロック再生部からの前記同相信号と前記直交信号とを多重化する多重化部と、
該多重化部により多重化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、
前記フロントエンドの前記遅延干渉計の制御を行う制御部と、
前記多重化部に入力される同相信号と直交信号との排他的論理和を基に、直交位相関係であるか否かを判定する同位相検出部とを備え、
前記制御部は、前記同位相検出部からの同位相関係の検出情報により、前記フロントエンドの遅延干渉計に対して＋π／２±ｎπ又は−π／２±ｎπの位相制御を行う構成を有する
ことを特徴とする光信号受信装置。
【請求項４】
強度変調されたＤＱＰＳＫ変調光信号を受信して復調する光信号受信装置に於いて、
前記ＤＱＰＳＫ変調光信号を分岐する光カプラと、
該光カプラにより分岐された前記ＤＱＰＳＫ変調光信号を入力して同相信号と直交信号との電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、
前記光カプラにより分岐された前記ＤＱＰＳＫ変調光信号を入力して該ＤＱＰＳＫ変調光信号の強度変調成分を基にクロックを再生するクロック再生部と、
前記フロントエンドからの同相信号と直交信号とを、前記クロック再生部からのクロックに従って多重化する多重化部と、
該多重化部により多重化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、
該受信フレーム処理部からの所望の受信状態か否かの検出情報に従って前記多重化部に於ける多重化のタイミング制御と、前記フロントエンドの遅延干渉計の制御とを行う制御部と
を備えたことを特徴とする光信号受信装置。
【請求項５】
前記受信フレーム処理部は、前記制御部からの論理反転制御信号に従って、入力データの論理反転を行う論理反転回路部と、前記入力データの隣接ビットを交換する隣接ビット交換回路部との何れか一方又は両方を備えた構成を有することを特徴とする請求項１乃至請求項４の何れか１項記載の光信号受信装置。
【請求項６】
前記受信フレーム処理部は、前記制御部からの論理反転制御信号に従って、前記フロントエンドから出力される同相信号成分と直交信号成分とをそれぞれ独立に論理反転制御を行う構成を有することを特徴とする請求項１乃至請求項４の何れか１項記載の光信号受信装置。
【請求項７】
ＤＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、
ＤＰＳＫ光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、
該フロントエンドの出力信号を基にクロックを再生するクロック再生部と、
該クロック再生部からクロックと前記フロントエンドからのデータとを入力して並列化する並列化部と、
該並列化部からの並列化されたデータを入力してフレーム同期検出を行う受信フレーム処理部と、
該受信フレーム処理部からのフレーム同期外れの検出情報を基に、前記クロック再生部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御信号を入力する制御部と
を備えたことを特徴とする光信号受信装置。
【請求項８】
ＤＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、
ＤＰＳＫ光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、
該フロントエンドの出力信号を基にクロックを再生するクロック再生部と、
該クロック再生部からクロックと前記フロントエンドからのデータとを入力して並列化する並列化部と、
該並列化部からの並列化されたデータを入力してフレーム同期検出を行うフレーム同期回路部と論理反転回路部とを含む構成の受信フレーム処理部と、
該受信フレーム処理部からのフレーム同期外れの検出情報を基に、前記論理反転回路部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御信号を入力する制御部と
を備えたことを特徴とする光信号受信装置。
【請求項９】
強度変調されたＤＰＳＫ変調光信号を受信して復調する光信号受信装置に於いて、
前記ＤＱＰＳＫ変調光信号を分岐する光カプラと、
該光カプラにより分岐された前記ＤＰＳＫ変調光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、
前記光カプラにより分岐された前記ＤＰＳＫ変調光信号の強度変調成分を基にクロックを再生するクロック再生部と、
前記フロントエンドの出力信号と、前記クロック再生部からのクロックに従って並列化する並列化部と、
該並列化部により並列化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、
該受信フレーム処理部からの所望の受信状態か否かの検出情報に従って前記クロック再生部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御を行う制御部と
を備えたことを特徴とする光信号受信装置。
【請求項１０】
強度変調されたＤＰＳＫ変調光信号を受信して復調する光信号受信装置に於いて、
前記ＤＱＰＳＫ変調光信号を分岐する光カプラと、
該光カプラにより分岐された前記ＤＰＳＫ変調光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、
前記光カプラにより分岐された前記ＤＰＳＫ変調光信号の強度変調成分を基にクロックを再生するクロック再生部と、
前記フロントエンドの出力信号と、前記クロック再生部からのクロックに従って並列化する並列化部と、
該並列化部により並列化した信号の論理反転制御を行う論理反転回路部と、フレーム同期検出を行うフレーム同期回路部とを含む受信フレーム処理部と、
該受信フレーム処理部からの所望の受信状態か否かの検出情報に従って前記受信フレーム処理部の前記論理反転回路部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御を行う制御部と
を備えたことを特徴とする光信号受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速データ伝送を行う為にＤＱＰＳＫ変調又はＤＰＳＫ変調された光信号を受信して復調する構成を有する光信号受信装置に関する。
【背景技術】
【０００２】
インターネット（ＩＰ；Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）等に代表されるデータ通信システムに於いて、データ通信の需要急増に対処する為に、周波数利用効率を向上させた通信方式として、強度変調差動４値位相シフトキーイング（ＩＭ−ＤＱＰＳＫ；Ｉｎｔｅｎｓｉｔｙ  Ｍｏｄｕｌａｔｉｏｎ−Ｄｉｆｅｒｅｎｔｉａｌ  Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）方式を適用した光通信システムが検討されている（例えば、非特許文献１，２，３参照）。
【０００３】
図２６は、前述のＩＭ−ＤＱＰＳＫ変調方式を適用した光信号送受信装置（光トランスポンダ）の説明図であり、１００はフレーマ（ｆｒａｍｅｒ−ＬＳＩ）、１０１は光受信部（４０ＧＯＲ）、１０２は直列変換部（ＳＥＲ）、１０３は多重分離部（ＤＥＭＵＸ）、１０４はプリコーダ（ＤＱＰＳＫ  ｐｒｅｃｏｄｅｒ）、１０５はＤＱＰＳＫ変調部（４０Ｇ  ＯＳ  ＤＱＰＳＫ）、１０６は光送信部（４０ＧＯＳ）、１０７は並列変換部（ＤＥＳ）、１０８は多重部（ＭＵＸ）、１０９はＤＱＰＳＫ復調部（４０Ｇ  ＯＲ  ＤＱＰＳＫ）を示す。
【０００４】
又ＤＱＰＳＫ変調部１０５は、その上に概略構成を示すように、分布帰還型半導体レーザ（ＤＦＢ−ＬＤ）１１１と、位相変調部１１２と、強度変調部１１３と、ドライバ（ｄｒｉｖｅｒ）とを含む構成を有し、位相変調部１１２は、位相変調器１１４，１１５とπ／２位相シフト部とにより構成されている。又ＤＱＰＳＫ復調部１０９は、その下に示す概略構成を有するものであるが、この概略構成は、光信号転送方向を反転した状態で図示している。このＤＱＰＳＫ復調部１０９は、π／４遅延干渉計１１６と、−π／４遅延干渉計１１７と、光電変換素子のフォトダイオード（ＰＤ）と、増幅器（ａｍｐ）とを含む構成を有する。
【０００５】
４０Ｇｂ／ｓのデータを、光信号に変換し、ＤＱＰＳＫ変調方式に従って変調して送受信する場合を示し、クライアント（Ｃｌｉｅｎｔ）側からの光信号を光受信部１０１により受信して電気信号に変換すると共に、１６並列（２．５Ｇｂ／ｓ×１６＝４０Ｇｂ／ｓ）としてフレーマ１００に入力する。なお、図に於ける伝送速度の表示には“ｂ／ｓ”を省略している。このフレーマは、ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）、ＯＴＮ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｎｅｔｗｏｒｋ）等の伝送方式に従ったフレームに対するマッピング処理及びデマッピング処理を、１６並列に変換したデータを用いて行う機能を備えている。
【０００６】
フレーマ１００によるフレーム処理により、２．７Ｇｂ／ｓ×１６の並列データは、直列変換部１０２により変換した４３Ｇｂ／ｓの直列データと２１．５Ｇｂ／ｓのクロックＣＬＫとを多重分離部１０３に入力し、１：２の分離により２１．５Ｇｂ／ｓの信号Ｉｋ，Ｑｋとして、プリコーダ１０４に入力し、信号ηｋ，ρｋに変換してＤＱＰＳＫ変調部１０５に入力する。
【０００７】
プリコーダ１０４は、次式に示す論理式に従って、入力された同相信号Ｉｋと直交信号Ｑｋとを、信号ηｋ，ρｋに変換するものであり、図２７に示すように、オア回路、アンド回路、インヒビット回路等を組み合わせた論理ゲート回路により構成することができる。なお、Ｄは１ビットの遅延回路を示す。
【数１】
2006270909.tif 000003
【０００８】
プリコーダ１０４により符号化された信号ηｋ，ρｋをＤＱＰＳＫ変調部１０５に入力して、ＤＱＰＳＫ光信号に変換し、ネットワーク（Ｎｅｔｗｏｒｋ）側へ送信する。このＤＱＰＳＫ変調部１０５は、分布帰還型半導体レーザ１１１の出力光を２分岐し、その一方を位相変調器１１４に、他方をπ／２位相シフトして位相変調器１１５にそれぞれ入力し、プリコーダ１０４からの２１．５Ｇｂ／ｓの信号ηｋ，ρｋに従って位相変調し、合波して強度変調器１１３に入力し、２１．５ＧＨｚのクロック（ｃｌｏｃｋ）により強度変調して、４３Ｇｂ／ｓのＩＭ−ＤＱＰＳＫ光信号として送信する。
【０００９】
ＤＱＰＳＫ変調部１０５の位相変調器１１４，１１５及び強度変調器１１３は、例えば、ＬｉＮｂＯ３等の電気光学効果素子により構成されたマッハツェンダ（Ｍａｃｈ−Ｚｅｈｎｄｅｒ）干渉計を用いた構成が一般的である。
【００１０】
又ＤＱＰＳＫ復調部１０９に、ネットワーク（Ｎｅｔｗｏｒｋ）側からのＤＱＰＳＫ光信号を入力して、２分岐し、一方をπ／４遅延干渉計１１６に、他方を−π／４遅延干渉計１１７に入力する。各遅延干渉計１１６，１１７は、それぞれ光導波路による２本の光路長を相違させて変調光信号の１シンボル分に相当する遅延τを与える構成とすると共に、遅延干渉計１１６は、π／４の移相部をアーム上に構成し、遅延干渉部１１７は、−π／４の移相部をアーム上に構成している。各遅延干渉計１１６，１１７の各アームからの光信号は出力側カプラを介してそれぞれ一対の受光素子に入射されて、光電変換により遅延干渉計１１６側から同相信号Ｉｋを出力し、遅延干渉計１１７側から直交信号Ｑｋを出力する。
【００１１】
多重部１０８は、ＤＱＰＳＫ復調部１０９からの２１．５Ｇｂ／ｓの信号Ｉｋ，Ｑｋを多重化して４３Ｇｂ／ｓの信号と２１．５Ｇｂ／ｓのクロック（ｃｌｏｃｋ）とを並列変換部１０７に入力し、２．７Ｇｂ／ｓ×１６の並列信号に変換し、フレーマ１００に入力する。このフレーマ１００に於いては、前述のＳＯＮＥＴ，ＳＤＨ，ＯＴＵ等の伝送方式に従ったフレームからデマッピングした２．５Ｇｂ／ｓ×１６の並列信号を光送信部１０６に入力して、直列変換し且つ光信号に変換して、４０Ｇｂ／ｓの光信号をクライアント（Ｃｌｉｅｎｔ）側へ送信する。
【００１２】
又ＤＭＰＳＫ方式のＭ＝２ｎとした光信号の変調及び復調手段に於いて、マッハツェンダ型干渉計を用いた構成が提案されており、ｎ＝２の場合は、前述のＤＱＰＳＫ変調方式と同様の構成となる光信号通信システムも知られている（例えば、特許文献１参照）。又位相変調光信号を、クロックによって強度変調して送信し、受信側で強度変調成分を基にクロック再生を行う光信号通信手段も知られている（例えば、特許文献２参照）。
【特許文献１】特表２００４−５１６７４３号公報
【特許文献２】特表２００４−５３３１６３号公報
【非特許文献１】Ｐ．Ｓ．Ｃｈｏ，Ｖ．Ｓ．Ｇｒｉｇｏｒｙａｎ，Ｙ．Ａ．Ｇｏｄｉｎ，Ａ．Ｓａｌａｍｏｎ，ａｎｄ  Ｙ．Ａｃｈｉａｍ，“Ｔｒａｎｓｍｉｓｓｉｏｎ  ｏｆ  ２５−Ｇｂ／ｓ  ＲＺ−ＤＱＰＳＫ  ｓｉｇｎａｌｓ  ｗｉｔｈ  ２５−ＧＨｚ  ｃｈａｎｎｅｌ  ｓｐａｃｉｎｇ  ｏｖｅｒ  １０００ｋｍ  ｏｆ  ＳＭＦ−２８ｆｉｂｅｒ”，ＩＥＥＥ  Ｐｈｏｔｏｎ．Ｔｅｃｈｏｎｌ．Ｌｅｔｔ．，ｖｏｌ．１５，ｐｐ．４７３−４７５，Ｍａｒ．２００３，
【非特許文献２】Ｈ．Ｋｉｍ，ａｎｄ  Ｒ−Ｊ．Ｅｓｓｉａｍｂｒｅ，“Ｔｒａｎｓｍｉｓｓｉｏｎ  ｏｆ  ８×２０Ｇｂ／ｓ  ＤＱＰＳＫ  ｓｉｇｎａｌｓ  ｗｉｔｈ  ２５−ＧＨｚ  ｃｈａｎｎｅｌ  ｓｐｃｉｎｇ  ｏｖｅｒ  ３１０−ｋｍ  ＳＭＦ  ｗｉｔｈ  ０．８−ｂ／ｓ／Ｈｚ  ｓｐｅｃｔｒａｌ  ｅｆｆｉｃｉｅｎｃｙ，”ＩＥＥＥ  Ｐｈｏｔｏｎ．Ｔｅｃｈｎｏｌ．Ｌｅｔｔ．Ｌｅｔｔ．，ｖｏｌ．１５，ｐｐ．７６９−７７１，Ｍａｙ．，２００３
【非特許文献３】Ｎ，Ｙｏｓｈｉｋａｎｅ，ａｎｄ  Ｉ．Ｍｏｒｉｔａ，“１．１４ｂ／ｓ／Ｈｚ  ｓｐｅｃｔｒａｌｌｙ−ｅｆｆｉｃｉｅｎｔ  ５０×８５．４Ｇｂ／ｓ  ｔｒａｎｓｍｉｓｓｉｏｎ  ｏｖｅｒ  ３００ｋｍ  ｕｓｉｎｇ  ｃｏｐｏｌａｒｉｚｅｄ  ＣＳ−ＲＺ  ＤＱＰＳＫ  ｓｉｇｎａｌｓ”，Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ  ｏｆ  ＯＦ２００４，ｐｏｓｔｄｅａｄｌｉｎｅ  ｐａｐｅｒ，ＰＤＰ３８
【発明の開示】
【発明が解決しようとする課題】
【００１３】
前述のＤＱＰＳＫ光信号を伝送するシステムに於ける光信号受信装置の主要部を図２８に示す。同図に於いて、参照符号１２１はフロントエンド（４０Ｇ  ＤＱＰＳＫ  ＯＲ）、１２３はクロック再生部（２０Ｇ  ＣＤＲ  Ａ）、１２４はクロック再生部（２０Ｇ  ＣＤＲ  Ｂ）、１２６は多重化部（ＭＵＸ）、１２８は並列化部（ＤＥＳ；Ｄｅ−Ｓｅｒｉａｌｉｚｅｒ）、１２９はフレーム処理部（Ｆｒａｍｅｒ−ＬＳＩ）を示す。信号の流れる方向は、図２６に示す受信処理経路と逆方向を示すものであるが、処理機能は同一である。
【００１４】
従って、フロントエンド１２１は、図２６に於けるＤＱＰＳＫ復調部１０９の構成に相当する。又クロック再生部１２３，１２４から出力される信号は、それぞれ２：１の多重化部１２６により多重化される。又並列化部１２８により１６並列化（２．７Ｇｂ／ｓ×１６）して入力するフレーム処理部１２９は、図２６に於けるフレーマ１００のデマッピング機能に相当する構成を有する。
【００１５】
フロントエンド１２１のポートｐｏｒｔＡ，ｐｏｒｔＢから、復調された同相成分の信号Ｉｋ及び直交成分の信号Ｑｋが出力されるものであるが、ＤＱＰＳＫ光信号が光伝送路を介して伝送される過程に於いて、光ファイバの波長分散や非線形効果の影響により信号波形の劣化が生じることがある。又フロントエンド１２１に備えられた２つの干渉計は互いに独立しており、経年変化や温度変化等により、最適動作点が変化した場合には、所望の論理関係の信号Ｉｋ，Ｑｋが得られない場合が生じる問題がある。
【００１６】
本発明は、ＤＱＰＳＫ変調又はＤＰＳＫ変調された光信号の受信状態を判定して、復調信号が所望の論理関係となるように制御し、経年変化や温度変化等に於いても正常な論理関係となるように受信処理することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の光信号受信装置は、ＤＱＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、ＤＱＰＳＫ光信号を入力して同相信号と直交信号との電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、前記同相信号と前記直交信号とを基にクロックを再生するクロック再生部と、該クロック再生部からの前記同相信号と前記直交信号とを多重化する多重化部と、該多重化部により多重化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、該受信フレーム処理部からのフレーム同期外れの検出情報を基に、前記クロック再生部に於ける論理反転制御と、前記多重化部に於ける多重化のタイミング制御と、前記フロントエンドの前記遅延干渉計の制御とを行う制御部とを備えている。
【００１８】
又ＤＱＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、ＤＱＰＳＫ光信号を入力して直線偏波とする自動偏光制御器と、該自動偏光制御器からの直線偏波を入力する遅延干渉計と、該遅延干渉計の出力光信号を分岐してそれぞれ入力する偏光分離部と、該偏光分離部により分離された光信号をそれぞれ１対の受光素子からなり、同相信号と直交信号とをそれぞれ出力する差動受光部とを含むフロントエンドと、前記同相信号と前記直交信号とを基にクロックを再生するクロック再生部と、該クロック再生部からの前記同相信号と前記直交信号とを多重化する多重化部と、該多重化部により多重化した信号を基にフレーム同期検出及び受信状態識別を行うと共に受信フレームのデマッピング処理を行う受信フレーム処理部と、該受信フレーム処理部からのフレーム同期外れの検出情報及び前記受信状態識別の情報を基に、前記クロック再生部に於ける論理反転制御と、前記多重化部に於ける多重化のタイミング制御と、前記フロントエンドの前記遅延干渉計の制御とを行う制御部とを備えている。
【００１９】
又ＤＱＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、ＤＱＰＳＫ光信号を入力して同相信号と直交信号との電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、前記同相信号と前記直交信号とを基にクロックを再生するクロック再生部と、該クロック再生部からの前記同相信号と前記直交信号とを多重化する多重化部と、該多重化部により多重化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、前記フロントエンドの前記遅延干渉計の制御を行う制御部と、前記多重化部に入力される同相信号と直交信号との排他的論理和を基に、直交位相関係であるか否かを判定する同位相検出部とを備え、前記制御部は、前記同位相検出部からの同位相関係の検出情報により、前記フロントエンドの遅延干渉計に対して＋π／２又は−π／２の位相制御を行う構成を有するものであり、正確に表現すると、＋π／２±ｎπ又は−π／２±ｎπの位相制御を行う構成を有するものである。なお、ｎは整数を示す。
【００２０】
又強度変調されたＤＱＰＳＫ変調光信号を受信して復調する光信号受信装置に於いて、前記ＤＱＰＳＫ変調光信号を分岐する光カプラと、該光カプラにより分岐された前記ＤＱＰＳＫ変調光信号を入力して同相信号と直交信号との電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、前記光カプラにより分岐された前記ＤＱＰＳＫ変調光信号を入力して該ＤＱＰＳＫ変調光信号の強度変調成分を基にクロックを再生するクロック再生部と、前記フロントエンドからの同相信号と直交信号とを、前記クロック再生部からのクロックに従って多重化する多重化部と、該多重化部により多重化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、該受信フレーム処理部からの所望の受信状態か否かの検出情報に従って前記多重化部に於ける多重化のタイミング制御と、前記フロントエンドの遅延干渉計の制御とを行う制御部とを備えている。
【００２１】
又前記受信フレーム処理部は、前記制御部からの論理反転制御信号に従って、入力データの論理反転を行う論理反転回路部と、前記入力データの隣接ビットを交換する隣接ビット交換回路部との何れか一方又は両方を備えた構成を有するものである。
【００２２】
又前記受信フレーム処理部は、前記制御部からの論理反転制御信号に従って、前記フロントエンドから出力される同相信号成分と直交信号成分とをそれぞれ独立に論理反転制御を行う構成を有するものである。即ち、同相信号成分のみの論理反転又は直交信号成分のみの論理反転又は同相信号成分と直交信号成分との両方の論理反転の制御を行うことができる。
【００２３】
又ＤＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、ＤＰＳＫ光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、該フロントエンドの出力信号を基にクロックを再生するクロック再生部と、該クロック再生部からクロックと前記フロントエンドからのデータとを入力して並列化する並列化部と、該並列化部からの並列化されたデータを入力してフレーム同期検出を行う受信フレーム処理部と、該受信フレーム処理部からのフレーム同期外れの検出情報を基に、前記クロック再生部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御信号を入力する制御部とを備えている。
【００２４】
又ＤＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、ＤＰＳＫ光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、該フロントエンドの出力信号を基にクロックを再生するクロック再生部と、該クロック再生部からクロックと前記フロントエンドからのデータとを入力して並列化する並列化部と、該並列化部からの並列化されたデータを入力してフレーム同期検出を行うフレーム同期回路部と論理反転回路部とを含む構成の受信フレーム処理部と、該受信フレーム処理部からのフレーム同期外れの検出情報を基に、前記論理反転回路部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御信号を入力する制御部とを備えている。
【００２５】
又強度変調されたＤＰＳＫ変調光信号を受信して復調する光信号受信装置に於いて、前記ＤＱＰＳＫ変調光信号を分岐する光カプラと、該光カプラにより分岐された前記ＤＰＳＫ変調光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、前記光カプラにより分岐された前記ＤＰＳＫ変調光信号の強度変調成分を基にクロックを再生するクロック再生部と、前記フロントエンドの出力信号と、前記クロック再生部からのクロックに従って並列化する並列化部と、該並列化部により並列化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、該受信フレーム処理部からの所望の受信状態か否かの検出情報に従って前記クロック再生部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御を行う制御部とを備えている。
【００２６】
又強度変調されたＤＰＳＫ変調光信号を受信して復調する光信号受信装置に於いて、前記ＤＱＰＳＫ変調光信号を分岐する光カプラと、該光カプラにより分岐された前記ＤＰＳＫ変調光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、前記光カプラにより分岐された前記ＤＰＳＫ変調光信号の強度変調成分を基にクロックを再生するクロック再生部と、前記フロントエンドの出力信号と、前記クロック再生部からのクロックに従って並列化する並列化部と、該並列化部により並列化した信号の論理反転制御を行う論理反転回路部と、フレーム同期検出を行うフレーム同期回路部とを含む受信フレーム処理部と、該受信フレーム処理部からの所望の受信状態か否かの検出情報に従って前記受信フレーム処理部の前記論理反転回路部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御を行う制御部とを備えている。
【発明の効果】
【００２７】
受信フレーム処理部９からのＬＯＦ／ＯＯＦ検出時には、クロック再生部３，４に於ける論理反転制御、多重化部６に於ける多重化タイミング制御、遅延干渉計の制御を行うことにより所望の受信状態に引き込むことが可能となる。又受信フレーム処理部９に、同期ビット列の複数の組み合わせに対応したフレーム同期検出部を設けた構成とすることにより、受信状態の直ちに識別することが可能となり、所望の受信状態に迅速に引込むことが可能となる。又同相信号Ｉと直交信号Ｑとの論理状態を基に、同位相状態か否かを検出して、遅延干渉計の＋π／２又±ｎπ又は−π／２±ｎπの制御を行うことにより、前述の論理反転制御、多重化タイミング制御、遅延干渉計の制御により所望の受信状態に引込むことができる。又フロントエンドに、自動偏光制御器と偏波維持ファイバと、遅延干渉計と、偏光分離部と、差動受光部とを含む構成とした場合、１系統の遅延干渉計の構成であるから、小型化と共に制御構成が簡単となる利点がある。
【発明を実施するための最良の形態】
【００２８】
本発明の光信号受信装置は、図１を参照すると、ＤＱＰＳＫ光信号を入力して同相信号Ｉと直交信号Ｑとの電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンド１と、同相信号Ｉと直交信号Ｑとを基にクロックＣＬＫを再生するクロック再生部３，４と、このクロック再生部３，４からの同相信号Ｉと直交信号Ｑとを多重化する多重化部６と、この多重化部６により多重化した信号を基にフレーム同期検出を行う受信フレーム処理部９と、この受信フレーム処理部９からのフレーム同期外れの検出情報（ＬＯＦ／ＯＯＦ）を基に、クロック再生部３，４に於ける論理反転制御と、多重化部６に於ける多重化のタイミング制御と、フロントエンド１の遅延干渉計の制御とを行う制御部１０とを備えている。
【実施例１】
【００２９】
図１は、本発明の実施例１の説明図であり、１はＤＱＰＳＫ光信号を受信して復調するフロントエンド（４０Ｇ  ＤＱＰＳＫ  ＯＲ）、２は干渉計制御部、３，４はクロック再生部（２０Ｇ  ＣＤＲ  Ａ，２０Ｇ  ＣＤＲ  Ｂ）、５はクロック再生制御部（ＣＤＲ  ｃｏｎｔｒｏｌｌｅｒ）、６は２：１の多重化部（ＭＵＸ）、７は多重化制御部（ＭＵＸ  ｃｏｎｔｒｏｌｌｅｒ）、８は並列化部（ＤＥＳ；Ｄｅ−Ｓｅｒｉａｌｉｚｅｒ）、９は受信フレーム処理部（Ｆｒａｍｅｒ−ＬＳＩ）、１０は制御部（Ｃｏｎｔｒｏｌｌｅｒ）を示す。又ＤＱＰＳＫ信号受信状態の表を示している。なお、この実施例１に於いては、４０Ｇｂ／ｓのＤＱＰＳＫ信号について説明するが、これ以上の伝送速度とした場合に対しても、本発明を適用することができる。
【００３０】
又受信フレーム処理部９は、少なくとも受信フレーム同期検出を行う機能を有し、且つＬＯＦ（Ｌｏｓｓ  ｏｆ  Ｆｒａｍｅ）／ＯＯＦ（Ｏｕｔ  ｏｆ  Ｆｒａｍｅ）検出機能を有するものであり、その検出情報を点線矢印で示すように制御部１０に転送する。又従来例のフレーマのＤＱＰＳＫ光信号の受信処理機能に相当する処理機能を備えることができる。なお、受信フレーム処理部９は、１６並列データを処理する構成として示しているが、回路素子の動作速度の向上により、並列数を少なくして処理する構成とすることも可能である。又回線容量の増大化に伴い、並列処理数を更に増加させることも可能である。又制御部１０は、受信フレーム処理部９からの点線矢印で示すＬＯＦ／ＯＯＦ検出情報が消滅するまで、干渉計制御部２を介して点線矢印の干渉計ｂｉａｓ制御として示すように干渉計のバイアス電圧或いは温度の制御を行い、又クロック再生制御部５を介して点線矢印の論理反転制御として示すようにデータの論理反転制御を行い、又多重化制御部７を介して点線矢印のＭＵＸのタイミング制御として示すように、２：１の多重化の順序の制御を行うものである。
【００３１】
その場合、（ａ）クロック再生制御部５により、クロック再生部３，４のクロックの論理反転制御を行い、（ｂ）多重化制御部７により多重化部６の多重化タイミングを制御し、（ｃ）フロントエンド１のπ／４遅延干渉計及び−π／４遅延干渉計を、干渉計制御部２からバイアス電圧や温度等を制御して最適動作点となるように調整する。なお、＋π／２±ｎπ又は−π／２±ｎπの位相制御を行う。この干渉計制御部２による調整制御手段は、既に知られている各種の手段を適用することができる。そして、前述の制御（ａ），（ｂ），（ｃ）を、受信フレーム処理部９からのＬＯＦ／ＯＯＦ検出情報が消滅するまで繰り返す。
【００３２】
例えば、ＤＱＰＳＫ信号受信状態の表は、フロントエンド１のポートＡ（ＰｏｒｔＡ）とポートＢ（ＰｏｒｔＢ）からの同相信号Ｉと直交信号Ｑとについて、論理反転と非反転との状態に対する受信処理可能か否かを示すもので、二重丸印は所望の受信状態、丸印は論理反転により受信可能となる状態、三角印は時間シフトと論理反転との組み合わせにより受信可能となる状態、×印は受信不可能の状態を示す。例えば、二重丸で示すように、フロントエンド１のポートＡ（ＰｏｒｔＡ）から直交信号Ｑ、ポートＢ（ＰｏｒｔＢ）から同相信号Ｉが出力される場合を所望の受信状態として、受信フレーム処理部９に於いてフレーム同期引込みが行われるとすると、丸印の受信状態に於いては、ポートＡ，Ｂからの信号の何れか一方又は両方の位相が反転している状態であるから、クロック再生部３，４に於ける論理反転制御により、所望の受信状態の位相関係に戻すことができる。又三角印の受信状態の場合は、ポートＡ，Ｂからの信号が、相互に反対の状態であり、又位相反転状態を含む場合であり、この場合は、時間シフトと論理反転との組み合わせの制御により、フレーム同期がとれる所望の受信状態の関係とすることができる。又×印の受信状態の場合は、受信処理不可能となるが、前述の制御（ａ），（ｂ），（ｃ）を繰り返すことにより、干渉計の最適動作点となるように制御し、再生クロックの論理反転制御及び多重化のタイミング制御によって、所望の受信状態に移行させることも可能である。
【００３３】
図２は、クロック再生部に於ける論理反転の説明図であり、ＣＤＲ機能及びＣＤＲ  ＬＳＩとして示すクロック再生部の通常状態と論理反転状態とを示す。通常状態では、フロントエンド１のポートＡ又はポートＢからの２１．５Ｇｂ／ｓのデータが入力され、２１．５Ｇｂ／ｓのクロック（ｃｌｏｃｋ  ｏｕｔｐｕｔ）と、２１．５Ｇｂ／ｓのデータ（ｄａｔａ  ｏｕｔｐｕｔ）とが出力されるように、切替スイッチＳＷが切替えられている。この状態に於いて、制御部１０からクロック再生制御部５を介して論理反転制御されると、切替スイッチＳＷが反転回路ｎｏｔ側に切替えられるので、データの論理は反転して出力される。
【００３４】
図３は、多重化部に於けるタイミング制御の説明図であり、２：１多重化を行う多重化部６に於いて、フロントエンド１のポートＡ，Ｂからクロック再生部３，４を介して入力されるデータを、Ｄａｔａ  ｉｎ  ｐｏｒｔＡ，Ｄａｔａ  ｉｎ  ｐｏｒｔＢとして表し、クロック再生部３，４からのクロックをＣｌｏｃｋとして示し、このクロックの位相を反転させる位相シフト部と切替スイッチＳＷと多重化部ＭＵＸとを含む構成を有し、多重化した出力データをＤａｔａ  ｏｕｔとして示す。
【００３５】
又多重化の順序として、ポートＡからのデータの次にポートＢからのデータの順序となるように多重化する場合、即ち、ＰｏｒｔＡ→Ｂの順として示す多重化の順序の場合、クロックＣｌｏｃｋを切替スイッチＳＷにより多重化部ＭＵＸに入力し、多重化部ＭＵＸにより多重化すると、波形図のＣｌｏｃｋ，Ｔｒｉｇｇｅｒ，Ｉｎ  ｐｏｒｔＡ，Ｉｎ  ｐｏｒｔＢ，Ｄａｔａ  ｏｕｔとして示す状態となる。なお、Ｔｒｉｇｇｅｒは、クロックＣｌｏｃｋの立ち上がりで、Ｉｎ  ｐｏｒｔＡのデータをＤａｔａ  ｏｕｔとして出力し、クロックＣｌｏｃｋの立下りで、Ｉｎ  ｐｏｒｔＢのデータをＤａｔａ  ｏｕｔとして出力するもので、２：１の多重化データＤａｔａ  ｏｕｔが得られる。
【００３６】
又ＰｏｒｔＢ→Ａの順として示すように、切替スイッチＳＷにより、クロックＣｌｏｃｋを位相シフト部（π）側に切替えて、ＰｏｒｔＡ→Ｂの順の場合に比較してクロックＣｌｏｃｋ位相を１８０度の位相シフトにより反転した状態とする。それにより、ＰｏｒｔＡ，Ｂの多重化順序が反対となり、多重化されたデータＤａｔａ  ｏｕｔは、ＰｏｒｔＡ→Ｂの場合の順序を、ＰｏｒｔＢ→Ａの順となるように切替制御することができる。
【実施例２】
【００３７】
図４は、本発明の実施例２の要部の説明図であり、受信フレーム処理部（Ｆｒａｍｅｒ−ＬＳＩ）９（図１参照）の要部を示し、２１はフレーム処理部、２２はフレーム同期回路部、２３はＤＱＰＳＫ信号の受信状態識別部を示す。なお、（１０）は図１に於ける制御部１０側を示す。又受信フレーム処理部９には、並列化部８（図１参照）からの２．７Ｇｂ／ｓ×１６の並列データが入力される。フレーム同期回路部２２は、それぞれ異なる組み合わせの同期ビット列について同期検出を行う１６個のフレーム同期検出部ＦＳＣ０１〜ＦＳＣ１６を備えている。ＯＴＮ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｎｅｔｗｏｒｋ）については、ＩＴＵ−Ｔ  Ｇ．７０９勧告として、既に知られているように、フレームのオーバヘッドにフレーム同期用のＦＡＳ；Ｆｒａｍｅ  Ａｌｉｍｅｎｔ  Ｓｉｇｎａｌを検出してフレーム先頭の識別を行うものであり、このＦＡＳについては、ＯＡ１（“１１１０１１０”）とＯＡ２（“００１０１０００”）とを、ＯＡ１，ＯＡ１，ＯＡ１，ＯＡ２，ＯＡ２，ＯＡ２として受信できた時、フレーム同期状態と判定し、フレーム処理部２１にフレーム同期信号を入力する。なお、ＦＡＳは、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）、ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）に於けるフレームのオーバヘッドの同期バイトＡ１，Ａ２に相当するから、ＳＤＨ、ＳＯＮＥＴの伝送方式に対しても適用可能である。
【００３８】
前述のフレーム同期回路部２２は、ＦＡＳのＯＡ１，ＯＡ２を用いたフレーム同期検出に於いて、Ｉ，Ｑ信号の論理反転の場合を含めて１６通りの組み合わせに対応した１６個のフレーム同期検出部ＦＳＣ０１〜ＦＳＣ１６を備えた場合を示す。ＤＱＰＳＫ信号の受信状態識別部２３は、フレーム同期検出部ＦＳＣ０１〜ＦＳＣ１６の検出信号を入力することにより、何れのフレーム同期検出部からの検出信号かにより受信状態を識別して、制御部１０（図１参照）に通知する。又フレーム処理部２１は、フレーム同期引き込みを行って、フレームのデマッピング処理等を行い、又ＯＯＦ（ｏｕｔ  ｏｆ  ｆｒａｍｅ；アウトオブフレーム）及びＬＯＦ（ｌｏｓｓ  ｏｆ  ｆｒａｍｅ；ロスオブフレーム）の検出情報を制御部１０に転送する機能を備えている。
【００３９】
図５は、図１に於けるＤＱＰＳＫ信号受信状態の表に対応させて、ＯＡ１，ＯＡ２の組み合わせの１６通りを示すものであり、この１６通りの組み合わせについて、それぞれ図４に示すフレーム同期検出部ＦＳＣ０１〜ＦＳＣ１６に於いて並列的に検出する。例えば、二重丸印のＯＡ１ＱＩ＝“１１１１０１１０”、ＯＡ２ＱＩ＝“００１０１０００”の場合が所望の受信状態であり、フレーム同期検出部ＦＳＣ０１から検出信号がＤＱＰＳＫ信号受信状態識別部２３に入力される。ＤＱＰＳＫ信号の受信状態識別部２３は、制御部１０に対してフレーム同期状態の情報を転送する。この場合、所望受信状態であることを制御部１０に通知することになる。制御部１０は、所望受信状態でない場合、各部を制御して、所望受信状態となるようし、又制御の状態を保持する。
【００４０】
又フレーム同期検出部ＦＳＣ０２〜ＦＳＣ０４の何れかからの検出信号がＤＱＰＳＫ信号の受信状態識別部２３に入力された場合は、信号Ｉ，Ｑは、二重丸印で示す所望の受信状態に対して、何れか一方又は両方が論理反転している状態と判定することができる。このような受信状態の情報を制御部１０に転送することにより、制御部１０は、例えば、図２に示すように、クロック再生部３，４を制御して、論理反転制御により、所望の受信状態の信号Ｉ，Ｑとすることができる。
【００４１】
又フレーム同期検出部ＦＳＣ０５〜ＦＳＣ０８の何れかからの検出信号が得られた場合、ＤＱＰＳＫ信号の受信状態識別部２３は、三角印で示す何れかの受信状態を示す情報を制御部１０に転送する。制御部１０は、図３に示すように、多重化部６に於ける多重化の順序の切替えの制御及び図２に示すように、クロック再生部３，４に於ける論理反転の制御を行わせる。又フレーム同期検出部ＦＳＣ０９〜ＦＳＣ１６の何れかからの検出信号が得られた場合、ＤＱＰＳＫ信号の受信状態識別部２３は、×印で示す何れかの受信状態を示す情報を制御部１０に転送する。この場合は、受信不可能の状態を示すから、制御部１０は、制御処理を中止するか、又は前述の（ａ）〜（ｃ）の制御を繰り返す。
【００４２】
この実施例２に於いては、受信フレーム処理部９のフレーム同期検出部ＦＳＣ０１〜ＦＳＣ１６により、ＤＱＰＳＫ信号受信状態を並列的に処理するから、前述の制御（ａ）〜（ｃ）を順次繰り返す場合に比較して、フレーム同期状態への引き込みの高速化を図ることができる。
【実施例３】
【００４３】
図６は、本発明の実施例３の要部説明図であり、受信フレーム処理部（Ｆｒａｍｅｒ−ＬＳＩ）９（図１参照）の要部を示し、２１ａはフレーム処理部、２２ａはフレーム同期回路、２５はＯＴＵｋ−ＦＡＳ検出回路、２６はレジスタを示す。なお、（１０）は、図１に於ける制御部１０側を示す。受信フレーム処理部９には、図４に示す場合と同様に、並列化部８（図１参照）からの２．７Ｇｂ／ｓ×１６の並列データが入力される。フレーム同期回路２２ａは、所望の同期ビットを検出してフレーム同期を行い、そのフレーム同期信号をフレーム処理部２１ａに入力する。なお、ＩＴＵ−ＴＧ．７０９勧告に示されたＯＴＮ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｎｅｔｗｏｒｋ）の場合は、ＯＴＵ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｕｎｉｔ）のオーバヘッド部に、フレーム同期ビットとして、ＦＡＳ（Ｆｒａｍｅ  Ａｌｉｇｎｍｅｎｔ  Ｓｉｇｎａｌ）バイトが規定されており、ＯＡ１（“１１１１０１１０”）と、ＯＡ２（“００１０１０００”）とを、ＯＡ１，ＯＡ１，ＯＡ１，ＯＡ２，ＯＡ２，ＯＡ２として受信できた時、フレーム同期状態と判定する。なお、ＦＡＳは、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）、ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）に於けるフレームのオーバヘッドの同期バイトＡ１，Ａ２に相当するから、その場合は、ＯＴＵｋ−ＦＡＳ検出回路２５として示す検出回路は、ＳＤＨ、ＳＯＮＥＴの伝送方式に於ける同期バイトＡ１，Ａ２を検出する検出回路とすることになる。
【００４４】
又レジスタ２６は、信号Ｉ，Ｑの受信状態によって変化する図５に示すＦＡＳのＯＡ１とＯＡ２との１６通りの組み合わせを保持している。又このレジスタ２６は、任意に書込みが可能の構成とする。フレーム同期検出回路としてのＯＴＵｋ−ＦＡＳ検出回路２５は、レジスタ２６に保持している１６通りのＦＡＳの組み合わせを順次取り込み、ＯＡ１，ＯＡ２の何れの組み合わせでフレーム同期検出が行われたかを検出し、その組み合わせの情報を、（１０）として示す制御部に転送する。制御部は、前述の実施例と同様に、所望の受信状態となるように各部を制御することになる。
【００４５】
図７は、前述の図６に於けるＯＴＵｋ−ＦＡＳ検出回路２５のフローチャートと、レジスタ２６とを示すものであり、図６に於けるフレーム同期回路２２ａに於いて、ＯＯＦ（Ｏｕｔ  ｏｆ  Ｆｒａｍｅ）又はＬＯＦ（Ｌｏｓｓ  ｏｆ  Ｆｒａｍｅ）検出により、レジスタアドレスを初期値（“０”）に設定し、レジスタ２６に保持されているＦＡＳのＯＡ１，ＯＡ２の組み合わせの中の一つをレジスタアドレスに従って読み込み、その内容（レジスタ値）と受信したＯＴＵｋ−ＦＡＳバイトとを比較し、一致した場合は、ＯＴＵｋ−ＦＡＳ値を出力して制御部に転送する。又一致しない場合は、レジスタアドレスを＋１することにより、再度レジスタ２６に保持されているＦＡＳのＯＡ１，ＯＡ２の組み合わせの中の一つをレジスタアドレスに従って読み込み、その内容（レジスタ値）と受信したＯＴＵｋ−ＦＡＳバイトとを比較する。この処理ルーチンを比較一致するまで繰り返す。比較一致した時のＯＴＵｋ−ＦＡＳ値を制御部に転送することにより、制御部は、図１に於けるＤＱＰＳＫ信号受信状態を判定して、所望の受信状態でない場合は、前述の実施例と同様に、所望の受信状態となるように各部を制御する。
【実施例４】
【００４６】
図８は、本発明の実施例４の説明図であり、図１と同一符号は同一名称部分を示すもので、３１は同位相検出部であり、排他的論理和回路ＥＯＲとカウンタｃｏｕｎｔｅｒとを含む構成の場合を示す。又ＤＱＰＳＫ信号受信状態は、図１に示す場合と同一の二重丸印、丸印、三角印、×印により、ＰｏｒｔＡ，Ｂの同相信号Ｉと直交信号Ｑとの位相反転、位相非反転の条件に対応して示している。又制御部１０から、フレーム周期毎或いは低速クロックに従ったリセット信号ＲＳＴを同位相検出部３１のカウンタに入力してリセットし、排他的論理和回路による同位相の検出信号のカウントを開始し、次のリセット前のカウント値をＤａｔａとして示すように、制御部１０に入力する。
【００４７】
この同位相検出回路３１は、ＤＱＰＳＫ信号受信状態を示す表中の×印の状態、即ち、ポートＰｏｒｔＡ，ＰｏｒｔＢについて、両方共に、同一の同相成分の信号Ｉ又は同一の直交成分の信号Ｑ、又はそれらの論理反転成分の組み合わせの状態を検出することができる。この×印の状態を検出すると、フロントエンド１の一方の干渉計に対して＋π／２又は−π／２の制御を、干渉計制御部２から行うように制御部１０から指示する。この制御を正確に表現すると、前述のように、＋π／２±ｎπ又は−π／２±ｎπの位相制御を行う。なお、ｎは整数を示す。そして、前述の（ａ）〜（ｃ）の制御を繰り返して正常な受信状態となるように、各部の制御を行う。又制御部１０は、図１に示す場合と同様に、受信フレーム処理部９からの点線矢印で示すＬＯＦ／ＯＯＦ検出情報が消滅するまで、干渉計制御部２を介して点線矢印の干渉計ｂｉａｓ制御として示すように干渉計のバイアス電圧或いは温度の制御を行い、又クロック再生制御部５を介して矢印の論理反転制御として示すようにデータの論理反転制御を行い、又多重化制御部７を介して矢印のＭＵＸのタイミング制御として示すように、２：１の多重化の順序の制御を行うものであり、又点線矢印の同位相検出と示すように、排他的論理和回路とカウンタとを含む構成の同位相検出回路３１により、位相検出を行って制御部１０に通知する。
【００４８】
図９は同位相検出部の説明図であり、（Ａ）は、同位相検出部３１の構成を示し、３２は排他的論理和回路（ＥＯＲ）、３３は反転回路（ｎｏｔ）、３４，３５はカウンタ、３６，３７は識別回路を示す。排他的論理和回路３２に、フロントエンド１のポートＰｏｒｔＡ，ＰｏｒｔＢからクロック再生部３，４を介した２１．５Ｇｂ／ｓのデータＰｏｒｔＡ  ｄａｔａ、及びデータＰｏｒｔＢ  ｄａｔａを排他的論理和回路３２に入力し、制御部１０からのフレーム周期毎或いはそれより低速クロックに従ったリセット信号Ｒｅｓｅｔによりカウンタ３４，３５をリセットし、排他的論理和回路３２の出力信号をカウンタ３４と、反転回路３３を介してカウンタ３５にそれぞれ入力し、クロックＣｌｏｃｋに従ってカウントアップする。
【００４９】
カウンタ３４，３５によるフレーム周期等の所定期間毎のカウント値を識別回路３６，３７に入力して基準値と比較し、その結果の信号Ｏｕｔｐｕｔ  ｉ，Ｏｕｔｐｕｔ  ｊを制御部１０に入力する。その場合、例えば、基準値を超えたカウント値の場合は、ハイレベル（Ｈ）とし、基準値を超えない場合は、ローレベル（Ｌ）とすることができる。
【００５０】
図９の（Ｂ）は、前述のデータＰｏｒｔＡ  ｄａｔａ，ＰｏｒｔＢ  ｄａｔａの状態と、識別回路３６，３７の出力信号Ｏｕｔｏｐｕｔ  ｉ，Ｏｕｔｏｐｕｔ  ｊのハイレベル（Ｈ）とローレベル（Ｌ）との関係を示すもので、データＰｏｒｔＡ  ｄａｔａ，ＰｏｒｔＢ  ｄａｔａが同一位相であると、排他的論理和回路３２の出力信号はローレベル（Ｌ）となり、異なる位相であると、排他的論理和回路３２の出力信号はハイレベル（Ｈ）となる。カウンタ３４，３５は、ハイレベルの信号をクロックＣｌｏｃｋのタイミングでカウントアップするものであるから、同一位相の場合の一方のカウンタ３４のカウント値は零に近い値となり、他方のカウンタ３５のカウント値は最大値に近い値となる。反対に、異なる位相関係の場合は、一方のカウンタ３４のカウント値は最大値に近い値となり、他方のカウンタ３６のカウント値は零に近い値となる。従って、識別回路３６の出力信号Ｏｕｔｏｐｕｔ  ｉがローレベル（Ｌ）、識別回路３７の出力信号Ｏｕｔｐｕｔ  ｊがハイレベル（Ｈ）の場合は、同相であると判定することができる。なお、識別回路３７の出力信号Ｏｕｔｐｕｔ  ｉ，Ｏｕｔｐｕｔ  ｊが共にハイレベル（Ｈ）又はローレベル（Ｌ）の場合は、ランダム的な位相関係の場合に相当し、受信状態不明となる。
【実施例５】
【００５１】
図１０は、本発明の実施例４の説明図であり、図１と同一符号は同一名称部分を示す。この実施例５に於いては、フロントエンド１は、自動偏光制御器ＡＰＣと、遅延干渉計と、偏光分離部ＰＢＳ（Ｐｏｌａｒｉｚｉｎｇ  Ｂｅａｍ  Ｓｐｌｉｔｔｅｒ）と、光電変換素子とを含む構成を有する場合を示し、自動偏光制御器ＡＰＣにより４５度の偏波面とした光信号を、偏波面を維持して伝送する偏波維持ファイバを介して遅延干渉計に入力する。又ＤＱＰＳＫ信号受信状態を示す表は、前述のフロントエンド１の構成を適用することにより、二重丸印と、丸印と、三角印との状態が生じるが、その他の状態は生じないものとなる。即ち、４通りの組み合わせの論理状態となる。そして、受信フレーム処理部９から制御部１０に対する点線矢印で示す受信状態検出の内容に従って、制御部１０は、点線矢印の干渉計ｂｉａｓ制御として示すように、干渉計制御部２を介して干渉計のバイアス電圧或いは温度の制御を行い、又クロック再生制御部５を介して点線矢印の論理反転制御として示すようにデータの論理反転制御を行い、又多重化制御部７を介して点線矢印のＭＵＸのタイミング制御として示すように、２：１の多重化の順序の制御を行う。
【００５２】
図１１は、フロントエンド１と、クロック再生部３，４と、受信フレーム処理部９と、干渉計制御部２及び制御部１０の機能としての光位相制御回路４７とを示し、フロントエンド１に於ける４１は自動偏光制御器（ＡＰＣ）、４２は偏波維持ファイバ、４３は光波回路、４５，４６はそれぞれ一対の光電変換素子からなる差動受光回路、５１は遅延干渉計、５１ａは入力側光カプラ、５１ｂ、５１ｃはアーム、５１ｄは出力側光カプラ、５２，５３は偏光分離部（ＰＢＳ）を示す。
【００５３】
自動偏光制御器４１は、ＤＱＰＳＫ信号光の偏光状態を任意に変化させることが可能の構成を有するもので、遅延干渉計５１の下側のアーム５１ｃの複屈折軸に対して４５°傾いた偏光面を有する直線偏光が出力されるように、ＤＱＰＳＫ信号光の偏光状態を内部でモニタしてその偏光状態を自動的に制御する。
【００５４】
又遅延干渉計５１は、分岐部としての入力側光カプラ５１ａと上側アーム５１ｂと下側アーム５１ｃと合波部としての出力側光カプラ５１ｄとを有するマッハツェンダ型の光導波路からなり、各アーム５１ｂ、５１ｃの光路長を相違させることにより、それぞれに伝搬する光の間にＤＱＰＳＫ信号光の１シンボル分に対応した相対的な遅延時間τの差を発生させる。例えば、上側のアーム５１ｂの全長を下側のアーム５１ｃよりも長くすることにより、偏光状態に依存しない遅延線に相当する遅延時間τの差を与える。又遅延干渉計５１の下側のアーム５１ｃは、断面構造又は基板への添加物等を他の部分と相違させることにより、１／４波長板（λ／４）に相当する複屈折を有する光導波路により形成し、入力側光カプラ５１ａにより２分岐した一方の光のＴＥモード及びＴＭモード間にπ／２の複屈折量差を与えることが可能な構成を有するものである。そして、上側及び下側各アーム５１ｂ、５１ｃを伝搬した光は、出力側光カプラ５１ｄにより、一旦合波された後に２つに分岐され、相補の関係を有する出力光の一方を偏光分離部５２に、他方を偏光分離部５３にそれぞれ入力する。
【００５５】
各偏光分離部５２，５３は、遅延干渉計５１の下側のアーム５１ｃの複屈折軸と平行（又は垂直）な光学軸を有し、遅延干渉計５１からの光をＴＥモード光及びＴＭモード光に分離する。各偏光分離部５２，５３により分離された各ＴＥモード光は、光波回路４３の基板端面まで伸長した出力導波路をそれぞれ伝搬し、各々の出力導波路の端面近傍に配置された差動受光回路４５，４６に入力される。又各偏光分離部５２，５３により分離された各ＴＭモード光も、光波回路４３の基板端面まで伸長した出力導波路をそれぞれ伝搬し、各々の出力導波路の端面近傍に配置された差動受光回路４５，４６に入力される。なお、偏光分離部５２，５３から差動受光回路４５，４６までの出力導波路は交差することになるが、クロストークが少なくなるように構成することができる。又光波回路４３は、光位相制御回路４７からの制御により、例えば、基板の導波路の近傍の温度或いは電界等を制御して、光波回路４３内の光位相制御を行うことができる。
【００５６】
又差動受光回路４５は、例えば、偏光分離部５２，５３により分離されたＴＥモード光を一対の受光素子に入力することにより、ＤＱＰＳＫ信号光の同相成分を復調した信号Ｉを出力し、又差動受光回路４６は、偏光分離部５２，５３により分離されたＴＭモード光を一対の受光素子に入力することにより、ＤＱＰＳＫ信号光の直交成分を復調した信号Ｑを出力する。なお、各差動受光回路４５，４６から出力された信号Ｉ，Ｑは、クロック再生部３，４に入力されて、クロック再生が行われる。
【００５７】
前述のように、ＤＱＰＳＫ信号光を、フロントエンド１の自動偏光制御器４１に入力して、偏光状態を所定の直線偏光、即ち、複屈折軸に対して４５°傾いた直線偏光として、偏波維持ファイバ４２を介して光波回路４３に入力して、同相信号Ｉと直交信号Ｑとに分離出力することができる。この光波回路４３は、前述の実施例のフロントエンドの２個の遅延干渉計を有する構成に対して、１個の遅延干渉計５１により構成することができるから、構成が簡単となり、小型化を図ることができる利点がある。又偏光状態に依存しない遅延線による導波路により１シンボル分に対応した遅延時間差が与えられると同時に、片方のアーム上でＴＥモード及びＴＭモード間に位相差が与えられて干渉動作点がπ／２だけずらされるようになる為、同相成分と直交成分との相互の位相差を制御する必要がなくなるから、図１０のＤＱＰＳＫ信号受信状態の表に示すように、４種類の受信状態を検出して、論理反転制御又は多重化のタイミング制御を行うことになる。
【００５８】
従って、受信フレーム処理部９内の前述の図４に示すフレーム同期回路部２２は、二重丸印の受信状態を検出する為のフレーム同期検出部ＦＳＣ０１、丸印の受信状態を検出する為のフレーム同期検出部ＦＳＣ０４、三角印の受信状態を検出する為のフレーム同期検出部ＦＳＣ０５，ＦＳＣ０８を備えた構成とすることができる。即ち、フレーム同期検出部の構成を簡単化することもできる。
【実施例６】
【００５９】
図１２は、本発明の実施例６の説明図であり、図１と同一符号は同一名称部分を示し、５０は光カプラ、５１はクロック再生部（Ｃｌｏｃｋ  Ｒｅｃｏｖｅｒｙ）、５２はクロック再生制御部（Ｃｌｏｃｋ  ｒｅｃａｖｅｒｙ  ｃｏｎｔ．）を示す。例えば、図２６に示すように、位相変調光信号を、強度変調器によりクロックに従った強度変調を行って、ＩＭ−ＤＱＰＳＫ光信号を伝送している場合、光カプラ５０により受信変調光信号を分岐して、フロントエンド１（４０Ｇ  ＤＱＰＳＫ  ＯＲ）とクロック再生部５１とに入力し、このクロック再生部５１により、強度変調されてクロック成分を含む受信光信号からクロックＣＬＫを再生して、多重化部（ＭＵＸ  ２：１）６に入力する。
【００６０】
フロントエンド１と多重化部６と並列化部（ＤＥＳ）８と受信フレーム処理部（Ｆｒａｍｅｒ−ＬＳＩ）９との構成及び動作は、前述の各実施例と同様であり、受信フレーム処理部９からの点線矢印で示すＬＯＦ／ＯＯＦ検出の信号を制御部（Ｃｏｎｔｒｏｌｌｅｒ）１０に入力し、このＬＯＦ／ＯＯＦ検出信号がなくなるように、制御部１０は、多重化制御部（ＭＵＸ  ｃｏｎｔ．）７を介して多重化部６を、点線矢印で示すＭＵＸのタイミング制御を行い、且つクロック再生制御部５２を介してクロック再生部５１に対して、
点線矢印で示す論理反転の制御を行う。この論理反転制御は、例えば、前述の図２及び図３について説明したように、同相信号Ｉと直交信号Ｑとを所望の受信状態となるように行うものである。この実施例は、前述の各実施例に於けるフロントエンド１のポートｐｏｒｔＡ，ｐｏｒｔＢ対応に設けたクロック再生部３，４に比較して、１個のクロック再生部５１を設けるものであるから、構成を簡単化することができる。
【実施例７】
【００６１】
図１３は、本発明の実施例７の説明図であり、図１及び図４と同一符号は同一名称部分を示し、５３は論理反転回路部を示す。この論理反転回路部５３は、図１及び図２に示すクロック再生部３，４に於ける論理反転制御と同様に同相信号Ｉと直交信号Ｑとの論理反転、非反転の制御機能を有するものである。この論理反転回路部５３を、フレーム処理部２１とフレーム同期回路部２２と共に、それぞれ１６並列処理回路構成として集積回路化し、受信フレーム処理部（Ｆｒａｍｅｒ−ＬＳＩ）９を構成する。又受信フレーム処理部９からの点線矢印で示すＬＯＦ／ＯＯＦ検出信号を制御部（Ｃｏｎｔｒｏｌｌｅｒ）１０に入力し、ＬＯＦ／ＯＯＦ検出信号が入力されなくなるように、点線矢印で示す論理反転制御により、論理反転回路部５３を制御し、又多重化制御部（ＭＵＸ  ｃｏｎｔ．）７を介して多重化部（ＭＵＸ  ２：１）６を、点線矢印で示すＭＵＸのタイミング制御により多重化のタイミングを制御し、又干渉計制御部２を介して、点線矢印で示す干渉計ｂｉａｓ制御により、フロントエンド１の干渉計のバイアス電圧或いは温度の制御を行うものである。
【００６２】
図１４は、本発明の実施例７の受信フレーム処理部の説明図であり、図４と同一符号は同一名称部分を示し、５３は論理反転回路部である。この論理反転回路部５３は、図１３に於ける論理反転回路部５３に対応し、２．７Ｇ×１６（＝４３Ｇ）として示すように、１６並列の入力データ対応に、排他的論理和回路（ＥＯＲ０１〜ＥＯＲ１６）による１６並列処理回路構成とし、且つ制御部（ｃｏｎｔｒｏｌｌｅｒ）１０（図１３参照）からの論理反転制御信号を排他的論理和回路（ＥＯＲ０１〜ＥＯＲ１６）の奇数番目と偶数番目とにそれぞれ対応して設定するレジスタ（Ｒｅｇｉｓｔｅｒ）を備え、受信フレーム処理部９として集積回路化する。ここで、奇数番目と偶数番目との排他的論理和回路は、前記フロントエンドから出力される同相信号Ｉ成分と直交信号Ｑ成分とのそれぞれに対して、独立に論理反転、非反転の制御を行う構成とする。又フレーム処理部２１とフレーム同期回路部２２と受信状態識別部２３とは、例えば、図４に示す構成と同一とすることができる。又論理反転回路部５３のレジスタ（Ｒｅｇｉｓｔｅｒ）に設定する論理反転制御信号と、データの論理反転、非反転との関係論理を、Ｒｅｇｉｓｔｅｒ設定、入力ｄａｔａ、出力ｄａｔａとの対応表により示し、Ｒｅｇｉｓｔｅｒ設定を“１”とすることにより、論理反転を行う場合を示す。
【００６３】
図１５は、本発明の実施例７の他の受信フレーム処理部の説明図であり、図１４に於ける論理反転回路部５３を、１６並列入力データ対応の論理反転ゲート（ノットゲート）と、切替スイッチ（ＳＷ１〜ＳＷ１６）と、奇数番目と偶数番目との切替スイッチ（ＳＷ１〜ＳＷ１６）にそれぞれ対応する切替制御部（ＳＷ  ｃｏｎｔ．）とにより構成した場合を示す。ここで、奇数番目と偶数番目との排他的論理和回路は、前記フロントエンドから出力される同相信号Ｉ成分と直交信号Ｑ成分とのそれぞれに対して、独立に論理反転、非反転の制御を行う構成とする。
【００６４】
図１６は、本発明の実施例７の更に他の受信フレーム処理部の説明図であり、図１４及び図６と同一符号は同一名称部分を示す。受信フレーム処理部９には、図４に示す場合と同様に、並列化部８（図１参照）からの２．７Ｇｂ／ｓ×１６の並列データが入力される。この１６並列の入力データは、排他的論理和回路（ＥＯＲ０１〜ＥＯＲ１６）を介してフレーム同期回路２２ａに入力される。又排他的論理和回路（ＥＯＲ０１〜ＥＯＲ１６）は、奇数番目と偶数番目とに対応したレジスタ（Ｒｅｇｉｓｔｅｒ）に、制御部からの論理反転制御信号が設定されて、フレーム同期が確立するように論理反転制御が行われる。ここで、奇数番目と偶数番目との排他的論理和回路は、前記フロントエンドから出力される同相信号Ｉ成分と直交信号Ｑ成分とのそれぞれに対して、独立に論理反転、非反転の制御を行う構成とする。
【００６５】
このフレーム同期回路２２ａは、前述のように、所望の同期ビットを検出してフレーム同期を行う構成を有し、フレーム同期信号をフレーム処理部２１ａに入力するもので、例えば、ＩＴＵ−ＴＧ．７０９勧告に示されたＯＴＮ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｎｅｔｗｏｒｋ）の場合は、ＯＴＵ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｕｎｉｔ）のオーバヘッド部に、フレーム同期ビットとして、ＦＡＳ（Ｆｒａｍｅ  Ａｌｉｇｎｍｅｎｔ  Ｓｉｇｎａｌ）バイトが規定されており、ＯＡ１（“１１１１０１１０”）と、ＯＡ２（“００１０１０００”）とを、ＯＡ１，ＯＡ１，ＯＡ１，ＯＡ２，ＯＡ２，ＯＡ２として受信できた時、フレーム同期状態と判定する。なお、ＦＡＳは、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）、ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）に於けるフレームのオーバヘッドの同期バイトＡ１，Ａ２に相当するから、その場合は、ＯＴＵｋ−ＦＡＳ検出回路２５として示す検出回路は、ＳＤＨ、ＳＯＮＥＴの伝送方式に於ける同期バイトＡ１，Ａ２を検出する検出回路構成とする。
【００６６】
又レジスタ２６は、同相信号Ｉと直交信号Ｑとの受信状態によって変化する図５に示すＦＡＳのＯＡ１とＯＡ２との１６通りの組み合わせを保持している。フレーム同期検出回路としてのＯＴＵｋ−ＦＡＳ検出回路２５は、レジスタ２６に保持している１６通りのＦＡＳの組み合わせを順次取り込み、ＯＡ１，ＯＡ２の何れの組み合わせでフレーム同期検出が行われたかを検出し、その組み合わせの情報を制御部に転送する。制御部は、前述の実施例と同様に、所望の受信状態となるように各部を制御することになる。
【実施例８】
【００６７】
図１７は、本発明の実施例８の説明図であり、図１３と同一符号は同一名称部分を示し、５４は隣接ｂｉｔ交換回路部であり、フレーム処理部２１と、フレーム同期回路部２２と共に、この隣接ｂｉｔ交換回路部５４を集積回路化して、受信フレーム処理部９を構成する。この受信フレーム処理部９からの点線矢印で示すＬＯＦ／ＯＯＦ検出信号を制御部１０に入力し、この制御部１０により、ＬＯＦ／ＯＯＦ検出信号がなくなるように、隣接ｂｉｔ交換回路部５４に対して、点線矢印で示すＭＵＸのタイミング制御により、１６並列データの隣接ビットの交換制御を行う。又点線矢印で示す論理反転制御により、クロック再生制御部５を介してクロック再生部３，４に於ける論理反転、非反転の制御を行い、又点線矢印で示す干渉計ｂｉａｓ制御により、干渉計制御部２を介してフロントエンド１の干渉計のバイアス電圧或いは温度の制御を行う。
【００６８】
図１８は、本発明の実施例８の受信フレーム処理部の説明図であり、図１７に於ける隣接ｂｉｔ交換回路部５４を、１６並列データの隣接ビット間を切替える切替スイッチ（ＳＷ）と、その切替制御部（ＳＷ  ｃｏｎｔ．）により構成した場合を示す。この切替制御部に、制御部（ｃｏｎｔｒｏｌｌｅｒ）からのタイミング制御信号が設定されて、切替スイッチ（ＳＷ）の切替制御が行われ、図３について説明した多重化の順序の切替えと同様にして、フレーム処理部２１及びフレーム同期回路部２２に対して所望の受信状態となる同相信号Ｉと直交信号Ｑとを入力することができる。又切替スイッチ（ＳＷ）と切替制御部（ＳＷ  ｃｏｎｔ．）とを半導体素子により構成することができるから、これらを含めて、フレーム処理部２１とフレーム同期回路部２２とを集積回路化して、受信フレーム処理部９を構成することができる。
【実施例９】
【００６９】
図１９は、本発明の実施例９の説明図であり、図１３及び図１７と同一符号は同一名称部分を示し、受信フレーム処理部９を、フレーム処理部２１と、フレーム同期回路部２２と、論理反転回路部５３と、隣接ｂｉｔ交換回路部５４とを集積回路化して構成した場合を示す。この受信フレーム処理部９からのＬＯＦ／ＯＯＦ検出信号を点線矢印で示すように制御部（Ｃｏｎｔｒｏｌｌｅｒ）１０に入力し、そのＬＯＦ／ＯＯＦ検出信号が消滅するように、制御部１０から隣接ｂｉｔ交換回路部５４に対して点線矢印で示すＭＵＸのタイミング制御を行い、論理反転回路部５３に対して点線矢印で示す論理反転制御を行い、且つフロントエンド１の干渉計に対して干渉計制御部２を介して、点線矢印で示す干渉計ｂｉａｓ制御により、バイアス電圧或いは温度の制御を行うものである。
【００７０】
図２０は、本発明の実施例９の受信フレーム処理部の説明図であり、フレーム処理部２１と、フレーム同期回路部２２と、受信状態識別部２３と、論理反転回路部５３と、隣接ビット交換回路部５４とを１６並列処理回路構成として集積回路化したものであり、論理反転回路部５３は、排他的論理和回路（ＥＯＲ０１〜ＥＯＲ１６）とレジスタ（Ｒｅｇｉｓｔｅｒ）とを含む構成を有し、又隣接ｂｉｔ交換回路部５４は、切替スイッチ（ＳＷ）と切替制御部（ＳＷ  ｃｏｎｔ．）とを含む構成を有する場合を示す。
【実施例１０】
【００７１】
図２１は、本発明の実施例１０の説明図であり、ＤＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）方式の光信号受信装置に適用した場合を示し、２０１はＤＰＳＫ光信号を受信して復調するフロントエンド（ＤＰＳＫ  ＯＲ）、２０２は干渉計制御部（干渉計ｃｏｎｔ．）、２０３はクロック再生部（４３Ｇ  ＣＤＲ）、２０５はクロック再生制御部（ＣＤＲ  ｃｏｎｔ．）、２０８は並列化部（ＤＥＳ；Ｄｅ−Ｓｅｒｉａｌｉｚｅｒ）、２０９は受信フレーム処理部（Ｆｒａｍｅｒ−ＬＳＩ）、２１０は制御部（Ｃｏｎｔｒｏｌｌｅｒ）、２２１はフレーム処理部、２２２はフレーム同期回路部、２２５は論理反転回路部を示す。又ＤＰＳＫ受信状態とＦＡＳ（Ｆｒａｍｅ  Ａｌｉｇｎｍｅｎｔ  Ｓｉｇｎａｌ）バイトの対応関係を表として示し、二重丸印が所望の受信状態であることを示す。
【００７２】
ＤＱＰＳＫ方式に於いては、前述のように、受信状態は１６通りとなるが、ＤＰＳＫ方式では２通りとなる。従って、論理反転回路部２２５により論理反転、非反転の処理を行う構成とし、この論理反転回路部２２５を、受信フレーム処理部２０９に、フレーム処理部２２１とフレーム同期回路部２２２と共に、集積回路化した場合を示す。なお、この論理反転回路部２２５は、個別回路として、フレーム処理部２２１とフレーム同期回路部２２２とからなる受信フレーム処理部２０９の前段に設けることも可能である。又フロントエンド１は、４３Ｇｂ／ｓのＤＰＳＫ変調の光信号を入力し、４３Ｇｂ／ｓの電気信号に変換してクロック再生部２０３に入力し、４３Ｇｂ／ｓのデータ（Ｄａｔａ  ４３Ｇ）と２１．５Ｇｂ／ｓのクロック（ＣＬＫ  ２１．５Ｇ）とを出力して並列化部２０８に入力し、例えば、１６並列（２．７Ｇ×１６）に変換して、受信フレーム処理部２０９に入力する。
【００７３】
受信フレーム処理部２０９は、ＬＯＦ／ＯＯＦ検出により、点線矢印で示すように制御部２１０に通知し、制御部２１０は、このＬＯＦ／ＯＯＦ検出が消滅するように、各部を制御するものであり、点線矢印で示す論理反転制御により、受信フレーム処理部２０９の論理反転回路部２２５に於いて論理反転を行うことにより、所望の受信状態とする。又点線矢印で示す干渉計ｂｉａｓ制御によって、干渉計制御部２０２を介してフロントエンド２０１の干渉計のバイアス電圧或いは温度を調整する。
【００７４】
図２２は、本発明の実施例１０の受信フレーム処理部の説明図であり、フレーム処理部２２１とフレーム同期回路部２２２と受信状態識別部２２３と論理反転回路部２２５とを含む集積回路化した構成を示し、論理反転回路部２２５を、排他的論理和回路（ＥＯＲ０１〜ＥＯＲ１６）とレジスタ（Ｒｅｇｉｓｔｅｒ）とにより構成している。この受信フレーム処理部２２１は、図１４に示す受信フレーム処理部９と同様な構成を有するものであるが、論理反転回路部２２５のレジスタ（Ｒｅｇｉｓｔｅｒ）は、１６並列処理の排他的論理和回路（ＥＯＲ０１〜ＥＯＲ１６）に対して共通の構成とし、このレジスタ（Ｒｅｇｉｓｔｅｒ）に対する制御部（ｃｏｎｔｒｏｌｌｅｒ）からの設定内容と、入力ｄａｔａと、出力ｄａｔａとの論理関係を表として示し、Ｒｅｇｉｓｔｅｒ設定を“１”とした時に、論理反転を行うことになる。
【００７５】
図２３は、本発明の実施例１０の受信フレーム処理部の説明図であり、フレーム処理部２２１とフレーム同期回路２２２ａとＯＴＵｋ−ＦＡＳ検出回路２２２ｂと論理反転回路部２２５とレジスタ２２６とを集積回路化した場合を示し、受信フレーム処理部２０９には、図２１に於ける並列化部２０８からの２．７Ｇｂ／ｓ×１６として示す１６並列データが入力される。フレーム同期回路２２２ａは、所望の同期ビットを検出してフレーム同期を行い、検出したフレーム同期信号をフレーム処理部２２１に入力する。なお、ＩＴＵ−ＴＧ．７０９勧告に示されたＯＴＮ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｎｅｔｗｏｒｋ）の場合は、ＯＴＵ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｕｎｉｔ）のオーバヘッド部に、フレーム同期ビットとして、ＦＡＳ（Ｆｒａｍｅ  Ａｌｉｇｎｍｅｎｔ  Ｓｉｇｎａｌ）バイトが規定されており、ＯＡ１（“１１１１０１１０”）と、ＯＡ２（“００１０１０００”）とを、ＯＡ１，ＯＡ１，ＯＡ１，ＯＡ２，ＯＡ２，ＯＡ２として受信できた時、フレーム同期状態と判定する。又ＦＡＳは、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）、ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）に於けるフレームのオーバヘッドの同期バイトＡ１，Ａ２に相当するから、その場合、ＯＴＵｋ−ＦＡＳ検出回路２２２ｂは、ＳＤＨ、ＳＯＮＥＴの伝送方式に於ける同期バイトＡ１，Ａ２を検出する検出回路とすることになる。
【００７６】
又レジスタ２２６は、ＤＰＳＫ変調信号の受信状態によって変化するＦＡＳのＯＡ１とＯＡ２との２通りの組み合わせを図示のように保持している。なお、図６に於いては、ＤＰＱＳＫ方式を適用していることにより、１６通りの組み合わせを保持している。又このレジスタ２２６は、任意に書込みが可能の構成とする。フレーム同期検出回路としてのＯＴＵｋ−ＦＡＳ検出回路２２２ｂは、レジスタ２２６に保持している２通りのＦＡＳの組み合わせを順次取り込み、ＯＡ１，ＯＡ２の何れの組み合わせでフレーム同期検出が行われたかを検出し、その組み合わせの情報を、制御部（ｃｏｎｔｒｏｌｌｅｒ）に転送する。制御部は、前述の実施例と同様に、所望の受信状態となるように各部を制御することになる。又論理反転回路部２２５は、図２２に示す場合と同様に、排他的論理和回路（ＥＯＲ０１〜ＥＯＲ１６）とレジスタ（Ｒｅｇｉｓｔｅｒ）とにより構成し、制御部（ｃｏｎｔｒｏｌｌｅｒ）からレジスタ（Ｒｅｇｉｓｔｅｒ）に論理反転又は非反転の制御情報が設定される。
【実施例１１】
【００７７】
図２４は、本発明の実施例１１の説明図であり、図２１と同一符号は同一名称部分を示す。この実施例は、図２１に於ける受信フレーム処理部２０９の論理反転回路部２２５の機能を、クロック再生部２０３（４３Ｇ  ＣＤＲ）に設けた場合を示す。そして、受信フレーム処理部２０９からの点線矢印で示すＬＯＦ／ＯＯＦ検出信号を制御部２１０に入力し、制御部２１０は、このＬＯＦ／ＯＯＦ検出信号が得られなくなるように、点線矢印で示す論理反転制御信号を、クロック再生制御部（ＣＤＲ  ｃｏｎｔ．）２０５を介してクロック再生部２０３に入力し、所望の受信状態となるように論理反転制御を行い、又点線矢印で示す干渉計ｂｉａｓ制御信号を、干渉計制御部（干渉計ｃｏｎｔ．）２０２を介してフロントエンド（ＤＰＳＫ  ＯＲ）２０１に入力し、フロントエンド２０１の干渉計のバイアス電圧或いは温度を制御する。
【実施例１２】
【００７８】
図２５は、本発明の実施例１２の説明図であり、図２４と同一符号は同一名称部分を示し、２５０は光カプラ、２５１はクロック再生部（Ｃｌｏｃｋ  Ｒｅｃｏｖｅｒｙ）、２５２はクロック再生制御部（Ｃｌｏｃｋ  ｒｅｃｏｖｅｒｙ  ｃｏｎｔ．）を示す。このクロック再生部２５１とクロック再生制御部２５２とは、図１２に示すクロック再生部５１及びクロック再生制御部５２と同様な構成及び機能を有するものであり、位相変調光信号を、強度変調器によりクロックに従った強度変調を行って、ＩＭ−ＤＰＳＫ光信号を伝送している場合、光カプラ２５０により受信光信号を分岐して、フロントエンド２０１（４０Ｇ  ＤＰＳＫ  ＯＲ）とクロック再生部２５１とに入力し、このクロック再生部２５１により、強度変調されてクロック成分を含む受信光信号からクロックＣＬＫを再生して、並列化部（ＤＥＳ）２０８に入力する。
【００７９】
フロントエンド２０１と並列化部（ＤＥＳ）２０８と受信フレーム処理部（Ｆｒａｍｅｒ−ＬＳＩ）２０９との構成及び動作は、前述の各実施例と同様であり、受信フレーム処理部２０９からの点線矢印で示すＬＯＦ／ＯＯＦ検出信号を制御部（Ｃｏｎｔｒｏｌｌｅｒ）２１０に入力し、このＬＯＦ／ＯＯＦ検出信号がなくなるように、制御部２１０は、点線矢印で示す論理反転制御信号をクロック再生制御部２５２を介してクロック再生部２５１に入力し、且つ点線矢印で示す干渉計ｂｉａｓ制御信号を、干渉計制御部（干渉計ｃｏｎｔ．）２０２を介してフロントエンド（４０Ｇ  ＤＰＳＫ  ＯＲ）２０１に入力し、干渉計のバイアス電圧或いは温度を制御して、所望の受信状態が得られるようにする。
【００８０】
（付記１）  ＤＱＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、ＤＱＰＳＫ光信号を入力して同相信号と直交信号との電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、前記同相信号と前記直交信号とを基にクロックを再生するクロック再生部と、該クロック再生部からの前記同相信号と前記直交信号とを多重化する多重化部と、該多重化部により多重化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、該受信フレーム処理部からのフレーム同期外れの検出情報を基に、前記クロック再生部に於ける論理反転制御と、前記多重化部に於ける多重化のタイミング制御と、前記フロントエンドの前記遅延干渉計の制御とを行う制御部とを備えたことを特徴とする光信号受信装置。
（付記２）  前記受信フレーム処理部は、フレーム同期引き込みを行ってフレームのデマッピングを行うフレーム処理部と、前記多重化部により前記同相信号と前記直交信号とを多重化した信号の同期ビット列を入力して複数の同期ビット列の組み合わせにそれぞれ対応してフレーム同期検出を行う複数のフレーム同期検出部からなるフレーム同期回路部と、該フレーム同期回路部の各フレーム同期検出部の何れかからの検出信号であるかにより受信状態を識別した情報を前記制御部に通知する受信状態識別部とを含む構成を有することを特徴とする付記１記載の光信号受信装置。
（付記３）  前記受信フレーム処理部は、フレーム同期引き込みを行ってフレームのデマッピングを行うフレーム処理部と、前記多重化部により前記同相信号と前記直交信号とを多重化した信号の同期ビットを検出してフレーム同期検出を行うフレーム同期回路と、前記同期ビット列の組み合わせパターンを保持するレジスタと、前記多重化した信号の同期ビット列と前記レジスタに保持した同期ビット列とを基に受信状態を識別して前記制御部に通知する検出回路とを含む構成を有することを特徴とする付記１記載の光信号受信装置。
【００８１】
（付記４）  前記制御部は、前記受信フレーム処理部の前記受信状態識別部からの受信状態の識別情報により、所望受信状態か、又は論理反転制御によって所望受信状態にできる受信状態か、又は前記多重化のタイミング制御と前記論理反転との組み合わせ制御により所望受信状態にできる受信状態かを判定し、前記所望受信状態の時は制御を行わず、前記論理反転制御によって所望受信状態にできる受信状態の時はクロック再生部を制御して論理反転を行わせ、前記多重化のタイミング制御と前記論理反転との組み合わせ制御により所望受信状態にできる受信状態の時は、前記多重化部に於ける多重化順序のタイミング制御と前記クロック再生部に於ける論理反転制御とを行う構成を有することを特徴とする付記１又は２又は３記載の光信号受信装置。
（付記５）  前記多重化部に入力される同相信号と直交信号との排他的論理和を基に、直交位相関係であるか否かを判定する同位相検出部を設け、前記制御部は、前記同位相検出部からの同位相関係の検出情報により、前記フロントエンドの遅延干渉計に対して＋π／２又は−π／２の位相制御を行う構成を有することを特徴とする付記１記載の光信号受信装置。
（付記６）  ＤＱＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、ＤＱＰＳＫ光信号を入力して直線偏波とする自動偏光制御器と、該自動偏光制御器からの直線偏波を入力する遅延干渉計と、該遅延干渉計の出力光信号を分岐してそれぞれ入力する偏光分離部と、該偏光分離部により分離された光信号をそれぞれ１対の受光素子からなり、同相信号と直交信号とをそれぞれ出力する差動受光部とを含むフロントエンドと、前記同相信号と前記直交信号とを基にクロックを再生するクロック再生部と、該クロック再生部からの前記同相信号と前記直交信号とを多重化する多重化部と、該多重化部により多重化した信号を基にフレーム同期検出及び受信状態識別を行うと共に受信フレームのデマッピング処理を行う受信フレーム処理部と、該受信フレーム処理部からのフレーム同期外れの検出情報及び前記受信状態識別の情報を基に、前記クロック再生部に於ける論理反転制御と、前記多重化部に於ける多重化のタイミング制御と、前記フロントエンドの前記遅延干渉計の制御とを行う制御部とを備えたことを特徴とする光信号受信装置。
【００８２】
（付記７）  ＤＱＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、ＤＱＰＳＫ光信号を入力して同相信号と直交信号との電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、前記同相信号と前記直交信号とを基にクロックを再生するクロック再生部と、該クロック再生部からの前記同相信号と前記直交信号とを多重化する多重化部と、該多重化部により多重化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、前記フロントエンドの前記遅延干渉計の制御を行う制御部と、前記多重化部に入力される同相信号と直交信号との排他的論理和を基に、直交位相関係であるか否かを判定する同位相検出部とを備え、前記制御部は、前記同位相検出部からの同位相関係の検出情報により、前記フロントエンドの遅延干渉計に対して＋π／２又は−π／２の位相制御を行う構成を有することを特徴とする光信号受信装置。
（付記８）  強度変調されたＤＱＰＳＫ変調光信号を受信して復調する光信号受信装置に於いて、前記ＤＱＰＳＫ変調光信号を分岐する光カプラと、該光カプラにより分岐された前記ＤＱＰＳＫ変調光信号を入力して同相信号と直交信号との電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、前記光カプラにより分岐された前記ＤＱＰＳＫ変調光信号を入力して該ＤＱＰＳＫ変調光信号の強度変調成分を基にクロックを再生するクロック再生部と、前記フロントエンドからの同相信号と直交信号とを、前記クロック再生部からのクロックに従って多重化する多重化部と、該多重化部により多重化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、該受信フレーム処理部からの所望の受信状態か否かの検出情報に従って前記多重化部に於ける多重化のタイミング制御と、前記フロントエンドの遅延干渉計の制御とを行う制御部とを備えたことを特徴とする光信号受信装置。
（付記９）  前記受信フレーム処理部は、前記制御部からの論理反転制御信号に従って、入力データの論理反転を行う論理反転回路部と、前記入力データの隣接ビットを交換する隣接ビット交換回路部との何れか一方又は両方を備えた構成を有することを特徴とする付記１又は６又は７又は８記載の光信号受信装置。
【００８３】
（付記１０）  前記受信フレーム処理部は、前記制御部からの論理反転制御信号に従って、前記フロントエンドから出力される同相信号成分と直交信号成分とをそれぞれ独立に論理反転制御を行う構成を有することを特徴とする付記１又は６又は７又は８記載の光信号受信装置。
（付記１１）  ＤＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、ＤＰＳＫ光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、該フロントエンドの出力信号を基にクロックを再生するクロック再生部と、該クロック再生部からクロックと前記フロントエンドからのデータとを入力して並列化する並列化部と、該並列化部からの並列化されたデータを入力してフレーム同期検出を行う受信フレーム処理部と、該受信フレーム処理部からのフレーム同期外れの検出情報を基に、前記クロック再生部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御信号を入力する制御部とを備えたことを特徴とする光信号受信装置。
（付記１２）  ＤＰＳＫ変調された光信号を受信して復調する光信号受信装置に於いて、ＤＰＳＫ光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、該フロントエンドの出力信号を基にクロックを再生するクロック再生部と、該クロック再生部からクロックと前記フロントエンドからのデータとを入力して並列化する並列化部と、該並列化部からの並列化されたデータを入力してフレーム同期検出を行うフレーム同期回路部と論理反転回路部とを含む構成の受信フレーム処理部と、該受信フレーム処理部からのフレーム同期外れの検出情報を基に、前記論理反転回路部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御信号を入力する制御部とを備えたことを特徴とする光信号受信装置。
【００８４】
（付記１３）  強度変調されたＤＰＳＫ変調光信号を受信して復調する光信号受信装置に於いて、前記ＤＱＰＳＫ変調光信号を分岐する光カプラと、該光カプラにより分岐された前記ＤＰＳＫ変調光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、前記光カプラにより分岐された前記ＤＰＳＫ変調光信号の強度変調成分を基にクロックを再生するクロック再生部と、前記フロントエンドの出力信号と、前記クロック再生部からのクロックに従って並列化する並列化部と、該並列化部により並列化した信号を基に、フレーム同期検出を行う受信フレーム処理部と、該受信フレーム処理部からの所望の受信状態か否かの検出情報に従って前記クロック再生部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御を行う制御部とを備えたことを特徴とする光信号受信装置。
（付記１４）  強度変調されたＤＰＳＫ変調光信号を受信して復調する光信号受信装置に於いて、前記ＤＱＰＳＫ変調光信号を分岐する光カプラと、該光カプラにより分岐された前記ＤＰＳＫ変調光信号を入力して電気信号に変換する為の遅延干渉計及び光電変換素子を含むフロントエンドと、前記光カプラにより分岐された前記ＤＰＳＫ変調光信号の強度変調成分を基にクロックを再生するクロック再生部と、前記フロントエンドの出力信号と、前記クロック再生部からのクロックに従って並列化する並列化部と、該並列化部により並列化した信号の論理反転制御を行う論理反転回路部と、フレーム同期検出を行うフレーム同期回路部とを含む受信フレーム処理部と、該受信フレーム処理部からの所望の受信状態か否かの検出情報に従って前記受信フレーム処理部の前記論理反転回路部に論理反転制御信号を入力し、且つ前記フロントエンドの遅延干渉計の制御を行う制御部とを備えたことを特徴とする光信号受信装置。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施例１の説明図である。
【図２】クロック再生部に於ける論理反転の説明図である。
【図３】タイミング制御の説明図である。
【図４】本発明の実施例２の要部説明図である。
【図５】ＤＱＰＳＫ信号受信状態の説明図である。
【図６】本発明の実施例３の要部説明図である。
【図７】本発明の実施例３の要部のフローチャートである。
【図８】本発明の実施例４の説明図である。
【図９】同位相検出部の説明図である。
【図１０】本発明の実施例５の説明図である。
【図１１】本発明の実施例５の要部制御構成の説明図である。
【図１２】本発明の実施例６の説明図である。
【図１３】本発明の実施例７の説明図である。
【図１４】本発明の実施例７の受信フレーム処理部の説明図である。
【図１５】本発明の実施例７の受信フレーム処理部の説明図である。
【図１６】本発明の実施例７の受信フレーム処理部の説明図である。
【図１７】本発明の実施例８の説明図である。
【図１８】本発明の実施例８の受信フレーム処理部の説明図である。
【図１９】本発明の実施例９の説明図である。
【図２０】本発明の実施例９の受信フレーム処理部の説明図である。
【図２１】本発明の実施例１０の説明図である。
【図２２】本発明の実施例１０の受信フレーム処理部の説明図である。
【図２３】本発明の実施例１０の受信フレーム処理部の説明図である。
【図２４】本発明の実施例１１の説明図である。
【図２５】本発明の実施例１２の説明図である。
【図２６】従来例のＤＰＱＳＫ光信号送受信装置の説明図である。
【図２７】ＤＰＱＳＫプリコーダ論理回路の説明図である。
【図２８】ＤＰＱＳＫ光信号受信装置の説明図である。
【符号の説明】
【００８６】
１    フロントエンド（４０Ｇ  ＤＱＰＳＫ  ＯＲ）
２    干渉計制御部（干渉計ｃｏｎｔ．）
３，４  クロック再生部（２０Ｇ  ＣＤＲ  Ａ，Ｂ）
５    クロック再生制御部（ＣＤＲ  ｃｏｎｔ．）
６    多重化部（ＭＵＸ  ２：１）
７    多重化制御部（ＭＵＸ  ｃｏｎｔ．）
８    並列化部（ＤＥＳ）
９    受信フレーム処理部（Ｆｒａｍｅｒ−ＬＳＩ）
１０  制御部（Ｃｏｎｔｒｏｌｌｅｒ）
【図１】
2006270909.tif 000004
【図２】
2006270909.tif 000005
【図３】
2006270909.tif 000006
【図４】
2006270909.tif 000007
【図５】
2006270909.tif 000008
【図６】
2006270909.tif 000009
【図７】
2006270909.tif 000010
【図８】
2006270909.tif 000011
【図９】
2006270909.tif 000012
【図１０】
2006270909.tif 000013
【図１１】
2006270909.tif 000014
【図１２】
2006270909.tif 000015
【図１３】
2006270909.tif 000016
【図１４】
2006270909.tif 000017
【図１５】
2006270909.tif 000018
【図１６】
2006270909.tif 000019
【図１７】
2006270909.tif 000020
【図１８】
2006270909.tif 000021
【図１９】
2006270909.tif 000022
【図２０】
2006270909.tif 000023
【図２１】
2006270909.tif 000024
【図２２】
2006270909.tif 000025
【図２３】
2006270909.tif 000026
【図２４】
2006270909.tif 000027
【図２５】
2006270909.tif 000028
【図２６】
2006270909.tif 000029
【図２７】
2006270909.tif 000030
【図２８】
2006270909.tif 000031