(57)【要約】【課題】９０゜位相差が生成できているかどうかを検証しながら出力し、従来回路で必要であったリミッティングアンプは必要とせず、入力信号の周波数が変わってもある程度の周波数範囲であれば９０゜位相差を確保することのできる９０゜位相差発生回路を提供する。【解決手段】請求項１に記載の９０゜位相差発生回路では、  入力信号から９０゜位相差を持った第１および第２の出力信号を発生させる９０゜位相差発生回路において、位相調整感度に比例して入力信号の位相を遅らせる可変移相器と、前記第１と第２の出力信号について９０゜位相差からのずれを位相差検出感度に比例した誤差電圧信号として出力する位相比較器と、この位相比較器の出力を積分して前記可変移相器の移相量を調整する帰還回路を備える。【選択図】                    図１
2006254005.tif 000002
【特許請求の範囲】
【請求項１】
入力信号から９０゜位相差を持った２つの出力信号を発生させる９０゜位相差発生回路において、
位相調整感度に比例して入力信号の位相を遅らせる可変移相器と、
前記第１と第２の出力信号について９０゜位相差からのずれを位相差検出感度に比例した誤差電圧信号として出力する位相比較器と、
この位相比較器の出力を積分して前記可変移相器の移相量を調整する帰還回路
を備えたことを特徴とする９０゜位相差発生回路。
【請求項２】
前記可変移相器は、可変容量ダイオードの容量を変化させることによって入力信号の位相をシフトさせるオールパスフィルタで構成されたことを特徴とする９０゜位相差発生回路。
【請求項３】
基準信号からこの基準信号と同じ位相を持つ第１の信号と、前記基準信号とは９０゜位相差のある第２の基準信号を発生する前記請求項１または２に記載の９０゜位相差発生回路と、
制御型発振器の出力信号と前記第１の基準信号の位相を比較する位相比較器と、
制御型発振器の出力信号と前記第２の基準信号の位相周波数を比較する位相周波数比較器と、
前記位相比較器の出力または位相周波数比較器の出力のいずれかを選択する切り替えスイッチと、
この切り替えスイッチの出力の不要波を除去し、これを前記制御型発振器に入力するループフィルタ
を備えたことを特徴とする周波数シンセサイザ。
【請求項４】
基準信号からこの基準信号と同じ位相を持つ第１の信号と、前記基準信号とは９０゜位相差のある第２の基準信号を発生する前記請求項１または２に記載の９０゜位相差発生回路と、
前記第１および第２の基準信号を２つのベースバンド信号によってそれぞれ変調する２つの乗算器と、
この２つの乗算器の出力を加算する加算回路
を備え、前記加算回路より直交変調出力を得るように構成したことを特徴とする直交変調回路。
【請求項５】
基準信号からこの基準信号と同じ位相を持つ第１の信号と、前記基準信号とは９０゜位相差のある第２の基準信号を発生する前記請求項１または２に記載の９０゜位相差発生回路と、
前記第１および第２の基準信号と直交変調された入力信号を復調する２つの乗算器と、
この２つの乗算器の出力信号の不要波をそれぞれ除去する２つの低域濾波フィルタと、
この２つの低域濾波フィルタの出力信号から復調出力を取り出す信号復調処理回路
を備えたことを特徴とする直交復調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、９０゜位相差を持った２つの信号を発生させる９０゜位相差発生回路に関するものである。
【背景技術】
【０００２】
従来より、直交変調器などにおいては、互いに位相が９０゜異なる２つのキャリア信号が必要である。このような互いに位相が９０゜異なる２つのキャリア信号を発生する手段に関連する先行技術文献としては例えば次のようなものがある。
【０００３】
【特許文献１】特開２００２−２３２４９９号公報
【０００４】
９０゜の位相差を持った正弦波出力を発生する手段としては次のようなものがある。図１１はＲＣフィルタを使って９０゜位相差を生成する回路例である。この回路は、抵抗Ｒ１とコンデンサＣ１でなるＲＣフィルタと、コンデンサＣ２と抵抗Ｒ２で構成されたＲＣフィルタとに入力信号１を与え、２つのＲＣフィルタより９０゜位相差のある信号を得るようにしたものである。
【０００５】
また、図１２は可変移相器６を使って位相を動かして９０゜位相差を生成する回路例である。なお、特許文献１には移相器を使って９０゜位相差を生成する技術が記載されている。
図１２に示す回路では、入力信号５をそのまま出力する出力信号８ａと、制御信号７の制御により移相が変化するように構成された可変移相器６の出力信号８ｂとが得られるように構成されている。２つの出力信号の間には９０゜の位相差が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、これら従来の回路では、次のような課題がある。
（１）図１１の構成の場合、出力信号２ａの振幅の周波数特性３ａおよび出力信号２ｂの振幅の周波数特性３ｂは、図１３の（ａ）に示すようになり、フィルタのカットオフ周波数を境に大きな振幅差が発生する。よって、後に続く回路への入力振幅が小さくなる、あるいは２出力間の振幅差が生じるため、これを解消するためにリミッティングアンプが必要になる。
また、部品のばらつきなどによって時定数（Ｒ１×Ｃ１、Ｒ２×Ｃ２）に差が発生すると、図１３の（ｂ）の４ｂに示すように９０゜位相差が保たれずにずれることがある。
【０００７】
（２）図１２の構成例の場合は、入力信号５の周波数に対する制御信号７を、メモリーテーブルなどで用意しておく必要があり、また、制御信号７を間違えても、検証されずに出力されてしまう。
【０００８】
本発明の目的は、このような課題を解決するもので、９０゜位相差が生成できているかどうかを検証しながら出力し、従来回路で必要であったリミッティングアンプは必要とせず、入力信号の周波数が変わってもある程度の周波数範囲であれば９０゜位相差を確保することのできる９０゜位相差発生回路を提供することにある。
【課題を解決するための手段】
【０００９】
このような課題を達成するために、本発明のうち請求項１に記載の９０゜位相差発生回路は、
入力信号から９０゜位相差を持った第１および第２の出力信号を発生させる９０゜位相差発生回路において、
位相調整感度に比例して入力信号の位相を遅らせる可変移相器と、
前記第１と第２の出力信号について９０゜位相差からのずれを位相差検出感度に比例した誤差電圧信号として出力する位相比較器と、
この位相比較器の出力を積分して前記可変移相器の移相量を調整する帰還回路
を備えたことを特徴とする。
【００１０】
このような構成により、９０゜位相差が生成できているかどうかを検証しながら、９０゜位相差信号を出力することができる。また、入力信号の周波数が変わっても、多少の周波数範囲であれば９０゜位相差は確保できる。
【００１１】
この場合、前記可変移相器は、請求項２のように、可変容量ダイオードの容量を変化させることによって入力信号の位相をシフトさせるオールパスフィルタで構成される。
このように、可変移相器のオールパスフィルタを使用することにより、入力周波数が変わっても振幅の変化はわずかであり、従来回路で必要としたリミッティングアンプは不要となる。
【００１２】
請求項３に記載の周波数シンセサイザは、
基準信号からこの基準信号と同じ位相を持つ第１の信号と、前記基準信号とは９０゜位相差のある第２の基準信号を発生する前記請求項１または２に記載の９０゜位相差発生回路と、
制御型発振器の出力信号と前記第１の基準信号の位相を比較する位相比較器と、
制御型発振器の出力信号と前記第２の基準信号の位相周波数を比較する位相周波数比較器と、
前記位相比較器の出力または位相周波数比較器の出力のいずれかを選択する切り替えスイッチと、
この切り替えスイッチの出力の不要波を除去し、これを前記制御型発振器に入力するループフィルタ
を備えたことを特徴とする。
このような構成により、位相雑音性能に優れ、周波数引き込み範囲の広い周波数シンセサイザを実現することができる。
【００１３】
請求項４に記載の直交変調回路は、
基準信号からこの基準信号と同じ位相を持つ第１の信号と、前記基準信号とは９０゜位相差のある第２の基準信号を発生する前記請求項１または２に記載の９０゜位相差発生回路と、
前記第１および第２の基準信号を２つのベースバンド信号によってそれぞれ変調する２つの乗算器と、
この２つの乗算器の出力を加算する加算回路
を備えたことを特徴とする。
【００１４】
このような構成によれば、請求項１または２に記載の９０゜位相差発生回路を用いているため、従来回路におけるようなローカル信号の振幅レベル差は発生せず、リミッティングアンプを必要としないという特徴がある。
【００１５】
請求項５に記載の直交復調回路は、
基準信号からこの基準信号と同じ位相を持つ第１の信号と、前記基準信号とは９０゜位相差のある第２の基準信号を発生する前記請求項１または２に記載の９０゜位相差発生回路と、
前記第１および第２の基準信号と直交変調された入力信号を復調する２つの乗算器と、
この２つの乗算器の出力信号の不要波をそれぞれ除去する２つの低域濾波フィルタと、
この２つの低域濾波フィルタの出力信号から復調出力を取り出す信号復調処理回路
を備えたことを特徴とする。
【００１６】
このような構成によれば、請求項１または２に記載の９０゜位相差発生回路を用いて９０゜位相差を持ったローカル信号が利用しているため、従来回路におけるようなローカル信号の振幅レベル差は発生せず、リミッティングアンプを必要としないという特徴がある。
【発明の効果】
【００１７】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
９０゜位相差が生成できているかを検証しながら、出力することができる。
（２）可変移相器のオールパスフィルタを使用しているため、入力周波数が変わっても振幅の変化がわずかであり、従来回路で必要としていたリミッティングアンプは全く不要である。
（３）入力信号の周波数が変わっても、多少の周波数範囲であれば９０゜位相差を確保できる。
【発明を実施するための最良の形態】
【００１８】
以下図面を用いて本発明を詳細に説明する。図１は本発明に係る９０゜位相差発生回路の一実施例を示す構成ブロック図である。図において、１０は９０゜位相差発生回路である。１１は回路１０内で分岐される入力信号（正弦波）、１２ａは分岐された入力信号１１を位相遅れのない信号としてそのまま出力する第１の出力信号、１２ｂは電圧制御型の可変移相器６０により位相シフトされた第２の出力信号である。
可変移相器６０は、分岐された他方の入力信号１１を、加算回路５０の出力信号に応じて位相シフトして出力する。
【００１９】
３０は第１の出力信号１２ａと第２の出力信号１２ｂとを比較し、その位相差に対応した電圧信号を出力するもので、位相差が９０°であるときは０Ｖを出力するように構成された位相比較器、３１は位相比較器３０より出力される位相誤差信号（誤差電圧信号とも言う）である。４０は積分回路であり、位相誤差信号３１を積分する。
４１は積分回路４０より出力される積分結果信号であり、加算回路５０に入力される。加算回路５０は、積分結果信号４１とバイアス電圧発生回路７０からのバイアス電圧信号とを加算し、これを電圧制御型の可変移相器６０に位相制御信号５１として与える。
【００２０】
このような構成における動作を次に説明する。入力信号（正弦波）１１は本発明の９０゜位相差発生回路１０の内部で２つに分岐され、一方は位相遅れのない第１の出力信号１２ａとして出力され、他方は可変移相器６０により位相シフトされて第２の出力信号１２bとして出力される。
【００２１】
前記出力信号１２aと１２bは、位相比較器３０に入力される。位相比較器３０は、図２の特性例に示すように、出力信号１２aと１２bの位相差が９０°からどの程度ずれているかを位相差検出感度Kd（V／rad）に比例した誤差電圧信号３１として出力する。
【００２２】
誤差電圧信号３１は時定数Ｔ１を持つ積分回路４０によって積分され、積分結果４１が加算回路５０を通って可変移相器６０の位相制御信号５１となって帰還される。なお、図３（ａ）は位相比較器３０の出力（図中、横軸は経過時間、縦軸は位相誤差である）、図３（ｂ）は積分回路４０の出力４１（図中、横軸は経過時間、縦軸は調整電圧である）の状態を示す。
可変移相器６０は、位相調整感度Kp（V／rad）に比例して入力信号１１の位相を遅らせる。
【００２３】
この結果、入力信号の周波数をf2とすると、９０゜位相差発生回路１０の周波数特性は図４（ａ）および（ｂ）に示すようになり、入力信号１１は可変移相器６０によって位相が９０°遅れ、出力信号１２ａと１２ｂの間に９０゜の位相差が生ずる。
なお、バイアス電圧発生回路７０は、可変移相器６０の内部にある可変容量ダイオード（例えば、図５のＤ１６８）をあらかじめバイアスする必要があれば取り付け、バイアス電圧７１として加算回路５０に入力する。
【００２４】
図５は図１の回路の一具体例を示す構成図である。図５における１０１は図１の入力信号１１に相当する。以下同様に、第１の出力信号１０２ａは第１の出力信号１２ａに、第２の出力信号１０２ｂは第２の出力信号１２ｂに、位相比較器１３０は位相比較器３０に、積分回路１４０は積分回路４０に、加算回路１５０は加算回路５０に、可変移相器１６０は可変移相器６０に、バイアス電圧発生回路１７０はバイアス電圧発生回路７０に、信号１３１は信号３１に、信号１４１は信号４１に、信号１５１は信号５１に、信号１７１は信号７１にそれぞれ対応する。
【００２５】
積分回路１４０は、非反転入力端子がコモンラインに接続された演算増幅器Ｕ１４３と、演算増幅器Ｕ１４３の反転入力端子に接続された入力抵抗Ｒ１４１と、演算増幅器Ｕ１４３の帰還路に挿入された帰還コンデンサＣ１４２で構成されている。
加算回路１５０は、非反転入力端子がコモンラインに接続された演算増幅器Ｕ１５４と、演算増幅器Ｕ１５４の反転入力端子に接続された入力抵抗Ｒ１５１とＲ１５２と、演算増幅器Ｕ１５４の反転入力端子と出力端子の間に接続された帰還抵抗Ｒ１５３より構成されている。
なお、入力抵抗Ｒ１５１には積分回路１４０の出力が印加され、他方の入力抵抗Ｒ１５２にはバイアス電圧発生回路１７０の出力１７１が印加されている。
【００２６】
可変移相器１６０は、演算増幅器Ｕ１６５と、その反転入力端子に接続された入力抵抗Ｒ１６１および非反転入力端子に接続された入力抵抗Ｒ１６３と、演算増幅器Ｕ１６５の反転入力端子と出力端子間に接続された帰還抵抗Ｒ１６２と、演算増幅器Ｕ１６５の出力端子に後続されたコンデンサＣ１６４と、演算増幅器Ｕ１６５の非反転入力端子とコモンラインの間に接続された可変容量ダイオードＤ１６８と、演算増幅器Ｕ１６５の非反転入力端子と加算回路１５０の出力との間に直列接続されたコイルＬ１６７と抵抗Ｒ１６６を有する。
【００２７】
このような構成における制御プロセスは、可変容量ダイオードＤ１６８の容量可変範囲（例えば５〜５０pF）において成立するので、例えば入力信号１１の周波数がf2より遅くなったf1、または入力信号１１の周波数がf2より早くなったf3においても、図４（ｂ）に示すように、９０°位相差を発生することができる。
【００２８】
また、実際の可変容量ダイオードＤ１６８の容量で対応できない場合は、図６のようにコンデンサＣ２６９を可変容量ダイオードＤ１６８に直列に接続して容量値を小さくするか、あるいは図７のようにコンデンサＣ３６９を可変容量ダイオードＤ１６８に並列に接続して容量値を大きくしても良い。
【００２９】
このような構成によれば、９０゜位相差が生成できているかを検証しながら、位相差信号を出力することができる。また、可変移相器６０（あるいは１６０）のオールパスフィルタを使用しているため、入力周波数が変わっても振幅の変化がわずかであり、リミッティングアンプを必要としない。
また、入力信号の周波数が変わっても、多少の周波数範囲であれば９０゜位相差を確保できる。
【００３０】
なお、本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
例えば、高純度周波数シンセサイザに本発明を利用することができる。高純度周波数シンセサイザを構成するにあたっては、低位相雑音と周波数引き込み範囲が広いことを両立させる必要がある。そこでは、位相比較器の選択がキーポイントの１つとなる。代表的な位相比較器には次のような特徴がある。
【００３１】
（１）ミキサー
ミキサーは位相比較器の中で最も位相雑音特性が優れている（低位相雑音である）が、PLL（Phase Locked Loop）動作においては周波数引き込み範囲が狭く、また入力信号の位相差が９０°の時に出力信号が０Ｖとなる特徴がある。
（２）位相周波数比較器
PLL動作においては周波数引き込み範囲が広いが位相雑音性能が悪く、また入力信号の位相差が０°の時に出力信号が０Ｖとなる特徴がある。
【００３２】
図８に示すPLL回路における位相比較器（上記ミキサーに相当）５１０と位相周波数比較器５２０には上記の特徴があるため、切り替える仕組みを組み込むことが望ましい。しかし、出力信号が０Ｖとなる入力信号の位相関係に差がある。そこで、上述の９０゜位相差発生回路１０を使用してこの問題を解決することができる。また、本発明は可変容量ダイオードにより入力信号の周波数が多少変わっても追従できる特性があるため、PLL入力信号の周波数が変わっても多少は追従できる。
【００３３】
図８において、５０１は基準信号、５０２ａと５０２ｂは９０゜位相差を持った基準信号（図１の出力信号１２ａと１２ｂに相当）、５１０は位相比較器、５１１は位相比較器の出力信号（位相誤差信号）、５２０は位相周波数比較器、５２１は位相周波数比較器の出力信号（位相周波数誤差信号）、５３０は位相比較器・位相周波数比較器の切り替えスイッチ、５３１は切り替えスイッチの出力信号、５４０はループフィルタ、５４１は制御型発振器の制御信号、５５０は制御型発振器（電圧制御型発振器、あるいは電流制御型発振器）、５５１は制御型発振器の出力信号である。
【００３４】
このような構成によれば、９０゜位相差を持った基準信号５０２ａと５０２ｂとを使用することにより、低位相雑音と周波数引き込み範囲が広い高純度周波数シンセサイザを容易に実現することができる。
【００３５】
５６０はPLL周波数がプルインレンジにハイっている（ロック状態）かプルインレンジに入っていない（アンロック状態）かを判定するロック／アンロック判定回路、５６１はロック時には位相比較器を選択し、アンロック時には位相周波数比較器を選択するためのロック／アンロック判定結果信号である。スイッチ５３０はこの信号に基づいてスイッチの切り替えを行う。
【００３６】
また、本発明は、図９に示すように、直交変調器にも応用することができる。なお、乗算器および加算器を備えた部分の構成については特許文献１にも開示されている。
直交変調器には、９０゜位相差を持ったローカル信号（６０２ａと６０２ｂ）を必要とするため、本発明の９０゜位相差発生回路１０を使用することができる。この場合、従来例（図１１）で生ずるようなローカル信号の振幅レベル差は発生せず、リミッティングアンプを必要としないという特徴がある。
【００３７】
図９において、６０１はローカル信号（搬送波信号）、６０２ａ、６０２ｂは９０゜位相差を持った基準信号（図１の出力信号１２ａと１２ｂに相当）、６０３はベースバンド信号（Ｑ）、６０４はベースバンド信号（Ｉ）、６１０、６２０はそれぞれ乗算器、６１１はベースバンド信号６０３によって変調されたローカル信号、６２１はベースバンド信号６０４によって変調されたローカル信号、６３０は信号６１１と信号６２１を加算する加算器、６３１は直交変調された出力信号である。
【００３８】
また、本発明の９０゜位相差発生回路１０は、図１０に示すように直交復調器にも使用することができる。図１０において図９と同等部分には同一符合を付してある。乗算器７１０と７２０には直交変調された入力信号が入力され、各乗算器の出力はそれぞれ低域濾波フィルタ７３０、７４０を介して信号復調処理回路７５０に入力される。信号復調処理回路７５０からは直交変調された入力信号が復調された信号が出力される。
【００３９】
このような構成の直交復調器には、９０゜位相差を持ったローカル信号（搬送波信号）７０２ａ、７０２ｂを必要とするため、本発明の９０゜位相差発生回路１０を使用することができる。このような直交復調器によれば、従来例（図１１）において生ずるようなローカル信号の振幅レベル差は発生しない（リミッティングアンプを必要としない）。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る９０゜位相差発生回路の一実施例を示す構成ブロック図である。
【図２】位相比較器３０の特性例を示す図である。
【図３】位相比較器３０の出力と積分回路４０の出力の例を示す図である。
【図４】本発明の周波数特性を示す図である。
【図５】図１の回路の一具体例を示す構成図である。
【図６】図１の回路の他の一具体例を示す構成図である。
【図７】図１の回路のさらに他の一具体例を示す構成図である。
【図８】本発明を用いたPLL回路の一実施例を示す構成ブロック図である。
【図９】本発明を用いた直交変調器の一実施例を示す構成ブロック図である。
【図１０】本発明を用いた直交復調器の一実施例を示す構成ブロック図である。
【図１１】９０゜位相差を生成する回路の従来例を示す図である。
【図１２】９０゜位相差を生成する回路の他の従来例を示す図である。
【図１３】従来回路の周波数特性を示す図である。
【符号の説明】
【００４１】
１０  ９０゜位相差発生回路
１１  入力信号
１２ａ  第１の出力信号
１２ｂ  第２の出力信号
３０  位相比較器
４０  積分器
５０  加算回路
６０  可変移相器
７０  バイアス電圧発生回路
１６８  可変容量ダイオード
Ｃ２６９、Ｃ３６９  コンデンサ
【図１】
2006254005.tif 000003
【図２】
2006254005.tif 000004
【図３】
2006254005.tif 000005
【図４】
2006254005.tif 000006
【図５】
2006254005.tif 000007
【図６】
2006254005.tif 000008
【図７】
2006254005.tif 000009
【図８】
2006254005.tif 000010
【図９】
2006254005.tif 000011
【図１０】
2006254005.tif 000012
【図１１】
2006254005.tif 000013
【図１２】
2006254005.tif 000014
【図１３】
2006254005.tif 000015