(57)【要約】【課題】薄膜トランジスタの静電破壊を確実に防止し得る薄膜トランジスタ基板を提供する。【解決手段】基板１０上に形成された動作用薄膜トランジスタ１６と、基板上に形成され、動作用薄膜トランジスタを保護するための保護用薄膜トランジスタ２０とを有し、動作用薄膜トランジスタのソース電極３４ａと保護用薄膜トランジスタのソース電極３４ｂとが互い電気的に接続されており、動作用薄膜トランジスタのドレイン電極３６ａと保護用薄膜トランジスタのドレイン電極３６ｂとが互いに電気的に接続されており、保護用薄膜トランジスタのチャネル層１４ｂと保護用薄膜トランジスタのゲート電極３０ｂとの間における絶縁耐圧が、動作用薄膜トランジスタのチャネル層１４ａと動作用薄膜トランジスタのゲート電極３０ａとの間における絶縁耐圧より低い。【選択図】  図１
2006339251.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された動作用薄膜トランジスタと、
前記基板上に形成され、前記動作用薄膜トランジスタを保護するための保護用薄膜トランジスタとを有し、
前記動作用薄膜トランジスタのソース電極と前記保護用薄膜トランジスタのソース電極とが互い電気的に接続されており、
前記動作用薄膜トランジスタのドレイン電極と前記保護用薄膜トランジスタのドレイン電極とが互いに電気的に接続されており、
前記保護用薄膜トランジスタのチャネル層と前記保護用薄膜トランジスタのゲート電極との間における絶縁耐圧が、前記動作用薄膜トランジスタのチャネル層と前記動作用薄膜トランジスタのゲート電極との間における絶縁耐圧より低い
ことを特徴とする薄膜トランジスタ基板。
【請求項２】
請求項１記載の薄膜トランジスタ基板において、
前記動作用薄膜トランジスタは、前記基板上の表示領域の外側の周辺回路領域に形成されている
ことを特徴とする薄膜トランジスタ基板。
【請求項３】
請求項１又は２記載の表示装置用基板において、
前記保護用薄膜トランジスタの前記チャネル層と前記保護用薄膜トランジスタの前記ゲート電極との間に存在する絶縁膜の膜厚が、前記動作用薄膜トランジスタのチャネル層と前記動作用薄膜トランジスタの前記ゲート電極との間に存在する絶縁膜の膜厚より薄い
ことを特徴とする薄膜トランジスタ基板。
【請求項４】
基板上に形成されたチャネル層と、前記チャネル層の一方の端部に接続されたソース電極と、前記チャネル層の他方の端部に接続されたドレイン電極と、前記チャネル層に交差するように形成されたゲート電極とを有する薄膜トランジスタと、
前記チャネル層に対向するように形成された導電層とを有し、
前記チャネル層と前記導電層との間における絶縁耐圧が、前記チャネル層と前記ゲート電極との間における絶縁耐圧より低い
ことを特徴とする薄膜トランジスタ基板。
【請求項５】
請求項４記載の薄膜トランジスタ基板において、
前記チャネル層と前記導電層との間に存在する絶縁膜の膜厚が、前記チャネル層と前記ゲート電極との間に存在する絶縁膜の膜厚より薄い
ことを特徴とする薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ基板に係り、特に薄膜トランジスタを有する薄膜トランジスタ基板に関する。
【背景技術】
【０００２】
アクティブマトリクス装置等の表示装置では、基板上に薄膜トランジスタがマトリクス状に形成された薄膜トランジスタ基板が広く用いられる。
【０００３】
基板上に形成された薄膜トランジスタが静電気により破壊されるのを防止する技術として、キャパシタやダイオードを基板上に形成する技術が提案されている。
【０００４】
かかるキャパシタやダイオードを導電膜に接続すれば、導電膜に帯電した電荷をキャパシタやダイオードを介して放電することが可能となる。
【特許文献１】特開２００２−９９２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、かかるキャパシタやダイオードを形成した場合であっても、薄膜トランジスタが静電破壊されてしまう場合があった。
【０００６】
本発明の目的は、薄膜トランジスタの静電破壊を確実に防止し得る薄膜トランジスタ基板を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、基板上に形成された動作用薄膜トランジスタと、前記基板上に形成され、前記動作用薄膜トランジスタを保護するための保護用薄膜トランジスタとを有し、前記動作用薄膜トランジスタのソース電極と前記保護用薄膜トランジスタのソース電極とが互い電気的に接続されており、前記動作用薄膜トランジスタのドレイン電極と前記保護用薄膜トランジスタのドレイン電極とが互いに電気的に接続されており、前記保護用薄膜トランジスタのチャネル層と前記保護用薄膜トランジスタのゲート電極との間における絶縁耐圧が、前記動作用薄膜トランジスタのチャネル層と前記動作用薄膜トランジスタのゲート電極との間における絶縁耐圧より低いことを特徴とする薄膜トランジスタ基板が提供される。
【０００８】
本発明の他の観点によれば、基板上に形成されたチャネル層と、前記チャネル層の一方の端部に接続されたソース電極と、前記チャネル層の他方の端部に接続されたドレイン電極と、前記チャネル層に交差するように形成されたゲート電極とを有する薄膜トランジスタと、前記チャネル層に対向するように形成された導電層とを有し、前記チャネル層と前記導電層との間における絶縁耐圧が、前記チャネル層と前記ゲート電極との間における絶縁耐圧より低いことを特徴とする薄膜トランジスタ基板が提供される。
【発明の効果】
【０００９】
本発明によれば、動作用薄膜トランジスタより絶縁耐圧の低い保護用薄膜トランジスタが動作用薄膜トランジスタと並列に接続されているため、大きな静電気が生じた場合には、絶縁耐圧の低い保護用薄膜トランジスタにおいて絶縁破壊が生じ、保護用薄膜トランジスタのうちの絶縁破壊が生じた箇所を通じて電荷が放電される。動作用薄膜トランジスタの絶縁耐圧は保護用薄膜トランジスタの絶縁耐圧と比較して高いため、動作用薄膜トランジスタは絶縁破壊されない。従って、本発明によれば、動作用薄膜トランジスタが絶縁破壊されるのを防止し得る薄膜トランジスタ基板を提供することができる。
【００１０】
また、本発明によれば、チャネル層に対向するように導電層が形成されており、導電層とチャネル層との間における絶縁耐圧が、ゲート電極とチャネル層との間における絶縁耐圧より低く設定されているため、大きな静電気が生じた場合には、導電層とチャネル層との間に存在する絶縁膜において絶縁破壊が生じ、絶縁破壊が生じた箇所を通じて電荷が放電される。ゲート電極とチャネル層との間の絶縁耐圧が、導電層とチャネル層との間の絶縁耐圧と比較して高いため、ゲート電極とチャネル層との間のゲート絶縁膜は絶縁破壊されない。従って、本発明によれば、薄膜トランジスタが絶縁破壊されるのを防止することができる。
【発明を実施するための最良の形態】
【００１１】
［第１実施形態］
本発明の第１実施形態による薄膜トランジスタ基板を図１及び図２を用いて説明する。図１は、本実施形態による薄膜トランジスタ基板を示す平面図である。図２は、本実施形態による薄膜トランジスタ基板を示す断面図である。図２は、図１のＡ−Ａ′線断面図である。
【００１２】
図１及び図２に示すように、基板１０上には、バッファ層１２が形成されている。基板１０としては、例えばガラス基板等の透明絶縁性基板が用いられている。バッファ層１２は、例えば、膜厚５０ｎｍのシリコン窒化膜と、膜厚２００ｎｍのシリコン酸化膜とを順次積層することにより形成されている。
【００１３】
バッファ層１２上には、例えばポリシリコンより成るチャネル層１４ａ、１４ｂが形成されている。チャネル層１４ａは、動作用薄膜トランジスタ１６、より具体的には、周辺回路用トランジスタの一部を構成するものである。動作用薄膜トランジスタ１６は、例えば、データバスライン（図示せず）やゲートバスライン（図示せず）の選択等に用いられる。このため、チャネル層１４ａは、周辺回路用トランジスタ１６が形成される周辺回路領域１８内に形成されている。周辺回路領域１８は、表示領域１７の外側に位置している。表示領域１７には、画素電極を駆動するための薄膜トランジスタ（図示せず）がマトリクス状に複数設けられており、かかる薄膜トランジスタを駆動するための複数のゲートバスライン（図示せず）及びデータバスライン（図示せず）が互いに交差するように設けられている。一方、チャネル層１４ｂは、静電気が生じた際に動作用薄膜トランジスタ１６を保護するための保護用薄膜トランジスタ２０の一部を構成するものである。保護用薄膜トランジスタ２０のチャネル層１４ｂは、周辺回路領域１８の外側の保護回路形成用領域（保護回路領域）２２内に形成されている。動作用薄膜トランジスタ１６及び保護用薄膜トランジスタ２０は、周辺回路領域１８内と保護回路領域２２内とにそれぞれ多数形成されているが、図１においては、１つずつ示している。
【００１４】
ポリシリコンより成るチャネル層１４ａ、１４ｂは、例えば以下のようにして形成される。まず、バッファ層１２上に、例えばＣＶＤ法により、膜厚７０〜１００ｎｍのアモルファスシリコン膜を形成する。次に、熱処理を行うことにより、アモルファスシリコン膜中の水素を除去する。次に、アモルファスシリコン膜を所定の形状にパターニングする。次に、アモルファスシリコン膜に対して連続波のレーザビームを走査させることにより、アモルファスシリコン膜を多結晶化する。レーザ光源としては、例えば、ＬＤ（Laser Diode）を励起光源とする半導体励起の固体レーザ（図示せず）を用いる。かかる固体レーザとしては、例えばＮｄ：ＹＶＯ４レーザを用いることができる。なお、半導体励起の固体レーザを用いるのは、半導体励起の固体レーザは気体レーザと比較して、安定したレーザビームが得られるためである。
【００１５】
周辺回路領域１８内においては、チャネル層１４ａが形成された基板１０上に、シリコン酸化膜２４とシリコン酸化膜２６とを順次積層して成るゲート絶縁膜２８ａが形成されている。シリコン酸化膜２４の膜厚は、例えば３０ｎｍ程度であり、シリコン酸化膜２６の膜厚は、例えば８０ｎｍ程度である。
【００１６】
保護回路領域２２内においては、チャネル層１４が形成された基板１０上に、シリコン酸化膜２４より成るゲート絶縁膜２８ａが形成されている。シリコン酸化膜２４の膜厚は、上述したように、例えば３０ｎｍ程度である。
【００１７】
周辺回路領域１８内におけるゲート絶縁膜２８ａの膜厚が例えば１１０ｎｍと比較的厚く設定されているのに対し、保護回路領域２２内におけるゲート絶縁膜２８ｂの膜厚は例えば３０ｎｍと比較的薄く設定されている。このため、保護回路領域２２内に形成される薄膜トランジスタ２０のゲート絶縁膜２８ｂの絶縁耐圧は、周辺回路領域１８内に形成される薄膜トランジスタ１６のゲート絶縁膜２８ａの絶縁耐圧に対して低くなっている。
【００１８】
周辺回路領域１８内におけるゲート絶縁膜２８ａ上には、例えばモリブデン（Ｍｏ）膜より成るゲート電極３０ａが、チャネル層１４ａに交差するように形成されている。ゲート電極３０ａの厚さは、例えば３００ｎｍ程度である。周辺回路領域１８内に形成されたゲート電極３０ａは、ゲートバスライン（図示せず）に接続されている。
【００１９】
保護回路領域２２内におけるゲート絶縁膜２８ｂ上には、例えば膜厚３００ｎｍのモリブデン膜より成るゲート電極（導電層）３０ｂが、チャネル層１４ｂに交差するように形成されている。
【００２０】
薄膜トランジスタ基板を製造する途中の段階においてはゲート電極３０ａとゲート電極３０ｂとは互いに電気的に接続されているが、薄膜トランジスタ基板の製造が完了した段階においては、ゲート電極３０ａとゲート電極３０ｂとは互いに電気的に分離される。
【００２１】
ゲート電極３０ｂは、各々の保護用薄膜トランジスタ２０に対して例えば３つずつ形成されており、これら３つのゲート電極３０ｂは互いに電気的に接続されている。
【００２２】
ゲート電極３０ａ、３０ｂが形成された基板１０上には、例えば膜厚１０ｎｍのシリコン酸化膜と例えば膜厚３００ｎｍのシリコン窒化膜とを順次積層して成る層間絶縁膜３２が形成されている。層間絶縁膜３２を構成するシリコン酸化膜及びシリコン窒化膜は、例えばＣＶＤ法により形成することができる。
【００２３】
層間絶縁膜３２には、チャネル層に達するコンタクトホール（図示せず）が形成されている。
【００２４】
コンタクトホールが形成された層間絶縁膜３２上には、コンタクトホール内においてチャネル層１４ａ、１４ｂの一方の端部に接続されたソース電極３４ａ、３４ｂと、コンタクトホール内においてチャネル層１４ａ、１４ｂの他方の端部に接続されたドレイン電極３６ａ、３６ｂとが形成されている。このように、周辺回路領域１８内には、チャネル層１４ａとソース／ドレイン電極３４ａ、３６ａとゲート電極３０ａとを有する動作用薄膜トランジスタ１６が形成されている。保護回路領域２２内には、チャネル層１４ｂとソース／ドレイン電極３４ｂ、３６ｂとゲート電極３０ｂとを有する保護用薄膜トランジスタ２０が形成されている。
【００２５】
動作用薄膜トランジスタ１６のチャネル層１４ａの一方の端部に接続されたソース電極３４ａと保護用薄膜トランジスタ２０のチャネル層１４ｂの一方の端部に接続されたソース電極３４ｂとは、ソース線３４により互いに接続されている。
【００２６】
動作用薄膜トランジスタ１６のチャネル層１４ａの他方の端部に接続されたドレイン電極３６ａと保護用薄膜トランジスタ２０のチャネル層１４ｂの他方の端部に接続されたドレイン電極３６ｂとは、ドレイン線３６により互いに接続されている。
【００２７】
ソース／ドレイン線３４、３６の一方は、例えばデータバスライン（図示せず）やゲートバスライン（図示せず）に電気的に接続されており、ソース／ドレイン電極３４、３６の他方は、例えば制御回路（図示せず）や電源（図示せず）に電気的に接続されている。
【００２８】
このように、本実施形態では、動作用薄膜トランジスタ１６に対して並列に保護用薄膜トランジスタ２０が接続されている。
【００２９】
こうして本実施形態による薄膜トランジスタ基板が構成されている。本実施形態による薄膜トランジスタ基板は、例えば液晶表示装置等の薄膜トランジスタマトリクス表示装置における薄膜トランジスタ基板（ＴＦＴ基板）として用いることが可能である。
【００３０】
静電気が生じた場合には、ゲート電極３０ａ、３０ｂの電位は例えばＶ１となり、チャネル層１４ａ、１４ｂの電位は例えばＶ２となる。動作用薄膜トランジスタ１６のゲート絶縁膜２８ａの膜厚をｄ１とすると、動作用薄膜トランジスタ１６のゲート電極２８ａに加わる電界Ｅ１は、Ｅ１＝（Ｖ１−Ｖ２）／ｄ１（Ｖ／ｍ）となる。一方、保護用薄膜トランジスタ２０のゲート絶縁膜２８ｂの膜厚をｄ２とすると、保護用薄膜トランジスタ２０のゲート電極２８ｂに加わる電界Ｅ２は、Ｅ２＝（Ｖ１−Ｖ２）／ｄ２（Ｖ／ｍ）となる。本実施形態では、保護用薄膜トランジスタ２０のゲート絶縁膜２８ｂの膜厚ｄ２が、動作用薄膜トランジスタ１６のゲート絶縁膜２８ａの膜厚ｄ１と比較して薄いため、保護用薄膜トランジスタ２０のゲート絶縁膜２８ｂに加わる電界Ｅ２が、動作用薄膜トランジスタ１６のゲート絶縁膜２８ａに加わる電界Ｅ１と比較して大きくなる。このため、保護用薄膜トランジスタ２０の絶縁耐圧は、動作用薄膜トランジスタ１６の絶縁耐圧に対して低くなっている。大きな静電気が生じた場合には、保護用薄膜トランジスタ２０のゲート絶縁膜２８ｂが絶縁破壊され、絶縁破壊された箇所を通じて電荷が放電される。動作用薄膜トランジスタ１６のゲート絶縁膜２８ａに加わる電界Ｅ１が、保護用薄膜トランジスタ２０のゲート絶縁膜２８ｂの絶縁膜２８ｂに加わる電荷Ｅ２と比較して小さいため、動作用薄膜トランジスタ１６のゲート絶縁膜２８ａは絶縁破壊されない。従って、本実施形態によれば、動作用薄膜トランジスタ１６が静電気により絶縁破壊されるのを防止することができる。
【００３１】
静電気に起因して保護用薄膜トランジスタ２０が絶縁破壊された場合には、破壊された保護用薄膜トランジスタ２０を動作用薄膜トランジスタ１６から切り離す。例えば、ソース線３４の一部やドレイン線３６の一部を切断すれば、保護用薄膜トランジスタ２０を動作用薄膜トランジスタ１６から切り離すことが可能である。ソース電極３４やドレイン電極３６の一部を切断する際には、例えばレーザビーム等を用いてソース電極３４やドレイン電極３６の一部を溶断すればよい。
【００３２】
なお、破壊されていない保護用薄膜トランジスタ２０は、動作用薄膜トランジスタ１６から切り離してもよいし、切り離さなくてもよい。保護用薄膜トランジスタ２０のゲート電極３０ｂを保護用薄膜トランジスタ２０がオフになるような電位に接続すれば、破壊されていない保護用薄膜トランジスタ２０が動作用薄膜トランジスタ１６に接続されていても、動作用薄膜トランジスタ１６の動作には特段の問題は生じない。
【００３３】
本実施形態による薄膜トランジスタ基板は、動作用薄膜トランジスタ１６より絶縁耐圧の低い保護用薄膜トランジスタ２０が、動作用薄膜トランジスタ１６と並列に接続されていることに主な特徴がある。本実施形態によれば、動作用薄膜トランジスタ１６より絶縁耐圧の低い保護用薄膜トランジスタ２０が動作用薄膜トランジスタ１６と並列に接続されているため、大きな静電気が生じた場合には、絶縁耐圧の低い保護用薄膜トランジスタ２０において絶縁破壊が生じ、保護用薄膜トランジスタ２０のうちの絶縁破壊が生じた箇所を通じて電荷が放電される。動作用薄膜トランジスタ１６の絶縁耐圧は保護用薄膜トランジスタ２０の絶縁耐圧と比較して高いため、動作用薄膜トランジスタ１６は絶縁破壊されない。従って、本実施形態によれば、動作用薄膜トランジスタ１６が絶縁破壊されるのを防止し得る薄膜トランジスタ基板を提供することができる。
【００３４】
（変形例）
次に、本実施形態による薄膜トランジスタ基板の変形例を図３及び図４を用いて説明する。図３は、本変形例による薄膜トランジスタ基板を示す平面図である。図４は、本変形例による薄膜トランジスタ基板を示す断面図である。図４は、図３のＡ−Ａ′線断面図である。
【００３５】
本変形例による薄膜トランジスタ基板は、保護用薄膜トランジスタ２０のゲート電極３０ｂが引き回しパターン３０ｃに接続されていることに主な特徴がある。
【００３６】
図３及び図４に示すように、基板１０上には、動作用薄膜トランジスタ１６と保護用薄膜トランジスタ２０とが形成されている。動作用薄膜トランジスタ１６及び保護用薄膜トランジスタ２０とは、周辺回路領域１８内と保護回路領域２２内とにそれぞれ多数形成されているが、図３においては、２つずつ示している。
【００３７】
保護回路領域２２には、周辺回路領域１８を囲うように引き回しパターン３０ｃが形成されている。引き回しパターン３０ｃは、保護用薄膜トランジスタ２０のゲート電極３０ｂと同一の導電膜により一体に形成されている。引き回しパターン３０ｃは、保護回路領域２２に多数形成された保護用薄膜トランジスタ２０のゲート電極３０ｂのそれぞれに接続されている。
【００３８】
本変形例によれば、保護用薄膜トランジスタ２０のゲート電極３０ｂが引き回しパターン３０ｃに接続されているため、静電気が生じた場合に、ゲート電極３０ｂ及びパターン３０ｃに電荷が帯電しやすくなる。このため、本変形例によれば、静電気が生じた場合に、保護用薄膜トランジスタ２０が絶縁破壊されやすくなる。従って、本変形例によれば、動作用薄膜トランジスタ１６が静電気により絶縁破壊されるのをより確実に防止することができる。
【００３９】
［第２実施形態］
本発明の第２実施形態による薄膜トランジスタ基板を図５及び図６を用いて説明する。図５は、本実施形態による薄膜トランジスタ基板を示す平面図である。図６は、本実施形態による薄膜トランジスタ基板を示す断面図である。図６は、図５のＡ−Ａ′線断面図である。図１乃至図４に示す第１実施形態による薄膜トランジスタ基板と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００４０】
本実施形態による薄膜トランジスタ基板は、周辺回路領域１８内に形成された薄膜トランジスタ１６ａのチャネル層１４ｃに対向するように導電層３０ｄが形成されており、薄膜トランジスタ１６ａのチャネル層１４ｃと導電層３０ｄとの間の絶縁耐圧が、薄膜トランジスタ１６ａのゲート電極３０ａとチャネル層１４ｃとの間の絶縁耐圧に対して低く設定されていることに主な特徴がある。
【００４１】
図５及び図６に示すように、バッファ層１２が形成された基板１０上には、例えばポリシリコンより成るチャネル層１４ｃが形成されている。チャネル層１４ｃは、動作用薄膜トランジスタ１６ａの一部を構成するものある。動作用薄膜トランジスタ１６ａは、バスライン（図示せず）の選択等に用いられる。薄膜トランジスタ１６ａは、周辺回路領域１８内に多数形成されているが、図５においては、１つの薄膜トランジスタ１６ａのみを示している。チャネル層１４ｃは、全体として幅広に形成されている。チャネル層１４ｃには、部分的に切り込み部３８が形成されている。切り込み部３８は、チャネル領域として機能する領域と、チャネル領域として機能しない領域とを画定するために形成されている。ソース電極３４ａが接続される部分とドレイン電極３６ａが接続される部分との間の領域４０には切り込み部３８が形成されておらず、かかる領域４０は実質的にチャネル領域として機能する。
【００４２】
チャネル層１４ｃが形成された基板１０上には、例えば膜厚３０ｎｍのシリコン酸化膜２４が形成されている。
【００４３】
シリコン酸化膜２４が形成された基板１０上には、導電層３０ｄが形成されている。導電層３０ｄは、チャネル層１４ｃのうちのチャネル領域として機能しない領域４２に対向するように形成されている。導電層３０ｄは、周辺回路領域１８を囲うように保護回路領域２２に形成された引き回しパターン３０ｃに接続されている。導電層３０ｄと引き回しパターン３０ｃとは、同一の導電膜により一体に形成されている。
【００４４】
薄膜トランジスタ基板を製造する途中の段階においてはゲート電極３０ａと導電層３０ｄとは互いに電気的に接続されているが、薄膜トランジスタ基板の製造が完了した段階においては、ゲート電極３０ａと導電層３０ｄとは互いに電気的に分離される。
【００４５】
導電層３０ｃ、３０ｄが形成された基板１０上には、例えば膜厚８０ｎｍのシリコン酸化膜２８ｃが形成されている。
【００４６】
シリコン酸化膜２８ｃが形成された基板１０上には、チャネル層１４ｃに交差するようにゲート電極３０ａが形成されている。ゲート電極３０ａとチャネル層１４ｃとの間に存在するシリコン酸化膜２４とシリコン酸化膜２６ａとにより、ゲート絶縁膜２８ｃが構成されている。
【００４７】
ゲート電極３０ａとチャネル層１４ｃとの間に存在するゲート絶縁膜２８ｃの膜厚は例えば１１０ｎｍと比較的厚いのに対し、導電層３０ｄとチャネル層１４ｃとの間に存在する絶縁膜２４の膜厚は例えば３０ｎｍと比較的薄い。このため、導電層３０ｄとチャネル層１４ｃとの間における絶縁耐圧は、ゲート電極３０ａとチャネル層１４ｃとの間における絶縁耐圧に対して低くなっている。
【００４８】
本実施形態による薄膜トランジスタ基板は、チャネル層１４ｃに対向するように導電層３０ｄが形成されており、導電層３０ｄとチャネル層１４ｃとの間における絶縁耐圧が、ゲート電極３０ａとチャネル層１４ｃとの間における絶縁耐圧より低く設定されていることに主な特徴がある。本実施形態によれば、導電層３０ｄとチャネル層１４ｃとの間の絶縁耐圧がゲート電極３０ａとチャネル層１４ｃとの間の絶縁耐圧より低く設定されているため、大きな静電気が生じた場合には、導電層３０ｄとチャネル層１４ｃとの間に存在する絶縁膜２４において絶縁破壊が生じ、絶縁破壊が生じた箇所を通じて電荷が放電される。ゲート電極３０ａとチャネル層１４ｃとの間の絶縁耐圧は導電層３０ｄとチャネル層１４ｃとの間の絶縁耐圧と比較して高いため、ゲート電極３０ａとチャネル層１４ｃとの間のゲート絶縁膜２８ｃは絶縁破壊されない。導電層３０ｄとチャネル層１４ｃとの間における絶縁破壊は、実質的にチャネル領域として機能しない領域４２において生じるため、かかる絶縁破壊が生じたとしても、薄膜トランジスタ１６ａの電気的特性が損なわれることはない。そして、かかる絶縁破壊が生じた場合には、絶縁破壊が生じた箇所の導電層３０ｄを引き回しパターン３０ｃから切り離せばよい。このように、本実施形態によっても、薄膜トランジスタが絶縁破壊されるのを防止することができる。
【００４９】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００５０】
例えば、第１実施形態では、保護用薄膜トランジスタ２０のゲート絶縁膜２８ｂの膜厚を、動作用薄膜トランジスタ１６のゲート絶縁膜２８ａの膜厚より薄く設定することにより、保護用薄膜トランジスタ２０の絶縁耐圧を動作用薄膜トランジスタ１６の絶縁耐圧より低く設定したが、動作用薄膜トランジスタ２０のゲート絶縁膜の材料と保護用薄膜トランジスタ２０のゲート絶縁膜の材料を互いに異ならせることにより、保護用薄膜トランジスタ２０の絶縁耐圧を動作用薄膜トランジスタ１６の絶縁耐圧より低く設定してもよい。
【００５１】
また、第２実施形態では、導電層３０ｄとチャネル層１４ｃとの間に存在する絶縁膜２４の膜厚を、ゲート電極３０ａとチャネル層１４ｃとの間のゲート絶縁膜２８ｃの膜厚より薄く設定することにより、導電層３０ｄとチャネル層１４ｃとの間における絶縁耐圧をゲート電極３０ａとチャネル層１４ｃとの間における絶縁耐圧より低く設定したが、導電層３０ｄとチャネル層１４ｃとの間に形成する絶縁膜の材料を、ゲート電極３０ａとチャネル層１４ｃとの間に形成する絶縁膜の材料と異ならせることにより、導電層３０ｄとチャネル層１４ｃとの間における絶縁耐圧をゲート電極３０ａとチャネル層１４ｃとの間における絶縁耐圧より低く設定してもよい。
【００５２】
上記実施形態では、薄膜トランジスタマトリクス装置として液晶表示装置を例に説明したが、本発明の原理は、液晶表示装置に限定されるものではなく、他のあらゆる薄膜トランジスタマトリクス装置に適用することが可能である。例えば、有機エレクトロルミネッセンス表示装置の薄膜トランジスタ基板に本発明の原理を適用してもよい。
【００５３】
また、上記実施形態では、単層膜によりゲート電極３０ａを構成したが、多層膜によりゲート電極３０ａを構成してもよい。
【００５４】
また、上記実施形態では、保護用薄膜トランジスタ２０を周辺回路領域１８の外側の保護回路領域２２内に形成したが、保護用薄膜トランジスタ２０は周辺回路領域１８外に形成しなくてもよい。例えば、保護回路領域２２を周辺回路領域１８と別個に設けることなく、周辺回路領域１８内に保護用薄膜トランジスタ２０を形成するようにしてもよい。
【００５５】
また、上記実施形態では、周辺回路に設けられた動作用薄膜トランジスタ１６を保護用薄膜トランジスタ２０により保護する場合を例に説明したが、画素電極（図示せず）を駆動するための動作用薄膜トランジスタを保護する場合にも本発明の原理を適用することが可能である。この場合には、画素電極を駆動するための動作用薄膜トランジスタと並列に保護用トランジスタ２０を接続すればよい。即ち、画素電極を駆動するための動作用薄膜トランジスタのソース電極と保護用薄膜トランジスタのソース電極とを互いに電気的に接続し、画素電極を駆動するための動作用薄膜トランジスタのドレイン電極と保護用薄膜トランジスタのドレイン電極とを互いに電気的に接続し、保護用薄膜トランジスタにおける絶縁耐圧が、画素電極を駆動するための動作用薄膜トランジスタにおける絶縁耐圧より低くなるようにすればよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態による薄膜トランジスタ基板を示す平面図である。
【図２】本発明の第１実施形態による薄膜トランジスタ基板を示す断面図である。
【図３】本発明の第１実施形態の変形例による薄膜トランジスタ基板を示す平面図である。
【図４】本発明の第１実施形態の変形例による薄膜トランジスタ基板を示す断面図である。
【図５】本発明の第２実施形態による薄膜トランジスタ基板を示す平面図である。
【図６】本発明の第２実施形態による薄膜トランジスタ基板を示す断面図である。
【符号の説明】
【００５７】
１０…基板
１２…バッファ層
１４ａ〜１４ｃ…チャネル層
１６…動作用薄膜トランジスタ
１６ａ…薄膜トランジスタ
１７…表示領域
１８…周辺回路領域
２０…保護用薄膜トランジスタ
２２…保護回路領域
２４…シリコン酸化膜
２６…シリコン酸化膜
２８ａ、２８ｂ…ゲート絶縁膜
３０ａ、３０ｂ…ゲート電極
３２…層間絶縁膜
３４…ソース線
３４ａ、３４ｂ…ソース電極
３６…ドレイン線
３６ａ、３６ｂ…ドレイン電極
３８…切り込み部
４０…チャネルとして機能する領域
４２…チャネルとして機能しない領域
【図１】
2006339251.tif 000003
【図２】
2006339251.tif 000004
【図３】
2006339251.tif 000005
【図４】
2006339251.tif 000006
【図５】
2006339251.tif 000007
【図６】
2006339251.tif 000008