(57)【要約】      （修正有）【課題】垂直配向方式の液晶表示装置において、画素電極の容量を実質的に大きして表示品質の向上を図る。【解決手段】負の誘電率異方性を有する液晶が封入されてなる液晶表示装置において、下側基板の素子基板上には、データ線、ＴＦＤ素子及び補助電極が形成され、それらの上にはオーバーレイヤーが形成され、その上のサブ画素領域内には、略三串団子状の平面形状をなす画素電極が形成されている。本発明の補助電極は、平面視した場合に画素電極が設けられていない領域に複数の補助電極部と第１及び第２接続部とを有している。複数の補助電極部は、オーバーレイヤーを介して液晶層と対向し、第１及び第２接続部は、画素電極と重なっている。また、複数の補助電極部には、画素電極と同電位の電位が印加され、画素電極の容量に、複数の補助電極部の容量を付加する。このため、画素電極の容量を実質的に増加させて、表示品質が低下するのを防止できる。【選択図】図５
2006098706.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に液晶層を挟持してなる液晶装置であって、
前記一対の基板のうち一方の基板は、データ線と、前記データ線に電気的に接続されたスイッチング素子と、前記スイッチング素子に電気的に接続された補助電極と、コンタクトホールを有し前記データ線、前記スイッチング素子及び前記補助電極を覆う絶縁層と、前記絶縁層上に形成され前記コンタクトホールを通じて前記スイッチング素子に電気的に接続された画素電極とを、備え、
前記補助電極は、画素領域内において前記画素電極と重ならない位置に形成されていることを特徴とする液晶装置。
【請求項２】
前記一方の基板は、前記補助電極と前記スイッチング素子とを電気的に接続する接続部をさらに備えることを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記画素領域は、相互に隣接する前記データ線間の領域であって、単一のスイッチング素子及び当該単一のスイッチング素子に電気的に接続された画素電極が形成された領域であることを特徴とする請求項１又は２に記載の液晶装置。
【請求項４】
前記画素電極は、多角形又は円形をなす複数の単位電極部と、前記単位電極部の各々の間に配置され、くびれ形状をなす第１接続部とを有し、
前記補助電極部は、画素領域内において、前記データ線と前記第１接続部との間に、且つ、相隣接する単位電極部の間に形成されていることを特徴とする請求項１に記載の液晶装置。
【請求項５】
前記画素電極は、前記スイッチング素子近傍に位置する単位電極部と当該スイッチング素子との間に配置された第２接続部をさらに有し、
前記補助電極部は、画素領域内において当該単位電極部と前記第２接続部との間に形成されていることを特徴とする請求項１に記載の液晶装置。
【請求項６】
前記接続部は、画素電極と重なる位置に形成されていることを特徴とする請求項２に記載の液晶装置。
【請求項７】
前記画素電極は、開口を有し且つ略矩形状の形状に形成されており、
前記補助電極部は、前記開口内に形成されていることを特徴とする請求項１に記載の液晶装置。
【請求項８】
前記補助電極は、前記データ線と一定の間隔をおいて形成されていることを特徴とする請求項１乃至７のいずれか一項に記載の液晶装置。
【請求項９】
前記液晶層の比誘電率をεＬＣ、前記液晶層の厚さをｄＬＣ、前記オーバーレイヤーの厚さをｄＯＶＬ、前記オーバーレイヤーの比誘電率をεＯＶＬ、真空の誘電率をε０、前記補助電極部の面積をＳａｄｄとしたとき、
前記補助電極部の容量Ｃａｄｄは、次式
Ｃａｄｄ＝（εＬＣ×ｄＯＶＬ＋εＯＶＬ×ｄＬＣ）／（ε０×εＬＣ×εＯＶＬ×Ｓａｄｄ）  
により規定されていることを特徴とする請求項１乃至８のいずれか一項に記載の液晶装置。
【請求項１０】
前記データ線と前記補助電極とは同一の材料により形成されていることを特徴とする請求項１乃至９のいずれか一項に記載の液晶装置。
【請求項１１】
前記液晶層は負の誘電率異方性を有することを特徴とする請求項１乃至１９のいずれか一項に記載の液晶装置。
【請求項１２】
請求項１乃至１１のいずれか一項に記載の液晶装置を表示部として備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種情報の表示に用いて好適な垂直配向方式の液晶装置に関する。
【背景技術】
【０００２】
従来より、アクティブ・マトリクスと呼ばれる液晶表示装置では、相互に対向する２枚の基板のうち一方の基板に、データ線、ＴＦＤ（Thin Film Diode）素子やＴＦＴ（Thin Film Transistor）素子などのスイッチング素子、及び画素電極が夫々形成され、他方の基板に走査線等が形成され、両基板間に液晶が封入されている。例えば、そのような液晶表示装置の例が特許文献１に記載されている。
【０００３】
かかるアクティブ・マトリクス駆動方式の液晶表示装置では、選択期間中に書き込まれたデータ信号を非選択期間中に保持するために、スイッチング素子のオフ時の抵抗（オフ抵抗）や画素容量を大きく設定して、当該非選択期間中にスイッチング素子を完全にオフさせる、換言すれば画素電極からのリーク電流の時定数を増大させる必要がある。そのため、特に、ＴＦＴ素子等を有する液晶表示装置では、液晶容量の他にも、容量線等で形成される保持容量を設けることが多い。
【０００４】
また、ＴＦＤ素子を有する液晶表示装置の場合には、画素容量（液晶容量と保持容量との和）がＴＦＤ素子の容量の約２倍以上必要とされる。この条件を満たさない場合には、表示品質の低下、例えば、コントラスト、透過率、駆動電圧、焼き付き、歩留まり、及び信頼性などの低下をもたらす虞がある。
【０００５】
一般に、ＴＮ（Twist Nematic）液晶などを有する、水平配向モードの液晶表示装置の場合には、画素電極を略矩形状に形成する場合が多く、その画素電極の面積は大きくなっている。このため、ＴＦＤ素子の容量に対して十分に大きな画素容量を確保しやすい。これに対し、垂直配向モードを有する液晶表示装置の場合には、画素電極に各種形状のスリットを設けたり、或いは画素電極を、いわゆるＣＰＡ（Continuous Pinwheel Alignment）構造にする場合が多い。このため、このような垂直配向モードの液晶表示装置は、水平配向モードの液晶表示装置に比べて画素電極の面積が小さくなり、これにより画素容量が低下し易く、表示品質が低下してしまうという問題が生じていた。
【０００６】
【特許文献１】特開２００２−３２８６２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、以上の点に鑑みてなされたものであり、画素電極の面積を実質的に大きくして、画素電極の容量を実質的に大きくすることにより表示品質の向上を図ることが可能な垂直配向方式の液晶装置等を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の１つの観点では、一対の基板間に液晶層を挟持してなる液晶装置は、前記一対の基板のうち一方の基板は、データ線と、前記データ線に電気的に接続されたスイッチング素子と、前記スイッチング素子に電気的に接続された補助電極と、コンタクトホールを有し前記データ線、前記スイッチング素子及び前記補助電極を覆う絶縁層と、前記絶縁層上に形成され前記コンタクトホールを通じて前記スイッチング素子に電気的に接続された画素電極とを、備え、前記補助電極は、画素領域内において前記画素電極と重ならない位置に形成されている。
【０００９】
上記の液晶装置は、一対の基板間に液晶層を挟持してなる。一例では、液晶層は負の誘電率異方性を有するものとすることができる。一対の基板のうち一方の基板は、データ線と、そのデータ線に電気的に接続されたＴＦＤやＴＦＴなどのスイッチング素子と、そのスイッチング素子に電気的に接続された補助電極と、絶縁性及びコンタクトホールを有し、データ線、スイッチング素子及び補助電極を覆う絶縁層と、その絶縁層上に形成されコンタクトホールを通じてスイッチング素子に電気的に接続された画素電極とを備えて構成され、いわゆるオーバーレイヤー構造をなしている。
【００１０】
特に、この液晶装置では、画素電極の他に補助電極を設けており、補助電極は、画素領域内において画素電極と重ならない位置に形成されており、かつ、オーバーレイヤーを介して液晶層に対向している。かかる構成により、この液晶装置では、画素電極と重ならない位置に形成された補助電極部と画素電極とが同電位になっている。よって、この液晶装置では、画素電極の容量に補助電極部の容量が付加されるので、画素電極の容量の実質的な増加を図ることができる。よって、コントラスト低下等の表示品質が低下するのを防止できる。
【００１１】
上記の液晶装置の一態様では、前記一方の基板は、前記補助電極と前記スイッチング素子とを電気的に接続する接続部をさらに備える。この接続部により、画素電極と補助電極とが同電位とされる。
【００１２】
好適な例では、前記画素領域は、相互に隣接する前記データ線間の領域であって、単一のスイッチング素子及び当該単一のスイッチング素子に電気的に接続された画素電極が形成された領域とされる。
【００１３】
他の好適な例では、前記補助電極部の容量Ｃａｄｄを、次式により規定することができる。
【００１４】
Ｃａｄｄ＝（εＬＣ×ｄＯＶＬ＋εＯＶＬ×ｄＬＣ）／（ε０×εＬＣ×εＯＶＬ×Ｓａｄｄ）  
ここで、「εＬＣ」は前記液晶の比誘電率を、「ｄＯＶＬ」は前記オーバーレイヤーの厚さを、「εＯＶＬ」は前記オーバーレイヤーの比誘電率を、「ｄＬＣ」は前記液晶層の厚さを、「ε０」は真空の誘電率を、「Ｓａｄｄ」は前記補助電極部の面積を夫々示している。
【００１５】
よって、この場合、１つの画素領域内において、１つの画素電極の容量に、上記の補助電極部の容量Ｃａｄｄが付加されることになる。
【００１６】
上記の液晶装置の他の一態様では、前記接続部を画素電極と重なる位置に形成することができる。これにより、画素領域内において補助電極部とスイッチング素子とを容易に電気的に接続することが可能となる
上記の液晶装置の他の一態様では、補助電極は、データ線と同一の導電材料、例えば、クロムなどにより形成することができる。これにより、データ線を形成する工程で補助電極を形成することができ、補助電極を形成するための工程を増やさなくてすむという利点がある。
【００１７】
また、好適な例では、前記補助電極を、前記データ線と一定の間隔、具体的には当該データ線と補助電極との間に寄生容量が生じない間隔をおいて形成することができる。
【００１８】
上記の液晶装置の他の一態様では、前記画素電極は、多角形又は円形をなす複数の単位電極部と、前記単位電極部の各々の間に配置され、くびれ形状をなす第１接続部とを有し、前記補助電極部は、画素領域内において、前記データ線と前記第１接続部との間に、且つ、相隣接する単位電極部の間に形成されている。
【００１９】
この態様によれば、前記画素電極は、複数の単位電極部と第１接続部とを有している。各単位電極部は、各々当該単位電極部の外縁が中心点から略等距離にある形状、例えば多角形又は円形に形成されている。好適な例では、各単位電極部の周縁部に複数の凸部を形成することにより、開口率を向上させることもできる。一方、第１接続部は、くびれ形状をなし、各単位電極部の間に配置されている。このため、画素電極は、略串団子状の平面形状をなしている。補助電極部は、画素領域内において、データ線と第１接続部との間に、且つ、相隣接する単位電極部の間に形成される。これにより、補助電極部の分だけ画素電極の容量を実質的に増加することができる。
【００２０】
上記の液晶装置の他の一態様では、前記画素電極は、前記スイッチング素子近傍に位置する単位電極部と当該スイッチング素子との間に配置された第２接続部をさらに有し、前記補助電極部は、画素領域内において当該単位電極部と前記第２接続部との間に形成されている。
【００２１】
この態様によれば、画素電極は、さらに第２接続部を有している。第２接続部は、スイッチング素子近傍に位置する単位電極部と当該スイッチング素子との間に配置されている。補助電極部は、画素領域内において当該単位電極部と第２接続部との間に形成される。これにより、補助電極部の分だけ画素電極の容量を実質的に増加することができる。
【００２２】
上記の液晶装置の他の一態様では、前記画素電極は、開口を有し且つ略矩形状の形状に形成されており、前記補助電極部は、前記開口内に形成されている。
【００２３】
この態様によれば、画素電極を略矩形状の形状に形成することができ、その画素電極内に開口を設けることができる。よって、この態様では、補助電極部を開口内に形成することができる。これにより、補助電極部の分だけ画素電極の容量を実質的に増加することができる。
【００２４】
また、上記の液晶装置を表示部として備える電子機器を構成することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各実施形態は、本発明を液晶表示装置に適用したものである。各種実施形態は、下側基板上のサブ画素領域内において、画素電極の形成されていない領域に補助電極部を形成することにより、画素電極の面積を実質的に大きくすると共に、補助電極部と画素電極とが同電位となるように構成する。これにより、画素電極の容量を実質的に増加して、表示品質の向上を図る。
【００２６】
[第１実施形態]
（液晶表示装置の構成）
まず、本発明の第１実施形態に係る液晶表示装置の構成について説明する。図１は、本発明の第１実施形態に係る液晶表示装置１００の概略構成を模式的に示す平面図である。図１では、主として、液晶表示装置１００の電極及び配線の構成を平面図として示している。ここに、液晶表示装置１００は、ＴＦＤ素子を用いたアクティブ・マトリクス駆動方式であって、透過型の液晶表示装置である。また、液晶表示装置１００は、画素電極とＴＦＤ素子及びデータ線とが絶縁膜にて隔離された構造、いわゆるオーバーレイヤー構造を有する液晶表示装置である。さらに、液晶表示装置１００は、垂直配向方式の液晶表示装置であると共に、ノーマリーブラックの表示モードを有する液晶表示装置である。図２は、図１の液晶表示装置１００における切断線Ａ−Ａ’に沿った概略断面図を示す。
【００２７】
まず、図２を参照して、切断線Ａ−Ａ’に沿った液晶表示装置１００の断面構成について説明し、その後、液晶表示装置１００の電極及び配線の構成について説明する。
【００２８】
図２において、液晶表示装置１００は、素子基板９１と、その素子基板９１に対向して配置されるカラーフィルタ基板９２とが枠状のシール部材３を介して貼り合わされ、内部に負の誘電率異方性を有する液晶が封入されて液晶層４が形成されてなる。この枠状のシール部材３には、複数の金属粒子などの導通部材７が混入されている。
【００２９】
下側基板１の内面上には、クロム等の単一金属からなるデータ線３２が一定の間隔をおいて形成されている。なお、下側基板１の内面上には、サブ画素領域ＳＧ毎にＴＦＤ素子２１も形成されているが、図２はＴＦＤ素子２１を通る断面で切断した図ではないため図２には図示されていない。
【００３０】
下側基板１、ＴＦＤ素子２１及びデータ線３２等の内面上には、絶縁性を有する透明樹脂等からなる絶縁膜１７（以下、「オーバーレイヤー１７」と呼ぶ）が形成されている。オーバーレイヤー１７は、後述するように、各サブ画素領域ＳＧ内に開口、即ちコンタクトホール１７ａを有している。オーバーレイヤー１７の内面上であって、且つ、サブ画素領域ＳＧ内には、画素電極１０が形成されている。なお、画素電極１０は、コンタクトホール１７ａを介して、ＴＦＤ素子２１に電気的に接続されていると共に、ＴＦＤ素子２１は、対応するデータ線３２に電気的に接続されている。
【００３１】
下側基板１の内面上の左右周縁部には、走査線３１が形成されている。走査線３１の一端部はシール部材３内まで延在しており、その走査線３１は、シール部材３内の導通部材７と電気的に接続されている。画素電極１０等の内面上には、ポリイミド等からなる垂直配向膜（図示略）が形成されている。
【００３２】
一方、上側基板２の内面上には、サブ画素領域ＳＧ毎にＲ、Ｇ、Ｂの三色のいずれかからなる着色層６Ｒ、６Ｇ、及び６Ｂが形成されている。着色層６Ｒ、６Ｇ及び６Ｂによりカラーフィルタが構成される。画素Ｇは、Ｒ、Ｇ、Ｂのサブ画素から構成されるカラー１画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層６」と記し、色を区別して着色層を指す場合は「着色層６Ｒ」などと記す。  なお、第１実施形態に係る液晶表示装置１００は、上記したようにノーマリーブラックの表示モードを有する液晶表示装置であり、各着色層６の間には黒色遮光膜ＢＭは形成されていない。上側基板２及び着色層６の内面上には、透明樹脂等からなるオーバーコート層１８が形成されている。このオーバーコート層１８は、カラーフィルタ基板の製造工程中に使用される薬剤等による腐食や汚染から、着色層６を保護する機能を有する。オーバーコート層１８の内面上には、ストライプ状のＩＴＯ（Indium-Tin-Oxide）などの透明電極（走査線）８が形成されている。なお、透明電極８は、後述するように、画素電極１０の構成要素である各単位電極部１０ｕの略中央に対応する位置に開口８ａを有している。
【００３３】
また、透明電極８の一端はシール部材３内に延在しており、そのシール部材３内の導通部材７と電気的に接続されている。透明電極８等の内面上には、ポリイミド等からなる垂直配向膜（図示略）が形成されている。
【００３４】
下側基板１の外面上には、位相差板（１／４波長板）１１及び偏光板１２が配置されており、上側基板２の外面上には、位相差板（１／４波長板）１３及び偏光板１４が配置されている。また、偏光板１２の下側には、バックライト１５が配置されている。バックライト１５は、例えば、ＬＥＤ（Light Emitting Diode）等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。
【００３５】
上側基板２の透明電極８、即ち上側基板２の走査線と、下側基板１の走査線３１とは、シール部材３内に混入された導通部材７を介して上下導通している。
【００３６】
第１実施形態の液晶表示装置１００において透過型表示がなされる場合、バックライト１５から出射した照明光は、図２に示す経路Ｔに沿って進行し、画素電極１０及び着色層６等を通過して観察者に至る。この場合、その照明光は、着色層６を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００３７】
（電極及び配線構成）
次に、図１、図３及び図４を参照して、第１実施形態の素子基板９１及びカラーフィルタ基板９２の電極及び配線の構成について説明する。図３は、素子基板９１を正面方向（即ち、図２における上方）から観察したときの素子基板９１の電極及び配線などの構成を平面図として示す。図４は、カラーフィルタ基板９２を正面方向（即ち、図２における下方）から観察したときのカラーフィルタ基板９２の電極の構成を平面図として示す。なお、図３及び図４において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。
【００３８】
図１において、素子基板９１の画素電極１０と、カラーフィルタ基板９２の透明電極８との交差する領域が表示の最小単位であるサブ画素領域ＳＧを構成する。そして、このサブ画素領域ＳＧが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域Ｖ（２点鎖線により囲まれる領域）である。この有効表示領域Ｖに、文字、数字、図形等の画像が表示される。なお、図１及び図３において、液晶表示装置１００の外周と、有効表示領域Ｖとによって区画された領域は、画像表示に寄与しない額縁領域３８である。
【００３９】
先ず、図３を参照して、素子基板９１の電極及び配線の構成などについて説明する。素子基板９１は、ＴＦＤ素子２１、画素電極１０、複数の走査線３１、複数のデータ線３２、ＹドライバＩＣ３３、ＸドライバＩＣ３４、及び複数の外部接続用端子３５を備えている。
【００４０】
素子基板９１の張り出し領域３６上には、ＹドライバＩＣ３３及びＸドライバＩＣ３４が例えばＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して、それぞれ実装されている。なお、図３において、素子基板９１の張り出し領域３６側の辺９１ａから反対側の辺９１ｃへ向かう方向をＹ方向とし、辺９１ｄから辺９１ｂへ向かう方向をＸ方向とする。
【００４１】
張り出し領域３６上には、複数の外部接続用端子３５が形成されている。ＹドライバＩＣ３３及びＸドライバＩＣ３４の各入力端子（図示略）は、導電性を有するバンプを介して、その複数の外部用接続端子３５にそれぞれ接続されている。外部接続用端子３５は、ＡＣＦや半田などを介して、図示しない配線基板、例えばフレキシブルプリント基板に接続されている。これにより、例えば携帯電話や情報端末などの電子機器から液晶表示装置１００へ信号や電力が供給される。
【００４２】
ＸドライバＩＣ３４の出力端子（図示略）は、導電性を有するバンプを介して、複数のデータ線３２に接続されている。一方、各ＹドライバＩＣ３３の出力端子（図示略）は、導電性を有するバンプを介して、複数の走査線３１に接続されている。これにより、各ＹドライバＩＣ３３は複数の走査線３１に走査信号を、ＸドライバＩＣ３４は複数のデータ線３２にデータ信号をそれぞれ出力する。
【００４３】
複数のデータ線３２は、紙面縦方向に延在する略直線状の配線であり、張り出し領域３６から有効表示領域ＶにかけてＹ方向に形成されている。各データ線３２は一定の間隔を隔てて形成されている。また、各データ線３２は、適宜の間隔をおいて複数のＴＦＤ素子２１に接続されており、各ＴＦＤ素子２１は対応する各画素電極１０に接続されている。
【００４４】
複数の走査線３１は、本線部分３１ａと、その本線部分３１ａに対して略直角に折れ曲がる折れ曲がり部分３１ｂとにより構成されている。各本線部分３１ａは、額縁領域３８内を張り出し領域３６からＹ方向に形成されている。また、各本線部分３１ａは、各データ線３２に対して略平行で、且つ、一定の間隔を隔てて形成されている。各折れ曲がり部分３１ｂは、額縁領域３８内において、左右に位置するシール部材３内までＸ方向に延在している。そして、その折れ曲がり部分３１ｂの終端部は、シール部材３内で導通部材７に接続されている。
【００４５】
次に、カラーフィルタ基板９２の電極の構成について説明する。図４に示すように、カラーフィルタ基板９２は、Ｘ方向にストライプ状の透明電極（走査線）８が形成されている。各透明電極８の左端部或いは右端部は、図１及び図４に示すように、シール部材３内まで延在しており、且つ、シール部材３内の導通部材７に接続されている。
【００４６】
以上に述べた、カラーフィルタ基板９２と素子基板９１とをシール部材３を介して貼り合わせた状態が図１に示されている。図示のように、カラーフィルタ基板９２の各透明電極８は、素子基板９１の各データ線３２に対して直交しており、且つ、横列をなす複数の画素電極１０と平面的に重なり合っている。このように、透明電極８と画素電極１０とが重なり合う領域がサブ画素領域ＳＧを構成する。
【００４７】
また、カラーフィルタ基板９２の透明電極８（即ち、カラーフィルタ基板９２側の走査線）と、素子基板９１の走査線３１とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その透明電極８と走査線３１とは、シール部材３内の導通部材７を介して上下導通している。つまり、透明電極８たるカラーフィルタ基板９２の各走査線と、素子基板９１の各走査線３１との導通は、図示のように左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板９２の透明電極８は、素子基板９１の走査線３１を介して、紙面左右に夫々位置する各ＹドライバＩＣ３３に電気的に接続されている。
【００４８】
（画素容量の増加方法）
次に、図５乃至図７を参照して、第１実施形態に係る画素電極の容量（以下、単に「画素容量」とも称する）の増加方法について説明する。図５は、素子基板９１における複数の画素電極１０等のレイアウトを示す部分平面図である。なお、図５では、本発明の特徴をなす補助電極７０の平面構成の理解を容易にするため、複数の画素電極１０のうち画素電極１０ａのみを破線で示す。図６（ａ）は、図５における切断線Ｘ１−Ｘ２に沿った部分断面図である。図６（ｂ）は、図６（ａ）における破線領域Ｅ１付近を拡大して示す部分拡大断面図である。なお、図６は、素子基板９１を正面方向（即ち、図２における上方）から観察したときの素子基板９１の構成を示している。
【００４９】
まず、図５を参照して、素子基板９１の平面構成について説明する。
【００５０】
下側基板１上には、データ線３２、ＴＦＤ素子２１、及び、本発明の特徴をなす補助電極７０が夫々形成されている。データ線３２は、一定の間隔をおいて且つＹ方向に延在するように形成されている。ＴＦＤ素子２１及び補助電極７０は、サブ画素領域ＳＧ内（斜線で示すハッチング内）に形成されている。なお、本発明の特徴をなす補助電極７０の詳細な構成等については後述する。下側基板１、ＴＦＤ素子２１、データ線３２及び補助電極７０の上には、オーバーレイヤー１７が形成されている。オーバーレイヤー１７は、各サブ画素領域ＳＧ内の隅の位置に開口、即ちコンタクトホール１７ａを有している。
【００５１】
オーバーレイヤー１７上であって且つサブ画素領域ＳＧ内には、画素電極１０が形成されている。画素電極１０は、複数（本例では３個）の多角形の透明電極部分（以下、「単位電極部１０ｕ」と呼ぶ）と、第１接続部分１０ｃと、第２接続部分１０ｚとを有している。各単位電極部１０ｕ、第１接続部分１０ｃ及び第２接続部分１０ｚは、一体的に形成されており、その各々は繋がっている。第１接続部分１０ｃは、くびれ形状をなし、各単位電極部１０ｕの間に配置されている。第２接続部分１０ｚは、ＴＦＤ素子２１近傍に位置する単位電極部１０ｕの一辺１０ｘからコンタクトホール１７の位置まで延在してなる。また、第２接続部分１０ｚは、後述するようにコンタクトホール１７ａ内にまで形成されており、当該コンタクトホール１７ａを通じてＴＦＤ素子２１に電気的に接続されている。以上の平面構成を有する画素電極１０は、略三串団子状の平面形状をなしている。
【００５２】
このように、垂直配向方式では、液晶分子を単位電極部１０ｕ上で略放射状に配向させるため、各単位電極部１０ｕは多角形又は円形など、電極の外縁が中心点から略等距離にある形状が好適である。１つのサブ画素領域ＳＧ内に複数個の単位電極部１０ｕを形成する理由は、個々の単位電極部１０ｕがある程度小さい方が、液晶分子の配向状態を制御し易いからである。即ち、１つの画素電極を１つの大きな単位電極部により構成した場合と比較して、液晶分子の配向を正確に制御し易いからである。なお、上記のように、１つのサブ画素領域ＳＧは、相互に隣接する前記データ線間の領域であって、単一のスイッチング素子及び当該単一のスイッチング素子に電気的に接続された画素電極が形成された領域である。
【００５３】
また、画素電極１０は、下側基板１上にマトリクス状に配列されており、このうち、Ｙ方向に列をなす画素電極１０群は、１本のデータ線３２に夫々ＴＦＤ素子２１を介して共通に接続されている。また、Ｘ方向に列をなす画素電極１０群は、夫々上側基板２における１本の透明電極８（走査線）と対向している。ここで、透明電極８には、各単位電極部１０ｕの略中心に対応する位置に多角形の平面形状を有する開口８ａが形成されている。このように、透明電極８に開口８ａを形成することにより、初期配向状態で垂直配向を呈する液晶分子の傾倒方向を規制することが可能となる。即ち、素子基板９１とカラーフィルタ基板９２との間に電圧を印加すると、開口８ａと各単位電極部１０ｕの相互作用により、各単位電極部１０ｕの領域の電界が制御され、液晶分子が放射状に配向した領域が形成される。これにより、第１実施形態に係る液晶表示装置１００では、視野角依存性が抑制され、広視野角化が可能となっている。
【００５４】
続いて、図６（ａ）及び（ｂ）を参照して、画素電極１０とＴＦＤ素子２１とを電気的に接続するコンタクトホール１７ａ付近の断面構成について説明する。なお、以下では、図２で説明した要素については同一の符号を付し、その説明を簡略化又は省略する。
【００５５】
図６（ａ）において、下側基板１の内面上には、ＴＦＤ素子２１、及び補助電極７０の要素となる第１接続部７０ｃが形成されている。ＴＦＤ素子２１は、データ線３２に電気的に接続されている。ここで、図６（ｂ）を参照して、ＴＦＤ素子２１の詳細な構成について説明する。なお、図６（ｂ）では、便宜上、そのＴＦＤ素子２１に接続されるデータ線３２も示す。
【００５６】
ＴＦＤ素子２１は、第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂから構成される。第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂは、タンタルタングステンなどを主成分とする島状の第１金属膜３２２と、この第１金属膜３２２の表面を陽極酸化することによって形成された絶縁膜３２３と、この表面に形成されて相互に離間した第２金属膜３１６、３３６とを有する。このうち、第２金属膜３１６、３３６は、クロム等の同一導電膜をパターニングしたものであり、前者の第２金属膜３１６は、データ線３２からＴ字状に分岐したものが用いられる一方、後者の第２金属膜３３６は、画素電極１０の第２接続部分１０ｚに接続するために用いられる。
【００５７】
ここで、ＴＦＤ素子２１のうち、第１のＴＦＤ素子２１ａは、データ線３２の側からみると順番に、第２金属膜３１６／絶縁膜３２３／第１金属膜３２２となって、金属／絶縁体／金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第２のＴＦＤ素子２１ｂは、データ線３２の側からみると順番に、第１金属膜３２２／絶縁膜３２３／第２金属膜３３６となって、第１のＴＦＤ素子２１ａとは逆向きの構造を採る。このため、第２のＴＦＤ素子２１ｂの電流−電圧特性は、第１のＴＦＤ素子２１ａの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、ＴＦＤ素子２１は、２つのＴＦＤを互いに逆向きに直列接続した形となるため、１つの素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
【００５８】
また、図６（ａ）に示すように、下側基板１、ＴＦＤ素子２１、データ線３２及び第１接続部７０ｃの内面上には、コンタクトホール１７ａを有するオーバーレイヤー１７が所定厚さにて形成されている。オーバーレイヤー１７の内面上には、画素電極１０が形成されている。画素電極１０の第２接続部分１０ｚは、その近傍に位置する単位電極部１０ｕの一端側からコンタクトホール１７ａの位置まで形成されている。また、図６（ａ）及び（ｂ）に示すように、第２接続部１０ｚは、コンタクトホール１７ａ内まで形成されており、ＴＦＤ素子２１の第２金属膜３３６に電気的に接続されている。こうして、素子基板９１では、画素電極１０がＴＦＤ素子２１を介してデータ線３２に電気的に接続されている。
【００５９】
次に、図５及び図７を参照して、本発明の第１実施形態に係る画素容量の増加方法について説明する。図７（ａ）は、図５における切断線Ｘ３−Ｘ４に沿った部分断面図であると共に、図７（ｂ）は、図５における切断線Ｘ５−Ｘ６に沿った部分断面図である。それらの各部分断面図は、本発明の補助電極部の位置などを最もよく示している部分断面図である。なお、図７は、素子基板９１を正面方向（即ち、図２における上方）から観察したときの素子基板９１の構成を示している。よって、以下では、図２で説明した要素等についての説明は省略する。
【００６０】
第１実施形態の液晶表示装置１００は、上記したように垂直配向方式の液晶表示装置であり、液晶分子の配向状態を制御し易くするため、各単位電極部１０ｕを略多角形の平面形状に形成している。このため、ＴＮなどの液晶を有する水平配向方式の液晶表示装置における画素電極と比べて、一般的に画素電極の面積は小さくなっている。ここで、液晶表示装置において、画素電極の面積が小さくなると、当該画素電極と液晶との対向面積が小さくなるので、画素容量は小さくなる。そして、画素容量が小さくなると、表示品質の低下、例えば、コントラスト低下、透過率低下、駆動電圧低下、焼き付きの発生、歩留まり低下、及び信頼性低下等の不具合を招きやすくなる。このため、そのような不具合の発生を防止して表示品質の向上を図るためには、何らかの方法により画素電極の面積を増やして、画素容量を増加する必要がある。
【００６１】
そこで、第１実施形態では、画素電極１０自体の面積を構成上大きくすることはできないので、画素電極１０とは別の補助電極を所定位置に設け、且つ、その補助電極を画素電極１０と同電位にすることで付加容量を形成し、これにより画素容量の実質的な増加を図る。
【００６２】
以下に、その画素電極１０の容量の増加方法の概要について述べる。図５において、画素電極１０ａに着目した場合、データ線３２ａ又は３２ｂと、第１接続部分１０ｃとの間付近であって、且つ、Ｙ方向に相隣接する単位電極部１０ｕの間付近には、画素電極１０の形成されていない領域Ｅ２が形成されている。また、ＴＦＤ素子２１近傍に位置する単位電極部１０ｕの一辺１０ｙと、画素電極１０の第２接続部分１０ｚとの間付近には、画素電極１０の形成されていない領域Ｅ３が形成されている。このため、かかる領域Ｅ２及びＥ３に対応する位置に補助電極を形成すれば、当該補助電極を、オーバーレイヤー１７を介して液晶層４に対向させることができる。また、かかる補助電極に画素電極１０ａと同電位の電位を印加することにより、その部分において画素電極１０の容量とは別の新たな容量が形成される。つまり、上記領域Ｅ２及びＥ３に補助電極を形成することにより、画素電極１０ａの容量に補助電極の容量が付加されるので、当該画素電極１０ａの容量を実質的に増加することができる。
【００６３】
そのような考えに基づき、第１実施形態では、下側基板１上のサブ画素領域ＳＧ内に、データ線３２と同一の導電材料（例えば、クロムなど）からなる補助電極７０を形成する。このように、補助電極７０をデータ線３２と同一の導電材料で形成することにより、データ線３２を形成する工程で補助電極７０を形成することができ、余計な工程を増やさなくてすむという利点がある。補助電極７０は、図５に示すように、複数の補助電極部７０ａと、１つの補助電極部７０ｂと、第１接続部７０ｃと、第２接続部７０ｄと、を有している。それらの要素は一体的に形成されおり、その各々の要素は繋がっている。なお、以下では、必要に応じて、画素電極１０ａに対応する補助電極７０に着目して説明する。
【００６４】
各補助電極部７０ａは、領域Ｅ２に形成される（図５の網掛けで示すハッチングで示す部分）。このため、各補助電極部７０ａは、図７（ａ）にも示すように、断面視した状態で１つのサブ画素領域ＳＧ内において相隣接する単位電極部１０ｕの間に対応する位置に形成されている。さらに、各補助電極部７０ａは、図７（ｂ）にも示すように、断面視した状態でデータ線３２と第１接続部分１０ｃとの間に対応する位置に形成されている。また、図７（ｂ）に示すように、データ線３２と各補助電極部７０ａとの間はそれらの間に寄生容量が生じるのを防止するために、所定の間隔Ｄ１に設定されている。
【００６５】
補助電極部７０ｂは、領域Ｅ３に形成される（図５の網掛けで示すハッチングで示す部分）。このため、補助電極部７０ｂは、図７（ａ）に示すように、画素電極１０ａの第２接続部分１０ｚと、その近傍に位置する単位電極部１０ｕとの間に対応する位置に形成されている。
【００６６】
第１接続部７０ｃ（図５の横線で示すハッチングで示す部分）は、できる限り画素電極１０の開口率の低下を招かないように引き回すのが好ましい。本例の第１接続部７０ｃは、画素電極１０ａの単位電極部１０ｕの幅方向の略中心に、且つ、サブ画素領域ＳＧ内においてＴＦＤ素子２１から離れた場所に位置する第１接続部分１０ｃからＴＦＤ素子２１近傍に位置する単位電極部１０ｕの一辺１０ｙに対応する位置まで延在してなる。第１接続部７０ｃの線幅は、画素電極１０ａの第１接続部１０ｃの線幅と略同一になっている。このように、第１接続部７０ｃを上記の位置に形成することにより、当該第１接続部７０ｃとデータ線３２ａ及び３２ｂとの距離が離れるため、それらの間に夫々寄生容量が生じるのを防止でき、これにより表示品位の低下を招くのを防止できる。
【００６７】
第２接続部７０ｄ（図５の縦線で示すハッチングで示す部分）は、補助電極部７０ｂの一端側からコンタクトホール１７ａの位置まで延在してなり、図５及び図７（ａ）に示すように、ＴＦＤ素子２１に電気的に接続されている。このため、データ線３２側からＴＦＤ素子２１を介して第２接続部７０ｄへ、即ち補助電極７０へ画素電極１０ａと同電位の電位を付与することができる。
【００６８】
以上に述べた補助電極７０において、各補助電極部７０ａ及び補助電極部７０ｂは、画素電極１０と重ならない位置に形成されており、それらはオーバーレイヤー１７を介して液晶層４に対向している。その一方、第１接続部７０ｃ及び第２接続部７０ｄは、画素電極１０ａと重なる位置に形成されている。
【００６９】
したがって、画素電極１０の面積を実質的に増加することになる補助電極７０の要素は、各補助電極部７０ａと補助電極部７０ｂである。各補助電極部７０ａと補助電極部７０ｂは、画素電極１０と同電位の電位が印加されるので、画素電極１０の容量に、各補助電極部７０ａ及び補助電極部７０ｂの容量を付加することができる。即ち、画素電極１０の容量を実質的に増加することができる。
【００７０】
次に、画素電極１０の容量に対して付加される補助電極７０の容量の規定方法について述べる。
【００７１】
１つの画素電極１０の容量ＣＬＣは、一般的な静電容量の式より、
ＣＬＣ＝（ε０×εＬＣ×ＳＰ）／ｄＬＣ      （式１）
で表される。上記の式１において、「ＣＬＣ」は、１つの画素電極１０の容量、即ち液晶容量を示している。「ε０」は、真空の誘電率を示している。「εＬＣ」は、液晶層４の比誘電率を示している。「ＳＰ」は、画素電極１０の面積を示している。「ｄＬＣ」は、液晶層４の厚さ、即ちセルギャップを示している。
【００７２】
この画素電極１０の容量に付加される補助電極７０の容量Ｃａｄｄは、
Ｃａｄｄ＝（εＬＣ×ｄＯＶＬ＋εＯＶＬ×ｄＬＣ）／（ε０×εＬＣ×εＯＶＬ×Ｓａｄｄ）  （式２）
で表される。上記の式２において、「Ｃａｄｄ」は、補助電極７０の容量、具体的には各補助電極部７０ａの容量の総和（本例では、４つの補助電極部７０ａの各容量の総和に相当）と補助電極部７０ｂの容量との和を示している。「ｄＯＶＬ」は、オーバーレイヤー１７の厚さを示している。「εＯＶＬ」は、オーバーレイヤー１７の比誘電率を示している。「Ｓａｄｄ」は、各補助電極部７０ａの面積の総和（本例では、４つの補助電極部７０ａの各面積の総和に相当）と補助電極部７０ｂの面積との和を示している。上記の式２において、その他の要素は上記の式１の要素と同様である。
【００７３】
よって、第１実施形態では、１つのサブ画素領域ＳＧ内において、１つの画素電極１０の容量ＣＬＣに対して、補助電極７０の容量Ｃａｄｄが付加される。よって、その分、画素電極１０の容量を実質的に増加させることができ、表示品質の向上を図ることができる。
【００７４】
[第２実施形態]
次に、図８等を参照して、第２実施形態に係る画素容量の増加方法について説明する。
【００７５】
図８は、第２実施形態の素子基板９３における画素電極等のレイアウトを示しており、第１実施形態の図５に対応する部分平面図である。なお、図５において、画素電極５０ａに対応する補助電極８０に着目した場合、網掛けのハッチングで示す部分は補助電極部８０ａ及び８０ｂであり、横線のハッチングで示す部分は第１接続部８０ｃであり、縦線のハッチングで示す部分は第２接続部８０ｄである。また、図８における切断線Ｘ７−Ｘ８に沿った断面図は、図５における切断線Ｘ１−Ｘ２に沿った断面図、即ち図６（ａ）に示される断面図に略対応している。また、図８における切断線Ｘ９−Ｘ１０に沿った断面図は、図５における切断線Ｘ３−Ｘ４に沿った断面図、即ち図７（ａ）に示される断面図に略対応している。また、図８における切断線Ｘ１１−Ｘ１２に沿った断面図は、図５における切断線Ｘ５−Ｘ６に沿った断面図、即ち図７（ｂ）に示される断面図に略対応している。
【００７６】
第２実施形態に係る画素容量の増加方法は、第１実施形態と同様である。但し、第２実施形態は、主として、画素電極の要素となる単位電極部、及び、補助電極の形状が第１実施形態と異なっており、その他の構成などは第１実施形態と同様である。
【００７７】
まず、図５及び図８を対比して第１実施形態の画素電極１０と第２実施形態の画素電極５０とを比較すると、第１実施形態では、画素電極１０の単位電極部１０ｕを多角形に形成しているのに対し、第２実施形態では、画素電極５０の単位電極部５０ｕを図示のような形状、即ち第１実施形態の単位電極部１０ｕの形状をベースに、さらにその周縁部に複数の凸部を設けた形状に形成している。このため、第２実施形態の画素電極５０は、その凸部の分だけ第１実施形態の画素電極１０より面積が若干大きくなっており、その分開口率が向上している。第２実施形態における画素電極５０のその他の要素の構成、即ち第１接続部分５０ｃ及び第２接続部分５０ｚの構成は、第１実施形態の第１接続部分１０ｃ及び第２接続部分１０ｚの構成と同一である。
【００７８】
続いて、第２実施形態の補助電極８０と第１実施形態の補助電極７０とを比較する。第２実施形態の補助電極８０の基本的な構成及び位置などは、第１実施形態の補助電極７０と略同様である。即ち、第２実施形態の補助電極８０は、複数の補助電極部８０ａと、補助電極部８０ｂと、第１接続部８０ｃと、第２接続部８０ｄとを有している。それらの要素は一体的に形成されており、その各々の要素は繋がっている。
【００７９】
但し、第２実施形態では、画素電極５０の単位電極部５０ｕの形状が第１実施形態と異なっているので、それに応じて、補助電極部８０ａの形状も第１実施形態の補助電極部７０ａの形状と異なっている。即ち、各補助電極部８０ａの周縁部の一部には、画素電極５０の単位電極部５０ｕの形状を反映した凹凸が形成されている。なお、各補助電極部８０ａは、画素電極５０とは重なり合っていない。また、第２実施形態では、補助電極部８０ｂの線幅を第１接続部８０ｃ及び第２接続部８０ｄと同一の線幅に形成しており、当該補助電極部８０ｂの面積は、第１実施形態の補助電極部７０ｂの面積と比べて小さくなっている。なお、補助電極部８０ｂは、画素サイズなどに応じて、第１実施形態の補助電極部７０ｂのように大きく形成することも可能である。
【００８０】
以上の構成を有する第２実施形態の液晶表示装置では、補助電極部８０ａと補助電極部８０ｂがオーバーレイヤー１７を介して液晶層４に対向する一方、第１接続部８０ｃと第２接続部８０ｄは、画素電極５０と重なり合っている。
【００８１】
したがって、画素電極５０の面積を実質的に増加することになる補助電極８０の要素は、補助電極部８０ａと補助電極部８０ｂであり、その分、画素電極５０の面積を実質的に大きくすることができる。よって、第１実施形態と同様に、画素電極５０の容量を実質的に増加させることができ、表示品質の向上を図ることができる。
【００８２】
[第３実施形態]
次に、図９及び図１０を参照して、第３実施形態に係る画素容量の増加方法について説明する。図９は、第３実施形態の素子基板９５における画素電極等のレイアウトを示しており、第１実施形態の図５に対応する部分平面図である。
【００８３】
第３実施形態に係る画素容量の増加方法は、第１及び第２実施形態と同様である。但し、第３実施形態は、主に画素電極の形状等が第１及び第２実施形態と異なっており、そのため補助電極の形状及び形成する位置などが第１及び第２実施形態と異なっている。
【００８４】
その概要を述べると、第３実施形態では、サブ画素領域ＳＧ内に画素電極を略矩形状に形成し、その画素電極内に複数の開口を設ける。そして、その開口内等に補助電極を形成して、その補助電極を画素電極と同電位にする。これにより、画素電極の容量の実質的な増加を図る。
【００８５】
以下、第３実施形態の構成等について説明する。図９において、下側基板１上には、データ線３２、ＴＦＤ素子２１、及び、補助電極９０が形成されている。データ線３２は、一定の間隔をおいて且つＹ方向に延在するように形成されている。データ線３２と当該データ線３２近傍の補助電極９０との間は、当該データ線３２と補助電極９０との間に寄生容量が生じないように所定の間隔Ｄ２に設定されている。ＴＦＤ素子２１及び補助電極９０は、各サブ画素領域ＳＧ内（斜線で示すハッチング内）に形成されている。補助電極９０は、後述する画素電極６０の開口６０ｔ及び６０ｖ内等に形成されている。下側基板１、ＴＦＤ素子２１、データ線３２及び補助電極９０の上には、オーバーレイヤー１７が形成されている。オーバーレイヤー１７は、各サブ画素領域ＳＧ内の隅の位置にコンタクトホール１７ａを有している。オーバーレイヤー１７上であって且つサブ画素領域ＳＧ内には、略矩形状の形状をなす画素電極６０が形成されている。
【００８６】
画素電極６０は、複数の開口６０ｓ、６０ｔ、６０ｕ、６０ｖを有している。ここで、１つの画素電極６０と当該画素電極６０にＸ方向に隣接する他の画素電極６０とに着目した場合、当該１つの画素電極６０の開口６０ｕと、当該他の画素電極６０の開口６０ｔ及び６０ｖとを組み合わせて構成される開口は、くの字状の形状をなしている。また、画素電極６０は、コンタクトホール１７ａの位置に接続部６０ｃを有しており、当該接続部６０ｃはコンタクトホール１７ａ内まで形成されている。このため、接続部６０ｃは、コンタクトホール１７ａを通じてＴＦＤ素子２１と電気的に接続されている。こうして、素子基板９５では、画素電極６０がＴＦＤ素子２１を介してデータ線３２に電気的に接続されている。
【００８７】
ここで、本発明の特徴をなす補助電極９０の詳細な構成について説明する。
【００８８】
補助電極９０は、補助電極部９０ａと、補助電極部９０ｂと、第１接続部９０ｃと、第２接続部９０ｄとを有している。それらの要素は一体的に形成されており、それらの要素は繋がっている。補助電極部９０ａは、画素電極６０の開口６０ｔ内に形成されている（図９の網掛けで示すハッチングで示す部分）。補助電極９０ｂは、画素電極６０の開口６０ｖ内に形成されている（図９の網掛けで示すハッチングで示す部分）。第１接続部９０ｃは、補助電極部９０ａと補助電極部９０ｂとの間に配置されている（図９の横線で示すハッチングで示す部分）。このため、第１接続部９０ｃは、画素電極６０と重なり合っており、その重なり合う部分は、表示に寄与しない領域となっている。第２接続部９０ｄは、補助電極部９０ｂとＴＦＤ素子２１の第２金属膜３３６との間に配置されている（図５の縦線で示すハッチングで示す部分）。第２接続部９０ｄも、第１接続部９０ｃと同様に画素電極６０と重なり合っており、その重なり合う部分は、表示に寄与しない領域となっている。また、第２接続部９０ｄは、ＴＦＤ素子２１の第２金属膜３３６に電気的に接続されている。このため、データ線３２側からＴＦＤ素子２１を介して第２接続部９０ｄへ、即ち補助電極９０へ画素電極６０ａと同電位の電位を付与することができる。
【００８９】
ここで、図１０の断面図を参照して、補助電極部９０ｂと画素電極６０との位置関係、及び、第３実施形態に係る液晶分子の配向制御の方法について述べる。図１０は、図９における切断線Ｘ１３−Ｘ１４に沿った断面図であり、本発明の補助電極部の位置関係などを最もよく示している断面図である。なお、図１０では、液晶分子の配向制御の方法を説明するために、カラーフィルタ基板９２側の構成も示している。また、図１０は、素子基板９５を正面方向（即ち、図２における上方に相当）から観察したときの素子基板９５の構成を示している。なお、以下において、第１実施形態の素子基板９１と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。
【００９０】
下側基板１の内面上には、補助電極部９０ｂ及びデータ線３２が形成されている。補助電極部９０ｂ及びデータ線３２の内面上には、オーバーレイヤー１７が形成されている。オーバーレイヤー１７の内面上には、画素電極６０が形成されている。特に、補助電極部９０ｂは、断面視した状態で画素電極６０の開口６０ｖに対応する位置に形成されている。なお、補助電極部９０ａ及び画素電極６０の開口６０ｔを断面視したときの、それらの位置関係については、図１０の断面図において、補助電極部９０ｂを補助電極部９０ａに、開口６０ｖを開口６０ｔに夫々置き換えた構成と略同様の構成となる。つまり、補助電極部９０ａは、断面視した状態で画素電極６０の開口６０ｔに対応する位置に形成されている。一方、上側基板２の内面上には、着色層６Ｒが形成されている。上側基板２及び着色層６Ｒ等の内面上には、オーバーコート層１８が形成されていると共に、オーバーコート層１８の内面上には、透明電極８が形成されている。透明電極８は、複数の開口８ｂを有している。
【００９１】
以上の構成を有する第３実施形態の液晶表示装置では、図９の平面図に示すように、透明電極８の開口８ｂと画素電極６０の開口とが交互に形成されている。図１０に示す例では、画素電極６０の開口６０ｖの左右の位置に透明電極８の開口８ｂが夫々形成されている。このため、素子基板９５とカラーフィルタ基板９２との間に一定の電位が付与されると、透明電極８の開口８ｂ及び画素電極６０の開口６０ｖ等において斜め電界が生じて、液晶分子４ａの傾倒方向が規制される。即ち、この場合、初期配向状態で垂直配向を呈する液晶分子４ａは、その斜め電界によって素子基板９５及びカラーフィルタ基板９２の基板面に対して略平行に傾倒することになる。
【００９２】
以上に述べた補助電極９０において、補助電極部９０ａ及び補助電極部９０ｂは、画素電極６０の開口６０ｔ及び６０ｖに夫々形成されており、画素電極６０と重ならない位置に形成されている。このため、補助電極部９０ａ及び補助電極部９０ｂは、オーバーレイヤー１７を介して液晶層４に対向している。その一方、第１接続部９０ｃ及び第２接続部９０ｄは、上記したように画素電極６０と重なる位置に形成されている。
【００９３】
したがって、補助電極部９０ａと補助電極部９０ｂとにより、画素電極６０の容量を実質的に増加することができ、第１及び第２実施形態と同様の作用効果を得ることができる。
【００９４】
［電子機器］
次に、本発明の第１実施形態による液晶表示装置１００を電子機器の表示装置として用いる場合の実施形態について説明する。なお、第２及び第３実施形態の液晶表示装置も、当該電子機器の表示装置に適用可能である。
【００９５】
図１１は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００と、これを制御する制御手段４１０とを有する。ここでは、液晶表示装置１００を、パネル構造体４０３と、半導体ＩＣなどで構成される駆動回路４０２とに概念的に分けて描いてある。また、制御手段４１０は、表示情報出力源４１１と、表示情報処理回路４１２と、電源回路４１３と、タイミングジェネレータ４１４と、を有する。
【００９６】
表示情報出力源４１１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ４１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路４１２に供給するように構成されている。
【００９７】
表示情報処理回路４１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路４０２へ供給する。駆動回路４０２は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路４１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【００９８】
次に、本発明の第１実施形態に係る液晶表示装置１００等を適用可能な電子機器の具体例について図１２を参照して説明する。
【００９９】
まず、第１実施形態に係る液晶表示装置１００を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図１２（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示パネルを適用した表示部７１３とを備えている。
【０１００】
続いて、第１実施形態に係る液晶表示装置１００を、携帯電話機の表示部に適用した例について説明する。図１２（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明に係る液晶表示装置１００を適用した表示部７２４を備える。
【０１０１】
なお、本発明に係る液晶表示装置１００等を適用可能な電子機器としては、図１２（ａ）に示したパーソナルコンピュータや図１２（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【図面の簡単な説明】
【０１０２】
【図１】第１実施形態に係る液晶表示装置の電極及び配線の構成を示す平面図。
【図２】第１実施形態に係る液晶表示装置の断面構成を示す。
【図３】第１実施形態に係る素子基板の電極及び配線の構成等を示す平面図。
【図４】第１実施形態に係るカラーフィルタ基板の電極の構成を示す平面図。
【図５】第１実施形態に係る画素容量の増加方法を説明する平面図。
【図６】第１実施形態の素子基板におけるコンタクトホール付近の構成を示す断面図。
【図７】第１実施形態に係る画素容量の増加方法を説明する断面図
【図８】第２実施形態に係る画素容量の増加方法を説明する平面図
【図９】第３実施形態に係る画素容量の増加方法を説明する平面図
【図１０】第３実施形態に係る画素容量の増加方法を説明する断面図
【図１１】本発明に係る液晶表示装置を適用した電子機器の回路ブロック図。
【図１２】本発明に係る液晶表示装置を適用した電子機器の例。
【符号の説明】
【０１０３】
１  上側基板、  ２  下側基板、  ３  シール部材、  ６  着色層、  ７  導通部材、  ８  走査電極、  ８ａ、８ｂ  開口、  １０、５０、６０  画素電極、  ７０、８０、９０  補助電極、  ３１  走査線、  ３２  データ線、  ２１  ＴＦＤ素子、  ９２  カラーフィルタ基板、  ９１、９３、９５  素子基板、  １００  液晶表示装置
【図１】
2006098706.tif 000003
【図２】
2006098706.tif 000004
【図３】
2006098706.tif 000005
【図４】
2006098706.tif 000006
【図５】
2006098706.tif 000007
【図６】
2006098706.tif 000008
【図７】
2006098706.tif 000009
【図８】
2006098706.tif 000010
【図９】
2006098706.tif 000011
【図１０】
2006098706.tif 000012
【図１１】
2006098706.tif 000013
【図１２】
2006098706.tif 000014