(57)【要約】      （修正有）【課題】小型の半田ボールを利用して通常より多くの半田ボールを搭載し、半田ボールのレイアウトを効率よくする半導体装置を提供する。【解決手段】インターポーザ６に半田ボール７を搭載する半導体装置おいて、規格で定めたサイズより小さい半田ボールを、インターポーザの半田ボール搭載面上に引かれた回路配線上の半田ボール用電極に高密度に搭載する。【選択図】図１
2006324454.tif 000002
【特許請求の範囲】
【請求項１】
インターポーザに半田ボールを搭載する半導体装置おいて、
規格で定めたサイズより小さい前記半田ボールを、前記インターポーザの前記半田ボール搭載面上に引かれた回路配線上の前記半田ボール用電極に高密度に搭載することを特徴とする半導体装置。
【請求項２】
前記半田ボールはφ０．５ｍｍより小さいであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記インターポーザの前記半田ボール搭載面上に同じ電気信号のための前記半田ボール用電極を複数設けて前記半田ボールを搭載しエリアとし、前記エリアを複数設けることを特徴とする半導体装置。
【請求項４】
前記エリアの前記半田ボール用電極に２つ以上の前記半田ボールの搭載を行うか否かの選択をすることで、前記インターポーザの前記半田ボール搭載面にパターンを形成することを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記パターンは、前記半導体装置を取り付けるマザーボードの回路配線に合わせて前記半田ボールの搭載位置を選択することを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記パターンは、前記半導体装置を取り付けるマザーボードとの間に注入するアンダーフィルの塗布範囲を制御するように前記半田ボールの搭載位置を選択することを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のインターポーザに半田ボールを搭載するときの半田ボールのレイアウトの技術に関する。
【背景技術】
【０００２】
今日、携帯電話などの小型の携帯機器に使用される半導体装置は、高密度実装、実装高さ制限などの制約を受ける。そのため、半導体装置のパッケージとして、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージを採用する半導体装置が多い。
【０００３】
図６（ａ）は従来のＢＧＡパッケージを示す側面図である。ＢＧＡパッケージの半導体装置符号１には、インターポーザ２の上部には集積回路３などが実装されている。また、図６（ｂ）の底面図にもあるように、インターポーザ２の底面部に互いに等間隔になるように電極部（図示せず）が形成され、この電極部上に、半田ボール４が設けられている。
【０００４】
ＢＧＡパッケージの半導体装置１とマザーボード（半導体装置１搭載する基板：図示しない）は、半田ボール４により接続する。その後ＢＧＡパッケージの半導体装置１とマザーボード（基板）の間にアンダーフィルを注入して接合強度を向上させる。
【０００５】
特許文献１では、ＢＧＡパッケージの半導体装置の入出力ピン数の増大、多ピン化に伴いＢＧＡパッケージのサイズが大きくなると、マザーボード（基板）とＢＧＡパッケージの半導体装置間での、熱膨張率の違いにより接続部に応力が発生する。このような接続部の応力をランドの形状と半田ボールにより抑制するＢＧＡパッケージの実装技術が提案されている。
【０００６】
特許文献２では、リフロー時の加熱によって、インターポーザが伸長する。その場合、インターポーザの隣接するランドが、常温時において等間隔のピッチに形成されているので、インターポーザの中心から外れたランド、チップの半田ボールとの間に位置ずれが発生する。この位置ずれは、チップの中心から離間するにしたがい漸次大きくなり、中心から最も遠い半田ボールとランドおよび半田ボールとランドとの間で最大になる。これら半田ボールとランド間の半田の断面積が小さくなる。また、半田ボールとランドに応力が集中し、破断し易くなり、接続不良になるおそれがある。そのため、インターポーザの中心から外周に向かうランド間のピッチを漸減させ、また、インターポーザの中心から外周に向かってランドの面積を漸増させて、リフロー時の温度が加わり、インターポーザの中心から外周に向かってランドの幅が拡がってもチップの電極がランドの位置から大きく外れない提案がされている。
【０００７】
特許文献３では、チップ支持面と反対側の面に設ける外部端子用バンプランドの設置ピッチが既に決まっている。そのような場合ＢＧＡ基板にチップをフリップチップ接続すると、半導体チップの表面電極のピッチが任意であると、ＢＧＡ基板のスルーホール配置や配線レイアウトが複雑化する。そこで半導体装置のチップ支持基板に、バンプ電極搭載用端子が外部端子搭載用端子の１／２または整数倍の設置ピッチで設け、バンプ電極搭載用端子と外部端子搭載用端子とが相互に規則性を有した配置で設けられていることにより、接続パターンやスルーホールを規則性を持たせて引き出すことを可能にするフリップチップ接続の半導体装置およびその製造方法が提案されている。
【特許文献１】特開平１１−３４０３５５号公報
【特許文献２】特開平１０−０２２３４１号公報
【特許文献３】特開２００１−２０３２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、携帯機器のように小型の機器では、部品実装高さが制限されることがある。そのため、半導体装置の高さを低くするためには部品の高さと、基板厚（例えばインターポーザとマザーボードの厚さ）、半田ボール径を小さくすることが必要である。
【０００９】
ところが、部品、基板厚は予め製造効率を上げるために規格などで定められている。例えば、設計上で半田ボール径を小さくすることはできるが、従来、直径０．５ｍｍ（以下、φ０．５ｍｍ）の半田ボール径が最小の規格値であるため、規格値以下の半田ボール径での設計をすることはしない。また、規格外のため落下試験、衝撃試験等で半導体装置がマザーボード（基板）から脱落しやすくなるなどの問題がある。さらに、上記の説明したようにＢＧＡパッケージなどは、半田ボールのサイズやピッチが規格により規定されているために取付け方法が限定されてしまうとういう問題がある。
【００１０】
特許文献１〜２によれば、環境変化により基板に発生するインターポーザの伸長などの変化に耐えるため実装技術について記載されているが、半田ボールを利用したレイアウトについての記載はない。また、特許文献３では、基板レイアウトについての記載はあるが、半田ボールを利用したレイアウトの方法についての記載はない。
【００１１】
本発明は上記のような実情に鑑みてなされたものであり、小型の半田ボールを利用して通常より多くの半田ボールを搭載する。また、半田ボールのレイアウトを効率よくする半導体装置に半田ボールの実装方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の態様のひとつである半導体装置は、インターポーザに半田ボールを搭載する半導体装置であって、規格で定めたサイズより小さい上記半田ボールを、上記インターポーザの上記半田ボール搭載面上に引かれた回路配線上の上記半田ボール用電極に高密度に搭載する構成とする。
【００１３】
好適には、上記半田ボールは少なくともφ０．５ｍｍ以下であってもよい。
好適には、上記インターポーザの上記半田ボール搭載面上に同じ電気信号のための上記半田ボール用電極を複数設けて上記半田ボールを搭載しエリアとし、上記エリアを複数設ける構成としてもよい。
【００１４】
本発明の態様のひとつである半導体装置は、上記エリアの上記半田ボール用電極に２つ以上の上記半田ボールの搭載を行うか否かの選択をすることで、上記インターポーザの上記半田ボール搭載面にパターンを形成する構成としてもよい。
【００１５】
好適には、上記パターンは、上記半導体装置を取り付けるマザーボードの回路配線に合わせて上記半田ボールの搭載位置を選択する構成としてもよい。
好適には、上記パターンは、上記半導体装置を取り付けるマザーボードとの間に注入するアンダーフィルの塗布範囲を制御するように上記半田ボールの搭載位置を選択してもよい。
【００１６】
上記構成により、半導体装置のインターポーザ上に半田ボールを柔軟に搭載でき、設計効率よくレイアウトすることができる。
【発明の効果】
【００１７】
半田ボール径を小さくすることで、半導体装置の高さを低くすることができ、アンダーフィル材をエリア分けして塗布することが簡単にできる。さらに、半田ボール同士の空きスペースを利用して、マザーボードへの基板配線（パターン）の引き回しを効果的にできる。
【発明を実施するための最良の形態】
【００１８】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（実施例１）
図１はＢＧＡパッケージの半導体装置を示した図である。（ａ）は従来のＢＧＡパッケージで使用していた半田ボール５（φ０．５ｍｍ、ピッチ０．８ｍｍ）のインターポーザ６への搭載を示している。図１（ｂ）は本発明実施の半田ボール５より小さい半田ボール７（φ０．２５ｍｍ、ピッチ０．４ｍｍ）を使用したＢＧＡパッケージを示した図である。このように半田ボールを小型化することで、規格に準拠したＢＧＡパッケージの半導体装置の高さより低く半導体装置１をマザーボード（基板）に搭載することができる。また、半田ボールを小さくしたことでより多くの半田ボールをインターポーザ６上に搭載することが可能になる。その結果、半導体装置とその半導体装置１を取り付けるマザーボードとの接合強度が向上する。
【００１９】
図２に便宜上、実際はマザーボード上に設けられている回路配線とその電極（８〜１７）をＢＧＡパッケージの半導体装置１の底面図と一緒に示す。上記説明した構成の半導体装置において、回路配線８、電極９（破線で示す）は従来の半田ボール５のサイズを使用したときのパターンを示している。そして、半田ボール５を電極９上に搭載する場合には１つしか搭載できない。しかし、半田ボール７のサイズであれば、４個の半田ボール７を搭載するスペースを確保することができる。また、１つの半田ボール５で接合するよりも接合強度が向上する。
【００２０】
ここで、同図Ａエリアに示すように４個の半田ボール７を搭載する場合には４つの電極を設ける必要がある。しかし、回路配線１０、電極１１付近のように空きスペースを作り回路配線の引き回しを容易にする場合には、必ずしも４つ分の半田ボール７を電極に用意しなくてもよくなる。回路配線１０、電極１１だけを用意すれば十分である。このように半田ボール７を１個搭載するだけでよくなるため、スペースを確保することにより回路配線を引きやすくなり、パターン設計の時間を削減することができる。
【００２１】
例えば、半田ボール７の搭載数を減らすことで、同図の回路配線１２、電極１３、回路配線１４、電極１５のように、インターポーザ６の内側からの信号を容易に引き出すことができるようになる。
【００２２】
次に、同図のＢエリアに電源ラインまたはグランド（ＧＮＤ）ラインの回路配線を引くときには、パターン１６に示すような引き回しと、Ｃエリアの信号ラインの回路配線１７を矢印方向に移動することで、回路配線１６と回路配線１７を離すことができる。図３に示すように回路配線１６がグランドラインで、回路配線１７が信号ラインであるような場合に、グランドラインと信号ラインがお互いにノイズ成分の影響を受けにくくなる。
（実施例２）
図４に半田ボール７をインターポーザ６に搭載後にアンダーフィルを注入する場合の例を示す。同図は、便宜上マザーボード（基板）とＢＧＡパッケージの半導体装置１の間に注入されるアンダーフィル１８、１９をＢＧＡパッケージの底面図と一緒に示す。また、側面図も一緒に示します。
【００２３】
アンダーフィルを注入する場合、アンダーフィルの粘度や環境によって流れ込み方が一様でないことがある。このような場合に、同図のＤエリアに示したような半田ボール７を直列に配列することでアンダーフィルの注入後の塗布範囲を制御することができる。例えば、異なる種類のアンダーフィル１８と１９を塗布する場合に、アンダーフィル１８を塗布しなければならない場所へのアンダーフィル１９の流れ込みを制御することができる。
【００２４】
Ｄエリアに示すように半田ボール７を搭載すると半田ボール５を使用したときよりも、半田ボール間が狭くなるため、アンダーフィルが半田ボール７の間を通過しにくくなり、アンダーフィルの流れを止めることができる。そのためアンダーフィルの注入場所を精度よく指定できるようになる。
【００２５】
また、図４に示すＤエリアのように直線だけではなく、図５に示すＥエリア、のように半田ボール７を配置することで複雑なアンダーフィルの注入を実現できる。
また、Ｆエリアのようにある部分を囲むように半田ボールを搭載することでアンダーフィルを塗布しないエリアを確保できる。
【００２６】
上記説明したように、半田ボールのレイアウトによりＢＧＡパッケージを使用した半導体装置の基板の設計を容易にすることができる。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【図面の簡単な説明】
【００２７】
【図１】半田ボールを小型化したＢＧＡパッケージの底面図である。（ａ）φ０．５ｍｍ（ｂ）φ０．２５ｍｍ
【図２】本発明のＢＧＡパッケージを利用した半導体装置をマザーボードに取り付けた場合の半田ボールのレイアウトを示す図である。
【図３】信号ラインとグランドライン間のノイズ成分の影響を示す図である。
【図４】アンダーフィル材の注入を制御する半田ボールのレイアウト方法を示す図である。
【図５】アンダーフィル材の注入を制御する半田ボールのレイアウト方法を示す図である。
【図６】従来のＢＧＡパッケージを示す図である。（ａ）側面図（ｂ）底面図
【符号の説明】
【００２８】
１  ・・・  半導体装置
２  ・・・  インターポーザ
３  ・・・  集積回路
４  ・・・  半田ボール
５  ・・・  半田ボール
６  ・・・  インターポーザ
７  ・・・  半田ボール（小型）
８  ・・・  回路配線（従来）
９  ・・・  電極（従来）
１０  ・・・  回路配線
１１  ・・・  電極
１２  ・・・  回路配線
１３  ・・・  電極
１４  ・・・  回路配線
１５  ・・・  電極
１６  ・・・  回路配線（グランドライン）
１７  ・・・  回路配線（信号ライン）
１８  ・・・  アンダーフィルＡ
１９  ・・・  アンダーフィルＢ
【図１】
2006324454.tif 000003
【図２】
2006324454.tif 000004
【図５】
2006324454.tif 000005
【図６】
2006324454.tif 000006
【図３】
2006324454.tif 000007
【図４】
2006324454.tif 000008