(57)【要約】【課題】  クランプ電圧を高く設定すると、負荷駆動用のＦＥＴにおける消費電力が増大し、それにより当該ＦＥＴのピーク温度も増大してしまう。【解決手段】  負荷駆動回路１は、ＦＥＴ１０、クランプ回路２０、制御回路３０、および温度測定部４０を備えている。ＦＥＴ１０は、負荷９０を駆動するためのトランジスタである。ＦＥＴ１０のゲートとドレインとの間には、クランプ回路２０が接続されている。クランプ回路２０は、ＦＥＴ１０のゲート−ドレイン間電圧が所定のクランプ電圧以下のとき、ゲートからドレインへ向かうキャリアの流れを遮断し、ゲート・ドレイン間電圧がクランプ電圧を超えるとき、ゲートからドレインへ向かうキャリアの流れを許す。制御回路３０は、温度測定部４０の出力、すなわち温度測定部４０により測定されたＦＥＴ１０の温度に基づいて、上記クランプ電圧の大きさを制御する。【選択図】  図１
2006270651.tif 000002
【特許請求の範囲】
【請求項１】
負荷を駆動する電界効果トランジスタと、
前記電界効果トランジスタのゲートとドレインとの間に接続され、前記ゲートおよび前記ドレイン間の電圧であるゲート−ドレイン間電圧が所定のクランプ電圧以下のときには前記ゲートから前記ドレインへ向かうキャリアの流れを遮断するとともに、前記ゲート−ドレイン間電圧が前記クランプ電圧を超えるときには前記キャリアの流れを許すクランプ回路と、
前記クランプ電圧の大きさを制御する制御回路と、
を備えることを特徴とする負荷駆動回路。
【請求項２】
請求項１に記載の負荷駆動回路において、
前記電界効果トランジスタの温度を測定する温度測定手段を備え、
前記制御回路は、前記温度測定手段の出力に基づいて前記クランプ電圧の大きさを制御する負荷駆動回路。
【請求項３】
請求項２に記載の負荷駆動回路において、
前記制御回路は、前記温度が所定の目標値に近づくように、前記クランプ電圧の大きさを制御する負荷駆動回路。
【請求項４】
請求項１乃至３いずれかに記載の負荷駆動回路において、
前記クランプ回路は、互いに直列に接続されたツェナーダイオードを複数含んで構成されている負荷駆動回路。
【請求項５】
請求項４に記載の負荷駆動回路において、
前記制御回路は、前記複数のツェナーダイオードのうち前記キャリアの流れの遮断に寄与するツェナーダイオードの数を変えることにより、前記クランプ電圧の大きさを変更する負荷駆動回路。
【請求項６】
請求項５に記載の負荷駆動回路において、
前記複数のツェナーダイオードの一部または全部について、当該各ツェナーダイオードと並列に接続されたトランスファゲートを備え、
前記制御回路は、前記トランスファゲートのオン／オフを切り換えることにより、当該トランスファゲートと接続された前記ツェナーダイオードが前記キャリアの流れの遮断に寄与するか否かを切り換える負荷駆動回路。
【請求項７】
請求項２乃至６いずれかに記載の負荷駆動回路において、
前記制御回路は、前記電界効果トランジスタの温度の許容上限値と前記温度測定手段により測定された最新の温度との差、前記許容上限値と前記最新の温度が測定される直前に前記温度測定手段により測定された温度との差、および現在の前記クランプ電圧の大きさに基づいて、前記クランプ電圧の大きさを制御する負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動回路に関する。
【背景技術】
【０００２】
従来の負荷駆動回路としては、例えば特許文献１に記載されたものがある。同文献に記載の負荷駆動回路は、負荷駆動用のＦＥＴ（電界効果トランジスタ）と、そのゲート・ドレイン間に接続されたクランプ回路とを備えている。クランプ回路は、上記ゲート・ドレイン間の電圧が所定のクランプ電圧を超えないように制限している。
【特許文献１】特開２００２−８４１７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
負荷駆動回路においては、負荷駆動用のＦＥＴをオフさせてから実際に負荷を流れる電流がゼロになるまでの時間である電流オフ時間が極力短いことが望ましい。かかる電流オフ時間の短縮は、クランプ電圧を高く設定することにより実現できる。しかしながら、クランプ電圧を高く設定すると、負荷駆動用のＦＥＴにおける消費電力が増大し、それにより当該ＦＥＴのピーク温度も増大してしまう。
【課題を解決するための手段】
【０００４】
本発明による負荷駆動回路は、負荷を駆動する電界効果トランジスタと、上記電界効果トランジスタのゲートとドレインとの間に接続され、上記ゲートおよび上記ドレイン間の電圧であるゲート−ドレイン間電圧が所定のクランプ電圧以下のときには上記ゲートから上記ドレインへ向かうキャリアの流れを遮断するとともに、上記ゲート−ドレイン間電圧が上記クランプ電圧を超えるときには上記キャリアの流れを許すクランプ回路と、上記クランプ電圧の大きさを制御する制御回路と、を備えることを特徴とする。
【０００５】
上述のように、電流オフ時間を短縮すべくクランプ電圧を高く設定すると、上記電界効果トランジスタのピーク温度が増大する。すなわち、これらの電流オフ時間とピーク温度とは、トレードオフの関係にある。ここで、この負荷駆動回路は、クランプ電圧の大きさを制御する制御回路を備えている。このため、上記ピーク温度が許容上限値を超えない範囲でクランプ電圧の大きさを制御することにより、ピーク温度の増大を抑制しつつ、電流オフ時間を短縮することができる。
【０００６】
上記負荷駆動回路は、上記電界効果トランジスタの温度を測定する温度測定手段を備え、上記制御回路は、上記温度測定手段の出力に基づいて上記クランプ電圧の大きさを制御してもよい。この場合、電界効果トランジスタの温度を監視しつつ制御が行われるため、高い制御精度が得られる。
【発明の効果】
【０００７】
本発明によれば、負荷駆動用トランジスタのピーク温度の増大を抑制しつつ、電流オフ時間を短縮することが可能な負荷駆動回路が実現される。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しつつ、本発明による負荷駆動回路の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【０００９】
図１は、本発明による負荷駆動回路の一実施形態を示すブロック図である。また、図２は、図１の負荷駆動回路の構成の一例を示す回路構成図である。負荷駆動回路１は、ＦＥＴ１０、クランプ回路２０、制御回路３０、温度測定部４０、ゲート制御端子５０、および負荷接続端子６０を備えている。負荷接続端子６０には、負荷９０の一端が接続されている。負荷９０の他端は、電源端子９２に接続されている。電源端子９２に与えられる電位（電源電位）は例えば１２Ｖである。
【００１０】
ＦＥＴ１０は、負荷９０を駆動するためのトランジスタである。本実施形態においてＦＥＴ１０の導電型は、Ｎ型である。ＦＥＴ１０のソースおよびドレインは、それぞれグランドおよび負荷接続端子６０に接続されている。また、ＦＥＴ１０のゲートは、抵抗素子５２を介してゲート制御端子５０に接続されている。ゲート制御端子５０は、ＦＥＴ１０のゲートを制御するための制御信号を入力する端子である。その制御信号により、ＦＥＴ１０のオン／オフが切り換えられる。
【００１１】
ＦＥＴ１０のゲートとドレインとの間には、クランプ回路２０が接続されている。すなわち、クランプ回路２０の一端がＦＥＴ１０のゲートに接続され、他端がドレインに接続されている。クランプ回路２０は、ＦＥＴ１０のゲート−ドレイン間電圧が所定のクランプ電圧以下のときには、ゲートからドレインへ向かうキャリア（本実施形態においては電子）の流れを遮断する。一方、クランプ回路２０は、ゲート−ドレイン間電圧がクランプ電圧を超えるときには、ゲートからドレインへ向かうキャリアの流れを許す。換言すれば、クランプ回路２０は、ゲート−ドレイン間電圧が上記クランプ電圧以下のときには、当該クランプ回路２０を通ってドレインからゲートへ流れようとする電流を遮断する一方で、ゲート−ドレイン間電圧がクランプ電圧を超えるときにはドレインから当該クランプ回路２０を通ってゲートへ流れようとする電流を通過させる。クランプ回路２０は、そのクランプ電圧が可変となるように構成されている。
【００１２】
クランプ回路２０は、図２に示すように、互いに直列に接続されたツェナーダイオード２２を複数（本例においては８個）含んで構成されている。ツェナーダイオード２２のツェナー電圧は、例えば７．５Ｖである。同図において８個のツェナーダイオード２２のうち４個について、各ツェナーダイオード２２と並列に接続されたトランスファゲート２４が設けられている。トランスファゲート２４は、Ｐ型のＦＥＴであり、そのソースおよびドレインがそれぞれツェナーダイオード２２のカソードおよびアノードに接続されている。また、各トランスファゲート２４のソースとゲートとの間には抵抗素子２６が接続されている。
【００１３】
かかる構成のクランプ回路２０においては、各ツェナーダイオード２２に印加される電圧がツェナー電圧以下のとき、ＦＥＴ１０のゲートからドレイン（ツェナーダイオード２２のアノードからカソード）へ向かうキャリアの流れがツェナーダイオード２２によって遮断される。ただし、トランスファゲート２４が設けられたツェナーダイオード２２は、トランスファゲート２４がオフ状態にある場合には上記キャリアの遮断に寄与する一方で、トランスファゲート２４がオン状態にある場合には上記キャリアの遮断に寄与しない。後者の場合、上記キャリアはトランスファゲート２４を通ってツェナーダイオード２２のアノードからカソードまで流れることができるからである。
【００１４】
したがって、クランプ回路２０においては、トランスファゲート２４のオン／オフを切り換えることにより、ＦＥＴ１０のゲートからドレインへと向かうキャリアの流れの遮断に寄与するツェナーダイオード２２の数を変えることができる。例えば、４つのトランスファゲート２４の全てがオフ状態にあれば、上記キャリアの流れの遮断に寄与するツェナーダイオード２２の数は８である。また、４つのトランスファゲート２４のうち１つがオン状態にあり、他の３つがオフ状態にあれば、上記キャリアの流れの遮断に寄与するツェナーダイオード２２の数は７である。このとき、クランプ回路２０のクランプ電圧は、キャリアの流れの遮断に寄与するツェナーダイオード２２のツェナー電圧の和に等しくなる。
【００１５】
制御回路３０は、クランプ回路２０のクランプ電圧の大きさを制御する。本実施形態において制御回路３０は、後述する温度測定部４０の出力、すなわち温度測定部４０により測定されたＦＥＴ１０の温度に基づいて、上記クランプ電圧の大きさを制御する。ＦＥＴ１０の温度としては、例えばジャンクション温度が用いられる。具体的には、制御回路３０は、温度測定部４０により測定されるＦＥＴ１０の温度が所定の目標値に近づくように、上記クランプ電圧の大きさを制御する。すなわち、制御回路３０は、ダイナミッククランプ期間中、上記温度が目標値近傍に保たれるようにクランプ電圧を制御している。この目標値は、ＦＥＴ１０の温度の許容上限値よりも低く設定される。ここで、許容上限値とは、ＦＥＴ１０の正常な動作が確保される温度範囲の上限値であり、例えば１５０℃である。
【００１６】
制御回路３０は、図２に示すように、スイッチ制御部３２、アドレスレジスタ３４および保持レジスタ３６を含んで構成されている。スイッチ制御部３２は、クランプ電圧の制御に用いられる制御規則が記憶された記憶回路と、クランプ回路２０のトランスファゲート２４のゲートを制御するドライバとを有している。記憶回路は、例えば、ＦＬＡＳＨまたはＲＯＭである。ドライバは、各トランスファゲート２４のゲートに接続されている。本実施形態において上記制御規則は、ＬＵＴ（ルックアップテーブル）の形で記憶されている。すなわち、スイッチ制御部３２においては、アドレスレジスタ３４により指定されたアドレスからＬＵＴの出力変数が読み出され、その出力変数に従って上記ドライバが各トランスファゲート２４のゲートに送る制御信号を生成する。
【００１７】
本例において上記制御信号の組合せは、（i）（１，１，１，１）、（ii）（０，１，１，１）、（iii）（０，０，１，１）、（iv）（０，０，０，１）、（v）（０，０，０，０）の５通りである。それぞれの組合せの意味は、次のとおりである。
（i）４つのトランスファゲート２４の全てをオフにする
（ii）４つのトランスファゲート２４のうち１つをオンにし、他の３つをオフにする
（iii）４つのトランスファゲート２４のうち２つをオンにし、他の２つをオフにする
（iv）４つのトランスファゲート２４のうち３つをオンにし、他の１つをオフにする
（v）４つのトランスファゲート２４の全てをオンにする
【００１８】
上記組合せ（i）〜（v）は、それぞれクランプ回路２０におけるキャリアの流れの遮断に寄与するツェナーダイオード２２の数が８，７，６，５，４の場合に相当する。このように、制御回路３０は、クランプ回路２０に設けられた複数のツェナーダイオード２２のうち上記キャリアの流れの遮断に寄与するツェナーダイオード２２の数を変えることにより、クランプ回路２０のクランプ電圧の大きさを変更する。そして、制御回路３０は、トランスファゲート２４のオン／オフを切り換えることにより、当該トランスファゲート２４と接続されたツェナーダイオード２２が上記キャリアの流れの遮断に寄与するか否かを切り換える。
【００１９】
また、上記ＬＵＴの入力変数は、ＦＥＴ１０の温度の許容上限値と温度測定部４０により測定された最新の温度（現在温度）との差、許容上限値と上記最新の温度が測定される直前に温度測定部４０により測定された温度（前回温度）との差、および現在のクランプ電圧の大きさの３つである。つまり、制御回路３０は、これらの入力変数に基づいて、クランプ電圧の大きさを制御する。具体的には、上述のアドレスレジスタ３４が、これらの入力変数の組合せに応じて、スイッチ制御部３２に設けられた記憶回路のアドレスを指定する。
【００２０】
このアドレスレジスタ３４は、上記現在温度を温度測定部４０から入力するとともに、上記前回温度を保持レジスタ３６から入力する。すなわち、保持レジスタ３６には、温度測定部４０により測定された最新の温度に関する情報が保持される。この情報は、次回のアドレス指定時に、前回温度としてアドレスレジスタ３４に読み込まれる。
【００２１】
図３を参照しつつ、制御回路３０によるクランプ電圧の制御の一例を説明する。同図のグラフにおいて縦軸および横軸は、それぞれクランプ電圧Ｖおよび時間ｔを表している。本例では、まず、クランプ電圧はＶ４に設定されている。その後、時間が経過するにつれて、クランプ電圧は、Ｖ５、Ｖ６、Ｖ７、Ｖ８の順に段階的に上昇するように制御される。Ｖ４、Ｖ５、Ｖ６、Ｖ７、Ｖ８は、キャリアの流れの遮断に寄与するツェナーダイオード２２の数が４，５，６，７，８の場合にそれぞれ相当する。なお、かかる制御パターンは、ＦＥＴ１０が形成される半導体基板として、シリコン基板に比べて放熱性の悪いＳＯＩ基板を用いる場合に、好適に適用することができる。
【００２２】
図１に戻って、温度測定部４０は、ＦＥＴ１０の温度を測定する温度測定手段である。この温度測定部４０は、図２に示すように、温度センサ４２、ＡＤ変換器４４および電圧／温度変換部４６を含んで構成されている。温度センサ４２は、例えば、ＦＥＴ１０の近傍に配置されたダイオードである。ＡＤ変換器４４は、アナログ値である温度センサの出力電圧をデジタル値に変換する。電圧／温度変換部４６は、ＡＤ変換器４４によってデジタル値に変換された温度センサ４２の出力電圧を入力し、それを対応する温度の情報に変換する。電圧／温度変換部４６の出力が現在温度として上述のアドレスレジスタ３４に入力される。
【００２３】
続いて、負荷駆動回路１の効果を説明する。負荷駆動回路１は、クランプ回路２０のクランプ電圧の大きさを制御する制御回路３０を備えている。このため、ＦＥＴ１０のピーク温度が許容上限値を超えない範囲でクランプ電圧の大きさを制御することにより、ピーク温度の増大を抑制しつつ、電流オフ時間を短縮することができる。
【００２４】
これに対し、特許文献１に記載の負荷駆動回路においては、クランプ電圧の大きさを制御する構成が設けられていないため、出力オフ時のダイナミッククランプ期間中、クランプ電圧は常に一定である。それゆえ、負荷駆動回路の出力電圧および出力電流は、概ね図４に示すように変化する。ここで、出力電圧は負荷駆動用のＦＥＴのドレイン側（負荷が接続されている側）での電圧であり、出力電流はそこを流れる電流である。同図において、折線Ｌ１，Ｌ２は、それぞれ出力電圧および出力電流の変化を示している。また、時刻ｔ０，ｔ１は、それぞれＦＥＴをオフした時刻、および出力電流がゼロになった時刻を表している。したがって、（ｔ１−ｔ０）が電流オフ時間である。
【００２５】
同図に示すように、ＦＥＴをオフにした瞬間、負荷が電流を流し続けようとするため、出力電圧が急激に上昇する。出力電圧がクランプ電圧を超えると、クランプ回路を通ってＦＥＴのドレインからゲートに電流が流れるようになるため、当該ＦＥＴがオンされる。それにより、負荷に蓄積されていたエネルギーがＦＥＴで消費され、やがて時刻ｔ１にて出力電流がゼロになるとともに出力電圧が電源電圧に等しくなる。
【００２６】
また、ダイナミッククランプ期間中のＦＥＴの温度変化は、概ね図５（ａ）に示すようになる。すなわち、ＦＥＴの温度は、クランプ開始から次第に上昇し、ピーク温度Ｔ０に達した後、次第に下降していく。
【００２７】
一方、負荷駆動回路１において、制御回路３０により図３に示すようにクランプ電圧を制御した場合、ダイナミッククランプ期間中のＦＥＴ１０の温度変化は、概ね図５（ｂ）に示すようになる。すなわち、ＦＥＴ１０の温度は、目標値Ｔａの近傍を推移する。これは、負荷駆動回路１において、従来の温度プロファイル（図５（ａ）参照）でＦＥＴの温度が比較的低いときにクランプ電圧が比較的大きく、ＦＥＴの温度が比較的高いときにクランプ電圧が比較的小さくなるように制御されていることに起因する。かかる制御により、ＦＥＴ１０におけるエネルギー消費が大きい状態が維持されるため、負荷９０に蓄積されていたエネルギーが短時間で消費される。それにより、電流オフ時間の短縮が実現される。
【００２８】
負荷駆動回路１は、ＦＥＴ１０の温度を測定する温度測定部４０を備え、制御回路３０は、温度測定部４０の出力に基づいてクランプ電圧の大きさを制御している。これにより、ＦＥＴ１０の温度を監視しつつ制御が行われるため、高い制御精度が得られる。ただし、負荷駆動回路１において温度測定部４０を設けることは必須ではない。例えば、制御回路３０による制御は、予め設定されたプログラムに従って実行されてもよい。
【００２９】
制御回路３０は、ＦＥＴ１０の温度が所定の目標値に近づくように、クランプ電圧の大きさを制御している。このように、ＦＥＴ１０の温度が比較的低いときにはクランプ電圧を高くしてＦＥＴ１０におけるエネルギー消費が大きくなるようにし、ＦＥＴ１０の温度が比較的高いときにはクランプ電圧を低くしてＦＥＴ１０におけるエネルギー消費が小さくなるように制御することにより、電流オフ時間を一層効果的に短縮することができる。
【００３０】
クランプ回路２０は、互いに直列に接続されたツェナーダイオード２２を複数含んで構成されている。これにより、クランプ回路２０を簡略な構成で実現することができる。
【００３１】
制御回路３０は、複数のツェナーダイオード２２のうちキャリアの流れの遮断に寄与するツェナーダイオード２２の数を変えることにより、クランプ電圧の大きさを変更している。これにより、クランプ電圧の大きさを簡略な機構で変更できる。
【００３２】
制御回路３０は、トランスファゲート２４のオン／オフを切り換えることにより、当該トランスファゲート２４と接続されたツェナーダイオード２２がキャリアの流れの遮断に寄与するか否かを切り換えている。これにより、クランプ回路の段数を容易に変更できる。
【００３３】
制御回路３０は、ＦＥＴ１０の温度の許容上限値と温度測定部４０により測定された最新の温度との差、上記許容上限値と上記最新の温度が測定される直前に温度測定部４０により測定された温度との差、および現在のクランプ電圧の大きさに基づいて、クランプ電圧の大きさを制御している。これにより、ＦＥＴ１０の温度が極力一定に保たれるような制御が高精度で実現される。
【００３４】
制御回路３０においては、ＬＵＴを参照して制御すべきクランプ電圧の大きさを決定している。これにより、高速な制御が実現されている。
【００３５】
制御回路３０の記憶回路としてＦＬＡＳＨを用いた場合、制御規則の書換えが可能となる。
【００３６】
図６〜図９を参照しつつ、上記実施形態の効果を確認したシミュレーション結果を説明する。図６、図７および図８は、ダイナミッククランプ期間中にクランプ電圧の制御を行わずに一定に保った場合の結果であり、それぞれツェナーダイオードが４，５，６段の場合に相当する。一方、図９は、プログラムに従って、クランプ電圧を制御した場合の結果を示している。各図において、グラフＣ１，Ｃ２，Ｃ３は、それぞれ負荷駆動用ＦＥＴの温度、出力電圧および出力電流を示している。縦軸は温度（℃）、電圧（Ｖ）および電流（Ａ）を表し、横軸は時間（ｓ）を表している。
【００３７】
本シミュレーションにおいて、負荷９０のインダクタンスおよび抵抗は、それぞれ１５ｍＨおよび１２Ωである。電源端子９２の電源電圧は１４Ｖである。また、各ツェナーダイオードのツェナー電圧は、約７．５Ｖである。したがって、図６、図７および図８において、クランプ電圧は、それぞれ約３０Ｖ，３７．５Ｖおよび４５Ｖである。
【００３８】
表１に、上記シミュレーション結果をまとめた。表中のＡは、図９すなわちクランプ電圧を制御した場合の結果を示している。また、表中のＢ，Ｃ，Ｄは、それぞれ図６，７，８に対応している。例えば、図６を見ると、時刻が１０．０ｍｓのときに負荷駆動トランジスタがオフされ、時刻１０．６５ｍｓのときに出力電圧が電源電圧に落ち着いている。したがって、このときの電流オフ時間は、表に示すとおり６５０μｓである。また、温度については、ＦＥＴをオフする直前の温度が５℃で、ダイナミッククランプ期間中のピーク温度が３８℃であるので、温度上昇幅は３３℃である。図６〜図８を比べるとわかるように、クランプ電圧を大きく設定するにつれて、電流オフ時間を短縮することができるものの、ピーク温度（温度上昇幅）が大きくなってしまう。
【００３９】
これに対して、図９においては、ダイナミッククランプ期間中にクランプ電圧の切り替えが行われている。本シミュレーションでは、キャリアの遮断に寄与するツェナーダイオードの数が４段から８段まで切り換えられるようにプログラムが設定されている。同図に示すように、クランプ電圧の変化に伴い、出力電圧も段階的に変化している。このとき、電流オフ時間は４８０μｍであり、温度上昇幅は３３℃であった。この結果から、クランプ電圧を制御することにより、ピーク温度の上昇を抑制しつつ、電流オフ時間を短縮できることがわかる。負荷駆動回路１において、ＦＥＴ１０の温度を測定しつつクランプ電圧を制御する目的は、図９に示すような比較的平坦な温度プロファイルとなるようにフィードバック制御することにより、電流オフ時間の短縮を図ることにある。
【表１】
2006270651.tif 000003
【００４０】
本発明による負荷駆動回路は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においてはＦＥＴ１０が負荷９０のローサイドに接続される例を示したが、図１０に示すように、ＦＥＴ１０は負荷９０のハイサイドに接続されるものであってもよい。負荷駆動回路２において、ＦＥＴ１０の導電型は、Ｐ型である。ＦＥＴ１０のソースおよびドレインは、それぞれ電源端子９２および負荷接続端子６０に接続されている。
【００４１】
負荷駆動回路１と同様に、ＦＥＴ１０のゲートとドレインとの間には、クランプ回路２０が接続されている。クランプ回路２０は、ＦＥＴ１０のゲート−ドレイン間電圧が所定のクランプ電圧以下のときには、ゲートからドレインへ向かうキャリア（本例においては正孔）の流れを遮断する。一方、クランプ回路２０は、ゲート−ドレイン間電圧がクランプ電圧を超えるときには、ゲートからドレインへ向かうキャリアの流れを許す。なお、負荷駆動回路２においては、クランプ回路２０に含まれるツェナーダイオード２２のカソード側がＦＥＴ１０のゲートに接続され、アノード側がＦＥＴ１０のドレインに接続される。
【００４２】
また、上述の負荷駆動回路１，２を負荷９０の両側にそれぞれ設けてもよい。すなわち、負荷９０のローサイドに負荷駆動回路１を設け、ハイサイドに負荷駆動回路２を設けてもよい。
【００４３】
クランプ回路２０に設けられるツェナーダイオード２２の数は、８個に限らず、複数であればいくつでもよい。また、上記実施形態においては複数のツェナーダイオード２２のうち一部にだけトランスファゲート２４を設ける例を示したが、全てのツェナーダイオード２２にトランスファゲート２４を設けてもよい。
【００４４】
制御回路３０によるクランプ電圧の制御は、図３で説明したものに限らず、様々なパターンで行うことができる。図１１は、制御回路３０によるクランプ電圧の制御の変形例を説明するためのグラフである。本例では、まず、クランプ電圧はＶ８に設定されている。その後、時間が経過するにつれて、クランプ電圧は、Ｖ７、Ｖ６、Ｖ５、Ｖ４の順に段階的に下降するように制御される。クランプ電圧は、Ｖ４まで下がった後、Ｖ５、Ｖ６、Ｖ７、Ｖ８の順に段階的に上昇するように制御される。なお、かかる制御パターンは、ＦＥＴ１０が形成される半導体基板として、ＳＯＩ基板に比べて放熱性の良いシリコン基板を用いる場合に、好適に適用することができる。
【図面の簡単な説明】
【００４５】
【図１】発明による負荷駆動回路の一実施形態を示すブロック図である。
【図２】図１の負荷駆動回路の構成の一例を示す回路構成図である。
【図３】制御回路によるクランプ電圧の制御の一例を説明するためのグラフである。
【図４】従来の負荷駆動回路における出力電圧および出力電流の変化を模式的に示すグラフである。
【図５】（ａ）は、従来の負荷駆動回路における負荷駆動用ＦＥＴの温度変化を模式的に示すグラフである。（ｂ）は、図１の負荷駆動回路における負荷駆動用ＦＥＴの温度変化を模式的に示すグラフである。
【図６】比較例に係る負荷駆動回路のシミュレーション結果を示すグラフである。
【図７】比較例に係る負荷駆動回路のシミュレーション結果を示すグラフである。
【図８】比較例に係る負荷駆動回路のシミュレーション結果を示すグラフである。
【図９】実施形態に係る負荷駆動回路のシミュレーション結果を示すグラフである。
【図１０】実施形態の変形例に係る負荷駆動回路を示すブロック図である。
【図１１】制御回路によるクランプ電圧の制御の変形例を説明するためのグラフである。
【符号の説明】
【００４６】
１    負荷駆動回路
２    負荷駆動回路
１０    ＦＥＴ
２０    クランプ回路
２２    ツェナーダイオード
２４    トランスファゲート
２６    抵抗素子
３０    制御回路
３２    スイッチ制御部
３４    アドレスレジスタ
３６    保持レジスタ
４０    温度測定部
４２    温度センサ
４４    ＡＤ変換器
４６    電圧／温度変換部
５０    ゲート制御端子
５２    抵抗素子
６０    負荷接続端子
９０    負荷
９２    電源端子
【図１】
2006270651.tif 000004
【図２】
2006270651.tif 000005
【図３】
2006270651.tif 000006
【図４】
2006270651.tif 000007
【図５】
2006270651.tif 000008
【図１０】
2006270651.tif 000009
【図１１】
2006270651.tif 000010
【図６】
2006270651.tif 000011
【図７】
2006270651.tif 000012
【図８】
2006270651.tif 000013
【図９】
2006270651.tif 000014