(57)【要約】【課題】ＩＣチップのレイアウト上の面積を縮小することができ、チップ面積増加によるコストアップを抑えるとともに、チップレイアウト配置上の制約を無くしつつ、回路誤動作および素子破壊を防止することができるＤＣブラシモータ駆動半導体集積回路を提供する。【解決手段】フライホイールダイオードを設けることなく、モータ逆起電圧により出力端子３が電源電圧端子１より大きな電圧になった場合に、ＰＮＰトランジスタ４がオンしてパワートランジスタ９をオンさせ、過大なモータ逆起電圧が発生するのを抑えることにより、出力端子３の電圧が小さくなるように動作させ、回路誤動作および素子破壊を防止する。【選択図】図１
2006254543.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣブラシモータを駆動するために、その電源電圧の略１／２を出力中点電圧として、前記ＤＣブラシモータに対する前記出力中点電圧より高い出力端子電圧の供給をオンオフする第１のパワートランジスタのエミッタと、前記ＤＣブラシモータに対する前記出力中点電圧より低い出力端子電圧の供給をオンオフする第２のパワートランジスタのコレクタとを接続して、前記ＤＣブラシモータ駆動用の出力端子とし、前記出力端子から前記ＤＣブラシモータに対して前記出力中点電圧より高い出力端子電圧および前記出力中点電圧より低い出力端子電圧を切り換え供給する出力手段と、前記出力手段による前記ＤＣブラシモータへの前記出力中点電圧より高い出力端子電圧および前記出力中点電圧より低い出力端子電圧の切り換え供給を制御する制御回路とを備えたＤＣブラシモータ駆動半導体集積回路であって、前記出力端子にＰＮＰトランジスタのエミッタを接続し、前記第２のパワートランジスタのベースに前記ＰＮＰトランジスタのコレクタを接続し、前記ＰＮＰトランジスタのベースに前記電源電圧を供給することを特徴とするＤＣブラシモータ駆動半導体集積回路。
【請求項２】
ＤＣブラシモータを駆動するために、その電源電圧の略１／２を出力中点電圧として、前記ＤＣブラシモータに対する前記出力中点電圧より高い出力端子電圧の供給をオンオフする第１のパワートランジスタのエミッタと、前記ＤＣブラシモータに対する前記出力中点電圧より低い出力端子電圧の供給をオンオフする第２のパワートランジスタのコレクタとを接続して、前記ＤＣブラシモータ駆動用の出力端子とし、前記出力端子から前記ＤＣブラシモータに対して前記出力中点電圧より高い出力端子電圧および前記出力中点電圧より低い出力端子電圧を切り換え供給する出力手段と、前記出力手段による前記ＤＣブラシモータへの前記出力中点電圧より高い出力端子電圧および前記出力中点電圧より低い出力端子電圧の切り換え供給を制御する制御回路とを備えたＤＣブラシモータ駆動半導体集積回路であって、前記出力端子にＰＮＰトランジスタのエミッタを接続し、前記第２のパワートランジスタがダーリントン構成の場合は前段のベースに前記ＰＮＰトランジスタのコレクタを接続し、前記ＰＮＰトランジスタのベースに前記電源電圧を供給することを特徴とするＤＣブラシモータ駆動半導体集積回路。
【請求項３】
請求項１に記載のＤＣブラシモータ駆動半導体集積回路であって、前記ＰＮＰトランジスタは、Ｐ型半導体で形成した第１の抵抗と第２の抵抗を、電位を前記電源電圧にした同一のＮ型半導体内に形成し、前記第１の抵抗の片方の端子あるいは両方の端子を前記出力端子に接続し、前記第２の抵抗の片方の端子あるいは両方の端子を前記第２のパワートランジスタのベースに接続し、前記出力端子電圧が、前記電源電圧よりも、前記第１の抵抗を形成するＰ型半導体と前記第１および第２の抵抗を内部に形成しているＮ型半導体とのダイオード電圧だけ高くなると、前記第１の抵抗から前記第２の抵抗に電流経路ができるようにした構造により、等価的に形成したことを特徴とするＤＣブラシモータ駆動半導体集積回路。
【請求項４】
請求項２に記載のＤＣブラシモータ駆動半導体集積回路であって、前記ＰＮＰトランジスタは、Ｐ型半導体で形成した第１の抵抗と第２の抵抗を、電位を前記電源電源にした同一のＮ型半導体内に形成し、前記第１の抵抗の片方の端子あるいは両方の端子を前記出力端子に接続し、前記第２の抵抗の片方の端子あるいは両方の端子を前記第２のパワートランジスタがダーリントン構成の場合は前段のベースに接続し、前記出力端子電圧が、前記電源電圧よりも、前記第１の抵抗を形成するＰ型半導体と前記第１および第２の抵抗を内部に形成しているＮ型半導体とのダイオード電圧だけ高くなると、前記第１の抵抗から前記第２の抵抗に電流経路ができるようにした構造により、等価的に形成したことを特徴とするＤＣブラシモータ駆動半導体集積回路。
【請求項５】
請求項３または請求項４に記載のＤＣブラシモータ駆動半導体集積回路であって、前記Ｐ型半導体で形成した前記第１の抵抗は、前記出力端子から前記制御回路への誤差増幅回路の帰還抵抗とし、前記Ｐ型半導体で形成した前記第２の抵抗は、前記第２のパワートランジスタのベース電流を制限する電流制限抵抗としたことを特徴とするＤＣブラシモータ駆動半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣブラシモータ駆動時の逆起電圧による回路破壊および回路誤動作から駆動回路を保護する機能を有するＤＣブラシモータ駆動半導体集積回路に関するものである。
【背景技術】
【０００２】
従来、ＤＣブラシモータの駆動制御を行う場合、主に正転動作から逆転動作時、あるいは逆転動作から正転動作時に、ＤＣブラシモータの駆動電源供給端子に発生する逆起電圧から、モータ駆動回路を構成する半導体素子などを保護するため、保護対象の半導体素子などが接続された駆動電源供給端子（モータ駆動回路におけるモータ駆動用の出力端子）にフライホイールダイオードを接続し、モータ駆動用の出力端子の電圧が電源電圧より大きく、又は基準グランド電圧より小さくなることを防止する方法が一般的に用いられている。
【０００３】
以上のように、ＤＣブラシモータ駆動時の逆起電圧による回路破壊および回路誤動作からモータ駆動回路を保護する機能を有する従来のＤＣブラシモータ駆動半導体集積回路（例えば、特許文献１を参照）について、図面を用いて以下に説明する。
【０００４】
図５は従来のＤＣブラシモータ駆動半導体集積回路の構成を示す回路図である。図５において、２１は電源電圧端子、２２は基準グランド端子、２８はモータ駆動回路におけるモータ駆動用の出力端子、２４は出力端子２８の電圧を出力中点電圧（電源電圧の略２分の１の電圧値とする）より大きくする場合に電圧、電流を供給するための上側パワートランジスタ（第１のパワートランジスタ）、２５は出力端子２８の電圧を出力中点電圧より小さくする場合に電圧、電流を供給するための下側パワートランジスタ（第２のパワートランジスタ）、２３は上側および下側の両パワートランジスタのベース供給電流を制御し任意のモータ駆動電圧を出力するための制御を行う制御回路ブロック、２９は出力端子電圧を制御回路へ帰すための帰還抵抗、２６は出力端子２８が電源電圧よりダイオード電圧（約０．７Ｖ）以上大きくならないように出力端子２８を保護するためのフライホイールダイオード（上側ダイオード）、２７は出力端子２８が基準グランド端子２２のグランド基準電圧よりダイオード電圧以上小さくならないように出力端子２８を保護するためのフライホイールダイオード（下側ダイオード）である。
【０００５】
また、ＤＣブラシモータのマイナス端子にも全く同じ回路（マイナス側回路）があり、この回路をモータのプラス側に接続した回路（プラス側回路）と、出力中点電圧をゼロとした場合に全く出力電圧を正負逆に動作させることで、ＤＣブラシモータを駆動している（ＢＴＬ回路構成）。
【０００６】
一般的に、この回路構成でモータの正転および逆転動作を可能としている。この場合、ＤＣブラシモータが正転から逆転もしくは逆転から正転に動作が移る際に、ＤＣブラシモータが持つインダクタンスによりモータ電流が電圧と比較して遅れる。この遅れた電流が他方の出力端子に流れ込む時には出力電圧値は既に切り換わってしまっているので、結果として電圧が重畳されてしまい出力端子電圧は電源電圧より大きくもしくはグランド基準電圧より小さくなってしまう。この電圧が回路誤動作や出力端子電圧の耐圧オーバーによる回路破壊などの不具合の原因となる。
【０００７】
そこで、図５に示すように、上側ダイオード２６および下側ダイオード２７を出力端子２８に接続することにより、出力端子２８が電源電圧よりダイオード電圧以上大きくなった場合には上側ダイオードが、出力端子２８がグランド基準電圧よりダイオード電圧分だけ小さくなった場合には下側ダイオードが、それぞれ動作し出力端子２８の保護動作を行う。このダイオードはフライホイールダイオードと呼ばれ周知である。
【特許文献１】特開昭５４−１４７７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら上記のような従来のＤＣブラシモータ駆動半導体集積回路において、フライホイールダイオードによる方法を行う際に、充分な効果を得るためには、ダイオードに大きな電流駆動能力が必要なため、ＩＣチップのレイアウト上で大きな面積を使用することとなり、チップ面積増加によるコストアップ、チップレイアウト配置上の制約の増加の原因となっていた。
【０００９】
本発明は、上記従来の問題点を解決するもので、ＩＣチップのレイアウト上の面積を縮小することができ、チップ面積増加によるコストアップを抑えるとともに、チップレイアウト配置上の制約を無くしつつ、回路誤動作および素子破壊を防止することができるＤＣブラシモータ駆動半導体集積回路を提供する。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明の請求項１に記載のＤＣブラシモータ駆動半導体集積回路は、ＤＣブラシモータを駆動するために、その電源電圧の略１／２を出力中点電圧として、前記ＤＣブラシモータに対する前記出力中点電圧より高い出力端子電圧の供給をオンオフする第１のパワートランジスタのエミッタと、前記ＤＣブラシモータに対する前記出力中点電圧より低い出力端子電圧の供給をオンオフする第２のパワートランジスタのコレクタとを接続して、前記ＤＣブラシモータ駆動用の出力端子とし、前記出力端子から前記ＤＣブラシモータに対して前記出力中点電圧より高い出力端子電圧および前記出力中点電圧より低い出力端子電圧を切り換え供給する出力手段と、前記出力手段による前記ＤＣブラシモータへの前記出力中点電圧より高い出力端子電圧および前記出力中点電圧より低い出力端子電圧の切り換え供給を制御する制御回路とを備えたＤＣブラシモータ駆動半導体集積回路であって、前記出力端子にＰＮＰトランジスタのエミッタを接続し、前記第２のパワートランジスタのベースに前記ＰＮＰトランジスタのコレクタを接続し、前記ＰＮＰトランジスタのベースに前記電源電圧を供給する構成としたことを特徴とする。
【００１１】
また、本発明の請求項２に記載のＤＣブラシモータ駆動半導体集積回路は、ＤＣブラシモータを駆動するために、その電源電圧の略１／２を出力中点電圧として、前記ＤＣブラシモータに対する前記出力中点電圧より高い出力端子電圧の供給をオンオフする第１のパワートランジスタのエミッタと、前記ＤＣブラシモータに対する前記出力中点電圧より低い出力端子電圧の供給をオンオフする第２のパワートランジスタのコレクタとを接続して、前記ＤＣブラシモータ駆動用の出力端子とし、前記出力端子から前記ＤＣブラシモータに対して前記出力中点電圧より高い出力端子電圧および前記出力中点電圧より低い出力端子電圧を切り換え供給する出力手段と、前記出力手段による前記ＤＣブラシモータへの前記出力中点電圧より高い出力端子電圧および前記出力中点電圧より低い出力端子電圧の切り換え供給を制御する制御回路とを備えたＤＣブラシモータ駆動半導体集積回路であって、前記出力端子にＰＮＰトランジスタのエミッタを接続し、前記第２のパワートランジスタがダーリントン構成の場合は前段のベースに前記ＰＮＰトランジスタのコレクタを接続し、前記ＰＮＰトランジスタのベースに前記電源電圧を供給する構成としたことを特徴とする。
【００１２】
また、本発明の請求項３に記載のＤＣブラシモータ駆動半導体集積回路は、請求項１に記載のＤＣブラシモータ駆動半導体集積回路であって、前記ＰＮＰトランジスタは、Ｐ型半導体で形成した第１の抵抗と第２の抵抗を、電位を前記電源電圧にした同一のＮ型半導体内に形成し、前記第１の抵抗の片方の端子あるいは両方の端子を前記出力端子に接続し、前記第２の抵抗の片方の端子あるいは両方の端子を前記第２のパワートランジスタのベースに接続し、前記出力端子電圧が、前記電源電圧よりも、前記第１の抵抗を形成するＰ型半導体と前記第１および第２の抵抗を内部に形成しているＮ型半導体とのダイオード電圧だけ高くなると、前記第１の抵抗から前記第２の抵抗に電流経路ができるようにした構造により、等価的に形成したことを特徴とする。
【００１３】
また、本発明の請求項４に記載のＤＣブラシモータ駆動半導体集積回路は、請求項２に記載のＤＣブラシモータ駆動半導体集積回路であって、前記ＰＮＰトランジスタは、Ｐ型半導体で形成した第１の抵抗と第２の抵抗を、電位を前記電源電源にした同一のＮ型半導体内に形成し、前記第１の抵抗の片方の端子あるいは両方の端子を前記出力端子に接続し、前記第２の抵抗の片方の端子あるいは両方の端子を前記第２のパワートランジスタがダーリントン構成の場合は前段のベースに接続し、前記出力端子電圧が、前記電源電圧よりも、前記第１の抵抗を形成するＰ型半導体と前記第１および第２の抵抗を内部に形成しているＮ型半導体とのダイオード電圧だけ高くなると、前記第１の抵抗から前記第２の抵抗に電流経路ができるようにした構造により、等価的に形成したことを特徴とする。
【００１４】
また、本発明の請求項５に記載のＤＣブラシモータ駆動半導体集積回路は、請求項３または請求項４に記載のＤＣブラシモータ駆動半導体集積回路であって、前記Ｐ型半導体で形成した前記第１の抵抗は、前記出力端子から前記制御回路への誤差増幅回路の帰還抵抗とし、前記Ｐ型半導体で形成した前記第２の抵抗は、前記第２のパワートランジスタのベース電流を制限する電流制限抵抗としたことを特徴とする。
【００１５】
以上により、フライホイールダイオードを設けることなく、モータ逆起電圧により出力端子が電源電圧より大きな電圧になった場合に、ＰＮＰトランジスタがオンして第２のパワートランジスタをオンさせ、過大なモータ逆起電圧が発生するのを抑えることにより、出力端子電圧が小さくなるように動作させ、回路誤動作および素子破壊を防止することができる。
【発明の効果】
【００１６】
以上のように本発明によれば、フライホイールダイオードを設けることなく、モータ逆起電圧により出力端子が電源電圧より大きな電圧になった場合に、ＰＮＰトランジスタがオンして第２のパワートランジスタをオンさせ、過大なモータ逆起電圧が発生するのを抑えることにより、出力端子電圧が小さくなるように動作させ、回路誤動作および素子破壊を防止することができる。
【００１７】
そのため、ＩＣチップのレイアウト上の面積を縮小することができ、チップ面積増加によるコストアップを抑えるとともに、チップレイアウト配置上の制約を無くしつつ、回路誤動作および素子破壊を防止することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を示すＤＣブラシモータ駆動半導体集積回路について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のＤＣブラシモータ駆動半導体集積回路を説明する。
【００１９】
図１は本実施の形態１のＤＣブラシモータ駆動半導体集積回路の構成を示す回路図である。図１において、１は電源を供給するための電源電圧端子、２は基準グランド端子、３はモータ駆動用の出力端子、８は出力端子３の電圧を出力中点電圧（電源電圧端子１に供給する電源電圧の略２分の１の電圧値）より大きくする場合に電圧、電流を供給するための第１のパワートランジスタである上側パワートランジスタ、９は出力端子３の電圧を出力中点電圧より小さくする場合に電圧、電流を供給するための第２のパワートランジスタである下側パワートランジスタ、１１は上側および下側の両パワートランジスタのベース供給電流を制御し、出力端子３から任意の電圧（出力端子電圧）を出力するための制御を行う制御回路ブロック、７は出力端子電圧を制御回路１１へ帰すための帰還抵抗、１０は出力端子３が基準グランド端子２のグランド基準電圧よりダイオード電圧以上小さくならないように、出力端子３を保護するためのフライホイールダイオード（下側ダイオード）、４はＰＮＰトランジスタである。
【００２０】
図１に示すＰＮＰトランジスタ４は、エミッタ端子が出力端子３に、ベース端子が電源電圧端子１に、コレクタ端子が下側パワートランジスタ９のベース端子に、それぞれ接続される。
【００２１】
ここで、ＤＣブラシモータが正転動作から逆転動作に移る時、出力端子３に逆起電圧が発生し、出力端子電圧が電源電圧よりダイオード電圧（約０．７Ｖ）以上大きくなろうとすると、ＰＮＰトランジスタ４のベース端子電圧は電源電圧と等しいので、このＰＮＰトランジスタ４はオンする。また、ＰＮＰトランジスタ４のコレクタ端子は下側パワートランジスタ９のベース端子と接続されているので、ＰＮＰトランジスタ４のコレクタ電流がベースに供給されることになり下側パワートランジスタ９もオンする。下側パワートランジスタ９がオンすることにより、出力端子電圧が小さくなるように動作する。
【００２２】
この動作により、出力端子電圧が（電源電圧＋ダイオード電圧）より大きくなることを防ぐこととなり、図５に示すフライホイールダイオード２６を挿入した場合と同等の効果を得ることができる。出力端子電圧を抑えるための電流駆動能力は下側パワートランジスタ９の能力を利用できるので、ＰＮＰトランジスタ４には大きな電流駆動能力は必要なく、チップレイアウト面積も小さくて済む。さらに、下側パワートランジスタ９がダーリントン構成であれば更に小さくすることが可能である。
（実施の形態２）
本発明の実施の形態２のＤＣブラシモータ駆動半導体集積回路を説明する。
【００２３】
図２は本実施の形態２のＤＣブラシモータ駆動半導体集積回路の構成を示す回路図である。図３は本実施の形態２のＤＣブラシモータ駆動半導体集積回路における他の構成例を示す回路図である。
【００２４】
図２及び図３において、１は電源電圧端子、２は基準グランド端子、３はモータ駆動用の出力端子、８は上側パワートランジスタ、９は下側パワートランジスタ、１１は上側および下側の両パワートランジスタ８、９のベース供給電流を制御し、出力端子３から任意の電圧（出力端子電圧）を出力するための制御を行う制御回路ブロック、７は出力端子３の電圧値を制御回路１１へ帰すための帰還抵抗、１０は下側ダイオード、５はＰ型半導体で形成した第１の抵抗であり、片方の端子あるいは両方の端子を出力端子３に接続する。６も同じくＰ型半導体で形成した第２の抵抗であり、片方の端子あるいは両方の端子を、下側パワートランジスタ９のベース端子、あるいは下側パワートランジスタ９がダーリントン構成の場合は前段トランジスタのベース端子に接続する。
【００２５】
ここで、第１の抵抗５と第２の抵抗６は、通常回路動作に関わりの無い抵抗を使用しても良いし、通常回路動作で動作している抵抗、例えば第１の抵抗としては図３の帰還抵抗７を使用し、第２の抵抗としては図３の下側パワートランジスタ９のベース端子の電流を制限するための電流制限抵抗１２を使用しても構わない。
【００２６】
次に、本実施の形態２のＤＣブラシモータ駆動半導体集積回路における半導体構造について、図面を用いて説明する。
図４は本実施の形態２のＤＣブラシモータ駆動半導体集積回路における半導体構造を示す断面図であり、図２に示す点線４で囲んだ箇所及び図３に示す点線１３で囲んだ箇所のチップレイアウト及び半導体構造を示したもので両者共同じ構造を持っている。
【００２７】
図４において、４３は電源電圧端子、４６はエピタキシャル成長させた不純物ノードの薄いＮ型半導体で電源電圧端子４３に接続されている。４７はＰ型半導体で形成した分離層で基準グランド端子に接続されている。４４は不純物ノードの濃いＰ型半導体で形成された抵抗素子で、図２における第１の抵抗５のことであり、抵抗端４８を介して回路に接続される。４５も同じく不純物ノードの濃いＰ型半導体で形成された抵抗素子で、図２における第２の抵抗６のことであり、抵抗端４９を介して回路に接続される。第１の抵抗４４と第２の抵抗４５を同一のＮ型半導体４６上に隣接して配置することにより、等価的にＰＮＰトランジスタ４２を形成することができる。
【００２８】
このＰＮＰトランジスタ４２は、実施の形態１で説明した図１のＰＮＰトランジスタ４と全く同じ動作をし、ＤＣブラシモータ駆動時に出力端子に発生する逆起電圧による回路誤動作又は素子破壊を防止する働きをする。即ち、出力端子に（電源電圧＋ダイオード電圧）以上のモータ逆起電圧が発生した場合において、Ｎ型半導体で構成する領域４６が電源電圧と同じ電位となるため、第１の抵抗４４から第２の抵抗４５に電流経路が形成されるので、実施の形態１の場合と同じ動作を行うことができる。
【００２９】
以上のように本実施の形態２によれば、半導体の構造、チップレイアウト配置が容易で、第１の抵抗と第２の抵抗の隣接距離を変えることにより、増幅率（ｈＦＥ）の調整や他の保護したい端子に対して同じ構造を持たせることによる特性の均一化が簡単にでき、実施の形態１と比較しても、チップレイアウト面積の削減、高効率化をより効果的に行うことが可能になる。
【産業上の利用可能性】
【００３０】
本発明のＤＣブラシモータ駆動半導体集積回路は、ＩＣチップのレイアウト上の面積を縮小することができ、チップ面積増加によるコストアップを抑えるとともに、チップレイアウト配置上の制約を無くしつつ、回路誤動作および素子破壊を防止することができるもので、外部端子に過大電圧が発生する恐れがある半導体集積回路のチップレイアウト面積の削減によるコストダウンに有用である。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１のＤＣブラシモータ駆動半導体集積回路の構成を示す回路図
【図２】本発明の実施の形態２のＤＣブラシモータ駆動半導体集積回路の構成を示す回路図
【図３】同実施の形態２のＤＣブラシモータ駆動半導体集積回路における他の構成例を示す回路図
【図４】同実施の形態２のＤＣブラシモータ駆動半導体集積回路における半導体構造を示す断面図
【図５】従来のＤＣブラシモータ駆動半導体集積回路の構成を示す回路図
【符号の説明】
【００３２】
１    電源電圧端子
２    基準グランド端子
３    （モータ駆動用の）出力端子
４    ＰＮＰトランジスタ
５    第１の抵抗
６    第２の抵抗
７    帰還抵抗
８    上側パワートランジスタ（第１のパワートランジスタ）
９    下側パワートランジスタ（第２のパワートランジスタ）
１０    フライホイールダイオード
１１    制御回路
１２    電流制限抵抗
１３    Ｎ型半導体
２１    電源電圧端子
２２    基準グランド端子
２３    制御回路
２４    上側パワートランジスタ（第１のパワートランジスタ）
２５    下側パワートランジスタ（第２のパワートランジスタ）
２６    上側フライホイールダイオード
２７    下側フライホイールダイオード
２８    （モータ駆動用の）出力端子
２９    帰還抵抗
４２    ＰＮＰトランジスタ
４３    電源電圧端子
４４    第１の抵抗
４５    第２の抵抗
４６    Ｎ型半導体
４７    Ｐ型半導体分離層
４８    （第１の抵抗の）抵抗端
４９    （第２の抵抗の）抵抗端
【図１】
2006254543.tif 000003
【図２】
2006254543.tif 000004
【図３】
2006254543.tif 000005
【図４】
2006254543.tif 000006
【図５】
2006254543.tif 000007