(57)【要約】【課題】  大信号入力に対しても、一定のゲイン特性を得ることができる利得可変増幅器を提供する。【解決手段】  ゲートを入力端子Ｖi+とするソース接地されたトランジスタＭ１と、ゲートとドレインが接続され、トランジスタＭ１の出力負荷として動作するトランジスタＭ３とを有し、トランジスタＭ１およびトランジスタＭ３のドレイン電流Ｉi、Ｉjを制御することによって、利得を変化させる利得可変増幅器において、トランジスタＭ３に並列にインピーダンス素子、たとえば抵抗素子ＲＬ１が接続されている。【選択図】        図１
2006254157.tif 000002
【特許請求の範囲】
【請求項１】
ゲートを入力端子とするソース接地された第１のトランジスタと、ゲートとドレインが接続され、前記第１のトランジスタの出力負荷として動作する第２のトランジスタとを有し、前記第１のトランジスタおよび第２のトランジスタのドレイン電流を制御することによって、利得を変化させる利得可変増幅器において、前記第２のトランジスタに並列にインピーダンス素子が接続されることを特徴とする利得可変増幅器。
【請求項２】
請求項１記載の利得可変増幅器において、前記インピーダンス素子が抵抗素子で構成されることを特徴とする利得可変増幅器。
【請求項３】
請求項１記載の利得可変増幅器において、前記インピーダンス素子が容量素子で構成されることを特徴とする利得可変増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路や高周波集積回路への利用に適した利得可変増幅器に関する。さらに詳しくは、高集積化に適したＭＯＳトランジスタを用いて、利得制御信号に対してデシベル表示の利得が線形に変化しながら、大きな入力信号に対してもゲインの歪みが生じない利得可変増幅器に関する。
【背景技術】
【０００２】
近年、携帯電話機や携帯情報端末のような無線端末の小型化および低価格化に向けて、システムオンチップＬＳＩの開発が進められている。無線端末の小型化と低価格化の双方の要求を実現する一つの方法として、無線アナログ回路をモノリシックＩＣによって構成することが挙げられる。この場合、小型化と低価格化を考慮すれば、ＩＣを構成する素子にはバイポーラトランジスタでなく、高集積化に、より適したＣＭＯＳトランジスタを用いることが一般に好ましい。
【０００３】
無線端末の無線アナログ回路に用いられる機能回路の一つに、利得可変増幅器がある。利得可変増幅器は主に受信機内アナログ回路の最終段でＡＤコンバータの入力レベルが一定になるように信号レベルを調節する。また、利得制御信号に対してデシベル表示の利得が線形に変化する、いわゆるリニア・イン・デシベル（linear-in-dB）の利得制御が可能であることが制御の容易さなどの観点から望ましい。
【０００４】
しかし、linear-in-dB の特性をもつ指数増幅器をバイポーラで実現することは簡単であるが、ＣＭＯＳで実現するためには工夫が必要になる。たとえば、ＭＯＳトランジスタの２乗則を利用して、linear-in-dBの特性を実現する手法が知られている。
【０００５】
図４は、電流を制御することができるＭＯＳトランジスタに出力負荷用のＭＯＳダイオード構造のトランジスタを接続し、差動回路を用いた一般的な利得可変増幅器の構成である。差動対を構成するトランジスタＭ１、Ｍ２と、ＭＯＳダイオード構造を構成するトランジスタＭ３、Ｍ４と、電流供給用トランジスタＭ５、Ｍ６と、２つの可変電流源１１、１２で構成され、差動対トランジスタＭ１、Ｍ２のそれぞれのゲート端子には入力端子Ｖi+、Ｖi-が、ドレイン端子には出力端子Ｖo-、Ｖo+がそれぞれ設けられている。差動対トランジスタＭ１、Ｍ２およびトランジスタＭ３、Ｍ４は、それぞれがソースカップルされており、トランジスタＭ３、Ｍ４のドレイン端子はそれぞれ差動対トランジスタＭ１、Ｍ２のドレイン端子に接続されている。また、前述のソースカップル接続された差動対トランジスタＭ１、Ｍ２のソース端子には第１の可変電流源１１が接続され、同様にソースカップル接続されたトランジスタＭ３、Ｍ４のソース端子には第２の可変電流源１２が接続されている。そして、電源端子Ｖddと差動対トランジスタＭ１、Ｍ２のドレイン端子との間にトランジスタＭ５、Ｍ６が接続されている。トランジスタＭ５、Ｍ６は、ゲート端子同士が接続され、適当な電圧Ｖbが与えられる端子が設けられており、理想的には無限大のインピーダンスである。このときの回路の出力インピーダンスはトランジスタＭ３およびＭ４のインピーダンスで決定される。
【非特許文献１】P-C. Huang, L-Y. Chiou, C-K. Wang, 「A 3.3-V Wideband Exponential Control Variable-Gain-Amplifier」, IEEE International Symposium on Circuits and Systems 1, 1998, p285-288
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上述した従来の構造の増幅器においては、入力信号を大きくしていくと、トランジスタＭ３、Ｍ４が入力信号の周期のある一部分でゲート・ソース間電圧Ｖgsがスレッショルド電圧Ｖthより小さくなって、Ｖgs＜Ｖthとなり、オフ状態となってしまうところがある。このため、回路の出力インピーダンスが著しく大きくなってしまい、図５に入力に対するゲインの関係例が示されるように、ゲインの著しい歪みが生じてしまう。これは、可変範囲内で最大ゲイン付近に設定したときに起こりやすい傾向がある。このような理由から、大信号入力時においても、一定のゲイン特性が得られる利得可変増幅器が望まれる。
【０００７】
本発明は、このような状況に鑑みてなされたもので、大信号入力に対しても、一定のゲイン特性を得ることができる利得可変増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明による利得可変増幅器は、ゲートを入力端子とするソース接地された第１のトランジスタと、ゲートとドレインが接続され、前記第１のトランジスタの出力負荷として動作する第２のトランジスタとを有し、前記第１のトランジスタおよび第２のトランジスタのドレイン電流を制御することによって、利得を変化させる利得可変増幅器において、前記第２のトランジスタに並列にインピーダンス素子が接続されていることを特徴とする。
【０００９】
ここにインピーダンス素子とは、直流電圧に対してインピーダンスを発生させる素子を意味し、たとえば抵抗素子で構成することもできるし、容量素子で構成することもできる。
【発明の効果】
【００１０】
本発明の利得可変増幅器によれば、出力負荷とする第２のトランジスタと並列に抵抗素子や容量素子のようなインピーダンス素子が並列に接続されているため、第２のトランジスタが入力信号の周期のある一部分でオフ状態となっても、出力インピーダンスはある一定の値以上にはならない。その結果、出力特性に大きなゲインの歪みが発生することがなく、大きな入力信号に対しても、安定したゲインが得られる。
【発明を実施するための最良の形態】
【００１１】
つぎに、図面を参照しながら本発明の利得可変増幅器について説明をする。本発明による利得可変増幅器は、図１にその一実施形態の回路例が示されるように、ゲートを入力端子Ｖi+とするソース接地されたトランジスタＭ１（第１のトランジスタに相当）と、ゲートとドレインが接続され、トランジスタＭ１の出力負荷として動作するトランジスタＭ３（第２のトランジスタに相当）とを有し、トランジスタＭ１およびトランジスタＭ３のドレイン電流Ｉi、Ｉjを制御することによって、利得を変化させる利得可変増幅器において、トランジスタＭ３に並列にインピーダンス素子、たとえば抵抗素子ＲＬ１が接続されている。すなわち、本発明では、電流制御することができるトランジスタＭ１に電流制御することができるトランジスタＭ３が接続され、そのトランジスタＭ３と並列にインピーダンス素子が接続されていることに特徴がある。
【００１２】
図１に示される例は、前述の図４で示した回路と同様の差動増幅器の例が示されており、第１のトランジスタは差動対のトランジスタＭ１、Ｍ２で構成され、ゲートとドレインとが接続された第２のトランジスタはトランジスタＭ３、Ｍ４で構成されている。差動対を構成するトランジスタＭ１、Ｍ２のそれぞれのゲート端子には入力端子Ｖi+、Ｖi-が、ドレイン端子には出力端子Ｖo-、Ｖo+がそれぞれ設けられると共に、電源端子Ｖddとの間にトランジスタＭ５、Ｍ６が接続されている。そして、トランジスタＭ１、Ｍ２のソースは結合されて、第１の可変電流源１１を介してアースＧＮＤに接続され、トランジスタＭ１、Ｍ２のドレイン電流を制御することができるようになっている。トランジスタＭ５、Ｍ６は、ゲート端子同士が接続され、適当な電圧Ｖbが与えられる端子が設けられており、理想的には無限大のインピーダンスである。
【００１３】
第２のトランジスタであるトランジスタＭ３、Ｍ４は、それぞれゲートとドレインが接続されてＭＯＳダイオード構造にされ、その接続部がトランジスタＭ１、Ｍ２のドレインにそれぞれ接続されている。このトランジスタＭ３、Ｍ４のソースは結合されて第２の可変電流源１２を介してアースＧＮＤに接続され、トランジスタＭ３、Ｍ４の電流を制御することができるようになっている。本発明では、このトランジスタＭ３、Ｍ４のそれぞれと並列にインピーダンス素子、図１に示される例では、抵抗素子ＲＬ１、ＲＬ２が接続されている。
【００１４】
この回路の出力インピーダンスは、トランジスタＭ５、Ｍ６のインピーダンスが理想的な無限大である場合には、トランジスタＭ３、Ｍ４と、抵抗素子ＲＬ１、ＲＬ２とで決定され、第１および第２の可変電流源１１、１２の電流をコントロールすることにより、ゲインを変化させることができる。
【００１５】
すなわち、このとき、ゲインgainは次式（１）によって表される。
【００１６】
【数１】
2006254157.tif 000003
【００１７】
ここで、ｇｍinputは差動対のトランジスタＭ１、Ｍ２のトランスコンダクタンスであり、ｇｍloadは、トランジスタＭ３、Ｍ４のトランスコンダクタンス、μＣｏｘはプロセスに依存する値、Ｗ／Ｌはゲート長とゲート幅の比である。また、Ｉiは第１の可変電流源１１に流れる電流であり、Ｉjは第２の可変電流源１２に流れる電流であり、Ｉi＋Ｉj＝２Ｉbias＝一定にする。Ｉbiasは直流バイアス電流である。このとき、
Ｉi＝Ｉbias＋Ｉcontrol
Ｉj＝Ｉbias−Ｉcontrol
の関係式が成り立ち、ゲインは制御電流Ｉcontrolを変化させることにより制御される。また、ｘ＝Ｉcontrol／Ｉbiasとおくと、式（１）は次式（２）となり、linear-in-dBの特性をもつ指数増幅器を実現することができる。
【００１８】
【数２】
2006254157.tif 000004
【００１９】
ここで、Ｋは式（３）である。
【００２０】
【数３】
2006254157.tif 000005
【００２１】
図３にＫ＝１のときのゲイン可変範囲を示す。理想的な特性に対して、±１ｄＢエラーのときに、−２ｄＢ（最小ゲイン；Min Gain）から＋７ｄＢ（最大ゲイン；Max Gain）の線形なゲイン変化が得られており、可変範囲ｘは、−０.２≦ｘ≦０.６となっている。
【００２２】
この回路で、抵抗素子ＲＬ１およびＲＬ２は、ＲＬ１＝ＲＬ２＝一定であるため、大信号が入力したときに、トランジスタＭ３、Ｍ４が入力信号の周期のある一部でオフ状態となっても、出力インピーダンスはある一定値以上にはならない。そのため、図１に示される回路で、入力に対するゲインの出力特性が図２に示されるように、入力が大きくなってもゲインの変動は殆どなく、ゲインの歪みが大幅に改善されている。
【００２３】
以上のように、本発明によれば、利得可変増幅器において、大信号が入力した場合でも、出力負荷となるＭＯＳダイオード構造をとるトランジスタの著しい出力インピーダンスの増加を防止することができるため、広い範囲の入力信号に対して、歪みのない安定したゲインの増幅器とすることができ、携帯電話機や携帯情報端末のような無線端末の小型化および低価格を図りながら高性能化することができる。
【００２４】
前述の例では、インピーダンス素子として、抵抗素子を用いたが、入力信号により第２のトランジスタのインピーダンスが無限大になるような場合でも、ある一定値のインピーダンスとして動作するものであればよく、容量素子などを用いることもできる。この場合、前述の抵抗素子ＲＬ１およびＲＬ２に代えて、キャパシタ（容量素子）を接続すればよい。また、前述の例では、差動増幅器の例であったが、電流制御することができる第１のトランジスタに電流制御することができるＭＯＳダイオード構造としたトランジスタが接続される利得可変増幅器に適用することができ、たとえばシングルエンド構造や第２のトランジスタが第１のトランジスタと直列に接続される構造の増幅器などにも適用することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明による利得可変増幅器の一実施形態の構成を示す回路図である。
【図２】図１に示される利得可変増幅器で、最大ゲインに設定したときの入出力特性を示す図である。
【図３】図１に示される利得可変増幅器のゲイン可変範囲を示す図である。
【図４】従来の利得可変増幅器の一例を示す回路図である。
【図５】従来の利得可変増幅器で、最大ゲインに設定したときの入出力特性を示す図である。
【符号の説明】
【００２６】
１１    第１の可変電流源
１２    第２の可変電流源
【図１】
2006254157.tif 000006
【図２】
2006254157.tif 000007
【図３】
2006254157.tif 000008
【図４】
2006254157.tif 000009
【図５】
2006254157.tif 000010