(57)【要約】【課題】分散交換ネットワークに接続された各キーステーションに回線状態表示を与えるための方法および装置を提供する。【解決手段】システムに接続された回線の状態の変化を検出する手段１７３と、回線識別および回線状態情報を含むメッセージを発生する手段１４６と、メッセージをシステムに接続されたそれぞれのキーステーションに伝送する手段１４０、１８６と、回線識別および回線状態情報を、それぞれのキーステーションによる使用のために記憶する手段１２２とが備えられる。【選択図】図４
2006087150.tif 000002
【特許請求の範囲】
【請求項１】
ネットワークにおけるスイッチ素子間の複数の通信経路から１つの通信経路を選択するシステムであって、
各スイッチ素子内に配置された、スイッチ素子に接続された複数の通信経路のフリー／話中状態に関する情報を記憶する手段と、
前記手段を検索して、複数の通信経路のうちのどの経路がフリー状態にあるのかを決定する手段と、
前記フリー状態にあると決定された複数の経路のうちの１つの経路を選択する手段とを有していることを特徴とするシステム。
【請求項２】
プロセッサーによって制御されたネットワークにおけるスイッチ素子間の複数の通信経路から１つの通信経路を選択するシステムであって、  各スイッチ素子内に配置された、スイッチ素子に接続された複数の通信経路の各１つのフリー／話中状態に関する情報を記憶する手段と、
各スイッチ素子内に配置された、複数の通信経路のうちからどの出力通信経路が音声またはデータシグナルを望まれた宛先に伝送するのかを記憶する手段と、  前記音声またはデータシグナルを望まれた宛先に伝送する前記複数の通信経路から、最先のフリー通信経路を選択する手段とを有していることを特徴とするシステム。
【請求項３】
ネットワークにおけるスイッチ素子間の複数の通信経路から１つの通信経路を選択する方法であって、
スイッチ素子に接続された複数の通信経路のフリー／話中状態に関する情報を、各スイッチ素子に記憶するステップと、
前記記憶した情報を検索し、複数の通信経路のうちのどの通信経路がフリー状態にあるかを決定するステップと、
前記フリー状態にあると決定された複数の通信経路のうちの１つの通信経路を選択するステップとを有していることを特徴とする方法。
【請求項４】
ネットワークにおけるスイッチ素子間の複数の通信経路から１つの通信経路を選択する方法であって、
スイッチ素子に接続された複数の通信経路のそれぞれのフリー／話中状態に関する情報を各スイッチ素子に記憶するステップと、
前記記憶した情報を検索し、複数の通信経路のうちのどの通信経路がフリー状態にあるかを決定するステップと、
前記フリー状態にあると決定された複数の通信経路のうちから最先に使用可能な通信経路を選択するステップとを有していることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分散処理システム、特に、分散交換ネットワークにおいて使用するための同報通信システムに関するものである。
【背景技術】
【０００２】
ときには「トレーダータレット」と呼ばれる、多重回線電話キーステーションは、銀行、証券会社および他の投資会社におけるトレーディングオペレーションのような、高速通信ネットワークにおいて広範に使用されている。この形式の電話機によれば、キーステーション上の単一のキーを押すことによって選択される１本の回線によって、多数の電話回線に直接アクセスすることができる。トレーダータレットは、一般に少なくとも３０個の回線キーを含んでおり、しばしば数百個の回線キーを含んでいる。トレーダータレットは、通常、回線数が電話機の数よりも多いのに対し、通常の電話キーステーションによって、電話機の数が回線数を上回っているようなネットワークにおいて使用される。
【０００３】
各電話キーステーションは、トレーディングルーム内におけるシステムの別の電話キーステーションにアクセスし、多数の外線および専用回線にアクセスする。各電話ユーザーは、会議モードにおいて、同時にいくつかの回線または端末機に接続され得る。
【０００４】
大きなトレーディングルームは、数百万ドルを有する多くのトランザクションを含みうる。典型的なトレーディングトランザクションは、例えば、最適の価格で売買するための望ましい安全性を備えたトレーダーを捜し出すための、高速の一連の短い電話会話を含んでいる。典型的なコールが数秒間続き、単一のトランザクションが進行している間に１分間あたり多数のコールが発生する。
【０００５】
このようなトレーダーネットワークシステムにおいて要求される重要な機能は、電話キーステーションのそれぞれにおいて、ステーションにアクセス可能なそれぞれの回線の現在の状態を表示することである。回線状態の表示は、通常、「話中の」回線に対する連続点灯表示、「保留」または「リンギング」状態の回線に対する点滅表示、および空き回線に対する無表示の形式で行われる。回線状態をモニタリングするための従来のシステムが、ブラウンシュタイン(Braunstein)等に付与された米国特許第4,998,275 号に開示されている。さらに、トレーダータレット電話ステーションは、使用中の回線を表示することができ、トレーダーがいつも回線上の別のパーティーを識別することができるようにしなければならない。
【０００６】
従来のボタン電話システムにおいて使用されている交換ネットワークでは、回線状態表示は、一般に、プロセッサーによる回線カードの連続的なポーリング、および回線状態データの連続的な分布を含む専用の動作であった。回線状態情報は、音声およびデータ情報と異なり、事象方式よりもむしろポーリング方式に基づいてシステム内を連続的に伝送される。加えて、ポーリング形式の回線状態伝送システムは、システムを通じて使用可能な情報は、単なる非使用、リンギング、話中および保留の回線表示のみであるように達成される。
【０００７】
大きなキーシステムでは、システム内のすべての回線の状態の連続した伝送は、ポーリング機構上のトラフィックローディングの増大または状態シグナル伝送の極端な遅延に帰着する。回線状態伝送システムのトラフィックローディングの増大およびシステム特殊作成によって、システムは、また、システムデータおよび事象発生の同報通信のような他のシステム機能に適合することができなくなる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上のことに鑑み、本発明の目的は、交換ネットワークを通じたメッセージのマルチキャスティングまたは同報通信のための新規な方法および装置を提供することである。
本発明の別の目的は、交換ネットワークを通じた、複数の発信ポイントからメッセージを同時にマルチキャストしまたは同報通信するための方法および装置を提供することである。
【０００９】
本発明のさらに別の目的は、事象方式に基づき、回線状態情報をキーステーションに同報通信するための方法および装置を提供することである。
【００１０】
本発明のさらに別の目的は、分散交換ネットワークに接続された各キーステーションに回線状態表示を与えるための方法および装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明による回線状態同報通信システムは、状態ポーリングよりもむしろ事象同報通信に基づいている。インターフェイススイッチが回線をモニタし、回線状態の変化が生じたときを検出する。キーステーションに関係する回線状態メモリが、交換ネットワークに接続された各回線ごとの現在の状態を記憶する。回線状態情報は、同報通信され、すべての回線状態メモリが更新される。回線状態メモリは、回線キー割当てテーブルと結合し、割り当てられた回線キーに隣接するキーステーション上に適当な回線状態表示を与える。
【００１２】
回線状態の変化に対応する同報通信メッセージは、それらが、ネットワーク内の折り返しまたは反射点に達するまで、非同報通信的な方法で交換ネットワーク内に送られる。折り返し点から、メッセージは、放射状に分散され、すべての回線状態メモリに向けてすべてのスイッチポートに同報通信される。スイッチ素子は、それぞれ、「イン」ＦＩＦＯバッファーおよび「アウト」ＦＩＦＯバッファーを有している。ＦＩＦＯバッファーは、同時にいくつかのソースから到達するメッセージのオーバーラップを防止する。
【発明を実施するための最良の形態】
【００１３】
本発明の前述した特徴および別の特徴、並びに長所を、以下の本発明の好ましい実施例の詳細な説明において、添付図面を参照しながら説明する。
【００１４】
Ａ．システムレイアウト
図１には、本発明によるユニット１１〜１５として一般に表された、種々の形式の音声またはデータ装置および電話回線を相互に接続するための交換ネットワークが示してある。好ましい実施例においては、交換ネットワークは、一般に４つのステージを有している。最初の２つのステージは、インターフェイス（Ｉ／Ｆ）スイッチ２２およびアクセススイッチ（ＡＳ）２４と呼ばれ、電話回線および端末装置のための交換ネットワークに対するエントリーポイントを与えるターミナルユニット２０内に存在する。第３および第４のステージは、セクションスイッチ２６および反射スイッチ２８と呼ばれ、それぞれ、別個のスイッチプレーン３０上に配置されている。
【００１５】
ターミナルユニット２０はそれぞれ、１４個のインターフェイススイッチ２２および３個のアクセススイッチ２４を有している。ターミナルユニットにおけるインターフェイススイッチはそれぞれ、通信リンクによって、３個の関係するアクセススイッチに結合されている。好ましい実施例において、交換ネットワークには６個のスイッチプレーン３０が存在する。ターミナルユニットの３個のアクセススイッチのそれぞれは、その対応する通信リンクを通じて、６個のスイッチプレーンのうちの４個からなる異なる組に結合されている。
【００１６】
スイッチプレーン上のセクションスイッチは、ターミナルユニットからの３個のアクセススイッチのうちの２個に結合されている。したがって、この構成を有する最大のシステムには、スイッチプレーン上に１９個のセクションスイッチが存在するので、各プレーンに結合された９５個ものターミナルユニットが存在する。
【００１７】
この構成を有する最大のシステムにおいて、各スイッチプレーンは、また９個の反射スイッチ２８を有している。反射スイッチ２８は、それぞれ、すべての他のセクションスイッチに結合されている。この構成によって、通信経路が、キーステーション側におけるインターフェイススイッチ、３個のアクセススイッチのいずれか１個、および６個のスイッチプレーンのいずれか１個上の適当なセクションスイッチおよび反射スイッチ、並びに回線側における３個のアクセススイッチのうちのいずれか１個およびインターフェイススイッチを通じて、キーステーションから回線端末に確立され得る。アクセススイッチ、セクションスイッチ、反射スイッチまたは交換スイッチのいずれかが障害を起こした場合には、交換ネットワークを通じて、利用可能な多数の経路が常に存在する。インターフェイススイッチが障害を起こした場合には、この障害は、特定の障害を起こしたインターフェイススイッチに接続されたターミナルユニットに影響を及ぼすだけであり、システムの残りの部分の作動には全く影響を及ぼさない。ステージにおけるスイッチの総数は、システムの大きさ、必要とされる非ブロッキング通信の程度および必要とされる冗長性の程度に依存する。交換ネットワークの別の実施例は、スイッチ素子に接続するための別の構成を有している。
【００１８】
スイッチ素子はそれぞれ独立に作動し、独立のプロセッサーによって制御される。好ましい実施例において、すべてのスイッチ素子、すなわち、インターフェイススイッチ、アクセススイッチ、セクションスイッチおよび反射スイッチは、多くの共通の構造的素子を有している。各スイッチ素子は、複数個のインプットスイッチポートおよび複数個のアウトプットスイッチポートを有している。スイッチポートを通じた通信は、３２個の時分割されたチャンネル上にある。システムアーキテクチャーは、音声およびデータを同時に送受信する２４ビットパルス符号変調（ＰＣＭ）チャンネルを使用することを基本としている。各スイッチ素子に関係するプロセッサーは、（１つのポートから別のポートに至る）空間内で切り換えを行こと、および（１つのチャンネルから別のチャンネルに至る）時間内に切り換えを行うことができる。
【００１９】
好ましい実施例において、反射スイッチ、セクションスイッチおよびアクセススイッチは、基本的に同一であり、それぞれ１９個のスイッチポートを有している。インターフェイススイッチは、他のスイッチ素子と同様であるが、これらより小さく、１個のターミナルポートおよび４個のスイッチポートを有している。インターフェイススイッチの別の実施例は、４個以上のスイッチポートを有し得る。
【００２０】
Ｂ．ポートグループの割当て
交換ネットワークは、ソースと宛先の間の音声またはデータ通信を伝送するための複数の経路を備えている。すなわち、いずれのスイッチ素子においても、その宛先に向かう伝送を行うために利用可能な多数個のスイッチポートが存在する。ポートグループは、その宛先へのかかる伝送を経路づけするために使用され得るスイッチ素子に対する多数のスイッチポートを指定する。ポートグループが一旦指定される（すなわちスイッチポートがいずれかのポートグループに割り当てられる）と、交換ネットワークの構成が確立される。ポートグループ割当て情報が、その後、システム初期設定の間に、適当なスイッチ素子内にロードされる。好ましい実施例において、３２個のポートグループが使用可能である。ポートグループ０〜１９は、個々のスイッチポートを識別するために保存され、一方、スイッチポートグループ２０〜３１は、スイッチポートのグループを指定するために保存される。
【００２１】
図１に示したように、インターフェイススイッチは、端末装置に接続された１個のターミナルポート（ポート＃１８）および同一のターミナルユニット内の３個のアクセススイッチに結合された３個のスイッチポート（ポート＃０〜ポート＃２）を有している。すべてのインターフェイススイッチにおける１つのポート（ポート＃３）は、ブリッジポート（以下に説明するように、アウトプットがインプットに接続されているスイッチポート）に対して保存される。加えて、すべてのインターフェイススイッチにおける１つのポート（ポート＃１９）は、リンクデータポート（以下に詳細に説明するように、スイッチ素子がデータパケットをネットワークに対して送受信することを許可するスイッチポート）に対して保存される。好ましくは、次のようなポートグループの割当てがインターフェイススイッチに対して使用される。
【００２２】
インターフェイススイッチ                対応するポート
ポートグループ
０                ポート＃０（アクセススイッチステージに対し）
１                ポート＃１（アクセススイッチステージに対し）
２                ポート＃２（アクセススイッチステージに対し）
３                ポート＃３（ブリッジに対し）
４〜１７          未定義
１８              ポート＃18（端末装置に対し）
１９              ポート＃19（リンクデータポート）
２０              ポート＃０，１，２
２１              ポート＃０，１
２２              ポート＃１，２
２３              ポート＃０，２
２４〜３１        未定義
【００２３】
この定義は、インターフェイススイッチをアクセススイッチに接続する３個のスイッチポートがすべて、出力通信リンク（ポートグループ２０）に対して識別されること、アクセススイッチ（ポートグループ２１〜２３）に移行する２個のスイッチポートのすべての組み合わせが識別されること、または個々のスイッチポートがすべて、アクセスステージ（ポートグループ０〜２）に対する出力通信リンクとして識別されることを可能にする。
【００２４】
図１に示したように、アクセススイッチの１４個のスイッチポート（ポート＃０〜ポート＃１３）は、ターミナルユニット上の１４個の関係するインターフェイススイッチに結合されており、アクセススイッチの残りの４個のスイッチポート（ポート＃１４〜ポート＃１７）は、６個のスイッチプレーンのうちの４個上にある４個のセクションスイッチに結合されている。すべてのアクセススイッチにおける１個のポート（ポート＃１９）は、リンクデータポートに対して保存される。加えて、すべてのアクセススイッチにおける１個のポート（ポート＃１８）は、望まれた伝送を記録するためのテープ装置に結合されている。好ましくは、次のポートグループの割当てがアクセススイッチに対して用いられる。
【００２５】
アクセススイッチ                対応するポート
ポートグループ
０〜１９    各々の独立なポート（ポート＃０〜ポート＃19）
２０        ポート＃14,15,16,17(セクションスイッチステージに対し )
２１〜３１  未定義
【００２６】
この規約は、アクセススイッチをセクションスイッチに接続する４個のスイッチポートがすべて、出力通信リンクとして識別されること、あるいは個々のスイッチポートがすべて出力通信リンクとして識別されることを可能にする。交換ネットワークの冗長なアーキテクチャーによって、アクセススイッチに接続された４個のスイッチプレーンがすべて、伝送のために使用され得る。すなわち、ポートグループ２０は、出力経路を十分に識別する。しかしながら、ポートグループ２１〜３１は、依然としてポートグループのさらなる定義のために使用可能である。
【００２７】
図１に示したように、セクションスイッチの１０個のスイッチポート（ポート＃０〜ポート＃９）は、５個のターミナルユニット（ＴＵ１〜ＴＵ５）の関係するアクセススイッチに結合されており、セクションスイッチの９個のスイッチポート（ポート＃１０〜ポート＃１８）は、同一のスイッチプレーン上の９個の反射スイッチに結合されている。説明のために、ターミナルユニットＴＵ１は、ポート＃０およびポート＃５に結合されている。ＴＵ２は、ポート＃１およびポート＃６に結合されている。ＴＵ３は、ポート＃２およびポート＃７に結合されている。ＴＵ４は、ポート＃３およびポート＃８に結合されている。ＴＵ５は、ポート＃４およびポート＃９に結合されている。すべてのセクションスイッチにおける１個のポート（ポート＃１９）は、リンクデータポートに対して保存される。好ましくは、次のポートグループの割当てがセクションスイッチに対して使用される。
【００２８】
セクションスイッチ              対応するポート
ポートグループ
０〜１９        各々の独立なポート（ポート＃０〜ポート＃１９）
２０            ポート＃０，５（ＴＵ１に対応する）
２１            ポート＃１，６（ＴＵ２に対応する）
２２            ポート＃２，７（ＴＵ３に対応する）
２３            ポート＃３，８（ＴＵ４に対応する）
２４            ポート＃４，９（ＴＵ５に対応する）
２５            ポート＃１０〜＃１８
２６〜３１      未定義
【００２９】
この定義は、セクションスイッチに接続されたターミナルユニットのそれぞれに対するポートグループを定義する。加えて、この定義は、反射スイッチに出力する伝送に対するポートグループ（ポートグループ２５）を定義する。セクションスイッチから反射スイッチに伝播する伝送に対して、伝送は、９個の反射スイッチのいずれかに向けられる。
【００３０】
図１に示したように、反射スイッチは（ポート＃０〜ポート＃１８を通じて）すべてのセクションスイッチに、すなわちすべてのターミナルユニットに伝送する。しかしながら、反射スイッチから特定のターミナルユニットに達するには、ただ１個のセクションスイッチが適している。すなわち、いかなるポートグループも定義されない。すべての反射スイッチにおける１個のポート（ポート＃１９）は、リンクデータポートに対して保存される。好ましくは、次のポートグループの割当てが反射スイッチに対して使用される。
【００３１】
反射スイッチ                  対応するポート
ポートグループ
０〜１９          個々のポート（ポート＃０〜ポート＃１９）
２０〜３１        未定義
【００３２】
この定義は、個々の独立なスイッチポートだけを、反射スイッチからの適当なアウトプット経路として識別する。
【００３３】
Ｃ．スイッチデータフォーマット
スイッチ素子に対するデータフォーマットを、図２に示した。通信リンクはそれぞれ、シリアルフォーマットにおける時分割多重化（ＴＤＭ）ディジタル情報の３２のチャンネルを搬送する。図示のように、ＴＤＭフォーマットの各フレームは、３２のチャンネルを表している。各チャンネルは、スイッチ素子内で処理されるとき、２４ビットの情報を含む通信リンクを越える３０ビットを有している。各スイッチ素子は、入力チャンネルセグメント上の５Ｂ／４Ｂデコーディングを与える。その結果、通信リンク内の３０ビットセグメントが情報の２４ビットセグメントに変換される。残りの６ビットがエラー補正のために使用される。エンコーディングは、クロック抽出のための適当な１の密度を与え、フレームのチャンネル０内のフレーム指示シグナルが模倣され得ないことを保証するために使用される。各スイッチ素子は、２４ビットチャンネル情報を伝送する前に、４Ｂ／５Ｂエンコーディングを実行し、３０ビットチャンネルを有する通信リンクを与える。各フレームの長さは１２５μ秒である。各フレームのチャンネル０は、同期情報を含んでおり、クロッキング情報を含むこともできる。チャンネル３０および３１は、回線状態情報を同報通信するために使用され得る。
【００３４】
好ましい実施例において、２４ビットのチャンネルワードの情報は、８ビットのコマンドコードと１６ビットの引き数に分割される。コマンドコードのいくつかの例は、「経路指定」、「経路クリア」、「非応答（ＮＡＫ）」および「確認」である。「経路指定」コマンドの変形は、「データ専用経路指定」、「データマルチキャスト経路指定」、「音声デュプレックス経路指定」、「音声シンプレックス経路指定」および「音声専用経路指定」を含んでいる。特定のコマンドが、各チャンネルワードの始めに現れる８ビットコードに準拠している。これらのコマンドが存在するとき、これらはシステム内のプロセッサーによって解釈され、それぞれの機能が実行される。１６ビットの引き数は、スイッチによって伝送される。
【００３５】
Ｄ．アドレス指定スキーム
交換ネットワークを通じた経路選択は、論理アドレスコード（ＬＡＣ）、タイプアドレスコード（ＴＡＣ）およびパケットアドレスコード（ＰＡＣ）を含むアドレス指定スキームを使用する。交換ネットワークを通じた経路指定は、それ自体論理アドレスコードに依存する。
【００３６】
ＬＡＣは、データが発生しあるいはデータが送られる交換ネットワーク内の位置に割り当てられた一義的なコード数である。例えば、ＬＡＣによって定義された位置は、アナログ回線カード、トレーダーステーション、ディジタル回線Ｔ１チャンネル回線カード、処理機能（ソフトウェア位置）、またはスイッチ内のスイッチ素子からなり得る。
【００３７】
ＬＡＣは、経路指定のために交換ネットワーク内のスイッチ素子によって使用される。例えば、「経路指定」コマンドに応答して、スイッチ素子は、交換ネットワークを横切る、入力回線からなる１つのＬＡＣから、キーステーションまたはいくつかの他の端末装置からなる他方のＬＡＣに至る通信経路を確立する。その後、通信経路に対する適当なチャンネルが選択され、通信の間を通じて割当てられ、通信が終了するまで、あるいは強制的に解除されるまで、情報を発信ＬＡＣから宛先ＬＡＣまで伝送する。ＬＡＣを使用する特別の利点は、それがシステムにおける物理的な変化から分離された層を与えることである。
【００３８】
ＴＡＣまたはこの形式のアドレスコードは、データが同時にマルチキャストである、すなわちデータの多数の伝送に対するものであるＬＡＣのグループを表示する一義的なコードである。
【００３９】
ＰＡＣは、パケット形式を識別するために使用される。パケットが送られるとき、送信プログラムはコードおよびパケットのデータにリンクされ、よってパケットの構造が知られる。しかしながら、パケットが受信されたとき、パケットの構造は受信プロセッサーに対して知られていない。ＰＡＣを個々のパケットに割り当てることによって、ローカル変換および交換が、パケットアドレスコードおよびターゲットプロセッサーパケットソフトウェアアドレスの間において実行される。
【００４０】
論理アドレスコード（ＬＡＣ）に加えて、交換ネットワークにおける各スイッチ素子は、交換ネットワークにおけるスイッチ素子の位置またはノードを識別する物理的スイッチアドレス（ＰＳＡ）を割り当てられている。ネットワーク内の各スイッチ素子は一義的なＬＡＣを割り当てられているにもかかわらず、いくつかのプロセッサーが同一のＰＳＡをもち得る。例えば、キーステーションおよびキーステーションが接続されるインターフェイススイッチはともに、同一のＰＳＡをもち得る。なぜなら、これらは交換ネットワークの同一のノードに位置しているからである。好ましくは、ＰＳＡは、ＬＡＣの位置を、ＬＡＣに達するために交換ネットワークの反射ステージからとられるべき経路を指定することによって識別する４バイトからなっている。
【００４１】
ＰＳＡの第１バイトは、その宛先に伝送することができるセクションンスイッチに伝送を向けるために、反射スイッチステージからとられなければならないスイッチポートを識別する。（各反射スイッチに対するポート＃１は、スイッチプレーン上の第１のセクションスイッチに結合されており、各反射スイッチに対するポート＃２は、スイッチプレーン上の第２のセクションスイッチに結合されている等々。）
【００４２】
ＰＳＡの第２バイトは、その宛先に伝送を行うために、適当なセクションスイッチからとられなければならないスイッチポートを識別する。同様に、ＰＳＡの第３バイトは、その宛先に伝送を行うために、適当なアクセススイッチからとられなければならないスイッチポートを識別する。
【００４３】
最後に、セクションスイッチまたは反射スイッチに対応するＬＡＣの位置を完全に識別するために、ＰＳＡの第４バイトは、スイッチ素子がその上に位置するスイッチプレーンを指定する。アクセススイッチに対して、第４バイトは、ターミナルユニット上の３個のアクセススイッチのうちの１個がどのアクセススイッチであるのかを指定する。インターフェイススイッチまたは他のＬＡＣに対し、第４バイトは０である。
【００４４】
システムセンター１５は、ネットワークにおいて割り当てられた各論理アドレスコード（ＬＡＣ）に対する物理的スイッチアドレス（ＰＳＡ）の一覧を作成するロードイメージアレイを維持する。さらに、ロードイメージアレイは、隣接するスイッチ素子を識別するＬＡＣおよびＴＡＣを含む各スイッチ素子に対する特定のデータのパケットを維持する。
【００４５】
Ｅ．システムセンター
図１において、システムセンター１５は、交換システムの初期設定および維持に対して責任を有している。システムセンターは、インターフェイススイッチ２１を通じて交換ネットワークにアクセスする、ファイルサーバー１５ａおよびコンピュータターミナル１５ｂを有している。システムセンターは、一義的なＬＡＣ、ＴＡＣおよびＰＡＣアドレスコードを割当て、これらの割当てを分析してデータをシステムの初期設定に必要なものとして分散するために使用される。
【００４６】
以下により詳細に説明するように、システム初期設定の間に、各スイッチ素子は、隣接するスイッチ素子を、それらの同一性を認識することに関してポーリングする。システムセンターにより近接するスイッチ素子は、最初に識別される。一旦、各スイッチ素子が交換システム内においてその識別を決定されると、システムセンターは適当なソフトウェアおよびデータをスイッチ素子に伝送する。
【００４７】
また、システムセンターは、システム状態情報を維持する。交換ネットワークが作動している間に、もしスイッチ素子のスイッチポートが作動しなくなれば、リポートがシステムセンターに送られ、システムセンターは、その異常の原因となるスイッチポートを識別する。システムセンターは、疑わしい障害通信リンクについて分析し、補正動作に関して保守点検する人間にガイダンスを与える。
【００４８】
Ｆ．基本的なスイッチ素子
スイッチ素子に対する基本的なレイアウトを図３に示した。図３において、１９個のスイッチポートが、それぞれチャンネル受信機およびチャンネル送信機を有している。既に説明したように、通信リンクは、１チャンネルあたり２４ビットの情報を有するシリアル３２チャンネル時分割多重化（ＴＤＭ）フレームフォーマットで、スイッチポートに対してシリアルデータをやりとりする。各チャンネルの第１の８ビットは、経路を指定し、または経路をクリアするようなコマンドに対して使用され、一方、残りの１６ビットがデータ伝送のために使用される。チャンネル０は、情報のクロッキングのために使用され、フレームの始まりを識別するコード化された識別子（１１１１１０００００）を有している。
【００４９】
スイッチ素子は、１９個のチャンネル受信機１００および１９個のチャンネル送信機１０２を有している。別のスイッチ素子からの、あるいはインターフェイススイッチの場合にはターミナルポートからの入力データが、インアドレスポインタレジスタ１２８によって向けられたとき、チャンネル毎方式に基づくクロスポイントメモリ１２２内に記憶される。同様に、データはクロスポイントメモリから読み出され、アウトアドレスポインタレジスタ１３０によって、スイッチポートの選択されたチャンネル送信機および選択されたチャンネルに向けられ得る。このようにして、入力データは、（スイッチポートのすべてのチャンネル受信機からスイッチポートのすべてのチャンネル送信機に至る）空間内においてシフトされ、また（１つのインプットチャンネルからすべてのアウトプットチャンネルに至る）時間内においてシフトされ得る。スイッチ素子は、特定のクロスポイントメモリ位置に置かれたデータの総和をとり、２個またはそれ以上のチャンネルに対してデータを加え合わせることによって会議モードを与えることができる。
【００５０】
入力通信リンク１７０上のデータは、逐次的にチャンネル受信機１００に送られる。チャンネル受信機は、シリアルデータインプットを受信し、そのデータをシリアルフォーマットからパラレルフォーマットに変換するためのシフトレジスタ１０６を有している。シフトレジスタの最初の１０ビットは、フレームの始めのコード化された識別子を見つけ出すフレーム同期検出器１０８に結合されている。また、シフトレジスタは、一度に１個のデータチャンネルを受信するチャンネル情報ラッチ１０４に結合されている。フレーム同期検出器１０８は、チャンネル情報ラッチ１０４におけるデータに対する最新の入力チャンネル数を識別するチャンネルカウンタ１１０に結合されている。
【００５１】
既に説明したように、各フレームの始めに、５個の０を後ろに従えた５個の１からなる（１１１１１０００００）１０ビットフレーム同期ワードが与えられる。フレーム同期検出器がフレーム同期パターンを認識したとき、カウンタが、リセットされた後、チャンネルをカウントし入力チャンネル数を追跡し続ける。シフトレジスタ１０６が、シリアル入力ビットストリームをパラレルワードに変換し、パラレルワードを備えたチャンネルワードラッチ１０４を与える。
【００５２】
チャンネルセレクタ１１２が、逐次、ポートの各チャンネルワードラッチをサンプリングし、インデータレジスタ１１４にパラレルにデータを伝送する。インデータレジスタ１１４のアウトプットは、マルチプレクサ１１８および１６ビット飽和加算器１１６に結合されている。クロスポイントテンポラリーレジスタ１２０が、クロスポイント（Ｘポイント）メモリ位置からのデータを加算器の第２のインプットに与える。加算器のアウトプットは、また、マルチプレクサに結合されており、マルチプレクサのアウトプットはクロスポイントメモリ１２２に結合されている。
【００５３】
各スイッチポートタイムスロットの間に、入力チャンネル情報がクロスポイントメモリ位置に記憶され、各出力タイムスロットの間に、クロスポイントメモリ位置の内容が、検索され、出力チャンネル送信機１０２に与えられる。クロスポ  イントメモリは、データを入力通信リンクから適当な出力通信リンクに伝送する高速６４０×２４ビットＲＡＭからなっている。
【００５４】
入力および出力チャンネル情報に対するクロスポイントメモリ位置のアドレスは、ポインタＲＡＭ１３４に記憶される。ポインタＲＡＭにおけるクロスポイントメモリ位置のアドレスはスイッチポートおよびチャンネル数によってインデックスを付される。ポインタＲＡＭ１３４は、クロスポイントメモリアドレスの２つの組、または入力および出力チャンネルのそれぞれに対応するポインタに対して保存される高速（６４０×２）×１２スタティックＲＡＭからなっている。
【００５５】
ポインタＲＡＭインデックスは、１１ビットアドレス「ＰＰＰＰＰＣＣＣＣＣ」（ここでＡ＝０または１）として定義される。これは、それぞれ、入力チャンネルに対するアドレスまたは出力チャンネルに対するアドレスを表している。ＣＣＣＣＣは０から３１までのチャンネル数であり、ＰＰＰＰＰは０から１９までのポート数である。ここで、１９はリンクデータポートのアドレスであり、１８はインターフェイススイッチにおいてのみ使用されるターミナルポートに対して保存されるアドレスである。ポインタＲＡＭデータは、クロスポイントメモリ位置に対する１０ビットとして定義され、１ビットはアイドルコードがフラグを立てられているかどうかを表し、１つのビットは、クロスポイントメモリ位置が会議コールの一部であるかまたはリセットビットであるかを表す。
【００５６】
ポインタＲＡＭは、ポインタデータアウトレジスタ１３２ａおよび１３２ｂに結合されている。ポインタデータアウトレジスタ１３２ａは、インアドレスポインタレジスタ１２８に結合され、ポインタデータアウトレジスタ１３２ｂは、アウトアドレスポインタレジスタ１３０に結合されている。インアドレスポインタレジスタは、入力データをその割り当てられたクロスポイントメモリ位置１２２ａに向ける。同様に、アウトアドレスポインタレジスタは、その割り当てられたクロスポイントメモリ位置１２２ｂからの入力データを選択する。出力データは、アウトデータレジスタ１２４から適当なスイッチポートに、チャンネル送信機１０２内のチャンネル情報レジスタを通じて伝送される。
【００５７】
チャンネル送信機１０２は、出力通信リンク１７２にシリアル出力データストリームを与える。チャンネル送信機１０２は、パラレルフォーマットで出力チャンネルワードを受信するチャンネルワードレジスタ１７４を有している。チャンネルワードレジスタ１７４は、シフトレジスタ１７６に結合されている。シフトレジスタは、パラレルデータをシリアルビットストリームに変換する。各出力フレームの始めにおいて、フレーム同期ビット（１１１１１０００００）が、シーケンスポートによって、およびディレクター１２６およびその後チャンネル送信機に対するローカルチャンネル数によって与えられ、シフトレジスタ１７６によって伝送される。
【００５８】
各チャンネル受信機１００において、チャンネルカウンタ１１０が入力チャンネル数を、セレクタ１１２を通じてポインタアドレスレジスタ１３６ａに与える。ポインタアドレスレジスタ１３６ａは、また、使用されるスイッチポート数を追跡するシーケンサー１３８に結合されている。ポインタアドレスレジスタ１３６ａは、ポインタＲＡＭ１３４に結合されており、入力チャンネル数およびスイッチポート数をポインタＲＡＭに与える。
【００５９】
シーケンサー１３９は、ポインタＲＡＭにローカルチャンネル数およびスイッチポート数を与えるポインタアドレスレジスタ１３６ｂに結合されている。ローカルチャンネル数は、入力チャンネル数と同じではないことがわかる。２つの独立なチャンネルカウントが維持されることが好ましい。なぜなら、入力チャンネルワードは、異なる時間に個々のスイッチポートに到達し、よって同期していないからである。しかしながら、すべてのスイッチポートにおけるチャンネル送信機は、同時に同一のチャンネル数を伝送する。
【００６０】
１チャンネル時間に、各スイッチポートは一義的なタイムスロットを割り当てられる。各スイッチポートタイムスロットは、そのときシステムクロックによって６つの位相時間に分割される。各スイッチポートタイムスロットの間に、２つの位相時間が、出力データをそのクロスポイントメモリ位置からそのチャンネル情報レジスタに伝送するために使用される。同様に、２つの位相時間が、入力データをその宛先クロスポイントメモリ位置に伝送するために使用される。最後の２つの位相時間は、コントローラ１４０のデータ伝送に対して保存される。
【００６１】
スイッチ素子は、また、コントローラバス１５０に結合されたリアルタイムコントローラ１４０を有している。このコントローラは、それがクロスポイントメモリ位置に情報を伝送することを可能にするデータバス１４１によってインデータレジスタ１１４に結合されている。同様に、コントローラは、それがクロスポイントメモリ位置から情報を受信することを可能にするデータバス１４３によってアウトデータレジスタ１２４に結合されている。また、ＦＩＦＯバッファー部１４４がコントローラバス１５０に結合されている。その責任の一部として、コントローラはスイッチポートを起動し、操作する。さらに、回線、キーステーションおよび他のプロセッサーに対する通信経路を設定し、またクリアする。
【００６２】
スイッチ素子は、また、機能プロセッサーバス１５２に結合された機能プロセッサー部１４６を有している。機能プロセッサー部は、コール処理機能、初期化、障害に対する回復および保守を実行する。機能プロセッサー部１４６およびコントローラ１４０は、イベントＦＩＦＯ１５６、アクションＦＩＦＯ１５８およびフリーＦＩＦＯ１６０を通じて互いに通信する。機能プロセッサー部およびコントローラは、またゲート１５４を通じてメモリリソースを共有することができる。ゲート１５４は、コントローラバス１５０を適当な時間に機能プロセッサーバス１５２に結合させる。コントローラおよび機能プロセッサーの機能は、結合され、１個の非常に高速なプロセッサーによって与えられ得ることがわかる。
【００６３】
宛先ポート記憶装置（ＤＰＳ）１６４がコントローラバス１５０に結合される。宛先ポート記憶装置は、各論理アドレスコード（ＬＡＣ）に対する経路指定情報を含むメモリテーブルからなっている。論理アドレスコード（ＬＡＣ）によって宛先ポート記憶装置内にインデックスを付すことによって、コントローラは、その宛先に対するコールを転送するために使用されるべきポートまたはポートのグループを見つけ出すことができる。
【００６４】
チャンネル割当てシステム（ＣＡＳ）１６２がコントローラバス１５０に結合されている。スイッチ素子を横切る経路を設定する間に、コントローラは、接続を完全にするために、出力通信リンク上の１つまたはそれ以上のフリーチャンネルを選択しなければならない。チャンネル割当てシステムは、コントローラの要求により、短い、固定されたかつ繰り返し可能な時間に、この機能を実行する。それは、第１の使用可能なチャンネルを選択し、同一の機能グループにおけるスイッチポート中にロードを分散させる。
【００６５】
リンクデータポート（ＬＤＰ）１４８ａおよび１４８ｂは、コントローラバスに結合されており、ネットワークに対してデータパケットを送受信するための機構を与える。スイッチ素子のスイッチポートに対して、リンクデータポートは、ただ別のスイッチポートとして現れる。リンクデータポートは、スイッチ素子クロスポイントメモリ位置からデータを読み出しまたはこれにデータを書き込むことができる３２の専用タイムスロットを有している。コントローラ１４０に対して、リンクデータポートは３２のＲＡＭ位置として現れる。
【００６６】
スイッチ素子に対するクロッキングは図３には示していないが、当業者によく知られた種々のクロッキング技術を用いることができる。例えば、各スイッチ素子に対する専用回線を備えた集中化されたクロックが与えられる。しかしながら、好ましいクロックは分散されたクロッキング機構であり、米国特許出願第−−−−号「分散されたクロッキングシステム」（弁護士事件番号第416-4034号) に記載されているように、この機構において、クロックシグナルは、音声およびデータを搬送する同一の通信リンクを通じてシステムの至る所に伝送される。この特許出願の記載を、ここに参考文献として組み込む。
【００６７】
セレクタ１１２のアウトプットは、データバス１４１を通じてコマンドデコーダー１４２に結合されている。コマンドデコーダーのアウトプットは、順次、ＦＩＦＯバッファー部１４４に結合されている。スイッチポートタイムスロットが、特定のスイッチポート、例えばスイッチポート番号１に対して設定されるとき、チャンネルデータは、セレクタ１１２を通じてインデータレジスタ１１４に伝送され、また入力チャンネル数情報が、セレクタ１１２を通じてポインタアドレスレジスタ１３６ａに伝送される。チャンネルデータの最初の８ビットが、入力コマンドをデコードするコマンドデコーダー１４２によってチェックされる。もしコマンドデコーダーがコントローラの注意を要求するコマンドを認識したならば、それは、入力チャンネルワードを、コントローラおよび機能プロセッサーによってさらに処理を行うＦＩＦＯバッファー部１４４に与える。
【００６８】
この点で、ポインタアドレスレジスタ１３６ａは、入力チャンネル数およびスイッチポート数を含んでいる。チャンネル数はセレクタ１１２から得られ、スイッチポート数はシーケンサー１３８から得られる。ポインタアドレスレジスタは、その後、スイッチポート数およびチャンネル数によってポインタＲＡＭ１３４にインデックスを付与し、適当なクロスポイントメモリ位置のアドレスを与える。そのとき、クロスポイントメモリ位置のアドレスはポインタデータアウトレジスタ１３２ａに与えられる。
【００６９】
インデータレジスタ１１４は、セレクタによって与えられたデータを含んでいる。インアドレスポインタレジスタ１２８は、クロスポイントメモリ位置をポインタデータアウトレジスタ１３２ａから検索する。インアドレスポインタレジスタ１２８は、また、加算器１１６およびマルチプレクサ１１８に結合されている。インアドレスポインタレジスタ内のデータは、ポインタＲＡＭデータをロードするとき、コントローラによって与えられるフラグシグナルを含んでいる。フラグシグナルは、加算器およびマルチプレクサに送られる。使用可能なフラグシグナルが加算器１１６およびマルチプレクサ１１８に与えられたとき、インデータレジスタ１１４の内容が、指定された「イン」クロスポイントメモリ位置１２２ａに直接記憶される。もし使用可能なフラグシグナルが存在しなければ、指定されたクロスポイントメモリ位置１２２ａの内容は、インデータレジスタ１１４の内容に加えられ、マルチプレクサ１１８は、その加えられた結果をとり、指定されたクロスポイントメモリ位置１２２ａに記憶させる。
【００７０】
スイッチポートに対する伝送タイムスロットの間に、上述の手続きと同様の手続きが生じる。しかしながら、このタイムスロットにおいて、ポインタアドレスレジスタ１３６ｂは、シーケンサー１３９によって与えられたローカルチャンネル数およびスイッチポート数をロードされる。クロスポイントメモリ位置のアドレスは、その後、指定された「アウト」クロスポイントメモリ位置１２２ｂを指示するアウトアドレスポインタレジスタ１３０に送られる。指定されたクロスポイントメモリ位置１２２ｂの内容は、アウトデータレジスタ１２４に送られる。アウトデータレジスタの内容は、コントローラ１４０に送られ、あるいはスイッチポートディレクター１２６に直接ロードされる。スイッチポートディレクター１２６はこのとき、チャンネル情報レジスタ１７４および最終的に出力通信リンク１７２に伝送される適当なデータをもつ。
【００７１】
ポインタＲＡＭ１３４内の情報は、コントローラ１４０を通じてロードされる。スイッチ素子プロセッサーは、各スイッチポート数およびチャンネル数に対する適当なクロスポイントメモリ位置を割り当てる責任を有している。この情報は、コントローラからポインタＲＡＭ１３４に送られる。上述のように、すべての入力スイッチポートのすべてのチャンネル上の情報は、スイッチ素子における出力スイッチポートのすべての別のチャンネルに切り換えられ得る。
【００７２】
加算器１１６およびインアドレスポインタレジスタ１２８は、多数の入力チャンネルが互いに加えられ得るフレキシブルな多対１操作を可能とする。この和は、指定された出力チャンネルに対するクロスポイントメモリ位置に記憶される。以下に詳細に説明するように、このフレキシビリティは、デュプレックスモードおよび会議モードを可能とする。例えば、もし回線およびトレーダーボタン電話ステーションがデュプレックス経路として接続されているならば、あるいはもし多数のトレーダーボタン電話ステーションのユーザーが互いに話すことを望むならば、各回線またはユーザーに対応する各チャンネルの内容が、別のチャンネルの内容に加えられるだけである。したがって、もし入力チャンネルがデュプレックス経路または会議コールの一部であれば、チャンネルデータは加算器１１６を用いてクロスポイントメモリ位置の現存する内容に加えられる。
【００７３】
同様に、アウトアドレスポインタレジスタ１３０は１対多操作を可能とする。アウトアドレスポインタレジスタは、異なるスイッチポート上の異なる出力チャンネルに対する同一のクロスポイントメモリ位置を指定する。出力チャンネルにおけるデータは、クロスポイントメモリ位置から取り出され、次のチャンネル時間の伝送のためにチャンネル送信機に記憶される。もし読み出されたクロスポイントメモリ位置が会議コールの一部になっていれば、メモリ位置はゼロ値にリセットされる。
【００７４】
図４は、図３に示したスイッチ素子の概念図である。明瞭にするために、図４に示したスイッチ素子は、以後、図３のスイッチ素子の代わりに使用される。なぜなら、概念は簡単な図面によってより容易に視覚化できるからである。図３に示したチャンネル受信機１００およびチャンネル送信機１０２の各対は、入力リンク１７０および出力リンク１７２を有する１個のスイッチポート１７３として示してある。図３の機能プロセッサー部１４６は、また、共用メモリ空間１４７を使用するコントローラ１４０に接続されている。図４における共用メモリ１４７は、図３の機能プロセッサーＲＡＭ１６８およびコントローラＲＡＭ１６６を表している。図３のリンクデータポート１４８ａおよび１４８ｂは、図４において１個のリンクデータポート１４８として表されている。図３のクロスポイントメモリ１２２は、また図４において、以下においてより詳細に説明するように、順方向クロスポイントメモリ位置に対して「Ｆ」として識別される一方のメモリ位置と、逆方向クロスポイントメモリ位置に対して「Ｒ」として識別される他方のメモリ位置とをもって表されている。同報通信ＦＩＦＯバッファー１８６は、また図４において、図３のＦＩＦＯバッファー部１４４の一部として表されている。同報通信ＦＩＦＯバッファーは、さらに説明するように、１個のスイッチ素子と別のスイッチ素子の間において状態同報通信メッセージを伝送するときに使用される。関係する付加的な素子が、図４のスイッチ素子に加えられ、明確な概念的理解を可能とする。
【００７５】
既に説明したように、交換ネットワークにおける反射スイッチ、セクションスイッチおよびアクセススイッチは、それぞれ、図３および図４に示したスイッチ素子と同一のものである。
【００７６】
図５は、図１のインターフェイススイッチステージ２２のレイアウトを示したものである。インターフェイススイッチは、前述のスイッチ素子を小型にしたものであり、種々の端末装置および回線カードに接続され、これらを交換ネットワークにアクセスさせる。インターフェイススイッチ２２は、１つの端末装置、並びにチャンネル送信機およびチャンネル受信機をもつ４個のスイッチポートを有している。図面を簡単にするために、スイッチ素子は関係するコンポーネントだけを備えたものとして描いてある。
【００７７】
ターミナルポート１７１は、通信リンクを通じたキーステーションまたは回線カードに対するアクセスを与える。各インターフェイススイッチにおいて、１個のスイッチポートが、ブリッジポート１７３として割り当てられる。ブリッジポートは、ブリッジポートのチャンネル受信機が、図５に示したようにチャンネル送信機に接続されていることを除き、他のすべてのスイッチポートと同様である。したがって、ブリッジポートに関係するクロスポイントメモリ位置から読み出された内容は、インターフェイススイッチに送り返され、その適当なクロスポイントメモリ位置に記憶される。
【００７８】
インターフェイススイッチ内の機能プロセッサー１４６は、交換ネットワーク内の他のスイッチ素子によって実行されない付加的な機能を実行する。機能プロセッサーによって実行される機能は、コールハンドラソフトウェア１７５によるコール処理、システムセンターからの構成テーブルのダウンロード、ブートアップ、リセットおよび連続方式におけるダイアグノスティックスの実行を含んでいる。さらに、キーステーションに接続されたインターフェイススイッチ内の機能プロセッサーは、キーステーションから直接、回線キー作動メッセージを受信し分析する。回線キー作動メッセージは、回線または他のキーステーションに対する経路を指定すること、キーステーション上の回線をクリアしまたは解除すること、キーステーションと回線の間、またはキーステーションと別のキーステーションの間に専用通信経路を指定すること、並びにユーザーの必要および要求に応じた多くの他の特徴を有している。キーステーションに接続されたインターフェイススイッチにおける機能プロセッサーは、また、インターフェイススイッチに接続されたキーステーションのそれぞれに対する回線状態情報を集めて伝送する。
【００７９】
回線カードに接続されたインターフェイススイッチに対して、機能プロセッサーは、回線状態を獲得し、これを適当な時に、スイッチポートを通じて交換ネットワークに同報通信する。機能プロセッサーは、また、回線カードに接続された音声チャンネルに対するコール処理を行う。シンプレックスまたはデュプレックス経路のいずれかが、１つの開始スイッチポートと終了スイッチポートの間に設定される。これらの２つのポート間において、他のスイッチポートに対するいくつかのタンデム接続が存在する。デュプレックス通信において、開始および終了スイッチポートのスイッチ素子が、同一の宛先、すなわちインターフェイスカード内のブリッジポートに向かう経路を指定する。デュプレックス通信において、開始スイッチポートおよび宛先スイッチポートから宛先ブリッジポートに向かうデュプレックスポートの第１の半分は、各スイッチ素子内において順方向レッグと呼ばれる。複数のデュプレックス経路を、例えば、コール会議セットアップ中にもつことが可能である。この場合、含まれるすべてのインターフェイススイッチが、同一の宛先ブリッジポートに向かう経路を指定する。
【００８０】
図６および図７は、コール会議経路において使用されるスイッチ素子９９の例を示したものである。図６において、スイッチポートＡは、その内容がスイッチ素子９９のスイッチポートＣのチャンネルを通じて、宛先ブリッジポートにアドレス指定されたチャンネルを受信する。また、スイッチポートＢは、その内容がスイッチポートＣのチャンネルを通じて、同一の宛先ブリッジポートにアドレス指定されたチャンネルを受信する。含まれる複数のパーティーを有するコール会議において、スイッチ素子内の別のポートは、また、その内容がスイッチ素子のスイッチポートＣを通じて同一の宛先ブリッジポートにアドレス指定されたチャンネルを受信する。同一の宛先ブリッジポートに対する２つまたはそれ以上の経路が交差するスイッチ素子の場合、両方のチャンネルに対する入力チャンネル情報の２つの総和が加算器１１６によって与えられ、「Ｆ」として識別される順方向クロスポイントメモリ位置１７４に記憶され、スイッチポートＣを通じて宛先まで伝送される。
【００８１】
ブリッジポートから発生し、コールに含まれるすべてのインターフェイススイッチの和をとられた順方向レッグの分散を与える、デュプレックス経路の第２の半分は、逆方向レッグと呼ばれる。図７は、会議コールの逆方向レッグにおいて使用されるスイッチ素子９９を示したものである。スイッチポートＣは、ブリッジポートからチャンネルを受信する。チャンネルの内容は、会議コールにおけるすべてのチャンネルワードの和であり、「Ｒ」として識別される逆方向クロスポイントメモリ位置１７６に記憶される。逆方向クロスポイントメモリ位置の内容は、スイッチポートＡおよひＢのチャンネルを通じて、開始および宛先インターフェイススイッチに対してアドレス指定されている。
【００８２】
したがって、順方向クロスポイントメモリ位置「Ｆ」は、経路の順方向レッグに対応しており、逆方向クロスポイントメモリ位置「Ｒ」は、経路の逆方向レッグに対応している。
【００８３】
図６のスイッチポート１７０ａおよび１７０ｂ、並びに図７のスイッチポート１７０ｃの各入力チャンネルワードは、それに関係するポインタＲＡＭ１３４内のクロスポイントメモリ位置のアドレスをもっている。デュプレックス音声経路の順方向レッグ上において、スイッチ素子９９が、入力チャンネルワードを、加算器１１６によって順方向クロスポイントメモリ１７４の現存する内容に加え、更新する。インアドレスポインタレジスタ１２８が、同一の宛先に経路指定されたすべてのデータに対して、同一のクロスポイントメモリ位置を与えることによって、多対１操作を可能にする。したがって、同一宛先を有する多数の入力チャンネル内に含まれるデータは加えられ、同一の順方向クロスポイントメモリ位置１７４に記憶される。デュプレックス経路の順方向レッグ上において、順方向クロスポイントメモリ位置１７４が読み出され、その内容が出力チャンネルに与えられる。その後、クロスポイントメモリ位置１７４の内容がクリアされる。
【００８４】
デュプレックス経路の逆方向レッグ上において、スイッチ素子９９は入力チャンネルワードを逆方向クロスポイントメモリ位置１７６に書き込む。図７の出力チャンネルワード１７２ａおよび１７２ｂ、並びに図６の出力チャンネルワード１７２ｃは、それぞれ、同様に、それに関係するポインタＲＡＭ１３４内のクロスポイントメモリ位置のアドレスをもっている。アウトアドレスポインタレジスタ１３０は、同一の逆方向メモリ位置１７６を指定することによって、１対多操作を可能にする。したがって、逆方向メモリ位置１７６の内容は、会議経路に対応する多数の出力チャンネルに対して使用可能である。デュプレックス経路の逆方向レッグ上において、逆方向クロスポイントメモリ位置からの出力チャンネルワードが読み出され、出力チャンネルに与えられる。
【００８５】
Ｇ．コントローラおよび機能プロセッサー
スイッチ素子は、同時に、そのスイッチポートに接続された通信リンクから種々のコマンドコードおよび対応する引き数を受信する。入力コマンドの速度は、コントローラの処理時間よりも速くなり得る。したがって、各スイッチ素子は、先入れ先出し（ＦＩＦＯ）バッファーを有し、入力コマンドを受信し、必要な情報を先入れ先出し方式でコントローラに与える。入力コマンドおよび対応する引き数は、図３のコマンドデコーダー１４２を通じてＦＩＦＯバッファー部１４４に与えられる。適当なときに、ＦＩＦＯバッファーに記憶された情報が、図３のコントローラバス１５０を通じてコントローラ１４０によって読み出される。
【００８６】
図８は、ＦＩＦＯバッファー部１４４を示したものである。ＦＩＦＯバッファー部１４４は、４個のＦＩＦＯバッファー、すなわち、経路指定ＦＩＦＯバッファー１８０、経路クリアＦＩＦＯバッファー１８２、チャンネルモニタＦＩＦＯバッファー１８４および同報通信ＦＩＦＯバッファー１８６からなっている。クロスポイントメモリ位置およびスイッチポートが、図３のコントローラ１４０によって、これら４個のＦＩＦＯバッファーを通じてアクセスされる。
【００８７】
経路指定ＦＩＦＯバッファー１８０は、コントローラが処理を行うための入力チャンネルからの経路指定コマンドを表している。各経路指定コマンドに対応するＦＩＦＯの内容は、４０ビットの広さを有している。読み出し機能が実行される間に、経路指定ＦＩＦＯバッファーは、コントローラに、１０ビットでポートおよびチャンネルの数を、６ビットでローカルチャンネル時間を、８ビットでコマンドコードを、１６ビットでそのコマンドに対する引き数を与える。経路指定コマンドに対する引き数は、宛先論理アドレスコード（ＬＡＣ）からなっている。したがって、通信リンク上の入力経路指定コマンドがスイッチポートによって検出され、経路指定ＦＩＦＯ１８０内におかれる。しばらくしてから、コントローラは、上述のようにＦＩＦＯを読み出し、論理アドレスコードを用いて図３の宛先ポート記憶装置１６４内にインデックスを付与する。その後、宛先ポート記憶装置は、使用のため出力ポートまたはポートのグループを与える。
【００８８】
ＦＩＦＯバッファー１８２は、経路クリアコマンドおよび非応答（ＮＡＫ）コマンドを記憶するために使用される。ＦＩＦＯバッファー１８２は、その内容が３４ビットからなっていることを除いて、経路指定ＦＩＦＯと同様に読み出される。読み出し機能が実行されている間に、ＦＩＦＯ１８２は、コントローラに、１０ビットでポートおよびチャンネルの数を、８ビットでコマンドコードを、１６ビットで対応する引き数を与える。経路クリアコマンドに対する引き数は、宛先論理アドレスコード（ＬＡＣ）からなっており、ＮＡＫコマンドに対する引き数は、チャンネル数およびそのコマンドの形式からなっている。
【００８９】
ＦＩＦＯバッファー１８４は、コントロラ１４０に対してアラーム、エラー状態および警告コマンドを提示するために使用される。ポインタＲＡＭ１３４データ内の１つのビットは、スイッチポートおよびチャンネル方式上のチャンネルモニタＦＩＦＯバッファーを割り込み可能または割り込み不能にするために使用される。ＦＩＦＯバッファー１８４は、３４ビットを有している。読み出し機能が実行されている間に、ＦＩＦＯバッファー１８４は、コントローラに、１０ビットでポートおよびチャンネルの数を、８ビットでコマンドコードを、１６ビットで対応する引き数を与える。
【００９０】
以下でより詳細に説明するように、状態同報通信ＦＩＦＯ１８６は、同報通信メッセージを記憶し、転送するために使用される。
【００９１】
図９は、図３の機能プロセッサー部の機能ブロック図である。機能プロセッサーは、交換ネットワークにおけるすべてのスイッチ素子に対し共通の構成を有している。これによって、１つのプロセッサーの構成を、すべてのスイッチ素子において使用することができ、これによって、各スイッチ素子の構成を簡単にし、将来の設計に対して共通の組み立てブロックを与えることができる。
【００９２】
機能プロセッサー１９０は、ＳＰＡＲＣプロセッサーからなっている。機能プロセッサーバス１５２は、機能プロセッサー３２アドレスビットの２４ビットサブセットからなるアドレスバスを含んでいる。機能プロセッサーバス１５２は、また３２ビットの広さを有する外部データバスを含んでいる。
【００９３】
基本的な支援回路が、メモリ保護ユニット（ＭＰＵ）１９２、ＲＡＭ１９４、５１２キロバイトのメモリからなるブートＥＰＲＯＭ１９６、ウォッチドッグ（ＷＤ）タイマ１９８、オシレーター２００、物理位置Ｉ．Ｄ．２０２、割り込みコントローラ２０４、周辺インターフェイス２０６、メモリゲートコントローラ２０８、状態バッファー２１０、コントロールラッチ２１２、アドレスデコーダ２１４およびタイマ２１６を有している。
【００９４】
コードおよびデータテーブルが、システムセンター１５のハードディスクからＲＡＭ１９４にダウンロードされる。ＲＡＭは、高速記憶の要請および電池によるバックアップ使用の理由からスタティックである。ブートＥＰＲＯＭ１９６は、ブートストラップおよび自己テストコードを有している。各スイッチ素子は、物理位置Ｉ．Ｄ．部における専用Ｉ／Ｏポートを通じて、バックプレーンから与えられた物理位置ＩＤ部２０２における１４ビットレジスタを読み出すことによって、それ自体のスイッチ素子の形式、およびシステム内のその物理位置を決定することができる。メモリ保護ユニット（ＭＰＵ）１９２は、ソフトウェアエンティティを機能プロセッサーにおいて実行するために、ＲＡＭ１９４の異なる部分にアクセスする権利を制御する。メモリゲートコントローラ２０８は、図３のメモリゲートを制御する。メモリゲートは、コントローラ１４０または機能プロセッサー部１４６が、特定の時間に、それぞれの別の環境にアクセスすることを許可する。周辺インターフェイス部２０６は、端末装置および回線カードが、インターフェイススイッチの機能プロセッサー部１４６に直接アクセスすることを許可する。
【００９５】
図１０は、コントローラおよび機能プロセッサーメモリマップを示したものである。高速ＲＡＭからなるコントローラＲＡＭ１６６は、クロスポイントマッピングテーブル２１２に対するスイッチポートおよびチャンネルを有している。マッピングテーブルは、ともにクロスポイント数によってインデックスを付与されたクロスポイント第１チャンネルインルックアップテーブル２１４およびクロスポイント第１チャンネルアウトルックアップテーブル２１５、ポートおよびチャンネルによってインデックスを付与された次チャンネルインリンクリストテーブル２１６、ポートおよびチャンネルによってインデックスを付与された次チャンネルアウトリンクリストテーブル２１８を有している。コントローラＲＡＭは、また、フリークロスポイントＦＩＦＯバッファー２２０を有している。コントローラＲＡＭは、付加的に、作動中の音声およびデータチャンネルのそれぞれに対応する経路制御バッファー（ＰＣＢ）を有している。ＰＣＢは、経路のリアルタイム状態モニタリングおよび処理のために使用される経路のそれぞれの端に割り当てられたメモリのブロックからなっている。コントローラＲＡＭ１６６は、メモリゲート１５４を通じて機能プロセッサーＲＡＭ１９４にインターフェイスされている。
【００９６】
図１０において、コントローラは、ローカルコントローラインアドレスレジスタにおける入力チャンネル情報アドレスのコピーを有している。ローカルコントローラインアドレスレジスタは、リターンチャンネル数に対する５ビット、およびパケット制御バッファーインデックス数に対する８ビットを含んでいる。したがって、コントローラインアドレスレジスタの入力チャンネル情報アドレスの内容は、次のフォーマットを有している。
【００９７】
コントローラインアドレスレジスタ
クロスポイントメモリ位置アドレス                １０ビット
会議レッグフラグ                                  １ビット
話中フラグ（割り込み可能なチャンネルモニタ）      １ビット
リターンチャンネル  ＃                            ５ビット
パケット制御バッファーインデックス  ＃            ８ビット
アイドルカウント                                  ５ビット
【００９８】
パケット制御バッファーインデックス数は、すべてのスイッチポートおよびチャンネル上のすべての事象が、もし存在するならば、パケット制御バッファーに関係づけられることを許す。交換ネットワークのスイッチ素子に対して、このフィールドはブランクとして残される。コントローラＲＡＭ１６６は、また、ローカルコントローラアウトアドレスレジスタ内に、出力チャンネルワードのクロスポイントメモリ位置アドレス、および最終的な経路宛先に対する論理アドレスコードを有している。したがって、コントローラＲＡＭ内のコントローラアウトアドレスレジスタは次のフォーマットを有している。
【００９９】
コントローラアウトアドレスレジスタ
クロスポイントメモリ位置アドレス                １０ビット
会議レッグフラグ                                  １ビット
話中フラグ                                        １ビット
宛先論理アドレスコード  ＃                    １６ビット
【０１００】
図１０に示したように、機能プロセッサーＲＡＭは、宛先ポート記憶装置２３０、回線状態テーブル２３４、コールメッセージバッファー２３６、事象ＦＩＦＯバッファー１５６、アクションＦＩＦＯ１５８、フリーＦＩＦＯ１６０およびパケットバッファー２３２を有するコールメッセージＦＩＦＯバッファーを有している。コールメッセージバッファー（ＣＭＢ）２３８は、機能プロセッサーによって使用され、経路制御バッファー２２２と同一のデータ構造を有している。コールメッセージＦＩＦＯ１５６、１５８、１６０は、機能プロセッサーに対する「事象」情報、および機能プロセッサーからの動作コマンド情報を送るための経路メッセージＦＩＦＯバッファーからなっている。したがって、コールメッセージＦＩＦＯバッファーは、各スイッチ素子における機能プロセッサーとコントローラの間の相互作用を可能にする。
【０１０１】
宛先ポート記憶装置２３０（ＤＰＳ）は、出力スイッチポートまたはスイッチポートグループを選択するための論理アドレスコードによってインデックスを付与されたメモリテーブルである。したがって、各スイッチ素子がコマンドコードを受信し、宛先論理アドレスコード（ＬＡＣ）に対する経路を指定するとき、宛先ポート記憶装置は、入力チャンネルデータを当該宛先ＬＡＣに向けることができる使用可能なスイッチポートまたはスイッチポートのグループを与える。ＬＡＣに対応する出力スイッチポートまたはポートのグループは、システムが初期設定されるとき、あるいはその後動的にシステム内に物理的な再構成が存在するときに設定される。一旦、出力スイッチポートまたはスイッチポートのグループが与えられると、スイッチ素子はそのスイッチポート情報を図３のチャンネル割当てシステム（ＣＡＳ）に向け、選択されたスイッチポートにおける最適のポートおよびチャンネルを選択する。その結果生じるスイッチポートおよびチャンネルは、その後、選択された出力スイッチポートおよびチャンネツとして宛先ポート記憶装置テーブル２３０に記憶される。宛先ポート記憶装置２３０は、順方向クロスポイントメモリ位置アドレスを記憶する。逆方向クロスポイントメモリ位置アドレスは、対応する順方向クロスポイントメモリ位置アドレスによってインデックスを付与され得る結合テーブルによって見つけ出される。同様に、順方向クロスポイントメモリ位置アドレスは、対応する逆方向クロスポイントメモリ位置アドレスによって見つけ出され得る。宛先ポート記憶装置のフォーマットは、したがって次のようになる。
【０１０２】
宛先ポート記憶装置
アウトポート／グループ                          ５ビット
クロスポイトメモリ位置アドレス                １０ビット
カウント                                        ５ビット
Ｌ                                              １ビット
選択された出力ポート                            ５ビット
選択された出力チャンネル                        ５ビット
【０１０３】
ここで、アウトポート／グループは、その望まれた宛先に要求されるデータを経路指定する、選択されたスイッチポートまたはスイッチポートのグループである。カウントエントリーは、特定の経路の一部となるスイッチ素子上の接続の数を記憶する。Ｌ（ローカルビット）は、宛先ＬＡＣがスイッチ素子に対してローカルである場合に設定される。
【０１０４】
もし、入力チャンネル情報に含まれる経路指定コマンド上において、宛先ポート記憶装置のチェックが、宛先論理アドレスコードに対するいかなる経路も存在しないことを示しているならば、入力チャンネルワードに対する使用可能なクロスポイントメモリ位置アドレスが、フリーＦＩＦＯから読み出される。しかしながら、もし宛先ポート記憶装置のチェックが経路が既に存在していることを示しているならば、カウントエントリーは０ではなく、宛先ポート記憶装置（ＤＰＳ）２３０における対応するクロスポイントメモリ位置アドレスが使用される。
【０１０５】
シンプレックス経路において、宛先ポート記憶装置のクロスポイントメモリ位置アドレスに対するエントリーが、順方向クロスポイントメモリ位置のアドレスを記憶するために使用される。デュプレックス経路において、宛先経路記憶装置におけるクロスポイントメモリ位置アドレスに対するエントリーは、また、順方向クロスポイントメモリ位置のアドレスを記憶し、順方向レッグに対して使用される。その後、デュプレックス経路に対する逆方向クロスポイントメモリ位置のアドレスが、コントローラ結合テーブルのチェックによって見つけ出される。
【０１０６】
カンウトフィールドは、特定の経路におけるスイッチ素子上の接続の数とみざされ得る。それは、経路が最初に指定されたとき、４回増加する。順方向レッグにおける出力チャンネルに対して１回と、逆方向レッグの入力チャンネルに対して１回と、逆方向レッグにおける出力チャンネルに対して１回である。スイッチ素子に入力される同一の論理アドレスコード数に対する次の経路指定は、カウントを２だけ増加させる。すなわち、入力順方向チャンネルに対して１回と、出力逆方向チャンネルに対して１回である。
【０１０７】
各スイッチ素子における宛先ポート記憶装置（ＤＰＳ）のＬビットは、宛先論理アドレスコードに対応するスイッチポートが同一のスイッチ素子内に存在するかどうかを表している。データ経路に対し、Ｌビットが設定されるとき、宛先は、当該スイッチ素子に対するリンクデータポート（ＬＤＰ）であると仮定される。
【０１０８】
ポートのグループが、対応する論理アドレスコードに対して使用可能であるとき、スイッチ素子は、割り込み可能なポート間のトラフィックロードが、等しく分散されることを保証する。宛先ポート記憶装置によって与えられたスイッチポートまたはスイッチポートのグループは、最新のスイッチポートパラメータとともに図３のチャンネル割当てシステム１６２にアクセスし、次の使用可能なフリーチャンネルを配置するために使用される。もし、スイッチポートグループにおける１以上のスイッチポートが同一の最短チャンネル時間を有しているならば、「最新スイッチポート」情報が選択のために使用される。「最新スイッチポート」エントリーを見ることによって、ＣＡＳは、グループ内における次の使用可能なスイッチポートを選択する。「最新スイッチポート」テーブルエントリーは、チャンネルがスイッチポートグループから割り当てられるたび毎に、更新される。
【０１０９】
図１１〜図１３は、図１０に示した、クロスポイント第１チャンネルインルックアップテーブル２４１、クロスポイント第１チャンネルアウトルックアップテーブル２１５、次チャンネルインリンクリストテーブル２１６および次チャンネルアウトリンクリストテーブル２１８を説明した図である。ときどき、スイッチポートおよびチャンネル、またはクロスポイントメモリ位置アドレスのみをもつ、コールに含まれるパーティーを配置することが必要になる。テーブル２１４、２１５、２１６および２１８は、この情報を与えることができる。図１１は、クロスポイント第１チャンネルイン／アウトルックアップテーブル２１４および２１５を詳細に説明したものである。クロスポイントメモリ位置アドレスによって各テーブル内にインデックスを付与することによって、クロスポイントメモリ位置に書き込みまたはこれから読み出すように割当てられた第１スイッチポートおよびチャンネルが見つけ出され得る。順方向クロスポイントメモリ位置に対し、クロスポイントメモリ位置から読み出されるただ１つの出力チャンネルが存在する。逆方向クロスポイントメモリ位置に対し、逆方向クロスポイントメモリ位置に書き込まれるただ１つのスイッチポートおよびチャンネルが存在する。クロスポイント第１イン／アウトルックアップテーブルにおけるエントリーのレイアウトは以下のようになっている。
【０１１０】
クロスポイントイン／アウト
第１スイッチポートおよびチャンネルイン          １０ビット
第１スイッチポートおよびチャンネルアウト        １０ビット
【０１１１】
図１２は次チャンネルインリンクリストテーブル２１６を、図１３は次チャンネルアウトリンクリストテーブル２１８をそれぞれ示したものである。順方向クロスポイントメモリ位置に書き込みを行う複数のスイッチポートおよびチャンネルが存在し得ることがわかる。順方向クロスポイントメモリ位置に書き込みが行われるとき、各チャンネルの内容が順方向クロスポイントメモリ位置の前の内容に加えられ、その和が記憶される。同様に、逆方向クロスポイントメモリ位置から読み出しを行う複数のポートおよびチャンネルが存在し得る。経路内のすべての参加者を見つけ出すために、固定長テーブル２１６および２１８は、多数のリンクされたリスト、すなわち入力チャンネルに対するものと出力チャンネルに対するものを含んでいる。クロスポイントメモリ位置に書き込みを行うための第１スイッチポートおよびチャンネルは、前に説明したように、クロスポイント第１チャンネルイン／アウトルックアップテーブル２１４および２１５を用いることによって見つけ出され得る。第１ポートおよびチャンネルは、リンクリストテーブル２１６内の次のチャンネル内にインデックスを付与し、同一の順方向クロスポイントメモリ位置に書き込みを行う次のポートおよびチャンネルを得るために使用される。もし、インデックススイッチポートおよびチャンネル２４０がクロスポイントメモリ位置に書き込みを行うただ１つのチャンネルであるなら、あるいはもし、インデックススイッチポートおよびチャンネル２４０が最新のポートおよびチャンネルであるならば、リンクリストテーブル位置における次のチャンネルの内容は、ゼロ（ＮＵＬＬ）となる。
【０１１２】
スイッチポートおよびチャンネルが経路に加えられたとき、それはリンクリストの終端に加えられなければならない。スイッチポートまたはチャンネルが経路から取り除かれたとき、リンクされたリストは圧縮されなければならない。イン／アウトリンクリストテーブルにおけるエントリーのレイアウトは次のようになっている。
【０１１３】
次チャンネルインリンクリストテーブル
前のスイッチポートおよびチャンネルイン        １０ビット
次のスイッチポートおよびチャンネルイン        １０ビット
【０１１４】
次チャンネルアウトリンクリストテーブル
前のスイッチポートおよびチャンネルアウト      １０ビット
次のスイッチポートおよびチャンネルアウト      １０ビット
【０１１５】
交換ネットワークの素子に加えて、プロトコル層が、経路指定の決定、コンポーネントのテスト、エラー状態に対する応答および他のプロトコル層との通信を行うために必要であることがわかる。コントローラ内において、２つのソフトウェア層が存在し、交換経路プロトコル（ＳＰＰ）および交換接続プロトコル（ＳＣＰ）として識別される。交換経路プロトコルは終端間経路処理に対する責任を有する。交換経路プロトコルは、図３の機能プロセッサー部１４６、リンクデータポート１４８および交換接続プロトコル（ＳＣＰ）とのインターフェイスをとる。ＳＣＰは、ネットワークを横切るステージ接続によってステージに対する責任を有する。ＳＣＰは、コントローラ１４０における交換経路プロトコル（ＳＰＰ）とのインターフェイスをとる。交換経路プロトコルは、図３および図１０に示したメッセージＦＩＦＯバッファー１５６、１５８、１６０を通じて機能プロセッサー部と通信する。
【０１１６】
図１４は、対応する（ＰＣＢ）エントリーを有するパケット制御バッファー（ＰＣＢ）のブロック図である。交換経路プロトコルは、それぞれが共通のリソースと同一のコントローラプロセッサーおよびソフトウェアを用いる多数の作動チャンネルを同時に処理するので、いくつかの手段が、この共通のリソースを使用するチャンネルを処理するとき、各作動チャンネルの状態をリコールするために与えられなければならない。各作動チャンネルのこの状態情報は、経路制御バッファー（ＰＣＢ）によって維持される。
【０１１７】
９６個の使用可能な経路制御バッファーが存在する。これらは、ターミナルポート、ブリッジポートまたはリンクデータポート（ＬＤＰ）のいずれかに動的に割り当てられる。初期設定が行われるとき、これらはすべて、「フリー」リストとして識別されるダブルリンクリスト内に配置される。これらは、経路が指定される間にフリーリストの始端から「トランジェント」リストの終端まで移動せしめられる。一旦、経路が確立され、確認コマンドによってチェックされると、経路に割り当てられた経路制御バッファーが、音背経路に対する「トーク」リストおよびデータ経路に対する「リンクデータポート（ＬＤＰ）」リスト内に配置される。
【０１１８】
経路の伝送の間に、経路制御バッファーは、トランジェントリストにもどされ、一旦、経路クリア機能が完了すると、経路制御バッファーは「フリー」リストの終端にもどされる。
【０１１９】
図１０に示したように、経路制御バッファー２２２は、コントローラによって使用され、その作動時間を通じて各作動コールおよび経路の詳細をリアルタイムで処理し、また、その履歴を追跡するため、特に問題を付いてきするために使用される記録を与える。コールメッセージバッファー（ＣＭＢ）２３８が機能プロセッサー部によって使用され、「作動」要求を「作動」ＦＩＦＯバッファー１５８を通じて交換経路プロトコルに伝送し、その後交換プロトコルによって使用され、経路制御バッファー（ＰＣＢ）の現在の状態を、「事象」ＦＩＦＯ１５６によって機能プロセッサーに伝送する。「事象」通信メッセージバッファー（ＣＭＢ）は、共通の素子を備えた事象指定構造を有している。ＣＭＢは、経路制御バッファーのサブセットである。経路指定に対し、通信メッセージバッファーは、機能プロセッサーが交換経路プロトコルに対し、発生せしめられるべき経路の望まれるパラメータを与えるようにするための手段である。経路の開始および終了に対し、経路制御バッファーは、メモリ内の必要とされるデータバッファーに対しデータをやりとりするために使用される。ＰＣＢは、交換経路プロトコルおよび交換接続プロトコルを両方によって共有される。
【０１２０】
リンクデータポートにおける入力／出力チャンネルの各対は、ネットワークコマンドおよび機能プロセッサーコマンドに応答する（コントローラの交換経路プロトコル（ＳＰＰ）ソフトウェアによって実行される）状態機械(state machine) によって駆動される。これによって、コントローラは、成功した結果が生じるまで、あるいは通常の故障またはエラー状態が生じるまで、経路を処理することが可能となる。それによって、交換経路プロトコルは、一定のステージに到達したときに機能プロセッサーに対し警告しなければならなくなるまで、入力経路指定を同時に処理することが可能となる。
【０１２１】
各コールの作動時間を通じて、インターフェイススイッチ内のモニタＦＩＦＯ１８４（図８参照）は、接続状態にあり、ＳＰＰによって処理されるパケット制御バッファーにおける接続の詳細の完全な記録を維持する。パケット制御バッファー内の情報は、交換経路プロトコルおよび交換制御プロトコルの両方に共有される。コール処理が決定を行うために必要とされる場所にステージが到達したときにはいつも、コールの現在の状態およびそのデータのコピーが、コールメッセージバッファー（ＣＭＢ）内に配置され、ＣＭＰに対するポインタが事象メッセージＦＩＦＯバッファー内に配置される。
【０１２２】
経路制御バッファーは、関連するデータを与えるための多数のフィールドを有しており、各フィールドエントリーが、作動コールの間に使用される。もしコールメッセージバッファー２３８が情報を、交換経路プロトコル（ＳＰＰ）から機能プロセッサーに伝送するならば、情報は、「事象」形式であり、入力コマンドおよび引き数である。しかしながら、もしコールメッセージバッファーが情報を機能ポウロセッサーから交換経路プロトコルに伝送するならば、このワードにおける情報は、実行されるべき望まれる「作動」を表す経路制御コードとなる。この制御コードは、通信メッセージバッファー（ＣＭＢ）のコマンド指定部分の構造を決定する。
【０１２３】
経路に対応するパケット制御バッファーは、０〜９５のいずれかからなるそのパケット制御バッファー（ＰＣＢ）数を表すエントリーを有している。これによって、コントローラはそのパケット制御バッファーを機能プロセッサー経路ＩＤに相関させることができる。ＰＣＢ数は、コントローラによって与えられる。この経路に属するコントローラに対する次のいずれの事象も、ＰＣＢ数からなるコントローラＩＤを有している。
【０１２４】
状態／経路状態エントリーは、データまたはターミナルポートチャンネル対状態機械およびいくつかの関連状態ビットの状態を含んでいる。
【０１２５】
作動リンクデータポートチャンネルが処理されるとき、交換経路プロトコルが、ポケット制御バッファーによって与えられた状態をもつリンクデータポートおよびチャンネルに対する状態機械を実行する。交換経路プロトコル（ＳＰＰ）は、状態エントリーに対する責任を有している。ＳＰＰがシグナルを機能プロセッサーに伝送するとき、機能プロセッサーは、コマンドエントリーおよび状態ビットをチェックし、事象の発生を決定する。
【０１２６】
ＦＩＦＯバッファー１５６は、スケジュラーによって決定される一定の速度で、機能プロセッサーによってポーリングされる。経路状態情報は、次のようになる。
【０１２７】
経路状態
経路指定試みオーバーフロー（Ｅ）      経路クリア（Ｅ）
パケット送信（Ｅ）                    経路失敗（Ｅ）
ＡＣＫ（Ｅ）                          パケット受信（Ｅ）
ＮＡＫ（Ｅ）                          パケット伝送失敗（Ｅ）
音声経路完了（Ｅ）
【０１２８】
パケット制御バッファーにおける他のエントリーは、ローカルアドレスコード（ＬＡＣ）および遠隔論理アドレスコード上の情報を有している。ローカルＬＡＣは、経路を指定するときには発信ＬＡＣからなっており、また、経路を終了するときには宛先ＬＡＣからなっている。宛先ＬＡＣは、経路指定を開始するときに使用される宛先ＬＡＣであり、または経路を終了するときに使用される発信ＬＡＣである。
【０１２９】
システム要件に依存して、インターフェイススイッチのいくつかのターミナルポートが、音声を記録するためのテープレコーダとして使用可能である。テープポートおよびチャンネル上の情報を、パケット制御バッファー内に含めるためのエントリーが、（構成の変更がなされるまで保持される）テープ経路指定のために使用される。それは、テープチャンネルに接続するために（インターフェイススイッチによって扱われるテープカードからの）音声経路に結合されなければならないポートおよびチャンネルの数を有している。
【０１３０】
パケット制御バッファーにおけるさらに別のエントリーは、経路上の情報およびコールメッセージバッファー識別を有している。経路識別数は、機能プロセッサーによって使用され、新たな作動に対して使用不適なコールメッセージを取り除くために、機能プロセッサーＲＡＭにおいて、コマンドに対する経路およびコールメッセージバッファーポインタを識別する。
【０１３１】
機能プロセッサーは、経路ＩＤの割当てに対する責任を有している。機能プロセッサーが経路指定を開始するとき、経路識別エントリーは当該情報を表している。交換経路プロトコルは、事象シグナルを新たな経路（例えば音声経路）に対する機能プロセッサーに伝送するとき、経路識別はブランクである。機能プロセッサーは、経路ＩＤを割当て、それを交換経路プロトコルに戻される次のコマンド内に含める。
【０１３２】
機能プロセッサーは、経路ＩＤによってコールメッセージバッファーがどの経路に対応しているのかを識別する。交換経路プロトコルは、通信メッセージバッファー（ＣＭＢ）内におけるコントローラＩＤエントリーによって経路を識別する。コントローラＩＤは、特定の経路に割当てられた経路制御バッファー数である。
【０１３３】
交換経路プロトコルが事象シグナルを機能プロセッサーに伝送するとき、コールメッセージバッファー識別は、どのコールメッセージバッファー（ＣＭＢ）がフリーであり得るかを、機能プロセッサーに伝える。機能プロセッサーは、ＣＭＢリソース割当てを処理することに対する責任を有しており、ＣＭＢをクリアし、ＣＭＢに対するポインタをフリープロトコルに配置する。
【０１３４】
パケット制御バッファー内における結合パラメータエントリーは、結合に対するポートおよびチャンネルの対を有している。ターミナルポート、ブリッジポートまたはテープポートおよびチャンネルを、クロスポイントメモリ位置に関係させる操作が結合である。もし通信処理装置からの経路指定コマンドが自動的な結合でなければ、通信処理装置はスイッチポートおよびチャンネルの独立な結合を行わなければならない。スイッチポートおよびチャンネルの対は、機能プロセッサーによって指定される。結合情報は３ビットを有している。すなわち、開始および終了に対する１ビットと、順方向および逆方向に対する１ビットと、作動および非作動に対する１ビットである。
【０１３５】
試みのカウントおよび遅延情報エントリーは、経路を指定するときに交換経路プロトコルが行う試みの数である。遅延は、一般的な特定目的タイマである。タイマの使用は状態に依存する。このタイマの細分性は、１２５μ秒または１フレームである。このエントリーは交換経路プロトコルのみによって設定され、使用される。このタイマの典型的な使用は、確認コマンドを伝送した後、タイマを８に設定する。状態は「確認中」である。もしタイマーが確認がリターンされる前にタイムアップしてしまうと、交換経路プロトコルは、リンクデータポートを通じて別の確認コマンドの実行を開始する。一旦、確認が受信されると、遅延の内容は８マイナス現在のエントリーとなる。これは確認コマンドのフレーム遅延であり、エコー取消に対する各インターフェイスカード内のプロセッサーによって必要とされる。
【０１３６】
確認がリンクデータポートチャンネルを通じて交換ネットワーク内において実行を開始される。これによって、コントローラは、確認コマンドが交換ネットワーク内に送られたとき、および確認コマンドが往復の伝送の後に受信されたときを正確に決定することが可能となる。パケット制御バッファーは、確認コマンドを含むリンクデータポートを追跡し続けるためのエントリーを有している。
【０１３７】
ポート内の確認往復伝送遅延をチェックするために使用されるパラメータは、経路に対応するパケット制御バッファーにおけるエントリーを有している。これらのパラメータは、確認伝送の開始時間、確認伝送の終了時間、確認が受信される入力反転ポートおよび音声経路に対する入力反転チャンネルが処理されるローカルチャンネル時間からなる入力反転チャンネル時間である。
【０１３８】
交換ネットワークの作動の間に、経路情報がデータ経路セットによって、システムの至る所に送られる。パケット制御バッファーにおけるパケット形式のエントリー（データ経路のみ）は、「パケット形式の」コマンドの引き数部分における情報を含んでいる。多数のデータパケットが交換ネットワークを通じて伝送されるので、種々のパケット形式が識別されなければならない。関係のあるパケット形式の情報が、「パケット形式の」コマンドが受信されたときに交換経路プロトコルによってこのエントリーに書き込まれ、あるいは、「伝送パケット」操作が交換経路プロトコルに伝送されたときに機能プロセサーによってロードされる。
【０１３９】
パケットバッファー制御エントリーは、データ経路のみに対する情報を含んでいる。このエントリーは、パケットバッファー制御ブロックに対するポインタを有している。
【０１４０】
パケット開始エントリーは、パケットを送信しまたは受信するスイッチ素子に対応する現在の「送信」または「受信」パケットに対する基本ポインタを含んでいる。このエントリーは、パケットを送信するときに機能プロセッサーによって設定され、また、パケットを受信するときに交換経路プロトコル（ＳＰＰ）によって設定される。ＳＰＰの受信は、使用可能なパケットバッファーのリストからのエントリーを満たしている。各パケットバッファーの大きさに対応するパケットバッファーのリンクリストがいくつか存在する。ＳＰＰは、リンクリストから適当なパケットバッファーを得る。その後、リストは機能プロセッサーによって再び満たされる。
【０１４１】
パケットリミットエントリーは、データ経路のみに対する情報を含んでいる。それは、伝送の際に、パケットの実際の大きさを有しており、機能プロセッサーによって設定される。受信に対し、これは、現在のパケットの大きさを定義する値である。パケットの最大の大きさは、既にパケット形式のコマンドによって定義されている。「次のワード＝パケットリミット」のとき、パケットが伝送され、次のチャンネルが「パケットコマンドの終端」およびチェックサムを含んでいなければならない。パケット長がパケットリミットよりも小さい場合には、チェックサムはこれの前に生じる（パケットコマンドの終端の受信によって明らかとなる）。
【０１４２】
パケット制御バッファーにおける最初のワードエントリー／次のワードエントリーは、データ経路のみに関する情報を有している。最初のワードは、データを送信しまたは受信するときに、送信または受信バッファーの始めを表すベースアドレスからの開始オフセットからなっている。これによって、開始オフセットは、パケットエラーが発生したときに「次のワード」に対してコピーされることができる。これによって、パケットバッファー制御ブロックに対するポインタを維持する必要がなくなる。
【０１４３】
次のワードは、パケットバッファーの現在のエントリーに対するパケット開始からのインデックスオフセットである。伝送の間に、このエントリーは、パケットバッファーから送信されるべき次のパケットエントリーを指示する。受信の間に、このエントリーは、データチャンネル上の受信された次のデータのパケットバッファーにおける宛先を指示する。全パケットが受信されたとき、機能プロセッサーは、このエントリーを使用し、パケット長を決定することができる。
【０１４４】
データ経路エントリーに対するチェックサムは、送られる現在のパケットのチェックサムを含んでいる。それは、パケットを送信するときに、最初の交換経路プロトコルによって、チェックサムコマンドの引き数として計算され、パケットの終端で送信され、また、パケットを受信するときに、宛先交換経路プロトコルによって計算され、受信されたチェックサムコマンドの引き数と比較される。この値は、データを前のチェックサムエントリーに加えることによって計算される。その後、更新されたチェックサムは、最初の位置に記憶される。パケットの送受信が開始されるとき、このエントリーは０に設定される。このチェックサムは、データコマンドコードおよびパケット形式に対する引き数の和からなっている。
【０１４５】
クロスポイント情報エントリーは、順方向および逆方向のクロスポイントメモリ位置のアドレスを記憶するために使用される。この情報は、結合を実行するため、並びに非応答（ＮＡＫ）または強制された解除の事象における順序正しいクリアのために必要である。
【０１４６】
プロトコル層の間の通信は、コールメッセージＦＩＦＯバッファーによって行われる。進行中の各経路およびコールに関係するデータは、コントローラＲＡＭ内の独立の経路制御コントローラ内に保持される。同様の構造が、機能プロセッサーＲＡＭ内の、進行中または予定された各経路／コールに対して保持される。機能プロセッサーによって要求される経路「作動」または交換経路プロトコルによってモニタされたチャンネルによって機能プロセッサーにもどされた「事象」に関係するデータは、交換経路プロトコル（コントローラ）および機能プロセッサー部の両方によってアクセス可能な、機能プロセッサーＲＡＭにおけるコールメッセージＦＩＦＯを用いて、それらの間を伝送される。通信処理装置は、コールメッセージバッファー（ＣＭＢ）の作動に対する責任を有している。これらのＣＭＢに対するアクセスは、それぞれに対するインデックスによって制御される。これらのインデックスは、ＳＰＰおよび機能プロセッサー部の間を、コールメッセージＦＩＦＯバッファー１５６、１５８、１６０によって、いずれのインデックスも、別のインデックスの操作を妨害することがないように伝送される。
【０１４７】
ＦＩＦＯバッファーは、５１２個の可能なコールメッセージバッファーを可能にする９ビットの広さを有している。この９ビットは、コールメッセージバッファーインデックスを定義する。コールメッセージバッファーの位置は、機能プロセッサーＲＡＭ内に配置された機能プロセッサーメモリマップテーブルにおけるＣＭＢベースポインタエントリーを用いることによって見つけ出され得る。メッセージバッファーは次のように与えられている。
【０１４８】
ＦＩＦＯバッファー          書き込み              読み出し
フリー                    機能プロセッサー      ＳＰＰ（コントローラ）
（エンプティーＣＭＢ）
事象                    ＳＰＰ（コントローラ）  機能プロセッサー
作動                      機能プロセッサー      ＳＰＰ（コントローラ）
【０１４９】
フリーメッセージＦＩＦＯバッファーは、現在占有されていないコールメッセージバッファーに対するポインタを有している。機能プロセッサーは、コールメッセージバッファーおよび関係するポインタを、エンプティーＣＭＢのプール内に配置する。共に機能プロセッサーによって操作される２組のフリーコールメッセージバッファーが存在する。フリーコールメッセージバッファーのプールは、フリーＣＭＢＦＩＦＯバッファーとは独立に維持され、その結果、機能プロセッサーは、作動ＦＩＦＯバッファー内に配置すべく、経路またはパケット要求によってＣＭＢを準備したい場合に、フリーＣＭＢＦＩＦＯバッファーにアクセスする必要はない。機能プロセッサーが、フリーＣＭＢＦＩＦＯバッファーを再び満たすのは、このプールからである。
【０１５０】
機能プロセッサーはフリーメッセージＦＩＦＯバッファー１６０の占有をモニタし、０から５１１までの通信メッセージバッファー（ＣＭＢ）数を適当に供給し続ける。機能プロセッサーは、プールからすべてのエンプティーＣＭＢに対するポインタをとり、それを、作動ＦＩＦＯバッファー１５８内にポインタをおく前に新たなコールに対するパラメータとともにロードする。交換経路プロトコルは、新たな入力コールが検出されるとき、または作動がリポートを要求する経路上において生じるときはいつでも、フリーＦＩＦＯバッファー１６０からフリー通信メッセージバッファーに対するポインタをとる。
【０１５１】
作動ＦＩＦＯバッファー１５８におけるポインタによって指定された通信メッセージバッファーをとる交換経路プロトコル（コントローラ）の作動は、関係する情報を、通信メッセージバッファーからコントローラのアドレス空間内の高速ＲＡＭにおけるパケット制御バッファーにコピーすることを伴う。通信メッセージバッファーに対するポインタを事象ＦＩＦＯバッファー１５６に配置する前に、コントローラは、その高速ＲＡＭ１６６内の適当なパケット制御バッファーのエントリーを、機能プロセッサーＲＡＭにおけるＣＭＢ位置にコピーしなければならない。
【０１５２】
これらのパケット制御バッファーは、それらの内容が、不完全なコールを含んでいるときに機能プロセッサーＲＡＭ内の通信メッセージバッファーにコピーされ、それらのＣＭＢポインタが事象ＦＩＦＯバッファー１５６内に配置される。また、パケット制御バッファーは、コールを処理する交換経路プロトコルによって保持され続け、他のさらなる作動の正確な処理を保証する。通信メッセージバッファーは、事象が伝えられたときのコール状態を含んでいる。機能プロセッサーに伝送されるべき次の事象は、いずれも、フリーＦＩＦＯからの別の通信メッセージバッファーを取り出すことによって実行される。機能プロセッサーはその後、ＦＩＦＯの機能によって、正確な順序でＣＭＢを読み出す。
【０１５３】
Ｈ．チャンネル割当て記憶装置
本発明によるチャンネル割当てシステムは、スイッチ素子１５におけるすべてのスイッチポート上のすべての出力チャンネルの可用性（話中／フリー状態）を維持し、識別されたスイッチポート上の指定されたタイムウィンドウ内の最先のフリーチャンネルを決定する。好ましい実施例において、チャンネル割当てシステムは、出力通信リンクに対して使用されるポートグループのスイッチ素子コントローラからの識別を受信する。チャンネル割当てシステムは、スイッチポートが各ポートグループを構成する割当てを維持する。ポートグループは、どのスイッチポートが最先のフリーチャンネルに対して探索されなければならないかを表示する。ポートグループ０〜１９は、それぞれのスイッチポートの識別に対して保存される一方、ポートグループ２０〜３１は、スイッチポートのグループの指定に対して反転される。ポートグループが出力経路として指定されたとき、ポートグループを構成するそれぞれのスイッチポートの識別が決定されなければならない。
【０１５４】
可用性テーブル３００は、図１５に示したように、チャンネル割当てシステムの中央素子である。出力スイッチポートおよびチャンネルの選択に際し、可用性テーブル３００内に維持された、スイッチポートおよびチャンネルのフリー／話中状態が、最先のフリーチャンネルに対して捜し出される。適当なスイッチポートおよびチャンネルに対する可用性テーブルの探索を制限するために、探索に含まれるべき（スイッチ素子１５のスイッチポートおよびチャンネルに対応する）可用性テーブル３００の行および列が制御される。識別されたポートグループに含まれるスイッチポートに対応する可用性テーブル３００の行のみが使用可能となるようにするための手段が与えられる。同様に、可用性テーブル３００の一定のチャンネルに対応する一定の列のみが使用可能であるようにするための手段が与えられる。
【０１５５】
可用性テーブル３００は、連想メモリセル３０２のアレイとして構成され、スイッチ素子おける各チャンネルの可用性（フリー／話中状態）を維持する。可用性テーブル３００は、ポートグループによって識別されたスイッチポート上の指定されたタイムウィンドウ内の最先のフリーチャンネルを確かめるために使用される。基本的なスイッチ素子は、３２チャンネルを備えた２０個のスイッチポートを有している。したがって、各ポートおよびチャンネルの可用性を記憶するために、可用性テーブル３００は連想メモリセル３０２の２０行（各スイッチポートごとに１つの行）および３２の列（各チャンネルごとに１つの列）内に配置される。取決めによって、チャンネルが使用可能であれば、可用性テーブル３００内の対応するセル３０２は１の値（ハイ論理値）をもち、チャンネルが話中であれば、対応するセルは０の値（ロー論理値）をもつ。このようにして、可用性テーブルの適当な行は、最先の使用可能テーブルに対して容易に探索され得る。
【０１５６】
可用性テーブル３００のそれぞれの連想メモリセル３０２の概略図を図１６に示した。図示のように、可用性テーブル３００の各セル３０２は、メモリ素子３０４、並びに６つの入力および２つの出力を有している。メモリ素子３０４は、対応するスイッチポートおよびチャンネルのフリー／話中状態（０または１）を維持する。可用性テーブル３００内の各々のセル３０２は、その水平使用可能（ＨEN）インプットおよび垂直使用可能（ＶEN）インプットの両方が論理値１をもつとき、使用可能とされる（探索内に含まれる）。
【０１５７】
可用性テーブル３００の列は、各セル３０２の垂直アウトプット（ＶOUT ）を、その下側のセル３０２の垂直インプット（ＶIN）に接続することによって構成される。同様に、可用性テーブル３００内の行は、各セル３０２の水平アウトプット（ＨOUT ）をそのすぐ右側のセル３０２の水平インプット（ＨIN）に接続することによって生成される。さらに、アレイの一番上の行における各セル３０２の垂直インプット（ＶIN）およびアレイの左側の列における各セルの水平インプット（ＨIN）が、論理値０に結合される。
【０１５８】
図１６に示した各セル３０２内のメモリ素子３０４における値は、ＣＨUPインプット（選択されたチャンネル更新）およびＳＴINITインプット（状態初期設定）によって制御される。ＣＨUPインプットは、話中状態に対して選択されたチャンネルに対応するセル３０２を設定するために使用される。さらに、ＳＴINITインプット（状態初期設定）は、各メモリ素子３０４の可用性状態を直接制御する。ＳＴINITインプットは、例えば各セル３０２の状態をシステム初期設定の際にフリー状態に初期設定するため、セル３０２の値をフリー状態に対して更新するためまたはバイト状態に対するコール経路指定に対して通常は使用可能ではないチャンネル（例えばクロッキングおよび状態同報通信チャンネル）に関係するすべてのセル３０２を指定するために使用され得る。
【０１５９】
可用性テーブル３００における各セル３０２のロジックは次のようになっている。すなわち、可用性テーブル３００における特定の行の水平アウトプット（ＨOUT ）は、各々の行がその水平使用可能シグナル（ＨEN）によって使用可能であり、かつその対応する垂直使用可能シグナル（ＶEN）によって同時に使用可能なその行内のすべてのセルがフリーとなっている場合（そのメモリ素子３０４内の論理値１によって表される）に、論理値１をもつ。同様に、可用性テーブル３００内の特定の列の垂直アウトプット（ＶOUT ）は、各々の列がその垂直使用可能シグナル（ＶEN）によって使用可能であり、かつその対応する水平使用可能シグナル（ＨEN）によって同時に使用可能なその列内のすべてのセルがフリーとなっている場合（そのメモリ素子３０４内の論理値１によって表される）に、論理値１をもつ。このロジックは次のブール代数の方程式によって満足されている。
【数１】
2006087150.tif 000003
【０１６０】
好ましい実施例として、図１７に示したチャンネル割当てシステムは、可用性テーブル３００、スイッチポート割り込み可能ブロック３０６、チャンネル割り込み可能ブロック３０８、並びにチャンネルおよびスイッチポートアウトプットブロック３１０、３１２を有している。
【０１６１】
図１７に示したように、スイッチポート割り込み可能ブロック３０６は、ポートグループインプットレジスタ３１４、ポートグループデコーダ３１６、ポートグループデコードレジスタ３１８およびスイッチポートラッチ３２０を有している。スイッチポート割り込み可能ブロック３０６は、そのポートグループインプットレジスタ３１４によって、スイッチ素子コントローラから（５ビットポートグループの形式で）探索要求を受ける。５ビットポートグループ値は、スイッチポート割り込み可能ブロック３０６によって、フリーチャンネルに対して探索されるべきスイッチポート内に変換される。スイッチポート割り込み可能ブロック３０６は、５ビットポートグループ値をデコードし、その適当なアウトプット回線（スイッチポート割り込みブロック３０６の２０のアウトプットのそれぞれは１つのスイッチポートに対応している）を作動させる。アウトプット回線は、（２０個のラッチを有する）スイッチポートラッチ３２０によってラッチされ、可用性テーブル３００内の対応する行を使用可能とするために使用される。
【０１６２】
（各々のスイッチポートに対応する）０〜１９の間のポートグループ値が、ポートグループインプットレジスタ３１４で受信されたとき、５ビットのポートグループ数がポートグループデコーダ３１６のロジックによってデコードされ、可用性テーブル３００に対する対応するスイッチポートアウトプット回線を作動させる。同様に、（スイッチポートの定義されたグループに対応する）２０〜３１の間のポートグループ値がポートグループインプットレジスタ３１４で受信されたとき、それは、１２個のポートグループデコードレジスタ３１８のうちの１個にアクセスするために使用される。これらのポートグループデコードレジスタ３１８は、２０ビットレジスタからなっており、これらの２０ビットレジスタは、２０ビットのすべて（それぞれ１個のスイッチポートに対応する）がシステム初期設定の間にマークされ、特定のポートグループ内に含まれるこれらのスイッチポートを表示することを可能にする。初期設定の間に、スイッチ素子コントローラは一連の１２個の指定ポートグループコマンド（各ポートグループデコードレジスタごとに１個）を起動する。これらのコマンドは、ポートグループデコードレジスタアドレスおよびポートグループ内のポートを識別する対応データを表示する。データは、各ビットが１つのスイッチポートに対応する２０ビットワードからなっている。ビット位置における１は、対応するスイッチポートが当該ポートグループの一部であることを表示し、ビット位置における０は、スイッチポートがポートグループの一部ではないことを表示する。（もしすべてのポートがサービスから取り出されまたはサービスに戻されるならば、システムの作動中に、ポートグループデコードレジスタ３１８は再びプログラムされ得る。）
【０１６３】
作動中に、ポートグループ値によってアドレス指定されるポートグループデコードレジスタ３１８のアウトプットは、ポートグループデコーダ３１６を介して、スイッチポート割り込み可能ブロック３０６の対応するアウトプット回線を作動させる。スイッチポート割り込み可能ブロック３０６のアウトプットは、可用性テーブル３００におけるセル３０２の行の水平使用可能回線（ＨEN）を作動させるため、すなわち、これによって可用性テーブル３００の適当な行を使用可能とするために使用される。
【０１６４】
好ましい実施例として、タイミング探索ウィンドウが、図１７に示したチャンネル割り込み可能ブロック３０８によって与えられる。チャンネル割り込み可能ブロックは、開始および終了チャンネルインプットレジスタ３２２、３２４、チャンネルデコーダ３２６およびチャンネルセレクトレジスタ３２８を有している。タイミングウィンドウは、開始および終了チャンネル値を表示する２つの５ビット値によって定義される。これらの値は、スイッチ素子コントローラから受信され、開始および終了チャンネルインプットレジスタ３２２、３２４内に配置される。開始および終了チャンネルは、それにわたってフリーチャンネル探索が実行されるタイミングウィンドウを定義する。
【０１６５】
スイッチ素子の異なるスイッチポート上に達するフレームが位置合わせされていないことによって、入力スイッチポートの特定のチャンネル上に受信された経路指定コマンドは、各々のスイッチ素子の同一のローカルチャンネル数に対応していない。すなわち、到達する経路指定コマンドは、各々のスイッチ素子のチャンネルに対応するローカルチャンネルタイムを割り当てられなければならない。探索に対する開始チャンネルは、入力経路指定コマンドに１を加えたものに等しく、これによって、第１のフリーチャンネルは入力チャンネルに出来る限り近接することが可能となる。終了チャンネルは、一般に開始チャンネルから１を引いたもの（または入力経路指定コマンドのローカルチャンネル数）に等しく、これによって、探索ウィンドウはすべてのチャンネルを含むことが可能となる。５ビットの開始および終了値は、チャンネルセレクトレジスタ３２８にアクセスするチャンネルデコーダ３２６内に入力される。
【０１６６】
図１８に示したように、チャンネルセレクトレジスタ３２８は、３２個の連想メモリセル３３０（可用性テーブル３００の各列ごとに１個）のリングからなっている。チャンネルセレクトレジスタ３２８は、チャンネル割当て手続きにおいて２つの機能を実行する。チャンネルセレクトレジスタ３２８の機能状態は、各セル３３０の機能セレクトインプット（ＦS ）での論理値によって制御される。第１の機能において、ここでＦS は１に等しくなり、チャンネルセレクトレジスタ３２８は、定義された探索ウィンドウ内の可用性テーブル３００のすべての列を使用可能とすることによって、可用性テーブル３００の広域探索を開始する。可用性テーブル３００の広域探索は、適当なスイッチポート（使用可能とされた行）上の探索ウィンドウ内の使用可能チャンネルのすべてを確認する。第２の機能において、ＦS は０に等しくなり、チャンネルセレクトレジスタ３２８は、広域探索において使用可能とされるべきであると決定されたこれらのチャンネルを評価した後、（最先の使用可能チャンネルに対応する）探索ウィンドウ内の最先の使用可能セル３３０を選択することによって、集中探索を実行する。集中探索の間に、選択されたチャンネルに関係する可用性テーブル３００内の１つの列のみが、使用可能であり、選択されたタイムスロット内の使用可能チャンネルを有する特定のスイッチポートが確定される。
【０１６７】
図１８に示したように、（７個のセルを備えたものとして示した）チャンネルセレクトレジスタ３２８が、各セル３３０の水平アウトプット（ＨOUT ）を、その右側のセル３３０の水平インプット（ＨIN）に接続することによって生成される。リング状レジスタが、チャンネルセレクトレジスタ３２８内の最後のセルの水平アウトプット（ＨOUT ）を、最初のセルの水平インプット（ＨIN）に接続することによって生成される。開始および終了チャンネルは、レジスタセル３３０のそれぞれに対して２つのインプット（ＳおよびＥ）を与える。取決めによって、チャンネルデコーダ３２６は、最初のセルとして選択されたセル３３０のＳインプットに対して論理値１を出力し、一方、チャンネルセレクトレジスタ３２８内の他のすべてのセル３３０に対するＳインプットは、論理値０をもつ。同様に、最後のセルとして選択されたセル３３０に対するＥインプットは、論理値１をもち、一方、他のすべてのセル３３０に対するＥインプットは、論理値０をもつ。
【０１６８】
図１８に示したように、チャンネルセレクトレジスタ３２８内の各セル３３０は、メモリ素子３３２、並びに５つのインプットおよび２つのアウトプットを有している。メモリ素子３３２に記憶された値は、可用性テーブル３００の対応する列が使用可能であるか否かを制御する。取決めによって、メモリ素子３３２は、対応する列が使用可能とされる場合に１をもち、さもなければ０をもつ。各セル３３０の垂直アウトプット（ＶOUT ）は、メモリ素子３３２内に含まれる値に等しく、可用性テーブル３００内のセル３０２の列の垂直使用可能回線（ＶEN）を起動するために使用される。レジスタ３２８内の各セル３３０に対する垂直インプット（ＶIN）が、可用性テーブル３００内のセル３３０の一番下の行の垂直アウトプット（ＶOUT ）から受け取られ、適当なスイッチポート（使用可能とされた行）上の使用可能チャンネルを有するこうぇらの列に対して論理値１をもつ。機能セレクトインプット（ＦS ）が、チャンネルセレクトレジスタ３２８の機能状態を制御する。
【０１６９】
図１９は、７個のセルを備えたものとして示した、チャンネルセレクトレジスタ３２８の第１の機能（広域探索）を説明したものである。チャンネルセレクトレジスタ３２８の第１の機能は、チャンネルセレクトレジスタ３２８内の各セル３３０に対する機能セレクトインプット（ＦS ）を論理値１に設定することによって起動される。レジスタ３２８内の各セル３３０のロジックは次のようになっている。すなわち、ＦS （機能セレクト）が論理値１をもつとき、各セル３３０内のメモリ素子３３２の値は、図１９に示したように、定義された開始および終了チャンネル間における（およびこれらを含む）セルの各々に対して論理値１をもつ。このロジックは次のブール代数の方程式によって満足される。
【数２】
2006087150.tif 000004
【０１７０】
可用性テーブル３００の広域探索の間に、開始および終了チャンネル間のウィンドウにおけるすべての列が、（ＶOUT を対応するセル３３０のそれぞれに対して１に等しくなるようにすることによって）使用可能とされる。可用性テーブル３００の対応する列から受け取られる、レジスタ３２８内の各セル３３０に対する垂直インプット（ＶIN）は、使用可能とされたスイッチポート上の使用可能チャンネルを有するこれらの列に対して論理値１をもつ。
【０１７１】
チャンネルセレクトレジスタ３２８の第２の機能は、チャンネルセレクトレジスタ３２８内の各セル３３０に対する機能セレクトインプット（ＦS ）を、図２０に示したように論理値０に設定することによって起動される。第２の機能は、その垂直インプット（ＶIN）で、論理値１を受け取る列に対する可用性テーブル３００の広域探索の結果を評価する。その後、チャンネルセレクトレジスタ３２８のロジックは、１に等しいＶINをもつ最先のセルが、そのメモリ素子３３２において１をもつようになっている。このロジックは、次のブール代数の方程式によって満足される。
【数３】
2006087150.tif 000005
これによって、可用性テーブル３００の集中探索に対して選択されたセルに関係する１つの列が使用可能となる。なぜなら、対応するＶOUT は値１をもっているからである。
【０１７２】
（使用可能な選択された列のみを有する）チャンネルセレクトレジスタ３２８の第２の機能に従って、値１をもつ可用性テーブル３００の垂直アウトプット（ＶOUT ）だけが、選択されたチャンネルに関係する列となる。同様に、第２の機能の後、１つの使用可能とされた列内の使用可能なセルを有する、可用性テーブル３００の行だけが、１の水平アウトプット（ＨOUT ）をもつ。
【０１７３】
図１７に示したチャンネルアウトプットブロック３１０は、チャンネルエンコーダ３３４およびチャンネルアウトプットレジスタ３３６を有している。可用性テーブル３００のセル３０２の一番下の行の垂直アウトプット（ＶOUT ）が、チャンネルエンコーダ３３４のインプットに接続される。上述のように、（１つの使用可能な列のみを有する）可用性テーブル３００の第２の探索ののちに、選択されたチャンネルだけが１の垂直アウトプット（ＶOUT ）をもつ。チャンネルエンコーダ３３４は、このインプットを受け取り、選択されたスイッチポート数を５ビットの値にエンコードし、それをチャンネルアウトプットレジスタ３３６に出力する。チャンネルアウトプットレジスタ３３６は、その後、スイッチ素子コントローラによって読み出される。
【０１７４】
図１７に示したスイッチポートアウトプットブロック３１２は、スイッチポートセレクトレジスタ３３８、ポートエンコーダ３４０、最新に選択されたポートインプットレジスタ３４２およびスイッチポートアウトプットレジスタ３４４からなっている。いくつかの適当な出力スイッチポート（すなわちポートグループ２０〜３１）からなるポートグループが、出力通信リンクとして識別されたとき、可用性テーブル３００の探索が、１個以上のスイッチポートが使用可能な同一の最適チャンネルを有していることを表示することが可能である。スイッチポートアウトプットブロック３１２は、可用性テーブル３００の行アウトプットを受け取って評価し、出力通信リンクに対する１個のポートを選択するために使用される。多数のトラフィック分散会議が、スイッチポートを選択するときに使用だれ得るにもかかわらず、ここに議論されるスイッチポート選択法は、当該ポートグループに対する最新に選択されたスイッチポートに基づいている。
【０１７５】
好ましい実施例として、図２１に示したスイッチポートセレクトレジスタ３３８は、２０個の連想メモリセル３４６（可用性テーブル３００の各行ごとに１個）のリングからなっている。いくつかの適当な出力スイッチポート（すなわちポートグループ２０〜３１）からなるポートグループが、出力通信リンクとして識別されたとき、スイッチポートセレクトレジスタ３３８は、最新に選択されたポートインプットレジスタ３４２によって当該ポートグループに対する最新のポートおよびチャンネル割当ての間に選択されたスイッチポートの数を、スイッチ素子コントローラによってロードされる。その後、適当なスイッチポートに対する探索が、トラフィックを平等に分散するために、最新に選択されたスイッチポートに１を加えたものにおいて開始される。この探索は、最新に選択されたスイッチポート（または開始ポート引く１）で終了し、その結果、スイッチポートがすべて探索される。
【０１７６】
図２１に示したように、（７個のセルを備えたものとして示された）ポートセレクトレジスタ３３８が、各セル３４６の垂直アウトプット（ＶOUT ）を、そのすぐ下側のセル３４６の垂直インプット（ＶIN）に接続することによって、生成される。リング状のレジスタが、ポートセレクトレジスタ３３８内の一番下のセルの垂直アウトプット（ＶOUT ）を、一番上のセルの垂直インプット（ＶIN）に接続することによって生成される。開始ポートは、（当該ポートグループに対する）最新に選択されたポートに１を加えたものに等しく、ポートセレクトレジスタ３３８の各々のセル３４６に対するインプットを与える。取決めによって、開始セルとして選択されたセル３４６に対するＳインプットは論理値１をもち、一方、ポートセレクトレジスタ３３８内の他のすべてのセル３４６に対するＳインプットは論理値０をもつ。同様に、終了セルとして選択されたセル３４６に対するＥインプットは論理値１をもつ一方、他のすべてのセル３４６に対するＥインプットは論理値０をもつ。
【０１７７】
図２１に示したように、ポートセレクトレジスタ３３８内の各セル３４６は、１つのメモリ素子３４８、５つのインプットおよび２つのアウトプットを有している。メモリ素子３４８内に記憶された値は、ポートが出力通信リンクに対して選択されたか否かを表示する。取決めによって、各セル３４６のメモリ素子３４８は、それが選択されたポートである場合に論理値１をもち、さもなければ論理値０をもつ。各セル３４６の水平アウトプット（ＨOUT ）は、メモリ素子３４８における値に等しく、ポートエンコーダ３４０の対応するインプット回線に接続される。各セル３４６の水平インプット（ＨIN）が、可用性テーブル３００の対応する行から受け取られ、選択されたチャンネルタイムスロットにおけるフリーポートに対応するこれらの行に対して値１をもつ。各セル３４６に対する機能セレクト（ＦS ）インプットは、永久的に０に結合されなければならない。
【０１７８】
ポートセレクトレジスタ３３８は、その水平インプット（ＨIN）において論理値１を受け取るセル３４６に対する、可用性テーブル３００の対応する行からのシグナルを評価する。その後、ポートセレクトレジスタ３３８のセル３４６のロジックは、１に等しいそのＨINを有する識別された開始セルの後の最先のセルが、そのメモリ素子３４８において値１を有するようになっている。このロジックは次のブール代数の方程式によって満足される。
【数４】
2006087150.tif 000006
スイッチポートセレクトレジスタ３３８のロジックは、上で議論したチャンネルセレクトレジスタ３２８の第２の機能と同様である。この場合、チャンネルセレクトレジスタ３２８は、開始チャンネルで開始する最初の使用可能なチャンネルに対する探索を行う。ここで、ポートセレクトレジスタ３３８は、開始ポートで開始する最初の使用可能なポートを探索する。
【０１７９】
スイッチポートセレクトレジスタ３３８の各セル３４６の水平アウトプット（ＨOUT ）は、メモリ素子３４８の値に等しく、選択されたスイッチポートに関係するセル３４６に対してのみ論理値１をもつ。このハイ論理値は、スイッチポートエンコーダ３４０によって受け取られ、スイッチポートストプットレジスタ３４４に対するアウトプットとなる５ビットスイッチポート値にエンコードされる。スイッチポートアウトプットレジスタ３４４は、スイッチ素子コントローラによって読み出され得る。
【０１８０】
図２１に示した、スイッチポートセレクトレジスタ３３８内の各セル３４６の水平アウトプット（ＨOUT ）が、また、可用性テーブル３００における対応する行内の各セルのＣＨUPインプット（選択されたチャンネル更新）に接続される。論理値１をもつ、スイッチポートセレクトレジスタ３３８からの水平アウトプット（ＨOUT ）は、選択された行に対応し、それらのＣＨUPインプット（選択されたチャンネル更新）における可用性テーブル３００の対応する行内の各セルによって受け取られる。可用性テーブル３００におけるセル３０２のロジックは、倫理値１がセル３０２のＣＨUPインプットにおいて受け取られる一方、セルは、メモリ素子３０４の値が話中状態（０）に設定されるとき（すなわち、その水平およひ垂直使用可能インプットが値１をもつとき）に使用可能とされる。
【０１８１】
チャンネル割当てシステムは、ポートグループ内のスイッチポート間にトラフィックを等しく分散させるだけでなく、同一の経路に対する次の経路指定の試み（再試行）が、異なるスイッチポートおよびチャンネル上において試みられることを保証することが重要である。こうして、スイッチ素子コントローラが、ソースおよび宛先の間においてデュプレックス通信を確立することができないとき（すなわち、確認コマンドがソースによって送られたが、エコーバックされなかったとき）、経路指定再試行が実行されなければならない。再試行が実行されるとき、それぞれ最新に選択されたスイッチポートに１を加えたものにおいてスイッチポートを起動することに加えて、また、異なるチャンネルが探索されるようにするために、チャンネル探索に対するオフセットが存在する。好ましくは、経路指定再試行時のチャンネル探索は、最新に選択されたチャンネルに２５のオフセットを加えたもので開始されなければならない。２５のオフセットは、それが３２（チャンネルの数）を割ることがなく、異なるチャンネルが時間ごとに探索されることを保証するという理由から、選択されたものである。モジュロ３２演算は、数が０〜３１の間にとどまっていることを保証するために使用される。
【０１８２】
例えば、スイッチポートＡ、ＢおよびＣからなるポートグループ（グループ２０）に対する初期経路指定試行が、スイッチポートＢおよびチャンネル２はが使用可能な最先のスイッチポート／チャンネルであると表示していると仮定しよう。もしスイッチ素子コントローラがその確認シグナルを受け取らなければ、デュプレックス経路は確立されておらず、新たな経路指定が試みられなければならない。経路指定再試行時に、スイッチ素子コントローラは、
スイッチポートグループインプットレジスタ３１４−−グループ２０
開始チャンネルインプットレジスタ３２２−−２＋２５＝２７
終了チャンネルインプットレジスタ３２４−−２７−１＝２６
最先に選択されたポートインプットレジスタ３４２−−ポートＢ
のような値をもつチャンネル割当てシステムのインプットレジスタをロードすることによって、ポートグループ内の最先のフリースイッチポートおよびチャンネルを探索し始める。この探索は、チャンネル２７で開始する使用可能な第１のチャンネルを選択する。もしポートグループにおける１以上のスイッチポートが使用可能な同一の最適ポートを有しているならば、ポートＢの後の第１のポートが選択される。
【０１８３】
Ｉ．キーステーション
図２２は、ここでは交換ネットワークに接続されたものとして示した、キーステーションまたはタレットの概念図である。このようなキーステーションは、従来よりよく知られており、したがってあまり詳細には説明しない。キーステーションは、音声回路３５４によってデータバス３５２に接続されたよく知られたハンドセット３５４を有している。キーステーションは、それぞれが関係するラベル３５８、赤色ＬＥＤ３６０および緑色ＬＥＤ３６２を備えた各々の回線ボタンまたはキー３５６を有している。キーステーションボタンアレイは、このようなボタンを６００個まで含み得る。各ボタンに関係する赤色ＬＥＤ３６０は、回線状態を表示するために使用され、緑色ＬＥＤ３６２は、作動回線またはＩ−使用を表示するために使用される。ラベル３５８は、特定のボタンがどの回線に接続されているかを表示する英数字識別子からなっている。回線キーテーブル３６４は、各ボタンに対するキー番号、論理アドレスコードおよびラベルを与える。
【０１８４】
プロセッサー３６６は、データバス３５２およびスキャニング回路３６８と相互作用するキーステーションの機能を制御する。ボタンレイが、スキャニング回路によって走査され、ボタンが押されたときを決定する。スキャニング回路３６８は、また、回線状態情報を表示するためのＬＥＤを作動させる。キーステーションは、回線情報をキーステーションの特定のボタンに関係させ、ボタンが接続された特定の回線の情報をユーザーに表示することを可能にする回線状態テーブル３７０を維持する。回線状態テーブルは、また、どのボタンがキーステーションで作動回線となっているのかに関する情報を含んでいる。キーステーションは、既に説明したように、キーステーションインターフェイスを通じて、交換ネットワーク内のインターフェイススイッチに接続されている。
【０１８５】
Ｊ．キーステーションインターフェイス
図２３は、アナログキーステーションとインターフェイスをとるために交換ネットワークに接続されたものとして示した、キーステーションインターフェイスの概念図である。図１を参照して、キーステーションインターフェイスは、キーステーション１２内に配置されたものとみなされる。このようなインターフェイス手続きは、当業者の知識の範囲内にあるので、詳細には説明しない。キーステーションインターフェイスに接続されたハンドセット音声ペア３７３を、図面の左側に示した。実際、１２までの入力音声ペアが、交換ネットワークに接続された各キーステーションインターフェイスに対して使用される。しかしながら、説明のために、３つの音声ペアのみが示してある。同様に、１２までのシリアルデータリンク３７１使用され得るが、図面にはそのうちの３つだけが示してある。音声ペアは、従来技術において知られた保護回路および音声分離回路を含むキーステーションインターフェイス３７５に接続する。キーステーションインターフェイス回路３７５は、それぞれ、２線式アナログ音声を４線式ディジタル音声に変換するコーダ・デコーダ３７７に接続されている。
【０１８６】
コーダ・デコーダは、それぞれ、マルチプレクサ３８５を通じて、１２の割り当てられたタイムスロット（接続された音声ペアごとに１つ）の１つにおけるシリアルバス３８３上のシリアルアウトプットからなる８ビットμ規則（μ-law)(またはＡ規則（A-law)) 音声サンプルを発生する。各サンプルは、キーステーションインターフェイスプロセッサー３８１によって線型にエンコードされた１３ビットサンプルに変換される。コーダ・デコーダは、また、キーステーションインターフェイスプロセッサーから入力されるシリアルバス上の８ビットμ規則（μ-law)(またはＡ規則（A-law)) 音声サンプルを受け取る。加えて、回線状態およびキーステーションコマンドは、マルチプレクサ３８９および直列インターフェイス（ＵＡＲＴ）３９１を通じたシリアルバス３８７上のアウトプットからなっている。
【０１８７】
プロセッサー３８１は、音声サンプルに対するフォーマットおよび速度変換、並びにキーステーションコマンド変換を含むディジタルシグナル処理機能を実行する。キーステーションインターフェイスは、交換ネットワーク内の適当なインターフェイススイッチに接続される。
【０１８８】
ここに交換ネットワークに接続された独立な回路素子として説明したのに対し、現実に実施される場合には、キーステーションインターフェイスを適当なインターフェイススイッチに組み込み、コンポーネントおよび相互接続の数の節減を実現するようにするのが望ましい。
【０１８９】
Ｋ．専用回線インターフェイス
図２４は、交換ネットワークに接続されたものとして示した、専用回線インターフェイスの概念図である。図１を参照して、回線インターフェイスは専用回線１３内にあるものと見なされる。このような回線インターフェイスは、従来よりよく知られているので、詳細には説明しない。回線インターフェイスに接続された外線３７２は、図面の左側に示してある。実際には、１０までの入力回線ペアが、交換ネットワークに接続された各回線インターフェイスに対して使用される。しかしながら、説明のために、３つの回線ペアを示してある。１０本のアナログ回線は、回線インターフェイス障害が生じた場合に、回線あたりのコストおよびサービスの損失の間の許容されうるトレードオフを表示する。外線は、従来技術において知られた、保護回路、リング検出器および音声分離回路を有する回線インターフェイス回路３７４に接続する。回線インターフェイス回路３７４は、それぞれコーダ・デコーダ３７６に接続される。
【０１９０】
コーダ・デコーダはそれぞれ、マルチプレクサ３７９を通じて、１０の割り当てられたタイムスロット（接続された回線ごとに１つ）の１つにおけるシリアルバス３７８上のシリアルアウトプットからなる８ビットμ規則（μ-law)(またはＡ規則（A-law)) 音声サンプルを発生する。各サンプルは、回線カードプロセッサー３８０によって線型にエンコードされた１３ビットサンプルに変換される。コーダ・デコーダは、また、回線インターフェイスプロセッサーから入力されるシリアルバス上の８ビットμ規則（μ-law)(またはＡ規則（A-law)) 音声サンプルを受け取る。
【０１９１】
プロセッサー３８０は、音声サンプルに対するフォーマットおよび速度の変換、並びに回線インターフェイスのチェックを含むディジタルシグナル処理機能を実行する。回線状態テーブル３８２は、データバス３７８を通じてインターフェイススイッチ上のプロセッサーと相互作用する回線インターフェイス上に維持される。インターフェイスは、交換ネットワーク内の適当なインターフェイススイッチに接続される。
【０１９２】
ここでは、交換ネットワークに接続された独立な回路素子として説明したが、現実に実施される場合には、専用回線インターフェイスを適当なインターフェイススイッチに組み込み、コンポーネントおよび相互接続の数の節減を実現することが望ましい。
【０１９３】
Ｌ．システム初期設定および宛先ポート記憶装置セットアップ
システム初期設定の間に、交換ネットワーク内の各スイッチ素子は、その隣接するスイッチ素子をポーリングし、それ自体に関する情報を要求する。最初、交換ネットワーク内のいかなるスイッチ素子も、情報を全く有しておらず、よって、これらのポーリング要求は非応答となる。システム初期設定および維持に対して責任をもつシステムセンターは、バスを用いて、システムセンターハードディスクからその初期設定データを検索することによって初期設定される最初のものである。すなわち、システムセンターは、交換ネットワークにアクセスすることなく初期設定され得る。
【０１９４】
一旦、システムセンターがそれ自体の初期設定データを検索して処理すると、システムセンターは、完全に作動可能となる。その後、システムセンターは、システムセンターに隣接するシステムセンターインターフェイススイッチ２１からの情報に対するポーリング要求に応答し得る。各スイッチ素子が初期設定されて、完全に作動可能となると、スイッチ素子は、他のスイッチ素子に対する情報に関するポーリング要求に応答することができる。システム初期設定は、交換ネットワーク内のすべてのスイッチ素子が初期設定されるまで、システムセンターから「波」が伝播するように進行する。１実施例において、システムセンターインターフェイススイッチは、他のスイッチ素子を初期設定するために必要な情報を与えるのに適合している。または、コンピュータ１５は、情報それ自体を直接与えることができる。
【０１９５】
システムセンターインターフェイススイッチは、スイッチ素子にそれらのＬＡＣおよびＴＡＣを与えることによって、これらの隣接するスイッチ素子のポーリング要求に応答する。一旦、システムセンターインターフェイススイッチに隣接するスイッチ素子がそれらのＬＡＣおよびＴＡＣをもつと、それらスイッチ素子は、それらにロードイメージアレイを伝送するようにシステムセンターインターフェイススイッチに要求する。ロードイメージアレイは、交換ネットワーク内に割り当てられた各論理アドレスコード（ＬＡＣ）に対する物理スイッチアドレス（ＰＳＡ）を維持し、特定のスイッチ素子に対応するＰＳＡを検索するために使用され得る。それによって、スイッチ素子はその宛先ポート記憶装置（ＤＰＳ）テーブルを発生することができる。
【０１９６】
スイッチ素子ＤＰＳテーブルは、スイッチ素子が、それ自体のＬＡＣ数を隣接するスイッチ素子から受け取り、システムセンターからロードイメージアレイを受け取った後に生成される。ロードイメージアレイは、ＬＡＣ数によってインデックスを付与され、各ＬＡＣに対する物理スイッチアドレス（ＰＳＡ）を維持する。第１の段階において、スイッチ素子は、そのＬＡＣ数に基づいてロードイメージアレイからそれ自体のＰＳＡを検索しなければならない。ＰＳＡは、スイッチ素子に交換ネットワークにおける位置またはノードを知らせる。スイッチ素子は、その後、ロードイメージアレイのＬＡＣ／ＰＳＡリストを通じて処理を行い、それ自体のＰＳＡを各エントリーのものと比較し、各ＬＡＣに対する適当な出力経路を決定することができる。
【０１９７】
ＤＰＳテーブル内の各エントリーに対し、初期設定されたスイッチ素子は、それ自体のＰＳＡをエントリーのＰＳＡと比較する。このＰＳＡの比較は、スイッチ素子が交換ネットワーク内にさらに別の伝送を行うことなく伝送を向けることができる宛先を、特定のＬＡＣが識別することができるか否かを決定する。もしスイッチ素子がアクセススイッチであれば、これは、（当該ＬＡＣに到達するのに必要な反射およびセクションスイッチからの経路を識別する）ＬＡＣのＰＳＡが、アクセススイッチ自体のＰＳＡの最初の２バイトと同一であるときに生じる。このような場合に、アクセススイッチからの選択された出力経路は、（アクセススイッチからＬＡＣに至る伝送を経路指定するのに必要なスイッチポートを識別する）ＬＡＣのＰＳＡの第３バイトにおいて識別されるスイッチポートからなっている。
【０１９８】
同様に、もし初期設定されたスイッチ素子がセクションスイッチであれば、セクションスイッチは、（反射ステージからの経路を識別する）ＬＡＣのＰＳＡの第１バイトがセクションスイッチ自体のＰＳＡの第１バイトと同一であるとき、交換ネットワーク内にさらに別の伝送を行うことなく、ＬＡＣによって識別された宛先に伝送を向けることができる。このような場合、セクションスイッチからの選択された出力経路は、（セクションスイッチステージからＬＡＣに向かう伝送の経路指定に必要なスイッチポートを識別する）ＬＡＣのＲＳＡの第２バイトにおいて識別されるスイッチポートである。
【０１９９】
もし初期設定されたスイッチ素子が反射スイッチであるなら、すべての反射スイッチは伝送をその宛先に向けることができる。このような場合、反射スイッチからの選択された出力経路は、（反射スイッチからＬＡＣに向かう伝送の経路指定に対して必要なスイッチポートを識別する）ＰＳＡの第１バイトにおいて識別されるスイッチポートである。
【０２００】
もし、スイッチ素子が、交換ネットワーク内にさらに別の伝送を行うことなく伝送を向けることができる宛先を、ＬＡＣが識別しないならば、スイッチ素子は、どのスイッチポートまたはスイッチポートグループが、その宛先に向かう伝送の経路指定を行うことができるスイッチ素子に対する交換ネットワーク内へのさらに別の伝送を行うために使用されるべきかを決定しなければならない。それによって、選択されたスイッチポートまたはポートグループが、ＬＡＣに対応するＤＰＳエントリー内に書き込まれなければならない。
【０２０１】
例えば、特定のキーステーションを識別するＬＡＣに対するそのＤＰＳテーブル内にエントリーを生成するセクションスイッチは、まず最初、ロードイメージアレイから当該ＬＡＣに対するＰＳＡを検索する。それによって、セクションスイッチは、キーステーションのＰＳＡをそれ自体のＰＳＡと比較し、当該キーステーションが、そのセクションスイッチに接続された５個のターミナルユニットのうちの１個に接続されるかどうか（すなわち、宛先ＬＡＣのＰＳＡが、セクションスイッチ自体のＰＳＡの第１バイトと同一であるかどうか）を決定する。もし、キーステーションがこれら５個のターミナルユニットのうちの１個に接続されているならば、セクションスイッチは、適当なターミナルユニットに伝送を向けるポートグループを選択する。これは、（キーステーションに接続されたそれぞれのターミナルユニットに関係するポートグループに等しい）ＬＡＣのＰＳＡの第２バイトによって識別されるセクションスイッチからの出力経路を選択し、ＤＰＳテーブルエントリーにポートグループを配置することによって達成される。
【０２０２】
もし、セクションスイッチが接続される５個のターミナルユニットの１個にキーステーションが接続されないならば（すなわち、ＬＡＣのＰＳＡの第１バイトがセクションスイッチのＰＳＡの第１バイトと同一でなければ、コールは反射スイッチに対する交換ネットワーク内にさらに伝送されなければならない。すなわち、反射スイッチに結合されたこれらのスイッチポートに対応するポートグループが選択され、ＤＰＳテーブル内の適当なエントリーに入力される。
【０２０３】
もし、米国特許出願第−−−号「分散されたクロッキングシステム」（弁護士ドケット第416-4034号) に記述されたクロッキングシステムにおけるように、交換ネットワークが分散されたクロッキングシステムを使用するならば、クロッキングシステムの初期設定が、また、システム初期設定の間にシステムセンターによって達成されなければならない。
【０２０４】
加えて、初期設定の間に、既に定義されたポートグループ割当てが、各スイッチ素子内に見い出されたチャンネル割当てシステムのポートグループデコードレジスタに入力されなければならない。好ましくは、ポートグループ割当ては、一連の２０ビットコマンドワードによって、ポートグループデコードレジスタに入力される。これら一連の２０ビットコマンドワードによって、２０ビットのすべて（各々が１個のスイッチポートに対応する）がマークされ、どのスイッチポートが特定のポートグループに含まれているかを表示することが可能となる。
【０２０５】
状態同報通信システムは、メッセージを、専用同報通信チャンネル上に確立されたコピーされた経路にわたって、すべてのインターフェイススイッチに同報通信するために準備される。システム初期設定の間に、同報通信のため、および各スイッチ素子内のどのスイッチポートが、反射スイッチに向かう同報通信メッセージを伝送するために使用されるのかを指定するために使用される特定の通信リンクが、システムに対して決定される。さらに、正確なアドレスが、スイッチポート内の各同報通信チャンネルに関係するインアドレスおよびアウトアドレスポインタ内に配置される。システムの作動の間に、選択された通信リンク、およびシステム初期設定の間に状態同報通信に対して選択されたスイッチポートは、障害の事象に動的に再配置される。
【０２０６】
Ｍ．デュプレックスおよび会議経路指定
図２５、図２６および図２７は、キーステーションおよび回線の間のデュプレックス音声経路を生成するための作動シーケンスの１例を示したものである。以下の議論はまた、多くの面でシンプレックス経路に適用可能であることが当業者によって理解されるだろう。キーステーションまたはタレット３８４は、インターフェイススイッチ３８８のターミナルポート３８６に結合されている。インターフェイススイッチ３８８、順次、アクセススイッチ４４６に結合されている。同様に、中央オフィスまたは回線４００が、ターミナルポート４０４を通じてインターフェイススイッチ４０２に結合されている。回線インターフェイススイッチは、順次、アクセススイッチ４４６に結合されている。キーステーション３８４のユーザーは、キーステーション上のボタンを押し、回線を捕捉し、回線４００の終端のパーティーとデュプレックスモードで通信する。したがって、インターフェイススイッチ３８８は、この場合、ブリッジポート４０６と同一のスイッチ上にある経路生成器となる。ブリッジポートが、交換ネットワークの異なるインターフェイススイッチ上に残っているような場合の生じることが理解されるだろう。
【０２０７】
図２６を参照して、一旦、ボタンが、図１５のキーステーションまたはタレット３８４上で押されると、ターミナルポート３８６は、キーステーションまたはタレットから一定の宛先回線４００に対して確立される経路を要求するインターフェイススイッチ３８８の機能プロセッサーに直接伝送されるメッセージを送る。回線４００は、特定の論理アドレスコードＬｘによって交換ネットワーク内に表示される。インターフェイススイッチ３８８内の機能プロセッサー部１４６は、パケットアドレスコードによって識別される、データパケットフォーマットでのメッセージを与える。コントローラ１４０は、データパケットフォーマットを、コントローラがインターフェイススイッチ３８８内のブリッジポート４０６に属する一義的な論理アドレスコード数に対する音声経路を設定することを要求する回線インターフェイススイッチ４０２に伝送する。既に説明したように、ブリッジポートは、回線またはタレットと同じカード上にある必要はなく、たいていの場合、ブリッジポートは、キーステーションに接続されたインターフェイススイッチ上に残っている。回線４００と、キーステーションまたはタレット３８４とは、両方とも同一のブリッジポート論理アドレスコードに対する音声経路を指定する。
【０２０８】
データパケットが設定された後、コントローラ１４０内の交換経路プロトコル（ＳＰＰ）は、図３の作動ＦＩＦＯバッファー１５８によって、機能プロセッサー部１４６からの音声経路指定要求を受け取る。その後、ＳＰＰは経路に対し図１６の経路制御バッファー４１２を割当て、コマンドを、宛先ブリッジ論理アドレスコード（ＬＡＣ）数および経路制御バッファー（ＰＣＢ）数とともに交換接続プロトコル（ＳＣＰ）に伝送することによって、「経路指定音声」コマンドを初期設定する。交換制御プロトコル（ＳＣＰ）は、また適当なクロスポイントメモリ制御機能を与える。ＳＣＰは宛先論理アドレスコードＬｘを使用して、宛先ポート記憶装置１６４（ＤＰＳ）内にインデックスを付与し、この宛先に対して経路が既に指定されているかどうかをチェックする。もしＤＰＳ内のクロスポイントフィールドが０に設定されているならば、現在いかなる経路も存在しない。コントローラ１４０は、宛先論理アドレスコードによってＤＰＳにインデックスを付与し、ＤＰＳエントリーを用いて、ネットワーク内へのエントリーに対する出力ポートまたはポートグループを識別する。
【０２０９】
もしブリッジポート４０６が同一のスイッチ上に存在すれば、ＤＰＳエントリー内のＬビットフィールドは１に設定され、これは、対応するＬＡＣ数の終了ポートが同一のスイッチ素子内にあることを示している。それによって、コントローラ１４０は、ターミナルポート３８６からブリッジポート４０６に至るローカル接続を与える。この実施例において、出力ブリッジポートは、インターフェイススイッチ３８８に対してローカルである。
【０２１０】
選択されたポート、この場合には、宛先ポート記憶装置１６４によって得られたブリッジポート４０６は、チャンネル割当てシステム（ＣＡＳ）１６２にアクセスするために使用される。インターフェイススイッチ３８８の交換接続プロトコルＳＣＰは、ブリッジポートが宛先ポート記憶装置（ＤＰＳ）Ｌビットエントリーによってカードに対してローカルであることを認識する。したがって、交換接続プロトコル（ＳＣＰ）は、経路の終端またはブリッジ端に対するブリッジ制御バッファーとして識別される第２経路指定制御バッファー４１６を割り当てる。順方向クロスポイントメモリ位置４１８は、コントローラＲＡＭ１６６内のフリー記憶ＦＩＦＯバッファー２２０（図１０参照）からフェッチされる。順方向クロスポイントメモリ位置４１８は接続に対して使用され、そのアドレスは、ブリッジポート、並びにブリッジポート４０６に対するチャンネル割当て記憶装置によって選択されたチャンネルによってインデックスを付されたポインタＲＡＭ１３４（図３参照）におけるレジスタ４２０内に配置される。
【０２１１】
コントローラアウトアドレスレジスタからなるポインタＲＡＭレジスタ４２０のコントローラコピーは、また、経路フラグおよび宛先論理アドレスコードを含んでいる。図１１の第１チャンネルイン／アウトルックアップテーブル２１４、２１５は、順方向クロスポイントメモリ位置４１８に対して更新され、ブリッジポートおよびそれからのチャンネル読み出しを表す。それによって、選択されたポートおよびチャンネルの数は、宛先ポート記憶装置（ＤＰＳ）の適当なフィールド内に書き込まれ、ＤＰＳ内のカウントフィールドが１だけ増加される。図１２および図１３のイン／アウトリンクリストテーブル２１６、２１８を更新する必要はない。なぜなら、ただ１つのチャンネルのみが、このとき順方向クロスポイントメモリ位置から読み出されているからである。
【０２１２】
経路はインターフェイススイッチ３８８上で終了するので、コントローラ４１０は経路を指定する必要がない。その代わり、交換接続プロトコル（ＳＣＰ）は、ブリッジ４０６に関係する逆方向クロスポイントメモリ位置を使用する。逆方向クロスポイントメモリ位置は、ブリッジポートおよびブリッジポートに対する入力チャンネル数によってインデックスを付与されたポインタＲＡＭ１３４のレジスタ４２４内に記憶される。したがって、経路の逆方向レッグが接続され、ＳＣＰを割り当てられた経路制御バッファー数が、アドレスレジスタ内のコントローラに対応するポインタＲＡＭレジスタ４２４のコントローラコピー内に記憶される。これは、終了経路を有するブリッジポートまたはブリッジ経路制御バッファー４１６に結合する。逆方向クロスポイントメモリ位置４２２に対する第１イン／アウトテーブルエントリー（図１１参照）が更新され、それに書き込みを行うブリッジポートおよびチャンネルを示す。
【０２１３】
交換接続プロトコルは、交換経路プロトコルに、逆方向経路が終了していることを知らせ、逆方向経路指定ＲＰＳコマンドを与える。ＲＰＳの結果として、交換経路プロトコルは、確認メッセージが送られることを要求する。交換接続プロトコルは、確認コマンドを、リンクデータポート１４８から、図３のセレクタ１１２およびインデータレジスタ１１４を介して順方向クロスポイントメモリ位置４２２に伝送する。往復の伝送の後、確認がブリッジポート４０６の入力チャンネルに再び到達し、それは、図８の経路指定ＦＩＦＯバッファー１８０に向けられる。ローカル論理アドレスコードが認識され、それは往復伝送経路が存在することを保証する。経路遅延がこの位置で測定される。経路遅延は、確認メッセージ、および順方向クロスポイントメモリ位置からブリッジポートを経て逆方向クロスポイントメモリ位置にもどるまでの往復伝送遅延を用いることによって測定される。
【０２１４】
経路確認コマンドが異なるボタン電話ステーションまたは回線からの同様のメッセージと衝突し、それによって失われてしまう可能性がある。すなわち、もし確認が８フレームタイム内に返信されなければ、交換経路プロトコルは、交換接続プロトコルに対し別の確認を送るように指示する。これは、それが成功するまで、または予め決定される数の試行が失敗に終わるまで繰り返される。もし成功すれば、遅延値は経路制御バッファー内に配置され、機能プロセッサー部が音声経路終了フラグ指定をもつ事象を伝送される。もし経路が指定されなければ、交換経路プロトコルは、事象シグナルを、「経路試行オーバーフロー」フラグ指定をもつ機能プロセッサーに伝送する。
【０２１５】
もし経路に対する通信ハンドラーが自動的な結合を示さなければ、ターミナルポート３８６に対する接続が、順方向クロスポイントメモリ位置４１８のアドレスを、ターミナルポートおよび入力チャンネル数によってインデックスを付与されたポインタＲＡＭ１３４（図３参照）内のレジスタ４２６に書き込み、かつ逆方向クロスポイントメモリ位置４２２のアドレスを、ターミナルポートおよび出力チャンネル数によってインデックスを付与されたポインタＲＡＭ１３４（図３参照）内のレジスタ４１８に書き込むことによって、実行される。この情報は、経路制御バッファー（ＰＣＢ）４１２において見つけ出される。タレットＰＣＢ４１２の数の最初のＰＣＢは、ターミナルポート３８６に関係するコントローラインアドレスレジスタからなるレジスタ４２６のコントローラコピー内に配置される。そのとき、第１チャンネルイン／アウトテーブルは、順方向クロスポイントメモリ位置４２２および逆方向クロスポイントメモリ位置４２２の両方に対して更新され、キーステーションチャンネルを含む。宛先論理アドレスコード（ＬＡＣ）に対する宛先ポート記憶装置（ＤＰＳ）カウントエントリーが、再び、各接続ごとに１、すなわち合計４増加させられる。
【０２１６】
もし経路要求が自動的な結合に対するものでなければ、交換経路プロトコルは、事象シグナルを事象ＦＩＦＯバッファーを通じて、音声経路終了をもつ機能プロセッサーに送る。通信ハンドラーは、そのとき、独立の結合コマンドを作動ＦＩＦＯバッファーを通じて、交換経路プロトコルに送らなければならない。
【０２１７】
しばらくして、同一のブリッジポート論理アドレスコードが、回線接続に対して受け取られる。入力「経路指定」コマンドが、アクセススイッチからインターフェイスカードによって受け取られ、そして、経路指定ＦＩＦＯバッファー１８０（図８参照）を通じて交換接続プロトコルに送られる。論理アドレスコードは、宛先ポート記憶装置内にインデックスを付与し、出力スイッチポート識別を決定するために使用される。宛先ポート記憶テーブル内のカウントエントリーのチェックは、経路が既に存在していることを示す。そのとき、交換制御プロトコルは、宛先ポートスイッチ（ＤＰＳ）エントリー内に配置され、ブリッジポート４０６に関係する順方向クロスポイントメモリ位置４１８のアドレスを使用し、それをスイッチポート４３０およびスイッチポート４３０に関係する入力チャンネル数によってインデックスを付与されたポインタＲＡＭ（図３参照）のレジスタ４２８内にコピーする。スイッチポートに関係するインアドレスレジスタのコントローラコピー内に記憶されたクロスポイントメモリ位置のアドレスは、フリークロスポイントＦＩＦＯ２２０（図１０参照）に加えられる。その後、交換接続プロトコルが、フリークロスポイントＦＩＦＯ２２０（図１０参照）から一時的なクロスポイント位置４３２をフェッチし、逆方向経路指定コマンドを最初の経路指定コマンドとともに、また引き数として入力チャンネル数を一時的なクロスポイントメモリ位置４３２に書き込む。チャンネル割当てシステンムは、そのとき回路インターフェイススイッチ４０２に対する返信チャンネル経路を選択するために使用される。
【０２１８】
宛先論理アドレスコードが、スイッチポート４３０に関係するコントローラアウトアドレスレジスタ４３４からなるポインタＲＡＭのレジスタ４３４のコントローラコピー内に記憶される。返信チャンネル数が、フラグとともにスイッチポート４３０に関係するコントローラインアドレスレジスタからなるポインタＲＡＭのレジスタ４２８のコントローラコピー内に記憶される。いかなる経路制御バッファー数も、スイッチポート４３０に関係するコントローラインアドレスレジスタに記憶されない。なぜなら、いかなるＰＣＢ数も、交換ネットワークに接続されたスイッチポートに対して存在しないからである。次のインおよびアウトテーブルが、スイッチポート４３０およびチャンネルによって更新される。最後に、一時的な逆方向クロスポイントメモリ位置が、チャンネル割当てシステムによって選択されたチャンネルに対するコントローラアウトアドレスレジスタに対応するポインタＲＡＭのレジスタ４３４に記憶される。リターン経路指定からなる一時的な逆方向クロスポイントの内容が、前のステージに伝送される。
【０２１９】
１フレーム後に、図２７に示したように、交換制御プロトコルは、一時的な逆方向クロスポイントメモリ位置４３２のアドレスを逆方向クロスポイントメモリ位置４２２に記憶したポインタＲＡＭ内のレジスタ４３４の内容を変更し、一時的なクロスポイントメモリ位置４３２のアドレスを、フリークロスポイントＦＩＦＯ内に再び配置する。これによって、第１チャンネルイン／アウトテーブルおよび次チャンネルイン／アウトテーブルが更新される。
【０２２０】
上述の実施例は、デュプレックス経路がキーステーションおよび回線の間に設定される方法を説明したものである。同様のデュプレックス経路が、また２つのキーステーションの間に確立され得る。加えて、もし回線がコールをキーステーションに対して発信するならば、回線カードに接続されたインターフェイススイッチは、すべてのキーステーションに対して同報通信メッセージを送る。コールが向けられるキーステーションは、経路指定コマンドを発信インターフェイススイッチに対して送り、上述したのと同様の手続きが実行され、デュプレックス経路が指定される。
【０２２１】
図２７を参照して、経路指定コマンドが回線インターフェイススイッチ４０２に達したとき、順方向クロスポイントメモリ位置４３６および逆方向クロスポイントメモリ位置４３８は、上述のように経路に対して割り当てられる。インターフェイススイッチ４０２のスイッチポート４４０は、経路に対して選択され、逆方向経路が指定される。同様に、順方向クロスポイントメモリ位置４４２および逆方向クロスポイントメモリ位置４４４が、スイッチ素子４４６に対して割り当てられる。スイッチ素子４４６のスイッチポート４４８が経路に対して選択され、インターフェイススイッチ４０２に対する逆方向経路が指定される。
【０２２２】
２つのターミナルの間、例えばキーステーションと回線カードの間に１つ以上の交換ステージが存在するとき、デュプレックス経路の順方向レッグが、最短の遅延をもつ出力チャンネルを選択するために選ばれる。既に説明したように、これは、宛先ポート記憶装置およびチャンネル割当てシステムによって達成される。しかしながら、デュプレックス経路の逆方向レッグは、ステージごとに指定される。したがって、最適のチャンネルが選ばれなければならない。なぜならば、各ステージに対する逆方向経路は、次のステージのリターンチャンネルを知ることなく指定されるからである。
【０２２３】
デュプレックス経路が回線カードとキーステーションの間に生成される方法によって、ステーションに対応する音声情報が回線カードから回線内の音声情報に加えられ、その加えられた情報がブリッジ位置から、キーステーションおよび回線カードに伝送される。したがって、デュプレックス通信経路に結合された各インターフェイススイッチは、他端に対応する音声情報に加えてそれ自体の音声情報を受け取る。ここで、各インターフェイススイッチに属する返信情報によって生じるエコーが存在する。
【０２２４】
図２５を参照して、各インターフェイススイッチ３８８および４０２は、エコー消去回路４１６を有している。このエコー消去回路に対する遅延パラメータは、確認コマンドを介して決定され、ローカルブリッジを使用する全ての回線またはタレットインターフェイスに対する固定された値となる。遅延値は、そのとき各回路ごとに、エコー消去器内に設定される。
【０２２５】
Ｎ．会議モード
図２８は、第２キーステーションまたはタレット４５０が、ボタン電話ステーション３８４と回線４００の間に既に設定された接続を結合することによって介会議モードを設定することができる方法を説明したものである。タレット４５０はインターフェイススイッチ４５２に結合されている。インターフェイススイッチ３８８は、「ａ」として識別される音声情報をもっている。インターフェイススイッチ４００に接続された回線カードからの回線４００は、「ｂ」として識別される音声情報をもっている。そしてインターフェイススイッチ４５２は、「ｃ」として識別される音声情報をもっている。インターフェイススイッチ４５２は、「経路指定」コマンドを望まれた回線４０６に送り、ブリッジ４５４に対応するローカルブリッジ論理アドレスコードに対する経路を指定する。インターフェイススイッチ４０２がコマンドを受け取ったとき、インターフェイススイッチ４５２に、それが既にインターフェイススイッチ３８８上のブリッジポート３１０に対応する別のブリッジポート論理アドレスコードに対して経路を指定していることを示すことによって応答する。その後、インターフェイススイッチ４５２は、ブリッジポート４０６に対応する同一のブリッジポート論理アドレスコードに対する経路を指定する。これは、タレットインターフェイススイッチ４５２からポートおよびチャンネルを選択し、順方向クロスポイントメモリ位置４５６および逆方向クロスポイントメモリ位置４５８を割り当てる手続きを含んでいる。
【０２２６】
一定の時間が経過した後、スイッチ４４６は、回線接続と同一のブリッジポート論理アドレスコードに対する経路指定コマンドを受け取る。この論理アドレスコードは、スイッチ素子４４６内の宛先ポート記憶装置内にインデックスを付与し、出力スイッチポート識別を決定するために使用される。スイッチ素子４４６の宛先ポート記憶テーブルにおけるカウントエントリーのチェックは、経路が既に存在することを表す。そのとき、交換制御プロトコルは、宛先ポート記憶テーブルから順方向クロスポイントメモリ位置４４２のアドレスを検索し、それを、スイッチポート４６０に対応するインアドレスレジスタのコントローラコピー内にコピーする。
【０２２７】
逆方向クロスポイントメモリ位置４４４は、順方向クロスポイントメモリ位置アドレスによってインデックスを付与された結合テーブルを介して決定される。この情報は、その後、スイッチ素子４４６のスイッチポート４６０に対応するコントローラアウトアドレスレジスタに記憶される。そして、チャンネル割当てシステムが、回線インターフェイススイッチ４０２に対する返信チャンネル経路を選択するために使用される。宛先論理アドレスコードが、スイッチポート４４８に対応するスイッチ素子アウトアドレスレジスタのコントローラコピー内に記憶される。返信チャンネル数がフラグとともに、スイッチポート４６０に対応するスイッチ素子インアドレスレジスタのコントローラコピー内に記憶される。いかなる経路制御バッファー数もインアドレスレジスタ内に記憶されない。なぜならば、いかなるＰＣＢ数も、交換ネットワークのスイッチポートに対して存在しないからである。次チャンネルイン／アウトテーブルが、スイッチポート４６０およびチャンネルによって更新される。付加的なタレットまたは回線が、同様にして既に接続された経路を結合することによってのみ会議モードに加えられ得ることがわかる。
【０２２８】
Ｏ．状態同報通信およびマルチキャスティング
交換ネットワークの同報通信システムは、２つの形式の同報通信メッセージ、すなわち、
(1) インターフェイススイッチ状態同報通信、および
(2) インターフェイススイッチ事象同報通信
の同報通信（１対全て）またはマルチキャスト（１対多数）に対して準備される。
【０２２９】
インターフェイススイッチ状態同報通信は、システム内のすべての回線の現在の状態（不使用、リンギング、話中または保留）をインターフェイススイッチ上のすべての機能プロセッサーに知らせる。状態同報通信は、また、データパケットを、交換ネットワークのすべてのインターフェイススイッチ機能プロセッサーに同報通信するために使用される。インターフェイススイッチ事象同報通信は、すべてのインターフェイススイッチ機能プロセッサーに、それらが含まれうる事象の発生を警告する。
【０２３０】
同報通信メッセージは、すべてのインターフェイススイッチにもどる同報通信が行われる前に、折り返し点(fold point)に向けて、複数のスイッチ素子を介して交換ネットワーク内を伝送される。交換ネットワークは１組のスイッチ素子ステージとして形成されている。これらのスイッチ素子ステージのうちの第１のステージは、キーステーションおよび回線カードに対する交換ネットワークインターフェイスからなり、第２のステージは、アクセススイッチステージと呼ばれ、ｎthステージは折り返し点と呼ばれる。折り返し点または反射スイッチは、「イン」同報通信ＦＩＦＯバッファーの同報通信メッセージがスイッチ素子の「アウト」同報通信ＦＩＦＯバッファーに転送されるような（システム初期設定で定義された）交換ネットワークのスイッチ素子からなっている。
【０２３１】
同報通信システムは、インターフェイススイッチ機能プロセッサーを有し、第１チャンネル上の２バイトのデータ、および同報通信メッセージ（状態または事象）内に含まれるデータの形式を識別するためのフラグからなっており、第２チャンネル上の同一のフレームの別の２バイトのデータと対を形成する。このチャンネル対は、隣接するチャンネル上にあることが好ましい。ここで用いられるように、「メッセージ」は、交換ネットワークを通じたデータまたは情報の同報通信の離散的な量を表しており、使用されるチャンネルの大きさまたは数に限定されない。ここで説明するように、同報通信メッセージは、２チャンネルの各チャンネル上に１６ビット（合計で３２ビット）を有しているが、これは、特定のシステムの実施例に応じて増減させることができる。
【０２３２】
図２９に示したように、同報通信メッセージは、すべてのインターフェイススイッチ機能プロセッサーに対する第１チャンネル上を伝送される符号を付された２バイトの引き数に、対をなすチャンネル上の同一フレーム内に伝送される第２の２バイト引き数を結合したものからなっている。同報通信メッセージの第２の引き数は、一般に、第１の引き数に対応するデータ引き数である。
【０２３３】
同報通信メッセージの第１の引き数は、同報通信メッセージがメモリ内にインデックスを付与されるのかまたは事象の発生とみなされるのかどうかを表す、図２９に「Ｂm 」で示した第１ビット（最も重要なビット）を含んでいる。もし同報通信メッセージがメモリ内にインデックスを付与されるならば、第１の引き数の残りのものは、同報通信メッセージをメモリ内にインデックスを付して記憶するために使用される。もし事象の発生であれば、同報通信メッセージは、記憶され、さらなる処理のためにそっくり全部、機能プロセッサーに伝送される。
【０２３４】
すべてのインターフェイススイッチ状態または事象の同報通信は、専用同報通信チャンネル上に確立された重複経路を通じてすべてのインターフェイススイッチ機能プロセッサーに伝送される。同報通信チャンネルは、すべての要求される通信リンク上の一対のチャンネルである。特定の通信リンク要件および構成が、システムに対して決定され、システム初期設定時に設定される。同報通信チャンネルは連続的である必要はないが、第１チャンネルはより下位の数でなければならない。好ましい実施例として、同報通信チャンネルは各通信リンクのチャンネル３０および３１上において達成される。
【０２３５】
各インターフェイススイッチに対する冗長通信リンクが与えられることが望ましい。各インターフェイススイッチから２つのアクセススイッチに至る（２つの通信リンクを使用する）冗長状態同報通信接続が存在する。これは、各々の同報通信メッセージの伝播に対する高い信頼性を与え、それによって、交換ネットワークにおけるいかなるシグナル障害も、同報通信メッセージの伝播を妨げえない。同報通信のためにインターフェイススイッチによって使用される２つの通信リンクのそれぞれの識別は、システム初期設定の際に指定され、通信リンクの１つの障害事象に動的に再配置される。
【０２３６】
図３０および図３１を参照して、各スイッチ素子４６２において、２つの同報通信先入れ先出し（ＦＩＦＯ）レジスタ４６４、４６６が、同報通信メッセージを同報通信チャンネルを通じて伝送するために与えられる。同報通信ＦＩＦＯバッファー４６４、４６６は、２つのモード、すなわち、
(1) 同報通信ＦＩＦＯバッファーがスイッチポートバスとコントローラバスの間に接続された（インターフェイススイッチに対する）インターフェイスモードと、
(2) 同報通信ＦＩＦＯバッファーがスイッチポートバスのみに接続された（他のすべてのスイッチ素子に対する）スイッチ素子モード
のいずれかにおいてプログラムされる。
【０２３７】
インターフェイスモードにおいて、「イン」同報通信ＦＩＦＯバッファー４６４は、コントローラバスから、コントローラ４６８によってロードされ、スイッチポートバスに対するアウトアドレスポインタを通じてアンロードされる（図３参照）。「アウト」同報通信ＦＩＦＯバッファー４６６は、スイッチポートバスからインアドレスポインタを通じてロードされ、コントローラバス上のコントローラ４６８によってアンロードされる。ここで用いられるように、「イン」は、折り返し点に向けて交換ネットワークの内側に進行する同報通信メッセージを意味し、「アウト」は、折り返し点から遠ざかるように交換ネットワークから外側に進行する同報通信メッセージを意味する。同報通信ＦＩＦＯバッファーはそれぞれ、全フレームに対してデータを保持することができ、また、同一のデータが異なる出力スイッチポートによって繰り返し読み出されることを可能とする。
【０２３８】
初期設定の際に、正確なアドレスが、スイッチポートの各同報通信チャンネルに対応するインアドレスおよびアウトアドレスポインタ内に配置される。これらのアドレスは、２つの同報通信ＦＩＦＯバッファー（「イン」または「アウト」）のうちの１つの一番上または一番下を指示する。同報通信ＦＩＦＯバッファーの各々のインプットには、正当なメッセージのみが同報通信ＦＩＦＯバッファーにロードされることを保証するための「フィルター」が存在する。
【０２３９】
図３０は、交換ネットワークを通じた、反射スイッチに向かう同報通信メッセージの伝播を説明したものである。すべてのインターフェイススイッチは、同報通信またはマルチキャストメッセージを初期設定することができる。例えば図３０において、スイッチ素子４６２は、回線カードが接続されたそれぞれの回線の状態をもつ回線状態テーブルを含む回線カードに接続されたインターフェイススイッチからなっている。シグナルが受信され、入力コールを表示するとき、インターフェイススイッチ機能プロセッサーは、回線状態テーブルの回線の状態を変更した後、同報通信メッセージ４７０をコントローラ４６８に与える。そして、コントローラ４６８は、同報通信メッセージを、ハードウェアによって自動的に出力スイッチポート４７２に転送されるべき「イン」同報通信ＦＩＦＯバッファー４６４に書き込む。したがって、機能プロセッサー４７４は、回線状態に（すなわち事象方式上の）変化があるときに回線状態を伝送するだけである。
【０２４０】
同報通信メッセージは、その後、折り返し点に達するまで「イン」同報通信ＦＩＦＯレジスタ４６４に対するインプットスイッチポート４７２から、アウトプットスイッチポート４７２に転送されるスイッチ素子１０を介して、交換ネットワークの至る所に伝播される。アクセスまたはセクションスイッチにおいて、同報通信メッセージが折り返し点に向けてシステム内に伝播しているとき、同報通信メッセージが「イン」同報通信ＦＩＦＯバッファー４６４にロードされ、そしてその後、反射スイッチに向けて予め決定されるアウトプットスイッチポート４７２に伝送される。どのスイッチポートが、反射スイッチに向かう順方向同報通信メッセージに対して使用されるべきかの指定が、システム初期設定の際に行われ、その後動的に変更され得る。
【０２４１】
図３０において、折り返し点または反射スイッチは、図面の最も右側にあるスイッチ素子４６２である。反射スイッチで受信されたとき、同報通信メッセージは、「アウト」同報通信ＦＩＦＯバッファー４６６内にロードされる。
【０２４２】
図３１は、交換ネットワークを通じて、折り返し点から外側に向かう同報通信メッセージの伝播を説明したものである。反射スイッチにおいて、同報通信メッセージは、「アウト」同報通信ＦＩＦＯバッファー４６６からすべてのスイッチポート４７２に転送される。アクセスまたはセクションスイッチにおいて、同報通信メッセージが反射スイッチから出力されるとき、同報通信メッセージはスイッチ素子の「アウト」同報通信ＦＩＦＯバッファー４６６内にロードされ、その後すべてのスイッチポートに伝送される。
【０２４３】
インターフェイススイッチはすべて、同報通信およびマルチキャストメッセージを受信することができる。コントローラ４６８は、同報通信メッセージ４７０が共有メモリ４７６内にインデックスを付されるのかまたは事象とみなされて図３１に示したように機能プロセッサー４７４に伝送されるのかどうかを決定する。例えば、キーステーションに接続されたインターフェイススイッチにおいて、回線状態同報通信メッセージは、コントローラ４６８によって機能プロセッサーメモリ４７６内に配置されたテーブル内に記憶される。
【０２４４】
同報通信メッセージの最も重要なビットが０であるとき、同報通信メッセージは、状態同報通信であるとみなされ、（論理アドレスコードまたはＬＡＣを発信する）第１チャンネルの引き数の値は、図３２に示したように、第２チャンネル（回線状態ビットである「Ｂs 」）の引き数の値を機能プロセッサーの同報通信インデックステーブルに書き込むためのインデックスとして使用される。図３３に示したように、機能プロセッサーは、また、ボタンの順序に配置されたボタンテーブルを有していることによって、記憶されたＬＡＣに対応する回線を与える。同報通信インデックステーブルは、交換ネットワークに接続されたすべての回線に対する特定の回線カードＬＡＣに対応する回線状態を含んでいる。回線状態は、したがって、特定のキーステーションボタンに対応している。状態同報通信システムは、また、同様にして使用され、各インターフェイススイッチ機能プロセッサーに対して離散的な量のデータを同報通信するための高速化手段を与えるものであることがわかる。
【０２４５】
機能プロセッサー４７４は、キーステーションに対し、特定のキーステーションに適用する状態変化のみを引出しおよび転送する。各キーステーションに対する回線状態のテーブルが更新され、テーブルの内容が、キーステーションに対して単一のデータパケットとして転送される。新たに転送されたデータパケットはそれぞれ、キーステーションの回線状態テーブルに記憶された古いデータの上に重ね書きされる。回線状態情報は、キーステーションのＬＥＤを通じて表示される。
【０２４６】
システムは、また、各々の回線の状態の変化に注意し、「変化リスト」をキーステーションに転送されるべくコンパイルするように構成されていることがわかる。しかしながら、この構成は、変化を引き起こすボタンが識別されなければならないことを必要とする。
【０２４７】
同報通信メッセージの最も重要なビットが１であるとき、同報通信メッセージは、事象同報通信であるとみなされ、第１チャンネルのデータワードの値は発信ＬＡＣとなり、また第２チャンネルのデータワードの値は、事象記述子となる。事象は、マルチキャストメッセージ（この場合、タイプアドレスコードまたはＴＡＣは第２チャンネル内において与えられる）、システム構成更新、データおよび時刻を含みうる。
【０２４８】
マルチキャスティングは、ローカルエリアネットワーク（ＬＡＮ）形式のシステムを容易に達成することがわかる。しかしながら、その２地点間構造のために、このようなマルチキャスティングを交換ネットワークにおいて実行することは困難である。しかしながら、本発明によるシステムによれば、このようなマルチキャスティングを容易に行うことができる。
【０２４９】
本発明におけるマルチキャスティングは、本質的に「コールバック」スキームとして実行される。事象同報通信は、交換ネットワークおよびインターフェイススイッチのすべての機能プロセッサーを通過して伝播する。インターフェイススイッチは、それらが、事象同報通信が発信された発信ＬＡＣにもどる経路を指定する、伝送されたＴＡＣをもつプループ（または「形式」）のメンバーであることを認識している。このようなマルチキャストの容易さは、例えば、交換ネットワークのインターフェイススイッチに対するソフトウェア更新を動的にロードする際に特に効果的である。インターフェイススイッチは、それらがアドレス指定されたＴＡＣのメンバーであることを認識し、発信ＬＡＣにもどる経路を指定することによって、（例えばシステムセンターに接続された）発信インターフェイススイッチからソフトウェア更新を検索することができる。
【０２５０】
この同報通信の容易さは、また、重要な新たな特徴を生じさせる。例えば、仮想専用回線が実現され得る（この場合、発信ＬＡＣは入力コールのものとなり、事象記述子は専用回線識別子となる）。さらに、投資マーケット価格照会が、この容易さをもつボタンを押すことによってトレーダーの利用に供することが可能となる（この場合、発信ＬＡＣはストック識別子となり、事象記述子は価格となる）。
【０２５１】
したがって、同報通信メッセージは、図３０に示したように（すなわち、同報通信ＦＩＦＯバッファーに対する複数のインプット、同報通信ＦＩＦＯバッファーからの１つのアウトプット）、それらが交換ネットワークの折り返し点に達するまで、非同報通信的方法で交換ネットワーク内に送られる。折り返し点から、同報通信メッセージは、図３１に示したように（すなわち、同報通信ＦＩＦＯバッファーに対する１つのインプット、同報通信ＦＩＦＯバッファーからの複数のアウトプット）、交換ネットワークからインターフェイススイッチに向けられたすべての使用可能な同報通信チャンネル上を伝送される。
【０２５２】
インターフェイススイッチから２個のアクセススイッチに至る冗長状態同報通信接続によって、セクションスイッチからアクセススイッチに到達する状態メッセージの数が重複する。冗長同報通信メッセージは、データテーブルがただ同一のデータを重ね書きされるときには問題を生じることがないことは明らかである。しかしながら、トラフィックを考慮すれば、繰り返しが小さくなり、さもなければ同報通信ＦＩＦＯバッファーが極端に大きくなることが必要となる。
【０２５３】
交換ネットワークは、したがって、初期設定され、動的に再配置されて、極端な処理ロードを伴わずに冗長同報通信メッセージをもつことができる。セクションスイッチから２個のアクセススイッチの与えられたグループに至る２つの通信リンク上の２つのチャンネルが、同報通信メッセージに対して使用される。これらの２組のチャンネルのうち、一方のチャンネエルの組は使用に対して指定され、他方のチャンネルの組は障害の発生した場合のバックアップを与える。どのチャンネル対が使用され、どのチャンネル対がバックアップとして準備されるのかは、任意に選択され、動的に変更されうる。したがって、アクセススイッチは、すべての与えられた同報通信メッセージに対する４つの代わりに、２つの同一のメッセージのみを受信する。アクセススイッチの状態メッセージのフィルタリングに関係する処理ロードは、こうして１／２に削減される。
【０２５４】
前述の議論から明らかなように、同報通信メッセージは、事象方式において初期設定されが、同報通信メッセージは、またポーリングされた方式においても初期設定されることができ、いずれかまたは事象初期設定された同報通信メッセージとの結合が可能である。
【０２５５】
１：１０**１１より良好な相互切り換え通信リンク上のビットエラー率を伴って、大量のロードを実行した場合に１０日毎に約１つのメッセージが、通信リンクビットエラーによって失われうる。この確立を計算するために、もし重要であると考えられるならば、各回線の状態が、ある特定の時間間隔、例えば１０秒毎に伝送されうる。この伝送が時間分散的であれば、それは、トラフィックローディングのときに無視しうる影響を有することがわかる。１０秒タイマーが使用され、これは、状態変化が生じるたびにリセットされることにより、１０秒間に変更されない回線状態のみが再び伝送されるようする。
【０２５６】
スイッチプレーンの通信リンクまたはスイッチ素子障害が、同報通信メッセージの消失を引き起こさないようにするため、プレーン内にいずれかの通信リンクまたはスイッチ素子障害が生じる場合に、スイッチプレーン全体が同報通信メッセージを搬送することができないようにすることが望ましい。これは、ゼロ(NULL)アドレスを、アクセススイッチから不能にされたプレーンに至るスイッチポートの各同報通信チャンネルに対応するアウトアドレスレジスタに書き込むことによって達成される。これは、プレーンに対する通常のトラフィックに影響を及ぼさない。
【０２５７】
キーステーションの付加的な回線インディケータ、ラインインユースがこのシステムによって容易になされる。キーステーションのボタンが押されたとき、伝送されたボタンコードがインターフェイススイッチの機能プロセッサーによって解読され、当該ボタンに対応するボタンテーブル内のビットを設定する。このビットは、そのボタンに対応するどのラインインユース（Ｉ−使用）が作動されるのかを表示するために使用される。
【０２５８】
これまでに説明してきた分散交換ネットワークにおいて、多くの同報通信システムパラメータが設定され、望ましいトラフィック能力およびシステム信頼性を与える。このようなパラメータは次のものを含んでいる。すなわち、
(1) 同報通信ＦＩＦＯバッファーの大きさ、
(2) 同報通信ＦＩＦＯバッファーの個数、
(3) 同報通信の通信リンクの個数（入力および出力）、
(4) 各通信リンク上のチャンネルの数、
(5) 同報通信メッセージの大きさ、
(6) 同報通信メッセージの個数、
(7) 折り返し点の位置
【０２５９】
これまで本発明の好ましい実施例について説明してきたが、ここで用いられた用語は、本発明を限定するより、むしろ説明するための用語であり、特許請求の範囲に記載した事項の範囲内で、変更例を案出することが可能であることが理解される。例えば、キーステーションに関して議論してきたにもかかわらず、本発明は標準的な電話ステーションにも等しく適用可能である。加えて、主としてデュプレックス通信経路によって議論してきたが、本発明はシンプレックス通信経路にも等しく適用可能である。
【図面の簡単な説明】
【０２６０】
【図１】交換ネットワークのブロック図である。
【図２】データフォーマットを説明した図である。
【図３】交換ネットワークにおけるスイッチ素子のブロック図である。
【図４】図３のスイッチ素子の概念図である。
【図５】図１のインターフェイススイッチのレイアウトを説明した図である。
【図６】会議経路またはデュプレックス経路において使用されるスイッチ素子を説明した図である。
【図７】会議経路またはデュプレックス経路において使用されるスイッチ素子を説明した図である。
【図８】図３のＦＩＦＯバッファ部を説明した図である。
【図９】図３の機能プロセッサー部の機能ブロック図である。
【図１０】コントローラおよび機能処理メモリマップを説明した図である。
【図１１】クロスポイント第１チャンネルイン／アウトルックアップテーブルを説明した図である。
【図１２】次のチャンネルインリンクリストテーブルを説明した図である。
【図１３】次のチャンネルアウトリンクリストテーブルを説明した図である。
【図１４】パケット制御バッファのブロック図である。
【図１５】本発明による可用性テーブルの概念図である。
【図１６】可用性テーブルのシングル連想メモリセルを説明した図である。
【図１７】チャンネルアロケーションシステムのブロック図である。
【図１８】チャンネル選択レジスタのブロック図である。
【図１９】チャンネル選択レジスタの検索機能を説明したブロック図である。
【図２０】チャンネル選択レジスタの検索機能を説明したブロック図である。
【図２１】ポート選択レジスタのコンポーネントを説明したブロック図である。
【図２２】交換ネットワークに接続されたものとして示したキーステーションの概念図である。
【図２３】交換ネットワークに接続されたものとして示したキーステーションインターフェイスの概念図である。
【図２４】交換ネットワークに接続されたものとして示した専用回線インターフェイスの概念図である。
【図２５】キーステーションと回線の間にデュプレックス音声経路を生成するためのアクションシーケンスの例を説明した図である。
【図２６】キーステーションと回線の間にデュプレックス音声経路を生成するためのアクションシーケンスの例を説明した図である。
【図２７】キーステーションと回線の間にデュプレックス音声経路を生成するためのアクションシーケンスの例を説明した図である。
【図２８】会議経路を説明した図である。
【図２９】同報通信メッセージの構造を説明した図である。
【図３０】交換ネットワークを通じて、折り返し点に向かう同報通信メッセージの伝播を説明した図である。
【図３１】交換ネットワークを通じて、折り返し点から外側に伝播する同報通信メッセージの伝播を説明した図である。
【図３２】同報通信インデックステーブルの構造を説明した図である。
【図３３】ボタンテーブルの構造を説明した図である。
【符号の説明】
【０２６１】
１１  ナショナルディジタルネットワーク
１２  キーステーション
１３  専用回線
１４  中央オフィス
１５  システムセンター
２０  ターミナルユニット
２２  インターフェイススイッチ
２４  アクセススイッチ
２６  セクションスイッチ
２８  反射スイッチ
３０  スイッチプレーン
【図１】
2006087150.tif 000007
【図２】
2006087150.tif 000008
【図３】
2006087150.tif 000009
【図４】
2006087150.tif 000010
【図５】
2006087150.tif 000011
【図６】
2006087150.tif 000012
【図７】
2006087150.tif 000013
【図８】
2006087150.tif 000014
【図９】
2006087150.tif 000015
【図１０】
2006087150.tif 000016
【図１１】
2006087150.tif 000017
【図１２】
2006087150.tif 000018
【図１３】
2006087150.tif 000019
【図１４】
2006087150.tif 000020
【図１５】
2006087150.tif 000021
【図１６】
2006087150.tif 000022
【図１７】
2006087150.tif 000023
【図１８】
2006087150.tif 000024
【図１９】
2006087150.tif 000025
【図２０】
2006087150.tif 000026
【図２１】
2006087150.tif 000027
【図２２】
2006087150.tif 000028
【図２３】
2006087150.tif 000029
【図２４】
2006087150.tif 000030
【図２５】
2006087150.tif 000031
【図２６】
2006087150.tif 000032
【図２７】
2006087150.tif 000033
【図２８】
2006087150.tif 000034
【図２９】
2006087150.tif 000035
【図３０】
2006087150.tif 000036
【図３１】
2006087150.tif 000037
【図３２】
2006087150.tif 000038
【図３３】
2006087150.tif 000039