(57)【要約】【課題】  回路規模の増大を抑制しつつ、筐体間通信を無線にて行えるようにする。【解決手段】  デジタルシグナルプロセッサ１３ａに供給される基準クロックを逓倍器１４ａにてＮ逓倍し、そのＮ逓倍信号とマッピング処理部１５ａから送られた送信データ１７ａとを混合することにより、送信データ１７ａの直交変調を行い、デジタルシグナルプロセッサ１３ｂに供給される基準クロックを逓倍器１４ｂにてＮ逓倍し、そのＮ逓倍信号と受信アンテナ１８ｂにて受信された送信データ１７ａとを混合することにより、受信データ１７ｂの直交検波を行う。【選択図】      図１
2006339706.tif 000002
【特許請求の範囲】
【請求項１】
送信データのデジタル処理を行うデジタル処理部と、
前記デジタル処理部を動作させる基準クロックを生成する基準発振器と、
前記基準発振器にて生成された基準クロックを逓倍する逓倍器と、
前記逓倍器にて逓倍された逓倍信号を混合しながら前記送信データを送信する送信部とを備えることを特徴とする送信装置。
【請求項２】
基準クロックを生成する基準発振器と、
前記基準発振器にて生成された基準クロックを逓倍する逓倍器と、
前記逓倍器にて逓倍された逓倍信号を混合しながら前記受信データを受信する受信部と、
前記基準クロックを基準として動作しながら、前記受信部にて受信された受信データのデジタル処理を行うデジタル処理部とを備えることを特徴とする受信装置。
【請求項３】
送信データのデジタル処理を行う第１デジタル処理部と、
前記第１デジタル処理部を動作させる第１基準クロックを生成する第１基準発振器と、
前記第１基準発振器にて生成された第１基準クロックを逓倍する第１逓倍器と、
前記第１逓倍器にて逓倍された第１逓倍信号を混合しながら前記送信データを送信する送信部と、
第２基準クロックを生成する第２基準発振器と、
前記第２基準クロックを逓倍する第２逓倍器と、
前記第２逓倍器にて逓倍された第２逓倍信号を混合しながら前記送信データを受信する受信部と、
前記第２基準クロックを基準として動作しながら、前記受信部にて受信された送信データのデジタル処理を行う第２デジタル処理部とを備えることを特徴とする通信装置。
【請求項４】
前記第１基準クロックをスペクトル拡散させる第１スペクトル拡散器と、
前記第２基準クロックをスペクトル拡散させる第２スペクトル拡散器とをさらに備えることを特徴とする請求項３記載の通信装置。
【請求項５】
送信データのデジタル処理を行う第１デジタル処理部と、
前記第１デジタル処理部を動作させる基準クロックを生成する基準発振器と、
前記基準発振器にて生成された基準クロックを逓倍する第１逓倍器と、
前記第１逓倍器にて逓倍された第１逓倍信号を混合しながら前記送信データを送信する送信部と、
前記基準発振器にて生成された前記基準クロックを伝送する伝送ラインと、
前記伝送ラインにて伝送された前記基準クロックを逓倍する第２逓倍器と、
前記第２逓倍器にて逓倍された第２逓倍信号を混合しながら前記送信データを受信する受信部と、
前記伝送ラインにて伝送された基準クロックを基準として動作しながら、前記受信部にて受信された送信データのデジタル処理を行う第２デジタル処理部とを備えることを特徴とする通信装置。
【請求項６】
送信データのデジタル処理を行う第１デジタル処理部と、
前記第１デジタル処理部を動作させる基準クロックを生成する基準発振器と、
前記基準発振器にて生成された基準クロックを逓倍する第１逓倍器と、
前記第１逓倍器にて逓倍された第１逓倍信号を混合しながら前記送信データを送信する送信部と、
前記基準発振器にて生成された前記基準クロックを電源ライン上に重畳させるクロック重畳器と、
前記電源ライン上に重畳された信号から前記基準クロックを抽出するクロック抽出器と、
前記クロック抽出器にて抽出された前記基準クロックを逓倍する第２逓倍器と、
前記第２逓倍器にて逓倍された第２逓倍信号を混合しながら前記送信データを受信する受信部と、
前記クロック抽出器にて抽出された基準クロックを基準として動作しながら、前記受信部にて受信された送信データのデジタル処理を行う第２デジタル処理部とを備えることを特徴とする通信装置。
【請求項７】
前記第１逓倍器および前記第２逓倍器は複数の逓倍率を設定できることを特徴とする請求項３から６のいずれか１項記載の通信装置。
【請求項８】
前記送信部および前記第１デジタル処理部は第１半導体チップ上に搭載され、前記受信部および前記第２デジタル処理部は第２半導体チップ上に搭載されていることを特徴とする請求項３から７のいずれか１項記載の通信装置。
【請求項９】
前記送信部および前記受信部は、同一プリント基板上または同一筐体内または同一モジュール内または同一パッケージ内または一体的に使用される機器内に配置されていることを特徴とする請求項３から８のいずれか１項記載の通信装置。
【請求項１０】
通信データのデジタル処理を行う第１デジタル処理部と、
前記第１デジタル処理部を動作させる第１基準クロックを生成する第１基準発振器と、
前記第１基準発振器にて生成された第１基準クロックを逓倍する第１逓倍器と、
前記第１逓倍器にて逓倍された第１逓倍信号を混合しながら前記通信データの送受信を行う第１通信部と、
第２基準クロックを生成する第２基準発振器と、
前記第２基準クロックを逓倍する第２逓倍器と、
前記第２逓倍器にて逓倍された第２逓倍信号を混合しながら前記通信データの送受信を行う第２通信部と、
前記第２基準クロックを基準として動作しながら、前記第２通信部にて送受信される通信データのデジタル処理を行う第２デジタル処理部とを備えることを特徴とする通信装置。
【請求項１１】
位置関係を相対的に変えられるように連結された第１筐体部と第２筐体部とを備える通信装置において、
前記第１筐体部は、
送信データのデジタル処理を行う第１デジタル処理部と、
前記第１デジタル処理部を動作させる第１基準クロックを生成する第１基準発振器と、
前記第１基準発振器にて生成された第１基準クロックを逓倍する第１逓倍器と、
前記第１逓倍器にて逓倍された第１逓倍信号を前記送信データにて変調する変調器と、
前記変調された送信データを電波として放射する送信アンテナとを備え、
前記第２筐体部は、
前記送信アンテナから放射された電波を受信する受信アンテナと、
第２基準クロックを生成する第２基準発振器と、
前記第２基準クロックを逓倍する第２逓倍器と、
前記第２逓倍器にて逓倍された第２逓倍信号を混合しながら前記受信アンテナにて受信された送信データを復調する復調部と、
前記第２基準クロックを基準として動作しながら、前記復調部にて復調された送信データのデジタル処理を行う第２デジタル処理部とを備えることを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は送信装置、受信装置および通信装置に関し、特に、ＩＣチップ間のデータ通信を無線にて行う方法に適用して好適なものである。
【背景技術】
【０００２】
近年の携帯電話では、文字や図形などの静止画像の他、デジタルカメラで撮像された静止画像や動画像をより精細に表示させることができるようにするため、携帯電話に搭載される液晶表示装置を高解像度化することが行われている。これに伴って、デジタルカメラと液晶表示装置との間でやり取りされるデータ量も増大し、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）という高速転送方式を表示体や撮像素子の接続に用いることが提案されている。
【０００３】
また、近年の携帯電話では、携帯電話の携帯性を損なうことなく、表示体のサイズを大きくするとともに、携帯電話を持ち歩いているときに操作ボタンが誤って操作されることを防止するため、携帯電話の折り畳みが可能なクラムシェル構造を採用することが行われている。このクラムシェル構造では、携帯電話の外部無線通信機能を主として司る制御部が搭載された第１筐体部と、表示体が搭載された第２筐体部とがヒンジを介して連結され、第１筐体部と第２筐体部とはヒンジを介して互いに閉じたり開いたりすることができる。
【０００４】
一方、携帯電話に搭載される表示体の高解像度化が進行し、高ビットレートの画像データなどを有線で表示体に送信するためには、表示体に信号を送るためのフレキシブル配線基板を多ピン化する必要がある。このため、クラムシェル構造の携帯電話では、第１筐体部と第２筐体部との間のデータ伝送を有線で行うと、多ピン化されたフレキシブル配線基板をヒンジ内に通す必要があり、ヒンジ構造が複雑化したり、実装工程が煩雑化したりする。そこで、フレキシブル配線基板の代わりに、内部無線通信用アンテナを第１筐体部と第２筐体部にそれぞれ設け、第１筐体部と第２筐体部との間のデータ伝送を内部無線通信で行う方法が提案されている。
【０００５】
また、例えば、非特許文献１には、搬送波を生成する発振器および発振周波数を固定するためのＰＬＬ技術を用いることにより、ＩＣ間のデータ通信を無線で行う方法が開示されている。また、特許文献１には、発振周波数を固定するためのＰＬＬ技術を使った周波数シンセサイザの構成が開示されている。
【非特許文献１】“ＡＳＫ／ＣＤＭＡ方式を用いた近距離無線通信のためのＣＭＯＳ復調回路”：信学技法  ＴＥＣＨＮＩＣＡＬ  ＲＥＰＯＲＴ  ＯＦ  ＩＥＩＣＥ  ＩＣＤ２００３−１８５（２００３−１２）
【特許文献１】特開平５−１２２０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＩＣ間のデータ通信を無線で行えるようにするために周波数シンセサイザを搭載すると、基準発振器、電圧制御発振器、プリスケーラ、位相比較器、チャージポンプ回路およびローパスフィルタが必要となり、回路規模が大きくなるという問題があった。特に、電圧制御発振器を構成するためにはインダクタおよびキャパシタが必要になり、インダクタをＩＣチップ上に作り込むと、チップサイズの増大を招くという問題があった。
【０００７】
また、インダクタを用いた発振器では数ミリワット程度の消費電力を必要とするとともに、基準発振器の周波数に下げるためのプリスケーラも発振周波数が高いと、その発振周波数に従って消費電力が増大するという問題があった。
また、トランジスタの電気的特性の製造上のばらつきや、インダクタおよびキャパシタの定数のばらつきが発生すると、電圧制御発振器の発振周波数および発振出力が容易にばらつくため、特に、発振周波数については、インダクタおよびキャパシタのパターンを実際にファンクショントリミングして調整しなければならないという問題があった。
【０００８】
そこで、本発明の目的は、回路規模の増大を抑制しつつ、筐体間通信を無線にて行うことが可能な送信装置、受信装置および通信装置を提供することである。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、本発明の一態様に係る送信装置によれば、送信データのデジタル処理を行うデジタル処理部と、前記デジタル処理部を動作させる基準クロックを生成する基準発振器と、前記基準発振器にて生成された基準クロックを逓倍する逓倍器と、前記逓倍器にて逓倍された逓倍信号を混合しながら前記送信データを送信する送信部とを備えることを特徴とする。
【００１０】
これにより、基準クロックが逓倍された逓倍信号を送信データにて変調することが可能となり、電圧制御発振器やＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）回路を用いることなく、送信データを搬送波に乗せることができる。このため、送信データの送信周波数を安定化させることが可能となるとともに、送信データの変調を行うためにインダクタなどの部品を不要とすることができ、回路規模の増大を抑制しつつ、同一製品内におけるデータ伝送を効率よく行うことが可能となる。
【００１１】
また、本発明の一態様に係る受信装置によれば、基準クロックを生成する基準発振器と、前記基準発振器にて生成された基準クロックを逓倍する逓倍器と、前記逓倍器にて逓倍された逓倍信号を混合しながら前記受信データを受信する受信部と、前記基準クロックを基準として動作しながら、前記受信部にて受信された受信データのデジタル処理を行うデジタル処理部とを備えることを特徴とする。
【００１２】
これにより、基準クロックが逓倍された逓倍信号を用いて受信データを復調することが可能となり、電圧制御発振器やＰＬＬ回路を用いることなく、受信データを受信することができる。このため、受信データの受信周波数を安定化させることが可能となるとともに、受信データの復調を行うためにインダクタなどの部品を不要とすることができ、回路規模の増大を抑制しつつ、同一製品内におけるデータ伝送を効率よく行うことが可能となる。
【００１３】
また、本発明の一態様に係る通信装置によれば、送信データのデジタル処理を行う第１デジタル処理部と、前記第１デジタル処理部を動作させる第１基準クロックを生成する第１基準発振器と、前記第１基準発振器にて生成された第１基準クロックを逓倍する第１逓倍器と、前記第１逓倍器にて逓倍された第１逓倍信号を混合しながら前記送信データを送信する送信部と、第２基準クロックを生成する第２基準発振器と、前記第２基準クロックを逓倍する第２逓倍器と、前記第２逓倍器にて逓倍された第２逓倍信号を混合しながら前記送信データを受信する受信部と、前記第２基準クロックを基準として動作しながら、前記受信部にて受信された送信データのデジタル処理を行う第２デジタル処理部とを備えることを特徴とする。
【００１４】
これにより、第１基準クロックが逓倍された第１逓倍信号を送信データにて変調することが可能となるとともに、第２基準クロックが逓倍された第２逓倍信号を用いて送信データを復調することが可能となる。このため、電圧制御発振器やＰＬＬ回路を用いることなく、データ伝送を無線にて行うことが可能となり、回路規模の増大を抑制しつつ、伝送データの伝送周波数を安定化させることが可能となるとともに、高ビットレート化に対応しつつ、データ伝送を行うために必要な配線数を減らすことができる。この結果、同一製品内におけるデータ伝送を効率よく行うことが可能となるとともに、同一製品内におけるレイアウト設計の自由度を向上させることができ、部品配置のフレキシビリティーに対応しつつ、通信装置の高性能化および高機能化を実現することが可能となるとともに、通信装置の小型化および低消費電力化を図ることができる。
【００１５】
また、本発明の一態様に係る通信装置によれば、前記第１基準クロックをスペクトル拡散させる第１スペクトル拡散器と、前記第２基準クロックをスペクトル拡散させる第２スペクトル拡散器とをさらに備えることを特徴とする。
これにより、通信品質を劣化させることなく、基準クロックの尖頭値電力を低下させることができる。このため、不要輻射電力を抑制しつつ、基準クロックを逓倍することが可能となり、同一製品内におけるデータ伝送を効率よく行うことが可能となる。
【００１６】
また、本発明の一態様に係る通信装置によれば、送信データのデジタル処理を行う第１デジタル処理部と、前記第１デジタル処理部を動作させる基準クロックを生成する基準発振器と、前記基準発振器にて生成された基準クロックを逓倍する第１逓倍器と、前記第１逓倍器にて逓倍された第１逓倍信号を混合しながら前記送信データを送信する送信部と、前記基準発振器にて生成された前記基準クロックを伝送する伝送ラインと、前記伝送ラインにて伝送された前記基準クロックを逓倍する第２逓倍器と、前記第２逓倍器にて逓倍された第２逓倍信号を混合しながら前記送信データを受信する受信部と、前記伝送ラインにて伝送された基準クロックを基準として動作しながら、前記受信部にて受信された送信データのデジタル処理を行う第２デジタル処理部とを備えることを特徴とする。
【００１７】
これにより、同一の基準発振器にて生成された基準クロックを送信部および受信部の双方で共有することが可能となるとともに、基準クロックを送信部および受信部にて逓倍することが可能となる。このため、送信部と受信部との間で基準クロックの周波数および位相を精度よく一致させることが可能となるとともに、伝送データの変調または復調に用いられる基準クロックの周波数を低下させることができる。この結果、電圧制御発振器やＰＬＬ回路を用いることなく、データ伝送を無線にて行うことが可能となり、回路規模の増大を抑制しつつ、伝送データの伝送周波数を安定化させることが可能となるとともに、同一製品内における無線通信の品質を向上させることができる。
【００１８】
また、本発明の一態様に係る通信装置によれば、送信データのデジタル処理を行う第１デジタル処理部と、前記第１デジタル処理部を動作させる基準クロックを生成する基準発振器と、前記基準発振器にて生成された基準クロックを逓倍する第１逓倍器と、前記第１逓倍器にて逓倍された第１逓倍信号を混合しながら前記送信データを送信する送信部と、前記基準発振器にて生成された前記基準クロックを電源ライン上に重畳させるクロック重畳器と、前記電源ライン上に重畳された信号から前記基準クロックを抽出するクロック抽出器と、前記クロック抽出器にて抽出された前記基準クロックを逓倍する第２逓倍器と、前記第２逓倍器にて逓倍された第２逓倍信号を混合しながら前記送信データを受信する受信部と、前記クロック抽出器にて抽出された基準クロックを基準として動作しながら、前記受信部にて受信された送信データのデジタル処理を行う第２デジタル処理部とを備えることを特徴とする。
【００１９】
これにより、送信部と受信部との間の配線数を減らすことを可能としつつ、同一の基準発振器にて生成された基準クロックを送信部および受信部の双方で共有することが可能となるとともに、基準クロックを送信部および受信部にて逓倍することが可能となる。このため、電圧制御発振器やＰＬＬ回路を用いることなく、データ伝送を無線にて行うことが可能となり、回路規模の増大を抑制しつつ、伝送データの伝送周波数を安定化させることが可能となるとともに、同一製品内における無線通信の品質を向上させることができる。
【００２０】
また、本発明の一態様に係る通信装置によれば、前記第１逓倍器および前記第２逓倍器は複数の逓倍率を設定できることを特徴とする。
これにより、同一製品内における無線通信において複数のチャンネルを設定することができ、同一製品内において複数のデータを同時に送受信することができる。
また、本発明の一態様に係る通信装置によれば、前記送信部および前記第１デジタル処理部は第１半導体チップ上に搭載され、前記受信部および前記第２デジタル処理部は第２半導体チップ上に搭載されていることを特徴とする。
【００２１】
これにより、同一半導体チップに様々の処理を行わせることを可能としつつ、半導体チップ間の通信を無線にて行わせることが可能となる。このため、同一製品内におけるレイアウト設計の自由度を向上させることを可能としつつ、同一製品内におけるデータ伝送を効率よく行うことが可能となる。
また、本発明の一態様に係る通信装置によれば、前記送信部および前記受信部は、同一プリント基板上または同一筐体内または同一モジュール内または同一パッケージ内または一体的に使用される機器内に配置されていることを特徴とする。
【００２２】
これにより、同一製品内におけるデータ伝送を無線にて行うことが可能となり、伝送データが高ビットレート化した場合においても、伝送データの伝送周波数を安定化させつつ、同一製品内における配線数を減らすことができる。このため、同一製品内におけるレイアウト設計の自由度を向上させることを可能としつつ、同一製品内におけるデータ伝送を効率よく行うことが可能となる。
【００２３】
また、本発明の一態様に係る通信装置によれば、通信データのデジタル処理を行う第１デジタル処理部と、前記第１デジタル処理部を動作させる第１基準クロックを生成する第１基準発振器と、前記第１基準発振器にて生成された第１基準クロックを逓倍する第１逓倍器と、前記第１逓倍器にて逓倍された第１逓倍信号を混合しながら前記通信データの送受信を行う第１通信部と、第２基準クロックを生成する第２基準発振器と、前記第２基準クロックを逓倍する第２逓倍器と、前記第２逓倍器にて逓倍された第２逓倍信号を混合しながら前記通信データの送受信を行う第２通信部と、前記第２基準クロックを基準として動作しながら、前記第２通信部にて送受信される通信データのデジタル処理を行う第２デジタル処理部とを備えることを特徴とする。
【００２４】
これにより、第１基準クロックが逓倍された第１逓倍信号を用いて通信データを変復調することが可能となるとともに、第２基準クロックが逓倍された第２逓倍信号を用いて通信データを変復調することが可能となる。このため、電圧制御発振器やＰＬＬ回路を用いることなく、双方向通信を無線にて行うことが可能となり、回路規模の増大を抑制しつつ、通信データの伝送周波数を安定化させることが可能となるとともに、高ビットレート化に対応しつつ、データ通信を行うために必要な配線数を減らすことができる。この結果、同一製品内におけるデータ通信を効率よく行うことが可能となるとともに、双方向通信を許容した場合においても、同一製品内におけるレイアウト設計の自由度を向上させることができ、部品配置のフレキシビリティーに対応しつつ、通信装置の高性能化および高機能化を実現することが可能となるとともに、通信装置の小型化および低消費電力化を図ることができる。
【００２５】
また、本発明の一態様に係る通信装置によれば、位置関係を相対的に変えられるように連結された第１筐体部と第２筐体部とを備える通信装置において、前記第１筐体部は、送信データのデジタル処理を行う第１デジタル処理部と、前記第１デジタル処理部を動作させる第１基準クロックを生成する第１基準発振器と、前記第１基準発振器にて生成された第１基準クロックを逓倍する第１逓倍器と、前記第１逓倍器にて逓倍された第１逓倍信号を前記送信データにて変調する変調器と、前記変調された送信データを電波として放射する送信アンテナとを備え、前記第２筐体部は、前記送信アンテナから放射された電波を受信する受信アンテナと、第２基準クロックを生成する第２基準発振器と、前記第２基準クロックを逓倍する第２逓倍器と、前記第２逓倍器にて逓倍された第２逓倍信号を混合しながら前記受信アンテナにて受信された送信データを復調する復調部と、前記第２基準クロックを基準として動作しながら、前記復調部にて復調された送信データのデジタル処理を行う第２デジタル処理部とを備えることを特徴とする。
【００２６】
これにより、第１基準クロックが逓倍された第１逓倍信号を送信データにて変調することが可能となるとともに、第２基準クロックが逓倍された第２逓倍信号を用いて送信データを復調することが可能となる。このため、電圧制御発振器やＰＬＬ回路を用いることなく、データ伝送を無線にて行うことが可能となり、回路規模の増大を抑制しつつ、伝送データの伝送周波数を安定化させることが可能となるとともに、高ビットレート化に対応しつつ、データ伝送を行うために必要な配線数を減らすことができる。この結果、第１筐体部と第２筐体部との間でのデータ伝送量が増大した場合においても、第１筐体部と第２筐体部との間の位置関係を相対的に変化させることを可能としつつ、第１筐体部と第２筐体部との間でデータ伝送を安定して行うことができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態に係る通信装置および通信制御方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る通信装置の概略構成を示すブロック図である。
図１において、第１半導体チップＫ１１ａには、送信データ１７ａのデジタル処理を行うデジタルシグナルプロセッサ１３ａおよび送信データ１７ａを無線にて送信するための無線処理を行う無線送信部１２ａが搭載されている。ここで、無線送信部１２ａには、基準発振器１１ａにて生成された基準クロックをＮ逓倍する逓倍器１４ａ、デジタルシグナルプロセッサ１３ａから出力された送信データ１７ａをマッピング処理するマッピング処理部１５ａ、逓倍器１４ａにてＮ逓倍された逓倍信号とマッピング処理された送信データ１７ａとを混合することにより、送信データ１７ａを搬送周波数にアップコンバートするアップコンバータ１６ａが設けられている。そして、無線送信部１２ａおよびデジタルシグナルプロセッサ１３ａには、基準クロックを生成する基準発振器１１ａが接続されるとともに、無線送信部１２ａには、無線送信部１２ａにて無線処理された送信データを電波として放射する送信アンテナ１８ａが接続されている。また、第１半導体チップＫ１１ａには、無線送信部１２ａおよびデジタルシグナルプロセッサ１３ａに電力を供給する電源１９ａが接続されている。なお、マッピング処理部１５ａにて行われる変調方法としては、例えば、ＰＳＫ（ｐｈａｓｅ  ｓｈｉｆｔ  ｋｅｙｉｎｇ）変調、ＢＰＳＫ（ｂｉｎａｒｙ  ｐｈａｓｅ  ｓｈｉｆｔ  ｋｅｙｉｎｇ）変調、ＱＰＳＫ（ｑｕａｄｒａｔｕｒｅ  ｐｈａｓｅ  ｓｈｉｆｔ  ｋｅｙｉｎｇ）変調、ＱＡＭ（ｑｕａｄｒａｔｕｒｅ  ａｍｐｌｉｔｕｄｅ  ｍｏｄｕｌａｔｉｏｎ）変調、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）変調、ＣＤＭＡ（ｃｏｄｅ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅ  ａｃｃｅｓｓ）変調などを用いることができる。
【００２８】
一方、第２半導体チップＫ１１ｂには、受信データ１７ｂのデジタル処理を行うデジタルシグナルプロセッサ１３ｂおよび無線にて送信された受信データ１７ｂを受信するための無線処理を行う無線受信部１２ｂが搭載されている。ここで、無線受信部１２ｂには、基準発振器１１ｂにて生成された基準クロックをＮ逓倍する逓倍器１４ｂ、逓倍器１４ｂにてＮ逓倍された逓倍信号と受信アンテナ１８ｂにて受信された受信データ１７ｂとを混合することにより、デジタルシグナルプロセッサ１３ｂにて処理できるように受信データ１７ｂをダウンコンバートするダウンコンバータ１６ｂ、ダウンコンバータ１６ｂにてダウンコンバートされた受信データ１７ｂをデマッピング処理するデマッピング処理部１５ｂが設けられている。そして、無線受信部１２ｂおよびデジタルシグナルプロセッサ１３ｂには、基準クロックを生成する基準発振器１１ｂが接続されるとともに、無線受信部１２ｂには、送信アンテナ１８ａから放射された電波を受信する受信アンテナ１８ｂが接続されている。また、第２半導体チップＫ１１ｂには、無線受信部１２ｂおよびデジタルシグナルプロセッサ１３ｂに電力を供給する電源１９ｂが接続されている。なお、基準発振器１１ａ、１１ｂとしては、例えば、水晶発振器または表面弾性波素子などを用いることができる。また、基準発振器１１ａ、１１ｂにて生成される基準クロックの周波数は互いに等しくなるように設定することができる。
【００２９】
なお、第１半導体チップＫ１１ａおよび第２半導体チップＫ１１ｂは、同一プリント基板上または同一筐体内または同一モジュール内または同一パッケージ内または一体的に使用される機器内に配置することができる。あるいは、第１半導体チップＫ１１ａおよび第２半導体チップＫ１１ｂは、位置関係を相対的に変えられるように連結された第１筐体部および第２筐体部にそれぞれ搭載することができる。ここで、第１筐体部と第２筐体部との間の位置関係を相対的に変える方法としては、第２筐体部を第１筐体部上に折り畳めるようにする方法の他、第２筐体部を第１筐体部上で水平に回転できるようにする方法あるいは第２筐体部を第１筐体部上で左右または前後にスライドできるようにする方法などを挙げることができる。
【００３０】
そして、基準発振器１１ａにて発生された基準クロックは、デジタルシグナルプロセッサ１３ａおよび逓倍器１４ａの双方に供給される。そして、デジタルシグナルプロセッサ１３ａは、基準発振器１１ａにて発生された基準クロックに同期しながらデジタル処理を行うことにより送信データ１７ａを生成し、マッピング処理部１５ａに送る。そして、マッピング処理部１５ａは、デジタルシグナルプロセッサ１３ａから送信データ１７ａを受け取ると、デジタル変調を行えるようにするために送信データ１７ａのビット列のマッピングを行った後、アップコンバータ１６ａに送る。
【００３１】
また、基準発振器１１ａにて発生された基準クロックが逓倍器１４ａに供給されると、逓倍器１４ａは基準クロックをＮ逓倍した後、そのＮ逓倍信号をアップコンバータ１６ａに送る。そして、Ｎ逓倍信号がアップコンバータ１６ａに送られると、アップコンバータ１６ａは、逓倍器１４ａから送られたＮ逓倍信号と、マッピング処理部１５ａから送られた送信データ１７ａとを混合することにより、送信データ１７ａの直交変調を行い、送信アンテナ１８ａを介して送信データ１７ａを送出させる。
【００３２】
そして、送信アンテナ１８ａを介し送信データ１７ａが送信されると、その送信データ１７ａが受信アンテナ１８ｂにて受信され、ダウンコンバータ１６ｂに送られる。また、基準発振器１１ｂにて発生された基準クロックは、デジタルシグナルプロセッサ１３ｂおよび逓倍器１４ｂの双方に供給される。そして、基準発振器１１ｂにて発生された基準クロックが逓倍器１４ｂに供給されると、逓倍器１４ｂは基準クロックをＮ逓倍した後、そのＮ逓倍信号をダウンコンバータ１６ｂに送る。そして、Ｎ逓倍信号がダウンコンバータ１６ｂに送られると、ダウンコンバータ１６ｂは、逓倍器１４ａから送られたＮ逓倍信号と、受信アンテナ１８ｂにて受信された送信データ１７ａとを混合することにより、送信データ１７ａの直交検波を行い、デマッピング処理部１５ｂに送る。そして、デマッピング処理部１５ｂは、ダウンコンバータ１６ｂから送信データ１７ａを受け取ると、デジタル信号を復調するためにデマッピングを行いビット列に変換した後、エラー訂正などの処理が施された受信データ１７ｂをデジタルシグナルプロセッサ１３ｂに送る。そして、デジタルシグナルプロセッサ１３ｂは、デマッピング処理部１５ｂから受信データ１７ｂを受け取ると、基準発振器１１ｂにて発生された基準クロックに同期しながら受信データ１７ｂのデジタル処理を行うことができる。
【００３３】
これにより、第１基準クロックが逓倍された第１逓倍信号を送信データにて変調することが可能となるとともに、第２基準クロックが逓倍された第２逓倍信号を用いて送信データを復調することが可能となる。このため、電圧制御発振器やＰＬＬ回路を用いることなく、データ伝送を無線にて行うことが可能となり、回路規模の増大を抑制しつつ、伝送データの伝送周波数を安定化させることが可能となるとともに、高ビットレート化に対応しつつ、データ伝送を行うために必要な配線数を減らすことができる。この結果、同一製品内におけるデータ伝送を効率よく行うことが可能となるとともに、同一製品内におけるレイアウト設計の自由度を向上させることができ、部品配置のフレキシビリティーに対応しつつ、通信装置の高性能化および高機能化を実現することが可能となるとともに、通信装置の小型化および低消費電力化を図ることができる。
【００３４】
なお、図１の実施形態では、基準クロックをＮ逓倍したＮ逓倍信号を用いることで送信データ１７ａの変調処理および受信データ１７ｂの復調処理を行う方法について説明したが、送信側または受信側のいずれか一方のみについて基準クロックをＮ逓倍したＮ逓倍信号を用いるようにしてもよい。
また、図１の実施形態では、基準クロックをＮ逓倍する方法について説明したが、逓倍器１４ａ、１４ｂは複数の逓倍率を設定できるようにしてもよく、送信アンテナ１８ａおよび受信アンテナ１８ｂを介した無線通信において複数のチャンネルを設定できるようにして、送信アンテナ１８ａおよび受信アンテナ１８ｂを介して複数のデータを同時に送受信できるようにしてもよい。この場合、送信データ１７ａの転送レートが高くなる従って逓倍率が高くなるように設定することが好ましい。
【００３５】
図２は、図１の無線送信部１２ａのアップコンバータ１６ａおよび無線受信部１２ｂのダウンコンバータ１６ｂの概略構成を示す図である。
図２（ａ）において、無線送信部１２ａには、基準クロックをＮ逓倍する逓倍器８１ａ、逓倍器８１ａにてＮ逓倍されたＮ逓倍信号を９０°だけ移相させる移相器８４ａ、逓倍器８１ａにてＮ逓倍されたＮ逓倍信号とデータマッピングされた同相成分Ｉとを乗算する乗算器８２ａ、Ｎ逓倍信号を９０°だけ移相させた信号とデータマッピングされた直交成分Ｑとを乗算する乗算器８３ａ、乗算器８２ａ、８３ａからの出力を加算する加算器８５ａを設けることができる。
【００３６】
そして、同相成分Ｉと直交成分Ｑとを乗算器８２ａ、８３ａにそれぞれ入力することにより、Ｎ逓倍信号が直交変調された無線信号ＲＦを加算器８５ａから出力することができる。
また、図２（ｂ）において、無線受信部１２ｂには、無線信号ＲＦを分配する分配器８５ｂ、基準クロックをＮ逓倍する逓倍器８１ｂ、逓倍器８１ｂにてＮ逓倍されたＮ逓倍信号を９０°だけ移相させる移相器８４ｂ、逓倍器８１ｂにてＮ逓倍されたＮ逓倍信号と無線信号ＲＦとを乗算する乗算器８２ａ、Ｎ逓倍信号を９０°だけ移相させた信号と無線信号ＲＦとを乗算する乗算器８３ａを設けることができる。
【００３７】
そして、Ｎ逓倍信号が直交変調された無線信号ＲＦを加算器８５ｂに入力することにより、Ｎ逓倍信号にて直交検波された同相成分Ｉと直交成分Ｑとを乗算器８２ｂ、８３ｂからそれぞれ出力することができる。
図３は、図１の逓倍器１４ａ、１４ｂの概略構成を示す図である。
図３において、逓倍器１４ａ、１４ｂには、制御電圧発生部９１、ディレーバッファ９２〜９５、インバータ９６および排他的論理和回路９７〜９９がそれぞれ設けられている。そして、ディレーバッファ９２〜９５は直列に接続され、ディレーバッファ９５の後段にはインバータ９６が接続されている。また、制御電圧発生部９１からは、ディレーバッファ９２〜９５の遅延量をそれぞれ制御する制御電圧Ｖｃｏｎｔが出力されるとともに、制御電圧発生部９１には、インバータ９６からの出力および周波数ｆ0の基準クロックＣＬＫが入力される。また、ディレーバッファ９２には周波数ｆ0の基準クロックＣＬＫが入力され、排他的論理和回路９７には周波数ｆ0の基準クロックＣＬＫおよびディレーバッファ９２からの出力が入力され、排他的論理和回路９８にはディレーバッファ９３、９４からの出力が入力され、排他的論理和回路９９は排他的論理和回路９７、９８からの出力が入力される。なお、制御電圧発生部９１には、基準クロックＣＬＫの位相とインバータ９６の出力の位相とを比較する位相比較器、基準クロックＣＬＫの位相とインバータ９６の出力の位相とのずれ量に応じた電圧を発生させるチャージポンプ回路およびローパスフィルタを設けることができる。
【００３８】
そして、制御電圧発生部９１は、ディレーバッファ９２〜９５に制御電圧Ｖｃｏｎｔをそれぞれ出力し、基準クロックＣＬＫの位相とインバータ９６の出力の位相とが一致するようにディレーバッファ９２の遅延量をそれぞれ制御することができる。そして、基準クロックＣＬＫの位相とインバータ９６の出力の位相とが一致するようにディレーバッファ９２の遅延量が設定されると、基準クロックＣＬＫの１／８周期ずつ位相がずらされた信号のディレーバッファ９２〜９５からそれぞれ出力される。このため、ディレーバッファ９２からは基準クロックＣＬＫの１／８周期分の位相がずれた信号が出力され、ディレーバッファ９３からは基準クロックＣＬＫの２／８周期分の位相がずれた信号が出力され、ディレーバッファ９４からは基準クロックＣＬＫの３／８周期分の位相がずれた信号が出力される。
【００３９】
そして、排他的論理和回路９７にて、周波数ｆ0の基準クロックＣＬＫとディレーバッファ９２からの出力との排他的論理和をとることにより、基準クロックＣＬＫの周波数ｆ0を２逓倍することができ、排他的論理和回路９８にて、ディレーバッファ９３、９４からの出力の排他的論理和をとることにより、基準クロックＣＬＫの周波数ｆ0を２逓倍することができる。また、排他的論理和回路９７、９８からそれぞれ出力されるに周波数２ｆ0の信号は互いに位相が１／８周期分だけずれているため、排他的論理和回路９９にて、排他的論理和回路９７、９８からの出力の排他的論理和をとることにより、基準クロックＣＬＫの周波数ｆ0を４逓倍することができる。
【００４０】
なお、図３の実施形態では、ディレーバッファ９２〜９５を４段構成にすることにより、基準クロックＣＬＫを４逓倍する方法について説明したが、さらに高い周波数逓倍を行う場合には、ディレーバッファをさらに多段構成にすればよい。ただし、ディレーバッファの個数は４ｎ（ｎは正の整数）とすることが好ましい。図３のＤＬＬ回路を複数個設け、前段のＤＬＬ回路から得られる逓倍周波数を後段のＤＬＬ回路の基準周波数として入力することにより、さらなる高次の周波数逓倍を行うこともできる。すなわち、ディレーバッファの段数が４ｎのＤＬＬ回路をｍ段接続した場合、（４（ｎ））mの逓倍数を得ることができる。
【００４１】
図４は、本発明の第２実施形態に係る通信装置の概略構成を示すブロック図である。
図４において、第１半導体チップＫ１１ａおよび第２半導体チップＫ１１ｂには図１と同様の構成が設けられるとともに、第１半導体チップＫ１１ａおよび第２半導体チップＫ１１ｂには、無線送信部１２ａ、無線受信部１２ｂおよびデジタルシグナルプロセッサ１３ａ、１３ｂに電力を共通に供給する電源１９ａが接続されている。
【００４２】
ここで、第１半導体チップＫ１１ａ側には、逓倍器１４ａおよびデジタルシグナルプロセッサ１３ａに基準クロックを供給する基準発振器１１ａが設けられるとともに、基準発振器１１ａにて生成される基準クロックを電源ライン２０に重畳させるクロック重畳部３０ａが設けられている。また、第２半導体チップＫ１１ｂ側には、基準発振器１１ａにて生成された基準クロックを電源ライン２０から抽出し、逓倍器１４ｂおよびデジタルシグナルプロセッサ１３ｂに基準クロックを供給するクロック抽出部３０ｂが設けられている。
【００４３】
そして、基準発振器１１ａにて発生された基準クロックは、デジタルシグナルプロセッサ１３ａおよび逓倍器１４ａの双方に供給されるとともに、クロック重畳部３０ａに供給される。そして、デジタルシグナルプロセッサ１３ａは、基準発振器１１ａにて発生された基準クロックに同期しながらデジタル処理を行うことにより送信データ１７ａを生成し、マッピング処理部１５ａに送る。そして、マッピング処理部１５ａは、デジタルシグナルプロセッサ１３ａから送信データ１７ａを受け取ると、デジタル変調を行えるようにするために送信データ１７ａのビット列のマッピングを行った後、アップコンバータ１６ａに送る。
【００４４】
また、基準発振器１１ａにて発生された基準クロックが逓倍器１４ａに供給されると、逓倍器１４ａは基準クロックをＮ逓倍した後、そのＮ逓倍信号をアップコンバータ１６ａに送る。そして、Ｎ逓倍信号がアップコンバータ１６ａに送られると、アップコンバータ１６ａは、逓倍器１４ａから送られたＮ逓倍信号と、マッピング処理部１５ａから送られた送信データ１７ａとを混合することにより、送信データ１７ａの直交変調を行い、送信アンテナ１８ａを介して送信データ１７ａを送出させる。また、クロック重畳部３０ａは、基準発振器１１ａにて発生された基準クロックを受け取ると、その基準クロックを電源ライン２０に重畳させ、クロック抽出部３０ｂに送る。
【００４５】
そして、送信アンテナ１８ａを介し送信データ１７ａが送信されると、その送信データ１７ａが受信アンテナ１８ｂにて受信され、ダウンコンバータ１６ｂに送られる。また、電源ライン２０に重畳された基準クロックはクロック抽出部３０ｂにて抽出され、デジタルシグナルプロセッサ１３ｂおよび逓倍器１４ｂの双方に供給される。そして、クロック抽出部３０ｂにて抽出された基準クロックが逓倍器１４ｂに供給されると、逓倍器１４ｂは基準クロックをＮ逓倍した後、そのＮ逓倍信号をダウンコンバータ１６ｂに送る。そして、Ｎ逓倍信号がダウンコンバータ１６ｂに送られると、ダウンコンバータ１６ｂは、逓倍器１４ａから送られたＮ逓倍信号と、受信アンテナ１８ｂにて受信された送信データ１７ａとを混合することにより、送信データ１７ａの直交検波を行い、デマッピング処理部１５ｂに送る。そして、デマッピング処理部１５ｂは、ダウンコンバータ１６ｂから送信データ１７ａを受け取ると、デジタル信号を復調するためにデマッピングを行いビット列に変換した後、エラー訂正などの処理が施された受信データ１７ｂをデジタルシグナルプロセッサ１３ｂに送る。そして、デジタルシグナルプロセッサ１３ｂは、デマッピング処理部１５ｂから受信データ１７ｂを受け取ると、クロック抽出部３０ｂにて抽出された基準クロックに同期しながら受信データ１７ｂのデジタル処理を行うことができる。
【００４６】
これにより、第１半導体チップＫ１１ａと第２半導体チップＫ１１ｂとの間の配線数を減らすことを可能としつつ、同一の基準発振器１１ａにて生成された基準クロックを第１半導体チップＫ１１ａと第２半導体チップＫ１１ｂの双方で共有することが可能となるとともに、無線送信部１２ａおよび無線受信部１２ｂにて基準クロックを逓倍することが可能となる。このため、電圧制御発振器やＰＬＬ回路を用いることなく、データ伝送を無線にて行うことが可能となり、回路規模の増大を抑制しつつ、伝送データの伝送周波数を安定化させることが可能となるとともに、同一製品内における無線通信の品質を向上させることができる。
【００４７】
なお、図４の実施形態では、基準発振器１１ａにて生成される基準クロックを第１半導体チップＫ１１ａおよび第２半導体チップＫ１１ｂの双方で共有するために、基準クロックを電源ライン２０に重畳させる方法について説明したが、基準発振器１１ａにて生成された基準クロックを第１半導体チップＫ１１ａおよび第２半導体チップＫ１１ｂに供給するために、専用の信号ラインを設けるようにしてもよい。
【００４８】
図５は、本発明の第３実施形態に係る通信装置の概略構成を示すブロック図である。
図５において、第１半導体チップＫ１１ａおよび第２半導体チップＫ１１ｂには図１と同様の構成が設けられるとともに、第１半導体チップＫ１１ａ側には、基準発振器１１ａにて生成された基準クロックにＰＮ（擬似雑音）系列信号を混合する混合器５０ａが設けられ、第２半導体チップＫ１１ｂ側には、基準発振器１１ｂにて生成された基準クロックにＰＮ（擬似雑音）系列信号を混合する混合器５０ｂが設けられている。
【００４９】
そして、基準発振器１１ａにて発生された基準クロックは混合器５０ａに供給され、混合器５０ａにてＰＮ系列信号が混合されることにより、基準クロックのスペクトル拡散が行われる。そして、スペクトル拡散された基準クロックは、デジタルシグナルプロセッサ１３ａおよび逓倍器１４ａの双方に供給される。そして、デジタルシグナルプロセッサ１３ａは、基準発振器１１ａにて発生された基準クロックに同期しながらデジタル処理を行うことにより送信データ１７ａを生成し、マッピング処理部１５ａに送る。そして、マッピング処理部１５ａは、デジタルシグナルプロセッサ１３ａから送信データ１７ａを受け取ると、デジタル変調を行えるようにするために送信データ１７ａのビット列のマッピングを行った後、アップコンバータ１６ａに送る。
【００５０】
また、スペクトル拡散された基準クロックが逓倍器１４ａに供給されると、逓倍器１４ａは基準クロックをＮ逓倍した後、そのＮ逓倍信号をアップコンバータ１６ａに送る。そして、Ｎ逓倍信号がアップコンバータ１６ａに送られると、アップコンバータ１６ａは、逓倍器１４ａから送られたＮ逓倍信号と、マッピング処理部１５ａから送られた送信データ１７ａとを混合することにより、送信データ１７ａの直交変調を行い、送信アンテナ１８ａを介して送信データ１７ａを送出させる。
【００５１】
そして、送信アンテナ１８ａを介し送信データ１７ａが送信されると、その送信データ１７ａが受信アンテナ１８ｂにて受信され、ダウンコンバータ１６ｂに送られる。また、基準発振器１１ｂにて発生された基準クロックは、混合器５０ｂに供給され、混合器５０ｂにてＰＮ系列信号が混合されることにより、基準クロックのスペクトル拡散が行われる。そして、スペクトル拡散された基準クロックは、デジタルシグナルプロセッサ１３ｂおよび逓倍器１４ｂの双方に供給される。そして、スペクトル拡散された基準クロックが逓倍器１４ｂに供給されると、逓倍器１４ｂは基準クロックをＮ逓倍した後、そのＮ逓倍信号をダウンコンバータ１６ｂに送る。そして、Ｎ逓倍信号がダウンコンバータ１６ｂに送られると、ダウンコンバータ１６ｂは、逓倍器１４ａから送られたＮ逓倍信号と、受信アンテナ１８ｂにて受信された送信データ１７ａとを混合することにより、送信データ１７ａの直交検波を行い、デマッピング処理部１５ｂに送る。そして、デマッピング処理部１５ｂは、ダウンコンバータ１６ｂから送信データ１７ａを受け取ると、デジタル信号を復調するためにデマッピングを行いビット列に変換した後、エラー訂正などの処理が施された受信データ１７ｂをデジタルシグナルプロセッサ１３ｂに送る。そして、デジタルシグナルプロセッサ１３ｂは、デマッピング処理部１５ｂから受信データ１７ｂを受け取ると、スペクトル拡散された基準クロックに同期しながら受信データ１７ｂのデジタル処理を行うことができる。
【００５２】
これにより、通信品質を劣化させることなく、基準発振器１１ａ、１１ｂにてそれぞれ生成された基準クロックの尖頭値電力を低下させることができる。このため、不要輻射電力を抑制しつつ、基準クロックを逓倍することが可能となり、同一製品内におけるデータ伝送を効率よく行うことが可能となる。なお、ＰＮ系列は、１つの送受信系において強い相関特性を持たせることができる。このため、スペクトル拡散された基準クロックを送受信間で完全同期させることができ、受信側にて逆拡散を確実に行うことを可能として、送信データを受信側で精度よく再生することができる。また、ＰＮ系列は、同様な他の送受信系において相関特性を小さくすることができ、他の送受信系との混信を防止することができる。
【００５３】
図６は、本発明の第４実施形態に係る通信装置の概略構成を示すブロック図である。
図６において、第１半導体チップＫ６１ａには、送信データ６７ａおよび受信データ６７ａ´のデジタル処理を行うデジタルシグナルプロセッサ６３ａおよび送信データ６７ａおよび受信データ６７ａ´を無線にて送受信するための無線処理を行う無線通信部６２ａが搭載されている。ここで、無線通信部６２ａには、基準発振器６１ａにて生成された基準クロックをＮ逓倍する逓倍器６４ａ、デジタルシグナルプロセッサ６３ａから出力された送信データ６７ａをマッピング処理するマッピング処理部６５ａ、ダウンコンバータ６６ａ´から出力された受信データ６７ａ´をデマッピング処理するデマッピング処理部６５ａ´、逓倍器６４ａにてＮ逓倍された逓倍信号とマッピング処理された送信データ６７ａとを混合することにより、送信データ６７ａを搬送周波数にアップコンバートするアップコンバータ６６ａ、逓倍器６４ａにてＮ逓倍された逓倍信号と通信アンテナ６８ａにて受信された受信データ６７ａ´とを混合することにより、デジタルシグナルプロセッサ６３ａにて処理できるように受信データ６７ａ´をダウンコンバートするダウンコンバータ６６ａ´、通信アンテナ６８ａをアップコンバータ６６ａ、ダウンコンバータ６６ａ´間で切り替える切り替えスイッチ７０ａが設けられている。そして、無線通信部６２ａおよびデジタルシグナルプロセッサ６３ａには、基準クロックを生成する基準発振器６１ａが接続されるとともに、無線通信部６２ａには、送信データ６７ａおよび受信データ６７ａ´を電波として送受信する通信アンテナ６８ａが接続されている。また、第１半導体チップＫ６１ａには、無線通信部６２ａおよびデジタルシグナルプロセッサ６３ａに電力を供給する電源６９ａが接続されている。
【００５４】
一方、第２半導体チップＫ６１ｂには、送信データ６７ｂおよび受信データ６７ｂ´のデジタル処理を行うデジタルシグナルプロセッサ６３ｂおよび送信データ６７ｂおよび受信データ６７ｂ´を無線にて送受信するための無線処理を行う無線通信部６２ｂが搭載されている。ここで、無線通信部６２ｂには、基準発振器６１ｂにて生成された基準クロックをＮ逓倍する逓倍器６４ｂ、デジタルシグナルプロセッサ６３ｂから出力された送信データ６７ｂをマッピング処理するマッピング処理部６５ｂ、ダウンコンバータ６６ｂ´から出力された受信データ６７ｂ´をデマッピング処理するデマッピング処理部６５ｂ´、逓倍器６４ｂにてＮ逓倍された逓倍信号とマッピング処理された送信データ６７ｂとを混合することにより、送信データ６７ｂを搬送周波数にアップコンバートするアップコンバータ６６ｂ、逓倍器６４ｂにてＮ逓倍された逓倍信号と通信アンテナ６８ｂにて受信された受信データ６７ｂ´とを混合することにより、デジタルシグナルプロセッサ６３ｂにて処理できるように受信データ６７ｂ´をダウンコンバートするダウンコンバータ６６ｂ´、通信アンテナ６８ｂをアップコンバータ６６ｂ、ダウンコンバータ６６ｂ´間で切り替える切り替えスイッチ７０ｂが設けられている。そして、無線通信部６２ｂおよびデジタルシグナルプロセッサ６３ｂには、基準クロックを生成する基準発振器６１ｂが接続されるとともに、無線通信部６２ｂには、送信データ６７ｂおよび受信データ６７ｂ´を電波として送受信する通信アンテナ６８ｂが接続されている。また、第２半導体チップＫ６１ｂには、無線通信部６２ｂおよびデジタルシグナルプロセッサ６３ｂに電力を供給する電源６９ｂが接続されている。
【００５５】
そして、第１半導体チップＫ６１ａから第２半導体チップＫ６１ｂにデータを伝送する場合、第１半導体チップＫ６１ａ側の切り替えスイッチ７０ａをアップコンバータ６６ａ側に切り替えるとともに、第２半導体チップＫ６１ｂ側の切り替えスイッチ７０ｂをダウンコンバータ６６ｂ´側に切り替える。
そして、基準発振器６１ａにて発生された基準クロックは、デジタルシグナルプロセッサ６３ａおよび逓倍器６４ａの双方に供給される。そして、デジタルシグナルプロセッサ６３ａは、基準発振器６１ａにて発生された基準クロックに同期しながらデジタル処理を行うことにより送信データ６７ａを生成し、マッピング処理部６５ａに送る。そして、マッピング処理部６５ａは、デジタルシグナルプロセッサ６３ａから送信データ６７ａを受け取ると、デジタル変調を行えるようにするために送信データ６７ａのビット列のマッピングを行った後、アップコンバータ６６ａに送る。
【００５６】
また、基準発振器６１ａにて発生された基準クロックが逓倍器６４ａに供給されると、逓倍器６４ａは基準クロックをＮ逓倍した後、そのＮ逓倍信号をアップコンバータ６６ａに送る。そして、Ｎ逓倍信号がアップコンバータ６６ａに送られると、アップコンバータ６６ａは、逓倍器６４ａから送られたＮ逓倍信号と、マッピング処理部６５ａから送られた送信データ６７ａとを混合することにより、送信データ６７ａの直交変調を行い、通信アンテナ６８ａを介して送信データ６７ａを送出させる。
【００５７】
そして、通信アンテナ６８ａを介し送信データ６７ａが送信されると、その送信データ６７ａが通信アンテナ６８ｂにて受信され、ダウンコンバータ６６ｂ´に送られる。また、基準発振器６１ｂにて発生された基準クロックは、デジタルシグナルプロセッサ６３ｂおよび逓倍器６４ｂの双方に供給される。そして、基準発振器６１ｂにて発生された基準クロックが逓倍器６４ｂに供給されると、逓倍器６４ｂは基準クロックをＮ逓倍した後、そのＮ逓倍信号をダウンコンバータ６６ｂ´に送る。そして、Ｎ逓倍信号がダウンコンバータ６６ｂ´に送られると、ダウンコンバータ６６ｂ´は、逓倍器６４ａから送られたＮ逓倍信号と、通信アンテナ６８ｂにて受信された送信データ６７ａとを混合することにより、送信データ６７ａの直交検波を行い、デマッピング処理部６５ｂ´に送る。そして、デマッピング処理部６５ｂ´は、ダウンコンバータ６６ｂ´から送信データ６７ａを受け取ると、デジタル信号を復調するためにデマッピングを行いビット列に変換した後、エラー訂正などの処理が施された受信データ６７ｂ´をデジタルシグナルプロセッサ６３ｂに送る。そして、デジタルシグナルプロセッサ６３ｂは、デマッピング処理部６５ｂ´から受信データ６７ｂ´を受け取ると、基準発振器６１ｂにて発生された基準クロックに同期しながら受信データ６７ｂ´のデジタル処理を行うことができる。
【００５８】
一方、第１半導体チップＫ６１ａ側の切り替えスイッチ７０ａをダウンコンバータ６６ａ´側に切り替えるとともに、第２半導体チップＫ６１ｂ側の切り替えスイッチ７０ｂをアップコンバータ６６ｂ側に切り替えることにより、第２半導体チップＫ６１ｂから第１半導体チップＫ６１ａにデータを伝送することができる。
これにより、基準クロック６１ａがＮ逓倍された逓倍信号を用いて通信データを変復調することが可能となるとともに、基準クロック６１ｂがＮ逓倍された逓倍信号を用いて通信データを変復調することが可能となる。このため、電圧制御発振器やＰＬＬ回路を用いることなく、双方向通信を無線にて行うことが可能となり、回路規模の増大を抑制しつつ、通信データの伝送周波数を安定化させることが可能となるとともに、高ビットレート化に対応しつつ、データ通信を行うために必要な配線数を減らすことができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１実施形態に係る通信装置の概略構成を示すブロック図。
【図２】図１の無線送信部１２ａのアップコンバータ１６ａおよび無線受信部１２ｂのダウンコンバータ１６ｂの概略構成を示す図。
【図３】図１の逓倍器１４ａ、１４ｂの概略構成を示す図。
【図４】本発明の第２実施形態に係る通信装置の概略構成を示すブロック図。
【図５】本発明の第３実施形態に係る通信装置の概略構成を示すブロック図。
【図６】本発明の第４実施形態に係る通信装置の概略構成を示すブロック図。
【符号の説明】
【００６０】
Ｋ１１ａ、Ｋ６１ａ  第１半導体チップ、Ｋ１１ｂ、Ｋ６１ｂ  第２半導体チップ、１１ａ、１１ｂ、６１ａ、６１ｂ  基準発振器、１２ａ  無線送信部、１２ｂ  無線受信部、１３ａ、１３ｂ、６３ａ、６３ｂ  デジタルシグナルプロセッサ、１４ａ、１４ｂ、６４ａ、６４ｂ、８１ａ、８１ｂ  逓倍器、１５ａ、６５ａ、６５ｂ  マッピング処理部、１５ｂ、６５ａ´、６５ｂ´  デマッピング処理部、５０ａ、５０ｂ  混合器、１６ａ、６６ａ、６６ｂ  アップコンバータ、１６ｂ、６６ａ´、６６ｂ´  ダウンコンバータ、１７ａ、１７ｂ  データ、１８ａ  送信アンテナ、１８ｂ  受信アンテナ、６８ａ、６８ｂ  通信アンテナ、１９ａ、１９ｂ、６９ａ、６９ｂ  電源、２０  電源ライン、８２ａ、８２ｂ、８３ａ、８３ｂ  乗算器、８４ａ、８４ｂ  移相器、８５ａ  加算器、８５ｂ  分配器、９１  制御電圧発生部、９２〜９５  ディレーバッファ、９６  インバータ、９７〜９９  排他的論理和回路、３０ａ  クロック重畳部、３０ｂ  クロック抽出部、６２ａ、６２ｂ  無線通信部、６７ａ、６７ｂ  送信データ、６７ａ´、６７ｂ´  受信データ
【図１】
2006339706.tif 000003
【図２】
2006339706.tif 000004
【図３】
2006339706.tif 000005
【図４】
2006339706.tif 000006
【図５】
2006339706.tif 000007
【図６】
2006339706.tif 000008