(57)【要約】【課題】ラッチアップ現象を防止するだけでなく、ノイズの混入を極力小さくして、回路動作の信頼性を向上することができる半導体装置を提供する。【解決手段】ＧＮＤ用パッド２と、前置増幅回路部７と、前置増幅回路部７の出力信号で駆動される出力回路部８とを同一の半導体基板１に集積化した半導体装置において、ＧＮＤ用パッド２から導出され出力回路部８に接続される第１のＧＮＤ配線３−１と、ＧＮＤ用パッド２から第１のＧＮＤ配線３−１と分岐して導出され前置増幅回路部７に接続される第２のＧＮＤ配線３−３とを備え、第１のＧＮＤ配線３−１には基板コンタクト６ａ〜６ｅが設けられ、第２のＧＮＤ配線３−３には基板コンタクトが設けられていない構成であり、また、前置増幅回路部７は入力端をバイアス回路（抵抗１１，１２）でバイアスされる差動増幅回路１０によって構成され、少なくともバイアス回路は第２のＧＮＤ配線３−３に接続されている。【選択図】図１
2006086248.tif 000002
【特許請求の範囲】
【請求項１】
ＧＮＤ用パッドと、前置増幅回路部と、前記前置増幅回路部の出力信号で駆動される出力回路部とを同一の半導体基板に集積化した半導体装置において、
前記ＧＮＤ用パッドから導出して前記出力回路部に接続する第１のＧＮＤ配線と、
前記ＧＮＤ用パッドから独立して導出し、前記前置増幅回路部に接続する第２のＧＮＤ配線とを備え、
前記第１のＧＮＤ配線と前記第２のＧＮＤ配線とにおいて、前記第１のＧＮＤ配線のみに基板コンタクトを設けたことを特徴とする半導体装置。
【請求項２】
前記前置増幅回路部は、入力端をバイアス回路によってバイアスされる差動増幅回路によって構成され、少なくとも前記バイアス回路を前記第２のＧＮＤ配線に接続していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記差動増幅回路内における出力側回路部は、前記ＧＮＤ用パッドから独立して導出される第３のＧＮＤ配線に接続され、前記第３のＧＮＤ配線にも基板コンタクトを設けていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第１および前記第３のＧＮＤ配線に、配線の延在方向に沿って複数の基板コンタクトを設けたことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第１および第２のＧＮＤ配線は多層の配線層によって形成され、
前記第１のＧＮＤ配線は、前記半導体基板の側に一番近い１層目の配線層に構成され、
前記第２のＧＮＤ配線は、前記１層目の配線層上に形成される２層目以上の上層の配線層を用いて構成されていることを特徴とする請求項１〜４のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係るものであり、特にノイズの混入を低減することができる半導体集積回路装置のレイアウトに関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化、高機能化に伴って、回路ブロック間の信号の干渉や回路動作に伴うノイズの発生を低減することが求められており、幾つかの改善方法が提案されている。その従来の改善方法について、具体的な例を挙げて以下に説明する。
【０００３】
図２は第１の従来例における半導体装置の構成図であり、１は半導体基板、２は金属材料で構成される半導体装置のＧＮＤ用パッド、３−１，３−２は金属配線で構成されるＧＮＤ配線、４は金属材料で構成される電源用パッド、５，５−１，５−２は金属配線で構成される電源配線、６ａ〜６ｈは基板コンタクト、１４は半導体基板１上に形成されたセンスアンプ系回路、１５は半導体基板１上に形成された出力バッファ系回路である。
【０００４】
センスアンプ系回路１４および出力バッファ系回路１５は、半導体基板１上に形成された複数のトランジスタ（図示せず）および複数の抵抗体（図示せず）を相互的に接続して回路網を構成しており、これらの回路１４，１５はＧＮＤ配線３−１および３−２を介してＧＮＤ用パッド２に接続され、電源配線５−１および５−２を介して電源用パッド４に接続される。そして、センスアンプ系回路１４および出力バッファ系回路１５には、半導体装置の外部から電源用パッド４およびＧＮＤパッド２に与えられる電源電圧が供給され、所定の回路動作が行われるように構成される。半導体装置内に形成される金属配線は、薄い金属膜で形成されることから、ある程度の大きさの抵抗値を有するものであり、その抵抗値は２０〜５０ｍΩ／□である。
【０００５】
第１の従来例の装置は、ＧＮＤ配線３−１およびＧＮＤ配線３−２がＧＮＤ用パッド２から分岐されて配線され、センスアンプ系回路１４および出力バッファ系回１５の回路電流がＧＮＤ配線３−１およびＧＮＤ配線３−２を流れることによって、回路電流の変動によって他方の回路のＧＮＤ電位が変動しないように配慮されている。また、半導体基板１の基板電位が接地電位よりも上昇すると、寄生のトランジスタ（図示せず）が動作して、半導体装置がラッチアップを起こし易いため、基板コンタクト６ａ〜６ｈを半導体基板１のいたる所に設けて半導体基板１上に延在されたＧＮＤ配線３−１およびＧＮＤ配線３−２と半導体基板１とを接続している。これにより、回路を構成するトランジスタ（図示せず）が飽和動作状態になった場合、そのトランジスタから半導体基板１へ向けて流れるリーク電流をＧＮＤ配線３−１およびＧＮＤ配線３−２で吸い上げて、半導体基板１の電位が接地電位より浮き上がらないように配慮されている。
【０００６】
しかし、図２の構成を用いた従来の半導体装置では、基板コンタクト６ａ〜６ｈをＧＮＤ配線３−１およびＧＮＤ配線３−２に沿って配置して、半導体基板１の基板電位を固定化していたために、半導体基板１を介してＧＮＤ配線３−１とＧＮＤ配線３−２との間が導通してしまい、ノイズの影響によるデータ出力遅延時間の悪化を防ぐために、せっかくＧＮＤ配線を分岐していても、分岐した意味が無くなる。
【０００７】
そこで、特許文献１では図３に示す第２の半導体装置が提案されている。以下、図３を参照しながら第２の半導体装置について説明する。
【０００８】
図３において、１は半導体基板、２は金属材料で構成される半導体装置のＧＮＤ用パッド、３−１，３−２は金属配線で構成されるＧＮＤ配線、４は金属材料で構成される電源用パッド、５，５−１，５−２は金属配線で構成される電源配線、１４は半導体基板１上に形成されたセンスアンプ系回路、１５は半導体基板１上に形成された出力バッファ系回路である。
【０００９】
図３に示した第２の従来例の半導体装置は、ＧＮＤ用パッド２から出力バッファ系回路１５へ至るＧＮＤ配線３−１と、ＧＮＤ用パッド２からセンスアンプ系回路１４へ至るＧＮＤ配線３−２とをそれぞれ独立して設けており、ＧＮＤ配線３−１およびＧＮＤ配線３−２には基板コンタクトを配置しない構成にしている。
【００１０】
この構成をとることで、他の回路ブロックで発生したＧＮＤノイズが、基板コンタクトと半導体基板１を介してＧＮＤ配線３−１とＧＮＤ配線３−２との間が導通して、センスアンプ系回路１４のＧＮＤ配線３−２にノイズがのってしまうことがないと解説している。
【特許文献１】実公平６−８３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、図３に図示した第２の従来例のように、ＧＮＤ用パッド２からセンスアンプ系回路１４、および出力バッファ系回路１５に至るＧＮＤ配線３−１、３−２に基板コンタクトを全く配置しない場合、回路動作するトランジスタ（図示せず）がスイッチング動作することによって飽和状態になると、飽和状態になったトランジスタから半導体基板１にリーク電流が流れ込む。この種のリーク電流は回路動作電流の何割かの電流値（数ｍＡ〜数百ｍＡ）になるものであり、通常に云われるリーク電流の大きさ（数μＡ）ではない。そのため、半導体基板１の電位が浮く現象が起こって、半導体基板１の電位浮きにより寄生素子が発生する。その結果、回路が誤動作を起こして、回路動作が固定化されるという誤動作（ラッチアップ現象）を誘発してしまい、あるトランジスタに過電流が流れて、最悪、そのトランジスタが熱破壊するという致命的な問題が発生するおそれがある。特に、回路電流の大きな出力回路を構成するトランジスタが飽和状態になった時に問題となり易い。トランジスタが飽和状態にならないようにする回路動作の工夫が必要であった。
【００１２】
また、図２に示す第１の従来例では、基板コンタクト６ａ〜６ｈを設けて、半導体基板１の基板電位をＧＮＤ電位に固定化しているため、ラッチアップ現象のような最悪な事態は避けられるものの、センスアンプ系回路１４へのノイズの混入は避けられないという課題があった。そのため、ＧＮＤ配線３−１やＧＮＤ配線３−２の配線幅を広くして、配線抵抗を小さくする工夫が必要であった。
【００１３】
上述した従来のディジタル集積回路装置では、周辺回路からのノイズの混入は致命的な問題にはならない。しかし、アナログ集積回路装置では性能を左右する大きな問題となる。
【００１４】
第１の従来例をアナログ集積回路装置に適用した場合の課題について、以下に述べる。
【００１５】
差動増幅回路（図示せず）で前置増幅を行い、その出力信号を波形整形した信号によって出力トランジスタ（図示せず）をスイッチング動作する出力回路を集積化した集積回路装置の場合、スイッチングノイズが差動増幅回路のバイアス回路に混入すると、差動増幅回路がそのスイッチングノイズを増幅するため、出力回路がスイッチング動作する際にチャタリング現象という誤動作を起こし易く、回路動作の信頼性を損なう。また、第２の従来例をアナログ集積回路装置に適用した場合には、ラッチアップ現象を起こし易い、という課題が依然として残る。
【００１６】
上述した課題を鑑み、本発明は、ラッチアップ現象を防止するだけでなく、ノイズの混入を極力小さくして、回路動作の信頼性を向上することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
この目的を達成するために、請求項１に係る発明は、ＧＮＤ用パッドと、前置増幅回路部と、前記前置増幅回路部の出力信号で駆動される出力回路部とを同一の半導体基板に集積化した半導体装置において、前記ＧＮＤ用パッドから導出して前記出力回路部に接続する第１のＧＮＤ配線と、前記ＧＮＤ用パッドから独立して導出し、前記前置増幅回路部に接続する第２のＧＮＤ配線とを備え、前記第１のＧＮＤ配線と前記第２のＧＮＤ配線とにおいて、前記第１のＧＮＤ配線のみに基板コンタクトを設けたことを特徴とする。
【００１８】
このような構成により、半導体基板に流れ込んだリーク電流を、第１のＧＮＤ配線と基板コンタクトによって半導体装置の外部に導出することができ、半導体基板の基板電位を固定化することができるため、集積化した回路のラッチアップ現象を防止することができる。また、前置増幅回路部用の第２のＧＮＤ配線には基板コンタクトが設けられていないことから、第１のＧＮＤ配線を流れる電流が第２のＧＮＤ配線に影響を及ばさないため、ＳＮ比の良い感度の高い前置増幅を行うことができ、回路動作の信頼性を高めることができる。
【００１９】
また、請求項２に係る発明は、請求項１に係る発明において、前記前置増幅回路部は、入力端をバイアス回路によってバイアスされる差動増幅回路によって構成され、少なくとも前記バイアス回路を前記第２のＧＮＤ配線に接続していることを特徴とする。
【００２０】
このような構成によれば、差動増幅回路に印加される電源電圧が多少変動しても、差動増幅回路がその変動分をノイズとして増幅しないことと、入力のバイアス回路の電位を安定することができるため、ノイズの影響を受けない安定な前置増幅を行うことができる。
【００２１】
また、請求項３に係る発明は、請求項１または２に係る発明において、前記差動増幅回路内における出力側回路部は、前記ＧＮＤ用パッドから独立して導出される第３のＧＮＤ配線に接続され、前記第３のＧＮＤ配線にも基板コンタクトを設けていることを特徴とする。
【００２２】
また、請求項４に係る発明は、請求項３に係る発明において、前記第１および前記第３のＧＮＤ配線に、配線の延在方向に沿って複数の基板コンタクトを設けたことを特徴とする。このような構成によれば、半導体基板に流れ込んだリーク電流を半導体基板内のあらゆる場所から半導体装置の外部へ導出することができ、半導体基板の基板電位を強固に固定化することができ、ラッチアップ現象を起こす心配が殆ど無くなる。
【００２３】
また、請求項５に係る発明は、請求項１〜４のいずれか１項に係る発明において、前記第１および第２のＧＮＤ配線は多層の配線層によって形成され、前記第１のＧＮＤ配線は、前記半導体基板の側に一番近い１層目の配線層に構成され、前記第２のＧＮＤ配線は、前記１層目の配線層上に形成される２層目以上の上層の配線層を用いて構成されていることを特徴とする。このような構成により、大電流が流れる第１のＧＮＤ配線を優先して半導体基板上に配置しても、第２のＧＮＤ配線層にノイズが乗らない設計を上層の配線層を用いて自由にできる。
【発明の効果】
【００２４】
本発明の半導体装置によれば、半導体基板に流れ込んだリーク電流は第１のＧＮＤ配線と基板コンタクトによって半導体装置の外部に導出することができ、半導体基板の基板電位を固定化することができるため、集積化した回路のラッチアップ現象を防止することができる。また、前置増幅回路部用の第２のＧＮＤ配線には基板コンタクトが設けられていないことから、第１のＧＮＤ配線を流れる電流が第２のＧＮＤ配線に影響を及ぼさないため、ＳＮ比の良い感度の高い前置増幅を行うことができ、回路動作の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
【００２６】
（第１の実施形態）
図１は本発明の第１の実施形態における半導体装置の構成図であり、１は半導体基板、２は金属材料で構成される半導体装置のＧＮＤ用パッド、３−１，３−２，３−３は金属配線で構成されるＧＮＤ配線、４は金属材料で構成される電源用パッド、５，５−１，５−２，５−３は金属配線で構成される電源配線、６ａ〜６ｈは基板コンタクト、７は半導体基板１上に形成された前置増幅回路部、８は半導体基板１上に形成された出力回路部、９は前置増幅回路部７の入力端子、１０は差動増幅回路、１１，１２は抵抗体、１３は前置増幅回路部７の出力端子と出力回路部８の入力端子を繋ぐ信号線である。なお、図２に示す従来例における部材と同一の部材については、同一の符号を付してある。
【００２７】
アナログ集積回路装置では、図１に示すように、入力端子９から入力される小さな入力信号を増幅する前置増幅回路部７と、この前置増幅回路部７の出力信号を更に電力増幅する出力回路部８との組合せを半導体基板１上に形成することが多く、一般的に前置増幅回路部７の出力端に出力回路部８の入力端が接続されている。
【００２８】
前置増幅回路部７を構成する差動増幅回路１０自体は、電源用パッド４とＧＮＤ用パッド２との間に印加される電源電圧が多少変動しても、電源電圧に重畳した電源ノイズをほとんど増幅しない特徴を持っている。しかし、差動増幅回路１０を動作させるためには、バイアス回路（抵抗１１，１２）により所定のバイアス電圧を入力に与える必要があり、このバイアス回路からノイズが混入しやすい。言い換えれば、ノイズが乗らないような最適設計がバイアス回路に対してなされていれば、差動増幅回路１０に供給する電源電圧にノイズが重畳してもノイズを増幅する心配は殆どない。
【００２９】
本実施の形態においては、ＧＮＤ配線３−１，３−２，３−３を、ＧＮＤパッド２からそれぞれ分岐して配線することを基本としている。そして、ＧＮＤ用パッド２と出力回路の接地ノードとの間を繋ぐＧＮＤ配線３−１には複数個の基板コンタクト６ａ〜６ｅが設けられており、差動増幅回路１０の接地ノードとの間を繋ぐＧＮＤ配線３−２にも複数の基板コンタクト６ｆ〜６ｈが設けられており、半導体基板１に流れ込んだ電流がＧＮＤ用パッド２に吸い上げられて、半導体基板１の基板電位が上昇しないようにしている。
【００３０】
少なくとも抵抗体１１，１２の直列回路で構成されるバイアス回路には、出力回路部８が接続されたＧＮＤ配線３−１のように、基板コンタクト６ａ〜６ｅが設けられているＧＮＤ配線を接続せず、ＧＮＤ用パッド２から分岐されたＧＮＤ配線３−３のように基板コンタクトを設けないＧＮＤ配線を接続する。
【００３１】
以上のように構成することにより、半導体基板１に流れ込んだリーク電流を第１のＧＮＤ配線３−１、基板コンタクト６ａ〜６ｅおよびＧＮＤパッド２によって半導体装置１の外部に導出することができ、半導体基板１の基板電位を固定化することができるため、集積化した回路のラッチアップ現象を防止することができる。また、前置増幅回路部７用の第２のＧＮＤ配線３−３には基板コンタクトが設けられていないことから、第１のＧＮＤ配線３−１を流れる電流が第２のＧＮＤ配線３−３に影響を及ぼさないため、ＳＮ比の良い感度の高い前置増幅を行うことができ、回路動作の信頼性を高めることができる。
【００３２】
一般的に電子回路の入力信号は、接地電位（ＧＮＤ電位）を基準に入力されるため、半導体装置のＧＮＤ配線にノイズが重畳しないように配慮されている。これに対して、本実施の形態における電源配線５は、ＧＮＤ配線ほどは重視されず、電源用パッド４から引き出して半導体基板上を延在させる途中に配線の分岐点が設けられている。そして、電源配線５−１，５−２，５−３によって出力回路部８、前置増幅回路部７および差動増幅回路１０のバイアス回路に電源電圧が供給される。しかし、電源配線とＧＮＤ配線との間に直列接続された抵抗体１１，１２による簡素なバイアス回路の場合には、電源配線５における電圧降下がノイズとして混入する可能性があり、電源配線５−１，５−２，５−３も電源用パッド４から分岐するとノイズをより低減できることは言うまでもない。
【００３３】
ただし、差動増幅回路１０のバイアス回路を、安定な定電圧を出力するバンドギャップ定電圧回路で構成しても良く、この場合には電源配線５に対しては全く配慮が要らない。
【００３４】
ＧＮＤ配線３−１には、配線を延在する方向にたくさんの基板コンタクト６ａ〜６ｅが設けられており、半導体基板１に流れ込んだリーク電流が到る所でＧＮＤ配線３−１によって吸い上げられており、半導体基板１の基板電位の上昇を抑制するとともに、半導体基板１の基板電位をＧＮＤ電位に固定化している。
【００３５】
また、増幅回路部７において、ＧＮＤ配線３−３以外にＧＮＤ配線３−２を設けて、ＧＮＤ配線３−２には基板コンタクト６ｆ〜６ｈを設けて、半導体基板１の基板電位をとっており、前置増幅回路部７の周辺部における基板電位の浮きが起こらないようにしてある。このように構成することにより、半導体基板１に形成されるトランジスタの島領域（図示せず）と半導体基板１との間での容量結合によってノイズが混入しない効果が得られる。
【００３６】
なお、入力端子９は、直接、入力パッド（図示せず）に接続しても良いし、何らかの信号処理回路の出力端に接続して用いても良い。
【００３７】
（変形例１）
上述した実施形態では、差動増幅回路１０を用いた前置増幅回路部７のレイアウトについて説明したが、差動増幅回路１０を用いない前置増幅回路部７の場合には、前置増幅回路部７用のＧＮＤ配線は、ＧＮＤ配線３−３のように配線の全域に亘って基板コンタクトを設けないようにすると良い。
【００３８】
（変形例２）
多層の配線層を用いる半導体装置は、半導体基板１の表面上にシリコン酸化膜（図示せず）を形成し、その上に１層目の配線層（図示せず）を形成し、更にその上に第１の層間絶縁膜（図示せず）を形成し、更にその上に２層目の配線層を形成し、そして更にその上に第２の層間絶縁膜（図示せず）および３層目の配線層という具合に積層して構成されるが、それぞれの配線層は電気的に絶縁されている。この場合、大きな電流が流れる出力回路部８用のＧＮＤ配線を、半導体基板１上に形成される多層の配線層のうち半導体基板１に一番近い１層目の配線層を用いて、優先的に幅広くしてＧＮＤ配線３−１を配線する。そして、前置増幅回路部７のＧＮＤ配線、特にＧＮＤ配線３−３は１層目の配線層上に形成される２層目以上の配線層を用いて配線する。
【００３９】
このように構成することにより、大きな電流は１層目の幅広いＧＮＤ配線３−１で基板電流（リーク電流）を吸い上げて、半導体基板１の基板電位の上昇を抑えることができる。その一方で、前置増幅回路部７のＧＮＤ配線３−３をＧＮＤ配線３−１の位置に拘束されず自由にレイアウトすることができる。
【００４０】
（変形例３）
図１におけるＧＮＤ配線３−２と、ＧＮＤ配線３−３とは、ＧＮＤ用パッド２から直接分岐して配線することを最善とするが、ＧＮＤ用パッド２から２００μｍ以内の範囲であれば、第２のＧＮＤ配線３−２と第３のＧＮＤ配線３−３を共通して配線し、第３のＧＮＤ配線３−２の途中から第２のＧＮＤ配線３−３を引き出しても構わない。この場合、第３のＧＮＤ配線３−２の配線幅を２０μｍ以上にすれば良い。
【００４１】
ここで、その共通配線部分の影響を検証してみる。例えば、配線層のシート抵抗ρは２０〜５０ｍΩ／□であり、３０μｍの線幅Ｗで２００μｍの長さｌの部分を共通にして配線した場合、その共通配線部分の抵抗値はρ・ｌ／Ｗで求められ、０．１３３〜０．３３３Ωの共通抵抗を持って配線することになる。一般的に、前置増幅回路部７は３ｍＡ以下の回路電流で設計されるため、その共通配線部分での電圧降下は０．４〜１ｍＶであり、一般的な前置増幅回路７であればその電圧降下は実用上問題にならない。
【産業上の利用可能性】
【００４２】
以上説明したように、本発明は、前置増幅回路部を集積化した半導体装置における、ノイズの低減、ラッチアップ等の防止に有用である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態に係る半導体装置レイアウトを示す構成図
【図２】従来の形態に係る半導体装置レイアウト１を示す構成図
【図３】従来の形態に係る半導体装置レイアウト２を示す構成図
【符号の説明】
【００４４】
１  半導体基板
２  ＧＮＤ用パッド
３−１，３−２，３−３  ＧＮＤ配線
４  電源用パッド
５−１，５−２，５−３  電源配線
６ａ〜６ｈ  基板コンタクト
７  前置増幅回路部
８  出力回路部
９  入力端子
１０  差動増幅回路
１１，１２  抵抗体
１３  信号配線
【図１】
2006086248.tif 000003
【図２】
2006086248.tif 000004
【図３】
2006086248.tif 000005