(57)【要約】【課題】長又は短波長光子に対し透過性であり、シリコンウェハ（６）又はチップのようなシリコンの光子感知層の裏側に取り付けられた、低抵抗率即ち電気伝導性のシリコン層の組み合わせを提供する。【解決手段】ウィンドウがフォトダイオード、電荷結合素子、活性ピクセルセンサー、低エネルギーＸ線センサー、及び他の放射検出器のような光子感知シリコンデバイスに設けられる。シリコンウィンドウは、光子が、前側にプリントされた回路から妨害されることなく、裏側からデバイスを照射できるように、感光シリコンウェハ又はチップの裏側（１０）に設けられる。電荷キャリアの高抵抗率感光シリコン容積を完全に空乏化するに十分な電圧が、低抵抗率裏側ウィンドウと、デバイスのパターン付けされた前側との間に掛けられる。【選択図】図１
2006324686.tif 000002
【特許請求の範囲】
【請求項１】
ａ）表面と裏面とを有する光子感知シリコン基板と、ｂ）光子感知基板の裏面に取り付けられた電気伝導性で、光子透過性のシリコン層とを含むことを特徴とする、裏面入射の光子感知エレメント。
【請求項２】
前記光子感知シリコン基板の厚さが、約２０μｍと約５０００μｍの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項３】
前記光子感知シリコン基板の厚さが、約４０μｍと約４０００μｍの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項４】
前記光子感知シリコン基板の厚さが、約５０μｍと約２０００μｍの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項５】
前記光子感知シリコン基板の厚さが、約７５μｍと約１０００μｍの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項６】
前記光子感知シリコン基板の厚さが、約１００μｍと約７５０μｍの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項７】
前記光子感知シリコン基板の厚さが、約１００μｍと約６２５μｍの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項８】
前記光子感知シリコン基板の厚さが、約２００μｍと約６２５μｍの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項９】
前記光子感知シリコン基板の厚さが、約２５０μｍと約６２５μｍの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項１０】
前記光子感知シリコン基板の厚さが、約３００μｍと約５５０μｍの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項１１】
前記光子感知シリコン基板の抵抗率ρが、約３ＫΩ−ｃｍと約２０ＫΩ−ｃｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項１２】
前記光子感知シリコン基板の抵抗率ρが、約１００Ω−ｃｍと約２０ＫΩ−ｃｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項１３】
前記光子感知シリコン基板の抵抗率ρが、約３ＫΩ−ｃｍと約２０ＫΩ−ｃｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項１４】
前記光子感知シリコン基板の抵抗率ρが、約１０．５ＫΩ−ｃｍと約２０ＫΩ−ｃｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項１５】
前記光子感知基板がｎ型シリコンを含むことを特徴とする、上記請求項１２に記載の光子感知エレメント。
【請求項１６】
前記光子感知基板がｐ型シリコンを含むことを特徴とする、上記請求項１２に記載の光子感知エレメント。
【請求項１７】
前記裏面層の厚さが、約１０ｎｍと約１００μｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項１８】
前記裏面層の厚さが、約１０ｎｍと約１０μｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項１９】
前記裏面層の厚さが、約１０ｎｍと約１μｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項２０】
前記裏面層の厚さが、約１０ｎｍと約１００ｎｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項２１】
前記裏面層の厚さが、約１０ｎｍと約５０ｎｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項２２】
前記裏面層が約０．０００１から約１０原子パーセントの間にリンでドーピングされていることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項２３】
前記裏面層が約０．００１から約３原子パーセントの間にリンでドーピングされていることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項２４】
前記裏面層が約０．１から約３原子パーセントの間にリンでドーピングされていることを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項２５】
透過性の導電性酸化物、インジウム錫酸化物、２酸化シリコン、窒化シリコン、フッ化マグネシウム、酸化ハフニウム、酸化鉛、酸化アルミニウムから成る群から選ばれる、裏面層の裏面上の反射防止コーティングを更に含むことを特徴とする、上記請求項１に記載の光子感知エレメント。
【請求項２６】
前記反射防止層が、透過性の導電性酸化物として知られている物質の群から選ばれることを特徴とする、上記請求項２５に記載の光子感知エレメント。
【請求項２７】
前記反射防止層が、インジウム錫酸化物であることを特徴とする、上記請求項２６に記載の光子感知エレメント。
【請求項２８】
ａ）表面と裏面とを有する、光子感知性で、高抵抗率のシリコン基板と、ｂ）光子感知性の基板の裏面に取り付けられた電気伝導性のシリコンの層と、ｃ）光子感知性の基板の表面上の電荷集電領域とを含むことを特徴とする電磁放射検出器。
【請求項２９】
前記光子感知基板の厚さが、約２００μｍと約７５０μｍの間にあることを特徴とする、上記請求項２８に記載の検出器。
【請求項３０】
前記裏面の層が、約４００ｎｍと約１１００ｎｍの間の波長を有する光子に対し透過性である厚さを持っていることを特徴とする、上記請求項２９に記載の検出器。
【請求項３１】
裏面層に適用された反射防止コーティングを更に含むことを特徴とする、上記請求項３０に記載の検出器。
【請求項３２】
上記反射防止コーティングが電気伝導性であることを特徴とする、上記請求項３１に記載の検出器。
【請求項３３】
前記裏面層に接続された電圧源を更に含むことを特徴とする、上記請求項２８に記載の検出器。
【請求項３４】
ａ）ドーピングされた電荷集電領域と、ｂ）逆にドーピングされたストップ領域と、ｃ）電荷集電領域とストップ領域との間の、そしてそれらに隣接する高抵抗率シリコンの領域とを含むピクセルのアレイを有する、上記請求項２８に記載の電磁放射検出器。
【請求項３５】
ａ）表面と裏面とを有する光子感知シリコン基板と、ｂ）前記光子感知基板の裏面に取り付けられ、検出される光子に対し透過性である厚さを有する、電気伝導性の多結晶シリコンの層と、ｃ）前記光子感知基板の表面上の電荷集電領域と、ｄ）裏面層上の電圧源のための電気接点とを含むことを特徴とする裏面入射フォトダイオード。
【請求項３６】
ａ）約２００μｍと約１ｍｍの間の厚さを有し、表面と裏面とを有する、高抵抗率の光子感知性シリコン基板と、ｂ）前記表面上にパターン付けされた電荷結合回路と、ｃ）約１０ｎｍと約１μｍの間の厚さを有し、前記光子感知基板の裏面に取り付けられた、電気伝導性の多結晶シリコンの層と、ｄ）前記裏面層上の電圧源のための電気接点とを含むことを特徴とする裏面入射電荷結合素子。
【請求項３７】
前記光子感知シリコン基板が、約１ＫΩ−ｃｍと約２０ＫΩ−ｃｍの間の抵抗率を有することを特徴とする、上記請求項３６に記載の電荷結合素子。
【請求項３８】
前記裏面層に適用された反射防止コーティングを更に含むことを特徴とする、上記請求項３６に記載の電荷結合素子。
【請求項３９】
前記電気接点に接続された電圧源を更に含むことを特徴とする、上記請求項３６に記載の電荷結合素子。
【請求項４０】
ａ）約２０μｍと約５０μｍの間の厚さを有し、表面と裏面とを有する、低抵抗率の光子感知性シリコン基板と、ｂ）前記表面上にパターン付けされた電荷結合回路と、ｃ）約１０ｎｍと約１μｍの間の厚さを有し、前記光子感知基板の裏面に取り付けられた、電気伝導性の多結晶シリコンの層と、ｄ）前記裏面層上の電圧源のための電気接点とを含むことを特徴とする裏面入射電荷結合素子。
【請求項４１】
前記光子感知シリコン基板が約１Ω−ｃｍと約１００Ω−ｃｍの間の抵抗率を有することを特徴とする、上記請求項４０に記載の電荷結合素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的には電磁気放射検出器、特に感光シリコンデバイスに関する。
【背景技術】
【０００２】
本発明は、米国エネルギー省とカリフォルニア大学との間でのローレンスバークレイ研究所の活動に関する契約第ＤＥ−ＡＣ０３−７６ＳＦ０００９８号による米国政府支援の下に行われたものである。米国政府は本発明に対し一定の権利を有する。
本発明は仮出願番号第６０／０３０，４１５で開示されたものであり、ここに参考資料として挙げるが、本出願は、１９９６年１１月１日出願のこの仮出願の恩典を請求するものである。
【０００３】
荷電結合素子（ＣＣＤｓ）は最初コンピューターのメモリデバイスとして使用された。その画像検出器としての有用性は７０年代に開発された。ジェームズジャネシックは画像デバイスとしてのＣＣＤｓの一般的作動原理を、彼の論文「ＣＣＤｓ：その内輪話」（ＣＣＤ天文学１９９７年冬）で説明している。その論文の中で、彼はＣＣＤ性能についての主要な現下の問題についても述べている。その問題の中には紫外部領域における吸収と量子効率（ＱＥ）がある。
【０００４】
青及び紫外部の感度を上げるため、数多くの技法が用いられている。ＣＣＤの「表面」はシリコンウェハの、電気回路とゲートがその上に組み立てられている側で、「裏面」はその反対側である。光子がシリコンウェハ（基板とも称する）に入ると、光子は吸収され電荷を生成する（光電効果）。通常、表面の電子回路は金属の代わりに多結晶シリコン（ポリシリコン）で作られるが、これはポリシリコンが金属回路よりも反射が少なく、その結果、表面入射が用いられる場合に光子ロスが低いからである。裏面入射の場合、画像は裏面に焦点が合わされ、光電作用によって生成された光子はシリコン基板の内部厚みを、表面の電子回路の直ぐ下のシリコン領域まで横断しなければならない。表面回路は裏面入射の場合バイパスされるので、結果としてＱＥが高くなる。しかし不都合なことに、極端に薄く（約厚さ１０ミクロン）ない限り、電子はシリコン基板の厚みを効率的には横断しない。基板をこの程度まで薄くするのは難しく、コストがかかり、生産性も低い。薄くする処理はバーク他が「ＡＸＡＦのための軟Ｘ線ＣＣＤイメジャ」（電子装置についてのＩＥＥＥ会報、４４（１０）：１６３３−４２、１９９７年）に述べている。
【０００５】
感光容積（即ち、光子が吸収され電荷キャリヤを生成する容積）を形成するシリコン基板を薄くすると、同時に長い波長の光子を検知するのが難しくなるが、これは薄いウェハは赤ないし赤外部内の光子に対して透過性があるからである。長波長の光子は、薄い光子感知シリコン基板には吸収されず、検出されない。即ち、単一の従来型裏面入射装置では、短波長光子と長波長光子の両方を検出するのには使えないということである。
【０００６】
ＣＣＤｓの感度は、各ピクセル中の電荷を電流漏洩無く或いはピクセルウェルに外部からの電流が流れ込むことなく貯えることのできる範囲の機能の一部である。ピニングと呼ばれる技法が、暗電流を制限し、残像、ピクセルの非均一性、ウェルの容量に影響を与えるために使用される（ジェームズ・ジェネシック、トム・エリオットの、天文学的ＣＣＤ観察及び縮写の中の「大面積アレイ科学ＣＣＤイメージャの歴史と進化」天文学会太平洋会議、第２３巻、アリゾナ州タクソン、ブッククラフターズ社、１９９２年）。
【発明の開示】
【０００７】
本発明は、長波長光子又は短波長光子に透過性があり、シリコンウェハ又はチップのような光子感知シリコン層の裏面に取り付けられている、低抵抗率、即ち電気伝導性のシリコンウィンドウの組み合わせから成っている。このウィンドウは、フォトダイオード、荷電結合素子、活性ピクセルセンサー、低エネルギーＸ線センサー、その他の放射検出器のような光子感知シリコンデバイスに用いられる。シリコンウィンドウは、光子が、表面にプリントされている回路からの妨害を受けることなく裏面からデバイスに照射できるように、感光シリコンウェハの裏面に設けられる。このため裏面層と呼ばれる。本発明による組み合わせで作られた装置を作動させる場合、電荷キャリアの高抵抗率感光シリコン容積を完全に空乏化するに十分な電圧が、低抵抗率裏面ウィンドウとデバイスのパターン付きの表面との間に掛けられる。このような光子感知デバイスを作動させる際のこの今までにないステップは、電気伝導性裏面層の存在によって可能となった。裏面層に電圧を掛けると、裏面で作られた光子により生成された電荷がデバイスの表面まで到達できるようになり、表面に取り付けられたどのような回路ででも処理できるようになる。
【０００８】
本発明による組み合わせを用いれば、光子感知シリコン層を、シリコン容積内の完全な電荷空乏化を実現するために、標準的製造法以上に薄くする必要はない。ある実施例では、本発明による裏面ウィンドウは、ＣＣＤピクセルにおいて電荷絶縁を維持しながら裏面入射ができるようにするため、高抵抗率シリコンに適用されている。
【発明を実施するための最良の形態】
【０００９】
ここで「高抵抗率」とは抵抗率ρが、ｎドープシリコンに対しては１００Ω−ｃｍから２０ＫΩ−ｃｍの間にあり、ｐドープシリコンに対しては１００Ω−ｃｍから２０ＫΩ−ｃｍの間にあることを意味する。
ここで「基板」とは光子感知シリコンを意味し、回路層を含まない。
ここで「基板厚さ」とは、回路がその表面に蒸着してある平面に対し垂直な方向の基板の厚さを意味する。
【００１０】
本発明は、電気伝導性の、光子透過性の、シリコン基板の裏面に取り付けてある層を含む。この層は裏面ウィンドウとも称する。電気伝導性の裏面層即ちウィンドウは、その特定のアプリケーションの必要性に応じて（赤及び赤外部のような）長波長光子及び（青及び紫外部のような）強く吸収される短波長光子の双方に対し透過性であるように十分薄くすることができる。普通に生産されているシリコンウェハと同じ（即ち２５０μｍと５５０μｍとの間の）通常の厚さの高抵抗率基板に取り付けられた薄い透過性の伝導性層のこの今までにない組み合わせは、新しいクラスの放射検出器にとって非常に重要な構成要素である。ウェハの裏面と表面との間にバイアス電圧が掛けられると、中間にあるシリコンは完全に電荷空乏化状態になる。表面の回路は、裏面に入り電荷を生成する光子を検出することができる。この透過性の伝導層は、介在するシリコン基板を物理的に薄くする必要無く、新しいクラスの放射検出器の裏面入射にウィンドウを提供する。ＣＣＤｓ又は活性ピクセルセンサー（増幅回路を各ピクセル上に持つ進化したＣＣＤ）に用いられる場合、約５０μｍないし５５０μｍの厚さを持った、完全に空乏化された高抵抗率のシリコンは、ＩＲ領域付近（波長約１μまで）及び低エネルギーＸ線領域（約１０ないし１５ｋｅＶの間のエネルギー）において、光電検出器の波長応答性を高めるのに使うことができる。フォトダイオードは、本発明による組み合わせの使用が役立つ、もう一つのタイプの放射検出器である。
【００１１】
電気伝導性の、透過性の裏面層は、他のアプリケーションに対して、低抵抗率シリコンと組み合わせることができる。例えば、伝導性裏面層を、従来型の薄い低抵抗率基板を持つＣＣＤに適用すれば、裏面電圧をデバイスに掛けることができる。掛けられた電圧は、デバイスの裏面で零電界領域を除去する。更に、内部電界を正確に分極された状態に保つためのＵＶ充電（後に更に詳しく論議する）を避けることができる。掛けられた裏面電圧はこれを実に簡単に行う。
【００１２】
図１は、裏面入射のｐ−ｉ−ｎフォトダイオード構造で用いられる本発明による組み合わせを概略的に図示する。光子は、光子透過性の電気伝導性裏面層２からデバイスに入る。この層は、バイアス電圧がこの層と、表面のｐ＋インプラント領域４との間に掛けることができるように、電気接点としても働く。ｎ――型シリコン基板６は通常、約２５０ないし１０００μｍ（即ち１ｍｍ）の間の厚さ８を有する、ウェハ製造業者の供給するウェハである。基板厚さは４又は５ｍｍまで厚くてもよい。基板厚さは電荷キャリアを空乏化させるのに必要な裏面電圧によって制限される。空乏化電圧は基板の厚さの二乗で増加する。このように、３００μｍの厚さに対して空乏化電圧が約３０Ｖである場合、１ｍｍ厚さの基板に対して空乏化電圧は２７０Ｖとなり、２ｍｍ厚さの基板に対して空乏化電圧は１ＫＶとなり、４ｍｍ厚さの基板に対して空乏化電圧は４ＫＶとなる。アプリケーション及び検出装置の特性にもよるが、本発明による組み合わせは、基板厚さが使用できる範囲において使用される。普通、６インチのウェハは厚さ６２５μｍで使用される。小径のウェハは普通、厚さも薄くなり、例えば５５０μｍ又は３００μｍである。大径のウェハの厚さは例えば７５０μｍとなる。対照的に、フォトダイオード内のｐ＋インプラント領域の厚さは、大抵の場合ただの約１μｍ（図１は縮尺通りには書いていない）である。随意的に、反射防止層１０を裏面ウィンドウの上に蒸着してもよい。その厚さと構成は反射防止コーティングに関する周知の法則により求められる。本発明によるデバイスで良好に作動する材料の一つはインジウム錫酸化物（ＩＴＯ）である。
【００１３】
裏面層は電気伝導性があるので、これに対し、表面回路に関して正電圧を掛けると、中間にある電荷キャリアの基板を完全に空乏化することができる。こうすると暗電流を現実的レベルに制限でき、入射する光子によって作り出される電荷を暗電流越しに検出することができる。更に、電圧が掛けられることにより、光子の吸収によって作り出される電荷が基板の厚みを横切る際の広がりが制限される。そのため、電圧を掛けると、光子の吸収により作り出される以外の電荷キャリヤの基板を空乏化できるだけでなく、解像能を改善することもできる。
【００１４】
図２Ａは、裏面入射の電荷結合素子（ＣＣＤ）に用いられる本発明による組み合わせを概略的に示す。光子は、光子透過性の電気伝導裏面層１２からデバイスの中に入る。この層は、バイアス電圧がこの層と、表面のゲート回路１４との間に掛けることができるように、電気接点としても働く。ｎ――型シリコン基板１６は通常、約２５０ないし１０００μｍ（即ち１ｍｍ）の間の厚さ１８を有する、ウェハ製造業者の供給するウェハである。基板厚さは４又は５ｍｍまで厚くてもよい。随意的に、反射防止層２０を裏面ウィンドウの上に蒸着してもよい（縮尺通りに表示していない）。その厚さ及び構成はは反射防止コーティングに関する周知の法則により求められる。本発明によるデバイスで良好に作動する材料の一つはインジウム錫酸化物（ＩＴＯ）である。
図２Ｂは、図２Ａに示すような、高抵抗率シリコン基板上の一つのＣＣＤのピクセルの２次元シミュレーションを示す。等電位線を０．５ボルト間隔で示している。集電ゲートには−５Ｖのバイアスが掛けられており、バリアフェーズは５Ｖにある。
図２Ｃは、３層１５μｍピクセルに関する２次元電位分布のシミュレーションを示す。この図は、２次元ではなく３次元である点を除き、基本的には図２に示すのと同じデータを示す。１．５×１０12ｃｍ-2のチャネルインプラントが使われている。基板のドーピングは（約７０００Ω−ｃｍの抵抗率に対応し）６×１０11ｃｍ-3と想定されている。５μｍ幅の集電電極は−５Ｖに保持され、バリアフェーズは５Ｖであった。裏面バイアス電圧は、裏面電気接点まで伸びるドリフトフィールドを生成している（図２Ｃのｙ寸法）。
【００１５】
裏面層にバイアス電圧を掛けることは本発明による光子検出エレメントの作動のキーである。裏面電圧は感光容積を完全に電荷空乏化し、電荷の拡がりを制限し、オンチップトランジスタ特性を改善する。（後に引用するＩＥＤＭペーパーの図２を参照）。しかしながら、この電圧は電界に対応する降伏電圧よりかなり低くなければならず、シリコンの場合室温で約２×１０5Ｖ／ｃｍである（Ｓ．Ｍ．Ｓｚｅ、半導体デバイスの物理学、第２版、ジョンウイリィ・アンド・サン、１０３頁、１９８１年）。極端に少数の電荷キャリヤ（Ｎ）を有する高抵抗率基板は、低い裏面電圧で完全な電荷空乏化が達成できるように、特別に製作される。
十分な電圧を掛ければ基板は完全に電荷キャリヤの空乏化ができるので、基板の厚さは、従来の裏面入射ＣＣＤｓの場合よりもかなり厚くできる。厚い基板には、機械的強度、長波長光子の吸収、製作経済性をはじめ幾つもの利点がある。
【００１６】
本発明による組み合わせの基板の厚さ（図１の８，図２Ａの１８）は約１００μｍと約５ｍｍの間にある。経済的製作経済性、機械的強度、電化空乏化の容易性、の３つの理由から、基板厚さの下限は約２００μであるのが望ましい。経済的製作性のため、機械的強度のため、そして長波長光子及び短波長光子を検出するためには、更に、基板厚さの下限を約２５０μとするのが望ましい。厚さ１０ｍｍの基板が、その長い吸収長の故に、高エネルギーＸ線光子の検出に使用される。現実的範囲としては、基板の厚さは、対象の光子の吸収長の約２ないし３倍の間の厚さが用いられる。それ故、例えば、赤外部（ＩＲ）近くの光子を検出するには、基板厚さは約３００μｍのものが良好に機能する。
本発明による電気伝導性光子透過性裏面層の厚さは、部分的には、検出器で感知される放射の形式の関数である。短波長光子に対しては、裏面層は非常に薄くなければならない。長波長光子に対しては、裏面層は厚くてもよい。裏面層の厚さに関する機能的な制限は、検出の対象である入射光子に対して透過性でなければならないということである。裏面層が漸進的に厚くされるにつれ、短波長光子に対しては不透過性となる。
【００１７】
伝導性裏面層は、検出器の用途により、約１０ないし１００μｍの間の厚さとなるように作ることができる。１００μｍの裏面層の厚さは丁度シリコンバンドギャップの下にあり、約１０００ないし１１００ｎｍの間の波長を有する光子に対してだけ透過性となる。厚さ１０μｍの裏面層は、約８００ないし１１００ｎｍの間の波長を有する光子に対して透過性となる。現在の蒸着技術を用いれば、１０μｍのポリシリコン層は、蒸着に６０時間を要する。さらに一般的には、本発明による光子検出器は、約１０ｎｍないし１μｍの間の厚さを持った裏面層で作られる。厚さ１μｍの裏面層は、約５５０ないし１１００ｎｍの間の波長を有する光子に対して透過性となり、この中には赤及び赤外部が含まれる。１０ないし１００ｎｍの裏面層は、長波長光子のみならず青の光子にも透過性となり、この厚さ領域の裏面層を有する幾つかのデバイスが作られている。裏面層厚さの最も有用な範囲は約１０ないし５０ｎｍの間にあり、それはこの範囲が短波長光子と長波長光子両方に透過性となり、且つ蒸着段階に必要とされる時間が、もっと厚い裏面層より短いからである。
【００１８】
シリコン内の光子吸収長は温度に依存し、温度が下がるほど吸収長が増える。基板厚さが、検出される光子の吸収長の２又は３倍以上であれば、電荷空乏化に過剰な裏面電圧が必要となる。完全な電荷空乏化に必要な裏面電圧は基板厚さの二乗で増加する。更に、基板厚さが光子吸収に必要な以上に厚ければ、解像に幾らかロスが生じる。
光電検出器では、暗電流を低く維持するのが重要である。暗電流を低く保つ一つの方法は、暗電流を増加させない原位置ドープＣＶＤ裏面層を使用することである。
【００１９】
ポリシリコン層は原位置ドープされ電気伝導性となる。ドーピングは、電気伝導性を増す、ポリシリコンにとっての追加の要素である。ウィンドウ層は、シリコン内に小さな吸収深さを有する短波長光に対して透過性とするため、光学的に薄い。
ポリシリコンをドープするにはいろいろな方法がある。ＣＶＤを用いれば、裏薄上にｎ＋層を確保でき、これは良好な短波長光吸収に必要である。ドーピングのもう一つの方法はドーパントのイオン注入であるが、現存の注入器では、このように薄い（１００Ａ）層に容易に注入することはできない。更に、イオン注入は暗電流を増加させることになりかねない熱サイクルを必要とする。更に又他のドーピング技法は熱拡散法を用いたドーピングであるが、今述べたのと同じ問題を有する。
薄い裏面層をドーピングするのに使えるもう一つの方法は、分子線エキタピシ法であるが、非常に費用がかかる。費用が問題でない場合、この方法で行うのは幾らか利点がある。
【００２０】
本発明による組み合わせは、シリコンウェハを薄くする必要がないので、特別に良好な長波長応答性を有している。活性容積（シリコンウェハの厚さ）は通常のＣＣＤｓ又は他のセンサーよりも遙かに厚いので、赤外部領域にあるような長波長光子はシリコンの活性容量内で吸収されそれを通過させる代わりに電荷キャリアを生成する。
薄い裏面ポリシリコン層は、基板を空乏化するためにバイアス電圧を掛けることを考慮した透過性電気接点としても働く。シリコンは屈折率（３．７）が高いので、層の反射率はかなり高い。例えば、反射率は長波長では３３％であり、短波長ではもっと大きい。裏面ウィンドウ層の反射率を下げる伝導コーティングを施せば、本発明による組み合わせの量子効率が上がる。
【００２１】
透過性低抵抗率裏面層とシリコンウェハの本発明による組み合わせは、更に反射防止層（図１の１０、図２の２０）と組み合わされる。反射防止層は、電気伝導性で透過性の、例えば、インジウム錫酸化物（ＩＴＯ）であるのが望ましい。原位置ドープされたポリシリコンをＩＴＯでコーティングすれば、反射ロスは低くなり、その結果量子効率はよくなる。伝導性外層を使えば、更に直列抵抗が減り、低ノイズデバイスが作れる。裏面層とシリコンウェハの組み合わせにＩＴＯコーティングを施せば、ほぼ２の因数の暗電流の低減が観察された。
ＩＴＯ層は反応スパッタリングによって蒸着された。イオン化したアルゴン原子がバイアスを掛けられたＩＴＯターゲットに引きつけられて、ＩＴＯ分子を昇華させた。分子は基板の裏面層上に、それを直接ＩＴＯターゲットから直接対抗する側に配置することにより蒸着される。
【００２２】
本発明による組み合わせの主要な利点は、裏面ウィンドウ層が、紫外部から赤外部までＸ線を含め、光子の全スペクトルに対し透過性であり、光子が活性シリコン容積６に入って電荷キャリアを生成できることである。比較的厚いシリコンウェハに裏面ウィンドウを施すのには、幾つかの利点がある。
・厚いデバイスは薄いデバイスほどにはひずみの影響を受けにくい。
・裏面層に電圧を掛け、裏面接点付近に実質的に零電界領域のない、完全に荷電空乏化されたデバイスを作り出すことができる（このような零電界領域は望ましくない重大な電荷拡散を起こす）。
・薄いデバイスで問題となる、赤の縞が取り除かれる。
・本発明による組み合わせを使う検出デバイスは、薄くする必要無しに対応する良好な青の応答を備えて裏面入射することができる。
・活性容積は長波長光子に対し透過性ではない。
【００２３】
活性シリコン容積の厚さは、長波長光子を吸収しそれにより検出するように選定することができる一方、その同じ厚さは、例えば青及び紫外部領域にある短波長光子により作り出される荷電キャリアのロスに結びつきかねない。短波長光子の検出を助けるために、導電性裏面ウィンドウ層（又は随意的ＩＴＯコーティング）とフォトダイオードのｐ＋領域との間に電圧が掛けられる。ＣＣＤ又は活性ピクセルセンサーの場合、（随意的にＩＴＯ及び／又は他の反射防止コーティングを有する）導電性裏面ウィンドウ層とポリシリコンゲートとの間に電圧が掛けられる。ゲート電極は埋設チャネル間を横切る電圧低下を引き起こし、埋設チャネル接合部の電圧と裏面電圧との間の差がキャリアがドリフトする電界を決める（Ｓ．ホランド他「天文学及び天体物理学で使用するための裏面入射の完全空乏化ＣＣＤ画像センサーの開発」電荷結合素子及び進化した画像センサーに関するＩＥＥＥ研究会、ベルギー、ブルージェ、１９９７年６月５−７日）。
【００２４】
ポリシリコン層は、暗電流を著しく増加させることなく高抵抗率基板を完全に空乏化するに必要なバイアス電圧に耐えうる。バイアス電圧は高抵抗率ｎ型基板内の少数の可動電子を取り除いて、光子によって生成された電荷が、空間解像のロスを引き起こすことになる、再結合又は拡散をする前にこれを集めるのに必要な電界となる、イオン化されたドナー原子を後に残す。
【００２５】
電圧バイアスをシリコンフォトデバイスの裏面と表面との間に掛ける際に生じうる問題の一つは、ピクセルとＣＣＤｓのためのチャネルストップインプラントのような絶縁構造との間の電圧降伏が起こりうることである。ＣＣＤコラムは他からチャネルストップインプラントにより絶縁されているが、このインプラントはイオンインプラントであり、容積の中よりもＣＣＤの表面により大きなドーパント不純物の集中を引き起こす。その効果は隣接するコラム間に電位バリアを作ることである。
もしこれらの領域がＣＣＤ内で電気的に浮動していれば、高い電界がＣＣＤチャネルとチャネルストップインプラントとの間に形成され、降伏につながりかねない。ＣＣＤチャネルは空乏化されているので、チャネル内の電位は通常、掛けられたゲート電圧より５−１０Ｖ以上低い。チャネルストップインプラントは、ｎ型基板に対しては正である、掛けられた基板バイアスの幾らか分浮上する傾向にある。
【００２６】
裏面ウィンドウと光子検出デバイスの表面との間に電圧を掛けると、完全に電荷空乏化された光子感知容積が作り出せる。これは又、光子により生成された電荷キャリアが検出器の表面に向けて動くので、電荷の拡がり、即ちブルームを制限することにより空間解像度を改善する。
降伏を避けるために、インプラントされていないシリコンのわずかなギャップがチャネルとチャネルストップインプラントとの間に残される。この領域は軽くドープされるので、電界は低くなっており降伏が避けられる。
【００２７】
現在の実施例の多く（例えば、ＣＣＤｓ、フォトダイオード、活性ピクセルセンサー）はｎ型基板を使用しているが、この技法は又、ｐ型シリコン上に組み立てられる放射検出器にも適用されてきた。その場合、絶縁インプラントはシリコン上の２酸化シリコン層内の固定電荷を補償する必要がある。常に正に充電されている固定電荷が存在しない場合、隣接するエレメントを短絡することのできる電子の逆転層を生じることになる。
バイアス電圧ＶBは、光子感知シリコン容量の抵抗を始めとする幾つかの因子に基づいて選定される。
【００２８】
利用できる最小バイアス電圧ＶB-MINは、空乏化電圧に等しい。しかし実用的見地から、普通は空乏化電圧よりも幾らか高い電圧ＶBを用いる。我々は経験から、ＶB＝ＶB-MIN＋Ｘ％（ＶB-MIN）を用いたが、ここにＸ＝Ｎ（空乏化領域内のｃｍ3当たりのドーパント原子の数）の変数である。シリコン基板中の抵抗が約１０−１２ｋΩ−ｃｍである場合、通常ＶB＝３５Ｖが使用される。最大ＶBは、１次電荷キャリアの衝突イオン化による２次キャリアの存在により制限されるが、この現象はノイズの増加と電圧降伏により観察される。
空乏化電圧ＶDは、
ＶD＝（０．５ｑＮ（ｘD）2）／εS
で与えられ、ここに、Ｎは空乏化領域内のｃｍ3当たりのドーパント原子の数、ｘDは空乏化領域の長さ、ｑは電子の電荷（１．６０２  １０-19Ｃ）、εSはシリコンの誘電率（１．０  １０-12Ｆ／ｃｍ）である。Ｎは抵抗率と、
ρ＝（ｑμＮ）-1
の関係にあり、ここに、ρは抵抗率、μはキャリア移動度である（軽くドープされた材料に関しては、電子移動度は正孔移動度の３倍であることに留意のこと。このため、同一抵抗率に対して、ｎ型シリコンの場合のＮは、ｐ型シリコンと比較して３倍少ない）。
【００２９】
空乏化電圧はｘDの二乗に比例するので、空乏化電圧を妥当な値に保つためにはＮが小さくなければならない。ｘDが大きければ良好なＩＲ近傍応答が期待でき、更にＮが小さければ、良好なＩＲ近傍応答及び妥当な基板電圧下での裏面入射の可能性という、両方の世界でベストの結果が得られる。
表Ｉは種々の高抵抗率ＣＣＤｓについて、ρ及びＮを比較したものである（正孔移動度を約５００ｃｍ2／Ｖ−ｓｅｃ、電子移動度を１５００ｃｍ2／Ｖ−ｓｅｃと仮定している）。
【００３０】
表Ｉ
2006324686.tif 000003
【００３１】
１００μｍと１０００μｍの間の基板を妥当な電圧で空乏化するには極端に低いＮが必要となる。上の表が示すように、本発明は十分に低いＮを持って組み立てられている。他の基板、例えば、ウェスチングハウスの研究者により開発された、低いＮを持つ基板は、通常のデバイスに使用できるよりも遙かに高い、極端に高い暗電流を呈している。一般的には、他が同じであれば、Ｎが低いほど、本発明によるデバイスの性能は良い（Ｄ．Ｍ．マッカム他「エリアアレイＸ線センサー」焦点面技術における進化、ＳＰＩＥ会報、１１８−１２８，１９８頁）。
低いＮを使う利点は基板が比較的低い電圧（約２０−２５Ｖ）で空乏化できることにある。これによって降伏の問題は起こりにくくなり、ＣＣＤピクセルと出力増幅器の一方若しくは両方についての問題に関わる懸念が少なくなる。両方の懸念共に、極端に低いＮに対する強固に２次元的な特性によるものである。トランジスタ及びＣＣＤの特性は、電圧が降伏電圧以下にとどまる限り、裏面電圧の増加と共に改善される。電界及び裏面電圧の強い２次元特性は２次元電界を幾らか平坦にする。裏面電圧のＣＣＤ出力トランジスタ特性に与える影響は、Ｓ．ホランド他の「高抵抗率シリコン上に作られた、２００×２００ＣＣＤ画像センサー」（国際電子デバイス会議（ＩＥＤＭ）技術ダイジェスト、９１１−１４頁、１９９６年、カリフォルニア州サンフランシスコ）で議論されている。
十分に低いＮの高抵抗率シリコンを得るために、ドイツのバッカーケムトロニック社が注文仕様を準備している。このドイツの会社に渡す仕様を以下の例に示す。ＷフォンアモンとＨヘルツァは、低Ｎ高抵抗率基板の製作について、彼らの論文「検出器に使うための高抵抗率シリコンの製造と入手性」（物理研究における核計測及び方法、Ａ２２６、９４−１０２頁、１９８４年）で論議している。
【００３２】
出力トランジスタにとって、パンチスルーが懸念事項であり、ＣＣＤピクセルにとっては、ポテンシャルウェルを形成し電荷を蓄える能力が関心事である。１つのピクセルから他のピクセルへとスピルオーバーする電荷を持ったチャネルに沿うピクセルの間の絶縁は劣っていても良い（チャネルストップインプラントの影響を受けず、これがチャネルを互いに絶縁する）。
反射防止コーティングを用いれば反射ロスは低減できる。２酸化シリコン（屈折率１．４５の絶縁材）及びインジウム錫酸化物（透過性で屈折率１．８−２．２の導体）は共に成功裏に使用されてきた。使用できるものは他にもたくさんある。
陽電子放射断層撮影法（ＰＥＴ）で用いられるフォトダイオードに関しては、ＩＴＯ厚さは、シンチレーションしている水晶が特定の波長の光子を放射する所望の波長に調整された（Ｓ．ホランド他「低ノイズ、裏面入射シリコンフォトダイオードアレイの開発」核科学に関するＩＥＥＥ会報、４４（３）、４４３−７，１９９７年６月）。約４分の１波長厚のＩＴＯが蒸着された。もう一つのアプローチは反射防止特性のための２つのコーティング、即ち、ＩＴＯの下層及び２酸化シリコンの上層、を用いることである。反射防止コーティングの技術は良く開発されており、本発明による組み合わせの裏面ウィンドウに適用できる。そのような材料と議論の２つのソースはブルックとＭ．Ｄ．ネルソンの論文「電荷結合素子のための安定した紫外部反射防止コーティング」（ＳＰＩＥ１９００、２２８−２４０、１９９３年）及びＭ．レッサーの論文「シリコン電荷結合素子のための反射防止コーティング」（光学技術、２６（９）、９１１−９１５、１９８７年）である。
【００３３】
透過性の伝導性酸化物（ＴＣＯｓ）と称されるクラスの材料で作られたフィルムはＩＴＯの代替材を提供し、同様な特性を有している。一般的に、低い屈折率を有するフィルムは何れも反射防止コーティングとして使用できるが、高抵抗率の層は、ある環境下、例えば非常に鮮やかな画像に対しては、望ましくない程に不均一な裏面電圧を生ずる結果となる。反射防止コーティングとしてのこの他の候補材には、酸化ハフニウム、酸化鉛、酸化アルミニウム、窒化シリコン、フッ化マグネシウムが挙げられる。
インジウム錫酸化物は以下の多くの利点を有している。
１）導電性であり、薄い裏面層の抵抗を低減する（フォトダイオードの場合ノイズを配慮すると、そしてＣＣＤ用に裏面上に等電位を作り出すためには重要である）。
２）屈折率は空気／ＩＴＯ／シリコンのインタフェースに適している（中間フィルムが空気とシリコンの幾何学的中間である屈折率を有する場合、４分の１波長板に対応する波長で理論的にはゼロの屈折率となる）。これは先に引用したＩＥＥＥ核科学論文に詳しく議論されている。
３）室温で蒸着され、漏洩電流を低下させない。
４）導電性なので、物理的裏面接点が容易に作れる。
【００３４】
ＭｇＦのような絶縁層は薄いポリシリコン裏面層と互換性がある。しかし、絶縁材を反射防止層として使う場合、裏面接点を作るために絶縁材の一部を取り除くか、或いは電圧を表面に掛けて裏面はフロートさせておくかしなければならない。
高抵抗率シリコン基板を光子感知容積として使って作られたＣＣＤは本発明の一つの態様である。このような高抵抗率シリコンで作られたＣＣＤが、裏面に電気伝導性の層をつけて、或いはそれ無しで、有効に作動するのは驚くべきことである。高抵抗率容量は電位を強く２次元化し、多くの人は、そのような高抵抗率材中にはポテンシャルウェルは機能的に形成されないであろうと思っている。
ピクセルは本発明によるデバイスでは１５×１５μｍ2と小さく作られている。高抵抗率材上にそのように小さなピクセルを作ることができるとは思われていなかった。低抵抗率シリコン上の商業ベースのデバイスのピクセルのサイズは２７×２７μｍ2か１８×２４μｍ2かの何れかである。
【００３５】
裏面層はリンで、約０．０００１ないし１０原子パーセントドーピングの間にドーピングされる。リンで、約０．００１ないし３原子パーセントの間にドーピングされるのがより好ましい。リンで、約０．１ないし３原子パーセントの間にドーピングされるのが最も好ましい。作動モデルは約１ないし１．５原子パーセントのリンのドーピングを使い、アニーリングなしで作られた。詳細は先に引用した核科学に関するＩＥＥＥ会報に述べられている。
表面ピニング。ＣＣＤの暗電流はバルク成分と表面成分の両方を持っている。リンでドーピングされたポリシリコン層から効果的にゲッタリングすれば、表面成分を暗電流の主要ソースとして残しながら、バルク成分を大きく低減することができる。
【００３６】
表面電流を低減する技術には、表面のインタフェース状態をチャネルストップインプラントから供給されるキャリアで満たすことが含まれる。デバイスの前にあるポリシリコンゲート電極には、キャリアの逆転層が作り出されて表面状態を満たすように、バイアスが掛けられている。一旦満たされると、この状態はもはや暗電流には寄与しない。表面に可動キャリアが集中し電位を釘付けにするが、これを表面ピニングと呼ぶ。この技法はチャネルストップインプラントにバイアスが掛けられていることを必要とする（通常は接地電位で）。
完全に空乏化されたＣＣＤに対しては、裏面ウィンドウに掛けられたバイアスとＣＣＤそれ自身の外のチャネルストップ接点との間にオーミックパスがあってもよく、その結果は裏面とチャネルストップの間に大電流が流れることになる。適切なジオメトリ（即ち、前面上のｎ＋接点がｐ＋で取り巻かれていなければならないか、又はＣＣＤピクセルが両側になければならない）を有する単純なダイオード構造を使えばチャネルストップ電流は低減される。このジオメトリ設計は近くのｐ−ｎ接合部を経由してチャネルストップに逆バイアスを掛ける。
【００３７】
上記のＣＣＤジオメトリと組み合わせて使用した場合、表面電流を著しく低減できる技術が他にもある。低温での長い放射時間は、表面状態でキャリアをトラップする。先ずキャリアに、チャネルストップが接続され、全てのＣＣＤゲートが表面キャリアタイプを逆転するに十分な電位に保持されている状態下で、表面状態を満たさせる。次に、チャネルストップ接点は浮動化され、長放射時間定数がＣＣＤの作動の間、表面電流を低く維持する。
裏面上の正しい方向を指すように電界を保つためのＵＶ充電のような信頼性のない技法は、本発明の裏面層に掛けられる電圧がこの問題を取り除くので、本発明を用いれば回避できる（「高抵抗率シリコン上に作られた、２００×２００ＣＣＤ画像センサー」国際電子デバイス会議（ＩＥＤＭ）技術ダイジェスト、９１１−１４頁、１９９６年、カリフォルニア州サンフランシスコ）。
【００３８】
問題は自然の酸化物が自然にシリコン上に形成されることである。シリコン上の酸化物は常に、インタフェースに一定の正の電荷を持っている。通常使用されているｐ型シリコンでは、この正の電荷が裏面に小さな空乏層を形成する。短波長光子に対しては、生成された電子にこの一定電荷が裏面に向けて付加される。解決策は、この一定の正電荷にうち勝つために電子の表面層を作り出す裏面のＵＶ充電である。もう一つのの技法は、薄い透過性ゲートの仕事関数が正電荷にうち勝つフラッシュゲートである。
この問題を解決するためのもう一つの試みでは、ＲＣＡの研究者が、正電荷が働くｎ型シリコン上の従来型低抵抗率ＣＣＤで、ホールをポテンシャルウェルに向けて反射させている。本発明を使用すれば、裏面電圧を掛けるとこの問題は解消する。ＣＣＤがｐ型基板で作られている場合でも、本発明を使用すれば、電荷の基板を空乏化するだけの十分大きな裏面電圧は、正電荷を償う以上となる。
【００３９】
本発明による放射感知デバイスに関しては幾つかの重要なパラメータがある。
・裏面層は約０．０００１ないし１０原子パーセントドーピングの間に、リンでドーピングされる。約０．００１ないし３原子パーセントの間に、リンでドーピングされるのがより望ましい。約０．１ないし３原子パーセントの間に、リンでドーピングされるのが最も望ましい。作動モデルは、約１原子パーセントのリンのドーピングを使い、アニーリングなしで作り上げられた。
・ｎ型基板に関しては、光子感知容積に対して用いられる基板の抵抗率は、約１００Ω−ｃｍと約２０ＫΩ−ｃｍの間にあってもよい。約６ＫΩ−ｃｍと約１２ＫΩ−ｃｍの間にあるのがより望ましい。
・ｐ型基板に関しては、光子感知容積に対して用いられるシリコン基板の抵抗率は、約１００ＫΩ−ｃｍと約２０ＫΩ−ｃｍの間にあってもよい。約６ＫΩ−ｃｍと１５ＫΩ−ｃｍの間にあるのがより望ましい。
【００４０】
・本発明による電気伝導性裏面層と光子感知シリコン容積の表面上の導電領域との間に掛けられるバイアス電圧は、上端がシリコン容積を横切る電圧降伏により、下端がバイアスにより生成されるキャリア速度により制限される。シリコン容積を横切るキャリア速度は、熱拡散による半径方向のキャリアの動きにうち勝つだけ十分に大きくなければならない。
・（光子感知容積に用いられるシリコン基板の）抵抗率が低くなるにつれ、完全空乏化に必要な電圧は減少する。感光容積シリコンの抵抗が低くなりすぎると、バイアス電圧が降伏を引き起こすか、或いは状態が空乏化する前に過度のノイズを生じる。
【００４１】
・（光子感知容積に用いられるシリコン基板の）抵抗率が高くなるにつれ、ＣＣＤゲート下のポテンシャルウェルのジオメトリはより２次元的となり、トランジスタ特性は劣化する。この現象は、シリコン基板で使用できる最高抵抗率を制限する。２次元効果は部分的には、裏面電圧を上げることにより補償できる。裏面電圧が空乏化電圧を超えると２つの項が電界を記述する（先に言及した、１９９７年ＩＥＥＥベルギー研究会報告書の式２を参照）。Ｎが非常に小さい場合には、Ｖappl／Ｙdが支配的で、Ｎの値は重要ではない。数多くの２次元シミュレーションが、高抵抗率ＣＣＤの全ウェル容量を低抵抗率ＣＣＤ（約２０Ωｃｍ）と比較するために行われた。驚くべきことに、先のレポートとは対照的に、２つの抵抗率状態の間で、全ウェル容量には差が見られなかった。ウェルの平坦化がおそらく裏面電圧によって補償されたのであろう。
・本発明による電気伝導性裏面層の厚さは部分的には、検出器によって感知される放射の形式の関数である。短波長光子に対しては、裏面層は非常に薄くなければならない。長波長光子に対しては裏面層は厚くてもよい。裏面層の厚さに関する機能的制限は、それが検出対象の入射光子に対して透過性でなければならないということである。裏面層が漸進的に厚くされるにつれ、短波長光子に対しては不透過性となる。裏面層は、検出器の用途により、約１０ｎｍと約１０００μｍとの間の厚さを有するように成功裏に作られてきた。より好ましくは、漏洩電流を最小化するために裏面層を約１０ｎｍと約１００μｍの間にするのがよい。
【実施例】
【００４２】
実施例１：裏面ウィンドウの製作
本発明による裏面ウィンドウは、ホスフィン（ＰＨ3）が存在する中で、高抵抗率シリコン基板上に、シラン（ＳｉＨ4）の低圧化学蒸着（ＣＶＤ）により蒸着される。この処理は低温、即ち約６５０℃で、極度にクリーンな環境下で行われ、不純物は１０億分の１以下に保たれる。これは低温の工程なので、多結晶シリコン（ポリシリコン）層の蒸着は、高温の処理が全て完了した後、プロセスの終わり近くで行われる。以下のプロセスプロトコルはウィンドウを適用するための一つの順序を示す。バキュームチャンバーの側壁はチャンバー壁上に蒸着したポリシリコンで覆われている。使用されるガスの純度は９９．９９９％である。シリコンウェハは、もし一般的に受け入れられているとすれば、必要なプロトコルによって予洗浄される。基板は、裏面ウィンドウが蒸着される前に、ゲッタリング処理に掛けられる。厚い、リンでドーピングされたポリシリコンがゲッタリングに用いられ、次に、裏面ウィンドウが蒸着される前にエッチングされる。ゲッタリングの工程は、Ｓ．ホランドが「高抵抗率シリコン上への検出器とトランジスタの製作」と題する１９８９年の物理研究における核計測及び方法、Ａ２７５、５３７−５４１頁、で公にしている方法に従って行われる。このプロセスは実質的に金属汚染物を含まない基板を提供する。
【００４３】
裏面層は約０．０００１ないし約１０原子パーセントドーピングの間にリンでドーピングされる。約０．００１ないし約３原子パーセントの間にリンでドーピングされるのがより望ましい。約０．１ないし約３原子パーセントの間にリンでドーピングされるのが最も望ましい。作動モデルは約１原子パーセントのリンのドーピングを使って作られた。
基本的に、薄い裏面ポリシリコンウィンドウの蒸着は以下の工程で行われる。
ａ．最終希釈ＨＦエッチングとそれに続くＤＩリンスの追加による標準予拡散洗浄
ｂ．サームコレシピＤＰＯＬＹを用いたウェハ裏面上のドーピングされたポリシリコンのＬＰＣＶＤ
ｃ．モニターウェハ上のポリシリコン厚さの計測
処理は温度約６５０℃、圧力４００ミリトールで、ＳｉＨ4中１％ＰＨ3のガスフローを使って行う。
【００４４】
実施例２：低Ｎ基板の入手
所望の高抵抗率、低Ｎシリコンウェハを入手するため、幾つかの候補ウェハメーカーから入札が得られた。ここに記載する実験の大部分に使われたウェハは、ワッカーシルトロニック社、地区販売室（カリフォルニア州９５１１７、サンジョゼ、＃１１４、モールパーク通り４０１０、４０８／５５４−９７２８）からの注文生産品である。ウェハは以下の仕様に従って製作された。
【００４５】
１．型式：ｎ型、リンドーピング、フロートゾーン不純物除去、無転移
２．結晶体方位：＜１００＞
３．抵抗率：６０００Ω−ｃｍ以上、好ましくは１０，０００Ω−ｃｍ近く
４．小数キャリア寿命：１ミリ秒以上
５．直径：１００ｍｍ
６．呼び厚：３００μｍ
７．平坦度：ＳＥＭＩ標準による
８．エッジ：エッジには、取り扱いの間にウェハの破壊につながる恐れのあるエッジ亀裂が生じるのを最小化するために、丸みを付けること。
９．ウェハ仕上げ：片側研磨、反対側は損傷無きこと、即ち、裏面には故意の損傷又はゲッタリングなし。
１０．厚み許容差：＋／−１５μｍ  ｍａｘ．
１１．テーパ：＜５μｍ  ｍａｘ．
１２．曲がり：＜３０μｍ  ｍａｘ．
１３．数量：５００ウェハ
【００４６】
実施例３：電気伝導性、光子透過性の裏面層を有するフォトダイオードの製作
以下のプロセスフローは、裏面に電気伝導性、光子透過性ポリシリコン層を有する裏面入射フォトダイオードをｎ型基板上に製作するために使われた。更新されたプロトコルが、カリフォルニア州バークレイのローレンスバークレイ国立研究所、電話５１０／４８６−４０００の発明者より入手可能である。
開始材料：抵抗率４ｋΩ−ｃｍ以上、厚さ３００μｍ、＜１００＞ｎ型シリコン（ワッカーからの注文仕様品）の基板用シリコンウェハ。
【００４７】
（１）低温酸化物蒸着
ａ．標準予拡散洗浄
１１０℃で５分間ピラーニャ（ＷＰＳ２）
ＤＩ水リンス（ＷＰＳ２）
希釈ＨＦエッチング（ＷＰＳ２）
ＤＩ水リンス（ＷＰＳ２）
４０℃で５分間メガソニックＲＣＡ  Ｉ洗浄（ＷＰＳ２）
ＤＩ水リンス（ＷＰＳ２）
希釈ＨＦエッチング（ＷＰＳ２）
ＤＩ水リンス（ＷＰＳ１）
４０℃で５分間メガソニックＲＣＡ  ＩＩ洗浄（ＷＰＳ１）
ＤＩ水リンス（ＷＰＳ１）
ｂ．５０００ＡのＳｉＯ2のＬＰＣＶＤ、サームコレシピＵＤＬＴＯを使用し、４２５℃で、３０分間の蒸着
ｃ．モニターウェハ上の酸化物厚さ計測
【００４８】
（２）裏面酸化物除去
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．ウェハを３０分間１２０℃でハードベーク
ｄ．ウェハを、裏面酸化物が完全に除去されるまで、６：１緩衝酸化物エッチング（ＢＯＥ）でエッチング
ｅ．ピラーニャでレジスト剥ぎ取り（ＷＳＰ５）
（３）１μｍ原位置ドープポリシリコン蒸着
ａ．最終希釈ＨＦエッチングとそれに続くＤＩリンスの追加による標準予拡散洗浄
ｂ．ウェハ裏面上のドーピングされたポリシリコンのＬＰＣＶＤ、サームコレシピＤＰＯＬＹを用いた約６時間の蒸着
ｃ．モニターウェハ上のポリシリコン厚さ計測
【００４９】
（４）１０００Ａ窒化物蒸着
ａ．予拡散洗浄、但し、ウェハがドーピングされたポリシリコンの蒸着に続いて直ぐに窒化物のチューブにローディングされた場合は不要
ｂ．ウェハ裏面に１０００Ａの窒化シリコンのＬＰＣＶＤ、サームコレシピＮＩＴＲＩＤＥを使用し、４７分間の蒸着
（５）表面窒化物／ポリ除去
ａ．技法ｃエッチャーオンキャンパスを用いて表面窒化物／ポリをプラズマエッチング。１００Ｗ、２８０ミリトール、１３ｓｃｃｍＳＦ6、２１ｓｃｃｍＨｅ
（６）表面ＬＴＯ除去
ａ．ＢＯＥで表面ＬＴＯをエッチング
（７）４０００Ａフィールド酸化
ａ．標準予拡散洗浄
ｂ．４０００Ａのフィールド酸化物を成長させるための蒸気酸化、サームコレシピＷＥＴ４０００Ａ、チューブ２−１を使用し、９００℃で４時間４５分、酸化前にサームコレシピ１ＴＣＡＣＬＮを使用し炉チューブのＴＣＡ洗浄
ｃ．モニターウェハ上の酸化物厚さを計測
【００５０】
（８）マスク１（ｐ＋インプラント）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク１を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（９）酸化物エッチング
ａ．ウェハを３０分間１２０℃でハードベーク
ｂ．１０００Ａ熱酸化物テストウェハを用いて６：１緩衝酸化物エッチング（ＢＯＥ）速度のエッチング速度を決定
ｃ．ＢＯＥエッチング速度と計測厚さに基づき、必要なエッチング時間を算出。湿潤化に必要な全ての時間に加えて、この時間に２０％を加え、ウェハをエッチング
ｄ．ＤＩ水リンスの後、大きなエッチング面上で疎水性表面挙動を検査。完全な酸化物除去を確認するため、残留酸化物厚さをナノ仕様で計測
ｅ．ピラーニャでレジストを剥ぎ取り（ＷＰＳ５）
【００５１】
（１０）ボロンのインプラント
ａ．Ｂ+、２  １０15ｃｍ-2のドーズ、３０ｋｅＶのエネルギー、７度のチルト角
（１１）１０００Ａ熱酸化／インプラントアニール
ａ．標準予拡散洗浄：
ｂ．１０００Ａのフィールド酸化物を成長させるための蒸気酸化（９００℃で３７分）し、続いて２時間の窒化物アニール、サームコレシピＷ１０００ＤＥＴ、チューブ２−１、酸化前にサームコレシピ１ＴＣＡＣＬＮを使用し炉チューブのＴＣＡ洗浄
ｃ．モニターウェハ上の酸化物厚さを計測
（１２）裏面の酸窒化物／窒化物の除去
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．ウェハを３０分間１２０℃でハードベーク
ｄ．ウェハを、裏面酸化物を除去するため、６：１緩衝酸化物エッチング（ＢＯＥ）で３分間エッチング
ｅ．ピラーニャでレジストを剥ぎ取り（ＷＰＳ５）
ｆ．裏面窒化物をリン酸中にて１９０℃で除去
【００５２】
（１３）裏面ポリシリコンの除去
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．ウェハを３０分間１２０℃でハードベーク
ｄ．ウェハを、裏面ポリシリコン及び拡散ｎ＋層が除去されるまで、シリコンエッチングでエッチング。裏面ポリ蒸着からのモニターウェハを使用して適切なエッチング時間を定め、裏面ウェハ上で４点探針計測により除去を確認
（１４）薄い裏面ポリシリコン蒸着
ａ．最終希釈ＨＦエッチングとそれに続くＤＩリンスの追加による標準予拡散洗浄
ｂ．サームコレシピＤＰＯＬＹを用い、ウェハ裏面上のドーピングされたポリシリコンのＬＰＣＶＤ、
ｃ．モニターウェハ上のポリシリコン厚さ計測
（１５）表面ポリシリコン除去
ａ．技法ｃエッチャーオンキャンパスを用いて表面ポリシリコンをプラズマエッチング。１００Ｗ、２８０ミリトール、１３ｓｃｃｍＳＦ6、２１ｓｃｃｍＨｅ。酸化物に対するこのエッチングの比較的劣った感度によるオーバーエッチングの最小化
ｂ．ピラーニャでウェハを洗浄（ＷＰＳ５）
【００５３】
（１６）マスク２（接点マスク）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク４を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（１７）接点エッチング
ａ．ウェハを３０分間１２０℃でハードベーク
ｂ．低温酸化物モニターウェハを用いて６：１緩衝酸化物エッチング（ＢＯＥ）速度のエッチング速度を決定
ｃ．ＢＯＥエッチング速度と計測厚さに基づき、必要なエッチング時間を算出。湿潤化に必要な全ての時間に加えて、この時間に２０％を加え、ウェハをエッチング
ｄ．ＤＩ水リンスの後、大きなエッチング面上で疎水性表面挙動を検査。完全な酸化物除去を確認するため、残留酸化物厚さをナノ仕様で計測
ｅ．ピラーニャでレジストを剥ぎ取り（ＷＰＳ５）
（１８）０．５μｍアルミニウム蒸着
ａ．希釈ＨＦバスのエッチング速度を決定
ｂ．エッチング速度計測に基づき、６０Ａの酸化物を除去するためにエッチング
ｃ．ウェハをＭＲＣ６０３にロード
ｄ．６ｋＷ、１５ｃｍ／秒、１０ミリトールでアルミニウムをスパッタリング
【００５４】
（１９）マスク５（融解マスク）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク５を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（２０）メタルエッチング
ａ．ウェハを３０分間１２０℃でハードベーク
ｂ．ウェハをアルミニウムエッチング液中にて３０℃でエッチング
ｃ．キャンパス技法ｃプラズマエッチャーでシリコン残留物を除去
ｄ．ＰＲＳ−２０００でレジストを剥ぎ取り（ＷＰＳ５）
（２１）焼結
ａ．サームコレシピＳＩＮＴ４００，チューブ１−２を使い、成形ガス中にて４００℃で焼結
（２２）裏面ＩＴＯ蒸着／アニール
実施例５参照
【００５５】
実施例４  ＣＣＤ
以下のプロセスフローは、裏面に電気伝導性、光子透過性ポリシリコン層を有する裏面入射電荷結合素子をｎ型基板上に製作するために使われた。
開始材料：抵抗率４ｋΩ−ｃｍ以上、厚さ３００μｍ、＜１００＞ｎ型シリコン（ワッカーからの注文仕様品）の基板用シリコンウェハ。
【００５６】
（１）低温酸化物蒸着
ａ．標準予拡散洗浄
１００℃で５分間ピラーニャ（ＷＰＳ２）
ＤＩ水リンス（ＷＰＳ２）
希釈ＨＦエッチング（ＷＰＳ２）
ＤＩ水リンス（ＷＰＳ２）
４０℃で５分間メガソニックＲＣＡ  Ｉ洗浄（ＷＰＳ２）
ＤＩ水リンス（ＷＰＳ２）
希釈ＨＦエッチング（ＷＰＳ２）
ＤＩ水リンス（ＷＰＳ１）
４５℃で５分間メガソニックＲＣＡ  ＩＩ洗浄（ＷＰＳ１）
ＤＩ水リンス（ＷＰＳ１）
ｂ．５０００ＡのＳｉＯ2のＬＰＣＶＤ、サームコレシピＵＤＬＴＯを使用し、４２５℃で、３０分間の蒸着
ｃ．モニターウェハ上の酸化物厚さ計測
【００５７】
（２）裏面酸化物除去
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．ウェハを３０分間１２０℃でハードベーク
ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１）
ｅ．ウェハを３０分間１２０℃でハードベーク
ｆ．ウェハを、裏面酸化物が完全に除去されるまで、６：１緩衝酸化物エッチング（ＢＯＥ）でエッチング
ｇ．ピラーニャでレジスト剥ぎ取り（ＷＳＰ５）
（３）１μｍ原位置ドープポリシリコン蒸着
ａ．最終希釈ＨＦエッチングとそれに続くＤＩリンスの追加による標準予拡散洗浄
ｂ．ウェハ裏面上のドーピングされたポリシリコンのＬＰＣＶＤ、サームコレシピＤＰＯＬＹを用いた約６時間の蒸着
ｃ．モニターウェハ上のポリシリコン厚さ計測
【００５８】
（４）１０００Ａ窒化物蒸着
ａ．予拡散洗浄、但し、ウェハがドーピングされたポリシリコンの蒸着に続いて直ぐに窒化物のチューブにローディングされた場合は不要
ｂ．ウェハ裏面に１０００Ａの窒化シリコンのＬＰＣＶＤ、サームコレシピＮＩＴＲＩＤＥを使用し、４７分間の蒸着
（５）表面窒化物／ポリ除去
ａ．技法ｃエッチャーオンキャンパスを用いて表面窒化物／ポリをプラズマエッチング。１００Ｗ、２８０ミリトール、１３ｓｃｃｍＳＦ6、２１ｓｃｃｍＨｅ
（６）表面ＬＴＯ除去
ａ．ＢＯＥで表面ＬＴＯをエッチング
（７）５００Ａゲート酸化
ａ．標準予拡散洗浄
ｂ．５００Ａのゲート酸化物を成長させるためＴＣＡで酸化物を乾燥、サームコレシピＤ２００ＧＡＴＷ、チューブ２−２を使用し、９００℃で３時間４５分間、酸化前にサームコレシピ１ＴＣＡＣＬＮを使用し炉チューブのＴＣＡ洗浄
ｃ．モニターウェハ上の酸化物厚さ計測
ｄ．ウェハを速やかに窒化炉にロード
（８）５００Ａ窒化物蒸着
ａ．ウェハはゲート酸化炉から直接ロードされているので洗浄不要
ｂ．５００Ａの窒化物蒸着、サームコレシピＮＩＴＣＣＤ、チューブ２−４を使って２０．５分の蒸着
ｃ．モニターウェハ上の窒化物厚さ計測
【００５９】
（９）マスク１（活性領域マスク）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク４を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（１０）窒化物エッチング
ａ．ウェハを３０分間１２０℃でハードベーク
ｂ．技法ｃプラズマエッチャーオンキャンパスを用いて窒化物エッチング。適切なエッチング時間を定め、その半分の時間エッチングし、ウェハを１８０度回転し、残り半分をエッチング（エッチングの均一性改善）
ｃ．レジストを除去しないこと
【００６０】
（１１）フィールドインプラント（リン）
ａ．１・１０12ｃｍ-2のドーズ、３０ｋｅＶのエネルギー（照射範囲約０．１５μｍ）、７度のチルト角（目標：酸化物厚さ０．５μｍで２５０Ｖのフィールドスレッショルド電圧）
（１２）レジスト／酸化物除去
ａ．ピラーニャでレジストの剥ぎ取り
ｂ．プラズマエッチングの後６：１ＢＨＦで残余酸化物をエッチング
（１３）４５００Ａフィールド酸化
ａ．標準予拡散洗浄：
ｂ．４５００Ａのフィールド酸化物を成長させるための蒸気酸化、サームコレシピＷＥＴ４５００Ａ、チューブ２−１を使用して４５０℃で５時間、酸化前にサームコレシピ１ＴＣＡＣＬＮを使用し炉チューブのＴＣＡ洗浄
ｃ．モニターウェハ上の酸化物厚さを計測
【００６１】
（１４）マスク２（チャネルマスク）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク２を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（１５）チャネルインプラント（ボロン）
ａ．１．０、１．５、及び２．０・１０12ｃｍ-2のドーズ、１５０ｋｅＶのエネルギー（照射範囲約０．４μｍ）、７度のチルト角
（１６）レジスト除去
ａ．ピラーニャでレジストを除去
（１７）ポリシリコン−１蒸着
ａ．標準予拡散洗浄
ｂ．ドーピングされていないポリシリコンのＬＰＣＶＤ、４５００Ａ。レシピＰＯＬＹ４５００、６１５／６２０／６３０℃で５３．５分の蒸着、４０ｓｃｃｍシラン前／後フロー、２００ミリトール圧
ｃ．モニターウェハ上のポリシリコン厚さ計測
（１８）ポリシリコン−１インプラント（ボロン）
ａ．２．０・１０15ｃｍ-2のドーズ、１５０ｋｅＶのエネルギー（照射範囲約０．２μｍ）、７度のチルト角
【００６２】
（１９）マスク３（ポリシリコン−１マスク）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク３を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（２０）ポリシリコン−１エッチング
ａ．ウェハを３０分間１２０℃でハードベーク
ｂ．ラム４プラズマエッチャーオンキャンパスを用いてポリをエッチング
ｃ．酸素プラズマでレジストを剥ぎ取り、その後ピラーニャ洗浄
（２１）裏面ポリシリコン−１の除去
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．ウェハを３０分間１２０℃でハードベーク
ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１）
ｅ．ウェハを３０分間１２０℃でハードベーク
ｆ．ポリをシリコンエッチング液中でエッチング
ｇ．ピラーニャでレジストを剥ぎ取り
（２２）ポリシリコン−１酸化
ａ．最終ＨＦエッチングにより標準予拡散洗浄
ｂ．１７００Ａのポリ間酸化物を成長させるためＴＣＡで湿潤酸化、サームコレシピＰＯＬＹ２Ｋ、チューブ２−１を使用し、９５０℃で３０分、酸化前にサームコレシピ１ＴＣＡＣＬＮを使用し炉チューブのＴＣＡ洗浄
ｃ．キャンパスｎａｎｏｄｕｖを使い、モニターウェハ上の酸化物厚さ計測
【００６３】
（２３）ポリシリコン−２蒸着
ａ．ウェハが酸化チュ−ブより直接ロードされている場合は洗浄不要
ｂ．ドーピングされていないポリシリコンのＬＰＣＶＤ、４５００Ａ。レシピＰＯＬＹ４５００、６１５／６２０／６３０℃で５３．５分の蒸着、４０ｓｃｃｍシラン前／後フロー、２００ミリトール圧
ｃ．モニターウェハ上のポリシリコン厚さ計測
（２４）ポリシリコン−２インプラント（ボロン）
ａ．２．０・１０15ｃｍ-2のドーズ、８０ｋｅＶのエネルギー（照射範囲約０．２μｍ）、７度のチルト角
【００６４】
（２５）マスク４（ポリシリコン−２マスク）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク４を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
【００６５】
（２６）ポリシリコン−２エッチング
ａ．ウェハを３０分間１２０℃でハードベーク
ｂ．ラム４プラズマエッチャーオンキャンパスを用いてポリをエッチング
ｃ．酸素プラズマでレジストを剥ぎ取り、その後ピラーニャ洗浄
（２７）裏面ポリシリコン−２の除去
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．ウェハを３０分間１２０℃でハードベーク
ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１）
ｅ．ウェハを３０分間１２０℃でハードベーク
ｆ．ポリをシリコンエッチング液中でエッチング
ｇ．ピラーニャでレジストを剥ぎ取り
（２８）ポリシリコン−２酸化
ａ．最終ＨＦエッチングにより標準予拡散洗浄
ｂ．１７００Ａのポリ間酸化物を成長させるためＴＣＡで湿潤酸化、サームコレシピＰＯＬＹ２Ｋ、チューブ２−１を使用し、９５０℃で３０分、酸化前にサームコレシピ１ＴＣＡＣＬＮを使用し炉チューブのＴＣＡ洗浄
ｃ．キャンパスｎａｎｏｄｕｖを使い、モニターウェハ上の酸化物厚さ計測
【００６６】
（２９）ポリシリコン−３蒸着
ａ．ウェハが酸化チュ−ブより直接ロードされている場合は洗浄不要
ｂ．ドーピングされていないポリシリコンのＬＰＣＶＤ、４５００Ａ。レシピＰＯＬＹ４５００、６１５／６２０／６３０℃で５３．５分の蒸着、４０ｓｃｃｍシラン前／後フロー、２００ミリトール圧
ｃ．モニターウェハ上のポリシリコン厚さ計測
（３０）ポリシリコン−３インプラント（ボロン）
ａ．２．０・１０15ｃｍ-2のドーズ、８０ｋｅＶのエネルギー（照射範囲約０．２μｍ）、７度のチルト角
【００６７】
（３１）マスク５（ポリシリコン−３マスク）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク５を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（３２）ポリシリコン−３エッチング
ａ．ウェハを３０分間１２０℃でハードベーク
ｂ．ラム４プラズマエッチャーオンキャンパスを用いてポリをエッチング
ｃ．酸素プラズマでレジストを剥ぎ取り、その後ピラーニャ洗浄
（３３）裏面ポリシリコン−３の除去
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．ウェハを３０分間１２０℃でハードベーク
ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１）
ｅ．ウェハを３０分間１２０℃でハードベーク
ｆ．ポリをシリコンエッチング液中でエッチング
ｇ．ピラーニャでレジストを剥ぎ取り
（３４）ポリシリコン−３酸化
ａ．最終ＨＦエッチングにより標準予拡散洗浄
ｂ．１７００Ａのポリ間酸化物を成長させるためＴＣＡで湿潤酸化、サームコレシピＰＯＬＹ１Ｋ、チューブ２−１を使用し、９００℃で３０分、酸化前にサームコレシピ１ＴＣＡＣＬＮを使用し炉チューブのＴＣＡ洗浄
ｃ．モニターウェハ上の酸化物厚さ計測
【００６８】
（３５）マスク６（基板接点マスク）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク６を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（３６）酸化物エッチング
ａ．ウェハを３０分間１２０℃でハードベーク
ｂ．１０００Ａ熱酸化テストウェハを用いて６：１緩衝酸化物エッチング（ＢＯＥ）速度のエッチング速度を決定
ｃ．ＢＯＥエッチング速度と計測厚さに基づき、必要なエッチング時間を算出。湿潤化に必要な全ての時間に加えて、この時間に２０％を加え、ウェハをエッチング
ｄ．ＤＩ水リンスの後、大きなエッチング面上で疎水性表面挙動を検査。完全な酸化物除去を確認するため、残留酸化物厚さをナノ仕様で計測
ｅ．ピラーニャでレジストを剥ぎ取り（ＷＰＳ５）
【００６９】
（３７）マスク７（基板接点インプラント）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク７を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（３８）基板接点インプラント
ａ．リン、Ｐ＋、２．０・１０15ｃｍ-2のドーズ、１００ｋｅＶのエネルギー、７度のチルト角、基板加熱を制限するためハイブリッドモードに植え込み
ｂ．酸素プラズマでレジストを剥ぎ取り、続いてピラーニャ洗浄
【００７０】
（３９）マスク８（浮動電極、ソース／ドレーンインプラント）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク８を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（４０）窒化物エッチング
ａ．技法ｃエッチャーオンキャンパスを使用して窒化物をプラズマエッチング
ｂ．レジストを剥がさないこと
（４１）浮動電極、ソース／ドレーンインプラント
ａ．Ｂ＋、２・１０15ｃｍ-2のドーズ、５０ｋｅＶのエネルギー、７度のチルト角、基板加熱を制限するためハイブリッドモードに植え込み
ｂ．酸素プラズマでレジストを剥ぎ取り、続いてピラーニャ洗浄
（４２）５０００Ａ酸化物蒸着（ＬＴＯ／ＢＰＳＧ）
ａ．標準予拡散洗浄
ｂ．ＳｉＯ2の５００ＡのＬＰＣＶＤ、サームコレシピＵＤＬＴＯを使用して４２５℃で３０分の蒸着
ｃ．モニターウェハ上の酸化物厚さ計測
【００７１】
（４３）高温形成ガスアニール
ａ．標準予拡散洗浄
ｂ．１時間、サームコレシピＦＧＡＮＮＥＡＬ、チューブ１−１を使用し、形成ガス中で９５０℃アニール、酸化前にサームコレシピ１ＴＣＡＣＬＮを使用し炉チューブのＴＣＡ洗浄
ｃ．モニターウェハ上の酸化物厚さ計測
（４４）裏面酸窒化物／窒化物の除去
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．ウェハを３０分間１２０℃でハードベーク
ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１）
ｅ．ウェハを３０分間１２０℃でハードベーク
ｆ．裏面ＬＴＯ／酸窒化物を除去するために、ウェハを、６：１緩衝酸化物エッチング（ＢＯＥ）中で５分間エッチング
ｇ．ピラーニャでレジストを剥ぎ取り（ＷＰＳ５）
ｆ．リン酸中にて１９０℃で裏面窒化物を除去。キャップ及びゲート窒化物間の酸窒化物を除去するためには中間希釈ＨＦエッチングを行う必要があるかもしれないことに注意
【００７２】
（４５）裏面ポリシリコン除去
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．ウェハを３０分間１２０℃でハードベーク
ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１）
ｅ．ウェハを３０分間１２０℃でハードベーク
ｆ．ウェハを、シリコンエッチング中で、裏面ポリシリコンと拡散されたｎ＋層が除去されるまでエッチング。適切なエッチング時間を決めるため裏面ポリ蒸着からのモニターウェハを使用し、ウェハ裏面上の４点探針計測により除去を確認
（４６）薄い裏面ポリシリコン蒸着
ａ．標準予拡散洗浄に最終希釈ＨＦエッチングとその後のＤＩリンスを追加
ｂ．サームコレシピＤＰＯＬＹを使用して、ウェハ裏面上のドーピングされたポリシリコンのＬＰＣＶＤ
ｃ．モニターウェハ上のポリシリコンの厚さ計測
（４７）表面ポリシリコン除去
ａ．技法ｃエッチャーオンキャンパスを使用して表面ポリをプラズマエッチング。１００Ｗ、２８０ミリトール、１３ｓｃｃｍＳＦ6、２１ｓｃｃｍＨｅ。酸化物に対するこのエッチングの比較的劣った感度によるオーバーエッチングの最小化
ｂ．ピラーニャでウェハを洗浄（ＷＰＳ５）
【００７３】
（４８）マスク９（接点マスク）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク９を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（４９）接点エッチング
ａ．ウェハを３０分間１２０℃でハードベーク
ｂ．低温酸化物モニターウェハを用いて６：１緩衝酸化物エッチング（ＢＯＥ）速度のエッチング速度を決定
ｃ．ＢＯＥエッチング速度と計測厚さに基づき、必要なエッチング時間を算出。湿潤化に必要な全ての時間に加えて、この時間に２０％を加え、ウェハをエッチング
ｄ．ＤＩ水リンスの後、大きなエッチング面上で疎水性表面挙動を検査。完全な酸化物除去を確認するため、残留酸化物厚さをナノ仕様で計測
ｅ．ピラーニャでレジストを剥ぎ取り（ＷＰＳ５）
（５０）０．５μｍアルミニウム蒸着
ａ．希釈ＨＦバスのエッチング速度を決定
ｂ．エッチング速度計測に基づき、６０Ａの酸化物を除去するためにエッチング
ｃ．ウェハをＭＲＣ６０３にロード
ｄ．６ｋＷ、１５ｃｍ／秒、１０ミリトールでアルミニウムをスパッタリング
【００７４】
（５１）マスク１０（メタルマスク）
ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション）
ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１）
ｃ．マスク１０を使用して露出（０．６秒露出）
ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３）
ｅ．検査
（５２）メタルエッチング
ａ．ウェハを３０分間１２０℃でハードベーク
ｂ．ウェハをアルミニウムエッチング液中にて３０℃でエッチング
ｃ．キャンパス技法ｃプラズマエッチャーでシリコン残留物を除去
ｄ．ＰＲＳ−２０００でレジストを剥ぎ取り
（５３）焼結
ａ．サームコレシピＳＩＮＴ４００，チューブ１−２を使い、成形ガス中にて４００℃で焼結
（５４）裏面ＩＴＯ蒸着／アニール
次の実施例５を参照
【００７５】
実施例５：ＩＴＯ層の蒸着
ＩＴＯ層は、室温で、９０重量％のＩｎ2Ｏ3と１重量％のＳｎＯ2で構成されるターゲット（ターゲット面は１２ｃｍ×３８ｃｍ）からのマグネトロンスパッタリングによって蒸着された。全蒸着に使用された電力は５００Ｗであった。ＩＴＯ内の伝導は酸素空位によるものであり、それ故、フィルムにおける酸素濃度は上手に制御されねばならない。リー他の論文「室温スパッタリング蒸着されたインジウム錫酸化物の電子的光学的特性」（Ｊ．Ｖａｃ．化学と技術、Ａ−１１、５、２７４２−６、１９９３年９／１０月）に報告されている蒸着パラメータを用いて、フィルムはＯ2とＡｒの混合気内で反応的にスパッタリングされた。フィルムに低抵抗率と高光学透過率とをもたらす蒸着条件を求めるために、合計スパッタ圧は２−８ミリトールに変えられ、Ｏ2濃度は０−５％に変えられた。
フィルムの品質を評価する際に抵抗率と透過率を共に考慮するため、厚さに依存しない量Ｒ□Ｉｎ（１／ｔ）が性能係数として使われているが、ここにＲ□はシート抵抗、ｔは所与の波長における光学透過率である。フィルムのシート抵抗は４点探針を使って計測され、光学透過率はタングステンハロゲンランプ付きのデュアルビーム分光光度計を使って計測された。フィルム蒸着の間、Ｏ2の分圧の関数としてプロットしたところ、Ｒ□Ｉｎ（１／ｔ）は顕著な最小値を示し、最良のフィルムは、Ｏ2の分圧０．０４−０．０８ミリトールで得られた。
【００７６】
フォトダイオードアレイへの裏面接点として、ＩＴＯが全圧２ミリトール、Ｏ2分圧０．０６ミリトールで蒸着された。この蒸着状態で、フィルムの抵抗率は約４．８×１０-4Ω−ｃｍであった。低温の、蒸着後アニールによりフィルム品質は更に改善され、Ｎ2内にて２００℃で１時間アニールした結果、抵抗率は約３．４×１０-4Ω−ｃｍまで下がった。アニーリング前後でＩＴＯ上のホール効果を計測したところ、キャリア密度は６．７×１０20ｃｍ-3から８．７×１０20ｃｍ-3に増加し、キャリア移動度は１９ｃｍ2／Ｖ−ｓｅｃから２１ｃｍ2／Ｖ−ｓｅｃへと僅かに変化していた。アニールにより更に、厚さ５４．５ｎｍのフィルムの透過率が、Ｓ．ホランド他の論文「低ノイズ、裏面入射シリコンフォトダイオードアレイ」（核科学に関するＩＥＥＥ会報、４４（３）、４４３−７，１９９７年６月）の図３に示すように、上がった。透過率は特に、波長が４００ｎｍの直ぐ下で上がっており、これはおそらく材料のエネルギーギャップの増加を示すものと思われる。ルテチウム・オルトシリケートに対するピーク放射における波長であるλ＝４１５ｎｍでの透過率は、７３％から８３％に上がった。
【００７７】
実施例６：４００ｎｍ光を用いたテストパターンの画像
ＣＣＤｓは２０ｎｍの裏面ポリシリコン層付きで製作された。更に、ポリシリコン上に、ＩＴＯの約５０ｎｍの反射防止コーティングがスパッター蒸着された（Ｓ．ホランド他「低ノイズ、裏面入射シリコンフォトダイオードアレイ」（核科学に関するＩＥＥＥ会報、４４（３）、４４３−７，１９９７年６月））。この層は電気伝導性があり、反射防止コーティングとして働くことに加えて、裏面接点の抵抗を低減した。
【００７８】
ＣＣＤｓは特別に設計された、裏面入射用の開口部を有するアルミニウム窒化物回路板上に搭載された。アルミニウム窒化物が選ばれたのは、その高い熱伝導率に加え、熱膨張係数がシリコンとよく一致しているためである。リック天文台で用いられた標準パックはアルミニウム窒化物に合うように修正された。図３は−１２０℃で裏面入射ＣＣＤによりとられたテストパターン画像を示す。裏面電圧は２５Ｖで、その結果基板の過空乏化が起きた。入射光の波長は４００ｎｍであった。この波長におけるシリコン内吸収深さは約０．２μｍである。光子により作り出された電荷キャリアは、それ故、３００μｍ離れたＣＣＤポテンシャルウェルへドリフトすることになる。図３は、厚さ３００μｍのシリコン基板の裏面からの短波長光子を結像するために本発明によるＣＣＤを使用した結果を示すものである。簡単に計測したところ、４００ｎｍ光子に対する量子効率は約６７％であった。更に、最初の計測は、２５Ｖ裏面電圧における側方電荷拡散がピクセル幅であることを示している。
【００７９】
実施例７：種々の厚さの裏面層を有し、反射防止コーティングのないｐ−ｉ−ｎフォトダイオードに関する、波長の関数としての量子効率
図４は、種々の厚さの裏面ポリシリコン層を有する裏面入射フォトダイオードについての、波長に対する量子効率の計測結果を示す。予想通り、短波長の応答はポリシリコンの厚さが薄くなるほど良くなる。更に、空乏化領域が比較的厚い（３００μｍ）ために、赤外部付近の応答が波長約１μｍまで伸びている。
【００８０】
量子効率は、既知のスペクトル応答を持ったフォトダイオードと比較して計測した。λ＝４００−１１００ｎｍに対してはタングステンランプを、λ＝３００−４５０ｎｍに対しては水銀蒸気ランプをそれぞれ使用した。光はモノクロメータを通過し、光ファイバーを通して、テストするフォトダイオード及びキャリブレーションされたフォトダイオード上に焦点を合わされた。図４は、計測した量子効率が、シリコンと空気の屈折率の不一致（シリコンの屈折率は約３．７）による反射ロスだけを想定して算出した量子効率と基本的に一致していることを示している。短い波長では、ポリシリコン接点における吸収に起因する集められた電荷のロスが、量子効率を反射限界から逸らせている。最も薄い（１０ｎｍ）フィルムに関しては、量子効率の計測値が反射限界に非常に近く、λ＝４１５ｎｍでは、ポリシリコン層内のロスの原因となる量子効率の低下は約６％であることに留意されたい。
【００８１】
実施例８：種々の厚さの裏面層を有し、反射防止コーティングのあるｐ−ｉ−ｎフォトダイオードに関する、波長の関数としての量子効率
ＩＴＯ反射防止コーティングの厚さは、それが対象となる波長の４分の１波長板として働くことにより反射を最小化するように選定された。即ち、
ＸITO＝λ／４ｎ
但し、ＸITOは波長λにおいて反射を最小にするフィルム厚さであり、ｎはＩＴＯの屈折率である。図５は、５７ｎｍのＩＴＯがコートされた１０ｎｍの裏面層を有する、裏面入射で厚さ３００μｍのｐ−ｉ−ｎフォトダイオードについて、量子効率を波長の関数として示したものである（実線）。本発明によるフォトダイオードは室温で作動させた（同じくＩＥＥＥ核科学）。厚さは、ルテチウム・オルトシリケート（ＬＳＯ）から放射された光子の４１５ｎｍ波長で量子効率が最大となるように選定された。反射防止コーティングによる量子効率の改善は、１００ｎｍ波長域に亘って６０％を越え、λ〜４５０ｎｍでピークとなり、目標値近くである。図５に示すように、薄いポリシリコン接点と４分の１波ＩＴＯ層を組み合わせれば、ＬＳＯ波長で約７５％のＱＥが得られる。ビスマスゲルマニウム酸塩（ＢＧＯ）に関しては、量子効率は一層高く、４８０ｎｍで約９０％であった。ＩＴＯ厚さをＢＧＯ波長に対して最適化すれば、更に改善できるであろう。
【００８２】
円形のデータ点は、約５７ｎｍのＩＴＯでコートされた、ポリシリコンの１０ｎｍの伝導裏面層を有する３００μｍのシリコン基板の本発明による組み合わせにより作られたＣＣＤから採ったものである。このＣＣＤは−１２０℃で作動する天体カメラに使用された。
比較のため、薄い、低抵抗率シリコン基板上に作られた、標準的反射防止コーティングを有する従来型裏面入射ＣＣＤで採ったデータを破線で示す（Ｍ．ブルック、Ｍ．Ｄ．ネルソン「電荷結合素子のための安定した紫外線反射防止コーティング」ＳＰＩＥ１９００、２２８−２４０、１９９３年）。
【００８３】
実施例９：裏面電圧の関数としての電荷拡散
３００μｍの基板上に組み立てられ、厚さ５０ｎｍのＩＴＯでコートされた２０ｎｍのポリシリコンの裏面層を有するＣＣＤを使って、幾つかの特性を計測した。その結果を下の表ＩＩに整理して示すが、全体的には１９９７年２月の国際光学エンジニアリング協会会合の会報にＲ．Ｊ．ストーバー他の「高抵抗率シリコン上の完全空乏化ＣＣＤの特性」と題する論文（ＳＰＩＥｖ３０１９、１８３−８頁）中で論議されており、ここに参考資料として挙げる。
【００８４】
表ＩＩ
2006324686.tif 000004
【００８５】
先のパラグラフで述べた本発明によるＣＣＤの裏面近くで作られた、光子に生成されたキャリアは、表面まで３００μｍドリフトしなければならないので、電荷の拡散と拡がりは重要な因子である。側方拡散を最小化するために、基板は、ゼロ電界領域を排除するため裏面電圧を用いて、完全に電荷空乏化される。又、裏面電圧を用いることによりドリフト電界をできるだけ高く維持することによって、３００μｍを横切る電子走行時間は短く保たれ、拡散を最小化する。図６は電荷の拡がり（シグマ）を裏面電圧の関数として示したものである。これは、基板が一旦完全に電荷キャリア空乏化されるとかなり弱い。電荷拡散の裏面電圧に対する依存性を調べるために、一連の小さなピンホールを有するマスクが作られた。２、４及び８μｍのピンホールが使われたが、ピンホールのサイズは計測されたスポットサイズには殆ど影響を与えなかった。マスクはＣＣＤの裏面上に直接置かれ、小さな光源から４００ｎｍの光を使って照明された。次に、裏面電圧が変えられ、画像が取られた。各スポットに対するｘ及びｙ方向の根二乗平均（ＲＭＳ）の拡がりが計算され、平均が電圧の関数として図６に表示してある。一般的に、厚さ３００μｍのＣＣＤの裏面電圧は２５Ｖである（詳細はＳ．ホランド他「天文学及び天体物理学で使用するための裏面入射の完全空乏化ＣＣＤ画像センサーの開発」電荷結合素子及び進化した画像センサーに関するＩＥＥＥ研究会、ベルギー、ブルージェ、１９９７年６月５−７日、に述べてある）。
【００８６】
このように、本発明は、高抵抗率シリコン検出器の裏面に取り付けられた電気的伝導層と、検出器の裏面と表面のパターンサイドとの間に掛けられたバイアス電圧とを提供する。電気的伝導層は、その特定の用途に応じて、（青のような）短波長光子、又は長波長光子、或いは両方に対して透過性となるように十分薄くすることができる。本発明が有用であることが分かっているデバイスには、フォトダイオード、ＣＣＤｓ（特に光の少ない状況に対し）、Ｘ線検出器、Ｘ線の直接検出（３００μｍの活性容積厚さを用いて、約５．９ｋｅＶのＸ線までの感度が達成された）がある。原理的には、基板が厚くなるほど高エネルギーＸ線を検出できる。
【００８７】
本発明を用いれば、デバイスに幾つかの利点が得られる。本発明による組み合わせを用いるデバイス上の光子感知容積にバイアス電圧を掛けると、出力トランジスタ特性とＣＣＤｓ上のポテンシャルウェルジオメトリが改善される。更に、
・本発明によるＣＣＤ基板は表Ｉに示すように、Ｎが極端に低くなるように注文生産されており、
・基板を空乏化するために用いられる基板バイアスは、出力増幅特性と、恐らくはＣＣＤウェルをも改善し、
・裏面ウィンドウは透過性で、電気伝導性で、要求される基板バイアスに適合でき、
・厚い光子感知容積の故にＩＲ近傍の検出に優れ、
・現在の技術が青領域の感度を達成する場合に必要とするように薄くする必要なしに良好な青への応答性を有し、
・薄くされたＣＣＤｓと比べ曲がりが少なく、
・裏面ウィンドウを通して良好な短波長、長波長伝達を行い、
・薄くされたＣＣＤｓでは問題となる赤の縞が排除できる。
【００８８】
裏面ウィンドウ層は、暗電流の顕著な増加を引き起こすことなく、高抵抗基板を完全に空乏化するに必要なバイアス電圧に耐えることができる（バイアス電圧は、高抵抗率ｎ型基板内の少数の可動電子を取り除いて、光子によって生成された電荷が、空間解像のロスを引き起こすことになる、再結合又は拡散をする前にこれを集めるのに必要な電界となる、イオン化されたドナー原子を後に残す）。
本発明に関わる上記説明の実施例及び最適の形態の記述は、本発明の範囲を限定する意図で行ったものではない。様々な修正、変更及びそれと同等なことが、添付する請求の範囲の精神と範囲から逸脱することなく行えるであろう。
【図面の簡単な説明】
【００８９】
【図１】裏面入射ｐ−ｉ−ｎフォトダイオード構造で用いられる本発明による組み合わせを概略表示したものである。
【図２Ａ】裏面入射ＣＣＤ構造で用いられる本発明による組み合わせを概略表示したものである。
【図２Ｂ】図２Ａで示されているような、高抵抗率シリコン基板上の一つのＣＣＤのピクセルの２次元シミュレーションを示す。等電位線を０．５ボルト間隔で示している。集電ゲートには−５Ｖのバイアスが掛けられており、バリアフェーズは５Ｖにある。
【図２Ｃ】図２Ａで示されているような、高抵抗率シリコン基板上の一つのＣＣＤの１５μｍのピクセルについての２次元電位分布のシミュレーションを示す。基板のドーピングは６×１０11ｃｍ-3、埋め込みチャネルインプラントドーズは１．５×１０12ｃｍ-2であった。
【図３】厚さ約３００μｍの基板を有する裏面照明ＣＣＤを使って、４００ｎｍのπ光子から作ったテストパターンの画像を示す。
【図４】厚さ３００μｍのｐ−ｉ−ｎフォトダイオード上でポリシリコン裏面層の厚さを変化させた場合のＱＥを、波長の関数として示したものである。
【図５】厚さ３００μｍの基板上のポリシリコン裏面層上に５７ｎｍの反射防止コーティングを有するｐ−ｉ−ｎフォトダイオードに関し、ＱＥを波長の関数として示したものである（実線）。更に、厚さ３００μｍの基板上の本発明による裏面入射ＣＣＤに関し、ＱＥを波長の関数として示している（円形のデータ点）。比較のため、薄い基板を有する従来型の商業ベースＣＣＤｓに関するデータも示す（破線）。
【図６】電荷拡散を、厚さ３００μｍの基板を有するＣＣＤにおいて、掛けられた裏面電圧の関数として示したものである。
【符号の説明】
【００９０】
２  電気伝導性裏面層
４  ｐ＋インプラント領域
６  ｎ――型シリコン基板
１０  反射防止層
【図１】
2006324686.tif 000005
【図２Ａ】
2006324686.tif 000006
【図２Ｂ】
2006324686.tif 000007
【図２Ｃ】
2006324686.tif 000008
【図３】
2006324686.tif 000009
【図４】
2006324686.tif 000010
【図５】
2006324686.tif 000011
【図６】
2006324686.tif 000012
【手続補正書】
【提出日】平成18年8月30日(2006.8.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ａ）表面と裏面とを有する光子感知シリコン基板と、ｂ）光子感知基板の裏面に取り付けられた電気伝導性で、光子透過性のシリコン層とを含むことを特徴とする、裏面入射の光子感知エレメント。