(57)【要約】【課題】  本発明は、経時劣化の影響を受けずに一定の輝度で発光素子を発光させることができ、正確な階調表現が可能で、なおかつ各画素に対する信号電流の書き込みを高速化でき、漏れ電流等のノイズの影響を抑制した表示装置及びその駆動方法の提供を提供する。【解決手段】  各画素に、互いに対になっているスイッチ部と電流源回路を複数組設ける。複数のスイッチ部の各々は、デジタルの映像信号によってそのスイッチングが制御されており、スイッチ部がオンになると、該スイッチ部に対応する電流源回路から供給される電流により、発光素子が発光する。１つの電流源回路から発光素子に供給される電流は一定であり、発光素子に流れる電流値は、導通状態のスイッチ部に対応する全ての電流源回路から、発光素子にそれぞれ供給される電流を加算した値に相当する。【選択図】  図１
2006126874.tif 000002
【特許請求の範囲】
【請求項１】
制御電流が供給され、前記制御電流に対応した一定電流を出力電流とする複数の電流源回路と、デジタルの映像信号によって、前記複数の電流源回路各々から発光素子への前記出力電流の入力を選択する複数のスイッチ部とを有する画素を含み、
前記複数の電流源回路各々は、
トランジスタと、
前記トランジスタのドレイン電流として前記制御電流を選択的に入力する第１の手段と、
前記トランジスタのゲート電圧を保持する第２の手段と、
前記トランジスタのゲートとドレインの接続を選択する第３の手段と、
前記保持されたゲート電圧に対応する前記トランジスタのドレイン電流を前記出力電流とする第４の手段とを有することを特徴とする表示装置。
【請求項２】
請求項１において、
前記複数の電流源回路各々は、
前記デジタルの映像信号に関わらず、前記制御電流が前記発光素子に入力されないようにする手段を有することを特徴とする表示装置。
【請求項３】
請求項１または請求項２において、
前記複数の電流源回路各々において、入力される前記制御電流と前記出力電流とは、電流値が等しいことを特徴とする表示装置。
【請求項４】
制御電流が供給され、前記制御電流に対応した一定電流を出力電流とする複数の電流源回路と、デジタルの映像信号によって、前記複数の電流源回路各々から発光素子への前記出力電流の入力を選択する複数のスイッチ部とを有する画素を含み、
前記複数の電流源回路のうち１つは、
第１のトランジスタと、
前記第１のトランジスタのドレイン電流として前記制御電流を選択的に入力する第１の手段と、
前記第１のトランジスタのゲート電圧を保持する第２の手段と、
前記第１のトランジスタのゲートとドレインの接続を選択する第３の手段と、
前記保持されたゲート電圧に対応する前記第１のトランジスタのドレイン電流を前記出力電流とする第４の手段とを有し、
前記複数の電流源回路のうち別の１つは、
第２のトランジスタ及び第３のトランジスタと、
前記第２のトランジスタのドレイン電流として前記制御電流を選択的に入力する第５の手段と、
前記第２のトランジスタのゲート電圧を保持する第６の手段と、
前記第２のトランジスタのゲートとドレインの接続を選択する第７の手段と、
前記保持された第２のトランジスタのゲート電圧をゲート電圧とした前記第３のトランジスタのドレイン電流を前記出力電流とする第８の手段とを有することを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記複数の電流源回路各々の前記出力電流の電流値は、互いに異なる値に設定されていることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記複数の電流源回路各々に入力される前記制御電流の電流値は、互いに異なる値に設定されていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を用いた表示装置及びその駆動方法に関する。特に、画素毎に発光素子を配置し、該発光素子の発光を制御するトランジスタが設けられたアクティブマトリクス型の表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
発光素子を有する表示装置の開発が近年進められている。特に、画素毎に発光素子と、該発光素子の発光を制御するトランジスタが設けられたアクティブマトリクス型の表示装置の開発が進められている。
【０００３】
アクティブマトリクス型の表示装置には、各画素への輝度情報の入力を電圧信号で行う手法と電流信号で行う手法のいずれかが主に用いられている。前者は電圧書き込み型、後者は電流書き込み型と呼ばれる。これらの構成及び駆動方法について、以下に詳しく説明する。
【０００４】
始めに、電圧書き込み型の画素の一例を図２６に示し、その構成及び駆動方法について説明する。各画素には、２つのＴＦＴ（選択ＴＦＴ３００１及び駆動ＴＦＴ３００４）と、保持容量３００７と、ＥＬ素子３００６とが設けられている。ここで、ＥＬ素子３００６の第１の電極３００６ａを画素電極と呼び、第２の電極３００６ｂを対向電極と呼ぶ。
【０００５】
上記画素の駆動方法について説明する。ゲート信号線３００２に入力される信号によって選択ＴＦＴ３００１がオンの状態になると、ソース信号線３００３に入力される映像信号の電圧によって、保持容量３００７に電荷が蓄積され、保持される。保持容量３００７に保持された電荷に応じた量の電流が、電源線３００５からＥＬ素子３００６に駆動ＴＦＴ３００４を介して流れ、ＥＬ素子３００６が発光する。
【０００６】
電圧書き込み型の画素において、ソース信号線３００３に入力される映像信号は、アナログ方式の場合と、デジタル方式の場合とがある。アナログ方式の映像信号を用いた場合の駆動をアナログ方式、デジタル方式の映像信号を用いた場合の駆動をデジタル方式と呼ぶ。
【０００７】
電圧書き込み型アナログ方式では、各画素の駆動ＴＦＴ３００４のゲート電圧（ゲート・ソース間電圧）は、アナログの映像信号によって制御される。そして該ゲート電圧に見合った値のドレイン電流がＥＬ素子３００６に流れることで、輝度を制御し、階調を表示している。このため、一般的に電圧書き込み型アナログ方式では、中間調を表示するために、ゲート電圧に対してドレイン電流の変化が大きな領域において、駆動ＴＦＴ３００４を動作させる。
【０００８】
一方、電圧書き込み型デジタル方式では、ＥＬ素子３００６を発光させるか否かをデジタルの映像信号により選択することで、ＥＬ素子の発光期間を制御し、階調を表示している。つまり駆動ＴＦＴ３００４は、スイッチとしての働きを担うことになる。このため一般的に電圧書き込み型デジタル方式では、ＥＬ素子３００６を発光させる際に、駆動ＴＦＴ３００４を線型領域、より詳しくは線型領域の中でも特にゲート電圧の絶対値が大きな領域で動作させる。
【０００９】
電圧書き込み型デジタル方式及び電圧書き込み型アナログ方式での、駆動ＴＦＴの動作領域について、図２７を用いて詳しく説明する。図２７（Ａ）は、簡単のため、図２６に示す画素のうち駆動ＴＦＴ３００４、電源線３００５及びＥＬ素子３００６のみを示した図である。図２７（Ｂ）における曲線３１０１ａ、曲線３１０１ｂそれぞれは、駆動ＴＦＴ３００４のゲート電圧Ｖｇｓに対するドレイン電流Ｉｄの値を示している。曲線３１０１ａに対して曲線３１０１ｂは、駆動ＴＦＴ３００４の閾値電圧が変化した場合の特性を示している。
【００１０】
電圧書き込み型アナログ方式では、駆動ＴＦＴ３００４は図中（１）で示した動作領域において動作する。動作領域（１）では、ゲート電圧Ｖgs1を印加したときに、駆動ＴＦＴ３００４の電流特性が３１０１ａから３１０１ｂへばらつくと、ドレイン電流がＩd1からＩd2へと変化する。つまり、電圧書き込み型アナログ方式は、駆動ＴＦＴ３００４の電流特性がばらつくとドレイン電流がばらつくため、ＥＬ素子３００６の輝度が画素間でばらつくという問題がある。
【００１１】
一方、電圧書き込み型デジタル方式における駆動ＴＦＴは図中（２）で示した動作領域において動作する。動作領域（２）は線型領域に相当する。線型領域で動作する駆動ＴＦＴ３００４は、同じゲート電圧Ｖgs2が印加されている場合には、移動度や閾値電圧等の特性のばらつきに起因したドレイン電流のばらつきは小さく、ほぼ一定の電流Ｉd3を流す。よって、駆動用ＴＦＴ３００４が動作領域（２）で動作する電圧書き込み型デジタル方式では、駆動ＴＦＴ３００４の電流特性が３１０１ａから３１０１ｂへばらついても、ＥＬ素子３００６を流れる電流がばらつきにくく、発光輝度のばらつきも抑えられる。
【００１２】
よって、駆動ＴＦＴ３００４の電流特性のばらつきに起因するＥＬ素子の輝度のバラツキは、電圧書き込み型アナログ方式よりも電圧書き込み型デジタル方式の方が小さいと言える。
【００１３】
次いで、電流書き込み型の画素の構成及び駆動方法について説明する。
【００１４】
電流書き込み型の表示装置では、ソース信号線より各画素に映像信号の電流（信号電流）が入力される。当該信号電流は、輝度情報に線型に対応する電流値を有する。当該入力された信号電流は、画素の有するＴＦＴのドレイン電流となる。当該ＴＦＴのゲート電圧を、画素の有する容量部において保持する。信号電流が入力されなくなった後も、該保持されたゲート電圧によってＴＦＴのドレイン電流が一定に保たれ、該ドレイン電流をＥＬ素子に入力することによりＥＬ素子が発光する。このように、電流書き込み型の表示装置では、前記信号電流の大きさを変化させることによってＥＬ素子に流れる電流を変化させ、ＥＬ素子の発光輝度を制御して階調を表現する。
【００１５】
以下に、電流書き込み型の画素の構成を２つ例示し、その構成と駆動方法についてより詳細に説明する。
【００１６】
【特許文献１】特表２００２−５１７８０６号公報
【非特許文献１】ＩＤＷ‘００ p235−p238:Active Matrix PolyLED Displays
【００１７】
図２８に、特許文献１や非特許文献１に記載されている画素の構成を示す。図２８に示す画素は、ＥＬ素子３３０６、選択ＴＦＴ３３０１、駆動ＴＦＴ３３０３、保持容量３３０５、保持ＴＦＴ３３０２、発光ＴＦＴ３３０４を有する。また、３３０７はソース信号線、３３０８は第１のゲート信号線、３３０９は第２のゲート信号線、３３１０は第３のゲート信号線、３３１１は電源線である。ソース信号線３３０７に入力する信号電流の電流値は、映像信号入力電流源３３１２により制御される。
【００１８】
図２８の画素の駆動方法について図２９を用いて説明する。なお、図２９において選択ＴＦＴ３３０１、保持ＴＦＴ３３０２及び発光ＴＦＴ３３０４は、スイッチとして図示する。
【００１９】
期間ＴＡ１において、選択ＴＦＴ３３０１及び保持ＴＦＴ３３０２がオンの状態となる。このとき、電源線３３１１が駆動ＴＦＴ３３０３及び保持容量３３０５を介してソース信号線３３０７と接続される。ソース信号線３３０７には、映像信号入力電流源３３１２によって定められた電流量ＩVideoが流れる。そのため時間が経過し定常状態となると、駆動ＴＦＴ３３０３のドレイン電流はＩVideoとなる。またドレイン電流ＩVideoに対応するゲート電圧は、保持容量３３０５に保持される。駆動ＴＦＴ３３０３のドレイン電流がＩVideoに定まった後、期間ＴＡ２が開始され、保持ＴＦＴ３３０２がオフの状態となる。
【００２０】
次に期間ＴＡ３が開始され、選択ＴＦＴ３３０１がオフの状態となる。更に期間ＴＡ４において、発光ＴＦＴ３３０４がオンの状態となると、信号電流ＩVideoが電源線３３１１より駆動ＴＦＴ３３０３を介してＥＬ素子３３０６に入力される。こうして、ＥＬ素子３３０６は信号電流ＩVideoに応じた輝度で発光する。図２８に示す画素では、信号電流ＩVideoをアナログ的に変化させることによって、階調を表現することができる。
【００２１】
上記の電流書き込み型の表示装置では、駆動ＴＦＴ３３０３のドレイン電流は、ソース信号線３３０７より入力される信号電流によって定められており、なおかつ駆動ＴＦＴ３３０３は飽和領域で動作する。そのため、駆動ＴＦＴ３３０３の特性にバラツキがあっても発光素子に一定のドレイン電流を流す様に、駆動ＴＦＴ３３０３のゲート電圧は自動的に変化する。こうして、電流書き込み型の表示装置では、ＴＦＴの特性がばらついてもＥＬ素子に流れる電流のばらつきを抑制することができる。その結果、発光輝度のばらつきを抑えることができる。
【００２２】
次に、電流書き込み型の画素の、図２８とは異なるもう１つの例について説明する。図３０（Ａ）に、下記特許文献２に記載されている画素を示す。
【００２３】
【特許文献２】特開２００１−１４７６５９号公報
【００２４】
図３０（Ａ）に示す画素は、ＥＬ素子２９０６、選択ＴＦＴ２９０１、駆動ＴＦＴ２９０３、カレントＴＦＴ２９０４、保持容量２９０５、保持ＴＦＴ２９０２、ソース信号線２９０７、第１のゲート信号線２９０８、第２のゲート信号線２９０９、電源線２９１１によって構成される。駆動ＴＦＴ２９０３とカレントＴＦＴ２９０４は同じ極性を有する必要がある。ここでは簡単のため、駆動ＴＦＴ２９０３とカレントＴＦＴ２９０４のＩd−Ｖgs特性（ドレイン電流とゲート・ソース間電圧の関係）が同じであると仮定する。また、ソース信号線２９０７に入力する信号電流の電流値は、映像信号入力電流源２９１２により制御される。
【００２５】
図３０（Ａ）に示した画素の駆動方法について、図３０（Ｂ）〜（Ｄ）を用いて説明する。なお、図３０（Ｂ）〜（Ｄ）において選択ＴＦＴ２９０１及び保持ＴＦＴ２９０２は、スイッチとして示す。
【００２６】
期間ＴＡ１において、選択ＴＦＴ２９０１及び保持ＴＦＴ２９０２がオンの状態となると、電源線２９１１は、カレントＴＦＴ２９０４、選択ＴＦＴ２９０１、保持ＴＦＴ２９０２及び保持容量２９０５を介してソース信号線２９０７と接続される。ソース信号線２９０７には、映像信号入力電流源２９１２によって定められた電流量ＩVideoが流れる。そのため十分に時間が経過し定常状態となるとカレントＴＦＴ２９０４のドレイン電流はＩVideoとなり、ドレイン電流ＩVideoに対応するゲート電圧が保持容量２９０５に保持される。
【００２７】
カレントＴＦＴ２９０４のドレイン電流がＩVideoに定まった後、期間ＴＡ２が開始され、保持ＴＦＴ２９０２がオフの状態となる。このとき駆動ＴＦＴ２９０３には、ＩVideoのドレイン電流が流れている。こうして信号電流ＩVideoが、電源線２９１１から駆動ＴＦＴ２９０３を介してＥＬ素子２９０６に入力される。ＥＬ素子２９０６は信号電流ＩVideoに応じた輝度で発光する。
【００２８】
次に期間ＴＡ３が開始されると、選択ＴＦＴ２９０１がオフの状態となる。選択ＴＦＴ２９０１がオフ状態となった後も、信号電流ＩVideoが、電源線２９１１から駆動ＴＦＴ２９０３を介してＥＬ素子２９０６に入力され続け、ＥＬ素子２９０６は発光し続ける。図３０（Ａ）に示した画素は、信号電流ＩVideoをアナログ的に変化させることによって、階調を表現することができる。
【００２９】
図３０（Ａ）に示した画素では、駆動ＴＦＴ２９０３は飽和領域で動作する。駆動ＴＦＴ２９０３のドレイン電流は、ソース信号線２９０７より入力される信号電流によって定められている。そのため、同じ画素内の駆動ＴＦＴ２９０３とカレントＴＦＴ２９０４の電流特性が揃っていれば、駆動ＴＦＴ２９０３の特性にバラツキがあっても発光素子に一定のドレイン電流を流し続ける様に、駆動ＴＦＴ２９０３のゲート電圧は自動的に変化する。
【発明の開示】
【発明が解決しようとする課題】
【００３０】
ＥＬ素子において、その両電極間の電圧と流れる電流量の関係（Ｉ−Ｖ特性）は、環境温度や経時劣化等の影響によって変化する。そのため、上述した電圧書き込み型デジタル方式のような駆動ＴＦＴを線型領域で動作させる表示装置では、ＥＬ素子の両電極間の電圧値が同じであっても、ＥＬ素子の両電極間を流れる電流量は変動してしまう。
【００３１】
図３１は、電圧書き込み型デジタル方式において、ＥＬ素子のＩ−Ｖ特性が劣化等により変化した場合の動作点の変化を示した図である。なお図３１において、図２６と同じ部分は同じ符号を付す。
【００３２】
図３１（Ａ）は、簡単のため、図２６における駆動ＴＦＴ３００４とＥＬ素子３００６のみを示した図である。駆動ＴＦＴ３００４のソース・ドレイン間電圧をＶdsで示す。ＥＬ素子３００６の両電極間の電圧をＶELで示す。ＥＬ素子３００６を流れる電流をIELで示す。電流IELは、駆動ＴＦＴ３００４のドレイン電流Ｉdに等しい。電源線３００５の電位をＶddで示す。また、ＥＬ素子３００６の対向電極の電位は０（Ｖ）とする。
【００３３】
図３１（Ｂ）において、３２０２ａは、劣化前のＥＬ素子３００６の電圧ＶELと、電流量IELの関係（Ｉ−Ｖ特性）を示す曲線である。一方、３２０２ｂは劣化後のＥＬ素子３００６のＩ−Ｖ特性を示す曲線である。３２０１は、図２７（Ｂ）におけるゲート電圧がＶgs2の場合の駆動ＴＦＴ３００４のソース・ドレイン間電圧Ｖdsとドレイン電流Ｉd（IEL）の関係を示す曲線である。駆動ＴＦＴ３００４及びＥＬ素子３００６の動作条件（動作点）は、この２つの曲線の交点によって定まる。つまり、図中に示す線型領域での曲線３２０２ａと曲線３２０１の交点３２０３ａによって、ＥＬ素子３００６の劣化前の駆動ＴＦＴ３００４及びＥＬ素子３００６の動作条件が定まる。また、図中に示す線型領域での曲線３２０２ｂと曲線３２０１の交点３２０３ｂによって、ＥＬ素子３００６の劣化後の駆動ＴＦＴ３００４及びＥＬ素子３００６の動作条件が定まる。動作点３２０３ａ及び３２０３ｂを比較する。
【００３４】
発光状態を選択された画素において、駆動ＴＦＴ３００４はオンの状態である。このときＥＬ素子３００６の両電極間の電圧はＶA1である。ＥＬ素子３００６が劣化しそのＩ−Ｖ特性が変化すると、ＥＬ素子３００６の両電極間の電圧がＶA1とほぼ同じであっても、流れる電流がＩEL1からＩEL2に変化する。つまり、各画素のＥＬ素子３００６の劣化の度合いにより、ＥＬ素子３００６に流れる電流がＩEL1からＩEL2に変化するため、発光輝度がバラついてしまう。
【００３５】
その結果、駆動ＴＦＴを線型領域で動作させるタイプの画素を有する表示装置では、画像の焼きつきが生じやすい。
【００３６】
一方、図２８や図３０に示した電流書き込み型の画素では、上記画像の焼きつきは低減される。これは、電流書き込み型の画素においては、駆動ＴＦＴは常にほぼ一定の電流を流すように動作するためである。
【００３７】
電流書き込み型の画素において、ＥＬ素子のＩ−Ｖ特性が劣化等によって変化した場合の動作点の変化について、図２８の画素を例に挙げ説明する。図３２は、電流書き込み型において、ＥＬ素子のＩ−Ｖ特性が劣化等により変化した場合の動作点の変化を示した図である。なお図３２において、図２８と同じ部分は同じ符号を付す。
【００３８】
図３２（Ａ）は、簡単のため、図２８における駆動ＴＦＴ３３０３とＥＬ素子３３０６のみを示した図である。駆動ＴＦＴ３３０３のソース・ドレイン間電圧をＶdsで示す。ＥＬ素子３３０６の陰極と陽極間の電圧をＶELで示す。ＥＬ素子３３０６を流れる電流をＩELで示す。電流ＩELは、駆動ＴＦＴ３３０３のドレイン電流Ｉdに等しい。電源線３３０５の電位をＶddで示す。また、ＥＬ素子３３０６の対向電極の電位は０（Ｖ）とする。
【００３９】
図３２（Ｂ）において、３７０１は駆動ＴＦＴ３３０３のソース・ドレイン間電圧とドレイン電流の関係を示す曲線である。３７０２ａは劣化前のＥＬ素子３３０６のＩ−Ｖ特性を示す曲線である。一方、３７０２ｂは劣化後のＥＬ素子３３０６のＩ−Ｖ特性を示す曲線である。ＥＬ素子３３０６の劣化前の駆動ＴＦＴ３３０３及びＥＬ素子３３０６の動作条件は、曲線３７０２ａと曲線３７０１の交点３７０３ａで定まる。ＥＬ素子３３０６の劣化後の駆動ＴＦＴ３３０３及びＥＬ素子３３０６の動作条件は、曲線３７０２ｂと曲線３７０１の交点３７０３ｂで定まる。ここで、動作点３７０３ａ及び３７０３ｂを比較する。
【００４０】
電流書き込み型の画素では、駆動ＴＦＴ３３０３は飽和領域で動作している。ＥＬ素子３３０６の劣化前後において、ＥＬ素子３３０６の両電極間の電圧はＶB1からＶB2に変化するが、ＥＬ素子３３０６を流れる電流はほぼ一定のＩEL1に保たれる。こうしてＥＬ素子３３０６の劣化に対しても、ＥＬ素子３３０６に流れる電流はほぼ一定に保たれる。よって画像の焼きつきの問題は低減される。
【００４１】
しかし、従来の電流書き込み型の駆動方法では、信号電流に応じた電荷を各画素の保持容量に保持する必要がある。保持容量に所定の電荷を保持する動作は、当該信号電流を流す配線の交差容量等のために、信号電流が小さな場合ほど長い時間を必要とする。そのため、信号電流の素早い書き込みが困難である。また信号電流が小さな場合は、信号電流の書き込みが行われる画素と同じソース信号線に接続された複数の画素から生じる漏れ電流等のノイズの影響が大きい。そのため、正確な輝度で画素を発光させることができない危険性が高い。
【００４２】
また図３０に示した画素に代表されるカレントミラー回路を有する画素では、カレントミラー回路を構成する１対のＴＦＴの電流特性が揃うことが望ましい。しかし実際には、これらの対となるＴＦＴの電流特性を完全に揃えることは難しく、ばらつきが生じてしまう。
【００４３】
図３０に示す画素において、駆動ＴＦＴ２９０３とカレントＴＦＴ２９０４の閾値がそれぞれＶtha、Ｖthbであるとする。両トランジスタの閾値Ｖtha、Ｖthbがばらついて、Ｖthaの絶対値｜Ｖtha｜が、Ｖthbの絶対値｜Ｖthb｜より小さくなってしまったときに、黒表示を行う場合について考察する。カレントＴＦＴ２９０４を流れるドレイン電流は、映像信号入力電流源２９１２によって定められた電流値ＩVideoに相当し、０であるとする。しかし、カレントＴＦＴ２９０４にドレイン電流が流れなくても、保持容量２９０５には｜Ｖthb｜よりやや小さい程度の電圧が保持されている可能性がある。ここで｜Ｖthb｜＞｜Ｖtha｜であるため、駆動ＴＦＴ２９０３のドレイン電流は０ではない可能性がある。こうして黒表示を行う場合においても、駆動ＴＦＴ２９０３にはドレイン電流が流れＥＬ素子２９０６が発光してしまう危険性があり、コントラストが低下するという問題が生じる。
【００４４】
更に、従来の電流書き込み型の表示装置では、各画素に信号電流を入力する映像信号入力電流源は列毎（画素列毎）に設けられる。それら全ての映像信号入力電流源の電流特性を揃えて、且つ、出力する電流値をアナログ的に正確に変化させる必要がある。しかしながら、多結晶半導体などを用いたトランジスタでは、トランジスタの特性のばらつきが大きいため、電流特性の揃った映像信号入力電流源を作製するのは困難である。よって従来の電流書き込み型の表示装置では、映像信号入力電流源は単結晶ＩＣ基板上に作製される。一方、画素が形成される基板は、コスト等の面からガラス等の絶縁基板上に作製されるのが一般的である。そこで、画素が形成された基板上に、映像信号入力電流源が作製された単結晶ＩＣ基板を貼り付ける必要がある。このような構成の表示装置は、コストが高い、単結晶ＩＣ基板の貼り付けの際に必要となる面積が大きく額縁の面積を小さくすることができない等の問題がある。
【００４５】
上述の実情を鑑み、本発明は、経時劣化の影響を受けずに一定の輝度で発光素子を発光させることができる表示装置及びその駆動方法の提供を課題とする。また本発明は、正確な階調表現が可能で、また、各画素に対する映像信号の書き込みを高速化することが可能で、且つ、漏れ電流等のノイズの影響を抑制した表示装置及びその駆動方法を提供する。さらに本発明は、低コストで、且つ、額縁面積を小さくして小型化を実現した表示装置及びその駆動方法の提供を課題とする。
【課題を解決するための手段】
【００４６】
本発明は上記課題を解決するために以下の手段を講じた。
【００４７】
まず本発明の概要について説明する。本発明の表示装置の有する各画素は、複数のスイッチ部と複数の電流源回路とを有する。１つのスイッチ部と１つの電流源回路はペアになって動作する。以下、１つのスイッチ部と１つの電流源回路の組をペアと呼ぶ。そのペアは１画素中に複数組存在する。
【００４８】
複数のスイッチ部の各々は、デジタルの映像信号によってオン・オフが選択される。スイッチ部がオン（導通状態）になると、該スイッチ部に対応する電流源回路から発光素子に電流が供給され、発光素子は発光する。１つの電流源回路から発光素子に供給される電流は一定である。キルヒホッフの電流法則に従い、発光素子に流れる電流値は、導通状態のスイッチ部に対応する全ての電流源回路から発光素子にそれぞれ供給される電流を加算した値に相当する。本発明の画素は、複数のスイッチ部のうちどのスイッチ部を導通状態とするかによって、発光素子に流れる電流値を変化させ、階調を表現することができる。一方、電流源回路は、常にある一定の電流を出力するように設定される。そのため、発光素子に流れる電流のばらつきを防ぐことができる。
【００４９】
本発明の画素の構成及びその動作について、本発明の表示装置の画素の構成を模式的に示した図１を用いて説明する。図１において、画素は、２つの電流源回路（図１中、電流源回路ａ、電流源回路ｂ）と、２つのスイッチ部（図１中、スイッチ部ａ、スイッチ部ｂ）と、発光素子とを有する。なお、図１では１画素中にスイッチ部と電流源回路のペアが２組ある画素を例示したが、１画素中のペアの数は任意の数とすることができる。
【００５０】
スイッチ部（スイッチ部ａ、スイッチ部ｂ）は、入力端子と出力端子を有する。デジタルの映像信号によって、スイッチ部の入力端子と出力端子間の導通・非導通が制御される。スイッチ部の入力端子と出力端子間が導通の状態にあることをスイッチ部がオンすると呼ぶ。また、スイッチ部の入力端子と出力端子間が非導通の状態にあることをスイッチ部をオフすると呼ぶ。各スイッチ部は、対応するデジタル映像信号によってオン・オフが制御される。
【００５１】
電流源回路（電流源回路ａ、電流源回路ｂ）は、入力端子と出力端子とを有し、入力端子と出力端子の間に一定電流を流す機能を有する。電流源回路ａは、制御信号ａにより、一定の電流Ｉaを流すように制御されている。また電流源回路ｂは、制御信号ｂにより、一定の電流Ｉbを流すように制御されている。当該制御信号は、映像信号とは異なる信号であっても良い。また制御信号は、電流信号であってもよいし電圧信号であってもよい。このように制御信号によって電流源回路を流れる電流を定める動作を、電流源回路の設定動作もしくは画素の設定動作と呼ぶ。電流源回路の設定動作を行うタイミングは、スイッチ部の動作と同期していても、非同期であってもよく、任意のタイミングで設定することができる。また設定動作は、１つの電流源回路に対してのみ行ない、設定動作を行なった電流源回路の情報を、他の電流源回路と共有させるようにしても良い。電流源回路の設定動作により、電流源回路が出力する電流のばらつきを抑制することができる。
【００５２】
例えば、電流源回路に入力される制御信号を電流信号とした場合の本発明の表示装置の画素の例を挙げる。画素は、制御電流が供給され、前記制御電流に対応した一定電流を出力電流とする複数の電流源回路と、デジタルの映像信号によって、前記複数の電流源回路各々から発光素子への前記出力電流の入力を選択する複数のスイッチ部とを有する。
【００５３】
または、前記複数の電流源回路それぞれは、トランジスタと、前記トランジスタのドレイン電流として前記制御電流を選択的に入力する第１の手段と、前記トランジスタのゲート電圧を保持する第２の手段と、前記トランジスタのゲートとドレインの接続を選択する第３の手段と、前記保持されたゲート電圧に対応する前記トランジスタのドレイン電流を前記出力電流とする第４の手段とを有する構成であってもよい。
【００５４】
または、前記複数の電流源回路のうち１つは、第１のトランジスタと、前記第１のトランジスタのドレイン電流として前記制御電流を選択的に入力する第１の手段と、前記第１のトランジスタのゲート電圧を保持する第２の手段と、前記第１のトランジスタのゲートとドレインの接続を選択する第３の手段と、前記保持されたゲート電圧に対応する前記第１のトランジスタのドレイン電流を前記出力電流とする第４の手段とを有し、前記複数の電流源回路のうち別の１つは、第２のトランジスタ及び第３のトランジスタと、前記第２のトランジスタのドレイン電流として前記制御電流を選択的に入力する第５の手段と、前記第２のトランジスタのゲート電圧を保持する第６の手段と、前記第２のトランジスタのゲートとドレインの接続を選択する第７の手段と、前記保持された第２のトランジスタのゲート電圧をゲート電圧とした前記第３のトランジスタのドレイン電流を前記出力電流とする第８の手段とを有する構成であってもよい。
【００５５】
または、前記複数の電流源回路のうち１つは、第１のトランジスタと、前記第１のトランジスタのドレイン電流として前記制御電流を選択的に入力する第１の手段と、前記第１のトランジスタのゲート電圧を保持する第２の手段と、前記第１のトランジスタのゲートとドレインの接続を選択する第３の手段と、前記保持されたゲート電圧に対応する前記第１のトランジスタのドレイン電流を前記出力電流とする第４の手段とを有し、前記複数の電流源回路のうち別の１つは、第２のトランジスタ及び、前記第２のトランジスタと直列に接続された第３のトランジスタと、前記第２のトランジスタのドレイン電流として前記制御電流を選択的に入力する第５の手段と、前記第２のトランジスタのゲート電圧を保持する第６の手段と、前記第２のトランジスタのゲートとドレインの接続を選択する第７の手段と、前記保持された第２のトランジスタのゲート電圧の一部をゲート電圧とする前記第３のトランジスタのドレイン電流を前記出力電流とする第８の手段とを有する構成であってもよい。
【００５６】
発光素子とは、その両電極間に流れる電流量によって輝度が変化する素子を意味する。発光素子としては、ＥＬ（エレクトロルミネッセンス）素子や、ＦＥ（Field Emission）素子等が挙げられる。ただし、発光素子のかわりに、電流や電圧などによって、状態を制御する任意の素子を用いた場合にも、本発明を応用することが可能である。
【００５７】
発光素子の２つの電極（陽極と陰極）のうち、一方の電極（第１の電極）は、スイッチ部ａ及び電流源回路ａを順に介して電源線に電気的に接続される。さらに当該第１の電極は、スイッチ部ｂ及び電流源回路ｂを順に介して電源線に電気的に接続される。なお、スイッチ部ａがオフになった際、電流源回路ａによって定まる電流が発光素子間に流れないようにし、且つ、スイッチ部ｂがオフになった際、電流源回路ｂによって定まる電流が発光素子間に流れないようにする回路構成であれば、図１の回路構成に限定されない。
【００５８】
本発明では、１つの電流源回路と１つのスイッチ部とはペアとなっており、それらは直列に接続されている。図１の画素では、そのようなペアが２組あり、２組のペアは互いに並列に接続されている。
【００５９】
次いで、図１に示した画素の動作について説明する。
【００６０】
図１に示すように、２つのスイッチ部と２つの電流源回路とを有する画素では、発光素子に入力される電流の経路は全部で３通り存在する。１つ目の経路は、２つのうちいずれか一方の電流源回路から供給される電流が発光素子に入力される経路である。２つ目の経路は、１つ目の経路において電流を供給した電流源回路と異なるもう一方の電流源回路から供給される電流が発光素子に入力される経路である。３つ目の経路は、２つの電流源回路から供給される電流が、共に発光素子に入力される経路である。３つ目の経路の場合、各電流源回路から供給される電流を加算した電流が、発光素子に供給されることになる。
【００６１】
より具体的に説明すると、１つ目の経路は、電流源回路ａを流れる電流Ｉaのみ発光素子に入力される経路である。この経路は、デジタルの映像信号ａ及びデジタルの映像信号ｂによって、スイッチ部ａがオン、スイッチ部ｂがオフとなった場合に選択される。２つ目の経路は、電流源回路ｂを流れる電流Ｉbのみ発光素子に入力される経路である。この経路は、デジタルの映像信号ａ及びデジタルの映像信号ｂによって、スイッチ部ａがオフ、スイッチ部ｂがオンとなった場合に選択される。３つ目の経路は、電流源回路ａを流れる電流Ｉaと電流源回路ｂを流れる電流Ｉbとを加算した電流Ｉa＋Ｉbが、発光素子に入力される経路である。この経路は、デジタルの映像信号ａ及びデジタルの映像信号ｂによって、スイッチ部ａおよびスイッチ部ｂが両方ともオンとなった場合に選択される。即ち、デジタルの映像信号ａ及びデジタルの映像信号ｂによって電流Ｉa＋Ｉbが発光素子に流れるようになるため、画素はデジタル/アナログ変換と同様の動作を行っていることになる。
【００６２】
続いて、本発明の表示装置における階調表現のための基本的な手法について説明する。まず、電流源回路の設定動作によって各電流源回路を流れる一定の電流が適宜定められる。各画素が有する複数の電流源回路は、電流源回路毎に異なる電流値を設定することが可能である。発光素子は流れる電流量（電流密度）に応じた輝度で発光するので、どの電流源回路から電流を供給するか制御することによって、発光素子の輝度を設定することができる。ゆえに、発光素子に入力される電流の経路を選択することによって、発光素子の輝度を複数の輝度レベルから選択することができる。こうして、各画素の発光素子の輝度をデジタルの映像信号によって、複数の輝度レベルから選択する（以下、各発光状態を選択するという）ことができる。なお、デジタルの映像信号によって全てのスイッチ部をオフにした場合、発光素子に電流が入力されないため、輝度をゼロとする（以下、非発光状態を選択するという）ことができる。こうして、各画素の発光素子の輝度を変化させ階調を表現することができる。
【００６３】
しかし、上述の方法だけでは階調数が少ない場合がある。そこで多階調化を図るために、他の階調方式と組み合わせることもできる。その方式には大きく分けて２つある。
【００６４】
１つ目は時間階調方式と組み合わせる手法である。時間階調方式は、１フレーム期間内に発光する期間を制御することによって、階調を表現する方法である。１フレーム期間とは１画面分の画像を表示する期間に相当する。具体的には、１フレーム期間を複数のサブフレーム期間に分割し、サブフレーム期間毎に各画素の発光状態または非発光状態を選択する。こうして、画素の発光した期間及び発光輝度の組み合わせによって、階調を表現する。２つ目は、面積階調方式と組み合わせる手法である。面積階調方式は、１画素中の発光する部分の面積を変化させることによって、階調を表現する方法である。例えば、各画素を複数のサブ画素によって構成する。ここで、各サブ画素の構成は上述した本発明の表示装置の画素構成と同じである。各サブ画素において、発光状態または非発光状態を選択する。こうして、画素の発光する部分の面積及び発光輝度の組み合わせによって、階調を表現する。なお、時間階調方式と組み合わせる手法と面積階調方式と組み合わせる手法とを、組み合わせてもよい。
【００６５】
次いで、上述の階調表示の手法において、輝度ばらつきを更に低減するのに有効な手法を示す。これは、例えばノイズなどによって、画素間において同じ階調を表現する場合にも輝度がばらついてしまう場合に有効な手法である。
【００６６】
各画素の有する複数の電流源回路のうち２つ以上の各電流源回路が、互いに同じ一定の電流を出力するように設定する。そして、同じ階調を表現する際に、同じ一定の電流を出力する電流源回路を使い分ける。このようにすれば、仮に電流源回路の出力電流がばらついても、発光素子に流れる電流は時間的に平均化される。そのため、各画素間の電流源回路の出力電流のばらつきによる輝度のばらつきを視覚的に低減することができる。
【００６７】
本発明では、画像表示を行う際に発光素子に流れる電流は所定の一定電流に保たれるため、発光素子を劣化等による電流特性の変化によらず一定の輝度で発光させることができる。デジタルの映像信号でスイッチ部のオン・オフ状態を選択することによって各画素の各発光状態または非発光状態を選択するので、画素への映像信号の書き込みを速くすることができる。映像信号により非発光状態が選択された画素においては、スイッチ部によって発光素子に入力される電流は完全に遮断されるので、正確な階調を表現することができる。つまり、漏れ電流によって起こる、黒表示をする際のコントラスト低下の問題を解消することができる。また本発明は、電流源回路を流れる一定電流の電流値をある程度大きく設定することができるため、小さな信号電流を書き込む際に生じるノイズの影響を低減することができる。さらに本発明の表示装置は、各画素に配置した電流源回路を流れる電流の値を変化させるための駆動回路は必要無く、単結晶ＩＣ基板等の別基板上に作製された外付けの駆動回路は必要ないため、低コスト化及び小型化を実現することができる。
【発明の効果】
【００６８】
本発明の表示装置では、画像表示を行う際に発光素子を流れる電流は所定の一定電流に保たれるため、発光素子を劣化等による電流特性の変化によらず一定の輝度で発光させることが可能である。また、デジタルの映像信号でスイッチ部のオン・オフ状態を選択することによって、各画素の各発光状態または非発光状態を選択する。そのため、画素への映像信号の書き込みを速くすることができる。更に、映像信号により非発光状態が選択された画素においては、スイッチ部によって発光素子に入力される電流は完全に遮断されるので、正確な階調表現が可能である。
【００６９】
従来の電流書き込み型アナログ方式の画素構成では、画素に入力する電流を輝度に応じて小さくする必要があった。そのため、ノイズの影響が大きいという問題があった。一方、本発明の表示装置の画素構成では、電流源回路を流れる一定電流の電流値をある程度大きく設定すれば、ノイズの影響を低減することができる。
【００７０】
また、発光素子を、劣化等による電流特性の変化によらず一定の輝度で発光させることが可能で、且つ、各画素への信号の書き込み速度が速く、正確な階調が表現可能で、また、低コストで、小型化可能な表示装置及びその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００７１】
（実施の形態１）
本発明の実施の形態について、図２を用いて説明する。本実施の形態では、１画素にペアが２つある場合について説明する。
【００７２】
図２（Ａ）において、各画素１００は、スイッチ部１０１ａ、１０１ｂ、電流源回路１０２ａ、１０２ｂ、発光素子１０６、映像信号入力線Ｓａ、Ｓｂ、走査線Ｇａ、Ｇｂ、電源線Ｗを有する。スイッチ部１０１ａと電流源回路１０２ａは直列に接続され、１つのペアを形成する。スイッチ部１０１ｂと電流源回路１０２ｂが直列に接続され、１つのペアを形成する。この２つのペアが並列に接続されている。また、この２つの並列な回路は、発光素子１０６と直列に接続されている。
【００７３】
図２に示す画素には２つのペアが設けられているが、以下、スイッチ部１０１ａと電流源回路１０２ａのペアに注目し、該電流源回路１０２ａと該スイッチ部１０１ａの構成について図２を用いて説明する。
【００７４】
まず、電流源回路１０２ａについて、図２（Ａ）を用いて説明する。図２（Ａ）において、電流源回路１０２ａは、円と円の中の矢印とによって示される。矢印の向きに正の電流が流れると定義する。また端子Ａの電位は、端子Ｂの電位より高いと定義する。次いで、電流源回路１０２ａの詳しい構成について、図２（Ｂ）を用いて説明する。電流源回路１０２ａは、電流源トランジスタ１１２、電流源容量１１１を有する。なお、電流源容量１１１は、電流源トランジスタ１１２のゲート容量等を用いることにより、省略することも可能である。ゲート容量とは、トランジスタのゲートとチャネルの間で形成される容量とする。電流源トランジスタ１１２のドレイン電流は、電流源回路１０２ａの出力電流となる。電流源容量１１１は、電流源トランジスタ１１２のゲート電位を保持する。
【００７５】
電流源トランジスタ１１２のソース端子およびドレイン端子の一方は、端子Ａと電気的に接続され、もう一方は端子Ｂと電気的に接続される。また電流源トランジスタ１１２のゲート電極は、電流源容量１１１の一方の電極に電気的に接続されている。電流源容量１１１のもう一方の電極は、端子Ａ'に電気的に接続されている。なお、電流源回路１０２ａを構成する電流源トランジスタ１１２は、Ｎチャネル型でもＰチャネル型でもよい。
【００７６】
電流源トランジスタ１１２としてＰチャネル型トランジスタを用いる場合には、そのソース端子は端子Ａと電気的に接続され、ドレイン端子は端子Ｂと電気的に接続される。また、電流源トランジスタ１１２のゲートとソース間の電圧を保持させるため、端子Ａ'は、電流源トランジスタ１１２のソース端子と電気的に接続されることが望ましい。よって、端子Ａ'は端子Ａと電気的に接続されることが望ましい。
【００７７】
一方、電流源トランジスタ１１２としてＮチャネル型トランジスタを用いる場合には、電流源トランジスタ１１２のドレイン端子は端子Ａと電気的に接続され、ソース端子は端子Ｂと電気的に接続される。また、電流源トランジスタ１１２のゲートとソース間の電圧を保持させるため、端子Ａ'は、電流源トランジスタ１１２のソース端子と電気的に接続されることが望ましい。よって、端子Ａ'は端子Ｂと電気的に接続されることが望ましい。
【００７８】
なお、電流源トランジスタ１１２としてＰチャネル型トランジスタを用いる場合もＮチャネル型トランジスタを用いる場合も、端子Ａ'は、電流源トランジスタ１１２のゲート電極の電位を保持できる様に接続されていれば良い。よって、端子Ａ'は、少なくとも所定の期間は一定の電位に保たれた配線に接続されていてもよい。ここでいう一定の時間とは、電流源回路が電流を出力する期間、及び、電流源回路の出力する電流を定める制御電流が電流源回路に入力される期間である。
【００７９】
なお実施の形態１では、電流源トランジスタ１１２として、Ｐチャネル型トランジスタを用いる場合について説明する。
【００８０】
続いて、スイッチ部１０１ａについて、図２（Ａ）を用いて説明する。スイッチ部１０１ａは、端子Ｃと端子Ｄを有する。デジタルの映像信号によって、端子Ｃと端子Ｄの間の導通・非導通状態が選択される。端子Ｃと端子Ｄの間の導通・非導通状態を選択することによって、発光素子１０６に流す電流を変化させる。ここで、スイッチ部１０１ａをオンするとは、端子Ｃと端子Ｄの間の導通状態を選択することをいう。スイッチ部１０１ａをオフするとは、端子Ｃと端子Ｄ間の非導通状態を選択することをいう。次いで、スイッチ部１０１ａの詳しい構成について、図２（Ｃ）を用いて説明する。スイッチ部１０１ａは、第１のスイッチ１８１、第２のスイッチ１８２及び保持手段１８３を有する。
【００８１】
図２（Ｃ）において、第１のスイッチ１８１は、制御端子ｒと、端子ｅと、端子ｆとを有する。第１のスイッチ１８１では、制御端子ｒに入力される信号によって、端子ｅと端子ｆの間における導通・非導通状態が選択される。ここで、端子ｅと端子ｆ間が導通状態となる場合は、第１のスイッチ１８１がオンすると呼ぶ。また、端子ｅと端子ｆ間が非導通状態となる場合は、第１のスイッチ１８１がオフすると呼ぶ。第２のスイッチ１８２についても同様である。
【００８２】
前記第１のスイッチ１８１は、画素へのデジタルの映像信号の入力を制御する。つまり、走査線Ｇａの信号を第１のスイッチ１８１の制御端子ｒに入力して、第１のスイッチ１８１のオン・オフが選択される。
【００８３】
第１のスイッチ１８１がオンすると、映像信号入力線Ｓａから画素にデジタルの映像信号が入力される。画素に入力されたデジタルの映像信号は、保持手段１８３によって保持される。なお、保持手段１８３は、第２のスイッチ１８２を構成するトランジスタのゲート容量などを利用することにより、省略することが可能である。また、画素に入力されたデジタルの映像信号は、第２のスイッチ１８２の制御端子ｒに入力される。こうして、第２のスイッチ１８２のオン・オフが選択される。第２のスイッチ１８２がオンすると、端子Ｃと端子Ｄ間が導通状態となり、電流源回路１０２ａから発光素子１０６に電流が供給される。第１のスイッチ１８１がオフした後も、保持手段１８３にはデジタルの映像信号が保持され続け、第２のスイッチ１８２はオン状態を維持する。
【００８４】
次いで、発光素子１０６の構成について説明する。発光素子１０６は２つの電極（陽極および陰極）を有する。発光素子１０６は、２つの電極間に流れる電流に応じた輝度で発光する。発光素子１０６の２つの電極のうち、一方は電源基準線（図示せず）に電気的に接続される。電源基準線によって電位Ｖcomが与えられている電極を対向電極１０６ｂと呼び、もう一方の電極を画素電極１０６ａと呼ぶ。
【００８５】
発光素子として、エレクトロルミネッセンスを利用したＥＬ素子が注目されている。ＥＬ素子は、陽極と、陰極と、陽極と陰極に間に挟まれたＥＬ層とを有する構成である。陽極と陰極間に電圧を印加することによって、ＥＬ素子は発光する。ＥＬ層は有機物によって形成されていても良いし、無機物によって形成されていても良い。また、有機物と無機物の両方より形成されていてもよい。また、ＥＬ素子は１重項励起子からの発光（蛍光）を利用するものと、３重項励起子からの発光（燐光）を利用するものの一方、又は両方を含むものとする。
【００８６】
続いて、画素の構成要素の接続関係について図２（Ａ）を用いて説明する。再び、スイッチ部１０１ａと電流源回路１０２ａのペアに注目する。端子Ａは電源線Ｗに電気的に接続され、端子Ｂは端子Ｃに電気的に接続され、端子Ｄは発光素子１０６の画素電極１０６ａに電気的に接続される。発光素子には、画素電極１０６ａから対向電極１０６ｂの方向に電流が流れる。画素電極１０６ａは陽極であり、対向電極１０６ｂは陰極である。電源線Ｗの電位は、電位Ｖcomより高く設定される。
【００８７】
なお画素の構成要素の接続関係は、図２（Ａ）に図示した構成に限定されない。スイッチ部１０１ａと電流源回路１０２ａは直列に接続されていればよい。また、発光素子１０６の陽極と陰極が反転した構成であってもよい。つまり、画素電極１０６ａが陰極、対向電極１０６ｂが陽極となった構成であってもよい。なお、端子Ａから端子Ｂに正の電流が流れると定義したため、画素電極１０６ａが陰極、対向電極１０６ｂが陽極となった構成では、端子Ａと端子Ｂが入れ替わった構成となる。即ち、端子Ａがスイッチ部１０１ａの端子Ｃと電気的に接続され、端子Ｂが電源線Ｗと電気的に接続された構成となる。電源線Ｗの電位は、電位Ｖcomより低く設定される。
【００８８】
なお本実施の形態では、各画素には２つのペアが設けられる。各ペアの構成は上記のとおりであるが、これらのペアの接続は、次の点を考慮する必要がある。それは、電流源回路１０２ａと電流源回路１０２ｂの各電流源回路から供給される電流の総和が発光素子に入力されるようにする点、つまり、２つのペアは並列に接続され、更に発光素子と直列に接続される点である。なお、電流源回路１０２ａの電流を流す方向と電流源回路１０２ｂの電流を流す方向とは、同じ方向であることが望ましい。つまり、電流源回路１０２ａを流れる正の電流と電流源回路１０２ｂを流れる正の電流との加算が、発光素子に流れることが望ましい。このようにすると、画素においてデジタル/アナログ変換と同様の動作を行うことができる。
【００８９】
次いで、画素の動作の概要について説明する。デジタルの映像信号によって、端子Ｃと端子Ｄ間の導通・非導通状態が選択される。電流源回路は一定の電流を流すように設定されている。電流源回路から供給される電流は、端子Ｃと端子Ｄ間の導通状態となったスイッチ部を介して、発光素子に入力される。なお、１つのデジタルの映像信号は、１つのスイッチ部を制御する。従って、複数のペアでは、複数のスイッチ部があるため、各々に対応したデジタルの映像信号によって複数のスイッチ部が制御される。複数のスイッチ部のうち、どのスイッチ部がオンとなるかによって、発光素子に流れる電流値が異なる。こうして、発光素子に流れる電流を変化させて、階調を表現し、画像表示を行う。
【００９０】
続いて、上述の画素の動作についてより詳細に説明する。説明では、スイッチ部１０１ａと電流源回路１０２ａのペアを例に挙げ、その動作について説明する。
【００９１】
まず、スイッチ部１０１ａの動作について説明する。スイッチ部１０１ａには、走査線Ｇａから行選択信号が入力される。行選択信号は、画素にデジタルの映像信号を入力するタイミングを制御する信号である。また、走査線Ｇａが選択されているときに、デジタルの映像信号は映像信号入力線Ｓａから画素に入力される。つまりオン状態となった第１のスイッチ１８１を介して、デジタルの映像信号は第２のスイッチ１８２に入力される。第２のスイッチ１８２のオン又はオフ状態は、該デジタルの映像信号によって選択される。また、保持手段１８３によってデジタルの映像信号は保持されるため、第２のスイッチ１８２のオン又はオフ状態は維持される。
【００９２】
次いで電流源回路１０２ａの動作について説明する。特に、制御信号が入力された際の電流源回路１０２ａの動作について説明する。制御信号によって、電流源トランジスタ１１２のドレイン電流が定まる。電流源トランジスタ１１２のゲート電圧は電流源容量１１１によって保持される。電流源トランジスタ１１２は飽和領域で動作する。飽和領域で動作するトランジスタは、ゲート電圧が同じであれば、ドレイン・ソース間電圧が変わってもドレイン電流は一定に保たれる。従って、電流源トランジスタ１１２は一定の電流を出力する。このようにして、電流源回路１０２ａは制御信号によって定まる一定の電流を流す。電流源回路１０２ａの一定の出力電流は発光素子に入力される。一旦、画素の設定動作を行った後は、電流源容量１１１の放電に応じて画素の設定動作を繰り返す。
【００９３】
各ペアの動作は上記のとおりである。なお、本発明の表示装置において、画素の有する各ペアのスイッチ部に入力されるデジタルの映像信号は、同じでも異なっていてもよい。また、各ペアの電流源回路に入力される制御信号は同じでも異なっていてもよい。
【００９４】
（実施の形態２）
本実施の形態では、本発明の表示装置において、画素の有する各ペアのスイッチ部の具体的な構成例を示す。また、そのスイッチ部を有する画素の動作について説明する。
【００９５】
スイッチ部の構成例を、図３に示す。スイッチ部１０１は、選択トランジスタ３０１、駆動トランジスタ３０２、消去トランジスタ３０４と、保持容量３０３とを有する。なお、保持容量３０３は、駆動トランジスタ３０２のゲート容量などを用いることにより省略することも可能である。スイッチ部１０１を構成するトランジスタは、単結晶トランジスタでも、多結晶トランジスタでも、非晶質トランジスタでもよい。また、ＳＯＩトランジスタでもよい。バイポーラトランジスタでもよい。有機物、例えばカーボンナノチューブを用いたトランジスタでもよい。
【００９６】
選択トランジスタ３０１のゲート電極は走査線Ｇに接続されている。選択トランジスタ３０１のソース端子とドレイン端子の一方は、映像信号入力線Ｓに接続されて、もう一方は駆動トランジスタ３０２のゲート電極に接続されている。駆動トランジスタ３０２のソース端子とドレイン端子の一方は、端子Ｃに接続され、もう一方は端子Ｄに接続されている。保持容量３０３の一方の電極は、駆動トランジスタ３０２のゲート電極に接続され、もう一方の電極は配線Ｗcoに接続されている。なお保持容量３０３は駆動トランジスタ３０２のゲート電位を保持できればよい。よって、図３において保持容量３０３の電極のうち配線Ｗcoに接続された電極は、配線Ｗco以外の、少なくともある一定期間中は電圧が一定である配線に接続されていてもよい。消去トランジスタ３０４のゲート電極は、消去用信号線ＲＧに接続される。消去トランジスタ３０４のソース端子とドレイン端子の一方は、駆動トランジスタ３０２のゲート電極に接続され、もう一方は配線Ｗcoに接続されている。なお、消去トランジスタ３０４をオンすることによって、駆動トランジスタ３０２がオフすればよいので、配線Ｗco以外に接続していてもよい。
【００９７】
次いで、このスイッチ部１０１の基本的な動作について、図３を参照して説明する。消去トランジスタ３０４が非導通の状態で、走査線Ｇに入力される行選択信号によって選択トランジスタ３０１がオン状態となると、映像信号入力線Ｓよりデジタルの映像信号は駆動トランジスタ３０２のゲート電極に入力される。入力されたデジタルの映像信号の電圧は保持容量３０３において保持される。入力されたデジタルの映像信号によって、駆動トランジスタ３０２のオン・オフが選択され、スイッチ部１０１の端子Ｃと端子Ｄ間の導通・非導通状態が選択される。次に、消去トランジスタ３０４がオンになると、保持容量３０３に保持された電荷が放電され、駆動トランジスタ３０２はオフ状態となり、スイッチ部１０１の端子Ｃと端子Ｄ間は非導通状態となる。なお、上記動作において、選択トランジスタ３０１、駆動トランジスタ３０２、消去トランジスタ３０４は、単なるスイッチとして働く。よって、これらのトランジスタは、オン状態において線型領域で動作する。
【００９８】
なお、駆動トランジスタ３０２は、飽和領域で動作させてもよい。駆動トランジスタ３０２を飽和領域で動作させることによって、電流源トランジスタ１１２の飽和領域特性を補うことが可能である。ここで、飽和領域特性とは、ソース・ドレイン端子間電圧に対してドレイン電流が一定に保たれる特性を示すものとする。また、飽和領域特性を補うとは、飽和領域で動作する電流源トランジスタ１１２においても、ソース・ドレイン端子間電圧が増加するに従ってドレイン電流が増加してしまうのを抑制することを意味する。なお、上記効果を得るためには、駆動トランジスタ３０２と電流源トランジスタ１１２は同極性でなくてはならない。
【００９９】
上記の飽和領域特性を補う効果について以下に説明する。例えば、電流源トランジスタ１１２のソース・ドレイン端子間電圧が増加する場合に注目する。電流源トランジスタ１１２と駆動トランジスタ３０２は直列に接続されている。よって、電流源トランジスタ１１２のソース・ドレイン端子間電圧の変化によって、駆動トランジスタ３０２のソース端子の電位が変化する。電流源トランジスタ１１２のソース・ドレイン端子間電圧が増加すると、駆動トランジスタ３０２のソース・ゲート間電圧の絶対値は小さくなる。すると、駆動トランジスタ３０２のＩ―Ｖ曲線が変化する。この変化の方向は、ドレイン電流が減少する方向である。こうして、駆動トランジスタ３０２に直列に接続された電流源トランジスタ１１２のドレイン電流は減少する。同様に、電流源トランジスタのソース・ドレイン端子間電圧が減少すると、電流源トランジスタのドレイン電流は増加する。このようにして、電流源トランジスタを流れる電流を一定に保つような効果が得られる。
【０１００】
なお、１つのペアのスイッチ部に注目しその基本的な動作について説明したが、その他のスイッチ部の動作についても同様である。各画素が複数のペアを有する場合、それぞれのペアに応じて走査線及び映像信号入力線が設けられる。
【０１０１】
次に、階調表示の手法について説明する。本発明の表示装置において階調の表現は、スイッチ部のオン・オフの制御により行なわれる。例えば、各画素の有する複数の電流源回路の出力する電流の大きさの比を２0：２1：２2：２3：…とすることによって、Ｄ／Ａ変換の役割を画素に持たせることが出来、多階調を表現することが可能となる。ここで、スイッチ部と電流源回路のペアが、１画素中に十分な数設けられれば、これらによる制御のみによって階調を十分に表現できる。その場合、後述する時間階調方式と組み合わせた動作を行う必要がないため、各スイッチ部に消去トランジスタを設けなくとも良い。
【０１０２】
次いで、上記階調表示の手法と時間階調方式とを組み合わせ、更に多階調化する手法について、図３及び図４を用いて説明する。
【０１０３】
図４に示すように、１フレーム期間Ｆを第１のサブフレーム期間ＳＦ1〜第ｎ（ｎは自然数）のサブフレーム期間ＳＦnに分割する。各サブフレーム期間において、各画素の走査線Ｇが順に選択される。選択された走査線Ｇに対応する画素では、映像信号入力線Ｓよりデジタルの映像信号が入力される。ここで、表示装置が有する全ての画素にデジタルの映像信号を入力する期間をアドレス期間Ｔａと表記する。特に、第ｋ（ｋはｎ以下の自然数）のサブフレーム期間に対応するアドレス期間をＴａkと表記する。アドレス期間において入力されたデジタルの映像信号によって、各画素は発光状態または非発光状態となる。この期間を表示期間Ｔｓと表記する。特に、第ｋのサブフレーム期間に対応する表示期間をＴｓkと表記する。図４中、第１のサブフレーム期間ＳＦ1〜第ｋ―１のサブフレーム期間ＳＦk-1それぞれにおいて、アドレス期間と表示期間が設けられている。
【０１０４】
異なる画素行の走査線Ｇを同時に選択しデジタルの映像信号の入力を行うことはできないため、アドレス期間を重複させることはできない。そこで以下の手法を用いることによって、アドレス期間を重複させずにアドレス期間よりも表示期間を短くすることが可能になる。
【０１０５】
各画素にデジタルの映像信号が書き込まれ、所定の表示期間が経過した後、消去用信号線ＲＧを順に選択する。消去用信号線を選択する信号を消去用信号と呼ぶ。消去用信号により消去トランジスタ３０４をオンにすると、各画素行を順に非発光状態にすることができる。このようにして全ての消去用信号線ＲＧを選択し、全ての画素を非発光の状態にするまでの期間をリセット期間Ｔｒと表記する。特に、第ｋのサブフレーム期間に対応するリセット期間をＴｒkと表記する。また、リセット期間Ｔｒ後画素が一律に非発光となる期間を、非表示期間Ｔｕｓと表記する。特に、第ｋのサブフレーム期間に対応する非表示期間をＴｕｓkと表記する。上記リセット期間及び非表示期間を設けることによって、次のサブフレーム期間が始まる前に画素を非発光の状態とすることができる。こうして、アドレス期間より短い表示期間を設定することができる。図４では、第ｋのサブフレーム期間ＳＦk〜第ｎのサブフレーム期間ＳＦnにおいてリセット期間及び非表示期間を設け、アドレス期間より短い表示期間Ｔｓk〜Ｔｓnを設定している。ここで各サブフレーム期間の表示期間の長さは、適宜定めることが出来る。
【０１０６】
こうして、１フレーム期間を構成する各サブフレーム期間の表示期間の長さを設定する。このように、本発明の表示装置は、時間階調方式と組み合わせて多階調化を図ることができる。
【０１０７】
次いで、図３に示したスイッチ部と、消去トランジスタ３０４の配置の仕方が異なる構成、及び消去トランジスタを設けない構成について説明する。図３と同じ部分は、同じ符号を用いて示し説明は省略する。
【０１０８】
図５（Ａ）にスイッチ部の一例を示す。図５（Ａ）では、消去トランジスタ３０４を発光素子に電流を入力する経路上に直列に配置し、消去トランジスタ３０４をオフすることによって発光素子に電流が流れないようにする。なお、発光素子に電流を入力する経路上に直列であれば、消去トランジスタ３０４はどこに配置してもよい。消去トランジスタ３０４をオフ状態とすることによって、画素を一律に非発光の状態とすることができる。こうして、リセット期間及び非表示期間を設定することができる。なお図５（Ａ）に示したような構成のスイッチ部の場合、画素が有する複数のペアそれぞれのスイッチ部に消去トランジスタ３０４を配置せず、まとめて配置することもできる。こうして、画素内のトランジスタの数を抑えることができる。図３５に、複数のペアで消去トランジスタ３０４を共有している場合の画素の構成を示す。なおここでは、２つのペアを有する画素を例に説明するが、これに限定されない。図３５において、図２（Ａ）及び図３と同じ部分は同じ符号を用いて示す。なお、スイッチ部１０１ａに対応する部分には、図３の符号の後にａをつけて表記する。また、スイッチ部１０１ｂに対応する部分には、図３の符号の後にｂをつけて表記する。図３５では、消去トランジスタ３０４をオフすることによって、電流源回路１０２ａ及び電流源回路１０２ｂから出力される電流の両方を同時に遮断することができる。
【０１０９】
なお、複数のスイッチ部で共有した消去トランジスタ３０４は、電源線Ｗと電流源回路１０２ａ及び１０２ｂとを接続する経路上に配置してもよい。つまり、電源線Ｗと電流源回路１０２ａ及び１０２ｂとが、複数のスイッチ部で共有した消去トランジスタ３０４を介して接続されていてもよい。複数のスイッチ部で共有した消去トランジスタ３０４は、電流源回路１０２ａ及び電流源回路１０２ｂから出力される電流の両方が同時に遮断される位置であれば、どこに設けてもよい。例えば、図３５中経路Ｘの部分に消去トランジスタ３０４を配置しても良い。つまり、消去トランジスタ３０４によって、電源線Ｗと電流源回路１０２ａの端子Ａ及び電流源回路１０２ｂの端子Ａとの接続を選択する構成としてもよい。
【０１１０】
図５（Ｂ）に、スイッチ部の別の構成を示す。図５（Ｂ）では、消去トランジスタ３０４のソース・ドレイン端子間を介して駆動トランジスタ３０２のゲート電極に所定の電圧を印加し、駆動トランジスタをオフ状態とする手法である。この例では、消去トランジスタ３０４のソース端子またはドレイン端子の一方は、駆動トランジスタのゲート電極に接続され、もう一方は配線Ｗｒに接続される。配線Ｗｒの電位を適当に定める。こうして、消去トランジスタを介して配線Ｗｒの電位がゲート電極に入力された駆動トランジスタは、オフ状態となるようにする。
【０１１１】
また、図５（Ｂ）に示す構成において、消去トランジスタ３０４の代わりに、ダイオードを用いても良い。この構成を図５（Ｃ）に示す。配線Ｗｒの電位を変化させる。こうして、ダイオード３０４０の２つの電極のうち、駆動トランジスタ３０２のゲート電極に接続されていない側の電極の電位を変化させる。これによって、駆動トランジスタのゲート電圧を変化させ、駆動トランジスタをオフ状態とすることができる。なお、ダイオード３０４０はダイオード接続（ゲート電極とドレイン端子を電気的に接続）したトランジスタを用いてもよい。この際、トランジスタとしてはＮチャネル型トランジスタでもＰチャネル型トランジスタでもよい。
【０１１２】
なお、配線Ｗｒの代わりに、走査線Ｇを用いてもよい。図５（Ｄ）に、図５（Ｂ）において配線Ｗｒの代わりに走査線Ｇを用いた構成を示す。ただしこの場合、走査線Ｇの電位を考慮して、選択トランジスタ３０１の極性に注意する必要がある。
【０１１３】
次いで、消去トランジスタを設けずに、リセット期間及び非表示期間を設ける手法について説明する。
【０１１４】
１つ目の手法は、保持容量３０３において駆動トランジスタ３０２のゲート電極と接続されていない側の電極の電位を変化させることによって、駆動トランジスタ３０２を非導通状態とする手法である。この構成を図６（Ａ）に示す。保持容量３０３において駆動トランジスタ３０２のゲート電極と接続されていない側の電極は、配線Ｗcoに接続されている。配線Ｗcoの信号を変化させ、保持容量３０３の一方の電極の電位を変化させる。すると保持容量に保持された電荷は保存されるため、保持容量３０３のもう一方の電極の電位も変化する。こうして、駆動トランジスタ３０２のゲート電極の電位を変化させて、駆動トランジスタ３０２をオフ状態とすることが出来る。
【０１１５】
２つ目の手法について説明する。１本の走査線Ｇが選択される期間を前半と後半に分割する。前半（ゲート選択期間前半と表記）には、映像信号入力線Ｓにデジタルの映像信号を入力し、後半（ゲート選択期間後半と表記）には、映像信号入力線Ｓに消去用信号を入力することを特徴とする。本手法での消去用信号とは、駆動トランジスタ３０２のゲート電極に入力された際に、駆動トランジスタ３０２をオフ状態とするような信号であるとする。こうして、書き込み期間より短い表示期間を設定することが可能となる。以下、この２つ目の手法についてより詳細に説明する。
【０１１６】
まず、上記手法を用いる際の表示装置全体の構成について説明する。説明には、図６（Ｂ）を用いる。表示装置は、マトリクス状に配置された複数の画素を有する画素部９０１と、画素部９０１に信号を入力する映像信号入力線駆動回路９０２と、第１の走査線駆動回路９０３Ａと、第２の走査線駆動回路９０３Ｂと、切り換え回路９０４Ａと、切り換え回路９０４Ｂとを有する。画素部９０１の有する各画素は、図６（Ａ）に示すようなスイッチ部１０１と電流源回路とを複数有している。ここで、第１の走査線駆動回路９０３Ａは、ゲート選択期間前半に各走査線Ｇに信号を出力する回路であるとする。また、第２の走査線駆動回路９０３Ｂは、ゲート選択期間後半に各走査線Ｇに信号を出力する回路であるとする。切り換え回路９０４Ａと切り換え回路９０４Ｂによって、第１の走査線駆動回路９０３Ａと各画素の走査線Ｇとの接続または、第２の走査線駆動回路９０３Ｂと各画素の走査線Ｇとの接続が選択される。映像信号入力線駆動回路９０２は、ゲート選択期間前半では映像信号を出力する。一方、ゲート選択期間後半では、消去用信号を出力する。
【０１１７】
次いで、上記構成の表示装置の駆動方法について説明する。説明には、図６（Ｃ）のタイミングチャートを用いる。なお、図４と同じ部分は同じ符号を用いて示し、説明は省略する。図６（Ｃ）において、ゲート選択期間９９１は、ゲート選択期間前半９９１Ａとゲート選択期間後半９９１Ｂに分割される。書き込み期間Ｔａに相当する９０３Ａにおいて、第１の走査線駆動回路によって各走査線が選択され、デジタルの映像信号が入力される。リセット期間Ｔｒに相当する９０３Ｂにおいて、第２の走査線駆動回路によって各走査線が選択され、消去用信号が入力される。こうして、アドレス期間Ｔａより短い表示期間Ｔｓを設定することができる。
【０１１８】
なお、図６（Ｃ）ではゲート選択期間後半に消去用信号が入力されているが、そのかわりに次のサブフレーム期間のデジタルの映像信号を入力してもよい。
【０１１９】
３つ目の手法について説明する。３つ目の手法は、発光素子の対向電極の電位を変化させることによって、非表示期間を設ける手法である。つまり、表示期間は、対向電極の電位を電源線の電位との間に所定の電位差を有する様に設定する。一方、非表示期間では、対向電極の電位を電源線の電位とほぼ同じ電位に設定する。こうして、非表示期間では、画素に保持されたデジタルの映像信号に関わらず、画素を一律に非発光の状態とすることができる。なお、この手法では、非表示期間に全画素にデジタルの映像信号を入力する。即ち、非表示期間中にアドレス期間を設ける。
【０１２０】
上記構成のスイッチ部を有する画素において、各配線は共有することができる。こうして、画素の構成を簡単にし、また、画素の開口率を増大させることができる。以下に、各配線を共有する例について説明する。説明では、図３に示した構成を有するスイッチ部を、図２に示した画素に適用した構成において、配線を共有した例を用いる。なお以下の構成は、図５や図６に示した構成を有するスイッチ部に対しても、自由に適用することができる。
【０１２１】
以下、配線の共有について説明する。配線の共有の例を６つ挙げる。なお、説明には図７及び図８を用いる。図７及び図８において、図２及び図３と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１２２】
図７（Ａ）に、複数のスイッチ部の配線Ｗcoを共有した画素の構成を例示する。図７（Ｂ）に、配線Ｗcoと電源線Ｗを共有した画素の構成を例示する。図７（Ｃ）に、配線Ｗcoのかわりに他の画素行の走査線を使用した画素の構成を例示する。図７（Ｃ）の構成は、映像信号の書き込みを行っていない間、走査線Ｇａ、Ｇｂの電位が一定の電位に保たれることを利用している。図７（Ｃ）では、配線Ｗcoのかわりに、１つ前の画素行の走査線Ｇａi-1及びＧｂi-1を用いている。ただしこの場合、走査線Ｇａ、Ｇｂの電位を考慮して、選択トランジスタ３０１の極性に注意する必要がある。図８（Ａ）に、信号線ＲＧａと信号線ＲＧｂを共有した画素の構成を例示する。これは、第１のスイッチ部及び第２のスイッチ部を、同時にオフさせてもよいためである。共有した信号線をまとめてＲＧａと表記する。図８（Ｂ）に、走査線Ｇａと走査線Ｇｂを共有した画素の構成を例示する。共有した走査線をまとめてＧａと表記する。図８（Ｃ）に、映像信号入力線Ｓａと映像信号入力線Ｓｂを共有した画素の構成を例示する。共有した映像信号入力線をまとめてＳａと表記する。
【０１２３】
図７（Ａ）〜図７（Ｃ）と図８（Ａ）〜図８（Ｃ）を組み合わせることも可能である。なお、これに限定されず、画素を構成する各配線は適宜共有することができる。また、画素間の各配線を適宜共有することができる。
【０１２４】
なお、本実施の形態は、実施の形態１と自由に組み合わせて実施することが可能である。
【０１２５】
（実施の形態３）
本実施の形態では、本発明の表示装置の各画素が有する電流源回路の構成及び動作について詳細に説明する。
【０１２６】
各画素が有する複数のペアのうち、１つのペアの電流源回路について注目し、構成を詳細に説明する。本実施の形態では、電流源回路の構成例を５つ挙げるが、電流源として動作する回路であれば別の構成例でもよい。なお、電流源回路を構成するトランジスタは、単結晶トランジスタでも、多結晶トランジスタでも、非晶質トランジスタでもよい。また、ＳＯＩトランジスタでもよい。バイポーラトランジスタでもよい。有機物、例えばカーボンナノチューブを用いたトランジスタでもよい。
【０１２７】
まず第１の構成の電流源回路について図９（Ａ）を用いて説明する。なお、図９（Ａ）において、図２と同じ部分は同じ符号を用いて示す。
【０１２８】
図９（Ａ）に示した第１の構成の電流源回路は、電流源トランジスタ１１２と、該電流源トランジスタ１１２と対になってカレントミラー回路を構成するカレントトランジスタ１４０５とを有する。スイッチとして機能する電流入力トランジスタ１４０３、電流保持トランジスタ１４０４を有する。ここで、電流源トランジスタ１１２、カレントトランジスタ１４０５、電流入力トランジスタ１４０３、電流保持トランジスタ１４０４は、Ｐチャネル型でもＮチャネル型でもよい。しかし、電流源トランジスタ１１２とカレントトランジスタ１４０５は、極性が揃っていることが望まれる。ここでは、電流源トランジスタ１１２とカレントトランジスタ１４０５は、Ｐチャネル型トランジスタの例を示す。また、電流源トランジスタ１１２とカレントトランジスタ１４０５の電流特性も揃っていることが望ましい。電流源トランジスタ１１２及びカレントトランジスタ１４０５のゲート電位を保持する電流源容量１１１を有する。なお、トランジスタのゲート容量等を積極的に用いることによって、電流源容量１１１を省略することも可能である。さらに、電流入力トランジスタ１４０３のゲート電極に信号を入力する信号線ＧＮ、電流保持トランジスタ１４０４のゲート電極に信号を入力する信号線ＧＨを有する。また、制御信号が入力される電流線ＣＬを有する。
【０１２９】
これらの構成要素の接続関係を説明する。電流源トランジスタ１１２とカレントトランジスタ１４０５のゲート電極が接続されている。電流源トランジスタ１１２のソース端子は端子Ａに接続され、ドレイン端子は端子Ｂに接続されている。電流源容量１１１の一方の電極は、電流源トランジスタ１１２のゲート電極に接続され、もう一方の電極は端子Ａに接続されている。カレントトランジスタ１４０５のソース端子は端子Ａに接続され、ドレイン端子は電流入力トランジスタ１４０３を介して電流線ＣＬと接続されている。また、カレントトランジスタ１４０５のゲート電極とドレイン端子は、電流保持トランジスタ１４０４を介して接続されている。電流保持トランジスタ１４０４のソース端子またはドレイン端子は、電流源容量１１１及びカレントトランジスタ１４０５のドレイン端子と接続されている。しかし、電流保持トランジスタ１４０４のソース端子またはドレイン端子で電流源容量１１１と接続されていない側が、電流線ＣＬに接続された構成であってもよい。この構成を図３６に示す。なお図３６において、図９（Ａ）と同じ部分は同じ符号を用いて示す。この構成によって、電流保持トランジスタ１４０４がオフ状態のときに電流線ＣＬの電位を調節することによって、電流保持トランジスタ１４０４のソース・ドレイン端子間電圧を小さくすることができる。その結果、電流保持トランジスタ１４０４のオフ電流を小さくすることができる。こうして、電流源容量１１１からの電荷の漏れを小さくすることができる。
【０１３０】
また、図９（Ａ）に示した電流源回路の構成において、電流源トランジスタ１１２とカレントトランジスタ１４０５をＮチャネル型トランジスタとした場合の例を、図３３（Ａ）に示す。なお、図９（Ａ）に示した構成の電流源回路に対して、図３３（Ａ）に示した構成の電流源回路では、電流源回路１０２の設定動作の際にカレントトランジスタ１４０５のソース・ドレイン間を介して電流線ＣＬと端子Ａ間を流れる電流を、電流源トランジスタ１１２のソース・ドレイン間や端子Ｂに流れないようにするため、トランジスタ１４４１、１４４２を設ける必要がある。また、表示動作において端子Ａ・端子Ｂ間に一定の電流を流す際にカレントトランジスタ１４０５のソース・ドレイン間に電流が流れないようにするため、トランジスタ１４４３を設ける必要がある。こうして、電流源回路１０２は、所定の電流値の電流を正確に出力することができる。
【０１３１】
また、図９（Ａ）に示した構成の回路において、電流保持トランジスタ１４０４の配置を変え、図９（Ｂ）に示すような回路構成としてもよい。図９（Ｂ）では、カレントトランジスタ１４０５のゲート電極と電流源容量１１１の一方の電極とが、電流保持トランジスタ１４０４を介して接続される。このときカレントトランジスタ１４０５のゲート電極とドレイン端子とは配線によって接続されている。
【０１３２】
次いで、上記第１の構成の電流源回路の設定動作について説明する。なお図９（Ａ）と図９（Ｂ）ではその設定動作は同様である。ここでは図９（Ａ）に示す回路を例にその設定動作について説明する。説明には図９（Ｃ）〜図９（Ｆ）を用いる。第１の構成の電流源回路では、図９（Ｃ）〜図９（Ｆ）の状態を順に経て設定動作が行われる。説明では簡単のため、電流入力トランジスタ１４０３及び電流保持トランジスタ１４０４をスイッチとして表記した。ここで、電流源回路１０２を設定する制御信号は制御電流である例を示す。また図において電流が流れる経路を太矢印で示す。
【０１３３】
図９（Ｃ）に示す期間ＴＤ１において、電流入力トランジスタ１４０３および電流保持トランジスタ１４０４をオン状態とする。この段階ではカレントトランジスタ１４０５のソース・ゲート間電圧が小さく、カレントトランジスタ１４０５がオフしているので、電流線ＣＬより図示した経路より電流が流れて、電流源容量１１１に電荷が保持される。
【０１３４】
図９（Ｄ）に示す期間ＴＤ２において、電流源容量１１１に保持された電荷によってカレントトランジスタ１４０５のゲート・ソース間の電圧が閾値電圧以上となる。すると、カレントトランジスタ１４０５のソース・ドレイン端子間を介して電流が流れる。
【０１３５】
十分時間が経過し定常状態となると、図９（Ｅ）に示す期間ＴＤ３のように、カレントトランジスタ１４０５のソース・ドレイン端子間を流れる電流が、制御電流に定まる。こうして、制御電流をドレイン電流とする際のゲート電圧は電流源容量１１１に保持される。
【０１３６】
図９（Ｆ）に示す期間ＴＤ４において、電流保持トランジスタ１４０４及び電流入力トランジスタ１４０３がオフ状態となる。こうして、画素に制御電流が入力されなくなる。なお、電流保持トランジスタ１４０４をオフするタイミングは、電流入力トランジスタ１４０３をオフするタイミングに対して、早いかまたは同時であることが好ましい。これは、電流源容量１１１に保持された電荷を放電させないようにするためである。期間ＴＤ４の後、電流源トランジスタ１１２のソース・ドレイン端子間に電圧が印加されると、制御電流に対応したドレイン電流が流れる。つまり、端子Ａと端子Ｂ間に電圧が印加されると、電流源回路１０２は、制御電流に対応した電流を出力する。
【０１３７】
ここで、電流源トランジスタ１１２のチャネル幅とチャネル長の比Ｗ１／Ｌ１を、カレントトランジスタ１４０５のチャネル幅とチャネル長の比Ｗ２／Ｌ２に対して変化させてもよい。こうして、画素に入力される制御電流に対して、電流源回路１０２が出力する電流の電流値を変化させることができる。例えば、電流源回路１０２が出力する電流に対して、画素に入力する制御電流が大きくなるように各トランジスタを設計する。こうして、大きな電流値の制御電流を用いて電流源回路１０２の設定動作を行う。その結果、電流源回路の設定動作を速くすることができる。また、ノイズの影響の低減に対しても有効である。
【０１３８】
こうして、電流源回路１０２は所定の電流を出力する。
【０１３９】
なお、上記構成の電流源回路では、信号線ＧＨに信号が入力され電流保持トランジスタがオン状態である場合に、電流線ＣＬは常に一定電流を流すように設定されていなくてはならない。これは、電流線ＣＬに電流が入力されていない期間に、電流保持トランジスタ１４０４及び電流入力トランジスタ１４０３が両方オン状態となると、電流源容量１１１に保持された電荷が放電してしまうためである。そのため、全ての画素に対応する複数の電流線ＣＬに選択的に一定電流を入力し画素の設定動作を行う場合、つまり、電流線ＣＬに一定の電流が常には入力されていない場合には、以下の構成の電流源回路を用いる。
【０１４０】
図９（Ａ）や図９（Ｂ）において示した電流源回路において、電流源トランジスタ１１２のゲート電極とドレイン端子の接続を選択するためのスイッチング素子を追加する。このスイッチング素子は、信号線ＧＨに入力される信号とは異なる信号によって、オン・オフが選択される。図３３（Ｂ）に上記構成の一例を示す。図３３（Ｂ）では、点順次トランジスタ１４４３及び点順次線ＣＬＰを設けている。こうして、任意の画素を１画素ずつ選択し、少なくとも、当該選択された画素の電流線ＣＬには一定の電流が入力されるようにして、画素の設定動作を行う。
【０１４１】
第１の構成の電流源回路の各信号線は、共有することができる。例えば図９（Ａ）や図９（Ｂ）及び図３３に示す構成において、電流入力トランジスタ１４０３と電流保持トランジスタ１４０４は、同じタイミングでオン・オフが切りかえられれば動作上問題無い。そのため、電流入力トランジスタ１４０３と電流保持トランジスタ１４０４の極性を同じとし、信号線ＧＨと信号線ＧＮを共有することができる。
【０１４２】
次いで、第２の構成の電流源回路について説明する。なお、説明には図１０を参照する。図１０（Ａ）において、図２と同じ部分は同じ符号を用いて示す。
【０１４３】
第２の構成の電流源回路の構成要素について説明する。第２の構成の電流源回路は、電流源トランジスタ１１２を有する。また、スイッチとして機能する電流入力トランジスタ２０３、電流保持トランジスタ２０４、電流停止トランジスタ２０５を有する。ここで、電流源トランジスタ１１２、電流入力トランジスタ２０３、電流保持トランジスタ２０４、電流停止トランジスタ２０５は、Ｐチャネル型でもＮチャネル型でもよい。ここでは、電流源トランジスタ１１２はＰチャネル型トランジスタの例を示す。さらに、電流源トランジスタ１１２のゲート電位を保持する電流源容量１１１を有する。なお、トランジスタのゲート容量等を積極的に用いることによって、電流源容量１１１を省略することも可能である。また、電流停止トランジスタ２０５のゲート電極に信号を入力する信号線ＧＳと、電流保持トランジスタ２０４のゲート電極に信号を入力する信号線ＧＨと、電流入力トランジスタ２０３のゲート電極に信号を入力する信号線ＧＮとを有する。また、制御電流を入力する電流線ＣＬを有する。
【０１４４】
これらの構成要素の接続関係を説明する。電流源トランジスタ１１２のゲート電極は、電流源容量１１１の一方の電極に接続されている。電流源容量１１１のもう一方の電極は、端子Ａに接続されている。電流源トランジスタ１１２のソース端子は端子Ａに接続されている。電流源トランジスタ１１２のドレイン端子は、電流停止トランジスタ２０５を介して端子Ｂと接続され、また、電流入力トランジスタ２０３を介して電流線ＣＬと接続されている。電流源トランジスタ１１２のゲート電極とドレイン端子は、電流保持トランジスタ２０４を介して接続されている。
【０１４５】
なお、図１０（Ａ）に示した構成において、電流保持トランジスタ２０４のソース端子またはドレイン端子は、電流源容量１１１及び電流源トランジスタ１１２のドレイン端子と接続されている。しかし、電流保持トランジスタ２０４の電流源容量１１１と接続されていない側が、電流線ＣＬに接続された構成であっても良い。上記構成を、図３４（Ａ）に示す。この構成によって、電流保持トランジスタ２０４がオフ状態のときに電流線ＣＬの電位を調節することによって、電流保持トランジスタ２０４のソース・ドレイン端子間電圧を小さくすることができる。その結果、電流保持トランジスタ２０４のオフ電流を小さくすることができる。こうして、電流源容量１１１からの電荷の漏れを小さくすることができる。
【０１４６】
次いで、図１０（Ａ）に示した第２の構成の電流源回路の設定方法について説明する。説明には図１０（Ｂ）〜図１０（Ｅ）を用いる。第２の構成の電流源回路では、図１０（Ｂ）〜図１０（Ｅ）の状態を順に経て設定動作が行われる。説明では簡単のため、電流入力トランジスタ２０３、電流保持トランジスタ２０４及び電流停止トランジスタ２０５をスイッチとして表記した。ここで、電流源回路１０２を設定する制御信号は制御電流である例を示す。また図において、電流が流れる経路を太矢印で示す。
【０１４７】
図１０（Ｂ）に示す期間ＴＤ１において、電流入力トランジスタ２０３および電流保持トランジスタ２０４をオン状態とする。また、電流停止トランジスタ２０５はオフ状態である。こうして、電流線ＣＬから図示した経路より電流が流れて、電流源容量１１１に電荷が保持される。
【０１４８】
図１０（Ｃ）に示す期間ＴＤ２において、保持された電荷によって電流源トランジスタ１１２のゲート・ソース間電圧が閾値電圧以上となる。すると、電流源トランジスタ１１２にドレイン電流が流れる。
【０１４９】
十分時間が経過し定常状態となると、図１０（Ｄ）に示す期間ＴＤ３のように、電流源トランジスタ１１２のドレイン電流が制御電流に定まる。こうして、制御電流をドレイン電流とする際の電流源トランジスタ１１２のゲート電圧が、電流源容量１１１に保持される。
【０１５０】
図１０（Ｅ）に示す期間ＴＤ４において、電流入力トランジスタ２０３および電流保持トランジスタ２０４がオフ状態となる。こうして、画素に制御電流が入力されなくなる。なお、電流保持トランジスタ２０４をオフするタイミングは、電流入力トランジスタ２０３をオフするタイミングに対して、早いかまたは同時であることが好ましい。これは、電流源容量１１１に保持された電荷を放電させないようにするためである。更に、電流停止トランジスタ２０５がオン状態となる。期間ＴＤ４の後、電流源トランジスタ１１２のソース・ドレイン端子間に電圧が印加されると、制御電流に対応したドレイン電流が流れる。つまり、端子Ａと端子Ｂ間に電圧が印加されると、電流源回路１０２は、制御電流に対応したドレイン電流を流す。こうして、電流源回路１０２は所定の電流を出力する。
【０１５１】
なお、電流停止トランジスタ２０５は必ずしも必要ない。例えば、端子Ａまたは端子Ｂの少なくとも一方が開放状態にある時にのみ設定動作を行う場合は、電流停止トランジスタ２０５は必要ない。具体的には、ペアとなるスイッチ部がオフの状態の場合のみ設定動作を行う電流源回路では、電流停止トランジスタ２０５は必要ない。
【０１５２】
また、上記構成の電流源回路では、信号線ＧＨに信号が入力され電流保持トランジスタ２０４がオン状態である場合に、電流線ＣＬは常に一定電流を流すように設定されていなくてはならない。これは、電流線ＣＬに電流が入力されていない期間に、電流保持トランジスタ２０４及び電流入力トランジスタ２０３が両方オン状態となると、電流源容量１１１に保持された電荷が放電してしまうためである。そのため、全ての画素に対応する複数の電流線ＣＬに選択的に一定電流を入力し画素の設定動作を行う場合には、つまり、電流線ＣＬに一定の電流が常には入力されていない場合には、以下の構成の電流源回路を用いる。
【０１５３】
電流源トランジスタ１１２のゲート電極とドレイン端子の接続を選択するためのスイッチング素子を追加する。このスイッチング素子は、信号線ＧＨに入力される信号とは異なる信号によって、オン・オフが選択される。図３４（Ｂ）に上記構成の一例を示す。図３４（Ｂ）では、点順次トランジスタ２４５及び点順次線ＣＬＰを設けている。こうして、任意の画素を１画素ずつ選択し、少なくとも、当該選択された画素の電流線ＣＬには一定の電流が入力されるようにして、画素の設定動作を行う。
【０１５４】
第２の構成の電流源回路の各信号線は、共有することができる。例えば、電流入力トランジスタ２０３と電流保持トランジスタ２０４は、同じタイミングでオン・オフが切りかえられれば動作上問題無い。そのため、電流入力トランジスタ２０３と電流保持トランジスタ２０４の極性を同じとし、信号線ＧＨと信号線ＧＮを共有することができる。また、電流停止トランジスタ２０５は、電流入力トランジスタ２０３がオフになると同時に、オンになっても動作上問題ない。そのため、電流入力トランジスタ２０３と電流停止トランジスタ２０５の極性を異ならせ、信号線ＧＮと信号線ＧＳを共有することができる。
【０１５５】
また、電流源トランジスタ１１２がＮチャネル型トランジスタの場合の構成例を図３７に示す。なお、図１０と同じ部分は同じ符号を用いて示す。
【０１５６】
次いで、第３の構成の電流源回路について説明する。なお、説明には図１１を参照する。図１１（Ａ）において、図２と同じ部分は同じ符号を用いて示す。
【０１５７】
第３の構成の電流源回路の構成要素について説明する。第３の構成の電流源回路は、電流源トランジスタ１１２を有する。また、スイッチとして機能する電流入力トランジスタ１４８３、電流保持トランジスタ１４８４、発光トランジスタ１４８６、電流基準トランジスタ１４８８を有する。ここで、電流源トランジスタ１１２、電流入力トランジスタ１４８３、電流保持トランジスタ１４８４、発光トランジスタ１４８６、電流基準トランジスタ１４８８は、Ｐチャネル型でもＮチャネル型でもよい。ここでは、電流源トランジスタ１１２は、Ｐチャネル型トランジスタの例を示す。さらに、電流源トランジスタ１１２のゲート電位を保持する電流源容量１１１を有する。なお、トランジスタのゲート容量等を積極的に用いることによって、電流源容量１１１を省略することも可能である。また、電流入力トランジスタ１４８３のゲート電極に信号を入力する信号線ＧＮ、電流保持トランジスタ１４８４のゲート電極に信号を入力する信号線ＧＨ、発光トランジスタ１４８６のゲート電極に信号を入力する信号線ＧＥ、電流基準トランジスタ１４８８のゲート電極に信号を入力する信号線ＧＣとを有する。さらに、制御信号が入力される電流線ＣＬと、一定の電位に保たれた電流基準線ＳＣＬとを有する。
【０１５８】
これらの構成要素の接続関係を説明する。電流源トランジスタ１１２のゲート電極とソース端子は、電流源容量１１１を介して接続されている。電流源トランジスタ１１２のソース端子は、発光トランジスタ１４８６を介して端子Ａと接続され、また、電流入力トランジスタ１４８３を介して電流線ＣＬと接続されている。電流源トランジスタ１１２のゲート電極とドレイン端子は、電流保持トランジスタ１４８４を介して接続されている。電流源トランジスタ１１２のドレイン端子は端子Ｂと接続され、また、電流基準トランジスタ１４８８を介して電流基準線ＳＣＬと接続されている。
【０１５９】
なお、電流保持トランジスタ１４８４のソース端子またはドレイン端子の電流源容量１１１と接続されていない側は、電流源トランジスタ１１２のドレイン端子と接続されているが、電流基準線ＳＣＬに接続されていても良い。上記構成を、図３８に示す。この構成によって、電流保持トランジスタ１４８４がオフ状態のときに電流基準線ＳＣＬの電位を調節することによって、電流保持トランジスタ１４８４のソース・ドレイン端子間電圧を小さくすることができる。その結果、電流保持トランジスタ１４８４のオフ電流を小さくすることができる。こうして、電流源容量１１１から漏れる電荷を小さくすることができる。
【０１６０】
次いで、上記第３の構成の電流源回路の設定方法について説明する。説明には図１１（Ｂ）〜図１１（Ｅ）を用いる。第３の構成の電流源回路では、図１１（Ｂ）〜図１１（Ｅ）の状態を順に経て設定動作が行われる。説明では簡単のため、電流入力トランジスタ１４８３、電流保持トランジスタ１４８４、発光トランジスタ１４８６及び電流基準トランジスタ１４８８をスイッチとして表記した。ここで、電流源回路１０２を設定する制御信号は、制御電流である例を示す。また図において、電流が流れる経路を太矢印で示す。
【０１６１】
図１１（Ｂ）に示す期間ＴＤ１において、電流入力トランジスタ１４８３、電流保持トランジスタ１４８４及び電流基準トランジスタ１４８８をオン状態とする。こうして、図示した経路より電流が流れて、電流源容量１１１に電荷が保持される。なお、発光トランジスタ１４８６はオフ状態である。
【０１６２】
図１１（Ｃ）に示す期間ＴＤ２において、電流源容量１１１に保持された電荷によって電流源トランジスタ１１２のゲート・ソース間電圧が閾値電圧以上となる。すると、電流源トランジスタ１１２にドレイン電流が流れる。
【０１６３】
十分時間が経過し定常状態となると、図１１（Ｄ）に示す期間ＴＤ３のように、電流源トランジスタ１１２のドレイン電流が制御電流に定まる。こうして、制御電流をドレイン電流とする際のゲート電圧が、電流源容量１１１に保持される。
【０１６４】
図１１（Ｅ）に示す期間ＴＤ４において、電流入力トランジスタ１４８３、電流保持トランジスタ１４８４がオフ状態となる。こうして、画素に制御電流が入力されなくなる。なお、電流保持トランジスタ１４８４をオフするタイミングは、電流入力トランジスタ１４８３をオフするタイミングに対して、早いかまたは同時であることが好ましい。これは、電流源容量１１１に保持された電荷を放電させないようにするためである。さらに、電流基準トランジスタ１４８８がオフ状態となる。その後、発光トランジスタ１４８６がオン状態となる。期間ＴＤ４の後、電流源トランジスタ１１２のソース・ドレイン端子間に電圧が印加されると、電流源トランジスタ１１２には制御電流に対応したドレイン電流が流れる。つまり、端子Ａと端子Ｂ間に電圧が印加されると、電流源回路１０２は制御電流に対応した電流を流す。こうして、電流源回路１０２は所定の電流を出力する。
【０１６５】
なお、電流基準トランジスタ１４８８及び電流基準線ＳＣＬは必ずしも必要ない。例えば、ペアとなるスイッチ部がオンの状態の場合のみ設定動作を行う電流源回路では、期間ＴＤ１〜期間ＴＤ３において電流基準線ＳＣＬに電流を流すのではなく端子Ｂに電流を流せばよいので、電流基準トランジスタ１４８８及び電流基準線ＳＣＬは必要ない。
【０１６６】
第３の構成の電流源回路の各信号線は共有することができる。例えば、電流入力トランジスタ１４８３と電流保持トランジスタ１４８４は、同じタイミングでオン・オフが切り替えられれば動作上問題無い。そのため、電流入力トランジスタ１４８３と電流保持トランジスタ１４８４の極性を同じとし、信号線ＧＨと信号線ＧＮを共有することができる。また、電流基準トランジスタ１４８８と電流入力トランジスタ１４８３は、同じタイミングでオン・オフが切り替えられれば動作上問題無い。そのため、電流基準トランジスタ１４８８と電流入力トランジスタ１４８３の極性を同じとし、信号線ＧＮと信号線ＧＣを共有することができる。さらに、発光トランジスタ１４８６がオン状態となると同時に、電流入力トランジスタ１４８３がオフ状態となっても動作上問題ない。そこで、発光トランジスタ１４８６と電流入力トランジスタ１４８３の極性を異ならせ、信号線ＧＥと信号線ＧＮを共有することができる。
【０１６７】
また、電流源トランジスタ１１２がＮチャネル型トランジスタの場合の構成例を図３９（Ａ）に示す。なお、図１１と同じ部分は同じ符号を用いて示す。なお図３９（Ａ）の構成において、電流保持トランジスタ１４８４のソース端子またはドレイン端子の電流源容量１１１と接続されていない側は、電流源トランジスタ１１２のドレイン端子と接続されているが、電流線ＣＬに接続されていても良い。上記構成を、図３９（Ｂ）に示す。この構成によって、電流保持トランジスタ１４８４がオフ状態のときに電流線ＣＬの電位を調節することによって、電流保持トランジスタ１４８４のソース・ドレイン端子間電圧を小さくすることができる。その結果、電流保持トランジスタ１４８４のオフ電流を小さくすることができる。こうして、電流源容量１１１からの電荷の漏れを小さくすることができる。
【０１６８】
次いで、第４の構成の電流源回路について説明する。なお、説明には図１２を参照する。図１２（Ａ）において、図２と同じ部分は同じ符号を用いて示す。
【０１６９】
第４の構成の電流源回路の構成要素について説明する。第４の構成の電流源回路は、電流源トランジスタ１１２と電流停止トランジスタ８０５を有する。また、スイッチとして機能する電流入力トランジスタ８０３、電流保持トランジスタ８０４を有する。ここで、電流源トランジスタ１１２、電流停止トランジスタ８０５、電流入力トランジスタ８０３、電流保持トランジスタ８０４は、Ｐチャネル型でもＮチャネル型でもよい。但し、電流源トランジスタ１１２と電流停止トランジスタ８０５は、同じ極性である必要がある。ここでは、電流源トランジスタ１１２及び電流停止トランジスタ８０５は、Ｐチャネル型トランジスタの例を示す。また、電流源トランジスタ１１２と電流停止トランジスタ８０５は、電流特性が等しいことが望まれる。さらに、電流源トランジスタ１１２のゲート電位を保持する電流源容量１１１を有する。なお、トランジスタのゲート容量等を積極的に用いることによって、電流源容量１１１を省略することも可能である。また、電流入力トランジスタ８０３のゲート電極に信号を入力する信号線ＧＮと、電流保持トランジスタ８０４のゲート電極に信号を入力する信号線ＧＨを有する。さらに、制御信号が入力される電流線ＣＬを有する。
【０１７０】
これらの構成要素の接続関係を説明する。電流源トランジスタ１１２のソース端子は端子Ａと接続されている。電流源トランジスタ１１２のゲート電極とソース端子は、電流源容量１１１を介して接続されている。電流源トランジスタ１１２のゲート電極は、電流停止トランジスタ８０５のゲート電極と接続され、また、電流保持トランジスタ８０４を介して電流線ＣＬと接続されている。電流源トランジスタ１１２のドレイン端子は、電流停止トランジスタ８０５のソース端子と接続され、また、電流入力トランジスタ８０３を介して、電流線ＣＬに接続されている。電流停止トランジスタ８０５のドレイン端子は、端子Ｂに接続されている。
【０１７１】
なお、図１２（Ａ）において、電流保持トランジスタ８０４の配置を変え、図１２（Ｂ）に示すような回路構成としてもよい。図１２（Ｂ）では、電流保持トランジスタ８０４は、電流源トランジスタ１１２のゲート電極とドレイン端子の間に接続されている。
【０１７２】
次いで、上記第４の構成の電流源回路の設定方法について説明する。なお図１２（Ａ）と図１２（Ｂ）では、その設定動作は同様である。ここでは図１２（Ａ）に示す回路を例に、その設定動作について説明する。説明には図１２（Ｃ）〜図１２（Ｆ）を用いる。第４の構成の電流源回路では、図１２（Ｃ）〜図１２（Ｆ）Ｓの状態を順に経て設定動作が行われる。説明では簡単のため、電流入力トランジスタ８０３、電流保持トランジスタ８０４をスイッチとして表記した。ここで、電流源回路を設定する制御信号は、制御電流である例を示す。また図において、電流が流れる経路を太矢印で示す。
【０１７３】
図１２（Ｃ）に示す期間ＴＤ１において、電流入力トランジスタ８０３及び電流保持トランジスタ８０４をオン状態とする。なおこの際、電流停止トランジスタ８０５はオフ状態である。これは、オン状態となった電流保持トランジスタ８０４及び電流入力トランジスタ８０３によって、電流停止トランジスタ８０５のソース端子とゲート電極の電位が等しく保たれているためである。つまり、ソース・ゲート間電圧がゼロのときにオフ状態となるトランジスタを電流停止トランジスタ８０５に用いることで、期間ＴＤ１において電流停止トランジスタ８０５をオフ状態とする。こうして、図示した経路より電流が流れて、電流源容量１１１に電荷が保持される。
【０１７４】
図１２（Ｄ）に示す期間ＴＤ２において、保持された電荷によって電流源トランジスタ１１２のゲート・ソース間電圧が閾値電圧以上となる。すると、電流源トランジスタ１１２にドレイン電流が流れる。
【０１７５】
十分時間が経過し定常状態となると、図１２（Ｅ）に示す期間ＴＤ３のように、電流源トランジスタ１１２のドレイン電流が制御電流に定まる。こうして、制御電流をドレイン電流とする際の電流源トランジスタ１１２のゲート電圧が、電流源容量１１１に保持される。その後、電流保持トランジスタ８０４がオフ状態となる。すると、電流源容量１１１に保持された電荷が、電流停止トランジスタ８０５のゲート電極にも分配される。こうして、電流保持トランジスタ８０４がオフ状態となると同時に、自動的に電流停止トランジスタ８０５がオン状態となる。
【０１７６】
図１２（Ｆ）に示す期間ＴＤ４において、電流入力トランジスタ８０３がオフ状態となる。こうして、画素に制御電流が入力されなくなる。なお、電流保持トランジスタ８０４をオフするタイミングは、電流入力トランジスタ８０３をオフするタイミングに対して、早いかまたは同時であることが好ましい。これは、電流源容量１１１に保持された電荷を放電させないようにするためである。期間ＴＤ４の後、端子Ａと端子Ｂの間に電圧が印加されている場合、電流源トランジスタ１１２及び電流停止トランジスタ８０５を介して、一定の電流が出力される。つまり、電流源回路１０２が一定の電流を出力する際は、電流源トランジスタ１１２と電流停止トランジスタ８０５が、１つのマルチゲート型トランジスタのように機能する。そのため、入力する制御電流に対して、出力する一定電流の値を小さく設定することができる。従って、電流源回路の設定動作を速くすることができる。なお、電流停止トランジスタ８０５と電流源トランジスタ１１２の極性は同じとする必要がある。また、電流停止トランジスタ８０５と電流源トランジスタ１１２の電流特性は同じとすることが望ましい。これは、第４の構成を有する各電流源回路１０２において、電流停止トランジスタ８０５と電流源トランジスタ１１２の特性が揃っていない場合、電流源回路の出力電流にばらつきを生じるためである。
【０１７７】
なお、第４の構成の電流源回路では、電流停止トランジスタ８０５だけではなく、制御電流が入力され、入力された制御電流を対応するゲート電圧に変換するトランジスタ（電流源トランジスタ１１２）も用いて、電流源回路１０２から電流を出力している。一方、第１の構成の電流源回路では、制御電流が入力され、入力された制御電流を対応するゲート電圧に変換するトランジスタ（カレントトランジスタ）と、該ゲート電圧をドレイン電流に変換するトランジスタ（電流源トランジスタ）が全く別であった。よって、第１の構成よりは、第４の構成の方がトランジスタの電流特性ばらつきが電流源回路１０２の出力電流へ与える影響を低減することができる。
【０１７８】
第４の構成の電流源回路の各信号線は、共有することができる。例えば、電流入力トランジスタ８０３と電流保持トランジスタ８０４は、同じタイミングでオン・オフが切り替えられれば動作上問題無い。そのため、電流入力トランジスタ８０３と電流保持トランジスタ８０４の極性を同じとし、信号線ＧＨと信号線ＧＮを共有することができる。
【０１７９】
次いで、第５の構成の電流源回路について説明する。なお、説明には図１３を参照する。図１３（Ａ）において、図２と同じ部分は同じ符号を用いて示す。
【０１８０】
第５の構成の電流源回路の構成要素について説明する。第５の構成の電流源回路は、電流源トランジスタ１１２と発光トランジスタ８８６を有する。また、スイッチとして機能する電流入力トランジスタ８８３、電流保持トランジスタ８８４、電流基準トランジスタ８８８を有する。ここで、電流源トランジスタ１１２、発光トランジスタ８８６、電流入力トランジスタ８８３、電流保持トランジスタ８８４、電流基準トランジスタ８８８は、Ｐチャネル型でもＮチャネル型でもよい。但し、電流源トランジスタ１１２と発光トランジスタ８８６は、同じ極性である必要がある。ここでは、電流源トランジスタ１１２及び発光トランジスタ８８６は、Ｐチャネル型トランジスタの例を示す。また、電流源トランジスタ１１２と発光トランジスタ８８６は、電流特性が等しいことが望まれる。さらに、電流源トランジスタ１１２のゲート電位を保持する電流源容量１１１を有する。なお、トランジスタのゲート容量等を積極的に用いることによって、電流源容量１１１を省略することも可能である。また、電流入力トランジスタ８８３のゲート電極に信号を入力する信号線ＧＮと、電流保持トランジスタ８８４のゲート電極に信号を入力する信号線ＧＨを有する。更に、制御信号が入力される電流線ＣＬと、一定の電位に保たれる電流基準線ＳＣＬとを有する。
【０１８１】
これらの構成要素の接続関係を説明する。電流源トランジスタ１１２のソース端子は端子Ｂに接続され、また、電流基準トランジスタ８８８を介して電流基準線ＳＣＬに接続されている。電流源トランジスタ１１２のドレイン端子は、発光トランジスタ８８６のソース端子に接続され、また、電流入力トランジスタ８８３を介して電流線ＣＬに接続されている。電流源トランジスタ１１２のゲート電極とソース端子は、電流源容量１１１を介して接続されている。電流源トランジスタ１１２のゲート電極と発光トランジスタ８８６のゲート電極は接続され、電流保持トランジスタ８８４を介して電流線ＣＬと接続されている。発光トランジスタ８８６のドレイン端子は、端子Ａに接続されている。
【０１８２】
なお、図１３（Ａ）において、電流保持トランジスタ８８４の配置を変え、図１３（Ｂ）に示すような回路構成としてもよい。図１３（Ｂ）では、電流保持トランジスタ８８４は、電流源トランジスタ１１２のゲート電極とドレイン端子の間に接続されている。
【０１８３】
次いで、上記第５の構成の電流源回路の設定方法について説明する。なお図１３（Ａ）と図１３（Ｂ）では、その設定動作は同様である。ここでは図１３（Ａ）に示す回路を例に、その設定動作について説明する。説明には図１３（Ｃ）〜図１３（Ｆ）を用いる。第５の構成の電流源回路では、図１３（Ｃ）〜図１３（Ｆ）の状態を順に経て設定動作が行われる。説明では簡単のため、電流入力トランジスタ８８３、電流保持トランジスタ８８４、電流基準トランジスタ８８８をスイッチとして表記した。ここで、電流源回路を設定する制御信号は、制御電流である例を示す。また図において、電流が流れる経路を太矢印で示す。
【０１８４】
図１３（Ｃ）に示す期間ＴＤ１において、電流入力トランジスタ８８３、電流保持トランジスタ８８４及び電流基準トランジスタ８８８をオン状態とする。なお、この際発光トランジスタ８８６はオフ状態である。これは、オン状態となった電流保持トランジスタ８８４及び電流入力トランジスタ８８３によって、発光トランジスタ８８６のソース端子とゲート電極の電位が等しく保たれているためである。つまり、ソース・ゲート間電圧がゼロのときオフ状態となるトランジスタを発光トランジスタ８８６に用いることで、期間ＴＤ１において発光トランジスタ８８６をオフ状態とする。こうして、図示した経路より電流が流れて、電流源容量１１１に電荷が保持される。
【０１８５】
図１３（Ｄ）に示す期間ＴＤ２において、電流源容量１１１に保持された電荷によって電流源トランジスタ１１２のゲート・ソース間電圧が閾値電圧以上となる。すると、電流源トランジスタ１１２にドレイン電流が流れる。
【０１８６】
十分時間が経過し定常状態となると、図１３（Ｅ）に示す期間ＴＤ３のように、電流源トランジスタ１１２のドレイン電流が制御電流に定まる。こうして、制御電流をドレイン電流とする際の電流源トランジスタ１１２のゲート電圧が、電流源容量１１１に保持される。その後、電流保持トランジスタ８８４はオフ状態となる。すると、電流源容量１１１に保持された電荷が、発光トランジスタ８８６のゲート電極にも分配される。こうして、電流保持トランジスタ８８４がオフ状態となると同時に、自動的に発光トランジスタ８８６がオン状態となる。
【０１８７】
図１３（Ｆ）に示す期間ＴＤ４において、電流基準トランジスタ８８８及び電流入力トランジスタ８８３がオフ状態となる。こうして、画素に制御電流が入力されなくなる。なお、電流保持トランジスタ８８４をオフするタイミングは、電流入力トランジスタ８８３をオフするタイミングに対して、早いかまたは同時であることが好ましい。これは、電流源容量１１１に保持された電荷を放電させないようにするためである。期間ＴＤ４の後、端子Ａと端子Ｂの間に電圧が印加されると、電流源トランジスタ１１２及び発光トランジスタ８８６を介して、一定の電流が出力される。つまり、電流源回路１０２が一定の電流を出力する際は、電流源トランジスタ１１２と発光トランジスタ８８６が、１つのマルチゲート型トランジスタのように機能する。そのため、入力する制御電流に対して、出力する一定電流の値を小さく設定することができる。こうして、電流源回路の設定動作を速くすることができる。なお、発光トランジスタ８８６と電流源トランジスタ１１２の極性は同じとする必要がある。また、発光トランジスタ８８６と電流源トランジスタ１１２の電流特性は同じとすることが望ましい。これは、第５の構成を有する各電流源回路１０２において、発光トランジスタ８８６と電流源トランジスタ１１２の特性が揃っていない場合、出力電流にばらつきを生じるためである。
【０１８８】
なお、第５の構成の電流源回路では、制御電流が入力され、入力された制御電流を対応するゲート電圧に変換するトランジスタ（電流源トランジスタ１１２）も用いて、電流源回路１０２からの電流を出力している。一方、第１の構成の電流源回路では、制御電流が入力され、入力された制御電流を対応するゲート電圧に変換するトランジスタ（カレントトランジスタ）と、該ゲート電圧をドレイン電流に変換するトランジスタ（電流源トランジスタ）が全く別であった。よって、第１の構成よりは、トランジスタの電流特性ばらつきが電流源回路１０２の出力電流へ与える影響を低減することができる。
【０１８９】
なお、設定動作の際の期間ＴＤ１〜期間ＴＤ３において端子Ｂに電流を流す場合は、電流基準線ＳＣＬ及び電流基準トランジスタ８８８は必要ない。
【０１９０】
第５の構成の電流源回路の各信号線は、共有することができる。例えば、電流入力トランジスタ８８３と電流保持トランジスタ８８４は、同じタイミングでオン・オフが切りかえられれば動作上問題無い。そのため、電流入力トランジスタ８８３と電流保持トランジスタ８８４の極性を同じとし、信号線ＧＨと信号線ＧＮを共有することができる。また、電流基準トランジスタ８８８と電流入力トランジスタ８８３は、同じタイミングでオン・オフが切りかえられれば動作上問題無い。そのため、電流基準トランジスタ８８８と電流入力トランジスタ８８３の極性を同じとし、信号線ＧＮと信号線ＧＣを共有することができる。
【０１９１】
次いで、上述した第１の構成乃至第５の構成の電流源回路を、特徴毎にもう少し大きな枠組みでまとめる。
【０１９２】
上述の５つの電流源回路は、大きく分けて、カレントミラー型の電流源回路と、同一トランジスタ型の電流源回路と、マルチゲート型の電流源回路に分類される。これらについて、以下に説明する。
【０１９３】
カレントミラー型の電流源回路としては、第１の構成の電流源回路が挙げられる。カレントミラー型の電流源回路において、発光素子に入力される信号は、画素に入力される制御電流を所定の倍率で増減した電流である。そのため、制御電流をある程度大きく設定することが可能となる。よって、各画素の電流源回路の設定動作を早く行うことが可能である。しかし、電流源回路の有するカレントミラー回路を構成する一対のトランジスタの電流特性が異なると、画像表示がばらつく問題がある。
【０１９４】
同一トランジスタ型の電流源回路としては、第２の構成及び第３の構成の電流源回路が挙げられる。同一トランジスタ型の電流源回路において、発光素子に入力される信号は、画素に入力される制御電流の電流値と等しい。ここで、同一トランジスタ型の電流源回路では、制御電流が入力されるトランジスタと、発光素子に電流を出力するトランジスタが同一である。そのため、トランジスタの電流特性のばらつきによる画像むらは低減される。
【０１９５】
マルチゲート型の電流源回路としては、第４の構成及び第５の構成の電流源回路が挙げられる。マルチゲート型の電流源回路において、発光素子に入力される信号は、画素に入力される制御電流を所定の倍率で増減した電流である。そのため、制御電流をある程度大きく設定することが可能となる。よって、各画素の電流源回路の設定動作を早く行うことが可能である。また、制御電流が入力されるトランジスタと、発光素子に電流を出力するトランジスタの一部を共有している。そのため、トランジスタの電流特性のばらつきによる画像むらは、カレントミラー型の電流源回路と比較して低減される。
【０１９６】
次いで、上述した３つの分類の電流源回路それぞれにおいて、その設定動作と、ペアとなるスイッチ部の動作との関連について説明する。
【０１９７】
カレントミラー型の電流源回路の場合の設定動作と、対応するスイッチ部の動作との関連を以下に示す。カレントミラー方式の電流源回路の場合、制御電流が入力されている間も、所定の一定電流を出力することができる。そのため、ペアとなるスイッチ部の動作と電流源回路の設定動作を同期させて行う必要がない。
【０１９８】
同一トランジスタ型の電流源回路の場合の設定動作と、対応するスイッチ部の動作との関連を以下に示す。同一トランジスタ型の電流源回路の場合、制御電流が入力される間は、一定電流を出力することができない。そのため、ペアとなるスイッチ部の動作と電流源回路の設定動作を同期させて行う必要が生じる。例えば、スイッチ部がオフの状態にのみ、電流源回路の設定動作を行うことが可能である。
【０１９９】
マルチゲート型の電流源回路の場合の設定動作と、対応するスイッチ部の動作との関連を以下に示す。マルチゲート型の電流源回路の場合、制御電流が入力れる間は、一定電流を出力することができない。そのため、ペアとなるスイッチ部の動作と電流源回路の設定動作を同期させて行う必要が生じる。例えば、スイッチ部がオフの状態にのみ、電流源回路の設定動作を行うことが可能である。
【０２００】
次いで、電流源回路の設定動作とペアとなるスイッチ部の動作とを同期させる場合に、時間階調方式と組み合わせる際の動作について詳細に説明する。
【０２０１】
ここでは、スイッチ部がオフ状態の場合のみ、電流源回路の設定動作を行う場合に注目する。なお、時間階調方式の詳細な説明については、実施の形態２に示した手法と同様であるので、ここでは説明は省略する。時間階調方式を用いる場合、スイッチ部が常にオフ状態となるのは非表示期間である。よって、非表示期間において、電流源回路の設定動作を行うことができる。
【０２０２】
非表示期間は、リセット期間において各画素行を順に選択することによって始まる。ここで、走査線を順に選択する周波数と同じ周波数で、各画素行の設定動作を行うことができる。例えば、図３に示した構成のスイッチ部を用いる場合に注目する。走査線Ｇや消去用信号線ＲＧを順に選択する周波数と同じ周波数で、各画素行を選択し電流源回路の設定動作を行うことができる。
【０２０３】
ただし、１行分の選択期間の長さでは、電流源回路の設定動作を十分に行うことが難しい場合がある。そのときは、複数行分の選択期間を用いて、ゆっくりと電流源回路の設定動作を行ってもよい。ゆっくりと電流源回路の設定動作を行うとは、電流源回路が有する電流源容量に、所定の電荷を蓄積する動作を長い時間をかけてゆっくりと行うことを示すものとする。
【０２０４】
このように、複数行分の選択期間を用いて、且つ、リセット期間での消去用信号線ＲＧ等を選択する周波数と同じ周波数を用いて、各行を選択していくため、行をとびとびに選択していくことになる。よって、全ての行の画素の設定動作を行うためには、複数の非表示期間において設定動作を行う必要がある。
【０２０５】
次いで、上記手法を用いる際の表示装置の構成及び駆動方法について詳細に説明する。まず、複数本の走査線が選択される期間と同じ長さの期間を用いて、１行の画素の設定動作を行う駆動方法について説明する。説明には、図１４を用いる。図では例として、１０本の走査線が選択される期間に、１行の画素の設定動作を行うタイミングチャートを示した。
【０２０６】
図１４（Ａ）に、各フレーム期間における各行の動作を示す。なお、実施の形態２において図４で示したタイミングチャートと同じ部分は、同じ符号を用いて示し説明は省略する。ここでは、１フレーム期間を３つのサブフレーム期間ＳＦ1〜ＳＦ3に分割した例を示した。なお、サブフレーム期間ＳＦ2及びＳＦ3においてそれぞれ、非表示期間Ｔｕｓが設けられる構成とする。非表示期間Ｔｕｓ中に、画素の設定動作が行われる（図中期間Ａ及び期間Ｂ）。
【０２０７】
次いで、期間Ａ及び期間Ｂの動作について、詳細に説明する。説明には、図１４（Ｂ）を用いる。なお図中では、画素の設定動作を行う期間を、信号線ＧＮが選択される期間で示した。一般に、ｉ（ｉは自然数）行目の画素の信号線ＧＮをＧＮiで示した。まず、第１のフレーム期間Ｆ1の期間Ａにおいて、ＧＮ1、ＧＮ11、ＧＮ21、…ととびとびに選択される。こうして、１行目、１１行目、２１行目、…の画素の設定動作が行われる（期間１）。次いで、第１のフレーム期間Ｆ1の期間Ｂにおいて、ＧＮ2、ＧＮ12、ＧＮ22、…が選択される。こうして、２行目、１２行目、２２行目、…の画素の設定動作が行われる（期間２）。上記動作を５フレーム期間繰り返すことによって、全ての画素の設定動作が一通り行われる。
【０２０８】
ここで、１行の画素の設定動作に用いることができる期間をＴｃと表記する。上記駆動方法を用いる場合、Ｔｃを走査線Ｇの選択期間の１０倍に設定することが可能である。こうして、１画素あたりの設定動作に用いる時間を長くすることができる。また、効率良く、正確に、画素の設定動作を行うことができる。
【０２０９】
なお、一通りの設定動作では十分でない場合に、上記動作を複数回繰り返し、徐々に画素の設定動作を行っても良い。
【０２１０】
次いで、上記駆動方法を用いる際の駆動回路の構成について、図１５を用いて説明する。なお、図１５では信号線ＧＮに信号を入力する駆動回路を示した。しかし、電流源回路が有するその他の信号線に入力される信号についても同様である。画素の設定動作を行うための駆動回路の構成例を２つ挙げる。
【０２１１】
第１の例は、シフトレジスタの出力を切り替え信号によって切り替え、信号線ＧＮに出力する構成の駆動回路である。この駆動回路（設定動作用駆動回路）の構成の例を、図１５（Ａ）に示す。設定動作用駆動回路５８０１は、シフトレジスタ５８０２と、ＡＮＤ回路と、インバータ回路（ＩＮＶ）等によって構成される。なおここでは、シフトレジスタ５８０２のパルス出力期間の４倍の期間、１本の信号線ＧＮを選択する構成の駆動回路を例に示した。
【０２１２】
設定動作用駆動回路５８０１の動作について説明する。シフトレジスタ５８０２の出力は、切り替え信号５８０３によって選択され、ＡＮＤ回路を介して信号線ＧＮに出力される。
【０２１３】
第２の例は、シフトレジスタの出力により、特定の行を選択する信号をラッチする構成の駆動回路である。この駆動回路（設定動作用駆動回路）の構成の例を図１５（Ｂ）に示す。設定動作用駆動回路５８１１は、シフトレジスタ５８１２と、ラッチ１回路５８１３と、ラッチ２回路５８１４とを有する。
【０２１４】
設定動作用駆動回路５８１１の動作について説明する。シフトレジスタ５８１２の出力により、ラッチ１回路５８１３は行選択信号５８１５を順に保持する。ここで、行選択信号５８１５は、シフトレジスタ５８１２の出力のうち任意の出力を選択する信号である。ラッチ１回路５８１３に保持された信号は、ラッチ信号５８１６によってラッチ２回路５８１４に転送される。こうして、特定の信号線ＧＮに信号が入力される。
【０２１５】
なお、表示期間中であっても、カレントミラー型の電流源回路の場合は、設定動作を行うことができる。また、同一トランジスタ型の電流源回路やマルチゲート型の電流源回路でも、表示期間を一旦中断して、電流源回路の設定動作を行い、その後、表示期間を再開するような駆動方法を用いても良い。
【０２１６】
本実施の形態は、実施の形態１及び実施の形態２と自由に組み合わせて実施することが可能である。
【０２１７】
（実施の形態４）
本実施の形態では、各画素の構成と動作について説明する。なお、各画素が２つのペアを有する場合を例にする。そして、２つのペアの２つの電流源回路の構成を、実施の形態３に示した５つの電流源回路の構成から選択し組み合わせる場合を例に説明する。
【０２１８】
第１の組み合わせ例を示す。第１の組み合わせ例では、画素が有する２つの電流源回路（第１の電流源回路と第２の電流源回路）はどちらも、図１０（Ａ）に示した第２の構成の電流源回路である。なお、これら電流源回路の構成は、実施の形態３と同様であるので、詳細な説明は省略する。
【０２１９】
図１６に、第１の組み合わせ例の画素の構成を示す。なお、図１６において図１０（Ａ）と同じ部分は同じ符号を用いて示す。なお、第１の電流源回路に対応する部分は図１０（Ａ）の符号の後にａを付けて示し、第２の電流源回路に対応する部分は図１０（Ａ）の符号の後にｂを付けて示した。また、それぞれのペアのスイッチ部（第１のスイッチ部及び第２のスイッチ部）の構成は、実施の形態２を参照し、ここでは説明は省略する。
【０２２０】
ここで、第１の電流源回路１０２ａと第２の電流源回路１０２ｂで、配線や素子を共有することができる。例えば、信号線ＧＮａと信号線ＧＮｂを共有することができる。また、信号線ＧＨａと信号線ＧＨｂを共有することができる。さらに、信号線ＧＳａと信号線ＧＳｂを共有することができる。この構成を図１７（Ａ）に示す。または、電流線ＣＬａと電流線ＣＬｂを共有することができる。この構成を図１７（Ｂ）に示す。なお、図１７（Ａ）、図１７（Ｂ）の構成は自由に組み合わせることができる。
【０２２１】
電流源回路１０２ａと１０２ｂそれぞれの設定の仕方は、実施の形態３と同様である。電流源回路１０２ａと１０２ｂは、同一トランジスタ型の電流源回路である。よって、その設定動作は、スイッチ部の動作と同期して行うことが望ましい。また、電流停止トランジスタ２０５ａ、２０５ｂは、駆動方法によっては無くても良い。
【０２２２】
本実施の形態は、実施の形態１乃至実施の形態３と自由に組み合わせて実施することが可能である。
【０２２３】
（実施の形態５）
本実施の形態では、各画素の構成と動作について説明する。なお、各画素が２つのペアを有する場合を例にする。そして、２つのペアの２つの電流源回路の構成を、実施の形態３に示した５つの電流源回路の構成から選択し組み合わせる場合を例に説明する。
【０２２４】
なお、実施の形態４に示した第１の組み合わせ例とは異なる、第２の組み合わせ例について説明する。第２の組み合わせ例では、画素が有する２つの電流源回路のうちの１つ（第１の電流源回路）は、図１０（Ａ）に示した第２の構成の電流源回路である。もう１つの電流源回路（第２の電流源回路）は、図９（Ａ）に示した第１の構成の電流源回路である。なお、これら電流源回路の構成は、実施の形態３と同様であるので、詳細な説明は省略する。
【０２２５】
図１８に、第２の組み合わせ例の画素の構成を示す。なお、図１８において図１０（Ａ）及び図９（Ａ）と同じ部分は同じ符号を用いて示す。なお、第１の電流源回路に対応する部分は、図１０（Ａ）の符号の後にａを付けて示した。また、第２の電流源回路に対応する部分は、図９（Ａ）の符号の後にｂを付けて示した。また、それぞれのペアのスイッチ部（第１のスイッチ部及び第２のスイッチ部）の構成は、実施の形態２を参照することができるので、ここでは説明は省略する。
【０２２６】
ここで、第１の電流源回路１０２ａと第２の電流源回路１０２ｂで、配線や素子を共有することができる。また、第１の電流源回路１０２ａと第２の電流源回路１０２ｂで電流源容量１１１を共有することができる。この構成を、図４０に示す。なお、図１８と同じ部分は同じ符号を用いて示す。なお、異なる画素間で、カレントトランジスタ１４０５ｂを共有することも可能である。
【０２２７】
また、信号線を共有することができる。例えば、信号線ＧＮａと信号線ＧＮｂを共有することができる。また、信号線ＧＨａと信号線ＧＨｂを共有することができる。この構成を図１９（Ａ）に示す。または、電流線ＣＬａと電流線ＣＬｂを共有することができる。この構成を図１９（Ｂ）に示す。また、電流線ＣＬａの代わりに、信号線Ｓｂを用いることができる。この構成を図１９（Ｃ）に示す。なお、図４０、図１９（Ａ）〜図１９（Ｃ）の構成は自由に組み合わせることができる。
【０２２８】
電流源回路１０２ａと１０２ｂそれぞれの設定の仕方は、実施の形態３と同様である。電流源回路１０２ａは、同一トランジスタ型の電流源回路である。よって、その設定動作は、スイッチ部の動作と同期させて行うことが望ましい。また、電流停止トランジスタ２０５は、駆動方法によっては無くても良い。一方、電流源回路１０２ｂは、カレントミラー型の電流源回路である。よって、その設定動作は、スイッチ部の動作と非同期で行うことができる。
【０２２９】
本実施の形態の画素構成において、各画素の同一トランジスタ型の電流源回路、及びカレントミラー型の電流源回路それぞれが出力する電流の電流値を異ならせる場合、同一トランジスタ型の電流源回路の出力電流の電流値をカレントミラー型の電流源回路の出力電流の電流値と比較して、大きく設定するのが望ましい。その理由を以下に説明する。
【０２３０】
実施の形態３において説明したように、同一トランジスタ型の電流源回路では出力電流との電流値の等しい制御電流を入力する必要があるが、カレントミラー型の電流源回路では出力電流の電流値に対して大きい電流値の制御電流を入力することが可能である。大きい電流値の制御電流を用いることによって、速く、また、ノイズの影響等を受けにくいため正確に、電流源回路の設定動作が可能である。そのため、仮に同じ電流値の出力電流を設定した場合、カレントミラー型の電流源回路よりも同一トランジスタ型の電流源回路の方が、電流源回路の設定動作が遅くなる。そこで、同一トランジスタ型の電流源回路では、カレントミラー型の電流源回路よりも出力電流の電流値を大きくして、制御電流の電流値を大きくし、速く且つ正確に電流源回路の設定動作をすることが望ましい。
【０２３１】
また実施の形態３において説明したように、カレントミラー型の電流源回路は、同一トランジスタ型の電流源回路と比較して、出力電流のばらつきが大きい。電流源回路の出力電流は、その電流値が大きいほど、ばらつきの影響が大きく現れる。そのため、仮に同じ電流値の出力電流を設定した場合、同一トランジスタ型の電流源回路よりもカレントミラー型の電流源回路の方が、出力電流のばらつきが大きくなる。そこで、カレントミラー型の電流源回路では、同一トランジスタ型の電流源回路よりも出力電流の電流値を小さくして、出力電流のばらつきを小さくすることが望ましい。
【０２３２】
以上により、本実施の形態の画素構成において、各画素の同一トランジスタ型の電流源回路、及びカレントミラー型の電流源回路それぞれが出力する電流の電流値を異ならせる場合、同一トランジスタ型の電流源回路の出力電流の電流値をカレントミラー型の電流源回路の出力電流の電流値と比較して、大きく設定するのが望ましい。
【０２３３】
また、図４０の画素構成を用いる場合は、電流源回路１０２ａの出力電流は、電流源回路１０２ｂの出力電流よりも大きく設定するのが望ましい。こうして、設定動作を行う電流源回路１０２ａの出力電流を大きくして、速く設定動作を行うことができる。また、制御電流が入力されるトランジスタと異なるトランジスタ１１２ｂのドレイン電流を出力電流とする電流源回路１０２ｂでは、出力電流を小さく設定することによってばらつきの影響を小さくすることができる。
【０２３４】
本実施の形態は、実施の形態１乃至実施の形態３と自由に組み合わせて実施することが可能である。
【０２３５】
（実施の形態６）
本実施の形態では、各画素の構成と動作について説明する。なお、各画素が２つのペアを有する場合を例にする。そして、２つのペアの２つの電流源回路の構成を、実施の形態３に示した５つの電流源回路の構成から選択し組み合わせる場合を例に説明する。
【０２３６】
なお、実施の形態４及び実施の形態５に示した第１の組み合わせ例及び第２の組み合わせ例とは異なる、第３の組み合わせ例について説明する。第３の組み合わせ例では、画素が有する２つの電流源回路のうちの１つ（第１の電流源回路）は、図１０（Ａ）に示した第２の構成の電流源回路である。もう１つの電流源回路（第２の電流源回路）は、図１１（Ａ）に示した第３の構成の電流源回路である。なお、これら電流源回路の構成は、実施の形態３と同様であるので、詳細な説明は省略する。
【０２３７】
図２０に、第３の組み合わせ例の画素の構成を示す。なお、図２０において図１０（Ａ）及び図１１（Ａ）と同じ部分は同じ符号を用いて示す。なお、第１の電流源回路に対応する部分は、図１０（Ａ）の符号の後にａを付けて示し、第２の電流源回路に対応する部分は、図１１（Ａ）の符号の後にｂを付けて示した。また、それぞれのペアのスイッチ部（第１のスイッチ部及び第２のスイッチ部）の構成は、実施の形態２を参照することができるので、ここでは説明は省略する。
【０２３８】
ここで、第１の電流源回路１０２ａと第２の電流源回路１０２ｂで、配線や素子を共有することができる。また第１の電流源回路１０２ａと第２の電流源回路１０２ｂで電流源容量を共有することができる。この構成は、図４０と同じとすることができる。なお、図２０と同じ部分は同じ符号を用いて示す。また、信号線を共有することができる。例えば、信号線ＧＮａと信号線ＧＮｂを共有することができる。また、信号線ＧＨａと信号線ＧＨｂを共有することができる。さらに、信号線ＧＳａと信号線ＧＥｂを共有することができる。この構成を図２１（Ａ）に示す。または、電流線ＣＬａと電流線ＣＬｂを共有することができる。この構成を図２１（Ｂ）に示す。なお、図４０、図２１（Ａ）、図２１（Ｂ）の構成は自由に組み合わせることができる。
【０２３９】
電流源回路１０２ａと１０２ｂそれぞれの設定の仕方は、実施の形態３と同様である。電流源回路１０２ａ及び電流源回路１０２ｂは、同一トランジスタ型の電流源回路である。よって、その設定動作は、スイッチ部の動作と同期させて行うことが望ましい。また、電流停止トランジスタ２０５ａは、駆動方法によっては無くても良い。
【０２４０】
本実施の形態は、実施の形態１乃至実施の形態３と自由に組み合わせて実施することが可能である。
【０２４１】
（実施の形態７）
本実施の形態では、各画素の構成と動作について説明する。なお、各画素が２つのペアを有する場合を例にする。そして、２つのペアの２つの電流源回路の構成を、実施の形態３に示した５つの電流源回路の構成から選択し組み合わせる場合を例に説明する。
【０２４２】
なお、実施の形態４乃至実施の形態６に示した第１の組み合わせ例乃至第３の組み合わせ例とは異なる、第４の組み合わせ例について説明する。第４の組み合わせ例では、画素が有する２つの電流源回路のうちの１つ（第１の電流源回路）は、図１０（Ａ）に示した第２の構成の電流源回路である。もう１つの電流源回路（第２の電流源回路）は、図１２（Ａ）に示した第４の構成の電流源回路である。なお、これら電流源回路の構成は、実施の形態３と同様であるので、詳細な説明は省略する。
【０２４３】
図２２に、第４の組み合わせ例の画素の構成を示す。なお、図２２において図１０（Ａ）及び図１２（Ａ）と同じ部分は同じ符号を用いて示す。なお、第１の電流源回路に対応する部分は、図１０（Ａ）の符号の後にａを付けて示し、第２の電流源回路に対応する部分は、図１２（Ａ）の符号の後にｂを付けて示した。また、それぞれのペアのスイッチ部（第１のスイッチ部及び第２のスイッチ部）の構成は、実施の形態２を参照することができるので、ここでは説明は省略する。
【０２４４】
ここで、第１の電流源回路１０２ａと第２の電流源回路１０２ｂで、配線や素子を共有することができる。例えば、信号線を共有することができる。例えば、信号線ＧＮａと信号線ＧＮｂを共有することができる。また、信号線ＧＨａと信号線ＧＨｂを共有することができる。この構成を図２３（Ａ）に示す。または、電流線ＣＬａと電流線ＣＬｂを共有することができる。この構成を図２３（Ｂ）に示す。また、電流線ＣＬａの代わりに、信号線Ｓａを用いることができる。この構成を図２３（Ｃ）に示す。なお、図２３（Ａ）〜図２３（Ｃ）の構成は自由に組み合わせることができる。
【０２４５】
電流源回路１０２ａと１０２ｂそれぞれの設定の仕方は、実施の形態３と同様である。電流源回路１０２ａは、同一トランジスタ型の電流源回路である。よって、その設定動作は、スイッチ部の動作と同期させて行うことが望ましい。また、電流源回路１０２ｂは、マルチゲート型の電流源回路である。よって、その設定動作は、スイッチ部の動作と同期させて行うことが望ましい。また、電流停止トランジスタ２０５ａは、駆動方法によっては無くても良い。
【０２４６】
本実施の形態の画素構成において、各画素の同一トランジスタ型の電流源回路、及びマルチゲート型の電流源回路それぞれが出力する電流の電流値を異ならせる場合、同一トランジスタ型の電流源回路の出力電流の電流値をマルチゲート型の電流源回路の出力電流の電流値と比較して、大きく設定するのが望ましい。その理由を以下に説明する。
【０２４７】
実施の形態３において説明したように、同一トランジスタ型の電流源回路では出力電流との電流値の等しい制御電流を入力する必要があるが、マルチゲート型の電流源回路では出力電流の電流値に対して大きい電流値の制御電流を入力することが可能である。大きい電流値の制御電流を用いることによって、速く、また、ノイズの影響等を受けにくいため正確に、電流源回路の設定動作が可能である。そのため、仮に同じ電流値の出力電流を設定した場合、マルチゲート型の電流源回路よりも同一トランジスタ型の電流源回路の方が、電流源回路の設定動作が遅くなる。そこで、同一トランジスタ型の電流源回路では、マルチゲート型の電流源回路よりも出力電流の電流値を大きくして、制御電流の電流値を大きくし、速く且つ正確に電流源回路の設定動作をすることが望ましい。
【０２４８】
また実施の形態３において説明したように、マルチゲート型の電流源回路は、同一トランジスタ型の電流源回路と比較して、出力電流のばらつきが大きい。電流源回路の出力電流は、その電流値が大きいほど、ばらつきの影響が大きく現れる。そのため、仮に同じ電流値の出力電流を設定した場合、同一トランジスタ型の電流源回路よりもマルチゲート型の電流源回路の方が、出力電流のばらつきが大きくなる。そこで、マルチゲート型の電流源回路では、同一トランジスタ型の電流源回路よりも出力電流の電流値を小さくして、出力電流のばらつきを小さくすることが望ましい。
【０２４９】
以上により、本実施の形態の画素構成において、各画素の同一トランジスタ型の電流源回路、及びマルチゲート型の電流源回路それぞれが出力する電流の電流値を異ならせる場合、同一トランジスタ型の電流源回路の出力電流の電流値をマルチゲート型の電流源回路の出力電流の電流値と比較して、大きく設定するのが望ましい。
【０２５０】
本実施の形態は、実施の形態１乃至実施の形態３と自由に組み合わせて実施することが可能である。
【０２５１】
（実施の形態８）
本実施の形態では、各画素の構成と動作について説明する。なお、各画素が２つのペアを有する場合を例にする。そして、２つのペアの２つの電流源回路の構成を、実施の形態３に示した５つの電流源回路の構成から選択し組み合わせる場合を例に説明する。
【０２５２】
なお、実施の形態４乃至実施の形態７に示した第１の組み合わせ例乃至第４の組み合わせ例とは異なる、第５の組み合わせ例について説明する。第５の組み合わせ例では、画素が有する２つの電流源回路のうちの１つ（第１の電流源回路）は、図１０（Ａ）に示した第２の構成の電流源回路である。もう１つの電流源回路（第２の電流源回路）は、図１３（Ａ）に示した第５の構成の電流源回路である。なお、これら電流源回路の構成は、実施の形態３と同様であるので、詳細な説明は省略する。
【０２５３】
図２４に、第５の組み合わせ例の画素の構成を示す。なお、図２４において図１０（Ａ）及び図１３（Ａ）と同じ部分は同じ符号を用いて示す。なお、第１の電流源回路に対応する部分は、図１０（Ａ）の符号の後にａを付けて示した。また、第２の電流源回路に対応する部分は、図１３（Ａ）の符号の後にｂを付けて示した。また、それぞれのペアのスイッチ部（第１のスイッチ部及び第２のスイッチ部）の構成は、実施の形態２を参照することができるので、ここでは説明は省略する。
【０２５４】
ここで、第１の電流源回路１０２ａと第２の電流源回路１０２ｂで、配線や素子を共有することができる。例えば、信号線を共有することができる。例えば、信号線ＧＮａと信号線ＧＮｂを共有することができる。また、信号線ＧＨａと信号線ＧＨｂを共有することができる。この構成を図２５（Ａ）に示す。または、電流線ＣＬａと電流線ＣＬｂを共有することができる。この構成を図２５（Ｂ）に示す。なお、図２５（Ａ）、図２５（Ｂ）の構成は自由に組み合わせることができる。
【０２５５】
電流源回路１０２ａと１０２ｂそれぞれの設定の仕方は、実施の形態３と同様である。電流源回路１０２ａは、同一トランジスタ型の電流源回路である。よって、その設定動作は、スイッチ部の動作と同期させて行うことが望ましい。電流源回路１０２ｂは、マルチゲート型の電流源回路である。よって、その設定動作はスイッチ部の動作と同期させて行うことが望ましい。また、電流停止トランジスタ２０５ａは、駆動方法によっては無くても良い。
【０２５６】
本実施の形態の画素構成において、各画素の同一トランジスタ型の電流源回路、及びマルチゲート型の電流源回路それぞれが出力する電流の電流値を異ならせる場合、同一トランジスタ型の電流源回路の出力電流の電流値をマルチゲート型の電流源回路の出力電流の電流値と比較して、大きく設定するのが望ましい。その理由は実施の形態７と同様であるので、説明は省略する。
【０２５７】
本実施の形態は、実施の形態１乃至実施の形態３と自由に組み合わせて実施することが可能である。
【０２５８】
（実施の形態９）
本実施の形態では、本発明の画素構成において、時間階調方式と組み合わせて階調を表現する場合の具体例を４つ示す。なお時間階調方式に関する基本的な説明は、実施の形態２で行ったのでここでは説明は省略する。本実施の形態では、６４階調を表現する場合を例示する。
【０２５９】
第１の例を示す。各画素の有する複数の電流源回路の出力電流を適当に定めることによって、発光素子に流れる電流の電流値（Ｉ）を１：２の比に変化させる。このとき、１フレーム期間を３つのサブフレーム期間に分割し、各サブフレーム期間の表示期間の長さ（Ｔ）の比が１：４：１６となるように設定する。こうして表１に示すように、発光素子に流れる電流（電流Ｉと表記）と表示期間の長さ（期間Ｔと表記）の組み合わせによって、６４階調を表現することができる。
【０２６０】
【表１】
2006126874.tif 000003
【０２６１】
第２の例を示す。各画素の有する複数の電流源回路の出力電流を適当に定めることによって、発光素子に流れる電流の電流値（Ｉ）を１：４の比に変化させる。このとき、１フレーム期間を３つのサブフレーム期間に分割し、各サブフレーム期間の表示期間の長さ（Ｔ）の比が１：２：１６となるように設定する。こうして、表２に示すように、発光素子に流れる電流Ｉと期間Ｔの組み合わせによって、６４階調を表現することができる。
【０２６２】
【表２】
2006126874.tif 000004
【０２６３】
第３の例を示す。各画素の有する複数の電流源回路の出力電流を適当に定めることによって、発光素子に流れる電流の電流値（Ｉ）を１：２：４の比に変化させる。このとき、１フレーム期間を２つのサブフレーム期間に分割し、各サブフレーム期間の表示期間の長さ（Ｔ）の比が１：８となるように設定する。こうして、表３に示すように、発光素子に流れる電流Ｉと期間Ｔの組み合わせによって、６４階調を表現することができる。
【表３】
2006126874.tif 000005
【０２６４】
第４の例を示す。各画素の有する複数の電流源回路の出力電流を適当に定めることによって、発光素子に流れる電流の電流値（Ｉ）を１：４：１６の比に変化させる。このとき、１フレーム期間を２つのサブフレーム期間に分割し、各サブフレーム期間の表示期間の長さ（Ｔ）の比が１：２となるように設定する。こうして、表４に示すように、発光素子に流れる電流Ｉと期間Ｔの組み合わせによって、６４階調を表現することができる。
【０２６５】
【表４】
2006126874.tif 000006
【０２６６】
なお、本実施の形態は、実施の形態１〜実施の形態８と自由に組み合わせて実施することができる。
【０２６７】
（実施の形態１０）
実施の形態１〜実施の形態９では、各画素が、電流源回路とスイッチ部のペアを複数有する構成を示した。しかし、各画素が電流源回路とスイッチ部のペアを１つだけ有する構成としてもよい。
【０２６８】
各画素にペアが１つの場合は、２階調が表現できる。なお、他の階調表示方法と組み合わせることによって多階調化も可能である。例えば、時間階調方式と組み合わせて階調表示を行うことも可能である。
【０２６９】
本実施の形態は、実施の形態１〜実施の形態９と自由に組み合わせて実施することができる。
【０２７０】
（実施の形態１１）
各画素が、３つ以上の電流源回路を有する構成としてもよい。例えば、実施の形態４〜実施の形態８に示した、第１の組み合わせ例〜第５の組み合わせ例において、実施の形態３で示した５つの構成の電流源回路のうち任意の回路を追加することができる。
【０２７１】
本実施の形態は、実施の形態１〜実施の形態１０と自由に組み合わせて実施することができる。
【０２７２】
（実施の形態１２）
本実施の形態では、本発明の表示装置において、各画素に制御電流を入力する駆動回路の構成について説明する。
【０２７３】
各画素に入力する制御電流がばらつくと、各画素の電流源回路が出力する電流の電流値もばらついてしまう。そのため、各電流線にほぼ一定の制御電流を出力する構成の駆動回路が必要となる。そのような駆動回路の例を以下に示す。
【０２７４】
例えば、特願２００１―３３３４６２号、特願２００１―３３３４６６号、特願２００１―３３３４７０号、特願２００１―３３５９１７号または特願２００１―３３５９１８号に示す構成の信号線駆動回路を用いることができる。つまり、該信号線駆動回路の出力電流を制御電流として各画素に入力することができる。
【０２７５】
本発明の表示装置において、上記の信号線駆動回路を適用することによって、各画素にほぼ一定の制御電流を入力することができる。こうして、画像の輝度のばらつきを更に低減することが可能である。
【０２７６】
本実施の形態は、実施の形態１〜実施の形態１１と自由に組み合わせて実施することが可能である。
【０２７７】
（実施の形態１３）
本実施の形態では、本発明を応用した表示システムについて説明する。
【０２７８】
ここで表示システムとは、表示装置に入力される映像信号を記憶するメモリや、表示装置の各駆動回路に入力する制御信号（クロックパルス、スタートパルス等）を出力する回路、それらを制御するコントローラ等を含むものとする。
【０２７９】
表示システムの例を図４１に示す。表示システムは、表示装置の他に、Ａ／Ｄ変換回路、メモリ選択スイッチＡ、メモリ選択スイッチＢ、フレームメモリ１、フレームメモリ２、コントローラ、クロック信号発生回路、電源発生回路を有する。
【０２８０】
表示システムの動作について説明する。Ａ／Ｄ変換回路は、表示システムに入力された映像信号をデジタルの映像信号に変換する。フレームメモリＡまたはフレームメモリＢは、該デジタルの映像信号が記憶される。ここで、フレームメモリＡまたはフレームメモリＢを期間毎（１フレーム期間毎、サブフレーム期間毎）に使い分けることによって、メモリへの信号の書き込み及びメモリからの信号の読み出しに余裕を持たせることができる。フレームメモリＡまたはフレームメモリＢの使い分けは、コントローラによってメモリ選択スイッチＡ及びメモリ選択スイッチＢを切りかえることによって行われる。また、クロック発生回路はコントローラからの信号によってクロック信号等を発生させる。電源発生回路はコントローラからの信号によって、所定の電源を発生させる。メモリから読み出された信号、クロック信号、電源等は、ＦＰＣを介して表示装置に入力される。
【０２８１】
なお、本発明を応用した表示システムは、図４１に示した構成に限定されない。公知のあらゆる構成の表示システムにおいて、本発明を応用することができる。
【０２８２】
本実施の形態は、実施の形態１〜実施の形態１２と自由に組み合わせて実施することが可能である。
【０２８３】
（実施の形態１４）
本発明は、様々な電子機器に適用することができる。つまり、様々な電子機器が有する画像表示を行う部分（表示部）に本発明の構成要素を適用することができる。
【０２８４】
本発明の電子機器の一例として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDVD等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）等が挙げられる。
【０２８５】
なお、上記電子機器に限定されず様々な電子機器に本発明を適用することが可能である。
【０２８６】
本実施の形態は、実施の形態１〜実施の形態１３と自由に組み合わせて実施することが可能である。
【０２８７】
（実施の形態１５）
本発明の表示装置では、電流源トランジスタは飽和領域で動作する。そこで、本実施の形態では、表示装置の消費電力を抑えることができ、なおかつ電流源トランジスタの飽和領域における動作の線形性を保つことができる、電流源トランジスタのチャネル長の最適な範囲について説明する。
【０２８８】
本発明の表示装置の有する電流源トランジスタは、飽和領域で動作し、そのドレイン電流Ｉdは以下の数１で表される。なお、Ｖgsをゲート電圧、μを移動度、Ｃ0を単位面積あたりのゲート容量、Ｗをチャネル幅、Ｌをチャネル長、Ｖthを閾値、ドレイン電流をＩdとする。
【数１】
2006126874.tif 000007
【０２８９】
数１から、μ、Ｃ0、Ｖth、Ｗの値が固定されている場合、ＩdがＶdsの値に依存せずに、ＬとＶgsの値で定まることがわかる。
【０２９０】
ところで、消費電力は電流と電圧の積に相当する。またＩdは発光素子の輝度に比例するので、輝度が定まるとＩdの値は固定される。よって消費電力の低減を考慮した場合、｜Ｖgs｜は低い方が望ましく、したがってＬは小さい値が望ましいことがわかる。
【０２９１】
しかしＬの値が小さくなると、アーリー効果またはキンク効果により徐々に飽和領域の線形性が保たれなくなる。つまり、電流源トランジスタの動作が上記数１に従わなくなり、Ｉdの値が次第にＶdsに依存するようになる。Ｖdsの値は発光素子の劣化によるＶELの減少に伴って増加するため、連鎖的にＩdの値が発光素子の劣化に左右されやすくなる。
【０２９２】
つまりＬの値は、飽和領域の線形性を考慮すると小さすぎるのは望ましくなく、かといって大きすぎると消費電力を抑えることができない。Ｌの値は、飽和領域の線形性が保たれる範囲内でより小さくするのが最も好ましい。
【０２９３】
図４２に、Ｗ＝４μｍ、Ｖds＝１０Ｖのときの、Ｐチャネル型ＴＦＴにおけるＬとΔＩdの関係を示す。ΔＩdはＩdをＬで微分した値であり、Ｌに対するＩdの傾きに相当する。よってΔＩdの値が小さいほど飽和領域におけるＩdの線形性が保たれることを意味する。そして図４２に示すように、Ｌを大きくしていくと、Ｌが１００μｍ程度からΔＩdの値が飛躍的に小さくなっているのがわかる。よって飽和領域の線形性を保つためには、Ｌが１００μｍ程度かそれより大きい値が望ましいことがわかる。
【０２９４】
そして消費電力を考慮するとＬは小さい方がより望ましいので、両方の条件を満たすために、Ｌは１００±１０μｍとするのが最も望ましい。つまりＬの範囲を９０μｍ≦Ｌ≦１１０μｍとすることで、電流源トランジスタを有する表示装置の消費電力を抑えなおかつ電流源トランジスタの飽和領域における線形性を保つことができる。
【０２９５】
本実施の形態は、実施の形態１〜実施の形態１４と自由に組み合わせて実施することが可能である。
【０２９６】
（実施の形態１６）
本実施の形態では、課題を解決する手段において述べた輝度ばらつきを更に低減する駆動方法、即ち、同じ階調を表現する際に、同じ出力電流に設定された複数の電流源回路を使い分ける駆動方法を用いる画素の構成例を示す。
【０２９７】
本実施の形態で示す画素は、電流源回路を複数有し、当該複数の電流源回路とペアになるスイッチ部を共有した構成である。各画素に１つのデジタルの映像信号を入力し、複数の電流源回路を選択的に用いて画像表示を行う。こうして、各画素の有する素子の数を減らし、開口率を増大させることができる。なお、スイッチ部を共有した複数の電流源回路は、互いに同じ一定の電流を出力するように設定される。そして、同じ階調を表現する際に、同じ一定の電流を出力する電流源回路を使い分ける。このようにすれば、仮に電流源回路の出力電流がばらついても、発光素子に流れる電流は時間的に平均化される。そのため、各画素間の電流源回路の出力電流のばらつきによる輝度のばらつきを視覚的に低減することができる。
【０２９８】
図４３に、本実施の形態の画素の構成を示す。なお、図７や図８と同じ部分は、同じ符号を用いて示し、説明は省略する。
【０２９９】
図４３（Ａ）は、電流源回路に対応するスイッチ部１０１ａ、１０１ｂにおいて、選択トランジスタ３０１を共有した構成である。また、図４３（Ｂ）は、電流源回路１０２ａ、１０２ｂに対応するスイッチ部１０１ａ、１０１ｂにおいて、選択トランジスタ３０１及び駆動トランジスタ３０２を共有した構成である。なお、図４３では図示しないが、実施の形態２で示したような消去トランジスタ３０４を設けてもよい。画素中での消去トランジスタ３０４の接続の仕方は、実施の形態２と同様にすることができる。
【０３００】
電流源回路１０２ａ、１０２ｂとして、実施の形態３に示した第１の構成乃至第５の構成の電流源回路を自由に適用することができる。ただし、本実施の形態のように複数の電流源回路とペアになるスイッチ部を共有した構成では、電流源回路１０２ａ、１０２ｂ自体それぞれに、端子Ａ・端子Ｂ間の導通・非導通を選択する機能が必要である。その理由は、複数の電流源回路に対して１つ配置されたスイッチ部によって、複数の電流源回路１０２ａ、１０２ｂの中から発光素子に電流を供給する電流源回路を選択することはできないからである。
【０３０１】
例えば、実施の形態３において図１０、図１１、図１２、図１３等に示した第２の構成乃至第５の構成の電流源回路は、電流源回路１０２自体に端子Ａ・端子Ｂ間の導通・非導通を選択する機能がある。即ち、このような構成の電流源回路では、電流源回路の設定動作の際には端子Ａ・端子Ｂ間を非導通とし、画像表示を行う際には端子Ａ・端子Ｂ間を導通とすることができる。一方、実施の形態３において、図９等に示した第１の構成の電流源回路は、電流源回路１０２自体に端子Ａ・端子Ｂ間の導通・非導通を選択する機能は無い。即ち、このような構成に電流源回路では、電流源回路の設定動作の際にも画像表示を行う際にも、端子Ａ・端子Ｂ間は導通状態である。よって、図４３に示したような本実施の形態の画素の電流源回路として、図９に示したような構成の電流源回路を用いる場合、デジタルの映像信号とは別の信号によって、各電流源回路の端子Ａ・端子Ｂ間の導通・非導通を制御する手段を設ける必要がある。
【０３０２】
本実施の形態の構成の画素では、スイッチ部を共有した複数の電流源回路のうち、１つの電流源回路の設定動作をしている間に、別の電流源回路を用いて表示動作を行うことができる。そのため、本実施の形態の画素構成であれば、電流源回路の設定動作と電流出力とを同時に行うことができない第２の構成乃至第５の構成の電流源回路を用いる場合も、電流源回路の設定動作と表示動作とを同時に行うことができる。
【０３０３】
本実施の形態は、実施の形態１〜実施の形態１５と自由に組み合わせて実施することが可能である。
（実施の形態１７）
本実施の形態では、実施の形態４において図１０（Ａ）に示した構成の画素において、図３に示したスイッチ部の構成を適用した例を示す。
【０３０４】
本実施の形態の画素構成を図４４（Ａ）に示す。なお、図３、図１０（Ａ）と同じ部分は同じ符号を用いて示し、説明は省略する。また、図４４（Ａ）において、発光素子の陽極と陰極を入れかえた構成の画素を図４４（Ｂ）に示す。
【０３０５】
本実施の形態は、実施の形態１〜実施の形態１６と自由に組み合わせて実施することが可能である。
【図面の簡単な説明】
【０３０６】
【図１】本発明の表示装置の画素の構成を示す模式図。
【図２】本発明の表示装置の画素の構成を示す模式図。
【図３】本発明の表示装置の画素のスイッチ部の構成を示す図。
【図４】本発明の表示装置の駆動方法を示す図。
【図５】本発明の表示装置の画素のスイッチ部の構成を示す図。
【図６】本発明の表示装置の画素のスイッチ部の構成及び駆動方法を示す図。
【図７】本発明の表示装置の画素の構成を示す図。
【図８】本発明の表示装置の画素の構成を示す図。
【図９】本発明の表示装置の画素の電流源回路の構成及び駆動方法を示す図。
【図１０】本発明の表示装置の画素の電流源回路の構成及び駆動方法を示す図。
【図１１】本発明の表示装置の画素の電流源回路の構成及び駆動方法を示す図。
【図１２】本発明の表示装置の画素の電流源回路の構成及び駆動方法を示す図。
【図１３】本発明の表示装置の画素の電流源回路の構成及び駆動方法を示す図。
【図１４】本発明の表示装置の駆動方法を示す図。
【図１５】本発明の表示装置の駆動回路の構成を示す図。
【図１６】本発明の表示装置の画素の構成を示す図。
【図１７】本発明の表示装置の画素の構成を示す図。
【図１８】本発明の表示装置の画素の構成を示す図。
【図１９】本発明の表示装置の画素の構成を示す図。
【図２０】本発明の表示装置の画素の構成を示す図。
【図２１】本発明の表示装置の画素の構成を示す図。
【図２２】本発明の表示装置の画素の構成を示す図。
【図２３】本発明の表示装置の画素の構成を示す図。
【図２４】本発明の表示装置の画素の構成を示す図。
【図２５】本発明の表示装置の画素の構成を示す図。
【図２６】従来の表示装置の画素の構成を示す図。
【図２７】従来の表示装置の駆動ＴＦＴの動作領域を示す図。
【図２８】従来の表示装置の画素の構成を示す図。
【図２９】従来の表示装置の画素の動作を示す図。
【図３０】従来の表示装置の画素の構成及び動作を示す図。
【図３１】従来の表示装置の駆動ＴＦＴの動作領域を示す図。
【図３２】従来の表示装置の駆動ＴＦＴの動作領域を示す図。
【図３３】本発明の表示装置の画素の電流源回路の構成を示す図。
【図３４】本発明の表示装置の画素の電流源回路の構成を示す図。
【図３５】本発明の表示装置の画素の構成を示す図。
【図３６】本発明の表示装置の画素の電流源回路の構成を示す図。
【図３７】本発明の表示装置の画素の電流源回路の構成を示す図。
【図３８】本発明の表示装置の画素の電流源回路の構成を示す図。
【図３９】本発明の表示装置の画素の電流源回路の構成を示す図。
【図４０】本発明の表示装置の画素の構成を示す図。
【図４１】本発明の表示システムの構成を示す模式図。
【図４２】チャネル長ＬとΔＩdの関係を示すグラフ。
【図４３】本発明の表示装置の画素の構成を示す図。
【図４４】本発明の表示装置の画素の構成を示す図。
【図１】
2006126874.tif 000008
【図２】
2006126874.tif 000009
【図３】
2006126874.tif 000010
【図４】
2006126874.tif 000011
【図５】
2006126874.tif 000012
【図６】
2006126874.tif 000013
【図７】
2006126874.tif 000014
【図８】
2006126874.tif 000015
【図９】
2006126874.tif 000016
【図１０】
2006126874.tif 000017
【図１１】
2006126874.tif 000018
【図１２】
2006126874.tif 000019
【図１３】
2006126874.tif 000020
【図１４】
2006126874.tif 000021
【図１５】
2006126874.tif 000022
【図１６】
2006126874.tif 000023
【図１７】
2006126874.tif 000024
【図１８】
2006126874.tif 000025
【図１９】
2006126874.tif 000026
【図２０】
2006126874.tif 000027
【図２１】
2006126874.tif 000028
【図２２】
2006126874.tif 000029
【図２３】
2006126874.tif 000030
【図２４】
2006126874.tif 000031
【図２５】
2006126874.tif 000032
【図２６】
2006126874.tif 000033
【図２７】
2006126874.tif 000034
【図２８】
2006126874.tif 000035
【図２９】
2006126874.tif 000036
【図３０】
2006126874.tif 000037
【図３１】
2006126874.tif 000038
【図３２】
2006126874.tif 000039
【図３３】
2006126874.tif 000040
【図３４】
2006126874.tif 000041
【図３５】
2006126874.tif 000042
【図３６】
2006126874.tif 000043
【図３７】
2006126874.tif 000044
【図３８】
2006126874.tif 000045
【図３９】
2006126874.tif 000046
【図４０】
2006126874.tif 000047
【図４１】
2006126874.tif 000048
【図４２】
2006126874.tif 000049
【図４３】
2006126874.tif 000050
【図４４】
2006126874.tif 000051