(57)【要約】【課題】  インダクタ電流の谷値を制御するカレントモード制御方式のＤＣ−ＤＣコンバータにおいて、インダクタ電流の谷値がゼロに至るような軽負荷時においても、高精度に出力電圧を制御する。【解決手段】  ＤＣ−ＤＣコンバータは、スイッチ(1)、整流器(2)、平滑回路(4)、制御信号(V1)を生成してスイッチ(1)に出力する制御回路(5)を備える。制御回路(5)は、誤差信号(Ve)を出力する出力検出回路(6)、少なくともスイッチ（1)がオフである期間におけるインダクタ電流(IL)を検出して電流検出信号(Vc)を出力する電流検出回路(7)、スイッチをターンオンするタイミングを設定する第１の信号(Vx)を生成し出力する第１の回路(8)、平滑回路(4)からの出力の低下に応じてスイッチ(1)のオン時間が短縮されるように、スイッチ(1)のオン時間を設定する第２の信号(Vy)を生成し出力する第２の回路(9)を含み、第１の信号(Vx)及び第２の信号(Vy)に基づいて制御信号(V1)を生成する。【選択図】  図１
2006288156.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を受け、オン・オフ動作によって前記入力電圧又はその一部の電圧をインダクタに印加するスイッチと、
前記インダクタに発生する前記電圧を整流する整流器と、
前記整流された電圧を平滑化して出力電圧を生成する平滑回路と、
前記オン・オフ動作を制御する制御信号を生成し、前記スイッチに出力する制御回路とを備えたＤＣ−ＤＣコンバータであって、
前記制御回路は、
前記出力電圧と基準電圧との差を誤差信号として出力する出力検出回路と、
少なくとも前記スイッチがオフである期間における前記インダクタに流れる電流を検出し、電流検出信号として出力する電流検出回路と、
前記誤差信号と前記電流検出信号との比較結果に応じて、前記スイッチをターンオンするタイミングを設定する第１の信号を生成し出力する第１の回路と、
前記平滑回路からの出力電力の低下に応じて、前記スイッチのオン時間が短縮されるように、前記スイッチのオン時間を設定する第２の信号を生成し出力する第２の回路とを含み、
前記第１の信号及び前記第２の信号に基づいて前記制御信号を生成する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記第２の回路は、
前記電流検出信号のレベルに応じて、前記第２の信号を生成する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記第２の回路は、
前記電流検出信号のレベルに応じて、前記スイッチのオン時間が段階的に短縮されるように、前記第２の信号を生成する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記第２の回路は、
前記電流検出信号と所定値とを比較する比較器と、
前記スイッチがターンオフされてからの所定時間後における前記比較器の出力を保持し出力するラッチ回路と、
前記ラッチ回路からの出力を受け、前記第２の信号を生成するタイマー回路とを含む
ことを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記第２の回路は、
一組の前記比較器及び前記ラッチ回路を複数組含み、
前記タイマー回路は、複数の前記ラッチ回路からの複数の出力を受け、前記複数の出力の組み合わせに応じて、前記第２の信号を生成する
ことを特徴とする請求項４に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記タイマー回路は、
複数の定電流源と、コンデンサと、比較器とを含み、
前記ラッチ回路の出力を受けて前記複数の定電流源を切換えることにより、前記コンデンサを充電し、前記コンデンサの充電時間によって前記スイッチのオン時間を設定する
ことを特徴とする請求項４又は５に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記タイマー回路は、
定電流源と、複数のコンデンサと、比較器とを含み、
前記ラッチ回路の出力を受けて前記複数のコンデンサを切換えることにより、前記複数のコンデンサを充電し、前記複数のコンデンサの充電時間によって前記スイッチのオン時間を設定する
ことを特徴とする請求項４又は５に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記第２の回路は、
前記平滑回路からの出力電流を検出した信号のレベルに応じて、前記第２の信号を生成する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記第２の回路は、
前記出力電流を検出した信号のレベルが所定値よりも小さい場合に、前記信号のレベルと所定値との差が大きいほど前記スイッチのオン時間が短くなるように、前記第２の信号を生成する
ことを特徴とする請求項８に記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記第２の回路は、
前記平滑回路からの出力電流を検出し、出力電流検出信号を生成する出力電流検出回路と、
前記出力電流検出信号のレベルに応じて、前記第２の信号を生成するタイマー回路とを含む
ことを特徴とする請求項８に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御された直流電圧を各種電子機器に供給するＤＣ−ＤＣコンバータであって、特に、ＤＣ−ＤＣコンバータの主構成要素であるスイッチのオフ時間を調整する制御方式に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータのＣＰＵ用電源などに、ＤＣ−ＤＣコンバータがよく用いられている。例えば、電源電圧よりも低い直流電圧を制御して負荷に供給する降圧型のＤＣ−ＤＣコンバータは、インダクタと、電源電圧と接地電圧との間に直列に接続されたハイサイドスイッチとローサイドスイッチとによって構成されている。この降圧型のＤＣ−ＤＣコンバータにおいて、ハイサイドスイッチとローサイドスイッチとが交互にオン・オフを繰り返すことにより、インダクタは磁気エネルギーの蓄積と放出とを繰り返し、その際に発生する交流電圧が整流されて、出力電圧として負荷に対して供給される。この出力電圧は、ハイサイドスイッチの一周期におけるオン時間の割合によって調整される。また、インダクタ電流はスイッチのオン・オフにより増加・低減を繰り返す三角波状の電流であって、カレントモード制御方式のＤＣ−ＤＣコンバータは、通常、インダクタ電流のピーク値又は谷値を制御することにより、ハイサイドスイッチのオン時間又はオフ時間を制御している。
【０００３】
ここで、ハイサイドスイッチのオン時間を制御するピーク値制御方式では、ハイサイドスイッチに流れる電流を検出する必要があるので、ハイサイドスイッチに流れる電流を検出する回路とその周辺回路とが電源電圧側に構成されることになる。このため、変動が想定される電源電圧に対して正確な電流検出を行なうためには、複雑な回路構成が必要になる。これに対して、ローサイドスイッチに流れる電流を検出することによってオフ時間を制御する谷値制御方式では、ローサイドスイッチに流れる電流を検出する回路とその周辺回路とが接地側に構成されることになるので、回路構成としては簡素である。
【０００４】
さらに、近年、出力電圧が低下する傾向に伴って、ハイサイドスイッチのオン時間は短くなる傾向にある。オン時間を制御するピーク値制御方式では、ハイサイドスイッチがオンしている短時間の間に、ハイサイドスイッチに流れる電流を検出すると共にハイサイドスイッチのオン時間を制御する必要がある。しかしながら、ハイサイドスイッチのオフ時間を制御すれば、ハイサイドスイッチがオフである時間の間に、ローサイドスイッチに流れる電流を検出すると共にハイサイドスイッチのオフ時間を制御すればよいので、制御時間を長くとることができる。このため、例えば特許文献１に示すような谷値制御方式が採用された従来のＤＣ−ＤＣコンバータが提案されている。
【０００５】
以下に、ハイサイドスイッチのオフ時間を制御する谷値制御方式の一例として、例えば特許文献１に開示された従来のＤＣ−ＤＣコンバータについて、図７を参照しながら説明する。なお、特許文献１では、ＭＯＳＦＥＴよりなるローサイドスイッチのオン抵抗を利用して電流を検出する方式が開示されているが、図７では、特許文献１における図１に示す電流検出部を一般化して示している。
【０００６】
図７に示すように、従来のＤＣ−ＤＣコンバータは、ハイサイドスイッチ１１、ローサイドスイッチ１２、インダクタ１３、出力コンデンサ１４、エラーアンプ２１、比較器２２、電流検出器２３、ＲＳラッチ２４、及びタイマー回路２５を含む。なお、入力端子Ｖｉには入力電圧Ｖｉが入力され、出力端子Ｖｏには出力電圧Ｖｏが出力される。
【０００７】
入力電圧Ｖｉと接地電位との間には、入力電圧Ｖｉ側のハイサイドスイッチ１１と接地電位側のローサイドスイッチ１２とが直列に接続されており、ハイサイドスイッチ１１とローサイドスイッチ１２との結合部と出力端子Ｖｏとの間には、ＬＣフィルタを構成するように、インダクタ３と出力コンデンサ４とが接続されている。ハイサイドスイッチ１１とローサイドスイッチ１２とは相補的にオン・オフし、ハイサイドスイッチ１１とローサイドスイッチ１２との結合点に発生するスイッチング電圧は、整流及び平滑化されて出力電圧Ｖｏとして出力される。
【０００８】
エラーアンプ２１は、非反転入力としての基準電圧Ｖｒと反転入力としての出力電圧Ｖｏとの誤差を演算し、その演算結果を増幅して誤差信号Ｖｅとして出力する。比較器２２は、非反転入力としての誤差信号Ｖｅと反転入力としての電流検出信号Ｖｃ１との減算結果に基づいて、セット信号ＳＴをＲＳラッチ２４のセット入力に出力する。
【０００９】
電流検出器２３は、ローサイドスイッチ１２がオン状態のときに、ローサイドスイッチ１２を介してインダクタ１３へ流れる電流を検出し、検出された電流を電圧変換して電流検出信号Ｖｃ１を生成して出力する。タイマー回路２５は、ＲＳラッチ２４のリセット入力に接続されており、ハイサイドスイッチ１１がオン状態になってからの所定の時間経過後に、リセット信号ＣＫを出力する。
【００１０】
以下に、図７に示した従来のＤＣ−ＤＣコンバータの基本的動作について説明する。
【００１１】
ハイサイドスイッチ１１がオンである場合、インダクタ１３には、入力電圧Ｖｉと出力電圧Ｖｏとの電圧差（Ｖｉ−Ｖｏ）が印加される。このとき、インダクタ１３を流れるインダクタ電流ＩＬは直線的に増加するので、インダクタ１３は磁気エネルギーを蓄える。
【００１２】
一方、ハイサイドスイッチ１１がオフである場合、インダクタ１３には、出力電圧Ｖｏが逆方向に印加される。このとき、インダクタ１３を流れるインダクタ電流ＩＬは直線的に減少するので、インダクタ１３は磁気エネルギーを放出する。
【００１３】
インダクタ１３を流れるインダクタ電流ＩＬは、出力コンデンサ１４によって平滑化され、出力端子には平均化された直流電流が供給される。出力電圧Ｖｏは、エラーアンプ２１の反転入力にフィードバックされる一方で、基準電圧Ｖｒがエラーアンプ２１の非反転入力に入力される。エラーアンプ２１からの出力である誤差信号Ｖｅは、比較器２２の非反転入力に入力される。また、ローサイドスイッチ１２を流れる電流が電流−電圧変換された電流検出信号Ｖｃ１は、比較器２２の反転入力に入力される。
【００１４】
ここで、インダクタ１３を流れるインダクタ電流ＩＬが減少して、電流検出信号Ｖｃ１がエラーアンプ２１からの誤差信号Ｖｅのレベルにまで低下すると、比較器２２は出力を反転する。すなわち、比較器２２が、ＲＳラッチ２４に対するセット信号ＳＴをＨレベルにすることで、ハイサイドスイッチ１１がオンになる。これにより、インダクタ１３の充電が開始される。
【００１５】
タイマー回路２５は、比較器２２の出力であるセット信号ＳＴがＨレベルになり、ハイサイドスイッチ１１がオン状態になってから所定の時間経過にリセット信号ＣＫをＲＳラッチ２４に対して出力することで、ハイサイドスイッチ１１がオフになる。
【００１６】
以上のように、ハイサイドスイッチ１１とローサイドスイッチ１２とが相補的にオン・オフを繰り返しながら、直流電圧である出力電圧Ｖｏが供給される。
【００１７】
次に、従来のＤＣ−ＤＣコンバータにおける出力電圧Ｖｏを安定化させる動作について説明する。
【００１８】
まず、出力端子からの出力電流Ｉｏが増加することにより、出力電圧Ｖｏが所望値よりも低下した場合を考える。この場合、出力電圧Ｖｏが低下したことを検出したエラーアンプ２１は、出力する誤差信号Ｖｅを上昇させる。誤差信号Ｖｅが上昇すると、ローサイドスイッチ１２の電流検出信号Ｖｃ１が誤差信号Ｖｅのレベルに達するまでの時間が短くなる、言い換えると、ハイサイドスイッチ１１がオフである時間が短くなる。タイマー回路２５によって設定される、ハイサイドスイッチ１１がオンである時間は一定であるので、インダクタ電流ＩＬは全体的に増加する。これにより、出力コンデンサ１４への供給電力が増加して、低下した出力電圧Ｖｏは上昇する。
【００１９】
逆に、出力端子からの出力電流Ｉｏが減少することにより、出力電圧Ｖｏが所望値よりも上昇した場合を考える。この場合、出力電圧Ｖｏが上昇したことを検出したエラーアンプ２１は、出力する誤差信号Ｖｅを低下させる。誤差信号Ｖｅが低下すると、ローサイドスイッチ１２の電流検出信号Ｖｃ１が誤差信号Ｖｅのレベルに達するまでの時間が長くなる、言い換えると、ハイサイドスイッチ１１がオフである時間は長くなる。タイマー回路２５によって設定される、ハイサイドスイッチ１１がオンである時間は一定であるので、インダクタ電流ＩＬは全体的に減少する。これにより、出力コンデンサ１４への供給電力が減少して、増加した出力電圧Ｖｏは低下する。
【００２０】
このような動作により、従来のＤＣ−ＤＣコンバータは、所定の出力電圧Ｖｏを安定的に保持している。
【００２１】
図８は、従来のＤＣ−ＤＣコンバータにおける重負荷時のインダクタ電流ＩＬ及び出力電圧Ｖｏの動作波形図を示している。
【００２２】
図８に示すように、ハイサイドスイッチ１１とローサイドスイッチ１２とが交互にオン・オフを繰り返すことにより、インダクタ電流ＩＬは直線的に増減する三角波状の動作波形図になる。インダクタ電流ＩＬの平均値が出力電流Ｉｏとなり、インダクタ電流ＩＬから出力電流Ｉｏが減算されてなる電流（ＩＬ−Ｉｏ）が出力コンデンサ１４に流れるリップル電流となる。リップル電流（ＩＬ−Ｉｏ）に伴う出力コンデンサ１４の電圧変動が、出力リップル電圧Ｖｒｐｌとして出力電圧Ｖｏに重畳される。そして、スイッチング周期をＴ、インダクタ電流ＩＬの変化幅をΔＩＬ、出力コンデンサ１４の静電容量をＣとすると、出力リップル電圧の振幅ΔＶｒｐｌは、下記式（１）で表される。
【００２３】
ΔＶｒｐｌ＝ΔＩＬ×Ｔ／（４Ｃ）  ・・・（１）
【特許文献１】特開２００１−１３６７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかしながら、前述した谷値制御方式を採用した従来のＤＣ−ＤＣコンバータによると、出力電圧の供給先の負荷が軽負荷となる場合には、インダクタ電流の谷値がゼロに至る場合があり、このとき、ハイサイドスイッチのオン時間Ｔｏｎは一定であるので、出力電圧が所望値を越えて上昇するという問題がある。そこで、ローサイドスイッチのターンオフ後に、ハイサイドスイッチを所定の時間オンさせない間欠動作を行なう必要がある。すなわち、出力電圧の供給先の負荷が軽負荷となってインダクタ電流の谷値がゼロに至り、出力電圧が所望値を超えた場合には、ハイサイドスイッチのオフ状態を持続させることにより、出力電圧が所望値まで落ちたことを検出してハイサイドスイッチをターンオンする。このような間欠動作の問題点は、負荷が軽くなるに従って、出力コンデンサの充電に伴う出力電圧の上昇が大きくなる点である。このため、負荷が軽くなるほど、出力電圧に重畳される出力リップル電圧が大きくなり、しかも、後述する図９と図８とを比較すると明らかなように、図９に示す出力リップル電圧は図８に示した出力リップル電圧よりも上昇するので、出力電圧と所望値との誤差（出力リップル電圧の１／２）が発生する。具体的には、図９を参照しながら以下に説明する。
【００２５】
図９は、軽負荷時におけるインダクタ電流ＩＬ及び出力電圧Ｖｏの動作波形図を示している。
【００２６】
ハイサイドスイッチのオン時間Ｔｏｎは、重負荷時の場合と同じであるので、インダクタ電流ＩＬの変化幅ΔＩＬも同じになる。しかしながら、出力電流Ｉｏが少なく、インダクタ電流ＩＬがゼロである期間Ｔｘが存在するため、出力コンデンサへの１スイッチング周期における充電電荷量が、図８に示した重負荷時の場合よりも多くなるので、出力リップル電圧は大きくなる。出力リップル電圧の振幅ΔＶｒｐｌは、下記式（２）で表される。
【００２７】
ΔＶｒｐｌ＝（ΔＩＬ−Ｉｏ）2 ×（Ｔ−Ｔｘ）／（２Ｃ×ΔＩＬ）  ・・・（２）
ここで、式（２）における（Ｔ−Ｔｘ）は、図８に示した重負荷時の場合におけるスイッチング周期Ｔに等しく、Ｉｏ＝０である場合、出力リップル電圧の振幅ΔＶｒｐｌは、、下記式（３）
ΔＶｒｐｌ＝ΔＩＬ×Ｔ／（２Ｃ）  ・・・（３）
と表され、重負荷時の場合における出力リップル電圧の２倍になっている。
【００２８】
このように、間欠動作を行なう場合には、負荷が軽くなるに従って、出力コンデンサの充電に伴う出力電圧の上昇が大きくなるという問題が発生する。
【００２９】
前記に鑑み、本発明は、出力電圧の制御を行なう目的でインダクタ電流の谷値を制御する、即ちスイッチのオフ時間を制御するカレントモード制御方式のＤＣ−ＤＣコンバータであって、インダクタ電流の谷値がゼロに至るような軽負荷時においても、高精度に出力電圧を制御できるＤＣ−ＤＣコンバータの提供することを目的とする。
【課題を解決するための手段】
【００３０】
前記の目的を達成するために、本発明の一側面に係るＤＣ−ＤＣコンバータは、入力電圧を受け、オン・オフ動作によって入力電圧又はその一部の電圧をインダクタに印加するスイッチと、インダクタに発生する電圧を整流する整流器と、整流された電圧を平滑化して出力電圧を生成する平滑回路と、オン・オフ動作を制御する制御信号を生成し、スイッチに出力する制御回路とを備えたＤＣ−ＤＣコンバータであって、制御回路は、出力電圧と基準電圧との差を誤差信号として出力する出力検出回路と、少なくともスイッチがオフである期間におけるインダクタに流れる電流を検出し、電流検出信号として出力する電流検出回路と、誤差信号と電流検出信号との比較結果に応じて、スイッチをターンオンするタイミングを設定する第１の信号を生成し出力する第１の回路と、平滑回路からの出力電力の低下に応じて、スイッチのオン時間が短縮されるように、スイッチのオン時間を設定する第２の信号を生成し出力する第２の回路とを含み、第１の信号及び第２の信号に基づいて制御信号を生成することを特徴とする。
【００３１】
本発明の一側面に係るＤＣ−ＤＣコンバータにおいて、第２の回路は、電流検出信号のレベルに応じて、前記第２の信号を生成することが好ましい。
【００３２】
本発明の一側面に係るＤＣ−ＤＣコンバータにおいて、第２の回路は、電流検出信号のレベルに応じて、スイッチのオン時間が段階的に短縮されるように、第２の信号を生成することが好ましい。
【００３３】
本発明の一側面に係るＤＣ−ＤＣコンバータにおいて、第２の回路は、電流検出信号と所定値とを比較する比較器と、スイッチがターンオフされてからの所定時間後における前記比較器の出力を保持し出力するラッチ回路と、ラッチ回路からの出力を受け、第２の信号を生成するタイマー回路とを含む構成であってもよい。
【００３４】
この場合に、第２の回路は、一組の比較器及びラッチ回路を複数組含む構成でもよく、タイマー回路は、複数のラッチ回路からの複数の出力を受け、複数の出力の組み合わせに応じて、第２の信号を生成する。
【００３５】
また、タイマー回路は、複数の定電流源と、コンデンサと、比較器とを含む構成であることが好ましく、ラッチ回路の出力を受けて複数の定電流源を切換えることにより、コンデンサを充電し、コンデンサの充電時間によってスイッチのオン時間を設定する。
【００３６】
また、タイマー回路は、定電流源と、複数のコンデンサと、比較器とを含む構成でもよく、ラッチ回路の出力を受けて複数のコンデンサを切換えることにより、複数のコンデンサを充電し、複数のコンデンサの充電時間によってスイッチのオン時間を設定する。
【００３７】
本発明の一側面に係るＤＣ−ＤＣコンバータにおいて、第２の回路は、平滑回路からの出力電流を検出した信号のレベルに応じて、第２の信号を生成することが好ましい。
【００３８】
この場合に、第２の回路は、出力電流を検出した信号のレベルが所定値よりも小さい場合に、信号のレベルと所定値との差が大きいほどスイッチのオン時間が短くなるように、第２の信号を生成することが好ましい。
【００３９】
また、第２の回路は、平滑回路からの出力電流を検出し、出力電流検出信号を生成する出力電流検出回路と、出力電流検出信号のレベルに応じて、第２の信号を生成するタイマー回路とを含む構成であることが好ましい。
【００４０】
以上のように、本発明に係るＤＣ−ＤＣコンバータによると、負荷が軽負荷になるほどスイッチのオン時間を短く設定できるので、より広い負荷範囲でインダクタ電流は連続動作をすると共に、間欠動作に至っても出力リップル電圧を小さくできるので、出力電圧を高精度に制御することができる。
る。
【発明の効果】
【００４１】
本発明によれば、出力制御のためにインダクタ電流の谷値を制御する、即ちハイサイドスイッチのオフ時間を制御するカレントモード制御方式のＤＣ−ＤＣコンバータにおいて、軽負荷であるほどハイサイドスイッチのオン時間を短くするので、インダクタ電流がゼロに至る負荷条件を従来の構成よりも軽い負荷条件とすることができる上に、間欠動作時における出力リップル電圧を低減することができる。すなわち、従来よりも広い負荷範囲で、インダクタ電流の連続動作が可能になるので、出力電圧を高精度に制御することができると共に、間欠動作に至っても出力リップル電圧を低減することができるので、やはり、出力電圧を高精度に制御することができる。
【発明を実施するための最良の形態】
【００４２】
以下、本発明の各実施形態について、図面を参照しながら説明する。
【００４３】
（第１の実施形態）
以下に、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータについて、図１〜図５を参照しながら説明する。
【００４４】
まず、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの回路構成について説明する。
【００４５】
図１は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの回路構成例を示している。
【００４６】
図１に示すように、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータは、ハイサイドスイッチ１、ローサイドスイッチ（整流器）２、インダクタ３、出力コンデンサ（平滑回路）４、及び制御回路５を含む。なお、入力端子には入力電圧Ｖｉが入力され、出力端子には出力電圧Ｖｏが出力される。
【００４７】
制御回路５は、出力検出回路６、電流検出回路７、第１の回路８、第２の回路９、及び駆動回路１０を含む。
【００４８】
第２の回路９は、第１の比較器９１、第２の比較器９２、遅延回路９３、第１のＤラッチ９４、第２のＤラッチ９５、及びタイマー回路９６を含む。
【００４９】
入力電圧Ｖｉと接地電位との間には、入力電圧Ｖｉ側のハイサイドスイッチ１と接地電位側のローサイドスイッチ２とが直列に接続されており、ハイサイドスイッチ１とローサイドスイッチ２との結合部と出力端子との間には、ＬＣフィルタを構成するように、インダクタ３と出力コンデンサ４とが接続されている。ハイサイドスイッチ１とローサイドスイッチ２とは、それぞれ制御回路５から出力される第１の駆動信号Ｖ１及び第２の駆動信号Ｖ２に基づいて相補的にオン・オフし、ハイサイドスイッチ１とローサイドスイッチ２との結合点に発生するスイッチング電圧は、整流及び平滑化されて出力電圧Ｖｏとして出力される。
【００５０】
制御回路５における出力検出回路６は、演算増幅器によって構成されており、非反転入力としての基準電圧Ｖｒと反転入力としての出力電圧Ｖｏとの誤差を演算し、演算結果を増幅して誤差信号Ｖｅとして出力する。ここで、誤差信号Ｖｅは、出力電圧Ｖｏが基準電圧Ｖｒよりも高くなると低下する一方、出力電圧Ｖｏが基準電圧Ｖｒよりも低くなると上昇する。
【００５１】
制御回路５における電流検出回路７は、ローサイドスイッチ２がオンであるときに、ローサイドスイッチ２を介してインダクタ３へ流れる電流を検出し、検出された電流を電流−電圧変換して電流検出信号Ｖｃを生成して出力する。
【００５２】
制御回路５における第１の回路８は、入力される誤差信号Ｖｅ及び電流検出信号Ｖｃに基づいて第１の信号Ｖｘを出力する。すなわち、第１の回路８は、電流検出信号Ｖｃのレベルが誤差信号Ｖｅによって設定されるレベル以下である場合には、Ｈレベルの第１の信号Ｖｘを出力する。また、第１の回路８は、誤差信号Ｖｅのレベルが、出力電圧Ｖｏが所望値を超えることを示している場合には、Ｌレベルの第１の信号Ｖｘを出力する。
【００５３】
制御回路５における第２の回路９において、第１の比較器９１は、電流検出信号Ｖｃと第１の設定値Ｖｒ１とを比較し、第２の比較器９２は、電流検出信号Ｖｃと第２の設定値Ｖｒ２とを比較する。ここで、第１の設定値Ｖｒ１と第２の設定値Ｖｒ２との関係は、Ｖｒ１＞Ｖｒ２の関係を満たすものとする。第１の比較器９１の出力は、第１のＤラッチ９４におけるＤ端子に入力され、第２の比較器９２の出力は、第２のＤラッチ９５のＤ端子に入力される。一方、駆動回路１０からローサイドスイッチ２に対して出力される第２の駆動信号Ｖ２は、遅延回路９３を介して、第１のＤラッチ９４及び第２のＤラッチ９５におけるＣＫ端子にそれぞれ入力される。したがって、第１のＤラッチ９４は、遅延回路９３によって設定される、ローサイドスイッチ２のターンオンからの所定時間経過後における、第１の比較器９１及び遅延回路９３の各出力を第１の出力信号Ｖｙ１として出力し、第２のＤラッチ９５は、遅延回路９３によって設定される、ローサイドスイッチ２のターンオンからの所定時間経過後における、第２の比較器９２及び遅延回路９３の各出力を第２の出力信号Ｖｙ２として出力する。
【００５４】
第２の回路９において、タイマー回路９６は、駆動回路１０からハイサイドスイッチ１に対して出力される第１の駆動信号Ｖ１、第１のＤラッチ９４からの第１の出力信号Ｖｙ１、及び第２のＤラッチ９５からの第２の出力信号Ｖｙ２が入力される。そして、タイマー回路９６は、第１のＤラッチ９４からの第１の出力信号Ｖｙ１と第２のＤラッチ９５からの第２の出力信号Ｖｙ２とに基づいて、ハイサイドスイッチ１のオン時間を決定する第２の信号Ｖｙを出力する。
【００５５】
制御回路５における駆動回路１０は、第１の回路８から入力される第１の信号ＶｘがＨレベルであれば、第１の駆動信号Ｖ１によってローサイドスイッチ２をターンオフすると共に、第２の駆動信号Ｖ２によってハイサイドスイッチ１をターンオンする一方、第２の回路９から入力される第２の信号ＶｙがＨレベルであれば、第１の駆動信号Ｖ１によってハイサイドスイッチ１をターンオフすると共に、第２の駆動信号Ｖ２によってローサイドスイッチ２をターンオンする。また、駆動回路１０は、電流検出回路７から電流検出信号Ｖｃが入力されており、ローサイドスイッチ２を流れる電流がゼロに至った場合には、第２の駆動信号Ｖ２によってローサイドスイッチ２をターンオフする。
【００５６】
以下に、図１に示した本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおける重負荷時の動作について説明する。
【００５７】
ハイサイドスイッチ１がオンである場合、インダクタ３には、入力電圧Ｖｉと出力電圧Ｖｏとの電圧差（Ｖｉ−Ｖｏ）が印加される。このとき、インダクタ３を流れる電流ＩＬは直線的に増加するので、インダクタ３に磁気エネルギーを蓄える。
【００５８】
一方、ハイサイドスイッチ１がオフである場合、インダクタ３には、出力電圧Ｖｏが逆方向に印加される。このとき、インダクタ１３を流れるインダクタ電流ＩＬは直線的に減少するので、インダクタ３は磁気エネルギーを放出する。
【００５９】
インダクタ３を流れるインダクタ電流ＩＬは、出力コンデンサ４によって平滑化され、出力端子には平均化された直流電流が供給される。出力電圧Ｖｏは出力検出回路６の反転入力にフィードバックされる一方で、基準電圧Ｖｒが出力検出回路６の非反転入力に入力される。出力電圧Ｖｏと基準電圧Ｖｒとの演算結果が増幅されて誤差信号Ｖｅとして出力検出回路６から出力され、第１の回路８に入力される。また、ローサイドスイッチ２を流れる電流が電流検出回路７によって電流−電圧変換された電流検出信号Ｖｃは、第１の回路８に入力される。
【００６０】
ここで、インダクタ３を流れるインダクタ電流ＩＬが減少して、電流検出回路７からの電流検出信号Ｖｃが出力検出回路６からの誤差信号Ｖｅのレベルにまで低下すると、第１の回路８はＨレベルの第１の信号Ｖｘを出力する。そして、Ｈレベルの第１の信号Ｖｘが入力された駆動回路１０は、第２の駆動信号Ｖ２をＬレベルにすることで、ローサイドスイッチ２をターンオフすると共に、第１の駆動信号Ｖ１をＨレベルにすることで、ハイサイドスイッチ１をターンオンする。これにより、インダクタ３の励磁が開始されるので、インダクタ電流ＩＬは直線的に増加する。
【００６１】
一方、駆動回路１０には、ハイサイドスイッチ１のオン時間を設定するタイマー回路９６が接続されており、タイマー回路９６からの第２の信号Ｖｙは、駆動回路１０からの第１の駆動信号Ｖ１がＨレベルになり、ハイサイドスイッチ１１がオンになってからの所定の時間経過後にＨレベルになる。駆動回路１０は、Ｈレベルの第２の信号Ｖｙを受けることにより、第１の駆動信号Ｖ１をＬレベルにしてハイサイドスイッチ１をターンオフすると共に、第２の駆動信号Ｖ２をＨレベルにしてローサイドスイッチ２をターンオンする。
【００６２】
また、第２の回路９において、第２の駆動信号Ｖ２がＨレベルになって遅延時間後における電流検出信号Ｖｃのレベルは、重負荷時であるので、第１の設定値Ｖｒ１及び第２の設定値Ｖｒ２のいずれよりも高く、第１のＤラッチ９４からの第１の出力信号Ｖｙ１及び第２のＤラッチ９５からの第２の出力信号Ｖｙ２はいずれもＬレベルであるとする。タイマー回路９６は、第１の駆動信号Ｖ１がＨレベルになって、第１の出力信号Ｖｙ１及び第２の出力信号Ｖｙ２がともにＬレベルである場合に設定されるオン時間の後に、第２の出力信号ＶｙをＨレベルにする。なお、タイマー回路９６の詳細な構成及び動作は後述する。
【００６３】
以上のような構成により、例えば、出力端子からの出力電流Ｉｏが増加することにより、出力電圧Ｖｏが所望値よりも低下した場合を考える。この場合、出力電圧Ｖｏが低下したことを検出した出力検出回路６は、出力する誤差信号Ｖｅを上昇させる。誤差信号Ｖｅが上昇すると、ローサイドスイッチ２の電流検出信号Ｖｃが誤差信号Ｖｅのレベルに達するまでの時間が短くなる、言い換えると、ハイサイドスイッチ１がオフである時間が短くなる。タイマー回路９６によって設定される、ハイサイドスイッチ１のオン時間は一定であるので、インダクタ電流ＩＬは全体的に増加する。これにより、出力コンデンサ４への供給電力が増加して、低下した出力電圧Ｖｏは上昇する。
【００６４】
逆に、出力端子からの出力電流Ｉｏが減少することにより、出力電圧Ｖｏが所望値よりも上昇した場合を考える。この場合、出力電圧Ｖｏが上昇したことを検出した出力検出回路６は、出力する誤差信号Ｖｅを低下させる。誤差信号Ｖｅが低下すると、ローサイドスイッチ２の電流検出信号Ｖｃが誤差信号Ｖｅのレベルに達するまでの時間が長くなる、言い換えると、ハイサイドスイッチ１がオフである時間は長くなる。タイマー回路９６によって設定される、ハイサイドスイッチ１がオンである時間は一定であるので、インダクタ電流ＩＬは全体的に減少する。これにより、出力コンデンサ４への供給電力が減少して、増加した出力電圧Ｖｏは低下する。
【００６５】
このように、出力電流Ｉｏが充分大きい重負荷時において、本発明の第１の実施形態のＤＣ−ＤＣコンバータは、所定の出力電圧Ｖｏを保持するように動作する。
【００６６】
図２（ａ）〜（ｃ）は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおけるインダクタ電流ＩＬ及び出力電圧Ｖｏの動作波形図を示しており、（ａ）は、重負荷時の場合であって、インダクタ３に流れるインダクタ電流ＩＬが大きいときの波形を示している。
【００６７】
図２（ａ）に示すように、ハイサイドスイッチ１とローサイドスイッチ２とが交互にオン・オフを繰り返すことにより、インダクタ電流ＩＬは直線的に増減する三角波状の動作波形図になる。インダクタ電流ＩＬの平均値が出力電流Ｉｏとなり、インダクタ電流ＩＬから出力電流Ｉｏが減算されてなる電流（ＩＬ−Ｉｏ）が出力コンデンサ４に流れるリップル電流となる。リップル電流（ＩＬ−Ｉｏ）に伴う出力コンデンサ４の電圧変動が、出力リップル電圧Ｖｒｐｌとして出力電圧Ｖｏに重畳される。そして、スイッチング周期をＴ、インダクタ電流ＩＬの変化幅をΔＩＬ、出力コンデンサ４の静電容量をＣとすると、出力リップル電圧の振幅ΔＶｒｐｌは、下記式（４）で表される。
【００６８】
ΔＶｒｐｌ＝ΔＩＬ×Ｔ／（４Ｃ）  ・・・（４）
次に、図１に示した本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおける軽負荷時の動作、つまり、出力電流Ｉｏが少なくなった場合の動作について説明する。
【００６９】
出力電流Ｉｏが少なくなると、第２の駆動信号Ｖ２がＨレベルになって遅延時間後の電流検出信号Ｖｃのレベルも低下する。このため、第１のＤラッチ９４からの第１の出力信号Ｖｙ１及び第２のＤラッチ９５からの第２の出力信号Ｖｙ２は、電流検出信号Ｖｃのレベルが低下するのに従って、第１の出力信号Ｖｙ１及び第２の出力信号Ｖｙ２の順に、信号レベルがＬレベルからＨレベルへ反転していく。タイマー回路９６は、入力される第１の出力信号Ｖｙ１及び第２の出力信号Ｖｙ２の信号レベルが、（Ｖｙ１＝Ｌレベル，Ｖｙ２＝Ｌレベル）の状態から、（Ｖｙ１＝Ｈレベル，Ｖｙ２＝Ｌレベル）の状態へ変わり、さらに、（Ｖｙ１＝Ｈレベル，Ｖｙ２＝Ｈレベル）の状態に変化するに従って、ハイサイドスイッチ１のオン時間が短くなる。以上の動作は、図３に示す第２の回路９における動作波形図にも示す通りである。なお、図３には、第２の駆動信号Ｖ２、遅延回路９３からの出力ＣＫ、電流検出信号Ｖｃ、第１の比較器９１からの出力、第２の比較器９２からの出力、第１のＤラッチ９４からの第１の出力信号Ｖｙ１、及び第２のＤラッチ９５からの第２の出力信号Ｖｙ２の動作波形図が示されている。
【００７０】
次に、タイマー回路９６の回路構成について図４を参照しながら説明する。
【００７１】
図４に示すように、タイマー回路９６は、コンデンサ６０、第１の定電流源６１、第２の定電流源６２、第３の定電流源６３、第１のスイッチ６４、第２のスイッチ６５、第３のスイッチ６６、インバータ６７、及び比較器６８を含む。
【００７２】
第１〜第３の定電流源６１〜６３は、いずれも所定の定電流値でコンデンサ６０を充電するように接続されている。第１のスイッチ６４は、第１のＤラッチ９６からの第１の出力信号Ｖｙ１がＨレベルのときにオンとなり、第２の定電流源６２をコンデンサ６０に接続する。第２のスイッチ６５は、第２のＤラッチ９５からの第２の出力信号Ｖｙ２がＨレベルのときにオンとなり、第３の定電流源６３をコンデンサ６０に接続する。
【００７３】
第１の駆動信号Ｖ１がＬレベル、すなわち、ハイサイドスイッチ１がオフであるときには、インバータ６７を介して第３のスイッチ６６がオンになっており、コンデンサ６０は接地電位に放電する。比較器６８は、コンデンサ６０の電圧Ｖｃｔと基準電圧Ｖｒｔとを比較し、その比較結果を第２の信号Ｖｙとして出力する。
【００７４】
第１の駆動信号Ｖ１がＨレベルになると、第３のスイッチ６６がオフとなり、コンデンサ６０は充電される。このとき、第１の出力信号Ｖｙ１がＬレベルであって且つ第２の出力信号Ｖｙ２がＬレベルである（Ｖｙ１＝Ｌ，Ｖｙ２＝Ｌ）場合には、第１の定電流源６１のみによってコンデンサ６０が充電され、第１の出力信号Ｖｙ１がＨレベルであって且つ第２の出力信号Ｖｙ２がＨレベルである（Ｖｙ１＝Ｈ，Ｖｙ２＝Ｌ）場合には、第１の定電流源６１及び第２の定電流源６２によってコンデンサ６０が充電され、第１の出力信号ＶｙがＨレベルであって且つ第２の出力信号Ｖｙ２がＨレベルである（Ｖｙ１＝Ｈ，Ｖｙ２＝Ｈ）場合には、第１の定電流源６１、第２の定電流源６２及び第３の定電流源６３によってコンデンサ６０が充電される。
【００７５】
コンデンサ６０の電圧Ｖｃｔが充電によって上昇し、基準電圧Ｖｒｔを超えると、比較器６８から出力される第２の信号ＶｙはＬレベルからＨレベルに反転する。第２の信号ＶｙのＨレベルを受けて、駆動回路１０は第１の駆動信号Ｖ１をＬレベルにし、ハイサイドスイッチ１をターンオフする。このとき、第１の駆動信号Ｖ１がＬレベルになるので、コンデンサ６０は放電されて、第２の信号ＶｙもＬレベルに戻る。以上のように、コンデンサ６０の充電時間がハイサイドスイッチ１のオン時間に相当し、第１の出力信号Ｖｙ１及び第２の出力信号Ｖｙ２の論理値が、（Ｌ，Ｌ）→（Ｈ，Ｌ）→（Ｈ，Ｈ）となるのに従って、コンデンサ６０への充電電流が増加するので、コンデンサ６０の充電時間は短くなる。すなわち、ハイサイドスイッチ１のオン時間は、負荷が軽負荷になるほど段階的に短くなる。
【００７６】
ここで、図２（ｂ）は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおける軽負荷時のインダクタ電流ＩＬ及び出力電圧Ｖｏの動作波形図を示している。図２（ｂ）に示すように、インダクタ電流ＩＬ及び出力電圧Ｖｏの動作は、前述の図２（ａ）に示した重負荷時の場合と同様の動作であり、出力リップル電圧の振幅ΔＶｒｐｌは、下記式（５）で表されることも同様である。
【００７７】
ΔＶｒｐｌ＝ΔＩＬ×Ｔ／（４Ｃ）  ・・・（５）
しかし、ハイサイドスイッチ１のオン時間が短縮されるので、スイッチング周期Ｔもインダクタ電流ＩＬの変化幅ΔＩＬも小さくなる。ハイサイドスイッチ１のオン時間が重負荷時の１／２であるとすると、スイッチング周期Ｔもインダクタ電流ＩＬの変化幅ΔＩＬも１／２になるので、出力リップル電圧の振幅ΔＶｒｐｌは、計算上、重負荷時の１／４に低減される。
【００７８】
また、インダクタ電流ＩＬの谷値がゼロになる不連続動作に至るときの出力電流Ｉｏｘは、下記式（６）
Ｉｏｘ＝ΔＩＬ／２  ・・・（６）
で表されるので、軽負荷時であって且つハイサイドスイッチ１のオン時間が短縮されると、連続動作から不連続動作に至るときの出力電流Ｉｏｘは小さくなる。すなわち、連続動作領域が広がることになる。
【００７９】
さらに、負荷が軽負荷となって出力電流が小さくなると、インダクタ電流ＩＬの谷値がゼロになる。駆動回路１０は、電流検出信号Ｖｃによって検出電流がゼロになったことを検出すると、第２の駆動信号Ｖ２をＬレベルにしてローサイドスイッチ２をターンオフにする。このような不連続動作において、誤差信号Ｖｅは、インダクタ電流ＩＬの谷値をゼロ以下とするようなレベルになるので、第１の信号ＶｘはＬレベルのままでハイサイドスイッチ１はオンしない。インダクタ３を介しての電流供給を断たれた出力コンデンサ４は、出力電流Ｉｏによる放電のために出力電圧Ｖｏを低下させる。出力電圧Ｖｏが所望値を下回ると誤差信号Ｖｅは上昇して、第１の回路８は第１の信号ＶｘをＨレベルとしてハイサイドスイッチ１をターンオンする。タイマー回路９８によって設定されたハイサイドスイッチ１がオンである時間と、その後におけるローサイドスイッチ２がオンである時間とに、インダクタ電流ＩＬが流れて、出力電圧Ｖｏは上昇する。出力電圧Ｖｏが所望値を超えると誤差信号Ｖｅは低下する。以上のような動作が繰り返される。
【００８０】
図２（ｃ）は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおける不連続動作に至った軽負荷時のインダクタ電流ＩＬ及び出力電圧Ｖｏの動作波形図を示している。
【００８１】
図２（ｃ）に示すように、ハイサイドスイッチのオン時間Ｔｏｎは重負荷時の場合のオン時間よりも短いので、インダクタ電流ＩＬの変化幅ΔＩＬも小さい。しかしながら、インダクタ電流ＩＬがゼロである期間Ｔｘが存在するので、出力コンデンサ４への１スイッチング周期における充電電荷量は、図２（ｂ）の場合よりも多くなって、出力リップル電圧は大きくなる。出力リップル電圧の振幅ΔＶｒｐｌは、下記式（６）
ΔＶｒｐｌ＝（ΔＩＬ−Ｉｏ）2 ×（Ｔ−Ｔｘ）／（２Ｃ×ΔＩＬ）  ・・・（６）
によって表される。
【００８２】
ここで、上式における（Ｔ−Ｔｘ）は、図２（ｂ）に示したスイッチング周期Ｔに等しく｛（Ｔ−Ｔｘ）＝Ｔ｝、出力電流Ｉｏがゼロである（Ｉｏ＝０）場合には、
出力リップル電圧の振幅ΔＶｒｐｌは、下記式（７）
ΔＶｒｐｌ＝ΔＩＬ×Ｔ／（２Ｃ）  ・・・（７）
によって表されるが、スイッチング周期Ｔもインダクタ電流ＩＬの変化幅ΔＩＬも重負荷時の１／２であれば、出力リップル電圧の振幅ΔＶｒｐｌは重負荷時の１／２に低減される。
【００８３】
以上説明したように、軽負荷時におけるハイサイドスイッチ１のオン時間を例えば重負荷時の１／ｋとすることにより、インダクタ電流ＩＬの谷値がゼロになる不連続動作に至るときの出力リップル電圧の振幅ΔＶｒｐｌは、計算上、（１／ｋ）2 に減少し、さらに軽負荷となって不連続動作となった場合における出力リップル電圧の振幅ΔＶｒｐｌの最大値も１／ｋにすることができる。このように、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータによると、軽負荷時における出力電圧Ｖｏの高精度な制御を可能とすることができる。
【００８４】
なお、本実施形態のＤＣ−ＤＣコンバータにおいては、電流検出信号Ｖｃと比較する設定値として、第１の設定値Ｖｒ１及び第２の設定値Ｖｒ２の２値とし、比較器として第１の比較器９１及び第２の比較器９２の２つ、Ｄラッチとして第１のＤラッチ９３及び第２のＤラッチ９４の２つをそれぞれ設置することにより、ハイサイドスイッチ１のオン時間が３段階になるように構成されている。しかしながら、本発明は前述の構成に限定されるものではなく、電流検出信号Ｖｃと比較する設定値、比較器、及びＤラッチをｎ組設定する構成を採用することにより、ハイサイドスイッチ１のオン時間を（ｎ＋１）段階に設定することができる。
【００８５】
また、本実施形態のＤＣ−ＤＣコンバータにおけるタイマー回路９６は、複数の定電流源を切替えてコンデンサ６０を充電することにより、ハイサイドスイッチ１のオン時間を可変にする構成を有していた。しかしながら、本発明は前述の構成に限定されるものではなく、例えば、図５に示すように、定電流源は一つとし、静電容量が互いに異なる複数のコンデンサを切換えて充電することにより、ハイサイドスイッチ１のオン時間を可変にする構成であってもよい。ここで、図５は、タイマー回路９６の回路構成の変形例を示す図であって、定電流源を一つとした場合の回路構成図である。
【００８６】
図５に示すように、タイマー回路９６は、図４に示した第２の定電流源６２、第３の定電流源６３、第１のスイッチ６４、及び第２のスイッチ６５の代わりに、第２のコンデンサ６９、第３のコンデンサ７０、第４のスイッチ７１、第５のスイッチ７２、第６のスイッチ７３、第７のスイッチ７４、第２のインバータ７５、及び第３のインバータ７６を備えている。第１の出力信号Ｖｙ１が第２のインバータ７５を介して入力される第４のスイッチ７１は、Ｌレベルの第１の出力信号Ｖｙ１を受けてオン状態となり、第２のコンデンサ６９をコンデンサ６０と並列に接続させる。第５のスイッチ７２は、Ｈレベルの第１の出力信号Ｖｙ１を受けてオン状態となり、第２のコンデンサ６９を短絡放電させる。第２の出力信号Ｖｙ２がインバータ７６を介して入力される第６のスイッチ７３は、Ｌレベルの第２の出力信号Ｖｙ２を受けてオン状態となり、第３のコンデンサ７０をコンデンサ６０に並列に接続させる。第４のスイッチ７４は、Ｈレベルの第２の出力信号Ｖｙ２を受けてオン状態となり、第３のコンデンサ７０を短絡放電させる。
【００８７】
第１の駆動信号Ｖ１がＬレベル、すなわち、ハイサイドスイッチ１がオフであるときには、インバータ６７を介して第３のスイッチ６６はオン状態であり、コンデンサ６０は接地電位に放電する。比較器６８はコンデンサ電圧Ｖｃｔと基準電圧Ｖｒｔとを比較し、第２の信号Ｖｙを出力する。第１の駆動信号Ｖ１がＨレベルになると第３のスイッチ６６がオフ状態となる。ここで、第１の出力信号Ｖｙ１がＬレベルであって且つ第２の出力信号Ｖｙ２がＬレベルである（Ｖｙ１＝Ｌ，Ｖｙ２＝Ｌ）場合には、コンデンサ６０と第２のコンデンサ６９と第３のコンデンサ７０とが充電され、第１の出力信号Ｖｙ１がＨレベルであって且つ第２の出力信号Ｖｙ２がＬレベルである（Ｖｙ１＝Ｈ，Ｖｙ２＝Ｌ）場合には、コンデンサ６０と第２のコンデンサ６９とが充電され、第１の出力信号Ｖｙ１がＨレベルであって且つ第２の出力信号Ｖｙ２がＨレベルである（Ｖｙ１＝Ｈ，Ｖｙ２＝Ｈ）場合には、コンデンサ６０のみが充電される。コンデンサ電圧Ｖｃｔが充電によって上昇して基準電圧Ｖｒｔを超えると、比較器６８からの第２の信号ＶｙはＬレベルからＨレベルに反転する。駆動回路１０は、Ｈレベルの第２の信号Ｖｙを受けると、第１の駆動信号Ｖ１をＬレベルにして、ハイサイドスイッチ１をターンオフする。このとき、コンデンサ６０は放電されて、第２の信号ＶｙもＬレベルに戻る。以上のように、コンデンサ６０の充電時間がハイサイドスイッチ１のオン時間に相当し、第１の出力信号Ｖｙ１及び第２の出力信号Ｖｙ２の論理値が、（Ｌ，Ｌ）→（Ｈ，Ｌ）→（Ｈ，Ｈ）となるのに従って、充電されるコンデンサが現象するので、コンデンサ６０の充電時間は短くなる。すなわち、ハイサイドスイッチ１のオン時間は、負荷が軽負荷になるほど段階的に短くなる。
【００８８】
また、本実施形態のＤＣ−ＤＣコンバータは、ローサイドスイッチ２のターンオンから所定の時間経過後における電流検出信号Ｖｃのレベルに基づいて、負荷が軽負荷であるか否かの判定を行なう構成であったが、例えば、出力電流を検出する電流検出回路を別途設けて判定を行なう構成であっても当然に構わない。
【００８９】
また、本実施形態のＤＣ−ＤＣコンバータの動作説明において、不連続動作においてインダクタ電流ＩＬがゼロとなるスイッチのオフ期間を設定する方法として、誤差信号Ｖｅのレベルを用いる方法について説明した。しかしながら、本発明はこの方法に限定されるものではなく、誤差信号Ｖｅを用いる方法以外に、出力電圧を所望値又は所望値を基準とする別の基準値との比較によって得られる信号を用いる方法を採用しても、スイッチのオフ期間を設定することができる。
【００９０】
（第２の実施形態）
以下に、本発明の第２の実施形態に係るＤＣ−ＤＣコンバータについて、図６を参照しながら説明する。
【００９１】
まず、本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの回路構成について説明する。
【００９２】
図６は、本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの回路構成例を示している。なお、図６に示した第２の実施形態に係るＤＣ−ＤＣコンバータにおいて、前述の図１に示した第１の実施形態に係るＤＣ−ＤＣコンバータにおける部分と同様の部分については同じ番号を付しており、その説明を省略する。
【００９３】
図６に示した第２の実施形態に係るＤＣ−ＤＣコンバータが、図１に示した第１の実施形態に係るＤＣ−ＤＣコンバータと異なるのは、制御回路の構成である。つまり、第２の実施形態に係るＤＣ−ＤＣコンバータにおける制御回路５ａは、第１の実施形態と同様に
出力検出回路６、電流検出回路７、第１の回路８、第２の回路９ａ、及び駆動回路１０を含んでいるが、制御回路５ａを構成する第２の回路９ａにおける回路構成が、第１の実施形態における制御回路５を構成する第２の回路９における回路構成と異なっている。
【００９４】
第２の回路９ａは、出力電流Ｉｏを検出して出力電流検出信号Ｖｃｏを出力する電流検出回路９７と、電流検出回路９７からの出力電流検出信号Ｖｃｏを入力するタイマー回路９８とを含んでいる。また、タイマー回路９８は、コンデンサ８０、第１の定電流源８１、第２の定電流源８２、電圧―電流変換回路８３、ダイオード８４、スイッチ８５、インバータ８６、及び比較器８７を有している。
【００９５】
以下、軽負荷時におけるハイサイドスイッチ１のオン時間を短縮させるタイマー回路９８の動作について説明する。
【００９６】
タイマー回路９８において、第１の定電流源８１はコンデンサ８０を充電するように接続されている。第２の定電流源８２と電圧―電流変換回路８３とは直列に接続されており、その接続点にはダイオード８４のアノードが接続されている。ダイオード８４のカソードはコンデンサ８０に接続されている。電圧―電流変換回路８３は、出力電流検出信号Ｖｃｏを電圧−電流変換して、出力電流Ｉｏに応じた電流を流す。電圧―電流変換回路８３の電流が第２の定電流源８２の電流以上である場合には、ダイオード８４は不導通となる一方、電圧―電流変換回路８３の電流が第２の定電流源８２の電流よりも少ない場合には、コンデンサ８０は、ダイオード８４を介して流れる電圧―電流変換回路８３の電流と第２の定電流源８２の電流との差電流によって充電する。
【００９７】
第１の駆動信号Ｖ１がＬレベル、すなわち、ハイサイドスイッチ１がオフであるときには、インバータ８６を介してスイッチ８５がオンであるので、コンデンサ８０は接地電位に放電される。比較器８７はコンデンサ８０の電圧Ｖｃｔと基準電圧Ｖｒｔとを比較し、その比較結果を第２の信号Ｖｙとして出力する。第１の駆動信号がＨレベルになると、スイッチ８５がオフとなり、コンデンサ８０は充電される。コンデンサ８０の電圧Ｖｃｔが充電によって上昇して基準電圧Ｖｒｔを超えると、比較器８７からの第２の信号ＶｙはＬレベルからＨレベルに反転する。Ｈレベルの第２の信号Ｖｙを受けて、駆動回路１０は第１の駆動信号Ｖ１をＬレベルにして、ハイサイドスイッチ１をターンオフとする。このとき、コンデンサ８０は放電されて、第２の信号ＶｙもＬレベルに戻る。
【００９８】
ところで、出力電流Ｉｏが大きく、電圧―電流変換回路８３の電流が第２の定電流源８２の電流以上である場合には、ダイオード８４は不導通となる。したがって、この場合には、コンデンサ８０は第１の定電流源８１によってのみ充電される。しかしながら、出力電流Ｉｏが小さく、電圧―電流変換回路８３の電流が第２の定電流源８２の電流よりも少ない場合には、コンデンサ８０は、ダイオードを介して流れる電圧―電流変換回路８３の電流と第２の定電流源８２の電流との差電流によって充電する。したがって、この場合には、コンデンサ８０への充電電流が増加するので、コンデンサ８０の充電時間は短くなる。すなわち、軽負荷であって出力電流Ｉｏが小さいほど、ハイサイドスイッチ１のオン時間は短くなる。
【００９９】
以上のように、本発明の第２の実施形態に係るＤＣ−ＤＣコンバータによると、以下の効果を奏することができる。すなわち、前述した第１の実施形態に係るＤＣ−ＤＣコンバータの場合であれば、出力電流Ｉｏが小さくなるにしたがって、ハイサイドスイッチ１のオン時間が段階的に短縮されるのに対して、本発明の第２の実施形態に係るＤＣ−ＤＣコンバータは、出力電流Ｉｏが所定値よりも小さくなると、その差電流に応じてハイサイドスイッチ１のオン時間が連続的に短縮される。オン時間が段階的に短縮される第１の実施形態に係るＤＣ−ＤＣコンバータの場合であれば、オン時間の短縮が不連続動作中になされると、出力コンデンサ４への電力供給が急に減少するので、動作が不安定になる可能性がある。しかしながら、オン時間が連続的に短縮される本発明の第２の実施形態に係るＤＣ−ＤＣコンバータであれば、インダクタ電流ＩＬの動作が連続動作であるか不連続動作であるかを考慮する必要はないという特長が得られる。
【０１００】
なお、本実施形態においては、動作の説明を簡素化するために、出力電流を検出することによってオン時間を連続的に短縮する回路構成を用いて説明した。しかしながら、第１の実施形態と同様に、ローサイドスイッチ２の電流を検出することによっても、同様の効果を奏することが可能である。例えば、ローサイドスイッチ２のターンオンから所定の時間経過後における電流検出信号Ｖｃのレベルをサンプルホールドする構成にすることによって、本実施形態における出力電流検出信号Ｖｃｏに相当する信号を得ることができる。
【０１０１】
また、本発明の第１及び第２の実施形態に係るＤＣ−ＤＣコンバータとして、降圧型のスイッチングコンバータを例に用いて説明したが、本発明は降圧型のスイッチングコンバータに限定されるものではない。すなわち、スイッチ及びインダクタを有し、スイッチング動作によってインダクタ電流を周期的に増減させながら、インダクタ電流の谷値を制御することによって負荷へ供給する直流電力を制御する、すべての種類のスイッチングコンバータに適用可能であることは当然である。
【産業上の利用可能性】
【０１０２】
本発明は、スイッチ及びインダクタを有し、スイッチング動作によってインダクタ電流を周期的に増減させながら、インダクタ電流の谷値を制御することによって負荷へ供給する直流電力を制御するＤＣ−ＤＣコンバータにとって有用である。
【図面の簡単な説明】
【０１０３】
【図１】本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの回路構成例を示す回路図である。
【図２】（ａ）〜（ｃ）は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの動作波形図であって、（ａ）は、重負荷であって且つ連続動作時における動作波形図であり、（ｂ）は、軽負荷であって且つ連続動作時における動作波形図であり、（ｃ）は、軽負荷であって且つ不連続動作時における動作波形図である。
【図３】本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおける第２の回路の動作波形図である。
【図４】（ａ）は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおけるタイマー回路９６の回路構成例を示す回路図であり、（ｂ）は、本発明の第１の実施形態に係るタイマー回路９６における動作波形図である。
【図５】本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおけるタイマー回路９６の変形例に係る回路構成例を示す回路図である。
【図６】本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの回路構成例を示す回路構成図である。
【図６】従来例に係るＤＣ−ＤＣコンバータの回路構成例を示す回路図である。
【図７】従来例に係るＤＣ−ＤＣコンバータの動作波形図であり、重負荷であって且つ連続動作時における動作波形図である。
【図８】従来例に係るＤＣ−ＤＣコンバータの動作波形図であり、軽負荷であって且つ不連続動作時における動作波形図である。
【図９】軽負荷時におけるインダクタ電流及び出力電圧の動作波形図である。
【符号の説明】
【０１０４】
１    ハイサイドスイッチ
２    ローサイドスイッチ（整流器）
３    インダクタ
４    出力コンデンサ（平滑回路）
５、５ａ    制御回路
６    出力検出回路
７    電流検出回路
８    第１の回路
９、９ａ    第２の回路
６０  コンデンサ
６１  第１の定電流源
６２  第２の定電流源
６３  第３の定電流源
６４  第１のスイッチ
６５  第２のスイッチ
６６  第３のスイッチ
６７  インバータ
６８  比較器
６９  第２のコンデンサ
７０  第３のコンデンサ
７１  第４のスイッチ
７２  第５のスイッチ
７３  第６のスイッチ
７４  第７のスイッチ
７５  第２のインバータ
７６  ３のインバータ
８１  第１の定電流源
８２  第２の定電流源
８３  第３の定電流源
８４  ダイオード
８５  スイッチ
８６  インバータ
８７  比較器
９１  第１の比較器
９２  第２の比較器
９３  遅延回路
９４  第１のＤラッチ
９５  第２のＤラッチ
９６、９８  タイマー回路
【図１】
2006288156.tif 000003
【図２】
2006288156.tif 000004
【図３】
2006288156.tif 000005
【図４】
2006288156.tif 000006
【図５】
2006288156.tif 000007
【図６】
2006288156.tif 000008
【図７】
2006288156.tif 000009
【図８】
2006288156.tif 000010
【図９】
2006288156.tif 000011
【手続補正書】
【提出日】平成17年6月23日(2005.6.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正の内容】
【０１０３】
【図１】本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの回路構成例を示す回路図である。
【図２】（ａ）〜（ｃ）は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの動作波形図であって、（ａ）は、重負荷であって且つ連続動作時における動作波形図であり、（ｂ）は、軽負荷であって且つ連続動作時における動作波形図であり、（ｃ）は、軽負荷であって且つ不連続動作時における動作波形図である。
【図３】本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおける第２の回路の動作波形図である。
【図４】（ａ）は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおけるタイマー回路９６の回路構成例を示す回路図であり、（ｂ）は、本発明の第１の実施形態に係るタイマー回路９６における動作波形図である。
【図５】本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおけるタイマー回路９６の変形例に係る回路構成例を示す回路図である。
【図６】本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの回路構成例を示す回路構成図である。
【図７】従来例に係るＤＣ−ＤＣコンバータの動作波形図であり、重負荷であって且つ連続動作時における動作波形図である。
【図８】従来例に係るＤＣ−ＤＣコンバータの動作波形図であり、軽負荷であって且つ不連続動作時における動作波形図である。
【図９】軽負荷時におけるインダクタ電流及び出力電圧の動作波形図である。