(57)【要約】      （修正有）【課題】プリント配線基板上に２つの半導体チップを電極どうし接触する状態で積層実装する構造の半導体装置において、各半導体チップに形成された回路をそれぞれ独立してプリント配線基板に電気的に接続する。【解決手段】互いに接触した一方の電極７はそれが属する第１の半導体チップ５の回路６に電気的に接続して形成され、他方の電極13はそれが属する第２の半導体チップ11のチップ回路12に電気的に接続しないダミー電極として形成されていて、また、互いに接触した一方の電極14はそれが属する第２の半導体チップ11の回路12に電気的に接続して形成され、他方の電極８はそれが属する第１の半導体チップ５のチップ回路６に電気的に接続しないダミー電極として形成されていて、第１および第２の半導体チップ５，11のチップ回路６，12がそれぞれ独立してプリント配線基板１に電気的に接続された構造とする。【選択図】図１
2006086145.tif 000002
【特許請求の範囲】
【請求項１】
導体パターンが形成されたプリント配線基板上に、少なくとも１対の半導体チップが互いの複数の電極どうし接触する状態で積層され、いずれかの半導体チップの電極が導電性ワイヤを介してプリント配線基板の導体パターンに電気的に接続された半導体装置において、
互いに接触した一方の電極は当該電極が属する第１の半導体チップのチップ回路に電気的に接続して形成され、他方の電極は当該電極が属する第２の半導体チップのチップ回路に電気的に接続しないダミー電極として形成され、前記第１および第２の半導体チップの各チップ回路がそれぞれ独立してプリント配線基板に電気的に接続された半導体装置。
【請求項２】
導体パターンが形成されたプリント配線基板上に、少なくとも１対の半導体チップを互いの複数の電極どうし接触する状態で積層して実装する際に、
前記プリント配線基板上に、チップ回路に電気的に接続した電極と電気的に接続しないダミー電極とが形成された第１の半導体チップを電極形成面を上にして搭載し、
前記第１の半導体チップの各電極とプリント配線基板の導体パターンとを導電性ワイヤを介して電気的に接続し、
前記第１の半導体チップ上に、チップ回路に電気的に接続した電極と電気的に接続しないダミー電極とが前記第１の半導体チップの各電極と対をなす配置で形成された第２の半導体チップを電極形成面を下にして実装する半導体チップ実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の半導体チップをプリント配線基板上に積層して実装した半導体装置および半導体チップ実装方法に関するものである。
【背景技術】
【０００２】
近年、電子部品として半導体パッケージに代えてベアチップを実装するベアチップ実装が利用され、実装面積の大幅縮小が実現されている。ベアチップをプリント配線基板上に実装するベアチップ実装工法には、ワイヤボンディング実装やフリップチップ実装などがある。実装密度を向上させるために複数のベアチップを基板上に積層する工法も種々提案されている。たとえば、プリント配線基板上に１層目の半導体チップをその回路形成面に背反する背面において固定し、回路形成面に設けられた電極とプリント配線基板とを導電性ワイヤで電気的に接続し、この１層目の半導体チップ上に２層目の半導体チップを回路形成面どうしが対向し且つ電極どうしが接触するように実装する工法がある（たとえば特許文献１）。
【特許文献１】特開平９−３３０９５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし従来の積層工法では、上述したように１層目と２層目の半導体チップを電極どうしが接触する状態で実装するので、１層目と２層目の半導体チップをそれぞれ独立してプリント配線基板に電気的に接続することができないという問題がある。
【０００４】
本発明は上記問題に鑑みてなされたもので、プリント配線基板上に２つの半導体チップを電極どうし接触する状態で積層実装する構造において、各半導体チップの回路をそれぞれ独立してプリント配線基板に電気的に接続することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明は、導体パターンが形成されたプリント配線基板上に、少なくとも１対の半導体チップが互いの複数の電極どうし接触する状態で積層され、いずれかの半導体チップの電極が導電性ワイヤを介してプリント配線基板の導体パターンに電気的に接続された半導体装置において、互いに接触した一方の電極は当該電極が属する第１の半導体チップのチップ回路に電気的に接続して形成され、他方の電極は当該電極が属する第２の半導体チップのチップ回路に電気的に接続しないダミー電極として形成され、前記第１および第２の半導体チップの各チップ回路がそれぞれ独立してプリント配線基板に電気的に接続された構造としたことを特徴とする。
【０００６】
また本発明は、導体パターンが形成されたプリント配線基板上に、少なくとも１対の半導体チップを互いの複数の電極どうし接触する状態で積層して実装する際に、前記プリント配線基板上に、チップ回路に電気的に接続した電極と電気的に接続しないダミー電極とが形成された第１の半導体チップを電極形成面を上にして搭載し、前記第１の半導体チップの各電極とプリント配線基板の導体パターンとを導電性ワイヤを介して電気的に接続し、前記第１の半導体チップ上に、チップ回路に電気的に接続した電極と電気的に接続しないダミー電極とが前記第１の半導体チップの各電極と対をなす配置で形成された第２の半導体チップを電極形成面を下にして実装することを特徴とする。
【０００７】
上記した各構成によれば、ダミー電極によって、２つの半導体チップの固定構造は確保しながら、各半導体チップに少なくとも１つ形成されたチップ回路のそれぞれを対向半導体チップのチップ回路から分離して、独立してプリント配線基板に電気的に接続することができる。
【発明の効果】
【０００８】
本発明によれば、プリント配線基板上に２つの半導体チップを電極どうし接触する状態で積層実装する実装構造において、各半導体チップにそのチップ回路に接続しないダミー電極を設けることにより、各半導体チップのチップ回路をそれぞれ独立してプリント配線基板に電気的に接続することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の一実施形態における半導体装置の構成を示す断面図であり、図２は同半導体装置の製造途中の断面図である。
【００１０】
図１および図２に示す半導体装置において、プリント配線基板１上に２個の半導体チップ５，１１が積層して実装されている。
詳細には、プリント配線基板１の表面には配線２、３が露出している。このプリント配線基板１の上に、１層目の半導体チップ５がその回路６および電極７、８に背反する背面において接着材４を介して固定され、電極７、８上に形成された導電性突起７ａ，８ａとプリント配線基板１の配線２、３のパッド電極（図示せず）とがそれぞれ、導電性ワイヤ９、１０により電気的に接続されている。
【００１１】
１層目の半導体チップ５の上に、２層目の半導体チップ１１がその回路１２および電極１３、１４が１層目の半導体チップ５の回路形成面に対向する向きで、かつ電極１３、１４の上に形成された導電性突起１３ａ，１４ａがそれぞれ１層目の半導体チップ５の電極７、８（実際には導電性突起７ａ，８ａ）に接触した状態で、実装されている。
【００１２】
ここで、１層目の半導体チップ５においては、電極７は回路１５を介して回路６に電気的に接続されているが、電極８は回路６とは電気的に接続されていないダミー電極（見せかけの電極）である。２層目の半導体チップ１１においては、電極１４は回路１６を介して回路１２に電気的に接続されているが、電極１３は回路１２とは電気的に接続されていないダミー電極である。
【００１３】
このため、１層目の半導体チップ５の回路６は、回路１５と電極７（および導電性突起７ａ）と導電性ワイヤ９とを介してプリント配線基板１の配線２に電気的に接続されており、回路６とプリント配線基板１の電極３との間には電気的導通はない。２層目の半導体チップ１１の回路１２は、回路１６と電極１４（および導電性突起１４ａ）と導電性ワイヤ１０とを介してプリント配線基板１の配線３に電気的に接続されており、回路１２とプリント配線基板１の電極２との間には電気的導通はない。
【００１４】
つまり、積層実装された半導体チップ５，１１のそれぞれに形成された回路６，１２がプリント配線基板１に対して独立して電気的に接続された構造である。
図３は、図１および図２で示される第１例の半導体装置であって、２層目の半導体チップ１１を実装する前の状態を示す。半導体チップ５と半導体チップ１１とは同一の構造を有している。半導体チップ５では、隣り合わない一対の辺のそれぞれに沿って電極７と電極８とが交互に形成され、半導体チップ１１では、隣り合わない一対の辺のそれぞれに沿って電極１３と電極１４とが交互に形成されている。電極８，１３が、それぞれが属する半導体チップ５，１１の回路６，１２に接続しないダミー電極である。導電性突起の図示は省略している。
【００１５】
この場合、半導体チップ１１を図示した状態から表裏を反転させて実装すると、図１に示したような、半導体チップ５の電極８が半導体チップ１１の電極１４に接触し、半導体チップ５の電極７が半導体チップ１１の電極１３に接触する状態となり、電極８，電極１３がダミー電極であることから、１層目の半導体チップ５の回路６と２層目の半導体チップ１１の回路１２とがプリント配線基板１に対して完全に独立した接続状態となる。
【００１６】
図４は、図１および図２に示される第２例の半導体装置であって、２層目の半導体チップ１１を実装する前の状態を示す。半導体チップ５と半導体チップ１１とは同一の構造を有している。半導体チップ５では、隣り合わない一対の辺に沿って電極７が形成され、もう一対の辺に沿って電極８が形成されている。半導体チップ１１では、隣り合わない一対の辺に沿って電極１３が形成され、もう一対の辺に沿って電極１４が形成されている。電極８，１３が、それぞれが属する半導体チップ５，１１の回路６，１２に接続しないダミー電極である。
【００１７】
この場合、半導体チップ１１を図示した状態からこの紙面に沿う方向に９０度回転させた後に表裏を反転させて実装すると、図１に示したような、半導体チップ５の電極８が半導体チップ１１の電極１４に接触し、半導体チップ５の電極７が半導体チップ１１の電極１３に接触する状態となり、電極８，電極１３がダミー電極であることから、１層目の半導体チップ５の回路６と２層目の半導体チップ１１の回路１２とがプリント配線基板１に対して完全に独立した接続状態となる。
【００１８】
なお図１から図４に示した半導体装置では、１対の半導体チップ５，１１を積層した構造について説明したが、図５に示したように、もう１対の半導体チップ５，１１を積層した構造や、さらに多段に積層した構造も可能である。各電極に設けた導電性突起（７ａなど）は必須でない。
【００１９】
また、図１から図４に示した半導体装置では、半導体チップ５，１１において、ダミー電極と回路接続電極とを１個ずつ交互にあるいは１辺ずつ交互に配置したが、これに代えて、互いに接触する２電極の内の一方をダミー電極とする上記構成を半導体チップの一部領域に適用して、その領域でのみ２つの半導体チップを独立して配線し、他の領域では２つの半導体チップで同一信号を流す回路（信号ライン）どうしが互いに導通するように電極を配置してもよい。
【００２０】
たとえば半導体メモリでは、バスライン（アドレス及びデータ）のように上下の半導体チップで接続できる信号ラインもあるが、チップイネーブルピンのように上下の半導体チップで接続できない信号ラインが存在し、その場合は各信号ラインを独立して配線する必要があるので、上記した構造が好都合である。
【産業上の利用可能性】
【００２１】
本発明の半導体装置および半導体チップ実装方法は、互いに対向して積層実装する半導体チップに形成された回路をプリント配線基板に対して独立して電気的に接続することができ、半導体メモリを積層実装する場合などに適用できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態における半導体装置の構成を示す断面図
【図２】図１の同半導体装置の製造途中の断面図
【図３】図１および図２で示される第１例の半導体装置であって、２層目の半導体チップを実装する前の状態を示す分解斜視図
【図４】図１および図２に示される第２例の半導体装置であって、２層目の半導体チップを実装する前の状態を示す分解斜視図
【図５】本発明の他の実施形態における半導体装置の構成を示す断面図
【符号の説明】
【００２３】
１      プリント配線基板
２，３  配線
５      半導体チップ
６      回路
７，８  電極
９，10  導電性ワイヤ
11      半導体チップ
12      回路
13，14  電極
15，16  回路
【図１】
2006086145.tif 000003
【図２】
2006086145.tif 000004
【図３】
2006086145.tif 000005
【図４】
2006086145.tif 000006
【図５】
2006086145.tif 000007