(57)【要約】【課題】表示素子に小さな駆動電流を流すことを可能とすること。【解決手段】各画素ＰＸの書込期間において、出力制御スイッチＳＷ４を開いたまま、駆動制御素子ＤＲ１の第１制御端子と駆動制御素子ＤＲ２の第２制御端子と駆動制御素子ＤＲ１の第１出力端子と映像信号線ＤＬとを互いに接続すると共に走査信号線ＳＬ１の電位を第１電位に設定して表示素子ＯＬＥＤに流すべき駆動電流に対応した大きさの電流を映像信号線ＤＬに流す第１動作と、第１及び第２制御端子と第１出力端子と映像信号線ＤＬとの各接続を断った状態で走査信号線ＳＬ１の電位を第１電位から第２電位へと変化させる第２動作とを順次行い、この書込期間に続く有効表示期間では、出力制御スイッチＳＷ４を閉じ且つ第１及び第２制御端子と第１出力端子と映像信号線ＤＬとの各接続を断つと共に走査信号線ＳＬ１の電位を第２電位に維持した状態で、表示素子ＯＬＥＤに駆動電流を流す。【選択図】      図１
2006098551.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素と、前記複数の画素が形成する行に対応して配列した複数本の第１走査信号線と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、
前記複数の画素のそれぞれは、
第１電源端子に接続された第１入力端子と第１制御端子とそれらの間の電圧に対応した電流を出力する第１出力端子とを含んだ第１駆動制御素子と、
前記第１出力端子に接続された第２入力端子と第２制御端子とそれらの間の電圧に対応した電流を出力する第２出力端子とを含んだ第２駆動制御素子と、
定電位端子と前記第１制御端子との間に接続された第１キャパシタと、
前記第１走査信号線と前記第２制御端子との間に接続された第２キャパシタと、
流れる電流に応じて光学特性が変化する表示素子と、
前記第２出力端子と第２電源端子との間に前記表示素子と直列に接続された出力制御スイッチと、
前記第１及び第２制御端子と前記第１出力端子と前記映像信号線との接続を、それらが互いに接続された状態と、各接続が断たれた状態との間で切り替えるスイッチ群とを備えたことを特徴とする表示装置。
【請求項２】
前記複数の画素のそれぞれの書込期間において、前記出力制御スイッチを開いたまま、前記第１及び第２制御端子と前記第１出力端子と前記映像信号線とを互いに接続すると共に前記第１走査信号線の電位を第１電位に設定して前記表示素子に流すべき駆動電流に対応した大きさの電流を前記映像信号線に流す第１動作と、前記第１及び第２制御端子と前記第１出力端子と前記映像信号線との各接続を断った状態で前記第１走査信号線の電位を前記第１電位から第２電位へと変化させる第２動作とを順次行い、
この書込期間に続く有効表示期間では、前記出力制御スイッチを閉じ且つ前記第１及び第２制御端子と前記第１出力端子と前記映像信号線との各接続を断つと共に前記第１走査信号線の電位を前記第２電位に維持した状態で、前記表示素子に前記駆動電流を流すように構成されたことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第２動作により、前記第２入力端子と前記第２出力端子との間の抵抗を小さくするように構成されたことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記複数の画素が形成する行に対応して配列した複数本の第２走査信号線をさらに具備し、
前記スイッチ群は、一方の端子が前記第１制御端子に接続された第１スイッチと、一方の端子が前記第２制御端子に接続された第２スイッチと、一方の端子が前記第１出力端子又は前記映像信号線に接続された第３スイッチとを含み、
前記複数の画素のそれぞれにおいて、前記第１乃至第３スイッチの制御端子は前記第２走査信号線に接続されたことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記複数の画素のそれぞれにおいて、前記出力制御スイッチの制御端子は前記第１走査信号線に接続されたことを特徴とする請求項１に記載の表示装置。
【請求項６】
前記複数の画素が形成する行に対応して配列した複数本の第３走査信号線をさらに具備し、
前記複数の画素のそれぞれにおいて、前記出力制御スイッチの制御端子は前記第３走査信号線に接続されたことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１に記載の表示装置。
【請求項８】
マトリクス状に配置された複数の画素と、前記複数の画素が形成する行に対応して配列した複数本の第１走査信号線と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、
前記複数の画素のそれぞれは、第１電源端子に接続された第１入力端子と第１制御端子とそれらの間の電圧に対応した電流を出力する第１出力端子とを含んだ第１駆動制御素子と、前記第１出力端子に接続された第２入力端子と第２制御端子とそれらの間の電圧に対応した電流を出力する第２出力端子とを含んだ第２駆動制御素子と、定電位端子と前記第１制御端子との間に接続された第１キャパシタと、前記第１走査信号線と前記第２制御端子との間に接続された第２キャパシタと、流れる電流に応じて光学特性が変化する表示素子と、前記第２出力端子と第２電源端子との間に前記表示素子と直列に接続された出力制御スイッチと、前記第１及び第２制御端子と前記第１出力端子と前記映像信号線との接続を、それらが互いに接続された状態と、各接続が断たれた状態との間で切り替えるスイッチ群とを備えた表示装置の駆動方法であって、
前記複数の画素のそれぞれの書込期間において、前記出力制御スイッチを開いたまま、前記第１及び第２制御端子と前記第１出力端子と前記映像信号線とを互いに接続すると共に前記第１走査信号線の電位を第１電位に設定して前記表示素子に流すべき駆動電流に対応した大きさの電流を前記映像信号線に流す第１動作と、前記第１及び第２制御端子と前記第１出力端子と前記映像信号線との各接続を断った状態で前記第１走査信号線の電位を前記第１電位から第２電位へと変化させる第２動作とを順次行い、
この書込期間に続く有効表示期間では、前記出力制御スイッチを閉じ且つ前記第１及び第２制御端子と前記第１出力端子と前記映像信号線との各接続を断つと共に前記第１走査信号線の電位を前記第２電位に維持した状態で、前記表示素子に前記駆動電流を流すことを特徴とする駆動方法。
【請求項９】
前記第２動作により、前記第２入力端子と前記第２出力端子との間の抵抗を小さくするように構成されたことを特徴とする請求項８に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に係り、特には、表示素子の光学特性をそれに流す電流により制御する表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
有機ＥＬ（エレクトロルミネッセンス）表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動制御素子の特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動制御素子をガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【０００３】
以下の特許文献１には、カレントコピー型の回路を画素回路に採用した有機ＥＬ表示装置が記載されている。
【０００４】
このカレントコピー型の画素回路は、駆動制御素子であるｎチャネルＦＥＴ（Field-Effect Transistor）と、有機ＥＬ素子と、キャパシタとを含んでいる。ｎチャネルＦＥＴのソースは低電位の電源線に接続されており、キャパシタはｎチャネルＦＥＴのゲートと先の電源線との間に接続されている。また、有機ＥＬ素子の陽極は、より高電位の電源線に接続されている。
【０００５】
この画素回路は、以下の方法で駆動する。  
まず、ｎチャネルＦＥＴのドレインとゲートとを接続し、この状態でｎチャネルＦＥＴのドレイン−ソース間に映像信号に対応した大きさの電流Ｉsigを流す。この動作により、キャパシタの両電極間の電圧は、ｎチャネルＦＥＴのチャネルに電流Ｉsigを流すのに必要なゲート−ソース間電圧に設定される。
【０００６】
次に、ｎチャネルＦＥＴのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、ｎチャネルＦＥＴのドレインを有機ＥＬ素子の陰極に接続する。これにより、有機ＥＬ素子には、先の電流Ｉsigとほぼ等しい大きさの駆動電流が流れる。有機ＥＬ素子は、この駆動電流の大きさに対応した輝度で発光する。
【０００７】
このように、上記のカレントコピー型回路を画素回路に採用すると、書込期間において映像信号として供給した電流Ｉsigとほぼ等しい大きさの駆動電流を、書込期間に続く保持期間においてもｎチャネルＦＥＴのドレインとソースとの間に流すことができる。それゆえ、ｎチャネルＦＥＴの閾値Ｖthだけでなく移動度や寸法などが駆動電流に与える影響も排除することができる。
【０００８】
しかしながら、上記のカレントコピー型回路を画素回路に採用した表示装置には、駆動電流を十分に小さくすることが難しいという問題がある。駆動電流を十分に小さくできないと、例えば有機ＥＬ表示装置では、低階調域の各階調が本来の明るさよりも明るく表示され、その結果、高コントラストの実現が困難となるという問題を生じる。
【特許文献１】米国特許第６，３７３，４５４Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、表示素子に小さな駆動電流を流すことを可能とすることにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面によると、マトリクス状に配置された複数の画素と、前記複数の画素が形成する行に対応して配列した複数本の第１走査信号線と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、前記複数の画素のそれぞれは、第１電源端子に接続された第１入力端子と第１制御端子とそれらの間の電圧に対応した電流を出力する第１出力端子とを含んだ第１駆動制御素子と、前記第１出力端子に接続された第２入力端子と第２制御端子とそれらの間の電圧に対応した電流を出力する第２出力端子とを含んだ第２駆動制御素子と、定電位端子と前記第１制御端子との間に接続された第１キャパシタと、前記第１走査信号線と前記第２制御端子との間に接続された第２キャパシタと、流れる電流に応じて光学特性が変化する表示素子と、前記第２出力端子と第２電源端子との間に前記表示素子と直列に接続された出力制御スイッチと、前記第１及び第２制御端子と前記第１出力端子と前記映像信号線との接続を、それらが互いに接続された状態と、各接続が断たれた状態との間で切り替えるスイッチ群とを備えたことを特徴とする表示装置が提供される。
【００１１】
本発明の第２側面によると、マトリクス状に配置された複数の画素と、前記複数の画素が形成する行に対応して配列した複数本の第１走査信号線と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、前記複数の画素のそれぞれは、第１電源端子に接続された第１入力端子と第１制御端子とそれらの間の電圧に対応した電流を出力する第１出力端子とを含んだ第１駆動制御素子と、前記第１出力端子に接続された第２入力端子と第２制御端子とそれらの間の電圧に対応した電流を出力する第２出力端子とを含んだ第２駆動制御素子と、定電位端子と前記第１制御端子との間に接続された第１キャパシタと、前記第１走査信号線と前記第２制御端子との間に接続された第２キャパシタと、流れる電流に応じて光学特性が変化する表示素子と、前記第２出力端子と第２電源端子との間に前記表示素子と直列に接続された出力制御スイッチと、前記第１及び第２制御端子と前記第１出力端子と前記映像信号線との接続を、それらが互いに接続された状態と、各接続が断たれた状態との間で切り替えるスイッチ群とを備えた表示装置の駆動方法であって、前記複数の画素のそれぞれの書込期間において、前記出力制御スイッチを開いたまま、前記第１及び第２制御端子と前記第１出力端子と前記映像信号線とを互いに接続すると共に前記第１走査信号線の電位を第１電位に設定して前記表示素子に流すべき駆動電流に対応した大きさの電流を前記映像信号線に流す第１動作と、前記第１及び第２制御端子と前記第１出力端子と前記映像信号線との各接続を断った状態で前記第１走査信号線の電位を前記第１電位から第２電位へと変化させる第２動作とを順次行い、この書込期間に続く有効表示期間では、前記出力制御スイッチを閉じ且つ前記第１及び第２制御端子と前記第１出力端子と前記映像信号線との各接続を断つと共に前記第１走査信号線の電位を前記第２電位に維持した状態で、前記表示素子に前記駆動電流を流すことを特徴とする駆動方法が提供される。
【発明の効果】
【００１２】
本発明によると、表示素子に小さな駆動電流を流すことが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の幾つかの態様について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１４】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。この表示装置は、アクティブマトリクス駆動方式の表示装置，例えばアクティブマトリクス駆動方式の有機ＥＬ表示装置，であり、複数の画素ＰＸを含んでいる。これら画素ＰＸは、絶縁基板ＳＵＢ上にマトリクス状に配置されている。
【００１５】
基板ＳＵＢ上には、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲがさらに設けられている。
【００１６】
この基板ＳＵＢ上には、走査信号線ドライバＹＤＲに接続された走査信号線ＳＬ１及びＳＬ２が、画素ＰＸの行方向に延在するように設けられている。これら走査信号線ＳＬ１及びＳＬ２には、走査信号線ドライバＹＤＲから走査信号が電圧信号として供給される。
【００１７】
また、基板ＳＵＢ上には、映像信号線ドライバＸＤＲに接続された映像信号線ＤＬが、画素ＰＸの列方向に延在するように設けられている。これら映像信号線ＤＬには、映像信号線ドライバＸＤＲから映像信号が供給される。
【００１８】
さらに、この基板ＳＵＢ上には、電源線ＰＳＬが設けられている。
【００１９】
画素ＰＸは、第１駆動制御素子ＤＲ１と、第２駆動制御素子ＤＲ２と、第１スイッチＳＷ１と、第２スイッチＳＷ２と、第３スイッチＳＷ３と、出力制御スイッチＳＷ４と、第１キャパシタＣ１と、第２キャパシタＣ２と、表示素子ＯＬＥＤとを含んでいる。スイッチＳＷ１乃至ＳＷ３は、スイッチ群を構成している。
【００２０】
表示素子ＯＬＥＤは、互いに対向した陽極及び陰極とそれらの間に流れる電流に応じて光学特性が変化する活性層とを含んでいる。ここでは、一例として、表示素子ＯＬＥＤは、活性層として発光層を含んだ有機ＥＬ素子とする。また、ここでは、一例として、陽極は下部電極として設けられ、陰極は活性層を介して下部電極と対向配置した上部電極として設けられていることとする。
【００２１】
第１駆動制御素子ＤＲ１は、第１入力端子と、第１制御端子と、それらの間の電圧に対応した電流を出力する第１出力端子とを含んでいる。ここでは、一例として、駆動制御素子ＤＲ１にｐチャネル薄膜トランジスタ（ＴＦＴ）を使用しており、その制御端子であるゲートは第１キャパシタＣ１の一方の電極に接続し、入力端子であるソースは電源線ＰＳＬに接続している。なお、電源線ＰＳＬ上のノードＮＤ１は、第１電源端子に相当している。
【００２２】
第２駆動制御素子ＤＲ２は、第２入力端子と、第２制御端子と、それらの間の電圧に対応した電流を出力する第２出力端子とを含んでいる。ここでは、一例として、駆動制御素子ＤＲ２にｐチャネルＴＦＴを使用しており、その制御端子であるゲートは第２キャパシタＣ２の一方の電極に接続し、入力端子であるソースは第１駆動制御素子ＤＲ１の第１出力端子に接続している。
【００２３】
スイッチＳＷ１乃至ＳＷ３で構成されたスイッチ群は、駆動制御素子ＤＲ１の制御端子と、駆動制御素子ＤＲ２の制御端子と、駆動制御素子ＤＲ２の出力端子と、映像信号線ＤＬとの接続を、それらが互いに接続された状態と、各接続が断たれた状態との間で切り替える。このスイッチ群には、様々な構造を採用することが可能である。これについては、後で詳述する。
【００２４】
第１スイッチＳＷ１は、その一方の端子が駆動制御素子ＤＲ１の制御端子に接続されている。スイッチＳＷ１は、単独で或いはスイッチＳＷ２及び／又はＳＷ３と共に、駆動制御素子ＤＲ１の出力端子と制御端子との接続を、それらが互いに接続された状態と、その接続が断たれた状態との間で切り替える。
【００２５】
スイッチＳＷ１は、例えば、駆動制御素子ＤＲ１の制御端子と出力端子との間に接続し、そのスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、スイッチＳＷ１としてｐチャネルＴＦＴを使用し、そのゲートを走査信号線ＳＬ２に接続し、ソース及びドレインは駆動制御素子ＤＲ１のゲート及びドレインにそれぞれ接続している。
【００２６】
第２スイッチＳＷ２は、その一方の端子が駆動制御素子ＤＲ２の制御端子に接続されている。スイッチＳＷ２は、単独で或いはスイッチＳＷ１及び／又はＳＷ３と共に、駆動制御素子ＤＲ１の出力端子と駆動制御素子ＤＲ２の制御端子との接続を、それらが互いに接続された状態と、その接続が断たれた状態との間で切り替える。
【００２７】
スイッチＳＷ２は、例えば、駆動制御素子ＤＲ２の制御端子と駆動制御素子ＤＲ１の出力端子との間に接続し、そのスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、スイッチＳＷ２としてｐチャネルＴＦＴを使用し、そのゲートは走査信号線ＳＬ２に接続し、ソース及びドレインは駆動制御素子ＤＲ１の出力端子と駆動制御素子ＤＲ２の制御端子とにそれぞれ接続している。
【００２８】
第３スイッチＳＷ３は、その一方の端子が駆動制御素子ＤＲ１の出力端子又は映像信号線ＤＬに接続されている。スイッチＳＷ３は、単独で或いはスイッチＳＷ１及び／又はＳＷ２と共に、駆動制御素子ＤＲ１の出力端子と映像信号線ＤＬとの接続を、それらが互いに接続された状態と、その接続が断たれた状態との間で切り替える。
【００２９】
スイッチＳＷ３は、例えば、駆動制御素子ＤＲ１の出力端子と映像信号線ＤＬとの間に接続し、そのスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、スイッチＳＷ３としてｐチャネルＴＦＴを使用し、そのゲートは走査信号線ＳＬ２に接続し、ソース及びドレインは駆動制御素子ＤＲ１の出力端子と映像信号線ＤＬとにそれぞれ接続している。
【００３０】
出力制御スイッチＳＷ４と表示素子ＯＬＥＤとは、駆動制御素子ＤＲ２の出力端子と第２電源端子ＮＤ２との間に直列に接続されている。ここでは、スイッチＳＷ４としてｐチャネルＴＦＴを使用し、そのゲートはキャパシタＣ２を介して走査信号線ＳＬ１に接続し、ソース及びドレインは駆動制御素子ＤＲ２の出力端子と表示素子ＯＬＥＤの陽極とにそれぞれ接続している。なお、この例では、出力制御スイッチＳＷ４と表示素子ＯＬＥＤとは、この順に、駆動制御素子ＤＲ２の出力端子と第２電源端子ＮＤ２との間に直列に接続しているが、それらの接続順序は逆でも良い。
【００３１】
キャパシタＣ１は、定電位端子と駆動制御素子ＤＲ１の制御端子との間に接続されている。また、キャパシタＣ２は、駆動制御素子ＤＲ２の制御端子と走査信号線ＳＬ１との間に接続されている。ここでは、一例として、キャパシタＣ１は電源線ＰＳＬ上のノードＮＤ１と駆動制御素子ＤＲ１のゲートとの間に接続しているが、キャパシタＣ１を接続する定電位端子は電源線ＰＳＬから電気的に絶縁されていても良い。すなわち、上記の定電位端子として、電源線ＰＳＬから電気的に絶縁された他の定電位端子を利用しても良い。
【００３２】
図２は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００３３】
図２において、横軸は時間を示し、縦軸は電位又は電流の大きさを示している。また、図２において、「ＸＤＲ出力（Ｉout）」で示す波形は映像信号線ドライバＸＤＲが各映像信号線ＤＬに流す電流を示し、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示し、「ＤＲ１ゲート電位」及び「ＤＲ２ゲート電位」で示す波形は駆動制御素子ＤＲ１及びＤＲ２のゲート電位をそれぞれ示している。さらに、図２において、「Ｉ（ｍ＋ｋ）」は「ｍ＋ｋ行目」の画素ＰＸを選択している「ｍ＋ｋ行目選択期間」にその画素ＰＸが接続された映像信号線ＤＬに流す電流又はその大きさを示している。
【００３４】
図２には、ｍ行目の画素ＰＸで表示する階調をより小さな駆動電流に対応した階調からより大きな駆動電流に対応した階調へと切り替えるとともに、ｍ＋１行目の画素ＰＸで表示する階調を大きな駆動電流に対応した階調からより小さな駆動電流に対応した階調へと切り替える例を示している。また、図２の方法では、一例として、電源端子ＮＤ１及びＮＤ２の電位を＋６Ｖ及び−９Ｖにそれぞれ設定すると共に、走査信号線ＳＬ１及びＳＬ２のそれぞれに供給する走査信号の大きさは＋６Ｖと−２Ｖとの間で切り替えている。
【００３５】
図２の方法では、図１の表示装置を以下の方法により駆動する。
【００３６】
ｍ行目の画素ＰＸでより大きな駆動電流に対応した階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、例えば、走査信号線ＳＬ１の電位を第２電位である−２Ｖから第１電位である＋６Ｖへと変化させることにより、スイッチＳＷ４を開く。なお、走査信号線ＳＬ１の電位を変化させるのに伴い、駆動制御素子ＤＲ２のゲート電位も変化する。スイッチＳＷ４を開いている書込期間内に、以下の第１動作及び第２動作を順次実施する。
【００３７】
すなわち、まず、例えば、走査信号線ＳＬ２の電位を＋６Ｖから−２Ｖへと変化させることにより、スイッチＳＷ１乃至ＳＷ３を閉じる。これにより、駆動制御素子ＤＲ１のゲートと、駆動制御素子ＤＲ２のゲートと、駆動制御素子ＤＲ１のドレインと、映像信号線ＤＬとを互いに接続する。この状態で、選択した画素ＰＸに映像信号線ドライバＸＤＲから映像信号線ＳＬを介して映像信号を供給する。すなわち、映像信号線ドライバＸＤＲにより、電源端子ＮＤ１から映像信号線ＤＬへと電流Ｉ（ｍ）を流す。この電流Ｉ（ｍ）の大きさは、表示素子ＯＬＥＤに流すべき駆動電流に対応した大きさ，すなわち、選択した画素ＰＸで表示すべき階調，に対応している。
【００３８】
この第１動作を行うと、駆動制御素子ＴＲ１のゲート電位は、そのソース−ドレイン間に電流Ｉ（ｍ）が流れる時の値に設定される。図２の例では、第１動作により、駆動制御素子ＴＲ１のゲート電位を＋３Ｖに設定している。また、この第１動作を行うと、駆動制御素子ＴＲ２のゲート電位も、駆動制御素子ＴＲ１のゲート電位と等しい値，ここでは＋３Ｖ，に設定される。
【００３９】
次に、例えば、走査信号線ＳＬ２の電位を−２Ｖから＋６Ｖへと変化させることにより、スイッチＳＷ１乃至ＳＷ３を開く。すなわち、駆動制御素子ＤＲ１のゲートと、駆動制御素子ＤＲ２のゲートと、駆動制御素子ＤＲ１のドレインと、映像信号線ＤＬとの間の各接続を断つ。続いて、この状態で、走査信号線ＤＬ１の電位を第１電位である＋６Ｖから第２電位である−２Ｖへと変化させることにより、出力制御スイッチＳＷ４を閉じる。
【００４０】
この第２動作を実施すると、走査信号線ＤＬ１の電位変化に伴い、駆動制御素子ＤＲ２のゲート電位も変化する。この例では、駆動制御素子ＤＲ２のゲート電位は、＋３Ｖから−５Ｖへと変化している。
【００４１】
上記の通り、第１動作によって、駆動制御素子ＤＲ１のゲート電位は、電流Ｉ（ｍ）が流れる時の値，ここでは＋３Ｖ，に設定されている。このゲート電位は、スイッチＳＷ１乃至ＳＷ３を閉じるまで維持される。
【００４２】
また、上記の通り、第２動作によって、駆動制御素子ＤＲ２のゲート電位は、第１動作終了直後の電位（＋３Ｖ）に第２電位（−２Ｖ）と第１電位（＋６Ｖ）との差を加えた値，ここでは−５Ｖ，に設定されている。このゲート電位は、走査信号線ＳＬ１の電位を第２電位から第１電位へと変化させるまで維持される。
【００４３】
すなわち、有効表示期間では、駆動制御素子ＤＲ２の抵抗は小さい。したがって、表示素子ＯＬＥＤには十分に大きな駆動電流を流すことができる。図２の方法では、このようにして、大きな駆動電流に対応した階調を表示する。
【００４４】
図２の方法では、より小さな駆動電流に対応した階調を表示する場合、図１の表示装置を以下の方法により駆動する。
【００４５】
ｍ＋１行目の画素ＰＸでより小さな駆動電流に対応した階調を表示する場合、ｍ行目の画素ＰＸについて説明したのと同様に、スイッチＳＷ４を開いている書込期間内に、第１動作及び第２動作を順次実施する。
【００４６】
但し、ｍ＋１行目の画素ＰＸではより小さな駆動電流に対応した階調を表示するので、第１動作で映像信号線ＤＬに流す電流Ｉ（ｍ＋１）は、ｍ行目の画素ＰＸについて上述した電流Ｉ（ｍ）よりも小さい。したがって、第１動作を終了した直後における駆動制御素子ＴＲ１のゲート電位は、ｍ行目の画素ＰＸについて上述した値とは異なっている。図２の例では、電流Ｉ（ｍ＋１）を流すことにより、駆動制御素子ＴＲ１のゲート電位を＋５．５Ｖに設定している。
【００４７】
また、第１動作を終了した直後における駆動制御素子ＴＲ２のゲート電位は、駆動制御素子ＴＲ１のゲート電位と等しい値，ここでは＋５．５Ｖ，に設定されている。第２動作を実施することにより生じる駆動制御素子ＤＲ２のゲート電位変化は、ｍ行目の画素ＰＸについて上述した値と等しい。したがって、この例では、第２動作を実施することにより、駆動制御素子ＤＲ２のゲート電位は、＋５．５Ｖから−２．５Ｖへと変化する。
【００４８】
すなわち、より小さな駆動電流に対応した階調を表示するｍ＋１行目の画素ＰＸの有効表示期間では、より大きな駆動電流に対応した階調を表示するｍ行目の画素ＰＸの有効表示期間と比較して、駆動制御素子ＤＲ２の抵抗が大きい。したがって、表示素子ＯＬＥＤを流れる駆動電流は十分に小さくなる。図２の方法では、このようにして、より小さな駆動電流に対応した階調を表示する。
【００４９】
ところで、各画素ＰＸで駆動制御素子ＤＲ２とキャパシタＣ２とスイッチＳＷ２とを省略した場合、駆動電流を十分に小さくすることが難しい。これについては、図３及び図４を参照しながら説明する。
【００５０】
図３は、第２駆動制御素子ＤＲ２と第２キャパシタＣ２と第２スイッチＳＷ２とを省略した画素ＰＸを示す等価回路図である。図４は、図３の画素ＰＸで得られる駆動制御素子ＤＲ１の電圧電流特性の例を示すグラフである。
【００５１】
図４において、横軸は駆動制御素子ＤＲ１のドレイン電位Ｖdを示し、縦軸は駆動制御素子ＤＲ１のソース−ドレイン間を流れる電流Ｉsd又は表示素子ＯＬＥＤを流れる駆動電流を示している。
【００５２】
また、図４において、曲線ＤＴ１乃至ＤＴ３は、電源端子ＮＤ１の電位を＋６Ｖとし、電源端子ＮＤ２の電位を−９Ｖとした場合のデータを示している。具体的には、曲線ＤＴ１は、図１及び図２を参照しながら説明したのと同様の方法で画素ＰＸに最大の駆動電流に対応した映像信号を書き込んだ場合に得られる駆動制御素子ＤＲ１の電圧電流特性を示している。曲線ＤＴ２は、図１及び図２を参照しながら説明したのと同様の方法で画素ＰＸに最小の駆動電流に対応した映像信号を書き込んだ場合に得られる駆動制御素子ＤＲ１の電圧電流特性を示している。曲線ＤＴ３は、表示素子ＯＬＥＤの電圧電流特性を示している。
【００５３】
さらに、図４において、曲線ＤＴ１と曲線ＤＴ３との交点ＯＰ１３は、表示素子ＯＬＥＤに最大の駆動電流を流す場合の駆動制御素子ＤＲ１の動作点である。また、曲線ＤＴ２と曲線ＤＴ３との交点ＯＰ２３は、表示素子ＯＬＥＤに最小の駆動電流を流す場合の駆動制御素子ＤＲ１の動作点である。
【００５４】
図４に曲線ＤＴ２で示すように、画素ＰＸに最小の駆動電流に対応した映像信号を書き込んだ場合、駆動制御素子ＤＲ１のドレイン電位Ｖdが低い範囲内では、ドレイン電位Ｖdが低くなるほど電流Ｉsdが大きくなる。したがって、駆動電流を小さくするには、動作点におけるドレイン電位Ｖdがより高くなるように交点ＯＰ２３をシフトさせればよい。
【００５５】
このような交点ＯＰ２３のシフトは、例えば、有効表示期間における走査信号線ＳＬ１の電位を高めて、出力制御スイッチＳＷ４の抵抗を大きくすることにより可能である。これについては、図５を参照しながら説明する。
【００５６】
図５は、図３の画素ＰＸで得られる駆動制御素子ＤＲ１の電圧電流特性の他の例を示すグラフである。
【００５７】
図５において、横軸は駆動制御素子ＤＲ１のドレイン電位Ｖdを示し、縦軸は駆動制御素子ＤＲ１のソース−ドレイン間を流れる電流Ｉsd又は表示素子ＯＬＥＤを流れる駆動電流を示している。
【００５８】
また、図５において、曲線ＤＴ１’は、電源端子ＮＤ１の電位を＋１０Ｖに設定したこと以外は図１及び図２を参照しながら説明したのと同様の方法で画素ＰＸに最大の駆動電流に対応した映像信号を書き込んだ場合に得られる駆動制御素子ＤＲ１の電圧電流特性を示している。曲線ＤＴ２’は、電源端子ＮＤ１の電位を＋１０Ｖに設定したこと以外は図１及び図２を参照しながら説明したのと同様の方法で画素ＰＸに最小の駆動電流に対応した映像信号を書き込んだ場合に得られる駆動制御素子ＤＲ１の電圧電流特性を示している。曲線ＤＴ３’は、出力制御スイッチＳＷ４の抵抗を増加させると共に、その増加分を表示素子ＯＬＥＤの抵抗とみなした場合の表示素子ＯＬＥＤの電圧電流特性を示している。
【００５９】
図５に示すように、出力制御スイッチＳＷ４の抵抗を大きくすると、表示素子ＯＬＥＤの電圧電流特性は、曲線ＤＴ３から曲線ＤＴ３’へと変化する。曲線ＤＴ３’及び曲線ＤＴ２の交点ＯＰ２３’と交点ＯＰ２３との比較から明らかなように、出力制御スイッチＳＷ４の抵抗を大きくすると、駆動電流の最小値を小さくすることができる。
【００６０】
しかしながら、この場合、曲線ＤＴ３’は、曲線ＤＴ１と交点ＯＰ１３’で交わることとなる。すなわち、駆動制御素子ＤＲ１を、電流Ｉsdがほぼ一定の飽和領域で動作させることができず、ドレイン電位Ｖdに対して電流Ｉsdが大きく変化する線形領域で動作させることとなると共に、駆動電流の最大値が小さくなる。
【００６１】
これを防止するには、電源端子ＮＤ１の電位を高めればよい。こうすると、例えば、曲線ＤＴ１を曲線ＤＴ１’へと変化させることができる。曲線ＤＴ１’と曲線ＤＴ３’との交点ＯＰ１３”は、飽和領域内にあり、曲線ＤＴ１と曲線ＤＴ３との交点ＯＰ１３と駆動電流がほぼ等しい。また、電源端子ＮＤ１の電位を高めることに伴う曲線ＤＴ２から曲線ＤＴ２’への変化は僅かであるので、曲線ＤＴ２’と曲線ＤＴ３’との交点ＯＰ２３”と、曲線ＤＴ２と曲線ＤＴ３’との交点ＯＰ２３’とでも、駆動電流が互いにほぼ等しい。すなわち、出力制御スイッチＳＷ４の抵抗を大きくすると共に、電源端子ＮＤ１の電位を高めると、駆動電流を最大としたときに駆動制御素子ＤＲ１を飽和領域内で動作させることができ、しかも、駆動電流の最小値を小さくすることができる。
【００６２】
但し、電源端子ＮＤ１の電位を高めた場合、消費電力が大きくなるのに加え、映像信号線ドライバＸＤＲなどへの負荷が増大する。
【００６３】
これに対し、画素ＰＸに図１の構造を採用すると、図１及び図２を参照しながら説明した通り、より大きな駆動電流に対応した階調を表示する場合には駆動制御素子ＤＲ２の抵抗を小さくし、より小さな駆動電流に対応した階調を表示する場合には駆動制御素子ＤＲ２の抵抗を大きくすることができる。すなわち、例えば、図４に示す曲線ＤＴ３を、曲線ＤＴ１との交点ＯＰ１３の位置が殆ど変化せず且つ曲線ＤＴ２とより高いドレイン電位Ｖdで交差するように変形させることができる。したがって、駆動電流の最小値を小さくすることが可能となると共に、電源端子ＮＤ１の電位を高めることなく、駆動電流を最大としたときに駆動制御素子ＤＲ１を飽和領域内で動作させることができる。
【００６４】
次に、本発明の第２態様について説明する。  
第１態様に係る表示装置では、駆動制御素子ＤＲ２及び出力制御スイッチＳＷ４の動作は、走査信号線ドライバＹＤＲから走査信号線ＳＬ１を介して供給する走査信号によって制御した。そのため、第１態様に係る表示装置では、駆動制御素子ＤＲ２の動作を、出力制御スイッチＳＷ４の動作から独立して制御することは不可能である。
【００６５】
これに対し、第２態様に係る表示装置では、出力制御スイッチＳＷ４の動作を制御するための走査信号線を、駆動制御素子ＤＲ２の動作を制御するための走査信号線ＳＬ１とは別に設ける。これにより、駆動制御素子ＤＲ２の動作を、出力制御スイッチＳＷ４の動作から独立して制御することを可能とする。
【００６６】
図６は、本発明の第２態様に係る表示装置を概略的に示す平面図である。この表示装置は、アクティブマトリクス駆動方式の表示装置，例えばアクティブマトリクス駆動方式の有機ＥＬ表示装置，である。図６の表示装置は、以下の構成を除き、図１の表示装置と同様の構造を有している。
【００６７】
すなわち、図６の表示装置では、画素ＰＸの行毎に第３走査信号線ＳＬ３が設けられている。出力制御スイッチＳＷ４は、そのスイッチング動作を制御する制御端子であるゲートが、走査信号線ＳＬ１ではなく、走査信号線ＳＬ３に接続されている。
【００６８】
この表示装置は、例えば、走査信号線ＳＬ１に供給する走査信号を走査信号線ＳＬ３にも供給すること以外は、図１及び図２を参照しながら説明したのと同様の方法により駆動することができる。この場合、第１態様と同様の効果を得ることができる。
【００６９】
また、図６の表示装置では、走査信号線ＳＬ１に供給する走査信号の大きさと、走査信号線ＳＬ３に供給する走査信号の大きさとを異ならしめることができる。したがって、出力制御スイッチＳＷ４のスイッチング動作を制御するのに最適な大きさの走査信号を走査信号線ＳＬ３に供給すると共に、走査信号線ＳＬ１に任意の大きさの走査信号を供給することができる。すなわち、出力制御スイッチＳＷ４のスイッチング動作に束縛されることなく、駆動制御素子ＤＲ２のゲート電位を第２動作によって所望の大きさだけ変化させることが可能となる。
【００７０】
第１及び第２態様に係る表示装置には、様々な変形が可能である。
【００７１】
例えば、図１及び図６に示す表示装置では、スイッチＳＷ１を、駆動制御素子ＤＲ１のゲートとドレインとの間に接続しているが、スイッチＳＷ１は、駆動制御素子ＤＲ１のゲートと映像信号線ＤＬとの間に接続しても良い。この場合、スイッチＳＷ２は、駆動制御素子ＤＲ２のゲートと駆動制御素子ＤＲ１のドレインとの間に接続しても良く、駆動制御素子ＤＲ２のゲートと映像信号線ＤＬとの間に接続しても良く、駆動制御素子ＤＲ２のゲートと駆動制御素子ＤＲ１のゲートとの間に接続しても良い。
【００７２】
スイッチＳＷ１を駆動制御素子ＤＲ１のゲートと映像信号線ＤＬとの間に接続すると共に、スイッチＳＷ２を駆動制御素子ＤＲ２のゲートと駆動制御素子ＤＲ１のドレインとの間に接続した場合、スイッチＳＷ３は、駆動制御素子ＤＲ１のドレインと映像信号線ＤＬとの間に接続しても良い。或いは、スイッチＳＷ３は、駆動制御素子ＤＲ１のドレインと駆動制御素子ＤＲ１のゲートとの間に接続しても良い。
【００７３】
スイッチＳＷ１を駆動制御素子ＤＲ１のゲートと映像信号線ＤＬとの間に接続すると共に、スイッチＳＷ２を駆動制御素子ＤＲ２のゲートと映像信号線ＤＬとの間に接続した場合、スイッチＳＷ３は、駆動制御素子ＤＲ１のドレインと映像信号線ＤＬとの間に接続しても良い。或いは、スイッチＳＷ３は、駆動制御素子ＤＲ１のドレインとゲートとの間に接続しても良い。或いは、スイッチＳＷ３は、駆動制御素子ＤＲ１のドレインと駆動制御素子ＤＲ２のゲートとの間に接続しても良い。
【００７４】
スイッチＳＷ１は、駆動制御素子ＤＲ１のゲートと駆動制御素子ＤＲ２のゲートとの間に接続しても良い。この場合、スイッチＳＷ２は、駆動制御素子ＤＲ２のゲートと駆動制御素子ＤＲ１のドレインとの間に接続しても良く、駆動制御素子ＤＲ２のゲートと映像信号線ＤＬとの間に接続しても良い。
【００７５】
スイッチＳＷ１を駆動制御素子ＤＲ１のゲートと駆動制御素子ＤＲ２のゲートとの間に接続すると共に、スイッチＳＷ２を駆動制御素子ＤＲ２のゲートと駆動制御素子ＤＲ１のドレインとの間に接続する場合、スイッチＳＷ３は、駆動制御素子ＤＲ１のドレインと映像信号線ＤＬとの間に接続しても良い。或いは、スイッチＳＷ３は、駆動制御素子ＤＲ１のゲートと映像信号線ＤＬとの間に接続しても良い。或いは、スイッチＳＷ３は、駆動制御素子ＤＲ２のゲートと映像信号線ＤＬとの間に接続しても良い。
【００７６】
スイッチＳＷ１を、図１及び図６に示すように、駆動制御素子ＤＲ１のゲートとドレインとの間に接続する場合、スイッチＳＷ２は、駆動制御素子ＤＲ２のゲートと駆動制御素子ＤＲ１のドレインとの間に接続しても良く、駆動制御素子ＤＲ２のゲートと映像信号線ＤＬとの間に接続しても良く、駆動制御素子ＤＲ２のゲートと駆動制御素子ＤＲ１のゲートとの間に接続しても良い。
【００７７】
スイッチＳＷ１を駆動制御素子ＤＲ１のゲートとドレインとの間に接続すると共に、スイッチＳＷ２を駆動制御素子ＤＲ２のゲートと駆動制御素子ＤＲ１のドレインとの間に接続する場合、スイッチＳＷ３は、図１及び図６に示すように、駆動制御素子ＤＲ１のドレインと映像信号線ＤＬとの間に接続しても良い。或いは、スイッチＳＷ３は、駆動制御素子ＤＲ１のゲートと映像信号線ＤＬとの間に接続しても良い。或いは、スイッチＳＷ３は、駆動制御素子ＤＲ２のゲートと映像信号線ＤＬとの間に接続しても良い。
【００７８】
スイッチＳＷ１とスイッチＳＷ３とは、駆動制御素子ＤＲ１のゲートと映像信号線ＤＬとの間に、この順に直列に接続しても良い。この場合、スイッチＳＷ１のスイッチＳＷ３に接続された端子は駆動制御素子ＤＲ１のドレインに接続する。また、この場合、スイッチＳＷ２は、駆動制御素子ＤＲ２のゲートと駆動制御素子ＤＲ１のドレインとの間に接続しても良く、駆動制御素子ＤＲ２のゲートと映像信号線ＤＬとの間に接続しても良く、駆動制御素子ＤＲ２のゲートと駆動制御素子ＤＲ１のゲートとの間に接続しても良く、駆動制御素子ＤＲ２のゲートとスイッチＳＷ１のスイッチＳＷ３に接続された端子との間に接続しても良い。
【００７９】
スイッチＳＷ２とスイッチＳＷ３とは、駆動制御素子ＤＲ２のゲートと映像信号線ＤＬとの間に、この順に直列に接続しても良い。この場合、スイッチＳＷ２のスイッチＳＷ３に接続された端子は駆動制御素子ＤＲ１のドレインに接続する。また、この場合、スイッチＳＷ１は、駆動制御素子ＤＲ１のゲートと駆動制御素子ＤＲ１のドレインとの間に接続しても良く、駆動制御素子ＤＲ１のゲートと映像信号線ＤＬとの間に接続しても良く、駆動制御素子ＤＲ１のゲートと駆動制御素子ＤＲ２のゲートとの間に接続しても良く、駆動制御素子ＤＲ１のゲートとスイッチＳＷ２のスイッチＳＷ３に接続された端子との間に接続しても良い。
【００８０】
図１及び図６に示す表示装置では、駆動制御素子ＤＲ１及びＤＲ２にｐチャネルＴＦＴを使用したが、ｎチャネルＴＦＴを使用してもよい。この場合、電源端子ＮＤ１を電源端子ＮＤ２よりも低電位とすると共に、表示素子ＯＬＥＤの陽極及び陰極を電源端子ＮＤ２及び出力制御スイッチＳＷ４にそれぞれ接続する。また、この場合、図１の表示装置では、出力スイッチＳＷ４に使用するＴＦＴをｎチャネルＴＦＴとする。
【００８１】
図１乃至図６の表示装置では、スイッチＳＷ１乃至ＳＷ３にｐチャネルＴＦＴを使用したが、ｎチャネルＴＦＴを使用してもよい。
【００８２】
図１及び図６の表示装置では、スイッチＳＷ１乃至ＳＷ３のスイッチング動作を制御するための走査信号線を画素ＰＸの行毎に１本だけ設けているが、画素ＰＸの行毎に２本又は３本設けても良い。すなわち、各画素ＰＸに含まれるスイッチＳＷ１乃至ＳＷ３の一部のスイッチング動作を、残りのスイッチング動作から独立して制御可能としても良い。
【図面の簡単な説明】
【００８３】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図３】第２駆動制御素子と第２キャパシタと第２スイッチとを省略した画素を示す等価回路図。
【図４】図３の画素で得られる駆動制御素子の電圧電流特性の例を示すグラフ。
【図５】図３の画素で得られる駆動制御素子の電圧電流特性の他の例を示すグラフ。
【図６】本発明の第２態様に係る表示装置を概略的に示す平面図。
【符号の説明】
【００８４】
Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、ＤＬ…映像信号線、ＤＲ１…第１駆動制御素子、ＤＲ２…第２駆動制御素子、ＤＴ１…曲線、ＤＴ１’…曲線、ＤＴ２…曲線、ＤＴ２’…曲線、ＤＴ３…曲線、ＤＴ３’…曲線、ＮＤ１…第１電源端子、ＮＤ２…第２電源端子、ＯＬＥＤ…表示素子、ＯＰ１３…交点、ＯＰ１３’…交点、ＯＰ１３”…交点、ＯＰ２３…交点、ＯＰ２３’…交点、ＯＰ２３”…交点、ＰＳＬ…電源線、ＰＸ…画素、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＬ３…走査信号線、ＳＵＢ…基板、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…出力制御スイッチ、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2006098551.tif 000003
【図２】
2006098551.tif 000004
【図３】
2006098551.tif 000005
【図４】
2006098551.tif 000006
【図５】
2006098551.tif 000007
【図６】
2006098551.tif 000008