(57)【要約】【課題】長い波長までの光に対する感度を十分に向上させる。【解決手段】  光電変換素子と該光電変換素子に隣接して形成された変調部とを含む固体撮像装置において、前記光変換素子形成領域において他の部分よりも高い位置に表面が形成された突出部を有する基板と、前記突出部下方に形成される光電変換素子と、前記光電変換素子に隣接して形成される変調部とを具備したことを特徴とする。【選択図】      図１
2006324383.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と該光電変換素子に隣接して形成された変調部とを含む固体撮像装置において、
前記光変換素子形成領域において他の部分よりも高い位置に表面が形成された突出部を有する基板と、
前記突出部下方に形成される光電変換素子と、
前記光電変換素子に隣接して形成される変調部とを具備したことを特徴とする固体撮像装置。
【請求項２】
光電変換素子と該光電変換素子に隣接して形成された変調部とを含む固体撮像装置において、
前記光変換素子形成領域において他の部分よりも高い位置に表面が形成された突出部を有する一導電型の基板と、
前記基板に形成される逆導電型の第１不純物層と、
前記光電変換素子の形成領域の前記第１不純物層上に形成される一導電型の第２不純物層と、
前記トランジスタの形成領域の前記第１の不純物上に形成され、前記第２不純物層から光発生電荷が転送される一導電型の第３不純物層と、
前記第３不純物層上方の前記基板上に開口部を有して形成されるゲート電極と、
前記開口部の前記基板表面側に形成されるソースと、
前記ソースと離間して形成され、前記第１不純物層に電気的に接続されるドレインとを具備したことを特徴とする固体撮像装置。
【請求項３】
前記第２不純物層の下部と前記第３不純物層の下部とは略同一の高さの位置に形成されることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記第２の不純物層の上部から前記突出部の表面までの距離は、前記第３の不純物層の上部から前記基板の表面までの距離よりも大きいことを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記ゲート電極は、環状に構成されることを特徴とする請求項２に記載の固体撮像装置。
【請求項６】
前記第３不純物層内の前記ゲート電極下方に、前記第３不純物層よりも高濃度に形成される第４不純物層を更に具備したことを特徴とする請求項２に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高画質特性及び低消費電力特性を有する固体撮像装置に関する。
【背景技術】
【０００２】
携帯電話などに搭載される固体撮像装置として、ＣＣＤ（電荷結合素子）型のイメージセンサと、ＣＭＯＳ型のイメージセンサと、がある。ＣＣＤ型のイメージセンサは画質に優れ、ＣＭＯＳ型のイメージセンサは消費電力が少なく、プロセスコストが低い。近年、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固体撮像装置が提案されている。閾値電圧変調方式のＭＯＳ型固体撮像装置については、例えば、特許文献１に開示されている。
【０００３】
イメージセンサは、センサセルをマトリクス状に配列し、初期化、蓄積、読み出しの３つの状態を繰り返すことで、画像出力を得ている。特許文献１によって開示されたイメージセンサは、各単位画素が、蓄積を行うための受光ダイオードと、読み出しを行うためのトランジスタとを有している。
【０００４】
図８は特許文献１に開示されているイメージセンサを示す模式的断面図である。
【０００５】
図８のイメージセンサは、基板１００上において、各単位画素毎に、受光ダイオード１１１と絶縁ゲート型電界効果トランジスタ１１２とが隣接配置されている。トランジスタ１１２のゲート電極１１３はリング状に形成されており、ゲート電極１１３の中央の開口部分には、ソース領域１１４が形成されている。ゲート電極１１３の周辺にはドレイン領域１１５が形成されている。
【０００６】
受光ダイオード１１１の開口領域から入射した光によって発生した電荷（光発生電荷）は、ゲート電極１１３下方のＰ型のウェル領域１１６に転送されて、この部分に形成されたキャリアポケット１１７に蓄積される。キャリアポケット１１７に蓄積された光発生電荷によってトランジスタ１１２の閾値電圧が変化する。これにより、入射光に対応した信号（画素信号）を、トランジスタ１１２のソース領域１１４から取り出すことができるようになっている。
【特許文献１】特開２００１−１７７０８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、キャリアポケット１１７は比較的高い濃度で形成されて、正孔のポテンシャルを基準にすると、そのポテンシャルは十分に低い（若しくは深い）。これにより、受光ダイオード１１１において発生した光発生電荷がキャリアポケット１１７に蓄積されるようになっている。
【０００８】
一方、受光ダイオード１１１の入射光のうち波長が短い光に基づく光発生電荷は基板表面において発生し、波長が長くなるに従って基板表面から深い位置において光発生電荷が発生する。従って、基板深さが深いほど長い波長の光に対する感度を高くすることができる。受光ダイオード１１１において発生した光発生電荷は、空乏化したウェル領域内を、ポテンシャルの変化に従ってキャリアポケットまで転送される。
【０００９】
ところが、基板深さが深い位置では正孔のポテンシャルを基準にすると、そのポテンシャルも高く（若しくは浅く）、基板の深い位置で発生した光発生電荷についてはウェル領域に収集することができず、キャリアポケット１１７に転送することはできない。
【００１０】
即ち、光発生電荷を転送可能な基板深さには限界があり、波長が長い光に対する感度を十分に高くすることはできないという問題があった。この問題は、ＣＭＯＳ型のイメージセンサに限らず、ＣＣＤ型等を含み受光ダイオードを備えた全てのイメージデバイスに共通した問題である。
【００１１】
なお、基板厚を変えずに、空乏層を広くすることで、長い波長の光の感度を高くする方法も考えられる。しかしながら、空乏層を広げるためには印加電圧を高くする必要がある。つまり、電源電圧を高くする必要があり、システム設計上の不具合がある。
【００１２】
本発明はかかる問題点に鑑みてなされたものであって、波長が長い光に対する受光感度を十分に向上させることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る固体撮像装置は、光電変換素子と該光電変換素子に隣接して形成された変調部とを含む固体撮像装置において、前記光変換素子形成領域において他の部分よりも高い位置に表面が形成された突出部を有する基板と、前記突出部下方に形成される光電変換素子と、前記光電変換素子に隣接して形成される変調部とを具備したことを特徴とする。
【００１４】
このような構成によれば、基板は、光電変換素子形成領域において高い位置に表面が形成された突出部を有する。この突出部の下方に光電変換素子が形成される。即ち、光電変換素子形成領域は他の部分よりも厚さが厚く、突出部の表面から光電変換素子の下部までの距離を比較的大きくすることができる。これにより、光電変換素子において、波長の長い光による光発生電荷を収集することができ、波長が長い光に対する感度を向上させることができる。
【００１５】
また、本発明に係る固体撮像装置は、光電変換素子と該光電変換素子に隣接して形成された変調部とを含む固体撮像装置において、前記光変換素子形成領域において他の部分よりも高い位置に表面が形成された突出部を有する一導電型の基板と、前記基板に形成される逆導電型の第１不純物層と、前記光電変換素子の形成領域の前記第１不純物層上に形成される一導電型の第２不純物層と、前記トランジスタの形成領域の前記第１の不純物上に形成され、前記第２不純物層から光発生電荷が転送される一導電型の第３不純物層と、前記第３不純物層上方の前記基板上に開口部を有して形成されるゲート電極と、前記開口部の前記基板表面側に形成されるソースと、前記ソースと離間して形成され、前記第１不純物層に電気的に接続されるドレインとを具備したことを特徴とする。
【００１６】
このような構成によれば、光電変換素子形成領域の第１不純物層に発生した光発生電荷は、第２不純物層から第３不純物層に転送される。第３不純物層に転送された光発生電荷によってトランジスタのチャネルの閾値電圧が制御されて、光発生電荷に応じた画素信号がトランジスタから出力される。光電変換素子領域は、他の部分よりも厚さが厚く、突出部の表面から光電変換素子の下部までの距離は比較的大きい。これにより、光電変換素子において、波長の長い光による光発生電荷を収集することができ、波長が長い光に対する感度を向上させることができる。
【００１７】
また、前記第２不純物層の下部と前記第３不純物層の下部とは略同一の高さの位置に形成されることを特徴とする。
【００１８】
このような構成によれば、第２不純物層から第３不純物層に向けてポテンシャルの勾配を比較的容易に設定することができ、光電変換素子領域において発生した光発生電荷を確実に第３不純物層に転送することができる。
【００１９】
また、前記第２不純物層の上部から前記突出部の表面までの距離は、前記第３不純物層の上部から前記基板の表面までの距離よりも大きいことを特徴とする。
【００２０】
このような構成によれば、第２不純物層の上方においても効果的に光発生電荷を得ることができる。
【００２１】
また、前記ゲート電極は、環状に構成されることを特徴とする。
【００２２】
また、前記第３不純物層内の前記ゲート電極下方に、前記第３不純物層よりも高濃度に形成される第４不純物層を更に具備したことを特徴とする。
【００２３】
このような構成によれば、ゲート電極下方に確実に光発生電荷を転送することができ、変調効率を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１乃至図６は本発明の第１の実施の形態に係り、図１は本実施の形態に係る固体撮像装置の１センサセルの断面形状を示す模式的な断面図、図２は本実施の形態に係る固体撮像装置の１センサセルの平面形状を示す説明図である。なお、図１は図２のＡ−Ａ’線断面図である。図３は素子の全体構造を等価回路によって示す回路ブロック図である。図４乃至図６は製造方法を素子の断面形状及びマスクの平面形状によって説明するための工程図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２５】
＜センサセルの構造＞
本実施の形態における固体撮像装置は、単位画素であるセンサセルがマトリクス状に配列されて構成されたセンサセルアレイを有している。各センサセルは、入射光に応じて発生させた光発生電荷を収集・蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで１画面の画像信号が得られる。
【００２６】
先ず、図１及び図２を参照して各センサセルの構造について説明する。図１及び図２は１つのセンサセルを示している。また、本実施の形態は光発生電荷として正孔を用いる例を示している。光発生電荷として電子を用いる場合でも同様に構成可能である。なお、図１は図２のＡ−Ａ’線で切断したセルの断面構造を示している。
【００２７】
図２の平面図に示すように、単位画素であるセンサセル３内に、フォトダイオードＰＤと変調トランジスタＴＭとが隣接して設けられている。変調トランジスタＴＭとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる。
【００２８】
光電変換素子形成領域であるフォトダイオードＰＤ形成領域においては、基板１の表面に配線層を形成する段階において、光を透過する開口領域が形成される。基板１表面の比較的浅い位置には前記開口領域よりも広い領域のＰ型のウェルであり、光電変換素子によって発生した光発生電荷を収集する第２不純物層としての収集ウェル４が形成されている。収集ウェル４上には基板１の表面に、ピニング層としても機能するＮ型の拡散層３２が形成されている。
【００２９】
収集ウェル４と略同じ基板深さの位置には、変調トランジスタＴＭ形成領域にＰ型のウェルであり、収集ウェル４に収集された光発生電荷が転送されて変調トランジスタＴＭを制御するための第３不純物層としての変調用ウェル５が形成されている。
【００３０】
変調用ウェル５上には、基板１表面に環状のゲート（リングゲート）６が形成されており、リングゲート６の中央の開口部分の基板１表面近傍領域には、高濃度Ｎ型領域であるソース領域７が形成されている。なお、図２ではリングゲート６及び後述するキャリアポケット等は円形状で示してあるが、楕円形状或いは８角形状等の任意の多角形状であってもよい。リングゲート６の周囲にはＮ型のドレイン領域８が形成されている。ドレイン領域８の所定位置には、基板１表面近傍にＮ+層のドレインコンタクト領域（図示せず）が形成される。
【００３１】
変調用ウェル５は変調トランジスタＴＭのチャネルの閾値電圧を制御するものである。変調用ウェル５内には、リングゲート６の下方にＰ型の高濃度領域である第４不純物層としてのキャリアポケット１０（図２の斜線部）が形成されている。変調トランジスタＴＭは、変調用ウェル５、リングゲート６、ソース領域７及びドレイン領域８によって構成されて、変調用ウェル５（キャリアポケット１０）に蓄積された電荷に応じてチャネルの閾値電圧が変化するようになっている。
【００３２】
ドレイン領域８、後述するＮ型ウェル２１，２１’および拡散層３２がドレイン電圧の印加によって正の電位にバイアスされることによって、フォトダイオードＰＤの開口領域下方においては、拡散層３２と収集ウェル４との境界面、第１不純物層としてのＮ型ウェル２１と収集ウェル４の境界面から空乏層が収集ウェル４の全体およびその周囲に広がる。空乏領域において、前記開口領域を介して入射した光による光発生電荷が生じる。そして、上述したように、発生した光発生電荷は収集ウェル４に収集されるようになっている。
【００３３】
収集ウェル４に収集された電荷は、変調用ウェル５に転送されてキャリアポケット１０に保持される。これにより、変調トランジスタＴＭのソース電位は、変調用ウェル５に転送された電荷の量、即ち、フォトダイオードＰＤへの入射光に応じたものとなる。
【００３４】
＜センサセルの断面＞
更に、図１を参照して、センサセル３の断面構造を詳細に説明する。
【００３５】
変調トランジスタＴＭ形成領域においては、基板１上にＰ型埋込層２３が形成されている。Ｐ型埋込層２３上にはＮ型ウェル２１’が形成される。Ｐ型埋込層２３によってＮ型ウェル２１’は基板の比較的浅い位置までに制限される。Ｎ型ウェル２１’上には、Ｐ型の変調用ウェル５が形成されている。変調用ウェル５内には、キャリアポケット１０が形成されている。
【００３６】
キャリアポケット１０は、リングゲート６の下方であって、平面的には図２に示すように、リング状の形状を有する。キャリアポケット１０は、Ｐ+拡散による十分に濃い濃度の拡散層である。例えば、変調用ウェル５のＰ型濃度を１×１０16 atms/cm3とし、キャリアポケット１０のＰ型濃度を１×１０17 atms/cm3とする。
【００３７】
変調トランジスタＴＭ形成領域においては、基板表面にゲート酸化膜３１を介してリングゲート６が形成され、リングゲート６下の基板表面にはチャネルを構成するＮ型の拡散層２７が形成される。
【００３８】
リングゲート６の中央の基板表面にはＮ+拡散層が形成されてソース領域７を構成する。また、リングゲート６の周囲の基板表面にはＮ型拡散層が形成されてドレイン領域８を構成する。チャネルを構成するＮ型拡散層２７はソース領域７とドレイン領域８とに電気的に接続される。
【００３９】
隣接するセル同士のフォトダイオードＰＤ形成領域と変調トランジスタＴＭ形成領域との間にアイソレーション領域２２が設けられている。
【００４０】
このアイソレーション領域２２はＮ型ウェル２１、２１’およびドレイン領域８とに電気的に接続される。
【００４１】
一方、フォトダイオードＰＤ形成領域においては、変調トランジスタＴＭ形成領域のＮ型ウェル２１’及び変調用ウェル５に夫々連続的に形成されるＮ型ウェル２１及び収集ウェル４を有している。フォトダイオードＰＤ形成領域側においては埋込層２３は形成されておらず、Ｎ型ウェル２１は、基板１の比較的深い位置まで形成される。
【００４２】
このＮ型ウェル２１上には、Ｐ型の収集ウェル４が形成されている。収集ウェル４上の基板表面側には、ピニング層としても機能するＮ型の拡散層３２が形成されている。
【００４３】
本実施の形態においては、基板１は、フォトダイオードＰＤ形成領域において、変調トランジスタＴＭ形成領域よりも、表面の位置が高い突出部４５を有している。突出部４５は平面的にはフォトダイオードＰＤ形成領域の全域に設けられている。この構成によって、フォトダイオードＰＤ形成領域においては、基板の深さ（厚さ）を変調トランジスタＴＭ形成領域よりも深く（厚く）することができる。
【００４４】
この場合でも、Ｎ型ウェル２１とＮ型ウェル２１’との基板深さ方向における関係は従来と同様、即ち、変調用トランジスタＴＭ形成領域の基板表面を基準として、両者の上部の基板深さが略同様となるように設定する。また、変調用トランジスタＴＭ形成領域の基板表面を基準として、収集ウェル４の下部における基板深さと変調用ウェル５の下部における基板深さとは、相互に略一致させる。
【００４５】
これに対し、本実施の形態においては、フォトダイオードＰＤ形成領域において突出部４５を有していることから、基板深さ方向における各層の配置に余裕が生じ、収集ウェル４の基板深さ方向の厚さを厚くすると共に、拡散層３２の基板深さ方向の厚さを厚くすることができる。
【００４６】
即ち、本実施の形態においては、収集ウェル４の上方においても十分に光発生電荷を発生させ、フォトダイオードＰＤ形成領域の基板表面近傍において発生した光発生電荷の多くを収集ウェル４に収集することを可能にすることができる。フォトダイオードＰＤ形成領域におけるＮ型ウェル２１の基板深さは、突出部４５の厚さだけ深くなり、高い波長領域の光による光発生電荷を発生させる。
【００４７】
また、Ｎ型ウェル２１，２１’、収集ウェル４及び変調用ウェル５の相互の位置関係は従来と同様であり、Ｎ型ウェル２１の深い位置において発生した光発生電荷についても、従来と同様に、収集ウェル４を介して変調用ウェル５に転送可能である。
【００４８】
＜装置全体の回路構成＞
次に、図３を参照して本実施の形態に係る固体撮像装置全体の回路構成について説明する。
【００４９】
固体撮像装置６１は図２のセンサセル３を含むセンサセルアレイ６２とセンサセルアレイ６２中の各センサセル３を駆動する回路６３〜６５とを有している。センサセルアレイ６２は、セル３をマトリクス状に配置して構成されている。センサセルアレイ６２は、例えば、６４０×４８０のセル３と、オプティカルブラック（ＯＢ）のための領域（ＯＢ領域）を含む。ＯＢ領域を含めると、センサセルアレイ６２は例えば７１２×５００のセル３で構成される。
【００５０】
各センサセル３は、光電変換を行うフォトダイオードＰＤと、光信号を検出して読み出すための変調トランジスタＴＭとを含む。フォトダイオードＰＤは入射光に応じた電荷（光発生電荷）を生じさせ、生じた電荷は収集ウェル４（図３では接続点ＰＤＷに相当）内に収集される。収集ウェル４に収集された光発生電荷は、変調トランジスタＴＭの閾値変調用の変調用ウェル５（図３では接続点ＴＭＷに相当）内のキャリアポケット１０に転送されて保持される。
【００５１】
変調トランジスタＴＭは、キャリアポケット１０に光発生電荷が保持されることでバックゲートバイアスが変化したことと等価となり、キャリアポケット１０内の電荷量に応じてチャネルの閾値電圧が変化する。これにより、変調トランジスタＴＭのソース電圧は、キャリアポケット１０内の電荷に応じたもの、即ち、フォトダイオードＰＤの入射光の明るさに対応したものとなる。
【００５２】
このように各セル３は、変調トランジスタＴＭのリングゲート６、ソース領域７及びドレイン領域８に駆動信号が印加されることで、蓄積、転送、読み出し及び排出等の動作を呈する。セル３の各部には図３に示すように、垂直駆動走査回路６３、ドレイン駆動回路６４及び水平駆動走査回路６５から信号が供給されるようになっている。垂直駆動走査回路６３は、各行のゲート線６７に走査信号を供給し、ドレイン駆動回路６４は各列のドレイン領域８にドレイン電圧を印加する。また、水平駆動走査回路６５は、各ソース線６６に接続されたスイッチ６８に駆動信号を供給する。
【００５３】
各セル３は、センサセルアレイ６２に水平方向に配列された複数のソース線６６と垂直方向に配列された複数のゲート線６７との交点に対応して設けられている。水平方向に配列された各ラインの各セル３は、変調トランジスタＴＭのリングゲート６が共通のゲート線６７に接続され、垂直方向に配列された各列の各セル３は、変調トランジスタＴＭのソースが共通のソース線６６に接続される。
【００５４】
複数のゲート線６７の１つにオン信号（選択ゲート電圧）を供給することで、オン信号が供給されたゲート線６７に共通接続された各セルが同時に選択されて、これらの選択されたセルの各ソースから各ソース線６６を介して画素信号が出力される。垂直駆動走査回路６３は１フレーム期間においてゲート線６７にオン信号を順次シフトさせながら供給する。オン信号が供給されたラインの各セルからの画素信号が１ライン分同時に各ソース線６６から読み出されて各スイッチ６８に供給される。１ライン分の画素信号は水平駆動走査回路６５によって、スイッチ６８から画素毎に順次出力（ライン出力）される。
【００５５】
各ソース線６６に接続されたスイッチ６８は、共通の定電流源（負荷回路）６９を介して映像信号出力端子７０に接続されている。各センサセル３の変調トランジスタＴＭのソースは定電流源６９に接続されることになり、センサセル３のソースフォロワ回路が構成される。
【００５６】
＜動作＞
次に、センサセル３のフォトダイオードＰＤの光検出、光発生電荷の収集動作及び変調トランジスタＴＭの読み出し動作について説明する。
【００５７】
変調トランジスタＴＭのリングゲート６に低いゲート電圧を印加し、ドレイン領域８にトランジスタの動作に必要な例えば約２〜４Ｖの電圧（ＶＤＤ）を印加する。これにより、Ｎ型ウェル２１が空乏化する。また、ドレイン領域８とソース領域７との間に電界が生じる。
【００５８】
フォトダイオードＰＤの開口領域２を介して入射した光が、空乏化したＮ型ウェル２１に入射することで、電子−正孔対（光発生電荷）が生じる。
【００５９】
本実施の形態においては、フォトダイオードＰＤ形成領域においては基板の深さが深くなっており、長い波長の光による光発生電荷を発生させることができる。例えば、フォトダイオードＰＤ形成領域の基板表面を基準として、基板深さ方向の約３μｍの位置まで空乏化したＮ型ウェル２１を形成することができ、赤色光による光発生電荷を発生させることができる。
【００６０】
Ｐ型の収集ウェル４は高濃度のＰ型不純物が導入されてポテンシャルが低くなっており、Ｎ型ウェル２１に発生した光発生電荷は収集ウェル４に収集される。更に、光発生電荷は収集ウェル４から変調トランジスタ形成領域内の変調用ウェル５に転送されて、キャリアポケット１０に蓄積される。
【００６１】
ポテンシャルは不純物濃度によって変化する。また、同一不純物濃度であっても、不純物の周囲に印加された固定電位のレベル及び固定電位までの距離によって変化する。本実施の形態においては、Ｎ型ウェル２１の下部からの収集ウェル４までの距離、収集ウェル４と変調用ウェル５との間のポテンシャル勾配は、従来と同様であり、Ｎ型ウェル２１において発生した光発生電荷の大部分を、収集ウェル４において収集し、変調用ウェル５に転送することができる。
【００６２】
キャリアポケット１０に蓄積された光発生電荷によって、変調トランジスタＴＭの閾値電圧が変化する。この状態で、選択画素のリングゲート６に例えば約２〜４Ｖのゲート電圧（選択ゲート電圧）を印加し、ドレイン領域８に例えば約２〜４Ｖの電圧ＶＤＤを印加する。更に、変調トランジスタＴＭのソース領域７に定電流源６９によって一定の電流を流す。これにより、変調トランジスタＴＭはソースフォロワ回路を形成し、光発生電荷による変調トランジスタＴＭの閾値電圧の変動に追随してソース電位が変化して、出力電圧が変化する。即ち、入射光に応じた出力が得られる。
【００６３】
フォトダイオードＰＤ形成領域において長い波長の光に基づく光発生電荷が収集されており、長い波長の光にも十分な感度を有する出力が得られる。
【００６４】
なお、初期化時には、キャリアポケット１０、収集ウェル４及び変調用ウェル５内に残留する電荷は排出される。例えば、変調トランジスタＴＭのドレイン領域８及びリングゲート６に５Ｖ以上の正電圧を印加する。変調用ウェル５下方のＮ型ウェル２１’の厚さは薄く、また、Ｎ型ウェル２１’に面する基板１には高濃度のＰ型埋込層２３を形成し基板1側への空乏層の広がりを抑えているので、リングゲート６に印加した電圧は変調用ウェル５及びその隣接領域にのみ作用する。即ち、変調用ウェル５に急激なポテンシャル変化が生じ、光発生電荷を基板１側に掃き出すような強い電界が主として変調用ウェル５に印加されて、残留した光発生電荷は、比較的低いリセット電圧でより確実に基板１に排出される。
【００６５】
初期化後において、非選択画素のリングゲートには、比較的低い電圧値の非選択ゲート電圧を印加すると共に、選択画素のリングゲート６には比較的高い電圧値の選択ゲート電圧を印加する。そして、共通接続されたソース線６６から、選択画素の初期化後の信号出力を得る。
【００６６】
＜プロセス＞
次に、素子の製造方法について図４乃至図６の工程図を参照して説明する。なお、図４乃至図６においては、左側に素子の断面形状を示し、右側に左側の素子の製造工程に用いるマスク等の平面形状を示している。図４乃至図６においては、右側のＡ−Ａ’切断線の位置における断面を左側の断面形状で示している。また、図４乃至図６において、基板上の矢印はイオン打ち込みを行うことを示している。
【００６７】
本実施の形態においては、先ず、図４（ａ），（ｅ）に示すように、用意したＰ基板１のフォトダイオードＰＤ形成領域をマスクするレジスト９１を形成する。そして、フォトダイオードＰＤ形成領域以外の部分をエッチングして除去する。こうして、フォトダイオードＰＤ形成領域に、突出部４５を形成する。
【００６８】
次に、フォトダイオード形成領域以外の部分にレジストマスク９２を形成して、例えば燐（リン（Ｐ））イオンの打ち込みを行ってＮ型ウェル２１を形成する（図４（ｂ），（ｆ））。このイオン注入はフォトダイオード形成領域について比較的深い位置まで行う。更に、同一のレジストマスク９２を用いて、例えばボロン（Ｂ）イオンをイオン打ち込みして、基板１表面側において、Ｐ型の収集ウェル４を形成する。
【００６９】
次に、図４（ｃ），（ｇ）に示すように、レジストマスク９３を用いて、変調トランジスタ形成領域において、Ｐ型不純物を深くイオン注入して、Ｐ型埋込層２３を形成する。更に、同一のレジストマスク９３を用いて、Ｐ型埋込層２３上に、リンイオンを注入して、Ｎ型ウェル２１’を形成する。こうして、こうして、フォトダイオード形成領域についてはＮ型ウェル２１、変調トランジスタ形成領域についてはＮ型ウェル２１’が形成される。変調用トランジスタＴＭ形成領域の基板表面を基準として、Ｎ型ウェル２１，２１’の上部の基板深さは相互に略同様とする。
【００７０】
更に、同一のレジストマスク９３を用いて、Ｎ型ウェル２１上にボロンイオンを注入して、変調用ウェル５を形成する。変調用トランジスタＴＭ形成領域の基板表面を基準として、収集ウェル４と変調用ウェル５の下部の基板深さも相互に略同様とする。また、収集ウェル４の上部は変調用ウェル５よりも若干高い位置まで形成される。
【００７１】
更に、同一のレジストマスク９３を用いて、基板１表面近傍に、変調トランジスタＴＭのチャネルを得るためのＮ型拡散層２７を形成する。
【００７２】
次に、レジストマスク９４を形成して、図４（ｄ），（ｈ）に示すように、素子分離用のアイソレーション領域２２を形成し、更に、Ｎ型不純物をイオン注入してドレイン領域８を形成する。
【００７３】
次いで、図５（ａ）に示すように、基板１表面にゲート酸化膜３１を熱酸化によって形成する。
【００７４】
次に、図５（ｂ），（ｅ）に示すように、レジストマスク９５を用いて、リングゲート６下方の変調用ウェル５内に、濃いＰ+拡散層によるキャリアポケット１０を形成する。
【００７５】
次に、図５（ｃ），（ｆ）に示すように、ゲート酸化膜３１上に、変調トランジスタＴＭのリングゲート６を形成する。なお、リングゲート６としては、導電材料による下層６ａと絶縁層による上層６ｂとの２層構造の例を示しているが、単層構造であってもよく、多層構造であってもよい。
【００７６】
次に、図５（ｄ），（ｇ）に示すように、リングゲート６の中央開口を塞ぐように形成されたレジストマスク９６及びリングゲート６をマスクとして、Ｎ型不純物をイオン注入して、基板１表面にピニング層としても機能するＮ型拡散層３２を形成する。
【００７７】
次に、基板１表面上に層間絶縁膜４１を形成したのち、リングゲート６の開口の中央部に達するコンタクトホール４２を形成する（図６（ａ））。そして、コンタクトホール４２を利用して、リンを用いたＮ+の不純物注入を行って、ソース領域７を形成する（図６（ａ），（ｂ））。
【００７８】
＜実施の形態の効果＞
このように本実施の形態において、フォトダイオード形成領域の基板表面に突出部を形成することで、フォトダイオード形成領域における基板の厚さを厚くして、長い波長の光による光発生電荷を発生させる。また、変調トランジスタを構成するＮ型ウェル及びＰ型の変調用ウェルの基板深さと、フォトダイオード形成領域のＮ型ウェル及び収集ウェルの基板深さを略一致させることで、発生した光発生電荷の収集及びキャリアポケットへの転送を容易にする。これらによって、長い波長の光にも高い感度を有する固体撮像装置を得ることができる。
【００７９】
＜第２の実施の形態＞ 
図７は本発明の第２の実施の形態に係る固体撮像装置の断面形状を示す断面図である。図７の実施の形態はＣＭＯＳ型の他のイメージングデバイスに適用した例である。
【００８０】
本実施の形態においても、基板２０１は、フォトダイオード形成領域において、変調部の基板表面よりも突出した突出２０４を有している。フォトダイオード形成領域においては、Ｐ型基板２０１上にＮ型ウェル２０２が形成されている。Ｎ型ウェル２０２上に、Ｐ型ウェル２０３が形成されている。
【００８１】
変調部においては、基板２０１の表面に電極２０５が形成されており、電極２０５相互間の基板表面には拡散層２０６及び濃度が濃い拡散層２０７が形成されている。
【００８２】
本実施の形態においては、Ｐ型ウェル２０３は変調部側の基板表面よりも高い位置まで形成されており、フォトダイオード部分では、基板は十分に厚さに形成される。
【００８３】
これにより、フォトダイオードにおいて、十分に長い波長までの光による光発生電荷を発生させることができる。
【００８４】
このような構成によって、本実施の形態においても第１の実施の形態と同様の作用，効果を得ることができる。
【００８５】
なお、上記各実施の形態においては、変調トランジスタはサイドウォールを形成しない例を示したが、サイドウォールを有していても構わない。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１の実施の形態に係る固体撮像装置の断面形状を示す断面図。
【図２】本実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図。
【図３】素子の全体構造を等価回路によって示す回路ブロック図である。
【図４】素子の製造方法を説明するための工程図。
【図５】素子の製造方法を説明するための工程図。
【図６】素子の製造方法を説明するための工程図。
【図７】本発明の第２の実施の形態に係る固体撮像装置の断面形状を示す断面図。
【図８】特許文献１に開示されているイメージセンサを示す模式的断面図。
【符号の説明】
【００８７】
１…基板、４…収集ウェル、５…変調用ウェル、６…リングゲート、７…ソース領域、８…ドレイン領域、１０…キャリアポケット、２７…拡散層、４５…突出部、ＰＤ…フォトダイオード、ＴＭ…変調トランジスタ。  
【図１】
2006324383.tif 000003
【図２】
2006324383.tif 000004
【図３】
2006324383.tif 000005
【図４】
2006324383.tif 000006
【図５】
2006324383.tif 000007
【図６】
2006324383.tif 000008
【図７】
2006324383.tif 000009
【図８】
2006324383.tif 000010