(57)【要約】【課題】多層基板本体の少なくとも一方主面にチップ部品が収容されるキャビティを備えたセラミック多層基板において、キャビティの底面に反りやうねりがなく、チップ部品の搭載安定性などが良好で、信頼性の高いセラミック多層基板を提供する。【解決手段】少なくとも一方の主面に、チップ部品を収容するキャビティ２が形成された多層基板本体１と、キャビティ２の底面７に配設されたダイボンド電極４と、キャビティ２内に配設され、ダイボンド電極４に接合固定されるとともに、多層基板本体１が備える配線導体と電気的に接続されたチップ部品とを備えたセラミック多層基板において、ダイボンド電極４を複数に分割する。  また、ダイボンド電極４を構成する、複数に分割された電極１４を互いに略同一面積となるようにする。  また、ダイボンド電極を、キャビティの底面の略中央領域が無電極領域とされた構造とする。【選択図】図２
2006086225.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一方の主面に、チップ部品を収容するキャビティが形成された多層基板本体と、
キャビティの底面に配設されたダイボンド電極と、
キャビティ内に配設され、前記ダイボンド電極に接合固定されるとともに、多層基板本体が備える配線導体と電気的に接続されたチップ部品と
を具備するセラミック多層基板であって、
前記ダイボンド電極が複数に分割された構造を有していること
を特徴とするセラミック多層基板。
【請求項２】
前記ダイボンド電極を構成する、複数に分割された電極のそれぞれが略同一の面積を有していることを特徴とする請求項１記載のセラミック多層基板。
【請求項３】
前記キャビティの底面の略中央領域には、前記ダイボンド電極を構成する電極が配設されていないことを特徴とする請求項１または２記載のセラミック多層基板。
【請求項４】
キャビティの底面の形状が矩形であり、かつ、前記ダイボンド電極が、縦３列、横３列となるように９分割されていることを特徴とする請求項１または２記載のセラミック多層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック多層基板に関し、詳しくは、多層基板本体の少なくとも一方の主面に、チップ部品が収容されるキャビティが形成された構造を有するセラミック多層基板に関する。
【背景技術】
【０００２】
近年、電子機器の小型化に伴い、高密度配線や回路要素の高密度実装などに対応することが可能なセラミック多層基板が広く用いられるようになっている。
【０００３】
そして、このようなセラミック多層基板の一つに、図６に示すように、多層基板本体５１の一方主面にキャビティ５２を形成し、その中にＩＣチップや弾性表面波フィルタなどのチップ部品５３を配設するようにしたセラミック多層基板がある（特許文献１参照）。
【０００４】
なお、チップ部品５３は、例えば、図７に模式的に示すように（図７では図６とは上下を逆にして示している）、ダイボンディングによりキャビティ５２の底面５７に配設されたダイボンド電極５４に接合固定されるとともに、ワイヤボンディングによりワイヤ５６を介して、キャビティ５２内のワイヤボンディング面５８に配設されたランド５５に電気的に接続される。
【０００５】
このように、キャビティ５２内にチップ部品５３を収容するように構成されたセラミック多層基板においては、チップ部品５３をキャビティ５２内に収容することにより、搭載部品（チップ部品）の実装密度や実装信頼性を向上させることが可能になるとともに、突出部が少なくて外部との干渉によるチップ部品の脱落や破損などが生じにくく、かつ、取扱性や実装性に優れたセラミック多層基板を得ることが可能になる。
【０００６】
しかしながら、上述のようなキャビティ５２を備えたセラミック多層基板においては、製造工程で、セラミックグリーンシートと導体ペーストから形成されたグリーン積層体を焼成する際に、セラミック部分と導体部分との収縮率が異なることに起因して、キャビティ５２の底面５７に反りやうねりが発生し、チップ部品５３の搭載信頼性を損なうという問題点があり、また、セラミック多層基板全体の反りや歪みを引き起こす原因になるという問題点がある。
【０００７】
すなわち、図７に示すように、多層基板本体５１に形成されたキャビティ５２の底面（ダイボンディング面）５７に反りやうねりが生じ、平坦性（平滑性）が損なわれていると、チップ部品５３の搭載時（ダイボンディング時）に、チップ部品５３が傾いて実装され、場合によっては、チップ部品５３が損傷するというような問題点があり、さらに、チップ部品５３が傾いた状態で搭載されると、ワイヤボンディング時に、ワイヤ５６の切断、チップ部品５３の倒れ、ワイヤ５６のキャビティ５２からの露出などの不具合を生じるというような問題点がある。
【特許文献１】特開２００４−１０３６０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記課題を解決するものであり、多層基板本体の少なくとも一方主面にチップ部品が収容されるキャビティを備えたセラミック多層基板において、キャビティの底面に反りやうねりがなく、チップ部品の搭載安定性などが良好で、信頼性の高いセラミック多層基板を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明（請求項１）のセラミック多層基板は、
少なくとも一方の主面に、チップ部品を収容するキャビティが形成された多層基板本体と、
キャビティの底面に配設されたダイボンド電極と、
キャビティ内に配設され、前記ダイボンド電極に接合固定されるとともに、多層基板本体が備える配線導体と電気的に接続されたチップ部品と
を具備するセラミック多層基板であって、
前記ダイボンド電極が複数に分割された構造を有していること
を特徴としている。
【００１０】
また、請求項２のセラミック多層基板は、前記ダイボンド電極を構成する、複数に分割された電極のそれぞれが略同一の面積を有していることを特徴としている。
【００１１】
また、請求項３のセラミック多層基板は、前記キャビティの底面の略中央領域には、前記ダイボンド電極を構成する電極が配設されていないことを特徴としている。
【００１２】
また、請求項４のセラミック多層基板は、キャビティの底面の形状が矩形であり、かつ、前記ダイボンド電極が、縦３列、横３列となるように９分割されていることを特徴としている。
【発明の効果】
【００１３】
本発明（請求項１）のセラミック多層基板は、キャビティの底面に配設されたダイボンド電極を、複数に分割しているので、焼成工程でセラミック部分と電極部分（導体部分）との収縮率が異なることにより発生する応力を小さくして、キャビティの底面に応力が加わることを抑制することが可能になり、キャビティの底面に反りやうねりがなく、チップ部品の搭載信頼性に優れ、しかも、キャビティの底面の反りやうねりに起因する多層基板本体の反りや歪みのない、信頼性の高いセラミック多層基板を得ることが可能になる。
【００１４】
本発明において、ダイボンド電極を分割する場合の分割数に特に制約はなく、印刷精度に影響されないレベルであれば、できるだけ多くの数に分割する方が望ましい。
なお、通常は、例えば４以上の数に分割することが望ましい。なお、ダイボンド電極の分割数を増やすことがチップ部品搭載時のセンシングに利用できるのであればさらに好都合である。
また、分割の態様についても特に制約はなく、分割された個々の電極が縦横に行列状に並ぶようになるような態様で分割してもよく、また、放射状に分割することも可能である。
【００１５】
また、請求項２のセラミック多層基板のように、ダイボンド電極を構成する、複数に分割された各電極の面積を互いに略同一とすることにより、キャビティ底面の局所的な反りやうねりを低減することが可能になり、本発明をさらに実効あらしめることが可能になる。
また、分割された各電極の形状は、同一形状であればさらに望ましい。各電極を同一形状にすることにより、焼成工程でセラミック部分と電極部分（導体部分）との収縮率が異なることにより発生する応力（本発明のようにダイボンド電極を分割してもある程度の応力は発生する）の偏りを抑制して、キャビティ底面の反りやうねりをさらに確実に抑制することが可能になる。
【００１６】
キャビティの底面の略中央領域は、キャビテイ面の略全面にダイボンド電極を備えた構成とした場合に、通常、最も隆起の発生しやすい部分であるが、請求項３のセラミック多層基板のように、キャビティの底面の略中央領域にダイボンド電極を構成する電極を配設しないようにすること（すなわち、キャビティの底面の略中央領域を無電極領域とすること）により、キャビティの底面の略中央領域に隆起が生じることを抑制、防止して、キャビティ底面の全体的なうねり量を低減することが可能になり、本発明をさらに実効あらしめることが可能になる。
【００１７】
また、請求項４のセラミック多層基板のように、キャビティの底面の平面形状が矩形である場合において、ダイボンド電極を、縦３列、横３列となるように９分割された構造とした場合、キャビティの底面の局所的な反りやうねりの発生を確実に低減することが可能になり、本発明をさらに実効あらしめることが可能になる。
【発明を実施するための最良の形態】
【００１８】
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
【実施例１】
【００１９】
図１は、本発明の一実施例（実施例１）にかかるセラミック多層基板の構成を模式的に示す断面図、図２は、本発明のセラミック多層基板のキャビティの底面に形成されたダイボンド電極の形状を示す平面図である。
【００２０】
このセラミック多層基板は、図１に示すように、一方の主面にキャビティ２が形成された多層基板本体１、キャビティ２の底面７に配設されたダイボンド電極４、キャビティ２内に配設され、その底面７に配設されたダイボンド電極４に接合固定されたチップ部品（この実施例１ではＩＣチップ）３を備えている。
【００２１】
また、チップ部品３は、ワイヤボンディングにより、ワイヤ６を介してキャビティ２内のワイヤボンディング面８に配設されたランド５に電気的に接続されている。
【００２２】
そして、この実施例１のセラミック多層基板において、キャビティ２の底面７に配設されたダイボンド電極４は、図２に示すように、無電極部１１により仕切られ、縦３列、横３列に９分割されている。個々の電極（個別電極）１４はいずれも、横長方形の形状を有しており、各電極１４から構成されたダイボンド電極４も横長方形の形状を有している。また、ダイボンド電極４を構成する、複数に分割された電極１４はそれぞれ、略同一の形状および面積を有している。
【００２３】
このように、ダイボンド電極４を複数に分割して形成することにより、従来のように、ダイボンド電極４が一体構造で、大面積である場合には、セラミック部分と電極部分の焼結時の収縮率の差によりキャビティ２の底面７に生じるような反りやうねりの発生を防止することが可能になる。その結果、キャビティ２の底面７が平坦で、チップ部品の搭載信頼性が高く、かつ、キャビティ２の底面７に発生する反りやうねりに起因する多層基板本体の反りや歪みのない、信頼性の高いセラミック多層基板を得ることが可能になる。
【００２４】
なお、比較のため、平面寸法が６．５mm×５mmのキャビティ２の底面７の略全面に、図２に示すように、縦３列、横３列に９分割されたダイボンド電極４を形成した場合（実施例１の試料）と、図３に示すように、一体のダイボンド電極４を形成した場合（比較例の試料）について、キャビティ２の底面７の反りの大きさ（底面７の隆起量）（図４のＡで示した距離）を調べた。
【００２５】
その結果、上記比較例の場合には、キャビティの底面の反りの大きさ（底面の隆起量）が５５．０μmであったのに対して、ダイボンド電極４を分割して形成した実施例１の場合には、キャビティ２の底面７の反りの大きさ（底面７の隆起量）が４７．３μmと小さくなることが確認された。
【実施例２】
【００２６】
図５は本発明の他の実施例（実施例２）にかかるダイボンド電極の構成を示す図である。
すなわち、この実施例２では、図５に示すように、ダイボンド電極４を、無電極部１１により縦横に分割され、かつ、中央領域１０には電極の形成されていない無電極領域１０ａが配設された構造（すなわち、図２のダイボンド電極４を構成する個々の電極１４のうち、中央の電極１４（１４ａ）を取り除いた構造）とした。そして、この図５に示すような構造を有するダイボンド電極４を備えた実施例２のセラミック多層基板を製造し、キャビティの底面の反りの大きさ（底面の隆起量）を調べた。
【００２７】
その結果、図５に示すように、ダイボンド電極４を、無電極部１１により縦横に分割され、かつ、中央領域１０には電極の形成されていない無電極領域１０ａが配設された構造とした場合、キャビティの底面の反りの大きさ（底面の隆起量）が２９．９μmと、上記実施例１の場合よりもさらに小さくなることが確認された。
【００２８】
なお、上記実施例１では、ダイボンド電極４を、縦３列、横３列に均等に９分割した場合（図２）について説明したが、ダイボンド電極４を分割する場合の分割数はこれに限定されるものではなく、９分割よりも多くの数に分割することも可能であり、９分割未満の数に分割することも可能である。また、縦の列数と横の列数を異ならせることも可能である。
ただし、焼成工程でセラミック部分と電極部分の収縮率が異なることにより発生する応力を小さくする見地からは、ダイボンド電極を分割する場合の分割数は、ある程度の数以上（通常は４以上の数）とすることが望ましい。
【００２９】
また、ダイボンド電極を分割する場合の分割の態様についても特に制約はなく、上記実施例１のように、縦３列、横３列に分割する態様（個々の電極が行列状に並ぶような態様）に限らず、例えば、放射状に分割することも可能である。
【００３０】
また、上記実施例２の場合のように、ダイボンド電極を構成する個々の電極のうち、中央領域の電極を取り除いた構成とする場合においても、ダイボンド電極を放射状に分割し、かつ、中央領域が無電極領域となるように構成することも可能である。
【００３１】
また、上記実施例では、多層基板本体の一方の主面側にのみキャビティが形成されている場合を例にとって説明したが、両方の主面側にキャビティが形成された構成とすることも可能である。
【００３２】
また、上記実施例ではチップ部品がＩＣチップである場合を例にとって説明したが、チップ部品の種類はこれに限られるものではなく、弾性表面波フィルタその他の種々のチップ部品をキャビティに収容する場合に広く本発明を適用することが可能である。
【００３３】
本発明は、さらにその他の点においても上記実施例の構成に制約されるものではなく、キャビティの形状、配設数などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【産業上の利用可能性】
【００３４】
上述のように、本発明によれば、キャビティの底面に配設されたダイボンド電極を、複数に分割するようにしているので、焼成工程でセラミック部分と電極部分の収縮率が異なることにより発生する応力を小さくして、キャビティの底面に反りやうねりが生じることを抑制することが可能になり、チップ部品の搭載安定性に優れた、信頼性の高いセラミック多層基板を得ることが可能になる。
したがって、本発明は、チップ部品を収容するキャビティを備えたセラミック多層基板に広く適用することが可能である。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施例（実施例１）にかかるセラミック多層基板の構成を模式的に示す断面図である。
【図２】本発明の実施例１のセラミック多層基板のキャビティの底面に形成されたダイボンド電極の形状を示す平面図である。
【図３】比較例のダイボンド電極（分割されていない一体構造のダイボンド電極）を示す図である。
【図４】キャビティの底面の反りの大きさ（底面の隆起量）を説明するための図である。
【図５】本発明の他の実施例（実施例２）にかかるセラミック多層基板のキャビティの底面に形成されたダイボンド電極の形状を示す平面図である。
【図６】多層基板本体の一方主面にキャビティを備えた従来のセラミック多層基板を示す図である。
【図７】従来のセラミック多層基板の構成および問題点を説明するための図である。
【符号の説明】
【００３６】
１        多層基板本体
２        キャビティ
３        チップ部品
４        ダイボンド電極
５        ランド
６        ワイヤ
７        底面
８        ワイヤボンディング面
１０      中央領域
１０ａ    無電極領域
１１      無電極部
１４      個々の電極（個別電極）
１４（１４ａ）    中央の電極
【図１】
2006086225.tif 000003
【図２】
2006086225.tif 000004
【図３】
2006086225.tif 000005
【図４】
2006086225.tif 000006
【図５】
2006086225.tif 000007
【図６】
2006086225.tif 000008
【図７】
2006086225.tif 000009