(57)【要約】【課題】  ノイズや偶然入力された緊急テロップや字幕などにより差分値が大きくなっても、誤り無くテレシネ変換された映像であることを検出する。【解決手段】  入力されたフィールド画像信号について４フィールド分のフレーム相関値の履歴を順次記憶し１フィールドずつ更新するＦＩＦＯメモリ１０と、最新のフレーム相関値とＦＩＦＯメモリに記憶されている４フィールド分のフレーム相関値が入力され、これらのフィールドのうちフレーム相関値が最小のフィールドを検出する最小フィールド検出部１１と、前回の最小フィールドと連続更新値を記憶し、５フィールド周期でフレーム相関値が最小を繰り返すパターンが連続しているかどうかを判断するパターン判定連続検出部１２とを具備する。【選択図】  図１
2006270226.tif 000002
【特許請求の範囲】
【請求項１】
入力されたフィールド画像信号について４フィールド分のフレーム相関値の履歴を順次記憶し１フィールドずつ更新するＦＩＦＯメモリと、
最新のフレーム相関値と前記ＦＩＦＯメモリに記憶されている前記４フィールド分のフレーム相関値が入力され、これらのフィールドのうちフレーム相関値が最小のフィールドを検出する最小フィールド検出部と、
前回の最小フィールドと連続更新値を記憶し、５フィールド周期でフレーム相関値が最小を繰り返すパターンが連続しているかどうかを判断するパターン判定連続検出部とを具備し、
前記パターン判定連続検出部により、パターンから逸脱しない履歴が続く期間が予め定めたフィールド数に達した場合にテレシネ信号検出を出力し、パターンから逸脱した場合非テレシネ信号検出を出力することを特徴とするテレシネ検出装置。
【請求項２】
入力されたフィールド画像信号について４フィールド分のフレーム相関値の履歴を順次記憶し１フィールドずつ更新する工程と、
最新のフレーム相関値と前記ＦＩＦＯメモリに記憶されている前記４フィールド分のフレーム相関値が入力され、これらのフィールドのうちフレーム相関値が最小のフィールドを検出する工程と、
前回の最小フィールドと連続更新値を記憶し、５フィールド周期でフレーム相関値が最小を繰り返すパターンが連続しているかどうかを判断する工程と、
前記パターン判定連続検出部により、パターンから逸脱しない履歴が続く期間が予め定めたフィールド数に達した場合にテレシネ信号検出を出力し、パターンから逸脱した場合非テレシネ信号検出を出力する工程とを具備することを特徴とするテレシネ検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映画のフィルムなどを３−２プルダウンして形成されたテレシネ画像かどうかを検出するテレシネ検出手段及びテレシネ検出方法に関する。
【背景技術】
【０００２】
映画のフィルムには短時間に連続した写真が撮像され、この連続した写真を再生することで動画像を上映している。この映画をテレビジョン放送の番組として放映する場合には、映画のフィルムをテレビジョン放送用の電気信号であるビデオ信号にテレシネ変換している。このテレシネ変換は、１秒間に２４枚の映画の画像を１秒間に３０枚のＮＴＳＣ信号に変換するものである。
【０００３】
このテレシネ変換に用いるものとして例えば３−２プルダウンは、４フレーム分のフィルムを５フレーム分に変換しており、５フィールドに１回、２フィールド前と同一のフィールドを繰り返すようにしている。
【０００４】
すなわち３−２プルダウン方式のテレシネ変換は、１コマ１コマの画像がサンプルされた時刻が同一であるプログレッシブピクチャを、１コマ１コマを２フィールドに分解し５フィールドに１回、２フィールド前と同一のフィールドを挿入するようにして、１秒間に３０フレームのビデオ信号を形成している。
【０００５】
このような３−２プルダウンされて形成されたＮＴＳＣ方式のビデオ信号をプレグレッシブ（ノンインターレース）の画像信号にレート変換する場合には、処理の対象となっている画像信号が、３−２プルダウンされて形成された信号か否かを検出し、３−２プルダウンされて形成されたビデオ信号については、同じフレームを構成するイーブンフレームと、オッドフレームとを用いて１フレームの画像信号を形成するようにレート変換を行われなければならない。
【０００６】
３−２プルダウンされて形成された信号か否かを検出する方法として、引用文献１記載の方法がある。この方法では、３−２プルダウンによって形成された画像信号において、５フレームに１回の割合で挿入された繰り返しフィールドの検出に当たって、先ず、いま注目しているフィールドと、その２フィールド前のフィールドとの差分値を演算回路において演算し、その差分値と入力端を通じてシステムコントローラなどから供給される予め決められた所定の閾値とを比較器で比較し、この閾値よりも低いフィールドを注目フィールドとする。そしてこの注目フィールドが繰り返しフィールドとして検出され、５フィールドごとに発生していることを検出し、これを３−２プルダウンによって形成された画像信号であると判断している。
【特許文献１】特開２００３−１７９８８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように従来のテレシネ検出装置では、差分値を予め入力された閾値よりも大きいか小さいかで判断し、閾値よりも低いフィールドを注目フィールドとしてその発生パターンをみている。しかしながら注目フィールドを発見する手段として差分値を予め入力された閾値との大小のみで決定する方法では、例えば３−２プルダウンによって形成された映像で分割されたフィールド間においてノイズや偶然入力された緊急テロップや字幕などによって差分値が予想よりも大きくなり閾値を超えてしまった場合には、注目フィールドを特定することができず、３−２プルダウンにより形成された映像ではないと誤って判断されてしまう。
【０００８】
そこで本発明は、ノイズや偶然入力された緊急テロップや字幕などにより差分値が思いのほか大きくなっても、誤り無くテレシネ変換された映像であることを検出することを可能としたテレシネ検出装置及びテレシネ検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、入力されたフィールド画像信号について４フィールド分のフレーム相関値の履歴を順次記憶し1フィールドずつ更新するＦＩＦＯメモリと、
最新のフレーム相関値と前記ＦＩＦＯメモリに記憶されている前記４フィールド分のフレーム相関値が入力され、これらのフィールドのうちフレーム相関値が最小のフィールドを検出する最小フィールド検出部と、
前回の最小フィールドと連続更新値を記憶し、５フィールド周期でフレーム相関値が最小を繰り返すパターンが連続しているかどうかを判断するパターン判定連続検出部とを具備し、
前記パターン判定連続検出部により、パターンから逸脱しない履歴が続く期間が予め定めたフィールド数に達した場合にテレシネ信号検出を出力し、パターンから逸脱した場合非テレシネ信号検出を出力することを特徴とするテレシネ検出装置を提供する。
【００１０】
また、本発明は、入力されたフィールド画像信号について４フィールド分のフレーム相関値の履歴を順次記憶し１フィールドずつ更新する工程と、
最新のフレーム相関値と前記ＦＩＦＯメモリに記憶されている前記４フィールド分のフレーム相関値が入力され、これらのフィールドのうちフレーム相関値が最小のフィールドを検出する工程と、
前回の最小フィールドと連続更新値を記憶し、５フィールド周期でフレーム相関値が最小を繰り返すパターンが連続しているかどうかを判断する工程と、
前記パターン判定連続検出部により、パターンから逸脱しない履歴が続く期間が予め定めたフィールド数に達した場合にテレシネ信号検出を出力し、パターンから逸脱した場合非テレシネ信号検出を出力する工程とを具備することを特徴とするテレシネ検出方法を提供する。
【発明の効果】
【００１１】
本発明では、最新のフィールド相関値及び記憶した過去の４フィールド分のフィールド相関値のなかで最小のフィールドを検出し、このようにして検出されるフィールド（注目フィールド）の発生間隔が５フィールドを保っている期間が予め決められた周期回数よりも多い場合にテレシネ画像として判断する。こうすることでノイズや緊急テロップ或いは字幕などで相関値が思いのほか高くなっても、５フィールド分のうちで最小であれば注目フィールドと判断できるので、閾値の設定をする必要が無く確実にテレシネ画像であることを判定することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の最良の実施形態について説明する。本発明はこれら実施形態に限定されることなく、種々工夫して用いることができる。
【００１３】
図１は、本発明のテレシネ検出装置のブロック図である。
【００１４】
図１に示すように、このテレシネ検出装置は、ＦＩＦＯメモリ１０と、このＦＩＦＯメモリ１０に接続された最小フィールド検出部１１と、この最小フィールド検出部１１に接続されたパターン判定連続検出部１２とを有している。
【００１５】
ＦＩＦＯメモリ１０は、フィールドごとに入力されるフレーム相関値のうち、４フィールド分のフレーム相関値の履歴を順次記憶し１フィールドずつ更新するように構成されている。そしてそれら４フィールドと記憶する前の最新のフィールドのフレーム相関値とを、最小フィールド検出部１１に入力する。
【００１６】
最小フィールド検出部１１は、ＦＩＦＯ１０から入力された４フィールド分のフレーム相関値と最新のフィールド分のフレーム相関値とを比較し、これらのうちでフレーム相関値が最小のフィールドの時点を検出する。このフレーム相関値が最小のフィールドを最小フィールドと呼ぶことにする。
【００１７】
次に、パターン判定連続検出部１２は、最小フィールド検出部１１から最小フィールドの時点が入力される。パターン判定連続検出部１２は、前回の最小フィールドの時点と連続更新値を記憶しており、入力された最新の最小フィールドの時点が、５フィールド周期で繰り返すパターンに一致しているかどうかを判別する。そしてパターン判定連続検出部１２は、繰り返しパターンから逸脱しない履歴が続く期間が予め定められたフィールド数（例えば１０フィールドや２０フィールド）に達したとき、このフィールド画像信号をテレシネ信号であると判定した信号を送出し、パターンから逸脱したと判別したら直ちにテレシネ信号ではないと判定した信号を送出する。
【００１８】
図２は、図１に示したテレシネ検出装置を、ハードウエアによって構築したブロック図を示す。
【００１９】
図２に示すように、このテレシネ検出装置は、４つのメモリ２１、２２、２３、２４からなるＦＩＦＯメモリを有している。４つのメモリ２１、２２、２３、２４は、それぞれ端子２５、２６、２７、２８から更新信号が入力され、最新の相関値がメモリ２１の入力端子１０１に入力され、以下数珠繋ぎにメモリ２１の出力をメモリ２２の入力１０２に、メモリ２２の出力をメモリ２３の入力１０３に、メモリ２３の出力をメモリ２４の入力１０４に接続することで、順次４フィールド分のフレーム相関値を記憶し、１フレームずつ更新するようにできている。
【００２０】
また、このテレシネ検出装置の最小フィールド検出部は、４つの比較器３１、３２、３３、３４及びこれらと接続された論理積素子５１と、４つの比較器３５、３６、３７、３８及びこれらと接続された論理積素子５２と、４つの比較器３９、４０、４１、４２及びこれらと接続された論理積素子５３と、４つの比較器４３、４４、４５、４６及びこれらと接続された論理積素子５４と、４つの比較器４７、４８、４９、５０及びこれらと接続された論理積素子５５とを有している。
【００２１】
それぞれの比較器３１乃至５０は、ＦＩＦＯメモリのメモリ２１乃至２４から４フィールド分のフレーム相関値の履歴が入力され、さらに最新のフィールドのフレーム相関値が入力される。そしてそれぞれの比較器３１乃至５０は、４フィールド分のフレーム相関値と最新のフレーム相関値を比較し、各口のＡ入力がＢ入力より小さいならば真を、さもなければ偽を論理積素子５１乃至５５に出力する。そして論理積素子５１乃至５５から最小のフィールド相関値を有する最小フィールドがいずれの時点にあるかを出力するようにそれぞれの配線が組み合わせられている。
【００２２】
また、最小フィールド検出部は、一方の端子に論理積素子５１乃至５５がそれぞれ接続された論理積素子５６、５７、５８、５９、６０と、これらに接続されたＯＲ回路６４と、デコーダ６１と、エンコーダ６２と、メモリ６３とを有している。また、論理積素子５１は、エンコーダ６２の端子０と接続され、論理積素子５２は、エンコーダ６２の端子１に接続され、論理積素子５３は、エンコーダ６２の端子２に接続され、論理積素子５４は、エンコーダ６２の端子３に接続され、論理積素子５５は、エンコーダ６２の端子４に接続されている。また、エンコーダ６２はメモリ６３を介してデコーダ６１と接続されている。メモリ６３は、端子２９と接続され更新信号によって動作している。また、デコーダ６１の端子４、０、１、２、３は、論理積素子５６乃至６０の他方の端子に接続されている。
【００２３】
パターン判定連続検出部は、一端子をＮＯＴ入力とする論理積素子６５、セレクタ６６、６７、連続更新メモリ６９、インクリメント器６８及び比較器７０を有している。一端子をＮＯＴ入力とする論理積素子６５の非ＮＯＴ入力の端子は、ＯＲ回路６４と接続され、ＮＯＴ入力の端子には、比較器７０が入力されるようになっている。また、セレクタ６６は、ＯＲ回路６４から信号が入力され、連続更新メモリ６９に信号を出力する。連続更新メモリ６９は端子３０から更新信号が入力され更新信号に応じて記憶値を更新するようになっている。連続更新メモリ６９の信号は、セレクタ６７、インクリメント器６８及び比較器７０と接続されている。インクリメント器６８の出力はセレクタ６７に入力される。比較器７０の出力はセレクタ６７に入力される。
【００２４】
このように構成されたテレシネ検出装置について、その動作方法を説明する。
【００２５】
先ず、図２に示すように、ＦＩＦＯメモリは、端子２５乃至２８からの更新信号に従って順次フィールド相関値がメモリ２１、２２、２３、２４に入力され１フィールドずつ更新される。
【００２６】
次に、メモリ２１乃至２４から記憶された4フィールド分のフレーム相関値及び最新のフィールド相関値が、図２の矢印の記載に従って比較器３１乃至５０に入力される。それぞれの比較器３１乃至５０は、入力されたフィールド相関値の大小関係を比較し、論理積素子５１乃至５５に出力する。
【００２７】
ここで例えば最新のフィールド相関値が最小であると仮定する。すなわち最新のフィールドが最小フィールドである場合、論理積素子５１乃至５５に接続された比較器３４乃至５０のうち全て真を出力するのは論理積素子５１に接続された比較器３１乃至３４であるので論理積素子５１のみが１を出力し、論理積素子５２乃至５５は０を出力する。
【００２８】
そしてエンコーダ６２の端子０、１、２、３、４には、論理積素子５１乃至５５からそれぞれ１、０、０、０、０が入力され、メモリ６３に入力され、端子２９からの次の更新信号に従って、デコーダ６１に入力される。デコーダ６１は、エンコーダ６２に対応する端子が一つずつずれているので、端子０から１が出力された信号は論理積素子５７に入力される。このとき論理積素子５７は次の更新時の信号が入力されており、論理積素子５２から真が出力されていれば、すなわち、１フィールド過去の相関値が最新から４フィールド過去の相関値の中で最小であると検出された場合は、論理積素子５７は真を出力する。この場合は、その他の論理積素子５６、５８、５９、６０は０を出力する。これら論理積素子５６乃至６０からの信号はＯＲ回路６４で処理され、１を出力する。このように５フィールドに１回周期的に最小値が来ていれば、このＦＩＦＯメモリ及び最小フィールド検出部によって１が出力されつづける。しかしある場面で５フィールドを待たずして最小フィールドが現れた場合や５フィールドを超えて最小フィールドが現れた場合には、ＯＲ回路６４からは０が出力されることになる。
【００２９】
次に、パターン判定連続検出部では、ＯＲ回路６４からセレクタ６６に信号が入力される。この信号が１（真）であった場合はセレクタ６７の出力値を出力する。連続カウントメモリでは、端子３０からの更新信号に従ってこの信号（ここではセレクタ６７の出力値）を取り込み、セレクタ６７、インクリメント器６８及び比較器７０に入力する。
【００３０】
インクリメント器６８は、連続カウントメモリ６９から入力された値に１を加算してセレクタ６７に入力する。比較器７０は、連続カウントメモリ６９から入力された値と、予め入力されている更新値（５（５フィールド）とか１０（１０フィールド））と比較し、入力された値のほうが小さければ真をセレクタ６７に入力する。このとき比較器７０からの信号はＮＯＴ入力の論理積素子６５に入力されるため０を出力する。
【００３１】
セレクタ６７では、比較器７０からの信号が真の場合に、インクリメント器６８の１加算された値をセレクタ６６に出力する。このルーチンを繰り返すことによって比較器７０において、予め入力されているカウント値に達した場合（Ａ＝Ｂ）、比較器７０から論理積素子６５の偽が出力され、このときＯＲ回路６４から１が出力されていれば一端がＮＯＴ入力の論理積素子６５から１（テレシネ映像である）の検出信号が出力される。こうしてテレシネ信号であることを検出できる。
【００３２】
図３は、本発明のテレシネ検出装置をソフトウエアにて構成した例を示すブロック図である。
【００３３】
図３に示すように、このテレシネ検出装置は、組込みプロセッサとメモリにて構成されている。組み込みプロセッサには、更新信号及び相関値が入力され、検出信号が出力される。メモリの中では、ＦＩＦＯメモリに相当する領域には、４フィールド分の相関値を順次入力するための変数Ｅ１、Ｅ２、Ｅ３及びＥ４がある。また、最小フィールド番号を記憶する領域Ｎ、連続更新を記憶する領域Ｃ及び現最小フィールド番号を記憶する領域Ｍがある。
【００３４】
図４は、この組込みプロセッサとメモリにより構成されているテレシネ検出装置の動作を説明するためのフローチャートである。
【００３５】
図４に示すように、先ず、電源投入時などＦＩＦＯメモリではＥ１、Ｅ２、Ｅ３、Ｅ４のフィールド相関値がクリアされる（Ｓ１１）。次に、更新信号がアサートされたかどうか判断する（Ｓ１２）。アサートされたと判断された場合（Ｙ）、最小フィールドの検出を行う（Ｓ１３）。アサートされていないと判断された場合（Ｎ）、再び更新信号がアサートされたかどうかの判断に戻る（Ｓ１２）。
【００３６】
次に、Ｓ１２で更新信号がアサートされたと判断された場合、最小フィールドの検出を行う（Ｓ１３）。次に、この最小フィールドが連続パターンであるかどうかを判定する（Ｓ１４）。次に、フィールド相関値Ｅ０をフィールド相関値Ｅ１、フィールド相関値Ｅ１をフィールド相関値Ｅ２、フィールド相関値Ｅ２をフィールド相関値Ｅ３、フィールド相関値Ｅ３をフィールド相関値Ｅ４にそれぞれ変数を代入して（Ｓ１５）、Ｓ１２に戻る。このようにして、テレシネ映像であるかどうかを検出する。
【００３７】
Ｓ１３の最小フィールド検出について、図５のフローチャートを用いて説明する。
【００３８】
図５に示すように、フィールド相関値Ｅ０についてフィールド相関値Ｅ１、Ｅ２、Ｅ３、Ｅ４との大小関係を比較し（Ｓ２１）、フィールド相関値Ｅ０が最小であった場合（真）、０を現最小フィールド番号変数Ｍに代入する（Ｓ２６）。
【００３９】
偽の場合、フィールド相関値Ｅ１について、フィールド相関値Ｅ０、Ｅ２、Ｅ３、Ｅ４との大小関係を比較し（Ｓ２２）、フィールド相関値Ｅ１が最小であった場合（真）、１を現最小フィールド番号変数Ｍに代入する（Ｓ２７）。
【００４０】
偽の場合、フィールド相関値Ｅ２について、フィールド相関値Ｅ０、Ｅ１、Ｅ３、Ｅ４との大小関係を比較し（Ｓ２３）、フィールド相関値Ｅ２が最小であった場合（真）、２を現最小フィールド番号変数Ｍに代入する（Ｓ２８）。
【００４１】
偽の場合、フィールド相関値Ｅ３について、フィールド相関値Ｅ０、Ｅ１、Ｅ２、Ｅ４との大小関係を比較し（Ｓ２４）、フィールド相関値Ｅ３が最小であった場合（真）、３を現最小フィールド番号変数Ｍに代入する（Ｓ２９）。
【００４２】
偽の場合、フィールド相関値Ｅ４について、フィールド相関値Ｅ０、Ｅ１、Ｅ３、Ｅ４との大小関係を比較し（Ｓ２５）、フィールド相関値Ｅ４が最小であった場合（真）、４を現最小フィールド番号変数Ｍに代入する（Ｓ３０）。偽の場合、５を現最小フィールド番号変数Ｍに代入する。このようにして最小フィールドの時点がどこであるかを検出する。
【００４３】
次に、パターン判定連続検出（Ｓ１４）について、図６のフローチャートを用いて説明する。
【００４４】
先ず図５の最小フィールド検出によって決定された前回の最小フィールド番号Ｎが４であるかどうか判定する（Ｓ４１）。前回の最小フィールド番号Ｎが４である場合（Ｙ）、現最小フィールド番号変数Ｍが０であるかどうか判定する（Ｓ４２）。前回の最小フィールド番号Ｎが４ではない場合（Ｎ）、現最小フィールド番号変数Ｍが、前回の最小フィールド番号Ｎに１を加えたものであるかどうかを判定する（Ｓ４３）。
【００４５】
Ｓ４２において、現最小フィールド番号変数Ｍが０の場合（Ｙ）、連続更新Ｃが予め設定しておいた回数に一致しているかどうかを判定する（Ｓ４４）。また、Ｓ４３において、現最小フィールド番号変数Ｍが、前回の最小フィールド番号Ｎに１を加えたものである場合（Ｙ）同様に、連続更新Ｃが予め設定しておいた回数に一致しているかどうかを判定する（Ｓ４４）。
【００４６】
一方、Ｓ４２において、現最小フィールド番号変数Ｍが０ではない場合（Ｎ）、連続更新Ｃに０を代入する（Ｓ４５）。また、Ｓ４３においても、現最小フィールド番号変数Ｍが、前回の最小フィールド番号Ｎに１を加えたものではない場合（Ｎ）、連続更新Ｃに０を代入する。こうして検出を非アサートとする（Ｓ４７）。
【００４７】
また、Ｓ４４において、連続更新Ｃが予め設定しておいた回数に一致した場合（Ｙ）、検出信号をアサートとする（Ｓ４８）。Ｓ４４において、連続更新Ｃが予め設定しておいた更新に一致していない場合（達していない場合）（Ｎ）、連続更新Ｃに１を加え（Ｓ４６）、検出を非アサートとする（Ｓ４７）。
【００４８】
検出をアサート（Ｓ４８）、非アサート（Ｓ４７）と判定した後は、前回の最小フィールド番号Ｎに現最小フィールド番号変数Ｍを代入する（Ｓ４９）。このようにしてテレシネ映像であるかどうかを検出する。
【図面の簡単な説明】
【００４９】
【図１】本発明のテレシネ検出装置のブロック図。
【図２】本発明のテレシネ検出装置をハードウエアによって構築したブロック図。
【図３】本発明のテレシネ検出方法をソフトウエアにて構成した例を閉めｓブロック図。
【図４】本発明のｔれしね検出方法の動作を説明するためのフローチャート。
【図５】本発明の最小フィールドを検出する方法を説明するためのフローチャート。
【図６】本発明のパターン判定連続検出方法を説明するためのフローチャート。
【符号の説明】
【００５０】
１０…ＦＩＦＯメモリ
１１…最小フィールド検出部
１２…パターン判定連続検出部
２１、２２、２３、２４、６３…メモリ
２５、２６、２７、２８、２９、３０、１０１、１０２、１０３、１０４…端子
３１、３２、３３、３４、３５、３６、３７、３８、３９、４０、４１、４２、４３、４４、４５、４６、４７、４８、４９、５０、７０…比較器
５１、５２、５３、５４、５５、５６、５７、５８、５９、６０、６５…論理積素子
６１…デコーダ
６２…エンコーダ
６４…ＯＲ回路
６６、６７…セレクタ
６８…インクリメント器
６９…連続更新メモリ
【図１】
2006270226.tif 000003
【図２】
2006270226.tif 000004
【図３】
2006270226.tif 000005
【図４】
2006270226.tif 000006
【図５】
2006270226.tif 000007
【図６】
2006270226.tif 000008