(57)【要約】【課題】  固定した電圧で異なるエミッタ電流入力を得ることができ、さらに、エミッタ電流入力を制御しながら変化させることによってベース電流を変化することができ、且つ複雑な半導体の製造工程を必要としない磁気抵抗トランジスタを提供する。【解決手段】  エミッタとして機能する磁気抵抗素子と、コレクタとして機能する受動素子を有する磁気抵抗トランジスタ。そのベースは、その受動素子とその磁気抵抗素子の間に挿入されており、それによってその受動素子とその磁気抵抗素子とを結合している。与えられた強度の磁界がその磁気抵抗トランジスタの少なくとも１つの部分に印加され、その与えられた強度によって磁気抵抗トランジスタのその少なくとも１つの部分の抵抗が決定されている。そうして、与えられる磁界の強度を調整することによって抵抗が調節できる場合もある。【選択図】図１
2006086491.tif 000002
【特許請求の範囲】
【請求項１】
エミッタとして機能している、印加された磁界強度により、異なる抵抗を形成できる磁気抵抗素子と、
コレクタとして機能する受動素子と、
エミッタとコレクタの間に挿入されており、そのエミッタとコレクタを結合するためのベースと
を備える磁気抵抗トランジスタ。 
【請求項２】
前記磁気抵抗素子が少なくとも１つの磁気層を有することを特徴とする請求項１に記載の磁気抵抗トランジスタ。
【請求項３】
前記磁気抵抗素子はトンネル磁気抵抗素子、スピンバルブ磁気抵抗素子、巨大磁気抵抗素子の内の少なくとも１つを有することを特徴とする請求項１に記載の磁気抵抗トランジスタ。
【請求項４】
前記受動素子はダイオード、 抵抗器の少なくとも１つを有することを特徴とする請求項１に記載の磁気抵抗トランジスタ。
【請求項５】
前記ダイオードは、p-n 接合ダイオード、PIN ダイオード、ショットキーバリアダイオード、プレナー注入障壁ダイオード(a planar-doped-barrier)、トンネルダイオード、共鳴トンネルダイオード、共鳴バンド間トンネルダイオード、単一障壁のトンネルダイオード、単一障壁のバンド間トンネルダイオード、実空間移動ダイオード(a real-space-transfer)、 ヘテロ構造のホット電子ダイオード、衝撃イオン化アバランシェ走行時間ダイオード(an impact-ionization-avalanche transit-time diode)、障壁注入走行時間ダイオード(a barrier-injection transit-time diode)、PIN フォトダイオード、ショットキーバリアフォトダイオード、アバランシェフォトダイオードの内の少なくとも１つを有することを特徴とする請求項４に記載の磁気抵抗トランジスタ。
【請求項６】
さらに、オームコンタクトを備えることを特徴とする請求項１に記載の磁気抵抗トランジスタ。
【請求項７】
前記オームコンタクトは、コレクタに接続していることを特徴とする請求項６に記載の磁気抵抗トランジスタ。
【請求項８】
前記エミッタ、ベース、コレクタの内の少なくとも１つは、基板上に形成されていることを特徴とする請求項１に記載の磁気抵抗トランジスタ。
【請求項９】
前記エミッタ、ベース、コレクタの内の少なくとも１つは、前記基板上に同一の平面上に形成されていることを特徴とする請求項８に記載の磁気抵抗トランジスタ。
【請求項１０】
前記エミッタ、ベース、コレクタの内の少なくとも１つは、前記基板上に積重ねられていることを特徴とする請求項８に記載の磁気抵抗トランジスタ。
【請求項１１】
前記基板は、半導体基板であることを特徴とする請求項８に記載の磁気抵抗トランジスタ。
【請求項１２】
前記半導体基板は、シリコン基板であることを特徴とする請求項１１に記載の磁気抵抗トランジスタ。
【請求項１３】
前記半導体基板は、GaAs 基板であることを特徴とする請求項１１に記載の磁気抵抗トランジスタ。
【請求項１４】
前記基板は、ガラス基板であることを特徴とする請求項８に記載の磁気抵抗トランジスタ。
【請求項１５】
前記基板は、プラスチックを含有することを特徴とする請求項８に記載の磁気抵抗トランジスタ。
【請求項１６】
前記コレクタは、第２の磁気抵抗素子であることを特徴とする請求項１に記載の磁気抵抗トランジスタ。
【請求項１７】
前記コレクタは、第２の加減抵抗を有し、該第２の加減抵抗が磁界に基づくことを特徴とする請求項１に記載の磁気抵抗トランジスタ。
【請求項１８】
前記コレクタは、少なくとも１つの磁気層によってコーディングされていることを特徴とする請求項１に記載の磁気抵抗トランジスタ。
【請求項１９】
磁気抵抗トランジスタであって、 
コレクタとして機能する受動素子と、
第１の部分と第２の部分を有する磁気抵抗素子とを備えており、
該磁気抵抗素子が与えられた磁界の強度に基づく加減抵抗を有し、該第１の部分は、該受動素子の近傍にあって、該第２の部分と結合させていることを特徴とする磁気抵抗トランジスタ。
【請求項２０】
前記磁気抵抗素子は、少なくとも１つの磁気層を有することを特徴とする請求項１９に記載の磁気抵抗トランジスタ。
【請求項２１】
前記磁気層は、前記受動素子の近傍に強磁性層を有することを特徴とする請求項１９に記載の磁気抵抗トランジスタ。
【請求項２２】
前記強磁性層は、前記第１の部分であることを特徴とする請求項２１に記載の磁気抵抗トランジスタ。
【請求項２３】
前記第１の部分は、ベースであり、前記第２の部分は、エミッタであることを特徴とする請求項１９に記載の磁気抵抗トランジスタ。
【請求項２４】
前記磁気抵抗素子は、トンネル磁気抵抗素子、スピンバルブ磁気抵抗素子、巨大磁気抵抗素子の内の少なくとも１つを有することを特徴とする請求項１９に記載の磁気抵抗トランジスタ。
【請求項２５】
前記受動素子は、ダイオード、抵抗器の内の少なくとも１つを有することを特徴とする請求項１９に記載の磁気抵抗トランジスタ。
【請求項２６】
前記ダイオードが、p-n 接合ダイオード、PIN ダイオード、ショットキーバリアダイオード、プレナー注入障壁ダイオード、トンネルダイオード、共鳴トンネルダイオード、共鳴バンド間トンネルダイオード、単一障壁のトンネルダイオード、単一障壁のバンド間トンネルダイオード、実空間移動ダイオード、ヘテロ構造のホット電子ダイオード、衝撃イオン化アバランシェ走行時間ダイオード、障壁注入走行時間ダイオード、PIN フォトダイオード、ショットキーバリアフォトダイオード、アバランシェフォトダイオードの内の少なくとも１つを有することを特徴とする請求項２５に記載の磁気抵抗トランジスタ。
【請求項２７】
さらに、オームコンタクトを備えることを特徴とする請求項１９に記載の磁気抵抗トランジスタ。
【請求項２８】
前記オームコンタクトは、前記受動素子に接続していることを特徴とする請求項２７に記載の磁気抵抗トランジスタ。
【請求項２９】
前記オームコンタクトは、外部ヘの電気伝導を増大させていることを特徴とする請求項２７に記載の磁気抵抗トランジスタ。
【請求項３０】
前記受動素子と前記磁気抵抗素子は、基板上に形成されていることを特徴とする請求項１９に記載の磁気抵抗トランジスタ。
【請求項３１】
前記受動素子と前記磁気抵抗素子は、前記基板上に同一の平面上に形成されていることを特徴とする請求項１９に記載の磁気抵抗トランジスタ。
【請求項３２】
前記受動素子と前記磁気抵抗素子は、前記基板上に積重ねられていることを特徴とする請求項３０に記載の磁気抵抗トランジスタ。
【請求項３３】
前記基板は、半導体基板であることを特徴とする請求項３０に記載の磁気抵抗トランジスタ。
【請求項３４】
前記半導体基板は、シリコン基板、GaAs 基板の内の少なくとも1つを有することを特徴とする請求項３３に記載の磁気抵抗トランジスタ。
【請求項３５】
前記基板は、ガラス基板であることを特徴とする請求項３０に記載の磁気抵抗トランジスタ。
【請求項３６】
前記基板は、プラスチックを含有することを特徴とする請求項３０に記載の磁気抵抗トランジスタ。
【請求項３７】
磁気抵抗トランジスタであって、
エミッタとして機能する磁気抵抗素子を備えており、該磁気抵抗素子が与えられた磁界の強度に基づく加減抵抗を有することを特徴とする磁気抵抗トランジスタ。
【請求項３８】
さらに、コレクタとして機能する受動素子と、該エミッタと該コレクタの間に挿入され、該エミッタと該コレクタを結合するベースとを備えることを特徴とする請求項３７に記載の磁気抵抗トランジスタ。
【請求項３９】
磁気抵抗トランジスタを制御する方法であって、与えられた強度の磁界が磁気抵抗トランジスタの少なくとも１つの部分の抵抗を決定し、その少なくとも１つの部分はエミッタ、ベースの内の少なくとも１つを含むことを特徴とする方法。
【請求項４０】
請求項３９の方法を実施するための磁気抵抗トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタの構造に関し、特に磁気抵抗トランジスタに関する。
【背景技術】
【０００２】
従来のスピントランジスタは、電流を制御するために磁界を利用した電子デバイスであり、スピントランジスタの効果は、従来のトランジスタの効果と同様なものといってよい。電子には２つのスピン状態があり、それは上向きスピンと下向きスピンである。電子のスピン状態は、従来のトランジスタにおける制御パラメータといってよい。
【０００３】
従来のスピントランジスタは、さらにもう1つの制御パラメータ、即ち磁界を持っているといってよい。従来のスピントランジスタが利用している磁界は、電子のスピン状態を操作することにより電流を制御しているといってよい。従って、従来のスピントランジスタを有する電子デバイスは、従来のトランジスタしか有さない電子デバイスと比べ、向上した機能を有している。
従来のスピントランジスタは二重ポテンシャルエネルギー障壁構造を有している (即ち、従来のスピントランジスタでは2つのポテンシャルエネルギー障壁が磁気抵抗デバイスに組み込まれている)。この二重ポテンシャルエネルギー障壁構造が構成されることにより、磁気電流(electro-magneto current)が従来のスピントランジスタを通過することができる。
【０００４】
その他の従来のスピントランジスタでは、第1と第2の負イオン注入シリコン基板を有し、各基板が相互に配向して位置している。第1と第2の負イオン注入シリコン基板は真空接着され、それぞれがエミッタ、コレクタを形成しているといってよい。金属のスピンバルブ (即ち、ベース) が第1と第2の負イオン注入シリコン基板の間に配置されている。  
【０００５】
従来のスピントランジスタは、さらに2対の層を有している。第1対目の層はエミッタ(即ち、第1の負イオン注入シリコン基板)とベース(即ち、金属のスピンバルブ)を有し、それぞれプラチナ(Pt)とコバルト(Co)から形成された層でできた対となっている。第2対目の層はコレクタに対するベース(即ち、第2の負イオン注入シリコン基板)を有し、それぞれ銅(Cu)とCoから形成された層でできた対となっている。上記の第1対目と第2対目の層はショットキーバリアダイオード構造を形成している。 
【０００６】
エミッタ(即ち、第1の負イオン注入シリコン基板) とベース(即ち、第2の負イオン注入シリコン基板) に順電圧が印加された場合、ホット電子がエネルギー障壁のしきい値を超え、エネルギー障壁を通過しコレクタに入る。ホット電子の伝導は、金属のスピンバルブが有する2つのCo 層(即ち、2つのポテンシャル障壁)の磁化が同方向かどうかに依存する。  
【０００７】
外部磁界が小さい場合は、2つのCo 層の状態は逆方向性となる。この場合は、上向きスピンまたは下向きスピン電子はスピンの非弾性散乱を行い、コレクタへの電流流入は比較的小さい。 
【０００８】
外部磁界が十分大きく2つのCo 層が同方向になる場合は、上向きスピン電子の流れの確率が増大するといえ、それにより電流は増大する。従来のスピントランジスタでは、室温で磁気電流の200%を超える電流変動率が得られる。しかし、従来のスピントランジスタの電流出力は小さく、従って利用が低電流(例えば1.287 pAから44 pAの範囲)に限られている。さらに、従来のスピントランジスタは小型化がさらに困難である。
【０００９】
また別の従来のスピントランジスタは、コレクタ近傍にベースとして形成された磁気トンネル層を有し、そのコレクタはn型GaAs基板で形成されている。この従来のスピントランジスタはショットキーバリアダイオード構造である。アルミニウム層がベース上に形成され、それが酸化され酸化アルミニウム  (Al2O3) 層となっている。エミッタ層が酸化アルミニウム層の上に形成され、それによりもう1つのショットキーバリアダイオード構造が形成されるといってよい。上記した構造は、従来のスピントランジスタの製造が有する小型化や磁気電流変動率の増大などの問題を減少させる。例えば、この方法によると低温(例えば、77K(ケルビン))では3,400%を超える電流変動率が得られる。しかし、GaAs 基板はコストが高く、酸化アルミニウム層が均一な層として形成されない。さらに、上記した従来のスピントランジスタでは、酸化アルミニウム層に含まれる酸化アルミニウムに対する損傷を減少あるいは防止するために電流入力が低いことが必要とされる。従って、上記した従来のスピントランジスタには低電流入力が使用されるため、従来のスピントランジスタの電流出力もまた小さくなり、それにより低電流での用途に限られる。それに加え、上記した従来のスピントランジスタは満足される磁気電流変動率を得るためには、低温でのみ動作させるという必要性がさらに生じる。
【００１０】
さらに、また別の従来のスピントランジスタは、磁気トンネルトランジスタなどであり、それは二重ポテンシャルエネルギー障壁をもつスピントランジスタの動作温度を上げている。室温では、従来のスピントランジスタでは電流出力は１μＡまでしか得られず、磁気電流変動率は64%までにしかならない。この従来のスピントランジスタでは、3nmの鉄コバルト合金  (Co84Fe16) 層が、n型GaAs基板で形成されたエミッタ上にベースとして形成されている。酸化アルミニウム層へと酸化されたアルミニウム層は、鉄コバルト合金層 (即ち、ベース)の上に形成されている。5nm の(Co84Fe16)層が、酸化アルミニウム層の上にエミッタとして形成されている。ピニング層はエミッタ上にコートされている。ピニング層 は反強磁性のIr22Mn78を有している。ピニング層は、エミッタの磁気双極子をピニングすることができる。ピニング層は5nmのタンタル(Ta) 層でおおわれている。ベースの磁気双極子は、エミッタの磁気双極子に影響を及ぼすことなく変化を受ける。従って、注入電子のスピン方向が制御される。
【００１１】
しかし、上記した従来のスピントランジスタはGaAs基板を有しており、そのGaAs基板が高価なものである。さらに、酸化アルミニウム層が均一な層として形成できなく、より高い電流変動率を持つ磁気抵抗デバイスにはより高品質(即ち、均質)な層が必要とされるが、より均一な酸化アルミニウム層を製作することが難しいため、製造工程はより複雑になる。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は従来技術の問題に鑑み、固定した電圧で異なるエミッタ電流入力を得ることができ、さらに、エミッタ電流入力を制御しながら変化させることによってベース電流を変化することができ、且つ複雑な半導体の製造工程を必要としない磁気抵抗トランジスタを提供する。
【課題を解決するための手段】
【００１３】
本発明の磁気抵抗トランジスタは、エミッタとして機能する磁気抵抗素子と、コレクタとして機能する受動素子と、該エミッタと該コレクタ間に挿入されたベースとを有するものである。
【００１４】
また、該磁気抵抗素子は、第１の部分と第２の部分を含むことができ、受動素子に直接に接続したその第１部分は、ベースとして機能しており、受動素子をその第２の部分と結合させることができる。その第２部分は、エミッタとして機能している。つまり、その時、該磁気抵抗素子は、エミッタとベース双方の機能を有する。
【００１５】
さらに、本発明は、与えられた強度の磁界を印加するステップと、その磁界の強度がそのトランジスタの少なくとも1つの部分の抵抗を決定するステップを含むトランジスタ内の電流を制御する方法を提供する。
【発明の効果】
【００１６】
該磁気抵抗素子は、与えられた磁界の強度に基づいた加減抵抗を形成することができるため、固定した電圧で異なるエミッタ電流入力を発生することができ、さらに、エミッタ電流入力を制御しながら変化させることによって極めて大きなベース電流変化率を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の各実施例を添付の図面に関連して詳細に記述する。 
図１は、本発明の実施例１の磁気抵抗トランジスタ100の概略図である。  
本発明の実施例１において、磁気抵抗トランジスタ100は磁気抵抗素子110、受動素子130および／あるいはオームコンタクト131を有している。図１に示すように磁気抵抗素子110、受動素子130および/あるいはオームコンタクト131が積み重なっている。さらに磁気抵抗素子110、受動素子130および/あるいはオームコンタクト131は磁気抵抗トランジスタ100の平面上に形成されている。
【００１８】
また、本発明の実施例１において、 該磁気抵抗素子110は、エミッタとベース双方として機能しており、エミッタとして機能する時に、印加される磁界の強度によって異なる抵抗を形成することができる。該磁気抵抗素子110は、磁気トンネル素子であり、第１の強磁性層120と、絶縁層112と、第２の強磁性層113とを有する。その第１の強磁性層120は受動素子130に接続していてそれによってベースを形成する。図１に示すその第１の強磁性層120は、ベースとして、エミッタ (即ち、磁気抵抗素子110)とコレクタ(即ち、受動素子130)の間に挿入され、それによってエミッタがコレクタ(即ち、受動素子130)と結合される。
【００１９】
該受動素子130は、p-n 接合を有するダイオードであり、コレクタとして使用されている。また、該受動素子130の下部表面にはオームコンタクト131がコートされており、該オームコンタクト131はチタン(Ti)および／あるいは金(Au)の内の少なくとも1つを含んでいる。
【００２０】
入力されたエミッタ電流IEはエミッタとベース間の電圧VEBを磁気抵抗素子の抵抗で割った結果によるものである。こうして、磁気抵抗素子は、印加された磁界の強度により、異なる抵抗を提供する。さらに、その入力されたエミッタ電流 IE はベース電流 IB とコレクタ 電流 ICに影響を及ぼす。
【００２１】
図２は、本発明の実施例１のベース電流 IB の特性曲線 200、210、220、230を描いたグラフであり、縦軸(即ち、y軸)はベース電流 IB を表し、一方横軸(即ち、x軸)はベースとコレクタ間の電圧(即ち、ベース電圧バイアス) VBCを表している。特性曲線200、210、220、230は、ベース電流 IB とベース電圧バイアス VBCとの関係を与えられたエミッタ電流 IE に従って描いたものである。そこに示されているように、特性曲線200、210、220、230において与えられたエミッタ電流 IEはそれぞれ0.1μＡ、0.5μＡ、1μＡ、2μＡである。
【００２２】
図３は、本発明の実施例１のコレクタ電流 ICの特性曲線350を描いたグラフであり、縦軸はコレクタ電流 IC を表し、一方横軸はベース電圧バイアス VBCを表す。特性曲線350は、コレクタ電流 IC とベース電圧バイアス VBC との関係を与えられたエミッタ電流 IEに従って描いたものである。そこに示されているように、特性曲線350の与えられたエミッタ電流 IEはそれぞれ0.1μＡ、0.5μＡ、1μＡ、2μＡのうちの1つである。従って、コレクタ電流 IC はエミッタ電流 IEの変化に従っては変化しないであろうことが分かる。
【００２３】
図４は、本発明の実施例１において計測された、ベース、エミッタ、コレクタの電流変動率を描いたグラフであり、縦軸は、電流変化を表し、一方横軸は与えられた磁界の強度を表す。そこに示されているように、与えられた磁界強度において、エミッタ電流 IE は1.08μＡから0.97μＡに減少し、エミッタ電流 IEの電流変動率は11.3%増加している。ベース電流 IB は0.123μＡから1.54nAに減少し、ベース電流IBの電流変動率は6400%増加している。さらに、コレクタ電流 ICは0.97μＡから0.953μＡに減少し、コレクタ電流 ICの電流変動率は1.79%増加している。これらの結果は、磁気抵抗トランジスタのベース電流 IBの出力がエミッタ電流 IE の入力の変化に対応して変化していることを示している。
【００２４】
図５は、本発明の実施例２の磁気抵抗トランジスタ500の概略図である。
【００２５】
本発明の実施例２において、磁気抵抗トランジスタ500は、エミッタとして機能している磁気抵抗素子510とベース520とを有している。
【００２６】
また、本発明の実施例２において、該磁気抵抗素子510はスピンバルブ磁気抵抗素子であり、印加された磁界の強度により、異なる抵抗を形成することができる。該ベース520は磁気抵抗素子510と受動素子530の間に挿入され、それによって磁気抵抗素子510を受動素子530と結合させている。
【００２７】
該受動素子530は、p-n 接合を有するダイオードであり、シリコン基板上に形成されている。また、コレクタとして機能している。該受動素子530下部表面には、オームコンタクト531がコートされている。該オームコンタクト531がチタン (Ti) と金(Au)の少なくとも1つを含んでいる。
【００２８】
さらに、図５に示すように、絶縁層532は受動素子530の上部表面に形成され、磁気抵抗素子510が絶縁層532上に形成されている。 
【００２９】
図６は、本発明の実施例２の磁気抵抗トランジスタ500のベース電流 IB の特性曲線600、610、620、630、640を描いたグラフであり、縦軸はベース電流 IB を表し、一方横軸はベース、コレクタ間の電圧(即ち、ベース電圧バイアス) VBCを表す。特性曲線600、610、620、630、640は、与えられたエミッタ電流 IEに従ってベース電流 IBとベース電圧バイアスVBC の関係を描いたものである。そこに示されているように、特性曲線600、610、620、630、640に対する与えられたエミッタ電流 IEはそれぞれ0.1μＡ、0.5μＡ、1μＡ、1.5μＡ、2μＡである。
【００３０】
図７は、本発明の実施例２の磁気抵抗トランジスタ500のコレクタ電流 IC の特性曲線750を描いたグラフであり、縦軸はコレクタ電流 IC を表し、一方横軸はベース電圧バイアス VBCを表す。特性曲線750は、与えられたエミッタ電流 IEに従ってコレクタ電流 IC とベース電圧バイアス VBCの関係を描いたものである。そこに示されているように、特性曲線750に対するエミッタ電流 IE はそれぞれ0.1μＡ、0.5μＡ、1μＡ、1.5μＡ、2μＡの1つである。従って、コレクタ電流 IC はエミッタ電流 IEの変化に対応しては変化しないということが分かる。
【００３１】
図８は、本発明の実施例２に従って計測された、図５のベース、エミッタ、コレクタの電流変動率を描いたグラフであり、縦軸は電流変化 (即ち、IB、IC、および／あるいは IEの変化) を表し、一方横軸は印加された磁界の与えられた強度を表す。そこに示されているように、エミッタ電流 IE は1mAから0.97mAに減少し、エミッタ電流 IE の電流変動率は3.1%増加している。ベース電流 IB は30.3μＡから62nAに減少し、ベース電流 IBの電流変動率は48,355%増加している。コレクタ電流 ICは 0.97mAから 0.969mAに減少し、コレクタ電流 IC の電流変動率は 0.11%増加している。これらの結果は、磁気抵抗トランジスタのベース電流 IB の出力はエミッタ電流 IEの入力の変化に対応して変化しているということをさらに示している。
【００３２】
図５を参照すると、この実施例２では、エミッタ(即ち、磁気抵抗素子510)、ベース520および／あるいはコレクタ（即ち、受動素子）530は半導体基板の上に形成されている。
【００３３】
この実施例２において、半導体基板はシリコン系基板のことがある。
【００３４】
この実施例２において、半導体基板はGaAs 基板のことがある。
【００３５】
この実施例において、実装される層構造は高品質な構造を必要としないため、上記の各実施例の形成には複雑な半導体の製造工程を必要としない。さらに、従来の基板、例えばガラス基板および／あるいはプラスチック基板などが、コーティング工程を実施するのに使用することができる。従って、磁気抵抗トランジスタを形成するのに半導体基板が不要である。
【００３６】
図９は、本発明の実施例３のスピン磁気抵抗トランジスタ900の概略図である。 
【００３７】
本発明の実施例３において、スピン磁気抵抗トランジスタ900は、磁気抵抗素子 910と受動素子 930を有している。該磁気抵抗素子910および／もしくは受動素子 930は、基板931の上にコーティングされ、かつ／または積重ねられており、その基板931はガラス基板である。
【００３８】
また、本発明の実施例３において、該磁気抵抗素子910は、エミッタとベース双方として機能しており、エミッタとして機能する時に、印加される磁界の強度によって異なる抵抗を形成することができる。さらに、本発明の実施例３において、該磁気抵抗素子910は、磁気トンネル抵抗素子であり、第１の強磁性層920、絶縁層912、第２の強磁性層913を有する。その第１の強磁性層920は、受動素子930と接続していてそれによってベースを形成している。図９に示すように強磁性層920は、ベースとして、エミッタ(即ち、磁気抵抗素子910)とコレクタ(即ち、受動素子930)の間に挿入され、それによってエミッタをコレクタに結合させる。
【００３９】
受動素子930は、基板931上に抵抗として形成されており、コレクタとして機能している。
【００４０】
本発明の実施例３において、図９のスピン磁気抵抗トランジスタ900は図１の磁気抵抗トランジスタ100と同様に試験が行われる。磁気抵抗トランジスタ900に電圧を印加し、それによるスピン磁気抵抗トランジスタ900の反応を測定する試験をここに記述する。
【００４１】
図９のスピン磁気抵抗トランジスタ900のベース電流変動率を試験するために、928mVのエミッタ電圧と464.65mVのベース電圧をスピン磁気抵抗トランジスタ900のエミッタ910、コレクタ930にそれぞれ印加する。エミッタ電圧とベース電圧の例は、例示する目的に使用されているのみであってスピン磁気抵抗トランジスタ900の試験にはいかなる電圧を使用してもよいと理解されている。
【００４２】
図１０は、本発明の実施例３において測定をおこなったベース920、エミッタ910、コレクタ930の電流変動率を描いたグラフであり、縦軸は電流レベルを表し、横軸は与えられた印加される磁界の強度を表す。印加された磁界の与えられた強度において、図１０に示されているように、ベース電流変動率は9,837%増加している。従って、基板上にコーティング工程を実施することにより形成された磁気抵抗トランジスタ(即ち、図９の基板931上に形成されたスピン磁気抵抗トランジスタ900)においてはベース電流 IB 出力がエミッタ電流 IE に基づき変動する。さらに、電流変動率の大規模さが従来のトランジスタのプロセスの限界を克服し、それにより向上した性能を提供しつつ製造コストが低減される。
【００４３】
上記の各実施例において、該磁気抵抗素子は、磁気トンネル抵抗素子、スピンバルブ素子、および／あるいは巨大磁気抵抗素子とすることができる。 
【００４４】
また、該受動素子は、 p-n接合ダイオードおよび／あるいはショットキーダイオードに加え、いかなる種類のダイオードおよび／あるいは抵抗となることができる。即ち、p-n 接合ダイオード、PINダイオード、ショットキーバリアダイオード、プレナー注入障壁(a planar-doped-barrier)ダイオード、トンネルダイオード、共鳴トンネルダイオード、共鳴バンド間トンネルダイオード、単一バリアのトンネルダイオード、単一バリアのバンド間トンネルダイオード、実空間移動(a real-space-transfer)ダイオード、ヘテロ構造のホット電子ダイオード、衝撃イオン化アバランシェ走行時間ダイオード、障壁注入走行時間ダイオード、PINフォトダイオード、ショットキーバリアフォトダイオードおよび／あるいはアバランシェフォトダイオードのうち少なくとも1つを含むことができる。 
【００４５】
磁気抵抗トランジスタのいかなる素子も半導体製造工程で形成することができる。従って、エミッタ、ベース および／あるいはコレクタは半導体基板上およびその他のいかなる基板上にも形成される。該半導体基板はシリコン基板および／あるいはGaAs基板となることができる。この構造は、磁気抵抗トランジスタの電流入力、それに対応する電流出力、ベース電流変動率が増加することができる。
【００４６】
本発明の実施例はこのように説明されてきたが、それらは色々な方法で変更させることができることは明白である。例えば、各種の図には色々な例の磁気抵抗トランジスタを計測した電流特性のグラフが描かれている。しかし、これらは具体例として使用されているのであって、どのような入力電流や電圧および／あるいは抵抗も色々な磁気抵抗トランジスタを試験するために使用してもよいということは理解できることである。
【００４７】
そのような変更は本発明の実施例の意図や範囲から逸脱しているとは見なされず、技術を習熟した者にとっては明白であるような修正は、以下の請求範囲に含まれるものと意図されている。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施例１である磁気抵抗トランジスタ100の概略図である。
【図２】本発明の実施例１のベース電流IBの特性曲線を描いたグラフである。
【図３】本発明の実施例１のコレクタ電流IC の特性曲線を描いたグラフである。
【図４】本発明の実施例１において計測されたベース、エミッタ、コレクタの電流変動率を描いたグラフである。
【図５】本発明の実施例２である磁気抵抗トランジスタ500の概略図である。
【図６】本発明の実施例２のベース電流IB の特性曲線を描いたグラフである。
【図７】本発明の実施例２のコレクタ電流ICの特性曲線を描いたグラフである。
【図８】本発明の実施例２において計測されベース、エミッタ、コレクタの電流変動率を描いたグラフである。
【図９】本発明の実施例３であるスピン磁気抵抗トランジスタ900の概略図である。
【図１０】本発明の実施例３において計測されたベース、エミッタ、コレクタの電流変動率を描いたグラフである。
【符号の説明】
【００４９】
１００  磁気抵抗トランジスタ
１１０  磁気抵抗素子
１１２  絶縁層
１１３  強磁性層
１２０  強磁性層
１３０  受動素子
１３１  オームコンタクト
５００  磁気抵抗トランジスタ
５１０  磁気抵抗素子
５２０  ベース
５３０  受動素子
５３１  オームコンタクト
５３２  絶縁層
９００  スピン磁気抵抗トランジスタ
９１０  磁気抵抗素子
９１２  絶縁層
９１３  強磁性層
９２０  強磁性層
９３０  受動素子
９３１  基板
【図１】
2006086491.tif 000003
【図２】
2006086491.tif 000004
【図３】
2006086491.tif 000005
【図４】
2006086491.tif 000006
【図５】
2006086491.tif 000007
【図６】
2006086491.tif 000008
【図７】
2006086491.tif 000009
【図８】
2006086491.tif 000010
【図９】
2006086491.tif 000011
【図１０】
2006086491.tif 000012