(57)【要約】【課題】  画素間の電源電圧から発生する電圧降下量の差を補正して均一な輝度を表示することが可能な発光表示装置を提供する。【解決手段】  本発明の発光表示装置は，複数の画素と，第１方向に形成され，複数の画素にデータ信号を供給する複数のデータ線（Ｄｍ）と，第１方向と交差する第２方向に形成され，複数の画素に選択信号を供給する複数の走査線（Ｓｎ）と，複数の画素に第１電源電圧を供給する第１電源電圧線（ＶＤＤ）と，第１方向に形成され，複数の画素に第１電源電圧線（ＶＤＤ）の電圧降下を補正するための第２電源電圧を供給する第２電源電圧線（Ｖｓｕｓ）とを備えている。【選択図】  図７
2006018277.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と；
第１方向に形成され，前記複数の画素にデータ信号を供給する複数のデータ線と；
前記第１方向と交差する第２方向に形成され，前記複数の画素に選択信号を供給する複数の走査線と；
前記複数の画素に第１電源電圧を供給する第１電源電圧線と；
前記第１方向に形成され，前記複数の画素に第２電源電圧を供給する第２電源電圧線とを備えたことを特徴とする発光表示装置。
【請求項２】
前記画素は：
前記第１電源電圧線に連結される第１電極，及び発光素子に連結される第２電極を有する駆動トランジスタと；
前記第１電源電圧線に連結される第１電極を有する第１キャパシタと；
前記駆動トランジスタのゲートと前記第１キャパシタの第２電極との間に連結される第２キャパシタと；
前記駆動トランジスタの前記第２電極と前記ゲートとの間に連結される第１スイッチング素子と；
前記第２電源電圧線と前記第１キャパシタの前記第２電極との間に連結される第２スイッチング素子と；
前記データ線と前記第１キャパシタの前記第２電極との間に連結される第３スイッチング素子と；を備えていることを特徴とする，請求項１に記載の発光表示装置。
【請求項３】
前記駆動トランジスタの前記第２電極と前記発光素子との間に連結される第４スイッチング素子をさらに備えたことを特徴とする，請求項２に記載の発光表示装置。
【請求項４】
前記第１スイッチング素子，前記第２スイッチング素子及び前記第４スイッチング素子の制御電極が第１走査線に連結され，前記第３スイッチング素子の制御電極が第２走査線に連結されることを特徴とする，請求項３に記載の発光表示装置。
【請求項５】
前記第１スイッチング素子と前記第２スイッチング素子は同一型のチャネルを有するトランジスタで形成され，前記第４スイッチング素子は第１スイッチング素子及び第２スイッチング素子とは異なる型のチャネルを有するトランジスタで形成されることを特徴とする，請求項４に記載の発光表示装置。
【請求項６】
前記第１走査線は直前に駆動される画素の行に接続される第２走査線と同一の選択信号を伝達することを特徴とする，請求項４に記載の発光表示装置。
【請求項７】
前記第１スイッチング素子及び前記第２スイッチング素子の制御電極が第１走査線に連結され，前記第３スイッチング素子の制御電極が第２走査線に連結され，前記第４スイッチング素子の制御電極が第３走査線に連結されることを特徴とする，請求項３に記載の発光表示装置。
【請求項８】
前記第３走査線に印加される第３選択信号は，前記第１走査線と前記第２走査線にそれぞれ印加される第１選択信号と第２選択信号が前記第１〜第３スイッチング素子に印加される期間において前記第４スイッチング素子に印加されることを特徴とする，請求項７に記載の発光表示装置。
【請求項９】
前記第１スイッチング素子，前記第２スイッチング素子，および前記第４スイッチング素子は，同一型のチャネルを有するトランジスタで形成されることを特徴とする，請求項７に記載の発光表示装置。
【請求項１０】
前記第１電源電圧線は前記第１方向または前記第２方向に形成されることを特徴とする，請求項１に記載の発光表示装置。
【請求項１１】
前記第２電源電圧線は，前記選択信号により選択される行の前記複数の画素に前記第２電源電圧がそれぞれ独立して供給されるように形成されることを特徴とする，請求項１に記載の発光表示装置。
【請求項１２】
前記第２電源電圧は前記第１電源電圧と同一に設定されることを特徴とする，請求項１に記載の発光表示装置。
【請求項１３】
第１方向に形成されるデータ線と；
前記第１方向と交差する第２方向に形成され，第１選択信号を伝達する第１走査線と；
前記第１方向と交差する前記第２方向に形成され，第２選択信号を伝達する第２走査線と；
前記第１方向に形成される第１電源電圧線と；
前記第１方向に形成される第２電源電圧線と；
前記データ線，前記第１走査線，前記第２走査線，前記第１電源電圧線及び前記第２電源電圧線に連結される画素と；を備え，
前記画素は：
発光素子と；
前記第１電源電圧線からゲートに印加される電圧に相応する電流を前記発光素子に供給する駆動トランジスタと；
前記第１電源電圧線の第１電源電圧と前記データ線のデータ電圧間の電圧差に相応する第１電圧を蓄える第１キャパシタと；
前記駆動トランジスタのスレッショルド電圧と前記第２電源電圧線の第２電源電圧間の電圧差に相応する第２電圧を蓄える第２キャパシタと；
前記第１選択信号に応答して前記駆動トランジスタをダイオード接続させる第１スイッチング素子と；
前記第１選択信号に応答して前記第１キャパシタの一電極に前記第２電源電圧を伝達する第２スイッチング素子と；
前記第２選択信号に応答して前記第１キャパシタの前記一電極に前記データ電圧を伝達する第３スイッチング素子と；を有することを特徴とする発光表示装置。
【請求項１４】
前記駆動トランジスタの出力を前記発光素子に伝達する第４スイッチング素子をさらに備えることを特徴とする，請求項１３に記載の発光表示装置。
【請求項１５】
前記第４スイッチング素子の制御電極は前記第２走査線に連結されることを特徴とする，請求項１４に記載の発光表示装置。
【請求項１６】
前記第４スイッチング素子の制御電極は追加的に形成される第３走査線に連結されることを特徴とする，請求項１４に記載の発光表示装置。
【請求項１７】
前記第３走査線に印加される第３選択信号は，前記第１走査線と前記第２走査線に印加される前記第１選択信号と第２選択信号が前記第１〜第３スイッチング素子に印加される期間において前記第４スイッチング素子に印加されることを特徴とする，請求項１６に記載の発光表示装置。
【請求項１８】
前記第２電源電圧は前記第１電源電圧と同一に設定されることを特徴とする，請求項１３に記載の発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，発光表示装置に係り，より詳しくは，各画素間の電圧降下量の差を補正するために新しいレイアウト方法を用いる発光表示装置に関するものである。
【背景技術】
【０００２】
一般に，有機発光表示装置は，電気的に励起される蛍光性またはリン光性有機化合物からなる有機発光素子（organic light emitting diode：OLED）を用いる表示装置である。有機発光素子は，供給される電圧または電流に応じて所定の画像を表示する。また，有機発光素子は，アノード，有機薄膜，カソードからなる積層構造を持つ。有機薄膜は有機化合物からなる。また，有機薄膜は，電子と正孔の注入特性を向上させるために発光層の両側に正孔注入層（hole injecting layer）及び電子注入層（electron injecting layer）を含む多層構造からなる。また，有機薄膜は，有機発光セルの発光特性を向上させるために，電子輸送層（electron transporting layer），正孔輸送層（hole transporting layer），正孔阻止層（hole blocking layer）などを選択的に含むことができる。
【０００３】
上述した有機発光表示装置を駆動する方式には，パッシブマトリックス（passive matrix）駆動方式とアクティブマトリックス（active matrix）駆動方式がある。パッシブマトリックス駆動方式とは，例えば特定行の走査線に連結された画素が選択された時間にのみ電流を受け，それに相応する輝度を出すように行われる駆動方式をいう。アクティブマトリックス駆動方式とは，例えばキャパシタに所定の階調を表示するための電圧を蓄え，蓄えられた電圧を全体フレーム時間に画素に印加する駆動方式をいう。このようなアクティブマトリックス駆動方式は，キャパシタに電圧を蓄えるために印加される信号の形態によって電圧書き込み方式と電流書き込み方式に分けられる。
【０００４】
図１は従来の有機発光表示装置の画素回路を示す回路図である。図１に示した画素回路は，Ｎ×Ｍ個の画素回路の中でも，ｍ番目のデータ線Ｄｍとｎ番目の走査線Ｓｎに連結された画素回路を示す。
【０００５】
図１を参照すると，画素回路は，有機発光素子ＯＬＥＤを駆動するために，駆動トランジスタＭ１，スイッチングトランジスタＭ２及びキャパシタＣｓｔを含む。駆動トランジスタＭ１は，画素電源電圧ＶＤＤと有機発光素子ＯＬＥＤとの間に連結される。スイッチングトランジスタＭ２は，走査線Ｓｎに印加される選択信号に応答してオン／オフ制御され，データ線Ｄｍと駆動トランジスタＭ１のゲートとの間に連結される。キャパシタＣｓｔは画素電源電圧ＶＤＤと駆動トランジスタＭ１のゲートとの間に連結される。
【０００６】
次に，上述した画素回路の動作について説明する。走査線Ｓｎに選択信号が印加されると，スイッチングトランジスタＭ２がオン状態になる。この状態で，データ線Ｄｍに印加されるデータ電圧は，スイッチングトランジスタＭ２を介してキャパシタＣｓｔの一端に印加され，キャパシタＣｓｔには画素電源電圧ＶＤＤとデータ電圧間の電圧差に相応する電圧が蓄えられる。駆動トランジスタＭ１は，キャパシタＣｓｔに蓄えられた所定の電圧によって定電流源として動作し，有機発光素子ＯＬＥＤに電流を供給する。
【０００７】
この際，有機発光素子ＯＬＥＤに流れる電流は次の数式１で表わされる。
【数１】
2006018277.tif 000003
ここで，ＩＯＬＥＤは有機発光素子ＯＬＥＤに流れる電流，Ｖｇｓは駆動トランジスタＭ１のゲートとソース間の電圧，Ｖｔｈは駆動トランジスタＭ１のスレッショルド電圧，Ｖｄａｔａはデータ電圧，βは定数値をそれぞれ示す。
【０００８】
一方，従来のアクティブマトリックス駆動方式の有機発光表示装置では，各画素を制御するためのスイッチング素子として，製造が容易で且つ特性が優秀なＴＦＴを主に使用する。ところが，従来の有機発光表示装置では，製造工程の不均一性により生ずるＴＦＴのスレッショルド電圧（Ｖｔｈ）のバラツキによって有機発光素子ＯＬＥＤへの供給電流の量が異なり，これによりＳＲ（Short Range Uniformity）が発生するという欠点があった。
【０００９】
図２は上述した従来技術の問題点を解決するための別の従来の技術に関するもので，駆動トランジスタのスレッショルド電圧の変化による輝度の不均一性を防止することが可能な画素回路を示す。図３は図２の画素回路を駆動するための駆動タイミング図を示す。
【００１０】
図２を参照すると，画素回路は，有機発光素子ＯＬＥＤを駆動するために駆動トランジスタＭ１，第１スイッチングトランジスタＭ２，第２スイッチングトランジスタＭ３，第３スイッチングトランジスタＭ４，第１キャパシタＣ１，及び第２キャパシタＣ２を備えている。駆動トランジスタＭ１は，画素電源電圧ＶＤＤと第３スイッチングトランジスタＭ４との間に連結される。第１スイッチングトランジスタＭ２は，走査線Ｓｎに印加される選択信号に応答してオン／オフ制御され，データ線Ｄｍと第１キャパシタＣ１との間に連結される。第２スイッチングトランジスタＭ３は駆動トランジスタＭ１のドレイン電極とゲート電極との間に連結される。第３スイッチングトランジスタＭ４は駆動トランジスタＭ１のドレイン電極と有機発光素子ＯＬＥＤとの間に連結される。第１キャパシタＣ１は第１スイッチングトランジスタＭ２と駆動トランジスタＭ１のゲート電極との間に連結される。第２キャパシタＣ２は画素電源電圧ＶＤＤと駆動トランジスタＭ１のゲート電極との間に連結される。
【００１１】
次に，図２および図３を参照しながら，上述した画素回路の動作について説明する。まず，走査線Ｓｎから供給される第１制御信号のイネーブルレベルに応答して第１スイッチングトランジスタＭ２がオンされる。第２制御信号ＡＺｎに応答して第２スイッチングトランジスタＭ３がオンされると，駆動トランジスタＭ１はダイオード接続され，第２キャパシタＣ２には電源電圧ＶＤＤとデータ電圧との電圧差に相応する第１電圧が蓄えられる。次いで，第２制御信号ＡＺｎのディスエーブルレベルに応答して第２スイッチングトランジスタＭ３がオフされ，第１スイッチングトランジスタＭ２がオンとなっている期間は，第１キャパシタＣ１及び第２キャパシタＣ２の直列回路には電源電圧ＶＤＤとデータ電圧との電圧差に相当する第２電圧が蓄えられる。その後，第１制御信号（走査線Ｓｎ）のディスエーブルレベルに応答して第１スイッチングトランジスタＭ２がオフされ，第３制御信号ＡＺＢｎのイネーブルレベルに応答して第３スイッチングトランジスタＭ４がオンされると，第２キャパシタＣ２に蓄えられた電圧の大きさに応じて駆動トランジスタＭ１が所定の定電流源として動作して有機発光素子ＯＬＥＤに電流を供給する。
【００１２】
この際，駆動トランジスタＭ１のゲートとソース間の電圧は次の数式２で表わされる。
【数２】
2006018277.tif 000004
ここで，Ｖｔｈは駆動トランジスタＭ１のスレッショルド電圧，Ｖｄａｔａはデータ電圧，ＶＤＤは電源電圧をそれぞれ示す。
【００１３】
ところが，図２に示した画素回路は，数式２から分かるように，データ電圧が第１及び第２キャパシタＣ１，Ｃ２によって分配されるので，供給すべきデータ電圧が高いか，或いは第１キャパシタＣ１のキャパシタンス値が大きくなければならないという問題点があった。
【００１４】
一方，画素回路に電源電圧ＶＤＤを供給するための電源電圧線は，垂直ラインばかりでなく水平ラインで形成される場合もある。図４は，画素回路に印加される電源電圧線が水平ラインで形成された例を示す図である。このような構成にあっては，駆動されるトランジスタが多くなると，駆動トランジスタに負荷値（インピーダンス）が大きくなって電流量が多く消費される。すると，入力端の一番目の駆動トランジスタの電圧供給地点と最終端の駆動トランジスタの電圧供給地点間に電圧降下が発生する。
【００１５】
これにより，図４において電源電圧線の右側画素に印加される電源電圧ＶＤＤが，左側画素に印加される電源電圧ＶＤＤより低くなり，ＬＲ（Long Range Uniformity）の問題が発生する。このような電源電圧線の電圧降下は，実際の電源電圧線の入力がどこに連結されるかに対する設計条件によって異なる。
【特許文献１】大韓民国特許公開第２００３−００３７６０８号明細書
【特許文献２】米国特許出願公開第２００４／００４６７１９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１６】
このように，従来の技術では，データ電圧を書き込むとき，トランジスタに電流が流れていると，電源電圧ＶＤＤを伝達する電源電圧線の内部抵抗により電源電圧ＶＤＤが降下する現象が発生する。このとき，電圧降下量は電源電圧線に流れる電流量に比例する。したがって，各画素に同じデータ電圧を印加しても，駆動トランジスタに印加されるゲート電圧が異なってくるので，有機発光素子ＯＬＥＤに流れる電流も異なって輝度の不均一現象が発生するという問題点があった。
【００１７】
そこで，本発明はこのような問題点に鑑みてなされたもので，その目的とするところは，各画素間の電源電圧から発生する電圧降下量の差を補正して均一な輝度を表示することが可能な発光表示装置を提供することにある。
【００１８】
また，本発明の他の目的は，画素回路に含まれた駆動トランジスタのスレッショルド電圧のバラツキを補正して均一な輝度を表示することが可能な発光表示装置を提供することにある。
【課題を解決するための手段】
【００１９】
上記課題を解決するために，本発明に係る発光表示装置の代表的な構成は，複数の画素と；第１方向に形成され，上記複数の画素にデータ信号を供給する複数のデータ線と；上記第１方向と交差する第２方向に形成され，上記複数の画素に選択信号を供給する複数の走査線と；上記複数の画素に第１電源電圧を供給する第１電源電圧線と；上記第１方向に形成され，上記複数の画素に第２電源電圧を供給する第２電源電圧線とを備えたことを特徴とする。これにより，上記第２電源電圧は，上記第１電源電圧線の電圧降下を補正することができる。
【００２０】
上記画素は：上記第１電源電圧線に連結される第１電極，及び発光素子に連結される第２電極を有する駆動トランジスタと；上記第１電源電圧線に連結される第１電極を備える第１キャパシタと；上記駆動トランジスタのゲートと上記第１キャパシタの第２電極との間に連結される第２キャパシタと；上記駆動トランジスタの上記第２電極と上記ゲートとの間に連結される第１スイッチング素子と；上記第２電源電圧線と上記第１キャパシタの上記第２電極との間に連結される第２スイッチング素子と；上記データ線と上記第１キャパシタの上記第２電極との間に連結される第３スイッチング素子と；を備えていてもよい。
【００２１】
上記駆動トランジスタの上記第２電極と上記発光素子との間に連結される第４スイッチング素子をさらに備えていてもよい。
【００２２】
上記第１スイッチング素子，上記第２スイッチング素子及び上記第４スイッチング素子の制御電極が第１走査線に連結され，上記第３スイッチング素子の制御電極が第２走査線に連結されることができる。
【００２３】
上記第１スイッチング素子と上記第２スイッチング素子は同一型のチャネルを有するトランジスタで形成され，上記第４スイッチング素子は第１スイッチング素子及び第２スイッチング素子とは異なる型のチャネルを有するトランジスタで形成してもよい。
【００２４】
上記第１走査線は直前に駆動される画素の行に接続される第２走査線と同一の選択信号を伝達することができる。
【００２５】
上記第１スイッチング素子及び上記第２スイッチング素子の制御電極が第１走査線に連結され，上記第３スイッチング素子の制御電極が第２走査線に連結され，上記第４スイッチング素子の制御電極が第３走査線に連結されることでよい。この場合，上記第３走査線に印加される第３選択信号は，上記第１走査線と上記第２走査線にそれぞれ印加される第１選択信号と第２選択信号が上記第１〜第３スイッチング素子に印加される期間において上記第４スイッチング素子に印加されることでよい。また，上記第１スイッチング素子，上記第２スイッチング素子，および上記第４スイッチング素子は，同一型のチャネルを有するトランジスタで形成することができる。
【００２６】
上記第１電源電圧線は上記第１方向または上記第２方向に形成してもよい。上記第２電源電圧線は，上記選択信号により選択される行の上記複数の画素に上記第２電源電圧がそれぞれ独立して供給されるように形成してもよい。上記第２電源電圧は上記第１電源電圧と同一に設定してもよい。
【００２７】
本発明に係る発光表示装置の他の代表的な構成は，第１方向に形成されるデータ線と；上記第１方向と交差する第２方向に形成され，第１選択信号を伝達する第１走査線と；上記第１方向と交差する上記第２方向に形成され，第２選択信号を伝達する第２走査線と；上記第１方向に形成される第１電源電圧線と；上記第１方向に形成される第２電源電圧線と；上記データ線，上記第１走査線，上記第２走査線，上記第１電源電圧線及び上記第２電源電圧線に連結される画素と；を備え，上記画素は：発光素子と；上記第１電源電圧線からゲートに印加される電圧に相応する電流を上記発光素子に供給する駆動トランジスタと；上記第１電源電圧線の第１電源電圧と上記データ線のデータ電圧間の電圧差に相応する第１電圧を蓄える第１キャパシタと；上記駆動トランジスタのスレッショルド電圧と上記第２電源電圧線の第２電源電圧間の電圧差に相応する第２電圧を蓄える第２キャパシタと；上記第１選択信号に応答して上記駆動トランジスタをダイオード接続させる第１スイッチング素子と；上記第１選択信号に応答して上記第１キャパシタの一電極に上記第２電源電圧を伝達する第２スイッチング素子と；上記第２選択信号に応答して上記第１キャパシタの上記一電極に上記データ電圧を伝達する第３スイッチング素子と；を有することを特徴とする。
【００２８】
上記駆動トランジスタの出力を上記発光素子に伝達する第４スイッチング素子をさらに備えていてもよい。
【００２９】
上記第４スイッチング素子の制御電極は上記第２走査線に連結することができる。
【００３０】
また，上記第４スイッチング素子の制御電極は追加的に形成される第３走査線に連結することができる。上記第３走査線に印加される第３選択信号は，上記第１走査線と上記第２走査線に印加される上記第１選択信号と第２選択信号が上記第１〜第３スイッチング素子に印加される期間において上記第４スイッチング素子に印加することができる。このとき，上記第２電源電圧は上記第１電源電圧と同一に設定することでよい。
【発明の効果】
【００３１】
本発明によれば，各画素間の電圧降下量の差を補正することにより，画素回路に含まれた駆動トランジスタのスレッショルド電圧の偏差を補正して発光表示装置の輝度均一性を改善することができる。
【００３２】
また，本発明によれば，実質的に各画素間に電圧降下が発生せず，よって電圧降下によるクロストーク（cross talk），または画面中央が暗くなる現象を防止することができる。
【発明を実施するための最良の形態】
【００３３】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。なお，ある部分が他の部分と連結されているとするとき，これは，ある部分が上記他の部分と直接連結されている場合だけでなく，その中間にさらに他の素子を挟んで電気的に連結されている場合も含む。
【００３４】
図５は本実施形態に係る発光表示装置のレイアウト図である。図５に示した発光表示装置は，各画素回路が，５つのトランジスタと２つのキャパシタを含む回路で形成されている（図７参照）。図５に示した発光表示装置は，Ｎ×Ｍ個の画素回路の中でも，ｍ−１番目のデータ線（Ｄｍ−１）とｎ−１番目の走査線（Ｓｎ−１）に連結された画素回路を中心として形成されている。
【００３５】
図５を参照すると，発光表示装置は，基本的に，各画素間の電圧降下を補正するための第２電源電圧Ｖｓｕｓを有する画素回路を含む。具体的には，発光表示装置の画素回路は，駆動トランジスタＭＤ，第１キャパシタＣｓｔ，第２キャパシタＣｖｔｈ，それぞれスイッチング素子の例としての第１トランジスタＭ１，第２トランジスタＭ２，第３トランジスタＭ３及び第４トランジスタＭ４からなる。ここで，第１〜第４トランジスタは薄膜トランジスタで形成されている。特に，第４トランジスタＭ４はデュアルゲートタイプの薄膜トランジスタで形成される。このような構成により，画素回路は有機発光素子ＯＬＥＤが発光できるように有機発光素子に所定の電流を供給する。
【００３６】
また，画素回路は，データ線Ｄｍ−１，第１走査線Ｓｎ−１，第２走査線Ｓｎ−２，第１電源電圧線ＶＤＤ，及び第２電源電圧線Ｖｓｕｓに連結される。ここで，データ線Ｄｍ−１はｍ−１番目のデータ線を示し，第１走査線Ｓｎ−１及び第２走査線Ｓｎ−２はｎ−１番目の走査線とｎ−２番目の走査線をそれぞれ示す。
【００３７】
データ線Ｄｍ−１は第１方向に延長され，第３トランジスタＭ３の一方の電極に連結される。ここで，第１方向は図５から見て垂直方向になる。
【００３８】
第１走査線Ｓｎ−１は，第１トランジスタＭ１，第２トランジスタＭ２及び第４トランジスタＭ４のチャネルの上を通るように第２方向に延長され，これらのトランジスタＭ１，Ｍ２，Ｍ４の制御電極として機能する。ここで，制御電極はトランジスタのゲート電極に該当し，第２方向は図５からみて水平方向になり，第１方向と交差する。
【００３９】
第２走査線Ｓｎ−２は，第３トランジスタＭ３のチャネルの上を通るように延長され，第３トランジスタＭ３の制御電極として機能する。
【００４０】
第１電源電圧線ＶＤＤは，Ｎ×Ｍ個の複数の画素を含む画素部内でデータ線が配置される第１方向と同一の方向に延長される。また，第１電源電圧線ＶＤＤは各画素回路に第１電源電圧を伝達する。図５において，第１電源電圧線ＶＤＤは，第１キャパシタＣｓｔの一方の電極に連結されるとともに，駆動トランジスタＭＤの一方の電極に連結される。ここで，参照符号ＶＤＤは第１電源電圧線を示すものと説明されるが，ＶＤＤは第１電源電圧線を介して伝達される第１電源電圧を示すこともある。
【００４１】
このような第１電源電圧線ＶＤＤは，垂直方向で第１電圧電源線ＶＤＤに隣接した複数の画素回路が同時に接続されて電流パスを形成しているため，第１電源電圧線ＶＤＤの引き込み部の位置と各電流パスに対する漏れ電流により，引き込み部から遠い箇所に位置する画素回路は引き込み部からの距離分だけ大きい電圧降下量を有する。ここで，引き込み部は第１電源電圧線ＶＤＤが画素部内に入り込み始める所定の部分を示す。
【００４２】
第２電源電圧線Ｖｓｕｓは，データ線が配置される第１方向と同一の方向に延長される。第２電源電圧線Ｖｓｕｓは，第２トランジスタＭ２の一方の電極に連結される。このような第２電源電圧線Ｖｓｕｓは，第１電源電圧線ＶＤＤとは異なり，いろいろの電流パスを形成していないので，引き込み部からの距離又は漏れ電流による電圧降下の問題が発生しない。ここで，参照符号Ｖｓｕｓは第２電源電圧線を示すものと説明されるが，Ｖｓｕｓは第２電源電圧線を介して伝達される第２電源電圧を示すこともある。
【００４３】
このように，本実施形態では，発光表示装置の各画素内に実質的に同一の補正電圧が印加され，これにより駆動トランジスタのゲート電圧を維持するキャパシタに所望の電圧を蓄えることができる。したがって，本実施形態によれば，駆動トランジスタを介して所望の電流を有機発光素子に供給することができるので，輝度の均一性が大幅向上できる。
【００４４】
図示してはいないが，データ線Ｄｍ−１，Ｄｍにはデータ駆動部（図示せず）が連結され，走査線Ｓｎ−２，Ｓｎ−１には走査駆動部（図示せず）が連結される。この際，データ駆動部および走査駆動部は，マトリックス状に配列された複数の画素を含む画素部に電気的に連結されるか，あるいは画素部に接着されて電気的に連結されるテープキャリアパッケージ（tape carrier package，TCP）にチップなどの形態で装着できる。一方，データ駆動部および走査駆動部は，画素部に接着されて電気的に連結されるフレキシブルプリント回路（flexible printed circuit，FPC）またはフィルムなどにチップなどの形態で装着できる。この他にも，データ駆動部および走査駆動部は，画素部のガラス基板上に直接装着されるか，あるいはガラス基板上の薄膜トランジスタ，データ線，走査線と同一の層で形成される駆動回路で代替できる。
【００４５】
上述した実施形態において，データ線，第１電源電圧線，第２電源電圧線及び走査線が第１方向または第２方向に延長されるというのは，直線状に延長されるだけでなく，所定の曲線部をもって延長されることも，曲がりくねった様に延長されることも含む。
【００４６】
図６は図５の発光表示装置のレイアウトのＶＩ−ＶＩ線に沿った断面図である。参考として，図６は発光表示装置の画素部内の一画素に対する断面構造で出来ている。
【００４７】
図６を参照すると，断面構造は，まずガラスなどの絶縁基板４１上に窒化膜，酸化膜などの材料からなるバッファ層４２が形成される。バッファ層４２は金属イオンなどの不純物が半導体層内のアクティブチャネルへ拡散することを防止するために形成される。このようなバッファ層４２はＣＶＤ（chemical vapor deposition），スパッタリングなどの方法で形成できる。
【００４８】
次に，バッファ層４２の形成された絶縁基板４１上にＣＶＤ，スパッタリングなどの工程によってアモルファスシリコン層を形成し，約４３０℃程度の温度で加熱してアモルファスシリコン層内の水素成分を除去する脱水素処理工程を行った後，脱水素処理されたアモルファスポリシリコン層を所定の方法で結晶化して半導体層と第１キャパシタＣｓｔの第１電極４３ｅを形成する。
【００４９】
アモルファスシリコンを蒸着した後結晶化する方法には，固相結晶化（solid phase crystallization：SPC）法，エキシマーレーザ結晶化（excimer laser  crystallization：ELC／excimer laser anneal：ELA）法，連続側面固相化（sequential lateral solidification：SLS）法，金属誘導結晶化（metal induced crystallization：MIC）法，金属誘導側面結晶化（metal induced lateral crystallization：MILC）法などがある。
【００５０】
次に，半導体層が形成された絶縁基板４１の全面にゲート絶縁膜４４を形成し，ゲート絶縁膜４４上にアルミニウムなどの金属材料からなる第１金属層を全面蒸着した後，パターニングしてゲート電極４５ａと第１キャパシタＣｓｔの第２電極４５ｂとを形成する。その後，ゲート電極４５ａをマスクとして用いて所定の不純物をイオン注入し，駆動トランジスタＭＤのソース４３ｃ及びドレイン４３ａと第１トランジスタのドレイン４３ｄを形成する。ここで，ゲート絶縁膜４４を介してゲート電極４５ａの下方に位置する半導体層の領域はチャネル４３ｂになる。
【００５１】
次いで，上記構造上に層間絶縁膜４６を形成し，層間絶縁膜４６内にソース４３ｃ，ドレイン４３ａ，４３ｄ及び第１キャパシタＣｓｔの第１電極４３ｅをそれぞれ露出させるコンタクトホールを形成する。その後，第２金属層４７を全面蒸着しパターニングして駆動トランジスタＭＤのソース電極４７ｂ及びドレイン電極４７ａと第１トランジスタＭ１（図５参照）のドレイン電極４７ｃを形成する。ソース電極とドレイン電極は，コンタクトホールを介してソース及びドレインにそれぞれ連結される。第１キャパシタＣｓｔの第１電極４３ｅは，コンタクトホールを介して第２金属層４７に連結される。
【００５２】
次に，第２金属層４７上に保護膜４８が形成される。保護膜４８はドレイン電極４７ｃを露出させるコンタクトホールを含む。その後，保護膜４８上の一部領域にアノード電極４９が蒸着された後パターニングされる。アノード電極４９はコンタクトホールを介してドレイン電極４７ｃに電気的に連結される。
【００５３】
次いで，上記構造の上に絶縁物からなる平坦化膜５０が形成された後パターニングされる。平坦化膜５０にはアノード電極４９を露出させる開口部が形成される。その後，開口部に有機発光物質５１が塗布される。そして，有機発光物質５１を含んだ上記構造上にカソード電極５２が形成される。
【００５４】
上述した構造により，駆動トランジスタＭＤ，第１キャパシタＣｓｔ，及び有機発光素子ＯＬＥＤが形成される。
【００５５】
一方，上述した実施形態では，Ｐ型のチャネルを有する薄膜トランジスタを含んだ断面構造について述べた。ところが，本発明は，このような構成に限定されず，Ｎ型のチャネルを有しあるいはＰ型とＮ型のチャネルを共に有する薄膜トランジスタを含んだ別の構造に容易に適用することができる。
【００５６】
上述した実施形態では，キャパシタＣｓｔの第１電極と第２電極を半導体層とゲート電極の形成時に共に形成したが，本発明は，このような構成に限定されない。例えば，第１キャパシタＣｓｔは，ゲート電極と同一の層に形成される第１電極と，ソースまたはドレイン電極と同一の層に形成される第２電極とを含むように形成してもよい。
【００５７】
また，上述した半導体層は，アモルファスシリコンを蒸着した後多結晶ポリシリコンに結晶化する方法以外に，バッファ層上に直接多結晶ポリシリコンを蒸着しパターニングする方法によって形成してもよい。
【００５８】
図７は図５の発光表示装置を示す回路図である。図７を参照する下記の説明では，説明の便宜上，ｍ番目のデータ線Ｄｍとｎ番目の走査線Ｓｎに連結された画素回路を中心として説明する。一方，走査線に関する用語を定義すると，現在選択信号を伝達しようとする走査線を「現在走査線」とし，現在選択信号が伝達される直前に選択信号を伝達した走査線を「直前走査線」とする。
【００５９】
図７を参照すると，画素回路６０１は，駆動トランジスタＭＤ，第１キャパシタＣｓｔ，第２キャパシタＣｖｔｈ，第１〜第４トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４及び有機発光素子ＯＬＥＤを備えている。
【００６０】
駆動トランジスタＭＤは，第１電源電圧線ＶＤＤに連結される第１電極と，第４トランジスタＭ４の第１電極に連結される第２電極とを備える。駆動トランジスタＭＤは，ゲートに印加される電圧に相応して，ある程度の期間は，実質的に有機発光素子ＯＬＥＤに所定の定電流を供給する定電流源として動作する。
【００６１】
第１キャパシタＣｓｔは，第１電源電圧線ＶＤＤに連結された第１電極を備える。第１キャパシタＣｓｔは，第１電源電圧ＶＤＤとデータ線Ｄｍに印加されるデータ電圧間の電圧差に相応する第１電圧を蓄える。
【００６２】
第２キャパシタＣｖｔｈは，駆動トランジスタＭＤのゲートと第１キャパシタＣｓｔの第２電極との間に連結される。第２キャパシタＣｖｔｈは，第２電源電圧Ｖｓｕｓと駆動トランジスタＭＤのスレッショルド電圧間の電圧差に相応する第２電圧を蓄える。なお，参照符号ＶＤＤは混同のおそれがない範囲内で第１電源電圧線または第１電源電圧として使用される。参照符号Ｖｓｕｓは混同のおそれがない範囲内で第２電源電圧線または第２電源電圧として使用される。
【００６３】
第１トランジスタＭ１は駆動トランジスタＭＤの第２電極とゲートとの間に連結される。第１トランジスタＭ１は直前走査線または第１走査線Ｓｎ−１に印加される第１選択信号に応答して駆動トランジスタＭＤをダイオード接続させる。
【００６４】
第２トランジスタＭ２は第２電源電圧線Ｖｓｕｓと第１キャパシタＣｓｔの第２電極との間に連結される。第２トランジスタＭ２は，直前走査線（この場合，Ｓｎ−２（不図示））または第１走査線Ｓｎ−１に印加される第１選択信号に応答して，第２電源電圧Ｖｓｕｓを，第１キャパシタＣｓｔの第２電極が連結されたノード（以下，「ノードＡ」という）に伝達する。
【００６５】
第３トランジスタＭ３はデータ線Ｄｍと第１キャパシタＣｓｔの第２電極との間に連結される。第３トランジスタＭ３は第２選択信号に応答してデータ電圧をノードＡに伝達する。
【００６６】
第４トランジスタＭ４は駆動トランジスタＭＤの第２電極と有機発光素子ＯＬＥＤのアノードとの間に接続される。第４トランジスタＭ４は，直前走査線または第１走査線Ｓｎ−１の第１選択信号とは異なる選択信号に応答して駆動トランジスタＭＤからの電流を有機発光素子ＯＬＥＤに伝達する。言い換えれば，第４トランジスタＭ４は第１選択信号に応答して駆動トランジスタＭＤの第２電極と有機発光素子ＯＬＥＤを遮断させる。
【００６７】
このために，第４トランジスタＭ４は，第１及び第２トランジスタＭ１，Ｍ２とは異なる型のチャネルを有するトランジスタで形成される。例えば，図７に示すように，第１トランジスタＭ１及び第２トランジスタＭ２はＰＭＯＳ型のトランジスタで形成され，第４トランジスタＭ４はＮＭＯＳ型のトランジスタで形成される。
【００６８】
有機発光素子ＯＬＥＤは，入力される電流に相応して光を放出する。本実施形態によれば，有機発光素子ＯＬＥＤのカソードに連結される電圧ＶＳＳは，第１電源電圧ＶＤＤより低いレベルの電圧であって，接地電圧などが使用できる。
【００６９】
以下，図８を参照しながら，本実施形態に係る発光表示装置のｎ行ｍ列に位置する画素回路の動作について説明する。図８は図７の発光表示装置の画素回路を駆動するための駆動波形図である。
【００７０】
図８を参照すると，期間Ｔ１において，直前走査線または第１走査線Ｓｎ−１に低レベルの走査電圧が印加されると，第１トランジスタＭ１はターンオンされ，駆動トランジスタＭＤはダイオード接続状態になる。したがって，駆動トランジスタＭＤのゲートとソース間の電圧は，駆動トランジスタＭＤのスレッショルド電圧Ｖｔｈになるまで変わる。この際，駆動トランジスタＭＤのソースに第１電源電圧ＶＤＤが印加されるので，駆動トランジスタＭＤのゲート，すなわち第２キャパシタＣｖｔｈの第１電極に印加される電圧は第１電源電圧ＶＤＤと駆動トランジスタＭＤのスレッショルド電圧Ｖｔｈとの和になる。
【００７１】
これと共に，期間Ｔ１で，直前走査線または第１走査線Ｓｎ−１に低レベルの走査電圧が印加されると，第２トランジスタＭ２はターンオンされ，第２キャパシタＣｖｔｈの第２電極には第２電源電圧Ｖｓｕｓが印加される。
【００７２】
したがって，第２キャパシタＣｖｔｈの両電極間に印加される電圧は次の数式３で表わされる。
【数３】
2006018277.tif 000005
【００７３】
次に，第２キャパシタＣｖｔｈの第２電極にデータ信号が印加されると，第２キャパシタＣｖｔｈの両電極間に印加される電圧は次の数式４のようになる。
【数４】
2006018277.tif 000006
ここで，Ｖｃｖｔｈは第２キャパシタＣｖｔｈの両電極間に印加される電圧，ＶＤＤは第１電源電圧，Ｖｓｕｓは第２電源電圧，Ｖｄａｔａはデータ電圧，Ｖｔｈは駆動トランジスタＭＤのスレッショルド電圧をそれぞれ示す。
【００７４】
また，期間Ｔ１で，Ｎ型のチャネルを有する第４トランジスタＭ４は遮断され，駆動トランジスタＭＤに流れる電流が有機発光素子ＯＬＥＤへ流れることを防止する。そして，現在走査線または第２走査線Ｓｎには高レベルの走査電圧が印加されるので，第３トランジスタＭ３は遮断される。
【００７５】
次に，期間Ｔ２で，現在走査線または第２走査線Ｓｎに低レベルの走査電圧が印加されると，第３トランジスタＭ３がターンオンされ，データ線Ｄｍに印加されるデータ電圧が第１キャパシタＣｓｔの第２電極に伝達される。したがって，第１キャパシタＣｓｔには第１電源電圧ＶＤＤとデータ電圧間の電圧差に相応する第１電圧が充電される。また，第２キャパシタＣｖｔｈには，第１電源電圧ＶＤＤから駆動トランジスタＭＤのスレッショルド電圧Ｖｔｈを差し引いた値に第２電源電圧Ｖｓｕｓを加えた値に相応する第２電圧が充電されている。したがって，駆動トランジスタＭＤのゲートには，データ電圧と第２電圧との和に相応する第３電圧が印加される。
【００７６】
このように，駆動トランジスタＭＤのゲート・ソース間の電圧Ｖｇｓは次の数式５で表わされる。
【数５】
2006018277.tif 000007
ここで，Ｖｇｓは駆動トランジスタＭＤのゲート・ソース間の電圧，ＶＤＤは第１電源電圧，Ｖｃｖｔｈは第２キャパシタＣｖｔｈの両端間の電圧，Ｖｓｕｓは第２電源電圧，Ｖｄａｔａはデータ電圧，Ｖｔｈは駆動トランジスタＭＤのスレッショルド電圧をそれぞれ示す。
【００７７】
数式５から分かるように，駆動トランジスタＭＤを動作させるためには，データ電圧と駆動トランジスタＭＤのスレッショルド電圧との和から第２電源電圧を差し引いた値の絶対値が駆動トランジスタＭＤのスレッショルド電圧の絶対値より大きくなるように設定しなければならない。
【００７８】
数式５を用いると，有機発光素子に流れる電流は次の数式６のように得られる。
【数６】
2006018277.tif 000008
【００７９】
数式６から分かるように，有機発光素子ＯＬＥＤに流れる電流は，第１電源電圧ＶＤＤに影響されず，第１電源電圧線ＶＤＤにおける電圧降下による輝度のバラツキを補正することができる。このようにして，第２電源電圧Ｖｓｕｓは補正電圧として機能する。
【００８０】
第２電源電圧Ｖｓｕｓは，第１電源電圧ＶＤＤとは異なり，電流パスを形成していないので，電流漏れによる電圧降下の問題が発生しない。したがって，全ての画素回路に実質的に同一の補正電圧が印加され，データ電圧に相応する電流が有機発光素子ＯＬＥＤに流れることになる。このような補正電圧としての第２電源電圧Ｖｓｕｓは第１電源電圧ＶＤＤと同レベルの電圧を使用することができる。
【００８１】
図９は本実施形態に係る発光表示装置の一変形例を示す構成図である。図９を参照する下記の説明では，説明の便宜上，ｍ番目のデータ線Ｄｍとｎ番目の走査線Ｓｎに連結された画素回路を中心として説明する。
【００８２】
図９に示した発光表示装置の画素回路は，第４トランジスタＭ４を別途の信号線Ｅｎで制御するという点において，本実施形態に係る画素回路とは異なる。このように，第４トランジスタＭ４を別途の信号線Ｅｎで制御する場合，第４トランジスタＭ４の特性をＰ型またはＮ型のいずれにも設定することができる。また，画素回路の発光期間を直前走査線Ｓｎ−１の選択期間と独立して制御することができるという利点がある。
【００８３】
このように，上述した本実施形態によれば，各画素に供給される第１電源電圧ＶＤＤの電圧降下量の差を第２電源電圧Ｖｓｕｓを用いて補正することができる。特に，第２電源電圧線Ｖｓｕｓを，データ線の配置方向とは平行でありかつ走査線の配置方向とは交差するように配置することにより，走査線の選択信号によって選択される行に位置する各画素に独立的に補正電圧を供給することができる。すなわち，第１電源電圧線上の電圧降下を防止することができ，発光表示装置においてより確実に画素の位置による輝度の不均一問題を解決することができる。
【００８４】
一方，上述した実施形態では，第１〜第４トランジスタをＰ型またはＮ型のトランジスタで実現した場合を示した。しかし，第１〜第４トランジスタは，印加される選択信号に応答して両端をスイッチングすることが可能なスイッチング素子であれば，本発明を実現することができる。また，このような第１〜第４トランジスタは，画素部のガラス基板上に形成されるゲート電極，ドレイン電極及びソース電極をそれぞれ制御電極，第１電極及び第２電極として有する薄膜トランジスタであることが好ましい。
【００８５】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことはいうまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到しうることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００８６】
本発明は，発光表示装置に適用可能であり，特に各画素間の電圧降下量の差を補正するために新しいレイアウト方法を用いる発光表示装置に適用可能である。
【図面の簡単な説明】
【００８７】
【図１】従来の有機発光表示装置の画素回路を示す回路図である。
【図２】従来の有機発光表示装置の画素回路の他の例を示す回路図である。
【図３】図２の画素回路を駆動するための駆動タイミング図である。
【図４】画素回路に印加される電源電圧線が水平ラインで形成された例を示す図である。
【図５】本実施形態に係る発光表示装置のレイアウト図である。
【図６】図５の発光表示装置のレイアウトのＶＩ−ＶＩ線に沿った断面図である。
【図７】図５の発光表示装置を示す回路図である。
【図８】図７の発光表示装置の画素回路を駆動するための駆動波形図である。
【図９】本実施形態に係る発光表示装置の一変形例を示す構成図である。
【符号の説明】
【００８８】
Ｃｓｔ  …第１キャパシタ
Ｃｖｔｈ  …第２キャパシタ
Ｄｍ   …データ線
Ｅｎ   …信号線
Ｍ１〜Ｍ４   …第１〜第４トランジスタ（スイッチング素子）
ＭＤ   …駆動トランジスタ
ＯＬＥＤ  …有機発光素子
Ｓｎ   …走査線
ＶＤＤ  …第１電源電圧線
ＶＳＳ  …電圧
Ｖｇｓ  …ゲート・ソース間の電圧
Ｖｓｕｓ  …第２電源電圧線
Ｖｔｈ  …スレッショルド電圧
４１   …絶縁基板
４２   …バッファ層
４３ａ  …ドレイン
４３ｂ  …チャネル
４３ｃ  …ソース
４３ｄ  …ドレイン
４３ｅ  …第１電極
４４   …ゲート絶縁膜
４５ａ  …ゲート電極
４５ｂ  …第２電極
４６   …層間絶縁膜
４７   …第２金属層
４７ａ  …ドレイン電極
４７ｂ  …ソース電極
４７ｃ  …ドレイン電極
４８   …保護膜
４９   …アノード電極
５０   …平坦化膜
５１   …有機発光物質
５２   …カソード電極
６０１  …画素回路
【図１】
2006018277.tif 000009
【図２】
2006018277.tif 000010
【図３】
2006018277.tif 000011
【図４】
2006018277.tif 000012
【図５】
2006018277.tif 000013
【図６】
2006018277.tif 000014
【図７】
2006018277.tif 000015
【図８】
2006018277.tif 000016
【図９】
2006018277.tif 000017