(57)【要約】【課題】製造プロセスを簡単にする。【解決手段】基板４上に下部電極３が形成され、下部電極３上に状態変化材料２が形成され、状態変化材料２上に上部電極１が形成される。電源５は、上部電極１および下部電極３間に所定の電圧を印加する。状態変化材料２は、順方向には電流が流れやすいが逆方向には電流が流れにくい特性（ダイオード特性）と、所定のパルス電圧が印加されることによって抵抗値が増加／減少する特性（可変抵抗特性）とを示す。【選択図】図１
2006324625.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に接続される状態変化材料とを備え、
前記状態変化材料は、
前記第１の電極および前記第２の電極のうちいずれか一方から他方へ向かう方向を順方向とし他方を逆方向とするダイオード特性を示し、
前記第１の電極と前記第２の電極との間に印加される所定のパルス電圧に応じて、当該状態変化材料の順方向における抵抗値が増加／減少する可変抵抗特性を示す
ことを特徴とする電気素子。
【請求項２】
請求項１において、
前記第１の電極の仕事関数は、前記第２の電極の仕事関数と異なる
ことを特徴とする電気素子。
【請求項３】
請求項２において、
前記第１の電極の仕事関数は、前記第２の電極の仕事関数よりも小さく、
前記状態変化材料は、
前記第１の電極から前記第２の電極へ向かう方向を順方向とするダイオード特性を示す
ことを特徴とする電気素子。
【請求項４】
請求項２において、
前記第１の電極の仕事関数は、前記第２の電極の仕事関数よりも大きく、
前記状態変化材料は、
前記第２の電極から前記第１の電極へ向かう方向を順方向とするダイオード特性を示す
ことを特徴とする電気素子。
【請求項５】
請求項３において、
前記状態変化材料は、
前記第２の電極に対して前記第１の電極が正になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が減少し、
前記第２の電極に対して前記第１の電極が負になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が増加する
ことを特徴とする電気素子。
【請求項６】
請求項４において、
前記状態変化材料は、
前記第２の電極に対して前記第１の電極が正になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が減少し、
前記第２の電極に対して前記第１の電極が負になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が増加する
ことを特徴とする電気素子。
【請求項７】
請求項３において、
前記状態変化材料は、
前記第２の電極に対して前記第１の電極が正になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が増加し、
前記第２の電極に対して前記第１の電極が負になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が減少する
ことを特徴とする電気素子。
【請求項８】
請求項４において、
前記状態変化材料は、
前記第２の電極に対して前記第１の電極が正になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が増加し、
前記第２の電極に対して前記第１の電極が負になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が減少する
ことを特徴とする電気素子。
【請求項９】
請求項１において、
前記状態変化材料の結晶性は、不均一である
ことを特徴とする電気素子。
【請求項１０】
請求項９において、
前記状態変化材料の結晶性は、前記逆方向に向かって均一性が減少し、
前記順方向は、前記第１の電極から前記第２の電極へ向かう方向である
ことを特徴とする電気素子。
【請求項１１】
請求項１０において、
前記状態変化材料は、
前記第２の電極に対して前記第１の電極が正になる初期化パルス電圧が印加され、
前記第２の電極に対して前記第１の電極が正になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が減少し、
前記第２の電極に対して前記第１の電極が負になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が増加する
ことを特徴とする電気素子。
【請求項１２】
請求項１０において
前記状態変化材料は、
前記第２の電極に対して前記第１の電極が負になる初期化パルス電圧が印加され、
前記第２の電極に対して前記第１の電極が正になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が増加し、
前記第２の電極に対して前記第１の電極が負になるパルス電圧が印加されると、当該状態変化材料の順方向における抵抗値が減少する
ことを特徴とする電気素子。
【請求項１３】
請求項１において、
前記第１の電極と前記第２の電極との間に所定のパルス電圧が印加されて順方向における抵抗値を変化することによって、１ビットあるいは多ビットの情報を記憶する
ことを特徴とする電気素子。
【請求項１４】
請求項１において、
前記第１の電極と前記第２の電極との間に所定の電圧が印加されて前記状態変化材料の抵抗値に応じた電流が順方向に流れることによって、１ビットあるいは多ビットの情報を読み出す
ことを特徴とする電気素子。
【請求項１５】
請求項１に記載の電気素子を複数個備えるメモリ装置であって、
前記複数の電気素子は、マトリックス状に配置されており、
複数のワード線と、
前記複数のワード線に所定の電圧を印加するワード線駆動部と、
複数のビット線と、
前記複数のビット線に所定の電圧を印加するビット線駆動部とを備え、
前記複数の電気素子の各々は、
前記第１の電極が前記複数のワード線のうちいずれか１本に接続され、前記第２の電極が前記複数のビット線のうちいずれか１本に接続される
ことを特徴とするメモリ装置。
【請求項１６】
請求項１５において、
前記複数の電気素子のうちいずれか１つに情報を記憶するときには、
前記ワード線駆動部は、
前記複数のワード線のうち前記情報を記憶しようとする電気素子が接続されたワード線に第１のパルス電圧を印加し、
前記ビット線駆動部は、
前記複数のビット線のうち前記情報を記憶しようとする電気素子が接続されたビット線に第２のパルス電圧を印加する
ことを特徴とするメモリ装置。
【請求項１７】
請求項１５において、
前記複数の電気素子のうちいずれか１つに記憶された情報を再生するときには、
前記ワード線駆動部は、
前記複数のワード線のうち前記情報を読み出そうとする電気素子が接続されたワード線に再生電圧を印加し、
前記ビット線駆動部は、
前記複数のビット線のうち前記情報を読み出そうとする電気素子が接続されていないビット線に前記再生電圧を印加する
ことを特徴とするメモリ装置。
【請求項１８】
請求項１５に記載のメモリ装置と、
所定の演算を行う論理回路とを備え、
前記論理回路は、
記憶モードおよび再生モードを有し、
前記記憶モードのときには、ビットデータを前記メモリ装置に記憶し、
前記再生モードのときには、前記メモリ装置に記憶されたビットデータを読み出す
ことを特徴とする半導体集積回路
【請求項１９】
請求項１５に記載のメモリ装置と、
プログラム実行モードとプログラム書換モードとを有するプロセッサとを備え、
前記プロセッサは、
前記プログラム実行モードでは、
前記メモリ装置に記憶されたプログラムに従って動作し、
前記プログラム書換モードでは、
前記メモリ装置に記憶されたプログラムを外部から入力した別の新たなプログラムに書き換える
ことを特徴とする半導体集積回路。
【請求項２０】
請求項１において、
前記状態変化材料は、スピネル構造を有する金属酸化物である
ことを特徴とする電気素子。
【請求項２１】
請求項１において、
前記状態変化材料は、金属が添加された酸化物強誘電体である
ことを特徴とする電気素子。
【請求項２２】
請求項２１において、
前記酸化物強誘電体は、イルメナイト構造を有する
ことを特徴とする電気素子。
【請求項２３】
請求項１において、
前記状態変化材料は、ペロブスカイト構造を有する金属酸化物である
ことを特徴とする電気素子。
【請求項２４】
請求項２３において、
前記金属酸化物は、ＣＭＲ特性あるいは高温超伝導特性のうち少なくとも１つの特性を有する材料である
ことを特徴とする電気素子。
【請求項２５】
請求項１において、
前記状態変化材料は、アルカリ金属およびアルカリ土類金属を含まない
ことを特徴とする電気素子。
【請求項２６】
請求項１において、
前記第２の電極は、基板の上に形成される下部電極であり、
前記状態変化材料は、前記下部電極の上に形成され、
前記第１の電極は、前記状態変化材料の上に形成される上部電極であり、
前記状態変化材料は、前記上部電極と前記下部電極とに挟まれた可変領域を有し、
前記可変領域は、
前記上部電極および前記下部電極のうちいずれか一方から他方へ向かう方向を順方向とし他方を逆方向とするダイオード特性を示し、
前記上部電極と前記下部電極との間に印加される所定のパルス電圧に応じて、当該可変領域の順方向における抵抗値が増加／減少する可変抵抗特性を示す
ことを特徴とする電気素子。
【請求項２７】
請求項２６において、
前記上部電極の仕事関数は、前記下部電極の仕事関数よりも小さく、
前記可変領域は、
前記上部電極から前記下部電極へ向かう方向を順方向とするダイオード特性を示し、
前記下部電極に対して前記上部電極が正になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が減少し、
前記下部電極に対して前記上部電極が負になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が増加する
ことを特徴とする電気素子。
【請求項２８】
請求項２６において、
前記上部電極の仕事関数は、前記下部電極の仕事関数よりも大きく、
前記可変領域は、
前記下部電極から前記上部電極へ向かう方向を順方向とするダイオード特性を示し、
前記下部電極に対して前記上部電極が正になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が減少し、
前記下部電極に対して前記上部電極が負になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が増加する
ことを特徴とする電気素子。
【請求項２９】
請求項２６において、
前記上部電極の仕事関数は、前記下部電極の仕事関数よりも小さく、
前記可変領域は、
前記上部電極から前記下部電極へ向かう方向を順方向とするダイオード特性を示し、
前記下部電極に対して前記上部電極が正になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が増加し、
前記下部電極に対して前記上部電極が負になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が減少する
ことを特徴とする電気素子。
【請求項３０】
請求項２６において、
前記上部電極の仕事関数は、前記下部電極の仕事関数よりも大きく、
前記可変領域は、
前記下部電極から前記上部電極へ向かう方向を順方向とするダイオード特性を示し、
前記下部電極に対して前記上部電極が正になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が増加し、
前記下部電極に対して前記上部電極が負になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が減少する
ことを特徴とする電気素子。
【請求項３１】
請求項２６において、
前記状態変化材料の結晶性は、前記順方向および前記逆方向のうちいずれか一方に向かって均一性が減少しており、
前記可変領域は、
前記上部電極から前記下部電極へ向かう方向を順方向とするダイオード特性を示し、
前記下部電極に対して前記上部電極が正になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が減少し、
前記下部電極に対して前記上部電極が負になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が増加する
ことを特徴とする電気素子。
【請求項３２】
請求項２６において、
前記状態変化材料の結晶性は、前記順方向および前記逆方向のうちいずれか一方に向かって均一性が減少しており、
前記可変領域は、
前記上部電極から前記下部電極へ向かう方向を順方向とするダイオード特性を示し、
前記下部電極に対して前記上部電極が正になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が増加し、
前記下部電極に対して前記上部電極が負になるパルス電圧が印加されると、当該可変領域の順方向における抵抗値が減少する
ことを特徴とする電気素子。
【請求項３３】
請求項２６において、
前記上部電極は第１の上部電極であり、前記可変領域は第１の可変領域であり、
前記電気素子は、さらに、
前記状態変化材料の上に形成される第２の上部電極を備え、
前記状態変化材料のうち前記第２の上部電極と前記下部電極とに挟まれた第２の可変抵抗領域は、
前記第２の上部電極および前記下部電極のうちいずれか一方から他方へ向かう方向を順方向とし他方を逆方向とするダイオード特性を示し、
前記第２の上部電極と前記下部電極との間に印加される所定のパルス電圧に応じて、当該第２の可変領域の順方向における抵抗値が増加／減少する可変抵抗特性を示す
ことを特徴とする電気素子。
【請求項３４】
請求項５，６，１１のうちいずれか１つにおいて、
前記第２の電極に対して前記第１の電極が正になるパルス電圧を印加して前記状態変化材料の順方向における抵抗値を減少させ、前記第２の電極に対して前記第１の電極が負になるパルス電圧を印加して前記状態変化材料の順方向における抵抗値を増加させる電圧駆動部を、さらに備える
ことを特徴とする電気素子。
【請求項３５】
請求項７，８，１２のうちいずれか１つにおいて、
前記第２の電極に対して前記第１の電極が正になるパルス電圧を印加して前記状態変化材料の順方向における抵抗値を増加させ、前記第２の電極に対して前記第１の電極が負になるパルス電圧を印加して前記状態変化材料の順方向における抵抗値を減少させる電圧駆動部を、さらに備える
ことを特徴とする電気素子。
【請求項３６】
請求項５，７，１１，１２のうちいずれか１つにおいて、
前記第２の電極に対して前記第１の電極が正になる測定電圧を印加して前記状態変化材料の順方向における抵抗値を測定する電圧駆動部を、さらに備える
ことを特徴とする電気素子。
【請求項３７】
請求項６または請求項８において、
前記第２の電極に対して前記第１の電極が負になる測定電圧を印加して前記状態変化材料の順方向における抵抗値を測定する電圧駆動部を、さらに備える
ことを特徴とする電気素子。
【請求項３８】
請求項１５において、
前記複数の電気素子の各々は、ダイオード素子を含まない
ことを特徴とするメモリ装置。
【請求項３９】
互いに平行に延びる複数のビット線を含む第１電極層と、
前記第１電極層の上に形成され、かつ、請求項１に記載の電気素子を複数個含む状態変化層と、
前記状態変化層の上に形成され、かつ、互いに平行に延びる複数のワード線を含む第２電極層とを備え、
前記複数のワード線と前記複数のビット線とは、前記状態変化層を挟んで互いに交差しており、
前記複数の電気素子の各々は、
前記複数のワード線のうちいずれか１つと前記複数のビット線のうちいずれか１つとが交差する位置において、当該ワード線と当該ビット線との間に形成され、
前記第１の電極が当該ワード線に接続され、かつ、前記第２の電極が当該ビット線に接続される
ことを特徴とするメモリ装置。
【請求項４０】
互いに平行に延びる複数の第１の電極線を含む第１電極層と、
前記第１電極層の上に形成され、かつ、ダイオード特性と可変抵抗特性とを示す複数の状態変化体を含む状態変化層と、
前記状態変化層の上に形成され、かつ、互いに平行に延びる複数の第２の電極線を含む第２電極層とを備え、
前記複数の第１の電極線と前記複数の第２の電極線とは、前記状態変化層を挟んで互いに交差しており、
前記複数の状態変化体の各々は、
前記複数の第１の電極線のうちいずれか１つと前記複数の第２の電極線のうちいずれか１つとが交差する位置において、当該第１の電極線と当該第２の電極線との間に形成され、
当該第１の電極線および当該第２の電極線のうちいずれか一方から他方へ向かう方向を順方向とし他方を逆方向とするダイオード特性を示し、
当該第１の電極線と当該第２の電極線との間に印加される所定のパルス電圧に応じて、当該状態変化体の順方向における抵抗値が増加／減少する可変抵抗特性を示す
ことを特徴とするメモリ装置。
【請求項４１】
互いに平行に延びる複数の第１の電極線を含む第１電極層と、
前記第１電極層の上に形成され、かつ、ダイオード特性と可変抵抗特性とを示す状態変化材料からなる状態変化層と、
前記状態変化層の上に形成され、かつ、互いに平行に延びる複数の第２の電極線を含む第２電極層とを備え、
前記複数の第１の電極線と前記複数の第２の電極線とは、前記状態変化層を挟んで互いに交差しており、
前記複数の状態変化層のうち、前記複数の第１の電極線のうちいずれか１つと前記複数の第２の電極線のうちいずれか１つとの間に挟まれた可変領域は、
当該第１の電極線および当該第２の電極線のうちいずれか一方から他方へ向かう方向を順方向とし他方を逆方向とするダイオード特性を示し、
当該第１の電極線と当該第２の電極線との間に印加される所定のパルス電圧に応じて、当該領域の順方向における抵抗値が増加／減少する可変抵抗特性を示す
ことを特徴とするメモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、与えられるパルス電圧に応じてその抵抗値が変化する状態変化材料を用いた電気素子，メモリ装置，および半導体集積回路に関する。
【背景技術】
【０００２】
近年、電子機器におけるデジタル技術の進展に伴い、画像などのデータを保存するために、不揮発性記憶素子の要望が大きくなってきており、さらに記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、長寿命化の要求がますます高まりつつある。こうした要求に対し、与えられる電気的パルスに応じてその抵抗値が変化するペロブスカイト材料（例えば、Pr(1-X)CaXMnO3(PCMO)、LaSrMnO3(LSMO)、GdBaCoXOY(GBCO)など）を用いて不揮発性記憶素子を構成する技術が、米国特許第6,204,139号公報（特許文献１）に開示されている。この特許文献１に開示された技術は、これらの材料（以下、可変抵抗材料と記す。）に所定の電気的パルスを与えてその抵抗値を増大もしくは減少させ、その結果変化した抵抗値を異なる数値の記憶に用いることにより、記憶素子として用いるというものである。
【０００３】
また、米国特許第6,673,691号公報（特許文献２）には電気的パルスのパルス幅を変えることにより、可変抵抗材料の抵抗値を変化させる方法が開示されている。さらに、特許文献２には、これらの可変抵抗材料をメモリセルとして用い、メモリセル選択素子としてダイオードを用いた１Ｄ１Ｒ（１ダイオード／１レジスタ）タイプのメモリアレイセルを構成する例が記載されている。この構成は、メモリセル選択素子としてトランジスタを用いる場合に比べ、メモリセルサイズが小さくなる特徴を有している。
【０００４】
ここで、特許文献２に開示された従来の可変抵抗材料を用いたメモリ装置（１Ｄ１Ｒ型不揮発性記憶装置）９００を図２１に示す。この従来例では、基板９０１上にＰ／Ｎ接合のダイオード（Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−１，９０３−２）を形成し、ダイオードのＰ型Ｓｉ領域９０３−１上に下部電極９０４−１を形成し、ダイオードのＰ型Ｓｉ領域９０３−２上に下部電極９０４−２を形成し、ダイオードのＮ型Ｓｉ領域９０２上にコンタクトプラグ９０５を形成し、下部電極９０４−１，９０４−２上に可変抵抗材料９０６を形成し、可変変化材料９０６上に上部電極９０７−１，９０７−２を形成している。この従来例の場合、下部電極９０４−１，９０４−２および上部電極９０７−１，９０７−２はともにＰｔを用い、可変抵抗材料９０６としてはP0.7Ca0.3MnO3を用いている。
【０００５】
図２１に示したメモリ装置９００では、上部電極９０７−１と下部電極９０４−１との間に所定のパルス電圧が印加されると、可変抵抗材料９０６のうち上部電極９０７−１と下部電極９０４−１との間に挟まれた領域（可変領域９０６α）の抵抗値が変化する。また、上部電極９０７−２と下部電極９０４−２との間に所定のパルス電圧が印加されると、可変抵抗材料９０６のうち上部電極９０７−２と下部電極９０４−２との間に挟まれた領域（可変領域９０６β）の抵抗値が変化する。つまり、このメモリ装置では、可変領域９０６αおよび可変領域９０６βの各々は、１つのメモリセルとして利用される。
【０００６】
また、図２１に示したメモリ装置９００では、メモリセル選択用のダイオードとして基板９０１上に形成したＰ／Ｎ接合のダイオードを使用している。そのため、上部電極９０７−１（９０７−２）から下部電極９０４−１（９０４−２）へ向かう方向（順方向）には電流は流れるが、下部電極９０４−１（９０４−２）から上部電極９０７−１（９０７−２）へ向かう方向（逆方向）または上部電極９０７−１と上部電極９０７−２との間には電流は流れない。
【０００７】
図２１に示したメモリ装置９００の等価回路を図２２に示す。図２２において、ワード線Ｗ１は上部電極９０７−１に対応し、ワード線Ｗ２は上部電極９０７−２に対応し、ビット線Ｂ１はコンタクトプラグ９０５に対応する。また、メモリセルＭＣ９１１は可変抵抗領域９０６αに対応し、ダイオードＤ９１１はダイオード（Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−１）に対応し、メモリセルＭＣ９１２は可変抵抗領域９０６βに対応し、ダイオードＤ９１２はダイオード（Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−２）に対応する。
【０００８】
＜動作＞
次に、図２１に示したメモリ装置９００による動作について図２２を参照しつつ説明する。ここでは、メモリセルＭＣ９１１に対する処理について説明する。
【０００９】
〔セット（記憶）／リセット〕
記憶時では、ワード線Ｗ２およびビット線Ｂ１をグランドに落とし、ワード線Ｗ１に所定の電気的パルスを印加する。これにより、メモリセルＭＣ９１１の抵抗値は、低抵抗状態（リセット）あるいは高抵抗状態（セット）に変化する。例えば、特許文献２によると、電圧値が「＋４Ｖ」でありパルス幅が「１００nsec」であるパルス電圧を印加するとメモリセルＭＣ９１１の抵抗値は高抵抗状態から低抵抗状態に変化し、電圧値が「＋２．５Ｖ」でありパルス幅が「１０μsec」であるパルス電圧を印加するとメモリセル９１１の抵抗値は低抵抗状態から高抵抗状態に変化する。
【００１０】
〔再生〕
再生時では、ワード線Ｗ２およびビット線Ｂ１をグランドに落とし、ワード線Ｗ１に所定の再生電圧（例えば、電圧値が「＋０．５Ｖ」である電圧）を印加する。これにより、メモリセルＭＣ９１１に流れる電流がビット線Ｂ１に流出する。一方、メモリセルＭＣ９１２には電流が流れない。また、メモリセルＭＣ９１２に対してダイオードＤ９１２（図２１では、Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−２）が設けられているので、ワード線Ｗ１からワード線Ｗ２へ電流は流れない。よって、メモリセルＭＣ９１１の抵抗値だけを検出することができる。
【００１１】
このような手法により、従来のメモリ装置（１Ｄ１Ｒ型不揮発性記憶装置）９００は、各々のメモリセルへの記録／再生を行っている。
【００１２】
さらに、米国特許第6,531,371号公報（特許文献３）には、可変抵抗材料を用いてクロスポイントタイプのメモリ装置を構成することにより、メモリ装置の大容量化を実現している。具体的には、図２３のように、ワード線Ｗ１，Ｗ２とビット線Ｂ１，Ｂ２とが交差する箇所（クロスポイント）の各々にメモリセル９０−１１，９０−１２，９０−２１，９０−２２を設けることによって、クロスポイント型のメモリ装置を実現している。メモリセル９０−１１〜９０−２２は、可変抵抗材料によって形成される。
【００１３】
しかし、図２３のメモリ装置では、情報を読み出したいメモリセル（例えば、可変抵抗材料９０−２１）に隣接するメモリセル（可変抵抗材料９０−１１，９０−１２，９０−２２）の抵抗値が低い場合、図２３のように情報を読み出したいメモリセルだけでなく隣接するメモリセルを介して電流が流れてしまい、情報を読み出したいメモリセルの抵抗状態を判別できない可能性がある。そこで、特表2002-530850号公報（特許文献４）に開示されているように、メモリセルとなる状態変化部とステアリング部と呼ばれるダイオードとを直列に接続することによって構成されるクロスポイント型のメモリ装置も提案されている。
【特許文献１】米国特許第6,204,139号公報
【特許文献２】米国特許第6,673,691号公報
【特許文献３】米国特許第6,531,371号公報
【特許文献４】特表2002-530850号公報
【非特許文献１】2002 IEDM, 論文番号7.5,Dec.2002
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、ダイオードを用いるタイプ(１Ｄ１Ｒ型不揮発性記憶装置)においては、図２１のように、基板９０１上にＰ／Ｎ接合からなるダイオードを形成しなければならず、さらにメモリセルを構成するために下部電極９０４−１，９０４−２および可変抵抗材料９０６をそのダイオード上に形成する必要がある。このような構成は、製造プロセス上複雑であり、実用化に適していない。また、図２１に示したメモリ装置９００では、ダイオードが形成されているので、上部電極９０７−１（９０７−２）が下部電極９０４−１（９０４−２）に対して「−」になるパルス電圧を与えても可変領域９０６α（９０６β）に所定のパルス電圧が印加されたことにはならない。つまり、図２１に示したメモリ装置９００では、可変領域９０６α（９０６β）の抵抗値を変化させるためには、上部電極９０７−１（９０７−２）が下部電極９０４−１（９０４−２）に対して「＋」になるパルス電圧を印加する必要がある。このように、可変抵抗材料に印加するパルス電圧の極性が制限される。
【００１５】
また、図２１に示したメモリ装置では、メモリセルの抵抗状態を高抵抗状態から低抵抗状態に変化させる（セットする）ためには「１００nsec」の期間を要し、メモリセルの抵抗状態を低抵抗状態から高抵抗状態に変化させる（リセットする）ためには「１０μsec」の期間を要する。このメモリセルへのセット／リセットを素早く実行するためには、印加するパルス電圧のパルス幅を短くする必要がある。
【００１６】
さらに、特許文献４に示されたクロスポイント型のメモリ装置は、製造プロセスが非常に複雑であり、また、多層化して３次元構造にする上でも製造プロセスが複雑である。
【課題を解決するための手段】
【００１７】
この発明の１つの局面に従うと、電気素子は、第１の電極と、第２の電極と、状態変化材料とを備える。状態変化材料は、上記第１の電極と上記第２の電極との間に接続され、かつ、ダイオード特性と可変抵抗特性とを有する。上記状態変化材料は、上記第１の電極および上記第２の電極のうちいずれか一方から他方へ向かう方向を順方向とし他方を逆方向とするダイオード特性を示し、順方向において、その順方向の逆向きである逆方向よりも十分な電流が流れる。また、状態変化材料は、上記第１の電極と上記第２の電極との間に印加される所定のパルス電圧に応じて、その状態変化材料の順方向における抵抗値が増加／減少する可変抵抗特性を示す。
【００１８】
上記電気素子では、電気素子が「ダイオード特性」を有しているので、別にダイオード素子を用いることなく電流の向きを規定することができる。さらに電気素子が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶素子として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。また、ダイオードが設けられていないので、状態変化材料に印加するパルス電圧の極性が制限されない。よって、状態変化材料に「＋」，「−」の両方の極性のパルス電圧を印加することができる。このようなパルス印加方法（パルス電圧の極性によって抵抗値を変化させる方法）では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い。つまり、記憶／リセットに要する時間を短縮することができる。
【００１９】
好ましくは、上記第１の電極の仕事関数は、上記第２の電極の仕事関数と異なる。
【００２０】
上記電気素子では、第１の電極の仕事関数と第２の電極の仕事関数とが互いに異なる場合、状態変化材料はダイオード特性および可変抵抗特性を示すことがわかった。したがって、第１の電極の仕事関数と第２の電極の仕事関数とが互いに異なるようにすれば、状態変化材料が「ダイオード特性」および「可変抵抗特性」を示す電気素子を構成することができる。
【００２１】
好ましくは、上記第１の電極の仕事関数は、上記第２の電極の仕事関数よりも小さい。上記状態変化材料は、上記第１の電極から上記第２の電極へ向かう方向を順方向とするダイオード特性を示す。
【００２２】
好ましくは、上記第１の電極の仕事関数は、上記第２の電極の仕事関数よりも大きい。上記状態変化材料は、上記第２の電極から上記第１の電極へ向かう方向を順方向とするダイオード特性を示す。
【００２３】
好ましくは、上記状態変化材料は、上記第２の電極に対して上記第１の電極が正になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が減少する。また上記状態変化材料は、上記第２の電極に対して上記第１の電極が負になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が増加する。
【００２４】
好ましくは、上記状態変化材料は、上記第２の電極に対して上記第１の電極が正になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が減少する。また、上記状態変化材料は、上記第２の電極に対して上記第１の電極が負になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が増加する。
【００２５】
好ましくは、上記状態変化材料は、上記第２の電極に対して上記第１の電極が正になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が増加する。上記状態変化材料は、上記第２の電極に対して上記第１の電極が負になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が減少する。
【００２６】
好ましくは、上記状態変化材料は、上記第２の電極に対して上記第１の電極が正になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が増加する。また、上記状態変化材料は、上記第２の電極に対して上記第１の電極が負になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が減少する。
【００２７】
好ましくは、上記状態変化材料の結晶性は、不均一である。
【００２８】
上記電気素子では、状態変化材料の結晶性が不均一である場合、状態変化材料はダイオード特性および可変抵抗特性を示すことがわかった。したがって、状態変化材料の結晶性を不均一にすれば、状態変化材料が「ダイオード特性」および「可変抵抗特性」を示す電気素子を構成することができる。
【００２９】
好ましくは、上記状態変化材料の結晶性は、上記逆方向に向かって均一性が減少する。上記順方向は、上記第１の電極から上記第２の電極へ向かう方向である。
【００３０】
好ましくは、上記状態変化材料は、上記第２の電極に対して上記第１の電極が正になる初期化パルス電圧が印加される。上記状態変化材料は、上記第２の電極に対して上記第１の電極が正になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が減少する。上記状態変化材料は、上記第２の電極に対して上記第１の電極が負になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が増加する。
【００３１】
好ましくは、上記状態変化材料は、上記第２の電極に対して上記第１の電極が負になる初期化パルス電圧が印加される。上記状態変化材料は、上記第２の電極に対して上記第１の電極が正になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が増加する。上記状態変化材料は、上記第２の電極に対して上記第１の電極が負になるパルス電圧が印加されると、その状態変化材料の順方向における抵抗値が減少する。
【００３２】
好ましくは、上記電気素子は、上記第１の電極と上記第２の電極との間に所定のパルス電圧が印加されて順方向における抵抗値を変化することによって、１ビットあるいは多ビットの情報を記憶する。
【００３３】
上記電気素子では、従来と比較すると、記憶時／リセット時に印加するパルス電圧のパルス幅が短いので、記憶／リセットに要する時間を短縮することができる。
【００３４】
好ましくは、上記電気素子は、上記第１の電極と上記第２の電極との間に所定の電圧が印加されて上記状態変化材料の抵抗値に応じた電流が順方向に流れることによって、１ビットあるいは多ビットの情報を読み出す。
【００３５】
上記電気素子では、電気素子が「ダイオード特性」を有しているので、別にダイオード素子を用いることなく電流の向きを規定することができる。これにより、例えば、１Ｒ１Ｄ型不揮発性記憶素子として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。
【００３６】
この発明のもう１つの局面に従うと、メモリ装置は、上記電気素子を複数個備える。上記複数の電気素子は、マトリックス状に配置されている。メモリ装置は、さらに、複数のワード線と、ワード線駆動部と、複数のビット線と、ビット線駆動部とを備える。ワード線駆動部は、上記複数のワード線に所定の電圧を印加する。ビット線駆動部は、上記複数のビット線に所定の電圧を印加する。上記複数の電気素子の各々は、上記第１の電極が上記複数のワード線のうちいずれか一本に接続され、上記第２の電極が上記複数のビット線のうちいずれか一本に接続される。
【００３７】
上記メモリ装置では、電気素子が「ダイオード特性」を有しているので、あるワード線から別のワード線に電流が流れることはない。このように、ダイオード素子を別に設けることなく、メモリ装置を構成することができる。
【００３８】
好ましくは、上記複数の電気素子のうちいずれか１つに情報を記憶するときには、上記ワード線駆動部は、上記複数のワード線のうち上記情報を記憶しようとする電気素子が接続されたワード線に第１のパルス電圧を印加する。上記ビット線駆動部は、上記複数のビット線のうち上記情報を記憶しようとする電気素子が接続されたビット線に第２のパルス電圧を印加する。
【００３９】
上記メモリ装置では、情報を記憶したい電気素子には所定のパルス電圧が印加されるが、他の電気素子には所定のパルス電圧が印加されない。これにより、情報を記憶したい電気素子の抵抗状態のみを変化させることができる。つまり、任意の電気素子を選択して、その選択した電気素子に情報を記憶することができる。
【００４０】
好ましくは、上記複数の電気素子のうちいずれか１つに記憶された情報を再生するときには、上記ワード線駆動部は、上記複数のワード線のうち上記情報を読み出そうとする電気素子が接続されたワード線に再生電圧を印加する。上記ビット線駆動部は、上記複数のビット線のうち上記情報を読み出そうとする電気素子が接続されていないビット線（すなわち、上記情報を読み出そうとする電気素子が接続されているビット線を除いた残りのビット線）に上記再生電圧を印加する。
【００４１】
上記メモリ装置では、情報を読み出したい電気素子では順方向に電流が流れるが、他の電気素子では順方向に電流が流れない。これにより、情報を読み出したい電気素子に流れる電流のみを読み取ることができる。つまり、任意の電気素子を選択して、その選択した電気素子に記憶された情報を読み出すことができる。
【００４２】
この発明のさらにもう１つの局面に従うと、半導体集積回路は、上記メモリ装置と、所定の演算を行う論理回路とを備える。上記論理回路は、記憶モードおよび再生モードを有する。論理回路は、上記記憶モードのときには、ビットデータを上記メモリ装置に記憶する。論理回路は、上記再生モードのときには、上記メモリ装置に記憶されたビットデータを読み出す。
【００４３】
この発明のさらにもう１つの局面に従うと、半導体集積回路は、上記メモリ装置と、プログラム実行モードとプログラム書換モードとを有するプロセッサとを備える。上記プロセッサは、上記プログラム実行モードでは、上記メモリ装置に記憶されたプログラムに従って動作する。プロセッサは、上記プログラム書換モードでは、上記メモリ装置に記憶されたプログラムを外部から入力した別の新たなプログラムに書き換える。
【００４４】
好ましくは、上記状態変化材料は、スピネル構造を有する金属酸化物である。
【００４５】
好ましくは、上記状態変化材料は、金属が添加された酸化物強誘電体である。
【００４６】
好ましくは、上記酸化物強誘電体は、イルメナイト構造を有する。
【００４７】
好ましくは、上記状態変化材料は、ペロブスカイト構造を有する金属酸化物である。
【００４８】
好ましくは、上記金属酸化物は、ＣＭＲ（Colossal Magneto-Resistance：巨大磁気抵抗）特性あるいは高温超伝導特性のうち少なくとも１つの特性を有する材料である。
【００４９】
好ましくは、上記状態変化材料は、アルカリ金属およびアルカリ土類金属を含まない。
【００５０】
好ましくは、上記第２の電極は、基板の上に形成される下部電極である。上記状態変化材料は、上記下部電極の上に形成される。上記第１の電極は、上記状態変化材料の上に形成される。上記状態変化材料のうち上記上部電極と上記下部電極とに挟まれた可変領域は、ダイオード特性と可変抵抗特性とを有する。上記可変領域は、上記上部電極および上記下部電極のうちいずれか一方から他方へ向かう方向を順方向とし他方を逆方向とするダイオード特性を示し、順方向において、その順方向の逆向きである逆方向よりも十分な電流が流れる。上記可変領域は、上記上部電極と上記下部電極との間に印加される所定のパルス電圧に応じて、その可変領域の順方向における抵抗値が増加／減少する可変抵抗特性を示す。
【００５１】
好ましくは、上記上部電極の仕事関数は、上記下部電極の仕事関数よりも小さい。上記可変領域は、上記上部電極から上記下部電極へ向かう方向を順方向とするダイオード特性を示す。上記可変領域は、上記下部電極に対して上記上部電極が正になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が減少する。上記可変領域は、上記下部電極に対して上記上部電極が負になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が増加する。
【００５２】
好ましくは、上記上部電極の仕事関数は、上記下部電極の仕事関数よりも大きい。上記可変領域は、上記下部電極から上記上部電極へ向かう方向を順方向とするダイオード特性を示す。上記可変領域は、上記下部電極に対して上記上部電極が正になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が減少する。上記可変領域は、上記下部電極に対して上記上部電極が負になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が増加する。
【００５３】
好ましくは、上記上部電極の仕事関数は、上記下部電極の仕事関数よりも小さい。上記可変領域は、上記上部電極から上記下部電極へ向かう方向を順方向とするダイオード特性を示す。上記可変領域は、上記下部電極に対して上記上部電極が正になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が増加する。上記可変領域は、上記下部電極に対して上記上部電極が負になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が減少する。
【００５４】
好ましくは、上記上部電極の仕事関数は、上記下部電極の仕事関数よりも大きい。上記可変領域は、上記下部電極から上記上部電極へ向かう方向を順方向とするダイオード特性を示す。上記可変領域は、上記下部電極に対して上記上部電極が正になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が増加する。上記可変領域は、上記下部電極に対して上記上部電極が負になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が減少する。
【００５５】
好ましくは、上記状態変化材料の結晶性は、上記順方向および上記逆方向のうちいずれか一方に向かって均一性が減少する。上記可変領域は、上記上部電極から上記下部電極へ向かう方向を順方向とするダイオード特性を示す。上記可変領域は、上記下部電極に対して上記上部電極が正になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が減少する。上記可変領域は、上記下部電極に対して上記上部電極が負になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が増加する。
【００５６】
好ましくは、上記状態変化材料の結晶性は、上記順方向および上記逆方向のうちいずれか一方に向かって均一性が減少する。上記可変領域は、上記上部電極から上記下部電極へ向かう方向を順方向とするダイオード特性を示す。上記可変領域は、上記下部電極に対して上記上部電極が正になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が増加する。上記可変領域は、上記下部電極に対して上記上部電極が負になるパルス電圧が印加されると、その可変領域の順方向における抵抗値が減少する。
【００５７】
好ましくは、上記上部電極は、第１の上部電極である。上記可変領域は、第１の可変領域である。上記電気素子は、さらに、上記状態変化材料の上に形成される第２の上部電極を備える。上記状態変化材料のうち上記第２の上部電極と上記下部電極とに挟まれた第２の可変領域は、ダイオード特性と可変抵抗特性とを有する。上記第２の可変抵抗領域は、上記第２の上部電極および上記下部電極のうちいずれか一方から他方へ向かう方向を順方向とし他方を逆方向とするダイオード特性を示し、順方向において、その順方向の逆向きである逆方向よりも十分な電流が流れる。上記第２の可変領域は、上記第２の上部電極と上記下部電極との間に印加される所定のパルス電圧に応じて、その第２の可変領域の順方向における抵抗値が増加／減少する可変抵抗特性を示す。
【００５８】
上記電気素子では、電流が流れる向きが規定されているので、第１の上部電極から下部電極を介して第２の上部電極に電流が流れることはない。このように、ダイオードを別に形成することなく、電気素子を構成することができる。
【００５９】
好ましくは、上記電気素子は、さらに、電圧駆動部を備える。電圧駆動部は、上記第２の電極に対して上記第１の電極が正になるパルス電圧を印加して上記状態変化材料の順方向における抵抗値を減少させる。電圧駆動部は、上記第２の電極に対して上記第１の電極が負になるパルス電圧を印加して上記状態変化材料の順方向における抵抗値を増加させる。
【００６０】
好ましくは、上記電気素子は、さらに、電圧駆動部を備える。電圧駆動部は、上記第２の電極に対して上記第１の電極が正になるパルス電圧を印加して上記状態変化材料の順方向における抵抗値を増加させる。電圧駆動部は、上記第２の電極に対して上記第１の電極が負になるパルス電圧を印加して上記状態変化材料の順方向における抵抗値を減少させる。
【００６１】
好ましくは、上記電気素子は、さらに、電圧駆動部を備える。電圧駆動部は、上記第２の電極に対して上記第１の電極が正になる測定電圧を印加して上記状態変化材料の順方向における抵抗値を測定する。
【００６２】
好ましくは、上記電気素子は、さらに、電圧駆動部を備える。電圧駆動部は、上記第２の電極に対して上記第１の電極が負になる測定電圧を印加して上記状態変化材料の順方向における抵抗値を測定する。
【００６３】
好ましくは、上記複数の電気素子の各々は、ダイオード素子を含まない。
【００６４】
この発明のさらにもう１つの局面に従うと、メモリ装置は、第１電極層と、状態変化層と、第２電極層とを備える。第１電極層は、互いに平行に延びる複数のビット線を含む。状態変化層は、上記第１電極層の上に形成され、かつ、上記電気素子を複数個含む。第２電極層は、上記状態変化層の上に形成され、かつ、互いに平行に延びる複数のワード線を含む。上記複数のワード線と上記複数のビット線とは、上記状態変化層を挟んで互いに交差している。上記複数の電気素子の各々は、上記複数のワード線のうちいずれか１つと上記複数のビット線のうちいずれか１つとが交差する位置において、そのワード線とそのビット線との間に形成される。上記複数の電気素子の各々は、上記第１の電極がそのワード線に接続され、かつ、上記第２の電極がそのビット線に接続される。
【００６５】
上記メモリ装置では、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。また、電気素子が「ダイオード特性」を有しているので、処理対象の電気素子に隣接する電気素子の抵抗値が低くても、その隣接する電気素子には余計な電流が流れない。これにより、処理対象の電気素子の抵抗値を正確に判別することができる。
【００６６】
この発明のさらにもう１つの局面に従うと、メモリ装置は、第１電極層と、状態変化層と、第２電極層とを備える。第１の電極層は、互いに平行に延びる複数の第１の電極線を含む。状態変化層は、上記第１電極層の上に形成され、かつ、ダイオード特性と可変抵抗特性とを示す複数の状態変化体を含む。第２電極層は、上記状態変化層の上に形成され、かつ、互いに平行に延びる複数の第２の電極線を含む。上記複数の第１の電極線と上記複数の第２の電極線とは、上記状態変化層を挟んで互いに交差している。上記複数の状態変化体の各々は、上記複数の第１の電極線のうちいずれか１つと上記複数の第２の電極線のうちいずれか１つとが交差する位置において、その第１の電極線とその第２の電極線との間に形成される。上記複数の状態変化体の各々は、その第１の電極線およびその第２の電極線のうちいずれか一方から他方へ向かう方向を順方向とし他方を逆方向とするダイオード特性を示し、順方向において、その順方向の逆向きである逆方向よりも十分な電流が流れる。上記複数の状態変化体の各々は、その第１の電極線とその第２の電極線との間に印加される所定のパルス電圧に応じて、その状態変化体の順方向における抵抗値が増加／減少する可変抵抗特性を示す。
【００６７】
上記メモリ装置では、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。また、状態変化体が「ダイオード特性」を有しているので、処理対象の状態変化体に隣接する状態変化体の抵抗値が低くても、その隣接する状態変化体には余計な電流が流れない。これにより、処理対象の状態変化体の抵抗値を正確に判別することができる。
【００６８】
この発明のさらにもう１つの局面に従うと、メモリ装置は、第１電極層と、状態変化層と、第２電極層とを備える。第１電極層は、互いに平行に延びる複数の第１の電極線を含む。状態変化層は、上記第１電極層の上に形成され、かつ、ダイオード特性と可変抵抗特性とを示す状態変化材料からなる。第２電極層は、上記状態変化層の上に形成され、かつ、互いに平行に延びる複数の第２の電極線を含む。上記複数の第１の電極線と上記複数の第２の電極線とは、上記状態変化層を挟んで互いに交差している。上記複数の状態変化層のうち、上記複数の第１の電極線のうちいずれか１つと上記複数の第２の電極線のうちいずれか１つとの間に挟まれた可変領域は、その第１の電極線およびその第２の電極線のうちいずれか一方から他方へ向かう方向を順方向とし他方を逆方向とするダイオード特性を示し、順方向において、その順方向の逆向きである逆方向よりも十分な電流が流れる。上記可変領域は、その第１の電極線とその第２の電極線との間に印加される所定のパルス電圧に応じて、その領域の順方向における抵抗値が増加／減少する可変抵抗特性を示す。
【００６９】
上記メモリ装置では、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。また、状態変化層が「ダイオード特性」を有しているので、処理対象の可変領域に隣接する可変領域の抵抗値が低くても、その隣接する可変領域には余計な電流が流れない。これにより、処理対象の可変領域の抵抗値を正確に判別することができる。
【発明の効果】
【００７０】
以上のように、電気素子が「ダイオード特性」を有しているので、別にダイオード素子を用いることなく電流の向きを規定することができる。さらに電気素子が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶素子として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。また、パルス電圧の極性によって抵抗値を変化させる方法では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い。つまり、記憶／リセットに要する時間を短縮することができる。
【発明を実施するための最良の形態】
【００７１】
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
（電気素子の基本構成および基本特性）
まず、本発明の実施形態において用いられる電気素子の基本構成および基本特性について説明する。
【００７２】
電気素子の基本構成を図１に示す。電気素子では、基板４上に下部電極３が形成され、下部電極３上に状態変化材料２が形成され、状態変化材料２上に上部電極１が形成される。電源５は、上部電極１および下部電極３間に所定の電圧を印加する。
【００７３】
本発明の電気素子に用いられる状態変化材料２は、順方向には電流が流れやすいが逆方向には電流が流れにくい特性（ダイオード特性）と、所定のパルス電圧が印加されることによって抵抗値が増加／減少する特性（可変抵抗特性）とを示す。状態変化材料２は、スピネル構造の金属酸化物材料，イルメナイト構造の金属が添加された酸化物強誘電体，ＣＭＲ特性および高温超伝導特性のうち少なくとも１つの特性を有するペロブスカイト構造の材料であり、具体的には、CoFe2O4，CuFe2O4，NiCr2O4，Fe3O4，Cr-SrTiO3，Sr-LiNbO3，Mg-LiNbO3，Pr(1-X)CaXMnO3(0<X<0.5)，LaSrMnO3，GdBaCoXOY(0<X<2, 0<Y<7)等である。
【００７４】
次に、上記特性（可変抵抗特性およびダイオード特性）を示す状態変化材料２を実現する方法について説明する。
【００７５】
（実施例１）
上記特性（可変抵抗特性およびダイオード特性）を有する状態変化材料２を実現するために、互いに仕事関数が異なる２つの材料を図１に示した上部電極１および下部電極３として用いて電気素子を構成した。以下に、その理由について説明する。
【００７６】
＜実験対象＞
ここでは、次の３種類の電気素子に対して実験を行った。
試料（Ａ）：上部電極１の仕事関数が下部電極３の仕事関数よりも小さい電気素子。
試料（Ｂ）：上部電極１の仕事関数が下部電極３の仕事関数よりも大きい電気素子。
試料（Ｃ）：上部電極１の仕事関数と下部電極３の仕事関数とが等しい電気素子。
【００７７】
なお、試料（Ａ）〜試料（Ｃ）を形成した後に、上部電極１が下部電極３に対して「＋」になるパルス電圧（電圧値：＋３Ｖ，パルス幅：１０μsec（マイクロセカンド））を印加することによって、形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値を初期の抵抗値として設定した（この初期化は、特願2003-421374等に記載の方法と同様の方法により行った）。
【００７８】
＜実験内容＞
本実施例では、試料（Ａ）〜試料（Ｃ）の各々に対して次のような実験を行った。
【００７９】
〔実験１〕
上部電極１が下部電極３に対して「＋」になるパルス電圧（以下、「パルス電圧（＋極性）」と記す。）と上部電極１が下部電極３に対して「−」になるパルス電圧（以下、「パルス電圧（−極性）」と記す。）とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の抵抗値を測定するために、上部電極１が下部電極３に対して「＋」になる電圧（以下、「測定電圧（＋極性）」と記す。）を印加する。
【００８０】
〔実験２〕
「パルス電圧（＋極性）」と「パルス電圧（−極性）」とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の抵抗値を測定するために、上部電極１が下部電極３に対して「−」になる電圧（以下、「測定電圧（−極性）」と記す。）を印加する。
【００８１】
〔実験３〕
「パルス電圧（＋極性）」と「パルス電圧（−極性）」とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の電流−電圧特性を測定する。
【００８２】
なお、ここでは、
パルス電圧（＋極性）：電圧値「＋３Ｖ」，パルス幅「５０nsec」
パルス電圧（−極性）：電圧値「−３Ｖ」，パルス幅「５０nsec」
測定電圧（＋極性）：電圧値「＋０．５Ｖ」
測定電圧（−極性）：電圧値「−０．５Ｖ」
とした。
【００８３】
＜試料（Ａ）に対する実験＞
まず、試料（Ａ）に対する実験について図３（Ａ），図３（Ｂ），図４（Ａ），図４（Ｂ）を参照しつつ説明する。なお、図３（Ａ），図３（Ｂ）において、縦軸は、測定値Ｒを初期化直後の抵抗値Ｒ０によって規格化した値を示す（図６，図８（Ａ），図８（Ｂ），図９においても同様）。
【００８４】
〔用いた材料〕
上部電極１：Ag（膜厚約０．２μｍ，仕事関数４．３eV(=electron volt)）
状態変化材料２：CuFe2O4（膜厚約０．１μｍ）
下部電極３：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
〔実験１の結果〕
試料（Ａ）に対して実験１を行った。その実験結果を図３（Ａ）に示す。測定値は、パルス電圧（＋極性）が印加された後では高抵抗状態（抵抗値が他方の状態に比べて高い状態）から低抵抗状態（抵抗値が他方の状態に比べて低い状態）へと変化し、パルス電圧（−極性）が印加された後では低抵抗状態から高抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
【００８５】
〔実験２の結果〕
また、試料（Ａ）に対して実験２を行った。その実験結果を図３（Ｂ）に示す。測定値は、パルス電圧（＋極性）を印加した後でも、低抵抗状態には変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、下部電極３から上部電極１へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）は常に高抵抗状態であることがわかった。
【００８６】
〔実験３の結果〕
また、試料（Ａ）に対して実験３を行った。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性を図４（Ａ）に示す。図４（Ａ）のように、パルス電圧（＋極性）を印加した後では、測定電圧（＋極性）を印加するとその測定電圧（＋極性）の絶対値が大きくなるのに従って流れる電流値は増加し、電流が流れやすいことがわかった。一方、測定電圧（−極性）を印加するとその測定電圧（−極性）の絶対値を大きくしても流れる電流値は増加せず、実験を行った範囲では流れる電流の絶対値は２０μＡ以下であり、電流が流れにくい結果となった。このように、パルス電圧（＋極性）を印加した後では、上部電極１から下部電極３へ向かう方向へは電流（状態変化材料２を流れる電流）が流れやすく、下部電極３から上部電極１へ向かう方向へは電流が流れにくくなることがわかった。
【００８７】
一方、パルス電圧（−極性）を印加した後に測定された電流−電圧特性を図４（Ｂ）に示す。図４（Ｂ）のように、パルス電圧（−極性）を印加した後では、測定電圧（＋極性）を印加したときでも電流が流れにくくなった。このように、パルス電圧（−極性）を印加した後では、パルス電圧（＋極性）を印加した後と比較すると、上部電極１から下部電極３へ向かう方向へ電流が流れにくくなることがわかった。すなわち、試料（Ａ）は上部電極１から下部電極３へ向かう順方向に電圧を印加すると、流れる電流が指数関数的に増大するが（図４（Ａ）では横軸の右方向）、下部電極３から上部電極１へ向かう逆方向に電圧を印加しても電流がほとんど流れない（図４（Ａ）では横軸の左方向）。換言すると、上部電極１から下部電極３へ向かう順方向において、下部電極３から上部電極１へ向かう逆方向よりも十分に大きな電流が流れるという、一方向にのみ電流が流れる整流作用を有するダイオード特性を示すことがわかった。
【００８８】
〔検証結果〕
以上の実験により、試料（Ａ）は、次のような特性を示すことがわかった。
（１）上部電極１から下部電極３へ向かう方向を順方向とし、下部電極３から上部電極１へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、パルス電圧（＋極性）が印加されると減少し、パルス電圧（−極性）が印加されると増加する。
【００８９】
＜試料（Ｂ）に対する実験＞
次に、試料（Ｂ）に対する測定結果について図３（Ａ），図３（Ｂ），図５（Ａ），図５（Ｂ）を参照しつつ説明する。
【００９０】
＜用いた材料＞
上部電極１：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
状態変化材料２：CuFe2O4（膜厚約０．１μｍ）
下部電極３：Ti（膜厚約０．２μｍ，仕事関数４．３eV）
＜実験結果＞
〔実験１の結果〕
試料（Ｂ）に対して実験１を行った。その実験結果は、図３（Ｂ）のようになった。測定値は、パルス電圧（＋極性）を印加した後でもパルス電圧（−極性）を印加した後でも、低抵抗状態に変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）は常に高抵抗状態であることがわかった。
【００９１】
〔実験２の結果〕
また、試料（Ｂ）に対して実験２を行った。その実験結果は、図３（Ａ）のようになった。測定値は、パルス電圧（＋極性）が印加された後では高抵抗状態（抵抗値が他方の状態に比べて高い状態）から低抵抗状態（抵抗値が他方の状態に比べて低い状態）へと変化し、パルス電圧（−極性）が印加された後では低抵抗状態から高抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、下部電極３から上部電極１へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
【００９２】
〔実験３の結果〕
また、試料（Ｂ）に対して実験３を行った。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性を図５（Ａ）に示す。図５（Ａ）のように、パルス電圧（＋極性）を印加した後では、測定電圧（＋極性）を印加したときには電流が流れにくく、測定電圧（−極性）を印加したときには電流が流れやすい結果となった。このように、パルス電圧（＋極性）を印加した後では、上部電極１から下部電極３へ向かう方向へは電流（状態変化材料２を流れる電流）が流れにくく、下部電極３から上部電極１へ向かう方向へは電流が流れやすくなることがわかった。
【００９３】
一方、パルス電圧（−極性）を印加した後に測定された電流−電圧特性を図５（Ｂ）に示す。図５（Ｂ）のように、パルス電圧（−極性）を印加した後では、測定電圧（−極性）を印加したときでも電流が流れにくくなった。このように、パルス電圧（−極性）を印加した後では、パルス電圧（＋極性）を印加した後と比較すると下部電極３から上部電極１へ向かう方向へ電流が流れにくくなることがわかった。
【００９４】
〔検証結果〕
以上の実験により、試料（Ｂ）は、次のような特性を示すことがわかった。
（１）下部電極３から上部電極１へ向かう方向を順方向とし、上部電極１から下部電極３へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、パルス電圧（＋極性）が印加される減少し、パルス電圧（−極性）が印加されると増加する。
【００９５】
＜試料（Ｃ）に対する実験＞
次に、試料（Ｃ）に対する実験結果について図６，図７（Ａ），図７（Ｂ）を参照しつつ説明する。
【００９６】
＜用いた材料＞
上部電極１：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
状態変化材料２：CuFe2O4（膜厚約０．１μｍ）
下部電極３：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
＜実験結果＞
〔実験１の結果〕
試料（Ｃ）に対して実験１を行った。その実験結果は図６のようになった。測定値は、パルス電圧（＋極性）が印加された後では高抵抗状態から低抵抗状態へと変化し、パルス電圧（−極性）が印加された後では低抵抗状態から高抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少した。
【００９７】
〔実験２の結果〕
また、試料（Ｃ）に対して実験２を行った。その実験結果は図６のようになった。このように、印加されるパルス電圧に応じて、下部電極３から上部電極１へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少した。
【００９８】
〔実験３の結果〕
また、試料（Ｃ）に対して実験３を行った。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性を図７（Ａ）に示し、パルス電圧（−極性）を印加した後に測定された電流−電圧特性を図７（Ｂ）に示す。図７（Ａ）と図７（Ｂ）とを比較すると、パルス電圧（＋極性）を印加した後の方がパルス電圧（−極性）を印加した後よりも電流が流れやすい（状態変化材料２の抵抗値が小さい）ことがわかった。
【００９９】
〔検証結果〕
以上の実験により、試料（Ｃ）は、次のような特性を示すことがわかった。
（１）パルス電圧（＋極性）が印加されると抵抗値が減少し、パルス電圧（−極性）が印加されると抵抗値が増加する特性（可変抵抗特性）。
【０１００】
＜まとめ＞
試料（Ａ）では、上部電極１の仕事関数は、下部電極３の仕事関数よりも小さい。一方、試料（Ｂ）では、上部電極１の仕事関数は、下部電極３の仕事関数よりも大きい。試料Ａ〜試料Ｃの実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）仕事関数の小さい電極から仕事関数の大きい電極へ向かう方向を順方向とし、仕事関数の大きい電極から仕事関数の小さい電極へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると減少し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると増加する。
【０１０１】
また、試料（Ａ）〜試料（Ｃ）では、上部電極１が下部電極３に対して「＋」になるパルス電圧を各々の試料を形成した後に印加することによって、状態変化材料２の抵抗値を形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に初期化した。しかし、試料（Ａ）〜（Ｃ）の中には、上部電極１が下部電極３に対して「−」になるパルス電圧（電圧値：−３Ｖ，パルス幅１０μsec）を各々の試料を形成した後に印加することによって、状態変化材料２の抵抗値を形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に設定したものもあった（このような試料（Ａ）〜試料（Ｃ）を試料（Ａ’），試料（Ｂ’），試料（Ｃ’）とする）。
【０１０２】
試料（Ａ）〜試料（Ｃ）と同様の実験（実験１〜実験３）を試料（Ａ’）〜試料（Ｃ’）に対して行った。
【０１０３】
＜試料（Ａ’）に対する実験＞
試料（Ａ’）に対する実験について図８（Ａ），図８（Ｂ），図４（Ａ），図４（Ｂ）を参照しつつ説明する。
【０１０４】
〔実験１の結果〕
試料（Ａ’）に対する実験１の結果は、図８（Ａ）のようになった。測定値は、パルス電圧（＋極性）が印加された後では低抵抗状態から高抵抗状態へと変化し、パルス電圧（−極性）が印加された後では高抵抗状態から低抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
【０１０５】
〔実験２の結果〕
試料（Ａ’）に対する実験２の結果は、図８（Ｂ）のようになった。測定値は、パルス電圧（−極性）を印加した後でも、低抵抗状態に変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、下部電極３から上部電極１へ向かう方向に対する抵抗値は常に高抵抗状態であることがわかった。
【０１０６】
〔実験３の結果〕
試料（Ａ’）に対する実験３の結果について述べる。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性は図４（Ｂ）のようになった。また、パルス電圧（−極性）を印加した後に測定された電流−電圧特性は図４（Ａ）のようになった。
【０１０７】
＜試料（Ｂ’）に対する実験＞
試料（Ｂ’）に対する実験について図８（Ａ），図８（Ｂ），図５（Ａ），図５（Ｂ）を参照しつつ説明する。
【０１０８】
〔実験１の結果〕
試料（Ｂ’）に対する実験１の結果は、図８（Ｂ）のようになった。このように、印加されるパルス電圧にかかわらず、上部電極１から下部電極３へ向かう方向に対する抵抗値は、常に高抵抗状態であることがわかった。
【０１０９】
〔実験２の結果〕
試料（Ｂ’）に対する実験２の結果は、図８（Ａ）のようになった。このように、印加されるパルス電圧に応じて、下部電極３から上部電極１へ向かう方向に対する抵抗値が増加／減少することがわかった。
【０１１０】
〔実験３の結果〕
試料（Ｂ’）に対する実験３の結果について述べる。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性は、図５（Ｂ）のようになった。また、パルス電圧（−極性）を印加した後に測定された電流−電圧特性は、図５（Ａ）のようになった。
【０１１１】
＜試料（Ｃ’）に対する実験＞
〔実験１，実験２の結果〕
また、試料（Ｃ’）の実験１，実験２の結果は図９のようになった。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値および下部電極３から上部電極１へ向かう方向に対する抵抗値のどちらも増加／減少することがわかった。
【０１１２】
〔実験３の結果〕
試料（Ｃ’）の実験３の結果について述べる。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性は、図７（Ｂ）のようになった。また、パルス電圧（−極性）を印加した後に測定された電流−電圧特性は、図７（Ａ）のようになった。
【０１１３】
＜まとめ＞
つまり、試料（Ａ’）〜試料（Ｃ’）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）仕事関数の小さい電極から仕事関数の大きい電極へ向かう方向を順方向とし、仕事関数の大きい電極から仕事関数の小さい電極へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると増加し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると減少する。
【０１１４】
以上の試料（試料（Ａ）〜試料（Ｃ），試料（Ａ’）〜試料（Ｃ’））の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）上部電極１の仕事関数と下部電極２の仕事関数とが互いに異なる場合、一方の電極から他方の電極へ向かう方向（第１の方向）を順方向とし第２の方向（第１の方向に対して逆向き）を逆方向とするダイオード特性。
（２）所定のパルス電圧が印加されると、ダイオード特性の順方向に対する抵抗値が増加／減少する特性（可変抵抗特性）。
【０１１５】
また、抵抗値を変化させるために印加するパルス電圧に関しては、従来のパルス電圧のパルス幅（１μsec以上）よりも本実施例におけるパルス電圧のパルス幅（５０nsec）の方が短いことが確認できた。
【０１１６】
以上のような特性を確認することができたので、互いに仕事関数が異なる２つの材料を図１に示した上部電極１および下部電極３として用いて電気素子を構成した。
【０１１７】
（実施例２）
また、上記特性（可変抵抗特性およびダイオード特性）を有する状態変化材料を実現するために、結晶性が不均一である状態変化材料２を用いて図１の電気素子を構成した。その理由について説明する。
【０１１８】
＜状態変化材料２の結晶性＞
〔状態変化材料の形成方法１〕
下部電極３を形成した基板４の温度を状態変化材料２の結晶化温度付近（例えば、CuFe2O4では約600℃付近）まで上げて状態変化材料２を形成した。このように形成された状態変化材料２に対してＸ線回折を行い結晶構造の歪みを調査したところ、その状態変化材料２は、結晶格子面間隔Ｄを示す位置に鋭い分布を有する回折ピーク（強度の大きい回折ピーク）を有していることがわかった。つまり、このように形成された状態変化材料２の結晶性は、基本的に、膜厚方向で均一になることがわかった。
【０１１９】
〔状態変化材料の形成方法２〕
一方、下部電極３を形成した基板４の温度を状態変化材料２の結晶化温度付近まで上げずに状態変化材料２を形成した。このように形成された状態変化材料２に対してＸ線回折を行い結晶構造の歪みを調査したところ、その状態変化材料２は、結晶構造の面間隔がバラツキを有している（強度の小さいブロードな回折ピークを有している）ことがわかった。つまり、このように形成された状態変化材料２には、結晶構造の歪が発生していることがわかった。
【０１２０】
〔状態変化材料の形成方法３〕
そこで、下部電極３を形成した基板４の温度を600℃位から徐々に低下させながら状態変化材料２を形成し、さらに状態変化材料２上に上部電極１を形成した。このように形成された状態変化材料２に透過電子顕微鏡による電子線回折を行うと、下部電極３近傍の状態変化材料２では結晶性の良い状態を示す電子線回折図形（ある周期での斑点模様）が観測され、上部電極１近傍の状態変化材料２では結晶性の悪い状態（アモルファスに近い状態）を示す電子線回折図形（ハローパターン）が観察された。つまり、下部電極２近傍の状態変化材料２では、結晶格子面間隔がほぼ均一な数値を示しており、結晶構造の歪の少ない結晶性の良い状態となっている。一方、上部電極１近傍の状態変化材料２では、結晶格子面間隔が下部電極３近傍と比較するとバラツキを持った分布を有しており、結晶構造の歪みが多くなった結晶性の悪い状態となっていることがわかった。
【０１２１】
さらに、この状態変化材料２に対して透過電子顕微鏡による断面ＴＥＭ観察を行って状態変化材料２の結晶粒径を測定した結果、下部電極３近傍の状態変化材料２の結晶粒径は、上部電極１近傍の状態変化材料２の結晶粒径の２倍以上の値を示していた。このように、下部電極３近傍の状態変化材料２の結晶性の方が上部電極１近傍の状態変化材料２の結晶性よりも良いことが確認できた。
【０１２２】
以上より、下部電極３を形成した基板４の温度を600℃位から徐々に低下させながら状態変化材料２を形成すれば、下部電極３近傍においては結晶性が良いが上部電極１近傍においては結晶性が悪いといった結晶性が不均一な状態変化材料２（すなわち下部電極３から上部電極１に向かって結晶性の均一性が減少する状態変化材料２）を形成できることがわかった。
【０１２３】
＜試料（Ｄ）に対する実験＞
上記〔状態変化材料の形成方法３〕に従って、下部電極３上に状態変化材料２を形成しさらに状態変化材料２上に上部電極１を形成して「試料（Ｄ）」を作成した。
【０１２４】
〔試料（Ｄ）〕
上部電極１：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
状態変化材料２：CuFe2O4（膜厚約０．１μｍ）
下部電極３：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
なお、試料（Ｄ）を形成した後、上部電極１が下部電極３に対して「＋」になるパルス電圧（電圧値：＋３Ｖ，パルス幅：１０μsec）を試料（Ｄ）に印加することによって、形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に初期化した。
【０１２５】
〔実験１〜実験３〕
次に、この試料（Ｄ）に対して実施例１と同様の実験（実験１〜実験３）を行ったところ、実施例１の試料（Ａ）と同様の実験結果（図３（Ａ），図３（Ｂ），図４（Ａ），図４（Ｂ））になった。試料（Ｄ）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）結晶性の悪い領域から結晶性の良い領域へ向かう方向を順方向とし、結晶性の良い領域から結晶性の悪い領域へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると減少し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると増加する。
【０１２６】
また、試料（Ｄ）の中には、形成後に、上部電極１が下部電極３に対して「−」になるパルス電圧（電圧値：−３Ｖ，パルス幅１０μsec）を印加することによって、形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に初期化したものもあった（このような試料（Ｄ）を試料（Ｄ’）とする）。
【０１２７】
試料（Ｄ）と同様の実験（実験１〜実験３）を試料（Ｄ’）に対して行った。
【０１２８】
＜試料（Ｄ’）に対する実験＞
試料（Ｄ’）の実験１の結果は図８（Ａ）のようになり、試料（Ｄ’）の実験２の結果は図８（Ｂ）のようになった。さらに、試料（Ｄ’）の実験３の結果（電流−電圧特性）は、パルス電圧（＋極性）を印加した後では図４（Ｂ）のようになりパルス電圧（−極性）を印加した後では図４（Ａ）のようになることが確認できた。試料（Ｄ’）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）結晶性の悪い領域から結晶性の良い領域へ向かう方向を順方向とし、結晶性の良い領域から結晶性の悪い領域へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると増加し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると減少する。
【０１２９】
以上の試料（試料（Ｄ），試料（Ｄ’））の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）状態変化材料２の結晶性が均一でない場合、一方の電極から他方の電極へ向かう方向（第１の方向）を順方向とし第２の方向（第１の方向に対して逆向き）を逆方向とするダイオード特性。
（２）所定のパルス電圧が印加されると、ダイオード特性の順方向に対する抵抗値が増加／減少する特性（可変抵抗特性）。
【０１３０】
また、抵抗値を変化させるために印加するパルス電圧に関しては、従来のパルス電圧のパルス幅（１μsec以上）よりも本実施例におけるパルス電圧のパルス幅（５０nsec）の方が短いことが確認できた。
【０１３１】
以上のような特性を確認することができたので、結晶性が不均一である状態変化材料２を用いて図１の電気素子を構成した。
【０１３２】
また、実施例１，実施例２において、状態変化材料２として、スピネル構造の金属酸化物材料であるCuFe2O4を用いた例を示したが、それ以外のスピネル構造の金属酸化物材料や、イルメナイト構造の金属が添加された酸化物強誘電体、あるいはペロブスカイト構造のＣＭＲ材料、高温超伝導材料でも、同様の特性を確認することができた。具体的に述べると、例えば、CoFe2O4、NiCr2O4，Fe3O4，Cr-SrTiO3，Sr-LiNbO3，Mg-LiNbO3，Pr(1-X)CaXMnO3，LaSrMnO3，GdBaCoXOYでも同様の特性を確認することができた。
【０１３３】
また、上部電極１および下部電極３の材料として別の電極材料を用いても構わない。
【０１３４】
（第１の実施形態）
＜回路記号の定義＞
この発明の第１の実施形態による電気素子について説明する。なお、本実施形態で用いられる電気素子の回路記号を図１０のように定義する。図１０に示した電気素子１０２では、端子１０１−２に対して端子１０１−１が「＋」になるパルス電圧を印加すると電気素子１０２の抵抗値は減少し、端子１０１−２に対して端子１０１−１が「−」になるパルス電圧を印加すると電気素子１０２の抵抗値は増加する。また、図１０に示した電気素子１０２は、端子１０１−１から端子１０１−２へ向かう方向を「順方向」とし、端子１０１−２から端子１０１−１へ向かう方向を「逆方向」とするダイオード特性を示す。
【０１３５】
＜動作＞
次に、図１０に示した電気素子１０２による動作について説明する。ここでは、電気素子１０２は、メモリとして使用され、１ビットデータの処理を行う。なお、電気素子１０２の抵抗値（状態変化材料２の抵抗値）は、高抵抗状態に初期化されているものとする。また、電気素子１０２の抵抗値が「高抵抗状態」であるときを「０」とし、電気素子１０２の抵抗値が「低抵抗状態」であるときを「１」とする。
【０１３６】
〔記憶〕
電気素子１０２に「１」を示す１ビットデータを書き込む場合、端子１０１−２をグランドに落とし、端子１０１−１に記憶電圧を印加する。記憶電圧は、例えば、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））である。電気素子１０２にはパルス電圧（＋極性）が印加されるので、電気素子１０２の抵抗値（状態変化材料の抵抗値）は、低抵抗状態になる。このように、電気素子１０２は「１」を示す１ビットデータを記憶したことになる。
【０１３７】
〔リセット〕
電気素子１０２の記憶状態を初期の状態に戻す場合、端子１０１−２をグランドに落とし、端子１０１−１にリセット電圧を印加する。リセット電圧は、例えば、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））である。電気素子１０２にはパルス電圧（−極性）が印加されるので、電気素子１０２の抵抗値は、高抵抗状態に戻る。このように、電気素子１０２の記憶状態は初期状態に戻ったことになる。
【０１３８】
〔再生〕
次に、端子１０１−２をグランドに落とし、端子１０１−１に再生電圧を印加する。再生電圧は、例えば、電圧値が「＋０．５Ｖ」を示す電圧である。電気素子１０２には再生電圧（＝測定電圧（＋極性））が印加されるので、電気素子１０２の抵抗値に応じた電流値を有する電流が端子１０１−１から端子１０１−２へ向かう方向（順方向）に流れる。ここで、電気素子１０２の抵抗値が「高抵抗状態」であるときに流れる電流を「０」とし、電気素子１０２の抵抗値が「低抵抗状態」であるときに流れる電流を「１」とすれば、電気素子１０２から１ビットデータを再生したことになる。
【０１３９】
このように、電気素子１０２をメモリとして利用することができる。
【０１４０】
＜効果＞
以上のように、電気素子が「ダイオード特性」を有しているので、特別にダイオード素子を用いることなく電流の向きを規定することができる。さらに電気素子が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶素子として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。
【０１４１】
また、ダイオードが設けられていないので、状態変化材料に印加するパルス電圧の極性が制限されない。よって、状態変化材料に「＋」，「−」の両方の極性のパルス電圧を印加することができる。このようなパルス印加方法（パルス電圧の極性によって抵抗値を変化させる方法）では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い（本実施形態では、５０nsec）。つまり、記憶／リセットに要する時間を短縮することができる。
【０１４２】
また、本実施形態において電気素子１０２の状態変化材料２としては、スピネル構造であるCuFe2O4，CoFe2O4，NiCr2O4，Fe3O4や、イルメナイト構造の金属が添加された酸化物強誘電体、さらには、ペロブスカイト構造のＣＭＲ材料および高温超伝導材料等でも同様な効果を得ることができる。具体的にはCr-SrTiO3，Sr-LiNbO3，Mg-LiNbO3，Pr(1-X)CaXMnO3，LaSrMnO3，GdBaCoXOY等でも同様の効果が得られる。
【０１４３】
また、ＣＭＯＳプロセスにおいて、高温による破壊等を防ぐために成膜時の温度は４５０℃以下であることが望ましい。ペロブスカイト構造を有する材料を成膜するためには、通常、基板の温度を７００℃以上にする必要がある。一方、スピネル構造を有する材料を成膜するためには基板の温度が約４００℃程度であればよい。したがって、スピネル構造を有する材料を図１の状態変化材料２として用いることによって、成膜時の温度を低くすることができる。このように、スピネル構造を有する材料は、ペロブスカイト構造を有する材料よりも半導体プロセスとの整合性が良好である。
【０１４４】
また、一般的に、高温超伝導材料やＣＭＲ材料は、アルカリ金属および／またはアルカリ土類金属を含む酸化物である。このような材料を用いて図１の電気素子を形成する場合、半導体プロセスの洗浄工程においてこの材料に含まれるアルカリ金属および／またはアルカリ土類金属が溶出してしまうので、記憶素子としての特性が劣化する。このような特性劣化を防ぐためには、アルカリ金属およびアルカリ土類金属を含まない材料を状態変化材料２として用いることが好ましい。
【０１４５】
また、本実施形態では１ビットデータを高抵抗状態と低抵抗状態の２個の状態として保持することによりメモリとして動作させているが、電気的パルスの幅および振幅を変えることにより、4個もしくはそれ以上の抵抗状態を２ビットもしくは３ビット以上の情報として記憶させる不揮発性記憶素子として動作させることも可能である。
【０１４６】
（第２の実施形態）
＜全体構成＞
この発明の第２の実施形態によるメモリ装置２００の全体構成を図１１に示す。この装置２００は、メモリアレイ２０１と、アドレスバッファ２０２と、制御部２０３と、行デコーダ２０４と、ワード線ドライバ２０５と、列デコーダ２０６と、ビット線ドライバ２０７とを備える。
【０１４７】
メモリアレイ２０１には、ワード線Ｗ１，Ｗ２と、ビット線Ｂ１，Ｂ２と、メモリセルＭＣ２１１〜ＭＣ２２２とが設けられている。メモリセルＭＣ２１１〜ＭＣ２２２の各々は、図１０に示した電気素子１０２である。メモリセルＭＣ２１１の一端はワード線Ｗ１に接続され、メモリセルＭＣ２１１の他端はビット線Ｂ１に接続される（順方向：Ｗ１→Ｂ１）。メモリセルＭＣ２１２の一端はワード線Ｗ２に接続され、メモリセルＭＣ２１２の他端はビット線Ｂ１に接続される（順方向：Ｗ２→Ｂ１）。メモリセルＭＣ２２１の一端はワード線Ｗ１に接続され、メモリセルＭＣ２２１の他端はビット線Ｂ２に接続される（順方向：Ｗ１→Ｂ２）。メモリセルＭＣ２２２の一端はワード線Ｗ２に接続され、メモリセルＭＣ２２２の他端はビット線Ｂ２に接続される（順方向：Ｗ２→Ｂ２）。
【０１４８】
アドレスバッファ２０２は、外部からのアドレス信号ＡＤＤＲＥＳＳを入力して、行アドレス信号ＲＯＷを行デコーダ２０４に出力するとともに、列アドレス信号ＣＯＬＵＭＮを列デコーダ２０６に出力する。アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ２１１〜ＭＣ２２２のうち選択されるメモリセルのアドレスを示す。行アドレス信号ＲＯＷは、アドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうち行のアドレスを示す。列アドレスＣＯＬＵＭＮは、アドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうち列のアドレスを示す。
【０１４９】
制御部２０３は、外部からのモード選択信号ＭＯＤＥに応じて、記憶モード，リセットモード，および再生モードのうちいずれか１つになる。記憶モードでは、制御部２０３は、外部からの入力データＤｉｎに応じて、「記憶電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。再生モードでは、制御部２０３は、「再生電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。さらに、再生モードでは、ビット線ドライバ２０７からの信号ＩREADに応じたビット値を示す出力データＤｏｕｔを外部へ出力する。信号ＩREADは、ビット線Ｂ１，Ｂ２を流れる電流の電流値を示す。また、リセットモードでは、制御部２０３は、メモリセルＭＣ２１１〜ＭＣ２２２の記憶状態を確認し、その記憶状態に応じて、「リセット電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。
【０１５０】
行デコーダ２０４は、アドレスバッファ２０２からの行アドレス信号ＲＯＷに応じて、ワード線Ｗ１，Ｗ２のうちいずれか１つを選択する。
【０１５１】
ワード線ドライバ２０５は、制御部２０３から「記憶電圧印加」を指示する制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線に記憶電圧Ｖ１WRITEを印加する。また、ワード線ドライバ２０５は、制御部２０３から「再生電圧印加」を指示する制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線に再生電圧Ｖ１READを印加する。また、ワード線ドライバ２０５は、制御部２０３から「リセット電圧印加」を指示する制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線にリセット電圧Ｖ１RESETを印加する。
【０１５２】
列デコーダ２０６は、アドレスバッファ２０２からの列アドレス信号ＣＯＬＵＭＮに応じて、ビット線Ｂ１，Ｂ２のうちいずれか１つを選択する。
【０１５３】
ビット線ドライバ２０７は、制御部２０３から「記憶電圧印加」を指示する制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線に記憶電圧Ｖ２WRITEを印加する。また、ビット線ドライバ２０７は、制御部２０３から「再生電圧印加」を指示する制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されなかったビット線に再生電圧Ｖ２READを印加した後、ビット線Ｂ１，Ｂ２を流れる電流の電流値を示す信号ＩREADを制御部２０３に出力する。また、ビット線ドライバ２０７は、制御部２０３から「リセット電圧印加」を指示する制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線にリセット電圧Ｖ２RESETを印加する。
【０１５４】
なお、記憶電圧Ｖ１WRITEは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、記憶電圧Ｖ２WRITEは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。ここでは、記憶電圧Ｖ１WRITEと記憶電圧Ｖ２WRITEとの電位差は「３Ｖ」である。
【０１５５】
また、再生電圧Ｖ１READ，Ｖ２READは、例えば、電圧値が「＋０．５Ｖ」を示す電圧である。ここでは、再生電圧Ｖ１READ，Ｖ２READは、互いに等しい電圧である。
【０１５６】
また、リセット電圧Ｖ１RESETは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、リセット電圧Ｖ２RESETは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。ここでは、リセット電圧Ｖ１RESETとリセット電圧Ｖ２RESETとの電位差は「３Ｖ」である。
【０１５７】
＜動作＞
次に、図１１に示したメモリ装置２００による動作について説明する。この装置２００による動作には、メモリセルに入力データＤｉｎを書き込む記憶モードと、メモリセルに書き込まれた情報をリセットするリセットモードと、メモリセルに書き込まれた情報を出力データＤｏｕｔとして出力（再生）する再生モードとが存在する。なお、メモリセルＭＣ２１１〜ＭＣ２２２は、高抵抗状態に初期化されているものとする。また、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ２１１のアドレスを示すものとする。
【０１５８】
〔記憶モード〕
まず、記憶モードにおける動作について説明する。
【０１５９】
制御部２０３は、入力データＤｉｎが「１」を示す場合、「記憶電圧印加」を示す制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。また、制御部２０３は、入力データＤｉｎが「０」を示す場合、制御信号ＣＯＮＴを出力しない。
【０１６０】
次に、ビット線ドライバ２０７は、制御部２０３から「記憶電圧印加」を示す制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線Ｂ１に記憶電圧Ｖ２WRITEを印加し、他のビット線Ｂ２（選択されなかったビット線）をグランドに落とす。
【０１６１】
一方、ワード線ドライバ２０５は、制御部２０３から「記憶電圧印加」を示す制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線Ｗ１に記憶電圧Ｖ１WRITEを印加し、他のワード線Ｗ２（選択されなかったワード線）をグランドに落とす。
【０１６２】
メモリセルＭＣ２１１では、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））が印加されたことになるので、メモリセルＭＣ２１１の抵抗値は低抵抗状態になる。
【０１６３】
メモリセルＭＣ２１２では、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））が印加されたことになるが、その電圧値が所定のレベル（ここでは、「−３Ｖ」）に達していないのでメモリセルＭＣ２１２の抵抗状態は変化しない。
【０１６４】
メモリセルＭＣ２２１では、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））が印加されたことになるが、その電圧値が所定のレベル（ここでは、「＋３Ｖ」）に達していないのでメモリセルＭＣ２２１の抵抗状態は変化しない。
【０１６５】
メモリセルＭＣ２２２では、メモリセルＭＣ２２２の両端の電位差は「０Ｖ」であるので、メモリセルＭＣ２２２の抵抗状態は変化しない。
【０１６６】
このように、メモリセルＭＣ２１１の抵抗状態だけが「低抵抗状態」に変化するので、メモリセルＭＣ２１１に「１」を示す１ビットデータが書き込まれたことになる。
【０１６７】
次に、メモリセルＭＣ２１１への書き込みが完了すると、アドレスバッファ２０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力されて、上述の記憶モードにおける動作が繰り返される。
【０１６８】
〔再生モード〕
次に、再生モードにおける動作について説明する。
【０１６９】
制御部２０３は、「再生電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。
【０１７０】
次に、ビット線ドライバ２０７は、制御部２０３から「再生電圧印加」を示す制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されなかったビット線Ｂ２に再生電圧Ｖ２READを印加し、他のビット線Ｂ１（選択されたビット線）をグランドに落とす。
【０１７１】
一方、ワード線ドライバ２０５は、制御部２０３から「再生電圧印加」を示す制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線Ｗ１に再生電圧Ｖ１READを印加し、他のワード線Ｗ２（選択されなかったワード線）をグランドに落とす。
【０１７２】
メモリセルＭＣ２１１では、測定電圧（＋極性）が印加されたことになるので、メモリセルＭＣ２１１の抵抗値に応じた電流値を有する電流がメモリセルＭＣ２１１に流れ、その電流がビット線Ｂ１に流出する。
【０１７３】
メモリセルＭＣ２１２の両端の電位差は「０Ｖ」であるので、メモリセルＭＣ２１２には電流が流れない。また、メモリセルＭＣ２１２においてビット線Ｂ１からワード線Ｗ２へ向かう方向は「逆方向」であるので、ビット線Ｂ１を流れる電流がワード線Ｗ２に流れ込むことはない。
【０１７４】
メモリセルＭＣ２２１の両端の電位差は「０Ｖ」になるので、メモリセルＭＣ２２１には電流が流れない。
【０１７５】
メモリセルＭＣ２２２では、測定電圧（−極性）が印加されたことになるので、メモリセルＭＣ２２２には電流が流れない。
【０１７６】
次に、ビット線ドライバ２０７は、ビット線Ｂ１，Ｂ２を流れる電流の電流値を測定し、その測定値を示す信号ＩREADを制御部２０３に出力する。次に、制御部２０３は、その信号ＩREADに示された電流値に応じた出力データＤｏｕｔを外部に出力する。例えば、低抵抗状態のときに流れる電流の電流値であるならば、制御部２０３は、「１」を示す出力データＤｏｕｔを出力する。
【０１７７】
このように、メモリセルＭＣ２１１にのみ電流が流れ、その電流がビット線Ｂ１に流出するので、メモリセルＭＣ２１１から１ビットデータを読み出したことになる。
【０１７８】
次に、メモリセルＭＣ２１１からの読み出しが完了すると、アドレスバッファ２０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力されて、上述の再生モードにおける動作が繰り返される。
【０１７９】
〔リセットモード〕
次に、リセットモードにおける動作について説明する。
【０１８０】
まず、制御部２０３は、再生モードにおける処理を行うことによってメモリセルＭＣ２１１の記憶状態を調べる。
【０１８１】
次に、制御部２０３は、メモリセルＭＣ２１１が「１」を示すビットデータを記憶していると判断すると（メモリセルＭＣ２１１が低抵抗状態であると判断すると）、「リセット電圧印加」を示す制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。また、制御部２０３は、メモリセルＮＣ２１１が「０」を示すビットデータを記憶している場合（メモリセルＭＣ２１１が高抵抗状態である場合）には、制御信号ＣＯＮＴを出力しない。
【０１８２】
次に、ビット線ドライバ２０７は、制御部２０３から「リセット電圧印加」を示す制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線Ｂ１にリセット電圧Ｖ２RESETを印加し、他のビット線Ｂ２（選択されなかったビット線）をグランドに落とす。
【０１８３】
一方、ワード線ドライバ２０５は、制御部２０３から「リセット電圧印加」を示す制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線Ｗ１にリセット電圧Ｖ１RESETを印加し、他のワード線Ｗ２（選択されなかったワード線）をグランドに落とす。
【０１８４】
メモリセルＭＣ２１１では、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））が印加されたことになるので、メモリセルＭＣ２１１の抵抗値は高抵抗状態になる。
【０１８５】
メモリセルＭＣ２１２では、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））が印加されたことになるが、電圧値が所定のレベル（ここでは、「＋３Ｖ」）に達していないのでメモリセルＭＣ２１２の抵抗状態は変化しない。
【０１８６】
メモリセルＭＣ２２１では、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））が印加されたことになるが、電圧値が所定のレベル（ここでは、「−３Ｖ」）に達していないのでメモリセルＭＣ２２１の抵抗状態は変化しない。
【０１８７】
メモリセルＭＣ２２２では、メモリセルＭＣ２２２の両端の電位差は「０Ｖ」であるので、メモリセルＭＣ２２２の抵抗状態は変化しない。
【０１８８】
このように、メモリセルＭＣ２１１の抵抗状態だけが「高抵抗状態」に変化するので、メモリセルＭＣ２１１に記憶された１ビットデータをリセットしたことになる。
【０１８９】
次に、メモリセルＭＣ２１１のリセットが完了すると、アドレスバッファ２０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力されて、上述のリセットモードにおける動作が繰り返される。
【０１９０】
＜効果＞
以上のように、電気素子（メモリセル）が「ダイオード特性」を有しているので、あるワード線から別のワード線に電流が流れることはない。このように、ダイオード素子を別に設けることなく、メモリ装置を構成することができるので、製造プロセスを簡単にすることができる。
【０１９１】
また、情報を記憶したい電気素子には所定のパルス電圧が印加されるが、他の電気素子には所定のパルス電圧が印加されない。これにより、情報を記憶したい電気素子の抵抗状態のみを変化させることができる。つまり、任意の電気素子を選択して、その選択した電気素子に情報を記憶することができる。
【０１９２】
また、情報を読み出したい電気素子では順方向に電流が流れるが、他の電気素子では順方向に電流が流れない。これにより、情報を読み出したい電気素子に流れる電流のみを読み取ることができる。つまり、任意の電気素子を選択して、その選択した電気素子に記憶された情報を読み出すことができる。
【０１９３】
なお、図１１では、メモリセルが４つしか存在しないがこれに限らず、５つ以上のメモリセルをマトリックス状に配置することも可能である。
【０１９４】
（第３の実施形態）
＜構成＞
この発明の第３の実施形態による半導体集積回路（Embedded-RAM）３００の構成を図１２に示す。この回路３００は、図１１に示したメモリ装置２００と、論理回路３０１とを備え、１つの半導体チップ上に形成される。図１１に示したメモリ装置２００は、データＲＡＭとして使用される。論理回路３０１は、所定の演算（例えば、音声データ・画像データの符号化／復号化）を行う回路であり、その演算の際に、メモリ装置２００を利用する。論理回路３０１は、メモリ装置２００にアドレス信号ＡＤＤＲＥＳＳおよびモード選択信号ＭＯＤＥを制御して、メモリ装置２００へのデータの書き込み／読み出しを行う。
【０１９５】
＜動作＞
次に、図１２に示した半導体集積回路（Embedded-RAM）３００による動作について説明する。この回路３００による動作には、メモリ装置２００に所定のデータ（ビットデータ）を書き込む書込処理と、メモリ装置２００に書き込んだデータを読み出す読出処理と、メモリ装置２００に書き込んだデータをリセットするリセット処理とが存在する。
【０１９６】
〔書込処理〕
まず、書込処理について説明する。
【０１９７】
論理回路３０１は、メモリ装置２００に所定のデータ（例えば、符号化動画像データ等）を書き込むために、「記憶モード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。
【０１９８】
次に、論理回路３０１は、その所定のデータを書き込むメモリセルを選択するために、アドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０１９９】
次に、論理回路３０１は、その所定のデータを１ビットずつ１ビットデータＤｉｎとしてメモリ装置２００の制御部２０３に出力する。
【０２００】
次に、メモリ装置２００では、第２の実施形態の記憶モードと同様の動作が行われる。これにより、メモリ装置２００にその所定のデータが１ビットずつ書き込まれる。
【０２０１】
〔読出処理〕
次に、読出処理について説明する。
【０２０２】
論理回路３０１は、メモリ装置２００に書き込んだデータを読み出すために、「再生モード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。
【０２０３】
次に、論理回路３０１は、書き込まれたデータを読み出すメモリセルを選択するために、アドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０２０４】
次に、メモリ装置２００では、第２の実施形態の再生モードと同様の動作が行われる。これにより、メモリ装置２００に記憶されたデータが１ビットずつ出力データＤｏｕｔとして読み出される。
【０２０５】
〔リセット処理〕
次に、リセット処理について説明する。
【０２０６】
論理回路３０１は、メモリ装置２００に記憶されたデータをリセットすために、「リセットモード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。
【０２０７】
次に、論理回路３０１は、メモリ装置２００に記憶されたデータをリセットするメモリセルを選択するために、アドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０２０８】
次に、メモリ装置２００では、第２の実施形態のリセットモードと同様の動作が行われる。これにより、メモリ装置２００に記憶されたデータが１ビットずつリセットされる。
【０２０９】
＜効果＞
以上のように、メモリ装置２００に大量の情報を高速に記憶することが可能となる。
【０２１０】
（第４の実施形態）
＜構成＞
この発明の第４の実施形態による半導体集積回路（reconfigurable ＬＳＩ）４００の構成を図１３に示す。この回路４００は、図１１に示したメモリ装置２００と、プロセッサ４０１と、インターフェイス４０２を備え、１つの半導体チップ上に形成される。図１１に示したメモリ装置２００は、プログラムＲＯＭとして使用され、プロセッサ４０１の動作に必要なプログラムを記憶する。プロセッサ４０１は、メモリ装置２００に記憶されたプログラムに従って動作し、メモリ装置２００およびインターフェイス４０２を制御する。インターフェイス４０２は、外部から入力されたプログラムをメモリ装置２００に順次出力する。
【０２１１】
＜動作＞
次に、図１３に示した半導体集積回路（reconfigurable ＬＳＩ）４００による動作について説明する。この回路４００による動作には、記憶されたプログラムに従って動作するプログラム実行処理と、メモリ装置２００に記憶されたプログラムを別の新たなプログラムに書き換えるプログラム書換処理とが存在する。
【０２１２】
〔プログラム実行処理〕
まず、プログラム実行処理について説明する。
【０２１３】
プロセッサ４０１は、メモリ装置２００に記憶されたプログラムを読み出すために、「再生モード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。
【０２１４】
次に、プロセッサ４０１は、その必要なプログラムが書き込まれたメモリセルを示すアドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０２１５】
次に、メモリ装置２００では、第２の実施形態の再生モードと同様の動作が行われる。これにより、メモリ装置２００に記憶されたプログラムが出力データＤｏｕｔとして１ビットずつ読み出される。
【０２１６】
次に、プロセッサ４０１は、読み出したプログラムに従って、所定の演算を行う。
【０２１７】
〔プログラム書換処理〕
次に、プログラム書換処理について説明する。
【０２１８】
プロセッサ４０１は、メモリ装置２００に記憶されたプログラム（書換対象となるプログラム）を消去するために、「リセットモード」を示すモード選択信号ＭＯＤＥをメモリ装置２００の制御部２０３に出力する。
【０２１９】
次に、プロセッサ４０１は、書換対象となるプログラムを記憶するメモリセルの位置を示すアドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０２２０】
次に、メモリ装置２００では、第２の実施形態のリセットモードと同様の動作が行われる。これにより、メモリセルに記憶されたプログラムが１ビットずつリセットされる。
【０２２１】
次に、プロセッサ４０１は、メモリセルのリセットが完了すると、新たなプログラムを書き込むために、「記憶モード」を示すモード選択信号ＭＯＤＥをメモリ装置２００の制御部２０３に出力する。
【０２２２】
次に、プロセッサ４０１は、新たなプログラムを記憶すべきメモリセルの位置を示すアドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０２２３】
次に、プロセッサ４０１は、外部からインターフェイス４０２を介して１ビットずつメモリ装置２００の制御部２０３に出力する。メモリ装置２００では、第２の実施形態の記憶モードと同様の処理が行われる。これにより、新たなプログラムがメモリ装置２００に１ビットずつ記憶される。
【０２２４】
このように、メモリ装置２００は書き換え可能な不揮発性メモリであるため、記憶するプログラムの内容を書き換えることが可能である。つまり、プロセッサ５０１において実現される機能を代えることができる。また、複数のプログラムをメモリ装置２００に記憶しておき、読み出すプログラムに応じてプロセッサ４０１で実現される機能を代えることもできる。
【０２２５】
＜効果＞
以上のように、１つのＬＳＩで異なる機能を実現することが可能（いわゆるre-configurable）となる。
【０２２６】
（第５の実施形態）
＜構造＞
この発明の第５の実施形態によるメモリ装置５００の構造を図１４に示す。このメモリ装置５００では、基板５０１上に下部電極５０２が形成され、下部電極５０２上に状態変化材料５０３およびコンタクトプラグ５０４が形成され、状態変化材料５０３上に上部電極５０５−１，５０５−２が形成されている。ここでは、下部電極５０２としてPt（仕事関数：５．７eV）を用い、上部電極５０５−１，５０５−２としてAg（仕事関数：４．３eV）を用い、状態変化材料５０３としてCuFe2O4（膜厚：０．１μｍ）を用いている。また、コンタクトプラグ５０４にはAlを用いている。
【０２２７】
＜状態変化材料＞
ここで、図１４に示した上部電極５０５−１と下部電極５０２との間に所定のパルス電圧を印加すると、状態変化材料５０３のうち上部電極の直下に存在する領域（状態変化領域５０３α）の抵抗値が変化する。また、図１４に示した上部電極５０５−２と下部電極５０２との間に所定のパルス電圧を印加すると、状態変化材料５０３のうち上部電極５０５−２の直下に存在する領域（状態変化領域５０３β）の抵抗値が変化する。
【０２２８】
また、図１４に示した上部電極５０５−１と下部電極５０２との間に測定電圧（＋極性）を印加すると、コンタクトプラグ５０４からは、状態変化領域５０３αの抵抗値に応じた電流値を有する電流が流れる。また、図１４に示した上部電極５０５−１と下部電極５０２との間に測定電圧（−極性）を印加しても、電流は流れない。同様に、図１４に示した上部電極５０５−２と下部電極５０２との間に測定電圧（＋極性）を印加すると、コンタクトプラグ５０４からは、状態変化領域５０３βの抵抗値に応じた電流値を有する電流が流れる。また、図１４に示した上部電極５０５−２と下部電極５０２との間に測定電圧（−極性）を印加しても、電流は流れない。
【０２２９】
＜等価回路＞
図１４に示したメモリ装置５００の等価回路を図１５に示す。図１５では、ワード線Ｗ１は上部電極５０５−１に対応し、ワード線Ｗ２は上部電極５０５−２に対応し、下部電極５０２およびコンタクトプラグ５０４はビット線Ｂ１に対応する。また、メモリセルＭＣ５１１は状態変化領域５０３αに対応し、メモリセルＭＣ５１２は状態変化領域５０３βに対応する。
【０２３０】
＜動作＞
次に、図１４に示したメモリ装置５００による動作について、図１５に示した等価回路を用いて説明する。図１４に示したメモリ装置５００よる動作には、メモリセルに１ビットデータを記憶する記憶モードと、メモリセルに記憶された１ビットデータをリセットするリセットモードと、メモリセルに記憶された１ビットデータを再生する再生モードとが存在する。
【０２３１】
〔記憶モード〕
まず、ビット線Ｂ１（下部電極５０２およびコンタクトプラグ５０４）およびワード線Ｗ２（上部電極５０５−２）をグランドに落とし、ワード線Ｗ１（上部電極５０５−１）に記憶電圧を印加する。記憶電圧は、例えば、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。これにより、メモリセルＭＣ５１１（状態変化領域５０３α）の抵抗状態が「高抵抗状態」から「低抵抗状態」に変化する。
【０２３２】
〔リセットモード〕
次に、ビット線Ｂ１およびワード線Ｗ２をグランドに落とし、ワード線Ｗ１にリセット電圧を印加する。リセット電圧は、例えば、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。これにより、メモリセルＭＣ５１１の抵抗状態が「低抵抗状態」から「高抵抗状態」に変化する。
【０２３３】
〔再生モード〕
次に、ビット線Ｂ１およびワード線Ｗ２をグランドに落とし、ワード線Ｗ１に再生電圧を印加する。再生電圧は、例えば、電圧値が「＋０．５Ｖ」を示す電圧である。これにより、メモリセルＭＣ５１１の抵抗状態に応じた電流がビット線Ｂ１から流出する。一方、メモリセルＭＣ５１２においてビット線Ｂ１からワード線Ｗ２へ向かう方向は「逆方向」であるので、ビット線Ｂ１からワード線Ｗ２（上部電極５０５−１から下部電極５０２を介して上部電極５０５−２）へは電流は流れない。
【０２３４】
＜効果＞
以上のように、状態変化材料が「ダイオード特性」を有しているので、特別にダイオードを形成することなく電流の向きを規定することができる。さらに状態変化材料が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶装置として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶装置の構成と比較すると、ダイオードを形成する必要がないので、製造プロセスを簡単にすることができる。
【０２３５】
また、ダイオードが形成されていないので、状態変化材料に印加するパルス電圧の極性が制限されない。よって、状態変化材料に「＋」，「−」の両方の極性のパルス電圧を印加することができる。このようなパルス印加方法（パルス電圧の極性によって抵抗値を変化させる方法）では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い（本実施形態では、５０nsec）。つまり、記憶／リセットに要する時間を短縮することができる。
【０２３６】
なお、本実施形態では、上部電極５０５−１，５０５−２の仕事関数と下部電極５０２の仕事関数とが互いに異なる場合について説明したが、実施例２において説明したように、状態変化材料５０３の結晶性が不均一である場合も同様の効果を得ることができることは言うまでもない。
【０２３７】
なお、本実施形態では、下部電極５０２が上部電極５０５−１（５０５−２）に対して「＋」になるパルス電圧を印加すると状態変化領域５０３α（５０３β）の抵抗状態が「低抵抗状態」に変化し、かつ、上部電極５０５−１（５０５−２）から下部電極５０２へ向かう方向を「順方向」とする状態変化材料について説明したが、実施例１，実施例２で説明したように、下部電極５０２が上部電極５０５−１（５０５−２）に対して「−」になるパルス電圧を印加すると状態変化領域５０３α（５０３β）の抵抗状態が「低抵抗状態」に変化し、かつ、上部電極５０５−１（５０５−２）から下部電極５０２へ向かう方向を「逆方向」とする状態変化材料も存在する（例えば、実施例１の「試料（Ａ’）等」）。状態変化材料５０３がこのような特性を示す場合、図１４に示したメモリ装置５００の等価回路は図１６のようになる。また、この場合、記憶モードでは電圧値が「−３Ｖ」でありパルス幅が「５０nsec」である記憶電圧をワード線Ｗ１に印加し、リセットモードでは電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるリセット電圧をワード線Ｗ１に印加し、再生モードでは電圧値が「−０．５Ｖ」を示す再生電圧をワード線Ｗ１に印加すれば、同様の効果を得ることができる。
【０２３８】
また、本実施形態では、上部電極が２つ形成されている例について説明したが、上部電極が３つ以上形成されている場合も同様の効果を得ることが可能である。
【０２３９】
（第６の実施形態）
＜構造＞
この発明の第６の実施形態によるメモリ装置の構造を図１７に示す。この装置は、ビット線Ｂ１，Ｂ２の上に状態変化体６０−１１，６０−１２，６０−２１，６０−２２が形成され、状態変化体６０−１１〜６０−２２の上にワード線Ｗ１，Ｗ２が形成されている。ビット線Ｂ１，Ｂ２は、互いに平行に延びている。ワード線Ｗ１，Ｗ２は、互いに平行に延びている。ビット線Ｂ１，Ｂ２とワード線Ｗ１，Ｗ２とは互いに交差しており、その交差する位置（クロスポイント）の各々に状態変化体が配置されている。状態変化体６０−１１〜６０−２２の各々は、図１に示した状態変化材料２である。ワード線Ｗ１，Ｗ２の各々は、図１の上部電極１に相当する。ビット線Ｂ１，Ｂ２の各々は図１の下部電極３に相当する。この装置では、状態変化体６０−１１〜６０−２２の各々の抵抗変化を利用して、１ビットまたは多ビットのデータを記憶，再生する。
【０２４０】
なお、ここでは、ワード線Ｗ１，Ｗ２としてAg（仕事関数：４．３eV）を用い、ビット線Ｂ１，Ｂ２としてPt（仕事関数：５．７eV）を用い、状態変化体６０−１１〜６０−２２としてCuFe2O4を（膜厚０．１μｍ）用いている。
【０２４１】
＜動作＞
次に、図１７に示したメモリ装置による動作について、図１８に示した等価回路を用いて説明する。なお、ここでは、状態変化体６０−１１に対して記憶，リセット，再生を実行する例について説明する。また、状態変化体６０−１１〜６０−２２の抵抗状態は「高抵抗状態」に設定されているものとする。なお、第２の実施の形態と同様、記憶電圧Ｖ１WRITEは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、記憶電圧Ｖ２WRITEは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧とする。また、再生電圧Ｖ１READ，Ｖ２READは、例えば、電圧値が「＋０．５Ｖ」を示す電圧とする。また、リセット電圧Ｖ１RESETは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、リセット電圧Ｖ２RESETは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧とする。
【０２４２】
〔記憶〕
まず、処理対象である状態変化体６０−１１に接続されたワード線Ｗ１に記憶電圧Ｖ１WRITEが印加され、処理対象である状態変化体６０−１１に接続されたビット線Ｂ１に記憶電圧Ｖ２WRITEが印加される。また、状態変化体６０−１１に接続されていないワード線Ｗ２およびビット線Ｂ２はグランドに落とされる。
【０２４３】
このとき、状態変化体６０−１１では、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））が印加されたことになるので、状態変化体６０−１１の抵抗状態は低抵抗状態になる。
【０２４４】
また、状態変化体６０−１２，６０−２１，６０−２２の各々では、抵抗変化を生じさせるのに十分なパルス電圧（ここでは、「＋３Ｖ」）が印加されないので、抵抗状態は変化しない。
【０２４５】
このように、状態変化体６０−１１の抵抗状態だけが「低抵抗状態」に変化するので、状態変化体６０−１１に「１」を示す１ビットデータが書き込まれたことになる。
【０２４６】
〔リセット〕
次に、処理対象である状態変化体６０−１１に接続されたワード線Ｗ１にリセット電圧Ｖ１RESETが印加され、処理対象である状態変化体６０−１１に接続されたビット線Ｂ１に記憶電圧Ｖ２RESETが印加される。また、状態変化体６０−１１に接続されていないワード線Ｗ２およびビット線Ｂ２はグランドに落とされる。
【０２４７】
このとき、状態変化体６０−１１では、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））が印加されたことになるので、状態変化体６０−１１の抵抗状態は高抵抗状態になる。
【０２４８】
また、状態変化体６０−１２，６０−２１，６０−２２の各々では、抵抗変化を生じさせるのに十分なパルス電圧が印加されないので、抵抗状態は変化しない。
【０２４９】
このように、状態変化体６０−１１の抵抗状態だけが「高抵抗状態」に変化するので、状態変化体６０−１１に記憶された１ビットデータをリセットしたことになる。
【０２５０】
〔再生モード〕
次に、処理対象である状態変化体６０−１１に接続されたワード線Ｗ１に再生電圧Ｖ１READが印加され、処理対象である状態変化体６０−１１が接続されていないビット線Ｂ２に再生電圧Ｖ２READが印加される。また、状態変化体６０−１１が接続されていないワード線Ｗ２および状態変化体６０−１１に接続されていないビット線Ｂ２をグランドに落とす。
【０２５１】
このとき、状態変化体６０−１１では、測定電圧（＋極性）が印加されたことになるので、状態変化体６０−１１の抵抗値に応じた電流値を有する電流が状態変化体６０−１１に流れ、その電流がビット線Ｂ１に流出する。
【０２５２】
状態変化体６０−１２の両端の電位差は「０Ｖ」であるので、状態変化体６０−１２には電流が流れない。また、状態変化体６０−１２においてビット線Ｂ１からワード線Ｗ２へ向かう方向は「逆方向」であるので、状態変化体６０−１１を経由してビット線Ｂ１を流れる電流がワード線Ｗ２に流れ込むことはない。
【０２５３】
状態変化体６０−２１の両端の電位差は「０Ｖ」になるが、ビット線Ｂ２からワード線Ｗ２へ向かう方向は「逆方向」であるので、状態変化体６０−２１には電流が流れない。
【０２５４】
状態変化体６０−２２では、測定電圧（−極性）が印加されたことになるので、状態変化体６０−２２には電流が流れない。
【０２５５】
このように、状態変化体６０−１１にのみ電流が流れ、その電流がビット線Ｂ１に流出するので、状態変化体６０−１１から１ビットデータを読み出したことになる。
【０２５６】
＜効果＞
以上のように、状態変化体がダイオード特性を有しているので、処理対象のセルに隣接するセルの抵抗値が低くてもその隣接セルに余計な電流が流れない。これにより、所望のセルの抵抗値を判別することができる。
【０２５７】
また、本実施形態のメモリ装置は、単層の２次元構造であるが、２次元構造だけに特定するものではなく、３次元構造にすることも可能である。つまり、ビット線Ｂ１，Ｂ２からなる層，状態変化体６０−１１〜６０−２２からなる層，ワード線Ｗ１，Ｗ２からなる層によって１つのメモリ装置が形成されているが、ワード線Ｗ１，Ｗ２からなる層の上に絶縁層を形成すれば、その絶縁層の上に新たなメモリ装置を形成することができる。また、絶縁層を形成しない場合でも、再生電圧、記憶電圧、リセット電圧の印加方法を工夫することによって、ワード線Ｗ１，Ｗ２からなる層の上に新たなメモリ装置を形成することができる。この場合、特表2002-530850号公報に開示されているような３次元構造のメモリ装置と比較すると、本実施形態のメモリ装置は構造が容易であるので製造プロセスが容易である。これにより、メモリ装置の大容量化を実現することができる。
【０２５８】
なお、本実施形態では、ワード線Ｗ１，Ｗ２とビット線Ｂ１，Ｂ２とが交差するポイントに状態変化体が個別に形成されているが、図１９のように、各々のクロスポイントに上部電極１，状態変化材料２，下部電極３からなるメモリセルが形成されている場合も同様の効果を得ることができる。この場合、例えば、ワード線Ｗ１，Ｗ２およびビット線Ｂ１，Ｂ２としてCuが用いられ、上部電極１としてAgが用いられ、状態変化材料２としてCuFe2O4下部電極３としてPtが用いられる。
【０２５９】
また、図２０のように、ワード線Ｗ１，Ｗ２とビット線Ｂ１，Ｂ２との間に状態変化材料２がベタ膜で形成されていても良い。この場合、各々のクロスポイントに位置する領域（状態変化領域）６０α−１１，６０α−１２，６０α−２１，６０α−２２がメモリセルとして動作する。
【０２６０】
以上の説明において、この電気素子の抵抗状態を変化させるためには、印加するパルス電圧が所定の条件を満たせば良い。よって、記憶時／リセット時にその条件を満たすパルス電圧が電気素子に印加されるようにし、再生時にはその条件を満たさない電圧が電気素子に印加されるようにすれば、同様の効果を得ることができる。つまり、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧を印加すると電気素子の抵抗状態が「高抵抗状態」から「低抵抗状態」に変化する例について説明したが、このパルス電圧の電圧値およびパルス幅が他の数値であっても同様の効果を得ることは可能である。
【０２６１】
また、実施例の説明において、抵抗変化を規格化した値（Ｒ／Ｒ０）は、必ずしも図中の値と同一の値になるとは限らない。
【産業上の利用可能性】
【０２６２】
本発明にかかる電気素子は、低電力、高速書き込み・消去、大容量化が可能である次世代の不揮発性メモリ等として有用である。
【図面の簡単な説明】
【０２６３】
【図１】電気素子の基本構成を示す図。
【図２】印加するパルス電圧を示す波形図。
【図３】（Ａ）電気素子に一方の極性を示す測定電圧を印加したときの、極性の異なるパルス電圧による抵抗値の変化を示す図。（Ｂ）電気素子に他方の極性を示す測定電圧を印加したときの、極性の異なるパルス電圧による抵抗値の変化を示す図。
【図４】（Ａ）電気素子に一方の極性を示すパルス電圧を印加した後の電流−電圧特性を示す図。（Ｂ）電気素子に他方の極性を示すパルス電圧を印加した後の電流−電圧特性を示す図。
【図５】（Ａ）電気素子に一方の極性を示すパルス電圧を印加した後の電流−電圧特性を示す図。（Ｂ）電気素子に他方の極性を示すパルス電圧を印加した後の電流−電圧特性を示す図。
【図６】電気素子に測定電圧を印加したときの、極性の異なるパルス電圧による抵抗値の変化を示す図。
【図７】（Ａ）電気素子に一方の極性を示すパルス電圧を印加した後の電流−電圧特性を示す図。（Ｂ）電気素子に他方の極性を示すパルス電圧を印加した後の電流−電圧特性を示す図。
【図８】（Ａ）電気素子に一方の極性を示す測定電圧を印加したときの、極性の異なるパルス電圧による抵抗値の変化を示す図。（Ｂ）電気素子に他方の極性を示す測定電圧を印加したときの、極性の異なるパルス電圧による抵抗値の変化を示す図。
【図９】電気素子にパルス電圧を印加したときの抵抗値の変化を示す図。
【図１０】電気素子の回路記号を示す図。
【図１１】この発明の第２の実施形態によるメモリ装置の全体構成を示す図。
【図１２】この発明の第３の実施形態による半導体集積回路の全体構成を示す図。
【図１３】この発明の第４の実施形態による半導体集積回路の全体構成を示す図。
【図１４】この発明の第５の実施形態によるメモリ装置の構造を示す図。
【図１５】図１４に示したメモリ装置の等価回路を示す図。
【図１６】図１４に示したメモリ装置の等価回路を示す図。
【図１７】この発明の第６の実施形態によるメモリ装置の構造を示す図。
【図１８】図１７に示したメモリ装置の等価回路を示す図。
【図１９】この発明の第６の実施形態によるメモリ装置の変形例を示す図。
【図２０】この発明の第６の実施形態によるメモリ装置の変形例を示す図。
【図２１】従来のメモリ装置の構造を示す図。
【図２２】図２１に示したメモリ装置の等価回路を示す図。
【図２３】従来のクロスポイント型のメモリ装置を示す図。
【符号の説明】
【０２６４】
１    上部電極
２    状態変化材料
３    下部電極
４    基板
５    電源
１０１−１，１０１−２    端子
１０２    電気素子
２００，５００    メモリ装置
２０１    メモリアレイ
２０２    アドレスバッファ
２０３    制御部
２０４    行デコーダ
２０５    ワード線ドライバ
２０６    列デコーダ
２０７    ビット線ドライバ
ＭＣ２１１，ＭＣ２１２，ＭＣ２２１，ＭＣ２２２，ＭＣ５１１，ＭＣ５１２    メモリセル
Ｗ１，Ｗ２    ワード線
Ｂ１，Ｂ２    ビット線
３００    半導体集積回路
３０１    論理回路
４００    半導体集積回路
４０１    プロセッサ
４０２    インターフェイス
５０１    基板
５０２    下部電極
５０３    状態変化材料
５０３α，５０３β    状態変化領域
５０４    コンタクトプラグ
５０５−１，５０５−２    上部電極
６０−１１〜６０−２２  状態変化体
６０α−１１〜６０α−２２  状態変化領域
【図１】
2006324625.tif 000003
【図２】
2006324625.tif 000004
【図３】
2006324625.tif 000005
【図４】
2006324625.tif 000006
【図５】
2006324625.tif 000007
【図６】
2006324625.tif 000008
【図７】
2006324625.tif 000009
【図８】
2006324625.tif 000010
【図９】
2006324625.tif 000011
【図１０】
2006324625.tif 000012
【図１１】
2006324625.tif 000013
【図１２】
2006324625.tif 000014
【図１３】
2006324625.tif 000015
【図１４】
2006324625.tif 000016
【図１５】
2006324625.tif 000017
【図１６】
2006324625.tif 000018
【図１７】
2006324625.tif 000019
【図１８】
2006324625.tif 000020
【図１９】
2006324625.tif 000021
【図２０】
2006324625.tif 000022
【図２１】
2006324625.tif 000023
【図２２】
2006324625.tif 000024
【図２３】
2006324625.tif 000025