(57)【要約】 【課題】  専用ＩＣ、ＦＰＧＡ、ＤＳＰ等を必要としない自動周波数制御回路を構成する手段を得る。【解決手段】  電圧制御発振器と位相同期ループと基準クロックとかなる基準周波数発生回路と、ミキサと、帯域通過フィルタとから構成される周波数変換回路において、前記帯域通過フィルタに増幅器と第１及び第２のモノリシック・クリスタルフィルタと、切り替えスイッチとを接続し、前記増幅器にインバータを接続すると共に前記切り替えスイッチに接続し、該切り替えスイッチと前記インバータとを位相検出器に接続し、これをラグリードフィルタに接続し、該ラグリードフィルタと前記基準クロックとを接続して自動周波数制御回路を構成する。【選択図】  図１
2006180023.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器を含む位相同期ループと基準クロックとを有する基準周波数発生回路と、ミキサと、帯域通過フィルタとを備えた周波数変換回路において、
前記帯域通過フィルタからの出力を入力とする第１のモノリシックフィルタと該第１のモノリシックフィルタからの出力を入力とする第２のモノリシックフィルタとを直列接続した回路と、
前記帯域通過フィルタの出力を入力とするインバータ回路と、
前記インバータ回路の出力と前記第２のモノリシックフィルタの出力との位相差を検出する位相検出手段と、
前記位相検出手段の出力を入力とするループフィルタとを備え、前記ループフィルタの出力に基づき前記基準クロックの周波数調整がなされることを特徴とする自動周波数制御回路。
【請求項２】
前記第１及び第２のモノリシックフィルタは前記周波数変換回路の所要周波数にて、入出力の位相差がπ／２となるものであることを特徴とする自動周波数制御回路。
【請求項３】
前記帯域通過フィルタからの出力を入力とする増幅器を配置し、該増幅器からの出力を前記第１のモノリシックフィルタ及びインバータ回路に供給するようにしたことを特徴とする請求項１又は２に記載の自動周波数制御回路。
【請求項４】
前記第２のモノリシックフィルタからの出力及びインバータ回路からの出力をそれぞれ第１及び第２の入力とするスイッチ手段を設け、該スイッチ手段は２つの入力のいずれかを選択的に位相検出手段に出力するものであり、位相検出手段は前記インバータ回路からの出力とスイッチからの出力との位相差を検出することを特徴とする請求項１乃至３のいずれかに記載の自動周波数制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線機の周波数変換回路に関し、特にミキサに供給する基準周波数を受信周波数に追従するようにした自動周波数制御回路に関するものである。
【背景技術】
【０００２】
無線機、特に携帯電話は小型化、低価格化、利便性等がビジネス分野のみならず個人の需要を喚起し、全世界で広く普及している。
図３（ａ）は、無線機に一般的に用いられている周波数変換回路を示すブロック図であって、電圧制御発振器（ＶＣＯ）と位相同期ループ用ＩＣ（ＰＬＬ−ＩＣ）と基準クロックとからなる基準周波数発生回路２１と、ミキサ２２と、帯域通過フィルタ（ＢＰＦ）２３とから構成される。周波数ｆｘ（変換前周波数）と基準周波数ｆ０の２つの周波数をミキサ２２に入力すると、ミキサ２２からは周波数ｆｄ＝ｆｘ±ｆ０の出力周波数が得られ、帯域通過フィルタ（ＢＰＦ）２３を通していずれか一方の周波数を選択する。
【０００３】
図３（ｂ）は、電気工学ポッケットブック等に記載された周波数シンセサイザ位相同期ループ回路のブロック回路図で、図３（ａ）の基準周波数発生回路２１を詳しく示した一例である。ＶＣＯ２４の出力周波数ｆ０を分周期２５に入力して１／ｍに分周し、該分周した周波数を位相比較器２６に入力する。一方、水晶発振回路２７の出力周波数ｆｒを分周回路２８に入力して１／ｎに分周し、位相比較器２６に入力する。位相比較器２６は周波数ｆ０／ｍとｆｒ／ｎとの位相を比較し、その誤差をローパスフィルタＬＰＦ２９に出力し、ＬＰＦ２９にて高周波分を除き、増幅器３０で増幅してＶＣＯ２４の制御電圧とし、ｆ０／ｍとｆｒ／ｎとが等しくなるようにＶＣＯ２４を制御してロックする。その結果、ＶＣＯ２４の出力周波数ｆ０はｍ／ｎ・ｆｒとなって、安定した周波数が得られる。
【０００４】
しかし、図３に示す回路において受信した周波数ｆｘの安定度あるいは、基準周波数発生回路２１の周波数ｆ０安定度が悪く、受信した周波数ｆｘと受信機内の基準周波数ｆ０との間で周波数誤差を生じると、受信感度劣化をきたすという問題があった。このため自動周波数制御回路を設け、受信した周波数ｆｘと受信機内の基準周波数ｆ０との周波数誤差を補正することが一般的に行われている。
【０００５】
図４は特開平１１−１２２３１８号公報に開示された自動周波数制御回路であって、ベースバンドをデジタル変換した後に、誤差情報を周波数発生回路にフィードバックし、周波数補正を行う回路である。図４に示す復調回路は、ローカル信号発振器１０２とπ／２位相器１０３と乗算器１０４、１０５とから構成される被変調信号の同相成分と直交成分とを検出する直交検波部１０１と、変調信号のシンボル変化に対応する被変調信号の相対的位相変化を検出すると共に変調信号を復号して出力する前記直交検波部１０１に接続された遅延検波部１０６と、シンボル同期信号を生成し判定器１０８、１０９と並列直列変換器１１３にシンボル同期信号を出力する前記遅延検波器１０６に接続されたシンボル同期生成器１０７と、正弦波の２値信号（−１、＋１）の符号を判定し矩形波信号を出力する前記遅延検波器１０６に接続された判定器１０８、１０９と、該判定器１０８、１０９の出力信号の複素共役を作る複素共役器１１０と、前記遅延検波器１０６の出力信号と前記複素共役器１１０の出力信号とを乗算する複素乗算器１１１と、該複素乗算器１１１の出力信号より前記ローカル信号発振器１０２に含まれる周波数誤差Δｆを推定し、該推定した結果を前記ローカル信号発振器１０２にフィードバックする周波数誤差推定器１１２と、前記判定器１０８、１０９のパラレル出力信号をシリアル信号に変換する並列直列変換器１１３とにより構成されている。ここで、複素共役器１１０と複素乗算器１１１と周波数誤差推定器１１２とにより自動周波数制御回路（ＡＦＣ回路）１１４が形成される。
【０００６】
周波数誤差推定器１１２は、複素乗算器１１１出力信号のＱ成分値をＩ成分値により除算する除算器１１５と、タンジエント関数表を記憶した記憶手段３１と、前記除算器１１５出力信号と前記記憶手段３１に記憶したタンジエント関数表とからＱ／Ｉのアークタンジエント値（Δθ）を求める離散位相誤差推定器３２と、該離散位相誤差推定器３２の出力信号から周波数誤差Δｆを演算する周波数誤差演算器１１７とか構成される。
【特許文献１】特開平１１−１２２３１８号公報
【非特許文献１】電気学会編  「電気工学ポッケットブック（第４版６冊）」  ｐ.249 オーム社出版    平成７年１２月  発行
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の方法では復調回路以降をデジタル化した回路には有効であるものの、実現するためには専用ＩＣ、あるいはＦＰＧＡ（フレキシブル・プログラマブル・ゲートアレイ）、あるいはＤＳＰ（デジタルシグナル・プロセッサ）等の開発が必要で膨大な費用と時間がかかり、少量多品種の機器や低価格製品には適用するのが難しいという問題があった。
【課題を解決するための手段】
【０００８】
本発明の請求項１の発明は、電圧制御発振器を含む位相同期ループと基準クロックとを有する基準周波数発生回路と、ミキサと、帯域通過フィルタとを備えた周波数変換回路において、前記帯域通過フィルタを入力とする増幅器の出力に第１のモノリシックフィルタと第２のモノリシックフィルタとを直列接続したものを配置し、 前記増幅器の出力を入力とするインバータ回路と、 前記インバータ回路の出力と前記第２のモノリシックフィルタの出力との位相差を検出する位相検出手段と、 前記位相検出手段の出力を入力とするループフィルタとを備え、前記ループフィルタの出力に基づき前記基準クロックの周波数調整がなされるように、自動周波数制御回路を構成したことを特徴とする。
請求項２の発明は、前記第１及び第２のモノリシックフィルタが前記周波数変換回路の所要周波数にて、入出力の位相差がπ／２となるもので構成した自動周波数制御回路であることを特徴とする。
【発明の効果】
【０００９】
本発明の自動周波数制御回路は、増幅器と２つのモノリシック・クリスタルフィルタとインバータと位相比較器及びループフィルタ（例えばラグリードフィルタ等）とで構成するため、小型化できると共に専用ＩＣを設計・製造する必要もないので、小規模無線機等を安価に製造できるという利点がある。
【発明を実施するための最良の形態】
【００１０】
図１は本発明に係る自動周波数制御回路の実施の形態を示すブロック図である。電圧制御発振器（ＶＣＯ）１と位相同期ループ用回路（ＰＬＬ−ＩＣ）２と基準クロック３とからなる基準周波数発生回路と、ミキサ４と、帯域通過フィルタ５から構成される周波数変換回路の出力に、第１の増幅器６と第１のモノリシック・クリスタルフィルタ７（以下、ＭＣＦと称す）と第２のＭＣＦ８と切り替えスイッチ９とを縦続接続する。第１の増幅器６にインバータ１０を接続し、インバータ１０と切り替えスイッチ９とを接続すると共に、切り替えスイッチ９には制御信号が接続されている。切り替えスイッチ９とインバータとを位相検出器１１に接続し、位相検出器１１にループフィルタ１２、例えばラグリードフィルタとを接続し、該ループフィルタ１２と前記基準クロック３とを接続して自動周波数制御回路を構成する。
【００１１】
本発明に係る自動周波数制御回路の動作を説明する。電圧制御発振器（ＶＣＯ）１と位相同期ループ用回路（ＰＬＬ−ＩＣ）２と基準クロック３とからなる基準周波数発生回路と、ミキサ４と、帯域通過フィルタ５から構成される周波数変換回路は、通常の周波数変換回路として動作する。帯域通過フィルタ５からの出力の一方は出力へ、他方は増幅器６に入力される。増幅器６により増幅された信号の一方は第１及び第２の２つのＭＣＦ７、８を経て、信号の位相はほぼπだけ推移して切り替えスイッチ９に入り、更に位相検出器１１に入る。増幅器６からの出力信号の他方はインバータ１０に入り、位相がπだけ推移して位相検出器１１に入る。
ここで、切り替えスイッチ９の動作は、受信機が信号を受信していないときに基準クロックが暴走しないように、切り替えスイッチ９によりインバータ１０からの信号を位相検出器１１に入れることにより位相差を零とし、基準クロックを一定に保持するように作用する。
【００１２】
２ポールのＭＣＦの周波数−位相特性は、図２に示すような特性を呈する。フィルタへの入力周波数がフィルタの中心周波数Ｆｃと等しいときは、入力周波数と出力周波数の位相差はπ／２となるが、中心周波数Ｆｃからずれた周波数がフィルタに入力すると、入力周波数と出力周波数の位相差はそのずれた周波数にほぼ比例してπ／２からずれることになり、２つのＭＣＦを通過することにより、位相はπからわずかにずれたπ’となる。インバータ１０から位相πの信号と、第２のＭＣＦから位相π’の信号とが位相検出器１１に入力され、位相πとπ’との位相差がループフィルタ、例えばラグリードフィルタ１２に入力され、該ループフィルタ１２により位相差（π−π’）が電圧Ｖｃに変換され、該電圧Ｖｃが基準クロック３に印加される。基準クロック３は例えば電圧制御水晶発振器（ＶＣＸＯ）として構成されており、電圧Ｖｃにより基準クロック３の出力周波数が変化し、それに応じてＶＣＯから出力される基準周波数も変化し、帯域通過フィルタ５から出力される周波数は常に一定になるように自動周波数調整がされることになる。
【００１３】
本発明の特徴は２ポールＭＣＦを２段用いることにより、変換後周波数がＭＣＦの中心周波数からずれると位相がπからずれることを利用した回路であり、ＭＣＦもインバータ１０も小型で低価格に入手することができる。そのため、本発明の自動周波数制御回路はＩＣを設計、製作する場合に比べて大幅に安く製作することが可能であるので、小規模の無線機の要求にも応えられることができる。
以上、本発明を２つのＭＣＦを用いて構成した例に基づき説明したが、特定の周波数において入出力の位相差がπ／２となるモノリシックフィルタであれば、水晶以外の材料を用いたものであっても構わない。また、適用場面によっては増幅器やスイッチを省略することも可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る自動周波数制御回路を示したブロック回路図である。
【図２】２ポールＭＣＦの周波数−位相特性を示した図ｄである。
【図３】（ａ）従来の周波数変換回路を示したブロック回路図、（ｂ）はＰＬＬを説明するブロック回路図である。
【図４】遅延検波方式を用いた復調回路の構成を示すブロック回路図である。
【図５】周波数誤差推定器の構成を示すブロック回路図である。
【符号の説明】
【００１５】
１  ＶＣＯ
２  ＰＬＬ
３  基準クロック
４  ミキサ
５  帯域通過フィルタ
６  第１の増幅器
ＭＣＦ
９  切り替えスイッチ
１０  インバータ
１１  位相検出器
１２  ループフィルタ
【図１】
2006180023.tif 000003
【図２】
2006180023.tif 000004
【図３】
2006180023.tif 000005
【図４】
2006180023.tif 000006
【図５】
2006180023.tif 000007