(57)【要約】【課題】ディスプレイパネル及びその製造方法を提供することを目的とする。【解決手段】マトリクス形状で設置されたアクティブ素子を有する複数の画素セルを含む画素アレイ域を含み、前記画素セル中の第一画素セルの第一アクティブ素子の相対位置は、前記画素セル中の第二画素セルの第二アクティブ素子と異なるディスプレイパネルを採用する。特に、前記アクティブ素子として、薄膜トランジスタを用いるディスプレイパネルに有用である。【選択図】図２
2006018294.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス形状で設置されたアクティブ素子を有する複数の画素セルを含む画素アレイ域を含み、
前記画素セル中の第一画素セルの第一アクティブ素子の相対位置は、前記画素セル中の第二画素セルの第二アクティブ素子と異なる位置に配置したディスプレイパネル。
【請求項２】
前記アクティブ素子は、薄膜トランジスタである請求項１に記載のディスプレイパネル。
【請求項３】
前記第一画素セルは、前記第二画素セルと隣接する請求項１に記載のディスプレイパネル。
【請求項４】
同期処理方向では、二つの隣接する画素セルの一つの前記アクティブ素子の前記相対位置は、二つの隣接する画素セルのもう一つの前記アクティブ素子と異なる請求項１に記載のディスプレイパネル。
【請求項５】
前記同期処理方向では、前記二つの隣接する画素セルの前記相対位置の間の距離は、一定値である請求項４に記載のディスプレイパネル。
【請求項６】
前記一定値は、２０μｍより大きい請求項５に記載のディスプレイパネル。
【請求項７】
少なくとも二つのレーザー同期処理域は、前記画素アレイ域に定義され、前記第一と前記第二アクティブ素子は、同じレーザー同期処理域に設置されない請求項１に記載のディスプレイパネル。
【請求項８】
マトリクス形状で設置されたアクティブ素子域を有する複数の画素セルの画素アレイ域を含み、行方向と列方向は、前記画素アレイ域に定義されるディスプレイパネルの製造方法であって、
前記ディスプレイパネルの上に多結晶半導体膜を形成するステップ、
レーザー光によって前記多結晶半導体膜を照射し、前記多結晶半導体膜からポリシリコン半導体を形成し、前記レーザー光によって同期照射された前記画素セルの少なくとも一つのアクティブ素子は、前記レーザー光によって照射されないステップ、及び
各アクティブ素子域に少なくとも一つのアクティブ素子を形成するステップを含む製造方法。
【請求項９】
第一画素セルの第一アクティブ素子の相対位置は、第二画素セルの第二アクティブ素子と異なる請求項８に記載の方法。
【請求項１０】
前記レーザー光は、行方向に前記多結晶半導体膜を照射する請求項８に記載の方法。
【請求項１１】
前記レーザー光は、列方向に前記多結晶半導体膜を照射する請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイパネルに関し、特に、低温ポリシリコンプロセスを用いたディスプレイパネル関するものである。
【背景技術】
【０００２】
液晶ディスプレイ（ＬＣＤ）の薄膜トランジスタ（ＴＦＴ）は、画素の制御部材として機能する。一般に、ＴＦＴは、アモルファスシリコンＴＦＴと、ポリシリコンＴＦＴの二つの種類に分けることができる。ポリシリコンＴＦＴは、その高電子移動度、高密度の集積回路及び低漏電流により、一般には、高速回路と大型ＬＣＤに用いられる。ほとんどのＬＣＤでは、ポリシリコンＴＦＴは、低温ポリシリコン（ＬＴＰＳ）から形成されるため、ポリシリコンＴＦＴのサイズは減少し、開口率は増加する。
【０００３】
図１は、従来のディスプレイパネルの概略図である。ディスプレイパネル１０は、マトリクス方式で配列された複数の画素セル１２を含む。多結晶半導体膜は、低温ポリシリコンプロセスによって画素セル１２の上に先に形成される。次にレーザーで各行の画素セル１２に対応する多結晶半導体膜を照射し、多結晶半導体膜からポリシリコン半導体膜を形成する。最後に、ポリシリコン薄膜トランジスタ１４がその他のプロセスによって各画素セル１２に形成される。
【０００４】
【特許文献１】米国特許第６５５５４２２号
【特許文献２】米国特許第６５５５４２０号
【特許文献３】米国特許第６５２４８７７号
【特許文献４】米国特許第６５２２０６６号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
レーザー光のサイズが制限されていることから、レーザーは、一度に一つの行の画素セルしか照射せず、続いてステップによって、次の行の画素セルを照射する。よって、同一行の画素セルの特性は同じである。しかし、各レーザー光の密度が異なるため、異なるレーザー光で照射された画素セルは、不均一な特性のポリシリコンＴＦＴを形成する。一つの行の画素セルの特性がその他の行の画素の特性と異なる時、ディスプレイパネルに不均一性をもたらす。この不均一性は、望ましくないムラ（ｍｕｒａ）欠陥を招く。
【課題を解決するための手段】
【０００６】
ディスプレイパネルを提供する。ディスプレイパネルの実施例は、マトリクス形状で設置されたアクティブ（能動）素子を有する複数の画素セルを含む画素アレイ域を含む。前記画素セル中の第一画素セルの第一アクティブ素子の相対位置は、前記画素セル中の第二画素セルの第二アクティブ素子と異なるディスプレイパネル。
【０００７】
ディスプレイパネルの製造方法が提供される。製造方法の実施例は、次のステップを含む。ディスプレイパネルは、マトリクス形状で設置されたアクティブ素子域を有する複数の画素セルの画素アレイ域を含む。行方向と列方向は、前記画素アレイ域に定義される。前記ディスプレイパネルの上に多結晶半導体膜が形成され、レーザー光によって前記多結晶半導体膜が照射され、前記多結晶半導体膜からポリシリコン半導体を形成する。前記レーザー光によって同期照射された前記画素セルの少なくとも一つのアクティブ素子は、前記レーザー光によって照射されない。各アクティブ素子域に少なくとも一つのアクティブ素子を形成する。
【０００８】
ディスプレイ及びその製造方法は、下記に示す詳細な説明及び添付図面により充分に理解できるであろう。しかし、これらは本発明を限定するものではない。
【発明を実施するための最良の形態】
【０００９】
ディスプレイパネルが提供される。いくつかの実施例では、行又は列の画素セルのＴＦＴの相対位置が変えられるため、レーザー光が行又は列の全ての画素セルを照射する時、少なくとも一つのＴＦＴは、レーザー光に照射されない。
【００１０】
図２に示すように、実施例では、ディスプレイパネル２０は、画素アレイ域２２を含む。画素アレイ域２２は、マトリクス形状で配列された複数の画素セル１２を含む。図２に示す実施例では、３×１０の画素アレイ域が例として挙げられる。
【００１１】
画素セルＰ１−１〜Ｐ１０−３は、それぞれ、例えばＴＦＴ等のアクティブ素子Ｄ１−１〜Ｄ１０−３を有する。一つの行の画素セルのアクティブ素子の相対位置は、その他の行の画素セルのアクティブ素子の相対位置と同じ、又は異なることができる。図２に示すように、第一行の画素セルのアクティブ素子の相対位置は、第二と第三行のと同じである。例えば、表示セルＰ１−１のアクティブ素子Ｄ１−１の相対位置と表示セルＰ１−２のアクティブ素子Ｄ１−２の相対位置と表示セルＰ１−３のアクティブ素子Ｄ１−３の相対位置は同じである。
【００１２】
しかし、同一行の画素セルでは、各画素セルのアクティブ素子の相対位置は、隣接する画素セルのアクティブ素子の相対位置と異なる。例えば、図２を参照されたい。第一行の画素セルＰ１−１〜Ｐ１０−１では、アクティブ素子の相対位置は、先のアクティブ素子の相対位置に従って右にシフトされ、シフト動作は、アクティブ素子Ｄ１−１からアクティブ素子Ｄ１０−１の方向で行われる。同一行のいずれの二つの隣接する画素セルのアクティブ素子の相対位置の間の距離は、一定値を有する。
【００１３】
図３に示ように、いくつかの実施例では、全ての液晶セルＰ１−１〜Ｐ１０−３は、６つのグループＧ１〜Ｇ６に分けられる。一つのグループの画素セルのアクティブ素子の相対位置は、その他のグループのと同じ、又は異なることができる。図３では、グループＧ１の画素セルのアクティブ素子の相対位置は、グループＧ２〜Ｇ６の相対位置と同じである。
【００１４】
しかし、同じグループの画素セルでは、各画素セルのアクティブ素子の相対位置は、隣接する画素セルのアクティブ素子の相対位置と異なる。図３に示された実施例では、一つのグループの画素セルのアクティブ素子の相対位置は、特定方向で配列される。例えば、図３を参照されたい。グループＧ１では、アクティブ素子の相対位置は、先のアクティブ素子の相対位置に従って左にシフトされ、シフト動作は、上から下の方向で行われる。同一グループのいずれの二つの隣接する画素セルのアクティブ素子の相対位置の間の距離は、一定値を有する。
【００１５】
図４に示ように、実施例では、全ての液晶セルＰ１−１〜Ｐ１０−３は、６つのグループＧ１〜Ｇ６に分けられる。図３に示されたディスプレイパネルの実施例と比べ、図４の各画素の画素セルは、不規則に設置されている。
【００１６】
図５に示ように、実施例では、一つの行の画素セルのアクティブ素子の相対位置は、その他の行の画素セルのアクティブ素子の相対位置と同じである。しかし、同じ列の画素セルでは、各画素セルのアクティブ素子の相対位置は、隣接するアクティブ素子の相対位置と異なる。図５を参照されたい。同じ列の画素セルでは、アクティブ素子の相対位置は、先のアクティブ素子の相対位置に従って上にシフトされ、シフト動作は、左から右の方向で行われる。
【００１７】
図６は、ディスプレイパネルの製造方法の実施例のフロー図を示している。先ず、図２と図６を参照されたい。画素アレイ域２２は、ディスプレイパネル２０に定義されたマトリクス形状の複数の画素セルＰ１−１〜Ｐ１０−３を含む（ステップＳ１１０）。
【００１８】
アクティブ素子域Ｒ１−１〜Ｒ１０−３は、それぞれ画素セルＰ１−１〜Ｐ１０−３に定義される（ステップＳ１２０）。図２に示すように、同一行の同じセルでは、各画素セルのアクティブ素子の相対位置は、隣接する画素セルのアクティブ素子域の相対位置と異なる。例えば、第一行の画素セルＰ１−１〜Ｐ１０−１では、アクティブ素子域の相対位置は、先のアクティブ素子域の相対位置に従って右にシフトされ、シフト動作は、アクティブ素子域Ｒ１−１からアクティブ素子域Ｒ１０−１の方向で行われる。同一行のいずれの二つの隣接する画素セルのアクティブ素子域の相対位置の間の距離は、一定値である。
【００１９】
ＬＴＰＳプロセスでは、多結晶半導体膜が画素アレイ域２２の上に形成される（ステップＳ１３０）。レーザーは、画素セル１２の一部の上の多結晶半導体膜を照射し（ステップＳ１４０）、多結晶半導体膜からポリシリコン半導体膜を形成する。
【００２０】
図２に示される画素アレイ域２２は、例として挙げられる。先ず、レーザーは、行方向の画素アレイ域２２の領域２４に従って多結晶半導体膜を照射し、同期処理（ｓｙｎ−ｐｒｏｃｅｓｓ）方向として機能する。この時、領域２４は、レーザーの同期処理域として機能する。
【００２１】
レーザーが領域２４に対応する多結晶半導体膜を照射した後、レーザーは、ステップによって右に移動する。レーザーが最小２０μｍ移動するとした場合、
同一行のいずれの二つの隣接する画素セルのアクティブ素子域の相対位置の間の距離は、２０μｍに設定される。
【００２２】
レーザーは、領域２４から右に２０μｍ移動し、領域２６に対応した多結晶半導体膜を照射する。この時、レーザーの同期処理域は、領域２６に変えられる。
【００２３】
領域２６に対応した多結晶半導体膜を照射した後、レーザーは、続いて右に移動し、残りの多結晶半導体膜を照射する。画素セルのアクティブ素子域の相対位置が互いに異なることから、レーザーは、同時に異なるアクティブ素子域を照射する。
【００２４】
良好な結晶品質を得るために、レーザーは、繰返し、多結晶半導体膜を照射することができる。レーザー光の幅が４００μｍとした場合、各アクティブ素子は、２０回照射されることができる。二つの隣接するアクティブ素子域が少なくとも一回同時に照射されないことから、アクティブ素子域の液晶品質は、同じでない。
【００２５】
最後に、例えば、ＴＦＴ又はその他のアクティブ素子等のアクティブ素子は、マスキングとエッチングによってアクティブ素子域に形成される（ステップＳ１５０）。アクティブ素子域の結晶品質が同じでないことから、同一行のアクティブ素子域のＴＦＴの特性は互いに異なる。
【００２６】
図２では、レーザーの同期処理方向は、行方向である。また、レーザーの同期処理方向は、列方向であることもできる。図５に示すように、レーザーは、領域５４に対応した多結晶半導体膜を照射する。レーザーは続いて、一定距離、下に移動し、その他の領域に対応する多結晶半導体膜を照射する。
【００２７】
図１に示す従来のディスプレイパネルを参照されたい。同じ行では、画素セルのＴＦＴが同じレーザー光によって照射されることから、ＴＦＴの特性は同じである。レーザー光の強度が異なる時、望ましくないムラ効果がディスプレイパネルのある行に発生する。
【００２８】
図２に示すようにいくつかの実施例では、レーザーが同一行の画素セルの全てのアクティブ素子域を同時に照射できないことから、同一行のアクティブ素子の特性は、一様でない。よって、望ましくないムラ効果がある行で発生せず、ディスプレイパネルをラインムラから防ぐ。
【００２９】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００３０】
【図１】図１は、従来のディスプレイパネルを示している。
【図２】図２は、ディスプレイパネルの実施例を示している。
【図３】図３は、ディスプレイパネルの実施例を示している。
【図４】図４は、ディスプレイパネルの実施例を示している。
【図５】図５は、ディスプレイパネルの実施例を示している。
【図６】図６は、ディスプレイパネルの製造方法の実施例のフロー図を示している。
【符号の説明】
【００３１】
１０、２０  ディスプレイパネル
１２  画素セル（従来法）
１４  ＴＦＴ
２２  画素アレイ域
Ｐ１−１〜Ｐ１０−３    画素セル
Ｄ１−１〜Ｄ１０−１    アクティブ素子
Ｇ１〜Ｇ６    グループ
Ｒ１−１〜Ｒ１０−３    アクティブ素子域
２４、２６、５４    領域
【図１】
2006018294.tif 000003
【図２】
2006018294.tif 000004
【図３】
2006018294.tif 000005
【図４】
2006018294.tif 000006
【図５】
2006018294.tif 000007
【図６】
2006018294.tif 000008
【外国語明細書】
2006018294000001.pdf