(57)【要約】【課題】  実装時の取り扱いが容易で、従来のチップサイズパッケージよりもさらに薄型化することができる、圧電デバイスおよびその製造方法を提供する。【解決手段】  圧電デバイス１０は、対向して配置された素子部１１と補強板２０とが接合したものである。素子部１１は、絶縁膜１４と、絶縁膜１４の中心部分に配置された、対向する一対の電極１５，１７及び該電極１５，１７間に挟まれた圧電膜１６からなる薄膜部と、絶縁膜１４の周辺部分に配置され、電極１５，１７にそれぞれ電気的に接続されたパッド１８，１９と、絶縁膜１４のパッド１８，１９とは反対側の面に配置され、電極１５，１７に電気的に接続された外部電極３５，３６とを有する。補強板２０は、素子部１１に対向する側の面に形成され、素子部１１のパッド１８，１９に接合されたランド２１，２２を有する。【選択図】図２
2006086787.tif 000002
【特許請求の範囲】
【請求項１】
対向して配置された素子部と補強板とが接合した圧電デバイスであって、
前記素子部は、
絶縁膜と、
前記絶縁膜の中心部分に配置された、対向する一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部と、
前記絶縁膜の周辺部分に配置され、前記電極にそれぞれ電気的に接続されたパッドと、
前記絶縁膜の前記パッドとは反対側の面に配置され、前記電極に電気的に接続された外部電極とを有し、
前記補強板は、
前記素子部に対向する側の面に形成され、前記素子部の前記パッドに接合されたランドを有することを特徴とする圧電デバイス。
【請求項２】
基板の一方の面に犠牲層を形成する工程と、
前記犠牲層の上に絶縁膜を形成し、該絶縁膜の上に一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部を形成し、前記電極にそれぞれ電気的に接続されたパッドを形成する工程と、
補強板の一方の面に前記パッドに対応するランドを形成し、該補強板の前記一方の面を前記基板の前記一方の面に対向させ、対応する前記パッドと前記ランドとをそれぞれ接合する工程と、
前記犠牲層をエッチングし、前記基板を前記絶縁膜から分離する工程と、
前記絶縁膜の前記基板を分離した側の面に、前記電極に電気的に接続された外部電極を形成する工程とを備えたことを特徴とする、圧電デバイスの製造方法。
【請求項３】
前記絶縁膜から分離した前記基板の前記一方の面に、再度、前記犠牲層を形成し、前記各工程を繰り返すことを特徴とする、請求項２に記載の圧電デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜圧電フィルタ等の圧電デバイスおよびその製造方法に関し、詳しくは、チップサイズパッケージ型圧電デバイスの薄型化に関する。
【背景技術】
【０００２】
従来、圧電素子サイズまでパッケージを小型化したＣＳＰ（チップサイズパッケージ）型圧電デバイスが開発されている。例えば、図１に示すＢＡＷフィルタ２は、共振子素子が形成された基板３の両側に、基板３と同サイズの蓋板６，８が結合層７，９を介して貼り付けられている。共振子素子の振動部分４は、基板３から音響的に浮かせる必要があるため、Ｓｉの異方性エッチングを用いて基板３及び蓋板６に空洞３ｘ，６ｘを形成している（例えば、特許文献１参照）。
【特許文献１】特表２００４−５０３１６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような構造の圧電デバイスは、共振子素子を支持するＳｉ基板や、その両側に接合されるＳｉ基板が必須であるため、製品高さ（厚さ）が大きい。
【０００４】
複数の電子部品を搭載してモジュール化する場合、モジュールを小型化するためには、個々の電気部品を小型化する必要がある。素子チップのみであれば、限界まで小型化できるが、実装する際の取り扱いが難しくなる。例えば、実装するときの衝撃で素子チップが破損しやすい。
【０００５】
本発明は、かかる実情に鑑み、実装時の取り扱いが容易で、従来のチップサイズパッケージよりもさらに薄型化することができる、圧電デバイスおよびその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するため、以下のように構成した圧電デバイスを提供する。
【０００７】
圧電デバイスは、対向して配置された素子部と補強板とが接合したものである。前記素子部は、絶縁膜と、前記絶縁膜の中心部分に配置された、対向する一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部と、前記絶縁膜の周辺部分に配置され、前記電極にそれぞれ電気的に接続されたパッドと、前記絶縁膜の前記パッドとは反対側の面に配置され、前記電極に電気的に接続された外部電極とを有する。前記補強板は、前記素子部に対向する側の面に形成され、前記素子部の前記パッドに接合されたランドを有する。
【０００８】
上記構成において、圧電デバイスは、補強板をハンドリングし、外部電極をそのままフリップチップボンドするなどして、実装することができる。圧電デバイスの実装時に外部電極に加わった衝撃を、パッド、ランドを介して補強板で受け止め、素子部の絶縁膜に無理な力が作用しないようにすることができる。これにより、圧電デバイスの実装時の破損を防止することができる。
【０００９】
上記構成によれば、圧電デバイスは、素子部の片側にのみ補強板を備えるので、素子部の両側に蓋板を設けた従来例よりも薄型化することができる。
【００１０】
また、本発明は、上記課題を解決するために、以下のように構成した圧電デバイスの製造方法を提供する。
【００１１】
圧電デバイスの製造方法は、基板の一方の面に犠牲層を形成する工程と、前記犠牲層の上に絶縁膜を形成し、該絶縁膜の上に一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部を形成し、前記電極にそれぞれ電気的に接続されたパッドを形成する工程と、補強板の一方の面に前記パッドに対応するランドを形成し、該補強板の前記一方の面を前記基板の前記一方の面に対向させ、対応する前記パッドと前記ランドとをそれぞれ接合する工程と、前記犠牲層をエッチングし、前記基板を前記絶縁膜から分離する工程と、前記絶縁膜の前記基板を分離した側の面に、前記電極に電気的に接続された外部電極を形成する工程とを備える。
【００１２】
上記方法によって製造された圧電デバイスは、圧電デバイスは、補強板をハンドリングし、外部電極をそのままフリップチップボンドするなどして、実装することができる。圧電デバイスの実装時に外部電極に加わった衝撃を、パッド、ランドを介して補強板で受け止め、素子部の絶縁膜に無理な力が作用しないようにすることができる。これにより、圧電デバイスの実装時の破損を防止することができる。また、圧電デバイスは、素子部の片側にのみ補強板を備えるので、素子部の両側に蓋板を設けた従来例よりも薄型化することができる。
【００１３】
なお、上記方法により、１又は２以上の圧電デバイスを同時に作製することができる。２以上の圧電デバイスを同時に作製する場合、基板を分離した後、絶縁膜と補強板との間の部分を個々の圧電デバイスに分割する。外部電極を形成する工程は、個々の圧電デバイスに分割する工程の前に行っても、後に行っても、前後の両方で行ってもよい。
【００１４】
好ましくは、前記絶縁膜から分離した前記基板の前記一方の面に、再度、前記犠牲層を形成し、前記各工程を繰り返す。
【００１５】
この場合、犠牲層を形成する基板を再使用する。これにより、製造コストの低減を図ることができる。
【発明の効果】
【００１６】
本発明の圧電デバイスおよびその製造方法によれば、実装時の取り扱いが容易で、従来のチップサイズパッケージよりもさらに薄型化することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態として実施例を図２〜図６を参照しながら説明する。
【００１８】
図２は、圧電デバイス１０の断面図である。圧電デバイス１０は、ＢＡＷフィルタの素子部１１が補強板２０に接合されている。圧電デバイス１０は、フェイスダウンタイプのベアチップであり、例えば、周辺の受動部品とともに基板に実装したデュプレクサ、ＲＦモジュールなどに用いる。
【００１９】
素子部１１は、絶縁膜１４に、下部電極１５、圧電膜１６、上部電極１７が形成されて、電極１５，１７間に圧電膜１６が挟まれた薄膜部が、絶縁膜１４の中心部分に配置される。電極１５，１７は、絶縁膜１４の周辺部分までそれぞれ延在し、周辺部分において電極１５，１７上にそれぞれパッド１８，１９が形成されている。
【００２０】
補強板２０は、素子部１１に対向する側の面に、ランド２１，２２が形成され、素子部１１のパッド１８，１９にそれぞれ接合されている。
【００２１】
素子部１１は、補強板２０とは反対側の面に、外部電極３５，３６が形成されている。すなわち、絶縁膜１４には、電極１５，１７を介してパッド１８，１９に対向する部分に貫通穴１４ｓ，１４ｔが形成され、この貫通穴１４ｓ，１４ｔを介して電極１５，１７に、外部電極３５，３６がそれぞれ接続されている。ランド２１，２２、パッド１８，１９、外部電極３５，３６は、補強板２０に対して略垂直方向に揃えて配置されている。
【００２２】
圧電デバイス１０は、補強板２０をハンドリングし、外部電極３５，３６をそのままフリップチップボンドすることにより、実装することができる。実装時に外部電極３５，３６に加わった衝撃は、絶縁膜１４を介して反対側にバンプ接合された補強板２０で受け止め、素子部１１の絶縁膜１４に無理な力が作用しない。そのため、圧電デバイス１０の実装時の破損を防止することができる。
【００２３】
次に、図３〜図６を参照しながら、圧電デバイス１０の製造工程および圧電デバイス１０の構成について説明する。
【００２４】
圧電デバイス１０は、基板の状態で複数個を同時に作製する。図３〜図６では２個の圧電デバイス１０に相当する部分を図示している。基板には、個々の圧電デバイス１０に相当する部分が、升目状に二次元配置される。
【００２５】
図３（ａ）に示すように、平坦なサファイア基板１２を準備し、図３（ｂ）に示すように、基板１２上に、犠牲層１３として、ＺｎＯを０．２μｍ以上、数十μｍ以下の厚さで形成する。基板１２に、Ｓｉなどを用いてもよい。犠牲層１３として、Ａｌなどの金属又はポリマーを用いてもよい。
【００２６】
この後、図３（ｃ）及び図４に示すように、犠牲層１３の上に、絶縁膜１４としてＳｉ３Ｎ４などの防湿性に優れた絶縁膜１４を、０．２μｍ以上、数十μｍ以下の厚さで形成する。
【００２７】
この絶縁膜１４の上に、スパッタ、ＣＶＤ、電子ビーム蒸着などによる成膜と、フォトリソグラフィーによるパターニングを用いることにより、Ｍｏ、Ｐｔ、Ａｌなどを主材にした下部電極１５を形成する。下部電極１５は、図４（ａ）に示すように、略Ｌ字状に第１片１５ａと第２片１５ｂが結合してなり、個々の圧電デバイスとなる部分において、第１片１５ａは中央を横断するように帯状に形成され、第２片１５ｂは中央からダイシングライン（圧電デバイスの境界線）に沿って片側に帯状に形成される。
【００２８】
この下部電極１５上に、スパッタなどによる成膜と、フォトリソグラフィーによるパターニングを用いることにより、ＺｎＯやＡｌＮなどの圧電膜１６を形成する。圧電膜１６は、下部電極１５の第１片１５ａを覆う。圧電膜１６は、ＡｌＮを形成する場合、耐熱性に優れたＺｎＯをレジストに用いて、リフトオフによりＡｌＮをパターニングしてもよい。また、ＡｌＮを全面に成膜して後、フォトリソグラフィーにより樹脂レジストマスクを形成し、エッチングでＡｌＮパターンを形成してもよい。
【００２９】
この圧電膜１６の上に、下部電極１５と同様に、Ｍｏ、Ｐｔ、Ａｌなどを主材にした上部電極１７，１７'を形成する。一方の上部電極１７は、下部電極１５の第２片１５ｂと一列に並び、下部電極１５の第２片１５ｂとは反対側に向けて帯状に形成される。他方の上部電極１７'は、下部電極１５の第１片１５ａの先端側において、ダイシングラインに沿って、下部電極１５の第２片１５ｂ及び一方の上部電極１７と平行に、下部電極１５の第１片１５ａを跨いで両側に帯状に形成される。１つの圧電デバイス１０において、下部電極１５と上部電極１７とが２箇所で重なり合い、ラダー結合した２つの共振子素子が形成される。
【００３０】
この後、下部電極１５の第２片１５ｂ及び上部電極１７，１７'上に、Ａｌなどのパッド１８，１８'，１９，１９'を形成する。下部電極１５の第２片１５ｂのパッド１８に対向する部分の裏側が出力端子に接続され、上部電極１７のパッド１９に対向する部分の裏側が入力端子に接続され、上部電極１８'のパッド１８'，１９' に対向する部分の裏側がグランド端子に接続される。
【００３１】
この後、素子部１１のダイシングラインに沿って適宜部分（図示例では、各辺の中間部分）の絶縁膜１４を除去し、犠牲層１３の上面を露出させる適宜の数の犠牲層エッチホール１４ｘを形成する。形成方法は、フォトリソグラフィーを用いて開口を有するレジストマスクを形成後、ＣＦ４を用いて反応性イオンエッチングを行い、絶縁膜１４に開口を形成して後、レジスト剥離する。絶縁膜１４としてＳｉ３Ｎ４以外にＳｉＯ２等を用いても、同様に形成できる。
【００３２】
一方、図５に示すように、補強板２０となる集合基板に、ランド２１，２２として、Ｃｕ，Ｓｎの積層金属膜を、素子部１１と同様に蒸着により形成する。補強板２０となる集合基板は、ダイシングラインに沿って適宜部分に貫通穴２０ｘを形成する。例えば図５（ａ）に示すように、犠牲層エッチホール１４ｘに対応して、貫通穴２０ｘを形成する。
【００３３】
そして、図６（ａ）に示すように、基板１２のパッド１８，１９を形成した面と補強板２０のランド２１，２２を形成した面とを向き合せてリフローを行い、素子部１１のパッド１８，１９と補強板２０のランド２１，２２との接合を行う。
【００３４】
この後、犠牲層１３のエッチングを行う。補強板２０の貫通穴２０ｘからエッチング液を供給し、絶縁膜１４の犠牲層エッチホール１４ｘを介して犠牲層１３をエッチングする。エッチング液は、犠牲層１３がＺｎＯの場合、燐酸と酢酸の混合液を用いる。犠牲層１３がＡｌの場合、燐酸と酢酸と硝酸の混合液を用いる。犠牲層１３がポリマーの場合、アセトンなどの有機溶剤を用いる。
【００３５】
犠牲層１３のエッチングを終了すると、絶縁膜１４からＳｉ基板１２を分離し除去する。
【００３６】
この後、図６（ｂ）に示したように、絶縁膜１４のＳｉ基板１２を除去した側を、犠牲層エッチホール１４ｘと同様にエッチングして、パッド１８，１９に対向する部分の電極１５，１７の裏側を露出させる貫通穴１４ｓ，１４ｔを形成する。貫通穴１４ｓ，１４ｔから露出した電極１５，１７とその近傍部分に、メタルマスクやフォトレジストを用いて、Ａｌ膜３１、Ｓｎ膜３２、Ｃｕ膜３３を順に形成し、リフローを行い、図６（ｃ）に示すように、外部電極３５，３６のボール状のバンプを形成する。バンプ高さは、圧電デバイス１０の実装後に、基板と絶縁膜１４との間に隙間ができる高さにする。
【００３７】
Ｓｎ−Ｃｕ合金を蒸着形成しリフローを行う代わりに、Ａｕワイヤバンプを形成してもよい。また、貫通穴１４ｓ，１４ｔから露出した電極１５，１７とその近傍部分に、Ａｌ膜３１を介さずにＳｎ膜とＣｕ膜を積層し、電極１５，１７に、直接、外部電極バンプを形成してもよい。
【００３８】
絶縁膜１４に貫通穴１４ｓ，１４ｔを形成し、金属膜３１，３２，３３を形成する工程と、リフローにより外部電極３５を形成する工程の間に、絶縁膜１４にフィルムを貼り付け、穴あけを行う工程を追加して、素子部１１を補強するようにしてもよい。その場合、厚さ０．２μｍ以上、数十μｍ以下のポリイミドフィルムを貼り付け、外部電極３５に対応する部分をレーザで穴あけする。共振子素子の振動部分に対応するフィルム部分に同時に穴あけすると、フィルムにより振動がダンピングされない。また、下部電極１５と絶縁膜１４の間に音響反射層を形成してもよい。
【００３９】
この後、ダイシングラインに沿って切断し、個別の圧電デバイス１０に分離する。
【００４０】
以上に説明したように、圧電デバイス１０は、共振子素子を形成した基板の両側に蓋板を接合していた従来品に対し、一方の蓋板を無くすことができるため、低背化と低コスト化を実現できる。また、実装基板と圧電デバイス１０の間の配線長さを極小にできるので、圧電デバイス回路の浮遊インダクタンスを小さくできる。また、バンプ電極でそのままフリップチップボンドでき、部品点数が少なくなるので、製造コストを低減することができる。さらに、犠牲層１３を形成する基板１２を再利用できるので、製造コストを低減することができる。
【００４１】
なお、本発明の圧電デバイスおよびその製造方法は、上記した実施の形態に限定されるものではなく、種々変更を加え得て実施可能である。
【図面の簡単な説明】
【００４２】
【図１】圧電デバイスの断面図である。（従来例）
【図２】圧電デバイスの断面図である。（実施例）
【図３】製造工程の説明図である。（実施例）
【図４】製造工程の説明図である。（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿って切断した断面図である。（実施例）
【図５】製造工程の説明図である。（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿って切断した断面図である。（実施例）
【図６】製造工程の説明図である。（実施例）
【符号の説明】
【００４３】
１０  圧電デバイス
１１  素子部
１３  犠牲層
１４  絶縁膜
１５  下部電極
１６  圧電膜
１７，１７'  上部電極
１８，１８'，１９，１９'  パッド
２０  補強板
２１，２２  ランド
３５，３６  外部電極
【図１】
2006086787.tif 000003
【図２】
2006086787.tif 000004
【図３】
2006086787.tif 000005
【図４】
2006086787.tif 000006
【図５】
2006086787.tif 000007
【図６】
2006086787.tif 000008