(57)【要約】【課題】電子放出について高出力、高効率を図り、低電圧駆動をも可能とする。【解決手段】電子放出素子１０Ａは、誘電体で構成されたエミッタ部１２と、電子放出のための駆動電圧Ｖａが印加される上部電極１４及び下部電極１６とを有し、上部電極１４は、エミッタ部１２の上面に形成され、下部電極１６は、エミッタ部１２の下面に形成され、上部電極１４は、エミッタ部１２が露出される複数の貫通部２０を有し、上部電極１４のうち、貫通部２０の周部２６におけるエミッタ部１２と対向する面が、エミッタ部１２から離間している。【選択図】図１
2006324263.tif 000002
【特許請求の範囲】
【請求項１】
電子放出部を有する電子放出素子において、
負電圧の印加によって電子の蓄積に伴う正電荷の量と負電荷の量が平衡な状態（第１の状態）に変化し、更なる電子の蓄積に伴って負電荷の量が正電荷の量よりも多い状態（第２の状態）に変化し、
前記第２の状態から正電圧の印加によって電子の放出に伴う正電荷の量と負電荷の量が平衡な状態（第３の状態）に変化し、更なる電子の放出に伴って正電荷の量が負電荷の量よりも多い状態に変化する場合に、
前記第１の状態に変化するための印加電圧をＶ１、前記第３の状態に変化するための印加電圧をＶ２としたとき、
｜Ｖ１｜＜｜Ｖ２｜
の特性を有することを特徴とする電子放出素子。
【請求項２】
請求項１記載の電子放出素子において、
１．５×｜Ｖ１｜＜｜Ｖ２｜
であることを特徴とする電子放出素子。
【請求項３】
請求項１又は２記載の電子放出素子において、
第１の状態における正電荷の量と電子の量の変化の割合をΔＱ１／ΔＶ１、第３の状態における正電荷の量と電子の量の変化の割合をΔＱ２／ΔＶ２としたとき、
（ΔＱ１／ΔＶ１）＞（ΔＱ２／ΔＶ２）
であることを特徴とする電子放出素子。
【請求項４】
請求項１〜３のいずれか１項に記載の電子放出素子において、
電子が蓄積飽和状態となる電圧をＶ３、電子の放出が開始される電圧をＶ４としたとき、
１≦｜Ｖ４｜／｜Ｖ３｜≦１．５
であることを特徴とする電子放出素子。
【請求項５】
誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有する電子放出素子において、
前記第１の電極と前記第２の電極間に対する一方向への電圧の印加によって、前記エミッタとなる物質が一方向に分極された状態から分極が反転した状態に変化する電圧を第１の抗電圧ｖ１とし、この状態から他方向への電圧の印加によって分極が再び前記一方向に変化する電圧を第２の抗電圧ｖ２としたとき、
ｖ１＜０又はｖ２＜０であって、
｜ｖ１｜＜｜ｖ２｜
の特性を有することを特徴とする電子放出素子。
【請求項６】
請求項５記載の電子放出素子において、
１．５×｜ｖ１｜＜｜ｖ２｜
であることを特徴とする電子放出素子。
【請求項７】
請求項５又は６記載の電子放出素子において、
前記第１の抗電圧を印加した際における分極の変化の割合をΔｑ１／Δｖ１、前記第２の抗電圧を印加した際における分極の変化の割合をΔｑ２／Δｖ２としたとき、
（Δｑ１／Δｖ１）＞（Δｑ２／Δｖ２）
であることを特徴とする電子放出素子。
【請求項８】
請求項５〜７のいずれか１項に記載の電子放出素子において、
電子が蓄積飽和状態となる電圧をｖ３、電子の放出が開始される電圧をｖ４としたとき、
１≦｜ｖ４｜／｜ｖ３｜≦１．５
であることを特徴とする電子放出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エミッタとなる物質に形成された第１の電極と第２の電極とを有する電子放出素子に関する。
【背景技術】
【０００２】
近時、電子放出素子は、カソード電極及びアノード電極を有し、フィールドエミッションディスプレイ（ＦＥＤ）やバックライトのような種々のアプリケーションに適用されている。ＦＥＤに適用する場合、複数の電子放出素子を二次元的に配列し、これら電子放出素子に対する複数の蛍光体を、所定の間隔をもってそれぞれ配置するようにしている。
【０００３】
この電子放出素子の従来例としては、例えば特許文献１〜５があるが、いずれもエミッタとなる物質に誘電体を用いていないため、対向電極間にフォーミング加工もしくは微細加工が必要となったり、電子放出のために高電圧を印加しなければならず、また、パネル製作工程が複雑で製造コストが高くなるという問題がある。
【０００４】
そこで、エミッタとなる物質を誘電体で構成することが考えられており、誘電体からの電子放出に関して、以下の非特許文献１〜３にて諸説が述べられている。
【０００５】
【特許文献１】特開平１−３１１５３３号公報
【特許文献２】特開平７−１４７１３１号公報
【特許文献３】特開２０００−２８５８０１号公報
【特許文献４】特公昭４６−２０９４４号公報
【特許文献５】特公昭４４−２６１２５号公報
【非特許文献１】安岡、石井著「強誘電体陰極を用いたパルス電子源」応用物理第６８巻第５号、ｐ５４６〜５５０（１９９９）
【非特許文献２】V.F.Puchkarev, G.A.Mesyats, On the mechanism of emission from the ferroelectric ceramic cathode, J.Appl.Phys., vol. 78, No. 9, 1 November, 1995, p. 5633-5637
【非特許文献３】H.Riege, Electron emission ferroelectrics - a review, Nucl. Instr. and Meth. A340, p. 80-89（1994）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、従来の電子放出素子２００においては、図３９に示すように、エミッタとなる物質（エミッタ部）２０２に上部電極２０４及び下部電極２０６を形成する場合、特に、エミッタ部２０２上に上部電極２０４が密着して形成されることになる。電界集中ポイントは、上部電極２０４／エミッタ部２０２／真空の３重点であるが、この場合、上部電極２０４の周縁部分が該当する。
【０００７】
しかしながら、上部電極２０４の周縁部分がエミッタ部２０２上に密着されていることから、電界集中の度合いが小さく、電子を放出するに必要なエネルギーが小さいという問題がある。また、電子放出箇所も上部電極２０４の周縁部分に限られることから、全体の電子放出特性にばらつきが生じ、電子放出の制御が困難になると共に、電子放出効率が低いという問題もある。
【０００８】
本発明はこのような課題を考慮してなされたものであり、高い電界集中を容易に発生させることができ、しかも、電子放出箇所を多くすることができ、電子放出について高出力、高効率を図ることができ、低電圧駆動も可能な電子放出素子を提供することを目的とする。
【０００９】
また、本発明の他の目的は、複数の画素に応じて配列された複数の電子放出素子を有し、各電子放出素子からの電子放出によって画像表示を行うディスプレイに簡単に適用させることができる電子放出素子を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る電子放出素子は、電子放出部を有する電子放出素子において、負電圧の印加によって電子の蓄積に伴う正電荷の量と負電荷の量が平衡な状態（第１の状態）に変化し、更なる電子の蓄積に伴って負電荷の量が正電荷の量よりも多い状態（第２の状態）に変化し、前記第２の状態から正電圧の印加によって電子の放出に伴う正電荷の量と負電荷の量が平衡な状態（第３の状態）に変化し、更なる電子の放出に伴って正電荷の量が負電荷の量よりも多い状態に変化する場合に、前記第１の状態に変化するための印加電圧をＶ１、前記第３の状態に変化するための印加電圧をＶ２としたとき、
｜Ｖ１｜＜｜Ｖ２｜
の特性を有することを特徴とする。この場合、１．５×｜Ｖ１｜＜｜Ｖ２｜であってもよい。
【００１１】
これにより、複数の画素に応じて配列された複数の電子放出素子を有し、各電子放出素子からの電子放出によって画像表示を行うディスプレイに適用させることが容易になる。
【００１２】
例えば、１枚の画像の表示期間を１フレームとしたとき、該１フレーム内のある期間に、全ての前記電子放出素子を走査して、発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた蓄積電圧を印加することにより、前記発光対象の画素に対応した複数の電子放出素子にそれぞれ対応する画素の輝度レベルに応じた量の電荷を蓄積させ、次の期間に、全ての電子放出素子に一定の放出電圧を印加して、前記発光対象の画素に対応した前記複数の電子放出素子からそれぞれ対応する画素の輝度レベルに応じた量の電子を放出させて、前記発光対象の画素を発光させることが可能となる。
【００１３】
そして、この発明において、第１の状態における正電荷の量と電子の量の変化の割合をΔＱ１／ΔＶ１、第３の状態における正電荷の量と電子の量の変化の割合をΔＱ２／ΔＶ２としたとき、（ΔＱ１／ΔＶ１）＞（ΔＱ２／ΔＶ２）であってもよい。これらの関係により、電子が蓄積飽和状態となる電圧をＶ３、電子の放出が開始される電圧をＶ４としたとき、１≦｜Ｖ４｜／｜Ｖ３｜≦１．５とする特性を得ることができる。
【００１４】
通常、例えば、電子放出素子をマトリックス状に配列して、水平走査期間に同期させて１行単位に電子放出素子を選択し、選択状態にある電子放出素子に対してそれぞれ画素の輝度レベルに応じた画素信号を供給するとき、非選択状態の画素にも、前記画素信号が供給されることになる。
【００１５】
非選択状態の電子放出素子が前記画素信号の影響を受けて例えば電子放出してしまうと、表示画像の画質の劣化やコントラストの低下を招くという問題がある。
【００１６】
しかし、本発明では、上述した特性を有するため、選択状態の電子放出素子に供給される画素信号の電圧レベルを、基準電圧から前記電圧Ｖ３までの任意の電圧とし、非選択状態の電子放出素子に対して、例えば画素信号の逆極性の信号が供給されるように設定するという簡単な電圧関係にしても、非選択状態の画素が、選択状態の画素への信号によって影響を受けることなく、各画素でのメモリ効果を実現でき、高輝度、高コントラスト化を図ることができる。
【００１７】
また、本発明に係る電子放出素子は、誘電体で構成されたエミッタとなる物質と、電子放出のための駆動電圧が印加される第１の電極及び第２の電極とを有する電子放出素子において、前記第１の電極と前記第２の電極間に対する一方向への電圧の印加によって、前記エミッタとなる物質が一方向に分極された状態から分極が反転した状態に変化する電圧を第１の抗電圧ｖ１とし、この状態から他方向への電圧の印加によって分極が再び前記一方向に変化する電圧を第２の抗電圧ｖ２としたとき、ｖ１＜０又はｖ２＜０であって、｜ｖ１｜＜｜ｖ２｜の特性を有することを特徴とする。この場合、１．５×｜ｖ１｜＜｜ｖ２｜であってもよい。
【００１８】
また、前記第１の抗電圧を印加した際における分極の変化の割合をΔｑ１／Δｖ１、前記第２の抗電圧を印加した際における分極の変化の割合をΔｑ２／Δｖ２としたとき、（Δｑ１／Δｖ１）＞（Δｑ２／Δｖ２）であってもよい。これらの関係により、電子が蓄積飽和状態となる電圧をｖ３、電子の放出が開始される電圧をｖ４としたとき、１≦｜ｖ４｜／｜ｖ３｜≦１．５とする特性を得ることができる。
【００１９】
従って、この発明においても、複数の画素に応じて配列された複数の電子放出素子を有し、各電子放出素子からの電子放出によって画像表示を行うディスプレイに適用させることが容易になる。
【００２０】
しかも、非選択状態の画素が、選択状態の画素への信号によって影響を受けることなく、各画素でのメモリ効果を実現でき、高輝度、高コントラスト化を図ることができる。
【発明の効果】
【００２１】
以上説明したように、本発明に係る電子放出素子によれば、高い電界集中を容易に発生させることができ、しかも、電子放出箇所を多くすることができ、電子放出について高出力、高効率を図ることができ、低電圧駆動（低消費電力）も可能となる。
【００２２】
また、本発明に係る電子放出素子によれば、複数の画素に応じて配列された複数の電子放出素子を有し、各電子放出素子からの電子放出によって画像表示を行うディスプレイに簡単に適用させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明に係る電子放出素子の実施の形態例を、図１〜図３８を参照しながら説明する。
【００２４】
先ず、本実施の形態に係る電子放出装置は、ディスプレイとしての用途のほか、電子線照射装置、光源、ＬＥＤの代替用途、電子部品製造装置、電子回路部品に適用することができる。
【００２５】
電子線照射装置における電子線は、現在普及している紫外線照射装置における紫外線に比べ、高エネルギーで吸収性能に優れる。適用例としては、半導体装置では、ウェハーを重ねる際における絶縁膜を固化する用途、印刷の乾燥では、印刷インキをむらなく硬化する用途や、医療機器をパッケージに入れたまま殺菌する用途等がある。
【００２６】
光源としての用途は、高輝度、高効率仕様向けであって、例えば超高圧水銀ランプ等が使用されるプロジェクタの光源用途等がある。本実施の形態に係る電子放出装置を光源に適用した場合、小型化、長寿命、高速点灯、水銀フリーによる環境負荷低減という特徴を有する。
【００２７】
ＬＥＤの代替用途としては、屋内照明、自動車用ランプ、信号機等の面光源用途や、チップ光源、信号機、携帯電話向けの小型液晶ディスプレイのバックライト等がある。
【００２８】
電子部品製造装置の用途としては、電子ビーム蒸着装置等の成膜装置の電子ビーム源、プラズマＣＶＤ装置におけるプラズマ生成用（ガス等の活性化用）電子源、ガス分解用途の電子源等がある。また、テラＨｚ駆動の高速スイッチング素子、大電流出力素子といった真空マイクロデバイス用途もある。その他、プリンタ用部品、つまり、蛍光体との組合せにより感光ドラムを感光させる発光デバイスや、誘電体を帯電させるための電子源としても好ましく用いられる。
【００２９】
電子回路部品としては、大電流出力化、高増幅率化が可能であることから、スイッチ、リレー、ダイオード等のデジタル素子、オペアンプ等のアナログ素子への用途がある。
【００３０】
先ず、第１の実施の形態に係る電子放出素子１０Ａは、図１に示すように、誘電体で構成された板状のエミッタ部（エミッタとなる物質）１２と、該エミッタ部１２の第１の面（例えば上面）に形成された第１の電極（例えば上部電極）１４と、エミッタ部１２の第２の面（例えば下面）に形成された第２の電極（例えば下部電極）１６と、上部電極１４と下部電極１６との間に、駆動電圧Ｖａを印加するパルス発生源１８とを有する。
【００３１】
上部電極１４は、エミッタ部１２が露出される複数の貫通部２０を有する。特に、エミッタ部１２の表面は、誘電体の粒界による凹凸２２が形成されており、上部電極１４の貫通部２０は、前記誘電体の粒界における凹部２４に対応した部分に形成されている。図１の例では、１つの凹部２４に対応して１つの貫通部２０が形成される場合を示しているが、複数の凹部２４に対応して１つの貫通部２０が形成される場合もある。エミッタ部１２を構成する誘電体の粒径は、０．１μｍ〜１０μｍが好ましく、さらに好ましくは２μｍ〜７μｍである。図１の例では、誘電体の粒径を３μｍとしている。
【００３２】
さらに、この第１の実施の形態では、図２に示すように、上部電極１４のうち、貫通部２０の周部２６におけるエミッタ部１２と対向する面２６ａが、エミッタ部１２から離間している。つまり、上部電極１４のうち、貫通部２０の周部２６におけるエミッタ部１２と対向する面２６ａとエミッタ部１２との間にギャップ２８が形成され、上部電極１４における貫通部２０の周部２６が庇状（フランジ状）に形成された形となっている。従って、以下の説明では、「上部電極１４の貫通部２０の周部２６」を「上部電極１４の庇部２６」と記す。なお、図１、図２、図５、図７、図８〜図１０、図１５の例では、誘電体の粒界の凹凸２２の凸部３０の断面を代表的に半円状で示してあるが、この形状に限るものではない。
【００３３】
また、この第１の実施の形態では、上部電極１４の厚みｔを、０．０１μｍ≦ｔ≦１０μｍとし、エミッタ部１２の上面、すなわち、誘電体の粒界における凸部３０の表面（凹部２４の内壁面でもある）と、上部電極１４の庇部２６の下面２６ａとのなす角の最大角度θを、１°≦θ≦６０°としている。また、エミッタ部１２の誘電体の粒界における凸部３０の表面（凹部２４の内壁面）と、上部電極１４の庇部２６の下面２６ａとの間の鉛直方向に沿った最大間隔ｄを、０μｍ＜ｄ≦１０μｍとしている。
【００３４】
さらに、この第１の実施の形態では、貫通部２０の形状、特に、図３に示すように、上面から見た形状は孔３２の形状であって、例えば円形状、楕円形状、トラック状のように、曲線部分を含むものや、四角形や三角形のように多角形状のものがある。図３の例では、孔３２の形状として円形状の場合を示している。
【００３５】
この場合、孔３２の平均径は、０．１μｍ以上、１０μｍ以下としている。この平均径は、孔３２の中心を通るそれぞれ異なる複数の線分の長さの平均を示す。
【００３６】
ここで、各構成部材の材料等について説明する。エミッタ部１２を構成する誘電体は、好適には、比誘電率が比較的高い、例えば１０００以上の誘電体を採用することができる。このような誘電体としては、チタン酸バリウムのほかに、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらの任意の組み合わせを含有するセラミックスや、主成分がこれらの化合物を５０重量％以上含有するものや、前記セラミックスに対して、さらにランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、もしくはこれらのいずれかの組み合わせ、又は他の化合物を適切に添加したもの等を挙げることができる。
【００３７】
例えば、マグネシウムニオブ酸鉛（ＰＭＮ）とチタン酸鉛（ＰＴ）の２成分系ｎＰＭＮ−ｍＰＴ（ｎ、ｍをモル数比とする）においては、ＰＭＮのモル数比を大きくすると、キュリー点が下げられて、室温での比誘電率を大きくすることができる。
【００３８】
特に、ｎ＝０．８５〜１．０、ｍ＝１．０−ｎでは比誘電率３０００以上となり好ましい。例えば、ｎ＝０．９１、ｍ＝０．０９では室温の比誘電率１５０００が得られ、ｎ＝０．９５、ｍ＝０．０５では室温の比誘電率２００００が得られる。
【００３９】
次に、マグネシウムニオブ酸鉛（ＰＭＮ）、チタン酸鉛（ＰＴ）、ジルコン酸鉛（ＰＺ）の３成分系では、ＰＭＮのモル数比を大きくするほかに、正方晶と擬立方晶又は正方晶と菱面体晶のモルフォトロピック相境界（ＭＰＢ：Morphotropic Phase Boundary）付近の組成とすることが比誘電率を大きくするのに好ましい。例えば、ＰＭＮ：ＰＴ：ＰＺ＝０．３７５：０．３７５：０．２５にて比誘電率５５００、ＰＭＮ：ＰＴ：ＰＺ＝０．５：０．３７５：０．１２５にて比誘電率４５００となり、特に好ましい。さらに、絶縁性が確保できる範囲内でこれらの誘電体に白金のような金属を混入して、誘電率を向上させるのが好ましい。この場合、例えば、誘電体に白金を重量比で２０％混入させるとよい。
【００４０】
また、エミッタ部１２は、上述したように、圧電／電歪層や反強誘電体層等を用いることができるが、エミッタ部１２として圧電／電歪層を用いる場合、該圧電／電歪層としては、例えば、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、チタン酸バリウム、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらのいずれかの組み合わせを含有するセラミックスが挙げられる。
【００４１】
主成分がこれらの化合物を５０重量％以上含有するものであってもよいことはいうまでもない。また、前記セラミックスのうち、ジルコン酸鉛を含有するセラミックスは、エミッタ部１２を構成する圧電／電歪層の構成材料として最も使用頻度が高い。
【００４２】
また、圧電／電歪層をセラミックスにて構成する場合、前記セラミックスに、さらに、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、もしくはこれらのいずれかの組み合わせ、又は他の化合物を、適宜、添加したセラミックスを用いてもよい。また、前記セラミックスにＳｉＯ2、ＣｅＯ2、Ｐｂ5Ｇｅ3Ｏ11もしくはこれらのいずれかの組み合わせを添加したセラミックスを用いてもよい。具体的には、ＰＴ−ＰＺ−ＰＭＮ系圧電材料にＳｉＯ2を０．２ｗｔ％、もしくはＣｅＯ2を０．１ｗｔ％、もしくはＰｂ5Ｇｅ3Ｏ11を１〜２ｗｔ％添加した材料が好ましい。
【００４３】
例えば、マグネシウムニオブ酸鉛とジルコン酸鉛及びチタン酸鉛とからなる成分を主成分とし、さらにランタンやストロンチウムを含有するセラミックスを用いることが好ましい。
【００４４】
圧電／電歪層は、緻密であっても、多孔質であってもよく、多孔質の場合、その気孔率は４０％以下であることが好ましい。
【００４５】
エミッタ部１２として反強誘電体層を用いる場合、該反強誘電体層としては、ジルコン酸鉛を主成分とするもの、ジルコン酸鉛とスズ酸鉛とからなる成分を主成分とするもの、さらにはジルコン酸鉛に酸化ランタンを添加したもの、ジルコン酸鉛とスズ酸鉛とからなる成分に対してジルコン酸鉛やニオブ酸鉛を添加したものが望ましい。
【００４６】
また、この反強誘電体層は、多孔質であってもよく、多孔質の場合、その気孔率は３０％以下であることが望ましい。
【００４７】
さらに、エミッタ部１２にタンタル酸ビスマス酸ストロンチウム（ＳｒＢｉ2Ｔａ2Ｏ9）を用いた場合、分極反転疲労が小さく好ましい。このような分極反転疲労が小さい材料は、層状強誘電体化合物で、（ＢｉＯ2）2+（Ａm-1ＢmＯ3m+1）2-という一般式で表される。ここで、金属Ａのイオンは、Ｃａ2+、Ｓｒ2+、Ｂａ2+、Ｐｂ2+、Ｂｉ3+、Ｌａ3+等であり、金属Ｂのイオンは、Ｔｉ4+、Ｔａ5+、Ｎｂ5+等である。
【００４８】
また、圧電／電歪／反強誘電体セラミックスに、例えば鉛ホウケイ酸ガラス等のガラス成分や、他の低融点化合物（例えば酸化ビスマス等）を混ぜることによって、焼成温度を下げることができる。
【００４９】
また、圧電／電歪／反強誘電体セラミックスで構成する場合、その形状はシート状の成形体、シート状の積層体、あるいは、これらを他の支持用基板に積層又は接着したものであってもよい。
【００５０】
また、エミッタ部１２に非鉛系の材料を使用する等により、エミッタ部１２を融点もしくは蒸散温度の高い材料とすることで、電子もしくはイオンの衝突に対し損傷しにくくなる。
【００５１】
上部電極１４は、焼成後に薄い膜が得られる有機金属ペーストが用いられる。例えば白金レジネートペースト等の材料を用いることが好ましい。また、分極反転疲労を抑制する酸化物電極、例えば、酸化ルテニウム（ＲｕＯ2）、酸化イリジウム（ＩｒＯ2）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ3）、Ｌａ1-xＳｒxＣｏＯ3（例えばｘ＝０．３や０．５）、Ｌａ1-xＣａxＭｎＯ3（例えばｘ＝０．２）、Ｌａ1-xＣａxＭｎ1-yＣｏyＯ3（例えばｘ＝０．２、ｙ＝０．０５）、もしくはこれらを例えば白金レジネートペーストに混ぜたものが好ましい。
【００５２】
上部電極１４は、上記材料を用いて、スクリーン印刷、スプレー、コーティング、ディッピング、塗布、電気泳動法等の各種の厚膜形成法や、スパッタリング法、イオンビーム法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の各種の薄膜形成法による通常の膜形成法に従って形成することができ、好適には、前者の厚膜形成法によって形成するとよい。
【００５３】
一方、下部電極１６は、白金、モリブデン、タングステン等によって構成される。また、高温酸化雰囲気に対して耐性を有する導体、例えば金属単体、合金、絶縁性セラミックスと金属単体との混合物、絶縁性セラミックスと合金との混合物等によって構成され、好適には、白金、イリジウム、パラジウム、ロジウム、モリブデン等の高融点貴金属や、銀−パラジウム、銀−白金、白金−パラジウム等の合金を主成分とするものや、白金とセラミック材料とのサーメット材料によって構成される。さらに好適には、白金のみ又は白金系の合金を主成分とする材料によって構成される。
【００５４】
また、下部電極１６として、カーボン、グラファイト系の材料を用いてもよい。なお、電極材料中に添加されるセラミック材料の割合は、５〜３０体積％程度が好適である。もちろん、上述した上部電極と同様の材料を用いるようにしてもよい。
【００５５】
下部電極１６は、好適には上記厚膜形成法によって形成する。下部電極１６の厚さは、２０μｍ以下であるとよく、好適には５μｍ以下であるとよい。
【００５６】
エミッタ部１２、上部電極１４及び下部電極１６をそれぞれ形成するたびに熱処理（焼成処理）することで、一体構造にすることができる。
【００５７】
エミッタ部１２、上部電極１４及び下部電極１６を一体化させるための焼成処理に係る温度としては、５００〜１４００℃の範囲、好適には、１０００〜１４００℃の範囲とするとよい。さらに、膜状のエミッタ部１２を熱処理する場合、高温時にエミッタ部１２の組成が不安定にならないように、エミッタ部１２の蒸発源と共に雰囲気制御を行いながら焼成処理を行うことが好ましい。
【００５８】
焼成処理を行うことで、特に、上部電極１４となる膜が例えば厚み１０μｍから厚み０．１μｍに収縮すると同時に複数の孔等が形成されていき、結果的に、図１に示すように、上部電極１４に複数の貫通部２０が形成され、貫通部２０の周部２６が庇状に形成された構成となる。もちろん、上部電極１４となる膜に対して事前（焼成前）にエッチング（ウェットエッチング、ドライエッチング）やリフトオフ等によってパターンニングを施した後、焼成するようにしてもよい。この場合、後述するように、貫通部２０として切欠き形状やスリット形状を容易に形成することができる。
【００５９】
なお、エミッタ部１２を適切な部材によって被覆し、該エミッタ部１２の表面が焼成雰囲気に直接露出しないようにして焼成する方法を採用してもよい。
【００６０】
次に、電子放出素子１０Ａの電子放出原理について説明する。先ず、上部電極１４と下部電極１６との間に駆動電圧Ｖａが印加される。この駆動電圧Ｖａは、例えば、パルス電圧あるいは交流電圧のように、時間の経過に伴って、基準電圧（例えば０Ｖ）よりも高い又は低い電圧レベルから基準電圧よりも低い又は高い電圧レベルに急激に変化する電圧として定義される。
【００６１】
また、エミッタ部１２の上面と上部電極１４と該電子放出素子１０Ａの周囲の媒質（例えば、真空）との接触箇所においてトリプルジャンクションが形成されている。ここで、トリプルジャンクションとは、上部電極１４とエミッタ部１２と真空との接触により形成される電界集中部として定義される。なお、前記トリプルジャンクションには、上部電極１４とエミッタ部１２と真空が１つのポイントとして存在する３重点も含まれる。雰囲気中の真空度は、１０2〜１０-6Ｐａが好ましく、より好ましくは１０-3〜１０-5Ｐａである。
【００６２】
第１の実施の形態では、トリプルジャンクションは、上部電極１４の庇部２６や上部電極１４の周縁部に形成されることになる。従って、上部電極１４と下部電極１６との間に上述のような駆動電圧Ｖａが印加されると、上記したトリプルジャンクションにおいて電界集中が発生する。
【００６３】
先ず、第１の電子放出方式について図４及び図５を参照しながら説明する。図４の第１の出力期間Ｔ１において、上部電極１４に基準電圧（この場合、０Ｖ）よりも低い電圧Ｖ２が印加され、下部電極１６に基準電圧よりも高い電圧Ｖ１が印加される。この第１の出力期間Ｔ１では、上記したトリプルジャンクションにおいて電界集中が発生し、例えばエミッタ部１２のうち、上部電極１４の貫通部２０から露出する部分や上部電極１４の周縁部近傍の部分に電子が蓄積される。このとき、上部電極１４が電子供給源として機能することになる。
【００６４】
次の第２の出力期間Ｔ２において、駆動電圧Ｖａの電圧レベルが急減に変化、すなわち、上部電極１４に基準電圧よりも高い電圧Ｖ１が印加され、下部電極１６に基準電圧よりも低い電圧Ｖ２が印加されると、今度は、上記したトリプルジャンクションにおいて逆方向への電界集中が発生し、図５に示すように、エミッタ部１２のうち、前記電子の蓄積されていた部分から、貫通部２０を通じて電子が放出される。もちろん、上部電極１４の外周部近傍からも電子が放出される。
【００６５】
次に、第２の電子放出方式について説明する。先ず、図６の第１の出力期間Ｔ１において、上部電極１４に基準電圧よりも高い電圧Ｖ３が印加され、下部電極１６に基準電圧よりも低い電圧Ｖ４が印加される。この第１の出力期間Ｔ１では、電子放出のための準備（例えばエミッタ部１２の一方向への分極等）が行われる。次の第２の出力期間Ｔ２において、駆動電圧Ｖａの電圧レベルが急減に変化、すなわち、上部電極１４に基準電圧よりも低い電圧Ｖ４が印加され、下部電極１６に基準電圧よりも高い電圧Ｖ３が印加されると、今度は、上記したトリプルジャンクションにおいて電界集中が発生し、この電界集中によって上部電極１４から１次電子が放出され、エミッタ部１２のうち、貫通部２０から露出する部分並びに上部電極１４の外周部近傍に衝突することとなる。これによって、図７に示すように、１次電子が衝突した部分から２次電子（１次電子の反射電子を含む）が放出される。すなわち、第２の出力期間Ｔ２の初期段階において、前記貫通部２０並びに上部電極１４の外周部近傍から２次電子が放出されることとなる。
【００６６】
そして、この第１の実施の形態に係る電子放出素子１０Ａにおいては、上部電極１４に複数の貫通部２０を形成したことから、各貫通部２０並びに上部電極１４の外周部近傍から均等に電子が放出され、全体の電子放出特性のばらつきが低減し、電子放出の制御が容易になると共に、電子放出効率が高くなる。
【００６７】
また、第１の実施の形態では、上部電極１４の庇部２６とエミッタ部１２との間にギャップ２８が形成された形となることから、駆動電圧Ｖａを印加した際に、該ギャップ２８の部分において電界集中が発生し易くなる。これは、電子放出の高効率化につながり、駆動電圧の低電圧化（低い電圧レベルでの電子放出）を実現させることができる。
【００６８】
上述したように、第１の実施の形態では、上部電極１４は、貫通部２０の周部において庇部２６が形成されることから、上述したギャップ２８の部分での電界集中が大きくなることとも相俟って、上部電極１４の庇部２６から電子が放出され易くなる。これは、電子放出の高出力、高効率化につながり、駆動電圧Ｖａの低電圧化を実現させることができる。また、上述した第１の電子放出方式（エミッタ部１２に蓄積された電子を放出させる方式）や第２の電子放出方式（上部電極１４からの１次電子をエミッタ部１２に衝突させて２次電子を放出させる方式）のいずれにしても、上部電極１４の庇部２６がゲート電極（制御電極、フォーカス電子レンズ等）として機能するため、放出電子の直進性を向上させることができる。これは、電子放出素子１０Ａを多数並べて例えばディスプレイの電子源として構成した場合に、クロストークを低減する上で有利となる。
【００６９】
このように、第１の実施の形態に係る電子放出素子１０Ａにおいては、高い電界集中を容易に発生させることができ、しかも、電子放出箇所を多くすることができ、電子放出について高出力、高効率を図ることができ、低電圧駆動（低消費電力）も可能となる。
【００７０】
特に、第１の実施の形態では、エミッタ部１２の少なくとも上面は、誘電体の粒界による凹凸２２が形成され、上部電極１４は、誘電体の粒界における凹部２４に対応した部分に貫通部２０が形成されるようにしたので、上部電極１４の庇部２６を簡単に実現させることができる。
【００７１】
また、エミッタ部１２の上面、すなわち、誘電体の粒界における凸部３０の表面（凹部２４の内壁面）と、上部電極１４の庇部２６の下面２６ａとのなす角の最大角度θを、１°≦θ≦６０°とし、エミッタ部１２の誘電体の粒界における凸部３０の表面（凹部２４の内壁面）と、上部電極１４の庇部２６の下面２６ａとの間の鉛直方向に沿った最大間隔ｄを、０μｍ＜ｄ≦１０μｍとしたので、これらの構成により、ギャップ２８の部分での電界集中の度合いをより大きくすることができ、電子放出についての高出力、高効率、並びに駆動電圧の低電圧化を効率よく図ることができる。
【００７２】
また、この第１の実施の形態では、貫通部２０を孔３２の形状としている。図２に示すように、エミッタ部１２のうち、上部電極１４と下部電極１６（図１参照）間に印加される駆動電圧Ｖａに応じて分極が反転あるいは変化する部分は、上部電極１４が形成されている直下の部分（第１の部分）４０と、貫通部２０の内周から貫通部２０の内方に向かう領域に対応した部分（第２の部分）４２であり、特に、第２の部分４２は、駆動電圧Ｖａのレベルや電界集中の度合いによって変化することになる。従って、この第１の実施の形態では、孔３２の平均径を、０．１μｍ以上、１０μｍ以下としている。この範囲であれば、貫通部２０を通じて放出される電子の放出分布にばらつきがほとんどなくなり、効率よく電子を放出することができる。
【００７３】
なお、孔３２の平均径が０．１μｍ未満の場合、電子を蓄積する領域が狭くなり、放出される電子の量が少なくなる。もちろん、孔３２を多数設けることも考えられるが、困難性を伴い、製造コストが高くなるという懸念がある。孔３２の平均径が１０μｍを超えると、エミッタ部１２の前記貫通部２０から露出した部分のうち、電子放出に寄与する部分（第２の部分）４２の割合（占有率）が小さくなり、電子の放出効率が低下する。
【００７４】
上部電極１４の庇部２６の断面形状としては、図２に示すように、上面及び下面とも水平に延びる形状としてもよいし、図８に示すように、庇部２６の下面２６ａがほぼ水平であって、庇部２６の上端部が上方に盛り上がっていてもよい。また、図９に示すように、庇部２６の下面２６ａが、貫通部２０の中心に向かうに従って徐々に上方に傾斜していてもよいし、図１０に示すように、庇部２６の下面２６ａが、貫通部２０の中心に向かうに従って徐々に下方に傾斜していてもよい。図８の例は、ゲート電極としての機能を高めることが可能であり、図１０の例では、ギャップ２８の部分が狭くなることから、より電界集中を発生し易くなり、電子放出の高出力、高効率を向上させることができる。
【００７５】
また、この第１の実施の形態においては、図１１に示すように、電気的な動作において、上部電極１４と下部電極１６間に、エミッタ部１２によるコンデンサＣ１と、各ギャップ２８による複数のコンデンサＣａの集合体とが形成された形となる。すなわち、各ギャップ２８による複数のコンデンサＣａは、互いに並列に接続された１つのコンデンサＣ２として構成され、等価回路的には、集合体によるコンデンサＣ２にエミッタ部１２によるコンデンサＣ１が直列接続された形となる。
【００７６】
実際には、集合体によるコンデンサＣ２にエミッタ部１２によるコンデンサＣ１がそのまま直列接続されることはなく、上部電極１４への貫通部２０の形成個数や全体の形成面積等に応じて、直列接続されるコンデンサ成分が変化する。
【００７７】
ここで、図１２に示すように、例えばエミッタ部１２によるコンデンサＣ１のうち、その２５％が集合体によるコンデンサＣ２と直列接続された場合を想定して、容量計算を行ってみる。先ず、ギャップ２８の部分は真空であることから比誘電率は１となる。そして、ギャップ２８の最大間隔ｄを０．１μｍ、１つのギャップ２８の部分の面積Ｓ＝１μｍ×１μｍとし、ギャップ２８の数を１０，０００個とする。また、エミッタ部１２の比誘電率を２０００、エミッタ部１２の厚みを２０μｍ、上部電極１４と下部電極１６の対向面積を２００μｍ×２００μｍとすると、集合体によるコンデンサＣ２の容量値は０．８８５ｐＦ、エミッタ部１２によるコンデンサＣ１の容量値は３５．４ｐＦとなる。そして、エミッタ部１２によるコンデンサＣ１のうち、集合体によるコンデンサＣ２と直列接続されている部分を全体の２５％としたとき、該直列接続された部分における容量値（集合体によるコンデンサＣ２の容量値を含めた容量値）は０．８０５ｐＦであり、残りの容量値は２６．６ｐＦとなる。
【００７８】
これら直列接続された部分と残りの部分は並列接続されているから、全体の容量値は、２７．５ｐＦとなる。この容量値は、エミッタ部１２によるコンデンサＣ１の容量値３５．４ｐＦの７８％である。つまり、全体の容量値は、エミッタ部１２によるコンデンサＣ１の容量値よりも小さくなる。
【００７９】
このように、複数のギャップ２８によるコンデンサＣａの集合体については、ギャップ２８によるコンデンサＣａの容量値が相対的に小さいものとなり、エミッタ部１２によるコンデンサＣ１との分圧から、印加電圧Ｖａのほとんどはギャップ２８に印加されることになり、各ギャップ２８において、電子放出の高出力化が実現される。
【００８０】
また、集合体によるコンデンサＣ２は、エミッタ部１２によるコンデンサＣ１に直列接続された構造となることから、全体の容量値は、エミッタ部１２によるコンデンサＣ１の容量値よりも小さくなる。このことから、電子放出は高出力であり、全体の消費電力は小さくなるという好ましい特性を得ることができる。
【００８１】
次に、上述した第１の実施の形態に係る電子放出素子１０Ａの３つの変形例について図１３〜図１５を参照しながら説明する。
【００８２】
先ず、第１の変形例に係る電子放出素子１０Ａａは、図１３に示すように、貫通部２０の形状、特に、上面から見た形状が切欠き４４の形状である点で異なる。切欠き４４の形状としては、図１３に示すように、多数の切欠き４４が連続して形成されたくし歯状の切欠き４６が好ましい。この場合、貫通部２０を通じて放出される電子の放出分布のばらつきを低減し、効率よく電子を放出する上で有利となる。特に、切欠き４４の平均幅を、０．１μｍ以上、１０μｍ以下とすることが好ましい。この平均幅は、切欠き４４の中心線を直交するそれぞれ異なる複数の線分の長さの平均を示す。
【００８３】
第２の変形例に係る電子放出素子１０Ａｂは、図１４に示すように、貫通部２０の形状、特に、上面から見た形状がスリット４８である点で異なる。ここで、スリット４８とは、長軸方向（長手方向）の長さが短軸方向（短手方向）の長さの１０倍以上であるものをいう。従って、長軸方向（長手方向）の長さが短軸方向（短手方向）の長さの１０倍未満のものは孔３２（図３参照）の形状として定義することができる。また、スリット４８としては、複数の孔３２が連通してつながったものも含まれる。この場合、スリット４８の平均幅は、０．１μｍ以上、１０μｍ以下とすることが好ましい。貫通部２０を通じて放出される電子の放出分布のばらつきを低減し、効率よく電子を放出する上で有利になるからである。この平均幅は、スリット４８の中心線を直交するそれぞれ異なる複数の線分の長さの平均を示す。
【００８４】
第３の変形例に係る電子放出素子１０Ａｃは、図１５に示すように、エミッタ部１２の上面のうち、貫通部２０と対応する部分、例えば誘電体の粒界の凹部２４にフローティング電極５０が存在している点で異なる。この場合、フローティング電極５０も電子供給源となることから、電子の放出段階（上述した第１の電子放出方式における第２の出力期間Ｔ２（図４参照））において、多数の電子を貫通部２０を通じて外部に放出させることができる。
【００８５】
ここで、第１の実施の形態に係る電子放出素子１０Ａの特性、特に、電圧−電荷量特性（電圧−分極量特性）について説明する。
【００８６】
この第１の実施の形態に係る電子放出素子１０Ａは、真空中において、図１６の特性に示すように、基準電圧＝０（Ｖ）を基準とした非対称のヒステリシス曲線を描く。
【００８７】
この特性について説明すると、先ず、エミッタ部１２のうち、電子が放出される部分を電子放出部と定義したとき、基準電圧が印加されるポイントｐ１（初期状態）では、前記電子放出部に電子がほとんど蓄積されていない状態となっている。その後、負電圧を印加すると、前記電子放出部における正電荷の量が増し、それに伴って、電子が蓄積されていくこととなる。負電圧のレベルを負方向に大きくしていくと、前記電子放出部への電子の蓄積に伴って、ある負電圧のポイントｐ２において正電荷の量と電子の量が平衡な状態となり、負電圧のレベルを負方向に大きくしていくと、さらに電子の蓄積量が増加し、これに伴って、負電荷の量が正電荷の量よりも多い状態となる。ポイントｐ３において電子の蓄積飽和状態となる。
【００８８】
その後、負電圧のレベルを小さくしていき、さらに、基準電圧を超えて正電圧を印加していくと、ポイントｐ４において、電子の放出が開始される。この正電圧を正方向に大きくすれば、電子の放出量が増加し、ポイントｐ５では、正電荷の量と電子の量が平衡な状態となる。そして、ポイントｐ６では、蓄積されていた電子がほとんど放出され、正電荷の量と負電荷の量の差が初期状態とほぼ同じになる。
【００８９】
そして、この特性の特徴ある部分は、以下の点である。
【００９０】
（１）正電荷の量と電子の量が平衡な状態であるポイントｐ２における負電圧をＶ１、ポイントｐ５における正電圧をＶ２としたとき、
｜Ｖ１｜＜｜Ｖ２｜
である。
【００９１】
（２）より詳しくは、１．５×｜Ｖ１｜＜｜Ｖ２｜である。
【００９２】
（３）ポイントｐ２における正電荷の量と電子の量の変化の割合をΔＱ１／ΔＶ１、ポイントｐ５における正電荷の量と電子の量の変化の割合をΔＱ２／ΔＶ２としたとき、
（ΔＱ１／ΔＶ１）＞（ΔＱ２／ΔＶ２）
である。
【００９３】
（４）電子が蓄積飽和状態となる電圧をＶ３、電子の放出が開始される電圧をＶ４としたとき、
１≦｜Ｖ４｜／｜Ｖ３｜≦１．５
である。
【００９４】
次に、図１６の特性を電圧−分極量特性の立場で説明する。初期状態において、エミッタ部１２が一方向に分極されて、例えば双極子モーメントの負極がエミッタ部１２の上面に向いた状態（図１７Ａ参照）となっている場合を想定して説明する。
【００９５】
先ず、図１６に示すように、基準電圧（例えば０Ｖ）が印加されるポイントｐ１（初期状態）では、図１７Ａに示すように、双極子モーメントの負極がエミッタ部１２の上面に向いた状態となっていることから、エミッタ部１２の上面には電子がほとんど蓄積されていない状態となっている。
【００９６】
その後、負電圧を印加し、該負電圧のレベルを負方向に大きくしていくと、負の抗電圧を超えたあたり（図１６のポイントｐ２参照）から分極が反転しはじめ、図１６のポイントｐ３にて全ての分極が反転することになる（図１７Ｂ参照）。この分極反転によって、上記したトリプルジャンクションにおいて電界集中が発生し、例えばエミッタ部１２のうち、上部電極１４の貫通部２０から露出する部分や上部電極１４の周縁部近傍の部分に電子が蓄積される（図１７Ｃ参照）。特に、上部電極１４から、エミッタ部１２のうち、上部電極１４の貫通部２０から露出する部分に向けて電子が放出（内部放出）されることになる。そして、図１６のポイントｐ３において電子の蓄積飽和状態となる。
【００９７】
その後、負電圧のレベルを小さくしていき、さらに、基準電圧を超えて正電圧を印加していくと、ある電圧レベルまでは、エミッタ部１２の上面の帯電状態が維持される（図１８Ａ参照）。正電圧のレベルをさらに大きくいくと、図１６のポイントｐ４の直前において、双極子モーメントの負極がエミッタ部１２の上面に向き始める領域が発生し（図１８Ｂ参照）、さらに、レベルを上げて図１６のポイントｐ４以降において、電子の放出が開始される（図１８Ｃ参照）。この正電圧を正方向に大きくすれば、電子の放出量が増加し、正の抗電圧を超えたあたり（ポイントｐ５）から分極が再び反転する領域が拡大して、ポイントｐ６では、蓄積されていた電子がほとんど放出され、このときの分極量は初期状態の分極量とほぼ同じになる。
【００９８】
そして、この電子放出素子１０Ａの特性の特徴ある部分は、以下の点となる。
【００９９】
（Ａ）負の抗電圧をｖ１、正の抗電圧をｖ２としたとき、
｜ｖ１｜＜｜ｖ２｜
である。
【０１００】
（Ｂ）より詳しくは、１．５×｜ｖ１｜＜｜ｖ２｜である。
【０１０１】
（Ｃ）負の抗電圧ｖ１を印加した際における分極の変化の割合をΔｑ１／Δｖ１、正の抗電圧ｖ２を印加した際における分極の変化の割合をΔｑ２／Δｖ２としたとき、
（Δｑ１／Δｖ１）＞（Δｑ２／Δｖ２）
である。
【０１０２】
（Ｄ）電子が蓄積飽和状態となる電圧をｖ３、電子の放出が開始される電圧をｖ４としたとき、
１≦｜ｖ４｜／｜ｖ３｜≦１．５
である。
【０１０３】
第１の実施の形態に係る電子放出素子１０Ａは、上述のような特性を有することから、複数の画素に応じて配列された複数の電子放出素子１０Ａを有し、各電子放出素子１０Ａからの電子放出によって画像表示を行うディスプレイに簡単に適用させることができる。
【０１０４】
次に、第１の実施の形態に係る電子放出素子１０Ａを使用した構成されたディスプレイ１００について説明する。
【０１０５】
このディスプレイ１００は、図１９に示すように、多数の電子放出素子１０Ａが画素に対応してマトリックス状あるいは千鳥状に配列された表示部１０２と、該表示部１０２を駆動するための駆動回路１０４とを有する。この場合、１画素当たり１つの電子放出素子１０Ａを割り当ててもよいし、１画素当たり複数の電子放出素子１０Ａを割り当てるようにしてもよい。この実施の形態では、説明を簡単にするために、１画素当たり１つの電子放出素子１０Ａを割り当てた場合を想定して説明する。
【０１０６】
この駆動回路１０４は、表示部１０２に対して行を選択するための複数の行選択線１０６が配線され、同じく表示部１０２に対して画素信号Ｓｄを供給するための複数の信号線１０８が配線されている。
【０１０７】
さらに、この駆動回路１０４は、行選択線１０６に選択的に選択信号Ｓｓを供給して、１行単位に電子放出素子１０Ａを順次選択する行選択回路１１０と、信号線１０８にパラレルに画素信号Ｓｄを出力して、行選択回路１１０にて選択された行（選択行）にそれぞれ画素信号Ｓｄを供給する信号供給回路１１２と、入力される映像信号Ｓｖ及び同期信号Ｓｃに基づいて行選択回路１１０及び信号供給回路１１２を制御する信号制御回路１１４とを有する。
【０１０８】
行選択回路１１０及び信号供給回路１１２には電源回路１１６（例えば５０Ｖ及び０Ｖ）が接続され、特に、行選択回路１１０と電源回路１１６間の負極ラインとＧＮＤ（グランド）間にパルス電源１１８が接続されている。パルス電源１１８は、後述する電荷蓄積期間Ｔｄに基準電圧（例えば０Ｖ）、発光期間Ｔｈに電圧（例えば−４００Ｖ）とされたパルス状の電圧波形を出力する。
【０１０９】
行選択回路１１０は、電荷蓄積期間Ｔｄに、選択行に対して選択信号Ｓｓを出力し、非選択行に対して非選択信号Ｓｎを出力する。また、行選択回路１１０は、発光期間Ｔｈに電源回路１１６からの電源電圧（例えば５０Ｖ）とパルス電源１１８からの電圧（例えば−４００Ｖ）が加わった一定電圧（例えば−３５０Ｖ）を出力する。
【０１１０】
信号供給回路１１２は、パルス生成回路１２０と振幅変調回路１２２とを有する。パルス生成回路１２０は、電荷蓄積期間Ｔｄにおいて、一定のパルス周期で一定の振幅（例えば５０Ｖ）を有するパルス信号Ｓｐを生成、出力し、発光期間Ｔｈにおいて、基準電圧（例えば０Ｖ）を出力する。
【０１１１】
振幅変調回路１２２は、電荷蓄積期間Ｔｄにおいて、パルス生成回路１２０からのパルス信号Ｓｐをそれぞれ選択行に関する画素の輝度レベルに応じて振幅変調し、それぞれ選択行に関する画素の画素信号Ｓｄとして出力し、発光期間Ｔｈにおいて、パルス生成回路１２０からの基準電圧をそのまま出力する。これらのタイミング制御並びに選択された複数の画素の輝度レベルの振幅変調回路１２２への供給は、信号制御回路１１４を通じて行われる。
【０１１２】
例えば図２０Ａ〜図２０Ｃにおいて３つの例を示すように、輝度レベルが低い場合は、パルス信号Ｓｐの振幅を低レベルＶｓｌとし（図２０Ａ参照）、輝度レベルが中位の場合は、パルス信号Ｓｐの振幅を中レベルＶｓｍとし（図２０Ｂ参照）、輝度レベルが高い場合は、パルス信号Ｓｐの振幅を高レベルＶｓｈとする（図２０Ｃ参照）。この例では、３つに分けた例を示したが、ディスプレイ１００に適用する場合には、パルス信号Ｓｐを、画素の輝度レベルに応じて、例えば１２８段階や２５６段階に振幅変調される。
【０１１３】
ここで、信号供給回路１１２の変形例について図２１〜図２２Ｃを参照しながら説明する。
【０１１４】
変形例に係る信号供給回路１１２ａは、図２１に示すように、パルス生成回路１２４とパルス幅変調回路１２６とを有する。パルス生成回路１２４は、電荷蓄積期間Ｔｄにおいて、電子放出素子１０Ａに印加される電圧波形（図２２Ａ〜図２２Ｃにおいて実線で示す）において、立ち上がり部分の波形が連続的にレベルが変化するパルス信号Ｓｐａ（図２２Ａ〜図２２Ｃにおいて破線で示す）を生成、出力し、発光期間Ｔｈにおいて、基準電圧を出力する。そして、パルス幅変調回路１２６は、電荷蓄積期間Ｔｄにおいて、パルス生成回路１２４からのパルス信号Ｓｐａのパルス幅Ｗｐ（図２２Ａ〜図２２Ｃ参照）をそれぞれ選択行に関する画素の輝度レベルに応じて変調し、それぞれ選択行に関する画素の画素信号Ｓｄとして出力する。発光期間Ｔｈにおいてはパルス生成回路１２４からの基準電圧をそのまま出力する。この場合も、これらのタイミング制御並びに選択された複数の画素の輝度レベルのパルス幅変調回路１２６への供給は、信号制御回路１１４を通じて行われる。
【０１１５】
例えば図２２Ａ〜図２２Ｃにおいて３つの例を示すように、輝度レベルが低い場合は、パルス信号Ｓｐａのパルス幅Ｗｐを短くして、実質的な振幅を低レベルＶｓｌとし（図２２Ａ参照）、輝度レベルが中位の場合は、パルス信号Ｓｐａのパルス幅Ｗｐを中位の長さにして、実質的な振幅を中位レベルＶｓｍとし（図２２Ｂ参照）、輝度レベルが高い場合は、パルス信号Ｓｐａのパルス幅Ｗｐを長くして、実質的な振幅を高レベルＶｓｈとする（図２２Ｃ参照）。ここでは、３つの例を示したが、ディスプレイ１００に適用する場合には、パルス信号Ｓｐａを、画素の輝度レベルに応じて、例えば１２８段階や２５６段階にパルス幅変調される。
【０１１６】
ここで、上述した電子の蓄積に係る負電圧のレベルを変化させた場合の特性図の変化を、図２０Ａ〜図２０Ｃに示すパルス信号Ｓｐに対する３つの振幅変調の例と、図２２Ａ〜図２２Ｃに示すパルス信号Ｓｐａに対する３つのパルス幅変調の例との関連でみると、図２０Ａ及び図２２Ａに示す負電圧のレベルＶｓｌでは、図２３Ａに示すように、電子放出素子１０Ａに蓄積される電子の量が少ない。図２０Ｂ及び図２２Ｂに示す負電圧のレベルＶｓｍでは、図２３Ｂに示すように、蓄積される電子の量が中位であり、図２０Ｃ及び図２２Ｃに示す負電圧のレベルＶｓｈでは、図２３Ｃに示すように、蓄積される電子の量が多く、ほぼ飽和状態となっている。
【０１１７】
しかし、これら図２３Ａ〜図２３Ｃに示すように、電子の放出が開始されるポイントｐ４の電圧レベルはほとんど同じになっている。すなわち、電子を蓄積した後、ポイントｐ４に示す電圧レベルまで印加電圧が変化したとしても、電子の蓄積量にほとんど変化はなく、メモリ効果が発揮されることがわかる。
【０１１８】
また、第１の実施の形態に係る電子放出素子１０Ａをディスプレイ１００の画素として利用する場合は、図２４に示すように、上部電極１４の上方に、例えばガラスやアクリル製の透明板１３０が配置され、該透明板１３０の裏面（上部電極１４と対向する面）に例えば透明電極にて構成されたコレクタ電極１３２が配置され、該コレクタ電極１３２には蛍光体１３４が塗布される。なお、コレクタ電極１３２にはバイアス電圧源１３６（コレクタ電圧Ｖｃ）が抵抗を介して接続される。また、電子放出素子１０Ａは、当然のことながら、真空空間内に配置される。雰囲気中の真空度は、１０2〜１０-6Ｐａが好ましく、より好ましくは１０-3〜１０-5Ｐａである。
【０１１９】
このような範囲を選んだ理由は、低真空では、（１）空間内に気体分子が多いため、プラズマを生成し易く、プラズマが多量に発生され過ぎると、その正イオンが多量に上部電極１４に衝突して損傷を進めるおそれや、（２）放出電子がコレクタ電極１３２に到達する前に気体分子に衝突してしまい、コレクタ電圧Ｖｃで十分に加速した電子による蛍光体１３４の励起が十分に行われなくなるおそれがあるからである。
【０１２０】
一方、高真空では、電界が集中するポイントから電子を放出し易いものの、構造体の支持、及び真空のシール部が大きくなり、小型化に不利になるという問題があるからである。
【０１２１】
図２４の例では、透明板１３０の裏面にコレクタ電極１３２を形成し、該コレクタ電極１３２の表面（上部電極１４と対向する面）に蛍光体１３４を形成するようにしたが、その他、図２５に示すように、透明板１３０の裏面に蛍光体１３４を形成し、該蛍光体１３４を覆うようにコレクタ電極１３２を形成するようにしてもよい。
【０１２２】
これは、ＣＲＴ等で用いられる構成であって、コレクタ電極１３２がメタルバックとして機能する。エミッタ部１２から放出された電子はコレクタ電極１３２を貫通して蛍光体１３４に進入し、該蛍光体１３４を励起する。従って、コレクタ電極１３２は電子が貫通できる程度の厚さであり、１００ｎｍ以下が好ましい。電子の運動エネルギーが大きいほど、コレクタ電極１３２の厚みを厚くすることができる。
【０１２３】
このような構成とすることで以下の効果を奏することができる。
【０１２４】
（ａ）蛍光体１３４が導電性でない場合、蛍光体１３４の帯電（負）を防ぎ、電子の加速電界を維持することができる。
【０１２５】
（ｂ）コレクタ電極１３２が蛍光体１３４の発光を反射して、蛍光体１３４の発光を効率よく透明板１３０側（発光面側）に放出することができる。
【０１２６】
（ｃ）蛍光体１３４への過度な電子の衝突を防ぐことができ、蛍光体１３４の劣化や蛍光体１３４からのガス発生を防止することができる。
【０１２７】
次に、この第１の実施の形態に係る電子放出素子１０Ａについての４つの実験例（第１〜第４の実験例）を示す。
【０１２８】
第１の実験例は、電子放出素子１０Ａの電子の放出状態をみたものである。すなわち、図２６Ａに示すように、電子放出素子１０Ａに対して−７０Ｖの電圧を有する書込みパルスＰｗを印加して、電子放出素子１０Ａに電子を蓄積させ、その後、２８０Ｖの電圧を有する点灯パルスＰｈを印加して電子を放出させた。電子の放出状態は、蛍光体１３４の発光を受光素子（フォトダイオード）にて検出して測定した。検出波形を図２６Ｂに示す。なお、書込みパルスＰｗと点灯パルスＰｈのデューティ比は５０％とした。
【０１２９】
この第１の実験例から、点灯パルスＰｈの立ち上がり途中から発光が開始され、該点灯パルスＰｈの初期段階で発光が終了していることがわかる。従って、点灯パルスＰｈの期間をより短くしても発光には影響はないものと考えられる。これは、高電圧の印加期間の短縮化につながり、消費電力の低減化を図る上で有利になる。
【０１３０】
第２の実験例は、電子放出素子１０Ａの電子の放出量が、図２７に示す書込みパルスＰｗの振幅によってどのように変化するかをみたものである。電子の放出量の変化は第１の実験例と同様に、蛍光体１３４の発光を受光素子（フォトダイオード）にて検出して測定した。実験結果を図２８に示す。
【０１３１】
図２８において、実線Ａは、点灯パルスＰｈの振幅を２００Ｖとし、書込みパルスＰｗの振幅を−１０Ｖから−８０Ｖに変化させた場合の特性を示し、実線Ｂは、点灯パルスＰｈの振幅を３５０Ｖとし、書込みパルスＰｗの振幅を−１０Ｖから−８０Ｖに変化させた場合の特性を示す。
【０１３２】
この図２８に示すように、書込みパルスＰｗを−２０Ｖから−４０Ｖに変化させた場合、発光輝度は、ほとんど直線的に変化していることがわかる。特に、点灯パルスＰｈの振幅が３５０Ｖの場合と２００Ｖの場合とで比較すると、３５０Ｖの場合が書込みパルスＰｗに対する発光輝度変化のダイナミックレンジが広くなっており、画像表示における輝度向上、コントラストの向上を図る上で有利であることがわかる。この傾向は、点灯パルスＰｈの振幅設定に対して発光輝度が飽和するまでの範囲において、点灯パルスＰｈの振幅を上げるほど有利になると思われるが、信号伝送系の耐圧や消費電力との関係で、最適な値に設定することが好ましい。
【０１３３】
第３の実験例は、電子放出素子１０Ａの電子の放出量が、図２７に示す点灯パルスＰｈの振幅によってどのように変化するかをみたものである。電子の放出量の変化は第１の実験例と同様に、蛍光体１３４の発光を受光素子（フォトダイオード）にて検出して測定した。実験結果を図２９に示す。
【０１３４】
図２９において、実線Ｃは、書込みパルスＰｗの振幅を−４０Ｖとし、点灯パルスＰｈの振幅を５０Ｖから４００Ｖに変化させた場合の特性を示し、実線Ｄは、書込みパルスＰｗの振幅を−７０Ｖとし、点灯パルスＰｈの振幅を５０Ｖから４００Ｖに変化させた場合の特性を示す。
【０１３５】
この図２９に示すように、点灯パルスＰｈを１００Ｖから３００Ｖに変化させた場合、発光輝度は、ほとんど直線的に変化していることがわかる。特に、書込みパルスＰｗの振幅が−４０Ｖの場合と−７０Ｖの場合とで比較すると、−７０Ｖの場合が点灯パルスＰｈに対する発光輝度変化のダイナミックレンジが広くなっており、画像表示における輝度向上、コントラストの向上を図る上で有利であることがわかる。この傾向は、書込みパルスＰｗの振幅設定に対して発光輝度が飽和するまでの範囲において、書込みパルスＰｗの振幅（この場合、絶対値）を上げるほど有利になると思われるが、この場合も、信号伝送系の耐圧や消費電力との関係で、最適な値に設定することが好ましい。
【０１３６】
第４の実験例は、電子放出素子１０Ａの電子の放出量が、図２４又は図２５に示すコレクタ電圧Ｖｃのレベルによってどのように変化するかをみたものである。電子の放出量の変化は第１の実験例と同様に、蛍光体１３４の発光を受光素子（フォトダイオード）にて検出して測定した。実験結果を図３０に示す。
【０１３７】
図３０において、実線Ｅは、コレクタ電圧Ｖｃのレベルを３ｋＶとし、点灯パルスＰｈの振幅を８０Ｖから５００Ｖに変化させた場合の特性を示し、実線Ｆは、コレクタ電圧Ｖｃのレベルを７ｋＶとし、点灯パルスＰｈの振幅を８０Ｖから５００Ｖに変化させた場合の特性を示す。
【０１３８】
この図３０に示すように、コレクタ電圧Ｖｃを７ｋＶとした方が、３ｋＶの場合よりも、点灯パルスＰｈに対する発光輝度変化のダイナミックレンジが広くなっており、画像表示における輝度向上、コントラストの向上を図る上で有利であることがわかる。この傾向は、コレクタ電圧Ｖｃのレベルを上げるほど有利になると思われるが、この場合も、信号伝送系の耐圧や消費電力との関係で、最適な値に設定することが好ましい。
【０１３９】
ここで、上述したディスプレイ１００の１つの駆動方法について図３１及び図３２を参照しながら説明する。図３１は、代表的に１行１列、２行１列及びｎ行１列の画素の動作を示す。なお、ここで使用する電子放出素子１０Ａは、図１６のポイントｐ２における抗電圧ｖ１が例えば−２０Ｖ、ポイントｐ５における抗電圧ｖ２が＋７０Ｖ、ポイントｐ３における電圧ｖ３が−５０Ｖ、ポイントｐ４における電圧ｖ４が＋５０Ｖの特性を有する。
【０１４０】
また、図３１に示すように、１枚の画像の表示期間を１フレームとしたとき、該１フレーム内に１つの電荷蓄積期間Ｔｄと１つの発光期間Ｔｈが含まれており、１つの電荷蓄積期間Ｔｄには、ｎ個の選択期間Ｔｓが含まれる。各選択期間Ｔｓはそれぞれ対応する行の選択期間Ｔｓとなるため、対応しないｎ−１個の行については非選択期間Ｔｎとなる。
【０１４１】
そして、この駆動方法は、電荷蓄積期間Ｔｄに、全ての電子放出素子１０Ａを走査して、ＯＮ対象（発光対象）の画素に対応した複数の電子放出素子１０Ａにそれぞれ対応する画素の輝度レベルに応じた電圧を印加することにより、ＯＮ対象の画素に対応した複数の電子放出素子１０Ａにそれぞれ対応する画素の輝度レベルに応じた量の電荷（電子）を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１０Ａに一定の電圧を印加して、ＯＮ対象の画素に対応した複数の電子放出素子１０Ａからそれぞれ対応する画素の輝度レベルに応じた量の電子を放出させて、ＯＮ対象の画素を発光させるというものである。
【０１４２】
具体的に説明すると、図３２にも示すように、先ず、１行目の選択期間Ｔｓにおいては、１行目の行選択線１０６に例えば５０Ｖの選択信号Ｓｓが供給され、その他の行の行選択線１０６に例えば０Ｖの非選択信号Ｓｎが供給される。１列目の画素のうち、ＯＮ（発光）とすべき画素の信号線１０８に供給される画素信号Ｓｄの電圧は、０Ｖ以上、３０Ｖ以下の範囲であって、かつ、それぞれ対応する画素の輝度レベルに応じた電圧となる。輝度レベル最大であれば０Ｖとなる。この画素信号Ｓｄの輝度レベルに応じた変調は、図１９に示す振幅変調回路１２２や図２１に示すパルス幅変調回路１２６を通じて行われる。
【０１４３】
これにより、１行目のＯＮとすべき各画素にそれぞれ対応する電子放出素子１０Ａの上部電極１４と下部電極１６間にはそれぞれ輝度レベルに応じて−５０Ｖ以上、−２０Ｖ以下の電圧が印加される。その結果、上述した各電子放出素子１０Ａには、印加された電圧に応じた電子が蓄積されることになる。例えば１行１列目の画素に対応する電子放出素子は、例えば最大輝度レベルであることから、図１６の特性のポイントｐ３の状態となり、エミッタ部１２のうち、上部電極１４の貫通部２０から露出する部分に最大量の電子が蓄積されることになる。
【０１４４】
なお、ＯＦＦ（消光）を示す画素に対応する電子放出素子１０Ａに供給される画素信号Ｓｄの電圧は、例えば５０Ｖであり、これにより、ＯＦＦ対象の画素に対応する電子放出素子１０Ａには０Ｖが印加され、これは、図１６の特性のポイントｐ１の状態となり、電子の蓄積は行われない。
【０１４５】
１行目への画素信号Ｓｄの供給が終了した後、２行目の選択期間Ｔｓにおいては、２行目の行選択線１０６に５０Ｖの選択信号Ｓｓが供給され、その他の行の行選択線１０６に０Ｖの非選択信号Ｓｎが供給される。この場合も、ＯＮ（発光）とすべき画素に対応する電子放出素子１０Ａの上部電極１４と下部電極１６間にはそれぞれ輝度レベルに応じて−５０Ｖ以上、−２０Ｖ以下の電圧が印加される。このとき、非選択状態にある例えば１行目の画素に対応する電子放出素子１０Ａの上部電極１４と下部電極１６間には０Ｖ以上、５０Ｖ以下の電圧が印加されるが、この電圧は、図１６の特性のポイント４に達しないレベルの電圧であることから、１行目のうち、ＯＮ（発光）とすべき画素に対応する電子放出素子１０Ａから電子が放出されるということはない。つまり、非選択状態の１行目の画素が、選択状態の２行目の画素に供給される画素信号Ｓｄの影響を受けるということがない。
【０１４６】
以下同様に、ｎ行目の選択期間Ｔｓにおいては、ｎ行目の行選択線１０６に５０Ｖの選択信号Ｓｓが供給され、その他の行の行選択線１０６に０Ｖの非選択信号Ｓｎが供給される。この場合も、ＯＮ（発光）とすべき画素に対応する電子放出素子１０Ａの上部電極１４と下部電極１６間にはそれぞれ輝度レベルに応じて−５０Ｖ以上、−２０Ｖ以下の電圧が印加される。このとき、非選択状態にある１行〜（ｎ−１）行の各画素に対応する電子放出素子１０Ａの上部電極１４と下部電極１６間には０Ｖ以上、５０Ｖ以下の電圧が印加されるが、これら非選択状態の各画素のうち、ＯＮ（発光）とすべき画素に対応する電子放出素子１０Ａから電子が放出されるということはない。
【０１４７】
ｎ行目の選択期間Ｔｓが経過した段階で、発光期間Ｔｈに入る。この発光期間Ｔｈでは、全電子放出素子１０Ａの上部電極１４には、信号供給回路１１２を通じて基準電圧（例えば０Ｖ）が印加され、全電子放出素子１０Ａの下部電極１６には、−３５０Ｖの電圧（パルス電源１１８の−４００Ｖ＋行選択回路１１０の電源電圧５０Ｖ）が印加される。これにより、全電子放出素子１０Ａの上部電極１４と下部電極１６間に高電圧（＋３５０Ｖ）が印加される。全電子放出素子１０Ａは、それぞれ図１６の特性のポイントｐ６の状態となり、図１８Ｃに示すように、エミッタ部１２のうち、前記電子の蓄積されていた部分から、貫通部２０を通じて電子が放出される。もちろん、上部電極１４の外周部近傍からも電子が放出される。
【０１４８】
つまり、ＯＮ（発光）とすべき画素に対応する電子放出素子１０Ａから電子が放出され、放出された電子は、これら電子放出素子１０Ａに対応するコレクタ電極１３２に導かれて、対応する蛍光体１３４を励起し、発光する。これによって、透明板１３０の表面から画像が表示されることになる。
【０１４９】
以後同様に、フレーム単位に、電荷蓄積期間Ｔｄにおいて、ＯＮ（発光）とすべき画素に対応する電子放出素子１０Ａに電子を蓄積し、発光期間Ｔｈにおいて、蓄積されていた電子を放出して蛍光発光させることで、透明板１３０の表面から動画像あるいは静止画像が表示されることになる。
【０１５０】
このように、第１の実施の形態に係る電子放出素子においては、複数の画素に応じて配列された複数の電子放出素子１０Ａを有し、各電子放出素子１０Ａからの電子放出によって画像表示を行うディスプレイ１００に適用させることが容易になる。
【０１５１】
例えば、上述したように、１フレーム内の電荷蓄積期間Ｔｄに、全ての電子放出素子を走査して、ＯＮ対象の画素に対応した複数の電子放出素子１０Ａにそれぞれ対応する画素の輝度レベルに応じた電圧を印加することにより、ＯＮ対象の画素に対応した複数の電子放出素子１０Ａにそれぞれ対応する画素の輝度レベルに応じた量の電荷を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１０Ａに一定の電圧を印加して、ＯＮ対象の画素に対応した複数の電子放出素子１０Ａからそれぞれ対応する画素の輝度レベルに応じた量の電子を放出させて、ＯＮ対象の画素を発光させることが可能となる。
【０１５２】
また、この第１の実施の形態においては、例えば電子が蓄積飽和状態となる電圧Ｖ３と、電子の放出が開始される電圧Ｖ４との関係が、１≦｜Ｖ４｜／｜Ｖ３｜≦１．５である。
【０１５３】
通常、例えば、電子放出素子１０Ａをマトリックス状に配列して、水平走査期間に同期させて１行単位に電子放出素子１０Ａを選択し、選択状態にある電子放出素子１０Ａに対してそれぞれ画素の輝度レベルに応じた画素信号Ｓｄを供給するとき、非選択状態の画素にも、画素信号Ｓｄが供給されることになる。
【０１５４】
非選択状態の電子放出素子１０Ａが画素信号Ｓｄの影響を受けて例えば電子放出してしまうと、表示画像の画質の劣化やコントラストの低下を招くという問題がある。
【０１５５】
しかし、この第１の実施の形態では、上述した特性を有するため、選択状態の電子放出素子１０Ａに供給される画素信号Ｓｄの電圧レベルを、基準電圧から電圧Ｖ３までの任意の電圧とし、非選択状態の電子放出素子１０Ａに対して、例えば画素信号Ｓｄの逆極性の信号が供給されるように設定するという簡単な電圧関係にしても、非選択状態の画素が、選択状態の画素への画素信号Ｓｄによって影響を受けることなく、各画素でのメモリ効果を実現でき、高輝度、高コントラスト化を図ることができる。
【０１５６】
一方、このディスプレイ１００においては、電荷蓄積期間Ｔｄに、全ての電子放出素子１０Ａに必要な電荷を蓄積し、その後の発光期間Ｔｈに、全ての電子放出素子１０Ａに対して電子放出に必要な電圧を印加して、ＯＮ対象の画素に対応した複数の電子放出素子１０Ａから電子を放出させて、ＯＮ対象の画素を発光させるようにしている。
【０１５７】
通常、電子放出素子１０Ａで画素を構成した場合、画素を発光させるには、電子放出素子１０Ａに高電圧を印加する必要がある。そのことから、画素への走査時に電荷を蓄積してさらに発光を行わせる場合、１つの画像を表示させる期間（例えば１フレーム）にわたって高電圧を印加する必要があり、消費電力が大きくなるという問題がある。また、各電子放出素子１０Ａを選択し、画素信号Ｓｄを供給する回路も高電圧に対応した回路にする必要がある。
【０１５８】
しかし、この例では、全ての電子放出素子１０Ａに電荷を蓄積した後に、全ての電子放出素子１０Ａに電圧を印加して、ＯＮ対象の電子放出素子１０Ａに対応する画素を発光させるというものである。
【０１５９】
従って、全ての電子放出素子１０Ａに電子放出のための電圧（放出電圧）を印加する期間Ｔｈは、当然に、１フレームよりも短くなり、しかも、図２６Ａ及び図２６Ｂに示す第１の実験例からもわかるように、放出電圧の印加期間を短くすることができることから、画素への走査時に電荷の蓄積と発光とを行わせる場合と比して消費電力を大幅に低減させることができる。
【０１６０】
また、電子放出素子１０Ａに電荷を蓄積する期間Ｔｄと、ＯＮ対象の画素に対応する電子放出素子１０Ａから電子放出させる期間Ｔｈとを分離したため、各電子放出素子１０Ａにそれぞれ輝度レベルに応じた電圧を印加するための回路の低電圧駆動を図ることができる。
【０１６１】
また、画像に応じた画素信号及び電荷蓄積期間Ｔｄの選択信号Ｓｓ／非選択信号Ｓｎは、行又は列毎に駆動する必要があるが、上述した実施の形態にみられるように、駆動電圧は数１０ボルトでよいため、蛍光表示管等で使用される安価な多出力ドライバを使用することができる。一方、発光期間Ｔｈにおいては、電子を十分に放出させる電圧は、前記駆動電圧よりも大きくなる可能性があるが、全てＯＮ対象の画素を一括して駆動すればよいため、多出力の回路部品を必要としない。例えば高耐圧のディスクリート部品で構成した１出力だけの駆動回路があればよいため、コスト的に安価で済む上に、回路規模も小さく済むという利点がある。
【０１６２】
次に、第２の実施の形態に係る電子放出素子１０Ｂについて図３３を参照しながら説明する。
【０１６３】
この第２の実施の形態に係る電子放出素子１０Ｂは、図３３に示すように、上述した第１の実施の形態に係る電子放出素子１０Ａとほぼ同様の構成を有するが、上部電極１４の構成材料が下部電極１６と同じである点と、上部電極１４の厚みｔが１０μｍよりも厚い点と、貫通部２０をエッチング（ウェットエッチング、ドライエッチング）やリフトオフ、レーザ等を使用して人為的に形成している点で特徴を有する。貫通部２０の形状は、上述した第１の実施の形態と同様に、孔３２の形状、切欠き４４の形状、スリット４８の形状を採用することができる。
【０１６４】
さらに、上部電極１４における貫通部２０の周部２６の下面２６ａは、貫通部２０の中心に向かうに従って徐々に上方に傾斜している。この形状は、例えばリフトオフを使用することで簡単に形成することができる。
【０１６５】
この第２の実施の形態に係る電子放出素子１０Ｂにおいても、上述した第１の実施の形態に係る電子放出素子１０Ａと同様に、高い電界集中を容易に発生させることができ、しかも、電子放出箇所を多くすることができ、電子放出について高出力、高効率を図ることができ、低電圧駆動（低消費電力）も可能となる。
【０１６６】
また、図３４に示す第１の変形例に係る電子放出素子１０Ｂａのように、エミッタ部１２の上面のうち、貫通部２０と対応する部分にフローティング電極５０を存在させてもよい。
【０１６７】
また、図３５に示す第２の変形例に係る電子放出素子１０Ｂｂのように、上部電極１４として、断面形状がほぼＴ字状とされた電極を形成するようにしてもよい。
【０１６８】
また、図３６に示す第３の変形例に係る電子放出素子１０Ｂｃのように、上部電極１４の形状、特に、上部電極１４の貫通部２０の周部２６が浮き上がった形状としてもよい。これは、上部電極１４となる膜材料の中に、焼成工程中においてガス化する材料を含ませておけばよい。これにより、焼成工程において、前記材料がガス化し、その跡として、上部電極１４に多数の貫通部２０が形成されると共に、貫通部２０の周部２６が浮き上がった形状になる。
【０１６９】
次に、第３の実施の形態に係る電子放出素子１０Ｃについて図３７を参照しながら説明する。
【０１７０】
この第３の実施の形態に係る電子放出素子１０Ｃは、図３７に示すように、上述した第１の実施の形態に係る電子放出素子１０Ａとほぼ同様の構成を有するが、例えばセラミックスで構成された１つの基板６０を有する点と、下部電極１６が基板６０上に形成され、エミッタ部１２が基板６０上であって、かつ、下部電極１６を覆うように形成され、さらに上部電極１４がエミッタ部１２上に形成されている点で異なる。
【０１７１】
基板６０の内部には、各エミッタ部１２が形成される部分に対応した位置に、後述する薄肉部を形成するための空所６２が設けられている。空所６２は、基板６０の他端面に設けられた径の小さい貫通孔６４を通じて外部と連通されている。
【０１７２】
前記基板６０のうち、空所６２の形成されている部分が薄肉とされ（以下、薄肉部６６と記す）、それ以外の部分が厚肉とされて前記薄肉部６６を支持する固定部６８として機能するようになっている。
【０１７３】
つまり、基板６０は、最下層である基板層６０Ａと中間層であるスペーサ層６０Ｂと最上層である薄板層６０Ｃの積層体であって、スペーサ層６０Ｂのうち、エミッタ部１２に対応する箇所に空所６２が形成された一体構造体として把握することができる。基板層６０Ａは、補強用基板として機能するほか、配線用の基板としても機能するようになっている。なお、前記基板６０は、基板層６０Ａ、スペーサ層６０Ｂ及び薄板層６０Ｃの一体焼成で形成してもよいし、これら層６０Ａ〜６０Ｃを接着して形成するようにしてもよい。
【０１７４】
薄肉部６６は、高耐熱性材料であることが好ましい。その理由は、エミッタ部１２を有機接着剤等の耐熱性に劣る材料を用いずに、固定部６８によって直接薄肉部６６を支持させる構造とする場合、少なくともエミッタ部１２の形成時に、薄肉部６６が変質しないようにするため、薄肉部６６は、高耐熱性材料であることが好ましい。
【０１７５】
また、薄肉部６６は、基板６０上に形成される上部電極１４に通じる配線と下部電極１６に通じる配線との電気的な分離を行うために、電気絶縁材料であることが好ましい。
【０１７６】
従って、薄肉部６６の材料としては、高耐熱性の金属あるいはその金属表面をガラス等のセラミック材料で被覆したホーロウ等の材料であってもよいが、セラミックスが最適である。
【０１７７】
薄肉部６６を構成するセラミックスとしては、例えば、安定化された酸化ジルコニウム、酸化アルミニウム、酸化マグネシウム、酸化チタン、スピネル、ムライト、窒化アルミニウム、窒化珪素、ガラス、これらの混合物等を使用することができる。その中でも、酸化アルミニウム及び安定化された酸化ジルコニウムが、強度及び剛性の観点から好ましい。安定化された酸化ジルコニウムは、機械的強度が比較的高いこと、靭性が比較的高いこと、上部電極１４及び下部電極１６との化学反応が比較的小さいこと等の観点から特に好適である。なお、安定化された酸化ジルコニウムとは、安定化酸化ジルコニウム及び部分安定化酸化ジルコニウムを包含する。安定化された酸化ジルコニウムでは、立方晶等の結晶構造をとるため、相転移が生じない。
【０１７８】
一方、酸化ジルコニウムは、１０００℃前後で単斜晶と正方晶との間を相転移し、このような相転移の際にクラックが発生するおそれがある。安定化された酸化ジルコニウムは、酸化カルシウム、酸化マグネシウム、酸化イットリウム、酸化スカンジウム、酸化イッテルビウム、酸化セリウム、希土類金属の酸化物等の安定剤を、１〜３０モル％含有する。なお、基板６０の機械的強度を向上させるために、安定化剤が酸化イットリウムを含有すると好適である。この場合、酸化イットリウムを、好適には１．５〜６モル％、さらに好適には２〜４モル％含有し、さらに０．１〜５モル％の酸化アルミニウムを含有することが好ましい。
【０１７９】
また、結晶相を、立方晶＋単斜晶の混合相、正方晶＋単斜晶の混合相、立方晶＋正方晶＋単斜晶の混合相等とすることができるが、その中でも、主たる結晶相を、正方晶又は正方晶＋立方晶の混合相としたものが、強度、靭性及び耐久性の観点から最適である。
【０１８０】
基板６０をセラミックスから構成した場合、比較的多数の結晶粒が基板６０を構成するが、基板６０の機械的強度を向上させるためには、結晶粒の平均粒径を、好適には０．０５〜２μｍとし、さらに好適には０．１〜１μｍとするとよい。
【０１８１】
一方、固定部６８は、セラミックスからなることが好ましいが、薄肉部６６の材料と同一のセラミックスでもよいし、異なっていてもよい。固定部６８を構成するセラミックスとしては、薄肉部６６の材料と同様に、例えば、安定化された酸化ジルコニウム、酸化アルミニウム、酸化マグネシウム、酸化チタン、スピネル、ムライト、窒化アルミニウム、窒化珪素、ガラス、これらの混合物等を用いることができる。
【０１８２】
特に、この電子放出素子１０Ｃで用いられる基板６０は、酸化ジルコニウムを主成分とする材料、酸化アルミニウムを主成分とする材料、又はこれらの混合物を主成分とする材料等が好適に採用される。その中でも、酸化ジルコニウムを主成分としたものがさらに好ましい。
【０１８３】
なお、焼結助剤として粘土等を加えることもあるが、酸化珪素、酸化ホウ素等のガラス化し易いものが過剰に含まれないように、助剤成分を調節する必要がある。なぜなら、これらのガラス化し易い材料は、基板６０とエミッタ部１２とを接合させる上で有利ではあるものの、基板６０とエミッタ部１２との反応を促進し、所定のエミッタ部１２の組成を維持することが困難となり、その結果、素子特性を低下させる原因となるからである。
【０１８４】
すなわち、基板６０中の酸化珪素等は重量比で３％以下、さらに好ましくは１％以下となるように制限することが好ましい。ここで、主成分とは、重量比で５０％以上の割合で存在する成分をいう。
【０１８５】
また、前記薄肉部６６の厚みとエミッタ部１２の厚みは、同次元の厚みであることが好ましい。なぜなら、薄肉部６６の厚みが極端にエミッタ部１２の厚みより厚くなると（１桁以上異なると）、エミッタ部１２の焼成収縮に対して、薄肉部６６がその収縮を妨げるように働くため、エミッタ部１２と基板６０との界面での応力が大きくなり、はがれ易くなる。反対に、厚みの次元が同程度であれば、エミッタ部１２の焼成収縮に基板６０（薄肉部６６）が追従し易くなるため、一体化には好適である。具体的には、薄肉部６６の厚みは、１〜１００μｍであることが好ましく、３〜５０μｍがさらに好ましく、５〜２０μｍがより一層好ましい。一方、エミッタ部１２は、その厚みとして５〜１００μｍが好ましく、５〜５０μｍがさらに好ましく、５〜３０μｍがより一層好ましい。
【０１８６】
そして、基板６０上にエミッタ部１２を形成する方法としては、スクリーン印刷法、ディッピング法、塗布法、電気泳動法等の各種厚膜形成法や、イオンビーム法、スパッタリング法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の各種薄膜形成法を用いることができる。
【０１８７】
また、電子放出素子１０Ｃの焼成処理としては、基板６０上に下部電極１６となる材料、エミッタ部１２となる材料及び上部電極１４となる材料を順次積層してから一体構造として焼成するようにしてもよいし、下部電極１６、エミッタ部１２、上部電極１４をそれぞれ形成するたびに熱処理（焼成処理）して基板６０と一体構造にするようにしてもよい。なお、上部電極１４及び下部電極１６の形成方法によっては、一体化のための熱処理（焼成処理）を必要としない場合もある。
【０１８８】
基板６０と、エミッタ部１２、上部電極１４及び下部電極１６とを一体化させるための焼成処理に係る温度としては、５００〜１４００℃の範囲、好適には、１０００〜１４００℃の範囲とするとよい。さらに、膜状のエミッタ部１２を熱処理する場合、高温時にエミッタ部１２の組成が不安定にならないように、エミッタ部１２の蒸発源と共に雰囲気制御を行いながら焼成処理を行うことが好ましい。
【０１８９】
また、エミッタ部１２を適切な部材によって被覆し、エミッタ部１２の表面が焼成雰囲気に直接露出しないようにして焼成する方法を採用してもよい。この場合、被覆部材としては、基板６０と同様の材料を用いることが好ましい。
【０１９０】
この第３の実施の形態に係る電子放出素子１０Ｃにおいては、焼成時においてエミッタ部１２が収縮することになるが、この収縮時に発生する応力が空所６２の変形等を通じて開放されることから、エミッタ部１２を十分に緻密化させることができる。エミッタ部１２の緻密化が向上することにより、耐電圧が向上すると共に、エミッタ部１２での分極反転並びに分極変化が効率よく行われることになり、電子放出素子１０Ｃとしての特性が向上することになる。
【０１９１】
上述した第３の実施の形態では、基板６０として３層構造の基板を用いたが、その他、図３８の変形例に係る電子放出素子１０Ｃａに示すように、最下層の基板層６０Ａを省略した２層構造の基板６０ａを用いてもよい。
【０１９２】
なお、本発明に係る電子放出素子は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【０１９３】
【図１】第１の実施の形態に係る電子放出素子を一部省略して示す断面図である。
【図２】第１の実施の形態に係る電子放出素子の要部を拡大して示す断面図である。
【図３】上部電極に形成された貫通部の形状の一例を示す平面図である。
【図４】第１の電子放出方式での駆動電圧の電圧波形を示す図である。
【図５】第１の電子放出方式の第２の出力期間での電子放出の様子を示す説明図である。
【図６】第２の電子放出方式での駆動電圧の電圧波形を示す図である。
【図７】第２の電子放出方式の第２の出力期間での電子放出の様子を示す説明図である。
【図８】上部電極の庇部の断面形状の一例を示す図である。
【図９】上部電極の庇部の断面形状の他の例を示す図である。
【図１０】上部電極の庇部の断面形状のさらに他の例を示す図である。
【図１１】上部電極と下部電極間に接続された各種コンデンサの接続状態を示す等価回路図である。
【図１２】上部電極と下部電極間に接続された各種コンデンサの容量計算を説明するための図である。
【図１３】第１の実施の形態に係る電子放出素子の第１の変形例を一部省略して示す平面図である。
【図１４】第１の実施の形態に係る電子放出素子の第２の変形例を一部省略して示す平面図である。
【図１５】第１の実施の形態に係る電子放出素子の第３の変形例を一部省略して示す平面図である。
【図１６】第１の実施の形態に係る電子放出素子の電圧−電荷量特性（電圧−分極量特性）を示す図である。
【図１７】図１７Ａは図１６のポイントｐ１での状態を示す説明図であり、図１７Ｂは図１６のポイントｐ２での状態を示す説明図であり、図１７Ｃは図１６のポイントｐ２からポイントｐ３に至るまでの状態を示す説明図である。
【図１８】図１８Ａは図１６のポイントｐ３からポイントｐ４に至るまでの状態を示す説明図であり、図１８Ｂは図１６のポイントｐ４に至る直前の状態を示す説明図であり、図１８Ｃは図１６のポイントｐ４からポイントｐ６に至るまでの状態を示す説明図である。
【図１９】第１の実施の形態に係る電子放出素子を使用して構成したディスプレイの表示部と駆動回路を示すブロック図である。
【図２０】図２０Ａ〜図２０Ｃは、振幅変調回路によるパルス信号の振幅変調を示す波形図である。
【図２１】変形例に係る信号供給回路を示すブロック図である。
【図２２】図２２Ａ〜図２２Ｃは、パルス幅変調回路によるパルス信号のパルス幅変調を示す波形図である。
【図２３】図２３Ａは図２０Ａ又は図２２Ａにおける電圧Ｖｓｌが印加されたときのヒステリシス曲線を示す図であり、図２３Ｂは図２０Ｂ又は図２２Ｂにおける電圧Ｖｓｍが印加されたときのヒステリシス曲線を示す図であり、図２３Ｃは図２０Ｃ又は図２２Ｃにおける電圧Ｖｓｈが印加されたときのヒステリシス曲線を示す図である。
【図２４】上部電極上へのコレクタ電極、蛍光体及び透明板の１つの配置例を示す構成図である。
【図２５】上部電極上へのコレクタ電極、蛍光体及び透明板の他の配置例を示す構成図である。
【図２６】図２６Ａは第１の実験例（電子放出素子の電子の放出状態をみた実験）において使用した書込みパルスと点灯パルスの波形を示す図であり、図２６Ｂは第１の実験例において、電子放出素子からの電子放出の状態を受光素子の検出電圧波形で示す図である。
【図２７】第２〜第４の実験例で使用した書込みパルスと点灯パルスの波形を示す図である。
【図２８】第２の実験例（電子放出素子の電子の放出量が書込みパルスの振幅によってどのように変化するかをみた実験）の結果を示す特性図である。
【図２９】第３の実験例（電子放出素子の電子の放出量が点灯パルスの振幅によってどのように変化するかをみた実験）の結果を示す特性図である。
【図３０】第４の実験例（電子放出素子の電子の放出量がコレクタ電圧のレベルによってどのように変化するかをみた実験）の結果を示す特性図である。
【図３１】ディスプレイの駆動方法の一例を示すタイミングチャートである。
【図３２】図３１に示す駆動方法での印加電圧関係を示す表図である。
【図３３】第２の実施の形態に係る電子放出素子を一部省略して示す断面図である。
【図３４】第２の実施の形態に係る電子放出素子の第１の変形例を一部省略して示す断面図である。
【図３５】第２の実施の形態に係る電子放出素子の第２の変形例を一部省略して示す断面図である。
【図３６】第２の実施の形態に係る電子放出素子の第３の変形例を一部省略して示す断面図である。
【図３７】第３の実施の形態に係る電子放出素子を一部省略して示す断面図である。
【図３８】第３の実施の形態に係る電子放出素子の第１の変形例を一部省略して示す断面図である。
【図３９】従来例に係る電子放出素子を一部省略して示す断面図である。
【符号の説明】
【０１９４】
１０Ａ、１０Ａａ〜１０Ａｃ、１０Ｂ、１０Ｂａ〜１０Ｂｃ、１０Ｃ、１０Ｃａ…電子放出素子
１２…エミッタ部                        １４…上部電極
１６…下部電極                          ２０…貫通部
２２…凹凸                              ２４…凹部
２６…庇部                              ２８…ギャップ
３０…凸部                              ３２…孔
４４…切欠き                            ４８…スリット
５０…フローティング電極                １００…ディスプレイ
【図１】
2006324263.tif 000003
【図２】
2006324263.tif 000004
【図３】
2006324263.tif 000005
【図４】
2006324263.tif 000006
【図５】
2006324263.tif 000007
【図６】
2006324263.tif 000008
【図７】
2006324263.tif 000009
【図８】
2006324263.tif 000010
【図９】
2006324263.tif 000011
【図１０】
2006324263.tif 000012
【図１１】
2006324263.tif 000013
【図１２】
2006324263.tif 000014
【図１３】
2006324263.tif 000015
【図１４】
2006324263.tif 000016
【図１５】
2006324263.tif 000017
【図１６】
2006324263.tif 000018
【図１７】
2006324263.tif 000019
【図１８】
2006324263.tif 000020
【図１９】
2006324263.tif 000021
【図２０】
2006324263.tif 000022
【図２１】
2006324263.tif 000023
【図２２】
2006324263.tif 000024
【図２３】
2006324263.tif 000025
【図２４】
2006324263.tif 000026
【図２５】
2006324263.tif 000027
【図２６】
2006324263.tif 000028
【図２７】
2006324263.tif 000029
【図２８】
2006324263.tif 000030
【図２９】
2006324263.tif 000031
【図３０】
2006324263.tif 000032
【図３１】
2006324263.tif 000033
【図３２】
2006324263.tif 000034
【図３３】
2006324263.tif 000035
【図３４】
2006324263.tif 000036
【図３５】
2006324263.tif 000037
【図３６】
2006324263.tif 000038
【図３７】
2006324263.tif 000039
【図３８】
2006324263.tif 000040
【図３９】
2006324263.tif 000041