(57)【要約】【課題】容量素子にテンサイルストレスを印加することにより分極量を増大させ且つ水分による容量素子の劣化を防止し、信頼性が高い立体構造を有する容量素子を実現できるようにする。【解決手段】半導体基板１の上に開口部を有する第２の層間絶縁膜５が形成され、開口部の底面及び壁面を覆う下部電極７と、下部電極７を覆う強誘電体からなる容量絶縁膜８と、容量絶縁膜８を覆う上部電極９とが形成されている。上部電極９の上にはテンサイルストレスを有するストレスコントロール層１１が形成されており、ストレスコントロール層１１は水分の拡散バリアとして機能する。【選択図】図１
2006339498.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に立体的な形状を有するように形成された下部電極と、
前記下部電極を覆うように形成された強誘電体からなる容量絶縁膜と、
前記容量絶縁膜の上に形成され、段差部を有する形状の上部電極と、
前記上部電極の上に形成され、テンサイルストレスを有し且つ水分の拡散バリアとして機能するストレスコントロール層とを備えていることを特徴とする立体構造を有する容量素子。
【請求項２】
前記ストレスコントロール層は、水素の拡散バリアとして機能することを特徴とする請求項１に記載の立体構造を有する容量素子。
【請求項３】
前記ストレスコントロール層は、窒化チタン、窒化チタンアルミニウム、酸化チタンアルミニウム、窒化タンタルアルミニウム、酸化タンタルアルミニウム及び窒硅化タンタルのうちのいずれか１つからなる単層膜又は少なくとも２つからなる積層膜であることを特徴とする請求項１又は２に記載の立体構造を有する容量素子。
【請求項４】
前記ストレスコントロール層は、前記上部電極の段差部を被覆するように形成されていることを特徴とする請求項１から３のいずれか１項に記載の立体構造を有する容量素子。
【請求項５】
前記ストレスコントロール層の上に形成され、テンサイルストレスを有する第１の層間絶縁膜をさらに備えていることを特徴とする請求項１から４のいずれか１項に記載の立体構造を有する容量素子。
【請求項６】
前記第１の層間絶縁膜は、オゾン及びテトラエトキシシランを原料として熱化学気相成長法により形成したシリコン酸化膜であることを特徴とする請求項５に記載の立体構造を有する容量素子。
【請求項７】
前記上部電極と前記ストレスコントロール層との間に形成され、テンサイルストレスを有する第２の層間絶縁膜をさらに備えていることを特徴とする請求項１から６のいずれか１項に記載の立体構造を有する容量素子。
【請求項８】
前記第２の層間絶縁膜は、オゾン及びテトラエトキシシランを原料として熱化学気相成長法により形成され、且つ熱処理が施されたシリコン酸化膜であることを特徴とする請求項７に記載の立体構造を有する容量素子。
【請求項９】
前記半導体基板の上に形成され、凹部を有する第３の層間絶縁膜をさらに備え、
前記下部電極は、前記凹部の壁面及び底面に形成され、断面凹状の形状を有していることを特徴とする請求項１から８のいずれか１項に記載の立体構造を有する容量素子。
【請求項１０】
前記半導体基板の上に形成された第４の層間絶縁膜をさらに備え、
前記下部電極は、前記第４の層間絶縁膜の上に断面凸状に形成されていることを特徴とする請求項１から８のいずれか１項に記載の立体構造を有する容量素子。
【請求項１１】
前記半導体基板の上に形成され、ソース及びドレインを有するトランジスタをさらに備え、
前記下部電極は、前記ソース又はドレインとコンタクトプラグを介在させて電気的に接続されていることを特徴とする請求項１から１０のいずれか１項に記載の立体構造を有する容量素子。
【請求項１２】
前記容量絶縁膜は、ＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9（０≦ｘ≦１）、Ｐｂ（ＺｒxＴｉ1-x）Ｏ3（０≦ｘ≦１）、（ＢｉxＬａ1-x）4Ｔｉ3Ｏ12（０≦ｘ≦１）及び（ＢａxＳｒ1-x）ＴｉＯ3（０≦ｘ≦１）のうちのいずれか１つの材料からなることを特徴とする請求項１から１１のいずれか１項に記載の立体構造を有する容量素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体膜を容量絶縁膜とし且つ立体構造を有する容量素子に関する。
【背景技術】
【０００２】
近年、従来にない低電圧で動作し且つ高速書き込み及び読み出しが可能なＲＡＭを実用化することを目指して、自発分極特性を有する強誘電体からなる容量素子に関する研究開発が盛んに行われている。特に、デザインルールが０．１８μｍ以下のＣＭＯＳ（Complementary Metal Oxide Semiconductor）により構成された集積回路に搭載するメガビット級の半導体記憶装置を実現するためには、小面積において大容量を実現できる立体構造を有する容量素子を開発しなければならない。
【０００３】
この立体構造を有する容量素子における誤動作を防止して、高信頼性の半導体記憶装置を実現するために最も重要な課題は、強誘電体容量素子の分極を大きくし、データ“０”とデータ“１”との判別マージンを拡大することである。
【０００４】
分極を大きくする手段として、強誘電体容量素子に外部から応力を与えることは非常に簡単でかつ有効な手段の一つである。我々のこれまでの実験結果及び先行文献（例えば
特許文献１を参照）によれば、容量素子にテンサイルストレス（引っ張り応力）を与えると分極は増加し、コンプレッシブストレス（圧縮応力）を与えると分極は減少すると推定される。
【０００５】
このため、立体構造を有する強誘電体容量素子に、外部からテンサイルストレスを与える構造を実現することにより、分極を大きくすることが可能となる。
【０００６】
例えば、特許文献２においては容量素子の上にテンサイルストレスを有するキャパシタ保護絶縁膜を形成することにより、容量素子に加わるコンプレッシブストレスを緩和する方法が開示されている。
【特許文献１】特開２００２−３３４６０号公報
【特許文献２】特開２００４−３９６９９号公報（第７頁［００４７］から［００４８］、第３図、及び第８−１３頁［００６３］から［０１０７］、第７図から第１８図、）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、一般的にテンサイルストレスを有するシリコン酸化膜は水分含有量が高く、層間絶縁膜としてテンサイルストレスを有するシリコン酸化膜を強誘電体膜の上部に形成した場合には、層間絶縁膜中に含まれる水分により容量素子が劣化するという問題がある。このため、従来の容量素子においては、テンサイルストレスを有するキャパシタ保護絶縁膜の上に形成された層間絶縁膜には水分含有量が少ないコンプレッシブストレスを有する膜を用いている。
【０００８】
特に、平面構造を有する容量素子と比較して、大きな分極が必要となる立体構造を有する容量素子においては、層間絶縁膜にコンプレッシブストレスを有する膜を用いると、以下のような理由により分極の大幅な増加を期待することができない。
【０００９】
立体構造を有する容量素子においては、容量素子の高さが平面構造を有する容量素子と比べて非常に高くなるため、容量素子を被覆する層間絶縁膜の膜厚をより厚くする必要がある。層間絶縁膜から容量素子に働くストレスの強さは、膜厚が厚くなるほど強くなるため、立体構造を有する容量素子においては、テンサイルストレスを有する保護絶縁膜等を設けたとしても、容量素子に大きなコンプレッシブストレスが加わることになる。その結果、容量素子の分極の増加は期待できず、容量素子を有する半導体記憶装置が誤動作する恐れが高くなる。すなわち、コンプレッシブストレスを有する膜を層間絶縁膜として用いた場合には、強誘電体を容量絶縁膜とした立体構造を有する容量素子の信頼性を向上させることができないという問題がある。
【００１０】
本発明は、前記従来の問題を解決し、強誘電体膜にテンサイルストレスを印加することにより分極量を増大させ且つ水分による容量素子の劣化を防止し、信頼性が高い立体構造を有する容量素子を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するため、本発明は容量素子を上部電極の上に形成され、水分の拡散バリアとして機能するストレスコントロール層を備えた構成とする。
【００１２】
具体的に本発明に係る容量素子は、半導体基板の上に立体的な形状を有するように形成された下部電極と、下部電極を覆うように形成された強誘電体からなる容量絶縁膜と、容量絶縁膜の上に形成され、段差を有する形状の上部電極と、上部電極の上に形成され、テンサイルストレスを有し且つ水分の拡散バリアとして機能するストレスコントロール層とを備えていることを特徴とする。
【００１３】
本発明の容量素子によれば、上部電極の上にテンサイルストレスを有し且つ水分の拡散バリアとして機能するストレスコントロール層を備えているため、水分の含有量が多いテンサイルストレスを有する絶縁膜をストレスコントロール層の上に形成することが可能となる。従って、強誘電体膜に効果的にテンサイルストレスを加えることができると共に、水分による容量素子の劣化を防止することができる。その結果、信頼性が高い立体構造を有する容量素子を実現できる。
【００１４】
本発明の容量素子において、ストレスコントロール層は、水素の拡散バリアとして機能することが好ましい。このような構成とすることにより、水素が強誘電体膜に侵入することによる容量素子の劣化を防止することができる。
【００１５】
本発明の容量素子において、ストレスコントロール層は、窒化チタン、窒化チタンアルミニウム、酸化チタンアルミニウム、窒化タンタルアルミニウム、酸化タンタルアルミニウム及び窒硅化タンタルのうちのいずれか１つからなる単層膜又は少なくとも２つからなる積層膜であることが好ましい。このような構成とすることにより、テンサイルストレスを有し且つ水分の拡散バリアとして機能するストレスコントロール層を確実に形成することができる。
【００１６】
本発明の容量素子において、ストレスコントロール層は、上部電極の段差を被覆するように形成されていることが好ましい。このような構成とすることにより、上部電極の下側に形成された立体的形状を有する強誘電体膜に確実にテンサイルストレスを加えることが可能となる。
【００１７】
本発明の容量素子は、ストレスコントロール層の上に形成され、テンサイルストレスを有する第１の層間絶縁膜をさらに備えていることが好ましい。このような構成とすることにより、強誘電体膜に確実にテンサイルストレスを加えることが可能となる。この場合において、第１の層間絶縁膜は、オゾン及びテトラエトキシシランを原料として熱化学気相成長法により形成したシリコン酸化膜であることが好ましい。
【００１８】
本発明の容量素子は、上部電極とストレスコントロール層との間に形成され、テンサイルストレスを有する第２の層間絶縁膜をさらに備えていることが好ましい。このような構成とすることにより、上部電極の段差をなだらかにすることができ、ストレスコントロール層を確実に形成することが可能となる。この場合において、第２の層間絶縁膜は、オゾン及びテトラエトキシシランを原料として熱化学気相成長法により形成され、且つ熱処理が施されたシリコン酸化膜であることが好ましい。
【００１９】
本発明の容量素子は、半導体基板の上に形成され、凹部を有する第３の層間絶縁膜をさらに備え、下部電極は、凹部の壁面及び底面を覆う断面凹状の形状を有していることが好ましい。また、半導体基板の上に形成された第４の層間絶縁膜をさらに備え、下部電極は、第４の層間絶縁膜の上に凸状に形成されていてもよい。
【００２０】
本発明の容量素子は、半導体基板の上に形成され、ソース及びドレインを有するトランジスタをさらに備え、下部電極は、ソース又はドレインとコンタクトプラグを介在させて電気的に接続されていることが好ましい。
【００２１】
本発明の容量素子において、容量絶縁膜は、ＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9（０≦ｘ≦１）、Ｐｂ（ＺｒxＴｉ1-x）Ｏ3（０≦ｘ≦１）、（ＢｉxＬａ1-x）4Ｔｉ3Ｏ12（０≦ｘ≦１）及び（ＢａxＳｒ1-x）ＴｉＯ3（０≦ｘ≦１）のうちのいずれか１つの材料からなることが好ましい。
【発明の効果】
【００２２】
本発明の立体構造を有する容量素子によれば、強誘電体膜にテンサイルストレスを印加することにより分極量を増大させ且つ水分による容量素子の劣化を防止し、信頼性が高い立体構造を有する容量素子を実現できる。
【発明を実施するための最良の形態】
【００２３】
（第１の実施形態）
本発明の第１の実施形態に係る容量素子について図面を参照して説明する。図１は第１の実施形態に係る容量素子の断面形状を示している。
【００２４】
図１に示すように半導体基板１の表面近傍には、トランジスタのソース又はドレイン領域２が形成されている。半導体基板１の上には、酸化シリコン（ＳｉＯ2）又は窒化シリコン（ＳｉＮ）等からなる第１の層間絶縁膜３が形成されている。第１の層間絶縁膜３を貫通して下端がソース又はドレイン領域２と接する、タングステン又はｎ型不純物がドープされた低抵抗ポリシリコンからなるプラグコンタクト４が形成されている。
【００２５】
第１の層間絶縁膜３の上には、ＳｉＯ2又はＳｉＮからなり、プラグコンタクト４の上面が露出するように形成された開口部を有する第２の層間絶縁膜５が形成されている。第２の層間絶縁膜５の膜厚は、容量素子の容量を大きくするためにできるだけ厚くすることが好ましい。本実施形態においては、第２の層間絶縁膜５の膜厚が１μｍを下回ることがないように形成した。また、開口部の直径は０．２μｍ以上且つ１μｍ以下の範囲とすることが好ましく、本実施形態においては約０．６μｍとした。
【００２６】
開口部の底面及び壁面を覆い且つプラグコンタクト４と電気的に接続された下部電極７が形成されている。下部電極７は容量素子の電極として機能するだけでなく、強誘電体薄膜を結晶化する際に必要となる高温酸素アニールの際に、酸素がコンタクトプラグ４に達することを防止する酸素バリアとして機能する。下部電極７の材料には白金（Ｐｔ）、イリジウム（Ｉｒ）、酸化イリジウム（ＩｒＯ2）、ルテニウム（Ｒｕ）若しくは酸化ルテニウム（ＲｕＯ2）等の貴金属又はその酸化物を用いる。また、下部電極７の膜厚は１０ｎｍ以上且つ５０ｎｍ以下とすることが好ましい。本実施形態においては下部電極７として膜厚が３０ｎｍのＩｒＯ2を用いた。
【００２７】
下部電極７の上面はＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9（０≦ｘ≦１）からなる容量絶縁膜８により被覆されている。容量絶縁膜８は凹部の段差被覆性が良好な成膜方法を用いて形成する。例えばＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition）、ＡＬＤ法（Atomic Layer Deposition）又はスパッタリング法により形成することが好ましい。また、約３００℃以上の成膜温度で成膜することが好ましい。なお、容量絶縁膜８の膜厚は１２．５ｎｍ以上且つ１００ｎｍ以下とすることが好ましく、本実施形態においては、容量絶縁膜８の膜厚を５０ｎｍとした。
【００２８】
容量絶縁膜８の上には上部電極９が形成されている。上部電極９はＰｔ、Ｉｒ、ＩｒＯ2、Ｒｕ若しくはＲｕＯ2等の貴金属又はその酸化物により形成することが好ましい。また、上部電極９の膜厚は１０ｎｍ以上且つ５０ｎｍ以下とすることが好ましく、本実施形態においては、上部電極９を膜厚が３０ｎｍのＩｒＯ2とした。
【００２９】
下部電極７、容量絶縁膜８及び上部電極９からなる立体構造を有する容量素子本体部１０の上面及び壁面を被覆するように、ストレスコントロール層１１が形成されている。ストレスコントロール層１１には窒化チタン（ＴｉＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、酸化チタンアルミニウム（ＴｉＡｌＯ）、窒化タンタルアルミニウム（ＴａＡｌＮ）、酸化タンタルアルミニウム（ＴａＡｌＯ）及び窒硅化タンタル（ＴａＳｉＮ）のいずれかからなる単層膜又は２つ以上からなる積層膜を用いる。
【００３０】
このような膜を用いることにより、ストレスコントロール層１１はテンサイルストレスを有し、容量素子本体部１０にテンサイルストレスを与えると共に、水分又は水素が容量素子本体部１０へ拡散することを防止するバリア膜としても機能する。
【００３１】
この場合においてストレスコントロール層１１は、５×１０9ｄｙｎ／ｃｍ2以上のテンサイルストレスを有するように膜厚等を調整することが好ましい。本実施形態においてはストレスコントロール層１１として、上層がＴｉＮで下層がＴｉＡｌＮである積層膜を用い、ＴｉＮ及びＴｉＡｌＮの膜厚はそれぞれ２０ｎｍ及び５０ｎｍとした。ここで、下層のＴｉＡｌＮは、ストレスコントロール層として機能するだけでなく、水素バリア膜としても機能し、上層のＴｉＮは密着層としても機能する。
【００３２】
ストレスコントロール層１１は、テンサイルストレスを有するＳｉＯ2又はＳｉＮ等からなる第３の層間絶縁膜１２により被覆されている。これにより第３の層間絶縁膜１２からも容量素子本体部１０に対してテンサイルストレスを与えることができる。一般にプラズマＣＶＤ法により形成したＳｉＯ2は、コンプレッシブストレスを有する。このため、本実施形態においては、Ｏ3とＴＥＯＳとを原料とする熱ＣＶＤ法により形成されたＳｉＯ2を第３の層間絶縁膜１２として用いた。
【００３３】
熱ＣＶＤ法により形成されたＳｉＯ2膜は、プラズマＣＶＤ法により形成されたＳｉＯ2膜と比べて水分含有量が多いため、熱ＣＶＤ法により形成されたＳｉＯ2膜を第３の層間絶縁膜１２として用いる場合には、容量素子本体部１０の特性が劣化する恐れがある。しかし、本実施形態においては、容量素子本体部１０と第３の層間絶縁膜１２との間に形成されたストレスコントロール層１１が水分に対するバリアとして機能するため、熱ＣＶＤ法により形成されたＳｉＯ2膜を用いても容量素子本体部１０の特性が劣化することはない。
【００３４】
また、熱ＣＶＤ法により形成されたＳｉＯ2膜にもプラズマＣＶＤ法により形成されたＳｉＯ2膜よりも少ない量であるが水素が含まれている。しかし、ストレスコントロール層１１は水素に対するバリアとしても機能するため、水素により容量素子本体部１０の特性が劣化することもない。
【００３５】
本実施形態においては、第３の層間絶縁膜１２としてＯ3とＴＥＯＳとを原料とし、ホウ素（Ｂ）とリン（Ｐ）がドーピングされたＢＰＳＧ膜を用いた。なお、成膜条件等を変更することによりプラズマＣＶＤ法により、テンサイルストレスを有するＳｉＯ2膜を形成することも可能である。
【００３６】
以下に、本実施形態の容量素子の特性について図面を参照して説明する。図２は本実施形態の容量素子本体部１０の上に形成する膜による容量素子本体部１０の残留分極（２Ｐｒ）の変化を示している。図２に示すように、容量素子本体部１０のみの場合には２Ｐｒは約１６μＣ／ｃｍ2であった。容量素子本体部１０の上に厚さがそれぞれ２０ｎｍ及び５０ｎｍのＴｉＮ及びＴｉＡｌＮからなるストレスコントロール層１１を形成することにより、２Ｐｒは約２μＣ／ｃｍ2上昇し約１８μＣ／ｃｍ2となった。これは、ストレスコントロール層１１により容量素子本体部１０にテンサイルストレスを与えることができ、容量素子本体部１０の分極が大きくなったことを示している。
【００３７】
立体構造を有する容量素子においては、強誘電体膜を立体的に形成する必要がある。強誘電体膜を立体的に形成する際に、平坦面に形成する場合と同等の膜質とすることは困難である。特に開口部の壁面に形成された強誘電体膜の膜質は、平坦面に形成された膜に比べて分極が小さくなる。このため、立体構造を有する容量素子においては、容量素子の２Ｐｒが平面構造の容量素子に比べて小さくなりやすい。
【００３８】
しかし、立体構造を有する容量素子本体部１０に沿ってストレスコントロール層１１を形成することにより、開口部の壁面に形成された強誘電体膜には、平坦面に形成された強誘電体膜よりも大きなストレスを加えることができる。このため、テンサイルストレスを有するストレスコントロール層１１を設けることにより、容量素子本体部１０に効率よくテンサイルストレスを加えることが可能となり、２Ｐｒの増大効果が平面構造の容量素子と比べて大きくなる。
【００３９】
一方、ストレスコントロール層１１の上にコンプレッシブストレスを有するＳｉＯ2膜を第３の層間絶縁膜１２として形成した場合には、ストレスコントロール層１１のみを形成した場合と比べて、２Ｐｒが約１．５μＣ／ｃｍ2減少し、約１６．５μＣ／ｃｍ2となった。これは、ストレスコントロール層１１によるテンサイルストレスと第３の層間絶縁膜１２によるコンプレッシブストレスとが打ち消しあい、容量素子本体部１０に加わるテンサイルストレスが小さくなるためである。
【００４０】
これに対して、ストレスコントロール層１１上にテンサイルストレスを有するＳｉＯ2膜を第３の層間絶縁膜１２として形成した場合には、ストレスコントロール層１１のみを形成した場合と比べて、２Ｐｒが約３．５μＣ／ｃｍ2増加して約２０μＣ／ｃｍ2となり、容量素子本体部１０のみの場合と比較すると、２Ｐｒが約４μＣ／ｃｍ2増加したこととなる。
【００４１】
以上のように、容量素子本体部１０の上にテンサイルストレスを有するストレスコントロール層１１を設けることは、容量素子本体部１０の分極を大きくするために有効である。
【００４２】
また、ストレスコントロール層１１の上に、テンサイルストレスを有する第３の層間絶縁膜１２を形成することにより、容量素子本体部１０の分極をさらに大きくすることが可能となる。この場合に、第３の層間絶縁膜１２をテンサイルストレスを有する膜とするために、水分含有量の多い膜を用いたとしても、水分による容量素子本体部１０の劣化が生じることはない。なぜなら、第３の層間絶縁膜１２の下に設けた本実施形態のストレスコントロール層１１は、水分に対するバリアの機能を有しているからである。
【００４３】
本実施形態においては容量絶縁膜８として、強誘電体であるＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9（０≦ｘ≦１）を用いたが、Ｐｂ（ＺｒxＴｉ1-x）Ｏ3（０≦ｘ≦１）、（ＢｉxＬａ1-x）4Ｔｉ3Ｏ12（０≦ｘ≦１）又は（ＢａxＳｒ1-x）ＴｉＯ3（０≦ｘ≦１）等を用いてもよい。
【００４４】
また、ストレスコントロール層１１を容量素子本体部１０に沿う薄膜として形成したが、図３に示すように容量素子本体部１０が形成された開口部を埋めるように形成してもよい。このような構成とすることにより容量素子本体部１０に与えるテンサイルストレスを大きくすることができるので、容量素子本体部１０の分極をより大きくすることができる。
【００４５】
ストレスコントロール層１１を積層膜とする際には、上層の膜をアモルファス系の膜とすることによりストレスコントロール層１１と第３の層間絶縁膜１２との密着性を向上させることができる。また、上層をＴｉＡｌＯ等の絶縁性材料により形成し、下層をＴｉＡｌＮ等の導電性材料により形成することにより、上層がＴｉＮ等の導電性材料の場合と同様に、ストレスコントロール層１１をセルプレート線として使用することが可能となる。
【００４６】
本実施形態においては凹型の立体形状を有する容量素子を示したが、図４に示すような下部電極が凸状の立体形状を有する容量素子においても同様の効果が得られる。
【００４７】
また、図５に示すように、容量素子全体を覆う水素及び水分に対するバリア膜２１及びバリア膜２２をさらに設けてもよい。このような構成とすることにより、外部からの水素及び水分の拡散を防止することができるため、容量素子の信頼性をさらに向上させることが可能となる。また、複数の容量素子をまとめてバリア膜２１及びバリア膜２２が覆う構成としてもよい。
【００４８】
なお、バリア膜２１及びバリア膜２２は、水素及び水分に対するバリア性を有する材料により形成すればよく、ストレスコントロール層１１と同一の材料により形成しても、ストレスコントロール層１１とは異なる材料により形成してもよい。
【００４９】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る容量素子について図面を参照して説明する。図６は第２の実施形態に係る容量素子の断面形状を示している。図６において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００５０】
図６に示すように本実施形態の容量素子においては、上部電極９とストレスコントロール層１１との間にテンサイルストレスを有する第４の層間絶縁膜３１が形成されている。
【００５１】
第４の層間絶縁膜３１を設けることにより、ストレスコントロール層１１の段差被覆性を改善することが可能となる。一般にストレスコントロール層１１は、金属窒化物や金属酸化物で構成されるためスパッタリング法により成膜する。しかし、スパッタリング法を用いた場合には、エッジ部分をきれいに覆う膜を形成することは困難である。第４の層間絶縁膜３１を設けることにより、立体構造を有する容量素子に存在する段差が小さくなり角部がなだらかになるため、ストレスコントロール層１１の被覆性を向上させることが可能となる。また、第４の層間絶縁膜３１はテンサイルストレスを有しているため、容量素子本体部１０に加わるテンサイルストレスを大きくすることが可能となる。
【００５２】
第４の層間絶縁膜３１には、Ｏ3とＴＥＯＳとを原料として熱ＣＶＤ法により形成したＳｉＯ2膜を用いればよい。熱ＣＶＤ法により形成されたＳｉＯ2膜は水分含有量が多いが、膜を形成した後、酸素雰囲気中において熱処理を行うことにより水分を脱離させることが可能である。また、これにより同時に水素を脱離させることもできる。
【００５３】
熱処理により水分及び水素を脱離した後、第４の層間絶縁膜３１は水分及び水素に対するバリア性を有するストレスコントロール層１１により覆われるため、第４の層間絶縁膜３１が再び水分及び水素を吸収して容量素子本体部１０の特性が劣化することはない。
【００５４】
本実施形態においては第４の層間絶縁膜３１として厚さが５０ｎｍのＳｉＯ2膜を熱ＣＶＤ法により形成し、形成したＳｉＯ2膜は６５０℃で１分間の酸素アニールを行った。
【００５５】
また、第４の層間絶縁膜３１を設けることにより上部電極９とストレスコントロール層１１とを絶縁することが可能となる。基板１の上に複数の容量素子が形成されている場合に、ＴｉＡｌＮ等からなる導電性のストレスコントロール層１１を上部電極９の上に直接接するように形成すると、すべての容量素子が並列に接続されてしまう。しかし、ストレスコントロール層１１と上部電極９との間に第４の層間絶縁膜３１を設けることにより、共通のストレスコントロール層１１を形成した場合にも、各容量素子を独立させたりブロックにまとめたりすることが容易となる。
【００５６】
なお、本実施形態では、容量素子本体部１０が凹型の立体形状を有する容量素子に関して記述したが、図７に示すような下部電極７が凸型の立体形状を有する容量素子でも同一の効果が得られる。
【産業上の利用可能性】
【００５７】
本発明の容量素子は、強誘電体膜にテンサイルストレスを印加することにより分極量を増大させ且つ水分による容量素子の劣化を防止し、信頼性が高い立体構造を有する容量素子を実現できるという効果を有し、強誘電体を容量絶縁膜とし且つ立体構造を有する容量素子等として有用である。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態に係る容量素子を示す断面図である。
【図２】本発明の第１の実施形態に係る容量素子の分極特性を示すグラフである。
【図３】本発明の第１の実施形態に係る容量素子の別の例を示す断面図である。
【図４】本発明の第１の実施形態に係る容量素子の別の例を示す断面図である。
【図５】本発明の第１の実施形態に係る容量素子の別の例を示す断面図である。
【図６】本発明の第２の実施形態に係る容量素子の別の例を示す断面図である。
【図７】本発明の第２の実施形態に係る容量素子の別の例を示す断面図である。
【符号の説明】
【００５９】
１    半導体基板
２    ソース又はドレイン領域
３    第１の層間絶縁膜
４    コンタクトプラグ
５    第２の層間絶縁膜
７    下部電極
８    容量絶縁膜
９    上部電極
１０  容量素子本体部
１１  ストレスコントロール層
１２  第３の層間絶縁膜
２１  バリア膜
２２  バリア膜
３１  第４の層間絶縁膜
【図１】
2006339498.tif 000003
【図２】
2006339498.tif 000004
【図３】
2006339498.tif 000005
【図４】
2006339498.tif 000006
【図５】
2006339498.tif 000007
【図６】
2006339498.tif 000008
【図７】
2006339498.tif 000009