(57)【要約】【課題】樹脂パッケージのリフロー・クラック耐性を向上させることのできる技術を提供することである。【解決手段】半導体ウエハの主面上に最上層配線を形成した後、最上層配線の上部に無機系の絶縁材料からなる表面保護膜を形成し、表面保護膜の上部に有機層を形成する工程、有機層の上部に形成したフォトレジスト膜をマスクにしたエッチングで、最上層配線の上部の有機層と表面保護膜とを開孔することによりボンディングパッドを形成する工程、レジスト除去液を使ってフォトレジスト膜を除去した後、有機層を高温加熱する工程、半導体ウエハをダイシングして半導体チップを得る工程、半導体チップの外形寸法よりも小さい外形寸法を有するダイパッド部を備えたリードフレームを用意し、半導体チップを前記ダイパッド部に搭載する工程、半導体チップおよびダイパッド部を樹脂封止する工程を有する半導体装置の製造方法。【選択図】図１４
2006270113.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）半導体ウエハの主面上に最上層配線を形成した後、前記最上層配線の上部に無機系の絶縁材料からなる表面保護膜を形成し、次いで前記表面保護膜の上部に有機層を形成する工程、
（ｂ）前記有機層の上部に形成したフォトレジスト膜をマスクにしたエッチングで、前記最上層配線の上部の前記有機層と前記表面保護膜とを開孔することによりボンディングパッドを形成する工程、
（ｃ）レジスト除去液を使って前記フォトレジスト膜を除去した後、前記有機層を高温加熱する工程、
（ｄ）前記半導体ウエハをダイシングして半導体チップを得る工程、
（ｅ）前記半導体チップの外形寸法よりも小さい外形寸法を有するダイパッド部を備えたリードフレームを用意し、前記半導体チップを前記ダイパッド部に搭載する工程、
（ｆ）前記半導体チップおよび前記ダイパッド部を樹脂封止する工程。
【請求項２】
請求項１記載の半導体装置の製造方法であって、前記レジスト除去液は、フェノール系の溶剤を主成分として含有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法であって、前記（ｃ）工程の後、前記（ｄ）工程に先立ち、前記半導体ウエハの主面を第２のフォトレジスト膜と保護テープとで覆った状態でその裏面を研削することにより、前記半導体ウエハの厚さを薄くする工程と、前記保護テープを除去した後、レジスト除去液を使って前記第２のフォトレジスト膜を除去し、次いで前記有機層を高温加熱する工程とをさらに含むことを特徴とする半導体装置の製造方法。
【請求項４】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）半導体ウエハの主面上に最上層配線を形成した後、前記最上層配線の上部に無機系の絶縁材料からなる表面保護膜を形成し、次いで前記表面保護膜の上部に感光性ポリイミド樹脂層を形成する工程、
（ｂ）前記感光性ポリイミド樹脂層を露光、現像して、前記最上層配線の上部の前記感光性ポリイミド樹脂層に開孔を形成する工程、
（ｃ）前記開孔を形成した感光性ポリイミド樹脂層をマスクにしたエッチングで、前記最上層配線の上部の前記表面保護膜を開孔することによりボンディングパッドを露出させる工程、
（ｄ）前記感光性ポリイミド樹脂層を高温加熱する工程、
（ｅ）前記半導体ウエハをダイシングして半導体チップを得る工程、
（ｆ）前記半導体チップの外形寸法よりも小さい外形寸法を有するダイパッド部を備えたリードフレームを用意し、前記半導体チップを前記ダイパッド部に搭載する工程、
（ｇ）前記半導体チップおよび前記ダイパッド部を樹脂封止する工程。
【請求項５】
最上層配線の上部に形成された無機系の絶縁材料からなる表面保護膜を有機層で被覆した半導体チップを、前記半導体チップよりも外形寸法が小さいダイパッド部上に搭載し、前記半導体チップと前記ダイパッド部とを樹脂により封止した半導体装置であって、
前記樹脂により封止された前記半導体チップの主面側は、前記有機層と前記樹脂とが界面を接しており、前記半導体チップの裏面側は、前記半導体チップと前記ダイパッド部とが重なった領域を除き、前記半導体チップと前記樹脂とが界面を接していることを特徴とする半導体装置。
【請求項６】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）半導体ウエハの主面上に形成した最上層配線の上部に無機系の絶縁材料からなる表面保護膜を形成した後、前記表面保護膜を有機層で被覆する工程、
（ｂ）フォトレジスト膜をマスクにして前記有機層の一部をエッチングする工程、
（ｃ）レジスト除去液を使って前記フォトレジスト膜を除去した後、前記有機層をベーク処理する工程、
（ｄ）前記半導体ウエハを複数の半導体チップに分割した後、前記半導体チップを、前記半導体チップよりも外形寸法が小さいダイパッド部上に搭載し、前記半導体チップと前記ダイパッド部とを樹脂により封止する工程。
【請求項７】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）半導体ウエハの主面上に形成した最上層配線の上部に無機系の絶縁材料からなる表面保護膜を形成した後、前記表面保護膜を有機層で被覆する工程、
（ｂ）フォトレジスト膜をマスクにして前記有機層の一部をエッチングする工程、
（ｃ）レジスト除去液を使って前記フォトレジスト膜を除去した後、前記有機層をベーク処理する工程、
（ｄ）前記有機層の表面を第２のフォトレジスト膜で覆った後、前記半導体ウエハの裏面を研削する工程、
（ｅ）レジスト除去液を使って前記第２のフォトレジスト膜を除去した後、前記有機層をベーク処理する工程、
（ｆ）前記半導体ウエハを複数の半導体チップに分割した後、前記半導体チップを、前記半導体チップよりも外形寸法が小さいリードフレームのダイパッド部上に搭載し、前記半導体チップと前記ダイパッド部とを樹脂により封止する工程。
【請求項８】
請求項７記載の半導体装置の製造方法であって、前記（ｅ）工程のベーク処理は、前記有機層と前記樹脂との接着力が回復する温度で行なうことを特徴とする半導体装置の製造方法。
【請求項９】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）半導体ウエハの主面上に形成した最上層配線の上部に無機系の絶縁材料からなる表面保護膜を形成した後、前記表面保護膜を有機層で被覆する工程、
（ｂ）フォトレジスト膜をマスクにして前記有機層の一部をエッチングする工程、
（ｃ）レジスト除去液を使って前記フォトレジスト膜を除去し、次いで前記有機層の表面を第２のフォトレジスト膜で覆った後、前記半導体ウエハの裏面を研削する工程、
（ｄ）レジスト除去液を使って前記第２のフォトレジスト膜を除去した後、前記有機層をベーク処理する工程、
（ｅ）前記半導体ウエハを複数の半導体チップに分割した後、前記半導体チップを、前記半導体チップよりも外形寸法が小さいダイパッド部上に搭載し、前記半導体チップと前記ダイパッド部とを樹脂により封止する工程。
【請求項１０】
請求項９記載の半導体装置の製造方法であって、前記（ｄ）工程のベーク処理は、前記有機層と前記樹脂との接着力が回復する温度で行なうことを特徴とする半導体装置の製造方法。
【請求項１１】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）半導体ウエハの主面上に形成した最上層配線の上部に無機系の絶縁材料からなる表面保護膜を形成した後、前記表面保護膜を感光性ポリイミド樹脂層で被覆する工程、
（ｂ）前記感光性ポリイミド樹脂層を露光、現像してその一部に開孔を形成した後、前記開孔が形成された前記感光性ポリイミド樹脂層をマスクにして前記表面保護膜の一部をエッチングする工程、
（ｃ）前記感光性ポリイミド樹脂層をベーク処理する工程、
（ｄ）前記半導体ウエハを複数の半導体チップに分割した後、前記半導体チップを、前記半導体チップよりも外形寸法が小さいダイパッド部上に搭載し、前記半導体チップと前記ダイパッド部とを樹脂により封止する工程。
【請求項１２】
請求項１１記載の半導体装置の製造方法であって、前記（ｃ）工程のベーク処理は、前記感光性ポリイミド樹脂層と前記樹脂との接着力が回復する温度で行なうことを特徴とする半導体装置の製造方法。
【請求項１３】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）半導体ウエハの主面上に形成した最上層配線の上部に無機系の絶縁材料からなる表面保護膜を形成した後、前記表面保護膜を感光性ポリイミド樹脂層で被覆する工程、
（ｂ）前記感光性ポリイミド樹脂層を露光、現像してその一部に開孔を形成した後、前記開孔が形成された前記感光性ポリイミド樹脂層をマスクにして前記表面保護膜の一部をエッチングする工程、
（ｃ）前記感光性ポリイミド樹脂層をベーク処理し、またはベーク処理することなく、前記感光性ポリイミド樹脂層の表面をフォトレジスト膜で覆った後、前記半導体ウエハの裏面を研削する工程、
（ｄ）レジスト除去液を使って前記フォトレジスト膜を除去した後、前記感光性ポリイミド樹脂層をベーク処理する工程、
（ｅ）前記半導体ウエハを複数の半導体チップに分割した後、前記半導体チップを、前記半導体チップよりも外形寸法が小さいダイパッド部上に搭載し、前記半導体チップと前記ダイパッド部とを樹脂により封止する工程。
【請求項１４】
請求項１３記載の半導体装置の製造方法であって、前記（ｄ）工程のベーク処理は、前記感光性ポリイミド樹脂層と前記樹脂との接着力が回復する温度で行なうことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、リードフレームのダイパッド部に搭載した半導体チップを樹脂封止したパッケージの信頼性向上に適用して有効な技術に関する。
【背景技術】
【０００２】
ＱＦＰ(Quad Flat Package)などの表面実装型樹脂パッケージは、基板実装時の半田リフロー工程で問題となるパッケージ・クラックの発生を防止することが重要な課題となっている。
【０００３】
パッケージを構成する樹脂は吸湿性があるので、トランスファ・モールド法によって樹脂を成形した後は、大気中の水分がある程度パッケージ内に浸入する。そのため、パッケージ完成後の温度サイクル試験時の熱や、パッケージをプリント配線基板に半田付けする時の熱によって樹脂中の水分が急激に気化膨張し、パッケージ・クラックを引き起こす。
【０００４】
上記したパッケージ・クラックは、半導体チップを搭載したダイパッド部の裏面と樹脂との界面近傍において特に発生し易いことが知られている。これは、リードフレームを構成する金属と樹脂との密着力が比較的弱いためで、特にダイパッド部は、パッケージに封止されたリードフレーム中、最も面積の広い部分であることから、パッケージの加熱によって生じる熱応力が大きく、これによって局所的に樹脂が剥離し、そこに水分が溜まるためであると考えられている。
【０００５】
特開昭６３−２０４７５３号公報および特開平６−２１６３０３号公報は、上記したパッケージ・クラックの発生を抑制する対策として、ダイパッド部の外形寸法を、その上に搭載するチップの外径寸法よりも小さくしたリードフレーム構造を提案している。このリードフレーム構造によれば、ダイパッド部と樹脂とが界面を接する部分の面積が小さくなり、その分、両者の界面に溜まる水分が減少すると共に、リードフレームに比べて樹脂との密着性がよいシリコンウエハの裏面の一部が樹脂と直接界面を接するようになるので、ダイパッド部の裏面近傍におけるパッケージ・クラックの発生が抑制されるようになる。
【０００６】
他方、ダイパッド部に搭載されたチップの主面（素子形成面）側は、チップの最上層部に形成された表面保護膜（ファイナル・パッシベーション膜）とパッケージを構成する樹脂とが界面を接している。この表面保護膜は、ＣＶＤ(Chemical Vapor Deposition)法で成膜した酸化シリコン膜や窒化シリコン膜などの無機系絶縁材料で構成されており、パッケージを構成する樹脂との密着力は、リードフレーム（金属）と樹脂との密着力に比べて大きい。
【特許文献１】特開昭６３−２０４７５３号公報
【特許文献２】特開平６−２１６３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、ダイパッド部の外形寸法を、その上に搭載するチップのそれよりも小さくした上記のリードフレーム構造を採用した樹脂パッケージの場合、ダイパッド部の裏面と樹脂との界面近傍でのパッケージ・クラックは抑制されるが、チップの表面と樹脂との密着力は従前と変わりはない。そのため、パッケージの吸湿量が多い場合には、ダイパッド部の裏面側に比べて相対的に密着力が低下したチップの表面側でパッケージ・クラックが発生し、ワイヤの断線といった深刻な不良を引き起こすことが本発明者の検討によって明らかとなった。
【０００８】
本発明の目的は、樹脂パッケージのリフロー・クラック耐性を向上させることのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
【００１１】
本発明の製造方法により得られる半導体装置は、リードフレームのダイパッド部に搭載した半導体チップを樹脂封止したパッケージであって、前記ダイパッド部の外形寸法を、その上に搭載する半導体チップのそれよりも小さくすることにより、前記ダイパッド部の裏面近傍におけるパッケージ・クラックの発生を抑制し、かつ前記半導体チップの最上層配線を覆う表面保護膜（ファイナル・パッシベーション膜）の上に、パッケージを構成する樹脂との密着性がよい有機層を形成することにより、前記半導体チップの主面近傍におけるパッケージ・クラックの発生を抑制するようにしたものである。
【００１２】
その他、本願に記載された発明の概要を項分けして説明すれば、以下の通りである。
（１）本発明の製造方法により得られる半導体装置は、リードフレームのダイパッド部とその上に搭載した半導体チップとを樹脂封止したパッケージを有し、前記半導体チップの主面を有機層で被覆し、前記ダイパッド部の外形寸法を前記半導体チップの外形寸法よりも小さくしたものである。
（２）本発明の製造方法により得られる半導体装置は、前記（１）の有機層がポリイミド樹脂で構成されている。
（３）本発明の製造方法により得られる半導体装置は、前記（１）の有機層が感光性ポリイミド樹脂で構成されている。
（４）本発明の製造方法により得られる半導体装置は、前記（１）の半導体チップの主面に形成された最上層配線の上部に無機系の絶縁材料からなる表面保護膜が形成され、前記表面保護膜の上部に前記有機層が形成されている。
（５）本発明の製造方法により得られる半導体装置は、前記（４）の有機層と前記表面保護膜とを開孔してボンディングパッドが形成され、前記ボンディングパッドと前記リードフレームのリードとがワイヤを介して電気的に接続されている。
（６）本発明の製造方法により得られる半導体装置は、前記（４）の表面保護膜が、酸化シリコン膜、窒化シリコン膜またはそれらの積層膜のいずれかで構成されている。
（７）本発明の製造方法により得られる半導体装置は、前記（１）のリードフレームがＦｅ−Ｎｉ合金またはＣｕで構成されている。
（８）本発明の半導体装置の製造方法は、以下の工程を含んでいる；
（ａ）半導体ウエハの主面上に最上層配線を形成した後、前記最上層配線の上部に無機系の絶縁材料からなる表面保護膜を形成し、次いで前記表面保護膜の上部に有機層を形成する工程、
（ｂ）前記有機層の上部に形成したフォトレジスト膜をマスクにしたエッチングで、前記最上層配線の上部の前記有機層と前記表面保護膜とを開孔することによりボンディングパッドを形成する工程、
（ｃ）レジスト除去液を使って前記フォトレジスト膜を除去した後、前記有機層を高温加熱する工程、
（ｄ）前記半導体ウエハをダイシングして半導体チップを得る工程、
（ｅ）前記半導体チップの外形寸法よりも小さい外形寸法を有するダイパッド部を備えたリードフレームを用意し、前記半導体チップを前記ダイパッド部に搭載する工程、
（ｆ）前記半導体チップおよび前記ダイパッド部を樹脂封止する工程。
（９）本発明の半導体装置の製造方法は、前記（８）のレジスト除去液がフェノール系の溶剤を主成分として含有している。
（１０）本発明の半導体装置の製造方法は、前記（８）の（ｃ）工程の後、前記（ｄ）工程に先立ち、前記半導体ウエハの主面を第２のフォトレジスト膜と保護テープとで覆った状態でその裏面を研削することにより、前記半導体ウエハの厚さを薄くする工程と、前記保護テープを除去した後、レジスト除去液を使って前記第２のフォトレジスト膜を除去し、次いで前記有機層を高温加熱する工程とをさらに含んでいる。
（１１）本発明の半導体装置の製造方法は、以下の工程を含んでいる；
（ａ）半導体ウエハの主面上に最上層配線を形成した後、前記最上層配線の上部に無機系の絶縁材料からなる表面保護膜を形成し、次いで前記表面保護膜の上部に感光性ポリイミド樹脂層を形成する工程、
（ｂ）前記感光性ポリイミド樹脂層を露光、現像して、前記最上層配線の上部の前記感光性ポリイミド樹脂層に開孔を形成する工程、
（ｃ）前記開孔を形成した感光性ポリイミド樹脂層をマスクにしたエッチングで、前記最上層配線の上部の前記表面保護膜を開孔することによりボンディングパッドを形成する工程、
（ｄ）前記感光性ポリイミド樹脂層を高温加熱する工程、
（ｅ）前記半導体ウエハをダイシングして半導体チップを得る工程、
（ｆ）前記半導体チップの外形寸法よりも小さい外形寸法を有するダイパッド部を備えたリードフレームを用意し、前記半導体チップを前記ダイパッド部に搭載する工程、
（ｇ）前記半導体チップおよび前記ダイパッド部を樹脂封止する工程。
【発明の効果】
【００１３】
ダイパッド部の裏面近傍におけるパッケージ・クラックの発生を抑制し、かつ半導体チップの最上層配線を覆う表面保護膜（ファイナル・パッシベーション膜）の上に、パッケージを構成する樹脂との密着性がよい有機層を形成することにより、半導体チップの主面近傍におけるパッケージ・クラックの発生を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
図１は、本発明の一実施形態であるＴＱＦＰ(Thin Quad Flat Package)の斜視図、図２は、このＴＱＦＰの断面図、図３は、このＴＱＦＰに封止された半導体チップの拡大断面図である。
【００１６】
図１および図２に示すように、ＴＱＦＰのパッケージ本体１は、トランスファ・モールド法より成形されたエポキシ系樹脂からなり、その内部には半導体チップ２が封止されている。この半導体チップ２は単結晶シリコンからなり、その主面にはマイコン、ＡＳＩＣなどのＬＳＩが形成されている。
【００１７】
上記半導体チップ２の周囲には、ＴＱＦＰの外部接続端子を構成する複数本のリード３の一端部（インナーリード部３Ａ）が配置されている。リード３は、４２アロイなどのＦｅ−Ｎｉ合金またはＣｕからなり、インナーリード部３Ａは、Ａｕ、Ａｌなどからなるワイヤ４を介して半導体チップ２と電気的に接続されている。また、リード３の他端部（アウターリード部３Ｂ）は、パッケージ本体１の側面から外部に引き出されてガルウィング状に成形されている。
【００１８】
上記半導体チップ２は、リード３と同じ材料で構成されたダイパッド部５の上に接着剤９を介して接合されている。このダイパッド部５は、その上に搭載された半導体チップ２の外径寸法よりも小さい外形寸法で構成されており、半導体チップ２の裏面は、ダイパッド部５に接合された中央部を除く領域がパッケージ本体１を構成する樹脂と直接界面を接している。
【００１９】
図３に示すように、半導体チップ２の主面（素子形成面）側は、ＬＳＩの最上層配線６を覆う表面保護膜（ファイナル・パッシベーション膜）７の上にポリイミド樹脂からなる有機層８が形成され、この有機層８がパッケージ本体１を構成するエポキシ系樹脂と界面を接している。ＬＳＩの最上層配線６は、例えばＡｌ合金からなり、その上部の表面保護膜７は、ＣＶＤ法で成膜した酸化シリコン膜や窒化シリコン膜などの無機系絶縁材料からなる。半導体チップ２とインナーリード部３Ａとを接続するワイヤ４の一端部は、最上層配線６を覆っている表面保護膜７とその上部の有機層８とを開孔して形成したボンディングパッドＢＰに接続されている。
【００２０】
ダイパッド部５の外形寸法を、その上に搭載する半導体チップ２のそれよりも小さくした本実施形態のＴＱＦＰによれば、パッケージ本体１を構成する樹脂とダイパッド部５とが界面を接する部分の面積が小さくなり、かつダイパッド部５に比べて樹脂との密着性がよい半導体チップ２の裏面の一部が樹脂と直接界面を接するようになるので、ダイパッド部５の裏面近傍におけるパッケージ・クラックの発生が抑制される。
【００２１】
また、ＬＳＩの最上層配線６を覆う表面保護膜（ファイナル・パッシベーション膜）７の上に、パッケージ本体１を構成するエポキシ系樹脂と同じ有機系の絶縁材料であるポリイミド樹脂からなる有機層８を形成した本実施形態のＴＱＦＰによれば、無機系絶縁材料である表面保護膜７に比べて樹脂との親和性が高い（従って、密着性がよい）有機層８が樹脂と直接界面を接するようになるので、半導体チップ２の主面近傍におけるパッケージ・クラックの発生が抑制される。
【００２２】
すなわち、本実施形態のＴＱＦＰによれば、半導体チップ２の主面側もダイパッド部５の裏面側も、パッケージ本体１を構成する樹脂との密着性が向上するので、リフロー・クラック耐性の向上したＴＱＦＰを実現することができる。
【００２３】
次に、上記のように構成された本実施形態のＴＱＦＰの製造方法を図４〜図１２と図１３のプロセスフロー図とを用いて説明する。
【００２４】
図４は、ＬＳＩの最上層配線６の上部に表面保護膜７を堆積した半導体ウエハ２Ａの要部（チップ約１個分）を示す断面図である。最上層配線６は、例えば半導体ウエハ２Ａ上にスパッタリング法で堆積したＡｌ合金膜をパターニングして形成する。また、表面保護膜７は、例えば半導体ウエハ２Ａ上にＣＶＤ法で酸化シリコン膜と窒化シリコン膜とを堆積して形成する。
【００２５】
次に、図５に示すように、表面保護膜７の上部にスピン塗布したポリイミド樹脂を１８０℃程度の温度でベークして有機層８を形成した後、図６に示すように、ボンディングパッド形成領域を開孔したフォトレジスト膜１０を有機層８の上部に形成し、このフォトレジスト膜１０をマスクにしたドライエッチングで有機層８とその下層の表面保護膜７とを開孔して最上層配線６の一部を露出させることにより、ボンディングパッドＢＰを形成する。
【００２６】
次に、図７に示すように、有機層８の上部に残ったフォトレジスト膜１０をレジスト除去液を使って除去する。このレジスト除去液は、例えばフェノール系の溶剤を主成分として含有する有機溶剤からなる。
【００２７】
上記レジスト除去液を使ったフォトレジスト膜１０の除去工程では、フォトレジスト膜１０と同じ有機系の絶縁材料であるポリイミド樹脂からなる有機層８の表面がレジスト除去液に晒されて変成し、パッケージ本体１を構成する樹脂との密着性が低下する。そこで、本実施形態では、フォトレジスト膜１０を除去した後、有機層８を例えば３５０℃程度の高温で４分以上加熱することによって、樹脂との密着性を回復させる。
【００２８】
次に、半導体チップ２を厚さ１ｍｍのＴＱＦＰパッケージに封止できるようにするために、半導体ウエハ２Ａの裏面を研削してその厚さを０.４ｍｍ程度まで薄くする。半導体ウエハ２Ａの裏面研削は、例えば図８に示すように、主面側に表面保護テープ１１を貼り付けた半導体ウエハ２Ａをステージ１２の上に固定し、高速回転するダイヤモンド・ホイール１３で裏面を研削することにより行う。
【００２９】
次に、半導体ウエハ２Ａの主面に貼り付けられた表面保護テープ１１を剥がし、粘着剤などの異物を除去するための洗浄処理を行った後、図９に示すように、半導体ウエハ２Ａの裏面側に粘着シート１４を貼り付け、ダイシングブレード１５を使ってチップ単位に分割することにより、半導体チップ２を得る。
【００３０】
次に、上記半導体チップ２をリードフレームに搭載する。図１０に示すように、リードフレームＬＦの中央部には、半導体チップ２を搭載する円形のダイパッド部５が四本の吊りリード１６によって支持されている。前述したように、このダイパッド部５の面積は、その上に搭載される半導体チップ２の面積よりも小さいのが特徴である。
【００３１】
上記ダイパッド部５の周囲には、複数本のリード３がダイパッド部５を囲むように配置されており、各リード３の中途部には、リード３の支持とモールド時における樹脂の溢出防止とを兼ねたダムバー１７がリード３間を連結するように形成されている。リード３は、このダムバー１７の内側部分がインナーリード部３Ａを構成し、外側部分がアウターリード部３Ｂを構成する。また、インナーリード部３Ａの先端（ボンディングエリア）には、Ａｇ／Ｎｉのメッキが施されている。リードフレームＬＦの最外周部には外枠１８および内枠１９が形成され、外枠１８の一部には、リードフレームＬＦをモールド金型に位置決めする際のガイドとなるガイド孔２０が形成されている。なお、実際のリードフレームＬＦは、５〜６個程度の半導体チップ２を搭載できるような多連構造になっているが、図にはチップ１個分の領域（単位フレーム）のみが示されている。
【００３２】
リードフレームＬＦを構成する上記ダイパッド部５、吊りリード１６、リード３、ダムバー１７、外枠１８および内枠１９は、４２アロイやＣｕなどからなる板厚０．１５ｍｍ程度のフープ材をプレス加工またはエッチング加工することにより形成される。なお、リードフレームＬＦの上記各部をプレス加工で形成する場合には、切断箇所の裏面側にバリ(Burr)が発生する。このリードフレームＬＦは、ダイパッド部５の面積がその上に搭載される半導体チップ２の面積より小さいので、ダイパッド部５の端部にバリができると半導体チップ２を接着することができなくなる。従って、ダイパッド部５をプレス加工する時には、チップ搭載面を上に向けて上方から打ち抜くことによって、バリがチップ搭載面の裏側にできるようにする。一方、インナーリード部３Ａの先端は、ワイヤボンディングの際にバリが下側にあると、ワイヤがボンディングされにくく、ボンディング不良が生じることがある。従って、インナーリード部３Ａをプレス加工する時は、ボンディング面を下に向けて上から打ち抜き、バリがワイヤボンディング面側にできるようにする。
【００３３】
また、リードフレームＬＦは、上記プレス加工（エッチング加工）後にダウンセット加工が施される。ダウンセット加工は、プレス型（図示せず）を使って吊りリード１６の中途部を下方に折り曲げることにより、水平方向から見たダイパッド部５の高さをリード３の高さよりも低くする作業である。このダウンセット加工により、半導体チップ２を搭載したリードフレームＬＦをモールド金型に装着してパッケージを成形する際、半導体チップ２の上面側とダイパッド部５の下面側とで樹脂の肉厚がほぼ等しくなるので、ボイドなどの成形不良の発生を防止することができる。
【００３４】
上記リードフレームＬＦに半導体チップ２を搭載するには、ます図１１および図１２に示すように、リードフレームＬＦのダイパッド部５上にディスペンサ２１を使って接着剤９を塗布する。接着剤９は、例えばＡｇ粉末を混入した熱硬化性のエポキシ系樹脂からなる。リードフレームＬＦは、ダイパッド部５の面積が小さいので、接着剤９はダイパッド部５の表面の一点に塗布するだけでよい。そのため、接着剤９の塗布が短時間で行え、かつ塗布量も少量で済む。
【００３５】
次に、図１３に示すように、リードフレームＬＦのダイパッド部５上にコレット２２を使って半導体チップ２を位置決めした後、リードフレームＬＦを２００〜２５０℃程度に加熱して接着剤９を硬化させる。
【００３６】
その後、ワイヤボンディング装置（図示せず）を使って半導体チップ２のボンディングパッドＢＰとリード３のインナーリード部３Ａとをワイヤ４で結線した後、モールド金型（図示せず）を使って半導体チップ２、ダイパッド部５、インナーリード部３Ａおよびワイヤ４をパッケージ本体１に封止し、最後にパッケージ本体１の外部に露出したダムバー１７、外枠１８および内枠１９などをプレスで切断除去した後、アウターリード部３Ｂをガルウィング状に成形することにより、前記図１および図２に示すＴＱＦＰが完成する。
【００３７】
次頁の表１は、表面保護膜７の上に有機層８を形成した半導体チップ２を樹脂封止したＱＦＰと、有機層８を形成しない半導体チップ２を樹脂封止したＱＦＰとでリフローリフロー・クラック耐性を比較した結果を示している。なお、有機層８は、ボンディングパッドＢＰを形成する際にエッチングマスクとして使用したフォトレジスト膜１０をレジスト除去液で除去した後、高温加熱処理を施して樹脂との密着性を回復させた。
【００３８】
【表１】
2006270113.tif 000003
上記の表から明らかなように、表面保護膜７の上に有機層８を形成した場合には、チップ表面側の剥離およびパッケージ・クラックの発生が無かったのに対し、有機層８を形成しなかった場合には、すべてのＱＦＰでチップ表面側の剥離が生じ、その一部にパッケージ・クラックが発生した。
【００３９】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４０】
前記実施形態では、表面保護膜の上部にポリイミド樹脂からなる有機層を形成した後、フォトレジスト膜をマスクにしたエッチングで有機層と表面保護膜とを開孔してボンディングパッドを形成したが、感光性ポリイミド樹脂を使って有機層を形成してもよい。この場合は、図１５に示すように、感光性ポリイミド樹脂を露光、現像してボンディングパッド形成領域の上部に開孔を形成した後、この感光性ポリイミド樹脂をマスクにしたエッチングで表面保護膜を開孔してボンディングパッドを形成する。
【００４１】
この場合は、感光性ポリイミド樹脂の現像工程でその表面が現像液に晒され、表面保護膜をウエットエッチングで開孔する場合にはさらにエッチング液にも晒されるので、パッケージ本体を構成する樹脂との密着性が低下する。そこで、ボンディングパッドを形成した後、感光性ポリイミド樹脂を例えば３５０℃程度の高温で４分以上加熱することによって、樹脂との密着性を回復させる。
【００４２】
また、半導体ウエハの裏面を研削する工程では、ウエハの主面を保護するために、この主面にフォトレジスト膜を塗布してから、その上に表面保護テープを貼り付けて裏面研削を行ってもよい。この場合は、図１６に示すように、ウエハの裏面研削後、保護テープを剥がしてからその下層のフォトレジスト膜を、レジスト除去液を使って除去する必要があるので、ポリイミド樹脂からなる有機層の表面がレジスト除去液に晒されて変成し、パッケージ本体を構成する樹脂との密着性が低下する。そこで、このフォトレジスト膜を除去した後、ポリイミド樹脂をもう一度高温加熱することによって、樹脂との密着性を回復させる。またこの場合は、図１７に示すように、ボンディングパッドを形成するために使用したフォトレジスト膜を、レジスト除去液を使って除去した後、ポリイミド樹脂を高温加熱することなくその上部にフォトレジスト膜と表面保護テープとを積層し、ウエハの裏面研削後、保護テープを剥がしてからその下層のフォトレジスト膜を、レジスト除去液を使って除去し、その後にポリイミド樹脂を高温加熱することで工程を短縮することができる。
【００４３】
半導体チップの表面を覆う有機層はポリイミド樹脂に限定されるものではなく、表面保護膜を構成する無機絶縁膜およびパッケージ本体を構成する樹脂との密着性がよいものであれば、任意の有機絶縁材料を使用することができる。
【００４４】
リードフレームのダイパッド形状は円形に限定されるものではなく、チップの接着強度や接着剤の最低塗布領域を確保できるものであれば、その形状は任意である。また、ダイパッド部の一部に貫通孔を形成し、チップと樹脂との接着面積をさらに大きくすることにより、リフロー・クラック耐性をさらに向上させることができる。
【００４５】
パッケージはＱＦＰに限定されるものではなく、ダイパッド部に搭載した半導体チップを樹脂封止する任意の表面実装型パッケージに適用することができる。
【産業上の利用可能性】
【００４６】
本発明は、樹脂パッケージのリフロー・クラック耐性を向上させることができるので、半導体チップを樹脂封止した表面実装型パッケージに広く適用することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態であるＴＱＦＰの斜視図である。
【図２】本発明の一実施形態であるＴＱＦＰの断面図である。
【図３】本発明の一実施形態であるＴＱＦＰに封止された半導体チップの断面図である。
【図４】本発明の一実施形態であるＴＱＦＰの製造方法を示す半導体ウエハの要部断面図である。
【図５】本発明の一実施形態であるＴＱＦＰの製造方法を示す半導体ウエハの要部断面図である。
【図６】本発明の一実施形態であるＴＱＦＰの製造方法を示す半導体ウエハの要部断面図である。
【図７】本発明の一実施形態であるＴＱＦＰの製造方法を示す半導体ウエハの要部断面図である。
【図８】半導体ウエハの裏面研削工程を示す説明図である。
【図９】半導体ウエハのダイシング工程を示す説明図である。
【図１０】本発明の一実施形態であるＴＱＦＰの製造に用いるリードフレームの要部平面図である。
【図１１】半導体チップをダイパッド部に搭載する工程を示す説明図である。
【図１２】半導体チップをダイパッド部に搭載する工程を示す説明図である。
【図１３】半導体チップをダイパッド部に搭載する工程を示す説明図である。
【図１４】本発明の一実施形態であるＴＱＦＰの製造工程を示すフロー図である。
【図１５】本発明の他の実施形態であるＴＱＦＰの製造工程を示すフロー図である。
【図１６】本発明の他の実施形態であるＴＱＦＰの製造工程を示すフロー図である。
【図１７】本発明の他の実施形態であるＴＱＦＰの製造工程を示すフロー図である。
【符号の説明】
【００４８】
１：  パッケージ本体
２：  半導体チップ
３：  リード
４：  ワイヤ
５：  ダイパッド部
６：  最上層配線
７：  表面保護膜
８：  有機層
９：  接着剤
１０：  フォトレジスト膜
【図１】
2006270113.tif 000004
【図２】
2006270113.tif 000005
【図３】
2006270113.tif 000006
【図４】
2006270113.tif 000007
【図５】
2006270113.tif 000008
【図６】
2006270113.tif 000009
【図７】
2006270113.tif 000010
【図８】
2006270113.tif 000011
【図９】
2006270113.tif 000012
【図１０】
2006270113.tif 000013
【図１１】
2006270113.tif 000014
【図１２】
2006270113.tif 000015
【図１３】
2006270113.tif 000016
【図１４】
2006270113.tif 000017
【図１５】
2006270113.tif 000018
【図１６】
2006270113.tif 000019
【図１７】
2006270113.tif 000020