(57)【要約】【課題】    本発明の課題は、電圧制御発振器の位相雑音を抑制することである。【解決手段】複数のＭＯＳトランジスタＴＲ１２、ＴＲ１３・・・のドレインは、複数のスイッチＳＷ１、ＳＷ２・・・を介してＭＯＳトランジスタＴＲ１１のドレインと接続されている。発振周波数を設定するための周波数設定用デジタルデータから得られるｇｍ設定用デジタルデータによりスイッチＳＷ１，ＳＷ２・・・をオンまたはオフにすることでＭＯＳトランジスタＴＲ１１に並列に選択的に複数のＭＯＳトランジスタＴＲ１２，ＴＲ１３・・・を接続する。これにより、共振回路１０に供給する電流を変化させる。【選択図】      図３
2006339727.tif 000002
【特許請求の範囲】
【請求項１】
ゲートが相手のドレインと接続された第１及び第２のＭＯＳトランジスタと、
前記第１及び第２のＭＯＳトランジスタと共振回路を構成するコイル及びキャパシタと、
前記第１及び第２のＭＯＳトランジスタと直列に接続された第３のＭＯＳトランジスタと、
複数のＭＯＳトランジスタと、
発振周波数を設定する周波数設定用デジタルデータから得られるｇｍ設定用デジタルデータに基づいて前記複数のＭＯＳトランジスタを前記第３のＭＯＳトランジスタと並列に接続させるか否かを切り換える複数のスイッチ手段とを備える電圧制御発振器。
【請求項２】
前記複数のＭＯＳトランジスタのゲートは前記第３のＭＯＳトランジスタのゲートと接続され、
前記複数のスイッチ手段は、前記複数のＭＯＳトランジスタのドレインと接続され、前記複数のＭＯＳトランジスタのドレインを前記第３のＭＯＳトランジスタのドレインと接続させるか否かを切り換える請求項１記載の電圧制御発振器。
【請求項３】
前記複数のＭＯＳトランジスタのドレイン及びソースは前記第３のＭＯＳトランジスタのドレイン及びソースと接続され、
前記複数のスイッチ手段は、前記第３のＭＯＳトランジスタと並列に接続された前記複数のＭＯＳトランジスタのゲートに接続され、前記複数のＭＯＳトランジスタのゲートをそれぞれ前記第３のＭＯＳトランジスタのゲートと接続させるか否かを切り換える請求項１記載の電圧制御発振器。
【請求項４】
ゲートが相手のドレインと接続された第１及び第２のＭＯＳトランジスタと、
前記第１及び第２のＭＯＳトランジスタと共振回路を構成するコイル及びキャパシタと、
第１群の複数のＭＯＳトランジスタと、
第２群の複数のＭＯＳトランジスタと、
発振周波数を設定する周波数設定用デジタルデータから得られるｇｍ設定用デジタルデータに基づいて前記第１群の複数のＭＯＳトランジスタを前記第１のＭＯＳトランジスタと並列に接続させるか否かを切り換える第１群の複数のスイッチと、
前記発振周波数を設定する前記周波数設定用デジタルデータから得られる前記ｇｍ設定用デジタルデータに基づいて前記第２群の複数のＭＯＳトランジスタを前記第２のＭＯＳトランジスタと並列に接続させるか否かを切り換える第２群の複数のスイッチとを備える電圧制御発振器。
【請求項５】
前記第１群の複数のＭＯＳトランジスタのゲートは前記第１のＭＯＳトランジスタのゲートと接続され、
前記第２群の複数のＭＯＳトランジスタのゲートは前記第２のＭＯＳトランジスタのゲートと接続され、
前記第１群の複数のスイッチは、前記第１群の複数のＭＯＳトランジスタのドレインまたはソースと接続され、前記第１群の複数のＭＯＳトランジスタのドレインまたはソースを前記第１のＭＯＳトランジスタのドレインまたはソースと接続させるか否かを切り換え、
前記第２群の複数のスイッチは、前記第２群の複数のＭＯＳトランジスタのドレインまたはソースと接続され、前記第２群の複数のＭＯＳトランジスタのドレインまたはソースを前記第２のＭＯＳトランジスタのドレインまたはソースと接続させるか否かを切り換える請求項４記載の電圧制御発振器。
【請求項６】
前記第１群の複数のＭＯＳトランジスタのドレイン及びソースは前記第１のＭＯＳトランジスタのドレイン及びソースと接続され、
前記第２群の複数のＭＯＳトランジスタのドレイン及びソースは前記第２のＭＯＳトランジスタのドレイン及びソースと接続され、
前記第１群のスイッチは、前記第１群の複数のＭＯＳトランジスタのゲートと接続され、前記第１群の複数のＭＯＳトランジスタのゲートをそれぞれ前記第１のＭＯＳトランジスタのゲートと接続させるか否かを切り換え、
前記第２群の複数のスイッチは、前記第２群の複数のＭＯＳトランジスタのゲートと接続され、前記第２群の複数のＭＯＳトランジスタのゲートをそれぞれ前記第２のＭＯＳトランジスタのゲートと接続させるか否かを切り換える請求項４記載の電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器に関する。
【背景技術】
【０００２】
ラジオ等の無線信号を受信する受信機では、受信信号を中間周波信号に変換するために局部発振回路が設けられ、局部発振回路はＰＬＬ（Phase locked loop）回路等で構成されている。電圧制御発振器の発振周波数と制御電圧との比を示す制御感度は発振周波数により変化し、それによりＰＬＬ回路の制御ループの自然周波数が変化するために位相雑音が増加するという問題点があった。自然周波数とは、ＰＬＬ回路の制御ループをループフィルタとループゲインにより振動を持続させたと仮定したときの振動周波数をいう。
【０００３】
このような問題を解決するために、特許文献１には、電圧制御発振器の発振周波数信号と基準周波数信号との位相差に応じて電流を制御するチャージポンプを有する高周波発振器において、上側周波数範囲を設定する場合と、下側周波数範囲を設定する場合で、チャージポンプの電流値を異なる値に設定する制御手段を設けることが記載されている。
【０００４】
また、特許文献２には、発振周波数が低くなるに従い、電圧制御発振器の増幅器に供給する電流を大きくすることで信号振幅を大きくして位相雑音を抑制することが記載されている。
【０００５】
図６は、特許文献２記載の発明の電圧制御発振器の回路図である。ｐチャネルＭＯＳトランジスタＴＲ１及びＴＲ２のドレインには、それぞれコイルＬ１、Ｌ２、キャパシタＣ１、Ｃ２が接続され、互いのゲートが相手のドレインに接続されている。キャパシタＣ１、Ｃ２の他端には発振周波数を制御する制御電圧Ｖｔが印加される。これらｐチャネルＭＯＳトランジスタＴＲ１、ＴＲ２とコイルＬ１、Ｌ２とキャパシタＣ１、Ｃ２とで共振回路１０を構成している。
【０００６】
ｐチャネルＭＯＳトランジスタＴＲ１、ＴＲ２のソースには、ｐチャネルＭＯＳトランジスタＴＲ３のドレインが接続されている。このｐチャネルＭＯＳトランジスタＴＲ３は、ｐチャネルＭＯＳトランジスタＴＲ４とカレントミラー回路を構成しており、ｐチャネルＭＯＳトランジスタＴＲ４の電流に比例した電流がｐチャネルＭＯＳトランジスタＴＲ３に流れる。
【０００７】
ｐチャネルＭＯＳトランジスタＴＲ４は、ｎチャネルＭＯＳトランジスタＴＲ５及びＴＲ６とカスコード接続されており、ｎチャネルＭＯＳトランジスタＴＲ５とＴＲ６に流れる電流の和の電流がｐチャネルＭＯＳトランジスタＴＲ４に流れる。
【０００８】
ｎチャネルＭＯＳトランジスタＴＲ５はｎチャネルＭＯＳトランジスタＴＲ７とカレントミラー回路を構成しており、ｎチャネルＭＯＳトランジスタＴＲ６はｎチャネルＭＯＳトランジスタＴＲ８とカレントミラー回路を構成している。ｎチャネルＭＯＳトランジスタＴＲ７には電流源Ｉ１の出力電流Ｉｒｅｆが流れ、ｎチャネルＭＯＳトランジスタＴＲ８にはオペアンプＯＰ１の出力電流が流れる。
【０００９】
従って、オペアンプＯＰ１の出力電流を変化させることで、ｐチャネルＭＯＳトランジスタＴＲ４に流れる電流を変化させることができる。オペアンプＯＰ１の出力電流は制御電圧Ｖｔが大きくなると減少し、制御電圧Ｖｔが小さくなると増加する。すなわち、制御電圧Ｖｔが小さくなり発振周波数が低くなると、ｐチャネルＭＯＳトランジスタＴＲ４に流れる電流が増加し、ｐチャネルＭＯＳトランジスタＴＲ３に流れる電流も増加する。これにより、発振周波数が低くなったときにｐチャネルＭＯＳトランジスタＴＲ１、ＴＲ２に流れる電流を増加させ、発振信号の振幅を大きくして位相雑音を抑制している。
【００１０】
特許文献１の発明は、デジタルデータにより制御を行っているが、実際の制御はチャージポンプ電流をアナログ的に変化させている。また、特許文献２の発明は、アナログの制御電圧Ｖｔにより可変電流源の出力電流を変化させ、それにより発振回路１０に流れる電流を変化させている。
【特許文献１】特開平１１−３１７６６４号公報
【特許文献２】特開２００１−３１３５２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の課題は、電圧制御発振器の位相雑音を抑制することである。
【課題を解決するための手段】
【００１２】
本発明の電圧制御発振器は、ゲートが相手のドレインと接続された第１及び第２のＭＯＳトランジスタと、前記第１及び第２のＭＯＳトランジスタと共振回路を構成するコイル及びキャパシタと、前記第１及び第２のＭＯＳトランジスタと直列に接続された第３のＭＯＳトランジスタと、複数のＭＯＳトランジスタと、発振周波数を設定する周波数設定用デジタルデータから得られるｇｍ設定用デジタルデータに基づいて前記複数のＭＯＳトランジスタを前記第３のＭＯＳトランジスタと並列に接続させるか否かを切り換える複数のスイッチ手段とを備える。
【００１３】
この発明によれば、スイッチ手段により第３のＭＯＳトランジスタと並列に接続される複数のＭＯＳトランジスタを切り換えることで第３のＭＯＳトランジスタの電流を変化させ、電圧制御発振器の第１及び第２のＭＯＳトランジスタのｇｍを変化させることができる。これにより、例えば、発振周波数が低いときには、第１及び第２のＭＯＳトランジスタに流れる電流を増やして位相雑音を抑制することができる。
【００１４】
上記の発明の電圧制御発振器において、前記複数のＭＯＳトランジスタのゲートは前記第３のＭＯＳトランジスタのゲートと接続され、前記複数のスイッチ手段は、前記複数のＭＯＳトランジスタのドレインと接続され、前記複数のＭＯＳトランジスタのドレインを前記第３のＭＯＳトランジスタのドレインと接続させるか否かを切り換える。
【００１５】
上記の発明の電圧制御発振器において、前記複数のＭＯＳトランジスタのドレイン及びソースは前記第３のＭＯＳトランジスタのドレイン及びソースと接続され、前記複数のスイッチ手段は、前記第３のＭＯＳトランジスタと並列に接続された前記複数のＭＯＳトランジスタのゲートに接続され、前記複数のＭＯＳトランジスタのゲートをそれぞれ前記第３のＭＯＳトランジスタのゲートと接続させるか否かを切り換える。
【００１６】
このように構成することでスイッチ手段により第３のＭＯＳトランジスタと並列に接続されるＭＯＳトランジスタを切り換え、第１及び第２のＭＯＳトランジスタに流れる電流を変化させることができる。これにより、例えば、発振周波数が低いときには、第１及び第２のＭＯＳトランジスタに流れる電流を増やして位相雑音を抑制することができる。また、第１及び第２のＭＯＳトランジスタに供給する電流をデジタル的に変化させているので、電流制御回路にアナログ的なノイズ源が存在せず、電圧制御発振器のノイズを低減することができる。
【００１７】
本発明の他の電圧制御発振器は、ゲートが相手のドレインと接続された第１及び第２のＭＯＳトランジスタと、前記第１及び第２のＭＯＳトランジスタと共振回路を構成するコイル及びキャパシタと、第１群の複数のＭＯＳトランジスタと、第２群の複数のＭＯＳトランジスタと、発振周波数を設定する周波数設定用デジタルデータから得られるｇｍ設定用デジタルデータに基づいて前記第１群の複数のＭＯＳトランジスタを前記第１のＭＯＳトランジスタと並列に接続させるか否かを切り換える第１群の複数のスイッチと、前記発振周波数を設定する前記周波数設定用デジタルデータから得られる前記ｇｍ設定用デジタルデータに基づいて前記第２群の複数のＭＯＳトランジスタを前記第２のＭＯＳトランジスタと並列に接続させるか否かを切り換える第２群の複数のスイッチとを備える。
【００１８】
この発明によれば、スイッチ手段により第１のＭＯＳトランジスタと第２のＭＯＳトランジスタに並列に接続される複数のＭＯＳトランジスタを切り換えることで、電圧制御発振器のＭＯＳトランジスタのｇｍを変化させることができる。これにより、例えば、発振周波数が低いときには、電圧制御発振器のＭＯＳトランジスタのゲインを変化させて位相雑音を抑制することができる。
【発明の効果】
【００１９】
本発明によれば、スイッチ手段により並列に接続される複数のＭＯＳトランジスタを切り換えることで、電圧制御発振器のＭＯＳトランジスタのｇｍを変化させ位相雑音を抑制することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面を参照して説明する。図１は、実施の形態の電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）を含むＰＬＬ回路１１と、外部の制御部１２及びデジタルコンパレータ１３とを示す回路ブロック図である。
【００２１】
ＰＬＬ回路１１、制御部１２及びデジタルコンパレータ１３は、例えば、ＣＭＯＳプロセスにより製造される半導体集積回路上に形成される。
図１において、制御部１２は、受信可能な放送局に対応する周波数設定用デジタルデータをデジタルコンパレータ１３及び分周器１４に出力する。分周器１４は、周波数設定用デジタルデータに基づいて分周比が設定され、設定された分周比で電圧制御発振器１５の発振信号を分周して位相比較器（ＰＦＤ）１６に出力する。
【００２２】
位相比較器１６は、分周器１４で分周された信号ｆｏｓｃと基準周波数信号ｆｒｅｆの位相を比較し、両者の位相差に応じたパルス信号をローパスフィルタ（ＬＰＦ）１７に出力する。この位相差に応じたパルス信号はローパスフィルタ１７により直流の制御電圧Ｖｔに変換され電圧制御発振器１５に出力される。電圧制御発振器１５は制御電圧Ｖｔに応じた周波数の信号を分周器１４に出力する。これにより、分周器１４で分周された信号ｆｏｓｃの周波数が基準周波数信号ｆｒｅｆの周波数と一致するように制御される。
【００２３】
デジタルコンパレータ１３は、周波数設定用デジタルデータと内部に設定されている基準データとを比較して電圧制御発振器１５のｇｍ（相互コンダクタンス）を変化させるｇｍ設定用デジタルデータを出力する。
【００２４】
図２は、デジタルコンパレータ１３に入力される周波数設定用デジタルデータ（Ｂ０、Ｂ１、Ｂ２・・・）と、デジタルコンパレータ１３から出力されるｇｍ設定用デジタルデータ（Ｄ０、Ｄ１、Ｄ２・・・）の関係を示す図である。
【００２５】
デジタルコンパレータ１３は、周波数設定用デジタルデータがどの周波数範囲に入るかを判定し、該当する周波数範囲に対応するｇｍ設定用データを出力する。具体的には、Ａ≦周波数設定用データ＜Ｂのとき、ｇｍ設定用デジタルデータ（Ｄ０、Ｄ１・・・）として（０、０・・・）を出力する。また、Ｂ≦周波数設定用デジタルデータ＜Ｃのとき、ｇｍ設定用デジタルデータ（Ｄ０、Ｄ１・・・）として（１、０・・・）を出力する。
【００２６】
ｇｍ設定用デジタルデータ（Ｄ０、Ｄ１・・・）は、並列に接続された複数のＭＯＳトランジスタの接続を切り換えるための後述するスイッチＳＷ１、ＳＷ２・・・を制御するデータであり、例えば、ｇｍ設定用デジタルデータ（Ｄ０、Ｄ１・・・）の全てのビットが０の（０、０・・・）のときには、共振回路１０にテール電流Ｉｓｓを供給するＭＯＳトランジスタ（図３のＭＯＳトランジスタＴＲ１１）には、並列に他のＭＯＳトランジスタが接続されないことになる。また、ｇｍ設定用デジタルデータ（Ｄ０、Ｄ１・・・）が（１、０・・・）で最下位ビットのデータのみが１のときには、図３のＭＯＳトランジスタＴＲ１１に対して１個のＭＯＳトランジスタＴＲ１２が並列に接続されて等価的なトランジスタサイズが変化し、共振回路１０に供給されるテール電流Ｉｓｓが増加する。
【００２７】
次に、図３は、第１の実施の形態の電圧制御発振器２１の回路図である。この第１の実施の形態は、複数のＭＯＳトランジスタＴＲ１２、ＴＲ１３・・・のドレインを複数のスイッチＳＷ１、ＳＷ２・・を介してＭＯＳトランジスタＴＲ１１（第３のＭＯＳトランジスタに対応する）のドレインと接続したものである。
【００２８】
図３において、コイルＬ１、Ｌ２とキャパシタＣ１、Ｃ２とＭＯＳトランジスタＴＲ１、ＴＲ２からなる共振回路１０の構成は、図６の従来の電圧制御発振器と同じであるのでそれらの説明は省略する。
【００２９】
図３において、ｐチャネルＭＯＳトランジスタ（以下、単にＭＯＳトランジスタという）ＴＲ１０、ＴＲ１１、ＴＲ１２、ＴＲ１３・・・のソースは電源電圧Ｖｄｄに接続され、ゲートが互いに接続されている。ＭＯＳトランジスタＴＲ１０のゲートはドレインと接続されており、ＭＯＳトランジスタＴＲ１０とＭＯＳトランジスタＴＲ１１、ＴＲ１２、ＴＲ１３・・・はカレントミラー回路を構成している。ＭＯＳトランジスタＴＲ１０のドレインには電流源Ｉ１１が接続されており、ＭＯＳトランジスタＴＲ１０には電流源Ｉ１１の出力電流であるＩｒｅｆが流れる。
【００３０】
ＭＯＳトランジスタＴＲ１１のチャネル幅とチャネル長の比は、ＭＯＳトランジスタＴＲ１０のチャネル幅Ｗとチャネル長Ｌの比Ｗ／ＬのＫ倍のＫ（Ｗ／Ｌ）となるように設計されている。従って、ＭＯＳトランジスタＴＲ１１にはＭＯＳトランジスタＴＲ１０に流れる電流ＩｒｅｆのＫ倍の電流Ｋ×Ｉｒｅｆが流れる。
【００３１】
複数のＭＯＳトランジスタＴＲ１２、ＴＲ１３・・・のドレインは、複数のスイッチＳＷ１、ＳＷ２・・・を介してＭＯＳトランジスタＴＲ１１のドレインと接続されている。
スイッチＳＷ１、ＳＷ２・・・は、例えば、ＭＯＳトランジスタ等の半導体スイッチで構成されており、それぞれの制御端子に与えられるデータによりオンまたはオフ状態になる。スイッチＳＷ１の制御端子には、ｇｍ設定用デジタルデータの０ビット目のデータＤ０が与えられ、スイッチＳＷ２の制御端子には、ｇｍ設定用データの１ビット目のデータＤ１が与えられている。
【００３２】
図示していないが、並列に接続されている３番目のＭＯＳトランジスタＴＲ１４のドレインにはスイッチＳＷ３が接続され、４番目のＭＯＳトランジスタＴＲ１５のドレインにはスイッチＳＷ４が接続されている。以下、同様に並列に接続される他のＭＯＳトランジスタのドレインにそれぞれスイッチＳＷが接続されている。スイッチＳＷ３、ＳＷ４・・・の各制御端子には、ｇｍ設定用デジタルデータの２ビット目のデータＤ２、３ビット目のデータＤ３・・・が順に与えられている。
【００３３】
ｇｍ設定用デジタルデータの各ビットのデータＤ０、Ｄ１、Ｄ２、Ｄ３・・・が「１」か「０」かによりそれぞれのスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４・・・がオン状態となるか、オフ状態となるかが決定される。
【００３４】
各ＭＯＳトランジスタＴＲ１２、ＴＲ１３・・・のチャネル幅とチャネル長の比Ｋ０（Ｗ／Ｌ）、Ｋ１（Ｗ／Ｌ）・・・は、例えば、Ｋ０、Ｋ１、Ｋ２、Ｋ３（図示せず）・・・の値を１対２対４対８・・・となるように設計されている。なお、図３のＫ０（Ｗ／Ｌ）ｐの文字ｐは、Ｋ０（Ｗ／Ｌ）が、ｐチャネルＭＯＳトランジスタのチャネル幅とチャネル長の比であることを示している。
【００３５】
従って、ｇｍ設定用デジタルデータを変化させて、オン状態にするスイッチＳＷ１、ＳＷ２・・の組み合わせを変えることで、並列に接続された複数のＭＯＳトランジスタＴＲ１２、ＴＲ１３・・・に流れる電流の合計電流を、ＭＯＳトランジスタＴＲ１２に流れる電流の１倍、２倍、３倍、４倍・・・等の任意の値に変化させることができる。
【００３６】
次に、第１の実施の形態の電圧制御発振器２１のテール電流Ｉｓｓを切り換えるときの動作を説明する。
発振周波数を変化させるために周波数設定用デジタルデータを変化させると、そのときの周波数設定用デジタルデータに対応するｇｍ設定用デジタルデータがデジタルコンパレータ１３からスイッチＳＷ１、ＳＷ２・・・の制御端子に出力される。例えば、ｇｍ設定用デジタルデータの０ビットのデータＤ０が「１」、１ビット目のデータＤ１が「１」、２ビット目以降のデータが「０」であるとすると、データＤ０とＤ１が制御端子に与えられているスイッチＳＷ１とＳＷ２がオン状態となり、図示していない他のスイッチはオフ状態となる。この場合、ＭＯＳトランジスタＴＲ１１と並列にＭＯＳトランジスタＴＲ１２とＴＲ１３が接続されることになる。
【００３７】
従って、ＭＯＳトランジスタＴＲ１１のチャネル幅とチャネル長の比Ｋ（Ｗ／Ｌ）で決まる電流と、ＭＯＳトランジスタＴＲ１２のチャネル幅とチャネル長の比Ｋ０（Ｗ／Ｌ）で決まる電流と、ＭＯＳトランジスタＴＲ１３のチャネル幅とチャネル長の比Ｋ１（Ｗ／Ｌ）で決まる電流の合計電流が、テール電流Ｉｓｓとして共振回路のＭＯＳトランジスタＴＲ１及びＴＲ２に供給される。これにより、例えば、発振周波数を低くした場合には、共振回路１０のＭＯＳトランジスタＴＲ１（第１のＭＯＳトランジスタに対応する）とＭＯＳトランジスタＴＲ２（第２のＭＯＳトランジスタに対応する）に流れる電流を増加させて発振信号の振幅を大きくして位相雑音を抑制することができる。
【００３８】
上述した第１の実施の形態によれば、発振周波数を変化させるための周波数設定用デジタルデータから得られるｇｍ設定用デジタルデータに基づいてスイッチＳＷ１、ＳＷ２・・・を切り換えることで、共振回路１０のＭＯＳトランジスタＴＲ１とＴＲ２に供給するテール電流Ｉｓｓを変化させることができる。テール電流Ｉｓｓを発振周波数に応じて変化させることで電圧制御発振器２１の発振信号の振幅を一定にして位相雑音を抑制することができる。また、スイッチＳＷ１、ＳＷ２・・・を切り換えてテール電流Ｉｓｓを変化させているのでアナログ的なノイズ発生源が無くなり、雑音を減らすことができる。また、スイッチＳＷ１、ＳＷ２・・・により並列に接続された複数のＭＯＳトランジスタＴＲ１２、ＴＲ１３・・・をデジタル的に切り換えているので、オペアンプ等を使用したアナログ回路に比べて回路規模を小さくできる。また、デジタル回路を使用することで消費電流も少なくできる。
【００３９】
次に、図４は、本発明の第２の実施の形態の電圧制御発振器３１の回路図である。この第２の実施の形態は、並列に接続された複数のＭＯＳトランジスタＴＲ１２、ＴＲ１３・・・のゲートをスイッチＳＷ１、ＳＷ２・・・を介してＭＯＳトランジスタＴＲ１１のゲートに接続したものである。以下、図３の回路と同じ部分には同じ符号を付けてそれらの説明は省略する。
【００４０】
図４において、スイッチＳＷ１の共通接点ＣＯＭ１はＭＯＳトランジスタＴＲ１２のゲートに接続され、一方の接点ａ１は電源電圧Ｖｄｄに接続され、他方の接点１ｂはＭＯＳトランジスタＴＲ１０とＴＲ１１のゲートに接続されている。スイッチＳＷ１の制御端子には、ｇｍ設定用デジタルデータの０ビット目のデータＤ０が入力している。
【００４１】
同様に、スイッチＳＷ２の共通接点ＣＯＭ２はＭＯＳトランジスタＴＲ１３のゲートに接続され、一方の接点２ａは電源電圧Ｖｄｄに接続され、他方の接点１ｂはＭＯＳトランジスタＴＲ１０とＴＲ１１のゲートに接続されている。図示していないが、並列に接続されている他のＭＯＳトランジスタＴＲ１４、ＴＲ１５・・・のゲートにもスイッチＳＷ３、ＳＷ４・・・が接続されている。
【００４２】
この第２の実施の形態の電圧制御発振器３１は、発振周波数を変化させるために周波数設定用デジタルデータを変化させると、そのときの周波数設定用デジタルデータに対応するｇｍ設定用デジタルデータがデジタルコンパレータ１３からスイッチＳＷ１、ＳＷ２・・・の制御端子に出力される。例えば、ｇｍ設定用デジタルデータの０ビット目のデータＤ０が「１」、１ビット目のデータＤ１が「１」、２ビット目以降のデータが全て「０」であるとすると、スイッチＳＷ１とＳＷ２の共通端子ＣＯＭ１、ＣＯＭ２がそれぞれ接点１ｂ、２ｂと接続され、ＭＯＳトランジスタＴＲ１２とＴＲ１３のゲートにＭＯＳトランジスタＴＲ１０及びＴＲ１１と同じゲート電圧が印加される。このとき、他のスイッチＳＷの共通端子は電源電圧Ｖｄｄに接続されているので並列に接続されている他のＭＯＳトランジスタはオフ状態となる。
【００４３】
この場合、ＭＯＳトランジスタＴＲ１１と並列にＭＯＳトランジスタＴＲ１２とＴＲ１３が接続され、ＭＯＳトランジスタＴＲ１１とＴＲ１２とＴＲ１３とがＭＯＳトランジスタＴＲ１０とカレントミラー回路を構成することになる。
【００４４】
従って、ＭＯＳトランジスタＴＲ１１に流れる電流と、ＭＯＳトランジスタＴＲ１２に流れる電流と、ＭＯＳトランジスタＴＲ１３に流れる電流の合計電流が、テール電流Ｉｓｓとして共振回路１０のＭＯＳトランジスタＴＲ１とＴＲ２に供給される。これにより、例えば、電圧制御発振器３１の発振周波数を低くしたときに共振回路１０に流れる電流を増加させ、発振信号の振幅を大きくして位相雑音を抑制することができる。
【００４５】
上述した第２の実施の形態によれば、発振周波数を変更するための周波数設定用デジタルデータから得られるｇｍ設定用デジタルデータに基づいてスイッチＳＷ１、ＳＷ２・・・を切り換えることで、電圧制御発振器３１のＭＯＳトランジスタＴＲ１とＴＲ２に供給するテール電流Ｉｓｓを変化させることができる。テール電流Ｉｓｓを発振周波数に応じて変化させることで電圧制御発振器３１の発振信号の振幅を一定にして位相雑音を抑制することができる。さらに、スイッチＳＷ１、ＳＷ２・・・を切り換えてテール電流Ｉｓｓを変化させているので、テール電流Ｉｓｓを制御するためのアナログ的なノイズ発生源が無くなり、雑音を抑制することができる。また、スイッチＳＷ１、ＳＷ２・・・により複数のＭＯＳトランジスタＴＲ１２、ＴＲ１３・・・をデジタル的に切り換えているので、オペアンプ等を使用したアナログ回路による電流制御に比べて回路規模を小さくできる。また、デジタル回路を使用することで消費電流も少なくできる。
【００４６】
次に、図５は、本発明の第３の実施の形態の電圧制御発振器４１の回路図である。この第３の実施の形態は、第１群の複数のＭＯＳトランジスタＴＲ２２、ＴＲ２３・・・を第１群のスイッチＳＷ１ａ、ＳＷ２ａ・・・とスイッチＳＷ１ｂ、ＳＷ２ｂ・・・を介してＭＯＳトランジスタＴＲ１と並列に接続し、第２群の複数のＭＯＳトランジスタＴＲ３２、ＴＲ３３・・・を第２群のスイッチＳＷ１ｃ、ＳＷ２ｃ・・・とスイッチＳＷ１ｄ、ＳＷ２ｄ・・・を介してＭＯＳトランジスタＴＲ２と並列に接続したものである。以下、図３の回路と同じ部分には同じ符号を付けてそれらの説明は省略する。
【００４７】
図５において、第１群の複数のＭＯＳトランジスタＴＲ２２、ＴＲ２３・・・のソースはスイッチＳＷ１ａ、ＳＷ２ａ・・・を介してＭＯＳトランジスタＴＲ１のソースに接続され、ＭＯＳトランジスタＴＲ２２、ＴＲ２３・・・のドレインはスイッチＳＷ１ｂ、ＳＷ２ｂ・・・を介してＭＯＳトランジスタＴＲ１のドレインに接続されている。さらに、第１群のＭＯＳトランジスタＴＲ２１、ＴＲ２２・・・のゲートはＭＯＳトランジスタＴＲ１のゲートに接続されている。
【００４８】
第２群の複数のＭＯＳトランジスタＴＲ３２、ＴＲ３３・・・のソースはスイッチＳＷ１ｃ、ＳＷ２ｃ・・・を介してＭＯＳトランジスタｔｒ２のソースに接続され、ＭＯＳトランジスタＴＲ３２，ＴＲ３３・・・のドレインはスイッチＳＷ１ｄ、ＳＷ２ｄ・・・を介してＭＯＳトランジスタＴＲ２のドレインに接続されている。さらに、第２群のＭＯＳトランジスタＴＲ３２、ＴＲ３３・・・のゲートはＭＯＳトランジスタＴＲ２のゲートに接続されている。
【００４９】
この第３の実施の形態の電圧制御発振器３１は、発振周波数を変化させるために周波数設定用デジタルデータを変化させると、そのときの周波数設定用デジタルデータに対応するｇｍ設定用デジタルデータがデジタルコンパレータ１３から第１群のスイッチＳＷ１ａ、ＳＷ２ａ・・・とスイッチＳＷ１ｂ、ＳＷ２ｂ・・・と、第２群のスイッチＳＷ１ｃ、ＳＷ２ｃ・・・とスイッチＳＷ１ｄ、ＳＷ２ｄ・・・の制御端子に出力される。例えば、ｇｍ設定用デジタルデータの０ビット目のデータＤ０が「１」、１ビット目のデータＤ１が「０」、２ビット目以降のデータが全て「０」であるとすると、第１群のスイッチＳＷ１ａ、ＳＷ１ｂがオンとなり、第１群の他のスイッチはオフとなる。同時に、第２群のスイッチＳＷ１ｃ、ＳＷ１ｄがオンとなり、第２群の他のスイッチはオフとなる。
【００５０】
その結果、第１群のＭＯＳトランジスタＴＲ２２のソースがＭＯＳトランジスタＴＲ１のソースに接続され、ドレインがＭＯＳトランジスタＴＲ１のドレインに接続される。また、第２群のＭＯＳトランジスタＴＲ３２のソースがＭＯＳトランジスタＴＲ２のソースに接続され、ドレインがＭＯＳトランジスタＴＲ２のドレインに接続される。
【００５１】
この場合、ＭＯＳトランジスタＴＲ１と並列にＭＯＳトランジスタＴＲ２２が接続され、ＭＯＳトランジスタＴＲ２と並列にＭＯＳトランジスタＴＲ３２が接続されることになる。
【００５２】
従って、ＭＯＳトランジスタＴＲ１１のドレインとコイルＬ１との間に接続されるＭＯＳトランジスタ（例えば、ＭＯＳトランジスタＴＲ１とＭＯＳトランジスタＴＲ２２からなる）のトランジスタサイズを示すチャネル幅とチャネル長の比が大きくなり、等価的なＭＯＳトランジスタのｇｍが変化する。同様に、ＭＯＳトランジスタＴＲ１１のドレインとコイルｌ２との間に接続されるＭＯＳトランジスタ（例えば、ＭＯＳトランジスタＴＲ２とＭＯＳトランジスタＴＲ３２からなる）のチャネル幅とチャネル長の比が大きくなる。これにより共振回路１０の等価的なＭＯＳトランジスタのｇｍが変化してＭＯＳトランジスタのゲインが変化する。
【００５３】
従って、例えば、発振周波数を低くしたときに共振回路１０のＭＯＳトランジスタのｇｍを大きくして発振信号の振幅を大きくし位相雑音を抑制することができる。
上述した第３の実施の形態によれば、発振周波数を変化させるための周波数設定用デジタルデータから得られるｇｍ設定用デジタルデータに基づいて第１群のスイッチＳＷ１ａ、ＳＷ２ａ・・・及びスイッチＳＷ１ｂ、ＳＷ２ｂ・・・と、第２群のスイッチＳＷ１ｃ、ＳＷ２ｃ・・・及びスイッチＳＷ１ｄ、ＳＷ２ｄ・・・を切り換えることで、共振回路１０のＭＯＳトランジスタのｇｍを変化させることができる。共振回路１０のＭＯＳトランジスタのｇｍを発振周波数に応じて変化させることで電圧制御発振器４１の発振信号の振幅を一定にして位相雑音を抑制することができる。さらに、第１群のスイッチと第２群のスイッチをデジタル的に切り換えて共振回路１０のＭＯＳトランジスタのｇｍを変化させているので、共振回路１０に供給する電流を制御するためのアナログ的なノイズ発生源が無くなり、雑音を減らすことができる。また、第１群のスイッチと第２群のスイッチにより第１群の複数のＭＯＳトランジスタＴＲ２２、ＴＲ１２３・・・と第２群の複数のＭＯＳトランジスタＴＲ３２、ＴＲ３３・・・をデジタル的に切り換えているので、アナログ回路に比べて回路規模を小さくできる。また、スイッチを切り換えてｇｍを変化させることでテール電流を制御するためのオペアンプ等が不要となるので消費電流も少なくできる。
【００５４】
本発明は上述した実施の形態に限らず、例えば、以下のように構成しても良い。
（１）第３の実施の形態では、第１群のＭＯＳトランジスタＴＲ２２、ＴＲ２３・・・と第２群のＭＯＳトランジスタＴＲ３２、ＴＲ３３・・・のドレインとソースの両方にスイッチを接続しているが、ドレインまたはソースの一方にのみスイッチを接続しても良い。
（２）第３の実施の形態において、図４の第２の実施の形態と同様に、第１群のＭＯＳトランジスタＴＲ２１、ＴＲ２２・・・と第２群のＭＯＳトランジスタＴＲ３２、ＴＲ３３・・・のゲートにそれぞれスイッチを接続し、スイッチを介してＭＯＳトランジスタＴＲ１とＴＲ２のゲート電圧を第１群と第２群のＭＯＳトランジスタに印加するようにしても良い。
【図面の簡単な説明】
【００５５】
【図１】ＰＬＬ回路の回路図である。
【図２】周波数設定用データとｇｍ設定用デジタルデータの関係を示す図である。
【図３】第１の実施の形態の電圧制御発振器の回路図である。
【図４】第２の実施の形態の電圧制御発振器の回路図である。
【図５】第３の実施の形態の電圧制御発振器の回路図である。
【図６】従来の電圧制御発振器の回路図である。
【符号の説明】
【００５６】
１１        ＰＬＬ
１２        制御部
１３        デジタルコンパレータ
１４        分周器
１５        電圧制御発振器
１６        位相比較器
１７        ローパスフィルタ
２１、３１、４１    電圧制御発振器
ＳＷ１、ＳＷ２・・・    スイッチ
ＴＲ１０〜ＴＲ１３      ＭＯＳトランジスタ
【図１】
2006339727.tif 000003
【図２】
2006339727.tif 000004
【図３】
2006339727.tif 000005
【図４】
2006339727.tif 000006
【図５】
2006339727.tif 000007
【図６】
2006339727.tif 000008