(57)【要約】【課題】圧縮データにおける誤りを検出するための改良方法を提供することである。【解決手段】本発明は、被測定物（ＤＵＴ）（１０）をテストすることに関し、第１の刺激信号（Ｔ１）に応答して、前記ＤＵＴ（１０）から、第１のデータ列（Ｙ）を受信するステップであって、ＤＵＴ（１０）の複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）は、第１のデータ列（Ｙ）に圧縮されている、ステップと、前記第１のデータ列（Ｙ）と予測データを比較して、前記第１のデータ列（Ｙ）における誤り（Ｙ４、Ｙ７）を検出するステップと、前記ＤＵＴ（１０）に命令して、前記誤り（Ｙ４、Ｙ７）が検出された位置において、前記複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の非圧縮データを含む第２のデータ列（Ｚ）を生成させるため、前記ＤＵＴ（１０）に第２の刺激信号（Ｔ２）を加えるステップとを含む。【選択図】図１
2006250940.tif 000002
【特許請求の範囲】
【請求項１】
自動試験装置（ＡＴＥ）において被測定物（ＤＵＴ）をテストする方法であって、
第１の刺激信号に応答して、前記ＤＵＴから、複数の内部データ列の圧縮データを含む第１のデータ列を受信するステップと、
前記第１のデータ列と予測データを比較して、前記第１のデータ列における誤りを検出するステップと、
前記ＤＵＴに命令して、前記誤りが検出された位置において、前記複数の内部データ列の非圧縮データを含む第２のデータ列を生成させるため、前記ＤＵＴに第２の刺激信号を加えるステップと
を含む方法。
【請求項２】
前記第１のデータ列の前記データ値が、それぞれ、前記内部データ列のデータ転送速度に対応する連続時間位置における、前記複数の内部データ列のデータ値の関数である、請求項１に記載の方法。
【請求項３】
前記第１の刺激信号が、前記ＤＵＴを制御して、前記第１の刺激信号のデータ転送速度に対応するデータ転送速度で前記第１のデータ列を生じさせるためのデータ列である、請求項１または２に記載の方法。
【請求項４】
前記第１の刺激信号への追加として、前記第２の刺激信号には、前記ＤＵＴを制御して、前記誤りが検出された位置における前記複数の内部データ列の前記非圧縮データを生じさせるための、前記データ列に挿入される診断シーケンスが含まれる、請求項２に記載の方法。
【請求項５】
前記誤りが検出された位置におけるデータ値が、前記内部データ列の対応するデータ値に置き換えられている点で、前記第２のデータ列が前記第１のデータ列と区別される、請求項４に記載の方法。
【請求項６】
前記第２の刺激信号の前記診断シーケンスに、各所定の時間期間にわたって、前記エラー位置における前記内部データ列の生成を中断させるための第１の情報と、前記第２のデータ列に挿入される、前記中断された内部データ列の一連の連続実データ値を生成させる診断サイクルを開始するための第２の情報とが含まれる、請求項１〜５のいずれかに記載の方法。
【請求項７】
前記複数の内部データ列の１つが、予測誤り率と、他の内部データ列の誤り率の一方に比べて、かなり高い誤り率を示すか否かを検出するため、前記第２のデータ列の分析が行われる、請求項１〜６のいずれかに記載の方法。
【請求項８】
前記ＤＵＴが、前記かなり高い誤り率を示すことが検出された内部データ・ストリームを圧縮から無視するように制御される、請求項７に記載の方法。
【請求項９】
ＡＴＥのデータ処理装置で実行される場合に、請求項１〜８のいずれかに記載のステップを制御するためのソフトウェア・プログラムまたは製品であって、好ましくはデータ記憶媒体に記憶される、ソフトウェア・プログラムまたは製品。
【請求項１０】
複数の内部データ列の圧縮情報を含む第１の刺激信号に応答して、被測定物（ＤＵＴ）から第１のデータ列を受信するようになっている入力と、
前記第１のデータ列と予測データを比較して、前記第１のデータ列における誤りを検出するようになっている誤り検出回路と、
前記誤りに基づいて、テスト信号を生成するようになっているシーケンサと、
前記ＤＵＴに命令して、前記誤りが検出された位置における前記複数の内部データ列の非圧縮データを含む第２のデータ列を生成させるため、前記ＤＵＴに第２の刺激信号を加えるようになっている出力と
を備えるＤＵＴをテストするための自動試験装置（ＡＴＥ）。
【請求項１１】
自動試験装置（ＡＴＥ）から第１及び第２の刺激信号を受信するようになっている入力と、
前記第１及び第２の刺激信号に応答して、第１及び第２のデータ列を送り出すようになっている出力と、
複数の内部データ列に応答して、前記第１及び第２のデータ列を生成するようになっている圧縮回路と、
前記第１のデータ列に前記内部データ列の圧縮情報が含まれ、前記第２のデータ列に、誤りが検出された位置における内部データ列の非圧縮データが含まれるように、前記圧縮回路を制御するようになっている圧縮制御回路と
を備えるＡＴＥによってテストされる被測定物。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧縮データにおける誤り検出に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）は、適正な動作を保証するため、テストする必要がある。テスト時、被測定物（ＤＵＴ）(device under test)としてのＩＣには、自動試験装置（ＡＴＥ）の刺激データ信号が加えられる。ＩＣは、対応する応答データをＡＴＥに送り返す。ＡＴＥは、この応答データを測定し、処理し、通常は、予測応答と比較する。ＡＴＥは、通常、装置に特化したテスト・プログラムに従って、これらのタスクを実施する。
【０００３】
テスト時、ＤＵＴの複数ピンの各ピンがＡＴＥピン・エレクトロニクスの１つに接続される、ピン毎のアーキテクチャに基づく分散型リソースを備えたＡＴＥは、既知のところであり、ピン毎のアーキテクチャによれば、一般に、高性能及び高スケーラビリティが可能になる。ピン毎のアーキテクチャを備えたＡＴＥの例には、アジレント・テクノロジ社製のアジレント８３０００及び９３０００ファミリの半導体テスト・システムがある。これらのファミリの詳細については、先行技術文献にも開示されている（例えば、特許文献１、２、３、４、５、及び、６参照）。
【０００４】
集積回路の複雑性が増すにつれて、応答データ量も増大する。ＡＴＥにおけるテスト時間を短縮するため、ＤＵＴ側においてデータ圧縮を利用して、複数のＤＵＴデータ列が、複数のデータ列の代わりにＡＴＥに伝送される圧縮データ列をなすように組み合わせられる。これによって、データ転送速度を大幅に速めることが可能になるが、圧縮データ列によって、詳細な誤りまたは故障情報を得ることが不可能になる。
【０００５】
【特許文献１】ＥＰ−Ａ−８５９３１８
【特許文献２】ＥＰ−Ａ−８６４，９７７
【特許文献３】ＥＰ−Ａ−８８６，２１４
【特許文献４】ＥＰ−Ａ−８８２，９９１
【特許文献５】ＵＳ−Ａ−５，４９９，２４８
【特許文献６】ＵＳ−Ａ−５，４５３，９９５
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、圧縮データにおける誤りを検出するための改良方法を提供することにある。この目的は、独立クレームによって解決される。望ましい実施態様が、従属クレームによって示される。
【課題を解決するための手段】
【０００７】
本発明の実施態様の１つによれば、被測定物（ＤＵＴ）が、自動試験装置（ＡＴＥ）から受信する第１の刺激信号に応答して、ＤＵＴにおいて生成されるデータ列の誤りを検出するため、ＡＴＥに接続されている。ＤＵＴは、複数のこれらのデータ列を圧縮し、対応する圧縮データ列をＡＴＥに供給する。ＡＴＥは、第１のデータ列と、メモリに記憶されている予測データとの比較を行い、第１のデータ列における誤り、すなわち、記憶データ値が受信データ値と等しくならない位置を検出する。この情報によって、誤り位置を検出することが可能になるが、誤り原因、すなわち、非圧縮データにおける欠陥データ値の特定は不可能である。非圧縮データにおける欠陥データ値を検出するため、ＡＴＥは、第１の刺激信号及び検出された誤りに基づく、第２の刺激信号を発生し、ＤＵＴに供給する。ＤＵＴは、第２の刺激信号に応答して、誤りが検出された位置における複数のデータ列の非圧縮データを含む、第２のデータ列を生成する。
【０００８】
誤りは、非圧縮データ列のどこにでも拡散している可能性がある。各誤りの非圧縮故障情報を収集することが必要になる場合が多い。本発明によれば、圧縮誤りを収集する第１の実動テスト・モードと、非圧縮誤りの完全セットをもたらす検出された圧縮誤りに基づく後続診断テスト・モードをシームレスに実行することが可能になる。
【０００９】
ＤＵＴは、刺激を受けると、新しい刺激パターンをロードするために、テスト・ランを停止することを必要とせずに、詳細な、または非圧縮の誤りの完全セットを提供する。従って、非圧縮故障情報を得ることを目的として各誤り毎にスキャンチェーン(scan chains)を駆動して誤りが検出された状況にするために、各誤り点における刺激データまたはコマンドの時間のかかる操作後、各誤り毎に、特定のテストを実施するということを、本発明は行わずにすむことになる。
【００１０】
従って、本発明によれば、第１のラン（実動モード）で誤りが識別され、第２の単一ラン（診断モード）で非圧縮故障情報が収集されるように、必要な環境を作り出すことによってテスト時間の短縮が可能になる。本発明によれば、各個別誤り毎に検出及び反応を待つことによる無駄時間が回避される。
【００１１】
実施態様の１つでは、第１のデータ列のデータ値は、それぞれ、内部データ列のデータ転送速度に対応する連続時間位置における、複数の内部データ列のデータ値の関数(functions)である。
【００１２】
もう１つの実施態様では、第１の刺激信号は、第１の刺激信号のデータ転送速度に対応するデータ転送速度で第１のデータ列を供給するように、ＤＵＴを制御するためのデータ列である。第１の刺激信号への追加として、第２の刺激信号には、誤りが検出された第１のデータ列位置においてＤＵＴを制御して複数の内部データ列の非圧縮データを供給するように、前記データ列に挿入される診断シーケンスが含まれている。これは、第１のデータ列の誤り値（すなわち、対応する予測値と異なることが分ったデータ値）を対応する誤り位置における内部データ列の値に置換するか、または、内部データ列の前記値を追加することによって実現可能である。
【００１３】
もう１つの実施態様では、第２の刺激信号の診断シーケンスに、第１のビット列が、各特定時間期間にわたって（すなわち、圧縮に利用される内部データ列の数に対応するクロック・サイクル数にわたって）誤り位置の内部データ列を中断するように指示するようになっている、ある特定数のビットと、第２のデータ列に挿入される、中断された内部データ列の一連の連続実データ値を生成するための診断サイクルを開始する第２の情報が含まれている。
【００１４】
もう１つの実施態様では、複数の内部データ列の１つが、予測誤り率と他の内部データ列の誤り率との一方に比べて、かなり高い誤り率を示すか否かを検出するため、第２のデータ列が分析される。こうした内部データ列が検出されると、このデータ・ストリームを圧縮から無視する、すなわち、圧縮（または短縮）された第１及び第２のデータ列を生成する圧縮（または短縮）回路から対応する欠陥データ・チャネルを切り離すように、ＤＵＴに命令することが可能である。
【００１５】
本発明は、任意の種類のデータ記憶媒体によって記憶するか、または、別様に提供することが可能であり、任意の適合するデータ処理装置、できれば、ＡＴＥの制御装置において／によって実行することが可能な、１つ以上のソフトウェア・プログラムによって、部分的にまたは全面的に実施またはサポート可能である。
【発明を実施するための最良の形態】
【００１６】
本発明の他の目的及びその実施態様に付随する利点の多くについては、添付の図面に関連した望ましい実施態様に関する下記のより詳細な説明を参照することにより、より分りやすくなり、また、より理解が深まるであろう。
【００１７】
図１には、被測定物ＤＵＴ１０及び自動試験装置ＡＴＥ２０を含むテスト・システムが示されている。ＤＵＴ１０は、典型的な第２のＤＵＴ端子においてＡＴＥ２０から受信する第１及び第２の刺激信号またはテスト・シーケンスＴ１及びＴ２それぞれに応答して、典型的な第１のＤＵＴ端末において、ＡＴＥ２０に第１及び第２の（圧縮）データ列Ｙ及びＺを供給する。
【００１８】
ＤＵＴ１０には、典型的な４つのデータ・チャネル１１、１２、１３、及び、１４と、データ圧縮回路１５と、圧縮制御回路１６が含まれている。データ・チャネル１１〜１４の出力は、圧縮回路１５に接続されて、圧縮回路１５に各ディジタル・データ列Ａ、Ｂ、Ｃ、Ｄを供給する。圧縮回路１５は、その出力から圧縮データ列Ｙ及びＺを送り出す。圧縮回路１５には、４つのＡＮＤゲート１５１〜１５４と３つのＸＯＲ（排他的ＯＲ）ゲート１５５〜１５７が含まれているのが典型的であり、前記ゲートのそれぞれには、２つの入力と１つの出力が含まれている。ＡＮＤゲートの入力は、それぞれ、データ・チャネル１１〜１４の出力の１つと圧縮制御回路１６に接続され、それにより、それぞれが、データ列Ａ、Ｂ、Ｃ、Ｄの１つと、圧縮制御装置１６によって供給される４つの制御信号Ｍ１、Ｍ２、Ｍ３、Ｍ４の１つを受信するようになっている。圧縮制御装置１６は、第２のＤＵＴ端子から第１及び第２の刺激信号Ｔ１及びＴ２を受信する。第１の対をなすＡＮＤゲート１５１及び１５２の出力は、前記ＸＯＲゲートの第１のＸＯＲゲート１５５の入力に接続され、第２の対をなすＡＮＤゲート１５３及び１５４の出力は、前記ＸＯＲゲートの第２のＸＯＲゲート１５６の入力に接続されている。第１及び第２のＸＯＲゲート１５５及び１５６の出力は、その出力から第１のＤＵＴ端子に圧縮データ列Ｙ及びＺを供給する第３のＸＯＲゲート１５７の入力に接続されている。
【００１９】
ＡＴＥ２０には、誤り検出回路２１、シーケンサ２２、及び、メモリ２３が含まれている。誤り検出器２１の入力は、ＤＵＴ１０の第１の端子に接続されており、従って、圧縮データ列Ｙ及びＺを受信する。誤り検出器２１の出力は、故障プロトコルＦを供給するためにメモリ２３に接続されている。故障プロトコルＦには、第１の圧縮データ列Ｙにおいて検出される誤り位置の識別が含まれる。メモリ２３には、さらに、故障プロトコルＦを伝送するため、テスト・シーケンサ２２の入力に接続されている。シーケンサ２２の出力は、ＤＵＴ１０の制御回路１６に第１及び第２のテスト・シーケンスＴ１及びＴ２を供給するため、第２のＤＵＴ端子に接続されている。
【００２０】
ＤＵＴ１０のデータ・チャネルＡ１１〜１４には、複数のデータ・バッファまたはデータ・バッファまたはフリップ・フロップを含むのが望ましい。フリップ・フロップの数、フリップ・フロップ間の接続、及び、入力信号に従って、各データ・チャネルは、ある所定の数の異なる状態を備えた状態マシン(state machine)を形成する。ＤＵＴ１０のデータ・チャネル１１〜１４を規定の状態に駆動するため、ＤＵＴ１０に特定の刺激シーケンスＴ１を加えなければならない。テストを目的とした状態を読み取るため、各データ・チャネルのフリップ・フロップがスイッチされて、互いに直列に接続され、いわゆるスキャンチェーンを形成する。スキャンチェーンの最後のフリップ・フロップの出力は、それぞれ、データ・チャネル１１〜１４のデータ出力を形成する。データ・チャネル１１〜１４に供給されるＤＵＴクロック信号ＣＬＫの各クロック・サイクル毎に、フリップ・フロップに記憶されるデータ情報が、ステップ・バイ・ステップ式に、スキャンチェーンのフリップ・フロップを通過させられ、その結果、チェーン出力において非圧縮データ列Ａ〜Ｄが形成されることになる。
【００２１】
ディジタル・データ列Ａ〜Ｄ、Ｙ、及び、Ｚの全てのデータは、一例として、それぞれが２つの値「０」（論理的０）及び「１」（論理的１）の一方を示す２進データである。その値は、例えば、ある電流または電圧レベルによって物理的に表わされる。
【００２２】
圧縮回路１５は、クロック信号ＣＬＫの各クロック・サイクル毎に、データ・チャネル１１〜１４から同時に受信する４つのディジタル・データ値を組み合わせて、第１の圧縮データ列Ｙの１つの単一ディジタル値にする。図１には、一例として、ＸＯＲベースの圧縮回路１５が示されている。制御信号Ｍ１〜Ｍ４は、実働モードにおいて、連続して「１」にセットされる。ＡＮＤゲート１５１〜１５４は、従って、それぞれ、データ列の値をＸＯＲゲート１５５及び１５６に渡す。第１のデータ列Ａと第２のデータ列Ｂのどちらかの実データ値が「１」を示す場合には、第１のＸＯＲゲート１５５の出力は、「１」を示し、そうではなく、両方とも「０」または両方とも「１」を示す場合には、第１のＸＯＲゲート１５５の出力は、「０」を示す。同じことが、第３と第４のデータ列Ｃ及びＤの実値に関して第２のＸＯＲゲート１５６にも当てはまる。第１のＸＯＲゲート１５５と第２のＸＯＲゲート１５６の出力のどちらかが「１」を示す場合には、第３のＸＯＲゲート１５７の出力は、「１」を示す。従って、第１の圧縮データ・ストリームＹのそれぞれの値は、第１〜第４のデータ列Ａ〜Ｂのそれぞれの値が、０００１、００１０、０１００、０１１１、１０００、１０１１、１１０１、または、１１１０を示す場合には、「１」を示し、他の可能性のある８つの値集合については、「０」を示す。
【００２３】
図１に示すＸＯＲ方式の代替案として、圧縮回路１５は、多入力シフト・レジスタ（ＭＩＳＲ）方式をベースにすることも可能である。組み合わせ論理回路であるＸＯＲベースの圧縮器とは対照的に、ＭＩＳＲは、非圧縮データ・ストリームＡ〜Ｄに基づいてシグネチャを計算するシーケンス回路である。ＭＩＳＲを利用して圧縮する場合、ＭＩＳＲの最上位ビット（ＭＳＢ）によって、圧縮データ・ストリームＹに関するデータが与えられる。
【００２４】
第１のテスト段階または実働モードの場合、ＡＴＥ２０は、ＤＵＴ１０を刺激して、全テスト・パターンを連続して実行する。
【００２５】
データ列Ａ〜Ｄの１つに間違った（誤り）値が発生する場合、第１の圧縮データ・ストリームＹのそれぞれの値が、予測（正しい）値から他の（間違った）値に変化する。ＡＴＥ２０の誤り検出器２１は、受信した第１の圧縮データ・ストリームＹと、例えば、メモリ回路２３に記憶することが可能な予測データを比較する。誤り検出器は、全てのこうした誤りを検出して、検出した誤りの時点または位置の故障報告またはテンプレートＦを送り出す。上記説明から明らかなように、圧縮回路に誤り値を与えた、対応する非圧縮データ列を直接識別するのは不可能である。
【００２６】
ＡＴＥ２０は、故障テンプレートＦを利用して、第２のテスト・シーケンスＴ２を作成する。この第２のテスト・シーケンスＴ２は、ＤＵＴ１０を刺激して、実働モードと同じテストを実行させる、すなわち、ＤＵＴ１０を同じ状態に駆動するものとする。ただし、誤りが検出された位置においては、ＤＵＴは、いかなる誤り位置におけるテスト・ランの停止及び再開も必要とすることなく、非圧縮誤り情報を送り出すものとする。
【００２７】
図２には、時間ｔにわたる典型的なデータ列Ａ〜Ｄ及び対応する圧縮データ列Ｙが示されているが、これらの値は、セルとして表示されている。斜線セルＢ４、Ｙ４、Ｄ７、及び、Ｙ７は、典型的な間違った値を示し、一方、白のセルは、正しい値を表わすものとする。第１の時間位置ｔ１において、データ・チャネルＡ〜Ｄは、それぞれ、第１のデータＡ１〜Ｄ１を供給し、第２の時間位置ｔ２において、データ・チャネルは、それぞれ、第２のデータＡ２〜Ｄ２を供給し、．．．以下同様。隣接時間位置ｔ１〜ｔ８の間隔は、ＤＵＴクロックＣＬＫのサイクル時間に対応する。例えば、第２列Ｂの第４データ・セルＢ４及び第４列Ｄの第７データ・セルＤ７は、両方とも、対応するセルが斜線で示されている。すなわち、それらは、予測される値を示していない。従って、圧縮回路１５によって供給される第１の圧縮列Ｙは、時間位置ｔ４及びｔ７における誤りＹ４及びＹ７をそれぞれ示している。故障テンプレートＦには、検出された誤りの全ての時間位置が含まれている。
【００２８】
故障テンプレートＦは、テスト・シーケンサによって、全ての非圧縮な、または詳細な誤りを回復しなければならない、診断テスト・ランの準備に利用される。この診断モードの基本アルゴリズムでは、実動モードで誤りが検出された位置を除いて、第１のテストと同様のテストを実行することになる。各誤り位置毎に、ＤＵＴクロックＣＬＫを停止しなければならず、圧縮制御回路１６によって、全ての受信データ列Ａ〜Ｄの実値が第１のＤＵＴ端子に渡される。非圧縮値の収集後、ＤＵＴクロックＣＬＫを再開して、次の誤りまで、圧縮を継続するものとする。
【００２９】
代替実施態様では、上述のＭＩＳＲベースの圧縮の場合、ＤＵＴクロックＣＬＫは、誤り位置で停止されないが、個々のスキャンチェーン故障を順次クロック・アウトして、ＭＳＢでそれらの故障を観測できるようにするために利用される。
【００３０】
一般に、ＡＴＥ２０は、１組の刺激を加えて、ＤＵＴ１０によって、テスト時間の不利を伴わない診断テスト・モードが実施されるようにする。
【００３１】
図３には、故障プロトコルＦの結果として、図１に示すＸＯＲベースの圧縮回路によって、ＤＵＴ１０に加えられる典型的な第２の刺激シーケンスＴ２の値を記載したテーブルが示されている。例えば、第２のテスト・ベクトルとも呼ばれる第２の刺激信号Ｔ２は、それぞれ、３ビットＴ２１、Ｔ２２、及び、Ｔ２３を含む、データ列である。最下位ビットＴ２１は、ＤＵＴによる応答データの送り出しを可能にすべきか、不能にすべきかを指示し、第２のビットＴ２２は、特殊診断サイクルを処理すべきか否か、すなわち、ＤＵＴが圧縮データを送り出すべきか、非圧縮データを送り出すべきかを指示し、第３のビットＴ２３は、ＤＵＴクロックが作動すべきか、停止すべきかを指示する。
【００３２】
左から右に見て最初の欄に、図２の位置ｔ１〜ｔ８に対応する、位置ｔ１〜ｔ８が示されている。第１のランで誤りが検出された位置ｔ４及びｔ７に、それぞれ、３つの追加位置ｔ４’、ｔ４”、ｔ４’’’及びｔ７’、ｔ７”、ｔ７’’’が挿入される。第３のビットＴ２３の値を示す第２の欄では、誤りの検出されなかった、位置ｔ１、ｔ２、ｔ３、ｔ５、ｔ６、ｔ８に、それぞれ、「１」の値が入力され、位置ｔ４〜ｔ４’’’及びｔ７〜ｔ７’’’には、値「０」が入力される。特殊な診断サイクルを実施すべきか否かを指示する第３の欄では、それぞれ、位置ｔ１、ｔ２、ｔ３、ｔ５、ｔ６、ｔ８に値「０」が入力され、位置ｔ４〜ｔ４’’’及びｔ７〜ｔ７’’’に値「１」が入力される。第４の欄では、それぞれ、ＤＵＴによるテスト・ランの実施を可能にするように指示する値「１」が入力される。
【００３３】
第３のビットＴ２３によって、ＤＵＴ１０は、各誤り位置毎に、データ・チャネル１１〜１４にＤＵＴクロック信号ＣＬＫを加えるのを停止するように勧告される。対応する非圧縮データ列の実値は、従って、各誤り位置毎に、圧縮回路１５の入力に保持される。第２のビットＴ２２によって、圧縮制御回路は、診断サイクルの開始を勧告され、非圧縮データ列Ａ〜Ｄの実値が圧縮回路１５の出力に渡される。本例の場合、圧縮回路には、圧縮されるチャネル１１〜１４の数に対応する規定の最大値まで、各クロック・サイクル毎にインクリメントされるカウンタが含まれている。圧縮回路１５に加えられる制御信号Ｍ１〜Ｍ４は、カウンタの関数であるので、非圧縮データ列Ａ〜Ｄの実値は、圧縮回路１５の出力に次々に渡されることになる。
【００３４】
図４には、データ圧縮回路１５を制御するための、図３の刺激信号に対応する時間ｔにわたる典型的なディジタル制御信号Ｍ１〜Ｍ４に関するダイアグラムが示されている。図３に対応して、時間軸は、等距離時間位置ｔ１、ｔ２、ｔ３、ｔ４、ｔ４’、ｔ４”、ｔ４’’’、ｔ５、ｔ６、ｔ７、ｔ７’、ｔ７”、ｔ７’’’、ｔ８に分割される。全ての制御信号Ｍ１〜Ｍ４が、ｔ１〜ｔ３及びｔ５〜ｔ６において、値「１」を示している。これらの時間期間において、圧縮回路１５の全てのＡＮＤゲート１５１〜１５４は、データ列Ａ〜Ｄの対応するデータ値を後続のＸＯＲゲート１５５〜１５７に渡す。時間ｔ４において、第１の制御信号Ｍ１だけが値「１」を示し、一方、制御信号Ｍ２〜Ｍ４は値「０」を示す。従って、第１のＡＮＤゲート１５１だけが、第１のデータ列Ａの実データ値を後続のＸＯＲゲート回路に渡し、他のＡＮＤゲートは抑止されて、「０」を生じる。従って、第１のデータ列Ａの実データ値Ａ４が、圧縮回路１５の出力に渡される。後続時間位置ｔ４’において、第２の制御信号Ｍ２だけが値「１」を示す。それにより、第２のＡＮＤゲート１５２は起動するが、他のＡＮＤゲートは抑止され、第２のデータ列Ｂの実データ値Ｂ４が、圧縮回路１５の出力に渡される。さらに後続の時間位置ｔ４”において、第３の制御信号Ｍ３だけが値「１」を示す。それにより、第３のＡＮＤゲート１５３は起動するが、他のＡＮＤゲートは抑止され、第３のデータ列Ｃのデータ値Ｃ４が、圧縮回路１５の出力に渡される。さらに後続の時間位置ｔ４’’’において、第４の制御信号Ｍ４だけが値「１」を示す。それにより、第４のＡＮＤゲート１５４は起動するが、他のＡＮＤゲートは抑止され、第４のデータ列Ｄのデータ値Ｄ４が、圧縮回路１５の出力に渡される。同じ方式が、時間位置ｔ７〜ｔ７’’’にも適用される。
【００３５】
代替実施態様の１つにおいて、制御回路１６の機能は、少なくとも部分的にＡＴＥ２０に移行される。従って、ＡＴＥ２０は、第２の刺激信号Ｔ２の一部としてＤＵＴ１０の圧縮回路１５に加えられる制御信号Ｍ１〜Ｍ４を発生する。
【００３６】
通常の状態において、データ・チャネルの誤り率は、低くなるものと予測され、従って、２つのチャネルが同時に誤りを示すということはありそうにもない。しかし、単一フリップ・フロップの誤り、または、フリップ・フロップによって観測される論理的誤りとは対照的に、データ・チャネルの１つに完全な欠陥（壊滅的スキャンチェーン故障）がある場合、このチャネルは、高密度の誤り率のデータ列を生じる可能性がある。こうした場合、ＡＴＥ２０は、欠陥チャネルを識別して、刺激信号Ｔ１及びＴ２を加え、ＤＵＴ１０に圧縮回路１５からチャネルを切断するように勧告することが可能である。上記例によれば、これは、圧縮対応圧縮制御信号を「０」にセットすることによって実現可能である。
【００３７】
ＤＵＴ１０には、それぞれ、ＡＴＥ２０に圧縮データ・ストリームを供給する、複数のＤＵＴピンを含むことが可能である。ピン毎のテスト・ベクトル順序付けによって、互いに独立した複数のＤＵＴピンのテストが可能になる。従って、複数のＤＵＴピンの１つで、いわゆる壊滅的故障が検出されたとしても、テスト・ランの続行が可能である。
【００３８】
第１のテスト・ランの結果として、単一故障テンプレートＦには、例えば、各ＤＵＴピン毎に、２００までの故障が含まれることになる。第２の刺激信号Ｔ２を発生し、ＤＵＴ１０によって、シームレスな第２のテスト・ランにおいて識別される各誤り毎に、包括的非圧縮誤り情報が提供されるようにする。各誤り毎に必要とされるテスト時間は、誤り位置とは無関係である。従って、単一の第２のテスト・ランにおいて、ピン毎に、２００までの非圧縮誤り情報を取得することが可能である。
【００３９】
また、以下に本発明の各実施態様の例を示す。
［実施態様１］
自動試験装置（ＡＴＥ）（２０）において被測定物（ＤＵＴ）（１０）をテストする方法であって、第１の刺激信号（Ｔ１）に応答して、前記ＤＵＴ（１０）から、複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の圧縮データを含む第１のデータ列（Ｙ）を受信するステップと、前記第１のデータ列（Ｙ）と予測データを比較して、前記第１のデータ列（Ｙ）における誤り（Ｙ４、Ｙ７）を検出するステップと、前記ＤＵＴ（１０）に命令して、前記誤り（Ｙ４、Ｙ７）が検出された位置において、前記複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の非圧縮データを含む第２のデータ列（Ｚ）を生成させるため、前記ＤＵＴ（１０）に第２の刺激信号（Ｔ２）を加えるステップとを含む方法。
【００４０】
［実施態様２］
前記第１のデータ列（Ｙ）の前記データ値（Ｙ１、Ｙ２）が、それぞれ、前記内部データ列（Ａ、Ｂ、Ｃ、Ｄ）のデータ転送速度に対応する連続時間位置における、前記複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）のデータ値（Ａ１、Ｂ１、Ｃ１、Ｄ１、Ａ２、Ｂ２、Ｃ２、Ｄ２）の関数である、実施態様１に記載の方法。
【００４１】
［実施態様３］
前記第１の刺激信号（Ｔ１）が、前記ＤＵＴ（１０）を制御して、前記第１の刺激信号（Ｔ１）のデータ転送速度に対応するデータ転送速度で前記第１のデータ列（Ｙ）を生じさせるためのデータ列である、実施態様１または２に記載の方法。
【００４２】
［実施態様４］
前記第１の刺激信号（Ｔ１）への追加として、前記第２の刺激信号（Ｔ２）には、前記ＤＵＴ（１０）を制御して、前記誤り（Ｙ４、Ｙ７）が検出された位置における前記複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の前記非圧縮データを生じさせるための、前記データ列に挿入される診断シーケンスが含まれる、実施態様２に記載の方法。
【００４３】
［実施態様５］
前記誤り（Ｙ４、Ｙ７）が検出された位置におけるデータ値が、前記内部データ列の対応するデータ値（Ａ４、Ｂ４、Ｃ４、Ｄ４、Ａ７、Ｂ７、Ｃ７、Ｄ７）に置き換えられている点で、前記第２のデータ列（Ｚ）が前記第１のデータ列（Ｙ）と区別される、実施態様４に記載の方法。
【００４４】
［実施態様６］
前記第２の刺激信号（Ｔ２）の前記診断シーケンスに、各所定の時間期間にわたって、前記エラー位置における前記内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の生成を中断させるための第１の情報（Ｔ２３）と、前記第２のデータ列（Ｚ）に挿入される、前記中断された内部データ列の一連の連続実データ値（Ａ４、Ｂ４、Ｃ４、Ｄ４、Ａ７、Ｂ７、Ｃ７、Ｄ７）を生成させる診断サイクルを開始するための第２の情報（Ｔ２２）とが含まれる、実施態様１〜５のいずれかに記載の方法。
【００４５】
［実施態様７］
前記複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の１つが、予測誤り率と、他の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の誤り率の一方に比べて、かなり高い誤り率を示すか否かを検出するため、前記第２のデータ列（Ｚ）の分析が行われる、実施態様１〜６のいずれかに記載の方法。
【００４６】
［実施態様８］
前記ＤＵＴ（１０）が、前記かなり高い誤り率を示すことが検出された内部データ・ストリームを圧縮から無視するように制御される、実施態様７に記載の方法。
【００４７】
［実施態様９］
ＡＴＥ（２０）のデータ処理装置で実行される場合に、実施態様１〜８のいずれかに記載のステップを制御するためのソフトウェア・プログラムまたは製品であって、好ましくはデータ記憶媒体に記憶される、ソフトウェア・プログラムまたは製品。
【００４８】
［実施態様１０］
複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の圧縮情報を含む第１の刺激信号（Ｔ１）に応答して、被測定物（ＤＵＴ）（１０）から第１のデータ列（Ｙ）を受信するようになっている入力と、前記第１のデータ列（Ｙ）と予測データを比較して、前記第１のデータ列（Ｙ）における誤り（Ｙ４、Ｙ７）を検出するようになっている誤り検出回路（２１）と、前記誤り（Ｙ４、Ｙ７）に基づいて、テスト信号（Ｔ２）を生成するようになっているシーケンサ（２２）と、前記ＤＵＴ（１０）に命令して、前記誤り（Ｙ４、Ｙ７）が検出された位置における前記複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の非圧縮データを含む第２のデータ列（Ｚ）を生成させるため、前記ＤＵＴ（１０）に第２の刺激信号（Ｔ２）を加えるようになっている出力とを備えるＤＵＴ（１０）をテストするための自動試験装置（ＡＴＥ）（２０）。
【００４９】
［実施態様１１］
自動試験装置（ＡＴＥ）（２０）から第１及び第２の刺激信号（Ｔ１、Ｔ２）を受信するようになっている入力と、前記第１及び第２の刺激信号（Ｔ１、Ｔ２）に応答して、第１及び第２のデータ列（Ｙ、Ｚ）を送り出すようになっている出力と、複数の内部データ列（Ａ、Ｂ、Ｃ、Ｄ）に応答して、前記第１及び第２のデータ列（Ｙ、Ｚ）を生成するようになっている圧縮回路（１５）と、前記第１のデータ列（Ｙ）に前記内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の圧縮情報が含まれ、前記第２のデータ列（Ｚ）に、誤り（Ｙ４、Ｙ７）が検出された位置における内部データ列（Ａ、Ｂ、Ｃ、Ｄ）の非圧縮データが含まれるように、前記圧縮回路（１５）を制御するようになっている圧縮制御回路（１６）と
を備えるＡＴＥ（２０）によってテストされる被測定物（１０）。
【図面の簡単な説明】
【００５０】
【図１】被測定物及び自動試験装置を含む典型的なテスト・システムのブロック図である。
【図２】該当時間にわたる典型的なデータ・チャネル・データ列、及び、結果生じる圧縮データ列のダイアグラムである。
【図３】被測定物に加えられる典型的な刺激信号の値を記載したテーブルである。
【図４】被測定物のデータ圧縮回路を制御するための、図３の刺激信号に対応する典型的な制御信号を例示したダイアグラムである。
【符号の説明】
【００５１】
１０  被測定物（ＤＵＴ）
１５  圧縮回路
１６  圧縮制御回路
２０  自動試験装置（ＡＴＥ）
２１  検出回路
２２  シーケンサ
【図１】
2006250940.tif 000003
【図２】
2006250940.tif 000004
【図３】
2006250940.tif 000005
【図４】
2006250940.tif 000006