(57)【要約】【課題】複数の入力信号間の伝達特性等を維持したまま安価に周波数変換できるようにする。【解決手段】第１周波数変換段５０には、第１及び第２周波数変換パス５０１及び５０２があり、第１及び第２入力信号を受けて第１及び第２中間周波数をそれぞれ生成する。コンバイナ１９は、第１及び第２中間周波数を加算して、後続の周波数変換段６０に供給する。このとき、局部発振回路１４１及び１４２の発振周波数に周波数差ＦＤを設け、第１及び第２中間周波数の中心周波数も周波数差ＦＤが生じるよう制御する。コンバイナ１９の出力信号は共通回路で処理されるので、チャンネル間の伝達特性差等が生じにくい。【選択図】図１
2006270849.tif 000002
【特許請求の範囲】
【請求項１】
複数の周波数変換段を具える周波数変換回路であって、
第１及び第２入力信号を受けて、最初の周波数変換を行う第１周波数変換段が、
上記第１及び第２入力信号を受けて第１及び第２中間周波数をそれぞれ生成する第１及び第２周波数変換パスと、
上記第１及び第２中間周波数を加算して、上記第１周波数変換段に続く上記周波数変換段に供給する加算手段とを有し、
上記第１及び第２中間周波数の中心周波数の間に所定の周波数差があることを特徴とする周波数変換回路。
【請求項２】
上記複数の周波数変換段から出力された中間周波数信号から、上記第１及び第２入力信号に対応する第１及び第２ＩＱ信号をそれぞれ生成する第１及び第２ＩＱスプリッタを更に具え、
上記第１及び第２ＩＱスプリッタの直交発振器の周波数の間に上記所定の周波数差があることを特徴とする請求項１記載の周波数変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数変換回路に関し、特に複数の入力信号を受けて、これら信号間の特性を揃えて周波数変換（ダウン・コンバート）するのに適した周波数変換回路に関する。
【背景技術】
【０００２】
従来、スペクトラム・アナライザに代表される周波数領域のシグナル・アナライザは、その周波数変換回路の複雑性から単一の入力チャンネルしか持たないことが一般的である。図１は、従来のシグナル・アナライザの周波数変換回路の一例のブロック図である。入力増幅回路１０に入力された入力信号は、複数段の周波数変換（ダウン・コンバータ）段５０、６０及び７０で構成される周波数変換回路に供給され、これら複数周波数変換段でより低い周波数（中間周波数：ＩＦ）へと段々に変換される。
【０００３】
各周波数変換段は、処理する周波数が異なるだけで、基本的な動作は同じである。そこでこれらを代表して、第１周波数変換（ダウン・コンバータ）段５０を説明すれば、ミキサ１２は、入力信号と、所定周波数を有する局部発振回路（Ｌｏ１）１４からの信号とを掛け算する。ミキサ１２の出力信号の周波数の内、バンドパス・フィルタ１６によって、必要な周波数のみが選択され、増幅回路１８を介して次段の周波数変換段６０に供給される。周波数変換段７０の出力信号は、アナログ・デジタル変換回路（ＡＤＣ）３６でデジタル信号に変換され、デジタルＩＱスプリッタ４６によって、同相（Ｉ）成分及び直交（Ｑ）成分のデジタル信号に分離される。これらＩＱ成分のデジタル信号は、例えば、周知のコンスタレーション表示などに利用され、入力信号の分析に利用される。
【０００４】
ところで、もしシグナル・アナライザが入力チャンネルを複数持つことができると、次のような解析が可能となり、多くの利点が生じる。例えば、無線ＬＡＮ技術ＭＩＭＯ（Multiple Input Multiple Output）では、無線通信の送信と受信に使われるアンテナを双方ともに複数設けることで通信速度をアップさせるが、このような多数の信号パス間の相関解析が可能になる。その他にも、通信のアップリンク・ダウンリンクの同期解析など、周波数帯域が離れた複数の信号を同時に測定することが可能になる。
【０００５】
こうした複数の入力信号を受けて周波数変換する発明が、米国特許公開２０００３／００６３６９５号公報に開示されている。その図２を参照すると、この発明は、複数の入力信号を複数のアンテナで受けてそれぞれ対応する独立の周波数変換回路（ダウン・コンバータ）で周波数変換し、アナログ・デジタル変換回路でデジタル・データに変換するものである。しかし、このように複数の周波数変換パスを独立に設けることは、コストが高くなり、また複数の周波数変換回路間の特性をマッチングさせるのが困難である。
【０００６】
米国特許第６０６０８７８号も、複数の入力信号をそれぞれ独立の周波数変換パスで周波数変換する発明が開示されている。しかし、これも上述と同様の問題がある。
【特許文献１】米国特許公開２０００３／００６３６９５号公報
【特許文献２】米国特許第６０６０８７８号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のように、入力チャンネルを複数にするために独立の周波数変換回路を複数設けると、コストは大幅にアップにする。また、複数で独立の周波数変換回路の間の伝達特性をマッチングすることは非常に困難である。更に、遅延時間の差によってこれら複数の周波数変換回路間で同期のずれが生じる恐れもある。
【０００８】
そこで、複数の入力信号を、良好な同期特性及び伝達特性マッチングを維持して周波数変換できることが望まれている。
【課題を解決するための手段】
【０００９】
本発明は、複数の入力信号を受けて、複数の周波数変換（ダウン・コンバータ）段によって周波数変換を行う周波数変換回路に関する。このとき、第１及び第２入力信号を受けて、最初の周波数変換を行う第１周波数変換段が、第１及び第２入力信号を受けて第１及び第２中間周波数をそれぞれ生成する第１及び第２周波数変換パスと、第１及び第２中間周波数を加算して、第１周波数変換段に続く周波数変換段に供給する加算手段とを有している。そして、この第１及び第２中間周波数の中心周波数の間が所定の周波数差となるように制御する。
【００１０】
更に、本発明の周波数変換回路は、複数の周波数変換段から出力された中間周波数信号から、第１及び第２入力信号に対応する第１及び第２ＩＱ信号をそれぞれ生成する第１及び第２ＩＱスプリッタを更に具えるようにしても良い。このとき、第１及び第２ＩＱスプリッタの直交発振器の周波数の間に所定の周波数差を設けるように制御する。
【００１１】
本発明では、最初の周波数変換を行う第１周波数変換段では、複数の周波数変換パスが設けられるが、これらパスの出力信号が加算手段で所定の周波数差を維持して加算されることで、複数チャンネル分の信号が１つに統合される。そして、その後の信号処理は同じ周波数変換段で処理されるので、低コストが実現され、しかもこれらチャンネル間において時間差や伝達特性の差が極めて生じ難くなる。本発明をスペクトラム・アナライザのようなシグナル・アナライザに採用すれば、複数の入力信号間の同期関係の解析などを低コストで実現できる。
【発明を実施するための最良の形態】
【００１２】
図２は、本発明の実施に適した周波数変換回路の機能ブロック図である。図しないが、この回路は、周知のマイクロプロセッサ、ハードディスク等から構成される制御手段と接続され、制御される。また、制御のためのプログラムは、例えば、ハードディスクなどの記憶手段に記憶されている。なお、図２では、図１と対応するブロックには同じ符号を付して説明する。
【００１３】
本発明では、入力増幅回路と第１周波数変換段５０には２系統が用いられるが、その出力段において２系統の信号は統合される。第１周波数変換段５０は、第１及び第２周波数変換パス５０１及び５０２を有している。第１及び第２入力増幅回路１０１及び１０２は、第１及び第２入力信号を受けて、ミキサ１２１及び１２２にそれぞれ供給する。ミキサ１２１及び１２２では、第１及び第２入力信号と、局部発振器１４１及び１４２からの所定周波数の信号とをそれぞれ掛け算する。バンドパス・フィルタ（ＢＰＦ）１６１及び１６２は、対応するミキサ１２１及び１２２の出力信号中の必要な周波数のみを通過させる。コンバイナ１９は、ＢＰＦ１６１及び１６２の出力信号をインピーダンス・マッチングした上で加算し、２チャンネルの信号を統合する。
【００１４】
このとき、局部発振器１４１及び１４２からの信号の発振周波数Ｌｏ１１及びＬｏ１２は、互いに所定の周波数差ＦＤだけ異なるように制御される。これによって、第１入力信号は全中間周波数（ＩＦ）帯域内の上半分の帯域内に収まる第１中間周波数に変換され、第２入力信号は下半分の帯域内に収まる第２中間周波数に変換され、これらが全ＩＦ帯域内を分割して使用する。
【００１５】
もしユーザが第１及び第２入力信号を周波数変換する際の中心周波数をそれぞれＦ１ｃ及びＦ２ｃと設定した場合には、第１周波数変換段中間周波数（以下、第１段中間周波数と呼ぶ）をＦｉ１とすると、局部発振器１４１及び１４２の発信周波数Ｌｏ１１及びＬｏ１２は、次の数１及び数２で示す値が選択される。。
【００１６】
【数１】
2006270849.tif 000003
【００１７】
【数２】
2006270849.tif 000004
【００１８】
数１及び数２が示す関係を、図３を参照して更に説明する。図３ａを参照すれば、第１段中間周波数Ｆｉ１及び周波数差ＦＤの値は、ＢＰＦ１６１の周波数帯域の中心周波数がＦｉ１＋ＦＤ／２、ＢＰＦ１６２の周波数帯域の中心周波数がＦｉ１−ＦＤ／２となるように選択される。一方、ＢＰＦ２４及び３２の周波数帯域幅は、ＢＰＦ１６１及び１６２の両方を包含する値に設定される（図３ｂ）。逆に言えば、これらＢＰＦの性能に応じて、周波数差ＦＤの値を決めれば良い。
【００１９】
コンバイナ１９が出力する２チャンネル分の中間周波数は、従来と同様に周波数変換段６０及び７０で更に周波数変換（ダウン・コンバート）された後、アナログ・デジタル変換回路（ＡＤＣ）３６でアナログ・デジタル変換される。このように、本発明では複数チャンネルの中間周波数信号が、コンバイナ１９から出力された後は、同じ回路を通過して処理され、デジタル化されるので、これらチャンネル信号間に時間差や伝達特性差が生じることが極めて少ないという利点がある。
【００２０】
ＡＤＣ３６が出力するデジタル信号は、２つの入力チャンネルにそれぞれ対応する２つの第１及び第２ＩＱスプリッタ４６１及び４６２においてＩＱ分離される。ＩＱスプリッタ４６１及び４６２は、それぞれ発振器４０１及び４２１を有し、これらの出力信号の周波数の差は、周波数差ＦＤとなるように制御されている。また、位相シフト回路４２１及び４２２は、発振器からの信号を９０度位相をシフトし、Ｑ信号の生成に利用される。
【００２１】
なお、上述の実施例においては、入力チャンネル（入力信号）が２つの例を示したが、２つに限らず、３つ以上の入力チャンネルを設けても良い。また、周波数差ＦＤは、常に一定とは限らず、被測定入力信号の帯域幅、ユーザが設定するスパン等に応じて適切に制御される。
【００２２】
上述の如く、本発明の周波数変換回路によれば、複数の入力信号を同時に且つ特性を揃えて周波数変換できる。しかも、入力チャンネル数が増えても、入力部分の回路数が増加するだけで、その後の処理回路数は増加しないので、低コストで実現できる。
【産業上の利用可能性】
【００２３】
以上のことから、本発明は、ＭＩＭＯを始めとする複数パスを用いる通信において、これら複数パス間の特性を同期して解析する用途に最適な周波数変換回路を提供できる。
【図面の簡単な説明】
【００２４】
【図１】従来の周波数変換回路の一例のブロック図である。
【図２】本発明による周波数変換回路の一例のブロック図である。
【図３】図２に示す周波数変換回路におけるＢＰＦと中間周波数の関係を示す図である。
【符号の説明】
【００２５】
１９    コンバイナ（加算手段）
３６    アナログ・デジタル変換回路
５０    第１周波数変換段
６０    第２周波数変換段
７０    第３周波数変換段
１０１    第１入力増幅回路
１０２    第２入力増幅回路
１２１    ミキサ
１２２    ミキサ
１４１    局部発振器
１４２    局部発振器
１６１    バンドパス・フィルタ
１６２    バンドパス・フィルタ
３８１    ミキサ
３８２    ミキサ
４０１、４２１  直交発振回路
４０２、４２２  直交発振回路
４４１    ミキサ
４４２    ミキサ
４６１    第１ＩＱスプリッタ
４６２    第２ＩＱスプリッタ
５０１    第１周波数変換パス
５０２    第２周波数変換パス
【図１】
2006270849.tif 000005
【図２】
2006270849.tif 000006
【図３】
2006270849.tif 000007