(57)【要約】【課題】スイッチング方式ＤＣ-ＤＣコンバータの起動時の出力電圧のオーバーシュートを緩和する。  【解決手段】基準電圧ＶREFとフィードバック電圧ＶFBを入力するエラーアンプ１と、基準電圧ＶREFを階段状に上昇させる第１カウンタ９と、エラーアンプ１のエラー出力信号ＶERRと三角波を比較するコンパレータ２と、フィードバック電圧ＶFBの上昇が基準電圧ＶREFの上昇に追いついているか否かを示すコンパレータ２のコンパレータ出力信号ＶCOMPと、コンパレータ出力信号ＶCOMPを定期的に調べ,フィードバック電圧ＶFBの上昇が基準電圧ＶREFの上昇に追いついていない場合にはカウント値をカウントアップする第２カウンタ６と、コンパレータ出力信ＶCOMP号によって導通状態を制御される出力ＭＯＳトランジスタＭ１と、出力ＭＯＳトランジスタＭ１の過電流を制御する過電流保護回路３とを備えるソフトスタート回路。【選択図】図１
2006288054.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧とフィードバック電圧を入力するエラーアンプと、
前記基準電圧を階段状に上昇させる第１カウンタと、
前記エラーアンプのエラー出力信号と三角波を比較するコンパレータと、
前記フィードバック電圧の上昇が前記基準電圧の上昇に追いついているか否かを示す前記コンパレータのコンパレータ出力信号と、
前記コンパレータ出力信号を定期的に調べ,前記フィードバック電圧の上昇が前記基準電圧の上昇に追いついていない場合にはカウント値をカウントアップする第２カウンタと、
前記コンパレータ出力信号によって導通状態を制御される出力トランジスタと、
前記出力トランジスタの過電流を制御する過電流保護回路
とを備えることを特徴とするソフトスタート回路。
【請求項２】
前記第２カウンタは、前記コンパレータ出力信号を参照して、前記カウント値をカウントアップすることを特徴とする請求項１記載のソフトスタート回路。
【請求項３】
前記第１カウンタの起動後一定期間後、前記第２カウンタの前記カウント値を最大値に設定するタイマ信号を前記第２カウンタに出力するタイマを更に備えることを特徴とする請求項１記載のソフトスタート回路。
【請求項４】
前記第２カウンタの前記カウント値にしたがって、前記過電流保護回路の検出電流値を設定する検出電流値制御回路を更に備えることを特徴とする請求項１記載のソフトスタート回路。
【請求項５】
前記コンパレータと前記出力トランジスタの制御電極間に接続され,前記過電流保護回路の検出信号により前記出力トランジスタのオンデューティーを制御するラッチ回路を更に備えることを特徴とする請求項１記載のソフトスタート回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング方式ＤＣ-ＤＣコンバータに関し、特にそのソフトスタート回路に関する。
【背景技術】
【０００２】
ＤＣ-ＤＣコンバータにおいては、一般に起動時の突入電流による出力トランジスタの破壊を防ぎ、同時に出力電圧のオーバーシュートを抑えるために、電圧の立ち上がりを緩やかに行うソフトスタートの手法が用いられている。一般的なソフトスタートの方法として、起動後基準電圧を徐々に上げる方法、出力トランジスタの電流制限を行う方法があるが、それぞれの方法には次のような欠点がある。
【０００３】
起動後基準電圧を徐々に上げる方法では、基準電圧の上昇を階段状に行う場合、ステップアップ電圧のレベルによってはステップアップ時点でのエラー信号の変動量が急激に大きくなり、出力電圧 のオーバーシュートを引き起こす場合がある。このため、これを緩やかに上昇させるためにステップアップ電圧を細かく行う等の回路の追加が必要になる。
【０００４】
出力トランジスタの電流制限を行う方法では、起動時の制限電流値を大きく設定した場合、出力電圧の上昇完了後、出力トランジスタが遮断してもインダクタンスを流れる電流は回生ダイオードを経由して供給されるため、直ちに遮断されず、出力電圧のオーバーシュートを引き起こす。これを回避するため、起動時の制限電流値を小さく抑えた場合、電圧上昇後のオーバーシュートは抑えることができるが、負荷電流が制限電流値よりも大きくなる場合、目的の電圧まで出力電圧 が上昇できない場合が発生する。
【０００５】
電源投入時の突入電流の制御をマイクロコンピュータのファームウェアによって作成したパターンに従って行い、出力電圧を滑らかに変化させるＤＣ-ＤＣコンバータについては、既に提案されている（例えば、特許文献１参照。）。
【０００６】
或いは又、ＤＣ-ＤＣコンバータの直流出力に比例した電圧を発生する検出抵抗に並列接続された交流成分除去用コンデンサを予め所定の電圧に充電しておくことによって、出力安定化のための制御回路の起動時の応答を迅速化して、出力直流電圧のオーバーシュートを防止する構成のＤＣ-ＤＣコンバータについても既に開示されている（例えば、特許文献２参照。）。
【特許文献１】特開２００４−９６９３７号公報
【特許文献２】特開平０５−３６７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、スイッチング方式ＤＣ-ＤＣコンバータの起動時の出力電圧のオーバーシュートを、負荷電流の大小に応じて過電流保護回路の保護電流値を制御することにより、緩和させるソフトスタート回路を提供する。
【課題を解決するための手段】
【０００８】
本発明の特徴は、（イ）基準電圧とフィードバック電圧を入力するエラーアンプと、（ロ）基準電圧を階段状に上昇させる第１カウンタと、（ハ）エラーアンプのエラー出力信号と三角波を比較するコンパレータと、（ニ）フィードバック電圧の上昇が基準電圧の上昇に追いついているか否かを示すコンパレータのコンパレータ出力信号と、（ホ）コンパレータ出力信号を定期的に調べ,フィードバック電圧の上昇が基準電圧の上昇に追いついていない場合にはカウント値をカウントアップする第２カウンタと、（へ）コンパレータ出力信号によって導通状態を制御される出力トランジスタと、（ト）出力トランジスタの過電流を制御する過電流保護回路とを備えるソフトスタート回路であることを要旨とする。
【発明の効果】
【０００９】
本発明のソフトスタート回路によれば、スイッチング方式ＤＣ-ＤＣコンバータの起動時の出力電圧のオーバーシュートを、負荷電流の大小に応じて過電流保護回路の保護電流値を制御することにより、緩和させることができる。
【発明を実施するための最良の形態】
【００１０】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各ブロックの平面寸法、各回路構成の平面寸法、各動作タイミング波形等は現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１１】
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各ブロックの構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１２】
[第１の実施の形態]
本発明の第１の実施の形態に係るソフトスタート回路は、図１に示すように、基準電圧ＶREFとフィードバック電圧ＶFBを入力するエラーアンプ１と、基準電圧ＶREFを階段状に上昇させる第１カウンタ９と、エラーアンプ１のエラー出力信号ＶERRと三角波を比較するコンパレータ２と、フィードバック電圧ＶFBの上昇が基準電圧ＶREFの上昇に追いついているか否かを示すコンパレータ２のコンパレータ出力信号ＶCOMPと、コンパレータ出力信号ＶCOMPを定期的に調べ,フィードバック電圧ＶFBの上昇が基準電圧ＶREFの上昇に追いついていない場合にはカウント値をカウントアップする第２カウンタ６と、コンパレータ出力信ＶCOMP号によって導通状態を制御される出力ＭＯＳトランジスタＭ１と、出力ＭＯＳトランジスタＭ１の過電流を制御する過電流保護回路３とを備える。
【００１３】
又、本発明の第１の実施の形態に係るソフトスタート回路において、第２カウンタ６は、コンパレータ出力信号ＶCOMPを参照して、カウント値をカウントアップする。
【００１４】
又、本発明の第１の実施の形態に係るソフトスタート回路において、第１カウンタ９の起動後一定期間後、第２カウンタ６のカウント値を最大値に設定するタイマ信号ＴＭＳを第２カウンタ６に出力するタイマ８を更に備えていても良い。
【００１５】
又、本発明の第１の実施の形態に係るソフトスタート回路において、第２カウンタ６のカウント値にしたがって、過電流保護回路３の検出電流値（電流制限値）ＩLIMを設定する検出電流値制御回路７を更に備えていても良い。
【００１６】
又、本発明の第１の実施の形態に係るソフトスタート回路において、コンパレータ２と出力ＭＯＳトランジスタの制御電極間に接続され,過電流保護回路３の検出信号ＯＣＤにより出力ＭＯＳトランジスタＭ１のオンデューティーを制御するラッチ回路４を更に備えていても良い。
【００１７】
本発明の第１の実施の形態に係るソフトスタート回路は、更に詳細に説明すると、図１に示すように、プラス側の入力端子にフィードバック電圧ＶFB ,マイナス側の入力端子にクロックＣＬＫ１に接続された第１カウンタ９の基準電圧ＶREFを接続するエラーアンプ１と、エラーアンプ１のエラー出力信号ＶERRおよび三角波発生器ＴＲＷの三角波出力信号ＶOSCを入力するコンパレータ２と、コンパレータ２のコンパレータ出力信号ＶCOMP,電流コンパレータ５の過電流検出信号ＯＣＤを入力し, かつクロックＣＬＫ３に接続されたラッチ回路４と、コンパレータ２の出力,ＣＬＫ２およびタイマ８に接続された第２カウンタ６と、第２カウンタ６の出力に接続された検出電流値制御回路７と、ラッチ回路４に接続された出力ＭＯＳトランジスタＭ１と、出力ＭＯＳトランジスタＭ１のドレインと電源電圧Ｖ３との間に接続された過電流保護回路３と、過電流保護回路３および検出電流値制御回路７に接続された電流コンパレータ５と、更に出力ＭＯＳトランジスタＭ１のソースに接続されたインダクタンスＬ,回生ダイオードＤ１と、インダクタンスＬに接続されたアッテネータＡＴＴおよび両端に出力電圧ＶOUTを発生する負荷抵抗ＲＬとを備える。
【００１８】
（エラーアンプ）
エラーアンプ１は、ＤＣ-ＤＣコンバータの出力電圧ＶOUTをアッテネータＡＴＴによって分圧したフィードバック電圧ＶFBと、基準電圧ＶREFとの差をゲインＧ倍にて増幅する回路であり、フィードバック電圧ＶFB と基準電圧ＶREFの電位差をΔＶとした時、出力にΔＶ×Ｇ＋ＶREFが出力される。尚、分圧せず、ＶFB＝ＶOUTとする場合もある。本発明の第１の実施の形態に係るソフトスタート回路において適用するエラーアンプ１の詳細な回路例は図２に示す通りである。
【００１９】
（コンパレータ）
本発明の第１の実施の形態に係るソフトスタート回路において適用するコンパレータ２の動作は、図３に示すように表される。コンパレータ２は、エラー出力信号ＶERRと三角波発生器ＴＲＷの三角波出力信号ＶOSC を比較し、出力ＭＯＳトランジスタＭ１のＯＮパルス幅を決め、コンパレータ出力信号ＶCOMPを出力する電圧コンパレータである。図３（ａ）は、コンパレータ２のエラー出力信号ＶERRおよび三角波出力信号ＶOSCからなる入力波形例を示す。又、図３（ｂ）は、コンパレータ２のコンパレータ出力信号ＶCOMPの波形例を示す。
【００２０】
（過電流保護回路）
本発明の第１の実施の形態に係るソフトスタート回路において適用する過電流保護回路３の動作は、図４に示すように表される。過電流保護回路３は、出力ＭＯＳトランジスタＭ１に流れている電流ＩM1をモニタし、モニタ信号Ｓ１を発生する回路である。即ち、電源基準の信号を接地（ＧＮＤ）基準へ変換している。電流コンパレータ５は、モニタ信号Ｓ１をみて、設定された過電流の検出電流値ILIM以上の電流が流れた場合に、検出信号ＯＣＤを発生する回路である。図４（ａ）は、過電流保護回路３の検出信号ＯＣＤの動作波形を示す。又、図４（ｂ）は、ラッチ回路４の出力ＶSWの波形およびコンパレータ２のコンパレータ出力信号ＶCOMPの波形を示す。検出信号ＯＣＤによりラッチ回路４の出力ＶSWのＯＮオンデューティー（ＯＮ  Ｄｕｔｙ）制限を行うことができる。
【００２１】
本発明の第１の実施の形態に係るソフトスタート回路において適用する過電流保護回路３、ラッチ回路４および第２カウンタ６の詳細な回路構成例を図５に示す。
【００２２】
過電流保護回路３は、出力ＭＯＳトランジスタＭ１と並列接続される電流検出トランジスタＭ２と、ナレータＣ１と、抵抗Ｒ１,Ｒ２から構成される。ナレータＣ１と抵抗Ｒ２によって、抵抗Ｒ１に発生する電圧を抵抗Ｒ３へ発生させる回路が構成される。出力ＭＯＳトランジスタＭ１に流れる電流ＩM1の値によって、出力ＭＯＳトランジスタＭ１のドレイン・ソース間電圧ＶDSが変化し、ドレイン・ソース間電圧ＶDSに比例した電圧が抵抗Ｒ１の両端に発生する。抵抗Ｒ１の両端の電圧は、過電流保護回路３によって制限電流値設定電圧ＶLIMと比較するための電圧として抵抗Ｒ３に発生する。電流コンパレータ５の過電流検出信号ＯＣＤは、ＤタイプＦ／Ｆ１１のＤ入力に入力され、又インバータ１３の出力はＮＡＮＤゲート１２の一方の入力端子に接続されている。ＤタイプＦ／Ｆ１０,１１のクリア端子ＣＬＲには、フリップフロップクリア信号ＦＣＬが入力される。ラッチ回路４は、ＤタイプＦ／Ｆ１１とインバータ１３から構成され、第２カウンタ６は、ＤタイプＦ／Ｆ１０とＮＡＮＤゲート１２から構成される。ラッチ回路４は、電流コンパレータ５から受ける過電流検出信号ＯＣＤを、フリップフロップクリア信号ＦＣＬが入力されるまで保持する。
【００２３】
（カウンタ）
図１において、第１カウンタ９は、起動時にエラーアンプ１の基準電圧ＶREFを階段状に上昇させるためのカウンタである。又、第２カウンタ６と検出電流値制御回路７は、起動時の過電流保護回路３の検出電流値ＩLIMを決める回路であり、第２カウンタ６のカウンタデータであるカウント値と検出電流値制御回路７の検出電流値ＩLIMの設定値は、図６に示すように、１対１で対応している。第２カウンタ６がクリアされているとき、検出電流値ＩLIMの設定値は最小値をとり、カウントアップが完了しているときに最大値となる。ここで、図６の電流値は一例である。ＤＣ‐ＤＣコンバータの電源電圧や出力電圧、過電流制限の電流値によって、適切な値は変化する。又、図６においてはカウンタデータとして、ビット２，ビット１，ビット０の３ビットの例が示されているが、３ビットに限られず、ｎビット（ｎは４以上の整数値）であっても良い。図１において、タイマ８は負荷電流ＩLが小さいことにより、検出電流値ＩLIMが最大値に達しない状態で出力電圧ＶOUT が目標電圧に達したとき、検出電流値ＩLIMを強制的に最大値に設定するための時間を生成する。
【００２４】
（カウンタ動作）
第２カウンタ６の動作波形は、図７に示すように表される。即ち、図７（ａ）に示すクロックＣＬＫ２の立下り時に、コンパレータ２のコンパレータ出力信号ＶCOMPのレベルを参照して、ハイレベルの場合、図７（ｂ）に示すように、ラッチ回路４をカウントアップする動作に対応する。ビット０〜ビット２に対応する動作波形は、図７（ｃ）〜図７（ｅ）に示すように表される。特に、図７（ｃ）では、コンパレータ２のコンパレータ出力信号ＶCOMPのレベルがハイレベルなので、カウントアップと共に、データを保持している様子が示されている。
【００２５】
（負荷電流が大きく、クロック入力毎に基準電圧ＶREFがレベルアップする場合）
図８は負荷電流ＩLが大きく、クロックＣＬＫ２の入力毎に基準電圧ＶREFがレベルアップする場合の動作波形を示す。ビット０〜ビット２に対応する動作波形は、図８（ａ）〜（ｃ）に示すように表される。図８（ｄ）は、階段状に上昇していく基準電圧ＶREFの動作波形を示す。起動時には、第２カウンタ６はクリアされており、最小の検出電流値ＩLIM で過電流保護を行う。第２カウンタ６の起動後、基準電圧ＶREFは第１カウンタ９によって階段状に上昇していくが、クロックＣＬＫ２によって一定周期毎にコンパレータ２のコンパレータ出力信号ＶCOMPが検査され、負荷電流ＩLが大きいことにより、フィードバック電圧ＶFBの上昇が基準電圧ＶREFの上昇に追いつかず、エラー出力信号ＶERRが三角波発生器ＴＲＷの三角波出力信号ＶOSCの下限電圧ＶＴ２（図３参照）を下回っている場合、第２カウンタ６がカウントアップされ、過電流保護回路３の検出電流値ＩLIMが１段階ステップアップする。図８（ｄ）に示すＴＣＫ１は、クロックＣＫ１のクロック周期を示している。
【００２６】
（負荷電流が小さく、基準電圧ＶREFが最大値までレベルアップしない場合）
これに対し、図９は、負荷電流ＩLが小さく、クロックＣＬＫ２の入力毎に基準電圧ＶREFがレベルアップする動作を行わない場合、即ち、基準電圧ＶREFが最大値までレベルアップしない場合の動作波形を示す。ビット０〜ビット２に対応する動作波形は、図９（ａ）〜（ｃ）に示すように表される。図９（ｄ）は、対応する基準電圧ＶREFの動作波形を示す。負荷電流ＩLが小さく、フィードバック電圧ＶFBの上昇が基準電圧ＶREFを上回り、エラー出力信号ＶERRが三角波発生器ＴＲＷの三角波出力信号ＶOSC の上限電圧ＶＴ１（図３参照）を超える場合、検出電流値ＩLIM のステップアップはなく、インダクタンスＬを流れるコイル電流ＩINDを小さい値に保持することで出力電圧ＶOUTのオーバーシュートを抑えることができる。
【００２７】
起動スタートから一定時間後に、タイマ８のタイマ信号ＴＭＳにより、第２カウンタ６の全ビットをセットし、検出電流値ＩLIMを最大値としている。図８（ｄ）に示すＴＣＫ１は、クロックＣＫ１のクロック周期を示し、又ＴＤＭはタイマ８のタイマ時間を表している。
【００２８】
本発明の第１の実施の形態に係るソフトスタート回路を使用することで、負荷電流ＩLの大小に関わらず安定した出力電圧ＶOUTの立ち上がり特性を得ることができる。
【００２９】
（シミュレーション結果）
図１０にＩL＝０Ａの負荷電流無しの時、図１１に負荷電流ＩL＝１．２Ａ時のシミュレーション波形を示す。図１０（ａ）はエラーアンプ１のマイナス入力端子における基準電圧ＶREF、図１０（ｂ）はインダクタンスＬを流れるコイル電流ＩIND、図１０（ｃ）はフィードバック電圧ＶFBの波形をそれぞれ示している。同様に、図１１（ａ）はエラーアンプ１のマイナス入力端子における基準電圧ＶREF、図１１（ｂ）はインダクタンスＬを流れるコイル電流ＩIND、図１１（ｃ）はフィードバック電圧ＶFBの波形をそれぞれ示している。
【００３０】
図１０および図１１のシミュレーション波形から明らかなように、階段状に上昇する基準電圧ＶREFに対して、フィードバック電圧ＶFBの波形には、ＩL＝０Ａの負荷電流無しの時、負荷電流ＩL＝１．２Ａ時のいずれにおいても、オーバーシュートは全く発生していない。
【００３１】
本発明の第１の実施の形態に係るソフトスタート回路によれば、電源投入時の突入電流の制御を、電源投入時には小さく抑えておいた検出電流値（電流制限値）ＩLIMを、徐々に上昇していく基準電圧ＶREFと実際の出力電圧ＶOUTを定期的に比較して、これが基準電圧ＶREFの上昇に追いついていない場合に随時ステップアップさせる方法を採用している。これにより、負荷の大小に係わらず、出力電圧の上昇のための電流値を小さく抑えることができる。
【００３２】
本発明の第１の実施の形態に係るソフトスタート回路によれば、スイッチング方式ＤＣ-ＤＣコンバータの起動時の出力電圧のオーバーシュートを、負荷電流の大小に応じて過電流保護回路の保護電流値を制御することにより、緩和させることができる。
【００３３】
[その他の実施の形態]
上記のように、本発明は第１の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００３４】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施の形態に係るソフトスタート回路も模式的構成図。
【図２】本発明の第１の実施の形態に係るソフトスタート回路において適用するエラーアンプ１の詳細な回路例。
【図３】本発明の第１の実施の形態に係るソフトスタート回路において適用するコンパレータ２の動作説明図であって、（ａ）コンパレータ２のエラー出力信号ＶERRおよび三角波出力信号ＶOSCからなる入力波形例、（ｂ）コンパレータ２のコンパレータ出力信号ＶCOMPの波形例。
【図４】本発明の第１の実施の形態に係るソフトスタート回路において適用する過電流保護回路３の動作説明図であって、（ａ）過電流保護回路３の検出信号ＯＣＤの動作波形例、（ｂ）ラッチ回路４の出力ＶSWの波形例およびコンパレータ２のコンパレータ出力信号ＶCOMPの波形例。
【図５】本発明の第１の実施の形態に係るソフトスタート回路において適用する過電流保護回路３、ラッチ回路４および第２カウンタ６の詳細な回路構成例。
【図６】本発明の第１の実施の形態に係るソフトスタート回路において適用する第２カウンタ６のビット０〜ビット２に対応するカウンタデータと検出電流値（電流制限値）ＩLIMとの関係を示す例。
【図７】本発明の第１の実施の形態に係るソフトスタート回路において適用する第２カウンタ６の動作説明図であって、（ａ）クロックＣＫ２の波形例、（ｂ）コンパレータ２のコンパレータ出力信号ＶCOMPの波形例、（ｃ）ビット０に対応する波形例、（ｄ）ビット１に対応する波形例、（ｅ）ビット２に対応する波形例。
【図８】本発明の第１の実施の形態に係るソフトスタート回路において、負荷電流ＩLが大きく、クロックＣＬＫ２の入力毎に基準電圧ＶREFがレベルアップする場合の動作説明図であって、（ａ）ビット０に対応する動作波形例、（ｂ）ビット１に対応する動作波形例、（ｃ）ビット２に対応する動作波形例、（ｄ）階段状に上昇していく基準電圧ＶREFの動作波形例。
【図９】本発明の第１の実施の形態に係るソフトスタート回路において、負荷電流ＩLが小さく、基準電圧ＶREFが最大値までレベルアップしない場合の動作説明図であって、（ａ）ビット０に対応する動作波形例、（ｂ）ビット１に対応する動作波形例、（ｃ）ビット２に対応する動作波形例、（ｄ）基準電圧ＶREFの動作波形例。
【図１０】本発明の第１の実施の形態に係るソフトスタート回路において、負荷電流ＩL＝０Ａの時、動作シミュレーション結果の説明図であって、（ａ）エラーアンプ１のマイナス入力端子における基準電圧ＶREFの波形例、（ｂ）インダクタンスＬを流れるコイル電流ＩINDの波形例、（ｃ）フィードバック電圧ＶFBの波形例。
【図１１】本発明の第１の実施の形態に係るソフトスタート回路において、負荷電流ＩL＝１．２Ａの時、動作シミュレーション結果の説明図であって、（ａ）エラーアンプ１のマイナス入力端子における基準電圧ＶREFの波形例、（ｂ）インダクタンスＬを流れるコイル電流ＩINDの波形例、（ｃ）フィードバック電圧ＶFBの波形例。
【符号の説明】
【００３６】
１…エラーアンプ
２…コンパレータ
３…過電流保護回路
４…ラッチ回路
５…電流コンパレータ
６…第２カウンタ
９…第１カウンタ
７…検出電流値制御回路
８…タイマ
Ｍ１…出力ＭＯＳトランジスタ
ＩL…負荷電流
ＶOUT…出力電圧
ＶFB …フィードバック電圧
ＶREF…基準電圧
ＶCOMP…コンパレータ出力信号
【図１】
2006288054.tif 000003
【図２】
2006288054.tif 000004
【図３】
2006288054.tif 000005
【図４】
2006288054.tif 000006
【図５】
2006288054.tif 000007
【図６】
2006288054.tif 000008
【図７】
2006288054.tif 000009
【図８】
2006288054.tif 000010
【図９】
2006288054.tif 000011
【図１０】
2006288054.tif 000012
【図１１】
2006288054.tif 000013