(57)【要約】【課題】  コア本体にセラミック副コアを収容したコア基板を形成する際に、無機フィラーの含有量が多く粘度の高い充填樹脂であってもコア本体とセラミック副コアの隙間に容易に充填することが可能な配線基板の製造方法を提供することを目的とする。【解決手段】  セラミック副コア３及びコア本体２の第１主面ＭＰ１側から樹脂ペースト４ＰをゴムスキージＳＫにより圧入印刷して、セラミック副コア３とコア本体２の隙間に樹脂ペースト４Ｐを充填する（充填樹脂４の形成）。ゴムスキージＳＫによる圧入印刷で、セラミック副コア３とコア本体２の隙間にはボイドを発生させることなく樹脂ペースト４Ｐが充填される。【選択図】        図５
2006339482.tif 000002
【特許請求の範囲】
【請求項１】
高分子材料で構成された板状のコア本体に、主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として副コア収容部が形成され、その内部にセラミックで構成された板状のセラミック副コアが収容されたコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部と、を備える配線基板であって、
前記セラミック副コアとその主面上に形成される配線積層部との層間には、該セラミック副コアと前記コア本体の隙間を充填する充填樹脂と連続する充填樹脂連続層が介挿されてなり、
前記セラミック副コアが主面に有する導体パッドには、前記配線積層部の最下層の前記誘電体層と前記充填樹脂連続層とに跨って貫通形成された複数層貫通ビア導体が接続されてなることを特徴とする配線基板。
【請求項２】
高分子材料で構成された板状のコア本体に、主面間を貫通する貫通孔あるいは第１主面に開口する凹部として副コア収容部が形成され、その内部にセラミックで構成された板状のセラミック副コアが収容されたコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部と、を備える配線基板の製造方法であって、
前記セラミック副コアを、前記副コア収容部の第１主面の開口側から収容する副コア収容工程と、
前記セラミック副コア及び前記コア本体の第１主面側から樹脂ペーストをスキージにより圧入印刷して、前記セラミック副コアと前記コア本体の隙間に該樹脂ペーストを充填する圧入印刷工程と、
をこの順に含むことを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックで構成されたセラミック副コアが収容されたコア基板を備える配線基板及びその製造方法に関する。
【背景技術】
【０００２】
従来より、半導体集積回路素子（以下「ＩＣチップ」という）が搭載される配線基板には、オーガニックパッケージ基板が用いられている。オーガニックパッケージ基板は、ガラス繊維にて強化されたエポキシ樹脂などの高分子材料を主体とするコア基板上に、高分子材料からなる誘電体層と金属材料からなる導体層とが交互に積層された配線積層部が形成された構造を有する。しかし、オーガニックパッケージ基板は高分子材料を主体とすることから、半田リフローなどの熱履歴が加わると、シリコンを主体とするＩＣチップとの線膨張係数差によって断線などの不具合につながる惧れがある。そこで、特許文献１では、ＩＣチップと配線基板の線膨張係数差を縮減するために、高分子材料からなるコア本体よりも線膨張係数の小さいセラミックからなる副コアをコア基板内に収容した構造を有する配線基板が提案されている。
【０００３】
【特許文献１】特開２００５−３９２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記のようなコア基板は、コア本体に形成された副コア収容部にセラミック副コアを収容した後、コア本体とセラミック副コアの隙間に、シリカフィラー等の無機フィラーを含む充填樹脂を公知のディスペンサー等により注入することで得ることができる。ここで、充填樹脂は、セラミック副コアとコア本体との線膨張係数差を自身の弾性変形により吸収する役割を果たすため、セラミック副コアの線膨張係数により近い（線膨張係数がより小さい）ものを用いる必要がある。
【０００５】
しかしながら、線膨張係数の小さい充填樹脂を得るには、無機フィラーを多く含有させる必要があるが、無機フィラーの含有量が多くなると、それに伴い充填樹脂の粘度が上昇することになる。充填樹脂の粘度が過度に高い場合、ディスペンサー等による注入が困難となり、注入時に内部にボイド（空隙）が発生しやすくなるという問題がある。
【０００６】
本発明は、上記問題を鑑みて為されたものであり、コア本体にセラミック副コアを収容したコア基板を形成する際に、無機フィラーの含有量が多く粘度の高い充填樹脂であってもコア本体とセラミック副コアの隙間に容易に充填することが可能な配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段及び発明の効果】
【０００７】
上記課題を解決するため、本発明の配線基板の製造方法は、
高分子材料で構成された板状のコア本体に、主面間を貫通する貫通孔あるいは第１主面に開口する凹部として副コア収容部が形成され、その内部にセラミックで構成された板状のセラミック副コアが収容されたコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部と、を備える配線基板の製造方法であって、
セラミック副コアを、副コア収容部の第１主面の開口側から収容する副コア収容工程と、
セラミック副コア及びコア本体の第１主面側から樹脂ペーストをスキージにより圧入印刷して、セラミック副コアとコア本体の隙間に該樹脂ペーストを充填する圧入印刷工程と、
をこの順に含むことを特徴とする。
【０００８】
上記本発明の配線基板の製造方法によると、セラミック副コアとコア本体の隙間に樹脂ペーストをスキージを用いて圧入（充填）することにより、セラミック副コアとコア本体の隙間を埋めて両者を互いに固定する充填樹脂を、ボイドを発生させることなく良好に形成することができる。
【０００９】
ここで、樹脂ペーストの粘度は、室温（例えば２５℃）以上１２０℃以下において３Ｐａ・ｓ以上６０Ｐａ・ｓ以下であることが好ましい（更に好ましくは５Ｐａ・ｓ以上５８Ｐａ・ｓ以下）。スキージによる圧入印刷を行うためには、下限以上の粘度を有することが好ましい。他方、上限を上回ると、樹脂ペーストの流動性が下がり過ぎて、スキージによる圧入印刷によっても樹脂ペーストを良好に充填できない惧れがある。また、かかる粘度を得るべく、樹脂ペーストのフィラー含有量は、５０ｗｔ％以上８０ｗｔ％以下であることが好ましい（更に好ましくは５２ｗｔ％以上７８ｗｔ％以下）。
【００１０】
次に、本発明の配線基板の製造方法では、圧入印刷工程において、少なくともセラミック副コアの第１主面に対してマスク材を介さず樹脂ペーストを直接圧入印刷し、セラミック副コアとコア本体の隙間に樹脂ペーストを充填するとともに、該樹脂ペーストに連続する層を少なくともセラミック副コアの第１主面上に被覆形成し、これを充填樹脂連続層とする。これによれば、少なくともセラミック副コアの第１主面に対してマスク材を用いることなく圧入印刷を行うことができるので工程が簡略化される。また、セラミック副コアとコア本体の隙間への樹脂ペーストの充填と同時に、充填樹脂連続層を形成することができる。
【００１１】
更には、本発明の配線基板の製造方法では、圧入印刷工程において、セラミック副コア及びコア本体の第１主面に対してマスク材を介さず樹脂ペーストを直接圧入印刷し、セラミック副コアとコア本体の隙間に樹脂ペーストを充填するとともに、該樹脂ペーストに連続する層をセラミック副コア及びコア本体の第１主面の全面に被覆形成し、これを充填樹脂連続層とすることができる。これによれば、マスク材を全く用いることなく圧入印刷を行うことができるので工程が簡略化される。また、このようなコア基板の主面全体を覆った充填樹脂連続層を形成することで、得られる配線基板の平坦化に寄与する。
【００１２】
次に、本発明の配線基板の製造方法では、副コア収容工程前に、コア本体の主面間を貫通する貫通孔として形成された副コア収容部の第２主面側の開口を、表面に粘着剤を有するシート材で、該粘着剤が副コア収容部の内側に露出するように塞ぐ閉塞工程を含み、副コア収容工程では、セラミック副コアを、副コア収容部の第１主面の開口側から収容するとともに粘着剤に固着させ、この状態で圧入印刷工程を行うようにすることができる。これによれば、貫通孔として副コア収容部を形成した場合に、シート材表面の粘着剤によりセラミック副コアを固定した状態で圧入印刷工程を行うことができる。
【００１３】
また、本発明の配線基板の製造方法では、圧入印刷工程後に、配線積層部の最下層となる誘電体層を充填樹脂連続層上に形成する最下誘電体層形成工程と、当該誘電体層及び充填樹脂連続層を跨って貫通する複数層貫通ビアホールを形成し、その内部にセラミック副コアが主面に有する導体パッドを露出させる複数層貫通ビアホール形成工程と、複数層貫通ビアホール内に複数層貫通ビア導体を充填形成する複数層貫通ビア導体形成工程と、を含むようにすることができる。これによれば、セラミック副コアとその主面上に形成される配線積層部との層間に充填樹脂連続層が介挿されていても、複数層貫通ビア導体を形成することによって、各々が有する内部配線同士の導通を図ることができる。
【００１４】
なお、以上の製造方法により得られる本発明の配線基板は、
高分子材料で構成された板状のコア本体に、主面間を貫通する貫通孔あるいは一方の主面に開口する凹部として副コア収容部が形成され、その内部にセラミックで構成された板状のセラミック副コアが収容されたコア基板と、該コア基板の主面上に高分子材料で構成された誘電体層と導体層とが交互に積層して形成された配線積層部と、を備える配線基板であって、
セラミック副コアとその主面上に形成される配線積層部との層間には、該セラミック副コアとコア本体の隙間を充填する充填樹脂と連続する充填樹脂連続層が介挿されてなり、
セラミック副コアが主面に有する導体パッドには、配線積層部の最下層の誘電体層と充填樹脂連続層とに跨って貫通形成された複数層貫通ビア導体が接続されてなることを特徴とする。
【００１５】
上記本発明の配線基板によると、セラミック副コアとその主面上に形成される配線積層部との層間に、充填樹脂と連続する充填樹脂連続層を形成することで、セラミック副コアと配線積層部（ひいては、その上に実装されるＩＣチップ）との線膨張係数差（すなわち、板圧方向の線膨張係数差）を、充填樹脂連続層の弾性変形により吸収させることができる。これにより、セラミック副コアの周囲の配線に断線などの不具合が生じることを防止できる。また、充填樹脂連続層は、コア基板の主面全体を覆った構造とすることができ、これによれば、上記の効果に加えて、配線基板の平坦化に寄与する。
【００１６】
ここで、充填樹脂連続層は、誘電体層よりも線膨張係数が小さい材料にて構成することができる。特には、充填樹脂連続層は、誘電体層とセラミック副コアの中間の線膨張係数を有する材料にて構成することができる。これにより、上述のような板圧方向の線膨張係数差を吸収する効果を良好に得ることができる。具体的には、充填樹脂連続層は、室温（例えば２５℃）から２００℃までの平均の線膨張係数（以下、単に線膨張係数という）が３５ｐｐｍ／℃以下（好ましくは３３ｐｐｍ／℃以下：但し、０は含まず）の材料にて構成することができる。かかる上限を超えると、高分子材料を主体とする配線積層部と同程度となってしまい、上記の効果を良好に得られない惧れがある。また、かかる線膨張係数を得るべく、充填樹脂連続層は、誘電体層よりもフィラー含有量が多い材料にて構成することができる。具体的には、充填樹脂連続層のフィラー含有量を５０ｗｔ％以上８０ｗｔ％以下とすることができる。
【発明を実施するための最良の形態】
【００１７】
＜配線基板の実施形態＞
本発明の配線基板の実施形態を、図面を参照しながら説明する。図１は、配線基板１の断面構造を概略的に表す図である。なお、本実施形態において板状の部材は、図中で上側に表れている面を第１主面ＭＰ１とし、下側に表れている面を第２主面ＭＰ２とする。配線基板１は、コア基板ＣＢのうち半田バンプ７の下部領域にセラミック副コア３を有しており、半導体集積回路素子（ＩＣチップ）Ｃとの線膨張係数差を縮減し、熱応力による断線等を生じ難くするものである。以下、詳細な説明を行う。
【００１８】
図２は、ＩＣチップＣと主基板（マザーボード等）ＧＢとの間に配置された配線基板１を表す図である。ＩＣチップＣは、信号端子，電源端子，グランド端子を第２主面に有し（図示せず）、配線基板１の第１主面ＭＰ１に形成された半田バンプ７（Ｐｂ−Ｓｎ系，Ｓｎ−Ａｇ系，Ｓｎ−Ｓｂ系，Ｓｎ−Ｚｎ系の半田等）にフリップチップ接続されている。また、ＩＣチップＣと配線基板１の第１主面ＭＰ１の間には、半田バンプ７の熱疲労寿命を向上させるために、熱硬化性樹脂からなるアンダーフィル材（図示せず）が充填形成される。他方、主基板（マザーボード等）ＧＢは、セラミック粒子や繊維をフィラーとして強化された高分子材料を主体に構成されており、配線基板１の第２主面ＭＰ２に形成された半田ボールＢＬを介して端子パッド５６に接続されている。
【００１９】
図３は、配線基板１の第１主面ＭＰ１を表す図である。半田バンプ７は、格子状（あるいは千鳥状でもよい）に配列しており、このうち、中央部には電源端子７ａとグランド端子７ｂとが互い違いに配置され、また、これらを取り囲む形で信号端子７ｓが配置されている。これらは、ＩＣチップＣの端子に対応する。
【００２０】
コア本体２は、耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）等で板状に構成される。そして、半田バンプ７の下部領域を含む位置には、主面ＭＰ１，ＭＰ２間を貫通する副コア収容部２５（貫通孔）が形成され、その内部には板状のセラミック副コア３が収容され、コア基板ＣＢを為している。
【００２１】
セラミック副コア３は、主面ＭＰ１，ＭＰ２間を貫通する貫通導体３２とそれに接続する主面ＭＰ１，ＭＰ２上の導体パッド３１とを有しており、これらはそれぞれ電源端子７ａ及びグランド端子７ｂに対応する。セラミック副コア３内に、電源用及びグランド用の貫通導体３２を並列形成することで、電源用及びグランド用の経路の低インダクタンス化ひいては低インピーダンス化を図ることができる。
【００２２】
セラミック副コア３は、セラミック材料の粉末を含有したセラミックグリーンシートに、パンチングあるいはレーザー穿孔等によりビアホールを形成し、金属粉末ペーストを充填したものを積層して焼成することにより得ることができる。セラミック副コア３を構成するセラミック材料としては、アルミナ，窒化珪素，窒化アルミニウム等や、ホウケイ酸系ガラス，ホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを４０重量部以上６０重量部以下添加したガラスセラミック等を使用できる。
【００２３】
副コア収容部２５内でセラミック副コア３とコア本体部２との隙間をなす空間には、高分子材料からなる充填樹脂４が充填形成されている。この充填樹脂４は、シリカフィラーなどの無機フィラーを含むエポキシ系の樹脂からなり、セラミック副コア３をコア本体部２に対して固定するとともに、セラミック副コア３とコア本体部２との面内方向及び厚さ方向の線膨張係数差を自身の弾性変形により吸収する役割を果たす。
【００２４】
コア基板ＣＢの第１主面ＭＰ１側（ＩＣチップＣの実装面側）には、充填樹脂４と連続する充填樹脂連続層４１が第１主面ＭＰ１の全面を覆う形で形成されている。この充填樹脂連続層４１は、充填樹脂４と同じ樹脂材料で一体となって形成されている。充填樹脂連続層４１がコア基板ＣＢとその第１主面ＭＰ１上に形成される配線積層部Ｌ１との層間に介挿されることにより、セラミック副コア３と配線積層部Ｌ１（ひいては、その上に実装されるＩＣチップＣ）との線膨張係数差（すなわち、板圧方向の線膨張係数差）を、充填樹脂連続層４１の弾性変形により吸収させることができる。これにより、セラミック副コア３の周囲の配線に断線などの不具合が生じることを防止できる。なお、かかる効果を得るには、図８に示すように、充填樹脂連続層４１をセラミック副コア３の第１主面ＭＰ１のみに設けても足りる。
【００２５】
コア基板ＣＢの両主面ＭＰ１，ＭＰ２上に設けられた配線積層部Ｌ１，Ｌ２は、誘電体層Ｂ１１〜Ｂ１４，Ｂ２１〜Ｂ２４と導体層Ｍ１２〜Ｍ１４，Ｍ２１〜Ｍ２４とが交互に積層された構造を有する。導体層Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４は、Ｃｕメッキからなる配線５１，５３やパッド５５，５６などにより構成されている。導体層Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４間は、ビア導体６によって層間接続がなされており、これによって、パッド５５からパッド５６への導通経路（信号用，電源用，グランド用）が形成されている。また、パッド５５，５６は半田バンプ７や半田ボールＢＬを形成するためのものであり、その表面にはＮｉ−Ａｕメッキが施されている。
【００２６】
誘電体層Ｂ１１〜Ｂ１４，Ｂ２１〜Ｂ２４は、エポキシ樹脂等の高分子材料からなり、誘電率や絶縁耐圧を調整するシリカ粉末等の無機フィラーを適宜含んでいる。このうち誘電体層Ｂ１１〜Ｂ１３，Ｂ２１〜Ｂ２３は、ビルドアップ樹脂絶縁層，ビア層と呼ばれ、導体層Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４間を絶縁するとともに、層間接続のためのビア導体６が貫通形成されている。特に、配線積層部Ｌ１の最下層にある誘電体層Ｂ１１と充填樹脂連続層４１には、これら隣接する２層に跨る複数層貫通ビア導体６５が貫通形成され、セラミック副コア３が第１主面ＭＰ１に有する導体パッド３１に接続されている。他方、誘電体層Ｂ１４，Ｂ２４は、ソルダーレジスト層であり、パッド５５，５６を露出させるための開口が形成されている。
【００２７】
また、コア基板ＣＢのコア本体部２及び誘電体層Ｂ１１，Ｂ２１には、貫通孔が形成され、その内壁には配線積層部Ｌ１，Ｌ２間の導通を図るスルーホール導体２１が形成されている。このスルーホール導体２１は、信号端子７ｓに対応するものである。スルーホール導体２１の内側には、シリカフィラーなどの無機フィラーを含むエポキシ系の樹脂からなる樹脂製穴埋め材２３が充填形成されており、スルーホール導体２１の端部にはＣｕメッキからなる蓋導体５２が形成されている。なお、スルーホール導体２１及び蓋導体５２が形成された、コア基板を中心とする導体層Ｍ１２からＭ２２までの領域はコア領域ＣＲと称される。
【００２８】
なお、誘電体層Ｂ１１〜Ｂ１４，Ｂ２１〜Ｂ２４と、充填樹脂４及び充填樹脂連続層４１とは、同じエポキシ系の樹脂からなるが、無機フィラーの含有量の違いにより、その線膨張係数が調整されている。すなわち、充填樹脂４及び充填樹脂連続層４１は、誘電体層Ｂ１１〜Ｂ１４，Ｂ２１〜Ｂ２４と比較して、フィラー含有量が多く、これにより線膨張係数が小さいものとなっている。また、充填樹脂連続層４１は、誘電体層Ｂ１１〜Ｂ１４，Ｂ２１〜Ｂ２４と、セラミック副コア３との中間の線膨張係数を有する。具体的には、誘電体層Ｂ１１〜Ｂ１４，Ｂ２１〜Ｂ２４の線膨張係数が４０ｐｐｍ／℃以上５０ｐｐｍ／℃以下であり、セラミック副コア３の線膨張係数が３ｐｐｍ／℃以上５ｐｐｍ／℃以下であるのに対して、充填樹脂連続層４１の線膨張係数は３２ｐｐｍ／℃以下（但し、０は含まず）とされる（特に、セラミック副コア３との線膨張係数のマッチングを意図する場合には２５ｐｐｍ／℃以下が好ましい。）。また、かかる線膨張係数を得るべく、充填樹脂連続層４１のフィラー含有量は、５３ｗｔ％以上８０ｗｔ％以下とすることができる（特に、セラミック副コア３との線膨張係数のマッチングを意図する場合には７０ｗｔ％以上が好ましい。）。また、充填樹脂連続層４１は、エポキシ樹脂に酸無水物を加えた樹脂を用いることができる他、アミン等の樹脂を用いることもできる。
【００２９】
＜配線基板の第１変形例＞
配線基板１の第１変形例（配線基板１’）について説明する。以下、主に配線基板１と異なる箇所について述べ、重複する箇所については図中に同番号を付して説明を省略する。図９に示す配線基板１’は、セラミック副コア３’の第１主面ＭＰ１側に薄膜コンデンサ部３Ｃ（電子部品）が組込まれてなる。薄膜コンデンサ部３Ｃは、ＩＣチップＣのスイッチングノイズの低減や動作電源電圧の安定化を図るためのものであり、半田バンプ７直下に当たるセラミック副コア３’の第１主面ＭＰ１側（セラミック基体３４上）に設けられることで、ＩＣチップＣと薄膜コンデンサ３Ｃとの間の配線長を短縮化し、配線のインダクタンス成分の減少に寄与している。また、薄膜コンデンサ部３Ｃが組込まれたセラミック副コア３’の第１主面ＭＰ１側が充填樹脂連続層４１に覆われる（保護される）ことで、板圧方向の線膨張係数差を吸収させることができ、周囲の配線の断線などの不具合を防止できる。
【００３０】
薄膜コンデンサ部３Ｃは、コンデンサを形成する複数の誘電体薄膜３８と複数の電極導体薄膜３６，３７とが交互に積層されたものである。電極導体薄膜３６，３７には、電源端子７ａに対応する電源側電極導体薄膜とグランド端子７ｂに対応するグランド側電極導体薄膜との互いに直流的に分離された２種類が存在し、誘電体薄膜３８により隔てられた形で積層方向に交互に配列している。
【００３１】
このような薄膜コンデンサ部３Ｃは、周知の成膜技術による成膜と、周知のフォトリソグラフィー技術によるパターニングとを繰り返すことで製造できる。電極導体薄膜３６，３７は、例えばＣｕ，Ａｇ，Ａｕ，Ｐｔ等の金属で構成でき、スパッタリングや真空蒸着などの気相成膜法にて形成される。他方、誘電体薄膜３８は、酸化物あるいは窒化物などで構成され、高周波スパッタリング，反応性スパッタリング，化学気相堆積法（Chemical Vapor Deposition：ＣＶＤ）などの気相成膜法により形成される。また、酸化物（ペロブスカイト型結晶構造を有した複合酸化物、例えばチタン酸バリウム，チタン酸ストロンチウム，チタン酸鉛の１種又は２種以上）で構成される場合、いわゆるゾルゲル成膜法などの化学溶液成膜法（Chemical Solution Deposition：ＣＳＤ）にて形成することもできる。
【００３２】
具体的には、薄膜コンデンサ部３Ｃは、例えば図１０〜図１２のような工程に従って製造することができる。なお、薄膜コンデンサ部３Ｃはセラミック基体３４上に形成されるが、このセラミック基体３４は、上述のように、セラミックの原料粉末を含有した周知のセラミックグリーンシートと、パンチングあるいはレーザー穿孔等により形成したビアホールに、金属粉末ペーストを充填したものを積層して焼成することにより得られる。
【００３３】
まず、工程Ｃ１では、セラミック基体３４の主面上に金属薄膜３６７を成膜する。そして、工程Ｃ２に進み、金属薄膜３６７のうち電源用またはグランド用に対応する貫通導体３２の周囲をドーナツ状にエッチングし、貫通導体３２と電極導体薄膜３６とを分離する。これを上部から見た図を図１２に示す。続いて、工程Ｃ３に進み、電極導体薄膜３６の全面を覆うように誘電体薄膜３８を例えばゾルゲル法で成膜し、工程Ｃ４では、誘電体薄膜３８のうち貫通導体３２に対応する位置に開口を形成する。次に、工程Ｃ５で、工程Ｃ１と同様に金属薄膜３６７を形成し、工程Ｃ６で、工程Ｃ２の場合とは異なる貫通導体３２の周囲をドーナツ状にエッチングし、貫通導体３２と電極導体薄膜３７とを分離する。これを上部から見た図を図１２に示す。以上の工程を繰り返すことで、複数の誘電体薄膜３８と複数の電極導体薄膜３６，３７とが交互に積層した構造が得られる。
【００３４】
＜配線基板の第２変形例＞
配線基板１の第２変形例（配線基板１”）について説明する。以下、主に配線基板１と異なる箇所について述べ、重複する箇所については図中に同番号を付して説明を省略する。図１３に示す配線基板１”は、セラミック副コア３”の全体が積層セラミックコンデンサ（電子部品）として構成されている。この積層セラミックコンデンサは、第１変形例（配線基板１’）における薄膜コンデンサ部３Ｃと同様の積層構造を有しており、電源端子７ａに対応する電源側電極導体層と、グランド端子７ｂに対応するグランド側電極導体層との互いに直流的に分離された２種類の電極導体層３６，３７が、セラミック層３３により隔てられた形で積層方向に交互に配列している。また、全体が積層セラミックコンデンサとされたセラミック副コア３”の第１主面ＭＰ１側が充填樹脂連続層４１に覆われる（保護される）ことで、板圧方向の線膨張係数差を吸収させることができ、周囲の配線の断線などの不具合を防止できる。
【００３５】
このような積層セラミックコンデンサからなるセラミック副コア３”は、具体的には、電極導体層３６，３７と、それらと同時焼成されたセラミック層３３とが交互に積層された積層セラミックコンデンサとされている。すなわち、セラミック副コア３”は、セラミック層３３をセラミックグリーンシートにより形成し、電極導体層３６，３７を金属ペーストの印刷塗布により形成し、これらの積層体を同時焼成することにより得ることができる。また、電極導体層３６同士あるいは３７同士は、ビアをなす貫通導体３２により積層方向に連結されており、これらは金属ペーストの印刷パターニング時に互いに分離されて形成される。
【００３６】
＜配線基板の製造方法の実施形態＞
次に、本発明の配線基板の製造方法の実施形態を、図面を参照しながら説明する。図４〜図７は、配線基板１の製造工程を表す図である。
【００３７】
工程１では、コア本体部２の両主面ＭＰ１，ＭＰ２に導体パターン５４（導体層Ｍ１１）を形成する。これは、両主面に銅箔を有する耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）または繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）に対し、マスク材を用いて銅箔をパターンエッチングすることにより得ることができる。
【００３８】
工程２では、主面ＭＰ１，ＭＰ２間を貫通する貫通孔をドリル加工により形成して、副コア収容部２５を設ける。また、副コア収容部２５（貫通孔）の側壁に対しては、過マンガン酸カリウム等により粗化処理を施すことにより、後に充填される充填樹脂４との密着性を向上させることができる。更には、有機系化合物（カップリング剤）を塗布しても良い。
【００３９】
工程３（閉塞工程）では、副コア収容部２５（貫通孔）の第２主面ＭＰ２側の開口を、表面に粘着剤ａｄを有するシート材Ｓで、粘着剤ａｄが副コア収容部２５の内側に露出するように塞ぐ。シート材Ｓとしては、粘着材ａｄの粘着力が８．０Ｎ／２５ｍｍ以上であるものが好ましい（１８０°引きはがし法（ＪＩＳ  Ｚ ０２３７）により測定）。なお、単位［Ｎ／２５ｍｍ］は、幅２５ｍｍのシート材を試料として測定された力を意味する。シート材Ｓの材質（基材）は、例えばポリエステルやポリイミド、ＰＥＴ等の樹脂シートを用いることができる。また、シート材Ｓの表面に付される粘着剤ａｄは、例えばシリコン系の粘着剤、アクリル系の粘着剤、熱可塑性ゴム系の粘着剤などを用いることができる。
【００４０】
工程４（副コア収容工程）では、副コア収容部２５の第１主面ＭＰ１側の開口からセラミック副コア３を収容するとともに粘着剤ａｄに固着させる。これは、公知のマウント装置を用いることにより、セラミック副コア３を精度良く収容することができる。
【００４１】
工程５（圧入印刷工程）では、セラミック副コア３及びコア本体２の第１主面ＭＰ１側から樹脂ペースト４ＰをゴムスキージＳＫにより圧入印刷して、セラミック副コア３とコア本体２の隙間に樹脂ペースト４Ｐを充填する（充填樹脂４の形成）。ゴムスキージＳＫによる圧入印刷で、セラミック副コア３とコア本体２の隙間にはボイドを発生させることなく樹脂ペースト４Ｐが充填される。また、かかる圧入印刷は、セラミック副コア３及びコア本体２の第１主面ＭＰ１に対してマスク材を介さずに樹脂ペースト４Ｐを直接圧入印刷するため、セラミック副コア３とコア本体２の隙間への樹脂ペースト４Ｐの充填と同時に、これに連続する層がセラミック副コア３及びコア本体２の第１主面ＭＰ１の全面に被覆形成される（充填樹脂連続層４１の形成）。以上のように充填形成・被覆形成された樹脂ペースト４Ｐは、加熱及び乾燥により硬化（いわゆるキュア）して、充填樹脂４及び充填樹脂連続層４１となる。なお、図８に示すようなセラミック副コア３の第１主面ＭＰ１のみを覆う充填樹脂連続層４１を得る場合は、コア本体２の第１主面ＭＰ１をマスク材で覆った状態で圧入印刷を行う。
【００４２】
具体的には、本実施形態に係る配線基板の製造方法は、図１４（工程５前の図）に示すように、配線基板１となるべき製品部分が複数配列した製品部分領域ＰＲと、これを取り囲む捨て代部分領域ＤＲとから構成される製造基板に対して行われるが、本工程５（圧入印刷工程）では、捨て代部分領域ＤＲに樹脂ペースト４Ｐを堆積させ、これを図５に示すようにゴムスキージＳＫを移動させることでセラミック副コア３とコア本体２の隙間に充填するとともに、セラミック副コア３とコア本体２の第１主面ＭＰ１の全面を覆う層を被覆形成する。
【００４３】
ここで、樹脂ペースト４Ｐの粘度は、例えば、室温（例えば２５℃）以上１２０℃以下において６Ｐａ・ｓ以上５７Ｐａ・ｓ以下程度とされる（特には、３０Ｐａ・ｓ以上であることが好ましい）。また、かかる粘度を得るべく、樹脂ペースト４Ｐのフィラー含有量は５３ｗｔ％以上８０ｗｔ％以下とすることができる（特には、７０ｗｔ％以上が好ましい）。また、樹脂ペースト４Ｐは、エポキシ樹脂に酸無水物を加えた樹脂を用いることができる他、アミン等の樹脂を用いることもできる。
【００４４】
樹脂ペースト４Ｐを加熱及び乾燥させ、硬化（いわゆるキュア）させて充填樹脂４及び充填樹脂連続層４１を得た後は、過マンガン酸カリウム等により粗化処理を施すことにより、後に形成される誘電体層Ｂ１１，Ｂ２１との密着性を向上させることができる。
【００４５】
なお、従来のようなディスペンサー等の注入による充填樹脂の形成では、充填樹脂４がコア本体２とセラミック副コア３の第１主面ＭＰ１から盛り上がって形成されてしまう場合があり、これを除去するための研磨を行う必要が生じて製造工程が煩雑となったり、かかる研磨によってセラミック副コア等を損傷してしまう惧れがあったが、本発明の工程５（圧入印刷工程）では、セラミック副コア３の第１主面ＭＰ１に樹脂ペースト４Ｐによる層を被覆形成して、それを充填樹脂連続層４１とすることから、かかる研磨を行う必要がなく、セラミック副コア３を損傷することもない。これは、特に、配線基板１の変形例１及び変形例２で示すような、コンデンサが組込まれたセラミック副コア３’及び３”を有する配線基板１’及び配線基板１”を製造する際に有利である。
【００４６】
工程６以降は、セラミック副コア３が収容されたコア基板ＣＢの主面ＭＰ１上（詳しくは、充填樹脂連続層４１上），ＭＰ２上に誘電体層Ｂ１１〜１４，Ｂ２１〜２４と導体層Ｍ１２〜Ｍ１４，Ｍ２２〜Ｍ２４とを交互に積層して配線積層部Ｌ１，Ｌ２を形成する。これには、公知のビルドアップ工程（セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる誘電体層の形成、フォトリソグラフィ技術など）を用いることで実現できる。
【００４７】
まず、工程６（最下誘電体層形成工程）では、セラミック副コア３が収容されたコア基板ＣＢの主面ＭＰ１，ＭＰ２上に誘電体層Ｂ１１，Ｂ２１をラミネート形成する。特に、配線積層部Ｌ１の最下層となる誘電体層Ｂ１１は、充填樹脂連続層４１上に形成される。次に、工程７（複数層貫通ビアホール形成工程）では、レーザビアプロセスあるいはフォトビアプロセスなどの手法により、第１主面ＭＰ１側では、誘電体層Ｂ１１及び充填樹脂連続層４１を跨って貫通する複数層貫通ビアホール６５ａを穿設し、第２主面ＭＰ２側では、誘電体層Ｂ２１にビアホール６ａを穿設する。これにより、ビアホール６ａ，複数層貫通ビアホール６５ａの底には、導体パッド３１が露出する。また、ビアホール６ａ，複数層貫通ビアホール６５ａの形成後には、過マンガン酸カリウム等によりデスミア処理（樹脂残渣除去処理）が施されて、導体パッド３１の表面が洗浄される。
【００４８】
次に、工程８では、コア基板ＣＢ及びその主面ＭＰ１，ＭＰ２に形成された誘電体層Ｂ１１，Ｂ２１、導体層Ｍ１１，Ｍ２１を板厚方向に貫く形でドリル等により貫通孔ＴＨを穿設する。そして、工程９（複数層貫通ビア導体形成工程）では、Ｃｕメッキ（無電解Ｃｕメッキ後に電解Ｃｕメッキ）を全面に施すことにより、ビア孔６ａ，複数層貫通ビアホール６５ａ内を充填してビア導体６，複数層貫通ビア導体６５を形成するとともに、貫通孔ＴＨの内面にスルーホール導体２１を形成する。その後、工程１０では、スルーホール導体２１の内側に樹脂製穴埋め材２３を充填し、更にＣｕメッキを全面に施すことにより、蓋導体５２を形成する。
【００４９】
次に、工程１１では、誘電体層Ｂ１１，Ｂ２１を覆うＣｕメッキをパターンエッチングすることにより、配線５１等をパターン形成する。以上により、コア領域ＣＲが得られる。そして、同様に、誘電体層Ｂ１２〜Ｂ１４、Ｂ２２〜Ｂ２４と導体層Ｍ１３，１４、Ｍ２３，Ｍ２４とが交互にし、誘電体層Ｂ１４，Ｂ２４にはレーザビアプロセスあるいはフォトビアプロセスなどの手法により開口を形成し、パッド５５，５６を露出させる。また、パッド５５，５６の表面にＮｉ−Ａｕメッキが施され、パッド５５には半田バンプ７が形成される。その後、電気的検査，外観検査等の所定の検査を経て、図１に示す配線基板１が完成する。
【００５０】
以上、本発明の実施形態について説明したが、本発明はこれらに限定されず、これらに具現された発明と同一性を失わない範囲内において適宜変更し得る。
【図面の簡単な説明】
【００５１】
【図１】本発明の配線基板の断面構造を概略的に表す図
【図２】半導体集積回路素子（ＩＣチップ）と主基板（マザーボード等）との間に配置された配線基板を表す図
【図３】配線基板の第１主面を表す図
【図４】本発明の配線基板の製造工程を表す図
【図５】図４に続く図
【図６】図５に続く図
【図７】図６に続く図
【図８】充填樹脂連続層の変形例を表す図
【図９】配線基板の第１変形例の断面構造を概略的に表す図
【図１０】薄膜コンデンサ部の製造工程を表す図
【図１１】図１０に続く図
【図１２】製造工程における薄膜コンデンサ部を上面から見た図
【図１３】配線基板の第２変形例の断面構造を概略的に表す図
【図１４】工程４（副コア収容工程）終了後の基板上面図
【符号の説明】
【００５２】
１  配線基板
２  コア本体
２５  副コア収容部
３  セラミック副コア
４  充填樹脂
４１  充填樹脂連続層
６  ビア導体
７  半田バンプ
ＣＢ  コア基板
Ｌ１,Ｌ２  配線積層部
ＳＫ  スキージ
【図１】
2006339482.tif 000003
【図２】
2006339482.tif 000004
【図３】
2006339482.tif 000005
【図４】
2006339482.tif 000006
【図５】
2006339482.tif 000007
【図６】
2006339482.tif 000008
【図７】
2006339482.tif 000009
【図８】
2006339482.tif 000010
【図９】
2006339482.tif 000011
【図１０】
2006339482.tif 000012
【図１１】
2006339482.tif 000013
【図１２】
2006339482.tif 000014
【図１３】
2006339482.tif 000015
【図１４】
2006339482.tif 000016