(57)【要約】【課題】  電源配線の配線面積を維持しつつ、この電源配線における電源から電源被供給部までの電源電圧降下量の最大値を低くすることが可能な配線構造を備えた半導体集積回路を提供する。【解決手段】  半導体集積回路１００は、電源端子１、２に接続された電源供給用配線３、７と、この電源供給用配線３、７に接続され、電源が供給される複数の電源被供給部４、５、６と、を備え、電源供給用配線３、７は、分岐部１ａ、１ｂ、２ａ、２ｂを有し、電源供給用配線３、７の規定された配線面積を維持しつつ、電源端子から各電源被供給部４、５、６までの電源電圧降下量が等しくなるように、分岐部１ａ、１ｂ、２ａ、２ｂから各電源被供給部４、５、６との接続部に渡って分割されている。【選択図】  図１
2006313765.tif 000002
【特許請求の範囲】
【請求項１】
電源端子に接続された電源供給用配線と、
前記電源供給用配線に接続され、電源が供給される複数の電源被供給部と、を備え、
前記電源供給用配線は、分岐部を有し、前記電源供給用配線の規定された配線面積を維持しつつ、前記電源端子から前記各電源被供給部までの電源電圧降下量が等しくなるように、前記分岐部から前記各電源被供給部との接続部に渡って分割されていることを特徴とする半導体集積回路。
【請求項２】
前記分岐部は、前記電源端子と前記電源供給用端子との接続部であり、
前記電源供給用配線は、前記電源端子から前記各電源被供給部との接続部に渡って分割されていることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記電源供給用配線は、前記電源端子から前記各電源被供給部との接続部に渡って一対一に対応するように分割されていることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記電源供給用配線の分割されたそれぞれの部分配線の幅が、前記電源端子から前記各電源被供給部まで一定であることを特徴とする請求項２または３に記載の半導体集積回路。
【請求項５】
前記電源供給用配線は、電源配線の幹線に設けられていることを特徴とする請求項１ないし４のいずれかに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源被供給部に電源を供給する電源配線を備えた半導体集積回路に関するものである。
【背景技術】
【０００２】
近年、論理ＬＳＩの大規模化、高集積化、および微細化により、例えば、電源配線抵抗の増加を原因とする電源配線における電圧降下が大きくなる傾向にある。この電圧降下が大きい部分では例えば、論理ゲートの動作の遅延や、誤動作に繋がり得る。
【０００３】
例えば、従来の半導体集積回路として、所定の回路動作を行う回路部と、この回路部上に配設され回路部に電源を供給するメッシュ状の電源配線と、この電源配線に接続された電源パッドと、を備え、電源配線の幹線に対し、電源端子から２分木状の補強電源配線を取付けることにより、電源電圧降下を抑制するものがある（例えば、特許文献１参照）。
【０００４】
しかし、上記従来技術においては、取付けられた補強電源配線の分だけ電源配線の配線面積が増大するという問題があった。
【０００５】
また、他の従来の半導体集積回路として、所定の論理動作を行う論理回路と、この論理回路部上に配設され論理回路部に電源を供給する第１の電源配線と、論理回路上に第１の電源配線と異なる層で配設され、かつ第１の電源配線と交差部分でコンタクトを介して接続された第２の電源配線と、を備え、論理回路部の電圧降下量が最小になるように、電源配線のコンタクトの数と位置を調整するものがある（例えば、特許文献２参照）。
【０００６】
しかし、上記従来技術においては、例えば、電源供給元と複数の電源供給先が同一の電源配線上に直列に並んだ場合に、それらの電源供給先のうち電源供給元から遠いものは、近いものと比較して電源電圧降下量が大きくなるという問題があった。
【０００７】
また、さらに別の従来の半導体集積回路として、先ず電源配線の合計幅等を計算し、この結果に基づいて、チップ外部に近い回路領域とチップ中央に位置する回路領域には異なる電源配線が接続されるように、各回路領域までの電源配線の分割あるいは結合を行って個々の電源配線の幅と本数を回路領域ごとに決定するものがある（例えば、特許文献３参照）。
【０００８】
しかし、上記従来技術においては、例えば、各回路領域の配線情報や消費電力情報に基づいて、チップ中央に位置する回路領域の電圧降下を抑制するように、回路領域の電源配線の配線幅と本数とを調整するが、シート抵抗の異なる複数の配線層を組み合わせた電源配線について抵抗を最適化できないという問題があった。
【特許文献１】特開平１１−４５９７９号公報（第５−６頁、第１図）
【特許文献２】特開平１０−２８４６９０号公報（第４−５頁、第１図）
【特許文献３】特開２００３−１６７９３６号公報（第３−４頁、第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記課題を解決するものであり、電源配線の配線面積を維持しつつ、この電源配線における電源から電源被供給部までの電源電圧降下量の最大値を低くすることが可能な配線構造を備えた半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る実施例に従った半導体集積回路は、電源端子に接続された電源供給用配線と、前記電源供給用配線に接続され、電源が供給される複数の電源被供給部と、を備え、前記電源供給用配線は、分岐部を有し、前記電源供給用配線の規定された配線面積を維持しつつ、前記電源端子から前記各電源被供給部までの電源電圧降下量が等しくなるように、前記分岐部から前記各電源被供給部との接続部に渡って分割されていることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、電源供給用配線を分割して、電源配線の設計上規定された配線面積を維持した部分配線を設けたので、配線面積を維持しつつ、この電源配線における電源から電源被供給部までの電源電圧降下量の最大値を低くすることが可能な配線構造を備えた半導体集積回路を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る各実施例について図を参照しながら説明する。
【実施例１】
【００１３】
本実施例では、半導体集積回路の簡略化した要部を示す平面図と、この半導体集積回路の配線構造を適用した回路図に基づいて説明する。
【００１４】
図１は、本発明の実施例１に係る半導体集積回路の要部の構成を示す平面図である。
【００１５】
図１に示すように、半導体集積回路１００は、第１の電源端子１に接続された第１の電源供給用配線３と、第２の電源端子２に接続された第２の電源供給用配線７と、第１の電源供給用配線３と第２の電源供給用配線７との間に接続され、電源が供給される複数の電源被供給部４、５、６と、を備えている。低電位側（第２の電源端子２）の電位を回路の基準電圧０ボルトとして、高電位側（第１の電源端子１）に電源電圧Ｖｄｄボルトが供給されるようになっている。
【００１６】
第１の電源供給用配線３および第２の電源供給用配線７は、それぞれ長さ３L、幅Wである。
【００１７】
第１の電源供給用配線３は、第１の電源端子１と各電源被供給部４、５、６との間、ここでは、第１の電源端子１と第１の電源供給用端子３との接続部に、分岐部１a、１ｂを有している。そして、この第１の電源供給用配線３は、第１の電源供給用配線３の例えば設計上規定された配線面積を維持しつつ、第１の電源端子１から各電源被供給部４、５、６までの電源電圧降下量が等しくなるように、各分岐部１a、１ｂから各電源被供給部４、５、６との接続部に渡って、各部分配線３ａ、３ｂ、３ｃ、７ａ、７ｂ、７ｃに分割されている。すなわち、第１の電源供給用配線３は、第１の電源端子１から各電源被供給部４、５、６との接続部に渡って一対一に対応するように分割されている。
【００１８】
これにより、第１の電源端子１および第２の電源端子２からそれぞれ距離１L、２L、３Lの各部分配線３ａ、３ｂ、３ｃ、７ａ、７ｂ、７ｃの終端部分に電源被供給部４、５、６がそれぞれ接続されるようになっている。
【００１９】
なお、分岐部１ａ、１ｂを有する第１の電源供給用配線３、および分岐部２ａ、２ｂを有する第２の電源供給用配線７は、電源配線を敷設することを主な目的として用いられている配線層、下層配線層に比べて厚膜プロセスにより形成されている配線層、および総配線層のうち半分もしくはそれより上の配線層を通過している配線層等の電源配線の幹線に設けられる。
【００２０】
ここで、各部分配線の幅は、各部分配線における電圧降下量が等しくなるように決められている。本実施例では、図１に示すように、電源被供給部４に接続された部分配線３ａは、幅約０．１９６Ｗとなっている。また、電源被供給部５に接続された部分配線３ｂは、第１の電源端子１からそれぞれ長さLの区間ごとに幅約０．４０１Ｗ、約０．３８３Ｗとなっている。また、電源被供給部６に接続された部分配線３ｃは、第１の電源端子１からそれぞれ長さLの区間ごとに幅約０．４０３Ｗ、約０．６０３Ｗ、１Ｗとなっている。なお、第２の電源供給用配線７の各電源被供給部４、５、６に接続される各部分配線７ａ、７ｂ、７ｃについても同様の配線幅になっている。
【００２１】
ここで、この第１の電源供給用配線３、第２の電源供給用配線７がそれぞれ占める配線面積（３ＬＷ）は、分岐部を有さない電源供給用配線である場合の電源配線の幹線の設計上規定された配線面積（３ＬＷ）と同じである。
【００２２】
次に、電圧降下量について具体的に検討するため、図１の第１の電源端子１と第２の電源端子２との間に電圧源Ｖｄｄを接続した回路構成について説明する。図２は、本発明の実施例１に係る半導体集積回路の要部の構成を示す回路図である。なお、以下では、簡単のため各電源被供給部には同じ定電流Ｉが流れるものとして説明する。
【００２３】
図２に示すように、図１の第１の電源供給用配線３および第２の電源供給用配線７が、電源配線の各接点間の抵抗で表されている。また、図１の各電源被供給部４、５、６は、電流量Iの電流源とノレータとを組み合わせた構成で表されている。
【００２４】
第１の電源供給用配線３の各部分配線３ａ、３ｂ、３ｃの抵抗値は、図１に示された各配線の幅と長さとに基づいて求められる。ここでは、回路シミュレーションによりに求められた、例えば、部分配線３ａの抵抗値は、５．１０Ｒである。また、部分配線３ｂの抵抗値は、１Ｌの区間が２．４９Ｒ、２Ｌの区間が２．６１Ｒであり、合計が５．１０Ｒとなる。同様に、部分配線３ｃの抵抗値も５．１０Ｒである。このように各部分配線３ａ、３ｂ、３ｃの抵抗値は等しくなっている。
【００２５】
ここで、比較例として、例えば第１の電源供給用配線３および第２の電源供給用配線７のそれぞれについて分岐部が形成されていない場合、すなわち、各電源供給用配線の長さ３L、幅Wで、第１の電源端子および第２の電源端子からそれぞれ距離１L、２L、３Lに電源被供給部４、５、６が設けられている場合を考える。ここでは、配線の長さＬ、幅Ｗの抵抗値はＲとする。この場合、各電源被供給部３、７までの電源電圧降下は、電源被供給部４については３ＩＲ、電源被供給部５については５ＩＲ、電源被供給部６については６ＩＲとなる。
【００２６】
したがって、この比較例における電源電圧降下の最大値は、６ＩＲとなる。そして、高電位側と低電位側の電圧降下量の最大値の合計は、それぞれの電圧降下量の最大値の２倍である、１２ＩＲとなる。なお、各電源供給用配線の配線面積は、設計上規定された面積である３ＬＷである。
【００２７】
一方、図２に示すように、本実施例においては、各電源被供給部の電源電圧降下は、第１の電源供給用配線３および第２の電源供給用配線７のそれぞれについて、各部分配線３ａ、３ｂ、３ｃには定電流Ｉが流れるので、各電源被供給部４、５、６において５．１ＩＲとなる。したがって、電源電圧降下の最大値は５．１ＩＲとなる。そして、高電位側と低電位側の電圧降下量の最大値の合計は、上記電源供給用配線に分岐部が形成されていない場合よりも小さい、１０．２ＩＲとなる。
【００２８】
このように、電源供給用配線に分岐部を形成して分割し、この分割した各部分配線から各電源供給に電源を供給するようにすることで、例えば設計上規定された面積（ここでは、３ＬＷ）を維持しつつ、電源供給用配線における最大電圧降下量を低くすることができるようになっている。したがって、他の回路構成の面積を変更する必要がなく、回路設計による対応が可能である。
【００２９】
なお、第１の電源供給用配線３および第２の電源供給用配線７については、例えば、エレクトロマイグレーション制約や寸法制約や設計者によって決定される設計制約により、直接あるいは他のセルや配線を介して間接的に受ける制約を原因として一定となることが困難な場合を除き、分岐部を形成して分割することが可能である。
【００３０】
また、本実施例では、電源供給用配線である電源配線の幹線における電源電圧降下量を、配線幅のみで制御しているが、配線の本数や配線層の種類（例えば、導電率の異なる配線層等）、同電位の複数の電源配線間の接続により制御してもよい。
【００３１】
以上のように、本実施例に係る半導体集積回路によれば、電源供給用配線に分岐部を形成して分割し、この分割した各部分配線から各電源供給に電源を供給して、例えば、設計上規定された配線面積を維持しつつ、電源配線の幹線における電源電圧降下量の最大値の低下を図ることができる。
【実施例２】
【００３２】
実施例１では、分岐部を電源端子と電源供給用配線との接続部分に形成する構成について述べたが、本実施例では、分岐部を電源供給用配線中に形成する構成について述べる。
【００３３】
図３は、本発明の実施例２に係る半導体集積回路の要部の構成を示す平面図である。図３に示すように、半導体集積回路１００ａは、第１の電源端子１に接続された第１の電源供給用配線３と、第２の電源端子２に接続された第２の電源供給用配線７と、第１の電源供給用配線３と第２の電源供給用配線７との間に接続され、電源が供給される複数の電源被供給部４、５、６と、を備えている。
【００３４】
第１の電源供給用配線３は、第１の電源端子１と第１の電源供給用端子３との接続部に分岐部１aを、第１の電源端子１から距離Ｌに分岐部１ｂを有している。そして、この第１の電源供給用配線３は、第１の電源供給用配線３の例えば設計上規定された配線面積を維持しつつ、第１の電源端子から各電源被供給部４、５、６までの電源電圧降下量が等しくなるように、各分岐部１a、１ｂから各電源被供給部４、５、６との接続部に渡って、分割されている。
【００３５】
すなわち、第１の電源供給用配線３は、第１の電源端子１との接続部の分岐部１ａで部分配線３eと３ｄとに分岐している。この部分配線３ｄが、第１の電源端子１から距離Ｌにある分岐部１ｂで部分配線３ｇと３ｆに分岐している。これら分岐した部分配線３e、３ｇ、３ｆの終端部分が各電源被供給部４、５、６に接続されている。同様に、第２の電源供給用配線７は、第２の電源端子２との接続部の分岐部２ａで部分配線７eと７ｄとに分岐している。この部分配線７ｄが、第２の電源端子２から距離Ｌにある分岐部２ｂで部分配線７ｇと７ｆに分岐している。これら分岐した部分配線７e、７ｇ、７ｆの終端部分が各電源被供給部４、５、６に接続されている。
【００３６】
ここで、各部分配線の幅は、各部分配線における電圧降下量が等しくなるように決められている。本実施例では、電源被供給部３に接続された部分配線３ｅ、７ｅの幅は、約０．２０９Wである。また、電源被供給部４及び５に接続された共通部となる部分配線３ｄ、７ｄの幅は、約１．０６２Ｗである。また、電源被供給部4に接続された部分配線３ｇ、７ｇの幅は、約０．３４６Ｗ、電源被供給部５に接続された部分配線３ｆ、７ｆの幅は、約０．６９１Wである。これにより、各電源供給用配線３、７のそれぞれの配線面積は、３ＬＷとなる。
【００３７】
したがって、この第１の電源供給用配線３、第２の電源供給用配線７がそれぞれ占める配線面積（３ＬＷ）は、分岐部を有さない電源供給用配線である場合の電源配線の幹線の設計上規定された配線面積（３ＬＷ）と同じである。
【００３８】
次に、電圧降下量について具体的に検討するため、図３の第１の電源端子１と第２の電源端子２との間に電圧源Ｖｄｄを接続した回路構成について説明する。図４は、本発明の実施例２に係る半導体集積回路の要部の構成を示す回路図である。なお、以下では、簡単のため各電源被供給部には同じ定電流Ｉが流れるものとして説明する。
【００３９】
図４に示すように、図３の第１の電源供給用配線３および第２の電源供給用配線７が、電源配線の各接点間の抵抗で表されている。また、図３の各電源被供給部４、５、６は、電流量Iの電流源とノレータとを組み合わせた構成で表されている。
【００４０】
第１の電源供給用配線３の各部分配線３ｄ、３e、３ｆ、３ｇの抵抗値は、図３に示された各配線の幅と長さとに基づいて求められる。ここでは、例えば、部分配線３eの抵抗値は、４．７８Ｒである。また、部分配線３ｄの抵抗値は、０．９４Ｒである。また、部分配線３ｇの抵抗値は、２．８９Ｒである。また、部分配線３ｆの抵抗値は、２Ｌの区間が１．４５Ｒ、３Ｌの区間が１．４５Ｒである。このような配線構成により、第１の電源端子１から各電源被供給部４、５、６までの合成抵抗の合計が４．７８Ｒとなる。なお、図４に示すように、第２の電源供給用配線７の各部分配線７ｄ、７e、７ｆ、７ｇについても、同様の抵抗値となっている。
【００４１】
ここで、本実施例においては、各電源被供給部の電源電圧降下は、第１の電源供給用配線３および第２の電源供給用配線７のそれぞれについて、各部分配線３ｄ、３e、３ｆ、３ｇ、７ｄ、７e、７ｆ、７ｇには定電流Ｉが流れるので、各電源被供給部４、５、６において４．７８ＩＲとなる。したがって、電源電圧降下の最大値は４．７８ＩＲとなる。そして、高電位側と低電位側の電圧降下量の最大値の合計は、既述の実施例１の比較例である電源供給用配線に分岐部が形成されていない場合よりも小さい、９．５８ＩＲとなる。
【００４２】
このように、電源供給用配線に分岐部を形成して分割し、この分割した各部分配線から各電源供給に電源を供給するようにすることで、例えば設計上規定された面積（ここでは、３ＬＷ）を維持しつつ、電源供給用配線における最大電圧降下量を低くすることができるようになっている。したがって、他の回路構成の面積を変更する必要がなく、回路設計による対応が可能である。
【００４３】
なお、第１の電源供給用配線３および第２の電源供給用配線７については、例えば、エレクトロマイグレーション制約や寸法制約や設計者によって決定される設計制約により、直接あるいは他のセルや配線を介して間接的に受ける制約を原因として一定となることが困難な場合を除き、分岐部を形成して分割することが可能である。
【００４４】
また、本実施例では、電源供給用配線である電源配線の幹線における電源電圧降下量を、配線幅のみで制御しているが、配線の本数や配線層の種類（例えば、導電率の異なる配線層等）、同電位の複数の電源配線間の接続により制御してもよい。
【００４５】
以上のように、本実施例に係る半導体集積回路によれば、電源供給用配線に分岐部を形成して分割し、この分割した各部分配線から各電源供給に電源を供給して、例えば、設計上規定された配線面積を維持しつつ、電源配線の幹線における電源電圧降下量の最大値の低下を図ることができる。
【実施例３】
【００４６】
実施例１では、分岐部を電源端子と電源供給用配線との接続部分に形成する構成について述べたが、本実施例では、特に、分岐部から分岐した部分配線の幅が均一な構成について述べる。
【００４７】
図５は、本発明の実施例３に係る半導体集積回路の要部の構成を示す平面図である。図５に示すように、半導体集積回路１００ｂは、第１の電源端子１に接続された第１の電源供給用配線３と、第２の電源端子２に接続された第２の電源供給用配線７と、第１の電源供給用配線３と第２の電源供給用配線７との間に接続され、電源が供給される複数の電源被供給部４、５、６と、を備えている。
【００４８】
第１の電源供給用配線３は、第１の電源端子１と第１の電源供給用端子３との接続部に、分岐部１a、１ｂを有している。そして、この第１の電源供給用配線３は、第１の電源供給用配線３の例えば設計上規定された配線面積を維持しつつ、第１の電源端子から各電源被供給部４、５、６までの電源電圧降下量が等しくなるように、各分岐部１a、１ｂから各電源被供給部４、５、６との接続部に渡って各部分配線３ｈ、３ｉ、３ｊ、７ｈ、７ｉ、７ｊに分割されている。このように、第１の電源供給用配線３は、第１の電源端子１から各電源被供給部４、５、６との接続部に渡って一対一に対応するように分割されている。これにより、第１の電源端子１および第２の電源端子２からそれぞれ距離１L、２L、３Lの各部分配線３ｈ、３ｉ、３ｊ、７ｈ、７ｉ、７ｊの終端部分に電源被供給部４、５、６がそれぞれ接続されるようになっている。特に、本実施例においては、第１の電源供給用配線３の分割されたそれぞれの部分配線３ｈ、３ｉ、３ｊの幅が、第１の電源端子１から各電源被供給部４、５、６まで一定となっている。同様に、第２の電源供給用配線７のそれぞれの部分配線７ｈ、７ｉ、７ｊの幅も一定になっている。
【００４９】
ここで、各部分配線の幅は、各部分配線における電圧降下量が等しくなるように決められている。本実施例では、電源被供給部３に接続された部分配線３ｈ、７ｈの幅は約０．２１４Wである。また、電源被供給部４に接続された部分配線３ｉ、７ｉの幅は、約０．０．４２９Ｗである。また、電源被供給部５に接続された部分配線３ｊ、７ｊの幅は約０．６４３Ｗである。これにより、各電源供給用配線３、７のそれぞれの配線面積は、３ＬＷとなる。
【００５０】
したがって、この第１の電源供給用配線３、第２の電源供給用配線７がそれぞれ占める配線面積（３ＬＷ）は、分岐部を有さない電源供給用配線である場合の電源配線の幹線の設計上規定された配線面積（３ＬＷ）と同じである。
【００５１】
次に、電圧降下量について具体的に検討するため、図５の第１の電源端子１と第２の電源端子２との間に電圧源Ｖｄｄを接続した回路構成について説明する。図６は、本発明の実施例２に係る半導体集積回路の要部の構成を示す回路図である。なお、以下では、簡単のため各電源被供給部には同じ定電流Ｉが流れるものとして説明する。
【００５２】
図６に示すように、図５の第１の電源供給用配線３および第２の電源供給用配線７が、電源配線の各接点間の抵抗で表されている。また、図６の各電源被供給部４、５、６は、電流量Iの電流源とノレータとを組み合わせた構成で表されている。
【００５３】
第１の電源供給用配線３の各部分配線３ｈ、３ｉ、３ｊの抵抗値は、図３に示された各配線の幅と長さとに基づいて求められる。ここでは、例えば、部分配線３ｈの抵抗値は、５Ｒである。また、部分配線３ｉの抵抗値は、１Ｌの区間が２．５Ｒ、２Ｌの区間が２．５Ｒである。また、部分配線３ｈの抵抗値は、１Ｌの区間が１．６６Ｒ、２Ｌの区間が１．６６Ｒ、３Ｌの区間が１．６６Ｒである。このような配線構成により、第１の電源端子１から各電源被供給部４、５、６までの合成抵抗の合計が約５Ｒとなる。なお、図６に示すように、第２の電源供給用配線７の各部分配線７ｈ、７ｉ、７ｊについても、同様の抵抗値となっている。
【００５４】
ここで、本実施例においては、各電源被供給部の電源電圧降下は、第１の電源供給用配線３および第２の電源供給用配線７のそれぞれについて、各部分配線３ｈ、３ｉ、３ｊ、７ｈ、７ｉ、７ｊには定電流Ｉが流れるので、各電源被供給部４、５、６において約５ＩＲとなる。したがって、電源電圧降下の最大値は約５ＩＲとなる。そして、高電位側と低電位側の電圧降下量の最大値の合計は、既述の実施例１の比較例である電源供給用配線に分岐部が形成されていない場合よりも小さい、約１０ＩＲとなる。
【００５５】
このように、電源供給用配線に分岐部を形成して分割し、この分割した各部分配線から各電源供給に電源を供給するようにすることで、例えば設計上規定された面積（ここでは、３ＬＷ）を維持しつつ、電源供給用配線における最大電圧降下量を低くすることができるようになっている。したがって、他の回路構成の面積を変更する必要がなく、回路設計による対応が可能である。
【００５６】
なお、第１の電源供給用配線３および第２の電源供給用配線７については、例えば、エレクトロマイグレーション制約や寸法制約や設計者によって決定される設計制約により、直接あるいは他のセルや配線を介して間接的に受ける制約を原因として一定となることが困難な場合を除き、分岐部を形成して分割することが可能である。
【００５７】
また、本実施例では、電源供給用配線である電源配線の幹線における電源電圧降下量を、配線幅のみで制御しているが、配線の本数や配線層の種類（例えば、導電率の異なる配線層等）、同電位の複数の電源配線間の接続により制御してもよい。
【００５８】
以上のように、本実施例に係る半導体集積回路によれば、電源供給用配線に分岐部を形成して均一の幅で分割し、この分割した各部分配線から各電源供給に電源を供給して、例えば、設計上規定された配線面積を維持しつつ、電源配線の幹線における電源電圧降下量の最大値の低下を図ることができる。
【００５９】
なお、以上の各実施例１ないし３においては、第１の電源供給用配線３および第２の電源供給用配線２が、分岐部１ａ、１ｂ、２ａ、２ｂを有する構成について説明したが、第１の電源供給用配線３と第２の電源供給用配線２との少なくとも何れか一方について、分岐部を有し部分配線が形成されていれば、少なくともこの部分配線が形成された電源供給用配線について同様の作用効果を奏するのは勿論である。
【実施例４】
【００６０】
既述の各実施例１〜３では、電源配線の部分的な構成について述べたが、以下の実施例については、これらの実施例１〜３の構成をより具体的な回路構成に適用した場合について述べる。なお、本実施例では、特に、一般に広く用いられている構造であるリング状の電源配線の幹線と、このリング状の電源配線の幹線から各電源被供給部に電源を供給するメッシュ状の電源配線である電源供給用配線と、を備えた半導体集積回路に、実施例３を適用した構成について述べる。
【００６１】
図７は、本発明の実施例４に係る半導体集積回路の要部の構成を示す概略図である。図７に示すように、半導体集積回路１００ｃは、高電位の第１の電源端子1と、高電位のリング電源配線８と、高電位のメッシュ状の電源供給用配線９ａ〜９ｆと、電源被供給部１０を備えている。なお、図では、電源配線の高電位側と低電位側の対称性から、簡単のため、低電位側の電源配線は省略し、高電位側の電源配線のみ示している。また、ここでは、電源配線について、リング電源配線８は十分に太い配線により構成されており電圧降下が無視できるくらい小さいと仮定し、電源被供給部１０がリング電源配線の内側に均一に分布していると仮定する。また、図において、説明のため電源被供給部１０は、３６等分されたものであり、電源被供給部１０一つ当たりの消費電流をIとする。
【００６２】
ここで、比較例として、図８に示すような、リング電源配線８と外周に位置する電源被供給部１０との間に接続された電源供給用配線１１ａと、各電源被供給部１０同士を接続するメッシュ状の電源供給用配線１１ｂを有する半導体集積回路１００ｘのモデルについて検討する。リング電源配線８に接続された電源供給用配線１１ａは、それぞれ長さ０．５Ｌ、幅W、抵抗０．５Ｒとし、この電源供給用配線以外のメッシュ状の電源供給用配線１１ｂは、それぞれ長さL、幅W、抵抗Rであるとする。このとき、回路シミュレーションによれば、電源被供給部１０における電源電圧降下の最大値は、２．５９ＩＲとなる。
【００６３】
一方、図７のように、本実施例に係る配線構造に基づきリングから各電源被供給部への電源供給用配線を独立させ、各電源供給用配線９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆについて、それぞれ幅を、例えば、順に約０．３１６Ｗ、０．９４７Ｗ、０．７８９Ｗ、０．３１５Ｗ、０．４７４Ｗ、０．１５８Ｗとする。これにより、上記比較例と同じ電源配線の配線面積で電源電圧降下の最大値は、約１．５８ＩＲとなる。したがって、半導体集積回路１００ｃは、メッシュ状の電源供給用配線を均一にする比較例よりも電源電圧降下の最大値を低下させることができるようになっている。
【００６４】
なお、本実施例では、電源配線構造として、実施例３の電源配線構造を適用して、各電源被供給部への電源配線を均一な幅の独立した電源配線としたが、実施例１や実施例２、またはこれらを複合した構成を適用可能であるのは勿論である。
【００６５】
以上のように、本実施例に係る半導体集積回路によれば、電源供給用配線に分岐部を形成して均一の幅で分割し、この分割した各部分配線から各電源供給に電源を供給して、例えば、設計上規定された配線面積を維持しつつ、電源供給用配線の幹線における電源電圧降下量の最大値の低下を図ることができる。
【実施例５】
【００６６】
実施例４では、リング状の電源配線の幹線から各電源被供給部に電源を供給するメッシュ状の電源配線である電源供給用配線を備えた半導体集積回路に、実施例３の構成を適用した構成について述べたが、本実施例では、特に、回路構成内にヒューズやアナログ回路等を有し配線に制限がある構成に適用した場合について述べる。
【００６７】
図９は、本発明の実施例５に係る半導体集積回路の要部の構成を示す平面図である。図９に示すように、半導体集積回路１００ｄでは、規定された配線面積を維持しつつ、電源電圧降下量を均一化するように、部分配線１２ａ、１２ｂ、１２ｃがそれぞれリング電源配線８から電源を供給すべき各電源被供給部１０までの距離に基づいた配線幅で配線されている。また、半導体集積回路１００ｄには、電源被供給部１０とは別に、ヒューズやアナログ回路等の領域１３が形成されている。
【００６８】
ここで、領域１３には、電源配線が配線されないため、例えば、部分配線１２ｄのように、領域１３を回避するように屈曲し、電源電圧降下量を均一化するように、リング電源配線８から電源を供給すべき電源被供給部１０までの距離に基づいた配線幅で配線されている。このように、回路構成内にヒューズやアナログ回路等により配線に制限がある場合であっても、半導体集積回路１００ｄは、規定された配線面積を維持しつつ、電源電圧降下量を均一化できるようになっている。
【００６９】
さらに、既述のように、配線の本数や同電位の複数の電源配線間の接続により電圧降下量を制御してもよい。図１０は、本発明の実施例５に係る半導体集積回路の要部の他の構成例を示す平面図である。図１０に示すように、半導体集積回路１００ｅの各部分配線１４ａ、１４ｂ、１４ｃは、規定された配線面積を維持しつつ、電源電圧降下量を均一化するように、２本の配線で各電源被供給部１０に配線されている。また、共通配線１５は、部分配線（電源配線）の最大電源電圧降下量が等しい部分同士を接続し、電源電圧を安定化するようになっている。
【００７０】
以上のように、本実施例に係る半導体集積回路によれば、各電源被供給部の電流量の分布や配置、配線のメッシュの形状が不均一であっても、電源電圧降下量を均一化するよう電源配線の抵抗を個別に調整することにより、電源配線の配線面積を増加せずに電源電圧降下量の最大値を低下させることができる。
【実施例６】
【００７１】
既述の実施例４、５では、リング状の電源配線の幹線から各電源被供給部に電源を供給するメッシュ状の電源配線である電源供給用配線を備えた半導体集積回路に本発明に係る構成を適用した例について述べたが、以下の実施例については、リング状の電源配線の幹線から各電源被供給部に電源を供給するストライプ状の電源配線である電源供給用配線を備えた半導体集積回路に本発明に係る構成を適用した例について述べる。なお、本実施例では、特に、実施例１を適用した構成について述べる。
【００７２】
ここで、比較例として、図１１にストライプ状の電源配線を備えた半導体集積回路の要部構成を示す。図１１に示すように、半導体集積回路１００ｙは、高電位の第１の電源端子1と、低電位の第２の電源端子２と、第１の電源端子１に接続されたリング電源配線１６と、第２の電源端子２に接続されたリング電源配線１７と、高電位のストライプ状の電源供給用配線１８と、低電位のストライプ状の電源供給用配線１９と、各部位を電気的に接続するためのパッド５０と、を備えている。なお、図では、簡単のため、電源被供給部は省略しており、以下の実施例の説明においても同様に省略する。
【００７３】
図１１に示すように、消費電流の分布が均一であったと仮定すると、中央部に存在する電源被供給部１０が最も電源電圧降下が大きく、左右部に存在する電源被供給部の電源電圧降下はそれより少ない。
【００７４】
一方、図１２は、実施例１の構成を適用した、本発明の実施例６に係る半導体集積回路の要部の構成を示す平面図である。半導体集積回路１００ｆは、高電位の第１の電源端子1と、低電位の第２の電源端子２と、第１の電源端子１に接続されたリング電源配線１６と、第２の電源端子２に接続されたリング電源配線１７と、部分配線１８ａ〜１８ｃが形成された高電位の電源供給用配線１８と、部分配線１９ａ〜１９ｃが形成された低電位の電源供給用配線１９と、を備えている。
【００７５】
図１２に示すように、規定された配線面積を維持しつつ、電源電圧降下量を均一化するように部分配線１８ａ〜１８ｃ、１９ａ〜１９ｃが形成されていることにより、上記比較例と比較して、電源配線の配線面積を増加させることなく、電源電圧降下の最大量を抑制することができ、実施例１と同様の作用効果が奏されるようになっている。
【００７６】
さらに、本実施例においては、既述のように、同電位の電源配線間を接続してもよい。図１３は、本発明の実施例６に係る半導体集積回路の要部の他の構成例を示す平面図である。半導体集積回路１００ｇでは、一端がリング電源配線１６に接続された高電位の電源供給用配線１８の他端と、この接続部分と対向するリング配線１６の部分に一端が接続された高電位の電源供給用配線１８の他端とが共通配線２０を介して接続されている。同様に各低電位の電源供給用配線１９同士が共通配線２１を介して接続されている。これにより、電源電圧が安定化されるようになっている。
【００７７】
以上のように、本実施例に係る半導体集積回路によれば、ストライプ状の電源配線構造に対しても、電源電圧降下量を均一化するよう電源配線の抵抗を個別に調整することにより、電源配線の配線面積を増加せずに電源電圧降下量の最大値を低下させることができる。
【実施例７】
【００７８】
実施例６では、ストライプ状の電源配線である電源供給用配線を備えた半導体集積回路に実施例１に係る電源配線の構成を適用した例について述べたが、本実施例については、実施例２に係る電源配線の構成を適用した例について述べる。
【００７９】
図１４は、本発明の実施例７に係る半導体集積回路の要部の構成を示す平面図である。図１４に示すように、半導体集積回路１００ｈは、高電位の第１の電源端子1と、低電位の第２の電源端子２と、第１の電源端子１に接続されたリング電源配線１６と、第２の電源端子２に接続されたリング電源配線１７と、部分配線２２ａ〜２２ｃが形成された高電位の電源供給用配線２２と、部分配線２３ａ〜２３ｃが形成された低電位の電源供給用配線２３と、を備えている。
【００８０】
図１４に示すように、規定された配線面積を維持しつつ、電源電圧降下量を均一化するように部分配線２２ａ〜２２ｃ、２３ａ〜２３ｃが形成されていることにより、既述の比較例と比較して、電源配線の配線面積を増加させることなく、電源電圧降下の最大量を抑制することができ、実施例２と同様の作用効果が奏されるようになっている。
【００８１】
また、図１５に示す半導体集積回路１００ｉのように、規定された配線面積を維持しつつ、電源電圧降下量を均一化するように、電源供給用配線２２の内部で分割して、それぞれ部分配線２２ａ、２２ｂを形成し、電源供給用配線２３の内部で分割して、それぞれ部分配線２３ａ、２３ｂを形成することによっても、既述の比較例と比較して、電源配線の配線面積を増加させることなく、電源電圧降下の最大量を抑制することができ、実施例２と同様の作用効果が奏されるようになっている。
【００８２】
以上のように、本実施例に係る半導体集積回路によれば、ストライプ状の電源配線構造に対しても、電源電圧降下量を均一化するよう電源配線の抵抗を個別に調整することにより、電源配線の配線面積を増加せずに電源電圧降下量の最大値を低下させることができる。
【実施例８】
【００８３】
実施例では、ストライプ状の電源配線である電源供給用配線を備えた半導体集積回路に実施例３に係る電源配線の構成を適用した例について述べる。
【００８４】
図１６は、本発明の実施例８に係る半導体集積回路の要部の構成を示す平面図である。図１６に示すように、半導体集積回路１００ｊは、電源供給用配線として、均一な幅の部分配線２４ａ〜２４ｃと、同様に均一な幅の部分配線２５ａ〜２５ｃと、を備えている。
【００８５】
図１６に示すように、規定された配線面積を維持しつつ、電源電圧降下量を均一化するように部分配線２４ａ〜２４ｃ、２５ａ〜２５ｃが形成されていることにより、既述の比較例と比較して、電源配線の配線面積を増加させることなく、電源電圧降下の最大量を抑制することができ、実施例３と同様の作用効果が奏される。
【００８６】
また、本実施例においては、電源被供給部毎に、高電位側の部分配線と、低電位側の部分配線とを隣接して配置してもよい。図１７に示す半導体集積回路１００ｋのように、図示しない電源被供給部の高電位側に接続された部分配線２４ａと、この電源被供給部の低電位側に接続された部分配線２５ａとが隣接して配置されている。同様に、電源被供給部毎に高電位側の部分配線２４ｂと、低電位側の部分配線２５ｂとが隣接して配置され、高電位側の部分配線２４ｃと、低電位側の部分配線２５ｃとが隣接して配置されている。このように半導体集積回路１００ｋは、実施例２の作用効果を奏するとともに、電源被供給部毎に電源電流と帰還電流が隣り合って流れるようにし、電源インダクタンスを低減することができるようになっている。
【００８７】
また、本実施例においては、既述のように、同電位の電源配線間を接続してもよい。図１８に示すように、半導体集積回路１００ｌでは、一端がリング電源配線１６に接続された高電位の部分配線２４ａの他端と、この接続部分と対向するリング配線１６の部分に一端が接続された高電位の部分配線２４ａの他端と、が共通配線２６ａを介して接続されている。同様に高電位の各部分配線２４ｂ、２４ｃが、それぞれ共通配線２６ｂ、２６ｃを介して接続されている。同様に低電位の各部分配線２５ａ、２５ｂ、２５ｃが、それぞれ共通配線２７ａ、２７ｂ、２７ｃを介して接続されている。これにより、電源電圧が安定化されるようになっている。
【００８８】
さらに、本実施例においては、共通配線同士を接続してもよい。図１９に示すように、半導体集積回路１００ｍでは、一端がリング電源配線１６に接続された高電位の部分配線２４ａ、２４ｂ、２４ｃの他端と、この接続部分と対向するリング配線１６の部分に一端が接続された高電位の部分配線２４ａ、２４ｂ、２４ｃの他端と、が共通配線２８を介して接続されている。同様に低電位の各部分配線２５ａ、２５ｂ、２５ｃが、それぞれ共通配線２９を介して接続されている。これにより、より電源電圧が安定化されるようになっている。
【００８９】
以上のように、本実施例に係る半導体集積回路によれば、ストライプ状の電源配線構造に対しても、電源電圧降下量を均一化するよう電源配線の抵抗を個別に調整することにより、電源配線の配線面積を増加せずに電源電圧降下量の最大値を低下させることができる。
【実施例９】
【００９０】
上記実施例では、ストライプ状の電源配線である電源供給用配線を備えた半導体集積回路に本発明に係る構成を適用した例について述べたが、以下の実施例については、リング状の電源配線の幹線から各電源被供給部に電源を供給するＬ字状の電源配線である電源供給用配線を備えた半導体集積回路に本発明に係る構成を適用した例について述べる。なお、本実施例では、特に、実施例３を適用した構成について述べる。
【００９１】
ここで、比較例として、Ｌ字状電源供給用配線を備えた半導体集積回路について図２０に示す。半導体集積回路１００ｚは、リング電源配線１６に接続され、一つの配線層に敷設されたL字状電源供給用配線３０と、リング電源配線１７に接続され、一つの配線層に敷設されたL字状電源供給用配線３１とを備えている。この半導体集積回路１００ｚは、周辺部に比べて中央部のL字状電源供給用配線３０、３１の電源電圧降下量が大きい。
【００９２】
次に、図２１に、Ｌ字状電源供給用配線に実施例３の配線構成を適用した本実施例に係る半導体集積回路の要部構成を示す。半導体集積回路１００ｎは、例えば、リング電源配線１６に接続され、一つの配線層に敷設された均一な幅の部分配線３２と、リング電源配線１７に接続され、一つの配線層に敷設された同様に均一な幅の部分配線３３と、を備えている。
【００９３】
部分配線３２、３３は、規定された配線面積を維持しつつ、電源電圧降下量を均一化するように形成されており、上記比較例と比較し、電源配線の配線面積を増加することなく電源電圧降下の最大量が低下されるようになっている。
【００９４】
同様に、L字状の電源供給用配線に対して、実施例1および実施例２の配線構造を適用することができるのは勿論である。
【００９５】
また、電圧降下量が等しい電源供給用配線同士を互いに接続し、電源電圧の安定化をすることができるのは勿論である。
【００９６】
以上のように、本実施例に係る半導体集積回路によれば、Ｌ字状の電源配線構造に対しても、電源電圧降下量を均一化するよう電源配線の抵抗を個別に調整することにより、電源配線の配線面積を増加せずに電源電圧降下量の最大値を低下させることができる。
【００９７】
なお、以上の各実施例においては、各電源被供給部に流れる電流が定電流である場合について説明したが、各電源被供給部に流れる電流が異なっても、各電源被供給部までの電源供給用配線における電源電圧降下量が等しくなるようにすることにより、同様の作用効果を奏することができるのは勿論である。
【図面の簡単な説明】
【００９８】
【図１】本発明の実施例１に係る半導体集積回路の要部の構成を示す平面図である。
【図２】本発明の実施例１に係る半導体集積回路の要部の構成を示す回路図である。
【図３】本発明の実施例２に係る半導体集積回路の要部の構成を示す平面図である。
【図４】本発明の実施例２に係る半導体集積回路の要部の構成を示す回路図である。
【図５】本発明の実施例３に係る半導体集積回路の要部の構成を示す平面図である。
【図６】本発明の実施例３に係る半導体集積回路の要部の構成を示す回路図である。
【図７】本発明の実施例４に係るメッシュ状の電源供給用配線を備えた半導体集積回路の要部の構成を示す概略図である。
【図８】半導体集積回路の比較例の要部構成を示す平面図である。
【図９】本発明の実施例５に係るメッシュ状の電源供給用配線を備えた半導体集積回路の要部の構成を示す平面図である。
【図１０】本発明の実施例５に係るメッシュ状の電源供給用配線を備えた半導体集積回路の要部の他の構成例を示す平面図である。
【図１１】半導体集積回路の比較例の要部構成を示す平面図である。
【図１２】本発明の実施例６に係る半導体集積回路の要部の構成を示す平面図である。
【図１３】本発明の実施例６に係る半導体集積回路の要部の他の構成例を示す平面図である。
【図１４】本発明の実施例７に係る半導体集積回路の要部の構成を示す平面図である。
【図１５】本発明の実施例７に係る半導体集積回路の要部の他の構成例を示す平面図である。
【図１６】本発明の実施例８に係る半導体集積回路の要部の構成を示す平面図である。
【図１７】本発明の実施例８に係る半導体集積回路の要部の他の構成例を示す平面図である。
【図１８】本発明の実施例８に係る半導体集積回路の要部の他の構成例を示す平面図である。
【図１９】本発明の実施例８に係る半導体集積回路の要部の他の構成例を示す平面図である。
【図２０】半導体集積回路の比較例の要部の構成を示す平面図である。
【図２１】本発明の実施例９に係る半導体集積回路の要部の構成を示す平面図である。
【符号の説明】
【００９９】
１  第１の電源端子
１ａ、１ｂ  分岐部
２  第２の電源端子
２ａ、２ｂ  分岐部
３  第１の電源供給用配線
３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ、３ｇ、３ｈ、３ｉ、３ｊ  部分配線  
４  電源被供給部
５  電源被供給部
６  電源被供給部
７  第２の電源供給用配線
７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆ、７ｇ、７ｈ、７ｉ、７ｊ  部分配線
８  リング電源配線
９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ  部分配線
１０  電源被供給部
１１ａ  電源供給用配線
１１ｂ  メッシュ状の電源供給用配線  
１２ａ、１２ｂ、１２ｃ、１２ｄ  部分配線  
１３  領域
１４ａ、１４ｂ、１４ｃ  部分配線
１５  共通配線
１６  リング電源配線
１７  リング電源配線
１８  電源供給用配線
１８ａ、１８ｂ、１８ｃ  部分配線
１９  電源供給用配線
１９ａ、１９ｂ、１９ｃ  部分配線
２０  共通配線
２１  共通配線
２２  電源供給用配線
２２ａ、２２ｂ、２２ｃ  部分配線
２３  電源供給用配線
２３ａ、２３ｂ、２３ｃ  部分配線
２４ａ、２４ｂ、２４ｃ  部分配線
２５ａ、２５ｂ、２５ｃ  部分配線
２６ａ、２６ｂ、２６ｃ  共通配線
２７ａ、２７ｂ、２７ｃ  共通配線
２８  共通配線
２９  共通配線
３０  Ｌ字状電源供給用配線
３１  Ｌ字状電源供給用配線
３２  部分配線
３３  部分配線
５０  パッド
１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ、１００ｈ、１００ｉ、１００ｊ、１００ｋ、１００ｌ、１００ｍ、１００ｎ、１００ｘ、１００ｙ、１００ｚ  半導体集積回路
【図１】
2006313765.tif 000003
【図２】
2006313765.tif 000004
【図３】
2006313765.tif 000005
【図４】
2006313765.tif 000006
【図５】
2006313765.tif 000007
【図６】
2006313765.tif 000008
【図７】
2006313765.tif 000009
【図８】
2006313765.tif 000010
【図９】
2006313765.tif 000011
【図１０】
2006313765.tif 000012
【図１１】
2006313765.tif 000013
【図１２】
2006313765.tif 000014
【図１３】
2006313765.tif 000015
【図１４】
2006313765.tif 000016
【図１５】
2006313765.tif 000017
【図１６】
2006313765.tif 000018
【図１７】
2006313765.tif 000019
【図１８】
2006313765.tif 000020
【図１９】
2006313765.tif 000021
【図２０】
2006313765.tif 000022
【図２１】
2006313765.tif 000023