(57)【要約】      （修正有）【課題】低抵抗配線および低抵抗高アスペクト比ビアプラグを実現するＳｉＣパワーデバイスを提供する。【解決手段】半導体デバイスは、炭化珪素半導体基板１１と、炭化珪素半導体基板１１の主面上に形成されたソース電極（オーミック電極）１５と、ソース電極１５と電気的接続をとるためのビアプラグ２５または配線２１と、炭化珪素半導体基板１１の裏面に形成されたドレイン電極（オーミック電極）２２とを備えている。ビアプラグ２５または配線２１は、ドレイン電極２２のシンター温度よりも高い融点の材料、好ましくはタングステンまたは銅を用いる。【選択図】図２
2006324565.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体基板と、前記炭化珪素半導体基板の主面上に形成された第１のオーミック電極と、前記第１のオーミック電極と電気的接続をとるためのビアプラグまたは配線と、前記炭化珪素半導体基板の裏面に形成された第２のオーミック電極とを備え、前記ビアプラグまたは前記配線が、前記第２のオーミック電極のシンター温度よりも高い融点の材料からなることを特徴とする半導体デバイス。
【請求項２】
前記炭化珪素半導体基板の主面側に、第１導電型の半導体領域と、前記第１導電型の半導体領域の内部に第２導電型の半導体領域とを形成し、前記第２導電型の半導体領域の少なくとも一部に開口を有するように前記炭化珪素半導体基板上に設けられた絶縁膜と、前記絶縁膜上に形成された第３の電極とを有し、前記第１のオーミック電極が前記第２導電型の半導体領域と接する請求項１記載の半導体デバイス。
【請求項３】
前記第２のオーミック電極は、ニッケルを含むことを特徴とする、請求項１または２に記載の半導体デバイス。
【請求項４】
前記ビアプラグまたは前記配線の少なくとも一方が、タングステンまたは銅を主成分とすることを特徴とする請求項１から３のいずれかに記載の半導体デバイス。
【請求項５】
炭化珪素半導体基板の主面上に第１のオーミック電極を形成し、前記第１のオーミック電極と電気的接続をとるためのビアプラグまたは配線を形成する工程Ａと、前記炭化珪素半導体基板の裏面にオーミック電極を形成する工程Ｂとを有することを特徴とする半導体デバイスの製造方法。
【請求項６】
前記炭化珪素半導体基板の主面側に、第１導電型の半導体領域と、前記第１導電型の半導体領域の内部に第２導電型の半導体領域とを形成する工程Ｃと、前記第２導電型の半導体領域の少なくとも一部に開口を有するように絶縁膜を形成する工程Ｄと、前記絶縁膜上に第３の電極を形成する工程Ｅとを有し、前記工程Ｃから工程Ｅの処理の後に前記工程Ｂを行う請求項５記載の半導体デバイスの製造方法。
【請求項７】
前記工程Ｃ、工程Ｄ、工程Ｅの後で、かつ工程Ｂの前に、前記炭化珪素半導体基板の裏面側から基板の一部を除去し、薄く加工することを特徴とする請求項５または６に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイス、特にパワーデバイスのビアプラグと配線の構造とその製造方法に関する。
【背景技術】
【０００２】
地球環境保護の機運が年々高まる中、低公害車への優遇策にも後押しされる形で電気自動車の開発が加速されている。電気自動車は電気的動力部の位置づけにより、エレクトリックカーとハイブリッドカーに２分され、電気自動車の普及には電源部の小型高性能化や駆動機構の改善、充電インフラの整備など多数の課題解決が必要である。半導体パワーデバイスは電気自動車に用いられるキーデバイスの一つであり、低公害社会のプラットホーム技術としてきわめて重要である。電気自動車が、パワーデバイスに求めるデバイス特性は、高耐圧、低損失、高耐熱等である。また、車は、限られたスペースであるためデバイス自体の小型化も求められている。
【０００３】
こうした背景の中、炭化珪素（SiC）材料はシリコン（Si）に比べて、絶縁破壊電圧、熱伝導度、飽和ドリフト速度、禁制帯などで優れた物性を示し、高耐圧、低損失、高速応答、高耐熱なパワーデバイスの実現材料として期待が高く、Si半導体パワーデバイスからSiC半導体パワーデバイスへの革新が進められている。例えば、Siからなるデバイスの動作時の耐熱性が150℃程度に対し、SiCはワイドギャップであるため300℃程度である。また、一般的に、SiC半導体の絶縁破壊電解強度は、Si半導体に比べ7倍強いため、同じ縦型MOSデバイス構造を形成する際に、耐圧を維持するのに必要なドリフト層を薄くすることができるので、低損失な素子になると考えられている。
【０００４】
このようなSiC半導体の特性を活かした低損失素子の実現に向けて、素子の微細化や配線抵抗の低減等の開発が進んでいる。SiC半導体パワーデバイスにおける一般的なMOSデバイス構造の単位ユニットの断面を図３に示す。
【０００５】
図３において、１１は炭化珪素半導体基板、１２は上記炭化珪素半導体基板の表層部の所定領域にｐ型不純物をイオン注入することにより形成されたｐ型不純物領域（ベース領域）、１３はｐ型不純物領域１２の表層部の所定領域内へｎ型不純物をイオン注入することにより形成されたｎ型不純物領域（ソース領域）、１４はｐ型不純物領域１２とソース電極（オーミック電極）１５との電気的コンタクトをとるためのｐ型不純物領域（ｐ＋コンタクト層）である。１６は基板上に形成されたSiO2などからなるゲート絶縁膜、１７はゲート絶縁膜１６上に形成されたゲート電極、１８はソース電極１５とゲート電極１７との絶縁を確保するための層間絶縁膜、２４および２０は各々、素子の集積化とリードフレームに対して電気的にソース電極１５を接続するために形成されたビアプラグ、および配線、２２は半導体基板１１の裏面に形成されたドレイン電極（オーミック電極）である。ここで、炭化珪素半導体基板とは、少なくとも一部に炭化珪素を有する半導体基板であって、例えば、炭化珪素からなる基板上にエピタキシャル成長された炭化珪素を有していても良いし、Siからなる基板上にヘテロエピタキシャル成長された炭化珪素を有していても良い。もちろん、炭化珪素からなる基板そのものであっても良い。
【０００６】
上記の従来のSiC−MOSデバイスの形成方法の一例を図４に記す。従来の形成方法では、上部配線形成を裏面電極形成より後に行っている。
【０００７】
まず、図４（ａ）に示すように、炭化珪素半導体基板１１にｐ型不純物領域１２、ｎ型ソース領域１３、ｐ型不純物領域１４、ゲート酸化膜１６、ゲート電極１７、ソース電極１５を形成する。この後、図４（ｂ）に示すように裏面電極２２を形成し、続いて図４（ｃ）に示すように層間絶縁膜１８を形成する。次に図５（ａ）（ｂ）に示すようにマスク１９を用いて層間絶縁膜１８に対しビアホール２３を形成する。そして、アルミニウム（Al）を堆積することにより、ビアプラグ２４と上部配線形成２０を行い、配線電極２０を形成する（図５（ｃ））。
【０００８】
オーミック電極のソース電極１５とドレイン電極２２は、例えば、炭化珪素半導体基板上にニッケル（Ni）を形成した後、高温、例えば1000℃程度で熱処理すると、炭化珪素との界面で反応し、シリサイド化することで形成される。
【０００９】
また、ビアプラグ領域と上部配線は、導電性、ワイヤーボンティング性、加工性、コスト面で有利となるAlで形成されている。
【００１０】
しかし、Alを使用した場合、動作時に配線中のAl原子と配線膜を通る電子との相互作用による拡散（エレクトロマイグレーション）が起こり、200℃程度以上でボイドが、また300℃程度以上でヒロックとよばれる微細な突起が発生し、配線間の断線やショートという故障につながる。したがって、SiCパワーデバイスに求められる、動作時の300℃以上の耐熱性を保障することが課題とされており、300℃以上の高耐熱性を実現する手法として、例えば電極とSiC基板の間に拡散阻止層を採用する従来技術が示されている。これによれば、SiC基板にAl配線を有するオーミック電極構造体において、高温下で配線Al素片のAl原子が電極膜素片および加熱反応層を拡散する現象に対し、電極素片または加熱反応層と配線Al素片との間に、Al拡散阻止層を設けることによって高温耐久性が向上するとされている（例えば、特許文献1参照）。
【特許文献１】特開２００４−１１１５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した裏面電極形成を上部配線形成より前に形成する製造方法では、基板抵抗を低減させることができない。なぜなら、動作時の抵抗低減を図るためには抵抗体となる炭化珪素半導体基板１１を薄くする必要があるが、素子形成時に基板が薄いと基板割れや基板の反りによる不具合が生じるからである。この不具合を解決するために、厚い基板の状態で素子形成および上部配線形成を行った後に裏面研磨等によって基板を薄くした後、裏面オーミック電極を形成することが考えられる。SiCのオーミック電極を形成する際は、1000℃程度の高温シンターが必須であるが、上部配線、ビアプラグに融点が660℃程度のAl系材料を用いた場合には、高温シンターに耐えることができないという問題がある。
【００１２】
また、上記した特許文献１のようなSiC半導体パワーデバイスは、300℃程度の高温動作には対応できるが、上記した今後パワーデバイスに求められるさらなる低抵抗を実現するための基板研磨を含んだプロセスを構成できず、また工程が複雑になるという問題がある。
【００１３】
加えて、素子の微細化に向けて、ビアプラグは高アスペクト比が必要となるが、ビアプラグの直径が1μｍ以下になると、配線材料としてAl材料を用いた場合では、マイグレーションによりできた細い配線部で断線が生じ、コンタクト不良が起こるという課題がある。
【００１４】
本発明は、上記のような配線およびビアプラグの耐熱性と、高アスペクト比の実現に対する問題点を解決し、オン抵抗の低いパワーデバイスを得ることを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の半導体デバイスにおいては、炭化珪素半導体基板の主面上に第１のオーミック電極と、前記第１のオーミック電極と電気的接続をとるためのビアプラグまたは配線と、裏面に第２のオーミック電極とを備え、前記ビアプラグまたは前記配線が、前記第２のオーミック電極のシンター温度よりも高い融点の材料からなる。これにより、オーミック電極を形成するために必要なシンター温度としたときのビアプラグと配線の劣化を小さくすることが出来るので、オーミック電極形成より前にビアプラグと配線を形成できる。
【００１６】
なお、前記炭化珪素半導体基板主面側に、第１導電型の半導体領域と、前記第１導電型半導体領域の内部に第２導電型半導体領域とを形成し、前記第２導電型半導体領域の少なくとも一部に開口を有するように前記炭化珪素半導体基板上に設けられた絶縁膜と、前記絶縁膜上に形成された第３の電極とを有し、前記第１のオーミック電極が前記第２導電型の半導体領域と接することが好ましい。このような構成を用いることによりMOS-FETなどのSiCパワーデバイスを実現することが出来る。
【００１７】
また、裏面に形成された前記第２のオーミック電極はニッケルを含み、ビアプラグおよび前記配線に用いる材料の融点が前記第２のオーミック電極形成のシンター温度以上であることが好ましい。具体的には１０００℃以上であることが好ましい。これにより、前記第２のオーミック電極として高耐熱、低抵抗なニッケルシリサイドを用いることができ、また、前記第２のオーミック電極形成時に必要な温度である１０００℃程度の温度においてもビアプラグと配線の劣化を小さくできるため、オーミック電極形成より前にビアプラグと配線を形成できる。
【００１８】
なお、第２のオーミック電極形成のシンター温度がさらに低減できる場合には、ビアプラグおよび前記配線に用いる材料の選択範囲が広がり、より低融点な材料も選択可能となる。例えば、第２のオーミック電極形成のシンター温度が８００℃より低くできる場合には、ビアプラグおよび前記配線に用いる材料は８００℃以上の融点を有する材料から選択してもよい。
【００１９】
さらに、前記ビアプラグまたは前記配線の少なくとも一方が、タングステンまたは銅を主成分とすることが好ましい。ここで、主成分とは、組成含有率が５０％より多いことを示している。例えばビアプラグまたは配線がシリコンを含んだタングステンからなる場合、全体の組成に対してタングステンが５０％以上含まれる。これにより、オーミック電極を形成するために必要なシンター温度としたときのビアプラグと配線の劣化を小さくすることが出来るので、オーミック電極形成より前にビアプラグと配線を形成でき、低抵抗なビアプラグと配線を実現することができる。また、ビアプラグにタングステンまたは銅を用いた場合は、高アスペクト比にも対応することができ微細化が可能となる。
【００２０】
また、上記課題を解決するために、本発明の半導体デバイスの製造方法においては、炭化珪素半導体基板主面上にビアプラグまたは配線を形成後、裏面側にオーミック電極を形成する。これにより、配線形成後に研磨等により基板を薄くさせた後、オーミック電極を形成することが可能となり、動作時に抵抗体となる基板を薄くできるため抵抗の低減を図ることができる。
【００２１】
また、前記炭化珪素半導体基板主面側に、第１導電型の半導体領域と、前記第１導電型半導体領域の内部に第２導電型半導体領域と、前記第２導電型半導体領域の少なくとも一部に開口を有するように前記炭化珪素半導体基板上に設けられた絶縁膜と、前記絶縁膜上に形成された第３の電極を有し、前記第１の電極が前記第２導電型の半導体領域と接することがこのましい。このような構成を用いることによりMOS-FETなどのSiCパワーデバイスを実現することが出来る。
【００２２】
さらに、前記炭化珪素半導体基板主面上に前記ビアプラグまたは前記配線を形成後、裏面側から前記炭化珪素半導体基板の一部を除去し、基板を薄く加工することが好ましい。これにより、素子形成時での基板割れや基板の反りによる不具合を回避しながら、動作時に抵抗体となる基板を薄くすることができるので低抵抗化が可能となる。また、前記炭化珪素半導体に前記第のオーミック電極を形成する前に、前記炭化珪素半導体基板を裏面側から薄く加工することが好ましい。これにより、動作時に抵抗体となる基板を薄くすることができる。
【発明の効果】
【００２３】
本発明によれば、半導体裏面のオーミック接合電極形成時の熱処理温度よりも高い融点の材料からなるビアプラグまたは配線を、半導体デバイスの表面上に形成することにより、オーミック電極形成より前にビアプラグと配線を形成できるので低抵抗なデバイスが得られる。
【００２４】
また、ビアプラグと配線を形成後に基板研磨を行い裏面電極を形成する方法により、オン抵抗を低減することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態（実施例）について説明する。以下には、炭化珪素半導体基板を用いた縦型MOSFETの場合を例にとり、その構造と製造方法について説明する。
【００２６】
本発明の半導体デバイスの構造は、ビアプラグと上部配線が従来のAlとは異なり、融点が１０００℃以上の材料、例えば、タングステンから構成されている。
【００２７】
以下に、本発明の半導体デバイスの製造方法について説明する。まず、図１（ａ）に示すように、炭化珪素半導体基板１１にｐ型不純物領域（ｐ型ベース領域）１２、ｎ型ソース領域１３、ｐ型不純物領域（ｐ＋コンタクト層）１４、ゲート酸化膜１６、ゲート電極１７、ソース電極１５を形成する。ここまでは、従来技術で述べた構成と同様である。次に、層間絶縁膜１８となるSiO2をCVDにより形成する。層間絶縁膜１８の厚みは、０．５〜５μｍが望ましい。層間絶縁膜の形成方法には、スパッタ法や真空蒸着法などの、ＣＶＤ以外の薄膜プロセスを用いることも可能である。
【００２８】
次に、図１（ｂ）（ｃ）に示すように、レジストマスク１９等を形成し、CF４等のガスを用いて、ドライエッチングを行う。エッチングは、例えば２０sccmのCF４でパワー５００Ｗにして行う。そして、層間絶縁膜１８に対して上記ドライエッチングを行うことにより、例えば直径約１μmの開口を形成する。開口形成後、アセトン等でレジストを除去し、図１（ｃ）のビアホール２３が形成される。
【００２９】
続いて図２（ａ）に示すように、ビアホール２３形成後、ビアプラグ２５と配線２１を形成するために、SiH4とWF６の混合ガスまたは、WF６とH2の混合ガスなどでタングステン、またはタングステンを含む導電膜をＣＶＤ成膜する。これらの膜の形成にはＣＶＤ以外のスパッタ等の薄膜プロセスを用いることも可能であり、本発明はＣＶＤ成膜によるタングステン膜に限定されるものではない。
【００３０】
次に図２（ｂ）に示すように、ダイヤモンドスラリー研磨剤等により、SiC基板１１の裏面研磨を行う。研磨手段はダイヤモンドを含む研磨剤を用いた研磨の他、ドライエッチング等を用いる事が出来る。
【００３１】
最後に、図２（ｃ）に示すように、裏面電極となるオーミック電極２２を形成するために、膜厚０．２μｍのNiを蒸着により形成する。Ni層の形成後、オーミック接続を確保するために、Arを１０００sccm流しながら、１０００℃で１分間のシンターを行う。シンターは１０００℃程度で実施することでオーミック接続をとることができ、裏面電極の形成にはＣＶＤ法、スパッタ法、真空蒸着法をはじめとする各種薄膜プロセスを用いることが出来るほか、メッキ、塗工などの方法からも、適宜条件を選ぶことによって、実施可能である。
【００３２】
上記のような工程を経て製造された本実施形態に係る半導体デバイスにおいては、裏面オーミック電極のシンター温度よりも高融点を有するタングステン系材料をビアプラグ及び配線として選択しているので、シンター工程前後におけるビアプラグ及び配線部分には溶融等の顕著な変化は認められなかった。
【００３３】
上述した本実施の形態に対する比較例について説明する。以下には、比較例として、炭化珪素半導体基板を用いた縦型MOSFETについて、その製造方法を説明する。
【００３４】
本比較例に基づくMOSFETの製造工程は、基本的には図１、図２に示される実施形態と同様であるが、配線及びビアプラグとしてタングステンに代えて、アルミニウム（Al）を用いた点が異なる。したがって、層間絶縁膜上にマスク形成し、当該マスクを用いたエッチングによってビアホールを形成し、その後レジストマスクを除去するまでは、上述した実施形態１と同様であり、この工程までは、図１（ａ）〜（ｃ）と同一である。
【００３５】
本比較例においては、図１（ｃ）の次の工程として、層間絶縁膜１８の上下、側方にAlで配線及びビアプラグを形成する。なお、層間絶縁膜１８は、CVDによって１.５μｍの厚みで形成し、その後、層間絶縁膜１８の上にレジストマスク１９等を形成して、層間絶縁膜１８の厚みである１.５μｍのエッチングを行う。この際に用いたドライエッチングは２０sccmのCF４でパワー５００Ｗにして行い、これにより、ビアホール２３を形成する。ビアホール径は１μmとする。
【００３６】
Al配線は、層間絶縁膜１８の上部に蒸着により３μmの厚みで形成する。この際には、同時にビアホール２３にもビアプラグが蒸着によってAlで形成される。この配線及びビアプラグの形成は、まず、レジストマスクを施し、燐酸を主成分とする混酸を４０℃に加熱してウェットエッチングを行う。その後、３５０℃で、３０分間のシンターを行うことにより、Ａｌ配線の密着性を向上させる。
【００３７】
次にレジストマスク等を施し、ドライエッチングを行い、配線不要部をエッチング除去する。その後、ダイヤモンドスラリー研磨剤により裏面研磨を行い、基板の厚みが半分になるところまで研磨する。
【００３８】
最後に、裏面に膜厚０．２μｍのNiを蒸着により形成する。オーミック接続を確保するために、Arを１０００sccm流しながら、９５０℃で１分間のシンターを行う。
【００３９】
以上の比較例の作製においては、シンターのあと、Al配線は溶け出しており、Al配線が溶出したために半導体デバイスとしては使用不能となる。また、Ａｌ配線の溶融を防ぐためには、シンター温度を４００℃以下に抑えればよいが、この場合は裏面のオーミック接合が得られず、パワーデバイスのオン抵抗が極端に増加する。
【００４０】
以上の実施形態ならびに比較例からわかるように、ビアプラグおよび配線材としてタングステンを用いることにより、従来のアルミニウム配線では不可能であった、高温シンターが可能となる。高温シンターの実現により電極材のシリサイド化合物が形成され、オーミック接続が確保可能となるので、これによって、低抵抗なSiCのオーミック電極を形成することが可能となり、高性能なSiC半導体デバイスが実現できる。また、素子の微細化に伴うビアプラグの高アスペクト化に対してもタングステン材料はアルミ材料に比べてマイグレーションが小さいので微細径のプラグ形成時にも断線が生じにくく、高アスペクト比のビアプラグを得ることが出来、良好なコンタクトが得られる。
【００４１】
また、同様の方法でビアプラグおよび配線材を銅（Cu）を用いてデバイスを作製することも可能である。ビアプラグと配線を形成するために、Cu膜をＣＶＤ成膜する。Cu膜の形成にはＣＶＤ以外のスパッタ等の薄膜プロセスを用いることも可能であり、本発明はＣＶＤ成膜によるCu膜に限定されるものではない。成膜後の基板研磨、裏面電極形成は、タングステンと同様の製造方法にて実現可能である。
【００４２】
なお、本実施の形態の説明では、ビアプラグと配線の材料がタングステンと銅の成分を１００％とした場合について説明したが、これに限らず、これらを主成分として含み、裏面電極のシンター温度よりも融点が高い場合は、同様な効果をもつ。
【００４３】
また、裏面電極の材料がNiの場合について説明したが、これに限らず、炭化珪素に対してオーミック接合が得られる電極材料であれば、本実施形態と同様な効果をもつ。
【００４４】
また、本実施の形態では、炭化珪素半導体基板に４H-SiC(0001)基板を用い、Si面を主面とするが、炭化珪素半導体基板は、少なくとも一部に炭化珪素を有する半導体基板であれば、本実施形態と同様な効果をもち、また、主面にC面を用いても本実施形態と同様な効果をもつ。さらには(0001)面に限らず、他の結晶面を主面とする基板であってもよいし、6H-SiCや3C-SiCなどに代表される他のポリタイプであってもよい。
【００４５】
以上のように、本発明の半導体デバイスによれば、配線とビアプラグの耐熱性に対する問題点を解決し、高耐熱でオン抵抗の低い半導体パワーデバイスが実現出来る。
【産業上の利用可能性】
【００４６】
本発明の半導体デバイスは、高耐熱動作が可能となり、かつ、オン抵抗を低減することができるので、特に限定はされないが、例えば半導体パワーデバイスに適用することにより、従来より小型でかつエネルギー損失の小さい機器が実現できる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係る半導体デバイスの製造工程図
【図２】本発明の実施形態に係る半導体デバイスの製造工程図
【図３】従来の半導体デバイスの構造を模式的に示す断面図
【図４】従来の半導体デバイスの製造工程図
【図５】従来の半導体デバイスの製造工程図
【符号の説明】
【００４８】
１１    炭化珪素半導体基板
１２    ｐ型不純物領域（ベース領域）
１３    ｎ型不純物領域（ソース領域）
１４    ｐ型不純物領域（Ｐ＋コンタクト層）
１５    ソース電極（オーミック電極）
１６    ゲート酸化膜
１７    ゲート電極
１８    層間絶縁膜
１９    マスク
２０    Al配線
２１    タングステン配線
２２    ドレイン電極（オーミック電極）
２３    ビアホール
２４，２５    ビアプラグ
【図１】
2006324565.tif 000003
【図２】
2006324565.tif 000004
【図３】
2006324565.tif 000005
【図４】
2006324565.tif 000006
【図５】
2006324565.tif 000007