(57)【要約】【課題】  基板上の配線パターンを介して信号の伝送を行う場合でも、その伝送速度をさらに高めることのできる実装構造体、電気光学装置、および電子機器を提供すること。【解決手段】  実装構造体１０１の基板１００には、端子部分１３１、１８１およびこの端子部分１３１、１８１から延びた基板側配線１９０の周囲がシールド層７０で囲まれたシールド付きの基板側端子１３０、１８０が形成され、そこにシールド付きの端子１５１、１６１を備えたＩＣ１５０および可撓性基板１６０が実装される。シールド付きの基板側端子１３０、１８０は、基板１００に対する半導体プロセスで成膜された導電膜によって構成されている。【選択図】    図１
2006098450.tif 000002
【特許請求の範囲】
【請求項１】
１ないし複数の基板側端子および該基板側端子から延びた基板側配線が形成された基板と、該基板に実装され、前記基板側端子に電気的に接続された端子を備えた実装部材とを有する実装構造体において、
前記基板側端子および前記基板側配線は、前記基板の表面に形成された導電膜によって構成され、
前記基板側端子には、周囲がシールド層で囲まれたシールド付き基板側端子が含まれ、
前記シールド付き基板側端子から延びた前記基板側配線は、周囲がシールド層で囲まれたシールド付き基板側配線であることを特徴とする実装構造体。
【請求項２】
請求項１において、前記基板には前記実装部材としてＩＣおよび可撓性基板のうちの少なくとも一方が実装され、
前記基板側において前記ＩＣの端子が電気的に接続される前記基板側端子、および前記基板側において前記可撓性基板の端子が電気的に接続される前記基板側端子の少なくとも一方に前記シールド付き基板側端子が含まれていることを特徴とする実装構造体。
【請求項３】
請求項１において、前記基板には前記実装部材としてＩＣおよび可撓性基板が実装され、
前記ＩＣの端子が電気的に接続される前記基板側端子、および前記ＩＣの端子が電気的に接続される前記基板側端子のうち、前記基板において前記基板側配線で繋がっている基板側端子対には、双方が前記シールド付き基板側端子で構成された基板側端子対が含まれていることを特徴とする実装構造体。
【請求項４】
請求項１ないし３のいずれかにおいて、前記実装部材の端子のうち、前記シールド付き基板側端子に電気的に接続される端子は、該端子の周囲を囲む導電層からなるシールド層で囲まれていることを特徴とする実装構造体。
【請求項５】
請求項１ないし４のいずれかにおいて、前記基板には、少なくとも第１の導電膜、第１の絶縁膜、第２の導電膜、第２の絶縁膜、および第３の導電膜が前記基板側からこの順に積層され、
前記シールド付き基板側端子から延びた前記基板側配線は前記第２の導電膜から構成され、前記シールド付き基板側端子は、前記第２の層間絶縁膜に形成されたコンタクトホールを介して前記第２の導電膜に電気的に接続する第３の導電膜から構成され、
前記シールド層は、前記第１の導電層と、前記第１の層間絶縁膜に形成されたコンタクトホールを介して前記第１の導電層に電気的に接続する第２の導電膜と、前記第２の層間絶縁膜に形成したコンタクトホールを介して前記第２の導電層に電気的に接続する第３の導電膜とから構成されていることを特徴とする実装構造体。
【請求項６】
請求項１ないし５のいずれかに規定する実装構造体からなる電気光学装置であって、
前記基板は、電気光学物質を保持する電気光学装置用基板であることを特徴とする電気光学装置。
【請求項７】
請求項１ないし５のいずれかに規定する実装構造体からなる電気光学装置であって、
前記基板は、走査線とデータ線との交差部分に対応する位置に、画素スイッチング用薄膜トランジスタおよび画素電極を備えた画素が構成されたＴＦＴアレイ基板であり、
当該ＴＦＴアレイ基板と、該ＴＦＴアレイ基板に対向配置された対向基板との間に前記電気光学物質としての液晶が保持され、
前記第１の導電膜、前記第１の絶縁膜、前記第２の導電膜、前記第２の絶縁膜、および前記第３の導電膜は各々、前記画素スイッチング用薄膜トランジスタ、前記走査線、および前記データ線を構成する薄膜と同時形成された薄膜であることを特徴とする電気光学装置。
【請求項８】
請求項７において、前記走査線および前記データ線は各々、前記実装部材から走査信号およびデータ信号が供給されることを特徴とする電気光学装置。
【請求項９】
請求項６ないし８のいずれかに規定する電気光学装置を用いたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板にＩＣや可撓性基板が実装された実装構造体、電気光学装置、およびこの電気光学装置を用いた電子機器に関するものである。さらに詳しくは、信号線に対するシールド技術に関するものである。
【背景技術】
【０００２】
各種の電子機器では、基板上に可撓性基板や配線材を接続するするとともに、基板にＩＣを実装し、可撓性基板からＩＣに信号入力する構造が多用されている。ここで、可撓性基板からＩＣに高速で信号を伝送する際は、高い耐雑音特性や外界からの耐電磁波性能が求められる。そこで、信号線にシールド層を付与した同軸ケーブルや可撓性基板が提案されている（例えば、特許文献１、２参照）。
【特許文献１】特開２００３−３２３８２４号公報
【特許文献２】特開平８−１２５３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、可撓性基板からＩＣへの信号伝送は、基板上に形成された配線パターンを介して行われるにもかかわらず、このような配線パターンに対しては、従来、耐雑音対策が施されていない。このため、現状では、可撓性基板からＩＣへの信号伝送をさらに高速化することができないという問題点がある。
【０００４】
以上の問題点に鑑みて、本発明の課題は、基板上の配線パターンを介して信号の伝送を行う場合でも、その伝送速度をさらに高めることのできる実装構造体、電気光学装置、および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明では、１ないし複数の基板側端子および該基板側端子から延びた基板側配線が形成された基板と、該基板に実装され、前記基板側端子に電気的に接続された端子を備えた実装部材とを有する実装構造体において、前記基板側端子および前記基板側配線は、前記基板の表面に形成された導電膜によって構成され、前記基板側端子には、周囲がシールド層で囲まれたシールド付き基板側端子が含まれ、前記シールド付き基板側端子から延びた前記基板側配線は、周囲がシールド層で囲まれたシールド付き基板側配線であることを特徴とする。
【０００６】
本発明では、１ないし複数の基板側端子に周囲がシールド層で囲まれたシールド付き基板側端子が含まれ、かつ、該シールド付き基板側端子から延びた基板側配線は、周囲がシールド層で囲まれている。このため、耐雑音特性や外界からの耐電磁波性能に優れている。それ故、基板上の配線パターンを介して信号の伝送を行う場合でも、その伝送速度をさらに高めることができる。
【０００７】
本発明において、前記基板には前記実装部材としてＩＣおよび可撓性基板のうちの少なくとも一方が実装される。この場合、前記基板側において前記ＩＣの端子が電気的に接続される前記基板側端子、および前記基板側において前記可撓性基板の端子が電気的に接続される前記基板側端子の少なくとも一方に前記シールド付き基板側端子が含まれている。
【０００８】
本発明において、前記基板には前記実装部材としてＩＣおよび可撓性基板が実装され、前記ＩＣの端子が電気的に接続される前記基板側端子、および前記ＩＣの端子が電気的に接続される前記基板側端子のうち、前記基板において前記基板側配線で繋がっている基板側端子対には、双方が前記シールド付き基板側端子で構成された基板側端子対が含まれていることが好ましい。
【０００９】
本発明において、前記実装部材の端子のうち、前記シールド付き基板側端子に電気的に接続される端子は、該端子の周囲を囲む導電層からなるシールド層で囲まれていることが好ましい。
【００１０】
本発明において、前記基板に、少なくとも、第１の導電膜、第１の絶縁膜、第２の導電膜、第２の絶縁膜、および第３の導電膜が前記基板側からこの順に積層されている場合、前記シールド付き基板側端子から延びた前記基板側配線については前記第２の導電膜で構成し、前記シールド付き基板側端子については、前記第２の層間絶縁膜に形成されたコンタクトホールを介して前記第２の導電膜に電気的に接続する第３の導電膜で構成すればよい。また、前記シールド層については、前記第１の導電層と、前記第１の層間絶縁膜に形成されたコンタクトホールを介して前記第１の導電層に電気的に接続する第２の導電膜と、前記第２の層間絶縁膜に形成したコンタクトホールを介して前記第２の導電層に電気的に接続する第３の導電膜とから構成すればよい。
【００１１】
本発明に係る実装構造体は、例えば、液晶装置や有機ＥＬ表示装置などといった電気光学装置である。この場合、前記基板は、電気光学物質を保持する電気光学装置用基板である。本発明において、電気光学装置が液晶装置の場合、前記基板は、例えば、走査線とデータ線との交差部分に対応する位置に、画素スイッチング用薄膜トランジスタおよび画素電極を備えた画素が構成されたＴＦＴアレイ基板であり、当該ＴＦＴアレイ基板と、該ＴＦＴアレイ基板に対向配置された対向基板との間に前記電気光学物質としての液晶が保持される。このような場合、前記第１の導電膜、第１の絶縁膜、第２の導電膜、第２の絶縁膜、および第３の導電膜の各々には、前記画素スイッチング用薄膜トランジスタ、前記走査線、および前記データ線を構成する薄膜と同時形成された薄膜を利用することができる。また、有機ＥＬ表示装置の場合も、走査線とデータ線との交差部分に対応する位置に、画素スイッチング用薄膜トランジスタおよび画素電極を備えた画素が構成されたＴＦＴアレイ基板が用いられるので、前記第１の導電膜、第１の絶縁膜、第２の導電膜、第２の絶縁膜、および第３の導電膜の各々には、前記画素スイッチング用薄膜トランジスタ、前記走査線、および前記データ線を構成する薄膜と同時形成された薄膜を利用することができる。
【００１２】
この場合、前記走査線および前記データ線は、例えば、前記実装部材から走査信号およびデータ信号が供給される。
【００１３】
本発明に係る電気光学装置は、モバイルコンピュータや携帯電話機などといった電子機器に用いることができる。
【発明を実施するための最良の形態】
【００１４】
図面を参照して、本発明の実施の形態を説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
【００１５】
［実装構造体の構成］
（実装構造体の全体構成）
図１（Ａ）、（Ｂ）は、本発明を適用した実装構造体を模式的に示す斜視図、およびその断面を模式的に示す説明図である。図２（Ａ）、（Ｂ）、（Ｃ）は、図１に示す実装構造体に用いた基板の説明図、ＩＣの説明図、および可撓性基板の説明図である。
【００１６】
図１（Ａ）、（Ｂ）に示すように、本発明を適用した実装構造体１０１は、被実装体としての基板１００と、この基板１００上に実装された実装部材としてのＩＣ１５０と、基板１００の端部に接続された実装部材としての可撓性基板１６０とを有している。従って、図２（Ａ）に示すように、基板１００には、ＩＣ１５０を実装するための複数の基板側端子１３０′１４０と、可撓性基板１６０を実装するための複数の基板側端子１８０′とが形成されている。ここで、基板１００では、基板側端子１３０′と基板側端子１８０′とを繋ぐ基板側配線１９０′が形成されており、基板側端子１４０からは基板側配線１２０が延びている。本形態では、基板側端子１３０′１４０、および基板側配線１９０′は、基板１００に対する半導体プロセスで成膜された導電膜によって構成されている。
【００１７】
本形態では、図２（Ｂ）に示すように、ＩＣ１５０には、基板側端子１３０′、１４０に接続する端子１５１′、１５６が形成されている。また、図２（Ｃ）に示すように、可撓性基板１６０には、基板側端子１８０′に接続する端子１６１′が形成されている。
【００１８】
このような実装構造体１０１では、可撓性基板１６０からＩＣ１５０に対して高速で信号を伝送する際の耐雑音特性を確保するとともに、外界からの電磁波対策を目的に、以下のシールド対策が施されている。
【００１９】
まず、図１（Ｂ）および図２（Ｃ）に示すように、可撓性基板１６０では、端子１６１′のうち、信号の高速伝送を行う端子１６１については、端子部分１６２およびこの端子部分１６２から延びる配線部分１６４の周りが、可撓性基板１６０に形成された導電層からなるシールド層１６３で囲まれている。なお、可撓性基板１６０では、図１（Ｂ）に示すように、配線部分１６４の他端側に形成された端子部分１６６もシールド層１６３で囲まれている。
【００２０】
また、図１（Ｂ）および図２（Ｂ）に示すように、ＩＣ１５０の端子１５１′、１５６のうち、可撓性基板１６０から信号が高速伝送されてくる入力用の端子１５１も、その端子部分１５２の周りが、ＩＣ１５０に形成された導電層からなるシールド層１５３で囲まれている。
【００２１】
さらに、本形態では、図１（Ｂ）および図２（Ａ）に示すように、基板１００では、基板側端子１８０′のうち、可撓性基板１６０のシールド付きの端子１６１が実装される基板側端子１８０は、端子部分１８１が周りをシールド層７０で囲まれたシールド付き基板側端子として構成されている。また、基板側端子１３０′、１４０のうち、ＩＣ１５０のシールド付きの端子１５１が実装される基板側端子１３０も、端子部分１３１が周りをシールド層７０で囲まれたシールド付き基板側端子として構成されている。さらに、基板側端子１３０′と基板側端子１８０′とを繋ぐ基板側配線１９０′のうち、シールド付きの基板側端子１３０、１８０を繋ぐ基板側配線１９０は、周りがシールド層７０で囲まれたシールド付き基板側配線になっている。本形態では、シールド付きの基板側端子１３０、１８０、およびシールド層７０も、基板１００に対する半導体プロセスで成膜された導電膜によって構成されている。
【００２２】
このように構成した基板１００に対して、図１（Ｂ）に示すように、可撓性基板１６０およびＩＣ１５０を異方性導電材１１０などで実装すると、可撓性基板１６０の実装領域では、シールド付きの端子１６１とシールド付きの基板側端子１８０が異方性導電材１１０で電気的に接続する。その結果、端子部分１６２と端子部分１８１が電気的に接続し、シールド層１６３とシールド層７０が電気的に接続する。また、ＩＣ１５０の実装領域では、シールド付きの端子１５１とシールド付きの基板側端子１３０が異方性導電材１１０で電気的に接続する。その結果、端子部分１５２と端子部分１３１が電気的に接続し、シールド層１５３とシールド層７０が電気的に接続する。
【００２３】
それ故、本形態の実装構造体１０１では、可撓性基板１６０から基板１００を経てＩＣ１５０に到る信号の高速伝送経路は、周りをシールド層１６３、７０、１５３で完全に囲まれた状態となる。それ故、本形態によれば、可撓性基板１６０からＩＣ１５０に基板１００上の配線パターンを介して信号の伝送を行う場合でも、優れた耐雑音特性を確保することができるとともに、外界からの電磁波対策を完全に行うことができるので、信号の伝送速度をさらに高めることができる。
【００２４】
なお、上記形態では、基板１００、可撓性基板１６０、およびＩＣ１５０に形成された端子のうち、１つのみをシールド付きとした例を説明したが、複数の、あるいは全ての端子をシールド付きとしてもよい。
【００２５】
（基板でのシールド構造）
図３を参照して、基板１００でのシールド構造の一例を説明する。図３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ、図１に示す基板に構成したシールド付き基板側端子の表面構造を示す説明図、図３（Ａ）のＸ−Ｘ′線でシールド付き基板側端子を切断したときの説明図、図３（Ａ）のＹ−Ｙ′線でシールド付き基板側端子を切断したときの説明図、および図３（Ａ）のＺ−Ｚ線でシールド層を切断したときの説明図である。
【００２６】
図１および図２を参照して説明したシールド付き端子１３０、１８０を形成する場合には、図３（Ａ）〜（Ｄ）に示すように、基板１００の表面に、少なくとも、第１の導電膜３ｔ、第１の絶縁膜４、第２の導電膜６ｓ、６ｔ、第２の絶縁膜１３、および第３の導電膜９ｓ、９ｔが基板１００の側からこの順に積層されておればよい。このような薄膜が形成されておれば、シールド付きの基板側端子１３０、１８０の端子部分１３１、１８１を繋ぐ基板側配線１９０については第２の導電膜６ｓで構成し、その端子部分１３１、１８１については、第２の層間絶縁膜１３に形成されたコンタクトホール１３ｓを介して第２の導電膜６ｓに電気的に接続する第３の導電膜９ｓで構成することができる。
【００２７】
また、シールド層７０については、第１の導電層３ｔと、第１の層間絶縁膜４に形成されたコンタクトホール４ｔを介して第１の導電層３ｔに電気的に接続する第２の導電膜６ｔと、第２の層間絶縁膜１３に形成したコンタクトホール１３ｔを介して第２の導電層６ｔに電気的に接続する第３の導電膜９ｔとから構成することができる。
【００２８】
ここで、第１の導電層３ｔについては、シールド付き端子１３０、１８０の端子部分１３１、１８１、および端子部分１３１、１８１を繋ぐ基板側配線１９０の形成領域と平面的に重なる領域を完全に含む領域にベタの領域としてパターニング形成する。また、コンタクトホール４ｔについては、シールド付き端子１３０、１８０の端子部分１３１、１８１、および端子部分１３１、１８１を繋ぐ基板側配線１９０の形成領域の周りを平面的に囲む枠状の溝として形成し、この溝（コンタクトホール４ｔ）を埋めるように、第２の導電膜６ｔを溝状のコンタクトホール４ｔに沿ってパターニング形成する。また、コンタクトホール１３ｔについても、シールド付き端子１３０、１８０の端子部分１３１、１８１、および端子部分１３１、１８１を繋ぐ基板側配線１９０の形成領域の周りを平面的に囲む枠状の溝として形成する。第３の導電膜９ｔについては、端子部分１３１、１８１を露出させる窓９ｊを備えたベタの領域として、シールド付き端子１３０、１８０の端子部分１３１、１８１、および端子部分１３１、１８１を繋ぐ基板側配線１９０の形成領域と平面的に重なる領域を完全に含む領域にパターニング形成する。
【００２９】
［電気光学装置への適用例］
図４〜図６を参照して、本発明に係る実装構造体を電気光学装置に適用した例を説明するとともに、図７および図８を参照して、この電気光学装置のＴＦＴアレイ基板上にＴＦＴなどの各種要素を形成しながら、併せて、図３を参照して説明したシールド付き端子１３０、１８０を形成する方法を説明する。
【００３０】
（電気光学装置の構成）
図４（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を対向基板の側から見た斜視図、および図４（Ａ）のＨ−Ｈ′断面図である。図５は、電気光学装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。図５（Ａ）、（Ｂ）は、本形態の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図、および図５（Ａ）のＡ−Ａ′線に相当する位置でＴＦＴアレイ基板を切断したときの断面図である。
【００３１】
図１（Ａ）、（Ｂ）において、本形態の電気光学装置１は、シール材５２によって貼り合わされたＴＦＴアレイ基板１０と対向基板２０との間に、電気光学物質としての液晶５０が挟持されており、シール材５２の形成領域の内側領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域において、ＴＦＴアレイ基板１０には、ＩＣ１５を実装するため基板側端子１３、１４、および可撓性基板１６を実装するための基板側端子１８が形成されている。なお、電気光学装置１では、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置されるが、ここでは図示を省略してある。また、電気光学装置１をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の各画素電極（後述する。）に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成する。
【００３２】
このように構成した電気光学装置１では、図１および図２を参照して説明した基板１０がＴＦＴアレイ基板１０に対応し、ＩＣ１５および可撓性基板１８がＩＣ１５０および可撓性基板１８０に対応し、基板側端子１３、１４、１８がそれぞれ基板側端子１３０、１４０、１８０に対応する。それ故、基板側端子１３および基板側端子１８には、図１〜図３を参照して説明したシールド付き端子が含まれている。
【００３３】
このような構造を有する電気光学装置１の画像表示領域においては、図５（Ａ）に示すように、複数の画素がマトリクス状に構成されているとともに、これらの画素の各々には、画素電極９′、およびこの画素電極９′を駆動するための画素スイッチング用のＴＦＴ３０（薄膜半導体素子）が形成されており、画像信号Ｓ１、Ｓ２・・・Ｓｎを供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２・・・Ｓｎ（データ信号）は、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍをこの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９′を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・Ｓｎは、図２に示す対向基板２０の対向電極２１との間で一定期間保持される。
【００３４】
ここに示す電気光学装置１において、可撓性基板１６（実装部材）は、駆動用ＩＣ１５（実装部材）に所定の信号などを供給し、駆動用ＩＣ１５（実装部材）に構成されているデータ線駆動回路および走査線駆動回路は、データ線６ａおよび走査線３ａに画像信号Ｓ１、Ｓ２・・・Ｓｎ、および走査信号Ｇ１、Ｇ２・・・Ｇｍを供給する。
【００３５】
なお、画像信号Ｓ１、Ｓ２・・・Ｓｎ、および走査信号Ｇ１、Ｇ２・・・Ｇｍは、データ線駆動回路および走査線駆動回路を備えた駆動用ＩＣがＣＯＦ実装された可撓性基板（実装部材）からデータ線６ａおよび走査線３ａに供給されることもある。
【００３６】
ここで、液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が低下し、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が増大していく。その結果、全体として電気光学装置１からは画像信号Ｓ１、Ｓ２、・・・Ｓｎに応じたコントラストを持つ光が出射される。なお、保持された画像信号Ｓ１、Ｓ２、・・・Ｓｎがリークするのを防ぐために、各画素には蓄積容量６０が付加されている。
【００３７】
図６（Ａ）において、ＴＦＴアレイ基板１０上には、複数の透明なＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜からなる画素電極９ａがマトリクス状に形成されており、これら各画素電極９ａに対して画素スイッチング用のＴＦＴ３０がそれぞれ接続している。また、画素電極９ａの縦横の境界に沿って、データ線６ａ、走査線３ａ、および容量線３ｂが形成され、ＴＦＴ３０は、データ線６ａおよび走査線３ａに対して接続している。すなわち、データ線６ａは、コンタクトホールを介してＴＦＴ３０の高濃度ソース領域１ｄに電気的に接続し、走査線３ａは、その突出部分がＴＦＴ３０のゲート電極を構成している。なお、蓄積容量６０は、画素スイッチング用のＴＦＴ３０を形成するための半導体膜１の延設部分１ｆを導電化したものを下電極とし、この下電極４１に容量線３ｂが上電極として重なった構造になっている。
【００３８】
このように構成した画素領域のＡ−Ａ′線における断面では、図６（Ｂ）に示すように、ＴＦＴアレイ基板１０の基体たる透明な基板１０′の表面に透明な下地絶縁膜１１が形成され、この下地絶縁膜１１の表面には、厚さが３０ｎｍ〜１００ｎｍの島状の半導体膜１ａが形成されている。半導体膜１ａの表面には、厚さが約５０〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２が形成され、このゲート絶縁膜２の表面に、厚さが３００ｎｍ〜８００ｎｍの走査線３ａが形成されている。半導体膜１ａのうち、走査線３ａに対してゲート絶縁膜２を介して対峙する領域がＴＦＴ３０のチャネル領域１ａ′になっている。このチャネル領域１ａ′に対して一方側には、低濃度ソース領域１ｂおよび高濃度ソース領域１ｄを備えるソース領域が形成され、他方側には低濃度ドレイン領域１ｃおよび高濃度ドレイン領域１ｅを備えるドレイン領域が形成されている。
【００３９】
画素スイッチング用のＴＦＴ３０の表面側には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜からなる層間絶縁膜４ａが形成され、この層間絶縁膜４ａの表面には、厚さが１００ｎｍ〜３００ｎｍのシリコン窒化膜からなる表面保護膜（図示せず）が形成されることがある。層間絶縁膜４ａの表面には、厚さが３００ｎｍ〜８００ｎｍのデータ線６ａが形成され、このデータ線６ａは、層間絶縁膜４ａに形成されたコンタクトホールを介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜４ａの表面にはデータ線６ａと同時形成されたドレイン電極６ｂが形成され、このドレイン電極６ｂは、層間絶縁膜４ａに形成されたコンタクトホールを介して高濃度ドレイン領域１ｅに電気的に接続している。層間絶縁膜４ａの上層には、透光性の感光性樹脂からなる凹凸形成層１３ａが所定のパターンで形成されている、また、凹凸形成層１３ａの表面には、アルミニウム膜などからなる光反射膜８ａが形成されている。従って、光反射膜８ａの表面には、凹凸形成層１３ａの凹凸が反映されて凹凸パターン８ｇが形成されている。
【００４０】
また、光反射膜８ａの上層にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、光反射膜８ａの表面に直接、積層され、画素電極９ａと光反射膜８ａとは電気的に接続されている。また、画素電極９ａは、感光性樹脂層７ａおよび層間絶縁膜４ａに形成されたコンタクトホールを介してドレイン電極６ｂに電気的に接続している。ここで、光反射膜８ａには、画素電極９ａと平面的に重なる領域の一部に矩形の光透過窓８ｄが形成され（図６（Ａ）を参照）、この光透過窓８ｄに相当する部分には、ＩＴＯからなる画素電極９ａは存在するが、光反射膜８ａが存在しない。画素電極９ａの表面側にはポリイミド膜からなる配向膜１２が形成されている。この配向膜１２は、ポリイミド膜に対してラビング処理が施された膜である。なお、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して容量線３ｂが上電極として対向することにより、蓄積容量６０が構成されている。
【００４１】
（対向基板の構成）
対向基板２０では、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。また、対向電極２１の上層側には、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２は、ポリイミド膜に対してラビング処理が施された膜である。
【００４２】
（表示動作）
このように構成した半透過・反射型の電気光学装置１では、画素電極９ａの下層側に光反射膜８ａが形成されているため、図６（Ｂ）に矢印ＬＡで示すように、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板１０側から出射された光によって画像を表示する（反射モード）。また、ＴＦＴアレイ基板１０の裏面側に配置されたバックライト装置（図示せず）から出射された光のうち、光反射膜８ａが形成されていない光透過窓８ｄに向かう光は、矢印ＬＢで示すように、光透過窓８ｄを介して対向基板２０側に透過し、表示に寄与する（透過モード）。
【００４３】
（ＴＦＴアレイ基板の製造方法）
このような構成の電気光学装置１の製造工程のうち、ＴＦＴアレイ基板１０の製造工程を、図７および図８を参照して説明する。図７および図８はそれぞれ、本形態のＴＦＴアレイ基板１０の製造方法を示す工程断面図であり、いずれの図においても、図６（Ａ）のＡ−Ａ′線における断面に相当する。
【００４４】
まず、図７（Ａ）に示すように、ガラス等の基板１０′を準備した後、下地絶縁膜１１を形成する。次に、図７（Ｂ）に示すように、下地絶縁膜１１の表面に島状の半導体膜１ａ（能動層）を形成する。それには、基板１０′の全面にアモルファスのシリコン膜からなる半導体膜を形成した後、半導体膜に対してレーザ光を照射してレーザアニールを施し、アモルファスの半導体膜を一度溶融させた後、冷却固化過程を経て結晶化させる。次に、図７（Ｃ）に示すように、基板１０′の全面にゲート絶縁膜２を形成する。ここで形成するゲート絶縁膜２は、シリコン酸化膜に代えてシリコン窒化膜であってもよい。次に、図示を省略するが、所定のレジストマスクを介して半導体膜１ａの延設部分１ｆに不純物イオンを打ち込んで、容量線３ｂとの間に蓄積容量６０を構成するための下電極を形成する。
【００４５】
次に、図７（Ｄ）に示すように、走査線３ａ（ゲート電極）および容量線３ｂを形成する。それには、スパッタ法などにより、基板１０′の全面にアルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜を３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜をドライエッチングする。
【００４６】
本形態では、走査線３ａおよび容量線３ｂを形成する際、図３を参照して説明した第１の導電膜３ｔを同時形成する。
【００４７】
次に、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部（図示せず）の側には、走査線３ａ（ゲート電極）をマスクとして低濃度の不純物イオン（リンイオン）を打ち込んで、走査線３ａに対して自己整合的に低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃを形成する。ここで、走査線３ａの真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜１ａのままのチャネル領域１ａ′となる。次に、図７（Ｅ）に示すように、走査線３ａ（ゲート電極）より幅の広いレジストマスク５５５を形成して高濃度の不純物イオン（リンイオン）を打ち込み、高濃度ソース領域１ｄおよびドレイン領域１ｅを形成する。
【００４８】
次に、図７（Ｆ）に示すように、走査線３ａの表面側にＣＶＤ法などにより、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化からなる層間絶縁膜４ａを形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して層間絶縁膜４ａをエッチングしてコンタクトホールを形成する。
【００４９】
本形態では、かかる工程を利用して、図３を参照して説明した第１の絶縁膜４、およびコンタクトホール４ｔを同時形成する。
【００５０】
次に、図８（Ｇ）に示すように、層間絶縁膜４ａの表面側にデータ線６ａおよびドレイン電極６ｂを形成する。それには、アルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜をスパッタ法などで３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜にドライエッチングを行う。
【００５１】
本形態では、データ線６ａおよびドレイン電極６ｂを形成する際、図３を参照して説明した第２の導電膜６ｓ、６ｔを形成する。
【００５２】
次に、図８（Ｈ）に示すように、データ線６ａおよびドレイン電極６ｂの表面側、あるいはその表面に表面保護膜を形成した後、スピンコート法などを用いて、ポジタイプの感光性樹脂を塗布し、次に、この感光性樹脂をハーフ露光した後、現像し、しかる後に、感光性樹脂に加熱処理を施して、表面になだらかな凹凸を備えた凹凸形成層１３ａを形成する。この際、凹凸形成層１３ａには、ドレイン電極６ｂと画素電極９ａとを電気的に接続するためのコンタクトホールを形成しておく。
【００５３】
本形態では、かかる工程を利用して、図３を参照して説明した第２の絶縁膜１３、およびコンタクトホール１３ｓ、１３ｔを同時形成する。
【００５４】
次に、図８（Ｉ）に示すように、凹凸形成層１３ａの表面にアルミニウムなどの金属膜を形成した後、その表面に、フォトリソグラフィ技術を用いて、金属膜をパターングし、光反射膜８ａを形成する。このようにして形成した光反射膜８ａでは、凹凸形成層１３ａの表面形状が反映されるので、光反射膜８ａの表面には、エッジのない、なだらかな凹凸パターン８ａが形成される。この際、凹凸形成層１３ａの平坦領域と平面的に重なる領域に光透過窓８ｄを形成する。
【００５５】
次に、光反射膜８ａの表面側に厚さが４０ｎｍ〜２００ｎｍのＩＴＯ膜をスパッタ法などで形成した後、フォトリソグラフィ技術を用いてＩＴＯ膜をパターニングし、図６（Ａ）に示したように、画素電極９ａを形成する。
【００５６】
本形態では、画素電極９ａを形成する際、図３を参照して説明した第３の導電膜９ｓ、９ｔを同時形成する。なお、図３を参照して説明した第３の導電膜９ｓ、９ｔについては、画素電極９ａを構成するＩＴＯ膜に代えて光反射膜８ａを構成するアルミニウム膜を用いてもよいし、画素電極９ａを構成するＩＴＯ膜および光反射層８ａを構成するアルミニウム膜の双方を第３の導電膜９ｓ、９ｔとして用いてもよい。
【００５７】
しかる後には、画素電極９ａの表面側にポリイミド膜（配向膜１２）を形成した後、ラビング処理を行う。従って、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００５８】
［電子機器への搭載例］
図９（Ａ）、（Ｂ）は、本発明を適用した電子機器の一例としての折り畳み式携帯電話機を折り畳んだ状態、および開いた状態の説明図である。
【００５９】
本発明を適用した電気光学装置は、例えば、図９（Ａ）、（Ｂ）に示す携帯電話機３００に用いられる。この携帯電話３００では、蓋体３３０がヒンジ部３４０を介して操作本体３５０に回動自在に連結されている。携帯電話機３００は、蓋体３３０を開いたときに蓋体３３０の内側で画像を表示するメイン表示部３１１を備える一方、蓋体３３０の外側には、蓋材３３０を操作本体３５０に折り重ねたときに画像を表示するサブ表示部３２１を備えている。このような折り畳み式の携帯電話機３００に本発明を適用するにあたっては、例えば、メイン表示部３１１を構成する電気光学装置の本発明を適用する。なお、本発明を適用した電気光学装置１は、上記携帯電話機の他、モバイルコンピュータ、デジタルカメラ、ムービーカメラ、車載機器、オーディオ機器、プロジェクタなどの各種電子機器に用いることができる。
【００６０】
［その他の実施の形態］
上記形態では、画素スイッチング用のアクティブ素子としてＴＦＴを用いた例を説明したが、アクティブ素子として薄膜ダイオード素子（ＴＦＤ素子／Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ素子）を用いた電気光学装置（液晶装置）に本発明を適用してもよい。また、液晶以外の電気光学物質を用いた電気光学装置、例えば、有機エレクトロルミネッセンス表示装置に本発明を適用してもよい。すなわち、有機ＥＬ表示装置の場合でも、走査線とデータ線との交差部分に対応する位置に、画素スイッチング用薄膜トランジスタおよび画素電極を備えた画素が構成されたＴＦＴアレイ基板が用いられるので、前記第１の導電膜、前記第１の絶縁膜、前記第２の導電膜、前記第２の絶縁膜、および前記第３の導電膜の各々には、画素スイッチング用薄膜トランジスタ、走査線、およびデータ線を構成する薄膜と同時形成された薄膜を利用することができる。さらには、電気光学装置以外の半導体装置に本発明を適用してもよい。
【図面の簡単な説明】
【００６１】
【図１】（Ａ）、（Ｂ）は、本発明を適用した実装構造体を模式的に示す斜視図、およびその断面を模式的に示す説明図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）は、図１に示す実装構造体に用いた基板の説明図、ＩＣの説明図、および可撓性基板の説明図である。
【図３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ、図１に示す基板に構成したシールド付き基板側端子の表面構造を示す説明図、図３（Ａ）のＸ−Ｘ′線でシールド付き基板側端子を切断したときの説明図、図３（Ａ）のＹ−Ｙ′線でシールド付き基板側端子を切断したときの説明図、および図３（Ａ）のＺ−Ｚ線でシールド層を切断したときの説明図である。
【図４】（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を対向基板の側から見た斜視図、および図４（Ａ）のＨ−Ｈ′断面図である。
【図５】電気光学装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【図６】（Ａ）、（Ｂ）は、本形態の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図、および図６（Ａ）のＡ−Ａ′線に相当する位置でＴＦＴアレイ基板を切断したときの断面図である。
【図７】（Ａ）〜（Ｆ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図８】（Ｇ）〜（Ｉ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図９】（Ａ）、（Ｂ）は、本発明を適用した電子機器の一例としての折り畳み式携帯電話機を折り畳んだ状態、および開いた状態の説明図である。
【符号の説明】
【００６２】
３ｔ  第１の導電膜、４  第１の絶縁膜、６ｓ、６ｔ  第２の導電膜、９ｓ、９ｔ  第３の導電膜、１３  第２の絶縁膜、７０  シールド層、１００  基板、１０１  実装構造体、１５０  ＩＣ、１６０、可撓性基板１３０、１８０  シールド付きの基板側端子、１３１、１８１  シールド付きの基板側端子の端子部分、１９０  基板側配線
【図１】
2006098450.tif 000003
【図２】
2006098450.tif 000004
【図３】
2006098450.tif 000005
【図４】
2006098450.tif 000006
【図５】
2006098450.tif 000007
【図６】
2006098450.tif 000008
【図７】
2006098450.tif 000009
【図８】
2006098450.tif 000010
【図９】
2006098450.tif 000011