(57)【要約】【課題】  損失が少なく、且つ出力電流または出力電圧の歪の小さいインバータ装置を提供する。【解決手段】  インバータ回路１０は、上アームスイッチＱ１および下アームスイッチＱ２から構成されるブリッジ回路１１、上アームスイッチＱ３および下アームスイッチＱ４から構成されるブリッジ回路１２を備える。上アームスイッチＱ１、Ｑ３は、高周波スイッチングが可能なスイッチング素子であり、下アームスイッチＱ２、Ｑ４は、オン電圧の低いスイッチング素子である。交流出力の各周期の前半は、ブリッジ回路１１でＰＷＭ制御するとともにブリッジ回路１２で出力の極性を設定し、交流出力の各周期の後半は、ブリッジ回路１２でＰＷＭ制御するとともにブリッジ回路１１で出力の極性を設定する。【選択図】      図１
2006158001.tif 000002
【特許請求の範囲】
【請求項１】
所定周期の交流を生成するインバータ装置であって、
第１の上アームスイッチング素子および第１の下アームスイッチング素子から構成される第１のブリッジ回路、および第２の上アームスイッチング素子および第２の下アームスイッチング素子から構成される第２のブリッジ回路を備えるインバータ回路と、
上記各スイッチング素子を制御する制御手段、を備え、
上記第１および第２の下アームスイッチング素子のオン電圧は、それぞれ上記第１および第２の上アームスイッチング素子のオン電圧よりも低く、
上記制御手段は、上記周期ごとに、上記第１の上アームスイッチング素子および上記第１の下アームスイッチング素子を交互にオン状態にする高周波スイッチングを行うと共に上記第２の上アームスイッチング素子および上記第２の下アームスイッチング素子を互いに異なる状態に保持する第１の制御、上記第１の上アームスイッチング素子および上記第１の下アームスイッチング素子を互いに異なる状態に保持すると共に上記第２の上アームスイッチング素子および上記第２の下アームスイッチング素子を交互にオン状態にする高周波スイッチングを行う第２の制御を実行する
ことを特徴とするインバータ装置。
【請求項２】
所定周期の交流を生成するインバータ装置であって、
第１の上アームスイッチング素子および第１の下アームスイッチング素子から構成される第１のブリッジ回路、および第２の上アームスイッチング素子および第２の下アームスイッチング素子から構成される第２のブリッジ回路を備えるインバータ回路と、
上記各スイッチング素子を制御する制御手段、を備え、
上記第１および第２の下アームスイッチング素子のオン電圧は、それぞれ上記第１および第２の上アームスイッチング素子のオン電圧よりも高く、
上記制御手段は、上記周期ごとに、上記第１の上アームスイッチング素子および上記第１の下アームスイッチング素子を交互にオン状態にする高周波スイッチングを行うと共に上記第２の上アームスイッチング素子および上記第２の下アームスイッチング素子を互いに異なる状態に保持する第１の制御、上記第１の上アームスイッチング素子および上記第１の下アームスイッチング素子を互いに異なる状態に保持すると共に上記第２の上アームスイッチング素子および上記第２の下アームスイッチング素子を交互にオン状態にする高周波スイッチングを行う第２の制御を実行する
ことを特徴とするインバータ装置。
【請求項３】
上記制御手段は、負荷に供給すべき電流と上記インバータ回路の出力電流との誤差に基づいて、上記高周波スイッチングのためのＰＷＭ制御信号を生成する
ことを特徴とする請求項１または２に記載のインバータ装置。
【請求項４】
上記制御手段は、負荷に印加すべき電圧と上記インバータ回路の出力電圧との誤差に基づいて、上記高周波スイッチングのためのＰＷＭ制御信号を生成する
ことを特徴とする請求項１または２に記載のインバータ装置。
【請求項５】
上記第１および第２の制御の実行時間は、それぞれ上記所定周期の２分の１であり、
上記制御手段は、上記第１の制御で負荷に流れる電流または電圧の向きと上記第２の制御で負荷に流れる電流または電圧の向きとが逆になるように、上記第１の制御において上記第２の上アームスイッチング素子および上記第２の下アームスイッチング素子を制御し、上記第２の制御において上記第１の上アームスイッチング素子および上記第１の下アームスイッチング素子を制御する
ことを特徴とする請求項１または２に記載のインバータ装置。
【請求項６】
所定周期の交流を生成するインバータ装置であって、
上アームスイッチング素子および下アームスイッチング素子から構成されるブリッジ回路を複数備えるインバータ回路と、
上記スイッチング素子を制御する制御手段、を備え、
上記各ブリッジ回路内の上アームスイッチング素子と下アームスイッチング素子のうち一方のオン電圧は、他方のオン電圧よりも低く、
上記制御手段は、上記周期ごとに、少なくとも１つのブリッジ回路の上アームスイッチング素子および下アームスイッチング素子を交互にオン状態にする高周波スイッチングを行うと共に少なくとも別の１つのブリッジ回路の上アームスイッチング素子および下アームスイッチング素子を互いに異なる状態に保持する制御を実行する
ことを特徴とするインバータ装置。
【請求項７】
上記交流は３相交流であり、
上記ブリッジ回路は３つであり、
上記制御手段は、上記周期ごとに、２つのブリッジ回路の上アームスイッチング素子および下アームスイッチング素子を交互にオン状態にする高周波スイッチングを行うと共に残りの１つのブリッジ回路の上アームスイッチング素子および下アームスイッチング素子を互いに異なる状態に保持する２相変調制御を実行する
ことを特徴とする請求項６に記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を交流電力に変換して出力するインバータ装置に係わる。
【背景技術】
【０００２】
図５は、一般的なインバータ装置の構成図である。図５において、インバータ回路１００は、入力電源１１０からの直流電力を所定の周波数の交流電力に変換して負荷１３０に供給する。ここで、入力電源１１０とインバータ回路１００との間には、入力コンデンサＣ１が設けられている。また、インバータ回路１００と負荷１３０との間には、コイルＬ１および出力コンデンサＣ２を含むフィルタ１２０が設けられている。
【０００３】
インバータ回路１００は、互いに直列に接続された上アームスイッチＱ１および下アームスイッチＱ２から構成される第１のブリッジ回路、および互いに直列に接続された上アームスイッチＱ３および下アームスイッチＱ４から構成される第２のブリッジ回路を備える。そして、不図示の制御回路がスイッチＱ１〜Ｑ４を制御することにより、所定周波数の交流電力が生成される。なお、スイッチＱ１〜Ｑ４は、それぞれトランジスタ等のスイッチング素子である。
【０００４】
上記構成のインバータ装置における損失を低減する技術の１つが、特許文献１に記載されている。特許文献１に記載のインバータ装置においては、図６に示すように、スイッチＱ１、Ｑ２に対して高周波スイッチング（例えば、数ｋＨｚ〜数１０ｋＨｚ）を行い、出力電圧の振幅が制御される。一方、スイッチＱ３、Ｑ４に対しては、出力電圧の極性を切り替えるためのスイッチング（例えば、５０／６０Ｈｚ）が行われる。この構成を導入することにより、スイッチＱ３、Ｑ４のスイッチング回数が大幅に少なくなるので、スイッチング損失が小さくなる。すなわち、インバータ装置における損失の低減が図れる。
【特許文献１】特開２０００−１５２６６１号公報（図３、明細書の段落００３９〜００４２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載のインバータ装置においては、低い周波数で駆動されるスイッチＱ３、Ｑ４としてオン電圧の低いスイッチング素子が使用されている。これにより、インバータ回路１００の損失がさらに小さくなる。
【０００６】
ところで一般に、上記構成のインバータ装置においては、互いに接続された上アームスイッチおよび下アームスイッチを貫通するように流れる電流を回避するために、スイッチング時に両スイッチを同時にオフ状態にするための休止期間（デッドタイム）が設定されている。ところが、特許文献１に記載の構成では、スイッチＱ３、Ｑ４としてオン電圧の低いスイッチング素子が使用されている。ここで、同じ定格電圧・定格電流の素子を比較した場合、オン電圧の低いスイッチング素子は、一般に、スイッチング速度が遅い。このため、スイッチＱ３、Ｑ４については、休止期間を大きく設定する必要がある。この結果、インバータ装置の出力電圧の極性が切り替わるタイミングの近傍（即ち、出力のゼロクロス点近傍）で奇数次の高調波が大きくなり、出力電圧の歪が悪化してしまう。
【０００７】
本発明の目的は、損失が少なく、且つ出力電流又は出力電圧の歪の小さいインバータ装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明のインバータ装置は、所定周期の交流を生成する装置であって、第１の上アームスイッチング素子および第１の下アームスイッチング素子から構成される第１のブリッジ回路および第２の上アームスイッチング素子および第２の下アームスイッチング素子から構成される第２のブリッジ回路を備えるインバータ回路と、上記各スイッチング素子を制御する制御手段、を備える。そして、上記第１および第２の下アームスイッチング素子のオン電圧は、それぞれ上記第１および第２の上アームスイッチング素子のオン電圧よりも低い。さらに、上記制御手段は、上記周期ごとに、上記第１の上アームスイッチング素子および上記第１の下アームスイッチング素子を交互にオン状態にする高周波スイッチングを行うと共に上記第２の上アームスイッチング素子および上記第２の下アームスイッチング素子を互いに異なる状態に保持する第１の制御、上記第１の上アームスイッチング素子および上記第１の下アームスイッチング素子を互いに異なる状態に保持すると共に上記第２の上アームスイッチング素子および上記第２の下アームスイッチング素子を交互にオン状態にする高周波スイッチングを行う第２の制御を実行する。
【０００９】
上記インバータ装置において、スイッチング素子のオン電圧とスイッチング速度とはトレードオフの関係にある。すなわち、第１および第２の下アームスイッチング素子のオン電圧は低く、一方、第１および第２の上アームスイッチング素子のスイッチング速度は速い。この結果、第１および第２のブリッジ回路は、いずれも、スイッチング速度の速い素子とオン電圧の低い素子との組合せから構成されることとなり、オン電圧の低い素子の組合せから構成されるブリッジ回路と比較して、休止時間（デッドタイム）を小さく出来る。また、第１および第２の制御では、いずれも、４個のスイッチング素子のいちの２個が実質的にスイッチングされない状態となるので、スイッチング損失が抑えられる。
【００１０】
なお、上記インバータ装置において、上記第１および第２の下アームスイッチング素子と、上記第１および第２の上アームスイッチング素子のオン電圧とスイッチング速度の関係を逆にしても、同様の作用により同様の効果が得られる。
【００１１】
また、上記インバータ装置において、上記制御手段は、負荷に供給すべき電流と上記インバータ回路の出力電流との誤差に基づいて、上記高周波スイッチングのためのＰＷＭ制御信号を生成するようにしてもよい。これにより、本発明を電流制御型のインバータ装置に適用できる。
【００１２】
あるいは、上記インバータ装置において、上記制御手段は、負荷に印加すべき電圧と上記インバータ回路の出力電圧との誤差に基づいて、上記高周波スイッチングのためのＰＷＭ制御信号を生成するようにしてもよい。これにより、本発明を電圧制御型のインバータ装置に適用できる。
【００１３】
さらに、上記インバータ装置において、上記第１および第２の制御の実行時間をそれぞれ上記所定周期の２分の１とし、上記制御手段は、上記第１の制御で負荷に流れる電流または電圧の向きと上記第２の制御で負荷に流れる電流または電圧の向きとが逆になるように、上記第１の制御において上記第２の上アームスイッチング素子および上記第２の下アームスイッチング素子を制御し、上記第２の制御において上記第１の上アームスイッチング素子および上記第１の下アームスイッチング素子を制御するようにしてもよい。この発明は、所定周期の交流電力を生成するための具体的な構成を提示するものである。
【００１４】
本発明の他の態様のインバータ装置は、所定周期の交流を生成するインバータ装置であって、上アームスイッチング素子および下アームスイッチング素子から構成されるブリッジ回路を複数備えるインバータ回路と、上記スイッチング素子を制御する制御手段、を備える。そして、上記各ブリッジ回路内の上アームスイッチング素子と下アームスイッチング素子のうち一方のオン電圧は、他方のオン電圧よりも低い。また、上記制御手段は、上記周期ごとに、少なくとも１つのブリッジ回路の上アームスイッチング素子および下アームスイッチング素子を交互にオン状態にする高周波スイッチングを行うと共に少なくとも別の１つのブリッジ回路の上アームスイッチング素子および下アームスイッチング素子を互いに異なる状態に保持する制御を実行する。
【００１５】
この場合、上記交流が３相交流であり、上記ブリッジ回路を３つ設け、さらに、上記制御手段は、上記周期ごとに、２つのブリッジ回路の上アームスイッチング素子および下アームスイッチング素子を交互にオン状態にする高周波スイッチングを行うと共に残りの１つのブリッジ回路の上アームスイッチング素子および下アームスイッチング素子を互いに異なる状態に保持する２相変調制御を実行するようにしてもよい。
【発明の効果】
【００１６】
本発明によれば、ブリッジ回路を構成する上下スイッチング素子の休止時間を短くできるので、奇数次の高調波が小さくなり、損失を抑えながら出力電流又は出力電圧の歪が改善される。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の実施形態に係るインバータ装置の構成図である。なお、実施形態のインバータ装置１の基本構成は、図５に示した一般的なインバータ装置と同じであり、入力電源１１０から出力される直流電力を所定の周波数（例えば、５０／６０Ｈｚ）の交流電力に変換して負荷１３０に供給する。また、インバータ装置１は、ここでは、出力電流を制御する電流制御型のインバータ装置であるものとする。
【００１８】
インバータ回路１０は、それぞれ入力電圧Ｖinが印加されるブリッジ回路（第１のブリッジ回路）１１およびブリッジ回路（第２のブリッジ回路）１２を備える。ブリッジ回路１１は、互いに直列に接続された上アームスイッチ（第１の上アームスイッチング素子）Ｑ１および下アームスイッチ（第１の下アームスイッチング素子）Ｑ２を含んで構成される。また、ブリッジ回路１２は、互いに直列に接続された上アームスイッチ（第２の上アームスイッチング素子）Ｑ３および下アームスイッチ（第２の下アームスイッチング素子）Ｑ４を含んで構成される。なお、各スイッチＱ１〜Ｑ４にはＩＧＢＴが使用され、上アームスイッチＱ１のコレクタ端子が入力電源１１０の正電圧端子に接続され、上アームスイッチＱ１のエミッタ端子が下アームスイッチＱ２のコレクタ端子に接続され、下アームスイッチＱ２のエミッタ端子が入力電源１１０の負電圧端子に接続されている。同様に、上アームスイッチＱ３のコレクタ端子が入力電源１１０の正電圧端子に接続され、上アームスイッチＱ３のエミッタ端子が下アームスイッチＱ４のコレクタ端子に接続され、下アームスイッチＱ４のエミッタ端子が入力電源１１０の負電圧端子に接続されている。また、各スイッチＱ１〜Ｑ４にはそれぞれ、ダイオードＤ１〜Ｄ４が逆並列に接続されている。
【００１９】
なお、各スイッチング素子にＭＯＳＦＥＴを使用することも出来る。この場合、寄生ダイオードがＭＯＳＦＥＴに内蔵されているため、ダイオードＤ１〜Ｄ４の代わりに寄生ダイオードを用いることができる。また、ＭＯＳＦＥＴの場合はドレイン端子、ソース端子がそれぞれＩＧＢＴのコレクタ端子、エミッタ端子に相当する。
【００２０】
上アームスイッチＱ１、Ｑ３は、それぞれ、高周波スイッチングが可能なスイッチング素子である。ここで、「高周波スイッチングが可能」とは、後述する数ｋＨｚ〜数１０ｋＨｚ程度のＰＷＭ信号に追従可能なように、ターンオン時のコレクタ・エミッタ間の電圧立下り時間およびターンオフ時のコレクタ・エミッタ間の立上り時間が十分に短いこと、または素子の入力容量が小さいことをいうものとする。一方、下アームスイッチＱ２、Ｑ４は、それぞれオン電圧の低い（または、オン抵抗の小さい）スイッチング素子である。ここで、下アームスイッチＱ２、Ｑ４のオン電圧は、インバータ回路１０の損失を小さくするために、必要な耐圧等を確保できる範囲で出来るだけ低く設計されていることが望ましい。
【００２１】
ところで、一般に、トランジスタ等のスイッチング素子のスイッチング損失と定常損失とは、図２に示すように、互いにトレードオフの関係にある。ここで、スイッチング損失は、概ねスイッチング素子のスイッチング速度に比例し、定常損失は、概ねスイッチング素子のオン電圧に比例する。したがって、スイッチング素子のスイッチング速度とオン電圧とは、互いにトレードオフの関係にある。すなわち、インバータ装置１においては、上アームスイッチＱ１、Ｑ３として、下アームスイッチＱ２、Ｑ４よりも速いスイッチング速度を持った素子が使用され、また、下アームスイッチＱ２、Ｑ４として、上アームスイッチＱ１、Ｑ３よりも低いオン電圧を持った素子が使用される。
【００２２】
制御回路（制御手段）２０は、負荷に供給すべき電流の指令値とインバータ回路１０の出力電流との誤差に基づいて、スイッチＱ１〜Ｑ４を制御するための制御信号を生成する。ここで、負荷に供給すべき電流は、例えば、負荷が要求する電流であってもよいし、予め決められた電流であってもよい。また、インバータ回路１０の出力電流は、シャント抵抗Ｒs を利用して検出される。さらに、制御信号は、各スイッチＱ１〜Ｑ４のゲートに与えられるゲート信号である。なお、制御回路２０は、例えば、予め記述されたプログラムを実行するマイコン、及びそのマイコンの出力から制御信号を生成するハードウェア回路を含んでから構成される。
【００２３】
図３は、実施形態のインバータ装置１の動作を説明するタイミングチャートである。ここでは、インバータ装置１の出力電圧およびスイッチＱ１〜Ｑ４のゲート信号が描かれている。そして、スイッチＱ１〜Ｑ４は、それぞれ、対応するゲート信号がＨレベルのときにオン状態に制御され、対応するゲート信号がＬレベルのときにオフ状態に制御されるものとする。また、インバータ装置１の交流出力の各周期の前半部分および後半部分を、それぞれ「第１の期間」および「第２の期間」と呼ぶことにする。
【００２４】
第１の期間は、制御回路２０によって下記の制御（第１の制御）が実行される。すなわち、ブリッジ回路１１を構成する上アームスイッチＱ１および下アームスイッチＱ２は、サインカーブ特性を持った出力電圧を生成するためのＰＷＭ信号により高周波スイッチングされる。このとき、上アームスイッチＱ１および下アームスイッチＱ２は、互いに反転した状態となるように、交互にオン状態に制御される。一方、ブリッジ回路１２を構成する上アームスイッチＱ３および下アームスイッチＱ４は、出力電圧（或いは、出力電流）の極性が「正」となるように互いに異なる状態に保持される。この例では、上アームスイッチＱ３がオフ状態に保持されると共に、下アームスイッチＱ４がオン状態に保持されている。
【００２５】
この期間の電流の流れは以下の通りである。すなわち、上アームスイッチＱ１および下アームスイッチＱ２がそれぞれ「オン」および「オフ」のときは、入力電源１１０から出力される電流は、上アームスイッチＱ１、コイルＬ１、負荷１３０、下アームスイッチＱ４を介して入力電源１１０に戻る。また、上アームスイッチＱ１および下アームスイッチＱ２がそれぞれ「オフ」および「オン」のときは、負荷１３０→下アームスイッチＱ４→ダイオードＤ２→コイルＬ１→負荷１３０の経路で還流する。
【００２６】
一方、第２の期間は、制御回路２０によって下記の制御（第２の制御）が実行される。すなわち、ブリッジ回路１２を構成する上アームスイッチＱ３および下アームスイッチＱ４は、サインカーブ特性を持った出力電圧（あるいは、出力電流）を生成するためのＰＷＭ信号により高周波スイッチングされる。このとき、上アームスイッチＱ３および下アームスイッチＱ４は、互いに反転した状態となるように、交互にオン状態に制御される。一方、ブリッジ回路１１を構成する上アームスイッチＱ１および下アームスイッチＱ２は、出力電圧の極性が「負」となるように互いに異なる状態に保持される。この例では、上アームスイッチＱ１がオフ状態に保持されると共に、下アームスイッチＱ２がオン状態に保持されている。
【００２７】
この期間の電流の流れは以下の通りである。すなわち、上アームスイッチＱ３および下アームスイッチＱ４がそれぞれ「オン」および「オフ」のときは、入力電源１１０から出力される電流は、上アームスイッチＱ３、負荷１３０、コイルＬ１、下アームスイッチＱ２を介して入力電源１１０に戻る。また、上アームスイッチＱ３および下アームスイッチＱ４がそれぞれ「オフ」および「オン」のときは、負荷１３０→コイルＬ１→下アームスイッチＱ２→ダイオードＤ４→負荷１３０の経路で還流する。
【００２８】
次に、実施形態のインバータ装置１と特許文献１に記載されているインバータ装置とを比較する。特許文献１に記載のインバータ装置では、出力電圧の極性は、図５に示すスイッチＱ３、Ｑ４を利用して切り替えられる。このため、出力電圧の極性を切り替える際にスイッチＱ３、Ｑ４を同時にオン状態にしないためには、図４（ａ）に示すように、スイッチＱ３のターンオフ時間とスイッチＱ４のターンオン時間の和（あるいは、スイッチＱ３のターンオン時間とスイッチＱ４のターンオフ時間の和）に相当する期間Ｔd1以上の休止期間を設ける必要がある。ところが、スイッチＱ３、Ｑ４は、いずれもオン電圧の低いスイッチング素子である。そして、オン電圧の低いスイッチング素子は、必然的に、ターンオン時間およびターンオフ時間が長くなってしまう。よって、特許文献１に記載のインバータ装置では、インバータ装置の出力電圧の極性が切り替わるタイミングの近傍（すなわち、出力のゼロクロス点近傍）で休止時間が長くなる。この結果、奇数次の高調波が大きくなり、出力電圧の歪が悪化してしまう。
【００２９】
これに対して、実施形態のインバータ装置１では、上述したように、ブリッジ回路１１およびブリッジ回路１２は、それぞれ、高周波スイッチングが可能なスイッチング素子（上アームスイッチＱ１、Ｑ３）とオン電圧の低いスイッチング素子（下アームスイッチＱ２、Ｑ４）から構成されている。このため、図４（ｂ）に示すように、高周波スイッチングが可能なスイッチング素子（上アームスイッチＱ１、Ｑ３）のターンオン時間／ターンオフ時間と、オン電圧の低いスイッチング素子（下アームスイッチＱ２、Ｑ４）のターンオフ時間／ターンオン時間との和の相当する時間、すなわち期間Ｔd2以上の休止期間を設けるだけで済む。従って、この期間Ｔd2は、特許文献１に記載のインバータ装置の期間Ｔd1よりも短いため、休止期間も短くすることが可能である。この結果、特に、インバータ装置１の出力電流または出力電圧の極性が切り替わるタイミングの近傍（すなわち、出力のゼロクロス点近傍）で奇数次の高調波が抑制され、出力電流または出力電圧の歪が改善される。
【００３０】
また、実施形態のインバータ装置１は、図３を参照しながら説明したように、交流出力の各周期において、第１の期間は上アームスイッチＱ３および下アームスイッチＱ４が実質的にスイッチングされず、第２の期間は上アームスイッチＱ１および下アームスイッチＱ２が実質的にスイッチングされない。すなわち、スイッチング損失は、全期間に渡って実質的にスイッチＱ３、Ｑ４のスイッチング損失が発生しない特許文献１に記載のインバータ装置の損失と概ね同じである。
【００３１】
このように、実施形態のインバータ装置１は、特許文献１に記載のインバータ装置と比較すると、損失がほぼ同じである一方で、出力電流または出力電圧の歪を抑えることができる。
【００３２】
なお、本発明のインバータ装置は、上述の実施形態に限定されるものではなく、下記の態様も含む。
（１）各上アームスイッチとしてオン電圧の低いスイッチング素子を使用し、各下アームスイッチとして高周波スイッチングが可能なスイッチング素子を使用してもよい。
【００３３】
（２）出力電圧をモニタしながら出力を制御する電圧制御型のインバータ装置であってもよい。この場合、制御回路２０は、負荷に供給すべき電圧の指令値とインバータ回路１０の出力電圧との誤差に基づいて、スイッチＱ１〜Ｑ４を制御するための制御信号を生成する。
【００３４】
（３）インバータの出力の相数は任意であり、３相または多相インバータにも適用可能である。例えば３相インバータの場合、３相のうち２相に対応するブリッジ回路は高周波スイッチングし、残りの１相に対応するブリッジ回路は上下アームスイッチを互いに異なる状態に保持する、２相変調制御をすればよい。
【００３５】
（４）入力電源１１０とインバータ回路１０との間に電圧を制御するためのコンバータ回路（絶縁型ＤＣ／ＤＣコンバータ、降圧コンバータ、昇圧コンバータなど）を設けてもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係るインバータ装置の構成図である。
【図２】スイッチング素子の特性を示す図である。
【図３】実施形態のインバータ装置の動作を説明するタイミングチャートである。
【図４】従来技術に対する実施形態のインバータ装置の構成を示す図である。
【図５】一般的なインバータ装置の構成図である。
【図６】特許文献１に記載のインバータ装置の動作を説明する図である。
【符号の説明】
【００３７】
１      インバータ装置
１０    インバータ回路
１１、１２  ブリッジ回路
Ｑ１、Ｑ３  上アームスイッチ
Ｑ２、Ｑ４  下アームスイッチ
２０    制御回路
１１０  入力電源
１２０  フィルタ
１３０  負荷
【図１】
2006158001.tif 000003
【図２】
2006158001.tif 000004
【図３】
2006158001.tif 000005
【図４】
2006158001.tif 000006
【図５】
2006158001.tif 000007
【図６】
2006158001.tif 000008