(57)【要約】【課題】  本発明は、基本クロックや画素クロックの異常状態を検出して、表示パネル等の保護を行う構成にすることにより、各制御信号に対応した数だけ保護回路を設ける必要がなく、また、保護回路自体が誤動作してしまうという不具合も解消でき、確実に表示パネルや駆動回路の劣化を防止することができる表示装置を提供する。【解決手段】  表示装置であって、基本クロックａに基づいて画素クロックｂを生成する画素クロック生成手段９と、前記画素クロックｂに基づいてタイミング信号を生成する制御手段４と、前記タイミング信号に基づいて表示パネルを駆動制御する駆動手段と、前記画素クロック生成手段９の異常状態を検出して、異常信号ｃを生成する検出手段とを有し、前記制御手段４は、前記異常信号ｃに基づいて制御信号ｄを出力し、前記駆動手段は、前記制御信号ｄに基づいて、前記表示パネルの表示状態を所定の状態に制御することを特徴とする。【選択図】  図４
2006098532.tif 000002
【特許請求の範囲】
【請求項１】
基本クロックに基づいて画素クロックを生成する画素クロック生成手段と、
前記画素クロックに基づいてタイミング信号を生成する制御手段と、
前記タイミング信号に基づいて表示パネルを駆動制御する駆動手段と、
前記画素クロック生成手段の異常状態を検出して、異常信号を生成する検出手段とを有し、
前記制御手段は、前記異常信号に基づいて制御信号を出力し、
前記駆動手段は、前記制御信号に基づいて、前記表示パネルの表示状態を所定の状態に制御することを特徴とする表示装置。
【請求項２】
前記所定の状態は、前記表示パネルのブランク表示状態であることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記画素クロック生成手段は位相同期回路により構成され、前記検出手段は、前記位相同期回路による同期制御の不能状態を検出して前記異常信号を生成することを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記表示装置は、前記異常信号に基づいて、前記位相同期回路に対して再び前記同期制御を実行させるための再同期手段を有することを特徴とする請求項３に記載の表示装置。
【請求項５】
前記表示装置は、前記画素クロックとは異なる他のクロックと前記画素クロックとを選択して前記制御手段へ供給するクロック選択手段を有し、前記クロック選択手段は前記異常信号に基づいて前記他のクロックを選択することを特徴とする請求項１乃至4のいずれかに記載の表示装置。
【請求項６】
前記他のクロックは、前記基本クロックであることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記表示装置は、強制リセット信号を前記画素クロック生成手段へ供給するためのリセット手段を有し、前記画素クロック生成手段は前記強制リセット信号に基づいて前記異常信号を生成することを特徴とする請求項１乃至６のいずれかに記載の表示装置。
【請求項８】
前記強制リセット信号は、前記表示パネルに表示される映像の切り替え動作に基づいて生成されることを特徴とする請求項７に記載の表示装置。
【請求項９】
前記表示装置は、強制ロック信号を前記制御手段へ供給するロック制御手段を有し、前記制御手段は前記強制ロック信号に基づいて前記制御信号を出力することを特徴とする請求項１乃至６のいずれかに記載の表示装置。
【請求項１０】
前記強制ロック信号は、前記表示パネルに表示される映像の切り替え動作に基づいて生成されることを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルやプラズマパネル等の表示パネルを駆動制御するための制御信号の異常を検出し、表示パネルや駆動回路等を保護することのできる表示装置に関する。
【背景技術】
【０００２】
近年、液晶パネルやプラズマパネル等の薄型表示パネルを有した表示装置が開発され、制御部から表示装置に供給される信号の異常に起因する表示パネルの表示特性劣化を防止する表示装置が知られている。例えば、制御部から供給される走査スタートパルス（ＳＰ）、走査線同期信号（ＹＳＣＬ）、交流化クロック（ＦＲ）等の信号が停止したことを検出する信号停止検出回路を設け、信号が停止した場合には強制表示ブランク回路により液晶表示パネル２２をブランク状態とすることにより、液晶素子が直流成分で駆動されずに液晶劣化を未然に防止する装置が知られている。（特許文献１）。
【特許文献１】特開２００１−１０９４２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に記載の装置は、表示部と表示制御部が分離配置されている装置を前提としている。例えば、ラップトップ型のパーソナルコンピュータのように、本体側に液晶表示制御部を設け、開閉蓋側に液晶パネルを設け、ヒンジ結合の可動部を介してフレキシブルケーブルで接続されている装置の問題点として、開閉蓋の開閉動作によりフレキシブルケーブルが損傷または断線する場合等を想定している。損傷または断線が起こると、液晶パネルに直流電圧（直流成分）が印加されたままの状態で交流駆動されない事態が発生し、液晶パネルの劣化を招くことになる。そこで、液晶表示制御部からの信号が、フレキシブルケーブルの損傷または断線等により停止した場合には、信号停止を検出して液晶パネルの劣化を未然に防止するというものである。
従って、特許文献１に記載の装置は、液晶表示制御部からの信号が停止した場合しか対応できないものであり、また、液晶表示制御部からの各信号に対して、それぞれ信号停止検出回路を設けているので、信号の数だけ信号停止検出回路が必要になるものであった。さらに、信号停止検出回路等の信号管理制御部が画素クロックを基にして駆動される場合は、基本クロックや画素クロックに異常が発生すると、信号管理制御部自体が正常に作動しなくなるため、信号の異常状態を正確に判断することができなくなってしまう。
本発明は、このような問題点に鑑みなされたものであり、基本クロックや画素クロックの異常状態を検出して、表示パネル等の保護を行う構成にすることにより、各制御信号に対応した数だけ保護回路を設ける必要がなく、また、保護回路自体が誤動作してしまうという不具合も解消でき、確実に表示パネルや駆動回路の劣化を防止することができる表示装置を提供するものである。
【課題を解決するための手段】
【０００４】
本発明の表示装置は、基本クロックに基づいて画素クロックを生成する画素クロック生成手段と、前記画素クロックに基づいてタイミング信号を生成する制御手段と、前記タイミング信号に基づいて表示パネルを駆動制御する駆動手段と、前記画素クロック生成手段の異常状態を検出して、異常信号を生成する検出手段とを有し、前記制御手段は、前記異常信号に基づいて制御信号を出力し、前記駆動手段は、前記制御信号に基づいて、前記表示パネルの表示状態を所定の状態に制御することを特徴とする。
前記所定の状態は、前記表示パネルのブランク表示状態であることを特徴とする。
前記画素クロック生成手段は位相同期回路により構成され、前記検出手段は、前記位相同期回路による同期制御の不能状態を検出して前記異常信号を生成することを特徴とする。
前記表示装置は、前記異常信号に基づいて、前記位相同期回路に対して再び前記同期制御を実行させるための再同期手段を有することを特徴とする。
前記表示装置は、前記画素クロックとは異なる他のクロックと前記画素クロックとを選択して前記制御手段へ供給するクロック選択手段を有し、前記クロック選択手段は前記異常信号に基づいて前記他のクロックを選択することを特徴とする。
前記他のクロックは、前記基本クロックであることを特徴とする。
前記表示装置は、強制リセット信号を前記画素クロック生成手段へ供給するためのリセット手段を有し、前記画素クロック生成手段は前記強制リセット信号に基づいて前記異常信号を生成することを特徴とする。
前記強制リセット信号は、前記表示パネルに表示される映像の切り替え動作に基づいて生成されることを特徴とする。
前記表示装置は、強制ロック信号を前記制御手段へ供給するロック制御手段を有し、前記制御手段は前記強制ロック信号に基づいて前記制御信号を出力することを特徴とする。
前記強制ロック信号は、前記表示パネルに表示される映像の切り替え動作に基づいて生成されることを特徴とする。
【発明の効果】
【０００５】
本発明は、基本クロックや画素クロックの異常状態を検出して、表示パネル等の保護を行う構成にすることにより、各制御信号に対応した数だけ保護回路を設ける必要がなく、また、保護回路自体が誤動作してしまうという不具合も解消でき、確実に表示パネルや駆動回路の劣化を防止することができる表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００６】
次に、本発明の内容を詳細に説明するが、本発明はこれら実施の形態に何ら限定されるものではない。
【０００７】
図１は、本発明が適用される表示装置のシステム構成例のブロック図を示し、液晶パネル１と、液晶パネル１を駆動するためのゲートドライバ２およびソースドライバ３と、ゲートドライバ２にゲートクロックＧＣＫ、ゲートスタートパルスＧＳＰ、ゲートマスク信号ＧＯＥ等のタイミング信号を供給し、ソースドライバ3にソーススタートパルスＳＰ、ラッチストローブＬＳ、ソースクロックＳＣＬＫ等のタイミング信号を供給する液晶コントローラ４等から構成される。各タイミング信号は、液晶コントローラ４に入力される画素クロックＣＬＫ、水平同期信号ＨＳ、垂直同期信号ＶＳ、データイネーブル信号ＤＥ、映像信号ＤＡＴＡ等に基づいて生成される。ゲートドライバ２は、液晶コントローラ４からのゲートマスク信号ＧＯＥにより、ゲートのラッチアップが保護される構成となっている。
このようなシステム構成において、予期しないクロックが液晶コントローラ4に入力すると、液晶パネル１やゲートドライバ２等の劣化または破壊を招く可能性がある。
【実施の形態１】
【０００８】
本発明の実施の形態１では、位相同期回路であるＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）を利用して、基本クロックや画素クロックの異常を検知するものである。ＰＬＬは、外部から入力された基準信号と可変発振器からの出力との位相差が一定となるように、可変発振器にフィードバック制御をかけて発振させる発振回路であり、基準信号に同期した可変発振器出力を得ることができるものである。図２は、ＰＬＬの基本的構成を示すブロック図であり、位相比較器５、ループフィルタ６および可変発振器７から構成される。位相比較器５は、外部から入力される基準信号と可変発振器の出力信号との位相の比較を行い、位相差成分をパルス状の位相差信号として出力する。該位相差信号はループフィルタ６で直流化されて可変発振器に入力され、可変発振器７は該位相差信号に基づいて発振周波数の調整を行う。このようにして、可変発振器７の出力信号の位相を一定の範囲内に制御することができるものである。以下、一定の範囲内に制御されている状態をロック状態といい、一定の範囲内に制御できない状態をロック外れという。このように、ＰＬＬを利用して、基準信号として基本クロックを入力し、出力信号として画素クロックを出力する。
【０００９】
本発明の実施の形態１では、基本クロックや画素クロックの異常を検知するため、ＰＬＬのロック外れを検出する検出手段を有する。図３に、該検出手段を含むＰＬＬの構成を示す。検出手段８は、位相比較器５に接続され、位相差信号の異常を検出して信号を出力する。例えば、位相差信号のパルス幅が所定値を超えたことを検出することによりロック外れと判断し、異常信号を出力するような構成にすることができる。検出手段８はＰＬＬ内部に設けてもよいし、外付けにしてもよい。
なお、位相同期回路としては、ＤＬＬ（Ｄｅｌａｙ  Ｌｏｃｋ  Ｌｏｏｐ）等他の回路も利用することができる。
【００１０】
図４に、本発明の実施の形態１として、ＰＬＬを含むブロック図を示す。液晶コントローラ４の前段には、ＰＬＬ９が設けられており、ＰＬＬ９では入力される基本クロックａに基づいて、画素クロックｂを形成する。なお、液晶コントローラ４の後段には、図１と同様，ゲートドライバ２、ソースドライバ３および液晶パネル１が設けられているものであるが省略する。ＰＬＬ９には、図３に示した検出手段８が設けられており、ロック外れを検出することができる。ＰＬＬ９から出力されるロック信号ｃは、ロック状態の場合は「Ｈ」（ハイ）となり、ロック外れの場合は「Ｌ」（ロー）となる。液晶コントローラ４は、入力されるロック信号ｃが「Ｌ」になりロック外れの状態になると、ゲートマスク信号ｄを「Ｈ」として出力する。ゲートマスク信号ｄはゲートドライバ２に入力され、ロック外れの状態となりゲートマスク信号ｄが「Ｈ」になると、ゲートドライバ2は液晶パネル１に対して何も表示されていないブランク表示状態とするように制御する。例えば、ゲートマスク信号ｄが「Ｈ」になると、ゲートドライバ２は、映像信号とは関係なく、画素クロックの入力に非同期で液晶制御出力を「Ｌ」に固定して、液晶パネル１をブランク表示状態に制御することができる。
このように、予測可能または予測不可能な基本クロックａおよび画素クロックｂの変動を検出してロック信号ｃを生成し、ロック信号ｃに基づいてゲートマスク信号ｄを形成するため、基本クロックａおよび画素クロックｂの変動に対して確実に液晶パネル１やゲートドライバ２等を劣化または破壊から保護することができる。
【００１１】
なお、ゲートマスク信号ｄは、通常の電源投入時等にラッチアップが発生しないようにするためにも使用される。図５に、ゲートマスク信号ｄの発生回路の一例を示す。ゲートマスク信号発生回路１０は、例えば電源がオンされて液晶コントローラ４等のＩＣのリセット状態が解除されてから所定時間の間、ゲートマスク信号dを出力する構成となっている。一方、ロック信号ｃに基づくゲートマスク信号ｄは、ロック信号ｃの極性を極性調整回路１１で調整して生成される。論理和回路１２は、ゲートマスク信号発生回路１０と極性調整回路１１の出力の論理和をとり、各ゲートマスク信号dを出力する構成となっている。従って、このような発生回路を用いれば、電源投入時およびクロック異常時の両方に対応できるものである。
【００１２】
なお、実施の形態１では、クロックの変動の検出をＰＬＬ９の位相比較器５を利用して行っているが、本発明はこれに限定されるものではなく、クロック周波数の位相や周波数の変動を監視して、その状態を出力できるものであればよい。
【００１３】
図６は、実施の形態１における各信号のタイミングチャートを示す。基本クロックaが変動すると、ＰＬＬ９のロック信号ｃが「Ｌ」になる。ロック信号ｃが「Ｌ」になると、液晶コントローラ４からのゲートマスク信号ｄが「Ｈ」となり、液晶パネル１はブランク表示状態に制御される。
【実施の形態２】
【００１４】
図７に、本発明の実施の形態２のブロック図を示す。実施の形態１と異なるのは、再ロック回路１３を設けた点である。再ロック回路１３は、ＰＬＬ９からロック信号ｃが入力され、ロック外れとなりロック信号ｃが「Ｌ」になると、定期的にリセット信号ｅをＰＬＬ９に出力する。ＰＬＬ９は、リセット信号ｅによりリセットされ、再びロック状態となるように制御を試みる。リセット信号ｅが入力された時に基本クロックａが正常に復帰している場合は、再びロック状態となりゲートマスク信号が「Ｌ」となり、ゲートドライバ２や液晶パネル１は正常に駆動される。ＰＬＬ９によっては、ロック外れの状態になると再びロック状態に復帰することが確実にできないものもありえるが、再ロック回路１３を設けることにより確実にロック状態に復帰することができる。
【００１５】
図８は、実施の形態２における各信号のタイミングチャートを示す。基本クロックaが変動してロック外れの状態になると、ＰＬＬ９のロック信号ｃが「Ｌ」になる。ロック信号ｃが「Ｌ」になると、液晶コントローラ４からのゲートマスク信号ｄが「Ｈ」となる。さらに、再ロック回路１３では、ロック信号ｃが「Ｌ」になると、定期的にリセット信号ｅをＰＬＬ９に対して出力し、ＰＬＬ９は、リセット信号ｅの立ち上がりに応答してリセットされ、立ち下がりに応答してロック信号を「Ｈ」として再びロック状態となるように制御を試みる。リセット信号ｅの立ち下がりに応答してロック信号ｃが「Ｈ」になった時に、基本クロックaが正常に復帰していれば、ロック信号ｃは「Ｈ」の状態が維持されロック状態となり、ゲートマスク信号ｄは「Ｌ」となる。なお、ゲートマスク信号ｄは、リセット信号ｅが入力してから所定時間後に「Ｌ」となるように制御される。この所定時間は、リセット信号ｅの周期よりも長く設定されており、例えばリセット信号ｅの周期が１フレームだとすると所定時間は２フレームとなるように設定されている。このように、リセット信号ｅによって、ＰＬＬ９は確実にロック状態に復帰することができる。
【実施の形態３】
【００１６】
図９に、本発明の実施の形態３のブロック図を示す。実施の形態２と異なるのは、選択回路としてマルチプレクサ１４を設けた点である。図１に示したソースドライバ３は、ソースクロックＳＣＬＫが停止すると正常動作が見込めなくなるものがある。また、ロック外れとなると、画素クロックｂは安定せずにどのような信号が出力されるかわからない状態となり、例えば、「Ｌ」の状態が継続して出力されてしまうこともあり得る。従って、ロック外れとなり画素クロックｂが「Ｌ」の状態が継続すると、ソースドライバ３にはソースクロックが入力されなくなってしまう。そこで、実施の形態３では、マルチプレクサ１４を設け、画素クロックｂと基本クロックaを入力させ、ロック信号ｃに基づいていずれか一方を選択して出力する構成となっている。即ち、ロック状態の時はマルチプレクサ１４から画素クロックｂが出力され、ロック外れとなりロック信号が「Ｌ」となった時は基本クロックaがマルチプレクサ１４から出力されるものである。従って、ロック外れとなった場合でも、液晶コントローラ４には基本クロックaが入力されるため、ソースクロックＳＣＬＫは停止することがなく、ソースドライバ３を破壊等から保護することができる。
【００１７】
図１０は、実施の形態３における各信号のタイミングチャートを示す。実施の形態２のタイミングチャートである図８と異なるのは、ロック外れとなりロック信号ｃが「Ｌ」の間、液晶コントローラ４へ入力するクロックが、画素クロックｂではなく基本クロックaに置き換わっている点である。これにより、ロック信号ｃが「Ｌ」の間、液晶コントローラ４には基本クロックaが入力され、ソースドライバ３のソースクロックが停止するという不具合を解消することができる。
【実施の形態４】
【００１８】
図１１に、本発明の実施の形態４のブロック図を示す。実施の形態３と異なるのは、リセット回路１５を設けた点である。ＰＬＬ９は、デバイスによってばらつきがあると、基本クロックａに変動があった場合、ロック外れになるデバイスとロック外れにならないデバイスが存在する可能性がある。実施の形態４では、ロック外れが起こることが予想される場合は、強制的にロック外れの状態にすることにより、ロック外れにならないデバイスでも確実にロック外れの状態にすることができるものである。ロック外れが起こることが予想される場合とは、例えば、映像の切り替えのためにリモコン操作を行った時にクロック周波数が変動する場合等が考えられる。リセット回路１５には、再ロック回路１３からのリセット信号ｅと強制リセット信号ｆが入力され、その論理和が出力される。強制リセット信号ｆは、例えば、マイコン（不図示）により、リモコン操作が行われたことに応答して生成され所定時間後に解除される。ゲートマスク信号ｄは、強制リセット信号ｆがＰＬＬ９に入力すると出力され、強制リセット信号ｆが解除されると出力が停止するように制御される。このように、基本クロックaが変動してロック外れとなることが予測できる場合には、強制的にロック外れの状態にすることにより、デバイスのばらつきによりロック外れとならない不具合を解消することができ、確実に液晶パネル１やゲートドライバ２等を保護することができる。
【００１９】
図１２は、実施の形態４における各信号のタイミングチャートを示す。強制リセット信号ｆがＰＬＬ９に入力されると、強制リセット信号ｆの立ち上がりに応答してＰＬＬ９はリセットされ、ロック信号ｃが「Ｌ」となりロック外れの状態となる。ロック信号ｃが「Ｌ」になると、それに応答してゲートマスク信号ｄが「Ｈ」となる。強制リセット信号ｆは所定時間後に解除されるが、該所定時間としてはリモコン操作等により予想されるロック外れの時間を設定することができる。強制リセット信号ｆが所定時間後に解除されて「Ｌ」になると、立下りに応答してロック信号ｃは「Ｈ」となりロック状態に復帰することができる。このロック信号ｃの立ち上がりに応答してゲートマスク信号ｄは「Ｌ」となり、通常の制御に戻る。
【実施の形態５】
【００２０】
図１３に、本発明の実施の形態５のブロック図を示す。実施の形態５も、実施の形態４と同様に、強制的にロック外れの状態にすることができるものである。実施の形態４ではリセット回路１５が設けられていたが、実施の形態５ではロック制御回路１６が設けられている。ロック制御回路１６は、ＰＬＬ９からのロック信号ｃと強制ロック信号ｇが入力され、いずれかの信号が「Ｌ」となった場合は「Ｌ」が出力される。なお、強制ロック信号ｇは、実施の形態４の強制リセット信号ｆと同様にマイコン等で生成される。強制ロック信号ｇが液晶コントローラ４に入力すると、強制的にロック外れの状態となり、強制ロック信号ｇの入力に応答してゲートマスク信号ｄが出力される。また、強制ロック信号ｇの解除に応答してゲートマスク信号ｄの出力が停止するように制御される。このように、基本クロックaが変動してロック外れとなることが予測できる場合には、強制的にロック外れの状態にすることにより、デバイスのばらつきによりロック外れとならない不具合を解消することができ、確実に液晶パネル１やゲートドライバ２等を保護することができる。
【００２１】
図１４は、実施の形態５における各信号のタイミングチャートを示す。
強制ロック信号ｇが液晶コントローラ４に入力されると、強制ロック信号ｇの立ち下がりに応答してゲートマスク信号ｄが「Ｈ」となる。強制ロック信号ｇは、実施の形態４と同様に、所定時間後に解除される。強制ロック信号ｇが所定時間後に解除されて「Ｈ」になると、立ち上がりに応答してゲートマスク信号ｄは「Ｌ」となり、通常の制御に戻る。
【実施の形態６】
【００２２】
図１５に、本発明の実施の形態６のブロック図を示す。実施の形態５と異なるのは、マルチプレクサ１４に基本クロックaではなく別系統クロックｈが入力されている点である。実施の形態３〜５では、マルチプレクサ１４に基本クロックaが入力されており、ロック外れになると基本クロックaが液晶コントローラ４に入力される構成であった。実施の形態６では、基本クロックａよりも周波数の変動の少ないと想定される他のクロックである別系統クロックｈをマルチプレクサ１４へ入力し、ロック外れとなった場合、別系統クロックｈが液晶コントローラ４へ入力される構成である。従って、ロック外れとなった場合、ソースドライバ３にはより安定した信号がソースクロックＳＣＬＫとして供給されるので、ソースドライバ３をより確実に破壊等から保護することができる。
【００２３】
図１６は、実施の形態６における各信号のタイミングチャートを示す。実施の形態３のタイミングチャートである図９と異なるのは、ロック外れとなりロック信号ｃが「Ｌ」の間、液晶コントローラ４へ入力するクロックが、画素クロックｂではなく別系統クロックｈに置き換わっている点である。これにより、ロック信号ｃが「Ｌ」の間、液晶コントローラ４にはより周波数の変動の少ない別系統クロックｈが入力されることになる。
【図面の簡単な説明】
【００２４】
【図１】本発明が適用される表示装置のシステム構成例を示すブロック図。
【図２】ＰＬＬのブロック図。
【図３】検出手段を含むＰＬＬのブロック図。
【図４】本発明の実施の形態１にかかる表示装置のブロック図。
【図５】ゲートマスク信号の発生回路のブロック図。
【図６】本発明の実施の形態１にかかる表示装置のタイミングチャートを示す図。
【図７】本発明の実施の形態２にかかる表示装置のブロック図。
【図８】本発明の実施の形態２にかかる表示装置のタイミングチャートを示す図。
【図９】本発明の実施の形態３にかかる表示装置のブロック図。
【図１０】本発明の実施の形態３にかかる表示装置のタイミングチャートを示す図。
【図１１】本発明の実施の形態４にかかる表示装置のブロック図。
【図１２】本発明の実施の形態４にかかる表示装置のタイミングチャートを示す図。
【図１３】本発明の実施の形態５にかかる表示装置のブロック図。
【図１４】本発明の実施の形態５にかかる表示装置のタイミングチャートを示す図。
【図１５】本発明の実施の形態６にかかる表示装置のブロック図。
【図１６】本発明の実施の形態６にかかる表示装置のタイミングチャートを示す図。
【符号の説明】
【００２５】
１      液晶パネル（表示パネル）
２      ゲートドライバ（駆動手段）
３      ソースドライバ
４      液晶コントローラ（制御手段）
５      位相比較器
６      ループフィルタ
７      可変発振器
８      検出手段（検出手段）
９      ＰＬＬ（画素クロック生成手段）
１０    ゲートマスク信号発生回路
１１    極性調整回路
１２    論理和回路
１３    再ロック回路（再同期手段）
１４    マルチプレクサ（クロック選択手段）
１５    リセット回路（リセット手段）
１６    ロック制御回路（ロック制御手段）
【図１】
2006098532.tif 000003
【図２】
2006098532.tif 000004
【図３】
2006098532.tif 000005
【図４】
2006098532.tif 000006
【図５】
2006098532.tif 000007
【図６】
2006098532.tif 000008
【図７】
2006098532.tif 000009
【図８】
2006098532.tif 000010
【図９】
2006098532.tif 000011
【図１０】
2006098532.tif 000012
【図１１】
2006098532.tif 000013
【図１２】
2006098532.tif 000014
【図１３】
2006098532.tif 000015
【図１４】
2006098532.tif 000016
【図１５】
2006098532.tif 000017
【図１６】
2006098532.tif 000018