(57)【要約】【課題】  ノイズの影響などにより受信信号波形が歪んだ場合に、受信データの論理判定を誤ることを防止できるデータ読取装置を提供する。【解決手段】  ２つの判定部は、ＩＣカードからの応答信号を受信して復調したアナログ信号のレベルがハイ，ロウである場合に夫々アクティブとなる２つの判定用信号を出力し、ＨＬ判定・不定判定信号生成部は、所定の判定周期毎にＨＬ判定信号を出力すると共に、２つの判定用信号が何れもインアクティブとなった場合に不定判定信号を出力する。論理判定部は、不定判定信号が出力されると、その判定周期の１つ前又は１つ後の周期に判定されたデータレベルに基づき不定レベルをハイ，ロウ何れかのレベルに推定して補正し受信データの論理を判定する。【選択図】  図１
2006270201.tif 000002
【特許請求の範囲】
【請求項１】
データキャリアと無線通信を行うことで前記データキャリアに記憶されているデータを読み取るデータ読取装置において、
前記データキャリアからの応答信号を受信して復調したアナログ信号が、１つの論理データ値（１，０）を１回以上の二値レベル（ハイ，ロウ）変化によって符号化している場合に、
前記復調信号についてデータレベルがハイである場合にアクティブとなるハイレベル判定用信号を出力する第１信号出力手段と、
前記復調信号についてデータレベルがロウである場合にアクティブとなるロウレベル判定用信号を出力する第２信号出力手段と、
所定の判定周期毎に、前記ハイ，ロウレベル判定用信号に基づいて、受信データの論理判定に用いるための二値データレベルを判定するデータレベル判定手段と、
このデータレベル判定手段が、何れかの判定周期における二値データレベルを確定することができない場合に、データレベルの不定を判定する不定レベル判定手段と、
この不定レベル判定手段がデータレベルの不定を判定すると、当該判定周期の１つ前又は１つ後の判定周期において、前記データレベル判定手段が判定したデータレベルに基づき前記不定レベルを二値レベルの何れかに推定して補正するレベル補正手段と、
前記データレベル判定手段の判定結果と前記レベル補正手段の補正結果とに基づいて、受信データの論理を判定する論理判定手段とを備えたことを特徴とするデータ読取装置。
【請求項２】
前記第１及び第２信号出力手段の何れか一方は、他方の判定用信号のレベルを反転することで自身の判定用信号を生成することを特徴とする請求項１記載のデータ読取装置。
【請求項３】
前記第１及び第２信号出力手段の何れか一方は、他方の判定用信号の位相を、前記データキャリアにおける信号変調周期の半周期分遅らせることで自身の判定用信号を生成することを特徴とする請求項１記載のデータ読取装置。
【請求項４】
前記データレベル判定手段は、
前記復調信号における二値レベル変化周期の前半に同期してハイレベルとなる第１同期信号を出力する第１同期信号出力手段と、
前記変化周期の後半に同期してハイレベルとなる第２同期信号を出力する第２同期信号出力手段と、
前記ハイレベル判定用信号と、前記第１，第２同期信号との論理積をとるハイ側第１，第２論理積ゲートと、
前記ロウレベル判定用信号と、前記第１，第２同期信号との論理積をとるロウ側第１，第２論理積ゲートと、
前記ハイ側第１論理積ゲート及び前記ロウ側第２論理積ゲートの出力信号の論理和をとる第１論理和ゲートと、
前記ハイ側第２論理積ゲート及び前記ロウ側第１論理積ゲートの出力信号の論理和をとる第２論理和ゲートとを備え、前記第１又は第２論理和ゲートの出力信号に基づいてレベル判定を行い、
前記不定レベル判定手段は、前記第１及び第２論理和ゲートの信号出力状態を比較した結果に基づいて不定レベル判定信号を出力することを特徴とする請求項１乃至３の何れかに記載のデータ読取装置。
【請求項５】
前記データキャリアからの応答信号は、マンチェスタ符号化信号、ＢＰＳＫ変調信号、サブキャリアマンチェスタ信号の何れかを用いて搬送波を変調した信号であることを特徴とする請求項１乃至４の何れかに記載のデータ読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データキャリアと無線通信を行うことで前記データキャリアに記憶されているデータを読み取るデータ読取装置に関する。
【背景技術】
【０００２】
例えばＩＣカードやＲＦＩＤタグなどのデータキャリアと無線通信を行い、データの読み取りや書込みを行うリーダライタにおいては、データキャリアからの応答信号を受信すると当該受信信号を復調し、復調信号のレベルを二値化（ハイ，ロウ）する。そして、二値化した信号若しくはその信号変化に基づいて、データの論理判定（１，０）を行うようになっている。
例えば、特許文献１には、上記のような従来技術の一例が開示されている。
【特許文献１】特開２０００−３０７４６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、データ読取装置が受信する信号には、外来ノイズが載ることで歪が生じて波形振幅が変化したり、信号が変化するタイミングがずれてしまうおそれがある。信号波形にそのような歪が生じた場合は、信号レベルを二値化する段階でハイ，ロウレベルの判定を誤ることも考えられ、二値化レベルの判定を誤ると、最終的な受信データの論理判定にも誤りが生じる。
本発明は上記事情に鑑みてなされたものであり、その目的は、ノイズの影響などにより受信信号波形が歪んだ場合に、受信データの論理判定を誤ることを防止できるデータ読取装置を提供することにある。
【課題を解決するための手段】
【０００４】
請求項１記載のデータ読取装置によれば、第１，第２信号出力手段は、データキャリアからの応答信号を受信して復調したアナログ信号についてデータレベルがハイ，ロウである場合に夫々アクティブとなるハイ，ロウレベル判定用信号を出力し、データレベル判定手段は、所定の判定周期毎にハイ，ロウレベル判定用信号に基づいて、受信データの論理判定に用いる二値データレベルを判定する。また、不定レベル判定手段は、データレベル判定手段が、何れかの判定周期における二値データレベルを確定することができない場合にデータレベルの不定を判定し、レベル補正手段は、前記「不定」が判定された場合に、その判定周期の１つ前又は１つ後の判定周期に、判定されたデータレベルに基づき前記不定レベルを二値レベルの何れかに推定して補正する。そして、論理判定手段は、データレベル判定手段の判定結果とレベル補正手段の補正結果とに基づいて受信データの論理を判定する。
【０００５】
即ち、データキャリアからの応答信号には、１つの論理データ値（１，０）を１回以上の二値レベル（ハイ，ロウ）変化により符号化しているという前提があるので、１つの判定周期における受信データレベルの判定結果が「不定」であった場合でも、その前後の周期に判定されたデータレベルとの関係性から、不定レベルは本来ハイ，ロウの何れを示すものであったのかを推定して補正できる。そして、不定レベルを補正できれば、論理判定手段は受信データの論理を正しく判定することができるので、ノイズの影響などにより受信信号波形が歪んだ場合に、受信データの論理判定を誤ることを防止できる。
【０００６】
請求項２記載のデータ読取装置によれば、第１及び第２信号出力手段の何れか一方は、他方の判定用信号のレベルを反転することで自身の判定用信号を生成する。例えば、データレベルがハイである場合にアクティブとなるハイレベル判定用信号のレベルを反転すれば、データレベルがロウである場合にアクティブとなるロウレベル判定用信号が生成される。また、逆の場合についても同様のことが言える。従って、斯様に構成すれば、第１及び第２信号出力手段を簡単に構成することができる。
【０００７】
請求項３記載のデータ読取装置によれば、第１及び第２信号出力手段の何れか一方は、他方の判定用信号の位相を、データキャリアにおける信号変調周期の半周期分遅らせることで自身の判定用信号を生成する。即ち、データキャリアからの応答信号は、１つの論理データ値を１回以上の二値レベル変化で符号化している。従って、例えばハイ，ロウのレベルが交互に続くパターンであれば、一方の判定信号の位相を信号変調周期の半周期分遅らせた信号は、他方の判定信号となる。
また、データの論理変化によって、同一レベルの判定が続くケースでは、元の信号レベルと半周期位相遅れの信号のレベルとが同一となり、復調信号波形に歪が生じていない状態でも不定レベル判定手段によって「不定」と判定されるケースが存在する。しかし、斯様なケースでも、レベル補正手段の作用によってデータレベルを正しく補正することが可能であるから、第１及び第２信号出力手段を簡単に構成することができる。
【０００８】
請求項４記載のデータ読取装置によれば、ハイ側第１，第２論理積ゲートは、ハイレベル判定用信号と第１，第２同期信号との論理積をとるので、その出力信号は、ハイレベル判定用信号が夫々前半周期，後半周期にハイレベルを示す場合にハイレベルとなる。また、ロウ側第１，第２論理積ゲートは、ロウレベル判定用信号と第１，第２同期信号との論理積をとるので、その出力信号は、ロウレベル判定用信号が夫々前半周期，後半周期にハイレベルを示す場合にハイレベルを示す。
第１論理和ゲートは、ハイ側第１論理積ゲート及びロウ側第２論理積ゲートの出力信号の論理和をとるので、復調信号波形がハイ，ロウレベルを交互に示すパターンの場合にハイレベルを出力し続け、前記パターンが入れ替わるとロウレベルを出力し続ける。また、第２論理和ゲートは、第１論理和ゲートの出力信号を反転した信号を出力する。
【０００９】
そして、データレベル判定手段は、第１又は第２論理和ゲートの出力信号に基づいてレベル判定を行う。例えば、第１論理和ゲートの出力信号がハイ、且つ、第２論理和ゲートの出力信号がロウであれば、受信データ論理判定用の二値データレベルを「ハイ」と判定し、逆に、第１論理和ゲートの出力信号がロウ、且つ、第２論理和ゲートの出力信号がハイであれば、同二値データレベルを「ロウ」と判定する。
また、復調信号波形のレベルが「不定」であれば、ハイ，ロウレベル判定用信号が何れもインアクティブとなり、第１，第２論理和ゲートの出力信号は何れもロウとなる場合があるが、この時、データレベル判定手段におけるレベル判定は何れであっても良い。即ち、不定レベル判定手段が、第１及び第２論理和ゲートの信号出力状態を比較し、例えば何れの出力信号もロウレベルであれば不定レベル判定信号をアクティブにするので、その場合、データレベル判定手段におけるレベル判定結果にかかわらず、レベル補正手段によってデータレベルが補正される。従って、データレベル判定手段を論理ゲートを用いて構成することができる。
【００１０】
請求項５記載のデータ読取装置によれば、データキャリアからの応答信号を、マンチェスタ符号化信号、ＢＰＳＫ変調信号、サブキャリアマンチェスタ信号の何れかを用いて搬送波を変調した信号とする。即ち、これらの信号は、何れも１つの論理データ値を１回以上の二値レベル変化により符号化する信号であるから、これらを変調信号として使用するデータキャリアに本発明を有効に適用することができる。
【発明を実施するための最良の形態】
【００１１】
（第１実施例）
以下、本発明の第１実施例について図１乃至図１７を参照して説明する。図８は、ＩＣカードに対し、電波信号によりデータの読み書きを行うリーダライタの電気的構成を示す機能ブロック図である。リーダライタ（データ読取装置）１は、マイクロコンピュータで構成される制御回路２によって制御される。制御回路２は、内部のメモリに記憶されている制御プログラムに従ってリーダライタ１の制御を行う。制御回路２によって出力される送信データは、符号回路３において符号化されて変調回路４に出力される。
【００１２】
変調回路４には、発振器５より出力される搬送波信号が与えられるようになっている。変調回路４は、搬送波信号と、符号回路３より出力される符号化された送信信号（変調信号）とを乗算することでＡＳＫ（Amplitude Shift Keying）変調を行い、被変調信号を増幅回路６に出力し、増幅回路６は、その信号を増幅してアンテナ７に出力する。するとアンテナ７より電波信号が外部に送信される。
アンテナ７には、復調回路８の入力端子が接続されており、その復調回路８には、アンテナ７によって受信された電波信号が入力される。復調回路８によって復調された信号は復号処理回路９に出力される。復号処理回路９は、復調回路８によって復調されたアナログ受信信号を処理することで受信データを復号し、デジタルデータとして制御回路２に出力する。
【００１３】
図９は、ＩＣカード（データキャリア）１１の電気的構成を示すものである。ＩＣカード１１は、アンテナ１２，電源回路１３，復調回路１４，制御回路１５，メモリ１６，負荷変調回路１７などで構成されている。尚、アンテナ１２には、コンデンサ１８が並列に接続されている。ＲＦタグ１１は、リーダライタ１より送信された搬送波信号をアンテナ１２を介して受信すると、電源回路１３において搬送波信号を整流して動作用電源を生成し、マイクロコンピュータで構成される制御回路１５及びその他の構成要素に供給する。
また、搬送波信号に重畳されているリーダライタ１からの送信データは復調回路１４によって復調され、制御回路１５に出力される。制御回路１５は、動作用電源が供給されて起動すると、リーダライタ１からの送信データを受けてメモリ１６に記憶されているデータを読み出し、また、ライトコマンドが送信された場合はデータを書き込む。アンテナ１２に対しては、負荷変調回路１７を構成する抵抗及びスイッチの直列回路が並列に接続されている。負荷変調回路１７は、制御回路１５が出力するデータによって搬送波信号を負荷変調する。
【００１４】
図３（ａ）は、ＩＣカード１１が搬送波信号を変調するために使用する変調信号を示すものである。この変調信号は、マンチェスタ符号を使用するもので、データレベルがロウ（Ｌ）からハイ（Ｈ）に変化する立上がりエッジでデータ論理値「０」を符号化し、逆にデータレベルがハイからロウに変化する立下がりエッジでデータ論理値「１」を符号化している。
ＩＣカード１１がリーダライタ１側に応答信号を返す場合、最初にダミーデータ値「１」を所定期間連続させるプリアンブルを送信する。そして、有効データのスタートビットは「０」から開始することになっているので、リーダライタ１は、データ値「１」から「０」への変化（位相変化）によって、スタートビットを認識する。その最初の位相変化を検出すれば、変化時点を基準としてデータ変調周期の区切りを確定することができる。
【００１５】
図３（ｂ）には、データ論理値「０」，「１」の波形を独立に取り出して示すが、変調周期の前半のデータレベルがロウであれば後半はハイ、前半がハイであれば後半はロウの何れかのパターンしかない。従って、図３（ｃ）に示すように、前半のレベルが「不定」，後半がハイであれば、前半のレベルはロウであると補正することが可能である。
【００１６】
次に、本発明の概要を原理的に説明する。図２は、リーダライタ１が復調処理回路９において行う信号処理の一例を示すものである。図２（ａ）は、ＩＣカード１１側の変調信号（マンチェスタ符号）を示しており、図２（ｂ）は、リーダライタ１が、ＩＣカード１１からの応答信号を受信・復調して得られるアナログ信号波形を示している。このアナログ受信信号に対して、本発明では、ハイレベルを判定するためのしきい値と、ロウレベルを判定するためのしきい値とを個別に設定する。即ち、前者はアナログ信号振幅の中心電位よりも高い電位に、後者は前記中心電位よりも低い電位に設定する。
【００１７】
本発明では、ハイ，ロウレベル２つのしきい値により判定を行うことで、図２（ｅ）に示すように、２値化信号をハイ，ロウ，不定の３ステートに判定することができる。即ち、「不定」は、受信信号レベルがハイ，ロウの何れにも判定されない状態を示す。そして、図２（ｅ）に示す２値化信号から、受信データの論理判定のための信号（デューティ５０％）を、ＩＣカード１１側の信号変調周期の１／２の位相遅れで生成すると、その論理判定用信号（レベル補正信号）に基づいて受信データの論理判定を行う（図２（ｇ）参照）。
また、図２（ｃ），（ｄ）には、比較のため従来行っていたレベル判定状態を示す。即ち、従来はアナログ受信信号に対して１つのしきい値（例えば、本発明のハイレベルしきい値に対応する電位）だけ設定して２値化判定を行っている。尚、図２は、受信信号波形が正常な場合を示しているので、従来の論理判定用信号（ｄ）と本発明のレベル補正信号（ｆ）とはパターンが一致している。
【００１８】
一方、図１には、受信信号波形（ｂ）に歪みが発生した場合を示す。この時、従来の２値化信号（ｃ）では、本来ハイレベルを判定すべきタイミングでロウレベルを判定してしまうため、（ｄ）の論理判定用信号に誤りが生じる。これに対して、本発明の場合、受信信号波形（ｂ）に歪みが発生したことでハイ，ロウ何れのレベルにも判定されなければ、２値化信号（ｅ）は「不定」を示す。すると、マンチェスタ符号の特性に基づき、２値化信号（ｅ）が「不定」を示したタイミングの波形レベルを、その１つ前の判定タイミングにおけるレベル「ロウ」との関係から、「ハイ」に補正することができる。
【００１９】
図４（ａ）には、図１に示すようにレベル補正を行なうための概略的な構成を機能ブロックで示す。アナログ受信信号を、ハイレベル判定部（第１信号出力手段）２１Ｈ，ロウレベル判定部（第２信号出力手段）２１Ｌに与え、各判定部２１Ｈ，２１Ｌにおいてハイレベルしきい値，ロウレベルしきい値と比較する。これらの判定部２１はコンパレータで構成すれば良い。そして、判定部２１Ｈ，２１Ｌの比較結果を２値化信号生成部（データレベル判定手段，不定レベル判定手段）２２に与えて合成することで、図１（ｅ）に示すように２値化信号を生成する。２値化信号は、レベル補正判定部（レベル補正手段，論理判定手段）２３に与えられ、図１（ｆ）に示すレベル補正、及び図１（ｇ）に示す論理判定が行われる。
【００２０】
図４（ｂ）には、２値化信号生成部２２の内部構成を示している。２値化信号生成部２２は、カウンタ２２ａ，２２ｂ並びに比較部２２ｃで構成されている。カウンタ２２ａ，２２ｂは、判定部２１Ｈ，２１Ｌによって出力されるハイレベル判定用信号、ロウレベル判定用信号が夫々アクティブである期間に、サンプリング信号が与えられるタイミングでハイレベルがサンプリングされた回数をカウントする（図５参照）。サンプリング信号は、外部のクロック発振器２４より発振出力されるクロック信号を、分周回路２５によって分周したものが与えられる。分周回路２５における分周比は、制御回路２によって制御される。そして、カウンタ２２ａ，２２ｂのカウンタ値ＣＨ，ＣＬは、マグニチュードコンパレータで構成される比較器２２ｃにより、制御回路２が指定するタイミングで比較される。
比較器２２ｃでは、信号変調周期の半周期毎に比較動作が行なわれ、ＣＨ＞ＣＬであればハイレベル、ＣＨ＜ＣＬであればロウレベルを確定する。また、ＣＨ＝ＣＬの場合は「不定」レベルと判定する。
【００２１】
また、図４（ｃ）には、レベル補正判定部２３の内部構成も示している。レベル補正判定部２３に与えられる２値化信号は、１つはそのまま、もう１つは半周期遅延部２３ａを介してレベル補正部２３ｂに出力される。半周期遅延部２３ａは、２値化信号の位相を、ＩＣカード１１側の信号変調周期の１／２だけ遅れさせて、レベル補正部２３ｂに出力する。そして、レベル補正部２３ｂは、それらの信号に基づいてレベル補正を行ない、補正結果を論理判定部２３ｃに出力する。
図６（ａ）には、レベル補正部２３ｂにおける補正処理例を示す。レベル補正部２３ｂは、１信号周期の後半において２値化信号が示しているレベルと、その半周期前（前半）に２値化信号が示していたレベルとをサンプリングして比較した結果に基づき、レベルを補正する。
【００２２】
図７は、マンチェスタ符号について不定レベルの補正を行なうパターン、並びに確定した２値化データに応じて論理判定を行なうパターンを示すテーブルである。現在及び半周期前の２値化レベルが確定していれば、補正は行なわずに論理値が確定する。また、現在及び半周期前の２値化レベルが何れも同じ、又は「不定」の場合は、論理値「０」若しくはデータキャリア側が応答信号を送信していない「アイドル」状態を示す。そして、現在のレベルが「不定」で半周期前のレベルがハイ又はロウであれば、現在のレベルはロウ又はハイに補正され、補正されたレベルに基づく論理判定値は夫々「１」，「０」となる。また、現在のレベルがハイ又はロウで半周期前のレベルが「不定」であれば、半周期前のレベルはロウ又はハイに補正され、補正されたレベルに基づく論理判定値は夫々「０」，「１」となる。
そして、図７のテーブルに基づけば、図６（ａ）に示す判定タイミング（１）〜（４）については、図６（ｂ）に示すように補正及び論理判定が行われる。判定タイミング（３）の場合、現在がハイレベル、半周期前が「不定」からロウレベルに補正され、その結果、論理判定は「０」となる。
【００２３】
次に、上述した原理に基づく本発明のより具体的な実施例について、図１０乃至図１７を参照して説明する。図１０は、復調処理回路３０の電気的構成を示す機能ブロック図である。図４と同様に構成される判定部２１Ｈ，２１Ｌの出力信号は、判定信号生成部（データレベル判定手段，不定レベル判定手段）２６に与えられており、判定信号生成部２６は、それらに基づいてＨＬ判定信号並びに不定判定信号を生成し、論理判定部（レベル補正手段，論理判定手段）２７に出力する。ハイレベル判定部２１Ｈの出力信号は、ＡＮＤゲート３１及び３２（ハイ側第１及び第２論理積ゲート）、並びに同期信号生成部（第１同期信号出力手段）３３に与えられており、ロウレベル判定部２１Ｌの出力信号は、ＡＮＤゲート３４及び３５（ロウ側第１及び第２論理積ゲート）、並びに同期信号生成部３３に与えられている。
【００２４】
同期信号生成部３３は、ハイ，ロウレベル判定用信号に基づいて、アナログ受信信号波形がハイレベルを示す期間に同期してハイレベルとなる同期信号Ａを生成出力する。図１１において、その生成処理を説明する。同期信号生成部３３は、ＩＣカード１１が応答信号の返信を開始する場合、プリアンブル期間において同期処理を行なう。即ち、プリアンブル期間では、論理「１」のデータが連続して出力されるので、ハイ，ロウレベル判定用信号が交互に出力される。その判定信号の出力間隔より信号変調周期を測定する。そして、アナログ受信波形の中心（ピーク，即ち、判定信号パルスの中心）から位相を１／４周期ずらしたところから１／２周期の区間を同期区間として、５０％デューティの同期信号Ａを生成する。
【００２５】
上記同期信号Ａは、ＡＮＤゲート３１及び３４、並びに同期信号反転生成部（第２同期信号出力手段）３６に与えられており、同期信号反転生成部３６は、同期信号Ａを反転することで同期信号Ｂを生成出力する。その同期信号Ｂは、ＡＮＤゲート３２及び３５に与えられている。
ＡＮＤゲート３１，３４の出力端子は、ＯＲゲート３７，３８（第１，第２論理和ゲート）の一方の入力端子に夫々接続されており、ＡＮＤゲート３５，３２の出力端子は、ＯＲゲート３７，３８の他方の入力端子に夫々接続されている。そして、ＯＲゲート３７，３８の出力端子は、ＨＬ判定・不定判定信号生成部３９の入力端子に夫々接続されており、ＨＬ判定・不定判定信号生成部３９は、ＨＬ判定信号及び不定判定信号を論理判定部２７に出力する。
【００２６】
次に、図１０に示す構成の作用について図１２乃至図１４も参照して説明する。図１２は、ハイレベル判定部２１Ｈ，ロウレベル判定部２１Ｌが夫々出力する判定用信号が５０％デューティのパルス信号であり、また、アナログ受信信号波形に歪が生じていない場合を示す。
（５）のＡＮＤゲート３１（＿Ｈ１），（６）のＡＮＤゲート３５（＿Ｌ２）の出力信号は、マンチェスタ符号がデータ「１」を示す場合、夫々変調周期の前半，後半に同期してハイレベルとなり、マンチェスタ符号がデータ「０」を示す場合は何れもロウレベルを示す。一方、（７）のＡＮＤゲート３２（＿Ｈ２），（８）のＡＮＤゲート３５（＿Ｌ１）の出力信号は、マンチェスタ符号がデータ「１」を示す場合に何れもロウレベルを出力し、マンチェスタ符号がデータ「０」を示す場合は夫々変調周期の後半，前半に同期してハイレベルとなる。そして、（９）のＯＲゲート３７（＿１）は、マンチェスタ符号がデータ「１」を示す場合にハイレベルとなり、データ「０」を示す場合にロウレベルとなる。また、（１０）のＯＲゲート３８（＿２）は、ＯＲゲート３７の反転信号を出力する。
【００２７】
ＨＬ判定・不定判定信号生成部３９は、ＯＲゲート３７，３８の出力信号に基づいて、信号変調周期の半周期（これを１区間とする）遅れでＨＬ判定信号及び不定判定信号を生成出力する。即ち、アナログ受信信号の２値化レベル判定が正常に行われていれば、ＯＲゲート３７，３８の出力信号は相互に排他的なレベルを示している。従って、（１１）のＨＬ判定信号は、（９），（１０）の排他的論理和が成立している場合に（９）をそのまま出力すれば良い。また、（１２）の不定判定信号は、（９），（１０）の排他的論理和が成立している場合にインアクティブとする。
そして、論理判定部２７においては、不定判定信号がインアクティブであれば、２区間のＨＬ判定信号のレベルパターンに基づいて論理判定を行う。尚、この場合、図１４に示す判定テーブルに従う。即ち、前後半２区間のＨＬ判定信号が何れもハイ（Ｈ）であれば論理「１」と判定し、何れもロウ（Ｌ）であれば論理「０」と判定する。
【００２８】
また、図１３は、ハイレベル判定部２１Ｈ，ロウレベル判定部２１Ｌが夫々出力する判定信号が２５％デューティのパルス信号であり、また、アナログ受信信号波形に歪が生じた場合を示す。尚、マンチェスタ符号が論理「１」から論理「０」に切り替わる場合に、アナログ受信信号波形の位相が変調されるが、（２）のロウレベル判定用信号はその場合のパルス幅が僅かに狭くなっている。しかし、この場合でもＨＬ判定及び論理判定に影響はない。
【００２９】
そして、アナログ受信信号波形に歪が生じた場合は、（９），（１０）のＯＲゲート３７，３８の出力レベルが何れもロウとなり、排他的論理和が成立しなくなる。その状態を受けて、ＨＬ判定・不定判定信号生成部３９は、次の区間で不定判定信号をアクティブ（ハイ）にする。すると、論理判定部２７では、その１つ前の区間のデータレベルがロウ（Ｌ）であることから、図１４に示す判定テーブルに従い、不定区間のデータレベルを、この場合論理判定に直結するように補正して、論理「０」と判定する。
その他、図１４に示す判定テーブルに従えば、前半区間がハイ，後半区間が「不定」であれば論理「１」と補正し、前半区間が「不定」の場合に後半区間がハイ，ロウであれば夫々論理「１」，「０」と補正を行う。
【００３０】
尚、以上はマンチェスタ符号の場合を例としたが、マンチェスタ符号は一種の位相変調信号であるから、図１５（ａ）に示すＢＰＳＫ（Binary Phase Shift Keying）変調信号の場合についても、図１４の判定テーブルを同様に適用することができる。この場合、例えば１論理ビットについて８周期となるサブキャリア周期毎に、データレベル並びに不定判定を行うようにする。そして、８周期全ての論理が「０」であれば論理「０」，８周期全ての論理が「１」であれば論理「１」と判定する。
【００３１】
また、図１５（ｂ）に示すサブキャリアマンチェスタ信号の場合も、１論理ビットについて８周期となるサブキャリア周期毎に、データレベル並びに不定判定を行う。そして、図１６における論理判定は、図１７に示すテーブルに従い、サブキャリアありの場合に「１」を示し、サブキャリアなしの場合に「０」を示すようになっている。最終的なデータ値としての論理は、８周期のうち前半の４周期が「１」，後半の４周期が「０」であれば論理「１」，その逆のパターンであれば論理「０」と判定する。
【００３２】
以上のように本実施例によれば、ハイレベル判定部２１Ｈ，ロウレベル判定部２１Ｌは、ＩＣカード１１からの応答信号を受信して復調したアナログ信号についてデータレベルがハイ，ロウである場合に夫々アクティブとなるハイ，ロウレベル判定用信号を出力し、ＨＬ判定・不定判定信号生成部３９は、所定の判定周期毎にハイ，ロウレベル判定用信号に基づき受信データの論理判定に用いるＨＬ判定信号を出力すると共に、前記判定タイミングにおいて、ハイ，ロウレベル判定用信号が何れもインアクティブとなり、２値化データレベルをハイ，ロウの何れかに確定できない場合に不定判定信号を出力する。そして、論理判定部２７は、不定判定信号が出力されると、その判定周期の１つ前又は１つ後の周期に判定されたデータレベルに基づき前記不定レベルをハイ，ロウ何れかのレベルに補正して受信データの論理を判定する。
【００３３】
即ち、ＩＣカード１１からの応答信号に使用されるマンチェスタ符号は、１つの論理データ値（１，０）を二値レベル（ハイ，ロウ）変化により符号化しているので、１つの判定周期における受信データレベルの判定結果が「不定」であっても、その前後の周期に判定されたデータレベルとの関係性から本来のレベルを推定して補正できる。そして、不定のレベルを補正できれば受信データの論理を正しく判定することができるので、ノイズの影響などにより受信信号波形が歪んだ場合に、受信データの論理判定を誤ることを防止できる。
【００３４】
また、判定信号生成部２６は、ＡＮＤゲート３１，３２によりハイレベル判定用信号と同期信号Ａ，ＢとのＡＮＤをとり、ＡＮＤゲート３４，３５によりロウレベル判定用信号と同期信号Ａ，ＢとのＡＮＤをとる。そして、ＯＲゲート３７，３８は、夫々ＡＮＤゲート３１及び３５，３２及び３４の出力信号のＯＲをとり、ＨＬ判定・不定判定信号生成部３９は、ＯＲゲート３７，３８の出力信号について排他的論理和が成立している場合にＯＲゲート３７の出力データをＨＬ判定信号として出力し、排他的論理和が不成立の場合に不定判定信号を出力する。従って、判定信号生成部２６を論理ゲートを用いて構成することができる。
【００３５】
（第２実施例）
図１８及び図１９は本発明の第２実施例を示すものである。図１８は、図４（ａ）相当図である。第２実施例では、ロウレベル判定用信号を生成するのにロウレベル判定部２１Ｌを使用せず、ハイレベル判定用信号をＮＯＴゲート（第２信号出力手段）４１で反転することで生成する。即ち、図１９に示すように、ハイレベルの場合にアクティブとなる信号の反転は、ロウレベルでアクティブとなる信号になり得るので、斯様に構成すれば、より簡単に２つの判定用信号を生成することができる。
【００３６】
（第３実施例）
図２０及び図２１は本発明の第３実施例を示すものである。第３実施例も、ロウレベル判定用信号を生成するのにロウレベル判定部２１Ｌを使用せず、ハイレベル判定用信号を遅延回路（第２信号出力手段）４２により信号変調周期の半周期（＝１区間）分遅延させることで生成する（図２０参照）。即ち、図２１に示すように、ハイレベルの場合にアクティブとなる信号の位相を１区間遅延させると、受信信号がハイ，ロウを交互に出力するパターンであれば、ロウレベルでアクティブとなる信号になる。
但し、ハイレベルが２区間連続するパターンの場合は、後半周期にハイ，ロウが同時にアクティブとなって「不定」と判定される区間が発生するが、この場合、半周期前が「不定」，現在が「Ｌ」であるから、半周期前のレベルは「Ｈ」に補正されるので問題は無い。従って、第３実施例の場合も、簡単に２つの判定用信号を生成することができる。
【００３７】
（第４実施例）
図２２及び図２３は、本発明の第４実施例を示すものである。第４実施例は、例えば第１実施例における図１３に示すタイミングチャートにおいて、１つの判定区間においてハイレベル判定用信号と、ロウレベル判定用信号とが双方ともアクティブとなる場合が有り得るケースを想定する。図２２は、図１３における信号波形（９）、（１０）に対応するものを１区間分だけ示したものである。そして、第４実施例では、図２２に示すように、ハイ，ロウレベル判定用信号が双方同時にアクティブとなる期間が存在しない場合でも，ハイ，ロウ，不定の判定を可能とする。
【００３８】
例えば、図２３（ａ）では、ＩＣカード１１の応答信号における搬送波周波数が１３．５６ＭＨｚであり、サブキャリア周波数（マンチェスタ符号の場合は、論理データの送信速度に対応する周波数）が１／１６の８４７ｋＨｚである場合、サブキャリア周期の１区間についてサンプリング数を「８」とする。そして、ＯＲゲート３７，３８の出力信号（９），（１０）がアクティブとなる回数をサンプリングする。
この場合、８回の内（９）がアクティブとなる回数が「２」以上，（１０）がアクティブとなる回数が「０」であれば、レベル判定をハイとする。また、（１０）のアクティブ回数が「０」以外であっても、（９）のアクティブ回数との差が「３」以上である場合もレベル判定をハイとする。レベル判定をロウとする場合は、（９），（１０）の関係が逆となる。
【００３９】
そして、（９），（１０）のアクティブ回数の何れか一方が「０」で他方が「１」以下である場合、何れか一方が「０」以外で他方との差が「２」以下である場合（例えば図２２に示すケースに対応し、（９）が「３」，（１０）が「２」であるような場合）は、両者の差が比較的小さく、２値化レベルをハイ，ロウの何れかに確定するのが困難であるため「不定」と判定する（「不定判定」＝「１」）。
また、図２３（ｂ）では、搬送波周波数が１３．５６ＭＨｚに対して、サブキャリア周波数が１／３２，１／６２，１／１２８の４２４ｋＨｚ，２１２ｋＨｚ，１０６ｋＨｚである場合に対応するもので、サブキャリア周期の１区間についてサンプリング数を「１６」とした場合を示している。
以上のようなケースについても２値化データレベル「ハイ」，「ロウ」並びに「不定」レベルの判定を適切に行うことができる。
【００４０】
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形が可能である。
リーダライタ１に限ることなく、少なくともデータの読取り機能だけを備えるデータ読取り装置に適用しても良い。
データキャリアは、ＩＣカードに限ることなくＲＦＩＤタグであっても良い。
データレベル判定手段を、ソフトウエア的に構成しても良い。
データキャリアの変調信号は、マンチェスタ符号化信号、ＢＰＳＫ変調信号、サブキャリアマンチェスタ信号に限ることなく、１つの論理データ値を１回以上の二値レベル変化によって符号化する信号であれば適用することができる。
第４実施例におけるサブキャリア周波数やサンプリング数、また、「ハイ」，「ロウ」，「不定」を判定するための数値比較例はあくまでも一例であり、個別の設計に応じて適切となるように設定すれば良い。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１実施例であり、リーダライタが復調処理した受信信号波形に歪みが発生している場合の図２相当図
【図２】リーダライタが復調処理回路において行う信号処理の一例を示す図
【図３】（ａ）はマンチェスタ符号化信号による変調信号を示す図、（ｂ）はデータ論理値「０」，「１」の波形を独立に取り出して示す図、（ｃ）はレベルが「不定」と判定された場合の補正例を示す図
【図４】（ａ）は図１に示すレベル補正を行なうための概略的な構成を示す機能ブロック図、（ｂ）は２値化信号生成部の内部構成を示す図、（ｃ）はレベル補正判定部の内部構成を示す図
【図５】２値化信号生成部の動作を説明するタイミングチャート
【図６】（ａ）はレベル補正部における補正処理例を示す図、（ｂ）は（ａ）の補正処理を一覧で示す図
【図７】マンチェスタ符号について不定レベルの補正を行なうケース、並びに確定した２値化データに応じて論理判定を行なうためのテーブルを示す図
【図８】ＩＣカードに対してデータの読み書きを行うリーダライタの電気的構成を示す機能ブロック図
【図９】ＩＣカードの電気的構成を示す図
【図１０】具体的な実施例であり、復調処理回路の電気的構成を示す機能ブロック図
【図１１】同期信号生成処理の動作を説明する図
【図１２】ハイレベル，ロウレベル判定用信号が５０％デューティパルス信号であり、アナログ受信信号波形に歪が生じていない場合の回路動作を示すタイミングチャート
【図１３】同判定用信号が２５％デューティパルス信号であり、アナログ受信信号波形に歪が生じている場合の図１２相当図
【図１４】図１０に示す構成に対応する論理判定用テーブルを示す図
【図１５】（ａ）はＢＰＳＫ変調信号波形、（ｂ）はサブキャリアマンチェスタ信号波形を示す図
【図１６】サブキャリアマンチェスタ信号に対応する図１２相当図
【図１７】サブキャリアマンチェスタ信号に対応する図１４相当図
【図１８】本発明の第２実施例を示す図４（ａ）相当図
【図１９】ハイレベル，ロウレベル判定用信号波形を示す図
【図２０】本発明の第３実施例を示す図４（ａ）相当図
【図２１】図１９相当図
【図２２】本発明の第４実施例であり、図１３における信号波形（９）、（１０）に対応するものを１区間分だけ示す図
【図２３】図１４相当図
【符号の説明】
【００４２】
図面中、１はリーダライタ（データ読取装置）、１１はＩＣカード（データキャリア）、２１Ｈはハイレベル判定部（第１信号出力手段）、２１Ｌはロウレベル判定部（第２信号出力手段）、２２は２値化信号生成部（データレベル判定手段，不定レベル判定手段）、２３はレベル補正判定部（レベル補正手段，論理判定手段）、２６は判定信号生成部（データレベル判定手段，不定レベル判定手段）、２７は論理判定部（レベル補正手段，論理判定手段）、３１，３２はＡＮＤゲート（ハイ側第１，第２論理積ゲート）、３３は同期信号生成部（第１同期信号出力手段）、３４，３５はＡＮＤゲート（ロウ側第１，第２論理積ゲート）、３６は同期信号反転生成部（第２同期信号出力手段）、３７，３８はＯＲゲート（第１，第２論理和ゲート）、４１はＮＯＴゲート（第２信号出力手段）、４２は遅延回路（第２信号出力手段）を示す。
【図１】
2006270201.tif 000003
【図２】
2006270201.tif 000004
【図３】
2006270201.tif 000005
【図４】
2006270201.tif 000006
【図５】
2006270201.tif 000007
【図６】
2006270201.tif 000008
【図７】
2006270201.tif 000009
【図８】
2006270201.tif 000010
【図９】
2006270201.tif 000011
【図１０】
2006270201.tif 000012
【図１１】
2006270201.tif 000013
【図１２】
2006270201.tif 000014
【図１３】
2006270201.tif 000015
【図１４】
2006270201.tif 000016
【図１５】
2006270201.tif 000017
【図１６】
2006270201.tif 000018
【図１７】
2006270201.tif 000019
【図１８】
2006270201.tif 000020
【図１９】
2006270201.tif 000021
【図２０】
2006270201.tif 000022
【図２１】
2006270201.tif 000023
【図２２】
2006270201.tif 000024
【図２３】
2006270201.tif 000025