(57)【要約】【課題】単一電源でも広帯域で安定動作するバッファアンプを実現する。【解決手段】単一電源用バッファアンプを構成する差動入力回路部と出力回路部に、それぞれ独立した直流バイアス回路を内蔵する。また、差動入力回路部と出力回路部とを接続する入力信号線には、外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれに対応する位相補正用の内部インピーダンス素子の一端を接続する。また、内部インピーダンス素子の他端を接地する。【選択図】図３
2006270419.tif 000002
【特許請求の範囲】
【請求項１】
外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれに対応する位相補正用の内部インピーダンス素子の一端を、
互いに独立した直流バイアス回路部で動作する差動入力回路部と出力回路部とを接続する入力信号線に接続し、
前記内部インピーダンス素子の他端を接地した構造を有する
ことを特徴とする単一電源用バッファアンプ。
【請求項２】
請求項１に記載の単一電源用バッファアンプにおいて、
前記ポール周波数は、少なくとも外付けされる負荷容量の想定範囲内の各桁を代表する１つの負荷容量値について算出する
ことを特徴とする単一電源用バッファアンプ。
【請求項３】
バッファアンプに外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれに対応する位相補正用の内部インピーダンス素子の一端を、
互いに独立した直流バイアス回路部で動作する差動入力回路部と出力回路部とを接続する入力信号線に接続し、
前記内部インピーダンス素子の他端を接地した構造を有する単一電源用バッファアンプの出力電圧を基準電圧として出力する
ことを特徴とする基準電圧供給回路。
【請求項４】
請求項３に記載の基準電圧供給回路において、
前記基準電圧は、黒信号の基準電圧である
ことを特徴とする基準電圧供給回路。
【請求項５】
バッファアンプに外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれに対応する位相補正用の内部インピーダンス素子の一端を、
互いに独立した直流バイアス回路部で動作する差動入力回路部と出力回路部とを接続する入力信号線に接続し、
前記内部インピーダンス素子の他端を接地した構造を有する単一電源用バッファアンプの出力電圧を基準電圧として出力する基準電圧供給回路を搭載した
ことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の一つの形態は、単一電源での使用を前提とするバッファアンプに関する。また、発明の一つの形態は、単一電源用バッファアンプを搭載した基準電圧供給回路及び撮像装置に関する。
【背景技術】
【０００２】
既存のバッファアンプは、プラス電源とマイナス電源を使用する高電圧プロセスが主流として用いられる。
実際、既存のバッファアンプは、これら２つの電源を前提とした回路構造を採用し、接地電位（ＧＮＤ電位）を基準電圧として出力する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、昨今の半導体集積回路には、動作電圧の低電圧化が求められている。
しかし、低電圧プロセスでは、プラス電源、マイナス電源、接地電位という既存の回路構成を採用することができない。このため、プラス電源（単一電源）でのみ動作するバッファアンプが求められている。
加えて、バッファアンプの出力端子に接続される負荷容量の大きさがどのような場合にも、取り扱い周波数の範囲内で安定動作できることが求められる。
【課題を解決するための手段】
【０００４】
発明者は以上の技術課題に着目し、以下の構造を有する単一電源用バッファアンプを提案する。
すなわち、単一電源用バッファアンプとして、外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれに対応する位相補正用の内部インピーダンス素子の一端を、互いに独立した直流バイアス回路部で動作する差動入力回路部と出力回路部とを接続する入力信号線に接続し、内部インピーダンス素子の他端を接地した構造を有するものを提案する。
【発明の効果】
【０００５】
この構造を有する単一電源用バッファアンプを用いれば、想定範囲の負荷容量であれば、どのような大きさの負荷容量が外付けされた場合にも、取り扱い周波数の全域における安定度を確保できる。
【発明を実施するための最良の形態】
【０００６】
以下、発明に係る単一電源用バッファアンプの形態例を説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する実施形態は、発明の一つの実施形態であって、これらに限定されるものではない。
【０００７】
（Ａ）安定条件
まず、バッファアンプが満たすべき安定条件を説明する。
バッファアンプには、以下の３つの安定条件を満たすことが求められる。
・取り扱い周波数の範囲で安定であること（ゲイン＜１であり、かつ、位相余裕が９０°以下であること）
・インパルス応答が安定であること
・外付けする負荷容量値に関係なく、十分な位相余裕を確保できること
【０００８】
ここで、外付けする負荷容量とは、高周波領域まで低インピーダンスを実現するために、バッファアンプの出力端子に対して並列に接続される負荷容量をいう。なお、負荷容量は、信号線に対して並列に接続される。
図１に、バッファアンプ１に対する負荷容量の接続例を示す。なお、図１は、基準電圧供給回路の構成例について表している。勿論、図１は、単一電源を前提に表している。
図中、電源電圧Ｖｃｃと接地電位（ＧＮＤ）の間に直列に接続された抵抗Ｒ１とＲ２が基準電圧Ｖｒｅｆの発生回路である。抵抗Ｒ１とＲ２の抵抗分圧比を調整することにより、任意の基準電圧Ｖｒｅｆを発生することができる。なお、基準電圧Ｖｒｅｆの大きさは、供給先の回路や目的に応じて定まる。
【０００９】
図２に、負荷容量を外付けしない場合の出力インピーダンス特性を示す。図２に示すように、ゲインの十分な１０ＫＨｚ以下の周波数では、出力インピーダンスが０．２Ω以下であることが分かる。すなわち、出力インピーダンスが十分低いことが分かる。
一方、周波数が高い領域では、ゲインの低下に伴って出力インピーダンスが上昇する。この弱点を補うため、前述の負荷容量が出力端子に対して並列に接続されている。
しかし、負荷容量を接続すると、バッファアンプのボード線図のポール周波数が移動する。すなわち、位相遅れが発生し、バッファアンプの動作が不安定になる。
このため、バッファアンプには、外付けする負荷容量値に関係なく、十分な位相余裕が要求される。
【００１０】
（Ｂ）バッファアンプの構成例
（Ｂ−１）概念構成
図３に、単一電源用に提案するバッファアンプ１１の概念構成を示す。
このバッファアンプ１１は、差動入力回路部１３と、出力回路部１５と、位相補正回路部１７で構成する。
このうち、差動入力回路部１３は、非反転入力端子に入力電位Ｖｉｎを入力し、反転入力端子に帰還した出力電圧Ｖｏｕｔを入力する非反転増幅回路で構成する。また、出力回路部１５は、出力端子のインピーダンスが低い回路で構成する。また、位相補正回路部１７は、差動入力回路部１３と出力回路部１５を接続する入力信号線に並列に接続される内部インピーダンス素子群で構成する。
【００１１】
このバッファアンプ１１に特有の構成の一つは、差動入力回路部１３と出力回路部１５のそれぞれに、直流バイアス回路１３Ａ及び１５Ａを独立して設ける点である。
この構成の採用により、差動入力回路部１３と出力回路部１５は、入力電圧Ｖｉｎを出力回路部１５に供給する入力信号線と、出力電圧Ｖｏｕｔを差動入力回路部１３に帰還する帰還信号線でのみ接続される。この結果、差動入力回路部１３と出力回路部１５を横断して電流源に直流バイアス電圧を供給する直流バイアス供給線が不要となる。なお、直流バイアス供給線が不要になることで、直流バイアス供給線を介在した容量結合による影響を無くすことができる。
【００１２】
この他、バッファアンプ１１には、位相補正用の内部インピーダンス素子の決定方法に特徴がある。内部インピーダンス素子は、外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれについて算出する。
例えば、バッファアンプ１１の取り扱い周波数が１Ｈｚから１ＧＨｚに及ぶ広帯域の場合に、外付けされる負荷容量の想定範囲が１００ｐＦから１００μＦで与えられるとき、各容量値について効果のある補正条件を以下の手順で算出する。
まず、負荷容量の想定範囲内の各桁を代表する１つの負荷容量値をバッファアンプに外付けし、そのポール周波数ｆｃを算出する。
次に、ポール周波数ｆｃからω・Ｃ・Ｒ＝１とＣ＝１／（２π・ｆｃ・Ｒ）を満たす内部インピーダンス素子の条件を算出する。
【００１３】
図４に、算出例を示す。図４は、外付けされる負荷容量が、２２μＦ、１μＦ、１００ｎＦ、１０ｎＦ、１００ｐＦの６つの場合について算出した内部インピーダンス素子の条件を算出している。勿論、算出に使用する負荷容量値は、これらの組み合わせに限るものではない。しかし、負荷容量値の各桁について１つ程度を算出すれば、位相補正に十分である。
実際、図４に示す条件を満たす６個の内部インピーダンス素子を入力信号線に対して並列接続することにより、広帯域（１Ｈｚ〜１ＧＨｚ）で安定なバッファアンプを実現することができる。
【００１４】
（Ｂ−２）等価回路例
図５に、単一電源用バッファアンプの等価回路例を示す。図５は、バイポーラトランジスタで構成する場合について表している。なお、ＮＰＮ型トランジスタをＱ、ＰＮＰ型トランジスタをＰで示す。
差動入力回路部１３は、直流バイアス回路段１３１と差動増幅段１３３で構成する。このうち、直流バイアス回路段１３１は、ベース電流補償型カレントミラー回路を構成するトランジスタＱ１、Ｑ２、Ｑ３と、バイアス抵抗Ｒ１１、Ｒ１２、Ｒ１３とで構成される。
この回路構成において、トランジスタＱ２には、抵抗Ｒ１３−トランジスタＱ１−抵抗Ｒ１１に流れるバイアス電流と同じ大きさの電流が供給される。
【００１５】
このトランジスタＱ２に流れ込むバイアス電流は、トランジスタＰ１、Ｐ２、抵抗Ｒ１４、Ｒ１５で構成されるカレントミラー回路で折り返され、抵抗Ｒ１５−トランジスタＰ２に供給される。
なお、差動対を構成するトランジスタＱ４及びＱ５のエミッタには、バイアス電流の２倍のバイアス電流を引き込む定電流源（トランジスタＱ６、抵抗Ｒ１６）が接続されている。すなわち、トランジスタＱ６のベース面積は、トランジスタＱ２のベース面積の２倍に設定されている。
このため、入力電圧Ｖｉｎと帰還入力である出力電圧Ｖｏｕｔが同じとき、トランジスタＱ４及びＱ５には、同じ大きさの電流が流れる。
なお、差動入力回路部１３の出力電圧は、トランジスタＱ５のコレクタ電位として取り出される。
【００１６】
位相補正回路部１７は、６個の内部インピーダンス素子１７１、１７２、１７３、１７４、１７５、１７６で構成される。
このうち、内部インピーダンス素子１７１は、外付け負荷容量が１００ｐＦの場合の補正条件を満たす。すなわち、抵抗Ｒ１７の抵抗値は５００Ω、容量Ｃ１の容量値は０．６ｐＦである。
また、内部インピーダンス素子１７２は、外付け負荷容量が１ｎＦの場合の補正条件を満たす。すなわち、抵抗Ｒ１８の抵抗値は４００Ω、容量Ｃ２の容量値は２ｐＦである。
また、内部インピーダンス素子１７３は、外付け負荷容量が１０ｎＦの場合の補正条件を満たす。すなわち、抵抗Ｒ１９の抵抗値は３ＫΩ、容量Ｃ３の容量値は４ｐＦである。
【００１７】
また、内部インピーダンス素子１７４は、外付け負荷容量が１００ｎＦの場合の補正条件を満たす。すなわち、抵抗Ｒ２０の抵抗値は６ＫΩ、容量Ｃ４の容量値は１５ｐＦである。
また、内部インピーダンス素子１７５は、外付け負荷容量が１μＦの場合の補正条件を満たす。すなわち、抵抗Ｒ２１の抵抗値は１１ＫΩ、容量Ｃ５の容量値は４０ｐＦである。
また、内部インピーダンス素子１７６は、外付け負荷容量が２２μＦの場合の補正条件を満たす。すなわち、抵抗Ｒ２２の抵抗値は３５ＫΩ、容量Ｃ６の容量値は１００ｐＦである。
【００１８】
出力回路部１５は、直流バイアス回路段１５１とプッシュプルエミッターフォロワー出力段１５３とで構成する。このうち、直流バイアス回路段１５１は、プル用のカレントミラー回路（トランジスタＱ７、Ｑ８、抵抗Ｒ２３、Ｒ２５）と、プッシュ用のカレントミラー回路（トランジスタＰ３、Ｐ４、抵抗Ｒ２６、Ｒ２９）とで構成される。
この回路構成により、抵抗Ｒ２７−トランジスタＱ９には、抵抗Ｒ２６−トランジスタＰ３−抵抗Ｒ２４−トランジスタＱ７−抵抗Ｒ２３に流れるバイアス電流と同じ大きさのバイアス電流が供給される。
また、この回路構成により、トランジスタＰ５−抵抗Ｒ２８には、抵抗Ｒ２６−トランジスタＰ３−抵抗Ｒ２４−トランジスタＱ７−抵抗Ｒ２３に流れるバイアス電流と同じ大きさのバイアス電流が供給される。
【００１９】
このバイアス電流により、トランジスタＱ９のエミッタには、入力信号線の電位（Ｖｉｎ）よりもダイオードの順方向効果電圧分だけ低い電位が常に現れる。また、トランジスタＰ５のエミッタには、入力信号線の電位（Ｖｉｎ）よりもダイオードの順方向効果電圧分だけ高い電位が常に現れる。
このため、プッシュプルエミッターフォロワー出力段１５３を構成するトランジスタＱ１０とＰ６は常にオン状態となり、入力信号線の電位（Ｖｉｎ）と同じ電位が共通エミッタに発生する。
この構成により、バッファアンプの出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎに一致するように制御される。
図５に示すように、バッファアンプの出力端子には、エミッタ抵抗しか接続されないため、低インピーダンス出力が実現される。
【００２０】
（Ｂ−４）入出力特性
続いて、図５に示す等価回路構成を有するバッファアンプの入出力特性を示す。なお、これらの実験結果は、電源電圧Ｖｃｃが＋５Ｖ、入力電圧Ｖｉｎ（＝Ｖｏｕｔ）が１．５Ｖの場合について求めている。
図６に、インパルス応答特性を示す。このインパルス応答波形は、パルス幅が１ｎ秒のパルス波形をバッファアンプに入力した際の出力応答である。実線が入力波形であり、破線が出力波形である。図６に示すように理想的な応答特性が得られた。
【００２１】
図７に、バッファアンプの出力端子を１００ｐＦの負荷容量で終端した場合のゲイン、位相特性を示す。
図８に、バッファアンプの出力端子を１０００ｐＦ（１ｎＦ）の負荷容量で終端した場合のゲイン、位相特性を示す。
図９に、バッファアンプの出力端子を１０ｎＦの負荷容量で終端した場合のゲイン、位相特性を示す。
図１０に、バッファアンプの出力端子を１００ｎＦの負荷容量で終端した場合のゲイン、位相特性を示す。
【００２２】
図１１に、バッファアンプの出力端子を１０００ｐＦ（１μＦ）の負荷容量で終端した場合のゲイン、位相特性を示す。
図１２に、バッファアンプの出力端子を２２μＦの負荷容量で終端した場合のゲイン、位相特性を示す。
図１３に、バッファアンプの出力端子を１００μＦの負荷容量で終端した場合のゲイン、位相特性を示す。
図７〜図１３に示すように、終端用の負荷容量にどのような大きさの負荷容量を選択した場合にも、広範囲の周波数帯域に亘って安定したゲイン特性と位相特性が実現されている。この効果は、位相補正能力の改善と容量性負荷による位相遅れの低減による。
【００２３】
（Ｂ−４）形態例の効果
以上の回路構成の採用により、単一電源でも安定した動作が可能なバッファアンプを実現することができる。
これにより、従来型のバッファアンプには必須であったマイナス電源が不要となり、その分、回路構成を簡略化できると共にコストの低減を実現できる。
また、半導体集積回路を多数搭載するシステム（情報処理装置）についても単一電源で動作するため、システム構成の簡略化を実現できる。
また、マイナス電源の使用分だけ消費電力を削減できる。
【００２４】
（Ｃ）応用例
続いて、図５に示す構成のバッファアンプで基準電圧供給回路を作成し、撮像装置に搭載する場合について説明する。
図１４に、撮像装置の内部構成例を示す。撮像装置は、各原色信号（Ｒ、Ｇ、Ｂ）に対応する撮像素子２１と、撮像素子２１から出力される信号をサンプルホールドするサンプルホールド回路２３、絶対黒基準電圧を基準にサンプルホールド出力を増幅する映像増幅回路２５、映像増幅後の映像信号をディジタル信号処理して輝度信号に変換するディジタル信号プロセッサ２７で構成される。
なお、撮像素子２１には、ＣＣＤ素子やＣＭＯＳセンサが用いられる。
【００２５】
図１５に、映像増幅回路２５の内部構成例を示す。映像増幅回路２５は、バッファアンプ１と抵抗Ｒ１、Ｒ２で構成された基準電圧供給回路３１を搭載する。バッファアンプ１は図５に示す構成を有し、５Ｖの単一電源で動作する。
なお、バッファアンプ１の出力端子には、映像信号の黒信号に相当する１．５Ｖが現れる。この電位は、絶対黒基準電圧として、映像増幅回路２５の内部回路に供給される。
【００２６】
因みに、バッファアンプ１の出力端子には、外部負荷容量Ｃが接続されている。この外部負荷容量Ｃは、使用者や設計者の選択により相当広い範囲から選択される。
映像増幅回路２５には、他に以下の処理回路を搭載する。すなわち、増幅器３３、加算器３５、テスト信号発生器３７、ステップ増幅器３９、ホワイトバランス回路４１、クランプ回路４３、ブラックオフセット回路４５、ニー回路４７、バッファアンプ４９である。
このうち、１．５Ｖの絶対黒基準電圧は、テスト信号発生器３７、ステップ増幅器３９、ホワイトバランス回路４１、クランプ回路４３、ブラックオフセット回路４５に与えられる。
【００２７】
テスト信号発生器３７は、撮像装置の動作を確認するためのテスト信号を発生する回路である。テスト信号には、例えばカラーバー信号、ランプ波形信号などがある。テスト信号は、動作確認時に加算器３５に与えられる。図中、テスト信号発生器３７に外部から与えられる信号（破線で示す。）は制御信号である。後述する他の回路についても同様である。
ステップ増幅器３９は、夜景の撮影時等、映像信号が微弱な場合に、映像信号の振幅を大きくする回路である。例えば、映像信号を数ｄＢ〜数十ｄＢの範囲で増幅するのに使用される。
【００２８】
ホワイトバランス回路４１は、撮像素子の信号感度ムラを原因とする明るさのムラが均一になるように補正する回路である。
クランプ回路４３は、絶対黒基準電圧（１．５Ｖ）と映像信号の中の黒基準電圧を一致させる回路である。
ブラックオフセット回路４５は、映像信号の中の黒基準電圧を直流電位とすげ替えてＳ／Ｎを改善する回路である。なお、すげ替える直流電位は微調整できる。
因みに、ニー回路４７は、高輝度信号を圧縮変換して出力する回路である。
【００２９】
以上のように、処理回路内で必要な絶対黒基準電圧を単一電源で動作するバッファアンプ１から供給できるため、映像増幅回路２５の回路構成を簡略化できる。これは、マイナス電源を必要としないためである。
また、バッファアンプ１は、外部負荷容量値によらず広帯域の周波数について安定してする。すなわち、絶対黒基準電圧が変動しない。このため、この映像増幅回路２５は、フレームレートフリーの撮像装置にも搭載することができる。
【００３０】
（Ｄ）他の形態例
（ａ）前述の形態例では、バイポーラプロセスの等価回路について説明した。
しかし、このバッファアンプは、ＣＭＯＳプロセスによって構成することもできる。また、各トランジスタの極性は、等価回路とは逆極性でも良い。
（ｂ）前述の形態例では、バッファアンプを撮像装置に搭載する場合について説明した。
しかし、バッファアンプは、光センサや圧力センサの出力を測定する測定装置にも搭載することができる
（ｃ）前述の形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【００３１】
【図１】バッファアンプと外部負荷容量との接続関係を示す図である。
【図２】負荷容量を外付けしない場合の出力インピーダンス特性を示す図である。
【図３】バッファアンプの概念構成例を示す図である。
【図４】外部負荷容量とその位相補正に使用する内部インピーダンス素子の対応関係を示す図表である。
【図５】バッファアンプの等価回路図である。
【図６】インパルス応答特性を示す図である。
【図７】バッファアンプの出力端子を１００ｐＦの負荷容量で終端した場合のゲイン、位相特性を示す図である。
【図８】バッファアンプの出力端子を１０００ｐＦ（１ｎＦ）の負荷容量で終端した場合のゲイン、位相特性を示す図である。
【図９】バッファアンプの出力端子を１０ｎＦの負荷容量で終端した場合のゲイン、位相特性を示す図である。
【図１０】バッファアンプの出力端子を１００ｎＦの負荷容量で終端した場合のゲイン、位相特性を示す図である。
【図１１】バッファアンプの出力端子を１０００ｐＦ（１μＦ）の負荷容量で終端した場合のゲイン、位相特性を示す図である。
【図１２】バッファアンプの出力端子を２２μＦの負荷容量で終端した場合のゲイン、位相特性を示す図である。
【図１３】バッファアンプの出力端子を１００μＦの負荷容量で終端した場合のゲイン、位相特性を示す図である。
【図１４】撮像装置の内部構成例を示す図である。
【図１５】映像増幅回路の内部構成例を示す図である。
【符号の説明】
【００３２】
１、１１  バッファアンプ
１３  差動入力回路部
１５  出力回路部
１７  位相補正回路部
２１  撮像素子
２３  サンプルホールド回路
２５  ビデオアンプ
３１  基準電圧供給回路
【図１】
2006270419.tif 000003
【図２】
2006270419.tif 000004
【図３】
2006270419.tif 000005
【図４】
2006270419.tif 000006
【図５】
2006270419.tif 000007
【図６】
2006270419.tif 000008
【図７】
2006270419.tif 000009
【図８】
2006270419.tif 000010
【図９】
2006270419.tif 000011
【図１０】
2006270419.tif 000012
【図１１】
2006270419.tif 000013
【図１２】
2006270419.tif 000014
【図１３】
2006270419.tif 000015
【図１４】
2006270419.tif 000016
【図１５】
2006270419.tif 000017