(57)【要約】【課題】  走査電極ドライバのサイズを小さくして、駆動ＩＣのチップ面積を小さくする。【解決手段】  選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃは、正極性選択電圧を出力側に導通させるアナログスイッチ１２２ａと負極性選択電圧を出力側に導通させるアナログスイッチ１２２ｂとを含む。非選択電圧切替部１２３〜１２８は、選択電圧切替部１２２が出力する電圧を出力側に導通させる第１のアナログスイッチ１２３ａと、非選択電圧ＶＭを出力側に導通させる第２のアナログスイッチ１２３ｂとを含む。コモン回路１２１は、選択電圧切替部における一方のアナログスイッチを導通状態に制御するとともに選択電圧切替部における他方のアナログスイッチを非導通状態に制御し、非選択電圧切替部における第１のアナログスイッチ１２３ａを導通状態にする選択信号を、３つの非選択電圧切替部を１つのサブグループとして、各サブグループに対して順次に与える。【選択図】  図１
2006098591.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査電極と複数の信号電極とが交差するように形成された液晶表示装置における前記走査電極を複数ライン同時選択駆動法により駆動する走査電極ドライバを備えた液晶表示装置の駆動回路において、
前記走査電極ドライバは、
同時選択される走査電極数分設けられ、それぞれが、選択期間で前記走査電極に印加される選択電圧のうちの正極性選択電圧と負極性選択電圧とのうちのいずれかの電圧を出力する選択電圧切替部と、
複数の走査電極のそれぞれに対して駆動電圧を出力する出力端子に対応して設けられ、前記選択電圧切替部が出力する電圧と非選択電圧とを入力し、選択期間では前記選択電圧切替部が出力した電圧を出力端子に出力し、非選択期間では非選択電圧を前記出力端子に出力する非選択電圧切替部とを含み、
全ての非選択電圧切替部のそれぞれは複数の前記選択電圧切替部のうちのいずれか一つの出力を入力し、かつ、複数の前記選択電圧切替部のそれぞれの出力は同時に選択される走査電極に対応する複数の前記非選択電圧切替部のいずれかに接続されるように、前記選択電圧切替部と前記非選択電圧切替部とが接続されている
ことを特徴とする液晶表示装置の駆動回路。
【請求項２】
複数の選択電圧切替部に、複数ライン同時選択駆動法における行選択パターンに応じた選択電圧を出力させる制御信号を与える制御回路を含む
請求項１記載の液晶表示装置の駆動回路。
【請求項３】
それぞれの選択電圧切替部は、正極性選択電圧を出力側に導通させるアナログスイッチと、負極性選択電圧を出力側に導通させるアナログスイッチとを含み、
非選択電圧切替部は、選択電圧切替部が出力する電圧を出力側に導通させる第１のアナログスイッチと、非選択電圧を出力側に導通させる第２のアナログスイッチとを含み、前記第１のアナログスイッチと前記第２のアナログスイッチとを排他的に導通状態にし、
制御回路は、前記選択電圧切替部における一方のアナログスイッチを導通状態に制御するとともに前記選択電圧切替部における他方のアナログスイッチを非導通状態に制御し、前記非選択電圧切替部における第１のアナログスイッチを導通状態にする選択信号を、同時選択される走査電極からなるサブグループに対応する複数の前記非選択電圧切替部に対して順次に与え、
前記非選択電圧切替部は、前記選択信号が与えられていない場合には、前記第２のアナログスイッチを導通状態にする
請求項２記載の液晶表示装置の駆動回路。
【請求項４】
走査電極ドライバは、少なくとも、走査電極ドライバにタイミング信号を与えるコントローラ回路とともに、ワンチップの駆動ＩＣに内蔵されている
請求項３記載の液晶表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、走査電極と信号電極とが交差するように形成された液晶表示素子を駆動する液晶表示装置の駆動回路に関する。
【背景技術】
【０００２】
複数の走査電極（行電極またはコモン電極とも呼ばれる。）と複数の信号電極（データ電極、列電極またはセグメント電極とも呼ばれる。）とが直交配置された単純マトリクス型の液晶表示素子を用いた液晶表示装置の駆動方法として、ＡＰＴ（ＡＬＴ  ＆  Ｐｌｅｓｈｋｏ  Ｔｅｃｈｎｉｑｕｅ）が広く用いられている。ＡＰＴでは、複数の走査電極を順次選択し、選択された走査電極に選択電圧を印加するとともに、選択されない走査電極に非選択電圧を印加する。また、それぞれの信号電極には、走査電極に対応する行の表示データに応じた駆動電圧＋ＶＳまたは−ＶＳが印加される。
【０００３】
また、複数の走査電極を同時に選択する複数ライン同時選択駆動法（マルチラインアドレッシング法：ＭＬＡ法）と呼ばれる駆動法がある。同時選択される各走査電極に印加される選択電圧は、Ｌ行Ｋ列の行列で表すことができる。以下、この行列を選択行列（Ａ）という。Ｌは同時選択ライン数すなわち同時選択される走査電極数である。選択電圧は、互いに直交するベクトル群として表される。従って、それらのベクトルを要素として含む行列は直交行列となる。直交行列における各行は同時選択される各走査電極に対応する。例えば、同時選択される走査電極中の第１番目の走査電極に対して、選択行列（Ａ）の第１行目の要素が適用される。すなわち、第１行目における１列目の要素、２列目の要素、・・・、Ｋ列目の要素の順に選択電圧が、第１番目の走査電極に印加される。
【０００４】
図５は、同時選択される走査電極の数（同時選択ライン数）が３である場合に選択行列（Ａ）として使用しうる４行４列の直交行列の一例を示す説明図である。同時選択ライン数が３である場合には、選択行列（Ａ）として、例えば４行４列の直交行列のうちの３行４列の部分を使用する。以下、直交行列の各列を、行選択パターンと呼ぶ。図５に示す直交行列において、「１」は正極性選択電圧、「−１」は負極性選択電圧を意味する。各信号電極に印加されるべき電圧は、３行分の表示データ（例えば、オン表示「−１」，オフ表示「１」とする。）と行選択パターンとについてビットごとに積をとり、それらの結果の和をとったものに対応する。従って、信号電極に印加されるべき電圧の種類は、「−３」，「−１」，「１」，「３」の４種類（同時選択ライン数＋１）である。
【０００５】
ＭＬＡ法には、駆動電圧のレベル数を低減するために、同時選択されるラインの一部を実際には表示させない仮想行とする方法がある。図６は、４行４列のアダマール行列を用い、４行目を仮想行とした場合のＭＬＡ法を示す説明図である。図６（ａ）の左側には選択行列の例が示され、右側には表示データの例が示されている。図６（ｂ）には列表示パターン（１列における実際に同時選択される３ラインの表示データ、仮想行も含めると４ラインの表示データ）の例が示されている。図６（ｃ）には列電圧パターン（信号電極に対して順次印加される駆動電圧のパターン）の例が示されている。信号電極ｉ，ｊにおいて走査電極Ｌ＝１，Ｌ＝２，Ｌ＝３で表示される表示データとそれに対応する仮想行データとを図６（ａ）に示すようにすると、列表示パターンは、図６（ｂ）に示すようなベクトル（ｄ）で表される。ここで、オフ画素が「１」に対応し、オン画素が「−１」に対応する。
【０００６】
信号電極ｉ，ｊに順次印加されるべき駆動電圧パターンは、列表示パターンと行選択パターンとについてビットごとに積をとり、それらの結果の和をとったものに対応するので、信号電極ｉ，ｊに順次印加されるべき列電圧パターンは、図６（ｃ）に示す「−２」と「２」との２種の値を要素とするベクトル（ｖ）のようになる。すなわち、図６（ａ）において、３つの走査電極に、［＃１］〜［＃４］の順に選択電圧が印加されていくときに、信号電極ｉ，ｊには、図６（ｃ）に示す［＃１］〜［＃４］の順に駆動電圧が印加されていく。そして、例えば、図６（ｃ）に示す「２」を駆動電圧＋ＶＳに対応させ、「−２」を駆動電圧−ＶＳに対応させることができる。
【０００７】
つまり、同時選択ライン数を３として１行の仮想行を設け、仮想行の表示データを適切に設定した場合には、信号電極に印加される駆動電圧のレベル数を２にすることができる。従って、ＡＰＴの場合と同様に駆動電圧を設定することができる。
【０００８】
非選択時に走査電極に印加される非選択電圧ＶＭは例えば接地電位である。また、正極性の選択電圧を＋ＶＲ（ＶＲＰ）とし、負極性の選択電圧を−ＶＲ（ＶＲＮ）とする。
【０００９】
各走査電極に選択電圧または非選択電圧を印加する走査電極ドライバと、各信号電極に駆動電圧を印加する信号電極ドライバとは、それぞれ、１チップＩＣ（１チップＬＳＩ）で実現可能である。さらに、表示データを生成するＭＰＵなどから表示データを入力する入力回路、表示データを一時記憶するメモリ回路、走査電極ドライバおよび信号電極ドライバにタイミング信号を出力するとともにメモリ回路から信号電極ドライバに対して表示データを出力させるコントローラ回路、ＭＬＡ演算を行うＭＬＡ演算回路と、走査電極ドライバおよび信号電極ドライバとが１チップ駆動ＩＣ（以下、単に駆動ＩＣという。）に集積化されることもある（例えば、特許文献１参照。）。すなわち、入力回路、メモリ回路、コントローラ回路、ＭＬＡ演算回路、走査電極ドライバおよび信号電極ドライバを内蔵した１チップＩＣが形成される。そのような駆動ＩＣには、さらに、チップ外から供給される電圧を昇圧して駆動電圧＋ＶＳ，−ＶＳおよび選択電圧ＶＲＰ，ＶＲＮを生成する昇圧回路が搭載されることもある。
【００１０】
以下、入力回路、メモリ回路、コントローラ回路およびＭＬＡ演算回路を論理回路部と総称し、走査電極ドライバおよび信号電極ドライバを駆動回路部（昇圧回路を含むこともある。）と総称することがある。
【００１１】
図４（Ａ）は、駆動ＩＣの構成例を模式的に示す平面図である。図４（Ａ）に示す例では、矩形の駆動ＩＣのチップ１００において、一辺の近傍に入力回路１０３が設けられ、その内側に、メモリ回路１０４、コントローラ回路１０５およびＭＬＡ演算回路１０７が設けられている。ＭＬＡ演算回路１０７は、列表示パターンと行選択パターンとについてビットごとに積をとり、それらの結果の和をとって、信号電極に印加すべき駆動電圧を決定するためのＭＬＡ演算を実行する。そして、入力回路１０３、メモリ回路１０４、コントローラ回路１０５およびＭＬＡ演算回路１０７を含む論理回路部１０２の外側に、走査電極ドライバなどを含む駆動回路部１０１が設けられている。そして、駆動回路部１０１に設けられている端子（図示せず）から、液晶表示素子（図示せず）の走査電極および信号電極に配線が施される。
【００１２】
【特許文献１】特開２０００−１１１８７５号公報（段落００２５−００２６）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記のように、駆動法としてＭＬＡ法を用いた場合の走査電極ドライバは、各走査電極に、正極性の選択電圧ＶＲＰ、負極性の選択電圧ＶＲＮおよび非選択電圧ＶＭのうちのいずれかを供給する必要がある。従って、走査電極ドライバは、選択電圧ＶＲＰ，ＶＲＮおよび非選択電圧ＶＭをスイッチングしていずれかの極性の選択電圧または非選択電圧ＶＭを出力するための切替部を含む。切替部は、一般に、アナログスイッチで形成される。図７は、駆動回路の一構成例を示すブロック図である。
【００１４】
図７に示す構成において、走査電極ドライバ１１０における切替部１１２〜１１４は、それぞれ、選択電圧ＶＲＰ、選択電圧ＶＲＮおよび非選択電圧ＶＭのそれぞれに対応したアナログスイッチ１１２ａ，１１２ｂ，１１２ｃを含む。なお、図７には３つの切替部１１２〜１１４のみが示されているが、切替部は、各走査電極に対応して（厳密には、走査電極ドライバに設けられている出力端子に対応して）設けられている。走査電極ドライバ１１０におけるコモン回路１１１は、コントローラ回路１０５から出力される１フレームの開始を示すタイミング信号としてのフレーム開始信号（ＦＲ信号）、１つの走査期間（選択期間）毎に１回出力されるタイミング信号としてのパッチパルス（ＬＰ信号）、および極性を示す極性信号（Ｍ信号）を入力して、選択すべき複数（例えば３）の走査電極と極性とを特定する。そして、特定した複数の走査電極に対応する切替部における特定した極性に対応するアナログスイッチをオンさせ、他のアナログスイッチをオフさせる信号を出力する。また、選択されない走査電極に対応する切替部における非選択電圧ＶＭをオンさせ、他のアナログスイッチをオフさせる信号を出力する。
【００１５】
同時選択されるライン数を３とし、１行の仮想行を設ける場合を例にすると、ＭＬＡ演算回路１０７は、同時選択される３ラインの表示データをメモリ回路１０４から入力し、仮想行の表示データを設定して、上記のＭＬＡ演算を実行して各信号電極に印加すべき駆動電圧を決定する。そして、決定した駆動電圧を示す値を信号電極ドライバにおけるセグメント回路１０６に出力する。
【００１６】
セグメント回路１０６は、ＭＬＡ演算回路１０７が出力する駆動電圧を示す値をラッチし、その値に応じて、信号電極ドライバにおける駆動電圧出力部（図示せず）が駆動電圧＋ＶＳまたは−ＶＳを各信号電極に印加するように制御する。
【００１７】
図８は、アナログスイッチの一構成例を示す回路図である。図８に示す例では、アナログスイッチは、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとで構成されている。図８における制御信号は、図７におけるコモン回路１１１から出力される信号に相当する。図８における入力側は、図７における選択電圧ＶＲＰ、選択電圧ＶＲＮまたは非選択電圧ＶＭに相当する。図８における出力側は、走査電極ドライバに設けられている出力端子側に相当する。
【００１８】
例えば、１２８行×１２８列（カラー）の液晶表示素子を駆動しうる走査電極出力端子数１３２本の走査電極ドライバを内蔵した駆動ＩＣでは、１３２個の切替部、すなわち１３２×３＝３９６個のアナログスイッチが内蔵されている。
【００１９】
選択電圧ＶＲＰ，ＶＲＮは、信号電圧の駆動電圧＋ＶＳ，−ＶＳよりも高い。従って、切替部１１２におけるアナログスイッチ１１２ａ，１１２ｂ，１１２ｃは、比較的高い電圧に耐える必要があるので大型にならざるを得ない。その結果、走査電極ドライバの面積が大きくなって、駆動ＩＣの面積も大きくなる。駆動ＩＣはより小型であることが望ましいのであるが、切替部におけるアナログスイッチ１１２ａ，１１２ｂ，１１２ｃは多数必要であることから、小型化することが難しい。
【００２０】
そこで、本発明は、ＭＬＡ法によって液晶表示素子を駆動する駆動回路において、走査電極ドライバのサイズを小さくして、面積を小さくすることができる液晶表示装置の駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明による液晶表示装置の駆動回路は、同時選択される走査電極数分設けられ、それぞれが、選択期間で走査電極に印加される選択電圧のうちの正極性選択電圧と負極性選択電圧とのうちのいずれかの電圧を出力する選択電圧切替部と、複数の走査電極のそれぞれに対して駆動電圧を出力する出力端子に対応して設けられ、選択電圧切替部が出力する電圧と非選択電圧とを入力し、選択期間では選択電圧切替部が出力した電圧を出力端子に出力し、非選択期間では非選択電圧出力端子に出力する非選択電圧切替部とを含む走査電極ドライバを備え、全ての非選択電圧切替部のそれぞれは複数の選択電圧切替部のうちのいずれか一つの出力を入力し、かつ、複数の選択電圧切替部のそれぞれの出力は同時に選択される走査電極に対応する複数の非選択電圧切替部のいずれかに接続されるように、選択電圧切替部と非選択電圧切替部とが接続されていることを特徴とする。
【００２２】
駆動回路は、例えば、複数の選択電圧切替部に、複数ライン同時選択駆動法における行選択パターンに対応した選択電圧を出力させる制御信号を与える制御回路を含むように構成される。
【００２３】
また、駆動回路は、例えば、それぞれの選択電圧切替部が、正極性選択電圧を出力側に導通させるアナログスイッチと、負極性選択電圧を出力側に導通させるアナログスイッチとを含み、非選択電圧切替部が、選択電圧切替部が出力する電圧を出力側に導通させる第１のアナログスイッチと、非選択電圧を出力側に導通させる第２のアナログスイッチとを含み、第１のアナログスイッチと第２のアナログスイッチとを排他的に導通状態にし、制御回路が、選択電圧切替部における一方のアナログスイッチを導通状態に制御するとともに選択電圧切替部における他方のアナログスイッチを非導通状態に制御し、非選択電圧切替部における第１のアナログスイッチを導通状態にする選択信号を、同時選択される走査電極からなるサブグループに対応する複数の非選択電圧切替部に対して順次に与え、非選択電圧切替部が、選択信号が与えられていない場合には、第２のアナログスイッチを導通状態にするように構成される。
【００２４】
走査電極ドライバは、少なくとも、走査電極ドライバにタイミング信号を与えるコントローラ回路とともに、ワンチップの駆動ＩＣに内蔵されていることが好ましい。なお、コントローラ回路だけでなく、入力回路、メモリ回路、および信号電極ドライバ等も内蔵されていてもよい。
【発明の効果】
【００２５】
本発明によれば、走査電極ドライバのサイズを小さくして、面積を小さくすることができる。その結果、走査電極ドライバを内蔵する駆動ＩＣを製造する場合に、駆動ＩＣのチップサイズを小さくすることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明による液晶表示装置の駆動回路の一例を示すブロック図である。図１に示す構成において、コントローラ回路１０５は、走査電極ドライバ１２０、信号電極ドライバにおけるセグメント回路１０６およびＭＬＡ演算回路１０７にタイミング信号を出力するとともに、メモリ回路１０４からＭＬＡ演算回路１０７に対して表示データを出力させる。ＭＬＡ演算回路１０７は、ＭＬＡ演算を行って、演算結果に応じた値を信号電極ドライバにおけるセグメント回路１０６に出力する。
【００２７】
セグメント回路１０６は、ＭＬＡ演算回路１０７が出力する値をラッチし、ラッチした値に応じて、信号電極ドライバにおける駆動電圧出力部（図示せず）が駆動電圧＋ＶＳまたは−ＶＳを各信号電極に印加するように制御する。
【００２８】
以下、同時選択ライン数を３とし、１行の仮想行を設ける場合を例にする。
【００２９】
図１に示す構成では、走査電極ドライバ１２０は、コモン回路１２１、同時選択ライン数に応じた数の選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃ、および非選択電圧切替部１２３〜１２８を含む。コモン回路１２１は、非選択電圧切替部１２３〜１２８に対して選択信号を出力する制御回路に相当する。また、以下の説明において、選択信号をオン状態にすることが、アナログスイッチを導通状態にする選択信号を非選択電圧切替部１２３〜１２８に与えることに相当し、選択信号をオフ状態にすることが、アナログスイッチを導通状態にする選択信号を非選択電圧切替部１２３〜１２８に与えていないことに相当する。
【００３０】
なお、図１には、６個の非選択電圧切替部１２３〜１２８のみが示されているが、非選択電圧切替部は、各走査電極に対応して（厳密には、走査電極ドライバに設けられている出力端子に対応して）設けられている。
【００３１】
コモン回路１２１、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃおよび非選択電圧切替部１２３〜１２８を含む走査電極ドライバが１チップ（ワンチップ）の駆動ＩＣに集積化されている。さらに、走査電極ドライバに加えて、コントローラ回路１０５、入力回路、メモリ回路、および信号電極ドライバを内蔵した１チップの駆動ＩＣとして実現してもよい。駆動ＩＣに、さらに昇圧回路等を内蔵させてもよい。
【００３２】
選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃは、それぞれ、コモン回路１２１からの第１の制御信号に従って選択電圧ＶＲＰを通過させるアナログスイッチ１２２ａと、コモン回路１２１からの第２の制御信号に従って選択電圧ＶＲＮを通過させるアナログスイッチ１２２ｂとを含む。選択電圧切替部１２２Ａの出力を出力Ａとし、選択電圧切替部１２２Ｂの出力を出力Ｂとし、選択電圧切替部１２２Ｃの出力を出力Ｃとする。コモン回路１２１は、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃを個別に制御する。
【００３３】
なお、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃにおいて、アナログスイッチ１２２ａが導通状態であるときにはアナログスイッチ１２２ｂが非導通状態になり、アナログスイッチ１２２ａが非導通状態であるときにはアナログスイッチ１２２ｂが導通状態になるように、コモン回路１２１は、アナログスイッチ１２２ａ，１２２ｂの導通／非導通を指示する制御信号（図８参照）としての第１の制御信号および第２の制御信号を出力する。また、コモン回路１２１が、それぞれの選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに対して２つの制御信号を出力するのではなく、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃのそれぞれに対して１つの制御信号のみを出力し、その制御信号をアナログスイッチ１２２ａに入力し、アナログスイッチ１２２ｂには、制御信号の論理を反転させて入力するようにしてもよい。
【００３４】
非選択電圧切替部１２３〜１２８は、それぞれ、コモン回路１２１からの選択信号を制御信号（図８参照）として、出力Ａ、出力Ｂまたは出力Ｃを出力側に導通させる第１のアナログスイッチとしてのアナログスイッチ１２３ａ、および非選択電圧ＶＭを出力側に導通させる第２のアナログスイッチとしてのアナログスイッチ１２３ｂを含む。コモン回路１２１からの選択信号がオン状態であるときには、アナログスイッチ１２３ａが導通状態になって、アナログスイッチ１２３ｂが非導通状態になる。また、コモン回路１２１からの選択信号がオフ状態であるときには、アナログスイッチ１２３ａが非導通状態になって、アナログスイッチ１２３ｂが導通状態になる。すなわち、非選択電圧切替部１２３〜１２８は、アナログスイッチ１２３ａとアナログスイッチ１２３ｂとを、排他的に導通状態にする。
【００３５】
選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃからの出力Ａ，Ｂ，Ｃは、以下のように非選択電圧切替部１２３〜１２８に入力される。すなわち、全ての非選択電圧切替部１２３〜１２８は、出力Ａ，Ｂ，Ｃのうちのいずれか１つを入力するように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに接続される。また、同時選択される走査電極に接続される３つの非選択電圧切替部に着目すると、３つの非選択電圧切替部のうちの１つが出力Ａを入力し、他の２つのうちの１つの非選択電圧切替部が出力Ｂを入力し、残りの１つの非選択電圧切替部が出力Ｃを入力するように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに接続される。
【００３６】
そして、非選択電圧切替部１２３〜１２８の出力は、駆動ＩＣの走査電極出力端子に接続され、走査電極出力端子および駆動ＩＣ外の配線を介して液晶表示素子の走査電極に伝達される。
【００３７】
走査電極ドライバにおけるコモン回路１２１は、コントローラ回路１０５から出力される１フレームの開始を示すフレーム開始信号（ＦＲ信号）、１選択期間毎に１回出力されるラッチパルス（ＬＰ信号）、および極性を示す極性信号（Ｍ信号）等を入力し、入力した信号にもとづいて、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに制御信号を出力するとともに、非選択電圧切替部１２３〜１２８に対する選択信号をオン状態またはオフ状態にする。
【００３８】
ＭＬＡ演算回路１０７は、同時選択される複数行の表示データを入力し、あらかじめ記憶している行選択パターンと表示データとについてＭＬＡ演算を行い、演算結果をセグメント回路１０６に出力する。
【００３９】
セグメント回路１０６は、ＬＰ信号に同期してＭＬＡ演算回路１０７が出力する演算結果をラッチし、演算結果に応じて、駆動電圧＋ＶＳまたは−ＶＳを各信号電極に印加する。
【００４０】
次に、図２のタイミング図を参照して動作について説明する。
ここでは、図６（ａ）に示す選択行列を使用し、まず、第１〜第３番目の走査電極（第１走査電極〜第３走査電極）が同時選択され、次いで、第４走査電極〜第６走査電極が同時選択され、次に、第７走査電極〜第９走査電極が同時選択され、以下、第（ｎ＋１）走査電極〜第（ｎ＋３）走査電極が、順次、同時選択されるとする（ｎは９以上の３の倍数）。そして、最後の走査電極を含む３つの走査電極が同時選択されると、第１走査電極〜第３走査電極が同時選択される状態に戻る。ただし、全走査電極数が３の倍数でない場合には、最後の走査電極を含むものは、１つまたは２つの走査電極を含むことになる。なお、第１番目の走査電極とは、例えば、液晶表示素子における複数の走査電極のうちの最も上に配置されている走査電極であり、最後の走査電極とは最も下に配置されている走査電極である。
【００４１】
また、図６（ａ）に示す選択行列の各列（＃１〜＃４）が、行選択パターンとして順次使用される。以下、同時選択される３つの走査電極をサブグループと呼び、１つのサブグループを選択している期間、すなわち、サブグループに選択電圧を印加している期間を選択期間と呼ぶ。
【００４２】
コントローラ回路１０５は、１フレームの開始時にＦＲ信号を出力し、１選択期間毎にＬＰ信号を出力する。
【００４３】
コモン回路１２１は、ＬＰ信号が入力される毎に、使用する行選択パターンを切り替えるとともに、サブグループを切り替える。なお、コモン回路１２１があらかじめ選択行列を記憶して、ＬＰ信号が入力される毎に、使用する行選択パターンを切り替えるようにしてもよいが、行選択パターンは、切り替えの都度、ＭＬＡ演算回路１０７からコモン回路１２１に入力されるようにしてもよい。
【００４４】
コモン回路１２１は、例えば、第１走査電極〜第３走査電極に対応した非選択電圧切替部１２３〜１２５に選択信号を出力するとともに、出力Ａ，Ｂ，Ｃが、＃１の行選択パターン（「１」、「１」、「１」）に対応したＶＲＰ、ＶＲＰ、ＶＲＰになるように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに制御信号を与える。選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃは、図２に示すように、制御信号に応じて、出力Ａ，Ｂ，ＣをＶＲＰ、ＶＲＰ、ＶＲＰにする。よって、第１走査電極〜第３走査電極に対応した非選択電圧切替部１２３〜１２５は、図２に示すように、ＶＲＰ、ＶＲＰ、ＶＲＰを出力する。
【００４５】
次に、ＬＰ信号が入力されると、コモン回路１２１は、第４走査電極〜第６走査電極に対応した非選択電圧切替部１２６〜１２８に選択信号を出力するとともに、出力Ａ，Ｂ，Ｃが、＃２の行選択パターン（「１」、「−１」、「１」）に対応したＶＲＰ、ＶＲＮ、ＶＲＰになるように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに制御信号を与える。選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃは、図２に示すように、制御信号に応じて、出力Ａ，Ｂ，ＣをＶＲＰ、ＶＲＮ、ＶＲＰにする。
【００４６】
さらに、次に、ＬＰ信号が入力されると、コモン回路１２１は、第７走査電極〜第９走査電極に対応した非選択電圧切替部に選択信号を出力するとともに、出力Ａ，Ｂ，Ｃが、＃３の行選択パターン（「１」、「１」、「−１」）に対応したＶＲＰ、ＶＲＰ、ＶＲＮになるように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに制御信号を与える。選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃは、制御信号に応じて、出力Ａ，Ｂ，ＣをＶＲＰ、ＶＲＰ、ＶＲＮにする。
【００４７】
以下、ＬＰ信号が入力される毎に、コモン回路１２１は、第（ｎ＋１）走査電極〜第（ｎ＋３）走査電極に、順次、選択信号を与えるとともに、該当する行選択パターンに対応した選択電圧が出力Ａ，Ｂ，Ｃとして出力されるように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに制御信号を出力する。
【００４８】
図３は、１フレームにおける駆動制御を示すシーケンス図である。コモン回路１２１は、図３に示すように、まず、第１走査電極〜第３走査電極からなる第１サブグループに、＃１の行選択パターンに対応した選択電圧が印加されるように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに制御信号を出力し、第１サブグループに対応する非選択電圧切替部１２３〜１２６に対して選択信号を出力する。以下、各サブグループに対して順に行選択パターンに対応した選択電圧が印加されるように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに制御信号を出力し、サブグループに対応する非選択電圧切替部に対して選択信号を出力する。そして、最後の走査電極（第Ｎ走査電極）を含む最後のサブグループである第Ｍサブグループに対して行選択パターンに対応した選択電圧が印加されるように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに制御信号を出力し、第Ｍサブグループに対応する非選択電圧切替部に対して選択信号を出力する。
【００４９】
以下の説明において、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに、行選択パターンに対応した選択電圧を出力させるための制御信号を出力し、サブグループに対応する非選択電圧切替部に対して選択信号を出力することを、サブグループを選択するための処理を行うということがある。
【００５０】
次いで、コモン回路１２１は、＃２の行選択パターンに対応した選択電圧が印加されるように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに制御信号を出力し、第１サブグループに対応する非選択電圧切替部１２３〜１２６に対して選択信号を出力する。以下、各サブグループを選択するための処理を行う。
【００５１】
第Ｍサブグループを選択するための処理を行った後、コモン回路１２１は、＃３の行選択パターンに対応した選択電圧が印加されるように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに制御信号を出力し、第１サブグループに対応する非選択電圧切替部１２３〜１２６に対して選択信号を出力する。以下、各サブグループを選択するための処理を行う。
【００５２】
第Ｍサブグループを選択するための処理を行った後、コモン回路１２１は、＃４の行選択パターンに対応した選択電圧が印加されるように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃに制御信号を出力し、第１サブグループに対応する非選択電圧切替部１２３〜１２６に対して選択信号を出力する。以下、各サブグループを選択するための処理を行う。
【００５３】
そして、第Ｍサブグループを選択するための処理が完了すると、１フレームが終了する。すなわち、各サブグループに対して、選択行列における全ての行選択パターンに対応した選択電圧の印加がなされると、１フレームが終了する。
【００５４】
なお、上記の説明では、サブグループの切り替えの度に行選択パターンも切り替えたが、そのような駆動の仕方は一例であって、各サブグループに対して選択行列における全ての行選択パターンに対応した選択電圧の印加されるのであれば、行選択パターンの使用順序は問わない。例えば、全てのサブグループについて、まず、＃１の行選択パターンを使用し、次いで、全てのサブグループについて、＃２の行選択パターンを使用し、次に、全てのサブグループについて、＃３の行選択パターンを使用し、さらに、全てのサブグループについて、＃４の行選択パターンを使用するような変形例を採用してもよい。ここで、各サブグループについて行選択パターンを使用するとは、第１〜第Ｍサブグループに順に同じ行選択パターンに対応した選択電圧が印加されるように制御することを意味する。
【００５５】
また、上記の説明では、各サブグループは第１走査電極から順に形成されていたが、空間的に隣接していない３つの走査電極によってサブグループを形成するような変形例を採用してもよい。
【００５６】
また、上記の説明では、極性反転について言及しなかったが、適宜、極性反転を行うことが好ましい。
【００５７】
図１に示す駆動回路では、各行選択パターンを構成する３つのデータのそれぞれに対応した選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃが設けられているので、いずれの変形例を採用しても、図１に示す回路構成によって、各サブグループに行選択パターンに対応した選択電圧が印加されるように、選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃを制御することによって、ＭＬＡ駆動法による駆動を実行することができる。
【００５８】
また、上記の説明では、同時選択ライン数を３とし、１行の仮想行を設ける場合を例にしたが、同時選択ライン数と同数の選択電圧切替部を設けることによって、同時選択ライン数が他の数であっても本発明を適用することができる。
【００５９】
以上に説明したように、図１に示す構成よって、従来の構成による場合と同様に、ＭＬＡ法による駆動が実現できる。そして、走査電極ドライバ１２０におけるアナログスイッチの数は、［走査電極数（厳密には、走査電極出力端子数）×２］（非選択電圧切替部におけるアナログスイッチの数）＋２（選択電圧切替部１２２Ａ，１２２Ｂ，１２２Ｃにおけるアナログスイッチの数）×３（同時選択ライン数＝選択電圧切替部の数）である。走査電極出力端子数１３２本の走査電極ドライバを内蔵した駆動ＩＣでは、走査電極ドライバ１２０におけるアナログスイッチの数は、１３２×２＋６＝２７０であり、図６に示した構成では３９６個のアナログスイッチが必要であったのに対して、アナログスイッチの数が削減されている。
【００６０】
上述したように、走査電極ドライバにおいて、アナログスイッチは大きな面積を占めているので、アナログスイッチの数が削減されることによって、走査電極ドライバの面積を小さくすることができる。その結果、駆動ＩＣ自体の面積を小さくすることができる。従って、１個あたりの駆動ＩＣのコストが低減し、ひいては、駆動ＩＣを搭載した液晶表示装置のコストを低減することができる。
【００６１】
図４（Ｂ）は、駆動ＩＣの面積が小さくなったことを模式的に示す説明図である。図４（Ｂ）に示すように、本発明によれば、論理回路部１０２の面積は図４（Ａ）に示すものと変わらないが、論理回路部１０２の外側に存在する駆動回路部１０１（走査電極ドライバなどを含む）の面積が小さくなって、駆動ＩＣのチップ面積が小さくなっている。
【産業上の利用可能性】
【００６２】
本発明は、ＳＴＮ液晶表示素子などの単純マトリクス型の液晶表示素子を駆動する駆動回路に適用することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明による液晶表示装置の駆動回路の一例を示すブロック図。
【図２】走査電極ドライバの動作を動作を説明するためのタイミング図。
【図３】１フレームにおける駆動制御を示すシーケンス図。
【図４】駆動ＩＣの構成例を模式的に示す平面図。
【図５】選択行列の一例を示す説明図。
【図６】仮想行を用いたＭＬＡ法を説明するための説明図。
【図７】駆動回路の一構成例を示すブロック図。
【図８】アナログスイッチの一構成例を示す回路図。
【符号の説明】
【００６４】
１００  チップ
１０１  駆動回路部
１０２  論理回路部
１０３  入力回路
１０４  メモリ回路
１０５  コントローラ回路
１０６  セグメント回路
１０７  ＭＬＡ演算回路
１２０  走査電極ドライバ
１２１  コモン回路
１２２Ａ，１２２Ｂ，１２２Ｃ  選択電圧切替部
１２３〜１２８  非選択電圧切替部
【図１】
2006098591.tif 000003
【図２】
2006098591.tif 000004
【図３】
2006098591.tif 000005
【図４】
2006098591.tif 000006
【図５】
2006098591.tif 000007
【図６】
2006098591.tif 000008
【図７】
2006098591.tif 000009
【図８】
2006098591.tif 000010