(57)【要約】【課題】  簡易な構成で高速にコンフィギュレーション情報のアドレスを指定可能な構成を提供することを目的とする。【解決手段】  複数の演算器ユニット２３０、設定情報を格納するコンフィギュレーションメモリ２１０、コンフィギュレーションメモリに格納されたコンフィギュレーション情報を指定する遷移先アドレスを出力するシーケンサ１００とよりなり、シーケンサは演算器ユニットから出力される切替条件信号に基づいた演算により遷移先アドレスを生成する構成である。【選択図】  図４
2006018515.tif 000002
【特許請求の範囲】
【請求項１】
複数の演算器ユニットと、
複数の演算器ユニットの所定の状態毎に設けられた設定情報を格納するコンフィギュレーションメモリと、
予めロードされたタスク情報にしたがって、コンフィギュレーションメモリに格納された演算器ユニットの所定の状態毎に設けられた設定情報よりなるコンフィギュレーション情報中の該当する情報を指定する遷移先アドレスを出力することによって複数の演算器ユニットの状態を制御するシーケンサとよりなり、
シーケンサは、予めロードされたタスク情報と、複数の演算器ユニットから出力される切替条件信号とに基づいた演算により、コンフィギュレーションメモリに対して出力する遷移先アドレスを生成する構成とされてなる演算装置。
【請求項２】
複数の演算器ユニットによる演算の結果として所定の分岐条件が検知された際、シーケンサに対して出力する切替条件信号を生成する切替条件信号生成部よりなる請求項１に記載の演算装置。
【請求項３】
シーケンサは、現在のコンフィギュレーションメモリ内の遷移先アドレスが入力され、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する状態テーブルと、
状態テーブルから出力されたオペコード及びジャンプオフセット値、並びに切替条件信号に基づき、次の遷移先アドレスを演算により決定する遷移先アドレス生成部とよりなる請求項１に記載の演算装置。
【請求項４】
更に、シーケンサに対して出力される切替条件信号は、複数の演算器ユニット内部にて発生した所定の切替条件の内容を示す切替条件コードと、切替条件発生のタイミングを示す切替条件発生信号とよりなる構成とされてなる請求項１に記載の演算装置。
【請求項５】
所定の遷移先アドレス生成方法を決定するためのオペコードは、所定のアドレス値に１を加える逐次モード、該当するジャンプオフセット値により無条件でアドレスを遷移する無条件ジャンプモード、又は切替条件信号受信時該当するジャンプオフセット値によりアドレスを遷移するが非受信時には所定のアドレス値に１を加える条件ジャンプモードのうちのいずれかを指定する構成とされてなる請求項３に記載の演算装置。
【請求項６】
複数の演算器ユニットと、複数の演算器ユニットの所定の状態毎に設けられた設定情報を格納するコンフィギュレーションメモリと、予めロードされたタスク情報にしたがってコンフィギュレーションメモリに格納された演算器ユニットの所定の状態毎に設けられた設定情報よりなるコンフィギュレーション情報中の該当する情報を指定する遷移先アドレスを出力することにより複数の演算器ユニットの状態を制御するシーケンサとよりなる演算装置の制御方法であって、
シーケンサにて、予めロードされたタスク情報と、複数の演算器ユニットから出力される切替条件信号とに基づいた演算により、コンフィギュレーションメモリに対して出力する遷移先アドレスを生成する段階よりなる演算装置の制御方法。
【請求項７】
複数の演算器ユニットによる演算の結果として所定の分岐条件が検知された際、シーケンサに対して出力する切替条件信号を生成する段階よりなる請求項６に記載の演算装置の制御方法。
【請求項８】
シーケンサによる遷移先アドレス生成段階は、現在のコンフィギュレーションメモリ内の遷移先アドレスの入力に対し、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する段階と、
出力されたオペコード及びジャンプオフセット値、並びに所定の切替条件信号に基づいて、次の遷移先アドレスを演算により決定する段階とよりなる請求項６に記載の演算装置の制御方法。
【請求項９】
所定の切替条件信号は、複数の演算器ユニット内部にて発生した所定の切替条件の内容を示す切替条件コードと、切替条件発生のタイミングを示す切替条件発生信号とよりなる構成とされてなる請求項６に記載の演算装置の制御方法。
【請求項１０】
遷移先アドレス生成段階は、オペコードにて所定のアドレス値に１を加える逐次モード、該当するジャンプオフセット値により無条件でアドレスを遷移する無条件ジャンプモード、又は切替条件信号受信時該当するジャンプオフセット値によりアドレスを遷移するが非受信時には所定のアドレス値に１を加える条件ジャンプモードを指定する段階よりなる請求項８に記載の演算装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算装置及び演算装置の制御方法に係り、特に、シーケンサによって演算器ユニット群の状態を任意に制御しもって当該演算器ユニット群が実行する演算処理内容を任意に制御可能とする所謂再構成可能な演算器ユニット群の状態遷移先決定方法及びその方法を実現する構成を有する再構成可能な演算器ユニット群よりなる演算装置に関する。
【背景技術】
【０００２】
再構成可能な演算器ユニット群よりなる演算装置として、例えば特許文献１に開示されたアレイ型プロセッサが提案されている。ここで開示されている技術においては演算器ユニット群の次の状態を決める際、所謂ＣＡＭ（コンテント・アドレス・メモリ）を用いており、ＣＡＭの出力値によって演算器ユニット群の次の状態が決定される。
【０００３】
図１は、上記公報に開示された演算装置におけるアレイ型プロセッサを示す図である。同図において、アレイ型プロセッサ１は、演算制御バス２１０３、イベント通知バス２１０４及び外部イベントバス２１０７が電気的に接続された状態遷移管理部２１０１と、この状態遷移管理部２１０１からの制御に応じた演算処理を行なう、複数のプロセッサエレメント（ＰＥ）２１０５および電気的接続を行なう複数のプログラマブルスイッチエレメント（ＰＳＥ）２１０６を二次元アレイ状に電気的に接続して構成されたデータパス部２１０２とを独立に具備した構成とされている。状態遷移管理部２１０１は、演算状態の遷移を管理する状態遷移手段として動作する。
【０００４】
図３は、上記アレイ型プロセッサ１中、図２に示す状態遷移テーブルメモリ２２０２に書き込まれた状態遷移例を示している。ここに示された状態遷移例につき、以下に説明する。先ず、同図において、現状態番号２２０４がＳＴ−０１の場合（図２参照）、次状態番号２２０５は無条件にＳＴ−０２となる（図２参照）。この動作を状態遷移テーブルメモリ２２０２に記述するには、デフォルト状態遷移テーブル１１０２に、‘‘現状態番号２０４をＳＴ−０１、次状態番号１１０７をＳＴ−０２’’としたエントリを作成することで実現される。
【０００５】
続いて、動作時は、現状態番号２２０４がＳＴ−０１であるとイベント状態遷移テーブル１１０１に一致するエントリが存在しないためイベント一致信号１１０４は出力されず、デフォルト状態遷移テーブル１１０２において現状態番号２２０４がＳＴ−０１であるエントリが必ず有効となり、次状態番号１１０７がＳＴ−０２となり、次状態番号２２０５として出力される。
【０００６】
次に現状態番号２２０４がＳＴ−０２の場合は、条件により次状態番号１１０６がＳＴ−０２，ＳＴ−０３，ＳＴ−０５，ＳＴ−１１の四つのいずれかとなる（図２参照）。イベントＥＶ−１０が入力された場合は状態ＳＴ−０３へ遷移するため、イベント状態遷移テーブル１１０１に、‘‘現状態番号２２０４をＳＴ−０２、イベント識別コード２２０６をＥＶ−１０、次状態番号１１０６をＳＴ−０３’’としたエントリを作成する。
【０００７】
同様に、イベントＥＶ−１８が入力された場合は状態ＳＴ−０５へ遷移するため、‘‘現状態番号２２０４をＳＴ−０２、イベント識別コード２０６をＥＶ−１８、次状態番号１１０６をＳＴ−０５’’としたエントリ、イベントＥＶ−２１が入力された場合は状態ＳＴ−１１へ遷移するため、‘‘現状態番号２２０４をＳＴ−０２、イベント識別コード２２０６をＥＶ−２１、次状態番号１１０６をＳＴ−１１’’としたエントリをそれぞれイベント状態遷移テーブル１１０１に作成する。
【０００８】
それ以外の場合は次状態番号２２０５がＳＴ−０２であるので、デフォルト状態遷移テーブル１１０２に、‘‘現状態番号２２０４をＳＴ−０２、次状態番号１１０７をＳＴ−０２’’としたエントリを作成する。
【０００９】
上述したテーブルの記述により、例えば、現状態番号２２０４がＳＴ−０２である場合に、イベント識別コード２２０６にＥＶ−２１が入力されると、イベント状態遷移テーブル１１０１において、この二つの組み合わせに一致するエントリが有効となり、ＳＴ−１１が次状態番号２２０５として出力される。その際、イベント状態遷移テーブル１１０１で一致が発生しているのでイベント一致信号１１０４が出力され、デフォルト状態遷移テーブル１１０２から出力される現状態番号２２０４のＳＴ−０２に対応した次状態番号１１０７のＳＴ−０２は破棄される。
【００１０】
次に、現状態番号２２０４がＳＴ−０２で、イベント識別コード２２０６にＥＶ−１０、ＥＶ−１８、ＥＶ−２１のいずれも入力されなかった場合、イベント一致信号１１０４が出力されず、デフォルト状態遷移テーブル１１０２から、現状態番号ＳＴ−０２に対応したＳＴ−０２が次状態番号２２０５として出力される。
【００１１】
さらに、上記のいずれの場合においても、強制イベント識別コード２２１０にＩＲＱ−０１が入力された場合、強制状態遷移テーブル１１０３においてＩＲＱ−０１に対応したＳＴ−０１が次状態番号２２０５として出力される（図２参照）。この場合は、強制イベント一致信号１１０５が出力されるため、イベント状態遷移テーブル１１０１の出力およびデフォルト状態遷移テーブル１１０２の出力は破棄され、強制状態遷移テーブル１１０３からの次状態番号１１０９のＳＴ−０１が有効となる。
【特許文献１】特開２００１−５１２４８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら上述の従来例においてはプロセッサエレメントの状態遷移先の決定のため、図２と共に上述した如くの構成を有するＣＡＭが使用されている。一般にＣＡＭはメモリとしては非常に大きなサイズを有し、価格面の問題点が考えられる。又、一般にＣＡＭのメモリアクセス速度はＲＯＭ、ＲＡＭ等の通常のメモリよりも遅く、その結果、演算器ユニット群の次の状態を決定するのに要するレイテンシが比較的長くなるという問題点も考えられる。
【課題を解決するための手段】
【００１３】
本発明は上記課題に鑑み、再構成可能な演算器ユニット群の状態遷移先決定のためにＣＡＭの如く一般にサイズが大きくアクセス速度の向上が困難なメモリを適用せず、比較的簡易な構成のＲＡＭ，ＲＯＭ等の通常のメモリを使用すると共に、論理演算にて遷移先アドレスを決定する手法を採用することにより、比較的構成が簡易でかつ状態遷移先の決定を迅速に行うことが可能な再構成可能な演算器ユニット群の状態遷移先決定方法及びその方法を実現する演算装置を提供することを目的とする。
【００１４】
本発明によれば、演算器ユニット群の状態遷移を制御するシーケンサが、所定のタスクを実施するための演算器ユニット群の状態を指定するための情報であり、演算器ユニット群の所定の状態毎に設けられた設定情報よりなるコンフィギュレーション情報中の該当する情報を指定する遷移先アドレスを出力する機能を有する。このコンフィギュレーション情報は予めコンフィギュレーションメモリに格納されている。即ちシーケンサは、所定のタスクを実現するために予め登録された情報（即ち状態テーブルに格納されたオペコード等）と演算器ユニット群から出力される切替条件信号とに基づいた演算により、コンフィギュレーションメモリに対して出力する遷移先アドレスを生成する構成とされてなる。
【発明の効果】
【００１５】
この構成により、シーケンサは所定のタスクを実現するためにあらかいじめ登録された情報と演算器ユニット群から出力される切替条件信号とに基づいた演算によりコンフィギュレーションメモリに対して出力する遷移先アドレスを生成するため、ＣＡＭの如くのサイズが大きいメモリを適用する必要が無く、状態遷移先アドレスを迅速に決定可能であり且つ、シーケンサの構成の簡易化が可能であり、演算装置全体のサイズを縮小可能でありかつその低価格化が可能である。
【発明を実施するための最良の形態】
【００１６】
以下に、図と共に本発明の実施の形態について説明する。
【００１７】
図４は、本発明の実施の形態による再構成可能な演算器ユニット群よりなる演算装置のブロック図である。同図に示す如く、同演算装置は、実際に所望の演算処理動作を行なう演算器ユニット群２３０−１乃至２３０−ｎを含む演算基部２００と、同演算器ユニット群の状態、即ち演算器ユニット毎に、どのような演算処理動作を実行し得る状態に遷移させるかにつき制御するためのシーケンサ１００とよりなる。演算器部２００に含まれる演算器ユニット群２３０−１乃至２３０−ｎの各々の演算器ユニット２３０−ｉは、所謂再構成可能な構成を有し、外部からの命令等（以下、コンフィギュレーション情報と称する）を受けてその状態が遷移可能であり、その結果、一つの演算器ユニットがその都度様々な演算処理動作、即ち、加減算、乗除算等を選択的に実行可能である（図４６Ａ乃至４７Ｂと共に後述）。
【００１８】
又、演算器部２００は、上記演算器ユニット群２３０−１乃至２３０−ｎ以外に、これらの間の電気的接続を選択的に制御可能に実施する演算器ユニット間ネットワーク２２０を含む。又、演算基部２００はコンフィギュレーションメモリ２１０を含む。このコンフィギュレーションメモリ２１０は、上記演算器ユニット群２３０−１乃至２３０−ｎと演算器ユニット間ネットワーク２２０との状態を含む演算器部２００の状態を制御するためのコンフィギュレーション情報がアドレス毎に予め格納されており、シーケンサ１００からのアドレス指定、即ち遷移先アドレスの指定により、該当するアドレスに格納されたコンフィギュレーション情報が演算器ユニット群２３０−１乃至２３０−ｎ及び演算器ユニット間ネットワーク２２０等に対して供給されることで実際に適用される。
【００１９】
各演算器ユニット群２３０−１乃至２３０−ｎでは、上記コンフィギュレーション情報によってその状態が決定され、即ち、どのような演算処理動作を実行可能な状態とされるかが決定され、或いは実際の演算処理動作が起動される。又同時にコンフィギュレーション情報により、演算器ユニット間ネットワーク２２０による各演算器ユニット２３０−１乃至２３０−ｎ間の電気的接続状態が決定される。その結果、演算器部２００は、各演算器ユニット２３０−１乃至２３０−ｎが協働し全体で所望のタスクを実行するための一連の或いは複数のプロセスによる演算処理動作を実行可能な状態となり、或いは更にその実行が起動される。実際の当該タスクを実行するための演算処理動作の実行は、上記同様コンフィギュレーション情報によって起動及び進行されるか、或いは、演算器部２００に対する外部からのデータの入力がトリガとなって起動及び進行される。
【００２０】
シーケンサ１００は、予め一又は複数の所望のタスク毎の情報が格納される状態テーブル１２０，状態テーブル１２０から読み出されたタスク情報に基づいて論理演算にて、上記コンフィギュレーションメモリ内の遷移先アドレスを指定するコンフィギュレーション情報を出力する遷移先アドレス生成部１３０，コンフィギュレーションメモリが出力するコンフィギュレーション情報による演算器部２００の現在適用中の状態の状態番号を記憶する状態番号レジスタ１４０及び状態テーブル１２０から所定の条件情報を読み出して遷移先アドレス生成部１３０に供給する状態制御部１１０を有する。状態制御部１１０は、演算器部２００による演算処理動作の結果として発生する所定の切替条件信号（詳細は図１４以降の図と共に後述）と上記状態番号とに基づき、状態テーブル１２０に格納された所定のタスクに関する条件情報を読み出し、これを遷移先アドレス生成部１３０に供給する。
【００２１】
以下、各部の動作につき、更に具体的に説明する。図５は、状態テーブル１２０の構成を説明するための図であり、図６は遷移先アドレス生成部１３０の構成を説明するための図である。本発明では図１乃至３と共に説明した従来技術と異なり、演算器ユニット群２３０−１乃至２３０−ｎの次状態を決定する際にＣＡＭを用いず、現状態を示すコンフィギュレーションメモリ内の遷移先アドレス、即ち状態番号レジスタ１４０の出力を状態テーブル１２０に対する入力アドレスとして使用する。そして、本発明では、この入力アドレスに対して状態遷移先を複数のものの中から選択可能とするため、遷移先アドレス生成部１３０により、論理回路による論理演算によって遷移先アドレスを生成する構成を設けている。
【００２２】
図５に示す如く、状態テーブル１２０の各エントリはオペコードとジャンプアドレスオフセット値を有する。オペコードとは遷移モードを指定するためのコードである。具体的には、例えば（ａ）インクメント、（ｂ）無条件分岐及び（ｃ）条件分岐の三種類の遷移モードの内の何れかを指定可能とするコードである。このうち（ａ）のインクリメントとは逐次実施モードに該当し、単純に現在状態番号を１増加し、直後の遷移先アドレスを適用するモードである。（ｂ）の無条件分岐とは、無条件にジャンプアドレスオフセット値分アドレスを増加し、該当する遷移先アドレスを適用するモードである。（ｃ）の条件分岐の場合、所定の条件成立時に上記（ｂ）のモードの場合同様に分岐を行ない（図１４以降の図と共に後述）、非成立時には（ａ）同様単純にアドレスのインクリメントを行なう。
【００２３】
ジャンプアドレスオフセット値は、上記条件分岐発生（上記（ｂ）、（ｃ）のモード）時の遷移先アドレスの基となるベースアドレスまたは無条件分岐先のアドレスを示す。尚上記（ｃ）の条件分岐のモードに関し、分岐条件成立時の分岐先のアドレスは、状態遷移テーブル１２０の該当するエントリに記載された遷移先アドレスの基となるベースアドレス（ジャンプアドレスオフセット値）と、コード化された分岐条件信号値（例えば図４に示す「切替条件信号」に含まれる切替条件コード）との和として計算される（詳細は後述）。分岐条件が成立しない場合には単に”状態番号＋１”の演算を行なう（逐次実行モード）。
【００２４】
以下これらの状態テーブル１２０及び遷移先アドレス生成部１３０の動作につき、図６と共に詳細に説明する。
状態テーブル１２０には上記の如くオペコードとジャンプアドレスオフセット値とが各エントリとして登録されている。これに対し、状態制御部１１０としてのアドレスデコーダは、状態番号レジスタ１４０から現在の状態番号（コンフィギュレーションメモリアドレス）を読み出し、これにしたがって状態テーブル１２０中の該当するエントリを指定する。
【００２５】
これを受けた状態テーブル１２０は該当エントリのオペコードとジャンプアドレスオフセット値とを遷移先アドレス生成部１３０に供給する。又、演算器部２００から供給される切替条件信号に含まれる切替条件コード信号と切替条件発生信号とが又遷移先アドレス生成部１３０に供給される（図６参照）。そして更に、状態番号レジスタ１４０から現在の状態番号（現状態アドレス）が遷移先アドレス生成部１３０に供給される。
【００２６】
遷移先アドレス生成部１３０では、これらのデータを受け、図６に示す論理回路１３１がオペコードにしたがって上記遷移モード（ａ）乃至（ｃ）の何れかを判断する。その結果（ａ）の逐次実行モードの場合、現状態アドレスに対して加算器１３２にて「１」が加算されたものを、そのまま次状態を指定する遷移先アドレスとしてコンフィギュレーションメモリ２１０に対して出力する。
【００２７】
他方オペコードに指定が上記（ｂ）の無条件分岐モードの場合、論理回路１３１は供給されたジャンプアドレスオフセット値を、次状態を指定する遷移先アドレスとしてコンフィギュレーションメモリ２１０に対して出力する。
【００２８】
他方、（ｃ）の条件付き分岐モードの場合、上記の（ｂ）の場合同様、論理回路１３１は供給されたジャンプアドレスオフセット値と、上記切替条件信号に含まれる切替条件コードによって示される値とを加算器１３３で加え、その結果を、次状態を指定する遷移先アドレスとしてコンフィギュレーションメモリ２１０に対して出力する。なおこの場合、上記切替条件信号に含まれる切替条件発生信号の受信を条件として該当遷移先アドレスをコンフィギュレーションメモリ２１０に対して出力する。この切替条件発生信号は、演算器部２００における演算処理の過程で所定の条件成立時に発生されるものである（後述）。
【００２９】
尚前記切替条件信号の発生については後程図１４以降の図と共に更に詳細に説明する。
【００３０】
図７は、本発明の第１実施例による演算装置の構成を示す。図中、既に図４と共に説明したものと同様の構成要素については同じ符号を付し、その説明を省略する。この例の場合も図４の場合同様、シーケンサ１００、演算器ユニット群２３０−１乃至２３０−ｎ及びコンフィギュレーションメモリ２１０が設けられている。
【００３１】
又シーケンサ１００も上記同様、状態制御部１１０、状態テーブル１２０、状態番号レジスタ１４０、遷移先アドレス生成部１３０で構成される。また、状態テーブル１２０には、外部から状態テーブル情報（上記タスク情報）を取り込む入力端子を有しており、状態テーブル情報は、所定の状態テーブル情報ロード部１５０によりロードされる。
【００３２】
コンフィギュレーションメモリ２１０に対しても又、所定のコンフィギュレーションメモリロード部２４０経由でコンフィギュレーション情報を外部からロード可能な構成とされる。
【００３３】
演算器部２００は又、複数の演算器ユニット２３０−１乃至２３０−ｎとそれら演算器ユニット間を接続するネットワーク２２０とを含む。尚、図示は省略するが、これ以外にデータメモリ、データＩ／Ｏ等、データ処理に要される基本的な構成要素も含まれているものとする。
【００３４】
上記の如く、各演算器ユニット２３０−１乃至２３０−ｎの動作モードや、演算器ユニット間の接続状態は、コンフィレーション情報によって設定される。このコンフィギュレーション情報がコンフィギュレーションメモリ２１０から読み出され、各演算器ユニット２３０−１乃至２３０−ｎ及びネットワーク２２０に供給されることにより、各演算器ユニットの動作モード、演算器間の接続状態が決定される。その読み出しタイミングと、読み出されるコンフィギュレーションメモリアドレスは上述の如く（そして後述の如く）、シーケンサ１００により生成される。
【００３５】
また、これら演算器ユニット群からは、演算器ユニット群内で生成された、上記切替条件信号が出力される。切替条件信号は、後述の如く、演算器ユニット群内での分岐条件発生時や、ループ処理の完了時に出力される。上記図５に示す状態テーブル１２０の構成は又、本発明の第１実施例による状態テーブルの構成例を示す。また、図８は、本発明の第１実施例による、上記オペコードによる遷移先アドレス生成の方法について示す。また、上記図６に示す遷移先アドレス生成部１３０の構成は、本発明の第１実施例による遷移先アドレス生成部１３０の構成例を示す。
【００３６】
図７の構成において、状態制御部１１０により状態番号レジスタ１４０から現在適用されているコンフィギュレーションメモリ中の該当遷移先アドレス読み出され、これにしたがって図５に示される状態テーブル１２０の該当するアドレスに登録されているオペコードとジャンプアドレスオフセット値とが読み出される。そして、ここで読み出されたオペコードとジャンプアドレスオフセット値は、図６に示される遷移先アドレス生成部１３０に供給される。
【００３７】
遷移先アドレス生成部１３０では、論理回路１３１にてその指示内容にしたがって、与えられる情報、即ち現在適用されているコンフィギュレーションメモリ内の遷移先アドレス（現状態アドレス）、上記ジャンプアドレスオフセット値、及び切替条件信号とを論理演算し、その演算結果を次遷移先アドレスとしてコンフィギュレーションメモリ２１０に対して出力する。具体的には、図８に示す如く、オペコードが００の場合、現状態アドレスに対して＋１した結果、即ち次アドレスを出力する。オペコードが０１の場合、無条件にジャンプアドレスオフセット値にしたがった分岐先アドレスの値を出力する。オペコードが１１の場合、上述の如く所定の分岐条件成立時はジャンプアドレスオフセット値に、切替条件信号に含まれる切替条件コード値を加えた値にしたがった分岐先アドレスの値を出力する。他方、所定の分岐条件非成立時には、オペコード００の場合同様、現状態アドレスに＋１（逐次実行モード相当）して、そこで得られた値を出力する。
【００３８】
図９は、本発明の第２実施例による構成を示す。同図では、遷移先アドレス生成部１３０につき、詳細に示している。第２実施例では、上記第１実施例の構成に加え、ベースアドレスレジスタ１３８−２、ジャンプレジスタ１３８−３を加えている。ベースアドレスレジスタ１３８−２は、現在実行されているアプリケーションに関するベースアドレスを保持する。したがって、仮にユーザの指示等によって一時的に実行すべきアプリケーションの切替がなされることで元のアプリケーションの実行が中断された場合であっても、それが終了して、再度元のアプリケーションを実行する際、ここでベースアドレスレジスタに保持されている値を適用することで、中断時の状態から再開可能となる。
【００３９】
ジャンプレジスタ１３８−３は、演算器ユニット群２３０から、その演算処理の結果が書き込まれるレジスタであり、当該演算処理の結果に従って動的にジャンプ先を指定することを可能にするための構成を提供する。またジャンプレジスタ１３８−３には、上記切替条件コードの値も入力され得る。
【００４０】
図１０は、第２実施例におけるオペコード毎の動作例を示す。オペコードが０００の場合には、遷移先アドレスは、現在の状態番号に＋１したものとなる。このときには状態テーブル１２０内のジャンプアドレスオフセットフィールドの値は無効である。即ち、同値は使用されない。
【００４１】
オペコードが００１の場合、無条件ジャンプモード（１）となる。この場合、遷移先は状態テーブル１２０内のジャンプアドレスオフセット値に上記ベースアドレス値、即ちベースアドレスレジスタの値を足したものとなる。
【００４２】
オペコード０１０の場合には条件分岐モード（１）となり、演算器ユニット群内の処理で所定の分岐条件が成立すると、上記切替条件信号生成部２５０にその情報が送られる。切替条件信号生成部２５０は後述の如く所定のコンフィギュレーション毎にその動作が設定されており、その情報を基に上記切替条件コード信号と切替条件発生信号とを生成する。そして切替条件発生信号を状態制御部１４０と遷移先アドレス生成部１３０とに送る共に、切替条件コードを遷移先アドレス生成部１３０に送る。遷移先アドレス生成部１３０では、”ベースアドレス+ジャンプアドレスオフセット+切替条件コード”の演算にて遷移先アドレスを計算する。分岐条件が成立しない場合にはオペコード０００の場合と同じ動作（逐次実行モード相当）となる。
【００４３】
オペコード０１１の場合には条件分岐モード（２）が適用される。このモードでは演算器ユニット群内の処理で分岐条件が成立すると、切替条件信号生成部２５０にその情報が送られる。上記の如く、切替条件信号生成部２５０はコンフィギュレーション毎にその動作態様が設定されており、その情報を基に切替条件発生信号を生成する。そして切替条件発生信号を状態制御部１４０と遷移先アドレス生成部１３０とに送る。遷移先アドレス生成部１３０では、”ベースアドレス+ジャンプアドレスオフセット+ジャンプレジスタ値”の演算にて遷移先アドレスを計算する。ジャンプレジスタ値は分岐条件が成立する以前に、或いは、分岐条件成立時に、ジャンプレジスタ１３８−３に、演算器ユニット側から書き込まれる。分岐条件が成立しない場合にはオペコード０００の場合と同じ動作となる。
【００４４】
分岐条件１０１の場合、無条件ジャンプモード（２）となる。この場合、遷移先アドレスは、状態テーブル１２０内のジャンプアドレスオフセット値にベースアドレスとジャンプレジスタ値を足したものが適用される。
【００４５】
図１１は、上記の如くのプロセスにて決定される遷移先アドレスの実際の遷移の例を示す。この例ではベースアドレスは０番地とされている。同図中、最初の３行まではいずれもオペコードが０００なため、逐次実行モードが適用され、コンフィギュレーションメモリ中の適用されるアドレスは順次１づつインクリメントされて行く（０ｘ００乃至０ｘ０２）。
【００４６】
４行目はオペコードが０１０なため、条件分岐実行モード（１）となり、この場合は演算器ユニット群からの条件成立の有無は「不成立」であった場合であり、その結果逐次実行モードとなり、ジャンプオフセット値０ｘ０８０は無視され、コンフィギュレーションメモリ中の適用アドレスは０ｘ０３となる。
【００４７】
その後、５乃至６行目はオペコード０００のため逐次実行モードとなり、コンフィギュレーションメモリの適用アドレスは０ｘ０４乃至０ｘ０５と順次インクリメントされて行く。次に、状態テーブル１２０からオペコード０１０が与えられ、この場合は演算器ユニット群からの条件成立の有無は「成立」であった場合であり、その結果遷移先アドレスは上記の如く“ベースアドレス＋切替条件コード＋ジャンプオフセットアドレス”となり、“０＋１＋１００”＝１０１なので、適用アドレスは、０ｘ１０１となる（図１１中、矢印「条件ジャンプ」）。尚、ここでは「切替条件コード」次第で、アドレス０ｘ１００乃至０ｘ１０３のうちの何れかが選択され得ることになる。
【００４８】
次に、オペコード００１が与えられ、無条件ジャンプモードとされ、適用遷移先アドレスは、“ジャンプオフセットアドレス＋ベースアドレス”なため、０ｘ１４０＋０＝０ｘ１４０が得られ、アドレス０ｘ１４０に遷移する。そして、次のオペコードは０００なため、順次０ｘ１４０乃至０ｘ１４３に逐次実行モードにて遷移して行き、そこでオペコード０１１が与えられる。
【００４９】
即ち条件実行モード（２）となり、この場合、遷移先アドレスは“ジャンプアドレスオフセット＋ベースアドレス＋ジャンプレジスタ値”であり、この場合、演算器ユニット群側では「分岐条件成立」し、その際の上記ジャンプレジスタ（１３８−３）値は０ｘ１８０であったとすると、０ｘ０００＋０＋０ｘ１８０＝０ｘ１８０が得られる。その結果、アドレス０ｘ１８０に遷移する。ここではオペコード０００による逐次実行モードが適用され、順次アドレスが０ｘ１８０乃至０ｘ１８１に遷移される。
【００５０】
図１２に、上記遷移先アドレス生成部１３０の動作タイムチャートの例を示す。これは図１１の例に対応しており、状態番号レジスタ１４０の値、即ち現状態番号が０ｘ００６から０ｘ００７に遷移した時点からの動作を示している。状態制御部１１０はこの番号を読み出し、これによって状態テーブル１２０から該当するエントリのオペコード０１０とジャンプアドレスオフセット値０ｘ１００とを読み出して遷移先アドレス生成部１３０に供給する。遷移先アドレス生成部１３０ではこれを受けて上述の如くの演算を行なって遷移先アドレス０ｘ１０１を得る。これがコンフィギュレーションメモリ２１０に供給され、コンフィギュレーションメモリ２１０から、当該アドレスに登録されているコンフィギュレーション情報が演算器ユニット群２３０に供給され、その結果演算器ユニット群２３０が該当する状態に遷移する。
【００５１】
その間、遷移先アドレス生成部１３０の出力によって状態番号レジスタ１４０の値は０ｘ１０１に更新される。その結果、状態テーブルの該当するエントリのオペコード００１とジャンプアドレスオフセット０ｘ１４０とが遷移先アドレス生成部１３０に供給される。その結果、上記の如く演算により遷移先アドレス生成部１３０から遷移先アドレスとして０ｘ１４０が出力される。
【００５２】
尚、本実施例ではベースアドレスレジスタ１３８−２を利用しているが、アプリケーションを同時に複数個状態テーブル及びコンフィギュレーションメモリに置くような使い方を行わない場合、不要である。また、ジャンプアドレスオフセット値の定義を、この例ではベースアドレスに加えるものとしているが、現状態のアドレスにジャンプアドレスオフセット値を加えることで遷移先アドレスを得る方式とすることも又可能である。
【００５３】
図１３は、本発明の第３実施例を示す。ここでは図９に示される第２実施例の場合と異なり、上記の如く切替条件コードがジャンプレジスタ１３８−３に入力される構成とされている。このときのオペコードによる動作モードは、オペコード０１０のモードとオペコード０１１のモードとが組み合わされたものとなる。すなわち、この場合、遷移先アドレスとしては”ベースアドレス+ジャンプアドレスオフセット+ジャンプレジスタ値”の演算結果が適用されることとなる。
【００５４】
以下、本発明の上記各実施例の構成における、切替条件信号生成部２５０の具体的構成例につき、図１４乃至図１８と共に説明する。図１４は、本発明の上記各実施例の構成における、分岐条件発生検知および切替条件コードの発生のための構成例（その１）を示す。この例では、特に分岐条件発生検知および切替条件コードの発生のための専用の演算器ユニットを設けず、コンフィギュレーションメモリ２１０に格納するコンフィギュレーション情報の設定により、演算器ユニット群２３０内の所定の演算器ユニット２３０−ａ、２３０−ｂ、２３０−ｃとスイッチ（演算器ユニット間ネットワーク２２０に含まれるスイッチを利用可能）とを利用する。この例の場合、演算器ユニット群２３０には特に特殊な機能を設ける必要がない。
【００５５】
図１５は、本発明の上記各実施例の構成における、分岐条件発生検知および切替条件コードの発生のための構成例（その２）を示す。この例では、所定の演算器ユニット（同図中、２３０−ａ）に条件判定機能を設け、これを利用して分岐条件発生検知と切替条件コードの生成とを行なう。例えば演算結果がゼロとなったら条件判定出力が出るといった仕組みを演算器ユニット２３０−ａに持たせる。
【００５６】
図１６は、本発明の上記各実施例の構成における、分岐条件発生検知および切替条件コードの発生のための構成例（その３）を示す。この例では、上記構成例（その２）同様、演算器ユニット２３０−ａ、２３０−ｂに条件判定機能を設け、これを利用して分岐条件発生検知と切替条件コードの生成とを行なう。但しこの場合、複数の演算器ユニット２３０−ａ、２３０−ｂからの条件判定出力をモニタするものとし、条件判定出力が何処から出てきたかで、演算器ユニット２３０−ｃにて、異なる切替条件コードを選択的に生成する。
【００５７】
図１７は、本発明の上記各実施例の構成における、分岐条件発生検知および切替条件コードの発生のための構成例（その４）を示す。この例では、専用の切替条件信号生成部２５０を設ける。この場合、切替条件信号生成部２５０は、入力される条件判定出力Ａ又はＢに応じ、コンフィギュレーション情報で決められた条件に応じた態様で切替条件コードを発生する。
【００５８】
図１８は、本発明の上記各実施例の構成における、分岐条件発生検知および切替条件コードの発生のための構成例（その５）を示す。この例では、分岐条件発生検知のために、コンパレータ専用ユニット２３０−ｋを適用している。この場合、所要の演算器ユニット総数を減らすことが可能である。
【００５９】
以下、図１４乃至１８と共に説明した構成例における動作フローにつき、更に図と共に説明する。図１９は、条件判定ユニットが単一の場合、即ち図１４、図１５又発明図１８の場合の動作フローチャートを示し、図２０は、同じく条件判定ユニットは単一だが、当該条件判定ユニットが、シーケンサ１００に対して切替条件コードを出力するユニットを兼ねる場合の動作フローチャートを示す。
【００６０】
図１９の場合、ステップＳ１にて条件判定ユニットとしての演算器ユニット又はコンパレータ、即ち図１４、図１５又は図１８の例の場合夫々演算器ユニット２３０−ｂ、２３０−ａ又はコンパレータ２３０−ｋに対し、比較の基準となる値が、予めコンフィギュレーション情報により設定される。ステップＳ２では、当該演算器ユニット又はコンパレータは、他の演算器ユニットから、所定の演算処理の結果を受け取る。ステップＳ３では、当該演算器ユニット又コンパレータは、当該演算処理結果と上記比較基準値との比較演算を行なう。そしてその結果が「一致」の場合ステップＳ４にて、「一致フラグ」を出力する。
【００６１】
他の演算器ユニット、即ち、図１４，図１５又は図１８の例の場合夫々演算器ユニット２３０−ｃ、２３０−ｃ又は２３０−ｃは、当該一致フラグを受け取る（ステップＳ５）。同時に遅延器２３０−ｄが当該一致フラグを受け取る（ステップＳ８）。ステップＳ６では、当該他の演算器ユニットは所定の切替条件コードを生成し、ステップＳ７にて、これをシーケンサ１００に対して出力する。又ステップＳ９にて、当該遅延器は、上記他の演算器ユニットにおける切替条件コード生成処理に要する遅延時間分、遅延を発生し、当該遅延後、上記切替条件発生信号をシーケンサ１００に対して出力する。
【００６２】
図２０のフローの場合、ステップＳ２１乃至Ｓ２４の動作は、上記ステップＳ１乃至Ｓ４と同様である。その後、条件判定ユニットとしての演算器ユニットは、他の演算器ユニット或いは遅延器等を通さず、そのまま直接シーケンサ１００に対して、上記一致フラグを切替条件コードとして出力すると共に、シーケンサ１００に対して切替条件発生信号を出力する。
【００６３】
次に、図２１、図２２は、夫々条件判定ユニットが二つの場合、即ち、図１６又は図１７の構成例の場合の動作フローを示す。特に図２１は、二つの条件判定ユニットにおける切替条件成立条件が互いに独立している場合の例を示す。即ち、
Ｉｆ（ｘ＝Ａ）｛
．．．．
}
Ｉｆ（ｙ＝Ｂ）｛
．．．．
}
等の処理で分岐が成立したときにコンフィギュレーション切替発生が起こる場合である。
【００６４】
他方図２２は、一方が他方の従属関係にあるような場合の例を示す。即ち、
Ｉｆ（ｘ＝Ａ）｛
Ｉｆ（ｙ＝Ｂ）｛｝
ｅｌｓｅ{}
．
．
}
ｅｌｓｅ{
Ｉｆ（ｙ＝Ｂ）｛｝
ｅｌｓｅ{}
．
．
}
等の処理において、ｉｆ〜ｅｌｓｅのネストの内部の状態で夫々別のコンフィギュレーション内容が適用される場合の例を示す。
【００６５】
同図において、ステップＳ３１乃至Ｓ３４，ステップＳ３５乃至Ｓ３８，ステップＳ５１乃至Ｓ５４，ステップＳ５５乃至Ｓ５８のプロセスは、夫々図１９のステップＳＳ１乃至Ｓ４のプロセスと同様である。ステップＳ３９では、切替条件コードを生成する演算器ユニットがステップＳ３４又はＳ３８から一致フラグＡ又はＢを受け取り、ステップＳ４０にて切替条件コードを生成し、ステップＳ４１にてこれをシーケンサ１００に供給する。他方、ステップＳ４２では、切替条件発生信号を生成する演算器ユニットがステップＳ３４又はＳ３８から一致フラグＡ又はＢを受け取り、ステップＳ４３にて“「一致フラグＡ」ｏｒ「一致フラグＢ」”の演算を行ない、即ち、一致フラグＡ又はＢの受信にて真の出力を発生する。ステップＳ４４ではこれを受け、真出力の場合、シーケンサ１００に対し切替条件発生信号が供給される。
【００６６】
図２２のステップＳＳ５９乃至Ｓ６１，ステップＳ６２乃至Ｓ６４も上述の図２１のステップＳ３９乃至Ｓ４１，ステップＳ４２乃至Ｓ４４と基本的に同様である。但し、図２２の場合、ｉｆ分と条件判定後のコンフィギュレーション内容の切り替え方によって切り替え条件コード発生演算器ユニットにおける切り替えコード生成演算方法が異なる。即ち、上記の如く、ｉｆ〜ｅｌｓｅのネストの内部の状態で夫々別のコンフィギュレーションが適用されるため、その適用されるコンフィギュレーションにより、ステップＳ６０における切替条件コード生成演算の内容が様々に設定可能となる。
【００６７】
図２３Ａ，２３Ｂは、図１０に示すオペコードによる遷移先アドレス生成処理動作の流れを示す。同図中、ステップＳ７１では、オペコードが示すモードが逐次実行モードか否かを判定し、Ｙｅｓの場合ステップＳ７２にて現在適用されているコンフィギュレーションメモリアドレスに１を加えて次遷移先アドレスとする。Ｎｏの場合ステップＳ７３にて、オペコードの指定が上記無条件ジャンプモード（１）か否かを判定する。Ｙｅｓの場合、次遷移先アドレスは、ジャンプアドレスオフセット値＋ベースアドレス値によって得られる（ステップＳ７４）。Ｎｏの場合、上記無条件ジャンプモード（２）か否かを判定する（ステップＳ７５）。
【００６８】
その結果がＹｅｓの場合、ステップＳ７６にて、次遷移先アドレスは、ジャンプアドレスオフセット値＋ベースアドレス値＋ジャンプレジスタ値によって得られる。Ｎｏの場合、ステップＳ７７にて、上記条件分岐実行モード（１）か否か判定する。その結果がＹｅｓの場合、ステップＳ７８にて分岐条件発生の有無を判定し、その結果がＹｅｓなら、次遷移先アドレスは、ジャンプアドレスオフセット値＋ベースアドレス値＋切替条件コード値によって得られる（ステップＳ７９）。Ｎｏなら、次遷移先アドレスは、現在のアドレス＋１にて得られる（ステップＳ８０）。
【００６９】
ステップＳ７７の結果がＮｏの場合、ステップＳ８１にて、上記条件分岐実行モード（２）か否か判定する。その結果がＹｅｓの場合、ステップＳ７８にて分岐条件発生の有無を判定し、その結果がＹｅｓなら、次遷移先アドレスは、ジャンプアドレスオフセット値＋ベースアドレス値＋ジャンプレジスタ値によって得られる（ステップＳ８２）。Ｎｏなら、次遷移先アドレスは、現在のアドレス＋１にて得られる（ステップＳ８３）。
【００７０】
図２４Ａ，２４Ｂ，図２５は、図２３Ａ，２３Ｂの動作フローに加え、図９に示す状態保持カウンタ１３６の動作を含めた動作フローを示す。同図中、ステップＳ９１、Ｓ９２，Ｓ９５，Ｓ９６，Ｓ９９，Ｓ１００，Ｓ１０３，Ｓ１０４，Ｓ１０５，Ｓ１０８、Ｓ１１１，Ｓ１１２，Ｓ１１５のそれぞれは、図２３Ａ，２３ＢのステップＳ７１乃至Ｓ８３と同様である。ここでは、ステップＳ９２にて遷移先アドレスが得られた後、ステップＳ９３にて状態保持カウンタチェック処理を行なう。即ち、図２５のステップＳ１２１にて状態保持カウンタ１３６の数値を調べ、その結果０が得られれば次のステップに進むが、０以外でであれば同カウンタの数値を１デクリメント、即ちマイナス１する（ステップＳ１２２）。このステップＳ１２１，Ｓ１２２のループを、ステップＳ１２１の結果が０となるまで繰り返す。この処理の結果、次遷移先アドレスをコンフィギュレーションメモリ２１０に対して供給するタイミングを任意に制御可能となる。
【００７１】
ステップＳ９３における上記状態保持カウンタチェック処理を経た後、ステップＳ９４にて当該遷移先アドレスがコンフィギュレーションメモリ２１０に供給され、該当するコンフィギュレーション情報が所定の演算器ユニット２３０−ｎに供給されることにより、該当するコンフィギュレーション内容が実際に適用されることになる。ステップＳ９７にても同様の状態保持カウンタチェック処理を経て、該当する遷移先アドレスが実際に適用されることとなる（ステップＳ９８）。
【００７２】
ステップＳ１０７、Ｓ１１０は、上記ステップＳ１２１，Ｓ１２２と同様であるが、この場合、状態保持カウンタ１３６の数値をデクリメントする度毎にステップＳ１０４において所定の分岐条件発生の有無を判定する。そして、同カウンタの数値がゼロになる前に同分岐条件発生が生じた場合には、ステップＳ１０５，Ｓ１０６に示す所定条件発生時の処理を行なう。同様に、ステップＳ１１４，Ｓ１１７の場合においても、状態保持カウンタ１３６の数値をデクリメントする度毎にステップＳ１１１において所定の分岐条件発生の有無を判定する。そして、同カウンタの数値がゼロになる前に同分岐条件発生が生じた場合には、ステップＳ１１２，Ｓ１１３に示す所定条件発生時の処理を行なう。
【００７３】
図２６は、本発明の第４実施例による演算装置の構成を示す。ここでは、図９に示す第３実施例と異なり、切替条件信号生成部２５０から所定のループ終了信号がシーケンサ１００の遷移先アドレス生成部１３０に供給される。図２７Ａ，２７Ｂは、第４実施例におけるオペコードによる遷移先アドレス決定態様を説明するための図である。図２７Ａ中、オペコード００００では図１０に示すオペコード０００の場合の逐次実行モードとなり、上記の如く状態保持カウンタ１３６のゼロ確認後、実際に次遷移先アドレスが適用となる。そして、オペコード０００１，００１０，００１１，０１０１によるモードは、図１０に示すオペコード００１，０１０，０１１，１０１によるモードと夫々同様である。
【００７４】
他方、図２７Ｂに示すオペコード１０００では、遷移先アドレス生成部１３０が上記所定のループ終了信号を受けた場合に実際に遷移先アドレスが適用となる点が、上記オペコード００００の場合と異なる。同様に、オペコード１００１，１０１０，１０１１，１１０１の夫々の場合に、上記オペコード０００１，００１０，００１１，０１０１の場合と異なる点は、「状態保持カウンタのゼロを確認後」の代わりに「ループ終了信号受信後」次遷移先アドレスを出力することになる点である。
【００７５】
図２８Ａ，２８Ｂ，図２９Ａ，２９Ｂ，図３０、図３１Ａ，３１Ｂ，図３２は、上記第４実施例の場合の、遷移先アドレス決定及びその適用に係る動作フローを示す。図２８Ａ，２８Ｂ中、ステップＳ１３１乃至１４３は、夫々図２３Ａ，２３ＢのステップＳ７１乃至Ｓ８３と同様である。但し、ステップＳ１３８，Ｓ１４１は、ステップＳ７８，Ｓ８１と異なり、「分岐条件発生有無」の判定の代わりに、「切替条件が発生且つループ終了信号を受信していないこと」の条件の成立の有無を判定する。そして、Ｙｅｓの場合にはステップＳ１３９又はＳ１４２にて分岐条件成立時の処理を行ない、Ｎｏの場合には逐次実行モードの処理を行なう（ステップＳ１４０又はＳ１４３）。
【００７６】
図２９Ａ，２９Ｂ，図３０，図３１Ａ，３１Ｂ，図３２は、図２８Ａ，２８Ｂに示す遷移先アドレス決定動作に加え、これを実際にコンフィギュレーションメモリ２１０に供給して該当するコンフィギュレーション情報が演算器ユニット２３０−ｎに対して設定され適用されるための動作を含めた処理フローを示す。尚、図３０は図２５と同様であり、その説明を省略する。
又、図２９Ａ，２９Ｂ中、ステップＳ１５１乃至Ｓ１７０は、図２４Ａ，２４ＢのステップＳ９１乃至Ｓ１１０と夫々同様であり、ステップＳ１７２乃至Ｓ１７８もステップＳ１１１乃至Ｓ１１７とそれぞれ同様であり、その説明を省略する。
【００７７】
ステップＳ１６３の判定にて、オペコードが条件分岐実行モード（１）を示していないと判定された場合、即ち図２７Ａ中、オペコード００１０ではないことが判断された場合、ステップＳ１７１を実行する。ここでは、更に、オペコードが条件分岐実行モード（２）を示しているか否か、即ち図２７Ａ中、オペコード００１１か否かを判断する。その結果Ｙｅｓの場合、ステップＳ１７２以降の条件分岐実行モード（２）の処理を実行する。Ｎｏの場合、図３１ＡのステップＳ１９１を実行する。
【００７８】
図３１Ａ，３１Ｂの処理は、図２７Ｂに示すオペコードが１０００乃至１１０１の場合夫々の動作を示す。図３１Ａ，３１Ｂのステップ１９１乃至Ｓ２１５は、図２４Ａ，２４ＢのステップＳ９１乃至Ｓ１１７の動作に夫々対応する。両者間の相異点は以下の通りである。即ち、図２４ＡのステップＳ９３にて状態保持カウンタをチェックする代わりに、図３１ＡのステップＳ１９３にてループ終了チェック処理を実行する。この処理は図３２に示す如く、ステップＳ２２１にて上記所定のループ信号の受信の有無を判断し、受信されている場合には次のステップ、即ちステップＳ１９４を実行し、次遷移先アドレスによるコンフィギュレーションの適用がなされることになる。ステップＳ１０１に対応するステップＳ２０１の場合も同様である。
【００７９】
又、図２４Ｂの場合のステップＳ１０７にて状態保持カウンタがゼロか否かを判定する代わりに、ステップＳ２０５にて、ループ終了信号の受信の有無を判定する。その結果「有り」の場合、ステップＳ２０６，Ｓ２０７による条件分岐成立（切替条件発生）時の処理を行ない、「無し」の場合、ステップＳ２０８，Ｓ２０９の逐次実行モード相当の処理を行なう。同様にステップＳ２１１にてループ終了信号の受信の有無を判定し、その結果「有り」の場合、ステップＳ２１２，Ｓ２１３による条件分岐成立（切替条件発生）時の処理を行ない、「無し」の場合、ステップＳ２１４，Ｓ２１５の逐次実行モード相当の処理を行なう。
【００８０】
以下、図３３乃至図４５と共に、本発明の各実施例に対して適用可能な切替条件コード信号及び切替条件発生信号発生に係る構成につき、詳細に説明する。図３３は演算器ユニット群２３０中、切替条件コード信号、切替条件発生信号の生成に係る構成を示す回路図を示し、図３４は、これに加え、後述するデータイネーブル信号取得に係る構成を示す。図３５、図３６，図３７，図３８は更に詳細な、切替条件コード信号及び切替条件発生信号の生成に係る回路構成を示す。又、図３９乃至４５は、これら回路構成において実行される処理の流れを示すフローチャートである。
【００８１】
図３３中、演算器ユニット群２３０に含まれる演算器ユニット２３０−０乃至２３０−３のうちの、演算器ユニット２３０−２から得られる信号が切替条件信号生成部２５０に供給される。切替条件信号生成部２５０では、所定の論理演算を実施し、その結果としてシーケンサ１００に対して上記切替条件コード信号、切替条件発生信号、ループ終了信号等を供給する。
【００８２】
又、図３４に示す如く、演算器ユニット群２３０にはデータイネーブル信号選択スイッチ２８１が設けられる。このスイッチ２８１の状態の設定は前記コンフィギュレーション情報によって実行され、その設定内容によって、当該スイッチ２８１に供給される多数のデータイネーブル信号のうちから、切替条件発生信号生成部２５０に供給するデータイネーブル信号を選択する。同スイッチ２８１に供給される多数のデータイネーブル信号には、外部入力データ、ＲＡＭアドレス入力信号に付随するイネーブル信号等が含まれる。
【００８３】
図３５は、上記切替条件発生信号生成部２５０の内部を示す回路図である。同図に示す如く、同生成部２５０は、ループ終了判定部２５０Ａと切替条件コード生成ユニット２５０Ｂとを含む。例えば演算器ユニット２３０−ｉ等において、ＡＬＵが比較演算を行なった結果、「一致」の結果が得られた場合に「条件成立信号」を出力し、これらが切替条件信号生成部２５０に供給される。これらの入力信号に対して当該切替条件信号生成部２５０では所定の論理演算がなされ、その結果としてシーケンサ１００に対し、切替条件発生信号、ループ終了信号、切替条件コード信号等が供給される。
【００８４】
図３６は上記ループ終了判定部２５０Ａの内部回路図を示す。ここでは、上記データイネーブル信号を受けこれを計数するデータイネーブルカウンタ２５１，演算器ユニット群２３０の演算処理結果としての所定の設定、上記コンフィギュレーション情報の設定等により基準ループ回数が設定される期待ループ回路保持部２５２，両者２５１，２５２の値を比較する比較器２５３，この比較の結果として「一致」を受けた後、装置内部クロックを所定個数計数するサイクルカウンタ２５４、当該所定個数を設定するループ終了オフセット保持部２５５、両者２５４，２５５の値を比較する比較器２５６，その比較結果（プレ切替条件発生通知信号０）と後述するプレ切替条件発生通知信号１とのＯＲ演算を行なうＯＲ素子２５８及び、上記比較結果（プレ切替条件発生通知信号０）とプレ切替条件発生通知信号１の反転値とのＡＮＤ演算を行なうＡＮＤ素子２５８よりなる。このような構成にて、当該演算装置において実行されるデータ処理演算の個々の設定条件に合致するタイミングにてループ終了信号及び切替条件発生信号とを生成することを可能とする。
【００８５】
図３７は、上記切替条件コード生成ユニット２５０Ｂの内部回路構成を示す。同図中、同生成ユニット２５０Ｂは、演算器ユニット群２３０から供給される上記条件成立信号を受け、コンフィギュレーション情報による設定による選択を行なって選択結果を切替条件コード生成部２６０乃至２６３に対して出力するスイッチ２６５乃至２６８，これらスイッチからの出力に応じて固有の切替条件コードを出力する切替条件コード生成部２６０乃至２６３，ここで出力される切替条件コードに対して優先順位を付けて選択して最終的な切替条件コード信号として出力する優先順位付きセレクタ２６９，上記条件成立信号を受けＯＲ演算を行なってその演算結果を上記プレ切替条件発生通知信号１として出力するＯＲ素子２６９を含む。
【００８６】
図３８は、上記各切替条件コード生成部の内部回路を示す。同図に示す如く、各切替条件コード生成部はＲＯＭよりなり、条件成立信号の入力に応じて固有のデータが切替条件コードとして読み出される。尚、この例では４入力の条件信号により２ビットの切替条件コードを生成しているが、このサイズの構成に限られず、例えば５乃至８入力の条件成立信号に対して３ビットの切替条件コードを生成する構成としても良い。又、ＲＯＭ構成に限られず、ＲＡＭ構成とすることも可能である。
【００８７】
以下、上述の構成による切替条件生成部２５０の動作の流れを図と共に説明する。図３９中、コンフィギュレーション情報によって切替条件生成部２５０の状態の設定がなされる（ステップＳ２３０）。ステップＳ２３１にて演算器ユニット群２３０の動作が開始されると、ステップＳ２３２にて、上記設定がループ終了判定部２５０Ａを使用するものか否かを判定する。その結果Ｙｅｓの場合、次にステップＳ２３３にて、切替条件コード生成ユニット２５０Ｂを使用するものか否かを判定する。その結果Ｙｅｓの場合、ステップＳ２３４にて後述するループ終了信号及び切替条件発生信号とを生成する処理を行なう。なおこの処理は、図２７Ａ，２７Ｂに示される条件分岐モード（３）、（４）に該当する。
【００８８】
又、ステップＳ２３３の結果がＮｏの場合、ステップＳ２３５にて後述するループ終了信号を生成する処理を行なう。なおこの処理は、図２７Ａ，２７Ｂに示される逐次実行モード（２）、無条件分岐モード（３）、（４）に該当する。又、ステップＳ２３２の結果がＮｏの場合、次にステップＳ２３６にて、切替条件コード生成ユニット２５０Ｂを使用するものか否かを判定する。その結果Ｙｅｓの場合、ステップＳ２３７にて後述するループ終了信号及び切替条件発生信号を生成する処理を行なう。なおこの処理は、図２７Ａ，２７Ｂに示される無条件分岐モード（１）、（２）に該当する。又、ステップＳ２３６の結果がＮｏの場合、ステップＳ２３８にて、切替条件信号生成部２５０を動作させない処理がなされる。なおこの処理は、図２７Ａ，２７Ｂに示される逐次実行モード（１）、無条件分岐モード（１）、（２）に該当する。
【００８９】
図４０は、コンフィギュレーション情報による切替条件生成部２５０等に対する設定動作を示す。ステップＳ２４１では、設定されたコンフィギュレーション情報に基づきループ終了判定部２５０Ａの使用の有無を判定し、結果が「有」の場合、ステップＳ２４３にてループ終了判定部２５０Ａのモード設定、即ち、図３６に示す、期待ループ回数の設定、ループ終了オフセット値の設定等を行なう。ステップＳ２４３では切替コード生成ユニットにて切替コードを生成するか否かを判定する。その結果「Ｙｅｓ」の場合、ステップＳ２４４にて、切替コード生成ユニットのモード設定を行なう。即ち、図３７に示す、スイッチ２６５乃至２６８の設定等を行なう。
【００９０】
図４１は、上記ステップＳ２４２のループ終了判定部モード設定の詳細を示す。ステップＳ２５１にて、コンフィギュレーション情報にて、上記データイネーブル信号選択スイッチ２８１の設定を行ない、ステップＳ２５２にて、上記期待ループ回数の設定を行ない、ステップＳ２５３にて、ループ終了オフセット値の設定を行い、ステップＳ２５４にて、データイネーブルカウンタ２５１のリセットを行ない、ステップＳ２５５にて、サイクルカウンタ２５４のリセットを行なう。
【００９１】
図４２に示す如く、上記ステップＳ２４４における切替コード生成ユニットの設定は、ステップＳ２６１の、上記スイッチ２６５乃至２６８の設定、及びステップ２６２の、上記優先順位付きセレクタ２６４の設定を含む。
【００９２】
図４３は、切替条件信号生成部２５０における、上記ループ終了信号生成、切替条件コード生成処理の詳細を示す。同図中、ステップＳ２７１にて切替コード生成ユニットに対するデータイネーブル信号の入力の有無を判定し、「有り」の場合、データイネーブルカウンタ２５１を１インクリメントし（ステップＳ２７２）、ステップＳ２７３にて期待ループ回数と比較し、「一致」なら、次のクロックにてサイクルカウンタ２５４を１インクリメントし（ステップＳ２７４）、その結果がループ終了オフセット値と一致なら（ステップＳ２７５のＹｅｓ）、上記プレ切替条件発生通知信号０を生成する（ステップＳ２７６）。
【００９３】
その後、ステップＳ２８０にてプレ切替条件発生通知信号１の発生の有無を判定し、「有り」なら、切替条件発生信号を生成し（ステップＳ２８３）、ステップＳ２８４にて、切替条件コード生成ユニット２５０Ｂにて生成された切替条件コード信号を切替条件生成部２５０から出力する。ステップＳ２８０の結果がＮｏなら、ステップＳ２８１にて切替条件発生信号を出力し、ステップＳ２８２にてループ終了信号を出力する。
【００９４】
又、ステップＳ２７７では切替条件コード生成ユニット２５０Ｂにて、条件成立信号の入力の有無を判定し、その結果が「有り」なら、ステップＳ２７８にて切替条件コードを生成し、ステップＳ２７９では上記プレ切替条件発生通知信号１を生成する。
【００９５】
図４４は、ループ終了信号生成処理動作を示す。同図中、ステップＳ２９１にて切替コード生成ユニットに対するデータイネーブル信号の入力の有無を判定し、「有り」の場合、データイネーブルカウンタ２５１を１インクリメントし（ステップＳ２９２）、ステップＳ２９３にて期待ループ回数と比較し、「一致」なら、次のクロックにてサイクルカウンタ２５４を１インクリメントし（ステップＳ２９４）、その結果がループ終了オフセット値と一致なら（ステップＳ２９５のＹｅｓ）、上記プレ切替条件発生通知信号０を生成する（ステップＳ２９６）。そしてステップＳ２９７にて切替条件発生信号を出力し、ステップＳ２９８にてループ終了信号を出力する。
【００９６】
図４５は、ループ終了信号及び切替コード生成処理動作を示す。ステップＳ３０１にて条件成立信号が入力されると、ステップＳ３０２にて切替条件コードを生成し、ステップＳ３０３にてプレ切替条件発生通知信号１を生成し、ステップＳ３０４にて切替条件発生信号を出力し、更にステップＳ３０５にて切替条件コード信号を出力する。
【００９７】
図４６Ａ，４６Ｂ，４７Ａ，４７Ｂと共に、本発明の各実施例で適用される上記コンフィギュレーション情報の例について説明する。図４６Ａは、例えば図４６Ｂに示される如くの構成を有する演算器ユニット２３０−ｉの状態を設定するためのコンフィギュレーション情報の例を示す。図中、「演算器モードＡ」は、図４６Ｂに示される演算器Ａ（ＡＬＵ（Ａ））に対する状態設定の指示内容を示し、４ビットのデータにより、００００にて動作しない旨、０００１にて加算器として機能する旨、００１０にて減算器として機能する旨、００１１にて比較器として機能する旨、０１００にて、即値との比較を行なう旨、０１０１にてＭＵＬとして機能する旨、．．．、１０００にて条件付き加算機能を行なう旨、．．．等の指示を示す。
【００９８】
「演算器Ｂ」も同様に、演算器Ｂ（ＡＬＵ（Ｂ））の状態設定を示す。「演算器Ｃ」は、演算器Ｃ（ＡＬＵ（Ｃ））の状態を設定するための情報であり、１ビットとされ、０にて動作しない旨、１にて加算動作を行なう旨の設定を示す。「入力選択情報」は、１ビットとされ、０で演算器Ａ，Ｂへの入力を独立して行なう旨、１にて、演算器Ａ，Ｂの夫々に、演算器Ａの演算結果を入力する旨を示す。
【００９９】
「出力選択情報」は、１ビットとされ、０にて、演算器Ａ，Ｂの演算結果を夫々独立に出力する旨、１にて、演算器Ｃの演算結果を出力する旨を示す。「ＡＣＣモード」は、アキュミュレータ（図４６Ｂ中、ＡＣＣ）のモードを示し、１ビットとされ、０にて使用しない旨、１にて使用する旨を示す。
【０１００】
「即値Ａ」は、演算器Ａに対する即値入力データ（１６ビット）を示し、「即値Ｂ」は、同様に、演算器Ｂに対する即値入力データ（１６ビット）を示す。「制御情報」は、制御フラグモードを示し、２ビットとされ、００にて使用しない旨、０１にてキャリー、１０にてプリディケートの旨を夫々示す。
【０１０１】
図４７Ａ，４７Ｂは、演算器ユニット間接続ネットワーク２２０に含まれるセレクトスイッチ（図４７Bに例示する）に対する設定を行なうコンフィギュレーション情報の例を示す。図４７A中、「セレクタ１設定ビット」（４ビット）、「セレクタ２設定ビット」（３ビット）、「セレクタ３設定ビット」（１ビット）は、夫々、図４７Bに示されるセレクタ１，２，３の、コンフィギュレーション保持部（各セレクタ中、黒ベタ部分）に保持されるコンフィギュレーション情報である。このようなセレクタ設定用コンフィギュレーション情報は、２入力セレクタについて１ビット、３乃至４入力セレクタに対して２ビット、５乃至８入力セレクタに対して３ビット、１６入力セレクタに対し４ビットの情報を保持する構成を有する。
【０１０２】
このように、本発明によれば、ＣＡＭを使わず、単純なシングルポートメモリ（ＲＡＭ又はＲＯＭ）で構成され、オペコードとジャンプアドレスオフセット値とを格納する状態テーブル１２０と、これらの情報と演算器ユニット群からフィードバックされる切替条件信号等に対して演算処理を行なって遷移先アドレスを求める遷移先アドレス生成部とで構成するため、装置全体を収容するのに要するチップ面積を効果的に削減可能である。
【０１０３】
又、分岐先候補を予めある程度計算しておくことが可能なため、状態テーブルを構成するメモリのアクセスレイテンシは事実上隠蔽されることとなり、処理効率を向上可能である。即ち、上述の如く、切替条件信号（切替条件発生信号、切替条件コード信号、ループ終了信号等）の生成は主に切替条件信号生成部２５０にてコンフィギュレーション情報の供給による設定によって付加された条件を含めた論理演算により実現される。他方状態テーブル１２０に登録されたオペコードによりこのように生成された切替条件信号の具体的適用方法（適用の有無を含む）が決定され、その決定された方法にしたがって遷移先アドレス生成部１３０にて論理演算によりコンフィギュレーションメモリ２１０に供給すべき次遷移先アドレスが決定される。したがって、実際の切替条件信号の適用時点、即ち、当該切替条件信号による条件にしたがった演算器ユニット群２３０の状態遷移（分岐（アドレスジャンプ）を含む）の適用時点に至る前に切替条件信号生成部２５０及び／又は遷移先アドレス生成部１３０にて、当該切替条件信号の生成に係る演算処理が実行される。その結果、実際の適用時には迅速な状態遷移の実現が可能となり、演算器ユニット群２３０による演算処理進行の円滑化を効果的に図ることが可能となる。
【０１０４】
尚本発明は以下の付記に記載の構成を含む。
（付記１）
複数の演算器ユニットと、
複数の演算器ユニットの所定の状態毎に設けられた設定情報を格納するコンフィギュレーションメモリと、
予めロードされたタスク情報にしたがって、コンフィギュレーションメモリに格納された演算器ユニットの所定の状態毎に設けられた設定情報よりなるコンフィギュレーション情報中の該当する情報を指定する遷移先アドレスを出力することによって複数の演算器ユニットの状態を制御するシーケンサとよりなり、
シーケンサは、予めロードされたタスク情報と、複数の演算器ユニットから出力される切替条件信号とに基づいた演算により、コンフィギュレーションメモリに対して出力する遷移先アドレスを生成する構成とされてなる演算装置。
（付記２）
複数の演算器ユニットによる演算の結果として所定の分岐条件が検知された際、シーケンサに対して出力する切替条件信号を生成する切替条件信号生成部よりなる付記１に記載の演算装置。
（付記３）
前記切替条件信号生成部は複数の演算器ユニットの内部に設けられてなる付記２に記載の演算装置。
（付記４）
シーケンサは、現在のコンフィギュレーションメモリ内の遷移先アドレスが入力され、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する状態テーブルと、
状態テーブルから出力されたオペコード及びジャンプオフセット値、並びに切替条件信号に基づき、次の遷移先アドレスを演算により決定する遷移先アドレス生成部とよりなる付記１に記載の演算装置。
（付記５）
更にコンフィギュレーションメモリに対し外部から複数の演算器ユニットの所定の状態毎に設けられた設定情報を取り込む手段を設けてなる付記１に記載の演算装置。
（付記６）
更に、シーケンサに対して出力される切替条件信号は、複数の演算器ユニット内部にて発生した所定の切替条件の内容を示す切替条件コードと、切替条件発生のタイミングを示す切替条件発生信号とよりなる構成とされてなる付記１に記載の演算装置。
（付記７）
更に、コンフィギュレーション情報中から遷移先アドレスによって指定される情報にしたがって複数の演算器ユニット間の電気的接続を切り替えるネットワーク部を含む付記１に記載の演算装置。
（付記８）
前記状態テーブルは、RAM又はROMよりなる構成の付記４に記載の演算装置。
（付記９）
所定の遷移先アドレス生成方法を決定するためのオペコードは、所定のアドレス値に１を加える逐次モード、該当するジャンプオフセット値により無条件でアドレスを遷移する無条件ジャンプモード、又は切替条件信号受信時該当するジャンプオフセット値によりアドレスを遷移するが非受信時には所定のアドレス値に１を加える条件ジャンプモードのうちのいずれかを指定する構成とされてなる付記４に記載の演算装置。
（付記１０）
複数の演算器ユニットによって指定されるジャンプレジスタ値にジャンプオフセット値を加えることにより遷移先アドレスを生成するモードを設けてなる付記４に記載の演算装置。
（付記１１）
状態テーブルに格納されるジャンプオフセット値は、所定のベースアドレスレジスタに設定される値に対するオフセット値を示してなる付記４に記載の演算装置。
（付記１２）
複数の演算器ユニットと、複数の演算器ユニットの所定の状態毎に設けられた設定情報を格納するコンフィギュレーションメモリと、予めロードされたタスク情報にしたがってコンフィギュレーションメモリに格納された演算器ユニットの所定の状態毎に設けられた設定情報よりなるコンフィギュレーション情報中の該当する情報を指定する遷移先アドレスを出力することにより複数の演算器ユニットの状態を制御するシーケンサとよりなる演算装置の制御方法であって、
シーケンサにて、予めロードされたタスク情報と、複数の演算器ユニットから出力される切替条件信号とに基づいた演算により、コンフィギュレーションメモリに対して出力する遷移先アドレスを生成する段階よりなる演算装置の制御方法。
（付記１３）
複数の演算器ユニットによる演算の結果として所定の分岐条件が検知された際、シーケンサに対して出力する切替条件信号を生成する段階よりなる付記１２に記載の演算装置の制御方法。
（付記１４）
前記切替条件信号生成段階は、複数の演算器ユニットの内部にて実行されてなる付記１３に記載の演算装置の制御方法。
（付記１５）
シーケンサによる遷移先アドレス生成段階は、現在のコンフィギュレーションメモリ内の遷移先アドレスの入力に対し、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する段階と、
出力されたオペコード及びジャンプオフセット値、並びに所定の切替条件信号に基づいて、次の遷移先アドレスを演算により決定する段階とよりなる付記１２に記載の演算装置の制御方法。
（付記１６）
更にコンフィギュレーションメモリに対し外部から複数の演算器ユニットの所定の状態毎に設けられた設定情報を取り込む段階よりなる付記１２に記載の演算装置の制御方法。
（付記１７）
所定の切替条件信号は、複数の演算器ユニット内部にて発生した所定の切替条件の内容を示す切替条件コードと、切替条件発生のタイミングを示す切替条件発生信号とよりなる構成とされてなる付記１２に記載の演算装置の制御方法。
（付記１８）
更に、コンフィギュレーション情報中から遷移先アドレスによって指定される情報にしたがって複数の演算器ユニット間の電気的接続を切り替える段階よりなる付記１２に記載の演算装置の制御方法。
（付記１９）
遷移先アドレス生成段階は、オペコードにて所定のアドレス値に１を加える逐次モード、該当するジャンプオフセット値により無条件でアドレスを遷移する無条件ジャンプモード、又は切替条件信号受信時該当するジャンプオフセット値によりアドレスを遷移するが非受信時には所定のアドレス値に１を加える条件ジャンプモードを指定する段階よりなる付記１５に記載の演算装置の制御方法。
（付記２０）
複数の演算器ユニットによって指定されるジャンプレジスタ値にジャンプオフセット値を加えることにより遷移先アドレスを生成する段階を更に設けてなる付記１５に記載の演算装置の制御方法。
（付記２１）
遷移先アドレス生成段階にて適用されるジャンプオフセット値は、所定のベースアドレスレジスタに設定される値に対するオフセット値を示すものとされてなる付記１５に記載の演算装置の制御方法。
【図面の簡単な説明】
【０１０５】
【図１】従来の一例のアレイ型プロセッサのブロック図である。
【図２】図１に示す状態管理部に含まれる状態遷移テーブルメモリ（ＣＡＭ）の設定内容を示す図である。
【図３】図２に示す状態遷移テーブルメモリに設定されている状態遷移の例を示す図である。
【図４】本発明の実施例による演算装置の基本構成を示すブロック図である。
【図５】図４に示されている状態遷移テーブルの構成を説明するための図である。
【図６】図４に示されている遷移先アドレス生成部の構成を説明するための図である。
【図７】本発明の第１実施例による演算装置の概略構成を示すブロック図である。
【図８】本発明の第１実施例にて適用されるオペコードの機能について説明するための図である。
【図９】本発明の第２実施例による演算装置の概略構成を示すブロック図である。
【図１０】本発明の第２実施例にて適用されるオペコードの機能について説明するための図である。
【図１１】本発明の実施例によるアドレス遷移の動作例を説明するための図である。
【図１２】本発明の実施例による遷移先アドレス生成部の動作タイムチャートである。
【図１３】本発明の第３実施例による演算装置の概略構成を示すブロック図である。
【図１４】本発明の実施例における分岐条件発生検知及びそれによる切替条件コード発生のために適用される構成（その１）を説明するための図である。
【図１５】本発明の実施例における分岐条件発生検知及びそれによる切替条件コード発生のために適用される構成（その２）を説明するための図である。
【図１６】本発明の実施例における分岐条件発生検知及びそれによる切替条件コード発生のために適用される構成（その３）を説明するための図である。
【図１７】本発明の実施例における分岐条件発生検知及びそれによる切替条件コード発生のために適用される構成（その４）を説明するための図である。
【図１８】本発明の実施例における分岐条件発生検知及びそれによる切替条件コード発生のために適用される構成（その５）を説明するための図である。
【図１９】図１４乃至１８に示す構成例の動作を示すフローチャート（その１）である。
【図２０】図１４乃至１８に示す構成例の動作を示すフローチャート（その２）である。
【図２１】図１４乃至１８に示す構成例の動作を示すフローチャート（その３）である。
【図２２】図１４乃至１８に示す構成例の動作を示すフローチャート（その４）である。
【図２３Ａ】図１０に示すオペコードによる遷移先アドレス決定処理動作のフローチャート（その１）である。
【図２３Ｂ】図１０に示すオペコードによる遷移先アドレス決定処理動作のフローチャート（その２）である。
【図２４Ａ】図２３Ａ，２３Ｂに加えて、決定された遷移先アドレスの適用も含めた動作のフローチャート（その１）である。
【図２４Ｂ】図２３Ａ，２３Ｂに加えて、決定された遷移先アドレスの適用も含めた動作のフローチャート（その２）である。
【図２５】図２３Ａ，２３Ｂに加えて、決定された遷移先アドレスの適用も含めた動作のフローチャート（その３）である。
【図２６】本発明の第４実施例による演算装置のブロック図である。
【図２７Ａ】本発明の第４実施例にて適用されるオペコードの機能について説明するための図（その１）である。
【図２７Ｂ】本発明の第４実施例にて適用されるオペコードの機能について説明するための図（その２）である。
【図２８Ａ】図２７Ａ，２７Ｂによる遷移先決定動作のフローチャート（その１）である。
【図２８Ｂ】図２７Ａ，２７Ｂによる遷移先決定動作のフローチャート（その２）である。
【図２９Ａ】図２８Ａ，２８Ｂに加えて、決定された遷移先アドレスの適用も含めた動作のフローチャート（その１）である。
【図２９Ｂ】図２８Ａ，２８Ｂに加えて、決定された遷移先アドレスの適用も含めた動作のフローチャート（その２）である。
【図３０】図２８Ａ，２８Ｂに加えて、決定された遷移先アドレスの適用も含めた動作のフローチャート（その３）である。
【図３１Ａ】図２８Ａ，２８Ｂに加えて、決定された遷移先アドレスの適用も含めた動作のフローチャート（その４）である。
【図３１Ｂ】図２８Ａ，２８Ｂに加えて、決定された遷移先アドレスの適用も含めた動作のフローチャート（その５）である。
【図３２】図２８Ａ，２８Ｂに加えて、決定された遷移先アドレスの適用も含めた動作のフローチャート（その５）である。
【図３３】本発明による切替条件信号生成部に係る構成を説明するための図（その１）である。
【図３４】本発明による切替条件信号生成部に係る構成を説明するための図（その２）である。
【図３５】本発明による切替条件信号生成部に係る構成を説明するための図（その３）である。
【図３６】本発明による切替条件信号生成部に係る構成を説明するための図（その４）である。
【図３７】本発明による切替条件信号生成部に係る構成を説明するための図（その５）である。
【図３８】本発明による切替条件信号生成部に係る構成を説明するための図（その６）である。
【図３９】図３３乃至３８に示す構成に係る動作のフローチャート（その１）である。
【図４０】図３３乃至３８に示す構成に係る動作のフローチャート（その２）である。
【図４１】図３３乃至３８に示す構成に係る動作のフローチャート（その３）である。
【図４２】図３３乃至３８に示す構成に係る動作のフローチャート（その４）である。
【図４３】図３３乃至３８に示す構成に係る動作のフローチャート（その５）である。
【図４４】図３３乃至３８に示す構成に係る動作のフローチャート（その６）である。
【図４５】図３３乃至３８に示す構成に係る動作のフローチャート（その７）である。
【図４６Ａ】本発明の各実施例におけるコンフィギュレーション情報の例について説明するための図（その１）である。
【図４６Ｂ】本発明の各実施例におけるコンフィギュレーション情報の例について説明するための図（その２）である。
【図４７Ａ】本発明の各実施例におけるコンフィギュレーション情報の例について説明するための図（その３）である。
【図４７Ｂ】本発明の各実施例におけるコンフィギュレーション情報の例について説明するための図（その４）である。
【符号の説明】
【０１０６】
１００  シーケンサ
１１０  状態制御部
１２０  状態テーブル
１３０  遷移先アドレス生成部
１４０  状態番号レジスタ
２００  演算器部
２１０  コンフィギュレーションメモリ
２２０  演算器ユニット間ネットワーク
２３０  演算器ユニット群
２３０−１，．．．、２３０−ｉ、．．．、２３０−ｎ  演算器ユニット
２５０  切替条件信号生成部
【図１】
2006018515.tif 000003
【図２】
2006018515.tif 000004
【図３】
2006018515.tif 000005
【図４】
2006018515.tif 000006
【図５】
2006018515.tif 000007
【図６】
2006018515.tif 000008
【図７】
2006018515.tif 000009
【図８】
2006018515.tif 000010
【図９】
2006018515.tif 000011
【図１０】
2006018515.tif 000012
【図１１】
2006018515.tif 000013
【図１２】
2006018515.tif 000014
【図１３】
2006018515.tif 000015
【図１４】
2006018515.tif 000016
【図１５】
2006018515.tif 000017
【図１６】
2006018515.tif 000018
【図１７】
2006018515.tif 000019
【図１８】
2006018515.tif 000020
【図１９】
2006018515.tif 000021
【図２０】
2006018515.tif 000022
【図２１】
2006018515.tif 000023
【図２２】
2006018515.tif 000024
【図２３Ａ】
2006018515.tif 000025
【図２３Ｂ】
2006018515.tif 000026
【図２４Ａ】
2006018515.tif 000027
【図２４Ｂ】
2006018515.tif 000028
【図２５】
2006018515.tif 000029
【図２６】
2006018515.tif 000030
【図２７Ａ】
2006018515.tif 000031
【図２７Ｂ】
2006018515.tif 000032
【図２８Ａ】
2006018515.tif 000033
【図２８Ｂ】
2006018515.tif 000034
【図２９Ａ】
2006018515.tif 000035
【図２９Ｂ】
2006018515.tif 000036
【図３０】
2006018515.tif 000037
【図３１Ａ】
2006018515.tif 000038
【図３１Ｂ】
2006018515.tif 000039
【図３２】
2006018515.tif 000040
【図３３】
2006018515.tif 000041
【図３４】
2006018515.tif 000042
【図３５】
2006018515.tif 000043
【図３６】
2006018515.tif 000044
【図３７】
2006018515.tif 000045
【図３８】
2006018515.tif 000046
【図３９】
2006018515.tif 000047
【図４０】
2006018515.tif 000048
【図４１】
2006018515.tif 000049
【図４２】
2006018515.tif 000050
【図４３】
2006018515.tif 000051
【図４４】
2006018515.tif 000052
【図４５】
2006018515.tif 000053
【図４６Ａ】
2006018515.tif 000054
【図４６Ｂ】
2006018515.tif 000055
【図４７Ａ】
2006018515.tif 000056
【図４７Ｂ】
2006018515.tif 000057
【手続補正書】
【提出日】平成17年1月6日(2005.1.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】
シーケンサは、コンフィギュレーションメモリの現在の遷移先アドレスが入力され、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する状態テーブルと、
状態テーブルから出力されたオペコード及びジャンプオフセット値、並びに切替条件信号に基づき、次の遷移先アドレスを演算により決定する遷移先アドレス生成部とよりなる請求項１に記載の演算装置。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
シーケンサによる遷移先アドレス生成段階は、コンフィギュレーションメモリの現在の遷移先アドレスの入力に対し、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する段階と、
出力されたオペコード及びジャンプオフセット値、並びに所定の切替条件信号に基づいて、次の遷移先アドレスを演算により決定する段階とよりなる請求項６に記載の演算装置の制御方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１０４
【補正方法】変更
【補正の内容】
【０１０４】
尚本発明は以下の付記に記載の構成を含む。
（付記１）
複数の演算器ユニットと、
複数の演算器ユニットの所定の状態毎に設けられた設定情報を格納するコンフィギュレーションメモリと、
予めロードされたタスク情報にしたがって、コンフィギュレーションメモリに格納された演算器ユニットの所定の状態毎に設けられた設定情報よりなるコンフィギュレーション情報中の該当する情報を指定する遷移先アドレスを出力することによって複数の演算器ユニットの状態を制御するシーケンサとよりなり、
シーケンサは、予めロードされたタスク情報と、複数の演算器ユニットから出力される切替条件信号とに基づいた演算により、コンフィギュレーションメモリに対して出力する遷移先アドレスを生成する構成とされてなる演算装置。
（付記２）
複数の演算器ユニットによる演算の結果として所定の分岐条件が検知された際、シーケンサに対して出力する切替条件信号を生成する切替条件信号生成部よりなる付記１に記載の演算装置。
（付記３）
前記切替条件信号生成部は複数の演算器ユニットの内部に設けられてなる付記２に記載の演算装置。
（付記４）
シーケンサは、コンフィギュレーションメモリの現在の遷移先アドレスが入力され、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する状態テーブルと、
状態テーブルから出力されたオペコード及びジャンプオフセット値、並びに切替条件信号に基づき、次の遷移先アドレスを演算により決定する遷移先アドレス生成部とよりなる付記１に記載の演算装置。
（付記５）
更にコンフィギュレーションメモリに対し外部から複数の演算器ユニットの所定の状態毎に設けられた設定情報を取り込む手段を設けてなる付記１に記載の演算装置。
（付記６）
更に、シーケンサに対して出力される切替条件信号は、複数の演算器ユニット内部にて発生した所定の切替条件の内容を示す切替条件コードと、切替条件発生のタイミングを示す切替条件発生信号とよりなる構成とされてなる付記１に記載の演算装置。
（付記７）
更に、コンフィギュレーション情報中から遷移先アドレスによって指定される情報にしたがって複数の演算器ユニット間の電気的接続を切り替えるネットワーク部を含む付記１に記載の演算装置。
（付記８）
前記状態テーブルは、RAM又はROMよりなる構成の付記４に記載の演算装置。
（付記９）
所定の遷移先アドレス生成方法を決定するためのオペコードは、所定のアドレス値に１を加える逐次モード、該当するジャンプオフセット値により無条件でアドレスを遷移する無条件ジャンプモード、又は切替条件信号受信時該当するジャンプオフセット値によりアドレスを遷移するが非受信時には所定のアドレス値に１を加える条件ジャンプモードのうちのいずれかを指定する構成とされてなる付記４に記載の演算装置。
（付記１０）
複数の演算器ユニットによって指定されるジャンプレジスタ値にジャンプオフセット値を加えることにより遷移先アドレスを生成するモードを設けてなる付記４に記載の演算装置。
（付記１１）
状態テーブルに格納されるジャンプオフセット値は、所定のベースアドレスレジスタに設定される値に対するオフセット値を示してなる付記４に記載の演算装置。
（付記１２）
複数の演算器ユニットと、複数の演算器ユニットの所定の状態毎に設けられた設定情報を格納するコンフィギュレーションメモリと、予めロードされたタスク情報にしたがってコンフィギュレーションメモリに格納された演算器ユニットの所定の状態毎に設けられた設定情報よりなるコンフィギュレーション情報中の該当する情報を指定する遷移先アドレスを出力することにより複数の演算器ユニットの状態を制御するシーケンサとよりなる演算装置の制御方法であって、
シーケンサにて、予めロードされたタスク情報と、複数の演算器ユニットから出力される切替条件信号とに基づいた演算により、コンフィギュレーションメモリに対して出力する遷移先アドレスを生成する段階よりなる演算装置の制御方法。
（付記１３）
複数の演算器ユニットによる演算の結果として所定の分岐条件が検知された際、シーケンサに対して出力する切替条件信号を生成する段階よりなる付記１２に記載の演算装置の制御方法。
（付記１４）
前記切替条件信号生成段階は、複数の演算器ユニットの内部にて実行されてなる付記１３に記載の演算装置の制御方法。
（付記１５）
シーケンサによる遷移先アドレス生成段階は、コンフィギュレーションメモリの現在の遷移先アドレスの入力に対し、所定の遷移先アドレス生成方法を決定するためのオペコードと、オペコードの内容によってジャンプオフセット値とを出力する段階と、
出力されたオペコード及びジャンプオフセット値、並びに所定の切替条件信号に基づいて、次の遷移先アドレスを演算により決定する段階とよりなる付記１２に記載の演算装置の制御方法。
（付記１６）
更にコンフィギュレーションメモリに対し外部から複数の演算器ユニットの所定の状態毎に設けられた設定情報を取り込む段階よりなる付記１２に記載の演算装置の制御方法。
（付記１７）
所定の切替条件信号は、複数の演算器ユニット内部にて発生した所定の切替条件の内容を示す切替条件コードと、切替条件発生のタイミングを示す切替条件発生信号とよりなる構成とされてなる付記１２に記載の演算装置の制御方法。
（付記１８）
更に、コンフィギュレーション情報中から遷移先アドレスによって指定される情報にしたがって複数の演算器ユニット間の電気的接続を切り替える段階よりなる付記１２に記載の演算装置の制御方法。
（付記１９）
遷移先アドレス生成段階は、オペコードにて所定のアドレス値に１を加える逐次モード、該当するジャンプオフセット値により無条件でアドレスを遷移する無条件ジャンプモード、又は切替条件信号受信時該当するジャンプオフセット値によりアドレスを遷移するが非受信時には所定のアドレス値に１を加える条件ジャンプモードを指定する段階よりなる付記１５に記載の演算装置の制御方法。
（付記２０）
複数の演算器ユニットによって指定されるジャンプレジスタ値にジャンプオフセット値を加えることにより遷移先アドレスを生成する段階を更に設けてなる付記１５に記載の演算装置の制御方法。
（付記２１）
遷移先アドレス生成段階にて適用されるジャンプオフセット値は、所定のベースアドレスレジスタに設定される値に対するオフセット値を示すものとされてなる付記１５に記載の演算装置の制御方法。