(57)【要約】【課題】大電流の出力が可能な電源は単一であり、そして高い電源電圧を必要としない、YIG発振器のコイル電流ドライブ回路を提供する。【解決手段】設定入力に応じた電流をYIG発振器のメインコイルに流すコイル電流ドライブ回路において、電荷を蓄積して電位差を保つコンデンサと、このコンデンサの基準電源電位を切り替える２つのスイッチと、基準電源電位を切り替えたときに主電源との経路を遮断するスイッチによって構成され、制御信号に応じて前記各スイッチを一時的にメインコイルのプルアップ電位を上昇させるように切り替えることにより、高速電流ドライブ時に前記メインコイルが起電力を発生するように構成する。【選択図】                    図１
2006254004.tif 000002
【特許請求の範囲】
【請求項１】
設定入力に応じた電流をYIG発振器のメインコイルに流すコイル電流ドライブ回路において、
電荷を蓄積して電位差を保つコンデンサと、このコンデンサの基準電源電位を切り替える２つのスイッチと、基準電源電位を切り替えたときに主電源との経路を遮断するスイッチによって構成され、
制御信号に応じて前記各スイッチを一時的にメインコイルのプルアップ電位を上昇させるように切り替えることにより、高速電流ドライブ時に前記メインコイルが起電力を発生するように構成したことを特徴とするYIG発振器のコイル電流ドライブ回路。
【請求項２】
ワンショットマルチバイブレータを設け、このワンショットマルチバイブレータに制御トリガ信号を与えて、高速電流ドライブ時の時間幅に対応するパルス幅を有する信号を発生させ、この信号を前記制御信号として用いるように構成したことを特徴とする請求項１に記載のYIG発振器のコイル電流ドライブ回路。
【請求項３】
２つの基準信号を基にして異なる周波数信号を生成するように構成され、前記２つの基準信号の一方の基準信号の周波数を変更したとき、その周波数差を検出し、検出された周波数信号の低周波数成分によりYIG素子を駆動しYTO出力信号の周波数を変更するように構成された周波数シンセサイザにおいて、
請求項１または２に記載のYIG発振器のコイル電流ドライブ回路を用いてYTOの発振周波数をスイッチさせるように構成したことを特徴とする周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、YIG（イットリウム・鉄・ガーネット：Yttrium-Iron-Garnet）発振器のコイル電流ドライブ回路に関するものである。
【背景技術】
【０００２】
YIG発振器（以下YTOという）は、一般にメインコイルとFMコイルと呼ばれる２種類の同調コイルを有し、コイルに流す電流によりYIG素子に与える磁界を変化させて発振周波数を調整する発振器である。YIG発振器に関する先行技術文献としては次のようなものがある。
【０００３】
【特許文献１】国際公開ＷＯ０１／０３６９８９号公報（第５頁〜第１４頁、図１、図２、図２、図５、図６）
【０００４】
YTOの発振周波数を高速にスイッチングさせたい場合、コイルに流れる制御電流を高速にスイッチすることが必要になる。図７はメインコイル１を高速電流ドライブして、周波数スイッチング応答を高速化する従来回路の一例を示す構成図である。
定常時は、電流調整信号６と電流検出抵抗３によって決定される定電流が経路８を通ってメインコイル１に流れ、発振周波数が決定される。
【０００５】
周波数スイッチング時は、起動信号７によってパワートランジスタ５をＯＮ（導通）にする。このとき、ダイオード４は逆バイアスとなるため、電流は経路９を通ってメインコイル１に流れる。なお、電位ＶB1はＶA1より高い電位である。そのため、メインコイル１は定常時より高い電位にプルアップされることになり、高速電流ドライブ時に生じる起電力を発生させることができ、高速に電流を流すことが可能となる。
【０００６】
図８は他の構成例である。図８におけるメインコイル１１、トランジスタ１２、電流検出抵抗１３、ダイオード１４、電流調整信号１６、電流経路１８と１９は、それぞれ図７のメインコイル１、トランジスタ２、電流検出抵抗３、ダイオード４、電流調整信号６、電流経路８と９に同等である。また、起動信号１７とスイッチ回路１５は図７にの起動信号７とパワートランジスタ５に対応する。
【０００７】
スイッチ回路１５は、起動信号１７によってＦＥＴがＯＮ／ＯＦＦされるスイッチ回路である。トランジスタ１５２は起動信号１７によりＯＮ／ＯＦＦし、これに応じてＦＥＴ１５１のゲート電位が切り替り、ＦＥＴ１５１がＯＮ／ＯＦＦする。これにより、経路１８または１９の電位は、コモンライン（ＧＮＤ）付近かまたはＶB2になる。
このような図８の構成は、図７の回路とは、電位ＶA1が０Ｖ、電位ＶB1が正電位、電流検出抵抗が負電位と電位関係が異なるだけで、動作は図７の場合と同様である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、このような従来のYIG発振器のコイル電流ドライブ回路では、次のような課題があった。
（１）図７および図８に示す回路については、大電流の出力が可能な電源が複数必要である。
（２）図７に示す回路においては、高い電源電圧が必要である。
【０００９】
本発明の目的は、このような課題を解決するもので、大電流の出力が可能な電源は単一であり、そして高い電源電圧を必要としない、YIG発振器のコイル電流ドライブ回路を提供することにある。
【課題を解決するための手段】
【００１０】
このような課題を達成するために、本発明のうち請求項１に記載のYIG発振器のコイル電流ドライブ回路は、
設定入力に応じた電流をYIG発振器のメインコイルに流すコイル電流ドライブ回路において、
電荷を蓄積して電位差を保つコンデンサと、このコンデンサの基準電源電位を切り替える２つのスイッチと、基準電源電位を切り替えたときに主電源との経路を遮断するスイッチによって構成され、
前記スイッチを一時的にメインコイルのプルアップ電位を上昇させるように切り替えることにより高速電流ドライブ時に前記メインコイルが起電力を発生するように構成したことを特徴とする。
【００１１】
このような構成によれば、大電流の出力が可能な電源は単一でよく、そして高い電源電位を必要としない。また、高速スイッチ動作しない間の時間をコンデンサの充電時間として活用することができる。
【００１２】
この場合、請求項２のように、制御信号として、ワンショットマルチバイブレータを用いて作成した信号、すなわち、このワンショットマルチバイブレータに制御トリガ信号を与えて、高速電流ドライブ時の時間幅に対応するパルス幅を有する信号を発生させ、この信号を前記制御信号として用いるように構成することもできる。
【００１３】
請求項３に記載の発明は、
２つの基準信号を基にして異なる周波数信号を生成する周波数シンセサイザにおいて、
請求項１または２に記載のYIG発振器のコイル電流ドライブ回路を用いて、YTOの発振周波数を高速にスイッチさせるように構成したことを特徴とする。
このような構成によれば、周波数スイッチング応答を容易に向上させることができる。
【発明の効果】
【００１４】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
（１）大電流の出力が可能な電源は単一でよい。
（２）高い電源電位を必要としない。
（３）高速スイッチ動作しない間の時間は、コンデンサの充電時間として活用できる。
【発明を実施するための最良の形態】
【００１５】
以下図面を用いて本発明を詳細に説明する。図１は本発明に係るYIG発振器のコイル電流ドライブ回路の一実施例を示す構成ブロック図であり、同図（ａ）は定常動作時、同図（ｂ）は高速電流ドライブ時の構成を示す。
【００１６】
図において、２０は電流調整信号、２１はYTOのメインコイル、２２はパワートランジスタ、２３は電流検出抵抗、３０は高速電流ドライブ起動信号、３１は高速電流ドライブ用コンデンサ、３１ａはYTOのメインコイルのプルアップ電位、３１ｂは高速電流ドライブ用コンデンサ３１の基準電位、４１は高速電流ドライブ用コンデンサ３１の基準電位を変更する第１のスイッチ、５１は主電源ＶAへの接続スイッチ、６１は高速電流ドライブ用コンデンサ３１の基準電位を変更する第２のスイッチである。
８０は定常動作時の電流経路、９０は高速電流ドライブ時の電流経路を示す。
【００１７】
このような構成における動作を、図２に示す各部の電流・電圧波形図を参照して、次に説明する。
図１（ａ）に示す定常時は、図２の（ｄ）に示す高速電流ドライブ起動信号３０により、スイッチ４１とスイッチ５１がＯＮ（閉）、スイッチ６１がＯＦＦ（開）になっている。このとき、電流調整信号２０［図２の（ａ）］と電流検出抵抗２３によって決定される電流が、経路８０を通ってメインコイル２１に流れる［図２の（ｃ）］。定常動作時におけるコンデンサ３１は、単なるバイパスコンデンサと同様の役割となり、電源電位ＶA（例えば、＋１２Ｖ）に応じた電荷が蓄積され、その両端の電位差はＶAとなる［図２の（ｅ）］。
【００１８】
次に、図１（ｂ）に示す高速電流ドライブ時の動作を説明する。まず、図１（ｂ）に示すように、高速電流ドライブ起動信号３０［図２の（ｄ）］により、第１のスイッチ４１とスイッチ５１がＯＦＦ、第２のスイッチ６１がＯＮになると、コンデンサ３１の基準電位３１ｂが電源電位に接続され、電位はＶAとなる［図２の（ｅ）］。
【００１９】
この電位変化が起こると、コンデンサ３１には定常動作時にあらかじめ電荷量Ｑ［＝静電容量（例えば、１００μF）×ＶA］が蓄積されているため、コイル２１のプルアップ電位３１ｂは一時的にＶA＋ＶA＝２ＶAまで高められる［図２の（ｅ）］。
さらに、コイル２１へはコンデンサ３１に蓄積された電荷によって経路９０を通って図２の（ｃ）に示すような電流が流れる。
【００２０】
最後に、定常時に復帰する場合の動作を説明する。まず、図２（ｄ）に示す高速電流ドライブ起動信号３０により、第１のスイッチ４１と接続スイッチ５１がＯＮ、第２のスイッチ６１がＯＦＦになる。このとき、図２（ａ）に示す電流調整信号２０と電流検出抵抗２３によって決定される電流が、経路８０を通ってメインコイル２１に流れる[図２の（ｃ）]。
コンデンサ３１は電位差ＶAを発生させるだけの電荷は持っていないが、スイッチ５１を通して不足分が高速充電され、図２（ｅ）に示すように電位差ＶAが保たれる。
【００２１】
なお、図２（ｂ）は、図７および図８に示す従来例において高速電流ドライブ用起動信号７が入力されない場合の、メインコイル１に流れる電流波形であり、電流調整信号６（本発明の電流調整信号２０に相当）に対する応答がＴ１である。この応答時間を図２（ｃ）に示す本発明の応答時間Ｔ１'のように短くしようとすると、従来例では複数の電源や高い電源電位を必要とするが、本発明ではそれが不要である。
【００２２】
以上のように、本発明は、大電流の出力が可能な電源は単一でよく、また、高い電源電位は必要としない。また、高速スイッチ動作しない期間はコンデンサの充電時間として活用している。
【００２３】
図３は、図１に示すブロック図における電位切り替えのスイッチである第１のスイッチ４１と、接続スイッチ５１と、第２のスイッチ６１の各具体例を示す構成図である。
第１のスイッチ４１では、定常動作時にはＦＥＴ４１１をＯＮさせ、プルアップ電位３１ａをＧＮＤ電位にし、高速電流ドライブ時にはＦＥＴ４１１をＯＦＦにし、プルアップ電位３１ａをＧＮＤ電位から切り離す（電位はＶAになる）。
【００２４】
接続スイッチ５１では、定常動作時にはＦＥＴ５１１をＯＮさせ、コンデンサ３１の基準電位３１ｂを電位ＶAにし、高速電流ドライブ時にはＦＥＴ５１１をＯＦＦにし、基準電位３１ｂを電位ＶAから切り離す（３１ｂの電位は約２×ＶAの電位になる）。
また、第２のスイッチ６１では、定常動作時にはＦＥＴ６１１をＯＦＦにし、プルアップ電位３１ａを電位ＶAから切り離し、高速電流ドライブ時にはＦＥＴ６１１をＯＮにし、プルアップ電位３１ａを電位ＶAに接続する。
【００２５】
なお、本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
例えば、高速スイッチング機能を動作させたい時間は、高速電流ドライブ起動信号３０のパルス幅によって制御するようにしてもよい。図４は、その高速電流ドライブ起動信号３０のパルス幅をワンショットマルチバイブレータ２０１によって発生し、ワンショットマルチバイブレータ２０１の制御入力２００はトリガ信号のみとした場合の構成例である。
【００２６】
また、本発明を周波数シンセサイザに利用することもできる。周波数シンセサイザを構成するにあたっては、周波数スイッチング応答がひとつの評価パラメータとなる。図５および図６は、その周波数スイッチング応答を向上させるために、YTOのメインコイルに本発明のコイル電流ドライブ回路を組み込んだものである。
【００２７】
図５において、１００は第１の基準信号、１０１は位相周波数比較器、１０２は位相比較器、１１０は第２の基準信号、１１１はサンプラ、１１２は低域通過フィルタ、１２０はロック検出信号、１２１はロック検出器、１２２は位相比較器切り替えスイッチ、１３１はループフィルタ、１４１は本発明のコイル電流ドライブ回路、１５１はFMコイル電流ドライブ回路、１６０はYTO出力信号、１６１はYIG素子である。
図６は、図５の回路において、帰還路に、周波数を１／Ｎに分周するプリスケーラ１７１を挿入した場合の構成例である。
【００２８】
図５に戻って、その動作を説明する。周波数シンセサイザは、第１と第２の基準信号１００と１１０を基にして異なる周波数信号を生成するものである。
今、第１の基準信号１００が周波数fR0、第２の基準信号１１０が周波数fL、YTO出力信号１６０が周波数fYで、回路が安定している状態を初期条件とし、基準信号１００の周波数がfR0からfR1へ変更されたとする。
【００２９】
このとき、位相周波数比較器１０１は、低域通過フィルタ１１２から出力される信号と、第１の基準信号１００の周波数差を検出する。検出された周波数信号は、位相比較器切り替えスイッチ１２２を通ってループフィルタ１３１で低周波数成分が取り出され、高速電流ドライブ回路１４１に入力される。このとき、YIG素子１６１は周波数fYからfY＋｜fR0−fR1｜へと変更されることになるが、その変更動作を高速化するために高速電流ドライブ回路１４１が利用される。
【００３０】
なお、サンプラ１１１は、第２の基準信号１１０でYTO出力信号１６０をサンプリングする。サンプラ１１１の出力の不要波は低域通過フィルタ１１２により除去される。
【００３１】
ロック検出器１２１は、常時位相周波数比較器１０１の出力を監視し、低域通過フィルタ１１２から出力される信号と第１の基準信号１００の周波数差が検出されているかどうかを判断し、周波数差が検出されている場合には、図に示す方向にスイッチ１２２を設定し、周波数差が検出されていない場合には、図示とは逆な方向にスイッチ１２２を設定する機能を有する。
【００３２】
位相比較器１０２は、低域通過フィルタ１１２から出力される信号と第１の基準信号１００の位相差を検出するもので、図５の回路が位相同期ループとして動作するように設けられている。
ループフィルタ１３１は、周波数差あるいは位相差を位相周波数比較器１０１と位相比較器１０２とで検出する場合に、検出結果から低周波数成分を取り出すためにスイッチ１２２の後段に挿入されている。
FMコイル電流ドライブ回路１５１は、YIG素子１６１が機能として持つFMコイル（発振周波数の微調のための回路）を駆動するための電流ドライバである。
【００３３】
このような構成によれば、周波数シンセサイザの周波数スイッチング応答を容易に向上させることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明に係るYIG発振器のコイル電流ドライブ回路の一実施例を示す構成ブロック図である。
【図２】各部の電流・電圧波形図を示す図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】本発明のさらに他の実施例を示す構成図である。
【図５】本発明を使用した周波数シンセサイザの一例を示す構成図である。
【図６】本発明を使用した周波数シンセサイザの他の一例を示す構成図である。
【図７】従来のYIG発振器のコイル電流ドライブ回路の一例を示す構成図である。
【図８】従来のYIG発振器のコイル電流ドライブ回路の他の一例を示す構成図である。
【符号の説明】
【００３５】
２０  電流調整信号
２１  YTOのメインコイル
２２  パワートランジスタ
２３  電流検出抵抗
３０  高速電流ドライブ起動信号
３１  高速電流ドライブ用コンデンサ
３１ａ  YTOのメインコイルのプルアップ電位
３１ｂ  高速電流ドライブ用コンデンサの基準電位
４１  第１のスイッチ
５１  主電源ＶAへの接続スイッチ
６１  第２のスイッチ
８０  定常動作時の電流経路
９０  高速電流ドライブ時の電流経路
１００  第１の基準信号
１０１  位相周波数比較器
１０２  位相比較器
１１０  第２の基準信号
１１１  サンプラ
１１２  低域通過フィルタ
１２０  ロック検出信号
１２１  ロック検出器
１２２  位相比較器切り替えスイッチ
１３１  ループフィルタ
１４１  高速電流ドライブ回路
１５１  FMコイル電流ドライブ回路
１６０  YTO出力信号
１６１  YIG素子
１７１  プリスケーラ
４１１、５１１、６１１  ＦＥＴ
【図１】
2006254004.tif 000003
【図２】
2006254004.tif 000004
【図３】
2006254004.tif 000005
【図４】
2006254004.tif 000006
【図５】
2006254004.tif 000007
【図６】
2006254004.tif 000008
【図７】
2006254004.tif 000009
【図８】
2006254004.tif 000010