(57)【要約】 【課題】  適応性に富み、回路規模の小さなインタフェースを有するディジタル電子機器を提供する。【解決手段】  制御ユニット１２０にＣＰＵ１５０および回路構成を電気的に変更可能なＡＳＩＣ１４０を設け、機能ユニット１６０が制御ユニット１２０に装着されたときに、ＣＰＵ１５０は記憶素子１８０から読み込んだＡＳＩＣ１４０の回路図構成データを回路構成を電気的に変更可能なＡＳＩＣ１４０に書き込む。【選択図】  図１
2006018729.tif 000002
【特許請求の範囲】
【請求項１】
複数種の機能モジュールの１つを搭載し、前記複数種の機能モジュールに対し共通仕様の電極端子を有する機能ユニットと、
この機能ユニットに搭載され、前記機能モジュールとのインタフェース回路を構成する回路図構成データを保存する記憶素子と、
前記機能ユニットの電極端子が接続されるコネクタと、
このコネクタを介して前記機能モジュールと接続され、その回路構成が電気的に変更可能なＡＳＩＣ素子と、
前記コネクタを介して前記機能ユニットに搭載された記憶素子に保存された回路図構成データを読み出し、この回路図構成データにより前記ＡＳＩＣ素子の回路構成を電気的に変更する制御手段と
を備えたことを特徴とする適応形インタフェースを有するディジタル電子機器。
【請求項２】
複数種の機能モジュールの１つを搭載し、前記複数種の機能モジュールに対し共通仕様の電極端子を有する機能ユニットと、
この機能ユニットに搭載され、前記機能モジュールとのインタフェースの種別を識別する情報を保存する第１の記憶素子と、
前記機能ユニットの電極端子が接続されるコネクタと、
このコネクタを介して前記機能モジュールと接続され、その回路構成が電気的に変更可能なＡＳＩＣ素子と、
前記インタフェースの種別に対応するインタフェース回路を構成する回路図構成データを保存する第２の記憶素子と、
前記コネクタを介して前記第１の記憶素子に保存されたインタフェースの種別を識別する情報を読み出し、この識別情報に対応するインタフェース回路の回路図構成データを前記第２の記憶素子から読み出し、このデータにより前記ＡＳＩＣ素子の回路構成を電気的に変更する制御手段と
を備えたことを特徴とする適応形インタフェースを有するディジタル電子機器。
【請求項３】
前記回路構成が電気的に変更可能なＡＳＩＣ素子は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）またはコンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）であることを特徴とする請求項第１項または第２項に記載の適応形インタフェースを有するディジタル電子機器。
【請求項４】
前記記憶素子は、電気的にデータを書き換えおよび消去が可能な読み出し専用メモリであることを特徴とする請求項第１項または請求項第２項記載の適応形インタフェースを有するディジタル電子機器。
【請求項５】
機能ユニットの装着の有無を認識する第１のステップと、
検出された機能ユニットに搭載される機能モジュールとのインタフェースの回路図構成データを読み込む第２のステップと、
前記回路図構成データを回路構成が電気的に変更可能なＡＳＩＣ素子に書き込む第３のステップと
を有することを特徴とする適応形インタフェースの設定方法。
【請求項６】
機能ユニットの装着の有無を認識する第１のステップと、
検出された機能ユニットのインタフェース種別識別情報を読み込む第２のステップと、
前記インタフェース種別識別情報に対応する回路図構成データを読み込む第３のステップと、
前記回路図構成データを回路構成が電気的に変更可能なＡＳＩＣ素子に書き込む第４のステップと
を有することを特徴とする適応形インタフェースの設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル電子機器に係わり、特にインタフェースを有するディジタル電子機器に関するものである。
【背景技術】
【０００２】
ディジタル電子機器では制御ユニットに多様な機能ユニットをプラグイン方式等で実装することが行われている。機能ユニットとしては、一般的なディジタル電子機器で用いられるネットワークに接続するための通信機能を有するユニットや、ディジタル電子機器固有の機能に対応した機器特有のユニットがある。
【０００３】
従来のディジタル電子機器では、追加増設が可能なすべての機能ユニットの実装に備え、制御ユニットに多様なインタフェースを予め設け、当初搭載していなかった機能ユニットが必要になったときには、予め設けられたインタフェースを介して機能ユニットを追加していた。すなわち、従来のディジタル電子機器では、追加増設が可能なすべての機能ユニットについてのインタフェースを制御ユニットに前もって設けておく必要があった。ここで、前記インタフェースには、例えばＰＣＩ（Peripheral Component Interconnect）、ＡＴＡ（AT Attachment）、ＵＳＢ（Universal Serial Bus）あるいは独自バスなど、多種多様なものがある。追加増設が可能なすべての機能ユニットについてのインタフェースを予め備えるためには、制御ユニットに規模の大きな回路を設ける必要があった。したがって、使用されないインタフェースに対応する回路部分は無駄になり、不経済であった。
【０００４】
また、前記のインタフェースは技術の進展に伴い、機能の追加、性能の向上が図られた規格の改訂が比較的頻繁に行われている。しかし制御ユニットに予め設けられるインタフェースは、前記ディジタル電子機器の設計時点において仕様が定められているものに限られ、インタフェース規格の改訂には対応できない問題があった。
【０００５】
さらに、インタフェースの種別が異なると、制御ユニットと機能ユニットとの接続に用いられるコネクタが異なり、かつ、これら異種のコネクタの制御ユニットにおける位置はディジタル電子機器ごとに定まっていた。したがって、機能ユニットの実装位置には自由度が少なかった。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記のような従来のディジタル電子機器のインタフェースに関する問題点に鑑みてなされたものである。すなわち、追加増設可能な機能ユニットに対するすべてのインタフェースを予め設ける必要がなく、ディジタル電子機器における制御ユニットの規模の縮小を図り、経済的なディジタル電子機器を提供することを目的とする。また、インタフェース規格の改訂および新たな規格のインタフェースを有する機能ユニットにも対応しうるディジタル電子機器の提供を目的とする。さらに、機能ユニットの実装位置の自由度が高いディジタル電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の適応形インタフェースを有するディジタル電子機器は、複数種の機能モジュールの１つを搭載し、前記複数種の機能モジュールに対し共通仕様の電極端子を有する機能ユニットと、この機能ユニットに搭載され、前記機能モジュールとのインタフェース回路を構成する回路図構成データを保存する記憶素子と、前記機能ユニットの電極端子が接続されるコネクタと、このコネクタを介して前記機能モジュールと接続され、その回路構成が電気的に変更可能なＡＳＩＣ素子と、前記コネクタを介して前記機能ユニットに搭載された記憶素子に保存された回路図構成データを読み出し、この回路図構成データにより前記ＡＳＩＣ素子の回路構成を電気的に変更する制御手段とを備える。
【０００８】
また、本発明の適応形インタフェースの設定方法は、機能ユニットの装着の有無を認識するステップと、検出された機能ユニットに搭載される機能モジュールとのインタフェースの回路図構成データを読み込むステップと、前記回路図構成データを回路構成が電気的に変更可能なＡＳＩＣ素子に書き込むステップとを有する。
【発明の効果】
【０００９】
本発明によれば、制御ユニットのインタフェース回路規模が小さなディジタル電子機器を構成することが可能となる。このことにより経済的なディジタル電子機器の提供が可能となる。また、本発明によれば、インタフェース規格が事後的に改訂された場合であっても規格が改訂された新たなインタフェースを有する機能ユニットにも対応しうる適応性に富んだディジタル電子機器が可能となる。さらに、本発明によれば、機能ユニットの実装位置の自由度が高いディジタル電子機器が可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の適応形インタフェースを有するディジタル電子機器の実施形態について図面を用いて説明する。
【００１１】
図１は、本発明の実施形態である適応形インタフェースを有するディジタル電子機器の機能ブロック図である。ディジタル電子機器１１０は制御ユニット１２０を備え、この制御ユニット１２０には機能ユニット１６０を収容できるスロット１３０が設けられる。図１では、便宜上、スロット１３０の個数が２の場合を示してあるが、スロットの個数は原理的には制限はなく１または２以上であり、現実的には実装面積による制限、前記ディジタル電子機器のユーザのニーズ等によって定まる。制御ユニット１２０と、スロット１３０に収容される機能ユニット１６０とは、スロット１３０に設けられたコネクタ１３１を介して電気的に接続される。制御ユニット１２０に設けられる１または２以上のスロット１３０に設けられるコネクタ１３１はインタフェースの種別に依存しない共通仕様とする。コネクタ１３１を共通仕様にすることと、スロット１３０に収容されコネクタ１３１と電気的に接続するための機能ユニット１６０の電極端子１６１を機能ユニットすべてについて共通仕様することによって、任意の機能ユニットを任意のスロットに収容することが可能となる。このことにより機能ユニットの実装位置の自由度が高いディジタル電子機器を構成することが可能となる。
【００１２】
コネクタ１３１の端子の一部は、制御ユニット１２０に搭載される回路構成を電気的に変更可能なＡＳＩＣ素子（以下、書換え可能形ＡＳＩＣということがある。）１４０の入出力（以下、Ｉ／Ｏということがある。）端子と電気的に接続される。尚、ＡＳＩＣとは、Application Specific Integrated Circuit の略語であり、特定の用途のために設計・製造されるＩＣの総称である。ここで、ある番号のスロット１３０に設けられているコネクタ１３１の各電極と、書き換え可能形ＡＳＩＣのＩ／Ｏ端子とは一対一に対応するように電気的な接続を行っておく。また、コネクタ１３１の端子の他の一部は制御ユニット１２０に搭載されるＣＰＵ１５０に接続される。
【００１３】
書き換え可能形ＡＳＩＣは、このデバイス内部の回路構成、入出力の規格（Ｉ／Ｏ規格）、さらには入出力素子と書き換え可能形ＡＳＩＣのＩ／Ｏ端子との接続等を、外部から入力される回路図構成データ（コンフィギュレーションデータ）によって設定、変更が可能なデバイスである。Ｉ／Ｏ規格を例にとると、ＣＭＯＳ、ＴＴＬ、ＬＶＣＭＯＳ、ＬＶＴＴＬ、ＬＶＤＳ、ＬＶＰＥＣＬ等、多岐にわたるＩ／Ｏ規格をサポートする書き換え可能形ＡＳＩＣが市販されている。
【００１４】
書換え可能形ＡＳＩＣの例としては、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array。以下、ＦＰＧＡと言うことがある。）、コンプレックスプログラマブルロジックデバイス（Complex Programmable Logic Device。以下、ＣＰＬＤと言うことがある。）などが挙げられる。ＦＰＧＡは外部から入力される回路図構成データをＳＲＡＭに記憶するものであり、コストが比較的安い特徴がある。一方、ＣＰＬＤは外部から入力される回路図構成データをフラッシュメモリ等に記憶するものであり、電源がオフになっても回路図構成データが消えない特徴がある。
【００１５】
ＣＰＵ１５０は、後に記す方法により、前記スロット１３０に収容される機能ユニット１６０に搭載される機能モジュール１７０と、制御ユニット１２０とのインタフェースが適応するように、前記書き換え可能形ＡＳＩＣ１４０の回路構成を設定する。
【００１６】
機能ユニット１６０は、制御ユニット１２０のスロット１３０に収まる形状を有し、スロット１３０に設けられたコネクタ１３１と接続する電極端子１６１を有する。電極端子１６１の一部は、コネクタ１３１の対応する端子の一部を介して、機能ユニット１６０が制御ユニット１２０のスロット１３０に装着されているという状態を、制御ユニット１２０に設けられたＣＰＵ１５０に認識させる目的に使うことができる。例えば、電極端子１６１の特定の１つの端子を接地電位にプルダウンし、電極端子１６１の他の特定の１つの端子を電源電位にプルアップすることにより、機能ユニット１６０がスロット１３０に装着されていることをＣＰＵ１５０が認識することができる。
【００１７】
機能ユニット１６０には、それぞれの機能ユニットの目的に応じた機能モジュール１７０が搭載される。制御ユニット１２０とのインタフェースを形成する機能モジュール１７０の入出力端子は、機能ユニット１６０の電極端子１６１と電気的に接続されている。ここで、電極端子１６１の各端子と、機能モジュール１７０の前記入力端子とは、一対一に対応するように電気的な接続を行っておく。
【００１８】
機能ユニットの種類は多種多様であるが、昨今のネットワークの普及に対応し、有線ＬＡＮ、あるいは無線ＬＡＮ対応の通信機能を有するユニットは比較的多くのディジタル電子機器で用いられる。有線ＬＡＮ対応のものでは、１００ＢａｓｅＴの通信アダプタ、無線ＬＡＮ対応のものではＩＥＥＥ８０２．１１ａ／ｇに適合した通信アダプタが例として挙げられる。
【００１９】
また、少なくとも画像形成機能を有し、複写機能、プリント機能、ＦＡＸ機能などの機能を複数有する多機能周辺装置（ＭＦＰ；MultiFunction Peripheral）においては、ＦＡＸ通信機能を有するユニット、電話帳の機能を有するメモリユニット、あるいはコードデータ形式の画像情報をいわゆるラスタ化しビットマップデータに変換する機能を有するアクセラレータユニットなど、特有のユニットがある。
【００２０】
また、機能ユニット１６０には記憶素子１８０が搭載されている。記憶素子１８０には、この記憶素子が搭載されている機能ユニット１６０に搭載される機能モジュール１７０との間の電気的インタフェース規格を満たす、書き換え可能形ＡＳＩＣの回路図構成データが記憶されている。この回路図構成データは開発ツールを用いて、ハードウェア記述言語であるＶＨＤＬなどにより設計データをコンピュータに入力することにより、予め作成される。また、回路図構成データには書き換え可能形ＡＳＩＣに書き込まれる配置配線データが含まれる。さらに、作成された回路図構成データがどれだけ正しいかを、開発ツールを用いたシミュレーションによって検証することができる。記憶素子１８０は機能ユニット１６０の電極端子１６１の一部の端子と接続されており、機能ユニット１６０が制御ユニット１２０のスロット１３０に装着されていれば、ＣＰＵ１５０から記憶素子１８０に記憶された回路図構成データを読み出すことができる。
【００２１】
記憶素子１８０としては、読み出し専用メモリ（ＲＯＭ）を用いることができる。さらに記憶素子として電気的にデータを書き換えおよび消去可能なＲＯＭであるＥＥＰＲＯＭあるいはフラッシュメモリを用いることにより、記憶素子１８０に保存される回路図構成データを、ダウンロードなどの手段により容易に改訂することができる。
【００２２】
次に図２を用いて、本発明の実施形態である適応形インタフェースを有するディジタル電子機器の動作を説明する。先に説明したように、制御ユニット１２０に設けられたＣＰＵ１５０は、例えば、機能ユニットの電極端子１６１の一部と、前記電極端子１６１の一部に対応するコネクタ１３１の一部の端子を介して、機能ユニット１６０が制御ユニット１２０のスロット１３０に装着されているか否かを認識することができる。ＣＰＵ１５０は、機能ユニット１６０が制御ユニット１２０のスロット１３０に装着されていると認識すると、図２（ａ）に示すように機能ユニット１６０に設けられた記憶素子１８０に記憶されている回路図構成データを読み込む。記憶素子１８０に記憶されている回路図構成データは、この記憶素子１８０が搭載されている機能ユニット１６０上の機能モジュール１７０と制御ユニットとの間のインタフェース規格を満たす、書き換え可能形ＡＳＩＣ１４０側の回路図構成データである。前記回路図構成データを読み込んだＣＰＵ１５０は、図２（ｂ）に示すように、その回路図構成データを制御ユニット１２０に搭載された書換え可能形ＡＳＩＣ１４０に書き込む。前記回路図構成データは予め機能ユニット１６０に搭載された機能モジュール１７０とのインタフェース規格を満たすことが検証されている。したがって、前記回路図構成データが書き込まれた書換え可能形ＡＳＩＣ１４０が搭載された制御ユニット１２０と、機能モジュール１７０が搭載された機能ユニット１６０との間のインタフェースは確立し、図２（ｃ）に示すように、書換え可能形ＡＳＩＣ１４０と機能ユニット１６０との間の通信が可能となる。
【００２３】
以上の説明から明らかなように、本実施形態によれば、書換え可能形ＡＳＩＣの回路図構成データのすべては、機能ユニット１６０上の記憶素子１８０に保存されている。したがって、任意の機能ユニットを制御ユニットの任意のスロットに装着することが可能となる。さらに、ディジタル電子機器の設計あるいは製造時点では存在しなかった新たなインタフェース規格に則った機能ユニットを追加しようとする場合、その新たなインタフェース規格に対応する回路図構成データを記憶素子１８０に保存しておくことにより、新たなインタフェース規格に則った機能ユニットを追加することが可能となる。このように適応性に富んだインタフェースを有するディジタル電子機器を実現することができる。
【００２４】
以上の内容を含め、本発明によるディジタル電子機器の初期化についてフローチャートで示したのが図３である。インタフェースの初期化は、機器の電源投入、システムリセット等によって開始される（Ｓ３１０）。Ｓ３２０でＣＰＵ１５０は機能ユニットの装着を認識したか否かを判断する。ＣＰＵ１５０が機能ユニット１６０の装着を認識しない場合には、Ｓ３６０のディジタル電子機器全体の初期化に移行する。
【００２５】
ＣＰＵ１５０は機能ユニット１６０の装着を認識した場合には、ＣＰＵ１５０は機能ユニット１６０に搭載されている記憶素子１８０から、機能ユニット１６０上の機能モジュール１７０と制御ユニットとの間のインタフェース規格を満たす、書換え可能形ＡＳＩＣ１４０の回路図構成データを読み込む（Ｓ３３０）。記憶素子１８０から前記の回路図構成データを読み込んだＣＰＵ１５０は、このデータを書換え可能形ＡＳＩＣ１４０に書き込む（Ｓ３４０）。この段階で、機能ユニット１６０に搭載されている機能モジュール１７０と、制御ユニット１２０に搭載されている書換え可能形ＡＳＩＣ１４０との間の通信は準備が整う。
【００２６】
次に、Ｓ３５０で、機能ユニット１６０に搭載されている機能モジュール１７０と、制御ユニット１２０に搭載されている書換え可能形ＡＳＩＣ１４０との間で、データ信号、制御信号などの位相合わせなどの初期化が行われる。この初期化を終えると機能モジュール１７０と、書換え可能形ＡＳＩＣ１４０との間のインタフェースは確立する。次いで、ディジタル電子機器全体のチェック等の初期化がＳ３６０で行われ、この初期化が完了するとディジタル電子機器が使用可能なレディ状態になる（Ｓ３７０）。
【００２７】
図４は、本発明の第２の実施形態である適応形インタフェースを有するディジタル電子機器の機能ブロック図である。図１に示した実施形態とは、第２の記憶素子４１０が構成要素として付加されている点が異なる。図１に記載した部分と共通する機能を有する部分については、図１と同一の符号を付し、以下では異なる部分について説明する。
【００２８】
機能ユニット１６０には図１の実施形態と同様に記憶素子が搭載されるが、この記憶素子の役割が図１の実施形態と異なる点と、ディジタル電子機器１１０が前記記憶素子１８０とは別に記憶素子を有する点が図１の実施形態と異なる。機能ユニット１６０に搭載される記憶素子を第１の記憶素子１８０とし、ディジタル電子機器に設けられる他の記憶素子を第２の記憶素子４１０とする。
【００２９】
前記第１の記憶素子１８０には、少なくとも、この記憶素子が搭載されている機能ユニット１６０に搭載されている機能モジュール１７０と、制御ユニット１２０に搭載されている書換え可能形ＡＳＩＣ１４０との間のインタフェースの種別を識別するための情報が保存されている。ここで、インタフェースの種別を識別するための情報は、インタフェースの仕様についての詳細な情報は必ずしも必要はなく、機能モジュール１７０と、制御ユニット１２０に搭載されている書換え可能形ＡＳＩＣ１４０との間のインタフェースが如何なる種別のインタフェース仕様であるかが識別可能なものであればよい。
【００３０】
ここで、どの程度詳しい情報ならばインタフェース種別を識別できるかという点に注意すべきである。ＰＣＩを例にとると、現在よく使われている規格では、バス幅が３２ビット、クロック周波数は３３ＭＨｚ、データ転送速度は１３３ＭＢ／秒である。しかし、サーバ用途のバス幅６４ビットの規格もあり、サーバ用途の規格のデータ転送速度は５３３ＭＢ／秒である。さらに、電源電圧が５Ｖのものと、３．３Ｖのシステムに対応して、信号電圧レベルが異なる規格が併存している。したがって、インタフェース種別を識別するためには、単にＰＣＩという情報では不十分であり、さらにＰＣＩの中の、いずれの規格であるかの情報が必要である。
【００３１】
第１の記憶素子１８０は機能ユニット１６０の電極端子１６１の一部の端子と接続され、機能ユニット１６０が制御ユニット１２０のスロット１３０に納められたときに、ＣＰＵ１５０から第１の記憶素子１８０に記憶されたインタフェース種別識別情報を読み出すことができる。
【００３２】
ディジタル電子機器１１０は、さらに第２の記憶素子４１０を備える。ここで第２の記憶素子４１０には、想定される複数種のインタフェースに対応する書換え可能形ＡＳＩＣ１４０の回路図構成データのすべてを保存しておく。
【００３３】
記憶素子１８０および記憶素子４１０として、読み出し専用メモリ（ＲＯＭ）を用いることができる。さらに記憶素子として電気的にデータを書き換えおよび消去可能なＲＯＭであるＥＥＰＲＯＭあるいはフラッシュメモリを用いることにより、新たなインタフェースに対応する回路図構成データ等を、ダウンロードなどの手段により容易に改訂・追加することができる。
【００３４】
次に図５を用いて本発明による適応形インタフェースを有するディジタル電子機器の第２の実施形態の動作を説明する。先に説明したように、制御ユニット１２０に設けられたＣＰＵ１５０は、例えば、機能ユニットの電極端子１６１の一部と、前記電極端子１６１の一部に対応するコネクタ１３１の一部の端子を介して、機能ユニット１６０が制御ユニット１２０のスロット１３０に装着されているか否かを認識することができる。
【００３５】
ＣＰＵ１５０は、機能ユニット１６０が制御ユニット１２０のスロット１３０に装着されていると認識すると、図５（ａ）に示すように機能ユニット１６０に設けられた記憶素子１８０に記憶されているインタフェース種別識別情報を読み込む。前記インタフェース種別識別情報を読み込んだＣＰＵ１５０は、図５（ｂ）に示すように、そのインタフェース種別識別情報に基づき、対応する回路図構成データを第２の記憶素子４１０から読み込む。記憶素子４１０に記憶されている回路図構成データは、機能モジュール１７０と制御ユニット１２０との間のインタフェース規格を満たす、書換え可能形ＡＳＩＣ１４０側の回路図構成データである。
【００３６】
次いで、図５（ｃ）に示すように、ＣＰＵ１５０は前記回路図構成データを、制御ユニット１２０に搭載された書換え可能形ＡＳＩＣ１４０に書き込む。すると前記回路図構成データが書き込まれた書換え可能形ＡＳＩＣ１４０が搭載された制御ユニット１２０と、機能モジュール１７０が搭載された機能ユニット１６０との間のインタフェースは確立し、図５（ｄ）に示すように、書換え可能形ＡＳＩＣ１４０と機能ユニット１６０との間の通信が可能となる。この実施形態は機能ユニット１６０に設ける第１の記憶素子１８０のメモリ容量が小さくて済む特徴がある。
【００３７】
前述の内容を含め、本発明による第２の実施形態のディジタル電子機器の初期化についてフローチャートで示したのが図６である。初期化の流れは図３で説明した場合とほぼ同様である。インタフェースの初期化は、機器の電源投入、システムリセット等によって開始される（Ｓ６１０）。Ｓ６２０でＣＰＵ１５０は機能ユニットを認識したか否かを判断する。ＣＰＵ１５０が機能ユニット１６０の装着を認識しない場合には、Ｓ６６０のディジタル電子機器全体の初期化に移行する。
【００３８】
ＣＰＵ１５０が機能ユニット１６０の装着を認識した場合には、ＣＰＵ１５０は機能ユニット１６０に搭載されている第１の記憶素子１８０からインタフェース種別識別情報を読み込む（Ｓ６３０）。
【００３９】
第１の記憶素子１８０からインタフェース種別識別情報を読み込んだＣＰＵ１５０は、Ｓ６３５で、前記インタフェース種別識別情報に対応する回路図構成データを、第２の記憶素子４１０から読み込む。
【００４０】
第２の記憶素子４１０から回路図構成データを読み込んだＣＰＵ１５０は、このデータを書換え可能形ＡＳＩＣ１４０に書き込む（Ｓ６４０）。この段階で、機能ユニット１６０に搭載されている機能モジュール１７０と、制御ユニット１２０に搭載されている書換え可能形ＡＳＩＣ１４０との間の通信は準備が整う。Ｓ６５０以降のステップは図３におけるＳ３５０以降のステップと同様である。
【００４１】
次に、本発明の適応形インタフェースを有するディジタル電子機器の第３の実施形態について説明する。第３の実施形態は図２で示される第２の実施形態の構成と同一の構成によって実現される。第２の実施形態においては、第１の記憶素子１８０にはインタフェース種別識別情報を、第２の記憶素子４１０には書換え可能形ＡＳＩＣ１４０の回路図構成データを保存する。第３の実施形態では、第１の記憶素子１８０にはインタフェース種別識別情報を保存する点は第２の実施形態と共通するが、第１の記憶素子１８０にはさらに書換え可能形ＡＳＩＣ１４０の回路図構成データの一部を保存する点で第２の実施形態と相違する。また、第３の実施形態においては第２の記憶素子４１０には、書換え可能形ＡＳＩＣ１４０の回路図構成データのうち、少なくとも第１の記憶素子１８０には保存されていないデータを保存する点で第２の実施形態とは異なる。
【００４２】
記憶素子１８０および記憶素子４１０としては、読み出し専用メモリ（ＲＯＭ）を用いることができる。さらに、記憶素子として電気的にデータを書き換えおよび消去可能なＲＯＭであるＥＥＰＲＯＭあるいはフラッシュメモリを用いることにより、新たなインタフェースに対応する回路図構成データの追加、改良された回路図構成データによる改版等を、ダウンロードなどの手段により容易に行うことができる。
【００４３】
本実施例の動作は図５を用いて説明することができる。ＣＰＵ１５０は、機能ユニット１６０が制御ユニット１２０のスロット１３０に装着されていると認識すると、図５（ａ）に示すように機能ユニット１６０に設けられた記憶素子１８０に保存されているインタフェース種別識別情報に加え、回路図構成データの一部を読み込む。前記インタフェース種別識別情報を読み込んだＣＰＵ１５０は、図５（ｂ）に示すように、そのインタフェース種別識別情報に基づき、対応するインタフェース種別の回路図構成データであって第１の記憶素子１８０には保存されていないが、第２の記憶素子４１０に保存されている回路図構成データを第２の記憶素子から読み込む。次いで、図５（ｃ）に示すように、ＣＰＵ１５０は第１の記憶素子から読み込んだ回路図構成データと、第２の記憶素子から読み込んだ回路図構成データとを、制御ユニット１２０に搭載された書換え可能形ＡＳＩＣ１４０に書き込む。すると、前記回路図構成データが書き込まれた書換え可能形ＡＳＩＣ１４０が搭載された制御ユニット１２０と、機能モジュール１７０が搭載された機能ユニット１６０との間のインタフェースは確立し、図５（ｄ）に示すように、書換え可能形ＡＳＩＣ１４０と機能ユニット１６０との間の通信が可能となる。
【００４４】
書換え可能形ＡＳＩＣ１４０の回路図構成データを第１の記憶素子１８０と第２の記憶素子に分割して保存する第３の実施形態は、機能ユニット１６０の種別に依存しない回路図構成データの量が大きく、機能ユニット１６０の種別に依存しない回路図構成データを第２の記憶素子４１０に保存する場合に有効である。
【００４５】
前述の内容を含め、第３の実施形態によるディジタル電子機器の初期化については、図６で示したフローチャートで説明することができる。第２の実施例の場合と概ね同様のステップでディジタル電子機器の初期化がなされる。第２の実施例の場合との相違点は、図６におけるＳ６３０およびＳ６３５でＣＰＵが第１の記憶素子あるいは第２の記憶素子から読み込む情報の内容にある。すなわち、第３の実施形態においては、ＣＰＵはＳ６３０で第１の記憶素子からインタフェース種別識別情報に加え、回路図構成データの一部も読み込む。第１の記憶素子１８０からインタフェース種別識別情報を読み込んだＣＰＵ１５０は、Ｓ６３５で、前記インタフェース種別識別情報に対応する回路図構成データであって第１の記憶素子１８０には保存されていないが、第２の記憶素子４１０に保存されている回路図構成データを、第２の記憶素子４１０から読み込む。Ｓ６４０以降のステップは第２の実施形態と同様である。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施形態である適応形インタフェースを有するディジタル電子機器のブロック図である。
【図２】図１に示す実施形態におけるインタフェース設定の動作を示す図である。
【図３】図１に示す実施形態におけるディジタル電子機器の初期化の方法を示すフローチャートである。
【図４】本発明の他の一実施形態である適応形インタフェースを有するディジタル電子機器のブロック図である。
【図５】図４に示す実施形態におけるインタフェース設定の動作を示す図である。
【図６】図４に示す実施形態におけるディジタル電子機器の初期化の方法を示すフローチャートである。
【符号の説明】
【００４７】
１１０  ディジタル電子機器
１２０  制御ユニット
１３０  スロット
１３１  スロットに設けられた電気コネクタ
１４０  回路構成が電気的に変更可能なＡＳＩＣ素子
１５０  ＣＰＵ
１６０  機能ユニット
１６１  機能ユニットの電極端子
１７０  機能モジュール
１８０、４１０  記憶素子
【図１】
2006018729.tif 000003
【図２】
2006018729.tif 000004
【図３】
2006018729.tif 000005
【図４】
2006018729.tif 000006
【図５】
2006018729.tif 000007
【図６】
2006018729.tif 000008