(57)【要約】【課題】  液晶表示パネル中央部及び周辺部での表示ムラを減少させ、制御回路基板と液晶表示パネル間の配線数を少なくできる液晶表示装置を提供すること。【解決手段】  液晶表示パネル２の周縁に液晶駆動用ＩＣＳＤ１〜ＳＤ６を搭載した複数Ｎ個（但し、Ｎ＞２）のＴＣＰを配設し、隣接するＴＣＰを前記液晶表示パネル２に形成された接続線Ｌ１〜Ｌ６で接続し、制御回路３から前記液晶表示パネル２及び前記液晶駆動用ＩＣＳＤ１〜ＳＤ６の駆動に必要な信号及び電圧を前記複数個のＴＣＰの少なくとも１つに供給し、このＴＣＰから隣接するＴＣＰに前記信号及び電圧を順次供給するようにした液晶表示装置において、前記Ｎ個のＴＣＰを直列接続した直列接続群を中央部で２分割し、前記制御回路３からの信号及び電圧を前記分割箇所を挟んで隣接する２つのＴＣＰに別々に供給するようにする。【選択図】        図１
2006018154.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルの周縁に液晶駆動用ＩＣを搭載した複数Ｎ個（但し、Ｎ＞２）のテープキャリアパッケージ（以下、「ＴＣＰ」という）を配設し、隣接するＴＣＰを前記液晶表示パネルに形成された接続線で接続し、制御回路から前記液晶表示パネル及び前記液晶駆動用ＩＣの駆動に必要な信号及び電圧を前記複数個のＴＣＰの少なくとも１つに供給し、このＴＣＰから隣接するＴＣＰに前記信号及び電圧を順次供給するようにした液晶表示装置において、前記Ｎ個のＴＣＰを直列接続した直列接続群を中央部で２分割し、前記制御回路からの信号及び電圧を前記分割箇所を挟んで隣接する２つのＴＣＰに別々に供給するようにしたことを特徴とする液晶表示装置。
【請求項２】
前記制御回路と前記液晶表示パネルとを接続する１本又は２本のフレキシブル配線基板（以下、「ＦＰＣ」という）を液晶表示パネルの周縁の中央に配置したことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記制御回路から前記分割箇所を挟んで隣接する２つのＴＣＰへ供給する信号の送出順序を、一方のＴＣＰへは正方向の送出順序とし、他方のＴＣＰへは逆方向の送出順序としたことを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
前記制御回路と他方のＴＣＰとの間にラインメモリとバスドライバの方向スイッチからなるタイミングコントローラを配置し、前記タイミングコントローラにより前記制御回路から送出される正方向の送出順序の信号を逆向きに変換したことを特徴とする請求項３に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に液晶駆動ＩＣを搭載した複数個のＴＣＰ（Tape Carrier Package）を直列接続して液晶表示パネルの周縁に装着した液晶表示装置において、液晶表示パネル中央部及び周辺部での表示ムラを減少させた液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、一般に、液晶表示パネルとこの表示パネルを駆動する制御回路とは、液晶駆動ＩＣを搭載した複数個のＴＣＰによって接続されている。これらのＴＣＰは、それぞれ複数個のソース駆動用ＴＣＰ及びゲート駆動用ＴＣＰからなり、これらのＴＣＰが制御回路基板に接続され、この制御回路基板から各ＴＣＰへ画像データ信号、電源電圧等が供給され、各ＴＣＰに載置されている液晶駆動用ＩＣにより液晶表示パネルを駆動するようになっている。
【０００３】
ところが、このようなＴＣＰを設けた液晶表示装置は、画像データ信号及び電源電圧等は、制御回路基板からそれぞれのＴＣＰに個別に供給されるので、制御回路基板上に多数の配線が必要となる。このため、制御回路基板、ＴＣＰ及び液晶表示パネルの製造工程が複雑化し、コストアップ及び信頼性の低下等を生じるという問題点を有している（下記特許文献１及び２参照）。
【０００４】
そこで、近年は、このようなＴＣＰに対して配線数を減らすために、一つのＴＣＰへ入力した信号等を順次隣接するＴＣＰへ伝送して行く、いわゆる信号伝送方式を採用した液晶表示装置が開発された（下記特許文献２参照）。
【０００５】
そこで、以下において本発明の理解のために、下記特許文献２に開示されている信号伝送方式を採用した液晶表示装置を図３を用いて説明する。なお、図３は、下記特許文献２に開示されている液晶表示装置の概略的な平面図である。
【０００６】
この液晶表示装置１Ａは、ＴＦＴ（Thin Film Transistor）を装着したアクティブマトリクス型の液晶表示パネル２と、この液晶表示パネル２の周縁部近傍に配置された制御回路基板３と、この制御回路基板３に接続され、液晶表示パネル２の一方の周縁部に配置された複数個、例えば６個のＴＣＰに個別に載置されたソース駆動回路ＳＴ１〜ＳＴ６とを備えている。
【０００７】
そして、それぞれのＴＣＰ上のソース駆動回路ＳＴ１〜ＳＴ６は、それぞれのＴＣＰ上に配置されたソース駆動用ＩＣ ＳＤ１〜ＳＤ６と、ソース駆動用ＩＣに信号を入力するための信号入力配線と、ソース駆動用ＩＣからの出力信号を液晶パネル２に出力するための第１の信号出力線と、ソース駆動用ＩＣからの出力信号を隣接するＴＣＰへ送るための第２の信号出力線と、ソース駆動用ＩＣを駆動するための電源配線等が配設されたものからなっている。
【０００８】
そして、これらの複数のソース駆動回路ＳＴ１〜ＳＴ６はそれぞれ接続線Ｌ１〜Ｌ６により直列接続され、最初のソース駆動回路ＳＴ１と制御回路基板３とがフレキシブル配線基板ＦＰＣ上に設けられた信号等の供給線７で接続されている。制御回路基板３は、画像データ信号制御用ＩＣ５及び電源回路６等で構成されており、図示しないＰＣ等の画像信号生成装置から送信されてきた画像信号がＩＣ５で処理されるようになっている。
【０００９】
また、液晶表示パネル２の他の周縁には、同様に複数個のＴＣＰに個別に載置されたゲート駆動回路ＧＴ１（図３では１個のみを図示）が設けられ、これらも直列接続され、最初のゲート駆動回路ＧＴ１がソース駆動回路の場合と同様に図示しない信号等の供給線を介してフレキシブル配線基板を介してゲート駆動用ＩＣＧＤ１に接続されている。
【００１０】
このようなＴＣＰを設けた液晶表示装置２は、例えば、制御回路基板３から画像データ信号、電源電圧等が供給線７、接続線Ｌ１を経て第１のソース駆動用ＩＣ ＳＤ１へ入力されると、その一部の画像データ信号がソース駆動用ＩＣ ＳＤ１で処理されて対応する液晶表示パネル２の各画素のソース電極へ出力されると共に、その他の信号及び電源電圧等がＴＣＰ上の配線及び液晶パネル基板上の接続配線Ｌ２〜Ｌ６を経て順次ソース駆動用ＩＣ ＳＤ２〜ＳＤ６へ出力され、同様にそれぞれのソース駆動用ＩＣ ＳＤ２〜ＳＤ６により対応する画像データ信号が液晶表示パネル２の各画素のソース電極へ出力されるようになっている。
【００１１】
この場合、液晶表示パネル２の他の周縁部に設けられたゲート駆動回路ＧＴ１でも同様にゲート駆動用ＩＣ ＧＤ１によりゲート制御信号が処理され、対応する液晶表示パネル２の各画素のゲート電極へ出力されるようになっている。
【００１２】
したがって、この液晶表示装置１によれば、従来の制御回路基板及びＴＣＰを用いたものに比べて、制御回路基板３からＴＣＰに信号等を供給するために必要な配線数が大幅に削減できるので、製造コストの低減を図ることが可能となる。
【００１３】
しかしながら、このようなＴＣＰを用いた液晶表示装置は、特定のＴＣＰに入力した信号等を隣接するＴＣＰに順次伝送する方式であるため、信号等を伝送するための配線が長くなり、配線抵抗が高くなるという問題点が存在している。
【００１４】
また、ＴＣＰ及び液晶表示パネルは、ソース駆動用ＩＣ、ゲート駆動用ＩＣ等の液晶駆動用ＩＣのための配線及び液晶表示パネルの駆動のための配線が多数形成されるので、信号等を伝送する配線を形成するためのスペースが制限される。このため、信号等を伝送する配線の幅や厚みを大きくすることができず、その結果、配線抵抗が高くなる。この配線の高抵抗化は、伝送する信号、特に電源電圧の電圧降下を招き、液晶駆動用ＩＣの誤動作の原因になる。すなわち、この電圧降下量は、伝送方向下流側に向かうに従って順次大きくなるので、液晶駆動用ＩＣから液晶表示パネルに出力される電源電圧は、ＴＣＰの直列接続群の内の上流側と下流側とで差異が生じる。そのため、例えば液晶表示パネルの全表示領域に亘って同じ階調の表示を行おうとした場合、上流側と下流側とで階調にばらつきが生じ、表示品位を低下させる原因にもなる。
【００１５】
そこで、このような不都合を解消した液晶表示装置としては、直列接続した複数個のＴＣＰの直列接続群を中央部分で２分割し、各分割されたＴＣＰの直列接続群の一方側から同一方向に画像データ信号等を供給するようにした液晶表示装置が考えられる。例えば、図４の液晶表示装置１Ｂに示すように、直列接続した複数個のＴＣＰの直列接続群を中央部分で３個ずつ２分割、すなわちソース駆動回路ＳＴ１〜ＳＴ３が形成されているＴＣＰで構成された直列接続群と、ソース駆動回路ＳＴ４〜ＳＴ６が形成されているＴＣＰで構成された直列接続群とに分割し、各直列接続群の最初のＴＣＰのソース駆動回路ＳＴ１及びＳＴ４をＦＰＣ２及びＦＰＣ１上に形成された信号等の供給線７’及び７を介して制御回路基板３に接続し、この制御回路基板３から各ソース駆動回路ＳＴ１及びＳＴ４へ信号等を供給するようになすことも考えられる。
【００１６】
この方法を採用した液晶表示装置１Ｂによると、直列接続群が２分割されているので、分割された２つの直列接続群の長さも短くなり、一応直列接続群の端部に至るまでの電圧降下を小さくすることが可能になると共に、各直列接続群へ供給される画像データ信号が半減するので、電磁妨害雑音（Electro-Magnetic Interference. 以下、「ＥＭＩ」という）も減少するという効果を奏する。
【００１７】
しかし、この様な構成の液晶表示装置においても、分割された２つの直列接続群のうち端部が液晶表示パネルの中央部分に位置するＴＣＰのソース駆動回路ＳＴ３付近では、ソース駆動回路ＳＴ１近傍に比べれば配線抵抗が大きいので、この部分までの電圧降下も大きくなる。これに対し、ソース駆動回路ＳＴ３に隣接する他方側のソース駆動回路ＳＴ４近傍では実質的に電圧低下が生じていないため、最も目立つ液晶表示パネルの表示領域の中央部で電源電圧降下の大きい画素領域と電源電圧降下の小さい画素領域とが一列に接することになり、この部分で表示ムラが発生する恐れがある。また、制御回路基板３は、離れた位置に存在する２つの直列接続群の最初のＴＣＰのソース駆動回路ＳＴ１及びＳＴ４と接続しなければならないので、制御回路基板３の長さが長尺化し、大型のものとなってしまう。
【００１８】
また、下記特許文献２に開示されている液晶表示装置は、ＴＣＰに形成する信号配線や電源配線の配置場所や形状を工夫することによって信号配線や電源配線の低抵抗化を図っているが、必ずしも充分とは言えなかった。
【特許文献１】特開昭６２−２３８６８４号公報（１頁右下欄１〜１３行、図２）
【特許文献２】特開２００１−０５６４８１号公報（特許請求の範囲、段落［０００２］〜［００１３］、［００４３］〜［００４７］、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
そこで本発明は、このような従来技術が抱える課題を解決するためになされたものであり、本発明の目的は、液晶駆動用ＩＣを搭載した複数個のＴＣＰを直列接続して液晶表示パネルの周縁に装着し、前記直列接続されたＴＣＰの直列接続群を２分割し、分割された２つのＴＣＰの直列接続群のそれぞれ一方側から画像データ信号等を供給するようにした液晶表示装置において、液晶表示パネル中央部及び周辺部での表示ムラを減少させた液晶表示装置を提供することにある。
【課題を解決するための手段】
【００２０】
上記本発明の目的は以下の構成により達成することができる。すなわち、本願の請求項１に記載の液晶表示装置の発明は、液晶表示パネルの周縁に液晶駆動用ＩＣを搭載した複数Ｎ個（但し、Ｎ＞２）のＴＣＰを配設し、隣接するＴＣＰを前記液晶表示パネルに形成された接続線で接続し、制御回路から前記液晶表示パネル及び前記液晶駆動用ＩＣの駆動に必要な信号及び電圧を前記複数個のＴＣＰの少なくとも１つに供給し、このＴＣＰから隣接するＴＣＰに前記信号及び電圧を順次供給するようにした液晶表示装置において、前記Ｎ個のＴＣＰを直列接続した直列接続群を中央部で２分割し、前記制御回路からの信号及び電圧を前記分割箇所を挟んで隣接する２つのＴＣＰに別々に供給するようにしたことを特徴とする。
【００２１】
また、請求項２に記載の発明は、前記請求項１に記載の液晶表示装置において、前記制御回路と前記液晶表示パネルとを接続する１本又は２本のＦＰＣを液晶表示パネルの周縁の中央に配置したことを特徴とする。
【００２２】
また、請求項３に記載の発明は、前記請求項１又は２に記載の液晶表示装置において、前記制御回路から前記分割箇所を挟んで隣接する２つのＴＣＰへ供給する信号の送出順序を、一方のＴＣＰへは正方向の送出順序とし、他方のＴＣＰへは逆向きの送出順序としたことを特徴とする。
【００２３】
また、請求項４に記載の発明は、前記請求項３に記載の液晶表示装置において、前記制御回路と他方のＴＣＰとの間にラインメモリとバスドライバの方向スイッチからなるタイミングコントローラを配置し、前記タイミングコントローラにより前記制御回路から送出される正方向の送出順序の信号を逆向きに変換したことを特徴とする。
【発明の効果】
【００２４】
本発明は、上述の構成を備えることにより以下のような優れた効果を奏する。すなわち、請求項１に記載の発明によれば、複数個のＴＣＰを直列接続した直列接続群は中央部で２分割されているので、分割された個々の直列接続群の長さが短くなり、しかも、分割箇所を挟んで隣接する２つのＴＣＰに前記制御回路からの信号等が別々に供給されているため、分割された個々の直列接続群の端部までの電圧降下が小さくなると共にそれぞれの電圧降下量も実質的に同じになるので、最も目立つ場所である液晶表示パネルの中央部での表示ムラが発生することがなくなると共に周辺部での表示ムラの発生も少なくなる。また、制御回路は、分割箇所で隣接する２つのＴＣＰと接続されているため、配線を液晶表示パネルの端部まで延ばす必要がないので、制御回路基板を小さくできるようになる。加えて、複数個のＴＣＰを直列接続した直列接続群は中央部で２分割されているので、２つの直列接続群へそれぞれ供給される画像データ信号が半減するので、ＥＭＩも減少する。
【００２５】
また、請求項２に記載の発明によれば、制御回路と接続される２個のＴＣＰが分割箇所を挟んで隣接しているので、制御回路とは１本のＦＰＣないし２本の短いＦＰＣで接続できると共に、配線の接続を容易に行うことができるようになる。
【００２６】
また、ＴＣＰを直列接続した直列接続群を中央部で２分割し、制御回路からの信号をそのまま前記分割箇所を挟んで隣接する２つのＴＣＰ上の液晶駆動用ＩＣに別々に供給した場合、一方のＴＣＰに供給される信号は正方向の送出順序となるが他方側では逆向きの送出順序となってしまうため、他方側では正常な画像表示を行うことができなくなるが、請求項３に記載の発明によれば、前記他方のＴＣＰへ供給する信号の送出順序を逆方向となるようにしたので、正常な画像表示ができるようになる。
【００２７】
また、請求項４の発明によれば、簡単な構成で前記他方のＴＣＰへ供給する信号の送出順序を逆方向とすることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明に係る液晶表示装置の実施の形態について添付の図面を参照して詳細に説明する。但し、以下に示す実施形態は、本発明の技術思想を具体化するための液晶表示装置の一例を示すものであって、本発明をこの液晶表示装置に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適用し得るものである。なお、以下の説明において、図３に示した従来例の液晶表示装置と同一の構成要素には同一の参照符号を付して説明することとする。
【実施例】
【００２９】
図１は本発明の実施例の液晶表示装置を示す概略的な平面図であり、図２は図１の信号ＤＡＴＡ１〜ＤＡＴＡ３間のタイミングを示すタイミングチャートである。この液晶表示装置１は、図３に示した従来例の液晶表示装置１Ａと大部分が共通の構成を有しており、異なるところは、
（１）直列接続した複数Ｎ個（Ｎ＞２。ここではＮ＝６とした）のＴＣＰの直列接続群を中央部分で２分割、すなわちソース駆動回路ＳＴ１〜ＳＴ３が形成されている３個のＴＣＰで構成された直列接続群と、ソース駆動回路ＳＴ４〜ＳＴ６が形成されている３個のＴＣＰで構成された直列接続群とに分割し、分割箇所で隣接する各駆動回路ＳＴ３及びＳＴ４をそれぞれＦＰＣ１及びＦＰＣ２上に形成された信号等の供給線７及び７’で制御回路基板３と接続した点、及び、
（２）制御回路基板３に設けられている制御用ＩＣ５が、インターフェース５１、バスドライバの方向スイッチからなるタイミングコントローラ５２及びラインメモリ５３を備えている点にある。
【００３０】
すなわち、図３に示した従来例の液晶表示装置１Ａでは、ＰＣ等の画像データ信号発生装置から送出される画像信号は、図２のＤＡＴＡ１に表されているように、それぞれソース駆動用ＩＣ ＳＤ１〜ＳＤ６に対応するデータ１〜データ６に対応するパルス信号として順次送られてくる。そして、これらのデータ１〜データ６に対応するパルス信号は、別途図示しないタイミングパルスにより制御されて、例えば、データ１に対応するパルス信号はソース駆動用ＩＣ ＳＤ１に、データ２に対応するパルス信号はソース駆動用ＩＣ ＳＤ２にと順次供給され、それぞれのソース駆動用ＩＣ ＳＤ１〜ＳＤ６に対応する液晶表示パネル２の各画素のソースラインに順次供給されるようになっている。なお、これらのデータ１〜データ６に対応するパルス信号は、本来、それぞれソース駆動用ＩＣ ＳＤ１〜ＳＤ６が接続されている液晶パネルのソースラインの本数に対応する数のパルス列からなるものであるが、図２においては説明を容易にするために各データ１〜データ６に対応するパルス信号毎に単一のパルスで表してある。
【００３１】
このような図２のＤＡＴＡ１に表されている信号をそのまま本実施例の液晶表示装置１に入力したとすると、ソース駆動用ＩＣ ＳＤ４〜ＳＤ６に対しては正しい順序で送られているが、ソース駆動用ＩＣ ＳＤ１〜ＳＤ３に対しては逆の順序で送られてくることになる。すなわち、ソース駆動用ＩＣ ＳＤ４〜ＳＤ６に対しては、データ４に対応するパルス信号はソース駆動用ＩＣ ＳＤ４に、データ５に対応するパルス信号はソース駆動用ＩＣ ＳＤ５に、データ６に対応するパルス信号はソース駆動用ＩＣ ＳＤ６にと順次正しい順序供給されるために、液晶表示装置の左右いずれか半分は正常に表示される。しかしながら、ソース駆動用ＩＣ ＳＤ１〜ＳＤ３に対しては、データ１に対応するパルス信号はソース駆動用ＩＣ ＳＤ３に、データ２に対応するパルス信号はソース駆動用ＩＣ ＳＤ２に、データ３に対応するパルス信号はソース駆動用ＩＣ ＳＤ１に供給されるため、逆の順序で供給されてしまうことになり、少なくとも液晶表示装置の左右いずれか半分は正常に表示されなくなってしまう。
【００３２】
そこで、本実施例では、制御回路基板３に設けられている制御用ＩＣ５として、インターフェース５１、バスドライバの方向スイッチからなるタイミングコントローラ５２及びラインメモリ５３を有するものを使用し、一旦ＰＣ等の画像データ信号発生装置８から送られてくる画像データ信号ＤＡＴＡ１をタイミングコントローラ５２を介してラインメモリ５３に取り込み、次いで、タイミングコントローラ５２を介して、ソース駆動用ＩＣ ＳＤ４〜ＳＤ６に対しては、図２のＤＡＴＡ２に示したように、正しい順序、すなわちデータ４、データ５、データ６の順序でＦＰＣ１の信号等の供給線７を経てソース駆動用ＩＣＳＤ４へ出力し、また、ソース駆動用ＩＣ ＳＤ１〜ＳＤ３に対しては、図２のＤＡＴＡ３に示したように、逆の順序、すなわちデータ３、データ２、データ１の順序でＦＰＣ２の信号等の供給線７’を経てソース駆動用ＩＣ ＳＤ３へ送出するようにする。
【００３３】
そうすると、ソース駆動用ＩＣ ＳＤ１〜ＳＤ３に対しては、データ１に対応するパルス信号はソース駆動用ＩＣ ＳＤ１に、データ２に対応するパルス信号はソース駆動用ＩＣＳＤ２に、データ３に対応するパルス信号はソース駆動用ＩＣ ＳＤ３に正しく供給されるため、液晶表示パネル１の全画面範囲に亘り正常に表示されるようになる。
【００３４】
なお、バスドライバの方向スイッチからなるタイミングコントローラ５２において、ソース駆動用ＩＣ ＳＤ４〜ＳＤ６に対して正しい順序でデータを送出する回路は、キュー（ファーストイン−ファーストアウトＦＩＦＯともいう。）として周知のものであり、また、ソース駆動用ＩＣ ＳＤ１〜ＳＤ３に対して逆の順序でデータを送出する回路もスタック（ファーストイン−ラストアウトＦＩＬＯともいう。）として当業者に周知のものである。
【００３５】
加えて、本実施例においては、液晶表示パネル１の複数個のＴＣＰを直列接続した直列接続群は中央部で２分割されているので、分割された個々の直列接続群及びの長さが短くなり、しかも、分割箇所を挟んで隣接している２つのソース駆動用ＩＣ ＳＤ３及びＳＤ４に前記制御回路５からの信号等が別々に供給されているため、分割された個々の直列接続群の端部のソース駆動用ＩＣ ＳＤ１及びＳＤ６までの電圧降下が小さくなると共にその電圧降下量も実質的に等しくなるので、最も目立つ場所である液晶表示パネル２の中央部で表示ムラが発生することがなくなると共に周辺部での表示ムラの発生も少なくなる。
【００３６】
更に、制御回路５は、分割箇所で隣接している２つのソース駆動用ＩＣ ＳＤ３及びＳＤ４と接続されているため、配線を液晶表示パネルの端部まで延ばす必要がないので、回路基板３を小さくできるようになる。加えて、複数個のＴＣＰを直列接続した直列接続群は中央部で２分割されているので、２つの直列接続群へ供給されるデータ信号は、図２のＤＡＴＡ２及びＤＡＴＡ３に示したように、半減し、しかも、この半減したデータ信号は、遅くても次の１走査期間内に送ればよいので、パルスの幅を広げることができるので、ＥＭＩも大幅に減少する。
【００３７】
なお、本実施例では制御回路基板３に配置した制御用ＩＣ５として、インターフェース５１、バスドライバの方向スイッチからなるタイミングコントローラ５２及びラインメモリ５３を有するものを使用し、駆動用ＩＣ ＳＤ４〜ＳＤ６に対しては正しい順序で送出し、また、駆動用ＩＣ ＳＤ１〜ＳＤ３に対しては逆の順序で送出するようになしたものを示したが、ＰＣ等の画像データ信号発生装置８において予め駆動用ＩＣ ＳＤ１〜ＳＤ３に対する信号を逆方向に発生できるものを使用するならば、特に駆動用ＩＣ ＳＤ１〜ＳＤ３に対して順序を変更することなくそのまま送出するようにしたものを使用することも可能である。また、本実施例では液晶表示パネル２と制御回路３とを接続するＦＰＣとしてＦＰＣ１及びＦＰＣ２の２つに分けたものを使用した例を示したが、両ＦＰＣ間の距離が短いために１つのＦＰＣにまとめてもよい。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例の液晶表示装置を示す概略的な平面図である。
【図２】図１の信号ＤＡＴＡ１〜ＤＡＴＡ３間のタイミングを示すタイミングチャートである。
【図３】従来例の液晶表示装置を構成する液晶表示パネルとソース駆動回路との接続関係示す概略的な平面図である。
【図４】別の液晶表示装置を構成する液晶表示パネルとソース駆動回路との接続関係示す概略的な平面図である。
【符号の説明】
【００３９】
１    液晶表示装置
２    液晶表示パネル
３    制御回路
４    基板
５    制御用ＩＣ
５１   インターフェース
５２   タイミングコントローラ
５３   ラインメモリ
６    電源回路
７、７’    信号等の供給線
８    ＰＣ等の画像データ信号発生装置
ＳＴ１〜ＳＴ６  ソース駆動回路
ＳＤ１〜ＳＤ６  ソース駆動用ＩＣ
ＧＴ１  ゲート駆動回路
ＧＤ１  ゲート駆動用ＩＣ
ＦＰＣ、ＦＰＣ１、ＦＰＣ２  フレキシブル配線基板
【図１】
2006018154.tif 000003
【図２】
2006018154.tif 000004
【図３】
2006018154.tif 000005
【図４】
2006018154.tif 000006