(57)【要約】【課題】ダマシン配線を電気めっきで形成すると、めっきで形成されたＣｕ層表面の凹凸が大きくＣＭＰでは平坦化できず、この凹凸部にＣｕ層が残留して短絡要因となる。【解決手段】絶縁膜２上に、絶縁膜２に形成された配線溝１を埋め込むＣｕ層４を電気めっきで形成したのち、Ｃｕ層４の表面を稀ガスイオンを用いてスパッタする。凹凸部５、６の側面の傾斜した面が優先的にスパッタされ、平坦面のスパッタ速度は遅いので、凹凸ぶ５、６の側面から面内方向にスパッタが進行してＣｕ層４表面は平坦になる。【選択図】図２
2006324445.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された絶縁膜に配線溝を形成する工程と、
電気めっきにより、前記配線溝を埋め込み前記絶縁膜上面を覆うＣｕ層を形成する電気めっき工程と、
前記Ｃｕ層をスパッタイオンにより平坦化するスパッタ工程と、
次いで、前記Ｃｕ層を前記絶縁膜上面が表出するまで平坦に除去して、前記配線溝に埋め込まれた前記Ｃｕ層をＣｕ配線として残すＣｕ配線形成工程とを有する半導体装置の製造方法。
【請求項２】
前記スパッタ工程は、前記絶縁膜上面の垂直方向から入射するＡｒイオンにより行なわれることを特徴する請求項１記載の半導体装置の製造方法。
【請求項３】
前記Ｃｕ配線形成工程は、スパッタ又は化学的機械研磨（ＣＭＰ）によりなされることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記Ｃｕ配線形成工程は、前記絶縁膜上面の斜め方向から入射するＡｒイオンスパッタによりなされることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項５】
前記スパッタ工程前に、化学的機械研磨（ＣＭＰ）による前記Ｃｕ層の研磨工程を有することを特徴とする請求項１、２、３又は４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気めっき法を用いたダマシン法により形成されるＣｕ配線を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
Ｃｕ（銅）配線はＡｌ配線に比べて低抵抗かつエレクトロマイグレション耐性に優れることから、微細配線を使用する半導体集積回路の配線に広く使用されている。しかし、Ｃｕはエッチングが難しいため、絶縁膜に形成された配線溝（配線パターン形状をした溝）へＣｕ層を埋め込むダマシン法が多用されている。
【０００３】
図３は従来のＣｕ配線形成工程断面図であり、ダマシン法を用いて多層のＣｕ配線を形成する工程で発生する問題点を表している。（ダマシン法及びその問題点については特許文献１参照。）。
【０００４】
電気めっきを用いるダマシン法は、まず、図３（ａ）を参照して、不図示の基板上に平坦な絶縁膜２を形成し、この絶縁膜２に配線溝１を形成する。次いで、配線溝１の外側に表出する絶縁膜２表面及び配線溝１の内面に薄い導電膜からなるシード層３を形成し、このシード層３を電極としてＣｕを電気めっきし、配線溝１を埋め込みかつ絶縁膜２表面に延在するＣｕ層４を堆積する。次いで、絶縁膜２表面の余分なＣｕ層４をＣＭＰ（化学的機械研磨）により除去し、配線溝１を埋め込むＣｕ層４を残してこれをＣｕ配線７として形成する。
【０００５】
上述したダマシン法を用いるＣｕ配線７の形成方法では、電気めっきにより配線溝１をＣｕ層で埋め込む際に、Ｃｕ層４の層厚が配線密度又は配線幅により変化するため問題が発生する。以下、かかる問題をダマシン法の工程に沿って説明する。
【０００６】
図３（ａ）は、上述したように、配線溝１を埋め込むＣｕ層４を電気めっきにより形成した状態を表している。図３（ａ）に図示するように、配線溝１が狭く（即ち配線幅が狭い）配線密度が高い領域Ａでは、電気めっきにより形成されたＣｕ層４が配線が存在しない領域Ｂよりも厚く堆積するため、Ｃｕ層４の表面に凸部５が形成される。また、配線溝１が広い領域Ｃでは、Ｃｕ層４は配線が存在しない領域Ｂよりも薄く堆積するため、Ｃｕ層４の表面に凹部６が形成される。
【０００７】
次いで、図３（ｂ）を参照して、ＣＭＰによりＣｕ層４を研磨して、領域Ｂのシード層３が除去されるまでＣｕ層４を除去する。しかし、領域Ａ及び領域Ｃにそれぞれ形成されたＣｕ層４の凸部５及び凹部６の高低差が大きいと、ＣＭＰによっても完全には平坦にすることはできない。その結果、凸部５が形成された領域ＡのＣｕ配線７の上面に、領域Ａを広く覆う残留Ｃｕ層５ａが残されることがある。このような残留Ｃｕ層５ａは、領域Ａに形成されたＣｕ配線７相互間の短絡不良の原因となる。他方、凹部６が形成された領域Ｃの幅広のＣｕ配線７の上面は、過剰に研磨されて皿状の窪み６ａ（ディッシュ）が形成される。
【０００８】
次いで、図３（ｃ）を参照して、絶縁膜２の上に上層絶縁膜８を形成する。上層絶縁膜８の表面には下層の絶縁膜２の凸部５及び凹部６が反映されて凹凸を生ずるので、ＣＭＰにより上層絶縁膜８を研磨して平坦化する。しかし、上層絶縁膜８の凹凸の高低差が大きいとＣＭＰによっても平坦化されず、領域Ａに凸部５ｂ、領域Ｃに凹部６ｂが残留する。
【０００９】
次いで、上層絶縁膜８に、配線溝１を形成し、シード層３を堆積し、電気めっき法により不図示のＣｕ層を形成後、ＣＭＰで領域Ｂのシード層３が除去されるまで不図示のＣｕ層を除去することで、配線溝１を埋め込むＣｕ層からなるＣｕ配線７が形成される。
【００１０】
このとき、領域Ｃの上層絶縁膜８表面には凹部６ｂが形成されているため、この凹部６ｂに残留Ｃｕ層６ｃが残りやすい。この残留Ｃｕ層６ｃは、この領域Ｃに形成されたＣｕ配線７を相互に短絡し短絡不良の原因となる。
【００１１】
このように電気めっきにより形成されたＣｕ層４は、厚さ分布が大きいためＣＭＰによる平坦化が難しく、残留Ｃｕ層５ａ、６ｃが残り短絡不良の誘因となりやすい。かかる短絡不良を回避するため残留Ｃｕ層５ａ、６ｃをオーバポリッシュにより完全に除去しようとすると、領域Ｃに形成された幅広のＣｕ配線の上面の窪みがさらに深くなり、上層絶縁膜８に形成されるＣｕ配線７上面に残留Ｃｕ層６ｃが残りやすくなる。従って、幅広のＣｕ配線７上面の窪み６ａの発生を避けつつ高密度の微細配線７上の残留Ｃｕ層５ａを除去することは困難である。
【００１２】
かかる短絡不良を防止するために、電気めっき液に添加材を加えてＣｕ層の膜厚を均一にする方法が知られている。この方法では、電気めっきにより形成されるＣｕ層４の膜厚分布を平坦にするために、オーバプレート（Ｃｕ層４表面に形成される凸部５）を抑制する添加剤をめっき液に添加する。しかし、オーバプレートを抑制する添加剤は、ボトムアップ（配線溝１の底面からの堆積）を抑制するため、配線溝１の埋め込み性が劣化する。      
【００１３】
一方、ボトムアップを促進する添加剤をめっき液に添加して埋め込み性を向上すると、オーバプレートが増加する。このように、オーバプレートと埋め込み性は互いにトレードオフの関係にある。このため、オーバプレートを抑制する添加剤とボトムアップを促進する添加剤との添加量を調整して、オーバプレートと埋め込み性の両特性のバランスを保持する必要がある。その結果、ＣＭＰで平坦化できるまでオーバプレートを抑制することは困難であった。
【特許文献１】特開２００４−３６３３０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述したように、配線幅又は配線密度の異なる複数領域に電気めっきにより配線溝を埋め込むＣｕ層を形成すると、配線幅及び密度に応じてＣｕ層の層厚が異なることからＣｕ層上面に凸部と凹部が発生する。この凹部及び凸部の高低差は大きく、これをＣＭＰにより平坦化することは難しい。このため、この凹部上に形成された上層絶縁膜上やこの凸部に、Ｃｕ層がＣＭＰで除去されない残留Ｃｕ層が残され、これらの領域に形成されたＣｕ配線の短絡の原因となるという問題があった。
【００１５】
また、めっき液にオーバプレートを抑制する添加剤を添加して電気めっきにより形成されるＣｕ層を均一な層厚にする方法では、埋め込み特性の劣化とのバランスを採る必要から、ＣＭＰで平坦化できる程度まで凹部と凸部との高低差を十分低くすることは困難であった。
【００１６】
本発明の目的は、電気メッキ法により絶縁膜に形成された配線溝を埋め込むＣｕ層を形成した後、余分なＣｕ層を除去して絶縁膜に埋め込まれたＣｕ配線を形成するダマシン法を用いた半導体装置の製造方法の改良に関し、電気めっきにより形成された表面に凹部及び凸部を有するＣｕ層を平坦化して、凹部と凸部の高低差を小さくすることで、凹部又は凸部が形成された領域に残留Ｃｕ層が残らないようにすることができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するための本発明の構成は、絶縁膜に形成された配線溝を埋め込むＣｕ層を絶縁膜上に電気めっきにより形成した後、このＣｕ層をスパッタして平坦化する。次いで、Ｃｕ層を絶縁膜上面が表出するまで平坦に除去し、配線溝に埋め込まれた前記Ｃｕ層をＣｕ配線として残すことでＣｕ配線を形成する。
【００１８】
上記本発明の構成では、電気めっき法により形成されたＣｕ層の表面をスパッタすることで平坦にする。以下、スパッタによりＣｕ層表面が平坦になる理由を説明する。
【００１９】
図１は本発明の原理説明図であり、図１（ａ）はスパッタ速度のスパッタイオン入射角θ依存性を、図１（ｂ）はスパッタイオン入射角θの定義を、図１（ｃ）はスパッタイオン１１がターゲットへ垂直に入射したときのターゲットの表面形状の変化を表している。なお、図１（ｃ）中の線イはターゲットの当初の表面形状を表し、線ロ〜ニはスパッタの経過によりこの順で変化するターゲットの表面形状を表している。
【００２０】
図１（ａ）を参照して、ターゲット１０表面へスパッタイオン１１が入射角θで入射したとき、ターゲット表面のスパッタ速度は入射角が４０度近傍で最大となり、この入射角から０度及び９０度方向へ向けて離れるに従ってスパッタ速度は小さくなる。この図１（ａ）のスパッタ速度は、Ａｒ+ をスパッタイオンとし、Ｓｉ、Ａｌ及びＧａＡｓをそれぞれターゲットとして選択した場合の実測値である。このように、稀ガスをスパッタイオンとするスパッタ速度の入射角依存性は、ガス種及びターゲット材料によってあまり変わらない。これは、ターゲット材料としてＣｕを選択しても同様である。
【００２１】
図１（ｃ）を参照して、表面に凸部を有するターゲット１０の表面（線イを参照。）に垂直方向からＡｒ+ イオンを照射すると、イオン入射軸に対して４０度により近い傾斜面をなす凸部の側面からスパッタが進行し、この凸部の側面にほぼ４０度の傾斜面が形成される。他方、凸部の頂上及び凸部の外側は、イオン入射軸に対して９０度をなす平坦面に近いため、スパッタ速度は小さくスパッタはあまり進行しない（線ロを参照。）。このため、凸部の側面に形成された４５度の傾斜面が、凸部の中央に向かって凸部を侵食するようにスパッタが進行する（線ハを参照。）。そして、凸部が完全に侵食されると、ターゲット表面は平坦になる（線ニを参照。）
このスパッタによる平坦化では、スパッタは主として凸部の側面からターゲット表面の面内方向に進行するから、凸部の高低に依らずほぼ同じスパッタ時間で平坦化が達成される。従って、高い凸部であっても僅かなオーバエッチングで十分に平坦化することができるので、ＣＭＰによる平坦化のようにオーバエッチングにより幅広のＣｕ配線の上面に深い窪みを発生させることがない。
【００２２】
上記の本発明の構成において、スパッタイオンは、Ｃｕとの化学反応性が低い稀ガス、例えばＡｒイオンを用いることができる。スパッタイオンの入射角θは、絶縁膜の平坦面に対して９０度±１５度とすることが、絶縁膜の平坦面のスパッタ速度を小さくしてオーバエッチングを防止する観点から好ましい。なお、本発明においてスパッタイオンの垂直な入射角とは、バイアス電圧を印加した基板ホルダに平行に基板を載置したとき、バイアス電圧により生ずる電界方向に沿って入射するスパッタイオンの入射角をいい、正確な９０度から例えば数度程度の傾きの範囲を含む。
【００２３】
さらに、本発明の構成において、スパッタによりＣｕ層を平坦化した後、ＣＭＰを用いて配線溝より上方の余分のＣｕ層を除去してＣｕ配線を形成することができる。ＣＭＰは他のＣｕ層の除去方法に比べて高速に処理することができる。
【００２４】
この余分のＣｕ層の除去を、稀ガスイオンによるスパッタにより行なうこともできる。この方法によると、オーバエッチングが少なくＣｕ配線上の窪みが浅くなる。このとき、スパッタイオンを斜め入射、例えば４０度で入射することで、平坦化されたＣｕ層の表面のスパッタ速度を向上することができる。
【００２５】
また、本発明の構成において、スパッタによるＣｕ層の平坦化の前にＣＭＰによりＣｕ層を研磨することで、凹部と凸部の高低差を減少させてスパッタ量を少なくし，スパッタによる汚染を少なくすることができる。
【発明の効果】
【００２６】
本発明によれば、電気めっきにより形成された表面に凹凸を有するＣｕ層を、僅かなオーバエッチングで平坦にすることができるので、ダマシン法により余分なＣｕ層を除去した後に凸部又は凹部にＣｕ層が残ることを防止することができる。このため、信頼性の高い半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００２７】
図２は本発明の実施形態工程断面図であり、絶縁膜に埋め込まれたＣｕ配線を有する半導体装置の製造工程を表している。本実施形態では、まず、図外の表面にトランジスタが形成された半導体基板上に、図１を参照して、絶縁膜２を形成する。次いで、この絶縁膜２に配線溝１を形成する。なお配線溝１は、図１に示すような浅い配線溝１の他、デュアルダマシンに必要とされる浅い配線溝１とビアホール用の溝とを含むものであってもよい。また、絶縁膜２の領域Ａには、細い配線溝１が高密度に、例えば０．５μｍ幅の配線溝１が１μｍピッチで形成される。絶縁膜２の領域Ｃには、幅広の配線溝が疎に、例えば５μｍ幅の配線溝１が他の配線からピッチ５μｍ以上離れて形成される。さらに、絶縁膜の領域Ｃには配線溝１が形成されず、絶縁膜１の上面がそのまま表出する。
【００２８】
次いで、絶縁膜２の上面及び配線溝１の側面及び底面に導電膜からなるシード層３を例えばスパッタ法により形成する。次いで、シード層３を電極とする電気めっきによりシード層３上にＣｕを析出させ、絶縁膜２上面を覆い配線溝１を埋め込むＣｕ層４を形成する。
【００２９】
この電気めっきでは、めっき液に十分な量のボトムアップを促進する添加剤を添加して埋め込み性を良好にし、配線溝１に巣が発生しないようにする。このため、Ｃｕ層４は、配線溝１が形成されていない領域Ｂに比較して領域Ａでは厚く、領域Ｃでは薄く形成される。その結果、Ｃｕ層４の上面は、領域Ａに凸部５が形成され、領域Ｃに凹部６が形成された凹凸を有する表面となる。
【００３０】
次いで、基板を、図外の誘導励起型のプラズマ発生装置内の図外の基板ホルダ上に水平に載置し、基板の上方にＡｒプラズマを発生させると共に基板ホルダに高周波電圧を印加して、基板ホルダにバイアス電圧を発生させる。このバイアス電圧により発生する電界は、プラズマから基板ホルダにほぼ垂直に向かう。従って、図２（ｂ）を参照して、プラズマから生成したスパッタイオン１１（Ａｒ+ イオン）は、絶縁膜２の表面にほぼ垂直に入射して、絶縁膜２上に形成されたＣｕ層４をスパッタする。
【００３１】
図２（ｂ）を参照して、垂直に入射するスパッタイオン１１により、Ｃｕ層４は、凸部５及び凹部６の側壁面がほぼ４０度をなす傾斜面となるようにスパッタされた後、その傾斜面が水平に移動するようにスパッタされ移動後の面は平坦化された平坦化面１２となる。そして、Ｃｕ層４全面が平坦化面１２になる（図２（ｃ）を参照）。
【００３２】
次いで、図２（ｃ）を参照して、表面が平坦化面１２にされたＣｕ層４をＣＭＰで研磨し、配線溝１の外側に延在する絶縁層２上面に形成されたシード層３が研磨されて、絶縁層２上面が表出するまでＣｕ層４を除去する。上記工程を経て、絶縁層４に埋め込まれたダマシンＣｕ配線４が形成される。この後、通常の多層配線工程を経て半導体装置が製造される。
【００３３】
本実施形態では、スパッタによりＣｕ層４を平坦化した後にＣＭＰで余分な残りのＣｕ層４を高速に除去するから、残留Ｃｕ層５ａ及びＣｕ配線７上面の窪みのない埋め込みＣｕ配線７を高速に製造することができる。
【００３４】
本実施形態では平坦化されたＣｕ層４をＣＭＰで除去したが、このＣｕ層４の除去を稀ガスイオンを用いたスパッタにより行なうことができる。この方法では、余分なＣｕ層４を除去するためのスパッタを、Ｃｕ層４の平坦化のためのスパッタに続けて同一プラズマ発生装置内で行なうことができるので工程が簡素になる。このとき、余分なＣｕ層４の除去を、例えば基板を傾斜させ、Ａｒ+ イオンの入射角θを４０度程度とすることで、スパッタ速度を向上することができる。
【００３５】
さらに、本実施形態の電気めっき工程の後でスパッタによる平坦化工程の前に、電気めっきにより形成されたＣｕ層４の表面をＣＭＰで研磨する工程を挿入することもできる。これにより、Ｃｕ層４の表面に高低差の大きな凹凸が存在する場合、凹凸の高低差が小さくなるから、平坦化のためにスパッタで除去する量が少なくて済むためスパッタによる汚染を少なくすることができる。
【産業上の利用可能性】
【００３６】
本発明を半導体装置のＣｕ配線の形成に適用することで、配線間の短絡のおそれがない信頼性の高い半導体装置を製造することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の原理説明図
【図２】本発明の実施形態工程断面図
【図３】従来のＣｕ配線形成工程断面図
【符号の説明】
【００３８】
１  配線溝
２  絶縁膜
３  シード層
４  Ｃｕ層
５、５ｂ  凸部
５ａ、６ｃ  残留Ｃｕ層
６、６ｂ  凹部
６ａ  窪み
７  Ｃｕ配線
８  上層絶縁膜
１０  ターゲット
１１  スパッタイオン
１２  平坦化面
【図１】
2006324445.tif 000003
【図２】
2006324445.tif 000004
【図３】
2006324445.tif 000005