(57)【要約】【課題】  部材点数を削減して、コストダウンを図る。【解決手段】  液晶表示装置１は、ソース配線を有する液晶パネル１０と、ソースドライバＩＣ２１をそれぞれ有する第１ソースＳＯＦ６０および第２ソースＳＯＦ２０と、ドライバＩＣ２１に制御信号を入力するためのソースＩＣ用配線４１を有するソースＰＣＢ４０と、ドライバＩＣ２１を制御する制御基板８０を備える。第１ソースＳＯＦ６０は、第１ソースＳＯＦ６０のドライバＩＣ２１に制御信号を入力するための入力配線２３と、第２ソースＳＯＦ２０のドライバＩＣ２１に制御信号を入力するためのソースＩＣ入力用配線２４を有する。第１ソースＳＯＦ６０が液晶パネル１０および制御基板８０に接続されることによって、制御基板８０からソースＩＣ入力用配線２４およびソースＩＣ用配線４１を介して第２ソースＳＯＦ２０のドライバＩＣ２１に制御信号が入力される。【選択図】  図１
2006039316.tif 000002
【特許請求の範囲】
【請求項１】
フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する回路フィルムであって、
前記表示装置は、第１信号配線および第２信号配線を少なくとも有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第１および第２回路を制御する制御基板とを備え、
前記フィルム基材は、前記制御基板に接続される領域と、前記表示パネルに接続される領域とを有し、前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線とを少なくとも含み、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１および第２入力用配線をそれぞれ介して前記第１および第２回路に駆動信号がそれぞれ入力される回路フィルム。
【請求項２】
フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する回路フィルムであって、
前記表示装置は、第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備え、
前記フィルム基材は、前記制御基板に接続される領域と、前記表示パネルに接続される領域とを有し、前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線と、前記第３回路に制御信号を入力するための第３入力用配線を含み、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１ないし第３入力用配線をそれぞれ介して前記第１ないし第３回路に駆動信号がそれぞれ入力される回路フィルム。
【請求項３】
フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する回路フィルムであって、
前記表示装置は、第１信号配線および第２信号配線を有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ制御信号を入力する第２回路用配線を有する配線基板と、前記第１および第２回路を制御する制御基板とを備え、
前記フィルム基材は、前記配線基板に接続される領域と、前記表示パネルに接続される領域とを有し、前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路用配線に制御信号を入力するための第２入力用配線とを含み、前記フィルム基材が前記表示パネル、前記配線基板および前記制御基板に接続されることによって、前記制御基板から前記第１信号配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力される回路フィルム。
【請求項４】
フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する回路フィルムであって、
前記表示装置は、第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ制御信号を入力する第２回路用配線を有する配線基板と、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備え、前記表示パネルが前記第３回路へ制御信号を入力するための第３回路用配線を有しており、
前記フィルム基材は、前記配線基板に接続される領域と、前記表示パネルに接続される領域とを有し、前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路用配線に制御信号を入力するための第２入力用配線と、前記第３回路用配線に制御信号を入力するための第３入力用配線とを含み、前記フィルム基材が前記表示パネル、前記配線基板および前記制御基板に接続されることによって、前記制御基板から前記第１信号配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力され、前記制御基板から前記第３入力用配線および前記第３回路用配線を介して前記第３回路用配線に制御信号が入力される回路フィルム。
【請求項５】
第１信号配線および第２信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第１および第２回路を制御する制御基板とを備えた表示装置であって、
前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線とを有し、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１入力用配線および前記第２入力用配線をそれぞれ介して前記第１回路および前記第２回路に制御信号がそれぞれ入力される表示装置。
【請求項６】
第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備えた表示装置であって、
前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線と、前記第３回路に制御信号を入力するための第３入力用配線とを有し、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１ないし第３入力用配線をそれぞれ介して前記第１ないし第３回路に制御信号がそれぞれ入力される表示装置。
【請求項７】
第１信号配線および第２信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ信号を入力する第２回路用配線を有する配線基板と、前記第１および第２回路を制御する制御基板とを備えた表示装置であって、
前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線とを有し、前記フィルム基材が前記制御基板、前記配線基板および前記表示パネルに接続されることによって、前記制御基板から前記第１入力用配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力される表示装置。
【請求項８】
第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ信号を入力する第２回路用配線を有する配線基板と、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備え、前記表示パネルが前記第３回路へ制御信号を入力するための第３回路用配線を有する表示装置であって、
前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線と、前記第３回路に制御信号を入力するための第３入力用配線とを有し、前記フィルム基材が前記制御基板、前記配線基板および前記表示パネルに接続されることによって、前記制御基板から前記第１入力用配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力され、前記制御基板から前記第３入力用配線および前記第３回路用配線を介して前記第３回路に制御信号が入力される表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路フィルムおよびこれを備えた表示装置、例えば液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置を動作させるために、液晶パネル上の配線とドライバＩＣ（集積回路）とを接続させるドライバＩＣの実装が行われる。ドライバＩＣの実装方法としては、ドライバＩＣをガラス基板上に直接搭載して、ドライバＩＣの電極とガラス基板上の配線とを接続するＣＯＧ（Chip On Glass ）実装、ドライバＩＣをフレキシブルプリント基板（ＦＰＣ）に実装し、これを液晶パネルに接続するＳＯＦ（System On Film）実装（例えば特許文献１を参照）が挙げられる。さらに、ドライバＩＣが実装された液晶パネルと、ドライバＩＣを制御する回路や電源などの他の回路が実装された制御基板とを接続する周辺回路実装が行われる。
【０００３】
図９は従来のＦＰＤ（フラットパネルディスプレイ）を模式的に示す斜視図である。図９に示すＦＰＤでは、バックライトユニット 200の裏面に制御基板 210が配置され、制御基板 210に接続されたＳＯＦ（System On Film） 220がパネルに接続されている。しかしながら、ＦＰＤが大型化するに伴ってパネルガイドやバックライトユニット 200が厚くなると、制御基板 210を裏面に設置するために、ＳＯＦ 220を長尺化する必要があるので、ＳＯＦ 220のフィルム基材の面積が増大し、コストアップが避けられない。また、制御基板 210の外形が大きくなるので、母基板から面取りできる基板枚数が少なくなり、コストアップになる。
【０００４】
そこで、昨今では、ＳＯＦが接続された部分を制御基板から分離して、分離した基板部分をバックライトユニットの側面に配置する手法が採られている。これにより、バックライトユニットが厚くなっても、ＳＯＦの長尺化を避けることができる。
【０００５】
図１０は基板分離型のＦＰＤを模式的に示す平面図であり、図１１は斜視図である。なお、図１１では、ソースＳＯＦ 120および入力用ＦＰＣ160 の記載が省略されている。
【０００６】
液晶表示パネルの周縁部には、ソースドライバＩＣ 121が実装されたソースＳＯＦ 120と、ゲートドライバＩＣ 131が実装されたゲートＳＯＦ130 とが接続されている。ソースＳＯＦ120 およびゲートＳＯＦ 130はそれぞれソース基板140 およびゲート基板 150に接続され、ソース基板140 およびゲート基板 150がそれぞれ入力用ＦＰＣ160, 170を介して制御基板180 に接続されている。各入力用ＦＰＣ160, 170は、各基板140,150, 180にそれぞれ形成されたコネクタ141,151,181,182 により接続されている。制御基板180 はバックライトユニット110 の裏面に配置され、制御基板180 から分離された各基板140,150 がバックライトユニット110 の側面のデッドスペースに配置されている。これにより、制御基板180 の外形が最適化され、基板面積が縮小化されるので、コストアップを抑えることができる。また、ＳＯＦ120,130 の長尺化を避けることができるので、コストダウンとなる。
【０００７】
しかし、制御基板180 と各基板140,150 とが分離されているので、これらを接続するための専用のインターフェース（例えばＦＰＣやフレキシブルフラットケーブルなど）が別途必要となり、このインターフェースを追加することによるコストアップの問題が新たに生じる。具体的には、入力用ＦＰＣ160, 170が必要となり、さらに入力用ＦＰＣ160, 170を各基板140,150,180 に接続するためのコネクタ141,151,181,182 も必要となる。
【特許文献１】特許第３１５４８１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的の１つは、部材点数を削減して、コストダウンを図ることである。
【課題を解決するための手段】
【０００９】
本発明は、回路フィルムを表示パネルだけでなく、制御基板にも接続することにより、専用のインターフェースを不要とするものである。本発明は以下の第１ないし第４の局面による回路フィルムを包含する。また本発明は以下の第１ないし第４の局面による表示装置を包含する。
【００１０】
本発明の第１の局面による回路フィルムは、フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する。前記表示装置は、第１信号配線および第２信号配線を少なくとも有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第１および第２回路を制御する制御基板とを備える。前記フィルム基材は、前記制御基板に接続される領域と、前記表示パネルに接続される領域とを有する。前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線とを少なくとも含み、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１および第２入力用配線をそれぞれ介して前記第１および第２回路に駆動信号がそれぞれ入力される。
【００１１】
本発明の第２の局面による回路フィルムは、フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する。前記表示装置は、第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備える。前記フィルム基材は、前記制御基板に接続される領域と、前記表示パネルに接続される領域とを有する。前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線と、前記第３回路に制御信号を入力するための第３入力用配線を含み、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１ないし第３入力用配線をそれぞれ介して前記第１ないし第３回路に駆動信号がそれぞれ入力される。
【００１２】
本発明の第３の局面による回路フィルムは、フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する。前記表示装置は、第１信号配線および第２信号配線を有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ制御信号を入力する第２回路用配線を有する配線基板と、前記第１および第２回路を制御する制御基板とを備える。前記フィルム基材は、前記配線基板に接続される領域と、前記表示パネルに接続される領域とを有する。前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路用配線に制御信号を入力するための第２入力用配線とを含み、前記フィルム基材が前記表示パネル、前記配線基板および前記制御基板に接続されることによって、前記制御基板から前記第１信号配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力される。
【００１３】
本発明の第４の局面による回路フィルムは、フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する。前記表示装置は、第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ制御信号を入力する第２回路用配線を有する配線基板と、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備え、前記表示パネルが前記第３回路へ制御信号を入力するための第３回路用配線を有する。前記フィルム基材は、前記配線基板に接続される領域と、前記表示パネルに接続される領域とを有する。前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路用配線に制御信号を入力するための第２入力用配線と、前記第３回路用配線に制御信号を入力するための第３入力用配線とを含み、前記フィルム基材が前記表示パネル、前記配線基板および前記制御基板に接続されることによって、前記制御基板から前記第１信号配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力され、前記制御基板から前記第３入力用配線および前記第３回路用配線を介して前記第３回路用配線に制御信号が入力される。
【００１４】
本発明の第１の局面による表示装置は、第１信号配線および第２信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第１および第２回路を制御する制御基板とを備える。前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線とを有し、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１入力用配線および前記第２入力用配線をそれぞれ介して前記第１回路および前記第２回路に制御信号がそれぞれ入力される。
【００１５】
本発明の第２の局面による表示装置は、第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備える。前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線と、前記第３回路に制御信号を入力するための第３入力用配線とを有し、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１ないし第３入力用配線をそれぞれ介して前記第１ないし第３回路に制御信号がそれぞれ入力される。
【００１６】
本発明の第３の局面による表示装置は、第１信号配線および第２信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ信号を入力する第２回路用配線を有する配線基板と、前記第１および第２回路を制御する制御基板とを備える。前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線とを有し、前記フィルム基材が前記制御基板、前記配線基板および前記表示パネルに接続されることによって、前記制御基板から前記第１入力用配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力される。
【００１７】
本発明の第４の局面による表示装置は、第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ信号を入力する第２回路用配線を有する配線基板と、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備え、前記表示パネルが前記第３回路へ制御信号を入力するための第３回路用配線を有する。前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線と、前記第３回路に制御信号を入力するための第３入力用配線とを有し、前記フィルム基材が前記制御基板、前記配線基板および前記表示パネルに接続されることによって、前記制御基板から前記第１入力用配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力され、前記制御基板から前記第３入力用配線および前記第３回路用配線を介して前記第３回路に制御信号が入力される。
【発明の効果】
【００１８】
本発明によれば、部材点数を削減して、コストダウンを図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照しながら本発明の実施形態を説明する。以下の実施形態では、表示装置の例として、液晶パネルを備えた液晶表示装置について説明する。しかし、本発明の表示装置は、液晶表示装置に限定されない。例えば、無機または有機ＥＬ(Electro Luminescence)表示装置であっても良い。なお、液晶表示装置は、透過型、反射型、反射透過両用型のいずれのタイプでも良い。
【００２０】
（実施形態１）
本実施形態は、本発明の第３の局面による回路フィルムおよび表示装置の実施形態である。図１は実施形態１の液晶表示装置１を模式的に示す平面図である。
【００２１】
液晶表示装置１は、液晶パネル１０と、液晶パネル１０の周縁部にて接続された第１ソースＳＯＦ６０および第２ソースＳＯＦ２０と、液晶パネル１０の周縁部にて接続された第１ゲートＳＯＦ７０および第２ゲートＳＯＦ３０と、ソースＳＯＦ２０，６０に接続されたソースＰＣＢ（プリント回路基板）４０と、ゲートＳＯＦ３０，７０に接続されたゲートＰＣＢ５０と、制御基板８０とを備える。なお、図１では、記載を省略するために、ソースＳＯＦ２０およびゲートＳＯＦ３０をそれぞれ１枚のみ記載しているが、典型的には複数のＳＯＦ２０，３０が配置されている。
【００２２】
液晶パネル１０は、ＴＦＴ(Thin Film Transistor)基板（不図示）と、ＴＦＴ基板に対向配置されたカラーフィルタ基板（不図示）と、両基板間に介在する液晶層（不図示）とを有する。ＴＦＴ基板は、それぞれが互いに平行で列方向に延びる複数のソース配線と、複数のソース配線とそれぞれ交差し、かつそれぞれが互いに平行に延びる複数のゲート配線と、ソース配線およびゲート配線と電気的に接続され、マトリクス状に配置されたＴＦＴと、ＴＦＴを介してゲート配線およびソース配線と接続された画素電極とを有する。ＴＦＴ基板の周縁部にはソース配線およびゲート配線の各端子が形成されている。カラーフィルタ基板は、赤、緑、青の各色のカラーフィルタと、カラーフィルタを覆う共通電極とを有する。ＴＦＴ基板およびカラーフィルタ基板それぞれの液晶層側には、ラビング処理が施された配向膜が形成されている。
【００２３】
ソースＳＯＦ２０，６０およびゲートＳＯＦ３０，７０は、ガラスやポリイミド系樹脂等からなるフィルム基材と、フィルム基材上に搭載されたドライバＩＣ２１，３１と、フィルム基材に形成された銅箔等の配線パターンとを有する。配線パターンは、複数本の配線から構成され、プレーティング法またはキャスティング法により形成される。なお、ソースＳＯＦ２０，６０およびゲートＳＯＦ３０，７０には、ドライバＩＣだけでなく、その他各種部品が搭載されることがある。
【００２４】
ソースＰＣＢ４０は、第２ソースＳＯＦ２０に搭載されたソースドライバＩＣ２１へ制御信号を入力するためのソースＩＣ用配線４１を有する。同様に、ゲートＰＣＢ５０は、第２ゲートＳＯＦ３０に搭載されたゲートドライバＩＣ３１へ制御信号を入力するためのゲートＩＣ用配線５１を有する。
【００２５】
制御基板８０は、ソースドライバＩＣ２１およびゲートドライバＩＣ３１を制御する制御信号や電源電圧などの各種の信号を供給するための回路を有する。
【００２６】
図２は第１ソースＳＯＦ６０を模式的に示す平面図であり、図３は第２ソースＳＯＦ２０を模式的に示す平面図である。まず、図３に示す第２ソースＳＯＦ２０について説明する。第２ソースＳＯＦ２０は、ソースドライバＩＣ２１と、ソースドライバＩＣ２１から液晶パネル１０のソース配線へ信号を出力するための出力配線２２と、ソースドライバＩＣ２１へ信号を入力するための入力配線２３とを有する。またソースＳＯＦ２０は、出力配線２２を液晶パネル１０のソース配線に接続するためのパネル側端子２０ａと、入力配線２３をソースＰＣＢ４０のソースＩＣ用配線４１に接続するためのＰＣＢ側端子２０ｂとを有する。
【００２７】
一方、第１ソースＳＯＦ６０は、第２ソースＳＯＦ２０と同様に、ソースドライバＩＣ２１、出力配線２２および入力配線２３を有するとともに、パネル側端子６０ａと、ＰＣＢ側端子６０ｂとを有する。但し、第１ソースＳＯＦ６０の入力配線２３は、第２ソースＳＯＦ２０よりも長く延びて、制御基板側端子６０ｃにて制御基板８０に接続されている。また第１ソースＳＯＦ６０は、ソースＰＣＢ４０に形成されたソースＩＣ用配線４１に制御信号を入力するためのソースＩＣ入力用配線２４をさらに有する。ソースＩＣ入力用配線２４は、ＰＣＢ側端子６０ｂにてソースＩＣ用配線４１に接続され、制御基板側端子６０ｃにて制御基板８０に接続されている。
【００２８】
昨今では映像表示のための情報量が増大しているので、制御基板８０とＰＣＢ４０，５０との間の信号伝送に関して、両者を接続するインターフェースの端子多ピン化が要求されるようになってきている。端子間が狭ピッチである程、基板面積の縮小化や高密度化が可能になる。しかし、コネクタを用いた接続やＦＰＣを直接基板へ半田接続するいわゆる半田付け接続では、ピッチ間の最小限界はせいぜい400 μｍ程度である。
【００２９】
本実施形態では、制御基板８０とＰＣＢ４０，５０とをＳＯＦ６０，７０を介して接続している。ＳＯＦ６０，７０は、例えば、ポリイミドテープ基材にスパッタでCr，Ni層を形成し、その上に銅をメッキで形成して製作される。ＳＯＦ６０，７０の銅箔は薄く形成することができるので、テープ配線のファインピッチ化が可能となる。例えば、銅箔厚を８μm 程度にすることができ、これにより配線間ピッチを30μｍ程度にすることができる。また配線の端子を千鳥状に配列することにより、ファインピッチ接合が可能となる。
【００３０】
したがって、ＦＰＣに替えてＳＯＦ６０，７０を採用することにより、制御基板８０とＰＣＢ４０，５０との間の信号伝送端子ピッチをＳＯＦ６０，７０の液晶パネル側入力ピッチと同程度まで狭めることが可能になり、基板面積の縮小化や高密度化に多いに貢献することができる。
【００３１】
本実施形態では、異方性導電膜（ＡＣＦ）を用いてＳＯＦ20,30,60,70 が液晶パネル１０、ＰＣＢ４０，５０および制御基板８０に接続されている。これにより、コストアップにつながるコネクタが不要になる。また鉛を含有する半田材料で用いて接続を行うと、環境面で不評を買うことになるが、異方性導電膜による接続を行うことより、環境面でも大いに貢献することができる。
【００３２】
次に、液晶表示装置１上を伝播する信号の伝達経路について説明する。制御基板８０から出力された制御信号は、第１ソースＳＯＦ６０の入力配線２３およびソースＩＣ入力用配線２４に入力される。入力配線２３に入力された制御信号は第１ソースＳＯＦ６０のソースドライバＩＣ２１に入力される。一方、ソースＩＣ入力用配線２４に入力された制御信号は、ＰＣＢ側端子６０ｂにてソースＩＣ用配線４１に入力され、第２ソースＳＯＦ２０のソースドライバＩＣ２１に入力される。これにより、ソースドライバＩＣ２１から液晶パネル１０のソース配線へ駆動信号が出力される。
【００３３】
ゲートＳＯＦ３０，７０は、ソースＳＯＦ２０，６０と同様の構成を有する。簡潔に述べると、第１ゲートＳＯＦ７０は、出力配線および入力配線を有するとともに、ゲートＩＣ用配線５１に制御信号を入力するためのゲートＩＣ入力用配線を有する。制御基板８０から出力された制御信号は、制御基板側端子７０ｃにて入力配線およびゲートＩＣ入力用配線に入力される。入力配線に入力された制御信号は第１ゲートＳＯＦ７０のゲートドライバＩＣ３１に入力される。一方、ゲートＩＣ入力用配線に入力された制御信号は、ゲートＰＣＢ５０のゲートＩＣ用配線５１を介して、第２ゲートＳＯＦ３０のソースドライバＩＣ２１に入力される。これにより、ゲートドライバＩＣ３１から液晶パネル１０のゲート配線へ駆動信号が出力される。
【００３４】
なお、ＳＯＦ20,30,60, 70は、電源電圧を供給するための配線や液晶パネル１０のカラーフィルタ基板に形成された共通電極へコモン信号を入力するための配線を有していても良い。
【００３５】
図４は本実施形態の液晶表示装置１を模式的に示す斜視図である。なお、図４では、ソースＳＯＦ２０，６０の記載が省略されている。本実施形態によれば、パネルガイドやバックライトユニットによるモジュール側面のデッドスペースにＰＣＢ４０，５０を配置することができるので、ＳＯＦ２０，３０の外形寸法を縮小化することができ、コストダウンが可能となる。制御基板８０とＰＣＢ４０，５０との接続にＳＯＦ６０，７０を用いてＡＣＦ接続することにより、ＦＰＣやコネクタ等のインターフェース専用部品を削減でき、大幅なコストダウンが見込まれる。制御基板８０とＰＣＢ４０，５０とが分離されているので、各基板で最適な基板寸法を取ることが可能になり、基板のコストダウンにもつながる。
【００３６】
次に、本実施形態の液晶表示装置１を製造する工程について説明する。但し、液晶パネル１０、ソースＳＯＦ２０，６０、ゲートＳＯＦ３０，７０、ソースＰＣＢ４０、ゲートＰＣＢ５０の各構成要素については、公知の方法により製造することができるので説明を省略する。
【００３７】
まず、液晶パネル１０の周縁部にＡＣＦを貼り付ける。液晶パネル１０のアライメントマークとソースＳＯＦ２０のアライメントマークとの位置合せを行って、第２ソースＳＯＦ２０を液晶パネル１０の周縁部にて仮留めする。液晶パネル１０のアライメントマークと第１ソースＳＯＦ６０のアライメントマークとの位置合せを行って、第１ソースＳＯＦ６０を液晶パネル１０の周縁部にて仮留めする。同様にして、ゲートＳＯＦ３０，７０を液晶パネル１０の周縁部にて仮留めする。約200 ℃に加熱し、2MPaの圧力により、ＳＯＦ２０，３０，６０，７０を液晶パネル１０に本接続する。
【００３８】
次に、ソースＰＣＢ４０にＡＣＦを貼り付ける。ソースＰＣＢ４０のアライメントマークとソースＳＯＦ２０，６０のアライメントマークとの位置合せを行って、ソースＳＯＦ２０，６０をソースＰＣＢ４０に仮留めする。同様にして、ゲートＳＯＦ３０，７０をゲートＰＣＢ５０に仮留めする。約200 ℃に加熱し、2MPaの圧力により、ＳＯＦ２０，３０，６０，７０をＰＣＢ４０，５０に本接続する。
【００３９】
制御基板８０にＡＣＦを貼り付ける。制御基板８０のアライメントマークと第１ソースＳＯＦ６０のアライメントマークとの位置合せを行って、第１ソースＳＯＦ６０を制御基板８０に仮留めする。同様にして、第１ゲートＳＯＦ７０を制御基板８０に仮留めする。約200 ℃に加熱し、2MPaの圧力により、ＳＯＦ６０，７０を制御基板８０に本接続する。
【００４０】
なお、本実施形態では、ＳＯＦ２０，３０，６０，７０を液晶パネル１０に本接続した後に、ソースＳＯＦ２０，６０をソースＰＣＢ４０に仮留めしているが、ソースＳＯＦ２０，６０をソースＰＣＢ４０に本接続した後に、ゲートＳＯＦ３０，７０を液晶パネル１０に本接続しても良い。また第１ソースＳＯＦ６０と第２ソースＳＯＦ２０とを別工程にてソースＰＣＢ４０に接続しても良い。
【００４１】
（実施形態２）
本実施形態は、本発明の第４の局面による回路フィルムおよび表示装置の実施形態である。図５は実施形態２の液晶表示装置２を模式的に示す平面図である。なお、実施形態１と同一の構成要素に同一の参照符号を付すことにより、その説明を省略する。
【００４２】
本実施形態の液晶表示装置２は、実施形態１におけるゲートＰＣＢ５０がなく、ゲートＳＯＦ３０のゲートドライバＩＣ３１への制御信号が液晶パネル１０側から入力される。言い換えれば、ゲートＳＯＦ３０は、隣接するゲートＳＯＦ３０へ制御信号を順次伝播させるための中継配線３２を有する。また液晶パネル１０は、隣接するゲートＳＯＦ３０，３０の中継配線３２，３２を接続するためのパネル側中継配線１２を有する。
【００４３】
図６は本実施形態の第１ソースＳＯＦ６１を模式的に示す平面図である。第１ソースＳＯＦ６１は、実施形態１に示す第１ソースＳＯＦ６０と同様に、ソースドライバＩＣ２１、出力配線２２、入力配線２３およびソースＩＣ入力用配線２４を有するとともに、パネル側端子６１ａ、ＰＣＢ側端子６１ｂおよび制御基板側端子６１ｃを有する。したがって、本実施形態の第１ソースＳＯＦ６１を液晶パネル１０、ソースＰＣＢ４０および制御基板８０に接続することにより、第１および第２ソースＳＯＦ２０，６１のソースドライバＩＣ２１に制御信号が入力され、ソースドライバＩＣ２１から液晶パネル１０のソース配線へ駆動信号が出力される。
【００４４】
本実施形態の第１ソースＳＯＦ６１は、ゲートＳＯＦ３０のゲートドライバＩＣ３１に制御信号を入力するためのゲートＩＣ入力用配線２５をさらに有する。液晶パネル１０には、ゲートＳＯＦ３０の中継配線３２に接続された中継配線１１が形成され、第１ソースＳＯＦ６１を液晶パネル１０に接続することにより、ゲートＩＣ入力用配線２５がパネル側端子６１ａにて中継配線１１と接続される。ゲートＩＣ入力用配線２５は制御基板側端子６０ｃにて制御基板８０に接続されている。したがって、第１ソースＳＯＦ６１を制御基板８０に接続することにより、制御基板８０から第１ソースＳＯＦ６１を介してゲートドライバＩＣ３１に制御信号が入力される。
【００４５】
本実施形態によれば、ゲートＰＣＢが不要となるので、ＰＣＢの部材コストを削減することができる。また第１ソースＳＯＦ６１を介して、ソースドライバＩＣ２１だけでなく、ゲートドライバＩＣ３１にも制御信号が入力されるので、実施形態１で示した第１ゲートＳＯＦ７０が不要となり、部材コストを削減することができる。さらに、実施形態１の液晶表示装置１よりも製造工程が簡略化され、製造効率が向上する。
【００４６】
（実施形態３）
本実施形態は、本発明の第１および第２の局面による回路フィルムおよび表示装置の実施形態である。図７は実施形態３の液晶表示装置３を模式的に示す平面図である。なお、実施形態１および２と同一の構成要素に同一の参照符号を付すことにより、その説明を省略する。
【００４７】
本実施形態の液晶表示装置３は、実施形態２におけるソースＰＣＢ４０がなく、第２ソースＳＯＦ２０のソースドライバＩＣ２１への制御信号が液晶パネル１０側から入力される。言い換えれば、ソースＳＯＦ２０は、隣接するソースＳＯＦ２０，２０へ制御信号を順次伝播させるための中継配線２６を有する。また液晶パネル１０は、隣接するソースＳＯＦ２０，２０の中継配線２６，２６を接続するためのパネル側中継配線１３を有する。
【００４８】
図８は本実施形態の第１ソースＳＯＦ６２を模式的に示す平面図である。第１ソースＳＯＦ６２は、実施形態２に示す第１ソースＳＯＦ６１と同様に、ソースドライバＩＣ２１、出力配線２２、入力配線２３、ソースＩＣ入力用配線２４およびゲートＩＣ入力用配線２５を有するとともに、パネル側端子６２ａおよび制御基板側端子６２ｃを有する。したがって、本実施形態の第１ソースＳＯＦ６２を液晶パネル１０および制御基板８０に接続することにより、第１ソースＳＯＦ６２のソースドライバＩＣ２１に制御信号が入力され、ソースドライバＩＣ２１から液晶パネル１０のソース配線へ駆動信号が出力される。またゲートＳＯＦ３０のゲートドライバＩＣ３１に制御信号が入力され、ゲートドライバＩＣ３１から液晶パネル１０のゲート配線へ駆動信号が出力される。
【００４９】
本実施形態の液晶表示装置３はソースＰＣＢがないので、第１ソースＳＯＦ６２にはＰＣＢ側端子がなく、ソースＩＣ入力用配線２４は制御基板側端子６２ｃからパネル側端子６２ａまで延びている。第１ソースＳＯＦ６２を液晶パネル１０に接続することにより、ソースＩＣ入力用配線２４がパネル側端子６２ａにて中継配線１３と接続される。したがって、第１ソースＳＯＦ６２を制御基板８０に接続することにより、制御基板８０から第１ソースＳＯＦ６２を介してソースドライバＩＣ２１に制御信号が入力され、ソースドライバＩＣ２１から液晶パネル１０のソース配線へ駆動信号が出力される。
【００５０】
以上、本発明の好ましい実施形態について説明したが、本発明の技術的範囲は上記実施形態に記載の範囲に限定されない。上記実施形態が例示であり、それらの各構成要素や各処理プロセスの組合せに、さらにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。例えば、上記実施形態では第１ソースＳＯＦ60,61,62が１枚使われているが、２枚以上使われても良い。これにより、液晶パネル１０のサイズの大型化に対応することができる。また上記実施形態では、ＰＣＢを用いているが、ＦＰＣなどのフレキシブルな基板を用いても良い。フレキシブルな基板を使用することにより、ＳＯＦとの接続時に発生する熱応力が緩和され、ＳＯＦに形成された配線の断線不良が発生し難くなる。
【産業上の利用可能性】
【００５１】
本発明の回路フィルムは、液晶モジュールなどのＦＰＤモジュールにおける周辺回路の実装に利用することができる。また本発明の表示装置は各種の電気機器に利用することができる。例えば、携帯電話機、ＰＤＡ（Personal Digital Assistance ）、パーソナルコンピュータ、薄型テレビ、医療用ディスプレイ、カーナビゲーションシステム、アミューズメント機器などに利用することができる。
【図面の簡単な説明】
【００５２】
【図１】実施形態１の液晶表示装置１を模式的に示す平面図である。
【図２】第１ソースＳＯＦ６０を模式的に示す平面図である。
【図３】第２ソースＳＯＦ２０を模式的に示す平面図である。
【図４】実施形態１の液晶表示装置１を模式的に示す斜視図である。
【図５】実施形態２の液晶表示装置２を模式的に示す平面図である。
【図６】実施形態２の第１ソースＳＯＦ６１を模式的に示す平面図である。
【図７】実施形態３の液晶表示装置３を模式的に示す平面図である。
【図８】実施形態３の第１ソースＳＯＦ６２を模式的に示す平面図である。
【図９】従来のＦＰＤを模式的に示す斜視図である。
【図１０】基板分離型のＦＰＤを模式的に示す平面図である。
【図１１】基板分離型のＦＰＤを模式的に示す斜視図である。
【符号の説明】
【００５３】
１，２，３            液晶表示装置
１０                    液晶パネル
１１                    中継配線
１２，１３              パネル側中継配線
２０                    第２ソースＳＯＦ
２０ａ                  パネル側端子
２０ｂ                  ＰＣＢ側端子
２１                    ソースドライバＩＣ
２２                    出力配線
２３                    入力配線
２４                    ソースＩＣ入力用配線
２５                    ゲートＩＣ入力用配線
２６                    中継配線
３０                    第２ゲートＳＯＦ
３１                    ゲートドライバＩＣ
３２                    中継配線
４０                    ソースＰＣＢ
４１                    ソースＩＣ用配線
５０                    ゲートＰＣＢ
５１                    ゲートＩＣ用配線
６０，６１，６２        第１ソースＳＯＦ
６０ａ，６１ａ，６２ａ  パネル側端子
６０ｂ，６１ｂ          ＰＣＢ側端子
６０ｃ，６１ｃ，６２ｃ  制御基板側端子
７０                    第１ゲートＳＯＦ
７０ｃ                  制御基板側端子
８０                    制御基板
【図１】
2006039316.tif 000003
【図２】
2006039316.tif 000004
【図３】
2006039316.tif 000005
【図４】
2006039316.tif 000006
【図５】
2006039316.tif 000007
【図６】
2006039316.tif 000008
【図７】
2006039316.tif 000009
【図８】
2006039316.tif 000010
【図９】
2006039316.tif 000011
【図１０】
2006039316.tif 000012
【図１１】
2006039316.tif 000013
【手続補正書】
【提出日】平成17年7月19日(2005.7.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する回路フィルムであって、
前記表示装置は、第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ制御信号を入力する第２回路用配線を有する配線基板と、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備え、前記表示パネルが前記第３回路へ制御信号を入力するための第３回路用配線を有しており、
前記フィルム基材は、前記配線基板に接続される領域と、前記表示パネルに接続される領域とを有し、前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路用配線に制御信号を入力するための第２入力用配線と、前記第３回路用配線に制御信号を入力するための第３入力用配線とを含み、前記フィルム基材が前記表示パネル、前記配線基板および前記制御基板に接続されることによって、前記制御基板から前記第１信号配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力され、前記制御基板から前記第３入力用配線および前記第３回路用配線を介して前記第３回路に制御信号が入力される回路フィルム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路フィルムおよびこれを備えた表示装置、例えば液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置を動作させるために、液晶パネル上の配線とドライバＩＣ（集積回路）とを接続させるドライバＩＣの実装が行われる。ドライバＩＣの実装方法としては、ドライバＩＣをガラス基板上に直接搭載して、ドライバＩＣの電極とガラス基板上の配線とを接続するＣＯＧ（Chip On Glass ）実装、ドライバＩＣをフレキシブルプリント基板（ＦＰＣ）に実装し、これを液晶パネルに接続するＳＯＦ（System On Film）実装（例えば特許文献１を参照）が挙げられる。さらに、ドライバＩＣが実装された液晶パネルと、ドライバＩＣを制御する回路や電源などの他の回路が実装された制御基板とを接続する周辺回路実装が行われる。
【０００３】
図９は従来のＦＰＤ（フラットパネルディスプレイ）を模式的に示す斜視図である。図９に示すＦＰＤでは、バックライトユニット 200の裏面に制御基板 210が配置され、制御基板 210に接続されたＳＯＦ（System On Film） 220がパネルに接続されている。しかしながら、ＦＰＤが大型化するに伴ってパネルガイドやバックライトユニット 200が厚くなると、制御基板 210を裏面に設置するために、ＳＯＦ 220を長尺化する必要があるので、ＳＯＦ 220のフィルム基材の面積が増大し、コストアップが避けられない。また、制御基板 210の外形が大きくなるので、母基板から面取りできる基板枚数が少なくなり、コストアップになる。
【０００４】
そこで、昨今では、ＳＯＦが接続された部分を制御基板から分離して、分離した基板部分をバックライトユニットの側面に配置する手法が採られている。これにより、バックライトユニットが厚くなっても、ＳＯＦの長尺化を避けることができる。
【０００５】
図１０は基板分離型のＦＰＤを模式的に示す平面図であり、図１１は斜視図である。なお、図１１では、ソースＳＯＦ 120および入力用ＦＰＣ160 の記載が省略されている。
【０００６】
液晶表示パネルの周縁部には、ソースドライバＩＣ 121が実装されたソースＳＯＦ 120と、ゲートドライバＩＣ 131が実装されたゲートＳＯＦ130 とが接続されている。ソースＳＯＦ120 およびゲートＳＯＦ 130はそれぞれソース基板140 およびゲート基板 150に接続され、ソース基板140 およびゲート基板 150がそれぞれ入力用ＦＰＣ160, 170を介して制御基板180 に接続されている。各入力用ＦＰＣ160, 170は、各基板140,150, 180にそれぞれ形成されたコネクタ141,151,181,182 により接続されている。制御基板180 はバックライトユニット110 の裏面に配置され、制御基板180 から分離された各基板140,150 がバックライトユニット110 の側面のデッドスペースに配置されている。これにより、制御基板180 の外形が最適化され、基板面積が縮小化されるので、コストアップを抑えることができる。また、ＳＯＦ120,130 の長尺化を避けることができるので、コストダウンとなる。
【０００７】
しかし、制御基板180 と各基板140,150 とが分離されているので、これらを接続するための専用のインターフェース（例えばＦＰＣやフレキシブルフラットケーブルなど）が別途必要となり、このインターフェースを追加することによるコストアップの問題が新たに生じる。具体的には、入力用ＦＰＣ160, 170が必要となり、さらに入力用ＦＰＣ160, 170を各基板140,150,180 に接続するためのコネクタ141,151,181,182 も必要となる。
【特許文献１】特許第３１５４８１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的の１つは、部材点数を削減して、コストダウンを図ることである。
【課題を解決するための手段】
【０００９】
本発明は、回路フィルムを表示パネルだけでなく、制御基板にも接続することにより、専用のインターフェースを不要とするものである。本発明は以下の第１ないし第４の局面による回路フィルムを包含する。また本発明は以下の第１ないし第４の局面による表示装置を包含する。
【００１０】
本発明の第１の局面による回路フィルムは、フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する。前記表示装置は、第１信号配線および第２信号配線を少なくとも有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第１および第２回路を制御する制御基板とを備える。前記フィルム基材は、前記制御基板に接続される領域と、前記表示パネルに接続される領域とを有する。前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線とを少なくとも含み、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１および第２入力用配線をそれぞれ介して前記第１および第２回路に駆動信号がそれぞれ入力される。
【００１１】
本発明の第２の局面による回路フィルムは、フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する。前記表示装置は、第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備える。前記フィルム基材は、前記制御基板に接続される領域と、前記表示パネルに接続される領域とを有する。前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線と、前記第３回路に制御信号を入力するための第３入力用配線を含み、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１ないし第３入力用配線をそれぞれ介して前記第１ないし第３回路に駆動信号がそれぞれ入力される。
【００１２】
本発明の第３の局面による回路フィルムは、フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する。前記表示装置は、第１信号配線および第２信号配線を有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ制御信号を入力する第２回路用配線を有する配線基板と、前記第１および第２回路を制御する制御基板とを備える。前記フィルム基材は、前記配線基板に接続される領域と、前記表示パネルに接続される領域とを有する。前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路用配線に制御信号を入力するための第２入力用配線とを含み、前記フィルム基材が前記表示パネル、前記配線基板および前記制御基板に接続されることによって、前記制御基板から前記第１信号配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力される。
【００１３】
本発明の第４の局面による回路フィルムは、フィルム基材と、前記フィルム基材に形成され、表示装置に駆動信号を出力する第１回路と、前記フィルム基材に形成された複数の入力用配線とを有する。前記表示装置は、第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ制御信号を入力する第２回路用配線を有する配線基板と、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備え、前記表示パネルが前記第３回路へ制御信号を入力するための第３回路用配線を有する。前記フィルム基材は、前記配線基板に接続される領域と、前記表示パネルに接続される領域とを有する。前記複数の入力用配線は、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路用配線に制御信号を入力するための第２入力用配線と、前記第３回路用配線に制御信号を入力するための第３入力用配線とを含み、前記フィルム基材が前記表示パネル、前記配線基板および前記制御基板に接続されることによって、前記制御基板から前記第１信号配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力され、前記制御基板から前記第３入力用配線および前記第３回路用配線を介して前記第３回路に制御信号が入力される。
【００１４】
本発明の第１の局面による表示装置は、第１信号配線および第２信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第１および第２回路を制御する制御基板とを備える。前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線とを有し、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１入力用配線および前記第２入力用配線をそれぞれ介して前記第１回路および前記第２回路に制御信号がそれぞれ入力される。
【００１５】
本発明の第２の局面による表示装置は、第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備える。前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線と、前記第３回路に制御信号を入力するための第３入力用配線とを有し、前記フィルム基材が前記制御基板および前記表示パネルに接続されることによって、前記制御基板から前記第１ないし第３入力用配線をそれぞれ介して前記第１ないし第３回路に制御信号がそれぞれ入力される。
【００１６】
本発明の第３の局面による表示装置は、第１信号配線および第２信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ信号を入力する第２回路用配線を有する配線基板と、前記第１および第２回路を制御する制御基板とを備える。前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線とを有し、前記フィルム基材が前記制御基板、前記配線基板および前記表示パネルに接続されることによって、前記制御基板から前記第１入力用配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力される。
【００１７】
本発明の第４の局面による表示装置は、第１信号配線、第２信号配線および第３信号配線を有する表示パネルと、前記第１信号配線へ駆動信号を出力する第１回路がフィルム基材に形成された第１回路フィルムと、前記第２信号配線へ駆動信号を出力する第２回路を有する第２回路フィルムと、前記第２回路へ信号を入力する第２回路用配線を有する配線基板と、前記第３信号配線へ駆動信号を出力する第３回路を有する第３回路フィルムと、前記第１ないし第３回路を制御する制御基板とを備え、前記表示パネルが前記第３回路へ制御信号を入力するための第３回路用配線を有する。前記第１回路フィルムは、前記第１回路に制御信号を入力するための第１入力用配線と、前記第２回路に制御信号を入力するための第２入力用配線と、前記第３回路に制御信号を入力するための第３入力用配線とを有し、前記フィルム基材が前記制御基板、前記配線基板および前記表示パネルに接続されることによって、前記制御基板から前記第１入力用配線を介して前記第１回路に制御信号が入力されるとともに、前記制御基板から前記第２入力用配線および前記第２回路用配線を介して前記第２回路に制御信号が入力され、前記制御基板から前記第３入力用配線および前記第３回路用配線を介して前記第３回路に制御信号が入力される。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照しながら本発明の実施形態を説明する。以下の実施形態では、表示装置の例として、液晶パネルを備えた液晶表示装置について説明する。しかし、本発明の表示装置は、液晶表示装置に限定されない。例えば、無機または有機ＥＬ(Electro Luminescence)表示装置であっても良い。なお、液晶表示装置は、透過型、反射型、反射透過両用型のいずれのタイプでも良い。また、以下の実施形態では、同族的な構成要素を総括的に表すために、参照符号の英字を省略して、参照符号の数字のみを表記することがある。例えば、第１ソースドライバＩＣ２１ａおよび第２ソースドライバＩＣ２１ｂを総括的にソースドライバＩＣ２１と表記することがある。
【００１９】
（実施形態１）
本実施形態は、本発明の第３の局面による回路フィルムおよび表示装置の実施形態である。図１は実施形態１の液晶表示装置１を模式的に示す平面図である。
【００２０】
本発明の第３の局面による回路フィルムおよび表示装置に含まれる下記の構成要素は本実施形態の下記の構成要素に該当する。
【００２１】
第３の局面による回路フィルム：第１ソースＳＯＦ６０、第１ゲートＳＯＦ７０
第２回路フィルム：第２ソースＳＯＦ２０、第２ゲートＳＯＦ３０
第１回路：第１ソースドライバＩＣ２１ａ、第１ゲートドライバＩＣ３１ａ
第２回路：第２ソースドライバＩＣ２１ｂ、第２ゲートドライバＩＣ３１ｂ
第１信号配線：第１ソース配線１４ａ、第１ゲート配線１５ａ
第２信号配線：第２ソース配線１４ｂ、第２ゲート配線１５ｂ
第２回路用配線：ソースＩＣ用配線４１、ゲートＩＣ用配線５１
配線基板：ソースＰＣＢ４０、ゲートＰＣＢ５０
第１入力用配線：入力配線２３
第２入力用配線：ソースＩＣ入力用配線２４
【００２２】
液晶表示装置１は、液晶パネル１０と、液晶パネル１０の周縁部にて接続された第１ソースＳＯＦ６０および第２ソースＳＯＦ２０と、液晶パネル１０の周縁部にて接続された第１ゲートＳＯＦ７０および第２ゲートＳＯＦ３０と、両ソースＳＯＦ２０，６０に接続されたソースＰＣＢ（プリント回路基板）４０と、両ゲートＳＯＦ３０，７０に接続されたゲートＰＣＢ５０と、制御基板８０とを備える。なお、図１では、記載を省略するために、第２ソースＳＯＦ２０および第２ゲートＳＯＦ３０をそれぞれ１枚のみ記載しているが、典型的には複数のＳＯＦ２０，３０が配置されている。
【００２３】
液晶パネル１０は、ＴＦＴ(Thin Film Transistor)基板（不図示）と、ＴＦＴ基板に対向配置されたカラーフィルタ基板（不図示）と、両基板間に介在する液晶層（不図示）とを有する。ＴＦＴ基板は、それぞれが互いに平行で列方向に延びる複数のソース配線と、複数のソース配線とそれぞれ交差し、かつそれぞれが互いに平行に延びる複数のゲート配線と、ソース配線およびゲート配線と電気的に接続され、マトリクス状に配置されたＴＦＴと、ＴＦＴを介してゲート配線およびソース配線と接続された画素電極とを有する。ＴＦＴ基板の周縁部にはソース配線およびゲート配線の各端子が形成されている。
【００２４】
なお、複数のソース配線のうち第１ソースＳＯＦ６０に接続されたソース配線を第１ソース配線１４ａと呼び、第２ソースＳＯＦ２０に接続されたソース配線を第２ソース配線１４ｂと呼ぶ。同様に、複数のゲート配線のうち第１ゲートＳＯＦ７０に接続されたソース配線を第１ゲート配線１５ａと呼び、第２ゲートＳＯＦ３０に接続されたゲート配線を第２ゲート配線１５ｂと呼ぶ。
【００２５】
カラーフィルタ基板は、赤、緑、青の各色のカラーフィルタと、カラーフィルタを覆う共通電極とを有する。ＴＦＴ基板およびカラーフィルタ基板それぞれの液晶層側には、ラビング処理が施された配向膜が形成されている。
【００２６】
第１および第２ソースＳＯＦ２０，６０ならびに第１および第２ゲートＳＯＦ３０，７０は、ガラスやポリイミド系樹脂等からなるフィルム基材と、フィルム基材上に搭載されたドライバＩＣ２１，３１と、フィルム基材に形成された銅箔等の配線パターンとをそれぞれ有する。配線パターンは、複数本の配線から構成され、プレーティング法またはキャスティング法により形成される。なお、第１および第２ソースＳＯＦ２０，６０ならびに第１および第２ゲートＳＯＦ３０，７０には、ドライバＩＣだけでなく、その他各種部品が搭載されることがある。
【００２７】
ソースＰＣＢ４０は、第２ソースＳＯＦ２０に搭載された第２ソースドライバＩＣ２１ｂへ制御信号を入力するためのソースＩＣ用配線４１を有する。同様に、ゲートＰＣＢ５０は、第２ゲートＳＯＦ３０に搭載された第２ゲートドライバＩＣ３１ｂへ制御信号を入力するためのゲートＩＣ用配線５１を有する。
【００２８】
制御基板８０は、ソースドライバＩＣ２１およびゲートドライバＩＣ３１を制御する制御信号や電源電圧などの各種の信号を供給するための回路を有する。
【００２９】
図２は第１ソースＳＯＦ６０を模式的に示す平面図であり、図３は第２ソースＳＯＦ２０を模式的に示す平面図である。まず、図３に示す第２ソースＳＯＦ２０について説明する。第２ソースＳＯＦ２０は、第２ソースドライバＩＣ２１ｂと、第２ソースドライバＩＣ２１ｂから液晶パネル１０の第２ソース配線１４ｂへ信号を出力するための出力配線２２と、第２ソースドライバＩＣ２１ｂへ信号を入力するための入力配線２３とを有する。また第２ソースＳＯＦ２０は、出力配線２２を液晶パネル１０の第２ソース配線１４ｂに接続するためのパネル側端子２０ａと、入力配線２３をソースＰＣＢ４０のソースＩＣ用配線４１に接続するためのＰＣＢ側端子２０ｂとを有する。
【００３０】
一方、第１ソースＳＯＦ６０は、第２ソースＳＯＦ２０と同様に、第１ソースドライバＩＣ２１ａ、出力配線２２および入力配線２３を有するとともに、パネル側端子６０ａと、ＰＣＢ側端子６０ｂとを有する。但し、第１ソースＳＯＦ６０の入力配線２３は、第２ソースＳＯＦ２０の入力配線２３よりも長く延びて、制御基板側端子６０ｃにて制御基板８０に接続されている。また第１ソースＳＯＦ６０は、ソースＰＣＢ４０に形成されたソースＩＣ用配線４１に制御信号を入力するためのソースＩＣ入力用配線２４をさらに有する。ソースＩＣ入力用配線２４は、ＰＣＢ側端子６０ｂにてソースＩＣ用配線４１に接続され、制御基板側端子６０ｃにて制御基板８０に接続されている。
【００３１】
昨今では映像表示のための情報量が増大しているので、制御基板８０とＰＣＢ４０，５０との間の信号伝送に関して、両者を接続するインターフェースの端子多ピン化が要求されるようになってきている。端子間が狭ピッチである程、基板面積の縮小化や高密度化が可能になる。しかし、コネクタを用いた接続やＦＰＣを直接基板へ半田接続するいわゆる半田付け接続では、ピッチ間の最小限界はせいぜい400 μｍ程度である。
【００３２】
本実施形態では、制御基板８０とＰＣＢ４０，５０とをＳＯＦ６０，７０を介して接続している。ＳＯＦ６０，７０は、例えば、ポリイミドテープ基材にスパッタでCr，Ni層を形成し、その上に銅をメッキで形成して製作される。ＳＯＦ６０，７０の銅箔は薄く形成することができるので、テープ配線のファインピッチ化が可能となる。例えば、銅箔厚を８μm 程度にすることができ、これにより配線間ピッチを30μｍ程度にすることができる。また配線の端子を千鳥状に配列することにより、ファインピッチ接合が可能となる。
【００３３】
したがって、ＦＰＣに替えてＳＯＦ６０，７０を採用することにより、制御基板８０とＰＣＢ４０，５０との間の信号伝送端子ピッチをＳＯＦ６０，７０の液晶パネル側入力ピッチと同程度まで狭めることが可能になり、基板面積の縮小化や高密度化に多いに貢献することができる。
【００３４】
本実施形態では、異方性導電膜（ＡＣＦ）を用いてＳＯＦ20,30,60,70 が液晶パネル１０、ＰＣＢ４０，５０および制御基板８０に接続されている。これにより、コストアップにつながるコネクタが不要になる。また鉛を含有する半田材料で用いて接続を行うと、環境面で不評を買うことになるが、異方性導電膜による接続を行うことより、環境面でも大いに貢献することができる。
【００３５】
次に、液晶表示装置１上を伝播する信号の伝達経路について説明する。制御基板８０から出力された制御信号は、第１ソースＳＯＦ６０の入力配線２３およびソースＩＣ入力用配線２４に入力される。入力配線２３に入力された制御信号は第１ソースＳＯＦ６０の第１ソースドライバＩＣ２１ａに入力される。一方、ソースＩＣ入力用配線２４に入力された制御信号は、ＰＣＢ側端子６０ｂにてソースＩＣ用配線４１に入力され、第２ソースＳＯＦ２０の第２ソースドライバＩＣ２１ｂに入力される。これにより、第２ソースドライバＩＣ２１ｂから液晶パネル１０の第２ソース配線１４ｂへ駆動信号が出力される。
【００３６】
第１および第２ゲートＳＯＦ３０，７０は、第１および第２ソースＳＯＦ２０，６０と同様の構成を有する。簡潔に述べると、第１ゲートＳＯＦ７０は、出力配線および入力配線を有するとともに、ゲートＩＣ用配線５１に制御信号を入力するためのゲートＩＣ入力用配線を有する。制御基板８０から出力された制御信号は、制御基板側端子７０ｃにて入力配線およびゲートＩＣ入力用配線に入力される。入力配線に入力された制御信号は第１ゲートＳＯＦ７０の第１ゲートドライバＩＣ３１ａに入力される。一方、ゲートＩＣ入力用配線に入力された制御信号は、ゲートＰＣＢ５０のゲートＩＣ用配線５１を介して、第２ゲートＳＯＦ３０の第２ゲートドライバＩＣ３１ａに入力される。これにより、第２ゲートドライバＩＣ３１ａから液晶パネル１０の第２ゲート配線１５ｂへ駆動信号が出力される。
【００３７】
なお、ＳＯＦ20,30,60, 70は、電源電圧を供給するための配線や液晶パネル１０のカラーフィルタ基板に形成された共通電極へコモン信号を入力するための配線を有していても良い。
【００３８】
図４は本実施形態の液晶表示装置１を模式的に示す斜視図である。なお、図４では、第１および第２ソースＳＯＦ２０，６０の記載が省略されている。本実施形態によれば、パネルガイドやバックライトユニットによるモジュール側面のデッドスペースにＰＣＢ４０，５０を配置することができるので、ＳＯＦ２０，３０の外形寸法を縮小化することができ、コストダウンが可能となる。制御基板８０とＰＣＢ４０，５０との接続にＳＯＦ６０，７０を用いてＡＣＦ接続することにより、ＦＰＣやコネクタ等のインターフェース専用部品を削減でき、大幅なコストダウンが見込まれる。制御基板８０とＰＣＢ４０，５０とが分離されているので、各基板で最適な基板寸法を取ることが可能になり、基板のコストダウンにもつながる。
【００３９】
次に、本実施形態の液晶表示装置１を製造する工程について説明する。但し、液晶パネル１０、第１および第２ソースＳＯＦ２０，６０、第１および第２ゲートＳＯＦ３０，７０、ソースＰＣＢ４０、ゲートＰＣＢ５０の各構成要素については、公知の方法により製造することができるので説明を省略する。
【００４０】
まず、液晶パネル１０の周縁部にＡＣＦを貼り付ける。液晶パネル１０のアライメントマークと第２ソースＳＯＦ２０のアライメントマークとの位置合せを行って、第２ソースＳＯＦ２０を液晶パネル１０の周縁部にて仮留めする。液晶パネル１０のアライメントマークと第１ソースＳＯＦ６０のアライメントマークとの位置合せを行って、第１ソースＳＯＦ６０を液晶パネル１０の周縁部にて仮留めする。同様にして、第１および第２ゲートＳＯＦ３０，７０を液晶パネル１０の周縁部にて仮留めする。約200 ℃に加熱し、2MPaの圧力により、ＳＯＦ２０，３０，６０，７０を液晶パネル１０に本接続する。
【００４１】
次に、ソースＰＣＢ４０にＡＣＦを貼り付ける。ソースＰＣＢ４０のアライメントマークと第１および第２ソースＳＯＦ２０，６０のアライメントマークとの位置合せを行って、第１および第２ソースＳＯＦ２０，６０をソースＰＣＢ４０に仮留めする。同様にして、第１および第２ゲートＳＯＦ３０，７０をゲートＰＣＢ５０に仮留めする。約200 ℃に加熱し、2MPaの圧力により、ＳＯＦ２０，３０，６０，７０をＰＣＢ４０，５０に本接続する。
【００４２】
制御基板８０にＡＣＦを貼り付ける。制御基板８０のアライメントマークと第１ソースＳＯＦ６０のアライメントマークとの位置合せを行って、第１ソースＳＯＦ６０を制御基板８０に仮留めする。同様にして、第１ゲートＳＯＦ７０を制御基板８０に仮留めする。約200 ℃に加熱し、2MPaの圧力により、ＳＯＦ６０，７０を制御基板８０に本接続する。
【００４３】
なお、本実施形態では、ＳＯＦ２０，３０，６０，７０を液晶パネル１０に本接続した後に、第１および第２ソースＳＯＦ２０，６０をソースＰＣＢ４０に仮留めしているが、第１および第２ソースＳＯＦ２０，６０をソースＰＣＢ４０に本接続した後に、第１および第２ゲートＳＯＦ３０，７０を液晶パネル１０に本接続しても良い。また第１ソースＳＯＦ６０と第２ソースＳＯＦ２０とを別工程にてソースＰＣＢ４０に接続しても良い。
【００４４】
（実施形態２）
本実施形態は、本発明の第４の局面による回路フィルムおよび表示装置の実施形態である。図５は実施形態２の液晶表示装置２を模式的に示す平面図である。なお、実施形態１と同一の構成要素に同一の参照符号を付すことにより、その説明を省略する。
【００４５】
本発明の第４の局面による回路フィルムおよび表示装置に含まれる下記の構成要素は本実施形態の下記の構成要素に該当する。
【００４６】
第４の局面による回路フィルム：第１ソースＳＯＦ６１
第２回路フィルム：第２ソースＳＯＦ２０
第３回路フィルム：第１ゲートＳＯＦ３０ａ、第２ゲートＳＯＦ３０ｂ
第１回路：第１ソースドライバＩＣ２１ａ
第２回路：第２ソースドライバＩＣ２１ｂ
第３回路：第１ゲートドライバＩＣ３１ａ、第２ゲートドライバＩＣ３１ｂ
第１信号配線：第１ソース配線１４ａ
第２信号配線：第２ソース配線１４ｂ
第３信号配線：第１ゲート配線１５ａ、第２ゲート配線１５ｂ
第２回路用配線：ソースＩＣ用配線４１
第３回路用配線：中継配線１１
配線基板：ソースＰＣＢ４０
第１入力用配線：入力配線２３
第２入力用配線：ソースＩＣ入力用配線２４
第３入力用配線：ゲートＩＣ入力用配線２５
【００４７】
なお、複数のソース配線のうち第１ソースＳＯＦ６１に接続されたソース配線を第１ソース配線１４ａと呼び、第２ソースＳＯＦ２０に接続されたソース配線を第２ソース配線１４ｂと呼ぶ。同様に、複数のゲート配線のうち第１ゲートＳＯＦ３０ａに接続されたソース配線を第１ゲート配線１５ａと呼び、第２ゲートＳＯＦ３０ｂに接続されたゲート配線を第２ゲート配線１５ｂと呼ぶ。
【００４８】
本実施形態の液晶表示装置２は、実施形態１におけるゲートＰＣＢ５０がなく、ゲートＳＯＦ３０のゲートドライバＩＣ３１への制御信号が液晶パネル１０側から入力される。言い換えれば、第１ゲートＳＯＦ３０ａは、隣接する第２ゲートＳＯＦ３０ｂへ制御信号を伝播させるための第１中継配線３２ａを有しており、第２ゲートＳＯＦ３０ｂは、隣接する第３ゲートＳＯＦ（不図示）へ制御信号を伝播させるための第２中継配線３２ｂを有する。また液晶パネル１０は、隣接するゲートＳＯＦ３０ａ，３０ｂの中継配線３２ａ，３２ｂを接続するためのパネル側中継配線１２を有する。
【００４９】
図６は本実施形態の第１ソースＳＯＦ６１を模式的に示す平面図である。第１ソースＳＯＦ６１は、実施形態１に示す第１ソースＳＯＦ６０と同様に、第１ソースドライバＩＣ２１ａ、出力配線２２、入力配線２３およびソースＩＣ入力用配線２４を有するとともに、パネル側端子６１ａ、ＰＣＢ側端子６１ｂおよび制御基板側端子６１ｃを有する。したがって、本実施形態の第１ソースＳＯＦ６１を液晶パネル１０、ソースＰＣＢ４０および制御基板８０に接続することにより、第１および第２ソースＳＯＦ２０，６１のソースドライバＩＣ２１に制御信号が入力され、ソースドライバＩＣ２１から液晶パネル１０のソース配線１４へ駆動信号が出力される。
【００５０】
本実施形態の第１ソースＳＯＦ６１は、ゲートＳＯＦ３０のゲートドライバＩＣ３１に制御信号を入力するためのゲートＩＣ入力用配線２５をさらに有する。液晶パネル１０には、第１ゲートＳＯＦ３０ａの第１中継配線３２ａに接続された中継配線１１が形成され、第１ソースＳＯＦ６１を液晶パネル１０に接続することにより、ゲートＩＣ入力用配線２５がパネル側端子６１ａにて中継配線１１と接続される。ゲートＩＣ入力用配線２５は制御基板側端子６０ｃにて制御基板８０に接続されている。したがって、第１ソースＳＯＦ６１を制御基板８０に接続することにより、制御基板８０から第１ソースＳＯＦ６１を介してゲートドライバＩＣ３１に制御信号が入力される。
【００５１】
本実施形態によれば、ゲートＰＣＢが不要となるので、ＰＣＢの部材コストを削減することができる。また第１ソースＳＯＦ６１を介して、ソースドライバＩＣ２１だけでなく、ゲートドライバＩＣ３１にも制御信号が入力されるので、実施形態１で示した第１ゲートＳＯＦ７０が不要となり、部材コストを削減することができる。さらに、実施形態１の液晶表示装置１よりも製造工程が簡略化され、製造効率が向上する。
【００５２】
（実施形態３）
本実施形態は、本発明の第１および第２の局面による回路フィルムおよび表示装置の実施形態である。図７は実施形態３の液晶表示装置３を模式的に示す平面図である。なお、実施形態１および２と同一の構成要素に同一の参照符号を付すことにより、その説明を省略する。
【００５３】
本発明の第１および第２の局面による回路フィルムおよび表示装置に含まれる下記の構成要素は本実施形態の下記の構成要素に該当する。
【００５４】
第１および第２の局面による回路フィルム：第１ソースＳＯＦ６２
第２回路フィルム：第２ソースＳＯＦ２０
第３回路フィルム：第１ゲートＳＯＦ３０ａ、第２ゲートＳＯＦ３０ｂ
第１回路：第１ソースドライバＩＣ２１ａ
第２回路：第２ソースドライバＩＣ２１ｂ
第３回路：第１ゲートドライバＩＣ３１ａ、第２ゲートドライバＩＣ３１ｂ
第１信号配線：第１ソース配線１４ａ
第２信号配線：第２ソース配線１４ｂ
第３信号配線：第１ゲート配線１５ａ、第２ゲート配線１５ｂ
第１入力用配線：入力配線２３
第２入力用配線：ソースＩＣ入力用配線２４
第３入力用配線：ゲートＩＣ入力用配線２５
【００５５】
本実施形態の液晶表示装置３は、実施形態２におけるソースＰＣＢ４０がなく、第２ソースＳＯＦ２０の第２ソースドライバＩＣ２１ｂへの制御信号が液晶パネル１０側から入力される。言い換えれば、第２ソースＳＯＦ２０は、隣接する第３ソースＳＯＦ（不図示）へ制御信号を伝播させるための中継配線２６を有する。また液晶パネル１０は第１および第２パネル側中継配線１３ａ，１３ｂを有する。第１パネル側中継配線１３ａは、第１ソースＳＯＦ６２のソースＩＣ入力用配線２４と、隣接する第２ソースＳＯＦ２０の中継配線２６とを接続する。第２パネル側中継配線１３ｂは、第２ソースＳＯＦ２０の中継配線２６と、これに隣接する第３ソースＳＯＦ（不図示）の中継配線とを接続する。
【００５６】
図８は本実施形態の第１ソースＳＯＦ６２を模式的に示す平面図である。第１ソースＳＯＦ６２は、実施形態２に示す第１ソースＳＯＦ６１と同様に、第１ソースドライバＩＣ２１ａ、出力配線２２、入力配線２３、ソースＩＣ入力用配線２４およびゲートＩＣ入力用配線２５を有するとともに、パネル側端子６２ａおよび制御基板側端子６２ｃを有する。したがって、本実施形態の第１ソースＳＯＦ６２を液晶パネル１０および制御基板８０に接続することにより、第１ソースＳＯＦ６２の第１ソースドライバＩＣ２１ａに制御信号が入力され、第１ソースドライバＩＣ２１ａから液晶パネル１０の第１ソース配線１４ａへ駆動信号が出力される。またゲートＳＯＦ３０のゲートドライバＩＣ３１に制御信号が入力され、ゲートドライバＩＣ３１から液晶パネル１０のゲート配線１５へ駆動信号が出力される。
【００５７】
本実施形態の液晶表示装置３はソースＰＣＢがないので、第１ソースＳＯＦ６２にはＰＣＢ側端子がなく、ソースＩＣ入力用配線２４は制御基板側端子６２ｃからパネル側端子６２ａまで延びている。第１ソースＳＯＦ６２を液晶パネル１０に接続することにより、ソースＩＣ入力用配線２４がパネル側端子６２ａにて第１パネル側中継配線１３ａと接続される。したがって、第１ソースＳＯＦ６２を制御基板８０に接続することにより、制御基板８０から第１ソースＳＯＦ６２を介してソースドライバＩＣ２１に制御信号が入力され、ソースドライバＩＣ２１から液晶パネル１０のソース配線１４へ駆動信号が出力される。
【００５８】
以上、本発明の好ましい実施形態について説明したが、本発明の技術的範囲は上記実施形態に記載の範囲に限定されない。上記実施形態が例示であり、それらの各構成要素や各処理プロセスの組合せに、さらにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。例えば、上記実施形態では第１ソースＳＯＦ60,61,62が１枚使われているが、２枚以上使われても良い。これにより、液晶パネル１０のサイズの大型化に対応することができる。また上記実施形態では、ＰＣＢを用いているが、ＦＰＣなどのフレキシブルな基板を用いても良い。フレキシブルな基板を使用することにより、ＳＯＦとの接続時に発生する熱応力が緩和され、ＳＯＦに形成された配線の断線不良が発生し難くなる。
【００５９】
本発明によれば、部材点数を削減して、コストダウンを図ることができる。
【００６０】
本発明の回路フィルムは、液晶モジュールなどのＦＰＤモジュールにおける周辺回路の実装に利用することができる。また本発明の表示装置は各種の電気機器に利用することができる。例えば、携帯電話機、ＰＤＡ（Personal Digital Assistance ）、パーソナルコンピュータ、薄型テレビ、医療用ディスプレイ、カーナビゲーションシステム、アミューズメント機器などに利用することができる。
【図面の簡単な説明】
【００６１】
【図１】実施形態１の液晶表示装置１を模式的に示す平面図である。
【図２】第１ソースＳＯＦ６０を模式的に示す平面図である。
【図３】第２ソースＳＯＦ２０を模式的に示す平面図である。
【図４】実施形態１の液晶表示装置１を模式的に示す斜視図である。
【図５】実施形態２の液晶表示装置２を模式的に示す平面図である。
【図６】実施形態２の第１ソースＳＯＦ６１を模式的に示す平面図である。
【図７】実施形態３の液晶表示装置３を模式的に示す平面図である。
【図８】実施形態３の第１ソースＳＯＦ６２を模式的に示す平面図である。
【図９】従来のＦＰＤを模式的に示す斜視図である。
【図１０】基板分離型のＦＰＤを模式的に示す平面図である。
【図１１】基板分離型のＦＰＤを模式的に示す斜視図である。
【符号の説明】
【００６２】
１，２，３            液晶表示装置
１０                    液晶パネル
１１                    中継配線
１２，１３              パネル側中継配線
１４ ソース配線
１５ ゲート配線
２０                    第２ソースＳＯＦ
２０ａ                  パネル側端子
２０ｂ                  ＰＣＢ側端子
２１                    ソースドライバＩＣ
２２                    出力配線
２３                    入力配線
２４                    ソースＩＣ入力用配線
２５                    ゲートＩＣ入力用配線
２６                    中継配線
３０                    第２ゲートＳＯＦ
３１                    ゲートドライバＩＣ
３２                    中継配線
４０                    ソースＰＣＢ
４１                    ソースＩＣ用配線
５０                    ゲートＰＣＢ
５１                    ゲートＩＣ用配線
６０，６１，６２        第１ソースＳＯＦ
６０ａ，６１ａ，６２ａ  パネル側端子
６０ｂ，６１ｂ          ＰＣＢ側端子
６０ｃ，６１ｃ，６２ｃ  制御基板側端子
７０                    第１ゲートＳＯＦ
７０ｃ                  制御基板側端子
８０                    制御基板
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2006039316.tif 000014
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2006039316.tif 000015
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2006039316.tif 000016
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2006039316.tif 000017