(57)【要約】【課題】ＳＩＭ構造のキャパシタ及びその製造方法を提供する。【解決手段】ＳＩＭ構造のキャパシタにおいて、上部電極は、多結晶の４族半導体物質の多層構造として形成される。誘電膜は金属酸化物を含み、下部電極は金属を含む物質からなる。したがって、ＳＩＭ構造のキャパシタは、十分な等価酸化膜の厚さを確保することができる。また、前記上部電極は、安定的な多層構造を有する。そのため、漏洩電流の観点からもより有利である。【選択図】図１
2006339632.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成される下部電極と、
前記下部電極上に形成される誘電膜と、
前記誘電膜上に形成され、多結晶の４族半導体物質からなり多層構造を有する上部電極と、
を備えることを特徴とするキャパシタ。
【請求項２】
前記４族半導体物質は、シリコン、ゲルマニウムまたはこれらの混合物であることを特徴とする請求項１記載のキャパシタ。
【請求項３】
前記４族半導体物質の多層構造は、下部のシリコンと上部のシリコンゲルマニウム混合物、下部のゲルマニウムと上部のシリコンゲルマニウム混合物、下部のシリコンゲルマニウム混合物と上部のシリコン、または下部のシリコンゲルマニウム混合物と上部のゲルマニウムであることを特徴とする請求項２記載のキャパシタ。
【請求項４】
前記シリコンゲルマニウム混合物は、前記シリコン：前記ゲルマニウムが１：０．０００１〜１：１０，０００の混合比を有することを特徴とする請求項３記載のキャパシタ。
【請求項５】
前記上部電極は、５００℃以下の温度にて形成することを特徴とする請求項１記載のキャパシタ。
【請求項６】
前記上部電極は、４００℃〜５００℃の温度にて形成することを特徴とする請求項５記載のキャパシタ。
【請求項７】
前記上部電極は、低圧化学気相蒸着方法で形成されることを特徴とする請求項１記載のキャパシタ。
【請求項８】
前記上部電極は、３族半導体物質または５族半導体物質のいずれか一つを更に含むことを特徴とする請求項１記載のキャパシタ。
【請求項９】
半導体基板上に下部電極を形成する段階と、
前記下部電極上に誘電膜を形成する段階と、
前記誘電膜上に多結晶の４族半導体物質が多層構造を有する上部電極を形成する段階と、を含むことを特徴とするキャパシタの製造方法。
【請求項１０】
前記４族半導体物質は、シリコン、ゲルマニウム、またはこれらの混合物であることを特徴とする請求項９記載のキャパシタの製造方法。
【請求項１１】
前記４族半導体物質の多層構造は、下部のシリコンと上部のシリコンゲルマニウム混合物、下部のゲルマニウムと上部のシリコンゲルマニウム混合物、下部のシリコンゲルマニウム混合物と上部のシリコン、または下部のシリコンゲルマニウム混合物と上部のゲルマニウムであることを特徴とする請求項９記載のキャパシタの製造方法。
【請求項１２】
前記シリコンゲルマニウム混合物は、前記シリコン：前記ゲルマニウムが１：０．０００１〜１：１，０００の混合比を有することを特徴とする請求項１１記載のキャパシタの製造方法。
【請求項１３】
前記上部電極は、５００℃以下の温度にて形成することを特徴とする請求項９記載のキャパシタ。
【請求項１４】
前記上部電極を形成する段階は、４００℃〜５００℃の温度にて行うことを特徴とする請求項１３記載のキャパシタの製造方法。
【請求項１５】
前記４族半導体物質を含む前記上部電極に、３族半導体物質または５族半導体物質のうち少なくとも一つをドープする段階を更に含むことを特徴とする請求項９記載のキャパシタの製造方法。
【請求項１６】
半導体基板上に開口部を有する絶縁膜を有する絶縁膜パターンを形成する段階と、
前記開口部の側壁、底面及び前記絶縁膜パターンの表面上に金属を含む物質からなる下部電極用薄膜を連続して形成する段階と、
前記下部電極用薄膜が形成された結果物上に犠牲膜を形成して前記開口部を埋める段階と、
前記絶縁膜パターンの表面が露出するまで、前記犠牲膜を部分的に除去する段階と、
前記開口部内に残留する前記犠牲膜を除去して前記半導体基板上に前記下部電極用薄膜の金属物質を含むシリンダータイプの下部電極を形成する段階と、
前記下部電極の表面上に金属酸化物からなる誘電膜を形成する段階と、
前記誘電膜上に多結晶の４族半導体物質を含む第１薄膜及び前記第１薄膜上に前記多結晶の４族半導体物質と同一物質の一部を含む第２薄膜を形成して前記第１薄膜と前記第２薄膜の多層構造を有する上部電極を形成する段階と、
を含むことを特徴とするキャパシタの製造方法。
【請求項１７】
前記下部電極用薄膜の金属を含む物質は、チタニウム、または窒化チタニウム、タンタル、窒化タンタル、ルテニウム、タングステン、窒化タングステン、白金、酸化ルテニウム、酸化ストロンチウムルテニウムを含むことを特徴とする請求項１６記載のキャパシタの製造方法。
【請求項１８】
前記犠牲膜は、酸化物またはフォトレジストからなることを特徴とする請求項１６記載のキャパシタの製造方法。
【請求項１９】
前記誘電膜の金属酸化物は、一つの酸化物、一つの酸窒化物またはハフニウム酸化物、アルミニウム酸化物、タンタル酸化物（Ｔａ2Ｏ5）、ジルコニウム酸化物（ＺｒＯ2）、ハフニウムシリコン酸化物（ＨｆＳｉＯ2）、ジルコニウムシリコン酸化物（ＺｒＳｉＯ）、チタニウム酸化物（ＴｉＯ2）、ランタン酸化物（ＬａＯ）、鉛チタニウム酸化物（ＰｂＴｉＯ3）、鉛ジルコニウムチタニウム酸化物（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ストロンチウムチタニウム酸化物（ＳｒＴｉＯ3）、バリウムスクロンチウムチタニウム酸化物（（Ｂａ，Ｓｒ）ＴｉＯ3）、アルミニウム酸窒化物、ハフニウム酸窒化物、タンタル酸窒化物、ジルコニウム酸窒化物、ハフニウムシリコン酸窒化物、ジルコニウムシリコン酸窒化物、チタニウム酸窒化物、ランタン酸窒化物よりいずれか一つの酸化物及び酸窒化物の混合物からなることを特徴とする請求項１６記載のキャパシタの製造方法。
【請求項２０】
前記第１薄膜に３族半導体物質または５族半導体物質をドープする段階と、
前記第２薄膜に３族半導体物質または５族半導体物質をドープする段階と、
を更に含むことを特徴とする請求項１６記載のキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ及びそれの製造方法に関わり、より詳細には上部電極−誘電膜−下部電極として半導体物質−絶縁体−金属を含む物質（以下、「ＳＩＭ」構造という）のキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、ＤＲＡＭ装置は、単位セルとして一つのアクセストランジスタ（access transistor）と、一つの蓄積キャパシタ（storage capacitor）とを含む。そして、前記キャパシタは、集積度の増加が要求される半導体装置に応じるために、その大きさを更に減少する必要がある。したがって、蓄積した大きさと高い蓄積容量とを有するキャパシタを製造することが前記半導体装置の製造においてより重要な問題になっている。実際、半導体基板上で前記キャパシタが占める水平面積は増加させない状態で前記蓄積容量を向上させることが課題として挙げられている。
広く知られているように、前記キャパシタの蓄積容量は下記の数式のように示すことができる。
【０００３】
Ｃ＝ε０εＡ／Ｄ
（前記ε０及びεそれぞれは、真空中における誘電率及び誘電膜の誘電率を示し、前記Ａは、下部電極の有効面積を示し、前記ｄは誘電膜の厚さを示す。）
前記数式を参照すると、前記キャパシタの蓄積容量を向上させるための方法としては、下部電極の有効面積の増加、誘電膜の厚さ減少、誘電膜として高誘電率物質の使用などが考えられる。特に、前記高誘電率物質を誘電膜として用いる場合には、薄い等価酸化膜の厚さ（ＥＯＴ）を維持し、かつ下部電極と上部電極との間で頻繁に発生する漏洩電流を十分に減少させることができるという長所がある。したがって、最近は前記誘電膜として高誘電率物質を主に用いることが考えられている。前記高誘電率物質の例としては、タンタル酸化物、アルミニウム酸化物、ジルコニウム酸化物、ハフニウム酸化物、チタニウム酸化物などを挙げることができる。
【０００４】
しかし、前記キャパシタの上部電極−誘電膜−下部電極が金属を含む物質−絶縁体−半導体物質（以下、「ＭＩＳ」構造という）からなる場合には、前記誘電膜として高誘電率物質を用いても前記等価酸化膜の厚さを約２５Å以下に減少することが容易でない。その理由は、前記ＭＩＳ構造のキャパシタ製造において、前記上部電極の金属を含む物質が前記誘電膜の高誘電率物質を枯渇させるためである。
【０００５】
実際、窒化チタニウムとポリシリコンの混合物−アルミニウム酸化物と、ハフニウム酸化物の混合物−ポリシリコンとからなる前記ＭＩＳ構造のキャパシタにおいて、前記誘電膜の等価酸化膜の厚さは約２４Åであることが要求されるが、前記枯渇によって前記誘電膜の等価酸化膜の厚さは約２８Åを必要とする。また、前記ＭＩＳ構造のキャパシタは、その製造において下部電極の有効表面拡張のためのＨＳＧ（Hemi-spherical glass）形成、誘電膜の表面窒化処理などのような工程を行うため、その製造方法が多少複雑であるという短所を有する。
【０００６】
これによって、最近には前記キャパシタの上部電極−誘電膜−下部電極として金属を含む物質−絶縁体−金属を含む物質（以下、「ＭＩＭ構造」という）を採択している。前記ＭＩＭ構造のキャパシタについての一例は、特許文献１に開示されている。特に、前記特許文献１に開示されたキャパシタは、下部電極として窒化チタニウムを含み、誘電膜としてアルミニウム酸化物を含み、前記上部電極として窒化チタニウムと多結晶のシリコンゲルマニウム混合物を含む。
【０００７】
前記ＭＩＭ構造のキャパシタは、前記ＭＩＳ構造のキャパシタに比べて蓄積容量の観点から十分に有利である。しかし、前記ＭＩＭ構造のキャパシタの場合にも、前記上部電極の金属を含む物質が前記誘電膜の高誘電率物質を枯渇させる。そのため、前記等価酸化膜の厚さを十分減少させることができないという短所を有する。また、前記ＭＩＭ構造のキャパシタは、漏洩電流の側面からも多少不利である。
【０００８】
また、前記特許文献１には、下部電極として窒化チタニウムを含み、誘電膜としてアルミニウム酸化物を含み、上部電極として前記多結晶のシリコンゲルマニウムを単独に含む前記ＳＩＭ構造のキャパシタが開示されている。
前記上部電極として多結晶のシリコンゲルマニウムを単独に含む前記ＳＩＭ構造のキャパシタは、前記等価酸化膜の厚さを十分に減少させることができるが、蓄積容量と漏洩電流の観点からは多少不利な短所を有する。
【特許文献１】大韓民国公開特許２００４−８８９１１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の一目的は、等価酸化膜の厚さを十分減少させるかつ良子な漏洩電流の特性を示すキャパシタを提供することにある。
本発明の他の目的は、前記キャパシタを容易に製造する方法を提供することにある。
【課題を解決するための手段】
【００１０】
前記一目的を達成するための本発明の望ましい一実施例によるキャパシタは、半導体基板上に形成される下部電極と、前記下部電極上に形成される誘電膜、及び前記誘電膜上に形成され、多結晶の４族半導体物質が多層構造を構成する上部電極とを備える。
前記他の目的を達成するための本発明の望ましい一実施例によるキャパシタの製造方法は、半導体基板上に下部電極を形成した後、前記下部電極上に誘電膜を形成する。そして、前記誘電膜上に多結晶の４族半導体物質が多層構造を有する上部電極を形成する。
【００１１】
より具体的に説明すると、半導体基板上に開口部を有する絶縁膜パターンを形成する。そして、前記開口部の側壁と底面及び前記絶縁膜パターンの表面上に金属を含む物質の下部電極用薄膜を連続に形成する。その後、前記下部電極用薄膜を有する結果物上に犠牲膜を形成して前記開口部を十分埋め立てた後、前記絶縁膜パターンの表面が露出するまで、前記犠牲膜を部分的に除去する。そして、前記開口部内に残留する前記犠牲膜を除去する。その結果、前記半導体基板上に前記下部電極用薄膜の金属物質を含むシリンダータイプの下部電極を形成する。続いて、前記下部電極の表面上に金属酸化物からなる誘電膜を形成する。そして、前記誘電膜上に多結晶の４族半導体物質を含む第１薄膜と、前記第１薄膜上に前記多結晶の４族半導体物質と同一である物質の一部を含む第２薄膜を形成する。その結果、前記誘電膜上に前記第１薄膜と第２薄膜の多層構造を有する上部電極を形成される。
【００１２】
前述したように、本発明では、前記キャパシタの上部電極を多結晶の４族半導体物質を含む多層構造に形成する。したがって、前記上部電極が前記誘電膜を枯渇させないため、十分な等価酸化膜の厚さを確保することができる。また、前記上部電極が安定的な多層構造を有するので、漏洩電流の観点からもより有利である。
【発明の効果】
【００１３】
本発明によると、多結晶の４族半導体物質を有する多層構造の上部電極−金属酸化物の誘電膜−金属を含む下部電極で構成されるＳＩＭ構造のキャパシタを提供することで等価酸化膜の厚さを十分に低減することができ、優秀な漏洩電流特性を確保することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付した図面を参照して本発明による一実施例を詳細に説明する。
図１は、本発明の一実施例によるキャパシタを示す概略的な断面図である。
図１を参照すると、前記キャパシタは、半導体基板１０上に順次に形成された下部電極１２、誘電膜１４、及び上部電極１６を含む。
具体的に、前記下部電極１２は、金属を含む物質からなることが望ましく、金属窒化物からなることがより望ましい。その理由は、前記金属窒化物がポリシリコンに比べてより高い蓄積容量を確保することができるためである。そして、前記下部電極１２に用いるための物質の例としては、チタニウム、窒化チタニウム、タンタル、窒化タンタル、ルテニウム（Ｒｕ）、タングステン、窒化タングステン、白金（Ｐｔ）、酸化ルテニウム（ＲｕＯ2）、酸化ストロンチウムルテニウム（ＳｒＲｕＯ3）などを挙げることができる。これらは単独に用いることが望ましく、場合によっては、二つ以上を混合して用いてもよい。特に、本実施例では、前記下部電極１２として窒化チタニウムを用いる。
【００１５】
前記誘電膜１４は、金属酸化物を含むことが望ましい。そして、前記金属酸化物以外にも金属酸窒化物を含むこともある。その理由は、前記金属酸化物または金属酸窒化物が酸化物に比べて高い誘電率を有しかつ等価酸化膜の厚さを低下させることができるためである。前記誘電膜１４として用いるための金属酸化物または金属酸窒化物の例としては、アルミニウム酸化物（Ａｌ2Ｏ3）、ハフニウム酸化物（ＨｆＯ2）、タンタル酸化物（Ｔａ2Ｏ5）、ジルコニウム酸化物（ＺｒＯ2）、ハフニウムシリコン酸化物（ＨｆＳｉＯ2）、ジルコニウムシリコン酸化物（ＺｒＳｉＯ）、チタニウム酸化物（ＴｉＯ2）、ランタン酸化物（ＬａＯ）、鉛チタニウム酸化物（ＰｂＴｉＯ3）、鉛ジルコニウムチタニウム酸化物（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ストロンチウムチタニウム酸化物（ＳｒＴｉＯ3）、バリウムストロンチウムチタニウム酸化物（（Ｂａ，Ｓｒ）ＴｉＯ3）、アルミニウム酸窒化物、ハフニウム酸窒化物、タンタル酸窒化物、ジルコニウム酸窒化物、ハフニウムシリコン酸窒化物、ジルコニウムシリコン酸窒化物、チタニウム酸窒化物、ランタン酸窒化物などを挙げることができる。これらは単独で用いることが望ましく、場合によっては二つ以上を混合して用いてもよい。特に、本実施例では、前記誘電膜１４としてハフニウム酸化物とアルミニウム酸化物とを含む多層薄膜を用いる。
【００１６】
特に、本実施例における前記上部電極１６は、多結晶の４族半導体物質を含み、多層構造を有する。前記多結晶の４族半導体物質を用いる目的は、前記誘電膜１４の枯渇を減少させ、等価酸化膜の厚さを十分に低下させるためであり、前記多層構造を有することは漏洩電流の特性をより安定的に確保するためである。前記多結晶４族の半導体物質の例としては、シリコン、ゲルマニウムなどを挙げることができる。したがって、前記シリコン、ゲルマニウムの４族半導体物質を含む多層構造の例としては、下部１６ａのシリコンと上部１６ｂのシリコンゲルマニウム混合物、下部１６ａのゲルマニウムと上部１６ｂのシリコンゲルマニウム混合物、下部１６ａのシリコンゲルマニウム混合物と上部１６ｂのシリコン、下部１６ａのシリコンゲルマニウム混合物と上部１６ｂのゲルマニウムなどを挙げることができる。そして、本実施例では、前記上部電極１６として下部１６ａのシリコンゲルマニウム混合物と上部１６ｂのシリコンとを用いる。
【００１７】
本実施例で、前記シリコンゲルマニウム混合物は、前記シリコン：前記ゲルマニウムが約１：０．０００１〜１：１０，０００の混合比を有することが望ましい。しかし、前記混合比が約１：０．０１〜１：１００であることがより望ましく、約１：０．１〜１：１０であることがより望ましい。したがって、本実施例では、前記混合比を約１：１に調節する。
【００１８】
また、本実施例の上部電極１６である４族半導体物質には、３族半導体物質または５族半導体物質をドーピングすることで電気的制御がより容易になるためである。前記３族半導体物質の例としては、ホウ素（Ｂ）などがあり、前記５族半導体物質の例としては、リン（Ｐ）、ヒ素（Ａｓ）などがある。そして、本実施例では、前記ドープ物質としてリンを用いる。
【００１９】
本実施例で、前記上部電極１６は、主に低圧化学気相蒸着工程を行うことが望ましい。そのため、前記上部電極１６は、約４００℃〜５００℃の温度にて形成することが望ましく、約４００℃〜４７０℃の温度にて形成することがより望ましい。このように、前記５００℃以下の温度にて前記上部電極１６を形成するので、誘電膜１４に加えられる熱的負担を十分減少させることができ、共に漏洩電流の特性の低下を防止することができる。なお、前記低圧化学気相蒸着は、約０．２Ｔｏｒｒ〜１．０Ｔｏｒｒの圧力にて行うことが望ましく、約０．３Ｔｏｒｒ〜０．５Ｔｏｒｒの圧力にて行うことが望ましい。
【００２０】
上述したように、本実施例では、キャパシタの上部電極１６−誘電膜１４−下部電極１２として多結晶の４族半導体物質を含む多層構造−高誘電率物質の金属酸化物−金属窒化物を含む。そのため、本実施例のキャパシタは、多層構造の上部電極１６を含むＳＩＭ構造を有する。特に、本実施例における前記上部電極１６は、多結晶の４族半導体物質を含む多層構造を有するので、等価酸化膜の厚さを十分に減少することができるだけでなく、良子な漏洩電流特性を確保することができる。
【００２１】
本実施例の前記キャパシタは、半導体基板上に下部電極、誘電膜、及び上部電極を順次形成することで得ることができる。
したがって、以下では本実施例の前記ＳＩＭ構造のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法について説明する。
図２〜図１１は、図１のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法を示す断面図である。
【００２２】
図２を参照すると、素子分離工程を行い、半導体基板２００にトレンチ素子分離膜２０２を形成する。具体的に、前記半導体基板２００を部分的にエッチングしてトレンチを形成する。前記トレンチは、多様な導電構造物が形成されるアクティブ領域を前記半導体基板２００に定義する。そして、前記トレンチを有する半導体基板２００に主に埋立特性が優秀であり、絶縁特性を有する酸化物を含む絶縁薄膜を形成する。その後、前記半導体基板２００の表面が露出するまで前記絶縁薄膜を除去する。その結果、前記トレンチにのみ、前記絶縁薄膜が形成される。
【００２３】
その結果、前記アクティブ領域上に形成された導電構造物は、前記トレンチに形成された前記絶縁薄膜によって互いに電気的に絶縁され、したがって絶縁薄膜は素子分離膜と呼ばれる。これから、前記絶縁薄膜をトレンチ素子分離膜２０２という。これ以外にも、前記トレンチ素子分離膜２０２の形成においては、パッド酸化膜とパッド窒化膜を用いることが望ましく、前記トレンチの側壁と底面には、ライナーを形成することが望ましい。
【００２４】
このように、前記トレンチ素子分離膜２０２を形成することで、前記半導体基板２００は、活性領域と比活性領域に限定される。本実施例では、素子分離領域としてトレンチ素子分離膜２０２を選択するものの、前記トレンチ素子分離膜２０２の代わりフィールド酸化膜を選択してもよい。但し、前記フィールド酸化膜は、前記トレンチ素子分離膜２０２に比べて集積度の側面から不利である。
【００２５】
その後、前記半導体基板２００上に第１絶縁膜、導電膜、及び第２絶縁膜を順次形成した後、パターニングを行う。その結果、前記半導体基板２００の活性領域上には、ゲート絶縁膜２０４ａ、ゲート導電膜２０４ｂ、及びハードマスク膜２０４ｃを含むゲートパターン２０４が形成される。ここで、前記ゲート絶縁膜２０４ａは、酸化物を含み、前記ゲート導電膜２０４ｂはポリシリコンとタングステンシリサイドを含み、前記ハードマスク膜２０４ｃは窒化物を含む。特に、前記ゲート絶縁膜２０４ａの酸化物は、等価酸化膜厚さを十分減少することができる金属酸化物を含むことが望ましく、前記ゲート導電膜２０４ｂは、高濃度の不純物がドープされたポリシリコンとタングステンシリサイドが順次に積層された構造であることが望ましい。また、前記ハードマスク膜２０４ｃは、場合によって省略してもよい。
【００２６】
そして、ゲートパターン２０４の両側壁に窒化物からなる第１スペーサ２０６を更に形成する。
その後、ゲートパターン２０４と第１スペーサ２０６をマスクとして用いる不純物注入を行ってゲートパターン２０４と連結される半導体基板２００の表面部位にソース２０５ａ／ドレイン２０５ｂを形成する。特に、本実施例では、前記第１スペーサを形成する前にも不純物注入を行うので、前記ソース２０５ａ／ドレイン２０５ｂはＬＤＤ構造を有する。
【００２７】
このように、前記不純物の注入を行うことで前記半導体基板２００の活性領域には、ゲートパターン２０４、ソース２０５ａ／ドレイン２０５ｂで構成されるトランジスタが形成される。ここで、前記トランジスタのソース２０５ａ／ドレイン２０５ｂのいずれかは、キャパシタの下部電極と連結されるコンタクト領域であり、残りの一つはビットラインと連結されるビットラインコンタクト領域である。本実施例では、前記ソース２０５ａがキャパシタコンタクト領域に該当し、前記ドレイン２０５ｂがビットラインコンタクト領域に該当する。
【００２８】
そして、前記トランジスタのゲートパターン２０４の間にポリシリコンのような導電物質を埋立て前記キャパシタの下部電極と電気的に接触させるためのキャパシタコンタクトパッド２１０ａ及び前記ビットラインと電気的に接触させるためのビットラインコンタクトパッド２１０ｂを形成する。前記導電物質の埋め立ては、主に積層と平坦化を順次に行う。特に、前記平坦化は、主に化学機械的研磨を選択し、場合によってはエッチング選択比を用いた全面エッチングを選択することもある。ここで、前記キャパシタコンタクト領域に埋め立てられた導電物質は、キャパシタコンタクトパッド２１０ａに該当し、前記ビットラインコンタクト領域に埋め立てられた導電物質はビットラインコンタクトパッド２１０ｂに該当する。
【００２９】
図３を参照すると、ビットラインコンタクトパッド２１０ｂと電気的に接触するビットライン２２０を形成する。具体的に、前記ゲートパターン２０４と前記コンタクトパッド（２１０ａ、２１０ｂ）を有する結果物上に酸化物の第１層間絶縁膜２２２を形成する。その後、フォトリソグラフィ工程を行い、前記ビットラインコンタクトパターン２１０ｂ上に形成された第１層間絶縁膜２２２を除去する。その結果、前記ビットラインコンタクトパッド２１０ｂの表面が露出する第１開口部２２３が形成される。ここで、前記ビットライン用開口部２２３をタングステンのような金属物質で埋め立てる。前記金属物質の埋め立てもまた積層と平坦化を順次に行う。その後、前記金属物質と第１層間絶縁膜２２２上に窒化物を含む絶縁膜を積層した後、パターニングを行う。その結果、前記金属物質がパターニングされて形成された金属膜パターン２２０ａと前記金属膜パターン２２０ａ上に形成された絶縁膜パターン２２０ｂとを含むビットライン構造物２２０が形成される。ここで、前記金属膜パターン２２０ａは、ビットラインに該当する。本発明の一実施例によると、前記ビットラインとして用いられる金属膜パターン２２０ａはタングステン以外の他の導電物質として形成することもできる。
【００３０】
その後、前記ビットライン構造物２２０の両側壁に窒化物の第２スペーサ２２４を形成する。その後、前記ビットライン構造物２２０、前記第２スペーサ２２４、及び前記第１層間絶縁膜２２２上に酸化物の第２層間絶縁膜２３０を形成する。
図４を参照すると、第２層間絶縁膜２３０及び第１層間絶縁膜２２２を連続的にエッチングしてキャパシタのコンタクトパッド２１０ａの表面を露出させる第２開口部２３２を形成する。前記エッチングは、第２スペーサ２２４の窒化物及び第２層間絶縁膜２３０と第１層間絶縁膜２２２の酸化物に対するエッチング速度の差を用いる。
【００３１】
図５を参照すると、前記第２開口部２３２にキャパシタの下部電極と連結されるコンタクトプラグ２３４を形成する。前記コンタクトプラグ２３４の形成も積層と平坦化を行う。そして、前記コンタクトプラグ２３４の例としては、導電性物質として多結晶のシリコン、金属、金属窒化物などを挙げることができる。
図６〜図９を参照すると、コンタクトプラグ２３４と連結されるシリンダータイプの下部電極２３４ａが前記第２層間絶縁膜２３０上に形成され、前記コンタクトプラグ２３４に電気的に連結される。
【００３２】
まず、図６を参照すると、前記第２層間絶縁膜２３０と前記コンタクトプラグ２３４上に第３層間絶縁膜（図示せず）とを形成する。そして、前記第３層間絶縁膜をパターニングして前記コンタクトプラグ２３４の表面を露出させる第３開口部３１３を有する第３層間絶縁膜パターン３１０を形成する。その後、前記第３開口部３１３の側壁と底面及び前記第３層間絶縁膜パターン３１０の表面上に下部電極用薄膜３１１を連続して形成する。
【００３３】
特に、本実施例における前記下部電極用薄膜３１１は、金属、金属窒化物を含むことが望ましい。しかし、本実施例における前記下部電極用薄膜３１１は、金属窒化物である窒化チタニウムを含み、化学気相蒸着工程を行って形成することが望ましい。前記窒化チタニウムの下部電極用薄膜３１１は、約５５０℃以下の温度にて反応ガスとしてＴｉＣ4ガス、ＮＨ3ガスなどを用いて形成することが望ましい。
【００３４】
上記した以外にも、前記窒化チタニウムの下部電極用薄膜３１１は、原子層積層、スパッタリングなどを行って形成することもできる。しかし、前記原子層積層の場合には、生産性の側面から多少不利であり、前記スパッタリングの場合には、ステップカバレージの側面から多少不利である。
図７を参照すると、前記下部電極用薄膜３１１を形成した後、前記下部電極用薄膜３１１を有する結果物上に犠牲膜３１５を形成する。その結果、第３開口部３１３にも前記犠牲膜３１５が十分に埋め立てられる。ここで、前記犠牲膜３１５の例としては、酸化物、フォトレジストなどを挙げることができ、本実施例では、前記フォトレジストを用いる。
【００３５】
前記フォトレジストの犠牲膜３１５を形成した後、平坦化を行う。前記平坦化は主に全面エッチングを行う。先に、前記下部電極用薄膜３１１の表面が露出するまで前記フォトレジストの犠牲膜３１５を除去する。その後、前記第３層間絶縁膜パターン３１０の表面が露出するまで、前記第３層間絶縁膜パターン３１０の表面上に形成された前記下部電極用薄膜３１１を除去する。
【００３６】
その結果、図８に示したように、除去が行われた下部電極用薄膜３１１ａは、前記第２開口部３１３の側壁と底面にのみ形成され、除去が行われた犠牲膜３１５ａは、前記第３開口部３１３のみを埋め立てる。その後、前記第３開口部３１３を埋め立てたフォトレジストの犠牲膜３１５ａを完全に除去する。そして、前記半導体基板２００の上部に残留する第３層間絶縁膜パターン３１０を完全に除去する。前記犠牲膜３１５ａの完全な除去と前記第３層間絶縁膜パターン３１０の完全な除去はその順序を変更してもよい。
【００３７】
このように、前記犠牲膜３１５と前記第３層間絶縁膜パターン３１５を完全に除去することで、前記下部電極用薄膜３１１は、図９のように、ノードが分離したシリンダータイプの下部電極２３４ａとして形成される。
図１０を参照すると、前記下部電極２３４ａ及び前記第２層間絶縁膜２３０上に誘電膜２３６を形成する。前記誘電膜２３６の例としては等価酸化膜の厚さを減少しうる金属酸化物、金属酸窒化物などを挙げることができる。特に、本実施例では、前記誘電膜２３６としてハフニウム酸化物とアルミニウム酸化物を用いる。そのため、本実施例では、原子層の積層を行ってハフニウム酸化物とアルミニウム酸化物を含む誘電膜２３６を形成する。そして、前記ハフニウム酸化物とアルミニウム酸化物の誘電膜２３６は、原子層積層を行って形成することが望ましい。前記原子層積層の場合には、化学気相蒸着に比べて誘電膜２３６の厚さを容易に調節することができるためである。
【００３８】
以下、前記ハフニウム酸化膜とアルミニウム酸化膜の誘電膜２３６を原子層積層を行って形成する方法について説明する。
まず、前記誘電膜２３６を形成するための工程条件として温度と圧力を適切に調節する。前記温度が約２００℃未満であれば、反応物質の反応性が良好でないので望ましくなく、前記温度が約４００℃を超過すると、前記誘電膜２３６の結晶化が進行されるため望ましくない。特に、温度が４００℃を超過すると、化学気相蒸着の特性を示すので、更に望ましくない。したがって、前記温度は約２００℃〜４００℃に調節する。また、前記圧力が約０．１Ｔｏｒｒ未満であれば、反応物質の反応性が良好でないので望ましくなく、前記圧力が約３．０Ｔｏｒｒを超過すると、工程条件の制御が容易でないので望ましくない。したがって、前記圧力は、約０．１Ｔｏｒｒ〜３．０Ｔｏｒｒに調節する。
【００３９】
前記温度と圧力とを調節した状態で、前記半導体基板２００の上部に反応物質としてＴＥＭＡＨ（tetrakis ethyl methyl amino hahnium：Ｈｆ［ＮＣ2Ｈ5ＣＨ3］4）、ハフニウムブチルオキサイド（Ｈｆ（Ｏ−ｔＢｕ）4）などのようなハフニウム前駆体物質を約０．５秒〜３秒間供給する。ここで、前記反応物質は、バブラーのような部材を用いてガス状態で供給される。その結果、前記反応物質の第１部分は、前記半導体基板２００上に化学吸着される。そして、前記反応物質の第１部分を除いた第２部分は、前記半導体基板２００上に化学吸着された第１部分に物理吸着されるか前記半導体基板２００の周辺に滞留する。
【００４０】
その後、前記半導体基板２００の上部にアルゴンガスのような第１パージガスを約０．５秒〜２０秒間供給する。その結果、前記反応物質の第２部分が除去され、前記半導体基板２００上に前記反応物質の第１部分であるハフニウム前駆体分子が残る。
その後、前記半導体基板２００の上部にＯ3、Ｏ2、Ｈ2Ｏ、プラズマＯ2、リモートプラズマＯ2などのような酸化剤を約１秒〜７秒間供給する。その結果、前記半導体基板２００上に化学吸着されたハフニウム前駆体分子と化学的に反応して前記ハフニウム前駆体分子が酸化する。
【００４１】
そして、前記半導体基板２００の上部に、上述したような同一な方法で第２パージガスを供給する。その結果、前記化学的に反応しない酸化剤が除去され、前記半導体基板２００上には、ハフニウム酸化物（ＨｆＯ2）を含む固体物質が形成される。
その後、上述した反応物質の供給→第１パージガスの供給→酸化剤の供給→第２パージガスの供給の順番で少なくとも１回反復して行う。その結果、前記半導体基板２００上には前記ハフニウム酸化膜が形成される。
【００４２】
その後、前記ハフニウム酸化膜上にアルミニウム酸化膜を形成する。前記アルミニウム酸化膜を形成する方法は、反応物質としてハフニウム前駆体の代わりにＴＭＡ（trimethyl aluminium：Ａｌ（ＣＨ3）3）などのようなアルミニウム前駆体を用いることを除いては前述したハフニウム酸化膜を形成する方法と同一である。
【００４３】
このように、本実施例では、原子層積層を行ってハフニウム酸化膜とアルミニウム酸化膜が順次積層された二重薄膜構造（double layer structure）の誘電膜２３６を形成する。実際に、前記ハフニウム酸化膜とアルミニウム酸化膜の誘電膜２３６を形成する。実際に、前記ハフニウム酸化膜とアルミニウム酸化膜の誘電膜２３６を本実施例のＳＩＭ構造のキャパシタに適用した結果、前記誘電膜の等価酸化膜の厚さが約２２Åであることがわかった。したがって、本実施例では、高い誘電率を有するに関わらず、等価酸化膜の厚さが十分薄くなった誘電膜２３６を容易に得ることができる。
【００４４】
図１１を参照すると、前記誘電膜２３６上に多結晶の４族半導体物質が多層構造（２３８ａ、２３８ｂ）をなす上部電極２３８を形成する。上述したように、前記４族半導体物質の例としては、シリコン、ゲルマニウムなどを挙げることができる。したがって、前記多層構造は、多様に形成することができ、本実施例では下部のシリコンゲルマニウム混合物と上部のシリコンを含む上部電極を形成する。特に、前記シリコンゲルマニウム混合物の場合には、シリコン：前記ゲルマニウムが約１：０．０００１〜１：１０，０００の混合比を有しており、本実施例では、前記混合比を約１：１調節する。また、前記上部電極２３８である４族半導体物質には３族半導体物質または５族半導体物質がドープされるものの、本実施例ではリンをドープする。なお、前記上部電極２３８は、約４００℃〜５００℃の温度、かつ約０．２Ｔｏｒｒ〜１．０Ｔｏｒｒの圧力で低圧化学気相蒸着工程を行うことが望ましい。
【００４５】
以下、前記下部のシリコンゲルマニウム混合物と上部のシリコンを含む上部電極２３８を低圧化学気相蒸着工程を行って形成する方法について説明する。
まず、前記上部電極２３８を形成するための工程条件として温度と圧力を適切に調節する。よって、前記温度は約４５０℃に調節し、前記圧力は約０．４Ｔｏｒｒに調節する。
【００４６】
その後、前記半導体基板２００の上部にシリコンソースガスであるＳｉＨ4ガス、Ｓｉ2Ｈ6ガスなどのようなシラン系ガスとゲルマニウムソースガスであるＧｅＨ4、ＧｅＦ4などを供給する。その結果、前記誘電膜２３６上には、シリコンゲルマニウム混合物の第１薄膜２３８ａが形成される。前記第１薄膜２３８ａの形成においては、前記シリコンとゲルマニウムが約１：１の混合比を有するように調節する。これは前記シリコンソースガスと前記ゲルマニウムソースガスの流量比を調節することで達成することができる。なお、前記第１薄膜２３８ａを形成するとき、ＰＨ3ガスのような不純物を提供して前記第１薄膜２３８ａに拡散させる。そして、前記第１薄膜２３８ａの形成においては、活性化工程を行わず、前記第１薄膜２３８ａを多結晶として形成する。
【００４７】
その後、前記シリコンゲルマニウム混合物の第１薄膜２３８ａ上に、言及したような同一のシリコンソースガスを供給する。その結果、前記第１薄膜２３８ａ上にはシリコンの第２薄膜２３８ｂが形成される。そして、前記第２薄膜２３８ｂを形成するとき、温度及び圧力は前記第１薄膜２３８ａを形成するときと同一である。なお、前記第２薄膜２３８ｂを形成するときにもＰＨ3ガスのような不純物を供給して前記第２薄膜２３８ｂに拡散させる。同様に、前記第２薄膜２３８ｂの形成においても活性化工程を行わず、前記第２薄膜２３８ｂをすぐ多結晶に形成する。特に、前記第１薄膜２３８ａ及び第２薄膜２３８ｂの上部電極２３８はインーシツ（インシチュ）で形成することが望ましい。
【００４８】
これによって、前記誘電膜２３６上には、前記シリコンゲルマニウム混合物の第１薄膜２３８ａと前記シリコンの第２薄膜２３８ｂとを含む上部電極２３８が形成される。特に、前記多結晶の４族半導体物質を含む多層構造（２３８ａ、２３８ｂ）の上部電極２３８は、安定的な構造を有するので、漏洩電流の観点からより有利である。
【００４９】
（蓄積容量についての評価）
図１２は、本発明のキャパシタに対する蓄積容量を評価した結果を示すグラフである。
図１２を参照すると、試料１〜試料４は、窒化チタニウムの上部電極−ハフニウム酸化物とアルミニウム酸化物の誘電膜−半球形表面（ＨＳＧ）を有するポリシリコンの下部電極を含むＭＩＳ構造のキャパシタである。そして、試料５及び試料６は、本発明のシリコンゲルマニウム混合物とシリコンを含む多層構造の上部電極−ハフニウム酸化物とアルミニウム酸化物の誘電膜−窒化チタニウムの下部電極を含むＳＩＭ構造のキャパシタである。なお、試料７〜試料１２は、窒化チタニウムの上部電極−ハフニウム酸化物とアルミニウム酸化物の誘電膜−窒化チタニウムの下部電極を含むＭＩＭ構造のキャパシタである。なお、試料１３〜試料１５は、シリコン−ゲルマニウム混合物を含む単一構造の上部電極−ハフニウム酸化物とアルミニウム酸化物の誘電膜−窒化チタニウムの下部電極を含むＳＩＭ構造のキャパシタである。特に、前記試料１３〜試料１５は、それぞれ上述した特許文献１に開示されたＳＩＭ構造のキャパシタと類似している。
【００５０】
前記試料１〜試料１５それぞれについての蓄積容量を評価した結果、前記試料７〜試料１２が最も高い蓄積容量を有することが確認された。これは、前記試料７〜試料１２はＭＩＭ構造のキャパシタであるためである。
しかし、本発明のＳＩＭ構造のキャパシタである試料５及び試料６の場合には、前記試料７〜試料１２における蓄積容量には及ばないが、試料１〜試料４のＭＩＳ構造のキャパシタ、並びに試料１３〜試料１５のＳＩＭ構造のキャパシタに比較して多少高い蓄積容量を有することがわかる。
【００５１】
（漏洩電流特性についての評価）
図１３は、本発明のキャパシタについての漏洩電流特性の評価結果を示すグラフである。
図１３を参照すると、前記蓄積容量の評価に用いた同一の試料を用いて漏洩電流特性についての評価を実施した。前記評価の結果、本発明のＳＩＭ構造のキャパシタである試料５及び試料６の漏洩電流特性は最も良好であることがわかった。
【００５２】
（産業上の利用可能性）
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施例によるキャパシタを示す概略的な断面図である。
【図２】図１のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法を示す断面図である。
【図３】図１のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法を示す断面図である。
【図４】図１のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法を示す断面図である。
【図５】図１のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法を示す断面図である。
【図６】図１のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法を示す断面図である。
【図７】図１のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法を示す断面図である。
【図８】図１のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法を示す断面図である。
【図９】図１のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法を示す断面図である。
【図１０】図１のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法を示す断面図である。
【図１１】図１のキャパシタの製造方法を適用したシリンダータイプのキャパシタの製造方法を示す断面図である。
【図１２】本発明のキャパシタについての蓄積容量を評価した結果を示すグラフである。
【図１３】本発明のキャパシタについての漏洩電流特性を評価した結果を示すグラフである。
【符号の説明】
【００５４】
１０：半導体基板、１２：下部電極、１４：誘電膜、１６：上部電極
【図１】
2006339632.tif 000003
【図２】
2006339632.tif 000004
【図３】
2006339632.tif 000005
【図４】
2006339632.tif 000006
【図５】
2006339632.tif 000007
【図６】
2006339632.tif 000008
【図７】
2006339632.tif 000009
【図８】
2006339632.tif 000010
【図９】
2006339632.tif 000011
【図１０】
2006339632.tif 000012
【図１１】
2006339632.tif 000013
【図１２】
2006339632.tif 000014
【図１３】
2006339632.tif 000015