(57)【要約】【課題】増幅特性の劣化なしにインダクタで発生する逆起電力による破壊を防止することが可能な電力増幅器及び電力増幅器用バイアス回路を実現することができる半導体装置を提供する。【解決手段】バイポーラトランジスタ２のコレクタ端子と電源端子６とを接続しているバイアス線路５に、アノードがコレクタ端子側になるように並列にダイオード９ａを接続することにより、あるセルで暴走が始まったときは、ダイオード９ａによりその逆起電圧をクリップして下げるため、バイポーラトランジスタ２に大きな電圧がかかるのを抑制するとともに、暴走の起こっていない段階では、ベース端子に供給される経路で抵抗成分等によるロスを無くし、結果的に従来のような高出力時の出力電力の低下を抑制する。【選択図】図１
2006324267.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、前記線路の電源端子側にダイオード特性回路のカソードを接続するとともに、前記線路のコレクタ端子側に前記ダイオード特性回路のアノードを接続したことを特徴とする半導体装置。
【請求項２】
バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、ダイオード特性回路のカソードと抵抗の一端を接続し、前記線路の電源端子側に前記抵抗の他端を接続するとともに、前記線路のコレクタ端子側に前記ダイオード特性回路のアノードを接続したことを特徴とする半導体装置。
【請求項３】
バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、複数のダイオード特性回路を同じ極性方向に直列接続し、前記線路の電源端子側に最前段の前記ダイオード特性回路のカソードを接続するとともに、前記線路のコレクタ端子側に最後段の前記ダイオード特性回路のアノードを接続したことを特徴とする半導体装置。
【請求項４】
バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、前記線路の電源端子側に複数のダイオード特性回路の全てのカソードを接続するとともに、前記線路のコレクタ端子側に前記複数のダイオード特性回路の全てのアノードを接続したことを特徴とする半導体装置。
【請求項５】
バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、前記線路の電源端子側にダイオード特性回路のカソードを接続するとともに、前記バイポーラトランジスタのコレクタ端子に前記ダイオード特性回路のアノードを接続したことを特徴とする半導体装置。
【請求項６】
バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を抵抗を通じて出力端子に接続し、エミッタ端子を接地に接続し、前記抵抗と前記出力端子との接続点をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、前記線路の電源端子側にダイオード特性回路のカソードを接続するとともに、前記バイポーラトランジスタのコレクタ端子に前記ダイオード特性回路のアノードを接続したことを特徴とする半導体装置。
【請求項７】
バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、請求項１記載のダイオード特性回路の接続と請求項５記載のダイオード特性回路の接続の回路構成を備えたことを特徴とする半導体装置。
【請求項８】
前記バイポーラトランジスタによる回路は、複数のバイポーラトランジスタを並列接続して構成したことを特徴とする請求項１から請求項７のいずれかに記載の半導体装置。
【請求項９】
前記バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタを用いたことを特徴とする請求項１から請求項８のいずれかに記載の半導体装置。
【請求項１０】
前記線路は、四分の一波長線路としたことを特徴とする請求項１から請求項９のいずれかに記載の半導体装置。
【請求項１１】
前記ダイオード特性回路は、ヘテロ接合バイポーラトランジスタを用い、そのベース端子とコレクタ端子を接続して構成したことを特徴とする請求項１から請求項１０のいずれかに記載の半導体装置。
【請求項１２】
前記ダイオード特性回路は、ヘテロ接合バイポーラトランジスタを用い、そのベース端子とエミッタ端子を接続して構成したことを特徴とする請求項１から請求項１０のいずれかに記載の半導体装置。
【請求項１３】
前記ダイオード特性回路は、ヘテロ接合バイポーラトランジスタのコレクタ層とベース層により構成し、かつ前記ダイオード特性回路のコレクタ層を前記バイポーラトランジスタのコレクタ層と共通にしたことを特徴とする請求項１から請求項１０のいずれかに記載の半導体装置。
【請求項１４】
前記ダイオード特性回路は、異なる二つの電位障壁を持つことを特徴とする請求項１から請求項１３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばヘテロバイポーラトランジスタによる増幅段を備えた電力増幅器及び電力増幅器用バイアス回路等の半導体装置に関するものである。
【背景技術】
【０００２】
近年、通信機器の発達とともに高出力で高周波用の半導体装置の需要が大幅に伸びており、特に、携帯電話では、電池駆動で高出力動作および長時間通話を行うため、高効率で動作する高出力用半導体装置が必要になっている。即ち、半導体内部での電力損失を極力少なくし、印加する直流電力を効率良く高周波電力に変換する高出力用の半導体装置が望まれている。
【０００３】
このような需要を満たす高出力半導体装置用のトランジスタとして、近年、ＧａＡｓ半導体を用いた電界効果トランジスタ（ＦＥＴ）が広く用いられているが、最近では、化合物半導体のヘテロ接合を利用したバイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：以下、ＨＢＴと略す）（例えば、特許文献１を参照）が、その優れた高周波特性と高電流駆動能力から、高出力半導体装置用のトランジスタとして注目されている。
【０００４】
上記のような高出力用のバイポーラトランジスタを用いた半導体装置を、以下に説明する。
図１０は高出力用のバイポーラトランジスタを用いた従来の半導体装置の一構成例を示す回路図である。図１０に示すように、入力端子１はバイポーラトランジスタＱ（１）２のベース端子に接続されており、バイポーラトランジスタＱ（１）２のコレクタ端子には、ＤＣ信号のみが通過する線路５を介して電源端子６よりバイアス電圧が印加され、バイポーラトランジスタＱ（１）２のエミッタ端子は接地（ＧＮＤ）に接続されている。高周波信号は、入力端子１より入力されて、バイポーラトランジスタＱ（１）２で増幅されて、出力端子７より出力される。コンデンサ８は、増幅された高周波信号が電源端子６に入らないようにＧＮＤに短絡するために接続されている。
【０００５】
この場合、１／４波長の長さの高い特性インピーダンスのライン（細いライン）で接地することで、広帯域化ができるが、パターンを形成する導体の厚さは、ガラスエポキシやテフロン基板等で１８μｍか３５μｍ、セラミック基板等で薄膜のパターンの場合には数μｍしかないため、大電流を流す回路の場合には、パターンが焼損しないよう注意する必要がある。これらの状況は、特性インピーダンスが低いほど、コンデンサの影響が大きく現れる。
【特許文献１】特開平７−７０１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら前述のような回路構成とした従来の半導体装置では、例えばデジタル変調等によりコレクタ端子電圧を激しくオンオフすると、増幅用のトランジスタが壊れる可能性がある。すなわち、インダクタに流していた電流を急激に止めるとインダクタに高い逆起電圧が発生し、この逆起電圧がトランジスタの最大定格を超えると、当該トランジスタが壊れるという問題点を有していた。
【０００７】
本発明は、上記従来の問題点を解決するもので、増幅特性の劣化なしにインダクタで発生する逆起電圧による破壊を防止することが可能な電力増幅器及び電力増幅器用バイアス回路を実現することができる半導体装置を提供する。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明の請求項１に記載の半導体装置は、バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、前記線路の電源端子側にダイオード特性回路のカソードを接続するとともに、前記線路のコレクタ端子側に前記ダイオード特性回路のアノードを接続したことを特徴とする。
【０００９】
また、本発明の請求項２に記載の半導体装置は、バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、ダイオード特性回路のカソードと抵抗の一端を接続し、前記線路の電源端子側に前記抵抗の他端を接続するとともに、前記線路のコレクタ端子側に前記ダイオード特性回路のアノードを接続したことを特徴とする。
【００１０】
また、本発明の請求項３に記載の半導体装置は、バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、複数のダイオード特性回路を同じ極性方向に直列接続し、前記線路の電源端子側に最前段の前記ダイオード特性回路のカソードを接続するとともに、前記線路のコレクタ端子側に最後段の前記ダイオード特性回路のアノードを接続したことを特徴とする。
【００１１】
また、本発明の請求項４に記載の半導体装置は、バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、前記線路の電源端子側に複数のダイオード特性回路の全てのカソードを接続するとともに、前記線路のコレクタ端子側に前記複数のダイオード特性回路の全てのアノードを接続したことを特徴とする。
【００１２】
また、本発明の請求項５に記載の半導体装置は、バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、前記線路の電源端子側にダイオード特性回路のカソードを接続するとともに、前記バイポーラトランジスタのコレクタ端子に前記ダイオード特性回路のアノードを接続したことを特徴とする。
【００１３】
また、本発明の請求項６に記載の半導体装置は、バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を抵抗を通じて出力端子に接続し、エミッタ端子を接地に接続し、前記抵抗と前記出力端子との接続点をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、前記線路の電源端子側にダイオード特性回路のカソードを接続するとともに、前記バイポーラトランジスタのコレクタ端子に前記ダイオード特性回路のアノードを接続したことを特徴とする。
【００１４】
また、本発明の請求項７に記載の半導体装置は、バイポーラトランジスタのベース端子を入力端子に接続し、コレクタ端子を出力端子に接続し、エミッタ端子を接地に接続し、前記コレクタ端子をＤＣ信号のみが通過する線路を通じて電源端子に接続した回路を含んだ半導体装置であって、請求項１記載のダイオード特性回路の接続と請求項５記載のダイオード特性回路の接続の回路構成を備えたことを特徴とする。
【００１５】
また、本発明の請求項８に記載の半導体装置は、請求項１から請求項７のいずれかに記載の半導体装置であって、前記バイポーラトランジスタによる回路は、複数のバイポーラトランジスタを並列接続して構成したことを特徴とする。
【００１６】
また、本発明の請求項９に記載の半導体装置は、請求項１から請求項８のいずれかに記載の半導体装置であって、前記バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタを用いたことを特徴とする。
【００１７】
また、本発明の請求項１０に記載の半導体装置は、請求項１から請求項９のいずれかに記載の半導体装置であって、前記線路は、四分の一波長線路としたことを特徴とする。
また、本発明の請求項１１に記載の半導体装置は、請求項１から請求項１０のいずれかに記載の半導体装置であって、前記ダイオード特性回路は、ヘテロ接合バイポーラトランジスタを用い、そのベース端子とコレクタ端子を接続して構成したことを特徴とする。
【００１８】
また、本発明の請求項１２に記載の半導体装置は、請求項１から請求項１０のいずれかに記載の半導体装置であって、前記ダイオード特性回路は、ヘテロ接合バイポーラトランジスタを用い、そのベース端子とエミッタ端子を接続して構成したことを特徴とする。
【００１９】
また、本発明の請求項１３に記載の半導体装置は、請求項１から請求項１０のいずれかに記載の半導体装置であって、前記ダイオード特性回路は、ヘテロ接合バイポーラトランジスタのコレクタ層とベース層により構成し、かつ前記ダイオード特性回路のコレクタ層を前記バイポーラトランジスタのコレクタ層と共通にしたことを特徴とする。
【００２０】
また、本発明の請求項１４に記載の半導体装置は、請求項１から請求項１３のいずれかに記載の半導体装置であって、前記ダイオード特性回路は、異なる二つの電位障壁を持つ構成としたことを特徴とする。
【００２１】
以上のように、バイポーラトランジスタのコレクタ端子と電源端子とを接続しているバイアス線路に、ダイオード特性回路をアノードがコレクタ端子側になるように並列接続することで、バイアス線路に大きな逆起電圧が発生した場合には、その逆起電圧をダイオード特性回路でクリップすることにより、バイポーラトランジスタに大きな電圧がかかるのを防ぐことができる。
【発明の効果】
【００２２】
以上のように本発明によれば、例えばあるセルで暴走が始まってバイアス線路に大きな逆起電圧が発生した場合にのみダイオード特性回路によりその逆起電圧を下げて、バイポーラトランジスタに大きな電圧がかかるのを防ぐが、暴走の起こっていない段階ではベース端子に供給される経路での抵抗成分等によるロスを無くすため、結果的に従来のような高出力時の出力電力の低下が起こらないようにすることができる。
【００２３】
そのため、従来のようなベース抵抗による増幅特性の劣化をなくし、インダクタで発生する逆起電圧による破壊を防止することが可能な電力増幅器及び電力増幅器用バイアス回路を実現することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を示す半導体装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体装置を説明する。
【００２５】
図１は本実施の形態１の半導体装置の構成を示す回路図である。図１において、導電型がＮＰＮ型である信号増幅用のバイポーラトランジスタＱ（１）２は、高周波（ＲＦ）信号が入力される入力端子１に接続されている。入力端子１にはバイポーラトランジスタＱ（１）２のベース端子に対するＤＣバイアスとＲＦ信号が入力されるように構成されている。バイポーラトランジスタＱ（１）２のコレクタ端子のバイアスは、ＤＣ信号のみが通過する線路５を介して電源端子６から印加されている。また、バイポーラトランジスタＱ（１）２のエミッタ端子は、接地（ＧＮＤ）に接続されている。
【００２６】
ここで、コンデンサ８はＲＦ信号をＧＮＤに短絡しており、例えばＤＣ信号のみが通過する線路５の長さを、入力端子１から入力されるＲＦ信号の１／４波長の長さにすることにより、バイポーラトランジスタＱ（１）２で増幅された信号の寄生高調波である第二高調波を短絡することができる。このＤＣ信号のみが通過する線路５に対して、ダイオード特性回路９ａを並列に接続する。
【００２７】
ダイオード特性回路９ａは、図１に示すように、アノードを線路５のコレクタ端子側に接続し、カソードを線路５の電源端子側に接続することで、入力端子１から入力されるＲＦ信号が急激に変動して、コレクタ端子側で急激に電流が流れた場合に、ＤＣ信号のみが通過する線路５の両端で発生する逆起電圧が大きくなると、ダイオード特性回路９ａに電流が流れて逆起電圧を抑制することができる。
【００２８】
なお、本実施の形態では、バイポーラトランジスタについて説明しているが、ヘテロ接合バイポーラトランジスタでも同様の効果が得られるのは言うまでもない。
また、ダイオード特性回路として、ヘテロバイポーラトランジスタのコレクタ端子とベース端子を接続したダイオード構成を用いても同様の効果が得られるのは言うまでもない。
【００２９】
また、ダイオード特性回路は、ショットキー接合を用いたダイオードでも同様の効果が得られるのは言うまでも無い。
また、本実施の形態では、ＲＦ入力信号が急激に変化した場合について述べているが、例えばベースバイアス電圧が急激に変化する場合においても同様の効果が得られるのは言うまでもない。
【００３０】
また、本実施の形態では、ＲＦ入力信号が急激に変化した場合について述べているが、例えば電源端子６の電圧が急激に変化する場合においても同様の効果が得られるのは言うまでもない。
（実施の形態２）
本発明の実施の形態２の半導体装置を説明する。
【００３１】
図２は本実施の形態２の半導体装置の構成を示す回路図である。図２において、導電型がＮＰＮ型である信号増幅用のヘテロバイポーラトランジスタＱ（１）２、Ｑ（２）３、Ｑ（３）４は、それぞれのベース端子が、高周波（ＲＦ）信号が入力される入力端子１に共通に接続されている。このような構成を取っているのは、ＨＢＴ単体ではコレクタ動作電流に限りがあるため、出力が大きなパワーアンプなどでは、一般に並列接続してコレクタ電流を大きくとれるようにしているためである。
【００３２】
本実施の形態では、並列接続されているＱ（１）２、Ｑ（２）３、Ｑ（３）４の各ヘテロバイポーラトランジスタのコレクタ端子のバイアスは、ＤＣのみが通過する線路５を介して電源端子６から印加されている。ここで、コンデンサ８はＲＦ信号をＧＮＤに短絡しており、例えばバイアス線路５の長さを入力端子１から入力されるＲＦ信号の１／４波長の長さにすることにより、増幅されたＲＦ信号の第二高調波を短絡するものである。このＤＣのみが通過する線路５に対してダイオード特性回路９ａを並列に接続している。
【００３３】
ダイオード特性回路９ａは、図２に示すように、アノードを線路５のコレクタ端子側に接続し、カソードを線路５の電源端子側に接続することで、入力端子１から入力されるＲＦ信号が急激に変動して、コレクタ端子側で急激に電流が流れた場合に、バイアス線路５の両端で発生する逆起電圧が大きくなると、ダイオード特性回路９ａに電流が流れて逆起電圧を抑制することができる。
【００３４】
なお、本実施の形態では、ヘテロバイポーラトランジスタについて説明しているが、バイポーラトランジスタであれば同様の効果が得られるのは言うまでもない。
また、ダイオード特性回路をヘテロバイポーラトランジスタのコレクタ端子とベース端子を接続したダイオード構成を用いても同様の効果が得られるのは言うまでもない。
【００３５】
また、本実施の形態では、３個のＨＢＴセルを用いた構成になっているが、複数個のＨＢＴセルにより構成されていれば同様の効果が得られるのは言うまでもない。
また、本実施の形態では、ＲＦ入力信号が急激に変化した場合について述べているが、例えばベースバイアス電圧が急激に変化する場合においても同様の効果が得られるのは言うまでもない。
【００３６】
また、本実施の形態では、ＲＦ入力信号が急激に変化した場合について述べているが、例えば電源端子６の電圧が急激に変化する場合においても同様の効果が得られるのは言うまでもない。
（実施の形態３）
本発明の実施の形態３の半導体装置を説明する。
【００３７】
図３は本実施の形態３の半導体装置の構成を示す回路図である。図３に示すように、本実施の形態では、実施の形態２のダイオード特性回路９ａと同じ特性のダイオード特性回路（１）９ｂに対して、抵抗１０を直列接続したことに特徴がある。
【００３８】
このような構成を取ることにより、出力信号レベルがスレッショルドレベルを超えた場合でも、実施の形態２のリミッタのように出力信号レベルを急に一定値にするのではなく、ダイオード特性回路（１）９ｂのオン後の電流により抵抗１０の端子電圧が上昇しつつスレッショルドレベルも徐々に増加する特性を持つため、クリップ制限される出力信号レベルが上昇して出力信号のレベルも増加するが、その増加の割合は減少することになる。
【００３９】
以上により、頻繁に逆起電圧が発生する変調信号が入力された場合、実施の形態２では、ダイオード特性回路９ａの内部抵抗で逆起電圧の全てが吸収発熱されるため、急激に温度上昇が起こり、ダイオード特性回路９ａの破壊につながる恐れがあるが、ダイオード特性回路（１）９ｂに抵抗１０を直列接続することで、ダイオード特性回路（１）９ｂの急な熱上昇を防ぎ、その破壊を抑えることができる。
（実施の形態４）
本発明の実施の形態４の半導体装置を説明する。
【００４０】
図４は本実施の形態４の半導体装置の構成を示す回路図である。図４に示すように、本実施の形態では、実施の形態２のダイオード特性回路９ａと同じ特性のダイオード特性回路（１）９ｂに対して、さらにダイオード特性回路（２）１１ａを直列接続したことに特徴がある。
【００４１】
一般的に、ダイオード特性回路の静特性によると、ｐｎダイオードにおいて接合に順方向電圧をかけてもすぐに電流は流れ出さず、順方向に加えた電圧がある値以上になったとき、はじめて流れ始める。これは、ｐｎ接合の接合面に電位障壁という壁があるからであり、その値のことをしきい値といい、英語では、しきいのことをＴｈｒｅｓｈｏｌｄ（スレッショルド）というが、以下この値をＶＦと記すことにする。この障壁の高さすなわちＶＦは、シリコンで、０．６Ｖ〜０．７Ｖ、ゲルマニウムで０．２Ｖ〜０．３Ｖ、ＧａＡｓでは１．１〜１．２Ｖといったところである。
【００４２】
通信システムの変調方式によっては、パワーアンプの逆方向の電圧をあまりに低い電圧でスナップすると変調信号が歪む可能性があるが、本実施の形態のような構成をとることにより、ＶＦの二倍の電圧でスナップするようになるため、この問題を回避することができる。
【００４３】
なお、本実施の形態では、ダイオードを二段直列接続しているが、三段直列、あるいはそれ以上直列接続した場合にスナップする電圧は段数×ＶＦになり、スナップ電圧を通信システムに合わせて設計することができるのは言うまでもない。
（実施の形態５）
本発明の実施の形態５の半導体装置を説明する。
【００４４】
図５は本実施の形態５の半導体装置の構成を示す回路図である。図５に示すように、本実施の形態では、実施の形態２のダイオード特性回路９ａに対して、さらにダイオード特性回路（３）１１ｂを並列接続したことに特徴がある。
【００４５】
より低い逆方向起電圧をスナップする必要がある場合には、本実施の形態のような構成をとることにより、上記実施の形態４で説明したダイオード特性回路の静特性に従ってＶＦの１／２倍の電圧でスナップするようになるため、この問題を回避することができる。
（実施の形態６）
本発明の実施の形態６の半導体装置を説明する。
【００４６】
図６は本実施の形態６の半導体装置の構成を示す回路図である。実施の形態２では、複数のトランジスタＱ（１）２、Ｑ（２）３、Ｑ（３）４のコレクタ端子を一点に接続し、その接続点に対して逆起電圧をスナップするようにダイオード特性回路９ａを接続しているのに対して、図６に示すように、本実施の形態では、それぞれのトランジスタのコレクタ端子側に、それぞれダイオード特性回路（４）１２、（５）１３、（６）１４を接続している。
【００４７】
図６に示すように、チップ上で複数のＨＢＴを並列接続した構成では、通常、電源として投入された直流電力の一部あるいは信号としての高周波電力の一部が電力損失として熱に変換される際に、隣接するＨＢＴの熱的干渉により熱的粗密分布が生じて、熱が集中したＨＢＴにコレクタ電流が集中するようになり、このような現象をコラプス現象と呼ぶが、全ＨＢＴの均一な動作ができなくなり、利得の低下および電力効率の低下が生じ、場合によっては、素子の劣化あるいは破壊の原因になるものである。
【００４８】
このような熱的粗密により各トランジスタの特性が変化した場合、実施の形態２のように、各トランジスタのコレクタ端子を接続した後の接続点で逆起電圧を抑える回路構成とした場合には、コラプス現象を抑えることができないが、本実施の形態では、各々のトランジスタで発生する逆起電圧を抑えることができるので、急激に発生するコラプス現象の発生原因をなくすことができる。
（実施の形態７）
本発明の実施の形態７の半導体装置を説明する。
【００４９】
図７は本実施の形態７の半導体装置の構成を示す回路図である。図７に示すように、本実施の形態では、実施の形態６における各トランジスタのコレクタ端子と出力端子７との間に、抵抗（１）１５、（２）１６、（３）１７を接続したことに特徴がある。
【００５０】
実施の形態５では、過度的に電流が流れて逆起電圧が発生することを抑制しコラプス現象の発生を抑制することを目的としていたが、一度コラプス現象が発生してしまうと定常的な変化となるため、本実施の形態では、配線の寄生インダクタンス等により逆起電圧が発生しないのでダイオード特性回路によるスナップの効果は十分に発揮できないことがある。しかしながら、本実施の形態では、定常的なコラプス現象による電流の粗密でも抵抗により電圧が増えるため、ダイオード特性回路でスナップすることができる。
（実施の形態８）
本発明の実施の形態８の半導体装置を説明する。
【００５１】
図８は本実施の形態８の半導体装置の構成を示す回路図である。図８に示すように、本実施の形態は、ダイオード特性回路について、実施の形態２の場合の接続構成と実施の形態６の場合の接続構とを組み合わせたことを特徴としている。
【００５２】
以上の構成により、実施の形態２の場合と実施の形態６の場合の効果を併せ持つことができる。すなわち、入力端子１から入力されるＲＦ信号が急激に変動して、コレクタ端子側で急激に電流が流れた場合に、バイアス線路５の両端で発生する逆起電圧が大きくなると、ダイオード特性回路９ａに電流が流れて逆起電圧を抑制することができ、また、熱的粗密により各トランジスタの特性が変化した場合においても、各々のトランジスタで発生する逆起電圧を抑えることができるので、急激に発生するコラプス現象の発生原因をなくすことができる。
（実施の形態９）
本発明の実施の形態９の半導体装置を説明する。
【００５３】
図９は本実施の形態９の半導体装置の構成を示す回路図である。図９に示すように、本実施の形態では、いわゆるＩｎＧａＰ  ＨＢＴの構造を一例として示しているが、本実施の形態で特徴としているのは、図面の右側半分の従来のＩｎＧａＰ  ＨＢＴの構造の横にｐ−ＧａＡｓ２２とＧａＡｓ２３によるＰＮダイオードを同一エピタキシャル基板上に形成したことにある。
【００５４】
このように、ＰＮダイオードを同一基板上に形成することにより、半導体装置の動作温度が変化した場合には、バイポーラトランジスタの特性変化に応じてダイオード特性回路のＶＦが変化するようになる。これにより、バイポーラトランジスタに対する相対的なスナップ電圧を一定にすることができる。
【産業上の利用可能性】
【００５５】
本発明の半導体装置は、増幅特性の劣化なしにインダクタで発生する逆起電圧による破壊を防止することが可能な電力増幅器及び電力増幅器用バイアス回路を実現することができるもので、例えばヘテロバイポーラトランジスタからなる増幅段を備えた電力増幅器や電力増幅器用バイアス回路等に適用できる。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態１の半導体装置の構成を示す回路図
【図２】本発明の実施の形態２の半導体装置の構成を示す回路図
【図３】本発明の実施の形態３の半導体装置の構成を示す回路図
【図４】本発明の実施の形態４の半導体装置の構成を示す回路図
【図５】本発明の実施の形態５の半導体装置の構成を示す回路図
【図６】本発明の実施の形態６の半導体装置の構成を示す回路図
【図７】本発明の実施の形態７の半導体装置の構成を示す回路図
【図８】本発明の実施の形態８の半導体装置の構成を示す回路図
【図９】本発明の実施の形態９の半導体装置の構成を示す構造図
【図１０】従来の半導体装置の一構成例を示す回路図
【符号の説明】
【００５７】
１    入力（端子）
２    トランジスタＱ（１）
３    トランジスタＱ（２）
４    トランジスタＱ（３）
５    ＤＣ信号のみが通過する線路
６    電源（端子）
７    出力（端子）
８    コンデンサ
９ａ    ダイオード
９ｂ    ダイオード（１）
１０    抵抗
１１ａ    ダイオード（２）
１１ｂ    ダイオード（３）
１２    ダイオード（４）
１３    ダイオード（５）
１４    ダイオード（６）
１５    抵抗（１）
１６    抵抗（２）
１７    抵抗（３）
１８    ＩｎＧａＡｓ
１９    ＧａＡｓ
２０    ＩｎＧａＰ
２１    ｐ−ＧａＡｓ
２２    ｐ−ＧａＡｓ
２３    ＧａＡｓ
２４    Ｎ＋ＧａＡｓ
２５    エミッタ電極
２６    ベース電極
２７    コレクタ電極
【図１】
2006324267.tif 000003
【図２】
2006324267.tif 000004
【図３】
2006324267.tif 000005
【図４】
2006324267.tif 000006
【図５】
2006324267.tif 000007
【図６】
2006324267.tif 000008
【図７】
2006324267.tif 000009
【図８】
2006324267.tif 000010
【図９】
2006324267.tif 000011
【図１０】
2006324267.tif 000012