(57)【要約】【課題】カスケード接続された複数のＩＣのクロック信号線にアナログフィルターを挿入することなく、静電気ノイズによる誤動作を防止構成できるようにする。【解決手段】複数の外部信号入力手段P１１と外部信号入力手段P11と読み出し線との間にそれぞれ接続されたスイッチS11を有し、スイッチを導通させることにより外部信号入力手段P11より読み出し線に出力する外部入力部I１１と、外部クロック信号CLK０に同期して外部制御信号を順次シフト入力したシフトデータに応じてスイッチS11からS13が導通するように出力するシフトレジスタSE１と、シフトレジスタSE1から出力された外部制御信号O１を外部へ出力する出力回路SO1とを有する半導体装置IC１において分周回路D11で、外部クロック信号CLK０を分周して内部クロック信号CLK11を生成し内部クロック信号CLK１１に同期して外部制御信号を外部へ出力回路SO１を用いることでデータのズレを低減するようにした。【選択図】図２
2006270613.tif 000002
【特許請求の範囲】
【請求項１】
複数の外部信号入力手段と該外部信号入力手段と読み出し線との間にそれぞれ接続されたスイッチを有し、該スイッチを導通させることにより前記外部信号入力手段より前記読み出し線に出力する外部入力部と、
外部制御信号と外部クロック信号が入力され、該外部クロック信号に同期して外部制御信号を順次シフト入力したシフトデータに応じて前記スイッチが導通するように出力するシフトレジスタと、
該シフトレジスタから出力された外部制御信号を外部へ出力する出力回路とを有する半導体装置であって、
前記外部クロック信号を分周した内部クロック信号を生成して出力する分周回路を有し、
前記出力回路は、前記内部クロック信号に同期して外部制御信号を外部へ出力することを特徴とする半導体装置。
【請求項２】
複数の外部信号入力手段と該外部信号入力手段と読み出し線との間にそれぞれ接続されたスイッチを有し、該スイッチを導通させ前記外部信号入力手段より読み出し線に出力する外部入力部と、
外部制御信号と外部クロック信号が入力され、該外部クロック信号に同期して外部制御信号を順次シフト入力したシフトデータに応じて前記スイッチが導通するように出力するシフトレジスタと、
前記外部制御信号を前記外部入力制御信号入力端子より前記シフトレジスタへ入力する入力回路を有する半導体装置であって、
前記外部クロック信号を分周した内部クロック信号を出力する分周回路を有し、
前記入力回路は、前記内部クロック信号に同期して外部制御信号をシフトレジスタへ入力することを特徴とする半導体装置。
【請求項３】
複数の外部信号入力手段と該外部信号入力手段と読み出し線との間にそれぞれ接続されたスイッチを有し、該スイッチを導通させ前記外部信号入力手段より読み出し線に出力する外部入力部と、
外部制御信号と外部クロック信号が入力され、該外部クロック信号に同期して外部制御信号を順次シフト入力したシフトデータに応じて前記スイッチが導通するように出力するシフトレジスタと、
前記外部制御信号を外部入力制御信号入力端子より該シフトレジスタへ入力する入力回路と、
前記シフトレジスタから外部制御信号を外部へ出力する出力回路を有する半導体装置であって、
前記外部クロック信号を分周した第１内部クロック信号を出力する第１分周回路と、
前記外部クロック信号を分周した第２内部クロック信号を出力する第２分周回路とを有し、
前記出力回路は、前記第１内部クロック信号に同期して外部入力制御信号を外部へ出力し、
前記入力回路は、前記第２内部クロック信号に同期して外部入力制御信号を内部へ入力することを特徴とする半導体装置。
【請求項４】
N個(Nは２以上の整数)の前記半導体装置を、隣り合う前記半導体装置の前記出力回路と前記入力回路とを互いに接続するよう縦続接続し、
請求項１もしくは請求項３に記載の半導体装置を１番目に、
請求項３に記載の半導体装置を２番目からN-1番目に、
請求項２もしくは請求項３に記載の半導体装置をN番目に用いるとともに、
前記第１もしくは第２の分周回路から出力されるのクロック信号に基づいた出力信号を後段の前記半導体装置に送信する
ことを特徴とする入力装置。
【請求項５】
長方形の形状をした入力装置において前記Ｎ個の半導体装置が前記長方形の長辺方向に沿って配置されていることを特徴とする請求項４記載の入力装置。
【請求項６】
前記外部信号入力手段は光電変換素子あり、該光電変換素子からの出力を前記読み出し線に出力することを特徴とする請求項４ないし請求項５記載の入力装置。
【請求項７】
前記外部信号入力手段の上部または上方に、絶縁性の透明体が設けられていることを特徴とする請求項４ないし請求項６記載の入力装置。
【請求項８】
請求項１ないし請求項３に記載の前記半導体装置を用いた入力装置を用いたスキャナ。
【請求項９】
請求項４ないしは請求項７に記載の入力装置を用いたスキャナ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カスケード（縦続）接続された半導体装置に関し、隣り合うＩＣ（集積回路）が外部パラレル入力のタイミング信号として用いられるクロックを加工した内部クロックを用いることにより静電気ノイズ等に対する耐性を向上させた構成に特徴を有する半導体装置とそれを用いた入力装置に関する。
【背景技術】
【０００２】
種々の画像データを読み込むスキャナは、例えば図９に示すようにガラス面９４上に原稿を固定し下から光を当て画像を読み取るイメージセンサ部９１を動かして読み取る。そしてフラットベッドスキャナ９は、画像を読み取るイメージセンサ部９１、前記イメージセンサと入力された信号を処理しコンピュータ等に出力する制御部９２、制御部とイメージセンサ部を接続するフレキシブルケーブル９３、イメージセンサ部の上面に設けられたガラス部９４と筐体９５とからなっており、入力された画像の高精度化、読み取り速度の高速化などが常に求められている。
【０００３】
図１０は、従来の入力装置の回路構成を示す図である。入力装置９１は、図１０が示す様に複数の当該半導体装置IC1、IC２、乃至ICnがとなりどうし外部制御信号出力端子SDOと外部制御信号出力端子SDIが互いに電気的にカスケード（縦続）接続され長尺方向に並んでおり、更に当該半導体装置にはIC１に見られるように複数の外部入力部I11、I12・・・I1m  (m>1の整数)が接続されている。各半導体装置には外部クロック信号CLK０が入力されている。
【０００４】
イメージセンサ部は、例えば特許文献１に示されるように、シフトレジスタを内蔵する同一機能のＩＣを複数個カスケード（縦続）接続し、単一もしくはその信号を論理反転させたクロック信号CLK0に基づいて、各シフトレジスタSEから順次、光電変換部のスイッチ部S１１からSn３へシフトパルスを出力することにより読み出しラインVoへ順次出力を行いデータの衝突を防止している。
【０００５】
例えば図１１は、ノイズが無い場合の従来の半導体装置IC１と半導体装置IC２間の信号を示したものである。このような信号が、図１０の回路に入力された場合の動作について説明する。起動信号ＳＰが端子ＳＤに入力された所定時間経過後立ち下がり時に出力信号SDO1がHへ遷移する。この時次段の外部出力信号SDO１はIC2の外部入力信号SDI2として次段のIC2へ伝えられる。そのときIC２においては、IC２のクロックであるCLK2のi番目のタイミングでHが認識されるので正しく次段のICへデータが転送されることとなる。更に次段のIC３からも同様に転送される。
【０００６】
しかし、画像読み取り中にスキャナ、あるいはスキャナ周辺を人が触ったときに人体からの静電気放電がなされ、当該パルス状の静電気ノイズによって、データ取込に誤りが発生し取り込んだ画像に横筋が発生するなど画質の劣化が発生してしまう怖れがあった。
【０００７】
図１２のようにクロックにノイズ（図１２の円内）が入力された場合の動作について説明する。起動信号ＳＰが端子ＳＤに入力された後の所定時間より早い時間にIC1の外部クロックCLK0にノイズが載った場合を想定する。その後所定時間の立ち下がり時より早い（i-2）のタイミングで外部出力信号SDO1がLからHへと遷移、i、i-1のタイミングでＨからＬへ遷移する。この外部出力信号SDO１はIC2の外部入力信号SDI2として次のIC2へ伝えられる。そのときIC２においては、IC１と同様の外部クロックであるCLK０のi番目のタイミングで取り込もうとするが既にSDI２はLに遷移してしまっているので正しく次段のICへデータが転送されないこととなる。したがって図１２のように静電気放電等によりパルス状のノイズがクロックに入力されデータ取込に誤りが発生した場合、画像に横筋が発生するなど画質の劣化が発生してしまう怖れがあった。
【０００８】
特に図９に示すような、フラットベッドスキャナにおいては、データの送受信を行っているフレキシブルケーブルが静電気ノイズを拾うアンテナの役割を果たすのでノイズがのりやすかった。一般的に静電気ノイズを防止する方法としては、画像を読み取るガラスへの導電物質の混合や、金属を用いたガラス面へのシールドを用いた方法を用いられるが、画像を読み込む為には外部信号入力手段の上部または、その上方は無色透明であること不可欠であるため、前記静電気ノイズ防止する手段を用いることは困難であった。
【０００９】
また、当該イメージセンサに用いられているＩＣの入力端子から内部のロジック部の間にアナログフィルターを挿入することによって耐ノイズ性を向上させる方法も考えられるが、クロック信号線は、他の信号線とは異なり、本体部との同期を取るため、他の信号と同じようにアナログフィルターを挿入することは好ましいことではなかった。
【特許文献１】特開２００１−４５３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
解決しようとする問題点は、カスケード接続された複数のＩＣのクロック信号線にアナログフィルターを挿入することなく、静電気ノイズによる誤動作を防止できるようにする。
【課題を解決するための手段】
【００１１】
本発明は、
複数の外部信号入力手段と該外部信号入力手段と読み出し線との間にそれぞれ接続されたスイッチを有し、該スイッチを導通させることにより前記外部信号入力手段より前記読み出し線に出力する外部入力部と、
外部制御信号と外部クロック信号が入力され、該外部クロック信号に同期して外部制御信号を順次シフト入力したシフトデータに応じて前記スイッチが導通するように出力するシフトレジスタと、
該シフトレジスタから出力された外部制御信号を外部へ出力する出力回路とを有する半導体装置であって、
前記外部クロック信号を分周した内部クロック信号を生成して出力する分周回路を有し、
前記出力回路は、前記内部クロック信号に同期して外部制御信号を外部へ出力すること特徴を有する。
【００１２】
第２の特徴としては、
複数の外部信号入力手段と該外部信号入力手段と読み出し線との間にそれぞれ接続されたスイッチを有し、該スイッチを導通させ前記外部信号入力手段より読み出し線に出力する外部入力部と、
外部制御信号と外部クロック信号が入力され、該外部クロック信号に同期して外部制御信号を順次シフト入力したシフトデータに応じて前記スイッチが導通するように出力するシフトレジスタと、
前記外部制御信号を前記外部入力制御信号入力端子より前記シフトレジスタへ入力する入力回路を有する半導体装置であって、
前記外部クロック信号を分周した内部クロック信号を出力する分周回路を有し、
前記入力回路は、前記内部クロック信号に同期して外部制御信号をシフトレジスタへ入力することである。
【００１３】
第３の特徴としては、
複数の外部信号入力手段と該外部信号入力手段と読み出し線との間にそれぞれ接続されたスイッチを有し、該スイッチを導通させ前記外部信号入力手段より読み出し線に出力する外部入力部と、
外部制御信号と外部クロック信号が入力され、該外部クロック信号に同期して外部制御信号を順次シフト入力したシフトデータに応じて前記スイッチが導通するように出力するシフトレジスタと、
前記外部制御信号を外部入力制御信号入力端子より該シフトレジスタへ入力する入力回路と、
前記シフトレジスタから外部制御信号を外部へ出力する出力回路を有する半導体装置であって、
前記外部クロック信号を分周した第１内部クロック信号を出力する第１分周回路と、
前記外部クロック信号を分周した第２内部クロック信号を出力する第２分周回路とを有し、
前記出力回路は、前記第１内部クロック信号に同期して外部入力制御信号を外部へ出力し、
前記入力回路は、前記第２内部クロック信号に同期して外部入力制御信号を内部へ入力することを特徴とすることである。
【００１４】
本願発明の入力装置においては、N個(Nは２以上の整数)の前記半導体装置を、隣り合う前記半導体装置の前記出力回路と前記入力回路とが互いに接続するよう縦続接続し、第１実施形態のもしくは第３実施形態に記載の半導体装置を１番目に、第３実施形態に記載の半導体装置を２番目からN-1番目に、第２実施形態もしくは第３実施形態に記載の半導体装置をN番目に用いた入力装置であって、前記第１もしくは第２の分周回路から出力されるクロック信号に基づいた信号を前記半導体装置どおしで通信することを特徴とする。
【００１５】
また、例えばイメージセンサのように長方形の形状をした入力装置において前記Ｎ個の半導体装置が前記長方形の長辺方向に沿って配置されていることを特徴とする。
【００１６】
また、上記入力装置は、前記外部信号入力手段としてＣ−ＭＯＳイメージセンサ、フォトダイオード、フォトトランジスタなどの光電変換素子が用いられ、光電変換素子からの出力を前記読み出し線に出力することを特徴とする。
【００１７】
さらには、上記入力装置において前記外部入力手段の上部または上方に、ガラスなどの絶縁性の透明体がイメージセンサの上に設けられていることを特徴とする。
【００１８】
第１実施形態、第２実施形態および第３実施形態に第４実施形態、第５実施形態、第６実施形態および第７実施形態に記載の前記半導体装置を用いた入力装置を用いることを特徴とするベッドスキャナである。
【発明の効果】
【００１９】
本発明の半導体装置を用いることにより、当該半導体装置に対し、静電気ノイズの様なパルス状のノイズが入力された場合でも、データ読み込みミスによる画像への横筋の発生を抑えられる。また、通常のICの様にモールドされていないICチップ（ベアチップと言う。）に、静電気ノイズが、直接ベアチップ内においてに乗ってしまうような場合でも誤作動を引き起こす怖れが低減する。さらに、前記半導体装置内だけでなく、複数の縦続接続された前記半導体装置間もしくは、前記半導体装置を制御するその他の半導体装置（例えば制御部2に搭載されているＣＰＵ（中央演算処理層））とのデータの発生等の基準となるクロック信号を伝送するクロックラインに時定数等による遅延を発生させることなく確実にデータの送受信を行うことができるという利点を有する。
【発明を実施するための最良の形態】
【００２０】
複数の半導体装置が縦続接続された場合において、静電気ノイズが印加された際でも、互いの半導体装置の間において、前段の当該半導体装置からの出力タイミングを間違いなく出力信号を出力するとともに、後段の当該半導体装置に入力のタイミングを間違えることなく入力されることを実現した。
【実施例１】
【００２１】
図１は、本発明半導体装置の応用した、入力装置の一実施例の構成を示す図である。当該半導体IC1、IC2乃至ICnは、長方形の入力装置１(図９の９１に相当する。)の長辺方向に沿って設置されている。前記入力装置はフレキシブルケーブル３（図９の９３に相当する。）を介し制御装置２（図９の９２に相当する）と接続されている。なお、当該フレキシブルケーブル２を介して入力装置１より入力された信号が制御装置３へ、逆に制御装置３からフレキシブルケーブル２を介して入力装置１にクロック信号およびモード切替信号等の制御信号が入力される。
【００２２】
図２は、当該入力装置の回路構成を示す図である。入力装置１は、従来と同様に複数の半導体装置IC1、IC２、乃至ICnがとなりどうし外部制御信号出力端子SDOと外部制御信号出力端子SDIが互いに電気的にカスケード（縦続）接続され長尺方向に並んでおり、更に半導体装置にはIC１に見られるように複数の外部入力部I11、I12・・・I1m  (m>1の整数)が接続されている。各半導体装置には外部クロック信号CLK０が入力されている。なお、外部入力部は、半導体装置と同一の基板より作製されたものでもよいし、別々に構成されていてもよい。
【００２３】
各外部入力部は、それぞれ同一の構成をしている、例としてI11について説明する、外部より入力される例えば光信号が入力されるフォトダイオード等の外部信号入力手段P11、スタートパルス信号SPによって開閉が制御される第１スイッチa11、外部信号入力手段Ｐ１１による電流を充電する記憶手段C１１と後述するシフトレジスタSEからの出力信号にて開閉が制御される第２スイッチS11から構成されている。
【００２４】
次に各外部入力部を制御する半導体装置IC1について説明する。半導体装置IC1は制御部３から本願入力装置に入力される外部クロック信号が入力されるクロック端子CLK、各外部入力部の第２スイッチを開閉するタイミングの基準となる外部制御信号が入力される外部制御信号入力端子SDI、各第２スイッチの開閉を制御する信号を出力する外部出力端子Ｔ1、Ｔ２、Ｔ3、次段の半導体装置に外部制御信号を出力するための外部制御信号出力端子SDOを有している。
【００２５】
半導体装置IC1は外部制御信号SDと外部クロック信号CLK０が入力され、外部クロック信号CLK0に同期して外部制御信号を順次シフトしたシフトパルスを外部入力部に設けられた第２スイッチが導通するように出力するシフトレジスタSE１、シフトレジスタＳＥ１からの外部制御信号を外部へ出力する出力回路SO１、外部クロック信号CLK０を分周した内部クロック信号CLK１を出力する分周回路D11から構成されている。
【００２６】
一方、半導体装置ICnはIC１で設けられていた、シフトレジスタからの外部制御信号を外部へ出力する出力回路SO１に代わり、前記外部制御信号を外部入力制御信号入力端子SDIよりシフトレジスタSEnへ入力する入力回路SInによって構成されている。
【００２７】
更に、半導体装置IC２〜ＩＣn-1は、前記半導体IC１とICｎの出力回路SOと入力回路SIをともに有したものであり、これらを制御する内部クロックを生成する複数の分周回路D21、D22がもうけ設けられている。なお、分周回路については複数でなくてもよい、その場合回路の規模が複数の分周回路を設けたものと比べ小さくできるのでチップの小型化が可能となる。
【００２８】
分周回路D11は図５に示すようDフリップフロップ３１とその非反転出力Qが入力されたインバータ３２により構成される。外部クロック信号CLK０と分周回路の非反転出力を反転した信号CLK１がD-フリップフロップ３１へ入力され、さらにその出力信号Qがインバータに入力されインバータから外部クロック信号の１／２の周期の内部クロック信号CLK1が出力されている。さらに内部クロック信号CLK１は、Dフリップフロップ３３に入力され内部クロック信号CLK１の立ち上がりに基づいて出力信号SDO1を出力する。なお、入力回路および、IC２、ICｎについても同様の構成が用いられている。例えば、実施例の場合は１回発生した場合について述べたが、それ以上の回数発生するようならば、静電気ノイズの発生頻度に応じて分周回路D11の個数をさらに直列につなげばよい。その個数Lに応じ出力信号SDO１のHの区間TがT×２×Lになるため、発生回数分クロックが早くなっても次段では正しいタイミングiにおいて受け取ることとなるので画像データが全体としてはずれることが難しくなるのである。
【００２９】
図４を用いて半導体装置IC１と半導体装置IC２間のクロック信号にノイズがない場合の動作について説明する。まずスタートパルスSPが遷移しa11からan3まで一度に導通させ容量c11からcn3に入力先に応じた電荷を蓄積する。その後所定時間経過した（i-1）のクロックの立ち下がり時にSDO1がHへ遷移i、(i+1)のタイミングでLへ遷移する。この時外部出力信号SDO１はIC2の外部入力信号SDI2としてIC2へ伝えられる。その後外部クロック信号のi番目の立ち上がりと同時にIC２において、IC２の内部クロックであるCLK2１にてHが認識されるので正しく次段のICへデータが転送されることとなる。更に次段のIC３も同様に転送される。
【００３０】
図５は、ノイズが有る場合の半導体装置IC１と半導体装置IC２間のクロック信号にノイズがある場合の動作について説明する。図４と同様まずスタートパルスSPが遷移しa11からan3まで一度に導通させ容量c11からcn3に電荷を蓄積する。所定時間より早い時間にIC1の外部クロックCLK0にノイズ(図５の円内)が入った場合を想定する。これにより所定時間(i-1)がこの立ち下がり時より早く(i-2)SDO1がLからHへと遷移する。この時外部出力信号SDO１はIC2の外部入力信号SDI2としてIC2へ伝えられる。その後外部クロック信号のi番目の立ち上がりと同時にIC２において、IC２の内部クロックであるCLK2１にてHが認識されるので正しく次段のICへデータが転送されることとなる。従って前段のICの外部クロックに静電気ノイズが入力されたとしても従来の入力装置の様に、画像データが全体としてはずれることが難しくなるのである。
【００３１】
なお所定時間としては、外部入力部のデータ取込時間とシフトレジスタを構成するフリップフロップ数の乗算とによって定めれば良い。また当該ICのアナログ信号処理部AN１の起動時間を考慮して外部入力部の処理時間とシフトレジスタを構成するフリップフロップ数の乗算とによって定めた時間よりアナログ処理部の起動時間を引いた分の時間で設定しても良い。このような設定を行うことによって、ICごとにタイミング良くアナログ処理部の起動が可能となるので、使用しないタイミングのアナログ処理部は起動する必要が無くなり当該入力装置の低消費電力化が可能となる。なお、アナログ信号処理部AN１の起動信号として出力信号SDOを用いても良い。
【００３２】
さらに入力回路SI2とシフトレジスタSE２の間に図６で示す入力データ再生回路６を設ければ、従来のシフトレジスタ部分と同じシフトレジスタが使える。例えば図６に示す、入力データ再生回路は、外部信号CLK０と入力データI2が入力され外部クロックCLK0の１クロック分遅れたデータQを出力するDフリップフロップ６１と、入力データI２とデータQが入力された論理積回路６２からなっており、同様の動作を行うもので有れば、どのような構成でもよい。図７にその動作を示す。なお、IC２の記号を用いて説明を行ったが前記入力回路を有するICｎにも適用される。また、IC１の分周回路D11が複数である場合は、入力データ再生回路６も複数設ければよい。
【００３３】
図２ではIC１に第１実施形態記載のICを、ICnに第２実施形態記載のICを、IC２に第３実施形態に記載のICを、用いる様に示したが、全て第３の実施例に記載のICに置き換えても構わない。図２より不要な出力回路や入力回路ができて大きな回路になってしまうが、生産コストを考慮すると全て第３の実施例に置き換えた方が望ましい。
【産業上の利用可能性】
【００３４】
クロック信号に入力されるノイズに対して強い耐性を示す本発明の半導体装置は、従来の静電気対策が取りづらいスキャナのデータ入力として用いるのが最適である。スキャナに用いられるイメージセンサの半導体装置は、その特性上通常の半導体装置とは異なりプラスチックモールディングすることはできなかった。しかも、上部やその近傍に静電気を逃す手段を設けることが出来なかったため、外部からの静電気ノイズの影響を受けやすかった。しかし、本願発明の半導体装置はそれらの要因をあまり考慮することなく設計できるのでスキャナなどに最適である。
【００３５】
配線がアンテナ状つまり、イメージセンサの様に長尺に半導体装置を配置したとしても、半導体装置毎に分周回路を用いて内部クロックによる同期を取るようにしているのでノイズによる次段半導体装置の誤データ送信を抑制することが可能となる。
【００３６】
ここまで図９に記載されたフラットベッドスキャナを一例として説明してきたが、ファックス等の通信装置などの画像入力装置として用いられているシートフィードスキャナにおいても有効である。
【００３７】
シートフィードスキャナは図８に示すようにイメージセンサ８１と、原稿７３を移動させるプラテン８２からなっており、イメージセンサ部は、読み込んだ画像が入力される入力装置８１０、原稿に光を照射する光源８１１、光源から発せられた光を効率よく原稿まで導く導光部８１２、原稿８３と接するガラス部８１３、および入力装置８１０と光源８１１が載置されている基板８１４からなっている。このシートフィードスキャナ８のイメージセンサ８１は、前記フラットベッドスキャナ９のイメージセンサ９１とは異なり人体等からの静電気が入力されることは殆ど無いが、原稿を読み込むためには、プラテン８２とイメージセンサ８１で原稿８３を挟み、プラテン８２を回転させることにより原稿８３を移動させる。このとき原稿は絶縁物であるためイメージセンサ８１、プラテン８２および原稿８３の間には原稿の移動によって静電気が生じその近傍に帯電する。フラットベッドスキャナと同様に入力装置８１０の近傍には透明な絶縁体から成る導光部８１２を設けるため前記帯電した電荷を逃がすことができない。そこで本願の様な入力装置を用いれば、静電気によるノイズに対して高い耐性を示すのでフラットベッドシートフィードスキャナにも有効である。なお、本願の説明では、画像入力装置を用いる場合について説明を行ったが、これらの入力装置だけでなく、静電気ノイズがその近傍で使用されるカスケード接続されたシフトレジスタ群の接続に用いる場合においても有用である。
【００３８】
外部入力手段の光電変換素子としては、CMOS、フォト トランジスタ、フォトダイオードなどを用いることが出来る、即ち光電変換ができスイッチ動作ができればどのような形態でも良いし、その用途によって使い分ければよい。
【図面の簡単な説明】
【００３９】
【図１】本発明を用いたイメージセンサと制御部の接続関係を示した説明図である。
【図２】本発明のイメージセンサ部の回路構成説明図である。
【図３】本発明のイメージセンサ部に用いられる分周回路と出力回路の説明図である。
【図４】本発明の半導体装置IC１と半導体装置IC2データのノイズが無い場合の転送を示した説明図である。
【図５】本発明の半導体装置IC１と半導体装置IC2データのノイズが有る場合の転送を示した説明図である。
【図６】本発明の入力データ再生回路の一態様である。
【図７】本発明の入力データ再生回路データ転送を示した説明図である。
【図８】シートフィードスキャナの断面図である。
【図９】フラットベッドスキャナの概略図である。
【図１０】従来のイメージセンサ部の詳細な説明図である。
【図１１】従来の半導体装置IC１と半導体装置IC2データのノイズが無い場合の転送を示した説明図である。
【図１２】従来の半導体装置IC１と半導体装置IC2データのノイズが有る場合の転送を示した説明図である。
【符号の説明】
【００４０】
１    イメージセンサ部
２    フレキシブルケーブル
３    制御部
IC１、IC2、ICｎ    半導体装置
CLK０  外部クロック信号
【図１】
2006270613.tif 000003
【図２】
2006270613.tif 000004
【図３】
2006270613.tif 000005
【図４】
2006270613.tif 000006
【図５】
2006270613.tif 000007
【図６】
2006270613.tif 000008
【図７】
2006270613.tif 000009
【図８】
2006270613.tif 000010
【図９】
2006270613.tif 000011
【図１０】
2006270613.tif 000012
【図１１】
2006270613.tif 000013
【図１２】
2006270613.tif 000014