(57)【要約】【課題】  高出力で長寿命の半導体レーザ素子の提供。【解決手段】  第１導電型の半導体基板と、半導体基板の第１の面に形成される第１導電型のクラッド層と、第１導電型のクラッド層上に形成され障壁層に挟まれた井戸層を複数積層形成した多重量子井戸構造の活性層と、活性層上に形成される第２導電型のクラッド層とを有し、レーザ光が出射される出射面側の活性層付近を混晶化して窓構造とした半導体レーザ素子であって、活性層の井戸層と障壁層の少なくとも一方を格子歪層とし、多重量子井戸構造全体での平均の歪量εtota1 を、プラス歪である圧縮歪を越え、０％より小さいマイナス歪である引張歪にしたことを特徴とする。多重量子井戸構造全体での平均の歪量εtota1 を、−０．２％に設定してある。【選択図】        図１
2006313764.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の第１の面に形成される第１導電型のクラッド層と、
前記第１導電型のクラッド層上に形成され、障壁層に挟まれた井戸層を複数積層形成した多重量子井戸構造の活性層と、
前記活性層上に形成される第２導電型のクラッド層とを有し、
レーザ光が出射される出射面側の活性層付近を混晶化して窓構造とした半導体レーザ素子であって、
前記活性層の前記井戸層と前記障壁層の少なくとも一方を格子歪層とし、前記多重量子井戸構造全体での平均の歪量εtota1 を、プラス歪である圧縮歪を越え、０％より小さいマイナス歪である引張歪にしたことを特徴とする半導体レーザ素子。
【請求項２】
請求項１に記載の半導体レーザ素子において、前記多重量子井戸構造全体での平均の歪量εtota1を、−０．２％より小さく設定したことを特徴とする半導体レーザ素子。
【請求項３】
請求項１に記載の半導体レーザ素子において、前記井戸層には圧縮歪εｗ（εｗ≧０（％））を導入し、前記障壁層には引張歪εｂ（εｂ＜０（％））を導入し、前記多重量子井戸構造全体での平均の歪量εtota1を−０．２％より小さく設定したことを特徴とする半導体レーザ素子。
【請求項４】
請求項１に記載の半導体レーザ素子において、前記井戸層には引張歪εｗ（εｗ＜０（％））を導入し、前記障壁層の歪εｂは引張歪とするか、もしくは｜εｂ｜＜｜εｗ｜、かつ、εtota1 ＜０（％）となるように設定したことを特徴とする半導体レーザ素子。
【請求項５】
請求項１に記載の半導体レーザ素子において、前記半導体基板としてＧａＡｓ基板を用い、前記多重量子井戸構造をＧａＩｎＰ／ＡｌＧａＩｎＰ量子井戸構造で形成し、前記クラッド層をＡｌＧａＩｎＰを用いて、６５０〜７００ｍｍ帯のレーザ光を発振することを特徴とする半導体レーザ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザ素子に係わり、例えば、６５０〜７００ｎｍ帯及び７８０ｎｍ帯の高出力半導体レーザ素子の製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
パーソナルコンピュータ（ＰＣ）や、ＣＤ、ＤＶＤ等の光ディスクを用いたＡＶ機器の普及に伴い、情報端末機器向けの半導体レーザ素子の需要は急速に増大している。特に、ＤＶＤ−Ｒ／ＲＷやＣＤ−Ｒ／ＲＷ等の記録型光ディスク装置は、ＰＣへの標準搭載が一般的になっており、光ディスク装置の光源となる高出力半導体レーザ素子の需要拡大の主要因となっている。また、長時間の映像録画が可能な記録型ＤＶＤ装置では、光ディスク装置の特性を生かした高機能の録画機器に応用できるため、今後更なる需要増加が見込まれている。このような市場要求に応えるため、光ディスクの高速化・高機能化に対応したより光出力が高く、素子寿命の長い半導体レーザ素子を提供することが必要になっている。
【０００３】
記録型光ディスク用の高出力半導体レーザ素子では、高い光出力と長寿命を実現するため、素子端面（レーザ光を出射する出射面）部分を混晶化してウィンドウ（窓）構造とし、ＣＯＤ（Catastrophic Optical Damage ：光損傷）による素子劣化を抑制することが一般的になっている（例えば、特許文献１）。
【０００４】
また、多重量子井戸構造（ＭＱＷ）の活性層へ圧縮歪を導入することによって、閾値電流や動作電流を改善できる効果があり、素子特性の改善に有効であることが広く知られるようになった。それ故、より安価に特性の良い素子を提供するため、活性層には歪ＭＱＷ構造を用いることが標準的な構造として普及している（例えば、非特許文献１、２）。
【０００５】
非特許文献１には、６６０ｎｍ帯ＡｌＧａＩｎＰレーザにおいて、ＭＱＷ活性層に歪（圧縮歪）を導入した場合、歪みを導入しない場合を比較して閾値電流が低減できることが記載されている。
【０００６】
非特許文献２には、活性層に＋０．４５％の圧縮歪を導入することで、動作電流を低減させ、最大動作温度を向上する例について記載されている。
【０００７】
【特許文献１】特開平７−１６２０８６号公報
【非特許文献１】IEEE JOURNAL OF QUANTUM ELECTRONICS,VOL.29, NO.6,JUNE 1993 pp.1863-1868
【非特許文献２】'９８春季応用物理学関係連合講演会予稿集、29a-ZH-2、「ＤＶＤ用低動作電流・高温動作６５０ｎｍ−５ｍＷ−ＬＤ」
【発明の開示】
【発明が解決しようとする課題】
【０００８】
現状のＤＶＤ用高出力半導体レーザ素子では、活性層に歪量子井戸構造を用い、発光層となるウェル層には０．５％程度の圧縮歪を導入することが一般的となっている。そこで、本発明者は従来の圧縮歪となる多重量子井戸構造について分析検討した結果、以下の事実を知見した。
【０００９】
ＣＯＤレベルを制御する上で問題となる素子端面に着目すると、劈開により作製した素子端面部では、圧縮歪を導入した層は歪が開放されるため、禁制帯幅が縮小してしまう。歪０．５％を導入した層の場合、図８（ｂ）に示すように、歪が完全に開放され、格子が緩和した状態になると、歪応力による禁制帯幅拡大の効果が無くなるため、禁制帯幅は約８０ｍｅＶ小さくなる。さらには、劈開した端面部には表面準位が生じることから、さらに禁制帯幅が縮小することが予想される。このような素子（半導体チップ）に対し、上記の文献に記載された方法によりウィンドウ構造を形成しても、素子端面の極近傍では、歪緩和や表面準位による禁制帯幅の縮小、不純物準位の存在等により、混晶化による禁制帯幅の増大の効果が十分に得られず、完全なウィンドウ構造を形成することが困難になっている。これらの影響は、素子端面付近の非常に薄い領域で生じるため、初期状態においては光吸収による発熱は、ＣＯＤ劣化に至る程大きくはない。
【００１０】
しかしながら、半導体レーザ素子の高出力化によって素子端面での光子密度が増大する。また、半導体レーザ素子を長時間動作させると、光吸収・発熟によるストレスが端面近傍の結晶欠陥を増殖させるため、次第に光吸収領域が拡大し、ＣＯＤレベルが低下してくるという問題が顕著になってきた。
【００１１】
本発明の目的は、長時間駆動でのＣＯＤレベルの低下を抑制し、素子寿命の優れた高出力半導体レーザ素子を提供することにある。
【００１２】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１４】
（１）半導体レーザ素子は、
第１導電型の半導体基板と、
前記半導体基板の第１の面に形成される第１導電型のクラッド層と、
前記第１導電型のクラッド層上に形成され、障壁層に挟まれた井戸層を複数積層形成した多重量子井戸構造の活性層と、
前記活性層上に形成される第２導電型のクラッド層とを有し、
レーザ光が出射される出射面側の活性層付近を混晶化して窓構造とした半導体レーザ素子であって、
前記活性層の前記井戸層と前記障壁層の少なくとも一方を格子歪層とし、前記多重量子井戸構造全体での平均の歪量トータル（εtota1 ）を、プラス歪である圧縮歪を越え、０％より小さいマイナス歪である引張歪にしたことを特徴とする。
【００１５】
また、前記井戸層には圧縮歪εｗ（εｗ≧０（％））を導入し、前記障壁層には引張歪εｂ（εｂ＜０（％））を導入し、前記多重量子井戸構造全体での平均の歪量εtota1 を−０．２％以下に設定する。
【００１６】
また、半導体レーザ素子は、半導体基板としてＧａＡｓ基板を用い、多重量子井戸構造をＧａＩｎＰ／ＡｌＧａＩｎＰ量子井戸構造で形成し、クラッド層をＡｌＧａＩｎＰを用いることによって、６５０〜７００ｍｍ帯のレーザ光を発振する構成になっている。
【発明の効果】
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、ウィンドウ構造を設けて素子端面部近傍の量子井戸活性層を混晶化した場合、混晶化領域の格子歪εtota1 は、混晶化した領域の全体の歪を平均化した値となる。ウェル層及びバリア層の格子歪をそれぞれ、εｗ、εｂ、膜厚をそれぞれｄｗ、ｄｂ、層数をそれぞれＮｗ、Ｎｂとすると、
εtota1 ＝（εｗ×Ｎｗ＋εｂ×Ｎｂ）／（ｄｗ×Ｎｗ＋ｄｂ×Ｎｂ）
となる。ウィンドウ構造部の混晶化の程度によっては、格子歪をほぼ零（０）に設定したクラッド層の一部分を含んで混晶化することから、実際の歪量は、上記の値と０の中間の値となる。劈開によって作製した素子端面の近傍では歪が緩和し、禁制帯幅が変化する。ＧａＩｎＰ／ＡｌＧａＩｎＰ歪量子井戸構造を活性層に用いた半導体レーザ素子の場合、圧縮歪を導入した層が歪緩和すると、禁制帯幅が縮小し、逆に引張歪を導入した層では禁制帯幅が増加する。図９では、ＧａＩｎＰの場合を例にした、歪量（ε）と禁制帯幅の変化量（ΔＥｇ）との相関を示すグラフであり、歪緩和時の禁制帯幅の変化は、歪緩和していない場合のほぼ２倍となる。
【００１８】
従来の６５０ｎｍ帯の記録型ＤＶＤ用の高出力レーザの場合、ＧａＩｎＰウェル層には０．５％程度の圧縮歪を導入しており、無歪のＡｌＧａＩｎＰバリア層を用いている場合を考えると、εtota1 は０．３（％）程度となる。このような構造のレーザにおいて、歪緩和した領域では、禁制帯幅は５０ｍｅＶ程度縮小することになる。一般に、ウィンドウ構造では、禁制帯幅の拡大は１００〜１５０ｍｅＶであり、歪緩和の影響と表面準位による影響を合わせると、ウィンドウ構造の効果は半減することになる。
【００１９】
一方、本発明においては、バリア層の歪を調整し、量子井戸構造全体の歪εtota1 をマイナスとなるように設定している。従って、端面近傍で歪緩和が起っても、禁制帯幅が縮小することはない。更に、εtota1 ≦−０．２％と設定した場合には、禁制帯幅は逆に拡大し、表面準位による禁制帯幅の縮小を打ち消してウィンドウ構造の導入の効果を十分に発揮できるようになり、素子端面近傍での光吸収を抑制できるようになる。
【００２０】
従来構造の半導体レーザ素子において素子端面近傍での歪緩和領域での光吸収は、初期状態においてＣＯＤ劣化を発生させるレベルには無いが、長時間駆動させると徐々に結晶欠陥が増殖し、ＣＯＤレベルが低下してくる。本発明を用いると、歪緩和領域での光吸収を極力抑制することができるため、長期的に見てもＣＯＤレベルの低下を抑制することができる。従って、信頼性に優れた高出力の半導体レーザ素子を実現できるようになる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００２２】
本実施例１では、０．６μｍ帯の赤色半導体レーザに本発明を適用した例について説明する。図１乃至図１２は本発明の半導体レーザ素子に係わる図であり、図１乃至図４は半導体レーザ素子の構造に係わる図、図５乃至図７は半導体レーザ素子の製造方法に係わる図である。本実施例１では第１導電型がｎ型（Ｎ型）、第２導電型がｐ型（Ｐ型）となる半導体レーザ素子について説明する。
【００２３】
半導体レーザ素子は、図１乃至図４に示すような構造になっている。図１は半導体レーザ素子の断面図、図２は井戸層を障壁層で挟みかつ井戸層を３層とした活性層部分を示す拡大断面図である。図３は半導体レーザ素子の全体を示す斜視図であり、一部を切り欠いた図となっている。図４は半導体レーザ素子の共振器方向に沿う断面図である。
【００２４】
半導体レーザ素子１は、図１に示すように半導体基板２を基に形成されている。半導体基板２は、例えば、ｎ型のＧａＡｓ基板となっている。そして、このｎ−ＧａＡｓ基板２の第１の面（図１では上面）上に、ＡｌＧａＩｎＰからなるｎ−クラッド層３、多重量子井戸構造（ＭＱＷ）からなる活性層４、ＡｌＧａＩｎＰからなるｐ−クラッド層５がＭＯＣＶＤ（有機金属気相成長）法により積層形成された構造になっている。
【００２５】
活性層４は、図２に示すように、障壁層（バリア層）６をＡｌＧａＩｎＰ層で形成し、井戸層（ウェル層）７をＧａＩｎＰ層で形成したＭＱＷ構造になっている。例えば、ウェル層７は膜厚を５〜６ｎｍ、層数を３とし、０．５％の圧縮歪を導入し、バリア層６は、膜厚６ｎｍ、層数４とし、−０．６％の圧縮歪を導入した構造になっている。
【００２６】
ｐ−クラッド層５は中央を除きその両側が途中深さまでエッチングされて除去されている。この結果、ｐ−クラッド層５はその中央に沿って突起したリッジストライプ（リッジ）８を有する構造になっている。このリッジ８の両側の薄いクラッド層部分９上にはエッチングによって取り除かれた部分を埋めるように、ｎ−ＡｌＩｎＰからなるｎ−電流狭窄層１０が形成されている。リッジストライプ８の幅は、下部の幅Ｗｓを２μｍ程度とし、導波路（共振器）構造がシングルモードとなるように設計してある。また、リッジ８及びｎ−電流狭窄層１０上にはＭＯＣＶＤ法によって形成されたＧａＡｓからなるｎ−コンタクト層１１が積層されている。
【００２７】
一方、ｎ−コンタクト層１１上にはｐ側電極１２が設けられるとともに、ｎ−ＧａＡｓ基板２の下面にはｎ側電極１３が形成されている。
【００２８】
このような構造の半導体レーザ素子１は、図３に示すように、例えば、幅２００μｍ（Ｘ方向）、長さ１１００μｍ（Ｙ方向）、高さ１００μｍとなり、共振器（光導波路）長さが１１００μｍの半導体レーザ素子となる。また、レーザ光を出射する素子両端面部分には、混晶化部分１４が設けられて窓構造を形成している。混晶化部分１４は、例えば、ｎ−電流狭窄層１０を形成する前のリッジストライプ８の形成後、選択的にＺｎを拡散することによって形成する。混晶化部分１４はリッジ８の表面から活性層４を越えてｎ−クラッド層３の途中深さに至る領域に形成される。
【００２９】
また、図３及び図４に示すように、レーザ光を出射する素子両端面の一方の面（前端面）には反射率８％のＡＲコーティング膜１５が設けられ、他方の面（後端面）には反射率９３％のＨＲコーティング膜１６が設けられている。ＡＲコーティング膜１５は単層膜となるが、ＨＲコーティング膜１６は多層膜（例えば、４層）となっている。
【００３０】
つぎに、本実施例１の半導体レーザ素子１の製造方法について、図５乃至図７を参照しながら説明する。図５乃至図７は半導体レーザ素子の各工程における半導体基板の模式的断面図を示すものである。
【００３１】
最初に、第１の面及びこの第１の面の反対面となる第２の面を有する第１導電型（ｎ型）のＧａＡｓからなる半導体基板２を準備する。この半導体基板２、即ち、ｎ−ＧａＡｓ基板２は、４００〜５００μｍ程度の厚さになっている。また、このｎ−ＧａＡｓ基板２には各工程で処理を行い、ｎ−ＧａＡｓ基板２の第１の面側に複数の半導体レーザ素子となる部分を整列形成する。この一つの半導体レーザ素子を形成する四角形部分を説明の便宜上製品形成部と呼称する。
【００３２】
ｎ−ＧａＡｓ基板２のＸＹ平面において、共振器（光導波路）が延在する方向をＹ方向とする。半導体レーザ素子１は、その幅が２００μｍであり、長さが１１００μｍであることから、製品形成部のＸ方向の長さは２００μｍに切断代を加えた長さとなり、Ｙ方向の長さは切断が結晶の劈開であることから１１００μｍとなる。図５乃至図７では製品形成部の境界を二点鎖線で示してある。
【００３３】
つぎに、図５（ａ）に示すように、例えば、ｎ−ＧａＡｓ基板２の第１の面上に、厚さ２μｍのＡｌＧａＩｎＰからなるｎ−クラッド層３、ＧａＩｎＰ／ＡｌＧａＩｎＰ歪量子井戸活性層４、厚さ１．５μｍのＡｌＧａＩｎＰからなるｐ−クラッド層５、厚さ０．５μｍのＧａＡｓキャップ層（省略）をＭＯＣＶＤ法によって形成する。
【００３４】
活性層４は、前述のように、図２に示すように、障壁層（バリア層）６をＡｌＧａＩｎＰ層で形成し、井戸層（ウェル層）７をＧａＩｎＰ層で形成したＭＱＷ構造になり、ウェル層７は３層とする。例えば、ウェル層７は膜厚を５〜６ｎｍ、層数を３とし、０．５％の圧縮歪を導入し、バリア層６は、膜厚６ｎｍ、層数４とし、−０．６％の圧縮歪を導入した構造に形成する。
【００３５】
つぎに、エッチング用マスク２０を除去した後、図５（ｃ）に示すように、ｎ−ＧａＡｓ基板２の第１の面側に選択的にマスク２１を形成する。このマスク２１の開口部２２は、製品形成部のＹ方向の境界に直交するスリットとなっていて、半導体レーザ素子１になった状態では素子端部に対応する箇所となる。換言するならば、開口部２２は製品形成部のＹ方向の境界において、一定の幅を有してＸ方向に延在するスリットとなる。そこで、ｎ−ＧａＡｓ基板２の第１の面側からＺｎを拡散させる。この拡散処理によって、開口部２２に対面するｐ−クラッド層５、活性層４及びｎ−クラッド層３にＺｎが拡散され、点々を施して示すように混晶化部分１４が形成される。混晶化部分１４の底はｎ−クラッド層３を突き抜けないように形成する。
【００３６】
つぎに、ｎ−ＧａＡｓ基板２の第１の面側（図では上面）に、ＣＶＤ（気相化学成長）法によりＳｉＯ２膜を形成してホトレジスト工程によりストライプ状にパターニングを行い、図５（ｂ）に示すように、エッチング用マスク２０を形成する。その後、図５（ｂ）に示すように、ドライエッチングプロセスにより、エッチング用マスク２０をマスクとしてｐ−クラッド層５をエッチングする。また、ドライエッチングによる表面のダメージ層を除去するために、ｐ−クラッド層５の表面をＨｃｌ水溶液により０．１μｍ程度エッチングする。これにより、リッジストライプの下部の幅Ｗｓが２μｍ程度となり、導波路構造がシングルモードとなるリッジストライプ８を形成することができる。また、リッジストライプ８の両側には薄いクラッド層部分９が延在することになる。
【００３７】
つぎに、マスク２１を除去した後、リッジストライプ８上にＳｉＯ２膜を形成し、このＳｉＯ２膜をマスクとしてＭＯＣＶＤ法により選択成長を行い、リッジストライプ８の両側の薄いクラッド層部分９上に厚さ１．０μｍのＡｌＩｎＰからなるｎ−電流狭窄層１０を形成する。その後、ＳｉＯ２膜を除去する。これにより、図５（ｄ）に示すように、リッジストライプ８の両側がｎ−電流狭窄層１０によって埋め込まれる。
【００３８】
つぎに、図６（ａ）に示すように、ｎ−ＧａＡｓ基板２の第１の面側全域にｎ型のＧａＡｓからなるｎ−コンタクト層１１をＭＯＣＶＤ法で形成する。
【００３９】
つぎに、図６（ｂ）に示すように、ｎ−コンタクト層１１上にｐ側電極１２を形成する。電極形成は、例えばｎ−コンタクト層１１上にＴｉ，Ｐｔ，Ａｕを順次積層し、厚さ０．３〜０．４μｍのＴｉ／Ｐｔ／Ａｕ電極を形成する。
【００４０】
つぎに、図６（ｃ）に示すように、ｎ−ＧａＡｓ基板２の第２の面を所定厚さ除去し、全体の厚さが約１００μｍ程度とした後、ｎ−ＧａＡｓ基板２の第２の面にｎ側電極１３を形成する。電極形成は、例えばｎ−ＧａＡｓ基板２の第２の面にＡｕＧｅＮｉ，Ｐｔ，Ａｕを順次積層し、厚さ１．０μｍ程度のＡｕＧｅＮｉ／Ｐｔ／Ａｕ電極を形成する。
【００４１】
つぎに、ｎ−ＧａＡｓ基板２をリッジストライプ８の延在方向（Ｙ方向）に直交する方向（Ｘ方向）に一定間隔（１１００μｍ）で劈開する。これにより、図７（ａ）に示すように、短冊体（バー）２５が複数形成される。図７（ａ）では一つの短冊体２５を示す。図７（ａ）において、点々で示される部分がｐ側電極１２である。二点鎖線は製品形成部のＸ方向の境界線である。
【００４２】
つぎに、図７（ｂ）に示すように、スパッタリング法により短冊体２５の劈開面である前後端面に保護膜として反射率８％のＡＲコーティング膜１５、反射率９３％のＨＲコーティング膜１６を形成する。ＡＲコーティング膜１５は単層膜となるが、ＨＲコーティング膜１６は多層膜（例えば、４層）となっている。
【００４３】
つぎに、短冊体２５を図７（ｂ）に示す二点鎖線部分で切断し、図７（ｂ）に示す半導体レーザ素子１を製造する。切断は、例えば、ダイシングブレードによる切断で行う。これにより、図３に示すような半導体レーザ素子１を複数製造することができる。
【００４４】
図８は本発明及び従来の半導体レーザ素子における共振器端面部分のバンド構造を示すものである。図８（ａ）が本発明のものであり、図８（ｂ）が従来のものである。
【００４５】
ＣＯＤレベルを制御する上で問題となる素子端面に着目すると、劈開により作製した素子端面部では、歪が開放されて、例えば、１０ｎｍ程度の深さに亘って歪緩和領域が発生する。ウェル層のみに＋０．５％程度の圧縮歪を導入した層は歪が開放されるため、禁制帯幅が縮小してしまう。歪０．５％を導入した層の場合、図８（ｂ）に示すように、歪が完全に開放され、格子が緩和した状態になる。格子が緩和した状態になると、図９に示すように、ＧａＡｓ基板上に歪層を形成して歪応力が加わっている状態（同図点線）から歪応力がかかっていない歪緩和状態（同図実線）になる為、歪量が＋０．５％の場合には、禁制帯幅は約８０ｍｅＶ小さくなる。さらには、劈開した端面部には表面準位が生じることから、さらに禁制帯幅が縮小することが予想される。
【００４６】
これに対し、本発明の半導体レーザ素子１の場合、多重量子井戸構造全体での平均の歪量を−０．２％と引張歪としてあることから、図８（ａ）に示すように、歪緩和領域でも禁制帯幅の低下はウィンドウ（窓）構造のバンドギャップ以下に低下することがない。これにより、素子端面の極近傍では、歪緩和や表面準位による禁制帯幅の縮小、不純物準位の存在等があっても、多重量子井戸構造全体での平均の歪量を−０．２％と引張歪としてあることから、混晶化による禁制帯幅の増大の効果が十分に得られ、完全なウィンドウ構造を形成することが可能になる。
【００４７】
また、半導体レーザ素子の高出力化によって素子端面での光子密度が増大する。このため、半導体レーザ素子を長時間動作させると、光吸収・発熟によるストレスが端面近傍の結晶欠陥を増殖させることから、次第に光吸収領域が拡大し、ＣＯＤレベルが低下するが、本発明の半導体レーザ素子１の場合、多重量子井戸構造全体での平均の歪量を−０．２％と引張歪としてあることから、光吸収・発熟によるストレスが端面近傍の結晶に関与しても、光吸収領域の拡大が抑止されるため長寿命化が達成できる。
【００４８】
素子端面での歪緩和による禁制帯幅の縮小に関し、図９は、ＧａＩｎＰ層の禁制帯幅の計算結果であり、ＧａＡｓに格子整合したＧａＩｎＰ層を基準に禁制帯幅の変化分を示している。６５０ｎｍ帯ＡｌＧａＩｎＰレーザに用いられるＧａＩｎＰウェル層は、ＧａとＩｎの組成比によって単結晶状態での格子定数が変化する。数ｎｍ〜１０ｎｍ程度のＧａＩｎＰウェル層をＧａＡｓ基板上に成長した場合には、ＧａＡｓ基板面にほぼ平行な水平方向の格子定数がＧａＡｓの格子に合致するように変形した状態で結晶格子が形成されることになる。この状態では、単結晶状態でのＧａＩｎＰとＧａＡｓの格子定数差、即ち歪量εに応じて歪応力が結晶格子にかかっており、結晶の特性が変化することになる。また、ＧａＩｎＰ層の禁制帯幅は、ＧａとＩｎの組成比によって変わることから、歪応力の緩和による禁制帯幅の変化量が見積もられる。図９実線は、単結晶状態でのＧａＩｎＰ層の禁制帯幅であり、歪緩和した状態に相当する。一方、同図点線は、ＧａＡｓ上に形成したＧａＩｎＰ歪層の禁制帯幅である。歪応力によって禁制帯幅が変化するため、格子整合状態からの禁制帯幅の変化量は、組成による変化量の半分程度となる。尚、歪導入状態では、重い正孔と軽い正孔の二つの準位が分離するが、遷移エネルギーが小さい方の準位のみについて図示している。
【００４９】
素子端面近傍での結晶格子の状態は、歪層の格子を変形させる水平方向の格子の押さえつけが途切れた状態にあり、格子の変形が元に戻って歪が緩和した領域となっている。それ故、図８に示すように、素子端面近傍の歪緩和領域は、ＭＱＷ層の歪量に応じた禁制帯幅の変化が生じるため、ＭＱＷ全体の歪量を調整する事によって歪緩和による禁制帯幅の変化を制御する事ができる。
【００５０】
ここで、本発明の特徴である多重量子井戸構造の活性層の平均の歪量を引張歪である−０．２％程度とすることについて説明する。
【００５１】
図１０は、一般的な光出力と電流との相関を示す光出力・電流特性を示すグラフである。半導体レーザ素子の動作保証光出力である定格出力Ｐo は、以下の理由で最大光出力が制限される。（１）動作初期の状態では、ＣＯＤ劣化による端面破壊レベルが十分に高く、電流注入によって素子が発熱し、光出力−電流特性がロールオーバーする、このため、所謂熱飽和によって最大光出力が制限される。
【００５２】
（２）長期動作後は、窓構造部の劣化により、窓構造があっても半導体レーザ素子を長期間動作させると端面破壊レベルが次第に低下する。やがて、端面破壊レベルは、図１０に示すように、定格光出力Ｐo に近づき、さらに動作を続けると、Ｐo を下回って動作中に劣化する。
【００５３】
図１１はウェル層膜厚と発光波長の相関を示すグラフである。同グラフは、目標波長を６５０ｎｍとした場合におけるウェル層歪εを、０．２％から０．９％まで、０．１％ずつ変化させた場合における変化を示すものである。
【００５４】
発光波長とウェル層膜厚、歪量の相関計算結果の一例を示す。
【００５５】
バリア層Ａｌ組成０．５、歪−０．５％の場合。なお、バリア層の組成、歪を変えると、 発光波長は若干変化する。
【００５６】
歪ＭＱＷ層の発光波長は、ウェル層膜厚と、ウェル層に導入する歪量により、図１１に示すように変化する。端面破壊レベルやビーム広がり角等の特性を考慮すると、１００ｍＷ（パルス) 以上の光出力が得られる高出力半導体レーザ素子の活性層に用いられるウェル層膜厚は、３〜１０ｎｍの範囲となる。さらには、素子特性の安定性（作製プロセスでのばらつきに影響されにくいこと）や歪導入による動作電流低減の効果を考慮すると、４〜７ｎｍ範囲にウェル層膜厚を設定することが望ましい。また、６５０ｎｍ帯の高出力半導体レーザ素子の主用途であるＤＶＤ用の光源として用いるためには、６５０〜６６０ｎｍで発光させなければならず、図１１を参照するとウェル層に導入する歪量は、０．２〜０．９％の範囲に限定される。
【００５７】
バリア層の組成・膜厚については、ＭＱＷ層トータル（Total ）の歪をプラス歪である圧縮歪から０％より小さく、望ましくは、マイナス歪である引張歪である−０．２％より小さくするために、ウェル層の歪・膜厚よりＭＱＷ層全体の平均歪量を求める式を用いて設定すればよい。例えば、歪量については、絶対値がウェル層の歪量とほぼ同等かそれ以上であり、符号が逆となる引張歪を導入する。膜厚については、ウェル層と同程度とすることで、ＭＱＷ層全体で平均化すると、歪量はマイナスとすることができる。
【００５８】
これらの内容をＧａＩｎＰウェル層及びＡｌＧａＩｎＰバリア層の組成で表すと次のようになる。
ウェル層歪量範囲  ０．２％            〜        ０．９％
ウェル層組成範囲  Ga0.49In0.51P                 Ga0.39In0.61P
バリア層歪量範囲  −０．２％          〜        −１．０％
バリア層組成範囲  （AlX Ga1-X ）0.55In0.45P    （AlX Ga1-X ）0.66In0.34P
望ましくは（ウェル層膜厚4 〜7nm に対応）、 
ウェル層歪量範囲  ０．４％            〜        ０．７％
ウェル層組成範囲  Ga0.46In0.54P                 Ga0.42In0.58P
バリア層歪量範囲  −０．４％          〜        −１．０％
バリア層組成範囲  （AlX Ga1-X ）0.58In0.42P    （AlX Ga1-X ）0.66In0.34P
このように、半導体レーザ素子１の多重量子井戸構造におけるウェル層及びバリア層を以上の範囲に設定し、なおかつＭＱＷ全体の歪量を０％より小さく、より望ましくは−０．２％より小さくすることにより構成する。
【００５９】
図１２は本発明及び従来の半導体レーザ素子の寿命試験結果を示すグラフである。図１２（ａ）が本発明のものであり、図１２（ｂ）が従来のものである。試験条件は、７５℃の試験環境、レーザ光出力２４０ｍＷ、ＡＰＣ（オート・パワー・コントロール）、パルス発振（デューティ５０％）である。
【００６０】
作製した素子の寿命をウェル層にのみ歪を導入して同様に作製した従来構造の素子と比較した。従来構造の素子では、１０００時間程度で劣化する素子が見られたが、本発明を用いた素子では、２０００時間以上安定に動作していることを確認した。
【００６１】
初期状態においては、どちらの素子も熱飽和によって光出力が制限されていた。各素子を５００時問動作させた後にＣＯＤレベルを評価した所、本発明の素子では熟飽和で出力が制限されていたのに対し、従来素子は３００ｍＷ程度でＣＯＤ劣化が発生した。
【００６２】
本実施例１の半導体レーザ素子１によれば以下の効果を有する。
（１）多重量子井戸（ＭＱＷ）構造の活性層を有する半導体レーザ素子において、ウェル層７は膜厚を５〜６ｎｍ、層数を３とし、０．５％の圧縮歪を導入し、バリア層６は、膜厚６ｎｍ、層数４とし、−０．６％の圧縮歪（即ち、引張歪）を導入した構造にし、ＭＱＷ層トータルで−０．２％の圧縮歪、即ち、０．２％の引張歪とすることによって、レーザ光発振状態下で、共振器端面の禁制体幅を窓構造の禁制体幅以下に劣化させないようにすることができる結果、半導体レーザ素子の長寿命化を達成することができる。
【００６３】
（２）多重量子井戸（ＭＱＷ）構造の活性層を有する半導体レーザ素子において、ウェル層７は膜厚を５〜６ｎｍ、層数を３とし、０．５％の圧縮歪を導入し、バリア層６は、膜厚６ｎｍ、層数４とし、−０．６％の圧縮歪（即ち、引張歪）を導入した構造にし、ＭＱＷ層トータルで−０．２％の圧縮歪、即ち、０．２％の引張歪とすることによって、レーザ光発振状態下で、共振器端面の禁制体幅を窓構造の禁制体幅以下に劣化させないようにすることができる結果、半導体レーザ素子の高出力化が可能になる。
【００６４】
（３）ウィンドウ構造を設けて素子端面部近傍の量子井戸活性層を混晶化した場合、混晶化領域の格子歪εtota1 は、混晶化した領域の全体の歪を平均化した値となる。ウェル層及びバリア層の格子歪をそれぞれ、εｗ、εｂ、膜厚をそれぞれｄｗ、ｄｂ、層数をそれぞれＮｗ、Ｎｂとすると、
εtota1 ＝（εｗ×Ｎｗ＋εｂ×Ｎｂ）／（ｄｗ×Ｎｗ＋ｄｂ×Ｎｂ）
となる。ウィンドウ構造部の混晶化の程度によっては、格子歪をほぼ零（０）に設定したクラッド層の一部分を含んで混晶化することから、実際の歪量は、上記の値と０の中間の値となる。劈開によって作製した素子端面の近傍では歪が緩和し、禁制帯幅が変化する。ＧａＩｎＰ／ＡｌＧａＩｎＰ歪量子井戸構造を活性層に用いた半導体レーザ素子の場合、圧縮歪を導入した層が歪緩和すると、禁制帯幅が縮小し、逆に引張歪を導入した層では禁制帯幅が増加する。図９では、ＧａＩｎＰの場合を例にした、歪量（ε）と禁制帯幅の変化量（ΔＥｇ）との相関を示すグラフであり、歪緩和時の禁制帯幅の変化は、歪緩和していない場合のほぼ２倍となる。
【００６５】
従来の６５０ｎｍ帯の記録型ＤＶＤ用の高出力レーザの場合、ＧａＩｎＰウェル層には０．５％程度の圧縮歪を導入していることから、εtota1 は０．３（％）となっている。歪緩和した領域では、禁制帯幅は５０ｍｅＶ程度縮小することになる。一般に、ウィンドウ構造では、禁制帯幅の拡大は１００〜１５０ｍｅＶであり、歪緩和の影響と表面準位による影響を合わせると、ウィンドウ構造の効果は半減することになる。
【００６６】
一方、本発明においては、バリア層の歪を調整し、量子井戸構造全体の歪εtota1 をマイナスとなるように設定している。従って、端面近傍で歪緩和が起っても、禁制帯幅が縮小することはない。更に、εtota1 ≦−０．２％と設定した場合には、禁制帯幅は逆に拡大し、表面準位による禁制帯幅の縮小を打ち消してウィンドウ構造の導入の効果を十分に発揮できるようになり、素子端面近傍での光吸収を抑制できるようになる。
【００６７】
従来構造の半導体レーザ素子において素子端面近傍での歪緩和領域での光吸収は、初期状態においてＣＯＤ劣化を発生させるレベルには無いが、長時間駆動させると徐々に結晶欠陥が増殖し、ＣＯＤレベルが低下してくる。本発明を用いると、歪緩和領域での光吸収を極力抑制することができるため、長期的に見てもＣＯＤレベルの低下を抑制することができる。従って、信頼性に優れた高出力の半導体レーザ素子を実現できるようになる。
【００６８】
（４）上記（１）乃至（３）により、高出力（例えば、２４０ｍＷ）で長寿命（２０００時間）の半導体レーザ素子１を提供することができる。
【００６９】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である発振波長が６５０ｎｍの半導体レーザ素子に適用した場合について説明したが、それに限定されるものではなく、例えば、ＡｌＧａＩｎＰ系高出力半導体レーザ素子である波長が６６０〜７００ｎｍの赤色半導体レーザ素子にも適用できる。また、活性層をＧａＡｓ（ｐ）／ＡｌＧａＡｓ、あるいは、ＧａＡｓ（ｐ）／ＧａＩｎＰ歪量子井戸構造で構成した７８０ｎｍ帯高出力半導体レーザ素子にも適用することができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施例１である半導体レーザ素子の断面図である。
【図２】本実施例１の半導体レーザ素子の多重量子井戸構造の活性層部分を示す拡大断面図である。
【図３】本実施例１の半導体レーザ素子の一部を切り欠いた斜視図である。
【図４】本実施例１の半導体レーザ素子の共振器方向に沿う断面図である。
【図５】本実施例１の半導体レーザ素子の製造において、エピタキシャル成長工程から電流狭窄層形成工程までを示す各工程における半導体基板の模式的断面図である。
【図６】本実施例１の半導体レーザ素子の製造において、キャップ層形成工程からｎ−電極形成工程までを示す各工程における半導体基板の模式的断面図である。
【図７】本実施例１の半導体レーザ素子の製造において、短冊体形成工程から個片化工程までを示す各工程における半導体基板の模式的断面図である。
【図８】本実施例１の半導体レーザ素子及び従来の半導体レーザ素子の共振器端面のバンド構造を示す模式図である。
【図９】歪導入時と歪緩和時の違いを示す、歪量と禁制帯幅変化量との相関を示すグラフである。
【図１０】ウェル層膜厚と発振波長との相関を示すグラフである。
【図１１】ウェル層歪量・膜厚と半導体レーザ素子の発光波長の相関を示すグラフである。
【図１２】本実施例１の半導体レーザ素子及び従来の半導体レーザ素子の寿命試験結果を示すグラフである。
【符号の説明】
【００７１】
１…半導体レーザ素子、２…半導体基板（ｎ−ＧａＡｓ基板）、３…ｎ−クラッド層、４…活性層、５…ｐ−クラッド層、６…障壁層（バリア層）、７…井戸層（ウェル層）、８…リッジストライプ（リッジ）、９…薄いクラッド層部分、１０…ｎ−電流狭窄層、１１…ｎ−コンタクト層、１２…ｐ側電極、１３…ｎ側電極、１４…混晶化部分、１５…ＡＲコーティング膜、１６…ＨＲコーティング膜、２０…エッチング用マスク、２１…マスク、２２…開口部、２５…短冊体（バー）。
【図１】
2006313764.tif 000003
【図２】
2006313764.tif 000004
【図３】
2006313764.tif 000005
【図４】
2006313764.tif 000006
【図５】
2006313764.tif 000007
【図６】
2006313764.tif 000008
【図７】
2006313764.tif 000009
【図８】
2006313764.tif 000010
【図９】
2006313764.tif 000011
【図１０】
2006313764.tif 000012
【図１１】
2006313764.tif 000013
【図１２】
2006313764.tif 000014