(57)【要約】【課題】  オーディオ音の出力タイミングを精度よく調整することができ、サンプリング周波数による調整のばらつきを抑えることができる「タイミング調整回路およびオーディオ装置」を提供すること。【解決手段】  タイミング調整回路２００は、サンプリング周波数を有するサンプリングクロック信号が書込みクロック信号として入力され、この書込みクロック信号に同期したオーディオデータの書き込みが行われるメモリ１０と、サンプリングクロック信号が入力されており、サンプリング周波数よりも高い周波数の補正用クロック信号に同期してサンプリングクロック信号の出力タイミングを補正し、タイミング補正後のサンプリングクロック信号をオーディオデータの読出しクロック信号としてメモリに入力するタイミング補正部３０とを備えている。【選択図】        図２
2006313996.tif 000002
【特許請求の範囲】
【請求項１】
オーディオデータの出力タイミングを遅延時間分遅らせるタイミング調整回路であって、
サンプリング周波数を有するサンプリングクロック信号が書込みクロック信号として入力され、この書込みクロック信号に同期した前記オーディオデータの書き込みが行われるメモリと、
前記サンプリングクロック信号が入力されており、前記サンプリング周波数よりも高い周波数の補正用クロック信号に同期して前記サンプリングクロック信号の出力タイミングを補正し、タイミング補正後のサンプリングクロック信号を前記オーディオデータの読出しクロック信号として前記メモリに入力するタイミング補正部と、
を備えることを特徴とするタイミング調整回路。
【請求項２】
請求項１において、
前記メモリに格納された前記オーディオデータを読み出す際の読出しアドレスを設定する読出しアドレス発生部をさらに備え、
前記遅延時間が前記サンプリング周波数の１周期よりも長いときに、前記サンプリング周波数の１周期の整数倍に相当する第１の遅延時間Ｔ１については、前記読出しアドレス発生部によって発生する読出しアドレスをずらすことによって前記オーディオデータの出力タイミングの調整を行い、前記サンプリング周波数の１周期未満に相当する第２の遅延時間Ｔ２については、前記タイミング補正部による前記オーディオデータの出力タイミングの調整を行うことを特徴とするタイミング調整回路。
【請求項３】
請求項２において、
前記サンプリング周波数の１周期よりも長い前記遅延時間が指定されたときに、前記第１の遅延時間に対応する読出しアドレス変更を前記読出しアドレス発生部に指示し、前記第２の遅延時間に対応するタイミング補正を前記タイミング補正部に指示する遅延設定部をさらに備えることを特徴とするタイミング調整回路。
【請求項４】
請求項１〜３のいずれかにおいて、
前記タイミング補正部は、
前記サンプリングクロック信号を入力データとして取り込んで前記補正用クロック信号に同期して順にシフトする動作を行うシフトレジスタと、
前記シフトレジスタのパラレル出力データの各ビットの中から一つを選択して出力するセレクタと、
を備えることを特徴とするタイミング調整回路。
【請求項５】
請求項１〜４のいずれかに記載のタイミング調整回路が、複数の出力系統のそれぞれに対応して設けられていることを特徴とするオーディオ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数系統のオーディオ音をスピーカから出力するタイミングを調整するオーディオ装置に関する。
【背景技術】
【０００２】
車室内空間におけるリスニングポイントは、運転席のように左右非対称の位置に設定されることが多く、設置された左右のスピーカのそれぞれからリスニングポイントまでの距離に差がある。このため、各スピーカから同時にオーディオ音を出力すると、これらのオーディオ音がリスニングポイントに到達するタイミングがずれてしまい、近いスピーカ側に音像の位置が偏位することになる。従来から、このようなリスニングポイントと各スピーカとの距離の差に基づく音像の偏位を補正するオーディオ装置が知られている。具体的には、距離の差に相当するサンプル数分だけ、各スピーカからオーディオ音を出力するタイミングをずらす処理が行われる（例えば、特許文献１参照。）。
【特許文献１】特開平１０−２４８０９８号公報（第３−８頁、図１−６）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上述した特許文献１では、オーディオ音を出力するタイミングの調整は、オーディオ音を所定のサンプル数分だけ遅延させることにより行われるため、１サンプル未満に相当するタイミング調整ができず、オーディオ音の出力タイミングの調整精度が悪いという問題があった。また、最近では複数種類のサンプリング周波数（例えば３２ｋＨｚから１９２ｋＨｚ）のオーディオデータが用いられており、サンプリング周波数が異なれば１サンプル分の時間も異なることになるため、サンプリング周波数に応じて調整精度にばらつきが発生するという問題もあった。
【０００４】
本発明は、このような点に鑑みて創作されたものであり、その目的は、オーディオ音の出力タイミングを精度よく調整することができ、サンプリング周波数による調整のばらつきを抑えることができるタイミング調整回路およびオーディオ装置を提供することにある。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明のタイミング調整回路は、オーディオデータの出力タイミングを遅延時間分遅らせる処理を行っており、サンプリング周波数を有するサンプリングクロック信号が書込みクロック信号として入力され、この書込みクロック信号に同期したオーディオデータの書き込みが行われるメモリと、サンプリングクロック信号が入力されており、サンプリング周波数よりも高い周波数の補正用クロック信号に同期してサンプリングクロック信号の出力タイミングを補正し、タイミング補正後のサンプリングクロック信号をオーディオデータの読出しクロック信号としてメモリに入力するタイミング補正部とを備えている。サンプリング周波数よりも高い周波数の補正用クロック信号を用いてオーディオデータの出力タイミングを調整することにより、調整の精度を高めことができる。また、調整の精度自体はこの補正用クロック信号の周波数によって決まるため、サンプリング周波数による調整のばらつきを抑えることが可能になる。
【０００６】
また、上述したメモリに格納されたオーディオデータを読み出す際の読出しアドレスを設定する読出しアドレス発生部をさらに備え、遅延時間がサンプリング周波数の１周期よりも長いときに、サンプリング周波数の１周期の整数倍に相当する第１の遅延時間Ｔ１については、読出しアドレス発生部によって発生する読出しアドレスをずらすことによってオーディオデータの出力タイミングの調整を行い、サンプリング周波数の１周期未満に相当する第２の遅延時間Ｔ２については、タイミング補正部によるオーディオデータの出力タイミングの調整を行うことが望ましい。これにより、補正用クロック信号に同期したタイミング調整が最長でもサンプリング周波数の１周期未満ですむため、タイミング調整に必要な回路構成の簡略化が可能となる。
【０００７】
また、上述したサンプリング周波数の１周期よりも長い遅延時間が指定されたときに、第１の遅延時間に対応する読出しアドレス変更を読出しアドレス発生部に指示し、第２の遅延時間に対応するタイミング補正をタイミング補正部に指示する遅延設定部をさらに備えることが望ましい。これにより、遅延時間の長短にかかわらず遅延時間を指定するだけで任意のタイミング調整を実現することが可能となる。
【０００８】
また、上述したタイミング補正部は、サンプリングクロック信号を入力データとして取り込んで補正用クロック信号に同期して順にシフトする動作を行うシフトレジスタと、シフトレジスタのパラレル出力データの各ビットの中から一つを選択して出力するセレクタとを備えることが望ましい。これにより、補正クロック信号に同期したサンプリングクロック信号の立ち上がりあるいは立ち下がりのタイミングを遅延させるとともに、補正クロック信号に同期した任意のタイミングで、この遅延させたサンプリングクロック信号を取り出すことができる。
【０００９】
また、本発明のオーディオ装置は、上述したタイミング調整回路が、複数の出力系統のそれぞれに対応して設けられている。これにより、複数の出力系統のそれぞれについてオーディオ音の出力タイミングを個別に調整することが可能になり、複数のスピーカから等距離にないリスニングポイントに対応するオーディオ音の到達タイミングのずれによる音像の偏りを防止することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を適用した一実施形態のオーディオ装置について、図面を参照しながら説明する。図１は、一実施形態のオーディオ装置の構成を示す図である。図１に示すように、本実施形態のオーディオ装置は、オーディオ処理部１００、タイミング調整回路２００、３００、デジタル−アナログ変換器（ＤＡＣ）４００、４１０、アンプ５００、５１０、スピーカ５０２、５１２を備えている。このオーディオ装置は、ＬＲ（左右）２チャンネルの出力系統を有しており、それぞれに対応するスピーカ５０２、５１２からオーディオ音を出力する。
【００１１】
オーディオ処理部１００は、２チャンネル（Ｌ／Ｒ）分のオーディオデータが入力されており、所定のオーディオ処理（例えばイコライザ処理）が行われ、対応するＬ用のオーディオデータとＲ用のオーディオデータとが同じタイミングで出力される。タイミング調整回路２００は、Ｌ用のオーディオデータが入力されており、指定された遅延時間分遅延させてタイミング調整を行った後に出力する。同様に、タイミング調整回路３００は、Ｒ用のオーディオデータが入力されており、指定された遅延時間分遅延させてタイミング調整を行った後に出力する。なお、必ずしも２つのタイミング調整回路２００、３００においてタイミング調整を行う必要はなく、遅延時間が短い方の一方の遅延時間量を０として、２つの遅延時間の差に相当する時間を他方の遅延時間量として設定してもよい。一方のデジタル−アナログ変換回路４００は、Ｌ用のタイミング調整回路２００から出力されるタイミング調整後のオーディオデータをアナログのオーディオ信号に変換する。このオーディオ信号はアンプ５００によって増幅されてスピーカ５０２から出力される。他方のデジタル−アナログ変換回路４１０は、Ｒ用のタイミング調整回路３００から出力されるタイミング調整後のオーディオデータをアナログのオーディオ信号に変換する。このオーディオ信号はアンプ５１０によって増幅されてスピーカ５１２から出力される。
【００１２】
図２は、タイミング調整回路２００の詳細構成を示す図である。なお、タイミング調整回路３００も同様の構成を有しており、一方のタイミング調整回路２００について詳細を説明するものとする。図２に示すように、タイミング調整回路２００は、メモリ１０、書込みアドレス発生部２０、読出しアドレス発生部２２、タイミング補正部３０、遅延設定部４０を備えている。
【００１３】
メモリ１０は、ＬＲクロック信号（ＬＲＣＬＫ）が書込みクロック信号として書込みクロック端子ＷＣＫに入力されており、データ入力端子ＤＩに入力されるＬ用のオーディオデータをこのＬＲクロック信号に同期して格納する。ＬＲクロック信号は、サンプリング周波数ｆｓを有するサンプリングクロック信号である。書込みアドレス発生部２０は、メモリ１０の書込みアドレスを発生する。この書込みアドレスの値は、ＬＲクロック信号に同期して更新される。
【００１４】
タイミング補正部３０は、ＬＲクロック信号が入力されており、このＬＲクロック信号よりも高い周波数の補正用クロックとしてのマスタークロック信号（ＭＣＬＫ）に同期して、入力されたＬＲクロック信号の出力タイミングを補正する。例えば、このマスタークロック信号は、サンプリング周波数ｆｓの２５６倍の周波数ｆｍを有しており、オーディオ装置内の各部の動作タイミングを制御するためのものであり、サンプリング集クロック信号とは無関係に周波数の値が設定されている。なお、本実施形態では、サンプリングクロック信号よりも高い周波数を有する補正用クロック信号としてマスタークロック信号を用いているが、サンプリングクロック信号とマスタークロック信号の中間の周波数（例えばサンプリング周波数ｆｓの６４倍の周波数ｆｂ）を有するビットクロック信号（ＢＣＬＫ）を用いるようにしてもよい。出力タイミングが補正されたＬＲクロック信号（ＬＲＣＬＫ’）は読出しクロック信号としてメモリ１０に入力される。
【００１５】
メモリ１０は、読出しクロック信号が読出しクロック端子ＲＣＫに入力されており、読出しアドレスで特定されるオーディオデータをこの読出しクロック信号に同期してデータ出力端子ＤＯから出力する。読出しアドレス発生部２２は、メモリ１０の読出しアドレスを発生する。この読出しアドレスの値は、タイミング補正部３０から出力されるタイミング補正後のＬＲクロック信号に同期して更新される。
【００１６】
遅延設定部４０は、メモリ１０から読み出されるオーディオデータの出力タイミングの遅延量を設定する。本実施形態では、サンプリング周波数ｆｓの１周期よりも長い遅延時間が指定されたときに、サンプリング周波数ｆｓの１周期の整数倍に相当する第１の遅延時間Ｔ１については、読出しアドレス発生部２２によって発生する読出しアドレスをずらすことによってオーディオデータの出力タイミングの調整を行い、サンプリング周波数ｆｓの１周期未満に相当する第２の遅延時間Ｔ２については、タイミング補正部３０によるオーディオデータの出力タイミングの調整を行う。
【００１７】
図３は、遅延設定部４０による遅延量設定の動作手順を示す流れ図である。遅延設定部４０は、タイミング調整回路２００に遅延時間データが入力されると（ステップ１００）、指定された遅延時間ｔをサンプリング周波数ｆｓの１周期Ｔで割って小数点以上と以下に分解し（ステップ１０１）、小数点以上の値Ｓ１をアドレスシフト量として設定する（ステップ１０２）。このアドレスシフト量Ｓ１は読出しアドレス発生部２２に送られる。読出しアドレス発生部２２は、このアドレスシフト量Ｓ１で指定された分だけＬＲクロック信号に同期した読出しアドレスの発生タイミングを遅らせる。
【００１８】
また、遅延設定部４０は、分解した小数点以下の値については、サンプリング周波数ｆｓとマスタークロック信号の周波数ｆｍの比（ｆｓ／ｆｍ）を乗算して小数点以下を切り捨てた値Ｓ２をタイミング補正量として設定する（ステップ１０３）。このタイミング補正量Ｓ２はタイミング補正部３０に送られる、このタイミング補正量Ｓ２は、マスタークロック何個分を遅延させればよいかを示すものである。タイミング補正部３０は、タイミング補正量Ｓ２で指定された分だけＬＲクロック信号の出力タイミングを遅らせる。
【００１９】
図４は、タイミング補正部３０の具体的な構成例を示す図である。図４に示すように、タイミング補正部３０は、シフトレジスタ３２とセレクタ３４を組み合わせて構成することができる。シフトレジスタ３２は、８ビットレジスタであって、入力端子ＤにＬＲクロック信号が、クロック端子ＣＫにマスタークロック信号がそれぞれ入力されている。シフトレジスタ３２は、ＬＲクロック信号をマスタークロック信号に同期して取り込んで順にシフトするとともに、最新の８個の取り込みデータをパラレル出力端子ＱＡ〜ＱＨのそれぞれから同時に出力する。すなわち、パラレル出力端子ＱＡ〜ＱＨのそれぞれからは、マスタークロック信号の１周期分ずつ出力タイミングが遅延したＬＲクロック信号が出力される。セレクタ３４は、シフトレジスタ３２を通す前のＬＲクロック信号とシフトレジスタ３２を通した後の８個のＬＲクロック信号とが入力されており、その中の一つを選択して出力する。この選択は、遅延設定部４０によって指定されたタイミング補正量Ｓ２に基づいて行われる。例えば、入力される合計９個のＬＲクロック信号の遅延量をマスタークロック信号の周期の倍数に換算すると０〜８で表すことができ、図４に示すセレクタ３４の入力端子の番号がこれらの遅延量に対応しているものとする。このようにした場合には、セレクタ３４は、タイミング補正量Ｓ２として設定された値に一致する入力端子に入力されたＬＲクロック信号を選択して出力すればよい。なお、上述したようにマスタークロックの周波数ｆｍをサンプリング周波数ｆｓの２５６倍に設定した場合にはタイミング補正量Ｓ２の範囲は０〜２５５となるため、少なくとも２５５ビットをシフト可能なシフトレジスタ３２とこれに対応するセレクタ３４を用いる必要があるが、図４では説明を簡略化するために少ないビット数に対応するシフトレジスタ３２とセレクタ３４が示されている。
【００２０】
図５は、タイミング調整回路２００、３００を用いたタイミング調整の具体例を示すタイミング図である。図５において、「入力データ」はタイミング調整回路２００、３００に入力されるオーディオデータを、「出力データ」はタイミング調整回路２００、３００から出力されるオーディオデータをそれぞれ示している。例えば、Ｌ用のオーディオデータの出力タイミングを基準としたときに、Ｒ用のオーディオデータの出力タイミングをＬＲクロック信号の１周期分の２．５倍の遅延時間Ｔだけ遅延させる場合が示されている。Ｒ用のタイミング調整回路３００内の遅延設定部４０では、この遅延時間をＴ１とＴ２に分けて、サンプリング周波数ｆｓの整数倍の遅延時間Ｔ１に対応するアドレスシフト量Ｓ１を読出しアドレス発生部２２に入力することによりサンプリングクロック信号２個分の遅延が実現される。また、サンプリング周波数ｆｓの１周期未満の遅延時間Ｔ２に対応するタイミング補正量Ｓ２をタイミング補正部３０に入力することによりサンプリングクロック信号０．５個分の遅延が実現される。
【００２１】
このように、サンプリング周波数ｆｓよりも高い周波数のマスタークロック信号を用いてオーディオデータの出力タイミングを調整することにより、調整の精度を高めことができる。また、調整の精度自体はこのマスタークロック信号の周波数によって決まるため、サンプリング周波数ｆｓによる調整のばらつきを抑えることが可能になる。
【００２２】
また、遅延時間がサンプリング周波数ｆｓの１周期よりも長いときに、サンプリング周波数の１周期の整数倍に相当する遅延時間については、読出しアドレス発生部２２によって発生する読出しアドレスをずらすことによってオーディオデータの出力タイミングの調整を行い、サンプリング周波数の１周期未満に相当する遅延時間については、タイミング補正部３０によるオーディオデータの出力タイミングの調整を行うことにより、マスタークロック信号に同期したタイミング調整が最長でもサンプリング周波数ｆｓの１周期未満ですむため、タイミング調整に必要な回路構成（例えば図４に示したシフトレジスタ３２やセレクタ３４のビット数）の簡略化が可能となる。
【００２３】
また、タイミング調整回路を複数の出力系統のそれぞれに対応して設けることにより、複数の出力系統のそれぞれについてオーディオ音の出力タイミングを個別に調整することが可能になり、複数のスピーカ５０２、５１２から等距離にないリスニングポイントに対応するオーディオ音の到達タイミングのずれによる音像の偏りを防止することができる。
【００２４】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。上述した実施形態では、ＬＲ２チャンネルのオーディオ装置について説明したが、出力系統の数は３以上であってもよい。また、タイミング調整回路２００、３００をオーディオ処理部１００の後段に設けたが、オーディオ処理部１００の前段においてＬ用オーディオデータとＲ用オーディオデータを分離して、オーディオ処理部１００の前段にタイミング調整回路２００、３００を設けるようにしてもよい。
【００２５】
また、上述した実施形態のオーディオ装置は、リスニングポイントの偏りが大きい車載機に特に有効であると考えられるが、その他家庭用等のオーディオ装置であっても本発明を適用することができる。
【図面の簡単な説明】
【００２６】
【図１】一実施形態のオーディオ装置の構成を示す図である。
【図２】タイミング調整回路の詳細構成を示す図である。
【図３】遅延設定部による遅延量設定の動作手順を示す流れ図である。
【図４】タイミング補正部の具体的な構成例を示す図である。
【図５】タイミング調整回路を用いたタイミング調整の具体例を示すタイミング図である。
【符号の説明】
【００２７】
１０  メモリ
２０  書込みアドレス発生部
２２  読出しアドレス発生部
３０  タイミング補正部
３２  シフトレジスタ
３４  セレクタ
４０  遅延設定部
１００  オーディオ処理部
２００、３００  タイミング調整回路
４００、４１０  デジタル−アナログ変換器（ＤＡＣ）
５００、５１０  アンプ
５０２、５１２  スピーカ
【図１】
2006313996.tif 000003
【図２】
2006313996.tif 000004
【図３】
2006313996.tif 000005
【図４】
2006313996.tif 000006
【図５】
2006313996.tif 000007