(57)【要約】【課題】  配線接続の精度を向上させながら、その配線接続の近傍について折り曲げることができる配線基板、配線基板の製造方法および電子機器を提供する。【解決手段】  シリコン基板１１に溝４を形成する溝形成工程と、シリコン基板１１の一方面には樹脂膜１２及び配線パターン１３が形成されてなり、樹脂膜１２及び配線パターン１３によってシリコン基板１１を保持した状態でシリコン基板１１について溝４を割断部として割る割断工程とを有することを特徴とする。【選択図】    図４
2006086266.tif 000002
【特許請求の範囲】
【請求項１】
基板に溝を形成する溝形成工程と、
前記基板の一方面には絶縁膜及び配線パターンが形成されてなり、前記絶縁膜及び配線パターンによって前記基板を保持した状態で前記基板について前記溝を割断部として割る割断工程とを有することを特徴とする配線基板の製造方法。
【請求項２】
前記割断工程により割られる前の前記基板、又は前記割断工程により割られた後の前記基板が、接続部材に電気的及び機械的に接続する接続工程を有することを特徴とする請求項１に記載の配線基板の製造方法。
【請求項３】
前記基板上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に配線パターンを形成する配線パターン形成工程とを、前記割断工程よりも前に行うことを特徴とする請求項１又は２に記載の配線基板の製造方法。
【請求項４】
前記基板は、シリコンを主体としてなり、
前記絶縁膜は、絶縁性を有する樹脂からなり、
前記配線パターン形成工程は、前記絶縁膜上に金属膜を配置する工程と、該金属膜をエッチングして配線パターンを形成する工程と、該配線パターン上に金属を積層する工程とを有することを特徴とする請求項３に記載の配線基板の製造方法。
【請求項５】
前記溝形成工程は、前記基板における前記配線パターンが形成されている面とは逆側の面に、前記溝を形成することを特徴とする請求項３又は４に記載の配線基板の製造方法。
【請求項６】
マザー基板についてダイシングを行うことによって前記基板を形成する個片化工程を、前記割断工程よりも前に行い、
前記溝形成工程は、前記個片化工程で用いられるダイシングラインに対して平行に、前記溝を形成することを特徴とする請求項１から５のいずれか一項に記載の配線基板の製造方法。
【請求項７】
前記個片化工程は、前記絶縁膜形成工程及び配線パターン形成工程の後に行い、
前記溝形成工程は、前記配線パターンの長手方向に対して直交するように、前記溝を形成することを特徴とする請求項３から６のいずれか一項に記載の配線基板の製造方法。
【請求項８】
前記溝形成工程は、ダイシング又はエッチングにより前記溝を形成することを特徴とする請求項１から７のいずれか一項に記載の配線基板の製造方法。
【請求項９】
前記溝形成工程では、前記溝の深さを前記基板の厚みの１／３から１／２の値とすることを特徴とする請求項１から８のいずれか一項に記載の配線基板の製造方法。
【請求項１０】
前記溝形成工程では、前記溝の断面形状を、矩形、Ｕ字型、Ｖ字型のいずれかにすることを特徴とする請求項１から９のいずれか一項に記載の配線基板の製造方法。
【請求項１１】
半導体素子を前記基板に搭載する素子搭載工程を、前記割断工程よりも前に行うことを特徴とする請求項１から１０のいずれか一項に記載の配線基板の製造方法。
【請求項１２】
前記接続工程は、前記基板の端部の配線パターンと前記接続部材の入出力端子とを電気的及び機械的に接続するものであり、
前記割断工程では、前記基板を第１基板と第２基板とに割るとともに、該第１基板と第２基板とが前記絶縁膜及び配線パターンの少なくとも一部で連結された状態とすることを特徴とする請求項３から１１のいずれか一項に記載の配線基板の製造方法。
【請求項１３】
前記溝形成工程は、前記接続工程で接続される前記基板と接続部材との重なり領域の外側に、前記溝を配置することを特徴とする請求項１から１２のいずれか一項に記載の配線基板の製造方法。
【請求項１４】
前記溝形成工程は、前記接続工程で接続される前記基板と接続部材との重なり領域の外側であって、該重なり領域の境界から前記半導体素子の厚み以上離れた位置に、前記溝を配置することを特徴とする請求項１２に記載の配線基板の製造方法。
【請求項１５】
請求項１から１４のいずれか一項に記載の配線基板の製造方法を用いて製造されたことを特徴とする配線基板。
【請求項１６】
請求項１５に記載の配線基板を有してなることを特徴とする電子機器。
【請求項１７】
前記接続部材は、表示体装置とインクジェットヘッドとのいずれかであることを特徴とする請求項１６に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、配線基板の製造方法および電子機器に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型軽量化が加速的に進められている。これに伴い、電子機器に用いる部品の小型化、低コスト化の要求が強くなっている。これら小型化の要求に応えるものとして、マイクロマシニングといわれる微細加工技術が開発され、小型でありながら高度な機能を有するマイクロマシンが製造されるようになっている。このマイクロマシンの例としては、例えば、圧電素子を内蔵し、この内蔵した圧電素子を振動させることによってインクの吹出を行うプリンタヘッドがある。
【０００３】
従来、これら小型部品と外部基板との接続には、例えば、材質がポリイミドからなるフレキシブル基板によって形成されたコネクタ（配線基板）を介在させる方法が行われていた。そして、このコネクタの一端側には小型部品の端部に形成された端子電極と重ね合わせが可能な端子電極が形成され、他端側には、外部基板と接続が可能な幅広で且つ広い間隔の端子電極が形成されている。そして両端子電極間を結ぶように配線が設けられ、当該配線の引き回し途中で幅や間隔の変更を行うようにしている。
【０００４】
また、コネクタの中には接続対象物となる小型部品の駆動をなすため例えばドライバーＩＣのような半導体装置が搭載されたものもある。この場合、半導体装置は、コネクタのほぼ中央部に設けられたデバイスホールに収納され、コネクタの両端子電極を形成する配線の他方端部側を穴部より突出させ、これをインナリードとし、当該インナリードと半導体装置に設けられた端子とを接続させることで、両端子電極と半導体装置との導通を図るようにしている。
【０００５】
以上のように構成されたコネクタと接続対象物との接続は、接続対象物の端子電極とコネクタの端子電極に導電性粒子を含んだ接着剤を塗布し、これらをボンディングステージ上で重ね合わせ、ボンディングツールによって加熱押圧することによって行っている。
【０００６】
また、従来においては、各端子電極間のピッチが微小になった場合であっても、端子電極間の短絡を防止しようとするコネクタが考え出されている。このコネクタは、複数の第１端子電極と複数の第２端子電極が基板上に形成されてなり、第端子電極と第２端子電極間のピッチを変換する機能を有するものである。さらにこのコネクタは、各第１端子電極間に溝部を有するとともに、少なくとも基板の縁部に絶縁膜を有する（例えば、特許文献１参照）。
【特許文献１】特開２００２−１１０２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来のコネクタでは、コネクタと接続対象物との接続においてボンディングツールなどによる加熱及び加圧処理を要している。この加熱及び加圧処理によって、コネクタをなすフレキシブル基板が変形・膨張し、端子電極間のピッチ寸法などが変化してしまう。これにより、従来のコネクタでは、端子電極間の短絡が生じるおそれがあり、コネクタの微細化及び高信頼性化が阻害されてしまう。すなわち、ＴＡＢ（Tape Automated Bonding）工法、ＣＯＦ（Chip on Film）工法、ＦＰＣ（Flexible Printed Circuit）工法などによるフレキシブル基板を用いた従来のコネクタでは、配線接続の微細化及び高信頼化に対応することが困難であるという問題点がある。
【０００８】
また、上記特許文献１に記載のコネクタのようにシリコンの配線基板を用いているものは、加熱などに対しても変形・膨張がしがたいが、そのコネクタをなすシリコン基板を曲げることができない。そこで、従来のシリコン基板からなるコネクタは、一つの平面上において配線延長などができるが、配線方向を配線基板の面方向から変更することが困難である。したがって、かかる従来のコネクタは、接続対象部品の配置の自由度を向上させるという点については不充分であり、電子機器のコンパクト化及びデザインの多様化を制限しているという問題点があった。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、配線接続の精度を向上させながら、その配線接続の近傍について折り曲げることができる配線基板、配線基板の製造方法および電子機器を提供することを目的とする。
また、本発明は、シリコン基板などの配線接続時の加熱・加圧処理に対して変形しがたいものからなるとともに、容易に折り曲げることができる配線基板、配線基板の製造方法および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の配線基板の製造方法は、基板に溝を形成する溝形成工程と、前記基板の一方面には絶縁膜及び配線パターンが形成されてなり、前記絶縁膜及び配線パターンによって前記基板を保持した状態で前記基板について前記溝を割断部として割る割断工程とを有することを特徴とする。
本発明によれば、例えば、配線接続構造（配線基板又はコネクタ）をなす基板について溝を形成してから割る。これにより、その基板について溝を設けた所望の位置にて、精密に割ることができる。また、本発明は、基板に溝を形成したことにより、割るために基板に及ぼす力を大幅に低減することができる。したがって、本発明によれば、基板及び配線接続構造などについて機械的及び電気的なダメージを及ぼすことなく、その基板を精密に割ることができる。
さらに、本発明によれば、絶縁膜と配線パターンとにより、割られた基板間を繋げることができる。すなわち、絶縁膜と配線パターンとにより、折り曲げ部を構成することができる。これらにより、本発明は、割られる基板としてシリコン基板などの配線接続時の加熱・加圧処理に対して変形しがたいものを用いながら、容易に折り曲げることができる配線接続構造を、簡便に製造することができる。そこで、本発明は、配線接続の微細化及び高信頼性化を促進させながら、接続対象部品の配置の自由度を向上させることができる。
【００１１】
また、本発明の配線基板の製造方法は、前記割断工程により割られる前の前記基板、又は前記割断工程により割られた後の前記基板が、接続部材に電気的及び機械的に接続する接続工程を有することが好ましい。
本発明によれば、例えば配線接続構造をなす基板を接続部材に接続することで、その基板と接続部材（表示体装置の基板など）とを電気的及び機械的に接続することができる。そこで、本発明は、割られる基板としてシリコン基板などの変形しがたいものを用いて、容易に折り曲げることができる配線接続構造を備えた各種装置を、簡便に且つ精密に製造することができる。
また、本発明において、基板を接続部材に接続してからその基板を割る場合、接続部材を割断工程における基板保持部材として用いることができ、接続工程の簡便化及び精密化を向上させることができる。
また、本発明において、基板を割ってからその基板の一部を接続部材に接続する場合、割断工程を接続部材とは無関係に実施でき、割断工程における基板の割り方の自由度を向上させることができる。また、接続工程において加熱・加圧処理を用いた場合、接続箇所に加えられた熱は割られた部位で遮断されて放熱が抑えられる。したがって、本発明は、接続工程について少量の熱量を実施できる。また、本発明は、例えば、割られた２つの基板における一方を接続部材に加熱接続して、他方に半導体素子などを搭載する場合、割られた部位により、半導体素子などに熱が伝わることを大幅に低減することができる。そこで、本発明は、より高密度に実装され信頼性の高い半導体装置などを製造できる。
【００１２】
また、本発明の配線基板の製造方法は、前記基板上に絶縁膜（樹脂膜など）を形成する絶縁膜形成工程と、前記絶縁膜上に配線パターンを形成する配線パターン形成工程とを、前記割断工程よりも前に行うことが好ましい。
本発明によれば、絶縁膜と配線パターンとにより、割られた基板間を繋げることができる。すなわち、絶縁膜と配線パターンとにより、折り曲げ部を構成することができる。これらにより、本発明は、割られる基板としてシリコン基板などの配線接続時の加熱・加圧処理に対して変形しがたいものを用いながら、容易に折り曲げることができる配線接続構造を、簡便に製造することができる。
また、本発明によれば、配線パターンを基板上に直接形成するので、高精度な配線パターンを簡便に形成できる。そこで、本発明は、配線接続の微細化及び高信頼性化をさらに促進させながら、接続対象部品の配置の自由度を向上させることができる。
【００１３】
また、本発明の配線基板の製造方法は、前記基板がシリコンを主体としてなり、前記絶縁膜は、絶縁性を有する樹脂からなり、前記配線パターン形成工程は、前記絶縁膜上に金属膜を配置する工程と、該金属膜をエッチングして配線パターンを形成する工程と、該配線パターン上に金属を積層する工程とを有することが好ましい。
本発明によれば、シリコン基板を用いることにより、配線接続時の加熱・加圧処理による寸法変化を、従来のＴＡＢ、ＣＯＦ、ＦＰＣなどにおける可撓性基板に比較して、大幅に低減することができる。例えば、本発明によれば、従来実現することが困難であった接続であって、端子ピッチが５０μｍであり、その端子数が４００の多端子を一括接続することができる。また、本発明によれば、かかるシリコン基板の熱伝導性の良さから、配線接続時において接続領域全体に均一な加熱をすることができ、接続時間の短縮及び接続箇所の信頼性向上を図ることができる。
また、本発明は、絶縁膜として樹脂を用いることにより、配線パターンの短絡を防止しながら可撓性に富む配線接続構造を簡便に構成できる。また、本発明は、配線パターンの形成にエッチングを用いることにより、従来からあるフォト・エッチング装置などを用いて簡便に且つ高精度に配線パターンを形成できる。また、配線パターン上に金属を積層することにより、抵抗値が低く、経年劣化なども少ない配線パターンを形成できる。
【００１４】
また、本発明の配線基板の製造方法は、前記溝形成工程において、前記基板における前記配線パターンが形成されている面とは逆側の面に、前記溝を形成することが好ましい。
本発明によれば、配線接続構造をなす基板における一方面に配線パターンを形成し、他方面に溝を形成する。これにより、例えば溝の形成によって配線パターンが断線することを回避でき、溝の形成と配線パターンの形成とをそれぞれ簡便に且つ精密に実施することができる。
【００１５】
また、本発明の配線基板の製造方法は、マザー基板についてダイシングを行うことによって前記基板を形成する個片化工程を、前記割断工程よりも前に行い、前記溝形成工程では、前記個片化工程で用いられるダイシングラインに対して平行に、前記溝を形成することが好ましい。
本発明によれば、ダイシングによる個片化工程により、絶縁膜及び配線パターンが形成された前記基板を大量に且つ簡便に製造できる。また、本発明は、ダイシングラインに対して平行に溝を形成するので、個片化された基板の一辺に対して平行に溝を形成できる。そこで、例えば矩形状の基板に個片化した場合、その基板を割断工程により矩形状に分割でき、配線接続及びアライメントなどがし易い状態とすることができる。
【００１６】
また、本発明の配線基板の製造方法は、前記個片化工程を前記絶縁膜形成工程及び配線パターン形成工程の後に行い、前記溝形成工程では、前記配線パターンの長手方向に対して直交するように前記溝を形成することが好ましい。
本発明によれば、基板において配線パターンの長手方向に対して直交する方向に沿って溝を形成する。そして、例えば基板における一方面に配線パターンを形成し、他方面に溝を形成した場合、配線パターンは溝を横切るように配置されることとなる。このような基板を溝の部位で２つに割ると、その２つの基板を配線パターン及び絶縁膜のみで連結することができる。これらにより、本発明は、割られる基板としてシリコン基板などの配線接続時の加熱・加圧処理に対して変形しがたいものを用いながら、容易に折り曲げることができる配線接続構造を、簡便に製造することができる。
【００１７】
また、本発明の配線基板の製造方法は、前記溝形成工程においてダイシング又はエッチングにより前記溝を形成することが好ましい。
本発明によれば、ダイシングにより、所望の直線上に精密且つ簡便に溝を形成することができる。また、本発明によれば、異方性エッチングにより、所望の深さ及び平面形状の溝を、精密に且つ簡便に形成することができる。エッチングによれば、例えば、直線形状のみならず、曲線、折れ線、点線、一点鎖線などの形状の溝を簡便に形成できる。
さらにエッチングは異方性エッチングでもよく、異方性エッチングによれば溝形状のコントロールを容易にすることができる。
【００１８】
また、本発明の配線基板の製造方法は、前記溝形成工程において前記溝の深さを前記基板の厚みの１／３から１／２の値とすることが好ましい。
本発明によれば、基板及びその基板に形成された絶縁層及び配線パターンなどに対して機械的又は電気的なダメージを与えることを回避しながら、その基板を容易に割れる状態にする溝を形成することができる。
【００１９】
また、本発明の配線基板の製造方法は、前記溝形成工程において前記溝の断面形状を矩形、Ｕ字型、Ｖ字型のいずれかにすることが好ましい。また、前記溝の平面形状は、直線形状のみならず、曲線、折れ線、点線、一点鎖線などであってもよい。
本発明によれば、割断工程により割られた後の基板における割断部位について、各種形状にすることができる。また、基板の構成材料又は割断部の結晶方位などに応じて溝の断面形状（又は平面形状）を設定することにより、割るのに要する力を低減でき、より精密に割ることができる。また、溝の平面形状を各種のライン形状とすることにより、割られた基板の割断部位を各種の所望形状にすることができる。
【００２０】
また、本発明の配線基板の製造方法は、半導体素子を前記基板に搭載する素子搭載工程を、前記割断工程よりも前に行うことが好ましい。
本発明によれば、例えば、表示体又はインクジェットヘッドなどの駆動回路（ドライバーＩＣ）をなす半導体素子を備えた、可撓性の配線接続構造を簡便に且つ精密に製造することができる。ここで、半導体素子は、絶縁膜及び配線パターンを備えた基板の製造とは別個に作ってもよく、その基板（前記マザー基板）に直接作り込んでおいてもよい。
【００２１】
また、本発明の配線基板の製造方法は、前記接続工程が前記基板の端部の配線パターンと前記接続部材の入出力端子とを電気的及び機械的に接続するものであり、前記割断工程では、前記基板を第１基板と第２基板とに割るとともに、該第１基板と第２基板とが前記絶縁膜及び配線パターンの少なくとも一部で連結された状態とすることが好ましい。
本発明によれば、基板の配線パターンと接続部材の入出力端子とを加熱・加圧処理などで接続することにより、基板上の半導体素子などと接続部材の回路とを接続することができる。また、本発明によれば、例えば基板が２つに割られたときに、その２つの基板を絶縁膜及び配線パターンで連結した状態とすることができる。したがって、その２つの基板間は、配線パターンによって電気的に接続されるとともに、絶縁膜及び配線パターンによって可撓性を持って機械的に接続されることとなる。
【００２２】
また、本発明の配線基板の製造方法は、前記溝形成工程は、前記接続工程で接続される前記基板と接続部材との重なり領域（接続部）の外側に、前記溝を配置することが好ましい。
本発明によれば、溝において基板が割断されるが、その割断部位が基板と接続部材との重なり領域（接続部）から離れている。これにより、本発明は、割断部位における割断及び折り曲げをおこなっても、接続部の電気的な信頼性及び機械的な接続強度を容易に確保することができる。
【００２３】
また、本発明の配線基板の製造方法は、前記接続工程で接続される前記基板と接続部材との重なり領域（接続部）の外側であって、該重なり領域の境界から前記半導体素子の厚み以上離れた位置に、前記溝を配置することが好ましい。
本発明によれば、例えば前記基板を第１基板と第２基板とに割られるとともに、第１基板が接続部材に接続され、第２基板に前記半導体素子が搭載されるものとすることができる。この場合、第１基板と第２基板との境界である割断部位で折り曲げをおこなっても、その割断部位は接続部から半導体素子の厚み以上離れている。したがって、本発明は、割断部位で折り曲げをおこなったとき、半導体素子が接続部又は接続部材に接触などすることを抑制することができる。
【００２４】
上記目的を達成するために、本発明の配線基板は、前記配線基板の製造方法を用いて製造されたことを特徴とする。
本発明によれば、精密に割られた基板間を絶縁膜及び配線パターンなどで連結しながらその基板の一方又は両方を接続部材に接続できる配線基板を提供することができる。したがって、本発明はシリコン基板などの配線接続時の加熱・加圧処理に対して変形しがたいものを構成要素としながら、容易に折り曲げることができる精密な配線接続構造を備えた半導体装置などを提供することができる。そこで、本発明の配線基板は、配線接続の微細化及び高信頼性化を促進させながら、接続対象部品の配置の自由度を向上させることができる。
【００２５】
上記目的を達成するために、本発明の電子機器は、前記配線基板を有してなることを特徴とする。
本発明によれば、割られて形成された基板間を絶縁膜及び配線パターンなどで連結しながら、その基板の一部を接続部材に接続してなる配線基板を備えた電子機器を提供することができる。そこで本発明は、基板間の連結箇所で折り曲げることができるので、占有面積を抑制することができ、コンパクトでデザインの自由度が大きい電子機器を簡便に且つ低コストで提供することができる。また、本発明は、シリコン基板などを配線接続構造に用いることができるので、配線接続時の加熱・加圧による寸法変化を、従来のＴＡＢ、ＣＯＦ、ＦＰＣなどにおける可撓性基板に比較して、大幅に低減することができる。そこで、本発明の電子機器は、ＴＡＢ又はＣＯＦなどを用いた電子機器よりも、装置のコンパクト化及び高信頼性化を促進することができる。
【００２６】
また、本発明の電子機器は、前記接続部材が表示体装置とインクジェットヘッドとのいずれかであることが好ましい。
本発明によれば、例えば半導体素子などからなる駆動回路部、表示部、インクジェットヘッドとの位置関係及び向きなどの設計自由度が大きくなる。また、それらの各構成装置間の配線接続をコンパクトに且つ高い信頼性を持って行うことができる。そこで、本発明は、表示部又はインクジェットヘッドを有してなる電子機器であって、信頼性が高くコンパクトでデザイン的に優れた電子機器を簡便に且つ低コストで提供することができる。したがって、本発明は、例えば、コンパクトでデザイン的に優れ、かつ不具合が生じ難くて信頼性の高いインクジェットプリンタ又は電気光学装置などを、簡便に且つ低コストで提供することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態に係る配線基板（半導体装置）及びその製造方法について、図面を参照して説明する。本配線基板は、半導体装置をもなしている。
【００２８】
（配線基板の製造方法）
図１から図５は、本発明の実施形態に係る配線基板（半導体装置）の製造方法の一例を示す図である。また、図５は、本発明の実施形態に係る配線基板１００を示している。
【００２９】
図１は、本配線基板の製造方法における最初の方の工程を示しており、マザー基板１などの斜視図である。図２は、本配線基板の製造方法における前半の工程を示す断面図である。そして、図２（ａ）に示す状態と図１に示す状態とは同一である。
【００３０】
先ず図１に示すように、半導体ウエハからなるマザー基板１を用意する。マザー基板１は、シリコン基板であることが好ましい。そのシリコン基板は純度の高いものである必要はなく、不純物濃度の高いシリコン基板をマザー基板１として用いて、製造コストの低減などを図ってもよい。また、マザー基板１は、化合物半導体からなるものであってもよい。また、マザー基板１は、ガラス、セラミックス、金属などのいずれかで構成されているものとしてもよい。また、マザー基板１には、予めトランジスタ、抵抗、コンデンサ、配線、電極などの電子素子及び回路を形成しておいてもよい。また、マザー基板１の厚みは、０．４ｍｍ以下であることが好ましい。
【００３１】
そして、図２（ａ）に示すように、マザー基板１上に樹脂膜２を形成する（絶縁膜形成工程）。
樹脂膜２は、絶縁性があり、本発明の絶縁膜をなすものである。そして、樹脂膜２は、例えばマザー基板１上にポリイミド樹脂などの樹脂を塗布することなどで形成する。ここで、ポリイミドの代わりに、ポリエステル、ウレタン、液晶ポリマのいずれかを用いてもよい。樹脂の塗布は、スピンナ、コータ、インクジェット吐出装置、スプレーなどを用いて行うことができる。そして、マザー基板１上に塗布された樹脂について焼成して、約５μｍから３０μｍの厚みの樹脂膜２を完成させる。
【００３２】
なお、マザー基板１に予め上記電子素子などを形成しておいた場合は、その電子素子などを配線接続するために、樹脂膜２に孔を開ける。この孔は、マザー基板１に予め形成した電極などの上方に開ける。例えばレーザを用いた穿孔加工により、樹脂膜２に孔を開けることができる。また、上記孔を形成した後に、上記電極の露出面上及び樹脂膜２上の不純物を除去する不純物除去工程を行ってもよい。これにより、上記電極及び樹脂膜２の密着力を増加させることができ、後工程で形成される配線パターン３が電極又は樹脂膜２から剥離することなどを回避することができる。
【００３３】
次いで、樹脂膜２上に、ＴｉＷ（チタンタングステン）、Ｃｕ（銅）、Ｃｒ（クロム）などからなる金属膜を配置する。この金属膜の配置は、スパッタなどを用いて行うことができる。また、上記金属膜の上にメッキなどでさらに金属層を積層してもよい。
【００３４】
次いで、上記金属膜についてフォト・エッチング処理によりエッチングして、図１及び図２（ａ）に示すように、配線パターン３を形成する（配線パターン形成工程）。
この配線パターン形成工程では、上記エッチングにより形成した配線パターン３上に、Ｃｕ、又はＣｕを含む合金などの金属を積層することが好ましい。さらに、配線パターン３に積層された金属上に、Ａｕ（金）、Ｓｎ（スズ）などの金属被覆を行うことが好ましい。この金属被覆は、例えばメッキ処理又は蒸着処理にて実施する。このようにすると、配線パターン３と樹脂膜２との密着性を保ちながら、配線パターン３の厚みを任意に大きくすることができる。これにより、配線パターン３の幅を低減しながら、その配線パターン３の抵抗を低減することができる。また、後工程において図３に示すように、樹脂膜２及び配線パターン３が第１基板１１Ａと第２基板１１Ｂ間を連結する配線接続構造となったときに、その配線接続構造の機械的強度を高めることができる。さらに、上記Ａｕなどによる金属被覆をすることで、後工程で配線パターン３に対する配線接続をするときに接続抵抗を低減できるとともに、配線パターン３の酸化を防止することができる。このようにして形成された配線パターン３の厚みは、例えば９μｍとする。
【００３５】
次いで、図１及び図２（ａ）に示すように、マザー基板１に溝４を形成する（溝形成工程）。
この溝形成工程では、マザー基板１における樹脂膜２及び配線パターン３が形成されている面（上面）とは逆側の面に、溝４を形成する。また、溝形成工程においては、配線パターン３の長手方向（図３参照）に対して直交する方向に沿って、溝４を形成することが好ましい。このようにすると、マザー基板１（シリコン基板１１）を溝４の部位で２つに割ると、その２つの基板を配線パターン３及び樹脂膜２で連結することができる。
【００３６】
図１におけるライン２０４は、溝４の形成位置を示している。そして、溝４は、後工程においてマザー基板１を個片化するときのダイシングライン２０１に対して平行に形成することが好ましい。このようにすると、図２（ｂ）に示すように、個片化された基板（シリコン基板１１）の一辺に対して平行に溝４を形成できる。そこで、個片化により例えば矩形状のシリコン基板１１を形成した場合、そのシリコン基板１１を矩形状に割ることができ、配線接続及びアライメントなどがし易い状態とすることができる。
【００３７】
溝４の深さは、マザー基板１の厚みの１／３から１／２とすることが好ましい。このような深さにすると、後工程においてマザー基板１（シリコン基板１１）を割るときに、所望位置で精密に割れるとともに、マザー基板１、樹脂膜２、配線パターン３及びその他のマザー基板１の付属素子にダメージを与えることを回避することができる。溝４の断面形状は、例えば矩形、Ｕ字型又はＶ字型などとする。溝４の平面形状は、図１に示すような直線形状とすることが好ましい。この直線形状の溝４は、図１に示すように、ダイシングホイル２００を用いて簡便に形成することができる。ただし、溝４は、エッチングなどを用いることにより、曲線、折れ線、点線、一点鎖線などの平面形状としてもよい。
【００３８】
溝４について図１及び図２に示すような断面矩形状とするには、次に示すエッチング手法を用いることができる。この手法では、マザー基板１として、単結晶シリコン基板を用いるとともに表面に露出する結晶面が（１１０）面となるものを用いる。このように結晶面が（１１０）面となる単結晶シリコンを用いれば、ＫＯＨ水溶液やエチレンジアミン水溶液などのエッチング液に対して垂直方向（基板の厚み方向）に大きな結晶方位依存性を持っているので、隣り合う配線パターン３の間隔に左右されずにアンダーカットの極めて少ない溝４を形成することができる。
【００３９】
溝４の断面形状をＶ字状にするには、次に示すエッチング手法を用いることができる。この手法では、マザー基板１として、単結晶シリコン基板を用いるとともに表面に露出する結晶面が（１００）面となるものを用いる。このように結晶面が（１００）面となる単結晶シリコンを用いれば、その表面にＫＯＨ水溶液やエチレンジアミン水溶液などのエッチング液を用いて、異方性エッチングを施すことにより（１００）面と５４．７４度をなすＶ字形の溝４を形成することができる。なお、Ｖ字形の溝４の深さは、（１００）面に設定されたエッチング幅、すなわち露光マスクの幅寸法により正確に制御することができる。
【００４０】
上記溝形成工程の後に、マザー基板１について、ダイシングライン２０１に沿ってダイシングホイル２００を移動させてダイシングする（個片化工程）。
これにより、図２（ｂ）に示すように、シリコン基板１１、樹脂膜１２、配線パターン１３及び溝４を有してなる個片基板１０が形成される。また、図３は、個片基板１０を示す斜視図である。なお、シリコン基板１１はマザー基板１の一部であり、樹脂膜１２は樹脂膜２の一部であり、配線パターン１３は配線パターン３の一部である。
【００４１】
次いで、図２（ｃ）に示すように、個片基板１０に半導体素子２１を搭載して、素子搭載基板３０Ａを形成する（素子搭載工程）。
半導体素子２１は、上記個片基板１０の製造とは別個に作られたものである。そして、半導体素子２１は、半導体チップであり、シリコン半導体及び化合物半導体のどちらからなるものでもよい。半導体素子２１には、電極２２が設けられている。本実施形態では、半導体素子２１が表示体の駆動用集積回路をなすものとする。半導体素子２１の製造方法としては、各種の製法を用いることができる。例えば、半導体ウエハ上に、トランジスタ、コンデンサ、抵抗、配線、電極２２などを形成して複数組の集積回路を形成する。その後、その半導体ウエハを碁盤の目のように設定したダイシングラインに沿って切断することで、長方形の半導体チップをなす半導体素子２１を形成する。そして、素子搭載工程では、半導体素子２１の電極２２と個片基板１０の配線パターン１３とを、電気的及び機械的に接続する。この接続は、異方性導電接着剤、半田などを用いた合金接合、配線パターン３と電極２２との金属同士を圧着する金属接続などによって接合することができる。
【００４２】
次いで、図４に示すように、素子搭載基板３０Ａの一部（一方端部位）を接続部材の表示体装置４０に電気的及び機械的に接続する（接続工程）。
これにより、素子搭載基板３０Ａは、表示体装置４０に電気的に接続されるとともに、表示体装置４０に片持ち支持される。表示体装置４０は、例えば液晶パネル、プラズマ・ディスプレイ・パネル又は有機ＥＬ（エレクトロルミネッセンス）パネルなどをなすものである。そして、半導体素子２１は表示体装置４０を駆動する駆動用集積回路をなす。なお、素子搭載基板３０Ａの他方端部位に、映像信号などを出力する外部基板（図示せず）を接続することとしてもよい。すると外部基板から出力された映像信号は半導体素子２１で駆動信号に変換され、その駆動信号が半導体素子２１から表示体装置４０へ送られて、表示体装置４０で映像信号に対応した画像が表示されることとなる。
【００４３】
接続工程では、素子搭載基板３０Ａの配線パターン１３と表示体装置４０の入出力端子との電気的接合は、次のように行う。表示体装置４０の入出力端子のピッチは例えば３５μｍとする。ここで、半導体素子２１に接続されている配線パターン１３における表示体装置４０の入出力端子に接続される部分の配線ピッチは、表示体装置４０の入出力端子のピッチに整合されている。そして、配線パターン１３と表示体装置４０の入出力端子との接続手段としては、異方性導電膜５を用いることができる。具体的には、半導体素子２１が搭載された素子搭載基板３０Ａの縁近傍の配線パターン１３と表示体装置４０の入出力端子（電極）とを対向させ、その配線パターン１３と入出力端子との間に異方性導電膜を挟持させる。そして、素子搭載基板３０Ａにおける配線パターン１３の形成面の逆側面（図面の上方）より、異方性導電膜の温度が約１６０℃から２３０℃となるように加熱及び加圧する。これで異方性導電膜中の導電粒子により、表示体装置４０の入出力端子と配線パターン１３との電気的及び機械的な接続がなされる。
【００４４】
素子搭載基板３０Ａの配線パターン１３と表示体装置４０の電極との接続は、異方性導電膜５の代わりに、半田などを用いた合金接合、配線パターン１３と表示体装置４０の電極との金属同士を圧着する金属接続、導電接着剤、共晶金属接続などを用いることもできる。
【００４５】
次いで、図４に示すように、表示体装置４０に片持ち支持された素子搭載基板３０Ａに対して外圧を加えることにより、素子搭載基板３０Ａを溝４の部位で割り、図５に示す素子搭載基板３０Ｂとする（割断工程）。
すなわち、図４に示す状態の素子搭載基板３０Ａにおける表示体装置４０側とは逆側の端部（図面右側端）の上面を図面の下方に押す力Ｆを作用させる（図５参照）。これにより、素子搭載基板３０Ａのシリコン基板１１は、溝４の部位で精密に割られて割断部１４が生じ、第１基板１１Ａと第２基板１１Ｂとに割られる。ただし、素子搭載基板３０Ｂの第１基板１１Ａと第２基板１１Ｂとは、割断部１４において樹脂膜１２及び配線パターン１３により連結されている。したがって、割断工程では、接続部材である表示体装置４０に接続されたシリコン基板１１について、第１基板１１Ａと第２基板１１Ｂとが離ればなれに分離しない状態としながら、第１基板１１Ａと第２基板１１Ｂとに割られる。
【００４６】
上記割断工程により、本実施形態に係る配線基板（半導体装置）１００が完成する。すなわち、第１基板１１Ａと第２基板１１Ｂとが樹脂膜１２及び配線パターン１３で連結されてなる素子搭載基板３０Ｂと、第１基板１１Ａの配線パターン１３と接続している表示体装置４０とを有してなる配線基板１００が完成する。
【００４７】
これらにより、本実施形態によれば、配線接続構造をなす素子搭載基板３０Ａについて溝４の部位で割るので、溝４を設けた所望の位置にて精密に割ることができる。また、本実施形態によれば、溝４を設けたことにより弱い力で割れるので、配線接続構造などにダメージを与えることなく割ることができる。また、シリコン基板１１が割断工程で割られてなる第１基板１１Ａと第２基板１１Ｂとは樹脂膜１２及び配線パターン１３で連結されているので、その連結部位で第１基板１１Ａに対して第２基板１１Ｂを折り曲げることも折り畳むこともできる。そこで、本実施形態の配線基板１００は、占有面積を抑制することができ、コンパクトでデザイン的に優れた表示体装置となることができる。
【００４８】
また、本実施形態の配線基板１００は、第１基板１１Ａ及び第２基板１１Ｂをシリコン基板１１から形成している。これにより、配線基板１００は、表示体装置４０とシリコン基板１１（第１基板１１Ａ）との配線接続の加熱・加圧による寸法変化を、ＴＡＢ、ＣＯＦ又はＦＰＣなどにおけるフレキシブル基板に比較して、大幅に抑制することができる。そこで、本実施形態の配線基板１００によれば、従来実現することが困難であった接続であって、端子ピッチが５０μｍであり、その端子数が４００の多端子を一括接続することができる。また配線基板１００は、シリコン基板１１を有して構成しているので、シリコン基板１１の熱伝導性の良さから配線接続領域の均一な加熱ができ、配線接続時間を短縮することができる。
【００４９】
次に、本実施形態の製造方法の変形例について説明する。上記実施形態では、図４に示すように、素子搭載基板３０Ａを表示体装置４０に接続してから、素子搭載基板３０Ａのシリコン基板１１を第１基板１１Ａと第２基板１１Ｂとに割っている。すなわち、上記実施形態は、接続工程を行ってから割断工程を行う。
【００５０】
本変形例では、素子搭載基板３０Ａのシリコン基板１１を第１基板１１Ａと第２基板１１Ｂとに割って図５の素子搭載基板３０Ｂを得てから、その素子搭載基板３０Ｂを表示体装置４０に接続する。すなわち、割断工程を行ってから接続工程を行う。
【００５１】
これらにより、本変形例によれば、割断工程を接続部材の表示体装置４０とは無関係に実施でき、割断工程におけるシリコン基板１１の割り方の自由度を向上させることができる。また、接続工程において加熱・加圧処理を用いた場合、接続箇所に加えられた熱は割られた部位で遮断されて放熱が抑えられる。すなわち、図５において、第１基板１１Ａから第２基板１１Ｂへの熱伝導を割断部１４により、大幅に低減することができる。そこで配線接続時の熱が半導体素子２１などに伝わることを大幅に低減でき、より高密度に実装された配線基板（半導体装置）１００であって信頼性の高い配線基板１００を製造することができる。
【００５２】
（割断方法）
図６は上記実施形態の配線基板の製造方法における割断方法の具体例を示す図である。図６では、図１から図４の構成要素と同一のものには同一符号を付けている。本割断方法は、上記実施形態における図１から図３までの工程が実施された後に行われる。
【００５３】
先ず、図６（ａ）に示すごとく、接続部材である表示体装置４０を案内板（搭載台）３０２上に載置する。案内板３０２は、表示体装置４０を固定又は保持するものである。
次いで、図４に示す接続工程のように、素子搭載基板３０の一部を表示体装置４０に電気的及び機械的に接続する。具体的には、半導体素子２１が搭載された素子搭載基板３０の縁近傍の配線パターン１３と表示体装置４０の入出力端子（電極又は配線）とを対向させ、その配線パターン１３と入出力端子との間に異方性導電膜５を挟持させる。そして、素子搭載基板３０における配線パターン１３の形成面の逆側面（図面の上方）に、加圧加熱工具３０１を押し当て、異方性導電膜５の温度が約１６０℃から２３０℃となるように加熱及び加圧する。これで異方性導電膜５中の導電粒子により、表示体装置４０の入出力端子と配線パターン１３との電気的及び機械的な接続がなされる。
【００５４】
ここで、異方性導電膜５で接続されている接続部は、素子搭載基板３０の配線パターン１３と表示体装置４０の入出力端子との重なり領域Ｓ１となっている。そして、重なり領域Ｓ１の外側に溝４が配置されている。また、溝４は、重なり領域Ｓ１の境界から距離ｄ１だけ離れた位置に配置されている。さらに、距離ｄ１は半導体素子２１の厚みｄ２よりも大きい。したがって、溝４は、重なり領域Ｓ１の境界から半導体素子２１の厚みｄ２以上離れた位置に、配置されている。
【００５５】
次いで、案内板３０２と加圧加熱工具３０１とで表示体装置４０及び素子搭載基板３０を挟持した状態のままで、素子搭載基板３０に対して力Ｆ１１を加える。力Ｆ１１は、重なり領域（接続部）Ｓ１を基準として、溝４よりもさらに外側に、加える。これにより、素子搭載基板３０Ｂは配線パターン１３及び樹脂膜１２を残して割断され、割断部１４が形成される。ここで、割断部１４が形成されている割断部位は、溝４が形成されていた位置である。この割断により、素子搭載基板３０Ａのシリコン基板１１は、第１基板１１Ａと第２基板１１Ｂとに割られる。
【００５６】
次いで、図６（ｂ）に示すごとく、素子搭載基板３０の第２基板１１Ｂに対して、図示しない把持工具により力Ｆ１２を加える。すなわち、重なり領域（接続部）Ｓ１を基準として、割断部１４よりもさらに外側に、力Ｆ１２を加える。これにより、素子搭載基板３０は、図６（ｃ）に示すごとく、割断部１４を中心として折り曲げられる。
【００５７】
これらにより、本実施形態の割断方法によれば、接続部をなす重なり領域Ｓ１の外側に割断位置を設定しているので、割断部位における割断及び折り曲げをおこなっても、接続部の電気的な信頼性及び機械的な接続強度を容易に確保することができる。また、本実施形態の割断方法によれば、重なり領域Ｓ１の境界から半導体素子２１の厚み以上離れた位置に、割断位置を設定しているので、その割断部位で折り曲げをおこなったとき、図６（ｃ）に示すように、半導体素子２１が接続部又は接続部材に接触などすることを抑制することができる。
【００５８】
（電子機器）
＜インクジェットプリンタ＞
図７は本発明の実施形態に係る電子機器を示す説明図であり、図７（ａ）は断面図、図７（ｂ）は平面図である。本実施形態の電子機器４００は、静電アクチュエータ５９を有してなるものであり、インクジェットプリンタの構成要素をなすものである。電子機器４００は、配線基板１００’と、静電アクチュエータ５９と、インクジェットヘッド本体部６０とを有して構成されている。
【００５９】
配線基板１００’は、上述した本実施形態の配線基板の製造方法を用いて製造されたものである。配線基板１００’における図５に示す配線基板１００の構成要素と同一のものには、同一符号を付している。ただし、本実施形態の配線基板１００’に設けられている半導体素子２１は、静電アクチュエータ５９を駆動する駆動用集積回路をなすものとする。また、本実施形態の配線基板１００’は、第２基板１１Ｂが図５に示す表示体装置４０の代わりにインクジェットヘッド本体部６０に接続されている。そして、第１基板１１Ａと第２基板１１Ｂとは、割断部１４において樹脂膜１２及び配線パターン１３により連結されている。したがって、第１基板１１Ａと第２基板１１Ｂとは、割断部１４を軸として折り曲げ自在に連結されている。
【００６０】
静電アクチュエータ５９はインクジェットプリンタにおけるインクジェットヘッドに用いられるものであり、マイクロマシニング技術による微細加工により形成された微小構造のアクチュエータである。そして、本実施形態のインクジェットヘッドは、フェイスイジェクトタイプのインクジェットヘッド本体部６０と、これを駆動する半導体素子１を有するとともに外部配線を行うための配線基板１００’とを個別に製作して、これらを接続したものである。
【００６１】
インクジェットヘッド本体部６０は、図７に示すように、シリコン基板７０を挟み、上側に同じくシリコン製のノズルプレート７２を有するとともに、下側にはホウ珪酸ガラス製のガラス基板７４がそれぞれ積層された３層構造になっている。ここで中央のシリコン基板７０には、独立した複数のインク室７６と、この複数のインク室７６を結ぶ１つの共通インク室７８と、この共通インク室７８と各インク室７６に連通するインク供給路８０として機能する溝が設けられている。そして、これらの溝がノズルプレート７２によって塞がれることによって、各部分が区画形成されてインク室７６あるいは供給路８０になっている。
【００６２】
また、シリコン基板７０の裏側には、各インク室７６に対応して独立した複数の凹部が設けられ、この凹部がガラス基板７４によって塞がれることによって、所定の高さを有する振動室７１が形成されている。そして、シリコン基板７０における各インク室７６と振動室７１の隔壁は、弾性変形可能な振動板６６になっている。ノズルプレート７２には、各インク室７６の先端部に対応する位置にノズル６２が形成され各インク室７６に連通している。なお、シリコン基板７０に設ける溝、ノズルプレート７２に設けるノズル６２は、マイクロマシニング技術による微細加工技術を用いて形成する。また、シリコン基板７０は、シリコン基板７０自体を共通電極とすることで、シリコン基板７０上に配線を行う工程を省略している。
【００６３】
ガラス基板７４上には、それぞれの振動室７１と対向する個別電極９０が設置されている。なお、シリコン基板７０と個別電極９０とで形成される微細な隙間は、封止部８４によって封止されている。また、それぞれのガラス基板７４上の個別電極９０は、図中左側の端部側に引き出され、端子電極８６を形成している。そして、端子電極８６に図１から図６に示す方法により別途制作した配線基板１００’の配線パターン１３が接続され、駆動用集積回路およびフレキシブルな外部配線部を有するインクジェットヘッドになる。なお、上記のように構成される各インクジェットヘッド本体部６０は、ウエハ状態で複数個製造され、それをダイシングラインに沿って切断するようにして製造される。そして、ダイシングした後に、別途製造した配線基板１００’の配線パターン１３を各インクジェットヘッド本体部６０に接続するようにしている。
【００６４】
配線基板１００’の半導体素子２１は、長辺が２５ｍｍから４０ｍｍ、短辺が０．５ｍｍから２ｍｍ位の細長い長方形状としている。そして、配線基板１００の第１基板１１Ａは、長辺が３０ｍｍから６０ｍｍ、短辺が１ｍｍから５ｍｍの長方形状となっている。第２基板１１Ｂは、長辺が３０ｍｍから６０ｍｍ、短辺が９ｍｍから２５ｍｍの長方形状となっている。そして、第１基板１１Ａ及び第２基板１１Ｂの長辺同士が割断部１４で連結されている。また、第１基板１１Ａと第２基板１１Ｂとは、樹脂膜１２及び配線パターン１３により、電気的及び機械的に連結されている。
【００６５】
第２基板１１Ｂ上の半導体素子２１は、配線パターン１３及び異方性導電膜５を介してインクジェットヘッド本体部６０の端子電極８６に接続されている。そして、第２基板１１Ｂにおける配線パターン１３の一部のピッチはインクジェットヘッド本体部６０の端子電極８６のピッチに一致しており、その配線パターン１３のそれぞれはインクジェットヘッド本体部６０の各端子電極８６に接続されている。
【００６６】
第１基板１１Ａの配線パターン１３は、第２基板１１Ｂの配線パターン１３の一部を介して半導体素子２１に接続されている。また、第１基板１１Ａの配線パターン１３は、インクジェットプリンタの制御回路側（図示せず）に接続されていることとしてもよい。この場合の第１基板１１Ａの制御回路側に接続される配線パターン１３は、線幅およびピッチが接続部材（制御回路側）に近づくについて徐々に大きくなるように形成されていることが好ましい（図７（ｂ）参照）。これにより、第１基板１１Ａの配線パターン１３とインクジェットプリンタの制御回路側との配線接続が容易になるとともに信頼性を高めることができる。
【００６７】
上記のように構成されたインクジェットヘッド本体部６０の動作を説明する。共通インク室７８には図示しないインクタンクから、インクがインク供給口８２を通り供給される。そして、共通インク室７８に供給されたインクは、インク供給路８０を通り、各インク室７６に供給される。この状態において、振動板６６とこれに対向する個別電極９０からなる静電アクチュエータに電圧を印加すると、それらの間に発生する静電気力によって振動板６６はガラス基板７４側に静電吸引され振動する。この振動板６６の振動によって、発生するインク室７６の内圧変動により、ノズル６２からインク液滴６１が吐出される。
【００６８】
これらにより、本実施形態によれば、インクジェットヘッドの駆動回路部とフレキシブルな配線接続部をなす配線基板１００’とを備えたインクジェットプリンタを構成することができる。そして、本実施形態によれば、配線基板１００’はシリコン基板を構成要素とするとともに割断部１４で折り曲げることができるので、コンパクトで高性能なインクジェットプリンタを提供することができる。すなわち、本実施形態によれば、第１基板１１Ａ及び第２基板１１Ｂをシリコン基板１１で形成しながら、第１基板１１Ａに対して第２基板１１Ｂを屈曲可能に連結しているので、配線接続の加熱・加圧による寸法変化をＴＡＢ、ＣＯＦ又はＦＰＣなどにおけるフレキシブル基板に比較して大幅に抑制でき、コンパクトで高性能なインクジェットプリンタとすることができる。
【００６９】
また、本実施形態のインクジェットプリンタにおいては、静電アクチュエータ５９の代わりに圧電アクチュエータを用いることもでき、この場合も上記と同様の効果を発揮することができる。
【００７０】
＜他の電子機器＞
次に、上記実施形態の表示体装置をなす配線基板１００を構成要素とする他の電子機器について説明する。
図８（ａ）は、携帯電話の一例を示した斜視図である。図８（ａ）において、符号５００は携帯電話本体を示し、符号５０１は上記実施形態の配線基板１００を有してなる表示部を示している。図８（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図８（ｂ）において、符号６００は時計本体を示し、符号６０１は上記実施形態の配線基板１００を有してなる表示部を示している。図８（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図８（ｃ）において、符号７００は情報処理装置、符号７０１はキーボードなどの入力部、符号７０２は上記実施形態の配線基板１００を有してなる表示部、符号７０３は情報処理装置本体を示している。
【００７１】
図８に示す電子機器は、上記実施形態の配線基板１００を有しているので、信頼性が高く、高性能であり、コンパクトでデザイン的に優れたものであり、かつ製造コストを低減できる電子機器となることができる。
【００７２】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００７３】
例えば、上記実施形態では、溝４の形成にダイシング又はエッチングを用いているが、本発明はこれに限定されるものではなく、レーザ光による加工など各種手法で溝４を形成してもよい。
【００７４】
また、上記実施形態では、図１に示すようにマザー基板１をダイシングして個片基板１０を形成しているが、本発明はこれに限定されるものではなく、マザー基板１をエッチングなどで切断して個片基板１０を形成してもよい。また、個片基板１０及び素子搭載基板３０Ａの形成には各種手法を適用でき、次にその一例を説明する。
【００７５】
半導体基板（マザー基板１）に犠牲層を形成する。次いで、犠牲層の上層に半導体素子（半導体素子２１に相当）を形成する。次いで、半導体素子を含む領域上に樹脂膜（樹脂膜１２に相当）を形成する。次いで、樹脂膜上に配線パターン（配線パターン１３に相当）を形成する。この配線パターンの一部は下層の半導体素子の電極に接続する。次いで、半導体基板における各半導体装置をなす領域の境界（ダイシングライン２０１に相当）について、半導体基板の露出面（配線パターン形成面）から犠牲層に達する溝を、ダイシング又はエッチングなどで形成する。次いで、犠牲層をエッチングなどで除去することで、図２（ｃ）の素子搭載基板３０Ａに相当する基板が形成される。
【００７６】
また、素子搭載基板３０Ａの形成には、次の手法をとってもよい。先ず、半導体基板に犠牲層と半導体素子（半導体素子２１に相当）とを形成する。また、他の基板に犠牲層と樹脂膜（樹脂膜１２に相当）と配線パターン（配線パターン１３に相当）とを形成する。次いで半導体素子と樹脂膜とが向かい合うようにして、前記半導体基板と他の基板とを貼り合わせる。次いで、半導体基板の犠牲層をエッチングなどしてその半導体基板を分離する。また、他の基板の犠牲層をエッチングなどしてその他の基板を分離する。このようにして、半導体素子１上に有機膜４及び配線パターン１３を積層した構造を形成でき、図２（ｃ）の素子搭載基板３０Ａに相当する基板が形成される。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す斜視図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態に係る個片基板を示す斜視図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態に係る配線基板（半導体装置）を示す断面図である。
【図６】本発明の実施形態に係る割断方法の具体例を示す図である。
【図７】本発明の実施形態に係る電子機器を示す図である。
【図８】本発明の実施形態に係る電子機器の他の例を示す斜視図である。
【符号の説明】
【００７８】
１…マザー基板、２，１２…樹脂膜、３，１３…配線パターン、４…溝、５…異方性導電膜、１０…個片基板、１１…シリコン基板、１１Ａ…第１基板、１１Ｂ…第２基板、１４…割断部、２１…半導体素子、２２…電極、３０Ａ，３０Ｂ…素子搭載基板、４０…表示体装置、６０…インクジェットヘッド本体部、１００，１００’…配線基板（半導体装置）、４００…電子機器
【図１】
2006086266.tif 000003
【図２】
2006086266.tif 000004
【図３】
2006086266.tif 000005
【図４】
2006086266.tif 000006
【図５】
2006086266.tif 000007
【図６】
2006086266.tif 000008
【図７】
2006086266.tif 000009
【図８】
2006086266.tif 000010