(57)【要約】【課題】  半導体ウェハ上に形成された多数の半導体素子の回路を、精度良く位置合わせを行なうことが可能な、一括して電気検査が行える大型の配線基板を提供すること。【解決手段】  絶縁基板１の上面に上側端子２が形成されているとともに絶縁基板１の下面に上側端子２に電気的に接続された下側端子３が形成されており、絶縁基板１の外周部に貫通穴４が複数形成されており、絶縁基板１の下面の貫通穴４の開口の周囲に、発光素子の搭載部５が設けられている。【選択図】  図１
2006098146.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の上面に上側端子が形成されているとともに該絶縁基板の下面に前記上側端子に電気的に接続された下側端子が形成されており、前記絶縁基板の外周部に貫通穴が複数形成されており、前記絶縁基板の下面の前記貫通穴の開口の周囲に、発光素子の搭載部が設けられていることを特徴とする配線基板。
【請求項２】
前記搭載部は、前記絶縁基板の下面に形成した凹部の底面に形成されていることを特徴とする請求項１記載の配線基板。
【請求項３】
前記搭載部に前記発光素子が搭載されていることを特徴とする請求項１または請求項２記載の配線基板。
【請求項４】
請求項１乃至請求項３のいずれかに記載の配線基板と、前記上側端子に電気的に接続された、電気特性を測定するための測定装置と、前記下側端子に電気的に接続された、半導体素子に電気的に接続されるプローブピンとを具備していることを特徴とする半導体素子検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子の電気的接続および、電気的特性を一括して測定検査するためのプローブカード用の配線基板およびそれを用いた半導体素子検査装置に関するものである。
【背景技術】
【０００２】
従来、半導体素子を搭載した半導体装置は、半導体素子とリードフレームとがワイヤーボンディングによって電気的に接続され、その後、樹脂封止またはセラミック容器内に収納封止された状態で供給され、外部のプリント基板等に実装されていた。近年、半導体装置の小型化の要求から、フリップチップと呼ばれる半導体素子をそのままセラミック基板やプリント基板に実装する構成が主流になりつつある。
【０００３】
Ｓｉウェハ等の半導体ウェハに多数個同時に形成される大規模集積回路を有する半導体素子には、半導体ウェハ上で作製される初期段階より異物の付着などに起因する電気不良等によって、ほぼ一定の割合で電気的接続および、電気的特性の不良品が含まれている。その上、従来は半導体ウェハから個片の半導体素子に切り出してから、電気検査等が行われていたため検査時間およびコストが非常にかかるという問題があった。
【０００４】
これらの問題を解消するために、半導体ウェハのまま同時に多数の半導体素子を一括して電気検査を行うことができるプローブカードが提案されている（下記の特許文献１参照）。
【０００５】
このプローブカードには、従来から一般的なカンチレバー型のプローブカードがある。このカンチレバー型はプリント基板の中央部に開いた円形の貫通穴の周囲に放射状にのびた金属針からなる。このカンチレバー型のプローブカードでは金属針の本数の制限より同時に検査可能な半導体素子数が少ないという問題があった。
【０００６】
また、このほかに配線基板を用いたプローブカードがある。このプローブカードに用いる配線基板は、配線基板に形成した端子とプローブピンが電気的に接続され半導体素子とプローブピンとを接触させて電気検査を行う。そのためにカンチレバー型のプローブカードの金属針に対し、配線基板を用いたプローブカードでは多くのプローブピンを接続することが可能となり、同時に多数の半導体素子を一括して電気検査を行うことができる。その配線基板は以下のようにして製造される。
【０００７】
まず、セラミックグリーンシートに上下面間の電気的導通をとるための貫通孔を形成し、このセラミックグリーンシートの貫通孔や配線パターン部にタングステン（Ｗ）からなる導体ペーストを印刷塗布する。
【０００８】
次に、このセラミックグリーンシートを配線パターンが電気的に接続されるように積層し、約１５００℃の温度で焼結する。
【０００９】
このようにして製造されたセラミック製の配線基板は約１５００℃の温度で焼結されるため、セラミックグリーンシートの大きさが約８割の大きさに収縮する。このため、求める配線基板は、予め焼結による収縮を見込んで設計される。しかしながら、セラミックグリーンシートの原料製造時や、セラミックグリーンシート成型時の部位によるばらつきやセラミックグリーンシート焼成時の炉内の焼成温度ばらつき等により、配線基板の寸法や表面におけるプローブピン接続用の端子の位置に配線基板の収縮ばらつきが発生する。
【００１０】
このような問題点を解決するため、下記の特許文献２には、焼成後の配線基板の表面に薄膜形成技術によって形成されたプローブピン接続用の端子を備えたプローブカード用セラミック多層配線基板が提案されている。
【００１１】
これによれば、焼成後の配線基板に薄膜形成技術によって微細な配線パターンを形成するのでプローブピン接続用の端子の位置精度が非常に良好となり、このプローブピン接続用の端子にプローブピンを微細に、かつ絶対座標に対して高精度に配置することができる。よって、この精度良く配置されたプローブピンによって、半導体ウェハに同時に形成された多数の半導体素子に形成された端子に精度良く接続することができる結果、半導体ウェハに同時に形成された多数の半導体素子を一括して精度良く電気測定検査することができる。
【特許文献１】特開平７−２３１０１９号公報
【特許文献２】特開平１１−１６０３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
近年、半導体ウェハの大型化が進み、これに伴い、半導体ウェハに同時に形成された多数の半導体素子を一括して精度良く電気測定検査するプローブカード用セラミック多層配線基板においても大型化が要求されている。
【００１３】
しかしながら、プローブカードとして用いる配線基板を大きくすると、配線基板の表面に薄膜形成技術によって形成されたプローブピン接続用の端子を備えた配線基板を使用しても配線基板と半導体ウェハの位置合わせに少しでもずれが生じると、電気測定検査する際に、半導体素子の微細かつ高精度に形成された端子と配線基板のプローブピン接続用の端子との位置ずれがおきやすい。このため、正確な電気測定検査ができない場合があるという問題があった。
【００１４】
つまり、配線基板と半導体素子が多数形成された半導体ウェハとの位置合わせは、配線基板の外周部に貫通穴を設けておき、この貫通穴に画像処理用のスコープを通し、このスコープによって半導体ウェハに形成された位置合わせ用端子を認識させることによって行なわれるが、このとき、スコープで半導体ウェハの位置合わせ用端子を認識する際に位置合わせ用端子の影が発生するため、プローブピンによる認識の精度が低下し、位置精度を精度良く行なうことが困難であった。
【００１５】
この問題を解決するために、半導体素子の端子と配線基板のプローブピン接続用の端子との多少の位置ずれが発生しても接続されるように、半導体素子の端子を大きくすることが考えられる。しかしながら、半導体素子の端子の大きさを大きくすると端子のもつ静電容量が大きくなり半導体素子のもつ特性を充分に得られなくなる。このため、従来に比べ半導体素子の端子と配線基板のプローブピン接続用の端子との位置あわせの精度を向上させる必要がある。
【００１６】
従って、本発明の配線基板およびそれを用いた半導体素子検査装置は上記問題点を鑑みて完成されたものであり、その目的は、半導体ウェハ上に形成された多数の半導体素子の回路を、精度良く位置合わせを行なうことが可能な、一括して電気検査が行える大型の配線基板およびそれを用いた半導体素子検査装置を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の配線基板は、絶縁基板の上面に上側端子が形成されているとともに絶縁基板の下面に前記上側端子に電気的に接続された下側端子が形成されており、前記絶縁基板の外周部に貫通穴が複数形成されており、前記絶縁基板の下面の前記貫通穴の開口の周囲に、発光素子の搭載部が設けられていることを特徴とする。
【００１８】
また、本発明の配線基板において、好ましくは、前記発光素子の搭載部が、前記絶縁基板の下面に形成した凹部の底面に形成されていることを特徴とする。
【００１９】
更に、本発明の配線基板において、好ましくは、前記搭載部に前記発光素子が搭載されていることを特徴とする。
【００２０】
一方、本発明の半導体素子検査装置は、上記本発明の配線基板と、前記上側端子に電気的に接続された、電気特性を測定するための測定装置と、前記下側端子に電気的に接続された、半導体素子に電気的に接続されるプローブピンとを具備していることを特徴とする。
【発明の効果】
【００２１】
本発明の配線基板は、絶縁基板の上面に上側端子が形成されているとともに絶縁基板の下面に上側端子に電気的に接続された下側端子が形成されており、絶縁基板の外周部に貫通穴が複数形成されており、絶縁基板の下面の貫通穴の開口の周囲に、発光素子の搭載部が設けられていることにより、半導体ウェハに多数形成された半導体素子の端子と絶縁基板に形成された、プローブピンを接続するための下側端子とを位置合わせするための画像処理用のスコープを通す貫通穴の周囲に発光素子を搭載することで発光素子を半導体ウェハの位置合わせ用端子の直近に複数搭載でき、位置合わせ用端子に影を発生させずにかつ、均一な明るさで照らすことができる。それによって従来にくらべ、より正確な位置合わせをすることができる。
【００２２】
また本発明の配線基板は、好ましくは、発光素子の搭載部が、絶縁基板の下面に形成した凹部の底面に形成されていることにより、搭載部に搭載した発光素子が配線基板の下面から突出するのを抑制でき、配線基板の下面と接続されるプローブピンの最小高さを制限する必要性がないため、低背形のプローブピンを使用することができる。このように低背形のプローブピンを使用することにより、プローブピンのもつインダクタンス成分を低減することができ、より正確な検査測定値が得られる。
【００２３】
また本発明の配線基板は、好ましくは、搭載部に発光素子が搭載されていることにより、半導体素子が多数形成された半導体ウェハの位置合わせ用の端子に影を発生させずに均一な明るさで照らすことができる。それによって従来にくらべ、配線基板と半導体ウェハとをより正確に位置あわせをすることができる。
【００２４】
また本発明の半導体素子検査装置は、配線基板と、上側端子に電気的に接続された電気特性を測定するための測定装置と、下側端子に電気的に接続された、半導体素子と接蝕するプローブピンとを具備していることにより、プローブピンを半導体ウェハの端子に、より正確に位置合わせすることができるため、より正確な半導体素子検査装置とすることができる。
【発明を実施するための最良の形態】
【００２５】
次に本発明の配線基板およびそれを用いた半導体素子検査装置を添付の図面に基づいて詳細に説明する。
【００２６】
図１は、本発明の配線基板の実施の形態の一例の下面図であり、図２は図１の配線基板のＡ−Ａ’線における断面図である。同図において１は絶縁基板、２は外部接続用端子としての上側端子、３はプローブピン接続用としての下側端子、４は貫通穴、５は発光素子の搭載部、６は凹部である。
【００２７】
ここで、絶縁基板１は、アルミナ（Ａｌ２Ｏ３）セラミックス、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）セラミックス、窒化アルミニウム（ＡｌＮ）セラミックス、ガラスセラミックス等の各種セラミックスからなる。このようにセラミック基板を用いると、スルーホール導体を同時焼成によって形成できるため量産性に優れるとともに、剛性の高いセラミックスから成るので、絶縁基板１と半導体素子が多数形成された半導体ウェハとをプローブピンを介して接続する際、プローブピンが絶縁基板１に沈みこんでプローブピンの接続不良が生じるのを有効に抑制できる。
【００２８】
また、絶縁基板１は、四ふっ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ）、四ふっ化エチレン・エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ）、四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂；ＰＦＡ）等のフッ素樹脂よりなる基板、ガラスエポキシ樹脂よりなる基板、ポリイミド等の樹脂よりなる基板などでもよい。
【００２９】
なお、絶縁基板１は、内部や表面に配線導体層やスルーホール等の配線導体が形成されていてもよく、これにより上側端子２と下側端子３とを電気的に接続することができる。
【００３０】
ここで、絶縁基板１が例えばアルミナセラミックスから成る場合、先ずアルミナ（Ａｌ２Ｏ３）やシリカ（ＳiＯ２）、カルシア（ＣａＯ）、マグネシア（ＭｇＯ）等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と成し、これを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形してセラミックグリーンシート（以下、グリーンシートともいう）を得る。
【００３１】
その後、グリーンシートにタングステンを主成分とし、それに有機溶剤、溶媒を添加混合した印刷ペーストをスクリーン印刷等によって印刷する。またグリーンシートの上下面間の電気的導通をとるために穿設した貫通孔に加圧注入等で先の印刷ペーストを埋め込み等を行い、所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し、これを約１５００℃の温度で焼成することにより製作する。
【００３２】
次に、この絶縁基板１の上下面をアルミナの砥粒を用いて研磨し、端子および配線導体用の薄膜を安定して形成するために算術平均粗さ（Ｒａ）を０．１μｍ以下程度とするのがよい。
【００３３】
絶縁基板１の上面には外部接続用端子としての上側端子２が形成されている。また、下面にはプローブピン接続用の下側端子３が形成されている。
【００３４】
また、絶縁基板１の外周部に複数の貫通穴４が形成されている。貫通穴４は、絶縁基板１を半導体素子が多数形成された半導体ウェハと位置合わせする際に用いる半導体ウェハ上に形成された位置合わせ用端子を認識するためのスコープを挿入固定するためのものである。このような貫通穴４は、絶縁基板１の下側端子３の位置を基準としてドリル加工やレーザ加工により形成される。
【００３５】
本発明の配線基板は、絶縁基板１の下面の貫通穴４の開口の周囲に、発光素子の搭載部５が設けられている。これにより、半導体ウェハに多数形成された半導体素子の端子と絶縁基板１に形成された、プローブピンを接続するための下側端子３とを位置合わせするための画像処理用のスコープを通す貫通穴４の周囲に発光素子を搭載することで発光素子を半導体ウェハの位置合わせ用端子の直近に複数搭載でき、位置合わせ用端子に影を発生させずにかつ、均一な明るさで照らすことができる。それによって従来にくらべ、より正確な位置合わせをすることができる。
【００３６】
なお、搭載部５は、発光素子の電極が電気的に接続される端子として形成されており、発光素子がボンディングワイヤを介して電気的に接合されるか、あるいは半田等の接合材を介してフリップチップ実装により電気的に接合される。
【００３７】
これらの上側端子２、下側端子３および搭載部５は、薄膜形成法、印刷ペーストによるメタライズ法、金属箔をエッチングしてパターン化する方法、パターン状の金属箔を転写する方法、またはメッキ法等によって形成される。また、これらの形成手法を組み合わせてもよい。
【００３８】
薄膜形成法の場合、スパッタリング法、蒸着法、ＣＶＤ法等を用いることができる。例えば、絶縁基板１の研磨した主面に、スパッタリング法によって厚さ０．１μｍ程度のチタン（Ｔｉ）層等から成る密着金属層、厚さ２μｍ程度のチタン（Ｔｉ）−タングステン（Ｗ）合金層等から成る拡散防止層、および厚さ５２μｍ程度の銅（Ｃｕ）層等から成る主導体層を順次成膜し、フォトリソグラフィ法および、エッチング法によりパターン加工することにより形成される。
【００３９】
なお、Ｃｕ層等からなる主導体層の表面が酸化しないように、主導体層の表面に無電解めっきによって厚さ２μｍのニッケル（Ｎｉ）めっき層および厚さ０．２μｍの金（Ａｕ）めっき層を順次被着させるのがよい。
【００４０】
また、印刷ペーストによるメタライズ法の場合、Ｗ、モリブデン（Ｍｏ）、マンガン（Ｍｎ）またはＣｕのうち少なくとも１種類を含む金属ペーストをスクリーン印刷法によってパターン加工し、焼結させることにより形成しても良い。
【００４１】
金属箔をエッチングしてパターン化する方法により形成することもでき、その場合は絶縁基板１に予め被着されたＣｕ等の金属箔をドライフィルム等を用いたフォトリソグラフィ法およびエッチング法によって上側端子２、下側端子３および搭載部５を形成する。または、予めパターン加工した金属箔を絶縁基板１上に転写することによって形成してもよい。
【００４２】
メッキ法により形成する場合は、無電解メッキ法によるＣｕメッキ層や電解メッキ法によるＣｕメッキ層等を形成し、パターン加工して形成する。
【００４３】
上側端子２、下側端子３および搭載部５の厚みは０．５μｍ〜５０μｍがよく、０．５μｍ未満では導通抵抗値が高くなる傾向にあり、５０μｍを超えると微細な配線パターンに加工するのが困難となる。
【００４４】
また好ましくは、発光素子の搭載部５が、絶縁基板１の下面に形成した凹部６の底面に形成されているのがよい。これにより、搭載部５に搭載した発光素子が絶縁基板１の下面から突出するのを抑制でき、絶縁基板１の下面と接続されるプローブピンの最小高さを制限する必要性がないため、低背形のプローブピンを使用することができる。このように低背形のプローブピンを使用することにより、プローブピンのもつインダクタンス成分を低減することができ、より正確な検査測定値が得られる。
【００４５】
このような凹部６は、例えば、絶縁基板１を焼結する前のグリーンシートの段階で打ち抜き型を用いる方法で加工することにより形成される。
【００４６】
搭載部５に搭載される発光素子１３は、発光ダイオードを用い、半田や導電性接着剤等で搭載部５と電気的に接続される。発光ダイオードは白色発光ダイオードであると配線パターンの色に係わらず画像認識しやすいので好適である。
【００４７】
図３は、本発明の半導体素子検査装置の実施の形態の一例を示す概略図である。同図において７はプローブピン、８は多数の半導体素子が形成された半導体ウェハ、９は電気特性を測定するための測定装置、１０は信号線ケーブル、１１は光ファイバーから成るスコープ、１２は発光素子電源供給線である。
【００４８】
プローブピン７は、スプリング付きのピンまたはワイヤボンディングによる形成方法、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｒｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）技術方法等で形成することができる。
【００４９】
半導体ウェハ８は、多数の半導体素子が形成されており、半導体素子をダイシングで切断して分割する前の状態のものである。また、半導体ウェハ８には配線基板と半導体ウェハ８とを位置合わせする際に、貫通孔４に挿入固定されたスコープによって位置を認識するための位置合わせ用端子１４が形成されている。
【００５０】
測定装置９には、絶縁基板１の上側端子から、電気測定結果を引き出すための信号線ケーブル１０が接続される。また半導体ウェハ８との位置合わせのための画像情報を送るためのスコープとしての光ファイバー１１が貫通穴４に挿入固定される。さらに半導体ウェハ８との位置あわせに用いる照明のための発光素子１３に電源を供給するための発光素子電源供給線１２が接続される。発光素子電源供給線１２に供給される電気は、位置あわせ時にのみ電気を供給することが可能で、また、供給電圧の調整を行うことで、発光素子１３の照度を、半導体ウェハ８との位置あわせに最適な照度にすることが可能である。
【００５１】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等差し支えない。
【図面の簡単な説明】
【００５２】
【図１】本発明の配線基板の実施の形態の一例を示す下面図である。
【図２】図１の配線基板のＡ−Ａ’線における断面図である。
【図３】本発明の半導体素子検査装置の実施の形態の一例を示す概略図である。
【符号の説明】
【００５３】
１：絶縁基板
２：上側端子
３：下側端子
４：貫通穴
５：搭載部
６：凹部
７：プローブピン
９：測定装置
１３：発光素子
【図１】
2006098146.tif 000003
【図２】
2006098146.tif 000004
【図３】
2006098146.tif 000005