(57)【要約】【課題】逆阻止型絶縁ゲート形半導体装置の裏面コレクタ層形成後に、該コレクタ層に加えられる傷や応力の逆耐圧へ及ぼす影響を小さくできる逆阻止型絶縁ゲート形半導体装置を提供する。【解決手段】ｎ形半導体基板１の第一主面９に選択形成されるｐベース領域３と、ｐベース領域３表面層に選択形成されるｎ形エミッタ領域４と、半導体基板の残り部分であるｎ形ドリフト層１とｎ形エミッタ領域４とに挟まれるｐベース領域３の第一主面９側に被覆されるゲート絶縁膜５と該絶縁膜５を介して被覆されるゲート電極６と、ｐベース領域３を、ｎ形ドリフト層１を介して取り囲みかつ前記基板１の第一主面９から第二主面１０に亘って形成される分離拡散領域２と、半導体基板１の第二主面１０に形成され、第二主面１０に露出する分離拡散領域２に連結されるｐ形低注入コレクタ層８とを備え、ｐ形ベース領域３の形成に用いられる不純物原子より拡散係数の大きい不純物原子の熱拡散により形成される低注入コレクタ層８を備える逆阻止型絶縁ゲート半導体装置とする。【選択図】        図１
2006086414.tif 000002
【特許請求の範囲】
【請求項１】
第一導電形半導体基板の第一主面に選択形成される第二導電形ベース領域と、該ベース領域表面層に選択形成される第一導電形エミッタ領域と、前記半導体基板の残り部分である第一導電形ドリフト層と前記エミッタ領域とに挟まれる前記ベース領域の第一主面側表面に被覆されるゲート絶縁膜と該ゲート絶縁膜を介して被覆されるゲート電極と、前記第二導電形ベース領域を、前記ドリフト層を介して取り囲みかつ前記基板の第一主面から第二主面に亘って形成される第二導電形分離拡散領域と、前記半導体基板の第二主面に形成され、該第二主面に露出する前記分離拡散領域に連結される第二導電形低注入コレクタ層とを備える逆阻止型絶縁ゲート形半導体装置において、前記第二導電形ベース領域の形成に用いられた不純物原子より拡散係数の大きい不純物原子の熱拡散により形成された低注入コレクタ層を備えることを特徴とする逆阻止型絶縁ゲート形半導体装置。
【請求項２】
前記第二導電形ベース領域の形成に用いられる不純物原子がボロンであり、コレクタ層の形成に用いられる不純物原子がアルミニウムまたはガリウムであることを特徴とする請求項１記載の逆阻止型絶縁ゲート形半導体装置。
【請求項３】
前記第二導電形ベース領域の形成に用いられる不純物原子がリンであり、コレクタ層の形成に用いられる不純物原子がセレンまたはイオウであることを特徴とする請求項１記載の逆阻止型絶縁ゲート形半導体装置。
【請求項４】
少なくとも、半導体基板の第一主面からの熱拡散により第二導電形分離拡散領域を形成する工程、第二導電形分離拡散領域により囲まれる半導体基板の第一主面にアルミニウム電極を除くＭＯＳゲート構造を形成する工程、第二主面側を研削して前記第二導電形分離拡散領域を第二主面側に露出させる工程、アルミニウムイオンを第二主面にイオン注入し、熱拡散させる工程、第一主面にエミッタ電極とゲート電極パッドを形成する工程、第二主面に金属電極を蒸着形成する工程をこの順に含むことを特徴とする逆阻止型絶縁ゲート形半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換装置などに使用されるパワー半導体装置に関する。詳しくは、分離拡散層を備え、双方向の耐圧特性を有する双方向デバイスまたは逆阻止型絶縁ゲート形バイポーラトランジスタ（以降、逆阻止ＩＧＢＴと略す）などに関する。
【背景技術】
【０００２】
最近、半導体電力変換装置において、ＡＣ（交流）／ＡＣ変換、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換など、直接リンク形変換回路等のマトリクスコンバータ用途への双方向スイッチング素子の採用が、回路の小型化、軽量化、高効率化、高速応答化および低コスト化等の観点から着目されている。そのような双方向スイッチング用素子として、逆阻止ＩＧＢＴを２個逆並列接続させたものが知られている。この逆阻止ＩＧＢＴは、図１０に示すように第一主面側１１２から、すなわち、片面側からの拡散によって形成した分離拡散層１１１を備え、この分離拡散層１１１の内側に形成されるＭＯＳゲート構造からなる活性部Ａと、この活性部Ａと分離拡散層１１１との間に位置する耐圧接合終端構造１１３を第一主面（表面）側１１２に設け、第二主面（裏面）側には低注入に制御された不純物濃度を有するコレクタ層１０３を備える構造である。
【０００３】
前述の低注入逆阻止ＩＧＢＴを製造する際に、裏面コレクタ層１０３の形成は、逆耐圧用の分離拡散領域１１１の形成と前記分離拡散領域１１１で囲まれるシリコン基板表面に形成されるＭＯＳゲート構造の形成後、シリコン基板の裏面を研削して前記分離拡散領域１１１を裏面に露出させた状態で、裏面にボロンをドーズ量１．２×１０１２ｃｍ−２乃至１．０×１０１６ｃｍ−２でイオン注入し、３８０℃で１時間のアニール熱処理によりボロンを濃度５×１０１６ｃｍ−３乃至５×１０１９ｃｍ−３程度の範囲のアクセプタとして活性化させることにより行なわれる。このコレクタ層１０３の厚さは、熱拡散履歴を経ていないので、０．３μｍ〜１μｍ程度である。つまり、アニール熱処理は表面電極形成後に行なわれるため、表面のアルミニウム電極が溶融しない６００℃以下の温度領域で行なう必要があり、シリコン中のボロン拡散係数が非常に小さく、イオン注入直後の位置からのボロン原子がほとんど移動しない。イオン注入時の加速エネルギを上げて１μｍ以上のコレクタ層１０３を形成しようとすると、高エネルギイオンがシリコンに与えるダメージが大きく、シリコン中の結晶欠陥が増加する。結晶欠陥は低温アニールでは回復しにくく、逆方向漏れ電流の増加を引き起こすので好ましくない。
【０００４】
前記図１０に示す低注入逆阻止ＩＧＢＴでは、ＦＺシリコン基板を採用したＮＰＴ（Ｎｏｎ  Ｐｕｎｃｈ  Ｔｈｒoｕｇｈ）ウェハ（ＩＧＢＴを形成後の基板厚さは、たとえば６００Ｖ耐圧用で１００μｍ、１２００Ｖ耐圧用で１８０μｍ程度）を用いることができるので、コレクタ層１０３厚を薄くし、その不純物濃度を低く適切に制御して、コレクタ層１０３からの少数キャリアの注入をコントロールして、従来問題となっていたオン電圧特性とターンオフ損失に関するトレードオフ関係を改善し、共に小さくすることができる（特許文献１）。
シリコン基板にドープした場合、ｎ導電形を示す不純物であるセレン、硫黄を用いて分離拡散層を形成することを含む電力用半導体素子の製造方法について知られている（特許文献２）。さらに、分離拡散層を形成することにより逆阻止ＩＧＢＴを製造することについても良く知られている（特許文献３）。
【特許文献１】特開２００２−３１９６７６号公報
【特許文献２】特表２００２−５２８９１３号公報
【特許文献３】特開平７−３０７４６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述した逆阻止ＩＧＢＴを製造する際、シリコン基板の裏面コレクタ層の形成後またはチップおよび組み立て中において、基板またはチップの裏面側に図２に示すように、接触や擦過による傷が入る場合がある。コレクタ層の厚さが前述のように０．３μｍ〜１μｍ程度と極めて薄いので、傷の影響が裏面コレクタ層（ｐ層）とドリフト層（ｎ層）間のｐｎ接合に及ぶ惧れが非常に大きい。傷Ｂの影響がｐｎ接合に及ぶと逆耐圧が劣化して特性不良となる。
さらに、裏面コレクタ層上に金属電極膜を被覆した後は、前記接触傷や擦過傷に対する耐久性が増加するが、それでも、組み立て作業などの際には、コレクタ金属電極膜を介してコレクタ層中に傷が入る場合や熱膨張係数差に起因する応力などの影響によりｐｎ接合に影響が及ぶ場合がある。この結果、低注入逆耐圧ＩＧＢＴチップを用いてマトリックスコンバータ用モジュールの素子として採用する場合、１８個の逆阻止ＩＧＢＴが必要になるが、これらのチップを前記マトリックスコンバータ用モジュールにはんだ付けにより組み立てた後、一チップでも特性不良となったＩＧＢＴが混ざると、全体が不良になってしまうという問題がある。この問題の解決には、シリコン基板やチップの取り扱い中または組み立て中に、裏面コレクタ層に通常避けられない程度の接触などにより傷や応力が加わっても耐圧不良にならないデバイスにすることが求められる。
【０００６】
本発明は、以上述べた問題点に鑑みてなされたものであり、本発明の目的は、低注入逆阻止ＩＧＢＴを含む逆阻止型絶縁ゲート形半導体装置の裏面コレクタ層形成後に、該コレクタ層に加えられる傷や応力の逆耐圧へ及ぼす影響を小さくできる逆阻止型絶縁ゲート形半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
特許請求の範囲の請求項１記載の発明によれば、前記目的は、第一導電形半導体基板の第一主面に選択形成される第二導電形ベース領域と、該ベース領域表面層に選択形成される第一導電形エミッタ領域と、前記半導体基板の残り部分である第一導電形ドリフト層と前記エミッタ領域とに挟まれる前記ベース領域の第一主面側表面に被覆されるゲート絶縁膜と該ゲート絶縁膜を介して被覆されるゲート電極と、前記第二導電形ベース領域を、前記ドリフト層を介して取り囲みかつ前記基板の第一主面から第二主面に亘って形成される第二導電形分離拡散領域と、前記半導体基板の第二主面に形成され、該第二主面に露出する前記分離拡散領域に連結される第二導電形低注入コレクタ層とを備える逆阻止型絶縁ゲート形半導体装置において、前記第二導電形ベース領域の形成に用いられた不純物原子より拡散係数の大きい不純物原子の熱拡散により形成された低注入コレクタ層を備える逆阻止型絶縁ゲート形半導体装置とすることにより、達成される。
【０００８】
特許請求の範囲の請求項２記載の発明によれば、前記第二導電形ベース領域の形成に用いられる不純物原子がボロンであり、コレクタ層の形成に用いられる不純物原子がアルミニウムまたはガリウムである請求項１記載の逆阻止型絶縁ゲート形半導体装置とすることが好ましい。
特許請求の範囲の請求項３記載の発明によれば、前記第二導電形ベース領域の形成に用いられる不純物原子がリンであり、コレクタ層の形成に用いられる不純物原子がセレンまたはイオウである請求項１記載の逆阻止型絶縁ゲート形半導体装置とすることもよい。
特許請求の範囲の請求項４記載の発明によれば、少なくとも、半導体基板の第一主面からの熱拡散により第二導電形分離拡散領域を形成する工程、第二導電形分離拡散領域により囲まれる半導体基板の第一主面にアルミニウム電極を除くＭＯＳゲート構造を形成する工程、第二主面側を研削して前記第二導電形分離拡散領域を第二主面側に露出させる工程、アルミニウムイオンを第二主面にイオン注入し、熱拡散させる工程、第一主面にエミッタ電極とゲート電極パッドを形成する工程、第二主面に金属電極を蒸着形成する工程をこの順に含む逆阻止型絶縁ゲート形半導体装置の製造方法とすることにより、前記目的は達成される。
【発明の効果】
【０００９】
前述の本発明によれば、低注入逆阻止ＩＧＢＴの裏面コレクタ層形成後に、該コレクタ層に加えられる傷や応力の逆耐圧へ及ぼす影響を小さくできる低注入逆阻止ＩＧＢＴを含む逆阻止型絶縁ゲート形半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
図１は本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタ（逆阻止ＩＧＢＴ）の断面図、図２は逆阻止ＩＧＢＴの裏面コレクタ層に入る傷Ｂの説明図、図３から図９までの図は図１の逆阻止ＩＧＢＴの製造方法を示す工程ごとの断面図である。なお、本発明の要旨を超えない限り、本発明は以下説明する実施例の記載に限定されるものではない。
以下、図１にかかる耐圧が１２００Ｖの低注入逆阻止ＩＧＢＴについて説明する。本発明にかかる低注入逆阻止ＩＧＢＴは、第一主面（表面）９側からのボロンの選択拡散による分離拡散領域２と、この分離拡散領域２に取り囲まれた内部のシリコン基板１の表面層に形成されるｐベース領域３、ｎエミッタ領域４、ゲート酸化膜５、ゲート電極６等からなるＭＯＳゲート構造を備え、シリコン基板１の第二主面（裏面）側には、前記分離拡散領域２と導電接続されるアルミニウムの熱拡散による低注入コレクタ層８を備え、両面にそれぞれ形成されるアルミニウムエミッタ電極７とコレクタ金属電極８−１を備える。
【実施例１】
【００１１】
つぎに、前記図１の逆阻止ＩＧＢＴの具体的な製造方法について説明する。
図３から図９は、この発明の実施例にかかる逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図である。この逆阻止ＩＧＢＴは１２００Ｖ耐圧の逆阻止型ＩＧＢＴの例である。厚さ５００μｍで比抵抗８０ΩｃｍのＦＺシリコン基板１０１の（第一主面（表面）９に、２．４μｍの初期酸化膜１１を形成し、後工程でｐベース領域が形成される箇所を取り囲むパターンで、分離拡散用の開口部１２を選択的にエッチングして形成する（図３）。
つぎに、表面にボロンソースを塗布して熱処理することで、ボロンのデポジションを行い、ボロンデポジション領域１３を形成する（図４）。
つぎに、ボロンガラスエッチングを行い酸化膜中のボロンを除去した後、１３００℃の温度において酸素雰囲気中で深さ１８０μｍまでボロンをドライブ拡散してｐ+分離拡散領域２を形成する。このとき、酸化膜１１上に酸化膜１１−１も形成される（図５）。
【００１２】
つぎに、ｐベース領域３、ｎ+ エミッタ領域４、ゲート酸化膜５、ゲート電極６等からなるＭＯＳゲート構造を従来と同様の方法で形成する（図６）。さらに、高速化を図るために、ライフタイムキラーとして電子線照射やヘリウム照射を行うこともある。
つぎに、第二主面１０側を削り、さらにエッチング等により研削歪を除去してＦＺシリコン基板１０１の厚さを１８０μｍ程度に（研削後のシリコン基板を符号１で表す）する。裏面１０にｐ+分離拡散領域２を露出させる（図７）。
つぎに、裏面１０に、コレクタ層８を形成するために、ドーズ量１×１０13ｃｍ-2のアルミニウムをイオン注入して１０００℃程度で６時間の熱拡散を行う。アルミニウムはボロンより拡散係数が１×１０−１１ｃｍ２／秒とボロンなどに比べて大きいので、短時間で、深いコレクタ層を形成できる。この結果、コレクタ層８−１の厚さは１１μｍとなる（図８）。ボロンより拡散係数の大きい不純物原子としてはアルミニウムの他にガリウムを用いることもできる。アルミニウムの拡散時間は、前述では１０００℃で６時間としたが、同じコレクタ層の厚さを得るには、１３００℃の場合は、１８分で良い。１０００℃より温度を下げることもできるが、８００℃では６００時間となり、実際的ではない。ガリウムの拡散係数はアルミニウムより１０倍小さいので、同等のコレクタ層を得るには、アルミニウムの場合よりそれぞれ同じ温度で、約１０倍の時間を要する。
【００１３】
アルミニウムの拡散係数はボロンよりかなり大きいので、裏面側のコレクタ層の形成中に受ける表面側のＭＯＳゲート構造の変動は大きくないが、コレクタ層の形成のための熱履歴を考慮に入れてＭＯＳゲート構造を形成することがより好ましい。
以上の説明では、第一導電形をｎ形、第二導電形をｐ形としたが、導電形を逆にし、第二導電形ベース領域のｎ形不純物原子として、リンを用いた場合は、コレクタ層の不純物原子として、リンより拡散係数の大きいセレンまたはイオウを不純物原子とすることもできる。
次に、表面側にアルミニウム金属電極膜をスパッタにより形成し、パターニングしてエミッタ電極７、ゲート電極パッド（図示せず）を形成する。ライフタイム調整のための電子線照射を行なった後、裏面金属膜を蒸着により形成してコレクタ電極８−１とし、シリコン基板の分離拡散領域２の中央でダイシングすることにより、本発明にかかる低注入逆阻止ＩＧＢＴのチップが完成する（図９）。
【００１４】
この低注入逆阻止ＩＧＢＴのチップは裏面コレクタ層の厚さが１μｍ以下である従来の低注入逆阻止ＩＧＢＴに比べて、裏面コレクタ層８の厚さは１１μｍと厚いので、裏面コレクタ層８に対して、ウェハ工程やチップの組み立て工程において、通常、避けられない程度の傷または応力などが加えられても、耐圧特性に影響するほどのｐｎ接合への悪影響は受けにくくなる。その結果、前述のマトリックスコンバータなどへの適用に際しても、組み立て後の良品率の低下を防ぐことができる。
前述の実施例１では、コレクタ層８の厚さは１１μｍとしたが、１μｍから２０μｍの範囲とすることが好ましい。コレクタ層８の厚さが１μｍ未満の場合は、裏面コレクタ層８への傷や応力の影響がｐｎ接合に及ぶ確率が相対的に大きくなり、逆耐圧不良が増加する。１μｍ以上であれば、耐圧不良の発生率はかなり小さくなる。また、コレクタ層８の厚さは２０μｍあれば、前記傷や応力の影響はほとんどなくなる。しかし、２０μｍを超える厚さのコレクタ層８としても、コレクタ層８による電圧降下が無視できなくなるばかりか、ターンオフ損失が増えることによるデメリット等も次第に大きくなるので、避けたほうが良い。
【００１５】
以上の説明では、裏面コレクタ層に加えられる傷の深さが逆耐圧に及ぼす影響について、便宜的にコレクタ層のｐｎ接合に及ぶと、逆耐圧に影響すると記したが、詳しくは、逆バイアス時にコレクタ層のｐｎ接合からドリフト層内およびコレクタ層内に拡がる空乏層に傷の影響が及ぶかどうかである。図２に示すように、コレクタ層の厚さＹ、逆バイアス時に、ｐｎ接合１４からコレクタ層８側に伸びる空乏層の先端の電界強度がゼロになる距離をｘ（すなわち、空乏層の接合からの幅をｘ）、コレクタ層中で、空乏層幅ｘの平均不純物濃度をＮとし、アバランシェ降伏を起こす臨界の電界強度を２×１０５Ｖ／ｃｍとすると、２×１０５＜ ｘＮq／εとなり（ｑ：電荷素量、ε：シリコンの誘電率）、コレクタ層中の空乏層幅ｘにおける総不純物量ｘＮは、ｘＮ＞１．３×１０１２ｃｍ−２が得られる。すなわち、傷Ｂの先端が裏面から空乏層に届く距離（すなわち、（Ｙ−ｘ））未満であれば、傷Ｂは空乏層に接触しないので、耐圧に影響しないことになる。ちなみに、前記空乏層幅ｘの平均不純物濃度Ｎを２種類、それぞれ、５×１０１６ｃｍ−３、５×１０１７ｃｍ−３とすると、空乏層ｘは０．２６μｍ、０．０２６μｍとなる（すなわち、コレクタ層の厚さＹを１０μｍとすると、（Ｙ−ｘ）はコレクタ層の裏面から、それぞれ９．７４μｍ、９．９７μｍ）。従って、傷Ｂの深さは裏面から９．７４μｍ未満、９．９７μｍ未満までは耐圧に影響しない。従来の傷の許容深さの１μｍ以下に比べると大幅に耐圧不良を減らすことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の逆阻止ＩＧＢＴの断面図
【図２】本発明にかかる逆阻止ＩＧＢＴの裏面側コレクタ層に入る傷の説明図
【図３】本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その１）
【図４】本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その２）
【図５】本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その３）
【図６】本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その４）
【図７】本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その５）
【図８】本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その６）
【図９】本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その７）
【図１０】従来の逆阻止ＩＧＢＴの断面図
【符号の説明】
【００１７】
１        ｎベース領域（シリコン基板）         
２        分離拡散領域
３        ｐベース領域
４        ｎエミッタ領域
５        ゲート酸化膜
６        ゲート電極             
７        エミッタ電極
８        コレクタ層
８−１    コレクタ電極           
９        第一主面
１０      第二主面。
【図１】
2006086414.tif 000003
【図２】
2006086414.tif 000004
【図３】
2006086414.tif 000005
【図４】
2006086414.tif 000006
【図５】
2006086414.tif 000007
【図６】
2006086414.tif 000008
【図７】
2006086414.tif 000009
【図８】
2006086414.tif 000010
【図９】
2006086414.tif 000011
【図１０】
2006086414.tif 000012