(57)【要約】【目的】  パネル駆動のクロック周波数を低く抑えつつ動画表示のボケを低減することができる映像表示装置を提供する。【構成】  １ライン映像を書き込んでいる期間中（１ライン映像書込期間中）の略中央で前記ラッチリセット信号を与える。これにより、例えば、第５ラインが選択されるとき、当該ラインに対しては１ライン映像書込期間中の前半で第３ライン映像（Ｖ３）が書き込まれ、この１ライン映像書込期間中の後半では第６ラインが選択されて黒が書き込まれる。そして、このような処理が第１フィールドにおいて行われたとすると、第２フィールドでは、例えば、第５ラインが選択されるとき、当該ラインに対しては１ライン映像書込期間中の前半で黒が書き込まれ、この１ライン映像書込期間中の後半では第６ラインが選択されて第３ライン映像（Ｖ３）が書き込まれる。【選択図】        図３
2006113304.tif 000002
【特許請求の範囲】
【請求項１】
第１フィールドでは映像表示パネルの任意の画素に映像信号を入力すると共に他の画素に黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を入力し、第２フィールドでは前記任意の画素に黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を入力すると共に前記他の画素に映像信号を入力するように構成されたことを特徴とする映像表示装置。
【請求項２】
請求項１に記載の映像表示装置において、前記任意の画素は奇数ラインの画素であり、前記他の画素は偶数ラインの画素であることを特徴とする映像表示装置。
【請求項３】
請求項１に記載の映像表示装置において、前記任意の画素は偶数ラインの画素であり、前記他の画素は奇数ラインの画素であることを特徴とする映像表示装置。
【請求項４】
請求項２又は請求項３に記載の映像表示装置において、１ライン分の画素データをクロックΦによって格納するラインメモリを備え、前記映像表示パネルの或る１ラインの映像書込のタイミングで前記ラインメモリから前記クロックΦの２倍のクロックで画素データを読み出す一方、前記或る１ラインの次ラインの映像書込タイミングでは黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を当該２倍のクロックで映像表示パネルに供給することを特徴とする映像表示装置。
【請求項５】
請求項２又は請求項３に記載の映像表示装置において、入力した１ライン分の映像信号について、当該映像信号の入力期間の半分の期間は当該映像信号を映像表示パネルの或る１ラインに供給し、残り半分の期間は前記或る１ラインの次ラインに黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を供給することを特徴とする映像表示装置。
【請求項６】
請求項１に記載の映像表示装置において、前記任意の画素は奇数ラインの奇数番目の画素及び偶数ラインの偶数番目の画素であり、前記他の画素は奇数ラインの偶数番目の画素及び偶数ラインの奇数番目の画素であることを特徴とする映像表示装置。
【請求項７】
請求項１に記載の映像表示装置において、前記任意の画素は奇数ラインの偶数番目の画素及び偶数ラインの奇数番目の画素であり、前記他の画素は奇数ラインの奇数番目の画素及び偶数ラインの偶数番目の画素であることを特徴とする映像表示装置。
【請求項８】
請求項６又は請求項７に記載の映像表示装置において、映像表示パネルに入力する画素データを一方の入力端子に入力し、他方の入力端子には画素データ選択信号となる信号が入力されるアンド回路を備えたことを特徴とする映像表示装置。
【請求項９】
請求項１乃至請求項８のいずれかに記載の映像表示装置において、前記映像表示パネルは、液晶表示パネルであることを特徴とする映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示パネルなどのホールド型の映像表示装置に関する。
【背景技術】
【０００２】
従来の液晶表示パネルの駆動方法（走査方法）を図９に示す。この図では、説明を簡単にするために、液晶表示パネルの走査線数を１６本とし、１枚の画像を表示するのに要する時間を約１６．６８ｍｓとしている。この場合のフィールド周波数は５９．９４Ｈｚとなる。実際の液晶表示パネルにおいては、ＶＧＡパネルの走査線数は４８０本、ＸＧＡパネルの走査線数は７６８本である。従来のパネル駆動方法では、映像は、ライン１，ライン２，ライン３，…のごとく、順次にラインに表示され、最後にライン１６に表示され、第１フィールドの表示が終了する。第２フィールドにおいても、同様の書込を行う。この場合、各ラインに書き込まれた映像は第２フィールドで次の映像が書き込まれるまでの１６．６８ｍｓは映像をホールド表示することになる。しかも、液晶の応答時間が遅いため、第２フィールドの映像の書き込みと同時に表示は切り替わらない。これらの理由により、第２フィールドの表示はあたかも第１フィールドと第２フィールドとの映像が加算されたような映像となり、動画像においては二重像或いは動画ボケとして視覚される。
【０００３】
このようなホールド型表示素子である液晶表示パネルにおける動画特性を改善するための手法として、間欠表示手法とオーバードライブ手法とが従来より提案されている。間欠表示手法は液晶表示パネルの駆動方法をインパルス駆動に近づけて動画特性を改善する手法であり、オーバードライブ手法は液晶分子の粘性に起因する応答速度を速めて動画特性を改善する手法である（例えば、非特許文献１参照）。
【０００４】
図１０にインパルス駆動の一例を示す。この図に示す手法は４倍速間欠駆動と呼ばれている。４倍速の間欠駆動（映像表示期間は４．１７ｍｓ）の場合、入力映像信号（ＮＴＳＣの場合、フィールド周波数は５９．９４Ｈｚ）をフィールドメモリに入力して４倍の速度で読み出すことにより、フィールド周波数を２３９．７６Ｈｚにアップさせ、入力の１フィールド期間に４枚の画像を作る。表示においては、１枚目の画像を表示した後、残りの３枚分については強制的に黒レベルの映像を表示する。これにより、映像表示期間は４．１７ｍｓとなり、インパルス駆動に近づいたものとなる。この場合の液晶表示パネルの駆動のためのクロック周波数は下式で与えられる。
【０００５】
クロック周波数＝13.5MHz ×４×(768/240) ×(1024/720)
＝245.76MHz 
ここで、１３．５ＭＨｚとは、ＮＴＳＣ信号のサンプリング周波数であり、４はフィールド周波数を４倍にすることを意味し、 (７６８／２４０) は垂直スケーリング率であり、（１０２４／７２０）は水平スケーリング率である。これらを乗算したものがパネル駆動のクロック周波数となる。なお、２倍速間欠駆動では、１２２．８８ＭＨｚとなる。この例は、ＸＧＡパネル（７６８×１０２４）にＮＴＳＣ信号を表示する例であるが、ＷＸＧＡ（７６８×１２８０）の場合には更にそのクロック周波数は更に高くなる。
【０００６】
なお、１枚目を表示するときにはバックライトを４倍の明るさで点灯し、残りの３枚の黒表示に際してはバックライトをＯＦＦすることにより、バックライトのトータルの平均消費電力を増加させずに倍速間欠駆動による輝度低下を防止するようにしている。
【非特許文献１】社団法人映像情報メディア学会東海支部による講習会テキスト「次世代平面ディスプレイの展望」  ２００３年１月２２日発行
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、ホールド型表示素子に対する従来の技術では、フィールドメモリを有する映像信号処理回路が必要になる。また、液晶表示パネルを駆動するクロック周波数が非常に高くなる。
【０００８】
この発明は、上記の事情に鑑み、パネル駆動のクロック周波数を低く抑えつつ動画表示のボケを低減することができる映像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明の映像表示装置は、上記の課題を解決するために、第１フィールドでは映像表示パネルの任意の画素に映像信号を入力すると共に他の画素に黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を入力し、第２フィールドでは前記任意の画素に黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を入力すると共に前記他の画素に映像信号を入力するように構成されたことを特徴とする（以下、この構成をこの項において第１構成という）。
【００１０】
上記の構成であれば、或る画素に対して映像が書き込まれた後、１フィールド期間後には、当該或る画素に対して黒映像が書き込まれるので、インパルス駆動に近づいた表示を実現できる。また、従来の４倍速間欠駆動等に比べてパネル駆動のクロック周波数を低く抑えることができる。
【００１１】
上記第１構成の映像表示装置において、前記任意の画素は奇数ラインの画素であり、前記他の画素は偶数ラインの画素であってもよい。或いは、前記任意の画素は偶数ラインの画素であり、前記他の画素は奇数ラインの画素であってもよい。これら構成において、１ライン分の画素データをクロックΦによって格納するラインメモリを備え、前記映像表示パネルの或る１ラインの映像書込のタイミングで前記ラインメモリから前記クロックΦの２倍のクロックで画素データを読み出す一方、前記或る１ラインの次ラインの映像書込タイミングでは黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を当該２倍のクロックで映像表示パネルに供給する構成としてもよい。或いは、入力した１ライン分の映像信号について、当該映像信号の入力期間の半分の期間は当該映像信号を映像表示パネルの或る１ラインに供給し、残り半分の期間は前記或る１ラインの次ラインに黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を供給する構成としてもよい。
【００１２】
上記第１構成において、前記任意の画素は奇数ラインの奇数番目の画素及び偶数ラインの偶数番目の画素であり、前記他の画素は奇数ラインの偶数番目の画素及び偶数ラインの奇数番目の画素としてもよい。或いは、前記任意の画素は奇数ラインの偶数番目の画素及び偶数ラインの奇数番目の画素であり、前記他の画素は奇数ラインの奇数番目の画素及び偶数ラインの偶数番目の画素としてもよい。これら構成において、映像表示パネルに入力する画素データを一方の入力端子に入力し、他方の入力端子には画素データ選択信号となる信号が入力されるアンド回路を備えていてもよい。
【００１３】
これらの構成において、前記映像表示パネルとして液晶表示パネルを用いるときには特に良好な効果が得られる。
【発明の効果】
【００１４】
この発明によれば、パネル駆動のクロック周波数を低く抑えつつ動画表示のボケを低減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
（実施形態１）
以下、この発明の第１の実施形態の液晶映像表示装置を図１乃至図４に基づいて説明する。
【００１６】
図１は液晶映像表示装置１のモジュール内部構成を示したブロック図である。この図では、説明を簡単にするために、液晶表示パネル１１の各走査線（ライン）のピクセル数を２５個とし、ライン数を１６本とし、１枚の画像を表示するのに要する時間を約１６．６８ｍｓとしている。この場合のフィールド周波数は５９．９４Ｈｚとなる。実際の液晶表示パネルにおいては、ＶＧＡパネルの走査線数は４８０本、ＸＧＡパネルの走査線数は７６８本である。
【００１７】
液晶表示パネル１１における各ラインの選択はゲートドライバ１２によって行われる。ゲートドライバ１２には１６段のシフトレジスタが設けられている。また、各ラインへの映像信号供給はソースドライバ１３によって行われる。入力映像信号はＲＧＢのディジタル映像信号であり、一般的には２４ビット（８ビット×３＝２４ビット）で構成される。まず、この入力映像信号はピクセルクロックＣＫに同期してソースドライバ１３のシフトレジスタ１３ａに入力される（図１ではタイミングコントローラ１４からシフトレジスタ１３ａのクロック入力ラインへの結線を省略している）。なお、実際のシフトレジスタ１３ａの個数はＸＧＡの場合、１０２４個である。ＸＧＡを例にすると、水平の第１画素から第１０２４画素までの全てがシフトレジスタ１３ａに取り込まれたタイミングで全画素データ（第１画素から第１０２４画素）が次段のラッチ１３ｂに取り込まれ、これと同時にＤ／Ａコンバータ１３ｃに入力される。これらラッチ１３ｂ及びＤ／Ａコンバータ１３ｃも水平画素数だけ存在する（ＸＧＡでは１０２４）。
【００１８】
そして、Ｄ／Ａコンバータ１３ｃから各画素のアナログレベルの電圧値（映像信号）が出力されると同時にゲートドライバ１２からライン選択パルスが出力され、各ラインに前記電圧値が印加される。例えば、第２ラインの映像信号がシフトレジスタ１３ａ→ラッチ１３ｂ→Ｄ／Ａコンバータ１３ｃへと移動し、第２ライン選択パルスが第２ラインに入力されると、第２ラインに第２ラインの映像が表示されることになる。以下、同様の動作を繰り返す。ただし、この実施例においては、ラッチ１３ｂにはダイレクトリセット機能が設けられており、タイミングコントローラ１４はラッチリセット信号の出力制御を行う。この出力制御により実現される液晶表示パネル１１の駆動方法（走査方法）を図２（ａ）（ｂ）に示す。なお、図２（ａ）では、説明を簡単にするために、図１と同様、液晶表示パネルの走査線数を１６本とし、１枚の画像を表示するのに要する時間を約１６．６８ｍｓとしている。
【００１９】
図２（ａ）に示すように、第１フィールドでは液晶表示パネル１１の奇数ラインに映像信号を入力すると共に偶数ラインには黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を入力する。そして、第２フィールドでは液晶表示パネル１１の偶数ラインに映像信号を入力すると共に奇数ラインには黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を入力する。図２（ｂ）では、縦方向に並ぶ１列の或る画素群を取り出し、この画素群を時間軸である横軸方向に並べて示している。図の○は映像表示状態を示し、●は黒レベル表示を示している。
【００２０】
液晶表示パネル１１はホールド型の表示素子であるため、或る画素に着目すると、１フィールド期間だけ入力映像をホールド表示し、次のフィールド期間では黒レベルの映像が表示される。現状の液晶表示パネルの応答速度は１６ｍｓ程度であることにより、映像表示に対しての影響は無く、動画ボケを改善できる。
【００２１】
各ラインにおける入力映像表示と黒表示とのタイミングチャートを図３に示している。入力映像（ＲＧＢディジタル信号）はイネーブル信号（ＥＮ）がhighの期間にソースドライバ１３のシフトレジスタに取り込まれる。イネーブル信号（ＥＮ）がhighの期間はＸＧＡではピクセルクロックの１０２４個分ある。先述のごとく、ソースドライバ１３のラッチ１３ｂにはダイレクトリセット機能が設けられている。タイミングコントローラ１４は、ラッチリセット信号（sauce driver reset）及びゲートドライバ１２におけるライン選択パルスの出力制御を行う。
【００２２】
すなわち、図１及び図３から分かるように、ソースドライバ１３のシフトレジスタ１３ａに１ライン映像を書き込んでいる期間中（１ライン映像書込期間中）の略中央で前記ラッチリセット信号を与える。これにより、１ライン映像書込期間中の前半では映像信号が画素に印加され、後半では黒レベルが画素に印加される。更に、これと同期して、前記ゲートドライバ１２は、１ライン映像書込期間中の前半で或る奇数ラインを選択し、後半で次ラインである偶数ラインを選択する。例えば、第５ラインが選択されるとき、当該ラインに対しては１ライン映像書込期間中の前半で第３ライン映像（Ｖ３）が書き込まれ、この１ライン映像書込期間中の後半では第６ラインが選択されて黒が書き込まれる。そして、このような処理が第１フィールドにおいて行われたとすると、第２フィールドでは、タイミングコントローラ１４の処理により、例えば、第２ラインからライン選択を開始する（例えば、ライン選択の開始タイミングを１ライン分早める。この場合、第１６ライン映像（Ｖ１６）に対応した黒レベルが第１ラインに書き込まれることになる）。これにより、例えば、第５ラインが選択されるとき、当該ラインに対しては１ライン映像書込期間中の前半で黒が書き込まれ、この１ライン映像書込期間中の後半では第６ラインが選択されて第３ライン映像（Ｖ３）が書き込まれる。
【００２３】
前記ラッチリセット信号を用いない場合の制御例について以下に説明する。この制御例では、図４のタイミングチャートに示すように、ラインメモリを備えることとし、このラインメモリへの映像書込をクロックΦで行い、映像読出をクロック２Φで行う。前記ラインメモリの出力は、液晶表示パネル１１への入力映像となる。このような処理においても、１ライン映像書込期間中の前半では映像信号が画素に印加され、後半では黒レベル（例えば、ラインメモリの出力とグランド電位とを切り替えて液晶表示パネル１１に供給するスイッチ（アンド回路等）を設けておき、このスイッチをタイミングコントローラ１４がクロック２Φで切り替えることで黒レベルを実現できる）が画素に印加される。更に、これと同期して、前記ゲートドライバ１２は、１ライン映像書込期間中の前半で或る奇数ラインを選択し、後半で次ラインである偶数ラインを選択する。例えば、第５ラインが選択されるとき、当該ラインに対しては１ライン映像書込期間中の前半で第３ライン映像（Ｖ３）が書き込まれ、この１ライン映像書込期間中の後半では第６ラインが選択されて黒が書き込まれる。そして、このような処理が第１フィールドにおいて行われたとすると、第２フィールドでは、タイミングコントローラ１４の処理により、例えば、前記スイッチの切り替えの位相を１８０度ずらす。これにより、例えば、第５ラインが選択されるとき、当該ラインに対しては１ライン映像書込期間中の前半で黒が書き込まれ、この１ライン映像書込期間中の後半では第６ラインが選択されて第３ライン映像（Ｖ３）が書き込まれる。
【００２４】
なお、上記スイッチがグランド電位よりも幾分高い電位を受け取ると、黒レベルではなく、黒レベルに近い信号を液晶表示パネルに与えることができる。また、ラインメモリから出力される映像（ディジタル値）を例えば１／２とする割り算処理を施した映像（ディジタル値）を上記スイッチに与えることとすれば、黒レベルに近づけた映像信号が液晶表示パネルに与えられることになる。
（実施形態２）
以下、この発明の第２の実施形態の液晶映像表示装置を図５乃至図８に基づいて説明する。なお、この実施形態においても、液晶映像表示装置１のモジュールは図１と同様に構成される。
【００２５】
この実施形態では、第１フィールドでは液晶表示パネル１１の奇数ラインの奇数番目の画素に映像信号を入力すると共に偶数番目の画素には黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を入力し、偶数ラインの偶数番目の画素に映像信号を入力すると共に奇数番目の画素には黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を入力する。そして、第２フィールドでは液晶表示パネル１１の奇数ラインの偶数番目の画素に映像信号を入力すると共に奇数番目の画素には黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を入力し、偶数ラインの奇数番目の画素に映像信号を入力すると共に偶数番目の画素には黒レベル又は黒レベルに近いレベルの信号又は前記映像信号を黒レベルに近づけた信号を入力する。図６では、縦方向（画面高さ方向）及び横方向（画面水平方向）に並ぶ画素群を取り出し、この画素群における第１フィールド時の状態と第２フィールド時の状態とを示している。図の○は映像表示状態を示し、●は黒レベル表示を示している。
【００２６】
図７に示しているように、入力映像はラインメモリ２１にクロックΦで書き込まれ、倍周回路２２で２倍にされたクロック２Φにてラインメモリ２１から読み出される。読み出された映像はアンド回路２３の一方の入力端子に入力される。アンド回路２３の他方の入力端子にhighが入力されているとき、映像は出力される。一方、前記他方の入力端子にlow が入力されたとき、黒レベルが液晶表示パネルに入力されることになる。前記他方の入力端子にlow が１画素転送期間ごとに入力されると（クロックΦが入力されると）、液晶表示パネルの各ライン上で例えば奇数番目画素において映像が表示され、偶数番目の画素において黒が表示されることになる。アンド回路２３の他方の入力端子にはスイッチ２４が接続されている。このスイッチ２４は、クロックΦと、このクロックΦをインバータ２５で反転した反転クロックとのいずれかを選択する。スイッチ２４の切替は切替制御回路（Ｄフリップフロップ等から成る）２６によって１ラインごと（１水平期間ごと）に行われる。切替制御回路２６は水平同期信号を入力し、これに同期して上記スイッチ２４の切替のためのhigh／low 信号を出力し、このhigh／low 信号を受けたスイッチ２４はクロックΦとその反転クロックのいずれかを選択する。また、切替制御回路２６は垂直同期信号を入力し、第１フィールドと第２フィールドとで前記切替の位相を１８０度反転する。この位相の１８０度反転により、図８に示すように、例えば、第１フィールドでは第１ライン映像Ｖ１において奇数番目の画素への映像信号が供給され（偶数番目は黒）、第２フィールドでは第１ライン映像Ｖ１において偶数番目の画素への映像信号が供給される（奇数番目は黒）。
【００２７】
以上説明したように、第１フィールドで映像表示を担う画素と第２フィールドで映像表示を担う画素とを異ならせることにより、各画素における映像表示期間は短くなり、インパルス駆動に近づいたものとなる。また、液晶表示パネルの駆動のためのクロック周波数は、従来の４倍速間欠駆動に比べて低くなる。ただし、画面輝度は通常駆動に比べて半分に低下することになる。この輝度低下を解消するために、例えば、バックライトとして利用される冷陰極蛍光ランプ（このランプは管電流と輝度の関係が線型である）の管電流を２倍にすればよい。
【００２８】
なお、以上の実施例では、横ストライプ状の表示反転（映像表示と黒表示をフィールド期間ごとに反転する表示）と市松模様状の表示反転を示したが、これに限らず、例えば、縦ストライプ状の表示反転を採用することもできる。また、この発明の映像表示装置は、直視型ディスプレイに限らず、プロジェクタとして構成することも可能である。
【図面の簡単な説明】
【００２９】
【図１】この発明の実施形態の液晶映像表示装置のモジュール内部構成を示したブロック図である。
【図２】同図（ａ）（ｂ）は図１の液晶表示パネルの駆動方法（走査方法）を示した説明図である。
【図３】図１の液晶表示パネルにおける映像表示と黒表示のタイミングを示したタイミングチャートである。
【図４】図１の液晶表示パネルにおける映像表示と黒表示のタイミングの他の例を示したタイミングチャートである。
【図５】この発明の第２実施形態の液晶表示パネルの駆動方法（走査方法）の他の例を示した説明図である。
【図６】図５の駆動方法を補足説明する説明図である。
【図７】図５の駆動方法を実施するための回路例を示したブロック図である。
【図８】第１フィールドでは第１ライン映像Ｖ１において奇数番目の画素への映像信号が供給され、第２フィールドでは第１ライン映像Ｖ１において偶数番目の画素への映像信号が供給される様子を示した説明図である。
【図９】従来の液晶表示パネルの駆動方法（走査方法）を示した説明図である。
【図１０】従来の液晶表示パネルの間欠駆動方法を示した説明図である。
【符号の説明】
【００３０】
１    液晶映像表示装置
１１  液晶表示パネル
１２  ゲートドライバ
１３  ソースドライバ
１４  タイミングコントローラ
【図１】
2006113304.tif 000003
【図２】
2006113304.tif 000004
【図３】
2006113304.tif 000005
【図４】
2006113304.tif 000006
【図５】
2006113304.tif 000007
【図６】
2006113304.tif 000008
【図７】
2006113304.tif 000009
【図８】
2006113304.tif 000010
【図９】
2006113304.tif 000011
【図１０】
2006113304.tif 000012