(57)【要約】【課題】  各メーカが、各製品毎に異なる要求性能に合った独自のプロトコルを使いながら、メーカを問わず相互接続可能な入出力インターフェースが実現できれば、より短期間、かつ低価格で製品開発が可能となる。【解決手段】  情報処理装置は、各様の入出力インターフェース回路構成情報を備えた周辺機器に接続可能な共通コネクタを有し、複数の周辺機器から該共通コネクタを介して入出力される各様の通信データに、情報処理装置内のデータ処理回路からアクセスする入出力インターフェース回路構成を構築する再構成可能集積回路を備える。【選択図】  図１
2006039759.tif 000002
【特許請求の範囲】
【請求項１】
各様の入出力インターフェース回路構成情報を備えた周辺機器に接続可能な共通コネクタを有し、複数の周辺機器から該共通コネクタを介して入出力される各様の通信データに、情報処理装置内のデータ処理回路からアクセスする入出力インターフェース回路構成を構築する再構成可能集積回路を備えた情報処理装置。
【請求項２】
各様の入出力インターフェース回路構成情報を備えた周辺機器に接続可能な共通コネクタを有し、複数の周辺機器から該共通コネクタを介して入出力される各様の通信データに、情報処理装置内のデータ処理回路からアクセスする入出力インターフェース回路構成を構築する再構成可能集積回路を備えた情報処理装置を使用して、前記周辺機器から前記情報処理装置内のデータ処理回路からアクセスするための入出力インターフェース回路構成を使用される周辺機器毎に前記再構成可能集積回路に再構築することを特徴とする情報処理方法。
【請求項３】
各様の入出力インターフェース回路構成情報を備えた周辺機器と、該周辺機器に接続可能な共通コネクタを有し、複数の周辺機器から該共通コネクタを介して入出力される各様の通信データに、情報処理装置内のデータ処理回路からアクセスする入出力インターフェース回路構成を構築する再構成可能集積回路を備えた情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、特に、周辺機器（機器）との接続する構成および情報処理方法に関する。
【背景技術】
【０００２】
現在、情報処理装置の入出力インターフェースには、ＲＳ−２３２Ｃ，ＰＳ／２，ＵＳＢ，Ｅｔｈｅｒｎｅｔ（登録商標）などさまざまなものがある。これらの主な入出力インターフェースは、コンピュータ・メーカ、或いは標準化団体の先導により作られた、“標準規格”であり、コンピュータ・メーカやその周辺機器を開発しているメーカは、この“標準規格”に準じて製品開発を行っている。このように、入出力インターフェースが統一されているために、コンピュータやその周辺機器は、メーカ毎に内部の回路構成が異なっていても、相互に接続が可能となっている。
【０００３】
しかし一方で、この“標準規格”はさまざまな利用を考慮して、余裕を持った仕様となっているため、各周辺機器に最適な仕様となっていないことが多い。ある周辺機器にはオーバ・スペックであっても、“標準規格”に合わせるために余計な構造や部品が必要となり、結果として周辺機器のサイズ，消費電力，コストなどを上げてしまう。また、“標準規格”に合わせて周辺機器の開発を行うことは、メーカの開発期間，開発費用なども余計に費やすことになる。これは主に、“標準規格”で用いられるプロトコル（通信規約・方式）が汎用性を高めるために煩雑であることが原因であるが、これは周辺機器の処理性能自体を低下させる危険性もある。
【０００４】
現在、コンピュータと各周辺機器は共に、標準規格の入出力インターフェースを実現するため、その内部に専用集積回路を持っている。このため、コンピュータと周辺機器間を結ぶケーブル中は標準規格に準じた信号が流れ、これにより同一規格であれば周辺機器のメーカ，種類が異なっても、相互に接続が可能となっている。
【０００５】
特許文献１は、ボードコンピュータの例ではあるが、再構成可能集積回路の１つであるＦＰＧＡを使用しており、この文献には、データ処理回路の１つであるＭＰＵが実装されたＭＰＵボードとメモリや入出力装置が実装されたシステムボードとを、上記ＭＰＵボードと上記システムボードが各々備える入出力インターフェースにより接続してシステムを構成するボードコンピュータシステムにおいて、上記システムボードは、上記ＭＰＵから上記システムボードへアクセスするための接続回路構成を設定により変更可能なＦＰＧＡと、このＦＰＧＡを設定するためのＦＰＧＡの回路構成情報を上記ＦＰＧＡへ転送するコンフィギュレーション・ポートとを備え、上記ＭＰＵボードは、上記ＦＰＧＡの回路構成情報を格納するプログラム用メモリを備え、上記ＭＰＵボードと上記システムボードを接続した際に、上記プログラム用メモリから上記ＦＰＧＡの回路構成情報を上記ＦＰＧＡのコンフィギュレーション・ポートを介し上記ＦＰＧＡへ転送して上記ＦＰＧＡの設定を行い上記ＭＰＵから上記システムボード上のメモリや入出力装置にアクセスするボードコンピュータシステムが記載されている。
【０００６】
また、特許文献２にはコンピュータと拡張入出力ボードとの間の拡張入出力インターフェースであって、該拡張入出力インターフェースは、該ボードをコンピュータに接続するための入出力インターフェース回路情報を格納する記憶手段と、該ボードに接続される周辺装置を制御する回路とを前記拡張入出力ボードに備え、且つ、前記記憶手段に格納された情報を読み出して送信する回路情報入力手段と、該回路情報入力手段から送信された情報に応じて内部の論理回路を構成するプログラマブルロジックデバイスとを前記コンピュータに備える拡張入出力インターフェースが記載されている。
【０００７】
【特許文献１】特開平1１−１１９９７１号
【特許文献２】特開平９−２５９０６８号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年、ＦＰＧＡなどの再構成可能集積回路を用いて実現される、リコンフィギャラブル・コンピューティングの研究が盛んに行われている。しかし、その研究対象の中心は演算プロセッサであり、周辺のＩ／Ｏに再構成性を応用する研究は、ほとんど行われていない。演算プロセッサに再構成性を取り入れることは、実装面から見れば、不変のワイヤード・ロジック演算回路を書換え可能なルックアップ・テーブルなどに置き換えるもので、これは柔軟性を得る代わりに、速度，実装面積，消費電力などを犠牲にしている。つまり、処理内容が不変であるならば、ワイヤード・ロジック演算回路で構成された、ＡＳＩＣやカスタムＬＳＩなどのフォト・マスクベースの専用プロセッサが最高の性能を実現できるということである。しかし、処理内容が
１．頻繁に（月単位〜ミリ秒オーダーで）、かつ、
２．大きく（数十以上のパラメータ〜アプリケーション単位で）
変わる場合は、ＦＰＧＡなどの再構成可能集積回路で構成されたプロセッサの方が、速度，実装面積，消費電力などの各面において、高性能となる場合がある。さらに１．２．の程度によっては、ＡＳＩＣなどではそもそも実現が困難となり、そのようなアプリケーションを再構成可能集積回路によって実現しようとする試みが、現在のリコンフィギャラブル・コンピューティングの主たるところである。しかし、一方で、柔軟性という面から見ると、従来のノイマン型アーキテクチャの逐次処理型プロセッサは最も柔軟性に富んでいると言え、またその処理速度も、今日の半導体製造技術発展の速さから、多くのアプリケーションにおいて十分な性能を発揮している。このため、リコンフィギャラブル・コンピューティングは、このノイマン型アーキテクチャとワイヤード・ロジックの狭間で、その性能を活かせるアプリケーションを模索している段階である。
【０００９】
ところが、リコンフィギャラブルの概念を、演算回路ではなく周辺の入出力インターフェースに向けると全く異なった利点が見えてくる。入出力インターフェースに再構成性を取り入れることで得られる利点は大きく次のようになる。
【００１０】
１．非標準的な独自プロトコルの利用（適用）を可能にする。
２．新方式・新アプリケーションへの対応性の向上
３．回路実装面積の縮小
４．消費電力の低減
５．低コスト化
従って、各メーカが、各製品毎に異なる要求性能に合った独自のプロトコルを使いながら、メーカを問わず相互接続可能な入出力インターフェースが実現できれば、より短期間、かつ低価格で製品開発が可能となるばかりか、より小型，省電力で高性能な製品の実現が可能となるはずである。そこで、本発明は、現在市販されている一般的なＦＰＧＡなどの再構成可能集積回路を用いて、高い互換性が要求される入出力インターフェース上で独自プロトコルの利用を可能にする、情報処理装置および情報処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
メタ・Ｉ／Ｏインターフェースと命名し新しく提案する入出力インターフェースは、再構成可能なＬＳＩを使用することにより、設計者とユーザに対し、フレキシブルな入出力インターフェースを提供する。
【００１２】
通常の入出力インターフェースにおいては、周辺機器とパソコンおよびその他のディジタル機器内の主基板間の入出力インターフェースは、それぞれ独立した固有のコネクタと入出力インターフェース回路を必要としている。そのために、主基板は、入出力インターフェースと、問題なく機能を発揮するために、全てのコネクタと全ての入出力インターフェース回路を持つ必要がある。その結果として、周辺機器の設計者は、主基板にあらかじめ搭載されている入出力インターフェースを使用するしか選択の余地が無い。
【００１３】
本発明のメタ・Ｉ／Ｏインターフェースにおいては、それぞれの入出力インターフェースの固有な入出力インターフェース回路は、共通コネクタと、共通の再構成可能集積回路の中で供給される。再構成可能集積回路を使用することでいかなる入出力インターフェースへも対応できる。そして、各装置のサイズ，消費電力，コストなど全てが同時に節減できる。
【００１４】
再構成可能集積回路にロードされる入出力インターフェース回路の回路構成情報は、周辺機器の不揮発性メモリ（ＲＯＭ）に保持される。そして、周辺機器が主基板に接続されると、その回路構成情報は自動的にロードされる。このデータ搭載方式により、ユーザは、個々の入出力インターフェース回路を意識しなくて良いことになる。
【００１５】
本発明が提案する入出力インターフェースは、上述のように、いかなる入出力インターフェースへも対応し採用できるものである。すなわち、これが、我々がメタ・Ｉ／Ｏインターフェースと命名した理由である。そして、我々は、周辺機器が主基板の要求する自己の入出力インターフェース回路の構成情報を持っているがゆえに、この周辺機器をSelf-Informational Device（ＳＩＤ）と呼ぶことにした。
【００１６】
ＵＳＢは、共通コネクタを使用して異なる複数の周辺機器に対応するという点において、似たような構成となっている。しかし、メタ・Ｉ／ＯインターフェースとＵＳＢ間での根本的な違いは、ＵＳＢと異なりメタ・Ｉ／Ｏインターフェースは、ハードウェアの制約をほとんど受けないことである。
【００１７】
ＵＳＢにおいては、設計者は、接続方式，電気的仕様，プロトコルそしてソフトとハードウェア間の入出力インターフェースなどの、ハードウェアの制約を考慮しなくてはならない。
【００１８】
一方、メタ・Ｉ／Ｏインターフェースにおいては、コネクタ形状などの物理的な接続方式と電気的仕様を除き、ソフトウェアのように、ハードウェアがプログラマブルになっているのである。したがって、設計者は、自分たち独自のプロトコルやソフト／ハード間の入出力インターフェースを採用することが可能となる。
【００１９】
ＳＩＤと主基板間の関係を示すと、再構成可能集積回路のＩ／Ｏポートは、共通コネクタにダイレクトにつながれている。そして、再構成可能集積回路内に回路構成情報をロードするために使用されるコンフィギュレーション・ポートもまた共通コネクタに接続されている。一旦、ＳＩＤが共通コネクタ経由で主基板へ接続されると、その機器のＲＯＭ内に保管されていた回路構成情報は、最初に、入出力インターフェース回路を構築するため、再構成可能集積回路へロードされる。この方式により、主基板がなんら追加の情報機器を必要とせず、その機器は機能的、かつ自律的に主基板へ接続されることになる。その結果として、機器メーカは、ＲＯＭ中に新機器情報を保管するのみで、主基板の細かな仕様を意識する必要が無い。
【００２０】
この様に、メタ・Ｉ／Ｏインターフェースは、入出力の違いによって煩わされることなく、新入出力インターフェース技術を活性化，スピードアップ化させることが出来るのである。そして、メタ・Ｉ／Ｏインターフェースにおいては、改定もデバックも容易に行うことが出来る。さらに、ＳＩＤにたった一つのＲＯＭを置くのみでよいということは、ＳＩＤのコストをきわめて削減できるのである。
【００２１】
本発明は、具体的には、各様の入出力インターフェース回路構成情報を備えた周辺機器に接続可能な共通コネクタを有し、複数の周辺機器から該共通コネクタを介して入出力される各様の通信データに、情報処理装置内のデータ処理回路からアクセスする入出力インターフェース回路構成を構築する再構成可能集積回路を備えた情報処理装置を提供する。
【００２２】
また、本発明は、各様の入出力インターフェース回路構成情報を備えた周辺機器に接続可能な共通コネクタを有し、複数の周辺機器から該共通コネクタを介して入出力される各様の通信データに、情報処理装置内のデータ処理回路からアクセスする入出力インターフェース回路構成を構築する再構成可能集積回路を備えた情報処理装置を使用して、前記周辺機器から前記情報処理装置内のデータ処理回路からアクセスするための入出力インターフェース回路構成を使用される周辺機器毎に前記再構成可能集積回路に再構築することを特徴とする情報処理方法を提供する。
【発明の効果】
【００２３】
本発明によれば、各メーカが、製品毎に異なる要求性能に最適な独自のプロトコルを使いながら、メーカを問わず相互接続可能な入出力インターフェースが実現で、より短期間、かつ低価格で製品開発が可能となるばかりか、より小型，省電力で高性能な製品の実現が可能となる。また、現在市販されている一般的なＦＰＧＡなどの再構成可能集積回路を用いて、高い互換性が要求される入出力インターフェース上で独自プロトコルの利用を可能にする、リコンフィギャラブル（再構成可能）な入出力インターフェースを提案し得る。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を実施するための最良の形態を実施例によって説明する。
【実施例１】
【００２５】
以下、本発明の実施例を図面に基づいて説明する。
図１は、本発明の実施例の概略を示す構成図である。
図１において、周辺機器１（ＳＩＤ）は、ＰＣ（パーソナルコンピュータ）２に伝送線１７，共通コネクタ１（マスタ）３（以下、共通コネクタという。）を介してＦＰＧＡなどの再構成可能集積回路４に接続される。共通コネクタ３と再構成可能集積回路４のコンフィギュレーション・ポート６とは、コンフィギュレーション・データライン８を介して結ばれている。
【００２６】
ＰＣ２は、共通コネクタ３以外にも共通コネクタ（スレイブ）１１，１２を持つことができ、これらも、再構成可能集積回路４に接続される。
【００２７】
また、再構成可能集積回路４を複数個設けることで、さらに同時利用可能な入出力インターフェースの種類や、数の増加を図ってもよい。ここでは主に１個の再構成可能集積回路４を設けた例について説明する。
【００２８】
ＰＣ２の情報処理装置（手段）２０は、内部にＭＰＵなどのデータ処理回路１０を有し、データ処理回路１０はＩ／Ｏバス９を介して再構成可能集積回路４に接続される。
【００２９】
周辺機器１には、その機器特有の規格化された入出力インターフェース回路構成情報を不揮発メモリ（ＲＯＭ）１６に備え、周辺機器１がＰＣ２に接続されることによって入出力インターフェースの回路構成情報は伝送線１７を介して共通コネクタ３に伝送され、共通コネクタ３を介して再構成可能集積回路４のコンフィギュレーション・ポート６に入力される。再構成可能集積回路４は、共通コネクタ３を介して入出力される複数の周辺機器の各様の通信データに、情報処理装置２０内のデータ処理回路１０（ＭＰＵなど）からアクセスする入出力インターフェース回路構成を構築することを行う。
【００３０】
再構成可能集積回路は、ディジタル回路の基本要素である論理ゲートやフリップ・フロップなどと、その接続構成を自由にプログラム可能とした集積回路である。このため、フォト・マスクベースの専用集積回路と異なり、演算回路、制御回路、ＭＰＵ、メモリ、各種入出力インターフェース回路などを製品出荷後に、その上に構築できる。
【００３１】
再構成集積回路にはＦＰＧＡ（Field Programmable Gate Array）やＣＰＬＤ（Complex Programmable Logic Device）などがあり、ルックアップ・テーブルとよばれるメモリをベースとした構成のものや、実際に多数のゲートが実装されていて、そのいずれを使用するかを選択するものなど、さまざまな構成のものがある。
【００３２】
図７にコンピュータと周辺機器との接続を例にした、従来方式と、提案するリコンフィギャラブル入出力インターフェースの実装形態を示す。図７（ａ）に示すように、現在、
コンピュータと各周辺機器は、標準規格の入出力インターフェースを実現するため、その内部に共に専用集積回路３１，３１Ａ及び３２，３２Ａを持っている。このため、コンピュータと周辺機器間を結ぶケーブル１７，１７Ａ中は標準規格に準じた信号が流れ、これにより同一規格であれば周辺機器のメーカ、種類が異なっても、相互に接続が可能となっている。一方、本実施例手法では図７(ｂ)に示すように、入出力インターフェースである境界を移行させ、周辺機器側は入出力インターフェース回路を極力持たず、コンピュータ側に内蔵された再構成可能集積回路４，４Ａに、各周辺機器に応じて最適な入出力インターフェース回路を実装する。コンピュータ側の入出力インターフェースを再構成可能集積回路によって実現することで、同一のハードウェア・リソースを用いて、さまざまな入出力インターフェースを実現することが可能となる。これは、単にあるときはＲＳ−２３２Ｃインターフェースを、あるときはＰＳ／２インターフェースを再構成可能集積回路上に実現して対応するというものではなく、周辺機器の内部で処理する必要のあったものを、コンピュータ側で処理することを可能にするものであり、コンピュータと周辺機器の入出力インターフェース（境界）をどこにするかを、状況に応じて自由に選択可能にする。
【００３３】
図２は、メタ・Ｉ／Ｏインターフェースの主要図を示し、構成１は通常例を示し、構成２は本実施例を示す。
【００３４】
図２は構成１と２からなり、構成１が通常例の構成で、これを構成２のように再構成するものであることを示している。構成１，２とも処理１〜４の４つの処理を左から順に処理していくと仮定する。各処理間にはそれぞれ次の処理へ通信データを伝えるための通信規約（プロトコル）が存在する。処理１−２間のプロトコルをプロトコルＡ、処理２−３間のプロトコルをプロトコルＢ、処理３−４間のプロトコルをプロトコルＣとしている。これらのプロトコルＡ〜Ｃは、全く異なったものであることがほとんどである。そして、この処理１〜４が１つの情報処理装置内で行われるのではなく、２つ以上（複数）の装置にわかれて行われる場合、それらの装置の境界（入出力インターフェース）はいずれかの処理間となり、その入出力インターフェースには該当のプロトコルが用いられることになる。図２は装置１と装置２の２つの装置に処理が分断された場合を現しており、構成１は装置１側で処理１と２を、装置２側で処理３と４を処理する場合を示している。従って構成１の装置間入出力インターフェースは処理２と３の間となり、プロトコルはプロトコルＢとなる。
【００３５】
構成２は装置間の入出力インターフェースを処理２と３の間から、処理１と２の間へ変更したものである。この変更により、入出力インターフェースのプロトコルもプロトコルＢからＡへ変更される。このよう装置間の入出力インターフェースを変更することで得られる利点は、各装置のサイズ，消費電力，コストを小さくできることにある。構成２は装置１にこの利点を適用するもので、構成１よりも構成２の方が、装置１のサイズ，消費電力，コストを同時に小さくできる。
【００３６】
装置１と２がともに同一メーカが開発・製造する場合には適切な入出力インターフェースの位置を選択することが可能であるが、特に情報処理装置とその周辺機器との関係において（ＰＣ−周辺機器間の入出力インターフェースにおいて）多くの場合、各装置は異なる複数のメーカが開発・製造している。そして、各装置内での処理方式はさまざまである上に、互いに非公開であるにも関わらず、あらゆるメーカのものと相互接続可能である必要がある。そこで各メーカは主要な入出力インターフェースを（プロトコル以外にも、信号の電気的特性，コネクタの形状や配線などを含めて）標準規格化することで、この相互接続を可能にしている。入出力インターフェースが標準規格化されていれば、各メーカは他社の装置内での処理方式に関わらず、標準規格に準拠した入出力インターフェースを搭載していれば、相互に接続が可能となる。
【００３７】
しかし、入出力インターフェースの標準規格化は容易ではなく、今日のように次々と新しい技術が開発される中で、それぞれの処理間毎に標準規格化することは困難である。図２において、プロトコルＢは標準規格であるが、プロトコルＡ，Ｃは各メーカ独自のもので、標準規格ではない場合を想定する。このような場合、構成１のように標準規格化された入出力インターフェースで装置１と２を分ければ相互接続が問題なく行えるが、構成２のように標準規格でない入出力インターフェースでは、互いの処理方式を「製品毎に個別に」考慮（コネクタ形状や配線，信号の電気的特性はもちろん、回路レベルで互いの処理方式を公開し、各回路設計に反映）しない限り接続できない。
【００３８】
そこで本発明は再構成可能集積回路を用いて、前述のように装置のサイズ，消費電力，コストを小さくする目的で、「標準規格化されていない入出力インターフェースを用いた場合」にも各メーカ（特に周辺機器メーカ）が「独自のプロトコルをそのまま用いた」相互接続可能な入出力インターフェースを実現する。これにより、プロトコルにおける標準規格化を不要（コネクタ形状や配線，電気的特性は規格化する必要がある）とし、従来より小型，省電力，低コストな製品の実現を可能とする。
【００３９】
図３，図４に図２の実装例として、装置１の例であるキーボード入力装置２１と装置２の例である情報処理装置２０（パソコンの本体側などの情報処理装置）間の入出力インターフェースと各装置の回路構成を示す。図３と図４はそれぞれ図２の構成１と２に対応しており、キーボード入力装置２１の各キースイッチ２２の機構が行う処理を処理１、各キースイッチからの出力される複数の信号を１つの伝送線１７にまとめるため、パラレル／シリアル変換を行う機構（シリアライザ）が行う処理を処理２、情報処理装置２０内部で、キーボード入力装置からシリアル信号として送られてくる通信データを、受信バッファ２５に蓄えておく処理を処理３、情報処理装置内部のデータ処理回路１０（ＭＰＵなど）が受信バッファ２５からデータを読み出す処理を処理４としている。そして、図３では処理２と処理３の間が装置間の境界２６となっており、処理１と２がキーボード入力装置２１に内蔵された機構、処理３と４が情報処理装置２０に内蔵された機構となっている。これは現在一般的に利用されている情報処理装置のキーボード・インターフェースである、ＰＳ／２インターフェースやＵＳＢインターフェースよりもさらに簡単な構成である、各キースイッチの状態を示すデータの「パラレル／シリアル変換を行うことで入出力インターフェースの配線数を減らす機構」のみを示したものである。
【００４０】
動作はまず、処理１においてキースイッチ２２が押されると、そのキースイッチ２２の端子の信号レベル（電圧値）が変化する。処理２において、この信号レベルの変化をある閾値をもって検出し、ディジタル信号として、各キースイッチ２２の状態を制御回路２７によりマルチプレクサ（ＭＵＸ）２３を通じて、順に受信バッファ２４に蓄えて行く。そして蓄えられたデータは、処理３において、バッファ２５に順次シリアル転送される。このときバッファ２４へ制御回路２８より同期信号が送られ、転送が正しく行われるように読み出しが制御される（ただし、この同期機構を必要としない方式もある）。最後に処理４にて、データ処理回路１０によりバッファ２５に蓄えられたデータが逐次読み出され、オペレーティング・システム及び、各アプリケーション・ソフトウェアにて読み出されたデータが利用される。
【００４１】
以上の動作自体には図３と図４（構成１と２）で差異がない。図３と図４の差異は、その装置間入出力インターフェースがどこであるかということにある。図４では処理２および処理３を再構成可能集積回路４で実現している。図３の場合、装置間入出力インターフェース２６はバッファ２４とバッファ２５の間で、図４の場合は、キースイッチ２２とマルチプレクサ（ＭＵＸ）２３の間にある。このため、図３ではキーボード入力装置側にも図中のように処理２を行うための回路が必要となるが、図４ではキースイッチのみ実装すればよく、キーボード入力装置の小型化，省電力化，低コスト化が可能となる。
【００４２】
図５（構成３）は、図２の構成２からさらに「処理３」が削減可能である場合に、それによって装置２側も小型化，省電力化，低コスト化が可能であることを示した図である。この構成３と図２の構成１（通常例）と比較すると、入出力インターフェースの取り方により、特定の処理が削減可能となることで、装置１と装置２ともに小型化、省電力化、低コスト化が可能である事がわかる。図６は、図４と同様に、図５（構成３）におけるキーボード入力装置と情報処理装置への実施例を示した図である。パラレル／シリアル変換機構の一部が不要となったことで、装置２（情報処理装置２０）側の回路が縮小される。動作は処理２まで図３、図４（構成１、構成２）と同様で、処理３がなく処理４で直接データ処理回路１０がバッファ２４からデータを読み出している点が異なる。図３（構成２）において、処理２−３間と処理３−４間のプロトコルであるプロトコルＢとＣが非常に似ていることから、このように処理３を省くことが可能となる。
【００４３】
以上のように、各様の入出力インターフェース回路構成情報を備えた周辺機器に接続可能な共通コネクタ３を有し、複数の周辺機器１から該共通コネクタ３を介して入出力される各様の通信データに、情報処理装置内のデータ処理回路１０からアクセスする入出力インターフェース回路構成を構築する再構成可能集積回路４を備えた情報処理装置が構成される。
【００４４】
図７に情報処理装置２０と周辺機器１への実装形態を示す。図７（ａ）側が本発明を適用していない、従来の実装形態（通常例）で、図７（ｂ）が本発明を適用することで周辺機器内の回路が縮小（削減）されていることを示している。これは、前述の構成１，２にそれぞれ対応している。本発明を適用した際に、周辺機器内の回路が縮小（削減）できるのは、実際には構成２の処理２を装置２側（情報処理装置２０側）へ移したためである。これは構成３の処理３のように、処理そのものを削減したわけではない。この「処理の移動」を可能にするのも、情報処理装置側の処理回路を再構成可能集積回路で実現していることによる。
【００４５】
なお、図７では従来形態，本発明適用後共に、情報処理装置２０に対し、キーボード入力装置２１などの周辺機器１とディスプレイ出力装置等の周辺機器１Ａが接続された例を示している。従来形態では周辺機器１，１Ａと情報処理装置２０共に専用の入出力インターフェース回路３１，３１Ａおよび３２，３２Ａが必要であったのに対し、本発明の実装形態では周辺機器側の入出力インターフェース回路が縮小、または削減され、また情報処理装置側は入出力インターフェース回路を専用集積回路ではなく、再構成可能集積回路に実装している。なお、図７（ｂ）では２つの再構成可能集積回路４、４Ａを採用する例を示す。
【００４６】
図８は、一方の入出力インターフェース回路を再構成可能集積回路４に実装することで、共有できることを示した図である。図８（ａ）が従来の実装形態を、図８（ｂ）が本発明の実装形態を示している。従来形態では、ある装置Ａに装置Ｂ，Ｃ，Ｄを接続する場合、図８（ａ）のように装置Ａに接続する各装置Ｂ〜Ｄに適合する各装置専用コネクタ４１と、それぞれの専用の入出力インターフェース回路４２を内蔵する必要がある。
【００４７】
一方、本発明の実装形態（図８（ｂ））では、各装置のコネクタ（形状の他に配線の配置や電気的特性なども含む）を共通コネクタ３として統一すれば、１つの再構成可能集積回路４でプロトコルの異なる装置Ｂ〜Ｄ全てに対応できる。これにより、装置Ａを小型化、省電力化、低コスト化できる。さらに、再構成可能集積回路４は装置Ａが製品として出荷されたあとに再構成することができるので、新たなプロトコルをもつ、未知の装置にも対応可能となる。
【００４８】
ここで、本発明の実装形態において、装置Ａ側の入出力インターフェース回路が再構成可能集積回路に実装されているという点を除くと、一般に知られているＵＳＢインターフェースなどに類似しているように思える。ＵＳＢインターフェース等のように、「１つの共有コネクタを用いて、さまざまな周辺機器と接続可能な入出力インターフェース」との差異を示したのが図９である。
【００４９】
図９では、左側がＵＳＢインターフェースにおけるハードウェアとその上位ソフトウェア（ドライバ・ソフトウェアなどのハードウェアを制御するためのプログラム）との関係を、右側が本発明におけるハードウェアと上位ソフトウェアとの関係を示している。ＵＳＢインターフェースなどでは、上位ソフトウェアは書き換え可能であるが、ハードウェアが用いるプロトコルはＵＳＢという標準規格（ＵＳＢ１.０，２．０など）の中で定められており、変更不可能である。一方、本発明では図の右側に示すように、プロトコルまでも再構成可能集積回路を書き換えることによって変更可能である。ただし、ハードウェア全てをソフトウェアのように変更するわけではなく、コネクタの形状やその電気的特性（伝送線に流せる最大電流や周波数特性など）は変更を要せず、標準規格化のものを採用すれば足りる。
【００５０】
以上のように、各様の入出力インターフェース回路構成情報を備えた周辺機器１に接続可能な共通コネクタ３を有し、複数の周辺機器１から該共通コネクタを介して入出力される各様の通信データに、情報処理装置内のデータ処理回路からアクセスする入出力インターフェース回路構成を構築する再構成可能集積回路４を備えた情報処理装置を使用して、前記周辺機器から前記情報処理装置内のデータ処理回路からアクセスするための入出力インターフェース回路構成を使用される周辺機器毎に前記再構成可能集積回路に再構築することを特徴とする情報処理方法が構成される。
【００５１】
以上説明したように、本実施例では、周辺機器側は入出力インターフェース回路を極力持たず、情報処理装置側に内蔵された再構成可能集積回路に、各周辺機器に応じて最適な入出力インターフェース回路を実装する。情報処理装置側の入出力インターフェースを再構成可能集積回路によって実現することで、同一のハードウェア・リソースを用いて、さまざまな入出力インターフェースを実現することが可能となる。これは、単にあるときはＲＳ−２３２Ｃインターフェースを、あるときはＰＳ／２インターフェースを再構成可能集積回路上に実現して対応するというものではなく、周辺機器の内部で処理する必要のあったものを、情報処理装置側で処理することを可能にするものであり、情報処理装置と周辺機器の入出力インターフェース（境界）をどこにするかを、状況に応じて自由に選択可能にするものである。この境界の適切な位置は周辺機器により細かく異なるため、これを可動とすることによって、周辺機器のサイズ、消費電力、コストをより小さくすることができ、より多様な形態の製品が実現可能となる。
【００５２】
また開発においても、標準規格という制約から開放されることにより、各周辺機器メーカは機器毎に独自のプロトコルを利用可能となる。一方、コンピュータ・メーカは従来のように多種の入出力インターフェース用チップを実装する必要がなく、一つの再構成可能集積回路を実装するだけで済む。さらにその再構成可能集積回路の内部回路設計は各周辺機器メーカによって行われるため、コンピュータ・メーカはその内部設計について検証する必要がない。このことは互いの開発コストの低減につながる。また、周辺機器の入出力インターフェース回路が可能な限り再構成可能集積回路に実装され、再構成可能な部分が増えることで、製品出荷後のディバグが容易となるばかりでなく、新たな入出力インターフェース方式やアプリケーションへの対応を即時行うことが可能となる。
【００５３】
図１０，図１１に再構成可能集積回路４の内部回路が書き換わることで、全く異なった入出力インターフェースを実現する方法について、図１のより具体的な図を示す。図１０は周辺機器１としてキーボード入力装置２１を接続した例で、共有コネクタ３にキーボードが接続されると、ＰＣ等の情報処理装置２０に内蔵された再構成可能集積回路４は、キーボードに内蔵されたＲＯＭ１６から構築する入出力インターフェースの回路構成情報をダウンロードし、データバッファ５１，キーコードデコーダ５２，キーコードバッファ５３，数ＫＨｚ帯出力分周回路５４，発振器５５および同期回路５６を図に示すように構成したキーボード・コントローラとなる。一方、図１１はディジタル・ディスプレイ出力装置６１を接続した例で、この場合、同様にディスプレイ装置６１に内蔵されたＲＯＭ１６から共有コネクタ３を通じ、情報処理装置２０側の再構成可能集積回路４に対して専用の入出力インターフェース回路構成情報が伝送され、情報処理装置２０の内部に、自動的に、図に示すようにＶＲＡＭ６２，アドレスカウンタ６３，垂直信号発生器６４，水平同期信号発生器６５，数ＭＨｚ帯出力分周回路６６および発振器５５からなるディジタル・ディスプレイ・コントローラが構成され、ディスプレイの利用が可能となる。このようにして、本実施例では、各周辺機器1にその周辺機器自身の処理回路情報を持つＲＯＭ１６を内蔵し、その接続先である情報処理装置２０内部に再構成可能集積回路４を持つことで、ユーザに意識させることなく（再構成する回路情報をユーザが選択する必要がない）、同一の共通コネクタ３、同一の再構成可能集積回路４で、さまざまな入出力インターフェースの異なる周辺機器1の利用を可能とする。この仕組みにより、ＰＣメーカ、周辺機器メーカは互いの仕様を決定していなくても（標準規格を作らなくても）自由な入出力インターフェースによる接続が可能となる。その結果、低コストで、小型、省電力な上、より個々のユーザの用途にあった周辺機器の実現が可能となる。
【００５４】
図１２は、図１０の例から図１１の例に使用される周辺機器１の変更（周辺機器の変更７０）に伴って再構成可能集積回路４の接続回路構成が変更，設定される状況を示す。接続される周辺機器1に応じ、再構成可能集積回路４の接続回路構成は再構成されるが、共通コネクタ３，再構成可能集積回路４および発振器５５などの物理的なハードウェア資源は常に同一のものを使用することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施例の概要構成を示す図。
【図２】本発明の実施例の処理ステップ示す図。
【図３】図２（ａ）に対応するメタ・Ｉ／Ｏインターフェースの例を示す図。
【図４】図２（ｂ）に対応するメタ・Ｉ／Ｏインターフェースの例を示す図。
【図５】他の実施例の処理ステップ示す図。
【図６】図５に対応するメタ・Ｉ／Ｏインターフェースの例を示す図。
【図７】本実施例を従来例と比較する図。
【図８】入出力インターフェース回路の共有化を説明するための図。
【図９】本実施例をＵＳＢと比較する図。
【図１０】再構成可能集積回路の接続回路構成を再構成する例を示す図。
【図１１】再構成可能集積回路の接続回路構成を再構成する例を示す図。
【図１２】図１０の例から図１１に示す例に再構成に変更，設定した例を示す図。
【符号の説明】
【００５６】
１…周辺機器（装置）、２…情報処理装置（ＰＣ）、３…共通コネクタ１（マスタ）、４…再構成可能集積回路、６…コンフィギュレーション・ポート、７…Ｉ／Ｏデータライン、８…コンフィギュレーション・データライン、９…Ｉ／Ｏバス、１０…データ処理回路、１１，１２…共通コネクタ２，３（スレイブ）、１６…不揮発性メモリ（ＲＯＭ）、１７…伝送線、２０…情報処理装置（手段）、２１…キーボード入力装置。
【図１】
2006039759.tif 000003
【図２】
2006039759.tif 000004
【図３】
2006039759.tif 000005
【図４】
2006039759.tif 000006
【図５】
2006039759.tif 000007
【図６】
2006039759.tif 000008
【図７】
2006039759.tif 000009
【図８】
2006039759.tif 000010
【図９】
2006039759.tif 000011
【図１０】
2006039759.tif 000012
【図１１】
2006039759.tif 000013
【図１２】
2006039759.tif 000014