(57)【要約】【課題】簡単な構造でチップ間の信号伝達に利用でき、パルス信号の伝達を確実に行える信号伝達方法を提供する。【解決手段】パルス電圧を送信側インダクタ３に印加して、第１信号を発信させる。受信側インダクタ７が第１信号を受信して電磁誘導により受信信号を出力し、この受信信号に所定の電圧を加えてレベルシフト信号とする。さらにレベルシフト信号により、ＮＭＯＳＦＥＴ２８を駆動させ、ＮＭＯＳＦＥＴ２８のドレイン電極から充電されていた電荷が放出されてドレイン電極の電位が０Ｖへ遷移する遷移信号を第２信号として出力する。こうしてクロック無しで無線信号伝達を行う。【選択図】  図４
2006324525.tif 000002
【特許請求の範囲】
【請求項１】
第１インダクタ素子が発信した第１信号を第２インダクタ素子が受信して第２信号として出力する信号伝達方法であって、
パルス電圧を第１インダクタ素子に印加するステップと、
前記第１インダクタ素子が第１信号を発信するステップと、
前記第２インダクタ素子が前記第１信号を受信して電磁誘導により受信信号を出力するステップと、
前記受信信号に所定の電圧を加えてレベルシフト信号とするステップと、
前記レベルシフト信号により、前記所定の電圧を閾電圧とする第１スイッチング素子を駆動するステップと、
前記第１スイッチング素子の駆動により当該第１スイッチング素子に充電されていた電荷が放出されて電位が０Ｖへ遷移する遷移信号を前記第２信号として出力するステップと
を含む、信号伝達方法。
【請求項２】
前記第１インダクタ素子と前記第２インダクタ素子とは実質的に同じインダクタンスおよび自己共振周波数を有している、請求項１に記載の信号伝達方法。
【請求項３】
前記パルス電圧のパルス幅Ｔは、前記第１インダクタ素子および第２インダクタ素子の自己共振周波数をｆとしたとき、１／（４ｆ）≦Ｔ≦３／（４ｆ）で表される、請求項２に記載の信号伝達方法。
【請求項４】
前記出力ステップは、前記遷移信号を所定時間遅延させるサブステップを含み、
さらに、
前記所定時間遅延させた遷移信号により第２スイッチング素子を駆動するステップと、
前記第２スイッチング素子の駆動により、前記第１スイッチング素子への充電を行うステップと
含む、請求項１から３の何れか一つに記載の信号伝達方法。
【請求項５】
前記遷移信号により第３スイッチング素子が駆動して、前記第２インダクタ素子を短絡させるステップをさらに含む、請求項１から４の何れか一つに記載の信号伝達方法。
【請求項６】
前記第１スイッチング素子にはリーク電流補償回路が接続されており、
前記リーク電流補償回路は、前記第１スイッチング素子において当該第１スイッチング素子の非駆動時のリークにより電圧が低下することを防止する、請求項１から５の何れか一つに記載の信号伝達方法。
【請求項７】
入力した第１ＮＲＺ信号をパルス信号に変換して前記第１インダクタ素子により発信し、前記第２インダクタ素子が受信して出力する前記第２信号を第２ＮＲＺ信号に変換して出力する請求項１から６の何れか一つに記載の信号伝達方法であって、
前記パルス電圧印加ステップの前に、前記第１ＮＲＺ信号の立ち上がり信号を受けた時は第１のパルス電圧を発生させ、立ち下がり信号を受けたときは第２のパルス電圧を発生させるステップと、
前記第１のパルス電圧に対応する前記第２信号が出力されたときは０以外の所定電圧の出力に変換し、前記第２のパルス電圧に対応する前記第２信号が出力されたときは出力を０に変換して前記第２ＮＲＺ信号を出力するステップと
をさらに含む、信号伝達方法。
【請求項８】
前記第１のパルス電圧は連続した２つのパルス電圧であり、前記第２のパルス電圧は単独のパルスである、請求項７に記載の信号伝達方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝達方法に関し、特に２つのインダクタ素子を用いて信号を伝達させる信号伝達方法に関するものである。
【背景技術】
【０００２】
半導体集積回路は、一般に微細化・高集積化が進むにつれ次々と周辺の回路をＩＣチップ内に取り込み、ＩＣチップ自体が高性能化していく傾向にある。さらに、小型化や高速化の要求から、総合的なシステムを一つのパッケージに集約することが要求されている。この要求に応える一つの方法として、一つのＩＣチップ上に総合的なシステムをすべて作り込むという方法が考えられる。
【０００３】
しかし、大規模なＩＣによって総合的なシステムを構築して一つの半導体チップにそのシステムを作り込んだ場合には、半導体装置の製造工程における前工程において歩留りが大幅に低下してしまう。従って、経済的な観点からこのような半導体チップを実現することが困難である。そこで、総合的なシステムを小型のパッケージ内に納める別の方法として、マルチ・チップ・モジュール（ＭＣＭ）技術や、ＩＣの三次元化技術等が考えられている（例えば、特許文献１，２）。
【特許文献１】特開平６−２９１２５０号公報
【特許文献２】特開平１１−３３０３５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載されているようなチップ積層化による三次元ＩＣの製造方法では、チップ間接続電極用のパッドを形成した複数のＩＣチップを重ね合わせて、ＩＣチップ間をチップ間接続電極により接続するため、実装の際にチップ間の精度の高い位置合わせとアスペクト比の大きいチップの両面を貫通する電極形成技術が必要である。さらに、チップ間接続電極形成のため、チップ間隔を広げることができず、内部チップの放熱が困難である。また、特許文献２に記載されている技術では、複数のチップの側面を接着剤で貼り合わせて、チップ同士の電気的接続はワイヤボンディングにより行っているが、この技術を用いてＭＣＭを作成する際にはチップ上の素子や接続端子の配置に大きな制約が課せられ、様々なＭＣＭを自由に作成することはできない。
【０００５】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、簡単な構造でチップ間の信号伝達に利用でき、パルス信号の伝達を確実に行える信号伝達方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の信号伝達方法は、第１インダクタ素子が発信した第１信号を第２インダクタ素子が受信して第２信号として出力する信号伝達方法であって、パルス電圧を第１インダクタ素子に印加するステップと、前記第１インダクタ素子が第１信号を発信するステップと、前記第２インダクタ素子が前記第１信号を受信して電磁誘導により受信信号を出力するステップと、前記受信信号に所定の電圧を加えてレベルシフト信号とするステップと、前記レベルシフト信号により、前記所定の電圧を閾電圧とする第１スイッチング素子を駆動するステップと、前記第１スイッチング素子の駆動により当該第１スイッチング素子に充電されていた電荷が放出されて電位が０Ｖへ遷移する遷移信号を前記第２信号として出力するステップとを含む。このように信号伝達を行うことで、第１信号が無線伝達によって一定の遅延時間の後第２信号として出力される。
【０００７】
前記第１インダクタ素子と前記第２インダクタ素子とは実質的に同じインダクタンスおよび自己共振周波数を有していることが好ましい。
【０００８】
前記パルス電圧のパルス幅Ｔは、前記第１インダクタ素子および第２インダクタ素子の自己共振周波数をｆとしたとき、１／（４ｆ）≦Ｔ≦３／（４ｆ）で表されることが好ましい。
【０００９】
ある好適な実施形態において、前記出力ステップは、前記遷移信号を所定時間遅延させるサブステップを含み、さらに、前記所定時間遅延させた遷移信号により第２スイッチング素子を駆動するステップと、前記第２スイッチング素子の駆動により、前記第１スイッチング素子への充電を行うステップと含む。
【００１０】
前記遷移信号により第３スイッチング素子が駆動して、前記第２インダクタ素子を短絡させるステップをさらに含むことが好ましい。
【００１１】
前記第１スイッチング素子にはリーク電流補償回路が接続されており、前記リーク電流補償回路は、前記第１スイッチング素子において当該第１スイッチング素子の非駆動時のリークにより電圧が低下することを防止することが好ましい。
【００１２】
ある好適な実施形態において、入力した第１ＮＲＺ信号をパルス信号に変換して前記第１インダクタ素子により発信し、前記第２インダクタ素子が受信して出力する前記第２信号を第２ＮＲＺ信号に変換して出力し、前記パルス電圧印加ステップの前に、前記第１ＮＲＺ信号の立ち上がり信号を受けた時は第１のパルス電圧を発生させ、立ち下がり信号を受けたときは第２のパルス電圧を発生させるステップと、前記第１のパルス電圧に対応する前記第２信号が出力されたときは０以外の所定電圧の出力に変換し、前記第２のパルス電圧に対応する前記第２信号が出力されたときは出力を０に変換して前記第２ＮＲＺ信号を出力するステップとをさらに含む。
【００１３】
前記第１のパルス電圧は連続した２つのパルス電圧であり、前記第２のパルス電圧は単独のパルスであることが好ましい。
【発明の効果】
【００１４】
本発明によって、クロックを必要としない極めて簡易な無線接続が実現できる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施形態について説明をする前に、本発明に至った経緯を説明する。
【００１６】
上述のように複数の機能を有する総合的なシステムを一つのパッケージにまとめる手段として、複数のチップを一つのパッケージ内に納めてチップ間は何らかの方法で接続を行うという手段がコスト的な面から有利だと考えられているが、現在考えられている特許文献１、２の方法では大きな課題がある。解決手段の一つとして、チップ間接続電極用のかわりに積層するＩＣチップ上に平面インダクタを形成して、平面インダクタ間の電磁結合によってチップ間に配線接続のための無線信号伝達手法に本願発明者らは思い至った。しかし、インダクタ間の電磁結合による無線接続を行う場合は、信号の確実な伝達のためクロック回路を利用して送信側と受信側とで同期をとるが、この場合クロック回路が新たに必要となってしまう。そこで、クロックを用いない回路を思いつき、本願発明に至った。
【００１７】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
（実施形態１）
図１は本発明の実施形態１に係る信号伝達装置を示す模式図である。上下のＩＣチップ１０１，１０２にそれぞれ、層間無線接続のためのスパイラル・インダクタ１，２が形成されている。また、後述の信号伝達のための回路もＩＣチップ１０１，１０２にそれぞれ形成されている。ここでは、平面インダクタとして、スパイラル・インダクタの例を示すが、他の構造のインダクタを用いてもよい。
【００１８】
本実施形態の信号伝達装置は、半導体チップに電子回路を形成する工程のうち金属配線を形成する工程において、金属配線と同じ金属からなるスパイラル・インダクタ１，２を形成することにより製造される。また、受信回路・送信回路を含む信号伝達装置の回路は、半導体チップに形成される電子回路と同時に形成される。このようにチップ間の信号伝達用の素子（端子）を電子回路形成と同時に形成することができ、従ってスルーホール形成や突起電極形成等の余分な工程を行う必要がなく、製造コストを低く抑えることができる。
【００１９】
次に、図２にスパイラル・インダクタ対１，２を等価回路で表し、等価回路で表された送信側インダクタ（第１インダクタ素子）３をＮＭＯＳＦＥＴ（スイッチング素子）４でスイッチングする回路を示す。スパイラル・インダクタ１，２は同じ材料で同じ形状に設計されて形成されているので設計上は同じインダクタ特性を有しており、製造上での加工のむら・ずれ等を考えると、送信側インダクタ３と受信側インダクタ（第２インダクタ素子）７とは実質的に同じインダクタンスおよび自己共振周波数を有しているということができる。ここでは送信側インダクタ３と受信側インダクタ７との間の結合係数をｋで示す。
【００２０】
ＮＭＯＳＦＥＴ４のゲート電極を図３に示す電圧Ｖｉｎのパルス１１で駆動する場合、送信側インダクタ３に流れる電流（ｉL）５および受信側インダクタ７の出力電圧（Ｖout）６は図３に示す波形１２および１３となる。
【００２１】
ＮＭＯＳＦＥＴ４から送信側インダクタ３に印加される駆動電圧パルス１１の立上り、および立下りによって受信側インダクタ７に励起される出力電圧の信号は、上述の波形１３である。出力電圧波形１３は２つの減衰振動波形１４、１５からなるが、駆動電圧パルス１１の立下りが励起する振動波形１５の方が、立上りが励起する振動波形１４より振幅が大きい。これは、立上り時にはＮＭＯＳＦＥＴ４のＯＮコンダクタンスのため送信側インダクタ３と受信側インダクタ７の特性が異なるためである。即ち立上り時には、ＮＭＯＳＦＥＴ４のＯＮコンダクタンスと送信側インダクタ３のインダクタンスとを合成したものが送信側の全体のインダクタンスとなる。一方、立下り時には、ＮＭＯＳＦＥＴ４は遮断されるため送信側インダクタ３と受信側インダクタ７の特性が等しくなり、インダクタ３，７間の共振現象によって振動波形１５の振幅が大きくなる。
【００２２】
このように、送信側インダクタ３の励起には、励起後にＮＭＯＳＦＥＴ４を遮断状態にすることが重要である。今回は、ＮＭＯＳＦＥＴ４による励起方法で説明したが、他の励起方法でも励起後に送信インダクタ３を開放状態にすることが重要である。つまり、送信インダクタ３に駆動パルスを印加する場合には、ＮＭＯＳＦＥＴ４などのスイッチング素子が送信インダクタ３への電流供給ラインを導通させることで立ち上がり（パルスの発生）、スイッチング素子が電流供給ラインを遮断して開放状態にすることで立ち下がる（パルスの終了）ようにする。このようにすることにより、送信側インダクタ３と受信側インダクタ７の特性が等しくなり、インダクタ３，７間の共振現象によって振動波形１５の振幅が大きくなり、送信側インダクタ３に印加する電圧値が小さくても受信側インダクタ７に大きな振幅の信号が現れる。
【００２３】
上述の受信側インダクタ７の出力電圧波形１３の立ち上がり時と立ち下がり時の関係は、駆動電圧のパルス波形がどのようなものでも一般的に当てはまるものであるが、送信側インダクタ３と受信側インダクタ７との間での信号伝達を確実なものにするためには受信側インダクタ７の出力電圧の振幅をより大きくした方が好ましい。図３の左下のパルス波形から本願発明者らは、出力側の振動波形の振幅を大きくするために、駆動パルスの立上がりで励起される振動波形１４と駆動パルスの立下りで励起される振動波形１５を重ね合わせることを考えついた。すなわち、図３に示すパルス幅の狭い駆動パルス１６で送信側インダクタ３を励起すると、送信側インダクタ７が図３右中に示すパルス状の第１信号を発信する。この第１信号を受信側インダクタ７が受信すると電磁誘導により駆動パルスの立上がりで励起される振動波形１４と駆動パルスの立下りで励起される振動波形１５が重なり、さらに大きな振動波形１７が実現できるのである。
【００２４】
なお、ここではパルス幅の狭い駆動パルス１６のパルス幅Ｔは、Ｔ＝１／（２ｆ）のように、送信側及び受信側インダクタ３，７の自己共振周波数ｆに従って設定している。パルス幅ＴはＴ＝１／（２ｆ）であれば出力電圧波形の振幅が極大になるので非常に好ましいが、厳密に１／（２ｆ）である必要はなく、１／（２ｆ）の±５０％以内、即ち１／（４ｆ）≦Ｔ≦３／（４ｆ）であれば出力側の振動波形の振幅が大きくなる。±２５％以内、即ち３／（８ｆ）≦Ｔ≦５／（８ｆ）であれば実用上十分に振幅が大きくなるので好ましい。
【００２５】
また、消費電力の点からもパルス幅Ｔを１／（４ｆ）から３／（４ｆ）とすることが好ましい。このことを以下に説明する。
【００２６】
図２に示すスパイラル・インダクタ対３，７による結合回路での消費電力は主に、送信側インダクタ３に流れる電流ｉLで決定される。
【００２７】
駆動パルスのパルス幅を制御して出力側の振動波形の振幅を大きくする本実施形態に係る信号伝達装置では、送信側のインダクタ３に流れる電流の最大値を相対的に小さく設定することが可能であり、かつ図３に示すパルス幅の狭い駆動パルス１６によって送信側インダクタ３に電流が流れる時間を短くできるため、図２に示すスパイラル・インダクタ対による結合回路での消費電力を著しく小さくする。つまり、出力側である受信側インダクタ７において所定量の出力電圧（＝電圧振幅）を出力させようとした場合、本実施形態の回路構成にして本実施形態の駆動パルス幅とすれば最も消費電力を少なくすることができるのである。
【００２８】
次に、上記のパルス駆動のインダクタ対による結合回路を基にした、クロックが不要な本実施形態の非同期送受信回路を図４に示す。一般的には、送信信号と受信信号との同期をとるためにはクロックが必要であって、そのために非線形抽出回路やＰＬＬ回路などのクロックリカバリー回路が受信側に形成されるが、本実施形態ではクロック及びクロックリカバリー回路無しで送信側のパルス信号群を、パルス信号間の時間間隔も合わせて受信側で忠実に再現して出力できる。
【００２９】
図４に示す本実施形態の非同期送受信回路では、送信及び受信のスパイラル・インダクタ３，７に関しては、上で説明したものを用いている。動作時の各節点電圧の波形を図５に示し、以下に本実施形態に係る信号伝達の方法を説明する。
【００３０】
まずＮＭＯＳＦＥＴ２１のゲート電極をパルス発生回路３６から発生したパルス２２によって駆動する。この駆動によってパルス電圧が送信側スパイラルインダクタ３に印加される。このパルス電圧のパルス幅Ｔは、Ｔ＝１／（２ｆ）であって、送信側及び受信側インダクタ３，７の自己共振周波数ｆに従って設定している。
【００３１】
パルス電圧が印加されることにより、送信側スパイラル・インダクタ３は図３の右中の波形と同等の第１信号を発信し、それを受けた受信側インダクタ７の片側端子に中心電位０Ｖの振動波形２３が励起される。
【００３２】
これを、コンデンサ２４、抵抗２５およびバイアス回路２６によって所定電圧Ｖbn（ここでは０．４Ｖ）を加えてレベルシフトさせて、中心電位がＶbnの振動波形信号（レベルシフト信号）２７とする。そしてこのレベルシフト信号２７をＮＭＯＳＦＥＴ（第１スイッチング素子）２８のゲート電極に与えてＮＭＯＳＦＥＴ２８を駆動する。
【００３３】
ＮＭＯＳＦＥＴ２８のドレイン電極は、ダイナミックに充放電される端子であり、駆動される時点では、Ｖddに充電されている。また、ＮＭＯＳＦＥＴ２８を駆動させるための閾電圧はＶbnである。従って、ＮＭＯＳＦＥＴ２８のゲート電極にレベルシフト信号２７が与えられＶbnより大きな信号が加わることによってＮＭＯＳＦＥＴ２８が導通するため、ＮＭＯＳＦＥＴ２８のドレイン電極は放電されて０Ｖ電位に遷移していく。
【００３４】
この０Ｖへの遷移パルス（遷移信号）３４が２つのインバータによって構成される遅延回路２９によって、一定時間だけ遅延される。それから、この遅延された遷移信号（遅延遷移信号）３１がＰＭＯＳＦＥＴ３０のゲート電極を駆動する。こうしてＰＭＯＳＦＥＴ３０が導通するため、再びＮＭＯＳＦＥＴ２８のドレイン電極はＶddまで充電される。このステップは自己プリチャージステップということができる。この自己プリチャージによって、次の送信パルス２２が送られてきたときに、ＮＭＯＳＦＥＴ２８が再び遷移信号３４を発することができる。一方、遅延遷移信号３１はインバータにより反転されて受信信号３２（第２信号）となる。
【００３５】
以上のように、送信パルス２２が、第２信号３２として再生される。第２信号３２は再生回路３７に入力する。図５からわかるように、送信パルス２２と同じ形状のパルス群が第２信号３２として出力される。送信パルス２２と第２信号３２とはパルス形状も、パルス間の間隔も同じである。なお、送信パルス２２と第２信号３２との間の遅延時間は０．４ｎｓである。
【００３６】
さらに本実施形態では、図４に示すＮＭＯＳＦＥＴ（第３スイッチング素子）３３が、符号間干渉を抑制するために受信した振動波形の減衰率が大きくなるように、受信信号を再生した後、受信インダクタ７を短絡することで保持している電磁エネルギーを開放する。つまり、受信信号３２がＮＭＯＳＦＥＴ３３を駆動して受信インダクタ７を短絡させるので、受信インダクタ７に励起される振動波形２３のうち、減衰しながらも振動して尾を引いていく部分を速やかに減衰させて消滅させる。これにより誤動作を防止する。
【００３７】
また、図４のＮＭＯＳＦＥＴ（第１スイッチング素子）２８のリーク電流は、ＮＭＯＳＦＥＴ２８のドレイン電極にあるダイナミック節点の電荷を徐々に放電して、ついには誤りパルスを出力してしまう。そこで、図６に示すリーク電流補償回路を設けてＮＭＯＳＦＥＴ（第１スイッチング素子）２８に接続している。
【００３８】
図６に示すリーク電流補償回路では、それぞれ抵抗、コンデンサとして働くＰＭＯＳＦＥＴ４１、４２が構成している低域通過フィルタによって、リーク電流と信号パルスとを区別している。このリーク電流補償回路の動作を以下に説明する。
【００３９】
ＮＭＯＳＦＥＴ４４、４５によって構成されるソースフォロアによってレベルシフトされた端子４３の電圧がＰＭＯＳＦＥＴ４６のゲート電極に与えられる。ＮＭＯＳＦＥＴ（第１スイッチング素子）２８のリーク電流による放電によって、ＮＭＯＳＦＥＴ（第１スイッチング素子）２８のドレイン電極に接続されている端子４３の電位が降下すると、それに伴いＰＭＯＳＦＥＴ４６のゲート電極の電位が降下するため、ＰＭＯＳＦＥＴ４６のゲート−ソース間電圧が大きくなり、ＰＭＯＳＦＥＴ４６のドレイン電流である補償電流が増加して、リーク電流による端子４３の電圧降下を抑制する。一方、信号パルスによる端子４３の電位の変化は、数１００ｐｓ程度と高速であるため、ＰＭＯＳＦＥＴ４１、４２で構成される低域通過フィルタで遮断され、ＰＭＯＳＦＥＴ４６のゲート電極の電位変化を生じさせず、補償電流によって信号パルスの検出動作が影響されることはない。
【００４０】
さらに、図４に示すパルス発生回路６３および論理レベル再生回路３７によってＮＲＺ信号の伝送を可能にする。図７（ａ）にパルス発生回路および図７（ｂ）に論理レベル再生回路のブロック図を示す。
【００４１】
図７（ａ）に示すパルス発生回路では、第１，第２および第３ＮＡＮＤ回路５１，５２，５３の出力が第４ＮＡＮＤ回路５４の入力となり、第４ＮＡＮＤ回路５４の出力がパルス発生回路の出力となっている。第１ＮＡＮＤ回路５１には送信側のＮＲＺ信号と、このＮＲＺ信号を３つのＮＯＴ回路で遅延させた信号とが入力している。３つのＮＯＴ回路で遅延させた信号は元のＮＲＺ信号とはＯＮ／ＯＦＦが逆になっているので、第１ＮＡＮＤ回路５１はＮＲＺ信号の立ち上がりの時のみ反転パルスを出力し、そのパルス幅は３つのＮＯＴ回路の遅延時間である。一方、第２ＮＡＮＤ回路５２には、元のＮＲＺ信号を３つのＮＯＴ回路で遅延させた信号をさらに偶数のＮＯＴ回路からなる第１Delay回路５５によって遅延させた信号Ｓ１と、この信号Ｓ１を３つのＮＯＴ回路で遅延させた信号Ｓ２とが入力している。信号Ｓ１は元のＮＲＺ信号とはＯＮ／ＯＦＦが逆になっており、信号Ｓ２は元のＮＲＺ信号とＯＮ／ＯＦＦが同じであるので、第２ＮＡＮＤ回路５２は、ＮＲＺ信号の立ち下がりの時のみ反転パルスを出力する。そして、第３ＮＡＮＤ回路５３には信号Ｓ１を１つのＮＯＴ回路で遅延させた信号Ｓ３と信号Ｓ３を３つのＮＯＴ回路で遅延させた信号Ｓ４とが入力している。従って、第３ＮＡＮＤ回路５３は第１ＮＡＮＤ回路５１と同様にＮＲＺ信号の立ち上がりの時のみ反転パルスを出力し、この出力は第１ＮＡＮＤ回路５１の出力から第１Delay回路５５および１つのＮＯＴ回路による遅延分の時間だけ遅れている。
【００４２】
以上の３つのＮＡＮＤ回路５１，５２，５３の出力が入力する第４ＮＡＮＤ回路からは、ＮＲＺ信号の立ち上がりの時に２つの連続パルスが出力され、ＮＲＺ信号の立ち下がりの時に１つのパルスが出力される。２つの連続パルスのパルス間の離間時間は、第１Delay回路５５および１つのＮＯＴ回路による遅延分の時間である。
【００４３】
次に、図７（ｂ）に示す論理レベル再生回路では、第１及び第２ＲＳフリップフロップ回路６１，６２と第２Delay回路６３とにより、パルス発生回路が出力したパルスからＮＲＺ信号を再生する。図７（ｂ）の下側の第２ＲＳフリップフロップ回路６２は、自分自身の保持信号Ｑ１によって第２Delay回路６３により発生する一定時間の遅延の後にリセットされるように接続されているので、定常状態ではリセットされた状態である。この状態で受信信号３２のパルスがＶRXとして入力されると、このパルスによって第１ＲＳフリップフロップ回路６１がリセットされ、同時に第２ＲＳフリップフロップ回路６２がセットされる。それから一定時間の遅延の後、第２ＲＳフリップフロップ回路６２は保持信号Ｑ１によってリセットされるが、このリセットまでの間にもう一つのパルスが入力されると第１ＲＳフリップフロップ回路６１はセットされる。即ち、一定時間内の連続パルスが入力される場合は第１ＲＳフリップフロップ回路６１はセットされるが、単独パルスの場合は第１ＲＳフリップフロップ回路６１はリセットされたままである。従って、この動作によってＮＲＺ信号が再生されて出力される。
【００４４】
図８では以上説明したように、パルス発生回路は、入力されるＮＲＺ信号の立上り時に連続するパルスを２つ発生する。この時連続するパルス間の間隔時間は、第２Delay回路６３により発生する一定時間の遅延よりも短いことが必要である。但し、この間隔が１／ｆよりも小さくなると２つのパルスが一つに重なってしまうので、パルス間は１／ｆ以上離れていることが必要である。一方、立下り時にはパルスを１つだけ発生する。また、論理レベル再生回路は、先のパルス駆動のインダクタ対による結合回路を通して送られてきたパルスから、２つのパルスが連続する場合は、出力の論理レベルをHighにして、１つのパルスだけが送られる場合には出力の論理レベルをLowにする。このような出力の論理レベルにより入力されたものと同形のＮＲＺ信号を出力することができる。
【００４５】
本実施形態においては、貫通ビアのような高精度のチップ間位置合わせが不要であり、チップ形成のためのコストを低くすることができる。また、貫通ビアを用いたチップ間接続に比べてチップ間の間隔を大きく設定できるので、電子回路から発生する熱を容易に放出させることができる。そして、インダクタ素子間の共振特性を利用して信号伝達を行っているので、送信電力を低く抑えることができる。さらに、クロックを用いない非同期受信回路としているので、機能的には方向制御付きバッファと考えることができ、半導体チップ上の電子回路の論理設計時に論理ブロックとして容易に利用することができる。
【００４６】
（実施形態２）
実施形態２は図９に示す回路で表される信号伝達装置である。本実施形態では、図４の送信部および受信部の回路を融合し、接続するインダクタも１つとし、さらに、図９に示すようにスイッチとして働くＰＭＯＳＦＥＴ５０を追加することで、１つの回路を送信または受信に切り替えて使用できるトランシーバを容易に構成している。さらに説明すると、ＰＭＯＳＦＥＴ５０のゲート電極にLowの信号を与えてＰＭＯＳＦＥＴ５０をＯＮし、パルス発生回路（Pulse  Generator）をＯＮにして、バイアス回路にLowの信号を与えることでＮＭＯＳＦＥＴのＭ３をＯＦＦすることによりこの回路は送信回路となる。逆に、ＰＭＯＳＦＥＴ５０をＯＦＦし、パルス発生回路（Pulse  Generator）にHighの信号を与えてＮＭＯＳＦＥＴのＭ１をＯＮにし、バイアス回路にHighの信号を与えることでＮＭＯＳＦＥＴのＭ３を駆動させることによりこの回路は受信回路となる。
【００４７】
この場合、図１０に示すように、パルス発生回路、論理レベル再生回路を含むパルス駆動のインダクタ対による結合回路は、機能的には、方向制御付きバッファと考えることができ、論理設計時に機能ブロックとして容易に利用することができる。
【００４８】
このようなトランシーバの構成にすることにより、インダクタの数を半分に減らすことができ、送受信用の回路素子も減らすことができるので、装置全体を小型にでき、製造コストを下げることができる。
【００４９】
（実施形態３）
実施形態３では、送信側および受信側インダクタを厚み０．１８μｍ、配線幅２０μｍ、配線間隔１．５μｍ、巻数２、層数４、一辺２００μｍの正方形とし、２つのインダクタ間は１００μｍ厚のシリコンチップにより隔てた。それ以外は実施形態２と同じである。
【００５０】
本実施形態の信号伝達装置を搭載したマルチチップモジュールで１．０Ｇｂｐｓのデータレートにより信号伝達テストを行ったところ、０．９５ｍＷ／１．０Ｇｂｐｓ／ｃｈの性能を有していることがわかった。
【００５１】
（その他の実施形態）
上述の実施形態は本発明の例示であって、本発明はこれらの例に限定されない。
【００５２】
送信回路、受信回路、トランシーバ回路、リーク電流補償回路、パルス発生回路、論理レベル再生回路などは、上述の回路構成とは異なる回路構成であっても構わない。
【００５３】
ＮＲＺ信号の伝送においては、入力ＮＲＺ信号の立ち上がり時に連続するパルス２つを、立ち下がり時に単独パルスを発生する構成に限定されない。立ち上がり時に単独パルスを、立ち下がり時に連続する２つのパルスを発生してもよいし、３つ以上のパルスを発生させても構わない。
【００５４】
積層する半導体チップは３枚以上であっても構わない。この場合、例えばＸ、Ｙ、Ｚの３枚の半導体チップがあるとすると、ＸＹ間の信号伝達に用いられるインダクタαとＹＺ間の信号伝達に用いられるインダクタβとＸＺ間の信号伝達に用いられるインダクタγとのインダクタンスをそれぞれ異なるように設定しておけば、それぞれの信号伝達間での混信が生じることなく確実に信号伝達を行える。この場合、一つの半導体チップの上に３種類の異なるインダクタンスを有するインダクタα、β、γが形成される。
【００５５】
上記実施形態の信号伝達装置は、複数の半導体チップが積層されて一つのパッケージとして纏められたマルチチップモジュールに用いられることが好ましい。一つのパッケージ内の異なる半導体チップ間の信号の伝達に上記の実施形態の信号伝達方法が用いられることが好ましい。
【産業上の利用可能性】
【００５６】
以上説明したように、本発明に係る信号伝達方法は、クロックを必要としない非同期送受信の方法であるので、ＭＣＭにおけるチップ間信号伝達等に用いることができて有用である。
【図面の簡単な説明】
【００５７】
【図１】実施形態１に係る信号伝達装置の模式的な斜視図である。
【図２】送信および受信のインダクタ対の等価回路を示す回路図である。
【図３】図２の回路における駆動パルス波形、インダクタ電流波形、出力電圧波形である。
【図４】実施形態１に係る信号伝達装置の一部を示す回路図である。
【図５】図４の回路の駆動パルス波形、受信電圧波形、および自己プリチャージ機能を説明する各節点電位の波形である。
【図６】リーク電流補償回路を示す回路図である。
【図７】（ａ）は、パルス発生回路を示すブロック図であり、（ｂ）は、論理レベル再生回路を示すのブロック図である。
【図８】パルス発生回路および論理レベル再生回路の動作波形である。
【図９】実施形態２に係る信号伝達装置の一部を示す回路図である。
【図１０】本発明のインダクタ対を用いたＩＣチップ間相互結合回路に機能的に等価である方向制御付きバッファの概念図である。
【符号の説明】
【００５８】
１       上段のＩＣチップ上に形成されたスパイラル・インダクタ
２       下段のＩＣチップ上に形成されたスパイラル・インダクタ
３       送信側インダクタ（第１インダクタ素子）
４       パルス駆動のためのトランジスタ（スイッチング素子）
５       送信側インダクタに流れる電流
６       受信側インダクタの出力電圧
７       受信側インダクタ（第２インダクタ素子）
１１     駆動パルスの波形
１２     送信側インダクタに流れる電流の波形
１３     受信側インダクタの出力電圧の波形
１４     駆動パルス１１の立上りが励起する減衰振動
１５     駆動パルス１１の立下りが励起する減衰振動
１６     パルス幅の狭い駆動パルス（パルス電圧）
１７     重ね合わされた振動波形
２１     パルス駆動のためのトランジスタ（スイッチング素子）
２２     駆動パルスの波形
２３     受信側インダクタに励起される振動波形
２４     レベルシフトのためのコンデンサ
２５     レベルシフトのための抵抗
２６     バイアス回路
２７     レベルシフトされた振動波形
２８     受信した振動波形の検出用トランジスタ
２９     遅延回路を構成する２つのインバータ
３０     プリチャージを実行するトランジスタ
３１     プリチャージを起動するパルス
３２     再生されたパルス波形
３３     符号間干渉を抑制するためのトランジスタ
３６     パルス発生回路
３７     論理レベル再生回路
４１     抵抗として動作するトランジスタ
４２     コンデンサとして動作するトランジスタ
４３     補償回路の入出力端子
４４     ソースフォロアのドライバ
４５     ソースフォロアの負荷トランジスタ
４６     補償電流を生成するトランジスタ
５０     トランシーバの送受信を切り替えるスイッチ
【図１】
2006324525.tif 000003
【図２】
2006324525.tif 000004
【図３】
2006324525.tif 000005
【図４】
2006324525.tif 000006
【図５】
2006324525.tif 000007
【図６】
2006324525.tif 000008
【図７】
2006324525.tif 000009
【図８】
2006324525.tif 000010
【図９】
2006324525.tif 000011
【図１０】
2006324525.tif 000012