(57)【要約】【課題】  正負の端子を有する電源に対する逆極性保護システムを提供すること。【手段】  逆極性保護システム２２０は、電源２２２の正端子と接続された第１端子を備え且つ第２端子を有する極性感知装置２２４と、電源２２２の正端子、電源２２２の負端子及び極性感知装置２２４の第２端子と接続された低抵抗スイッチ２２６とを備える。低抵抗スイッチ２２６は、電源２２２の正端子における第１の電圧と電源２２２の負端子における第２の電圧との差が第１の閾値電圧よりも大きいときに電源２２２の負端子と極性感知装置２２４の第２端子との間を導通状態とし、第１の電圧と第２の電圧との差が第２の閾値電圧よりも小さいときに電源２２２の負端子と極性感知装置２２４の第２端子との間を非導通状態とする。【選択図】  図４
2006254687.tif 000002
【特許請求の範囲】
【請求項１】
正端子及び負端子を有する電源に対する逆極性保護システムであって、
前記電源の正端子と接続された第１端子と、第２端子とを備えた極性感知装置と、
前記電源の正端子に接続された第１端子、前記電源の負端子に接続された第２端子、及び前記極性感知装置の第２端子に接続された第３端子を備える低抵抗スイッチと、
を具備し、前記低抵抗スイッチが、前記電源の正端子における第１の電圧と前記電源の負端子における第２の電圧との差が第１の閾値電圧よりも大きいときに前記第２端子と前記第３端子との間を導通状態にし、前記第１の電圧と前記第２の電圧との差が第２の閾値電圧よりも小さいときに前記第２端子と前記第３端子との間を非導通状態にする逆極性保護システム。
【請求項２】
第１端子と第２端子とを備えた駆動回路を更に備え、該駆動回路の第１端子が前記極性感知装置の制御端子と接続され、前記駆動回路の第２端子が前記極性感知装置の第２端子と接続される、請求項１に記載の逆極性保護システム。
【請求項３】
前記駆動回路が、該駆動回路の第１端子と第２端子との間にパルス幅変調矩形波信号を生成する、請求項２に記載の逆極性保護システム。
【請求項４】
前記低抵抗スイッチが第１のトランジスタを備える、請求項１に記載の逆極性保護システム。
【請求項５】
前記第１のトランジスタが、ゲート端子とドレイン端子とソース端子とを有するｎチャンネル電界効果トランジスタである、請求項４に記載の逆極性保護システム。
【請求項６】
前記第１の閾値電圧と前記第２の閾値電圧とが前記第１のトランジスタの物理的閾値電圧に等しい、請求項５に記載の逆極性保護システム。
【請求項７】
前記第１のトランジスタのゲート端子が前記電源の正端子と接続され、前記第１のトランジスタのソース端子が前記極性感知装置の第２端子と接続され、前記第１のトランジスタのドレイン端子が前記電源の負端子と接続される、請求項５に記載の逆極性保護システム。
【請求項８】
前記第１のトランジスタが該トランジスタのソース端子と接続された本体端子を有する、請求項７に記載の逆極性保護システム。
【請求項９】
前記極性感知装置が第２のトランジスタとインダクタとを備え、前記第２のトランジスタが前記インダクタと接続される、請求項１に記載の逆極性保護システム。
【請求項１０】
前記第２のトランジスタが、ゲート端子とドレイン端子とソース端子とを有するｎチャンネル電界効果トランジスタである、請求項９に記載の逆極性保護システム。
【請求項１１】
前記第２のトランジスタのソース端子が前記極性感知装置の前記第３端子と接続され、前記第２のトランジスタのドレイン端子が前記インダクタの第１端子と接続され、前記インダクタの第２端子が前記電源の正端子と接続される、請求項１０に記載の逆極性保護システム。
【請求項１２】
前記第２のトランジスタが、該トランジスタのソース端子と接続された本体端子を更に有する、請求項１１に記載の逆極性保護システム。
【請求項１３】
前記第２のトランジスタのドレイン端子が前記極性感知装置の前記第３端子と接続され、前記第２のトランジスタのゲート端子が前記極性感知装置の制御端子と接続される、請求項１０に記載の逆極性保護システム。
【請求項１４】
前記極性感知装置の前記第３端子及び前記電源の負端子と接続された負荷装置を更に備える、請求項１０に記載の逆極性保護システム。
【請求項１５】
前記負荷装置がダイオードとコンデンサを含む、請求項１４に記載の逆極性保護システム。
【請求項１６】
前記コンデンサの第１端子が前記ダイオードの負端子と接続され、前記コンデンサの第２端子が前記電源の負端子と接続され、前記ダイオードの正端子が前記極性感知装置の前記第３端子と接続される、請求項１５に記載の逆極性保護システム。
【請求項１７】
正端子及び負端子を有する電源に対する逆極性保護システムであって、
前記電源の正端子と接続された第１端子と、第２端子と、制御端子とを備えた極性感知装置と、
前記電源の正端子と接続された第１端子、前記電源の負端子と接続された第２端子、及び前記極性感知装置の第２端子と接続された第３端子を備える低抵抗スイッチであって、前記電源の正端子における第１の電圧と前記電源の負端子における第２の電圧との差が第１の閾値電圧よりも大きいときに前記第２端子と前記第３端子との間を導通状態にし、前記第１の電圧と前記第２の電圧との差が第２の閾値電圧よりも小さいときに前記第２端子と前記第３端子との間を非導通状態にする低抵抗スイッチと、
前記極性感知装置の前記制御端子と接続された第１端子と、前記極性感知装置の第２端子と接続された第２端子とを有する駆動回路と、
を具備する逆極性保護システム。
【請求項１８】
前記駆動回路が、該駆動回路の第１端子と第２端子との間にパルス幅変調矩形波信号を生成する、請求項１７に記載の逆極性保護システム。
【請求項１９】
前記低抵抗スイッチが第１のトランジスタを備え、
前記極性感知装置が第２のトランジスタとインダクタとを備え、
前記第１のトランジスタ及び前記第２のトランジスタがそれぞれ、ゲート端子とドレイン端子とソース端子と本体端子とを有するｎチャンネル電界効果トランジスタであり、
前記第１の閾値電圧と前記第２の閾値電圧とが前記第１のトランジスタの物理的閾値電圧に等しい、
請求項１に記載の逆極性保護システム。
【請求項２０】
前記第１のトランジスタのゲート端子が前記電源の正端子と接続され、
前記第１のトランジスタのソース端子及び本体端子が前記第２のトランジスタのソース端子及び本体端子と接続され、
前記第２のトランジスタのドレイン端子が前記インダクタの第１端子と接続され、
前記インダクタの第２端子が前記電源の正端子と接続され、
前記第１のトランジスタのゲート端子が前記駆動回路の第１端子と接続され、
前記第１のトランジスタのドレイン端子が前記電源の負端子と接続される、
請求項１９に記載の逆極性保護システム。
【請求項２１】
前記負荷装置がダイオードとコンデンサをと備え、
前記コンデンサの第１端子が前記ダイオードの負端子と接続され、
前記コンデンサの第２端子が前記電源の負端子と接続され、
前記ダイオードの正端子が前記第２のトランジスタのドレイン端子と接続される、
請求項２０に記載の逆極性保護システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は逆電圧保護装置に関する。
【背景技術】
【０００２】
電源によって回路に電力が供給されたとき、電源が逆極性で接続されていると、悪影響が生じることが多い。例えば、車両は電池の正端子と負端子とに接続される正と負の電池ケーブルを有する。正のケーブルが電池の負端子に接続され、負のケーブルが電池の正端子に接続されると、電源は逆極性で接続されてしまう。
【０００３】
図１Ａを参照すると、従来技術に係る、ヒューズをベースとする逆極性保護システムを組み込んだ回路１００が提示されている。この回路はトランジスタ１０２を備える。この実施形態においては、トランジスタ１０２はｎチャンネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、ゲート、ソース、ドレイン及び本体を有する。しかし、他の種類のトランジスタも使用可能である。
【０００４】
電源１０４の第１端子はヒューズ１０６の第１の端子と接続され、ヒューズ１０６の第２端子は第１のダイオード１０８の負端子及びインダクタ１１０の第１端子と接続される。第１のダイオード１０８の正端子は電源１０４の第２端子と接続され、インダクタ１１０の第２端子はトランジスタ１０２のドレイン及び第２のダイオード１１２の正端子と接続される。トランジスタ１０２のソース及び本体は電源１０４の第２端子と接続される。第２のダイオード１１２の負端子はコンデンサ１１４の第１端子と接続され、コンデンサ１１４の第２の端子は電源１０４の第２端子と接続される。
【０００５】
正常動作時には、電源１０４の第１端子での電圧は電源１０４の第２端子に関して正である。ヒューズ１０６は小さな抵抗として動作し、第１のダイオード１０８は逆バイアスされる。電流はインダクタ１１０を通り、次いで、トランジスタ１０２及び／又は第２のダイオード１１２を通って流れる。この回路の欠点の一つは、電流はトランジスタ１０２又は第２のダイオード１１２を通って流れる前に常にヒューズ１０６を流れなければならないということである。ヒューズ１０６の定格はこの連続電流に対して決められる必要があるので、ヒューズは連続的に電力を消費する。
【０００６】
図１Ｂは、電圧が逆極性で接続されたときの図１Ａの回路の回路図１２０を示している。動作を一層明確にするために、回路は上下が逆に描かれている。トランジスタ１０２の本体は回路の中で最も高い電位にあり、トランジスタ１０２の本体とトランジスタ１０２のソースとの間のｐｎ接合は順方向バイアスされている。ヒューズ１０６によって与えられる保護が無ければ、トランジスタ１０２のｐｎ接合は電源１０４が提供することのできる最大の電流を流す。この大きな電流はトランジスタ１０２を損傷する恐れがある。
【０００７】
代わりに、第１のダイオード１０８が順方向バイアスされ、電源１０４が許容する最大の電流を流すとすると、電流の量が多いのでヒューズ１０６が直ちに飛び、電源１０４を回路の他の要素から切り離す。電源の極性が訂正されると、ヒューズ１０６は交換されねばならないが、交換のコストと労力を要する点で、本手法の欠点となる。
【０００８】
図２Ａには、従来技術に係る、ＰＭＯＳをベースとする逆極性保護システムを組み込んだ回路１４０の回路図が示してある。この回路は第１のトランジスタ１４２と第２のトランジスタ１４４とを備えている。この実施形態においては、第１のトランジスタ１４２はｐチャンネルＭＯＳＦＥＴであり、第２のトランジスタ１４４はｎチャンネルＭＯＳＦＥＴであって、それぞれゲート、ソース、ドレイン及び本体を有する。しかし、他の種のトランジスタを用いても良い。
【０００９】
電源１４６の第１端子は第１のトランジスタ１４２のドレインに接続され、第１のトランジスタ１４２のゲートは電源１４６の第２端子と接続される。第１のトランジスタ１４２のソースと本体はインダクタ１４８の第１端子と接続され、インダクタ１４８の第２端子はダイオード１５０の正端子及び第２のトランジスタ１４４のドレインと接続される。ダイオード１５０の負端子はコンデンサ１５２の第１端子と接続され、コンデンサ１５２の第２端子及び第２のトランジスタ１４４のソースと本体は電源１４６の第２端子と接続される。
【００１０】
正常動作時においては、第１のトランジスタ１４２のゲート・ソース間電圧（ＶＧＳ）はゼロよりも小さいので、第１のトランジスタ１４２は電流を流す。第１のトランジスタ１４２における電圧降下は電源１４６の第１端子とインダクタ１４８の第１端子との間に介在するので、コンデンサ１５２に印加される正の電圧は減少する。さらに、電流は第２のトランジスタ１４４とダイオード１５０のいずれを通って流れるかに拘わらず、全電流は第１のトランジスタ１４２を通って流れる。このため、一層高価なトランジスタを使う必要がある。
【００１１】
図２Ｂを参照すると、電源１４６が逆極性で接続されたときの図２Ａの回路の回路図１６０が示されている。動作を一層明確にするために、回路は上下が逆に描かれている。第１のトランジスタ１４２のゲートは供給電圧に接続され、第１のトランジスタ１４２のソースにおける電圧は供給電圧を上回らない。つまりＶＧＳ≧０である。こうして第１のトランジスタ１４２はターンオフされ、回路には電流が流れない。
【発明の開示】
【課題を解決するための手段】
【００１２】
本発明により、逆極性保護システムが、正端子と負端子とを備える電源に対して提示される。該システムは、電源の正端子と接続された第１端子を備え且つ第２端子を有する極性感知装置を具備する。また、前記システムは、電源の正端子、電源の負端子及び極性感知装置の第２端子と接続された低抵抗スイッチを備える。低抵抗スイッチは、電源の正端子における第１の電圧と電源の負端子における第２の電圧との差が第１の閾値電圧よりも大きいときに電源の負端子と極性感知装置の第２端子との間で導通状態となる。そうでなければ、低抵抗スイッチは、第１の電圧と第２の電圧との差が第２の閾値電圧よりも小さいときに電源の負端子と極性感知装置の第２端子との間で非導通状態となる。
【００１３】
他の特徴において、低抵抗スイッチは、ゲート端子とドレイン端子とソース端子と本体端子とを有するｎチャンネル電界効果トランジスタ（ＦＥＴ）を備える。更に他の特徴においては、第１の閾値電圧及び第２の閾値電圧は該トランジスタの物理的閾値電圧に等しい。
【００１４】
別の特徴においては、前記トランジスタのゲート端子は電源の正端子と接続され、トランジスタのドレイン端子は極性感知装置の第２端子と接続され、トランジスタのソース端子及び本体端子は電源の負端子と接続される。
【００１５】
本発明の更なる応用は、以下の詳細な説明から明らかであろう。理解されるように、詳細な説明及び特定の例は、本発明の好ましい実施の形態を示しているが、例示の目的でのみ提示されており、発明の範囲を限定する意図はない。
【発明を実施するための最良の形態】
【００１６】
本発明は、以下の詳細な説明及び添付図面から一層十分に理解され得る。好ましい実施の形態に関する以下の記述は本質的に単なる例示であり、本発明、その応用又は用途を限定するものではない。明確にするために、図面においては、同じ参照数字は同様の要素を指示するものとする。
【００１７】
図３Ａは、ＮＭＯＳをベースとする逆極性保護システムを組み込んだ例示の回路１８０の電気回路図を示している。この回路は第１のトランジスタ１８２と第２のトランジスタ１８４とを備えている。この実施形態においては、第１のトランジスタ１８２及び第２のトランジスタ１８４はｎチャンネルＭＯＳＦＥＴであり、それぞれゲート、ソース、ドレイン及び本体を有するが、他の種のトランジスタを用いることもできる。
【００１８】
電源１８６の第１端子はインダクタ１８８の第１端子に接続され、インダクタ１８８の第２端子は第１のトランジスタ１８２のドレイン及びダイオード１９０の正端子と接続される。駆動回路１９１の第１端子は第１のトランジスタ１８２のゲートと接続され、駆動回路１９１の第２端子は第１のトランジスタ１８２のソースと接続される。ダイオード１９０の負端子はコンデンサ１９２の第１端子と接続され、コンデンサ１９２の第２端子は電源１８６の第２端子と接続される。第１のトランジスタ１８２のソース及び本体は第２のトランジスタ１８４のソース及び本体と接続される。第２のトランジスタ１８４のゲートは電源１８６の第１端子と接続され、第２のトランジスタ１８４のドレインは電源１８６の第２端子と接続される。
【００１９】
一つの実施の形態においては、駆動回路１９１はパルス幅変調された矩形波信号を第１のトランジスタ１８２のゲートに対して出力する。これにより、例示の回路１８０はブースト・コンバータとして動作し、矩形波信号のデューティーサイクルはコンデンサ１９２における平均電圧及びリップル電圧を制御する。
【００２０】
正常動作時においては、第２のトランジスタ１８４のゲート・ソース間電圧（ＶＧ）は正であり、第２のトランジスタ１８４は電流を流す。第２のトランジスタ１８４は電流が第１のトランジスタ１８２を通って流れるときにのみ電流を流す。第１のトランジスタ１８２がオフの状態に切り換わると、電流はダイオード１９０を流れるよう強制され、第２のトランジスタ１８４を流れなくなる。これによって、電源１８６からコンデンサ１９２に至る電流路に第２のトランジスタ１８４での電圧降下を介在させないので、コンデンサ１９２において生成され得る電圧が増大する。加えて、第２のトランジスタ１８４は、連続電流を維持しなければならないときと比較して安価なものでよい。
【００２１】
図３Ｂを参照すると、電源１８６が逆極性で接続されたときの図３Ａの例示の回路の電気回路図が示されている。動作を一層明確にするために、回路は上下が逆に描かれている。第２のトランジスタ１８４のゲートは回路の中で最も低い電位にある。第２のトランジスタ１８４のソースの電圧は回路の最低電位を下回らないので、ＶＧＳ≦０である。こうして第２のトランジスタ１８４はターンオフし、回路に電流が流れなくなる。
【００２２】
図４は、本発明の原理に係る逆極性保護システムを組み込んだ例示のシステム２２０のブロック図を示している。図３Ａに示したのは、この例示のシステム２２０の特定の実施形態である。電源２２２の正端子は極性感知装置２２４の第１端子及び低抵抗スイッチ２２６の第１端子と接続され、極性感知装置２２４の第２端子は低抵抗スイッチ２２６の第２端子と接続される。低抵抗スイッチ２２６の第３端子は電源２２２の負端子と接続される。随意に、負荷２２８の第１端子を極性感知装置２２４の第３端子と接続し、負荷２２８の第２端子を電源２２２の負端子と接続するようにしてもよい。
【００２３】
電源２２２はその正端子と負端子との間に供給電圧を提供する。極性感知装置２２４は、印加電圧が正であるときのみ動作する装置である。この目的を達成するために、低抵抗スイッチ２２６は、供給電圧が閾値電圧よりも大きいときに導通状態になり、供給電圧が閾値電圧よりも小さいときに非導通状態になる。低抵抗スイッチ２２６は導通状態において電源２２２と極性感知装置２２４との間に低抵抗接続を提供するよう設計される。極性感知装置２２４から負荷２２８へ移送される電流は低抵抗スイッチ２２６を流れず、代わりに電源２２２の第２端子へ直接流れる。こうして、低抵抗スイッチ２２６は負荷２２８を流れる電流に何らの損失を生じるものではない。
【００２４】
以上の記述から当業者は理解するところであるが、本発明の広い教示は種々の形態で実現可能である。したがって、本発明をその特定の例との関係で説明してきたが、本発明の範囲はそうした例に限定されるものではない。図面、明細書及び特許請求の範囲を研究するとき、他の修正が明らかになるからである。
【図面の簡単な説明】
【００２５】
【図１Ａ】従来技術に係る、ヒューズをベースとする逆極性保護システムを組み込んだ回路の電気回路図を示す図である。
【図１Ｂ】電源が逆極性で接続されたときの図１Ａの回路の電気回路図を示す図である。
【図２Ａ】従来技術に係る、ＰＭＯＳをベースとする逆極性保護システムを組み込んだ回路の電気回路図を示す図である。
【図２Ｂ】電源が逆極性で接続されたときの図２Ａの回路の電気回路図を示す図である。
【図３Ａ】本発明の原理にしたがう逆極性保護システムを組み込んだ例示の回路の電気回路図を示す図である。
【図３Ｂ】電源が逆極性で接続されたときの図３Ａの回路の電気回路図を示す図である。
【図４】本発明の原理にしたがう逆極性保護システムを組み込んだ例示のシステムのブロック図を示す図である。
【符号の説明】
【００２６】
１８６；：電源、  １９１：駆動回路、
２２０：例示のシステム、  ２２２：電源、  ２２４：極性感知装置、  ２２６：低抵抗スイッチ、  ２２８：負荷
【図１Ａ】
2006254687.tif 000003
【図１Ｂ】
2006254687.tif 000004
【図２Ａ】
2006254687.tif 000005
【図２Ｂ】
2006254687.tif 000006
【図３Ａ】
2006254687.tif 000007
【図３Ｂ】
2006254687.tif 000008
【図４】
2006254687.tif 000009