(57)【要約】【課題】入力電圧を安定化させることなく直接印加することができ、かつ入力電圧の変更に対して素子耐圧を問題にすることなく高電圧が取得できるようにすること。【解決手段】２段目のチャージポンプ回路１１は、充電用コンデンサＣ２１の充電電圧に昇圧電圧を加算する側にＮＭＯＳトランジスタＱ２３０，Ｑ２３１が設けられる。昇圧動作期間において選択信号発生回路１２は入力電圧Ｖｉｎ０が低い方に移行するときはＮＭＯＳトランジスタＱ２３０をオン動作させ、前記コンデンサの充電電圧Ｖｏｕｔ１に出力電圧Ｖｏｕｔ１を加算させる一方、入力電圧Ｖｉｎ０が高い方に移行するときはＮＭＯＳトランジスタＱ２３１をオン動作させ、前記コンデンサの充電電圧Ｖｏｕｔ１に入力電圧Ｖｉｎ０を加算させる。【選択図】        図１
2006158132.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサを入力電圧まで充電する動作を行う２つの充電用スイッチと、前記コンデンサの充電電圧に前記入力電圧を加算して昇圧する動作を行う２つの昇圧用スイッチとを備えるチャージポンプ回路を２段に縦属接続したチャージポンプ方式電源回路であって、
２段目のチャージポンプ回路は、前記２つの昇圧用スイッチのうち前記コンデンサの充電電圧に昇圧電圧を加算する側に設けられる昇圧用スイッチが各一端を共通に前記コンデンサに接続され、各他端に互いに異なる値の昇圧電圧が印加される複数のスイッチで構成され、
昇圧動作期間において初段チャージポンプ回路の入力電圧または前記初段チャージポンプ回路からの入力電圧の値に応じて前記複数のスイッチの一つを選択して閉路動作させる手段、
を備えることを特徴とするチャージポンプ方式電源回路。
【請求項２】
前記複数のスイッチが２つである場合に、前記互いに異なる値の昇圧電圧は、初段チャージポンプ回路の入力電圧と前記初段チャージポンプ回路の出力電圧とで構成されることを特徴とする請求項１に記載のチャージポンプ方式電源回路。
【請求項３】
コンデンサを入力電圧まで充電する動作を行う２つの充電用スイッチと、前記コンデンサの充電電圧に前記入力電圧を加算して昇圧する動作を行う２つの昇圧用スイッチとを備えるチャージポンプ回路を２段に縦属接続したチャージポンプ方式電源回路であって、
２段目のチャージポンプ回路は、前記２つの充電用スイッチのうち前記コンデンサに充電を行う高電位側に設けられる充電用スイッチが各一端を共通に前記コンデンサに接続され、各他端に互いに異なる値の充電用電圧が印加される複数のスイッチで構成され、
充電動作期間において初段チャージポンプ回路の入力電圧または前記初段チャージポンプ回路からの入力電圧の値に応じて前記複数のスイッチの一つを選択して閉路動作させる手段、
を備えることを特徴とするチャージポンプ方式電源回路。
【請求項４】
前記複数のスイッチが２つである場合に、前記互いに異なる値の充電用電圧は、初段チャージポンプ回路の入力電圧と、前記初段チャージポンプ回路の出力電圧とで構成されることを特徴とする請求項３に記載のチャージポンプ方式電源回路。
【請求項５】
コンデンサを入力電圧まで充電する動作を行う２つの充電用スイッチと、前記コンデンサの充電電圧に前記入力電圧を加算して昇圧する動作を行う２つの昇圧用スイッチとを備えるチャージポンプ回路を３段に縦属接続したチャージポンプ方式電源回路であって、
２段目と３段目のチャージポンプ回路は、それぞれ、
前記２つの昇圧用スイッチのうち前記コンデンサの充電電圧に昇圧電圧を加算する側に設けられる昇圧用スイッチが各一端を共通に前記コンデンサに接続され、各他端に互いに異なる値の昇圧電圧が印加される複数のスイッチで構成され、または、前記２つの充電用スイッチのうち前記コンデンサに充電を行う高電位側に設けられる充電用スイッチが各一端を共通に前記コンデンサに接続され、各他端に互いに異なる値の充電用電圧が印加される複数のスイッチで構成され、
昇圧動作期間と充電期間の該当する期間において初段チャージポンプ回路の入力電圧または前記初段チャージポンプ回路からの入力電圧の値に応じて前記２段目と３段目のチャージポンプ回路における複数のスイッチの一つをそれぞれ選択して閉路動作させる手段、
を備えることを特徴とするチャージポンプ方式電源回路。
【請求項６】
前記２段目のチャージポンプ回路における前記複数のスイッチが２つであり、前記３段目のチャージポンプ回路における前記複数のスイッチが３つである場合に、
前記２段目のチャージポンプ回路における前記互いに異なる値の昇圧電圧または充電用電圧は、初段チャージポンプ回路の入力電圧と、前記初段チャージポンプ回路の出力電圧とで構成され、
前記３段目のチャージポンプ回路における前記互いに異なる値の昇圧電圧または充電用電圧は、初段チャージポンプ回路の入力電圧と前記初段チャージポンプ回路の出力電圧と前記２段目チャージポンプ回路の出力電圧とで構成される、
ことを特徴とする請求項５に記載のチャージポンプ方式電源回路。
【請求項７】
コンデンサを入力電圧まで充電する動作を行う２つの充電用スイッチと、前記コンデンサの充電電圧に前記入力電圧を加算して昇圧する動作を行う２つの昇圧用スイッチとを備えるチャージポンプ回路を多段に縦属接続したチャージポンプ方式電源回路であって、
２段以降の各チャージポンプ回路は、前記２つの昇圧用スイッチのうち前記コンデンサの充電電圧に昇圧電圧を加算する側に設けられる昇圧用スイッチが各一端を共通に前記コンデンサに接続され、各他端に互いに異なる値の昇圧電圧が印加される複数のスイッチで構成され、
昇圧動作期間において、少なくとも初段チャージポンプ回路の入力電圧または前記初段チャージポンプ回路からの入力電圧の値に応じて前記複数のスイッチの一つを選択して閉路動作させる手段、
を備えることを特徴とするチャージポンプ方式電源回路。
【請求項８】
コンデンサを入力電圧まで充電する動作を行う２つの充電用スイッチと、前記コンデンサの充電電圧に前記入力電圧を加算して昇圧する動作を行う２つの昇圧用スイッチとを備えるチャージポンプ回路を多段に縦属接続したチャージポンプ方式電源回路であって、
２段以降の各チャージポンプ回路は、前記２つの充電用スイッチのうち前記コンデンサに充電を行う高電位側に設けられる充電用スイッチが各一端を共通に前記コンデンサに接続され、各他端に互いに異なる値の充電用電圧が印加される複数のスイッチで構成され、
充電動作期間において、少なくとも初段チャージポンプ回路の入力電圧または前記初段チャージポンプ回路からの入力電圧の値に応じて前記複数のスイッチの一つを選択して閉路動作させる手段、
を備えることを特徴とするチャージポンプ方式電源回路。
【請求項９】
コンデンサを入力電圧まで充電する動作を行う２つの充電用スイッチと、前記コンデンサの充電電圧に前記入力電圧を加算して昇圧する動作を行う２つの昇圧用スイッチとを備えるチャージポンプ回路を多段に縦属接続したチャージポンプ方式電源回路であって、
２段以降の各チャージポンプ回路は、
前記２つの昇圧用スイッチのうち前記コンデンサの充電電圧に昇圧電圧を加算する側に設けられる昇圧用スイッチが各一端を共通に前記コンデンサに接続され、各他端に互いに異なる値の昇圧電圧が印加される複数のスイッチと、前記２つの充電用スイッチのうち前記コンデンサに充電を行う高電位側に設けられる充電用スイッチが各一端を共通に前記コンデンサに接続され、各他端に互いに異なる値の充電用電圧が印加される複数のスイッチとが混在して構成され、
昇圧動作期間と充電期間の該当する期間において、少なくとも初段チャージポンプ回路の入力電圧または前記初段チャージポンプ回路からの入力電圧の値に応じて前記複数のスイッチの一つを選択して閉路動作させる手段、
を備えることを特徴とするチャージポンプ方式電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、コンデンサの充放電によって入力電圧を昇圧して出力するチャージポンプ方式電源回路に関し、特に多段に縦属接続して高電圧を得るチャージポンプ方式電源回路に関するものである。
【背景技術】
【０００２】
チャージポンプ方式電源回路は、一般に、充電路と放電路を構成するスイッチにＭＯＳトランジスタを用い、入力電源を充電路から充電コンデンサに印加して電荷を蓄積し、さらに入力電源を放電路から充電用コンデンサに印加して充電電荷に加算し、その加算電荷を出力用コンデンサに移すことで、電圧の昇圧を行っている（例えば特許文献１，２）。この場合、得られる昇圧電圧は入力電圧の２倍であるので、さらに高い電圧を得ようとする場合は、多段に縦属接続した構成が採用されている。以下、この発明の理解を容易にするために、２段構成のチャージポンプ方式電源回路について説明する。
【０００３】
図８は、従来技術による２段構成のチャージポンプ方式電源回路の基本構成を示す回路図である。図８において、初段のチャージポンプ方式電源回路（以降、単に「チャージポンプ回路」と記す）ＣＰ１と２段目のチャージポンプ回路ＣＰ２は、同様の構成である。チャージポンプ回路ＣＰ１では、充電路を構成するスイッチ（ＰＭＯＳトランジスタＱ１１，ＮＭＯＳトランジスタＱ１２）と、放電路を構成するスイッチ（ＮＭＯＳトランジスタＱ１３，ＰＭＯＳトランジスタＱ１４）と、充電用コンデンサＣ１１と、出力用コンデンサＣ１２とを備えている。
【０００４】
チャージポンプ回路ＣＰ１の充電側では、ＰＭＯＳトランジスタＱ１１のソース電極は入力電圧Ｖｉｎが印加され、ＰＭＯＳトランジスタＱ１１のドレイン電極は充電用コンデンサＣ１１の一方の電極に接続されている。ＮＭＯＳトランジスタＱ１２のドレイン電極は充電用コンデンサＣ１１の他方の電極に接続され、ＮＭＯＳトランジスタＱ１２のソース電極は接地（グランド）に接続されている。そして、図示しない制御回路が発生する充電制御信号ＴＣ１が、ＮＭＯＳトランジスタＱ１２のゲート電極に直接印加されるとともに、インバータＱ５１を介してＰＭＯＳトランジスタＱ１１のゲート電極に印加される。
【０００５】
チャージポンプ回路ＣＰ１の放電側では、ＮＭＯＳトランジスタＱ１３のソース電極は入力電圧Ｖｉｎが印加され、ドレイン電極は充電用コンデンサＣ１１の他方の電極に接続されている。ＰＭＯＳトランジスタＱ１４のソース電極は充電用コンデンサＣ１１の一方の電極に接続され、ＰＭＯＳトランジスタＱ１４のドレイン電極と接地との間には、出力用コンデンサＣ１２が配置されている。そして、充電制御信号ＴＣ１をインバータＱ７１で反転した放電制御信号ＴＤ１が、ＮＭＯＳトランジスタＱ１３のゲート電極に直接印加されるとともに、インバータＱ６１を介してＰＭＯＳトランジスタＱ１４のゲート電極に印加される。
【０００６】
また、チャージポンプ回路ＣＰ２では、充電路を構成するスイッチ（ＰＭＯＳトランジスタＱ２１，ＮＭＯＳトランジスタＱ２２）と、放電路を構成するスイッチ（ＮＭＯＳトランジスタＱ２３，ＰＭＯＳトランジスタＱ２４）と、充電用コンデンサＣ２１と、出力用コンデンサＣ２２とを備えている。
【０００７】
チャージポンプ回路ＣＰ２の充電側では、ＰＭＯＳトランジスタＱ２１のソース電極はチャージポンプ回路ＣＰ１のＰＭＯＳトランジスタＱ１４のドレイン電極に接続され、ＰＭＯＳトランジスタＱ２１のドレイン電極は、充電用コンデンサＣ２１の一方の電極に接続されている。ＮＭＯＳトランジスタＱ２２のドレイン電極は、充電用コンデンサＣ２１の他方の電極に接続され、ＮＭＯＳトランジスタＱ２２のソース電極は、接地（グランド）に接続されている。そして、図示しない制御回路が発生する充電制御信号ＴＣ１が、ＮＭＯＳトランジスタＱ２２のゲート電極に直接印加されるとともに、インバータＱ５２を介してＰＭＯＳトランジスタＱ２１のゲート電極に印加される。
【０００８】
チャージポンプ回路ＣＰ２の放電側では、ＮＭＯＳトランジスタＱ２３のソース電極はチャージポンプ回路ＣＰ１のＰＭＯＳトランジスタＱ１４のドレイン電極に接続され、ドレイン電極は充電用コンデンサＣ２１の他方の電極に接続されている。ＰＭＯＳトランジスタＱ２４のソース電極は充電用コンデンサＣ２１の一方の電極に接続され、ＰＭＯＳトランジスタＱ２４のドレイン電極と接地との間には、出力用コンデンサＣ２２が配置されている。そして、充電制御信号ＴＣ１をインバータＱ７１で反転した放電制御信号ＴＤ１が、ＮＭＯＳトランジスタＱ２３のゲート電極に直接印加されるとともに、インバータＱ６２を介してＰＭＯＳトランジスタＱ２４のゲート電極に印加される。
【０００９】
図９は、以上のように構成される２段構成のチャージポンプ方式電源回路の昇圧動作を説明するタイムチャートである。図示しない制御回路が発生する充電制御信号ＴＣ１とそれを反転した放電制御信号ＴＤ１は、図９に示すように、デューティ比を同じくして互いに極性が異なる状態で高レベル期間と低レベル期間とを交互に繰り返す二値レベルの信号である。これによって、チャージポンプ回路ＣＰ１およびチャージポンプ回路ＣＰ２では、充電路と放電路が一定の等しい時間幅で交互に切り替えられる。
【００１０】
すなわち、チャージポンプ回路ＣＰ１およびチャージポンプ回路ＣＰ２では、充電制御信号ＴＣ１が高レベル（以降「Ｈｉレベル」と記す）、放電制御信号ＴＤ１が低レベル（以降「Ｌｏレベル」と記す）である充電期間では、ＰＭＯＳトランジスタＱ１１，Ｑ２１およびＮＭＯＳトランジスタＱ１２，Ｑ２２がそれぞれオン動作を行う。また、放電制御信号ＴＤ１がＨｉレベル、充電制御信号ＴＣ１がＬｏレベルである放電期間では、ＮＭＯＳトランジスタＱ１３，Ｑ２３およびＰＭＯＳトランジスタＱ１４，Ｑ２４がそれぞれオン動作を行う。
【００１１】
まず、チャージポンプ回路ＣＰ１では、充電制御信号ＴＣ１をＨｉレベルで、放電制御信号ＴＤ１がＬｏレベルである充電期間において、入力電源Ｖｉｎと接地（グランド）との間に直列に配置されるＰＭＯＳトランジスタＱ１１、充電用コンデンサＣ１１およびＮＭＯＳトランジスタＱ１２の直列回路において、ＰＭＯＳトランジスタＱ１１とＮＭＯＳトランジスタＱ１２とがそれぞれオン動作を行い、充電電流Ｉ１１が流れて充電用コンデンサＣ１１が電圧ＶＣ１１まで充電される。
【００１２】
次に、放電制御信号ＴＤ１がＨｉレベルで、充電制御信号ＴＣ１がＬｏレベルである放電期間において、入力電源Ｖｉｎと接地（グランド）との間に直列に配置されるＮＭＯＳトランジスタＱ１３、充電用コンデンサＣ１１、ＰＭＯＳトランジスタＱ１４および出力用コンデンサＣ１２の直列回路において、ＮＭＯＳトランジスタＱ１３とＰＭＯＳトランジスタＱ１４とがそれぞれオン動作を行い、放電電流Ｉ１２が流れ、入力電源Ｖｉｎの電圧Ｖｉｎを充電用コンデンサＣ１１の充電電圧ＶＣ１１に加算した電圧を出力用コンデンサＣ１２に移す放電動作（昇圧動作）が行われる。
【００１３】
チャージポンプ回路ＣＰ１では、以上の充電動作と放電動作とが交互に行われるので、出力用コンデンサＣ１２に入力電源の電圧Ｖｉｎを２倍に昇圧した電圧に相当する出力電圧Ｖｏｕｔ１（２×Ｖｉｎ）が得られる。そして、チャージポンプ回路ＣＰ２でも同様の動作が行われる。
【００１４】
すなわち、チャージポンプ回路ＣＰ２では、充電期間において出力用コンデンサＣ１２の端子電圧Ｖｏｕｔ１による充電電流Ｉ２１が流れて充電用コンデンサＣ２１が電圧ＶＣ２１まで充電される。次の放電期間において出力用コンデンサＣ１２の端子電圧Ｖｏｕｔ１を充電用コンデンサＣ２１の充電電圧ＶＣ２１に加算した電圧を出力用コンデンサＣ２２に移す昇圧動作が行われる。これが繰り返されることで、出力用コンデンサＣ２２に、損失が無いと仮定した場合、入力電圧Ｖｉｎを４倍に昇圧した電圧に相当する出力電圧Ｖｏｕｔ２（４×Ｖｉｎ）が得られる。
【００１５】
【特許文献１】特開平１１−１５０９４３号公報
【特許文献２】特開２００１−３０９６４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上述した従来技術による多段縦属接続構成のチャージポンプ方式電源回路では、２段目以降の各段が単純に入力電圧を２倍にするので、出力電圧は接続段数に応じた倍率で得られることになり、入力電圧の変化量に対して出力電圧の変化量が大きくなる。また、出力電圧が倍率に合わせて変化するので、同一の出力端子における出力電圧が入力電圧に応じて大きく異なる。したがって、最大入力電圧を耐圧に持つ素子で回路を構成する必要があり、回路規模が大きくなるという問題がある。
【００１７】
この問題を回避するため、従来では、チャージポンプ回路を多段に縦属接続して高電圧を得る場合には、例えば入力電圧の印加経路に定電圧回路を挿入し入力電圧を安定化させる方法が採用されているが、この方法では、電源効率が大幅に悪くなるので、改善が望まれている。
【００１８】
この発明は、上記に鑑みてなされたものであり、入力電圧を安定化させることなく直接印加することができ、かつ入力電圧の変更に対して素子耐圧を問題にすることなく高電圧が取得できる多段縦属接続構成のチャージポンプ方式電源回路を得ることを目的とする。
【課題を解決するための手段】
【００１９】
上述した目的を達成するために、この発明は、コンデンサを入力電圧まで充電する動作を行う２つの充電用スイッチと、前記コンデンサの充電電圧に前記入力電圧を加算して昇圧する動作を行う２つの昇圧用スイッチとを備えるチャージポンプ回路を２段に縦属接続したチャージポンプ方式電源回路であって、２段目のチャージポンプ回路は、前記２つの昇圧用スイッチのうち前記コンデンサの充電電圧に昇圧電圧を加算する側に設けられる昇圧用スイッチが各一端を共通に前記コンデンサに接続され、各他端に互いに異なる値の昇圧電圧が印加される複数のスイッチで構成され、昇圧動作期間において初段チャージポンプ回路の入力電圧または前記初段チャージポンプ回路からの入力電圧の値に応じて前記複数のスイッチの一つを選択して閉路動作させる手段を備えることを特徴とする。
【００２０】
この発明によれば、出力電圧の昇圧倍率を接続段数に応じた倍率ではなく入力電圧に応じて変化させることができる。したがって、入力電圧を安定化させることなく直接印加することができ、かつ入力電圧の変更に対して素子耐圧を問題にすることなく高電圧を取得することができるので、回路規模の縮小化が図れる。
【発明の効果】
【００２１】
この発明によれば、入力電圧を安定化させることなく直接印加することができ、かつ入力電圧の変更に対して素子耐圧を問題にすることなく高電圧が取得できる多段縦属接続構成のチャージポンプ方式電源回路が得られるという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
以下に図面を参照して、この発明にかかるチャージポンプ方式電源回路の好適な実施の形態を詳細に説明する。
【００２３】
実施の形態１．
図１は、この発明の実施の形態１によるチャージポンプ方式電源回路を基本構成示す回路図である。この実施の形態１では、２段構成のチャージポンプ方式電源回路が示されている。なお、図１では、図８（従来例）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。また、入力電源の電圧は、Ｖｉｎに代えてＶｉｎ０として示されている。ここでは、この実施の形態１に関わる部分を中心に説明する。
【００２４】
図１において、初段のチャージポンプ回路１０は、図８（従来例）に示したチャージポンプ回路ＣＰ１と同様の構成である。２段目のチャージポンプ回路１１は、図８（従来例）に示したチャージポンプ回路ＣＰ２において、放電側のＮＭＯＳトランジスタＱ２３に代えて並列接続した２つのＮＭＯＳトランジスタＱ２３０，Ｑ２３１が設けられている。そして、選択信号発生回路１２と、選択回路を構成するＡＮＤ回路２０，２１とが設けられている。
【００２５】
２つのＮＭＯＳトランジスタＱ２３０，Ｑ２３１では、一方のＮＭＯＳトランジスタＱ２３０のソース電極には、チャージポンプ回路ＣＰ２におけるＮＭＯＳトランジスタＱ２３と同様に、初段のチャージポンプ回路１０の出力電圧Ｖｏｕｔ１が印加されるが、他方のＮＭＯＳトランジスタＱ２３１のソース電極には、入力電圧Ｖｉｎ０が印加される。
【００２６】
選択信号発生回路１２は、直列接続の抵抗素子Ｒ１，Ｒ２で構成される抵抗分圧回路と、比較回路１５と、基準電圧源（電圧Ｖｒｅｆ）と、インバータ１６とを備えている。抵抗分圧回路（Ｒ１，Ｒ２）では、抵抗素子Ｒ１の一端が入力電圧Ｖｉｎ０の供給ラインに接続され、抵抗素子Ｒ２の一端が接地（グランド）に接続され、抵抗素子Ｒ１，Ｒ２の他端接続端が比較回路１５の逆相入力端（−）に接続されている。比較回路１５の正相入力端（＋）には基準電圧源（電圧Ｖｒｅｆ）が接続され、比較回路１５の出力端はＡＮＤ回路２１の一方の入力端に接続されるとともに、インバータ１６を介してＡＮＤ回路２０の一方の入力端に接続されている。ＡＮＤ回路２０，２１の各他方の入力端にはインバータＱ７１が出力する放電制御信号ＴＤ１が印加される。そして、ＡＮＤ回路２０の出力端は、ＮＭＯＳトランジスタＱ２３１がゲート電極に接続され、ＡＮＤ回路２１の出力端は、ＮＭＯＳトランジスタＱ２３０がゲート電極に接続されている。
【００２７】
次に、以上のように構成される実施の形態１によるチャージポンプ方式電源回路の動作について説明する。初段のチャージポンプ回路１０は、図８（従来例）に示したチャージポンプ回路ＣＰ１と同様に、入力電圧Ｖｉｎ０を２倍に昇圧した電圧を２段目のチャージポンプ回路１１への出力電圧Ｖｏｕｔ１として出力する。
【００２８】
２段目のチャージポンプ回路１１では、充電制御信号ＴＣ１がＨｉレベルである充電期間では、図８（従来例）に示したチャージポンプ回路ＣＰ２と同様に、初段のチャージポンプ回路１０の出力電圧Ｖｏｕｔ１（入力電圧Ｖｉｎ０の２倍に相当）による充電用コンデンサＣ２１への充電動作が行われる。しかし、放電制御信号ＴＤ１がＨｉレベルである放電期間においては、単に初段のチャージポンプ回路１０の出力電圧Ｖｏｕｔ１を２倍に昇圧するのではなく、入力電圧Ｖｉｎ０のレベルに応じて昇圧電圧を切り替え得るようになっている。
【００２９】
すなわち、選択信号発生回路１２では、抵抗分圧回路（Ｒ１，Ｒ２）は、入力電圧Ｖｉｎ０の供給ラインと接地（グランド）との間に配置されるので、その分圧電圧値は入力電圧Ｖｉｎ０のレベル変化をモニタした電圧値となる。比較回路１５では、抵抗分圧回路（Ｒ１，Ｒ２）が出力するモニタ電圧と基準電圧Ｖｒｅｆと大小関係が比較される。その結果、放電制御信号ＴＤ１がＨｉレベルである場合では、次のような動作が行われる。
【００３０】
（１）比較回路１５では、入力電圧Ｖｉｎ０をモニタした電圧値が基準電圧Ｖｒｅｆよりも低い場合は、出力をＨｉレベルにする。これによって、ＡＮＤ回路２１の出力はＨｉレベルとなり、ＡＮＤ回路２０の出力はＬｏレベルとなるので、ＮＭＯＳトランジスタＱ２３０がオン動作を行い、ＮＭＯＳトランジスタＱ２３１がオフ動作を行う。その結果、充電用コンデンサＣ２１の充電電圧Ｖｏｕｔ１（入力電圧Ｖｉｎ０の２倍に相当）に、初段のチャージポンプ回路１０の出力電圧Ｖｏｕｔ１（入力電圧Ｖｉｎ０の２倍に相当）が昇圧電圧として加算されるので、出力用コンデンサＣ２２の端子電圧である出力電圧Ｖｏｕｔ２として入力電圧Ｖｉｎ０を４倍に昇圧した電圧に相当する電圧が得られる。これは、図８（従来例）に示したチャージポンプ回路ＣＰ２における昇圧動作と同じである。
【００３１】
（２）比較回路１５では、入力電圧Ｖｉｎ０をモニタした電圧値が基準電圧Ｖｒｅｆよりも高い場合は、出力をＬｏレベルにする。これによって、ＡＮＤ回路２０の出力はＨｉレベルとなり、ＡＮＤ回路２１の出力はＬｏレベルとなるので、ＮＭＯＳトランジスタＱ２３１がオン動作を行い、ＮＭＯＳトランジスタＱ２３０がオフ動作を行う。その結果、充電用コンデンサＣ２１の充電電圧Ｖｏｕｔ１（入力電圧Ｖｉｎ０の２倍に相当）に、入力電圧Ｖｉｎ０が昇圧電圧として加算されるので、出力用コンデンサＣ２２の端子電圧である出力電圧Ｖｏｕｔ２として入力電圧Ｖｉｎ０を３倍に昇圧した電圧に相当する電圧が得られる。
【００３２】
このように、この実施の形態１によれば、２段目のチャージポンプ回路では充電用コンデンサに充電した昇圧基礎電圧に加算する昇圧電圧を初段チャージポンプ回路の入力電圧のレベルに応じて切り替えるようにしたので、入力電圧のレベルに応じて出力電圧の昇圧倍率を変化させることができる。したがって、入力電圧を安定化させることなく直接印加することができるので、電源効率の低下が防止できる。また、入力電圧のレベル変化方向に対して出力電圧の昇圧倍率変化方向を逆向きに制御するようにしたので、入力電圧の変更に対して素子耐圧を問題にすることなく対応することができ、回路規模の小型化が図れる。
【００３３】
実施の形態２．
図２は、この発明の実施の形態２によるチャージポンプ方式電源回路の基本構成を示す回路図ある。なお、図２では、図８（従来例）および図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００３４】
図２に示すように、この実施の形態２によるチャージポンプ方式電源回路では、図１（実施の形態１）に示した構成において、２段目のチャージポンプ回路がチャージポンプ回路１１に代えてチャージポンプ回路２５となっている。この２段目のチャージポンプ回路２５は、図８（従来例）に示したチャージポンプ回路ＣＰ２において、充電側のＰＭＯＳトランジスタＱ２１に代えて並列接続した２つのＰＭＯＳトランジスタＱ２１０，Ｑ２１１が設けられている。
【００３５】
２つのＰＭＯＳトランジスタＱ２１０，Ｑ２１１では、一方のＰＭＯＳトランジスタＱ２１０のソース電極には、チャージポンプ回路ＣＰ２におけるＰＭＯＳトランジスタＱ２１と同様に、初段のチャージポンプ回路１０の出力電圧Ｖｏｕｔ１が印加されるが、他方のＮＭＯＳトランジスタＱ２１１のソース電極には、入力電圧Ｖｉｎ０が印加される。
【００３６】
そして、ＡＮＤ回路２０，２１の各他方の入力端には充電制御信号ＴＣ１が印加され、ＡＮＤ回路２０の出力はインバータＱ５２１を介してＰＭＯＳトランジスタＱ２１１のゲート電極に印加され、またＡＮＤ回路２１の出力はインバータＱ５２２を介してＰＭＯＳトランジスタＱ２１０のゲート電極に印加される。その他、図１（実施の形態１）に示した構成と同様である。
【００３７】
次に、以上のように構成される実施の形態２によるチャージポンプ方式電源回路の動作について説明する。初段のチャージポンプ回路１０は、図８（従来例）に示したチャージポンプ回路ＣＰ１と同様に、入力電圧Ｖｉｎ０を２倍に昇圧した電圧を２段目のチャージポンプ回路１１への出力電圧Ｖｏｕｔ１として出力する。
【００３８】
２段目のチャージポンプ回路２５では、放電制御信号ＴＤ１がＨｉレベルである放電期間では、図８（従来例）に示したチャージポンプ回路ＣＰ２と同様に、充電用コンデンサＣ２１に充電期間において充電された昇圧基礎電圧に昇圧電圧であるチャージポンプ回路１０の出力電圧Ｖｏｕｔ１を加算して出力電圧Ｖｏｕｔ２を得る昇圧動作が行われるが、充電制御信号ＴＣ１がＨｉレベルである充電期間では、入力電圧Ｖｉｎ０のレベルに応じて充電用コンデンサＣ２１に取り込む昇圧基礎電圧を切り替え得るようになっている。
【００３９】
すなわち、（１）比較回路１５では、入力電圧Ｖｉｎ０をモニタした電圧値が基準電圧Ｖｒｅｆよりも低い場合は、出力をＨｉレベルにする。これによって、ＡＮＤ回路２１の出力はＨｉレベルとなり、ＡＮＤ回路２０の出力はＬｏレベルとなるので、ＰＭＯＳトランジスタＱ２１０がオン動作を行い、ＰＭＯＳトランジスタＱ２１１がオフ動作を行う。その結果、充電用コンデンサＣ２１に充電される昇圧基礎電圧は初段のチャージポンプ回路１０の出力電圧Ｖｏｕｔ１（入力電圧Ｖｉｎ０の２倍に相当）となる。放電期間では、この昇圧基礎電圧Ｖｏｕｔ１（入力電圧Ｖｉｎ０の２倍に相当）に、初段のチャージポンプ回路１０の出力電圧Ｖｏｕｔ１（入力電圧Ｖｉｎ０の２倍に相当）が昇圧電圧として加算されるので、出力用コンデンサＣ２２の端子電圧である出力電圧Ｖｏｕｔ２として入力電圧Ｖｉｎ０を４倍に昇圧した電圧に相当する電圧が得られる。これは、図８（従来例）に示したチャージポンプ回路ＣＰ２における昇圧動作と同じである。
【００４０】
また、（２）比較回路１５では、入力電圧Ｖｉｎ０をモニタした電圧値が基準電圧Ｖｒｅｆよりも高い場合は、出力をＬｏレベルにする。これによって、ＡＮＤ回路２０の出力はＨｉレベルとなり、ＡＮＤ回路２１の出力はＬｏレベルとなるので、ＰＭＯＳトランジスタＱ２１１がオン動作を行い、ＰＭＯＳトランジスタＱ２１０がオフ動作を行う。その結果、充電用コンデンサＣ２１に充電される昇圧基礎電圧は初段のチャージポンプ回路１０の入力電圧Ｖｉｎ０となる。放電期間では、この昇圧基礎電圧Ｖｉｎ０に、入力電圧Ｖｉｎ０が昇圧電圧として加算されるので、出力用コンデンサＣ２２の端子電圧である出力電圧Ｖｏｕｔ２として入力電圧Ｖｉｎ０を３倍に昇圧した電圧に相当する電圧が得られる。
【００４１】
このように、この実施の形態２によれば、２段目のチャージポンプ回路では充電用コンデンサに充電する昇圧基礎電圧を初段チャージポンプ回路の入力電圧のレベルに応じて切り替えるようにし、それに昇圧電圧を加算するようにしたので、実施の形態１と同様に、入力電圧のレベルに応じて出力電圧の昇圧倍率を変化させることができる。したがって、実施の形態１と同様の作用・効果が得られる。
【００４２】
実施の形態３．
図３は、この発明の実施の形態３によるチャージポンプ方式電源回路の基本構成を示す回路図ある。なお、図３では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
【００４３】
図３に示すように、この実施の形態３によるチャージポンプ方式電源回路では、図１（実施の形態１）に示した構成において、選択信号発生回路１２の抵抗分圧回路（Ｒ１，Ｒ２）においてモニタする電圧が入力電圧Ｖｉｎ０に代えてチャージポンプ回路１０の出力電圧Ｖｏｕｔ１となっている。
【００４４】
この構成によれば、実施の形態１と同様の作用・効果が得られるのに加えて、モニタ電圧が入力電圧Ｖｉｎ０の２倍に相当する電圧であるので、選択信号発生回路１２における
比較回路での反転精度を２倍に向上させることができる。
【００４５】
実施の形態４．
図４は、この発明の実施の形態４によるチャージポンプ方式電源回路の基本構成を示す回路図ある。なお、図４では、図２（実施の形態２）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。
【００４６】
図４に示すように、この実施の形態４によるチャージポンプ方式電源回路では、図２（実施の形態２）に示した構成において、選択信号発生回路１２の抵抗分圧回路（Ｒ１，Ｒ２）においてモニタする電圧が入力電圧Ｖｉｎ０に代えてチャージポンプ回路１０の出力電圧Ｖｏｕｔ１となっている。
【００４７】
この構成によれば、実施の形態２と同様の作用・効果が得られるのに加えて、モニタ電圧が入力電圧Ｖｉｎ０の２倍に相当する電圧であるので、選択信号発生回路１２における比較回路での反転精度を２倍に向上させることができる。
【００４８】
実施の形態５．
図５は、この発明の実施の形態５によるチャージポンプ方式電源回路の基本構成を示す回路図ある。なお、図５では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態５に関わる部分を中心に説明する。
【００４９】
この実施の形態５では、チャージポンプ回路を３段以上接続する場合の構成例が示されている。その一例として、図５では、図１（実施の形態１）に示した構成において、３段目のチャージポンプ回路３０が設けられ、選択信号発生回路１２に代えて選択信号発生回路３１が設けられている。そして、選択回路として、ＡＮＤ回路３３，３４，３５が追加されている。
【００５０】
チャージポンプ回路３０では、充電路を構成するスイッチ（ＰＭＯＳトランジスタＱ３１，ＮＭＯＳトランジスタＱ３２）と、放電路を構成するスイッチ（ＮＭＯＳトランジスタＱ３３０，３３１，３３２，ＰＭＯＳトランジスタＱ３４）と、充電用コンデンサＣ３１と、出力用コンデンサＣ３２とを備えている。
【００５１】
チャージポンプ回路３０の充電側では、ＰＭＯＳトランジスタＱ３１のソース電極は前段チャージポンプ回路１１の出力電圧Ｖｏｕｔ２が印加され、ＰＭＯＳトランジスタＱ３１のドレイン電極は、充電用コンデンサＣ３１の一方の電極に接続されている。ＮＭＯＳトランジスタＱ３２のドレイン電極は充電用コンデンサＣ３１の他方の電極に接続され、ＮＭＯＳトランジスタＱ３２のソース電極は、接地（グランド）に接続されている。そして、充電制御信号ＴＣ１が、ＮＭＯＳトランジスタＱ３２のゲート電極に直接印加されるとともに、インバータＱ５３を介してＰＭＯＳトランジスタＱ３１のゲート電極に印加される。
【００５２】
チャージポンプ回路３０の放電側では、ＮＭＯＳトランジスタＱ３３０，３３１，３３２は、ドレイン電極は共通に充電用コンデンサＣ３１の他方の電極に接続されるが、ＮＭＯＳトランジスタＱ３３０のソース電極はチャージポンプ回路１１の出力電圧Ｖｏｕｔ２が印加され、ＮＭＯＳトランジスタＱ３３１のソース電極は初段チャージポンプ回路１０の出力電圧Ｖｏｕｔ１が印加され、ＮＭＯＳトランジスタＱ３３２のソース電極は入力電圧Ｖｉｎ０が印加されている。ＰＭＯＳトランジスタＱ３４のソース電極は充電用コンデンサＣ３１の一方の電極に接続され、ＰＭＯＳトランジスタＱ３４のドレイン電極と接地との間には、出力用コンデンサＣ３２が配置されている。
【００５３】
そして、ＰＭＯＳトランジスタＱ３４のゲート電極はインバータＱ７１が出力する放電制御信号ＴＤ１がインバータＱ６３を介して印加されるが、ＮＭＯＳトランジスタＱ３３０のソース電極はＡＮＤ回路３３の出力が印加され、ＮＭＯＳトランジスタＱ３３１のソース電極はＡＮＤ回路３４の出力が印加され、ＮＭＯＳトランジスタＱ３３２のソース電極はＡＮＤ回路３５の出力が印加されている。
【００５４】
選択信号発生回路３１は、例えば図６に示すように構成され、入力電圧Ｖｉｎ０を入力電圧Ｖｉとして、５つの選択制御信号Ｓ１〜Ｓ５を発生するようになっている。選択制御信号Ｓ１〜Ｓ５はＡＮＤ回路２０，２１，３３〜３５の各一方の入力端にそれぞれ印加される。ＡＮＤ回路３３〜３５の各他方の入力は、ＡＮＤ回路２０，２１と同様に、放電制御信号ＴＤ１が印加される。
【００５５】
図６は、図５に示す選択信号発生回路の構成例を示す回路図である。図６において、選択信号発生回路３１は、入力電圧Ｖｉを並列にモニタする４個の抵抗分圧回路（Ｒ１，Ｒ２）（Ｒ３，Ｒ４）（Ｒ５，Ｒ６）（Ｒ７，Ｒ８）と、対応するモニタ電圧と対応する基準電圧Ｖｒｅｆとの大小関係を比較する４個の比較回路４０，４２，４３，４４と、比較回路４０の出力を反転するインバータ４１とを備えている。インバータ４１の出力が選択制御信号Ｓ１となり、比較回路４０，４２，４３，４４の出力が、それぞれ選択制御信号Ｓ２，Ｓ３，Ｓ４，Ｓ５となるとしている。
【００５６】
次に、図５〜図７を参照して、以上のように構成される実施の形態５によるチャージポンプ方式電源回路の動作について説明する。なお、図７は、図５に示すチャージポンプ方式電源回路の昇圧動作を説明する図である。
【００５７】
選択信号発生回路３１の入力電圧Ｖｉは、入力電圧Ｖｉｎ０の検出電圧であり、図７に示すように、４種類の検出電圧Ｖｄｅｔ１〜Ｖｄｅｔ４からなる。ここで、検出電圧Ｖｄｅｔ１〜Ｖｄｅｔ４の大小関係は、Ｖｄｅｔ１＜Ｖｄｅｔ２＜Ｖｄｅｔ３＜Ｖｄｅｔ４であるが、その電圧範囲は、選択制御信号Ｓ１〜Ｓ５のレベルが、次のような関係となるように定められている。
【００５８】
すなわち、選択制御信号Ｓ１〜Ｓ５のレベルは、次のようになるとしている。入力電圧Ｖｉ＝検出電圧Ｖｄｅｔ１であるときは、Ｓ１＝Ｈｉレベル、Ｓ２＝Ｌｏレベル、Ｓ３＝Ｈｉレベル、Ｓ４＝Ｓ５＝Ｌｏレベルとなる。入力電圧Ｖｉ＝検出電圧Ｖｄｅｔ２であるときは、Ｓ１＝Ｈｉレベル、Ｓ２＝Ｓ３＝Ｌｏレベル、Ｓ４＝Ｈｉレベル、Ｓ５＝Ｌｏレベルとなる。入力電圧Ｖｉ＝検出電圧Ｖｄｅｔ３であるときは、Ｓ１＝Ｌｏレベル、Ｓ２＝Ｈｉレベル、Ｓ３＝＝Ｌｏレベル、Ｓ４＝Ｈｉレベル、Ｓ５＝Ｌｏレベルとなる。入力電圧Ｖｉ＝検出電圧Ｖｄｅｔ４であるときは、Ｓ１＝Ｌｏレベル、Ｓ２＝Ｈｉレベル、Ｓ３Ｌｏレベル、Ｓ４＝Ｌｏレベル、Ｓ５＝Ｈｉレベルとなる。
【００５９】
放電制御信号ＴＤ１がＨｉレベルである放電期間でのチャージポンプ回路１０の出力電圧Ｖｏｕｔ１は、４種類の検出電圧Ｖｄｅｔ１〜Ｖｄｅｔ４において、入力電圧Ｖｉｎ０の２倍に相当する２Ｖｉｎ０である。４種類の検出電圧Ｖｄｅｔ１〜Ｖｄｅｔ４におけるチャージポンプ回路１１，３０での昇圧動作は、次のようになる。
【００６０】
（１）入力電圧Ｖｉ≧検出電圧Ｖｄｅｔ１であるときは、ＡＮＤ回路２０の出力はＨｉレベル、ＡＮＤ２１の出力はＬｏレベル、ＡＮＤ回路３３の出力はＨｉレベル、ＡＮＤ回路３４，３５の出力はそれぞれＬｏレベルである。チャージポンプ回路１１ではＮＭＯＳトランジスタＱ２３０がオン動作を行い、チャージポンプ回路３０ではＮＭＯＳトランジスタ３３０がオン動作を行う。
【００６１】
したがって、チャージポンプ回路１１において充電用コンデンサＣ２１の昇圧基礎電圧に加算する昇圧電圧は、２Ｖｉｎ０となるので、出力電圧Ｖｏｕｔ２に４Ｖｉｎ０なる電圧が得られる。この電圧４Ｖｉｎ０がチャージポンプ回路３０において充電用コンデンサＣ２１に充電される昇圧基礎電圧となるので、これに出力電圧Ｖｏｕｔ２＝４Ｖｉｎ０が加算される。その結果、出力電圧Ｖｏｕｔ３に８Ｖｉｎ０なる電圧が得られる。
【００６２】
（２）入力電圧Ｖｉ≧検出電圧Ｖｄｅｔ２であるときは、ＡＮＤ回路２０の出力はＨｉレベル、ＡＮＤ回路２１の出力はＬｏレベル、ＡＮＤ回路３３の出力はＬｏレベル、ＡＮＤ回路３４の出力はＨｉレベル、ＡＮＤ回路３５の出力はＬｏレベルである。チャージポンプ回路１１ではＮＭＯＳトランジスタＱ２３０がオン動作を行い、チャージポンプ回路３０ではＮＭＯＳトランジスタ３３１がオン動作を行う。
【００６３】
したがって、チャージポンプ回路１１において充電用コンデンサＣ２１の昇圧基礎電圧に加算する昇圧電圧は、２Ｖｉｎ０となるので、出力電圧Ｖｏｕｔ２に４Ｖｉｎ０なる電圧が得られる。この電圧４Ｖｉｎ０がチャージポンプ回路３０において充電用コンデンサＣ２１に充電される昇圧基礎電圧となるので、これに出力電圧Ｖｏｕｔ１＝２Ｖｉｎ０が加算される。その結果、出力電圧Ｖｏｕｔ３に６Ｖｉｎ０なる電圧が得られる。
【００６４】
（３）入力電圧Ｖｉ≧検出電圧Ｖｄｅｔ３であるときは、ＡＮＤ回路２０の出力はＬｏレベル、ＡＮＤ回路２１の出力はＨｉレベル、ＡＮＤ回路３３の出力はＬｏレベル、ＡＮＤ回路３４の出力はＨｉレベル、ＡＮＤ回路３５の出力はＬｏレベルである。チャージポンプ回路１１ではＮＭＯＳトランジスタＱ２３１がオン動作を行い、チャージポンプ回路３０ではＮＭＯＳトランジスタ３３１がオン動作を行う。
【００６５】
したがって、チャージポンプ回路１１において充電用コンデンサＣ２１の昇圧基礎電圧に加算する昇圧電圧は、入力電圧Ｖｉｎ０となるので、出力電圧Ｖｏｕｔ２に３Ｖｉｎ０なる電圧が得られる。この電圧３Ｖｉｎ０がチャージポンプ回路３０において充電用コンデンサＣ２１に充電される昇圧基礎電圧となるので、これに出力電圧Ｖｏｕｔ１＝２Ｖｉｎ０が加算される。その結果、出力電圧Ｖｏｕｔ３に５Ｖｉｎ０なる電圧が得られる。
【００６６】
（４）入力電圧Ｖｉ≧検出電圧Ｖｄｅｔ４であるときは、ＡＮＤ回路２０の出力はＬｏレベル、ＡＮＤ回路２１の出力はＨｉレベル、ＡＮＤ回路３３の出力はＬｏレベル、ＡＮＤ回路３４の出力はＬｏレベル、ＡＮＤ回路３５の出力はＨｉレベルである。チャージポンプ回路１１ではＮＭＯＳトランジスタＱ２３１がオン動作を行い、チャージポンプ回路３０ではＮＭＯＳトランジスタ３３２がオン動作を行う。
【００６７】
したがって、チャージポンプ回路１１において充電用コンデンサＣ２１の昇圧基礎電圧に加算する昇圧電圧は、入力電圧Ｖｉｎ０となるので、出力電圧Ｖｏｕｔ２に３Ｖｉｎ０なる電圧が得られる。この電圧３Ｖｉｎ０がチャージポンプ回路３０において充電用コンデンサＣ２１に充電される昇圧基礎電圧となるので、これに入力電圧Ｖｉｎ０が加算される。その結果、出力電圧Ｖｏｕｔ３に４Ｖｉｎ０なる電圧が得られる。
【００６８】
このように、実施の形態５によれば、２段目のチャージポンプ回路が入力電圧Ｖｉｎ０の３倍と４倍との昇圧が行える場合に、３段目のチャージポンプ回路にて昇圧に用いる電圧を、入力電圧Ｖｉｎ０と初段チャージポンプ回路の出力電圧Ｖｏｕｔ１と２段目チャージポンプ回路の出力電圧Ｖｏｕｔ２との３つから選択できるようにしたので、３段目のチャージポンプ回路の出力には、入力電圧Ｖｉｎ０の４倍〜８倍の電圧が得られる。
【００６９】
なお、この実施の形態５では、実施の形態１への適用例を示したが、実施の形態２〜３にも同様に適用することができる。このとき、２段目と３段目において、双方が充電側または放電側で切り替えを行うようにしてもよいが、一方が充電側で切り替えを行い、他方が放電側で切り替えを行うようにしてもよい。
【００７０】
また、実施の形態５の説明から理解できるように、多段に接続するチャージポンプ回路は、４段以上であっても同様の考えで構成できることは言うまでもない。
【００７１】
さらに、実施の形態１〜５では、選択信号発生回路では、選択制御信号を作るのに比較回路を用いたが、ヒステリシス特性を持つようにしてもよい。また、電圧を検知できる回路であればよいので、その種類は問わない。
【産業上の利用可能性】
【００７２】
以上のように、この発明にかかるチャージポンプ方式電源回路は、入力電圧を安定化させることなく直接印加することができ、かつ入力電圧の変更に対して素子耐圧を問題にすることなく高電圧を取得するのに有用である。
【図面の簡単な説明】
【００７３】
【図１】この発明の実施の形態１によるチャージポンプ方式電源回路の基本構成を示す回路図である。
【図２】この発明の実施の形態２によるチャージポンプ方式電源回路の基本構成を示す回路図である。
【図３】この発明の実施の形態３によるチャージポンプ方式電源回路の基本構成を示す回路図である。
【図４】この発明の実施の形態４によるチャージポンプ方式電源回路の基本構成を示す回路図である。
【図５】この発明の実施の形態５によるチャージポンプ方式電源回路の基本構成を示す回路図である。
【図６】図５に示す選択信号発生回路の構成例を示す回路図である。
【図７】図５に示すチャージポンプ方式電源回路の昇圧動作を説明する図である。
【図８】従来技術による２段構成のチャージポンプ方式電源回路の基本構成を示す回路図である。
【図９】図８に示すチャージポンプ方式電源回路の昇圧動作を説明するタイムチャートである。
【符号の説明】
【００７４】
１０，１１，２５，３０  チャージポンプ回路（チャージポンプ方式電源回路）
１２，３１  選択信号発生回路
１５，４０，４２〜４４  比較回路
１６，４１  インバータ
２０，２１，３３〜３５  選択回路を構成するＡＮＤ回路
Ｒ１〜Ｒ８  入力電圧をモニタする抵抗分圧回路を構成する抵抗素子
Ｖｒｅｆ  基準電圧源の電圧
Ｑ１１，Ｑ１４，Ｑ２１，Ｑ２４，Ｑ２１０，Ｑ２１１，Ｑ３１，Ｑ３４  ＰＭＯＳトランジスタ
Ｑ１２，Ｑ１３，Ｑ２２，Ｑ２３０，Ｑ２３１，Ｑ２３，Ｑ３２，Ｑ３３０〜Ｑ３３２  ＮＭＯＳトランジスタ
Ｃ１１，Ｃ２１，Ｃ３１  充電用コンデンサ
Ｃ１１，Ｃ２１，Ｃ３１  出力用コンデンサ
Ｑ５１，Ｑ６１，Ｑ５２，Ｑ６２，Ｑ５３，Ｑ６３，Ｑ７１  インバータ
Ｖｉｎ０  入力電源の電圧
Ｖｏｕｔ１  初段チャージポンプ回路の出力電圧
Ｖｏｕｔ２  ２段目チャージポンプ回路の出力電圧
Ｖｏｕｔ３  ３段目チャージポンプ回路の出力電圧
ＴＣ１  充電制御信号
ＴＤ１  放電制御信号
【図１】
2006158132.tif 000003
【図２】
2006158132.tif 000004
【図３】
2006158132.tif 000005
【図４】
2006158132.tif 000006
【図５】
2006158132.tif 000007
【図６】
2006158132.tif 000008
【図７】
2006158132.tif 000009
【図８】
2006158132.tif 000010
【図９】
2006158132.tif 000011