(57)【要約】【課題】ＳＡＷチップなどの部品を実装する場合においても、実装するセラミック誘電体基板の実装信頼性に優れ、小型化に対応可能な高周波モジュールを提供する。【解決手段】アンテナ端子に直接又は分波回路を通して接続され、送信系と受信系とを切り替える送信用及び受信用デュプレクサと、受信用デュプレクサの入力側に挿入される整合回路と、送信用デュプレクサに接続され所定の送信通過帯域の送信信号を増幅する高周波電力増幅回路と、を複数の誘電体層を積層してなる誘電体基板の表面に実装あるいは誘電体基板内部に内装してなる高周波モジュールにおいて、前記誘電体基板を、焼結挙動が異なる少なくとも２種のガラスセラミックスからなり、前記２種のガラスセラミックスのうち、一方のガラスセラミックスにおけるガラスの結晶化温度が、他方のガラスセラミックスに含まれるガラスの軟化点よりも低い誘電体層の積層体によって構成してなることによって、Ｘ−Ｙ方向の収縮を抑制しながら焼成した基板を用いる。【選択図】図３
2006180336.tif 000002
【特許請求の範囲】
【請求項１】
アンテナ端子に直接又は分波回路を通して接続され、送信系と受信系とを切り替える送信用及び受信用デュプレクサと、受信用デュプレクサの入力側に挿入される整合回路と、送信用デュプレクサに接続され所定の送信通過帯域の送信信号を増幅する高周波電力増幅回路と、を複数の誘電体層を積層してなる誘電体基板の表面に実装あるいは誘電体基板内部に内装してなる高周波モジュールにおいて、前記誘電体基板が、焼結挙動が異なる少なくとも２種のガラスセラミックスからなる誘電体層の積層体によって構成されたＸ−Ｙ収縮率が５％以下の基板からなり、該誘電体基板の表面に、前記デュプレクサとしてＳＡＷチップをフリップチップ実装してなることを特徴とする高周波モジュール。
【請求項２】
前記焼結挙動が異なるガラスセラミックスは、いずれも結晶化ガラスとセラミックフィラーとを含み、一方のガラスセラミックスにおけるガラスの結晶化温度が、他方のガラスセラミックスに含まれるガラスの軟化点よりも低いことを特徴とする請求項１記載の高周波モジュール。
【請求項３】
前記２種のガラスセラミックスの室温〜１０００℃における熱膨張係数の差が、２×１０−６／℃以下であることを特徴とする請求項１または請求項２記載の高周波モジュール。
【請求項４】
前記２種のガラスセラミックスが、いずれも結晶化ガラスを３０質量％以上含むことを特徴とする請求項１乃至請求項３のいずれか記載の高周波モジュール。
【請求項５】
前記２種のガラスセラミックス中の残留ガラス量が、いずれも１０体積％以下であることを特徴とする請求項１乃至請求項４のいずれか記載の高周波モジュール。
【請求項６】
前記２種のガラスセラミックスに含まれる結晶化ガラスが、ディオプサイド、ハーディストナイト、セルシアン、コージェライト、アノーサイト、ガーナイト、ウィレマイト、スピネル、ムライト、フォルステライト、（スーアナイト）のうち少なくとも１種の結晶を析出するものであることを特徴とする請求項１乃至請求項５のいずれか記載の高周波モジュール。
【請求項７】
ＳＡＷチップ裏面電極が、誘電体基板表面の表面電極と半田バンプを介してフリップチップ実装してなることを特徴とする請求項１乃至請求項６記載の高周波モジュール。
【請求項８】
互いに接続される前記ＳＡＷチップにおける裏面電極の径ｄ０と誘電体基板における表面電極の径ｄ１の比率（ｄ１／ｄ０）が１．０〜１．８の関係を有することを特徴とする請求項７記載の高周波モジュール。
【請求項９】
前記半田バンプによるフリップチップ実装部の周囲を半田封止してなることを特徴とする請求項７または請求項８記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅回路、高周波フィルタ、高周波分波回路などを一体構成した高周波モジュールに関するものである。
【背景技術】
【０００２】
近年、携帯電話機の普及が進みつつあり、携帯電話機の機能、サービスの向上が図られている。このような携帯電話機では各送受信系の構成に必要な高周波信号処理回路を基板に搭載している。
【０００３】
従来の、高周波信号処理回路の一般的構成では、アンテナから入力された受信信号とアンテナに給電する送信信号とを切り替えるための送信用及び受信用デュプレクサが設けられている。
【０００４】
アンテナから入ってきた無線信号は、受信用デュプレクサの前段に設けられた整合回路を通って受信用デュプレクサに入力され、ここで受信信号が選択的に通過される。受信信号は、低雑音増幅器で増幅され、信号処理回路に供給される。
【０００５】
一方、送信信号は、所定の送信通過帯域内の送信信号を通過させる高周波フィルタを通ってノイズを落とされ、高周波電力増幅回路に伝えられる。高周波電力増幅回路は、この送信信号を電力増幅し、前記送信用デュプレクサに供給する。
【０００６】
従来、前記送信用及び受信用デュプレクサ、整合回路、高周波電力増幅回路、高周波フィルタなどがそれぞれ個別部品として製造され、基板の上面にディスクリートに搭載されている。
【特許文献１】特開２００２−１７１１３７号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
それぞれ個別の専用のチップ状電子部品を用いて基板表面に実装搭載すると、モジュール基板の大型化とともに、機器の大型化、高コスト化を招来することとなるために、小型化が可能な回路部分は、可及的に小型化するようにして、機器の小型軽量化、低コスト化を有利に展開することが求められている。
【０００８】
例えば、上記送信用及び受信用デュプレクサや高周波フィルタとしては、ＳＡＷ(Surface Acoustic Wave) チップが使用されるが、一般にはＳＡＷチップは所定のパッケージの内部に格納されているために、パッケージ自体の厚みや面積が大きいことから小さくするのに限界があった。そこで、更なる小型化を求めるために、パッケージに収納することなく、ＳＡＷチップのみを直接、誘電体基板表面にバンプを用いてフリップチップ実装することも提案されている。
【０００９】
しかしながら、フリップチップ実装する誘電体基板をセラミックスを用いると、セラミックスの収縮によって、ＳＡＷチップを実装するための誘電体基板表面の電極パッドの位置などの寸法信頼性が低下してしまい、ＳＡＷチップの誘電体基板表面への実装の歩留まりが低下してしまうという問題があった。
【００１０】
従って、本発明は、ＳＡＷチップなどの部品を実装する場合においても、実装するセラミック誘電体基板の実装信頼性に優れ、小型化に対応可能な高周波モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の高周波モジュールは、アンテナ端子に直接又は分波回路を通して接続され、送信系と受信系とを切り替える送信用及び受信用デュプレクサと、受信用デュプレクサの入力側に挿入される整合回路と、送信用デュプレクサに接続され所定の送信通過帯域の送信信号を増幅する高周波電力増幅回路と、を複数の誘電体層を積層してなる誘電体基板の表面に実装あるいは誘電体基板内部に内装してなる高周波モジュールにおいて、前記誘電体基板が、焼結挙動が異なる少なくとも２種のガラスセラミックスからなる誘電体層の積層体によって構成されたＸ−Ｙ収縮率が５％以下の基板からなり、該誘電体基板の表面に、前記デュプレクサとしてＳＡＷチップをフリップチップ実装してなることを特徴とする。
【００１２】
特に、前記焼結挙動が異なるガラスセラミックスは、いずれも結晶化ガラスとセラミックフィラーとを含み、一方のガラスセラミックスにおけるガラスの結晶化温度が、他方のガラスセラミックスに含まれるガラスの軟化点よりも低いことが望ましい。
【００１３】
セラミック誘電体基板をこのような２種のガラスセラミックスからなる誘電体層による積層体によって形成することで、誘電体基板のＸ−Ｙ方向の収縮を抑制することができ、フリップチップ実装される誘電体基板表面の電極の位置精度を高めることができ、SAW素子などの実装時の歩留まりの高い高周波モジュールを提供することができる。
【００１４】
とりわけ、前記２種のガラスセラミックスの室温〜１０００℃における熱膨張係数の差が、２×１０−６／℃以下であることが誘電体基板の内部に応力が発生することを防止することができる。
【００１５】
また、前記２種のガラスセラミックスが、いずれも結晶化ガラスを３０質量％以上含み、さらには、前記２種のガラスセラミックス中の残留ガラス量が、いずれも１０体積％以下であることが望ましい。これによって、誘電体基板の強度を高めることができるとともに、誘電体基板の誘電損失を低減することができる結果、高周波回路の性能を高めることができる。
【００１６】
また、前記２種のガラスセラミックスに含まれる結晶化ガラスは、とりわけ、ディオプサイド、ハーディストナイト、セルシアン、コージェライト、アノーサイト、ガーナイト、ウィレマイト、スピネル、ムライト、フォルステライト、スーアナイトのうち少なくとも１種の結晶を析出するものであることが望ましい。これらの結晶相の析出によって強度の向上と誘電損失の低減を図ることができる。
【００１７】
また、ＳＡＷチップ裏面電極が、誘電体基板表面の表面電極と半田バンプを介してフリップチップ実装してなることを特徴とするものである。そして、互いに接続される前記ＳＡＷチップにおける裏面電極の径ｄ０と誘電体基板における表面電極の径ｄ１の比率（ｄ１／ｄ０）が１．０〜１．８の関係を有することが望ましい。また、前記半田バンプによるフリップチップ実装部の周囲を半田封止してなることを特徴とするものである。
【発明の効果】
【００１８】
本発明の高周波モジュールにおいて用いられる誘電体基板は、焼結挙動が異なるガラスセラミックスからなる少なくとも２種の誘電体層の積層体からなり、Ｘ−Ｙ方向の収縮率が５％以下であるために、ＳＡＷチップをフリップチップ実装する場合において、誘電体基板表面の実装パターンの寸法精度を高めることができる結果、ＳＡＷチップの実装歩留まりを高めることができる。
【００１９】
特に、焼結挙動が異なるガラスセラミックスは、いずれも結晶化ガラスとセラミックフィラーとを含み、第１の誘電体層に含まれる結晶化ガラスの結晶化温度が、第２の誘電体層に含まれる結晶化ガラスの軟化点よりも低いことが望ましい。
【００２０】
特に、前記第１及び第２誘電体層の熱膨張係数の差が、２×１０−６／℃以下である場合、誘電体基板中にクラックやデラミネーションの発生をより効果的に抑制することができる。
【００２１】
前記第１及び第２誘電体層が、いずれも結晶化ガラスを３０質量％以上含む場合、より安定した焼結性及び接着性を得ることができる。
【００２２】
前記第１及び第２誘電体層の残留ガラス量が、いずれも１０体積％以下であることが、Ｘ−Ｙ方向の収縮抑制効果や基板の曲げ強度、誘電損失の観点から望ましい。
【００２３】
前記第１及び第２誘電体層に含まれる結晶化ガラスが、ディオプサイド、ハーディストナイト、セルシアン、コージェライト、アノーサイト、ガーナイト、ウィレマイト、スピネル、ムライト、フォルステライト、スーアナイトのうち少なくとも１種を形成する場合、誘電特性または強度をさらに改善することができる。
【００２４】
本発明の誘電体基板の製造方法は、第１及び第２絶縁シートがお互いに収縮抑制効果を安定して発揮することができ、焼成収縮のばらつきを抑制し、かつ収縮率を０に近づけることができ、寸法精度の高い誘電体基板を提供することができる。
【００２５】
特に、前記第１及び第２絶縁シートが、それぞれ結晶化ガラス粉末を３０質量％以上含む場合、より安定した焼結性及び接着性を得ることができる。
【００２６】
前記第１及び第２誘電体層シートに含まれる前記結晶化ガラス粉末が、ディオプサイド、ハーディストナイト、セルシアン、コージェライト、アノーサイト、ガーナイト、ウィレマイト、スピネル、ムライト、フォルステライト及びスーアナイトのうち少なくとも１種を形成する場合、誘電特性または強度をさらに改善することができる。
【００２７】
そして、上記誘電体基板を用いることで、ＳＡＷ素子などの受動素子をフリップチップ実装歩留りを大きく向上させることができる。またセラミックス誘電体基板表面に形成される電極サイズを小型化することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
【００２９】
図１は、携帯電話装置等の移動体通信機器に用いられる、ＣＤＭＡデュアルバンド方式の高周波信号処理回路のブロック構成図を示す。
【００３０】
このＣＤＭＡデュアルバンド方式では、セルラー方式800ＭＨｚ帯及びＰＣＳ方式１．９ＧＨｚ帯の周波数バンドを持った２つの送受信系と、ＧＰＳ(Global Positioning System)による測位機能を利用するためＧＰＳの受信バンド１．５ＧＨｚ帯を持った１つの受信系とから構成される。
【００３１】
図１において、１はアンテナ、２は周波数帯を分けるためのＬＰＦ，ＨＰＦを含む分波器、３ａは１．９ＧＨｚ帯の送信系を分離するＳＡＷデュプレクサ、３ｂは同受信系を分離するＳＡＷデュプレクサ、４ａは８００ＭＨｚ帯の送信系を分離するＳＡＷデュプレクサ、４ｂは同受信系を分離するＳＡＷデュプレクサである。また、１２は前記分波器２から取り込まれるＧＰＳ信号を通過させるためのＳＡＷフィルタである。３ｃ，４ｃは、受信信号の位相を回転させる整合回路である。
【００３２】
送信系では、送信信号処理回路ＲＦＩＣ１７から出力されるセルラー送信信号は、ＳＡＷフィルタを有するＢＰＦ９でノイズが落とされ、高周波電力増幅回路７に伝えられる。送信信号処理回路ＲＦＩＣ１７から出力されるＰＣＳ送信信号は、ＳＡＷフィルタを有するＢＰＦ１０でノイズが落とされ、高周波電力増幅回路８に伝えられる。
【００３３】
高周波電力増幅回路７，８は、それぞれ８００ＭＨｚ帯，１．９ＧＨｚ帯の周波数で駆動され、送信電力を増幅する。増幅された送信信号は、方向性結合器５，６を通り、前記ＳＡＷデュプレクサ４ａ，３ａに入力される。
【００３４】
方向性結合器５，６は、高周波電力増幅回路７，８からの出力信号のレベルをモニタして、そのモニタ信号に基づいて高周波電力増幅回路のオートパワーコントロールする機能があり、そのモニタ出力は、検波用回路１１に入力される。
【００３５】
一方受信系は、ＳＡＷデュプレクサ４ｂ，３ｂで分離された受信信号を増幅する低雑音増幅器ＬＮＡ１４，１３と、受信信号からノイズを除去する高周波フィルタ１６，１５とを備えている。高周波フィルタ１６，１５を通った受信信号は、受信信号処理回路ＲＦＩＣ１８に伝えられ信号処理される。また、前記ＧＰＳ用ＳＡＷフィルタ１２で分離されたＧＰＳ信号は、受信信号処理回路ＲＦＩＣ１８で信号処理される。
【００３６】
前記デュプレクサの構成は限定されないが、好ましくは、３６°Ｙカット−Ｘ伝搬のＬｉＴａＯ３結晶、６４°Ｙカット−Ｘ伝搬のＬｉＮｂＯ３結晶、４５°Ｘカット−Ｚ伝搬のＬｉＢ４Ｏ７結晶などからなる基板上に、櫛歯状のＩＤＴ(Inter Digital Transducer)電極が形成されたものである。
【００３７】
前記高周波電力増幅回路の構成も限定されないが、好ましくは、高周波信号を増幅する機能を持ち、小型化、高効率化を図るためにＧａＡｓＨＢＴ（ガリウム砒素ヘテロジャンクションバイポーラトランジスタ）構造、又はＰ−ＨＥＭＴ構造のＧａＡｓトランジスタやシリコン若しくはゲルマニウムトランジスタを含む半導体素子で形成されている。
【００３８】
以上のような構成の高周波信号処理回路を含む移動体通信機器においては、各部に対する小型化、軽量化の要求が大きく、これらの要求を考慮して、高周波信号処理回路は、所望の特性が達成できる単位でモジュール化されている。
【００３９】
すなわち、図１で太い実線２２で示したように、分波器２、ＳＡＷデュプレクサ３ａ，３ｂ，４ａ，４ｂ、高周波電力増幅回路７，８、方向性結合器５，６などを含む分波系回路及び送信系回路が、１つの基板に形成された１つの高周波モジュール２２を形成している。
【００４０】
なお、高周波モジュール２２を、８００ＭＨｚ帯の高周波モジュールと、１．９ＧＨｚ帯の２つの高周波モジュールに分けるという実装方法も可能である。さらに低雑音増幅器ＬＮＡ１３、１４と受信用高周波フィルタ１５、１６を含んだモジュールを追加して形成してもよい。
【００４１】
以下、８００ＭＨｚ帯と、１．９ＧＨｚ帯の２つの周波数帯を含む１つの高周波モジュール２２に基づいて説明する。
【００４２】
図２に、高周波モジュール２２の平面図を示し、図３（ａ）にその断面図を示す。高周波モジュール２２は、同一寸法形状の９層の誘電体層２３a〜２３iが積層された誘電体基板２３を有している。４０は最下層に設けられたグランド層である。
【００４３】
誘電体基板２３の表層には、各種のパターン、各種チップ部品のほか、ＢＰＦ９，１０、ＧＰＳ用のＳＡＷフィルタ１２、検波用回路１１、ＳＡＷデュプレクサ３ａ、４ａ、３ｂ，４ｂ、及び高周波電力増幅回路７，８の一部を構成する電力増幅用半導体素子２４、２５などが搭載され、これらは半田などで誘電体層上の導体パターンに接合されている。
【００４４】
電力増幅用半導体素子２４、２５は、誘電体基板２３上の導体パターンとワイヤーボンディングで接続されている。電力増幅用半導体素子２４、２５の周囲には、同じく高周波電力増幅回路７、８の一部を構成する電力増幅用整合回路２６、２７がチップ部品や導体パターンで形成されている。
【００４５】
なお、電力増幅用半導体素子２４、２５、電力増幅用整合回路２６、２７などは、誘電体基板の裏面に搭載するようにしてもよい。
【００４６】
誘電体基板２３の内部には、整合回路３ｃ、４ｃと、方向性結合器５、６とが内装され、さらに電力増幅用半導体素子２４、２５とＢＰＦ９、１０との間にＤＣカット用結合コンデンサ２８、ＢＰＦ９、１０と接地との間にコンデンサ２９が内装されている。
【００４７】
構造的にいえば、これらの内部素子を構成する、分布定数線路、結合線路、分布型コンデンサ、抵抗などの導体パターンが誘電体層中に、それぞれ形成されている。例えば図３（ｂ）は、方向性結合器５、６の結合線路を示す誘電体基板２３内部の斜視図であり、結合線路は２枚の相重なる誘電体層２３ｘ、２３ｙ上にそれぞれ形成されている。
【００４８】
そして、各誘電体層には複数の層にわたって、回路を縦に接続するため必要なビアホール導体が縦方向に形成されている。特に、図３（ａ）における５０は、電力増幅用半導体素子２４、２５で発生する熱を逃がすため設けられた、誘電体層を上下に貫通するサーマルビアである。
【００４９】
この誘電体基板２３は、セラミック材料などの誘電体層に種々の導体パターンを形成し、これらを積層後同時に焼成したものが用いられる。特に、比誘電率が７から２５のセラミック材料を用いれば、セラミック誘電体層を薄くでき、誘電体層に内装された回路の素子のサイズを小さくでき、素子間距離も狭くすることができる。
【００５０】
とりわけ、ガラスセラミックスなどの低温で焼成が可能なセラミック材料を用いると、導体パターンを低抵抗の銅、銀などによって形成することができるので望ましい。また、ビアホール導体は、導体ペーストを充填し、誘電体基板と同時焼成することで形成される。
【００５１】
図４は、ＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂを誘電体基板２３に直接フリップチップ実装する状態を示す（ａ）斜視図と、（ｂ）実装状態を示す概略断面図である。図４では、ＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂのチップを"４１"と表示している。ＳＡＷチップ４１の表面にはＩＤＴ電極４２が形成され、入力用と出力用の裏面電極パッド４３と、実装部分を気密封止するために実装部分を取り囲むようにリング状に形成された封止電極４４が形成されている。一方、誘電体基板２３にはＳＡＷチップ４１と対向して、入出力用の表面電極パッド４５と気密封止するためのリング状の封止電極４６が形成されている。
【００５２】
誘電体基板２３のこれらの表面電極パッドに半田のバンプを形成し、ＳＡＷチップ４１を半田実装し、さらに半田によって封止することで、従来のパッケージ品と同等の信頼性特性が得られる。
【００５３】
また、例えば、ＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂを構成する複数のチップを、誘電体基板２３の内部に縦に配置することにより、さらなる小型化を図ることもできる。
【００５４】
図５（ａ）では誘電体基板２３の表面に凹部５１を設け、ＳＡＷチップ４１ａを格納し、その上にさらに他のＳＡＷチップ４１ｂを上述のフリップチップで実装する。また、図５（ｂ）では、誘電体基板２３の裏面側に凹部５２を設け、ＳＡＷチップ４１ａを格納しモジュールを小型化するものである。これにより、モジュールの面積を大幅に削減することができる。特にＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂは、送信側のエレメント３ａ，４ａが耐電力構造のため受信側のエレメント３ｂ，４ｂより大型になるため、このように実装配置することでモジュールの面積を有効に利用できる。
【００５５】
上記のＳＡＷチップを誘電体基板の表面や、凹部の内部に実装する場合、その実装面には、高度の平坦性、表面電極パッドのパターンの寸法精度が要求される。
【００５６】
本発明によれば、このような高度の平坦性、表面電極パッドのパターンの寸法精度を実現するために、誘電体基板２３は、焼結挙動が異なる２種のガラスセラミックスからなる第１誘電体層及び第２誘電体層によって構成されており、Ｘ−Ｙ方向の焼成収縮率が５％以下、特に３％以下の誘電体基板を用いることが重要である。これは、Ｘ−Ｙ方向の焼成収縮率が５％よりも大きいと、ＳＡＷチップの実装歩留まりが低下するためである。
【００５７】
図３（ａ）の断面図においては、誘電体層２３ａ〜２３ｉのうち、例えば誘電体層２３ａ、２３ｃ、２３ｅ、２３ｇ、２３ｉを第１誘電体層に、誘電体層２３ｂ、２３ｄ、２３ｆ、２３ｈを第２誘電体層にて形成する。
【００５８】
ここで、第１誘電体層と、第２誘電体層は、いずれも結晶化ガラス、さらには結晶化ガラスとセラミックフィラーとを含有し、焼結後には前記結晶化ガラスから所定の結晶相が析出するものである。
【００５９】
本発明によれば、焼結挙動が異なる２種のガラスセラミックスとしては、具体的には、一方のガラスセラミックスにおけるガラスの結晶化温度が、他方のガラスセラミックスに含まれるガラスの軟化点よりも低いことが望ましい。その結果、２種のガラスセラミックスの収縮開始温度が異なるものとなる。
【００６０】
より具体的には、低温から収縮が開始する第１の誘電体層に含まれる結晶化ガラスの結晶化温度が、第２誘電体層に含まれる結晶化ガラスの軟化点より低く設計されている。その結果、第２誘電体層が収縮開始するときには、第１誘電体層の焼成収縮は、最終焼成体積収縮量の９７％以上、特に９８％以上、更には９９％以上終了している。
【００６１】
即ち、第１誘電体層が収縮しているときには、第２誘電体層は焼成収縮が始まっていないために収縮せず、さらに昇温し、第２誘電体層が収縮し始めるときには、第１誘電体層はすでに収縮がほぼ完了しており、この段階では第１誘電体層は収縮しない。その結果、第１の誘電体層、第２の誘電体層は、収縮過程で互いにＸ−Ｙ方向の収縮を抑制し、実質的にＺ方向にのみ収縮が発生し、誘電体基板２３全体のＸ−Ｙ方向の収縮を抑制することができる。
【００６２】
とりわけ、より効果的にＸ−Ｙ方向の収縮を抑制しあうためには、第１誘電体層に含まれる結晶化ガラスの軟化点が、第２誘電体層に含まれる結晶化ガラスの結晶化温度よりも１０℃以上低いことが望ましい。
【００６３】
また、第１誘電体層１ａ、１ｉと第２誘電体層１ｂ〜１ｈとは、焼成後の熱膨張係数差が２×１０−６／℃以下であることが望ましい。これは、上記の熱膨張係数差が大きいと焼成後の冷却時において、熱収縮の差から第１及び第２誘電体層との界面にクラックやデラミネーションが生じるおそれがあるためである。とりわけ、クラックやデラミネーションの発生を効果的に抑制するには、熱膨張係数の差は１×１０−６／℃以下が望ましい。
【００６４】
本発明によれば、第１及び第２誘電体層が、いずれも結晶化ガラスを３０質量％以上、特に４０〜９０質量％、更には５０〜８０質量％含むことが焼結性の観点から好ましい。そして、含有する結晶化ガラスのうち、焼成後の残留ガラス量はいずれも１０体積％以下、特に５体積％以下、更には２体積％以下であることが、Ｘ−Ｙ方向の収縮抑制効果や基板の曲げ強度を高め、また誘電損失を低減させる上で望ましい。
【００６５】
なお、残留ガラス量は、ＸＲＤ回折パターンからリートベルト解析により決定することができる。ガラスの定量については、試料とＺｎＯ（標準試料）を所定の比率で混合し、試料に形成される全ての結晶相とＺｎＯ標準試料を考慮したプログラム解析より求めることができる。
【００６６】
第１及び第２誘電体層に含まれるセラミックフィラーとしては、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＴｉＯ３、ＣａＺｒＯ３、ＣａＴｉＯ３、Ｍｇ２ＳｉＯ４、ＢａＴｉ４Ｏ９、ＺｒＴｉＯ４、ＳｒＴｉＯ３、ＢａＴｉＯ３、ＴｉＯ２、ＡｌＮ、Ｓｉ３Ｎ４などを例示できる。これらの中でも、特に誘電特性の点でＡｌ２Ｏ３、ＭｇＴｉＯ３、ＣａＺｒＯ３、ＣａＴｉＯ３、Ｍｇ２ＳｉＯ４、ＢａＴｉ４Ｏ９が望ましく、強度の点でＡｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４が望ましく、さらには誘電特性と強度の点でＡｌ２Ｏ３が望ましい。
【００６７】
第１及び第２誘電体層に含まれる結晶化ガラスから析出する結晶相としては、ディオプサイド、ハーディストナイト、セルシアン、コージェライト、アノーサイト、ガーナイト、ウィレマイト、スピネル、ムライト、フォルステライト、（スーアナイト）のうち少なくとも１種を形成することが好ましい。これらの中でも、特に誘電特性の点でディオプサイド、ハーディストナイト、セルシアン、ウィレマイト、フォルステライトが望ましく、強度の点でディオプサイド、セルシアン、コージェライト、アノーサイトが望ましく、さらには誘電特性と強度の点でディオプサイド、セルシアンが望ましい。
【００６８】
本発明の誘電体基板に用いられる誘電体層は、結晶化ガラス及びセラミックフィラーからなるガラスセラミックスであるために、１０００℃以下での焼成が可能であり、導体層としてＣｕ、Ａｇ、Ａｌなどの低抵抗導体を用いて形成することが可能となり、また、低誘電率化も可能であり、高速伝送化に適している。そして、本発明によれば、寸法精度が高い誘電体基板を再現性良く実現することができる。
【００６９】
なお、第１及び第２誘電体層は、目的に応じて、例えば、比誘電率、曲げ強度、誘電損失、熱伝導率、嵩密度、温度係数などの他の特性を変えた材料設計を行うことができる。
【００７０】
また、第１誘電体層（Ａ）及び第２誘電体層（Ｂ）の積層形態としては、図３の説明では、第１の誘電体層と第２の誘電体層とを交互に設けたが、第１の誘電体層と第２の誘電体層との配置はこれに限られることなく、例えば、最上層と最下層のみを第１の誘電体層としたり、内層に部分的に配置することもできるが、誘電体基板の中央から上下に対照に配置することが反りなどの発生を防止する上で望ましい。更には、第１及び第２誘電体層以外の第３の誘電体層を加えても良い。また、第１及び第２誘電体層以外の誘電体層が複数種類であってそれらと組み合わせてもよい。
【００７１】
次に、本発明の誘電体基板の製造方法について、より具体的に説明する。
【００７２】
まず、第１誘電体層及び第２誘電体層に使用する原料粉末として、結晶化ガラス粉末及びセラミック粉末を準備する。結晶化ガラス粉末としては、ディオプサイド、ハーディストナイト、セルシアン、コージェライト、アノーサイト、ガーナイト、ウィレマイト、スピネル、ムライト、フォルステライト及びスーアナイトのうち少なくとも１種が焼成後に形成されることが誘電特性または強度の観点で好ましい。
【００７３】
また、セラミック粉末として、Ａｌ２Ｏ３粉末、ＳｉＯ２粉末、ＭｇＴｉＯ３粉末、ＣａＺｒＯ３粉末、ＣａＴｉＯ３粉末、Ｍｇ２ＳｉＯ４粉末、ＢａＴｉ４Ｏ９粉末、ＺｒＴｉＯ４粉末、ＳｒＴｉＯ３粉末、ＢａＴｉＯ３粉末、ＴｉＯ２粉末、ＡｌＮ粉末、Ｓｉ３Ｎ４粉末のうち少なくとも１種であることが、誘電特性または強度の観点で好ましい。
【００７４】
結晶化ガラス粉末は、結晶化ガラスとセラミックフィラーとの混合物中に、３０質量％以上、特に４０〜９０質量％、更には５０〜８０質量％含むことが、焼結性の点で好ましい。
【００７５】
次に、上記の粉末を用いて、第１誘電体層用及び第２誘電体層用のグリーンシートを作製する。グリーンシートは、所定のセラミック粉末組成物と焼成途中で容易に揮発する揮発性有機バインダーと有機溶剤及び必要に応じて可塑剤とを混合し、スラリー化することができる。このスラリーを用いて、リップコーター法やドクターブレード法などによってテープ成形を行い、所定寸法に切断しグリーンシートを作製する。尚、場合によっては、片方の誘電体層はペースト化しておくことも可能である。
【００７６】
次にこのグリーンシートにパンチングなどによって貫通孔を形成し、その貫通孔内に導体ペーストを充填し、また、高周波回路を形成するための様々な導体パターンや、ＳＡＷチップ実装用の表面電極パッドを導体ペーストを用いてスクリーン印刷法などによって被着形成する。
【００７７】
このようにして得られた各グリーンシートを所定の積層順序で積層して積層成形体を形成した後、導体としてＡｇを用いた場合には大気中で、またＣｕを用いた場合には窒素などの非酸化性雰囲気中で、８００〜１０００℃の温度で焼成する。
【００７８】
焼成にあたっては、ＴＭＡ（熱機械的分析）またはＤＴＡ（示唆熱分析）より測定した第１誘電体層の収縮開始温度Ｔ１、第１誘電体層に含まれる結晶化ガラスの結晶化温度Ｔｃ、第２誘電体層に含まれる結晶化ガラスの軟化点温度Ｔｇ、第２誘電体層の収縮開始温度Ｔ２が、Ｔｃ＜Ｔｇの関係にあり、特にＴ１＜Ｔｃ＜Ｔｇ＜Ｔ２の関係になることが重要である。
【００７９】
また、第１誘電体層の収縮開始温度Ｔ１と第１誘電体層に含まれる結晶化ガラス粉末の結晶化温度Ｔｃの間で一旦保持するような多段焼成も可能であるが、通常の単一キープ温度においても同時焼成することでＸ−Ｙ方向への焼成収縮が抑制されＺ方向に焼成収縮した寸法精度の高い基板を作製することができる。
【００８０】
第１誘電体層が収縮を開始する際に第２誘電体層がＸ−Ｙ方向における収縮を抑制し、第１誘電体層が収縮を完了すると、第２誘電体層の焼結が進行する際に、第１誘電体層がＸ−Ｙ方向における収縮を抑制する結果、焼結完了後の誘電体基板全体としてＸ−Ｙ方向の焼成収縮を抑制でき、さらに、第１誘電体層に含まれる結晶化ガラスの結晶化温度が第２誘電体層に含まれる結晶化ガラス粉末の軟化点よりも低いため、第１誘電体層の収縮は終了して結晶化されており、収縮のばらつきを抑制し、かつＸ−Ｙ方向の収縮率をゼロに近づけることができ、反り変形がなく、誘電体基板表面に寸法精度の高い表面電極パッドのパターンを形成することができる。
【００８１】
本発明によれば、上記のようにして作製された誘電体基板２３表面のＳＡＷチップ実装用の表面電極パッドのパターンを、高い寸法精度で形成することができる結果、ＳＡＷチップの実装歩留まりを高めることができる。
【００８２】
誘電体基板の表面に、ＳＡＷチップを実装するには、誘電体基板２３の表面電極パッドに半田を印刷して形成し半田バンプを形成し、その上に、ＳＡＷチップ４１を載置し、リフローすることで、ＳＡＷチップを実装することができる。この場合、誘電体基板２３の表面電極パッドには、半田濡れ性の点から、たとえばＮｉ下地の金メッキをあらかじめ施しておくとよい。
【００８３】
また、寸法精度が悪い場合、誘電体基板の表面電極パッドは、ＳＡＷチップの裏面電極パッドよりも２倍以上の大きさが必要であったが、本発明における誘電体基板２３は、寸法精度が高いために、図６に示すように、ＳＡＷフィルタにおける裏面電極パッドの径ｄ０と誘電体基板における表面電極パッドの径ｄ１の比率（ｄ１／ｄ０）が１．０〜１．８、特に１．０〜１．５とすることができ、非常に小型のＳＡＷチップでも実装することが可能となる。
【００８４】
その後、電力増幅用半導体素子２４，２５を実装しワイヤーボンドで接続し、全体をエポキシ樹脂等で封止することで、高周波モジュールを完成する。
【実施例】
【００８５】
表１に示す結晶化ガラス粉末と、セラミック粉末と、有機バインダーとしてエチルセルロースと、有機溶剤として２−２−４−トリメチル・ペンタジオール・モノイソブチレートと、を添加してスラリーを作製し、これをドクターブレード法により薄層化し、グリーンシートを作製した。
【００８６】
なお、各グリーンシートの焼成収縮開始温度及び収縮終了温度を表１に示した。これらの測定は、表１に示した各グリーンシートの組成物についてワックスを添加して、１００ＭＰａでプレスすることにより圧粉体を別途形成し、この圧粉体に対して空気中でＴＭＡ（熱機械分析）による室温〜１０００℃の温度範囲により各セラミックスの収縮開始温度Ｓ、収縮終了温度Ｅ、室温〜９００℃における熱膨張係数を評価した。
【００８７】
得られたグリーンシートの所定の位置にパンチング等により貫通孔を形成し、この貫通孔にＡｇ粉末を含む導電性ペーストを充填するとともに、この導電性ペーストをグリーンシート表面にスクリーン印刷して高周波回路のパターンを形成した後、これを乾燥させた。そして、これらの数種のグリーンシートから選択して、第１誘電体層用のグリーンシート、及び第２誘電体層用のグリーンシートとして使用した。
【００８８】
即ち、最上層及び最下層となる第１誘電体層用のグリーンシートと、これらに挟まれる第２誘電体層用グリーンシートとして、表２のような結晶化ガラスをそれぞれ選択し、図１に示した積層体となるように、これらの絶縁シートを積層し、積層成形体を作成した。なお、第１誘電体層に含まれる結晶化ガラスの結晶化温度と、第２誘電体層に含まれる結晶化ガラスの軟化点との差（Ｔｇ−Ｔｃ）を表２に示した。
【００８９】
得られた積層成形体を、大気中４００℃で脱バインダー処理し、さらに９１０℃で焼成し、図１に示すような誘電体基板を作製した。尚、各誘電体層１ａ〜１iの厚みは０．１ｍｍであり、誘電体基板の大きさは、縦１０ｍｍ、横１０ｍｍであった。
【００９０】
次に、焼成前の積層成形体と焼成後の誘電体基板に対して、所定のポイント間の長さを測定することにより、Ｘ−Ｙ方向の誘電体基板の収縮率を測定した。なお、収縮率は、各試料番号について１０個の試料を作製してそれぞれ収縮率測定し、平均値を収縮率とするとともに、１０個の試料のうち、最大収縮率と最小収縮率との差を収縮バラツキとして評価した。
【００９１】
また、誘電体基板の表面を研磨して光学顕微鏡で表面観察することにより、誘電体基板におけるクラック、デラミネーションを有無を調べ、これを欠陥として評価した。
【００９２】
なお、第１誘電体層に含まれる結晶化ガラスの結晶化温度Ｔｃと、第２誘電体層に含まれる結晶化ガラスの軟化点Ｔｇは、ＤＴＡ（示唆熱分析）により、１０℃／分で昇温して得られた曲線から決定した。結果を表１に示した。
【００９３】
また、それら１０個の試料をもとに高周波モジュール用の誘電体基板を作製し、それらの基板に鉛フリー対応Ｓｎ−Ａｇ−Ｃｕ半田を用いたＳＡＷチップのフリップチップ実装を行ない実装歩留りを調査した。使用したＳＡＷチップは送信用フィルタと受信用フィルタを一体化したもので、サイズは縦１．５ｍｍ×横２．０ｍｍであり裏面電極パッドのサイズ８０μｍφであった。また、セラミックス誘電体基板に形成される表面電極パッドのサイズは１００μｍφとした。なお、結果を表２に示した。
【表１】
2006180336.tif 000003
【００９４】
【表２】
2006180336.tif 000004
【００９５】
本発明に基づく試料Ｎｏ．１〜８の誘電体基板は、収縮率が５％以下と小さく、また、収縮バラツキが０．３％以下であり、誘電体基板にクラックやデラミネーションなどの欠陥は観察されなかった。これらの誘電体基板にＳＡＷチップをフリップチップ実装したときの歩留りは９７％以上であった。
【００９６】
一方、試料Ｎｏ．９，１０は、用いるグリーンシートの組み合わせで、収縮率が５％を超えるものであるが、この基板の表面にＳＡＷチップをフリップチップ実装したときの歩留りは４０％以下であった。
【００９７】
さらに、全く同一の材料によって形成した試料Ｎｏ．１１〜１４は、収縮率が１０％以上、収縮バラツキが１％以上であり、これらの誘電体基板にＳＡＷチップをフリップチップ実装したときの歩留りは２０％以下であった。
【図面の簡単な説明】
【００９８】
【図１】ＣＤＭＡデュアルバンド方式の高周波信号処理回路のブロック構成図である。
【図２】高周波モジュールの全体を示す平面図である。
【図３】（ａ）は高周波モジュールの概略断面図、（ｂ）は、方向性結合器の結合線路を示すための誘電体基板２３内部の透視斜視図である。
【図４】ＳＡＷチップを誘電体基板にフリップチップ実装する様子を示す（ａ）斜視図と、（ｂ）実装状態を示す概略断面図である。
【図５】（ａ）（ｂ）は、いずれも複数のＳＡＷチップを実装した高周波モジュールの一例を示す概略断面図である。
【符号の説明】
【００９９】
１  アンテナ
２  分波器
３ａ，３ｂ  デュプレクサ（ＰＣＳ側）
４ａ，４ｂ  デュプレクサ（セルラー側）
５、６  方向性結合器（カプラ）
７、８  高周波電力増幅回路
９、１０  送信用ＳＡＷフィルタ
１１  検波回路
１２  受信用  ＧＰＳ  ＳＡＷフィルタ
１３、１４  低雑音増幅器ＬＮＡ
１５、１６  受信用ＳＡＷフィルタ
１７  送信用ＲＦＩＣ
１８  受信用ＲＦＩＣ
１９  ベースバンドＩＣ
２２  高周波モジュール
２３  誘電体基板
２４、２５  電力増幅用半導体素子
２６、２７  電力増幅整合回路
３１  ストリップライン
３２〜３４  誘電体層
３５、３６  結合用コンデンサ
３７、３８  整合用インダクタ
４０  グランド層
４０ａ  接地用ライン
４１  ＳＡＷチップ
４２  ＩＤＴ電極
４３  ＳＡＷ入出力電極
４４  ＳＡＷ気密封止電極
４５  入出力電極
４６  気密封止電極
４９  バンプ電極
５０  接合電極
５１，５２  凹部
【図１】
2006180336.tif 000005
【図２】
2006180336.tif 000006
【図３】
2006180336.tif 000007
【図４】
2006180336.tif 000008
【図５】
2006180336.tif 000009