(57)【要約】【課題】  複数の回路ブロックの動作状態に応じて個別に電源電圧を可変して供給することが可能なマイクロコントローラ、及びその電源供給方法を提供すること。【解決手段】  回路ブロック５１乃至５４にはレギュレータ部（１）１１乃至（４）１４から内部電源電圧ＶＲ１乃至ＶＲ４が給電される。内部電源電圧ＶＲ１乃至ＶＲ４は電圧設定レジスタ部２において設定される設定信号ＳＶＲ（１）乃至ＳＶＲ（４）に応じて設定される。各回路ブロック５１乃至５４および電圧設定レジスタ部２とバス線５６との間には、レベルコンバータ（０）３０乃至（４）３４が配置され、両者間の信号振幅レベルが異なる場合、電圧値がレベルシフトされてインターフェースされ、両者間が同電位である場合、レベルシフト機能をバイパスする機能を有している。動作状態に応じて内部電源電圧を可変として高速・高機能動作と低消費電流動作とを両立することができる。【選択図】  図１
2006039623.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路ブロックと、該回路ブロック間を接続するバスと、を備えるマイクロコントローラにおいて、
前記回路ブロックおよび前記バスごとに、個別に電源電圧を供給する電源供給部と、
動作状態に応じて、前記電源供給部ごとに、出力される電源電圧を可変とする電圧制御部とを備えることを特徴とするマイクロコントローラ。
【請求項２】
前記回路ブロック間、または／および前記回路ブロックと前記バスとの間を、インターフェースする際、信号線の振幅レベルの一致判定を行う判定部と、
前記判定部により不一致と判定される場合に、前記振幅レベルを変換するレベルコンバータ部と、
前記判定部により一致と判定される場合に、前記信号線を直結するバイパス部とを備えることを特徴とする請求項１に記載のマイクロコントローラ。
【請求項３】
前記電源供給部には一次電圧が入力され、降圧された電圧として前記電源電圧が出力されることを特徴とする請求項１または２に記載のマイクロコントローラ。
【請求項４】
前記電圧制御部は、
前記動作状態に応じて前記電源供給部が出力すべき電圧値を設定する制御部と、
前記制御部による設定情報が格納される電圧設定格納部とを備え、
前記電圧設定格納部には、電源電圧として前記一次電圧が供給されることを特徴とする請求項３に記載のマイクロコントローラ。
【請求項５】
複数の回路ブロックと、該回路ブロック間を接続するバスと、を備えるマイクロコントローラの電源供給方法であって、
前記マイクロコントローラの動作状態を監視し、
前記動作状態に応じた電源電圧を、前記回路ブロックおよび前記バスごとに個別に供給することを特徴とするマイクロコントローラの電源供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の回路ブロックを備えるマイクロコントローラに関するものであり、特に、個々の回路ブロックへの電源供給に関するものである。
【背景技術】
【０００２】
特許文献１に開示されている半導体集積回路では、論理回路に対して電源電圧ＶＤＤ１を供給するレギュレータ部（１）、および発振回路に対して電源電圧ＶＤＤ２を供給するレギュレータ部（２）は、それぞれ個別に分離して設けられており、それぞれの電源電圧の変動は適正に抑制されて所定の電源電圧に安定して保持される。
尚、上記の関連技術として特許文献２および３が開示されている。
【０００３】
【特許文献１】特開平８−２７２４６３号公報
【特許文献２】特開２００１−２１６７８０号公報
【特許文献３】特開平７−１０５６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の背景技術においては、論理回路や発振回路、またはその他の回路ブロックごとに、レギュレータ部を個別に備えることにより、各回路ブロックに供給される電源電圧は、互いの電圧変動の影響を受けにくく、それぞれの電圧値に安定した電源電圧に維持されるものではある。
【０００５】
しかしながら、各回路ブロックに供給される電源電圧は、各々のレギュレータ部により定められる所定の電圧値に固定されてしまう。複数の回路ブロックを備えるマイクロコントローラ等においては多種多様な動作状態があるところ、動作状態ごとに活性化される回路ブロックが異なることが考えられる。動作状態に応じて個々の回路ブロックにおいて、活性状態から休止状態までの活性の程度が異なり、これに応じて必要十分な電源電圧も異なる場合が考えられる。例えば、活性状態の回路ブロックに対してはより高電圧の電源電圧が供給される必要があり、逆に、休止状態の回路ブロックに対しては低電圧の電源電圧を供給すれば十分である。
【０００６】
このような事情を有するマイクロコントローラ内の各回路ブロックに、上記特許文献１の技術を適用することをもってしては、マイクロコントローラの動作状態を最適化することができず問題である。
【０００７】
すなわち、供給される電源電圧に比して高電圧の電源電圧を供給すれば、より活性度の高い動作状態とすることができる回路ブロックに対しては、供給される電源電圧により活性度が制限されてしまい、回路ブロックが本来有している回路性能を十分に引き出すことができず問題である。
【０００８】
また、休止状態において、供給される電源電圧に比して低電圧の電源電圧を供給すれば十分である場合にも、必要以上の電源電圧が印加されてしまうこととなり、回路ブロックが本来有している消費電流に比して多大な消費電流が流れてしまうこととなり問題である。
【０００９】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、マイクロコントローラを構成する複数の回路ブロックの各々に対して、個別に電源電圧を供給するに当たり、各回路ブロックの動作状態に応じて電源電圧値を調整することが可能なマイクロコントローラ、およびマイクロコントローラの電源供給方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明に係るマイクロコントローラは、複数の回路ブロックと、回路ブロック間を接続するバスと、を備えるマイクロコントローラにおいて、回路ブロックおよびバスごとに、個別に電源電圧を供給する電源供給部と、動作状態に応じて、電源供給部ごとに、出力される電源電圧を可変とする電圧制御部とを備えることを特徴とする。
【００１１】
また、本発明に係るマイクロコントローラの電源供給方法は、複数の回路ブロックと、回路ブロック間を接続するバスと、を備えるマイクロコントローラの電源供給方法であって、マイクロコントローラの動作状態を監視し、動作状態に応じた電源電圧を、回路ブロックおよびバスごとに個別に供給することを特徴とする。
【００１２】
本発明のマイクロコントローラ、およびマイクロコントローラの電源供給方法では、マイクロコントローラを構成する複数の回路ブロック、および回路ブロック間を接続するバスに対して、個別に電源電圧を供給するところ、マイクロコントローラの動作状態に応じて、各回路ブロックおよびバスに供給される電源電圧の電圧値が可変とされる。
【発明の効果】
【００１３】
本発明によれば、回路ブロックやバスごとに、個別に電源電圧を供給することができるところ、各々の電源電圧の電圧値がマイクロコントローラの動作状態に応じて可変に調整されるので、活性状態にあるブロックに対しては、高電圧の電源電圧を供給して回路ブロックが有する動作性能を十分に引き出すことができると共に、休止状態にあるブロックに対しては、低電圧の電源電圧とすることにより、不要な電流消費を抑制することができる。そして、電源電圧の電圧値の調整を、マイクロコントローラの動作中においても、動作状態に応じて行うことができるため、多様な動作状態を有するマイクロコントローラに対して、常に、高速・高機能な動作性能と低消費電流性能とを両立させて動作させることができる。
また、レベルコンバータの端子間の信号振幅レベルが同電位である場合、バイパス径路を備えることにより、同電位時にレベルコンバータを介することなく信号を伝送することが可能となり高速伝送とすることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明について具体化した実施形態を図１乃至図４に基づき図面を参照しつつ詳細に説明する。
【００１５】
図１は、実施形態のマイクロコントローラの回路ブロック図である。マイクロコントローラは、ＣＰＵ部５１、メモリ部５２、周辺回路部（１）５３、周辺回路部（２）５４の回路ブロックを備えているものとする。各々の回路ブロックは、マイクロコントローラにおいて固有の機能を奏するブロックである。ＣＰＵ部５１は、各種の制御を行うマイクロコントローラの心臓部に当たる部分である。メモリ部５２には、プログラムコードや各種のデータが格納されておりＣＰＵ部５１の制御に応じて利用される。周辺回路（１）５３、周辺回路（２）５４とは、マイクロコントローラごとに固有の論理機能や、その他の周辺機能などが含まれる。例えば、ユーザー固有のカスタマイズ機能や、ＰＬＬ機能、ＡＤ／ＤＡ変換機能、加算／乗算機能等が考えられる。
【００１６】
各回路ブロック５１乃至５４の電源端子（ＶＣＣ）は、各々、レギュレータ部（１）１１乃至（４）１４から内部電源電圧ＶＲ１乃至ＶＲ４が給電される。内部電源電圧ＶＲ１乃至ＶＲ４は、レギュレータ部（１）１１乃至（４）１４の電源端子（ＶＣＣ）に給電される電圧ＶＣＣ０が降圧された電圧値を有している。出力電圧値は、電圧設定レジスタ部２において設定されている設定信号ＳＶＲ（１）乃至ＳＶＲ（４）に応じて設定される。電圧設定レジスタ部２の電源端子（ＶＣＣ）には電源電圧ＶＣＣ０が供給されるので、設定信号ＳＶＲ（１）乃至ＳＶＲ（４）の高電位レベルが電圧ＶＣＣ０となり、電源電圧ＶＣＣ０の信号振幅レベルとなる。また、禁止端子（ＩＮＨ）に入力される休止信号／ＳＴ１乃至／ＳＴ４に応じて、レギュレータ部（１）１１乃至（４）１４が活性状態と休止状態とで制御される。
【００１７】
ＣＰＵ部５１、メモリ部５２、周辺回路部（１）５３、周辺回路部（２）５４の各回路ブロックと、電圧設定レジスタ部２とは、バス線５６を介して互いに信号伝送が行われる。バス線５６は、信号レベル調整部５５によりプルアップ電位が設定される。電源端子（ＶＣＣ）に入力される内部電源電圧ＶＲＮに応じてプルアップ電位が設定される。内部電源電圧ＶＲＮは、レギュレータ部（１）１１乃至（４）と同様な構成を有するレギュレータ部（Ｎ）１Ｎにより設定される。レギュレータ部（Ｎ）は、休止信号／ＳＴＮに応じて活性・非活性の状態が制御されると共に、電圧設定レジスタ部２において設定されている設定信号ＳＶＲ（Ｎ）により、出力される電圧値ＶＲＮが設定される。
【００１８】
この際、各回路ブロック５１乃至５４および電圧設定レジスタ部２と、バス線５６との間には、各々の信号振幅レベルの違いを吸収するためにレベルコンバータ（０）３０乃至（４）３４が配置されている。レベルコンバータ（０）３０乃至（４）３４のうち、各回路ブロック５１乃至５４および電圧設定レジスタ部２とのインターフェース部分に給電される電源端子（ＶＣＣＡ）には、内部電源電圧ＶＲ１乃至ＶＲ４およびＶＣＣ０が供給される。また、バス線５６とのインターフェース部分に給電される電源端子（ＶＣＣＢ）には、内部電源電圧ＶＲＮが供給される。
【００１９】
レベルコンバータ（１）３１乃至（４）３４には、各回路ブロック５１乃至５４とバス線５６とが同電位である場合に、レベルシフト機能をバイパスする制御信号を入力する制御端子（ＢＰＳ）が備えられている。レベルコンバータ（１）３１乃至（４）３４の各々の制御端子（ＢＰＳ）には、論理積ゲートＡ１乃至Ａ４の出力端子が接続されている。各論理積ゲートＡ１乃至Ａ４には、バス線５６のプルアップ電位を設定する設定信号ＳＶＲ（Ｎ）が共通に入力されると共に、各レベルコンバータ（１）３１乃至（４）３４が接続される各回路ブロック５１乃至５４の内部電源電圧ＶＲ１乃至ＶＲ４の電圧値を設定する設定信号ＳＶＲ（１）乃至ＳＶＲ（４）が入力される。ここで、後述するバイパス径路を構成するトランジスタのバックゲート用電圧として、電源端子（ＶＢＧ）に電源電圧ＶＣＣ０が供給される。
【００２０】
図２は、電圧設定レジスタ部２の具体的な構成を示す図である。レギュレータ部（１）１１乃至（Ｎ）１Ｎの各々に２ビット信号が割り当てられる場合である。２ビット信号の各ビット信号の組み合わせに応じて４種類の設定が可能であるところ、図２では、３．３Ｖ、２．５Ｖ、１．８Ｖの各設定を行う場合の回路構成を示している。（ビット１）および（ビット０）が共にローレベルの場合に、Ｓ３３（ｘ）が選択され、３．３Ｖの設定信号が出力される。（ビット１）がローレベルであり（ビット０）がハイレベルの場合に、Ｓ２５（ｘ）が選択され、２．５Ｖの設定信号が出力される。（ビット１）がハイレベルであり（ビット０）がローレベルの場合に、Ｓ１８（ｘ）が選択され、１．８Ｖの設定信号が出力される。
【００２１】
各レギュレータ部１１乃至１Ｎに対して２ビット構成のレジスタ領域が割り当てられて、全体として１０ビット構成のレジスタ情報の設定は、例えば、ＣＰＵ部５１からレベルコンバータ（１）３１を経て、バス線５６を介して、レベルコンバータ（０）３０を経て電圧設定レジスタ部２に格納される。ＣＰＵ部５１の制御により決定される各回路ブロック５１乃至５４やバス線５６の動作状態に応じて、ＣＰＵ部５１から電源電圧の設定情報が適宜に書き換えられることとなる。動作状態に応じて、レギュレータ部１１乃至１Ｎごとに個別に出力電圧の設定が可能である。
【００２２】
図３は、レギュレータ部（１）１１乃至（Ｎ）１Ｎの回路例である。電源電圧ＶＣＣ０（例えば、５Ｖである。）が供給される基準電圧発生回路ＲＥＧと演算増幅器ＯＰ１とが備えられ、基準電圧発生回路ＲＥＧから出力される基準電圧ＶＲＦが演算増幅器ＯＰ１の反転入力端子に入力されている。レギュレータ部から出力される内部電源電圧ＶＲｘ（ｘ＝１乃至４、Ｎ）は、抵抗素子Ｒ１を介して、抵抗素子Ｒ２乃至Ｒ４およびＮＭＯＳトランジスタＴ１１乃至Ｔ１３を経て接地電位に接続されており、抵抗素子Ｒ１と抵抗素子Ｒ２乃至Ｒ４との接続点が、演算増幅器ＯＰ１の非反転入力端子に接続されている。演算増幅器ＯＰ１の出力端子は、ＰＭＯＳトランジスタＴ１のゲート端子に接続されており、電源電圧ＶＣＣ０と内部電源電圧ＶＲｘとの間に接続されているＰＭＯＳトランジスタＴ１の導通制御を行う。
【００２３】
ＮＭＯＳトランジスタＴ１１乃至Ｔ１３のゲート端子は、論理積ゲートＡ１１乃至Ａ１３の出力端子が接続されている。論理積ゲートＡ１１乃至Ａ１３には、休止信号／ＳＴｘ（ｘ＝１乃至４、Ｎ）が共通に入力されると共に、論理積ゲートＡ１１乃至Ａ１３ごとに、設定信号Ｓ１８（ｘ）、Ｓ２５（ｘ）、Ｓ３３（ｘ）（ｘ＝１乃至４、Ｎ）が入力される。また、基準電圧発生回路ＲＥＧおよび演算増幅器ＯＰ１は、休止信号／ＳＴｘに制御されるＮＭＯＳトランジスタＴ２を介して設置電位に接続されている。
【００２４】
休止信号／ＳＴｘがハイレベルとなり、該当する回路ブロック５１乃至５４またはバス線５６の活性状態が指示される場合、レギュレータ部（１）１１乃至（Ｎ）１Ｎが活性化される。ＮＭＯＳトランジスタＴ２を介して基準電圧発生回路ＲＥＧおよび演算増幅器ＯＰ１が接地電位に接続され、回路動作が活性化される。このとき、図２に示す電圧設定レジスタ部２において設定される設定信号Ｓ１８（ｘ）、Ｓ２５（ｘ）、Ｓ３３（ｘ）のうち何れかが選択されることに応じて、ＮＭＯＳトランジスタＴ１１乃至Ｔ１３のうち何れかが導通する。これにより、内部電源電圧ＶＲｘが、抵抗素子Ｒ１と抵抗素子Ｒ２乃至Ｒ４とにより分圧され演算増幅器ＯＰ１に戻されて、内部電源電圧ＶＲｘが所定の電圧に制御される。
【００２５】
設定信号Ｓ１８（ｘ）が選択される場合は、抵抗素子Ｒ１とＲ２との分圧となる。演算増幅器ＯＰ１による定電圧制御により、ＶＲｘ＝ＶＲＦ×（Ｒ１＋Ｒ２）／Ｒ２との関係により、基準電圧値ＶＲＦ、抵抗値Ｒ１、Ｒ２を選択してやれば、内部電源電圧ＶＲｘとして１．８Ｖが出力される。同様に、設定信号Ｓ２５（ｘ）が選択される場合は、ＶＲｘ＝ＶＲＦ×（Ｒ１＋Ｒ３）／Ｒ３との関係により、基準電圧値ＶＲＦ、抵抗値Ｒ１、Ｒ３を選択してやれば、内部電源電圧ＶＲｘとして２．５Ｖが出力され、設定信号Ｓ３３（ｘ）が選択される場合は、ＶＲｘ＝ＶＲＦ×（Ｒ１＋Ｒ４）／Ｒ４との関係により、基準電圧値ＶＲＦ、抵抗値Ｒ１、Ｒ４を選択してやれば、内部電源電圧ＶＲｘとして３．３Ｖが出力される。
【００２６】
休止信号／ＳＴｘがローレベルの場合には、基準電圧発生回路ＲＥＧおよび演算増幅器ＯＰ１の、接地電位への径路が遮断され、回路が休止状態となる。これにより、内部電源電圧ＶＲｘが出力されることはない。
【００２７】
休止信号／ＳＴｘと、設定信号Ｓ１８（ｘ）、Ｓ２５（ｘ）、Ｓ３３（ｘ）に応じて、レギュレータ部ごとに、出力される内部電源電圧値を調整することができる。具体的には、設定信号に応じて、内部電源電圧ＶＲｘとして、１．８Ｖ、２．５Ｖ、３．３Ｖ、および０Ｖの選択が可能となる。マイクロコントローラに備えられる複数の回路ブロック５１乃至５４ごとに、更にバス線５６を含めて、動作状態に応じて必要となる回路ブロックやバス線を所望の電圧で駆動することができる。例えば、高速な処理が必要なブロックに対しては、十分な内部電源電圧である３．３Ｖを供給し、低速動作で十分である場合や、休止状態にある回路ブロックに対しては、低電圧電源である１．８Ｖを給電する等の調整を行うことができる。動作状態の違いに応じて、各回路ブロック５１乃至５４やバス線５６に要求される回路性能を、必要且つ十分に奏することができる電源電圧を、個別に供給することができ、十分な回路性能を低消費電流で実現することができる。
【００２８】
図４は、レベルコンバータ（１）３１乃至（４）３４の具体例である。レベルシフト機能部分とバイパス機能部分とで構成されている。
【００２９】
レベルシフト機能部分は、双方向に対称の構成を有している。回路ブロック５１乃至５４およびバス線５６からの入力信号は、各々の信号振幅レベルと同じ内部電源電圧で駆動される、インバータゲートＩ１およびＩ２に入力される。各々の内部電源電圧は電源端子（ＶＣＣＡ）および（ＶＣＣＢ）から供給される。インバータゲートＩ１およびＩ２の出力端子は、ＮＭＯＳトランジスタＴ３およびＴ４のゲート端子に接続されている。ＮＭＯＳトランジスタＴ３およびＴ４は、プルアップ抵抗ＲＵ１およびＲＵ２の一端と接地電位との間に備えられている。プルアップ抵抗ＲＵ１およびＲＵ２の他端は、信号出力されるバス線５６および回路ブロック５１乃至５４での信号振幅レベルと同じ内部電源電圧に接続されている。各々の内部電源電圧は電源端子（ＶＣＣＢ）および（ＶＣＣＡ）から供給される。
【００３０】
これにより、回路ブロック５１乃至５４とバス線５６との間で動作電源電圧の違いがある場合にも、各部の内部電源電圧に適合した振幅レベルに信号の振幅レベルがレベル変換されて、信号の伝播が可能となる。
【００３１】
バイパス機能部分は、回路ブロック５１乃至５４とバス線５６との間に接続されているトランスファゲートＴＧ１と、トランスファゲートＴＧ１の導通制御をするための論理制御部分であるインバータゲートＩ３とを備えて構成されている。インバータゲートＩ３の出力端子は、トランスファゲートＴＧ１におけるＰＭＯＳトランジスタのゲート端子に接続されている。インバータゲートＩ３の入力端子およびトランスファゲートＴＧ１におけるＮＭＯＳトランジスタのゲート端子には、バイパス端子（ＢＰＳ）が接続されている。バイパス端子（ＢＰＳ）にハイレベルの信号が入力されることに応じて、トランスファゲートＴＧ１が導通状態とされる。
【００３２】
バイパス端子（ＢＰＳ）に入力される信号は、図１に示すように、論理積ゲートＡ１乃至Ａ４の出力信号である。論理積ゲートＡ１乃至Ａ４は、前述したように、バス線５６のプルアップ電位を設定する設定信号ＳＶＲ（Ｎ）と、各回路ブロック５１乃至５４の内部電源電圧ＶＲ１乃至ＶＲ４を設定する設定信号ＳＶＲ（１）乃至ＳＶＲ（４）との論理積演算を行う。設定信号ＳＶＲ（Ｎ）、および設定信号ＳＶＲ（１）乃至ＳＶＲ（４）は、具体的には、図２に示す信号である。設定信号Ｓ３３（Ｎ）と、設定信号Ｓ３３（１）乃至（４）との組み合わせ、設定信号Ｓ２５（Ｎ）と、設定信号Ｓ２５（１）乃至（４）との組み合わせ、および設定信号Ｓ１８（Ｎ）と、設定信号Ｓ１８（１）乃至（４）との組み合わせが設定される場合に、バイパス端子（ＢＰＳ）にハイレベル信号が入力されバイパス径路が導通状態となる。
【００３３】
ここで、トランスファゲートＴＧ１におけるＰＭＯＳトランジスタのバックゲート端子には、電源電圧ＶＣＣ０が供給されている。ＮＭＯＳトランジスタのバックゲート端子は接地電位に接続されている。これにより、電源電圧ＶＣＣ０の電圧値が、回路ブロック５１乃至５４やバス線５６の内部電源電圧の電圧に比して高電圧であるという条件においては、トランスファゲートＴＧ１の端子間に印加される信号振幅レベルに関わらず、トランスファゲートＴＧ１のＰＭＯＳトランジスタにおいてＰＮ接合が導通することはない。各端子に印加される信号の振幅レベルに関わらず、不測の電流経路が形成されることなく、端子間の信号振幅レベルが同電位である場合にバイパス径路を形成することができる。
【００３４】
尚、レベルコンバータ（０）３０は、バイパス機能部分を備えずレベルシフト機能部分のみ備える構成である。レベルシフト機能部分については、レベルコンバータ（１）３１乃至（４）３４と同様の構成を有しており、同様の作用・効果を奏するので、ここでの説明は省略する。
【００３５】
以上詳細に説明したとおり、本実施形態に係るマイクロコントローラ、およびマイクロコントローラの電源供給方法によれば、回路ブロック５１乃至５４やバス線５６ごとに、個別に内部電源電圧ＶＲ１乃至ＶＲ４やＶＲＮを供給することができる。このとき、各々の内部電源電圧ＶＲ１乃至ＶＲＮの電圧値は、マイクロコントローラの動作状態に応じて、ＣＰＵ部５１からの設定により、各々個別に調整することができる。活性状態にあるブロックに対しては、高電圧の電源電圧を供給して回路ブロックが有する動作性能を十分に引き出すことができると共に、休止状態にあるブロックに対しては、低電圧の電源電圧とすることにより、不要な電流消費を抑制することができる。電源電圧の電圧値の調整を、マイクロコントローラの動作中においても、動作状態に応じて行うことができるため、多様な動作状態を有するマイクロコントローラに対して、常に、高速・高機能な動作性能と低消費電流動作とを両立させることができる。
【００３６】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、電源電圧ＶＣＣ０として５Ｖ電源とし、各レギュレータ部において、３.３Ｖ、２．５Ｖ、１．８Ｖを個別に設定できる場合について説明したが、本発明はこれに限定されるものではない。更に多様な電圧値を選択可能に設定する構成とすることができる。また、回路ブロックごとに個別に電圧値を設定することは必ずしも必要ではなく、複数の回路ブロックを纏めて設定することも可能である。
また、図３に示すレギュレータ部の具体例では、レギュレータ部ごとに基準電圧発生回路ＲＥＧを備える場合を説明したが、基準電圧発生回路ＲＥＧとして１回路備えておき、各レギュレータ部に対して基準電圧ＶＲＦを供給する構成とすることもできる。
【００３７】
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）  複数の回路ブロックと、該回路ブロック間を接続するバスと、を備えるマイクロコントローラにおいて、
前記回路ブロックおよび前記バスごとに、個別に電源電圧を供給する電源供給部と、
動作状態に応じて、前記電源供給部ごとに、出力される電源電圧を可変とする電圧制御部とを備えることを特徴とするマイクロコントローラ。
（付記２）  前記回路ブロック間、または／および前記回路ブロックと前記バスとの間を、インターフェースする際、信号線の振幅レベルの一致判定を行う判定部と、
前記判定部により不一致と判定される場合に、前記振幅レベルを変換するレベルコンバータ部と、
前記判定部により一致と判定される場合に、前記信号線を直結するバイパス部とを備えることを特徴とする付記１に記載のマイクロコントローラ。
（付記３）  前記バイパス部は、バックゲート端子に独立に電圧印加が可能なトランスファゲートを備えることを特徴とする付記２に記載のマイクロコントローラ。
（付記４）  前記電源供給部には一次電圧が入力され、降圧された電圧として前記電源電圧が出力されることを特徴とする付記１乃至３の少なくとも何れか１項に記載のマイクロコントローラ。
（付記５）  前記電圧制御部は、
前記動作状態に応じて前記電源供給部が出力すべき電圧値を設定する制御部と、
前記制御部による設定情報が格納される電圧設定格納部とを備え、
前記電圧設定格納部には、電源電圧として前記一次電圧が供給されることを特徴とする付記４に記載のマイクロコントローラ。
（付記６）  前記判定部は、前記電圧設定格納部に格納されてなる前記設定情報に基づき、一致判定を行うことを特徴とする付記５に記載のマイクロコントローラ。
（付記７）  複数の回路ブロックと、該回路ブロックを接続するバスと、を備えるマイクロコントローラの電源供給方法であって、
前記マイクロコントローラの動作状態を監視し、
前記動作状態に応じた電源電圧を、前記回路ブロックおよび前記バスごとに個別に供給することを特徴とするマイクロコントローラの電源供給方法。
【図面の簡単な説明】
【００３８】
【図１】実施形態の回路ブロック図である。
【図２】電圧設定レジスタの具体例を示す回路部である。
【図３】レギュレータ部の具体例を示す回路図である。
【図４】レベルコンバータの具体例を示す回路図である。
【符号の説明】
【００３９】
２                              電圧設定レジスタ部
１１乃至１４、１Ｎ              レギュレータ部（１）乃至（４）、（Ｎ）
３０乃至３４                    レベルコンバータ（０）乃至（４）
５１                            ＣＰＵ部
５２                            メモリ部
５３                            周辺回路部（１）
５４                            周辺回路部（２）
５５                            信号レベル調整部
５６                            バス線
Ａ１乃至Ａ４                    論理積ゲート
ＯＰ１                          演算増幅器
ＲＥＧ                          基準電圧発生回路
ＳＶＲ（１）乃至ＳＶＲ（４）、ＳＶＲ（Ｎ）、Ｓ１８（ｘ）、Ｓ２５（ｘ）、Ｓ３３（ｘ）（ｘ＝１乃至４、Ｎ）            設定信号
／ＳＴ１乃至／ＳＴ４、／ＳＴＮ  休止信号
ＶＣＣ０                        電源電圧
ＶＲ１乃至ＶＲ４、ＶＲＮ        内部電源電圧
ＶＲＦ                          基準電圧
【図１】
2006039623.tif 000003
【図２】
2006039623.tif 000004
【図３】
2006039623.tif 000005
【図４】
2006039623.tif 000006