(57)【要約】【課題】  スミア電荷の高速掃き出しにおいて、消費電力を低減することのできる固体撮像装置を提供する。【解決手段】  半導体基板内に形成されたウエルと、ウエルに行列状に配置され、入射光を光電変換した信号電荷を蓄積する電荷蓄積領域と、その各列に近接して形成され、全体として列方向に延在する複数の垂直転送チャネルと、それらの上方に形成され、電荷蓄積領域に蓄積された信号電荷を垂直転送チャネルに読み出し、読み出された信号電荷を列方向に転送し、また発生したスミア電荷を列方向に転送する垂直転送電極と、垂直転送チャネルから転送される電荷を水平方向に転送する水平ＣＣＤ部とを備える固体撮像素子と、垂直転送電極に対し、電荷蓄積領域から読み出された信号電荷を転送する場合には、第１の差の２つの電圧を出力し、スミア電荷を転送する場合には、第１の差よりも小さい第２の差の２つの電圧を出力する駆動部とを有する固体撮像装置を提供する。【選択図】          図５
2006180248.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内に形成された第１導電型のウエルと、
前記ウエルに行列状に配置され、入射光を光電変換した信号電荷を蓄積する、前記第１導電型とは逆導電型の第２導電型の電荷蓄積領域と、
前記ウエルに、前記電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する前記第２導電型の複数の垂直転送チャネルと、
前記垂直転送チャネルの上方に形成され、前記電荷蓄積領域に蓄積された信号電荷を前記垂直転送チャネルに読み出し、読み出された信号電荷を前記列方向に転送し、また発生したスミア電荷を前記列方向に転送する垂直転送電極と、
前記垂直転送チャネルから転送される電荷を水平方向に転送する水平ＣＣＤ部と
を備える固体撮像素子と、
前記垂直転送電極に対し、前記電荷蓄積領域から読み出された信号電荷を転送する場合には、第１の差の２つの電圧を出力し、スミア電荷を転送する場合には、前記第１の差よりも小さい第２の差の２つの電圧を出力する駆動部と
を有する固体撮像装置。
【請求項２】
前記垂直転送電極は、前記電荷蓄積領域に蓄積された信号電荷の読み出しには用いられない第１の垂直転送電極と、読み出しに用いられる第２の垂直転送電極とを含み、
前記駆動部は、前記第１の垂直転送電極に対し、出力端子から３つの値の電圧を出力することのできる第１の駆動回路と、前記第２の垂直転送電極に対し、出力端子から４つの値の電圧を出力することのできる第２の駆動回路とを含む請求項１に記載の固体撮像装置。
【請求項３】
前記第２の差の２つの電圧が、第１の電圧、及び、前記第１の電圧より小さい第２の電圧であり、前記第１の差の２つの電圧が、前記第２の電圧、及び、前記第２の電圧より小さい第３の電圧である請求項１または２に記載の固体撮像装置。
【請求項４】
前記第２の駆動回路は、前記電荷蓄積領域に蓄積された信号電荷を読み出すときに、前記第２の垂直転送電極に対して、前記第１の電圧よりも大きい第４の電圧を出力する請求項３に記載の固体撮像装置。
【請求項５】
前記第１の駆動回路は、前記第１の電圧を出力する第１の電源、及び前記第１の電源と前記出力端子との間に設けられた第１のスイッチと、前記第２の電圧を出力する第２の電源、及び前記第２の電源と前記出力端子との間に設けられた第２のスイッチと、前記第３の電圧を出力する第３の電源、及び前記第３の電源と前記出力端子との間に設けられた第３のスイッチとを含む請求項３または４に記載の固体撮像装置。
【請求項６】
前記第２の駆動回路は、前記第１の電圧を出力する第４の電源、及び前記第４の電源と前記出力端子との間に設けられた第４のスイッチと、前記第２の電圧を出力する第５の電源、及び前記第５の電源と前記出力端子との間に設けられた第５のスイッチと、前記第３の電圧を出力する第６の電源、及び前記第６の電源と前記出力端子との間に設けられた第６のスイッチと、前記第４の電圧を出力する第７の電源、及び前記第７の電源と前記出力端子との間に設けられた第７のスイッチとを含む請求項３〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記第２の電源が接地電源である請求項５または６に記載の固体撮像装置。
【請求項８】
前記第５の電源が接地電源である請求項６または７に記載の固体撮像装置。
【請求項９】
前記第２の駆動回路が、前記第４のスイッチとして前記第１導電型のチャネルのトランジスタと、前記トランジスタの前記第２導電型ウエルの電圧を制御する制御手段とを備える請求項６〜８のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記第２の駆動回路が前記第４の電圧を出力するときには、前記制御手段が、前記トランジスタの前記第２導電型ウエルの電圧を前記第４の電圧とする請求項９に記載の固体撮像装置。
【請求項１１】
前記行列状に配置された電荷蓄積領域が、第１の正方行列状に配列された第１の電荷蓄積領域と、前記第１の正方行列状に配列された第１の電荷蓄積領域の格子間位置に、第２の正方行列状に配列された第２の電荷蓄積領域とを含む請求項１〜１０のいずれか１項に記載の固体撮像装置。
【請求項１２】
前記第１導電型がｐ型である請求項１〜１１のいずれか１項に記載の固体撮像装置。
【請求項１３】
半導体基板内に形成された第１導電型のウエルと、前記ウエルに行列状に配置され、入射光を光電変換した信号電荷を蓄積する、前記第１導電型とは逆導電型の第２導電型の電荷蓄積領域と、前記ウエルに、前記電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する前記第２導電型の複数の垂直転送チャネルと、前記垂直転送チャネルの上方に形成され、前記電荷蓄積領域に蓄積された信号電荷を前記垂直転送チャネルに読み出し、読み出された信号電荷を前記列方向に転送し、また発生したスミア電荷を前記列方向に転送する垂直転送電極と、前記垂直転送チャネルから転送される電荷を水平方向に転送する水平ＣＣＤ部とを備える固体撮像素子の駆動方法であって、
前記垂直転送電極に、第１の差の２つの電圧を印加して、スミア電荷を転送する工程と、
前記垂直転送電極に、前記第１の差よりも大きい第２の差の２つの電圧を印加して、信号電荷を転送する工程と
を有する固体撮像素子の駆動方法。
【請求項１４】
前記第１の差の２つの電圧が、第１の電圧、及び、前記第１の電圧より小さい第２の電圧であり、前記第２の差の２つの電圧が、前記第２の電圧、及び、前記第２の電圧より小さい第３の電圧である請求項１３に記載の固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スミア電荷を排出する固体撮像装置、及びスミア電荷を排出する固体撮像素子の駆動方法に関する。
【背景技術】
【０００２】
図１２（Ａ）は、電荷結合素子（Charge Coupled Device, CCD）型固体撮像素子と、固体撮像素子の垂直転送電極に駆動信号（転送電圧）を供給する駆動回路(DRV)を示すブロック図であり、図１２（Ｂ）は、固体撮像素子の受光部の一部を示す概略的な平面図である。なお、図１２（Ａ）には、インターライン型の固体撮像素子を示した。
【０００３】
図１２（Ａ）を参照する。固体撮像素子は、たとえば行列状に配置された複数の感光部６２、感光部６２の各列に近接して形成された複数の垂直ＣＣＤ部６４、複数の垂直ＣＣＤ部６４に電気的に結合された水平ＣＣＤ部６６、及び水平ＣＣＤ部６６の端部に設けられ、水平ＣＣＤ部６６からの出力電荷信号を電圧に変換して出力する出力部６７を含んで構成される。なお、本図は、感光部６２等の形成された半導体基板を、その法線方向（上方）から見た図である。
【０００４】
感光部６２は、感光素子、たとえばフォトダイオード及び読み出しゲートを含んで構成される。光電変換素子は、入射した光量に応じて信号電荷を発生、蓄積する。蓄積された信号電荷の垂直ＣＣＤ部６４（垂直転送チャネル）への読み出しは、読み出しゲートに印加される電圧により制御される。垂直ＣＣＤ部６４に読み出された信号電荷は、全体として垂直ＣＣＤ部６４内（垂直転送チャネル）を、水平ＣＣＤ部６６に向かう方向（垂直方向、列方向）に転送される。垂直ＣＣＤ部６４の末端まで転送された信号電荷は、水平ＣＣＤ部６６に転送され、水平ＣＣＤ部６６（水平転送チャネル）内を全体として水平方向（行方向）に転送され、出力部６７で電荷・電圧変換されて外部に取り出される。
【０００５】
感光部６２から垂直ＣＣＤ部６４（垂直転送チャネル）への電荷読み出し、及び、垂直ＣＣＤ部６４（垂直転送チャネル）内の電荷の転送は、固体撮像素子の垂直転送電極を駆動することにより行われる。また、水平ＣＣＤ部６６（水平転送チャネル）内の電荷転送は、固体撮像素子の水平転送電極を駆動することにより行われる。
【０００６】
図１２（Ｂ）を参照する。行列状に形成されたフォトダイオード７０の列方向に沿って、垂直転送チャネル７３が形成される。垂直転送チャネル７３の上方を覆うように、垂直転送電極Ｖ１〜Ｖ４が形成される。
【０００７】
垂直転送電極Ｖ２及びＶ４は、フォトダイオード７０で生成された信号電荷の垂直転送チャネル７３への読み出し、及び、垂直転送チャネル７３内の信号電荷の転送を行う。
【０００８】
垂直転送電極Ｖ１及びＶ３は、垂直転送チャネル７３内の信号電荷の転送に用いられる。
【０００９】
垂直転送電極Ｖ１〜Ｖ４は、４電極を１組として用いられ、垂直転送チャネル７３内の信号電荷を４相駆動で転送する。
【００１０】
再び図１２（Ａ）を参照する。駆動回路ＤＲＶは、制御ロジック９１ａ、２値ドライバ回路９２、及び３値ドライバ回路９３ａを含む。
【００１１】
制御ロジック９１ａは、タイミングジェネレータＴＧ（Timing Generator）から入力された同期信号に基き、論理演算を行って制御信号を出力する。制御信号は、２つまたは３つが組となって、２値及び３値ドライバ回路９２、９３ａに入力される。各ドライバ回路９２、９３ａは、２値または３値のうちの一電圧を出力する。
【００１２】
２値ドライバ回路９２は、転送のみを行う垂直転送電極Ｖ１及びＶ３に接続される。２値ドライバ回路９２の出力ＢＯ１、ＢＯ２は、たとえば０Ｖまたは−８Ｖである。なお、２つの２値ドライバ回路９２は、タイミングのずれた信号を出力する。ただし、以下の説明においては、便宜上、１つの２値ドライバ回路９２の説明で代表させる場合がある。
【００１３】
３値ドライバ回路９３ａは、転送と読み出しを行う垂直転送電極Ｖ２及びＶ４に接続される。３値ドライバ回路９３ａの出力ＴＯ１、ＴＯ２は、たとえば＋１６Ｖ、０Ｖ、または−８Ｖである。なお、２つの３値ドライバ回路９３ａは、タイミングのずれた信号を出力する。ただし、以下の説明においては、便宜上、１つの３値ドライバ回路９３ａの説明で代表させる場合がある。
【００１４】
感光部６２で発生した信号電荷は、３値ドライバ回路から出力される１６Ｖを印加された垂直転送電極Ｖ２及びＶ４により、垂直ＣＣＤ部６４（垂直転送チャネル）に読み出された後、垂直ＣＣＤ部６４（垂直転送チャネル）内を水平ＣＣＤ部６６（水平転送チャネル）に向かって転送される。水平ＣＣＤ部６６（水平転送チャネル）に転送された電荷は、水平転送電極の駆動により出力部６７に向かって転送され、出力部６７で電荷が電圧ＯＳに変換されて出力される。
【００１５】
図１３は、駆動回路ＤＲＶにおける制御ロジックと２値ドライバ回路の等価回路図である。
【００１６】
制御ロジックは、タイミングジェネレータＴＧからの同期信号ＢＩｎに基き、２つの制御信号ＶＭ_ｏｎ、ＶＬ_ｏｎを出力する。
【００１７】
２値ドライバ回路は、入力信号ＶＭ_ｏｎをアナログスイッチ１１０に受け、入力信号ＶＬ_ｏｎをトランジスタ１１１に受け、それらの入力に応じて２つの電源電圧ＶＭ（０Ｖ）、ＶＬ（−８Ｖ）のいずれかを出力端子ＢＯｎに供給する。トランジスタはスイッチとして機能する。
【００１８】
図１４は、入力ＢＩｎに対する出力ＢＯｎの関係を示す真理値表である。
【００１９】
同期信号ＢＩｎがローレベル（Ｌ）のとき、２値ドライバ回路は駆動信号（ＢＯｎ）としてＶＭ（０Ｖ）を出力し、ハイレベル（Ｈ）のとき、ＶＬ（−８Ｖ）を出力する。
【００２０】
図１５は、駆動回路ＤＲＶにおける制御ロジックと３値ドライバ回路の等価回路図である。
【００２１】
制御ロジックは、タイミングジェネレータＴＧからの同期信号ＴＩｍ、ＰＧｍに基き、３つの制御信号ＸＶＨ_ｏｎ、ＶＭ_ｏｎ、ＶＬ_ｏｎを出力する。
【００２２】
３値ドライバ回路は、入力信号ＸＶＨ_ｏｎ、ＶＭ_ｏｎ、ＶＬ_ｏｎをそれぞれトランジスタ１１２、アナログスイッチ１１３、トランジスタ１１４に受け、それらの入力に応じて３つの電源電圧ＶＨ（＋１６Ｖ）、ＶＭ（０Ｖ）、ＶＬ（−８Ｖ）のいずれか１つを出力端子ＴＯｍに供給する。
【００２３】
図１６は、入力ＴＩｍ及びＰＧｍに対する出力ＴＯｍの関係を示す真理値表である。
【００２４】
同期信号ＴＩｍ及びＰＧｍがともにローレベル（Ｌ）のとき、３値ドライバ回路は駆動信号（ＴＯｍ）として、ＶＨ（＋１６Ｖ）を出力する。また、同期信号ＴＩｍがローレベル（Ｌ）、ＰＧｍがハイレベル（Ｈ）のとき、３値ドライバ回路は駆動信号（ＴＯｍ）として、ＶＭ（０Ｖ）を出力する。更に、同期信号ＴＩｍがハイレベル（Ｈ）、ＰＧｍがローレベル（Ｌ）のとき、及び、ＴＩｍとＰＧｍとがともにハイレベル（Ｈ）のとき、３値ドライバ回路は駆動信号（ＴＯｍ）として、ＶＬ（−８Ｖ）を出力する。
【００２５】
図１７（Ａ）及び（Ｂ）は、それぞれ２値ドライバ及び３値ドライバの電荷転送時及び電荷読み出し時におけるタイミングチャートの一例である。
【００２６】
図１７（Ａ）を参照する。前述のように、２値ドライバ回路は、転送のみを行う垂直転送電極に接続される。
【００２７】
電荷転送時は、入力ＢＩｎを、ローレベルとハイレベルの交互に設定することで、出力ＢＯｎは、ＶＭ（０Ｖ）とＶＬ（−８Ｖ）を交互に出力して電荷転送を行う。電荷の読み出しは、２値ドライバの出力によっては行われない。このため、電荷読み出し時は、ＢＩｎをローレベルに設定し、出力ＢＯｎはＶＭ（０Ｖ）を出力する。
【００２８】
図１７（Ｂ）を参照する。前述のように、３値ドライバ回路は、転送と読み出しを行う垂直転送電極に接続される。
【００２９】
電荷転送時は、入力ＰＧｍをハイレベルに設定し、入力ＴＩｍを、ローレベルとハイレベルの交互に設定することで、出力ＴＯｍは、ＶＭ（０Ｖ）とＶＬ（−８Ｖ）を交互に出力して電荷転送を行う。読み出し時は、ＰＧｍ及びＴＩｍをともにローレベルに設定し、出力ＴＯｍはＶＨ（＋１６Ｖ）を出力して電荷読み出しを行う。
【００３０】
図１８は、駆動回路ＤＲＶに電力を供給する電源装置を示す概略的なブロック図である。
【００３１】
電源装置は、バッテリ９５、ＶＤＤレギュレータ９６、６倍昇圧チャージポンプ回路９７、３倍負昇圧チャージポンプ回路９８、ＶＨレギュレータ９９、及びＶＬレギュレータ１００を含んで構成される。
【００３２】
携帯電話機などで高い電圧が必要となる場合には、コイルを用いたスイッチングレギュレータでは周囲に磁束が漏れてノイズを発生させる場合があるため、電源装置に、キャパシタで実現できるチャージポンプ回路を用いることがある。
【００３３】
バッテリ９５は、たとえばリチウムイオン電池等の充電電池で、ＶＤＤレギュレータ９６に、＋３．２Ｖ〜＋４．３Ｖのバッテリ電圧ＶＢＡＴを供給する。バッテリ電圧ＶＢＡＴは、バッテリ９５の充電状態及び負荷電流の状態によって変化する。
【００３４】
ＶＤＤレギュレータ９６は、シリーズレギュレータであり、バッテリ９５からバッテリ電圧ＶＢＡＴの供給を受けて、ＶＢＡＴの電圧レベルや出力負荷電流の状態によらず、一定の電圧（たとえば＋３Ｖ）になるように制御された電圧ＶＤＤを、６倍昇圧チャージポンプ回路９７、３倍負昇圧チャージポンプ回路９８、及び駆動回路ＤＲＶに供給する。
【００３５】
６倍昇圧チャージポンプ回路９７及び３倍負昇圧チャージポンプ回路９８は、スイッチトキャパシタを用いた昇圧用のチャージポンプ回路である。６倍昇圧チャージポンプ回路９７は、ＶＤＤの供給を受けて、ＶＤＤの電圧を６倍したＶＨ０（約＋１８Ｖ）をＶＨレギュレータ９９に供給する。３倍負昇圧チャージポンプ回路９８は、ＶＤＤの供給を受けて、ＶＤＤの電圧を−３倍したＶＬ０（約−９Ｖ）をＶＬレギュレータ１００に供給する。
【００３６】
なお、６倍昇圧チャージポンプ回路９７及び３倍負昇圧チャージポンプ回路９８出力のＶＨ０及びＶＬ０の電圧値は、各チャージポンプ回路の出力抵抗と負荷電流により、若干降下する。
【００３７】
ＶＨレギュレータ９９は、６倍昇圧チャージポンプ回路９７の出力ＶＨ０の供給を受けて、ＶＨ０の電圧レベルや出力負荷電流の状態によらず、一定の電圧（たとえば＋１６Ｖ）になるように制御されたＶＨを駆動回路ＤＲＶに供給する。
【００３８】
ＶＬレギュレータ１００は、３倍負昇圧チャージポンプ回路９８の出力ＶＬ０の供給を受けて、ＶＬ０の電圧レベルや出力負荷電流の状態によらず、一定の電圧（たとえば−８Ｖ）になるように制御されたＶＬを駆動回路ＤＲＶに供給する。
【００３９】
たとえば、感光部６２以外の領域で、スミア（太陽等を撮影したときに画像中に現れる縦方向の輝線等）の原因となるスミア電荷が生成されてしまうことがある。
【００４０】
スミアの少ない良好な画像を得るために、信号電荷の転送後、スミア電荷の高速掃き出しを行い、その後感光部から垂直転送チャネルに信号電荷を読み出す提案がある。（たとえば、特許文献１参照。）
特許文献１には、掃き出しパルスによる掃き出しが終了した時点で各電位井戸に残っているスミア電荷を一箇所にまとめ、まとめたスミア電荷を垂直ＣＣＤ部で転送し、水平ＣＣＤ部に送り込む前、あるいは水平ＣＣＤ部の出力端で排出する構成の固体撮像装置の記載がある。
【００４１】
図１９（Ａ）及び（Ｂ）は、それぞれ２値及び３値ドライバのスミア電荷の高速掃き出しを行うときのタイミングチャートの一例である。
【００４２】
図１９（Ａ）を参照する。２値ドライバにおいては、電荷転送時は、入力ＢＩｎを、ローレベルとハイレベルの交互に設定することで、出力ＢＯｎは、ＶＭ（０Ｖ）とＶＬ（−８Ｖ）を交互に出力して電荷転送を行う。
【００４３】
スミア電荷の高速掃き出し時においては、電荷転送時より高い周波数で入力ＢＩｎをローレベルとハイレベルの交互に設定する。出力ＢＯｎは、電荷転送時より高い駆動周波数でＶＭ（０Ｖ）とＶＬ（−８Ｖ）（電荷転送時と振幅は同じ）を交互に出力してスミア電荷の高速掃き出しを行う。
【００４４】
電荷の読み出しは、２値ドライバの出力によっては行われないため、電荷読み出し時は、ＢＩｎをローレベルに設定し、出力ＢＯｎはＶＭ（０Ｖ）を出力する。
【００４５】
図１９（Ｂ）を参照する。３値ドライバにおいては、電荷転送時は、入力ＰＧｍをハイレベルに設定し、入力ＴＩｍを、ローレベルとハイレベルの交互に設定することで、出力ＴＯｍは、ＶＭ（０Ｖ）とＶＬ（−８Ｖ）を交互に出力して電荷転送を行う。
【００４６】
スミア電荷の高速掃き出し時においては、電荷転送時より高い周波数で入力ＴＩｍをローレベルとハイレベルの交互に設定する。入力ＰＧｍは、ハイレベルを維持する。出力ＴＯｍは、電荷転送時より高い駆動周波数でＶＭ（０Ｖ）とＶＬ（−８Ｖ）（電荷転送時と振幅は同じ）を交互に出力してスミア電荷の高速掃き出しを行う。
【００４７】
電荷読み出し時は、ＰＧｍ及びＴＩｍをともにローレベルに設定し、出力ＴＯｍとしてＶＨ（＋１６Ｖ）を出力して電荷読み出しを行う。
【００４８】
高い駆動周波数でスミア電荷の高速掃き出しを行うと消費電力が増大する。電源装置内のチャージポンプは、電流供給能力が高くはないため、チャージポンプを用いた電源装置では、ＤＲＶに安定的にＶＬ（−８Ｖ）を供給することが難しくなる。また、消費電力の増大により、電池の消耗が激しくなるという問題も生じる。
【００４９】
【特許文献１】特開２００３−１９７８９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００５０】
本発明の目的は、スミア電荷の高速掃き出しにおいて、消費電力を低減することのできる固体撮像装置を提供することである。
【００５１】
また、本発明の他の目的は、スミア電荷の高速掃き出しにおいて、消費電力を低減することのできる固体撮像素子の駆動方法を提供することである。
【課題を解決するための手段】
【００５２】
本発明の一観点によれば、半導体基板内に形成された第１導電型のウエルと、前記ウエルに行列状に配置され、入射光を光電変換した信号電荷を蓄積する、前記第１導電型とは逆導電型の第２導電型の電荷蓄積領域と、前記ウエルに、前記電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する前記第２導電型の複数の垂直転送チャネルと、前記垂直転送チャネルの上方に形成され、前記電荷蓄積領域に蓄積された信号電荷を前記垂直転送チャネルに読み出し、読み出された信号電荷を前記列方向に転送し、また発生したスミア電荷を前記列方向に転送する垂直転送電極と、前記垂直転送チャネルから転送される電荷を水平方向に転送する水平ＣＣＤ部とを備える固体撮像素子と、前記垂直転送電極に対し、前記電荷蓄積領域から読み出された信号電荷を転送する場合には、第１の差の２つの電圧を出力し、スミア電荷を転送する場合には、前記第１の差よりも小さい第２の差の２つの電圧を出力する駆動部とを有する固体撮像装置が提供される。
【００５３】
この固体撮像装置においては、スミア電荷の高速掃き出し時に、信号電荷転送時に印加する駆動信号（転送電圧）の振幅よりも小さい振幅の駆動信号（転送電圧）を印加するため、スミア電荷の高速掃き出し時の消費電力を低減することができる。
【００５４】
また、本発明の他の観点によれば、半導体基板内に形成された第１導電型のウエルと、前記ウエルに行列状に配置され、入射光を光電変換した信号電荷を蓄積する、前記第１導電型とは逆導電型の第２導電型の電荷蓄積領域と、前記ウエルに、前記電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する前記第２導電型の複数の垂直転送チャネルと、前記垂直転送チャネルの上方に形成され、前記電荷蓄積領域に蓄積された信号電荷を前記垂直転送チャネルに読み出し、読み出された信号電荷を前記列方向に転送し、また発生したスミア電荷を前記列方向に転送する垂直転送電極と、前記垂直転送チャネルから転送される電荷を水平方向に転送する水平ＣＣＤ部とを備える固体撮像素子の駆動方法であって、前記垂直転送電極に、第１の差の２つの電圧を印加して、スミア電荷を転送する工程と、前記垂直転送電極に、前記第１の差よりも大きい第２の差の２つの電圧を印加して、信号電荷を転送する工程とを有する固体撮像素子の駆動方法が提供される。
【００５５】
この固体撮像素子の駆動方法によれば、スミア電荷の高速掃き出し時に、信号電荷転送時に印加する駆動信号（転送電圧）の振幅よりも小さい振幅の駆動信号（転送電圧）を印加するため、スミア電荷の高速掃き出し時の消費電力を低減することができる。
【発明の効果】
【００５６】
本発明によれば、スミア電荷の高速掃き出しにおいて、消費電力を低減することのできる固体撮像装置を提供することができる。
【００５７】
また、本発明によれば、スミア電荷の高速掃き出しにおいて、消費電力を低減することのできる固体撮像素子の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００５８】
図１は、実施例による固体撮像装置の概略的な構成を示すブロック図である。実施例による固体撮像装置は、撮像レンズ４９、光遮蔽手段５０、固体撮像素子５１、ＡＦＥ（Analog Front End Processor）５２、ＤＳＰ(Digital Signal Processor)５３、タイミングジェネレータ(TimingGenerator, TG)５４、駆動回路ＤＲＶ５５、及び電源装置５６を含んで構成される。
【００５９】
撮像レンズ４９は、被写体からの光束を固体撮像素子５１の受光面に結像する。
【００６０】
光遮蔽手段５０は、たとえばメカニカルシャッタであり、撮像レンズ４９からの被写体光束を、固体撮像素子５１の受光面に入射させるか遮光するかの制御を行う。
【００６１】
固体撮像素子５１は、画素ごとに入射光量に応じて信号電荷を発生させる光電変換素子（発生した信号電荷を蓄積する電荷蓄積領域）、光電変換素子で発生した信号電荷を転送するための垂直転送チャネル、垂直転送電極、水平転送チャネル、及び水平転送電極を備える。
【００６２】
ＡＦＥ５２は、固体撮像素子５１から出力されたアナログの画像信号を、基準電位部分と信号電位部分との２箇所で相関二重サンプリングし、差分に適切なゲインをかけてＡ／Ｄ(Analog to Digital)変換してデジタルの画像信号として出力する。
【００６３】
ＤＳＰ５３は、ＡＦＥ５２から出力されるデジタルの画像信号に対して、認識処理、データ圧縮、ネットワークコントロール等の各種処理を行って画像データを出力する
ＴＧ５４は、同期をとるためのタイミングパルスを出力する。なお、図では、水平転送電極を駆動するためのタイミング信号を出力するように図示してある。
【００６４】
ＤＲＶ５５は、固体撮像素子５１の転送電極を駆動するための集積回路(Integrated Circuit, IC)である。
【００６５】
ＡＦＥ５２、ＤＳＰ５３、及びＴＧ５４の電源電圧は、たとえば３Ｖ程度の低い電圧で足りる。しかし垂直転送電極を駆動するＤＲＶには、＋１６Ｖ／−８Ｖ程度の高い電圧が必要である。このため電源装置５６が、ＤＲＶ５５に電力を供給する。
【００６６】
図２（Ａ）及び（Ｂ）は、固体撮像素子の構成を示す概略的な平面図である。
【００６７】
図２（Ａ）は、インターライン型の固体撮像素子の概略的な構成を示す。固体撮像素子は、感光部６２、垂直ＣＣＤ部６４、水平ＣＣＤ部６６、及び出力部６７を含んで構成される。各部の機能、作用は、図１２を参照して行った説明と同様である。
【００６８】
なお、感光部６２の配列は、図２（Ａ）に示したような行方向及び列方向にそれぞれ一定ピッチで正方（テトラゴナル）行列的に配列される場合の他、行方向及び列方向に１つおきにたとえば１／２ピッチずつ位置をずらして配列されるハニカム配列がある。ハニカム配列では、第１の正方行列的に配列された感光部６２と、その格子間位置に第２の正方行列的に配列された感光部６２とを含む。
【００６９】
図２（Ｂ）は、ハニカム配列された固体撮像素子の概略的な構成を示す。ハニカム配列とは、第１の正方行列的に配列された感光部６２と、その格子間位置に第２の正方行列的に配列された感光部６２とからなる感光部６２の配列のことをいう。垂直ＣＣＤ部６４（垂直転送チャネル）は感光部６２の間を蛇行するように形成される。なお、ハニカム配列とはいっても、この構成における感光部６２は多くの場合、八角形状である。
【００７０】
図３は、固体撮像素子の受光部の一部の概略を示す断面図である。
【００７１】
たとえばｎ型のシリコン基板である半導体基板８１に形成されたｐ型のウエル層８２に、ｎ型の不純物添加領域で構成される光電変換素子７１（電荷蓄積領域）とその上方のｐ+型の埋め込み領域７１ａ、それらに近接するｎ型領域の垂直転送チャネル７３、及び光電変換素子７１と垂直転送チャネル７３の間にｐ型の読み出しゲート７２が形成されている。垂直転送チャネル７３上方には絶縁膜７４を介して、垂直転送電極７５が形成されている。隣り合う光電変換素子７１列間にはｐ型のチャネルストップ領域７６が形成されている。
【００７２】
チャネルストップ領域７６は、光電変換素子７１、垂直転送チャネル７３等の電気的な分離を行うための領域である。絶縁膜７４は、半導体基板８１表面上に、たとえば熱酸化により形成された酸化シリコン膜を含む。垂直転送電極７５は、たとえばポリシリコンで形成される第１層垂直転送電極及び第２層垂直転送電極を含む。これらはアモルファスシリコンで形成することも可能である。垂直転送電極７５は、それに印加される電圧（駆動信号）で、垂直転送チャネル７３のポテンシャルを制御することによって、信号電荷の垂直転送チャネル７３内の転送を行う。また、読み出しゲート７２上方の垂直転送電極７５は印加電圧（駆動信号）で、読み出しゲート７２のポテンシャルを制御することによって、入射光量に応じて光電変換素子７１で生成、蓄積された信号電荷を、読み出しゲート７２から垂直転送チャネル７３に読み出す役割も果たす。垂直転送電極７５上には、たとえばポリシリコンの熱酸化により得られる絶縁性のシリコン酸化膜７７が形成されている。垂直転送チャネル７３、及びその上方の絶縁膜７４、垂直転送電極７５を含んで、垂直ＣＣＤ部６４は構成される。
【００７３】
垂直転送電極７５上方には、絶縁性の酸化シリコン膜７７を介して、たとえばタングステンにより遮光膜７９が形成されている。遮光膜７９には、光電変換素子７１の上方に開口部７９ａが形成されている。遮光膜７９上には、窒化シリコン膜７８が形成されている。
【００７４】
遮光膜７９は、上述のように各光電変換素子７１上方に開口部７９ａを有し、受光部に入射する光が光電変換素子７１以外の領域に入射するのを防止する。
【００７５】
遮光膜７９上方には、たとえばＢＰＳＧ(Boro-Phospho SilicateGlass)でつくられた平坦化層８３ａが形成され、その平坦な表面上に、たとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色のカラーフィルタ層８４が形成される。その上を平坦化するために、更に平坦化層８３ｂが形成される。平坦な表面を有する平坦化層８３ｂ上には、たとえばマイクロレンズ用のフォトレジストパタンを溶融、固化してマイクロレンズ８５が形成される。マイクロレンズ８５は、各光電変換素子７１の上方に、たとえば微小な半球状の凸レンズが配列されたものである。マイクロレンズ８５は入射光を光電変換素子７１に集光する。１つのマイクロレンズ８５で集束される光は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色のカラーフィルタ層８４を通して１つの光電変換素子７１に入射する。したがって、複数の光電変換素子は、それぞれ上方に形成された赤（Ｒ）のカラーフィルタ層８４を透過した光が入射する光電変換素子、緑（Ｇ）のカラーフィルタ層８４を透過した光が入射する光電変換素子、青（Ｂ）のカラーフィルタ層８４を透過した光が入射する光電変換素子の３種類の光電変換素子を含む。
【００７６】
実施例による固体撮像装置は、たとえばスミア電荷を垂直ＣＣＤ部６４で転送し、水平ＣＣＤ部６６に送り込む前、あるいは水平ＣＣＤ部６６の出力端で排出する構成を備える。
【００７７】
図４（Ａ）は、水平ＣＣＤ部６６の近傍の垂直ＣＣＤ部を示す概略的な平面図であり、図４（Ｂ）は、図４（Ａ）の４Ｂ−４Ｂ線に沿った断面図である。また、図４（Ｃ）は、水平ＣＣＤ部６６の垂直ＣＣＤ部６４とは反対側の端部に設けたスミア電荷排出構造を示す概略的な断面図である。
【００７８】
図４（Ａ）は、水平ＣＣＤ部６６に至る２つ前の垂直転送電極７５下方に、スミア電荷排出構造が設けられている場合を示す。このスミア電荷排出構造は、水平ＣＣＤ部６６に至る２つ前の垂直転送電極７５下方の横一行に設けられ、水平ＣＣＤ部６６の直前で、転送されてきたスミア電荷を排出する。
【００７９】
垂直転送チャネル７３を転送されてきたスミア電荷は、制御電極３２による制御によってドレイン３１に移動され、ドレイン３１から半導体基板へ排出される。
【００８０】
図４（Ｂ）を参照する。ｎ型の半導体基板８１の表面側にはｐ型のウエル層８２が設けられ、ウエル層８２に、ｎ型の垂直転送チャネル７３及びｐ＋型のチャネルストップ領域７６が形成されている。
【００８１】
ウエル層８２の表面には絶縁膜７４が形成され、絶縁膜７４を介して垂直転送チャネル７３上方に垂直転送電極７５が設けられる。ウエル層８２の表面には、垂直転送チャネル７３から少し離れた位置にｎ＋型のドレイン３１が形成され、ドレイン３１と半導体基板８１とは、ｎ型またはｐ−型のドレイン接続領域３３で接続されている。ｐ−型の場合は、半導体基板８１への正バイアス電圧により、バリアが消滅するように選択される。垂直転送チャネル７３とドレイン３１との間のウエル層８２の上方には、絶縁膜７４を介してスミア電荷排出用の制御電極３２が設けられている。
【００８２】
水平ＣＣＤ部６６に至る２つ前の垂直転送電極７５下方の垂直転送チャネル７３にスミア電荷が転送されてきたとき、制御電極３２に制御電圧が印加され、スミア電荷がドレイン３１に移り、スミア電荷は半導体基板８１に排出される。
【００８３】
図４（Ｃ）を参照する。スミア電荷排出構造は、水平ＣＣＤ部の垂直ＣＣＤ部とは反対側の端部に形成することもできる。
【００８４】
ｎ型の半導体基板８１の表面側にはｐ型のウエル層３４が形成され、ウエル層３４に、ｎ型の水平転送チャネル３５と、ｎ＋型のドレイン３６とが形成される。ウエル層３４の表面には絶縁膜７４が設けられ、絶縁膜７４を介して、水平転送チャネル３５の上方に、水平転送電極３７が形成される。水平転送チャネル３５とドレイン３６との間のウエル層３４の上方に、スミア電荷排出用の制御電極３８が設けられる。
【００８５】
ドレイン３６に対応する位置の水平転送チャネル３５にスミア電荷が転送されてきたとき、制御電極３８に制御電圧が印加され、スミア電荷はドレイン３６に移され、排出される。
【００８６】
スミア電荷排出構造によって、スミアによる画質劣化の少ない良好な画像が得られる。
【００８７】
図５は、実施例による固体撮像装置に含まれる固体撮像素子と駆動回路ＤＲＶを示すブロック図である。
【００８８】
図５中の固体撮像素子の部分は、図１２（Ａ）における固体撮像素子の部分と同図である。
【００８９】
駆動回路ＤＲＶは、制御ロジック９１ｂ、３値ドライバ回路９３ｂ、及び４値ドライバ回路９４を含んで構成される。図１２（Ａ）における駆動回路ＤＲＶと比較した場合、２値ドライバ回路９２が３値ドライバ回路９３ｂと置換され、３値ドライバ回路９３ａが４値ドライバ回路９４と置換されている点において特徴的に異なる。また、後に詳述するが、制御ロジック等の作用においても異なる。
【００９０】
制御ロジック９１ｂは、タイミングジェネレータＴＧからの同期信号を受け、制御信号を３値及び４値ドライバ回路９３ｂ、９４に供給する。
【００９１】
３値ドライバ回路９３ｂは、電荷転送のみを行う垂直転送電極Ｖ１及びＶ３に接続される。３値ドライバ回路９３ｂは、たとえば＋３Ｖ、０Ｖまたは−８Ｖの駆動信号（転送電圧）ＢＯ１、ＢＯ２を垂直転送電極Ｖ１、Ｖ３に供給することができる。なお、２つの３値ドライバ回路９３ｂは、タイミングのずれた信号を出力する。ただし、以下の説明においては、便宜上、１つの３値ドライバ回路９３ｂの説明で代表させる場合がある。
【００９２】
４値ドライバ回路９４は、電荷の読み出しと転送に用いられる垂直転送電極Ｖ２及びＶ４に接続される。４値ドライバ回路９４は、たとえば＋１６Ｖ、＋３Ｖ、０Ｖ、または−８Ｖの駆動信号（転送電圧）ＴＯ１、ＴＯ２を垂直転送電極Ｖ２、Ｖ４に供給することができる。なお、２つの４値ドライバ回路９４は、タイミングのずれた信号を出力する。ただし、以下の説明においては、便宜上、１つの４値ドライバ回路９４の説明で代表させる場合がある。
【００９３】
感光部６２で発生した信号電荷は、４値ドライバ回路にて駆動される垂直転送電極Ｖ２、Ｖ４により、垂直ＣＣＤ部６４（垂直転送チャネル）に読み出された後、垂直転送電極Ｖ１〜Ｖ４による４層駆動で、垂直ＣＣＤ部６４（垂直転送チャネル）内を水平ＣＣＤ部６６（水平転送チャネル）に向かって転送される。水平ＣＣＤ部６６（水平転送チャネル）に転送された電荷は、水平転送電極の駆動により出力部６７に向かって転送され、出力部６７で電荷が電圧ＯＳに変換されて出力される。
【００９４】
図６は、実施例による固体撮像装置に含まれる駆動回路ＤＲＶにおける制御ロジックと３値ドライバ回路の等価回路図である。
【００９５】
制御ロジックは、タイミングジェネレータＴＧからの同期信号ＢＩ２ｎ、ＢＩ１ｎ（たとえば３Ｖレベル）に基き、３つの制御信号ＶＭ_ｏｎ、ＶＬ_ｏｎ、ＸＶＤＤ_ｏｎ（たとえば＋１６Ｖ／−８Ｖ）を出力する。
【００９６】
３値ドライバ回路は、＋３Ｖの電源ＶＤＤ、０Ｖの電源ＶＭ（接地）、及び−８Ｖの電源ＶＬに接続されている。３値ドライバ回路は、各電源と出力端子との間にトランジスタ１１５、アナログスイッチ１１６、トランジスタ１１７を含む。トランジスタ１１５、１１７は、スイッチとして機能する。
【００９７】
３値ドライバ回路は、入力信号ＸＶＤＤ_ｏｎ、ＶＭ_ｏｎ、ＶＬ_ｏｎを、それぞれトランジスタ１１５、アナログスイッチ１１６、トランジスタ１１７に受け、それらの入力に応じて３つの電源電圧ＶＤＤ（＋３Ｖ）、ＶＭ（０Ｖ）、ＶＬ（−８Ｖ）のいずれか１つを出力端子ＢＯｎに供給する。
【００９８】
図６に示した３値ドライバ回路は、図１３に示した２値ドライバ回路と比較すると、ＢＯｎとして新たにＶＤＤ（＋３Ｖ）が出力されるため、ＶＤＤ（＋３Ｖ）出力用のトランジスタ１１５が追加されている点において異なる。
【００９９】
図７は、入力ＢＩ１ｎ及びＢＩ２ｎに対する出力ＢＯｎの関係を示す真理値表である。
【０１００】
同期信号ＢＩ１ｎ及びＢＩ２ｎがともにローレベル（Ｌ）のとき、３値ドライバ回路は駆動信号（ＢＯｎ）として、ＶＤＤ（＋３Ｖ）を出力する。また、同期信号ＢＩ１ｎがローレベル（Ｌ）、ＢＩ２ｎがハイレベル（Ｈ）のとき、３値ドライバ回路は駆動信号（ＢＯｎ）として、ＶＭ（０Ｖ）を出力する。更に、同期信号ＢＩ１ｎがハイレベル（Ｈ）、ＢＩ２ｎがローレベル（Ｌ）のとき、及び、ＢＩ１ｎとＢＩ２ｎとがともにハイレベル（Ｈ）のとき、３値ドライバ回路は駆動信号（ＢＯｎ）として、ＶＬ（−８Ｖ）を出力する。
【０１０１】
図８（Ａ）は、実施例による固体撮像装置に含まれる駆動回路ＤＲＶにおける制御ロジックと４値ドライバ回路の等価回路図であり、図８（Ｂ）及び（Ｃ）は、４値ドライバ回路中のトランジスタの電位の切り替えについて説明するための概略的な断面図である。
【０１０２】
図８（Ａ）を参照する。制御ロジックは、タイミングジェネレータＴＧからの同期信号ＴＩ２ｍ、ＴＩ１ｍ、ＰＧｍ（たとえば３Ｖレベル）に基き、４つの制御信号ＸＶＨ_ｏｎ、ＶＭ_ｏｎ、ＶＬ_ｏｎ、ＸＶＤＤ_ｏｎを出力する。
【０１０３】
４値ドライバ回路は、＋１６Ｖの電源ＶＨ、＋３Ｖの電源ＶＤＤ、０Ｖの電源ＶＭ（接地）、及び−８Ｖの電源ＶＬに接続されている。各電源と出力端子との間には、トランジスタ１１８、１１９、アナログスイッチ１２０、トランジスタ１２１が設けられる。トランジスタ１１８、１１９、１２１は、スイッチとして機能する。
【０１０４】
４値ドライバ回路は、入力信号ＸＶＨ_ｏｎ、ＸＶＤＤ_ｏｎ、ＶＭ_ｏｎ、ＶＬ_ｏｎをそれぞれトランジスタ１１８、１１９、アナログスイッチ１２０、トランジスタ１２１に受け、それらの入力に応じて４つの電源電圧ＶＨ（＋１６Ｖ）、ＶＤＤ（＋３Ｖ）、ＶＭ（０Ｖ）、ＶＬ（−８Ｖ）のいずれか１つを出力端子ＴＯｍに供給する。
【０１０５】
図８（Ａ）に示した４値ドライバ回路は、図１５に示した３値ドライバ回路と比較すると、ＴＯｍとして新たにＶＤＤ（＋３Ｖ）が出力されるため、ＶＤＤ（＋３Ｖ）出力用のＰチャンネルトランジスタ１１９が追加されている点において異なる。
【０１０６】
４値ドライバ回路中のトランジスタのボディ端子は、ウエル（Ｎウエル）電位制御手段によりＴＯｍの出力状態によって、以下のように電位の切り替えを行う。
【０１０７】
図８（Ｂ）を参照する。図８（Ｂ）は、ＴＯｍとしてＶＨ（＋１６Ｖ）を出力する場合を示す。このときウエル電位制御手段は、ＶＨ（＋１６Ｖ）を出力してトランジスタ１１９のボディ端子（Ｎウエル電圧）をＶＨ（＋１６Ｖ）にする。
【０１０８】
トランジスタ１１９のボディ端子（Ｎウエル電圧）をＶＨ（＋１６Ｖ）にするのは、トランジスタ１１９のボディ端子（Ｎウエル電圧）がＶＤＤ（＋３Ｖ）であった場合、トランジスタ１１９のｐｎ接合が順バイアスとなり、出力ＴＯｍから電源ＶＤＤに過電流が流れてしまうためである。
【０１０９】
図８（Ｃ）を参照する。図８（Ｃ）は、ＴＯｍとしてＶＤＤ（＋３Ｖ）を出力する場合を示す。このときウエル電位制御手段は、ＶＤＤ（＋３Ｖ）を出力してトランジスタ１１８のボディ端子（Ｎウエル電圧）をＶＤＤ（＋３Ｖ）にする。
【０１１０】
トランジスタ１１８のボディ端子（Ｎウエル電圧）をＶＤＤ（＋３Ｖ）にするのは、トランジスタ１１８のボディ端子（Ｎウエル電圧）がＶＨ（＋１６Ｖ）であった場合、トランジスタ１１８のバックゲート効果によりコンダクタンスが低下してしまうためである。
【０１１１】
図９は、入力ＴＩ２ｍ、ＴＩ１ｍ及びＰＧｍに対する出力ＴＯｍの関係を示す真理値表である。
【０１１２】
ＴＩ２ｍ、ＴＩ１ｍ、ＰＧｍともにローレベル（Ｌ）が入力された場合、制御ロジックはＸＶＨ_ｏｎを出力し、４値ドライバ回路は駆動信号（ＴＯｍ）として、ＶＨ（＋１６Ｖ）を出力する。また、ＴＩ２ｍにハイレベル（Ｈ）、ＴＩ１ｍ及びＰＧｍにローレベル（Ｌ）が入力された場合、制御ロジックはＸＶＤＤ_ｏｎを出力し、４値ドライバ回路からはＶＤＤ（＋３Ｖ）が出力される。更に、ＴＩ２ｍの入力にかかわらず、ＴＩ１ｍにローレベル（Ｌ）、ＰＧｍにハイレベル（Ｈ）が入力されると、制御ロジックはＶＭ_ｏｎを出力し、ＴＯｍとしてはＶＭ（０Ｖ）が出力される。また、ＴＩ２ｍの入力にかかわらず、ＴＩ１ｍにハイレベル（Ｈ）、ＰＧｍにローレベル（Ｌ）が入力された場合、及び、ＴＩ１ｍ、ＰＧｍともにハイレベル（Ｈ）が入力された場合、制御ロジックはＶＬ_ｏｎを出力し、ＴＯｍとしてはＶＬ（−８Ｖ）が出力される。
【０１１３】
図１０（Ａ）及び（Ｂ）は、それぞれ実施例による固体撮像装置に含まれる駆動回路ＤＲＶにおける３値ドライバ回路及び４値ドライバ回路の電荷転送時及び電荷読み出し時におけるタイミングチャートの一例である。
【０１１４】
図１０（Ａ）を参照する。３値ドライバ回路は、転送のみを行う垂直転送電極に接続される。
【０１１５】
電荷転送時は、入力ＢＩ２ｎをハイレベルに設定し、入力ＢＩ１ｎをローレベルとハイレベルの交互に設定することで、出力ＢＯｎは、ＶＭ（０Ｖ）とＶＬ（−８Ｖ）を交互に出力して電荷転送を行う。電荷の読み出しは、３値ドライバの出力によっては行われない。このため、読み出し時は、入力ＢＩ２ｎをハイレベル、入力ＢＩ１ｎをローレベルに設定することで、出力ＢＯｎはＶＭ（０Ｖ）を出力する。
【０１１６】
図１０（Ｂ）を参照する。４値ドライバ回路は、転送と読み出しを行う垂直転送電極に接続される。
【０１１７】
電荷転送時は、入力ＴＩ２ｍをローレベル、入力ＰＧｍをハイレベルに設定し、入力ＴＩ１ｍをローレベルとハイレベルの交互に設定することで、出力ＴＯｍは、ＶＭ（０Ｖ）とＶＬ（−８Ｖ）を交互に出力して電荷転送を行う。
【０１１８】
読み出し時は、入力ＴＩ２ｍ、ＴＩ１ｍ及びＰＧｍをすべてローレベルに設定し、出力ＴＯｍをＶＨ（＋１６Ｖ）として読み出しを行う。
【０１１９】
このように垂直転送チャネル内の電荷転送は、３値ドライバ回路及び４値ドライバ回路から、ＶＭ（０Ｖ）とＶＬ（−８Ｖ）を交互に出力することにより行う。
【０１２０】
図１１（Ａ）及び（Ｂ）は、それぞれ、実施例による固体撮像装置に含まれる駆動回路ＤＲＶにおける３値ドライバ回路及び４値ドライバ回路のスミア電荷の高速掃き出し時におけるタイミングチャートの一例である。
【０１２１】
図１１（Ａ）を参照する。図１０（Ａ）を参照して説明したように、３値ドライバ回路においては、電荷転送時は、ＶＭ（０Ｖ）とＶＬ（−８Ｖ）を交互に出力して電荷転送を行う。
【０１２２】
スミア電荷の高速掃き出し時は、入力ＢＩ１ｎをローレベルに設定し、入力ＢＩ２ｎをローレベルとハイレベルの交互に設定することで、出力ＢＯｎは、ＶＤＤ（＋３Ｖ）とＶＭ（０Ｖ）を交互に出力して、電荷転送時よりも小振幅でスミア電荷の高速掃き出しを行う。
【０１２３】
電荷の読み出しは、３値ドライバ回路の出力によっては行われない。このため、図１０（Ａ）を参照して説明したように、読み出し時においては、ＶＭ（０Ｖ）を出力する。
【０１２４】
図１１（Ｂ）を参照する。図１０（Ｂ）を参照して説明したように、４値ドライバ回路においては、電荷転送時は、ＶＭ（０Ｖ）とＶＬ（−８Ｖ）を交互に出力して電荷転送を行う。
【０１２５】
スミア電荷の高速掃き出し時は、入力ＴＩ２ｍをハイレベル、入力ＴＩ１ｍをローレベルに設定し、入力ＰＧｍをローレベルとハイレベルの交互に設定することで、出力ＴＯｍは、ＶＤＤ（＋３Ｖ）とＶＭ（０Ｖ）を交互に出力して、電荷転送時よりも小振幅でスミア電荷の高速掃き出しを行う。
【０１２６】
電荷の読み出し時は、図１０（Ｂ）を参照して説明したように、出力ＴＯｍをＶＨ（＋１６Ｖ）として読み出しを行う。
【０１２７】
このようにスミア電荷の高速掃き出しは、ＶＤＤ（＋３Ｖ）とＶＭ（０Ｖ）の、３Ｖ差の２つの電圧を交互に出力することにより行う。
【０１２８】
信号電荷転送時（ＶＭ（０Ｖ）とＶＬ（−８Ｖ）の、８Ｖ差の２つの電圧を交互に出力することにより行う。）よりも小さな振幅で、スミア電荷の高速掃き出しを行うため、スミア電荷の高速掃き出し時における消費電力を抑えることができる。
【０１２９】
なお、スミア電荷の高速掃き出しを、信号電荷の転送よりも小さな出力振幅で行うことができるのは、スミア電荷が信号電荷よりもはるかに少ないことによる。
【０１３０】
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、固体撮像装置（素子）のｎ型とｐ型を反転させることも可能である。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【産業上の利用可能性】
【０１３１】
デジタルカメラ、携帯電話機に内蔵される撮像装置等の固体撮像装置、及び固体撮像素子の駆動方法として利用することができる。
【図面の簡単な説明】
【０１３２】
【図１】実施例による固体撮像装置の概略的な構成を示すブロック図である。
【図２】（Ａ）及び（Ｂ）は、固体撮像素子の構成を示す概略的な平面図である。
【図３】固体撮像素子の受光部の一部の概略を示す断面図である。
【図４】（Ａ）は、水平ＣＣＤ部６６の近傍の垂直ＣＣＤ部を示す概略的な平面図であり、（Ｂ）は、（Ａ）の４Ｂ−４Ｂ線に沿った断面図であり、（Ｃ）は、水平ＣＣＤ部６６の垂直ＣＣＤ部６４とは反対側の端部に設けたスミア電荷排出構造を示す概略的な断面図である。
【図５】実施例による固体撮像装置に含まれる固体撮像素子と駆動回路ＤＲＶを示すブロック図である。
【図６】実施例による固体撮像装置に含まれる駆動回路ＤＲＶにおける制御ロジックと３値ドライバ回路の等価回路図である。
【図７】入力ＢＩ１ｎ及びＢＩ２ｎに対する出力ＢＯｎの関係を示す真理値表である。
【図８】（Ａ）は、実施例による固体撮像装置に含まれる駆動回路ＤＲＶにおける制御ロジックと４値ドライバ回路の等価回路図であり、（Ｂ）及び（Ｃ）は、４値ドライバ回路中のトランジスタの電位の切り替えについて説明するための概略的な断面図である。
【図９】入力ＴＩ２ｍ、ＴＩ１ｍ及びＰＧｍに対する出力ＴＯｍの関係を示す真理値表である。
【図１０】（Ａ）及び（Ｂ）は、それぞれ実施例による固体撮像装置に含まれる駆動回路ＤＲＶにおける３値ドライバ回路及び４値ドライバ回路の電荷転送時及び電荷読み出し時におけるタイミングチャートの一例である。
【図１１】（Ａ）及び（Ｂ）は、それぞれ、実施例による固体撮像装置に含まれる駆動回路ＤＲＶにおける３値ドライバ回路及び４値ドライバ回路のスミア電荷の高速掃き出し時におけるタイミングチャートの一例である。
【図１２】（Ａ）は、電荷結合素子（Charge Coupled Device, CCD）型固体撮像素子と、固体撮像素子の垂直転送電極に駆動信号（転送電圧）を供給する駆動回路(DRV)を示すブロック図であり、（Ｂ）は、固体撮像素子の受光部の一部を示す概略的な平面図である。
【図１３】駆動回路ＤＲＶにおける制御ロジックと２値ドライバ回路の等価回路図である。
【図１４】入力ＢＩｎに対する出力ＢＯｎの関係を示す真理値表である。
【図１５】駆動回路ＤＲＶにおける制御ロジックと３値ドライバ回路の等価回路図である。
【図１６】入力ＴＩｍ及びＰＧｍに対する出力ＴＯｍの関係を示す真理値表である。
【図１７】（Ａ）及び（Ｂ）は、それぞれ２値ドライバ及び３値ドライバの電荷転送時及び電荷読み出し時におけるタイミングチャートの一例である。
【図１８】駆動回路ＤＲＶに電力を供給する電源装置を示す概略的なブロック図である。
【図１９】（Ａ）及び（Ｂ）は、それぞれ２値及び３値ドライバのスミア電荷の高速掃き出しを行うときのタイミングチャートの一例である。
【符号の説明】
【０１３３】
３１  ドレイン
３２  制御電極
３３  ドレイン接続領域
３４  ウエル層
３５  水平転送チャネル
３６  ドレイン
３７  水平転送電極
３８  制御電極
４９  撮像レンズ
５０  光遮蔽手段
５１  固体撮像素子
５２  ＡＦＥ
５３  ＤＳＰ
５４  タイミングジェネレータ
５５  ＤＲＶ
５６  電源装置
６２  感光部
６４  垂直ＣＣＤ部
６６  水平ＣＣＤ部
６７  出力部
７０  フォトダイオード
７１  光電変換素子
７１ａ  埋め込み領域
７２  読み出しゲート
７３  垂直転送チャネル
７４  絶縁膜
７５  垂直転送電極
７６  チャネルストップ領域
７７  シリコン酸化膜
７８  窒化シリコン膜
７９  遮光膜
７９ａ  開口部
８１  半導体基板
８２  ウエル層
８３ａ，ｂ  平坦化層
８４  カラーフィルタ層
８５  マイクロレンズ
９１ａ，ｂ  制御ロジック
９２  ２値ドライバ回路
９３ａ，ｂ  ３値ドライバ回路
９４  ４値ドライバ回路
９５  バッテリ
９６  ＶＤＤレギュレータ
９７  ６倍昇圧チャージポンプ回路
９８  ３倍負昇圧チャージポンプ回路
９９  ＶＨレギュレータ
１００  ＶＬレギュレータ
１１０、１１３、１１６、１２０  アナログスイッチ
１１１、１１２、１１４、１１５、１１７〜１１９、１２１  トランジスタ
Ｖ１〜Ｖ４  垂直転送電極
ＶＢＡＴ  バッテリ電圧
【図１】
2006180248.tif 000003
【図２】
2006180248.tif 000004
【図３】
2006180248.tif 000005
【図４】
2006180248.tif 000006
【図５】
2006180248.tif 000007
【図６】
2006180248.tif 000008
【図７】
2006180248.tif 000009
【図８】
2006180248.tif 000010
【図９】
2006180248.tif 000011
【図１０】
2006180248.tif 000012
【図１１】
2006180248.tif 000013
【図１２】
2006180248.tif 000014
【図１３】
2006180248.tif 000015
【図１４】
2006180248.tif 000016
【図１５】
2006180248.tif 000017
【図１６】
2006180248.tif 000018
【図１７】
2006180248.tif 000019
【図１８】
2006180248.tif 000020
【図１９】
2006180248.tif 000021