(57)【要約】【課題】  商用電源電圧の地域差、変動、オプトカプラ等の電子部品の特性ばらつきによって、パルス信号による間欠発振時に必要負荷において出力電圧の低下が発生してしまうのを防止する。【解決手段】  誤差検出回路の出力端子をパルス状に断続的に変化させるか否かを選択可能なモード選択手段を具備する自励式スイッチング電源において、誤差検出回路の出力電圧を検出することで、モード選択端子による断続的なパルスの状態を変化させる。【選択図】        図１
2006158078.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線、補助巻線、２次巻線を有したトランスと、前記トランスの１次巻線の一端と商用電源より生成した直流電源の高電位側が接続され、前記トランスの１次巻線の他端と前記直流電源の低電位側との間に接続され、前記トランスの１次巻線に流れる電流を制御する巻線電流制御手段と、前記２次巻線に発生する交番電圧を平滑整流する平滑整流手段と、前記平滑整流手段の出力電圧を基準電圧と比較し、その差に応じた電圧を出力する誤差検出手段と、１次側部分及び２次側部分を備え前記誤差検出手段の出力を１次側に伝達する伝達手段と、前記伝達手段からの帰還信号と前記補助巻線からの帰還信号により前記巻線電流制御手段に流れる電流の導通遮断を制御する制御手段と、前記誤差検出手段の出力を前記巻線電流制御手段が停止するに充分な時間だけ強制的に低下させる発振手段を具備する電源装置において、前記誤差検出手段の出力に応じて前記発振手段の動作状態を変化させることを特徴とする電源装置。
【請求項２】
前記巻線電流制御手段の制御端子と前記直流電源の高電位側との間に接続される起動用の第１の抵抗と、前記補助巻線と前記制御手段の制御端子との間に接続される第２の抵抗と、前記制御手段の電流流入端子は前記巻線電流制御手段の制御端子に接続されるとともに電流流出端子は前記直流電源の低電位側に接続され、前記伝達手段の１次側の電流流入端子は前記巻線電流制御端子に接続されるとともに電流流出端子は前記制御手段の制御端子に接続され、前記伝達手段の２次側の電流流入端子は出力電圧に接続され、電流流出端子は第３の抵抗を介して前記誤差検出回路の出力端子に接続され、前記発振手段の電流流入端子は第４の抵抗を介して前記伝達手段の２次側の電流流出端子に接続されるとともに、電流流出端子は出力電圧の低電位側に接続され、前記発振手段の制御端子にパルス状の信号を断続的に付与するか否かを選択可能なモード選択手段を具備し、
電源装置の負荷に応じて前記モード選択手段により、前記発振手段の制御端子に前記信号を付与するか否かを切り換えることを特徴とする請求項１記載の電源装置。
【請求項３】
前記巻線電流制御手段、前記制御手段はスイッチング素子であり、前記伝達手段は１次側がフォトトランジスタ、２次側は発光ダイオードで構成されたオプトカプラであり、前記整流平滑手段はダイオードとコンデンサにて構成されており、前記発振手段は電流流入端子が第４の抵抗に接続されたスイッチング素子であり、前記誤差検出手段の出力は前記モード選択手段に直接あるいは分圧して付与することを特徴とする請求項１または２記載の電源装置。
【請求項４】
前記モード選択手段としてマイクロコントローラを用いたことを特徴とする請求項１乃至３いずれか記載の電源装置。
【請求項５】
前記発振手段の制御端子に付与するパルス状の信号の周波数及びデューティを変化させることを特徴とする請求項１乃至４いずれか記載の電源装置。
【請求項６】
１次巻線、補助巻線、２次巻線を有したトランスと、前記トランスの１次巻線の一端と商用電源より生成した直流電源の高電位側が接続され、前記トランスの１次巻線の他端と前記直流電源の低電位側との間に接続され、前記トランスの１次巻線に流れる電流を制御する巻線電流制御手段と、前記２次巻線に発生する交番電圧を平滑整流する平滑整流手段と、前記平滑整流手段の出力電圧を基準電圧と比較し、その差に応じた電圧を出力する誤差検出手段と、１次側部分及び２次側部分を備え前記誤差検出手段の出力を１次側に伝達する伝達手段と、前記伝達手段からの帰還信号と前記補助巻線からの帰還信号により前記巻線電流制御手段に流れる電流の導通遮断を制御する制御手段と、前記誤差検出手段の出力を前記巻線電流制御手段が停止するに充分な時間だけ強制的に低下させる発振手段を具備する電源装置において、前記誤差検出手段の出力に応じて前記発振手段の動作状態を変化させることを特徴とする制御方法。
【請求項７】
前記巻線電流制御手段の制御端子と前記直流電源の高電位側との間に接続される起動用の第１の抵抗と、前記補助巻線と前記制御手段の制御端子との間に接続される第２の抵抗と、前記制御手段の電流流入端子は前記巻線電流制御手段の制御端子に接続されるとともに電流流出端子は前記直流電源の低電位側に接続され、前記伝達手段の１次側の電流流入端子は前記巻線電流制御端子に接続されるとともに電流流出端子は前記制御手段の制御端子に接続され、前記伝達手段の２次側の電流流入端子は出力電圧に接続され、電流流出端子は第３の抵抗を介して前記誤差検出回路の出力端子に接続され、前記発振手段の電流流入端子は第４の抵抗を介して前記伝達手段の２次側の電流流出端子に接続されるとともに、電流流出端子は出力電圧の低電位側に接続され、前記発振手段の制御端子にパルス状の信号を断続的に付与するか否かを選択可能なモード選択手段を具備し、
電源装置の負荷に応じて前記モード選択手段により、前記発振手段の制御端子に前記信号を付与するか否かを切り換えることを特徴とする請求項６記載の制御方法。
【請求項８】
前記モード選択手段としてマイクロコントローラを用いたことを特徴とする請求項６または７記載の制御方法。
【請求項９】
前記発振手段の制御端子に付与するパルス状の信号の周波数及びデューティを変化させることを特徴とする請求項６乃至８いずれか記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、商用電源より整流平滑して得られた高圧直流電圧を、機器が必要とする数Ｖ〜数十Ｖの低電圧の直流電圧に変換する自励式スイッチング電源に適用される電源装置及びその制御方法に関し、特に動作中の状態と休止中の状態とが明確に分かれるとともにこれら２つの状態に必要とされる電力が著しく異なる機器に用いられる自励式スイッチング電源に適用される電源装置及びその制御方法に関する。
【背景技術】
【０００２】
一般に自励式スイッチング電源は、熱設計の観点から自励式スイッチング電源が搭載される機器に求められる最大負荷の状態において効率が最大となるように設計される。そのため、機器休止時すなわち負荷が軽くなればなるほど効率が悪化する。この効率悪化を回避するための方法とが提案されている。
【特許文献１】特開２００３−２８４３４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記の特許文献１で提案されている機器休止時に自励式スイッチング電源の誤差検出回路の出力を一定の周波数及びデューティで電源の発振停止に充分な時間だけ低下させる方法では、商用電源電圧の地域差、変動、オプトカプラ等の電子部品の特性ばらつきによって、出力電圧の低下を招くことなく供給できる負荷に差が生じてしまうため、ある条件においては必要負荷を供給できないために出力電圧の異常な低下を招いてしまうという問題がある。以下回路例を用いて詳細に説明する。（スイッチング電源装置の基本動作）従来のスイッチング電源装置を図６に示した自励型フライバックコンバータ（ＲＣＣ  リンギングチョークコンバータ）を基本回路として説明する。
【０００４】
絶縁トランスＴ６１は入力側の１次巻線ＮＰと出力側の２次巻線ＮＳおよび１次側の補助巻線ＮＢにて構成されている。補助巻線ＮＢは主スイッチング素子Ｑ６１の制御端子のオン／オフ制御を行うスイッチング素子Ｑ６２の駆動用巻線である。入力電圧ＥはＡＣ入力電圧をブリッジダイオードで整流し、アルミ電界コンデンサにて平滑された直流電圧であり、アルミ電解コンデンサの両端の電圧である。本図ではブリッジダイオード、アルミ電解コンデンサは図示していない。入力電圧Ｅは１次巻線ＮＰの一端と主スイッチング素子Ｑ６１の電流流出端子の間に印加され、入力電圧の（＋）側は１次巻線ＮＰの一端、入力電圧の（−）側は主スイッチング素子Ｑ６１の電流流出端子に接続されている。
【０００５】
また、補助巻き線ＮＢは１次巻き線ＮＰと同極に、２次巻線ＮＳは異極に接続されている。入力電圧の（＋）側と主スイッチング素子Ｑ６１の制御端子間には起動抵抗Ｒ６０１が接続されている。また、主スイッチング素子Ｑ６１の制御端子と直流電圧Ｅの（−）側との間には抵抗Ｒ６０２が接続され、起動抵抗Ｒ６０１と直流電圧Ｅを分圧することにより主スイッチング素子Ｑ６１がオンするに充分な電圧を発生する。主スイッチング素子Ｑ６１の制御端子と補助巻線ＮＢの１次巻線との同極側との間にはコンデンサＣ６１と抵抗Ｒ６０３、Ｒ６０４が接続されている。抵抗Ｒ６０４の両端には補助巻線ＮＢ側をカソードの向きにしたダイオードＤ６１が接続されており、主スイッチング素子Ｑ６１のターンオン、ターンオフのスピードを調整している。スイッチング素子Ｑ６２は主スイッチング素子Ｑ６１のオン、オフを制御するために設けられており、電流流入端子は主スイッチング素子Ｑ６１の制御端子に、電流流出端子は直流電圧Ｅの（−）側に接続され、制御端子と電流流出端子との間にはコンデンサＣ６２が接続されている。
【０００６】
補助巻線ＮＢとスイッチング素子Ｑ６２の制御端子との間には抵抗Ｒ６０５が接続され、コンデンサＣ６２との間で時定数回路を構成している。オプトカプラＩＣ６１の１次側の電流流入端子と主スイッチング素子Ｑ６１の制御端子との間には抵抗Ｒ６０６が接続され、オプトカプラＩＣ６１に流れる電流を制限している。オプトカプラＩＣ６１のフォトトランジスタの電流流出端子はスイッチング素子Ｑ６２の制御端子に接続されている。絶縁トランスＴ６１の２次巻線ＮＳの１次巻線との異極側には整流用のダイオードＤ６２のアノード側が接続され、ダイオードＤ６２のカソード側と２次巻線ＮＳの１次巻線と同極側との間には電界コンデンサＣ６３が接続され、ダイオードＤ６２にて整流された交番電圧の平滑を行っている。
【０００７】
出力電圧ＶＯは抵抗Ｒ６０７、Ｒ６０８によって分圧され、分圧された電圧は差動増幅器ＩＣ６２の反転入力端子に接続され、ツェナーダイオードＺＤ６１と抵抗Ｒ６０９とで生成された基準電圧は差動増幅器ＩＣ６２の非反転入力端子に入力され、差動増幅器ＩＣ６２は反転入力端子の入力電圧を、基準電圧と比較することで出力端子の電圧変化され、抵抗Ｒ６１０を介してオプトカプラＩＣ６１の発光側のダイオードに流れる電流を制御している。差動増幅器ＩＣ６２の反転入力端子と出力端子との間に接続された抵抗Ｒ６１１とコンデンサＣ６４は閉ループの利得、位相を調整するためのものである。
【０００８】
主スイッチング素子Ｑ６１は起動抵抗Ｒ６０１と抵抗Ｒ６０２により制御端子に電圧が印加され導通状態となる。主スイッチング素子Ｑ６１が導通状態になると１次巻線ＮＰに入力電圧Ｅが印加され、補助巻線ＮＢに１次巻線と同極側を正とする電圧が誘起される。このとき２次巻線ＮＳにも電圧が誘起されるが、整流ダイオードＤ６２のアノード側を負とする電圧であるため２次側には電圧は伝達されない。したがって１次巻線ＮＰを流れる電流は絶縁トランスＴ６１の励磁電流だけで絶縁トランスＴ６１には励磁電流の２乗に比例したエネルギーが蓄積される。
【０００９】
この励磁電流は時間に比例して増大する。補助巻線ＮＢに誘起された電圧によりコンデンサＣ６１、抵抗Ｒ６０３、Ｒ６０４を介して主スイッチング素子Ｑ６１の制御端子が充電され、さらに導通状態が継続される。時定数回路を構成している抵抗Ｒ６０５、コンデンサＣ６２には補助巻線ＮＢから電荷が充電され、コンデンサＣ６２の両端の電圧がスイッチング素子Ｑ６２の閾値より高くなるとスイッチング素子Ｑ６２が導通状態となり、主スイッチング素子Ｑ６１の制御端子電圧が低下することで主スイッチング素子Ｑ６１は非導通状態となる。このとき絶縁トランスＴ６１の各巻線には起動時と逆極性の電圧が発生し、２次巻線には整流ダイオードＤ６２のアノード側を正とする電圧が発生するため、絶縁トランスＴ６１に蓄積されたエネルギーが整流、平滑され、２次側に伝達される。絶縁トランスＴ６１に蓄えられているエネルギーが２次側にすべて伝達されると主スイッチング素子Ｑ６１は再び導通状態となる。
【００１０】
これはスイッチング素子Ｑ６１の電流流入、電流流出端子間の電圧の巻線比分の電圧が補助巻線ＮＢに発生しているが、主スイッチング素子Ｑ６１が非導通状態になった直後は制御端子が負にバイアスされているが、２次側にエネルギーの伝達が終わると負のバイアスが徐徐に低下するため、ＣカップリングしているコンデンサＣ６１から再び主スイッチング素子Ｑ６１の制御端子が正方向にバイアスされるためである。フォトカプラＩＣ６１からの電流は出力電圧ＶＯが高いときに電流を多く流すので、それによってコンデンサＣ６２に電流が供給され、充電時間が短くなる。これは主スイッチング素子Ｑ６１の導通時間が短くなることを示しており、これによって絶縁トランスＴ６１に蓄積されるエネルギーが減少することで出力電圧ＶＯが下がり、定電圧動作を行っている。出力電圧が低い場合は逆の動作になる。
【００１１】
図７はＲＣＣ方式における各部の波形を示している。ＶＧＳは主スイッチング素子Ｑ６１の制御端子電圧を、ＶＤＳは主スイッチング素子Ｑ６１の電流流入端子、電流流出端子間電圧を、ＩＤは主スイッチング素子Ｑ６１に流れる電流を、ＶＮＳは２次巻線ＮＳに発生する電圧を、ＩＳは２次側の整流ダイオードＤ６２に流れる電流を、ＶＮＢは補助巻線ＮＢに発生する電圧を示している。まず、主スイッチング素子Ｑ６１のオン期間について説明する。起動抵抗により制御端子に電圧が印加され、ＶＧＳの電位が上昇することによって主スイッチング素子Ｑ６１は導通状態となり、ＩＤは時間とともに正の傾きで直線的に増加し、絶縁トランスＴ６１にエネルギーが蓄積される。
【００１２】
このときＶＤＳは主スイッチング素子Ｑ６１が導通状態であるため、電位はほぼ零になっており、２次側の整流ダイオードにはＶＮＳが印加され、逆バイアスされているため、ＩＳは流れない。このとき補助巻線ＮＢの電圧を示したのがＶＮＢである。コンデンサが充電され、トランジスタが導通状態になると主スイッチング素子Ｑ６１の制御端子電圧ＶＧＳは零になり、主スイッチング素子Ｑ６１は非導通状態となるため、ＩＤは零になり、ＶＤＳは入力電圧Ｅと２次側の出力電圧の巻線比倍の電圧、およびサージ電圧を重畳したものとなる。このとき２次側の整流ダイオードは導通状態となり、絶縁トランスＴ６１に蓄積されたエネルギーが２次側に伝達される。ＩＳは負の傾きで直線的に減少する。このとき補助巻線には負電圧が発生するが、その後の負電圧の低下により再度主スイッチング素子が導通状態となることで継続して発振動作を行うことになる。
【００１３】
以上の動作により機器動作時であり負荷が大きい場合には、負荷変動に対して一定電圧を出力するよう制御を行う。その際にはマイクロコントローラＩＣ６３が備えるモード選択端子はスイッチング素子Ｑ６３の制御端子をＬＯＷとする。これによりスイッチング素子Ｑ６３は導通状態にはならず、強制的に主スイッチング素子Ｑ６１は発振を停止してしまうことはない。一方、機器休止時となり負荷が小さくなると、上記モード選択端子はスイッチング素子Ｑ６３の制御端子にＨＩ／ＬＯＷを繰り返すパルス状の信号を加える。（以下パルスモードと呼ぶことにする。）スイッチング素子Ｑ６３の制御端子がＨＩの期間、オプトカプラＩＣ６１の２次側の発光ダイオードには差動増幅器ＩＣ６２の出力とは関係なく抵抗Ｒ６１２で制限される電流が流れる。
【００１４】
この電流は機器動作時に比べて充分に大きく、オプトカプラＩＣ６１の１次側のフォトトランジスタに伝えられると、瞬時にコンデンサＣ６２の電圧を上昇させることでスイッチング素子Ｑ６２の導通状態にさせ、主スイッチング素子Ｑ６１を非導通状態にする。この状態を自励式スイッチング電源の発振周波数の例えば２〜２０倍位継続すると、絶縁トランスＴ６１のエネルギーが完全に放出され、本自励式スイッチング電源の１次側は起動前と同じ状態になる。本スイッチング電源の２次側は負荷が小さいため、出力電圧はほぼそのままの状態で維持できる。スイッチング素子Ｑ６３の制御端子がＨＩからＬＯＷに戻ると、オプトカプラＩＣ６１の２次側の発光ダイオードの電流もほぼ以前の状態に回復する。
【００１５】
抵抗Ｒ６０５によるオプトカプラＩＣ６１のフォトトランジスタの電流による電圧降下を、スイッチング素子Ｑ６２の閾値電圧よりも大きく設定した場合、スイッチング素子Ｑ３２は導通状態を継続し、起動抵抗Ｒ６０１からの電流はスイッチング素子Ｑ６２にすべて流れ込む。したがって主スイッチング素子Ｑ６１はオンすることができないため、本自励式スイッチング電源は発振停止状態を継続する。時間の経過に伴い、コンデンサＣ６３にたまった電荷が負荷により消費されていくと、２次側の出力電圧も下がる。それに伴い差動増幅回路の出力電圧も上昇し、オプトカプラＩＣ６１のフォトトランジスタ側に流れる電流が減少するため、抵抗Ｒ６０５による電圧降下がスイッチング素子Ｑ６２の閾値電圧よりも小さくなると、起動抵抗Ｒ６０１よりコンデンサＣ６１に充電が行われ、主スイッチング素子Ｑ６１がオンするため、本自励式スイッチング電源は再び発振を開始する。
【００１６】
以上のようにスイッチング素子Ｑ６３の制御端子に対してＨＩ／ＬＯＷの信号を繰り返し入力することにより、本自励式スイッチング電源の単位時間あたりの発振回数を減少させることができるため、負荷が軽いときの損失を低減することができ、より高効率化を図ることができる。
【００１７】
（課題となる動作）
しかしながら、スイッチング電源に入力される平滑整流された直流電圧の変動、素子特性ばらつき特にオプトカプラＩＣ６１の電流伝達率のばらつきにより、パルスモード時に負荷に供給できる電力に大きな差が生じてしまうという問題があり、前記条件が重なってしまった場合には２次側の直流出力の低下を招いてしまう。
【００１８】
まず、商用電源電圧の地域あるいは変動による影響を考えてみる。スイッチング素子Ｑ６３の制御端子がＨＩからＬＯＷに変化した後には、起動抵抗Ｒ６０１からコンデンサＣ６１に充電が行われるが、商用電源電圧が低い場合には主スイッチング素子Ｑ６１が再度オンするまでに電源電圧が高い場合に比べてより時間がかかることになる。この間、２次側は制御端子がＨＩになる直前までの発振により蓄えていたエネルギーにて出力電圧をある程度まで維持できるが、商用電源電圧が低いと起動までに時間がかかるために電圧がより低下しやすくなる。すなわち出力電圧が低下し始める負荷のポイントがより低いところにあることになる。これはＩＤ＝ＶＩＮ×ＴＯＮ／Ｌからも理解でき、商用電源電圧が高いと上式のＶＩＮが高いために、ＩＤが増加するためにＴＯＮが同じ場合にはより多くのエネルギーを絶縁トランスＴ６１に蓄えられることからも理解できる。
【００１９】
また、主スイッチング素子Ｑ６１の最大オン時間を決めている時定数回路（Ｒ６０５，Ｃ６２）による影響であるが、これは出力電圧が低下し、Ｒ６０７，Ｒ６０８によって分圧された電圧がツェナー電圧よりも低くなると差動増幅器の出力側からの帰還よりも補助巻線からの帰還が強くなるため、主スイッチング素子Ｑ６１のオン時間は補助巻線ＮＢから抵抗Ｒ６０５を介してコンデンサＣ６２への充電に要する時間によってほぼ決定されることに起因する。なぜならスイッチング素子Ｑ６３のオンにより強制的に主スイッチング素子Ｑ６１がオフした後、再度オンする場合には出力電圧はすでに低下しているため、差動増幅器のツェナー電圧よりも出力電圧の分圧の方が低下してしまっているためである。このときは抵抗Ｒ６０５，コンデンサＣ６２にて決定される時定数が大きくなればなるほど、出力電圧低下時の主スイッチング素子Ｑ６１のオン時間が長くなることになり、１回の発振によってより多くのエネルギーを絶縁トランスＴ６１に供給できるため、より多くの負荷を供給できるようになる。これは先程の式（ＩＤ＝ＶＩＮ×ＴＯＮ／Ｌ）より、ＴＯＮが長くなることにより一回の発振で絶縁トランスＴ６１に蓄えられるエネルギーが増加することで理解できる。
【００２０】
また、オプトカプラＩＣ６１の電流伝達率による影響であるが、負荷条件を問わず、電流伝達率が高い場合には差動増幅器の出力はより高い状態にある。これは入力電圧が同じ場合には、ある負荷に対してオプトカプラＩＣ６１の電流伝達率にかかわらず、出力電圧を最適に維持するに必要なオプトカプラＩＣ６１のフォトトランジスタ側に流れる電流は同じあるため、電流伝達率が高い場合には差動増幅器の出力をより高くして、オプトカプラＩＣ６１のフォトダイオード側に流れる電流をより少なくするように制御するためである。これに加え、パルスモード時はスイッチング素子Ｑ６３のオンによって強制的にオプトカプラＩＣ６１のフォトトランジスタ側に電流を流すことになるため、スイッチング素子Ｑ６３がオフに移行した後は、出力電圧が低下するため差動増幅器の出力電圧は上昇することになる。このときの上昇幅は強制的に差動増幅器の出力がＬＯＷにされた直後であるため、より通常動作時に比べ同一負荷において大きくなる。電流伝達率が高い場合には、通常動作時において差動増幅器の出力が高いため、パルスモード時には差動増幅器の出力がさらに自身の電源電圧に近づいていくことになる。
【００２１】
差動増幅器の出力が自身の電源電圧に近づいても結局は電源電圧以上にはなれないため、オプトカプラＩＣ６１に電流が流れてしまい、主スイッチング素子Ｑ６１のオン時間は延びることができないため、２次側の出力に充分な電荷を供給することができず、出力電圧が低下してしまうことになる。差動増幅器の出力があまり高くならないように設計することも可能であるが、そうすることにより通常動作時に制御ゲインが低下してしまうために、出力電圧精度が維持できないという問題が発生してしまう。そのため津通常動作時には電圧精度を維持できるように設計を行うのが常である。
【００２２】
図５はパルスモードにて自励式スイッチング電源を駆動したときの、負荷と出力電圧の関係を商用電源入力電圧とオプトカプラの電流伝達率（ＣＴＲ）をパラメータとして表したものである。商用電源入力電圧が低く、電流伝達率が高い場合が最も負荷供給能力が低く、ついで入力電圧が低く、電流伝達率が低い場合、ついで入力電圧が高く、電流伝達率が高い場合と続き、入力電圧が高く、電流伝達率が低い場合が最も負荷供給能力が高くなる。
【００２３】
このことは実際に測定によっても確認しており、最も負荷に電力を供給できる場合と供給できない場合とでは、約１．５倍程度の差があることがわかっている。
【課題を解決するための手段】
【００２４】
本発明は、上述の課題を解決するため、電源装置及びその制御方法を、以下（１）、（２）の構成とする。
【００２５】
（１）１次巻線、補助巻線、２次巻線を有したトランスと、前記トランスの１次巻線の一端と商用電源より生成した直流電源の高電位側が接続され、前記トランスの１次巻線の他端と前記直流電源の低電位側との間に接続され、前記トランスの１次巻線に流れる電流を制御する巻線電流制御手段と、前記２次巻線に発生する交番電圧を平滑整流する平滑整流手段と、前記平滑整流手段の出力電圧を基準電圧と比較し、その差に応じた電圧を出力する誤差検出手段と、１次側部分及び２次側部分を備え前記誤差検出手段の出力を１次側に伝達する伝達手段と、前記伝達手段からの帰還信号と前記補助巻線からの帰還信号により前記巻線電流制御手段に流れる電流の導通遮断を制御する制御手段と、前記誤差検出手段の出力を前記巻線電流制御手段が停止するに充分な時間だけ強制的に低下させる発振手段を具備する電源装置において、前記誤差検出手段の出力に応じて前記発振手段の動作状態を変化させることを特徴とする電源装置。
【００２６】
（２）１次巻線、補助巻線、２次巻線を有したトランスと、前記トランスの１次巻線の一端と商用電源より生成した直流電源の高電位側が接続され、前記トランスの１次巻線の他端と前記直流電源の低電位側との間に接続され、前記トランスの１次巻線に流れる電流を制御する巻線電流制御手段と、前記２次巻線に発生する交番電圧を平滑整流する平滑整流手段と、前記平滑整流手段の出力電圧を基準電圧と比較し、その差に応じた電圧を出力する誤差検出手段と、１次側部分及び２次側部分を備え前記誤差検出手段の出力を１次側に伝達する伝達手段と、前記伝達手段からの帰還信号と前記補助巻線からの帰還信号により前記巻線電流制御手段に流れる電流の導通遮断を制御する制御手段と、前記誤差検出手段の出力を前記巻線電流制御手段が停止するに充分な時間だけ強制的に低下させる発振手段を具備する電源装置において、前記誤差検出手段の出力に応じて前記発振手段の動作状態を変化させることを特徴とする制御方法。
【発明の効果】
【００２７】
従来例におけるパルスモードでは、例えば商用電源電圧の地域差、変動に加え、オプトカプラの特性ばらつきによって、出力電圧の低下を招かず供給できる負荷に差が生じてしまうため、ある条件においては必要負荷を供給できないために出力電圧の異常な低下を招いてしまうという問題があった。本実施例では差動増幅器の出力電圧を検知することにより商用電源電圧及びオプトカプラの特性の個体差を判定することができ、判定結果に基づいてパルスモードにおける発振状態を変化させることで、商用電源電圧の変動及びオプトカプラの特性が劣化、個体差による変動が発生しても出力電圧の低下を招くことなく、負荷に必要な電力を供給することができる。これによりパルスモード時において機器を安定して動作させることが可能となる。
【発明を実施するための最良の形態】
【００２８】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例】
【００２９】
図１は本件の実施の形態に係る自励式のスイッチング電源の構成を示す回路図である。従来例と同じ機能である箇所には同符号を付与し、動作説明は省略することにする。本実施例における従来例との違いは差動増幅器の出力を抵抗Ｒ１０１、Ｒ１０２によって分圧してマイクロコントローラＩＣ６１のポート（Ｐ２）に入力したことに回路上の特徴があり、差動増幅器の出力電圧に応じてパルスモード時の動作状態を変化させることに動作上の特徴がある。図２は差動増幅器の出力と負荷との関係をオプトカプラの電流伝達率（ＣＴＲ）、入力電圧（商用電源電圧）をパラメータとして図示したものである。
【００３０】
差動増幅器の出力は負荷が多いときは上昇し、負荷が小さいときは低下する。これは負荷が多いときにはオプトカプラに流す電流を減らすことで主スイッチング素子のオン時間を延ばし、負荷が小さいときにはオプトカプラに流す電流を増やすことで主スイッチング素子のオン時間を短くするよう制御するためである。負荷が固定された状態での電流伝達率、入力電圧による差動増幅器の出力の変化をみてみると入力電圧が低いときの方が出力は高くなり、電流伝達率が高いときの方が出力は高くなる。これは入力電圧が低いときは直流出力電圧との電位差が小さいために、より低い発振周波数で動作させる必要があるためであり、電流伝達率が高いと１次側のフォトトランジスタに流れる電流が多くなるためである。
【００３１】
入力電圧が低く、電流伝達率が高い場合が最も差動増幅器の出力電圧が高く、ついで入力電圧が高く、電流伝達率が高い場合、ついで入力電圧が低く、電流伝達率が低い場合と続き、入力電圧が高く、電流伝達率が低い場合が最も差動増幅器の出力電圧が低くなる。この関係は図５で負荷供給能力と入力電圧及び電流伝達率との関係と一致していることが理解できる。すなわち差動増幅器の出力電圧から電流伝達率と入力電圧とがどの程度の値であるかを検知することを示している。このことは言い換えれば差動増幅器の出力電圧を検知することで、負荷供給能力がどの程度であるかを検知できることを示している。以下、パルスモード時の発振状態の変化させ方について説明する。図３はパルスモードとして発振周波数１ＫＨＺ、ＤＵＴＹ１０％にて動作させたときのスイッチング素子Ｑ６３の制御端子に入力するパルス、主スイッチング素子Ｑ６１の発振の状態を表す目安として示したＶＤＳと差動増幅器の出力電圧との時間軸上での関係を示したものである。差動増幅器の出力のみ入力電圧と電流伝達率との関係も明記してある。従来例の項目でも説明したが、差動増幅器の出力電圧は入力電圧が低く、電流伝達率が高いときの方が、入力電圧が高く、電流伝達率が低いときに比べ低くなっている。パルス入力がＨＩになると主スイッチング素子Ｑ６１は発振を瞬時に停止するためＶＤＳはパルスのＨＩのときには入力電圧と同じになり、ＶＤＳに交番電圧は発生しないことになる。パルス入力がＨＩからＬＯＷに変化すると、オプトカプラのフォトトランジスタ側に流れる電流が減少し、抵抗Ｒ６０５による電圧降下がスイッチング素子Ｑ６２の閾値電圧よりも小さくなると、起動抵抗側から再度起動がかかる。再起動がかかると主スイッチング素子Ｑ６１のＶＤＳには交番電圧が発生する。再起動後、直流出力電圧が上昇すると差動増幅器の出力は下がり始める。そして再びパルス入力がＨＩになると主スイッチング素子Ｑ６１が発振を停止する。
【００３２】
本実施例では一定負荷の状態において差動増幅器の出力電圧を検出し、入力電圧と電流伝達率との関係を検知し、負荷供給能力を判断することとともにその判断結果に基づいてパルスモードの発振状態を変化させることに特徴がある。例えば、図３に示した１ＫＨＺ，１０％の状態においては入力電圧が低く、電流伝達率が高い場合には必要負荷に対して出力電圧を維持できないとすると、この状態であることは差動増幅器の出力電圧が高いため、例えば図２のＶＴＨ１あるいはＶＴＨ２に閾値電圧を設定することにより、入力電圧が低く、電流伝達率が高いことが検出できるため、この場合には発振状態を変化させることで負荷供給能力を上げることができる。発振状態の変化のさせ方としては、例えば図４のように発振周波数を１／２の５００ＨＺにＤＵＴＹを５％にする方法などが考えられる。
【００３３】
この場合には主スイッチング素子Ｑ３１の発振停止時間は同じまま、停止させる回数を１／２にすることで差動増幅器の出力電圧の上昇を抑えることができ、しいては負荷供給能力を向上させることができる。図４では発振周波数を下げて、発振停止時間は同じになるようにしたが、発振周波数は変えずに、発振停止時間を短くすることでも同様の効果を得ることができる。図５には図２で示したＶＴＨ１，ＶＴＨ２を用いて、差動増幅器の出力電圧がこの電圧より高い場合には発振周波数を下げて、発振停止時間は同じにした状態での負荷と出力電圧との関係を示した。このように差動増幅器の出力電圧を一定負荷Ｉ１あるいはＩ２の状態においてＶＴＨ１あるいはＶＴＨ２より高いか否かによってパルスモード時の負荷への電力の供給能力を判断することができるため、図４の発振状態から図５の発振状態に変化させることにより、入力電圧が低く、電流伝達率が高い場合でも出力電圧の低下し始める負荷ポイントを上げることができる。実際の測定結果では最も負荷に電力を供給できる場合と供給できない場合とでは、約１．５倍程度の差があったものが、約１．１倍程度まで改善されることがわかっている。
【００３４】
本実施例ではマイクロコンピュータを例にしたが、モード選択が可能であり、電圧レベルを検知することでパルスモードの発振状態を変化させられるものであれば、マイクロコントローラに限定したものではないことを明記しておく。また、自励式スイッチング電源の構成を示す回路例としてはＭＯＳＦＥＴを主スイッチング素子として用いたが、例えば主スイッチング素子Ｑ６１をバイポーラトランジスタから構成する場合などの如く、適宜構成に変更を加えることが可能である。また、実施例では基準電源をツェナーダイオードで作成したが、本発明は基準電圧の作成方法を本手段に限定したものではない。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施例に係る自励式スイッチング電源の構成を示す回路図である。
【図２】本発明の実施例に係る差動増幅器の出力電圧と負荷との関係を入力電圧とオプトカプラの電流伝達率をパラメータとして示した特性図である。
【図３】本発明の実施例に係るパルスモード動作時の各部波形図である。
【図４】本発明の実施例に係るパルスモード動作時の各部波形図である。
【図５】本発明の実施例に係る差動増幅器の出力電圧と負荷との関係を入力電圧とオプトカプラの電流伝達率をパラメータとして示した特性図である。
【図６】本発明の従来の実施例に係る自励式スイッチング電源の構成を示す回路図である。
【図７】本発明の従来の実施例に係る自励式スイッチング電源の動作時の各部波形図である。
【符号の説明】
【００３６】
ＩＣ６１    オプトカプラ
ＩＣ６２    差動増幅器（誤差検出回路）
ＩＣ６３    マイクロコントローラ（モード選択素子）
Ｑ６１    主スイッチング素子
Ｑ６２    スイッチング素子
Ｑ６３    スイッチング素子
Ｒ６０１    起動抵抗
Ｒ６０５    抵抗（時定数回路）
Ｃ６２    コンデンサ（時定数回路）
【図１】
2006158078.tif 000003
【図２】
2006158078.tif 000004
【図３】
2006158078.tif 000005
【図４】
2006158078.tif 000006
【図５】
2006158078.tif 000007
【図６】
2006158078.tif 000008
【図７】
2006158078.tif 000009