(57)【要約】【課題】  回路基板における大幅なレイアウトの変更や生産性の低下を生じさせることなく信号回路のアイソレーションを改善することが可能な低雑音コンバータを提供する。【解決手段】  信号系回路４１，４２および電源ライン４３が回路基板４０に設けられる。アースパターン４４は信号系回路４１，４２を分離するため、信号系回路４１，４２を挟むように設けられる。アースパターン４５は、電源ライン４３に対し、アースパターン４４と反対側に設けられる。スルーホール電極４４Ａ，４５Ａは一方端がアースパターン４４，４５にそれぞれ接続され、それぞれの他方端は接地電位に設定される。アースパターン４４，４５がチップジャンパＣＰ１を介して接続されることにより接地が強化されるので、信号系回路４１，４２の間のアイソレーションが改善される。【選択図】        図２
2006180227.tif 000002
【特許請求の範囲】
【請求項１】
主面に第１、第２の回路部を搭載する回路基板を備え、
前記回路基板は、
前記主面に設けられる配線パターンと、
前記主面に設けられる第１、第２のアース部とを含み、
前記第１、第２の回路部および前記第１のアース部は前記配線パターンに対して同じ側に設けられ、前記第２のアース部は前記配線パターンに対して前記第１、第２の回路部および前記第１のアース部と異なる側に設けられ、
前記第１、第２の回路部は、前記第１のアース部に対して互いに異なる側に設けられ、
前記第１、第２のアース部にそれぞれの一方端が接続され、それぞれの他方端に接地電位が与えられる第１、第２のスルーホール電極と、
前記主面の上方からみて前記配線パターンと交差するように設けられ、前記第１、第２のアース部を接続するチップジャンパとをさらに含む、低雑音コンバータ。
【請求項２】
前記チップジャンパは、前記主面に向かい合う面の両端部が前記第１、第２のアース部にそれぞれ接続され、前記主面に向かい合う面のうちの少なくとも前記配線パターンに対向する部分が前記配線パターンと電気的に絶縁される、請求項１に記載の低雑音コンバータ。
【請求項３】
前記低雑音コンバータは、
前記主面に設けられ、偏波信号を周波数変換して互いに周波数が異なる第１、第２の中間周波数信号を出力する周波数変換部と、
前記主面に設けられ、外部から供給される外部電圧に応じ、前記周波数変換部に内部電源電圧を供給する電源回路とをさらに備え、
前記第１、第２の回路部のそれぞれは、入力される前記第１、第２の中間周波数信号に対して所定の処理を行ない、第１、第２の信号を出力する第１、第２の信号ラインを含み、
前記配線パターンは、前記電源回路に前記外部電圧を供給するための外部電源ライン、または、前記電源回路から前記内部電源電圧を出力するための内部電源ラインであり、
前記第１のアース部は、前記第１、第２の信号ラインに挟まれるように設けられる、請求項２に記載の低雑音コンバータ。
【請求項４】
前記低雑音コンバータは、
前記主面に設けられ、複数種類の偏波信号を受けて前記複数の偏波信号を複数の中間周波数信号にそれぞれ変換する周波数変換部と、
前記主面に設けられ、前記周波数変換部に接続され、入力される前記複数の中間周波数信号の中から選択信号に従って第１、第２の中間周波数信号を出力する選択部と、
前記主面に設けられ、前記選択信号を出力する制御回路とをさらに備え、
前記第１、第２の回路部のそれぞれは、入力される前記第１、第２の中間周波数信号に対して所定の処理を行ない、第１、第２の信号を出力する第１、第２の信号ラインを含み、
前記配線パターンは前記選択信号が伝送される選択信号送信ラインであり、
前記第１のアース部は、前記第１、第２の信号ラインに挟まれるように設けられる、請求項２に記載の低雑音コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は衛星放送受信機に用いられる低雑音コンバータ（ＬＮＢ：Low Noise Block down-converter）に関する。
【背景技術】
【０００２】
図９は、代表的な衛星放送受信システムを示す図である。
【０００３】
図９を参照して、低雑音コンバータ（ＬＮＢ）１０２はアンテナ１０１に取付けられる。アンテナ１０１は放送衛星１００から到来する１２ＧＨｚ帯（１１．７１ＧＨｚ〜１２．０１ＧＨｚ）の周波数の信号を受信する。低雑音コンバータ１０２は放送衛星１００から到来する微弱電波を１ＧＨｚ帯のＩＦ信号に周波数変換し、かつ、低雑音増幅して、次に接続されるいわゆるＤＢＳチューナ１０４に供給する。ＤＢＳチューナ１０４には低雑音コンバータ１０２の働きにより低雑音でかつ十分なレベルの信号が供給される。ＤＢＳチューナ１０４は、同軸ケーブル１０３から与えられるＩＦ信号を内部回路によって処理し、テレビジョン１０５に与える。
【０００４】
図１０は、一般的な低雑音コンバータの回路の一例を示すブロック図である。
【０００５】
図１０を参照して、１２ＧＨｚ帯の到来信号は、フィードホーン（導波管）１１２内のアンテナプローブ１１３で受信され、その後、ＬＮＡ（Low Noise Amplifier）１１５で低雑音増幅された後、所望の周波数帯域を通過させイメージ周波数帯域の信号を除去する役目を持つバンドパスフィルタ（Band Pass Filter）１２０を通過する。その後、バンドパスフィルタ１２０を通過した信号は、混合回路（Mixer）１２１によって局部発振器１２３からの１０．６７８ＧＨｚの局部発振信号と混合され、１ＧＨｚ帯の中間周波数信号つまりＩＦ（Intermediate Frequency）信号に周波数変換される。混合回路１２１の出力は、中間周波数増幅器１２５において適切な雑音特性と利得特性を持つように増幅され、キャパシタ１２７を介して端子１３４に伝達される。
【０００６】
一方、２つあるいは３つ以上の出力端子を持ち、各出力端子のそれぞれから任意の信号、または固定された信号を出力することが可能な回路を持つ低雑音コンバータがある。
【０００７】
図１１は、２出力の低雑音コンバータの回路を示すブロック図である。
【０００８】
図１１を参照して、低雑音コンバータ１４０はスイッチＩＣ（Integrated Circuit）１４１を含む。スイッチＩＣ１４１は信号ＳＩＧ１，ＳＩＧ２の出力先を中間周波数増幅器１５１，１５２のいずれかから選択する。スイッチＩＣ１４１から出力される信号は中間周波数増幅器１５１，１５２によって増幅され、端子１６１，１６２から出力される。
【０００９】
図１２は、多出力の低雑音コンバータの回路を示すブロック図である。
【００１０】
図１２を参照して、低雑音コンバータ１４０Ａは、スイッチＩＣ１４１に代えて、入力される信号ＳＩＧ１，ＳＩＧ２のそれぞれを４つの出力先のいずれかから選択するスイッチＩＣ１４１Ａを含む点で図５の低雑音コンバータ１２０と相違する。また、低雑音コンバータ１２０Ａは、さらに中間周波数増幅器１５３，１５４および端子１６３，１６４を含む点で低雑音コンバータ１２０と相違する。低雑音コンバータ１２０Ａの他の部分については低雑音コンバータ１２０と同様であるので以後の説明は繰り返さない。
【００１１】
低雑音コンバータ１２０，１２０Ａのように複数の出力先を有する回路の場合、従来は各々の信号回路同士が相互に影響を及ぼす（信号系が結合する）ことによって各信号回路間のアイソレーションが不十分になることがあった。
【００１２】
このような問題点を解決するための技術として、実開昭６３−２７０９８号公報（特許文献１）には、基板上に信号パターンおよびアースパターンが形成されるプリント基板において、その信号パターンと隣接する両側にアースパターンを形成し、該アースパターン間に複数本のジャンパ線を橋架させた信号パターンのシールド装置が開示される。
【特許文献１】実開昭６３−２７０９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従来は、アイソレーションを改善するために信号ライン及び電源ラインの配線パターンを変更していた。このような方法は回路基板のレイアウトの変更を伴うため、設計を大幅にやり直す必要があった。
【００１４】
また、複数本のジャンパ線をアースパターン間に橋架させる場合、基板全体に実装されるジャンパ線の本数が多くなるため生産性が低下するという課題があった。
【００１５】
本発明の目的は、回路基板における大幅なレイアウトの変更や生産性の低下を生じさせることなく信号回路のアイソレーションを改善することが可能な低雑音コンバータを提供することである。
【課題を解決するための手段】
【００１６】
本発明は要約すれば、低雑音コンバータであって、主面に第１、第２の回路部を搭載する回路基板を備え、回路基板は、主面に設けられる配線パターンと、主面に設けられる第１、第２のアース部とを含む。
【００１７】
第１、第２の回路部および第１のアース部は配線パターンに対して同じ側に設けられ、第２のアース部は配線パターンに対して第１、第２の回路部および第１のアース部と異なる側に設けられ、第１、第２の回路部は、第１のアース部に対して互いに異なる側に設けられる。
【００１８】
回路基板は、第１、第２のアース部にそれぞれの一方端が接続され、それぞれの他方端に接地電位が与えられる第１、第２のスルーホール電極と、主面の上方からみて配線パターンと交差するように設けられ、第１、第２のアース部を接続するチップジャンパとをさらに含む。
【００１９】
好ましくは、チップジャンパは、主面に向かい合う面の両端部が第１、第２のアース部にそれぞれ接続され、主面に向かい合う面のうちの少なくとも配線パターンに対向する部分が配線パターンと電気的に絶縁される。
【００２０】
より好ましくは、低雑音コンバータは、主面に設けられ、偏波信号を周波数変換して互いに周波数が異なる第１、第２の中間周波数信号を出力する周波数変換部と、主面に設けられ、外部から供給される外部電圧に応じ、周波数変換部に内部電源電圧を供給する電源回路とをさらに備え、第１、第２の回路部のそれぞれは、入力される第１、第２の中間周波数信号に対して所定の処理を行ない、第１、第２の信号を出力する第１、第２の信号ラインを含む。
【００２１】
配線パターンは、電源回路に外部電圧を供給するための外部電源ライン、または、電源回路から内部電源電圧を出力するための内部電源ラインであり、第１のアース部は、第１、第２の信号ラインに挟まれるように設けられる。
【００２２】
より好ましくは、低雑音コンバータは、主面に設けられ、複数種類の偏波信号を受けて複数の偏波信号を複数の中間周波数信号にそれぞれ変換する周波数変換部と、主面に設けられ、周波数変換部に接続され、入力される複数の中間周波数信号の中から選択信号に従って第１、第２の中間周波数信号を出力する選択部と、主面に設けられ、選択信号を出力する制御回路とをさらに備え、第１、第２の回路部のそれぞれは、入力される第１、第２の中間周波数信号に対して所定の処理を行ない、第１、第２の信号を出力する第１、第２の信号ラインを含む。
【００２３】
配線パターンは選択信号が伝送される選択信号送信ラインであり、第１のアース部は、第１、第２の信号ラインに挟まれるように設けられる。
【発明の効果】
【００２４】
本発明によれば、信号回路の間に設けられたアースパターンと他のアースパターンとをチップジャンパを用いて接続することにより、基板レイアウトを大幅に変更することなく接地を強化することができるので、アイソレーションを改善することができる。
【発明を実施するための最良の形態】
【００２５】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００２６】
図１は、本発明の低雑音コンバータを示すブロック図である。
【００２７】
図１を参照して、低雑音コンバータ１は、図示されない衛星からの信号を受信するフィードホーン２と、フィードホーン２によって受信された水平偏波信号を周波数変換して互いに周波数が異なる２つのＩＦ信号を出力する周波数変換部３Ｈと、フィードホーン２によって受信された垂直偏波信号を周波数変換して互いに周波数が異なる２つのＩＦ信号を出力する周波数変換部３Ｖとを含む。
【００２８】
周波数変換部３Ｈは、フィードホーン２によって受信された水平偏波信号を増幅するＬＮＡ５Ｈと、ＬＮＡ５Ｈの出力を２分配する分配器６Ｈとを含む。
【００２９】
周波数変換部３Ｈは、さらに、分配器６Ｈの２つの出力からイメージ信号をそれぞれ除去するバンドパスフィルタ７ＨＡ，７ＨＢと、局部発振器９，１０と、局部発振器９，１０からそれぞれ出力される局部発振信号（周波数９．７５ＧＨｚの信号および周波数１０．６ＧＨｚの信号）とバンドパスフィルタ７ＨＡ，７ＨＢの出力とをそれぞれ混合する混合回路１１Ａ，１１Ｂと、混合回路１１Ａ，１１Ｂから出力される中間周波数帯のＩＦ信号をそれぞれ増幅する中間周波数増幅器１３Ａ，１３Ｂと、中間周波数増幅器１３Ａ，１３Ｂの出力をそれぞれ２分配する分配器１５Ａ，１５Ｂとを含む。
【００３０】
周波数変換部３Ｖは、さらに、フィードホーン２によって受信された垂直偏波信号を増幅するＬＮＡ５Ｖと、ＬＮＡ５Ｖの出力を２分配する分配器６Ｖとを含む。
【００３１】
周波数変換部３Ｖは、さらに、分配器６Ｖの２つの出力からイメージ信号をそれぞれ除去するバンドパスフィルタ７ＶＡ，７ＶＢと、局部発振器９，１０の両方から出力される局部発振信号とバンドパスフィルタ７ＶＡ，７ＶＢの出力とそれぞれ混合する混合回路１２Ａ，１２Ｂと、混合回路１２Ａ，１２Ｂから出力される中間周波数帯のＩＦ信号をそれぞれ増幅する中間周波数増幅器１４Ａ，１４Ｂと、中間周波数増幅器１４Ａ，１４Ｂの出力をそれぞれ２分配する分配器１６Ａ，１６Ｂとを含む。
【００３２】
周波数変換部３Ｈは、さらに、分配器１５Ａから出力される信号Ｈ１Ａと、分配器１５Ｂから出力される信号Ｈ２Ａと、分配器１６Ａから出力される信号Ｖ１Ａと、分配器１６Ｂから出力される信号Ｖ２Ａとを受け、受けた４つの信号の中から２つの信号を選択して出力するスイッチＩＣ１７を含む。同様に、周波数変換部３Ｖは、さらに、分配器１５Ａから出力される信号Ｈ１Ｂと、分配器１５Ｂから出力される信号Ｈ２Ｂと、分配器１６Ａから出力される信号Ｖ１Ｂと、分配器１６Ｂから出力される信号Ｖ２Ｂとを受け、受けた４つの信号の中から２つの信号を選択して出力するスイッチＩＣ１８とを含む。
【００３３】
低雑音コンバータ１は、さらに、スイッチＩＣ１７から出力される中間周波数帯のＩＦ信号を増幅する中間周波数増幅器１９Ａ，１９Ｂと、中間周波数増幅器１９Ａ，１９Ｂの出力を端子３１，３２にそれぞれ伝達するキャパシタ２１Ａ，２１Ｂとを含む。
【００３４】
低雑音コンバータ１は、さらに、スイッチＩＣ１８から出力される中間周波数帯のＩＦ信号を増幅する中間周波数増幅器２０Ａ，２０Ｂと、中間周波数増幅器２０Ａ，２０Ｂの出力を端子３３，３４にそれぞれ伝達するキャパシタ２２Ａ，２２Ｂとを含む。
【００３５】
低雑音コンバータ１は、さらに、制御ＩＣ３５を含む。制御ＩＣ３５は、端子３１〜３４に伝達される信号を受け、スイッチＩＣ１７、１８に対して出力を切り替えるための指示を行なう。スイッチＩＣ１７，１８および制御ＩＣ３５により、各端子に出力される信号が選択される。具体的にはハイバンド（周波数帯が１１５０〜２１５０ＭＨｚ）とローバンド（周波数帯が９５０〜１９５０ＭＨｚ）との選択および水平偏波と垂直偏波との選択がスイッチＩＣ１７，１８および制御ＩＣ３５により行なわれる。なお、図１では代表的に、制御ＩＣ３５からスイッチＩＣ１８に選択信号が送られるように示される。
【００３６】
低雑音コンバータ１は、さらに、逆流防止ダイオード３６Ａ〜３６Ｄおよび電源回路３７を含む。電源回路３７は逆流防止ダイオード３６Ａ〜３６Ｄを介して端子３１〜３４から電圧を得て、低雑音コンバータ１に含まれる各回路に電源電圧を供給する。なお、図１では、電源回路３７は代表的にＬＮＡ５Ｖ、局部発振器９，１０、混合回路１２Ｂ、中間周波数増幅器１４Ｂ、２０Ｂに電源電圧を供給するように示される。
【００３７】
なお、周波数変換部３Ｈ，３Ｖは、複数種類の偏波信号を受けて複数の偏波信号を複数の中間周波数信号にそれぞれ変換する周波数変換部と、周波数変換部に接続され、入力される複数の中間周波数信号の中から制御ＩＣ３５が出力する選択信号に従って第１、第２の中間周波数信号を出力する２つの選択部からなるとみなすこともできる。この場合における選択部はスイッチＩＣ１７，１８であり、周波数変換部は、周波数変換部３Ｈ，３Ｖを合わせた回路ブロックからスイッチＩＣ１７，１８を除く部分である。
【００３８】
図２は、本発明に係る回路基板のアースパターン部の接続を模式的に示す図である。
【００３９】
図３は、図２のＩＩＩ−ＩＩＩ方向の断面図である。
【００４０】
図２，図３を参照して、所定の処理を行なう信号系回路４１，４２および電源ライン４３が回路基板４０に設けられる。アースパターン４４は信号系回路４１，４２を分離するため、信号系回路４１，４２を挟むように設けられる。アースパターン４５は、電源ライン４３に対し、アースパターン４４と反対側に設けられる。スルーホール電極４４Ａ，４５Ａは一方端がアースパターン４４，４５にそれぞれ接続され、それぞれの他方端は接地電位に設定された裏面電極４６に接続される。アースパターン４４，４５がチップジャンパＣＰ１を介して接続されることにより接地が強化されるので、信号系回路４１，４２の間のアイソレーションが改善される。
【００４１】
チップジャンパとは、チップ抵抗器あるいはリード線形抵抗器の形状をした抵抗値が非常に低い（抵抗値は様々であるが、一例を示すと約５０ｍΩである）抵抗器であり、「ゼロオーム抵抗」とも称される素子である。チップジャンパは回路基板上での実装が容易であり、生産性が向上するという理由により、本発明ではアースパターン部間の接続に用いられる。
【００４２】
チップジャンパＣＰ１において基板面に向かい合う部分のうち、アースパターン４４、４５と接続される両端を除く部分は電源ライン４３に接するかあるいは近接する。よって、アースパターン４４およびアースパターン４５が電源ライン４３と短絡しないよう、チップジャンパＣＰ１は、基板に対向する面のうち少なくとも電源ライン４３に対向する部分が電気的に絶縁されている。
【００４３】
なお、図２で示される信号系回路４１，４２は所定の処理を行なって信号を出力する回路ブロックであってもよいし、回路ブロックに含まれて、信号の入力あるいは出力を行なう信号ラインでもよい。
【００４４】
図４は、本発明の低雑音コンバータに用いられる回路基板の具体例を示す図である。
【００４５】
図４を参照して、回路基板４０には信号ラインＬ１，Ｌ２が設けられる。信号ラインＬ１，Ｌ２はともに図１のスイッチＩＣ１７から出力される信号を伝達する配線である。
【００４６】
回路基板４０には、さらに、電源ライン４３が設けられる。電源ライン４３は、図１の電源回路３７の一部であり、たとえば、図１の周波数変換部３Ａに内部電源電圧を供給する配線である。
【００４７】
アースパターン４４，４５はチップジャンパＣＰ１により接続される。アースパターン４５は、信号ラインＬ１１，Ｌ１２の間に設けられ、さらに、電源ライン４８によってアースパターン４９と分断される。信号ラインＬ１１，Ｌ１２はそれぞれ、図１の中間周波数増幅器１９Ａ，１９Ｂの入力ポートに接続される。アースパターン４９はスルーホール電極４９Ａによって裏面電極（図示せず）に接続されるとともにチップジャンパＣＰ２によってアースパターン４５と接続される。信号ラインＬ１１，Ｌ１２間のアイソレーションがアースパターン４５，４９およびチップジャンパＣＰ２によって改善される。
【００４８】
本発明に係るアースパターン同士の接続は、特に、スイッチＩＣ１７，１８より後段の回路に適用される場合にアイソレーションの効果が発揮される。この場合、図４の電源ライン４３、４８は、図１に示される制御ＩＣと端子３１〜３４の各々とを接続する４本のラインまたはスイッチＩＣ１８と制御ＩＣとを接続するラインに相当する。
【００４９】
図５は、図４の回路基板４０からチップジャンパを外した場合における回路基板のレイアウトを示す図である。
【００５０】
図５を参照して、回路基板４０はチップジャンパＣＰ１，ＣＰ２を含まない点で図４に示される回路基板４０と相違するが、アースパターンや配線パターン等については図４の回路基板４０と同様であるので、以後の説明は繰り返さない。
【００５１】
次に、図２〜図４に示される回路基板によるアイソレーションの改善効果について説明する。
【００５２】
図６は、アイソレーション測定時の回路ブロック図である。
【００５３】
図６を参照して、スイッチＩＣ１７には本来、４つの信号が入力されるが、信号ＩＮ１が入力されるポート以外の３つの入力ポートはアイソレーションの測定には使用されないため抵抗Ｒ１〜Ｒ３がそれぞれ接続されて終端される。信号ＩＮ１は、たとえばハイバンドの水平偏波である。
【００５４】
経路Ａ１は信号ＩＮ１の伝送経路を示し、経路Ａ２はアイソレーション測定時における信号ＩＮ１の伝送経路を示す。アイソレーションは出力ポートＰ１にてハイバンドの水平偏波信号の出力が選択され、出力ポートＰ２にてハイバンドの水平偏波信号以外の信号の出力が選択された状態でＳパラメータ（信号ＩＮ１が入力されるポートから出力ポートＰ２までの通過特性Ｓ２１）を測定することにより求められる。
【００５５】
図７は、図４の回路基板を用いた場合におけるアイソレーションの測定結果を示す図である。
【００５６】
図８は、図５の回路基板を用いた場合におけるアイソレーションの測定結果を示す図である。
【００５７】
図７，図８を参照して、グラフの縦軸は通過特性Ｓ２１をｄＢの単位で示し、グラフの横軸は周波数を示す。曲線Ｂ１，Ｂ２はそれぞれ図４，図５の回路基板を用いて図６に示される方法により測定されたアイソレーションの結果である。たとえば周波数１．９５ＧＨｚにおける通過特性Ｓ２１を比較すると、曲線Ｂ２では通過特性Ｓ２１は約２．９８ｄＢであるが、曲線Ｂ１では通過特性Ｓ２１は約０．７７ｄＢである。よって、アースパターン同士がチップジャンパにより接続されるとアイソレーションが改善されることが示される。
【００５８】
なお、以上の説明において、アースパターンを分断するラインは電源系ラインであるとしたが、並行する複数の信号ラインの間にアースパターンが設けられている場合に、チップジャンパによって各アースパターンが接続されてもよい。
【００５９】
以上のように本発明の低雑音コンバータによれば、チップジャンパを追加することにより、基板パターンの大幅な変更を用いることなくアイソレーションの改善が可能になる。
【００６０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００６１】
【図１】本発明の低雑音コンバータを示すブロック図である。
【図２】本発明に係る回路基板のアースパターン部の接続を模式的に示す図である。
【図３】図２のＩＩＩ−ＩＩＩ方向の断面図である。
【図４】本発明の低雑音コンバータに用いられる回路基板の具体例を示す図である。
【図５】図４の回路基板４０からチップジャンパを外した場合における回路基板のレイアウトを示す図である。
【図６】アイソレーション測定時の回路ブロック図である。
【図７】図４の回路基板を用いた場合におけるアイソレーションの測定結果を示す図である。
【図８】図５の回路基板を用いた場合におけるアイソレーションの測定結果を示す図である。
【図９】代表的な衛星放送受信システムを示す図である。
【図１０】一般的な低雑音コンバータの回路の一例を示すブロック図である。
【図１１】２出力の低雑音コンバータの回路を示すブロック図である。
【図１２】多出力の低雑音コンバータの回路を示すブロック図である。
【符号の説明】
【００６２】
１，１０２，１４０，１４０Ａ  低雑音コンバータ、２，１１２  フィードホーン、３Ｈ，３Ｖ  周波数変換部、６Ｈ，６Ｖ  分配器、７ＨＡ，７ＨＢ，７ＶＡ，７ＶＢ，１２０  バンドパスフィルタ、９，１０，１２３  局部発振器、１１Ａ，１１Ｂ，１２Ａ，１２Ｂ，１２１  混合回路、１３Ａ，１３Ｂ，１４Ａ，１４Ｂ，１９Ａ，１９Ｂ，２０Ａ，２０Ｂ，１２５，１５１〜１５４  中間周波数増幅器、１５Ａ，１５Ｂ，１６Ａ，１６Ｂ  分配器、２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，１２７  キャパシタ、３１〜３４，１３４，１６１〜１６４  端子、３５  制御ＩＣ、３６Ａ〜３６Ｄ  逆流防止ダイオード、３７  電源回路、４０  回路基板、４１，４２  信号系回路、４３，４８  電源ライン、４４，４５，４９  アースパターン、４４Ａ，４５Ａ，４９Ａ  スルーホール電極、４６  裏面電極、１００  放送衛星、１０１  アンテナ、１０３  同軸ケーブル、１０４  ＤＢＳチューナ、１０５  テレビジョン、１１３  アンテナプローブ、Ａ１，Ａ２  経路、Ｂ１，Ｂ２  曲線、ＣＰ１，ＣＰ２  チップジャンパ、１７，１８，１４１，１４１Ａ  スイッチＩＣ、Ｌ１，Ｌ２，Ｌ１１，Ｌ１２  信号ライン、Ｐ１，Ｐ２  出力ポート、Ｒ１〜Ｒ３  抵抗。
【図１】
2006180227.tif 000003
【図２】
2006180227.tif 000004
【図３】
2006180227.tif 000005
【図４】
2006180227.tif 000006
【図５】
2006180227.tif 000007
【図６】
2006180227.tif 000008
【図７】
2006180227.tif 000009
【図８】
2006180227.tif 000010
【図９】
2006180227.tif 000011
【図１０】
2006180227.tif 000012
【図１１】
2006180227.tif 000013
【図１２】
2006180227.tif 000014