(57)【要約】【課題】トランジスタの電流増幅率が低い場合にあっても、基準電流に対して高い相対精度で出力電流を得る。【解決手段】カレントミラー回路を構成する第１及び第２のトランジスタ１，２のベース電流供給のため、第３のトランジスタ３と第６のトランジスタ６が設けられると共に、第３のトランジスタ３の電流が内部カレントミラー回路５０を介して第６のトランジスタ６にミラーされるようになっており、そのため、基準電流源１１から供給される第３のトランジスタ３のベース電流と基準電流源１１側へ戻される第６のトランジスタ６のベース電流の相殺がなされ、基準電流に対して高い相対精度で出力電流を得ることができるものとなっている。【選択図】図２
2006324768.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２のトランジスタによって入力側と出力側が構成されて、前記入力側には基準電流源が設けられてなるカレントミラー回路において、
前記第１及び第２のトランジスタのベース電流の供給を行う第３のトランジスタを設けると共に、当該第３のトランジスタの電流をミラーし、前記基準電流源から第３のトランジスタのベースに供給される電流とほぼ等しい電流を前記基準電流源へ帰還可能に構成されてなることを特徴とするカレントミラー回路。
【請求項２】
入力側を構成する第１のトランジスタと出力側を構成する第２のトランジスタのベースが相互に接続されると共に、当該ベースには、第３のトランジスタのエミッタが接続され、当該第３のトランジスタのベースは、前記第１のトランジスタのコレクタに接続される一方、
第４及び第５のトランジスタからなる内部カレントミラー回路が設けられ、前記第４及び第５のトランジスタは、ベース同士及びエミッタ同士がそれぞれ接続されると共に、当該ベースは、当該第４のトランジスタのコレクタに接続され、当該第４のトランジスタのコレクタに前記第３のトランジスタのコレクタが接続され、
前記第５のトランジスタのコレクタには第６のトランジスタのエミッタが接続され、当該第６のトランジスタのコレクタは、前記第１及び第２のトランジスタのベースに接続される一方、当該第６のトランジスタのベースは、前記第１のトランジスタのコレクタに接続されてなることを特徴とするカレントミラー回路。
【請求項３】
前記第４及び第５のトランジスタのベースと前記第４のトランジスタのコレクタを直接接続することに代えて、エミッタが前記第４及び第５のトランジスタのベースに、ベースが前記第４のトランジスタのコレクタに、それぞれ接続される一方、エミッタが接地された第７のトランジスタが設けられてなることを特徴とする請求項２記載のカレントミラー回路。
【請求項４】
ベースが前記第５のトランジスタのコレクタに、エミッタが前記第２のトランジスタのコレクタに、それぞれ接続された第８のトランジスタが設けられてなることを特徴とする請求項２又は請求項３いずれか記載のカレントミラー回路。
【請求項５】
前記第３のトランジスタと第６のトランジスタは、ＮＰＮ型トランジスタとＰＮＰ型トランジスタによる相補型トランジスタを用いてなることを特徴とする請求項１乃至請求項４いずれか記載のカレントミラー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カレントミラー回路に係り、特に、出力電流の相対精度の向上等を図ったものに関する。
【背景技術】
【０００２】
カレントミラー回路の基本的な回路構成としては、従来から図６や図７に示された構成のものが良く知られている。
以下、同図を参照しつつ、この従来回路について概説する。
最初に、図６に示された回路について説明する。
この図６に示された回路は、カレントミラー回路の最も基本的な構成を示すもので、ベースが相互に接続されたＮＰＮ型の第１及び第２のトランジスタＱ１，Ｑ２を有してなるものである。
【０００３】
第１のトランジスタＱ１のコレクタとそのベース及び第２のトランジスタＱ２のベースとは相互に接続されたものとなっている。
そして、第１のトランジスタＱ１のコレクタ側は信号の入力側とされる一方、第２のトランジスタＱ２のコレクタ側が出力側とされるようになっている。
かかる構成において、ＮＰＮ型トランジスタの電流増幅率をβnpnとすると、出力電流Ｉoutは下記する式によって求められる。
【０００４】
Ｉout＝βnpn×Ｉref／(βnpn+２)
【０００５】
なお、ここで、Ｉrefは第１のトランジスタＱ１のコレクタ側に入力として供給される電流である。
具体的には、例えば、βnpn＝１００の場合、出力電流Ｉoutは、Ｉout＝０.９８０３９２１５６９Ｉrefとなり、また、βnpn＝１０の場合、出力電流Ｉoutは、Ｉout＝０.８３３３３３３３３３Ｉrefとなる。但し、いずれもアーリー効果を無視したものである。
【０００６】
一方、図７に示された回路は、ＰＮＰ型の第３のトランジスタＱ３を設けてベース電流補償を行うようにしたものである。
すなわち、先の図６に示された回路においては、第１のトランジスタＱ１のコレクタに流れる電流Ｉrefによって第１及び第２のトランジスタＱ１，Ｑ２のベース電流が供給されるため、その分第１のトランジスタＱ１のコレクタ電流が小さくなり、その結果第２のトランジスタＱ２によってミラーされるＩoutもＩrefに比べて小さくなるという欠点を有する。
【０００７】
これに対して、図７に示された回路では、第３のトランジスタＱ３のベースが第１のトランジスタＱ１のコレクタに接続され、コレクタに電源電圧Ｖｃｃが印加され、さらに、エミッタは第１及び第２のトランジスタＱ１，Ｑ２のベースに接続された構成となっている。かかる構成によって、第１及び第２のトランジスタＱ１，Ｑ２のベース電流は、第３のトランジスタＱ３によって供給されることとなる。
【０００８】
ここで、図６で説明したと同様、ＮＰＮ型トランジスタの電流増幅率をβnpnとすると、出力電流Ｉoutは下記する式によって求められる。
【０００９】
Ｉout＝βnpn(βnpn＋１)Ｉref／｛βnpn(βnpn＋１)＋２｝
【００１０】
具体的には、例えば、βnpn＝１００の場合、出力電流Ｉoutは、Ｉout＝０.９９９８０２０１９４Ｉrefとなり、また、βnpn＝１０の場合、出力電流Ｉoutは、Ｉout＝０.９８２１４２８５７１Ｉrefとなる。但し、いずれもアーリー効果を無視したものである。
なお、このような従来のカレントミラー回路としては、例えば、特許文献１等に開示されたものがある。
【００１１】
【特許文献１】特開平１１−１６８３２９号公報（第３−４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述のような従来の構成においては、入出力間の相対電流精度がトランジスタの電流増幅率に大きく依存するため、特に電流増幅率が低下した場合には、相対電流精度もそれに応じて低下してしまうという欠点がある。
【００１３】
本発明は、上記実状に鑑みてなされたもので、トランジスタの電流増幅率が低い場合にあっても、基準電流に対して高い相対精度で出力電流を得ることができるカレントミラー回路を提供するものである。
【課題を解決するための手段】
【００１４】
上記本発明の目的を達成するため、本発明に係るカレントミラー回路は、
第１及び第２のトランジスタによって入力側と出力側が構成されて、前記入力側には基準電流源が設けられてなるカレントミラー回路において、
前記第１及び第２のトランジスタのベース電流の供給を行う第３のトランジスタを設けると共に、当該第３のトランジスタの電流をミラーし、前記基準電流源から第３のトランジスタのベースに供給される電流とほぼ等しい電流を前記基準電流源へ帰還可能に構成されてなるものである。
より具体的には、入力側を構成する第１のトランジスタと出力側を構成する第２のトランジスタのベースが相互に接続されると共に、当該ベースには、第３のトランジスタのエミッタが接続され、当該第３のトランジスタのベースは、前記第１のトランジスタのコレクタに接続される一方、
第４及び第５のトランジスタからなる内部カレントミラー回路が設けられ、前記第４及び第５のトランジスタは、ベース同士及びエミッタ同士がそれぞれ接続されると共に、当該ベースは、当該第４のトランジスタのコレクタに接続され、当該第４のトランジスタのコレクタに前記第３のトランジスタのコレクタが接続され、
前記第５のトランジスタのコレクタには第６のトランジスタのエミッタが接続され、当該第６のトランジスタのコレクタは、前記第１及び第２のトランジスタのベースに接続される一方、当該第６のトランジスタのベースは、前記第１のトランジスタのコレクタに接続されてなるものが好適である。
かかる構成において、前記第４及び第５のトランジスタのベースと前記第４のトランジスタのコレクタを直接接続することに代えて、エミッタが前記第４及び第５のトランジスタのベースに、ベースが前記第４のトランジスタのコレクタに、それぞれ接続される一方、エミッタが接地された第７のトランジスタが設けられてなるものとしても好適である。
また、上述の構成において、ベースが前記第５のトランジスタのコレクタに、エミッタが前記第２のトランジスタのコレクタに、それぞれ接続された第８のトランジスタが設けられたものとしても好適である。
さらに、前記第３のトランジスタと第６のトランジスタは、ＮＰＮ型トランジスタとＰＮＰ型トランジスタによる相補型トランジスタを用いるとより好適である。
【発明の効果】
【００１５】
本発明によれば、カレントミラー回路の基準電流と出力電流の誤差の原因となるベース電流の補償がなされるような構成としたので、電流増幅率が低い場合であってもベース電流による誤差を確実に低減することができ、基準電流に対して高い相対精度の出力電流を得ることができるという効果を奏するものである。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、図１乃至図５を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるカレントミラー回路の基本構成例について、図１を参照しつつ説明する。
【００１７】
本発明の実施の形態におけるカレントミラー回路は、ＮＰＮ型の第１及び第２のトランジスタ（図１においては、それぞれ「Ｑ１」、「Ｑ２」と表記）１，２によって基本的なカレントミラー回路が構成されたものとなっている。さらに、本発明の実施の形態においては、ベース電流補償のため、ＮＰＮ型の第３のトランジスタ（図１においては「Ｑ３」と表記）３とＰＮＰ型の第６のトランジスタ（図１においては「Ｑ６」と表記）６が設けられ、これら第３及び第６のトランジスタ３，６を負荷とする内部カレントミラー回路５０が設けられた構成となっているものである。これによって、第３のトランジスタ３の電流が内部カレントミラー回路５０を介して第６のトランジスタ６へミラーされるようになっている。
【００１８】
図２には、図１に示された基本構成例に基づいたより具体的な第１の回路構成例が示されており、以下、同図を参照しつつ具体的な回路構成について説明する。
第１及び第２のトランジスタ１，２は、ベースが相互に接続される一方、エミッタが共に接地されたものとなっている。そして、入力側とされる第１のトランジスタ１のコレクには、定電流Ｉrefを出力する基準電流源１１が接続され、第２のトランジスタ２のコレクタ側に出力電流Ｉoutが得られるようになっている。
【００１９】
また、第１及び第２のトランジスタ１，２のベースには、第３のトランジスタ３のエミッタと第６のトランジスタ６のコレクタがそれぞれ接続されている。
そして、第３のトランジスタ３のベースと第６のトランジスタ６のベースは共に第１のトランジスタ１のコレクタに接続されたものとなっている。
さらに、第３のトランジスタ３のコレクタは、後述する内部カレントミラー回路５０を構成するＰＮＰ型の第４のトランジスタ（図２においては「Ｑ４」と表記）４のコレクタに、第６のトランジスタ６のエミッタは、内部カレントミラー回路５０を構成するＰＮＰ型の第５のトランジスタ（図２においては「Ｑ５」と表記）５のコレクタに、それぞれ接続されたものとなっている。
【００２０】
内部カレントミラー回路５０は、第４のトランジスタ４と第５のトランジスタ５とを有して次述するように構成されたものとなっている。
まず、第４及び第５のトランジスタ４，５のベースは相互に接続されると共に、第４のトランジスタ４のコレクタに接続されたものとなっている。
そして、第４及び第５のトランジスタ４，５のエミッタには電源電圧Ｖｃｃが印加されるようになっている。
なお、第３のトランジスタ３と第６のトランジスタ６は、ＮＰＮ型トランジスタとＰＮＰ型トランジスタによる相補型トランジスタを用いるのが好適である。
【００２１】
かかる構成において、ＮＰＮ型トランジスタの電流増幅率をβnpn、ＰＮＰ型トランジスタの電流増幅率をβpnpとすると、まず、出力電流Ｉoutと、基準電流Ｉrefと、第３のトランジスタ３のベース電流Ｉ2と、第６のトランジスタ６のベース電流Ｉ1との間には下記する式１の関係が成立する。
【００２２】
Ｉout＝Ｉref＋Ｉ1−Ｉ2・・・式１
【００２３】
次に、上記構成において、第１及び第２のトランジスタ１，２のベース電流は同一の大きさの電流がそれぞれ流れるとすると、２つのベース電流の和は、第１のトランジスタ１のコレクタを流れる電流の（２／βnpn）倍として求められる。そして、第１及び第２のトランジスタ１，２のベース電流は第３のトランジスタ３のエミッタ電流及び第６のトランジスタ６のコレクタ電流によって供給されるものとなっており、これらの関係は下記する式に表される。
【００２４】
(Ｉref＋Ｉ1−Ｉ2)×２／βnpn＝βpnpＩ1＋(βnpn＋１)×Ｉ2・・・式２
【００２５】
次に、第３のトランジスタ３のコレクタ電流と、第４のトランジスタ４のコレクタ電流と、第４及び第５のトランジスタ４，５のベースから第４のトランジスタ４のコレクタと第４及び第５のトランジスタ４，５のベースとの接続点へ流れる電流との間には、下記する式が成立する。
【００２６】
βnpnＩ2＝(βpnp＋１)Ｉ1＋｛(βpnp＋１)Ｉ1／βpnp｝×２・・・式３
【００２７】
この式３の両辺にβpnpを乗じて整理すると、βnpnβpnpＩ2＝βpnp(βpnp＋１)Ｉ1＋２(βpnp＋１)Ｉ1となり、これをさらに、Ｉ2とＩ1の関係式に整理すると下記する式が得られる。
【００２８】
Ｉ2＝(βpnp＋１)(βpnp＋２)Ｉ1／βnpnβpnp・・・式４
【００２９】
また、式２の両辺にβnpnを乗じて整理すると、(Ｉref＋Ｉ1−Ｉ2)×２＝βnpnβpnpＩ1＋βnpn(βpnp＋１)×Ｉ2となり、これをさらに整理すると下記する式が得られる。
【００３０】
２Ｉref−(βnpnβpnp−2)Ｉ1＝｛βnpn(βpnp＋１)＋２｝Ｉ2・・・式５
【００３１】
この式５に先の式４を代入すると、２Ｉref−(βnpnβpnp−2)Ｉ1＝｛βnpn(βpnp＋１)＋２｝(βpnp＋１)(βpnp＋２)Ｉ1／βnpnβpnpとなり、これを整理すると、２βnpnβpnpＩref＝［(βnpnβpnp−2)βnpnβpnp＋｛βnpn(βpnp＋１)＋２｝(βpnp＋１)(βpnp＋２)］Ｉ1となる。さらに整理して、Ｉ1とＩrefの関係式として下記する式が得られる。
【００３２】
Ｉ1＝２βnpnβpnpＩref／［(βnpnβpnp−2)βnpnβpnp＋｛βnpn(βpnp＋１)＋２｝(βpnp＋１)(βpnp＋２)］・・・式６
【００３３】
次いで、先の式４に上記式６を代入すると下記する式を得る。
【００３４】
Ｉ2＝２(βpnp＋１)(βpnp＋２)Ｉref／［(βnpnβpnp−2)βnpnβpnp＋｛βnpn(βpnp＋１)＋２｝(βpnp＋１)(βpnp＋２)］・・・式７
【００３５】
そして、先の式１に式６及び式７を代入すると出力電流Ｉoutについて下記する式を得る。
【００３６】
Ｉout＝｛βnpn２βpnp２＋βnpn(βpnp＋１)２(βpnp＋２)｝Ｉref／［(βnpnβpnp−2)βnpnβpnp＋｛βnpn(βpnp＋１)＋２｝(βpnp＋１)(βpnp＋２)］・・・式８
【００３７】
具体的な種々の電流増幅率に対する出力電流Ｉoutの変化を比べて見ると、例えば、βnpn＝βpnp＝１００の場合、出力電流Ｉoutは、Ｉout＝０.９９９９９７０４Ｉrefとなる。これに対して、βnpn＝βpnp＝１０の場合、出力電流Ｉoutは、Ｉout＝０.９９７３９６６８０８Ｉrefとなる。また、βnpn＝２００でβpnp＝５０の場合、出力電流Ｉoutは、Ｉout＝１.０００１１５６８４Ｉrefとなる。さらに、βnpn＝５０でβpnp＝２００の場合、出力電流Ｉoutは、Ｉout＝０.９９９８７９５４６１Ｉrefとなる。
このように、本発明の実施の形態におけるカレントミラー回路においては、基準電源源１１から供給される第３のトランジスタ３のベース電流と、基準電流源１１へ戻される第６のトランジスタ６のベース電流とが相殺されるため、トランジスタの電流増幅率が低下しても、従来に比して、出力電流の変動が極めて小さく、高い相対電流精度が実現されるものとなっている。
【００３８】
次に、第２の具体回路構成例について、図３を参照しつつ説明する。なお、図１又は図２に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この回路構成例は、内部カレントミラー回路５０Ａが第４及び第５のトランジスタ４，５に加えて、ＰＮＰ型の第７のトランジスタ（図３においては「Ｑ７」と表記）７を用いて構成された点が、図２に示された回路構成例と異なるものである。
【００３９】
すなわち、第４及び第５のトランジスタ４，５のベースには、第７のトランジスタ７のエミッタが接続され、第７のトランジスタ７のコレクタは接地される一方、ベースは、第４のトランジスタ４のコレクタに接続されたものとなっている。
かかる構成においては、第７のトランジスタ７がＰＮＰ型であるため、βpnp≧βnpnの場合に先の図２に示された回路構成例に比してより大きな効果を得ることができる。
なお、基本的な動作は、先の図２に示された回路構成例で説明したものと同様であるので、ここでの再度の詳細な説明は省略する。
【００４０】
次に、第３の具体回路構成例について、図４を参照しつつ説明する。なお、図１又は図２に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の具体回路構成例は、第２のトランジスタ２のコレクタ側にＮＰＮ型の第８のトランジスタ（図４においては「Ｑ８」と表記）８を直列接続した点が、図２に示された回路構成例と異なるものである。
【００４１】
すなわち、第２のトランジスタ２のコレクタには、第８のトランジスタ８のエミッタが接続される一方、第８のトランジスタ８のベースは、第５のトランジスタ５のコレクタと第６のトランジスタ６のエミッタに接続されて、第８のトランジスタ８のコレクタ側で出力電流Ｉoutが得られる構成となっている。
【００４２】
かかる構成においては、第８のトランジスタ８によって、第２のトランジスタ２におけるアーリー効果の影響が低減されるため、電源電圧Ｖｃｃの変動による影響を受けにくい回路が実現されたものとなっている。
なお、基本的な動作は、先の図２の回路構成例で説明したものと同様であるので、ここでの再度の詳細な説明は省略する。
【００４３】
次に、第４の具体回路構成例について、図５を参照しつつ説明する。なお、図１、図２、図３又は図４に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第４の具体回路構成例は、図３に示された回路構成例と図４に示された回路構成例とを併せた構成となっているものである。
すなわち、第７のトランジスタ７が、第４及び第５のトランジスタ４，５と共に内部カレントミラー回路５０Ａを構成する一方、第８のトランジスタ８が第２のトランジスタ２のコレクタ側に設けられた構成となっている。
【００４４】
かかる構成においては、第７のトランジスタ７がＰＮＰ型であるため、βpnp≧βnpnの場合に先の図２に示された回路構成例に比してより大きな効果を得ることができると共に、第８のトランジスタ８によって、第２のトランジスタ２におけるアーリー効果の影響が低減されるため、電源電圧Ｖｃｃの変動による影響が低減されるものとなっている。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態におけるカレントミラー回路の基本構成例を示す構成図である。
【図２】本発明の実施の形態におけるカレントミラー回路の第１の具体回路構成例を示す回路図である。
【図３】本発明の実施の形態におけるカレントミラー回路の第２の具体回路構成例を示す回路図である。
【図４】本発明の実施の形態におけるカレントミラー回路の第３の具体回路構成例を示す回路図である。
【図５】本発明の実施の形態におけるカレントミラー回路の第４の具体回路構成例を示す回路図である。
【図６】従来のカレントミラー回路の一構成例を示す回路図である。
【図７】従来のカレントミラー回路の他の構成例を示す回路図である。
【符号の説明】
【００４６】
１…第１のトランジスタ
２…第２のトランジスタ
３…第３のトランジスタ
４…第４のトランジスタ
５…第５のトランジスタ
６…第６のトランジスタ
７…第７のトランジスタ
８…第８のトランジスタ
１１…基準電流源
【図１】
2006324768.tif 000003
【図２】
2006324768.tif 000004
【図３】
2006324768.tif 000005
【図４】
2006324768.tif 000006
【図５】
2006324768.tif 000007
【図６】
2006324768.tif 000008
【図７】
2006324768.tif 000009