(57)【要約】【課題】  試験対象デバイスに低電圧且つ十分な精度の電圧を供給することができるようにしたバーンインボードを提供する。【解決手段】  試験対象デバイスをバーンインする際に、当該試験対象デバイスを搭載した状態でバーンインチャンバ内に配置されるバーンインボードであって、試験対象デバイスに供給される電源電圧の大きさを制御するレギュレータ回路５１を含んだ構成となっている。このような構成であれば、バーンインボードに供給される電源電圧が、このバーンインチャンバの外と内とを繋ぐ配線の引き回し具合によってばらついてしまった場合でも、この電源電圧のばらつき量をバーンインボード上で小さくすることができる。【選択図】  図２
2006250599.tif 000002
【特許請求の範囲】
【請求項１】
試験対象デバイスをバーンインする際に、当該試験対象デバイスを搭載した状態でバーンインチャンバ内に配置されるバーンインボードであって、
前記試験対象デバイスに供給される電圧の大きさを制御するレギュレータ回路を有することを特徴とするバーンインボード。
【請求項２】
前記試験対象デバイスに供給される制御信号を生成する制御信号生成回路を有し、
前記バーンインチャンバ内に配置された当該バーンインボードには電圧だけが供給され、
前記電圧の供給のみによって、当該バーンインボードに搭載された前記試験対象デバイスの動作が制御されることを特徴とする請求項１に記載のバーンインボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験対象デバイスをバーンインする際に、試験対象デバイスを搭載した状態でバーンインチャンバ内に配置されるバーンインボードに関する。
【背景技術】
【０００２】
従来から、半導体装置の製造・検査工程では、潜在欠陥がある半導体デバイスをスクリーニングするために、パッケージ化された試験対象デバイスに対して、バーンインボード等を用いたバーンイン処理を行っている（例えば、特許文献１参照）。
図５は、従来例に係るバーンイン処理を示す概念図である。図５において、試験対象デバイスに対するバーンイン処理の手順は、まず始めに、例えば１個又は２個以上の試験対象デバイスを載せたバーンインボード９１をバーンインチャンバ９３内に配置する。次に、このバーンインチャンバ９３内に配置されたバーンインボード９１と、バーンインチャンバ９３の外側に配置されたバーンイン装置９５とを電気的に接続する。そして、この状態で、バーンインチャンバ９３内を例えば１２５℃程度まで加熱すると共に、バーンイン装置９５からバーンインボード９１に向けて電源電圧と制御信号とを出力して、一定期間、試験対象デバイスを駆動させる。
【０００３】
このように、従来のバーンイン処理では、バーンイン装置９５で生成した電圧を配線及びバーンインボード９１を通して、そのまま試験対象デバイスに与えるようになっていた。
【特許文献１】特開２００２−１３１３７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、近年、試験対象デバイスの微細化に伴って、試験対象デバイスの駆動電圧は低電圧化しつつあり、これに伴って、バーンイン処理の際に試験対象デバイスに与える電圧（以下、「試験電圧」という。）も低くなってきている。特に、ロジックＩＣの場合、試験電圧は例えば８［Ｖ］から２［Ｖ］程度まで下がってきており、現状では２［Ｖ］レベルで±１０［ｍＶ］程度の精度が求められている。
【０００５】
しかしながら、市販のバーンイン装置は、その出力電圧が数十〜５［Ｖ］程度の高電圧仕様がほとんどであり、その電圧制御の精度も±１００［ｍＶ］程度とシビアでないものが多かった。これは、世間で製造される半導体装置の多くが汎用メモリであり、その数はロジックＩＣよりも格段に多く、それゆえ、バーンイン処理される試験対象デバイスもそのほとんどが汎用メモリである、という事情によるものである。ロジックＩＣと比べて、汎用メモリには高い電圧が印加され、かつ流れる電流も大きいので、その求められる電圧制御の精度もそれほどシビアでないことが普通であった。
【０００６】
このため、図５に示したような従来のバーンイン処理では、試験対象デバイスに低電圧且つ十分な精度の試験電圧を供給することができず、特に、ロジックＩＣ等のような駆動電圧の低い現在及び今後の製品については、バーンイン処理自体を実行することが困難となってきている、という問題があった。
本発明は、このような解決すべき問題に着目してなされたものであって、試験対象デバイスに低電圧且つ十分な精度の電圧を供給することができるようにしたバーンインボードの提供を目的とする。
【課題を解決するための手段】
【０００７】
〔発明１〕  上記目的を達成するために、発明１のバーンインボードは、試験対象デバイスをバーンインする際に、当該試験対象デバイスを搭載した状態でバーンインチャンバ内に配置されるバーンインボードであって、前記試験対象デバイスに供給される電圧の大きさを制御するレギュレータ回路を有することを特徴とするものである。
【０００８】
このような構成であれば、バーンインボードに供給される電圧が、このバーンインチャンバの外と内とを繋ぐ配線の引き回し具合によってばらついてしまった場合でも、この電圧のばらつき量をバーンインボード上で小さくすることができる。従って、電圧の制御性が良く、試験対象デバイスに低電圧且つ十分な精度の電圧を供給することができる。
【０００９】
〔発明２〕  発明２のバーンインボードは、発明１のバーンインボードにおいて、前記試験対象デバイスに供給される制御信号を生成する制御信号生成回路を有し、前記バーンインチャンバ内に配置された当該バーンインボードには電圧だけが供給され、前記電圧の供給のみによって、当該バーンインボードに搭載された前記試験対象デバイスの動作が制御されることを特徴とするものである。
【００１０】
このような構成であれば、制御信号はバーンインボード上で生成されるので、バーンインチャンバの外と内とを繋ぐ配線の引き回し具合に多少の不都合があっても、制御信号自体が減衰してしまうことはない。また、バーンインチャンバの外側に制御信号生成ユニットを配置するような場合と比べて、バーンインチャンバの外と内とを繋ぐ配線の本数を少なくすることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の実施の形態に係るバーンインボード１０の構成例を示す平面図である。図１に示すように、このバーンインボード１０は、ガラスエポキシプリプレグ等からなる配線基板１１上に、複数個のソケット１３と、フロント回路装置５０と、接続端子１５とが設けられた構成となっている。
【００１２】
ソケット１３は、パッケージ化された試験対象デバイスを搭載するためのもの治具ある。また、フロント回路装置５０は、ソケット１３に搭載された試験対象デバイスに所定の電源電圧と、制御信号とを供給するための回路装置である。このフロント回路装置５０と個々のソケット１３との間、及び、フロント回路装置５０と接続端子１５との間は、図示しないプリント配線によってそれぞれ接続されている。
【００１３】
図２は、フロント回路装置５０の構成例を示すブロック図である。図２に示すように、このフロント回路装置５０は、レギュレータ回路５１と、制御信号生成回路５３と、バッファＩＣ５５と、を含んだ構成となっている。レギュレータ回路５１は、バーンインボード１０の外から接続端子１５を介して供給される電源電圧の大きさを制御する機能を備えたものである。この実施の形態では、例えば、接続端子１５を介してバーンインボード１０に供給されたＶＤＤ（＋５．０［Ｖ］）は、このレギュレータ回路５１によって、＋１．５〜＋３．０［Ｖ］の範囲のうちの任意の値まで降圧される。このレギュレータ回路５１は、バーンイン処理に対する耐熱性も考慮して、抵抗素子等で構成されている。
【００１４】
また、制御信号生成回路５３は、バーンインボード１０の外から接続端子１５（図１参照。）を介して供給される電源電圧を受けて制御信号を生成し、生成した制御信号をバッファＩＣ５５側に出力する機能を備えたものである。この制御信号生成回路５３は、制御信号生成用のデータが書き込まれたメモリーロジック等で構成されている。バッファＩＣ５５は、レギュレータ回路５１によって＋１．５〜＋３．０［Ｖ］まで降圧された電源電圧を受けて、制御信号生成回路５３で生成された制御信号を所定の信号に変調し、変調した信号をソケット１３側に出力する機能を備えたものである。
【００１５】
このような構成によって、フロント回路装置５０には、接続端子１５を介して５［Ｖ］レベルの電源電圧が入力され、レギュレータ回路５１を通すことで低めに制御された電源電圧（＋１．５〜＋３．０［Ｖ］、精度±１０［ｍＶ］）が生成され、この生成された電源電圧がソケット１３（図１参照。）に搭載された各試験対象デバイスに入力される。図２に示すように、このフロント回路装置５０には、電源電圧（＋５［Ｖ］）だけが供給される構成となっている。
【００１６】
次に、上述したバーンインボード１０を用いて、試験対象デバイスをバーンイン処理する方法について説明する。
図３は、本発明の実施の形態に係るバーンイン処理を示す概念図である。図３において、試験対象デバイスに対するバーンイン処理の手順は、まず始めに、例えば１個又は２個以上の試験対象デバイスを載せたバーンインボード１０をバーンインチャンバ２０内に配置する。次に、このバーンインチャンバ２０内に配置されたバーンインボード１０と、バーンインチャンバ２０の外側に配置された電源ユニット３０とを配線７を介して電気的に接続する。
【００１７】
図３に示すように、バーンインボード１０と電気的に接続されているバーンインチャンバ２０外のユニットは、電源ユニット３０だけである。そして、この状態で、バーンインチャンバ２０内を例えば１２５℃程度まで加熱すると共に、電源ユニット３０からバーンインボード１０に向けて例えば＋５［Ｖ］程度の電源電圧を出力する。
このとき、バーンインチャンバ２０の外と内とを繋ぐ配線７の引き回し具合によっては、電源電圧（＋５Ｖ）がバーンインボード１０の手前でばらついてしまう可能性があるが、このような場合でも、このばらつきを持った電圧（＋５Ｖ）は、フロント回路装置５０内のレギュレータ回路５１（図２参照。）によって、例えば＋１．５〜＋３．０［Ｖ］の範囲のうちの任意の値まで降圧される。
【００１８】
このように、電源ユニット３０からバーンインボード１０に向けて例えば＋５［Ｖ］程度の電源電圧を出力して、一定期間、試験対象デバイスを駆動させた後で、バーンインチャンバ２０内からバーンインボード１０を取り出す。そして、試験対象デバイスの電気的特性を検査する。これにより、試験手対象デバイスに対するバーンイン処理を終了する。
このように、本発明の実施の形態に係るバーンインボード１０によれば、バーンインボード１０に供給される電源電圧が、このバーンインチャンバ２０の外と内とを繋ぐ配線７の引き回し具合によってばらついてしまった場合でも、この電源電圧のばらつき量をバーンインボード１０上で小さくすることができる。従って、電圧の制御性が良く、試験対象デバイスに低電圧且つ十分な精度の電源電圧を供給することができる。
【００１９】
また、このバーンインボード１０は、そのフロント回路装置５０内に制御信号生成回路５３を有し、バーンインボード１０には電源電圧だけが供給され、この電源電圧の供給のみによって、ソケット１３に取り付けられた試験対象デバイスの動作が制御されるようになっている。
従って、制御信号はバーンインボード１０上で生成されるので、バーンインチャンバ２０の外と内とを繋ぐ配線７の引き回し具合に多少の不都合があっても、制御信号自体が減衰してしまうことはない。また、試験対象デバイスに供給される制御信号を生成する機能を備えた制御信号生成ユニットをバーンインチャンバ２０の外側に配置するような場合と比べて、バーンインチャンバ２０の外と内とを繋ぐ配線の本数を少なくすることができるので、バーンインチャンバ２０周辺の構成を簡素にすることが可能である。
この実施の形態では、電源電圧が本発明の「試験対象デバイスに供給される電圧」に対応している。
なお、この実施の形態では、バーンインボード１０に電源ユニット３０のみを電気的に接続する場合について説明した。しかしながら、図４に示すように、例えば、このバーンインボード１０には、配線８を介してオシロスコープ４０を接続しても良い。このオシロスコープ４０には、例えば、フロント回路装置５０から出力される電源電圧の波形を表示させる。このような構成であれば、フロント回路装置５０が正常に動作しているか否かを常時、又は一定間隔毎に確認することが可能であるから、バーンイン処理の信頼度向上に寄与することができる。
【００２０】
この発明は、ロジックＩＣ用のバーンインボードに適用して極めて好適である。
【図面の簡単な説明】
【００２１】
【図１】実施の形態に係るバーンインボード１０の構成例を示す図。
【図２】フロント回路装置５０の構成例を示すブロック図。
【図３】実施の形態に係るバーンイン処理（その１）を示す図。
【図４】実施の形態に係るバーンイン処理（その２）を示す図。
【図５】従来例に係るバーンイン処理を示す概念図
【符号の説明】
【００２２】
７，８  配線、１０  バーンインボード１０、１３  ソケット、１５  接続端子、２０  バーンインチャンバ、３０  電源ユニット、４０  オシロスコープ、５０  フロント回路装置、５１  レギュレータ回路、５３  制御信号生成回路、５５  バッファＩＣ
【図１】
2006250599.tif 000003
【図２】
2006250599.tif 000004
【図３】
2006250599.tif 000005
【図４】
2006250599.tif 000006
【図５】
2006250599.tif 000007