(57)【要約】【課題】  半導体チップの実装後の半導体チップと回路基板のギャップの検査工程を省略することができ、工数低減を図ることができる半導体チップの実装方法を提供する。【解決手段】  回路基板上に半導体チップを配置し、実装ノズルで半導体チップに荷重を印加した状態で加熱処理を行った後に、半導体チップと回路基板との間隙が小さくなる様に実装ノズルを移動する半導体チップの実装方法において、半導体チップに印加される荷重値が所定の荷重値以下であるか否かを判別して半導体チップの実装の良否を判断する。【選択図】    図１
2006324289.tif 000002
【特許請求の範囲】
【請求項１】
第１の突起電極が形成された基板上に第２の突起電極が形成された半導体チップを、前記第１の突起電極と前記第２の突起電極が接触する様に配置し、押圧治具により前記半導体チップに荷重を印加する工程と、
前記押圧治具で前記半導体チップに荷重を印加した状態で前記第１の突起電極及び前記第２の突起電極に加熱処理を施した後に、前記半導体チップと前記基板との間隙を小さくする様に前記押圧治具を移動する工程とを有する半導体チップの実装方法において、
前記押圧治具で前記半導体チップに印加する荷重値を検出する工程と、
検出された荷重値が所定の荷重値以下であるか否かを判別する工程とを備える
ことを特徴とする半導体チップの実装方法。
【請求項２】
前記加熱処理前に半導体チップに印加される荷重値が第１の所定の荷重値以下であるか否かを判別する工程を備える
ことを特徴とする請求項１に記載の半導体チップの実装方法。
【請求項３】
前記押圧治具の移動時の荷重値が第２の所定の荷重値以下であるか否かを判別する工程を備える
ことを特徴とする請求項１に記載の半導体チップの実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体チップの実装方法に関する。詳しくは、フリップチップ方式による半導体チップの実装方法に係るものである。
【背景技術】
【０００２】
現在、各種電化製品の小型化、高性能化に伴い、その内部に使用される半導体パッケージの高密度化が進み、半導体パッケージを高密度に回路基板に実装するための高密度技術も益々進歩している。その１つとして、半導体チップを回路基板に直接フェースダウンで電気的に接続するフリップチップ方式による実装技術がある（例えば、特許文献１参照。）。
【０００３】
以下、フリップチップ方式によって実装する半導体パッケージの製造方法について図面を用いて説明する。
従来のフリップチップ方式による実装では、先ず、図２（ａ）で示す様に、半導体チップ１０１の電極１０２に、はんだを主成分とし、一般的にバンプと称される約１６μｍの高さを有する突起電極１０３（以下、チップ側バンプと称する。）を形成する。
【０００４】
また、チップ側バンプの形成とは別に、図２（ｂ）で示す様に、半導体チップを実装するガラスエポキシ基板から成る回路基板１０４の電極１０５に、はんだを主成分とし、約１６μｍの高さを有する突起電極１０６（以下、基板側バンプと称する。）を形成する。
【０００５】
次に、図２（ｃ）で示す様に、チップ側バンプが形成された半導体チップを反転して実装ノズル１０７で吸着固定を行い、半導体チップを吸着固定した状態の実装ノズルを回路基板の上方より下降させる。ここで、半導体チップに形成されたチップ側バンプと回路基板に形成された基板側バンプが接触した後も、実装ノズルを下降させる方向に荷重を印加して半導体チップに所定の荷重を印加する。なお、半導体チップに形成されたチップ側バンプと回路基板に形成された基板側バンプが接触し、チップ側バンプと基板側バンプとが突き合わせられた状態では、チップ側バンプ及び基板側バンプが潰れていないと仮定すると、図中符合Ａで示す半導体チップと回路基板とのギャップは約３２μｍである。
【０００６】
次に、図２（ｄ）で示す様に、加熱処理を行いながら半導体チップと回路基板とのギャップが約２０μｍとなるまで実装ノズルを下降させ、即ち、チップ側バンプ及び基板側バンプを成すはんだを溶融させた状態で実装ノズルを約１２μｍ下降させることによってチップ側バンプと基板側バンプとを一体化し、半導体チップと回路基板を電気的に接続する。
【０００７】
その後、半導体チップと電気的に接続された回路基板を、上金型と下金型とから成るモールド成型金型（図示せず）に装填し、ガラスエポキシ樹脂から成るモールド樹脂１０８をモールド成型金型内に注入することによって、図２（ｅ）で示す様な半導体パッケージを得ることができる。
【０００８】
なお、上記の様にして得られる半導体パッケージの半導体チップの実装の良否判別は、回路基板に半導体チップを実装した段階で半導体チップと回路基板とのギャップを測定することにより行っていた。
【０００９】
【特許文献１】特開平１０−５０７６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、回路基板に半導体チップを実装した後に半導体チップと回路基板のギャップを検査することによって半導体チップの実装の良否を判断する方法では、半導体チップの実装後に半導体チップと回路基板のギャップの検査工程を経なければならない。
【００１１】
本発明は以上の点に鑑みて創案されたものであって、半導体チップの実装後の半導体チップと回路基板のギャップの検査工程を省略することができ、工数低減を図ることができる半導体チップの実装方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、本発明に係る半導体チップの実装方法は、第１の突起電極が形成された基板上に第２の突起電極が形成された半導体チップを、前記第１の突起電極と前記第２の突起電極が接触する様に配置し、押圧治具により前記半導体チップに荷重を印加する工程と、前記押圧治具で前記半導体チップに荷重を印加した状態で前記第１の突起電極及び前記第２の突起電極に加熱処理を施した後に、前記半導体チップと前記基板との間隙を小さくする様に前記押圧治具を移動する工程とを有する半導体チップの実装方法において、前記押圧治具で前記半導体チップに印加する荷重値を検出する工程と、検出された荷重値が所定の荷重値以下であるか否かを判別する工程とを備える。
【００１３】
ここで、押圧治具で半導体チップに印加する荷重値を検出し、検出された荷重値が所定の荷重値以下であるか否かを判別することによって、半導体チップの実装工程において半導体チップの実装状態の良否を判別することができる。
【００１４】
以下、押圧治具で半導体チップに印加する荷重値と半導体チップの実装状態との関係、即ち、押圧治具で半導体チップに印加する荷重値と半導体チップと回路基板とのギャップとの関係について、（１）突起電極の溶融前、（２）突起電極の溶融後について説明する。
【００１５】
（１）突起電極の溶融前
上記した従来の半導体パッケージの製造方法で述べた様に、半導体チップの実装を行う際には、基板上に形成された第１の突起電極と半導体チップ上に形成された第２の突起電極とを付き合わせた後に、更に押圧治具で半導体チップに荷重を印加し、荷重が印加された状態で加熱処理を行うと共に押圧治具を一定の距離だけ移動させて半導体チップの実装を行う。ここで、押圧治具の位置制御は、加熱処理を行う前の押圧治具の位置を基準（原点）として行うために、原点にズレが生じた場合には半導体チップと回路基板とのギャップにズレが生じることとなる。具体的には、押圧治具によって印加する荷重が大きすぎる場合には、第１の突起電極及び第２の突起電極が互いに接触し、潰れすぎの状態となってしまい、かかる位置を基準として押圧治具の移動を行ったのでは半導体チップの実装後に半導体チップと回路基板とのギャップが小さくなり過ぎるという結果を招いてしまう。
従って、突起電極の溶融前の段階で半導体チップに印加される荷重値を検出することで、かかる荷重値が大き過ぎる場合には所望のギャップを得ることができないと判断でき、半導体チップの実装状態は不良であると判断することが可能となる。
【００１６】
（２）突起電極の溶融後
上記した従来の半導体パッケージの製造方法で述べた様に、半導体チップの実装を行う際には、加熱処理を行いながら押圧治具を移動させて基板上に形成された第１の突起電極と半導体チップ上に形成された第２の突起電極とを一体化することによって半導体チップと基板の電気的な接続を行う。ここで、加熱処理を行うことにより第１の突起電極及び第２の突起電極は溶融状態となっているために、加熱処理を行った後に押圧治具を移動させたとしても押圧治具によって半導体チップに印加される荷重値はさほど大きくないと考えられる。なお、押圧治具によって半導体チップに印加される荷重値が大き過ぎる場合としては、例えば、突起電極が充分に溶融していない場合や、突起電極の下層の電極同士がぶつかっている場合等が考えられ、前者の場合には半導体チップの実装後に半導体チップと回路基板とのギャップが大き過ぎるという結果を招いてしまい、後者の場合は半導体チップと回路基板とのギャップが小さ過ぎるということを示すものである。
従って、突起電極の溶融後の段階で半導体チップに印加される荷重値を検出することで、かかる荷重値が大き過ぎる場合には所望のギャップを得ることができないと判断でき、半導体チップの実装状態は不良であると判断することが可能となる。
【発明の効果】
【００１７】
上記した本発明の半導体チップの実装方法では、半導体チップの実装工程で半導体チップの実装状態の良否を判別することができるために、半導体チップを実装した後に半導体チップの実装状態を検査する必要が無く、半導体チップの実装後の検査工程を省略することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は半導体チップを回路基板に実装する際の押圧治具である実装ノズルの位置及び温度、並びに半導体チップに印加される荷重値の時間的変化を示したグラフである。
【００１９】
本発明を適用した半導体チップの実装方法では、上記した従来の半導体チップの実装方法と同様に、先ず、半導体チップの電極に、はんだを主成分とするチップ側バンプを形成すると共に（図２（ａ）参照。）、半導体チップを実装するガラスエポキシ基板から成る回路基板の電極に、はんだを主成分とする基板側バンプを形成する（図２（ｂ）参照。）。
【００２０】
次に、チップ側バンプが形成された半導体チップを反転して実装ノズルで吸着固定を行い、半導体チップを吸着固定した状態の実装ノズルを回路基板の上方より下降させる（図２（ｃ）参照。）。なお、実装ノズルを回路基板の上方より下降させる動作は図１中符合ａで示す期間である。
【００２１】
ところで、半導体チップに形成されたチップ側バンプと回路基板に形成された基板側バンプが接触した後も実装ノズルの下降動作を停止せずに、実装ノズルにより半導体チップに印加される荷重値が設定値に達した際に実装ノズルの下降を停止する。また、実装ノズルの下降動作の停止と共に、実装ノズルの温度を上昇させて半導体チップの加熱処理を開始する。なお、半導体チップの加熱処理は図１中符合ｂで示す期間である。
【００２２】
ここで、後述するはんだ溶融時における実装ノズルの位置制御の原点が図１中符合ｂで示す期間の実装ノズルの位置となり、図１中符合ｂで示す期間の実装ノズルの位置にズレが生じると、実装不良の一因となるために、図１中符合ｂで示す期間に半導体チップに印加される荷重値のモニタリングを行い、図１中符合ｂで示す期間に半導体チップに印加される荷重値が図１中符合Ｘで示す設定値を超えた場合には、実装不良であるとの判断を行う。
即ち、バンプの溶融前に過大な荷重を印加すると、突き合わせられたチップ側バンプと基板側バンプとが互いに潰れすぎた状態となり、かかる状態を原点として実装ノズルの位置制御を行ったのでは結局のところ、所望のギャップを得ることができないために、図１中符合Ｘで示す設定値を越えた場合には、実装不良との判断を行うのである。
【００２３】
また、現在の半導体チップは、チップ側バンプの下方にトランジスタ等の半導体素子が形成されることも多く、実装時に半導体チップに過大な荷重を印加すると、チップ側バンプの下方に形成された半導体素子にも悪影響を及ぼすことが懸念されるため、かかる観点からも図１中符合Ｘで示す設定値を越えた場合には、実装不良と判断を行うのである。
【００２４】
次に、半導体チップの加熱処理によってバンプ（チップ側バンプ及び基板側バンプ）が溶融し、半導体チップに印加される荷重値が０となった後に、実装ノズルを所定の距離だけ下降させてチップ側バンプと基板側バンプとを一体化することで半導体チップと回路基板を電気的に接続する（図２（ｄ）参照。）。なお、実装ノズルを所定の距離だけ下降させてバンプを一体化させる処理は図１中符合ｃで示す期間であり、その後、符合ｄで示す期間で実装ノズルの位置を固定して一体化したバンプを硬化させる。
【００２５】
ここで、図１中符合ｃ及び符合ｄで示す期間では、バンプが溶融していることを前提として実装ノズルの位置制御を行っており、バンプが充分に溶融していないにも拘らずにバンプが溶融しているものとして位置制御を行うと実装不良の一因となるために、図１中符合ｃ及び符合ｄで示す期間における荷重値のモニタリングを行い、図１中符合ｃ及び符合ｄで示す期間における荷重値が図１中符合Ｙで示す設定値を越えた場合には、実装不良であるとの判断を行う。
即ち、バンプの溶融時に実装ノズルを下降させた際に過大な荷重が印加される場合としては、バンプが充分に溶融していない場合や、半導体チップの電極と回路基板の電極とがぶつかっている場合等が考えられ、結局のところ、所望のギャップを得ることができないために、図１中符合Ｙで示す設定値を越えた場合には、実装不良と判断を行うのである。
【００２６】
なお、半導体チップを回路基板に実装した後に、従来の半導体パッケージの製造方法と同様に上金型と下金型とから成るモールド成型金型に回路基板を装填し、ガラスエポキシ樹脂から成るモールド樹脂をモールド成型金型内に注入することによって、半導体パッケージを得ることができる。
【００２７】
上記した本発明を適用した半導体チップの実装方法では、図１中符合ｂで示す期間に半導体チップに印加される荷重値が図１中符合Ｘで示す設定値を超えた場合に実装不良であるとの判断を行うと共に、図１中符合ｃ及び符合ｄで示す期間における荷重値が図１中符合Ｙで示す設定値を越えた場合にも実装不良であると判断することによって、半導体チップの実装工程で半導体チップの実装状態の良否を判別することができ、半導体チップの実装後の検査工程を省略することができる。
【図面の簡単な説明】
【００２８】
【図１】半導体チップを回路基板に実装する際の実装ノズルの位置及び温度、並びに半導体チップに印加される荷重値の時間変化を示したグラフである。
【図２】従来の半導体パッケージの製造方法を説明するための模式図である。
【図１】
2006324289.tif 000003
【図２】
2006324289.tif 000004