(57)【要約】【課題】電子放出表示装置の駆動方法及び電子放出表示装置を提供する。【解決手段】格子型パネルの一方向に延びたスキャン電極スキャン電極に交差するように延びたデータ電極とより構成されたパネル電極部及びアノード電極を備えた電子放出表示装置の駆動方法であり、電子放出表示装置の電源印加時に、アノード電極を駆動するためのアノード電圧を印加する段階と、アノード電圧が基準電圧以上ならば、パネル電極部の少なくとも１電極に電圧を印加する段階とを備えたことを特徴とする電子放出表示装置の駆動方法。これにより、電子放出表示装置で電子放出源から放出された電子がアノード電極以外に漏れることを防止し、従って漏れ電流によるゲート電極及び電子放出源の損傷を防止し、消費電力の不必要な消耗を最小化できる。【選択図】図４
2006018214.tif 000002
【特許請求の範囲】
【請求項１】
格子型パネルの一方向に延びたスキャン電極及び前記スキャン電極に交差するように延びたデータ電極より構成されたパネル電極部及びアノード電極を備えた電子放出表示装置の駆動方法において、
前記電子放出表示装置の電源印加時に、
前記アノード電極を駆動するためのアノード電圧を印加する段階と、
前記アノード電圧が基準電圧以上ならば、前記パネル電極部の少なくとも１電極に電圧を印加する段階と
を備えることを特徴とする電子放出表示装置の駆動方法。
【請求項２】
前記アノード電圧が基準電圧以上ならば、前記パネル電極部内の前記スキャン電極を駆動するためのスキャン電圧を印加することを特徴とする請求項１に記載の電子放出表示装置の駆動方法。
【請求項３】
前記アノード電圧が基準電圧以上ならば、前記パネル電極部内の前記データ電極を駆動するためのデータ電圧を印加することを特徴とする請求項１に記載の電子放出表示装置の駆動方法。
【請求項４】
前記アノード基準電圧が５００Ｖ以上であることを特徴とする請求項１に記載の電子放出表示装置の駆動方法。
【請求項５】
前記スキャン電圧を印加すると同時にまたはその後に前記データ電極を駆動するためのデータ電圧を印加することを特徴とする請求項２に記載の電子放出表示装置の駆動方法。
【請求項６】
前記データ電圧を印加すると同時にまたはその後に前記スキャン電極を駆動するためのスキャン電圧を印加することを特徴とする請求項３に記載の電子放出表示装置の駆動方法。
【請求項７】
前記スキャン電極がゲート電極、前記データ電極がカソード電極に対応することを特徴とする請求項１に記載の電子放出表示装置の駆動方法。
【請求項８】
前記スキャン電極がカソード電極、前記データ電極がゲート電極に対応することを特徴とする請求項１に記載の電子放出表示装置の駆動方法。
【請求項９】
格子型パネルの一方向に延びたスキャン電極及び前記スキャン電極に交差するように延びたデータ電極より構成されたパネル電極部及びアノード電極を備えた電子放出表示装置の駆動方法において、
前記電子放出表示装置の電源遮断時に、前記パネル電極部を遮断するために前記パネル電極部の少なくとも１電極の電圧を遮断する段階と、
前記パネル電極部の少なくとも１電極の遮断と同時にまたはその後に前記アノード電圧を遮断する段階と
を備えることを特徴とする電子放出表示装置の駆動方法。
【請求項１０】
前記パネル電極部のスキャン電圧を遮断すると同時にまたはその後にデータ電圧を遮断することを特徴とする請求項９に記載の電子放出表示装置の駆動方法。
【請求項１１】
前記パネル電極部のデータ電圧を遮断すると同時にまたはその後にスキャン電圧を遮断することを特徴とする請求項９に記載の電子放出表示装置の駆動方法。
【請求項１２】
格子型パネルの一方向に延びたスキャン電極及び前記スキャン電極に交差するように延びたデータ電極より構成されたパネル電極部及びアノード電極を備えた電子放出表示装置において、
前記アノード電極を駆動するためのアノード電圧、前記パネル電極部内の少なくとも１電極を駆動するためのパネル駆動電圧を出力する電源供給部と、
第１制御信号及びパネル電極部電圧を入力されて前記パネル電極部内少なくとも１電極を駆動する駆動部と、
前記駆動部を制御するための前記第１制御信号出力するタイミング制御部と、
前記アノード電極にアノード電圧を印加するアノード電圧供給部と、
前記アノード電圧を検出して所定割合で分配して出力するアノード電圧検出部と、
前記検出されて分配されたアノード電圧と基準電圧とを比較し、その比較結果を第２制御信号として出力する比較部と、
前記第２制御信号によって前記パネル電極部の少なくとも１電極に前記駆動電圧をスイッチングする第１スイッチング部と
を備えることを特徴とする電子放出表示装置。
【請求項１３】
前記駆動部は、スキャン電極を駆動するためのスキャン駆動部を含み、
前記第２制御信号によって前記スキャン駆動部に前記スキャン電圧をスイッチングする第２スイッチング部をさらに備えることを特徴とする請求項１２に記載の電子放出表示装置。
【請求項１４】
前記駆動部は、データ電極を駆動するためのスキャン駆動部を含み、
前記第２制御信号によって前記データ駆動部に前記データ電圧をスイッチングする第２スイッチング部をさらに備えることを特徴とする請求項１２に記載の電子放出表示装置。
【請求項１５】
前記基準電圧は、５００ボルト以上の所定電圧を前記割合で分配した電圧であることを特徴とする請求項１２に記載の電子放出表示装置。
【請求項１６】
前記基準電圧を可変して設定できる基準電圧設定部をさらに備えることを特徴とする請求項１２に記載の電子放出表示装置。
【請求項１７】
前記電子放出表示装置の電源遮断時に、
前記第１スイッチング部によって前記パネル電極部内の少なくとも１電圧が遮断されると同時にまたはその後に、前記アノード電圧供給部によって前記アノード電圧が遮断されることを特徴とする請求項１２に記載の電子放出表示装置。
【請求項１８】
前記電子放出表示装置の電源遮断時に、
前記第１スイッチング部によって前記データ電圧が遮断されると同時にまたはその後に、前記第２スイッチング部によって前記スキャン電圧が遮断され、
前記スキャン電圧が遮断されると同時にまたはその後に、前記アノード電圧供給部によって前記アノード電圧が遮断されることを特徴とする請求項１３に記載の電子放出表示装置。
【請求項１９】
前記電子放出表示装置の電源遮断時に、
前記第１スイッチング部によって前記スキャン電圧が遮断されると同時にまたはその後に、前記第２スイッチング部によって前記データ電圧が遮断され、
前記スキャン電圧が遮断されると同時にまたはその後に、前記アノード電圧供給部によって前記アノード電圧が遮断されることを特徴とする請求項１４に記載の電子放出表示装置。
【請求項２０】
請求項１ないし１１のうちいずれか１項に記載の方法をコンピュータで実行させるためのプログラムを記録したことを特徴とするコンピュータ可読記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出表示装置（ＥＥＤ：Ｅｌｅｃｔｒｉｃ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）に係り、特に電極電圧印加シーケンスを制御するＥＥＤに関する。
【背景技術】
【０００２】
冷陰極を利用する方式のＥＥＤとしては、電界放出表示装置（ＦＥＤ：Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）がある。電界放出表示装置としては、ＦＥ（Ｆｉｅｌｄ Ｅｍｉｔｔｅｒ）型ＥＥＤ、金属／絶縁層／金属（ＭＩＭ：Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型ＥＥＤ及び金属／絶縁層／半導体（ＭＩＳ：Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＥＥＤ、表面伝導型ＥＥＤ（ＳＥＤ：Ｓｕｒｆａｃｅ ｃｏｎｄｕｃｔｉｏｎ ｅｌｅｃｔｒｏｎ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、バリスティックＥＥＤ（ＢＳＤ：Ｂａｌｌｉｓｔｉｃ ｅｌｅｃｔｒｏｎ Ｓｕｒｆａｃｅ−ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）などが知られている。
【０００３】
ＦＥ型ＥＥＤは真空中に電界による電子放出が容易なエミッタを形成し、エミッタアレイから電子が放出される構造である。エミッタは普通β Ｆｕｎｃｔｉｏｎ（例えば、Ａｓｐｅｃｔ Ｒａｔｉｏ）が大きく、Φ（例えば、Ｗｏｒｋ Ｆｕｎｃｔｉｏｎ）が小さい物質を使用する。
ＭＩＭ型ＥＥＤ及びＭＩＳ型ＥＥＤは量子力学的なトンネル効果を利用し、ＭＩＭまたはＭＩＳの構造に電子放出源を構成して絶縁層を挿入した両側の金属／半導体間に電圧を印加することにより、高い電子電位を有する金属及び半導体から低い電子電位を有する金属側に電子が加速されつつ移動して放出されるようにしてなされる。
【０００４】
ＢＳＤは半導体のサイズを半導体中の電子の平均自由行程より小さい寸法領域まで縮少すれば電子が散乱せずに走行する原理を利用し、オーミック電極上に金属または半導体からなる電子供給層を形成し、電子供給層上に絶縁層、金属薄膜、蛍光体層を形成してオーミック電極と金属薄膜とに電源を印加することによって電子が放出されて蛍光体層を励起発光させるようにしてなされる。
【０００５】
ＳＥＤは基板上に形成された小面積の薄膜に電流を表面と水平に流して電子を放出させ、１対の第１電極及び第２電極が第１基板上に互いに対向して形成され、第１電極及び第２電極の表面をそれぞれ覆いつつ互いに近接するように第１導電膜及び第２導電膜を形成し、第１導電膜と第２導電膜間に電子放出部が形成され、第２基板上にはアノード電極上にブラックマトリックス膜を挟んで赤色（Ｒ）と緑色（Ｇ）及び青色（Ｂ）の蛍光膜を交互に配列形成してなされる。
【０００６】
前記の通りに構成されるＳＥＤは第１電極及び第２電極に電源を印加して小面積の電子放出部表面と水平に電流が流れることによって電子が放出され、アノード電極の蛍光膜に衝突して所定の画像を具現する。
ＦＥＤは量子力学的なトンネル効果を利用してゲート電極によって形成される電界によって電子が放出され、アノード電極に形成された蛍光膜に衝突して励起発光させるようにしてなされる３極管構造が広く使われる。
【０００７】
前記の通りに構成されるＦＥＤはカソード電極及びゲート電極に所定の駆動電圧を印加し、アノード電極に数百ないし数千Ｖの（＋）電圧を印加すれば、カソード電極及びゲート電極の電圧差により電子放出源周囲に電界が形成されてこれによって電子が放出され、放出された電子が高電圧が印加されたアノード電極側に移動し、対応する蛍光膜に衝突して発光させることによって所定の映像表示がなされる。
【０００８】
図１はチップ型ＦＥＡ（Ｆｉｅｌｄ Ｅｍｉｔｔｅｒ Ａｒｒａｙ）を有するＦＥ型ＥＥＤの一例であり、背面基板１１２、カソード電極１１０、チップ型ＦＥＡ １１６、ゲート絶縁層１０８、ゲート電極１０６、スペーサ１１４、蛍光体１０４、アノード電極１０２及び前面基板１００を備える。以下、図１を参照してＦＥ型ＥＥＤの動作原理を次の通り説明する。
【０００９】
それぞれのＦＥＡ １１６は超小型電子銃で動作し、カソード１１０とゲート１０６電極間に一定電圧（数十Ｖ）が印加されれば、電子１１８がチップ型ＦＥＡ １１６のマイクロチップから量子力学的にトンネルリングされて放出される。放出された電子１１８は、さらに大きいアノード１０２電圧の数百Ｖないし数ｋＶにより蛍光体１０４の塗布されているアノード１０２方向に加速され、蛍光体１０４に衝突する。電子１１８が蛍光体１０４に衝突時に発生したエネルギーにより、蛍光体１０４内の特定元素内にある電子が励起されて落ちつつ光を発生させる。マイクロチップ型素子はシリコンチップと金属チップとが主である。
【００１０】
スペーサ１１４はアノード１０２とカソード１１０間に真空間隔を一定幅に保持させ、外部の大気圧による基板の崩壊を防止し、素子の動作過程で画素間の相互干渉現象であるクロストークを防止する。
図２は平面形ＦＥＡを有するＦＥ型ＥＥＤの一例であり、背面基板２１２、カソード電極２１０、平面形ＦＥＡ ２１６、ゲート絶縁層２０８、ゲート電極２０６、スペーサ２１４、蛍光体２０４、アノード電極２０２及び前面基板２００を備える。平面形ＦＥＡ ２１６はダイアモンド薄膜、ＤＬＣ（Ｄｉａｍｏｎｄ−ＬｉｋｅＣａｒｂｏｎ）薄膜などを始めとして、ＳＣＥ（Ｓｕｒｆａｃｅ Ｃｏｎｄｕｃｔｉｏｎ Ｅｍｉｔｔｅｒ）、ＢＳＥ（Ｂａｌｌｉｓｔｉｃ ｅｌｅｃｔｒｏｎ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｅｒ）、ＭＩＭ及びＭＩＳなどが主である。ＦＥＡ ２１６が平面形である点を除外すれば、図２のＦＥＤの各構成要素の作用原理は図１の同名称の構成要素の作用と同じである。
【００１１】
図３はＣＮＴ（Ｃａｒｂｏｎ Ｎａｎｏ Ｔｕｂｅ） ＦＥＡを有するＦＥ型ＥＥＤの一例であり、背面基板３１２、カソード電極３１０、ＣＮＴ ＦＥＡ３１６、ゲート絶縁層３０８、ゲート電極３０６、スペーサ３１４、蛍光体３０４、アノード電極３０２及び前面基板３００を備える。ＣＮＴはチップ型と平面形の長所を共に取れる電子放出源であり、これを介したＦＥＤの開発が活性化されている。ＣＮＴ ＦＥＡ ３１６がＣＮＴ型である点を除外すれば、図３のＦＥＤの各構成要素の作用原理は図１の同名称の構成要素の作用と同じである。
【００１２】
カラーＦＥＤの駆動においては、スイッチングアノード方式と非スイッチングアノード方式の２種のアドレス方式が適用される。
スイッチングアノード方式は、例えば図１に図示されたように、Ｒ，Ｇ，Ｂ３つのサブピクセルが１つのＦＥＡ画素を共有し、同一色のあらゆるアノードサブピクセルは互いに電気的に連結される。スイッチングアノード方式では多数（３倍）の電子放出源を使用でき、アノードとカソードの整列に大きく敏感ではないという長所がある。一方、隣接した蛍光体サブピクセル間に電気的降伏による混色を防止するためにアノード電圧を一定値以下（主に、１ｋＶ以下）とせねばならず、アノード電圧が３倍速い速度で印加されねばならない。
【００１３】
非スイッチングアノード方式は、例えば図２に図示されたように、アノードサブピクセルごとに別途のＦＥＡサブピクセルを使用し、１画素内にある３つのサブピクセルが電気的に連結されている。非スイッチングアノード方式の長所は、隣接したアノードサブピクセル間に電気的降伏が起こる心配が少ないので高電圧動作が可能であり、アノード電圧を高速で変換させる必要がない。一方、非スイッチングアノード方式の短所は、ゲート電極の数が３倍に増え、それぞれのアノードサブピクセルの使用する電子放出源数が少ないので、単一放出源が相対的に高い電流を提供せねばならず、アノードとカソードの整列誤差が色純度に影響を及ぼす。
【００１４】
アノード、ゲート、カソード電極に電圧を同時に印加すれば、正格電圧が数ｋＶであるアノード電圧が最も遅く正格レベルに達する。従って、アノード基板に正格電圧が印加されていない状態でゲート電極及びカソード電極に正格電圧が印加されれば、カソードから放出された電子がアノード方向に加速されず、ゲートに流れ出るようになって漏れ電流が発生する。このような漏れ電流はゲート電極が途絶える原因になり、電子放出源が損傷される原因になり、消費電力を浪費する要因になる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明が解決しようとする技術的課題は、電子放出源から放出された電子がアノード電極以外に漏れないようにするＥＥＤの駆動方法及びＥＥＤを提供するところにある。
【課題を解決するための手段】
【００１６】
前記の技術的課題を解決するための本発明の一側面によるＥＥＤの駆動方法は、格子型パネルの一方向に延びたスキャン電極及び前記スキャン電極に交差するように延びたデータ電極より構成されたパネル電極部及びアノード電極を備えたＥＥＤの駆動方法であり、前記ＥＥＤの電源印加時に、前記アノード電極を駆動するためのアノード電圧を印加する段階と、前記アノード電圧が基準電圧以上ならば、前記パネル電極部の少なくとも１電極に電圧を印加する段階とを備えたことを特徴とする。
【００１７】
前記ＥＥＤの駆動方法は前記アノード電圧が基準電圧以上ならば、前記パネル電極部内の前記スキャン電極を駆動するためのスキャン電圧を印加できる。
前記ＥＥＤの駆動方法は前記アノード電圧が基準電圧以上ならば、前記パネル電極部内の前記データ電極を駆動するためのデータ電圧を印加できる。
前記アノード基準電圧は５００Ｖ以上でありうる。
【００１８】
前記ＥＥＤの駆動方法は前記スキャン電圧を印加すると同時にまたはその後に、前記データ電極を駆動するためのデータ電圧を印加できる。
前記ＥＥＤの駆動方法は前記データ電圧を印加すると同時にまたはその後に、前記スキャン電極を駆動するためのスキャン電圧を印加できる。
前記ＥＥＤの駆動方法において、前記スキャン電極がゲート電極、前記データ電極がカソード電極に対応されうる。
前記ＥＥＤの駆動方法において、前記スキャン電極がカソード電極、前記データ電極がゲート電極に対応されうる。
【００１９】
前記の技術的課題を解決するための本発明の他側面によるＥＥＤの駆動方法は、格子型パネルの一方向に延びたスキャン電極及び前記スキャン電極に交差するように延びたデータ電極より構成されたパネル電極部及びアノード電極を備えたＥＥＤの駆動方法であり、前記ＥＥＤの電源遮断時に、前記パネル電極部を遮断するために前記パネル電極部の少なくとも１電極の電圧を遮断する段階と、前記パネル電極部の少なくとも１電極の遮断と同時にまたはその後に、前記アノード電圧を遮断する段階とを備える。
【００２０】
前記ＥＥＤの駆動方法は前記パネル電極部のスキャン電圧を遮断すると同時にまたはその後にデータ電圧を遮断できる。
ＥＥＤの駆動方法は前記パネル電極部のデータ電圧を遮断すると同時にまたはその後にスキャン電圧を遮断できる。
【００２１】
前記の技術的課題を解決するための本発明によるＥＥＤは、格子型パネルの一方向に延びたスキャン電極及び前記スキャン電極に交差するように延びたデータ電極より構成されたパネル電極部及びアノード電極を備えたＥＥＤであり、前記アノード電極を駆動するためのアノード電圧、前記パネル電極部内の少なくとも１電極を駆動するためのパネル駆動電圧を出力する電源供給部と、第１制御信号及びパネル電極部電圧を入力されて前記パネル電極部内少なくとも１電極を駆動する駆動部と、前記駆動部を制御するための前記第１制御信号出力するタイミング制御部と、前記アノード電極にアノード電圧を印加するアノード電圧供給部と、前記アノード電圧を所定割合で分配して出力するアノード電圧検出部と、前記検出されたアノード電圧と基準電圧とを比較し、その比較結果を第２制御信号として出力する比較部と、前記第２制御信号によって前記パネル電極部の少なくとも１電極に前記駆動電圧をスイッチングする第１スイッチング部とを備えることを特徴とする。
【００２２】
前記ＥＥＤは前記第２制御信号によって前記スキャン駆動部に前記スキャン電圧をスイッチングする第２スイッチング部をさらに備えられる。
前記ＥＥＤは前記第２制御信号によって前記データ駆動部に前記データ電圧をスイッチングする第２スイッチング部をさらに備えられる。
【００２３】
前記基準電圧は５００ボルト以上の所定電圧を前記割合で分配した電圧でありうる。
前記ＥＥＤは前記基準電圧を可変して設定できる基準電圧設定部をさらに備えられる。
前記ＥＥＤは前記ＥＥＤの電源遮断時に、前記第１スイッチング部によって前記パネル電極部内の少なくとも１電圧が遮断されると同時にまたはその後に、前記アノード電圧供給部によって前記アノード電圧が遮断されうる。
【００２４】
前記ＥＥＤは前記ＥＥＤの電源遮断時に、前記第１スイッチング部によって前記データ電圧が遮断されると同時にまたはその後に、前記第２スイッチング部によって前記スキャン電圧が遮断され、前記スキャン電圧が遮断されると同時にまたはその後に、前記アノード電圧供給部によって前記アノード電圧が遮断されうる。
前記ＥＥＤは前記ＥＥＤの電源遮断時に、前記第１スイッチング部によって前記スキャン電圧が遮断されると同時にまたはその後に、前記第２スイッチング部によって前記データ電圧が遮断され、前記スキャン電圧が遮断されると同時にまたはその後に、前記アノード電圧供給部によって前記アノード電圧が遮断されうる。
【発明の効果】
【００２５】
本発明によれば、ＥＥＤにて電子放出源から放出された電子がアノード電極以外に漏れることを防止する。従って、漏れ電流によるゲート電極及び電子放出源の損傷を防止し、消費電力の不要な消耗を最小化できる。
【発明を実施するための最良の形態】
【００２６】
以下はＥＥＤの一例であり、ＦＥＤを中心に実施形態を説明する。
ＥＥＤの一種であるＦＥＤの構造は、ゲート電極の位置を基準にトップゲート構造とアンダゲート構造とに分類されうる。トップゲート構造は、電極がガラス基板から順にカソード電極、ゲート電極、アノード電極の順序で備わった構造をいう。アンダゲート構造は、電極がガラス基板から順にゲート電極、カソード電極、アノード電極の順序に備わった構造をいう。
【００２７】
本発明はトップゲート構造のＦＥＤ及びアンダゲート構造のＦＥＤにいずれも適用されうる。また本発明は、マイクロチップ型、平面形及びＣＮＴ ＦＥＡを有するＦＥＤにいずれも適用されうる。
図４及び図５は本発明のＥＥＤの駆動方法の望ましい実施形態であり、ＦＥＤの電極電圧印加及び遮断シーケンスを説明するためのタイミング図である。図４はトップゲート型のＦＥＤに関わり、図５はアンダゲート型のＦＥＤに関わる。
【００２８】
図４を参照すれば、トップゲート構造の場合には、ゲート電極が走査電極として作用し、カソード電極がデータ電極として作用する。従って、ゲート電圧Ｖｇａｔｅが走査電圧になり、カソード電圧Ｖｃａｔｈｏｄｅがデータ電圧になる。
図５を参照すれば、アンダゲート構造の場合には、ゲート電極がデータ電極として作用し、カソード電極が走査電極として作用する。従って、ゲート電圧Ｖｇａｔｅがデータ電圧になり、カソード電圧Ｖｃａｔｈｏｄｅが走査電圧になる。
【００２９】
トップゲート構造とアンダゲート構造の場合に、ゲート電極及びカソード電極の役割及び各電極に印加される電圧は次の表１に例示されて通りである。
【表１】
2006018214.tif 000003
表１は電子放出電圧を１５０Ｖに設定した場合の例である。すなわち、ゲートハイレベル電位とカソードローレベル電位との電位差が１５０Ｖである時に電子放出が起こる場合の例である。
【００３０】
トップゲート構造である場合に、ゲートにはローレベルが０Ｖであってハイレベルが１５０Ｖである走査パルスが印加され、カソードにはローレベルが０Ｖであってハイレベルが７０Ｖであるデータパルスが印加される。この場合に、ゲートにハイレベルの走査パルス（Ｖｇａｔｅ＝１５０Ｖ）が印加された期間で、カソード電圧がローレベル（Ｖｃａｔｈｏｄｅ＝０Ｖ）である期間電子放出が起こる。この時、カソードに印加されるローレベルのデータパルス幅により発光セルの輝度が決定される。
【００３１】
アンダゲート構造である場合に、カソードにはローレベルが−８０Ｖであってハイレベルが０Ｖである走査パルスが印加され、ゲートにはローレベルが０Ｖであってハイレベルが７０Ｖであるデータパルスが印加される。この場合に、カソードにローレベルの走査パルス（Ｖｃａｔｈｏｄｅ＝−８０Ｖ）が印加された期間で、ゲート電圧がハイレベル（Ｖｇａｔｅ＝７０Ｖ）の期間電子放出が起こる。この時、ゲートに印加されるハイレベルのデータパルス幅により、発光セルの輝度が決定される。
【００３２】
図４を参照し、本発明の一実施形態によるトップゲート型ＦＥＤの電極電圧印加シーケンスを次の通り説明する。
トップゲート型ＦＥＤの電源がターンオンされれば、まずアノード電極を駆動するためのアノード電圧Ｖａｎｏｄｅを印加する（ｔ＝ｔ０）。
アノード電圧Ｖａｎｏｄｅが上昇するにつれてアノード電圧Ｖａｎｏｄｅが基準電圧Ｖｒｅｆ以上になれば、カソード電極（データ電極）を駆動するためのカソード電圧Ｖｃａｔｈｏｄｅを印加する（ｔ＝ｔ１）。
【００３３】
カソード電圧Ｖｃａｔｈｏｄｅを印加すると同時（ｔ＝ｔ１）にゲート電極（走査電極）を駆動するためのゲート電圧Ｖｇａｔｅを印加する。図面に図示されたところとは異なり、カソード電圧Ｖｃａｔｈｏｄｅを印加した時点（ｔ＝ｔ１）後に、ゲート電圧Ｖｇａｔｅを印加することもできる。
次に図４を参照し、本発明の一実施形態によるトップゲート型ＦＥＤの電源遮断シーケンスを説明する。
ゲート電極に印加されたゲート電圧Ｖｇａｔｅを遮断する（ｔ＝ｔ２）。
【００３４】
ゲート電圧Ｖｇａｔｅを遮断すると同時（ｔ＝ｔ２）にカソード電圧Ｖｃａｔｈｏｄｅを遮断する。図面に図示されたところとは異なり、ゲート電圧Ｖｇａｔｅを遮断した時点（ｔ＝ｔ２）後に、カソード電圧Ｖｃａｔｈｏｄｅを遮断することもできる。
カソード電圧Ｖｃａｔｈｏｄｅを遮断した後にアノード電圧Ｖａｎｏｄｅを遮断する（ｔ＝ｔ３）。図面に図示されたところとは異なり、カソード電圧Ｖｃａｔｈｏｄｅを遮断すると同時（ｔ＝ｔ２）にアノード電圧Ｖａｎｏｄｅを遮断することもできる。
【００３５】
次に、図５は本発明の一実施形態によるアンダゲート型ＦＥＤの電極電圧印加シーケンスを説明するためのタイミング図であり、カソード電圧は負電圧であって走査電圧として作用し、ゲート電圧は正電圧とあってデータ電圧として作用する。従って、図４の実施形態とはカソード電圧とゲート電圧の作用が異なるだけであり、カソード電圧とゲート電圧の印加及び遮断シーケンスは同一である。
【００３６】
図６は本発明によるＦＥＤの一実施形態を説明するためのブロック図であり、電源供給部６３６、カソード駆動部６０４、ゲート駆動部６０２、タイミング制御部６００、アノード電圧供給部６０８、アノード電圧検出部６２０、基準電圧設定部６２２、比較部６２４、第１スイッチング部６３２及び第２スイッチング部６３４からなる。
電源供給部６３６は、アノード電極を駆動するためのアノード電圧Ｖａｎｏｄｅ、カソード電極６１２を駆動するためのカソード電圧Ｖｃａｔｈｏｄｅ、ゲート電極６１０を駆動するためのゲート電圧Ｖｇａｔｅを出力する。
【００３７】
タイミング制御部６００は、ゲート駆動部６０２を制御するための第１制御信号を出力する。
カソード駆動部６０４とゲート駆動部６０２とは第１制御信号によってそれぞれカソード電極６１２及びゲート電極６１０を駆動する。
ゲート駆動部６０２は第２制御信号によってゲート電極６１０を駆動する。
【００３８】
トップゲート構造である場合には、ゲート電極６１０が走査電極として作用し、カソード電極６１２がデータ電極として作用する。反対に、アンダゲート構造の場合には、ゲート電極６１０がデータ電極として作用し、カソード電極６１２が走査電極として作用する。
ここで、トップゲート構造の場合、カソード駆動部６０４を制御する第１制御信号は水平同期信号及びＲ，Ｇ，Ｂデータを含みうる。また、ゲート駆動部６０２を制御する第２制御信号は垂直同期信号を含みうる。
アノード電圧供給部６０８は、パネル６０６にアノード電圧を印加する。
【００３９】
アノード電圧検出部６２０は、アノード電圧を所定割合で分配して出力する。ここで、アノード電圧を比較器６２４の動作範囲内の電圧、例えば１２Ｖ以内に分配できる。
比較器６２４は検出されたアノード電圧と基準電圧６２８とを比較し、その比較結果を第２制御信号６３０として出力する。
第１スイッチング部６３２は第２制御信号６３０によってデータ駆動部６０２にデータ電圧Ｖｄａｔａをスイッチングする。
【００４０】
第２スイッチング部６３４は第２制御信号６３０によって走査駆動部６０４に走査電圧Ｖｓｃａｎをスイッチングする。
ここで、基準電圧６２８は５００Ｖ以上である所定電圧を前記割合で分配した電圧でありうる。本発明において、基準電圧６２８は基準電圧設定部６２２によって可変して設定できる。
【００４１】
一方、基準電圧６２８は製造されたＦＥＤの特性によって決定されうる。電子放出源から放出された電子がゲート及びメッシュなど他の部分に漏れれば、電子放出源が損傷される恐れがあり、また不要に電力が損失される問題点がある。従って基準電圧６２８は、電子放出源から放出された電子が漏れずにアノードに向かうことができるようにする電圧を基準に決定されうる。このような基準電圧として、表１に例示されたカソード電圧Ｖｃａｔｈｏｄｅ及びゲート電圧Ｖｇａｔｅ条件について５００Ｖと決定されうる。
【００４２】
また電源遮断時にも、漏れ電流を防止するために、アノード電圧Ｖａｎｏｄｅを保持した状態でまず第一にゲート電圧Ｖｇａｔｅを遮断する。そして、ゲート電圧Ｖｇａｔｅを遮断すると同時にまたはその後にカソード電圧Ｖｃａｔｈｏｄｅを遮断し、その以後にアノード電圧Ｖａｎｏｄｅを遮断する。
図７は、本発明によるアンダゲート型ＦＥＤパネル及び駆動装置の一実施形態を説明するためのブロック図である。
図６と同じ参照番号のブロックは図６で説明したところと同じ機能を行う。
【００４３】
図７のアンダゲート型ＦＥＤパネルを参照すれば、前面基板７０２の背面にはブラックマトリックス膜７２０を挟んでＲとＧ及びＢの蛍光膜が塗布されたアノード電極７０４Ｒ，７０４Ｇ，７０４Ｂが配列される。
背面基板７１２には、Ｒ，Ｇ，Ｂのアノード電極７０４Ｒ，７０４Ｇ，７０４Ｂに対応するゲート電極７０６Ｒ，７０６Ｇ，７０６Ｂが配列される。
またゲート電極７０６Ｒ，７０６Ｇ，７０６Ｂと交差されるようにカソード電極７１０が配列される。ゲート電極７０６Ｒ，７０６Ｇ，７０６Ｂとカソード電極７１０間には絶縁層７２６が介在される。
【００４４】
ゲート電極７０６Ｒ，７０６Ｇ，７０６Ｂとカソード電極７１０とが交差された位置ごとに電子放出源７１６が形成される。
アンダゲート型のＦＥＤで、ゲート電極７０６Ｒ，７０６Ｇ，７０６Ｂはデータ電極の役割を果たし、ゲート駆動部６０２によって駆動される。
アンダゲート型のＦＥＤで、カソード電極７１０は走査電極の役割を果たし、カソード駆動部６０４によって駆動される。
【００４５】
また、絶縁層７２６上に電子放出源７１６に隣接した位置にカウンタ電極７２２が形成される。カウンタ電極７２２は絶縁層７２６に形成された貫通ホールに充填された導電性プラグによって前記ゲート電極７０６Ｒ，７０６Ｇ，７０６Ｂと電気的に連結される。従って、カウンタ電極７２２は電子放出源７１６から放出された電子ｅ−をアノード電極７０４Ｒ，７０４Ｇ，７０４Ｂに押し出す電界を作る。
カソード電極７１０とアノード電極７０６Ｒ，７０６Ｇ，７０６Ｂ間に備わってメッシュ電圧Ｖｍｅｓｈが印加されたメッシュ７２４は、電子放出源７１６から放出された電子ｅ−をアノード電極７０４Ｒ，７０４Ｇ，７０４Ｂに加速させる役割を行う。
【００４６】
前述した本発明によるＥＥＤの駆動方法はコンピュータ可読記録媒体にコンピュータ可読コードとして具現されうる。コンピュータ可読記録媒体はコンピュータシステムによって読み込めるプログラムやデータが保存されるあらゆる種類の記録装置を含む。コンピュータ可読記録媒体の例としては、ＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄａｍ−Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＣＤ−ＲＯＭ、磁気テープ、ハードディスク、フロッピディスク、フラッシュメモリ、光データ貯蔵装置などがある。ここで、記録媒体に保存されるプログラムというのは特定の結果を得るためにコンピュータなどの情報処理能力を有する装置内で直接または間接的に使われる一連の指示命令で表現されたものをいう。従って、コンピュータという用語も実際使われる名称のいかんにかかわらず、メモリ、入出力装置、演算装置を備えてプログラムによって特定の機能を行うための情報処理能力を有したあらゆる装置を総括する意味で使われる。
【００４７】
特に、本発明によるＥＥＤの駆動方法は、コンピュータ上でスキマチックまたは超高速集積回路ハードウェア技術言語（ＶＨＤＬ）などにより作成され、コンピュータに連結されてプログラム可能な集積回路、例えばＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）により具現されうる。前記記録媒体は、このようなプログラム可能な集積回路を含む。
【００４８】
以上、図面及び明細書て最適実施形態が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであって意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。従って、本技術分野の当業者ならばこれから多様な変形及び均等な他実施形態が可能であるという点が理解されるであろう。従って、本発明の真の技術的保護範囲は特許請求範囲の技術的思想により決まるものである。
【産業上の利用可能性】
【００４９】
本発明のＥＥＤの駆動方法及びＥＥＤは、例えばＦＥＤに効果的に適用可能である。
【図面の簡単な説明】
【００５０】
【図１】チップ型ＦＥＡを有するＦＥ型ＥＥＤの一例を示す図面である。
【図２】平面形ＦＥＡを有するＦＥ型ＥＥＤの一例を示す図面である。
【図３】ＣＮＴ ＦＥＡを有するＦＥ型ＥＥＤの一例を示す図面である。
【図４】本発明のＥＥＤの駆動方法の望ましい一実施形態を説明するための電極電圧印加及び遮断シーケンスのタイミング図である。
【図５】本発明のＥＥＤの駆動方法の望ましい他の実施形態を説明するための電極電圧印加及び遮断シーケンスのタイミング図である。
【図６】本発明によるＥＥＤの一実施形態を説明するためのブロック図である。
【図７】本発明によるアンダゲート型ＦＥＤの一実施形態を説明するための図面である。
【符号の説明】
【００５１】
６００…タイミング制御部
６０２…ゲート駆動部
６０４…カソード駆動部
６０８…アノード電圧供給部
６１０…ゲート電極
６１２…カソード電極
６１４，６１６…第１制御信号
６１８，６２６…アノード電圧
６２０…アノード電圧検出部
６２２…基準電圧設定部
６２４…比較器
６２８…基準電圧
６３０…第２制御信号
６３２…第１スイッチング部
６３４…第２スイッチング部
６３６…電源
【図１】
2006018214.tif 000004
【図２】
2006018214.tif 000005
【図３】
2006018214.tif 000006
【図４】
2006018214.tif 000007
【図５】
2006018214.tif 000008
【図６】
2006018214.tif 000009
【図７】
2006018214.tif 000010