(57)【要約】【課題】  本発明は、アライメントマークであるトレンチによる応力集中を緩和する素子形成基板、半導体装置、裏面照射型固体撮像装置、液晶表示装置並びに各製造方法を提供するものである。【解決手段】  本発明の電子デバイスは、素子形成基板にトレンチと該トレンチの近傍にダミートレンチを有し、少なくとも上記トレンチに前記素子形成基板と識別可能材料が埋め込まれてなるアライメントマークを有することを特徴とする。【選択図】        図１
2006086226.tif 000002
【特許請求の範囲】
【請求項１】
素子形成基板にトレンチと該トレンチの近傍にダミートレンチを有し、
少なくとも上記トレンチに前記素子形成基板と識別可能材料が埋め込まれてなるアライメントマークを有する
ことを特徴とする電子デバイス。
【請求項２】
半導体基板にトレンチと該トレンチの近傍にダミートレンチを有し、
少なくとも上記トレンチに前記半導体基板と識別可能材料が埋め込まれてなるアライメントマークを有する
ことを特徴とする半導体装置。
【請求項３】
受光部を備える裏面照射型固体撮像装置の半導体基板にトレンチと該トレンチの近傍にダミートレンチを有し、
少なくとも上記トレンチに前記半導体基板と識別可能材料が埋め込まれてなるアライメントマークを有する
ことを特徴とする裏面照射型固体撮像装置。
【請求項４】
ＴＦＴ基板と対向基板を備える液晶表示装置の少なくとも一方の基板にトレンチと該トレンチの近傍にダミートレンチを有し、
少なくとも上記トレンチに前記基板と識別可能材料が埋め込まれてなるアライメントマークを有する
ことを特徴とする液晶表示装置。
【請求項５】
素子形成基板に、
アライメントマーク用のトレンチと該トレンチのダミートレンチを同時に形成する工程と、
前記トレンチに前記素子形成基板と識別可能材料を埋め込んでアライメントマークを形成する工程を有する
ことを特徴とする電子デバイスの製造方法。
【請求項６】
素子が形成される半導体基板に、
アライメントマーク用のトレンチと該トレンチのダミートレンチを同時に形成する工程と、
前記トレンチに前記半導体基板と識別可能材料を埋め込んでアライメントマークを形成する工程を有する
ことを特徴とする半導体装置の製造方法。
【請求項７】
受光部などの構成要素が形成される半導体基板に、
アライメントマーク用のトレンチと該トレンチのダミートレンチを同時に形成する工程と、
前記トレンチに前記半導体基板と識別可能材料を埋め込んでアライメントマークを形成する工程を有する
ことを特徴とする裏面照射型固体撮像装置の製造方法。
【請求項８】
ＴＦＴ基板及びと対向基板のうち、少なくとも一方の基板に、
アライメントマーク用のトレンチと該トレンチのダミートレンチを同時に形成する工程と、
前記トレンチに前記基板と識別可能材料を埋め込んでアライメントマークを形成する工程を有する
ことを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アライメントマークを有した電子デバイス、半導体装置、裏面照射型固体撮像装置、液晶表示装置並びに各製造方法に関する。
【背景技術】
【０００２】
電子デバイスの１つである固体撮像装置としては、電荷転送型であるＣＣＤ固体撮像装置（いわゆるＣＣＤイメージセンサ）と、Ｘ−Ｙアドレスを指定して読み出すＣＭＯＳ固体撮像装置（いわゆるＣＭＯＳイメージセンサ）が代表的である。これらいずれの固体撮像装置も２次元に配置されたフォトダイオードに入射した光を光電変換し、そのうちの一方の電荷（例えば電子）を信号電荷とする点で類似している。
【０００３】
例えば、ＣＭＯＳ固体撮像装置の場合には、各画素内に読み出しトランジスタ、リセットトランジスタ、増幅トランジスタ等のＭＯＳトランジスタを有し、フォトダイオードで光電変換した信号電荷を処理している。また、各画素の選択を垂直方向に配線（Ｘ方向の配線）と水平方向の配線（Ｙ方向の配線）で行っており、各画素の上部にはアルミニウム（Ａｌ）や銅（Ｃｕ）などの金属配線が多層で存在している。
【０００４】
ＣＭＯＳイメージセンサに代表されるＸ‐Ｙアドレス型固体撮像素子では、一般的にマイクロレンズを透過した光は多層配線層を通って受光部であるフォトダイオードに入射することになる。そのため、例えば以下のような様々な問題が生じることとなる。
（１）  配線によって跳ねられた分だけ光量が減るため感度が落ちる。
（２）  配線によって跳ねられた光の一部が隣接する画素のフォトダイオードに入り、混色が起きる。
（３）  フォトダイオードの上に配線を置けないため、太い配線を通せないなど、配線の制約によって特性が低下するとともに、画素の微細化が困難である。
（４）  周辺部の画素では光が斜め入射になって跳ねられる割合が多くなるので、周辺の画素ほど暗いシェーディングが起こる。
（５）  配線層がさらに増加するような、進んだＣＭＯＳプロセスでＣＭＯＳイメージセンサを作ろうとすると、マイクロレンズからフォトダイオードの受光面までの距離が遠くなるのでそれが困難である。
（６）  上記（５）によって進んだＣＭＯＳプロセスのライブラリが使えなくなり、ライブラリを用いる回路のレイアウトの直しが入るとともに、配線層が制限されるので面積が増大するなどによってコストが上昇し、また１画素当たりの画素面積も大きくなる。
【０００５】
そこで上記（１）〜（６）の問題が生じないように、光を配線層の形成されている面側とは逆側の面から受光する裏面照射型の固体撮像装置が提案されている（特許文献１参照）。この裏面照射型の固体撮像装置１３１は、図１２に示すように、例えばｎ型のシリコン基板１５１に受光部となるフォトダイオード１３７が形成されると共に、ｐ型の画素分離領域１４３に連続するｐ型ウェル領域１４９の基板表面側に転送トランジスタ１４６等の複数のＭＯＳトランジスタＴｒが形成され、さらにその複数のＭＯＳトランジスタ上に配線層（図示せず）が形成される。フォトダイオード１３７は、ｎ型半導体領域（基板）１５１、高不純物濃度のｎ型電荷蓄積領域１４４、アキュミュレーション層となるｐ＋半導体領域１４２、１４５で形成される。転送トランジスタ１４６のゲート下には、チャネル領域１４８が形成される。さらに、図示していないが基板裏面側にカラーフィルタ及びオンチップレンズ等が形成される。この裏面照射型の固体撮像装置の製造に際しては、半導体基板１５１にアライメントマークを形成し、このアライメントマークを基準にマスク合わせを行って、フォトダイオード、各ＭＯＳトランジスタ、カラーフィルタ、オンチップレンズ等の構成要素の形成が行われる。このため図１３Ａに示すように、シリコン基板１５１の一方の面側（表面側）には、表面用及び裏面用の位置合わせマークいわゆるアライメントマーク１５４として数１０μｍ程度トレンチを形成し、このトレンチに絶縁層を埋め込んでなるアライメントマークが形成される。
なお、図１３Ａは、工程途中の断面図である。シリコン基板１５１にアライメントマーク１５４を形成し、基板表面及び基板中に図１２に示す各ＭＯＳトランジスタ、フォトダイオード等を形成した後、層間絶縁膜を介して配線層１５３を形成する。さらに、その上に支持基板１５５Ａを貼り合わせ、支持基板１５５Ａを貫通してパッド１５２に接続する埋め込み導体１５８を形成し、支持基板１５５Ａ上に導体１５７を形成する。その後、基板１５１を裏面からＣＭＰ法により研磨して薄膜化し、アライメントマーク１５４を用いて基板裏面にカラーフィルタ、オンチップレンズ等を形成する。
【０００６】
【特許文献１】特開２００３−３１７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、裏面照射型固体撮像装置は、位置合わせマークとして、シリコン基板に数１０μmのトレンチ１１８によるアライメントマーク１５４が形成してあるが、例えば基板自体の反り、熱環境などが影響して図１３Ｂに示すように、例えば円形状のトレンチ１１８には、パターン開口１２５（いわゆるトレンチ開口）から十分に離れた場所において、矢印に示す左右方向に平行で均一な引っ張り応力が掛かっている。この引っ張り応力は、トレンチ１１８のパターン開口部に応力を伝える媒質がないため（空洞となっている）、パターン開口部１２５を回避する応力集中が起こり、パターン開口１２５の縦軸方向のＡ点での応力集中が最大となる。この応力集中によりパターン開口１２５の形状が変形したり、最悪の場合Ａ点から亀裂すなわちクラックが発生したり、また、このアライメントマーク１５４形成が不可能となり、歩留りが低下することが問題となっている。
【０００８】
本発明は、上述の点に鑑み、アライメントマークであるトレンチによる応力集中を緩和し、歩留まり向上を図った電子デバイス、半導体装置、裏面照射型固体撮像装置、液晶表示装置並びに各製造方法を提供するものである。
【課題を解決するための手段】
【０００９】
本発明の電子デバイスは、素子形成基板にトレンチと該トレンチの近傍にダミートレンチを有し、少なくとも上記トレンチに前記素子形成基板と識別可能材料が埋め込まれてなるアライメントマークを有することを特徴とする。
【００１０】
本発明の半導体装置は、半導体基板にトレンチと該トレンチの近傍にダミートレンチを有し、少なくとも上記トレンチに前記半導体基板と識別可能材料が埋め込まれてなるアライメントマークを有することを特徴とする。
【００１１】
本発明の裏面照射型固体撮像装置は、受光部を備える裏面照射型固体撮像装置の半導体基板にトレンチと該トレンチの近傍にダミートレンチを有し、少なくとも上記トレンチに前記半導体基板と識別可能材料が埋め込まれてなるアライメントマークを有することを特徴とする。
【００１２】
本発明の液晶表示装置は、ＴＦＴ基板と対向基板を備える液晶表示装置の少なくとも一方の基板にトレンチと該トレンチの近傍にダミートレンチを有し、少なくとも上記トレンチに前記基板と識別可能材料が埋め込まれてなるアライメントマークを有することを特徴とする。
【００１３】
本発明の電子デバイスの製造方法は、素子形成基板に、アライメントマーク用のトレンチと該トレンチのダミートレンチを同時に形成する工程と、前記トレンチに前記素子形成基板と識別可能材料を埋め込んでアライメントマークを形成する工程を有することを特徴とする。
【００１４】
本発明の半導体装置の製造方法は、素子が形成される半導体基板に、アライメントマーク用のトレンチと該トレンチのダミートレンチを同時に形成する工程と、前記トレンチに前記半導体基板と識別可能材料を埋め込んでアライメントマークを形成する工程を有することを特徴とする。
【００１５】
本発明の裏面照射型固体撮像装置の製造方法は、受光部などの構成要素が形成される半導体基板に、アライメントマーク用のトレンチと該トレンチのダミートレンチを同時に形成する工程と、前記トレンチに前記半導体基板と識別可能材料を埋め込んでアライメントマークを形成する工程を有することを特徴とする。
【００１６】
本発明の液晶表示装置の製造方法は、ＴＦＴ基板及びと対向基板のうち、少なくとも一方の基板に、アライメントマーク用のトレンチと該トレンチのダミートレンチを同時に形成する工程と、前記トレンチに前記基板と識別可能材料を埋め込んでアライメントマークを形成する工程を有することを特徴とする。
【００１７】
本発明の電子デバイスでは、アライメントマークとなるトレンチの近傍にダミートレンチを形成することにより、トレンチの内部応力の集中をダミートレンチによって応力分散できる。
【００１８】
本発明の半導体装置では、アライメントマークとなるトレンチの近傍にダミートレンチを形成することにより、トレンチの内部応力の集中をダミートレンチによって応力分散できる。
【００１９】
本発明の裏面照射型固体撮像装置では、アライメントマークとなるトレンチの近傍にダミートレンチを形成することにより、トレンチの内部応力の集中をダミートレンチによって応力分散できる。
【００２０】
本発明の液晶表示装置では、アライメントマークとなるトレンチの近傍にダミートレンチを形成することにより、トレンチの内部応力の集中をダミートレンチによって応力分散できる。
【００２１】
本発明の電子デバイスの製造方法では、素子形成基板にアライメントマークとダミートレンチを同時に形成しているため、アライメントマークによるクラックを抑制することができ、素子形成基板の歩留まりを向上することができる。従来の素子形成基板の製造方法に新たなマスクパターンやエッチング工程を追加することなく製造することができる。
【００２２】
本発明の半導体装置の製造方法では、半導体装置にアライメントマークとダミートレンチを同時に形成しているため、アライメントマークによるクラックを抑制することができ、半導体装置の歩留まりを向上することができる。また、従来の半導体装置の製造方法に新たなマスクパターンやエッチング工程を追加することなく、製造することができる。
【００２３】
本発明の裏面照射型固体撮像装置の製造方法では、裏面照射型固体撮像装置にアライメントマークとダミートレンチを同時に形成しているため、アライメントマークによるクラックを抑制することができ、裏面照射型固体撮像装置の歩留まりを向上することができる。従来の裏面照射型固体撮像装置の製造方法に新たなマスクパターンやエッチング工程を追加することなく、製造することができる。
【００２４】
本発明の液晶表示装置の製造方法では、液晶表示装置にアライメントマークとダミートレンチを同時に形成しているため、アライメントマークによるクラックを抑制することができ、液晶表示装置の歩留まりを向上することができる。従来の液晶表示装置の製造方法に新たなマスクパターンやエッチング工程を追加することなく、製造することができる。
【発明の効果】
【００２５】
本発明の電子デバイスによれば、アライメントマークとなるトレンチの近傍にダミーパターンであるダミートレンチを有することによって、トレンチ形成時のクラックが生じる可能性を低減でき、歩留り向上を図ることができる。
【００２６】
本発明の半導体装置によれば、アライメントマークとなるトレンチの近傍にダミーパターンであるダミートレンチを有することによって、トレンチ形成時のクラックの生じる可能性を低減でき、歩留り向上を図ることができる。
【００２７】
本発明の裏面照射型固体撮像装置によれば、アライメントマークとなるトレンチの近傍にダミートレンチを有することによって、トレンチ形成時のクラックが生じる可能性を低減でき、歩留り向上を図ることができる。
【００２８】
本発明の液晶表示装置によれば、アライメントマークとなるトレンチの近傍にダミーパターンであるダミートレンチを有することによって、トレンチ形成時のクラックが生じる可能性を低減でき、歩留り向上を図ることができる。
【００２９】
本発明の電子デバイスの製造方法によれば、アライメントマークとなるトレンチとダミーパターンであるダミートレンチを同時に形成することによって、トレンチ形成時のクラックが生じる可能性を低減でき、電子デバイスの作成の歩留り向上を図ることができる。同じ工程においてアライメントパターンのトレンチとダミーパターンのダミートレンチを形成するため、すなわち、このダミートレンチは別工程を設けて形成する必要がないため、ダミーパターン作成のため特にエッチング工程等を余計に行う必要がなく、生産性の低下を招くことなく製造することができる。
【００３０】
本発明の半導体装置の製造方法によれば、アライメントマークとなるトレンチとダミーパターンであるダミートレンチを同時に形成することによって、トレンチ形成時のクラックが生じる可能性を低減でき、半導体装置の作成の歩留り向上を図ることができる。同じ工程においてアライメントパターンのトレンチとダミーパターンのダミートレンチを形成するため、すなわち、このダミートレンチは別工程を設けて形成する必要がないため、ダミーパターン作成のため特にエッチング工程等を余計に行う必要がなく、生産性の低下を招くことなく製造することができる。
【００３１】
本発明の裏面照射型固体撮像装置の製造方法によれば、アライメントマークとなるトレンチとダミートレンチを同時に形成することによって、トレンチ形成時のクラックが発生する可能性を低減でき、裏面照射型固体撮像装置の作成の歩留り向上を図ることができる。このトレンチは、基板を研磨することによってアライメントマークとして使用できるようになり、この裏面側に現れた位置合わせマークを基準にして残りのカラーフィルタやオンチップレンズの作製工程を受光部に対して所要な位置に精密に形成することができる。同じ工程においてアライメントパターンのトレンチとダミーパターンのダミートレンチを形成するため、すなわち、このダミートレンチは別工程を設けて形成する必要がないため、ダミーパターン作成のため特にエッチング工程等を余計に行う必要がなく、生産性の低下を招くことなく製造することができる。
【００３２】
本発明の液晶表示装置の製造方法によれば、アライメントマークとなるトレンチとダミーパターンであるダミートレンチを同時に形成することによって、トレンチ形成時のクラックが生じる可能性を低減でき、液晶表示装置の作成の歩留り向上を図ることができる。同じ工程においてアライメントパターンのトレンチとダミーパターンのダミートレンチを形成するため、すなわち、このダミートレンチは別工程を設けて形成する必要がないため、ダミーパターン作成のため特にエッチング工程等を余計に行う必要がなく、生産性の低下を招くことなく製造することができる。
【発明を実施するための最良の形態】
【００３３】
以下、図面を参照して本発明の実施の形態を説明する。
【００３４】
図１及び図２は、本発明に係る裏面照射型固体撮像装置として、裏面照射型のＣＭＯＳ固体撮像装置を採用した一実施の形態を示す。なお、図１は、画素がマトリックス状に配列された撮像領域とその周辺に形成された周辺回路部とを含む要部の概略構成を示している。特に図２は、図１のアライメントマーク１７及びダミートレンチ２８の要部を示す。
本実施の形態に係る裏面照射型のＣＭＯＳ固体撮像装置１は、半導体基板２、例えばシリコン半導体基板２の撮像領域３に１つのフォトダイオードＰＤと複数のＭＯＳトランジスタＴｒ１で構成された単位画素５がマトリックス状に複数形成され、周辺領域４に複数のＣＭＯＳトランジスタからなる周辺回路部６が形成されて成る。
【００３５】
半導体基板２は薄膜化されており、フォトダイオードＰＤは半導体基板２の表面側から裏面側に至るように形成される。また、周辺回路部６のＣＭＯＳトランジスタＴｒ２も、それぞれ半導体基板２に形成した対のソース・ドレイン領域間上にゲート絶縁膜を介してゲート電極２１を形成して構成される。半導体基板２の撮像領域３及び周辺領域４の表面上には、層間絶縁膜８を介して多層の配線層９が形成される。この多層配線層９は、フォトダイオードＰＤ上に重なるように形成される。さらに、配線層９上には固体撮像装置の機械的強度を保持するために、例えばシリコン基板などによる支持基板１０が接着層１１を介して貼り合わされる。一方、半導体基板２の裏面側には、反射防止膜１２を介してカラーフィルタ１４及びその上に各画素５に対応したオンチップレンズ１５が形成される。このＣＭＯＳ固体撮像装置１においては、基板裏面からオンチップレンズ１５を通じてフォトダイオードＰＤに対して光が照射されるように成される。
【００３６】
そして、本実施の形態においては、特に半導体基板２に表裏両面を平坦化したトレンチであるアライメントマーク１７と、このトレンチの近傍にダミーパターン２７であるダミートレンチ２８が形成される。このアレイメントマーク１７及びダミートレンチ２８は、基板表面側から各画素５のフォトダイオードＰＤやＭＯＳトランジスタＴｒ１、周辺回路部６のＣＭＯＳトランジスタＴｒ２、多層配線層９等の構成要素を形成するときと、これら基板表面側の構成要素のパターンに合わせて基板裏面側からカラーフィルタ１４、オンチップレンズ１５等の構成要素を形成するときのパターン合わせに用いられる。アライメントマーク１７は、半導体基板２の厚み方向（すなわち深さ方向）に基板表面から基板裏面に達するように形成した溝（いわゆるトレンチまたはヴィアホール）１８内に、半導体基板２の例えばシリコンと識別可能な材料の埋め込み層１９を形成し、埋め込み層１９の表面及び裏面を半導体基板２の表面及び裏面と同一面となるようにして構成される。特に、アライメントマークとなるトレンチの形成と同時にトレンチの近傍にダミートレンチを形成する。このダミーパターン２７は、アライメントマークと同じ工程で同時に形成するが、半導体基板２の厚み方向（すなわち深さ方向）に基板表面から基板裏面に向うように形成した溝（いわゆるトレンチまたはヴィアホール）２８内に、半導体基板２の例えばシリコンと識別可能な材料の埋め込み層２９が形成される。このダミートレンチ２８は、アライメントマーク１７であるトレンチ１８のように貫通する必要がなく、半導体基板２の途中で止まるようなトレンチ２８でもよい。このダミートレンチ２８は、アライメントマーク１７のトレンチ１８の応力集中を分散させるために配置されるものである。
【００３７】
図２は、アライメントマークのパターン開口部の応力集中とダミーパターン開口によるその緩和を説明する最も単純な一例として、円状の開口を用いた例を示したものである。
図２に示すように、アライメントマーク１７となるトレンチ１８が、例えば、大径の円形形状の場合は、縦方向の点Ａに内部応力が集中している。この応力集中を分散させるために、大径トレンチ１８中心の横軸方向の近傍に、例えば、小径の円形形状のダミーパターン２７であるダミートレンチ２８を設けることによって、定性的にはダミーパターン２７の縦軸方向の点Ａ’及び点Ａとに応力分散できるため、大径トレンチ１８の点Ａの内部応力の集中を緩和させることができる。ダミートレンチ２８の深さは、アライメントマーク１７である大径トレンチ１８のように貫通する必要はなく、アスペクト比及びエッチングレートの違いによって半導体基板２の途中までのトレンチ２８形状でもよい。本例では、ダミーパターン２７の応力集中の説明を理解し易くするために、円形状のパターンを用いたが、本発明においては特に円形状に限定されるものではない。また、本例では、ダミーパターン２７を２つ配置したが、大径トレンチ１８の応力集中の度合いによって、ダミートレンチ２８を複数個配してもよい。
【００３８】
アライメントマーク１７及びダミーパターン２７は、固体撮像装置内のいずれかの部分に形成されてもよいが、好ましくは撮像領域３及び周辺回路部６から離れた周辺のフィールド領域２０に形成するのが適当である。そして、固体撮像装置の製造時には、このアライメントマーク１７を基準にして、すなわち、基板の表面側及び裏面側からアライメントマーク１７を識別してパターン合わせが行われ、各フォトダイオード、ＭＯＳトランジスタ、多層配線層、カラーフィルタ、オンチップレンズ等の構成要素が形成される。
【００３９】
このアライメントマーク１７及びダミーパターン２７は、シリコンと異なる材料、例えば酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）、酸化窒化シリコン（ＳｉＯＮ）、酸化炭化シリコン（ＳｉＯＣ）、炭化窒化シリコン（ＳｉＣＮ）、ポリシリコン等により形成することができる。
【００４０】
次に図３に示すフローチャートに基づいて、上述の図２に示す実際の基板に形成されるアライメントマークのパターン開口に対しての、ダミーパターン開口の形状・開口位置の割り当て方法を説明する。
フローチャートを説明する前に先ず、任意の初期内部応力分布σ0に対して、ウェハ面内変位を計算する方法として、例えば、M. Oda et al., JJAP31, 4189 (1992)に記載の方法を用いる。例えば図２に示すパターンの場合、任意の初期内部応力分布σ0は点Ａで最大、点Ｂで最小の内部応力値を持つこととなる。しかし、この内部応力値は、ダミーパターンを適切な形状、適切な位置に配置することにより、マスク内の位置に応じて、例えば応力集中を緩和させるように変化させることができる。したがって、予め用意したダミーパターンを配置する場合に、回路形成用のパターンにおいてパターンデータとシミュレーション結果との誤差が最小(つまりパターンの歪みが最小)になるようなσ0となるようなダミーパターン開口形状とダミーパターンの形成位置を選択することにより、パターン歪みを補正することができる。
【００４１】
図３に示すように最初に、ダミーパターンＤｉを適切な形状、適切な位置に配置する場合の内部応力値の変化を計算する（ステップＳ１）。
次に、変化した内部応力値に応じたパターンの歪み量を計算する（ステップＳ２）。
次に、判断1においてパターンの歪み量が、パターンデータからの逸脱の許容範囲にあるか否かが判断され（ステップＳ３）、許容範囲の場合にはこのダミーパターンＤｉをマスクパターンに付与する（ステップＳ４）。一方、判断ステップＳ３において許容範囲から逸脱していると判断された場合には、ステップＳ1に戻りＤｉ＋１を適切な位置に配置して再び内部応力値変化の計算を行い、以下のパターンの歪み量が、パターンデータから逸脱の許容範囲になるまでステップＳ１〜Ｓ３の判断と処理を繰り返す。
【００４２】
本実施の形態の裏面照射型ＣＭＯＳ固体撮像装置１は、絶縁層を挟んで両面にシリコン層を有したいわゆるＳＯＩ基板を用いて構成することができる。本実施の形態で用いられるＳＯＩ基板は、一方のシリコン層を支持基板としてその上面に絶縁層を介して素子形成部となる薄膜の他方のシリコン層を形成した通常のＳＯＩ基板で形成される。ＳＯＩ基板を用いた場合は、薄膜のシリコン層が上記した半導体基板２に相当する。このときのアライメントマーク１７及びダミーパターン２７を同時に形成するが、一方アライメントマーク１７は、絶縁層をエッチング阻止層として薄膜のシリコン層に、表面から絶縁層に達するようにエッチングにより溝１８を形成し、他方ダミーパターン２７は、薄膜のシリコン層に、表面から所要の深さに達するようにエッチングにより溝２８を形成される。この溝１８及び２８内にシリコンと異なる上記材料の埋め込み層１９、２９を埋め込んで形成される。薄膜のシリコン層の表面側からフォトダイオードＰＤ、ＭＯＳトランジスタＴｒ１、Ｔｒ２、多層配線層９等の構成要素を形成し、支持基板１０を貼り合わせた後、他方のシリコン層、したがってシリコン基板を研磨、エッチング等により除去し、薄膜のシリコン層の裏面を露出させる。この裏面側にカラーフィルタ１４、オンチップレンズ１５等の構成要素が形成される。
【００４３】
図４に裏面照射型のＣＭＯＳ固体撮像装置１の単位画素５の具体的一例を示す。この例では、第１導電型、例えばｎ型のシリコン基板２に各画素領域３１を区画するように第２導電型であるｐ型の半導体領域からなる画素分離領域３２が形成される。画素領域３１のｎ型半導体基板２は比較的に低不純物濃度のｐ型半導体領域で形成される。画素領域３１のｎ型半導体基板２には、その表面にｐ型画素分離領域３２に接続して一部画素領域３１内に延在するようにｐ型半導体ウェル領域３３が形成される。光電変換部となるフォトダイオードＰＤは、ｐ型画素分離領域３２及びｐ型半導体ウェル領域３３により囲まれたｎ型半導体基板２で形成される。すなわち、フォトダイオードＰＤは、ｎ型半導体領域２Ａとその表面側の高不純物濃度のｎ＋半導体領域２Ｂとにより形成される。ｎ＋半導体領域２Ｂの表面側の界面には、暗電流発生を抑制するための高不純物濃度のｐ型半導体領域からなるｐ＋アキュミュレーション層３４が形成される。さらに、各画素領域３１に共通に、ｎ型半導体基板２の裏面、すなわちｎ型半導体領域２Ａの裏面側の界面に暗電流発生を抑制するための高不純物濃度のｐ型半導体領域からなるｐ＋アキュミュレーション層３５が形成される。
【００４４】
このフォトダイオードＰＤは、ｎ＋半導体領域２Ｂの表面及びｎ半導体領域２Ａの裏面にｐ＋アキュミュレーション層３４及び３５を有するので、いわゆるＨＡＤ（Hole Accumulation Diode）センサとして構成される。また、フォトダイオードＰＤは、ｎ半導体領域２Ａがｐ型半導体ウェル領域３３の下方に延在するので、画素領域の全体にわたるように大面積で形成される。
【００４５】
一方、ＭＯＳトランジスタＴｒ１１は、ｐ型半導体ウェル領域３３に形成される。すなわち、１画素を１フォトダイオードＰＤと４つのＭＯＳトランジスタで構成するときは、ＭＯＳトランジスタＴｒ１１は、読み出しトランジスタ、リセットトランジスタ、アンプトランジスタ及び垂直選択トランジスタを有する。図４では、ｐ型半導体ウェル領域３３内にフォトダイオードに近接して一方のｎ＋ソース・ドレイン領域３７が形成され、この一方のｎ＋ソース・ドレイン領域３７と他方のソース・ドレイン領域を兼ねるフォトダイオードＰＤのｎ＋半導体領域２Ｂ間のｐ型半導体ウェル領域３３上にゲート絶縁膜を介してゲート電極７が形成されて読み出しトランジスタＴｒ１１が形成される。ｐ型半導体ウェル領域３３の他部には、各対応したｎ＋ソース・ドレイン領域３８、３９が形成され、両ｎ＋ソース・ドレイン領域３８及び３９間のｐ型半導体ウェル領域３３上にゲート絶縁膜を介してゲート電極７が形成されて、他のＭＯＳトランジスタ、すなわちリセットトランジスタＴｒ１２、アンプトランジスタＴｒ１３、垂直選択トランジスタＴｒ１４が形成される。
【００４６】
そして、半導体基板２の表面には、例えば酸化シリコン膜等による層間絶縁膜８を介して多層配線９が形成され、層間絶縁膜８上に例えばシリコン基板による支持基板１０が接合される。半導体基板２の裏面の光照射面４１には、反射防止膜１２が形成され、この反射防止膜１２の上にカラーフィルタ１４を介してオンチップレンズ１５が形成される。
【００４７】
本実施の形態に係る裏面照射型固体撮像装置によれば、シリコン基板２にアライメントマーク１７となるトレンチ１８とダミーパターン２７であるダミートレンチ２８を同時に形成することによって、トレンチ１８形成時に生じる応力集中によるシリコン基板２のクラック発生を低減でき、裏面照射型固体撮像装置１の歩留り向上を図ることができる。トレンチ１７は応力集中を分散されることにより変形を起こさないため、シリコン基板２を研磨して裏面側よりアライメントマーク１７として使用するとき、この裏面側に現れた位置合わせのアライメントマークを基準にして、残りの工程のカラーフィルタやオンチップレンズの作製工程を受光部に対して所要な位置に精密に形成することができる。
【００４８】
次に、図５〜図９を用いて上述した裏面照射型のＣＭＯＳ固体撮像装置１の製造方法の一実施の形態を説明する。
本実施の形態においては、先ず、図５Ａに示すように、絶縁層５１の両面にシリコン層５２及び５３を有するＳＯＩ基板５４を用いる。ここでは、シリコン層５３がシリコン基板となり、この基板５３上に絶縁層５１を介して薄膜のシリコン層５２を形成したＳＯＩ基板５４を用いる。この絶縁層５１は、シリコン層５２をエッチングする後工程でエッチング阻止層となるもので、シリコンと異なるエッチング比をもつ材料で形成する。本例では絶縁層５１をシリコン酸化層で形成する。
【００４９】
次に、図５Ｂに示すように、ＳＯＩ基板５４の一方のシリコン層（表面側のシリコン層）５２にアライメントマークのパターンと同じパターンの溝１８をシリコン層５２の厚さ方向（いわゆる深さ方向）に形成する、このとき同時にダミーパターン２７のパターンと同じパターンの溝２８をシリコン層５２の厚さ方向（いわゆる深さ方向）に形成する。すなわち、シリコン層５２の所要の領域、本例では、各撮像チップの周辺部のフィールド領域に対応する領域２０に、シリコン層５２の表面５２ａから裏面５２ｂに達するように、アライメントマークと同じパターンの溝１８が形成され、このとき同時にダミーパターン２７であるダミートレンチ２８をシリコン層５２の表面５２ａから裏面５２ｂに向けて形成する。このとき、絶縁層５１がエッチング阻止層として作用し、絶縁層５１上までエッチングして溝１８を形成する。同時にアライメントマーク１７を形成するときダミーパターン２７の開口面積は、アライメントマーク１７のパターンに比べて小さく、また、アライメントマーク１７よりアスペクト比（すなわち開口面積とシリコン層５２厚さの比）が小さいため、エッチングによってダミートレンチ２８を形成したときシリコン層５２の厚さの途中まで形成される。すなわち、アライメントマーク１７のトレンチ形成工程が完了した段階でダミートレンチ２８の工程を終了するため、ダミートレンチ２８は行き止まりの凹状の溝として形成される。ダミートレンチ２８は、アライメントマーク１７のトレンチによる応力緩和を目的にしているため、必ずしも貫通した孔である必要はない。
【００５０】
次に、図６Ｃに示すように、シリコン層５２の溝１８及び２８内に例えばＣＶＤ法等によりシリコンと識別可能で且つシリコンとエッチング比がとれる材料、本例では酸化シリコン膜１９ａを埋め込む。このとき、酸化シリコン膜１９ａは、溝１８内を充填すると共に、シリコン層５２の表面上にも堆積する。なお、ダミートレンチ２８は開口が小さく、酸化シリコン膜が充填されない場合もあり得る。
【００５１】
次いで、図６Ｄに示すように、シリコン層５２の上面の酸化シリコン膜１９ａをエッチバック等により除去して、酸化シリコン膜１９ａによる埋め込み層１９を形成してアライメントマーク１７を形成する。このとき、アライメントマーク１７の面はシリコン層の表面５２ａと同一面となる。
【００５２】
次に、図７Ｅに示すように、アライメントマーク１７を基準として、シリコン層５２の撮像領域３に表面側から画素分離領域、半導体ウェル領域、フォトダイオードＰＤ、ＭＯＳトランジスタＴｒ１、周辺領域４のＣＭＯＳトランジスタＴｒ２等を形成し、さらに、アライメントマーク１７を基準として、撮像領域３及び周辺領域４上に層間絶縁膜８を介して多層の配線層９を形成する。
【００５３】
次に、図７Ｆに示すように、シリコン層５２側の層間絶縁膜８上に、支持基板１０を貼り合わせるために例えば有機膜や、ＳＯＧ材料からなる接着層１１を形成する。
【００５４】
次に、図８Ｇに示すように、接着層１１を介して例えばシリコンＳｉや酸化シリコンＳｉＯ２等からなる支持基板１０とＳＯＩ基板５４の上の層間絶縁膜８とを貼り合わせる。
【００５５】
次に、図８Ｈに示すように、ＳＯＩ基板５４を反転させる。
次に、図９Ｉに示すように、シリコン層（シリコン基板）５３をフォトダイオードＰＤが表層に臨むように、研磨、エッチング等により酸化シリコン層５１とエッチング選択比を取りながら精度よく除去し、続いてエッチング阻止層である酸化シリコン層５１をシリコンとエッチング選択比を取りながら除去する。これによって、薄膜のシリコン層５２の裏面５２ｂが露出する。
【００５６】
次に、図９Ｊに示すように、薄膜のシリコン層５２の裏面５２ｂの全面に反射防止膜１２を形成し、さらにアライメントマーク１７を基準にしてフォトダイオードＰＤと位置整合するように、カラーフィルタ１４及びオンチップレンズ１５を形成する。
【００５７】
次に、図示していないが、このウェハをスクライブラインから分離して各撮像チップ、すなわち図４に示す裏面照射型のＣＭＯＳ固体撮像装置１を得る。
【００５８】
なお、アライメントマーク１７及びダミーパターン２７は、各撮像チップ毎に形成する以外に、露光工程でのステッパーの各１ショット露光領域毎に、撮像素子に影響を与えない複数箇所に形成することも可能である。また、アライメントマーク１７及びダミーパターン２７の形成場所としては、各撮像チップを分離するためのスクライブライン上に形成するようにしても良い。
【００５９】
上例では、裏面５２ｂ側から形成する構成要素は、カラーフィルタ１４、オンチップレンズ１５としたが、原理的には表面５２ａ側から形成したフォトダイオードＰＤ等の構成要素を、裏面５２ｂ側から形成することも可能である。
また、上例では、ＳＯＩ基板を用いて固体撮像装置１を製造したが、シリコンのバルク基板を用いて同様に製造することが可能である。その場合、溝１８は基板の一定深さまで形成するようになる。さらに、シリコン基板の薄膜化では、フォトダイオードＰＤが表層にくるように基板裏面を研磨、エッチングして薄膜化するようにする。
【００６０】
本実施の形態に係る裏面照射型固体撮像装置１の製造方法によれば、シリコン基板５２にアライメントマーク１７であるトレンチ１８を形成するときに同時にダミーパターン２７であるダミートレンチ２８も形成することでトレンチ１８近傍での応力集中を緩和し、シリコン基板５２のクラックを防ぐことができる。これにより、裏面照射型固体撮像装置のシリコン基板５２のように両面パターニングが必要な電子デバイスの作成を歩留り良く行うことが可能となる。
【００６１】
本発明は、上記に限らず、アライメントマークでなくともトレンチ形成工程を持ち、且つ、トレンチ形成時に応力集中によるクラックを回避する手段として有効であることは言うまでもない。
なお、一般的にエッチングレートは、エッチング時の開口の大きいパターンに比べ小さいパターンの方がやや遅くなる傾向がある。よって、本発明においても、位置あわせ用トレンチ深さが所望の深さとなった時点では、ダミーパターンの深さは上記の深さより浅くなる可能性がある。しかし、このダミーパターンは裏面アライメントには用いないのでクラック防止に有効でありさえすれば問題ない。すなわち、クラック防止を満たしさえすれば、処理時間の短縮のため、ダミートレンチの形成工程を途中で終了することもできる。
【００６２】
上述の実施の形態では、裏面照射型のＣＭＯＳ固体撮像装置に適用したが、その他の固体撮像装置、例えば裏面照射型のＣＣＤ固体撮像装置に適用することができる。
【００６３】
また、本発明は、半導体基板、例えばシリコン基板の両面側に夫々半導体素子及び／または配線層を形成する、半導体集積回路装置に適用することができる。半導体集積回路装置に適用した場合は、半導体基板の両面に形成する半導体素子、配線層の具体的構成が異なるだけで、アライメントマーク１７に関しては上例と同様である。
【００６４】
図１０は、本発明に係る半導体装置の一実施の形態を示す。本実施の形態に係る半導体装置６１は、薄膜化されたシリコン基板６２に、その厚み方向の溝１８に埋め込み層１９を埋設したアライメントマーク１７を形成し、このアライメントマーク１７を基準に基板６２の表面側にゲート電極６４を有するＭＯＳトランジスタ群Ｔｒ１３及び層間絶縁膜６５を介しての多層構造（本例では３層構造）の配線層６６を形成し、また、アライメントマーク１７を基準に基板６２の裏面側にゲート電極６７を有するＭＯＳトランジスタ群Ｔｒ３２及び層間絶縁膜６８を介しての多層構造（本例では３層構造）の配線層６９を形成して構成される。
【００６５】
図１０の例では、シリコン基板６２の両面側の夫々にＭＯＳトランジスタ群及び多層構造の配線層を形成した構成の半導体装置に適用したが、その他、シリコン基板６２の一方の面側にＭＯＳトランジスタあるいは他の半導体素子を形成し、他方の面側に配線層を形成するなど、種々の形態の集積回路（ＩＣ）を有する半導体装置にも適用できる。
【００６６】
かかる半導体装置及びその製造方法においても、前述した固体撮像装置の場合と同様の作用・効果を奏するものである。
【００６７】
図１１に、本発明に係る液晶表示装置の一実施の形態を示す。図１１Ａに示す本実施の形態に係る液晶表示装置８１は、薄膜トランジスタ（以下、ＴＦＴという）を含む画素８７を備えるＴＦＴ基板８２が液晶８４を介して対向する対向基板８３とによって形成される。ＴＦＴ基板８２には、例えばガラス基板上の配向膜８５内に画素電極とＴＦＴからなる画素８７と、基板厚さ方向にアライメントマーク１７ａとなるトレンチ１８ａと、近傍にダミーパターン２７であるダミートレンチ２８が形成されている。また、対向基板８３には、例えばガラス基板上の配向膜８６内に画素に対応するカラーフィルタ８８、共通対向電極８９と、基板厚さ方向にアライメントマーク１７ｂとなるトレンチ１８と近傍にダミーパターン２７であるダミートレンチ２８が形成されている。
図１１Ｂに示す画素８７は、半導体薄膜９３上にソース電極９１、ゲート電極９２、ドレイン電極９３からなる薄膜トランジスタＴＦＴを備えて、ドレイン電極９３から延伸する透明電極（ＩＴＯ）である画素電極９４に接続されて成る。画素電極９４は、絶縁膜９５を介して形成される。
【００６８】
このアライメントマーク１７ａ及び１７ｂは、それぞれ基板８２、８３上に形成される素子の位置合わせや基板８２，８３同士の貼り合わせの位置合わせのために用いることができる。各基板８２、８３に形成するトレンチ１８及びダミートレンチ２８は、基板厚を貫通する必要はなく任意の深さに設定することができる。
なお、本発明のアライメントマーク及びダミーパターンは、ＴＦＴ基板８２、対向基板８３のいずれか一方、好ましくはＴＦＴ基板８２側に設けるようにしてもよい。
【００６９】
かかる液晶表示装置及びその製造方法においても、前述した固体撮像装置の場合と同様の作用・効果を奏するものである。
【００７０】
本発明に係る電子デバイスとして半導体装置、裏面照射型固体撮像装置、液晶表示装置の実施の形態を示したが、その他の電子デバイスにも適用できる。
【００７１】
かかる素子形成基板及びその製造方法においても、前述した固体撮像装置の場合と同様の作用・効果を奏するものである。
【図面の簡単な説明】
【００７２】
【図１】本発明に係る裏面照射型固体撮像装置の一実施の形態を示す概略構成図である。
【図２】トレンチの応力分散を説明する構成図である。
【図３】ダミーパターンの形状、位置を決定するフローチャートである。
【図４】図１の裏面照射型固体撮像装置の要部を示す断面図である。
【図５】Ａ，Ｂ  本発明に係る裏面照射型固体撮像装置の製造方法を示す工程図である（その１）。
【図６】Ｃ，Ｄ  本発明に係る裏面照射型固体撮像装置の製造方法を示す工程図である（その１）。
【図７】Ｅ，Ｆ  本発明に係る裏面照射型固体撮像装置の製造方法を示す工程図である（その２）。
【図８】Ｇ，Ｈ  本発明に係る裏面照射型固体撮像装置の製造方法を示す工程図である（その３）。
【図９】Ｉ、Ｊ  本発明に係る裏面照射型固体撮像装置の製造方法を示す工程図である（その４）。
【図１０】本発明に係る半導体装置の一実施の形態を示す概略構成図である。
【図１１】Ａ  本発明に係る液晶表示装置の一実施の形態を示す概略構成図である。              Ｂ  図１１ＡのＴＦＴの要部を示す断面図である。
【図１２】従来の裏面照射型固体撮像装置の概略構成図である。
【図１３】Ａ  図１２の裏面照射型固体撮像装置の工程図の一部分である。              Ｂ  図１３Ａのアライメントマークの応力集中を示す構成図である。
【符号の説明】
【００７３】
１・・裏面照射型固体撮像装置、２・・シリコン基板、３・・撮像領域、４・・周辺領域、５・・単位画素、６・・周辺回路部、８・・層間絶縁膜、９・・配線層、１０・・支持基板、１２・・反射防止膜、１４・・カラーフィルタ、１５・・オンチップレンズ、１７・・アライメントマーク、１８・・トレンチ、１９、２９・・埋め込み層、２０・・フィールド領域、２１・・ゲート電極、２７・・ダミーパターン、２８・・ダミートレンチ、３２・・画素分離領域、３３・・半導体ウェル領域、３４、３５・・アキュミュレーション層、３７、３８、３９・・ソース・ドレイン領域、５１・・絶縁層、５２，５３・・シリコン層、５４・・ＳＯＩ基板、６１・・半導体装置、６２・・基板、６４、６７・・ゲート電極、６５、６８・・層間絶縁膜６６・・配線層、６９・・配線層、８１・・液晶表示装置、８２・・ＴＦＴ基板、８３・・対向基板、８５、８６・・配向膜、８７・・画素、８８・・カラーフィルタ、８９・・共通対向電極、９１・・ソース電極、９２・・ゲート電極、９３・・ドレイン電極、９４・・画素電極、９５・・絶縁膜、１１８・・トレンチ、１２５・・パターン開口、１３１・・裏面照射型の固体撮像装置、１３７・・フォトダイオード、１４６・・転送トランジスタ、１５１・・シリコン基板、１５４・・アライメントマーク
【図１】
2006086226.tif 000003
【図２】
2006086226.tif 000004
【図３】
2006086226.tif 000005
【図４】
2006086226.tif 000006
【図５】
2006086226.tif 000007
【図６】
2006086226.tif 000008
【図７】
2006086226.tif 000009
【図８】
2006086226.tif 000010
【図９】
2006086226.tif 000011
【図１０】
2006086226.tif 000012
【図１１】
2006086226.tif 000013
【図１２】
2006086226.tif 000014
【図１３】
2006086226.tif 000015