(57)【要約】【課題】ＥＳＤ事象に有効なスパークギャップを形成する。【解決手段】ハイブリッド回路に対するＥＳＤ事象は、レーザ微細加工技術により金属トレースに高性能のスパークギャップの切れ目を形成することで抑制される。該トレースは、通常のプリント回路基板上に形成される。ギャップサイズは、蒸発銅を取り除くと共に、それらが切れ目表面に再堆積してブリッジ化することを防ぐガス流で該切り目を洗浄することにより、小さくされる。ギャップは、０．４ミルほどの狭さに形成されることができ、破壊電圧を低くするのに有効な鋭い角部を含む形状に画定される。さらに、下および両側にある誘電体材料（これは、破壊電圧を低くし、ギャップのキャパシタンスを減らす）を除去することができる。３００Ｖもの低い破壊電圧が達成される。このスパークギャップは、オシロスコープのプローブチップに用いられることができる。【選択図】図２
2006313155.tif 000002
【特許請求の範囲】
【請求項１】
基板（１０）に付着している金属箔（９）にスパークギャップ（８）を形成する方法であって、
（ａ）前記金属箔を横切るストリップ（８）を、レーザビーム（１３）によって除去するステップと、
（ｂ）前記ステップ（ａ）で除去された前記金属箔のストリップの下にある基板材料のストリップ（１１）を除去するステップであって、該基板材料のストリップは、該除去された金属箔のストリップよりも長い、ステップと、
（ｃ）前記ステップ（ａ）および（ｂ）を行う間、前記２つのストリップを除去している場所に向けてガスの流れを導く（１４）ステップと、
を含む、方法。
【請求項２】
前記レーザ（１２）は、銅蒸気レーザであり、
前記金属箔は、銅からなる、
請求項１に記載の方法。
【請求項３】
前記ステップ（ａ）で除去される前記ストリップは、幅が約０．０００４インチである、
請求項１に記載の方法。
【請求項４】
前記ステップ（ｃ）の前記ガスの流れは、ＣＯ２の流れである、
請求項１に記載の方法。
【請求項５】
請求項１の方法によって形成され、プローブ入力（２０，２１）およびアース（４０）の間に電気的に配置されたスパークギャップ（３４，３５，３８，３９）を有する、オシロスコーププローブ（４３）用のアクティブプローブチップアセンブリ（１５）。
【請求項６】
前記スパークギャップは、直列の２つのスパークギャップの組み合わせを含み、
前記組み合わせの破壊電圧は、４００ボルトより低い、
請求項５に記載のアクティブプローブチップアセンブリ。
【請求項７】
基板（１０）に付着している金属箔（９）にスパークギャップ（８）を形成する方法であって、
（ａ）前記金属箔を横切るストリップ（８）を、レーザビーム（１３）によって除去するステップと、
（ｂ）前記ステップ（ａ）で除去された前記金属箔のストリップの下にある基板材料のストリップ（１１）を除去するステップであって、該基板材料のストリップは、該除去された金属箔のストリップよりも長い、ステップと、
（ｃ）前記ステップ（ａ）および（ｂ）に続いて、前記レーザの焦点をぼかし、前記ステップ（ａ）の前記ストリップの除去によって作成された前記金属箔の縁部分を照射するステップと、
を含む、方法。
【請求項８】
前記レーザ（１２）は、銅蒸気レーザであり、
前記金属箔は、銅からなる、
請求項７に記載の方法。
【請求項９】
前記ステップ（ａ）で除去されたストリップは、幅が約０．０００４インチである、
請求項７に記載の方法。
【請求項１０】
請求項７の方法によって形成され、プローブ入力（２０，２１）およびアース（４０）の間に電気的に配置されたスパークギャップ（３４，３５，３８，３９）を有する、オシロスコーププローブ（４３）用のアクティブプローブチップアセンブリ（１５）。
【請求項１１】
前記スパークギャップは、直列の２つのスパークギャップの組み合わせを含み、
前記組み合わせの破壊電圧は、４００ボルトよりも低い、
請求項１０に記載のアクティブプローブチップアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スパークギャップを形成する方法に関する。
【背景技術】
【０００２】
高周波オシロスコープ用のアクティブプローブアセンブリ(active probe assembly)は、オシロスコープの帯域幅内の最高周波数の波長に関する理由のために、物理的に小さくなければならない。したがって、実際のプローブチップを前置増幅器入力に接続する結合及び整合回路は、多くの場合、物理的にきわめて小さい。該結合及び整合回路内の抵抗性部品は、電力を損失する能力がきわめて限られているが、そのような抵抗性部品は、熱の影響とは全く別に、静電圧力を受けることにより値が大きく恒久的に変化することがある。
【０００３】
さらに、そのようなプローブアセンブリ内の能動素子は、一般に、ＥＳＤすなわち静電放電によるダメージまたは破壊をしばしば受ける（すなわち、「おしゃか」になる可能性がある）集積半導体増幅器アセンブリ内にある。集積回路（ＩＣ）をＥＳＤから保護するために膨大な量の従来技術が費やされ、その多くは、ＩＣの内部にあって、時にはＥＳＤ事象自体によって電力が供給され、壊れやすい装置からＥＳＤ電流を分路するよう配置された能動構造である。他の保護手法は、保護すべきノード／アースの組み合わせと並列に構成されたより受動的な絶縁破壊装置を含む。これらの保護装置が、ＥＳＤの保護のために動作しないわけではない。これらの保護装置は通常動作するが、その存在は、制御されたインピーダンス環境では適切でない場合が多い。完全な１５ＧＨｚの帯域幅の実現を期待しない限りにおいては、このような保護装置のうちのよりロバストなものによって、壊れやすい５０Ω入力を保護し、直流から１５ＧＨｚまで動作させることができる（そのような大容量のＳＣＲは巨大なキャパシタのように見える）。
【０００４】
最近の高帯域幅オシロスコープのようなアクティブプローブを検討してみる。そのようなアクティブプローブは、伝送線路入力と伝送線路出力のインピーダンス変動が明確に制御される前置増幅器を使用する。多くの場合、前置増幅器は、回路がかなり複雑であり、オシロスコープのプローブの先端部分にきわめて近い基板上に配置されたＩＣとして実現される１対の差動演算増幅器である。多くの場合、該基板には、入力絶縁抵抗器、入力結合ＲＣ回路、入力伝送線路、終端抵抗器などの他の構成要素が取り付けられており、アセンブリ全体は、「ハイブリッド」アセンブリと呼ばれる。ハイブリッドアセンブリは、少数またはいくつかの個別部品、１つまたは複数のＩＣ、および様々な相互接続を有することがある。これは、通常小さく、それ自体のパッケージ内に封入されることが多く（恐らく密閉されており）、一般に現場で修理できないと考えられている。ハイブリッドアセンブリは、一般に、まるでユニット部品であるかのように或る拠点レベルで交換されるが、実際に工場でオーバーホール(overhaul)されることもある。この状況と、さらにアクティブプローブ内の高性能ハイブリッドアセンブリが高価な部品であるという事実から（オシロスコープのベンダによっては、発火したプローブの機能を回復させている間、プローブ貸与プログラムを顧客に提供する場合がある）、高周波ハイブリッド型前置増幅器アセンブリの優れたＥＳＤ保護機能に、相変わらず高い関心が寄せられていることは、不思議なことではない。前置増幅器には、それ自体のＥＳＤ保護機能が搭載されているが、それほどロバストなものというわけではない。入力絶縁部品、結合部品および終端部品を保護して、ＩＣに搭載された該保護機能が、強力なＥＳＤ事象によって破壊される可能性を小さくすることができるものが望まれている。
【０００５】
そのようなアクティブプローブの入力絶縁、結合および終端部品を保護する代表的な解決策は、基板によって支持される個別の保護装置を含むことが多い。この場合も、大きな欠点は、寄生リアクタンス(parastic reactance)であり、特に、ストリップ線、共面伝送線路、実際の同軸線などの伝送線路構造における不連続性を作り出す付加キャパシタンスである。
【０００６】
不思議なことであるが、平凡なスパークギャップ(spark gap)は、他の装置が適さないＥＳＤ保護に人気のあるツールである。これは、小さく作成され、多くの場合、許容（または補償）できるやり方で制御インピーダンス構造に追加される。そのサイズが小さいため、追加されるリアクタンスの量が制限される。これは一般に、基板上に支持された金属トレースにおいて作成され、該トレースと近くのアースとの間の小さいギャップに依存して、低いアーク（arc）電圧を提供する。
【０００７】
これまで、このクラスの性能の従来技術のスパークギャップは、金属トレースのフォトリソグラフィ法とレーザエッチング切削の両方によって作られてきた。フォトリソグラフィによって形成される典型的な従来技術のハイブリッドなスパークギャップは、約２ミル（０．００２インチ（約０．０５０８ミリメートル））のギャップと１．５ＫＶの範囲の破壊電圧を有する。ＨＰ１１５２Ａのアクティブプローブは、プローブチップをアースに接続するトレースに、（ＹＡＧ）レーザ切削ギャップを備えていた。実現可能な最も狭い刻み目は、１．５ＫＶ〜２ＫＶの範囲の破壊電圧を持つ２〜３ミル（約０．０５０８〜０．０７６２ミリメートル）の範囲の幅であった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
最も外側のレベルでＥＳＤ保護を配置するのに、好ましい場所は、プローブチップである。これを行うことができれば、これは、信号を前置増幅器に電気的に結合する絶縁および結合(isolation and coupling)回路を保護する。これにより、前置増幅器が備えるべき内部ＥＳＤ保護機能の負担が減少し、そのような内部ＥＳＤ保護機能が高周波動作に関して引き起こす可能性のある干渉が緩和される。しかしながら、高周波（１５〜２０ＧＨｚ）で動作するように設計されたプローブチップにより提供される、アースに対するスパークギャップは、有益なものではない。係わる１本の導体が、最悪の場合には共振を引き起こす可能性があり、また最低でも、回路負荷として現れるかまたはプローブの周波数応答を変化させる、望ましくない量のリアクタンスを加えることとなる。幸いにも、かなり実現し易い優れた妥協案（以前にＨＰ１１５２Ａに使用されていた）があり、該導体が、それぞれの端で、スパークギャップによって絶縁される。すなわち、プローブチップに「接続」する一端にあるギャップと、アースに「接続」する他端にあるギャップとで絶縁される。したがって、ＥＳＤ事象が起きたとき以外は、導体の大部分は電気的に「そこに存在しない」。ＥＳＤ事象の際、スパークギャップは、閉じたスイッチとして働く。他のときは、低キャパシタンスの開いたスイッチとして働き、このスイッチのキャパシタンスは、直列であるので、減少して見える。介在する導体のリアクタンスは、２つの開いたスイッチ間で、言わば「浮遊する(suspend)」。
【０００９】
直列の２つの小さいスパークギャップは、従来の直列部品の挙動のように、別々に動作したときに確認される個々の破壊電圧の和になると考えられるかもしれない。これは、或る理由（すべてが明らかなわけでないが）によって、そうならない。２つの小さい３００Ｖのスパークギャップを直列に配置すると、例えば３２５Ｖ〜３５０Ｖの破壊電圧を有する複合的な結果を生成することができる。しかしながら、重要なのは、製造環境においてそのような小さいスパークギャップを確実に作成できるか、ということである。
【００１０】
従来のスパークギャップについての典型的な１．５ＫＶ〜２ＫＶの破壊電圧は、今日では保護が不十分な場合がある。さらに、より小さいギャップを生成するのに必要な厳しい精度は、フォトリソグラフィ技術によって維持するのが困難であり、もしくは不可能である。経済的商業生産のために、より小さいギャップを金属トレースに切削するのを妨げる様々な問題が、これまでレーザ技術を悩ませてきた。下流にある部品を最大に保護するためには、このスパークギャップを、まさにプローブチップに電気的に配置しなければならないが、この場所は、大きい浮遊(stray)リアクタンスを示すこととなる実際危険な場所である。したがって、より優れたスパークギャップが必要とされている。
【課題を解決するための手段】
【００１１】
高性能スパークギャップを備えた複合回路のＥＳＤ事象を抑制する問題に対する解決策は、適切なレーザ微細加工技術によって金属トレースにギャップを切削することである。金属トレースは、従来のプリント回路基板（ＦＲ４を使用する）またはしばしば厚膜複合回路を作成するために使用されるようなセラミック基板によって支持される０．５ミル（１２．７マイクロメートル）の銅でよい。ＣＯ２などの適切なガスの流れを切れ目(cut)に当てることによって、ギャップサイズが小さくされる。これは、蒸発した銅を除去すると共に、蒸発した銅が切断面に再付着してブリッジ化するのを防ぐ。ギャップは、０．４ミル（０．０００４インチ（１０．１６マイクロメートル））の狭さでよく、破壊電圧を低くするのを支援する鋭い角部を含むきわめてはっきりした特徴形状を有することができる。さらに、金属ギャップに隣接する（したがって、ギャップを事実上容量的にブリッジ化してしまうおそれのある）トレースの両側の下側にある誘電体材料をも除去することができる。これは、また、（そのような誘電体材料を除去しないフォトリソグラフィと比べて）破壊電圧を低下させると共に、ギャップのキャパシタンスを小さくする。こうして、３００Ｖもの低い破壊電圧を達成することができる。
【発明を実施するための最良の形態】
【００１２】
図１を参照すると、基板２上にフォトリソグラフィによって作成された従来技術のスパークギャップ(spark gap)構造の簡略化した表現１が示されている。金属信号トレース３が、突出部５のある金属アーストレース４の近くを通っている。突出部５は、約２ミル（０．００２インチ（０．０５０８ミリメートル））の実際のスパークギャップであるギャップ６を生成するようにトレース３に近づく。これは代表的な図であり、信号トレースとアーストレースの役割を逆にしてもよく、またそれぞれが他方に近づく突出部を備えてもよいことを理解されたい。一方、高周波数において、突出部は、好ましくない集中定数(lumped constant)として現れることがあり、設計者は、信号トレースを「突出部なし」に維持し、アーストレースの方に単一の突出部を配置することを好むことがある。
【００１３】
いずれにしても、そのような技術に精通している人は、きわめて狭いスパークギャップを確実に作成するのに、十分厳密にはプロセス変数を制御できないことを理解するであろう。さらに、形状の画定は、輪郭のはっきりした鋭い角と縁（エッジ）が作成されないので、「くっきり」していない。この形状の丸みは、電界の勾配を、低い破壊電圧に集中させるのではなく分散させることによって、破壊電圧を高めてしまう。さらに、ギャップの近くにおいて、誘電性基板は無くならず、連続した誘電性基板があることとなるので、キャパシタンスが増え、これは望ましくない。
【００１４】
図２は、マイクロギャップＥＳＤ保護装置を作成する好ましい方法７を説明する図である。狭いギャップ８が金属層９に形成されており、金属層９は、トレースまたはアース面として働くさらに大きい領域でもよい。ギャップ８は、幅が約０．４ミル（１０．１６マイクロメートル）もの狭さでよく、金属層は、厚さが約０．５ミル（１２．７マイクロメートル）の銅でよい。金属９を支持する基板１０は、ＦＲ４またはセラミックでよい。レーザ１２は、銅によって吸収され易い遠紫外線レンジの光を生成する銅蒸気レーザであることが好ましい。既知のように、このレーザは、作成すべき切れ目８の幅よりかなり狭いビーム１３を生成する。切れ目から蒸発した金属や他の破片を洗浄するために、任意のガスノズル１４が、切れ目の位置の方に適切なガス（ＣＯ２が適切である）の流れを導くことができる。係わる材料と反応しない任意の不活性ガスや他のガスが、適切である。本明細書で説明する狭い切れ目を作成するには、１０ｐｓｉ（６８９４７．６パスカル）のガス供給圧力と０．０２０インチ（０．５０８ミリメートル）のオリフィスで十分である。ガスのこの流れは、切れ目を散らかしてブリッジ化してしまう（埋めてしまう）おそれのある金属蒸気の凝縮を防ぐ。
【００１５】
基板１０は、金属９と共に、レーザ１２とノズル１４の組み合わせの下で並進(translate)するように作成される。これについて市販のステージを使用することができ、基板と金属あるいはレーザとノズルのどちらかが、他方の組み合わせが移動している間に静止していてもよい。マイクロギャップＥＳＤ装置が幅約０．００５インチ（０．１２７ミリメートル）のトレースに配置されると仮定すると、切れ目の実際の長さは、その約２倍すなわち０．０１０インチ（０．２５４ミリメートル）であることが好ましい。ガス洗浄と共に、０．５ミル（１２．７マイクロメートル）の銅金属９では２回の切削パスを行うことができる。それぞれのパスは約２秒かかり、第２のパスは第１のパスと同じである（すなわち、レーザをオフの状態で戻し、次に、元の方向に並進移動なしに繰り返して切れ目を広げる）。切れ目は基板内に伸長し、これは、本出願において、近くの誘電体を除去することによってギャップのキャパシタンスを減少させるので、望ましい。必要に応じて、追加のパスを実施して切れ目を深くすることができ、その結果、切れ目が、実際には基板１０内を貫通することがある。
【００１６】
図２において、基板１０内への切れ目を空隙１１として示したことに気づくであろう。一般に、前述の工程は、基板１０内に、金属９のギャップ８の幅より少し広い空隙１１を作成する。これは、基板が銅金属９よりも蒸発し易いことから起こると思われる。
【００１７】
また、図２に示していないが（図３の右側の差し込み図に示す）、切れ目がトレースの両側よりも外側に突出することが望ましい。これは、ギャップを短絡させる小片（sliver）または薄い金属の縁（エッジ）が残らないようにするだけでなく、近くの誘電体材料を除去することによってギャップの両側のキャパシタンスを減少させる。
【００１８】
破片を洗い落とすガス噴射がない場合は、マイクロギャップＥＳＤ装置を作成する方法の１つの実施形態を実施する際に、わずかに焦点をぼかした(de-focused)レーザビームで第３のパスを行うことが有用であることが分かった。これにより、銅破片や金属片が再び溶融し、表面張力が該切れ目の縁（エッジ）に沿ってそれらの破片を集めることを可能にする（しかし、さらに大きく切削することはない）。また、これは、ギャップをブリッジ化すると共に細かい銅粉の層によって形成される何らかの低導電率経路から、保護することとなる。
【００１９】
次に図３を参照すると、プローブチップに直接配置され、前述の方法の原理に従って作成された、マイクロギャップＥＳＤ保護装置によって保護された高周波プローブチップアセンブリ１５を示す。図３は、明確な内容を有するが真の図法に則ったものではなく、実際の回路を表すが真の模式化された回路そのものを示すものでもないが、多くの有益な情報を伝える複合図であることが適切に理解されよう。
【００２０】
トレースパッド２２および２３から説明する。これらのトレースパッドは、基板１６の表側すなわちコンポーネント側と呼ばれる面上にある。これらは、それぞれワイヤ２０および２１が差し込まれる完全に穿孔された穴を有する。該穴は、基板の裏側の小さいパッド（図示していない）までバイアを介してめっきされている。バイアとワイヤの組み合わせにより、基板の表側から裏側まで優れた「ポップスルー(pop-thru)」が作成される。最初に、表側に示した残りのものを説明し、その後で裏側にあるものについて検討する。
【００２１】
ワイヤ２０および２１は、剛性と曲げ性(bendability)の組み合わせが適切になるように選択される。すなわち、これらのワイヤは、実際のプローブチップであり、様々な間隔を達成するために必要に応じて曲げられることになる。また、これらのワイヤは、その機能端(business end)において先がとがっている。ワイヤは、トレースまたははんだ接合部内に突き通され、その後、滑らないようにすることによって突き通されたままにされる。
【００２２】
パッド２２（２３）は、また、他端がパッド２７（３２）にはんだ付けされた１００Ω絶縁／減衰(isolation/damping)抵抗器２４（２９）の一端の取り付けパッドとして働く。パッド２７（３２）は、また、抵抗器２６（３０）およびキャパシタ２５（３１）のそれぞれの一端をはんだ付けする働きをし、抵抗器２６（３０）およびキャパシタ２５（３１）の他端は、パッド２８（３３）にはんだ付けされる。これらの抵抗器およびキャパシタは、小型表面実装コンポーネントでよい。並列ＲＣ組み合わせ２６／２５（３０／３１）は、５０Ω同軸伝送線路１８（１９）の中心導体に信号を結合しつつ、基本的にプローブの入力インピーダンスを設定する結合回路（例えば、２００ｆｆによって分路された(shunted)２５ＫΩ）である。同軸１８（１９）の他端は、複製増幅器（replication amplifier, 図示せず）の入力端にある５０Ω終端抵抗（図示せず）に接続される。この電気的機構の動作方法の詳細の一部は、図４の説明と共に示され、図４は、図３と電気的にきわめて類似しているが、物理的には多少異なる。
【００２３】
封入シールド１７に注目されたい。この図は、多少自由に描かれている。封入シールドが一方にあり、アセンブリの裏側については、これは、点線によって示されたアース面４０である。封入シールドの反対（表）側は、断面がどちらかと言うとＷのような起伏のある金属の蓋であり、これは、アース面４０の左縁と右縁（図において）にはんだ付けされるように伸長しつつ、基板１６の表側全体にわたって適合する（フィットする）よう作成されている。起伏は、ＲＣ部品２４〜２６および２９〜３１を飛び越す(clear)空間を提供する。これらは、また、同軸ケーブル１８および１９のシールドのそれぞれへのはんだ接合を可能にするようにくびれている。
【００２４】
次に、基板の裏側にあるものを説明する。トレース３６および３７に注目し、そこのギャップ３４、３５、３８および３９はさしあたり無視する。本来的に形成されるように、トレース３６は、パッド２２の下からアース面４０までとぎれなく伸長し、同様にトレース３７は、パッド２３の下から伸長している。パッド２２（２３）の下にあるトレース３６（３７）の端は、前述のスルーホールバイアを受け、ここに、ワイヤ２０（２１）の尖っていない端部がはんだ付けされる。（読者は、これらのトレース３６および３７が、抵抗器２４および２９の下を通ることとなる直進経路をとらずに、なぜ、折れ曲がった経路を取るのかと思うかもしれない。これは、高周波アセンブリであるので、曲がった部分は、リアクタンスの点で犠牲になり、よって、可能ならば回避されるべきである。答えは、直進経路およびその周辺には、様々な穴が空けられており、そのような穴は、主信号経路のインピーダンスを調整する働きをする。したがって、トレース３６および３７は、そこを通ることができない。さらに、トレース３および３７は、厳密に言うと、主信号経路の一部分ではなく、ＥＳＤ事象の電流を伝えるためにしか必要とされない。）
【００２５】
以上の段落で説明したように、マイクロギャップＥＳＤ保護装置３４、３５、３８および３９のギャップがない場合、トレース３６（３７）は、入力プローブチップ２０（２１）をアースに短絡する（直流）。これは、当然ながら、プローブの基本的な目的に適合しない。しかしながら、この問題は、マイクロギャップＥＳＤ装置（３４、３５、３８、３９）を形成すればすぐになくなる。
【００２６】
実質的にトレース３６およびトレース３７のそれぞれの端に１つのマイクロギャップスパークギャップＥＳＤ保護装置が形成されることに注意されたい（前述の方法を使用して）。これは、入力端子（プローブチップ２０および２１）とアースの両方から、トレースの長さ（３６および３７）の大部分に関するリアクタンスを切り離す有益な効果がある。このような手法は、最高周波数におけるリアクタンスを完全になくすわけではないが、所望のインピーダンスに対して残存する外乱(disturbance)のかなりの影響を帯域外に移すには十分である。
【００２７】
図３の右側の差し込み図に、マイクロギャップＥＳＤ保護装置３９の拡大詳細図を示す（他の３つのＥＳＤ保護装置を代表して示している）。これは、裏側から見た平面図であり、したがってトレース３９およびアース面４０の縁（エッジ）は点線でなくなっている。４／１０ミル（１０．１６マイクロメートル）もの狭いギャップ４２が示されており、その下には、基板内の空隙４１がある。空隙４１は、一般に、ギャップ４２よりも少し幅が広く、かつトレース３９の両側よりも突出していることが好ましい。前述のように、誘電性材料をこのように取り除くことによって、ギャップ４２のキャパシタンスが減少する。
【００２８】
ギャップ４２（ならびにマイクロギャップＥＳＤ装置３４、３５および３８内の他のギャップ）は、３００Ｖもの低さの破壊電圧すなわちフラッシュオーバー(flash over)電圧を有することができる。誘電体上でかつ周囲空気中のそのような狭いスパークギャップの実験により、ギャップを狭くしても破壊電圧がほとんど低下せず、約３００Ｖのままであることが分かった。我々は、誘電体上の銅に、幅がちょうど１／４ミル（６．３５マイクロメートル）のギャップを作成する別の方法を知っているが、そのギャップも、３００Ｖの特性に示す。微視的には、そのようなスパークギャップは、目で見える以上に機械的であり（すなわち、いくつかの協働する部分または制御機構がある）、その挙動を単純に説明することは困難である。この考えは、そのような直列の２つのスパークギャップが、個々のギャップの電圧の合計の破壊電圧をもたないというさらなる観察結果によって裏付けられる。代わりに、破壊電圧は約３００Ｖのままである。そのような挙動の理由の調査は未だ済んでおらず、また他のギャップがそのような特性を有するかどうかはわからず、ここでは、ここで開示したものの開発中に収集した結果を報告しているに過ぎない。我々は、関連した装置（実験室で使用する品質のオシロスコープ）が動作することのできる動作条件範囲（例えば、ほぼ海面高さから海抜１５，０００フィート（４５７２メートル）で非結露の湿度で−２０℃〜５０℃）の場合に本質的に有効であることを予測しており、よって、電圧を例えば１５０Ｖにどのように低下させるかは不明であるが、この３００Ｖという数値は悪くはない。プローブチップをアースに結合するトレースを絶縁するよう２つのマイクロギャップを直列に使用するのに、この程度の電圧の増加の不利益は無い。
【００２９】
次に図４に移ると、図３と同じ電気的アーキテクチャを有する高周波差動プローブの簡略化した回路図４３が示されており、これは、プローブチップについて多少異なる物理的性質を有する。図４は、大部分は、２００４年９月２０日にＭｉｋｅ  ＭｃＴｉｇｕｅとＪａｍｅｓ  Ｅ．  Ｃａｎｎｏｎによって出願されＡｇｉｌｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ社に譲渡された「ＨＩＧＨ  ＦＲＥＱＵＥＮＣＹ  ＯＳＣＩＬＬＯＳＣＯＰＥ  ＰＲＯＢＥ  ＷＩＴＨ  ＵＮＩＴＩＺＥ  ＰＲＯＢＥ  ＴＩＰＳ」と題する先に出願された米国特許出願番号１０／９４５，１４６から得ている。この出願は、プローブチップアセンブリの構成方法について述べており、関連資料は、協働する増幅器アーキテクチャを示す。この増幅器アーキテクチャは、１９８８年５月１０日にＲｕｓｈに発行され「ＷＩＤＥ  ＢＡＮＤＷＩＤＴＨ  ＰＲＯＢＥ  ＵＳＩＮＧ  ＰＯＬＥ−ＺＥＲＯ  ＣＡＮＣＥＬＬＡＴＩＯＮ」と題する米国特許第４，４７３，８３９号と、また２００２年１１月１９日にＥｓｋｅｌｄｓｏｎらに発行され同様に「ＷＩＤＥ−ＢＡＮＤＷＩＤＴＨ  ＰＲＯＢＥ  ＵＳＩＮＧ  ＰＯＬＥＺＥＲＯ  ＣＡＮＣＥＬＬＡＴＩＯＮ」と題する米国特許第６，４８３，２８４  Ｂ１号の主題である。このアーキテクチャによってどのようにして広帯域のプローブ性能を得るか、に関するより詳しい情報を求める人は、これらの特許を参照することができる。
【００３０】
ここで、図４の説明を続ける。図３の相当部分に対応する部分は同じ参照数字で示している。最初に、電気部品について説明する。回路図は、２５ＫΩと２００ｆｆの並列ＲＣ組み合わせを有する５０Ω伝送線路１８（１９）の駆動を示す。伝送線路は、増幅器（４４，４５）の入力端にある５０Ωに適切に終端されているが、これは、周波数が高くなるにつれて信号振幅をロールオフ（roll off, 減衰）させるためのものである。複製増幅器４４および４５は、本質的には互いに逆の応答を行い、その結果、信号に対するそれら全体の応答は基本的に均一であり、よって、増幅器４６からのそれらの差も基本的に均一(flat)である。図４に示した構成の興味深い物理的性質は、プローブチップの間隔が、２つのプローブアセンブリを互いに対して回転することにより変更可能であることである。この特徴にもかかわらず、２つのシールド（１７）は、プローブチップに最も近い縁（エッジ）で接したままであり、高周波において望ましくないアンテナとして動作するおそれのあるループ領域(loop area)を最小にすることができる。
【００３１】
なお、図４には、マイクロギャップＥＳＤ保護装置３４、３５、３８および３９と、それぞれに介在する導体３６および３７も示されている。
【００３２】
最後に、図５に示した代替マイクロギャップＥＳＤ保護装置４７を構成する方法に注目されたい。この実施形態において、基板上のトレース４８は、互いに直角でかつトレースの辺に対して４５℃の切れ目５０および５１によって２回切断されている。これにより、２つの「残り部分（left-over）」の三角形区分５２および５３が作成され、これらは、必要に応じて、その場所に残されるか、またはエッチング除去されることができる。基板の空隙５４および５５に注目されたい。
【００３３】
三角形の残り部分５２と５３が残っている場合でも、４８から４９へのキャパシタンスは、トレースを９０°で横切る同じサイズの単一の切れ目で得られるであろうキャパシタンス（図３の差し込み図に示したように）よりも小さいことが示されている。一方、ポイント５６および５７は、最も低い破壊電圧について、最も集中した電界を示す。そして、三角形の残り部分５２および５３がそのまま残っている場合、ポイント５６および５７が、ＥＳＤ事象中の高電流による浸食(erosion)を受けたならば、該切れ目の残りの部分(the balance of the cuts)が、自動的に、前述したような直列の２つのマイクロギャップとして機能し始める。
【図面の簡単な説明】
【００３４】
【図１】ＥＳＤ保護のために基板上にフォトリソグラフィによって形成される従来技術のスパークギャップの簡略化した平面図。
【図２】本発明の原理により基板上に形成されるマイクロギャップＥＳＤ保護装置の簡略化した側面図。
【図３】オシロスコープ用の高周波差動アクティブプローブを含む１つの好ましい実施形態に使用される図２のマイクロギャップＥＳＤ保護装置の簡略化した平面図。
【図４】マイクロギャップＥＳＤ保護装置が使用されるオシロスコープの高周波差動アクティブプローブの１つの電気的実施形態の回路図。
【図５】基板上にマイクロギャップＥＳＤ保護装置を作成する代替方式の簡略化した平面図。
【符号の説明】
【００３５】
８  スパークギャップ
９  金属箔
１０  基板
１３  レーザビーム
【図１】
2006313155.tif 000003
【図２】
2006313155.tif 000004
【図３】
2006313155.tif 000005
【図４】
2006313155.tif 000006
【図５】
2006313155.tif 000007