(57)【要約】【課題】  差動信号を変換したシングルエンド信号に生じるデューティ比の誤差を低減できる信号変換回路を提供すること。【解決手段】  本発明にかかる信号変換回路は、入力される差動信号をシングルエンド信号に変換する信号変換回路であって、差動信号を差動増幅し、シングルエンド信号である信号Ｓａ１と信号Ｓａ１を反転した信号Ｓｂ１を生成する差動増幅器１１０，１２０と、信号Ｓａ１を反転した信号Ｓａを生成するインバータ１５０と、信号Ｓａと信号Ｓｂの位相差を補間する補間回路とを有するものである。【選択図】  図１
2006339973.tif 000002
【特許請求の範囲】
【請求項１】
入力される差動信号をシングルエンド信号に変換する信号変換回路であって、
前記差動信号を差動増幅し、シングルエンド信号である第１の正転信号と前記第１の正転信号を反転した第１の反転信号を生成する差動増幅回路と、
前記第１の反転信号を反転した第２の正転信号を生成する第１のインバータと、
前記第１の正転信号と前記第２の正転信号の位相差を補間する補間回路とを有する、
信号変換回路。
【請求項２】
前記差動増幅回路は、
前記第１の正転信号を生成する第１の差動対と、
前記第１の反転信号を生成する第２の差動対とを有する、
請求項１に記載の信号変換回路。
【請求項３】
前記第１及び第２の差動対は、
前記差動信号の一方の信号を制御端子に入力する第１のトランジスタと、
前記第１のトランジスタと縦に接続された第２のトランジスタと、
前記差動信号の他方の信号を制御端子に入力する第３のトランジスタと、
前記第２のトランジスタとカレントミラー接続されるとともに、前記第３のトランジスタと縦に接続される前記第４のトランジスタとを有し、
前記第３のトランジスタと前記第４のトランジスタの中間ノードから前記第１の正転信号もしくは前記第１の反転信号を出力する、
請求項２に記載の信号変換回路。
【請求項４】
前記差動増幅回路は、
一方の出力端子から前記第１の正転信号を出力し、他方の出力端子から前記第１の反転信号を出力する差動対を有する、
請求項１に記載の信号変換回路。
【請求項５】
前記差動対は、
前記差動信号の一方の信号を制御端子に入力する第１のトランジスタと、
前記第１のトランジスタと縦に接続された第２のトランジスタと、
前記差動信号の他方の信号を制御端子に入力する第３のトランジスタと、
前記第３のトランジスタと縦に接続される前記第４のトランジスタとを有し、
前記第１のトランジスタと前記第２のトランジスタの中間ノードは、前記第４のトランジスタの制御端子に接続されるとともに、前記第１の正転信号もしくは前記第１の反転信号を出力する、
前記第３のトランジスタと前記第４のトランジスタの中間ノードは、前記第２のトランジスタの制御端子に接続されるとともに、前記第１の正転信号もしくは前記第１の反転信号を出力する、
請求項４に記載の信号変換回路。
【請求項６】
前記第１の正転信号を偶数回反転させ前記補間回路へ入力する第１のインバータ群と、
前記第１の反転信号を偶数回反転させ前記第１のインバータへ入力する第２のインバータ群とをさらに有する、
請求項１乃至５のいずれか一つに記載の信号変換回路。
【請求項７】
前記補間回路は、
前記第１の正転信号に応じて反転動作する第１の補間用インバータと、
前記第２の正転信号に応じて反転動作する第２の補間用インバータと、
前記第１及び第２の補間用インバータの出力信号に応じて充放電を行うコンデンサとを有する、
請求項１乃至６のいずれか一つに記載の信号変換回路。
【請求項８】
前記補間回路は、
前記第１の正転信号を制御端子に入力する第１及び第２の補間用トランジスタと、
前記第２の正転信号を制御端子に入力する第３及び第４の補間用トランジスタと、
前記第１の補間用トランジスタと前記第３の補間用トランジスタを並列に接続した第１の並列回路と、
前記第２の補間用トランジスタと前記第４の補間用トランジスタを並列に接続するとともに、前記第１の並列回路と直列に接続される第２の並列回路と、
前記第１の並列回路と前記第２の並列回路の中間ノードに接続されたコンデンサとを有する、
請求項１乃至６のいずれか一つに記載の信号変換回路。
【請求項９】
前記補間回路は、
前記コンデンサの充放電に応じて反転動作する第３の補間用インバータをさらに有する、
請求項７又は８に記載の信号変換回路。
【請求項１０】
入力される差動信号を、デューティ比が誤差分だけ大きい第１のシングルエンド信号とデューティ比が誤差分だけ小さい第２のシングルエンド信号とに変換する変換部と、
前記第１のシングルエンド信号と前記第２のシングルエンド信号のデューティ比の差を補間する補間部とを有する、
信号変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号変換回路に関し、特に、入力される差動信号をシングルエンド信号に変換する信号変換回路に関する。
【背景技術】
【０００２】
一般に、クロックやデータ信号を入出力する入出力回路などでは、入出力する信号のノイズ低減を図るため、差動（ディファレンシャル）信号が広く利用されている。そして、差動信号を受けた回路では、この差動信号を単相のシングルエンド信号に変換し内部の回路などに供給している。
【０００３】
図６は、差動信号をシングルエンド信号に変換する従来の信号変換回路の構成を示している。図に示されるように、この従来の信号変換回路は、差動増幅器６１０とインバータ６２０，６３０を備えている。
【０００４】
差動増幅信号である入力信号ＳＩＮ，反転入力信号ＳＩＮＢが入力端子６０１，６０２に入力され、差動増幅器６１０によってシングルエンドの信号Ｓａに変換され、インバータ６２０，６３０によって繰り返し反転されて出力端子６０３から出力信号ＳＯＵＴが出力される。
【０００５】
差動増幅器６１０では、ＰチャネルＭＯＳトランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）Ｐ６１１とＮチャネルＭＯＳトランジスタＮ６１１、ＰチャネルＭＯＳトランジスタＰ６１２とＮチャネルＭＯＳトランジスタＮ６１２が、それぞれ縦に直列に接続されており、ＰチャネルＭＯＳトランジスタＰ６１１とＰチャネルＭＯＳトランジスタＰ６１２が、カレントミラー回路を構成するように接続されている。インバータ６２０，６３０は、それぞれ、縦に直列に接続されたＰチャネルＭＯＳトランジスタＰ６２１，Ｐ６３１とＮチャネルＭＯＳトランジスタＮ６２１，Ｎ６３１から構成されている。
【０００６】
図７は、従来の他の信号変換回路の構成を示している。図に示されるように、この従来の信号変換回路は、差動増幅器７１０とインバータ７２０，７３０，７４０を備えている。
【０００７】
差動増幅信号である入力信号ＳＩＮ，反転入力信号ＳＩＮＢが入力端子７０１，７０２に入力され、差動増幅器７１０によってシングルエンドの信号Ｓａに変換され、インバータ７２０，７３０によって繰り返し反転されて出力端子７０３から出力信号ＳＯＵＴが出力される。インバータ７４０は、差動増幅器７１０の出力のバランスをとるためのダミー回路である。
【０００８】
また、従来の信号変換回路として特許文献１が知られている。特許文献１では、差動信号が交差する電圧を検出し、オフセット信号を生成することで、デューティ比を調整している。この場合、交差電圧の検出やオフセット信号を生成する回路が必要となるため、回路が複雑となり、回路規模が大きくなってしまう。
【特許文献１】特開平１０−１３２１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図６や図７で示した従来の信号変換回路では、差動増幅器の構成などにより、差動信号を変換したシングルエンド信号にデューティ比の誤差が生じてしまうという問題がある。
【００１０】
図８及び図９を用いて、この問題について説明する。図８は、図６の従来の信号変換回路における各信号の波形を示している。例えば、従来の信号変換回路に、図８（ａ）に示されるような入力信号ＳＩＮと反転入力信号ＳＩＮＢが入力される。
【００１１】
そうすると、入力信号ＳＩＮに応じて、ＮチャネルＭＯＳトランジスタＮ６１１が導通し、ＰチャネルＭＯＳトランジスタＰ６１１に電流が流れて、ＰチャネルＭＯＳトランジスタＰ６１２にも同様にソース−ドレイン間にドレイン電流が流れる。また、反転入力信号ＳＩＮＢに応じて、ＮチャネルＭＯＳトランジスタＮ６１２が導通し、ＮチャネルＭＯＳトランジスタＮ６１２のドレイン−ソース間にドレイン電流が流れる。そして、ＰチャネルＭＯＳトランジスタＰ６１２のドレイン電流とＮチャネルＭＯＳトランジスタＮ６１２のドレイン電流との関係から信号Ｓａが生成される。
【００１２】
したがって、図８（ｂ）に示されるように、入力信号ＳＩＮの立ち下がり時（反転入力信号ＳＩＮＢの立ち上がり時）では、ＮチャネルＭＯＳトランジスタＮ６１２のみが動作することで信号Ｓａのレベルが減少するため、信号Ｓａの立ち下がりが入力信号ＳＩＮの立ち下がりとほぼ同じタイミングとなる。しかし、入力信号ＳＩＮの立ち上がり時では、ＮチャネルＭＯＳトランジスタＮ６１１とＰチャネルＭＯＳトランジスタＰ６１１，Ｐ６１２の３つのトランジスタが動作することで信号Ｓａのレベルが増加するため、信号Ｓａの立ち上がりのタイミングが入力信号ＳＩＮの立ち上がりよりも遅延する。信号Ｓａの立ち下がりと入力信号ＳＩＮの立ち下がりのタイミングの差よりも、信号Ｓａの立ち上がりと入力信号ＳＩＮの立ち上がりのタイミングの差が大きい。すなわち、信号Ｓａは、信号ＳＩＮと比べて、立ち下がりのタイミングは同様であるが立ち上がりのタイミングが遅いため、パルス幅が狭くなる。
【００１３】
その結果、図８（ｃ）に示されるように、図８（ｂ）の信号がインバータ６２０，６３０で反転されて、出力信号ＳＯＵＴは、デューティ比が誤差βだけ小さい波形となってしまうのである。
【００１４】
図７の従来の信号処理回路でも同様の波形となる。入力信号ＳＩＮの立ち上がり時は、ＮチャネルＭＯＳトランジスタＮ７１１のドレイン電位が下がり、ＰチャネルＭＯＳトランジスタＰ７１２が動作することで信号Ｓａのレベルが増加するため、信号Ｓａの立ち上がりのタイミングが入力信号ＳＩＮよりも遅延し、入力信号ＳＩＮの立ち下がり時は、ＮチャネルＭＯＳトランジスタＮ７１２のみが動作することで信号Ｓａのレベルが減少するため、信号Ｓａの立ち下がりは入力信号ＳＩＮとほぼ同じタイミングとなり、図８（ｂ）（ｃ）のような信号となる。
【００１５】
また、図６と図７の従来の信号変換回路において、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタを逆にして構成した場合には、図９のような波形となる。この場合、図９に示すように、図８とは逆の波形となる。すなわち、図９（ｂ）に示すように、差動増幅器から出力される信号Ｓａは、立ち上がりが入力信号ＳＩＮとほぼ同じタイミングとなり、立ち下がりのタイミングが入力信号ＳＩＮよりも遅延する。したがって、図９（ｃ）に示されるように、出力信号ＳＯＵＴは、デューティ比が誤差βだけ大きい波形となってしまうのである。
【００１６】
さらに、信号のタイミングの遅延によりデューティ比に誤差が生じる他、製造ばらつきや温度等の環境の変化により、差動増幅器のＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとの動作特性がアンバランスとなった場合にも、同様の誤差が生じる。この場合、信号Ｓａの立ち上がりと立ち下がりの傾きに差が生じるためである。例えば、図１０は、信号Ｓａの立ち上がりの傾きが、信号Ｓａの立ち下がりの傾きよりも緩やかになる例である。信号Ｓａの立ち上がりの傾きが緩やかになると、出力信号ＳＯＵＴの立ち上がりが遅延するため、図８と同様に、出力信号ＳＯＵＴのデューティ比が誤差β分小さくなる。一方、図１１は、信号Ｓａの立ち下がりの傾きが、信号Ｓａの立ち上がりの傾きよりも緩やかになる例である。信号Ｓａの立ち下がりの傾きが緩やかになると、出力信号ＳＯＵＴの立ち下がりが遅延するため、図９と同様に、出力信号ＳＯＵＴのデューティ比が誤差β分大きくなる。
【００１７】
このように、従来の信号変換回路では、差動増幅器の構成や製造ばらつき、温度等の環境の変化等により、デューティ比が誤差分だけ小さいシングルエンド信号、もしくは、デューティ比が誤差分だけ大きいシングルエンド信号を出力してしまう。
【課題を解決するための手段】
【００１８】
本発明にかかる信号変換回路は、入力される差動信号をシングルエンド信号に変換する信号変換回路であって、前記差動信号を差動増幅し、シングルエンド信号である第１の正転信号と前記第１の正転信号を反転した第１の反転信号を生成する差動増幅回路と、前記第１の反転信号を反転した第２の正転信号を生成する第１のインバータと、前記第１の正転信号と前記第２の正転信号の位相差を補間する補間回路とを有するものである。
【００１９】
この信号変換回路によれば、デューティ比が誤差分だけ大きいシングルエンド信号とデューティ比が誤差分だけ小さいシングルエンド信号が生成でき、これらの信号を補間するようになる。したがって、２つのシングルエンド信号の時間的なずれを補間するため、デューティ比の誤差を精度よく除去でき、デューティ比の誤差の発生を低減することができる。
【００２０】
本発明にかかる信号変換回路は、入力される差動信号を、デューティ比が誤差分だけ大きい第１のシングルエンド信号とデューティ比が誤差分だけ小さい第２のシングルエンド信号とに変換する変換部と、前記第１のシングルエンド信号と前記第２のシングルエンド信号のデューティ比の差を補間する補間部とを有するものである。
【００２１】
この信号変換回路によれば、デューティ比が誤差分だけ大きいシングルエンド信号とデューティ比が誤差分だけ小さいシングルエンド信号の時間的なずれを補間するため、デューティ比の誤差を精度よく除去でき、デューティ比の誤差の発生を低減することができる。
【発明の効果】
【００２２】
本発明によれば、差動信号を変換したシングルエンド信号に生じるデューティ比の誤差を低減できる信号変換回路を提供することができる。
【発明を実施するための最良の形態】
【００２３】
発明の実施の形態１．
まず、本発明の実施の形態１にかかる信号変換回路について説明する。本実施形態にかかる信号変換回路は、２つの差動増幅器と複数のインバータにより、デューティ比が誤差分だけ大きいシングルエンド信号と、デューティ比が誤差分だけ小さいシングルエンド信号とを生成し、これらの信号を補間することを特徴としている。
【００２４】
ここで、図１を用いて、本実施形態にかかる信号変換回路の構成について説明する。この信号変換回路は、入力される差動信号を単相のシングルエンド信号に変換する回路である。例えば、デジタルの矩形波やアナログのｓｉｎ波の差動信号を入力し、デジタルの矩形波のシングルエンド信号を出力する。
【００２５】
信号変換回路には、デューティ比がα［％］の差動信号が入力される。すなわち、差動信号として、ディーティ比がα［％］の入力信号ＳＩＮと、ディーティ比が１００−α［％］の反転入力信号ＳＩＮＢが入力される。
【００２６】
図に示されるように、信号変換回路は、変換部１００と補間部２００を有している。変換部１００は、入力端子１０１，１０２に入力された入力信号ＳＩＮ，反転入力信号ＳＩＮＢを変換し、デューティ比が誤差βだけ大きいシングルエンドの信号Ｓａと、デューティ比が誤差βだけ小さいシングルエンドの信号Ｓｂとを生成する。補間部２００は、変換部１００が生成した信号Ｓａと信号Ｓｂとのデューティ比の差、すなわち、信号の時間的な差、位相差を補間し、デューティ比が誤差βを除いたα％の出力信号ＳＯＵＴを出力端子１０３から出力する。
【００２７】
尚、本明細書において誤差βは、差動増幅器で生じるデューティ比の誤差を示している。誤差βは、主に、図８や図９で示したような、差動増幅器の動作原理上生じるものであるが、その他、温度や電源電圧など動作環境の変化によるトランジスタの特性上生じる誤差や、製造ばらつきにより生じる誤差などを含んでいてもよい。
【００２８】
変換部１００は、図に示されるように、差動増幅器１１０，１２０とインバータ１３０，１４０，１５０，１６０，１７０を備えている。差動増幅器１１０は、入力される差動信号を変換し、デューティ比が誤差βを含む信号Ｓａ１を出力する。例えば、信号Ｓａ１は、反転入力信号ＳＩＮＢと同相の信号である。信号Ｓａ１はインバータ１３０により反転されて信号Ｓａ２となり、信号Ｓａ２はインバータ１４０により反転されて信号Ｓａ３となり、信号Ｓａ３はインバータ１５０により反転されて信号Ｓａとなる。ここでは、差動増幅器でデューティ比が誤差βだけ小さくなるものとして、信号Ｓａ１のデューティ比は、１００−α−β［％］、信号Ｓａ２のデューティ比は、α＋β［％］、信号Ｓａ３のデューティ比は、１００−（α＋β）［％］、信号Ｓａのデューティ比は、α＋β［％］となる。
【００２９】
差動増幅器１２０は、差動増幅器１１０と反対に入力される差動信号を変換し、デューティ比が誤差βを含み、差動増幅器１１０の信号Ｓａ１を反転した信号Ｓｂ１を出力する。例えば、信号Ｓｂ１は、入力信号ＳＩＮと同相の信号である。信号Ｓｂ１はインバータ１６０により反転されて信号Ｓｂ２となり、信号Ｓｂ２はインバータ１７０により反転されて信号Ｓｂとなる。上記と同様にして、信号Ｓｂ１のデューティ比は、α−β［％］、信号Ｓｂ２のデューティ比は、１００−（α−β）［％］、信号Ｓｂのデューティ比は、α−β［％］となる。
【００３０】
例えば、信号Ｓｂ１もしくは信号Ｓｂが第１の正転信号、信号Ｓａ１が第１の反転信号、信号Ｓａ２もしくは信号Ｓａが第２の正転信号であり、この第１の正転信号と第２の正転信号が補間部２００によって補間される。
【００３１】
尚、差動増幅器でデューティ比が誤差βだけ大きくなる場合（例えば、後述するようにＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタを逆に構成した場合など）、信号Ｓａと信号Ｓｂの関係が逆になる。この場合、信号Ｓａ１のデューティ比は、１００−α＋β［％］、信号Ｓａ２のデューティ比は、α−β［％］、信号Ｓａ３のデューティ比は、１００−（α−β）［％］、信号Ｓａのデューティ比は、α−β［％］となり、信号Ｓｂ１のデューティ比は、α＋β［％］、信号Ｓｂ２のデューティ比は、１００−（α＋β）［％］、信号Ｓｂのデューティ比は、α＋β［％］となる。
【００３２】
信号Ｓａ，Ｓｂが上記のデューティ比の関係（α＋βとα−β）を精度よく満たすようにするため、差動増幅器１１０と差動増幅器１２０、インバータ１３０とインバータ１６０、インバータ１４０とインバータ１７０は、それぞれ対称的に同様のトランジスタで形成されていることが好ましく、また、インバータ１５０は、できるだけ遅延が少なく、より正確な反転信号を生成することが好ましい。例えば、インバータ１５０は、デューティ比が５０％の信号を入力すると、デューティ比が５０％の信号を出力し、デューティ比が４０％の信号を入力すると、デューティ比が６０％の信号を出力する。すなわち、インバータ１５０は、閾値がハイレベルとローレベルのほぼ中間の電位であり、出力する信号の立ち上がりと立ち下がりがほぼ同じ傾きである。
【００３３】
差動増幅器１１０は、図に示されるように、ＰチャネルＭＯＳトランジスタＰ１１１，Ｐ１１２とＮチャネルＭＯＳトランジスタＮ１１１，Ｎ１１２を有している。ＰチャネルＭＯＳトランジスタＰ１１１とＮチャネルＭＯＳトランジスタＮ１１１、ＰチャネルＭＯＳトランジスタＰ１１２とＮチャネルＭＯＳトランジスタＮ１１２は、それぞれ、電源電位と接地電位の間に縦に直列に接続されている。ＰチャネルＭＯＳトランジスタＰ１１１とＰチャネルＭＯＳトランジスタＰ１１２は、カレントミラー回路を構成するように接続されている。
【００３４】
ＮチャネルＭＯＳトランジスタＮ１１１は、ソースが接地電位に接続され、ゲートが入力端子１０２に接続され、ドレインがＰチャネルＭＯＳトランジスタ１１１のドレインに接続されている。ＰチャネルＭＯＳトランジスタＰ１１１は、ソースが電源電位に接続され、ゲートがドレインに接続されるとともにＰチャネルＭＯＳトランジスタＰ１１２のゲートにも接続されている。ＮチャネルＭＯＳトランジスタＮ１１２は、ソースが接地電位に接続され、ゲートが入力端子１０１に接続され、ドレインがＰチャネルＭＯＳトランジスタ１１２のドレインに接続されている。ＰチャネルＭＯＳトランジスタＰ１１２は、ソースが電源電位に接続され、ゲート，ドレインは上記のようにＰチャネルＭＯＳトランジスタＰ１１１，ＮチャネルＭＯＳトランジスタＮ１１２に接続されている。
【００３５】
ＰチャネルＭＯＳトランジスタＰ１１２とＮチャネルＭＯＳトランジスタＮ１１２間の中間ノード、すなわち、ＰチャネルＭＯＳトランジスタＰ１１２のドレイン、もしくは、ＮチャネルＭＯＳトランジスタＮ１１２のドレインが出力ノード１１０ａとなり、信号Ｓａ１を出力する。
【００３６】
差動増幅器１２０は、差動増幅器１１０と同様の構成である。すなわち、差動増幅器１２０は、ＰチャネルＭＯＳトランジスタＰ１２１，Ｐ１２２とＮチャネルＭＯＳトランジスタＮ１２１，Ｎ１２２を有している。ＮチャネルＭＯＳトランジスタＮ１２１のゲートに入力端子１０１が接続され、ＮチャネルＭＯＳトランジスタＮ１２２のゲートに入力端子１０２が接続される。そして、ＰチャネルＭＯＳトランジスタＰ１２２とＮチャネルＭＯＳトランジスタＮ１２２間の中間ノードである出力ノード１２０ａから信号Ｓｂ１が出力される。
【００３７】
尚、本実施形態では、ＮチャネルＭＯＳトランジスタＮ１１１，Ｎ１１２，Ｎ１２１，Ｎ１２２を、デプレッション型トランジスタとしている。デプレッション型トランジスタであれば、エンハンスメント型トランジスタより、入力される差動信号がアナログの小信号の場合でも、動作することができる。一方、入力される差動信号がエンハンスメント型トランジスタの動作点を超える程度の電圧レベルである場合には、ＮチャネルＭＯＳトランジスタＮ１１１，Ｎ１１２，Ｎ１２１，Ｎ１２２は、デプレッション型をエンハンスメント型トランジスタに代えることによりリーク電流を減らすことができる。
【００３８】
インバータ１３０，１４０，１５０，１６０，１７０は、それぞれ同様の構成であり、電源電位と接地電位との間に縦に直列に接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタを有している。すなわち、インバータ１３０は、ＰチャネルＭＯＳトランジスタＰ１３１とＮチャネルＭＯＳトランジスタＮ１３１、インバータ１４０は、ＰチャネルＭＯＳトランジスタＰ１４１とＮチャネルＭＯＳトランジスタＮ１４１、インバータ１５０は、ＰチャネルＭＯＳトランジスタＰ１５１とＮチャネルＭＯＳトランジスタＮ１５１、インバータ１６０は、ＰチャネルＭＯＳトランジスタＰ１６１とＮチャネルＭＯＳトランジスタＮ１６１、インバータ１７０は、ＰチャネルＭＯＳトランジスタＰ１７１とＮチャネルＭＯＳトランジスタＮ１７１から構成されている。
【００３９】
各インバータでは、ＰチャネルＭＯＳトランジスタのソースが電源電位に接続され、ＮチャネルＭＯＳトランジスタのソースが接地電位に接続される。ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタのゲートが互いに接続され、この中間ノードが入力ノード（１３０ａ〜１７０ａ）となり、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタのドレインが互いに接続され、この中間ノードが出力ノード（１３０ｂ〜１７０ｂ）となる。
【００４０】
インバータ１３０は、入力ノード１３０ａが差動増幅器１１０の出力ノード１１０ａに接続され信号Ｓａ１を入力し、出力ノード１３０ｂがインバータ１４０の入力ノード１４０ａに接続され信号Ｓａ２を出力する。インバータ１５０は、入力ノード１５０ａがインバータ１４０の出力ノード１４０ｂに接続され信号Ｓａ３を入力し、出力ノード１５０ｂが補間部２００の入力ノード２０１ａに接続され信号Ｓａを出力する。インバータ１６０は、入力ノード１６０ａが差動増幅器１２０の出力ノード１２０ａに接続され信号Ｓｂ１を入力し、出力ノード１６０ｂがインバータ１７０の入力ノード１７０ａに接続され信号Ｓｂ２を出力する。インバータ１７０は、出力ノード１７０ｂが補間部２００の入力ノード２０２ａに接続され信号Ｓｂを出力する。
【００４１】
補間部２００は、図に示されるように、ＰチャネルＭＯＳトランジスタＰ２０１，Ｐ２０２，Ｐ２０３、ＮチャネルＭＯＳトランジスタＮ２０１，Ｎ２０２，Ｎ２０３、コンデンサ２１０、インバータ（第３の補間用インバータ）２２０を有している。
【００４２】
例えば、ＰチャネルＭＯＳトランジスタＰ２０１とＮチャネルＭＯＳトランジスタＮ２０１とで信号Ｓａ用のインバータ（第１の補間用インバータ）を構成し、ＰチャネルＭＯＳトランジスタＰ２０２とＮチャネルＭＯＳトランジスタＮ２０２とで信号Ｓｂ用のインバータ（第２の補間用インバータ）を構成する。
【００４３】
ＰチャネルＭＯＳトランジスタＰ２０１とＮチャネルＭＯＳトランジスタＮ２０１は、信号Ｓａを反転させた反転信号を生成し、ＰチャネルＭＯＳトランジスタＰ２０２とＮチャネルＭＯＳトランジスタＮ２０２は、信号Ｓｂを反転させた反転信号を生成する。これらの反転信号によってコンデンサ２１０に充放電が行われて信号Ｓｃが生成される。インバータ２２０は、信号Ｓｃを反転して、出力信号ＳＯＵＴを出力する。
【００４４】
ＰチャネルＭＯＳトランジスタＰ２０１とＮチャネルＭＯＳトランジスタＮ２０１のゲートが互いに接続され、この中間ノードが入力ノード２０１ａとなって信号Ｓａが入力される。同様に、ＰチャネルＭＯＳトランジスタＰ２０２とＮチャネルＭＯＳトランジスタＮ２０２のゲートが互いに接続され、この中間ノードが入力ノード２０２ａとなって信号Ｓｂが入力される。
【００４５】
ＰチャネルＭＯＳトランジスタＰ２０１とＰチャネルＭＯＳトランジスタＰ２０２は並列に接続される。ＰチャネルＭＯＳトランジスタＰ２０１とＰチャネルＭＯＳトランジスタＰ２０２のソースが互い接続され、この中間ノードが電源電位に接続される。ＰチャネルＭＯＳトランジスタＰ２０１とＰチャネルＭＯＳトランジスタＰ２０２のドレインが互いに接続され、この中間ノードがＰチャネルＭＯＳトランジスタＰ２０３のソースに接続される。同様に、ＮチャネルＭＯＳトランジスタＮ２０１とＮチャネルＭＯＳトランジスタＮ２０２は並列に接続される。ＮチャネルＭＯＳトランジスタＮ２０１とＮチャネルＭＯＳトランジスタＮ２０２のソースが互い接続され、この中間ノードが接地電位に接続される。ＮチャネルＭＯＳトランジスタＮ２０１とＮチャネルＭＯＳトランジスタＮ２０２のドレインが互いに接続され、この中間ノードがＮチャネルＭＯＳトランジスタＮ２０３のソースに接続される。
【００４６】
ＰチャネルＭＯＳトランジスタＰ２０３とＮチャネルＭＯＳトランジスタＮ２０３は、ＰチャネルＭＯＳトランジスタＰ２０１，Ｐ２０２とＮチャネルＭＯＳトランジスタＮ２０１，Ｎ２０２の間に縦に直列に接続され、常時、導通状態で動作する。ＰチャネルＭＯＳトランジスタＰ２０３のゲートは、接地電位に接続され、ＮチャネルＭＯＳトランジスタＮ２０３のゲートは、電源電位に接続される。ＰチャネルＭＯＳトランジスタＰ２０３とＮチャネルＭＯＳトランジスタＮ２０３のドレインが互いに接続され、この中間ノードがコンデンサ２１０の一端とインバータ２２０の入力端に共通に接続される。コンデンサ２１０の他端は接地電位に接続され、インバータ２２０の出力端は出力端子１０３に接続される。
【００４７】
尚、ＰチャネルＭＯＳトランジスタＰ２０３とＮチャネルＭＯＳトランジスタＮ２０３は、信号Ｓａと信号Ｓｂの位相差から生じるＰチャネルＭＯＳトランジスタＰ２０１とＮチャネルＭＯＳトランジスタＮ２０２との間及びＰチャネルＭＯＳトランジスタＰ２０２とＮチャネルＭＯＳトランジスタＮ２０１との間に流れる貫通電流を減らす抵抗として機能する。また、ＰチャネルＭＯＳトランジスタＰ２０３とＮチャネルＭＯＳトランジスタＮ２０３は、ＰチャネルＭＯＳトランジスタＰ２０１，Ｐ２０２及びＮチャネルＭＯＳトランジスタＮ２０１，Ｎ２０２の内部の寄生容量により信号Ｓａと信号Ｓｃとの間及び信号Ｓｂと信号Ｓｃとの間に生じる容量結合の影響を減らす機能も有している。すなわち、ＰチャネルＭＯＳトランジスタＰ２０３とＮチャネルＭＯＳトランジスタＮ２０３は、信号Ｓｃへの信号Ｓａ及び信号Ｓｂの漏れを低減させている。しかし、原理的には、ＰチャネルＭＯＳトランジスタＰ２０３とＮチャネルＭＯＳトランジスタＮ２０３を省略しても補間回路として動作可能である。
【００４８】
次に、図２乃至図４を用いて、本実施形態にかかる信号変換回路の動作について説明する。図２は、図１の信号変換回路における各信号の波形を示している。信号変換回路には、図２（ａ）に示されるような入力信号ＳＩＮと反転入力信号ＳＩＮＢが入力される。尚、ここでは、入力される差動信号は、矩形波となっているが、これに限らず、ｓｉｎ波などのアナログ信号でも同様の動作となる。
【００４９】
入力信号ＳＩＮと反転入力信号ＳＩＮＢが入力されると、差動増幅器１１０，１２０によって、図３（ａ）（ｂ）に示すような信号Ｓａ１，Ｓｂ１が生成される。すなわち、差動増幅器１１０では、反転入力信号ＳＩＮＢがＮチャネルＭＯＳトランジスタＮ１１１の閾値を超えると、ＮチャネルＭＯＳトランジスタＮ１１１が導通してドレイン−ソース間にドレイン電流が流れドレイン電位が低下する。そうすると、ＰチャネルＭＯＳトランジスタＰ１１１は、閾値よりもゲート電位が低下すると導通しソース−ドレイン間にドレイン電流が流れる。このとき、ＰチャネルＭＯＳトランジスタＰ１１１も、同様にゲート電位が低下して導通しソース−ドレイン間にドレイン電流が流れる。したがって、反転入力信号ＳＩＮＢがＮチャネルＭＯＳトランジスタＮ１１１の閾値以下の場合には、ＰチャネルＭＯＳトランジスタＰ１１２のドレイン電流は流れない。
【００５０】
また、入力信号ＳＩＮがＮチャネルＭＯＳトランジスタＮ１１２の閾値を超えると、ＮチャネルＭＯＳトランジスタＮ１１２が導通し、ＮチャネルＭＯＳトランジスタＮ１１２のドレイン−ソース間にドレイン電流が流れる。したがって、入力信号ＳＩＮがＮチャネルＭＯＳトランジスタＮ１１２の閾値以下の場合には、ＮチャネルＭＯＳトランジスタＮ１１２のドレイン電流は流れない。
【００５１】
そして、ＰチャネルＭＯＳトランジスタＰ１１２のドレイン電流からＮチャネルＭＯＳトランジスタＮ１１２のドレイン電流を引いた信号が信号Ｓａ１となる。つまり、反転入力信号ＳＩＮＢの立ち上がり時（入力信号ＳＩＮの立ち下がり時）は、ＰチャネルＭＯＳトランジスタＰ１１２が導通しドレイン電流が増加し、ＮチャネルＭＯＳトランジスタＮ１１２が非導通となりドレイン電流が減少するため、信号Ｓａ１はハイレベルとなる。反転入力信号ＳＩＮＢの立ち下がり時（入力信号ＳＩＮの立ち上がり時）は、ＰチャネルＭＯＳトランジスタＰ１１２が非導通となりドレイン電流が減少し、ＮチャネルＭＯＳトランジスタＮ１１２が導通しドレイン電流が増加するため、信号Ｓａ１はローレベルとなる。
【００５２】
この信号Ｓａ１は、図３（ａ）に示すような波形となる。尚、図３中の点線は、入力信号ＳＩＮ、反転入力信号ＳＩＮＢの立ち上がりもしくは立ち下がりのタイミングを示している。すなわち、従来例と同様に、反転入力信号ＳＩＮＢの立ち下がり時は、ＮチャネルＭＯＳトランジスタＮ１１２のみの動作でよいため、信号Ｓａ１の立ち下がりは反転入力信号ＳＩＮＢとほぼ同じタイミングとなり、反転入力信号ＳＩＮＢの立ち上がり時は、ＮチャネルＭＯＳトランジスタＮ１１１とＰチャネルＭＯＳトランジスタＰ１１１，Ｐ１１２の３つの動作が必要なため、信号Ｓａ１の立ち上がりのタイミングは反転入力信号ＳＩＮＢよりも遅延する。
【００５３】
一方、差動増幅器１２０も差動増幅器１１０と同様に動作し、図３（ｂ）に示すような信号Ｓｂ１を生成する。差動増幅器１２０では、入力される信号が差動増幅器１１０と反対のため出力する信号Ｓｂ１は、信号Ｓａ１の逆相の信号、すなわち、信号Ｓａ１を反転させた信号となる。この場合、信号Ｓｂ１の立ち下がりが入力信号ＳＩＮとほぼ同じタイミングとなり、信号Ｓｂ１の立ち上がりのタイミングが入力信号ＳＩＮよりも遅延する。その結果、信号Ｓａ１のデューティ比は、１００−α−β［％］となり、信号Ｓｂ１のデューティ比は、α−β［％］となる。
【００５４】
また、図１の信号変換回路において、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタを逆にして構成した場合、信号Ｓａ１，Ｓｂ１は、図３（ｃ）（ｄ）のような波形となる。例えば、差動増幅器１１０，１２０の入力信号ＳＩＮと反転入力信号ＳＩＮＢが入力される側をＰチャネルＭＯＳトランジスタとし、このＰチャネルＭＯＳトランジスタと直列に接続されカレントミラーを構成する側をＮチャネルＭＯＳトランジスタとする。この場合には、図３（ｃ）（ｄ）に示すように、図３（ａ）（ｂ）とは逆の波形となる。すなわち、従来例と同様、図３（ｃ）に示すように、信号Ｓａ１の立ち上がりが反転入力信号ＳＩＮＢの立ち上がりとほぼ同じタイミングとなり、信号Ｓａ１の立ち下がりのタイミングが反転入力信号ＳＩＮＢよりも遅延する。図３（ｄ）に示すように、信号Ｓｂ１の立ち上がりが入力信号ＳＩＮとほぼ同じタイミングとなり、信号Ｓｂ１の立ち下がりのタイミングが入力信号ＳＩＮよりも遅延する。その結果、信号Ｓａ１のデューティ比は、１００−α＋β［％］となり、信号Ｓｂ１のデューティ比は、α＋β［％］となる。
【００５５】
そして、信号Ｓａ１，信号Ｓｂ１は、インバータ１３０，１４０，１５０，１６０，１７０によって反転を繰り返し、図２（ｂ）に示すような信号Ｓａ，Ｓｂとなる。すなわち、信号Ｓａ１は、インバータ１３０，１４０，１５０により繰り返し反転され、信号Ｓｂ１は、インバータ１６０，１７０によって繰り返し反転される。インバータを介すことで、図３のような信号の立ち上がりと立ち下がりの傾きの差がなくなり、ほぼ矩形波に近い信号となる。信号Ｓａのデューティ比は、α＋β［％］となり、信号Ｓｂのデューティ比は、α−β［％］となる。
【００５６】
さらに、信号Ｓａ，Ｓｂは、補間部２００によって補間され、図２（ｃ）に示すような出力信号ＳＯＵＴとなる。すなわち、出力信号ＳＯＵＴのデューティ比は、（（α−β）＋（α＋β））／２となり、信号Ｓａと信号Ｓｂから誤差βを除いたデューティ比α［％］の信号となる。出力信号ＳＯＵＴの立ち上がりは、信号Ｓａの立ち上がりと信号Ｓｂの立ち上がりのほぼ中間となり、出力信号ＳＯＵＴの立ち下がりは、信号Ｓａの立ち下がりと信号Ｓｂの立ち下がりのほぼ中間となる。
【００５７】
ここで、図４を用いて、補間部２００の動作について説明する。図４は、補間部２００における各信号の波形を示している。
【００５８】
図２（ｂ）と同様、図４（ａ）に示すような信号Ｓａ，Ｓｂが補間部２００に入力される。この信号Ｓａ，Ｓｂが入力されると、信号Ｓｃは、図４（ｂ）に示されるような信号となる。図４（ｂ）の点線４０１は、信号Ｓａのみが入力された場合の信号Ｓｃを示しており、点線４０２は、信号Ｓｂのみが入力された場合の信号Ｓｃを示している。
【００５９】
信号Ｓａ，Ｓｂの立ち上がり時、Ｔ１０１において、信号ＳｂがＮチャネルＭＯＳトランジスタＮ２０１の閾値を超えると、ＮチャネルＭＯＳトランジスタＮ２０１のみが導通してドレインからソースへ電流が流れ、コンデンサ２１０の電荷が放電され、信号Ｓｃが低下し始める。その後、Ｔ１０２において、信号ＳａがＮチャネルＭＯＳトランジスタＮ２０２の閾値を超えると、ＮチャネルＭＯＳトランジスタＮ２０２がさらに導通しドレインからソースへ電流が流れる。そうすると、ＮチャネルＭＯＳトランジスタＮ２０１とＮチャネルＭＯＳトランジスタＮ２０２の両方を介してコンデンサ２１０の電荷が放電されるため、信号Ｓｃが２倍の傾きで低下するようになる。コンデンサ２１０の電荷が全て放電されると、信号Ｓｃは所定のローレベルとなる。すなわち、信号Ｓａ，Ｓｂがハイレベルのとき信号Ｓｃはローレベルとなる。
【００６０】
信号Ｓａ，Ｓｂの立ち下がり時も同様に動作する。Ｔ１０３おいて、信号ＳａがＰチャネルＭＯＳトランジスタＰ２０１の閾値以下になると、ＰチャネルＭＯＳトランジスタＰ２０１のみが導通してソースからドレインへ電流が流れ、コンデンサ２１０に電荷が充電され、信号Ｓｃが上昇し始める。その後、Ｔ１０４において、信号ＳｂがＰチャネルＭＯＳトランジスタＰ２０２の閾値以下になると、ＰチャネルＭＯＳトランジスタＰ２０２がさらに導通しソースからドレインへ電流が流れる。そうすると、ＰチャネルＭＯＳトランジスタＰ２０１とＰチャネルＭＯＳトランジスタＰ２０２の両方を介してコンデンサ２１０に電荷が充電されるため、信号Ｓｃが２倍の傾きで上昇するようになる。コンデンサ２１０の充電が完了すると、信号Ｓｃは所定のハイレベルとなる。すなわち、信号Ｓａ，Ｓｂがローレベルのとき信号Ｓｃはハイレベルとなる。
【００６１】
信号Ｓｃが生成されると、インバータ２２０によって、図４（ｃ）に示されるような出力信号ＳＯＵＴが出力される。図４（ｃ）の点線４０３は、信号Ｓａのみが入力された場合の出力信号ＳＯＵＴを示しており、点線４０４は、信号Ｓｂのみが入力された場合の出力信号ＳＯＵＴを示している。
【００６２】
信号Ｓｃの立ち下がり時、Ｔ２０１において、信号Ｓｃがインバータ２２０の閾値以下になると、出力信号ＳＯＵＴは、ローレベルからハイレベルまで立ち上がる。信号Ｓｃの立ち上がり時、Ｔ２０２において、信号Ｓｃがインバータ２２０の閾値を超えると、出力信号ＳＯＵＴは、ハイレベルからローレベルまで立ち下がる。したがって、信号Ｓａと信号Ｓｂの立ち上がりの中間が出力信号ＳＯＵＴの立ち上がりとなり、信号Ｓａと信号Ｓｂの立ち下がりの中間が出力信号ＳＯＵＴの立ち下がりとなる。
【００６３】
このように、本実施形態では、差動信号をシングルエンド信号に変換する回路において、デューティ比が誤差分だけ大きいシングルエンド信号と、デューティ比が誤差分だけ小さいシングルエンド信号とを生成し、これらの信号を補間する。すなわち、誤差によるデューティ比の増加分と減少分の平均をとることにより、差動増幅器で生じるデューティ比の誤差を精度よく除去することができる。この２つのシングルエンド信号を生成する変換部１００は、差動増幅器とインバータの組み合わせで構成でき、補間部２００も、インバータとコンデンサにより構成できるため、複雑な回路を設けることなく、簡易に構成することができる。
【００６４】
また、図１０や図１１で示したように、差動増幅器から出力される信号Ｓａ１，Ｓｂ１の立ち上がりと立ち下がりの傾きの差によって、デューティ比に誤差が生じた場合でも、本実施形態を適用することにより、デューティ比の誤差を除去することができる。したがって、差動増幅器により生じる誤差のみならず、製造ばらつきや環境の変化に起因するデューティ比の誤差も低減することができる。
【００６５】
本実施形態により、差動信号とシングルエンド信号のデューティ比の誤差を低減することができるため、差動信号からクロック信号を生成するようなデューティ比の精度が要求される回路に用いると、特に効果が大きい。例えば、ＤＤＲ（Double Date Rate）メモリＩ／Ｆ用のＤＬＬ（Delay Locked Loop)において、ＤＣＤ（Duty Cycle Distortion：デューティサイクル歪）と呼ばれる入力信号のデューティ比と出力信号デューティ比の差を示す特性を向上することができる。
【００６６】
発明の実施の形態２．
次に、本発明の実施の形態２にかかる信号変換回路について説明する。本実施形態にかかる信号変換回路は、１つの差動増幅器と複数のインバータにより、デューティ比が誤差分だけ大きいシングルエンド信号と、デューティ比が誤差分だけ小さいシングルエンド信号とを生成し、これらの信号を補間することを特徴としている。
【００６７】
図５は、本実施形態にかかる信号変換回路の構成を示している。図５において、図１と同一の符号を付されたものは同様の要素である。この信号変換回路は、図１の差動増幅器１１０，１２０に代えて差動増幅器１８０を備えている。その他については同様の構成である。
【００６８】
差動増幅器１８０は、入力される差動信号を変換し、デューティ比が誤差βを含む信号Ｓａ１，Ｓａ２を出力する。すなわち、差動増幅器１８０は、反転入力信号ＳＩＮＢと同相のＳａ１を出力するとともに、入力信号ＳＩＮと同相のＳａ２を出力する。各信号のデューティ比は、実施の形態１と同様であり、例えば、信号Ｓａ１のデューティ比は、１００−α−β［％］、信号Ｓａ２のデューティ比は、α−β［％］である。
【００６９】
差動増幅器１８０は、図に示されるように、ＰチャネルＭＯＳトランジスタＰ１８１，Ｐ１８２とＮチャネルＭＯＳトランジスタＮ１８１，Ｎ１８２を有している。ＰチャネルＭＯＳトランジスタＰ１８１とＮチャネルＭＯＳトランジスタＮ１８１、ＰチャネルＭＯＳトランジスタＰ１８２とＮチャネルＭＯＳトランジスタＮ１８２は、それぞれ、電源電位と接地電位の間に縦に直列に接続されている。ＮチャネルＭＯＳトランジスタＮ１８１，Ｎ１８２の各ソースは、接地電位に接続され、ＰチャネルＭＯＳトランジスタＰ１８１，Ｐ１８２の各ソースは、電源電位に接続されている。ＮチャネルＭＯＳトランジスタＮ１８１，Ｎ１８２の各ドレインと、ＰチャネルＭＯＳトランジスタＰ１８１，Ｐ１８２の各ドレインがそれぞれ互いに接続されている。ＰチャネルＭＯＳトランジスタＰ１８１のゲートは、ＰチャネルＭＯＳトランジスタＰ１８２とＮチャネルＭＯＳトランジスタＮ１８２の中間ノードに接続され、ＰチャネルＭＯＳトランジスタＰ１８２のゲートは、ＰチャネルＭＯＳトランジスタＰ１８１とＮチャネルＭＯＳトランジスタＮ１８１の中間ノードに接続されている。そして、ＰチャネルＭＯＳトランジスタＰ１８２とＮチャネルＭＯＳトランジスタＮ１８２の中間ノードである出力ノード１８０ａから信号Ｓａ１が出力され、ＰチャネルＭＯＳトランジスタＰ１８１とＮチャネルＭＯＳトランジスタＮ１８１の中間ノードである出力ノード１８０ｂから信号Ｓｂ１が出力される。
【００７０】
本実施形態の動作や信号は、実施の形態１と同様であり、差動増幅器１８０から出力される信号Ｓａ１，Ｓｂ１は、図３のようになる。信号Ｓａ１，Ｓｂ１の立ち上がりや立ち下がりの差も同様である。例えば、信号Ｓａ１では、反転入力信号ＳＩＮＢが立ち上がると、ＮチャネルＭＯＳトランジスタＮ１８１が導通してドレイン電位が低下し、ＰチャネルＭＯＳトランジスタＰ１８２が導通して信号Ｓａ１のレベルが増加する。反転入力信号ＳＩＮＢが立ち下がると（入力信号ＳＩＮが立ち上がると）、ＮチャネルＭＯＳトランジスタＮ１８２が導通してドレイン電位が低下し、信号Ｓａ１のレベルが低下する。信号Ｓｂ１では、入力信号ＳＩＮが立ち上がると、ＮチャネルＭＯＳトランジスタＮ１８２が導通してドレイン電位が低下し、ＰチャネルＭＯＳトランジスタＰ１８１が導通して信号Ｓｂ１のレベルが増加する。入力信号ＳＩＮが立ち下がると（反転入力信号ＳＩＮＢが立ち上がると）、ＮチャネルＭＯＳトランジスタＮ１８１が導通してドレイン電位が低下し、信号Ｓｂ１のレベルが低下する。
【００７１】
このように、本実施形態では、１つの差動増幅器によって、デューティ比が誤差分だけ大きいシングルエンド信号と、デューティ比が誤差分だけ小さいシングルエンド信号とを生成する。この場合でも、実施の形態１と同様に、デューティ比の誤差を低減することができる。
【００７２】
実施の形態１と実施の形態２を比較すると、実施の形態１では、差動増幅器１１０，１２０が、出力ノードの電位に影響されず入力信号の電位のみで動作するので高速に動作し、高周波信号にも対応できるが、カレントミラー回路に電流が流れやすいため、消費電力が高い。実施の形態２では、差動増幅器１８０が、一方の出力ノードの電位により他方のＰチャネルＭＯＳトランジスタが動作するので、高速には動作することはできないが、不要な電流が流れないため消費電力が低い。したがって、高速動作が要求されるような装置では、実施の形態１の回路を適用することが好ましく、低消費電力が要求されるような装置では、実施の形態２の回路を適用することが好ましい。
【００７３】
その他の発明の実施の形態．
尚、上述の例では、２種類の差動増幅器を用いて説明したが、デューティ比が誤差βを含み互いに反転した信号Ｓａ１，Ｓｂ１を生成できれば、これに限らず、その他の構成の差動増幅器でもよい。
【００７４】
上述の例では、変換部１００に、５つのインバータを設けたが、変換部１００から信号Ｓａ，Ｓｂが出力できれば、任意の数のインバータでもよい。これらのインバータは、差動増幅器の出力信号の波形の傾きをより大きく整形するために設けられているが、例えば、インバータ１５０のみとしても動作可能である。この場合、信号Ｓａ１がインバータ１５０に入力され、信号Ｓｂ１がそのまま信号Ｓｂとして補間部２００に入力される。また、例えば、インバータ１３０，１４０やインバータ１６０，１７０を偶数回反転動作を行うインバータ群としてこのインバータ群を複数設けてもよい。
【００７５】
このほか、本発明の要旨を逸脱しない範囲で種々の変形、実施が可能である。
【図面の簡単な説明】
【００７６】
【図１】本発明にかかる信号変換回路の構成を示す回路図である。
【図２】本発明にかかる信号変換回路の各信号の波形を示す図である。
【図３】本発明にかかる信号変換回路の各信号の波形を示す図である。
【図４】本発明にかかる信号変換回路の各信号の波形を示す図である。
【図５】本発明にかかる信号変換回路の構成を示す回路図である。
【図６】従来の信号変換回路の構成を示す回路図である。
【図７】従来の信号変換回路の構成を示す回路図である。
【図８】従来の信号変換回路の各信号の波形を示す図である。
【図９】従来の信号変換回路の各信号の波形を示す図である。
【図１０】従来の信号変換回路の各信号の波形を示す図である。
【図１１】従来の信号変換回路の各信号の波形を示す図である。
【符号の説明】
【００７７】
１００  変換部
１０１，１０２  入力端子
１０３  出力端子
１１０，１２０  差動増幅器
１３０，１４０，１５０，１６０，１７０  インバータ
Ｎ１１１，Ｎ１１２，Ｎ１２１，Ｎ１２２，Ｎ１３１，Ｎ１４１，Ｎ１５１，Ｎ１６１，Ｎ１７１  ＮチャネルＭＯＳトランジスタ
Ｐ１１１，Ｐ１１２，Ｐ１２１，Ｐ１２２，Ｐ１３１，Ｐ１４１，Ｐ１５１，Ｐ１６１，Ｐ１７１  ＰチャネルＭＯＳトランジスタ
２００  補間部
２１０  コンデンサ
２２０  インバータ
Ｎ２０１，Ｎ２０２，Ｎ２０３  ＮチャネルＭＯＳトランジスタ
Ｐ２０１，Ｐ２０２，Ｐ２０３  ＰチャネルＭＯＳトランジスタ
【図１】
2006339973.tif 000003
【図２】
2006339973.tif 000004
【図３】
2006339973.tif 000005
【図４】
2006339973.tif 000006
【図５】
2006339973.tif 000007
【図６】
2006339973.tif 000008
【図７】
2006339973.tif 000009
【図８】
2006339973.tif 000010
【図９】
2006339973.tif 000011
【図１０】
2006339973.tif 000012
【図１１】
2006339973.tif 000013