(57)【要約】【課題】  イネーブルパルス（サンプリング信号）のタイミング遅れに伴う表示品位の低下を防止する。【解決手段】  データ信号Ｖｉｄ１〜Ｖｉｄ６に対するイネーブルパルスＥｎｂの位相差が検出されると、選択制御回路２１６は、その位相差に応じた制御信号ＳＳを、チャネル毎の位相調整回路３２００にそれぞれ供給する。選択制御回路２１６は、データ信号Ｖｉｄ１〜Ｖｉｄ６に対してイネーブルパルスＥｎｂが時間ｄ１の半分値以上遅れていれば、映像データＶｄ１ｆ〜Ｖｄ１ｆの位相を１段遅らせる一方、時間ｄ１の半分値以上進んでいれば、映像データＶｄ１ｆ〜Ｖｄ１ｆの位相を１段進ませる。【選択図】      図１
2006126439.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との各交差部に対応して設けられ、走査線及びデータ線が選択されたときに、データ線にサンプリングされたデータ信号に応じた階調となる画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
前記走査線が選択された期間にわたって、前記データ線を選択するためのパルス信号を生成するシフトレジスタと、
前記シフトレジスタによってそれぞれ生成されたパルス信号を、イネーブルパルスのパルス幅に制限してサンプリング信号として出力する論理回路と、
画像信号線を介して供給されるデータ信号を、前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリング回路と
を有する電気光学装置の駆動回路であって、
所定のタイミングに対する前記イネーブルパルスの位相差を検出する位相差検出回路と、
前記位相差検出回路によって検出された位相差をなくす方向に、前記データ信号の供給タイミングを調整する位相調整回路と
を具備することを特徴とする電気光学装置の駆動回路。
【請求項２】
前記位相調整回路は、
前記走査線および前記データ線のいずれも選択されない帰線期間に、前記データ信号の供給タイミングを調整する
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記位相差検出回路は、
データ信号に同期して供給されるモニタ信号とイネーブルパルスに同期して供給される基準パルスとの位相差を検出する
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項４】
前記モニタ信号と前記基準パルスとは同期して生成される
ことを特徴とする請求項１乃至３のいずれかに記載の電気光学装置の駆動回路。
【請求項５】
前記サンプリング信号はクロック信号に同期して供給され、前記基準パルスは水平帰線期間において前記クロック信号に同期して供給される
ことを特徴とする請求項１乃至４のいずれかに記載の電気光学装置の駆動回路。
【請求項６】
複数の走査線と複数のデータ線との各交差部に対応して設けられ、走査線及びデータ線が選択されたときに、データ線にサンプリングされたデータ信号に応じた階調となる画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
前記走査線が選択された期間にわたって、前記データ線を選択するためのパルス信号を生成するシフトレジスタと、
前記シフトレジスタによってそれぞれ生成されたパルス信号を、イネーブルパルスのパルス幅に制限してサンプリング信号として出力する論理回路と、
画像信号線を介して供給されるデータ信号を、前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリング回路と
を有する電気光学装置の駆動方法であって、
所定のタイミングに対する前記イネーブルパルスの位相差を検出し、
検出した位相差をなくす方向に、前記データ信号の供給タイミングを調整する
ことを特徴とする電気光学装置の駆動方法。
【請求項７】
複数の走査線と複数のデータ線との各交差部に対応して設けられ、走査線及びデータ線が選択されたときに、データ線にサンプリングされたデータ信号に応じた階調となる画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
前記走査線が選択された期間にわたって、前記データ線を選択するためのパルス信号を生成するシフトレジスタと、
前記シフトレジスタによってそれぞれ生成されたパルス信号を、イネーブルパルスのパルス幅に制限してサンプリング信号として出力する論理回路と、
画像信号線を介して供給されるデータ信号を、前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリング回路と、
所定のタイミングに対する前記イネーブルパルスの位相差を検出する位相差検出回路と、
前記位相差検出回路によって検出された位相差をなくす方向に、前記データ信号の供給タイミングを調整する位相調整回路と
を具備することを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ信号を遅延したタイミングにてサンプリングすることにより生じる表示品位の低下を防止する技術に関する。
【背景技術】
【０００２】
近年では、液晶などの表示用パネルによって縮小画像を形成するとともに、この縮小画像を光学系によってスクリーンや壁面等に拡大投射するプロジェクタが普及しつつある。プロジェクタは、それ自体で画像を作成する機能はなく、パソコンやテレビチューナなどの上位装置から映像データ（または映像信号）の供給を受ける。この映像データは、画素の階調（明るさ）を指定するものであって、マトリクス状に配列する画素の垂直走査および水平走査した形式で供給されるので、プロジェクタに用いられるパネルについても、この形式に準じて駆動するのが適切である。このため、プロジェクタに用いられるパネルでは、走査線を所定の順番に選択する一方、１行の走査線が選択される期間（１水平走査期間）にわたって、データ線を順番に選択するとともに、画像信号線に供給されたデータ信号を選択したデータ線にサンプリングする、という点順次方式が一般的である。なおここでいう、データ信号とは、映像データを液晶の駆動に適するように変換した信号である。
【０００３】
また最近では、ハイビジョンなどのように表示画像の高精細化に対処するため、相展開駆動という方式が考え出されている。この相展開駆動方式は、１水平走査期間において、データ線を予め定められた本数、例えば６本をブロックとしてまとめて同時に選択するとともに、選択走査線と選択データ線との交差に対応する画素への画像信号を時間軸に対し６倍に伸長して、選択したブロックに対応する６本のデータ線の各々にサンプリングする、という方式である。点順次式、相展開駆動方式のいずれであっても、データ信号をデータ線にサンプリングする点について何ら相違点はない。
【０００４】
ここで、データ線はサンプリング信号（パルス）によって選択される構成となっている。詳細には、画像信号線と各データ線との間にサンプリングスイッチがそれぞれ設けられるとともに、当該サンプリングスイッチがサンプリング信号にしたがってオンすることによって、データ信号がデータ線にサンプリングされる構成となっている。この構成では、互いに隣接するデータ線（ブロック）に対応するサンプリング信号のパルス幅が重複すると、本来とは異なるデータ信号をサンプリングすることになって、表示品位が低下する。
そこで近年では、サンプリング信号のパルス幅を、イネーブルパルスによって狭めて、時間的に相前後して出力されるサンプリング信号同士が互いにオーバーラップさせないようにする技術もある。
【０００５】
一方、パネル自体は、ガラスなどの基板上にトランジスタや各種配線等が形成されるため、上記画像信号線を含めて各種信号線に容量等が寄生して、信号遅延が発生しやすい。このため、画像信号の供給タイミングに対してイネーブルパルスが遅延すると、サンプリング信号も遅延する、という状態も発生し得る。この状態が発生すると、あるデータ線にサンプリングされるべきデータ信号が正しくサンプリングされないので、いわゆるゴーストが発生して表示品位が低下する。
そこで近年では、データ信号の変化分からゴーストの程度を予想し、これをキャンセルするようにデータ信号を補正する技術が提案されている（特許文献１参照）。
【特許文献１】特開２００１−３３７６４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、各種信号線における遅延量は、個体差や温度等の環境によって変化するので一律ではなく、したがって、上記データ信号の変化分のみからでは、ゴーストをキャンセルすることができない。なによりも、上記技術では、データ信号に対するサンプリング信号のタイミングずれを、なんら解決するものではない。
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、個体差や温度等の環境によって各種信号線の遅延量が変化しても、ゴーストを適切にキャンセルすることができる電気光学装置、その駆動回路、駆動方法および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明は、複数の走査線と複数のデータ線との各交差部に対応して設けられ、走査線及びデータ線が選択されたときに、データ線にサンプリングされたデータ信号に応じた階調となる画素と、前記走査線を所定の順番で選択する走査線駆動回路と、前記走査線が選択された期間にわたって、前記データ線を選択するためのパルス信号を生成するシフトレジスタと、前記シフトレジスタによってそれぞれ生成されたパルス信号を、イネーブルパルスのパルス幅に制限してサンプリング信号として出力する論理回路と、画像信号線を介して供給されるデータ信号を、前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリング回路とを有する電気光学装置の駆動回路であって、所定のタイミングに対する前記イネーブルパルスの位相差を検出する位相差検出回路と、前記位相差検出回路によって検出された位相差をなくす方向に、前記データ信号の供給タイミングを調整する位相調整回路とを具備することを特徴とする。この構成によれば、検出した位相差をなくす方向に、データ信号の供給タイミングが調整されるので、データ信号とイネーブルパルスとの位相が揃う。このため、データ信号とイネーブルパルスとに位相差があっても、当該位相差をなくす方向にデータ信号の供給タイミングが制御されるので、位相差に起因するゴーストを、個体差や環境温度等の影響を受けないで、キャンセルすることが可能となる。
【０００８】
本発明において、前記位相調整回路は、前記走査線および前記データ線のいずれも選択されない帰線期間に、前記データ信号の供給タイミングを調整する構成が好ましい。
また、本発明において、前記位相差検出回路は、データ信号に同期して供給されるモニタ信号とイネーブルパルスに同期して供給される基準パルスとの位相差を検出する構成も好ましい。
さらに、本発明において、前記モニタ信号と前記基準パルスとは同期して生成される構成が好ましく、また、前記サンプリング信号はクロック信号に同期して供給され、前記基準パルスは水平帰線期間において前記クロック信号に同期して供給される構成が好ましい。
なお、本発明は、電気光学装置の駆動回路のほか、駆動方法、さらには電気光学装置それ自体としても概念することができる。また、本発明に係る電子機器は、上記電気光学装置を有するので、個体差や環境温度等の変化を受けずにゴーストがキャンセルされる結果、表示品位の低下を防止することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。図１は、本実施形態に係る電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、処理回路５０とパネル１００とに大別される。このうち、処理回路５０は、プリント基板に形成された回路モジュールであり、パネル１００とは、ＦＰＣ（Flexible Printed Circuit）基板等によって接続されている。
処理回路５０は、データ信号供給回路３００、走査制御回路２１２および選択制御回路２１６から構成され、このうち、データ信号供給回路３００は、さらにＳ／Ｐ変換回路３１０、位相調整回路群３２０、Ｄ／Ａ変換回路群３３０および増幅・反転回路３４０を有する。なお、処理回路５０はパネル１００に内蔵させても良い。
このうち、Ｓ／Ｐ変換回路３１０は、垂直走査信号Ｖｓおよび水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期するとともに、図示しない上位装置から供給されるディジタルの映像データＶｉｄを、６チャネルに分配するとともに、それぞれ時間軸に６倍に伸長（相展開またはシリアル−パラレル変換ともいう）して、映像データＶｄ１ｄ〜Ｖｄ６ｄとして出力するものである。なお、説明の便宜上、映像データＶｄ１ｄ〜Ｖｄ６ｄをそれぞれチャネル１〜６と称する場合がある。
【００１０】
ここで、映像データＶｉｄは、水平有効表示期間では、画素の明るさを階調値で指定する一方、水平帰線期間では、画素を最低階調（黒色）に指定するデータである。なお、水平帰線期間において画素を最低階調に指定する理由は、主に、タイミングズレなどにより画素に供給されたとしても、当該画素を表示に寄与させないためである。また、映像データＶｉｄをシリアル−パラレル変換する理由は、後述するサンプリングスイッチにおいて、データ信号が印加される時間を長くして、サンプル＆ホールド時間および充放電時間を確保するためである。
位相調整回路群３２０は、チャネル毎に設けられた位相調整回路３２００の集合体であって、映像データＶｄ１ｄ〜Ｖｄ６ｄの位相を、選択制御回路２１６の指示にしたがって調整して、映像データＶｄ１ｆ〜Ｖｄ６ｆとして出力するものである。なお、位相調整回路３２００の詳細な構成について後述する。
【００１１】
Ｄ／Ａ変換回路群３３０は、チャネル毎に設けられたＤ／Ａ変換器の集合体であって、位相調整された映像データＶｄ１ｆ〜Ｖｄ６ｆを、それぞれ階調値に応じた電圧のアナログ信号に変換するものである。
増幅・反転回路３４０は、アナログ変換された信号を、後述するように電圧Ｖcを基準にして正転または極性反転して、データ信号Ｖｉｄ１〜Ｖｉｄ６としてパネル１００に供給するものである。
したがって、本実施形態では、処理回路５０内において、データ信号Ｖｉｄ１〜Ｖｉｄ６は、位相調整された映像データＶｄ１ｆ〜Ｖｄ６ｆと供給タイミングが一致していることになる。
なお、極性反転については、（ａ）走査線毎、（ｂ）データ線毎、（ｃ）画素毎、（ｄ）面（フレーム）毎など様々な態様があるが、この実施形態にあっては（ａ）走査線毎の極性反転であるとする。ただし、本発明をこれに限定する趣旨ではない。また、電圧Ｖcは、後述する図８に示されるように画像信号の振幅中心電圧である。
さらに、本実施形態では、便宜上、振幅中心電圧Ｖcよりも高位電圧を正極性と、低位電圧を負極性と、それぞれ称している。この実施形態では、映像データＶｉｄをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
【００１２】
ここで説明の便宜上、パネル１００の構成について説明する。このパネル１００は、電気光学変化によって所定の画像を形成するものであり、図２は、パネル１００の電気的な構成を示すブロック図である。また、図３は、パネル１００の画素の詳細な構成を示す図である。
図２に示されるように、パネル１００では、複数本の走査線１１２が横方向（Ｘ方向）に延接される一方、複数本のデータ線１１４が図において縦方向（Ｙ方向）に延設されている。そして、これらの走査線１１２とデータ線１１４との交差の各々に対応するように画素１１０がそれぞれ設けられて、表示領域１００ａを構成している。
本実施形態では、走査線１１２の本数（行数）を「ｍ」とし、データ線の本数（列数）を「６ｎ」（６の倍数）として、画素１１０が、縦ｍ行×横６ｎ列のマトリクス状に配列する構成を想定する。
【００１３】
６本の画像信号線１７１には、増幅・反転回路３４０によるデータ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれ供給される。
各データ線１１４の一端には、画像信号線１７１に供給されるデータ信号Ｖｉｄ１〜Ｖｉｄ６の各々を、データ線１１４にサンプリングするためサンプリングスイッチ１５０がそれぞれ設けられている。このため、サンプリングスイッチ１５０の集合体がサンプリング回路と考えても良い。各サンプリングスイッチ１５０は、本実施形態では、ｎチャネル型の薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称する）であり、そのドレインがデータ線１１４に接続される一方、そのゲートは、６本のデータ線１１４を１単位として共通接続されている。
【００１４】
ここで、サンプリングスイッチ１５０のゲートが共通接続されているデータ線１１４を１つのブロックとして考える。そして、このようなブロックを考えた場合、図２において左から数えてｊ列目のデータ線１１４の一端にドレインが接続されたサンプリングスイッチ１５０は、ｊを６で割った余りが「１」であるならば、そのソースが、データ信号Ｖｉｄ１が供給される画像信号線１７１に接続される。同様に、ｊを６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１１４にドレインが接続されたサンプリングスイッチ１５０の各々は、そのソースが、データ信号Ｖｉｄ２〜Ｖｉｄ６が供給される画像信号線１７１にそれぞれ接続されている。例えば、図２において左から数えて１１列目のデータ線１１４にドレインが接続されたサンプリングスイッチ１５０のソースは、「１１」を６で割った余りが「５」であるから、データ信号Ｖｉｄ５が供給される画像信号線１７１に接続される。なお、ここでいう「ｊ」は、データ線１１４を一般化して説明するためのものであって、１≦ｊ≦６ｎを満たす正整数である。
【００１５】
走査線駆動回路１３０は、図６に示されるように、垂直有効表示期間の最初に供給される転送開始パルスＤＹを、クロック信号ＣＬＹのレベルが遷移する（立ち上がる又は立ち下がる）タイミングで取り込むとともに順次シフトして、水平走査期間（１Ｈ）だけＨレベルになる走査信号Ｇ１、Ｇ２、…、Ｇｍとして順次排他的に出力するものである。なお、走査線駆動回路１３０の詳細については、本発明と直接関連しないので省略する。
【００１６】
ブロック選択回路１４０は、シフトレジスタ１４２およびＡＮＤ回路１４４を有する。このうち、シフトレジスタ１４２は、図７に示されるように、水平有効表示期間の最初に供給される転送開始パルスＤＸを、クロック信号ＣＬＸのレベルが遷移するタイミングで取り込むとともに順次シフトし、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａ（ｎ−１）、Ｓａｎとして出力するものである。
ＡＮＤ回路（論理回路）１４４は、シフトレジスタ１４２の各出力段にそれぞれ設けられ、当該出力段からの信号と、パルス信号線１４３の一端から供給される信号Ｍａ／Ｅｎｂとの論理積信号を求め、それぞれサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力するものである。
ここで、信号Ｍａ／Ｅｎｂは、図７に示されるように、水平帰線期間ではモニタパルスＭａとなり、水平有効表示期間ではイネーブルパルスＥｎｂとなる信号である。このうち、イネーブルパルスＥｎｂは、Ｈレベルとなるパルス幅がクロック信号ＣＬＸの半周期よりも狭くなるように、走査制御回路２１２によって生成される。
このため、水平有効表示期間において、シフトレジスタ１４２による信号Ｓａ１、Ｓａ２、…、Ｓａ（ｎ−１）、Ｓａｎは、イネーブルパルスＥｎｂによってパルス幅が狭められて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力される。
【００１７】
これらのサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、図２においてブロック化されたデータ線１１４に対応するサンプリングスイッチのゲートに共通に供給される。例えば、左から数えて２番目のブロックには、７列〜１２列目のデータ線１１４に対応するので、これらのデータ線１１４に対応するサンプリングスイッチ１５０のゲートには、サンプリング信号Ｓ２が共通に供給される。
なお、サンプリングスイッチ１５０を構成するＴＦＴについては、本実施形態ではｎチャネル型としているが、ｐチャネル型としても良いし、両チャネルを組み合わせた相補型としても良い。
【００１８】
本実施形態では、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれ供給される画像信号線１７１に隣接し、かつ、略並行となるように、モニタ信号線１７３が設けられている。なお、このモニタ信号線１７３は画像信号線１７１と同様の条件（材質、長さ、幅など）で形成されることが望ましい。
このモニタ信号線１７３の入力端である一端には、後述するように基準パルスＲｅｆが供給される一方、その他端は、位相差検出回路１８０に接続されている。この位相差検出回路１８０は、ＡＮＤ回路１８２とＴＦＴ１８４とを有し、このうち、ＡＮＤ回路１８２はＡＮＤ回路１４４と同一回路構成であり、また、ＴＦＴ１８４はサンプリングスイッチ１５０と同一回路構成である。
詳細には、ＡＮＤ回路１８２の入力端のうち一方がパルス信号線１４３の入力側の一端とは反対（終端）側に接続される一方、ＡＮＤ回路１８２の入力端の他方には、水平帰線期間においてのみＨレベルとなる信号Ｂｒが供給される。なお、この信号Ｂｒは、走査制御回路２１２から供給されるが、供給経路は図示省略されている。
また、ＴＦＴ１８４は、サンプリングスイッチ１５０と同様にｎチャネル型のＴＦＴであり、そのゲートがＡＮＤ回路１８２の出力端に接続され、そのソースがモニタ信号線１７３の他端に接続され、そのドレインがモニタ信号Ｄｅｔとして、処理回路５０にフィードバックされる構成となっている。
【００１９】
次に、画素１１０について説明する。
図３に示されるように、画素１１０においては、ｎチャネル型のＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ドレインが画素電極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、画素電極１１８に対向するように対向電極１０８が全画素に対して共通に設けられるとともに、一定の電圧ＬＣcomに維持される。そして、これらの画素電極１１８と対向電極１０８との間に液晶層１０５が挟持されている。このため、画素毎に、画素電極１１８、対向電極１０８および液晶層１０５からなる液晶容量が構成されることになる。
【００２０】
特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と対向電極１０８との間を通過する光は、液晶層１０５に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる（ノーマリーホワイトモード）。
また、ＴＦＴ１１６を介した液晶容量からの電荷リークの影響を少なくするために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって電圧Ｖｓｓの給電線に共通接地されている。
なお、画素１１０におけるＴＦＴ１１６は、走査線駆動回路１３０や、シフトレジスタ１４２、ＡＮＤ回路１４４、サンプリングスイッチ１５０の構成素子と共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
【００２１】
再び説明を図１に戻す。走査制御回路２１２は、上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫから、転送開始パルスＤＸおよびクロック信号ＣＬＸを生成してブロック選択回路１４０による水平走査を制御するとともに、転送開始パルスＤＹおよびクロック信号ＣＬＹを生成して、走査線駆動回路１３０による垂直走査を制御するものである。
さらに、走査制御回路２１２は、図７に示されるように水平帰線期間において、クロック信号ＣＬＸの半分値であるパルス幅の基準パルスＲｅｆを、当該クロック信号ＣＬＸがＨレベルである期間に同期して１ショット生成し、パネル１００のモニタ信号線１７３に供給する。
また、走査制御回路２１２は、図７に示されるように水平有効表示期間において、クロック信号ＣＬＸの論理レベルが遷移するタイミングを含む過渡的な期間でＬレベルとなり、それ以外の期間で、すなわち、クロック信号ＣＬＸの論理レベルが安定している期間でＨレベルとなるイネーブル信号Ｅｎｂを生成するとともに、水平帰線期間に生成した基準パルスＲｅｆをモニタパルスＭａとしてイネーブル信号Ｅｎｂの供給経路を同じくして、すなわち、モニタパルスＭａとイネーブル信号Ｅｎｂとを合わせて、信号Ｍａ／Ｅｎｂとしてパネル１００のパルス信号線１４３に供給する。
したがって、処理回路５０からの出力時点では、基準パルスＲｅｆとモニタパルスＭａとは互いに同一タイミングにて出力される。
【００２２】
このように、走査制御回路２１２は、パネル１００の垂直走査および水平走査を制御するが、上位装置から供給される映像データＶｉｄと一致したタイミングで制御するのではなく、相展開における伸長分、すなわち、映像データＶｉｄの６画素分だけ遅延したタイミングにて垂直走査および水平走査を制御する。詳細には、走査制御回路２１２は、垂直走査で用いる転送開始パルスＤＹ、クロック信号ＣＬＹと、水平走査で用いる転送開始パルスＤＸ、クロック信号ＣＬＸ、イネーブルパルスＥｎｂとを、垂直走査信号Ｖｓおよび水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫで示されるタイミングよりも、相展開における伸長分（ドットクロック信号ＤＣＬＫの６周期分）だけ遅延したタイミングで出力する。
この理由は、後述するように、本実施形態では位相調整回路群３２０が、初期状態として、それぞれ映像データＶｄ１ｄ〜Ｖｄ６ｄに対して映像データＶｉｄの６画素分だけ遅延したタイミングとなるように調整されるからである。
【００２３】
選択制御回路２１６は、後述するように、パネル１００から供給されたモニタ信号Ｄｅｔのパルス状態から制御信号ＳＳを生成するとともに、次に説明する位相調整回路３２００の各々に供給することによって、当該位相調整回路３２００におけるセレクタの選択を制御するものである。
【００２４】
そこで、説明の便宜上、位相調整回路群３２０（位相調整回路３２００）の詳細について図４を参照して説明する。上述したように、位相調整回路群３２０は、チャネル毎に位相調整回路３２００を有し、位相調整回路同士は互いに同一構成である。そこで、位相調子絵回路３２００については、チャネル１に対応するもの（すなわち映像データＶｄ１ｄを補正するもの）を例にとって説明する。
この図において、遅延回路（Ｄ）３２１０は、入力データをドットクロック信号ＤＣＬＫの１周期分だけ遅延させて出力するものであり、本実施形態では、ある段の遅延回路３２１０の出力データが次段の遅延回路３２１０の入力データとなるように９段分縦続接続されている。
【００２５】
この縦続接続において、第１段の遅延回路３２１０の入力端には、Ｓ／Ｐ変換回路３１０により相展開された映像データＶｄ１ｄが供給される一方、第３段から第９段までの遅延回路３２１０の各出力データは、Ｖｄ１−０〜Ｖｄ１−６として、それぞれセレクタ３２１２に供給されている。
セレクタ３２１２は、選択制御回路２１６による制御信号ＳＳにしたがって、データＶｄ１−０〜Ｖｄ１−６のいずれかを選択して、映像データＶｄ１ｆとして出力するものである。なお、初期状態においてセレクタ３２１２がデータＶｄ１−３を選択する点を上述した通りである。
ここではチャネル１について説明したが、チャネル２〜６の位相調整回路３２００についても同様な構成となっている。このため、初期状態において、映像データＶｄ１ｆは、映像データＶｄ１ｄに対して、相展開の伸長分（すなわち、ドットクロック信号ＤＣＬＫの１周期をｄ１とすると、６ｄ１だけ）遅延することになる。他の映像データＶｄ２ｆ〜Ｖｄ６ｆについても、初期状態では、相展開の伸長分だけ遅延する点は同様である。
【００２６】
次に、電気光学装置の動作について説明する。まず、便宜上、イネーブルパルスＥｎｂに位相ズレが発生していない状態を想定する。
電気光学装置の表示動作について、図６は、垂直走査を説明するためのタイミングチャートであり、図７は、水平走査を説明するためのタイミングチャートであり、図８は、連続する水平走査期間にわたって供給されるデータ信号の電圧波形の例を示す図である。
垂直有効表示期間の最初において、転送開始パルスＤＹが走査線駆動回路１３０に供給される。この供給によって、図６に示されるように、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが順次排他的にＨレベルになって、それぞれ走査線１１２に出力されるので、ここでは、まず走査信号Ｇ１がＨレベルになる水平走査期間について着目する。なお、この水平走査期間では、正極性書込を行うものとする。
【００２７】
水平走査期間は、水平帰線期間とこれに続く水平表示期間とに分けられる。水平有効表示期間では、水平走査に同期して供給される映像データＶｉｄが、第１に、Ｓ／Ｐ変換回路３１０によって６チャネルに分配されるとともに、時間軸に対して６倍に伸長され、第２に、分配および伸長された映像データＶｄ１ｄ〜Ｖｄ１ｄが、それぞれ位相調整回路群３２０によって位相調整されて映像データＶｄ１ｆ〜Ｖｄ１ｆとして出力され、第３に、Ｄ／Ａ変換回路群３３０によってそれぞれアナログ信号に変換され、第４に、さらに、増幅・反転回路３４０によって正極性書込に対応して電圧Ｖcを基準に正転して出力される。このため、増幅・反転回路３４０によるデータ信号Ｖｉｄ１〜Ｖｉｄ６の電圧は、画素を暗くさせるほど、電圧Ｖcよりも高位となる。
【００２８】
なお、イネーブルパルスＥｎｂがデータ信号Ｖｉｄ１〜Ｖｉｄ６に対して位相ズレしていない状態であれば、サンプリングパルスＳ１、Ｓ２、Ｓ３、…、Ｓｎに対しても位相差はゼロであるので、位相調整回路群３２０による位相調整量もゼロとなる。したがって、この状態では、位相調整回路群３２０により出力される映像データＶｄ１ｆ〜Ｖｄ６ｆは、Ｓ／Ｐ変換回路３１０により相展開された映像データＶｄ１ｄ〜Ｖｄ６ｄに対して、相展開の伸長分だけ遅延する。ただし、走査制御回路２１２も、パネル１００の垂直走査および水平走査を、垂直走査信号Ｖｓおよび水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫで示されるタイミングよりも、相展開における伸長分だけ遅延したタイミングで制御するので、結果的に、映像データＶｄ１ｆ〜Ｖｄ６ｆは、パネル１００の垂直走査および水平走査に同期して出力されることになる。
【００２９】
一方、走査信号Ｇ１がＨレベルになる水平有効表示期間では、図７に示されるように、シフトレジスタ１４２が、転送開始パルスＤＸをクロック信号ＣＬＸによって取り込むとともに順次シフトするので、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａｎは順番にＨレベルとなる。
ここでは、イネーブルパルスＥｎｂがデータ信号Ｖｉｄ１〜Ｖｉｄ６に対して位相ズレが発生していない場合を想定しているので、イネーブルパルスＥｎｂは、図７に示されるようなものとなる。このため、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａｎは、イネーブルパルスＥｎｂによりそれぞれＨレベルとなるパルス幅が狭められて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ（ｎ−１）、Ｓｎとして出力される。
【００３０】
いま、走査信号Ｇ１がＨレベルになる水平有効走査期間において、サンプリング信号Ｓ１がＨレベルになると、左から１番目のブロックに属する６本のデータ線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６のうち対応するものがそれぞれサンプリングされる。そして、サンプリングされたデータ信号Ｖｉｄ１〜Ｖｉｄ６は、図２において上から数えて１行目の走査線１１２と当該６本（左から数えて１〜６列目）のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
この後、サンプリング信号Ｓ２がＨレベルになると、今度は、２番目のブロックに属する６本のデータ線１１４に、それぞれデータ信号Ｖｉｄ１〜Ｖｉｄ６がサンプリングされて、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該６本（左から数えて７〜１２列目）のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
【００３１】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次Ｈレベルになると、第３番目、第４番目、…、第ｎ番目のブロックに属する６本のデータ線１１４にデータ信号Ｖｉｄ１〜Ｖｉｄ６のうち対応するものがサンプリングされ、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該６本のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。これにより、第１行目の画素のすべてに対する書き込みが完了することになる。
【００３２】
続いて、走査信号Ｇ２がＨレベルになる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この水平有効表示期間においては、負極性書込が行われることになる。
一方、水平帰線期間において映像データＶｉｄは画素の黒色化を指定するが、直前の水平有効表示期間では正極性書込であったので、データ信号Ｖｉｄ１〜Ｖｉｄ６は、図８に示されるように当該水平帰線期間の略中心タイミングにおいて、画素１１０における画素電極１１８に印加された場合に当該画素を最低階調の黒色とさせる正極性電圧Ｖb(+)から当該画素を最低階調の黒色とさせる負極性電圧Ｖb(-)へと切り替わる。
なお、図８における電圧の関係について言及すると、電圧Ｖw(-)、Ｖg(-)は、画素１１０における画素電極１１８に印加された場合に当該画素を、それぞれ最高階調の白色、中間階調である灰色とさせる負極性電圧である。一方、Ｖw(+)、Ｖg(+)は、画素１１０における電極１１８に印加された場合に、それぞれ当該画素を最高階調の白色、中間階調である灰色とさせる正極性電圧であり、電圧Ｖcを基準にしたときにＶw(-)、Ｖg(-)と対称関係にある。なお、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍの電圧関係については、そのＬレベルが電圧Ｖb(-)よりも低く、走査信号のＨレベルが電圧Ｖb(+)よりも高い。
【００３３】
走査信号Ｇ２がＨレベルになる水平有効表示期間の動作は、走査信号Ｇ１がＨレベルになる水平有効表示期間と同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが順次Ｈレベルになって、第２行目の画素のすべてに対する書き込みが完了することになる。ただし、走査信号Ｇ２がＨレベルとなる水平有効表示期間は負極性書込であるので、増幅・反転回路３４０は、６チャネルに分配されて、時間軸に対して６倍に伸長された信号を、負極性書込に対応して、電圧Ｖcを基準に反転して出力する。このため、データ信号Ｖｉｄ１〜Ｖｉｄ６の電圧は、図８に示されるように、画素を暗くさせるほど、電圧Ｖcよりも低位となる。
【００３４】
以下同様にして、走査信号Ｇ３、Ｇ４、…、ＧｍがＨレベルになって、第３行目、第４行目、…、第ｍ行目の画素に対して書き込みが行われることになる。これにより、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極性書込が行われて、この１垂直走査期間においては、第１行目〜第ｍ行目の画素のすべてにわたって書き込みが完了することになる。
なお、データ信号Ｖｉｄ〜Ｖｉｄ６は、水平帰線期間の略中心タイミングにおいて、正極性書込の水平有効表示期間から負極性書込の水平有効表示期間に移行する場合には電圧Ｖb(+)から電圧Ｖb(-)へ、負極性書込の水平有効表示期間から正極性書込の水平有効表示期間に移行する場合には電圧Ｖb(-)から電圧Ｖb(+)へ、それぞれ切り替わる。
また、次の１垂直走査期間においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。
このように、垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶層１０５に直流成分が印加されることがなくなり、液晶層１０５の劣化が防止される。
【００３５】
ところで、データ信号Ｖｉｄ１〜Ｖｉｄ６や信号Ｍａ／Ｅｎｂなどの各種信号は、タイミングが揃えられて処理回路５０から出力される。また、各種信号は、処理回路５０からパネル１００へＦＰＣ基板を介して供給されるが、銅箔パターン等の相違があるものの、経路が異なることに起因するタイミングズレはＦＰＣ基板では問題にならない、と考えられる。
しかしながら、パネル１００では、配線等がガラス基板上に形成されるので、抵抗率や寄生容量はＦＰＣ基板と比較して大きい。さらに、パネル１００において信号Ｍａ／Ｅｎｂとデータ信号Ｖｉｄ１〜Ｖｉｄ６とは供給経路とが異なる。
このため、パネル１００において入力時にタイミングが一致していても、パネル１００内部においてはデータ信号Ｖｉｄ１〜Ｖｉｄ６に対し、信号Ｍａ／Ｅｎｂに含まれるイネーブルパルスＥｎｂに位相ズレが発生する場合がある。
【００３６】
仮に、図９（ｂ）に示されるようにパネル１００内部においてデータ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対してイネーブルパルスＥｎｂの位相が遅れた場合、サンプリング信号についてもＨレベルとなるタイミングも遅延するので、データ線１１４には、本来の画素に対応するデータ信号がサンプリングされた後に、続いて供給される画素に対応するデータ信号がサンプリングされてしまう。このため、表示品位が著しく低下する。
反対に、図９（ｃ）に示されるようにパネル１００内部においてデータ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対してイネーブルパルスＥｎｂの位相が進んだ場合、データ線１１４には、本来の画素に対応するデータ信号がサンプリングする前に、本来の画素よりも時間的に先行して供給されるデータ信号がサンプリングされてしまうので、本来の画素をサンプリングする時間が確保できない状態となる結果、やはり表示品位が低下する。
なお、図９（ａ）は、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対してイネーブルパルスＥｎｂの供給タイミングが一致して、理想的な状態となっている場合を示す図である。また、図９において、「ｉ」は、サンプリング信号を一般的に説明するための符号であり、１≦ｉ≦ｎを満たす正整数である。このため、サンプリング信号Ｓｉ、Ｓ（ｉ＋１）、Ｓ（ｉ＋２）、…、とは、時間的に隣接してＨレベルとなる３つのサンプリング信号を示している。
【００３７】
そこで、実施形態では、パネル１００内においてイネーブルパルスＥｎｂの位相がデータ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対してどれだけズレているかを位相差検出回路１８０で検出し、その位相差がなくなる方向に位相調整回路３２００におけるセレクタ３２１２の選択を制御して、映像データＶｄ１ｆ〜Ｖｄ６ｆが、イネーブルパルスＥｎｂの位相と一致するような構成となっている。
ところで、イネーブルパルスＥｎｂの立ち上がりおよび立ち下がりタイミングは、クロック信号ＣＬＸに一致しないし、データ信号Ｖｉｄ１〜Ｖｉｄ６もアナログ信号である。このため、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対するイネーブルパルスＥｎｂの位相ズレを直接的に検出することが困難である。
そこで、本実施形態では、表示に寄与しない水平帰線期間において、クロック信号ＣＬＸに同期し、かつ、半周期分の基準パルスＲｅｆを、イネーブルパルスＥｎｂが供給されるパルス信号線１４３にモニタパルスＭａとして供給するとともに、同じ基準パルスＲｅｆを、画像信号線１７１に隣接するモニタ信号線１７３にも供給して、モニタパルスＭａと基準パルスＲｅｆとの位相差をパネル１００内部で検出して、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対するイネーブルパルスＥｎｂの位相ズレを間接的に検出する構成としたのである。
【００３８】
この構成の詳細について述べると、基準パルスＲｅｆがモニタ信号線１７３の入力側一端に供給されると、当該モニタ信号線１７３の他端であるＴＦＴ１８４のソースでは、データ信号Ｖｉｄ１〜Ｖｉｄ６と同程度の遅延が発生する。また、モニタパルスＭａが、パルス信号線１４３の入力側一端に供給されると、当該パルス信号線１４３の他端であるＡＮＤ回路１８２の入力端の一方では、イネーブルパルスＥｎｂと同程度の遅延が生じる。このため、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対するイネーブルパルスＥｎｂの位相差は、基準パルスＲｅｆに対してモニタパルスＭａがパネル１００においてどれだけズレているかを次のように判断することで、検出することができる。
【００３９】
例えば図１０（ａ）に示されるように、パネル１００の入力時点において基準パルスＲｅｆとモニタパルスＭａとが互いに一致している場合に、パネル１００における遅延の程度が同一であれば、ＴＦＴ１８４のソースに到達した基準パルスＲｅｆ’と、ＡＮＤ回路１８２の入力端の一方に到達したモニタパルスＭａ’とは、ともに時間ｄ３だけ共通に遅延する。このため、ＴＦＴ１８４のドレインに出力された直後の検出信号Ｄｅｔは、基準パルスＲｅｆよりも遅延こそすれ、同一のパルス幅（クロック信号ＣＬＸの半周期）を有することになる。
この検出信号Ｄｅｔは、処理回路５０内の選択制御回路２１６にフィードバックされるが、当該選択制御回路２１６が受信した時点（図１および図１０において信号Ｄｅｔ’）では、ＴＦＴ１８４のドレインに出力された直後の波形よりもさらに時間ｄ４だけ遅延する。ただし、そのパルス幅は、遅延とは無関係に保存された状態で選択制御回路２１６に受信される。このため、選択制御回路２１６は、基準パルスＲｅｆがパネル１００に送出されてから時間（ｄ３＋ｄ４）経過した時点で信号Ｄｅｔ’がＨレベルに遷移し、かつ、信号Ｄｅｔ’の（Ｈレベルの）パルス幅が基準パルスＲｅｆのパルス幅（クロック信号ＣＬＸの半周期）と同値であれば、パネル１００内においてイネーブルパルスＥｎｂがデータ信号Ｖｉｄ１〜Ｖｉｄ６に対して位相ズレしていない、と判断することができる。
なお、時間ｄ３、ｄ４は、パネル固有の値であり、環境等によって変動しない性質の値であるので、実験的に遅延時間を求めて記憶させておき、選択制御回路２１６が判断時に記憶値を用いる構成とすれば良い。また例えば、走査制御回路２１２が基準パルスＲｅｆを出力した旨を通知する構成とすれば、選択制御２１６は、信号Ｄｅｔ’の状態を、当該通知を受けてから時間（ｄ３＋ｄ４）経過した時点で判断することができる。
【００４０】
一方、パネル１００内においてイネーブルパルスＥｎｂがデータ信号Ｖｉｄ１〜Ｖｉｄ６に対し位相が遅れていれば、図１０（ｂ）に示されるように、基準パルスＲｅｆ’に対して、モニタパルスＭａ’はさらに遅延する。このため、ＴＦＴ１８４のドレインに出力直後の検出信号ＤｅｔがＨレベルとなるパルスの前端部分が、基準パルスＲｅｆ’よりも、遅延したモニタパルスＭａ’の分だけ短くなる。このあと、当該検出信号Ｄｅｔは、時間ｄ４だけ遅延し、そのパルス幅が保存された状態で選択制御回路２１６に受信される。このため、選択制御回路２１６は、基準パルスＲｅｆがパネル１００に送出されてから時間（ｄ３＋ｄ４）経過した時点で信号Ｄｅｔ’がＬレベルであれば、パネル１００内においてイネーブルパルスＥｎｂの位相がデータ信号Ｖｉｄ１〜Ｖｉｄ６に対して遅れている、と判断することができる。さらに、選択制御回路２１６は、信号Ｄｅｔ’が当該時点よりも後にＨレベルとなったとき、そのパルス幅が基準パルスＲｅｆのパルス幅に対しどれだけ短くなっているかによって、イネーブルパルスＥｎｂの位相の遅れ量を求めることができる。
【００４１】
また、パネル１００内においてイネーブルパルスＥｎｂがデータ信号Ｖｉｄ１〜Ｖｉｄ６に対し位相が進んでいれば、図１０（ｃ）に示されるように、基準パルスＲｅｆ’に対して、モニタパルスＭａ’は時間的に先行する。このため、ＴＦＴ１８４のドレインに出力された直後の検出信号ＤｅｔがＨレベルとなるパルスの後端部分が、基準パルスＲｅｆ’よりも、先行したモニタパルスＭａ’の分だけ短くなる。このあと、当該検出信号Ｄｅｔは、時間ｄ４だけ遅延し、そのパルス幅が保存された状態で選択制御回路２１６に受信される。
このため、選択制御回路２１６は、基準パルスＲｅｆがパネル１００に送出されてから時間（ｄ３＋ｄ４）経過した時点で信号Ｄｅｔ’がＨレベルであれば、パネル１００内においてイネーブルパルスＥｎｂの位相がデータ信号Ｖｉｄ１〜Ｖｉｄ６に対して進んでいるか、または、進み量がゼロと判断することができる。さらに、選択制御回路２１６は、信号Ｄｅｔ’が当該時点でＨレベルとなったとき、そのパルス幅が基準パルスＲｅｆのパルス幅に対しどれだけ短くなっているかによって、イネーブルパルスＥｎｂの位相の進み量を求めることができる。
【００４２】
このように選択制御回路２１６は、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するイネーブルパルスＥｎｂの位相差を求めることができる。そして、選択制御回路２１６は、求めた位相差に応じて、各チャネルに対応する位相調整回路３２００におけるセレクタ３２１２の選択し、映像データＶｄ１ｆ〜Ｖｄ６ｆの位相を進めたり、遅らせたりして、これにより、データ信号Ｖｉｄ１〜Ｖｉｄ６が、イネーブルパルスＥｎｂの供給タイミングに一致するように制御する。
【００４３】
そこで、選択制御回路２１６によるセレクタ３２１２の選択動作について説明する。図１１は、この選択動作を説明するためのフローチャートである。なお、この図は、チャネル１の位相調整回路３２００におけるセレクタ３２１２への選択動作を示すが、他のチャネル２〜６についても同様に選択動作が実行される。
まず、選択制御回路２１６は、初期状態として、セレクタ３２１２に対しデータＶｄ１−３の選択を指令する制御信号ＳＳを出力する（ステップＳｐ１）。このため、セレクタ３２１２が実際にデータＶｄ１−３を選択する結果、映像データＶｄ１ｄに対する映像データＶｄ１ｆの遅延量は、映像データＶｉｄに対する垂直走査および水平走査の遅延量と一致するように設定される。なお、チャネル２〜５についても同様である。
【００４４】
次に、選択制御回路２１６は、走査制御回路２１２が水平帰線期間において基準パルスＲｅｆを出力した旨の通知を受信したか否かを判別し（ステップＳｐ２）、この判別結果がＹｅｓとなるまで待機する。
選択制御回路２１６は、当該通知を受信したならば、上述したように当該通知を受信してから時間（ｄ３＋ｄ４）経過した時点で信号Ｄｅｔ’の状態およびそのパルス幅から、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するイネーブルパルスＥｎｂの位相差を求める（ステップＳｐ３）。
次に、選択制御回路２１６は、求めたイネーブルパルスＥｎｂの位相差が時間ｄ１の半分値以上であるか否かを判別する（ステップＳｐ４）。すなわち、選択制御回路２１６は、イネーブルパルスＥｎｂの位相が位相調整回路３２００における遅延回路３２１０の遅延時間ｄ１の半分値に相当する分以上進んでいる、または、遅れているか否かを判別する。
【００４５】
この判別結果がＮｏである、ということは、位相調整回路３２００による位相調整が不要であることを意味するので、処理手順がステップＳｐ２に戻る一方、この判別結果がＹｅｓあれば、選択制御回路２１６は、イネーブルパルスＥｎｂがデータ信号Ｖｉｄ１〜Ｖｉｄ６に対して遅れているのか、進んでいるのかを判別する（ステップＳｐ５）。位相遅れであれば（判別結果がＹｅｓであれば）、選択制御回路２１６は、セレクタ３２１２に対し、現時点の選択信号よりも１段位相を遅らせたデータを選択するように制御信号ＳＳによって指令する（ステップＳｐ６）。これにより、セレクタ３２１２では、選択される映像データの位相が実際に１段遅れる。映像データＶｄ１ｆ〜Ｖｄ１ｆが遅れると、遅れていたイネーブルパルスＥｎｂに対して位相が近づくので、イネーブルパルスＥｎｂの位相差が無くなる方向の制御が行われることになる（図９（ｂ）の矢印参照）。
【００４６】
一方、位相進みであれば（ステップＳｐ５の判別結果がＮｏであれば）、選択制御回路２１６は、セレクタ３２１２に対し、現時点の選択信号よりも１段位相を進めたデータを選択するように制御信号ＳＳによって指令する（ステップＳｐ７）。これにより、セレクタ３２１２では、選択される映像データの位相が実際に１段進む。映像データＶｄ１ｆ〜Ｖｄ１ｆが進むと、進んでいたイネーブルパルスＥｎｂに対して位相が近づくので、やはり、イネーブルパルスＥｎｂの位相差が無くなる方向の制御が行われることになる（図９（ｃ）の矢印参照）。
【００４７】
ステップＳｐ６またはＳｐ７が終了すると、選択制御回路２１６は、処理手順を再びＳｐ１に戻す。このように、ステップＳｐ２〜Ｓｐ７が繰り返されると、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するイネーブルパルスＥｎｂの位相差が、時間ｄ１の半分値よりも小さくなるように維持されるので、当該位相差による表示品位が無視できる程度となる。
【００４８】
このように本実施形態によれば、データ信号Ｖｉｄ１〜Ｖｉｄ６に対してイネーブルパルスＥｎｂの供給タイミングが一致せず、位相差があっても、当該位相差をなくす方向に映像データＶｄ１ｆ〜Ｖｄ６ｆの供給タイミングが制御されるので、位相差に起因するゴーストを、個体差や環境温度等の影響を受けないで、キャンセルすることが可能となる。
さらに、イネーブルパルスＥｎｂの位相調整は、基準パルスＲｅｆが出力される水平帰線期間において実行され、水平有効表示期間において位相調整をしない構成となっているので、イネーブルパルスＥｎｂの位相調整に伴う表示品位の低下も防止される。
【００４９】
なお、実施形態では、信号Ｍａ／Ｅｎｂに検出用のモニタパルスＭａを含ませたが、転送開始パルスＤＸをモニタパルスＭａとしてモニタ信号線１７３に供給する構成としても良い。ただし、転送開始パルスＤＸで代用する場合には、転送開始パルスＤＸが供給されてからイネーブルパルスＥｎｂが供給されるまで、ある程度時間が空くような構成に変更する必要がある。
また、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するイネーブルパルスＥｎｂの位相差を間接的に検出するのではなく、例えば、帰線期間においてデータ信号Ｖｉｄ１〜Ｖｉｄ６に検出用ダミー信号を挿入するとともに、当該ダミー信号に同期した検出用イネーブルパルスを生成し、これら検出用ダミー信号と検出用イネーブルパルスをパネル１００に供給することによって、パネル１００内部における位相差を直接的に検出する構成としても良い。
【００５０】
上述した実施形態では、位相調整回路３２００における遅延回路３２１０の接続段数は、実施形態のように９段に限る必要もないし、遅延時間ｄ１を、ドットクロック信号ＤＣＬＫの１周期に限る必要もない。
くわえて、実施形態のように位相調整動作を、表示に影響を与えない期間に実行する構成が好ましいのであれば、例えば電源オン直後の一定時間において、当該位相調整動作を実行する構成としても良い。
また、実施形態では、映像データＶｄ１ｄ〜Ｖｄ６ｄを位相調整するだけであったが、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するイネーブルパルスＥｎｂの位相差をなくす方向に、イネーブル信号Ｅｎｂ、クロック信号ＣＬＸ（転送開始パルスＤＸ）のいずれかの供給タイミングを適宜調整する構成を組み合わせても良い。
さらに、相展開された映像データＶｄ１ｄ〜Ｖｄ６ｄを位相調整するのではなく、相展開前の映像データＶｉｄを位相調整する構成としても良い。
【００５１】
また、上述した実施形態にあっては、映像データＶｉｄを６チャネルの映像データＶｄ１ｄ〜Ｖｄ６ｄに展開する構成したが、展開するチャネル数は、「６」に限られるものではない。また、相展開する構成に限られず、点順次方式であっても良い。さらに、イネーブルパルスＥｎｂによってサンプリング信号を狭める構成でなくても適用可能である。
一方、上述した実施形態において、データ信号供給回路３００は、ディジタルの映像信号Ｖｉｄを処理するものとしたが、アナログの画像信号を処理する構成としても良い。また、データ信号供給回路３００においては、Ｓ／Ｐ展開の後にアナログ変換する構成としたが、最終的な出力が同じアナログ信号であるならば、アナログ変換した後にＳ／Ｐ展開する構成としても良い。
【００５２】
さらに、上述した実施形態にあっては、対向電極１０８と画素電極１１８との電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。
実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
以上については、液晶装置について説明したが、本発明では、映像データ（映像信号）を、画像信号線１７１を介して供給する構成であれば、例えばＥＬ（Electronic Luminescence）素子、電子放出素子、電気泳動素子、デジタルミラー素子などを用いた装置や、プラズマディスプレイなどにも適用可能である。
【００５３】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例として、上述したパネル１００をライトバルブとして用いたプロジェクタについて説明する。
図１２は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００５４】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態におけるパネル１００と同様であり、処理回路（図１２では省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００５５】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。
【００５６】
また、電子機器としては、図１２を参照して説明した他にも、直視型、例えば携帯電話や、パーソナルコンピュータ、テレビジョン、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】電気光学装置におけるパネルの構成を示す図である。
【図３】同パネルにおける画素の構成を示す図である。
【図４】１チャネル分の位相調整回路の構成を示す図である。
【図５】位相調整動作を説明するためのタイミングチャートである。
【図６】電気光学装置の表示動作を説明するためのタイミングチャートである。
【図７】電気光学装置の表示動作を説明するためのタイミングチャートである。
【図８】電気光学装置の表示動作を説明するためのタイミングチャートである。
【図９】イネーブルパルス／サンプリング信号の遅延を説明するための図である。
【図１０】同電気光学装置においてイネーブルパルスと検出パルスとの関係を説明するための図である。
【図１１】選択制御回路による選択動作を示すフリーチャートである。
【図１２】同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す図である。
【符号の説明】
【００５８】
１００…パネル、１３０…走査線駆動回路、１４２…シフトレジスタ、１４３…パルス信号線、１４４…ＡＮＤ回路、１５０…サンプリングスイッチ、１７１…画像信号線、１７３…モニタ信号線、２１２…走査制御回路、２１４…データ変換回路、２１６…選択制御回路、３２０…位相調整回路群、３２００…位相調整回路、３２１０…遅延回路、３２１２…セレクタ、２１００…プロジェクタ
【図１】
2006126439.tif 000003
【図２】
2006126439.tif 000004
【図３】
2006126439.tif 000005
【図４】
2006126439.tif 000006
【図５】
2006126439.tif 000007
【図６】
2006126439.tif 000008
【図７】
2006126439.tif 000009
【図８】
2006126439.tif 000010
【図９】
2006126439.tif 000011
【図１０】
2006126439.tif 000012
【図１１】
2006126439.tif 000013
【図１２】
2006126439.tif 000014