(57)【要約】【課題】液晶表示素子の一方の基板上に複数の信号線を配置する際に、信号線を配置するスペースを大きくすることなく、かつ、保護膜に欠陥が生じても信号線の酸化、電食を防止することが可能な液晶表示装置を提供する。【解決手段】一対の基板と、当該一対の基板間に狭持される液晶とを有する液晶表示素子と、複数の駆動回路と、表示制御装置と、電源回路とを備える液晶表示装置であって、前記液晶表示素子は、前記一対の基板の中の一方の基板上に、前記電源回路からの電源電圧、および前記表示制御装置からの信号を前記複数の駆動回路に供給する複数の信号線を有し、前記複数の信号線の一部の信号線は、互いに隣接する信号線との間の配線間隔が、各信号線上の電圧から決定される互いに隣接する信号線との間の電界強度が電食が発生しない電界強度となる間隔で配置されている。【選択図】図３
2006126835.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板と、当該一対の基板間に狭持される液晶とを有する液晶表示素子と、
複数の駆動回路と、
表示制御装置と、
電源回路とを備える液晶表示装置であって、
前記液晶表示素子は、前記一対の基板の中の一方の基板上に、前記電源回路からの電源電圧、および前記表示制御装置からの信号を前記複数の駆動回路に供給する複数の信号線を有し、
前記複数の信号線の少なくとも一部は、互いに隣接する信号線との間の配線間隔が均一でなく、各信号線上の電圧から決定される互いに隣接する信号線との間の電位差に応じて可変されていることを特徴とする液晶表示装置。
【請求項２】
前記複数の信号線の少なくとも一部は、前記互いに隣接する信号線との間の電位差が大きい程、前記互いに隣接する信号線との間の配線間隔が広くされていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
一対の基板と、当該一対の基板間に狭持される液晶とを有する液晶表示素子と、
複数の駆動回路と、
表示制御装置と、
電源回路とを備える液晶表示装置であって、
前記液晶表示素子は、前記一対の基板の中の一方の基板上に、前記電源回路からの電源電圧、および前記表示制御装置からの信号を前記複数の駆動回路に供給する複数の信号線を有し、
前記複数の信号線の一部の信号線は、互いに隣接する信号線との間の配線間隔が、各信号線上の電圧から決定される互いに隣接する信号線との間の電界強度が電食が発生しない電界強度となる間隔で配置されていることを特徴とする液晶表示装置。
【請求項４】
一対の基板と、当該一対の基板間に狭持される液晶とを有する液晶表示素子と、
複数の駆動回路と、
表示制御装置と、
電源回路とを備える液晶表示装置であって、
前記液晶表示素子は、前記一対の基板の中の一方の基板上に、前記電源回路からの電源電圧、および前記表示制御装置からの信号を前記複数の駆動回路に供給する複数の信号線を有し、
前記複数の信号線の一部の信号線は、互いに隣接する信号線との間の配線間隔が、各信号線上の電圧から決定される互いに隣接する信号線との間の電界強度が略同一となる間隔で配置され、
当該電界強度は、電食が発生しない電界強度であることを特徴とする液晶表示装置。
【請求項５】
前記一部の信号線は、前記液晶を駆動する際の液晶駆動用基準電圧を供給する信号線を含み、
前記液晶駆動用基準電圧を供給する信号線は、前記液晶側に最も近い位置に配置され、
前記一部の信号線の中の残りの信号線は、信号線上の電圧値が最も高い信号線が、前記液晶駆動用基準電圧を供給する信号線から最も遠い位置に配置されるとともに、前記信号線上の電圧値が最も高い信号線を基準に、各信号線上の電圧から決定される前記互いに隣接する信号線との間の電位差が最も小さくなるように配置されることを特徴とする請求項３または請求項４に記載の液晶表示装置。
【請求項６】
前記一部の信号線は、表示制御装置から供給される、時間の経過とともに電圧レベルが変化するパルス状電圧の信号を供給する信号線を含み、
前記パルス状電圧の信号を供給する信号線上の電圧は、前記パルス状電圧の時間平均の電圧値で規定することを特徴とする請求項１ないし請求項５のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係わり、特に、液晶表示パネル上に信号線を配置する際に有効な技術に関する。
【背景技術】
【０００２】
ＳＴＮ（Super Twisted Nematic）方式、あるいはＴＦＴ（Thin Film Transistor）方式の液晶表示モジュールは、ノート型パソコン等の表示装置として広く使用されている。
これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路（ドレインドライバおよびゲートドライバ）、表示制御装置（または、タイミングコントローラ）、電源回路を備えている。
なお、このような液晶表示装置は、例えば、下記特許文献１に記載されている。
【０００３】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開平１０−２６８８３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述した液晶表示モジュールでは、ドレインドライバ、ゲートドライバから電源電圧、および信号（パルス状電圧）を夫々印加することにより、液晶表示パネル内の画素を選択的に駆動し、画像を表示する。
その際、一般的に、フレキシブルケーブルを用いて、タイミングコントロール基板とドレイン基板、および、ドレイン基板とゲート基板とを接続し、タイミングコントロール基板より出力される電源電圧、および信号を、それぞれドレイン基板、ゲート基板に供給し、液晶表示パネル内の画素を駆動するようにしている。
しかしながら、タイミングコントロール基板より出力される電源電圧、および駆動電圧を、それぞれドレインドライバ、ゲートドライバに供給する方式として、フレキシブルケーブルを使用しない、所謂、フレキシブルケーブルレス方式を採用するときなどは、タイミングコントロール基板より出力される電源電圧、および駆動電圧を伝送する信号線を、液晶表示パネルの一方のガラス基板上に設ける必要がある。
【０００５】
前述したような場合には、それぞれの信号線に供給される電源電圧、あるいは信号の電圧値が夫々異なるために、各信号線間にはその電位差に比例する電界が発生することになる。
この電界強度が強いと、信号線を構成する金属材料が空気中の酸素などと反応を起こし酸化、電食するといった問題が生じてしまう。
このような問題を解決するために、従来は、（１）信号線の間隔をある程度あける、あるいは、（２）信号線を保護膜で覆い、空気にさらされないようにするなどの手法を採用していた。
しかしながら、前述の（１）の方法は、信号線を配線するためのスペースが大きくなり、液晶表示パネルの狭額縁化に対応できないという欠点があり、また、前述の（２）の方法は、保護膜は密度も低く、欠陥が生じた場合には部分的に信号線が大気にさらされてしまうことになるので、信号線間の電位差が大きく、かつ、その間隔が小さい場合には、強電界が発生し大気に触れた場所に電食が生じてしまうという欠点があった。
【０００６】
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、液晶表示素子の一方の基板上に複数の信号線を配置する際に、信号線を配置するスペースを大きくすることなく、かつ、保護膜に欠陥が生じても信号線の酸化、電食を防止することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
即ち、本発明は、一対の基板と、当該一対の基板間に狭持される液晶とを有する液晶表示素子と、複数の駆動回路と、表示制御装置と、電源回路とを備える液晶表示装置であって、前記液晶表示素子は、前記一対の基板の中の一方の基板上に、前記電源回路からの電源電圧、および前記表示制御装置からの信号を前記複数の駆動回路に供給する複数の信号線を有し、前記複数の信号線の少なくとも一部は、互いに隣接する信号線との間の配線間隔が均一でなく、各信号線上の電圧から決定される互いに隣接する信号線との間の電位差に応じて可変されていることを特徴とする。
また、本発明の好ましい実施の形態では、前記複数の信号線の少なくとも一部は、前記互いに隣接する信号線との間の電位差が大きい程、前記互いに隣接する信号線との間の配線間隔が広くされていることを特徴とする。
【０００８】
また、本発明は、一対の基板と、当該一対の基板間に狭持される液晶とを有する液晶表示素子と、複数の駆動回路と、表示制御装置と、電源回路とを備える液晶表示装置であって、前記液晶表示素子は、前記一対の基板の中の一方の基板上に、前記電源回路からの電源電圧、および前記表示制御装置からの信号を前記複数の駆動回路に供給する複数の信号線を有し、前記複数の信号線の一部の信号線は、互いに隣接する信号線との間の配線間隔が、各信号線上の電圧から決定される互いに隣接する信号線との間の電界強度が電食が発生しない電界強度となる間隔で配置されていることを特徴とする。
【０００９】
また、本発明は、一対の基板と、当該一対の基板間に狭持される液晶とを有する液晶表示素子と、複数の駆動回路と、表示制御装置と、電源回路とを備える液晶表示装置であって、前記液晶表示素子は、前記一対の基板の中の一方の基板上に、前記電源回路からの電源電圧、および前記表示制御装置からの信号を前記複数の駆動回路に供給する複数の信号線を有し、前記複数の信号線の一部の信号線は、互いに隣接する信号線との間の配線間隔が、各信号線上の電圧から決定される互いに隣接する信号線との間の電界強度が略同一となる間隔で配置され、当該電界強度は、電食が発生しない電界強度であることを特徴とする。
【００１０】
また、本発明の好ましい実施の形態では、前記一部の信号線は、前記液晶を駆動する際の液晶駆動用基準電圧を供給する信号線を含み、前記液晶駆動用基準電圧を供給する信号線は、前記液晶側に最も近い位置に配置され、前記一部の信号線の中の残りの信号線は、信号線上の電圧値が最も高い信号線が、前記液晶駆動用基準電圧を供給する信号線から最も遠い位置に配置されるとともに、前記信号線上の電圧値が最も高い信号線を基準に、各信号線上の電圧から決定される前記互いに隣接する信号線との間の電位差が最も小さくなるように配置されることを特徴とする。
また、本発明の好ましい実施の形態では、前記一部の信号線は、表示制御装置から供給される、時間の経過とともに電圧レベルが変化するパルス状電圧の信号を供給する信号線を含み、前記パルス状電圧の信号を供給する信号線上の電圧は、前記パルス状電圧の時間平均の電圧値で規定することを特徴とする。
【００１１】
前記手段によれば、表示制御装置から各駆動回路（ドレインドライバまたはゲートドライバ）に対して、電源電圧、および信号を供給する信号線を、液晶表示素子の一方基板上に配置する際に、各信号線の間隔を、各信号線上の電圧で決定される隣接する信号線との間の電界強度が電食が発生しない電界強度となる間隔になるように、即ち、各信号線上の電圧で決定される互いに隣接する信号線との間の電位差が大きい場合には、信号線の間隔を大きく、また、各信号線上の電圧で決定される互いに隣接する信号線との間の電位差が小さい場合には、信号線の間隔を小さくしたので、信号線を配置するスペースを大きくすることなく、保護膜に欠陥が生じても信号線の酸化、電食を防止することが可能となる。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置によれば、電源電圧、および信号を供給する信号線を、液晶表示素子の一方の基板上に配置する際に、信号線を配置するスペースを大きくすることなく、保護膜に欠陥が生じても信号線の酸化、電食を防止することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施の形態１］
［本発明が適用されるＴＦＴ方式の液晶表示モジュールの基本構成］
図４は、本発明が適用されるＴＦＴ方式の液晶表示モジュールの概略構成を示すブロック図である。
本実施の形態の液晶表示モジュール（ＬＣＭ）は、液晶表示パネル（ＴＦＴ−ＬＣＤ）１０の長辺側の一辺にドレインドライバ１３０が配置され、また、液晶表示パネル１０の短辺側の一辺に、ゲートドライバ１４０が配置される。
液晶表示パネル１０は、画素電極、薄膜トランジスタ等が形成されるＴＦＴ基板と、対向電極、カラーフィルタ等が形成されるフィルタ基板とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
【００１４】
図５は、図４に示す液晶表示パネル１０の一例の等価回路を示す図である。
同図に示すように、液晶表示パネル１０は、マトリクス状に形成される複数の画素を有する。
各画素は、隣接する２本の信号線（ドレイン信号線（Ｄ）またはゲート信号線（Ｇ））と、隣接する２本の信号線（ゲート信号線（Ｇ）またはドレイン信号線（Ｄ））との交差領域内に配置される。
各画素は薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）を有し、各画素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のソース電極は、画素電極（ＩＴＯ１）に接続され、画素電極（ＩＴＯ１）とコモン電極（または、対向電極）（ＩＴＯ２）との間に液晶層が設けられるので、画素電極（ＩＴＯ１）とコモン電極（ＩＴＯ２）との間には、液晶容量（ＣLC）が等価的に接続される。
また、画素電極（ＩＴＯ１）と前段のゲート信号線（Ｇ）との間には、付加容量（ＣADD）が接続される。
【００１５】
図６は、図４に示す液晶表示パネル１０の他の例の等価回路を示す図である。
図５に示す例では、前段のゲート信号線（Ｇ）とソース電極との間に付加容量（ＣADD）が形成されているが、図６に示す例の等価回路では、コモン電極（ＩＴＯ２）に供給されるＶｃｏｍの電圧が印加される共通信号線（ＣＬ）と画素電極（ＩＴＯ１）との間に保持容量（ＣＳＴＧ）が形成されている点が異なっている。
なお、図５、図６において、ＡＲは表示領域である。
本発明は、どちらにも適用可能であるが、前者の方式では、前段のゲート信号線（Ｇ）パルスが付加容量（ＣADD）を介して画素電極に飛び込むのに対し、後者の方式では、飛び込みがないため、より良好な表示が可能となる。
また、図５、図６は、縦電界方式の液晶表示パネルの等価回路を示しており、さらに、図５、図６は回路図であるが、実際の幾何学的配置に対応して描かれている。
【００１６】
図５、図６に示す液晶表示パネル１０において、列方向に配置された各画素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のドレイン電極は、それぞれドレイン信号線（Ｄ）に接続され、各ドレイン信号線（Ｄ）は、列方向の各画素の液晶に階調電圧を印加するドレインドライバ１３０に接続される。
また、行方向に配置された各画素における薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のゲート電極は、それぞれゲート信号線（Ｇ）に接続され、各ゲート信号線（Ｇ）は、１水平走査時間、行方向の各画素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のゲート電極に走査駆動電圧（正のバイアス電圧あるいは負のバイアス電圧）を供給するゲートドライバ１４０に接続される。
【００１７】
図４に示すインタフェース部１００は、タイミングコントローラ（本発明の表示制御装置）１１０と電源回路１２０とから構成される。
タイミングコントローラ１１０は、１個の半導体集積回路（ＬＳＩ）から構成され、コンピュータ本体側から送信されてくるクロック信号（ＣＫ）、ディスプレイタイミング信号（ＤＴＭＧ）、水平同期信号（ＨＳＹＮＣ）、垂直同期信号（ＶＳＹＮＣ）の各表示制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）を基に、ドレインドライバ１３０、および、ゲートドライバ１４０を制御・駆動する。
タイミングコントローラ１１０は、ディスプレイタイミング信号が入力されると、これを表示開始位置と判断し、スタートパルス（表示データ取込開始信号）を信号線１３５を介して第１番目のドレインドライバ１３０に出力し、さらに、受け取った単純１列の表示データを、表示データのバスライン１３３を介してドレインドライバ１３０に出力する。
その際、タイミングコントローラ１１０は、ドレインドライバ１３０のデータラッチ回路に表示データをラッチするための表示制御信号である表示データラッチ用クロック信号（ＣＬ２）を信号線１３１を介して出力する。
本体コンピュータ側からの表示データは、例えば、６ビットあるいは８ビットで、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各データを１つの組にして単位時間毎に転送される。
【００１８】
タイミングコントローラ１１０は、ディスプレイタイミング信号の入力が終了するか、または、ディスプレイタイミング信号が入力されてから所定の一定時間が過ぎると、１水平分の表示データが終了したものとして、ドレインドライバ１３０の内部のラッチ回路に蓄えていた表示データに基づく階調電圧を、液晶表示パネル１０のドレイン信号線（Ｄ）に出力するための表示制御信号である出力タイミング制御用クロック信号（ＣＬ１）を信号線１３２を介してドレインドライバ１３０に出力する。
また、タイミングコントローラ１１０は、垂直同期信号入力後に、第１番目のディスプレイタイミング信号が入力されると、これを第１番目の表示ラインと判断して信号線１４２を介してゲートドライバ１４０にフレーム開始指示信号（ＦＬＭ）を出力する。
さらに、タイミングコントローラ１１０は、水平同期信号に基づいて、１水平走査時間毎に、順次液晶表示パネル１０の各ゲート信号線（Ｇ）に正のバイアス電圧を印加するように、信号線１４２を介してゲートドライバ１４０へ１水平走査時間周期のシフトクロック信号（ＣＬ３）を出力する。
これにより、液晶表示パネル１０の各ゲート信号線（Ｇ）に接続された複数の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）が、１水平走査時間の間導通し、１表示ラインの画素に階調電圧が書き込まれる。
以上の動作により、液晶表示パネル１０に画像が表示される。
【００１９】
図４に示す電源回路１２０は、正電圧生成回路１２１、負電圧生成回路１２２、コモン電極（対向電極）電圧生成回路１２３、ゲート電極電圧生成回路１２４から構成される。
正電圧生成回路１２１、負電圧生成回路１２２は、それぞれ直列抵抗分圧回路で構成され、正電圧生成回路１２１は、例えば、正極性の５値の階調基準電圧（Ｖ"０〜Ｖ"４）を、負電圧生成回路１２２は、例えば、負極性の５値の階調基準電圧（Ｖ"５〜Ｖ"９）を出力する。
この正極性の階調基準電圧（例えば、Ｖ"０〜Ｖ"４）、および負極性の階調基準電圧（例えば、Ｖ"５〜Ｖ"９）は、各ドレインドライバ１３０に供給される。
また、各ドレインドライバ１３０には、信号線１３４を介して、タイミングコントローラ１１０からの交流化信号（交流化タイミング信号；Ｍ）も供給される。
コモン電極電圧生成回路１２３はコモン電極（ＩＴＯ２）に印加する駆動電圧を、ゲート電極電圧生成回路１２４は薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のゲート電極に印加する駆動電圧（正のバイアス電圧および負のバイアス電圧）を生成する。
【００２０】
［本発明の実施の形態１の液晶表示モジュールの構成］
図１は、本発明の実施の形態１の液晶表示モジュールにおける、液晶表示パネル１０の周囲にドレインドライバ１３０およびゲートドライバ１４０を配置した状態を示す図である。
図１において、３１は、液晶表示パネル１０の一方のガラス基板（ＴＦＴ基板側のガラス基板）と、ドレイン基板３０との間に実装されるドレイン側ＴＣＰ（Tape Carrier Package）、４１は、液晶表示パネル１０の一方のガラス基板と、ゲート基板４０との間に実装されるゲート側ＴＣＰである。
ドレイン側ＴＣＰ（３１）には、ドレインドライバ１３０を構成する半導体チップ（ＩＣｄ）が、ゲート側ＴＣＰ（４１）には、ゲートドライバ１４０を構成する半導体チップ（ＩＣｇ）が搭載されている。
また、タイミングコントロール基板２０には、タイミングコントローラ１１０および電源回路１２０が搭載されている。
【００２１】
［従来の液晶表示モジュールの構成］
図８は、従来の液晶表示モジュールにおける、液晶表示パネル１０の周囲にドレインドライバ１３０およびゲートドライバ１４０を配置した状態を示す図である。
図８に示すように、従来の液晶表示モジュールでは、タイミングコントロール基板２０からドレイン基板３０に対して出力される電源電圧、および信号は、フレキシブルケーブル６０を介してドレイン基板３０に送出される。
また、タイミングコントロール基板２０からゲート基板４０に対して出力される電源電圧、および信号は、フレキシブルケーブル６０→ドレイン基板３０→フレキシブルケーブル６１→ゲート基板４０を介して、ゲート基板４０に送出される。
【００２２】
［本発明の実施の形態の液晶表示モジュールの特徴］
図２は、図１中の点線の円の部分を拡大して示す図である。
なお、図２において、ＳＵＢ１は、ＴＦＴ基板側のガラス基板、ＳＵＢ２は、フィルタ基板側のガラス基板である。
本実施の形態では、タイミングコントロール基板２０からゲート基板４０に送出される電源電圧、および信号は、ドレイン基板３０→第１番目のドレイン側ＴＣＰ（３１）→ガラス基板（ＳＵＢ１）上の信号線５０→第１番目のゲート側ＴＣＰ（４１）→ゲート基板４０の順に転送される。
ここで、タイミングコントロール基板２０からゲート基板４０に送出される電源電圧は、Ｖｃｏｍ、ＶＧＨ、ＶＧＬ、ＶｃｃおよびＧＮＤの５種類であり、信号は、クロック（ＣＬ３）、ＦＬＭ（フレーム開始指示信号）、およびＯＥ（アウトプットイネーブル信号）の３種類である。
なお、これらの信号線５０は、Ａｌ（アルミニウム）、Ｃｒ（クロム）、あるいはモリブデン（Ｍｏ）等で形成され、通常、保護膜などで覆われ、大気と接触しないようにされている。
また、図２中には、信号線は９本図示されているが、１本はダミーの信号線である。
次に、本実施の形態の特徴とする信号線の配線間隔について、図３を用いて説明する。
なお、この図３では、主に、電源電圧（Ｖｃｏｍ，ＶＧＨ，ＶＧＬ，Ｖｃｃ，ＧＮＤ）について説明する。
また、これらの電源電圧の電圧値を表１に示す。
【００２３】
【表１】
2006126835.tif 000003
【００２４】
なお、Ｖｃｏｍは、コモン電極（ＩＴＯ２）に印加する電圧、ＶＧＨは、薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）をオンとする電圧、ＶＧＬは、薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）をオフとする電圧、Ｖｃｃは、ゲートドライバ１４０を構成する半導体チップ内部の論理回路用の電源電圧、ＧＮＤ（またはＶｓｓともいう）は、接地電圧である。
図３に示すように、Ｖｃｏｍの電圧は、コモン電極（ＩＴＯ２）に印加する電圧であり、液晶パネル１０内部に供給する必要があるため、Ｖｃｏｍを供給する信号線５１は、液晶パネル１０の一番内側（有効表示領域ＡＲに一番近い領域）に配置する。
それ以外の信号線（５２〜５５）は、表１に示すように、互いに隣接する信号線との間の電位差が最も小さくなるように配置する。
本実施の形態では、図３に示すように、Ｖｃｏｍを供給する信号線５１→ＶＧＬを供給する信号線５２→ＧＮＤを供給する信号線５３→Ｖｃｃを供給する信号線５４→ＶＧＨを供給する信号線５５の順となる。
【００２５】
そして、本実施の形態では、互いに隣接する信号線間の電位差が最も大きい信号線の間隔（本実施の形態では、Ｖｃｃを供給する信号線５４とＶＧＨを供給する信号線５５との間の間隔）を電食が発生しない、電界強度となるように決定する。
本実施の形態では、表１に示すように、このＶｃｃを供給する信号線５４とＶＧＨを供給する信号線５５との間の間隔１．０ｍｍとした。
したがって、電界強度は、１６．７（＝１６．７／１．０）（Ｖ／ｍｍ）となる。
そして、残りの信号線の間の配線間隔を、前述した電界強度と略等しくなるように決定する。
したがって、本実施の形態では、表１に示すように、Ｖｃｃを供給する信号線５４とＧＮＤを供給する信号線５３との間の配線間隔は０．２ｍｍ、ＧＮＤを供給する信号線５３とＶＧＬを供給する信号線５２との間の配線間隔は０．２４ｍｍ、ＶＧＬを供給する信号線５２とＶｃｏｍを供給する信号線５２との間の配線間隔は０．６ｍｍとなる。
【００２６】
このように、信号線（５１ないし５５）の配線間隔を決定することにより、電食が発生せず、また他の配置に比べて、最も少ないスペースで配線を配置することが可能となる。
なお、前述の説明では、電食が発生しない電界強度が、１６．７（Ｖ／ｍｍ）である場合について説明したが、この電食が発生しない電界強度は、信号線の材料、保護膜の容量などにより、液晶表示パネル毎に異なるので、各液晶表示パネル毎に電食が発生しない電界強度として最適な電界強度を設定する必要がある。
また、前述の説明では、電源電圧（Ｖｃｏｍ，ＶＧＨ，ＶＧＬ，Ｖｃｃ，ＧＮＤ）を供給する信号線の配線間隔について説明したが、信号（クロック（ＣＬ３）、ＦＬＭ（フレーム開始指示信号）、ＯＥ（アウトプットイネーブル信号））を供給する信号線との間の配線間隔も同様にして決定することができる。
但し、これらの信号は、時間の経過とともに電圧値が変化する電圧（所謂、パルス状電圧）であるので、この場合の電圧値は、時間平均をとって規定する必要がある。
【００２７】
［実施の形態２］
［本発明の実施の形態の液晶表示モジュールの構成］
図７は、本発明の実施の形態２の液晶表示モジュールにおける、液晶表示パネル１０の周囲にドレインドライバ１３０およびゲートドライバ１４０を配置した状態を示す図である。
本実施の形態の液晶表示モジュールでは、タイミングコントローラ１１０、ドレインドライバ１３０を構成する半導体チップＩＣｄ、ゲートドライバ１４０を構成する半導体チップＩＣｇが、液晶表示パネル１０のＴＦＴ基板側のガラス基板（ＳＵＢ１）上に実装される。
そして、タイミングコントロール１１０から、ゲートドライバ１４０を構成する半導体チップＩＣｇに供給される信号、および電源回路１２０からゲートドライバ１４０を構成する半導体チップＩＣｇに供給される電源電圧は、液晶表示パネル１０のＴＦＴ基板側のガラス基板（ＳＵＢ１）上に形成された信号線を介して、ゲートドライバ１４０を構成する各半導体チップＩＣｇに供給される。
ここで、電源回路１２０は、液晶表示パネル１０の外部に設置される。
【００２８】
また、タイミングコントロール１１０から、ドレインドライバ１３０を構成する半導体チップＩＣｄに供給される信号、および電源回路１２０からドレインドライバ１３０を構成する半導体チップＩＣｄに供給される階調基準電圧は、液晶表示パネル１０のＴＦＴ基板側のガラス基板（ＳＵＢ１）上に形成された信号線を介して、各ドレインドライバ１３０を構成する半導体チップＩＣｄに供給される。
但し、ドレインドライバ１３０を構成する半導体チップ内部の論理回路用の電源電圧は、電源回路１２０→フレキシブルプリント基板１５０を介して、各ドレインドライバ１３０に供給される。
本実施の形態においても、液晶表示パネル１０のＴＦＴ基板側のガラス基板（ＳＵＢ１）上に形成される信号線の配線間隔を、前述したような配線間隔とすることにより、信号線を配置するスペースを大きくすることなく、保護膜に欠陥が生じても信号線の酸化、電食を防止することが可能となる。
【００２９】
なお、本実施の形態において、ドレインドライバ１３０を構成する半導体チップ内の論理回路用の電源電圧を、液晶表示パネル１０のＴＦＴ基板側のガラス基板（ＳＵＢ１）上に形成した信号線を介して、各ドレインドライバ１３０に供給するようにしてもよい。
この場合にも、前述したような配線間隔とすることにより、信号線を配置するスペースを大きくすることなく、保護膜に欠陥が生じても信号線の酸化、電食を防止することが可能となる。
また、前記各実施の形態では、本発明を縦電界方式の液晶表示パネルに適用した場合について説明したが、これに限定されるものではなく、横電界方式の液晶表示パネルにも適用可能である。
また、前記各実施の形態では、本発明をＴＦＴ方式の液晶表示装置に適用した場合について説明したが、これに限定されるものではなく、本発明は、ＳＴＮ方式の単純マトリクス形液晶表示装置にも適用可能であることは言うまでもない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態１の液晶表示モジュールにおける、液晶表示パネルの周囲にドレインドライバおよびゲートドライバを配置した状態を示す図である。
【図２】図１中の点線の円の部分を拡大して示す図である。
【図３】本発明の実施の形態１における、信号線の配線間隔を説明するための図である。
【図４】本発明が適用されるＴＦＴ方式の液晶表示モジュールの概略構成を示すブロック図である。
【図５】図４に示す液晶表示パネルの一例の等価回路を示す図である。
【図６】図４に示す液晶表示パネルの他の例の等価回路を示す図である。
【図７】本発明の実施の形態２の液晶表示モジュールにおける、液晶表示パネルの周囲にドレインドライバおよびゲートドライバを配置した状態を示す図である。
【図８】従来の液晶表示モジュールにおける、液晶表示パネルの周囲にドレインドライバおよびゲートドライバを配置した状態を示す図である。
【符号の説明】
【００３１】
１０  液晶表示パネル
２０  タイミングコントロール基板
３０  ドレイン基板
３１，４１  ＴＣＰ
４０  ゲート基板
５０，５１〜５５，１３１、１３２，１３４，１３５，１４１，１４２  信号線
６０，６１  フレキシブルケーブル
１００  インタフェース部
１１０  タイミングコントローラ
１２０  電源回路
１２１  正電圧生成回路
１２２  負電圧生成回路
１２３  コモン電極（対向電極）電圧生成回路
１２４  ゲート電極電圧生成回路
１３０  ドレインドライバ
１３３  表示データのバスライン
１４０  ゲートドライバ
１５０  フレキシブルプリント配線基板
ＡＲ  表示領域
ＩＴＯ１  画素電極
ＩＴＯ２  コモン電極
Ｄ  ドレイン信号線
Ｇ  ゲート信号線
ＴＦＴ１，ＴＦＴ２  薄膜トランジスタ
ＣLC  液晶容量
ＣADD  付加容量
ＣＳＴＧ  保持容量
ＣＬ  共通信号線
ＩＣｄ，ＩＣｇ  半導体チップ
ＳＵＢ１，ＳＵＢ２  ガラス基板。
【図１】
2006126835.tif 000004
【図２】
2006126835.tif 000005
【図３】
2006126835.tif 000006
【図４】
2006126835.tif 000007
【図５】
2006126835.tif 000008
【図６】
2006126835.tif 000009
【図７】
2006126835.tif 000010
【図８】
2006126835.tif 000011