(57)【要約】【課題】  逆方向バイアスにおける耐圧性能を確保し、かつ順方向バイアスにおけるショットキー障壁を低くした上で、結晶性に優れてオン抵抗が低く、かつ耐熱性を十分に確保した炭化珪素半導体装置およびその製造方法を提供する。【解決手段】  炭化珪素半導体装置１０は、第１導電型の六方晶炭化珪素半導体基板１と、第１導電型の第１六方晶炭化珪素エピタキシャル層２と、第１導電型の第２六方晶炭化珪素エピタキシャル層３と、ショットキー金属層５と、オーミック金属層４とを備える。第２六方晶炭化珪素エピタキシャル層３は、第１六方晶炭化珪素エピタキシャル層２と同じ結晶構造を有し、かつ第１六方晶炭化珪素エピタキシャル層２よりも高い積層欠陥密度を有する。【選択図】        図１
2006313850.tif 000002
【特許請求の範囲】
【請求項１】
主表面とその反対面の裏面とを有し、第１導電型の六方晶炭化珪素半導体基板と、
前記六方晶炭化珪素半導体基板の主表面上にエピタキシャル成長され、前記六方晶炭化珪素半導体基板よりも低い不純物濃度の第１導電型の第１六方晶炭化珪素エピタキシャル層と、
前記第１六方晶炭化珪素エピタキシャル層上にエピタキシャル成長され、かつ前記第１六方晶炭化珪素エピタキシャル層と同じ結晶構造を有し、かつ前記第１六方晶炭化珪素エピタキシャル層よりも高い積層欠陥密度を有する、第１導電型の第２六方晶炭化珪素エピタキシャル層と、
前記第２六方晶炭化珪素エピタキシャル層にショットキー接触されたショットキー金属層と、
前記六方晶炭化珪素半導体基板の裏面にオーミック接触されたオーミック金属層とを備えた、炭化珪素半導体装置。
【請求項２】
前記第２六方晶炭化珪素エピタキシャル層を貫通して、前記第１六方晶炭化珪素エピタキシャル層に達する溝部が設けられ、前記ショットキー金属層は、前記第２六方晶炭化珪素エピタキシャル層にショットキー接触すると共に、前記溝部の底面に位置する前記第１六方晶炭化珪素エピタキシャル層にショットキー接触する、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記溝部の端面および底面にショットキー接触する前記ショットキー金属層の仕事関数が、前記第２六方晶炭化珪素エピタキシャル層の上面にショットキー接触する前記ショットキー金属層の仕事関数よりも大きいことを特徴とする、請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記第１六方晶炭化珪素エピタキシャル層の主表面は、basal面に対してオフを有する面である、請求項１〜３のいずれかに記載の炭化珪素半導体装置。
【請求項５】
第１導電型の六方晶炭化珪素半導体基板上にＣＶＤ法により、成長温度１５００〜１７００℃で、前記六方晶炭化珪素半導体基板よりも低い不純物濃度の第１導電型の第１六方晶炭化珪素エピタキシャル層をエピタキシャル成長する工程と、
前記第１六方晶炭化珪素エピタキシャル層に、ＣＶＤ法により、成長温度１２００℃〜１４００℃の成長温度で、前記第１六方晶炭化珪素エピタキシャル層と同じ結晶構造を有する第１導電型の第２六方晶炭化珪素エピタキシャル層をホモエピタキシャル成長する工程とを備える、炭化珪素半導体装置の製造方法。
【請求項６】
前記第２六方晶炭化珪素エピタキシャル層の成長工程のＣＶＤ法におけるＳｉ系ガスとＣ系ガスの比率（Ｃ／Ｓｉ比）を、前記第１六方晶炭化珪素エピタキシャル層の成長工程のＣＶＤ法におけるＣ／Ｓｉ比よりも高くする、請求項５に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置およびその製造方法に関するものであり、詳しくは、省電力用のショットキーダイオードを有する炭化珪素半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
金属と半導体とを接合したショットキー接合を含む半導体装置では、多数キャリアによって動作が支配されるため、少数キャリアの蓄積効果が大きく影響するｐｎ接合と比較して、スイッチング速度が大きいという利点がある。このため、電力のスイッチング素子用として、これまで耐圧性能に優れた炭化珪素（ＳｉＣ）を用いたショットキーダイオードが提案されてきた。しかし、ＳｉＣを用いたショットキー障壁の利用においては、逆方向バイアスにおける耐圧が高くなるだけでなく、順方向バイアスにおけるショットキー障壁に起因する接触抵抗も大きくなってしまい、電力消費量が多くなるという問題が生じる。
【０００３】
上記問題を解決するために、特開２０００−４９３６３号公報（特許文献１）に記載のショットキーダイオードが開示されている。図５を参照して、このショットキーダイオード１００では、高濃度ｎ型不純物のｎ+型ＳｉＣ基板１０１の上に第１のバンドギャップを有する第１のｎ-型ＳｉＣ層（４Ｈ（Hexagonal）−ＳｉＣ層又は６Ｈ-ＳｉＣ層：４又は６は１周期の積層数）１０２が位置している。この第１のｎ-型ＳｉＣ層１０２上には、第１のバンドギャップよりも小さい第２のバンドギャップを有する第２のｎ-型ＳｉＣ層（３Ｃ(Cubic)−ＳｉＣ層）１０３が形成されている。第２のｎ-型ＳｉＣ層１０３を貫通して第１のｎ-型ＳｉＣ層１０２に達するように溝部１０４が設けられている。この溝部１０４の壁面および第２のｎ-型ＳｉＣ層１０３の表面を被覆するように金属層１０５が形成されている。この金属１０５は、第２のｎ-型ＳｉＣ層１０３および第１のｎ-型ＳｉＣ層１０２の双方とショットキー接触しており、アノード電極となるものである。また、ｎ+型ＳｉＣ基板１０１の裏面１０１ｂにオーミック接触する金属層１０６が設けられており、この金属層１０６はカソード電極となるものである。
【０００４】
上記の構成によれば、小さいバンドギャップの第２のｎ-型ＳｉＣ層１０３と金属層１０５との界面におけるショットキー障壁は小さくなる。このため、順方向バイアスにおいてはバンドギャップの小さい半導体層（３Ｃ−ＳｉＣ層）である第２のｎ-型ＳｉＣ層１０３においてショットキー障壁に起因する接触抵抗を低くすることができる。また、逆方向バイアスにおいては、上記溝部１０４の底の幅を大きくし、第２のｎ-型ＳｉＣ層１０３のメサ構造の幅を小さくすることにより、金属層１０５と第２のｎ-型ＳｉＣ層１０３との界面から第２のｎ-型ＳｉＣ層１０３に延びる空乏層によりピンチオフを生じさせてメサ部分の電位障壁を高くすることができる。このため、バンドギャップの大きいＳｉＣ層（４Ｈ−ＳｉＣ層又は６Ｈ-ＳｉＣ層）である第１のｎ-型ＳｉＣ層１０２で耐圧性能を確保できる。この結果、ＳｉＣを用いた場合、逆方向バイアスにおける耐圧を確保した上で、順方向バイアスにおけるショットキー障壁に起因する接触抵抗を小さくできるので、上記問題とされる電力消費を軽減することができる。
【特許文献１】特開２０００−４９３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の電力消費を軽減したＳｉＣショットキーダイオードでは、４Ｈ−ＳｉＣ層又は６Ｈ−ＳｉＣ層の上にこれらＳｉＣ層よりバンドギャップを小さくしたｎ型ＳｉＣ層として３Ｃ−ＳｉＣ層が形成されている。このため、上記のショットキーダイオードは次の問題を有する。
【０００６】
（１）３Ｃ−ＳｉＣ層は、４Ｈ−ＳｉＣ層又は６Ｈ−ＳｉＣ層に比べて耐熱性が劣る。この理由は、順方向バイアス電流を流しやすくするために、バンドギャップの小さい３Ｃ−ＳｉＣを用いることにより、温度上昇に伴い価電子帯の電子が伝導帯に移りやすくなるからである。この結果、温度上昇により金属的な特性を示し、半導体としての特性が損なわれることになり、すなわち耐熱性が劣化する。
【０００７】
（２）他の問題は、オン抵抗が高くなることである。上記ＳｉＣショットキーダイオードでは、バンドギャップの小さい半導体層３Ｃ−ＳｉＣ層を得るために、イオン注入又はエピタキシャル成長を用いている。詳細には、第１のｎ-型ＳｉＣ層上に同一結晶構造のものをホモエピタキシャル成長させた後にその成長させた部分の結晶構造を３Ｃ−ＳｉＣ層に変化させるためにイオン注入をする方法、または第１のｎ-型ＳｉＣ層上に直接ヘテロエピタキシャルにより３Ｃ−ＳｉＣ層を成長させる方法を用いている。しかし、イオン注入では、熱処理を行なっても完全に結晶性が改善せず、また、エピタキシャル成長では、ヘテロエピタキシャル成長となるため良好な結晶性の層を形成することが難しい。このため、イオン注入及びエピタキシャル成長で形成した３Ｃ-ＳｉＣ層はともにキャリアに対する散乱が多く、３Ｃ-ＳｉＣ自体での電気抵抗（オン抵抗）が高くなる。このため、バンドギャップの観点からは順方向バイアス電流を向上しやすくても、結晶性が良好でないことからオン抵抗は高くなってしまい、最終的な電力消費の軽減を十分達成することができない。
【０００８】
本発明の目的は、順方向バイアスにおけるショットキー障壁を低くした上で、結晶性に優れてオン抵抗が低く、かつ耐熱性を十分に確保した炭化珪素半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の炭化珪素半導体装置は、第１導電型の六方晶炭化珪素半導体基板と、第１導電型の第１六方晶炭化珪素エピタキシャル層と、第１導電型の第２六方晶炭化珪素エピタキシャル層と、ショットキー金属層と、オーミック金属層とを備えている。六方晶炭化珪素半導体基板は主表面とその反対面の裏面を有している。第１六方晶炭化珪素エピタキシャル層は、六方晶炭化珪素半導体基板の主表面上にエピタキシャル成長され、六方晶炭化珪素半導体基板よりも低い不純物濃度である。第２六方晶炭化珪素エピタキシャル層は、第１六方晶炭化珪素エピタキシャル層上にエピタキシャル成長され、かつ第１六方晶炭化珪素エピタキシャル層と同じ結晶構造を有し、かつ第１六方晶炭化珪素エピタキシャル層よりも高い積層欠陥密度を有している。ショットキー金属層は、第２六方晶炭化珪素エピタキシャル層にショットキー接触されている。オーミック金属層は、六方晶炭化珪素半導体基板の裏面にオーミック接触されている。
【００１０】
上記構成により、順方向バイアスにおけるショットキー障壁を低くした上で、第２のエピタキシャル層自体が結晶性に優れてオン抵抗が低く、かつ耐熱性を十分に確保したショットキーダイオードを実現することができる。
【００１１】
具体的には、第２六方晶炭化珪素エピタキシャル層は積層欠陥密度が高いので、積層欠陥密度の低い層と比べてショットキー障壁の高さが低下する。そのため、順方向バイアスにおける電流は流れやすい。
【００１２】
また、第１六方晶炭化珪素エピタキシャル層と第２六方晶炭化珪素エピタキシャル層とにバンドギャップの大きい六方晶炭化珪素を用いているため、温度を上昇させても電子が荷電子帯から伝導帯へ移りにくくなるため、半導体としての特性を損ないにくくなるので、耐熱性を向上させることができる。
【００１３】
さらに、第１六方晶炭化珪素エピタキシャル層と第２六方晶炭化珪素エピタキシャル層とが同じ結晶構造のものからなるので、エピタキシャル成長は、従来のへテロエピタキシャル成長と異なりホモエピタキシャル成長となり、第２六方晶炭化珪素エピタキシャル層は結晶性に優れた層となる。あるいは、従来必要となる場合があったイオン注入が不要となり、イオン注入時に生じる結晶性の悪化を生じることもないため、第２六方晶炭化珪素エピタキシャル層は結晶性に優れた層となる。
【００１４】
さらには、第２六方晶炭化珪素エピタキシャル層が結晶性に優れていることから、キャリアに対する散乱が生じにくく抵抗への影響が少ないため、オン抵抗を低減することもできる。
【００１５】
本発明の炭化珪素半導体装置は、第１導電型の六方晶炭化珪素半導体基板と、第１導電型の第１六方晶炭化珪素エピタキシャル層と、第１導電型の第２六方晶炭化珪素エピタキシャル層と、前記第２六方晶炭化珪素エピタキシャル層を貫通して、前記第１六方晶炭化珪素エピタキシャル層に達する溝部が設けられ、ショットキー金属層と、オーミック金属層とを備えている。六方晶炭化珪素半導体基板は主表面とその反対面の裏面を有している。第１六方晶炭化珪素エピタキシャル層は、六方晶炭化珪素半導体基板の主表面上にエピタキシャル成長され、六方晶炭化珪素半導体基板よりも低い不純物濃度である。第２六方晶炭化珪素エピタキシャル層は、第１六方晶炭化珪素エピタキシャル層上にエピタキシャル成長され、かつ第１六方晶炭化珪素エピタキシャル層と同じ結晶構造を有し、かつ第１六方晶炭化珪素エピタキシャル層よりも高い積層欠陥密度を有している。ショットキー金属層は、第２六方晶炭化珪素エピタキシャル層の上面と、溝部の端面および底面とにショットキー接触されている。オーミック金属層は、六方晶炭化珪素半導体基板の裏面にオーミック接触されている。
【００１６】
上記方法により、逆方向電圧を印加した場合は、溝部の端面および底面から空乏層が伸びるため、低いオン抵抗を維持したまま、耐圧を向上させることが可能となる。
【００１７】
溝部の端面および底面にショットキー接触するショットキー金属層の仕事関数を、第２六方晶炭化珪素エピタキシャル層の上面にショットキー接触するショットキー金属層の仕事関数よりも大きくすることにより、溝部の端面および底面から空乏層が伸びやすくなり、耐圧特性を向上させることが可能となる。
【００１８】
本発明の炭化珪素半導体装置の製造方法は、第１導電型の六方晶炭化珪素半導体基板上にＣＶＤ法により、成長温度１５００〜１７００℃で、六方晶炭化珪素半導体基板よりも低い不純物濃度の第１導電型の第１六方晶炭化珪素エピタキシャル層をエピタキシャル成長する工程と、第１六方晶炭化珪素エピタキシャル層上に、ＣＶＤ法により、成長温度１２００℃〜１４００℃の成長温度で、第１六方晶炭化珪素エピタキシャル層と同じ結晶構造を有する第１導電型の第２六方晶炭化珪素エピタキシャル層をホモエピタキシャル成長する工程とを備える。
【００１９】
上記方法により、第２六方晶炭化珪素エピタキシャル層中に、第１六方晶炭化珪素エピタキシャル層よりも高い密度の積層欠陥を導入することができる。この結果、本発明の炭化珪素半導体装置を効率よく安定生産することができる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の炭化珪素半導体装置を示す図である。本発明の炭化珪素半導体装置は、主表面とその反対面の裏面１ｂとを有し、第１導電型の六方晶炭化珪素半導体基板１と、六方晶炭化珪素半導体基板１の主表面上にエピタキシャル成長され、その六方晶炭化珪素半導体基板１よりも低い不純物濃度の第１導電型の第１六方晶炭化珪素エピタキシャル層２と、第１六方晶炭化珪素エピタキシャル層２上にエピタキシャル成長され、かつ第１六方晶炭化珪素エピタキシャル層２と同じ結晶構造を有し、かつ第１六方晶炭化珪素エピタキシャル層２よりも高い積層欠陥密度を有する第１導電型の第２六方晶炭化珪素エピタキシャル層３と、第２六方晶炭化珪素エピタキシャル層３にショットキー接触されたショットキー金属層５と、六方晶炭化珪素半導体基板１の裏面１ｂにオーミック接触されたオーミック金属層４とを備える。なお、第１導電型は、ｎ型でもｐ型でもよい。
【００２１】
ショットキー金属層５には、Ｔｉ、Ｎｉなどを用いることができる。また、オーミック金属層４には、Ｔｉ、Ｎｉなどを用いることができる。
【００２２】
第２六方晶炭化珪素エピタキシャル層３の積層欠陥密度は５００ｃｍ-1以上であり、第１六方晶炭化珪素エピタキシャル層２の積層欠陥密度はそれより小さくする。第２六方晶炭化珪素エピタキシャル層の積層欠陥密度は、好ましくは７５０ｃｍ-1以上、より好ましくは１０００ｃｍ-1以上、さらに非常に好ましくは１２５０ｃｍ-1以上とする。第１六方晶炭化珪素エピタキシャル層２の積層欠陥密度は、５００ｃｍ-1未満であればよく、良好な結晶性を確保する観点から２５０ｃｍ-1以下、さらに好ましくは１００ｃｍ-1以下、さらに非常に好ましくは５０ｃｍ-1以下とするのがよい。これらの積層欠陥密度の範囲内であれば、第１六方晶炭化珪素エピタキシャル層２の比抵抗をそれほど上昇させずに、ショットキー障壁を低くすることができるからである。六方晶炭化珪素半導体基板の積層欠陥密度は１０ｃｍ-1程度である。
【００２３】
上記の半導体装置はショットキーダイオード１０を構成しており、アノード電極（ショットキー金属層）５と、カソード電極（オーミック金属層）４とを備えている。本半導体装置では、第１六方晶炭化珪素エピタキシャル層２は積層欠陥フリー（低積層欠陥密度）とされ、第２六方晶炭化珪素エピタキシャル層３に積層欠陥が導入され、アノード電極のショットキー金属層５が、第１六方晶炭化珪素エピタキシャル層２および第２六方晶炭化珪素エピタキシャル層３にショットキー接触している。積層欠陥密度の高い６Ｈ-ＳｉＣまたは４Ｈ-ＳｉＣエピタキシャル層にショットキー障壁を形成すると、積層欠陥密度の低い上記六方晶炭化珪素エピタキシャル層と比べて、その障壁高さが低くなる。なお、積層欠陥密度の高い４Ｈ-ＳｉＣ基板を用いて、その基板から積層欠陥を引き継いだ４Ｈ-ＳｉＣエピタキシャル層について、上記のショットキー障壁高さが低下することは、たとえばB.J.Skromme et.al., Effects of Structural Defects on Diode Properties in 4H-SiC, Mat.Res.Soc.Symp.Proc.Vol.742,K3.4.1-6に示されている。
【００２４】
この構成により、上述のように、順方向バイアスにおけるショットキー障壁を低くした上で、結晶性に優れてオン抵抗が低く、かつ耐熱性を十分に確保することができる。
【００２５】
具体的には、第２六方晶炭化珪素エピタキシャル層３を積層欠陥密度の高い層としているため、ショットキー障壁の高さが低下する。そのため、順方向バイアスにおいて電流が流れやすくなる。
【００２６】
また、六方晶炭化珪素半導体基板１、第１六方晶炭化珪素エピタキシャル層２、および第２六方晶炭化珪素エピタキシャル層３にバンドギャップの大きい４Ｈ−ＳｉＣもしくは６Ｈ−ＳｉＣを用いているため、温度を上昇させても電子が価電子帯から伝導帯へ移りにくくなるため、半導体としての特性を損ないにくくなるので、耐熱性を向上させることができる。
【００２７】
さらに、第１六方晶炭化珪素エピタキシャル層２と、第２六方晶炭化珪素エピタキシャル層３とは同じ結晶構造のものからなるので、イオン注入は不要となる。そのため、第２六方晶炭化珪素エピタキシャル層３はホモエピタキシャル成長となり、結晶性の優れたものとすることができる。あるいは、第２六方晶炭化珪素エピタキシャル層３は、第１六方晶炭化珪素エピタキシャル層２よりも積層欠陥密度が高いためイオン注入が不要となり、イオン注入時に生じる欠陥よりも積層欠陥による結晶性の方が結晶性は良好のため、結晶性の優れたものとすることができる。
【００２８】
さらには、結晶性が良好なため、キャリアに対する散乱が生じにくく抵抗への影響が少ない。そのため、オン抵抗を小さくすることもできる。
【００２９】
図２は、本発明の炭化珪素半導体装置を示す図である。図２を参照して、高いｎ型不純物濃度のｎ+六方晶炭化珪素半導体基板１の主表面に、それより不純物濃度が低いｎ-第１六方晶炭化珪素エピタキシャル層２が形成されている。六方晶炭化珪素エピタキシャル層２の上に、積層欠陥密度が高いｎ-第２六方晶炭化珪素エピタキシャル層３が形成されている。このｎ-第２六方晶炭化珪素エピタキシャル層３は、ｎ-第１六方晶炭化珪素エピタキシャル層２と同じ結晶構造を有するものであり、ｎ-第１六方晶炭化珪素エピタキシャル層２上にホモエピタキシャル成長により形成されるものである。このため、ｎ+六方晶炭化珪素半導体基板１が４Ｈ−ＳｉＣである場合には、ｎ-第１六方晶炭化珪素エピタキシャル層２およびｎ-第２六方晶炭化珪素エピタキシャル層３も４Ｈ−ＳｉＣであり、ｎ+六方晶炭化珪素半導体基板１が６Ｈ−ＳｉＣである場合には、ｎ-第１六方晶炭化珪素エピタキシャル層２およびｎ-第２六方晶炭化珪素エピタキシャル層３も６Ｈ−ＳｉＣである。
【００３０】
ｎ-第２六方晶炭化珪素エピタキシャル層３の表面には溝部７が形成されている。この溝部７は、ｎ-第２六方晶炭化珪素エピタキシャル層３を貫通し、ｎ-第１六方晶炭化珪素エピタキシャル層２に達している。アノード電極となるショットキー金属層５は、ｎ-第２六方晶炭化珪素エピタキシャル層３とショットキー接触するとともにｎ-第１六方晶炭化珪素エピタキシャル層２ともショットキー接触している。また、ｎ＋六方晶炭化珪素半導体基板１の裏面１ｂにはカソード電極となるオーミック金属層４が六方晶炭化珪素半導体基板１とオーミック接触している。ショットキー金属層５には、Ｔｉ、Ｎｉなどを用いることができる。また、オーミック金属層４には、Ｔｉ、Ｎｉなどを用いることができる。
【００３１】
また、順方向バイアスの電流密度を十分確保するため、ｎ-第２六方晶炭化珪素エピタキシャル層３の幅ｗ2は、ｎ-第１六方晶炭化珪素エピタキシャル層２の溝部底の幅ｗ1と同じ程度であることが望ましい。ｎ-第１六方晶炭化珪素エピタキシャル層２がショットキー金属層５と接している面積と、ｎ-第２六方晶炭化珪素エピタキシャル層３がショットキー金属層５と接触している面積とが同じ程度であることが望ましい。
【００３２】
ｎ-第２六方晶炭化珪素エピタキシャル層３の積層欠陥密度は５００ｃｍ-1以上であり、ｎ-第１六方晶炭化珪素エピタキシャル層２の積層欠陥密度はそれより小さくする。ｎ-第２六方晶炭化珪素エピタキシャル層の積層欠陥密度は、好ましくは７５０ｃｍ-1以上、より好ましくは１０００ｃｍ-1以上、さらに非常に好ましくは１２５０ｃｍ-1以上とする。ｎ-第１六方晶炭化珪素エピタキシャル層２の積層欠陥密度は、５００ｃｍ-1未満であればよく、良好な結晶性を確保する観点から２５０ｃｍ-1以下、さらに好ましくは１００ｃｍ-1以下、さらに非常に好ましくは５０ｃｍ-1以下とするのがよい。これらの積層欠陥密度の範囲内であれば、ｎ-第１六方晶炭化珪素エピタキシャル層２の比抵抗をそれほど上昇させずに、ショットキー障壁を低くすることができるからである。六方晶炭化珪素半導体基板の積層欠陥密度は１０ｃｍ-1程度である。
【００３３】
上記の構成においては、ショットキー金属層５に相対的に正の電位を、オーミック金属層４に相対的に負の電位を印加する順方向バイアスでは、ＳｉＣの伝導帯の電子は低いショットキー障壁を持つｎ-第２六方晶炭化珪素エピタキシャル層３とショットキー金属層５との界面を通って金属層側に高密度で流れる。すなわちこの場合、オン抵抗は低く、電力消費量は抑制される。一方、ショットキー金属層５に相対的に負の電位を、オーミック金属層４に相対的に正の電位を印加する逆方向バイアスでは、ｎ-第２六方晶炭化珪素エピタキシャル層３とショットキー金属層５との界面においてショットキー障壁が高くなり、ＳｉＣの伝導帯の電子は上記界面を金属層側に向かって流れることが妨げられる。
【００３４】
また、ｎ-第１六方晶炭化珪素エピタキシャル層２とショットキー金属層５との界面では、電圧印加しない状態でｎ-第２六方晶炭化珪素エピタキシャル層３とショットキー金属層５との界面よりもショットキー障壁は高かったのであるから、電子の流れはより強く妨げられる。また、ｎ-第１六方晶炭化珪素エピタキシャル層３とショットキー金属層５との界面でｎ-第１六方晶炭化珪素エピタキシャル層３の側に張り出す空乏層は、溝部７の底の位置レベルとｎ-第１六方晶炭化珪素エピタキシャル層２およびｎ-第２六方晶炭化珪素エピタキシャル層３の界面の位置レベルとの間隔ｄと上記幅ｗ1との関係において、実質的にアノードとカソードとの両電極間の電流を遮断する。
【００３５】
ｎ-第１六方晶炭化珪素エピタキシャル層２とショットキー金属層５との界面とオーミック金属層４との間の距離は、ｎ-第２六方晶炭化珪素エピタキシャル層３とショットキー金属層５との界面とオーミック金属層４との間の距離より短いので、耐圧性能は、ｎ-第１六方晶炭化珪素エピタキシャル層２によって決められる。ｎ-第１六方晶炭化珪素エピタキシャル層は、積層欠陥密度が低く、かつ不純物濃度が低い第１六方晶炭化珪素エピタキシャル層から形成されるので、六方晶炭化珪素が有する本来の高い耐圧性能を確保することができる。
【００３６】
上記本発明の実施の形態における炭化珪素半導体装置は、耐熱性を向上し順方向バイアス電流を流しやすくした上で、逆バイアスにおける耐圧性能をも確保することを達成できる。しかし、逆バイアスでの耐圧性はどのようにでもできるので、本発明の最も広い目的である、順方向バイアスにおけるショットキー障壁を低くした上で、結晶性に優れてオン抵抗が低く、かつ耐熱性を十分に確保するためには、次に示す炭化珪素半導体装置がその根幹となる要素を含む。すなわち、オン抵抗を低くして耐熱性を確保しようとする場合、図１に示す炭化珪素半導体装置が最もシンプルな構成で、その機能を果たす。
【００３７】
さらに、逆バイアスにおける耐圧性を確保するためには、溝部７の端面および底面にショットキー接触するショットキー金属層の仕事関数を、第２六方晶炭化珪素エピタキシャル層３の上面にショットキー接触するショットキー金属層の仕事関よりも大きくするほうが良い。
【００３８】
上記の第１六方晶炭化珪素エピタキシャル層２の主表面は、basal面（六方晶の（０００１）面）に対してオフを有する面であるようにするのがよい。これは、第２六方晶炭化珪素エピタキシャル層３に積層欠陥を生成させやすくするためである。
【００３９】
次に、上記図１の炭化珪素半導体装置の製造方法について説明する。ｎ+六方晶炭化珪素半導体基板１の主表面に、ＣＶＤ法により、成長温度１５００〜１７００℃で六方晶炭化珪素半導体基板１よりも低い不純物濃度のｎ−の第１六方晶炭化珪素エピタキシャル層２をエピタキシャル成長する。その後、ｎ−第１六方晶炭化珪素エピタキシャル層２上に、ＣＶＤ法により、成長温度１２００℃〜１４００℃の成長温度で、ｎ−第１六方晶炭化珪素エピタキシャル層２と同じ結晶構造を有するｎ−第２六方晶炭化珪素エピタキシャル層３をホモエピタキシャル成長する。この方法により、ｎ−第２六方晶炭化珪素エピタキシャル層３中に積層欠陥を、ｎ−第１六方晶炭化珪素エピタキシャル層２よりも高密度で導入することができる。ここで、成長温度は、たとえばｎ+六方晶炭化珪素半導体基板１を載せるサセプタの上面の温度とする。ｎ−第１六方晶炭化珪素エピタキシャル層２の成長温度は、良好な結晶性を得るために１５００℃以上とするのがよい。第１六方晶炭化珪素エピタキシャル層２の成長上限温度は１７００℃とするのがよい。
【００４０】
上記のｎ−第１六方晶炭化珪素エピタキシャル層２の主表面は、basal面に対してオフを有する面であるようにできる。上記主表面をbasal面に対してオフを有する面とすることにより、上記条件下でｎ−第２六方晶炭化珪素エピタキシャル層３に積層欠陥を導入しやすくなる。たとえばオフ角度は（０００１）面に対して、１°〜９０°の範囲とするのがよい。
【００４１】
また、上記ｎ−第２六方晶炭化珪素エピタキシャル層の成長工程のＣＶＤ法におけるＳｉ系ガスとＣ系ガスの比率（Ｃ／Ｓｉ比）を、ｎ−第１六方晶炭化珪素エピタキシャル層の成長工程のＣＶＤ法におけるＣ／Ｓｉ比よりも高くすることができる。この条件を課すことにより、積層欠陥をｎ−第２六方晶炭化珪素エピタキシャル層に導入するのがさらに容易になる。
【００４２】
上記の六方晶は、積層方向の１周期に含まれる層数が４の４Ｈ-ＳｉＣでもよいし、また上記層数が６の６Ｈ-ＳｉＣでもよい。４Ｈ-ＳｉＣ及び６Ｈ-ＳｉＣは高温で安定であり、耐熱性に優れる。また、積層欠陥を導入することによりショットキー障壁を低くすることができる。
【００４３】
上記実施の形態における製造方法を包含することになるが、本発明の製造方法を、より包括的に説明すれば、本発明の炭化珪素半導体装置の製造方法は、第１導電型の六方晶炭化珪素半導体基板１上にＣＶＤ法により、成長温度１５００〜１７００℃で、六方晶炭化珪素半導体基板１よりも低い不純物濃度の第１導電型の第１六方晶炭化珪素エピタキシャル層２をエピタキシャル成長する工程と、第１六方晶炭化珪素エピタキシャル層２上に、ＣＶＤ法により、成長温度１２００℃〜１４００℃の成長温度で、第１導電型の第２六方晶炭化珪素エピタキシャル層３をエピタキシャル成長する工程とを備える。この方法により、第１六方晶炭化珪素エピタキシャル層２より高密度の積層欠陥を第２六方晶炭化珪素エピタキシャル層３に導入することができる。
【００４４】
また、第２六方晶炭化珪素エピタキシャル層の成長工程のＣＶＤ法におけるＳｉ系ガスとＣ系ガスの比率（Ｃ／Ｓｉ）比を、第１六方晶炭化珪素エピタキシャル層の成長工程のＣＶＤ法における（Ｃ／Ｓｉ）比よりも高くすることができる。この方法により、さらに第２六方晶炭化珪素エピタキシャル層に積層欠陥を高密度で導入することが容易化される。
【実施例】
【００４５】
次に示すショットキーダイオードの試験体を用いて、本発明の効果を検証した。
（本発明例１）
図１に示す試験体を以下の方法にて作製した。まず、ｎ型４Ｈ−ＳｉＣ基板（比抵抗：０．０２Ωｃｍ、Ｓｉ面（０００１面）、８°ｏｆｆ、積層欠陥密度：１０ｃｍ-1）上に、以下の条件により第１ｎ型４Ｈ−ＳｉＣエピタキシャル層（膜厚：７．４μｍ、不純物濃度：５×１０15ｃｍ-3、積層欠陥密度：１０ｃｍ-1）および第２ｎ型４Ｈ−ＳｉＣエピタキシャル層（膜厚：０．１μｍ、不純物濃度：５×１０15ｃｍ-3、積層欠陥密度：５０００ｃｍ-1）をＣＶＤエピタキシャル成長法により積層した。
（第１ｎ型４Ｈ−ＳｉＣエピタキシャル層の成長条件）
温度  １５００℃
雰囲気  水素：１２ｓｌｍ、シラン：４ｓｃｃｍ、プロパン：２．６７ｓｃｃｍ、窒素：０．００１ｓｃｃｍ
圧力  ７５０Ｔｏｒｒ
（第２ｎ型４Ｈ−ＳｉＣエピタキシャル層の成長条件）
温度  １３５０℃
雰囲気  水素：１２ｓｌｍ、シラン：４ｓｃｃｍ、プロパン：５．３３ｓｃｃｍ、窒素：０．０１５ｓｃｃｍ
圧力  ７５０Ｔｏｒｒ
エピタキシャル成長後、オーミック電極として、裏面にＮｉを蒸着し、その後Ａｒ雰囲気中で１０００度、２分間の熱アニールを実施した。裏面のオーミック電極を作製した後、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層上にＮｉを蒸着し、ショットキーダイオードを作製した。
【００４６】
（比較例）
図１に示す構造において、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層も、第１ｎ型４Ｈ−ＳｉＣエピタキシャル層と同じ成長条件で成長し、その他の作製条件は同一として比較例も作製した。この場合、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層と便宜上記載しているが、第１ｎ型４Ｈ−ＳｉＣエピタキシャル層と同じ成長条件で成長しているため、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層と第１ｎ型４Ｈ−ＳｉＣエピタキシャル層の積層欠陥密度に差は無く、両者の間に明確な境界は存在しない。
【００４７】
順方向電圧を変えて電流密度を測定した結果を図３に示す。図３の結果は、第２六方晶炭化珪素エピタキシャル層を第１六方晶炭化珪素エピタキシャル層の積層欠陥密度よりも高くした本発明例１では、素子のオン電流の目安となる電流密度１００Ａ／ｃｍ-2となる順方向電圧が約０．３Ｖ小さくなることを示し、実効的なオン抵抗は約２０％小さくできる。このオン抵抗の低減はきわめて大きく、電力消費の低減に寄与することができる。しかも、耐圧性能は上記のように従来と同じ性能を確保することができる。
【００４８】
（本発明例２）
図２に示す試験体を以下の方法により作製した。まず、ｎ型４Ｈ−ＳｉＣ基板（比抵抗：０．０２Ωｃｍ、Ｓｉ面（０００１面）、８°ｏｆｆ、積層欠陥密度：１０ｃｍ-1）上に、以下の条件により第１ｎ型４Ｈ−ＳｉＣエピタキシャル層（膜厚：７．４μｍ、不純物濃度：５×１０15ｃｍ-3、積層欠陥密度：１０ｃｍ-1）、および第２ｎ型４Ｈ−ＳｉＣエピタキシャル層（膜厚：０．１μｍ、不純物濃度：５×１０15ｃｍ-3、積層欠陥密度：５０００ｃｍ-1）をＣＶＤエピタキシャル成長法により積層した。エピタキシャル成長条件は、本発明例１と同様である。エピタキシャル成長後、フォトリソグラフと、ＲＩＥエッチングを利用して、Ｗ１＝１μｍ、Ｗ２＝１μｍ、ｄ＝０．２μｍとなるように、溝を形成した。溝形成後、オーミック電極として、裏面にＮｉを蒸着し、その後Ａｒ雰囲気中で１０００度、２分間の熱アニールを実施した。裏面のオーミック電極を作製した後、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層上にＮｉを蒸着し、ショットキーダイオードを作製した。
【００４９】
上記のような構成において、ショットキー電極側に逆方向電圧を印加した場合、溝の底面および端面から空乏層が伸びるため、１ｋＶ印加時におけるリーク電流が、本発明例１と比較して２桁程度低減する。
【００５０】
図４に示す試験体を以下の方法により作製した。溝７の形成までの作製プロセスは本発明例２と同一である。溝７の形成後、オーミック電極４として、裏面にＮｉを蒸着し、その後Ａｒ雰囲気中で１０００度、２分間の熱アニールを実施した。裏面のオーミック電極４を作製した後、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層の凸部の表面２５にＮｉを蒸着し、かつ、溝部の底面および端面２６にＡｕを蒸着し、最後にＮｉとＡｕの上２７にＡｌを積層し、ＮｉとＡｕを電気的に接続した。
【００５１】
上記のような構成において、ショットキー電極側に逆方向電圧を印加した場合、溝の底面および端面から空乏層が本発明例１と比較して伸びやすくなるため、本発明１の１ｋＶ印加時におけるリーク電流が、本発明例１と比較して４桁程度低減する。
【００５２】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００５３】
本発明は、その独自の構造に拠り、耐圧性能を確保した上でオン抵抗を低減したショットキーダイオードを実現できるので、省電力用のダイオードとして広く用いられることが期待される。
【図面の簡単な説明】
【００５４】
【図１】本発明の炭化珪素半導体装置を示す断面図である。
【図２】本発明の他の炭化珪素半導体装置を示す断面図である。
【図３】本発明の実施例におけるショットキーダイオードの順方向電圧と電流密度との関係を示す図である。
【図４】本発明２におけるショットキーダイオードを示す断面図である。
【図５】特許文献１に開示されたショットキーダイオードの断面図である。
【符号の説明】
【００５５】
１  六方晶炭化珪素半導体基板、２  第１六方晶炭化珪素エピタキシャル層、３  第２六方晶炭化珪素エピタキシャル層、４  オーミック金属層、５  ショットキー金属層、７  溝部、１０  炭化珪素半導体装置、ｄ  溝部の底と第１及び第２のエピタキシャル層界面との距離、Ｗ１  溝部底の第１のエピタキシャル層の幅、Ｗ２  第２のエピタキシャル層の幅。
【図１】
2006313850.tif 000003
【図２】
2006313850.tif 000004
【図３】
2006313850.tif 000005
【図４】
2006313850.tif 000006
【図５】
2006313850.tif 000007