(57)【要約】【課題】  開口率を高めると共に、全画素への書き込み時間を短縮することができる液晶パネル及び液晶表示装置を提供すること。【解決手段】  液晶パネルを構成するＴＦＴ基板１００において、ゲートバスライン１０１とデータバスライン１０２が互いに直交する方向に配線され、両バスラインの交差箇所の近傍にスイッチング素子（ＴＦＴ）１０７が設けられ、さらに、各画素毎に設けられた画素電極１０４との間で補助容量Ｃｓを形成するＣｓバスライン１０３が、データバスライン１０２と平行な方向に配線されている。ゲートバスライン１０１、データバスライン１０２及びＣｓバスライン１０３は、それぞれ同じ配線間隔で配線され、各Ｃｓバスライン１０３を境界として正方形状の画素領域が画定されている。【選択図】  図２
2006098613.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に延在する複数のゲートバスラインと、
前記第１の方向と交差する第２の方向に延在する複数のデータバスラインと、
各画素毎に設けられ、対応するゲートバスラインの一部をゲート電極とし、かつ対応するデータバスラインに電気的に接続されたスイッチング素子と、
各画素毎に設けられ、対応するスイッチング素子に電気的に接続された画素電極と、
前記画素電極との間に液晶を介在させて配置された対向電極と、
前記第２の方向に延在し、各画素毎に前記画素電極との間で補助容量を形成する複数の補助容量バスラインとを有し、
各補助容量バスラインを境界として正方形状の画素領域が画定されていることを特徴とする液晶パネル。
【請求項２】
前記複数のデータバスラインは、前記第２の方向に配列された各画素列のうち両端に配列された各一列の領域にそれぞれ１本のデータバスラインを含み、かつ、他の画素列の領域にそれぞれ２本のデータバスラインを含むように配線されていることを特徴とする請求項１に記載の液晶パネル。
【請求項３】
前記複数のデータバスラインは、前記第２の方向に配列された各画素列の領域にそれぞれ２本のデータバスラインを含むように配線されていることを特徴とする請求項１に記載の液晶パネル。
【請求項４】
請求項１に記載の液晶パネルと、
前記複数のゲートバスラインを駆動するゲートドライバと、
前記複数のデータバスラインを駆動するデータドライバと、
表示信号及びタイミング信号を入力し、前記ゲートドライバ及びデータドライバを制御する制御部とを有し、
前記制御部からの制御に基づいて前記ゲートドライバにより、前記複数のゲートバスラインのうち２本以上のゲートバスラインを同時に駆動し、
前記制御部からの制御に基づいて前記データドライバにより、前記複数のデータバスラインを同時に駆動し、前記ゲートドライバにより同時に駆動されたゲートバスラインに対応する複数の画素列に同時に表示データを書き込むようにしたことを特徴とする液晶表示装置。
【請求項５】
複数の各色毎に光源を有し、前記制御部からの制御に基づいて点灯された光源の光を前記液晶パネルの背面から照射するバックライトユニットを有し、
前記制御部からの制御に基づいて前記ゲートドライバ及びデータドライバにより、同時に駆動されたゲートバスラインに対応する複数の画素列に各色毎に表示データを時分割して書き込み、これに同期して前記バックライトユニットにより、各色毎の光源を時系列的に点灯させるようにしたことを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記制御部から供給される１フレーム分の表示データを一時的に格納しておくためのメモリを有し、
前記制御部からの制御に基づいて前記データドライバが、前記メモリから、前記ゲートドライバにより同時に駆動されたゲートバスラインに対応する複数の画素列に書き込むべき表示データを読み出し、前記複数のデータバスラインに当該表示データを出力することを特徴とする請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置（ＬＣＤ：Liquid Crystal Display）に関し、より詳細には、開口率を高めるように適応されたアクティブマトリクス型の液晶パネル及び液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、薄くて軽量であり、低電圧で駆動できて消費電力が小さいという利点があり、このため、テレビやデスクトップ型ＰＣ（パーソナルコンピュータ）、ノート型ＰＣ、ＰＤＡ（携帯端末）、携帯電話など種々の電子機器に使用されている。特に、各画素毎にスイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を設けたアクティブマトリクス型の液晶表示装置は、その駆動能力の高さからＣＲＴ(Cathode Ray Tube)にも匹敵する優れた表示特性を示し、テレビやデスクトップ型ＰＣなど従来ＣＲＴが使用されていた分野にも広く使用されるようになってきている。
【０００３】
典型的な液晶表示装置は、ガラス板からなる２枚の透明基板の間に液晶を封入した構造を有しており、一方の基板には各画素毎にＴＦＴや画素電極等が形成され、他方の基板には画素電極に対向するカラーフィルタやコモン電極（対向電極）等が形成されている。以下の記載では、便宜上、ＴＦＴや画素電極等が形成されている基板を「ＴＦＴ基板」、カラーフィルタやコモン電極等が形成されている基板を「対向基板」と呼び、また、ＴＦＴ基板及び対向基板とこれらの間に封入された液晶からなる構造体を「液晶パネル」と呼ぶことにする。
【０００４】
図１は従来例に係るアクティブマトリクス型の液晶パネルにおけるＴＦＴ基板の構成を平面図の形態で模式的に示したものである。
【０００５】
図示のようにＴＦＴ基板１０には、水平方向（横方向）に延びる複数のゲートバスライン１１と、垂直方向（縦方向）に延びる複数のデータバスライン１２と、ゲートバスライン１１と平行に延びる複数の補助容量（Ｃｓ）バスライン１３が形成されている。ゲートバスライン１１とＣｓバスライン１３はそれぞれ同じピッチ（配線間隔）で配線されており、データバスライン１２も同じピッチ（但し、ゲートバスライン１１、Ｃｓバスライン１３のピッチのほぼ１／３）で配線されている。そして、隣り合う２本のゲートバスライン１１と２本のデータバスライン１２とによって囲まれた領域が単位画素を構成し、この単位画素の領域に画素電極１４（破線で表示）が形成されている。単位画素の領域（画素電極１４）はＲ（赤）、Ｇ（緑）、Ｂ（青）の各色毎に別々に設けられ、横方向に隣合うＲ，Ｇ，Ｂの３つのサブピクセルで１つの画素（ピクセル）を構成し、Ｒ，Ｇ，Ｂの各画素（サブピクセル）の縦横比はほぼ３：１の矩形状となっている。なお、１５（点線で囲んだ部分）は２個の直列接続された薄膜トランジスタ（ＴＦＴ）、１６はＴＦＴ１５のドレイン領域をデータバスライン１２に接続するためのコンタクトホール、１７及び１８はＴＦＴ１５のソース領域を画素電極１４に接続するためのコンタクトホール、１９は各画素毎にＣｓバスライン１３との間で補助容量Ｃｓを形成する半導体領域を示す。
【０００６】
図１に例示したように従来の液晶パネル（ＴＦＴ基板１０）の構成では、１画素（ピクセル）を構成するＲ，Ｇ，Ｂの各画素（サブピクセル）の縦横比はほぼ３：１の矩形状となっていたため、当該画素において実効的に表示に寄与しない部分の面積を極力小さくする（つまり、開口率の低下を極力抑える）ためには、当該画素領域を横断するＣｓバスライン１３の配線長を最短にする必要があり、このためＣｓバスライン１３はゲートバスライン１１と平行に配線する必要があった。このようなレイアウトでは、必然的にデータバスライン１２を境界として各画素領域（画素電極１４）が規定されることになり、画素電極１４との重なりや隣合う画素電極１４間の距離を考慮すると、データバスライン１２の配線幅をあまり狭くすることはできない。つまり、データバスライン１２の配線幅を相応に広くする必要があったため、開口率が低下する原因となっていた。
【０００７】
また、高精細化が進むに従って画素への書き込み時間が短くなることが問題となってきた。例えば、フレーム周波数が６０Ｈｚ（１秒間に走査するフレーム数が６０）の場合、１フレームの走査時間は約１６．７ｍｓ（＝１／６０ｓ）であり、画素フォーマットがＶＧＡ（Video Graphics Array：６４０×４８０画素）の場合、１水平ラインに割り当てられる時間は約３２μｓである。画素数が更に増えると（ＳＶＧＡ（Super VGA ：８００×６００画素）、ＸＧＡ（eXtended GA ：１０２４×７６８画素）など）、１水平ラインに割り当てられる時間は更に短くなり、それに応じて画素への書き込み時間を短くすることが必要となる。この書き込み時間を短くするためには、例えば、各画素のトランジスタサイズを大きくすることが考えられる。しかしながら、トランジスタサイズを大きくすると当該画素において実効的に表示に寄与しない部分の面積が増えるため、開口率が低下し、表示が暗くなるといった問題が生じる。
【０００８】
また、Ｒ，Ｇ，Ｂ等の色毎にデータを時分割して画素に書き込み、これに同期してＲ，Ｇ，Ｂ等の各光源を時系列的に点灯させるようにしたフィールドシーケンシャルカラー方式においては、１水平ラインに割り当てられる時間が更に短くなり、問題であった。例えば、一般的なアクティブマトリクス型ＬＣＤではフリッカを防止するために６０Ｈｚ前後（１フレームあたり１／６０ｓ）で書き込み動作が行われているが、１フレームのカラー画像をＲＧＢの３原色の３フィールドで構成してフィールドシーケンシャル駆動を行う場合、１フィールドの周期は１／１８０ｓ（＝１／６０ｓ×１／３）となり、１水平ラインに割り当てられる時間を約１／３に短くする必要がある。つまり、書き込み許容時間が制限されるといった不都合があった。
【０００９】
さらに、フィールドシーケンシャルカラー方式では、１フレームを構成する全画素にデータ（例えば、１フィールド分のＲデータ）を書き込んだ後、光源の色を切り換える（例えば、Ｇ又はＢの光源を点灯させる）必要があるため、その分、各色（ＲＧＢ）のデータの全画素への書き込みに要するトータルの時間が長くなり、特に、画素数が多くなるほど全画素への書き込み時間が長くなるといった不利もあった。
【００１０】
また、動画の画質を向上させるために光源をパルス的に（１フレーム時間のうち一部の時間のみ）点灯させるようにしたインパルス駆動方式においても、全画素への書き込みに要するトータルの時間を短くする必要があるが、上記のフィールドシーケンシャル駆動の場合と同様に画素数が多くなるほど全画素への書き込み時間が長くなるといった不都合があった。
【００１１】
上記の従来技術に関連する技術としては、例えば特許文献１に記載されるように、制御バスラインとデータバスラインの交差箇所に対応して画素電極とＴＦＴが形成され、さらに画素電極との間で補助容量を形成する容量バスラインが形成され、この容量バスラインから分岐してデータバスラインに沿って延在する補助容量パターンを有した液晶表示パネルにおいて、データバスラインと補助容量パターンとの短絡が見つかった場合にその不良箇所を容易に修復できるようにしたものがある。また、上記のフィールドシーケンシャル駆動に関連する技術としては、例えば特許文献２に記載されるように、アモルファスシリコン型液晶素子を用いて高精細の液晶パネルを実現し、その際に必要となるバックライトに点光源型のものを使用して均一な背面照射を実現するようにしたものがある。
【特許文献１】特開平１０−２３２４０８号公報
【特許文献２】特開２００２−３１１４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述したように従来の技術では、図１に例示したように１画素（ピクセル）を構成するＲ，Ｇ，Ｂの各画素（サブピクセル）の縦横比はほぼ３：１の矩形状となっており、このためＣｓバスライン１３はゲートバスライン１１と平行に配線する必要があり、また、データバスライン１２の配線幅を相応に広くする必要があったため、開口率が低下するといった課題があった。また、高精細化の進展に伴い、画素への書き込み許容時間が制限されている駆動方式や画素数の多い液晶パネルに対しては、書き込み時間を十分に確保できないといった課題があった。
【００１３】
本発明は、かかる従来技術における課題に鑑み創作されたもので、開口率を高めると共に、全画素への書き込み時間を短縮することができる液晶パネル及び液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の従来技術の課題を解決するため、本発明の一形態によれば、第１の方向に延在する複数のゲートバスラインと、前記第１の方向と交差する第２の方向に延在する複数のデータバスラインと、各画素毎に設けられ、対応するゲートバスラインの一部をゲート電極とし、かつ対応するデータバスラインに電気的に接続されたスイッチング素子と、各画素毎に設けられ、対応するスイッチング素子に電気的に接続された画素電極と、前記画素電極との間に液晶を介在させて配置された対向電極と、前記第２の方向に延在し、各画素毎に前記画素電極との間で補助容量（Ｃｓ）を形成する複数のＣｓバスラインとを有し、各Ｃｓバスラインを境界として正方形状の画素領域が画定されていることを特徴とする液晶パネルが提供される。
【００１５】
この形態に係る液晶パネルの構成によれば、データバスラインは各画素領域内を第２の方向（Ｃｓバスラインと平行な方向）に延在しており、従来例（図１）のようにデータバスラインを各画素領域（画素電極）の境界とするのではなく、Ｃｓバスラインを各画素領域（画素電極）の境界としている。従って、データバスラインの配線幅を設計するにあたり、従来例のように画素電極との重なりや隣合う画素電極間の距離を考慮する必要がないので、データバスラインを相対的に細く配線することができ、その結果、開口率を高めることができる。
【００１６】
また、従来例（図１）では、Ｃｓバスラインに対してデータバスラインは交差していたため、両バスラインの交差部には相応の配線容量が形成されていたが、本発明に係る構成では、Ｃｓバスラインに対してデータバスラインは平行に配線されている（つまり、交差していない）ので、両バスライン間には実質上配線容量は形成されない。さらに、データバスラインを細く配線できるので、データバスラインと画素電極の間に形成される配線容量、及びデータバスラインとゲートバスラインの間に形成される配線容量を相対的に小さくすることができる。これによって、各画素毎に見たデータバスラインのトータルの配線容量を大幅に低減することができ、その結果、１画素当たりの書き込みに要する時間、ひいては全画素への書き込み時間を短縮することができる。
【００１７】
また、本発明の他の形態によれば、上記の形態に係る液晶パネルと、前記複数のゲートバスラインを駆動するゲートドライバと、前記複数のデータバスラインを駆動するデータドライバと、表示信号及びタイミング信号を入力し、前記ゲートドライバ及びデータドライバを制御する制御部とを有し、前記制御部からの制御に基づいて前記ゲートドライバにより、前記複数のゲートバスラインのうち２本以上のゲートバスラインを同時に駆動し、前記制御部からの制御に基づいて前記データドライバにより、前記複数のデータバスラインを同時に駆動し、前記ゲートドライバにより同時に駆動されたゲートバスラインに対応する複数の画素列に同時に表示データを書き込むようにしたことを特徴とする液晶表示装置が提供される。
【００１８】
この形態に係る液晶表示装置によれば、上記の形態に係る液晶パネルにおいて得られた効果（開口率の改善、書き込み時間の短縮）に加えて、２本以上のゲートバスラインを同時に駆動し、これに対応する複数の画素列に同時に表示データを書き込むようにしているので、従来のように１本のゲートバスラインに対応する画素列毎に順次駆動してデータを書き込む方式と比べて、全画素への書き込み時間を大幅に（例えば、同時駆動するゲートバスラインの本数が２本の場合には、約１／２に）短縮することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について、添付の図面を参照しながら説明する。
【００２０】
＜第１の実施形態＞
図２は本発明の第１の実施形態に係るアクティブマトリクス型の液晶パネルにおけるＴＦＴ基板の構成を平面図の形態で模式的に示したものであり、図３はその液晶パネルの一部分の構成を断面図の形態で模式的に示したものである。図２の例では、図示の簡略化のため、ガラス基板や層間絶縁膜、ゲート絶縁膜等については省略している。
【００２１】
本実施形態に係る液晶パネル１５０は、図３に示すように、ＴＦＴ基板１００と、対向基板１４０と、これらの間に封入された液晶からなる液晶層１４５とにより構成されている。各基板の層構造については後で説明する。
【００２２】
ＴＦＴ基板１００には、図２に示すように水平方向（横方向）に延びる複数のゲートバスライン１０１と、垂直方向（縦方向）に延びる複数のデータバスライン１０２と、同じく垂直方向に延びる複数の補助容量（Ｃｓ）バスライン１０３とが形成されている。各バスライン１０１，１０２，１０３はそれぞれ同じピッチ（配線間隔）で配線されており、相互に隣り合う２本のゲートバスライン１０１と２本のＣｓバスライン１０３とによって囲まれた正方形状の領域が「単位画素」を構成する。つまり、１つの画素は、Ｃｓバスライン１０３とゲートバスライン１０１を境界としており、この画素の領域に画素電極１０４（図面を見易くするために破線で表示）が形成されている。図示の例では、４画素分の画素電極１０４が示されている。ゲートバスライン１０１とＣｓバスライン１０３の配線幅が同じ場合、画素電極１０４の形状も正方形となるが、多くの場合、Ｃｓバスライン１０３の方が相対的に太く、製造歩留りを考慮して画素電極間隔を広くとるため、単位画素の形状は正方形であっても、画素電極１０４の形状は必ずしも正方形とはならない。
【００２３】
また、データバスライン１０２は、各画素領域（画素電極１０４）のほぼ中央を垂直方向（Ｃｓバスライン１０３と平行な方向）に縦断して配線されており、ゲートバスライン１０１と交差する箇所では絶縁膜を介して絶縁されている。Ｃｓバスライン１０３は、各画素領域（画素電極１０４）の境界に沿って垂直方向に配線されており、同様にゲートバスライン１０１と交差する箇所では絶縁膜を介して絶縁されている。この場合、Ｃｓバスライン１０３は、後述するようにゲートバスライン１０１を構成する導体層の一部をパターニングして形成される（つまり、単純に交差させたのでは両バスライン１０１，１０３は電気的に短絡してしまう）ため、図２に示すようにゲートバスライン１０１との交差箇所において分断されており、分断された各Ｃｓバスライン１０３は、絶縁膜に形成されたコンタクトホール１０５を介して、データバスライン１０２を構成する導体層の一部をパターニングして形成された導体層１０６に電気的に接続されている。
【００２４】
また、各画素領域には、データバスライン１０２とゲートバスライン１０１の交差箇所に対応してスイッチング素子としての薄膜トランジスタ（ＴＦＴ）１０７が設けられている。ＴＦＴ１０７（点線で囲んだ部分）は、ＬＤＤ(Lightly Doped Drain) 構造のＴＦＴが２個直列に接続されて構成されている。液晶表示装置では、画素の補助容量（Ｃｓ）にデータ（電荷）が書き込まれた状態を次のデータが書き込まれるまで一定に保持するのが理想的であるが、実際にはＴＦＴのリーク電流等によって補助容量の電位が低下する。そこで、このリーク電流を低減するためにＴＦＴをＬＤＤ構造とし、かつＴＦＴを２個直列に接続している。本実施形態ではＴＦＴを２個直列に接続しているが、接続個数が２個に限定されないことはもちろんである。また、後述するように他の実施形態においても、各画素毎にＬＤＤ構造のＴＦＴを２個直列に接続しているが、接続個数が２個に限定されないことは同様である。以下の記載では、説明の便宜上、２個の直列接続されたＴＦＴを総称して「ＴＦＴ」と呼ぶことにする。
【００２５】
各画素領域においてＴＦＴ１０７（点線で囲んだ部分）は、ゲートバスライン１０１の一部をゲート電極Ｇとし、また、このゲートバスライン１０１を挟んでドレイン領域Ｄとソース領域Ｓが配置されている。ＴＦＴ１０７のドレイン領域Ｄは、絶縁膜に形成されたコンタクトホール１０８を介してデータバスライン１０２に電気的に接続されており、一方、ソース領域Ｓは、絶縁膜に形成されたコンタクトホール１０９を介して導体層（図示せず）に電気的に接続され、さらに絶縁膜に形成されたコンタクトホール１１０を介して画素電極１０４に電気的に接続されている。
【００２６】
また、１１１は各画素毎にＣｓバスライン１０３との間で補助容量Ｃｓを形成する半導体領域を示し、補助容量Ｃｓの一方の電極として機能する領域である。この半導体領域１１１は、後述するようにＴＦＴ１０７のソース領域Ｓと共有されており、従って、コンタクトホール１０９，１１０を介して画素電極１０４に電気的に接続されている。つまり、補助容量Ｃｓは、電気的にはＣｓバスライン１０３と画素電極１０４との間に形成されている。
【００２７】
次に、図３を参照しながら本実施形態の液晶パネル１５０（ＴＦＴ基板１００、対向基板１４０、液晶層１４５）の層構造について説明する。なお、図３に示す構造では、図面を見易くするため、ＴＦＴ１０７については１個のみ図示している。
【００２８】
ＴＦＴ基板１００のベースとなるガラス基板１２１上には、例えばＳｉＯ2 又はＳｉＮからなる絶縁膜１２２が形成され、さらにこの絶縁膜１２２の所定の領域（図中、破線で示すＴＦＴ１０７及び補助容量Ｃｓを形成すべき領域）上に、アモルファスシリコン又はポリシリコンからなる半導体層１２３が形成されている。そして、この半導体層１２３の所定の領域（ＴＦＴ１０７のソース／ドレイン領域及び補助容量Ｃｓの一方の電極領域を形成すべき領域）に、例えばリンやボロン等の不純物をドーピングしてｎ型又はｐ型の半導体領域１２４が形成されている。また、半導体層１２３及び半導体領域１２４上には、例えばＳｉＮからなる絶縁膜１２５が形成されている。この絶縁膜１２５は、ＴＦＴ１０７のチャネルを保護すると共に、補助容量Ｃｓを構成する誘電体の一部として機能する。さらに、ｎ型又はｐ型の半導体領域１２４の周囲の領域に、リンやボロン等の不純物を高濃度にドーピングしてｎ+ 型又はｐ+ 型の半導体領域１２６が形成されている。この半導体領域１２６は、その一部の領域がＴＦＴ１０７のドレイン領域Ｄとして画定され、別の一部の領域は、ＴＦＴ１０７のソース領域Ｓ及び補助容量Ｃｓの一方の電極領域１１１として画定されている。
【００２９】
また、絶縁膜１２５及び半導体領域１２６を覆って全面に、例えばＳｉＯ2 又はＳｉＮからなる絶縁膜１２７が形成されている。この絶縁膜１２７は、ＴＦＴ１０７のゲート絶縁膜として機能すると共に、補助容量Ｃｓを構成する誘電体の一部として機能する。さらにこの絶縁膜１２７上に、例えばアルミニウム（Ａｌ）やモリブデン（Ｍｏ）等からなる導体層１２８が所要の形状にパターニングされて形成されている。この導体層１２８は、ＴＦＴ１０７のゲート電極Ｇ（図２）を構成するゲートバスライン１０１と補助容量Ｃｓの他方の電極を構成するＣｓバスライン１０３とを含んでいる。
【００３０】
さらに、導体層１２８を覆って全面に、例えばＳｉＯ2 又はＳｉＮからなる絶縁膜１２９が形成され、この絶縁膜１２９上に、例えばＡｌやチタン（Ｔｉ）等からなる導体層１３０が所要の形状にパターニングされて形成されている。この導体層１３０は、データバスライン１０２及び導体層１０６（図２）と、ＴＦＴ１０７及び補助容量Ｃｓを画素電極１０４に接続するための配線を含んでいる。このため、導体層１３０は、絶縁膜１２９の所要の箇所に形成されたコンタクトホール１０８，１０９を介して、高濃度にドーピングされた半導体領域１２６（ＴＦＴ１０７のドレイン領域Ｄ、ソース領域Ｓ、補助容量Ｃｓの一方の電極領域１１１）に電気的に接続されている。
【００３１】
なお、補助容量Ｃｓは、図示の例では半導体領域１２６（一方の電極）と、導体層１２８（他方の電極）と、これらの間に形成された絶縁膜１２５，１２７（誘電体）とにより構成された「ＭＯＳ（金属・酸化物（絶縁膜）・半導体）キャパシタ」の形態で実現されているが、このＭＯＳ構造に代えて、導体層１２８と導体層１３０の間で補助容量Ｃｓを形成するようにしてもよい。
【００３２】
さらに、導体層１３０及び絶縁膜１２９を覆って全面に、例えばＳｉＯ2 又はＳｉＮからなる絶縁膜１３１が平坦化されて形成されており、この絶縁膜１３１上に、導体層１３２が所要の形状にパターニングされて形成されている。導体層１３２は、画素電極１０４を構成し、例えば、透過型ＬＣＤの場合にはＩＴＯ(Indium Tin Oxide)等の透明の導電体からなり、反射型ＬＣＤの場合にはＡｌもしくはＡｌ合金等からなっている。この導体層１３２（画素電極１０４）は、絶縁膜１３１の所要の箇所に形成されたコンタクトホール１１０を介して、ＴＦＴ１０７及び補助容量Ｃｓに接続されている配線を含む方の導体層１３０に電気的に接続されている。
【００３３】
さらに、導体層１３２（画素電極１０４）及び絶縁膜１３１の表面を覆ってポリイミド樹脂等からなる配向膜１３３が形成されている。この配向膜１３３は、液晶層１４５内の液晶分子の向き（配向）を規則正しく配列させるためのものであるが、この配向膜１３３と共に液晶分子の配向（ドメイン）を規制する手段として、例えば、画素電極１０４上に所定の形状の突起をパターン形成してもよい。かかる突起は、例えばフォトレジスト等により形成することができ、ストライプ状もしくは土手状、半球状、ピラミッド状など種々のものを形成することができる。かかる突起を形成した場合、該突起を覆って配向膜１３３が形成される。
【００３４】
一方、対向基板１４０のベースとなるガラス基板１４１上（図３の例では下側）には、ＩＴＯ等の透明の導電体からなる導体層１４２（コモン電極もしくは対向電極）と、特に図示はしていないが液晶層１４５の厚さ（セルギャップ）を一定に保つための柱状スペーサとが形成されている。この柱状スペーサはフォトレジスト等により形成され得るが、これに代えて、液晶層１４５内にシリカや樹脂等からなる球状スペーサを封入してもよい。但し、セルギャップを精密に規制するには柱状スペーサの方がより好適である。さらに、コモン電極（導体層１４２）の表面を覆ってポリイミド樹脂等からなる配向膜１４３が形成されている。この対向基板１４０においても、ＴＦＴ基板１００側と同様に、コモン電極１４２上にドメイン規制用の突起パターンを適宜形成してもよい。なお、図示の対向基板１４０にはカラーフィルタが設けられていないが、これは、後述するように本発明では主として白黒表示用の液晶パネルを用いてＬＣＤをフィールドシーケンシャルカラー方式で駆動することを意図しているからである。
【００３５】
また、液晶パネル１５０の液晶層１４５を構成する液晶には、高速応答に好適な強誘電性液晶が用いられる。しかし、液晶の材料がこれに限定されないことはもちろんであり、これ以外にも、例えば、ＴＮ(Twisted Nematic) モードやＶＡ(Vertical Alignment)モード、ＭＶＡ(Multi-domain Vertical Alignment) モード等の液晶を好適に用いることができる。
【００３６】
以上説明したように、第１の実施形態に係る液晶パネル１５０（ＴＦＴ基板１００）の構成によれば（図２、図３参照）、データバスライン１０２は各画素領域（画素電極１０４）のほぼ中央を垂直方向（Ｃｓバスライン１０３と平行な方向）に延在しており、従来例（図１）のようにデータバスライン１２を各画素領域（画素電極１４）の境界とするのではなく、Ｃｓバスライン１０３を各画素領域（画素電極１０４）の境界としている。従って、データバスライン１０２の配線幅を設計するにあたり、従来例のように画素電極との重なりや隣合う画素電極間の距離を考慮する必要がないので、データバスライン１０２を細く配線することができ、その結果、開口率を高めることができる。
【００３７】
また、従来例（図１）では、相対的に配線幅の太いＣｓバスライン１３に対してデータバスライン１２は交差していたため、両バスライン１２，１３の交差部には相応の配線容量が形成されていたが、本実施形態（図２）では、相対的に配線幅の太いＣｓバスライン１０３に対してデータバスライン１０２は平行に配線されている（つまり、交差していない）ので、両バスライン１０２，１０３間には実質上配線容量は形成されない。さらに、データバスライン１０２を細く配線できるので、データバスライン１０２と画素電極１０４の間に形成される配線容量、及びデータバスライン１０２とゲートバスライン１０１の間に形成される配線容量を相対的に小さくすることができる。これによって、各画素毎に見たデータバスライン１０２のトータルの配線容量を大幅に低減することができ、その結果、１画素当たりの書き込みに要する時間、ひいては全画素への書き込み時間を短縮することができる。これによって、画素への書き込み許容時間が制限されているフィールドシーケンシャルカラー方式や、ＳＶＧＡ、ＸＧＡなど画素数の多い液晶パネルに対しても、書き込み時間を十分に確保することが可能となる。
【００３８】
また、データバスライン１０２の配線容量を低減させたことで、データ信号が当該データバスライン１０２上を伝搬する際にその始端（画面の上部）と終端（画面の下部）での時定数差が緩和されるので、画面の上部と下部での輝度差が生じ難くなり、輝度むらの発生を抑制することができる（輝度むらの改善）。さらに、データバスライン１０２を各画素領域（画素電極１０４）の境界としていないため、横クロストークの発生を効果的に抑制することができる。
【００３９】
＜第２の実施形態＞
図４は本発明の第２の実施形態に係るアクティブマトリクス型の液晶パネルにおけるＴＦＴ基板の構成を平面図の形態で模式的に示したものである。
【００４０】
この第２の実施形態に係るＴＦＴ基板２００は、上述した第１の実施形態に係るＴＦＴ基板１００（図２）の構成と比べて、ＴＦＴ２０７の形状が異なっている点、すなわち、各画素領域（画素電極２０４）毎にゲートバスライン２０１の一部（２箇所）を櫛歯状に突出させて成形し、この突出させた部分をＴＦＴ２０７のゲート電極Ｇとしている点で、相違する。他の構成及びその動作もしくは機能については、第１の実施形態の場合と同じであるので、その説明は省略する。なお、図４に示す２０１〜２１１の各構成要素は、それぞれ図２に示した１０１〜１１１の各構成要素に対応している。
【００４１】
この第２の実施形態に係る液晶パネル（ＴＦＴ基板２００）においても、上述した第１の実施形態と基本的に同じ構成を有しているので、第１の実施形態で得られた効果（開口率の改善、書き込み時間の短縮、輝度むらの改善、横クロストークの抑制）と同様の効果を奏することができる。
【００４２】
＜第３の実施形態＞
図５は本発明の第３の実施形態に係るアクティブマトリクス型の液晶パネルにおけるＴＦＴ基板の構成を平面図の形態で模式的に示したものである。
【００４３】
この第３の実施形態に係るＴＦＴ基板３００は、上述した第１の実施形態に係るＴＦＴ基板１００（図２）の構成と比べて、隣り合う２本の水平ライン（ゲートバスライン３０１ａ，３０１ｂ）を同時に駆動し、これに対応する２水平画素列に接続された各ＴＦＴ３０７ａ，３０７ｂのオン／オフを同時に制御できるように配線した点、各画素領域内に１本又は２本のデータバスライン３０２ａ，３０２ｂを含むように配線されている点、第２の実施形態（図４）の場合と同様にＴＦＴ３０７ａ，３０７ｂの形状が異なっている点、各画素毎にＣｓバスライン３０３との間で補助容量Ｃｓを形成する半導体領域３１１ａ，３１１ｂの形状が異なっている点で、相違する。他の構成及びその動作もしくは機能については、基本的に第１の実施形態の場合と同じであるので、その説明は省略する。なお、図５に示す３０１ａ，３０１ｂ〜３１１ａ，３１１ｂの各構成要素は、それぞれ図２に示した１０１〜１１１の各構成要素に対応している。
【００４４】
図５に示すように、垂直方向（Ｃｓバスライン３０３と平行な方向）に配線されるデータバスラインを１本しか含まない画素列は、水平方向において両端（左端と右端）に配列された各１列である。図示の例では、左端の画素列が１本のデータバスライン３０２ａを含んでおり、他の画素列（右端の画素列を除く）はそれぞれ２本のデータバスライン３０２ａ，３０２ｂを含んでいる。そして、各データバスライン３０２ａ，３０２ｂは、それぞれ当該データバスラインを介して駆動されるＴＦＴ３０７ａ，３０７ｂと共に、それぞれ対応する画素内に含まれている。
【００４５】
また、２本のデータバスライン３０２ａ，３０２ｂを含む画素列については、一方のデータバスラインに供給されるデータは自画素内の画素電極３０４に書き込まれ、他方のデータバスラインに供給されるデータは自画素外の隣接する他画素内の画素電極３０４に書き込まれる。図示の例では、左から数えて奇数番目のデータバスライン３０２ａに供給されるデータは、それぞれ対応する自画素内のＴＦＴ３０７ａを介して、自画素内の画素電極３０４に書き込まれる。一方、左から数えて偶数番目のデータバスライン３０２ｂに供給されるデータは、それぞれ対応する自画素内のＴＦＴ３０７ｂを介して、左側に隣接する他画素内の画素電極３０４に書き込まれる。つまり、奇数番目のゲートバスライン３０１ａによって駆動されるＴＦＴ３０７ａが接続されたデータバスライン３０２ａは自画素内にあり、偶数番目のゲートバスライン３０１ｂによって駆動されるＴＦＴ３０７ｂが接続されたデータバスライン３０２ｂは自画素外にあり、両者はＣｓバスライン３０３を挟んでその両側に配線されている。
【００４６】
この第３の実施形態に係る液晶パネル（ＴＦＴ基板３００）の構成によれば、上述した第１、第２の実施形態で得られた効果（開口率の改善、書き込み時間の短縮、輝度むらの改善、横クロストークの抑制）に加えて、さらに、隣り合う２本の水平ライン（ゲートバスライン３０１ａ，３０１ｂ）を同時に駆動し、これに対応する２水平画素列に接続された各ＴＦＴ３０８ａ，３０８ｂを同時にオンとし、当該ＴＦＴを介して同時にデータを書き込むようにしているので、従来のように１水平画素列毎に順次駆動してデータを書き込む方式と比べて、全画素への書き込み時間を約１／２に短縮することができる。言い換えると、１フレーム（１画面）分の表示データを約２倍のスピードで表示させることができるので、解像度を約２倍に上げることができる。
【００４７】
＜第４の実施形態＞
図６は本発明の第４の実施形態に係るアクティブマトリクス型の液晶パネルにおけるＴＦＴ基板の構成を平面図の形態で模式的に示したものである。
【００４８】
この第４の実施形態に係るＴＦＴ基板４００は、上述した第３の実施形態に係るＴＦＴ基板３００（図５）の構成と比べて、各画素領域内にそれぞれ２本のデータバスライン４０２ａ，４０２ｂを含むように配線されている点、Ｃｓバスライン４０３との間で補助容量Ｃｓを形成する半導体領域４１１ｂの形状が異なっている点で、相違する。他の構成及びその動作もしくは機能については、基本的に第３の実施形態の場合と同じであるので、その説明は省略する。なお、図６に示す４０１ａ，４０１ｂ〜４１１ａ，４１１ｂの各構成要素は、それぞれ図５に示した３０１ａ，３０１ｂ〜３１１ａ，３１１ｂの各構成要素に対応している。
【００４９】
図６に示すように、各画素毎に垂直方向（Ｃｓバスライン３０３と平行な方向）に配線される２本のデータバスライン４０２ａ，４０２ｂのうち、右側のデータバスライン４０２ａは、奇数番目のゲートバスライン４０１ａによって駆動されるＴＦＴ４０７ａに接続されており、左側のデータバスライン４０２ｂは、偶数番目のゲートバスライン４０１ｂによって駆動されるＴＦＴ４０７ｂに接続されている。ＴＦＴ４０７ａを含む画素については補助容量Ｃｓは当該画素の右端に含まれ、ＴＦＴ４０７ｂを含む画素については補助容量Ｃｓは当該画素の左端に含まれている。つまり、補助容量Ｃｓは、奇数列と偶数列とで反対方向に設けられている。しかし、ゲート層（図３の導体層１２８に相当）で配線の繋ぎ換えを適宜行えば、各補助容量Ｃｓを全て同じ方向に設けることも可能である。
【００５０】
この第４の実施形態に係るＴＦＴ基板４００の構造上の特徴は、上述した第３の実施形態（図５）の場合とは違い、データバスライン４０２ａ，４０２ｂと、当該データバスラインによって駆動されるＴＦＴ４０７ａ，４０７ｂと、当該ＴＦＴを介してデータが書き込まれる画素電極４０４とが、すべて自画素内に設けられている点である。第３の実施形態のように他画素内にデータバスラインとＴＦＴを配置すると、横クロストークを生じる可能性が高くなるが、この第４の実施形態では、上記の特徴的な構造により、横クロストークの発生の可能性を低減することができる。
【００５１】
なお、上述した第３、第４の各実施形態（図５、図６）では、隣り合う２本の水平ライン（ゲートバスライン）を同時に駆動する場合を例にとって説明したが、同時に駆動する水平ラインの数が２本に限定されないことはもちろんであり、３本以上の水平ラインを同時に駆動することも可能である。この場合、全画素への書き込み時間を更に短縮することができる。
【００５２】
上述した第２〜第４の各実施形態に係るＴＦＴ基板２００，３００，４００（図４〜図６）は、上述した第１の実施形態に係るＴＦＴ基板１００（図２）と比べて、平面的に見たときのデータバスラインの配線形態やＴＦＴの接続形態等において相違してはいるが、ＴＦＴ基板２００，３００，４００をそれぞれ含んで各液晶パネルを構成したときに断面的に見たときの構造は、基本的には第１の実施形態に係る液晶パネル１５０（図３）の断面構造と同様である。よって、以下の記載において「液晶パネル１５０」というときは、第２〜第４の各実施形態に係る液晶パネルをも指すものとする。
【００５３】
次に、本発明に係る液晶表示装置及びその駆動方法について説明する。
【００５４】
図７は、上述した第３の実施形態（図５）又は第４の実施形態（図６）に係る液晶パネルを用いた液晶表示装置の構成をブロック図の形態で示したものである。図７に示す例では、第４の実施形態に係る液晶パネル１５０（ＴＦＴ基板４００）を用いた場合の構成を示している。
【００５５】
図７に示す液晶表示装置１７０は、カラーフィルタを使用しない白黒表示用の液晶パネル１５０と、この液晶パネル１５０に対するフィールドシーケンシャル駆動を制御する制御部１６０と、液晶パネル１５０に動作可能に接続されたゲートドライバ１６１及びデータドライバ１６２と、１フレーム分の表示データ（ＲＧＢの画像データ、及び必要に応じて黒信号データ）を一時的に格納しておくためのフレームメモリ１６３と、液晶パネル１５０を挟んで両面に配置された１対の偏光板（図示せず）と、液晶パネル１５０の背面に一方の偏光板を間に挟んで配置されたバックライトユニット１６４とを備えている。本実施形態では、制御部１６０、ゲートドライバ１６１、データドライバ１６２及びフレームメモリ１６３はそれぞれＩＣにより実現され、ゲートドライバ１６１及びデータドライバ１６２は液晶パネル１５０の周縁部に搭載されるものとする。また、図７には特に示していないが、各回路ブロックには適宜必要な電源電圧（例えば、１８Ｖの高電圧、３．３Ｖ又は５Ｖの低電圧、グランド電圧）が供給されている。
【００５６】
液晶パネル１５０の表示部には、多数の画素がマトリクス状に配列されている。１つの画素は、２個の直列接続されたＴＦＴ４０７ａ又は４０７ｂと、液晶セルＬｃと、この液晶セルＬｃに並列接続された補助容量Ｃｓとにより構成されている。液晶セルＬｃは、画素電極４０４（図６）とコモン電極１４２（図３）とこれら電極間の液晶層１４５とにより構成されており、補助容量Ｃｓは、Ｃｓバスライン４０３（図６）と半導体領域４１１ａ又は４１１ｂとこれらの間の絶縁膜１２５，１２７（図３）とにより構成されている。また、水平方向に並ぶ画素列の各ＴＦＴ４０７ａ，４０７ｂのゲートは、それぞれ同一のゲートバスライン４０１ａ，４０１ｂに接続され、垂直方向に並ぶ画素列の各ＴＦＴ４０７ａ，４０７ｂのドレインは、それぞれ同一のデータバスライン４０２ａ，４０２ｂに接続され、各ＴＦＴ４０７ａ，４０７ｂのソースは、液晶セルＬｃ及び補助容量Ｃｓに接続されている。
【００５７】
制御部１６０は、コンピュータ等の外部装置（図示せず）から供給される表示信号（ＲＧＢの各色信号）及びタイミング信号（水平同期信号Ｈsync、垂直同期信号Ｖsync）に基づいて、フィールドシーケンシャル駆動を行うのに必要な各タイミング信号Ｃ１，Ｃ２，ＲＳ，ＧＳ，ＢＳ及び１フレーム分の表示信号ＦＤを生成する。生成された表示信号ＦＤはフレームメモリ１６３に供給され、タイミング信号Ｃ１及びＣ２はそれぞれゲートドライバ１６１及びデータドライバ１６２に供給され、タイミング信号ＲＳ，ＧＳ及びＢＳはバックライトユニット１６４に供給される。
【００５８】
ゲートドライバ１６１は、制御部１６０から供給されるタイミング信号Ｃ１に応答して１垂直同期期間の開始時に初期化され、１水平同期期間に同期したタイミングで、液晶パネル１５０の隣り合う２水平ライン（ゲートバスライン４０１ａ，４０１ｂ）毎に順番に走査信号を出力する。つまり、液晶パネル１５０の各ゲートバスラインは、ゲートドライバ１６１によって２水平ライン毎に順次データを書き込める状態（選択状態）となる。
【００５９】
データドライバ１６２は、制御部１６０からフレームメモリ１６３に取り込まれた１フレーム分の表示信号ＦＤと制御部１６０から供給されるタイミング信号Ｃ２に基づいて、ゲートドライバ１６１により順次選択される２水平ライン毎にそれぞれ表示データを順次生成し、生成した表示データを各データバスライン４０２ａ，４０２ｂに出力する。このとき、表示データの生成及び出力は、ＲＧＢの各色信号毎に時系列的に行う。
【００６０】
また、本発明が意図しているフィールドシーケンシャル駆動方式では、ＲＧＢの各色毎にデータを時分割して画素に書き込み、これに同期してＲ，Ｇ，Ｂの各光源を時系列的に点灯させる必要があるため、専用の光源を必要とする。図７の実施形態では、その光源として発光ダイオード（ＬＥＤ）エッジライト方式のバックライトユニット１６４を設けている。これは、通常のエッジライト方式バックライトの光源として用いられている冷陰極蛍光ランプ（ＣＣＦＬ）を、アレイ化したＬＥＤに置き換えたものである。例えば、液晶パネル１５０の背面に、これと同じ大きさで底面がテーパ状に成形された薄い透明樹脂からなる導光板（図示せず）を配置し、この導光板のエッジ部分（上下又は左右の両端）にＲＧＢの各ＬＥＤを組にしたものを複数組配列し、ＲＧＢの各色毎のデータの書き込みタイミング（すなわち、制御部１６０から供給される各色毎のタイミング信号ＲＳ，ＧＳ，ＢＳ）に同期して各ＬＥＤから発光されたＲＧＢの各色光を導光板の底面（テーパ面）で反射させ、さらに拡散フィルム等（図示せず）を通して液晶パネル１５０の背面から照射する。この場合、各組を構成するＬＥＤは、通常はＲＧＢの各色毎に１個ずつであるが、Ｇの輝度が相対的に低いことを考慮して、例えば、Ｒ，Ｂがそれぞれ１個、Ｇが２個の組合せとしてもよい。
【００６１】
バックライトユニット１６４の構造としては、本実施形態ではＬＥＤエッジライト方式を採用しているが、これに代えて、例えばＬＥＤエリアライト方式を採用してもよい。この方式では、液晶パネル１５０の背面に、拡散フィルム等（図示せず）を介して、ＲＧＢの各ＬＥＤを組にしたものを二次元的に複数組配列し、上記と同様に各色毎のデータの書き込みタイミングに同期して各ＬＥＤから発光されたＲＧＢの各色光を直接拡散フィルム等を通して液晶パネル１５０の背面から照射する。
【００６２】
フィールドシーケンシャル駆動方式では、上述したようにＲＧＢの３原色の画像を時系列的に同一の画素に表示させることでフルカラー表示を実現している。動作の態様としては、１フレームに、ＲＧＢの３画面分のデータを書くようにした駆動方法、ＲＧＢの各色信号の間にそれぞれ黒信号を１回ずつ書いて合計６画面分のデータを書くようにした駆動方法、ＲＧＢの各色信号と各色信号間の黒信号とをそれぞれ２回ずつ書いて合計１２画面分のデータを書くようにした駆動方法等が考えられる。
【００６３】
本実施形態に係るフィールドシーケンシャル駆動では、先ずフレームメモリ１６３に１フレーム分のＲＧＢ画像データ（及び各色間の黒信号データ）を取り込み、次にバックライトユニット１６４の各ＬＥＤを制御していずれかの光（例えば、赤色（Ｒ）光）を液晶パネル１５０の背面から照射させるタイミングで、ゲートドライバ１６１から液晶パネル１５０内の隣り合う２水平ライン（ゲートバスライン４０１ａ，４０１ｂ）に同時に走査信号を出力すると共に、データドライバ１６２がフレームメモリ１６３から当該２水平ラインに対応する表示データを読み出し、各データバスライン４０２ａ，４０２ｂに表示データを出力する。このとき、選択された２水平ライン（ゲートバスライン４０１ａ，４０１ｂ）に対応する画素列のＴＦＴ４０７ａ，４０７ｂがオンとなり、当該ＴＦＴを介してそれぞれ対応する補助容量Ｃｓに表示データが書き込まれ、この書き込まれたデータは次のデータが書き込まれるまで保持される。
【００６４】
このようにして、１フレームを構成する全画素にデータ（この場合、１フィールド分のＲデータ）を書き込んだ後、バックライトユニット１６４を制御して光源（ＬＥＤ）の色を緑色（Ｇ）又は青色（Ｂ）に切り換え、上記と同様の動作を行い、最終的に全ての色のデータを全画素に書き込む。書き込まれた表示データの電圧は液晶セルＬｃの両端（画素電極と対向電極の間）にかかり、これによって、液晶セルＬｃ内の液晶分子の向きが変化し、それに伴い液晶セルＬｃの光透過率が変化し、所望の画像が表示される。
【００６５】
なお、図７に例示した液晶表示装置１７０の構成では、画面（液晶パネル１５０）の一方の側（上側）にデータドライバ１６２を配置しているが、同時に駆動する水平ラインの本数が多くなったときは画面を挟んでその上下にデータドライバを配置し、例えば、上側に配置したデータドライバにより奇数番目のデータバスラインを駆動し、下側に配置したデータドライバにより偶数番目のデータバスラインを駆動するようにしてもよい。
【００６６】
以下、本発明の諸態様を、付記としてまとめて記載する。
【００６７】
（付記１）第１の方向に延在する複数のゲートバスラインと、前記第１の方向と交差する第２の方向に延在する複数のデータバスラインと、各画素毎に設けられ、対応するゲートバスラインの一部をゲート電極とし、かつ対応するデータバスラインに電気的に接続されたスイッチング素子と、各画素毎に設けられ、対応するスイッチング素子に電気的に接続された画素電極と、前記画素電極との間に液晶を介在させて配置された対向電極と、前記第２の方向に延在し、各画素毎に前記画素電極との間で補助容量を形成する複数の補助容量バスラインとを有し、各補助容量バスラインを境界として正方形状の画素領域が画定されていることを特徴とする液晶パネル。
【００６８】
（付記２）前記複数のデータバスラインは、前記第２の方向に配列された各画素列の領域にそれぞれ１本のデータバスラインを含むように配線されていることを特徴とする付記１に記載の液晶パネル。
【００６９】
（付記３）前記複数のデータバスラインは、前記第２の方向に配列された各画素列のうち両端に配列された各一列の領域にそれぞれ１本のデータバスラインを含み、かつ、他の画素列の領域にそれぞれ２本のデータバスラインを含むように配線されていることを特徴とする付記１に記載の液晶パネル。
【００７０】
（付記４）前記２本のデータバスラインを含む画素列において、一方のデータバスラインは、当該画素列における自画素内のスイッチング素子を介して、当該自画素内の画素電極に接続され、他方のデータバスラインは、当該画素列における他の自画素内のスイッチング素子を介して、前記第１の方向に隣接する他画素内の画素電極に接続されていることを特徴とする付記３に記載の液晶パネル。
【００７１】
（付記５）前記複数のデータバスラインは、前記第２の方向に配列された各画素列の領域にそれぞれ２本のデータバスラインを含むように配線されていることを特徴とする付記１に記載の液晶パネル。
【００７２】
（付記６）前記２本のデータバスラインを含む各画素列において、一方のデータバスラインは、当該画素列における自画素内のスイッチング素子を介して、当該自画素内の画素電極に接続され、他方のデータバスラインは、当該画素列における他の自画素内のスイッチング素子を介して、当該他の自画素内の画素電極に接続されていることを特徴とする付記５に記載の液晶パネル。
【００７３】
（付記７）前記スイッチング素子を構成するゲート電極は、前記対応するゲートバスラインの一部を櫛歯状に突出させて成形された部分からなることを特徴とする付記１に記載の液晶パネル。
【００７４】
（付記８）前記液晶が強誘電性液晶であることを特徴とする付記１に記載の液晶パネル。
【００７５】
（付記９）付記１に記載の液晶パネルと、
前記複数のゲートバスラインを駆動するゲートドライバと、
前記複数のデータバスラインを駆動するデータドライバと、
表示信号及びタイミング信号を入力し、前記ゲートドライバ及びデータドライバを制御する制御部とを有し、
前記制御部からの制御に基づいて前記ゲートドライバにより、前記複数のゲートバスラインのうち２本以上のゲートバスラインを同時に駆動し、
前記制御部からの制御に基づいて前記データドライバにより、前記複数のデータバスラインを同時に駆動し、前記ゲートドライバにより同時に駆動されたゲートバスラインに対応する複数の画素列に同時に表示データを書き込むようにしたことを特徴とする液晶表示装置。
【００７６】
（付記１０）複数の各色毎に光源を有し、前記制御部からの制御に基づいて点灯された光源の光を前記液晶パネルの背面から照射するバックライトユニットを有し、
前記制御部からの制御に基づいて前記ゲートドライバ及びデータドライバにより、同時に駆動されたゲートバスラインに対応する複数の画素列に各色毎に表示データを時分割して書き込み、これに同期して前記バックライトユニットにより、各色毎の光源を時系列的に点灯させるようにしたことを特徴とする付記９に記載の液晶表示装置。
【００７７】
（付記１１）前記制御部から供給される１フレーム分の表示データを一時的に格納しておくためのメモリを有し、
前記制御部からの制御に基づいて前記データドライバが、前記メモリから、前記ゲートドライバにより同時に駆動されたゲートバスラインに対応する複数の画素列に書き込むべき表示データを読み出し、前記複数のデータバスラインに当該表示データを出力することを特徴とする付記１０に記載の液晶表示装置。
【００７８】
（付記１２）前記バックライトユニットを構成する各色毎の光源は、発光ダイオードであることを特徴とする付記１０に記載の液晶表示装置。
【図面の簡単な説明】
【００７９】
【図１】従来例に係る液晶パネルにおけるＴＦＴ基板の構成を模式的に示す平面図である。
【図２】本発明の第１の実施形態に係る液晶パネルにおけるＴＦＴ基板の構成を模式的に示す平面図である。
【図３】第１の実施形態に係る液晶パネルの一部分の構成を模式的に示す断面図である。
【図４】本発明の第２の実施形態に係る液晶パネルにおけるＴＦＴ基板の構成を模式的に示す平面図である。
【図５】本発明の第３の実施形態に係る液晶パネルにおけるＴＦＴ基板の構成を模式的に示す平面図である。
【図６】本発明の第４の実施形態に係る液晶パネルにおけるＴＦＴ基板の構成を模式的に示す平面図である。
【図７】第３又は第４の実施形態に係る液晶パネルを用いた液晶表示装置の構成を概略的に示すブロック図である。
【符号の説明】
【００８０】
１００，２００，３００，４００…薄膜トランジスタ（ＴＦＴ）基板、
１０１，２０１，３０１ａ，３０１ｂ，４０１ａ，４０１ｂ…ゲートバスライン、
１０２，２０２，３０２ａ，３０２ｂ，４０２ａ，４０２ｂ…データバスライン、
１０３，２０３，３０３，４０３…補助容量（Ｃｓ）バスライン、
１０４，２０４，３０４，４０４…画素電極、
１０７，２０７，３０７ａ，３０７ｂ，４０７ａ，４０７ｂ…ＴＦＴ、
１１１，２１１，３１１ａ，３１１ｂ，４１１ａ，４１１ｂ…半導体領域、
１２１，１４１…ガラス基板、
１２２，１２５，１２７，１２９，１３１…絶縁膜、
１２３…半導体層（アモルファスシリコン層又はポリシリコン層）、
１２４，１２６…ｎ型又はｐ型の半導体領域、
１２８…導体層（ゲートバスライン、Ｃｓバスライン）、
１３０…導体層（データバスライン、ＴＦＴ及びＣｓと画素電極との接続用配線等）、
１３２…導体層（画素電極）、
１３３，１４３…配向膜、
１４０…対向基板、
１４２…導体層（コモン電極もしくは対向電極）、
１４５…液晶層、
１５０…液晶パネル、
１６０…制御部、
１６１…ゲートドライバ、
１６２…データドライバ、
１６３…フレームメモリ、
１６４…バックライトユニット、
１７０…液晶表示装置（ＬＣＤ）、
Ｃｓ…補助容量、
Ｃ１，Ｃ２，ＲＳ，ＧＳ，ＢＳ…タイミング信号、
ＦＤ…１フレーム分の表示信号（データ）。
【図１】
2006098613.tif 000003
【図２】
2006098613.tif 000004
【図３】
2006098613.tif 000005
【図４】
2006098613.tif 000006
【図５】
2006098613.tif 000007
【図６】
2006098613.tif 000008
【図７】
2006098613.tif 000009