(57)【要約】      （修正有）【課題】銅または銅合金からなる導電性のダマシン構造を含んだ集積回路構造のバリア層の形成方法を提供する。【解決手段】導電構造（１６、２２）の側壁には、金属層、中間層が交互に積層され、少なくとも３つの層を含んだ積層構造（３２）が設けられている。積層構造（３２）の中に非常に薄い層があるにもかかわらず、外部電流を用いて銅を電解析出するために必要な導電率の高さに起因した銅の拡散に対する、高い障壁作用が得られる。【選択図】図１
2006324676.tif 000002
【特許請求の範囲】
【請求項１】
電気的に導電性を有する導電構造（５９）と、
導電構造（５９）および導電構造（５９）の側壁の誘電体（１９）との間に積層構造（２６）を備え、積層構造（２６）は、下記の構成要素を誘電体（１９）から以下に示す順番で含んでおり、
電気的に導電性を有した第１導電層（５２，６２，８４）は、５Å〜６０Åの範囲の厚みを有した層であり、第１導電層（５２，６２，８４）は、第１材料から構成されており、
電気的に導電性を有する第１中間層（５４，６４，８６）は、２Å〜３０Åの範囲の厚みを有する層であり、
第１中間層（５４，６４，８６）は、第１導電層（５２，６２，８４）とは異なる材料から構成されており、
第１中間層（５４，６４，８６）は、第１導電層（５２，６２，８４）より高い電気抵抗を有しており、
電気的に導電性を有した第２導電層（５６，６６，８８）は、５Å〜６０Åの範囲の厚みを有する層であり、
第２導電層（５６，６６，８８）は、第１中間層（５４，６４，８６）とは異なる材料で、
第２導電層（５６，６６，８８）は、第１中間層（５４，６４，８６）よりも電気抵抗が低いことを特徴とする集積回路構造（１０）。
【請求項２】
導電層（５２，５６）はそれぞれ１０Å〜６０Åの範囲内の厚みを有する層であり、
第１中間層（５４，６４，８６）は、２．５Å〜３０Åの範囲内の厚みを有する層であることを特徴とする請求項１に記載の集積回路構造（１０）。
【請求項３】
積層構造（２６）の電気的に導電性を有する第２中間層（５７）は、導電構造（５９）および第２導電層（５６）の間に設けられ、
第２中間層（５７）は、第２導電層（５６）とは異なる材料から構成されており、
第２中間層（５７）は、第２導電層（５６）よりも高い電気抵抗を有しており、
積層構造（２６）の電気的に導電性を有する第３導電層（５８）は、第２中間層（５７）および導電構造（５９）の間に設けられており、
第３導電層（５８）は、第１中間層（５７）とは異なる材料から構成されており、
第３導電層（５８）は、第２中間層（５７）より電気抵抗が低いことを特徴とする請求項１に記載の集積回路構造。
【請求項４】
導電層（５２，５６，５８）は、それぞれ５Å〜５０Åの範囲内の厚みを有する層であり、
中間層（５４，５７）は、それぞれ２Å〜２５Åの範囲内の厚みを有する層であることを特徴とする請求項３に記載の集積回路構造（１０）。
【請求項５】
積層構造（２６）の電気的に導電性を有した第３中間層は、導電構造（５９）および第３導電層（５８）の間に設けられており、
第３中間層は、第３導電層（５８）とは異なる材料から構成されており、
第３中間層は、第３導電層（５８）よりも高い電気抵抗を有しており、
積層構造（２６）の電気的に導電性を有する第４導電層は、第３中間層および導電構造（５９）の間に設けられており、
第４導電層は、第３中間層とは異なる材料から構成されており、
第４導電層は、第３中間層よりも電気抵抗が低いことを特徴とする請求項３に記載の集積回路構造（１０）。
【請求項６】
導電層（５２，５６，５８）は、それぞれ５Å〜４０Åの範囲内の厚みを有する層であり、中間層（５４，５７）は、それぞれ２Å〜２５Åの範囲内の厚みを有する層であることを特徴とする請求項５に記載の集積回路構造。
【請求項７】
導電構造（５９，６８）は、少なくとも５０原子パーセントの銅を含んでおり、
少なくとも１つの中間層（５４，５７）または全ての中間層の材料は、銅の拡散を防ぐ障壁であることを特徴とする請求項１〜６のいずれか１項に記載の集積回路構造（１０）。
【請求項８】
少なくとも１つの導電層（５２，５６，５８）の材料の電気抵抗は、５０μΩｃｍより小さいことを特徴とする請求項１〜７のいずれか１項に記載の集積回路構造（１０）。
【請求項９】
第１導電層（５２，６２，８４）は、ルテニウムまたはルテニウムを含む材料からなることを特徴とする請求項１〜８のいずれか１項に記載の集積回路構造（１０）。
【請求項１０】
電気的に導電性を有する酸化物層（５０，６０，８２）、特にルテニウム酸化物層は、第１導電層（５２，６２，８４）および誘電体（１９，１９ｂ）の間に設けられていることを特徴とする請求項９に記載の集積回路構造（１０）。
【請求項１１】
酸化物層（５０，６０，８２）は、５Å〜２０Åの範囲内の厚みを有する層であることを特徴とする請求項１０に記載の集積回路構造（１０）。
【請求項１２】
第１導電層（５２，６２，８４）は、ルテニウム、タングステン、ロジウム、レニウム、モリブデンの一つを含んでいるか、またはこれらの材料の一つから構成されていることを特徴とする請求項１〜８のいずれか１項に記載の集積回路構造（１０）。
【請求項１３】
少なくとも１つの中間層（５４，５７，６４，８６）または全ての中間層は、タンタル、窒化タンタル、炭化タンタル、窒化炭素タンタル、窒化珪素タンタル、窒化チタン、炭化チタン、窒化炭素チタン、窒化珪素チタン、窒化タングステン、炭化タングステン、窒化炭素タングステン、窒化珪素タングステン、アルミニウム、クロム、ニッケル、コバルト、炭素の一つを含んでいるか、あるいは、これらの材料の一つから構成されているか、
または、中間層（５４，５７，６４，８６）は、銅の拡散を妨げるための障壁層であることを特徴とする請求項１〜１２のいずれか１項に記載の集積回路構造（１０）。
【請求項１４】
第１導電層（５２，６２，８４）を除く、少なくとも１つまたは全ての導電層（５６，５８，６６，８８）は、ルテニウム、タングステン、ロジウム、レニウム、モリブデン、銅、銀金、パラジウム、プラチナの一つを含んでいるか、またはこれらの材料の一つから構成されていることを特徴とする請求項１〜１３のいずれか１項に記載の集積回路構造（１０）。
【請求項１５】
第１導電層（５２）は、ルテニウムから構成されており、
第１中間層（５４）は、タンタルから構成されており、
第２導電層（５６）は、ルテニウムから構成されていることを特徴とする請求項１〜８のいずれか１項に記載の集積回路構造（１０）。
【請求項１６】
積層構造（２６）の窒化タンタルから構成される第２中間層（５７）は、導電構造（５９）および第２導電層（５６）の間に設けられており、
積層構造（２６）のルテニウムから構成される第３導電層（５８）は、第２中間層（５７）および導電構造（５９）の間に設けられていることを特徴とする請求項１５に記載の集積回路構造（１０）。
【請求項１７】
第１導電層（６２）は、ルテニウムから構成されており、
第１中間層（６４）は、窒化チタンから構成されており、
第２導電層（６６）は、ルテニウムから構成されていることを特徴とする請求項１〜８のいずれか１項に記載の集積回路構造（１０）。
【請求項１８】
導電構造に接した積層構造の導電層は、導電構造とは異なる材料から構成されていることを特徴とする請求項１〜１７に記載の集積回路構造（１０）。
【請求項１９】
第１導電層（８４）は、ルテニウムから構成されており、
第１中間層（８６）は、窒化タンタルまたは窒化チタンから構成されており、
第２導電層（８８）は、タングステンから構成されていることを特徴とする請求項１〜８のいずれか１項に記載の集積回路構造（１０）。
【請求項２０】
導電構造（９２）は、タングステンから構成される、または、タングステンを含むことを特徴とする請求項１９に記載の集積回路構造（１０）。
【請求項２１】
請求項１〜２０の何れか１項に記載の集積回路構造（１０）において、銅導電構造（５９，６８）の電解析出のための方法であって、
少なくとも５０原子パーセントの銅を含むように、導電構造（５９，６８）を電解析出するために、積層構造（２６，２６ｂ）において最後に製造される導電層（５８，６６）を用いて積層構造（２６，２６ｂ）を製造することを特徴とする製造方法。
【請求項２２】
少なくとも１つの導電層（５２，５６）の堆積は、少なくとも１度妨げられ、
中断した後、熱処理工程が行われ、
導電層（５２，５６）の析出は、熱処理工程の後、すでに析出された導電層（５２，５６）の部分に他の材料を堆積させる合間なく、続けられることを特徴とする請求項２１に記載の製造方法。
【請求項２３】
少なくとも１つの導電層（５２，５６）は少なくとも１度妨げられ、
中断した後、プラズマは２０秒より短い期間点火され、または中断の後、バックスパッタリング工程が２０秒より短い期間行われ、
プラズマの消火の後またはバックスパッタリング工程の後、導電層（５２，５６）の析出は、すでに析出された導電層（５２，５６）の部分に他の材料を堆積させる合間なく、続けられることを特徴とする請求項２２に記載の製造方法。
【請求項２４】
積層構造の最後に製造された導電層（５８，６６）は、銅を含んでいないか、または、１０原子パーセント以下の銅を含んでおり、導電構造と近接することを特徴とする請求項２１〜２３のいずれか１項に記載の製造方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、導電性を有する導電構造および該導電構造の側壁において、該導電構造と誘電体との間に配置された積層構造を備えた集積回路構造に関するものである。
【０００２】
この導電構造は、例えば、横方向に電流を流すための配線または縦方向に電流を流すためのビアからなる。ここで、「横方向」という用語は、集積回路構造の基板の主表面に対して平行であることを意味する。なお、主表面には、複数の集積半導体素子が配置されているものとする。また、「縦方向」という用語は、上記の主表面に対して垂線方向を意味するか、または、その逆方向を意味する。導電構造は、例えば、銅または銅合金から形成されている。上記銅導電構造は、いわゆるシングルダマシン法またはデュアルダマシン法を用いて形成される。これらの導電構造は、誘電体（例えば、二酸化シリコン、または、比誘電率が例えば３．９未満または３未満と低い誘電体）に埋設されている。
【０００３】
銅が誘電体に続いて単結晶半導体基板に拡散するのを防ぐために、積層構造が用いられる。これらの積層構造は、誘電体と導電構造との機械的結合をよくするためにも用いられる。ダマシン法では、銅導電構造は、例えば層厚が１００ｎｍよりも厚く、電解処理によって形成される。この電解処理は、外部電流を用いて行われる。この場合、積層構造は、電流を流すために用いられる。なぜなら、例えば、アノードとして接続されている逆電極とは逆の電位である固定電位が、ウェハのエッジに印加されるからである。
【０００４】
本発明の目的は、銅の拡散を妨げる拡散障壁として、および銅の電解析出工程における種層として用いられるにもかかわらず、全体として非常に薄い積層構造を備えた集積回路構造を提供することである。さらに、銅を析出するための方法についても説明する。
【０００５】
集積回路構造に係る目的は、請求項１に記載された特徴を有する本発明の集積回路構造によって成される。更なる特徴点は、下位の請求項に記載されている。
【０００６】
本発明は、極薄の多層積層構造および多層積層構造を形成するための方法に係るものである。極薄の多層構造体および多層構造体は、信頼性の高い結合層、拡散障壁、および、引き続き行われるＣＶＤ（化学的気相成長）またはＥＣＤ（電気化学的析出）により、均一で自発的に金属を析出させるための種層としても機能する。そして、極薄の多層構造体および多層構造体は、ＩＴＲＳ（半導体のための国際的な技術の手引き）２００３、更新２００４において必要とされる厚みを満たしている。非常に大きなウェハの直径（例えば、３００ｍｍ以上）を持ってさえ、多層積層構造は、例えば１より大きな高アスペクト比を有したシングルダマシン構造またはデュアルダマシン構造において、空隙の無い充填を形成する均一な堆積をさせる。特に、電解、非電着性金属析出または（ＭＯ）ＣＶＤ（有機金属ＣＶＤ）処理によって、銅またはタングステンの堆積が可能となる。銅種層の場合と異なり、形成された表面酸化物は、問題を生じず、空隙を含む充填を引き起こさない。本発明の層は、例えば、ルテニウムだけの層よりも、かなり低い機械的圧力値を有している。その結果、層間剥離または裂け目の形成を生じる傾向が低くなる。全体的な厚みが同一であるために、積層構造は、ボンディング、障壁、および暑い単層よりも結晶核生成層として非常に好ましい特性を有している。
【０００７】
驚くことに、Ａ／Ｂ／Ａ、Ａ／Ｂ／Ａ／Ｂ／Ａ、Ａ／Ｂ／Ａ／Ｂ／Ａ／Ｂ／Ａや、Ａ／Ｂ／Ａ’、Ａ／Ｂ／Ａ’／Ｂ／ＡやＡ’等の極薄層の組み合わせは、下記に示すような特性を有している。それは、
−導電層を構成する材料Ａとしては、例えば、ルテニウム（Ｒｕ）、タングステン（Ｗ）、ロジウム（Ｒｈ）、レニウム（Ｒｅ）、モリブデン（Ｍｏ）、上述した材料の合金、または類似した材料が挙げられる。
−導電層を構成する材料Ａ’としては、例えば、ルテニウム（Ｒｕ）、タングステン（Ｗ）、ロジウム（Ｒｈ）、レニウム（Ｒｅ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、パラダイム（Ｐｄ）、プラチナ（Ｐｔ）、上述した材料の合金、または類似した材料が挙げられる。もし、特に、下記の材料Ｂが基本的形態、すなわち１つの型だけの原子を含む場合には、好適な材料Ａ’の例としては、ニッケル（Ｎｉ）、クロム（Ｃｒ）またはコバルト（Ｃｏ）を含んでいる。
−中間層を構成する材料Ｂとしては、例えば、Ｔａ，ＴａＮ，二層ＴａＮ／Ｔａ，ＴａＣ，ＴａＣＮ，ＴａＳｉＮ，ＷＮ，ＷＣ，ＷＣＮ，ＷＳｉＮ，ＴｉＮ，ＴｉＣ，ＴｉＣＮ，ＴｉＳｉＮ，Ａｌ，Ｃｒ，Ｎｉ，Ｃｏ，Ｐｄ、Ｐｔ、Ｃ、上述した材料の合金、または同様の材料が挙げられる。
【０００８】
その結果、積層構造は少なくとも３つの層を含み、導電層と中間層が交互に設けられている。そして、積層構造は、例えば、導電層から始まる。積層構造が導電層から始まる場合または中間層から始まる場合のそれぞれの場合において、複数の中間層は、例えば、同じ材料または異なる材料からなる。導電層も同様に、それぞれの場合、同じ材料又は異なる材料からなる。ところが、例えば、２０、３０または４０ｎｍの厚みを有するルテニウム層は、それらの柱状構造のため、Ｃｕ拡散障壁として十分でない。その結果、付加的な障壁層が必要となり、例えば、Ａ≦５ｎｍＲｕとＢ≦２ｎｍＴａＮとをＡ／Ｂ／Ａ／Ｂ／Ａ層のように組み合わせることにより、十分なＣｕ拡散障壁を構成する。
【０００９】
グループＡの材料は、典型的な低い抵抗を有する耐熱性金属であり、例えば、１６００度または２０００度より高い温度で溶解する金属である。グループＡ’の材料は、例えば、銅または低い抵抗を有する貴金属に低い抵抗を有する準貴金属を追加するために、グループＡよりも広いグループである。ここで、低い抵抗性とは、例えば、塊の形状の材料、例えば、２００ｎｍまたはそれより大きな厚みを有する層において測定したとき、抵抗がｐ≦５０μΩｃｍ、またはｐ≦２０μΩｃｍ以下となることを意味する。グループＡまたはグループＡ’の材料は、しばしば銅または他の連結材料と、合金を作るまたは混合することができない。材料Ａまたは材料Ａ’にとって必要とされる最も薄い厚みは、引き続き行われる銅の電解析出の間に差し支えないシートの抵抗、およびＡ層またはＡ’層の数によって決定される。同時に、効果的な拡散障壁を製造する手段として、構成要素Ａまたは構成要素Ａ’を堆積させるために用いられる堆積工程を１回以上中断させること、および極薄層（≦２ｎｍ）または構成要素Ｂの工程を少なくとも一度導入することが、特に有利であることを証明した。
【００１０】
グループＢの材料は、銅拡散障壁機能を備えた典型的な導電層である。自身の導電性のために、グループＢの材料は積層構造の導電性にも寄与する。その結果、最小限の導電性を必要とする堆積工程が引き続き行われ、堆積工程のための種層としても機能する。しかしながら、障壁機能に対する構成要素Ｂの寄与は、さらに重要である。構成要素Ｂは、自身の拡散阻害機能を有するだけでなく、驚くべきことに、引き続き行われる構成要素Ａまたは構成要素Ａ’の成長を変化させる。より厚みのある単層において、最後に選択的に柱状に成長するのに対して、その結果、しばしば不定形の構成要素Ｂが、構成要素Ａまたは構成要素Ａ’の初期成長において、最初と同様の不定形を引き起こす。柱状を有したグループＡまたはグループＡ’の構成要素と異なり、無定形またはＸ線非結晶のＡ種またはＡ’種も同様に、障壁機能に寄与する。
【００１１】
薄い構成要素Ｂの堆積に加えて、以下の工程を行うことによっても同様の効果を有する。
−構成要素Ａまたは構成要素Ａ’の堆積を中断、およびＮ２、Ａｒ、Ｏ２、ＮＨ３、炭化水素またはＨ２の１つ以上を含む混合ガスの中で４００℃まで熱処理。
−構成要素Ａまたは構成要素Ａ’の堆積を中断、およびＮ２、Ａｒ、Ｏ２、ＮＨ３、炭化水素またはＨ２の１つ以上を含む混合ガスを用いて、プラズマフラッシュまたは簡単なスパッタリング工程を行う。
【００１２】
したがって、全体的な結果としては、Ｂ／ＡまたはＢ／Ｂ’／Ａ（例えば、ＴａＮ／Ｔａ／Ｃｕ）型のような２層または３層の場合と比較して、同一の障壁機能を成すために必要とされる構成要素Ｂからなる障壁の全体的な厚みが減少した。同時に、Ｂ／ＡまたはＢ／Ｂ’／Ａ型のような２層または３層の場合と比較して、種層としての機能のために構成要素Ａまたは構成要素Ａ’の層をより厚くする必要はない。
【００１３】
更なる改良点は、例えば、ルテニウムは、約２０μΩｃｍの単一の金属からなる導電性と同様の導電性を有した酸化物（ＲｕＯ２）を形成するという事実を用いることにより行われる。したがって、例えば、Ａ／Ｂ／Ａ／Ｂ／Ａ層の配列における最初の層として、薄いＡ酸化物層から始めることが可能となる。そして、それから、Ａ酸化物層は、連続的にまたは突然に単一のＡ層に溶け込む。このＡ酸化物は、例えば、ＳｉＯ２またはＳｉＣＯＨのような典型的なＩＭＤ（中間金属誘電体）材料に非常に良く結合する。そして、このＡ酸化物は、Ｃｕ種層またはＣｕ結晶核生成成長層にとって必要とされる付加的な結合層の必要性を不要にする。ＲｕＯ２の高い導電性のために、表面に形成された酸化物層は、例えば、Ｃｕの電解析出のような引き続き行われる処理を妨げない。そして、これらの堆積の操作は、より再現性が高く、より信頼性が高く、より均一で、空隙を形成することなく行うことができる。
【００１４】
構成要素Ａまたは構成要素Ａ’の好適な堆積方法は、特に、例えばＩＰＶＤ（イオン化ＰＶＤ）またはＳＩＰ（自己イオン化プラズマ）のように、堆積させる材料の高プラズマ密度および／または高程度のイオン化により処理するＰＶＤ（物理気相成長法）を含んでいる。他の堆積方法は、ＣＶＤ（化学気相成長法）、ＡＬＤ（原子層堆積）、電着あるいは非電着性金属堆積工程、または、例えば、超臨界ＣＯ２を用いたＳＦＤ（超臨界液体成長法）も含まれる。上述した方法は、基本的に構成要素Ｂにとっても好適に用いられる。上述した方法は、適用された材料から、例えば、「Ｅｎｄｕｒａ」のようなマルチチャンバー装置において製造された多層に好ましい。これらは、必要とされる全ての前処理および後処理によって、真空中断によって、または真空中断なしに、層の製造の選択肢を提供する。引き続いて、異なるパラメーター（温度、圧力、ガス流量のような）または１つ以上の析出チャンバーにおける異なる媒体を用いることにより、結果として、安価で製造の制御が容易となる。
【００１５】
積層構造の形成より前に、
‐例えば、既成の金属層上の表面酸化物を除去するための洗浄工程
‐薄い結合層または結晶核生成層に別々に堆積
‐多孔の低誘電率（low-k）材料において、孔を封するための工程またはそのような何かを任意に行ってもよい。
【００１６】
積層構造の作成は、以下のように任意に行ってもよい。
‐例えば、１ｎｍまたは３ｎｍより薄い、極薄銅層の堆積。
‐特定の表面を生じるための洗浄工程。
‐焼きなまし、または熱処理工程。
‐連結材料として機能する材料の堆積。
【００１７】
本発明に基づいた多機能積層構造の利点は、以下のように要約される。
‐高い電流収容力を有した銅導電構造の断面図において、特に、１００ｎｍより薄い導電構造の最小側面を備えた積層構造は、全体断面図の１０％より小さい。
‐個々の構成要素および積層構造にとって、非常に薄い厚みで、拡散阻害障壁および低抵抗種層として優れた特性を有している。
‐例えば、１または２より大きなアスペクト比および外形（例えば、１００ｎｍより小さなサイズ）のように、非常の要求の厳しいアスペクト比を有するウェハ全体および構造の左右に、例えば、Ｃｕ−ＥＣＤ（電気化学的析出）または（ＭＯ）ＣＶＤのような引き続き行われる処理の間に、信頼性が高く、自発的におよび均一に堆積する。
‐続いて堆積される、積層構造および「相互に連結させる材料」は極めてざらつきが小さい。
‐ダマシン構造の空隙の無い充填を行った結果、高い電流収容力を有した連結材料の形成。
‐大型化が可能。
‐表面酸化物の形成に比較的反応しない。
‐例えば、所定の層の圧力特性を最小化または目標値に設定する。その結果、層の分離や亀裂の形成等の危険性を最小限にする。
‐材料および方法は、広い範囲から選択および組合わせることが可能。
‐前処理工程および後処理工程を組合わせることが可能。
‐安価。
‐ダマシン法および減法構造（subtractive architectures）に好適。
【００１８】
本発明は、本発明または本発明の改良点の一つに基づく集積回路構造を製造するための方法に係るものである。上記方法の改良点は、銅結晶核生成層を使用せず、外部電流による銅の電解析出を積層構造に直接適用したことである。
【００１９】
その結果、本発明は、集積回路構造の多層金属化において、極薄の低い抵抗を有する積層構造並びに結合層、障壁層および種層を提供する積層構造を製造するための方法を提供する。上記積層構造は、少なくとも２つの異なる層材料からなる。そのうち、少なくとも１つの材料（Ｂ）は、非結晶または部分的に非結晶であり、他の材料（Ａ）あるいは他の材料（Ａ、Ａ’）を少なくとも一度妨げる。
【００２０】
以下に、本発明の実施形態について図面を参照しながら説明する。
【００２１】
図１は、半導体基板（図示せず）（例えば、単結晶シリコン基板）の表面に対して垂直方向に沿った、集積回路構造１０の金属層を切断した断面図である。この集積回路構造１０は、下部金属層１２を含んでいる。この下部金属層１２の上には、銅ビア１６、１８を含んだビア層１４が配置されている。ビア層１４は、絶縁層１９の中にあり、該絶縁層の中には、配線２２、２４を含む配線層２０も設けられている。本実施形態では、ビア層１２と配線層２０とを、デュアルダマシン法によって形成する。ここで、ビア１６、１８の凹部を形成した後、積層構造２６を面全体に均一に堆積する。積層構造の構造については、以下に詳述する。
【００２２】
積層構造２６を均一に堆積することにより、積層構造２６の以下の断片は、ほぼ同じになる。
‐配線２２と２４との間の絶縁層の表面に位置する断片３０。この断片３０を含んだ積層構造２６の一部は、次の平坦化工程において再び除去される。
‐配線２２の側壁に位置する、特に、該側壁の高さの半分のところに位置する断片３２。
‐ビア１６の側壁に位置する、特に、該側壁の高さの半分のところに位置する断片３４。
‐ビア１６の下端に位置する断片３６。この断片３６では、積層構造２６は、誘電体１９の上に配置されているのではなく、下部金属層の金属の上に配置されている。
【００２３】
下部金属層の代わりに、例えばシリコンからなる多結晶導電構造を用いてもよい。他の実施形態では、積層構造２６と同一の構造を有した積層構造が、より高いところに位置する金属層の中に、特に、より高いところに位置する銅金属層全体に配置されていてもよい。それに代わるものとして、このような積層構造が、単一の、または、２つの金属層の中に形成されており、他の障壁層または他の障壁積層構造が、集積回路構造の他の銅金属層の中で用いられていてもよい。
【００２４】
図２は、２つの中間層５４、５７を備えた積層構造２６の断片３２を示している。基板に超小型電子素子を形成するためのプロセスの前工程は、知られているので、この点についてのこれ以上の説明はしない。この基板は、例えば、単結晶シリコンウェハまたはＳＯＩ（シリコンオンインシュレータ）ウェハである。このウェハの直径は、例えば、２００ｍｍ以上または３００ｍｍ以上である。
【００２５】
第１絶縁層を堆積し、例えば従来技術にしたがってＣＶＤ（化学的気相成長）およびＣＭＰ（化学的機械研磨）によってタングステンを充填することにより、スルーホールを形成する。
【００２６】
その後、例えば、３０ｎｍのＰＥＣＶＤ-ＳｉＮ（プラズマ助長ＣＶＤ窒化シリコン）またはＰＥＣＶＤ-ＳｉＣＮ（シリコン炭窒化物）からなる誘電体障壁を堆積する。それから、電気的に絶縁性を有する層１９が形成される。層１９は、例えば、少なくとも１００ｎｍの誘電体材料、任意のハードマスクおよび補助層を、知られている半導体製造技術によって堆積することにより形成される。誘電体材料としては、例えば、ＰＥＣＶＤ  ＳｉＯ２（二酸化シリコン）、ＳｉＣＯＨ（水素化酸化シリコン炭素（hydrogenated oxidized silicon carbon））、または低誘電率材料（例えば、ＩＭＤ（層間絶縁膜）が挙げられる。
【００２７】
次に、層１９において、トレンチおよび／またはビアが、知られている半導体製造技術を用いて形成される。上記半導体製造技術としては、レジスト塗布、リソグラフィー露光およびレジストマスクの形成、プラズマ助長エッチング工程およびレジスト除去プロセスが、この順序で行われる。配線２２用のトレンチの横の最小加工寸法は、この場合、例えば１００ｎｍよりも小さい。
【００２８】
次に、誘電体障壁を、知られている半導体製造技術を用いた例えばプラズマ助長エッチング工程によって開口する。次に、ウェハを、金属層を堆積するためのマルチチェンバー装置に（例えば、到達真空度が１０ｍＴｏｒｒ未満または１．３Ｐａであるマルチチェンバー装置に）入れる。また、脱ガス工程および洗浄工程を、知られている半導体製造技術（例えば、物理的またはウェット化学的手段）によって行ってもよい。
【００２９】
ウェハをＡＬＤ（原子層堆積）チェンバーに入れた後、例えば、１ｎｍ（ナノメートル）のＡＬＤ  ＲｕＯ２からなるボンディング層５０と、３ｎｍのＲｕからなる第１導電層５２とを、Ｔ＝２８０℃（セ氏温度）で堆積する。この堆積を、例えば、Ｒｕ（Ｃ２Ｈ５Ｃ５Ｈ４）２[ビス（エチルシクロペンタジエニル）ルテニウム（ＩＩ）]と酸素含有ガス混合物とのパルスを交互に用いて行う。これらのパルス間に、不活性ガス（例えば、窒素分子Ｎ２）を用いてショートパージング工程を行う。例えば厚さが１ｎｍである、ＲｕＯ２からなるボンディング層５０を堆積し始めるために、初めに、酸素／アルゴンガス混合物の全ガス量の中で、酸素Ｏ２を８５％含んだ酸素／アルゴンガス混合物を、反応パートナーとして用いる。約１ｎｍのＲｕＯ２を堆積した後、酸素／アルゴンガス混合物の全ガス量の中で、酸素を４２パーセント含んだ酸素／アルゴンガス混合物を用いて、堆積を続ける。これにより、電気抵抗ρ＝１７μΩｃｍ（マイクロオームセンチメートル）の第１導電層５２に用いられる不純物を含んでいないルテニウムを堆積する。堆積速度は、例えば０．１６ｎｍ／ｃｙｃｌｅまたは１サイクルにつき１．６Åである。
【００３０】
次に、ウェハを第２ＡＬＤチェンバー（例えば、同じ装置の中の一つのチェンバー、特に、先に用いたＡＬＤチェンバーに隣接したＡＬＤチェンバー）に移す。ここで、例えば、第１導電層５２の上に、２ｎｍのＡＬＤ  ＴａＮ（窒化タンタル）からなる第１中間層５４を直接堆積する。この堆積を、例えば、タンタルトリス（ジエチルアミノ）-ｔ-ブチルイミドとアンモニアＮＨ３とのパルスを交互に用いて行う。これらのパルスの間には、例えば不活性ガス（Ｎ２／Ａｒ）を用いた、ショートパージング工程がある。チェンバー内の温度は、例えばＴ＝２６０℃である。堆積速度は、例えば１サイクルにつき０．４Åである。
【００３１】
次に、ウェハを、例えば、初めに用いたＡＬＤチェンバーにもう一度入れる。例えば、４ｎｍのＡＬＤ  Ｒｕからなる第２導電層５６を、第１導電層５２の堆積と同じプロセス条件で堆積する。この第２導電層５６を、中間層５４の上に直接形成する。これにより、中間層５４と第２導電層５６とは互いに隣接する。
【００３２】
次に、ウェハを第２ＡＬＤチェンバーにもう一度入れる。ここでは、例えば、第２導電層５６の上に、２ｎｍのＡＬＤ  ＴａＮからなる第２中間層５７を、第１中間層５４の製造時と同じプロセス条件で堆積する。
【００３３】
次に、ウェハを初めに用いたＡＬＤチェンバーにもう一度入れる。初めに用いたチェンバーの中で、第２中間層５７の上に、第３導電層５８を形成する。この第３導電層の層厚は４ｎｍであり、この層はＡＬＤルテニウム層である。第３導電層５８を堆積している間、用いる堆積条件は、ここでも、第１導電層５２の堆積に用いる堆積条件と同じである。
【００３４】
これにより、
‐電気抵抗がほぼ２０μΩｃｍである下部ボンディング層５０と、
‐電気抵抗がほぼ１０μΩｃｍである、ルテニウムからなる第１導電層５２と、
‐電気抵抗がほぼ２００μΩｃｍである、第１中間層５４と、
‐電気抵抗がほぼ１０μΩｃｍである、ルテニウムからなる第２導電層５６と、
‐電気抵抗がほぼ２００μΩｃｍである、第２中間層５７と、
‐電気抵抗がほぼ１０μΩｃｍである、ルテニウムからなる第３導電層５２とをこの順序で備えた積層構造２６になる。
【００３５】
導電層５２、５６は、主に、銅の電解析出中に電流を流すために用いられる（つまり、これらの導電層は典型的な種層として機能する）が、これらの導電層は、銅の拡散障壁としても機能する。それは、特に、該導電層の真下に、アモルファス部分層がそれぞれ配置されているからである。同様に、中間層５４、５７は、主に銅拡散障壁として用いられるが、銅の電解析出中に、電流も、上記の中間層を通って、特に中間層を横断するように、および、中間層の横方向に流れる。
【００３６】
次に、基板またはウェハをマルチチェンバー装置から除去し、Ｃｕを電解析出するためのプロセスステーションに移す。このプロセスステーションにおいて、層厚が１００ｎｍよりも厚い（例えば、層厚が２８０ｎｍである）銅からなるバルク導電構造層５９を堆積する。例えば、室温で、ＤＩ水（脱イオン水）およびｉ-プロパノール（イソプロパノール）によってパージすることによって基板を最終洗浄するために、知られている電解処理を用いる。
【００３７】
次に、被覆された基板を、１００℃よりも高い温度で、例えば１０分より長く（例えば、１５０℃で１５分間）熱処理する。この熱処理は、例えば、９５％の窒素分子と５％の水素分子とを含んだ混合ガス中において行われる。しかし、熱処理の温度は、４５０℃または３５０℃よりも低い。
【００３８】
熱処理を行った後、トレンチまたはビアを越えて突き出た、銅領域と、多層障壁領域と、誘電体部分とを、少なくとも１度のＣＭＰ工程によって、そして、次の、知られている半導体製造技術によって除去する。ここから先の手順と仕上げとを、従来技術と同じように行う。上記の手順を繰り返し行うことにより、多層金属層を形成する。
【００３９】
他の実施形態では、層５０〜５８をＣＶＤプロセスによって形成するか、または、いくつかの層をＡＬＤプロセスによって形成し、それ以外の層をＣＶＤプロセスによって形成する。
【００４０】
以下の実施形態では、積層構造２６は、さらに、上部第３中間層と上部第４導電層とを含んでいる。上部第３中間層は、第１中間層５４と同じ構造をしている。上部第４中間層は、第１導電層５２と同じ構造をしている。この場合はしかし、これらの導電層とこれらの中間層とは、図２を参照して説明した層よりも薄く設計されている。また、他の実施形態では、中間層および導電層をさらに加えている。この場合、各層の層厚はさらに薄い。上記積層構造の最後の層は、導電構造に隣接した導電層である。
【００４１】
図３は、単一の中間層６４を備えた積層構造２６ｂを示している。初めに、図２を参照しながら説明した、脱ガス工程および洗浄工程を含んだプロセス工程を行ってもよい。
【００４２】
次に、絶縁層１９ｂが堆積されているウェハを、ＣＶＤチェンバーに入れる。例えば、１ｎｍのＣＶＤ-ＲｕＯ２からなるボンディング層６０と、４ｎｍの第１導電層６２とを、ビス（シクロペンタジエニル）ルテニウム（ＩＩ）とＯ２／Ａｒとを混合したものに基づいて、例えば３１５℃で堆積する。ＲｕＯ２を初めに堆積させるために、初めに、酸素Ｏ２と酸素Ｏ２を９０％含有したアルゴンとのガス混合を用いる。ＲｕＯ２をほぼ１ｎｍ堆積させた後、電気抵抗ρ＝１３μΩｃｍの不純物を含んでいないルテニウムを、Ｏ２／（Ｏ２＋Ａｒ）＝２２％を用いて堆積させる。
【００４３】
次に、ウェハを他のＣＶＤチェンバー（例えば、初めに用いたＣＶＤチェンバーに隣接している同じ装置のチェンバー）に移す。上記の他のＣＶＤチェンバーでは、第１導電層６２の上に、例えば３ｎｍのＣＶＤ-ＴｉＮからなる中間層６４を、テトラキス（ジメチルアミノチタニウム）に基づいて、例えば３５０℃で、例えば全圧４Ｔｏｒｒで直接堆積させる。この中間層６４を凝固し、安定させるために、次に、（例えば、ＲＦ電圧が１３．５６ＭＨｚで出力が例えば５Ｗ／ｃｍ２で開始することにより生じる）Ｎ２／Ｈ２プラズマ工程を用いてもよい。
【００４４】
次に、ウェハを初めに用いたＣＶＤチェンバーにもう一度移すか、または、別のＣＶＤチェンバーに移す。ここで、例えば厚さ５ｎｍのＣＶＤ-Ｒｕからなる第２導電層６６を、第１導電層５２と同じプロセス条件で堆積させる。第２導電層６６は、ＡＬＤプロセスまたはＣＶＤプロセスを用いて堆積された他の層と同様に、この層の平均層厚に関して厚さのばらつきが１０％未満と、ほぼ一定の層厚を有している。
【００４５】
第２導電層６６を形成した後、ウェハまたは基板をマルチチェンバー装置から、Ｃｕの電解析出を行うためのプロセスステーションに移す。ここで、図２を参照して説明したプロセス工程を行う。つまり、特に、例えば配線および／またはビアを充填し、熱処理し、さらに処理するために、層厚が２５０ｎｍである銅層６８の電解析出を行う。
【００４６】
他の実施形態では、層６０〜６６をＡＬＤプロセスによって形成するか、または、いくつかの層をＣＶＤプロセスによって形成し、それ以外の層をＡＬＤプロセスによって形成する。
【００４７】
図４は、タングステン接触部９２を内張りするための積層構造７８を示している。この積層構造は、単結晶半導体基板に直接隣接している第１金属層の一部である。また、図４は、タングステン接触部９２の側壁に位置する積層構造７８に用いられる。この積層構造７８は、電気的に絶縁性の材料からなる誘電体８０に隣接している。さらに、半導体基板が、誘電体８０の代わりに、薄いケイ化物層を適切に備えている場合を除いて、積層構造７８と同一の積層構造が、タングステン接触部の下端にも存在している。
【００４８】
積層構造７８を形成する前の、超小型電子素子を形成するためのプロセス工程は、例えばシリコンウェハといった基板上で行われる。超小型電子素子としては、例えば、揮発性記憶装置を備えたＲＡＭ（ランダムアクセスメモリ）または不揮発性半導体メモリのような、プロセッサまたは半導体メモリの複数のトランジスタが製造される。
【００４９】
下部金属層（例えば２０ｎｍの窒化シリコンＳｉＮ）を形成するために、例えば、６００ｎｍの絶縁層８０をＢＰＳＧ（ボロンリンガラス）および／またはＴＥＯＳ-ＳｉＯ２（テトラエチルオルソシリケート）、および、知られている半導体製造技術による６００℃よりも高い温度での熱流動に基づいて堆積させる。続いて、知られている半導体製造技術による化学的機械研磨（ＣＭＰ）または他の方法により、誘電体８０を平坦化する。
【００５０】
次に、コンタクトホールおよび／またはいわゆるローカル配線（つまり、横幅が例えば１０μｍ未満と狭いトレンチから形成されたローカル配線）は、知られている半導体製造技術によって形成される。上記半導体製造技術は、レジスト塗布、リソグラフィー露光、レジストマスクの形成、プラズマ助長エッチング工程およびレジスト除去プロセスがこの順番で行われる。このようにして形成された、コンタクトホールまたはトレンチは、引き続き行われる洗浄工程において、知られている半導体製造技術によって（例えば、物理的手段またはウェット化学手段によって）洗浄される。
【００５１】
次に、誘電体８０を支持するウェハを、例えば、到達真空度が１Ｔｏｒｒまたは１３３Ｐａよりも高い金属層を堆積させるために、マルチチェンバー装置に入れる。続いて、例えばアルゴンプラズマスパッタによって、脱ガス工程を行ってもよい。
【００５２】
また、ウェハを、ＡＬＤチェンバーに移す。ここでは、例えば、１ｎｍのＡＬＤ  ＲｕＯ２からなるボンディング層８２と、例えば３ｎｍのＡＬＤ  Ｒｕからなる第１導電層８４とを堆積する。ここでのプロセス条件は、ボンディング層５０または第１導電層５２の形成中と同じプロセス条件を用いる。
【００５３】
次に、ウェハを他のＡＬＤチェンバーに移す。ここで、第１導電層８４の上に、２ｎｍのＡＬＤ  ＴａＮからなる中間層８６を、例えば中間層５４を形成するために用いられるプロセス条件と同じ条件で、堆積させる。
【００５４】
ウェハをＡＬＤ-ＣＶＤチェンバーに移した後、１１５ｎｍのタングステンを、以下のように、コンタクト充填するために堆積させる。
‐２０ｓｃｃｍ（立方センチメートル）のシランＳｉＨ４流量で、３７０℃で１５秒間、ｐ＝１０Ｔｏｒｒまたは１３３３Ｐａで、パージする。
‐他の六フッ化タングステンＷＦ６パルスとシランＳｉＨ４パルスとを用いて、例えば５秒間、例えば３７０℃でＮ２パルスをパージして、例えば５ｎｍのＡＬＤ  Ｗの、第２導電層８８を堆積する。
‐シランＳｉＨ４（例えば１０ｓｃｃｍのシランガス流量）と、アルゴンＡｒ（例えば１３０ｓｃｃｍ）と、水素分子Ｈ２（例えば１２０ｓｃｃｍ）と、六フッ化タングステンＷＦ６（例えば３０ｓｃｃｍ）とを用いて、例えば３７０℃で、例えば８秒間、例えばｐ＝１０Ｔｏｒｒまたは１３３３Ｐａの圧力で、例えば１０ｎｍのＷ-ＣＶＤの、補助層９０を堆積する。
‐アルゴンＡｒ（例えば３５０ｓｃｃｍ）、水素分子Ｈ２（例えば１７００ｓｃｃｍ）と、六フッ化タングステンＷＦ６（例えば３３０ｓｃｃｍ）とを用いて、例えば３７０℃で、例えば３０秒間、例えばｐ＝８０Ｔｏｒｒまたは１０６６４Ｐａの圧力で、例えば１００ｎｍのＷ-ＣＶＤを含んだ、主要なコンタクト充填部９２を堆積する。
【００５５】
次に、少なくとも１度のＣＭＰ工程と続く洗浄工程において、タングステンＷと、多層障壁と、誘電体８０との一部を除去することにより、タングステンスルーホールを形成する。続いて、上記の実施形態に記載したように、または、従来技術にしたがって、さらに処理を行う。
【００５６】
特に、銅または銅合金からなる導電性の導電構造１６、２２を含んだ集積回路構造１０についての説明を行った。この導電構造１６、２２の側壁には、少なくとも３つの層を含んだ積層構造３２が設けられている。この積層構造３２の中に非常に薄い層があるにもかかわらず、外部電流を用いて銅を電解析出するために必要な導電率の高さに起因した銅の拡散に対する、高い障壁作用が得られる。
【００５７】
説明してきたこれらの実施形態では、互いに隣接する層の間に２値の境界層が形成される場合がある外には、層間にこれ以上の層は存在しない。しかし、他の実施形態では、上記した層（特に、厚さが６ｎｍ未満の層）の間に層がさらに配置される。
【図面の簡単な説明】
【００５８】
【図１】半導体基板（図示せず）の表面に対して垂直方向に沿った集積回路構造の金属層を切断した断面図である。
【図２】２つの中間層を備えた積層構造を示す図である。
【図３】１つの中間層を備えた積層構造を示す図である。
【図４】タングステン接触部を用いる場合の積層構造を示す図である。
【符号の説明】
【００５９】
１０            集積回路構造
１２            下部金属層
１４            ビア層
１６、１８      ビア凹部
１９、１９ｂ    絶縁層
２０            配線層
２２、２４      配線凹部
２６、２６ｂ    積層構造
３０〜３６      断片
３０ｂ          断片
５０            ボンディング層
５２            第１導電層
５４            第１中間層
５６            第２導電層
５７            第２中間層
５８            第３導電層
５９            銅層
６０            ボンディング層
６２            第１導電層
６４            中間層
６６            第２導電層
６８            銅層
７８            積層構造
８０            シリコン基板または誘電体
８２            ボンディング層
８４            第１導電層
８６            中間層
８８            第２導電層
９０            補助層
９２            コンタクトホール充填部
【図１】
2006324676.tif 000003
【図２】
2006324676.tif 000004
【図３】
2006324676.tif 000005
【図４】
2006324676.tif 000006
【外国語明細書】
2006324676000001.pdf