(57)【要約】  【課題】  パッケージ内に内蔵された論理回路部と半導体素子電極との接続を、論理回路部の動作状態に応じて変更可能とし、必要な半導体素子電極の数を削減できる半導体集積回路を提供する。  【解決手段】  半導体集積回路は、論理回路部、信号制御部、第１〜第３信号選択部、第１〜第４素子電極を備える。論理回路部の信号線の一部は、論理回路部の動作状態に応じて、異なる素子電極に接続できる。信号線と素子電極との接続に関する接続情報は、信号制御部が生成し、外部のＬＳＩに通知される。接続を変更する期間に留保期間を設け、この期間は、当該素子電極をハイインピーダンスに設定して、不測の障害発生を防止する。本構成によって、半導体集積回路が必要とする素子電極の数を削減できる。【選択図】  図１
2006324648.tif 000002
【特許請求の範囲】
【請求項１】
論理回路部と、
複数の半導体素子電極と、
前記論理回路部から外部に出る複数の信号線の内の一つを選択し、選択した信号線を前記複数の半導体素子電極の内の第１の半導体素子電極と電気的に接続する信号選択部と、
前記信号選択部を制御する信号制御部とを備え、
前記信号選択部は、前記論理回路部の動作状態の変化に応じて、前記選択した信号線を、前記複数の半導体素子電極の内の前記第１の半導体素子電極と異なる第２の導体素子電極と電気的に接続する、半導体集積回路。論理回路部と、
複数の半導体素子電極と、
前記論理回路部から外部に出る複数の信号線の内の一つを選択し、選択した信号線を前記複数の半導体素子電極の内の第１の半導体素子電極と電気的に接続する信号選択部と、
前記信号選択部を制御する信号制御部とを備え、
前記信号選択部は、前記論理回路部の動作状態の変化に応じて、前記選択した信号線を、前記複数の半導体素子電極の内の前記第１の半導体素子電極と異なる第２の導体素子電極と電気的に接続する、半導体集積回路。
【請求項２】
前記信号制御部は、前記論理回路部の動作状態の変化に応じて、前記信号選択部が行う前記複数の信号線と前記複数の半導体素子電極との電気的接続に関する接続情報を生成し、前記接続情報を、前記信号選択部に通知すると同時に外部の半導体集積回路に通知する、請求項１記載の半導体集積回路。
【請求項３】
前記信号選択部は、前記信号制御部からの前記接続情報を受信した後、所定の留保期間が終了するまで、前記接続情報に基づく新たな電気的接続を留保する、請求項２記載の半導体集積回路。
【請求項４】
前記信号選択部は、前記所定の留保期間においては、前記第２の半導体素子電極をハイインピーダンスに設定する、請求項３記載の半導体集積回路。
【請求項５】
前記信号選択部は、
前記接続情報に基づいて、前記複数の信号線の内の一つと前記複数の半導体素子電極の内の一つとの新たな電気的接続を行うセレクタと、
前記接続情報に基づいて、前記論理回路部の動作状態の変化を検出する状態変化検出部と、
前記動作状態の変化を検出した後、所定の留保期間において、前記セレクタが行う新たな電気的接続を留保する状態遷移保護部と、
前記所定の留保期間を計測するカウンタ部とを有し、
前記状態遷移保護部は、前記カウンタ部が、前記所定の留保期間の計測を終了した後に、前記セレクタが行う新たな電気的接続の留保を解除する、請求項２記載の半導体集積回路。
【請求項６】
前記カウンタ部は、内部に予め設定された基準値を基に、前記所定の留保期間の計測を終了する、請求項５記載の半導体集積回路。
【請求項７】
前記信号選択部は、前記信号制御部より前記接続情報を通知された外部の半導体集積回路から、前記接続情報に対する確認応答信号を受信する確認応答受信部をさらに有し、
前記カウンタ部は、前記確認応答受信部が受信する確認応答信号を基に、前記所定の留保期間の計測を終了する、請求項５記載の半導体集積回路。
【請求項８】
前記状態遷移保護部は、前記所定の留保期間では、前記第２の半導体素子電極をハイインピーダンスに設定する、請求項５記載の半導体集積回路。
【請求項９】
相互に接続された複数の半導体集積回路と、
前記複数の半導体集積回路を実装した基板とを備え、
前記複数の半導体集積回路の内の少なくとも１つは、
論理回路部と、
複数の半導体素子電極と、
前記論理回路部から外部に出る複数の信号線の内の一つを選択し、選択した信号線と、前記論理回路部の動作状態の変化に応じて選択された、前記複数の半導体素子電極の内の第１の半導体素子電極との電気的接続を行う信号選択部と、
前記信号選択部を制御し、前記信号選択部が行う前記電気的接続に関する接続情報を生成し、前記接続情報を、前記複数の半導体集積回路の内の他の半導体集積回路に通知する信号制御部とを備え、
前記信号選択部は、前記論理回路部の動作状態の変化に応じて、前記選択した信号線を、前記複数の半導体素子電極の内の、前記第１の半導体素子電極と異なる第２の半導体素子電極と電気的に接続する、電子装置。
【請求項１０】
前記信号選択部は、前記論理回路部の動作状態の変化を検出した後、所定の留保期間が終了するまで、前記選択した信号線と前記第２の半導体素子電極との電気的接続を留保する、請求項９記載の電子装置。
【請求項１１】
前記信号選択部は、前記信号制御部より前記接続情報を通知された外部の半導体集積回路から、前記接続情報を確認したことを示す確認応答信号を受信し、受信した確認応答信号を基に、前記所定の留保期間の計測を終了する、請求項１０記載の電子装置。
【請求項１２】
前記信号選択部は、内部に予め設定された基準値を基に、前記所定の留保期間の計測を終了する、請求項１０記載の電子装置。
【請求項１３】
前記信号選択部は、前記所定の留保期間において、前記第２の半導体素子電極をハイインピーダンスに設定する、請求項９記載の電子装置。
【請求項１４】
論理回路部と、複数の半導体素子電極とを備える半導体集積回路における、半導体集積回路の制御方法であって、
前記論理回路部から外部に出る複数の信号線の内の一つを選択する選択ステップと、
前記選択された信号線を、前記複数の半導体素子電極の内の第１の半導体素子電極に電気的に接続する第１の接続ステップと、
前記論理回路部の動作状態の変化に応じて、前記選択された信号線を、前記複数の半導体素子電極の内の前記第１の半導体素子電極と異なる第２の半導体素子電極に電気的に接続する第２の接続ステップとを含む、半導体集積回路の制御方法。
【請求項１５】
前記第１の接続ステップにおいて行われる電気的接続と、前記第２の接続ステップにおいて行われる電気的接続とに関する接続情報を生成する生成ステップと、
前記生成された前記接続情報に基づいて、前記第１の接続ステップにおいて行われる電気的接続と、前記第２の接続ステップにおいて行われる電気的接続とを制御する制御ステップと、
前記生成された前記接続情報を外部の半導体集積回路に通知する通知ステップとをさらに含む、請求項１４記載の半導体集積回路の制御方法。
【請求項１６】
前記第２の接続ステップは、所定の留保期間が終了するまで、前記選択された信号線と、前記第２の半導体素子電極との電気的接続を留保する留保ステップを含む、請求項１４記載の半導体集積回路の制御方法。
【請求項１７】
前記第２の接続ステップは、前記所定の留保期間において、第２の半導体素子電極をハイインピーダンスに保持する保持ステップを含む、請求項１６記載の半導体集積回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特にパッケージ内に内蔵された論理回路部と半導体素子電極との接続を、論理回路部の動作状態に応じて変更可能とした半導体集積回路に関するものである。
【背景技術】
【０００２】
近年、半導体プロセスの微細化技術の進化により半導体集積回路の集積度が飛躍的に向上し、一つの半導体集積回路に内蔵できる回路規模が大きくなった。その結果、システムの大部分の機能を一つの半導体集積回路で実現したシステムＬＳＩが実用されるに至っている。これに伴い、システムＬＳＩと周辺回路との接続インターフェイスの数が増加し、システムＬＳＩが有する外部端子の数も増加している。
【０００３】
従来の半導体集積回路では、パッケージ内に内蔵された半導体素子電極とパッケージに設けられている外部端子が電気的に接続され、外部との通信や外部からの電源供給等に供されている。この半導体素子電極と、パッケージ内の論理回路部から外部に出る信号線との接続関係は、通常、動作中では固定されている。ただし、半導体集積回路のテストを行う時においては、この接続関係を内部回路で切替えて、外部端子から入出力される信号を変えることができるようになっている。
【０００４】
また、特許文献１は、パッケージ化された半導体集積回路を基板に実装する際の、外部端子の位置による制約を削減する技術を開示している。特許文献１が開示する技術では、パッケージ内部の論理回路部から外部に出る信号線を選択回路で切替えて、異なる外部端子に接続し、外部端子の位置による制約を削減するために新たな外部端子を重複して設けることを回避している。
【０００５】
しかしながら、半導体集積回路の集積度が向上するに従い、パッケージ内の論理回路部の面積に対して、論理回路部から外部に出る信号線を接続する半導体素子電極部分の面積が大きくなり、半導体集積回路の面積削減に大きな支障をきたしている。
【０００６】
図１４は、従来のパッケージ化された半導体集積回路の配置図である。図１４に示すように、従来のパッケージ化された半導体集積回路は、パッド５とピン６からなる外部端子を有するパッケージ４に半導体素子３が内蔵されている。半導体素子３は、内部の論理回路部１と、周辺の半導体素子電極２を有する。半導体素子電極２は、論理回路部１から外部に出る信号線（図示せず）と接続し、さらに、パッケージ化に際して、パッド５とワイヤボンディングされる。半導体集積回路の高集積化に伴い、論理回路部１の占有面積は縮小されるが、半導体素子電極２の面積は縮小されない。その結果、半導体素子３には、無駄な空白部分７が生じることになる。また、半導体集積回路の高集積化に伴い、論理回路部１が多機能化され、論理回路部１から外部に出る信号線がより多く必要となった場合には、半導体素子電極２の占める面積を増やさない限り、必要な半導体素子電極２の数を確保できないという問題がある。
【特許文献１】特開平１０−３１３０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで本発明は、パッケージ内に内蔵された論理回路部と半導体素子電極との接続を、論理回路部の動作状態に応じて変更可能とし、必要な半導体素子電極の数を削減できる半導体集積回路とその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
第１の発明に係る半導体集積回路は、論理回路部と、複数の半導体素子電極と、論理回路部から外部に出る複数の信号線の内の一つを選択し、選択した信号線を複数の半導体素子電極の内の第１の半導体素子電極と電気的に接続する信号選択部と、信号選択部を制御する信号制御部とを備え、信号選択部は、論理回路部の動作状態の変化に応じて、選択した信号線を、複数の半導体素子電極の内の第１の半導体素子電極と異なる第２の導体素子電極と電気的に接続する。
【０００９】
この構成によれば、論理回路部の動作状態の変化、すなわち、処理内容の変化に応じて、論理回路部から外部に出る信号線と半導体素子電極との接続を切替えることができる。その結果、一つの半導体素子電極を複数の信号線で共有することができ、必要な半導体素子電極数の削減が図れる。さらなる効果として、この半導体集積回路を組み込んだＬＳＩの面積を削減できる。
【００１０】
第２の発明に係る半導体集積回路では、信号制御部は、論理回路部の動作状態の変化に応じて、信号選択部が行う複数の信号線と複数の半導体素子電極との電気的接続に関する接続情報を生成し、接続情報を、信号選択部に通知すると同時に外部の半導体集積回路に通知する。
【００１１】
この構成によれば、論理回路部から外部に出る信号線がどの半導体素子電極に接続されるかを、接続情報によって、外部の半導体集積回路に的確に通知することができる。
【００１２】
第３の発明に係る半導体集積回路では、信号選択部は、信号制御部からの接続情報を受信した後、所定の留保期間が終了するまで、接続情報に基づく新たな電気的接続を留保する。
【００１３】
第４の発明に係る半導体集積回路では、信号選択部は、所定の留保期間においては、当該半導体素子電極をハイインピーダンスに設定する。
【００１４】
これらの構成によれば、論理回路部から外部に出る信号線と半導体素子電極との切替え接続時に、留保期間を置き、この間、当該半導体素子電極をハイインピーダンスに設定することにより、切替え接続に伴う潜在的な障害を回避することができる。
【００１５】
第５の発明に係る半導体集積回路では、信号選択部は、接続情報に基づいて、複数の信号線の内の一つと複数の半導体素子電極の内の一つとの新たな電気的接続を行うセレクタと、接続情報に基づいて、論理回路部の動作状態の変化を検出する状態変化検出部と、動作状態の変化を検出した後、所定の留保期間において、セレクタが行う新たな電気的接続を留保する状態遷移保護部と、所定の留保期間を計測するカウンタ部とを有し、状態遷移保護部は、カウンタ部が、所定の留保期間の計測を終了した後に、セレクタが行う新たな電気的接続の留保を解除する。
【００１６】
この構成によれば、論理回路部から外部に出る信号線と半導体素子電極との切替え接続時に、ある留保期間を置き、この間、信号線と半導体素子電極との接続を留保できる。この留保期間は、カウンタ部によって計測できる。
【００１７】
第６の発明に係る半導体集積回路では、カウンタ部は、内部に予め設定された基準値を基に、所定の留保期間の計測を終了する。
【００１８】
この構成によれば、論理回路部の内部に予め設定された基準値を、関連する外部の半導体集積回路が、新しい接続情報に伴う設定を完了するのに十分な時間に設定することによって、当該半導体集積回路は、信号線と半導体素子電極との接続を確実に切替えることができる。
【００１９】
第７の発明に係る半導体集積回路では、信号選択部は、信号制御部より接続情報を通知された外部の半導体集積回路から、接続情報に対する確認応答信号を受信する確認応答受信部をさらに有し、カウンタ部は、確認応答受信部が受信する確認応答信号を基に、所定の留保期間の計測を終了する。
【００２０】
この構成によれば、関連する外部の半導体集積回路から、新しい接続情報に伴う設定を完了したことを示す確認応答信号を受信した後、当該半導体集積回路は、信号線と半導体素子電極との接続を確実に切替えることができる。
【００２１】
第８の発明に係る半導体集積回路では、状態遷移保護部は、所定の留保期間では、当該半導体素子電極をハイインピーダンスに設定する。
【００２２】
この構成によれば、論理回路部から外部に出る信号線と半導体素子電極との新しい接続を安全に実行できる。
【００２３】
第９の発明に係る電子装置は、相互に接続された複数の半導体集積回路と、複数の半導体集積回路を実装した基板とを備え、複数の半導体集積回路の内の少なくとも１つは、論理回路部と、複数の半導体素子電極と、論理回路部から外部に出る複数の信号線の内の一つを選択し、選択した信号線と、論理回路部の動作状態の変化に応じて選択された、複数の半導体素子電極の内の第１の半導体素子電極との電気的接続を行う信号選択部と、信号選択部を制御し、信号選択部が行う電気的接続に関する接続情報を生成し、接続情報を、複数の半導体集積回路の内の他の半導体集積回路に通知する信号制御部とを備え、信号選択部は、論理回路部の動作状態の変化に応じて、選択した信号線を、複数の半導体素子電極の内の、第１の半導体素子電極と異なる第２の半導体素子電極と電気的に接続する。
【００２４】
この構成によれば、当該電子装置は、論理回路部の動作状態の変化、すなわち、処理内容の変化に応じて、論理回路部から外部に出る信号線と半導体素子電極との接続を切替えることができる半導体集積回路を組み込んだＬＳＩを利用するので、高集積化された、より小型の電子装置を実現できる。
【００２５】
第１０の発明に係る制御方法は、論理回路部と、複数の半導体素子電極とを備える半導体集積回路における、半導体集積回路の制御方法であって、論理回路部から外部に出る複数の信号線の内の一つを選択する選択ステップと、選択された信号線を、複数の半導体素子電極の内の第１の半導体素子電極に電気的に接続する第１の接続ステップと、論理回路部の動作状態の変化に応じて、選択された信号線を、複数の半導体素子電極の内の第１の半導体素子電極と異なる第２の半導体素子電極に電気的に接続する第２の接続ステップとを含む。
【００２６】
この方法によれば、論理回路部の動作状態の変化、すなわち、処理内容の変化に応じて、論理回路部から外部に出る信号線と半導体素子電極との接続を切替えることができる。その結果、一つの半導体素子電極を複数の信号線で共有し、必要な半導体素子電極数を削減した、半導体集積回路を実現できる。
【００２７】
第１１の発明に係る制御方法では、第１の接続ステップにおいて行われる電気的接続と、第２の接続ステップにおいて行われる電気的接続とに関する接続情報を生成する生成ステップと、生成された接続情報に基づいて、第１の接続ステップにおいて行われる電気的接続と、第２の接続ステップにおいて行われる電気的接続とを制御する制御ステップと、生成された接続情報を外部の半導体集積回路に通知する通知ステップとをさらに含む。
【００２８】
この方法によれば、接続情報に基づいて、論理回路部から外部に出る信号線と半導体素子電極との新しい接続を制御でき、同時に、外部の半導体回路も、接続情報に基づいて、信号送受の設定を行うことができる。
【００２９】
第１２の発明に係る制御方法では、第２の接続ステップは、所定の留保期間が終了するまで、選択された信号線と、第２の半導体素子電極との電気的接続を留保する留保ステップを含む。
【００３０】
第１３の発明に係る制御方法では、第２の接続ステップは、所定の留保期間において、第２の半導体素子電極をハイインピーダンスに保持する保持ステップを含む。
【００３１】
これらの方法によれば、論理回路部から外部に出る信号線と半導体素子電極との新しい接続を実行する際に、所定の留保期間を設け、この留保期間の間は、当該半導体素子電極をハイインピーダンスに設定することにより、当該半導体集積回路での新たな電気的接続を、確実にかつ安全に実行できる。
【発明の効果】
【００３２】
本発明によれば、パッケージ内に内蔵された論理回路部と半導体素子電極との接続を、論理回路部の動作状態に応じて変更可能とし、必要な半導体素子電極の数を削減できる半導体集積回路とその制御方法を提供することができる。
【発明を実施するための最良の形態】
【００３３】
以下図面を参照しながら、本発明の実施の形態を説明する。
【００３４】
（実施の形態１）
図１は、本発明の実施の形態１における半導体集積回路のブロック図である。本形態の半導体集積回路１００は、パッケージ１０に内蔵されている。パッケージ１０の有する外部端子は、図示していない。
【００３５】
本形態の半導体集積回路１００は、論理回路部２０、信号制御部３０、第１信号選択部４１、第２信号選択部４２、及び、第３信号選択部４３を含む信号選択部４０、第１素子電極５１、第２素子電極５２、第３素子電極５３、及び、第４素子電極５４を備える。
【００３６】
第１信号選択部４１は、論理回路部２０から外部に出る信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４の内の一つを選択して、第１素子電極５１に接続している信号線Ｄ５に接続する。
【００３７】
第２信号選択部４２は、論理回路部２０から外部に出る信号線Ｄ４、Ｄ６、Ｄ７、Ｄ８の内の一つを選択して、第２素子電極５２に接続している信号線Ｄ９に接続する。
【００３８】
第３信号選択部４３は、論理回路部２０から外部に出る信号線Ｄ１０、Ｄ１１、Ｄ１２、Ｄ１３の内の一つを選択して、第３素子電極５３に接続している信号線Ｄ１４に接続する。
【００３９】
論理回路部２０の処理内容が変更されると、その動作状態の変化は、制御信号線Ｃ１を介して論理回路部２０から信号制御部３０に通知される。信号制御部３０は、論理回路部２０の動作状態の変化を検出し、接続情報を生成する。信号制御部３０は、生成した接続情報を、制御信号線Ｃ２を介して、信号選択部４０に通知すると同時に、制御信号線Ｃ３を介して、第４素子電極５４に接続されている、外部のＬＳＩに通知する。この接続情報は、第１素子電極５１、第２素子電極５２、第３素子電極５３のそれぞれに、信号線Ｄ１〜Ｄ４、Ｄ６〜Ｄ８、Ｄ１０〜Ｄ１３のどれが接続されるかを示している。
【００４０】
第１信号選択部４１、第２信号選択部４２、及び、第３信号選択部４３は。送られてきた接続情報を基に、それぞれの電気的接続を行う。
【００４１】
半導体集積回路１００と接続関係にある外部のＬＳＩは、送られてきた接続情報を基に、半導体集積回路１００と信号の送受を行うための設定をする。
【００４２】
本形態の半導体集積回路１００では、論理回路部２０から外部に出る信号線Ｄ４が、第１信号選択部４１と第２信号選択部４２に接続されており、論理回路部２０の動作状態に応じて、第１素子電極５１または第２素子電極５２に接続できる。このように、論理回路部２０から外部に出る信号線を複数の素子電極５０に接続できるようにした構成が、本発明の特徴の一つである。このような構成の説明と効果については、本発明の実施の形態４でさらに詳しく述べる。
【００４３】
なお、論理回路部２０の動作状態の変化とは、例えば、論理回路部２０が携帯電話向けシステムＬＳＩに含まれる場合、カメラを用いるビデオ撮影モード、通常の音声通話モード、カメラとマイクを用いるテレビ電話モード等、モードの切替えに伴う、論理回路部２０が使用する外部デバイスの変化や、論理回路部２０が処理する信号処理内容の変化を意味している。
【００４４】
図２は、本発明の実施の形態１における信号選択部のブロック図である。本形態の信号選択部６０と素子電極５０は、図１に示す第１信号選択部４１とそれに対応する第１素子電極５１を例示している。しかし、信号選択部６０は、第２信号選択部４２、第３信号選択部４３にも、等しく適用できる。
【００４５】
本形態の信号選択部６０は、セレクタ６１、状態遷移保護部６２、状態変化検出部６３、及び、カウンタ部６４を備える。
【００４６】
図１の論理回路部２０から外部に出る信号線Ｄ１〜Ｄ４が、セレクタ６１に接続されている。信号制御部３０から制御信号線Ｃ２が、セレクタ６１と状態変化検出部６３に接続されている。
【００４７】
図７は、本発明の実施の形態１における信号選択部のタイミング図である。図７の横軸は、時間を表す。
【００４８】
本形態の信号選択部６０の動作を、図１、図２、図７を参照して説明する。
【００４９】
時刻ｔ１において、論理回路部２０に含まれるＣＰＵが、論理回路部２０での動作状態が、動作状態Ａから動作状態Ｂに変化したことを、制御信号線Ｃ１を介して、信号制御部３０に通知する。この時刻において、セレクタ６１は、動作状態Ａの信号を選択し、状態遷移保護部６２に出力している。状態遷移保護部６２は、動作状態Ａの信号を素子電極５０に出力している。
【００５０】
時刻ｔ２において、信号制御部３０は、新しい接続情報を生成し、制御信号線Ｃ２を介して、セレクタ６１と状態変化検出部６３に送る。状態変化検出部６３は、論理回路部２０での動作状態が変化したことを検出し、動作状態が変化したことを状態遷移保護部６２とカウンタ部６４に通知する。
【００５１】
時刻ｔ３において、状態遷移保護部６２は、素子電極５０に出力していた動作状態Ａの信号をきり、素子電極５０をハイインピーダンスの状態に設定する。同時に、カウンタ部６４は、留保期間の計測を開始する。
【００５２】
時刻ｔ４において、セレクタ６１は、信号制御部３０から送られてきた接続情報を基に、動作状態Ａの信号から動作状態Ｂの信号にその接続を切替え、状態遷移保護部６２に出力する。ただし、素子電極５０は、まだハイインピーダンスの状態を継続している。
【００５３】
時刻ｔ５において、カウンタ部６４は、所定の時間を計測し、留保期間が終了したことを状態変化検出部６３に通知する。状態遷移保護部６２は、この通知を受けて、素子電極５０をハイインピーダンスの状態から解除し、素子電極５０に動作状態Ｂの信号を出力する。
【００５４】
このように、本形態の半導体集積回路１００によれば、論理回路部２０の動作状態の変化に従って、論理回路部２０から外部に出る複数の信号線の内の一つを選択して、対応する素子電極５０に接続することができる。さらに、この接続切替えにおいて、半導体集積回路１００と接続関係にある外部のＬＳＩが、半導体集積回路１００からの信号を適正に受信するための設定をする時間的余裕を、留保時間によって確保している。さらに、この間は、接続を切替える素子電極５０を、ハイインピーダンスに設定して、安全な接続切替えを行い、潜在的な障害の発生を防止している。
【００５５】
なお、図１に示す半導体集積回路１００では、外部と信号の送受をする素子電極５０の個数は、４個であるが、この個数は、例示であって、半導体集積回路１００の機能が必要とする個数の素子電極５０と信号選択部４０を備えることができる。
【００５６】
（実施の形態２）
図３は、本発明の実施の形態２における信号選択部のブロック図である。図３において、 図２と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【００５７】
本形態の信号選択部６０は、図２に示す信号選択部６０に対して、確認応答受信部６５をさらに備える。
【００５８】
本形態の信号選択部６０を、図１に示す第１信号選択部４１として用いた場合の、半導体集積回路１００の動作は、以下の点を除いて、本発明の実施の形態１における半導体集積回路１００の動作と、同様である。
【００５９】
すなわち、論理回路部２０の処理内容が変更され、動作状態が動作状態Ａから動作状態Ｂに変化すると、図７の時刻ｔ２において、信号制御部３０は、新しい接続情報を生成して、半導体集積回路１００と接続関係にある外部のＬＳＩに通知する。接続情報を通知されて外部のＬＳＩは、その設定を変更した後、接続情報に対する確認応答信号を半導体集積回路１００に発する。確認応答受信部６５は、制御信号線Ｃ４を介して、この確認応答信号を受信し、カウンタ部６４に通知する。カウンタ部６４は、図７の時刻ｔ３から開始していた留保期間の計測を終了する（時刻ｔ５に相当する）。
【００６０】
このように、本形態の信号選択部６０を用いれば、セレクタ６１が計測する留保時間を、半導体集積回路１００と接続関係にある外部のＬＳＩからの接続情報に対する確認応答信号を受信して終了することができる。勿論、この留保期間中は、素子電極５０はハイインピーダンスの状態に保たれ、その間に、セレクタ６１は、動作状態Ａの信号から動作状態Ｂの信号に切替えている。この結果、安全な接続切替えが実現され、潜在的な障害の発生を防止できる。
【００６１】
本形態の半導体集積回路１００は、本発明の実施の形態１における半導体集積回路１００に比べ、さらに短い留保期間で、信号選択部４０の接続切替えを実行できる。
【００６２】
（実施の形態３）
図４は、本発明の実施の形態３における信号制御部と信号選択部のブロック図である。図４において、 図２と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【００６３】
図４に示す本形態の信号選択部６０は、セレクタ６１と状態遷移保護部６２を備え、信号制御部３０は、状態変化検出部３１、カウンタ部３２、及び、選択指示部３３を備える。
【００６４】
本形態の信号制御部３０と信号選択部６０を、図１に示す信号制御部３０と第１信号選択部４１として用いた場合の、半導体集積回路１００の動作を、以下に説明する。
【００６５】
論理回路部２０に含まれるＣＰＵから、論理回路部２０の処理内容が変更され、動作状態が動作状態Ａから動作状態Ｂに変化したことが、制御信号線Ｃ１を介して、信号制御部３０に通知される。
【００６６】
この動作状態変化の通知を受けて、選択指示部３３は、新しい接続情報を生成し、セレクタ６１に通知する。同時に、生成した新しい接続情報を半導体集積回路１００と接続関係にある外部のＬＳＩに、制御信号線Ｃ３と第４素子電極５４を介して、通知する。
【００６７】
また、この動作状態変化の通知を受けて、状態変化検出部３１は、論理回路部２０の動作状態が変化したことを検出し、留保期間が開始することを選択指示部３３とカウンタ部３２に通知する。
【００６８】
選択指示部３３は、留保期間が開始することを受けて、状態遷移保護部６２に、その出力を、ハイインピーダンスに設定するように指示する。状態遷移保護部６２は、素子電極５０をハイインピーダンスに設定する。この時、素子電極５０への出力は、動作状態Ａの信号からハイインピーダンスに切り替わる。
【００６９】
カウンタ部３２は、留保期間が開始することを受けて、留保期間の計測を開始する。
【００７０】
セレクタ６１は、留保期間が開始されたことを確認して、動作状態Ａの信号から動作状態Ｂの信号に切替え、動作状態Ｂの信号を状態遷移保護部６２に出力する。
【００７１】
カウンタ部３２は、所定の時間を計測した後に、留保期間の終了を状態変化検出部３１に通知する。状態変化検出部３１は、留保期間の終了を選択指示部３３に通知する。
【００７２】
選択指示部３３は、留保期間の終了の通知を受けて、状態遷移保護部６２に、その出力を、ハイインピーダンスの状態から解除することを指示する。この時、素子電極５０への出力は、ハイインピーダンスの状態から動作状態Ｂの信号に切り替わる。
【００７３】
このように、本形態の半導体集積回路１００によれば、論理回路部２０の動作状態の変化に従って、論理回路部２０から外部に出る複数の信号線の内の一つを選択して、対応する素子電極５０に接続することができる。さらに、この接続切替えにおいて、半導体集積回路１００と接続関係にある外部のＬＳＩが、半導体集積回路１００からの信号を適正に受信するための設定を行う時間的余裕を、留保時間によって確保している。さらに、この間は、接続を切替える素子電極５０は、ハイインピーダンスにして、安全な接続切替えを行い、潜在的な障害の発生を防止できる。
【００７４】
なお、本形態の信号制御部３０では、留保期間の計測を、カウンタ部３２の内部に予め設定されている基準値を参照して行った。しかし、図３に示した本発明の実施の形態２の信号選択部６０と同様に、図４の信号制御部３０に確認応答受信部６５を付加して、本形態の半導体集積回路１００と接続関係にある外部のＬＳＩから、新しい接続情報に対する確認応答信号を受信し、留保期間の終了を決定することもできる。
【００７５】
（実施の形態４）
図５は、本発明の実施の形態４における電子装置のブロック図である。本形態の電子装置２００は、第１半導体集積回路１０１、第２半導体集積回路１０２、及び、第３半導体集積回路１０３を備えている。
【００７６】
第１半導体集積回路１０１は、図１に示した本発明の実施の形態１の半導体集積回路１００と同様な機能を有する半導体集積回路であり、１０個の外部端子Ｔ０〜Ｔ９を有している。これらの外部端子Ｔ０〜Ｔ９は、第１半導体集積回路１０１の素子電極と接続されている。その詳細は後述する。
【００７７】
第２半導体集積回路１０２と第３半導体集積回路１０３は、第１半導体集積回路１０１と接続関係にある外部ＬＳＩに相当する半導体集積回路であり、それぞれ、７個の外部端子Ｔ０〜Ｔ６を有している。第２半導体集積回路１０２と第３半導体集積回路１０３は、図１に示した本発明の実施の形態１の半導体集積回路１００と同様な機能に加えて、接続情報を受信して、その接続情報に対する必要は設定を行った後に、確認応答信号を送信する確認応答送信部６６を有している。
【００７８】
本形態の電子装置２００の相互接続関係は、以下のようになっている。
【００７９】
すなわち、第１半導体集積回路１０１の外部端子Ｔ０〜Ｔ５は、第２半導体集積回路１０２の外部端子Ｔ０〜Ｔ５に、それぞれ接続し、第１半導体集積回路１０１の外部端子Ｔ３〜Ｔ８は、第３半導体集積回路１０３の外部端子Ｔ０〜Ｔ５にそれぞれ接続している。これらの外部端子間の接続は、信号（データ）を送受するパスとなる。ここで、第１半導体集積回路１０１の外部端子Ｔ３〜Ｔ５は、第２半導体集積回路１０２と第３半導体集積回路１０３に接続されていることに注意されたい。
【００８０】
第１半導体集積回路１０１の外部端子Ｔ９は、第２半導体集積回路１０２の外部端子Ｔ６と第３半導体集積回路１０３の外部端子Ｔ６に接続されている。それらの外部端子間の接続は、接続情報などの制御信号を送受するパスとなる。
【００８１】
次に、本形態の電子装置２００における信号の送受に付いて述べる。
【００８２】
図８は本発明の実施の形態４における第１半導体集積回路の信号配置図である。すなわち、図８は、第１半導体集積回路１０１の論理回路部２０における動作状態の変化に伴う、外部端子の出力信号配列を示す。
【００８３】
図９は、本発明の実施の形態４における第２半導体集積回路１０２の信号配置図である。すなわち、図９は、第１半導体集積回路１０１の論理回路部２０における動作状態の変化に伴う、第２半導体集積回路１０２の外部端子の入力信号配列を示す。
【００８４】
図１０は、本発明の実施の形態４における第３半導体集積回路１０３の信号配置図である。すなわち、図１０は、第１半導体集積回路１０１の論理回路部２０における動作状態の変化に伴う、第３半導体集積回路１０３の外部端子の入力信号配列を示す。
【００８５】
第１半導体集積回路１０１における論理回路部２０が動作状態１に変化した時、第１半導体集積回路１０１の信号制御部３０は、その外部端子Ｔ０〜Ｔ８に、信号群Ａ（Ａ０〜Ａ５）と信号群Ｂ（Ｂ０〜Ｂ２）をそれぞれ出力することを示す接続情報を生成し、第２半導体集積回路１０２と第３半導体集積回路１０３に通知する。同時に、第１半導体集積回路１０１は、留保期間に入る。接続情報の通知は、第１半導体集積回路１０１の外部端子Ｔ９、第２半導体集積回路１０２の外部端子Ｔ６、第３半導体集積回路１０３の外部端子Ｔ６を介して行われる。
【００８６】
第２半導体集積回路１０２の信号制御部３０は、この接続情報を受信して、外部端子Ｔ０〜Ｔ５から信号群Ａ（Ａ０〜Ａ５）を受信する設定をし、確認応答送信部６６は、確認応答信号を第１半導体集積回路１０１に送る。
【００８７】
同様に、第３半導体集積回路１０３の信号制御部３０は、この接続情報を受信して、外部端子Ｔ３〜Ｔ５から信号群Ｂ（Ｂ０〜Ｂ２）を受信する設定をし、確認応答送信部６６は、確認応答信号を第１半導体集積回路１０１に送る。
【００８８】
第１半導体集積回路１０１では、確認応答受信部６５が、第２半導体集積回路１０２と第３半導体集積回路１０３からの確認応答信号を受信して、留保期間が終了し、外部端子Ｔ０〜Ｔ８に、信号群Ａ（Ａ０〜Ａ５）と信号群Ｂ（Ｂ０〜Ｂ２）がそれぞれ出力される。その結果、動作状態１では、信号群Ａ（Ａ０〜Ａ５）が第１半導体集積回路１０１から第２半導体集積回路１０２に送られ、信号群Ｂ（Ｂ０〜Ｂ２）が第１半導体集積回路１０１から第３半導体集積回路１０３に送られる。
【００８９】
次に、第１半導体集積回路１０１における論理回路部２０が動作状態２に変化した時、第１半導体集積回路１０１の信号制御部３０は、その外部端子Ｔ０〜Ｔ８に、信号群Ｃ（Ｃ０〜Ｃ２）、信号群Ｄ（Ｄ０〜Ｄ２）、信号群Ｂ（Ｂ０〜Ｂ２）をそれぞれ出力することを示す接続情報を生成し、第２半導体集積回路１０２と第３半導体集積回路１０３に通知する。同時に、第１半導体集積回路１０１は、留保期間に入る。
【００９０】
第２半導体集積回路１０２の信号制御部３０は、この接続情報を受信して、外部端子Ｔ０〜Ｔ２から信号群Ｃ（Ｃ０〜Ｃ２）を、外部端子Ｔ３〜Ｔ５から信号群Ｄ（Ｄ０〜Ｄ２）を受信する設定をし、確認応答送信部６６は、確認応答信号を第１半導体集積回路１０１に送る。
【００９１】
同様に、第３半導体集積回路１０３の信号制御部３０は、この接続情報を受信して、外部端子Ｔ０〜Ｔ２から信号群Ｄ（Ｄ０〜Ｄ２）を、外部端子Ｔ３〜Ｔ５から信号群Ｂ（Ｂ０〜Ｂ２）を受信する設定をし、確認応答送信部６６は、確認応答信号を第１半導体集積回路１０１に送る。
【００９２】
第１半導体集積回路１０１では、確認応答受信部６５が、第２半導体集積回路１０２と第３半導体集積回路１０３からの確認応答信号を受信して、留保期間が終了し、外部端子Ｔ０〜Ｔ８に、信号群Ｃ（Ｃ０〜Ｃ２）、信号群Ｄ（Ｄ０〜Ｄ２）、信号群Ｂ（Ｂ０〜Ｂ２）がそれぞれ出力される。その結果、動作状態２では、信号群Ｃ（Ｃ０〜Ｃ２）と信号群Ｄ（Ｄ０〜Ｄ２）が第１半導体集積回路１０１から第２半導体集積回路１０２に送られ、信号群Ｄ（Ｄ０〜Ｄ２）、信号群Ｂ（Ｂ０〜Ｂ２）が第１半導体集積回路１０１から第３半導体集積回路１０３に送られる。
【００９３】
さらに、第１半導体集積回路１０１における論理回路部２０が動作状態３に変化した時、第１半導体集積回路１０１の信号制御部３０は、その外部端子Ｔ０〜Ｔ８に、信号群Ａ（Ａ０〜Ａ５）と信号群Ｄ（Ｄ０〜Ｄ２）をそれぞれ出力することを示す接続情報を生成し、第２半導体集積回路１０２と第３半導体集積回路１０３に通知する。同時に、第１半導体集積回路１０１は、留保期間に入る。ここで注意すべきことは、動作状態２から動作状態３に変化した時、信号群Ｄ（Ｄ０〜Ｄ２）が出力される外部端子が外部端子Ｔ３〜Ｔ５から外部端子Ｔ６〜Ｔ８に変更されていることである。
【００９４】
第２半導体集積回路１０２の信号制御部３０は、この接続情報を受信して、外部端子Ｔ０〜Ｔ５から信号群Ａ（Ａ０〜Ａ５）を受信する設定をし、確認応答送信部６６は、確認応答信号を第１半導体集積回路１０１に送る。
【００９５】
同様に、第３半導体集積回路１０３の信号制御部３０は、この接続情報を受信して、外部端子Ｔ３〜Ｔ５から信号群Ｄ（Ｄ０〜Ｄ２）を受信する設定をし、確認応答送信部６６は、確認応答信号を第１半導体集積回路１０１に送る。
【００９６】
第１半導体集積回路１０１では、確認応答受信部６５が、第２半導体集積回路１０２と第３半導体集積回路１０３からの確認応答信号を受信して、留保期間が終了し、外部端子Ｔ０〜Ｔ８に、信号群Ａ（Ａ０〜Ａ５）と信号群Ｄ（Ｄ０〜Ｄ２）がそれぞれ出力される。その結果、動作状態３では、信号群Ａ（Ａ０〜Ａ５）が第１半導体集積回路１０１から第２半導体集積回路１０２に送られ、信号群Ｄ（Ｄ０〜Ｄ２）が第１半導体集積回路１０１から第３半導体集積回路１０３に送られる。
【００９７】
上述した本形態の電子装置２００の動作において注意すべきことは、動作状態２から動作状態３に変化した時、信号群Ｄ（Ｄ０〜Ｄ２）が出力される外部端子が外部端子Ｔ３〜Ｔ５から外部端子Ｔ６〜Ｔ８に変更されていることである。この結果、本形態の第１半導体集積回路１０１において必要とされる外部端子の数を９端子、すなわち、外部端子Ｔ０〜Ｔ８に低減できる。
【００９８】
図１１は、従来技術による半導体集積回路の信号配置図である。従来技術による半導体集積回路は、論理回路部２０から外部に出る複数の信号線の内の一つを複数の素子電極５０（したがって、複数の外部端子）に接続する機能を有していない。その結果、信号群Ａ（Ａ０〜Ａ５）、信号群Ｂ（Ｂ０〜Ｂ２）、信号群Ｃ（Ｃ０〜Ｃ２）、信号群Ｄ（Ｄ０〜Ｄ２）を出力するためには、第１半導体集積回路１０１は、図１１に示すように、１２個の信号（データ）送受用外部端子Ｔ０〜ＴＢを備える必要がある。なお、ここでは、信号群Ａ（Ａ０〜Ａ５）と信号群Ｃ（Ｃ０〜Ｃ２）とは、同時に出力されることはなく、外部端子を共用できると仮定している。
【００９９】
以上の説明から、本発明の半導体集積回路１００が、必要とされる外部端子の数を低減できることが、明白である。
【０１００】
図６は、本発明の実施の形態４における第１半導体集積回路の信号選択部の説明図である。図６は、図５の電子装置２００における信号の送受を実現するための、論理回路部２０から外部に出る信号線と信号選択部４０の接続を示している。
【０１０１】
図６に示すように、論理回路部２０は、信号群Ａ（Ａ０〜Ａ５）、信号群Ｂ（Ｂ０〜Ｂ２）、信号群Ｃ（Ｃ０〜Ｃ２）、信号群Ｄ（Ｄ０〜Ｄ２）を出力するために、外部に出る１５本の信号線Ａ０〜Ｄ２を有している。（接続情報などの制御信号を送る信号線は、別に設けてあり、本説明から除外している。）
信号選択部４０は、９個の選択部Ｓ０〜Ｓ８を有し、それぞれの出力端は素子電極Ｅ０〜Ｅ８に接続され、さらに、外部端子Ｔ０〜Ｔ８に接続されている。
【０１０２】
選択部Ｓ０は、論理回路部２０の信号線Ａ０またはＣ０を選択し、素子電極Ｅ０に出力する。選択部Ｓ１は、論理回路部２０の信号線Ａ１またはＣ１を選択し、素子電極Ｅ１に出力する。以下同様である。
【０１０３】
ただし、論理回路部２０の信号線Ｄ０は、選択部Ｓ３と選択部Ｓ６に接続され、信号線Ｄ１は、選択部Ｓ４と選択部Ｓ７に接続され、信号線Ｄ２は、選択部Ｓ５と選択部Ｓ８に接続されている。
【０１０４】
この構成により、上述したように、論理回路部２０が動作状態２から動作状態３に変化した時、信号群Ｄ（Ｄ０〜Ｄ２）が出力される外部端子を、外部端子Ｔ３〜Ｔ５から外部端子Ｔ６〜Ｔ８に変更することを可能としている。
【０１０５】
（実施の形態５）
図１２は、本発明の実施の形態５における半導体集積回路ブロック図である。図１２において、 図１と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【０１０６】
図１２に示す半導体集積回路１００は、論理回路部２０、信号制御部３０、信号選択部４０、ＲＯＭ７０、素子電極５０を備え、論理回路部２０は、各種機能回路（図示していない）の他に、半導体集積回路１００の全体を制御するＣＰＵ２１を有している。なお、図１２においては、素子電極５０は、複数の素子電極を代表しており、信号選択部４０は複数の信号選択部を代表している。
【０１０７】
ＲＯＭ７０は、半導体集積回路１００を制御するためのプログラムが格納されており、ＣＰＵ２１がこのプログラムを読み出し、実行する。
【０１０８】
図１３は、本発明の実施の形態５における半導体集積回路のフローチャートである。このフローチャートを実行するためのプログラムが、ＲＯＭ７０に格納されている。
【０１０９】
信号選択部４０として、図２に示す本発明の実施の形態１における信号選択部６０を用いた場合における、本形態の半導体集積回路１００の動作を、図１３のフローチャートに従って、以下に説明する。
【０１１０】
図１３において、ステップＳ０で、制御プログラムがスタートする。
【０１１１】
ステップＳ１において、信号制御部３０は、論理回路部２０の動作状態が変化したかどうかを判定する。判定結果が「ＮＯ」（動作状態の変化は検出されない）の場合は、ステップＳ１を繰り返す。判定結果が「ＹＥＳ」（動作状態の変化が検出された）の場合は、制御をステップＳ２に進める。
【０１１２】
ステップＳ２において、信号制御部３０は、論理回路部２０の外部に出る信号線と素子電極５０との接続に関する接続情報を生成し、信号選択部４０に通知する。同時に、信号制御部３０は、半導体集積回路１００と接続関係にある外部のＬＳＩに接続情報を通知する。
【０１１３】
ステップＳ３において、図２の状態変化検出部６３は、接続情報を受信して、状態遷移保護部６２に指示して、素子電極５０をハイインピーダンスに設定する。
【０１１４】
ステップＳ４において、カウンタ部６４は、留保期間の計測を開始する。カウンタ部６４が、留保期間の計測を行っている間に、セレクタ６１は、接続情報に従って、論理回路部２０の信号線の選択を行い、状態遷移保護部６２に接続する。また、外部のＬＳＩは、接続情報に従って、信号（データ）を受信する設定をする。
【０１１５】
ステップＳ５において、カウンタ部６４は、所定の留保期間が計測されたかどうかを判定する。判定結果が、「ＹＥＳ」（所定の留保期間を計測）の場合、カウンタ部６４は、所定の留保期間が終了したことを状態変化検出部６３に通知する。そして、制御はステップＳ６に移る。
【０１１６】
ステップＳ６において、状態変化検出部６３は、留保期間の終了通知を受けて、状態遷移保護部６２に指示して、素子電極５０をハイインピーダンスの設定から解除し、素子電極５０に、セレクタ６１がすでに選択している信号線の信号を送る。こうして、論理回路部２０の動作状態の変化に伴う、新しい信号が、素子電極５０から外部のＬＳＩに送信される。
【０１１７】
ステップＳ７において、論理回路部２０の動作状態の変化に伴う一連の処理が終了する。その後、制御は、再度、ステップＳ１に戻っても良い。
【０１１８】
なお、上述したフローチャートでは、留保期間を、カウンタ部６４が内部に有する基準値を用いて、計測したが、外部のＬＳＩから、接続情報に対する確認応答信号を受信して、留保期間を終了しても良い。半導体集積回路１００と接続関係にある外部のＬＳＩが多い場合には、外部のＬＳＩから、接続情報に対する確認応答信号を受信して、留保期間を終了するほうが、一般的に留保期間を短く設定できる。
【０１１９】
上述した本発明の実施の形態では、いずれも、半導体集積回路１００から、半導体集積回路１００と接続関係にある外部のＬＳＩに、信号（データ）が送信されると仮定して、その動作を説明した。しかし、信号は、双方向に送信できる。
【０１２０】
例えば、図５に示した本発明の実施の形態４の電子装置２００では、第１半導体集積回路１０１が動作状態１の場合、図８、９、１０に示すように、信号群Ａ（Ａ０〜Ａ５）が、第１半導体集積回路１０１の外部端子Ｔ０〜Ｔ５と、第２半導体集積回路１０２の外部端子Ｔ０〜Ｔ５を経由して、第１半導体集積回路１０１から第２半導体集積回路１０２に送られ、信号群Ｂ（Ｂ０〜Ｂ２）が、第１半導体集積回路１０１の外部端子Ｔ６〜Ｔ８と、第３半導体集積回路１０３の外部端子Ｔ３〜Ｔ５を経由して、第１半導体集積回路１０１から第３半導体集積回路１０３に送られる。
【０１２１】
同時に、この接続状態において、例えば、第２半導体集積回路１０２から、第２半導体集積回路１０２の外部端子Ｔ０〜Ｔ５と、第１半導体集積回路１０１の外部端子Ｔ０〜Ｔ５と、第１半導体集積回路１０１の選択部Ｓ０〜Ｓ４とを経由して、第１半導体集積回路１０１の信号線Ａ０〜Ａ５に、信号を送ることもできる。
【０１２２】
すなわち、本発明の実施の形態では、いずれも、半導体集積回路１００と、半導体集積回路１００と接続関係にある外部のＬＳＩとは、必要に応じて、双方向に信号を送信できる。しかも、この場合に、半導体集積回路１００が必要とする素子電極の数を、従来技術に比べて削減できる。
【０１２３】
以上説明したように、本発明の趣旨は、パッケージ内に内蔵された論理回路部と半導体素子電極との接続を、論理回路部の動作状態に応じて変更可能とし、必要な半導体素子電極の数を削減できる半導体集積回路とその制御方法を提供することにあるのであって、本発明の趣旨を逸脱しない限り、種々の変更が可能である。
【産業上の利用可能性】
【０１２４】
本発明に係る半導体集積回路は、例えば、携帯電話等、複数の機能を有し、高度な集積化と小型化が要求される半導体装置とその応用分野において利用できる。
【図面の簡単な説明】
【０１２５】
【図１】本発明の実施の形態１における半導体集積回路のブロック図
【図２】本発明の実施の形態１における信号選択部のブロック図
【図３】本発明の実施の形態２における信号選択部のブロック図
【図４】本発明の実施の形態３における信号制御部と信号選択部のブロック図
【図５】本発明の実施の形態４における電子装置のブロック図
【図６】本発明の実施の形態４における第１半導体集積回路の信号選択部の説明図
【図７】本発明の実施の形態１における信号選択部のタイミング図
【図８】本発明の実施の形態４における第１半導体集積回路の信号配置図
【図９】本発明の実施の形態４における第２半導体集積回路の信号配置図
【図１０】本発明の実施の形態４における第３半導体集積回路の信号配置図
【図１１】従来技術による半導体集積回路の信号配置図
【図１２】本発明の実施の形態５における半導体集積回路のブロック図
【図１３】本発明の実施の形態５における半導体集積回路のフローチャート
【図１４】従来のパッケージ化された半導体集積回路の配置図
【符号の説明】
【０１２６】
１、２０  論理回路部
２  半導体素子電極
３  半導体素子
４、１０  パッケージ
５  パッド
６  ピン
２１  ＣＰＵ
２２  信号線端子
３０  信号制御部
３１  状態変化検出部
３２  カウンタ部
３３  選択指示部
４０、４１、４２、４３、６０  信号選択部
４４  選択部
５０、５１、５２、５３、５４、５５  素子電極
６１  セレクタ
６２  状態遷移保護部
６３  状態変化検出部
６４  カウンタ部
６５  確認応答受信部
６６  確認応答送信部
７０  ＲＯＭ
８１、８２、８３  外部端子
１００、１０１、１０２、１０３  半導体集積回路
２００  電子装置
【図１】
2006324648.tif 000003
【図２】
2006324648.tif 000004
【図３】
2006324648.tif 000005
【図４】
2006324648.tif 000006
【図５】
2006324648.tif 000007
【図６】
2006324648.tif 000008
【図７】
2006324648.tif 000009
【図８】
2006324648.tif 000010
【図９】
2006324648.tif 000011
【図１０】
2006324648.tif 000012
【図１１】
2006324648.tif 000013
【図１２】
2006324648.tif 000014
【図１３】
2006324648.tif 000015
【図１４】
2006324648.tif 000016