(57)【要約】      （修正有）【課題】  通信及び格納システムにおいて転送されるか又は格納されるデータのエラー率を減少させる技術を提供する。【解決手段】  フィードバックイコライザ回路が入力信号における不所望の歪みを相殺させるためのフィードバックイコライザ信号を提供する。加算回路が入力信号及びフィードバックイコライザ信号に応答して補正したサンプル信号を記号検知器回路へ供給する。フィードバック修正回路が補正したサンプルが複数個の有効な記号ウインドウのうちの１つの中にあることに応答して検知した記号をフィードバックイコライザへフィードバックし、且つ補正したサンプルが複数個のマージナルスレッシュホールドウインドウのうちの１つの中にあることに応答して対応する中間値をフィードバックイコライザへフィードバックする。【選択図】      図１
2006254460.tif 000002
【特許請求の範囲】
【請求項１】
バーストエラー制限記号検知器システムにおいて、
補正したサンプル信号に応答し、複数個の関連するスレッシュホールドに関して前記補正したサンプル信号においてエンコードしたマルチレベル又は多次元記号を検知するための決定回路、
入力信号における不所望の歪みを相殺するためのフィードバックイコライザ信号を供給するためのフィードバックイコライザ回路、
前記入力信号及び前記フィードバックイコライザ信号に応答して、前記決定回路に対して前記補正したサンプル信号を供給すべく動作可能な加算回路、
前記補正したサンプルが複数個の有効な記号ウインドウのうちの１つの中にあることに応答して前記検知した記号を前記フィードバックイコライザへフィードバックすべく動作可能であり且つ前記補正したサンプルが複数個のマージナルスレッシュホールドウインドウのうちの１つの中にあることに応答して対応する中間値を前記フィードバックイコライザへフィードバックすべく動作可能なフィードバック修正回路、
を有していることを特徴とするバーストエラー制限記号検知器システム。
【請求項２】
請求項１において、前記対応する中間値が前記入力信号のオリジナルの値を有していることを特徴とするバーストエラー制限記号検知器システム。
【請求項３】
請求項１において、前記対応する中間値が前記補正したサンプルを有していることを特徴とするバーストエラー制限記号検知器システム。
【請求項４】
請求項１において、前記対応する中間値が所定値からなるテーブルに従って決定される１個の値を有していることを特徴とするバーストエラー制限記号検知器システム。
【請求項５】
請求項１において、前記対応する中間値がフィードバック決定関数に従って発生される１個の値を有していることを特徴とするバーストエラー制限記号検知器システム。
【請求項６】
請求項１において、前記マージナルスレッシュホールドウインドウが動的に決定されることを特徴とするバーストエラー制限記号検知器システム。
【請求項７】
請求項１において、前記マルチレベル又は多次元記号がＰＡＭ及びＱＡＭ記号のうちの１つを有していることを特徴とするバーストエラー制限記号検知器システム。
【請求項８】
請求項１において、前記決定回路が、
複数個のウインドウ比較器であって、各ウインドウ比較器が前記補正したサンプル信号を受取るべく結合されている第一入力と対応するスレッシュホールド信号を受取るべく適合されている第二及び第三入力と、出力とを具備している複数個のウインドウ比較器、
前記比較器の出力へ結合されている決定論理回路であって、対応する比較器出力からの各マルチレベル又は多次元記号に対して１個の値を検知し且つ出力上の記号に対して前記値を適用すべく動作可能な決定論理回路、
を有していることを特徴とするバーストエラー制限記号検知器システム。
【請求項９】
請求項８において、前記フィードバック修正回路が、
複数個のマージナルウインドウ比較器であって、各マージナルウインドウ比較器が前記補正したサンプル信号を受取るべく結合されている第一入力と対応するマージナルスレッシュホールド信号を受取るべく適合されている第二及び第三入力と、出力とを具備している複数個のマージナルウインドウ比較器、
第一入力上の各マルチレベル又は多次元記号の検知した値を受取るために前記決定論理回路の出力へ結合されており且つ複数個の所定の無効記号値を受取るために夫々複数個の付加的な入力を包含しているマルチプレクサであって、複数個の制御信号に応答して前記入力のうちの１つの上に１個の値を供給すべく動作可能なマルチプレクサ、
前記マルチプレクサへ結合されており且つ前記複数個のマージナルウインドウ比較器からの出力に応答して前記制御信号を展開すべく動作可能なフィードバック論理回路、
を有していることを特徴とするバーストエラー制限記号検知器システム。
【請求項１０】
通信システムにおいて、
通信チャンネル、
前記通信チャンネルを介して通信すべきマルチレベル又は多次元記号を包含する入力データを受取るべく適合されているエンコーダ／トランスミッター、
レシーバ、
を有しており、前記レシーバが、
前記チャンネルを介して通信される記号を包含する信号を受取るために前記通信チャンネルへ結合されており且つ前記信号に応答してフィルタした信号を発生すべく動作可能なフィルタ、
前記フィルタへ結合されており且つフィルタした信号をサンプルし且つ出力上にサンプルを供給すべく動作可能なサンプリング回路、
補正したサンプル信号に応答して、複数個の関連するスレッシュホールドに関し前記補正したサンプル信号においてエンコードされているマルチレベル又は多次元記号を検知するための決定回路、
入力信号における不所望の歪みを相殺するためのフィードバックイコライザ信号を供給するためのフィードバックイコライザ回路、
前記サンプリング回路へ結合されており、前記サンプル回路からのサンプル及び前記フィードバックイコライザ信号に応答して補正したサンプル信号を前記決定回路へ供給すべく動作可能な加算回路、
前記補正したサンプルが複数個の有効な記号ウインドウのうちの１つの中にあることに応答して前記検知した記号を前記フィードバックイコライザへフィードバックすべく動作可能であり且つ前記補正したサンプルが複数個のマージナルスレッシュホールドウインドウのうちの１つの中にあることに応答して対応する中間値を前記フィードバックイコライザへフィードバックすべく動作可能なフィードバック修正回路、
を有していることを特徴とする通信システム。
【請求項１１】
請求項１０において、前記通信チャンネルがワイヤレス通信チャンネルを有していることを特徴とする通信システム。
【請求項１２】
請求項１０において、前記通信チャンネルが電話線、同軸ケーブル、又はコンピュータシステムにおけるバスのうちの１つを有していることを特徴とする通信チャンネル。
【請求項１３】
マルチレベル又は多次元記号システムにおける決定フィードバックイコライザへのフィードバックを制御する方法において、
補正したサンプル信号が複数個の有効な記号ウインドウのうちの１つに該当するか否かを検知し、
前記補正したサンプル信号が前記複数個の有効な記号ウインドウのうちの１つに該当する場合には、
前記サンプル信号を包含する前記有効な記号ウインドウに対応する１個の記号を発生し、且つ
前記発生した記号を前記決定フィードバックイコライザへ印加し、
前記補正したサンプル信号が複数個のマージナルスレッシュホールドウインドウのうちの１つに該当するか否かを検知し、
前記補正したサンプル信号が前記複数個のマージナルスレッシュホールドウインドウのうちの１つに該当する場合には、
前記サンプル信号を包含するマージナルスレッシュホールドウインドウの関数である値を有するフィードバック信号を発生し、且つ
前記フィードバック信号を前記決定フィードバックイコライザへ印加する、
ことを特徴とする方法。
【請求項１４】
請求項１３において、更に、
入力信号及び前記フィードバック信号に応答して前記補正したサンプル信号を発生し、且つ
前記対応する中間値が前記入力信号のオリジナルの値を有している、
ことを特徴とする方法。
【請求項１５】
請求項１３において、前記対応する中間値が前記補正したサンプル信号を有していることを特徴とする方法。
【請求項１６】
請求項１３において、前記対応する中間値が所定の値からなるテーブルに従って決定される１個の値を有していることを特徴とする方法。
【請求項１７】
請求項１３において、前記対応する中間値が、フィードバック決定関数に従って発生される１個の値を有していることを特徴とする方法。
【請求項１８】
請求項１３において、更に、前記マージナルスレッシュホールドウインドウを予め決定することを包含していることを特徴とする方法。
【請求項１９】
請求項１３において、前記有効な記号ウインドウの各々及び前記マージナルスレッシュホールドウインドウの各々が第一及び第二振幅値によって画定される振幅の範囲を有していることを特徴とする方法。
【請求項２０】
請求項１３において、前記有効な記号ウインドウ及び前記マージナルスレッシュホールドウインドウのうちの少なくとも幾つかが、夫々、有効な記号及び無効な記号と関連するフェーズシフトの範囲を有していることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大略、通信及び格納システムに関するものであって、更に詳細には、このようなシステムにおいて転送されるか又は格納されるデータのエラー率を減少させる技術に関するものである。
【背景技術】
【０００２】
通信チャンネル及びハードディスク読取及び書込チャンネル等の最近のデジタルデータ送信チャンネルにおいては、デジタル信号処理回路及び方法がこのようなチャンネルを介してのデータの正確且つ信頼性のある転送を提供するために使用される。データ送信チャンネルは、大略、転送すべき情報に対応する記号の形態におけるデータ入力を受取るエンコーダ／トランスミッターを包含するものとして考えることが可能である。このエンコーダ／トランスミッターは、電話線、同軸ケーブル、又はコンピュータシステムにおけるバス等の物理的送信チャンネルを介して送信するためにこれらの記号をエンコードする。物理的送信チャンネルに結合されているデコーダ／レシーバは、送信されるエンコードされた記号を受取り且つこれらの記号をデコードしてデコーダ／レシーバにおけるその他の回路へオリジナルのデータ入力を提供する。
【０００３】
物理的送信チャンネルを介して転送される記号に対応する電気信号は、それらがチャンネルを介して伝播する場合にノイズ及び歪みを経験する場合がある。実際に、これらの記号が物理的送信チャンネルを介して伝播する場合に、それらはチャンネルによって厳しく歪まれる場合がある。最近のデジタルデータ送信チャンネルは益々より速いデータレートで動作するので、逐次的な記号と関連する遷移は時間的により近くに発生し、記号を適切に識別し且つその後にデコーダ／レシーバにおいて最初に送信したデータを得るためにチャンネルノイズ及び歪みをフィルタアウト即ち除去することをより困難なものとさせている。
【０００４】
デコーダ／レシーバは、典型的に、フィルタした信号を提供するために受取った電気信号からノイズを除去するフィルタを包含している。アナログ・デジタル（Ａ／Ｄ）変換器は、そのフィルタした信号をサンプルして、集合的にそのフィルタした信号のデジタル表示を形成する一連のサンプルを提供する。デジタル信号処理（ＤＳＰ）回路はこれらのサンプルを受取り且つ該サンプルを処理して物理的送信チャンネルを介して通信された記号の対応する値を決定する。より詳細に説明すると、ＤＳＰ回路は、典型的に、対応するサンプルから夫々の記号の値を決定する「データスライサー」即ち決定ブロックを包含している。ＤＳＰ回路は、又、典型的に、以下に詳細に説明するように、プレカーソル記号間干渉を補償するために処理中の現在のサンプルの値を調節するフィードフォアワードイコライザ（ＦＦＥ）を包含している。ＤＳＰ回路は、更に、典型的に、以下に更に詳細に説明するように、現在の記号を検知するために評価されるサンプルの現在の値を調節するために前に検知した記号の重み付けした値からフィードバック信号を発生する決定フィードバックイコライザ（ＤＦＥ）を包含している。デコーダは検知した記号をデコードしてデコードしたデータ出力を提供し、それは、理想的には、エンコーダー／トランスミッターへ供給されるオリジナルデータ入力と同一のものである。
【０００５】
データ送信チャンネルの性能は、サンプルがどれ程正確にこれらのサンプルに対応するオリジナルの電気信号を表わすものであるか否かに依存する。物理的送信チャンネルにより導入されるノイズ及び歪みはチャンネルを介して伝搬する電気信号に影響を与え且つこのようにして、サンプルの値に悪影響を与え、それによりチャンネルの全体的な性能に悪影響を与える場合がある。物理的送信チャンネルが導入することのある１つのタイプの干渉は記号間干渉（ＩＳＩ）として知られており、それは、物理的送信チャンネルを介して通信される各「記号」に対応する信号の時間的な広がりから発生する。この個々の記号の時間的な広がりは物理的送信チャンネルを介して伝播している隣接する記号のオーバーラップを発生させ、デコーダ／レシーバが各個別的に受取った記号の値を信頼性を持って決定することを困難なものとさせる。処理中の与えられた記号において２つのタイプのＩＳＩが発生する場合があり、即ちポストカーソルＩＳＩ及びプレカーソルＩＳＩである。ポストカーソルＩＳＩは、処理中の現在の記号に関して前の記号が有する効果である。プレカーソルＩＳＩは処理中の現在の記号に関して爾後の記号の効果であり、それは当業者により理解されるように、物理的送信チャンネルを介しての各記号の異なる周波数成分が移動する異なる速度に起因して発生する。
【０００６】
プレカーソルＩＳＩの現象を解消するために使用されている１つのアプローチはフィードフォアワードイコライザ（ＦＦＥ）を使用することであり、それは現在のサンプルの値を調節し且つプレカーソルＩＳＩを補償するために爾後のサンプルの重み付けした値を使用して処理中の現在のサンプルの値を調節する。ポストカーソルＩＳＩの現象を解消するために使用されている一般的なアプローチは、決定フィードバックイコライザ（ＤＦＥ）を使用することである。前述したように、ＤＦＥは前に検知した記号の重み付けした値からフィードバック信号を発生する。このフィードバック信号は、現在の記号を検知するために評価中のサンプルの現在の値を調節するために使用される。より詳細に説明すると、ＤＦＥは評価中の現在の記号のサンプルに関して前のサンプルからＩＳＩを減算する値を有するフィードバック信号を発生する。このことの効果は、与えられた記号に関して前の記号の寄与分を取除いて、与えられたサンプルに対する値をより信頼性を持って決定することであり、そのことについては後により詳細に説明する。該決定ブロックは、与えられたサンプルの調節した値を所定の検知スレッシュホールドと比較して検知中の記号の値を決定する。例えば、４レベルパルス振幅変調（４−ＰＡＭ）システムにおいては、該決定ブロックは、調節したサンプルが、例えば、各々が特定の記号に対応するレベルである＋１，−１，＋３，又は−３等の４個の許容可能なレベルのうちの１つに対応するか否かを判別する。このように、ＤＦＥは、処理中の現在のサンプルに対応する記号に対する値を決定する場合に決定ブロックが使用する現在の決定の重み付けした値をフィードバックし、従って、「決定フィードバック」イコライザという名前が付けられている。
【０００７】
ＤＦＥと結合して動作する決定ブロックの再帰的又はフィードバック特性から問題が発生する場合がある。より詳細に説明すると、ＤＦＥはポストカーソル記号間干渉（ＩＳＩ）を相殺させることを意図してフィードバック信号を発生するために決定ブロックからの過去の決定を使用し、その場合にポストカーソルＩＳＩは、前述した如く、前の記号が爾後の記号に関して有することの効果である。決定ブロックは、過去の全ての決定が正しいものである場合にのみ現在の記号の値の最適な決定を行う。これらの前の決定のうちのいずれかが誤りであった場合には、ＤＦＥがポストカーソルＩＳＩを相殺させる代わりに、実際には、このようなＩＳＩを増加させるか又は悪化させるフィードバック信号を発生する蓋然性がある。その結果、バーストエラーとして知られる更なるエラーが従来のＤＦＥによって発生される場合がある。バーストエラーとは単一の記号エラーから発生する複数のエラーのシーケンスである。ＤＦＥによって使用されるフィードバックに起因して、現在の記号に対する最初の誤った決定が処理すべき次の記号の値を調節するために使用されるフィードバック信号の値に影響を与える。その結果、この最初の誤った決定は次の記号に対する２番目の誤った決定となる場合があり、そのことは、次いで、次続の記号に対して更に別の誤った決定を導く場合があり、且つ以下同様であって、バーストエラーと本明細書において呼称する複数の誤った決定からなるシーケンスを発生する。バーストエラーの期間は、誤った決定を包含している記号の数により測定されるバーストエラー長により特性付けられる。
【０００８】
バイナリシステムにおけるバーストエラー長を減少させるための１つのアプローチは、検知中のサンプルの値が検知スレッシュホールド周りの不確定ウインドウ内にある場合に、ＤＦＥからのフィードバック信号の値を調節することである。例えば、検知スレッシュホールドがゼロボルトであり且つサンプルが０より大きい場合には、決定ブロックが検知された値が＋１であると判別し、且つサンプルが０より小さい場合には、検知された値が−１であると判別するものと仮定する。値＋１及び−１は、検知されるバイナリー値に対応している。現在のサンプルが０スレッシュホールド周りの不確定ウインドウ内にある場合には、ＤＦＥがフィードバック信号の値を調節し（例えば、＋１又は−１の代わりに０をフィードバックさせることにより）、従って決定ブロックにより処理される次のサンプルは、その調節されたフィードバック信号に基づいて異なって処理される。このようなアプローチは、バーストエラー長を減少させ且つバイナリシステムにおけるバーストエラーの蓋然性を減少させる。
【０００９】
４レベルパルス振幅変調（４−ＰＡＭ）のようなマルチレベル変調技術及びクワドラチャ振幅変調（ＱＡＭ）のような多次元変調技術を使用するようなバイナリ信号以外のものを使用する通信システムにおいてバーストエラー長及びバーストエラーの蓋然性を減少させ、一般的に、エラーの数を減少させることの必要性が存在している。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、通信及び格納システムにおいて転送されるか又は格納されるデータのエラー率を減少させる技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の１つの側面によれば、バーストエラー制限記号検知器システムが、補正したサンプル信号に応答して、複数個の関連するスレッシュホールドに関して補正したサンプル信号においてエンコードしたマルチレベル又は多次元記号を検知する記号検知器回路を包含している。フィードバックイコライザ回路が、入力信号における不所望の歪みを相殺するためのフィードバックイコライザ信号を提供する。加算回路が該入力信号及びフィードバックイコライザ信号に応答して、記号検知器回路に対して補正したサンプル信号を供給する。フィードバック修正回路が、該補正したサンプルが複数個の有効な記号ウインドウのうちの１つの中にあることに応答して、検知した記号をフィードバックイコライザへフィードバックさせ、且つ補正したサンプルが複数個のマージナルスレッシュホールドウインドウのうちの１つの中にあることに応答して、対応する中間値をフィードバックイコライザへフィードバックさせる。
【発明を実施するための最良の形態】
【００１２】
図１は本発明の１実施例に基づくレシーバ１８を包含する通信チャンネル１０の機能的ブロック図である。レシーバ１８はバーストエラー制限記号検知器２２を包含しており、それは、検知される現在の記号のサンプルの値において歪みを発生する場合があるマージナル（ｍａｒｇｉｎａｌ）な検知したマルチレベル及び／又は多次元記号 ａkがフィードバックループ（不図示）に入ることを防止することによりバーストエラー長を減少させる。尚、 ａkは、
【００１３】
【数１】
2006254460.tif 000003
【００１４】
と同一の記号である。記号検知器２２は、以下により詳細に説明するように現在の記号 ａkの値が複数個のマージナルスレッシュホールドウインドウのうちの１つの中にあることの検知に基づいて所定の値をフィードバックすることにより、又は検知された記号 ａkに対する値をフィードバック値によって調節された値の代わりに対応するサンプルのオリジナルの値に基づくものとすることにより、このことを行うことが可能である。
【００１５】
本明細書においては、マルチレベル及び／又は多次元記号という用語は、バイナリー記号以外の任意のタイプの記号を包含し、従ってこれらに制限するものではないがＱＡＭ及びＰＡＭ型の記号を包含すべく広義に使用されている。更に注意すべきことであるが、以下の説明においては、本発明の充分なる理解を得るために本発明の実施例に関連してある詳細な点について説明する。然しながら、当業者により理解されるように、本発明はこれらの詳細に制限されることなしに実施することが可能なものである。更に、当業者により理解されるように、以下に説明する実施例は本発明の技術的範囲を制限するものではなく、これらの実施例及びこれらの実施例の構成要素の種々の修正、均等物及び組合わせも本発明の技術的範囲内のものである。夫々の実施例のうちのいずれかの全ての構成要素より少ないものを包含する実施例も本発明の技術的範囲内のものであることは勿論である。最後に、本発明の説明においての煩雑性を回避するために、良く知られた構成要素及び／又はプロセスの動作についてはその詳細な説明を割愛する。本明細書及び図面全体にわたり、同様の構成要素には同様の参照番号が伏されており、類似した構成要素にはダッシュ又は１つ又はそれ以上の小文字を付してある。
【００１６】
バーストエラー制限記号検知器２２をより詳細に説明する前に、通信チャンネル１０の全体的な動作について図２及び３を参照して従来の決定フィードバックイコライザ（ＤＦＥ）の動作に沿って説明する。通信チャンネル１０はエンコーダトランスミッター１２を包含しており、それは入力１４においてユーザデータを受取り且つその出力においてオリジナルの記号ａkの形態におけるエンコードされた信号を供給する。チャンネル装置１６はトランスミッター１２からの記号ａkを受取り、尚該チャンネル装置は、例えば、電話線、同軸ケーブル、ワイヤレスリンク、及びその他の適宜のタイプのチャンネル等の通信チャンネルとすることが可能である。チャンネル装置１６は、記号ａk内にノイズ及び歪みを導入させ、且つ、チャンネル装置の出力において、該記号は、今や、幾分変化した信号ｓ（ｔ）として表われる。信号ｓ（ｔ）はレシーバ１８へ印加され、該レシーバは、受信フィルタ２０及び検知器２２を包含している。フィルタ２０は信号ｓ（ｔ）をフィルタして、フィルタされた信号ｙ（ｔ）を発生し、且つこのフィルタされた信号は模式的にスイッチとして示されているアナログ・デジタル変換器のようなサンプリング装置２４によってサンプルされる。サンプリング装置２４からのフィルタされた信号ｙ（ｔ）のサンプルはｙkとして示されており、これらのサンプルは検知器２２へ印加され、検知器２２はこれらのサンプルを処理して回復されたオリジナルの記号 ａkを供給する。デコーダ２６がこの回復されたオリジナルの記号 ａkを受取り且つこれらの記号をデコードして出力２８においてオリジナルのユーザデータを発生させる。
【００１７】
図２は図１のレシーバ１８の従来のバージョンのより詳細な機能的ブロック図であって、それは、従来の通信システムにおけるレシーバにとって典型的であるように、従来の決定フィードバックイコライザ（ＤＦＥ）３２及び従来のフィードバックフォアワードイコライザ（ＦＦＥ）２５を包含している。レシーバ１８のこの従来のバージョンについて、従来のＤＦＥ３２を包含するレシーバの動作と、図５−７を参照してより詳細に以下に説明するような本発明の実施例に基づくＤＦＥを包含するレシーバの動作との差異について当業者がより良く理解することを可能とするために説明を行う。レシーバ１８はフィルタ２０及びサンプリング装置２４を包含しており、それらは、図１を参照して前に説明した如くに動作する。サンプリング装置２３からのサンプルはｙ′kとして示してあり且つＦＦＥ２５へ入力され、そのＦＦＥは、前に説明したように、後のサンプル（ｙk+1等）の重み付けした値を使用して処理中の現在のサンプルｙkの値を調節し、それにより、現在のサンプルｙkの値を調節してプレカーソルＩＳＩを補償する。加算器３３がＦＦＥ２５から各調節されたサンプルｙkを受取り且つ各サンプルｙkを決定フィードバックイコライザ（ＤＦＥ）３２によって発生されたフィードバック信号ｆbeと加算させる。加算器３３は補正されたサンプル信号ｒkを発生し、それはフィードバック信号ｆbeとサンプルｙkとの和に等しく、且つ加算器３３はこの補正されたサンプル信号を決定ブロック３０へ印加させる。決定ブロック３０はその補正されたサンプル信号ｒkを複数個のスレッシュホールドと比較し、且つこの比較に応答して検知されたマルチレベル又は多次元記号 ａkに対する値を発生させる。
【００１８】
従来のＤＦＥ１８の動作は図３Ａ−Ｅにおける例示的な波形を参照してより良く理解される。図１のチャンネル装置１６へ入力されるオリジナルの記号ａkは図３Ａにおけるパルス信号４０として表われる。チャンネル装置１６からの出力は厳しく歪んだ信号４２として表わされている幾分変化された信号ｓ（ｔ）であり、このような歪みは、当業者により理解されるように、チャンネル装置及びレシーバ１８の帯域幅制限特性を包含する多様な要因によって発生される。フィルタ２０は信号ｓ（ｔ）をフィルタして図３Ｂに示したようなフィルタされた信号ｙ（ｔ）を発生し、且つスイッチング回路２４はこのフィルタされた信号をサンプルしてフィルタされた信号のサンプルｙkを供給する。図３Ｂは、夫々、サンプル時間ｋ，ｋ＋１，ｋ＋２，ｋ＋３，ｋ＋４，ｋ＋５，ｋ＋６においてとられたフィルタされた信号ｙ（ｔ）のサンプル４６，４８，５０，５２，５４，５６，５８を示している。
【００１９】
ＤＦＥ３２は前の記号 ａk-1等の検知された値からフィードバック信号ｆbeを計算し、且つ時間ｋにおけるサンプルｙkについてこれらの前の記号の効果（即ち、ポストカーソルＩＳＩ）を減算する。次いで、加算器３３がサンプルｙkとフィードバック信号ｆbeとを加算して検知される記号ａkに対するサンプルの実際の値に理想的に等しい値を有する補正したサンプル信号ｒkを発生させる。例えば、４−ＰＡＭシステムにおいては、補正したサンプル信号ｒkは＋１，−１，＋３，−３の間のうちの１つを有している。決定ブロック３０が補正されたサンプル信号ｒkを図３Ｃの例における複数個のスレッシュホールド値Ｔ１−Ｔ３と比較する。決定ブロック３０はこの比較に基づいて回復されたオリジナルの記号 ａkに対する値を発生させる。図３Ｃの例においては、決定ブロックＫ３０が、補正されたサンプル信号ｒkがスレッシュホールド値Ｔ１より小さいものであることを判別する場合には、決定ブロックは回復されたオリジナルの記号 ａkに対して−３を発生する。決定ブロック３０が、補正されたサンプル信号ｒkがスレッシュホールドＴ１とＴ２との間であると判別する場合には、決定ブロックは回復されたオリジナルの記号 ａkに対して−１を発生する。同様に、決定ブロック３０が、補正されたサンプル信号ｒkがスレッシュホールドＴ２とＴ３との間であると判別する場合には、決定ブロックは回復されたオリジナルの記号 ａkに対して＋１を発生し、且つ補正されたサンプル信号がスレッシュホールドＴ３より大きいものである場合には、決定ブロックは、回復されたオリジナル信号が＋３の値を有するものと判別する。補正されたサンプル信号ｒkの例示的なサンプル６０を図３Ｃに示してある。
【００２０】
動作について説明すると、ＤＦＥ３２はフィードバック信号ｆbeを発生し、それは時間ｋにおいて評価中の現在のサンプルｙkから前の記号の効果（即ち、ポストカーソルＩＳＩ）を減算させる。時間ｋにおける記号に対応する信号を図３Ｂに示してある。この記号は、図３Ｂにおけるサンプル４８−５８に対して示したような値を有する時間ｋ＋１，ｋ＋２，ｋ＋３，ｋ＋４，ｋ＋５，ｋ＋６においてポストカーソルＩＳＩを発生させる。図３Ｄを参照すると、時間ｋにおいて与えられた記号によって発生されるポストカーソルＩＳＩを除去する場合のＤＦＥ３２の動作が例示されている。時間ｋにおける記号はサンプル４８−５８に対応するポストカーソルＩＳＩを発生し、且つ時間ｋ＋１，ｋ＋２等において爾後の記号を評価する場合に、ＤＦＥ３２は評価中のサンプルｙkから時間ｋにおける記号のポストカーソルＩＳＩを減算する。その結果、動作において、ＤＦＥ３２は時間ｋ＋１における記号を評価する場合にサンプル４８′の値を減算して時間ｋ＋１におけるサンプル４８′から時間ｋにおける記号によって発生されたポストカーソルＩＳＩを除去する。同様に、ＤＦＥ３２は時間ｋ＋２における記号を評価する場合にサンプル５０′の値を減算して、時間ｋ＋２におけるサンプル５０′から時間ｋにおける記号によって発生されたポストカーソルＩＳＩを除去する。ＤＦＥ３２は時間ｋ＋３乃至ｋ＋６においてサンプル５２′−５８′に対して同様の態様で動作してこれらのサンプルに関し時間ｋにおける記号によって発生されたポストカーソルＩＳＩを除去する。この動作は図３Ｄに図示してあり、サンプル４８′−５８′は図３Ｂのサンプル４８−５０の鏡像又は負のバージョンであり、評価中の夫々のサンプルからこれらのサンプルの各々を減算する。注意すべきことであるが、ＤＦＥ３２は、時間ｋにおける記号に対してだけではなく、評価中のサンプルにおけるポストカーソルＩＳＩを発生する全ての前の記号に対してこのことを行う。換言すると、時間ｋ＋１における記号が評価される場合に、ＤＦＥ３２は時間ｋにおける記号（即ち、サンプル４８′）のポストカーソルＩＳＩを減算し、更に、時間ｋ−１における記号、時間ｋ−２における記号等のポストカーソルＩＳＩを減算する。フィードバック信号ｆbeの全体的な値は評価中の与えられたサンプルに影響を与える全ての前の記号からの個別的なポストカーソルＩＳＩ成分の全ての和に等しい。
【００２１】
時間ｋにおける現在のサンプルｙkを評価する場合に、ＤＦＥ３２はフィードバック信号ｆbeを発生し、それは時間ｋにおけるこの記号に関する前の記号のポストカーソルＩＳＩを減算する。これらの前の時間における前の記号ａk-1，ａk-2，ａk-3，ａk-4等はポストカーソルＩＳＩを発生し、それは時間ｋにおけるサンプルｙkの値と干渉し、即ち歪みを発生させる。ＤＦＥ３２はフィードバック信号ｆbeを発生し、それはサンプルｙkからこのポストカーソルＩＳＩの影響を除去する。換言すると、サンプルｙkに関する前の記号ａk-1からのポストカーソルＩＳＩが減算され、サンプルｙkに関する前の記号ａk-2のポストカーソルＩＳＩが減算され、且つ以下同様である。
【００２２】
図４は本発明の１実施例に基づくフィードバック修正回路１０２を包含するバーストエラー制限記号検知器システム１００の簡単化したブロック図である。バーストエラー制限記号検知器システム１００の動作において、決定ブロック３０ａが補正したサンプル信号ｒkを複数個のスレッシュホールドＴ（不図示）と比較し、且つこれらの比較に応答して回復したオリジナルの記号 ａkを発生する。同様に、フィードバック修正回路１０２は補正されたサンプル信号ｒkを複数個のマージナルスレッシュホールドＭＴ（不図示）と比較し、それにより、補正したサンプル信号が複数個の定義したマージナルスレッシュホールドウインドウＭＴＷ（不図示）のうちのいずれか１つと該当するか否かを判別する。補正したサンプル信号ｒkが定義したマージナルスレッシュホールドウインドウＭＴＷのうちのいずれにも該当しない場合には、フィードバック修正回路１０２は回復したオリジナルの記号 ａkをＤＦＥ３２ａへ印加し、その後に、該ＤＦＥは前述した如くに動作してこの回復したオリジナル記号の値を使用してフィードバック信号ｆbeを発生する。
【００２３】
フィードバック修正回路１０２が、補正したサンプル信号ｒkが定義したマージナルスレッシュホールドウインドウＭＴＷのうちのいずれかに該当することを判別する場合には、フィードバック修正回路１０２は回復したオリジナルの記号 ａkをＤＦＥ３２ａへ印加することはない。その代わりに、フィードバック修正回路１０２が代替的なフィードバック値をＤＦＥ３２ａへ印加し、尚その代替的フィードバック値は多様な異なる態様で決定することが可能である。例えば、修正回路１０２は中間値を提供することが可能であり、それに基づいて、マージナルスレッシュホールドウインドウＭＴＷは補正したサンプル信号ｒkを包含している。例えば、４−ＰＡＭ実施例においては、記号 ａkの有効な値は＋３，＋１，−１，−３として定義することが可能である。この状態において、マージナルスレッシュホールドウインドウＭＴＷが１．５乃至２．５であると定義され且つ補正したサンプル信号ｒkがこのウインドウに該当するものである場合には、フィードバック修正回路１０２は２の中間値をＤＦＥ３２ａへ供給することが可能である。
【００２４】
別の実施例においては、フィードバック修正回路１０２が、補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷのうちの１つに該当することを検知する場合には、該修正回路は、中間値として、サンプルｙkをＤＦＥ３２ａへフィードバックする。別の実施例においては、これらのアプローチのうちの幾つかを組合わせて使用し、検知された補正されたサンプル信号ｒkの値に依存して特定のアプローチが使用される。更に注意すべきことであるが、別の実施例においては、マージナルスレッシュホールドウインドウＭＴＷは、例えば、記号 ａkの検知された値に基づいてスレッシュホールドを設定することにより動的に決定される。
【００２５】
図４のバーストエラー制限記号検知器システムの４−ＰＡＭ実施例の動作について図５を参照してより詳細に説明する。図５は検知された記号 ａkに対する種々のレベル及び例示的なマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３を例示した模式図である。図５における縦軸は補正したサンプル信号ｒkの正規化した振幅を表わしている。動作において、フィードバック修正回路１０２は補正したサンプル信号ｒkを複数個のマージナルスレッシュホールドＭＴ１−ＭＴ６と比較し、該マージナルスレッシュホールドの対は対応するスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３を定義している。補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３のうちのいずれかに該当しない場合には、修正回路１０２は補正したサンプル信号から検知した記号 ａkの値をＤＦＥ３２ａへフィードバックする。例えば、補正したサンプル信号ｒkが２．５より大きな値を有している場合には、修正回路１０２は、記号 ａkが＋３の値を有しているものと判別し＋３のこの値をＤＦＥ３２ａへフィードバックする。同様に、修正回路１０２が、補正したサンプル信号ｒkが＋０．５と＋１．５、−５と−１．５の間の値及び−２．５より小さな値を有しているものと判別する場合には、修正回路１０２は、記号 ａkが、夫々、＋１，−１，−３の値を有しているものと判別し、且つこれらの値をＤＦＥ３２ａへフィードバックする。
【００２６】
フィードバック修正回路１０２が補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３のうちの１つに該当するものと判別する場合には、該修正回路は中間値をＤＦＥ３２ａへフィードバックする。この中間値の値は、マージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３のうちのいずれが補正したサンプル信号ｒkを包含しているかに依存する。補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ１に該当する場合には、修正回路１０２は０の値をＤＦＥ３２ａへフィードバックする。この例においては０の値がフィードバックされる。何故ならば、それがウインドウＭＴＷ１に該当する場合に補正したサンプル信号ｒkが最も近い離散的な値だからである。０はこの実施例における記号 ａkに対する有効な値ではないが、補正したサンプル信号ｒkはウインドウＭＴＷ１内にある場合に０に最も近く、従って、この値がＤＦＥ３２ａへフィードバックされる。更に、この状態において０をフィードバックすることは、記号 ａkに対する２個の有効な値の間の中間値をフィードバックすることに対応しており、即ち、０の値は＋１と−１の有効な値の間の中間である。
【００２７】
補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ２に該当する場合には、修正回路１０２は＋２の値をＤＦＥ３２ａへフィードバックする。この場合にも、＋２の値は補正したサンプル信号ｒkが最も近い離散的な値に対応しており、且つ記号 ａkに対する２個の有効な値の間の値に対応しており、即ち＋２の値は＋１と＋３の有効な値の間の中間である。最後に、補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ３に該当する場合には、修正回路１０２は−２の値をＤＦＥ３２ａへフィードバックする。−２の値は、補正したサンプル信号ｒkが最も近い離散的な値に対応しており、且つ記号 ａkに対する２個の有効な値の間の値に対応しており、即ち−２の値は−１及び−３の有効な値の間の中間である。このように、フィードバック修正回路１０２はこのような状態においてＤＦＲ３２ａに対してフィードバックされる値を調節することによってマージナルな記号 ａkが将来の記号の検知に悪影響を与えることを防止する。
【００２８】
注意すべきことであるが、システム１００の別の実施例においては、修正回路１０２は、この信号がマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３のうちの１つに該当する場合に、補正したサンプル信号ｒkをフィードバックすることが可能である。例えば、補正したサンプル信号ｒkが＋０．２５の値を有しており、従って、ウインドウＭＴＷ１に該当する場合には、修正回路１０２は、この実施例においては、＋０．２５の値をフィードバックする。システム１００の更に別の実施例においては、修正回路１０２は、補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３のうちの１つに該当する場合には、サンプルｉkの値をフィードバックする。当業者により理解されるように、図５は、本発明の１実施例に基づいて修正回路１０２がどのようにして動作することが可能であるかの１例を表わすに過ぎないものである。例えば、種々の振幅範囲が対応する記号 ａkにデコードされる態様は、勿論、異なるものとなる場合がある。従って、＋０．５乃至＋１．５の範囲は、例えば、記号 ａkに対して＋１以外のものとしてデコードされる場合があり、記号に対するその他の値に対しても同じことが言える。当業者により理解されるように、バーストエラー制限記号検知器システム１００は、マージナルに検知された記号 ａkがＤＦＥ３２ａを介してフィードバックされることを防止し、それにより、爾後の記号の検知に悪影響を与えることを防止することによってバーストエラーの蓋然性を減少させ且つこのようなバーストエラーの長さを減少させる。
【００２９】
当業者が理解するように、図５に示したマージナルスレッシュホールドＭＴ１−ＭＴ６及び関連するマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３は単に例示的なものであって且つ多様な異なる理由によって違って選択することが可能である。更に、システム１００の別の実施例においては、フィードバック修正回路１０２はスレッシュホールドＭＴ１−ＭＴ６に対する値を適応的に決定し、それによりマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３を適応的に定義することが可能である。例えば、既知の記号パターンをコンフィギュレーション動作モード期間中にシステム１００へ通信することが可能であり、修正回路１０２がこのモード期間中に記号に対する既知の値を検知された値と比較し且つこの比較に応答してスレッシュホールドを調節してシステムの全体的な性能を最適化させる。
【００３０】
更に注意すべきことであるが、マージナルスレッシュホールド及びスレッシュホールドウインドウの数は、マージナルスレッシュホールドウインドウのうちの１つの中における１つの記号を検知することに応答してＤＦＥによってフィードバックされる値と共に変化する場合がある。例えば、図４及び５を参照すると、システム１００の別の実施例において、マージナルスレッシュホールドは＋２．７５、＋２．２５、＋１．７５、＋１．２５、＋０．７５、＋０．２５、−０．２５、−０．７５、−１．２５、−１．７５、−２．２５、−２．７５において定義することが可能である。各対のスレッシュホールドは、再度、マージナルスレッシュホールドウインドウを定義し、修正回路１０２がＤＦＥ３２ａへフィードバックする値は、再度、評価中の補正したサンプル信号ｒkを包含するマージナルスレッシュホールドウインドウの関数である。この例において、修正回路１０２は、例えば、補正したサンプル信号ｒkが＋２．７５より大きい場合に＋３の値をフィードバックし、補正したサンプル信号ｒkが＋２．７５と＋２．２５との間にある場合に＋２．５の値をフィードバックし、補正したサンプル信号ｒkが＋２．２５と＋１．７５との間にある場合には＋２の値をフィードバックし、補正したサンプル信号ｒkが＋１．７５と＋１．２５との間にある場合には１．５の値をフィードバックし、補正したサンプル信号ｒkが＋１．２５と＋０．７５との間にある場合には１の値をフィードバックし、補正したサンプル信号ｒkが＋０．２５と−０．２５との間に該当する場合には０の値をフィードバックし、且つ以下同様である。これは、スレッシュホールド及び関連するマージナルスレッシュホールドウインドウの数及び値が本発明のその他の実施例に基づいてシステム１００においてどのように変化することが可能であるかを例示した別の例に過ぎない。
【００３１】
図６は本発明の１実施例に基づく図５のバーストエラー制限記号検知器システム１００の４−ＰＡＭ実現例のより詳細な機能的ブロック図である。より詳細に説明すると、図６は決定ブロック３０ａ及びフィードバック修正回路１０２の１つの実施例をより詳細に示している．決定ブロック３０ａは２個のウインドウ比較器６００と６０２及び２個のスタンダード比較器６０４と６０６を包含しており、各比較器は補正したサンプル信号ｒkを受取る。比較器６０４及び６０６は、夫々、補正したサンプル信号ｒkが２．５ボルトより大きいか又は−２．５ボルトより小さいかを判別する。比較器６０４は、補正したサンプル信号ｒkが２．５ボルトより大きいことを判別する場合には、該比較器は、図６において（＋３）として示してあるその出力信号を活性化させて、この出力信号がアクティブである場合には、補正したサンプル信号が＋３の有効な記号 ａkに対応する値を有していることを表わす。同様に、比較器６０６が、補正したサンプル信号ｒkが−２．５ボルト未満であることを判別する場合には、該比較器は（−３）として示されているその出力信号を活性化させて、この出力信号がアクティブである場合には、補正したサンプル信号が−３の有効な記号 ａkに対応する値を有していることを表わす。
【００３２】
ウインドウ比較器６０６及び６０２の各々は、補正したサンプル信号ｒkがウインドウ比較器により受取られた２個のスレッシュホールド電圧により定義される関連する有効な記号ウインドウに該当するか否かを判別する。より詳細に説明すると、ウインドウ比較器６００は第一及び第二のスタンダード比較器６０８及び６１０を包含するものとしてより詳細に示されている。比較器６０８は反転入力上において補正したサンプル信号ｒkを受取り、一方比較器６１０は非反転入力上においてその補正したサンプル信号を受取る。１．５ボルトの第一スレッシュホールド電圧が比較器６０８の非反転入力へ印加され、一方０．５ボルトの第二スレッシュホールド電圧が比較器６１０の反転入力へ印加され、これら２個のスレッシュホールド電圧はウインドウ比較器６００と関連する有効な記号ウインドウを定義している。比較器６０８及び６１０の出力はＡＮＤゲート６１２へ印加され、該ゲートは両方の比較器からの出力がアクティブである場合にその出力をアクティブへ駆動する。
【００３３】
動作について説明すると、補正したサンプル信号ｒkが０．５ボルトより大きい場合には、比較器６１０はその出力をアクティブへ駆動し、且つ補正したサンプル信号が１．５ボルトより小さい場合には、比較器６０８はその出力をアクティブへ駆動する。従って、補正したサンプル信号ｒkがスレッシュホールド電圧０．５ボルト及び１．５ボルトにより定義される有効な記号ウインドウ内に該当する場合には、両方の比較器６０８及び６１０からの出力はアクティブである。比較器６０８及び６１０からのこれらのアクティブな出力に応答して、ＡＮＤゲート６１２はその出力をアクティブへ駆動する。ＡＮＤゲート６１２の出力は（＋１）として示されており、この出力信号がアクティブである場合には、補正されたサンプル信号ｒkは＋１の有効な記号 ａkを有しているものとして定義されることを表わす。比較器６０８又は６１０のいずれかがその出力を非アクティブへ駆動する場合には、このことは、補正したサンプル信号ｒkはスレッシュホールド電圧０．５ボルト及び１．５ボルトにより定義される有効な記号ウインドウ内に該当するものでないことを意味する。この状態において、比較器６０８及び６１０からの出力の一方又は両方が非アクティブであることに応答してＡＮＤゲート６１２はその出力を非アクティブへ駆動する。
【００３４】
ウインドウ比較器６０２の構造はウインドウ比較器６００と同一であり、従って、説明を簡単にするために、このウインドウ比較器の構造の詳細な説明は割愛する。ウインドウ比較器６０２はスレッシュホールド電圧−０．５ボルト及び−１．５ボルトを受取って−１の有効な記号 ａkに対する対応する有効な記号ウインドウを定義する．ウインドウ比較器６０２の出力は（−１）として示してあり、この出力信号がアクティブである場合には、補正したサンプル信号ｒkは−１の有効な記号 ａkの値を有するものとして定義されることを表わす。
【００３５】
決定ブロック３０ａの決定論理回路６１４は比較器６００−６０６からの出力を受取り且つこれらの出力に応答して記号 ａkを発生する。より詳細に説明すると、ウインドウ比較器６００の出力がアクティブである場合には、決定論理回路６１４は記号 ａkに対し＋１の値を供給し、且つウインドウ比較器６０２の出力がアクティブである場合には、決定論理回路は該記号に対して−１の値を供給する。同様に、決定論理回路６１４は、比較器６０４がその出力をアクティブへ駆動する場合に記号 ａkに対して＋３の値を供給し、且つ比較器６０６がその出力をアクティブへ駆動する場合には該記号に対して−３の値を供給する。
【００３６】
決定論理回路６１４からの記号 ａkはシステム１００から出力され且つ又フィードバック修正回路１０２へ印加される。修正回路１０２におけるマルチプレクサ６１６がこの記号 ａkを受取り且つ又図６の実施例における−２ボルト、０ボルト、２ボルトの代替的フィードバック値を受取る。フィードバック論理回路６１８は選択信号６２０をマルチプレクサ６１６へ印加し、且つその選択信号に応答して、該マルチプレクサは記号 ａk及び−２ボルト、０ボルト、２ボルトの代替的フィードバック値のうちの１つをＤＦＥ３２ａへ供給する。これらの代替的フィードバック値は所定の値とすることが可能であり、又は、動的に決定することが可能であり、且つ以下に詳細に説明するように、補正したサンプル信号ｒkが定義したマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３のうちの１つの中に該当する場合にＤＦＥ３２ａへフィードバックされる定義した値とすることが可能である。フィードバック論理回路６１８はこれらのウインドウ比較器６２２−６２６からの出力に応答して選択信号６２０を展開する。ウインドウ比較器６２２−６２６はウインドウ比較器６００と同一の構造を有しており、従って、説明を簡略化するために、これらの比較器の構造についての詳細な説明は割愛する。ウインドウ比較器６２２−６２６の各々は、補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３のうちの対応する１つの中に該当するか否かを判別する。ウインドウ比較器６２２は一緒になってマージナルスレッシュホールドウインドウＭＴＷ１を定義する−０．５ボルト及び＋０．５ボルトの第一及び第二スレッシュホールド電圧と共に補正したサンプル信号ｒkを受取る。補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ１の中に該当する場合には、即ち該信号が−０．５ボルトより大きく且つ＋０．５ボルトより小さいことを意味する場合には、ウインドウ比較器６２２はその出力を活性化させる。比較器６２２の出力は（０）として示してある。何故ならば、この出力がアクティブである場合には、フィードバック修正回路１０２は、以下に詳細に説明するように、ＤＦＥ３２ａに対して０をフィードバックさせるからである。補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ２及びＭＴＷ３の中に該当する場合には、ウインドウ比較器６２４及び６２６は同一の態様で動作して、夫々、（＋２）及び（−２）として示されているそれらの夫々の出力を活性化させる。
【００３７】
図６のシステム１００の全体的な動作についてより詳細に説明する。最初に、ＤＦＥ３２ａが加算器３３ａに対して初期的フィードバック信号ｆbeをフィードバックさせるものと仮定する。フィードバック信号ｆbeの初期値はデフォルト値に基づくか又は記号 ａkに対して以前に検知された値に基づいている。この時点において、バーストエラー制限記号検知器システム１００によって評価されるべきサンプルｙkが加算器３３ａへ印加される。加算器３３ａは補正したサンプル信号ｒkに対する現在の値を発生し、それは評価中の現在のサンプルｙk＋フィードバック信号ｆbeの現在の値に等しい。この補正したサンプル信号ｒkの現在の値は決定ブロック３０ａ及びフィードバック修正回路１０２へ印加される。
【００３８】
この時点において、決定ブロック３０ａは補正したサンプル信号ｒkを評価して、該信号が比較器６００−６０６のうちの対応する１つがその出力を活性化させる有効な記号ウインドウのうちのいずれかの中に該当するか否かを判別する。比較器６００−６０６からの出力に応答して、決定論理回路６１４が検知された記号 ａkに対する現在の値を発生し、且つこの値がシステム１００から出力され且つフィードバック修正回路１０２へ印加される。修正回路１０２内において、検知された記号 ａkに対する現在の値がマルチプレクサ６１６へ印加される。決定ブロック３０ａが補正したサンプル信号ｒkの現在の値を評価している間に、フィードバック修正回路１０２も又この信号を評価している。より詳細に説明すると、比較器６２２−６２６は、補正したサンプル信号ｒkが定義したマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３のうちのいずれかの中に該当するか否かを判別する。比較器６２２−６２６からの出力に応答して、フィードバック論理回路６１８はマルチプレクサ６１６に対して選択信号６２０を発生し、それにより、ＤＦＥ３２ａへ印加されるべき所望の値を選択する。
【００３９】
補正したサンプル信号ｒkが定義したマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３のうちのいずれかに該当するものでない場合には、比較器６２２−６２６からの全ての出力は非アクティブである。この状態において、フィードバック論理回路６１８は選択信号６２０を発生し、該選択信号はマルチプレクサ６１６をして記号 ａkの現在検知された値をＤＦＥ３２ａへ印加させる。補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３のうちのいずれにも該当するものでない場合には、該信号は必然的に有効な記号ウインドウのうちの１つの中に該当する。その理由は、この状態においては、マルチプレクサ６１６が記号 ａkに対する現在検知された有効な値をＤＦＥ３２ａへ印加させるからである。対照的に、補正したサンプル信号ｒkが定義したマージナルスレッシュホールドウインドウＭＴＷ１−ＭＴＷ３のうちのいずれかの中に該当する場合には、比較器６２２−６２６のうちの対応する１つがその出力を活性化させる。この状態において、フィードバック論理回路６１８は選択信号６２０を発生し、該選択信号は、マルチプレクサ６１６をして−２，０，又は＋２の値のうちの適宜の１つをＤＦＥ３２ａへ印加させる。補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ１内に該当する場合には、比較器６２２はその出力を活性化させる。比較器６２２からのアクティブな出力に応答して、フィードバック論理回路６１８は選択信号６２０を発生し、該選択信号は、マルチプレクサ６１６をして０の値をＤＦＥ３２ａへ印加させる。このことが成立する理由としては、補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ１内に包含されている場合には、該信号は０の値に最も近いものであると思われ、従って、マルチプレクサ６１６が０の値をＤＦＥ３２ａへフィードバックさせるからである。同様に、補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ２内に該当する場合には、比較器６２４はその出力を活性化させる。比較器６２４からのアクティブな出力に応答して、フィードバック論理回路６１８は選択信号６２０を発生し、該選択信号は、マルチプレクサ６１６をして＋２の値をＤＦＥ３２ａへ印加させる。何故ならば、補正したサンプル信号ｒkはこの状態において＋２の値に最も近いものと考えられるからである。同一の態様で、補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ３内に包含されている場合には、比較器６２６はその出力を活性化させ且つフィードバック論理回路６１８は選択信号６２０を発生し、該選択信号は、マルチプレクサ６１６をして−２の値をＤＦＥ３２ａへ印加させる。従って、補正したサンプル信号ｒkがマージナルスレッシュホールドウインドウＭＴＷ３内に包含されている場合には、該信号は−２の値に最も近いものと思われ且つこの値がＤＦＥ３２ａへフィードバックされる。
【００４０】
記号 ａkの現在の値又はマルチプレクサ６１６からの−２、０、又は＋２の値及び記号 ａkの過去の検知された値に応答して、ＤＦＥ３２ａはフィードバック信号ｆbeに対する新たな値を発生する。フィードバック信号ｆbeに対するこの新たな値は加算器３３ａへ印加され、該加算器はこの新たなフィードバック信号を評価中の次のサンプルｙk+1と加算させて補正したサンプル信号ｒkに対する新たな値を展開させる。決定ブロック３０ａ及びフィードバック修正回路１０２は、その後に補正したサンプル信号ｒkのこの新たな値を評価するために丁度説明した如くに動作し且つその後に、評価すべき爾後のサンプルｙk+2の評価のためにＤＦＥ３２ａに対して適切な値を印加させる。システム１００はサンプルｙk，ｙk+1，ｙk+2，ｙk+3等を逐次的に評価するためにこのような態様で継続して動作を行う。
【００４１】
図７は、本発明の別の実施例に基づく図４のバーストエラー制限記号検知器システム１００の１６−ＱＡＭ実現例における検知された記号に対するレベル及び検知スレッシュホールドに対するレベルを例示した模式図である。前述したように、システム１００の実施例は任意のマルチレベル及び／又は多次元変調技術に対する実現例を包含している。従って、図４−６を参照して説明したマルチレベル４−ＰＡＭ実施例及び図７を参照してこれから説明する多次元及びマルチレベル１６−ＱＡＭ実施例は単に本発明の２つの例示的な実施例に過ぎない。当業者により理解されるように、その他の種々のマルチレベル及び／又は多次元変調技術を適用することが可能である。
【００４２】
図７の１６−ＱＡＭ実施例において、垂直軸はＱ軸であり且つ水平軸はＩ軸である。Ｑ軸に沿って３個のマージナルスレッシュホールドウインドウＭＴＷＱ１−ＭＴＷＱ３が定義されており且つＩ軸に沿っても同じであって、それに沿って３個のマージナルスレッシュホールドウインドウＭＴＷＩ１−ＭＴＷＩ３が同様に定義されている。当業者により理解されるように、ＱＡＭ変調は、同相のキャリア信号Ｉとクワドラチャキャリア信号Ｑとして示される２つの直交キャリア信号のマルチレベル変調として考えることが可能である。クワドラチャキャリア信号Ｑは同相キャリア信号Ｉに対して９０度位相が離れている。これら２つのキャリア信号Ｉ及びＱは、各々、１つの次元と呼ぶことが可能であり、従って、Ｉ及びＱキャリアが関与する変調技術は二次元変調技術と呼ぶことが可能である。各キャリア信号Ｉ及びＱの各々は多様な異なる態様で変調させることが可能であり、且つＱＡＭにおいては、各々が振幅変調される。振幅変調は図７の例におけるようにマルチレベルとすることが可能であり、その場合に各キャリア信号Ｉ及びＱは４−ＰＡＭで変調される。Ｉキャリアに対する４個の振幅レベル及びＱキャリアに対する同一のものは全部で１６個の可能な有効な記号ａkとなり、このタイプの変調は１６−ＱＡＭと呼ばれ、図７のような模式図は１６個の可能な有効な記号からなるコンステレーションと呼ばれる。図７におけるＸ及び各Ｘの周りの二重クロスハッチングは１６個の可能な有効な記号を表わしている。単一クロスハッチングは次元のうちの１つにおける、即ちＩ又はＱキャリアのいずれかであるが他方のキャリア上ではない有効な記号を表わしており、それについては後に詳細に説明する。
【００４３】
図７の１６−ＱＡＭ例を実現するシステム１００の１つの実施例はＩキャリアと関連している１つとＱキャリアと関連している１つからなる図６のシステム１００の２つから形成される。各々は図６のシステム１００と同一の態様で独立的に動作し、その後適宜の回路がそれらの結果を結合して１６個の可能な有効な記号 ａkを検知し且つ図６のシステム１００に対して説明したものと類似した態様で検知した記号又は中間値のいずれかをフィードバックさせる。例えば、Ｉキャリアに対する補正したサンプル信号ｒkが＋０．５乃至＋１．５の有効な記号ウインドウ内に該当し且つＱキャリアに対する補正したサンプル信号が−０．５乃至−１．５の有効な記号ウインドウ内に該当する場合には、対応する有効な検知された記号 ａkは図７のコンステレーションの第四象限の左上角部に示した（＋１，−１）として示した記号である。この状態において、システム１００はＩキャリアと関連するＤＦＥ３２ａに対して＋１をフィードバックし且つＱキャリアと関連するＤＦＥに対して−１をフィードバックする。
【００４４】
別の例として、Ｉキャリアに対する補正したサンプル信号ｒkが＋１．５乃至＋２．５のマージナルスレッシュホールドウインドウＭＴＷＩ３内に該当し且つＱキャリアに対する補正したサンプル信号が−１．５乃至−２．５のマージナルスレッシュホールドウインドウＭＴＷＱ１内に該当するものと仮定する。補正したサンプル信号ｒkに対するこれら２つの値は図７のコンステレーションの第四象限の真中に示した（＋２，−２）として示した無効な記号として表わしてある。この状態において、システム１００はＩキャリアと関連するＤＦＥ３２ａに対して＋２をフィードバックし且つＱキャリアと関連するＤＦＥに対して−２をフィードバックする。最後の例として、Ｉキャリアに対する補正したサンプル信号ｒkが＋３より大きな有効な記号ウインドウ内に該当し且つＱキャリアに対する補正したサンプル信号が−１．５乃至−２．５のマージナルスレッシュホールドウインドウＭＴＷＱ１内に該当するものと仮定する。補正したサンプル信号ｒkに対するこれら２つの値は、図７のコンステレーションの第四象限の右下に示した（＋３，−２）として示した無効な記号として表わしてある。この状態において、システム１００はＩキャリアと関連するＤＦＥ３２ａに対して有効な＋３をフィードバックし且つＱキャリアと関連しているＤＦＥに対する無効な−２をフィードバックする。上述した全ての例において、各キャリアＩ及びＱと関連するＤＦＥ３２ａは図６を参照して説明したのと同一の態様で動作して対応するフィードバック信号ｆbeを発生し、それは対応する加算器３３ａへ印加されて関連する補正されたサンプル信号ｒkの値を調節する。
【００４５】
以下の表１は図７の例におけるＩ及びＱキャリアの各々と関連する有効な記号ウインドウ及びマージナルスレッシュホールドウインドウの各々と関連している範囲即ちウインドウの例示的な例を例示している。
【００４６】
【表１】
2006254460.tif 000004
【００４７】
当業者により理解されるように、表１及び図７は１６−ＱＡＭ実施例の単に１つの例を表わすに過ぎず、本発明のその他の実施例においてその他の有効な記号ウインドウ及びマージナルスレッシュホールドウインドウを定義することが可能である。又、その他の実施例において各ＤＦＥ３２ａに対する異なるフィードバックを使用することが可能である。例えば、別の実施例において、前述したような無効な記号（＋２，−２）又は（＋３，−２）のようないずれかの無効な記号が検知される場合に、前述したように実際の検知された値をフィードバックする代わりにゼロの値をＤＦＥ３２ａの各々へフィードバックさせることが可能である。別の実施例において、無効な記号が検知された場合にＤＦＥ３２ａの各々へフィードバックする値を計算するためにフィードバック決定関数を使用することが可能であり、その計算された値は無効な記号の値の関数である。
【００４８】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。例えば、上述した構成要素の多くはデジタル回路又はアナログ回路のいずれかを使用して実現することが可能であり、又はそれら両者の結合によって実現することも可能であり、その場合、適宜の処理回路上で実行するソフトウエアを介して実現することも可能である。注意すべきことであるが、例えば、決定ブロック３０ａ及びフィードバック修正回路１０２によって実施される機能は、より少ない数の要素により実施されるべく結合させることが可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明の１実施例に基づくレシーバを包含する通信チャンネルを示した機能的ブロック図。
【図２】従来の決定フィードバックイコライザ（ＤＦＥ）を包含する図１のレシーバの従来のバージョンのより詳細な機能的ブロック図。
【図３】（Ａ）−（Ｄ）は図２の従来のＤＦＥの動作と関連する夫々の波形を示した各概略図。
【図４】本発明の１実施例に基づくフィードバック修正回路を包含するバーストエラー制限記号検知器システムの簡単化したブロック図。
【図５】本発明の１実施例に基づく図４のバーストエラー制限記号検知器システムの４−ＰＡＭ実現例におけるスレッシュホールドを検知するためのレベル及び検知された記号のレベルを例示した概略図。
【図６】本発明の１実施例に基づく図５のバーストエラー制限記号検知器システムの４−ＰＡＭ実現例のより詳細な機能的ブロック図。
【図７】本発明の１実施例に基づく図４のバーストエラー制限記号検知器システムの１６−ＱＡＭ実現例におけるスレッシュホールドを検知するためのレベル及び検知した記号に対するレベルを例示した概略図。
【符号の説明】
【００５０】
１０  通信チャンネル
１２  エンコーダトランスミッター
１４  入力
１６  チャンネル装置
１８  レシーバ
２０  フィルタ
２２  バーストエラー制限記号検知器
２４  サンプリング装置
２６  デコーダ
２８  出力
３０  決定ブロック
３２  決定フィードバックイコライザ（ＤＦＥ）
３３  加算器
【図１】
2006254460.tif 000005
【図２】
2006254460.tif 000006
【図３】
2006254460.tif 000007
【図４】
2006254460.tif 000008
【図５】
2006254460.tif 000009
【図６】
2006254460.tif 000010
【図７】
2006254460.tif 000011