(57)【要約】【課題】  液晶デイスプレイパネルの蓄電量を高めることができる薄膜トランジスタ列を提供すること。【解決手段】  画素の蓄電量を供給する複数の共通ラインを備える薄膜トランジスタ列が提供される。特に、これら共通ラインのそれぞれは、複数の分岐部を備えている。共通ライン、その分岐部および画素電極は、蓄電器を構成する。分岐部は、輝度品質が悪い画素に配置される。このため、画素の口径比を変えることなく、画素の蓄電量を高めることができる。従って、液晶ディスプレイパネルの性能を改善することができる。【選択図】    図３
2006039502.tif 000002
【特許請求の範囲】
【請求項１】
カラーフィルタと液晶層と共に液晶デイスプレイを構成し複数のパターンが前記カラーフィルタに配置された薄膜フィルタトランジスタ列であって、基板と、該基板に配置された複数の走査ラインと、前記基板に配置され複数の画素を前記走査ラインと共に形成する複数のデータラインと、前記基板に配置されそれぞれが前記画素の一つに配置された複数の薄膜トランジスタと、前記基板に配置されそれぞれが前記画素の一つに配置され前記薄膜トランジスタの一つに対応して電気的に接続された複数の画素電極と、前記基板に配置された複数の共通ラインと、を備え、前記共通ラインのそれぞれは、二つの隣接する走査ライン間に配置され、前記共通ラインのそれぞれは、複数の第一の分岐部を含み、前記画素電極のそれぞれは前記第一の分岐部の少なくとも一つを被覆し、前記第一の分岐部のそれぞれは、前記パターンの一つに対応して配置されている薄膜トランジスタ列。
【請求項２】
複数の上部電極を更に備え、該上部電極のそれぞれは、前記画素電極と共通ラインとの間に配置され、前記上部電極の一部は、画素電極の一つに電気的に接続されている請求項１記載の薄膜トランジスタ列。
【請求項３】
前記共通ラインのそれぞれは、少なくとも第二の分岐部を更に備え、該第二の分岐部は、前記画素の縁に隣接して配置されている請求項１記載の薄膜トランジスタ列。
【請求項４】
前記第二の分岐部は、前記カラーフィルタの複数のブラックマトリックスに対応して配置されている請求項３記載の薄膜トランジスタ列。
【請求項５】
前記基板に配置されて前記共通ラインを被覆するゲート絶縁体を更に備えている請求項１記載の薄膜トランジスタ列。
【請求項６】
前記基板に配置されて前記データラインを被覆する保護層を更に備えている請求項１記載の薄膜トランジスタ列。
【請求項７】
前記画素電極は、少なくとも一つの第二のスリットを有する請求項１記載の薄膜トランジスタ列。
【請求項８】
前記第一の分岐部は、前記第二のスリットから離れて配置されている請求項１記載の薄膜トランジスタ列。
【請求項９】
複数のパターンを有するカラーフィルタと、薄膜トランジスタ列とを備え、該薄膜トランジスタ列は、基板と、該基板に配置された複数の走査ラインと、前記基板に配置され複数の画素を前記走査ラインと共に形成する複数のデータラインと、前記基板に配置されそれぞれが前記画素の一つに配置された複数の薄膜トランジスタと、前記基板に配置されそれぞれが前記画素の一つに配置され前記薄膜トランジスタの一つに対応して電気的に接続された複数の画素電極と、前記基板に配置された複数の共通ラインと、前記カラーフィルタと薄膜トランジスタ列との間に配置された液晶層と、を備え、前記共通ラインのそれぞれは、二つの隣接する走査ライン間に配置され、前記共通ラインのそれぞれは、複数の第一の分岐部を含み、前記画素電極のそれぞれは前記第一の分岐部の少なくとも一つを被覆し、前記第一の分岐部のそれぞれは、前記複数のパターンの一つに対応して配置されている液晶デイスプレイパネル。
【請求項１０】
画素ユニットに組込まれるキャパシタ構造であって、基板と、該基板に配置され複数の第一の分岐部を有する共通ラインと、該共通ラインに配置されたゲート絶縁体と、該ゲート絶縁体に配置された画素電極とを備えているキャパシタ構造。
【請求項１１】
前記ゲート絶縁体と画素電極との間に配置された保護層を更に備えている請求項１０記載のキャパシタ構造。  
【請求項１２】
前記ゲート絶縁体と保護層との間に配置された上部電極を更に備え、前記保護層は、開口を有し、前記上部電極と画素電極とは、前記開口を介して電気的に接触されている請求項１１記載のキャパシタ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関し、更に詳細に述べると、液晶デイスプレイパネル、この液晶デイスプレイパネルの蓄電量を高めることができる薄膜トランジスタ列、およびキャパシタ構造に関するものである。
【背景技術】
【０００２】
半導体およびディスプレイ技術の急速な発展がマルチ-メディア社会へのドアを開いてきた。ディスプレイ装置の中で、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ-ＬＣＤ）は、画素の品質が高く、空間効率がよく、電力消費が低いという利点を有し且つディスプレイマーケットを徐々に支配してきた。
【０００３】
このTFT-LCDは、主に、薄膜トランジスタ列、カラーフィルタおよび液晶層を備えている。ここで、薄膜トランジスタ列は、列状に配置された複数の薄膜トランジスタと、これら薄膜トランジスタに対応する画素電極とを備えている。薄膜トランジスタは、液晶ディスプレイユニットのスイッチとして機能する。画素ユニットを制御するために、走査ラインおよびデータラインが特定の画素を選択するように用いられる。適宜の作動電圧を画素に印加することによって、画素に対応するデータが表示される。更に、上記画素電極の一部の領域が走査ライン又は共通ラインを被覆して蓄電器（キャパシタ）を形成する。従来の蓄電器は、金属-絶縁体-金属（MIM）蓄電器および金属-絶縁体-ITO（MII）蓄電器を含む。以下はこれら二つの蓄電器の説明である。
【０００４】
図１は、従来のMIM蓄電器を示す横断面図である。図１に示すように、従来のMIM蓄電器Cstは、走査ライン又は共通ライン１００と、上部電極１２０とを備えている。このMIM蓄電器において、走査ライン又は共通ライン１００と上部電極１２０とは、ゲート絶縁体１１０によって絶縁される。画素電極１４０は、保護層１３０の開口１３２を介して上部電極１２０に電気的に接続されている。
【０００５】
図２は、従来のMII蓄電器を示す横断面図である。図２において、この従来のMII蓄電器Cstは、走査ライン又は共通ライン２００と、上部電極２３０とを備えている。このMII蓄電器は、MIM蓄電器と比較して、走査ライン又は共通ライン２２０が、ゲート絶縁体２１０および保護層２２０によって画素電極２３０から絶縁されているような構造を有する。
一般に、高い口径比（アパーチュアレシオ）が良好な輝度品質をもたらす。他の面において、蓄電器Cstの蓄電量（キャパシタンス）を大きくすると、液晶ディスプレイの光電効率が良好になる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の液晶ディスプレイの画素構造において、蓄電量を増大するために共通ラインの領域を拡大した場合、画素構造口径比は減少されてしまう。口径比を変更することなく、蓄電器の蓄電量を増大するために、ゲート絶縁体２１０および/または保護層２２０の厚みを減少することが必要である。しかし、ゲート絶縁体２１０および/または保護層２２０の厚さを薄くすると、薄膜トランジスタの信頼性を損なう可能性がある。
【０００７】
更に、製造工程中の傷のために、汚染物が絶縁体および/または保護層に入るか、あるいは割れ目が絶縁体および/または保護層に形成され、結果的に、充電漏れを生じさせることになる。この結果、ディスプレイパネルの画素の性能が損なわれ、ディスプレイ品質が低下する。
【０００８】
そこで、本発明は、口径比およびトランジスタの信頼性を変更することなく液晶ディスプレイパネルの性能を改良するために、汚染粒子による蓄電量の漏洩を防止し、且つ蓄電器の蓄電量を高める薄膜トランジスタ列に向けられている。
【課題を解決するための手段】
【０００９】
本発明において、カラーフィルタおよび液晶層と共に液晶ディスプレイパネルを構成する薄膜トランジスタ列が提供される。この薄膜トランジスタ列において、複数のパターンがカラーフィルタに配置される。この薄膜トランジスタ列は、基板と、複数の走査ラインと、複数のデータラインと、複数の薄膜トランジスタと、複数の画素電極と、複数の共通ラインとを備えている。走査ラインおよびデータラインによって複数の画素が形成される。これら画素に対応する位置にパターンが配置される。
【００１０】
上記説明に続いて、薄膜トランジスタのそれぞれと画素電極のそれぞれとは、画素の一つに配置され、薄膜トランジスタは、複数の走査ラインおよびデータラインによって駆動される。複数の画素電極は、薄膜トランジスタの一つに対応して電気的に接続される。共通ラインのそれぞれは、二つの隣接する走査ライン間に配置される。特に、共通ラインのそれぞれは、複数の第一の分岐部を備え、画素電極それぞれは、第一の分岐部の少なくとも一つを被覆し、第一の分岐部のそれぞれはパターンの一つに対応して配置される。
【００１１】
本発明において、カラーフィルタ、薄膜トランジスタ列、および液晶層を備える液晶ディスプレイパネルが提供される。ここで、複数のパターンがカラーフィルタに配置される。この薄膜トランジスタ列は、基板と、複数の走査ラインと、複数のデータラインと、複数の薄膜トランジスタと、複数の画素電極と、複数の共通ラインとを備えている。走査ラインおよびデータラインによって複数の画素が形成される。これら画素に対応する位置にパターンが配置される。
【００１２】
上記説明に続いて、薄膜トランジスタのそれぞれと画素電極のそれぞれとは、画素の一つに配置され、薄膜トランジスタは、複数の走査ラインおよび複数のデータラインによって駆動される。複数の画素電極は、薄膜トランジスタの一つに対応して電気的に接続される。共通ラインのそれぞれは、二つの隣接する走査ライン間に配置される。特に、共通ラインのそれぞれは、複数の第一の分岐部を備え、画素電極それぞれは、第一の分岐部の少なくとも一つを被覆し、第一の分岐部のそれぞれはパターンの一つに対応して配置される。
【００１３】
本発明の一実施例によれば、薄膜トランジスタ列は、更に、複数の上部電極を備える。これら上部電極のそれぞれは、画素電極と共通ラインとの間に配置され、上部電極の一部は、対応する画素電極に電気的に接続される。他の実施例において、共通ラインのそれぞれは、更に、複数の第二の分岐部を備えている。これら第二の分岐部は、画素の縁に隣接して、例えば、カラーフィルタのブラックマトリックスに対応する位置に配置される。更に、他の実施例において、画素電極それぞれは、第二のスリットを有する。第一の分岐部は、例えば、第二のスリットから離れて配置される。
【００１４】
本発明の一実施例によれば、薄膜トランジスタ列は、更に、走査ライン、共通ラインおよび分岐部を被覆するよう基板に配置されたゲート絶縁体を備えている。又、薄膜トランジスタ列は、更に、例えば、データラインおよび上部電極を被覆する保護層を備えている。
【００１５】
本発明の一実施例によれば、パターンは、例えば、突起または第一のスリットである。他の実施例において、パターンは、突起および第一のスリットの両方から成る。
【００１６】
本発明において、キャパシタ（蓄電器）構造が画素ユニットに一体になるように設けられる。このキャパシタ構造は、基板と、画素電極と、ゲート絶縁体と、共通ラインとを備えている。共通ラインは、基板に配置され且つ複数の第一の分岐部を備えている。ゲート絶縁体は、共通ラインに配置され、画素電極は、ゲート絶縁体に配置されている。
【００１７】
本発明の一実施例によれば、キャパシタ構造は、更に、ゲート絶縁体と画素電極との間に配置された保護層を備えている。本発明の他の実施例において、キャパシタ構造は、更に、ゲート絶縁体と保護層との間に配置された上部電極を備え、保護層は、開口を有し、上部電極と画素電極とは、開口を介して電気的に接触されている。
【発明の効果】
【００１８】
本発明において、共通ラインの分岐部は、液晶ディスプレイパネルの性能が改善されるように蓄電器の蓄電量を増大するために用いられる。従って、共通ラインの領域が減少されても、分岐部と画素電極とを備える蓄電器の蓄電量によって、共通ラインの減少されたことによる蓄電量の喪失を補償することができる。このため、本発明においては、共通ラインと画素電極との間の蓄電量の漏洩を防止することができる。
【００１９】
本発明の上記および他の特徴は、添付図面についてなされた本発明の実施例の以下の詳細な説明から容易に理解されよう。
【発明を実施するための最良の形態】
【００２０】
本発明において、分岐部を有する共通ラインが蓄電量を高めるために用いられる。ここで、共通ラインの分岐部は、輝度品質が悪い画素に対応する位置に配置されて口径比の影響を減少する。以下は、本発明の幾つかの実施例の説明である。
【００２１】
図３は、本発明の一実施例に係る薄膜トランジスタ列の一部を示す概略上面図、図４は、本発明の一実施例に係る、図３に示された薄膜トランジスタ列（アレイ）を備える多領域垂直アライメント（ＭＶＡ）の液晶デイスプレイパネルを分解した状態で示す概略構成図である。図４に示すように、薄膜トランジスタ列３０２、カラーフィルタ３０４、および液晶層３０６は、ＭＶＡ液晶デイスプレイパネル３００を構成する。ここで、液晶層３０６は、複数の液晶分子あるいは粒子（図示せず）を備えている。カラーフィルタ３０４は、複数のカラーフィルタ膜３０８、ブラックマトリックス３１０、および共通電極３１９を備え、この共通電極３１９は、この電極に電気的に形成されたフィルードを変更するパターンを有する（図４に示されていない）。
【００２２】
図３を参照すると、薄膜トランジスタ列３０２は、基板３１２、複数の走査ライン３１４、複数のデータライン３１６、複数の薄膜トランジスタ３１８、複数の画素電極３２０および複数の共通ライン３２２を備えている。ここで、データライン３１６および走査ライン３１４は、基板３１２に配置されて基板３１２を複数の画素３２６に分割する。薄膜トランジスタ３１８および画素電極３２０は、画素３２６に配置され、薄膜トランジスタ３１８は、データライン３１６と走査ライン３１４とによって分割される。画素電極３２０は、これらに対応する薄膜トランジスタ３１８に電気的に接続されている。
【００２３】
ここで、画素電極３２０の材料を、インジュウム錫酸化物（ＩＴＯ）、インンジュウム亜鉛酸化物（ＩＺＯ）、又は他の透明な導電材料にすることができる。特に、図３および図５に示すように、複数の第二のスリット３４０が薄膜トランジスタ列３０２の画素電極３２０に形成されてこの領域の電界を変更するようにする。従って、液晶パネルの見る（ビュー）角度を拡大するために第二のスリット３４０に隣接する液晶粒子の配向を変えることができる。
【００２４】
図３において、共通ライン３２２は、基板３１２に配置されている。これら共通ラインの材料を金属にすることができる。留意すべきことは、共通ラインのそれぞれが蓄電量または電気容量（キャパシタンス）を高めるために複数の第一の分岐部３２２aを備えていることである。更に、画素電極３２０のそれぞれは、輝度品質が悪い画素領域に配置されている少なくとも一つの第一の分岐部３２２ａを被覆している。この結果、口径比の影響を減少することができる。図６および図７に示すように、カラーフィルタ３０４の共通電極３１９は、この電極上に形成されたパターンを備えている。これらパターンは、例えば、整列突起３３２および/または第一のスリット３５０である。この実施例において、第一の分岐部３２２aは、図６に示すように整列突起３３２に、又は図７に示すように第一のスリット３５０に対応する位置に配置されている。これとは別に、第一の分岐部３２２aの位置を、整列突起３３２に部分的に、および第一のスリット３５０に部分的に対応させることができる。当業者は、図６および図７を参照して可能な構造、配置、追加の図面が本明細書に含まれていないことを理解することができる。
【００２５】
MVA液晶デイスプレイパネル３００において、共通ライン３２２の領域を、図１に示された従来の共通ライン１００の領域より小さく作ることができ、この結果、粒子の汚染による蓄電量Cstの容量漏れを防ぐことができる。
【００２６】
図３を参照すると、この図では、上部電極３２４も画素電極３２０と共通ライン３２２との間に配置することができることが示されている。この上部電極３２４とデータライン３１６とを、同じ工程で形成することができる。保護層３２１は、データライン３１６を、更には上部電極３２４を被覆している。画素電極３２０は、図８に示すように、保護層３２１の開口３２５を介して上部電極３２４に電気的に接続されている。従って、共通ライン３２２、保護層３２１および上部電極３２４は、蓄電量Cstを有する金属-絶縁体-金属（MIM）キャパシタ（蓄電器）構造を構成する。他方、上部電極３２４が第一の分岐部３２２aを被覆しない場合、第一の分岐部３２２a、保護層３２１、ゲート絶縁体３２３、および画素電極３２０は、図９に示すように、蓄電量Cstを有する金属-絶縁体-ITO（MII）キャパシタ構造を構成する。更に、上部電極３２４が第一の分岐部３２２aを被覆する場合、第一の分岐部３２２a、保護層３２１、および上部電極３２４は、図８に示すように、MIMキャパシタ構造を構成する。
【００２７】
他の実施例において、共通ライン３２２は、更に、複数の第二の分岐部３２２ｂを備えることができる。これら第二の分岐部３２２ｂは、輝度品質が悪い画素３２６に配置されている。これら第二の分岐部を、例えば、図１０に示すように、画素３２６の縁に隣接する領域に配置することができる。これとは別に、第二の分岐部３２２ｂを、全体的又は部分的に画素電極３２６に配置することができる。これら第二の分岐部も、図１１に示すように、カラーフィルタ３０４のブラックマトリックス３１０に対応する領域に配置することができる。
【００２８】
留意すべきは、共通ライン３２２の第一の分岐部３２２aおよび第二の分岐部３２２ｂの配置が限定されないことである。図１２乃至図１９に示すように、共通ライン３２２の第一の分岐部３２２a又は第二の分岐部３２２ｂを種々のパターンに配置することができる。図１５乃至図１７に示された幾つかの実施例において、第一の分岐部３２２a又は第二の分岐部３２２ｂは、第二のスリット３４０から離れて配置されている。
【００２９】
従って、本発明において、共通ラインの分岐部は、液晶デイスプレイパネルの蓄電器（キャパシタ）の蓄電量を高めるために用いられる。このため、たとえ共通ラインの領域が減少しても、この共通ラインの減少した領域のために喪失された蓄電量を、分岐部を加えることによって補償することができる。従って、本発明においては、共通ラインの領域が減少されて蓄電器の蓄電量の漏洩を防ぐようにする。この蓄電量の漏洩が共通ラインの分岐部において生ずるとき、漏洩を生ずる分岐部を修理工程で切り離すことができることを留意されたい。従って、液晶ディスプレイパネルの歩留まりを改善することができる。
【００３０】
本発明の実施例において、共通ラインの分岐部は、輝度品質の悪い画素に配置されている。従って、画素の分岐部を配置することは、口径比を変更しない。換言すると、本発明では、画素の蓄電量が口径比を変更することなく高められる。従って、本発明の液晶ディスプレイパネルは、その性能を改良することができるように、所望の口径比および所望の蓄電量を有する。
【００３１】
本発明が例示の実施例について述べられてきたが、これら実施例に限定されない。むしろ、本発明の範囲および均等の範囲を逸脱することなく、当業者によってなされる他の変更、実施例を含むように特許請求の範囲を広く構成すべきものである。
【図面の簡単な説明】
【００３２】
【図１】従来のMIM蓄電器を示す横断面図。
【図２】従来のMII蓄電器を示す横断面図。
【図３】本発明の一実施例の薄膜トランジスタ列の一部を示す概略上面図。
【図４】本発明の一実施例に係る図３に示された薄膜トランジスタ列を備えた多領域垂直整列（MVA）液晶ディスプレイパネルを分解状態で示す概略構成図。
【図５】図４に示されたMVA液晶ディスプレイパネルを示す概略横断面図。
【図６】本発明の二つの異なる実施例に係る図４に示されたMVA液晶ディスプレイパネルを示す概略横断面図。
【図７】本発明の二つの異なる実施例に係る図４に示されたMVA液晶ディスプレイパネルを示す概略横断面図。
【図８】本発明の一実施例に係る金属-絶縁体-金属（MIM）蓄電器構造を示す概略横断面図。
【図９】本発明の一実施例に係る金属-絶縁体-ITO（MII）蓄電器構造を示す概略横断面図。
【図１０】本発明の他の実施例に係る薄膜トランジスタ列を示す概略上面図。
【図１１】図１０におけるIII-III線概略横断面図。
【図１２】本発明の他の実施例に係る薄膜トランジスタ列を示す構成図。
【図１３】本発明の他の実施例に係る薄膜トランジスタ列を示す構成図。
【図１４】本発明の他の実施例に係る薄膜トランジスタ列を示す構成図。
【図１５】本発明の他の実施例に係る薄膜トランジスタ列を示す構成図。
【図１６】本発明の他の実施例に係る薄膜トランジスタ列を示す構成図。
【図１７】本発明の他の実施例に係る薄膜トランジスタ列を示す構成図。
【図１８】本発明の他の実施例に係る薄膜トランジスタ列を示す構成図。
【図１９】本発明の他の実施例に係る薄膜トランジスタ列を示す構成図。
【符号の説明】
【００３３】
３００  MVA液晶ディスプレイパネル
３０２  薄膜トランジスタ列
３０４  カラーフィルタ
３０６  液晶層
３１０  ブラックマトリックス
３１２  基板
３１４  走査ライン
３１６  データライン
３１８  薄膜トランジスタ
３１９  共通電極
３２０  画素電極
３２２  共通ライン
３２６  画素
【図１】
2006039502.tif 000003
【図２】
2006039502.tif 000004
【図３】
2006039502.tif 000005
【図４】
2006039502.tif 000006
【図５】
2006039502.tif 000007
【図６】
2006039502.tif 000008
【図７】
2006039502.tif 000009
【図８】
2006039502.tif 000010
【図９】
2006039502.tif 000011
【図１０】
2006039502.tif 000012
【図１１】
2006039502.tif 000013
【図１２】
2006039502.tif 000014
【図１３】
2006039502.tif 000015
【図１４】
2006039502.tif 000016
【図１５】
2006039502.tif 000017
【図１６】
2006039502.tif 000018
【図１７】
2006039502.tif 000019
【図１８】
2006039502.tif 000020
【図１９】
2006039502.tif 000021