(57)【要約】【課題】温度に対して安定した基準電圧を生成する基準電圧生成回路に関し、精度及び温度特性を犠牲にせずに低電圧化が行える基準電圧生成回路を提供することを目的とする。【解決手段】本発明は、基準電圧を生成する基準電圧生成回路部を有する基準電圧生成回路において、基準電圧と同等の温度依存性を有し、基準電圧とは異なる電圧を発生し、基準電圧と発生された電圧との差電圧を出力基準電圧として出力する出力回路部を有することを特徴とする。【選択図】図１
2006313438.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を生成する基準電圧生成回路部を有する基準電圧生成回路において、
前記基準電圧と同等の温度依存性を有し、前記基準電圧とは異なる電圧を発生し、前記基準電圧と発生された電圧との差電圧を出力基準電圧として出力する出力回路部を有することを特徴とする基準電圧生成回路。
【請求項２】
前記基準電圧生成回路部は、ドレインに電源電圧が印加されており、ゲートがソースに接続されたディプレッション型トランジスタと、
前記ディプレッション型トランジスタのソース及びゲートにドレイン及びゲートが接続され、ソースが接地されたエンハンスメント型トランジスタとを有し、
前記ディプレッション型トランジスタのソース及びゲートと前記エンハンスメント型トランジスタのドレイン及びゲートとの接続点から基準電圧を出力することを特徴とする請求項１記載の基準電圧生成回路。
【請求項３】
前記出力回路部は、コレクタに前記電源電圧が印加され、ベースに前記基準電圧が印加されたバイポーラトランジスタと、
ドレインが前記バイポーラトランジスタのエミッタに接続され、ソースが接地され、ゲートに前記基準電圧が印加されたＭＯＳトランジスタとを有し、
前記バイポーラトランジスタのエミッタと前記ＭＯＳトランジスタのドレインとの接続点から前記出力基準電圧を出力することを特徴とする請求項２記載の基準電圧生成回路。
【請求項４】
前記出力回路部は、コレクタに前記電源電圧が印加され、ベースに前記基準電圧が印加されたバイポーラトランジスタと、
前記バイポーラトランジスタのエミッタに一端が接続され、他端が接地された抵抗とを有し、
前記バイポーラトランジスタのエミッタと前記抵抗の一端との接続点から出力基準電圧を出力することを特徴とする請求項２記載の基準電圧生成回路。
【請求項５】
前記出力回路部は、ドレインに前記電源電圧が印加され、ゲートに前記基準電圧が印加された第１のＭＯＳトランジスタと、
ドレインが前記ＭＯＳトランジスタのソースに接続され、ソースが接地され、ゲートに前記基準電圧が印加された第２ＭＯＳトランジスタとを有し、
前記第１のトランジスタのソースと前記第２のＭＯＳトランジスタのドレインとの接続点から前記出力基準電圧を出力することを特徴とする請求項２記載の基準電圧生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基準電圧生成回路に係り、特に、温度に対して安定した基準電圧を生成する基準電圧生成回路に関する。
【背景技術】
【０００２】
電源回路では、出力電圧に応じた検出電圧を基準電圧と比較し、検出電圧と基準電圧との差がゼロとなるように出力電流を制御して、出力電圧を一定に保持している。
【０００３】
このため、基準電圧を生成するための基準電圧生成回路が内蔵されていた。
【０００４】
図６は従来の基準電圧生成回路の一例の回路構成図を示す。
【０００５】
従来の基準電圧生成回路１０は、ディプレッション型ＭＯＳトランジスタＭ１、エンハンスメント型ＭＯＳトランジスタＭ２から構成されている。ディプレッション型ＭＯＳトランジスタＭ１は、ｎチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインに電源電圧Ｖccが印加され、ゲートがソース及び出力端子Ｔout並びエンハンスメント型ＭＯＳトランジスタＭ２のドレインに接続され、ソースが出力端子Ｔout並びにエンハンスメント型ＭＯＳトランジスタＭ２のドレインに接続され、ゲートがソース及び出力端子Ｔoutに接続されている。
【０００６】
エンハンスメント型ＭＯＳトランジスタＭ２は、ｎチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインがゲート及びディプレッション型ＭＯＳトランジスタＭ１のソース、ゲート並びに出力端子Ｔoutに接続され、ゲートがドレイン及びディプレッション型ＭＯＳトランジスタＭ１のソース、ゲート並びに出力端子Ｔoutに接続され、ソースは接地されている。
【０００７】
基準電圧生成回路１０は、２つのＭＯＳ電界効果トランジスタを電源電圧Ｖccと接地との間に直列に接続した構成とされているので、低電圧で動作させることが可能となる。しかし、精度や温度特性についてバイポーラトランジスタを用いた基準電圧生成回路に劣っていた。
【０００８】
図７は従来の基準電圧生成回路の他の一例の回路構成図を示す。
【０００９】
基準電圧生成回路２０は、バイポーラトランジスタＱ１〜Ｑ３、抵抗Ｒ11、Ｒ12、Ｒ13、定電流源１１から構成されていた。
【００１０】
トランジスタＱ１、Ｑ２は、ｎｐｎトランジスタから構成されており、カレントミラー回路を構成している。トランジスタＱ３は、ｎｐｎトランジスタから構成されており、出力電圧を制御するトランジスタを構成している。トランジスタＱ１、Ｑ２から構成されるカレントミラー回路は、定電流源１１から供給される電流に応じた電流をトランジスタＱ３のベースから引き込む。トランジスタＱ３は、トランジスタＱ１、Ｑ２から構成されるカレントミラー回路から引き込まれる電流に応じて出力電圧が一定となるように出力端子Ｔoutから電流を引き込む。これによって、出力端子Ｔoutから出力される電圧が一定に保たれていた。
【００１１】
基準電圧生成回路２０は、バイポーラトランジスタにより構成されているため、ＭＯＳ電界効果トランジスタから構成された基準電圧生成回路１０に比べて精度や温度特性で有利である。しかし、バンドギャップ電圧を利用するため、出力電圧が１．２Ｖと高くなる。これにともなって、電源電圧Ｖccも１．２Ｖ以上にする必要があった。よって、駆動電圧についてはＭＯＳトランジスタを用いた基準電圧生成回路１０に比べて劣っていた。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このように、ＭＯＳトランジスタを用いた基準電圧生成回路１０は精度及び温度特性でバイポーラトランジスタを用いた基準電圧生成回路２０に劣り、バイポーラトランジスタを用いた基準電圧生成回路２０は駆動電圧の低電圧化という点においてＭＯＳトランジスタを用いた基準電圧生成回路１０に劣っていた。
【００１３】
そこで、精度及び温度特性を犠牲にせずに低電圧化が行える基準電圧生成回路が望まれていた。
【００１４】
本発明は上記の点に鑑みてなされたもので、精度及び温度特性を犠牲にせずに低電圧化が行える基準電圧生成回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、基準電圧を生成する基準電圧生成回路部を有する基準電圧生成回路において、基準電圧と同等の温度依存性を有し、基準電圧とは異なる電圧を発生し、基準電圧と発生された電圧との差電圧を出力基準電圧として出力する出力回路部を有することを特徴とする。
【００１６】
基準電圧生成回路部は、ドレインに電源電圧が印加されており、ゲートがソースに接続されたディプレッション型トランジスタと、ディプレッション型トランジスタのソース及びゲートにドレイン及びゲートが接続され、ソースが接地されたエンハンスメント型トランジスタとを有し、ディプレッション型トランジスタのソース及びゲートとエンハンスメント型トランジスタのドレイン及びゲートとの接続点から基準電圧を出力することを特徴とする。
【００１７】
出力回路部は、コレクタに電源電圧が印加され、ベースに基準電圧が印加されたバイポーラトランジスタと、ドレインがバイポーラトランジスタのエミッタに接続され、ソースが接地され、ゲートに基準電圧が印加されたＭＯＳトランジスタとを有し、バイポーラトランジスタのエミッタとＭＯＳトランジスタのドレインとの接続点から出力基準電圧を出力することを特徴とする。
【００１８】
出力回路部は、コレクタに電源電圧が印加され、ベースに基準電圧が印加されたバイポーラトランジスタと、バイポーラトランジスタのエミッタに一端が接続され、他端が接地された抵抗とを有し、バイポーラトランジスタのエミッタと抵抗の一端との接続点から出力基準電圧を出力することを特徴とする。
【００１９】
出力回路部は、ドレインに電源電圧が印加され、ゲートに基準電圧が印加された第１のＭＯＳトランジスタと、ドレインがＭＯＳトランジスタのソースに接続され、ソースが接地され、ゲートに基準電圧が印加された第２ＭＯＳトランジスタとを有し、第１のトランジスタのソースと第２のＭＯＳトランジスタのドレインとの接続点から出力基準電圧を出力することを特徴とする。
【００２０】
なお、上記参照符号は、あくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。
【発明の効果】
【００２１】
本発明によれば、基準電圧を生成する基準電圧生成回路部を有する基準電圧生成回路において、基準電圧と同等の温度依存性を有し、基準電圧とは異なる電圧を発生し、基準電圧と発生された電圧との差電圧を出力基準電圧として出力することにより、基準電圧と発生された電圧との差電圧は温度に依存しない電圧とすることができるため、温度特性ゼロの基準電圧を出力することができる。
【００２２】
また、上記構成は、ＭＯＳトランジスタにより構成することができるため、精度及び温度特性を犠牲にせずに低電圧化が行える。
【発明を実施するための最良の形態】
【００２３】
〔第１実施例〕
図１は本発明の第１実施例の回路構成図を示す。
【００２４】
本実施例の基準電圧生成回路１００は、ディプレッション型ＭＯＳトランジスタＭ11、エンハンスメント型ＭＯＳトランジスタＭ12、Ｍ13、バイポーラトランジスタＱ11から構成されている。
【００２５】
ディプレッション型ＭＯＳトランジスタＭ11は、ｎチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインには電源電圧Ｖccが印加され、ソースがエンハンスメント型ＭＯＳトランジスタＭ２のドレインに接続されている。
【００２６】
エンハンスメント型ＭＯＳトランジスタＭ12は、ｎチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインがディプレッション型ＭＯＳトランジスタＭ11のソースに接続され、ソースは接地されている。
【００２７】
トランジスタＭ11のソースとトランジスタＭ12のドレインとの接続点は、トランジスタＭ11のソース、ゲート、及び、トランジスタＭ12のドレイン、ゲート、及び、トランジスタＱ11のベース、並びに、トランジスタＭ13のゲートに接続されている。
【００２８】
トランジスタＱ11は、ｎｐｎトランジスタから構成されており、コレクタが電流源１１１に接続され、エミッタが出力端子Ｔoutに接続されている。また、トランジスタＭ13はｎチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインが出力端子Ｔoutに接続され、ソースが接地されている。
【００２９】
〔動作〕
図２は本発明の第１実施例の動作を説明するための図を示す。
【００３０】
トランジスタＱ11のベース−エミッタ間電圧Ｂは、図２に破線で示すような特性を有する。このとき、ベース−エミッタ間電圧Ｂは、一般に、−２ｍＶ／℃の負の温度特性を有することが知られている。さらに、出力端子Ｔoutの電位Ｃは、電位Ａと電圧Ｂとの差電圧となっている。
【００３１】
よって、トランジスタＭ11とトランジスタＭ12との接続の電圧Ａを図２に破線で示すように、電圧Ｂと同じ−２ｍＶ／℃の負の温度特性とすることにより、図２に一点鎖線で示すように出力端子Ｔoutの電圧Ｃは温度によらず、常に、電圧Ａと電圧Ｂとの差電圧とすることができる。このとき、電圧Ａと電圧Ｂとの差電圧を０．２Ｖとすると、出力電圧となる出力端子Ｔoutの電圧Ｃは０．２Ｖになる。
【００３２】
このとき、トランジスタＭ11とトランジスタＭ12との接続点の電圧Ａの温度特性は、例えば、トランジスタＭ11及び／又はトランジスタＭ12のゲート長を制御することにより所望の値に設定することが可能となる。
【００３３】
〔効果〕
本実施例によれば、バイポーラトランジスタＱ11のベース−エミッタ間電圧Ｂと同等の温度依存性に設定された電圧ＡをＭＯＳトランジスタにより発生し、電圧Ｂと電圧Ａと差電圧を出力基準電圧Ｃとして出力することにより、温度特性ゼロの基準電圧を出力することができる。ＭＯＳトランジスタＭ11、Ｍ12、Ｍ13とバイポーラトランジスタＱ11と構成することができるため、温度特性を犠牲にせずに低電圧化が行える。
【００３４】
〔第２実施例〕
図３は本発明の第２実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００３５】
本実施例の基準電圧回路２００は、トランジスタＭ13に代えて抵抗Ｒ11を出力端子Ｔoutと接地との間に接続した構成とされている。
【００３６】
本実施例によれば、回路構成を簡略化できる。
【００３７】
〔第３実施例〕
図４は本発明の第３実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００３８】
本実施例の基準電圧回路３００は、トランジスタＱ11に代えてＭＯＳトランジスタＭ21で構成してなる。ＭＯＳトランジスタＭ21は、ドレインに電源電圧Ｖccが印加され、ソースが出力端子Ｔoutに接続され、ゲートがトランジスタＭ11とトランジスタＭ12との接続点を接続した構成とされている。
【００３９】
本実施例では、例えば、トランジスタＭ11、Ｍ12、及び、トランジスタＭ21のゲート長を電圧Ａの温度特性と電圧Ｂの温度特性とが同じになるように制御することにより、電圧Ａと電圧Ｂとの差電圧が温度によらず一定となるように制御することができる。
【００４０】
〔適用例〕
図５は本発明の適用例のブロック構成図を示す。
【００４１】
本適用例は、上記第１実施例から第３実施例の基準電圧生成回路１００、２００、３００をレギュレータに適用した例を示す。本適用例のレギュレータ４００は、基準電圧生成回路４１１、分割抵抗Ｒ100、Ｒ200、差動回路４１２、制御トランジスタＭ0から構成されている。
【００４２】
基準電圧生成回路４１１は、第１〜第３実施例で示した基準電圧生成回路１００、２００、３００から構成されており、入力端子Ｔin0から電源電圧Ｖccが印加されている。
【００４３】
このとき、第１〜第３実施例で示した基準電圧生成回路１００、２００、３００は低電圧でも基準電圧を生成できるため、電源電圧Ｖccを１．０Ｖ程度の低電圧にしても基準電圧生成回路４１１を駆動することができる。
【００４４】
基準電圧生成回路４１１で生成された基準電圧は、差動回路４１２の反転入力端子に供給される。差動回路４１２の非反転入力端子には、抵抗Ｒ100と抵抗Ｒ200との接続点が接続されている。抵抗Ｒ100及び抵抗Ｒ200は、出力端子Ｔout10と接地との間に直列に接続されており、出力電圧Ｖoutを抵抗Ｒ100と抵抗Ｒ200とで分割して検出電圧Ｖsを生成する。
【００４５】
差動回路４１２は、検出電圧Ｖsと基準電圧Ｖrefとの差に応じた信号を出力する。差動回路４１２の出力は、制御トランジスタＭ０のゲートに供給される。
【００４６】
制御トランジスタＭ０は、ｐチャネルＭＯＳ電界効果トランジスタから構成されており、入力端子Ｔin0から出力端子Ｔout0に供給される電流を差動回路４１２の出力に応じて制御する。レギュレータ４００は、出力端子Ｔout0から出力される出力電圧Ｖoutを一定に制御される。
【００４７】
本適用例のレギュレータ４００によれば、電源電圧Ｖccが１Ｖ程度の低電圧で駆動可能となる。また、基準電圧Ｖrefを温度特性に影響されずに安定して出力できるため、出力電圧Ｖoutも温度に対して安定化させることが可能となる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１実施例の回路構成図である。
【図２】本発明の第１実施例の動作を説明するための図である。
【図３】本発明の第２実施例の回路構成図である。
【図４】本発明の第３実施例の回路構成図である。
【図５】本発明の適用例のブロック構成図である。
【図６】従来の一例の回路構成図である。
【図７】従来の他の一例の回路構成図である。
【符号の説明】
【００４９】
１００、２００、３００  基準電圧生成回路
１１１  定電流源
Ｍ11  ディプレッション型トランジスタ、Ｍ12、Ｍ13  エンハンスメント型トランジスタ
Ｑ11  バイポーラトランジスタ
【図１】
2006313438.tif 000003
【図２】
2006313438.tif 000004
【図３】
2006313438.tif 000005
【図４】
2006313438.tif 000006
【図５】
2006313438.tif 000007
【図６】
2006313438.tif 000008
【図７】
2006313438.tif 000009