(57)【要約】      （修正有）【課題】  送信開始時に出力電力が低いレベルで急に立ち上がるのを回避し、立ち上がり特性を向上することができ、パワーの高いところでの出力電力の変化率を大きくしてパワーを十分に出すことができるＲＦパワーモジュールを提供する。【解決手段】  電力増幅用トランジスタ（Ｑａ１，２，３）と、該トランジスタとカレントミラー接続されたバイアス用トランジスタ（Ｑｂ１，２，３）とを備えバイアス用トランジスタに出力電力制御電流を流すことで電力増幅用トランジスタにバイアスを与える回路と、出力電力制御電圧（Ｖapc）に基づいて前記バイアス回路へ電流を供給する出力電力制御回路（２３０）とを有し高周波の送信信号を増幅するＲＦパワーモジュールにおいて、バイアス回路には出力電力制御電圧を受け２乗特性を有する電流を生成して上記バイアス用トランジスタに流すようにした。【選択図】  図１
2006270670.tif 000002
【特許請求の範囲】
【請求項１】
電力増幅用トランジスタと、該電力増幅用トランジスタとカレントミラー接続されたバイアス用トランジスタと、前記バイアス用トランジスタに出力電力制御電圧に応じたバイアス電流を流すバイアス回路とを備え、高周波の送信信号を増幅する高周波電力増幅回路であって、
前記バイアス回路は、前記出力電力制御電圧を２乗変換したバイアス電流を出力し、該バイアス電流を前記バイアス用トランジスタに流すことで前記電力増幅用トランジスタに前記出力電力制御電圧に応じた動作電流を流すように構成されていることを特徴とする高周波電力増幅回路。
【請求項２】
前記バイアス回路は、一方の入力端子に前記出力電力制御電圧を受け他方の入力端子にフィードバック電圧を受ける演算増幅回路を備え、該演算増幅回路の出力から前記他方の入力端子までのフィードバックパスに２乗根回路が設けられ、前記演算増幅回路の出力を２乗根変換した電圧がフィードバックされることにより前記出力電力制御電圧を２乗変換したバイアス電流を出力するように構成されていることを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項３】
従属接続された複数の電力増幅用トランジスタと、これらの電力増幅用トランジスタとカレントミラー接続された複数のバイアス用トランジスタとを備え、前記バイアス回路は、前記出力電力制御電圧をそれぞれ２乗変換したバイアス電流を前記バイアス用トランジスタに流すように構成されていることを特徴とする請求項１または２に記載の高周波電力増幅回路。
【請求項４】
前記バイアス回路は、前記演算増幅回路の出力電圧を制御端子に受ける電圧−電流変換用トランジスタを備え、該電圧−電流変換用トランジスタに流される電流を前記バイアス用トランジスタに流すように構成されていることを特徴とする請求項１〜３のいずれかに記載の高周波電力増幅回路。
【請求項５】
前記バイアス用トランジスタは、前記電力増幅用トランジスタと同一の半導体チップに形成された同一構造の素子である請求項１〜４のいずれかに記載の高周波電力増幅回路。
【請求項６】
電力増幅用トランジスタと、該電力増幅用トランジスタとカレントミラー接続されたバイアス用トランジスタと、前記バイアス用トランジスタに出力電力制御電圧に応じたバイアス電流を流すバイアス回路と、出力電力の大きさを検出する出力電力検出回路と、該出力電力検出回路の検出信号と出力電力のレベルを指示する信号とに基づいて前記バイアス回路へ供給する出力電力制御電圧を生成する出力電力制御回路とを備え、前記出力電力のレベルを指示する信号に応じて高周波の送信信号を増幅して出力する高周波電力増幅用電子部品であって、
前記バイアス回路は、前記出力電力制御電圧を２乗変換したバイアス電流を出力し、該バイアス電流を前記バイアス用トランジスタに流すことで前記電力増幅用トランジスタに前記出力電力制御電圧に応じた動作電流を流すように構成されていることを特徴とする高周波電力増幅用電子部品。
【請求項７】
前記バイアス回路は、一方の入力端子に前記出力電力制御電圧を受け他方の入力端子にフィードバック電圧を受ける演算増幅回路を備え、該演算増幅回路の出力から前記他方の入力端子までのフィードバックパスに２乗根回路が設けられ、前記演算増幅回路の出力を２乗根変換した電圧がフィードバックされることにより前記出力電力制御電圧を２乗変換したバイアス電流を出力するように構成されていることを特徴とする請求項６に記載の高周波電力増幅用電子部品。
【請求項８】
従属接続された複数の電力増幅用トランジスタと、これらの電力増幅用トランジスタとカレントミラー接続された複数のバイアス用トランジスタとを備え、前記バイアス回路は、前記出力電力制御電圧をそれぞれ２乗変換したバイアス電流を前記バイアス用トランジスタに流すように構成されていることを特徴とする請求項６または７に記載の高周波電力増幅用電子部品。
【請求項９】
送信開始時に電源電圧の立ち上がりを受けて最終段の電力増幅用トランジスタに流れる電流を検出しつつ出力電力が所定のレベルになるように前記出力電力制御電圧を持ち上げるプリチャージ回路を備え、前記出力電力のレベルを指示する信号が送信開始時に所定のレベルに持ち上げられることなく前記出力電力制御電圧が所定のプリチャージレベルに持ち上げられるように構成されていることを特徴とする請求項６〜８のいずれかに記載の高周波電力増幅用電子部品。
【請求項１０】
前記プリチャージ回路は、前記最終段の電力増幅用トランジスタに流れる電流を検出する電流検出回路と、該電流検出回路の出力電流を電圧に変換する電流−電圧変換回路と、該電流−電圧変換回路の出力電圧と所定の電位とを比較し電位差に応じた電圧を出力する差動増幅回路と、該差動増幅回路の出力電圧を制御端子に受けソース端子もしくはエミッタ端子が前記出力電力制御回路の出力端子に接続されたトランジスタとを備えていることを特徴とする請求項９に記載の高周波電力増幅用電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅回路およびそれを内蔵した高周波電力増幅用電子部品（ＲＦパワーモジュール）における送信開始時のパワーの立ち上げ特性を向上させる技術に関し、例えばＧＳＭ系の携帯電話機に用いられるＲＦパワーモジュールに適用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話機等の無線通信装置（移動体通信装置）の送信出力部には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）やＧａＡｓ−ＭＥＳＦＥＴ等のトランジスタを増幅素子とする高周波電力増幅回路（ＰＡ）を内蔵した高周波電力増幅用電子部品（以下、ＲＦパワーモジュール）が組み込まれている。
【０００３】
また、一般に、携帯電話機では、基地局から送られて来るパワーレベル指示情報に従って周囲環境に適応するように出力電力（送信パワー）を変えて通話を行ない、他の携帯電話機との間で混信を生じさせないようシステムが構成されている。例えばＧＳＭ（Global System for Mobile Communication）方式の携帯電話機においては、出力検出信号とベースバンド回路からの出力レベル指示信号ＶrampとをＡＰＣ（Automatic Power Control）回路において比較してパワーを制御する制御電圧Ｖapcを生成し、該制御電圧Ｖapcによって通話に必要な出力電力となるように、送信出力部の高周波電力増幅回路の増幅段のゲイン制御がバイアス回路によって行なわれるように構成されている。
【０００４】
従来、複数の増幅用トランジスタが従属接続された多段構成の高周波電力増幅回路において、抵抗分割回路からなるバイアス回路を用いてＡＰＣ回路で生成された出力電力制御電圧Ｖapcを抵抗分割することで、各増幅段の増幅用トランジスタのバイアス電圧を生成するように構成されたものがあった（例えば特許文献１参照）。また、ＡＰＣ回路の出力電圧Ｖapcに比例したバイアス電流を生成するとともに、各増幅段の増幅用トランジスタとカレントミラー接続されたバイアス用のトランジスタを設け、このトランジスタにバイアス電流を流して増幅用トランジスタにバイアスを与えるように構成されたもの（以下、カレントミラー方式と称する）もある（例えば特許文献２参照）。
【特許文献１】特開２０００−１５１３１０号公報
【特許文献２】特開２００３−１７９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
カレントミラー方式で増幅用トランジスタにバイアスを与える技術にあっては、ＡＰＣ回路で生成された出力電力制御電圧Ｖapcを抵抗分割することで、各増幅段の増幅用トランジスタのバイアス電圧を生成する技術に比べて、増幅用トランジスタの製造ばらつきによる特性のずれを低減することができるという利点がある。
【０００６】
しかしながら、カレントミラー方式のバイアス技術では、出力電力制御電圧Ｖapcに比例した電流をバイアス用のトランジスタに流しても、該トランジスタにより変換された電圧が増幅用トランジスタのしきい値電圧よりも高くならないと、アイドル電流が流れない。つまり、バイアス用のトランジスタのゲート・ソース間電圧がしきい値電圧を越えた時点で、増幅用トランジスタに急にアイドル電流が流れ始める。この様子が、図２に実線Ｂで示されている。図２の実線Ｂを見ると、出力電力制御電圧Ｖapcが０．８Ｖの近傍で急にアイドル電流Ｉidleが増加していることが分かる。
【０００７】
そのため、かかるバイアス方式を適用した高周波電力増幅器を使用したＧＳＭ方式の携帯電話機においては、送信開始時にベースバンド回路から供給する出力レベル指示信号Ｖrampを送信レベルまで立ち上げたときに、高周波電力増幅回路の出力電力があるところから急に立ち上がってしまう。その結果、出力電力が所定のタイムマスクにひっかかって、出力信号のスペクトラム特性がＧＳＭの規格で規定されている範囲からはずれてしまう。また、出力電力制御電圧Ｖapcの高い領域での出力電力の変化率が小さく、高出力時に所望のパワーを出すことが困難であるという問題点があることが分かった。
【０００８】
なお、前述の特許文献２に開示されている発明においても、カレントミラー方式の電力増幅器において出力電力制御電圧Ｖapcに対して全体として非線形に変化するバイアス電流を流すようにしている点では類似している。しかし、特許文献２に開示されている発明においては、それぞれ特性の異なる２以上の電流を合成することでバイアス電流を生成するとともに１，２段目と３段目の増幅用トランジスタに異なる特性のバイアス電流を流すようにしている。これに対し、本発明では、出力電力制御電圧Ｖapcに対して２乗特性で変化するバイアス電流を生成する点と、１，２，３段目の増幅用トランジスタに同一の特性のバイアス電流を流すようにしており、この点で特許文献２の発明とは明らかに異なる。
【０００９】
この発明の目的は、送信開始時に出力電力が急に立ち上がるのを回避することができる高周波電力増幅回路および高周波電力増幅用電子部品（ＲＦパワーモジュール）を提供することにある。
【００１０】
この発明の他の目的は、出力電力制御電圧に対する出力電力の変化率を変化させることで、出力電力制御電圧の低い領域での出力電力の変化率を小さくして、出力電力制御電圧の低い領域での出力電力の制御を容易にすると共に、出力電力制御電圧の高い領域での出力電力の変化率を大きくして所望のパワーを出すことができる高周波電力増幅回路および高周波電力増幅用電子部品（ＲＦパワーモジュール）を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、電力増幅用トランジスタと、該電力増幅用トランジスタとカレントミラー接続されたバイアス用トランジスタとを備えバイアス用トランジスタに出力電力制御電圧に比例した電流を流すことで電力増幅用トランジスタにバイアス与えるバイアス回路と、出力電力のレベルを指示する信号に基づいて前記バイアス回路へ出力電力制御電圧を供給する出力電力制御回路とを有し高周波の送信信号を増幅する高周波電力増幅用電子部品において、出力電力制御電圧に基づいて２乗特性を有する電流を生成してバイアス用トランジスタに流すようにしたものである。
【００１２】
上記した手段によれば、バイアス用トランジスタに流されるバイアス電流が出力電力制御電圧に対して２乗特性で変化するようになるため、送信開始時に出力電力があるレベルのところで急に立ち上がるのを回避できる。また、出力電力制御電圧に対する出力電力の変化率を変化させることで、出力電力制御電圧の低い領域での出力電力の変化率を小さくして、出力電力制御電圧の低い領域での出力電力の制御を容易にすると共に、出力電力制御電圧の高い領域での出力電力の変化率を大きくして所望のパワーを出すことができるようになる。
【００１３】
ここで、２乗特性を有する電流を生成する回路としては、例えば出力電力制御電圧を入力とする演算増幅回路と該演算増幅回路の出力により駆動される電圧−電流変換用トランジスタとからなる電流生成回路の上記演算増幅回路の出力から入力へのフィードバックパス上に２乗根回路を設け、出力を２乗根した信号を演算増幅回路にフィードバックすることで２乗特性を有する電流を出力できるようにする回路がある。２乗根回路はＭＯＳＦＥＴの飽和ドレイン電流特性を利用して設計することができるため、２乗回路を使用する場合よりも設計が容易である。
【発明の効果】
【００１４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、送信開始時の様な出力電力制御電圧が低い領域で[に]出力電力が急に立ち上がるのを回避し、出力電力の立ち上がり特性を向上させることができるとともに、出力電力制御電圧の高い領域での出力電力の変化率を大きくして所望のパワーを出すことができる高周波電力増幅回路および高周波電力増幅用電子部品（ＲＦパワーモジュール）を実現することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明に係る高周波電力増幅回路の実施例の概略構成を示す。図１において、符号２１０で示されているのは、ＦＥＴ（Field Effect Transistor）などのトランジスタを増幅素子とする高周波電力増幅回路である。図１に示されているように、この実施例の高周波電力増幅回路２１０は、３個の増幅用トランジスタＱａ１、Ｑａ２、Ｑａ３を備え、このうち後段のトランジスタＱａ２，Ｑａ３はそれぞれ前段の増幅用トランジスタＱａ１，Ｑａ２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。増幅用トランジスタＱａ１〜Ｑａ３は、この実施例ではＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が使用されているが、バイポーラ・トランジスタやＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いることも可能である。
【００１６】
各段の増幅用トランジスタＱａ１，Ｑａ２，Ｑａ３のドレイン端子にはそれぞれインダクタＬ１，Ｌ２，Ｌ３を介して電源電圧Ｖddが印加されている。初段の増幅用トランジスタＱａ１のゲート端子と入力端子Ｉｎとの間には、直流電圧を遮断する容量素子Ｃ１が設けられ、容量Ｃ１を介して高周波の入力信号Ｐｉｎが増幅用トランジスタＱａ１のゲート端子に入力される。
【００１７】
初段の増幅用トランジスタＱａ１のドレイン端子と２段目の増幅用トランジスタＱａ２のゲート端子との間には、直流カットの容量素子Ｃ２が接続されている。また、２段目の増幅用トランジスタＱａ２のドレイン端子と最終段の増幅用トランジスタＱａ３のゲート端子との間には、直流カットの容量素子Ｃ３が接続されている。そして、最終段の増幅用トランジスタＱａ３のドレイン端子が容量素子Ｃ４を介して出力端子ＯＵＴに接続されており、高周波の入力信号Ｐｉｎの直流成分をカットし交流成分を増幅した信号Ｐoutを出力する。
【００１８】
また、各増幅用トランジスタＱａ１，Ｑａ２，Ｑａ３とカレントミラー接続されたバイアス用トランジスタＱｂ１，Ｑｂ２，Ｑｂ３が設けられ、出力電力制御電圧Ｖａｐｃに応じたバイアス電流を生成するバイアス回路２３０から供給されるバイアス電流Ｉｂ１，Ｉｂ２，Ｉｂ３が流されるように構成されている。バイアス用トランジスタＱｂ１，Ｑｂ２，Ｑｂ３は各々Ｎチャネル型のＭＯＳＦＥＴからなる。
【００１９】
また、バイアス用トランジスタＱｂ１，Ｑｂ２，Ｑｂ３はゲートとドレインが結合されたいわゆるダイオード接続とされ、バイアス電流を電圧に変換し、該電圧が増幅用トランジスタＱａ１，Ｑａ２，Ｑａ３のゲート端子に印加される。これにより、増幅用トランジスタＱａ１，Ｑａ２，Ｑａ３には、バイアス用トランジスタＱｂ１，Ｑｂ２，Ｑｂ３とのサイズ比に応じてアイドル電流Ｉidle1，Ｉidle2，Ｉidle3が流される。アイドル電流Ｉidle1，Ｉidle2，Ｉidle3はバイアス電流Ｉｂ１，Ｉｂ２，Ｉｂ３よりも大きくされる。また、一般には、アイドル電流はＩidle1<Ｉidle2<Ｉidle3とされ、最終段の増幅用トランジスタＱａ３に最も大きなアイドル電流が流される。
【００２０】
バイアス回路２３０は、出力電力制御電圧Ｖapcが反転入力端子に印加された演算増幅回路（以下、オペアンプと称する）ＡＭＰ１と、該オペアンプＡＭＰ１の出力がゲート端子に印加されたＰチャネル型のＭＯＳＦＥＴ  Ｑ３０〜Ｑ３３と、このうちＱ３０のドレイン端子と接地点との間に接続された２乗根回路２３２および抵抗Ｒ３０とから構成されている。そして、２乗根回路２３２はＭＯＳＦＥＴ  Ｑ３０のドレイン電流Ｉout1を入力とし、２乗根変換した電流Ｉout2を出力する。この電流Ｉout2が上記抵抗Ｒ３０に流されて電圧に変換され、その電圧が上記オペアンプＡＭＰ１の非反転入力端子にフィードバックされている。
【００２１】
すると、オペアンプＡＭＰ１はこのフィードバック電圧を反転入力端子の出力電力制御電圧Ｖapcに一致させるように、すなわちＶapc＝Ｉout2×Ｒ３０となるように、ＭＯＳＦＥＴ  Ｑ３０を駆動する電圧を出力する。ここで、Ｉout2は２乗根回路２３２の出力で、２乗根回路２３２の入力はＩout1であるため、Ｉout2＝√Ｉout1で表わされる。これにより、Ｉout1＝（Ｖapc／Ｒ３０）2となり、ＭＯＳＦＥＴ  Ｑ３０およびこのＭＯＳＦＥＴ  Ｑ３０と同様にオペアンプＡＭＰ１の出力がゲート端子に印加されたＱ３１〜Ｑ３３には出力電力制御電圧Ｖapcの２乗に比例したドレイン電流が流れる。
【００２２】
そして、ＭＯＳＦＥＴ  Ｑ３１〜Ｑ３３には、前記バイアス用トランジスタＱｂ１，Ｑｂ２，Ｑｂ３がそれぞれ直列に接続されている。これにより、バイアス用トランジスタＱｂ１，Ｑｂ２，Ｑｂ３にＶapcの２乗に比例したバイアス電流Ｉｂ１，Ｉｂ２，Ｉｂ３が流され、これらのトランジスタとカレントミラー接続された増幅用トランジスタＱａ１，Ｑａ２，Ｑａ３にもＶapcの２乗に比例したアイドル電流Ｉidle1，Ｉidle2，Ｉidle3が流される。したがって、バイアス回路２３０は２乗回路とみなすことができる。また、オペアンプＡＭＰ１と２乗根回路２３２とＭＯＳＦＥＴ  Ｑ３０〜Ｑ３３とからなる回路は、バイアス電流を生成する電流生成回路とみなすことができる。
【００２３】
図２には、本実施例を適用した高周波電力増幅回路における出力電力制御電圧Ｖapcと増幅用トランジスタＱａ３のアイドル電流Ｉidle3との関係、およびバイアス回路２３０に２乗根回路２３２を設けないでＶapcに正比例したバイアス電流Ｉｂ３をバイアス用トランジスタに流した場合における増幅用トランジスタＱａ３のアイドル電流Ｉidle3との関係をシミュレーションによって調べた結果を示す。
【００２４】
図２において、実線Ａ（○印）は本実施例を適用した回路の特性、実線Ｂ（▲印）は本実施例を適用しない回路の特性である。図２より、本実施例を適用しない回路においては、Ｖapcが０．８Ｖの近傍で急にアイドル電流Ｉidleが増加しているが、本実施例を適用した回路においてはＶapcの増加に伴いアイドル電流Ｉidleが緩やかに増加していることが分かる。これにより、本実施例を適用した高周波電力増幅回路では、Ｖapcが小さいすなわちパワーの低い領域におけるアイドル電流Ｉidle3の変化率が小さくなり、Ｖapcが大きいすなわちパワーの高い領域におけるアイドル電流Ｉidle3の変化率が大きくなる。
【００２５】
また、図３には、本実施例を適用した高周波電力増幅回路における出力電力制御電圧Ｖapcと出力電力Ｐoutとの関係、およびバイアス回路２３０に２乗根回路２３２を設けないでＶapcに正比例したバイアス電流をバイアス用トランジスタＱｂ１，Ｑｂ２，Ｑｂ３に流した場合におけるＶapcと出力電力Ｐoutとの関係をシミュレーションによって調べた結果を示す。
【００２６】
図３において、実線Ａ（○印）は本実施例を適用した回路の特性、実線Ｂ（▲印）は本実施例を適用しない回路の特性である。図３より、本実施例を適用しない回路の場合にはＶapcが０．７５Ｖ以下では出力電力Ｐoutが−８０ｄＢｍ以下でほとんど増加しないとともに、Ｖapcが０．７５Ｖ〜１．０Ｖの範囲で出力電力Ｐoutが急激に上昇している。これに対し、本実施例を適用するとＶapcが０．７５Ｖ〜１．０Ｖの範囲での出力電力Ｐoutの変化率が小さくなり、１．５ＶまでＰoutがほぼリニアに変化し出力電力の制御性が向上している。また、Ｖapcが１．５Ｖ以上の領域での出力電力Ｐoutも実施例を適用した回路の方が高く、改善していることが分かる。
【００２７】
図４には、２乗根回路２３２の具体的な回路例が示されている。
この実施例の２乗根回路２３２は、前記オペアンプＡＭＰ１の出力によって駆動されるＭＯＳＦＥＴ  Ｑ３０から入力される電流Ｉout1を比例縮小するＮチャネルＭＯＳＦＥＴからなる第１カレントミラー回路３１と、該第１カレントミラー回路３１の転写先の電流をさらに比例縮小するＮチャネルＭＯＳＦＥＴからなる第２カレントミラー回路３２と、定電流源３８からの基準電流Ｉrefを比例縮小するＰチャネルＭＯＳＦＥＴからなる第３カレントミラー回路３３と、該第３カレントミラー回路３３の転写先の電流をさらに比例縮小するＰチャネルＭＯＳＦＥＴからなる第４カレントミラー回路３４と、これらのカレントミラー回路により生成された電流を用いて入力電流Ｉout1の２乗根に相当する項を含む電流を生成する演算回路３５と、バイアス回路３６および電流合成回路３７とから構成されている。
【００２８】
バイアス回路３６は、前記演算回路３５を構成するＭＯＳＦＥＴ  Ｍ４と直列に接続されＭ４と同一の電流が流されるＭＯＳＦＥＴ  Ｍ５およびＭ５とカレントミラー接続されたＭＯＳＦＥＴ  Ｍ６およびＭ６と直列に接続されたＭＯＳＦＥＴ  Ｍ７からなりＭＯＳＦＥＴ  Ｍ７のゲートにＭ４のドレイン電圧が印加されることにより演算回路３５を構成するＭＯＳＦＥＴ  Ｍ２とＭ４の動作点を与える。電流合成回路３７は、前記カレントミラー回路３２，３４により生成された電流を用いて、演算回路３５で生成された２乗根に相当する項を含む電流から２乗根の項以外の余分な項に相当する電流を減算して入力電流Ｉout1の２乗根に比例した電流を出力するように構成されている。
【００２９】
各カレントミラー回路３１〜３４はそれぞれ互いにゲート共通接続された対をなすＭＯＳＦＥＴのサイズ比（ゲート幅の比）を所定の値に設定することにより比例縮小された電流を生成する。具体的には、第１カレントミラー回路３１は１／１０に、第２カレントミラー回路３２は１／３と１／１２に、第３カレントミラー回路３３は１／８に、そして第４カレントミラー回路３４は１／４と１／１６に、それぞれ縮小された電流を生成するように対をなすＭＯＳＦＥＴのサイズ比（ゲート幅の比）が所定の値に設定されている。
【００３０】
２乗根回路２３２に入力される電流Ｉout1の１／３０の電流をＩｓ、定電流源３８からの基準電流Ｉrefの１／３２の電流をＩｒと置くと、第１カレントミラー回路３１と第３カレントミラー回路３３の転写先に流される電流はそれぞれ３Ｉｓ，４Ｉｒとなり、第２カレントミラー回路３２と第４カレントミラー回路３４の転写先から演算回路３５に流される電流はそれぞれＩｓ，Ｉｒとなる。
【００３１】
演算回路３５は、第２カレントミラー回路３２から供給される電流Ｉｓがドレイン・ソース間に流されるＭＯＳＦＥＴ  Ｍ２と、該ＭＯＳＦＥＴ  Ｍ２のドレイン電圧がゲート端子に印加され、第４カレントミラー回路３４から供給される電流Ｉｒがドレイン・ソース間に流されるＭＯＳＦＥＴ  Ｍ３と、同じくＭＯＳＦＥＴ  Ｍ２のドレイン電圧がゲート端子に印加され電流合成回路３７の転写元の電流を流すＭＯＳＦＥＴ  Ｍ３と、該ＭＯＳＦＥＴ  Ｍ３のソース側にＭ３と直列に接続されたＭＯＳＦＥＴ  Ｍ１とから構成されている。ＭＯＳＦＥＴ  Ｍ１はゲートとドレインが結合されてダイオードとして作用するようにされている。また、ＭＯＳＦＥＴ  Ｍ１〜Ｍ４は、互いにサイズ（ゲート幅Ｗとゲート長Ｌ）が同一になるように設計され、同一工程で同時に製造されることにより同一のしきい値電圧Ｖthを有するようにされるとともに、ＭＯＳＦＥＴ  Ｍ１〜Ｍ４は飽和領域で動作するように電源電圧Ｖddが設定されている。
【００３２】
ここで、ＭＯＳＦＥＴ  Ｍ１，Ｍ２，Ｍ３，Ｍ４のゲート・ソース間電圧をＶGS1，ＶGS2，ＶGS3，ＶGS4、ドレイン・ソース間電圧をＶDS1，ＶDS2，ＶDS3，ＶDS4で表わし、演算回路３５のノードＮ１に着目すると、ノードＮ１の電位Ｖｎ１はＭＯＳＦＥＴ  Ｍ１，Ｍ３の側からはＶｎ１＝ＶGS1＋ＶGS3で決まり、ＭＯＳＦＥＴ  Ｍ２，Ｍ４の側からはＶｎ１＝ＶGS2＋ＶGS4で決まり、両電位は等しいことから、ＶGS1＋ＶGS3＝ＶGS2＋ＶGS4となる。
【００３３】
ＭＯＳＦＥＴ  Ｍ１とＭ３は直列接続されているので流れる電流は等しく（図ではＩout）、ＭＯＳＦＥＴ  Ｍ２にはカレントミラー回路３２から電流Ｉｓが、またＭＯＳＦＥＴ  Ｍ４にはカレントミラー回路３４から電流Ｉｒが流されることから、上記等式は、ＭＯＳＦＥＴの飽和領域でのドレイン電流特性を表わす式より、次式（１）のように表わすことができる。
２[Ｖth＋√{(２／β)・(Ｌ／Ｗ)／(１＋λ・ＶDS)}・√Ｉout]
＝Ｖth＋√{(２／β)・(Ｌ／Ｗ)／(１＋λ・ＶDS)}・√Ｉｓ
＋Ｖth＋√{(２／β)・(Ｌ／Ｗ)／(１＋λ・ＶDS)}・√Ｉｒ  ……（１）
【００３４】
上式において、各ＭＯＳＦＥＴ  Ｍ１〜Ｍ４の素子サイズＬ／Ｗは等しく、またＭＯＳＦＥＴの素子特性からλ・ＶDSは「１」対して無視できるほど小さいので、次式
√Ｉout＝（√Ｉｓ＋√Ｉｒ）／２  ……（２）
のように、整理することができる。そして、この式を変形すると、
Ｉout＝（Ｉｓ＋Ｉｒ）／４＋√(Ｉｓ・Ｉｒ)／２  ……（３）
となり、（Ｉｓ＋Ｉｒ）／４なる余分な項は含まれるが、ＭＯＳＦＥＴ  Ｍ３に流れる電流Ｉoutは検出電流Ｉｓの２乗根で表わされることが分かる。
【００３５】
さらに、図４の実施例の回路においては、互いにゲート共通接続されたカレントミラーＭＯＳＦＥＴ  Ｍ８，Ｍ９からなる電流合成回路３７が設けられており、この回路はカレントミラーの転写元のＭＯＳＦＥＴ  Ｍ８に流れる電流に、第２カレントミラー回路３２から供給されるＩｓ／４の電流と第４カレントミラー回路３４から供給されるＩｒ／４の電流を足し込んだものをＩoutとして出力するように構成されている。また、ＭＯＳＦＥＴ  Ｍ８とＭ９はサイズ比が１：１０になるように設計されている。これにより、ＭＯＳＦＥＴ  Ｍ８とカレントミラー接続されたＭＯＳＦＥＴ  Ｍ９には、Ｉoutよりも（Ｉｓ＋Ｉｒ）／４だけ少ない電流の１０倍の大きさの電流が流れるようにされる。
【００３６】
ここで、電流合成回路３７により足し込まれる電流（Ｉｓ＋Ｉｒ）／４は、上記式（３）の第１項に相当することが分かる。従って、ＭＯＳＦＥＴ  Ｍ９に流れる電流は上記式（３）の第２項の１０倍すなわち１０・√(Ｉｓ・Ｉｒ)／２＝５・√(Ｉｓ・Ｉｒ)となる。図４の実施例の回路ではこの電流が出力されるようになっている。従って、この回路の出力電流はＩｓの２乗根に比例した電流となる。
【００３７】
一方、前述したように、電流Ｉｓは入力電流Ｉout1の１／３０である。よって、図４の回路の出力電流Ｉoutは、入力電流Ｉout1の２乗根に比例した電流となる。そして、この電流は抵抗Ｒ３０に流されて電圧に変換され、この変換された電圧がオペアンプＡＭＰ１にフィードバックされる。
【００３８】
この実施例の２乗根回路は、式（３）に温度係数が含まれておらず出力電流には温度依存性がないため、基準電流Ｉrefが一定であれば周囲温度が変化しても動作特性は一定であり安定性の高い変換が可能である。温度が変化しても電流が一定である定電流源としては、正の温度特性を有する素子と負の温度特性を有する素子を組み合わせることで温度補償をした定電流回路が知られているので、そのような温度依存性のない定電流回路を電流源３８として利用することで、容易に本実施例の２乗根回路に適した基準電流Ｉrefを生成して与えることができる。
【００３９】
なお、図４の実施例の２乗根回路においては、第１カレントミラー回路３１と第３カレントミラー回路３３は各々カレントミラー接続されたＭＯＳＦＥＴ対が２段縦積みにされた回路が用いられているが、これは生成される電流の電源電圧依存性を下げるためであり、２乗根回路２３２の動作電圧Ｖddとして安定性の高い電圧が供給される場合にはそれぞれＰ−ＭＯＳ側のカレントミラー回路３２，３４と同様な１段のカレントミラー回路とすることができる。
【００４０】
図５は、図１の実施例の高周波電力増幅回路を適用した高周波電力増幅器（以下、パワーモジュールと称する）の一実施例を示したものである。
この実施例のパワーモジュール２００は、入力高周波信号Ｐｉｎを増幅する前記増幅用トランジスタＱａ１〜Ｑａ３を含む高周波電力増幅器２１０と、該高周波電力増幅器２１０の出力電力Ｐoutを検出して前記出力電力制御電圧Ｖapcを生成し高周波電力増幅器２１０に与える出力電力制御回路２２０とから構成されている。図５では、図１の増幅用トランジスタＱａ１〜Ｑａ３を含む高周波電力増幅回路とバイアス用トランジスタＱｂ１，Ｑｂ２，Ｑｂ３およびバイアス回路２３０を含んだものが高周波電力増幅器２１０として示されている。
【００４１】
なお、図１に示されている高周波電力増幅回路２１０および図５の出力電力制御回路２２０は１つあるいは複数の半導体チップ（ＩＣ）と容量などの外付け素子によりモジュールとして構成される。本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
【００４２】
出力電力制御回路２２０は、カプラなどにより出力電力を検出し出力電力に比例した電流を出力する検出回路（検波回路）２２１、出力電流を電圧に変換する電流−電圧変換回路２２２、変換された検出電圧Ｖｄｅｔとベースバンド回路から供給される出力レベル指示信号Ｖrampとを比較してＶｄｅｔとＶrampの電位差に応じた電圧を上記出力電力制御電圧Ｖａｐｃとして出力する誤差アンプ２２３を備える。出力電力検出回路２２１、電流−電圧変換回路２２２および誤差アンプ２２３からなる回路は従来からＡＰＣ回路として使用されている比較的一般的な回路である。
【００４３】
本実施例の出力電力制御回路２２０には、上記回路２２１〜２２３に加え、高周波電力増幅器２１０の最終段の増幅用トランジスタに流れる電流を検出する電流検出回路２２４、その出力電流を電圧に変換する電流−電圧変換回路２２５、変換された電圧Ｖmoniと所定の参照電圧Ｖpreとを比較する差動アンプ２２６および該差動アンプ２２６の出力電圧をゲート端子に受けソース端子が前記誤差アンプ２２３の出力端子に接続されてＶmoniとＶpreとの電位差に応じた電流を前記誤差アンプ２２３に流し込むトランジスタＱｅからなるプリチャージ回路２２８が設けられている。このトランジスタＱｅは、実施例ではＭＯＳＦＥＴが使用されているが、バイポーラ・トランジスタであっても良い。
【００４４】
上記プリチャージ回路２２８は、差動アンプ２２６に入力される電圧Ｖmoniが参照電圧Ｖpreよりも低いとトランジスタＱｅをオン状態にして前記誤差アンプ２２３に電流を流し込む。ここで、参照電圧Ｖpreは出力電力の−３０ｄＢｍ〜−２０ｄＢｍに相当するレベルとされる。かかる参照電圧Ｖpreは、バンドギャップリファランス回路のような電源電圧依存性および温度依存性のない定電圧を発生することができる定電圧回路によって発生させるのが望ましい。また、この実施例のプリチャージ回路２２８は、ベースバンド回路から供給される出力レベル指示信号Ｖrampが立ち上がると誤差アンプ２２３の出力が上昇し、それが上記プリチャージ回路２２８によって与えられるプリチャージレベルよりも高くなると、トランジスタＱｅのソース電圧がゲート電圧よりも高くなってＱｅが自動的にオフされるようになっている。
【００４５】
図６（Ｂ）には、上記実施例のパワーモジュールの送信時における内部の各ノードの電位変化の様子を示す。
従来のＲＦパワーモジュールを用いたＧＳＭ方式の携帯電話機においては、送信開始時にベースバンド回路から供給する出力レベル指示信号Ｖrampを急激に送信レベルまで立ち上げると、高周波電力増幅回路の出力電力の立ち上がり速度が速くなりすぎて、出力信号のスペクトラム特性がＧＳＭの規格で規定されている範囲からはずれてしまうという課題があった。そこで、図６（Ａ）に示すように、送信準備としてＲＦパワーモジュールの電源を投入してから出力レベル指示信号Ｖrampの立ち上げを開始するまでの期間（ｔ１〜ｔ５）に、１５〜１７μ秒のような短い時間だけＶramp（Ｖａｐｃ）を、出力電力の−２５〜−３０ｄＢｍに相当するレベルに持ち上げて保持するプリチャージと称する動作（ｔ４〜ｔ５）をベースバンドＩＣ側のソフトウェア処理で行なうようにしていた。
【００４６】
本実施例のパワーモジュールにおける電位変化の様子を示す図６（Ｂ）を、従来のソフトウェア処理によるプリチャージの電位の変化を示す図６（Ａ）と比較すると明らかなように、本実施例を適用することにより、期間ｔ４〜ｔ５において出力レベル指示信号Ｖrampをプリチャージのため持ち上げなくても出力電力Ｐｏｕｔが持ち上がり、期間ｔ５〜ｔ６においてＧＳＭの規格で規定されている所定のタイムマスク内で出力電力Ｐｏｕｔを立ち上げることができることが分かる。
【００４７】
図７には、出力電力制御回路２２０の具体的な回路例が示されている。図７には、図示の都合で、代表として最終段の増幅用トランジスタＱａ３が１つだけ示されているが、高周波電力増幅回路２１０は、図１と同様に、３個の増幅用トランジスタが多段接続された回路として構成されている。高周波電力増幅回路２１０の最終段の増幅用トランジスタＱａ３のドレイン端子が出力線Ｌｏｕｔを介して出力端子ＯＵＴに接続されている。出力線Ｌｏｕｔの途中には直流カット用の容量Ｃ４とマイクロカプラ２２７が設けられている。
【００４８】
電流検出回路２２４は、最終段の増幅用トランジスタＱａ３のゲート端子に印加されるバイアス電圧Ｖｂ３と同一の電圧が抵抗Ｒｉを介してゲート端子に印加された検出用のＮチャネルＭＯＳＦＥＴ  Ｑ１１、該トランジスタＱ１１と直列に接続されたＰチャネルＭＯＳＦＥＴ  Ｑ１２、該トランジスタＱ１２とカレントミラー接続されたＭＯＳＦＥＴ  Ｑ１３とから構成され、このトランジスタＱ１３のドレイン電流が電流−電圧変換手段としての抵抗２２５に流されるようにされている。
【００４９】
また、本実施例においては、増幅用トランジスタＱａ３が半導体チップ上で横方向に電極を拡散させた比較的高いソース・ドレイン間耐圧（約２０Ｖ）を有するＬＤＭＯＳ（Laterally Diffused MOSFET）により形成されているのに応じて、バイアス用のトランジスタＱｂ３および検出用のトランジスタＱ１１もサイズの小さなＬＤＭＯＳにより形成される。これにより、検出用のトランジスタＱ１１には増幅用トランジスタＱａ３のドレイン電流に比例した電流が流され、その結果として出力電流を検出することができる。しかも、電流検出に増幅用トランジスタＱａ３のゲート電圧を用いることによって、実施例の電流検出回路２２４はロウパワーでの感度を高くすることができる。また、検出用のトランジスタＱ１１は増幅用トランジスタＱａ３と同一の半導体チップ上に形成された素子を使用することで製造ばらつきによる検出電流のばらつきを小さくすることができる。
【００５０】
出力電力検出回路２２１は、最終段の増幅用トランジスタＱａ３のドレイン端子とモジュールの出力端子ＯＵＴとの間の出力線Ｌｏｕｔの途中に設けられたマイクロカプラ２２７に一方の端子が接続された容量Ｃｉと、該容量Ｃｉの他方の端子がゲートに接続されたＮチャネルＭＯＳＦＥＴ  Ｑ１、該トランジスタＱ１と直列に接続されたＰチャネルＭＯＳＦＥＴ  Ｑ２、該トランジスタＱ２とカレントミラー接続されたＭＯＳＦＥＴ  Ｑ３、該トランジスタＱ３と直列に接続された電流−電圧変換用ＭＯＳＦＥＴ  Ｑ４からなる検波部２１１と、Ｑ４により変換された電圧をインピーダンス変換して次段に供給するバッファ回路２１２と、上記ＭＯＳＦＥＴ  Ｑ１にゲートバイアス電圧を与えるバイアス生成回路２１３と、該バイアス生成回路２１３で生成されたバイアス電圧をインピーダンス変換して次段に供給するバッファ回路２１４と、バッファ回路２１２の出力からバッファ回路２１４の出力を差し引いた電圧を出力する減算回路２１５とから構成されている。バッファ回路２１２と２１４には、ボルテージフォロワを用いることができる。
【００５１】
バイアス生成回路２１３は、外部からの定電圧Ｖtxbが印加された電源端子と接地点との間に直列に接続された抵抗Ｒ１およびＭＯＳＦＥＴ  Ｑ５と、該ＭＯＳＦＥＴ  Ｑ５のゲート端子と上記出力検出用ＭＯＳＦＥＴ  Ｑ１のゲート端子との間に接続された抵抗Ｒ２と、前記ＭＯＳＦＥＴ  Ｑ５のゲート端子と接地点との間に接続された容量Ｃ１１とからなる。ＭＯＳＦＥＴ  Ｑ５は、そのゲート端子とドレイン端子とが結合されてダイオードとして作用するように構成されている。抵抗Ｒ１とトランジスタＱ５に流れる電流IbiasによってノードＮ２の電位を決定しており、Ｎ２の電位が出力検出用ＭＯＳＦＥＴ  Ｑ１のゲート端子に動作点を与えるバイアス電圧として印加される。
【００５２】
本実施例では、このバイアス電圧の値として、上記出力検出用ＭＯＳＦＥＴ  Ｑ１をＢ級増幅動作させることができるように、Ｑ１のしきい値電圧に近い電圧値が設定されている。これにより、ＭＯＳＦＥＴ  Ｑ１には、容量Ｃｉを介して入力される交流波形に比例しそれを半波整流したような電流が流され、Ｑ１のドレイン電流は入力交流信号の振幅に比例した直流成分を含むようにされる。
【００５３】
このトランジスタＱ１のドレイン電流ＩｄがＱ２とＱ３のカレントミラー回路によりＱ３側に転写され、ダイオード接続のトランジスタＱ４によって電圧に変換される。ここで、ＭＯＳＦＥＴ  Ｑ１とＱ４およびＱ２とＱ３は、それぞれ所定のサイズ比になるように設定されている。これにより、例えば製造バラツキでＭＯＳＦＥＴ  Ｑ１とＱ２の特性（特にしきい値電圧）がばらつくと、これらと対を成すＭＯＳＦＥＴ  Ｑ４とＱ３の特性も同じようにばらつく。その結果、特性ばらつきによる影響が相殺され、ＭＯＳＦＥＴ  Ｑ４のドレイン端子にはＭＯＳＦＥＴのばらつきの影響を受けない出力検出電圧が現われるようになる。
【００５４】
また、この実施例においては、バッファ回路２１４の入力端子に、上記バイアス生成回路２１３のＭＯＳＦＥＴ  Ｑ５のゲート端子と抵抗Ｒ２との接続ノードＮ２の電位が入力されている。抵抗Ｒ２と容量Ｃ１１は、容量Ｃｉを介して取り込まれた出力電力の交流成分がバッファ回路２１４の入力に回り込むのを防止するロウパスフィルタとして働く。
【００５５】
この実施例では、上記バイアス生成回路２１３で生成され出力検出用ＭＯＳＦＥＴ  Ｑ１のゲート端子に印加されるバイアス電圧と同一の電圧がバッファ回路２１４を介して減算回路２１５に供給され、出力検出電圧からバイアス電圧を差し引いた電圧が減算回路２１５から出力される。これにより、減算回路２１５の出力は、バイアス生成回路２１３により付与される直流成分を含まない純粋な出力電力の交流成分に比例した検出電圧Ｖdetとして誤差アンプ２２３に入力され、誤差アンプ２２３は検出電圧Ｖdetと出力レベル指示信号Ｖrampとの電位差に応じた電圧を、出力電力制御電圧Ｖapcとしてバイアス回路２３０へ出力する。
【００５６】
図８は、２乗回路を有するバイアス回路２３０を適用したパワーモジュールの他の実施例を示す。この実施例は、ＧＳＭとＤＣＳ（Digital Cellular System）の２つの方式の送信信号をモードに応じてそれぞれ電力増幅して出力できるように構成したものである。
【００５７】
図８において、２００はベースバンドＩＣ１１０から供給される高周波の送信信号を増幅する高周波電力増幅回路２１０と出力電力検出回路２２１、誤差アンプ２２３、プリチャージ回路２２８、バイアス回路２３０などを含むパワーモジュール、３００は送信信号に含まれる高調波などのノイズを除去するフィルタＬＰＦ１，ＬＰＦ２、ＧＳＭの信号とＤＣＳの信号を合成したり分離したりする分波器ＤＰＸ１，ＤＰＸ２、送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含むフロントエンド・モジュールである。
【００５８】
また、図８において、ＡＮＴは信号電波の送受信用アンテナ、１００はＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変復調やＥＤＧＥモードのＰＳＫ変復調を行なうことができる変復調回路や送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理したりする回路を有する半導体集積回路化された高周波信号処理回路（以下、ベースバンドＩＣと称する）１１０、受信信号を増幅するロウノイズアンプＬＮＡ１，ＬＮＡ２、送信信号から高調波成分を除去するバンドパスフィルタＢＰＦ１，ＢＰＦ２、受信信号から不要波を除去するバンドパスフィルタＢＰＦ３，ＢＰＦ４などが１つのパッケージに実装されてなる電子デバイス（以下、ＲＦデバイスと称する）である。ロウノイズアンプＬＮＡ１，ＬＮＡ２は、ベースバンドＩＣ１１０に内蔵させることも可能である。
【００５９】
この実施例のパワーモジュール２００には、ＧＳＭ用の高周波電力増幅回路２１０ａおよびＤＣＳ用の高周波電力増幅回路２１０ｂが設けられ、出力電力制御回路は出力電力検出回路２２１，誤差アンプ２２３，プリチャージ回路２２８からなり、プリチャージのための電流検出回路（２２４）を除きＧＳＭとＤＣＳの増幅回路に共通の回路として設けられている。ベースバンドＩＣ１１０には、ＧＳＭとＤＣＳの送信信号をそれぞれアップンコンバートするミキサTx‐MIX1，Tx-MIX2、ＧＳＭとＤＣＳの受信信号をそれぞれダウンコンバートするミキサRx‐MIX1，Rx-MIX2、これらのミキサで送信信号や受信信号とミキシングされる発振信号を発生する発振器ＶＣＯ１〜ＶＣＯ４、ＧＳＭとＤＣＳの送信信号をそれぞれ増幅する可変利得アンプＧＣＡ１，ＧＣＡ２が設けられている。
【００６０】
図８に示されているように、この実施例では、ベースバンドＩＣ１１０からパワーモジュール２００に対して、ＧＳＭかＤＣＳかを示すモード制御信号Ｖbandと出力レベル指示信号Ｖrampと検出回路用の電源電圧Ｖtxbが供給され、出力電力制御回路はこの制御信号Ｖbandと出力レベル指示信号Ｖrampに基づいて、バイアス電流を生成し高周波電力増幅回路２１０ａと２１０ｂのいずれかに供給する一方、電源電圧Ｖtxbの立ち上がりを受けてプリチャージ回路２２８が動作して出力電力制御電圧Ｖapcのプリチャージを行なう。
【００６１】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例では、２乗回路からなるバイアス回路２３０を、プリチャージ回路２２８を有する出力電力制御回路と組み合わせたものを説明したが、２乗回路からなるバイアス回路２３０とプリチャージ回路２２８を持たない出力電力制御回路とを組み合わせることも可能である。
【００６２】
また、出力電力制御回路２２０は、図７の実施例のような回路に限定されず、図７の出力電力検出回路２２１とプリチャージ回路２２８のアンプ２２６およびＭＯＳＦＥＴ  Ｑｅを省略して、電流検出回路２２４の出力電流を抵抗２２５で変換した電圧を出力検出電圧Ｖｄｅｔとして誤差アンプ２２３へ入力させるように構成したものであっても良い。また、ＭＯＳＦＥＴからなる出力電力検出回路２２１の代わりにダイオード素子を使用した検波回路を使用しても良い。２乗根回路も図４のような構成のものに限定されるものでない。さらに、差動アンプＡＭＰ１とＭＯＳＦＥＴ  Ｑ３０〜Ｑ３３からなるバイアス電流生成回路は、フィードバックパスに２乗根回路を持たずに、演算増幅回路等を用いて入力を２乗変換した電流を出力する回路として構成するようにしても良い。
【産業上の利用可能性】
【００６３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機に用いられる高周波電力増幅回路およびパワーモジュールに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮを構成する高周波電力増幅回路およびパワーモジュールなどに利用することができる。
【図面の簡単な説明】
【００６４】
【図１】図１は、本発明に係る高周波電力増幅回路の概略構成を示す回路構成図である。本発明に係る高周波電力増幅回路のプリチャージ機能を有する出力電力制御回路の実施例の概略構成を示すブロック図である。
【図２】図２は、本実施例の２乗根回路を有するバイアス回路を適用した高周波電力増幅回路と２乗根回路を持たないバイアス回路を適用した高周波電力増幅回路における出力電力制御信号Ｖapcと増幅用トランジスタのアイドル電流Ｉidleとの関係を示すグラフである。
【図３】図３は、本実施例の２乗根回路を有するバイアス回路を適用した高周波電力増幅回路と２乗根回路を持たないバイアス回路を適用した高周波電力増幅回路における出力電力制御信号Ｖapcと出力電力Ｐoutとの関係を示すグラフである。
【図４】図４は、２乗根回路の具体的な回路例を示す回路図である。
【図５】図５は、実施例の高周波電力増幅回路を適用した高周波電力増幅器（パワーモジュール）の一実施例を示すブロック図である。
【図６】図６（Ａ）は従来のＲＦパワーモジュールの送信時における内部の各ノードの電位変化の様子を示すタイミングチャート、図６（Ｂ）は実施例のＲＦパワーモジュールの送信時における内部の各ノードの電位変化の様子を示すタイミングチャートである。
【図７】図７は、出力電力制御回路の具体的な回路例を示す回路図である。
【図８】図８は、実施例の２乗根回路を有するバイアス回路を適用したパワーモジュールとそれを用いた無線通信システムの他の構成例を示すブロック図である。
【符号の説明】
【００６５】
１００  ＲＦデバイス
１１０  ベースバンド回路
２００  パワーモジュール
２１０  高周波電力増幅回路
２２０  出力電力制御回路
２２１  出力電力検出回路（検波回路）
２２３  誤差アンプ
２２４  電流検出回路
２２５  電圧−電流変換回路
２２７  カプラ
２２８  プリチャージ回路
２３０  バイアス回路
２３１  電流生成回路
２３２  ２乗根回路
３００  フロントエンド・モジュール
ＡＮＴ  送受信用アンテナ
ＬＰＦ  ロウパスフィルタ
ＬＮＡ  ロウノイズアンプ
ＧＣＡ  可変利得アンプ
【図１】
2006270670.tif 000003
【図２】
2006270670.tif 000004
【図３】
2006270670.tif 000005
【図４】
2006270670.tif 000006
【図５】
2006270670.tif 000007
【図６】
2006270670.tif 000008
【図７】
2006270670.tif 000009
【図８】
2006270670.tif 000010