(57)【要約】【課題】高性能な半導体装置を容易に製造することができる製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、実質的に非晶質シリコンからなる第１非晶質シリコン層と、第１非晶質シリコン層の結晶化を促進するための触媒を含み、第１非晶質シリコン層に積層された触媒層とを有する積層を形成する工程Ｓ１と、第１非晶質シリコン層を触媒を用いて結晶化させることにより第１結晶化シリコン層を形成する第１結晶化工程Ｓ２と、第１結晶化シリコン層の上に、実質的に非晶質シリコンからなる第２非晶質シリコン層を形成する工程Ｓ４と、第２非晶質シリコン層を結晶化させることにより第２結晶化シリコン層を形成する第２結晶化工程Ｓ５とを含む。【選択図】図１
2006324564.tif 000002
【特許請求の範囲】
【請求項１】
実質的に非晶質シリコンからなる第１非晶質シリコン層と、該第１非晶質シリコン層の結晶化を促進するための触媒を含み、該第１非晶質シリコン層に積層された触媒層とを有する積層を形成する工程と、
上記第１非晶質シリコン層を上記触媒を用いて結晶化させることにより第１結晶化シリコン層を形成する第１結晶化工程と、
上記第１結晶化シリコン層の上に、実質的に非晶質シリコンからなる第２非晶質シリコン層を形成する工程と、
上記第２非晶質シリコン層を結晶化させることにより第２結晶化シリコン層を形成する第２結晶化工程と、
を含む半導体装置の製造方法。
【請求項２】
請求項１に記載された半導体装置の製造方法において、
上記第１結晶化工程において上記触媒と上記第１非晶質シリコン層に含まれるシリコンとが反応することによって生成されるシリサイドの一部又は全部をエッチングによって除去する除去工程をさらに含む半導体装置の製造方法。
【請求項３】
請求項１に記載された半導体装置の製造方法において、
上記第２非晶質シリコン層の結晶化をレーザー光を照射することによって行うことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載された半導体装置の製造方法において、
上記レーザー光は波長が４００ｎｍ以下であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載された半導体装置の製造方法において、
上記第２結晶化工程中に亘って、上記第１結晶化シリコン層には結晶化シリコンが常に存在している半導体装置の製造方法。
【請求項６】
請求項１に記載された半導体装置の製造方法において、
上記第１非晶質シリコン層は、層厚が１ｎｍ以上２００ｎｍ以下である半導体装置の製造方法。
【請求項７】
請求項１に記載された半導体装置の製造方法において、
上記触媒層は、上記触媒として、ニッケル、鉄、コバルト、白金、及びパラジウムからなる群より選ばれた１種又は２種以上の元素を含む半導体装置の製造方法。
【請求項８】
請求項１に記載された半導体装置の製造方法において、
上記第１結晶化工程は、加熱することにより上記第１非晶質シリコン層の一部分を結晶化させる一部結晶化工程と、該一部結晶化工程によって一部分が結晶化された該第１非晶質シリコン層にレーザーを照射することにより該第１非晶質シリコン層をさらに結晶化させる工程とを含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、大型で高解像度の液晶表示装置，高速で高解像度の密着型イメージセンサー，三次元集積回路（ＩＣ）などの実現に向けて、ガラス等の絶縁基板や絶縁膜の上に高性能な半導体素子を作製する試みがなされている。これらの半導体素子に用いられる半導体としては、薄膜状のシリコン（ケイ素）半導体が挙げられる。薄膜状のシリコン半導体は、非晶質シリコン半導体(ａ−Ｓｉ)と結晶性を有するシリコン半導体（以下、「結晶化シリコン半導体」と略称する。）とに大別される。
【０００３】
非晶質シリコン半導体は作製温度が低く、気相法で比較的容易に作製することが可能である。また、量産性も高いため、最も一般的に用いられている。しかし、非晶質シリコン半導体は結晶化シリコン半導体に比べて導電性が低い。このため、非晶質シリコン半導体では優れた半導体特性を有する半導体素子を作製することが困難であるという問題がある。このため、より高い半導体特性を実現する観点から、結晶化シリコン半導体の作製方法の確立が強く求められている。
【０００４】
従来、結晶化シリコン半導体を得る方法として、成膜時に結晶性を有するシリコン半導体膜を直接成膜する方法と、非晶質のシリコン半導体膜を成膜し、アニールすることによって結晶化させる方法とが知られている。アニールの方法としては、シリコン半導体膜を直接加熱する熱アニールと、シリコン半導体膜にレーザーを照射するレーザーアニールとが知られている。
【０００５】
成膜時に結晶性を有するシリコン半導体膜を直接成膜する方法では、成膜と同時に結晶化が進行する。このため、均一な大粒径の結晶化シリコン半導体薄膜を得ることが困難である。
【０００６】
非晶質のシリコン半導体膜にレーザーアニールを施すことにより結晶性のシリコン半導体膜を形成する方法では、溶融固化過程における結晶化現象が利用される。このため、小粒径ながら良好な粒界を有する高品位な結晶化シリコン半導体膜を比較的容易に得ることができる。しかし、未だ十分な安定性を有するレーザー装置が実現されていないため、結晶化シリコン半導体膜を大面積基板上に均一に作成することは困難である。
【０００７】
非晶質の半導体膜を熱アニールすることにより結晶性のシリコン半導体膜（結晶化シリコン半導体膜）を形成する方法は、成膜時に結晶化シリコン半導体膜を直接成膜する方法、非晶質シリコン半導体膜にレーザーアニールを施す方法と比較して、均一な結晶化シリコン半導体膜を容易に得ることができる。しかしながら、熱アニールによる結晶化には高温で長時間にわたる加熱処理が必須である。このため、処理時間が長く、スルー・プットが低いという問題がある。
【０００８】
熱アニールを用いて高い結晶性を有する結晶化シリコン半導体膜を得るために、例えば１０００℃といった高温で酸素雰囲気中において加熱処理を施す方法も用いられている。しかし、この方法では、高温に耐えうる基板を要するため、安価なガラス基板等の上に半導体膜を形成することができない。また、この方法では、高い素子特性を得ることが困難であり、例えばＴＦＴにおいて電界効果移動度１００ｃｍ2／Ｖｓ程度の低い素子特性しか得られない。
【０００９】
例えば、特許文献１〜３には、触媒を用いた結晶化シリコン半導体膜の作製方法が開示されている。具体的には、非晶質シリコン半導体膜の表面にニッケルやパラジウム等の金属触媒元素からなる層を形成し、しかる後に加熱処理することにより結晶化シリコン半導体膜を作成する方法が開示されている。ニッケルやパラジウムといった非晶質シリコン半導体膜の結晶化を助長する触媒元素を利用することで、加熱温度の低温化、処理時間の短縮、及び結晶性の向上を図ることができる。
【００１０】
触媒を用いた非晶質シリコン半導体膜の結晶化では、まず触媒元素を核とした結晶核が生成する。生成した結晶核によって結晶成長が促進され、シリコンの結晶化が急激に進行する。尚、通常の固相成長法で結晶化した結晶化シリコン膜の一つの粒内が双晶構造であるのに対して、触媒元素により結晶化が助長されて結晶成長した結晶化シリコン膜の粒内は何本もの柱状結晶ネットワークで構成されており、それぞれの柱状結晶内部はほぼ理想的な単結晶状態となっている。
【特許文献１】特開平０６−２４４１０３号公報
【特許文献２】特開平０６−２９６０２０号公報
【特許文献３】特開２００１−９３８３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来行われている触媒を用いた結晶化シリコン半導体膜の形成方法について、図面を参照しながら詳細に説明する。
【００１２】
図１２〜１５は従来の結晶性のシリコン層１０３の形成工程を説明するための断面図である。
【００１３】
まず、図１２に示すように、基板１０１の上にオーバーコート層１０２を形成する。オーバーコート層１０２の上に非晶質（アモルファス状態）のシリコン層１０３を形成する。非晶質のシリコン層１０３の上に島状の触媒層１０４を形成する。
【００１４】
このようにして形成された基板を熱アニールする（図１２）。すると、図１２において端の方にあった島状の触媒層１０４に含まれる触媒がシリサイド化し、シリサイド化した触媒（以下、「触媒シリサイド」と略称する。）１０５はアニールが進むにつれてシリコン層１０３中を移動していく。シリコン層１０３のうち、触媒シリサイド１０５が通過した部分１０３ａは一部結晶化された状態となる。移動した触媒シリサイド１０５は図１２中央部分に残る（図１３）。触媒シリサイド１０５が移動しなかった部分１０３ｂは実質的に結晶化が促進せず、実質的に非晶質シリコンのままである。
【００１５】
尚、図１３において中央部分に残存した触媒シリサイド１０５は、アニールの条件によってシリコン層１０３の表面に露出する場合とシリコン層１０３の表面に露出しない場合とがある。図１３では、説明の便宜上、右側の触媒シリサイド１０５ａがシリコン層１０３の表面に露出し、左側の触媒シリサイド１０５ｂがシリコン層１０３の表面に露出していないものとする。
【００１６】
次に、紫外光を照射することによってシリコン層１０３にレーザーアニールを施す（図１３）。これによって、先に行った熱アニール工程において生じた結晶を核として、さらにシリコン層１０３の結晶化が促進される。
【００１７】
レーザーアニール終了後、触媒シリサイド１０５ａを除去するためにフッ化水素水等のエッチング液を用いてエッチングする（図１４）。触媒シリサイド１０５が残存じている場合、所望の半導体特性が得にくいため、及び、触媒シリサイド１０５がシリコン層１０３中に拡散することを防止するためである。尚、このエッチング工程では、シリコン層１０３の表面に露出していない触媒シリサイド１０５ｂは除去することができず、エッチング後においても残存する。
【００１８】
図１５はエッチングされた基板を示す。エッチングは、触媒シリサイド１０５が完全に除去されるように行う必要があるため、図１５に示すように、触媒シリサイド１０５ａが存在した部分の下部のオーバーコート層１０２がオーバーエッチングされる虞がある。
【００１９】
このため、従来行われている方法では、後の工程でシリコン層１０３の上に成膜する膜のカバレッジ（被膜性）不良が発生する虞があるという問題がある。また、形成されるシリコン層１０３に大きな欠損が生じるという問題がある。従って、上記形成方法によって形成された結晶化シリコン層を用いて高性能な半導体装置を製造することが困難であるという問題を有する。
【００２０】
生成した触媒シリサイド１０５のすべてがシリコン層１０３の表面に露出していない場合は、上記カバレッジ不良といった問題は生じないが、シリコン層１０３の内部に大きな触媒シリサイド１０５が多数残存することとなる。大きな触媒シリサイド１０５が多数残存する場合、シリコン層１０３の高い半導体特性が得られないという問題がある。従って、高性能な半導体装置を製造することが困難であるという問題を有する。
【００２１】
本発明は、係る点に鑑みてなされたものであり、その目的とするところは、高性能な半導体装置を容易に製造することができる製造方法を実現することにある。
【課題を解決するための手段】
【００２２】
本発明に係る製造方法は結晶化シリコン層を有する半導体装置に関する。本発明に係る製造方法は、実質的に非晶質シリコンからなる第１非晶質シリコン層と、第１非晶質シリコン層の結晶化を促進するための触媒を含み、第１非晶質シリコン層に積層された触媒層とを有する積層を形成する工程と、第１非晶質シリコン層を触媒を用いて結晶化させることにより第１結晶化シリコン層を形成する第１結晶化工程と、第１結晶化シリコン層の上に、実質的に非晶質シリコンからなる第２非晶質シリコン層を形成する工程と、第２非晶質シリコン層を結晶化させることにより第２結晶化シリコン層を形成する第２結晶化工程とを含む。
【００２３】
上述した従来の半導体装置の製造方法と同様に、本発明に係る製造方法でも、第１結晶化工程においてシリサイド（触媒とシリコンとの化合物）が生成する。しかしながら、本発明に係る製造方法では、結晶化シリコン層を一度に形成せず、第１非晶質シリコン層と第２非晶質シリコン層とから２段階に分けて形成する。このため、同一厚さの結晶化シリコン層を形成する場合、従来の製造方法における非晶質シリコン層よりも本発明に係る製造方法における第１非晶質シリコン層の方が層厚が薄い。ここで、結晶化に要する触媒の量は結晶化しようとする非晶質シリコン層の層厚に相関する。具体的には、結晶化しようとする非晶質シリコン層の層厚が厚くなるに従って、結晶化に要する触媒の量も増加する。このため、本発明に係る製造工程において生じるシリサイドの量は従来の製造工程において生じるシリサイドの量よりも少ない。従って、本発明に係る製造方法によれば、シリサイドの少ない高品位な結晶化シリコン層が得られるので、高性能な半導体装置を製造することができる。
【００２４】
尚、本発明において、触媒層は第１シリコン層の上に設けられていてもよく、第１シリコン層の下に設けられていてもよい。
【００２５】
本発明に係る製造方法は、第１結晶化工程において触媒と第１非晶質シリコン層に含まれるシリコンとが反応することによって生成されるシリサイドの一部又は全部をエッチングによって除去する除去工程をさらに含んでいてもよい。
【００２６】
第１結晶化工程終了後、第２非晶質シリコン層を形成する前に除去工程を行うことによって、例えばシリコン層の表面ら露出するシリサイドを除去することができる。このため、シリサイドのより少ない高品位な結晶化シリコン層が得られるので、より高性能な半導体装置を製造することができる。
【００２７】
上述のように、シリサイドを除去する除去工程において、シリコン層の下に存在する基板やオーバーコート層までオーバーエッチングされる虞がある。オーバーエッチングされた場合、結晶化シリコン層の上に形成する膜のカバレッジ（被覆性）不良が生じる場合がある。しかしながら、この構成によれば、たとえオーバーエッチングされた場合であっても、その上に第２非晶質シリコン層が形成され、結晶化されることによって第２結晶化シリコン層が形成される。このため、欠損箇所が少なく、表面が比較的平滑な結晶化シリコン層を得ることができる。従って、カバレッジ不良等の発生を効果的に抑制することができる。また、結晶化シリコン層の表面を比較的平滑にすることができるため、優れた半導体特性を有する結晶化シリコン層が得られる。従って、より高性能な半導体装置を製造することができる。
【００２８】
本発明に係る製造方法では、第２非晶質シリコン層の結晶化をレーザー光を照射することによって行ってもよい。
【００２９】
例えば、第２非晶質シリコン層を熱アニールすることによって結晶化しようとすると、第２非晶質シリコン層のみならず、既に結晶化されている第１結晶化シリコン層に対してもほぼ均一に熱が供給される。このため、第１結晶化シリコン層内に存在するシリコンの結晶が融解してしまう虞がある。第２非晶質シリコン層は、第１結晶化シリコン層内に存在する結晶を核として、第１結晶化シリコン層との界面からの結晶化されていくため、第１結晶化シリコン層内に存在するシリコンの結晶が融解してしまうと、第２非晶質シリコン層の結晶化が妨げられる。このため、高品位な結晶化シリコン層が得られないという問題がある。
【００３０】
一方、レーザー光を照射することによって（レーザーアニールを施すことによって）第２非晶質シリコン層を結晶化させる場合、第２非晶質シリコン層のみが局所的に加熱され、第１結晶化シリコン層は余り加熱されない。このため、第１結晶化シリコン層内のシリコンの結晶が融解することを抑制することができ、好適に第２非晶質シリコン層を結晶化することができる。従って、結晶性の高い、高品位な結晶化シリコン層を形成することができる。
【００３１】
第２非晶質シリコン層の結晶化をより好適に行う観点から、レーザーアニールに用いるレーザー光は波長が４００ｎｍ以下であることが好ましい。レーザー光の波長を４００ｎｍ以下と短波長とすることによって、第２非晶質シリコン層のみをより局所的に加熱することができるからである。
【００３２】
本発明に係る製造方法では、第２結晶化工程中に亘って、第１結晶化シリコン層には結晶化シリコンが常に存在していることが好ましい。
【００３３】
上述のように、第１結晶化シリコン層内の結晶化シリコンが第２結晶化工程においてすべて溶融してしまった場合には第２非晶質シリコン層の結晶化が好適に進行しない。また、第１結晶化シリコン層のうち融解した部分の再結晶化も好適に進行しない。このため、高品位な結晶化シリコン層を得ることができない。第１結晶化シリコン層にシリコンの結晶が常に存在している状態で第２結晶化工程を行うことによって、第２結晶化シリコン層の結晶化、及び第１シリコン層のうち融解してしまった部分の再結晶化を好適に促進することができ、高品位な結晶化シリコン層を形成することができる。
【００３４】
本発明に係る製造方法において、第１非晶質シリコン層は層厚が１ｎｍ以上２００ｎｍ以下であることが好ましい。
【００３５】
本発明に係る製造方法において、触媒層は、第１非晶質シリコン層の結晶化を促進するための触媒として、ニッケル、鉄、コバルト、白金、及びパラジウムからなる群より選ばれた１種又は２種以上の元素を含んでいてもよい。
【００３６】
本発明に係る製造方法において、第１結晶化工程は、加熱することにより第１非晶質シリコン層の一部分を結晶化させる一部結晶化工程と、一部結晶化工程によって一部分が結晶化された第１非晶質シリコン層にレーザーを照射することにより第１非晶質シリコン層をさらに結晶化させる工程とを含んでいてもよい。
【００３７】
このようにすることによって、優れた半導体特性を有する結晶化シリコン層を形成することができる。その理由は現在のところ定かではないが、一部結晶化工程において幾分かの非晶質領域を残存させることによって、レーザーアニールの際に、残存した非晶質領域が優先的に溶融され、結晶化された領域に存在する良好な結晶成分のみを反映して結晶化されるためであると考えられる。
【発明の効果】
【００３８】
以上説明したように、本発明によれば、シリサイドの少ない高品位な結晶化シリコン層が得られるので、高性能な半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００３９】
本実施形態では、液晶表示装置の製造工程のうち、本発明を利用するＴＦＴ基板１の作製工程について、図面を参照しながら詳細に説明する。
【００４０】
図１はＴＦＴ基板１の作製工程を示すフォローチャートである。
【００４１】
図２〜１０はＴＦＴ基板１の作製工程を順に示す断面図である。
【００４２】
図１１は本実施形態に係る製造方法により作製されたＴＦＴ基板１の平面図である。
【００４３】
まず、図２に示すように、基板（例えば、ガラス基板や石英基板）１０の上にオーバーコート層１１を形成する。オーバーコート層１１は、例えばスパッタ法により、層厚３０〜５００ｎｍ程度に形成することができる。オーバーコート層１１の材料としては酸化シリコン、チッ化シリコン等が挙げられる。
【００４４】
このオーバーコート層１１は後の工程で形成される第１非晶質シリコン層（半導体層）１２に基板１０内に存在する不純物が拡散することを抑止する機能を有する。
【００４５】
オーバーコート層１１の上に実質的に非晶質（アモルファス）シリコンからなる第１非晶質シリコン層（第１非晶質導体層）１２を形成する（図２参照）。第１非晶質シリコン層１２はプラズマ化学蒸着法（プラズマＣＶＤ）法等により、層厚１〜２００ｎｍ（好ましくは５〜５０ｎｍ、更に好ましくは１０〜３０ｎｍ）程度に形成することができる。良質な第１非晶質シリコン層１２を得る観点から、第１非晶質シリコン層１２の形成工程は４００℃以下で行うことが好ましい。
【００４６】
第１非晶質シリコン層１２の上に触媒層１３を形成することにより、オーバーコート層１１と、第１非晶質シリコン層１２と、触媒層１３とを有する積層１４を形成する（図１におけるステップ１）。触媒層１３には、第１非晶質シリコン層１２の結晶化を促進するための触媒としてニッケル、鉄、コバルト、白金、及びパラジウムからなる群より選ばれ１種又は２種以上の元素を含ませることが好ましい。その中でも、特にニッケルを含ませることが好ましい。
【００４７】
図２に示すように、積層１４を形成した基板１０を熱アニール（加熱処理）して第１非晶質シリコン層１２の一部分を結晶化させる（一部結晶化工程）。熱アニールは不活性ガス雰囲気中、例えば窒素ガス雰囲気中で行うことが好ましい。熱アニールを行うために昇温する工程において、第１非晶質シリコン層１２の水素離脱処理を行う。水素離脱処理後、さらに昇温し、第１非晶質シリコン層１２の一部結晶化を行うことが好ましい。具体的には、例えば、４５０〜５２０℃程度で１〜２時間アニールすることによって水素離脱処理を行い、その後、５２０〜５７０℃程度で２〜８時間アニールすることによって一部結晶化工程を行うことができる。
【００４８】
この熱アニール工程によって、触媒層１３に含まれるニッケル等の触媒のシリサイド化が起こる。シリサイド化した触媒を核として第１非晶質シリコン層１２の一部結晶化が進行する。尚、シリサイド化した触媒（触媒シリサイド）１５は第１非晶質シリコン層１２の一部結晶化が進行すると共にシリコン層１２内を移動していく（図３参照）。触媒シリサイド１５が通過した部分はある程度結晶化が進行するが、触媒シリサイド１５が通過しなかった部分はほとんど結晶化が進行しない。すなわち、熱アニール終了後の第１非晶質シリコン層１２中には非晶質シリコンと結晶化シリコンとが混在している。
【００４９】
熱アニール終了後、光（好ましくは、紫外光）を照射することによってレーザーアニールを施し、第１非晶質シリコン層１２の結晶化をさらに促進させることにより第１結晶化シリコン層１２ａを完成させる。
【００５０】
このように、熱アニールを行うことで第１非晶質シリコン層１２の一部が結晶化した状態を形成し、その後レーザーアニールを施すことによって第１結晶化シリコン層１２ａを形成することによって、良好な結晶状態の第１結晶化シリコン層１２ａを形成することができる。その理由は現在のところ定かではないが、一部結晶化工程において幾分かの非晶質領域を残存させることによって、レーザーアニールの際に、残存した非晶質領域が優先的に溶融され、結晶化された領域に存在する良好な結晶成分のみを反映して結晶化されるためであると考えられる。
【００５１】
尚、レーザーアニールには、４００ｎｍ以下の波長の光を出射させることができるレーザーを用いることが好ましい。例えばＸｅＣｌエキシマレーザー（波長３０８ｎｍ）等を用いることができる。４００ｎｍ以下という比較的短波長のレーザー光を用いることによって、第１非晶質シリコン層１２を局所的に加熱することができる。また、レーザーアニールを施す際には基板１０を例えば２００〜４５０℃程度に加熱することが好ましい。
【００５２】
上述した熱アニール工程において第１非晶質シリコン層１２の内部を移動した触媒シリサイド１５は、熱アニールの条件、各層の層厚等によって第１結晶化シリコン層１２ａの表面に露出する場合と、第１結晶化シリコン層１２ａに埋没する場合とがある。本実施形態では、説明の便宜上、一部の触媒シリサイド１５が第１結晶化シリコン層１２ａの表面に露出し、一部の触媒シリサイド１５が第１結晶化シリコン層１２ａに埋没するものとする。以下、第１結晶化シリコン層１２ａの表面に露出した触媒シリサイドを１５ａ、第１結晶化シリコン層１２ａに埋没した触媒シリサイドを１５ｂとして説明する。
【００５３】
尚、本実施形態では、触媒を用いた熱アニールとレーザーアニールとを併用することによって第１非晶質シリコン層１２を結晶化させるが、触媒を用いた熱アニールのみによって第１非晶質シリコン層１２を結晶化しても構わない。第１非晶質シリコン層１２の結晶化の度合いは触媒の量を調整することによって行うことができる。触媒を用いた熱アニールのみによって第１非晶質シリコン層１２を結晶化しようとする場合は、比較的多量の触媒を用いることが好ましい。
【００５４】
次に、図４に示すように、例えばフッ化水素水溶液（フッ酸）等のエッチング液を用いて第１結晶化シリコン層１２ａの表面に露出した触媒シリサイド１５ａをエッチング除去する（図１におけるステップ３）。触媒シリサイド１５ａを除去することによって、純度の高い結晶化シリコン層を作製することができる。尚、エッチング液は第１結晶化シリコン層１２ａをほとんど浸食しないため、第１結晶化シリコン層１２ａに埋没した触媒シリサイド１５ｂはこの工程で除去することはできない。
【００５５】
図５に示すように、第１結晶化シリコン層１２ａの上に実質的に非晶質シリコンからなる第２非晶質シリコン層１６を形成する（図１におけるステップ４）。第２非晶質シリコン層１６はプラズマ化学蒸着法（プラズマＣＶＤ）法等により、層厚１〜２００ｎｍ（好ましくは５〜５０ｎｍ、更に好ましくは１０〜３０ｎｍ）程度に形成することができる。良質な第２非晶質シリコン層１６を得る観点から、第２非晶質シリコン層１６の形成工程は４００℃以下で行うことが好ましい。
【００５６】
第２非晶質シリコン層１６に紫外光を照射してレーザーアニールを施すことにより第２結晶化シリコン層１６ａを形成する（図１におけるステップ５）。尚、レーザーアニールには、４００ｎｍ以下の波長のレーザーを用いることが好ましい。例えばＸｅＣｌエキシマレーザー（波長３０８ｎｍ）等を用いることができる。比較的短波長のレーザー光を用いることによって、第２非晶質シリコン層１６を局所的に加熱することができる。具体的には、第１結晶化シリコン層１２ａをあまり加熱せず、第２非晶質シリコン層１６のみを効果的に加熱することができる。また、レーザーアニールを施す際には基板１０を例えば２００〜４５０℃程度に加熱することが好ましい。
【００５７】
このレーザーアニール工程では、第１結晶化シリコン層１２ａ内に存在するシリコンの結晶を核として結晶化が進行する。このため、第２非晶質シリコン層１６のレーザーアニール工程中に亘って第１結晶化シリコン層１２ａに結晶化シリコン（シリコンの結晶）が常に存在していることが好ましい。換言すれば、レーザーアニールを施すことによって第１結晶化シリコン層１２ａにも熱が供給され、第１結晶化シリコン層１２ａ内の結晶化シリコンの一部が溶融されるが、第１結晶化シリコン層１２ａのすべてが溶融されないような層厚に第１結晶化シリコン層１２ａを形成しておくことが好ましい。このようにすることによって、良質な結晶化シリコン層を作製することができる。
【００５８】
好ましい第１結晶化シリコン層１２ａの層厚（第１非晶質シリコン層１２の層厚）は、使用するレーザーの波長、出力、口径等によって変化する。例えば、エキシマレーザーを用いる場合、第１結晶化シリコン層１２ａの層厚（第１非晶質シリコン層１２の層厚）は１ｎｍ以上２００ｎｍ以下であることが好ましい。上述の通り、短波長のレーザー光を用いるほど局所的な加熱が可能になるため、エキシマレーザーよりも更に短波長の光を出射させることができるレーザーを用いた場合には第１結晶化シリコン層１２ａの層厚（第１非晶質シリコン層１２の層厚）は１ｎｍ以下であってもよい。
【００５９】
形成した第２結晶化シリコン層１６ａの表面を、例えばフッ化水素水溶液等を用いて洗浄することによって第１結晶化シリコン層１２ａ及び第２結晶化シリコン層１６ａからなる結晶化シリコン層１７を作製することができる（図１におけるステップ６）。
【００６０】
尚、触媒シリサイド１５ａをエッチング除去する工程において、オーバーエッチングが発生し、オーバーコート層１１の一部がエッチングされる場合がある（図４参照）。しかしながら、本実施形態に係る製造方法では、その上に第２結晶化シリコン層１６ａが形成される。このため、結晶化シリコン層に欠損等が少なく、比較的表面が平滑な、優れた半導体特性を有する結晶化シリコン層１７を作製することができる（図６参照）。また、このため、後に結晶化シリコン層の上に形成する層のカバレッジ不良の発生も効果的に抑制することができる。
【００６１】
本実施形態に係る製造方法では、結晶化シリコン層を一度に形成せず、第１非晶質シリコン層１２と第２非晶質シリコン層１６とから２段階に分けて形成する。このため、同一厚さの結晶化シリコン層を形成する場合、従来の製造方法における非晶質シリコン層よりも本発明に係る製造方法における第１非晶質シリコン層１２の方が層厚が薄い。ここで、非晶質シリコン層の結晶化に要する触媒の量は結晶化しようとする非晶質シリコン層の層厚に相関する。具体的には、結晶化しようとする非晶質シリコン層の層厚が厚くなるに従って、結晶化に要する触媒の量も増加する。このため、本実施形態に係る製造工程において生じるシリサイドの量は従来の製造工程において生じるシリサイドの量よりも少ない。従って、本実施形態に係る製造方法によれば、シリサイドの少ない高品位な結晶化シリコン層１７が得られるので、高性能なＴＦＴ基板１を作製することができる。
【００６２】
次に、結晶化シリコン層１７の上に酸化シリコン膜やチッ化シリコン膜等の絶縁性薄膜を形成し、フォトリソグラフィー法等を用いて所望の形状にパターニングすることによりマスク１８を形成する。マスク１８はＴＦＴ活性領域となる領域を完全に覆うように形成することが好ましい。尚、例えば酸化シリコン膜からマスク１８を形成する場合、テトラエトキシオルトシリケート（ＴＥＯＳ）を原料とし、酸素と共にＲＦプラズマＣＶＤ法を用いて成膜することができる。マスク１８は層厚が１００ｎｍ〜４００ｎｍであることが好ましい。
【００６３】
図７に示すように、マスク１８の上から結晶化シリコン層１７にリンをドーピングする（図１におけるステップ７）。これにより、マスク１８に被覆されていない領域の結晶化シリコン層１７にリンが注入される。一方、マスク１８に被覆された領域の結晶化シリコン層１７にはリンはドーピングされない。以下、リンがドーピングされない領域の結晶化シリコン層を１７ａとし、リンがドーピングされる領域の結晶化シリコン層を１７ｂとして説明する。
【００６４】
リンを結晶化シリコン層１７にドーピングした後、基板１０に加熱処理を施す。この加熱処理によって結晶化シリコン層１７にわずかに残存する触媒（ニッケル等）がリンに引き寄せされる。その結果、結晶化シリコン層１７ａにおける触媒の濃度を大幅に低減することができるので、結晶化シリコン層１７ａの半導体特性を大幅に向上することができる。
【００６５】
次にマスク１８をエッチング除去する。マスク１８のエッチング除去は例えば１：１０バッファード酸（ＢＨＦ）を用いたウエットエッチングによって行うことができる。その後、不要な結晶化シリコン層１７の部分を除去して素子間分離を行う（図８、図１におけるステップ８）。
【００６６】
結晶化シリコン層１７の上にゲート酸化膜１９を形成する（図１におけるステップ９）。ゲート酸化膜１９は酸化シリコン膜やチッ化シリコン膜等により形成することができる。例えば、酸化シリコン膜によってゲート酸化膜１９を形成する場合、テトラエトキシオルトシリケート（ＴＥＯＳ）を原料とし、酸素と共にＲＦプラズマＣＶＤ法を用いて成膜することができる。
【００６７】
ゲート酸化膜１９成膜後、ゲート酸化膜１９自身のバルク特性及び結晶化シリコン層１７とゲート酸化膜１９との界面特性を向上させるために、不活性ガス（窒素、アルゴン等）雰囲気中において４００〜６００℃程度で１〜４時間程度アニールすることが好ましい。
【００６８】
ゲート酸化膜１９の上に、ゲート電極２０を形成する（図１におけるステップ１０）。ゲート電極２０は例えばアルミニウムにより、スパッタ法及びフォトリソグラフィー法を用いて形成することができる。ゲート酸化膜１９の層厚は４００〜８００ｎｍ程度であることが好ましい。
【００６９】
ゲート電極２０の表面を陽極酸化することによって、ゲート電極２０の表面に酸化物層２１を形成する（図９）。
【００７０】
次に、ゲート電極２０と酸化物層２１をマスクとして、結晶化シリコン層１７のＴＦＴ活性領域に不純物（リン等）を注入する（図１におけるステップ１１）。ドーピングガスとしては例えばフォスフィン（ＰＨ3）を用いることができる。不純物が注入（ドーピング）されたＴＦＴ活性領域は後の工程によってソース領域又はドレイン領域となる。不純物が注入されない領域は後にＴＦＴのチャネル領域となる。
【００７１】
不純物注入後、レーザー光を照射することによってアニールを行い、注入した不純物の活性化を行う。同時に、結晶化シリコン層１７のうち、不純物注入工程で結晶性が劣化した部分の結晶性の改善を図ることができる。
【００７２】
図１０に示すように、層間絶縁膜２２を形成する（図１におけるステップ１２）。層間絶縁膜２２は、ＣＶＤ法等を用いて、例えば酸化シリコン膜やチッ化シリコン膜等により形成することができる。
【００７３】
層間絶縁膜２２に、それぞれ結晶化シリコン層１７ｂに開口するコンタクトホール２２ａ、２２ｂを形成する。コンタクトホール２２ａを被覆するように、金属材料（例えばチッ化チタン膜とアルミニウム膜の積層）によってソース電極２３を形成する。ソース電極２３はコンタクトホール２２ａを経由して結晶化シリコン層１７ｂに電気的に接続される。尚、チッ化チタン膜はアルミニウムが結晶化シリコン層１７に拡散することを抑止するバリア層として機能する。
【００７４】
コンタクトホール２２ｂを被覆するように、透明電極材料（インジウムスズ酸化物等）によって画素電極２４を形成する（図１におけるステップ１３）。画素電極２４はコンタクトホール２２ｂを経由して結晶化シリコン層１７ｂに電気的に接続される。
【００７５】
最後に、例えば水素雰囲気中においてアニールすることによって図１０、１１に表されるＴＦＴ基板１を完成させる。
【００７６】
上述の通り、本実施形態に係る製造方法によれば、純度が高く、平滑な、優れた半導体特性を有する結晶化シリコン層１７を形成することができるので、高性能な液晶表示装置等の半導体装置を製造することができる。
【産業上の利用可能性】
【００７７】
以上説明したように、本発明に係る製造方法によれば、高性能な半導体装置を製造することができるため、携帯電話、デジタルカメラ、ＰＤＡ、サブノート（ウェアラブル）パソコン、ＨＭＤ等の製造に有用である。
【図面の簡単な説明】
【００７８】
【図１】ＴＦＴ基板１の作成工程を示すフォローチャートである。
【図２】ＴＦＴ基板１の作製工程を説明するための断面図である。
【図３】ＴＦＴ基板１の作製工程を説明するための断面図である。
【図４】ＴＦＴ基板１の作製工程を説明するための断面図である。
【図５】ＴＦＴ基板１の作製工程を説明するための断面図である。
【図６】ＴＦＴ基板１の作製工程を説明するための断面図である。
【図７】ＴＦＴ基板１の作製工程を説明するための断面図である。
【図８】ＴＦＴ基板１の作製工程を説明するための断面図である。
【図９】ＴＦＴ基板１の作製工程を説明するための断面図である。
【図１０】ＴＦＴ基板１の作製工程を説明するための断面図である。
【図１１】本実施形態に係る製造方法により作製されたＴＦＴ基板１の平面図である。
【図１２】従来の結晶性のシリコン層１０３の作製工程を説明するための断面図である。
【図１３】従来の結晶性のシリコン層１０３の作製工程を説明するための断面図である。
【図１４】従来の結晶性のシリコン層１０３の作製工程を説明するための断面図である。
【図１５】従来の結晶性のシリコン層１０３の作製工程を説明するための断面図である。
【符号の説明】
【００７９】
１      ＴＦＴ基板
１０      基板
１１      オーバーコート層
１２      第１非晶質シリコン層
１２ａ    第１結晶化シリコン層
１３      触媒層
１４      積層
１５      触媒シリサイド
１６      第２非晶質シリコン層
１６ａ    第２結晶化シリコン層
１７      結晶化シリコン層
１８      マスク
１９      ゲート酸化膜
２０      ゲート電極
２１      酸化物層
２２      層間絶縁膜
２３      ソース電極
２４      画素電極
【図１】
2006324564.tif 000003
【図２】
2006324564.tif 000004
【図３】
2006324564.tif 000005
【図４】
2006324564.tif 000006
【図５】
2006324564.tif 000007
【図６】
2006324564.tif 000008
【図７】
2006324564.tif 000009
【図８】
2006324564.tif 000010
【図９】
2006324564.tif 000011
【図１０】
2006324564.tif 000012
【図１１】
2006324564.tif 000013
【図１２】
2006324564.tif 000014
【図１３】
2006324564.tif 000015
【図１４】
2006324564.tif 000016
【図１５】
2006324564.tif 000017