(57)【要約】【課題】Ｄ／Ａ変換器の固有非直線歪、経時変化などによる非直線歪を軽減する直並列型ＡＤ変換器を提供する。【解決手段】上位Ａ／Ｄ変換器１と、Ｄ／Ａ変換器２と、入力信号とＤ／Ａ変換器２の出力をアナログ加算する加算器３と、下位Ａ／Ｄ変換器４と、制御回路５とから構成され、制御回路５に、同一の入力信号強度に対し、現在のＤ／Ａ変換器２の出力信号におけるＡ／Ｄ変換結果とＤ／Ａ変換器２を操作して隣の下位Ａ／Ｄ変換ダイナミックレンジ範囲におけるＡ／Ｄ変換結果との差を算出する手段と、この差値を補正係数として記憶する手段を備え、入力信号が変化し、隣の下位Ａ／Ｄ変換ダイナミックレンジ範囲に移行したときこの補正係数を用いてＡ／Ｄ変換結果を補正する。【選択図】図１
2006324733.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に対して十分なダイナミックレンジを有する第1のＡ／Ｄ変換器と、この第１のＡ／Ｄ変換器よりも小さいダイナミックレンジを持つ第２のＡ／Ｄ変換器と、前記第１のＡ／Ｄ変換器の出力に基づき、後記加算器の出力が前記第２のＡ／Ｄ変換器のダイナミックレンジ内に納まるようにアナログ信号を出力するＤ／Ａ変換器と、このＤ／Ａ変換器の出力と前記入力信号とを加算し、その結果を前記第２のＡ／Ｄ変換器に入力する加算器と、前記第１及び第２のＡ／Ｄ変換器及びＤ／Ａ変換器を制御する制御回路とを備えるアナログ・デジタル変換器において、
現時点で有効としている前記Ｄ／Ａ変換器の出力状態における前記第２のＡ／Ｄ変換器の変換結果と、前記第２のＡ／Ｄ変換器のダイナミックレンジ内で前記Ｄ／Ａ変換器の出力をずらした場合の変換結果とを比較する比較手段と、Ｄ／Ａ変換器出力を変更した場合に発生する歪を前記比較手段の比較結果に基づいて補正する手段とを有することを特徴とするアナログ・デジタル変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は直並列型のアナログ・デジタル変換器（直並列型Ａ／Ｄ変換器）に関する。
【背景技術】
【０００２】
アナログ信号をデジタル値に変換するために、Ａ／Ｄ変換器が使用されている。このＡ／Ｄ変換器には，変換できる範囲（ダイナミックレンジ）と分解性能があり、ダイナミックレンジを大きく取れば、入力換算分解能が低下する。
【０００３】
従来、上記の点を解消するために、入力信号とＤ／Ａ変換器出力を加算して，Ａ／Ｄ変換器に入力される信号範囲を制限し、必要とするＡ／Ｄ変換器分解能を得る方法が直並列型Ａ／Ｄ変換器（サブレンジングＡ／Ｄ変換器）としてしられている（例えば特許文献1参照）。
【０００４】
この種の直並列型Ａ／Ｄ変換器は、図１に示すように、入力信号を入力に受ける上位Ａ／Ｄ変換器１と、この上位Ａ／Ｄ変換器１の変換値をアナログ信号に変換するＤ／Ａ変換器２と、入力信号とＤ／Ａ変換器２の出力を受けてアナログ加算する（入力信号から上位Ａ／Ｄ変換器１の変換結果相当のアナログ値を減算）加算器３と、加算器3の出力を受けてデジタル値に変換する下位Ａ／Ｄ変換器４と、上位Ａ／Ｄ変換器１、Ｄ／Ａ変換器２、及び下位Ａ／Ｄ変換器４の信号取り込み及び制御をする制御回路5とを、ハード構成として備えている。
【０００５】
この直並列型Ａ／Ｄ変換器では、入力信号に対し十分なダイナミックレンジを有する上位Ａ／Ｄ変換器１で、入力信号が粗く、大まかにＡ／Ｄ変換されて入力信号の上位ビットが制御回路５に取り込まれる。一方、制御回路５は、取り込んだ上位Ａ／Ｄ変換器１の変換結果を基に、加算器３の出力が、下位Ａ／Ｄ変換器４のダイナミックレンジ内に納まるようにコードを求め、Ｄ／Ａ変換器２にそのコードを設定する。Ｄ／Ａ変換器２は、設定されたコードに応じたアナログ信号を加算器３に入力し、加算器３はその出力を下位Ａ／Ｄ変換器４に加える。下位Ａ／Ｄ変換器４は、デジタル変換により入力信号の下位ビットを得、制御回路５に与える。制御回路５では、上位A／D変換器１と、下位Ａ／Ｄ変換器４の変換結果を演算し、入力信号のデジタル変換値を求める。
【０００６】
また、この種の直並列型Ａ／Ｄ変換器では、下位Ａ／Ｄ変換器のダイナミックレンジは、上位Ａ／Ｄ変換器のＬＳＢ（これに相当するＤ／Ａ変換結果値）よりも大きく設定してオーバラップさせ、下位Ａ／Ｄ変換器の精度で全体の精度が決まるように設計されている。
【特許文献１】特開平２−２１６９１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の直並列型Ａ／Ｄ変換器では、例えば図２に示すように入力信号；出力コード特性におけるＤ／Ａ＝１のときの下位Ａ／Ｄ変換器のダイナミックレンジＤＲ１と，Ｄ／Ａ＝２のときの下位Ａ／Ｄ変換器のダイナミックレンジＤＲ２につき、オーバラップ範囲を設けている。そのため、オーバラップ部分では、Ｄ／Ａ変換器に与えるコードは、少なくとも大きめの値と小さめの値の２種類が存在することになる。
【０００８】
Ｄ／Ａ変換器が、理想的に入力コードに対して比例関係にあるアナログ信号が出力されれば、図３に示すようにＤ／Ａ＝１のときの下位Ａ／Ｄ変換器のダイナミックレンジＤＲ１と，Ｄ／Ａ＝２のときの下位Ａ／Ｄ変換器のダイナミックレンジＤＲ２は、オーバラップ部分が重なり、入力信号に対する出力コードは一意的に決まるため、何ら問題はないが、現実のＤ／Ａ変換器は非直線性誤差が存在するため図２に示すように、同一の入力信号に対して、２つの出力コードが存在することになる。図２において、入力信号がオーバラップ部分を横切り変化した場合、このオーバラップ部分のどこかで,不連続性に起因する入力信号と異なる動き（歪）が生じるおそれがある。
【０００９】
この発明は、上記問題点に着目してなされたものであって、Ｄ／Ａ変換器の固有非直線歪、経時変化などによる非直線歪を軽減する直並列型Ａ／Ｄ変換器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明の直並列型Ａ／Ｄ変換器は、入力信号に対して十分なダイナミックレンジを有する第1のＡ／Ｄ変換器（上位Ａ／Ｄ変換器）と、この第１のＡ／Ｄ変換器よりも小さいダイナミックレンジを持つ第２のＡ／Ｄ変換器（下位Ａ／Ｄ変換器）と、前記第１のＡ／Ｄ変換器の出力に基づき、後記加算器の出力が前記第２のＡ／Ｄ変換器のダイナミックレンジ内に納まるようにアナログ信号を出力するＤ／Ａ変換器と、このＤ／Ａ変換器の出力と前記入力信号とを加算し、その結果を前記第２のＡ／Ｄ変換器に入力する加算器と、前記第１のＡ／Ｄ変換器、第２のＡ／Ｄ変換器及びＤ／Ａ変換器を制御する制御回路とを備えるアナログ・デジタル変換器において、現時点で有効としている前記Ｄ／Ａ変換器出力状態における前記第２のＡ／Ｄ変換器の変換結果と、前記第２のＡ／Ｄ変換器のダイナミックレンジ内で前記Ｄ／Ａ変換器の出力をずらした場合の変換結果とを比較する比較手段と、前記Ｄ／Ａ変換器出力を変更した場合に発生する歪を前記比較手段の比較結果に基づいて補正する手段とを有することを特徴とする。
【発明の効果】
【００１１】
この発明によれば、動作環境において、現時点で有効としている前記Ｄ／Ａ変換器出力状態における前記第２のＡ／Ｄ変換器の変換結果と、前記第２のＡ／Ｄ変換器のダイナミックレンジ内で前記Ｄ／Ａ変換器の出力をずらした場合の変換結果とを比較して補正係数を算出し、この補正係数を用いてＡ／Ｄ変換時に補正するので、温度ドリフトなど経時変化も含めた固有誤差の影響を受けることなく変換できる。
【００１２】
また、ＦＦＴ解析を行う場合、信号に不連続が存在すると、解析結果に大きな影響を与えることは周知の事実であるが、この発明の補正を行えば、大きなダイナミックレンジと分解能を両立した上で、直並列Ａ／Ｄ変換器固有のレンジ間で発生する信号歪をなくすことができる。
【発明を実施するための最良の形態】
【００１３】
以下、実施の形態により、この発明をさらに詳細に説明する。この発明の一実施形態アナログ・デジタル変換器のハード構成は、基本的には、図１に示す回路と同様である。この実施形態回路は、制御回路５として，ＣＰＵを使用している。この実施形態アナログ・デジタル変換器の特徴は、入力信号をＡ／Ｄ変換処理する過程において、制御回路５に、上位Ａ／Ｄ変換器１の変換出力を取り込む機能、取り込んだ上位Ａ／Ｄ変換器１の変換結果を基に、加算器３の出力が、下位Ａ／Ｄ変換器４のダイナミックレンジ内に納まるようにコードを求め、Ｄ／Ａ変換器２にそのコードを設定する機能、同一の入力信号強度に対し、現在のＤ／Ａ変換器２の出力信号におけるＡ／Ｄ変換結果とＤ／Ａ変換器２を操作して隣の下位Ａ／Ｄ変換ダイナミックレンジ範囲におけるＡ／Ｄ変換結果の差を算出する機能、この差値を補正係数（補正値）として記憶し、入力信号が変化し、隣の下位Ａ／Ｄ変換ダイナミックレンジ範囲に移行したときこの補正係数を用いてＡ／Ｄ変換結果を修正する機能を備えている点である。
【００１４】
この、実施形態直並列型アナログ・デジタル変換器の変換処理動作を図４に示すフロー図を参照して説明する。処理が開始されると、先ずステップＳＴ１において、入力信号が入力されると上位Ａ／Ｄ変換器１で入力信号がデジタル信号Ｄｉに変換され、粗い大まかな入力信号が制御回路５に取り込まれる。続いてステップＳＴ２へ移行する。
【００１５】
ステップＳＴ２においては、取り込んだ上位Ａ／Ｄ変換器１の変換結果値Ｄｉを用い、加算器３の出力、つまり、入力信号ＡｉとＤ／Ａ変換器２の出力の加算出力が、下位Ａ／Ｄ変換器４のダイナミックレンジ内に納まるようにＤ／Ａ変換器２に与えるコードＤｃを算出する。次にステップＳＴ３へ移行し、Ｄ／Ａ変換器に算出したコードＤｃを設定する。続いて、ステップＳＴ４へ移行する。
【００１６】
ステップＳＴ４においては、入力信号Ａｉが変化し、下位Ａ／Ｄ変換器４の変換結果が隣の下位変換ダイナミックレンジとのオーバラップ範囲に入ったか否か判定する。今一例として、図２に示すようにＤ／Ａ変換器２に設定されたコードがＤｃ１のときの下位Ａ／Ｄ変換器４のダイナミックレンジをＤＲ１とし、Ｄ／Ａ変換器２に設定されたコードＤｃ２のときの下位Ａ／Ｄ変換器４のダイナミックレンジをＤＲ２とする。下位Ａ／Ｄ変換器４のダイナミックレンジがＤＲ１であり、その状態で、入力信号Ａｉが変化し、入力信号Ａ１となったと想定する。この入力信号Ａ１は、ダイナミックレンジＤＲ１の範囲であり、また、ダイナミックレンジＤＲ２の範囲でもある。つまり、オーバラップ範囲に入ったことになる。ステップＳＴ４において、オーバラップの範囲に入ったことが判定されると、ステップＳＴ５へ移行する。
【００１７】
ステップＳＴ５においては、現在の下位Ａ／Ｄ変換器４のダイナミックレンジＤＲ１におけるＡ／Ｄ変換値Ｄ１を取得し、記憶する。次にステップＳＴ６に移行する。ステップＳＴ６においては、Ｄ／Ａ変換器２に与えるコードをＣ２に変換する。そして、ステップＳＴ７へ移行する。ステップＳＴ７においては、下位Ａ／Ｄ変換器４の隣のダイナミックレンジＤＲ２のおけるＡ／Ｄ変換値Ｄ２を取得し、記憶する。続いてステップＳＴ８へ移行する。
【００１８】
ステップＳＴ８においては、現在のダイナミックレンジＤＲ１と隣のダイナミックレンジＤＲ２における下位Ａ／Ｄ変換器４の変換出力Ｄ１，Ｄ２及びＤ／Ａ変換器２に与えたコード変化量Ｃ１−Ｃ２から、隣の下位Ａ／Ｄ変換器４のダイナミックレンジＤＲ２に移行した場合の補正係数を算出する。
【００１９】
具体的には、次のようにして補正係数を求める。
【００２０】
入力信号強度Ａ１は、同じなので,現在のＤ／Ａ変換状態に対する隣のダイナミックレンジＤＲ２におけるＤ／Ａ誤差の変化量は、
入力信号＝現在のＤ／Ａ出力値＋現在の下位Ａ／Ｄ変換値
＝現在のＤ／Ａ設定コード＋現在の下位Ａ／Ｄ変換値
＝（隣のレンジにおけるＤ／Ａ設定コード＋Ｄ／Ａ変換量誤差）＋隣のレンジにおける下位Ａ／Ｄ変換値
と、表せる。したがって、
Ｄ／Ａ誤差変化量＝現在のＤ／Ａ設定コード＋現在の下位Ａ／Ｄ変換値
−隣のレンジにおけるＤ／Ａ設定コード−隣のレンジにおける下位Ａ／Ｄ変換値
このＤ／Ａ誤差変化量を、補正係数（補正値）として記憶する。次にステップＳＴ９へ移行する。
ステップＳＴ９においては、補正係数算出後の入力信号のＡ／Ｄ変換処理を実行する。
すなわち、補正係数を算出し、記憶した時点から、さらに、入力信号が変化し、隣のダ
イナミックレンジＤＲ２のみで扱えるようになれば、得られた下位Ａ／Ｄ変換値から補
正係数を減じて補正を行う。
【００２１】
この方法により、初期のレンジにおけるＤ／Ａの誤差は残るものの、下位Ａ／Ｄ変換
器のダイナミックレンジを切り替える時に発生する歪をなくすことができる。
【００２２】
図５は、この発明の他の実施形態の直並列型Ａ／Ｄ変換器のハード構成を示すブロ
ック図である。図１の回路では、入力側に上位Ａ／Ｄ変換器１を、出力側に下位Ａ／Ｄ
変換器４と、ハード的に２個のＡ／Ｄ変換器を用いているが、ここでは、Ａ／Ｄ変換器
を一個とし、先ず初めに入力信号をマルチプレクサ１６より、Ａ／Ｄ変換器１１に加え、
上位Ａ／Ｄ変換し、この上位Ａ／Ｄ変換値をＤ／Ａ変換器１２でアナログ値に変換して、
加算器１３の入力の一端に加え、入力信号と加算して、マルチプレクサ１６を入力信号
のみから、加算器１３側に切替え、Ａ／Ｄ変換器１１に入力し、このＡ／Ｄ変換器１１
で下位Ａ／Ｄ変換を行う。
【００２３】
この実施形態直並列型Ａ／Ｄ変換器においても、補正係数の、算出及び補正処理
は、図４と同様に行う。
【図面の簡単な説明】
【００２４】
【図１】この発明が実施される直並列型Ａ／Ｄ変換器のハード構成を示すブロック図である。
【図２】直並列型Ａ／Ｄ変換器の下位Ａ／Ｄ変換器のレンジの相違による特性歪の発生を説明する図である。
【図３】直並列型Ａ／Ｄ変換器の下位Ａ／Ｄ変換器のレンジの相違による同特性歪をなくせる理想的な特性を示す図である。
【図４】この発明の実施形態直並列型Ａ／Ｄ変換器の変換処理を説明するフロー図である。
【図５】この発明の他の実施形態直並列型Ａ／Ｄ変換器の回路構成を示すブロック図である。
【符号の説明】
【００２５】
１                                  上位Ａ／Ｄ変換器
２，１２                            Ｄ／Ａ変換器
３  、１３                          加算器
４                                 下位Ａ／Ｄ変換器                                
５  、１５                          制御回路（ＣＰＵ）
１１                                Ａ／Ｄ変換器
１６                                マルチプレクサ
【図１】
2006324733.tif 000003
【図２】
2006324733.tif 000004
【図３】
2006324733.tif 000005
【図４】
2006324733.tif 000006
【図５】
2006324733.tif 000007