(57)【要約】【課題】  半導体の製造工程技術を利用してプリズムを製造する方法を提供する。【解決手段】  本発明のプリズムの製造方法は次のステップを含む。先ず、半導体の製造工程を利用してウェーハ上にマスタ型を形成する。前記マスタ型に電鋳工程を行って型１０２を形成する。続いて、型１０２を使用して圧縮成形工程や射出成形工程などの従来技術によりプリズムを大量生産する。【選択図】  図１Ｃ
2006313300.tif 000002
【特許請求の範囲】
【請求項１】
半導体の製造工程を利用してウェーハ上にマスタ型を形成するステップと、
前記マスタ型に電鋳工程を行って、前記マスタ型の構造に対応する構造を有する型を形成するステップと、
前記型を使用してプリズムを製造するステップと、
を含むことを特徴とするプリズムの製造方法。
【請求項２】
前記型は、プリズムを製造する圧縮成形工程または射出成形工程に使用されることを特徴とする請求項１記載のプリズムの製造方法。
【請求項３】
前記マスタ型を形成する電鋳工程を行う前に、前記マスタ型上に金属層を形成することを特徴とする請求項１記載のプリズムの製造方法。
【請求項４】
前記マスタ型上に前記金属層を形成するとき、スパッタリング法または蒸着法を利用することを特徴とする請求項３記載のプリズムの製造方法。
【請求項５】
前記半導体の製造工程は、ＫＯＨ溶液、ＥＤＰ溶液またはＴＭＡＨ溶液を使用するウェットエッチング工程を含むことを特徴とする請求項１記載のプリズムの製造方法。
【請求項６】
前記ウェーハ上に酸化物層を形成し、前記酸化物層をパターニングするステップと、
ＫＯＨ溶液、ＥＤＰ溶液またはＴＭＡＨ溶液を使用するウェットエッチング工程を前記パターニングされたウェーハに行うステップと、
を含むことを特徴とする請求項１記載のプリズムの製造方法。
【請求項７】
前記酸化物層は二酸化ケイ素からなることを特徴とする請求項６記載のプリズムの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプリズムの製造方法に関し、特に半導体の製造工程技術を利用してプリズムを製造する方法に関する。
【背景技術】
【０００２】
プリズム構造は、光学素子中で光路を変えたり光を分割したりするために広く使用される。一般にプリズム構造の製造方法は二つある。第１の方法は、機械加工方法を利用してプリズムを直接に形成する方法である。そして、第２の方法は、機械加工方法を利用して型を形成し、その型を使用して圧縮成形や射出成形などといった従来の製造方法によりプリズムを大量生産する方法である。
【０００３】
しかし、第１の方法は大量生産に適さず、ナノスケール構造のプリズムを製造することもできなかった。また、第２の方法は大量生産することができるが、ナノスケールの型を形成するため、電子線描画装置、イオンビーム描画装置または放電プロセス装置などといった非常に高価な装置が必要であった。そのため、第２の方法により面積が大きい型を製作する場合、非常に多くのコストがかかった。
【０００４】
一方、電気機器内に設置される光学素子は益々多くなってきている。つまり、電気機器の変化の歩調に合わせて工学素子もスピーディに変えなければならないということである。そのため、迅速かつ低コストに型を形成する方法が強く求められていた。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の第１の目的は、プリズムの製造方法を提供することにある。
本発明の第２の目的は、半導体の製造工程を利用してプリズム構造を形成する方法を提供することにある。
本発明の第３の目的は、プリズムの型を形成する方法を提供することにある。
本発明の第４の目的は、光学素子の型を形成する方法を提供することにある。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明のプリズムの製造方法は次のステップを含む。先ず、半導体の製造工程を利用してウェーハ上にマスタ型を形成する。前記マスタ型に電鋳工程を行って型を形成する。続いて、型を使用して圧縮成形工程や射出成形工程などの従来技術によりプリズムを大量生産する。
【０００７】
また、本発明のプリズムの製造方法は次のステップを含む。先ず、ウェットエッチング工程を利用してウェーハ上に異なるスケールのピラミッド型構造を形成する。次に、ウェーハ上に導電層が形成される。続いて、電鋳工程をウェーハに行って型を形成する。最後に、型を使用して圧縮成形工程や射出成形工程などの従来技術によりプリズムを大量生産する。
【０００８】
さらに、本発明のプリズムの製造方法は次のステップを含む。先ず、シリコンウェーハ上に形成された酸化物層をパターニングしてから、ウェットエッチング工程を行い、ウェーハ表面上に溝を形成する。次に導電層が溝上に形成される。そして、電鋳工程をシリコンウェーハに行って型を形成する。最後に、型を使用して圧縮成形工程や射出成形工程などの従来技術によりプリズムを大量生産する。
【発明の効果】
【０００９】
本発明はプリズムの製造方法を提供する。本発明は半導体の製造工程をウェーハに適用してマスタ型を形成する。続いて、電鋳工程をマスタ型に利用して型を形成する。そして、その型を使用して、圧縮成形や射出成形などといった従来の製造方法によりプリズムを大量生産することができる。本発明には機械加工が用いられていないため、型のスケールは半導体加工技術に関係する。つまり、半導体の製造工程技術がナノスケールに達すれば、型およびプリズムはナノスケールに形成することができる。
【発明を実施するための最良の形態】
【００１０】
本発明は、先ず半導体の製造工程を利用してウェーハ上にプリズム構造を形成する。続いて、モデリング工程を行って、ウェーハ中に形成されるプリズム構造に対応した構造を有する型が形成される。次に、この型を使用してプリズムが大量生産される。この型の製造方法には機械加工や電子線加工の工程が必要ないため、生産コストを減らすことができる。また、半導体の製造工程を利用してナノメータスケールのプリズム構造を形成することができる。また以下では三つの実施形態を用いて本発明を説明するが、本発明の応用はこれら三つの実施形態だけに限定されるわけではなく、さらに様々な半導体の製造工程を組み合わせて必要なプリズム構造を形成することもできる。
【００１１】
（第１実施形態）
図１Ａから図１Ｃは、本発明の第１実施形態による異なるスケールのピラミッド型構造である型の形成を示す模式図である。先ず図１Ａに示すように、シリコンウェーハ１００が準備される。そしてこのシリコンウェーハ１００は、Ｎ+型シリコンウェーハまたはＰ+型シリコンウェーハである。本発明の好適な実施形態では、ミラー指数（１００）であるシリコンウェーハが使用され、図１Ｂに示すようなマスタ型１０４が形成される。
【００１２】
図１Ｂに示すように、マスタ型１０４の製造方法は、先ずシリコンウェーハ１００の表面上に形成された酸化物層を除去してから、ＫＯＨを含む溶液を使用してシリコンウェーハ１００に異方性エッチングを行う。その溶液は、シリコンウェーハ１００の（１００）面が（１１１）面よりも高いエッチング率を有するため、エッチング工程が行われた後にピラミッド状の溝が形成される。シリコンウェーハ１００の表面にはパターニングが形成されていないため、様々なスケールで様々な溝が形成される。ここで注意しなければならないことは、他の実施形態では、ＴＭＡＨやＥＤＰもエッチング溶液として使用することができるという点である。マスタ型１０４が形成された後、モデリング工程が行われてマスタ型１０４のパターニングを有する型１０２を形成することができる。電鋳工程を行うため、先ずスパッタリング法または蒸着法により、マスタ型１０４中に導電層を形成する。ここで注意しなければならないことは、導電層の形成にはどんな導電材料も使用できるということである。導電層が形成された後、マスタ型１０４を電解液中に入れて従来の電鋳工程を行い、図１Ｃに示すように型１０２を形成する。型１０２が形成された後、圧縮成形や射出成形などといった従来の製造方法を利用してプリズムが大量生産される。
【００１３】
（第２実施形態）
図２Ａから図２Ｅは、本発明の第２実施形態によるストリップ構造の型の形成を示す模式図である。先ず、図２Ａに示すように、シリコンウェーハ２００が準備される。そして、このシリコンウェーハ２００は、Ｎ+型シリコンウェーハまたはＰ+型シリコンウェーハである。本発明の好適な実施形態では、ミラー指数（１００）であるシリコンウェーハが使用される。続いて、酸化工程またはその他の従来方法により、シリコンウェーハ２００上に酸化物層が形成される。本実施形態の酸化物層は二酸化シリコン層２０１からなる。
【００１４】
続いて、図２Ｂに示すように、二酸化シリコン層２０１上にフォトレジスト層が形成される。続いて、フォトリソグラフィ工程が行われてパターニングされたフォトレジスト層２０２が形成される。
【００１５】
そして、図２Ｃに示すように、パターニングされたフォトレジスト層２０２をマスクとして二酸化シリコン層２０１にエッチング工程が行われるが、本実施形態で用いられるエッチング工程はドライエッチングまたはウェットエッチングである。本発明の好適な実施形態のウェットエッチング工程は、弗化アンモニウムおよび弗化水素酸を使用して、フォトレジスト層２０２のパターンを二酸化シリコン層２０１へ転写する。そして、エッチング工程が完了すると、従来技術を利用してフォトレジスト層２０２を除去する。図２Ｃは、フォトレジスト層２０２を除去した後のシリコンウェーハを示す模式図である。
【００１６】
続いて、図２Ｄに示すように、ウェットエッチング工程を行ってウェーハ２００をエッチングするが、このエッチング工程では二酸化シリコン層２０１がマスクとして使用される。本発明の好適な実施形態では、ＫＯＨを含む溶液を使用してシリコンウェーハ２００に異方性エッチング工程を行ってＶ字状の溝が形成される。ここで注意しなければならないことは、ＴＭＡＨやＥＤＰもエッチング溶液に使用することができるということである。最後に、二酸化シリコン層２０１が除去されて、図２Ｅに示すようにマスタ型２０４が形成される。
【００１７】
マスタ型２０４が形成された後、電鋳工程を行って型２０６を形成する。先ずスパッタリング法または蒸着法により、マスタ型２０４中に導電層が形成される。導電層が形成された後、マスタ型２０４を電解液中に入れて従来の電鋳工程を行い、図２Ｆに示すように型２０６を形成する。そして、型２０６が形成された後に、圧縮成形や射出成形などといった従来の製造方法によりプリズムを大量生産する。ここで注意しなければならないことは、プリズム構造のスケールは、図２Ｃに示すように二酸化シリコン層２０１の幅Ｗと関係するということである。つまり、フォトリソグラフィ工程を利用して二酸化シリコン層２０１の幅Ｗを変えることにより、プリズム構造のスケールを変えることができる。
【００１８】
（第３実施形態）
図３Ａから図３Ｅは、本発明の第３実施形態による同じスケールのピラミッド型構造を有する型の形成を示す。図３Ａに示すように、シリコンウェーハ３００が準備される。シリコンウェーハ３００は、Ｎ+型シリコンウェーハまたはＰ+型シリコンウェーハである。本発明の好適な実施形態では、ミラー指数（１００）であるシリコンウェーハが使用される。続いて、酸化工程またはその他の従来方法により、シリコンウェーハ３００上に酸化物層が形成される。本実施形態の酸化物層は二酸化シリコン層３０１である。続いて、二酸化シリコン層３０１上にフォトレジスト層が形成される。続いて、フォトリソグラフィ工程が行われてパターニングされたフォトレジスト層３０２が形成される。
【００１９】
そして、図３Ｂに示すように、パターニングされたフォトレジスト層３０２をマスクとして二酸化シリコン層３０１にエッチング工程を行うが、本実施形態のエッチング工程ではドライエッチングまたはウェットエッチングが用いられる。本実施形態のウェットエッチング工程は、弗化アンモニウムおよび弗化水素酸を使用して、フォトレジスト層３０２のパターンを二酸化シリコン層３０１へ転写する。エッチング工程が完了すると、従来技術を利用してフォトレジスト層３０２を除去する。本実施形態の目的は、同じスケールを有するピラミッド型構造の型を形成することにある。そのため、二酸化シリコン層３０１のパターンはグリッド構造である。図３Ｃは、図３Ｂの平面図である。
【００２０】
続いて、図３Ｄに示すように、ウェットエッチング工程を行ってウェーハ３００をエッチングするが、そのエッチング工程では二酸化シリコン層３０１がマスクとして使用される。本発明の好適な実施形態では、ＫＯＨを含む溶液を使用することにより、シリコンウェーハ３００に異方性エッチング工程を行ってピラミッド型構造の溝を形成する。ここで注意しなければならないことは、他の実施形態ではＴＭＡＨやＥＤＰもエッチング溶液に使用することができるということである。最後に、二酸化シリコン層３０１が除去されてマスタ型３０４が形成される。マスタ型３０４が形成された後、スパッタリング法または蒸着法により、マスタ型３０４中に導電層を形成する。続いて、マスタ型３０４を電解液中に入れて従来の電鋳工程を行うことにより、型３０６を形成する。
【００２１】
図３Ｅは、型３０６を示す平面図である。二酸化シリコン層３０１のパターニングはグリッド構造であるため、ウェーハ３００上には同じスケールのピラミッド型構造の溝が形成される。そして、同じスケールを有するピラミッド型構造３０８が型３０６の表面上に形成される。次に、圧縮成形や射出成形などといった従来の製造方法によりプリズムが大量生産される。ここで注意しなければならないことは、プリズム構造のスケールは、図３Ｂおよび図３Ｃに示すように、二酸化シリコン層３０１の幅Ｗと関係するということである。つまり、フォトリソグラフィ工程を利用して二酸化シリコン層３０１の幅Ｗを変えることにより、プリズム構造のスケールを変えることができるということである。
【００２２】
ここで注意しなければならないことは、以上述べた実施形態は様々な実施形態の単なる一例であるということである。そのため、本発明はその他の半導体の製造工程を利用して異なる型を形成することにより、他のプリズム構造を形成することもできる。
【００２３】
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００２４】
【図１Ａ】本発明の第１実施形態による異なるスケールのピラミッド型構造に形成された型を示す模式図である。
【図１Ｂ】本発明の第１実施形態による異なるスケールのピラミッド型構造に形成された型を示す模式図である。
【図１Ｃ】本発明の第１実施形態による異なるスケールのピラミッド型構造に形成された型を示す模式図である。
【図２Ａ】本発明の第２実施形態によるストリップ構造に形成された型を示す模式図である。
【図２Ｂ】本発明の第２実施形態によるストリップ構造に形成された型を示す模式図である。
【図２Ｃ】本発明の第２実施形態によるストリップ構造に形成された型を示す模式図である。
【図２Ｄ】本発明の第２実施形態によるストリップ構造に形成された型を示す模式図である。
【図２Ｅ】本発明の第２実施形態によるストリップ構造に形成された型を示す模式図である。
【図２Ｆ】本発明の第２実施形態によるストリップ構造に形成された型を示す斜視図である。
【図３Ａ】本発明の第３実施形態による同じスケールのピラミッド型構造に形成された型を示す模式図である。
【図３Ｂ】本発明の第３実施形態による同じスケールのピラミッド型構造に形成された型を示す模式図である。
【図３Ｃ】図３Ｂを示す平面図である。
【図３Ｄ】本発明の第３実施形態による同じスケールのピラミッド型構造に形成された型を示す模式図である。
【図３Ｅ】本発明の第３実施形態による同じスケールのピラミッド型構造に形成された型を示す平面図である。
【符号の説明】
【００２５】
１００、２００、３００  シリコンウェーハ、１０２、２０６、３０６  型、１０４、２０４、３０４  マスタ型、２０１、３０１  二酸化シリコン層、２０２、３０２  フォトレジスト層、３０８  ピラミッド型構造
【図１Ａ】
2006313300.tif 000003
【図１Ｂ】
2006313300.tif 000004
【図１Ｃ】
2006313300.tif 000005
【図２Ａ】
2006313300.tif 000006
【図２Ｂ】
2006313300.tif 000007
【図２Ｃ】
2006313300.tif 000008
【図２Ｄ】
2006313300.tif 000009
【図２Ｅ】
2006313300.tif 000010
【図２Ｆ】
2006313300.tif 000011
【図３Ａ】
2006313300.tif 000012
【図３Ｂ】
2006313300.tif 000013
【図３Ｃ】
2006313300.tif 000014
【図３Ｄ】
2006313300.tif 000015
【図３Ｅ】
2006313300.tif 000016