(57)【要約】【課題】  タイミングジェネレータのハードウェア量の抑制が図られた固体撮像素子を提供する。【解決手段】  固体撮像装置は、電荷蓄積領域に蓄積された信号電荷に基づいてアナログ画像信号を生成する固体撮像素子と、アナログ画像信号をデジタル画像信号に変換するアナログデジタル変換器と、アナログデジタル変換器により変換されたデジタル画像信号を処理するための演算を行う演算素子及び演算素子が演算を行うために用いられるメモリを含むデジタル画像信号処理回路と、固体撮像素子がアナログ画像信号を生成するための駆動信号を生成するタイミングジェネレータとを有し、デジタル画像信号処理回路が含むメモリは、駆動信号を生成するための駆動パタンデータを格納し、タイミングジェネレータは、デジタル画像信号処理回路から駆動パタンデータを受信し、駆動パタンデータに基づいて駆動信号を生成する。【選択図】  図１
2006324811.tif 000002
【特許請求の範囲】
【請求項１】
入射光に対応した信号電荷を蓄積する複数の電荷蓄積領域を含み、該電荷蓄積領域に蓄積された信号電荷に基づいて、アナログ画像信号を生成する固体撮像素子と、
前記固体撮像素子により生成されたアナログ画像信号をデジタル画像信号に変換するアナログデジタル変換器と、
前記アナログデジタル変換器により変換されたデジタル画像信号を処理するための演算を行う演算素子、及び該演算素子が演算を行うために用いられるメモリを含むデジタル画像信号処理回路と、
前記固体撮像素子がアナログ画像信号を生成するための駆動信号を生成するタイミングジェネレータと
を有し、
前記デジタル画像信号処理回路が含むメモリは、前記駆動信号を生成するための駆動パタンデータを格納し、前記タイミングジェネレータは、該デジタル画像信号処理回路から該駆動パタンデータを受信し、該駆動パタンデータに基づいて該駆動信号を生成する固体撮像装置。
【請求項２】
前記デジタル画像信号処理回路が、前記アナログデジタル変換器からデジタル画像信号を受信するための画像信号端子を含み、前記駆動パタンデータが、該画像信号端子から出力される請求項１に記載の固体撮像装置。
【請求項３】
前記デジタル画像信号処理回路は、前記アナログデジタル変換器からデジタル画像信号を受信していない期間中に、前記駆動パタンデータを出力する請求項１または２に記載の固体撮像装置。
【請求項４】
前記アナログデジタル変換器と前記タイミングジェネレータとが、同一の半導体チップ上に形成されている請求項１〜３のいずれかに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置に関し、特に、固体撮像素子を駆動するための駆動信号を固体撮像素子外部から供給する固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置において、固体撮像素子が様々なモードで駆動される。例えば、静止画を撮影する場合には全画素読み出しモードで駆動され、動画を撮影する場合には間引き読み出しモードで駆動され、オートフォーカスを行う場合には高速読み出しモードで駆動される。例えば電荷結合素子（ＣＣＤ）型固体撮像素子では、信号電荷をホトダイオードから読み出して垂直電荷転送路中で転送するための駆動信号、信号電荷を水平電荷転送路中で転送するための駆動信号等が、駆動モードごとに異なる。固体撮像素子の高機能化に伴い、駆動モードの種類が増加する傾向にある。
【０００３】
駆動モードに対応した駆動パタンデータに基づいて、タイミングジェネレータが固体撮像素子の駆動信号を生成する。駆動パタンデータは、例えば、垂直電荷転送のための４相駆動信号それぞれの立上り及び立下りのタイミングを定める情報等を含む。従来の固体撮像装置では、タイミングジェネレータが、種々の駆動モードに対応した駆動パタンデータを予め格納したメモリ（例えばマスクＲＯＭ、ＳＲＡＭ）を有する。
【０００４】
【特許文献１】特開平５−１６１０８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
駆動モードの種類の増加に伴い、駆動パタンデータを格納するメモリの容量を増やさなければならない。これに起因して、タイミングジェネレータのハードウェア量が増加する。
【０００６】
本発明の一目的は、タイミングジェネレータのハードウェア量の抑制が図られた固体撮像装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、入射光に対応した信号電荷を蓄積する複数の電荷蓄積領域を含み、該電荷蓄積領域に蓄積された信号電荷に基づいて、アナログ画像信号を生成する固体撮像素子と、前記固体撮像素子により生成されたアナログ画像信号をデジタル画像信号に変換するアナログデジタル変換器と、前記アナログデジタル変換器により変換されたデジタル画像信号を処理するための演算を行う演算素子、及び該演算素子が演算を行うために用いられるメモリを含むデジタル画像信号処理回路と、前記固体撮像素子がアナログ画像信号を生成するための駆動信号を生成するタイミングジェネレータとを有し、前記デジタル画像信号処理回路が含むメモリは、前記駆動信号を生成するための駆動パタンデータを格納し、前記タイミングジェネレータは、該デジタル画像信号処理回路から該駆動パタンデータを受信し、該駆動パタンデータに基づいて該駆動信号を生成する固体撮像装置が提供される。
【発明の効果】
【０００８】
デジタル画像信号処理回路が有するメモリに格納された駆動パタンデータが、タイミングジェネレータに転送される。これにより、タイミングジェネレータが予め駆動パタンデータを記憶している必要がなくなるので、例えば、タイミングジェネレータが有するメモリの容量を減らすことができる。
【発明を実施するための最良の形態】
【０００９】
図１（Ａ）は、本発明の実施例による固体撮像装置のブロック図を示す。固体撮像素子１が、入射光に対応した画像信号を生成する。固体撮像素子１として、例えば電荷結合素子（ＣＣＤ）型固体撮像素子が用いられる。
【００１０】
図１（Ｂ）は、ＣＣＤ型固体撮像素子１の構成例を示す。半導体基板上に複数の電荷蓄積領域１ａが行列状に配置されている。電荷蓄積領域１ａを含んでホトダイオードが構成される。入射光に対応した信号電荷が、電荷蓄積領域１ａに蓄積される。電荷蓄積領域１ａの各列に近接して、垂直電荷転送路ＶＣＣＤが配置されている。複数の垂直電荷転送路ＶＣＣＤの一端に水平電荷転送路ＨＣＣＤが結合されており、水平電荷転送路ＨＣＣＤの出力端に出力アンプＯＡが接続されている。
【００１１】
垂直電荷転送路ＶＣＣＤ上の転送電極に、読み出し電圧と転送電圧とをそれぞれ所定のタイミングで印加することにより、信号電荷が電荷蓄積領域１ａから垂直電荷転送路ＶＣＣＤに読み出され、垂直電荷転送路ＶＣＣＤから水平電荷転送路ＨＣＣＤに転送される。水平電荷転送路ＨＣＣＤ上の転送電極に転送電圧を所定のタイミングで印加することにより、信号電荷が水平電荷転送路ＨＣＣＤから出力アンプＯＡに転送され、出力アンプＯＡから信号電荷に対応する画像信号が順次出力される。出力アンプＯＡから出力される画像信号ＳＰ１は、アナログ信号である。半導体基板にオーバーフロードレイン（ＯＦＤ）電圧を印加することにより、電荷蓄積領域１ａに蓄積された信号電荷がリセットされる（電子シャッタ）。
【００１２】
本明細書において、固体撮像素子の駆動とは、ホトダイオードに蓄積された信号電荷をリセットする動作、ホトダイオードに蓄積された信号電荷に基づいて固体撮像素子からアナログの画像信号を出力させる動作を含む。
【００１３】
本実施例におけるＣＣＤ型固体撮像素子の駆動には、ＯＦＤ電圧の印加によりホトダイオードの信号電荷をリセットする動作、垂直電荷転送路上の転送電極に読み出し電圧及び転送電圧を印加することによりホトダイオードから信号電荷を読み出して垂直電荷転送路中で転送する動作、及び水平電荷転送路上の転送電極に転送電圧を印加することにより信号電荷を水平電荷転送路中で転送する動作が含まれる。
【００１４】
図１（Ａ）に戻って説明を続ける。固体撮像素子１を駆動するための駆動信号ＳＤが、タイミングジェネレータ２ａで生成され、固体撮像素子１に入力される。タイミングジェネレータ２ａは、クロック信号をそれぞれカウントするＨカウンタ及びＶカウンタを含む。
【００１５】
駆動信号ＳＤは、信号電荷をホトダイオードから垂直電荷転送路ＶＣＣＤに読み出して垂直電荷転送路ＶＣＣＤ中で転送するための駆動信号（例えば４相の駆動信号Ｖ１〜Ｖ４）、及び信号電荷を水平電荷転送路ＨＣＣＤ中で転送するための駆動信号（例えば２相の駆動信号Ｈ１及びＨ２）を含む。駆動信号ＳＤはまた、所定のタイミングでＯＦＤ電圧を印加するための制御信号等も含む。駆動信号ＳＤに、メカシャッタを所定のタイミングで開閉させるための制御信号等が含まれていてもよい。
【００１６】
固体撮像素子１から出力されたアナログ画像信号ＳＰ１が、アナログデジタル変換器２ｂに入力され、デジタル信号に変換される。タイミングジェネレータ２ａとアナログデジタル変換器２ｂとを含んで、アナログフロントエンド回路２が構成される。アナログフロントエンド回路２は、１つの半導体チップ上に構成される（タイミングジェネレータ２ａとアナログデジタル変換器２ｂとが、同一の半導体チップ上に形成されている）。
【００１７】
アナログデジタル変換器２ｂで変換されたデジタル画像信号ＳＰ２が、アナログフロントエンド回路２の画像信号出力端子ＴＯＵＴから出力され、画像信号入力端子ＴＩＮからデジタル画像信号処理回路３に入力される。アナログフロントエンド回路２からデジタル画像信号処理回路３にデジタル画像信号ＳＰ２を送るために用いられるバスＢＰの容量は、例えば１０〜１４ビットである。
【００１８】
デジタル画像信号処理回路３は、中央演算処理装置（ＣＰＵ）３ａ、デジタルシグナルプロセッサ（ＤＳＰ）３ｂ、及びメモリ３ｃを含んで構成され、デジタル画像信号ＳＰ２に対して、ホワイトバランス、ガンマ補正、画素の補間等の処理を行う。ＣＰＵ３ａ及びＤＳＰ３ｂが、これらの処理のための演算を行う。メモリ３ｃは、例えばフレームメモリであり、ＣＰＵ３ａ及びＤＳＰ３ｂによる演算の際に用いられる。ホワイトバランス等の処理を施された画像信号ＳＰ３が、デジタル画像信号処理回路３から出力される。
【００１９】
メモリ３ｃが、駆動パタンデータＤＤＰを格納する。駆動パタンデータＤＤＰは、例えば、垂直電荷転送のための４相駆動信号Ｖ１〜Ｖ４それぞれの立上り及び立下りのタイミング、水平電荷転送のための２相駆動信号Ｈ１及びＨ２それぞれの立上り及び立下りのタイミング、垂直周期、水平周期、間引き方法（単純に間引くか、加算して間引くか等）、電子シャッタのタイミング等を定める情報を含む。例えば４相駆動信号Ｖ１〜Ｖ４それぞれの立上り（または立下り）のタイミングは、Ｈカウンタの値及びＶカウンタの値の組で定められる。駆動パタンデータＤＤＰのうち、例えば駆動信号Ｖ１の立上りのタイミングを定める部分は、Ｈカウンタの値及びＶカウンタの値の組で構成される。
【００２０】
駆動パタンデータＤＤＰが、デジタル画像信号処理回路３の画像信号入力端子ＴＩＮから出力され、アナログフロントエンド回路２の画像信号出力端子ＴＯＵＴを経由して、タイミングジェネレータ２ａ内のレジスタに格納される。
【００２１】
デジタル画像信号処理回路３は、デジタル画像信号ＳＰ２の入力及び駆動パタンデータＤＤＰの出力の両方が実現できるように、双方向バッファ３ｄを備える。アナログフロントエンド回路２は、アナログデジタル変換器２ｂからのデジタル画像信号ＳＰ２の出力、及びタイミングジェネレータ２ａへの駆動パタンデータＤＤＰの入力の両方が実現できるように、双方向ゲート２ｃを備える。
【００２２】
タイミングジェネレータ２ａは、入力された駆動パタンデータＤＤＰに基づいて、駆動信号ＳＤを生成する。なお、駆動パタンデータから固体撮像素子の駆動信号を生成する回路の構成として、公知のいずれのものを用いてもよい。
【００２３】
次に図２を参照して、駆動パタンデータＤＤＰの転送のタイミングについて説明する。図２に示すタイミングチャートの上段が、垂直同期信号を示す。なお、垂直同期信号は、タイミングジェネレータ２ａで生成され、種々の駆動信号を生成するためにタイミングジェネレータ２ａ内で用いられる他、デジタル画像信号ＳＰ２の転送に用いられるバスＢＰ以外の信号線を経て、デジタル画像信号処理回路３にも入力される。水平同期信号についても同様である。タイミングチャートの下段が、バスＢＰを通る信号を示す。
【００２４】
図２においては、垂直同期信号のレベルが高い期間が、垂直ブランキング期間を示す。ある垂直ブランキング期間の終了時刻からその次の垂直ブランキング期間の開始時刻までの期間を、有効画素期間と呼ぶこととする。
【００２５】
有効画素期間中に、バスＢＰを通して画像信号ＳＰが転送される。垂直ブランキング期間中には、画像信号の転送が行われないので、垂直ブランキング期間中に、バスＢＰを通して駆動パタンデータＤＤＰを転送する。ある垂直ブランキング期間に転送された駆動パタンデータＤＤＰに基づいて、その垂直ブランキング期間の直後以降の有効画素期間における画像信号を生成するための駆動信号が生成される。
【００２６】
なお、有効画素期間内には、多数の水平ブランキング期間が含まれる。水平ブランキング期間中には、画像信号の転送が行われないので、水平ブランキング期間中に、バスＢＰを通して駆動パタンデータの転送を行うこともできる。
【００２７】
ある水平ブランキング期間の終了時刻からその次の水平ブランキング期間の開始時刻までの期間に、ホトダイオード１行分の画像信号が転送される。各水平ブランキング期間中に駆動パタンデータを転送すれば、１行分の画像信号ごとに、固体撮像素子１の駆動信号を変化させることができる。
【００２８】
実施例の固体撮像装置において、デジタル画像信号処理回路は、ホワイトバランス等の複雑な処理を行うので、潤沢なメモリを有する。よって、デジタル画像信号処理回路のメモリに、固体撮像素子の様々な駆動モードに対応する駆動パタンデータを格納することは容易である。駆動パタンデータの格納のために、新たなメモリを準備する必要はない。また、新たな駆動モードに対応する駆動パタンデータを、例えば外部の装置からメモリに読み込んで追加することも容易である。
【００２９】
実施例の固体撮像装置は、駆動パタンデータを、必要な時にタイミングジェネレータに転送する。そのため、種々の駆動モードに対応する駆動パタンデータを、予めタイミングジェネレータ内のメモリに格納しておく必要がない。このため、タイミングジェネレータが含むメモリの容量を少なくできる。タイミングジェネレータのハードウェア量を減らすことができるので、消費電力が抑制される。
【００３０】
同一の半導体チップ上にタイミングジェネレータとアナログデジタル変換器とが配置されている。このとき、電源電圧を介して、アナログデジタル変換器に、タイミングジェネレータに起因するノイズが発生し易い。タイミングジェネレータのハードウェア量が減少することにより、このようなノイズの低減が図られ、画質の向上が期待される。
【００３１】
種々の駆動モードに対応する駆動パタンデータを予めタイミングジェネレータ内のメモリに格納しておく固体撮像装置においては、必要な駆動パタンデータを選択するための制御信号が必要になる。実施例の固体撮像装置は、必要なときに必要な駆動パタンデータがタイミングジェネレータに転送されるので、駆動パタンデータを選択するための制御信号が必要ない。
【００３２】
必要な駆動パタンデータを予めタイミングジェネレータに転送しておき、制御信号により必要な時点で利用することも可能である。このようにすれば、例えば高速な動作が容易になる。
【００３３】
アナログフロントエンド回路からデジタル画像信号処理回路にデジタル画像信号が出力されていない期間に、デジタル画像信号を転送するために設けられたバスＢＰを通して、デジタル画像信号処理回路からアナログフロントエンド回路に駆動パタンデータが転送される。このため、バスＢＰが有効に利用される。駆動パタンデータは、デジタル画像信号処理回路の画像入力端子から出力され、アナログフロントエンド回路の画像出力端子に入力される。このため、新たに信号端子を設けることなく、駆動パタンデータの転送が行える。
【００３４】
上記実施例の固体撮像装置では、固体撮像素子としてＣＣＤ型のものを用いた。ホトダイオードの配置は、正方（テトラゴナル）行列状配置であっても、画素ずらし配置（いわゆるハニカム配置）であってもよい。固体撮像素子として金属酸化物半導体（ＭＯＳ）型固体撮像素子を用いてもよい。固体撮像素子の構成として、公知のいずれのものを用いてもよい。
【００３５】
次に、図１（Ａ）に示す固体撮像素子１をＭＯＳ型固体撮像素子とした変形例について説明する。ＭＯＳ型固体撮像素子においても、行列状に配置されたホトダイオードの各々に、入射光に対応した信号電荷が蓄積される。信号電荷に基づいて画像信号を出力するための構成等が、ＣＣＤ型固体撮像素子と異なる。
【００３６】
図３は、ＭＯＳ型固体撮像素子が有するホトダイオードに接続されるスイッチング回路の一例を示す。１つのホトダイオードについて図示するが、他のホトダイオードについても同様である。なお、これは公知の構成である。
【００３７】
ホトダイオード２１０に接続されるスイッチング回路が、出力用トランジスタ２２１、画素選択用トランジスタ２２２、及びリセット用トランジスタ２２３を含む。これらのトランジスタは、例えばＭＯＳ型トランジスタである。
【００３８】
出力用トランジスタ２２１と画素選択用トランジスタ２２２とが直列に接続され、出力用トランジスタ２２１のゲートにホトダイオード２１０が、画素選択用トランジスタ２２２のゲートに画素選択信号線２２４が接続される。出力用トランジスタ２２１の残りの一端が電源電圧供給線２２５に接続され、画素選択用トランジスタ２２２の残りの一端が出力信号線２３０に接続される。
【００３９】
リセット用トランジスタ２２３は、出力用トランジスタ２２１とホトダイオード２１０とを接続する配線２２６に接続されると共に、電源電圧供給線２２５にも接続され、そのゲートにはリセット信号線２２７が接続される。
【００４０】
画素選択信号線２２４に読出し信号が供給されると、この画素選択信号線２２４に接続されている画素選択用トランジスタ２２２がオンになる。出力用トランジスタ２２１と、これに対応する出力信号線２３０とが電気的に接続される。
【００４１】
出力用トランジスタ２２１のゲートに印加される電圧の値は、出力用トランジスタ２２１に接続されているホトダイオード２１０に蓄積された信号電荷に応じて変化する。したがって、出力用トランジスタ２２１に流れるドレイン電流の大きさも、ホトダイオード２１０に蓄積された電荷に応じて変化する。結果的に、画素選択用トランジスタ２２２がオンになると、ホトダイオード２１０に蓄積された信号電荷に応じた電気信号が出力信号線２３０に発生する。出力信号線２３０に発生した電気信号をアンプで増幅することにより、ホトダイオード２１０に対応するアナログ画像信号が得られる。
【００４２】
リセット信号線２２７にリセット信号が供給されると、リセット信号線２２７に接続されているリセット用トランジスタ２２３がオンになる。リセット用トランジスタ２２３に対応するホトダイオード２１０が電源電圧供給線２２５に接続され、ホトダイオード２１０に蓄積されていた信号電荷が電源電圧供給線２２５に排出される。
【００４３】
出力信号線中に、所定の順番で、各ホトダイオードに対応する電気信号を発生させることにより、全ホトダイオードに対する画像信号が得られる。
【００４４】
本変形例におけるＭＯＳ型固体撮像素子の駆動には、リセット用トランジスタを用いてホトダイオードの信号電荷をリセットする動作、及び出力用トランジスタと画素選択用トランジスタとを用いて、信号電荷に対応した電気信号を発生させる動作が含まれる。ＭＯＳ型固体撮像素子の駆動信号には、リセット用トランジスタをオンにするリセット信号、画素選択用トランジスタをオンにする読出し信号が含まれる。ＭＯＳ型固体撮像素子の駆動信号を生成するための駆動パタンデータには、リセット信号や読出し信号の印加のタイミングを定める情報が含まれる。
【００４５】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【図面の簡単な説明】
【００４６】
【図１】図１（Ａ）は、本発明の実施例による固体撮像装置のブロック図であり、図１（Ｂ）は、ＣＣＤ型固体撮像素子の構成例を示す平面図である。
【図２】駆動パタンデータの転送タイミングを示すタイミングチャートである。
【図３】ＭＯＳ型固体撮像素子のある１つのホトダイオードに接続されたスイッチング回路の例を示す回路図である。
【符号の説明】
【００４７】
１  固体撮像素子
１ａ  電荷蓄積領域
ＶＣＣＤ  垂直転送路
ＨＣＣＤ  水平転送路
ＯＡ  出力アンプ
２  アナログフロントエンド回路
２ａ  タイミングジェネレータ
２ｂ  アナログデジタル変換器
２ｃ  双方向ゲート
３  デジタル画像信号処理回路
３ａ  ＣＰＵ
３ｂ  ＤＳＰ
３ｃ  メモリ
３ｄ  双方向バッファ
ＴＯＵＴ  （アナログフロントエンド回路の）画像出力端子
ＴＩＮ  （デジタル画像信号処理回路の）画像入力端子
ＳＰ１  アナログ画像信号
ＳＰ２、ＳＰ３  デジタル画像信号
ＳＤ  駆動信号
ＤＤＰ  駆動パタンデータ
【図１】
2006324811.tif 000003
【図２】
2006324811.tif 000004
【図３】
2006324811.tif 000005