(57)【要約】【課題】  マルチパスのシミュレーションを簡易に行う。【解決手段】  デジタルＩ信号（Ｑ信号）を受けて、デジタルＩ’信号（Ｑ’信号）を出力するＦＩＲフィルタ１６と、サンプリング周波数fsamp、ＲＦ角変調周波数ω、パス遅延時間τmおよびパスの大きさβmに基づきＦＩＲフィルタ１６において利用するフィルタ係数を生成するフィルタ係数生成部１４と、サンプリング周波数fsampによって、デジタルＩ’信号（デジタルＱ’信号）をアナログＩ’信号（アナログＱ’信号）に変換するＩ’信号Ｄ／Ａ変換器２２Ｉ（Ｑ’信号Ｄ／Ａ変換器２２Ｑ）と、ＲＦ角変調周波数ωを有するＲＦ信号とを乗算するＩ’信号乗算器２８Ｉと、アナログＱ’信号と、ＲＦ信号と同一周波数かつ位相が直交する直交ＲＦ信号とを乗算するＱ’信号乗算器２８Ｑと、Ｉ’信号乗算器２８Ｉの出力とＱ’信号乗算器２８Ｑの出力とを加算する加算器３２とを備える。【選択図】  図１
2006324785.tif 000002
【特許請求の範囲】
【請求項１】
各々のパスのパス遅延時間と、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数とに基づき、前記パス遅延時間を実現するためのデジタルフィルタにおける前記サンプリング周波数に基づき離散化されたインパルス応答を生成するインパルス応答生成手段と、
前記インパルス応答にパス比を乗じるパス比乗算手段と、
前記パス比乗算手段の出力の位相を、（ＲＦ変調角周波数）×（パス遅延時間）だけ逆回転させる位相回転手段と、
前記位相回転手段の出力の実部を累計する実部累計手段と、
前記位相回転手段の出力の虚部を累計する虚部累計手段と、
を備え、
前記デジタルＩ信号および前記デジタルＱ信号を前記ＲＦ角変調周波数により変調したＲＦ変調信号が複数のパスを通過すると仮定することにより、前記パスを通過するためにかかる時間を示す前記パス遅延時間および（パスを通過した信号のレベル）／（パスに入力される信号のレベル）を示す前記パス比が決定される、
フィルタ係数生成装置。
【請求項２】
請求項１に記載のフィルタ係数生成装置であって、
前記デジタルフィルタはナイキストフィルタである、
フィルタ係数生成装置。
【請求項３】
請求項１または２に記載のフィルタ係数生成装置であって、
前記パス遅延時間は、前記ＲＦ変調信号があるパスを通過するためにかかる時間と、前記ＲＦ変調信号が他のパスを通過するためにかかる時間との時間差を、前記サンプリング周波数の逆数であるサンプリング周期で割ったものの余りである、
フィルタ係数生成装置。
【請求項４】
請求項３に記載のフィルタ係数生成装置であって、
前記実部累計手段および前記虚部累計手段が、
前記時間差を前記サンプリング周期で割って得られた値以下の最大の整数の値に応じて、累計される対象を変更する、
フィルタ係数生成装置。
【請求項５】
デジタルＩ信号を、該デジタルＩ信号のサンプリング周期ずつ遅延させるＩ信号遅延手段と、
デジタルＱ信号を、該デジタルＱ信号のサンプリング周期ずつ遅延させるＱ信号遅延手段と、
前記Ｉ信号遅延手段の出力に所定の実部係数を乗じて出力するＩ信号実部乗算手段と、
前記Ｉ信号遅延手段の出力に所定の虚部係数を乗じて出力するＩ信号虚部乗算手段と、
前記Ｑ信号遅延手段の出力に前記所定の実部係数を乗じて出力するＱ信号実部乗算手段と、
前記Ｑ信号遅延手段の出力に前記所定の虚部係数を乗じて出力するＱ信号虚部乗算手段と、
前記Ｉ信号実部乗算手段の出力の合計から前記Ｑ信号虚部乗算手段の出力の合計を減じて出力するＩ’信号合計手段と、
前記Ｉ信号虚部乗算手段の出力の合計と前記Ｑ信号実部乗算手段の出力の合計とを加算して出力するＱ’信号合計手段と、
を備え、
前記所定の実部係数が、請求項１ないし４のいずれか一項に記載のフィルタ係数生成装置の実部累計手段の出力であり、
前記所定の虚部係数が、請求項１ないし４のいずれか一項に記載のフィルタ係数生成装置の虚部累計手段の出力である、
フィルタ。
【請求項６】
請求項１ないし４のいずれか一項に記載のフィルタ係数生成装置と、
請求項５に記載のフィルタと、
前記サンプリング周波数によって、前記フィルタのＩ’信号合計手段の出力をアナログＩ’信号に変換するＩ’信号Ｄ／Ａ変換器と、
前記サンプリング周波数によって、前記フィルタのＱ’信号合計手段の出力をアナログＱ’信号に変換するＱ’信号Ｄ／Ａ変換器と、
前記アナログＩ’信号と、前記ＲＦ角変調周波数を有するＲＦ信号とを乗算するＩ’信号乗算器と、
前記アナログＱ’信号と、前記ＲＦ信号と同一周波数かつ位相が直交する直交ＲＦ信号とを乗算するＱ’信号乗算器と、
前記Ｉ’信号乗算器の出力と前記Ｑ’信号乗算器の出力とを加算する加算器と、
を備えたマルチパスシミュレータ。
【請求項７】
デジタルＩ信号およびデジタルＱ信号を、各々のパスのパス遅延時間、パス比、前記デジタルＩ信号および前記デジタルＱ信号のサンプリング周波数および前記デジタルＩ信号および前記デジタルＱ信号の変調に用いるＲＦ変調角周波数に基づき、デジタルＩ’信号およびデジタルＱ’信号に変換する信号変換手段と、
前記サンプリング周波数によって、前記デジタルＩ’信号をアナログＩ’信号に変換するＩ’信号Ｄ／Ａ変換器と、
前記サンプリング周波数によって、前記デジタルＱ’信号をアナログＱ’信号に変換するＱ’信号Ｄ／Ａ変換器と、
前記アナログＩ’信号と、前記ＲＦ角変調周波数を有するＲＦ信号とを乗算するＩ’信号乗算器と、
前記アナログＱ’信号と、前記ＲＦ信号と同一周波数かつ位相が直交する直交ＲＦ信号とを乗算するＱ’信号乗算器と、
前記Ｉ’信号乗算器の出力と前記Ｑ’信号乗算器の出力とを加算する加算器と、
を備えたマルチパスシミュレータ。
【請求項８】
インパルス応答生成手段が、各々のパスのパス遅延時間と、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数とに基づき、前記パス遅延時間を実現するためのデジタルフィルタにおける前記サンプリング周波数に基づき離散化されたインパルス応答を生成するインパルス応答生成工程と、
パス比乗算手段が、前記インパルス応答にパス比を乗じるパス比乗算工程と、
位相回転手段が、前記パス比乗算工程の出力の位相を、（ＲＦ変調角周波数）×（パス遅延時間）だけ逆回転させる位相回転工程と、
実部累計手段が、前記位相回転工程の出力の実部を累計する実部累計工程と、
虚部累計手段が、前記位相回転工程の出力の虚部を累計する虚部累計工程と、
を備え、
前記デジタルＩ信号および前記デジタルＱ信号を前記ＲＦ角変調周波数により変調したＲＦ変調信号が複数のパスを通過すると仮定することにより、前記パスを通過するためにかかる時間を示す前記パス遅延時間および（パスを通過した信号のレベル）／（パスに入力される信号のレベル）を示す前記パス比が決定される、
フィルタ係数生成方法。
【請求項９】
各々のパスのパス遅延時間と、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数とに基づき、前記パス遅延時間を実現するためのデジタルフィルタにおける前記サンプリング周波数に基づき離散化されたインパルス応答を生成するインパルス応答生成処理と、
前記インパルス応答にパス比を乗じるパス比乗算処理と、
前記パス比乗算処理の出力の位相を、（ＲＦ変調角周波数）×（パス遅延時間）だけ逆回転させる位相回転処理と、
前記位相回転処理の出力の実部を累計する実部累計処理と、
前記位相回転処理の出力の虚部を累計する虚部累計処理と、
をコンピュータに実行させるためのプログラムであって、
前記デジタルＩ信号および前記デジタルＱ信号を前記ＲＦ角変調周波数により変調したＲＦ変調信号が複数のパスを通過すると仮定することにより、前記パスを通過するためにかかる時間を示す前記パス遅延時間および（パスを通過した信号のレベル）／（パスに入力される信号のレベル）を示す前記パス比が決定される、
プログラム。
【請求項１０】
各々のパスのパス遅延時間と、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数とに基づき、前記パス遅延時間を実現するためのデジタルフィルタにおける前記サンプリング周波数に基づき離散化されたインパルス応答を生成するインパルス応答生成処理と、
前記インパルス応答にパス比を乗じるパス比乗算処理と、
前記パス比乗算処理の出力の位相を、（ＲＦ変調角周波数）×（パス遅延時間）だけ逆回転させる位相回転処理と、
前記位相回転処理の出力の実部を累計する実部累計処理と、
前記位相回転処理の出力の虚部を累計する虚部累計処理と、
をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、
前記デジタルＩ信号および前記デジタルＱ信号を前記ＲＦ角変調周波数により変調したＲＦ変調信号が複数のパスを通過すると仮定することにより、前記パスを通過するためにかかる時間を示す前記パス遅延時間および（パスを通過した信号のレベル）／（パスに入力される信号のレベル）を示す前記パス比が決定される、
記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチパスのシミュレーションに関する。
【背景技術】
【０００２】
従来より、受信器に送信した信号が、複数の経路（パス）を経由して、受信器に到達する現象が確認されている。このような現象をマルチパスといい、マルチパスのシミュレーション法が提案されている（例えば、特許文献１を参照）。
【０００３】
マルチパスのシミュレーション法としては、例えば、マルチパスのパス数に対応して遅延回路および減衰器を備えたアナログ回路を使用する方法がある（例えば、特許文献１の図５を参照）。しかし、このアナログ回路を使用する方法は、マルチパスのパス数が増えると、回路規模が過大になってしまう。そこで、アナログ回路をデジタル回路に置き換える方法も提案されている（例えば、特許文献１の図１を参照）。
【０００４】
【特許文献１】特開平４−３５１０２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、アナログ回路をデジタル回路に置き換えても、マルチパスのパス数に対応して遅延時間などを設定しなければならないことに変わりはない。このため、マルチパスのシミュレーションは煩雑なものとなっている。しかも、UWB(Ultra Wide Band)システム評価用モデルにおいては、パスの本数が３００〜７０００もあるため、マルチパスのシミュレーションはますます煩雑なものとなっている。
【０００６】
そこで、本発明は、マルチパスのシミュレーションを簡易に行うことを課題とする。
【課題を解決するための手段】
【０００７】
本発明にかかるフィルタ係数生成装置は、各々のパスのパス遅延時間と、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数とに基づき、前記パス遅延時間を実現するためのデジタルフィルタにおける前記サンプリング周波数に基づき離散化されたインパルス応答を生成するインパルス応答生成手段と、前記インパルス応答にパス比を乗じるパス比乗算手段と、前記パス比乗算手段の出力の位相を、（ＲＦ変調角周波数）×（パス遅延時間）だけ逆回転させる位相回転手段と、前記位相回転手段の出力の実部を累計する実部累計手段と、前記位相回転手段の出力の虚部を累計する虚部累計手段と、を備え、前記デジタルＩ信号および前記デジタルＱ信号を前記ＲＦ角変調周波数により変調したＲＦ変調信号が複数のパスを通過すると仮定することにより、前記パスを通過するためにかかる時間を示す前記パス遅延時間および（パスを通過した信号のレベル）／（パスに入力される信号のレベル）を示す前記パス比が決定されるように構成される。
【０００８】
上記のように構成されたフィルタ係数生成装置によれば、インパルス応答生成手段が、各々のパスのパス遅延時間と、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数とに基づき、前記パス遅延時間を実現するためのデジタルフィルタにおける前記サンプリング周波数に基づき離散化されたインパルス応答を生成する。パス比乗算手段が、前記インパルス応答にパス比を乗じる。位相回転手段が、前記パス比乗算手段の出力の位相を、（ＲＦ変調角周波数）×（パス遅延時間）だけ逆回転させる。実部累計手段が、前記位相回転手段の出力の実部を累計する。虚部累計手段が、前記位相回転手段の出力の虚部を累計する。しかも、前記デジタルＩ信号および前記デジタルＱ信号を前記ＲＦ角変調周波数により変調したＲＦ変調信号が複数のパスを通過すると仮定することにより、前記パスを通過するためにかかる時間を示す前記パス遅延時間および（パスを通過した信号のレベル）／（パスに入力される信号のレベル）を示す前記パス比が決定される。
【０００９】
また、本発明にかかるフィルタ係数生成装置は、デジタルフィルタはナイキストフィルタであるようにしてもよい。
【００１０】
また、本発明にかかるフィルタ係数生成装置は、前記パス遅延時間が、前記ＲＦ変調信号があるパスを通過するためにかかる時間と、前記ＲＦ変調信号が他のパスを通過するためにかかる時間との時間差を、前記サンプリング周波数の逆数であるサンプリング周期で割ったものの余りであるようにしてもよい。
【００１１】
また、本発明にかかるフィルタ係数生成装置は、前記実部累計手段および前記虚部累計手段が、前記時間差を前記サンプリング周期で割って得られた値以下の最大の整数の値に応じて、累計される対象を変更するようにしてもよい。
【００１２】
本発明にかかるフィルタは、デジタルＩ信号を、該デジタルＩ信号のサンプリング周期ずつ遅延させるＩ信号遅延手段と、デジタルＱ信号を、該デジタルＱ信号のサンプリング周期ずつ遅延させるＱ信号遅延手段と、前記Ｉ信号遅延手段の出力に所定の実部係数を乗じて出力するＩ信号実部乗算手段と、前記Ｉ信号遅延手段の出力に所定の虚部係数を乗じて出力するＩ信号虚部乗算手段と、前記Ｑ信号遅延手段の出力に前記所定の実部係数を乗じて出力するＱ信号実部乗算手段と、前記Ｑ信号遅延手段の出力に前記所定の虚部係数を乗じて出力するＱ信号虚部乗算手段と、前記Ｉ信号実部乗算手段の出力の合計から前記Ｑ信号虚部乗算手段の出力の合計を減じて出力するＩ’信号合計手段と、前記Ｉ信号虚部乗算手段の出力の合計と前記Ｑ信号実部乗算手段の出力の合計とを加算して出力するＱ’信号合計手段と、を備え、前記所定の実部係数が、フィルタ係数生成装置の実部累計手段の出力であり、前記所定の虚部係数が、フィルタ係数生成装置の虚部累計手段の出力であるように構成される。
【００１３】
上記のように構成されたフィルタによれば、Ｉ信号遅延手段が、デジタルＩ信号を、該デジタルＩ信号のサンプリング周期ずつ遅延させる。Ｑ信号遅延手段が、デジタルＱ信号を、該デジタルＱ信号のサンプリング周期ずつ遅延させる。Ｉ信号実部乗算手段が、前記Ｉ信号遅延手段の出力に所定の実部係数を乗じて出力する。Ｉ信号虚部乗算手段が、前記Ｉ信号遅延手段の出力に所定の虚部係数を乗じて出力する。Ｑ信号実部乗算手段が、前記Ｑ信号遅延手段の出力に前記所定の実部係数を乗じて出力する。Ｑ信号虚部乗算手段が、前記Ｑ信号遅延手段の出力に前記所定の虚部係数を乗じて出力する。Ｉ’信号合計手段が、前記Ｉ信号実部乗算手段の出力の合計から前記Ｑ信号虚部乗算手段の出力の合計を減じて出力する。Ｑ’信号合計手段が、前記Ｉ信号虚部乗算手段の出力の合計と前記Ｑ信号実部乗算手段の出力の合計とを加算して出力する。しかも、前記所定の実部係数が、フィルタ係数生成装置の実部累計手段の出力であり、前記所定の虚部係数が、フィルタ係数生成装置の虚部累計手段の出力である。
【００１４】
本発明にかかるマルチパスシミュレータは、フィルタ係数生成装置と、フィルタと、前記サンプリング周波数によって、前記フィルタのＩ’信号合計手段の出力をアナログＩ’信号に変換するＩ’信号Ｄ／Ａ変換器と、前記サンプリング周波数によって、前記フィルタのＱ’信号合計手段の出力をアナログＱ’信号に変換するＱ’信号Ｄ／Ａ変換器と、前記アナログＩ’信号と、前記ＲＦ角変調周波数を有するＲＦ信号とを乗算するＩ’信号乗算器と、前記アナログＱ’信号と、前記ＲＦ信号と同一周波数かつ位相が直交する直交ＲＦ信号とを乗算するＱ’信号乗算器と、前記Ｉ’信号乗算器の出力と前記Ｑ’信号乗算器の出力とを加算する加算器とを備えるように構成される。
【００１５】
上記のように構成されたマルチパスシミュレータによれば、Ｉ’信号Ｄ／Ａ変換器が、前記サンプリング周波数によって、前記フィルタのＩ’信号合計手段の出力をアナログＩ’信号に変換する。Ｑ’信号Ｄ／Ａ変換器が、前記サンプリング周波数によって、前記フィルタのＱ’信号合計手段の出力をアナログＱ’信号に変換する。Ｉ’信号乗算器が、前記アナログＩ’信号と、前記ＲＦ角変調周波数を有するＲＦ信号とを乗算する。Ｑ’信号乗算器が、前記アナログＱ’信号と、前記ＲＦ信号と同一周波数かつ位相が直交する直交ＲＦ信号とを乗算する。加算器が、前記Ｉ’信号乗算器の出力と前記Ｑ’信号乗算器の出力とを加算する。
【００１６】
本発明にかかるマルチパスシミュレータは、デジタルＩ信号およびデジタルＱ信号を、各々のパスのパス遅延時間、パス比、前記デジタルＩ信号および前記デジタルＱ信号のサンプリング周波数および前記デジタルＩ信号および前記デジタルＱ信号の変調に用いるＲＦ変調角周波数に基づき、デジタルＩ’信号およびデジタルＱ’信号に変換する信号変換手段と、前記サンプリング周波数によって、前記デジタルＩ’信号をアナログＩ’信号に変換するＩ’信号Ｄ／Ａ変換器と、前記サンプリング周波数によって、前記デジタルＱ’信号をアナログＱ’信号に変換するＱ’信号Ｄ／Ａ変換器と、前記アナログＩ’信号と、前記ＲＦ角変調周波数を有するＲＦ信号とを乗算するＩ’信号乗算器と、前記アナログＱ’信号と、前記ＲＦ信号と同一周波数かつ位相が直交する直交ＲＦ信号とを乗算するＱ’信号乗算器と、前記Ｉ’信号乗算器の出力と前記Ｑ’信号乗算器の出力とを加算する加算器とを備えるように構成される。
【００１７】
上記のように構成されたマルチパスシミュレータによれば、信号変換手段が、デジタルＩ信号およびデジタルＱ信号を、各々のパスのパス遅延時間、パス比、前記デジタルＩ信号および前記デジタルＱ信号のサンプリング周波数および前記デジタルＩ信号および前記デジタルＱ信号の変調に用いるＲＦ変調角周波数に基づき、デジタルＩ’信号およびデジタルＱ’信号に変換する。Ｉ’信号Ｄ／Ａ変換器が、前記サンプリング周波数によって、前記デジタルＩ’信号をアナログＩ’信号に変換する。Ｑ’信号Ｄ／Ａ変換器が、前記サンプリング周波数によって、前記デジタルＱ’信号をアナログＱ’信号に変換する。Ｉ’信号乗算器が、前記アナログＩ’信号と、前記ＲＦ角変調周波数を有するＲＦ信号とを乗算する。Ｑ’信号乗算器が、前記アナログＱ’信号と、前記ＲＦ信号と同一周波数かつ位相が直交する直交ＲＦ信号とを乗算する。加算器が、前記Ｉ’信号乗算器の出力と前記Ｑ’信号乗算器の出力とを加算する。
【００１８】
本発明は、インパルス応答生成手段が、各々のパスのパス遅延時間と、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数とに基づき、前記パス遅延時間を実現するためのデジタルフィルタにおける前記サンプリング周波数に基づき離散化されたインパルス応答を生成するインパルス応答生成工程と、パス比乗算手段が、前記インパルス応答にパス比を乗じるパス比乗算工程と、位相回転手段が、前記パス比乗算工程の出力の位相を、（ＲＦ変調角周波数）×（パス遅延時間）だけ逆回転させる位相回転工程と、実部累計手段が、前記位相回転工程の出力の実部を累計する実部累計工程と、虚部累計手段が、前記位相回転工程の出力の虚部を累計する虚部累計工程と、を備え、前記デジタルＩ信号および前記デジタルＱ信号を前記ＲＦ角変調周波数により変調したＲＦ変調信号が複数のパスを通過すると仮定することにより、前記パスを通過するためにかかる時間を示す前記パス遅延時間および（パスを通過した信号のレベル）／（パスに入力される信号のレベル）を示す前記パス比が決定されるフィルタ係数生成方法である。
【００１９】
本発明は、各々のパスのパス遅延時間と、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数とに基づき、前記パス遅延時間を実現するためのデジタルフィルタにおける前記サンプリング周波数に基づき離散化されたインパルス応答を生成するインパルス応答生成処理と、前記インパルス応答にパス比を乗じるパス比乗算処理と、前記パス比乗算処理の出力の位相を、（ＲＦ変調角周波数）×（パス遅延時間）だけ逆回転させる位相回転処理と、前記位相回転処理の出力の実部を累計する実部累計処理と、前記位相回転処理の出力の虚部を累計する虚部累計処理と、をコンピュータに実行させるためのプログラムであって、前記デジタルＩ信号および前記デジタルＱ信号を前記ＲＦ角変調周波数により変調したＲＦ変調信号が複数のパスを通過すると仮定することにより、前記パスを通過するためにかかる時間を示す前記パス遅延時間および（パスを通過した信号のレベル）／（パスに入力される信号のレベル）を示す前記パス比が決定されるプログラムである。
【００２０】
本発明は、各々のパスのパス遅延時間と、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数とに基づき、前記パス遅延時間を実現するためのデジタルフィルタにおける前記サンプリング周波数に基づき離散化されたインパルス応答を生成するインパルス応答生成処理と、前記インパルス応答にパス比を乗じるパス比乗算処理と、前記パス比乗算処理の出力の位相を、（ＲＦ変調角周波数）×（パス遅延時間）だけ逆回転させる位相回転処理と、前記位相回転処理の出力の実部を累計する実部累計処理と、前記位相回転処理の出力の虚部を累計する虚部累計処理とをコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、前記デジタルＩ信号および前記デジタルＱ信号を前記ＲＦ角変調周波数により変調したＲＦ変調信号が複数のパスを通過すると仮定することにより、前記パスを通過するためにかかる時間を示す前記パス遅延時間および（パスを通過した信号のレベル）／（パスに入力される信号のレベル）を示す前記パス比が決定される記録媒体である。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態を図面を参照しながら説明する。
【００２２】
図１は、本発明の実施形態にかかるマルチパスシミュレータ１の構成を示す機能ブロック図である。マルチパスシミュレータ１は、パステーブル記録部１２、フィルタ係数生成部１４、ＦＩＲフィルタ１６、サンプリングクロック生成器１８、Ｉ’信号Ｄ／Ａ変換器２２Ｉ、Ｑ’信号Ｄ／Ａ変換器２２Ｑ、ローパスフィルタ２４Ｉ、２４Ｑ、ＲＦ信号生成器２６、９０度移相器２７、Ｉ’信号乗算器２８Ｉ、Ｑ’信号乗算器２８Ｑ、加算器３２を備える。
【００２３】
パステーブル記録部１２は、マルチパスにおける各々のパスのパス番号ｍ、パスの大きさ（以下、「パス比」ともいう）βm、元の遅延時間、パス遅延時間τmを記録する。
【００２４】
図２は、マルチパスの概念図である。送信器２から受信器４へ信号を無線により送信する場合、本来ならばある一つのパス８ｃを信号が通っていくことが好ましい。しかし、物体６ａおよび６ｂにより信号が反射され、パス８ａおよび８ｂを通って、受信器４へ到達するといった現象が起きる。このように複数のパスを経由して、送信器２から受信器４に信号が到達する現象をマルチパスという。マルチパスにおいては、送信器２から受信器４に直線的に向かうパス８ｃを通過する信号が、他のパス８ａおよび８ｂを通過する場合よりも短かい時間で、受信器４に到達できる。また、いずれのパス８ａ、８ｂ、８ｃを通過するにしても、受信器４により受信される信号のレベル（パスを通過した信号のレベル）の方が、送信器２から送信される信号のレベル（パスに入力される信号のレベル）よりも小さい。
【００２５】
図３は、パステーブル記録部１２の記録内容の一例を示す図である。図３に示す例は、IEEE802.15.3aでモデル化されているものを念頭においたものである。
【００２６】
パス番号ｍは１、２、…、１００まで振られているが、単なる一例であり、１００を超えてもかまわない。なお、パス番号ｍ＝１のパスは、最短時間で信号が到達するパスであるものとする。
【００２７】
また、図１に示すデジタルＩ信号およびデジタルＱ信号がＲＦ角変調周波数ωにより変調されたＲＦ変調信号がパス番号ｍ＝１、２、…、１００を通過するものとして、パスの大きさβm、元の遅延時間を定めることができる。デジタルＩ信号にＲＦ角変調周波数ωを有する信号Ａを乗算器Ｘにより乗じ、デジタルＱ信号に信号Ａの位相を９０度ずらした信号Ｂを乗算器Ｙにより乗じ、乗算器Ｘの乗算結果と乗算器Ｙの乗算結果とを加算すれば、ＲＦ変調信号を得ることができる。
【００２８】
パスの大きさβmは、（パスを通過した信号のレベル）／（パスに入力される信号のレベル）である。例えば、パスに入力される信号のレベル＝１[V]としたときの、パスを通過した信号のレベルである。なお、パスを通過した信号のレベルには正負の符号があるので、パスの大きさβmの値も正負の値をとりうる。例えば、パス番号ｍ＝１から４までにおいては、パスの大きさβmの値は正であるが、パス番号ｍ＝５、１００においては、パスの大きさβmの値は負である。
【００２９】
元の遅延時間は、パス番号ｍ＝１のパスを通過するためにかかる時間と、信号が他のパス（パス番号ｍ＝２、３、…、１００）を通過するためにかかる時間との時間差を示す。なお、図３の例では、パス番号ｍが大きくなるにつれて、元の遅延時間が大きくなっていく。
【００３０】
遅延時間τmは、元の遅延時間を、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数fsampの逆数であるサンプリング周期T(=1/fsamp)で割ったものの余りである。ここで、T=10[ns]であるものとする。例えば、図３のパス番号ｍ＝１００においては、元の遅延時間＝31.1296[ns]であり、31.1296 = 3×10+1.1296であるので、遅延時間τ100 = 1.1296[ns]である。
【００３１】
図４は、フィルタ係数生成部１４の構成を示す機能ブロック図である。フィルタ係数生成部１４は、インパルス応答生成部１４０、パス比乗算部１４２、位相回転部１４４、実部抽出部１４６Ｒ、虚部抽出部１４６Ｉ、実部累計部１４８Ｒ、虚部累計部１４８Ｉを備える。フィルタ係数生成部１４は、ＦＩＲフィルタ１６において使用されるフィルタ係数を生成するためのものである。
【００３２】
インパルス応答生成部１４０は、各々のパスのパス遅延時間τmと、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数fsampとに基づき、パス遅延時間τmを実現するためのナイキストフィルタにおけるサンプリング周波数fsampに基づき離散化されたインパルス応答を生成する。なお、パス遅延時間τmは、パステーブル記録部１２から読み出す。このようなインパルス応答の生成法を説明する。
【００３３】
ナイキストフィルタにおけるインパルス応答を下記の式（１）に示す。
【００３４】
【数１】
2006324785.tif 000003
ただし、αはロールオフ係数、Tsynqは、ナイキスト間隔（あるいはシンボル間隔）である。このとき、遅延量τの遅延フィルタを生成するには、インパルス応答の時間をτだけずらせばよい。よって、インパルス応答を下記の式（２）に示すようにすればよい。
【００３５】
【数２】
2006324785.tif 000004
ここで、インパルス応答をサンプリング周波数fsampに基づき離散化する。T=1/fsampであることから、式（２）を下記の式（３）のように変形できる。
【００３６】
【数３】
2006324785.tif 000005
ここで、ナイキスト間隔Tsynq
= サンプリング周期Tとする。これにより、式（３）を下記の式（４）のように変形できる。
【００３７】
【数４】
2006324785.tif 000006
実際には、遅延量τは、パス遅延時間τmであるので、式（４）のτをτmに書き換えて下記の式（５）を得る。式（５）に、ロールオフ係数α、パス遅延時間τm、サンプリング周期Tを代入すれば、インパルス応答hm(nT)を生成できる。
【００３８】
【数５】
2006324785.tif 000007
インパルス応答h(nT)の意味を図５を参照して説明する。図５は、一般的なＦＩＲフィルタ（タップ数＝１３）の構成を示す機能ブロック図である。なお、ＦＩＲフィルタは、ナイキストフィルタとすることができる。ナイキストフィルタはデジタルフィルタの一種である。h(nT)（ただし、n = 1,…,13）がサンプリング周波数fsampに基づき離散化されたインパルス応答である。
【００３９】
図５に示すＦＩＲフィルタは、入力をTだけ遅延させてからh(T)を乗じたものと、入力を2Tだけ遅延させてからh(2T)を乗じたものと、…、入力を13Tだけ遅延させてからh(13T)を乗じたものとの合計を加算器にて求めて出力するものである。
【００４０】
式（４）において、τ＝０[ns]としてh(T),h(2T),…,h(13T)を求め、これらを図５に示すＦＩＲフィルタのh(T),h(2T),…,h(13T)とする。すると、図５に示すＦＩＲフィルタの出力は、入力よりも、T×（１３−１）／２＝60[ns]だけ遅延する。
【００４１】
また、式（４）において、τ＝1.13144[ns]としてh(T),h(2T),…,h(13T)を求め、これらを図５に示すＦＩＲフィルタのh(T),h(2T),…,h(13T)とする。すると、図５に示すＦＩＲフィルタの出力は、入力よりも、T×（１３−１）／２＋τ＝61.13144 [ns]だけ遅延する。すなわち、τ＝０[ns]の場合よりも、出力が1.13144[ns]遅延する。
【００４２】
さらに、式（５）にτ1＝0.0[ns]を代入してh1(T),h1(2T),…,h1(13T)を求め、これらを図５に示すＦＩＲフィルタのh(T),h(2T),…,h(13T)とする。すると、図５に示すＦＩＲフィルタの出力は、入力よりも、T×（１３−１）／２＝60[ns]だけ遅延する。
【００４３】
また、式（５）にτ2＝1.13144[ns]を代入してh2(T),h2(2T),…,h2(13T)を求め、これらを図５に示すＦＩＲフィルタのh(T),h(2T),…,h(13T)とする。すると、図５に示すＦＩＲフィルタの出力は、式（５）にτ1＝0.0[ns]を代入した場合よりも、出力が1.13144[ns]遅延する。
【００４４】
また、式（５）にτ3＝1.3839[ns]を代入してh3(T),h3(2T),…,h3(13T)を求め、これらを図５に示すＦＩＲフィルタのh(T),h(2T),…,h(13T)とする。すると、図５に示すＦＩＲフィルタの出力は、式（５）にτ1＝0.0[ns]を代入した場合よりも、出力が1.3839[ns]遅延する。
【００４５】
なお、図５に示すＦＩＲフィルタにおけるh(T) = h1(T)+h2(T)+h3(T)、h(2T) = h1(2T)+h2(2T)+h3(2T)、…、h(13T) = h1(13T)+h2(13T)+h3(13T)とすれば、入力をτ1＝0.0[ns]だけ遅延させたものと、入力をτ2＝1.13144[ns]だけ遅延させたものと、入力をτ3＝1.3839[ns]だけ遅延させたものとを合計した出力を得ることができる。
【００４６】
パス比乗算部１４２は、インパルス応答生成部１４０からインパルス応答hm(nT)を受け、パス比βmを乗じる。なお、パス比βmは、パステーブル記録部１２から読み出す。
【００４７】
なお、図５に示すＦＩＲフィルタにおけるh(T) =β1h1(T)+β2h2(T)+β3h3(T)、h(2T) =β1h1(2T)+β2h2(2T)+β3h3(2T)、…、h(13T) =β1h1(13T)+β2h2(13T)+β3h3(13T)とすれば、入力をτ1＝0.0[ns]だけ遅延させβ1倍したものと、入力をτ2＝1.13144[ns]だけ遅延させβ2倍したものと、入力をτ3＝1.3839[ns]だけ遅延させβ3倍したものとを合計した出力を得ることができる。
【００４８】
同様に、図５に示すＦＩＲフィルタにおけるh(T)
=β1h1(T)+β2h2(T)+…+β100h100(T)、h(2T) =β1h1(2T)+β2h2(2T)+…+β100h100(2T)、…、h(13T) =β1h1(13T)+β2h2(13T)+…+β100h100(13T)とすれば、入力をτ1＝0.0[ns]だけ遅延させβ1倍したものと、入力をτ2＝1.13144[ns]だけ遅延させβ2倍したものと、…、入力をτ100＝1.1296[ns]だけ遅延させβ100倍したものとを合計した出力を得ることができる。
【００４９】
図５に示すＦＩＲフィルタに、デジタルＩ信号およびデジタルＱ信号がＲＦ角変調周波数ωにより変調されたＲＦ変調信号を与える場合は、このようにしてh(T),h(2T),…,h(13T)を求めればよい。しかし、本実施形態の場合は、デジタルＩ信号およびデジタルＱ信号をＦＩＲフィルタ１６に与えるため、パス比乗算部１４２の出力βmhm(nT)を位相回転させる必要がある。そこで、パス比乗算部１４２の出力を位相回転部１４４に与える。
【００５０】
位相回転部１４４は、パス比乗算部１４２の出力βmhm(nT)の位相を、（ＲＦ変調角周波数ω）×（パス遅延時間τm）だけ逆回転させる。すなわち、βmhm(nT)にexp(-ωτm)を乗じて出力する。
【００５１】
図６は、位相回転の説明図である。図６は、ある時間t0でIQ平面の断面をとったものである。デジタルＩ信号およびデジタルＱ信号は、ＲＦ変調を考えなければ、Ｉ-t平面、Ｑ信号はＱ-t平面上にある（tは時間）。図６では、I軸上、Q軸上にある。しかし、ＲＦ変調を考えると、位相回転をおこし、それぞれI’軸上、Q’軸上にあるようになってしまう。I’軸（Q’軸）は、I軸（Q軸）をθ＝−ωτm回転させたものである。
【００５２】
実部抽出部１４６Ｒは、位相回転部１４４の出力βmhm(nT)exp(-ωτm)から実部を抽出する。虚部抽出部１４６Ｉは、位相回転部１４４の出力βmhm(nT)exp(-ωτm)から虚部を抽出する。
【００５３】
実部累計部１４８Ｒは、位相回転部１４４の出力の実部を、実部抽出部１４６Ｒから受けて累計する。虚部累計部１４８Ｉは、位相回転部１４４の出力の虚部を、虚部抽出部１４６Ｉから受けて累計する。実部累計部１４８Ｒの出力RH(nT)は下記の式（６）のように、虚部累計部１４８Ｉの出力IH(nT)は下記の式（７）のように表される。ただし、Hm(nT) = βmhm(nT)exp(-ωτm)である。
【００５４】
【数６】
2006324785.tif 000008
全てのパス番号ｍについて、元の遅延時間＝パス遅延時間τmである場合は、上記の式（６）および式（７）からRH(nT)およびIH(nT)を求めることができる。
【００５５】
しかし、元の遅延時間＞パス遅延時間τm’となるようなパス番号ｍ’がある場合は、Hm’(nT)を、Hm’((n-k)T)に置き換える。ただし、ｋは、元の遅延時間をサンプリング周期T(本実施形態では10[ns])で割って得られた値以下の最大の整数の値である。例えば、パス番号１００において、元の遅延時間＝31.1296[ns]であり、この値は、遅延時間τ100 = 1.1296[ns]よりも大きい。ここで、31.1296/10=3.11296より、k=3となる。Hm’(nT)を、Hm’((n-k)T)に置き換えると、Re(Hm’(nT))およびIm(Hm’(nT))は下記の式（８）および式（９）のように表される。
【００５６】
【数７】
2006324785.tif 000009
例えば、パス番号１００においてのみ、元の遅延時間＞パス遅延時間τm’となり、他のパス番号１〜９９においては、元の遅延時間＝パス遅延時間τmとなっているものとする。また、全てのパス番号ｍについて、元の遅延時間＝パス遅延時間τmである場合は、ｎは１から１３までの整数であると想定する。
【００５７】
すると、式（８）に、k=3を代入して、下記の式（１０）を得る。ここで、４≦n≦１６の場合は、式（１０）により、Re（H100(nT)）が定義されるが（Im（H100(nT)）も同様に定義できる）、１≦n≦３の場合は、式（１０）により、Re（H100(nT)）を定義できない。そこで、１≦n≦３の場合は、下記の式（１１）に示すように、Re（H100(nT)）=0とする（Im（H100(nT)）も同様にする）。さらに、Hm(nT)は１３＜nにおいては定義されていないので（ただし、ｍ＝１から９９）、これも下記の式（１２）に示すように0とする（Im（Hm(nT)）も同様にする）。
【００５８】
【数８】
2006324785.tif 000010
式（６）に、式（１０）、式（１１）および式（１２）を適用すると、実部累計部１４８Ｒの出力RH(nT)は下記の式（１３）のように表される。ｎは１から１６までになることに留意されたい。
【００５９】
【数９】
2006324785.tif 000011
このように、実部累計部１４８Ｒおよび虚部累計部１４８Ｉは、元の遅延時間をサンプリング周期Tで割って得られた値以下の最大の整数の値kに応じて、累計される対象を変更する。式（１３）を参照して説明すれば、実部累計部１４８Ｒは、RH(T)を求めるために、Re(Hm(T))（ｍ＝１から１００）を累計するところを（式（６）参照）、k＝３（ただし、ｍ＝１００）ということに応じて、Re(Hm(T))（ｍ＝１から９９）を累計して、RH(T)を求める。また、RH(4T)を求めるために、Re(Hm(4T))（ｍ＝１から１００）を累計するところを（式（６）参照）、k＝３（ただし、ｍ＝１００）ということに応じて、Re(Hm(4T))（ｍ＝１から９９）およびRe(H100(T))を累計して、RH(4T)を求める。虚部累計部１４８Ｉも同様である。
【００６０】
図７は、ＦＩＲフィルタ１６の構成を示す機能ブロック図である。なお、図７においては、タップ数が３個である例を示している。しかし、タップ数が３個に限定されるものではなく、４個以上あってもかまわない。ＦＩＲフィルタ１６は、デジタルＩ信号およびデジタルＱ信号を受け、デジタルＩ’信号およびデジタルＱ’信号に変換する。
【００６１】
ＦＩＲフィルタ１６は、Ｉ信号遅延用タップ１６ａ−１、１６ａ−２、１６ａ−３、Ｑ信号遅延用タップ１６ｂ−１、１６ｂ−２、１６ｂ−３、実係数記録部１６ｃ−１、１６ｃ−２、１６ｃ−３、虚係数記録部１６ｄ−１、１６ｄ−２、１６ｄ−３、Ｉ信号実部乗算器１６ｅ−１、１６ｅ−２、１６ｅ−３、Ｉ信号虚部乗算器１６ｆ−１、１６ｆ−２、１６ｆ−３、Ｑ信号実部乗算器１６ｇ−１、１６ｇ−２、１６ｇ−３、Ｑ信号虚部乗算器１６ｈ−１、１６ｈ−２、１６ｈ−３、Ｉ’加算器（Ｉ’信号合計手段）１６Ｉ、Ｑ’加算器（Ｑ’信号合計手段）１６Ｑを備える。
【００６２】
Ｉ信号遅延用タップ１６ａ−１、１６ａ−２、１６ａ−３は、デジタルＩ信号を、該デジタルＩ信号のサンプリング周期Ｔ（＝１／fsamp）ずつ遅延させる。すなわち、Ｉ信号遅延用タップ１６ａ−１は、デジタルＩ信号をサンプリング周期Ｔだけ遅延させて出力し、Ｉ信号遅延用タップ１６ａ−２は、Ｉ信号遅延用タップ１６ａ−１の出力をさらにサンプリング周期Ｔだけ遅延させて出力し（デジタルＩ信号をサンプリング周期２Ｔだけ遅延させて出力することになる）、Ｉ信号遅延用タップ１６ａ−３は、Ｉ信号遅延用タップ１６ａ−２の出力をさらにサンプリング周期Ｔだけ遅延させて出力する（デジタルＩ信号をサンプリング周期３Ｔだけ遅延させて出力することになる）。
【００６３】
Ｑ信号遅延用タップ１６ｂ−１、１６ｂ−２、１６ｂ−３は、デジタルＱ信号を、該デジタルＱ信号のサンプリング周期Ｔ（＝１／fsamp）ずつ遅延させる。すなわち、Ｑ信号遅延用タップ１６ｂ−１は、デジタルＱ信号をサンプリング周期Ｔだけ遅延させて出力し、Ｑ信号遅延用タップ１６ｂ−２は、Ｑ信号遅延用タップ１６ｂ−１の出力をさらにサンプリング周期Ｔだけ遅延させて出力し（デジタルQ信号をサンプリング周期２Ｔだけ遅延させて出力することになる）、Ｑ信号遅延用タップ１６ｂ−３は、Ｑ信号遅延用タップ１６ｂ−２の出力をさらにサンプリング周期Ｔだけ遅延させて出力する（デジタルＱ信号をサンプリング周期３Ｔだけ遅延させて出力することになる）。
【００６４】
実係数記録部１６ｃ−１、１６ｃ−２、１６ｃ−３は、実部累計部１４８Ｒの出力を記録する。実係数記録部１６ｃ−１は、実部累計部１４８ＲからRH(T)を受けて記録する。実係数記録部１６ｃ−２は、実部累計部１４８ＲからRH(2T)を受けて記録する。実係数記録部１６ｃ−３は、実部累計部１４８ＲからRH(3T)を受けて記録する。なお、実係数記録部は３個を超えて設けてもよく、実部累計部１４８ＲからRH(nT)を受けて記録する。実係数記録部の個数は、実部累計部１４８Ｒから出力されるRH(nT)のnの最大値に一致する。実部累計部１４８Ｒの出力が式（１３）に示すような場合は、実係数記録部は１６個設けられる。なお、虚係数記録部、Ｉ信号遅延用タップおよびＱ信号遅延用タップの個数も実係数記録部と同じ個数であり、１６個設けることになる。
【００６５】
虚係数記録部１６ｄ−１、１６ｄ−２、１６ｄ−３は、虚部累計部１４８Ｉの出力を記録する。虚係数記録部１６ｄ−１は、虚部累計部１４８ＩからIH(T)を受けて記録する。虚係数記録部１６ｄ−２は、虚部累計部１４８ＩからIH(2T)を受けて記録する。虚係数記録部１６ｄ−３は、虚部累計部１４８ＩからIH(3T)を受けて記録する。なお、虚係数記録部は３個を超えて設けてもよく、虚部累計部１４８ＩからIH(nT)を受けて記録する。虚係数記録部の個数は、虚部累計部１４８Ｉから出力されるIH(nT)のnの最大値に一致する。実部累計部１４８Ｒの出力が式（１３）に示すような場合は、虚部累計部１４８Ｉの出力も同様であり、虚係数記録部は１６個設けられる。
【００６６】
Ｉ信号実部乗算器１６ｅ−１、１６ｅ−２、１６ｅ−３は、Ｉ信号遅延用タップ１６ａ−１、１６ａ−２、１６ａ−３の出力に所定の実部係数を乗じて出力する。所定の実部係数とは、実係数記録部１６ｃ−１、１６ｃ−２、１６ｃ−３に記録されているRH(nT)のことをいう。
【００６７】
Ｉ信号実部乗算器１６ｅ−１は、Ｉ信号遅延用タップ１６ａ−１の出力に、実係数記録部１６ｃ−１に記録された所定の実部係数RH(T)を乗じて出力する。Ｉ信号実部乗算器１６ｅ−２は、Ｉ信号遅延用タップ１６ａ−２の出力に、実係数記録部１６ｃ−２に記録された所定の実部係数RH(2T)を乗じて出力する。Ｉ信号実部乗算器１６ｅ−３は、Ｉ信号遅延用タップ１６ａ−３の出力に、実係数記録部１６ｃ−３に記録された所定の実部係数RH(3T)を乗じて出力する。
【００６８】
Ｉ信号虚部乗算器１６ｆ−１、１６ｆ−２、１６ｆ−３は、Ｉ信号遅延用タップ１６ａ−１、１６ａ−２、１６ａ−３の出力に所定の虚部係数を乗じて出力する。所定の虚部係数とは、虚係数記録部１６ｄ−１、１６ｄ−２、１６ｄ−３に記録されているIH(nT)のことをいう。
【００６９】
Ｉ信号虚部乗算器１６ｆ−１は、Ｉ信号遅延用タップ１６ａ−１の出力に、虚係数記録部１６ｄ−１に記録された所定の虚部係数IH(T)を乗じて出力する。Ｉ信号虚部乗算器１６ｆ−２は、Ｉ信号遅延用タップ１６ａ−２の出力に、虚係数記録部１６ｄ−２に記録された所定の虚部係数IH(2T)を乗じて出力する。Ｉ信号虚部乗算器１６ｆ−３は、Ｉ信号遅延用タップ１６ａ−３の出力に、虚係数記録部１６ｄ−３に記録された所定の虚部係数IH(3T)を乗じて出力する。
【００７０】
Ｑ信号実部乗算器１６ｇ−１、１６ｇ−２、１６ｇ−３は、Ｑ信号遅延用タップ１６ｂ−１、１６ｂ−２、１６ｂ−３の出力に所定の実部係数を乗じて出力する。
【００７１】
Ｑ信号実部乗算器１６ｇ−１は、Ｑ信号遅延用タップ１６b−１の出力に、実係数記録部１６ｃ−１に記録された所定の実部係数RH(T)を乗じて出力する。Ｑ信号実部乗算器１６ｇ−２は、Ｑ信号遅延用タップ１６b−２の出力に、実係数記録部１６ｃ−２に記録された所定の実部係数RH(2T)を乗じて出力する。Ｑ信号実部乗算器１６ｇ−３は、Ｑ信号遅延用タップ１６b−３の出力に、実係数記録部１６ｃ−３に記録された所定の実部係数RH(3T)を乗じて出力する。
【００７２】
Ｑ信号虚部乗算器１６ｈ−１、１６ｈ−２、１６ｈ−３は、Ｑ信号遅延用タップ１６ｂ−１、１６ｂ−２、１６ｂ−３の出力に所定の虚部係数を乗じて出力する。
【００７３】
Ｑ信号虚部乗算器１６ｈ−１は、Ｑ信号遅延用タップ１６b−１の出力に、虚係数記録部１６ｄ−１に記録された所定の虚部係数IH(T)を乗じて出力する。Ｑ信号虚部乗算器１６ｈ−２は、Ｑ信号遅延用タップ１６b−２の出力に、虚係数記録部１６ｄ−２に記録された所定の虚部係数IH(2T)を乗じて出力する。Ｑ信号虚部乗算器１６ｈ−３は、Ｑ信号遅延用タップ１６b−３の出力に、虚係数記録部１６ｄ−３に記録された所定の虚部係数IH(3T)を乗じて出力する。
【００７４】
Ｉ’加算器１６Ｉは、Ｉ信号実部乗算器１６ｅ−１、１６ｅ−２、１６ｅ−３の出力の合計からＱ信号虚部乗算器１６ｈ−１、１６ｈ−２、１６ｈ−３の出力の合計を減じて出力する。Ｉ’加算器１６Ｉの出力がデジタルＩ’信号である。
【００７５】
Ｑ’加算器１６Ｑは、Ｉ信号虚部乗算器１６ｆ−１、１６ｆ−２、１６ｆ−３の出力の合計とＱ信号実部乗算器１６ｇ−１、１６ｇ−２、１６ｇ−３の出力の合計とを加算して出力する。Ｑ’加算器１６Ｑの出力がデジタルＱ’信号である。
【００７６】
デジタルＩ’信号およびデジタルＱ’信号が、マルチパスの各々のパスのパス遅延時間τm、パスの大きさβmおよび位相回転exp(-ωτm)を考慮した信号となる。
【００７７】
図５に示すＦＩＲフィルタにおけるh(T) =β1h1(T)+β2h2(T)+…+β100h100(T)、h(2T) =β1h1(2T)+β2h2(2T)+…+β100h100(2T)、…、h(13T) =β1h1(13T)+β2h2(13T)+…+β100h100(13T)とすれば、入力をτ1＝0.0[ns]だけ遅延させβ1倍したものと、入力をτ2＝1.13144[ns]だけ遅延させβ2倍したものと、…、入力をτ100＝1.1296[ns]だけ遅延させβ100倍したものとを合計した出力を得ることができることを先に説明した。よって、パス遅延時間τmおよびパスの大きさβmは考慮されていることになる。
【００７８】
ここで、図６を参照し、位相回転exp(-ωτm)を考慮する方法を説明する。I’軸上およびQ’軸上にあるデジタルＩ信号およびデジタルＱ信号をI軸上およびQ軸上にある信号（デジタルＩ’信号およびデジタルＱ’信号）に置き換えるためには、下記のようにすればよい。
【００７９】
デジタルＩ’信号＝I0−Q0＝Icosθ−Qsinθ＝I・Re(exp(jθ))−Q・Im(exp(jθ))
デジタルＱ’信号＝I1＋Q1＝Isinθ＋Qcosθ＝I・Im
(exp(jθ))+Q・Re(exp(jθ))
ただし、θ＝-ωτmである。
【００８０】
すなわち、デジタルI信号に位相回転exp(jθ)の実部を乗じたものから、デジタルQ信号に位相回転exp(jθ)の虚部を乗じたものを減じればデジタルＩ’信号が得られる。デジタルI信号に位相回転exp(jθ)の虚部を乗じたものと、デジタルQ信号に位相回転exp(jθ)の実部を乗じたものとを加えればデジタルＱ’信号が得られる。
【００８１】
図７を参照すると、Ｉ’加算器１６Ｉは、Ｉ信号実部乗算器１６ｅ−１、１６ｅ−２、１６ｅ−３の出力の合計（デジタルI信号に位相回転の実部を乗じたもの）からＱ信号虚部乗算器１６ｈ−１、１６ｈ−２、１６ｈ−３の出力の合計（デジタルＱ信号に位相回転の虚部を乗じたもの）を減じて出力する。よって、位相回転を考慮したデジタルＩ’信号が得られる。
【００８２】
また、Ｑ’加算器１６Ｑは、Ｉ信号虚部乗算器１６ｆ−１、１６ｆ−２、１６ｆ−３の出力の合計（デジタルI信号に位相回転の虚部を乗じたもの）とＱ信号実部乗算器１６ｇ−１、１６ｇ−２、１６ｇ−３の出力の合計と（デジタルＱ信号に位相回転の実部を乗じたもの）を加算して出力する。よって、位相回転を考慮したデジタルＱ’信号が得られる。
【００８３】
図１に戻り、サンプリングクロック生成器１８は、デジタルＩ信号およびデジタルＱ信号のサンプリング周波数fsampのクロック信号を生成する。
【００８４】
Ｉ’信号Ｄ／Ａ変換器２２Ｉは、サンプリングクロック生成器１８からクロック信号を受け、サンプリング周波数fsampによって、ＦＩＲフィルタ１６のＩ’加算器の出力であるデジタルＩ’信号をアナログＩ’信号に変換する。Ｑ’信号Ｄ／Ａ変換器２２Ｑは、サンプリングクロック生成器１８からクロック信号を受け、サンプリング周波数fsampによって、ＦＩＲフィルタ１６のＱ’加算器の出力であるデジタルＱ’信号をアナログＱ’信号に変換する。
【００８５】
アナログ信号をサンプリング周波数fsampによってサンプリングすればデジタル信号が得られる。よって、サンプリング周波数fsampがわかれば、デジタル信号から元のアナログ信号をある程度再現できる。
【００８６】
ローパスフィルタ２４Ｉは、Ｉ’信号Ｄ／Ａ変換器２２Ｉの出力から高周波成分（例えば、ノイズ）を除去して出力する。ローパスフィルタ２４Ｑは、Ｑ’信号Ｄ／Ａ変換器２２Ｑの出力から高周波成分（例えば、ノイズ）を除去して出力する。
【００８７】
ＲＦ信号生成器２６はＲＦ信号を生成する。ＲＦ信号の角変調周波数はωである。
【００８８】
９０度移相器２７は、ＲＦ信号の位相を９０度変化させる。ただし、周波数は変えない。９０度移相器２７の出力する信号を直交ＲＦ信号という。
【００８９】
Ｉ’信号乗算器２８Ｉは、アナログＩ’信号とＲＦ信号とを乗算する。
【００９０】
Ｑ’信号乗算器２８Ｑは、アナログＱ’信号と直交ＲＦ信号とを乗算する。
【００９１】
加算器３２は、Ｉ’信号乗算器２８Ｉの出力とＱ’信号乗算器２８Ｑの出力とを加算する。これにより、デジタルＩ信号およびデジタルＱ信号がＲＦ角変調周波数ωにより変調されたＲＦ変調信号がパス番号ｍ＝１、２、…、１００を通過した信号を合成したものを求めることができる。
【００９２】
次に、本発明の実施形態の動作を説明する。
【００９３】
まず、フィルタ係数生成部１４の動作を説明する。図８は、フィルタ係数生成部１４の動作を示すフローチャートである。
【００９４】
まず、パス番号ｍ＝１とする（Ｓ１０）。
【００９５】
次に、フィルタ係数生成部１４のインパルス応答生成部１４０が、パステーブル記録部１２からパス番号ｍにおけるパスの大きさβmおよび遅延時間τmを読み出す。インパルス応答生成部１４０が、インパルス応答hm(nT)（式（５）参照）を生成する（Ｓ１２）。
【００９６】
パス比乗算部１４２が、インパルス応答hm(nT)にパス比βmを乗じる（Ｓ１４）。
【００９７】
位相回転部１４４が、パス比乗算部１４２の出力βmhm(nT)の位相を、（ＲＦ変調角周波数ω）×（パス遅延時間τm）だけ逆回転させる（Ｓ１６）。
【００９８】
実部抽出部１４６Ｒが、位相回転部１４４の出力βmhm(nT)exp(-ωτm)から実部Re(Hm(nT))を抽出する（Ｓ１８Ｒ）。
【００９９】
虚部抽出部１４６Ｉが、位相回転部１４４の出力βmhm(nT)exp(-ωτm)から虚部Im(Hm(nT))を抽出する（Ｓ１８Ｉ）。
【０１００】
実部累計部１４８Ｒは、RH(nT)（初期値＝０）に、Re(Hm(nT))を加算する（Ｓ２０Ｒ）。虚部累計部１４８Ｉは、IH(nT)（初期値＝０）に、Im(Hm(nT))を加算する（Ｓ２０Ｉ）。
【０１０１】
次に、パス番号ｍを１増やす（Ｓ２２）。ｍ＜１００であれば（Ｓ２４、Ｎｏ）、インパルス応答の生成（Ｓ１２）に戻る。このようにして、実部累計部１４８Ｒは、RH(nT) = Re(H1(nT))+Re(H2(nT))+…+Re(H100(nT))を求める。すなわち、位相回転部１４４の出力の実部（実部抽出部１４６Ｒの出力）を累計する。虚部累計部１４８Ｉは、IH(nT) = Im(H1(nT))+Im(H2(nT))+…+Im(H100(nT))を求める。すなわち、位相回転部１４４の出力の虚部（虚部抽出部１４６Ｉの出力）を累計する。
【０１０２】
パス番号ｍを１増やし（Ｓ２２）、ｍ＞１００になると（Ｓ２４、Ｙｅｓ）、実部累計部１４８Ｒの累計結果RH(nT)をＦＩＲフィルタ１６の実係数記録部１６ｃ−１、１６ｃ−２、１６ｃ−３に、虚部累計部１４８Ｉの累計結果IH(nT)を、ＦＩＲフィルタ１６の虚係数記録部１６ｄ−１、１６ｄ−２、１６ｄ−３に出力する（Ｓ２６）。
【０１０３】
このようにして、ＦＩＲフィルタ１６のフィルタ係数が生成される。実係数記録部１６ｃ−１、１６ｃ−２、１６ｃ−３および虚係数記録部１６ｄ−１、１６ｄ−２、１６ｄ−３の記録内容が得られる。
【０１０４】
そして、マルチパスシミュレータ１が動作する。
【０１０５】
ＦＩＲフィルタ１６は、デジタルＩ信号およびデジタルＱ信号を受け、デジタルＩ’信号およびデジタルＱ’信号に変換する。このデジタルＩ’信号およびデジタルＱ’信号は、マルチパスの各々のパスのパス遅延時間τm、パスの大きさβmおよび位相回転exp(-ωτm)を考慮した信号となる。
【０１０６】
Ｉ’信号Ｄ／Ａ変換器２２Ｉは、サンプリング周波数fsampによって、ＦＩＲフィルタ１６のＩ’加算器の出力であるデジタルＩ’信号をアナログＩ’信号に変換する。Ｑ’信号Ｄ／Ａ変換器２２Ｑは、サンプリング周波数fsampによって、ＦＩＲフィルタ１６のＱ’加算器の出力であるデジタルＱ’信号をアナログＱ’信号に変換する。
【０１０７】
ローパスフィルタ２４Ｉは、Ｉ’信号Ｄ／Ａ変換器２２Ｉの出力から高周波成分（例えば、ノイズ）を除去して出力する。ローパスフィルタ２４Ｑは、Ｑ’信号Ｄ／Ａ変換器２２Ｑの出力から高周波成分（例えば、ノイズ）を除去して出力する。
【０１０８】
Ｉ’信号乗算器２８Ｉは、アナログＩ’信号と、ＲＦ角変調周波数ωを有するＲＦ信号とを乗算する。
【０１０９】
Ｑ’信号乗算器２８Ｑは、アナログＱ’信号と、ＲＦ信号と同一周波数かつ位相が直交する直交ＲＦ信号とを乗算する。
【０１１０】
加算器３２は、Ｉ’信号乗算器２８Ｉの出力とＱ’信号乗算器２８Ｑの出力とを加算する。これにより、デジタルＩ信号およびデジタルＱ信号がＲＦ角変調周波数ωにより変調されたＲＦ変調信号がパス番号ｍ＝１、２、…、１００を通過した信号を合成したものを求めることができる。このようにして求めた信号は、マルチパスのシミュレーション（例えば、フェージングのシミュレーション）に利用される。
【０１１１】
本発明の実施形態によれば、（１）ＦＩＲフィルタ１６において使用するフィルタ係数RH(nT)、IH(nT)を、フィルタ係数生成部１４により生成し、（２）デジタルＩ信号およびデジタルＱ信号をＦＩＲフィルタ１６に与え、（３）ＦＩＲフィルタ１６から出力されたデジタルＩ’信号とデジタルＱ’信号とをサンプリング周波数fsampによってアナログ信号に変換してから、ＲＦ信号によって直交変調する、ことによりマルチパスのシミュレーションが可能となる。
【０１１２】
ここで、パスの本数が増大したからといって、ＦＩＲフィルタ１６の構成部分が必ずしも増大するわけでもないため、マルチパスのシミュレーションを簡易なハードウェアで実現できることになる。
【０１１３】
なお、ＦＩＲフィルタ１６をナイキストフィルタとすることを前提として実施形態の説明を行ってきた。しかし、ＦＩＲフィルタ１６をガウシャン(Gaussian)フィルタとすることもできる。この場合、インパルス応答生成部１４０は、ガウシャンフィルタにおけるインパルス応答を生成する。ガウシャンフィルタにおけるインパルス応答の生成法はナイキストフィルタの場合と同様であるが式（１）が異なる。ガウシャンフィルタにおける式（１）に相当するものは周知であるため説明を省略する。このように、ＦＩＲフィルタ１６をナイキストフィルタまたはガウシャンフィルタといったデジタルフィルタにすることができる。そして、インパルス応答生成部１４０はデジタルフィルタにおけるインパルス応答を生成する。
【０１１４】
なお、上記の実施形態は、以下のようにして実現できる。ＣＰＵ、ハードディスク、メディア（フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭなど）読み取り装置を備えたコンピュータに、上記の各部分（例えば、パステーブル記録部１２、インパルス応答生成部１４０、パス比乗算部１４２、位相回転部１４４、実部抽出部１４６Ｒ、虚部抽出部１４６Ｉ、実部累計部１４８Ｒ、虚部累計部１４８Ｉ）を実現するプログラムを記録したメディアを読み取らせて、ハードディスクにインストールする。このような方法でも、上記の実施形態を実現できる。
【図面の簡単な説明】
【０１１５】
【図１】本発明の実施形態にかかるマルチパスシミュレータ１の構成を示す機能ブロック図である。
【図２】マルチパスの概念図である。
【図３】パステーブル記録部１２の記録内容の一例を示す図である。
【図４】フィルタ係数生成部１４の構成を示す機能ブロック図である。
【図５】一般的なＦＩＲフィルタ（タップ数＝１３）の構成を示す機能ブロック図である。
【図６】位相回転の説明図である。
【図７】ＦＩＲフィルタ１６の構成を示す機能ブロック図である。
【図８】フィルタ係数生成部１４の動作を示すフローチャートである。
【符号の説明】
【０１１６】
fsamp  サンプリング周波数
T  サンプリング周期
ω  ＲＦ角変調周波数
ｍ  パス番号
τm  パス遅延時間
βm  パスの大きさ
１  マルチパスシミュレータ
１２  パステーブル記録部
１４  フィルタ係数生成部
１４０  インパルス応答生成部
１４２  パス比乗算部
１４４  位相回転部
１４６Ｒ  実部抽出部
１４６Ｉ  虚部抽出部
１４８Ｒ  実部累計部
１４８Ｉ  虚部累計部
１６  ＦＩＲフィルタ
１６ａ−１、１６ａ−２、１６ａ−３  Ｉ信号遅延用タップ
１６ｂ−１、１６ｂ−２、１６ｂ−３  Ｑ信号遅延用タップ
１６ｃ−１、１６ｃ−２、１６ｃ−３  実係数記録部
１６ｄ−１、１６ｄ−２、１６ｄ−３  虚係数記録部
１６ｅ−１、１６ｅ−２、１６ｅ−３  Ｉ信号実部乗算器
１６ｆ−１、１６ｆ−２、１６ｆ−３  Ｉ信号虚部乗算器
１６ｇ−１、１６ｇ−２、１６ｇ−３  Ｑ信号実部乗算器
１６ｈ−１、１６ｈ−２、１６ｈ−３  Ｑ信号虚部乗算器
１６Ｉ  Ｉ’加算器（Ｉ’信号合計手段）
１６Ｑ  Ｑ’加算器（Ｑ’信号合計手段）
１８  サンプリングクロック生成器
２２Ｉ  Ｉ’信号Ｄ／Ａ変換器
２２Ｑ  Ｑ’信号Ｄ／Ａ変換器
２４Ｉ、２４Ｑ  ローパスフィルタ
２６  ＲＦ信号生成器
２７  ９０度移相器
２８Ｉ  Ｉ’信号乗算器
２８Ｑ  Ｑ’信号乗算器
３２  加算器
【図１】
2006324785.tif 000012
【図２】
2006324785.tif 000013
【図３】
2006324785.tif 000014
【図４】
2006324785.tif 000015
【図５】
2006324785.tif 000016
【図６】
2006324785.tif 000017
【図７】
2006324785.tif 000018
【図８】
2006324785.tif 000019