(57)【要約】【課題】  高誘電率ゲート絶縁膜やメタルゲート電極を採用する場合に、仕事関数の変動を抑えて閾値電圧の変動量を低く抑えることができるようにし、ゲートリーク電流の増大を抑えて、信頼性の低下を招かないようにする。【解決手段】  半導体装置を、ゲート電極１がメタルゲート電極であるか、又は、ゲート絶縁膜４が高誘電率ゲート絶縁膜である場合に、ゲート電極１とゲート絶縁膜４との間に、ゲート電極１側から順に、シリコン酸化膜２、シリコン窒化膜３を備えるものとする。【選択図】        図１
2006086272.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
ゲート絶縁膜とを備え、
前記ゲート電極がメタルゲート電極であるか、又は、前記ゲート絶縁膜が高誘電率ゲート絶縁膜である場合に、前記ゲート電極と前記ゲート絶縁膜との間に、前記ゲート電極側から順に、シリコン酸化膜、シリコン窒化膜を備えることを特徴とする、半導体装置。
【請求項２】
ゲート電極と、
ゲート絶縁膜とを備え、
前記ゲート電極がメタルゲート電極であるか、又は、前記ゲート絶縁膜が高誘電率ゲート絶縁膜である場合に、前記ゲート電極と前記ゲート絶縁膜との間に、シリコン酸化膜を備えることを特徴とする、半導体装置。
【請求項３】
前記メタルゲート電極が、Ｍｏ，Ｗ，Ｔａ，Ｔｉ，Ｈｆ，Ｚｒ，Ｖ，Ｃｒ，Ｎｂを含む金属群から選ばれるいずれか１種の金属を含むものとして構成されることを特徴とする、請求項１又は２記載の半導体装置。
【請求項４】
前記高誘電率ゲート絶縁膜が、酸化ハフニウム，酸化ジルコニウム，酸化アルミニウム，酸化イットリウム，ランタン族酸化物、又は前記各酸化物のシリケート、又は前記各酸化物若しくは前記各シリケートを含む混合物により構成されることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
Ｍｏ，Ｗ，Ｔａ，Ｔｉ，Ｈｆ，Ｚｒ，Ｖ，Ｃｒ，Ｎｂを含む金属群から選ばれるいずれか１種の金属を含む金属膜と、
高誘電率膜とを備え、
前記金属膜と前記高誘電率膜との間に、前記金属膜側から順に、シリコン酸化膜、シリコン窒化膜を備えることを特徴とする、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＭＯＳ(Metal Oxide Semiconductor)デバイスのゲートスタック構造に用いて好適の半導体装置に関する。
【背景技術】
【０００２】
従来、ＭＯＳデバイスでは、ゲート絶縁膜としてＳｉＯ2ゲート絶縁膜が広く用いられてきた。しかし、ＳｉＯ2ゲート絶縁膜の薄膜化が進み、その厚さが原子数個分にまで薄くなると、ゲートリーク電流が増大してしまい、消費電力や発熱量の増大という問題が深刻になり、その抑制が重要な課題となってきた。
そこで、近年、ゲート絶縁膜として、ＳｉＯ2ゲート絶縁膜よりも誘電率の高い絶縁膜（高誘電率ゲート絶縁膜，High-kゲート絶縁膜）を用いることが提案されている。
【０００３】
一方、ゲート電極としては、従来、ポリシリコンゲート電極が広く用いられてきた。しかし、ゲート絶縁膜の薄膜化が進むにつれて、ゲート空乏化によってトランジスタのオン電流が低下してしまうという問題が深刻になり、その抑制が重要な課題となってきた。
また、ポリシリコンゲート電極は、高誘電率ゲート絶縁膜と組み合わせて使った場合に、ゲート絶縁膜とゲート電極との界面で欠陥が生じやすく、動作電圧（閾値電圧）が上昇してしまう傾向がある。さらにフォノン振動が発生して、トランジスタのチャネル内での電子の移動を阻害するという問題も発生する。
【０００４】
そこで、近年、ゲート電極として、メタルゲート電極を用いることが提案されている。
なお、従来、半導体デバイスにおいて、誘電率の高い膜（高誘電率膜，強誘電率膜）を設ける場合には、この膜からの酸素の拡散が問題の一つとされており、この問題を解決するために種々の提案がなされている（例えば特許文献１〜３参照）。また、リーク電流を抑制するために、高誘電率絶縁膜を設ける技術もある（例えば特許文献４参照）。
【特許文献１】特開平５−２４３５６２号公報
【特許文献２】特開２０００−２０８７２０号公報
【特許文献３】特開２００２−３５９３７０号公報
【特許文献４】特開２００３−１８８３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、高誘電率(High-k)ゲート絶縁膜やメタルゲート電極を採用する場合、例えば図４に示すように、高誘電率(High-k)ゲート絶縁膜５０又はＳｉＯ2ゲート絶縁膜５１上に直接メタルゲート電極５２を設けることが考えられる。
しかしながら、高誘電率(High-k)ゲート絶縁膜５０又はＳｉＯ2ゲート絶縁膜５１上に直接メタルゲート電極５２を設けると、高誘電率ゲート絶縁膜５０又はＳｉＯ2ゲート絶縁膜５１とメタルゲート電極５２とが激しく反応してしまうという問題がある。特に、高誘電率ゲート絶縁膜５０とメタルゲート電極５２との反応は、低い温度（例えば５００℃程度）でも進行することが多いため、問題が大きい。このように、ゲート絶縁膜５０，５１とゲート電極５２とが反応してしまうと、ゲートリーク電流の増大（極度の場合には絶縁性の喪失）を招き、信頼性の低下につながることになる。
【０００６】
また、高誘電率ゲート絶縁膜５０上にポリシリコン（Poly-Si）ゲート電極５３を設けることも考えられる。
しかしながら、この場合にも、上記の組み合わせの場合と同様に、高誘電率ゲート絶縁膜５０とポリシリコンゲート電極５３とが反応してしまうという問題がある。
このような高誘電率ゲート絶縁膜５０とポリシリコンゲート電極５３との反応を抑えるために、図５に示すように、高誘電率ゲート絶縁膜５０とポリシリコンゲート電極５３との間にシリコン窒化膜（ＳｉＮ膜）５４を挟むことが提案されている（例えば上記特許文献３など）。
【０００７】
しかしながら、高誘電率ゲート絶縁膜５０とポリシリコンゲート電極５３との間にＳｉＮ膜５４を挟むと、ＳｉＮ膜５４に含まれる窒素Ｎがゲート電極５３を構成するポリシリコンと反応してしまい、仕事関数が変動してしまう場合がある。そして、仕事関数が変動してしまうと、閾値電圧（Ｖｔｈ）が変動（例えば０．１Ｖ以上）してしまうため、目標とする閾値電圧に調整することが難しくなる。
【０００８】
なお、上記特許文献１〜３には、誘電率の高い膜からの酸素の拡散を抑制するための技術が開示されているに過ぎず、上記の問題については何ら考慮されていない。
また、上記特許文献４は、浮遊電極及び強誘電体層を備えるＭＦＭＩＳ型トランジスタにおいて、上部電極金属と強誘電体層との間や強誘電体層と浮遊電極金属層との間に、絶縁体層として、ＳｉＯ2，Ｓｉ3Ｎ4，ＳｉＯＮのうちのひとつあるいは複数と、高誘電率絶縁膜とを積層させる技術が開示されている。また、Ｓｉ基板と浮遊電極（白金，ポリシリコン，シリサイドなど）との間に、ゲート絶縁膜（ＳｉＯ2膜，Ｓｉ3Ｎ4膜，ＳｉＯＮ膜）と、高誘電率絶縁膜とを設けることも記載されている（例えば段落番号００４９，図５参照）。しかしながら、この文献には、Ｓｉ基板と浮遊電極との間に、絶縁体層として、ゲート絶縁膜（ＳｉＯ2膜，Ｓｉ3Ｎ4膜，ＳｉＯＮ膜）と、高誘電率絶縁膜とを設けることが記載されているに過ぎず、浮遊電極と高誘電率絶縁膜とが反応してしまうという上記の問題については何ら考慮されていない。
【０００９】
本発明は、このような課題に鑑み創案されたもので、高誘電率ゲート絶縁膜やメタルゲート電極を採用する場合に、仕事関数の変動を抑えて閾値電圧の変動量を低く抑えることができるようにした、半導体装置を提供することを目的とする。
また、高誘電率ゲート絶縁膜やメタルゲート電極を採用する場合に、ゲートリーク電流の増大を抑えて、信頼性の低下を招かないようにすることも目的とする。
【課題を解決するための手段】
【００１０】
このため、本発明の半導体装置は、ゲート電極と、高誘電率ゲート絶縁膜とを備え、ゲート電極がメタルゲート電極であるか、又は、ゲート絶縁膜が高誘電率ゲート絶縁膜である場合に、ゲート電極と高誘電率ゲート絶縁膜との間に、ゲート電極側から順に、シリコン酸化膜、シリコン窒化膜を備えることを特徴としている（請求項１）。
また、本発明の半導体装置は、ゲート電極と、高誘電率ゲート絶縁膜とを備え、ゲート電極がメタルゲート電極であるか、又は、ゲート絶縁膜が高誘電率ゲート絶縁膜である場合に、ゲート電極と高誘電率ゲート絶縁膜との間に、シリコン酸化膜を備えることを特徴としている（請求項２）。
【００１１】
特に、ゲート電極をメタルゲート電極とする場合に適用するのが好ましい。この場合、メタルゲート電極は、Ｍｏ，Ｗ，Ｔａ，Ｔｉ，Ｈｆ，Ｚｒ，Ｖ，Ｃｒ，Ｎｂを含む金属群から選ばれるいずれか１種の金属を含むものとして構成するのが好ましい（請求項３）。また、高誘電率ゲート絶縁膜は、酸化ハフニウム，酸化ジルコニウム，酸化アルミニウム，酸化イットリウム，ランタン族酸化物、又は前記各酸化物のシリケート、又は前記各酸化物若しくは前記各シリケートを含む混合物により構成するのが好ましい（請求項４）。
【００１２】
さらに、本発明の半導体装置は、Ｍｏ，Ｗ，Ｔａ，Ｔｉ，Ｈｆ，Ｚｒ，Ｖ，Ｃｒ，Ｎｂを含む金属群から選ばれるいずれか１種の金属を含む金属膜と、高誘電率膜とを備え、金属膜と高誘電率膜との間に、金属膜側から順に、シリコン酸化膜、シリコン窒化膜を備えることを特徴としている（請求項５）。
【発明の効果】
【００１３】
したがって、本発明によれば、ゲート電極と高誘電率ゲート絶縁膜との間にシリコン酸化膜が設けられているため、仕事関数の変動を抑えることができ、これにより、閾値電圧の変動量を低く抑えることができるという利点がある。
また、本発明によれば、ゲート電極と高誘電率ゲート絶縁膜との間にシリコン窒化膜が設けられているため、ゲートリーク電流の増大を抑えることができ、ひいては信頼性を確保できるようになるという利点がある。
【発明を実施するための最良の形態】
【００１４】
以下、図面により、本発明の実施の形態にかかる半導体装置について説明する。
本実施形態にかかる半導体装置[例えばＣＭＯＳ(Complementary Metal Oxide Semiconductor)デバイスなどのＭＯＳデバイス（例えばＭＯＳトランジスタを含む）]は、図１に示すように、ゲート電極１と、シリコン酸化膜２と、シリコン窒化膜３と、ゲート絶縁膜４とを備えるものとして構成される。
【００１５】
つまり、本半導体装置は、ゲート電極１がメタルゲート電極であるか、又は、ゲート絶縁膜４が高誘電率ゲート絶縁膜である場合に、ゲート電極１とゲート絶縁膜４との間に、ゲート電極１側から順に、シリコン酸化膜２、シリコン窒化膜３を備えるものとする。
ここで、ゲート電極１は、メタルゲート電極とするのが好ましい。特に、製造工程において活性化のために１０００℃以上の高温にする熱処理（アニール処理）を行なうことを考慮すると、熱処理工程における上限温度よりも高い融点を有する高融点金属により構成するのが好ましい。例えば、Ｍｏ，Ｗ，Ｔａ，Ｔｉ，Ｈｆ，Ｚｒ，Ｖ，Ｃｒ，Ｎｂを含む金属群から選ばれるいずれか１種の金属を含む金属膜とするのが好ましい。つまり、Ｍｏ，Ｗ，Ｔａ，Ｔｉ，Ｈｆ，Ｚｒ，Ｖ，Ｃｒ，Ｎｂを含む金属群から選ばれるいずれか１種の金属、又はこれらの金属の化合物、又はこれらの金属や化合物を含む混合物により構成される金属膜とするのが好ましい。
【００１６】
なお、ゲート絶縁膜を高誘電率ゲート絶縁膜とする場合には、ゲート電極はポリシリコンなどの一般に用いられている材料によって構成しても良い。
ゲート絶縁膜４は、高誘電率ゲート絶縁膜（High-kゲート絶縁膜，高誘電率膜）とするのが好ましい。例えば、酸化ハフニウム（ＨｆＯ2），酸化ジルコニウム（ＺｒＯ2），酸化アルミニウム（Ａｌ2Ｏ3），酸化イットリウム（Ｙ2Ｏ3），ランタン族酸化物（例えばＬａ２０３）、又はこれらの酸化物のシリケート（例えば、ＨｆＯ2の場合、Ｈｆ ＳｉxＯy；Ｈｆシリケート）［Ｎを含んだシリケート（例えば、ＨｆＯ2の場合、Ｈｆ ＳｉxＯyＮz；Ｈｆシリケート）でも良い］、又はこれらの酸化物やそのシリケートを含む混合物（例えばＨｆＡｌＯx）などにより構成するのが好ましい。
【００１７】
なお、ゲート電極をメタルゲート電極とする場合には、ゲート絶縁膜はＳｉＯ2などの一般に用いられている材料によって構成しても良い。
シリコン窒化膜３は、ゲートリーク電流の増大を抑えるために、ゲート電極１とゲート絶縁膜４との間に設けられる。ここでは、シリコン窒化膜をＳｉＮ（窒化ケイ素）により形成している。
【００１８】
シリコン酸化膜２は、仕事関数の変動を抑えて閾値電圧の変動量を低く抑えるために、シリコン窒化膜３とゲート電極１との間に設けられる。ここでは、シリコン酸化膜をＳｉＯ2（酸化シリコン）により形成している。
上述のように、ゲートリーク電流の増大を抑えるために、シリコン窒化膜３を設けると、ゲート電極１とシリコン窒化膜３とが接することになる。一方、高融点金属に窒素が導入されると仕事関数が変化してしまう。例えば、モリブデンＭｏに窒素が導入されると仕事関数が変化してしまうことについては、例えば、IEEE Electron Device Letters, vol.23, no.1, Page:49-51に記載されている。このため、特に、ゲート電極１を高融点金属により構成する場合に、高融点金属からなるメタルゲート電極１にシリコン窒化膜３から窒素が導入され、仕事関数が変化してしまう可能性が高い。したがって、特に、ゲート電極１を高融点金属により構成する場合に、シリコン窒化膜３とゲート電極１との間にシリコン酸化膜２を設けることが重要になる。
【００１９】
ここでは、ゲート電極１とゲート絶縁膜４との間に、シリコン酸化膜２と、シリコン窒化膜３とを設け、ゲート絶縁膜／シリコン窒化膜／シリコン酸化膜／ゲート電極（例えばHigh-k／ＳｉＮ／ＳｉＯ2／ゲート電極）の積層構造にし、その厚さ（膜厚）を、その後の熱処理やゲート電極１の材料の種類（例えばメタルの種類）によって調整するようにしている。このように構成することで、例えばゲート絶縁膜／シリコン酸化膜／ゲート電極（例えばHigh-k／ＳｉＯ2／ゲート電極）という積層構造にする場合と比較して、全体の厚さを薄くすることができるという効果もある。
【００２０】
逆に言うと、全体の厚さを薄くする点をそれほど考慮しなくてもよい場合には、上述の構成において、シリコン窒化膜３を設けずに、ゲート絶縁膜／シリコン酸化膜／ゲート電極（例えばHigh-k／ＳｉＯ2／ゲート電極）という積層構造にすることもできる。
次に、本実施形態にかかる半導体装置の製造方法について説明する。ここでは、２つの代表的な例について説明するが、これに限られるものではない。以下、説明を分かり易くするため、本発明に関わる部分を中心に説明する。
（第１の製造方法）
まず、第１の製造方法について、図２を参照しながら説明する。
【００２１】
第１の製造方法は、基本的に、ＭＯＳデバイスを製造する際の一般的な製造方法である。この方法によれば、従来の製造装置をそのまま使えることになる。
まず、図２（Ａ）に示すように、ＳＴＩ（Shallow Trench Isolation）技術を用いて、Ｓｉ基板５に浅い溝を形成し、絶縁物で埋めて素子分離領域６を形成する。
次に、図２（Ｂ）に示すように、Ｎウエル（Ｎ−ＷＥＬＬ）７及びＰウェル（Ｐ−ＷＥＬＬ）８を形成し、チャネル注入を行なう。
【００２２】
次いで、図２（Ｃ）に示すように、例えばＨｆシリケートをＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)法により堆積させて、例えば１．５ｎｍのＨｆシリケート膜（高誘電率膜）９［これがゲート絶縁膜（高誘電率ゲート絶縁膜）となる］を形成する。なお、Ｈｆシリケート膜９の下側に他の膜を形成しておいても良い。
次に、図２（Ｄ）に示すように、例えばＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)法によりＳｉＨ2Ｃｌ2（ＤＣＳ；ジクロロシラン）−ＮＨ3（アンモニア）のガス系で、例えば６８０℃程度の所定の温度条件として、ＳｉＮを堆積させて、例えば０．２ｎｍのＳｉＮ膜（シリコン窒化膜）１０を形成する。
【００２３】
なお、例えばＬＰＣＶＤ法によりＳｉＨ4（モノシラン）−ＮＨ3（アンモニア）のガス系で、例えば６００℃程度の所定の温度条件として、ＳｉＮを堆積させて、ＳｉＮ膜（シリコン窒化膜）１０を形成しても良い。
次いで、図２（Ｅ）に示すように、ＣＶＤ(Chemical Vapor Deposition)法により堆積させたＳｉＮ膜（ＣＶＤ−ＳｉＮ）の表面を、オゾン中で、かつ常温で酸化して、ＳｉＯ2膜（シリコン酸化膜）１１を形成する。
【００２４】
なお、ＣＶＤ法により堆積させたＳｉＮ膜（ＣＶＤ−ＳｉＮ）の表面を、酸素中で、例えば６００℃程度の所定の温度条件で酸化して、ＳｉＯ2膜（シリコン酸化膜）１１を形成しても良い。
その後、図２（Ｆ）に示すように、ＭＯＣＶＤ法によりモリブデンＭｏを堆積させてＭｏ膜（モリブデン膜，金属膜）１２［これがゲート電極（メタルゲート電極）となる］を形成する。
【００２５】
そして、図２（Ｇ）に示すように、ゲート加工を行なう。この結果、ゲート電極（メタルゲート電極，モリブデンゲート電極）１２Ａ／ＳｉＯ2膜（シリコン酸化膜）１１Ａ／ＳｉＮ膜（シリコン窒化膜）１０Ａ／ゲート絶縁膜（高誘電率ゲート絶縁膜，Ｈｆシリケートゲート絶縁膜）９Ａの積層構造が形成される。
以降、通常のプロセスにしたがって、図２（Ｈ）に示すように、不純物を注入してエクステンション・ソースドレイン１３を形成する。また、サイドウォール１４も形成する。さらに、不純物を注入してコンタクト・ソースドレイン１５も形成する。そして、熱処理（アニール処理）を行なって不純物を活性化させる。その後、メタル配線、層間絶縁膜の形成工程へ進む。
（第２の製造方法）
次に、第２の製造方法について、図３を参照しながら説明する。
【００２６】
第２の製造方法は、ダマシン法による製造方法である。ダマシン法は、例えば、Conference: Proceedings of IEEE International Electron Devices Meeting, 1992, Page: 301-4 やInternational Electron Devices Meeting 1998. Technical Digest Page: 785-8に詳しい。この方法によれば、工程は多くなるものの、膜厚を薄くできるという利点がある。
【００２７】
まず、上述したような通常の製造プロセス（図２参照）にしたがって、チャネル、ソース・ドレインを形成する。つまり、図３（Ａ）に示すように、後で除去しやすい材料［通常、ポリシリコン（ｐｏｌｙ−Ｓｉ），シリコン窒化物（ＳｉＮ）等］でダミー・ゲート絶縁膜９Ｂ及びダミー・ゲート１２Ｂを形成し、これを用いてチャネル及びソース・ドレイン領域のプロファイルを形成する。なお、上述の第１の製造方法（図２参照）と同じものには同じ符号を付している。
【００２８】
次に、図３（Ｂ）に示すように、層間絶縁膜を形成するための材料（例えば低誘電率材料）１６Ａを堆積させた後、図３（Ｃ）に示すように、ダミー・ゲート１２Ｂの上部表面が出るまでＣＭＰ(Chemical Mechanical Polishing)法により研磨・除去して、層間絶縁膜１６を形成する。
次いで、図３（Ｄ）に示すように、選択性のある溶液でダミー・ゲート１２Ｂ及びダミー・ゲート絶縁膜９Ｂを除去する。
【００２９】
次に、図３（Ｅ）に示すように、例えばＨｆＯ2をＡＬＣＶＤ(Atomic Layer Chemical Vapor Deposition)法により堆積させて、例えば３ｎｍのＨｆＯ2膜（高誘電率膜）１７［これがゲート絶縁膜（高誘電率ゲート絶縁膜）となる］を形成する。
次いで、図３（Ｆ）に示すように、例えばＬＰＣＶＤ法によりＳｉＨ4−ＮＨ3のガス系で、例えば６００℃程度の所定の温度条件として、ＳｉＮを堆積させて、例えば０．３ｎｍのＳｉＮ膜（シリコン窒化膜）１８を形成する。
【００３０】
なお、例えばＬＰＣＶＤ法によりＤＣＳ（ＳｉＨ2Ｃｌ2）−ＮＨ3のガス系で、例えば６８０℃程度の所定の温度条件として、ＳｉＮを堆積させて、ＳｉＮ膜（シリコン窒化膜）１８を形成しても良い。
以下、図３（Ｇ）〜図３（Ｊ）では、説明を分かり易くするために、一方のゲート部分のみを拡大して示すこととする。
【００３１】
次に、図３（Ｇ）に示すように、ＣＶＤ法により堆積させたＳｉＮ膜（ＣＶＤ−ＳｉＮ）１８の表面を、酸素中で、例えば６００℃程度の所定の温度条件で酸化して、ＳｉＯ2膜（シリコン酸化膜）１９を形成する。
なお、ＣＶＤ法により堆積させたＳｉＮ膜（ＣＶＤ−ＳｉＮ）１８の表面を、オゾン中で、かつ常温で酸化して、ＳｉＯ2膜（シリコン酸化膜）１９を形成しても良い。
【００３２】
次いで、図３（Ｈ）に示すように、ＭＯＣＶＤ法によりタングステンＷを堆積させてＷ膜（タングステン膜，金属膜）２０［これがゲート電極（メタルゲート電極）となる］を形成する。
その後、図３（Ｉ）に示すように、反応性イオンエッチング(ＲＩＥ；Reactive Ion Etching)によりゲート加工を行なう。なお、図３（Ｊ）に示すように、ＣＭＰ法によって削り落とすことでゲート加工を行なっても良い。この結果、ゲート電極（メタルゲート電極，タングステンゲート電極）２０Ａ（２０Ｂ）／ＳｉＯ2膜（シリコン酸化膜）１９／ＳｉＮ膜（シリコン窒化膜）１８／ゲート絶縁膜（高誘電率ゲート絶縁膜，ＨｆＯ2ゲート絶縁膜）１７の積層構造が形成される。以降、メタル配線、層間絶縁膜の形成工程へ進む。
【００３３】
したがって、本実施形態にかかる半導体装置によれば、ゲート電極とゲート絶縁膜との間にシリコン酸化膜が設けられているため、仕事関数の変動を抑えることができ、これにより、閾値電圧の変動量を低く抑えることができるという利点がある。例えば、閾値電圧Ｖthの変動量を５ｍＶ以下に抑えることができる。
また、ゲート電極とゲート絶縁膜との間にシリコン窒化膜が設けられているため、ゲートリーク電流の増大を抑えることができ、ひいては信頼性を確保できるようになるという利点もある。例えば、寿命を２倍以上（多くの場合、数桁）長くすることができる。
【００３４】
なお、本発明は、上述した実施形態に限定されず、上記以外にも、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上述の実施形態では、ＭＯＳデバイスを例に説明したが、本発明はその他の構造の半導体装置（半導体デバイス）に適用することもできる。この場合、半導体装置は、Ｍｏ，Ｗ，Ｔａ，Ｔｉ，Ｈｆ，Ｚｒ，Ｖ，Ｃｒ，Ｎｂを含む金属群から選ばれるいずれか１種の金属を含む金属膜と、高誘電率膜とを備え、金属膜と高誘電率膜との間に、金属膜側から順に、シリコン酸化膜、シリコン窒化膜を備えるものとして構成される。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態にかかる半導体装置の構成を示す模式図である。
【図２】（Ａ）〜（Ｈ）は、本発明の一実施形態にかかる半導体装置の製造方法（第１の製造方法）を説明するための模式図である。
【図３】（Ａ）〜（Ｊ）は、本発明の一実施形態にかかる半導体装置の製造方法（第２の製造方法）を説明するための模式図である。
【図４】本発明の課題を説明するための模式図である。
【図５】本発明の課題を説明するための模式図である。
【符号の説明】
【００３６】
１  ゲート電極（メタルゲート電極，金属膜）
２，１１，１１Ａ，１９  ＳｉＯ2膜（シリコン酸化膜）
３，１０，１０Ａ，１８  ＳｉＮ膜（シリコン窒化膜）
４  ゲート絶縁膜（高誘電率ゲート絶縁膜，高誘電率膜）
５  Ｓｉ基板
６  シャロー・トレンチ
７  Ｎウェル
８  Ｐウェル
９  Ｈｆシリケート膜
９Ａ  Ｈｆシリケートゲート絶縁膜
１２  モリブデン膜
１２Ａ  モリブデンゲート電極
１３  エクステンション・ソースドレイン
１４  サイドウォール
１５  コンタクト・ソースドレイン
１６  層間絶縁膜
１６Ａ  層間絶縁膜材料
１７  ＨｆＯ2ゲート絶縁膜
２０  タングステン膜
２０Ａ，２０Ｂ  タングステンゲート電極
【図１】
2006086272.tif 000003
【図２】
2006086272.tif 000004
【図３】
2006086272.tif 000005
【図４】
2006086272.tif 000006
【図５】
2006086272.tif 000007