(57)【要約】【課題】制限されたアドレス範囲をアクセスするＣＰＵを使用した場合であっても割込み応答処理時間を短縮すること。【解決手段】ＣＰＵ１１は、割り込みに先立って不揮発性外部メモリ１６から割込みプログラムを読み出して揮発性内蔵メモリ１２にコピーするとともに、ＣＳＯとＣＳ１とを入れ替える。これにより割込みがあった場合にはＣＳ０がアクセスされるが、揮発性内蔵メモリ１２から割込みプログラムが読み出されて実行される。【選択図】      図１
2006113972.tif 000002
【特許請求の範囲】
【請求項１】
割込み信号によりアクセスされるメモリのアドレス範囲が制限されており、割込み信号入力により割込み処理が可能なマイクロコンピュータの割込み処理装置であって、
前記割込み処理装置は、
前記マイクロコンピュータのメインプログラムおよび前記割込み信号に対応した複数の割込み処理プログラムが記憶された不揮発性の外部メモリと、
揮発性の内蔵メモリと、
前記複数の割込み処理プログラムを前記揮発性の内蔵メモリにコピーした後、前記割込み信号が入力された際に参照されるメモリを、前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替える割込み制御手段と、
を備え、
前記割込み制御手段により参照されるメモリが前記揮発性の内蔵メモリに切替えられている状態で割込み信号が入力された場合には、前記揮発性の内蔵メモリ内の対応する割込み処理プログラムが実行されることを特徴とするマイクロコンピュータの割込み処理装置。
【請求項２】
前記揮発性の内蔵メモリは内蔵ＲＡＭであり、
前記不揮発性の外部メモリはフラッシュメモリであることを特徴とする請求項１に記載のマイクロコンピュータの割込み処理装置。
【請求項３】
前記マイクロコンピュータ、前記揮発性の内蔵メモリまたは前記内蔵ＲＡＭ、および前記割込み制御手段は、同一半導体基板上にあることを特徴とする請求項１または２に記載のマイクロコンピュータの割込み処理装置。
【請求項４】
前記参照されるメモリの切替え前においては割込み動作が禁止されることを特徴とする請求項１〜３のいずれか１つに記載のマイクロコンピュータの割込み処理装置。
【請求項５】
前記参照されるメモリの切替え後に割込み動作が許可されることを特徴とする請求項１〜３のいずれか１つに記載のマイクロコンピュータの割込み処理装置。
【請求項６】
割込み信号によりアクセスされるメモリのアドレス範囲が制限されており、割込み信号入力により割込み処理が可能なマイクロコンピュータの割込み処理方法であって、
前記マイクロコンピュータのメインプログラムおよび前記割込み信号に対応した複数の割込み処理プログラムを不揮発性の外部メモリに記憶するステップと、
前記複数の割込み処理プログラムを揮発性の内蔵メモリにコピーした後、前記割込み信号が入力された際に参照されるメモリを、前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替える割込み制御ステップと、
前記割込み制御ステップにより参照されるメモリが前記揮発性の内蔵メモリに切替えられている状態で割込み信号が入力された場合には、前記揮発性の内蔵メモリ内の対応する割込み処理プログラムを実行するステップとを有することを特徴とするマイクロコンピュータの割込み処理方法。
【請求項７】
割込み信号によりアクセスされるメモリのアドレス範囲が制限されており、割込み信号入力により割込み処理が可能なマイクロコンピュータを備えたカメラシステムであって、
前記カメラシステムは、
前記マイクロコンピュータのメインプログラムおよび前記割込み信号に対応した複数の割込み処理プログラムが記憶された不揮発性の外部メモリと、
揮発性の内蔵メモリと、
前記複数の割込み処理プログラムを前記揮発性の内蔵メモリにコピーした後、前記割込み信号が入力された際に参照されるメモリを、前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替える割込み制御手段と、
を備え、
前記割込み制御手段により参照されるメモリが前記揮発性の内蔵メモリに切替えられている状態で割込み信号が入力された場合には、前記揮発性の内蔵メモリ内の対応する割込み処理プログラムが実行されることを特徴とするカメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータの割込み処理装置及び割込み処理方法、並びにカメラシステムに関するものである。
【背景技術】
【０００２】
主なＣＰＵでは、リセットや割込みが発生したとき、ＣＰＵのハードウェア仕様によりあらかじめ決められたアドレス上のメモリを参照して、所定のプログラムを実行するようになっている。
【０００３】
例えば、特開平６−２１４８０５号公報には、割込み処理プログラムをＲＯＭとＲＡＭに記憶し、１つの割込み要求信号に対する分岐先アドレスを変更できるようにして処理の高速化を達成することが開示されている。また、特開平５−１０８４７９号公報には、割込み処理プログラムをキャッシュ上に置くことで割込み処理の高速化を図ることが開示されている。
【特許文献１】特開平６−２１４８０５号公報
【特許文献２】特開平５−１０８４７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記した従来技術では、割込み応答処理で制限されたアドレス範囲をアクセスするＣＰＵを使用するにあたって、割込み応答処理で参照するアドレスが外部メモリの場合には割込み応答時間を短縮するのが困難であった。
【０００５】
本発明はこのような課題に着目してなされたものであり、その目的とするところは、制限されたアドレス範囲をアクセスするＣＰＵを使用した場合であっても割込み応答処理時間を短縮することができるマイクロコンピュータの割込み処理装置及び割込み処理方法、並びにカメラシステムを提供することにある。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明の第１の態様は、割込み信号によりアクセスされるメモリのアドレス範囲が制限されており、割込み信号入力により割込み処理が可能なマイクロコンピュータの割込み処理装置であって、前記割込み処理装置は、前記マイクロコンピュータのメインプログラムおよび前記割込み信号に対応した複数の割込み処理プログラムが記憶された不揮発性の外部メモリと、揮発性の内蔵メモリと、前記複数の割込み処理プログラムを前記揮発性の内蔵メモリにコピーした後、前記割込み信号が入力された際に参照されるメモリを、前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替える割込み制御手段と、を備え、前記割込み制御手段により参照されるメモリが前記揮発性の内蔵メモリに切替えられている状態で割込み信号が入力された場合には、前記揮発性の内蔵メモリ内の対応する割込み処理プログラムが実行される。
【０００７】
また、本発明の第２の態様は、第１の態様において、前記揮発性の内蔵メモリは内蔵ＲＡＭであり、前記不揮発性の外部メモリはフラッシュメモリである。
【０００８】
また、本発明の第３の態様は、第１または第２の態様において、前記マイクロコンピュータ、前記揮発性の内蔵メモリまたは前記内蔵ＲＡＭ、および前記割込み制御手段は、同一半導体基板上にある。
【０００９】
また、本発明の第４の態様は、第１〜第３の態様のいずれか１つにおいて、前記参照されるメモリの切替え前においては割込み動作が禁止される。
【００１０】
また、本発明の第５の態様は、第１〜第３の態様のいずれか１つにおいて、前記参照されるメモリの切替え後に割込み動作が許可される。
【００１１】
また、本発明の第６の態様は、割込み信号によりアクセスされるメモリのアドレス範囲が制限されており、割込み信号入力により割込み処理が可能なマイクロコンピュータの割込み処理方法であって、前記マイクロコンピュータのメインプログラムおよび前記割込み信号に対応した複数の割込み処理プログラムを不揮発性の外部メモリに記憶するステップと、前記複数の割込み処理プログラムを揮発性の内蔵メモリにコピーした後、前記割込み信号が入力された際に参照されるメモリを、前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替える割込み制御ステップと、前記割込み制御ステップにより参照されるメモリが前記揮発性の内蔵メモリに切替えられている状態で割込み信号が入力された場合には、前記揮発性の内蔵メモリ内の対応する割込み処理プログラムを実行するステップとを有する。
【００１２】
また、本発明の第７の態様は、割込み信号によりアクセスされるメモリのアドレス範囲が制限されており、割込み信号入力により割込み処理が可能なマイクロコンピュータを備えたカメラシステムであって、前記カメラシステムは、前記マイクロコンピュータのメインプログラムおよび前記割込み信号に対応した複数の割込み処理プログラムが記憶された不揮発性の外部メモリと、揮発性の内蔵メモリと、前記複数の割込み処理プログラムを前記揮発性の内蔵メモリにコピーした後、前記割込み信号が入力された際に参照されるメモリを、前記不揮発性の外部メモリから前記揮発性の内蔵メモリに切替える割込み制御手段と、を備え、前記割込み制御手段により参照されるメモリが前記揮発性の内蔵メモリに切替えられている状態で割込み信号が入力された場合には、前記揮発性の内蔵メモリ内の対応する割込み処理プログラムが実行される。
【発明の効果】
【００１３】
本発明によれば、割込み応答で制限されたアドレス範囲をアクセスするＣＰＵを使用した場合であっても、アクセス速度が高速な内蔵メモリ（例えば内蔵ＲＡＭ）にコピーされた割込み処理プログラムを実行するので、割込み応答処理時間を短縮することができる。
【発明を実施するための最良の形態】
【００１４】
まず、本発明の概略を説明する。本実施形態の割り込み処理装置は、ＣＰＵが搭載されたチップと同一基板上に配置され、アクセス速度が高速な内蔵メモリと、前記チップの外部に配置され、アクセス速度が遅い外部メモリとを備えており、割込み信号によりアクセスされるメモリのアドレス範囲が制限されていることを前提としている。
【００１５】
リセット時に、ＣＰＵはまず、外部メモリの初期設定プログラムを実行し（この時点ではＳＥＬ信号（反転）＝‘Ｌ’レベル、その後、割り込みに先立って割込みプログラムを外部メモリから内蔵メモリにコピーした後、ＳＥＬ信号（反転）＝＝‘Ｈ’レベルとして、割込み発生時に参照すべきメモリを外部メモリから内蔵ＲＡＭに切替える。したがって、実際に割込みが発生した時には高速な内蔵メモリをアクセスして割込み処理プログラムを実行することになるので、割込み応答処理時間を短縮することができる。
【００１６】
以下、図面を参照して本発明の実施の形態を詳細に説明する。図１は、本実施形態に係る、マイクロコンピュータの割込み処理装置の構成を示す図である。上記したように、割り込み処理装置１００は、被制御装置１０１からの割込み信号により内部の割込みプログラムが作動され、該割込み信号によりアクセスされるメモリのアドレス範囲が制限されており、ここではリセット時に実行可能なプログラムのアドレスはＣＳ（チップセレクト）０となっている。
【００１７】
図１に示すように、割込み処理装置１００は、全体の制御を行うＣＰＵ（マイクロコンピュータ）１１と、被制御装置１０１とＣＰＵ１１とのインタフェースとなる入出力ロジック１５と、割込みプログラム３００を記憶可能な揮発性内蔵メモリ（例えば内蔵ＲＡＭ）１２と、ＣＰＵ１１のメインプログラム２００および割込み信号に対応した複数の割込み処理プログラムが記憶された不揮発性外部メモリ１６と、不揮発性外部メモリ１６を制御する外部バスコントローラ１４と、リセット時にアドレスを参照するメモリを、ＣＰＵ１１からの切替信号（ＳＥＬ信号）により、不揮発性外部メモリ１６と、揮発性内蔵メモリ１２とで切替える切替え手段１３とを備える。ここで、ＣＰＵ１１と、入出力ロジック１５と、揮発性内蔵メモリ１２と、切替え手段１３と、外部バスコントローラ１４とは同一半導体基板上に１チップで構成されている。
【００１８】
図８は、ＳＥＬ信号のレベルに応じて不揮発性外部メモリ１６あるいは揮発性内蔵メモリ１２が選択される様子を示している。すなわち、システムが初期化された時には、ＳＥＬ信号（反転）＝‘Ｈ’レベル、かつ、ＣＳ０（反転）＝‘Ｌ’レベル、ＣＳａ＝‘Ｌ’レベルとなり、不揮発性外部メモリ１６が選択される。一方、揮発性内蔵メモリ１２の割込みプログラム読み出し時には、ＳＥＬ信号（反転）＝‘Ｌ’レベル、かつ、ＣＳ０（反転）＝‘Ｌ’レベル、ＣＳｂ＝‘Ｌ’レベルとなり、揮発性内蔵メモリ１２が選択される。
【００１９】
図２は、被制御装置１０１の具体的な構成例を示す図である。図２において、割込み処理装置１００にはモータ駆動回路２０１を介してモータ２０２が接続されている。モータ２０２の回転軸上には円板２０３が取り付けられている。この円板２０３が１回転する毎に回転センサ２０４がこれを検出して割込み信号を発生し割込み処理装置１００に転送する。
【００２０】
以下に、図２の構成を用いて従来例と本発明の作用を比較して説明する。図３、図４は従来例の作用を説明するための図であり、図３はＣＰＵ１１による処理フローチャート、図４はメモリマップである。図３において、処理フローが開始されると（ステップＳ０）、まずシステムを初期化し（ステップＳ１）、モータ２０２の回転数をモニタするためのカウンタ変数Ｃに０を代入する（ステップＳ２）。次に、モータ２０２を始動させ（ステップＳ３）、メインプログラムを実行する（ステップＳ４）。このプログラムの実行中に円板２０２の１回転が回転センサ２０４により検出されて割込みが発生する。これにより、割込み処理が開始される（ステップＳ５）。この場合、アドレス範囲の制限によりＣＳ０（図４）にアクセスするようになっているので、ＣＰＵ１１は不揮発性外部メモリ１６の割込みプログラムを読み出して実行する。
【００２１】
そして、カウンタ変数Ｃを１インクリメントし（ステップＳ６）、カウンタ変数Ｃが１０に到達したか否かを判断する（ステップＳ７）。ここでＮＯの場合には割込み処理をいったん終了させ（ステップＳ９）、その後、メインプログラムの実行に戻る。
【００２２】
円板２０２の次の１回転が検出されて割込み信号が発生すると再び割込み処理が開始される。そして、円板２０２の回転数が１０になったときにステップＳ７の判断がＹＥＳとなる。この場合は、モータ２０２を停止し（ステップＳ８）、その後ステップＳ９に移行して割込み処理を終了する。
【００２３】
このように、割り込みが発生するたびにモータ２０２の回転数をカウントし、カウント値が１０になったら、モータ２０２を停止させる処理を行なっている。
【００２４】
図５、図６（ａ）〜図６（ｃ）は本発明の作用を説明するための図であり、図５はＣＰＵ１１による処理フローチャート、図６はメモリマップである。図５において、処理フローが開始されると（ステップＳ１００）、まずシステムを初期化する（ステップＳ１０１）。このときのメモリマップは図６（ａ）のようになっており、割込みプログラム３００は不揮発性外部メモリ１６に記憶されている。次に、ＣＰＵ１１は、この割込みプログラム３００を不揮発性外部メモリ１６から読み出して揮発性内蔵メモリ１２にコピーする（ステップＳ１０２、図６（ｂ））。次に、ＳＥＬ信号（反転）＝‘Ｈ’レベルとする（ステップＳ１０３）。これにより揮発性内蔵メモリ１２に対するアドレス参照先がＣＳ１からＣＳ０に切り替わり、割り込みの発生時にＣＳ０がアクセスされても揮発性内蔵メモリ１２の割込みプログラム３００が読み出されることになる。
【００２５】
以下のステップＳ２〜Ｓ９では割込み処理が行なわれるが、その内容は図３と同様なので説明を省略する。
【００２６】
図７（ａ）、（ｂ）は、従来方法による割込み手順と本発明による割込み手順を示すタイミングチャートである。従来例（図７（ａ））では、不揮発性外部メモリ１６から割込みプログラム３００を読み出して実行するので比較的時間がかかるが、本発明（図７（ｂ））では、あらかじめコピーされた割込みプログラム３００を揮発性内蔵メモリ１２から読み出すので高速であり、割込み処理に要する時間が従来と比較してより短時間で済み、メインプログラムの実行が中断される時間が短縮されるという効果がある。割込みの頻度が大きい場合に本発明の方法が特に効果的である。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る割込み処理装置の構成を示す図である。
【図２】被制御装置１０１の具体的な構成例を示す図である。
【図３】本発明のＣＰＵ１１による処理フローチャートである。
【図４】本発明のメモリマップを示す図である。
【図５】本発明のＣＰＵ１１による処理フローチャートである。
【図６】本発明のメモリマップを示す図である。
【図７】従来方法による割込み手順と本発明による割込み手順を示すタイミングチャートである。
【図８】ＳＥＬ信号のレベルに応じて外部メモリ２７あるいは内蔵メモリ２５が選択される様子を示す図である。
【符号の説明】
【００２８】
１１…ＣＰＵ、１２…揮発性内蔵メモリ、１３…切替え手段、１４…外部バスコントローラ、１５…入出力ロジック、１６…不揮発性外部メモリ、１００…割込み処理装置、１０１…被制御装置、２００…メインプログラム、２０１…モータ駆動回路、２０２…モータ、２０３…円板、２０４…回転センサ、３００…割込みプログラム。
【図１】
2006113972.tif 000003
【図２】
2006113972.tif 000004
【図３】
2006113972.tif 000005
【図４】
2006113972.tif 000006
【図５】
2006113972.tif 000007
【図６】
2006113972.tif 000008
【図７】
2006113972.tif 000009
【図８】
2006113972.tif 000010