(57)【要約】【課題】比較回路の入力端子に負電圧が印加されたときの出力信号の反転を防止する。【解決手段】負電圧が印加される第１の入力端子(5)又は第２の入力端子(6)に接続された一方の主端子及び出力スイッチ(7)の制御端子に接続された他方の主端子を有する補償スイッチ(10)の制御端子をグラウンドに接続することにより、補償スイッチ(10)の何れかの主端子に接続された第１の入力端子(5)又は第２の入力端子(6)に負電圧が印加されたときに、補償スイッチ(10)がオンに切り換えられ、出力スイッチ(7)の制御端子がゼロボルト未満の負電位まで低下するので、出力スイッチ(7)をオフ状態に維持でき、出力スイッチ(7)は誤動作を発生しない。【選択図】図１
2006339809.tif 000002
【特許請求の範囲】
【請求項１】
直流電源とグラウンドとの間に接続された差動増幅回路と、該差動増幅回路に設けられ且つ第１の入力端子を有する第１の増幅段と、該第１の増幅段に並列に接続されて前記差動増幅回路に設けられ且つ第２の入力端子を有する第２の増幅段と、前記第１の増幅段及び前記第２の増幅段の一方に接続された制御端子を有する出力スイッチと、該出力スイッチの一方の主端子と前記直流電源との間に接続された出力端子とを備え、前記第１の増幅段の第１の入力端子と前記第２の増幅段の第２の入力端子とに印加される電圧を比較して、前記出力端子から比較出力を取り出す比較回路において、
負電位が印加される前記第１の入力端子又は前記第２の入力端子に接続された一方の主端子、前記出力スイッチの制御端子又は一方の主端子に接続された他方の主端子及びグラウンドに接続された制御端子を備えた補償スイッチを設けたことを特徴とする比較回路。
【請求項２】
前記第１の増幅段は、前記第１の入力端子に接続された制御端子、前記直流電源に接続された一方の主端子及び他方の主端子を有する第１の増幅回路と、該第１の増幅回路の他方の主端子に接続された一方の主端子、グラウンドに接続された他方の主端子及び制御端子を有する第１の電流調整用スイッチとを備え、
前記第２の増幅段は、前記第２の入力端子に接続された制御端子、前記直流電源に接続された一方の主端子及び他方の主端子を有する第２の増幅回路と、該第２の増幅回路の他方の主端子に接続された一方の主端子、グラウンドに接続された他方の主端子及び制御端子を有する第２の電流調整用スイッチとを備え、
前記第１の電流調整用スイッチと前記第２の電流調整用スイッチの制御端子は、互いに且つ前記第１の増幅回路又は第２の増幅回路の他方の主端子と接続されて、定電流回路を構成する請求項１に記載の比較回路。
【請求項３】
前記第１の増幅回路は、前記第１の入力端子に接続された制御端子、一方の主端子及びグラウンドに接続された他方の主端子を有する第１の入力スイッチと、該第１の入力スイッチの一方の主端子に接続された制御端子、前記直流電源に接続された一方の主端子及び前記第１の電流調整用スイッチの一方の主端子に接続された他方の主端子を有する第１の制御用スイッチとを備え、
前記第２の増幅回路は、前記第２の入力端子に接続された制御端子、一方の主端子及びグラウンドに接続された他方の主端子を有する第２の入力スイッチと、該第２の入力スイッチの一方の主端子に接続された制御端子、前記直流電源に接続された一方の主端子及び前記第２の電流調整用スイッチの一方の主端子に接続された他方の主端子を有する第２の制御用スイッチとを備えた請求項２に記載の比較回路。
【請求項４】
前記第１の増幅段及び前記第２の増幅段は、単一の定電流回路を介して前記直流電源に接続された請求項１に記載の比較回路。
【請求項５】
前記直流電源とグラウンドと前記第１の入力端子との間に接続されて前記第１の入力端子を一定の電位に保持する定電圧回路を備えた請求項１に記載の比較回路。
【請求項６】
前記差動増幅回路を集積回路により形成した請求項１〜５の何れか１項に記載の比較回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、比較回路、特に入力信号が広範囲に変化しても誤動作を生じない比較回路に関する。
【背景技術】
【０００２】
２つの入力信号の比較結果を出力する比較回路は、レベル比較回路、差動増幅器、或いは一方の入力信号の電位を固定した閾値比較回路等として多用されている。例えば、下記の特許文献１に記載される代表的な従来の比較回路を図５に示す。図５に示すように、従来の比較回路は、第１の入力信号(ＶIN+)が供給されるベース端子を有する第１の入力トランジスタ(Q1)と、第１の入力トランジスタ(Q1)のエミッタ端子に接続されたベース端子を有する第１の制御トランジスタ(Q2)と、第２の入力信号(ＶIN-)が供給されるベース端子を有する第２の入力トランジスタ(Q4)と、第２の入力トランジスタ(Q4)のエミッタ端子に接続されたベース端子を有する第２の制御トランジスタ(Q3)と、第１の制御トランジスタ(Q2)のエミッタ端子と第２の制御トランジスタ(Q3)のエミッタ端子とに共通に接続された定電流回路(J1)と、第２の制御トランジスタ(Q3)のコレクタ端子に接続されたベース端子を有する反転トランジスタ(Q7)と、反転トランジスタ(Q7)のコレクタ端子に接続されたベース端子を有する出力トランジスタ(Q8)と、出力トランジスタ(Q8)のコレクタ端子と電源との間に接続された負荷抵抗(RL)とを備えている。反転トランジスタ(Q7)及び出力トランジスタ(Q8)の各エミッタ端子は接地され、反転トランジスタ(Q7)のコレクタ端子は他の定電流回路(J2)に接続され、出力トランジスタ(Q8)のコレクタ端子に出力端子(ＶOUT)が接続される。
【０００３】
カレントミラー回路を構成する一対のトランジスタ(Q5,Q6)は、互いに且つ一方のトランジスタ(Q5)のコレクタ端子に接続されたベース端子とグラウンドに接続されたエミッタ端子とを有する。一方のトランジスタ(Q5)のコレクタ端子は、第１の制御トランジスタ(Q2)のコレクタ端子に接続され、他方のトランジスタ(Q6)のコレクタ端子は、第２の制御トランジスタ(Q3)のコレクタ端子に接続される。一対のトランジスタ(Q5,Q6)は、定電流回路(J1)と共に、第１の制御トランジスタ(Q2)と第２の制御トランジスタ(Q3)の各エミッタ電流を制御する。また、前記の各トランジスタ(Q1〜Q4)は、差動増幅回路を構成すると共に、第２の制御トランジスタ(Q3)のコレクタ端子から出力信号を発生し、カレントミラー回路の出力側に接続される反転トランジスタ(Q7)に出力信号を付与して、出力トランジスタ(Q8)を制御する。
【０００４】
第１の入力信号(ＶIN+)の電位が第２の入力信号(ＶIN-)の電位よりも高いときは、第１の入力トランジスタ(Q1)及び第１の制御トランジスタ(Q2)がオフ状態となり、第２の入力トランジスタ(Q4)及び第２の制御トランジスタ(Q3)がオン状態となる。この場合に、カレントミラー回路を構成する一対のトランジスタ(Q5,Q6)は、オフ状態となり、第１の入力信号(ＶIN+)と第２の入力信号(ＶIN-)との差に相当する電流が第２の制御トランジスタ(Q3)を通じて反転トランジスタ(Q7)のベース端子に流れて、反転トランジスタ(Q7)がオン状態となる。その結果、電源から他の定電流回路(J2)を通じて反転トランジスタ(Q7)のコレクタ・エミッタ端子間に電流(I)が流れて、出力トランジスタ(Q8)はオフ状態となり、出力端子(ＶOUT)に高い電圧(Ｈ)レベルの出力信号が発生する。
【０００５】
前記とは逆に、第１の入力信号(ＶIN+)の電位が第２の入力信号(ＶIN-)の電位よりも低いときは、第２の入力トランジスタ(Q4)及び第２の制御トランジスタ(Q3)がオフ状態となり、第１の入力トランジスタ(Q1)及び第１の制御トランジスタ(Q2)がオン状態となって、定電流回路としてのカレントミラー回路を構成する一対のトランジスタ(Q5,Q6)に電流が流れ、この状態が保持される。したがって、反転トランジスタ(Q7)のベース端子には電流が流れないため、反転トランジスタ(Q7)がオフ状態となり、出力トランジスタ(Q8)がオン状態となって、出力端子(ＶOUT)に低い電圧(Ｌ)レベルの出力信号が発生する。
【０００６】
このように、第１の入力信号(ＶIN+)及び第２の入力信号(ＶIN-)が共に正電位のとき、比較回路は前記のように正常に動作するが、例えば負電位のノイズを含む入力信号が付与された場合は、下記のように誤動作を生ずる欠点がある。即ち、第２の制御トランジスタ(Q3)のエミッタ端子の電位は、第２の入力信号(ＶIN-)の電圧と２つのトランジスタ(Q3,Q4)のベース・エミッタ端子間電圧の総和(２ＶBE)との和に等しいが、例えば第１の入力信号(ＶIN+)の電位が第２の入力信号(ＶIN-)の電位よりも高く、且つ第２の入力信号(ＶIN-)が負電位を有してその大きさ（電圧の絶対値）が増加すれば、第２の制御トランジスタ(Q3)のエミッタ端子の電位は減少する。また、反転トランジスタ(Q7)がオン状態のときは、第２の制御トランジスタ(Q3)のコレクタ端子の電位は一定である。よって、第２の制御トランジスタ(Q3)のエミッタ・コレクタ端子間の電圧（電位差）は減少し、やがて第２の制御トランジスタ(Q3)がカットオフ状態となって、反転トランジスタ(Q7)のベース端子への電流供給が遮断され、反転トランジスタ(Q7)がオフ状態に反転するので、出力トランジスタ(Q8)がオン状態となって出力端子(ＶOUT)から低い電圧(Ｌ)レベルの信号が出力され、誤動作を生じる。
【０００７】
また、例えば、差動増幅回路を構成する第１及び第２の制御トランジスタ(Q2,Q3)を素子分離構造型の集積回路で形成する場合、図６に示すように、簡易なＰＮ接合を用いた素子分離を行うと、第１の制御トランジスタ(Q2)のベース端子がエミッタ端子となり、アイソレーション（素子分離）部(IS)がベース端子となり、第２の制御トランジスタ(Q3)のＮ型島状領域（例えばnウェル領域）がコレクタ端子となる寄生ＮＰＮトランジスタが形成される。ここで、負電位のノイズが第２の入力信号(ＶIN-)に重畳されると、寄生ＮＰＮトランジスタがオン状態となり、第２の制御トランジスタ(Q3)のベース端子に低い(Ｌ)レベルの電圧が印加されるため、第２の制御トランジスタ(Q3)のエミッタ端子の電位は低下する。一方、反転トランジスタ(Q7)はオン状態であるから、第２の制御トランジスタ(Q3)のコレクタ端子の電位は一定であり、第２の制御トランジスタ(Q3)のエミッタ・コレクタ端子間の電圧（電位差）は減少する。これにより、第２の制御トランジスタ(Q3)がカットオフ状態となって反転トランジスタ(Q7)のベース端子への電流供給が遮断され、反転トランジスタ(Q7)がオフ状態に反転するので、出力トランジスタ(Q8)がオン状態となり、出力端子(ＶOUT)から低い電圧(Ｌ)レベルの信号が出力され、誤動作が生じる。
【０００８】
そこで、下記の特許文献１に開示される比較回路では、図７に示すように、図５に示す従来の比較回路に補償トランジスタ(Q9)を追加し、補償トランジスタ(Q9)のエミッタ端子を出力トランジスタ(Q8)のベース端子に接続し、補償トランジスタ(Q9)のベース端子を第２の制御トランジスタ(Q3)のベース端子に接続して上記問題を解消している。即ち、第２の入力信号(ＶIN-)が負電位まで低下して、第２の制御トランジスタ(Q3)がカットオフし、反転トランジスタ(Q7)がオフ状態に切り換えられても、補償トランジスタ(Q9)がオン状態となるので、反転トランジスタ(Q7)のコレクタ端子（Ａ点）の電位を所定の電位（補償トランジスタ(Q9)のベース・エミッタ端子間の飽和電圧ＶBEsat≒０.６Ｖ）を超えない状態に保持することができる。したがって、出力トランジスタ(Q8)はオン状態であるから、出力端子(ＶOUT)から出力される信号の電圧レベルを高(Ｈ)レベルに保持することができる。
【０００９】
【特許文献１】特開平６−３０８１７０号公報（第６頁、図１及び図３）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、図７に示す比較回路では、第２の入力トランジスタ(Q4)のベース端子の電位(ＶIN-)が約−０.６Ｖ以下に低下すると、第２の入力トランジスタ(Q4)のコレクタ端子からベース端子へ電流が流れるため、第２の入力トランジスタ(Q4)のベース端子の電位(ＶIN-)を−０.６Ｖ以下に低下させることはできない。このため、第２の入力トランジスタ(Q4)のエミッタ端子の電位(ＶIN-')は略ゼロ以下に低下しない。したがって、補償トランジスタ(Q9)のベース・エミッタ間の飽和電圧ＶBEsat≒０.６Ｖ以下にＡ点の電位を低下させることができない。例えば、第２の入力トランジスタ(Q4)と同一の閾値を有する出力トランジスタ(Q8)を使用した場合は、出力トランジスタ(Q8)がオン状態となり、出力端子(ＶOUT)から出力される信号の電圧レベルが低(Ｌ)レベルに反転する。そこで、出力トランジスタ(Q8)の閾値電圧を補償トランジスタ(Q9)の閾値電圧よりも高くするか、又は逆に補償トランジスタ(Q9)の閾値電圧を出力トランジスタ(Q8)の閾値電圧より低くして、相互間の閾値電圧に差を付与する必要がある。また、別の方法として、出力トランジスタ(Q8)に多くのベース電流を流すことにより、出力トランジスタ(Q8)の閾値電圧を上昇させる必要がある。この点で、上記の特許文献１では、出力トランジスタ(Q8)にＮＰＮ型を使用し、補償トランジスタ(Q9)にＬ−ＰＮＰ型を使用して、Ｌ−ＰＮＰ型とＮＰＮ型とを比較した場合に補償トランジスタ(Q9)の閾値電圧の方が低いことを利用することが記載されている。しかしながら、各トランジスタ(Q8,Q9)間の閾値電圧の差に多くの余裕を取るためには、設計の自由度が制限される上、十分な余裕が取れない場合は素子間の配線パターンやグラウンドにノイズが重畳したり、或いは図６に示す半導体構造に伴う寄生効果や不純物濃度に起因する製造誤差によって、各トランジスタ(Q8,Q9)間の閾値電圧の差が小さくなると、結果的に出力トランジスタ(Q8)がオン状態となり、出力端子(ＶOUT)から出力される信号の電圧レベルが低(Ｌ)レベルとなる誤動作が発生する可能性がある。また、上記の特許文献１に記載されるように、補償トランジスタ(Q9)のエミッタ領域を拡張すれば閾値電圧を低下させることができるが、集積回路のチップサイズが増大する欠点がある。
【００１１】
そこで、本発明の目的は、入力端子に負電位の電圧が印加されても出力信号が反転しない比較回路を提供することにある。
【課題を解決するための手段】
【００１２】
本発明による比較回路は、直流電源(4)とグラウンドとの間に接続された差動増幅回路(1)と、差動増幅回路(1)に設けられ且つ第１の入力端子(5)を有する第１の増幅段(2)と、第１の増幅段(2)に並列に接続されて差動増幅回路(1)に設けられ且つ第２の入力端子(6)を有する第２の増幅段(3)と、第１の増幅段(2)及び第２の増幅段(3)の一方に接続された制御端子を有する出力スイッチ(7)と、出力スイッチ(7)の一方の主端子と直流電源(4)との間に接続された出力端子(19)とを備えている。この比較回路では、第１の増幅段(2)の第１の入力端子(5)と第２の増幅段(3)の第２の入力端子(6)とに印加される電圧を比較して、出力端子(19)から比較出力が取り出される。負電位の電圧が印加される第１の入力端子(5)又は第２の入力端子(6)に接続された一方の主端子及び出力スイッチ(7)の制御端子に接続された他方の主端子を有する補償スイッチ(10)の制御端子をグラウンドに接続することにより、補償スイッチ(10)の何れかの主端子に接続された第１の入力端子(5)又は第２の入力端子(6)に負電位の電圧が印加されたときに、補償スイッチ(10)がオンに切り換えられ、出力スイッチ(7)の制御端子の電圧がゼロボルト未満の負電位まで低下して、出力スイッチ(7)をオフ状態に維持できる。したがって、出力スイッチ(7)の制御端子に接続されない第１の増幅段(2)又は第２の増幅段(3)は、カットオフされてもされなくても、出力スイッチ(7)は誤動作を発生しない。
【発明の効果】
【００１３】
本発明によれば、従来の比較回路に比べて高周波特性が向上するので、第１の増幅段の第１の入力端子又は第２の増幅段の第２の入力端子に負電位の高周波ノイズが重畳されても良好に誤動作を防止することができる。また、出力スイッチと同様の閾値を持つ一般的なＮＰＮトランジスタを補償スイッチとして使用できるので、設計の自由度が向上すると共に、製造が容易で且つ安価でチップサイズの小さい半導体素子又は集積回路を提供することができる。更に、出力スイッチの制御端子の電位をゼロボルト未満にできるので、出力スイッチのオン状態を阻止する電圧余裕を稼ぐことができ、素子間の配線パターンやグラウンドへのノイズの重畳や、寄生効果又は製造上のバラツキによる出力スイッチの誤動作を確実に抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明による比較回路の実施の形態を図１及び図２について説明する。
図１に示すように、本発明の比較回路は、直流電源(4)とグラウンドとの間に接続された差動増幅回路(1)と、差動増幅回路(1)に設けられ且つ第１の入力端子(5)を有する第１の増幅段(2)と、第１の増幅段(2)に並列に接続されて差動増幅回路(1)に設けられ且つ第２の入力端子(6)を有する第２の増幅段(3)と、第１の増幅段(2)に接続された制御端子を有する出力スイッチ(7)と、出力スイッチ(7)の一方の主端子と直流電源(4)との間に接続された出力端子(19)とを備えている。第１の増幅段(2)と第２の増幅段(3)は、直流電源(4)に接続された単一の第１の定電流回路(8)から共通に分岐して電流(I)が供給され、出力スイッチ(7)及び出力端子(19)には直流電源(4)から第２の定電流回路(9)を通じて電流(I)が供給され且つ電圧が印加される。差動増幅回路(1)は、図６に示すように、モノリシック集積回路により形成することができる。
【００１５】
第１の増幅段(2)は、第１の入力端子(5)に接続された制御端子、第１の定電流回路(8)を介して直流電源(4)に接続された一方の主端子及び他方の主端子を有する第１の増幅回路(11)と、第１の増幅回路(11)の他方の主端子に接続された一方の主端子、グラウンドに接続された他方の主端子及び制御端子を有する第１の電流調整用スイッチ(15)とを備えている。第１の増幅回路(11)は、第１の入力端子(5)に接続された制御端子、一方の主端子及びグラウンドに接続された他方の主端子を有する第１の入力スイッチ(13)と、第１の入力スイッチ(13)の一方の主端子に接続された制御端子、第１の定電流回路(8)を介して直流電源(4)に接続された一方の主端子及び第１の電流調整用スイッチ(15)の一方の主端子に接続された他方の主端子を有する第１の制御用スイッチ(14)とを備えている。図示の実施の形態では、第１の入力スイッチ(13)は、第１の入力端子(5)に接続されたベース端子、第１の制御用スイッチ(14)の制御端子に接続されたエミッタ端子及びグラウンドに接続されたコレクタ端子を有するＰＮＰトランジスタであり、第１の制御用スイッチ(14)は、第１の入力スイッチ(13)のエミッタ端子に接続されたベース端子、第１の定電流回路(8)に接続されたエミッタ端子並びに第１の電流調整用スイッチ(15)の一方の主端子及び出力スイッチ(7)の制御端子に接続されたコレクタ端子を有するＰＮＰトランジスタであり、第１の電流調整用スイッチ(15)は、第１の制御用スイッチ(14)のＰＮＰトランジスタのコレクタ端子及び出力スイッチ(7)の制御端子に接続されたコレクタ端子、グラウンドに接続されたエミッタ端子並びにベース端子を有するＮＰＮトランジスタが使用される。
【００１６】
第２の増幅段(3)は、第２の入力端子(6)に接続された制御端子、第１の定電流回路(8)を介して直流電源(4)に接続された一方の主端子及び他方の主端子を有する第２の増幅回路(12)と、第２の増幅回路(12)の他方の主端子に接続された一方の主端子、グラウンドに接続された他方の主端子及び制御端子を有する第２の電流調整用スイッチ(18)とを備えている。第２の増幅回路(12)は、第２の入力端子(6)に接続された制御端子、一方の主端子及びグラウンドに接続された他方の主端子を有する第２の入力スイッチ(16)と、第２の入力スイッチ(16)の一方の主端子に接続された制御端子、第１の定電流回路(8)を介して直流電源(4)に接続された一方の主端子及び第２の電流調整用スイッチ(18)の一方の主端子に接続された他方の主端子を有する第２の制御用スイッチ(17)とを備えている。図示の実施の形態では、第２の入力スイッチ(16)は、第２の入力端子(6)に接続されたベース端子、第２の制御用スイッチ(17)の制御端子に接続されたエミッタ端子及びグラウンドに接続されたコレクタ端子を有するＰＮＰトランジスタであり、第２の制御用スイッチ(17)は、第２の入力スイッチ(16)のエミッタ端子に接続されたベース端子、第１の定電流回路(8)に接続されたエミッタ端子並びに第２の電流調整用スイッチ(18)の一方の主端子に接続されたコレクタ端子を有するＰＮＰトランジスタであり、第２の電流調整用スイッチ(18)は、第２の制御用スイッチ(17)に接続されたコレクタ端子、グラウンドに接続されたエミッタ並びに第１の電流調整用スイッチ(15)のＮＰＮトランジスタのベース端子及び自身のコレクタ端子に接続されたベース端子を有するＮＰＮトランジスタが使用される。第１の電流調整用スイッチ(15)と第２の電流調整用スイッチ(18)を構成するＮＰＮトランジスタのベース端子は、互いに且つ第２の電流調整用スイッチ(18)のコレクタ端子に接続されて、ワイドラー型カレントミラー回路を構成する。よって、補償スイッチ(7)の制御端子（ベース端子）は第１の電流調整用スイッチ(15)の一方の主端子（コレクタ端子）に接続される。
【００１７】
本発明では、第２の入力端子(6)に接続された一方の主端子（エミッタ端子）及び出力スイッチ(7)の制御端子（ベース端子）に接続された他方の主端子（コレクタ端子）を有する補償スイッチ(10)をＮＰＮトランジスタとして設けて、補償スイッチ(10)の制御端子（ベース端子）をグラウンドに接続する点に特徴がある。
【００１８】
図１に示す比較回路の動作の際に、第１の入力端子(5)に第１の入力信号(ＶIN+)が付与され、第２の入力端子(6)に第２の入力信号(ＶIN-)が付与される。ここで、第１の入力信号(ＶIN+)の電位が第２の入力信号(ＶIN-)の電位よりも高いときは、第１の入力スイッチ(13)と第１の制御用スイッチ(14)が共にオフ状態となり、第２の入力スイッチ(16)と第２の制御用スイッチ(17)が共にオン状態となる。これにより、第１の電流調整用スイッチ(15)及び第２の電流調整用スイッチ(18)により構成されるカレントミラー回路にも電流が流れ、この状態が保持される。即ち、第２の電流調整用スイッチ(18)を構成するＮＰＮトランジスタのコレクタ・ベース端子間が短絡接続されるので、第２の制御用スイッチ(18)を構成するＮＰＮトランジスタのコレクタ端子の電位は、そのベース端子と同一となり、ベース・エミッタ端子間の電圧ＶBEが一定となる。したがって、出力スイッチ(7)を構成するＮＰＮトランジスタのベース端子には電流が流れないため、出力スイッチ(7)がオフ状態となり、出力端子(19)に高い電圧(Ｈ)レベルの出力信号(ＶOUT)が発生する。
【００１９】
前記とは逆に、第１の入力信号(ＶIN+)の電位が第２の入力信号(ＶIN-)の電位よりも低いときは、第２の入力スイッチ(16)と第２の制御用スイッチ(17)が共にオフ状態となり、第１の入力スイッチ(13)と第１の制御用スイッチ(14)が共にオン状態となる。この場合に、第１の電流調整用スイッチ(15)及び第２の電流調整用スイッチ(18)は共にオフ状態となり、第１の入力信号(ＶIN+)と第２の入力信号(ＶIN-)との電位差に相当する大きさの電流が第１の制御用スイッチ(14)を通じて出力スイッチ(7)の制御端子を構成するＮＰＮトランジスタのベース端子に流れて、出力スイッチ(7)がオン状態となる。その結果、出力スイッチ(7)の両主端子間、即ちコレクタ・エミッタ端子間に電流(I)が流れて、出力端子(19)に低い電圧(Ｌ)レベルの出力信号(ＶOUT)が発生する。
【００２０】
このように、第１の入力信号(ＶIN+)及び第２の入力信号(ＶIN-)が共に正電位のとき、差動増幅回路(1)は上記のように正常に動作して、第１の増幅段(2)の第１の入力端子(5)に印加される電圧(ＶIN+)と第２の増幅段(3)の第２の入力端子(6)に印加される電圧(ＶIN-)とが比較され、出力端子(19)から低い電圧(Ｌ)レベル又は高い電圧(Ｈ)レベルの比較出力(ＶOUT)が取り出される。
【００２１】
第２の入力端子(6)に、負電位のノイズを含む入力信号(ＶIN-)が付与されると、補償スイッチ(10)がオン状態となり、出力スイッチ(7)を構成するＮＰＮトランジスタのベース端子に流れる電流を引っ張るため、出力スイッチ(7)の制御端子がゼロボルト未満の負電位となる。これにより、出力スイッチ(7)がオフ状態に維持されるため、出力端子(19)から出力される信号(ＶOUT)の電圧レベルを高(Ｈ)レベルに保持することができる。また、第２の制御用スイッチ(17)を構成するＰＮＰトランジスタのエミッタ・コレクタ端子間の電圧がベース・エミッタ端子間の電圧以下とならないため、第２の制御用スイッチ(17)はカットオフされない。また、第２の入力端子(6)に負電位の電圧が入力されると、第２の制御用スイッチ(17)のエミッタ端子の電位が低下して、そのエミッタ・コレクタ端子間電圧（電位差）が減少し、やがて第２の制御用スイッチ(17)がカットオフ状態となる場合もあり得る。しかしながら、第２の入力端子(6)が負電位になると、補償スイッチ(10)がオン状態となるので、出力スイッチ(7)のＮＰＮトランジスタのベース端子（Ａ点）の電位はゼロボルト未満となり、出力スイッチ(7)はオフ状態を保持することができる。よって、補償スイッチ(10)は出力スイッチ(7)と同様な閾値をもつ一般的なＮＰＮトランジスタを使用することができるため、設計の自由度が向上すると共に、安価でチップサイズの小さい半導体素子又は集積回路を提供することができる。更に、補償スイッチ(10)のコレクタ端子をゼロボルト未満の負電位にすることができるので、出力スイッチ(7)をオン状態に反転させないための電圧余裕を稼ぐことができる。このため、素子間の配線パターンやグラウンドにノイズが重畳した場合や、寄生効果又は製造上のバラツキによって、出力スイッチ(7)がオン状態に反転する誤動作を確実に抑制することができる。したがって、従来の比較回路に比べて、第２の増幅段(3)の第２の入力端子(6)に負電位の高周波ノイズが発生しても誤動作を発生しない。換言すれば、第２の入力端子(6)に高周波ノイズなど負電位が入力されたとき、補償スイッチ(10)をオンして出力スイッチ(7)の制御端子に接続された補償スイッチ(10)のコレクタ端子を負電位まで低下させることができる。つまり、出力スイッチ(7)をオフ状態に保持することができるので、出力端子(19)の出力信号(ＶOUT)の電圧レベルを高(Ｈ)レベルに保持することができる。
【００２２】
また、本発明では、補償スイッチ(10)の制御端子を接地する、即ち補償スイッチ(10)を構成するＮＰＮトランジスタのベース端子を接地することによって、図５及び図７に示す従来の比較回路に比べて高周波特性が向上するので、第１の入力端子(5)又は第２の入力端子(6)に負電位の高周波ノイズを含む信号が入力された場合にも誤動作を抑制することができる。
【００２３】
本発明の前記実施の形態は、種々の変更が可能である。例えば、図２に示すように、直流電源(4)とグラウンドとの間に第３の定電流回路(20)並びに第１の抵抗(21)及び第２の抵抗(22)を直列に接続して定電圧回路(23)を構成し、第１の入力端子(5)を第１の抵抗(21)と第２の抵抗(22)との間の接続点に接続してもよい。これにより、第１の入力端子(5)がゼロボルト未満にならないので、第１の制御用スイッチ(14)がカットオフして誤動作することを防止することができる。第３の定電流回路(20)並びに第１の抵抗(21)及び第２の抵抗(22)により構成される定電圧回路(23)は、通常時に第１の抵抗(21)と第２の抵抗(22)との接続点から正電位の基準電圧を出力するに過ぎないため、複数の抵抗を組み合わせた直列回路の他に、周知の定電圧回路、コンデンサ、バリスタ、定電圧ダイオード及び抵抗の群から選択された何れかの素子を直列又は並列に接続して第１の入力スイッチ(13)の制御端子を一定の基準電位に保持できれば、どのような回路でもよい。
【００２４】
また、補償スイッチ(10)の一方の主端子（エミッタ端子）を第２の入力端子(6)に接続し、補助スイッチ(10)の他方の主端子（コレクタ端子）を出力スイッチ(7)の制御端子（ベース端子）に接続する代わりに、図３に示すように、補償スイッチ(10)の一方の主端子（エミッタ端子）を第１の入力端子(5)に接続し、補償スイッチ(10)の他方の主端子（コレクタ端子）を出力スイッチ(7)の一方の主端子（コレクタ端子）に接続しても本発明と同様の効果を得ることができる。即ち、第１の入力端子(5)の入力信号(ＶIN+)の電位が第２の入力端子(6)の入力信号(ＶIN-)の電位よりも低く、且つ第１の入力端子(5)の入力信号(ＶIN+)に高周波ノイズなど負電位が重畳されたとき、補助スイッチ(10)をオンして出力端子(19)の電位を強制的に低(Ｌ)レベルにすることにより、誤動作を防止できる。
【００２５】
また、第１の増幅段(2)の第１の制御用スイッチ(14)と第１の電流調整用スイッチ(15)との間に出力スイッチ(7)の制御端子（ベース端子）を接続し、第２の電流調整用スイッチ(18)の制御端子（ベース端子）と一方の主端子（コレクタ端子）と第１の電流調整用スイッチ(15)の制御端子（ベース端子）とを接続し、補償スイッチ(10)の他方の主端子（コレクタ端子）を出力スイッチ(7)の制御端子（ベース端子）に接続する代わりに、図４に示すように、第２の増幅段(3)の第２の制御用スイッチ(17)と第２の電流調整用スイッチ(18)との間に出力スイッチ(7)の制御端子（ベース端子）を接続し、第１の電流調整用スイッチ(15)の制御端子（ベース端子）と一方の主端子（コレクタ端子）と第２の電流調整用スイッチ(18)の制御端子（ベース端子）とを接続し、補償スイッチ(10)の他方の主端子（コレクタ端子）を出力端子(19)に接続しても、出力端子(19)から出力される出力信号(ＶOUT)の極性は反転するが、本発明と同様の効果を得ることができる。
【００２６】
また、バイポーラトランジスタを使用して各スイッチを構成する代わりに、ＭＯＳＦＥＴ等の他の半導体又は接点式スイッチング素子を使用してもよい。また、複数の出力スイッチを制御する場合に、各出力スイッチの制御端子に接続されるカレントミラー回路の出力は、２つ以上でもよく、増幅段は、２段に限定されず、３段以上でもよい。第１の入力端子(5)と第２の入力端子(6)との入力信号を逆にして、第１の入力端子(5)の第１の入力信号(ＶIN+)により出力スイッチ(7)をオフ状態に保持すべき場合には、補償スイッチ(10)の一方の主端子（エミッタ端子）を第１の入力端子(5)に接続してもよい。
【産業上の利用可能性】
【００２７】
本発明は、一対の入力端子の何れかに負電圧が印加され又は負電圧がノイズとして発生する比較回路の誤動作を防止する回路への適用に適する。
【図面の簡単な説明】
【００２８】
【図１】本発明による比較回路の第１の実施の形態を示す電気回路図
【図２】本発明による比較回路の第２の実施の形態を示す電気回路図
【図３】本発明による比較回路の第３の実施の形態を示す電気回路図
【図４】本発明による比較回路の第４の実施の形態を示す電気回路図
【図５】従来の比較回路を示す電気回路図
【図６】従来の比較回路のトランジスタ回路を構成する集積回路の断面図
【図７】従来の他の比較回路を示す電気回路図
【符号の説明】
【００２９】
(1)・・差動増幅回路、  (2)・・第１の増幅段、  (3)・・第２の増幅段、  (4)・・直流電源、  (5)・・第１の入力端子、  (6)・・第２の入力端子、  (7)・・出力スイッチ、  (8)・・第１の定電流回路、  (9)・・第２の定電流回路、  (10)・・補償スイッチ、  (11)・・第１の増幅回路、  (12)・・第２の増幅回路、  (13)・・第１の入力スイッチ、  (14)・・第１の制御用スイッチ、  (15)・・第１の電流調整用スイッチ、  (16)・・第２の入力スイッチ、  (17)・・第２の制御用スイッチ、  (18)・・第２の電流調整用スイッチ、  (19)・・出力端子、  (20)・・第３の定電流回路、  (21)・・第１の抵抗、  (22)・・第２の抵抗、  (23)・・定電圧回路、
【図１】
2006339809.tif 000003
【図２】
2006339809.tif 000004
【図３】
2006339809.tif 000005
【図４】
2006339809.tif 000006
【図５】
2006339809.tif 000007
【図６】
2006339809.tif 000008
【図７】
2006339809.tif 000009