(57)【要約】【課題】  簡単で小型でありながらもイメージ信号を低減することができるイメージ信号低減方法、逓倍器を提供する。【解決手段】  信号源３から出力された信号源出力信号Ｖｓとその信号源出力信号Ｖｓを分周回路５で１／２分周した分周出力信号Ｖｄｉｖを乗算回路７にて乗算し、主信号とイメージ信号とを含む変換信号Ｖｃｏｎを生成する。また、分周出力信号Ｖｄｉｖを増幅回路９で１／２倍に増幅してイメージ低減信号Ｖｒｅｄを生成する。そして、乗算回路７から出力された変換信号Ｖｃｏｎと、増幅回路９から出力されたイメージ低減信号Ｖｒｅｄとを減算回路１１に入力し、減算回路１１は、変換信号Ｖｃｏｎからイメージ低減信号Ｖｒｅｄを減算して、イメージ信号を低減した出力信号Ｖｏｕｔを出力する。【選択図】      図１
2006339942.tif 000002
【特許請求の範囲】
【請求項１】
入力信号から生成した相補の信号のうち前記入力信号より低い周波数の信号を低減するイメージ信号低減方法であって、
前記入力信号を１／２分周して分周出力信号を生成し、
前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数の主信号と、前記入力信号の周波数と前記分周出力信号の周波数の差であって同分周出力信号と同じ周波数のイメージ信号とを含む変換信号を生成し、
前記分周出力信号の振幅を所定の増幅率で増幅してイメージ低減信号を生成し、
前記変換信号から前記イメージ低減信号を減算することを特徴とするイメージ信号低減方法。
【請求項２】
入力信号から生成した相補の信号のうち前記入力信号より低い周波数の信号を低減するイメージ信号低減方法であって、
前記入力信号を１／Ｎ分周して分周出力信号を生成し、
前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数の主信号と、前記入力信号の周波数と前記分周出力信号の周波数の差の周波数のイメージ信号とを含む変換信号を生成し、
前記分周出力信号の振幅を所定の増幅率で増幅するとともに、同分周出力信号の周波数を（Ｎ―１）逓倍してイメージ低減信号を生成し、
前記変換信号から前記イメージ低減信号を減算することを特徴とするイメージ信号低減方法。
【請求項３】
入力信号から生成した相補の信号のうち前記入力信号より高い周波数の信号を低減するイメージ信号低減方法であって、
前記入力信号を１／Ｎ分周して分周出力信号を生成し、
前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数のイメージ信号と、前記入力信号の周波数と前記分周出力信号の周波数の差の周波数の主信号とを含む変換信号を生成し、
前記分周出力信号の振幅を所定の増幅率で増幅するとともに、同分周出力信号の周波数を（Ｎ＋１）逓倍してイメージ低減信号を生成し、
前記変換信号から前記イメージ低減信号を減算することを特徴とするイメージ信号低減方法。
【請求項４】
請求項１乃至３のいずれか１項に記載のイメージ信号低減方法であって、
前記イメージ低減信号の振幅を前記イメージ信号の振幅と等しくするための自動利得制御を行うことを特徴とするイメージ信号低減方法。
【請求項５】
請求項１乃至４のいずれか１項に記載のイメージ信号低減方法であって、
前記イメージ低減信号の位相を前記イメージ信号の位相と合わせるための自動位相制御を行うことを特徴とするイメージ信号低減方法。
【請求項６】
入力信号から同入力信号の周波数と異なる周波数の変換信号を生成する逓倍器であって、
前記入力信号を１／２分周して分周出力信号を生成する分周回路と、
前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数の主信号と、前記入力信号の周波数と前記分周出力信号の周波数の差であって同分周出力信号と同じ周波数のイメージ信号とを含む変換信号を生成する混合回路と、
前記分周出力信号の振幅を所定の増幅率で増幅してイメージ低減信号を生成する増幅回
路と、
前記変換信号から前記イメージ低減信号を減算する減算回路と
を備えたことを特徴とする逓倍器。
【請求項７】
入力信号から同入力信号の周波数と異なる周波数の変換信号を生成する逓倍器であって、
前記入力信号を１／Ｎ分周して分周出力信号を生成する分周回路と、
前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数の主信号と、前記入力信号の周波数と前記分周出力信号の周波数の差の周波数のイメージ信号とを含む変換信号を生成する混合回路と、
前記分周出力信号を所定の増幅率で増幅する増幅回路と、
前記増幅回路により増幅した分周出力信号の周波数を（Ｎ―１）逓倍してイメージ低減信号を生成する周波数変換回路と、
前記変換信号から前記イメージ低減信号を減算する減算回路と
を備えたことを特徴とする逓倍器。
【請求項８】
入力信号から同入力信号の周波数と異なる周波数の変換信号を生成する逓倍器であって、
前記入力信号を１／Ｎ分周して分周出力信号を生成する分周回路と、
前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数のイメージ信号と、前記入力信号の周波数と前記分周出力信号の周波数の差の周波数の主信号とを含む変換信号を生成する混合回路と、
前記分周出力信号を所定の増幅率で増幅する増幅回路と、
前記増幅回路により増幅した分周出力信号の周波数を（Ｎ＋１）逓倍してイメージ低減信号を生成する周波数変換回路と、
前記変換信号から前記イメージ低減信号を減算する減算回路と
を備えたことを特徴とする逓倍器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージ信号低減方法、逓倍器に関する。
【背景技術】
【０００２】
従来、移動通信機器等の無線機において、高周波のローカル信号を生成するため、基準周波数の信号を整数倍して所望の周波数の信号を生成する逓倍器が用いられている。この逓倍器は、所望の周波数のみならず、周波数軸上で基準周波数を中心に所望の周波数と対称な位置にイメージ周波数も生成していた。
【０００３】
このイメージ周波数の信号（イメージ信号）を除去するため、ＲＦ（Radio Frequency
）チップに外付け部品にて形成したバンドパスフィルタを接続し、所望の周波数の信号のみ取りだすことがあったが、外付け部品によるバンドパスフィルタでは部品点数が多くなり、コストが増加していた。また、無線機全体の回路規模も大きくなっていた。
【０００４】
一方、ダウンコンバータで用いられるミキサ回路においても同様にイメージ信号を除去する方法として、イメージリジェクションミキサが提案されている（例えば、特許文献１）。
【特許文献１】特開平１１−３５５１６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のイメージリジェクションミキサでは、チップの回路面積が大きく、無線機全体の回路規模を縮小させるものではなかった。
本発明は、上記問題を解決するためになされたものであり、その目的は、簡単で小型でありながらもイメージ信号を低減することができるイメージ信号低減方法、逓倍器を提供することである。
【課題を解決するための手段】
【０００６】
上記問題点を解決するために、請求項１に記載の発明は、入力信号から生成した相補の信号のうち前記入力信号より低い周波数の信号を低減するイメージ信号低減方法であって、前記入力信号を１／２分周して分周出力信号を生成し、前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数の主信号と、前記入力信号の周波数と前記分周出力信号の周波数の差であって同分周出力信号と同じ周波数のイメージ信号とを含む変換信号を生成し、前記分周出力信号の振幅を所定の増幅率で増幅してイメージ低減信号を生成し、前記変換信号から前記イメージ低減信号を減算する。
【０００７】
この発明によれば、入力信号と入力信号を１／２分周した分周出力信号とを混合して、主信号とイメージ信号とを含む変換信号を生成し、その変換信号から分周出力信号を所定の増幅率で増幅したイメージ低減信号を減算する。この結果、例えば、バンドパスフィルタを用いてイメージ信号を低減するときと比較して、容易にイメージ信号を低減することができる。
【０００８】
請求項２に記載の発明は、入力信号から生成した相補の信号のうち前記入力信号より低い周波数の信号を低減するイメージ信号低減方法であって、前記入力信号を１／Ｎ分周して分周出力信号を生成し、前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数の主信号と、前記入力信号の周波数と
前記分周出力信号の周波数の差の周波数のイメージ信号とを含む変換信号を生成し、前記分周出力信号の振幅を所定の増幅率で増幅するとともに、同分周出力信号の周波数を（Ｎ―１）逓倍してイメージ低減信号を生成し、前記変換信号から前記イメージ低減信号を減算する。
【０００９】
この発明によれば、入力信号と入力信号を１／Ｎ分周した分周出力信号とを混合して、主信号とイメージ信号とを含む変換信号を生成し、分周出力信号の振幅を所定の増幅率で増幅するとともに、分周出力信号の周波数を（Ｎ―１）逓倍してイメージ低減信号を生成し、変換信号からイメージ低減信号を減算する。この結果、例えば、バンドパスフィルタを用いるときと比較して、容易にイメージ信号を低減することができる。また、分周出力信号の入力信号に対する分周比によらず、イメージ信号を低減することができるので、入力信号から相補の信号を生成する回路の設計の自由度を向上することができる。
【００１０】
請求項３に記載の発明は、入力信号から生成した相補の信号のうち前記入力信号より高い周波数の信号を低減するイメージ信号低減方法であって、前記入力信号を１／Ｎ分周して分周出力信号を生成し、前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数のイメージ信号と、前記入力信号の周波数と前記分周出力信号の周波数の差の周波数の主信号とを含む変換信号を生成し、前記分周出力信号の振幅を所定の増幅率で増幅するとともに、同分周出力信号の周波数を（Ｎ＋１）逓倍してイメージ低減信号を生成し、前記変換信号から前記イメージ低減信号を減算する。
【００１１】
この発明によれば、入力信号と入力信号を１／Ｎ分周した分周出力信号とを混合して、主信号とイメージ信号とを含む変換信号を生成し、分周出力信号の振幅を所定の増幅率で増幅するとともに、分周出力信号の周波数を（Ｎ＋１）逓倍してイメージ低減信号を生成し、変換信号からイメージ低減信号を減算する。この結果、例えば、バンドパスフィルタを用いるときと比較して、容易にイメージ信号を低減することができる。また、分周出力信号の入力信号に対する分周比によらず、イメージ信号を低減することができるので、入力信号から相補の信号を生成する回路の設計の自由度を向上することができる。
【００１２】
請求項４に記載の発明は、請求項１乃至３のいずれか１項に記載のイメージ信号低減方法であって、前記イメージ低減信号の振幅を前記イメージ信号の振幅と等しくするための自動利得制御を行う。この発明によれば、イメージ低減信号の振幅をイメージ信号の振幅と等しくするための自動利得制御を行うので、イメージ低減信号の振幅とイメージ信号の振幅とが異なることにより、イメージ信号が十分に低減できないことを防ぐことができる。従って、ＳＮ比を向上することができる。
【００１３】
請求項５に記載の発明は、請求項１乃至４のいずれか１項に記載のイメージ信号低減方法であって、前記イメージ低減信号の位相を前記イメージ信号の位相と合わせるための自動位相制御を行う。この発明によれば、イメージ低減信号の位相をイメージ信号の位相と合わせるための自動位相制御を行うので、イメージ低減信号の位相とイメージ信号の位相とが異なることにより、イメージ信号が十分に低減できないことを防ぐことができる。従って、ＳＮ比を向上することができる。
【００１４】
請求項６に記載の発明は、入力信号から同入力信号の周波数と異なる周波数の変換信号を生成する逓倍器であって、前記入力信号を１／２分周して分周出力信号を生成する分周回路と、前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数の主信号と、前記入力信号の周波数と前記分周出力信号の周波数の差であって同分周出力信号と同じ周波数のイメージ信号とを含む変換信号を生成する混合回路と、前記分周出力信号の振幅を所定の増幅率で増幅してイメージ低減信号
を生成する増幅回路と、前記変換信号から前記イメージ低減信号を減算する減算回路とを備えた。
【００１５】
この発明によれば、入力信号と入力信号を１／２分周した分周出力信号とを混合して、主信号とイメージ信号とを含む変換信号を生成し、その変換信号から分周出力信号を所定の増幅率で増幅したイメージ低減信号を減算回路にて減算する。この結果、例えば、バンドパスフィルタを用いるときと比較して、簡単で小型な回路構成でありながらもイメージ信号を低減した主信号を得ることができる。また、例えば、高周波の入力信号を扱うアプリケーションであって、逓倍器と同じチップにバンドパスフィルタを内蔵できないときであっても、外付け部品を使用することなく、逓倍器と同じチップ内の減算回路によってイメージ信号を低減することができる。従って、外付け部品が不要であるため、基板にチップを容易に実装することができるとともに、コストを低減することができる。
【００１６】
請求項７に記載の発明は、入力信号から同入力信号の周波数と異なる周波数の変換信号を生成する逓倍器であって、前記入力信号を１／Ｎ分周して分周出力信号を生成する分周回路と、前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数の主信号と、前記入力信号の周波数と前記分周出力信号の周波数の差の周波数のイメージ信号とを含む変換信号を生成する混合回路と、前記分周出力信号を所定の増幅率で増幅する増幅回路と、前記増幅回路により増幅した分周出力信号の周波数を（Ｎ―１）逓倍してイメージ低減信号を生成する周波数変換回路と、前記変換信号から前記イメージ低減信号を減算する減算回路とを備えた。
【００１７】
この発明によれば、入力信号と入力信号を１／Ｎ分周した分周出力信号とを混合して、主信号とイメージ信号とを含む変換信号を生成し、分周出力信号の振幅を所定の増幅率で増幅するとともに、分周出力信号の周波数を（Ｎ―１）逓倍してイメージ低減信号を生成し、変換信号からイメージ低減信号を減算する。この結果、例えば、外付け部品を使用することなく、逓倍器と同じチップ内の減算回路によって入力信号より低い周波数のイメージ信号を低減することができる。従って、外付け部品が不要であるため、基板にチップを容易に実装することができるとともに、コストを低減することができる。また、分周出力信号の入力信号に対する分周比によらず、イメージ信号を低減することができるので、逓倍器の回路設計の自由度を向上することができる。
【００１８】
請求項８に記載の発明は、入力信号から同入力信号の周波数と異なる周波数の変換信号を生成する逓倍器であって、前記入力信号を１／Ｎ分周して分周出力信号を生成する分周回路と、前記入力信号と前記分周出力信号とを混合して、前記入力信号の周波数と前記分周出力信号の周波数の和の周波数のイメージ信号と、前記入力信号の周波数と前記分周出力信号の周波数の差の周波数の主信号とを含む変換信号を生成する混合回路と、前記分周出力信号を所定の増幅率で増幅する増幅回路と、前記増幅回路により増幅した分周出力信号の周波数を（Ｎ＋１）逓倍してイメージ低減信号を生成する周波数変換回路と、前記変換信号から前記イメージ低減信号を減算する減算回路とを備えた。
【００１９】
この発明によれば、入力信号と入力信号を１／Ｎ分周した分周出力信号とを混合して、主信号とイメージ信号とを含む変換信号を生成し、分周出力信号の振幅を所定の増幅率で増幅するとともに、分周出力信号の周波数を（Ｎ＋１）逓倍してイメージ低減信号を生成し、変換信号からイメージ低減信号を減算する。この結果、例えば、外付け部品を使用することなく、逓倍器と同じチップ内の減算回路によって入力信号より高い周波数のイメージ信号を低減することができる。従って、外付け部品が不要であるため、基板にチップを容易に実装することができるとともに、コストを低減することができる。また、分周出力信号の入力信号に対する分周比によらず、イメージ信号を低減することができるので、逓倍器の回路設計の自由度を向上することができる。
【発明の効果】
【００２０】
本発明によれば、簡単で小型でありながらもイメージ信号を低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を具体化した一実施形態を図１に従って説明する。図１は、本実施形態の逓倍器１のブロック回路図である。逓倍器１は、信号源３、分周回路５、混合回路としての乗算回路７、増幅回路９、減算回路１１を備えており、本実施形態では、逓倍器１は信号源３が出力した信号の周波数の３／２倍の周波数の信号を出力するようになっている。また、逓倍器１を構成する各回路は、他のＲＦ機能回路と共に１つの半導体チップ上に形成されている。
【００２２】
信号源３は、本実施形態では、例えば、電圧制御可変発振器（ＶＣＯ：voltage-controlled oscillator ）であって、１６００ＭＨｚの周波数（ｆ０）の入力信号としての信号源出力信号Ｖｓを出力する。信号源３は、分周回路５、乗算回路７に接続されている。分周回路５は、公知の分周回路であって、本実施形態では、信号源出力信号Ｖｓの周波数の１／２の周波数（以下、分周周波数という）、すなわち８００ＭＨｚの分周出力信号Ｖｄｉｖを出力する。すなわち、分周出力信号Ｖｄｉｖは、
Ｖｄｉｖ＝cos( 2π(f0/2)t)
となる。
【００２３】
乗算回路７は、公知の乗算回路であって、前記信号源３の信号源出力信号Ｖｓと前記分周回路５の分周出力信号Ｖｄｉｖが入力される。そして、乗算回路７は、信号源出力信号Ｖｓと分周出力信号Ｖｄｉｖとを乗算し、その結果を変換信号Ｖｃｏｎとして出力する。変換信号Ｖｃｏｎは、
Ｖｃｏｎ＝Ｖｓ×Ｖｄｉｖ
＝cos( 2πf0t)×cos( 2π(f0/2)t)
＝1/2{cos( 2πf0t+ 2π(f0/2)t)+cos(2πf0t- 2π(f0/2)t) }
＝1/2{cos( 2π(3f0/2)t)+cos( 2π(f0/2)t) }
＝Ｖｉｐ＋Ｖｉｍ
となる。
【００２４】
すなわち、乗算回路７から、信号源３の信号源出力信号Ｖｓの周波数ｆ０より分周周波数離れた上下の周波数３ｆ０／２、ｆ０／２の周波数の信号（相補の信号に相当する）が出力される。ここで、本実施形態では、信号源出力信号Ｖｓの周波数ｆ０より分周周波数離れた上の周波数（３ｆ０／２）の信号を所望の信号である主信号Ｖｉｐとする。一方、信号源出力信号Ｖｓの周波数ｆ０より分周周波数離れた下の周波数（ｆ０／２）の信号を不要な信号であるイメージ信号Ｖｉｍとする。
【００２５】
増幅回路９は、公知の増幅回路であって、分周出力信号Ｖｄｉｖが入力される。そして、本実施形態では、増幅回路９は、分周出力信号Ｖｄｉｖの振幅を１／２倍（所定の増幅率に相当する）に増幅し、その結果をイメージ低減信号Ｖｒｅｄとして出力する。すなわち、このイメージ低減信号Ｖｒｅｄは、その周波数がｆ０／２であって、その振幅が信号源出力信号Ｖｓの振幅の１／２であるため、イメージ信号Ｖｉｍと同じ周波数、振幅を持つ信号になっている。
【００２６】
減算回路１１は、公知の減算回路であって、変換信号Ｖｃｏｎとイメージ低減信号Ｖｒｅｄとが入力される。減算回路１１は、変換信号Ｖｃｏｎからイメージ低減信号Ｖｒｅｄを減算し、その結果を出力信号Ｖｏｕｔとして出力する。この出力信号Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖｃｏｎ―Ｖｒｅｄ
＝1/2{cos( 2π(3f0/2)t)+cos( 2π(f0/2)t)}-1/2{cos( 2π(f0/2)t) }
＝1/2{cos( 2π(3f0/2)t)}
となる。
【００２７】
すなわち、この減算回路１１にて変換信号Ｖｃｏｎからイメージ低減信号Ｖｒｅｄを減算することによって、変換信号Ｖｃｏｎに含まれるイメージ信号Ｖｉｍを低減することができる。従って、本実施形態では、信号源出力信号Ｖｓの周波数ｆ０が１６００ＭＨｚであって、所望の出力信号Ｖｏｕｔの周波数ｆｏｕｔが２４００ＭＨｚ（＝１６００×３／２＝ｆ０×３／２）であるので、変換信号Ｖｃｏｎのうち８００ＭＨｚ（＝１６００×１／２＝ｆ０×１／２）はイメージ信号Ｖｉｍであって不要である。そのため、分周周波数である８００ＭＨｚの信号を減算回路１１によって変換信号Ｖｃｏｎから減算することによって、逓倍器１の出力信号Ｖｏｕｔとして２４００ＭＨｚの信号、すなわち信号源出力信号Ｖｓの周波数ｆ０の３／２倍の周波数の信号を出力することができる。
【００２８】
このとき、イメージ信号Ｖｉｍを低減するための回路は減算回路１１であるため、簡単かつ小型な回路でイメージ信号Ｖｉｍを低減することができる。また、イメージ信号Ｖｉｍは分周回路５の分周出力信号Ｖｄｉｖの振幅を１／２倍増幅した信号であるイメージ低減信号Ｖｒｅｄと周波数、振幅が等しい。従って、そのイメージ低減信号Ｖｒｅｄを変換信号Ｖｃｏｎから減算するだけで、変換信号Ｖｃｏｎからイメージ信号Ｖｉｍを低減することができる。
【００２９】
上記実施形態によれば、以下のような効果を得ることができる。
（１）本実施形態によれば、逓倍器１内に減算回路１１を設け、その減算回路１１によって乗算回路７の出力である変換信号Ｖｃｏｎに含まれる信号源出力信号Ｖｓの周波数ｆ０より分周周波数離れた上下の周波数３ｆ０／２、ｆ０／２の周波数の信号のうち、イメージ信号Ｖｉｍ（ｆ０／２）を低減した。この結果、簡単で小型な回路構成でありながらも乗算回路７から出力された変換信号Ｖｃｏｎに含まれるイメージ信号Ｖｉｍを低減することができる。従って、逓倍器１の歩留りを向上し、コストを低減することができる。
【００３０】
（２）本実施形態によれば、イメージ信号Ｖｉｍと同じ周波数、同じ振幅を持つイメージ低減信号Ｖｒｅｄは、分周回路５の分周出力信号Ｖｄｉｖの振幅を増幅回路９によって１／２倍に増幅するだけで生成することができる。この結果、簡単で小型な回路構成でありながらも乗算回路７から出力された変換信号Ｖｃｏｎに含まれるイメージ信号Ｖｉｍを低減することができる。
【００３１】
（３）本実施形態によれば、逓倍器１に内蔵した減算回路１１によってイメージ信号Ｖｉｍを低減するため、例えば、チップの外部に外付けの部品で作成したＢＰＦ（Band Pass Filter）によってイメージ信号Ｖｉｍを低減し、主信号Ｖｉｐのみ取り出す必要がない。従って、外付け部品が不要であるため基板へのチップの実装が容易であるとともにコストを低減することができる。
【００３２】
（４）本実施形態によれば、減算回路１１によってイメージ信号Ｖｉｍを低減するので、イメージ信号Ｖｉｍの低減の演算に要する時間を増加することなく、乗算回路７から出力された変換信号Ｖｃｏｎに含まれるイメージ信号Ｖｉｍを低減することができる。この結果、例えば、無線ＬＡＮ等の高周波の信号を扱うアプリケーションであっても、このイメージ信号低減方法を適用することができる。
【００３３】
（５）本実施形態によれば、信号源出力信号Ｖｓの周波数によらず、信号源出力信号Ｖｓを分周回路５で１／２分周した分周出力信号Ｖｄｉｖから生成したイメージ低減信号Ｖｒｅｄを、変換信号Ｖｃｏｎから減算することによって、イメージ信号Ｖｉｍを低減する
ことができる。この結果、逓倍器１で扱う信号源出力信号Ｖｓの周波数によらずイメージ信号Ｖｉｍを低減することができるので、複数種類のアプリケーションに対応したり、複数種類のチップと接続して使用したりすることができることから、逓倍器１の汎用性を増すことができる。
【００３４】
（６）本実施形態によれば、チップに内蔵した減算回路１１によって、乗算回路７から出力された変換信号Ｖｃｏｎに含まれるイメージ信号Ｖｉｍを低減することができる。この結果、例えば、無線ＬＡＮ等の高周波の信号を扱うアプリケーションのように、イメージ信号Ｖｉｍを低減して主信号Ｖｉｐのみ取り出すＢＰＦをチップに内蔵することができないときであっても、外付け部品を使用することなく、チップに内蔵した減算回路１１によってイメージ信号Ｖｉｍを低減することができる。従って、チップの外付け部品が不要であるため、基板へのチップの実装が容易であるとともにコストを低減することができる。
【００３５】
なお、上記実施形態は以下のように変更してもよい。
○上記実施形態では、逓倍器１に内蔵した信号源３によって信号源出力信号Ｖｓの周波数ｆ０を生成したが、これをチップ外部の信号源から周波数ｆ０の信号を生成してチップに入力してもよい。
【００３６】
○上記実施形態では、乗算回路７によって信号源出力信号Ｖｓと分周出力信号Ｖｄｉｖを混合したが、ＦＥＴミキサ、ダイオードミキサ等の非直線性回路を用いてもよい。
○上記実施形態では、分周回路５の分周比は２であったが、これに限らず、分周比はＮ（Ｎは自然数）であってもよい。詳述すると、乗算回路７に信号源出力信号Ｖｓと、信号源出力信号Ｖｓの周波数ｆ０を１／Ｎ分周した分周出力信号Ｖｄｉｖ（＝cos( 2π(f0/N)t)）が入力される。そして、乗算回路７は、信号源出力信号Ｖｓと分周出力信号Ｖｄｉｖとを乗算し、その結果を変換信号Ｖｃｏｎとして出力する。変換信号Ｖｃｏｎは、
Ｖｃｏｎ＝Ｖｓ×Ｖｄｉｖ
＝cos( 2πf0t)×cos( 2π(f0/N)t)
＝1/2{cos( 2πf0t+ 2π(f0/N)t)+cos(2πf0t- 2π(f0/N)t) }
＝1/2{cos( 2π((N+1)/N)f0t)+cos( 2π((N-1)/N)f0t)}
となる。
【００３７】
すなわち、減算回路１１に入力する分周出力信号Ｖｄｉｖの周波数を周波数変換回路としての（Ｎ―１）逓倍する回路をさらに設けてイメージ低減信号Ｖｒｅｄを生成することによって、分周比が２以外の値でもイメージ信号Ｖｉｍを低減することができる。なお、このとき、分周回路５の出力に周波数変換回路、増幅回路９をこの記載順に接続してもよいし、分周回路５の出力に増幅回路９、周波数変換回路をこの記載順に接続してもよい。周波数を（Ｎ―１）逓倍する回路としては、例えば、公知のＰＬＬ（Phase-Locked Loop ）回路等が挙げられる。これにより、分周出力信号Ｖｄｉｖの信号源出力信号Ｖｓに対する分周比によらず、イメージ信号Ｖｉｍを低減することができるので、逓倍器１の回路設計の自由度を向上することができる。
【００３８】
○上記実施形態では、分周回路５の分周比は２であったが、これに限らず、分周比はＮ（Ｎは自然数）であってもよく、また、このとき、信号源出力信号Ｖｓの周波数ｆ０より分周周波数（ｆ０／Ｎ）離れた上の周波数（（Ｎ＋１）ｆ０／Ｎ）の信号をイメージ信号Ｖｉｍとして低減してもよい。詳述すると、乗算回路７に信号源出力信号Ｖｓと、信号源出力信号Ｖｓの周波数ｆ０を１／Ｎ分周した分周出力信号Ｖｄｉｖ（＝cos( 2π(f 0/N)t)）が入力される。そして、乗算回路７は、信号源出力信号Ｖｓと分周出力信号Ｖｄｉｖ
とを乗算し、その結果を変換信号Ｖｃｏｎとして出力する。変換信号Ｖｃｏｎは、上述のように、
Ｖｃｏｎ＝Ｖｓ×Ｖｄｉｖ
＝1/2{cos( 2π((N+1)/N)f0t)+cos( 2π((N-1)/N)f0t)}
となる。
【００３９】
すなわち、減算回路１１に入力する分周出力信号Ｖｄｉｖの周波数を周波数変換回路としての（Ｎ＋１）逓倍する回路をさらに設けてイメージ低減信号Ｖｒｅｄを生成することによって、分周比が２以外の値でもイメージ信号Ｖｉｍを低減することができる。なお、このとき、分周回路５の出力に周波数変換回路、増幅回路９をこの記載順に接続してもよいし、分周回路５の出力に増幅回路９、周波数変換回路をこの記載順に接続してもよい。周波数を（Ｎ＋１）逓倍する回路としては、例えば、公知のＰＬＬ回路等が挙げられる。これにより、分周出力信号Ｖｄｉｖの信号源出力信号Ｖｓに対する分周比によらず、イメージ信号Ｖｉｍを低減することができるので、逓倍器１の回路設計の自由度を向上することができる。さらに、信号源出力信号Ｖｓより高い周波数のイメージ信号Ｖｉｍを低減し、信号源出力信号Ｖｓより低い周波数の主信号Ｖｉｐを逓倍器１から出力信号Ｖｏｕｔとして出力することができる。
【００４０】
○上記実施形態では、減算回路１１にて乗算回路７から出力される変換信号Ｖｃｏｎからイメージ低減信号Ｖｒｅｄを減算するだけでイメージ信号Ｖｉｍを低減した。これをイメージ信号Ｖｉｍ（変換信号Ｖｃｏｎ）の振幅をモニタし、イメージ低減信号Ｖｒｅｄの振幅がイメージ信号Ｖｉｍの振幅と合うように自動利得制御する公知の自動利得制御回路（ＡＧＣ：Automatic Gain Control）をさらに備えてもよい。これにより、イメージ低減信号Ｖｒｅｄの振幅とイメージ信号Ｖｉｍの振幅とが異なることにより、イメージ信号Ｖｉｍが十分に低減できないことを防ぐことができる。従って、ＳＮ比を向上することができる。
【００４１】
○上記実施形態では、減算回路１１にて乗算回路７から出力される変換信号Ｖｃｏｎからイメージ低減信号Ｖｒｅｄを減算するだけでイメージ信号Ｖｉｍを低減した。これを、イメージ信号Ｖｉｍ（変換信号Ｖｃｏｎ）の位相をモニタし、イメージ低減信号Ｖｒｅｄの位相がイメージ信号Ｖｉｍの位相と合うように調整（自動位相制御）する回路をさらに設けてもよい。自動位相制御する回路としては、例えば、公知のＰＬＬ回路等が挙げられる。これにより、イメージ低減信号Ｖｒｅｄの位相とイメージ信号Ｖｉｍの位相とが異なることにより、イメージ信号Ｖｉｍが十分に低減できないことを防ぐことができる。従って、ＳＮ比を向上することができる。また、この自動位相制御する回路に加えて、さらに前記ＡＧＣ回路を備えることによって、一層、イメージ信号Ｖｉｍを低減することができることから、一層ＳＮ比を向上することができる。
【図面の簡単な説明】
【００４２】
【図１】本実施形態の逓倍器のブロック回路図。
【符号の説明】
【００４３】
１…逓倍器、３…信号源、５…分周回路、７…乗算回路、９…増幅回路、１１…減算回路、ｆ０…信号源周波数、ｆｏｕｔ…出力周波数、Ｖｃｏｎ…変換信号、Ｖｄｉｖ…分周出力信号、Ｖｉｍ…イメージ信号、Ｖｉｐ…主信号、Ｖｏｕｔ…出力信号、Ｖｒｅｄ…イメージ低減信号、Ｖｓ…信号源出力信号。
【図１】
2006339942.tif 000003