(57)【要約】【課題】従来技術の問題を解決することが可能な温度検知回路等を提供する。【解決手段】温度検知回路が本願では開示される。いくつかの実施例で、それらは、電流ミラー構造において連結された第１及び第２のトランジスタと、第１及び第２のダイオードとを有する。第１のダイオードは、第１のトランジスタへ結合され、第２のダイオードは、第２のトランジスタへ結合されている。温度検知信号は、当該回路が動作しているときに、第１及び第２のダイオードの間で発生する。他の実施例についても、本願で開示及び／又は請求をなされている。【選択図】図１
2006250936.tif 000002
【特許請求の範囲】
【請求項１】
（ｉ）第1及び第２の電流ミラー経路を有する電流ミラー回路と、
（ｉｉ）前記第1の電流ミラー経路と直列な第１の半導体デバイスと、
（ｉｉｉ）前記第２の電流ミラー経路と直列な第２の半導体デバイスと、
を有する温度検知回路を有し、
前記第１及び第２の半導体デバイスの間の信号は、当該回路の温度にほぼ線形に比例する、ことを特徴とするチップ。
【請求項２】
前記電流ミラー回路は、前記第１の電流ミラー経路において第１のＭＯＳトランジスタを、及び前記第２の電流ミラー経路において第２のＭＯＳトランジスタを、有することを特徴とする請求項１記載のチップ。
【請求項３】
前記第１の半導体デバイスはダイオードである、ことを特徴とする請求項２記載のチップ。
【請求項４】
前記第２の半導体デバイスはダイオードである、ことを特徴とする請求項３記載のチップ。
【請求項５】
前記第１のＭＯＳトランジスタは、スケール係数ｓにより前記第２のＭＯＳトランジスタよりも大きくされ、前記第２のダイオードは、スケール係数σにより前記第１のダイオードよりも大きくされる、ことを特徴とする請求項４記載のチップ。
【請求項６】
前記スケール係数ｓ及びσの積は、５００より大きい、ことを特徴とする請求項５記載のチップ。
【請求項７】
増幅された温度信号を供給するよう前記信号を増幅するために、前記温度検知回路へ結合された増幅器回路を更に有する、請求項１記載のチップ。
【請求項８】
前記増幅された温度信号をデジタル温度信号へ変換するために、前記増幅器へ結合されたアナログ−デジタル変換器回路を更に有する、請求項７記載のチップ。
【請求項９】
前記増幅器は、演算増幅器回路を用いる差動増幅器である、ことを特徴とする請求項７記載のチップ。
【請求項１０】
（ａ）電流ミラー構造において連結された第１及び第２のトランジスタと、
（ｂ）前記第１のトランジスタへ結合された第１のダイオードと、
（ｃ）前記第２のトランジスタへ結合された第２のダイオードと、
を有し、
温度検知信号は、当該回路が動作しているときに、前記第１及び第２のダイオードの間で発生する、ことを特徴とする回路。
【請求項１１】
前記温度検知信号は、前記第１及び第２のダイオードの温度にほぼ線形に比例する電圧信号である、ことを特徴とする請求項１０記載の回路。
【請求項１２】
前記第１及び第２のトランジスタは、ＭＯＳトランジスタである、ことを特徴とする請求項１０記載の回路。
【請求項１３】
前記第１のＭＯＳトランジスタは、スケール係数ｓにより前記第２のＭＯＳトランジスタよりも大きくされ、前記第２のダイオードは、スケール係数σにより前記第１のダイオードよりも大きくされる、ことを特徴とする請求項１２記載の回路。
【請求項１４】
前記スケール係数ｓ及びσの積は、１より大きい、ことを特徴とする請求項１３記載の回路。
【請求項１５】
増幅された温度信号を供給するよう前記信号を増幅するために、当該温度検知回路へ結合された増幅器回路を更に有する、請求項１４記載の回路。
【請求項１６】
前記増幅された温度信号をデジタル温度信号へ変換するために、前記増幅器へ結合されたアナログ−デジタル変換器回路を更に有する、請求項１５記載の回路。
【請求項１７】
前記増幅器は、デュアル相補出力差動増幅回路である、ことを特徴とする請求項１６記載の回路。
【請求項１８】
（ａ）（ｉ）電流ミラー構造において連結された第１及び第２のトランジスタと、
（ｉｉ）前記第１のトランジスタへ結合された第１のダイオードと、
（ｉｉｉ）前記第２のトランジスタへ結合された第２のダイオードと、
を有し、
温度検知信号は、当該回路が動作しているときに、前記第１及び第２のダイオードの間で発生する、マイクロプロセッサと、
（ｂ）該マイクロプロセッサへ通信接続された構成要素と、
を有するシステム。
【請求項１９】
前記第１及び第２のトランジスタ並びに第１及び第２のダイオードは、前記マイクロプロセッサのコア内にある、ことを特徴とする請求項１８記載のシステム。
【請求項２０】
前記マイクロプロセッサは、当該マイクロプロセッサ内の温度を監視するために、前記温度検知信号を増幅し、デジタル化する回路を有する、ことを特徴とする請求項１８記載のシステム。
【請求項２１】
前記構成要素は、無線インターフェース部品である、ことを特徴とする請求項１８記載のシステム。
【請求項２２】
前記構成要素は、ハードディスク部品である、ことを特徴とする請求項１８記載のシステム。
【請求項２３】
温度に比例するアナログ信号を発生させるための手段と、
前記信号を前記温度を表す離散信号に変換するための手段と、
を有する、集積回路チップ内の温度を通知する回路。
【請求項２４】
前記アナログ信号は、前記温度にほぼ線形に比例する、ことを特徴とする請求項２３記載の回路。
【請求項２５】
前記アナログ信号を発生させるための手段は、ＭＯＳ電流ミラーと、第１及び第２のＭＯＳダイオードとを有する、ことを特徴とする請求項２３記載の回路。
【請求項２６】
前記変換するための手段は、差動増幅器を有する、ことを特徴とする請求項２３記載の回路。
【請求項２７】
請求項２３記載の回路を有するマイクロプロセッサチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願で開示される実施例は、概して、温度検知回路に関する。
【背景技術】
【０００２】
一般に、温度検知回路は、チップ内の温度監視を含む様々なアプリケーションで使用される。（特許請求の範囲及び明細書本文において使用される語「チップ」（又はダイ）は、集積回路又は集積回路の一部のような回路を含む、例えば半導体物質のような一片の物質のことである。）一般的に、温度検知回路は、回路の温度、ひいては前記回路周辺（例えば、回路周辺のチップ領域）の温度を表す信号を発生させる。例えば、このような回路は、デバイス内の温度が過度となるときに、過熱によるデバイス破壊を防ぐために使用されても良い。他方で、温度検知回路は、デバイスを完全に駆動（例えば、最大電力及び／又は周波数でマイクロプロセッサを動作）させても良い時期を知るために使用されても良い。
【０００３】
残念ながら、従来の温度検知回路は、一般に適度な温度範囲を超える線形温度応答信号を供給しないので、利用するには不正確又は非現実的でありうる。例えば、所謂バンドギャップ温度検知回路は、一般に、内部チップ温度を監視するために使用されるが、それは、非線形な温度応答信号を発生させる。従って、通常、そのような回路の使用は、応答が線形応答にほぼ近似される狭い温度範囲に限定される。他の形式の検知回路は、より線形であるが、非現実的でありうる。例えば、可変な抵抗率を有する様々な物質から作られた抵抗器を用いるセンサは、極めて線形な温度応答信号を発生させることができるが、特定のアプリケーションにおいて実現可能ではない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来技術の問題を解決する温度検知回路等を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の温度検知回路は、（ｉ）第1及び第２の電流ミラー経路を有する電流ミラー回路と、（ｉｉ）前記第1の電流ミラー経路と直列な第１の半導体デバイスと、（ｉｉｉ）前記第２の電流ミラー経路と直列な第２の半導体デバイスとを有し、前記第１及び第２の半導体デバイスの間の信号は、当該回路の温度にほぼ線形に比例することを特徴とする。
【発明を実施するための最良の形態】
【０００６】
本発明の実施例は、一例であって、限定する目的で表されているわけではない。添付の図面の図において、同じ参照番号は、類似する要素を示す。
【０００７】
図１は、ＣＭＬ（ｃｕｒｒｅｎｔ  ｍｉｒｒｏｒｅｄ  ｌｉｎｅａｒ）温度検知回路の一実施例を示す。示された実施例では、回路は、第１及び第２のトランジスタＭｐ１及びＭｐ２と、第１及び第２のダイオードＤ１及びＤ２とを有する。（用語「ＰＭＯＳトランジスタ」は、Ｐ形金属酸化膜半導体電界効果トランジスタを言う。同じく、用語「ＮＭＯＳトランジスタ」は、Ｎ形金属酸化膜半導体電界効果トランジスタを言う。用語「トランジスタ」、「ＭＯＳトランジスタ」、「ＮＭＯＳトランジスタ」及び「ＰＭＯＳトランジスタ」が使用される場合はいつも、さもなければ、それらの使用の本質上、明確に暗示又は指示がなされない限り、それらは模範的な方法で使用されることが認識されるべきである。例えば、接合電界効果、バイポーラ接合トランジスタのような、今日知られている、又はまだ開発されていない他の適切なトランジスタの形式が、代わりに使用されても良い。）
【０００８】
図より、Ｄ１及びＭｐ１は、ＶＤＤとＶＳＳとの間に直列に接続されており、関連した電流Ｉ１を有する。同様に、Ｄ２及びＭｐ２は、ＶＤＤとＶＳＳとの間に直列に接続されており、関連した電流Ｉ２を有する。トランジスタＭｐ１及びＭｐ２は、Ｉ２に続くＩ１を有する電流ミラー構造において連結されている。トランジスタＭｐ１は、相互コンダクタンス係数βを有する。前記相互コンダクタンス係数βは、Ｍｐ２の相互コンダクタンスよりもｓ倍大きい（ｓはスケール係数である。）。例えば、トランジスタＭｐ１は、Ｍｐ２のチャネル幅よりもｓ倍大きいチャネル幅を有しうる。従って、Ｉ１＝ｓＩ２である。他方で、ダイオードＤ２は、飽和電流パラメータＩＳを有する。前記飽和電流パラメータＩＳは、Ｄ１のＩＳよりもσ倍大きい。例えば、Ｄ２は、Ｄ１よりもσ倍大きいＰＮ接合断面領域を有する。
【０００９】
この電流は、十分に同じ温度にあるとされるダイオードの温度に関して線形な応答を有する差動電圧ＶＴＤ（Ｖｄ＋−Ｖｄ−）を発生させる。この温度信号に関する式は、以下の式、
【００１０】
【数１】
2006250936.tif 000003
によって与えられる。ここで、ＩＳは、ダイオードの飽和電流パラメータであり、ＶＴは、熱電圧パラメータであり、ｎは、物理的半導体物質パラメータ（一般に、１から２の間の範囲。）である。（一般に、電流ミラーと一体で）飽和領域で動作するときのＰＭＯＳトランジスタの電流は、以下の式、
【００１１】
【数２】
2006250936.tif 000004
によって与えられる。ここで、βは、トランジスタの相互インダクタンスパラメータであり、ＶＳＧは、そのソースとゲートとの間の電圧降下であり、ＶＴｈは、その閾値電圧パラメータである。示されている回路に伴い、Ｉ１は、Ｍｐ１のソース−ドレイン電流に等しいＤ１の電流に等しい。従って、
【００１２】
【数３】
2006250936.tif 000005
が成り立つ。同様に、Ｉ２は、Ｍｐ２のソース−ドレイン電流に等しいＤ２の電流に等しい。従って、
【００１３】
【数４】
2006250936.tif 000006
が成り立つ。（留意すべきは、ＶＴｈは、両方のトランジスタに対してほぼ同一であり、ＶＴは、両方のダイオードに対してほぼ同一であることである。異なるアプリケーションでは、必要とされる正確度に従って、これらの仮定は、可変な度合いとされうる。）以上の式は、代数的に、以下のように組み合わされうる。
【００１４】
【数５】
2006250936.tif 000007
これは、以下の式、
【００１５】
【数６】
2006250936.tif 000008
又は
【００１６】
【数７】
2006250936.tif 000009
又は
【００１７】
【数８】
2006250936.tif 000010
ひいては
【００１８】
【数９】
2006250936.tif 000011
に約分される。ＶＴ（ダイオードの熱電圧パラメータ）は、ＫＴ／ｑに等しいので、上記式は以下の式のように表されうる。ここで、Ｋはボルツマン定数、ｑは電子の電荷、Ｔは温度（ケルビン温度）である。
【００１９】
【数１０】
2006250936.tif 000012
又は
【００２０】
【数１１】
2006250936.tif 000013
ここで、Ｔｃは摂氏温度での温度である。
【００２１】
ＶＴＤの式が示すように、出力電圧は、温度と極めて線形な関係を有する。半導体デバイスの非線形性は、差動電圧（ＶＤ）関数において相殺される。スケール係数ｓ及びσが比較的大きく保たれる場合に、ロバスト性で、温度信号にほぼ線形な電圧は、比較的幅広い温度範囲に亘って得られる。例えば、一実施例において、ｓ＝２０及びσ＝３５のスケール係数が使用されると、結果として−５℃から１３０℃の温度検知範囲が得られる。このとき、測定された温度は、１℃以内の誤差しかない。（この実施例に伴い、．１６μｍプロセスが使用され、６４μｍのチャネル長及び８００μｍ［Ｍｐ１］及び４０μｍ［Ｍｐ２］の幅を有するＰＭＯＳトランジスタが使用され、且つ、ダイオードは、およそ２６７μｍ２［Ｄ１］及び９３５６μｍ２［Ｄ２］の断面領域を有するＰＮ接合から形成される。）
【００２２】
比較的高いｓσスケール積を有する他の利点は、多数のアプリケーションが温度検知回路自体で発生し、それによって、温度感性でありうる必要とされる下流のアプリケーションの量を低減することができることである。
【００２３】
図２は、例えばマイクロプロセッサのような集積回路チップにおいて使用される差動増幅器を有する温度検知回路の一実施例を示す。回路は、（ダイオードＤ１及びＤ２と、ＮＭＯＳトランジスタＭｎ１及びＭｎ２から形成された）温度検知回路と、温度検知電圧信号ＶＴＤを増幅するための差動増幅器２０２とを有する。回路は、また、当該回路を有効及び無効とするために、インバータＵ１及びＵ２と、ＮＭＯＳトランジスタＭｎ３からＭｎ５とを有する。温度検知回路は、ＮＭＯＳトランジスタ（Ｍｎ１及びＭｎ２）がＰＭＯＳトランジスタの代わりに使用されていること以外は、上述した温度検知回路と同じように構成され、同様に動作する。ＮＭＯＳトランジスタＭｎ１及びＭｎ２は、電流ミラー回路を形成するよう連結されており、Ｍｎ１は、係数ｓによりＭｎ２よりも大きくされている。従って、Ｉ１は、ｓＩ２に等しい。上述した温度検知回路と同じく、より小さな電流経路（Ｉ２）におけるダイオードＤ２は、スケール係数σにより他のダイオード（Ｄ１）よりも大きくされる。表される差動温度検知電圧信号（ＶＴＤ）は、以下の式、
【００２４】
【数１２】
2006250936.tif 000014
によって特徴づけられる。
【００２５】
インバータＵ１及びＵ２と組み合わせて、トランジスタＭｎ３、Ｍｎ４及びＭｎ５は、Ｕ１に入力される“イネーブル（Ｅｎａｂｌｅ）”信号によって温度検知回路を有効及び無効とするために用いられる。イネーブル信号がアサート（Ｈｉｇｈ）される場合に、Ｍｎ５はオフとなり（これにより、Ｍｎ１及びＭｎ２が自由に動作することが可能となる。）、Ｍｎ３及びＭｎ４はオンとなる。これは、Ｍｎ１とＭｎ２との間の電流ミラーを連動させ、それによって、温度検知回路を有効としうる。反対に、イネーブル信号がディアサート（Ｌｏｗ）される場合には、Ｍｎ３及びＭｎ４はオフとなり、Ｍｎ５はオンとなり、それによって、温度検知回路を無効とする。
【００２６】
差動増幅器回路２０２は、レベルシフト機能を有する従来の差増増幅器に結合された、演算増幅器（オペアンプ）Ｕ３と、抵抗器ＲＩ、ＲＬ、ＲＨ及びＲＦとを有する。ＲＦ／ＲＩがＲＨＲＬ／ＲＩ（ＲＨ＋ＲＬ）に等しい場合に、増幅器は、ＲＦ／ＲＬの利得係数と、以下、
【００２７】
【数１３】
2006250936.tif 000015
のレベルシフト成分とを有する。従って、増幅された温度検知電圧ＶＴＡｍｐは、以下の式、
【００２８】
【数１４】
2006250936.tif 000016
に等しい。
【００２９】
幾つかの実施例では、演算増幅器Ｕ３は、増幅された温度信号における誤差を低減するよう、比較的大きな同相除去比を有する。同様に、幾つかの実施例では、演算増幅器の電源レールの両端に接続された１つ又はそれ以上のノイズ・デカップリング・キャパシタが、例えば、下流のアナログ−デジタル変換器からのノイズを除去するために、用いられても良い。（差動増幅回路が温度検知電圧（ＶＴＤ）を増幅させるために示されている一方で、例えばチョッパ安定回路のような、如何なる他の適切な増幅器も使用されうることが、認識されるべきである。）
【００３０】
図３は、誤差低減増幅器構造を有する温度検知回路の一実施例を示す。一般的に、当該回路は、（Ｍｐ１からＭｐ５、Ｄ１、Ｄ２、Ｕ１及びＵ２から形成された）温度検知及び有効／無効部分と、相補差動増幅器回路３０２と、アナログ−デジタル変換器３０４とを有する。温度検知及び有効／無効回路は、上述したように動作する。温度検知回路は、差動温度電圧ＶＴＤを発生させる。差動温度電圧ＶＴＤは、ダイオードの温度に線形に比例する。この電圧は、相補差動出力増幅器３０２によって増幅され、それによって、増幅された温度信号ＶＴＡｍｐを作る。温度信号ＶＴＡｍｐは、アナログ−デジタル変換器３０４においてデジタル温度信号に変換される。
【００３１】
相補差動増幅器回路３０２は、マルチプレクサＭｕｘ１からＭｕｘ３と、演算増幅器Ｕ３と、抵抗器ＲＩ、ＲＳ及びＲＦとを有する。この構造に伴い、増幅されたＶＴＤの相補出力が、演算増幅器Ｕ３の出力で供給される。（“プラス（＋）”出力が“マイナス（−）”入力へフィードバックされ、且つ、“マイナス（−）”出力が“プラス（＋）”入力へフィードバックされるので、負のフィードバックが夫々の出力に対して供給される。）夫々の出力に対して、利得は、ＲＦ／ＲＳであり、−（ＲＦ／ＲＳ）ＶＤＤのオフセットによってシフトされる。従って、夫々の出力の出力電圧（ＶＴＡｍｐ）は、以下の式、
【００３２】
【数１５】
2006250936.tif 000017
によって与えられる。
【００３３】
動作時に、マルチプレクサは、（マルチプレクサの状態に関わらず出力信号の極性を標準化する）選択された出力の極性の変化に従って、入力されるＶＴＤ信号の極性が切り替えられるよう、周期的に切り替えられても良い。（十分な時間量の範囲内の）デュアル出力は、その場合、平均化され、結果として、出力信号から相殺されたノイズをもたらす。（このような平均化は、例えば下流のような如何なる適切な場所においても、デジタル化された温度信号において実行されうる。）
【００３４】
図４を参照して、（マイクロプロセッサチップ４０２Ａを含む）１つ若しくはそれ以上のＩＣ（集積回路）チップ又はモジュールにより実施されうるシステム（コンピュータ用のシステム４００）の一例が示されている。一般的に、システム４００は、１つ又はそれ以上のプロセッサ／メモリ部品４０２と、インターフェースシステム４１０と、１つ又はそれ以上の他の構成要素４１２とを有する。１つ又はそれ以上のプロセッサ／メモリ部品４０２のうちの少なくとも１つは、インターフェースシステム４１０を介して、１つ又はそれ以上の他の構成要素４１２のうちの少なくとも１つへ通信接続されている。インターフェースシステム４１０は、２点間接続、共有バス接続及び／又は同一の組み合わせを含む、１つ又はそれ以上の相互接続及び／又は相互接続装置を有する。
【００３５】
プロセッサ／メモリ部品は、プロセッサ、制御部、メモリ配列、あるいは、インターフェースシステムに実装された１つのチップ若しくは幾つかのチップ又はインターフェースシステムに結合されたモジュール若しくは回路基板に含まれる同一の組み合わせのような構成要素である。マイクロプロセッサチップ４０２Ａは、図中のプロセッサ／メモリ部品内に含まれており、図に示されているように、電流ミラー型温度検知回路４０５を有するコア４０３を有する。１つ又はそれ以上の図中の他の構成要素４１２は、例えばサウンドカード、ネットワークカード、スーパーＩ／Ｏチップ等のコンピュータシステム内で使用される如何なる構成要素をも有しうる。図の実施例では、他の構成要素４１２は、ワイヤレスインターフェース部品４１２Ａを有する。ワイヤレスインターフェース部品４１２Ａは、マイクロプロセッサチップ４０２Ａと、ワイヤレス・ネットワーク・インターフェース装置又はコンピュータのような他の装置との間の無線リンクを確立する働きをする。留意すべきは、システム４００は様々な形態で実施されうることである。即ち、それは、単一のチップモジュール、回路基板、又は複数の回路基板を有する筐体において実施されうる。同様に、それは、１つ又はそれ以上の完全なコンピュータを構成しうる。また、それは、コンピュータシステム内で使用される構成要素を構成しうる。
【００３６】
本発明は、記述した実施例に限定されるものではなく、添付の特許請求の範囲の主旨を損なわない範囲で変形及び変更を実施することが可能である。例えば、本発明は、全ての種類の半導体集積回路（ＩＣ）チップと共に使用するために適用されることが認識されるべきである。このようなＩＣチップの例は、プロセッサ、制御部、チップセット部品、プログラム可能な論理配列（ＰＬＡ）、メモリチップ、ネットワークチップ等を含むが、それらに限定されない。更に、図の実施例において、ダイオードＤ１及びＤ２が基本的なＰＮ接合から形成されている一方で、例えばトランジスタ又はダイオード接続されたトランジスタのような、如何なる適切な半導体デバイスも使用されうることが認識されるべきである。
【００３７】
更に、本発明は同じ趣旨で限定されないが、サイズ／型／値／範囲の例が与えられても良いことが認識されるべきである。製造技術（例えば、フォトリソグラフィ）は時間と共に円熟するので、より小さなサイズのデバイスが製造されうることが予期される。如何なるタイミング又はプログラミング信号の記述に関しても、用語「アサーション（ａｓｓｅｒｔｉｏｎ）」及び「ネゲーション（ｎｅｇａｔｉｏｎ）」は、意図された一般知識において使用される。更に具体的には、このような用語は、「アクティブ・ロー（ｌｏｗ）」及び「アクティブ・ハイ（ｈｉｇｈ）」信号が混合して動作する場合に混乱を回避するために、且つ、本発明が、表された／記された信号に限定されないが、論理の単純な変更によって「アクティブ・ロー（ｌｏｗ）」及び「アクティブ・ハイ（ｈｉｇｈ）」信号の幾つかの全体的な／部分的な反転と共に実施可能であるという事実を表すために使用される。更に具体的には、用語「アサート（ａｓｓｅｒｔ）」又は「アサーション」は、信号が、レベルが高い又は低い電圧によって表されるか否かとは無関係にアクティブとされることを表し、一方、用語「ネゲート（ｎｅｇａｔｅ）」又は「ネゲーション」は、信号がディアクティブとされることを表す。更に、ＩＣチップ及び他の構成要素へのよく知られた電源／接地接続は、描写及び記述の簡単化のために、且つ、本発明を不明瞭としないように、図中に示されても、あるいは示されていなくとも良い。更に、配置は、本発明を不明瞭とすることを回避するためにブロック図形状で、また、このようなブロック図配置の実施に関する特性が、本発明が実施可能な範囲内のプラットフォームに極めて依存する、即ち、このような特性が十分に当業者の分野範囲内にある、という事実を考慮して、示されても良い。特定の詳細（例えば回路）が本発明の実施例を記述するために挙げられている場合に、本発明がこのような特定の詳細を外れて、あるいは変形されて実施されうることが、当業者には明らかである。従って、本明細書は、限定ではなく、実施例として理解されるべきである。
【図面の簡単な説明】
【００３８】
【図１】温度検知回路の一実施例の回路図である。
【図２】差動増幅回路を有する温度検知回路の他の実施例の回路図である。
【図３】差動増幅回路の一実施例を有する図１の温度検知回路の回路図である。
【図４】本発明の幾つかの実施例に従う温度検知回路を有する処理装置を有するシステムのブロック図である。
【符号の説明】
【００３９】
Ｍｐ１、Ｍｐ２  ＰＭＯＳトランジスタ
Ｍｎ１〜Ｍｎ５  ＮＭＯＳトランジスタ
Ｄ１、Ｄ２  ダイオード
ＲＩ、ＲＬ、ＲＨ、ＲＦ、ＲＳ  抵抗器
Ｕ１、Ｕ２  インバータ
Ｕ３  演算増幅器
Ｍｕｘ１〜Ｍｕｘ３  マルチプレクサ
２０２、３０２  増幅回路
３０４  アナログ−デジタル変換器
４００  システム
４０２  プロセッサ／メモリ部品
４０２Ａ  マイクロプロセッサチップ
４０３  コア
４０５  温度検知回路
４１０  インターフェースシステム
４１２  構成要素
４１２Ａ  ワイヤレスインターフェース部品
【図１】
2006250936.tif 000018
【図２】
2006250936.tif 000019
【図３】
2006250936.tif 000020
【図４】
2006250936.tif 000021