(57)【要約】【課題】  同一パッケージ内に複数のＬＥＤ素子を並列接続封止するチップ型ＬＥＤにおいて、各ＬＥＤ素子間の電流不均衡を生じないチップ型ＬＥＤを提供する。【解決手段】  外部接続端子を兼ねたふたつの電極を有する小型基板上に複数のＬＥＤ素子を搭載するチップ型ＬＥＤにおいて、前記複数のＬＥＤ素子は前記複数のＬＥＤ素子と同数の抵抗成分を有し上下面にメタライズ導電電極層を形成した複数のサブマウント上にそれぞれ搭載し、前記ＬＥＤ素子を各々搭載した前記複数のサブマウントを前記小型基板上に搭載して、前記ＬＥＤ素子の各々の電極のひとつは前記外部接続端子のひとつと導通接続し、前記ＬＥＤ素子の各々の電極の他方は前記サブマウントを経由して他の外部接続端子と導通接続した。【選択図】    図４
2006339542.tif 000002
【特許請求の範囲】
【請求項１】
外部接続端子を兼ねたふたつの電極を有する小型基板上に複数のＬＥＤ素子を搭載するチップ型ＬＥＤにおいて、前記複数のＬＥＤ素子は前記複数のＬＥＤ素子と同数の抵抗成分を有し上下面にメタライズ導電電極層を形成した複数のサブマウント上にそれぞれ搭載し、前記ＬＥＤ素子を各々搭載した前記複数のサブマウントを前記小型基板上に搭載して、前記ＬＥＤ素子の各々の電極のひとつは前記外部接続端子のひとつと導通接続し、前記ＬＥＤ素子の各々の電極の他方は前記サブマウントを経由して他の外部接続端子と導通接続したことを特徴とするチップ型ＬＥＤ。
【請求項２】
前記複数個のＬＥＤ素子を各々搭載した複数のサブマウントをふたつの電極を有する小型基板上に搭載するチップ型ＬＥＤにおいて、前記抵抗成分を有するサブマウントを経由して前記外部接続端子と導通接続する経路は、前記各ＬＥＤ素子と前記各サブマウントの上面をワイヤボンデングにより接続し、前記各サブマウントの下面と前記外部接続端子とは導電性ダイボンドペースト材により接続したことを特徴とする請求項１記載のチップ型ＬＥＤ。
【請求項３】
前記複数個のＬＥＤ素子を各々搭載した複数のサブマウントをふたつの電極を有する小型基板上に搭載するチップ型ＬＥＤにおいて、前記サブマウントの上面は高反射率を有する金属によるメタライズ導電電極層を形成したことを特徴とする請求項１乃至２項のいずれか１項に記載のチップ型ＬＥＤ。
【請求項４】
前記複数個のＬＥＤ素子を各々搭載した複数のサブマウントをふたつの電極を有する小型基板上に搭載するチップ型ＬＥＤにおいて、前記複数のサブマウントは前記複数個のＬＥＤ素子の各々の電圧特性に応じた厚みの異なるサブマウントを選択的に対応して組み合わせることを特徴とする請求項１乃至３項のいずれか１項に記載のチップ型ＬＥＤ。
【請求項５】
前記複数個のＬＥＤ素子を各々搭載した複数のサブマウントをふたつの電極を有する小型基板上に搭載するチップ型ＬＥＤにおいて、前記複数のサブマウントは前記複数個のＬＥＤ素子の各々の電圧特性に応じた形状が同じで比抵抗の異なる素材で形成したサブマウントを選択的に対応して組み合わせることを特徴とする請求項１乃至３項のいずれか１項に記載のチップ型ＬＥＤ。
【請求項６】
前記複数個のＬＥＤ素子を各々搭載した複数のサブマウントをふたつの電極を有する小型基板上に搭載するチップ型ＬＥＤにおいて、前記複数のサブマウントに搭載する各ＬＥＤ素子は各々発光色調が異なることを特徴とする請求項１乃至５項のいずれか１項に記載のチップ型ＬＥＤ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光ダイオード、すなわちＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）に係り、一般照明用、携帯電話機搭載カメラのフラッシュ照明用あるいは携帯電話機、携帯機器等の操作キーの照明等に用いる小型チップ型発光ダイオード（以下チップ型ＬＥＤ）の構造に関する。
【背景技術】
【０００２】
ＬＥＤは集積回路と同様にウェーハー状で多数個を同時に作製し、個々にスクライブしたベアチップ、すなわちＬＥＤ素子を取扱が容易な小型パッケージに封止して使用に供することが多いが、そのパッケージ形状のひとつがチップ型ＬＥＤであり、前記チップ型ＬＥＤは小型基板に前記ＬＥＤ素子を搭載し、ワイヤボンデング等で前記ＬＥＤ素子のアノードあるいはカソードの電極と前記小型基板の電極間との電極配線を行った後に樹脂モールド形成したものである。あるいは、ＬＥＤを更に微細実装する場合は、直接プリント基板等にＬＥＤ素子を搭載し、ワイヤボンデングで前記プリント基板に電極配線を行った後に樹脂モールド形成する場合もある。
【０００３】
ＬＥＤは発光電力効率に優れ、信号表示用のほか、近年は高輝度ＬＥＤによる照明装置としての用途も多い。しかし、高輝度ＬＥＤとはいえ単体のＬＥＤでは使用目的によっては光量不足もあり、複数個のＬＥＤ素子を直列あるいは並列接続して光量の増強を計っている。特にハイパワーが要求される一般照明やフラッシュ照明用には、同一パッケージ内に４個以上の素子を封止することが多い。
【０００４】
ＬＥＤはアノードに正、カソードに負の電圧をかけ、約２Ｖの電圧で電流が流れはじめて発光するが、指数的な電圧電流特性であり、並列接続により駆動する場合はそれぞれの順方向電圧（Ｖｆ）値に依存した電流が流れる。従って、同一パッケージ内での複数のＬＥＤの順方向電圧値ＶｆのばらつきによりそれぞれのＬＥＤに流れる順方向電流値（Ｉｆ）もばらつくため、それぞれのＬＥＤ素子に直列に外部抵抗を接続し、各ＬＥＤの順方向電流値Ｉｆのばらつきを抑える必要がある。また、発光色の異なる赤色（Ｒ）緑色（Ｇ）黄色（Ｙ）等のＬＥＤ素子を同一パッケージに封止する場合は、各ＬＥＤ素子の順方向電圧値Ｖｆが大きく異なるため、各々のＬＥＤ素子に対して整流、すなわち電流制限のための直列抵抗付加が不可欠になる。
【０００５】
以下図面にもとづいて従来技術におけるＬＥＤ素子の並列接続について説明する。ＬＥＤの構造は一般的にＮ型半導体基板上にＰ層を形成したＰＮ接合型とＮ型半導体上に金属層を形成したショットキー型がある。図６ａは一般的なＰＮ接合型ＬＥＤ素子６００ａの断面構造図であって、Ｎ型半導体６０１ａ上にＰ層６０２ａを形成したＬＥＤ素子である。６０３ａはＰ層上面に形成したアノード電極、６０４ａはＮ層下面に形成したカソード電極であって、図示していないが、前記ＬＥＤ素子６００ａをマウントする基板電極上にカソード電極６０１ａを導電接着して、ワイヤボンデングでアノード電極６０３ａを引き出す。
【０００６】
図６ｂは一般的なショットキー型ＬＥＤ素子の斜視図であって、ＬＥＤを形成するサブストレート６０５上面にＮ層６０２ｂ、更にＰ層６０１ｂを生成し、それぞれの層にアノード電極６０３ｂ、カソード電極６０４ｂを形成したＬＥＤ素子６００ｂであり、前記ＬＥＤ素子６００ｂ上面のアノード電極６０３ｂおよびカソード電極６０４ｂからはいずれもワイヤボンデングで導通電極を引き出す。
【０００７】
図６ｃは図６ａあるいは図６ｂに示したＬＥＤ素子６００ａあるいは６００ｂの等価回路図であって、順方向電圧、すなわちアノード電極６０３ａあるいは６０３ｂに正電圧、カソード電極６０４ａあるいは６０４ｂに負電圧を印加することでＬＥＤ６００ａあるいは６００ｂを点灯する。
【０００８】
図７は一般的なＬＥＤの電圧電流特性図であって発光色の異なる赤色（Ｒ）緑色（Ｇ）黄色（Ｙ）のＬＥＤ素子の電圧電流特性例を符号Ｒ、Ｇ、Ｙで示す。各ＬＥＤは２Ｖ付近から急峻な立ち上がり特性を示しているが、それぞれ異なる電圧電流特性であることから、発光色の異なるＬＥＤ素子を並列接続する場合は、各ＬＥＤ素子間の電流均衡策は必然となる。
【０００９】
さらに同一色調のＬＥＤであっても、個々のＬＥＤ素子毎に電圧電流特性は僅かながら差異があり、ＬＥＤの電圧電流特性が急峻な立ち上がり特性であることから、僅かな特性の違いであってもＬＥＤ素子を並列接続すると電流の不均衡を生ずる。従って、従来技術においては以下に説明する方法で並列接続したＬＥＤの電流均衡を実現していた。
【００１０】
すなわち、図８ａは従来技術のＬＥＤ素子の並列接続回路図であって、同一パッケージのそれぞれのＬＥＤ素子に対応した抵抗を付加する方法である。符号Ｄ１、Ｄ２、Ｄ３、Ｄｎに示す各ＬＥＤ素子に符号Ｒ１、Ｒ２、Ｒ３、Ｒｎの各電流制限抵抗を各々対応して直列接続してある。あるいは、ＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎを搭載するパッケージは小型に形成するためこの電流制限抵抗Ｒ１、Ｒ２、Ｒ３、ＲｎはＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎのパケージ外のプリント基板等に実装することもあり、さらにはプリント基板に電流制限抵抗として印刷抵抗を形成する場合もある。
【００１１】
図８ｂは従来技術のＬＥＤ素子のもうひとつの並列接続回路図であって、同一パッケージ内のＬＥＤ素子の電圧電流特性を厳密に揃える方法である。符号Ｄ１、Ｄ２、Ｄ３、Ｄｎに示す各ＬＥＤ素子はあらかじめ点灯に適した一定の順方向電流Ｉｆを流し、このときの順方向電圧値Ｖｆを測定して分類するのであるが、この順方向電圧値Ｖｆの分類幅を細分化して、同一分類したＬＥＤを同一パッケージに搭載して並列接続するのである。従って、この場合はＬＥＤ素子の順方向電圧特性が揃っているので電流制限抵抗は符号Ｒで示す１個の電流制限抵抗で良いため電流制限抵抗の実装面積を縮小化することができる。
【００１２】
【特許文献１】特開２００２−３４４０２３号公報
【特許文献２】特開２００４−１７９３７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図８ａにより説明した従来技術における複数のＬＥＤ素子を並列接続する方法にあっては、ＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎそれぞれに対応した電流制限抵抗を付加する必要があるため、実装面積やコスト増大の要因となる。さらに、電流制限抵抗Ｒ１、Ｒ２、Ｒ３、ＲｎをＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎのパケージ外のプリント基板等に実装する場合はチップ型ＬＥＤのパッケージ内の各ＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎ毎にカソード端子配線を外部に引き出す必要があり、パッケージ形状の増大とコスト増大を招く結果となる。
【００１４】
また、図８ｂにより説明した従来技術における複数個のＬＥＤ素子を並列接続する方法にあっては、同一パッケージに封止するＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎの順方向電圧電流特性の分類幅の細分化を強いられ、工程増とコスト増大を招くという問題があった。
【００１５】
（発明の目的）
すなわち、本発明の目的は、前記図８ｂにより説明した同一パッケージ内に順方向電圧Ｖｆを揃えた複数のＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎを並列接続して封止するチップ型ＬＥＤにおいて、各ＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎの順方向電圧電流特性の分類精度を緩和し、かつ、同一パッケージ内に前記複数個のＬＥＤ素子を並列接続構成としても各ＬＥＤ素子間の電流不均衡を生じないチップ型ＬＥＤを提供することにある。
【課題を解決するための手段】
【００１６】
外部接続端子を兼ねたふたつの電極を有する小型基板上に複数のＬＥＤ素子を搭載するチップ型ＬＥＤにおいて、前記複数のＬＥＤ素子は前記複数のＬＥＤ素子と同数の抵抗成分を有し上下面にメタライズ導電電極層を形成した複数のサブマウント上にそれぞれ搭載し、前記ＬＥＤ素子を各々搭載した前記複数のサブマウントを前記小型基板上に搭載して、前記ＬＥＤ素子の各々の電極のひとつは前記外部接続端子のひとつと導通接続し、前記ＬＥＤ素子の各々の電極の他方は前記サブマウントを経由して他の外部接続端子と導通接続したことを特徴とする。
【００１７】
すなわち、前記抵抗成分を有するサブマウントは前記複数個のそれぞれのＬＥＤ素子に対して各々の直列抵抗成分とすることで、前記複数個のＬＥＤ素子の電圧電流特性の勾配を個々に緩和し、前記複数個のＬＥＤ素子を並列接続した場合の各ＬＥＤ素子間の電流不均衡を少なくするのである。
【００１８】
前記複数個のＬＥＤ素子を各々搭載した複数のサブマウントをふたつの電極を有する小型基板上に搭載するチップ型ＬＥＤにおいて、前記抵抗成分を有するサブマウントを経由して前記外部接続端子と導通接続する経路は、前記各ＬＥＤ素子と前記各サブマウントの上面をワイヤボンデングにより接続し、前記各サブマウントの下面と前記外部接続端子とは導電性ダイボンドペースト材により接続したことを特徴とする。
【００１９】
すなわち、前記複数のＬＥＤ素子の各々の電極のひとつは外部接続端子のひとつとワイヤボンデングで直接導通接続し、サブマウントを経由して他の外部接続端子と導通接続するＬＥＤ素子の他方の各電極は前記各サブマウント上面とワイヤボンデング接続し、前記各サブマウント下面は他の外部接続端子に導電性ダイボンドペースト材により導通接続することで、ＬＥＤ素子上面にのみ電極があるショットキー型ＬＥＤ素子に対してもサブマウントの抵抗成分を直列挿入する構造となり、前記複数個のＬＥＤ素子の電圧電流特性の勾配を個々に緩和し、前記複数個のＬＥＤ素子を並列接続した場合の各ＬＥＤ素子間の電流不均衡を少なくするのである。
【００２０】
前記複数個のＬＥＤ素子を各々搭載した複数のサブマウントをふたつの電極を有する小型基板上に搭載するチップ型ＬＥＤにおいて、前記抵抗成分を有するサブマウントの上面は高反射率を有する金属によるメタライズ導電電極層を形成したことを特徴とする。
【００２１】
すなわち、上面を高反射金属によりメタライズされた抵抗成分を有するサブマウントを使用することにより、ＬＥＤ素子下面方向の光束を上面方向へ反射するのでチップ型ＬＥＤの光取り出し効率が向上し、実質的な発光効率を高める。
【００２２】
前記複数個のＬＥＤ素子を各々搭載した複数のサブマウントをふたつの電極を有する小型基板上に搭載するチップ型ＬＥＤにおいて、前記複数のサブマウントは前記複数個のＬＥＤ素子の各々の電圧特性に応じた厚みの異なるサブマウントを選択的に対応して組み合わせることを特徴とする。
【００２３】
すなわち、同一素材で形成した抵抗成分を有するサブマウントの抵抗値は厚みに比例することから、前記複数個のＬＥＤ素子の各々の電圧特性に応じた厚みの異なるサブマウントを選択してＬＥＤ素子を搭載することで、各ＬＥＤ素子の電圧電流特性の勾配を個々に調整緩和し、電圧電流特性の異なる複数個のＬＥＤ素子を並列接続した場合の各ＬＥＤ素子間の電流不均衡を少なくするのである。
【００２４】
前記複数個のＬＥＤ素子を各々搭載した複数のサブマウントをふたつの電極を有する小型基板上に搭載するチップ型ＬＥＤにおいて、前記複数のサブマウントは前記複数個のＬＥＤ素子の各々の電圧特性に応じた形状が同じで比抵抗の異なる素材で形成したサブマウントを選択的に対応して組み合わせることを特徴とする。
【００２５】
すなわち、比抵抗の異なる素材で形成した抵抗成分を有するサブマウントの抵抗値は形状が同じでも抵抗値が異なることから、前記複数個のＬＥＤ素子の各々の電圧特性に応じた比抵抗の異なる素材で形成したサブマウントを選択してＬＥＤ素子を搭載することで、各ＬＥＤ素子の電圧電流特性の勾配を個々に調整緩和し、電圧電流特性の異なる複数個のＬＥＤ素子を並列接続した場合の各ＬＥＤ素子間の電流不均衡を少なくするのである。
【００２６】
前記複数個のＬＥＤ素子を各々搭載した複数のサブマウントをふたつの電極を有する小型基板上に搭載するチップ型ＬＥＤにおいて、前記複数のサブマウントに搭載する各ＬＥＤ素子は各々発光色調が異なることを特徴とする。
【００２７】
すなわち、前記抵抗成分を有するサブマウントを各色調のＬＥＤ素子毎に異なる種類のサブマウント、つまり比抵抗の異なるサブマウントを用いることでそれぞれの色調毎に異なるＬＥＤ素子の順方向電圧に対応した直列抵抗値を持たせ、各ＬＥＤ素子間の電流不均衡を少なくするのである。
【発明の効果】
【００２８】
以上のように本発明によれば、同一小型基板上に複数個の抵抗成分を有するサブマウント上に複数個のＬＥＤ素子をそれぞれ搭載して前記サブマウントを前記ＬＥＤ素子と直列接続することで、前記サブマウントは前記ＬＥＤ素子それぞれに対してスペース効率が良い直列抵抗を形成して前記ＬＥＤ素子の電圧電流特性の勾配を個々に緩和するので、これらＬＥＤ素子を搭載したサブマウントを並列に接続しても各ＬＥＤ素子間の電流不均衡が少なく、複数個のＬＥＤ素子を並列接続した強発光チップ型ＬＥＤ、あるいは発光色の異なるＬＥＤ素子の並列混載チップ型ＬＥＤの作製が容易になる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施形態について図面を用いて説明する。図１ａは本発明の実施形態におけるチップ形ＬＥＤの平面図を示す。図１ｂは本発明の実施形態におけるチップ型ＬＥＤの側面図である。図２は本発明の実施形態におけるチップ型ＬＥＤの組立斜視図である。
【００３０】
図１ａ、図１ｂおよび図２において、１００はＬＥＤ素子を１個搭載したチップ型ＬＥＤであって、本発明の基本的な構造を示す。１０１はＬＥＤ素子、１０２は小型基板、１０３は小型基板１０２上に形成したアノード電極、１０４は小型基板１０２上に形成したカソード電極、１０７は抵抗成分を有するサブマウントであって、１０８はＬＥＤ素子１０１をサブマウント１０７上に搭載し固着する接着層、１０９はサブマウント１０７をカソード電極１０４上に搭載し導通固着する導電接着層、１０５は前記ＬＥＤ素子１０１のアノードと前記小型基板１０２上に形成したアノード電極１０３を接続するボンディングワイヤ、１０６は前記ＬＥＤ素子１０１のカソードと前記サブマウント１０７上面とを接続するボンディングワイヤ、１０９は前記小型基板１０２上に搭載した前記ＬＥＤ素子１０１およびボンディングワイヤ１０５あるいは１０６等を保護し、かつ前記ＬＥＤ素子１０１の発光を妨げないスモークあるいはクリア樹脂である。なお、図２ではクリア樹脂１０９は省略してある。
【００３１】
すなわち、本発明は図１ａ、図１ｂおよび図２における前記抵抗成分を有するサブマウント１０７上にＬＥＤ素子１０１を搭載し、前記ＬＥＤ素子１０１を搭載したサブマウント１０７を前記小型基板１０２上に搭載する構造であって、前記ＬＥＤ素子１０１のアノードは前記小型基板１０２のアノード電極１０３と導通接続し、前記ＬＥＤ素子１０１のカソードは前記小型基板１０２のカソード電極１０４と抵抗成分を有するサブマウント１０７を経由して導通接続する点が特徴的なのである。従って、本発明においてはサブマウント１０７には抵抗値を有する素材、例えば、適度な比抵抗を有するシリコンなどの半導体やセラミックス、あるいはカーボンブラックをエポキシ樹脂などに含有させた樹脂を適度な形状に成形したサブマウントを使用する。
【００３２】
図３は本発明の実施形態におけるチップ型ＬＥＤの電圧電流特性図であって、Ｘ軸がＬＥＤへの印加電圧、Ｙ軸がＬＥＤの電流を示す。ここで、３０１は従来のＬＥＤの電圧電流特性を示し、印加電圧範囲３０３における電流変化は３０４に示すように急峻で大きく変化する。３０２は本発明のチップ型ＬＥＤの電圧電流特性を示し、印加電圧範囲３０３における電流変化は３０５に示すように前記従来のＬＥＤの電圧電流特性に比較して電圧電流特性の勾配が大幅に緩和される。
【００３３】
その理由は、従来のチップ型ＬＥＤはＬＥＤ素子のアノードとカソードの引き出しや導電接着部の電気抵抗が低く、かつ、発光領域におけるＬＥＤの電圧電流特性が急峻であることから、前記発光領域における動作抵抗値が極めて小さいことに起因する。この従来のＬＥＤに対して本発明はＬＥＤ素子を搭載する抵抗成分を有するサブマウントを経由してＬＥＤ素子のカソードを引き出してあるため前記発光領域における動作抵抗値は大凡前記サブマウントにより付加した抵抗値となる。本発明におけるサブマウントの抵抗値は厚み方向で得るため付加できる抵抗値は数１０オームと低いが、素のＬＥＤの動作抵抗値に比較すれば本発明のチップ型ＬＥＤの発光領域における動作抵抗値は充分大きな値である。従って、前述のように複数個のＬＥＤ素子を同一パッケージに封止する場合のＬＥＤ素子の順方向電圧電流特性分類を粗くしても並列接続の各ＬＥＤ素子間の電流不均衡が少なくなる。
【００３４】
図４は図１ａ、図１ｂおよび図２に示し説明した本発明の実施形態を複数のＬＥＤ素子の並列接続に適用したチップ型ＬＥＤの斜視図であって、４００はＬＥＤ素子を３個搭載したチップ型ＬＥＤである。４０１ａ、４０１ｂ、４０１ｃはＬＥＤ素子であって、４０２は前記ＬＥＤ素子４０１ａ、４０１ｂ、４０１ｃを搭載する小型基板である。４０３は小型基板４０２上に形成したアノード電極、４０４は前記小型基板４０２上に形成したカソード電極である。４０７ｃは抵抗成分を有するサブマウント、４０８ｃはＬＥＤ素子４０１ｃをサブマウント４０７ｃ上に搭載し固着する接着層、４０９ｃはサブマウント１０７をカソード電極１０４上に導通を持たせて搭載し固着する導電接着層、４０５ｃは前記ＬＥＤ素子４０１ｃのアノードと前記小型基板４０２上に形成したアノード電極４０３を接続するボンディングワイヤ、４０６ｃは前記ＬＥＤ素子１０１ｃのカソードと前記サブマウント４０７ｃ上面とを接続するボンディングワイヤであって、いずれもＬＥＤ素子４０１ｃに関わる配置を示す。
【００３５】
同様に、ＬＥＤ素子４０１ａ、４０１ｂに関してもサブマウント、接着層、導電接着層、ボンディングワイヤを描いてあるがＬＥＤ素子４０１ｃに関わる名称および機能と同じなため符号は省いてある。
【００３６】
また、カソード電極４０４の各ＬＥＤ素子４０１ａ、４０１ｂ、４０１ｃを搭載した各サブマウントの下面を導電接着する部分は分離してあるが、前記各サブマウントを搭載する面以外の前記小型基板４０２の端部ではカソード電極４０４のパターンは共通接続してある。
【００３７】
ここでカソード電極４０４の各サブマウント下面を固着マウントする電極部分を分離するのは、隣接するサブマウント同士が導電接着剤のはみだしにより短絡することを防ぐためである。仮に隣接するサブマウント同士が前記導電接着剤のはみだしで短絡すると前記隣接するＬＥＤ素子のカソード同士が接続してしまうことになり、前記各ＬＥＤ素子のカソード側にそれぞれ独立してサブマウントの抵抗成分を挿入付加した機能が失われてしまう。
【００３８】
図５は図４に示し説明した本発明による複数のＬＥＤ素子の各カソード側に抵抗成分を有するサブマウントを経由して外部接続端子と導通接続したチップ型ＬＥＤの等価回路図であって、ここでは複数のＬＥＤ素子はｎ個である。符号Ｄ１、Ｄ２、Ｄ３、Ｄｎに示す各ＬＥＤ素子のカソード側それぞれに直列に接続したｒ１、ｒ２、ｒ３、ｒｎがサブマウントの抵抗成分を示す。
【００３９】
すなわち、ＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎのカソード側それぞれに挿入した直列抵抗ｒ１、ｒ２、ｒ３、ｒｎが素のＬＥＤの動作抵抗値に付加され、ＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎの各々の電圧電流特性勾配を緩和するので並列接続の各ＬＥＤ素子間の電流不均衡が少なくなる。つまり、並列接続するＬＥＤ素子の順方向電圧電流特性分類を粗くしても並列接続が容易なためＬＥＤ素子選別の歩留まりも高くコスト低減の効果もある。
【００４０】
なお、本発明におけるサブマウント１０７や４０７ｃ等は前述のように適度な比抵抗を有する素材を使用するので、その厚みあるいは素材を変えることで各ＬＥＤ素子の電圧電流特性に応じた抵抗値の異なるサブマウントを選択的に対応して組み合わせることで各ＬＥＤ素子の電圧電流特性の勾配を個々に調整緩和できるから、電圧電流特性の異なる複数個のＬＥＤ素子を並列接続した場合の各ＬＥＤ素子間の電流不均衡を少なくすることができる。
【００４１】
また、サブマウント１０７や４０７ｃ等の厚みと素材の双方を併せて変えることで、前記複数のサブマウントに搭載する各ＬＥＤ素子の各々発光色調が異なり電圧電流特性が大きく違う場合であっても、それぞれの色調毎に異なるＬＥＤ素子の順方向電圧に対応したサブマウントを組み合わせることにより最適な直列抵抗値を持たせ、各ＬＥＤ素子間の電流不均衡を少なくすることができる。
【００４２】
さらに、サブマウント１０７や４０７ｃ等の各ＬＥＤ素子を搭載する上面に高反射率を有する金属によりメタライズ導電電極層を形成することでＬＥＤ素子下面方向の光束を上面方向へ反射する構造となり、チップ型ＬＥＤの光取り出し効率が向上し、実質的な発光効率の高い高輝度チップ型ＬＥＤを提供できるのである。
【００４３】
以上、本発明はＰ層が上面、Ｎ層が下面のＬＥＤ素子にもとづいて説明したが、Ｎ層が上面、Ｐ層が下面のＬＥＤ素子であってもＬＥＤ素子のアノードとカソードが入れ替わるだけであり、ＬＥＤ素子のアノード側に抵抗成分を有するサブマウントが挿入され、カソード側はワイヤボンデングでカソード電極へ直接引き出す構成となり、この場合はＬＥＤ素子のアノード側に個々に抵抗成分が挿入されることになるだけで、電圧電流特性の勾配を緩和する効果は変わらない。
【図面の簡単な説明】
【００４４】
【図１ａ】図１ａは本発明の実施形態におけるチップ形ＬＥＤの平面図である。
【図１ｂ】図１ｂは本発明の実施形態におけるチップ型ＬＥＤの側面図である。
【図２】図２は本発明の実施形態におけるチップ型ＬＥＤの組立斜視図である。
【図３】図３は本発明の実施形態におけるチップ型ＬＥＤの電圧電流特性図である。
【図４】図４は複数のＬＥＤ素子のチップ型ＬＥＤの斜視図である。
【図５】図５は図４のチップ型ＬＥＤの等価回路図である。
【図６ａ】図６ａは一般的なＰＮ接合型ＬＥＤ素子の断面構造図である。
【図６ｂ】図６ｂは一般的なショットキー型ＬＥＤ素子の斜視図である。
【図６ｃ】図６ｃは図６ａおよび図６ｂに示したＬＥＤの等価回路図である。
【図７】図７は一般的なＬＥＤの電圧電流特性図である。
【図８ａ】図８ａは従来技術のＬＥＤ素子の並列接続回路図である。
【図８ｂ】図８ｂは従来技術のＬＥＤ素子のもうひとつの並列接続回路図である。
【符号の説明】
【００４５】
１００、４００  チップ型ＬＥＤ
１０１、４０１ａ、４０１ｂ、４０１ｃ  ＬＥＤ素子
１０２、４０２  小型基板
１０３、４０３  アノード電極
１０４、４０４  カソード電極
１０７、４０７ｃ  サブマウント
１０８、４０８ｃ  接着層
１０９、４０９ｃ  導電接着層
１０５、１０６、４０５ｃ、４０６ｃ  ボンディングワイヤ
１０９  クリア樹脂
Ｄ１、Ｄ２、Ｄ３、Ｄｎ  ＬＥＤ素子
Ｒ１、Ｒ２、Ｒ３、Ｒｎ  電流制限抵抗
ｒ１、ｒ２、ｒ３、ｒｎ  抵抗成分
【図１ａ】
2006339542.tif 000003
【図１ｂ】
2006339542.tif 000004
【図２】
2006339542.tif 000005
【図３】
2006339542.tif 000006
【図４】
2006339542.tif 000007
【図５】
2006339542.tif 000008
【図６ａ】
2006339542.tif 000009
【図６ｂ】
2006339542.tif 000010
【図６ｃ】
2006339542.tif 000011
【図７】
2006339542.tif 000012
【図８ａ】
2006339542.tif 000013
【図８ｂ】
2006339542.tif 000014