(57)【要約】【課題】  高いデータレートで周波数変調を行い、位相ノイズを低く抑えたＶＣＯを提供すること。【解決手段】  本発明は、実質的に広帯域の電圧制御発振器（ＶＣＯ）から発生すると予想される位相ノイズ（ジッタ）を引き起こさずに、非常に高い変調レートを提供可能とした理想的なＶＣＯを創出するための方法および装置に関する。一般的な高性能なＶＣＯは変調帯域が狭くなる代償として純度の高い信号を提供するが、本発明の方法により、高性能（低ジッタ）且つ高い変調帯域を有する理想的なＶＣＯを創出することが可能となる。高周波数位相変調器及び制御電圧プロセッシングは、制御電圧の周波数コンポーネントを分割する段階と、位相調整器へ向かう高周波数制御電圧コンポーネントを電気的に積分する段階とを備える。これにより理想的なＶＣＯのための全体的な電圧‐周波数間の伝達関数を創出する。【選択図】  図１
2006254448.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器への制御信号の低周波数コンポーネントを提供する機能をもつ少なくとも２つのクロスオーバー周波数フィルタと、
前記制御信号の高周波数コンポーネントを除去する機能をもつ少なくとも２つのクロスオーバ周波数フィルタと、
前記制御信号の前記高周波数コンポーネントに応じて、前記制御信号の位相特性を提供する機能をもつ１組の積分器と、
前記制御電圧の積分された位相特性に応じて、前記電圧制御発振器の出力に対して位相変調を行う機能をもつ位相発振器とからなることを特徴とするマルチループ電圧制御発振器。
【請求項２】
前記２つのクロスオーバ周波数フィルタのうち第一フィルタが、第一周波数帯域の前記制御信号の周波数特性を提供することを特徴とする請求項１記載のマルチループ電圧制御発振器。
【請求項３】
前記２つのクロスオーバ周波数フィルタのうち第二フィルタが、第二周波数帯域の前記制御信号の周波数特性を提供することを特徴とする請求項１記載のマルチループ電圧制御発振器。
【請求項４】
前記２つの積分器のうち第一積分器が、第三周波数帯域の制御信号の周波数特性を積分して、制御信号の位相特性を提供する機能をもつことを特徴とする請求項１記載のマルチループ電圧制御発振器。
【請求項５】
前記２つの積分器のうち第二積分器が、第四周波数帯域の制御信号の周波数特性を積分して、制御信号の位相特性を提供する機能をもつことを特徴とする請求項１記載のマルチループ電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相ノイズを低く抑えながら高周波数変調レートで可変の合成クロック周波数を創出するシステム及びコンポーネントに関する。より詳しくは、データ・ストリームからクロッキング信号を導出するときに、データ・ジッタの非常に高い周波数コンポーネントをトラックするクロック回復システムを備えたシステム及びコンポーネントに関する。
【背景技術】
【０００２】
秒速マルチギガの通信リンクは近年、様々なアプリケーションで標準化されているが、アプリケーションによって若干要求される性能が異なるため、仕様にも違ったものが要求される。１５０Ｍbit/sec以上１２Ｇbit/sec以下のアプリケーションは、標準的であり、各アプリケーションの個別の環境に応じた開発や評価が必要とされる。よって異なる環境で使用されるモジュールに対応した好適な設定が可能な、ダイナミックレンジやフレキシビリティを提供するクロック回復モジュールが切望される。これを実現するには、クロック回復モジュール内に位相ロックループ（phase-locked loop）を創出することが必要となる。このような位相ロックループは要求されるあらゆるデータレートで動作するとともに、位相ロックループ伝達特性（帯域、ピーキング／減衰）を調整可能で、そのアプリケーションの最適な位相ロックループのエミュレーションを可能とする。現代の最新技術を網羅するデータレートや十分な性能をもつループ伝達特性を備えた位相ロックループを生み出すには、純度の高い発振（ロー・ジッタ）と高帯域周波数制御機能を提供する新しい電圧制御発振器（ＶＣＯ）を発明することが必要である。
【０００３】
位相ロックループに用いられる従来の電圧制御発振器には、様々な発振方法や発振周波数の変調方法が用いられている。こういった装置の例としては、半導体リング共振器、インダクタ‐コンデンサ（ＬＣ）タンク回路、イットリウム鉄ガーネット（Yttrium Iron Garnet、ＹＩＧ）発振器が挙げられる。半導体リング共振器での周波数変調は通常、リング周囲の経路で遅延時間を電気的に調整することで行われる。インダクタ‐コンデンサ（ＬＣ）タンク回路は、静電容量が電気的に変化し、異なる発振周波数を引き起こす。ＹＩＧ発振器は、ＹＩＧ球に磁界を与えることで振動が引き起され、マイクロ波タンク回路を構築し、磁界を変化させると、発振周波数を変調させることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の装置や、その他の装置の発振器技術のなかでも、ＹＩＧ型発振器は、大きなダイナミックレンジを有する発振周波数や非常に純度の高い発振トーン（高いＱ）を提供する。これはＹＩＧ発振器の機械的構造により享受される。しかしながら、どのような発振器でも発振周波数が入力制御電圧を変化させることで調整されるのは一般的であるため、発振周波数（入力制御電圧を経たもの）の高周波数変調をサポートしようとすると、発振出力に高位相ノイズを生じさせる結果に終わる。なぜなら広帯域の周波数で発振可能な発振器は、文字通り広帯域の入力制御周波数スペクトラムに対して応答し、ノイズとして不可避的な大量のエネルギが真の制御電圧信号に伴うためである。このノイズも許容された入力制御周波数スペクトラムとなり（意図したものであるか否かに関わらず）、入力制御周波数上に発生する電圧は、発振器の出力周波数を変化させる。位相ロックループ全体の出力位相ノイズが周波数変動の積分であることは知られている。このようにして帯域内ノイズエネルギが積分され、広帯域の調整が望まれる場合に、従来のＶＣＯが高位相ノイズを生じる。位相ノイズは直接ジッタへと変化する。ジッタは、クロック回復ユニット内位相ロックループから導出されるクロック出力のための重要な性能基準の一つである。
【０００５】
基本的に、単一の電圧制御発振器（ＶＣＯ）を直接使用する位相ロックループは、ＶＣＯの発振周波数を変化させることで発振器の出力位相がロック及び調整される。この高周波数変調は制御周波数の積分が、出力位相であることにより引き起こされる。この位相ロックループは、高周波数変調を行おうとすると、位相ノイズが加わるという問題を抱える。当業者の間では十分に理解されるように、高周波数変調要素は発振ループの「内部」には設けられない（発振ループでは周波数の積分が出力位相ノイズに関係する）。
【０００６】
上記課題を解決するために、高周波数変調要素をループ外部に設け（例えば位相調整器の形で）、位相誤差は制御信号の積分ではなく、直接信号に関係するものにする。本発明の要旨と権利範囲に応じて、このような構成が提供される。
【課題を解決するための手段】
【０００７】
本発明は、高いデータレートで周波数変調を行うときの位相ノイズを低く抑えたＶＣＯを創出することを目的とする。
本発明の目的と有意な特徴に応じて、発振回路（従来のＶＣＯ）と高速位相変調回路を連携して使用することにより、本発明の装置及び方法が達成される。この構造は、ほぼ理想的なＶＣＯを外付けで配設する。また、不必要なノイズを積分することがなく、出力位相誤差（ジッタ）を生じることはない。
【０００８】
本発明による装置は、明瞭で高性能な（従来の）ＶＣＯによる周波数制御と高速位相調整器による位相調整を組み合わせたものである。実施例では、高性能な従来のＶＣＯの出力の位相調整後の結果を総体的な（理想的な）ＶＣＯの出力として使用する。本発明による装置において、制御は円滑なクロスオーバ周波数を得る方法で組み合わされる。この方法では、位相ロックループ及びユーザ・アプリケーションで必要とされる様々な所望の電圧制御変調レートは、適切な要素によって分割及び処理される（適切な要素とは、使用可能な複数の従来のＶＣＯのための周波数変調方法又は直接的な位相調整器のいずれかである）。
【０００９】
制御電圧プロセシングは第一に、制御信号の周波数コンポーネントを適切なメカニズムへ向かうように分割する。制御電圧プロセシングはまた、位相調整器に向かうあらゆる信号を電気的に積分し、ＶＣＯに必要となる電圧−周波数の伝達特性とする。電気的な積分（例えばＲ‐Ｃ又はローパスフィルタ）はノイズを除去する平均化プロセスであり、これにより総体的に理想的なＶＣＯにおける総体的に明瞭な電圧−周波数の伝達関数を創出する。これはどのような従来のＶＣＯよりも非常に優れた機能をもつ。
【発明を実施するための最良の形態】
【００１０】
本発明の目的及び利点の理解を深めるために、以下、図面を参照しながら詳細に記載する。図面において同様の構成には同じ符号が付されている。
本発明はその他様々な形態で実施可能であり、本願で記載する実施形態に限定するものではない。これらの実施形態は、本発明による開示技術の内容を当業者に対して充分に伝えるために提供されるものである。
【００１１】
図１は本発明による装置の概略的なブロック線図であって、該装置は全般的に符号（１０）で定義される。装置（１０）は電圧制御発振器を備え、電圧制御発振器は制御電圧信号（１２）を使用する。装置（１０）は制御入力電圧を関数とする任意の発振周波数を出力する理想的な装置である。加えて、装置（１０）はクロスオーバ周波数フィルタ（１４）（１６）（１８）（２０）を備える。図１に示す如く、装置（１０）は更に信号経路中に積分器（２２）及び（２４）を備える。装置（１０）は更に、ＶＣＯ（２６）と位相調整器（２８）を備える。
制御電圧（１２）は装置（１０）に入力され、周波数を発振させるように装置（１０）に命令を出す。クロック出力（３０）は装置で入力信号を処理した結果の出力周波数である。クロスオーバ周波数フィルタ（１４）（１６）（１８）（２０）は、適用された制御電圧の様々な周波数コンポーネントを異なる経路へと分割する。積分器（２２）及び（２４）は、図１のように経路上に設けられる。これらの経路は、位相調整技術を使用する。これにより周波数変調効果、通常の電圧制御発振器、位相調整器が実現できる。
【００１２】
本発明の目的により、本発明は電圧制御発振をサポートするだけでなく、超高速変化レート及び広帯域の制御電圧が可能となる。従って、通常タイプのＶＣＯを実装したときに発生すると予想される量のジッタを伴わずに、非常に高帯域幅の変調を実現できる。
図１に示すように、低周波数コンポーネントは取り除かれ、電圧制御発振器へと伝達される。一方で高周波数コンポーネントは分割され、電気的積分器へと伝達される。積分器の結果は電圧制御発信器出力結果に位相調整を行うために使用され、最終的な結果が決定される。最終的な結果とは即ち低・高両周波数の制御電圧入力をトラックしたクロック出力である。
図１はまた、制御電圧入力から分割される多重周波数バンド示す。多重周波数バンドはＶＣＯの場合は周波数について、位相調整器の場合は位相について調整する機能を利用する。図１は４つのバンドを使用中の実施例である。図１に示す実施形態では、２つの低周波数コンポーネントがＹＩＧ発振器における２つの制御機構にあたる。これらの要素により、制御電圧の非常に低い周波数コンポーネントを設けるために、一つのコイルが使用される。例えば高周波数コンポーネント１ＫＨｚ-５００ＫＨｚを実現するためには、ＤＣ１ＫＨｚと小コイルが使用される。
同様に、図１における２つの高周波数コンポーネントは、所望の変調帯域を網羅する帯域とチューニング周波数を提供する異なる２つの位相調整技術に相当する。例えば、広い位相変化帯域で動作する位相変調は、位相調整のレートは一定レベルで制約される。一方で狭い位相変化帯域内で動作する位相変調器は、代わりに非常に高い周波数で動作する。本発明による装置（１０）及び方法は、その両方の機能を兼ね備えている。
【００１３】
積分器（２２）及び（２４）は位相調整器を使用する経路に必要である。位相調整は周波数変調ではない。周波数変調はＶＣＯ内部で必要になるものである。位相調整から周波数変調へと変化するには、一定の時間にわたる位相の変化量を積分する必要がある。即ち、位相調整の積分が周波数変調である。この原理を考える方法の一つとして、位相調整器への制御電圧を増加させた場合、エッジを押して、ある程度の遅延（或いはその逆）を起こすことが可能である。しかしながら、電圧制御発振器への制御電圧が増加した場合、発振器の周波数が僅かに変化すると、出力信号のクロック周期をごく僅かに増加（或いは減少）させる。これは次のビット周期をより長くし、次に来るビットを押して、一定間隔で遅延（或いはその逆）させる。しかしながらビット周期が拡張（或いは縮小）されるほど、次のビット周期も押されてより離れる。結果的に次に来るビットが押されて離れると、前のビットから離れることになる。
【００１４】
電子信号処理分野の当業者にとって、位相調整可能な帯域にわたる位相調整器に与えられた遅延制御量を積分するが、一定間隔でエッジを遅延させていくことで、このエッジが周波数変調として現れるのが好ましい。
従来は、可変遅延位相調整器の遅延させるエッジに対して、ある程度制約があることが好ましい。これは電子機器の帯域により制約される。従って、ここで記載した本発明の要旨と権利範囲に基づく方法論は、高周波数の周波数変調に対して作用する。これは位相調整器の帯域範囲に一致する。高周波数の変調は、可変遅延要素内に比較的狭い帯域を使用する。一方で、低周波数の変調には比較的広い帯域が必要になる。本発明の方法及び装置は、ＶＣＯと位相調整メカニズムの間の周波数伝達ポイントを慎重に抽出する。これにより、位相調整器の帯域から外れず、適用された入力制御電圧の周波数コンポーネントを網羅することが出来る。
当業者の間ではよく知られているが、周波数変調の使用と位相調整の使用は実質上相互に代替できる。しかしながら、相互に代替して使用するのは、正弦波（正弦、余弦）変調が行われる場合以外は推奨できない。広帯域幅変調スペクトラムの追加には、従来の周波数変調（ＦＭ）が推奨される。
【００１５】
図２は、一般的に符号（４０）で示されるデータ回復ユニットを説明したブロック線図である。図２のように、回路（４０）はデータ・ストリーム（４２）からのデータ回復に使用される。回路（４０）は位相検出器（４４）、ローパスフィルタ（４６）、電圧制御発振器（４８）、基準サンプリング・クロック（５０）を備える。
図２に示すように、電圧制御発振器（４８）はクロック回復ユニット（４０）内に使用される。回路（４０）では、基準サンプリング・クロック（５０）は、データ・ストリーム（４２）上のデータ・ビットにあるエッジから導出される。位相検出器（４４）は、電圧制御発振器（４８）から来る現在のクロックのエッジが、適用された入力データ・ビットのエッジよりも前の位置にあるか後ろの位置にあるかを識別する。ロック状態を維持するとき、電圧制御発振器（４８）のエッジが、データ・エッジよりも前にある場合、発振器（４８）の周波数は比較的低い傾向がある。同様に、電圧制御発振器（４８）のエッジが、データ・エッジよりも後ろにある場合、電圧制御発振器（４８）の周波数は増加している傾向にある。
【００１６】
ローパスフィルタ（４６）は位相検出器（４４）の出力と電圧制御発振器（４８）の制御入力との間に位置する。ローパスフィルタ（４６）は位相検出器（４４）の反応速度を低下させる。これにより、回路（４０）が位相ロックループのエッジ変動をトラックするための周波数を設定することが可能となる。この方法を使用して、回路はトラッキングに使用する信号と、使用しない信号を識別できる。
本発明による回路の一実施形態において、周波数トラッキング・ポイントが低い場合、これによりＶＣＯ（４８）への入力において必要な制御帯域幅を減少させることになる。この方法は、ＶＣＯ（４８）からのジッタを最小量とするように促す。本発明の利点は、回路に広帯域幅の入力値域を設け、その一方で出力ジッタを有意に増加させないことである。低コストかつノイズの多い環境下で現れるジッタの高周波数コンポーネントをトラックすることが、非常に有用であることがわかっている。しかしデータ・トラッキングの帯域幅が上昇した場合、誤差のない伝達を実現するにはまだ課題が残る。
【００１７】
図３は一般的に符号（６０）で示される周波数シンセサイザ回路を説明したブロック線図である。周波数シンセサイザ回路は周波数変調機能をもつ。回路（６０）は基準クロック（６２）、１／Ｍ分周器（６４）、位相検出器（６６）、ローパスフィルタ（６８）、周波数変調入力信号（７０）、電圧制御発振器（ＶＣＯ）（７２）、１／Ｎ分周器（７４）を備える。
回路（６０）は基準クロック（６２）から合成クロック周波数の出力を導出する。図３に示す実施形態において、シンセサイザ回路（６０）は、周波数変調に関する典型的な望ましい特徴を備えている。この周波数変調は周波数変調される信号（７０）の合計を行い、シンセサイザ回路（６０）内の電圧制御発振器（７２）を制御する信号とすることで実現される。
【００１８】
シンセサイザは、分周された既知の基準クロックの位相を、同様に分周された電圧制御発振器（７２）の出力と比較する方法を使用する。これはよく知られた方法である。この位相ロックループ（phase-locked-loop、ＰＬＬ）は、位相検出器の入力段階で存在する二つの周波数が整合する場合、ロック状態となる。この方法において、２つの分周比（Ｍ及びＮ）と基準クロック周波数が、シンセサイザの出力する周波数を決定する。また、位相検出器の出力は、まずローパスフィルタを通過して、トラッキング帯域幅を減少させてループ内で好適なものとする。図３で示される周波数変調入力ポートでは、ローパスフィルタ（６８）の出力と合計され、電圧制御発振器（７２）に対する制御電圧を作り出す。この電圧中の周波数変調入力を高く押し上げることで、電圧制御発振器（７２）の出力が変化する。通常、ＰＬＬの帯域幅は、ローパスフィルタ（６８）により設定されるため、周波数変調入力信号を考慮しないような設定となり、ＰＬＬの外付けで挿入される周波数変調を除去する段階が「余分な仕事」となることはない。
電圧制御発振器（７２）へ向かう入力の帯域幅は、シンセサイザ回路（６０）に対する有用な周波数の上限を設定している。回路（６０）を使用して、ＶＣＯは非常に高い周波数制御電圧変調を実行する信号を、余分なジッタを伴わずに制止させる。図３の実施形態に記述した本発明の方法を使用することで、シンセサイザ回路（６０）の高周波数変調機能を大きく向上させる。
【００１９】
余分なジッタを発生させない高周波数変調の性能が改良された電圧制御発振器であるならば、当業者がいかなる改良形態も使用できる。例えば、分周比Ｎの位相検出器の方法を活用するとともに、改良されて拡張した変調レートを備えたその他の位相ロックループ・アーキテクチュアも、本発明に適宜採用可能である。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明によるマルチループＶＣＯを創出する装置の概略的なブロック線図である。
【図２】図２は、クロック回復の実施例の概略的なブロック線図である。
【図３】図３は、本発明による周波数シンセサイザの実施例の概略的なブロック線図である。
【図１】
2006254448.tif 000003
【図２】
2006254448.tif 000004
【図３】
2006254448.tif 000005
【外国語明細書】
A METHOD AND APPARATUS FOR CREATING A MULTIPLE LOOP VCO
Background of the Invention
Field of the Invention:
This invention relates to systems and components that must create varied synthesized clock frequencies with abilities for high-frequency modulation rates with low phase noise jitter.  More particularly this invention relates to systems and components that which include clock recovery systems that track very high frequency components of data jitter when extracting clocking signals from data streams.
Description of the Related Art:
Multi-gigabit per second communications links have recently been standardized in numerous applications; each of which have slightly different requirements and therefore slightly different specifications.  Applications from 150 Mbit/sec to 12 Gbit/sec are commonplace and each requires development and evaluation in their individual environment.  A single clock recovery module that offers the dynamic range and flexibility to allow convenient settings to adapt the module for use in each individual environment is desired.  Key to this achievement, is the creation of a phase-locked loop within a clock recovery module that operates at all the required data rates and that allows adjustable phase locked loop transfer characteristics (bandwidth and peaking/damping) to allow emulation of a “golden” phase locked loop in that application.  In order to make such a phase locked loop that covers today's modern range of data rates and loop transfer characteristics with sufficient quality, it is vital that a new voltage-controlled oscillator be invented that offers pure oscillations (low jitter) as well as high-bandwidth frequency controllability.
Present voltage-control oscillators used in phase-locked loops employ various ways to cause oscillations and various ways to modulate the frequency of these oscillations.  Examples of these devices include semiconductor ring oscillators typically tuned by electrically adjusting the time delay in the path around the ring, Inductor-Capacitor (LC) tank circuits who's capacitance can be varied electronically causing different oscillation frequencies, and Yttrium Iron Garnet (YIG) oscillators who's oscillations are caused by amercing the YIG sphere in a magnetic field building a microwave tank circuit allowing a modulation of the magnetic field to cause a modulation in the oscillator's frequency.
Of these and many other oscillator technologies, the YIG-style oscillator offers a large dynamic range of oscillation frequencies and a very pure oscillation tone (high-Q)owing to its mechanical structure.  However, as is common in any oscillator where the frequency of oscillation is adjusted by changing an input control voltage, any attempt to support high-frequency modulation of the oscillator's frequency (through the input control voltage) results in high phase noise of the oscillator's output.  This is because an oscillator that can oscillate at a wide-range of frequencies will, by definition, respond to a large range of input control frequency spectra and an unavoidable large amount of energy will also accompany any real control voltage signal as noise.  This noise will also fall into the allowed input control frequency spectra and any voltages found on the input control frequency (intended or not) will change the output frequency of the oscillator.  It is well understood that the output phase noise of the entire phased-locked loop is the integral of the frequency variations.  Thus, in-band noise energy will be integrated and will cause the classic VCO to have large phase noise when wide adjusting bandwidths are desired.  Phase noise translates directly to jitter which is one of the key performance metrics for a clock output derived from the phased-lock loop inside a clock recovery unit.
Fundamentally, then, all phase-locked loops that directly employ a singular voltage controlled oscillator (VCO) where output phase of the oscillator is locked and adjusted by changing the frequency of oscillation of the VCO are plagued with added phase noise when attempting high-frequency modulation caused by the realization that the output phase is the integral of the controlled frequency.  As is understood by those skilled in the art, the high frequency modulation element cannot be “inside” the oscillation loop (where integral of frequency relates to output phase noise).  
In order to overcome the above, what is needed is the high frequency modulation element to be outside the loop (e.g. in the form of a phase modulator) where the phase error is not the integral of the control signal but rather just directly related to it.  In accordance with the spirit and scope of this invention such a structure is provided.
SUMMARY OF THE INVENTION
An object of the present invention is to create a VCO whose output phase noise is not degraded when modulating the frequency at high rates.  
In accordance with the objects and advantages of the invention, such an apparatus and method is achieved by creating a VCO that uses both an oscillating circuit (a natural VCO) and a fast phase modulating circuit in tandem.  This structure has the outward appearance of a nearly ideal VCO, while not integrating unwanted noise into output phase error (or jitter).  
The apparatus in accordance with the invention includes combining the frequency controls of a clean, high-quality (natural) VCO with the phase controls of a fast phase modulator.  Then in an exemplary embodiment, using the result of phase modulating the output of the high quality natural VCO as the overall (ideal) VCO's output.  In the apparatus, in accordance with the invention, The controls are combined in such a way as to get a smooth frequency cross-over such that the various desired rates of voltage control modulation as needed by the phase-locked loop and user application are separated and processed by the appropriate element (either of multiple possible frequency modulation methods for the natural VCO or the direct phase modulator).
The control voltage processing first separates the frequency components of the controlling signals to direct them to the appropriate mechanism and also electronically integrates any signals heading towards the phase modulator to mimic the voltage-to-frequency transfer characteristic required of a VCO.  Electronic integration (e.g. an R-C or low-pass filter) is an averaging process that removes noise thereby creating an overall clean voltage-to-frequency transfer function in the overall ideal VCO, which is significantly better than any natural VCO.
Brief Description of the Drawing
For a further understanding of the objects and advantages of the present invention, reference should be had to the following detailed description, taken in conjunction with the accompanying drawing, in which like parts are given like reference numerals and wherein:
Fig. 1 is a schematic representation of the apparatus in accordance with the present invention for creating a multi-loop VCO.
Fig. 2 illustrates a schematic representation of an exemplary implementation of the clock recovery.
Fig. 3 illustrates a schematic representation of an exemplary implementation of the frequency synthesizer in accordance with this invention.
Detailed Description of the Invention
The present invention will now be described in greater detail with reference to the accompanying drawings, in which the preferred embodiments of the invention are shown. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiment set forth herein; rather these embodiments are provided so that this disclosure will be thorough and complete and will fully convey the invention to those skilled in the art. 
Fig. 1 illustrates in schematic block diagram the apparatus of this invention, generally designated by the numeral 10.  The apparatus 10 comprises a voltage-controlled oscillator, which uses a control voltage signal 12.  The apparatus 10 is an idealized device that outputs a given frequency of oscillation as a function of a controlled input voltage.  Additionally, the apparatus 10 includes frequency cross-over filters 14, 16, 18 and 20.  The apparatus 10 further includes integrators 22 and 24 in the signal paths as shown in Fig.  1.  Additionally included are a VCO 26 and a phase modulator 28.
A control voltage 12 is inputted to the apparatus 10, which instructs the apparatus 10 as to the frequency to oscillate.  It will be appreciated that the clock output 30 is the resulting output frequency of the input signal after being processed by the apparatus.  The frequency cross-over filters 14, 16, 18 and 20 split the various frequency components of the applied control voltage into different paths.  The integrators 22 and 24 are located in the paths as shown.  These paths use phase modulation techniques to achieve a frequency-modulation effect, a normal voltage controlled oscillator and a phase modulator.  
In accordance with the objects herein, the invention not only supports voltage controlled oscillation, but also allows a very high-speed rate of change and large range of control voltage.  Hence, a very high modulation bandwidth and range are achieved without the normal amount of expected jitter that would ordinarily accompany a normal VCO-style implementation.
As illustrated in Fig. 1, the low frequency components are stripped-off and handed off to a voltage controlled oscillator.  On the other hand, the high-frequency components are separated and handed off to an electronic integrator.  Then the result is used to phase modulate the resulting voltage controlled oscillator output to enact the final result, a clock output that tracks both low and high frequency control voltage inputs.
Fig. 1 also illustrates multiple bands of frequency being separated out from the control voltage input to take advantage of different speeds of frequency (in the case of the VCO) or phase (in the case of the phase modulator) modulation capabilities.  Fig. 1 is an exemplary embodiment illustrating four bands in use.  In an exemplary embodiment illustrated in Fig. 1, the two low-frequency components corresponds to the two control mechanisms found in a YIG oscillator, whereby one coil is used to set the very low frequency components of the control voltage, for example, DC-1KHz and a smaller coil is used to achieve higher frequency components 1Khz-500KHz.  
Similarly, the two high-frequency components in the exemplary embodiment of Fig. 1 correspond to the two different phase modulation techniques that offer the range and tuning frequency to cover the modulation range of interest.  For example, some phase modulations operate with large phase change ranges, but only up to a certain rate of phase modulation.  Other phase modulators operate within a small range of phase change, but do so at very high frequencies.  The apparatus 10 and the method the invention are capable of handling both.
Integrators 22 and 24 are necessary for the paths that use phase modulators.  Phase modulation is not frequency modulation and frequency modulation is what is required in a VCO.  In order to change from phase modulation to frequency modulation, it is necessary to integrate the amount of phase change over timethat is, the integral of phase modulation is frequency modulation.  One way to thing of this is that if you increase a control voltage to a phase modulator, it is possible to push an edge to occur somewhat later (or earlier) in time.  However, when the control voltage to a voltage controlled oscillator is increased, the frequency of the oscillator shifts slightly increasing  (or decreasing) the clock period ever so slightly of the output signal.  This causes the next bit period to be longer and hence pushes the next bit to occur later (or earlier) in time.  However, as the bit period is enlarged (or reduced), the next bit period will be pushed even further off.  Consequently, the next subsequent bit farther will be pushed further the last bit.  
It will be appreciated by those skilled in the art of electronic signal processing that integrating the amount of delay control given to a phase modulator over the range of the phase modulation allowed, makes the edges get later and later in time and hence, the edges appear as a frequency modulation.
Naturally, it will be appreciated that there is a limit to the extent a variable delay phase modulator can push an edge.  This is limited by the range in the electronics. Therefore, the methodology described herein within the spirit and scope of the invention works for frequencies of modulations that are high, i.e. fit within the range of the phase modulator.  High frequency variations will use smaller ranges in the variable delay element while lower frequency variations require larger ranges.  The method and apparatus of the invention carefully picks the frequency handoff points between the VCO and phase modulation mechanisms so as to cover all frequency components of the applied input control voltage without running out of range of the phase modulators.
It is well known in the industry to use frequency modulation and phase modulation as virtual stand-ins for each other.  However, such substitution is recommended only when sinusoidal (sine and cosine) modulation is being done.  For additional broad-band modulation spectrum, a true frequency modulation (FM) is recommended.
Fig. 2 is a block diagram illustrating a data recovery circuit, generally denoted by the numeral 40.  As shown, it is used for data recovery from a data stream 42.  The circuit 40 includes, a phase detector 44, a low pass filter 46, a voltage controlled oscillator 48 and a reference sampling clock 50.  
As illustrated in Fig. 2, the voltage controlled oscillator 48 is used in the clock recovery circuit 40.  In the circuit 40, the reference sampling clock 50 is derived from edges present in data bits on a data stream 42.   The phase detector 44 is used to identify whether the edge of the clock present comes from the voltage controlled oscillator 48 is ahead or behind the edge of the applied input data bit.  In order to stay locked, when the voltage controlled oscillator 48 has an edge ahead of the data edge, the oscillator 48 frequency tends lower.  Likewise, when the voltage controlled oscillator 48 has an edge behind the edge of the data bit, the frequency of the voltage controlled oscillator 40 tends toward being increased.  
A low pass filter 46 sits between the phase detector 44 output and the voltage controlled oscillator 48 control input.  The low pass filter 46 slows down the reaction speed of the phase detector 44.  This enables the circuit 40 to set the frequency for tracking the edge variation of the phase-locked-loop.   Using this method, the circuit can decide which signals will be used for tracking and which will be ignored.  
In one exemplary embodiment of the circuit in accordance with this invention, the frequency tracking point low, thereby reducing the necessary control bandwidth of the input to the VCO 48.  This method facilitates having a minimum amount of jitter from the VCO 48.  It is a significant advantage of this invention to have a circuit with a wide bandwidth input range, while not significantly increasing the output jitter.  It has been found to be greatly advantageous to track high-frequency components of jitter that may be present in low-cost and noisy environments, but which could be still tolerated to achieve error-free communications when the data tracking band width raised.
Fig. 3 is a block diagram illustrating a frequency synthesizer circuit having frequency modulation capability, generally denoted by the numeral 60.  The circuit 60 includes a reference clock 62, a 1/M divider 64, a phase detector 66, a low pass filter  68, a frequency modulation input signal 70, a voltage controlled oscillator (VCO) 72 and a 1/N divider 74.  
The circuit 60 derives an output synthesized clock frequency from reference clock 62.  In the exemplary embodiment shown in Fig. 3, the synthesizer circuit 60 includes a typically desired feature of frequency modulation.  This frequency modulation is accomplished by summing in a frequency modulation signal 70 into the signal that controls the voltage controlled oscillator 72 inside the synthesizer circuit 60.  
The synthesizer uses understood methods to compare the phase of a divided version of a known reference clock to a similarly divided output of the voltage controlled oscillator 72.  This phase-locked-loop (PLL) is in “lock” when the two frequencies present at the inputs to the phase detector match.  In this way, the values of the two dividers (M and N) and the reference clock frequency specify the frequency of the output of the synthesizer.  Again, the output of the phase detector is first low-pass filtered to reduce the tracking bandwidth that is desired in the loop.  The frequency modulation input port shown in this Fig. 3 sums with the output of the low pass filter 68 creating the control voltage for the voltage controlled oscillator 72.  By pushing this FM input higher in voltage, the output of the voltage controlled oscillator 72 shifts.  Ordinarily, the bandwidth of the PLL, as set by the low pass filter 68, looks to be set to ignore the FM input signal so that the PLL does not “over-work” in removing the frequency modulation being injected externally.  
The bandwidth of the input to the voltage controlled oscillator 72 sets useful frequency upper-limit for the synthesizer circuit 60.  With circuit 60, the VCO blocks the signal that implements very high frequency control voltage modulation without additive jitter.  Using the method of the invention as set forth in the exemplary embodiment of Fig. 3,  greatly enhances the high-frequency FM capability of the synthesizer circuit 60.
It will be appreciated by those skilled in the art that other phase locked loop architectures including those that take advantage of fractional-N phase detection methods also similarly have extended modulation rate enhancement if the voltage controlled oscillators within their designs have superior high-frequency modulation capabilities without sacrificing added jitter.
What is claimed is:
1.  A phase modulation circuit, comprising:
a sampling circuit operative to provide a fixed edge differential signal in response to an input signal;
at least two edge shaping circuits, each coupled to a respective leg of the differential signal, operative to provide a corresponding shaped signal having a fixed rise/fall time;
at least two modulation circuits operative to simultaneously provide phase modulated versions of the differential signal in response to an adjustable modulation input signal; and
an output circuit operative to provide a phase modulated copy of the input signal in response to the modulated versions of the differential signal.
2.  The phase modulation circuit of Claim 1, wherein the sampling circuit further comprises a differential limiting amplifier operative to provide a non-inverted copy of the input signal and an inverted copy of the input signal, each of the true copy of the input signal and the inverted copy of the input signal having square edges.
3.  The phase modulation circuit of Claim 2, wherein the square edges provided by the differential limiting amplifier are generated independent of the shape of the input signal.
4.  The phase modulation circuit of Claim 1, wherein the at least two edge shaping circuits further includes a first edge shaping circuit operative to provide a fixed rise time signal in response to the non-inverted copy of the input signal.
5.  The phase modulation circuit of Claim 4, wherein the at least two edge shaping circuits further includes a second edge shaping circuit operative to provide a fixed fall time signal in response to the inverted copy of the input signal.
6.  The phase modulation circuit of Claim 1, wherein the at least two edge shaping circuits comprise analog filters.
7.  The phase modulation circuit of Claim 6, wherein the analog filters further comprise low-pass filters.
8.  The phase modulation circuit of Claim 1, wherein the at least two flip flops further includes a first t-type flip flop operative to sample and provide the shaped non-inverted signal in response to the modulation input signal, such that the first flip flop will toggle on the rising edge of the non-inverted signal upon a predetermined voltage transition measured as the difference between the non-inverted signal voltage and the modulation input signal voltage.
9.  The phase modulation circuit of Claim 8, wherein the at least two flip flops further includes a second t-type flip flop operative to sample and provide the shaped inverted signal in response to the modulation input signal, such that the second flip flop will toggle on the falling edge of the inverted signal upon a predetermined voltage transition measured as the difference between the inverted signal voltage and the modulation input signal voltage, the toggling of the second flip flop being simultaneous to the toggling of the first flip flop.
10. The phase modulation circuit of Claim 1, wherein the output circuit is a exclusive-OR gate operative to provide a copy of the input signal with modulated edges in response to the modulated signals from the first flip flop and the second flip flip, respectively.
11. A phase modulation circuit, comprising:
a sampling circuit operative to provide a fixed edge rate output signal in response to an input signal, the shape of the fixed edge being independent of the shape of the input signal;
an edge shaping circuit operative to provide a signal having a fixed rise/fall time in response to the fixed edge rate output signal;
a differential amplifier circuit operative to provide a differential modulation signal in response to an input modulation input signal;
a first flip flop having a first input coupled to the output of the edge shaping circuit and a second input coupled to the non-inverted version of the differential modulation signal, the first flop operative to sample and provide a modulated non-inverted signal in response to the non-inverted version of the differential modulation signal;
a second flip flop having a first input coupled to an inverted version of the  output of the edge shaping circuit and a second input coupled to the inverted version of the differential modulation signal, the second flip flop operative to sample and provide a modulated inverted signal in response to the inverted version of the differential modulation signal;
an output circuit operative to provide a phase modulated copy of the input signal in response to the outputs of the first and second flip flops, respectively.
12. The phase modulation circuit of Claim 11, wherein the sampling circuit further comprises a differential limiting amplifier operative to provide a non-inverted cop of the input signal having square edges.
13.  The phase modulation circuit of Claim 11, wherein the output circuit is an exclusive-OR circuit operative to provide the modulated input signal in response to the modulated signals from the first flip and the second flip flop, respectively.
14.  The phase modulation circuit of Claim 11, wherein the first flip flop provides the modulated non-inverted signal in response to the rising edge of the shaped input signal and a predetermined voltage transition measured as the difference between the shaped input signal voltage and the non-inverted version of the differential modulation signal.
15.  The phase modulation circuit of Claim 14, wherein the second flip flop provides the modulated inverted signal in response to the falling edge of the shaped input signal and a predetermined voltage transition measured as the difference between the shaped input signal input voltage and the inverted version of the differential modulation signal.
ABSTRACT
Disclosed herein is a method and apparatus used to create an idealized voltage controlled oscillator (VCO) which allows very high modulation rates without the expected phase noise (jitter) which nominally comes from wide bandwidth VCOs.  In this fashion, high quality VCOs that typically offer pure signals at the cost of small tuning bandwidths can be enhanced to create idealized VCOs that offer both high quality (low jitter) and high tuning bandwidths.  A high-frequency phase modulator and control voltage processing is used in conjunction with a natural VCO to create a method and apparatus in accordance with the invention.  The control voltage processing includes separation of frequency components of the controlling voltage and electrical integration of high-frequency control voltage components directed to the phase modulator to create the overall voltage-to-frequency transfer function for the ideal VCO.
2006254448.tif 000006
2006254448.tif 000007