(57)【要約】【課題】液晶表示用基板上の配置場所に制約なく、製造時や取り扱い時に発生する静電気によるダメージを防止し、正確な特性検査が可能な特性検査用スイッチング素子を提供する。【解決手段】特性検査用薄膜トランジスタ１０のソースＳ、ゲートＧ、及びドレインＤに、電極端子であるソース端子１１、ゲート端子１２、及びドレイン端子１３をそれぞれ接続する。そして、それぞれの電極端子の電位を共通化するために、電極端子を電位共通化端子２０に電位共通化配線５０を介して接続する。特性検査をする際には、電極端子・電位共通化端子２０間に電圧を印加することで電位共通化配線５０を溶断する。【選択図】図１
2006339409.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極端子と、
前記複数の電極端子と配線を介して接続される電位共通化端子と、
を備えることを特徴とする特性検査用スイッチング素子。
【請求項２】
前記特性検査用スイッチング素子の前記複数の電極端子と前記電位共通化端子とは、所定の基板上に配置され、前記配線を介して接続されていることを特徴とする請求項１に記載の特性検査用スイッチング素子。
【請求項３】
前記所定の基板は、液晶表示用基板であって、画像表示領域に画像表示用スイッチング素子が作りこまれた基板であり、
前記特性検査用スイッチング素子は、前記画像表示領域の周辺部に配置されていることを特徴とする請求項２に記載の特性検査用スイッチング素子。
【請求項４】
前記所定の基板は、液晶表示用基板であって、
前記特性検査用スイッチング素子は、前記液晶表示用基板の画像表示領域又はその周辺部に配置されていることを特徴とする請求項２に記載の特性検査用スイッチング素子。
【請求項５】
前記電位共通化端子は、前記電極端子の近傍に配置されていることを特徴とする請求項１から４の何れかに記載の特性検査用スイッチング素子。
【請求項６】
前記配線は、その一部分の幅が前記配線の他の部分に比べて細いことを特徴とする請求項１から５の何れかに記載の特性検査用スイッチング素子。
【請求項７】
前記配線の材料は、金属材料であることを特徴とする請求項１から６の何れかに記載の特性検査用スイッチング素子。
【請求項８】
前記電極端子に接続される外部入出力端子をさらに備えることを特徴とする請求項１から７の何れかに記載の特性検査用スイッチング素子。
【請求項９】
前記特性検査用スイッチング素子は、薄膜トランジスタであることを特徴とする請求項１から８の何れかに記載の特性検査用スイッチング素子。
【請求項１０】
前記特性検査用スイッチング素子は、ＭＩＭ素子であることを特徴とする請求項１から８の何れかに記載の特性検査用スイッチング素子。
【請求項１１】
請求項１から１０の何れかに記載の特性検査用スイッチング素子を用いた特性検査方法であって、
（ａ）請求項１から１０の何れかに記載の特性検査用スイッチング素子を準備する工程と、
（ｂ）前記配線を切断する工程と、
（ｃ）前記工程（ｂ）の後に、前記電極端子を用いて前記特性検査用スイッチング素子の特性検査を行う工程と、
を備えることを特徴とする特性検査方法。
【請求項１２】
請求項８に記載の特性検査用スイッチング素子を用いた特性検査方法であって、
（ａ）請求項８に記載の特性検査用スイッチング素子を準備する工程と、
（ｂ）外部入出力装置を前記外部入出力端子に接続する工程と、
（ｃ）前記工程（ｂ）の後に、前記配線を切断する工程と、
（ｄ）前記工程（ｃ）の後に、前記電極端子を用いて前記特性検査用スイッチング素子の特性検査を行う工程と、
を備えることを特徴とする特性検査方法。
【請求項１３】
前記工程（ａ）の後に、前記特性検査用スイッチング素子をパッケージ化する工程をさらに備えることを特徴とする請求項１１又は１２に記載の特性検査方法。
【請求項１４】
（ｅ）前記配線を切断する工程は、前記電極端子と前記電位共通化端子間に電圧を印加して前記配線を溶断する工程を含むことを特徴とする請求項１１から１３のいずれかに記載の特性検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置等に用いられる特性検査用スイッチング素子、及び特性検査用スイッチング素子を用いた特性検査方法に関する。
【背景技術】
【０００２】
従来の液晶表示パネル（液晶表示用基板）においては、特性検査用トランジスタが薄膜トランジスタからなり、そのソース、ドレイン及びゲートの各検査端子が導電性材料により取り囲まれ、導電性材料が周辺共通線に接続されている。
【０００３】
また、そのドレイン引出し電極、ゲート引出し電極及びソース引出し電極が局部共通線に電気的に接続され、局部共通線が周囲共通線に電気的に接続されている。さらに、そのドレインとゲートとが電気的に接続される。
【０００４】
また、そのソース、ドレイン及びゲートと、各ドレイン引出し電極、ゲート引出し電極及びソース引出し電極の一部とが液晶表示パネルの液晶を画定するシール内側に設けられている（例えば、特許文献１参照）。
【０００５】
また、特性検査用トランジスタの特性検査の際に、ドレイン引出し電極、ソース引出し電極、及びゲート引出し電極と局部共通配線との間が機械的に切断される。
【０００６】
【特許文献１】特開平７−５６１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、先行技術に係る特性検査用薄膜トランジスタ、及び特性検査用薄膜トランジスタを用いた特性検査方法では以下のような問題を生じる。
【０００８】
まず、液晶表示パネルの画像表示領域の周辺部に特性検査用薄膜トランジスタを配置し、複数の特性検査用薄膜トランジスタと電気的に接続する周辺共通配線を形成している。
【０００９】
その結果、特性検査用薄膜トランジスタを周辺共通配線と接続する必要があるため、液晶表示パネル上の配置場所に制約が生じる。
【００１０】
そして、特性検査用薄膜トランジスタは、画像表示領域の周辺部に配置され、画像表示領域内には配置出来ないため、画像表示領域の特性を検査することができない。
【００１１】
さらに、画像表示領域の周辺部に、周辺共通配線等を配置するための、非画像表領域が必要となる。そのため、液晶表示パネルの額縁領域が大きくなる。その結果、小型の液晶表示パネルでは、有効画面率が低くなる。
【００１２】
さらにまた、周辺共通配線は、画像表示領域を取り囲むように形成されるため、配線長が長くなり、欠陥が発生し易い。そして、周辺共通配線に欠陥が生じると薄膜トランジスタが静電気等のダメージを受け易くなる。その結果、特性検査用薄膜トランジスタの正しい特性検査を行うことが困難になる。
【００１３】
次に、先行技術では、薄膜トランジスタのドレイン引出し電極、ソース引出し電極及びゲート引出し電極と、周辺共通線との間の配線を機械的に切断している。
【００１４】
配線を機械的に切断するため、ガラス基板切断装置、あるいはレーザ照射装置等の加工装置が必要になる。
【００１５】
また、ガラス基板切断装置や、レーザ照射装置等によって配線を切断するので、切断部の一様化が困難である。そのため、特性検査用薄膜トランジスタの検査装置の検査針（プローブ）と、配線とのコンタクト異常が生じ易くなる。
【００１６】
そして、先行技術では、ガラス基板上に形成された特性検査用薄膜トランジスタのドレイン引出し電極、ソース引出し電極、及びゲート引出し電極と、特性検査装置の検査針とを直接接触させている。
【００１７】
そのため、低温連続動作試験、あるいは高温連続動作試験時に、熱膨張の差などによるコンタクト異常が生じ易い。
【００１８】
また、特性検査をする際には、特性検査用スイッチング素子を駆動するために信号を入出力する信号入出力装置や電源ＩＣ等の外部入出力装置を接続する場合がある。
【００１９】
しかし、先行技術においては外部入出力装置を接続するための端子を備えておらず、外部入出力装置を接続した後の特性検査が困難である。
【００２０】
さらに、外部入出力装置を接続する際にも静電気が発生する。そのため、スイッチング素子の測定を正確に行うには、外部入出力装置の接続時に発生する静電気からのダメージも防止する必要がある。
【００２１】
そこで、本発明の第１の目的は、液晶表示パネル上の配置場所に制約なく、製造時や取り扱い時に発生する静電気によるダメージを防止し、正確な特性検査が可能な特性検査用スイッチング素子を提供することである。
【００２２】
また、本発明の第２の目的は、切断装置を用いることなく、容易に配線を切断できる特性検査用スイッチング素子を提供することである。
【００２３】
さらに、本発明の第３の目的は、外部入出力装置接続時の静電気を防止し、正確な特性検査が可能なスイッチング素子を提供することである。
【課題を解決するための手段】
【００２４】
請求項１に記載の特性検査用スイッチング素子は、複数の電極端子と、前記複数の電極端子と配線を介して接続される電位共通化端子と、を備えることを特徴とする。
【発明の効果】
【００２５】
請求項１に記載の特性検査用スイッチング素子によれば、複数の電極端子が電位共通化端子に接続されているため、電極端子の電位は等電位となっている。そのため、パッケージ化などのスイッチング素子の取り扱い作業時等に、静電気によるスイッチング素子へのダメージを防止できる。その結果、正確な薄膜トランジスタの特性検査を歩留まりよく実施できる。
【００２６】
また、請求項１に記載の特性検査用スイッチング素子は、特性検査用スイッチング素子毎に電位共通化端子を備えているため、液晶表示用基板上に作成する際、その配置場所が制約されない。
【発明を実施するための最良の形態】
【００２７】
＜実施の形態１＞
＜Ａ．構成＞
図１は、本実施の形態に係る特性検査用スイッチング素子の構成を示す回路図である。
本実施の形態では、特性検査用スイッチング素子（以下、単に「スイッチング素子」と称する場合がある。）として、薄膜トランジスタ１０を用いた例を示している。
【００２８】
ここで、薄膜トランジスタ１０は、ガラス基板等の絶縁基板、若しくは有機フィルム等の絶縁フィルムからなる液晶表示用基板上に配置されている。
【００２９】
液晶表示用基板上には、その画像表示領域に画像表示用スイッチング素子（画像表示用薄膜トランジスタ）が作りこまれている。そして、薄膜トランジスタ１０は、画像表示領域の周辺部に配置されている。
【００３０】
薄膜トランジスタ１０のソースＳ、ゲートＧ、及びドレインＤに、ソース端子１１、ゲート端子１２、及びドレイン端子１３等の電極端子がそれぞれ接続されている。
【００３１】
そして、ソース端子１１、ゲート端子１２、及びドレイン端子１３が、それらの端子の電位を共通化（等電位化）する電位共通化端子２０に電位共通化配線（配線）５０を介して接続されている。
【００３２】
電位共通化端子２０も、液晶表示用基板上に形成されている。そして、電位共通化端子２０は、電極端子の近傍に配置されている。すなわち、電位共通化端子２０は、ソース端子１１、ゲート端子１２、およびドレイン端子１３と電位共通化配線５０を介して接続できるように、これらの端子に隣接して配置されている。具体的には、近接の端子、例えばゲート端子１２と電位共通化端子２０間の距離が５μｍから１０００μｍ内になるように、電位共通化端子２０を配置することが望ましい。
【００３３】
電位共通化配線５０の材料は、薄膜トランジスタ１０のソースＳ・ソース端子１１間等を接続する配線と同様に、導電性有機材料やＩＴＯ等の材料に比べて、低抵抗かつ低融点の材料が用いられる。すなわち、電位共通化配線５０は、Ａｌ，Ｍｏ，Ｎｉ等の低抵抗・低融点の金属材料を用いた金属配線としている。
【００３４】
そして、電位共通化配線５０の配線幅は、５〜１００Ｖの電圧を印加することで配線の溶断を容易かつ確実に行えるように、１〜１００μｍに形成する。
【００３５】
また、電位共通化配線５０の一部分の幅を、他の電位共通化配線５０の部分に比べて細くしてもよい。例えば、他の部分の配線幅を１０μｍであるとした場合に、電気共通化配線５０の一部分の幅を１〜５μｍとする構造にしてもよい。
【００３６】
このようにすることで、電気ストレスによる配線の溶断の位置を特定することができる。図１の例では、破線部分の配線幅を細く形成しており、破線部分で溶断するように形成している。
【００３７】
なお、液晶表示用基板の画像表示領域に、画像表示用スイッチング素子が作りこまれた構成について説明したが、本実施の形態に係る薄膜トランジスタ１０は、周辺共通線などを必要としないため、単体で利用することもできる。
【００３８】
その結果、画像表示用スイッチング素子等が画像表示領域に作りこまれていない液晶表示用基板を用いて、従来の特性検査用スイッチング素子では配置できなかった画像表示領域又はその周辺部に配置することができる。
【００３９】
＜Ｂ．検査方法＞
次に、本実施の形態に係る薄膜トランジスタ１０を用いた特性検査方法について説明する。
まず、画像表示領域の周辺部に形成された薄膜トランジスタ１０を準備する。
【００４０】
次に、電位共通化配線５０を切断する。具体的には、薄膜トランジスタ１０の電位共通化端子２０・ソース端子１１間、電位共通化端子２０・ゲート端子１２間、及び電位共通化端子２０・ドレイン端子１３間に電圧を印加する。そうして、図１に示す破線部分で、電気的ストレスにより、電位共通化配線５０を溶断する。
【００４１】
その結果、ソース端子１１、ゲート端子１２、及びドレイン端子１３の電位は、等電位に共通化されず、それぞれ異なる大きさの電圧を印加することができる。そして、薄膜トランジスタ１０の所望の電気特性を計測し、薄膜トランジスタ１０の性能評価を行う。
【００４２】
なお、単体の薄膜トランジスタ１０を利用（ここで、利用の具体例は後述する。）する場合には、薄膜トランジスタ１０をパッケージ化する工程を追加してもよい。ここでパッケージ化とは、薄膜トランジスタ１０が形成されたチップをセラミック等から形成されるパッケージ内部に固定することをいう。パッケージ化することで、薄膜トランジスタ１０がダメージを受けにくくなる等、後述する検査がし易くなる。
【００４３】
パッケージは複数の端子を備えており、その端子は、パッケージ内部において、薄膜トランジスタ１０の夫々の電極端子と接触し、電気的に接続されている。
【００４４】
次に、パッケージに備えられた端子を用いて、電位共通化端子２０・ソース端子１１間、電位共通化端子２０・ゲート端子１２間、及び電位共通化端子２０・ドレイン端子１３間に電圧を印加する。そうして、図１に示す破線部分で、電気的ストレスにより、電位共通化配線５０を溶断する。
【００４５】
単体の薄膜トランジスタ１０を利用する場合には、パッケージ化することで、測定時に外部環境から保護され、より安全に測定することができる。
【００４６】
＜Ｃ．効果＞
本実施の形態に係る特性検査用スイッチング素子は、ゲート端子１３などの複数の電極端子が全て電位共通化配線５０を介して電位共通化端子２０に接続されている。
【００４７】
複数の電極端子が全て等電位となっているため、パッケージへの固定時など、スイッチング素子の取り扱い時に発生する静電気などによるダメージを防止することができる。
【００４８】
その結果、正確な薄膜トランジスタ１０の特性検査を歩留まりよく実施できる。
【００４９】
本実施の形態に係る特性検査用スイッチング素子において、電位共通化配線５０は、その一部分の配線の幅が電位共通化配線５０の他の部分に比べて細く形成されている。
【００５０】
そのため、特別の装置を必要とせずに、電気ストレスを印加することで、電位共通化配線５０を容易に溶断することができる。また、電気共通化配線５０を溶断する位置を特定することができる。
【００５１】
本実施の形態に係る特性検査用スイッチング素子は、電位共通化配線５０の材料として、薄膜トランジスタの形成に通常用いられている材料が用いられている。例えば、低抵抗かつ低融点の材料であるＡｌ、Ｍｏ、若しくはＡｌ，Ｍｏを主成分とする合金からなる金属材料を用いている。
【００５２】
そのため、電気ストレスを印加することで容易に電位共通化配線５０を溶断することができる。
【００５３】
そして、Ａｌ等の金属材料は、ＩＴＯや有機電導膜など異なり、半導体装置に一般に用いられている材料なので、微細加工技術により、微細な電位共通化配線５０の配線パターンが容易に形成できる。
【００５４】
また、薄膜トランジスタ１０を製造するに際し、特別な製造工程や装置を必要とせず、通常の薄膜トランジスタの製造工程にしたがって製造することができる。そのため、特別の工程を付加することなく、画像表示用スイッチング素子の製造と同時に、液晶表示用基板上に製造することができる。
【００５５】
さらに、本実施の形態では、電位共通化端子２０も液晶表示用基板上に配置され、薄膜トランジスタ１０の近傍に配置されているので、電位共通化配線５０の占有する面積を小さくできる。そして、電位共通化配線５０の配線長を短くできるので、欠陥の発生を抑制できる。
【００５６】
また、薄膜トランジスタ１０毎に、電位共通化端子２０を備えているので、薄膜トランスタ１０を単体で利用することができる。そのため、単体で利用した場合には、液晶表示用基板上における薄膜トランジスタ１０の配置場所が制約されない。
【００５７】
ここで、単体の薄膜トランジスタ１０を液晶表示用基板の画像表示領域内に作り込んで特性検査をすることはできない。
【００５８】
しかし、単体の薄膜トランジスタ１０は配置場所が制約されないため、画像表示用スイッチング素子などが作りこまれていない液晶表示用基板を用意し、その基板上の画像表示領域に対応する位置に、画像表示用スイッチング素子と同一工程で形成することができる。
【００５９】
その結果、単体の薄膜トランジスタ１０を用いて、画像表示領域内に形成される画像表示用スイッチング素子の特性を間接的に評価することができる。
【００６０】
本実施の形態に係る特性検査用スイッチング素子の特性検査方法によれば、パッケージ化後に、電位共通化配線５０を溶断している。そのため、パッケージ化時に発生するスイッチング素子への静電気によるダメージを防止できる。その結果、正確な薄膜トランジスタの特性検査を歩留まりよく実施できる。
【００６１】
また、電気ストレスにより電位共通化配線５０を溶断しているので、電位共通化配線５０を切断するための特別の装置を必要とせず、容易に特性検査を行うことができる。
【００６２】
さらに、本実施の形態に係る薄膜トランジスタ１０は、特別の材料や工程を必要としないので、製造工程を増やすことなく液晶表示パネル上に画像表示領域等と同時に作り込むことができる。
【００６３】
＜実施の形態２＞
＜Ａ．構成＞
図２は、本実施の形態に係るスイッチング素子の構成を示す回路図である。
本実施の形態に係るスイッチング素子は、実施の形態１に係るスイッチング素子に対して、複数の外部入出力端子３０をさらに備えている。
【００６４】
そして、各外部入出力端子３０は、ソース端子１１、ゲート端子１２、ドレイン端子１３にそれぞれ接続されている。
【００６５】
その他の構成は実施の形態１と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
【００６６】
＜Ｂ．検査方法＞
まず、電位共通化端子２０、外部入出力端子３０などが形成された薄膜トランジスタ１０を準備する。
【００６７】
次に、外部入出力装置（図示せず）をそれぞれ対応する外部入出力端子３０に接続する。
【００６８】
ここで、外部入出力装置は、薄膜トランジスタ１０を駆動するためのポリイミドフィルム等のフレキシブル基板上に形成された電源ＩＣや信号入出力装置その他の電気回路装置である。
【００６９】
次に、電位共通化端子２０・ソース端子１１間、電位共通化端子２０・ゲート端子１２間、及び電位共通化端子２０・ドレイン端子１３間に電圧を印加する。
【００７０】
そうして、図２に示す破線部分で、電気的ストレスにより、電位共通化配線５０を溶断する。
【００７１】
その結果、ソース端子１１、ゲート端子１２、及びドレイン端子１３に、それぞれ異なる大きさの電圧を印加できるため、薄膜トランジスタ１０の所望の電気特性を計測し、薄膜トランジスタ１０の特性検査を行うことができる。
【００７２】
＜Ｃ．効果＞
本実施の形態に係るスイッチング素子は、ゲート端子１３などの複数の電極端子が全て電位共通化配線５０を介して電位共通化端子２０に接続され、等電位となっている。さらに、外部入出力端子３０を備えているので、薄膜トランジスタ１０への静電気によるダメージを防止しつつ外部入出力装置を接続することができる。そして、外部入出力装置を接続した後もゲート端子１３などの電極端子を用いて薄膜トランジスタ１０の特性検査を行うことができる。
【００７３】
本実施の形態に係るスイッチング素子の特性検査方法は、外部入出力装置を外部入出力端子３０に接した後に、電位共通化配線５０を溶断し、薄膜トランジスタ１０の特性検査を行っている。
【００７４】
その結果、外部入出力装置の接続時に発生する静電気によるダメージを回避しつつ、薄膜トランジスタ１０の特性評価を正確に行うことができる。
【００７５】
＜実施の形態３＞
＜Ａ．構成＞
図３は、本実施の形態に係るスイッチング素子の構成を示す回路図である。
実施の形態１と同一の構成には、同一の符号を付し重複する説明は省略する。
【００７６】
本実施の形態に係るスイッチング素子は、ＴＦＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ  ）等のＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）素子である。
【００７７】
ＭＩＭ素子４０の一端に上部電極端子１５が接続されている。そして、ＭＩＭ素子４０の他端には下部電極端子１６が接続されている。上部電極端子１５及び下部電極端子１６は、それぞれ電位共通化配線５０により電位共通化端子２０に接続されている。
【００７８】
＜Ｂ．検査方法＞
次に、本実施の形態に係るスイッチング素子の特性検査方法について説明する。
まず、画像表示領域の周辺部に形成されたＭＩＭ素子４０を準備する。
【００７９】
次に、電位共通化配線５０を切断する。具体的には、電位共通化端子２０・上部電極端子１５間、電位共通化端子２０・下部電極端子１６間に電圧を印加する。そうして、図３に示す破線部分で、電気的ストレスにより、電位共通化配線５０を溶断する。
【００８０】
その結果、上部電極端子１５、下部電極端子１６に、それぞれ異なる大きさの電圧を印加できるため、ＭＩＭ素子４０の所望の電気特性を計測し、ＭＩＭ素子４０の性能評価を行うことができる。
【００８１】
なお、単体ＭＩＭ素子４０を利用する場合には、ＭＩＭ素子４０が形成されたチップをセラミック等から形成されるパッケージ内に固定してもよい。
【００８２】
この時、パッケージに備えられた端子が、ＭＩＭ素子４０の上部電極端子１５、下部電極端子１６とパッケージ内部において接触し、電気的に接続される。
【００８３】
次に、パッケージに備えられた端子を用いて、電位共通化端子２０・上部電極端子１５間、電位共通化端子２０・下部電極端子１６間に電圧を印加する。
【００８４】
そうして、図３に示す破線部分で、電気的ストレスにより、電位共通化配線５０を溶断する。
【００８５】
その結果、上部電極端子１５、下部電極端子１６に、それぞれ異なる大きさの電圧を印加できるため、ＭＩＭ素子４０の所望の電気特性を計測し、ＭＩＭ素子４０の性能評価を行うことができる。
【００８６】
単体のＭＩＭ素子４０を利用する場合には、パッケージ化することで、測定時に外部環境から保護され、より安全に測定することができる。
【００８７】
＜Ｃ．効果＞
本実施の形態に係るスイッチング素子は、以上説明した構成を備えているので、複数の電極端子が全て等電位となっている。そのため、パッケージへの固定時など、ＭＩＭ素子４０の取り扱い時に発生する静電気などによるダメージを防止することができる。その結果、正確なＭＩＭ素子４０の特性検査を歩留まりよく実施できる。
【図面の簡単な説明】
【００８８】
【図１】実施の形態１に係る特性検査用スイッチング素子の構成を示す回路図である。
【図２】実施の形態２に係る特性検査用スイッチング素子の構成を示す回路図である。
【図３】実施の形態３に係る特性検査用スイッチング素子の構成を示す回路図である。
【符号の説明】
【００８９】
１０  薄膜トランジスタ、１１  ソース端子、１２  ゲート端子、１３  ドレイン端子、２０  電位共通化端子、３０  外部入出力端子、４０  ＭＩＭ素子、５０  電位共通化配線、Ｓ  ソース、Ｄ  ドレイン、Ｇ  ゲート。
【図１】
2006339409.tif 000003
【図２】
2006339409.tif 000004
【図３】
2006339409.tif 000005