(57)【要約】【課題】静止画用撮像素子及び動画用撮像素子を有する撮像装置において、消費電力を極力抑えさらに静止画撮像時において高い応答性を示す事を目的とする。【解決手段】動画像を撮像する為の第一の半導体撮像素子と、静止画を撮像する為の第二の半導体撮像素子と、前記第一の半導体撮像素子からの出力を動画像として記録、またはパネル表示する為の動画処理手段と前記第二の半導体撮像素子を制御する静止画制御手段と、前記第二の半導体撮像素子から得られる映像信号に対し画像処理を行う静止画画像処理手段と前記静止画制御手段と前記静止画画像処理手段にＣＬＫ信号を供給するＣＬＫ生成手段を有し、前記ＣＬＫ信号生成手段により前記静止画制御手段と前記静止画画像処理手段に供給するＣＬＫ信号の周波数を可変する事を特徴とした撮像装置。【選択図】        図１
2006086838.tif 000002
【特許請求の範囲】
【請求項１】
動画像を撮像する為の第一の半導体撮像素子と、静止画を撮像する為の第二の半導体撮像素子と、前記第一の半導体撮像素子からの出力を動画像として記録、またはパネル表示する為の動画処理手段と前記第二の半導体撮像素子を制御する静止画制御手段と、前記第二の半導体撮像素子から得られる映像信号に対し画像処理を行う静止画画像処理手段と前記静止画制御手段と前記静止画画像処理手段にＣＬＫ信号を供給するＣＬＫ生成手段を有し、前記ＣＬＫ信号生成手段により前記静止画制御手段と前記静止画画像処理手段に供給するＣＬＫ信号の周波数を可変する事を特徴とした撮像装置。
【請求項２】
静止画撮影時以外に前記ＣＬＫ生成手段により前記静止画制御手段と前記静止画画像処理手段に供給するＣＬＫ信号の周波数を低速にする事を特徴とする請求項１記載の撮像装置。
【請求項３】
動画像を撮像する為の第一の半導体撮像素子と、静止画を撮像する為の第二の半導体撮像素子と、前記第一の半導体撮像素子からの出力を動画像として記録、またはパネル表示する為の動画処理手段と前記第二の半導体撮像素子を制御する静止画制御手段と、前記第二の半導体撮像素子から得られる映像信号に対し画像処理を行う静止画画像処理手段と前記静止画制御手段と前記静止画画像処理手段にＣＬＫ信号を供給するＣＬＫ生成手段と電池の残量を検出する電池残量検知手段を有し、前記電池残量検知手段により得られる電池の残量に応じて前記ＣＬＫ信号生成手段により前記静止画制御手段と前記静止画画像処理手段に供給するＣＬＫ信号の周波数を可変する事を特徴とした撮像装置。
【請求項４】
静止画撮影時以外に、前記電池残量検知手段により得られる電池の残量が少ない程、前記ＣＬＫ生成手段により前記静止画制御手段と前記静止画画像処理手段に供給するＣＬＫ信号の周波数をさらに低速にする事を特徴とする請求項３記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばビデオカメラ装置などにおける静止画用の撮像素子及び動画用の撮像素子を有する撮像装置に関する。
【背景技術】
【０００２】
近年のＣＣＤの高画素化に伴い、動画撮影中にも高画質な静止画を撮影する為、静止画撮影時には動画以上の高画素ＣＣＤで画像を取り込む必要性が生じてきており、動画撮像用のＣＣＤに比べ高画素な静止画撮像用のＣＣＤの二つで構成された撮像装置が考えられている。
【０００３】
図４にこのような静止画用ＣＣＤ及び動画用ＣＣＤを用いた撮像システムの従来例における構成図を示す。４００はレンズ群であり、４０１は光量を制御する為のアイリス部、４０２は被写体象の光量を静止画用ＣＣＤ（後述）、動画用ＣＣＤ（後述）に分割する為のハーフミラー、４０３はメカシャッター、４０４は静止画用ＣＣＤ、４０５は４０４のＣＣＤを作動させるＳＣＣＤ制御部、４０６は動画用のＣＣＤ、４０７は４０６のＣＣＤを作動させるＭＣＣＤ制御部、４０８はＣＬＫを発生させる発信器、４０９はＣＣＤからの映像信号に対し画像処理を行う画像処理部、４１０は静止画を記録するためのメモリカード、４１１は動画を記録する為のＤＶテープ、４１２は各制御を行うＣＰＵ、４１３は撮像装置を作動させる為のボタンで構成される操作Ｋｅｙである。
【０００４】
まず電源ＯＮ後に発信器より出力されるＣＬＫにより、画像処理部、ＭＣＣＤ制御部、ＳＣＣＤ制御部にＣＬＫ信号を出力し動画静止画撮影準備モードが起動する。４００のレンズ群、４０１のアイリス部を通った被写体像の光量は４０２のハーフミラーで分割され、動画用ＣＣＤ及びシャッタを通り抜けて静止画用ＣＣＤに撮像される。ＭＣＣＤ制御部では動画用ＣＣＤで出力されるアナログ映像信号をＡ／Ｄ変換し画像処理部に出力し、同様にしてＳＣＣＤ制御部にて静止画用ＣＣＤで出力されるアナログ映像信号をＡ／Ｄ変換し画像処理部に出力する。
【０００５】
画像処理部では、動画用の画像データを基に光量を計算し適切な光量とする為にアイリスを制御、さらにＭＣＣＤ制御部へは電子シャッター速度の設定及びゲイン調整の設定を制御する事でＡＥ（自動露出制御）を行い、さらに焦点を合わせるＡＦ制御、及び画像処理（ホワイトバランス、ノイズリダクション、γ補正など）を行い液晶に表示させる。またＳＣＣＤ制御部より出力される静止画の画像信号及び動画部の画像処理結果を基にゲイン設定、静止画撮影時のメカシャッター速度、電子シャッター速度、さらにはホワイトバランスなどの画像処理を行いつつ動画録画及び静止画撮影の待機状態を維持する。そして操作Ｋｅｙの録画開始ボタンが押されればＤＶテープに録画を開始し、さらには静止画撮影ボタンが押されれば動画録画中、非録画中にかかわらず静止画をメモリカードに記録する。また消費電力を抑えるために、静止画撮影時にのみ静止画用ＣＣＤを作動させるものもある（例えば、特許文献１参照。）。
【特許文献１】特開２００１−８６３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、静止画用撮像素子及び動画用撮像素子を有する撮像装置の従来例においては、静止画撮影時以外にも両方の撮像素子及びそれに付随するＩＣなどを作動させており、消費電力が大きくなりがちである。また特許文献１の様に静止画撮影時のみ静止画部を作動させるものに関しては、静止画撮影要求後に静止画用ＣＣＤ出力の画像処理行程を開始するのでタイムラグが生じ撮像行程に時間がかかり応答性が良くない。この発明はこの様な事情を考慮してなされたものであり、静止画用撮像素子及び動画用撮像素子を有する撮像装置において、消費電力を極力抑えさらに静止画撮像時において高い応答性を示す事を目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成する為に本発明に係わる撮像装置は、動画像を撮像する為の第一の半導体撮像素子と、静止画を撮像する為の第二の半導体撮像素子と、前記第一の半導体撮像素子からの出力を動画像として記録、またはパネル表示する為の動画処理手段と前記第二の半導体撮像素子を制御する静止画制御手段と、前記第二の半導体撮像素子から得られる映像信号に対し画像処理を行う静止画画像処理手段と前記静止画制御手段と前記静止画画像処理手段にＣＬＫ信号を供給するＣＬＫ生成手段を有し、前記ＣＬＫ信号生成手段により前記静止画制御手段と前記静止画画像処理手段に供給するＣＬＫ信号の周波数を可変し、さらには静止画撮影時以外には前記静止画制御手段と前記静止画画像処理手段に供給するＣＬＫ信号の周波数を低くする。
【発明の効果】
【０００８】
本発明に係わる撮像装置は、動画像を撮像する為の第一の半導体撮像素子と、静止画を撮像する為の第二の半導体撮像素子と、前記第一の半導体撮像素子からの出力を動画像として記録、またはパネル表示する為の動画処理手段と前記第二の半導体撮像素子を制御する静止画制御手段と、前記第二の半導体撮像素子から得られる映像信号に対し画像処理を行う静止画画像処理手段と前記静止画制御手段と前記静止画画像処理手段にＣＬＫ信号を供給するＣＬＫ生成手段を有し、前記ＣＬＫ信号生成手段により前記静止画制御手段と前記静止画画像処理手段に供給するＣＬＫ信号の周波数を可変し、さらには静止画撮影時以外には前記静止画制御手段と前記静止画画像処理手段に供給するＣＬＫ信号の周波数を低くする事で、静止画撮影時以外の消費電力を極力抑え、さらに静止画撮影時以外では低速なＣＬＫ信号で静止画用の画像処理行程を随時行う事で静止画撮影時に高い応答性を発揮する事が可能となる。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照しつつ、本発明の実施形態を説明する。
【実施例１】
【００１０】
図１は本発明の実施形態を示す撮像装置の構成図である。１００は被写体像からの光量を収束、及び焦点を合わせるためのＡＦ機構が組み込まれたレンズ群であり、１０１は被写体像近辺の光量を制御する為のアイリス部、１０２はレンズ群を通り抜けた被写体象の光量を静止画用ＣＣＤ（後述）、動画用ＣＣＤ（後述）に分割する為のハーフミラーである。１０３はメカシャッター、１０４はＳＣＣＤ制御部（後述）に制御され、主にハーフミラー、シャッターを抜けた被写体象の光を電気信号に変換する静止画用の半導体撮像素子である静止画用ＣＣＤ、１０５はカメラ部ＤＳＰ（後述）に制御され１０４のＣＣＤを作動させるＳＣＣＤ制御部であり、Ｖドライバ、ＴＧ、ＡＦＥ（不図示）などで構成される。同様に１０６は動画用のＣＣＤ、１０７はカメラ部ＤＳＰ（後述）により制御され、１０６のＣＣＤを作動させるＭＣＣＤ制御部、１０８はカメラ部ＤＳＰ（後述）、ＭＣＣＤ制御部、ＳＣＣＤ制御部の動作クロックを供給する為の発信器である。また１０９はカメラ部ＤＳＰであり、ＣＰＵ（後述）に接続され各ＣＣＤ制御部からの映像信号を基に、ホワイトバランスやノイズリダクション、アパーチャ補正など各画像処理を行い、１００のレンズ群を制御する事によるＡＦ制御、１０１のアイリス、ＣＣＤの電子シャッターなどを映像信号の光量を基に自動露出補正制御、メモリカード（後述）及びＤＶテープ（後述）の制御など本撮像装置のカメラ部全般処理を行っている。また、１１０は１０８の発信器から入力されるクロック波形を任意の周波数に分周または逓倍し、画像処理部Ａ（後述）、ＳＣＣＤ制御部に供給するＣＬＫ制御部、１１１は主にＳＣＣＤ制御部から入力される静止画用の映像信号を基に画像処理を行う画像処理部＿Ａ、１１２はＭＣＣＤ制御部より入力される動画用映像信号を基に画像処理を行う画像処理部＿Ｂで構成される。１１３は画像処理部＿Ａより生成される、ある静止画用フォーマットに圧縮された静止画像データを記録する為のメモリカード、１１４は動画処理部＿Ｂで生成されるＤＶフォーマットの動画像データを記録する為のＤＶテープ、１１５は主にカメラ部ＤＳＰを制御し、操作Ｋｅｙ（後述）のセンシングを行うＣＰＵ、１１６は録画ボタンや、静止画撮影ボタンなど撮像装置を作動させる為のボタンで構成される操作Ｋｅｙ、１１７はバッテリ、１１８はバッテリから出力される電圧を各部に合った電圧値を出力し各ブロックに供給するＤＣ−ＤＣコンバータである。
【００１１】
次に実際の動作を説明する。まず、１１６の操作Ｋｅｙ内の電源ＯＮスイッチ（不図示）を入れ、動画静止画撮影準備モードに切り替えると、１１５のＣＰＵは１０９のカメラ部ＤＳＰにアクセスし、カメラ部ＤＳＰは動画静止画撮影準備モードに入る。動画静止画撮影準備モードとは、１０６の動画用ＣＣＤ及び静止画用ＣＣＤより入力される画像データを基に、自動露出制御、フォーカス制御などを行い、実際に動画及び静止画として撮影される画像を液晶パネル（不図示）、ファインダーなどでモニタするモードの事を意味する。１０８の発振器から出力されるＣＬＫ信号は１０７のＭＣＣＤ制御部及びカメラ部ＤＳＰ内の画像処理部に入力され、動画映像取り込み時におけるＣＬＫ信号（以後ＣＬＫ＿Ｂ）となる。尚、本実施例における動画映像取り込み時におけるＣＬＫ＿Ｂは３６ＭＨｚとする。１１０のＣＬＫ制御部では画像処理部＿Ａ、ＳＣＣＤ制御部に供給するＣＬＫ信号を前述した３６ＭＨｚのＣＬＫ信号を基に生成し、静止画像データ処理用の動作ＣＬＫ（以後ＣＬＫ＿Ａ）とする。特に動画静止画撮影準備モード時は、静止画像を高速に取り込む必要はないので、静止画像データ処理用の動作ＣＬＫ＿Ａを本実施例では３６ＭＨｚを４分周した９ＭＨｚとする。尚ＣＬＫ制御部では４分周のみでなく、幾つかの周波数に変換でき、さらにはＣＬＫ＿Ａを停止、または逓倍する事も可能なプラグラマブルな機能ブロックである。以上の様にして、動画処理部では３６ＭＨｚを動作ＣＬＫ、静止画処理部では９ＭＨｚを動作ＣＬＫとして、動画静止画撮影準備モードは作動する。
【００１２】
本実施例ではＣＬＫ＿Ａを９ＭＨｚとしたが、もちろんそれ以外の周波数でも構わない。１００のレンズ群に入射した被写体像の光量は１０１のアイリスを通過し、１０２のハーフミラーに到達する。ハーフミラーに到達した光量は動画像系と静止画像系用の光量に分割される。ハーフミラーから１０６の動画用ＣＣＤに入射した光量は、１０７のＭＣＣＤ制御部からの制御信号により、３６ＭＨｚ周期で１画素ずつアナログ電気信号に変換された映像信号を出力する。尚本実施例では動画系をＮＴＳＣで処理するので、１フィールド分の映像信号を取り出すのに１／６０［ｓ］要し、１フレーム分の映像信号を取り出すのに１／３０［ｓ］要する。ＭＣＣＤ制御部により、デジタルに変換された映像信号はカメラ部ＤＳＰ内の画像処理部＿Ｂに入力され一連の画像処理を開始する。まず取り込まれた画像データを基に、焦点を合わせるためのＡＦ（オートフォーカス）処理を、１００のレンズ群を作動させる事で随時調整しＡＦ処理を行う。また、取り込まれたフレーム単位毎の画像データを基に測光データを算出し、適正な光量を得る為のアイリスの絞り制御、さらにＭＣＣＤ制御部へは電子シャッター速度の設定及びゲイン調整の設定を行いつつ、総合的にＡＥ（自動露出補正）処理を行う。またホワイトバランス、ノイズリダクション、アパーチャ補正、ガンマ補正等の処理を行い液晶パネル等に動画を出力する。
【００１３】
以上の様に動画処理部ではＡＦ、ＡＥ、画像処理を随時行い動画を出力する。次に静止画部の動画静止画撮影準備モードの説明をする。１０２のハーフミラーから入射される被写体の光量は、１０３のメカシャッターを通過し、１０４の静止画用ＣＣＤに入射される。静止画用ＣＣＤに入射した光量はＳＣＣＤ制御部からの制御信号により、９ＭＨｚ周期の比較的低速で１画素ずつアナログ電気信号に変換された映像信号をＳＣＣＤ制御部に出力する。ＳＣＣＤ制御部では入力されたアナログ映像信号に対し適正なゲインをかけて増幅させて、カメラ部ＤＳＰ内の画像処理部＿Ａに出力する。ＡＦに関しては、画角、焦点とも動画用ＣＣＤと同じになるようにレンズ群との距離は保たれているので、動画用ＣＣＤの出力によるＡＦ制御で静止画のＡＦ制御も兼ねる事ができる。また、ＡＥに関しては動画用ＣＣＤ出力を基にしたＡＥ制御によって制御されるアイリスの開き具合を示すアイリスエンコーダ（不図示）の出力、及びＥＶ値を画像処理部＿Ｂより読み出し、さらに静止画用ＣＣＤより出力される映像信号の測光値を基に、ＳＣＣＤ制御部にアクセスする事で静止画用ＣＣＤの電子シャッターの速度及び映像信号のゲイン設定を最適な光量になるように可変する。また、この処理に伴い実際の静止画取り込み時に作動する１０３であるメカシャッターの最適なシャッター速度を常時計算する。
【００１４】
以上の様に動画処理部部のＡＥ処理に付随して、電子シャッター、ゲイン設定を制御しつつ静止画用のＡＥ処理を行う事で、ＣＣＤの特性の違いなどによるＡＥの誤差を吸収する。この様に動画静止画撮影準備モード時は、９ＭＨｚの低速の動作ＣＬＫにより、静止画用ＣＣＤより取り込んだ映像信号を基にＡＥ処理を行い静止画撮影時の準備を整えておく。
【００１５】
次に操作Ｋｅｙ内の録画ボタンが押されれば、ＣＰＵはカメラ部ＤＳＰに対し、動画記録の設定を行い画像処理部＿Ｂより１１４ＤＶテープにＤＶフォーマットの動画が記録される。また記録時も同様にＡＦ、ＡＥ、画像処理は行われる。さらに操作Ｋｅｙ内の静止画撮影ボタンが押されると、ＣＰＵはカメラ部ＤＳＰに対し静止画撮影の設定を行う。
【００１６】
まず、ＣＬＫ制御部の設定を変える事でＣＬＫ＿Ａを９ＭＨｚから３６ＭＨｚに設定する。そして、動画静止画撮影準備モード時に計算されたメカシャッター速度を基に、１０３のメカシャッターを適正な時間だけ開き被写体像の光量を静止画用ＣＣＤに露出させる。そしてＳＣＣＤ制御部は３６ＭＨｚの高速ＣＬＫで静止画用ＣＣＤより、画像信号を受信しＡ／Ｄ変換をしてカメラ部ＤＳＰ内の画像処理部Ａに出力する。尚光量等の関係で、メカシャッターを利用する必要がない場合は電子シャッターのみの制御でも構わない。次に画像処理部＿Ａに送られた静止画像データは、ホワイトバランス、ガンマ補正、データ圧縮などの画像処理を行い、１１３のメモリカードへの記録といった一連の動作を３６ＭＨｚの高速ＣＬＫで行う。尚本実施例では３６ＭＨｚに設定したが、ＣＬＫ制御部で逓倍して３６ＭＨｚ以上の高速ＣＬＫで静止画取り込み動作をおこなってもよい。
【００１７】
以上の様に、静止画取り込み時以外は静止画部の動作ＣＬＫを低速に設定し、静止画撮影時に必要な情報を随時計算しながら動作させる事で、動画撮影中でも静止画撮影時にタイムラグを発生させる事なく静止画を取り込み、消費電力を削減することができる。
【実施例２】
【００１８】
次に本発明に係わる第２の実施例について説明する。図２は第２の実施例に関する実施形態を示す撮像装置の構成図である。２１８のＤＣ−ＤＣコンバータから、ＣＰＵへバッテリの残量を示す残量信号が出力されている以外の構成は第一の実施例と同じであるので説明は割愛する。
【００１９】
実施例２の基本的な動作は実施例１の動作に加え、ＤＣ−ＤＣコンバータからの残量信号によるバッテリの残量に応じて、ＣＬＫ＿Ａの周波数を可変する様に動作する。例として、図３にバッテリ残量と静止画取り込み時のＣＬＫ＿Ａ、静止画取り込み時以外のＣＬＫ＿Ａのテーブルを示す。
【００２０】
図３のバッテリ残量値は１００％が充分にバッテリが残っている状態であり、小さくなるほどバッテリの残量が少なくなる事を示している。また本テーブルはＣＰＵ内のメモリに事前に記録されるものである。まず電池の残量が１００〜８１［％］の時は、２１０のＣＬＫ制御部により、動画静止画撮影準備モード時のＣＬＫ＿Ｂを９ＭＨｚ、静止画取り込み時のＣＬＫ＿Ｂを７２ＭＨｚに設定し、静止画取り込みを高速に行う。同様に電池の残量が８０〜６１［％］の時は動画静止画撮影準備モード時のＣＬＫ＿Ｂを７ＭＨｚ、静止画取り込み時のＣＬＫ＿Ｂを７２ＭＨｚに設定し、消費電力をさらに削減する。
【００２１】
また電池の残量が６０〜４１［％］の時は動画静止画撮影準備モード時のＣＬＫ＿Ｂを５ＭＨｚ、静止画取り込み時のＣＬＫ＿Ｂを３６ＭＨｚに設定し動作させる。
【００２２】
以上の様にバッテリの残量が少なくなるに従い、動画静止画撮影準備モード時、及び静止画取り込み時のＣＬＫ＿Ｂの周波数を落とし消費電力を削減する。
【００２３】
また、省エネモードを設けユーザに選択された時のみ、本実施例の様にバッテリの残量に従いＣＬＫ＿Ｂの周波数を落としても良い。
【００２４】
さらには、複数のテーブルをＣＰＵ内に持ち、複数の省エネモードから一つの省エネモードをユーザに選択させ、対応したテーブルを読み出しＣＬＫ＿Ｂを可変する様に動作しても良い。
【００２５】
以上述べた様に、バッテリの残量に応じてＣＬＫ＿Ｂの周波数をさらに落とす事で消費電力をさらに削減し、またバッテリを長持ちさせる事が可能となる。
【図面の簡単な説明】
【００２６】
【図１】実施例１における構成図
【図２】実施例２における構成図
【図３】実施例２におけるバッテリ−ＣＬＫ＿Ｂテーブル
【図４】従来例における構成図
【符号の説明】
【００２７】
１００  実施例１におけるレンズ群
１０１  実施例１におけるアイリス
１０２  実施例１におけるハーフミラー
１０３  実施例１におけるメカシャッター
１０４  実施例１における静止画用ＣＣＤ
１０５  実施例１における静止画用ＣＣＤ制御部
１０６  実施例１における動画用ＣＣＤ
１０７  実施例１における動画用ＭＣＣＤ制御部
１０８  実施例１における発信器
１０９  実施例１におけるカメラ部ＤＳＰ
１１０  実施例１におけるＣＬＫ制御部
１１１  実施例１における静止画用画像処理部
１１２  実施例１における動画用画像処理部
１１３  実施例１におけるメモリカード
１１４  実施例１におけるＤＶテープ
１１５  実施例１におけるＣＰＵ
１１６  実施例１における操作Ｋｅｙ
１１７  実施例１におけるバッテリ
１１８  実施例１におけるＤＣ−ＤＣコンバータ
２００  実施例２におけるレンズ群
２０１  実施例２におけるアイリス
２０２  実施例２におけるハーフミラー
２０３  実施例２におけるメカシャッター
２０４  実施例２における静止画用ＣＣＤ
２０５  実施例２における静止画用ＣＣＤ制御部
２０６  実施例２における動画用ＣＣＤ
２０７  実施例２における動画用ＭＣＣＤ制御部
２０８  実施例２における発信器
２０９  実施例２におけるカメラ部ＤＳＰ
２１０  実施例２におけるＣＬＫ制御部
２１１  実施例２における静止画用画像処理部
２１２  実施例２における動画用画像処理部
２１３  実施例２におけるメモリカード
２１４  実施例２におけるＤＶテープ
２１５  実施例２におけるＣＰＵ
２１６  実施例２における操作Ｋｅｙ
２１７  実施例２におけるバッテリ
２１８  実施例２におけるＤＣ−ＤＣコンバータ
４００  従来例におけるレンズ群
４０１  従来例におけるアイリス
４０２  従来例におけるハーフミラー
４０３  従来例におけるメカシャッター
４０４  従来例における静止画用ＣＣＤ
４０５  従来例における静止画用ＣＣＤ制御部
４０６  従来例における動画用ＣＣＤ
４０７  従来例における動画用ＣＣＤ制御部
４０８  従来例における発信器
４０９  従来例におけるカメラ部ＤＳＰ
４１０  従来例におけるメモリカード
４１１  従来例におけるＤＶテープ
４１２  従来例におけるＣＰＵ
４１３  従来例における操作Ｋｅｙ
【図１】
2006086838.tif 000003
【図２】
2006086838.tif 000004
【図３】
2006086838.tif 000005
【図４】
2006086838.tif 000006