(57)【要約】【課題】対向放電電圧の低い構造で安定的なサステインマージンを確保して駆動効率の向上を可能にしたプラズマディスプレイパネルの駆動方法を提供する。【解決手段】多数のスキャン電極Ｙ、サステイン電極Ｚ及びアドレス電極Ｘを初期化期間、アドレス期間及びサステイン期間に時分割駆動するプラズマディスプレイパネルの駆動方法において、サステイン期間の間、アドレス電極Ｘに実質的に正極性の直流電圧を印加する段階と；サステイン期間の間、スキャン電極Ｙに正極性の第１サステインパルスＶysを印加して、サステイン電極Ｚに正極性の第２サステインパルスＶzsを印加する段階とを含む。【選択図】図１０
2006113592.tif 000002
【特許請求の範囲】
【請求項１】
多数のスキャン電極、サステイン電極及びアドレス電極を初期化期間、アドレス期間及びサステイン期間に時分割駆動するプラズマディスプレイパネルの駆動方法において、
前記サステイン期間の間、前記アドレス電極に実質的に正極性の直流電圧を印加する段階と、
前記サステイン期間の間、前記スキャン電極に正極性の第１サステインパルスを印加し、さらに前記サステイン電極に正極性の第２サステインパルスを印加する段階とを含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記サステインパルスの電圧は、前記アドレス電極と前記スキャン電極または前記アドレス電極とサステイン電極の間で対向放電が起こり得る電圧より大きいことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記直流電圧は、放電セルを選択するために前記アドレス期間の間に前記アドレス電極に印加されるデータ電圧と実質的に同一の電圧であることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記直流電圧は、前記サステイン電圧より小さいことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
多数のスキャン電極、サステイン電極及びアドレス電極を初期化期間、アドレス期間及びサステイン期間に時分割駆動するプラズマディスプレイパネルの駆動方法において、
前記サステイン期間の間、前記スキャン電極及びサステイン電極に正極性のサステインパルスを交互に印加する段階と、
前記サステインパルスに対応して、前記アドレス電極に少なくとも１回以上正極性の補助パルスを供給する段階とを含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項６】
前記サステインパルスは、前記アドレス電極と前記スキャン電極または前記アドレス電極と前記サステイン電極の間で対向放電が起こり得る電圧より大きいことを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記補助パルスの電圧は、放電セルを選択するために前記アドレス期間の間に前記アドレス電極に印加されるデータ電圧と実質的に同一の電圧であることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記補助パルスは、前記サステイン電圧より小さいことを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記補助パルスの電圧は、前記サステインパルスの高電位維持期間の間、上昇した後に高電位を維持し、前記サステインパルスの１次電圧下降期間の間、前記高電位を維持した後、前記サステインパルスの２次電圧下降期間の間、電圧が低電位に下降することを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
多数のスキャン電極、多数のサステイン電極及び多数のアドレス電極を初期化期間、アドレス期間及びサステイン期間に時分割駆動するプラズマディスプレイパネルの駆動方法において、
前記サステイン期間の間に前記サステイン電極及び前記スキャン電極に負極性のサステインパルスを交互に供給する段階を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記サステインパルスは、前記アドレス電極と前記サステイン電極または前記アドレス電極と前記スキャン電極の間で対向放電が起こり得る電圧より大きいことを特徴とする請求項１０に記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記サステイン電極に前記サステインパルスが印加された後に、前記スキャン電極に前記サステインパルスが印加されることを特徴とする請求項１０に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
サステイン電極に印加される電圧を示すＺ軸、前記Ｚ軸と直交し、アドレス電極に印加される電圧を示すＸ軸及び前記Ｚ軸とＸ軸とが交差する原点を通り過ぎ、前記Ｚ軸とＸ軸とがなす直交座標の第１四分面と第３四分面に存在するＹ軸と、前記アドレス電極とスキャン電極との間に放電が開始される電圧、前記アドレス電極とサステイン電極との間に放電が開始される電圧及び前記スキャン電極とサステイン電極との間に放電が開始される電圧を含み、前記Ｘ、Ｙ及びＺ軸を含めた座標上に形成される非放電領域及び前記非放電領域の外部に形成される放電領域に基づいて前記電極を駆動するプラズマディスプレイパネルの駆動方法において、
前記サステイン期間の間、前記アドレス電極に第１電圧を印加して、前記Ｚ軸の近くの放電領域に存在するオン-セル時の壁電圧を前記非放電領域の第１位置に移動させる段階と、
前記スキャン電極に第２電圧を印加して、前記第１位置に存在する前記オン-セル時の壁電圧を前記放電領域内の第１位置に移動させる段階と、
前記スキャン電極の電圧を前記第２電圧に維持させて、前記サステイン電極上の壁電荷の蓄積を誘導し、前記オン-セル時の壁電圧を前記放電領域内の第１位置から前記非放電領域内の第２位置に移動させる段階と、
前記スキャン電極の電圧を低下させて、前記オン-セル時の壁電圧を前記非放電領域内の第２位置から前記非放電領域内の第３位置に移動させる段階と、
前記サステイン電極に第３電圧を印加して、前記オン-セル時の壁電圧を前記非放電領域内の第３位置から前記放電領域内の第２位置に移動させる段階と、
前記サステイン電極の電圧を前記第３電圧に維持させて、前記スキャン電極の壁電荷の蓄積を誘導し、前記オン-セル時の壁電圧を前記放電領域内の第２位置から前記非放電領域内の第２位置に帰還させる段階と、
前記サステイン電極の電圧を低下させて、前記オン-セル時の壁電圧を前記非放電領域内の第２位置から前記放電領域内の第１位置に帰還させる段階とを含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１４】
前記第１電圧は、実質的に正極性の直流電圧であることを特徴とする請求項１３に記載のプラズマディスプレイパネルの駆動方法。
【請求項１５】
前記第２電圧及び第３電圧は、前記アドレス電極と前記スキャン電極または前記アドレス電極と前記サステイン電極の間で対向放電が起こり得る電圧より大きいことを特徴とする請求項１３に記載のプラズマディスプレイパネルの駆動方法。
【請求項１６】
前記第１電圧は、前記第２電圧及び前記第３電圧より小さいことを特徴とする請求項１３に記載のプラズマディスプレイパネルの駆動方法。
【請求項１７】
前記非放電領域内の第１位置と前記放電領域内の第１位置の各々は、前記第３四分面内に存在し、
前記非放電領域内の第２位置は、前記第３四分面と第４四分面との間の前記Ｘ軸の近くに存在し、
前記非放電領域内の第３位置と前記放電領域内の第２位置の各々は、前記第１四分面内に存在することを特徴とする請求項１３に記載のプラズマディスプレイパネルの駆動方法。
【請求項１８】
サステイン電極に印加される電圧を示すＺ軸、前記Ｚ軸と直交し、アドレス電極に印加される電圧を示すＸ軸及び前記Ｚ軸とＸ軸とが交差する原点を通り過ぎ、前記Ｚ軸とＸ軸とが成す直交座標の１四分面と３四分面に存在するＹ軸と、前記アドレス電極とスキャン電極との間に放電が開始される電圧、前記アドレス電極とサステイン電極との間に放電が開始される電圧及び前記スキャン電極とサステイン電極との間に放電が開始される電圧を含み、前記Ｘ、Ｙ及びＺ軸を含めた座標上に形成される非放電領域及び前記非放電領域の外部に形成される放電領域に基づいて前記電極を駆動するプラズマディスプレイパネルの駆動方法において、
サステイン期間の間、前記スキャン電極に第１電圧を印加して、オン-セル時の壁電圧を前記非放電領域の第１位置から前記放電領域内の第２位置に移動させる第１段階と、
前記スキャン電極の電圧が第１電圧に維持される間、前記アドレス電極に第２電圧を印加して、前記オン-セル時の壁電圧を前記放電領域内の第２位置から前記放電領域内の第３位置に移動させる第２段階と、
前記スキャン電極及びアドレス電極の電圧を維持させて、前記サステイン電極の壁電荷の蓄積を誘導して、前記オン-セル時の壁電圧を前記放電領域の第３位置から前記非放電領域内の第１位置に移動させる第３段階と、
前記アドレス電極の電圧が第２電圧に維持される間、前記スキャン電極の電圧を低下させて、前記オン-セル時の壁電圧を前記非放電領域内の第１位置から前記放電領域内の第４位置に移動させる第４段階と、
前記スキャン電極の電圧が低下される間、前記アドレス電極の電圧を低下させて、前記オン-セル時の壁電圧を前記放電領域内の第４位置から前記非放電領域内の第２位置に移動させる第５段階と、
前記サステイン電極に第３電圧を印加して、前記オン-セル時の壁電圧を前記非放電領域内の第２位置から前記放電領域内の第５位置に移動させる第６段階と、
前記サステイン電極の電圧が第３電圧に維持される間、前記アドレス電極に前記第２電圧を印加して、前記オン-セル時の壁電圧を前記放電領域内の第５位置から前記放電領域内の第６位置に移動させる第７段階と、
前記サステイン電極及びアドレス電極の電圧を維持させて、前記オン-セル時の壁電圧を前記放電領域内の第６位置から前記非放電領域内の第１位置に帰還させる第８段階と、
前記アドレス電極の電圧が維持される間、前記サステイン電極の電圧を低下させて、前記オン-セル時の壁電圧を前記非放電領域内の第１位置から前記非放電領域内の第１位置に帰還させる第９段階と、
前記サステイン電極の電圧が低下される間、前記アドレス電極の電圧を低下させて、前記オン-セル時の壁電圧を前記放電領域内の第１位置から前記非放電領域内の第３位置に移動させる第１０段階と、
前記スキャン電極に前記第１電圧を印加して、前記オン-セル時の壁電圧を前記非放電領域内の第２位置から前記放電領域内の第７位置に移動させる第１１段階と、
前記スキャン電極の電圧が第１電圧に維持される間、前記アドレス電極に第２電圧を印加して、前記オン-セル時の壁電圧を前記放電領域内の第７位置から前記放電領域内の第８位置に移動させる第１２段階と、
前記スキャン電極及びアドレス電極の電圧を維持させて、前記サステイン電極の壁電荷の蓄積を誘導し、前記オン-セル時の壁電圧を前記放電領域内の第８位置から前記非放電領域内の第１位置に帰還させる第１３段階と、
前記アドレス電極の電圧が維持される間、前記スキャン電極の電圧を低下させて、前記オン-セル時の壁電圧を前記非放電領域内の第１位置から前記放電領域内の第４位置に移動させる第１４段階と、
前記スキャン電極の電圧が低下される間、前記アドレス電極の電圧を低下させて、前記オン-セル時の壁電圧を前記放電領域内の第４位置から前記非放電領域内の第２位置に移動させる第１５段階と、
前記サステイン電極に第３電圧を印加して、前記オン-セル時の壁電圧を前記非放電領域内の第２位置から前記放電領域内の第５位置に移動させる第１６段階と、
前記サステイン電極の電圧が前記第３電圧に維持される間、前記アドレス電極に前記第２電圧を印加して、前記オン-セル時の壁電圧を前記放電領域内の第５位置から前記放電領域内の第６位置に移動させる第１７段階と、
前記サステイン電極及びアドレス電極の電圧を維持させて、前記オン-セル時の壁電圧を前記放電領域内の第６位置から前記非放電領域内の第１位置に帰還させる第１８段階と、
前記アドレス電圧が維持される間、前記サステイン電極の電圧を低下させて、前記オン-セル時の壁電圧を前記非放電領域内の第１位置から前記放電領域内の第１位置に移動させる第１９段階と、
前記サステイン電極の電圧が低下される間、前記アドレス電極の電圧を低下させて、前記オン-セル時の壁電圧を前記放電領域内の第１位置から前記非放電領域内の第３位置に移動させる第２０段階とを含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１９】
前記第１段階ないし第１０段階の間でサステイン放電が発生したオン-セル時は、残りのサステイン期間の間に前記第１１段階ないし第２０段階を繰り返すことを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２０】
前記第１電圧は、前記アドレス電極と前記スキャン電極との間で放電が起こり得る電圧より大きいことを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２１】
前記第２電圧は、放電セルを選択するために前記アドレス期間の間に前記アドレス電極に印加されるデータ電圧と実質的に同一の電圧であることを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２２】
前記第２電圧は、前記第１及び第３電圧が一定に維持される第１維持期間の間に上昇し、前記第１及び第３電圧が一定に維持される第２維持期間と前記第１及び第３電圧が下降する第１下降期間の間に一定に維持され、前記第１及び第３電圧が下降する第２下降期間の間に下降することを特徴とする請求項２１に記載のプラズマディスプレイパネルの駆動方法。
【請求項２３】
前記第３電圧及び第１電圧は、前記アドレス電極と前記サステイン電極または前記アドレス電極と前記スキャン電極の間で放電が起こり得る電圧より大きいことを特徴とする請求項２１に記載のプラズマディスプレイパネルの駆動方法。
【請求項２４】
前記第２電圧は、前記第１電圧及び第３電圧より小さいことを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２５】
前記放電領域内の第１位置は、第２四分面と前記第３四分面との間のＺ軸の近くに存在し、
前記放電領域内の第２、第３、第７及び第８位置は、前記第３四分面内に存在し、
前記放電領域内の第４、第５及び第６位置、前記非放電領域内の第２及び第３位置は前記第１四分面内に存在し、
前記非放電領域内の第１位置は前記Ｚ軸と前記Ｘ軸とが交差する原点の近くに存在することを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２６】
サステイン電極に印加される電圧を示すＺ軸、前記Ｚ軸と直交し、アドレス電極に印加される電圧を示すＸ軸及び前記Ｚ軸とＸ軸とが交差する原点を通り過ぎ、前記Ｚ軸とＸ軸とが成す直交座標の第１四分面と第３四分面に存在するＹ軸と、前記アドレス電極とスキャン電極との間に放電が開始される電圧、前記アドレス電極とサステイン電極との間に放電が開始される電圧及び前記スキャン電極とサステイン電極との間に放電が開始される電圧を含み、前記Ｘ、Ｙ及びＺ軸を含めた座標上に形成される非放電領域及び前記非放電領域の外部に形成される放電領域に基づいて前記電極を駆動するプラズマディスプレイパネルの駆動方法において、
サステイン期間の間、前記サステイン電極に負極性の第１電圧を印加して、前記非放電領域内の第１初期位置に存在するオン-セル時の壁電圧を前記放電領域内の第１位置に移動させる段階と、
前記サステイン電極の電圧を維持させて、前記スキャン電極の壁電荷の蓄積を誘導し、前記オン-セル時の壁電圧を前記放電領域内の第１位置から前記非放電領域内の第１位置に移動させる段階と、
前記サステイン電極の電圧を低下させて、前記オン-セル時の壁電圧を前記非放電領域内の第１位置から前記非放電領域内の第２位置に移動させる段階と、
前記スキャン電極に負極性の第２電圧を印加して、前記オン-セル時の壁電圧を前記非放電領域内の第２初期位置から前記放電領域内の第２位置に移動させる段階と、
前記スキャン電極の電圧を維持させて、前記サステイン電極の壁電荷の蓄積を誘導し、前記オン-セル時の壁電圧を前記放電領域内の第２位置から前記非放電領域内の第２位置に帰還させる段階と、
前記スキャン電極の電圧を低下させて、前記オン-セル時の壁電圧を前記非放電領域内の第２位置から前記非放電領域内の第３位置に帰還させる段階とを含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２７】
前記第１電圧及び第２電圧は、前記アドレス電極と前記サステイン電極または前記アドレス電極と前記スキャン電極の間で放電が起こり得る電圧より大きいことを特徴とする請求項２６に記載のプラズマディスプレイパネルの駆動方法。
【請求項２８】
前記第１初期位置、前記放電領域内の第１位置及び前記非放電領域内の第３位置は前記第３四分面内に存在し、
前記非放電領域内の第１位置は前記Ｘ軸と前記Ｚ軸とが交差する原点の近くに存在し、
前記非放電領域内の第２位置は前記第１四分面と前記第４四分面との間の前記Ｚ軸の近くに存在し、
前記第２初期位置は前記第１四分面内に存在することを特徴とする請求項２６に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法に関し、特に、対向放電電圧の低い構造で安定的なサステインマージンを確保して駆動効率の向上を可能にしたプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「ＰＤＰ」と称する）は、Ｈｅ＋Ｘｅ、Ｎｅ＋ＸｅまたはＨｅ＋Ｘｅ＋Ｎｅ等の不活性混合ガスの放電の際に発生する１４７ｎｍの紫外線により蛍光体を発光させることによって、文字またはグラフィクを含めた画像を表示する。このようなＰＤＰは、薄膜化と大型化が容易であると共に、最近の技術開発によって一層向上した画質を提供する。特に、３電極交流面放電型ＰＤＰは、放電の際に表面に壁電荷が蓄積され、放電により発生されるスパッタリングから電極を保護するため、低電圧駆動と長寿命の利点を有する。
【０００３】
図１を参照すると、３電極交流面放電型ＰＤＰの放電セルは、上部基板１０上に形成されたスキャン電極Ｙ及びサステイン電極Ｚと、下部基板１８上に形成されたアドレス電極Ｘと備える。スキャン電極Ｙとサステイン電極Ｚの各々は、透明電極１２Ｙ、１２Ｚと透明電極１２Ｙ、１２Ｚの線幅より小さい線幅を有して透明電極の一側の縁に形成される金属バス電極１３Ｙ、１３Ｚとを含む。
【０００４】
透明電極１２Ｙ、１２Ｚは、通常インジウムティンオキサイド（ＩＴＯ）で上部基板１０上に形成される。金属バス電極１３Ｙ、１３Ｚは、通常クロム（Ｃｒ）等の金属で透明電極１２Ｙ、１２Ｚ上に形成されて抵抗の高い透明電極１２Ｙ、１２Ｚによる電圧降下を低減させる役割をする。スキャン電極Ｙとサステイン電極Ｚが並べて形成された上部基板１０には、上部誘電体層１４と保護膜１６とが積層される。上部誘電体層１４には、プラズマ放電の際に発生された壁電荷が蓄積される。保護膜１６は、プラズマ放電の際に発生されたスパッタリングによる上部誘電体層１４の損傷を防ぐと共に２次電子の放出の効率を向上させる。保護膜１６としては通常酸化マグネシウム（ＭｇＯ）が用いられる。
【０００５】
アドレス電極Ｘが形成された下部基板１８上には、下部誘電体層２２、隔壁２４が形成され、下部誘電体層２２と隔壁２４の表面には、蛍光体層２６が塗布される。アドレス電極Ｘは、スキャン電極Ｙ及びサステイン電極Ｚと交差される方向に形成される。隔壁２４は、アドレス電極Ｘと並べて形成されて放電により生成された紫外線及び可視光が隣接した放電セルに漏れることを防ぐ。蛍光体層２６は、プラズマ放電の際に発生された紫外線により励起され、赤色、緑色または青色の中の何れか一つの可視光線を発生する。上/下部基板１０、１８と隔壁２４との間に設けられた放電空間には、不活性混合ガスが注入される。
【０００６】
ＰＤＰは、画像の階調を実現するために、一つのフレームを発光の回数の異なる多数のサブフィールドに分けて時分割駆動する。各サブフィールドは、全画面を初期化させるための初期化期間と、走査ラインを選択し、選択された走査ラインでセルを選択するためのアドレス期間と、放電の回数に従って階調を実現するサステイン期間に分けられる。
【０００７】
ここで、初期化期間は、上昇ランプ波形が供給されるセットアップ期間と下降ランプ波形が供給されるセットダウン期間に分けられる。例えば、２５６階調で画像を表示しようとする場合に、図２のように１/４０秒に該当するフレーム期間（１６．６７ｍｓ）は、八つのサブフィールドＳＦ１ないしＳＦ８に分けられる。八つのサブフィールドＳＦ１ないしＳＦ８の各々は、前述のように、初期化期間、アドレス期間とサステイン期間に分けられる。各サブフィールドの初期化期間とアドレス期間は、各サブフィールドごとに同一である反面、サステイン期間は、各サブフィールドで２n（ｎ＝０、１、２、３、４、５、６、７）の比率に増加される。
【０００８】
図３は、二つのサブフィールドに供給されるＰＤＰの駆動波形を示す。
図３を参照すると、ＰＤＰは、全画面を初期化させるための初期化期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けて駆動される。
【０００９】
初期化期間において、セットアップ期間には、全てのスキャン電極Ｙに上昇ランプ波形が同時に印加される。この上昇ランプ波形により全画面のセル内には、微弱な放電が発生することによってセル内に壁電荷が生成される。セットダウン期間には、上昇ランプ波形が供給された後、上昇ランプ波形のピーク電圧より低い正極性（＋）電圧から下降する下降ランプ波形がスキャン電極Ｙに同時に印加される。下降ランプ波形は、セル内に微弱な消去放電を発生させることによって、セットアップ放電により生成された壁電荷及び空間電荷の中、不要電荷を消失させて全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００１０】
アドレス期間には、負極性（−）のスキャンパルスＶscanがスキャン電極Ｙに順次に印加されると同時に、アドレス電極Ｘに正極性（＋）のデータパルスＶｄが印加される。このスキャンパルスＶscanとデータパルスＶｄとの電圧差と初期化期間に生成された壁電圧が加わることによって、データパルスＶｄが印加されるセル内にはアドレス放電が発生する。アドレス放電により選択されたセル内には壁電荷が生成される。
一方、セットダウン期間とアドレス期間の間にサステイン電極Ｚには、サステイン電圧レベルＶｓの正極性（＋）の直流電圧が供給される。
【００１１】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚに交互に正極性（＋）のサステインパルスｓｕｓが印加される。そうすると、アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスｓｕｓが加わることによって、サステインパルスｓｕｓが印加される度にスキャン電極Ｙとサステイン電極Ｚとの間に面放電形式でにサステイン放電が発生する。
【００１２】
このようなサステインパルスは、図４に示したように、サステインパルスが上昇する上昇期間（ｔ１１とｔ２との間及びｔ４１とｔ５との間）、サステインパルスが維持される維持期間（ｔ２とｔ３１との間及びｔ５とｔ６１との間）及びサステインパルスが下降する下降期間（ｔ３１とｔ４との間及びｔ６１とｔ７との間）を含む。
【００１３】
この際、図４に示したサステインパルスの区間に従ってスキャン電極及びサステイン電極から発生されるサステイン放電の発生原理を、図５のような六角形状の電圧曲線（Ｖｔ閉曲線）を用いて詳細に説明する。ここで、電圧曲線（Ｖｔ閉曲線）は、ＰＤＰの放電発生原理及び電圧マージンを測定するための方法として用いられている。
【００１４】
図５で電圧曲線の内部の六角形領域は、放電セルの内部のセル電圧が移動する領域である。セル電圧が六角形の内部領域に位置すると、放電が発生しない（即ち、セル電圧が六角形の外部領域に位置される際に放電が発生する。）。換言すると、電圧曲線の内部は放電セルの内部に放電が発生されない非放電領域であり、電圧曲線の外部は、放電セルの内部に放電が発生する放電領域である。ここで、Ｙ（−）はスキャン電極Ｙに負極性（−）の電圧が印加される際にセル電圧が動く方向を示す。同様に、Ｙ（＋）、Ｘ（＋）、Ｘ（−）、Ｚ（＋）、Ｚ（−）の各々は、スキャン電極Ｙ、アドレス電極Ｘ及びサステイン電極Ｚに負極性（−）または正極性（＋）の電圧が印加される際にセル電圧が動く方向を示す。
【００１５】
また、電圧曲線グラフの第１四分面(first quarter face「第１象限」)の対向放電領域に表示されるＶｔｘｙは、アドレス電極Ｘに電圧が印加される場合、アドレス電極Ｘとスキャン電極Ｙとの間に放電が開始される電圧を示す。従って、電圧曲線グラフの第１四分面の対向放電領域を示す直線は、アドレス電極Ｘとスキャン電極Ｙとの間の放電が開始される電圧だけの長さに設定される。そして、電圧曲線グラフの第１四分面の面放電領域に表示されるＶｔｚｙは、サステイン電極Ｚに電圧が印加される場合、サステイン電極Ｚとスキャン電極Ｙとの間に放電が開始される電圧を示す。同様に、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ、Ｖｔｙｘの各々も電極間の放電開始電圧を示す。一方、Ｖｔｘｙ、Ｖｔｚｙ、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ及びＶｔｙｘ等の電圧は、パネルごとに多少変わり、（セルの大きさ及び工程の偏差等により）これに従って電圧曲線の形状も多少変わる。
【００１６】
サステイン期間の動作過程を説明すると、アドレス放電が発生された放電セル、即ち、オン−セル(on cell)時の壁電圧は、図６に示したように−Ｘ軸であるＡ点に位置する。換言すると、図４に示したサステインパルスのｔ１時点でオン−セル時の壁電圧は、Ａ点に位置する。以後、スキャン電極Ｙに正極性（＋）のサステインパルスが印加されるｔ１１時点でオン−セル時の壁電圧は、Ａ点に位置したオン−セル時の壁電圧と正極性（＋）のサステインパルスの電圧値が加えられ、図７に示したようにグラフの第３四分面(third quarter face「第３象限」)に位置した面放電領域を経由（即ち、Ｙ（＋）側に移動）して移動する。この際、オン−セル時の壁電圧はｔ２時点で正極性（＋）に上昇するサステインパルスとＡ点に位置したオン−セル時の壁電圧によりＢ点に移動し、放電セルには、スキャン電極Ｙとサステイン電極Ｚとの間にサステイン放電が発生する。サステインパルスが維持されるｔ３時点には、サステイン電極Ｚに壁電荷が蓄積し、スキャン電極Ｙは放電が消滅するため、オン−セル時の壁電圧は、Ｂ点からＣ点に移動する。以後、スキャン電極Ｙに供給されるサステインパルスが消失するｔ４時点でオン−セル時の壁電圧は、消失するサステインパルスの電圧値によりＣ点からＤ点に移動する。
【００１７】
サステイン電極Ｚにサステインパルスが供給されるｔ４１時点で、オン−セル時の壁電圧は、Ｄ点に位置したオン−セル時の壁電圧と正極性（＋）のサステインパルスの電圧値が加えられ、図８に示したように、グラフの第１四分面に位置した面放電領域を経由（即ち、Ｚ（＋）側に移動）して移動する。これに従って、オン−セル時の壁電圧は、ｔ５時点で正極性（＋）に上昇するサステインパルスの電圧値とＤ点に位置したオン−セル時の壁電圧によりＥ点に移動し、放電セルからはサステイン電極Ｚとスキャン電極Ｙとの間にサステイン放電が発生する。サステインパルスが維持されるｔ６時点ではスキャン電極Ｙに壁電荷が蓄積し、サステイン電極Ｚは放電が消滅するため、Ｅ点に位置したオン−セル時の壁電圧はＣ点に移動する。以後、サステイン電極Ｚに供給されるサステインパルスが消失するｔ７時点で、オン−セル時の壁電圧は、消失するサステインパルスの電圧値によりＣ点からＡ点に移動する。
【００１８】
実際に、サステイン期間には、図７及び図８のような過程を所定の回数に渡って繰り返してサステイン放電を起こす。これに従って、放電が発生したセルは図６に示した過程を繰り返すようになる。
【００１９】
しかし、このようなＰＤＰの駆動波形は、ＭｇＯ保護膜の２次電子放出係数、ＭｇＯ保護膜の組成、放電開始電圧、隔壁の高さ等のパネル特性において、対向放電の低い条件のパネルで駆動効率が低いという問題点がある。例えば、隔壁の高さの低い構造を有する、即ち、高速アドレッシングのために低い隔壁構造を採用したＰＤＰではサステインマージンが安定的に確保されないため、駆動効率が低減する。換言すると、図１に示したＰＤＰの放電セル構造で隔壁２４の大きさが小さくなると、図９に示したようにアドレス電極Ｘとスキャン電極Ｙ、アドレス電極Ｘとサステイン電極Ｚとの間の対向放電電圧が減少するため、スキャン電極Ｙ及びサステイン電極Ｚに供給されるサステインパルスによる対向放電マージンが減少する。また、対向放電電圧の減少によりアドレス放電が発生した放電セルの壁電圧は、電圧曲線の内部の六角形領域を離脱するようになるので、放電セルでは、自己消去放電が発生する。これによって、サステインマージンが低減され、駆動効率が減少する。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
従って、本発明の目的は、対向放電電圧の低い構造で安定的なサステインマージンを確保して駆動効率の向上を可能にしたプラズマディスプレイパネルの駆動方法を提供することである。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、本発明は、多数のスキャン電極、サステイン電極及びアドレス電極を初期化期間、アドレス期間及びサステイン期間に時分割駆動するプラズマディスプレイパネルの駆動方法において、
前記サステイン期間の間、前記アドレス電極に実質的に正極性の直流電圧を印加する段階と、前記サステイン期間の間、前記スキャン電極に正極性の第１サステインパルスを印加して、前記サステイン電極に正極性の第２サステインパルスを印加する段階とを含むことを特徴としている。
【００２２】
前記サステインパルスの電圧は、前記アドレス電極と前記スキャン電極または前記アドレス電極と前記サステイン電極の間で対向放電が起こり得る電圧より大きい。
また、前記直流電圧は、放電セルを選択するために前記アドレス期間の間に前記アドレス電極に印加されるデータ電圧と実質的に同一の電圧である。
前記直流電圧は、前記サステイン電圧より小さい。
【００２３】
本発明によるプラズマディスプレイパネルの駆動方法は、前記サステイン期間の間、前記スキャン電極及びサステイン電極に正極性のサステインパルスを交互に印加する段階と、前記サステインパルスに対応して、前記アドレス電極に少なくとも１回以上正極性の補助パルスを供給する段階とを含むことを特徴としている。
【００２４】
本発明によるプラズマディスプレイパネルの駆動方法は、前記サステイン期間の間に前記サステイン電極及び前記スキャン電極に負極性のサステインパルスを交互に供給する段階を含む。
【００２５】
本発明は、サステイン電極に印加される電圧を示すＺ軸、前記Ｚ軸と直交し、アドレス電極に印加される電圧を示すＸ軸及び前記Ｚ軸とＸ軸とが交差する原点を通り過ぎ、前記Ｚ軸とＸ軸とがなす直交座標の第１四分面と第３四分面（第１象限と第３象限）に存在するＹ軸と、前記アドレス電極とスキャン電極との間に放電が開始される電圧、前記アドレス電極とサステイン電極との間に放電が開始される電圧及び前記スキャン電極とサステイン電極との間に放電が開始される電圧を含み、前記Ｘ、Ｙ及びＺ軸を含めた座標上に形成される非放電領域及び前記非放電領域の外部に形成される放電領域に基づいて前記電極を駆動するプラズマディスプレイパネルの駆動方法において、
サステイン期間の間、前記アドレス電極に第１電圧を印加して、前記Ｚ軸回りの放電領域に存在するオン−セル時の壁電圧を前記非放電領域の第１位置に移動させる段階と、前記スキャン電極に第２電圧を印加して、前記第１位置に存在する前記オン−セル時の壁電圧を前記放電領域内の第１位置に移動させる段階と、前記スキャン電極の電圧を前記第２電圧に維持させて、前記サステイン電極上の壁電荷の蓄積を誘導し、前記オン−セル時の壁電圧を前記放電領域内の第１位置から前記非放電領域内の第２位置に移動させる段階と、前記スキャン電極の電圧を低下させて、前記オン−セル時の壁電圧を前記非放電領域内の第２位置から前記非放電領域内の第３位置に移動させる段階と、前記サステイン電極に第３電圧を印加して、前記オン−セル時の壁電圧を前記非放電領域内の第３位置から前記放電領域内の第２位置に移動させる段階と、前記サステイン電極の電圧を前記第３電圧に維持させて、前記スキャン電極の壁電荷の蓄積を誘導し、前記オン−セル時の壁電圧を前記放電領域内の第２位置から前記非放電領域内の第２位置に帰還させる段階と、前記サステイン電極の電圧を低下させて、前記オン−セル時の壁電圧を前記非放電領域内の第２位置から前記放電領域内の第１位置に帰還させる段階とを含む。
【００２６】
本発明によるプラズマディスプレイパネルの駆動方法は、サステイン期間の間、前記スキャン電極に第１電圧を印加して、オン−セル時の壁電圧を前記非放電領域の第１位置から前記放電領域内の第２位置に移動させる第１段階と、前記スキャン電極の電圧が第１電圧に維持される間、前記アドレス電極に第２電圧を印加して、前記オン−セル時の壁電圧を前記放電領域内の第２位置から前記放電領域内の第３位置に移動させる第２段階と、前記スキャン電極及びアドレス電極の電圧を維持させて、前記サステイン電極の壁電荷の蓄積を誘導して、前記オン−セル時の壁電圧を前記放電領域の第３位置から前記非放電領域内の第１位置に移動させる第３段階と、前記アドレス電極の電圧が第２電圧に維持される間、前記スキャン電極の電圧を低下させて、前記オン−セル時の壁電圧を前記非放電領域内の第１位置から前記放電領域内の第４位置に移動させる第４段階と、前記スキャン電極の電圧が低下される間、前記アドレス電極の電圧を低下させて、前記オン−セル時の壁電圧を前記放電領域内の第４位置から前記非放電領域内の第２位置に移動させる第５段階と、前記サステイン電極に第３電圧を印加して、前記オン−セル時の壁電圧を前記非放電領域内の第２位置から前記放電領域内の第５位置に移動させる第６段階と、前記サステイン電極の電圧が第３電圧に維持される間、前記アドレス電極に前記第２電圧を印加して、前記オン−セル時の壁電圧を前記放電領域内の第５位置から前記放電領域内の第６位置に移動させる第７段階と、前記サステイン電極及びアドレス電極の電圧を維持させて、前記オン−セル時の壁電圧を前記放電領域内の第６位置から前記非放電領域内の第１位置に帰還させる第８段階と、前記アドレス電極の電圧が維持される間、前記サステイン電極の電圧を低下させて、前記オン−セル時の壁電圧を前記非放電領域内の第１位置から前記非放電領域内の第１位置に帰還させる第９段階と、前記サステイン電極の電圧が低下される間、前記アドレス電極の電圧を低下させて、前記オン−セル時の壁電圧を前記放電領域内の第１位置から前記非放電領域内の第３位置に移動させる第１０段階と、前記スキャン電極に前記第１電圧を印加して、前記オン−セル時の壁電圧を前記非放電領域内の第２位置から前記放電領域内の第７位置に移動させる第１１段階と、前記スキャン電極の電圧が第１電圧に維持される間、前記アドレス電極に第２電圧を印加して、前記オン−セル時の壁電圧を前記放電領域内の第７位置から前記放電領域内の第８位置に移動させる第１２段階と、前記スキャン電極及びアドレス電極の電圧を維持させて、前記サステイン電極の壁電荷の蓄積を誘導し、前記オン−セル時の壁電圧を前記放電領域内の第８位置から前記非放電領域内の第１位置に帰還させる第１３段階と、前記アドレス電極の電圧が維持される間、前記スキャン電極の電圧を低下させて、前記オン−セル時の壁電圧を前記非放電領域内の第１位置から前記放電領域内の第４位置に移動させる第１４段階と、前記スキャン電極の電圧が低下される間、前記アドレス電極の電圧を低下させて、前記オン−セル時の壁電圧を前記放電領域内の第４位置から前記非放電領域内の第２位置に移動させる第１５段階と、前記サステイン電極に第３電圧を印加して、前記オン−セル時の壁電圧を前記非放電領域内の第２位置から前記放電領域内の第５位置に移動させる第１６段階と、前記サステイン電極の電圧が前記第３電圧に維持される間、前記アドレス電極に前記第２電圧を印加して、前記オン−セル時の壁電圧を前記放電領域内の第５位置から前記放電領域内の第６位置に移動させる第１７段階と、前記サステイン電極及びアドレス電極の電圧を維持させて、前記オン−セル時の壁電圧を前記放電領域内の第６位置から前記非放電領域内の第１位置に帰還させる第１８段階と、前記アドレス電圧が維持される間、前記サステイン電極の電圧を低下させて、前記オン−セル時の壁電圧を前記非放電領域内の第１位置から前記放電領域内の第１位置に移動させる第１９段階と、前記サステイン電極の電圧が低下される間、前記アドレス電極の電圧を低下させて、前記オン−セル時の壁電圧を前記放電領域内の第１位置から前記非放電領域内の第３位置に移動させる第２０段階とを含む。
【００２７】
本発明によるプラズマディスプレイパネルの駆動方法は、サステイン期間の間、前記サステイン電極に負極性の第１電圧を印加して、前記非放電領域内の第１初期位置に存在するオン−セル時の壁電圧を前記放電領域内の第１位置に移動させる段階と、前記サステイン電極の電圧を維持させて、前記スキャン電極の壁電荷の蓄積を誘導し、前記オン−セル時の壁電圧を前記放電領域内の第１位置から前記非放電領域内の第１位置に移動させる段階と、前記サステイン電極の電圧を低下させて、前記オン−セル時の壁電圧を前記非放電領域内の第１位置から前記非放電領域内の第２位置に移動させる段階と、前記スキャン電極に負極性の第２電圧を印加して、前記オン−セル時の壁電圧を前記非放電領域内の第２初期位置から前記放電領域内の第２位置に移動させる段階と、前記スキャン電極の電圧を維持させて、前記サステイン電極の壁電荷の蓄積を誘導し、前記オン−セル時の壁電圧を前記放電領域内の第２位置から前記非放電領域内の第２位置に帰還させる段階と、前記スキャン電極の電圧を低下させて、前記オン−セル時の壁電圧を前記非放電領域内の第２位置から前記非放電領域内の第３位置に帰還させる段階とを含む。
【発明の効果】
【００２８】
本発明によるプラズマディスプレイパネルの駆動方法は、アドレス時間を低減させると共にプラズマディスプレイパネルの駆動効率を増加することが可能である。
【発明を実施するための最良の形態】
【００２９】
上記目的の他に本発明の更なる目的及び特徴は、添付図面を参照した実施形態に対する説明を通じて明らかにされる。
【００３０】
以下、図１０〜図２０を参照して、本発明の好ましい実施形態について説明する。
図１０は、本発明の実施形態におけるＰＤＰの駆動方法を示す波形図である。
【００３１】
図１０を参照すると、本発明の実施形態のＰＤＰの駆動方法は、全画面を初期化させるための初期化期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持するためのサステイン期間に分けられて駆動される。
【００３２】
初期化期間において、セットアップ期間には、全てのスキャン電極Ｙに上昇ランプ波形が同時に印加される。この上昇ランプ波形により全画面のセル内には、微弱な放電が発生することによってセル内に壁電荷が生成される。セットダウン期間には、上昇ランプ波形が供給された後、上昇ランプ波形のピーク電圧より低い正極性（＋）電圧から降下する下降ランプ波形がスキャン電極Ｙに同時に印加される。下降ランプ波形は、セル内に微弱な消去放電を発生させることによって、セットアップ放電により生成された壁電荷及び空間電荷の中、不要電荷を消失させて全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００３３】
アドレス期間には負極性（−）のスキャンパルスＶscanがスキャン電極Ｙに順次に印加されると同時に、アドレス電極Ｘに正極性（＋）のデータパルスＶｄが印加される。このスキャンパルスＶｓｃａｎとデータパルスＶｄとの電圧差と初期化期間に生成された壁電圧が加わることによって、データパルスＶｄが印加されるセル内には、アドレス放電が発生する。アドレス放電により選択されたセル内には、壁電荷が生成される。
一方、セットダウン期間とアドレス期間の間に、サステイン電極Ｚにサステイン電圧レベルＶｓの正極性（＋）の直流電圧が供給される。
【００３４】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚに第１及び第２サステインパルスＶｙｓ、Ｖｚｓが交互に印加される。この際、スキャン電極Ｙとサステイン電極Ｚに印加される第１及び第２サステインパルスＶｙｓ、Ｖｚｓの各々は、アドレス電極Ｘとスキャン電極Ｙとの間に、放電が開始される第１対向放電電圧Ｖｔｘｙとアドレス電極Ｘとサステイン電極Ｚとの間に放電が開始される第２対向放電電圧Ｖｔｘｚより各々大きい電圧が印加される。換言すると、第１サステインパルスＶｙｓは、アドレス電極Ｘとスキャン電極Ｙとの間に対向放電を発生させるために、第１対向放電電圧Ｖｔｘｙより大きくなければならない。また、第２サステインパルスＶｚｓは、アドレス電極Ｘとサステイン電極Ｚとの間に対向放電を発生させるために、第２対向放電電圧Ｖｔｘｚより大きくなければならない。この際、第１及び第２サステインパルスＶｙｓ、Ｖｚｓは、同一の大きさに形成される。
【００３５】
このような第１及び第２サステインパルスＶｙｓ、Ｖｚｓは、図１１に示したように、サステインパルスが上昇する上昇期間（ｔ１１とｔ２との間及びｔ４１とｔ５との間）、サステインパルスが維持される維持期間（ｔ２とｔ３１との間及びｔ５とｔ６１との間）及びサステインパルスが下降する下降期間（ｔ３１とｔ４との間及びｔ６１とｔ７との間）を含む。アドレス放電により選択されたセルは、セル内の壁電圧と第１及び第２サステインパルスＶｙｓ、Ｖｚｓが加わることによって、サステインパルスＶｙｓ、Ｖｚｓが印加される度に、スキャン電極Ｙとサステイン電極Ｚとの間に面放電形式でサステイン放電が発生する。また、サステイン期間には、アドレス電極Ｘに正極性（＋）の直流電圧Ｖｘbiasが印加される。
【００３６】
このような正極性（＋）の直流電圧Ｖｘbiasは、図１２に示した六角形状の電圧曲線（Ｖｔ閉曲線）の外部に位置したオン−セル時の壁電圧を電圧曲線の内部に移動させる。これによって、サステイン期間の間、電圧曲線の外部に位置した放電セルから発生される自己消去放電を防ぐことができるため、安定的なサステインマージンの確保が可能になる。ここで、アドレス電極Ｘに印加される正極性（＋）の直流電圧Ｖｘbiasを可変することができる。これに従って、本発明の実施形態のＰＤＰの駆動方法では、アドレス期間の間にアドレス電極Ｘに印加されるデータパルスＶｄと同一の大きさを有する正極性（＋）の直流電圧Ｖｘbiasをアドレス電極Ｘに印加した。
【００３７】
この際、図１１に示したサステインパルスの区間に従ってスキャン電極及びサステイン電極から発生されるサステイン放電の発生原理を図１２のような六角形状の電圧曲線を用いて詳細に説明する。
【００３８】
図１２の電圧曲線の内部の六角形領域は、放電セルの内部のセル電圧が移動する領域である。セル電圧がこの六角形の内部領域に位置すると、放電は発生しない。（即ち、セル電圧が六角形の外部領域に位置すると、放電が発生する。）換言すると、電圧曲線の内部は、放電セルの内部に放電が発生しない非放電領域であり、電圧曲線の外部は、放電セルの内部に放電が発生する放電領域である。ここで、Ｙ（−）は、スキャン電極Ｙに負極性（−）の電圧が印加される際にセル電圧が動く方向を示す。同様に、Ｙ（＋）、Ｘ（＋）、Ｘ（−）、Ｚ（＋）、Ｚ（−）の各々は、スキャン電極Ｙ、アドレス電極Ｘ及びサステイン電極Ｚに負極性（−）または正極性（＋）の電圧が印加される際にセル電圧が動く方向を示す。
【００３９】
また、電圧曲線グラフの第１四分面の対向放電領域に表示されるＶｔｘｙは、アドレス電極Ｘに電圧が印加される場合、アドレス電極Ｘとスキャン電極Ｙとの間に放電が開始される電圧を示す。従って、電圧曲線グラフの第１四分面の対向放電領域を示す直線は、アドレス電極Ｘとスキャン電極Ｙとの間の放電が開始される電圧だけの長さに設定される。そして、電圧曲線グラフの第１四分面の面放電領域に表示されるＶｔｚｙは、サステイン電極Ｚに電圧が印加される場合、サステイン電極Ｚとスキャン電極Ｙとの間に放電が開始される電圧を示す。同様に、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ、Ｖｔｙｘの各々も電極間の放電開始電圧を示す。一方、Ｖｔｘｙ、Ｖｔｚｙ、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ及びＶｔｙｘ等の電圧は、パネルごとに多少変わり、（セルの大きさ及び工程の偏差等により）これに従って電圧曲線の形状も多少変わる。
【００４０】
一般的に、高速アドレッシング駆動の際、アドレス放電が発生された放電セル（オン−セル時）の壁電圧は、図１２に示したように−Ｘ軸であるＡ点に位置する。この際、アドレス電極Ｘに正極性（＋）の直流電圧Ｖｘbiasが印加されるｔ１時点で、オン−セル時の壁電圧は、アドレス電極Ｘに印加された正極性（＋）の直流電圧ＶｘbiasによりＡ点からＡ１点に移動する。
【００４１】
以後、スキャン電極Ｙに正極性（＋）の第１サステインパルスＶｙｓが印加されるｔ１１時点でオン−セル時の壁電圧は、Ａ１点に位置したオン−セル時の壁電圧と正極性（＋）の第１サステインパルスＶｙｓが加えられ、図７に示したように、グラフの第３四分面に位置した面放電領域を経由（即ち、Ｙ（＋）側に移動）して移動する。この際、オン−セル時の壁電圧は、ｔ２時点で正極性（＋）に上昇する第１サステインパルスＶｙｓとＡ１点に位置したオン−セル時の壁電圧により、Ａ１点からＢ１点に移動し、放電セルからはスキャン電極Ｙとサステイン電極Ｚとの間にサステイン放電が発生する。第１サステインパルスＶｙｓが維持されるｔ３時点には、サステイン電極Ｚに壁電荷が蓄積し、スキャン電極Ｙは放電が消滅するため、オン−セル時の壁電圧は、Ｂ１点からＣ１点に移動する。以後、スキャン電極Ｙに供給される第１サステインパルスＶｙｓが消失するｔ４時点で、オン−セル時の壁電圧は、消失する第１サステインパルスＶｙｓとアドレス電極Ｘに印加された直流電圧ＶｘbiasによりＣ１点からＤ１点に移動する。
【００４２】
サステイン電極Ｚに第２サステインパルスＶｚｓが印加されるｔ４１時点で、オン−セル時の壁電圧は、Ｄ１点に位置したオン−セル時の壁電圧と正極性（＋）の第２サステインパルスＶｚｓが加えられ、図８に示したように、グラフの第１四分面に位置した面放電領域を経由（即ち、Ｚ（＋）側に移動）して移動する。この際、ｔ５時点でオン−セル時の壁電圧は、正極性（＋）に上昇する第２サステインパルスＶｚｓとＤ１点に位置したオン−セル時の壁電圧によりＤ１点からＥ１点に移動し、放電セルからはサステイン電極Ｚとスキャン電極Ｙとの間にサステイン放電が発生する。第２サステインパルスＶｚｓが維持されるｔ６時点では、スキャン電極Ｙに壁電荷が蓄積し、サステイン電極Ｚは放電が消滅するため、オン−セル時の壁電圧は、Ｅ１点からＣ１点に移動する。以後、サステイン電極Ｚに供給される第２サステインパルスＶｚｓが消失するｔ７時点で、オン−セル時の壁電圧は、消失する第２サステインパルスＶｚｓの電圧値により、Ｃ１点からＡ１点に移動する。
【００４３】
実際に、サステイン期間には、図７及び図８のような過程を所定の回数に渡って繰り返してサステイン放電を起こす。これに従って、放電が発生されたセルは図１２に示した過程を繰り返すようになる。
【００４４】
このように、本発明によるＰＤＰの駆動方法は、サステイン期間の間にアドレス電極Ｘに正極性（＋）の直流電圧Ｖｘbiasを印加することにより、印加された正極性（＋）の直流電圧Ｖｘbiasによってオン−セル時の壁電圧を六角形状の電圧曲線の内部に位置させる。これによって、高速アドレッシング駆動の際に放電セルから発生された自己消去放電を防ぐことができるため、安定的なサステインマージンの確保が可能になる。これに従って、アドレス時間を低減すると共にＰＤＰの駆動効率を増加することが可能になる。
【００４５】
図１３は、サステイン期間の間にアドレス電極に供給される直流電圧値に従うオン−セル時の壁電圧の動きを示す図面である。
図１３を参照すると、オン−セル時の壁電圧は、アドレス電極Ｘに供給される正極性（＋）の直流電圧Ｖｘbias値が大きくなるほど、六角形状の電圧曲線の内部から下に移動する。即ち、アドレス電極Ｘに供給される正極性（＋）の直流電圧Ｖｘbias値が大きくなると、オン−セル時の壁電圧が電圧曲線の内部の中心に移動するため、電圧曲線の外部に位置した放電セルから発生した自己消去放電を防ぐことができるため、より安定的なサステインマージンの確保が可能になる。
【００４６】
反面、アドレス電極Ｘに高すぎの正極性（＋）の直流電圧Ｖｘbiasを印加すると、第１及び第２サステインパルスＶｙｓ、Ｖｚｓの各々は、アドレス電極Ｘとスキャン電極Ｙとの間に放電が開始される第１対向放電開始電圧Ｖｔｘｙより小さくなり、また、アドレス電極Ｘとサステイン電極Ｚとの間に放電が開始される第２対向放電開始電圧Ｖｔｘｚよりも小さくなる。従って、サステイン期間の間、アドレス電極Ｘに供給される正極性（＋）の直流電圧Ｖｘbiasは、第１及び第２サステインパルスＶｙｓ、Ｖｚｓの各々がアドレス電極Ｘとスキャン電極Ｙとの間に放電が開始される第１対向放電開始電圧Ｖｔｘｙとアドレス電極Ｘとサステイン電極Ｚとの間に放電が開始される第２対向放電開始電圧Ｖｔｘｚより大きい範囲で決定されなければならない。
【００４７】
図１４は本発明の他の実施形態のＰＤＰの駆動方法を示す波形図であり、図１５は図１４に示したＰＤＰの駆動波形の中、サステイン期間にスキャン電極、サステイン電極及びアドレス電極に印加されるパルスのタイミング図である。
ここで、初期化期間及びアドレス期間は、本発明の実施形態のＰＤＰの駆動方法と同一であるため、詳細な説明は省略する。
【００４８】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚに第１及び第２サステインパルスＶｙｓ、Ｖｚｓが交互に印加される。この際、スキャン電極Ｙとサステイン電極Ｚに印加される第１及び第２サステインパルスＶｙｓ、Ｖｚｓの各々は、アドレス電極Ｘとスキャン電極Ｙとの間に放電が開始される第１対向放電電圧Ｖｔｘｙより大きく、また、アドレス電極Ｘとサステイン電極Ｚとの間に放電が開始される第２対向放電電圧Ｖｔｘｚよりも大きい電圧が印加される。このような第１及び第２サステインパルスＶｙｓ、Ｖｚｓは図１５に示したように、サステインパルスが上昇する上昇期間（ｔ１とｔ１１との間及びｔ４１とｔ５との間）、サステインパルスが維持される維持期間（ｔ１１とｔ３１との間及びｔ５とｔ７１との間）及びサステインパルスが下降する下降期間（ｔ３１とｔ４との間及びｔ７１とｔ８との間）を含む。
【００４９】
アドレス放電により選択されたオン−セル時はセル内の壁電圧と第１及び第２サステインパルスＶｙｓ、Ｖｚｓが加わることによって、毎サステインパルスＶｙｓ、Ｖｚｓが印加される度にスキャン電極Ｙとサステイン電極Ｚとの間に面放電形式でサステイン放電が発生する。また、サステイン期間の間には、スキャン電極Ｙ及びサステイン電極Ｚに第１及び第２サステインパルスＶｙｓ、Ｖｚｓが印加される際、アドレス電極Ｘにはアドレス期間の間にアドレス電極Ｘに供給されるデータパルスＶｄの電圧値と同一の大きさの電圧値を有する正極性（＋）の補助パルスＶｘbiasが各々印加される。この際、正極性（＋）の補助パルスＶｘbiasは、サステイン期間の間、スキャン電極Ｙ及びサステイン電極Ｚに印加されるサステインパルス幅の期間内で印加される。換言すると、正極性（＋）の補助パルスＶｘbiasは、第１及び第２サステインパルスＶｙｓ、Ｖｚｓが一定に維持される第１維持期間（ｔ１１とｔ２との間及びｔ５とｔ６との間）の間に上昇し、第１及び第２サステインパルスＶｙｓ、Ｖｚｓが一定に維持される第２維持期間（ｔ２とｔ３１との間及びｔ６とｔ７１との間）と第１及び第２サステインパルスＶｙｓ、Ｖｚｓが下降する第１下降期間（ｔ３１とｔ３２との間及びｔ７１とｔ７２との間）の間に一定の電圧値を維持する。また、正極性（＋）の補助パルスＶｘbiasは第１及び第２サステインパルスＶｙｓ、Ｖｚｓが下降する第２下降期間（ｔ３２とｔ４との間及びｔ７２とｔ８との間）の間に下降する。このような正極性（＋）の補助パルス（Ｖｘbias）は、第１及び第２サステインパルスＶｙｓ、Ｖｚｓの各々が、アドレス電極Ｘとスキャン電極Ｙとの間に放電が開始される第１対向放電開始電圧Ｖｔｘｙより大きく、また、アドレス電極Ｘとサステイン電極Ｚとの間に放電が開始される第２対向放電開始電圧Ｖｔｘｚより大きい電圧値を有する範囲内で可変することができる。
【００５０】
この際、図１５に示したサステインパルスの区間に従って、スキャン電極及びサステイン電極から発生されるサステイン放電の発生原理を、図１６Ａ及び図１６Ｂのような六角形状の電圧曲線を用いて詳細に説明すると次のようである。
【００５１】
アドレス放電が発生されたオン−セル時の壁電圧は、図１６Ａに示したように−Ｘ軸であるＡ点に位置する。以後、サステイン期間の中、第１サステイン期間１Ｓの間、スキャン電極Ｙに正極性（＋）の第１サステインパルスＶｙｓが印加されるｔ１時点でオン−セル時の壁電圧はＡ点に位置したオン−セル時の壁電圧と正極性（＋）の第１サステインパルスＶｙｓが加えられ、図７に示したようにグラフの第３四分面に位置した面放電領域を経由（即ち、Ｙ（＋）側に移動）して移動する。この際、オン−セル時の壁電圧は、ｔ１１時点で正極性（＋）に上昇する第１サステインパルスＶｙｓとＡ点に位置したオン−セル時の壁電圧によりＡ点からＢ点に移動する。この期間の間には、オン−セル時の壁電圧が電圧曲線の外部に位置するため、放電セルではサステイン電極Ｚとスキャン電極Ｙとの間に常にサステイン放電が発生する。
【００５２】
以後、アドレス電極Ｘに正極性（＋）の補助パルスＶｘbiasを印加すると、補助パルス（Ｖｘbias）が上昇するｔ２時点でオン−セル時の壁電圧は、正極性（＋）の補助パルスＶｘbiasによりＢ点からＢ１点に移動する。また、第１サステインパルスＶｙｓと補助パルスＶｘbiasが一定の電圧に維持されるｔ３期間には、サステイン電極Ｚに壁電荷が蓄積し、スキャン電極Ｙは放電が消滅するため、オン−セル時の壁電圧は、Ｂ１点からＣ点に移動する。以後、スキャン電極Ｙに供給される第１サステインパルスＶｙｓが消失するｔ４時点でオン−セル時の壁電圧は、消失する第１サステインパルスＶｙｓによりＣ点からＤ点に移動する。これと同時に、同一の時点でアドレス電極Ｘに印加された補助パルスＶｘbiasが消失するため、オン−セル時の壁電圧は、消失する補助パルスＶｘbiasによりＤ点からＤ１点に移動する。
【００５３】
サステイン期間の中、第１サステイン期間１Ｓの間にサステイン電極Ｚに正極性（＋）の第２サステインパルスＶｚｓが印加されるｔ４１時点で、オン−セル時の壁電圧は、Ｄ１点に位置したオン−セル時の壁電圧と正極性（＋）の第２サステインパルスＶｚｓが加えられ、図８に示したように、グラフの第１四分面に位置した面放電領域を経由（即ち、Ｚ（＋）側に移動）して移動する。これに従って、オン−セル時の壁電圧は、ｔ５時点で正極性（＋）に上昇する第２サステインパルスＶｚｓとＤ１点に位置したオン−セル時の壁電圧によりＤ１点からＥ点に移動し、放電セルからはサステイン電極Ｚとスキャン電極Ｙとの間にサステイン放電が発生する。以後、アドレス電極Ｘに正極性（＋）の補助パルスＶｘbiasを印加すると、補助パルスＶｘbiasが上昇するｔ６時点で、オン−セル時の壁電圧は、正極性（＋）の補助パルスＶｘbiasによりＥ点からＥ１点に移動する。また、第２サステインパルスＶｚｓと補助パルスＶｘbiasが一定の電圧に維持されるｔ７期間には、スキャン電極Ｙに壁電荷が蓄積し、サステイン電極Ｚは放電が消滅するため、オン−セル時の壁電圧は、Ｅ１点からＣ点に移動する。以後、サステイン電極Ｚに供給される第２サステインパルスＶｚｓが消失するｔ８時点で、オン−セル時の壁電圧は、消失する第２サステインパルスＶｚｓによりＣ点からＡ点に移動する。これと同時に、アドレス電極Ｘに印加された補助パルスＶｘbiasが消失するため、オン−セル時の壁電圧は、消失する補助パルスＶｘbiasによりＡ点からＡ１点に移動する。
【００５４】
サステイン期間の中、第１サステイン期間１Ｓの間、スキャン電極Ｙ及びサステイン電極Ｚに印加される第１及び第２サステインパルスＶｙｓ、Ｖｚｓによりサステイン放電が発生されたオン−セル時の壁電圧は、図１６Ｂに示したように電圧曲線の内部の第３四分面であるＡ１点に位置する。以後、サステイン期間の中、第２サステイン期間２Ｓの間、スキャン電極Ｙに正極性（＋）の第１サステインパルスＶｙｓが印加されるｔ１時点で、オン−セル時の壁電圧は、Ａ１点に位置したオン−セル時の壁電圧と正極性（＋）の第１サステインパルスＶｙｓが加えられ、図７に示したようにグラフの第３四分面に位置した面放電領域を経由（即ち、Ｙ（＋）側に移動）して移動する。この際、オン−セル時の壁電圧は、ｔ１１時点で正極性（＋）に上昇する第１サステインパルスＶｙｓとＡ１点に位置したオン−セル時の壁電圧によりＡ１点からＢ２点に移動し、放電セルにはスキャン電極Ｙとサステイン電極Ｚとの間にサステイン放電が発生する。
【００５５】
以後、アドレス電極Ｘに正極性（＋）の補助パルスＶｘbiasを印加すると、補助パルスＶｘbiasが上昇するｔ２時点でオン−セル時の壁電圧は、正極性（＋）の補助パルスＶｘbiasによりＢ２点からＢ３点に移動する。また、第１サステインパルスＶｙｓと補助パルスＶｘbiasが一定の電圧に維持されるｔ３期間には、サステイン電極Ｚに壁電荷が蓄積し、スキャン電極Ｙは放電が消滅するため、オン−セル時の壁電圧は、Ｂ３点からＣ点に移動する。以後、スキャン電極Ｙに供給される第１サステインパルスＶｙｓが消失するｔ４時点で、オン−セル時の壁電圧は、消失する第１サステインパルスＶｙｓによりＣ点からＤ点に移動する。これと同時に、同一の時点でアドレス電極Ｘに印加された補助パルスＶｘbiasが消失するため、オン−セル時の壁電圧は、消失する補助パルスＶｘbiasによりＤ点からＤ１点に移動する。
【００５６】
サステイン期間の中、第２サステイン期間２Ｓの間にサステイン電極Ｚに正極性（＋）の第２サステインパルスＶｚｓが印加されるｔ４１時点で、オン−セル時の壁電圧は、Ｄ１点に位置したオン−セル時の壁電圧と正極性（＋）の第２サステインパルスＶｚｓが加えられ、図８に示したように、グラフの第１四分面に位置した面放電領域を経由（即ち、Ｚ（＋）側に移動）して移動する。これに従って、オン−セル時の壁電圧は、ｔ５時点で正極性（＋）に上昇する第２サステインパルスＶｚｓとＤ１点に位置したオン−セル時の壁電圧によりＤ１点からＥ点に移動し、放電セルからはサステイン電極Ｚとスキャン電極Ｙとの間にサステイン放電が発生する。以後、アドレス電極Ｘに正極性（＋）の補助パルスＶｘbiasを印加すると、補助パルスＶｘbiasが上昇するｔ６時点で、オン−セル時の壁電圧は正極性（＋）の補助パルスＶｘbiasによりＥ点からＥ１点に移動する。また、第２サステインパルスＶｚｓと補助パルスＶｘbiasが一定の電圧に維持されるｔ７期間には、スキャン電極Ｙに壁電荷が蓄積し、サステイン電極Ｚは放電が消滅するため、オン−セル時の壁電圧はＥ１点からＣ点に移動する。以後、サステイン電極Ｚに供給される第２サステインパルスＶｚｓが消失するｔ８時点で、オン−セル時の壁電圧は、消失する第２サステインパルスＶｚｓによりＣ点からＡ点に移動する。これと同時に、アドレス電極Ｘに印加された補助パルスＶｘbiasが消失するため、オン−セル時の壁電圧は消失する補助パルスＶｘbiasによりＡ点からＡ１点に移動する。
【００５７】
このように、本発明の他の実施形態のＰＤＰの駆動方法は、スキャン電極Ｙ及びサステイン電極Ｚに第１及び第２サステインパルスＶｙｓ、Ｖｚｓが印加される際に、アドレス電極Ｘに正極性（＋）の補助パルスＶｘbiasを印加し、サステイン電極Ｚに第２サステインパルスＶｚｓが印加される際に、電圧曲線の外部に位置した放電セル（オン−セル時）の壁電圧を電圧曲線の内部に移動させる。また、本発明の他の実施形態のＰＤＰの駆動方法は、サステイン期間の中、第１サステイン期間１Ｓの間にスキャン電極Ｙ及びサステイン電極Ｚに第１及び第２サステインパルスＶｙｓ、Ｖｚｓを各々印加し、図１６Ａに示したように電圧曲線の外部に存在する放電セル（オン−セル時）の壁電圧を電圧曲線の内部に移動させる。これによって、第１サステイン期間１Ｓの間にサステイン放電が発生した放電セル（オン−セル時）が電圧曲線の内部に位置するため、第２サステイン期間２Ｓの間にスキャン電極Ｙ及びサステイン電極Ｚに、第１及び第２サステインパルスＶｙｓ、Ｖｚｓを各々印加しても、図１６Ｂに示したように、放電セル（オン−セル時）には自己消去放電が発生しないため、安定的なサステインマージンの確保が可能になる。即ち、本発明の他の実施形態のＰＤＰの駆動方法は、サステイン期間の中、第１サステイン期間１Ｓの間に図１６Ａに示した過程を経た後、第２ないし第ｎサステイン期間２ＳないしｎＳの間には図１６Ｂに示した過程を繰り返す。これに従って、本発明の実施形態のＰＤＰの駆動方法では、アドレス時間を低減すると共に、ＰＤＰの駆動効率を増加することが可能である。
【００５８】
図１７は、本発明の他の実施形態のＰＤＰの駆動方法を示す波形図であり、図１８は、図１７に示したＰＤＰの駆動波形の中、サステイン期間にスキャン電極、サステイン電極及びアドレス電極に印加されるパルスのタイミング図である。
ここで、初期化期間及びアドレス期間は、本発明の実施形態のＰＤＰの駆動方法と同一であるため、詳細な説明は省略する。
【００５９】
サステイン期間には、サステイン電極Ｚとスキャン電極Ｙに交互に負極性（−）の第１及び第２サステインパルスＶｙｓ、Ｖｚｓが印加される。この際、サステイン電極Ｚとスキャン電極Ｙに印加される第１及び第２サステインパルスＶｙｓ、Ｖｚｓの各々は、アドレス電極Ｘとサステイン電極Ｚとの間に放電が開始される第１対向放電開始電圧Ｖｔｘｚより大きく、また、アドレス電極Ｘとスキャン電極Ｙとの間に放電が開始される第２対向放電開始電圧Ｖｔｘｙより大きい電圧が印加される。このような第１及び第２サステインパルスＶｙｓ、Ｖｚｓは、サステインパルスが負極性（−）に下降する下降期間（ｔ１１とｔ２との間及びｔ４１とｔ５との間）、サステインパルスが維持される維持期間（ｔ２とｔ３１との間及びｔ５とｔ６１との間）及びサステインパルスが基底電圧に上昇する上昇期間（ｔ３１とｔ４との間及びｔ６１とｔ７との間）を含む。サステイン電極Ｚとスキャン電極Ｙとの各々に負極性（−）の第１及び第２サステインパルスＶｙｓ、Ｖｚｓが印加されると、アドレス放電により選択されたセルはセル内の壁電圧と第１及び第２サステインパルスＶｙｓ、Ｖｚｓが加わることによって、サステインパルスＶｙｓ、Ｖｚｓが印加される度に、サステイン電極Ｚとスキャン電極Ｙとの間に面放電形式でサステイン放電が発生する。このような第１及び第２サステインパルスＶｙｓ、Ｖｚｓは、同一の大きさに形成される。
【００６０】
この際、図１８に示したサステインパルスの区間に従ってスキャン電極及びサステイン電極から発生されるサステイン放電の発生原理を、図１９のような六角形状の電圧曲線を用いて詳細に説明すると次のようである。
【００６１】
アドレス放電が発生された放電セル（オン−セル時）の壁電圧は、ｔ１時点で、図１９に示したようにグラフの第３四分面がＥ１点に位置する。以後、サステイン電極Ｚに負極性（−）の第１サステインパルスＶｙｓが印加されるｔ１１時点で、オン−セル時の壁電圧はＥ１点に位置したオン−セル時の壁電圧と負極性（−）の第１サステインパルスＶｙｓが加えられ、グラフの第３四分面に位置した面放電領域を経由（即ち、Ｚ（−）側に移動）して移動する。この際、オン−セル時の壁電圧は、ｔ２時点で負極性（−）に下降する第１サステインパルスＶｙｓとＥ１点に位置したオン−セル時の壁電圧によりＥ１点からＡ１点に移動し、放電セルからはサステイン電極Ｚとスキャン電極Ｙとの間にサステイン放電が発生する。第１サステインパルスＶｙｓが一定の電圧を維持するｔ３期間にはスキャン電極Ｙに壁電荷が蓄積し、サステイン電極Ｚは放電が消滅が発生するため、オン−セル時の壁電圧は、Ａ１点からＢ１点に移動する。以後、サステイン電極Ｚに印加された第１サステインパルスＶｙｓが消失するｔ４時点で、オン−セル時の壁電圧は、消失する第１サステインパルスＶｙｓによりＢ１点からＣ１点に移動する。
【００６２】
スキャン電極Ｙに第２サステインパルスＶｚｓが印加されるｔ４１時点で、オン−セル時の壁電圧は、Ｃ１点に位置したオン−セル時の壁電圧と負極性（−）の第２サステインパルスＶｚｓが加えられ、グラフの第１四分面に位置した面放電領域を経由（即ち、Ｙ（−）軸に移動）して移動する。これに従って、オン−セル時の壁電圧はｔ５時点で負極性（−）に下降する第２サステインパルスＶｚｓとＣ１点に位置したオン−セル時の壁電圧によりＣ１点からＤ１点に移動し、放電セルにはスキャン電極Ｙとサステイン電極Ｚとの間にサステイン放電が発生する。第２サステインパルスＶｚｓが一定の電圧を維持するｔ６期間にはサステイン電極Ｚに壁電荷が蓄積し、スキャン電極Ｙは放電が消滅するため、オン−セル時の壁電圧はＤ１点からＢ１点に移動する。以後、スキャン電極Ｙに印加された第２サステインパルスＶｚｓが消失するｔ７時点で、オン−セル時の壁電圧は、消失する第２サステインパルスＶｚｓによりＢ１点からＥ１点に移動する。
【００６３】
実際に、サステイン期間には、上記のような過程を所定の回数に渡って繰り返してサステイン放電を起こすため、放電が発生された放電セルは、図１９に示した過程を繰り返す。
【００６４】
このように、本発明のさらに他の実施形態のＰＤＰの駆動方法は、サステイン期間の間にスキャン電極Ｙ及びサステイン電極Ｚに負極性(−)のサステインパルスＶｙｓ、Ｖｚｓを印加して壁電荷を六角形状の電圧曲線の内部に位置させるため、安定的なサステインマージンの確保が可能になる。これに従って、アドレス時間を低減すると共にＰＤＰの駆動効率を増加することが可能である。
【００６５】
図２０は、図１０、図１４及び図１７に示したＰＤＰの駆動波形を生成するためのＰＤＰの駆動装置を示す図面である。
図２０を参照すると、ＰＤＰの駆動装置は、ＰＤＰのアドレス電極Ｘ１ないしＸｍに接続されたデータ駆動部４２と、ＰＤＰのスキャン電極Ｙ１ないしＹｎに接続されたスキャン駆動部４８と、ＰＤＰのサステイン電極Ｚに接続されたサステイン駆動部４４と、各駆動部４２、４８、４４に必要な駆動電圧を供給するための駆動電圧発生部４６と、各駆動部４２、４４、４８を制御するためのタイミングコントローラ４０とを備える。
【００６６】
データ駆動部４２には、図示しない逆ガンマ補正回路、誤差拡散回路等により逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路により各サブフィールドにマッピングされたデータが供給される。このデータ駆動部４２は、タイミングコントローラ４０から供給されるタイミング制御信号ＣＴＲＸに応じてデータをサンプリングした後、そのデータを１水平期間ごとに１水平ライン分ずつアドレス電極Ｘ１ないしＸｍに供給する。ここで、データ駆動部４２に供給されるタイミング制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロックとエネルギ回収回路と駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号が含まれる。データ駆動部４２からアドレス電極Ｘ１ないしＸｍに供給されるデータ電圧は、非選択のオフセル（ｏｆｆ−ｃｅｌｌ）を選択する。
【００６７】
スキャン駆動部４８は、タイミングコントローラ４０の制御下に、リセット期間の間に下降ランプ波形をスキャン電極Ｙ１ないしＹｎに供給した後に上昇ランプ波形をスキャン電極Ｙ１ないしＹｎに供給して、全ての放電セルを初期化させる。また、スキャン駆動部４８は、タイミングコントローラ４０の制御下に、アドレス期間の間にスキャン電極Ｙ１ないしＹｎに正極性（＋）のスキャンパルスをスキャン電極Ｙ１ないしＹｍに順次供給し、アドレス放電により選択されたセルに対してサステイン放電を起こすためのサステインパルスをスキャン電極Ｙ１ないしＹｍに同時供給する。スキャン駆動部４８に印加されるタイミング制御信号ＣＴＲＹには、スキャン駆動部４８内のスイッチ素子のオン/オフタイムを制御するための制御信号が含まれる。
【００６８】
サステイン駆動部４４は、タイミングコントローラ４０の制御下に、リセット期間の間にスキャン駆動部４８から発生される初期化波形と同一形状の初期化波形、即ち、下降ランプ波形と上昇ランプ波形が連続に続く波形をサステイン電極Ｚに供給する。そして、サステイン駆動部４４は、サステイン期間の間、スキャン駆動部４８と交互に動作してサステインパルスをサステイン電極Ｚに供給する。サステイン駆動部４４に印加されるタイミング制御信号ＣＴＲＺには、サステイン駆動部４４内のスイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号が含まれる。
【００６９】
駆動電圧発生部４６は、図示しないメインボードからのシステム電源をパルス幅変調方式等で出力電圧の電圧レベルを変換する直流−直流変換器で実現される。この駆動電圧発生部４６から出力される駆動電圧は、上昇ランプ波形の上限電圧に該当する正極性（＋）のセットアップ電圧Ｖsetup、正極性（＋）のスキャン電圧Ｖscan、正極性（＋）の直流電圧Ｖｘbias、第１ないし第３サステイン電圧Ｖｓ、Ｖｙｓ、Ｖｚｓ及び正極性（＋）のデータ電圧Ｖｄである。
【００７０】
タイミングコントローラ４０は、垂直/水平同期信号とメインクロック信号の入力を受け、その同期信号とメインクロックを用いて各駆動部４２、４４、４８に必要なタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを発生する。
【００７１】
このようなＰＤＰの駆動装置は、駆動電圧発生部４６から正極性（＋）の直流電圧Ｖｘbiasがデータ駆動部４２に供給される際に、データ駆動部４２が供給された正極性（＋）の直流電圧Ｖｘbiasをアドレス期間の間にアドレス電極Ｘに供給する。この際、駆動電圧発生部４６から発生された第１及び第２サステインパルスＶｙｓ、Ｖｚｓは、基底電圧を維持する。これによって、図１０に示した本発明の実施形態のＰＤＰの駆動波形が生成される。
【００７２】
また、ＰＤＰの駆動装置は駆動電圧発生部４６から正極性（＋）の第１及び第２サステインパルスＶｙｓ、Ｖｚｓが各々スキャン駆動部４８及びサステイン駆動部４４に供給される際、サステイン期間の間にスキャン電極Ｙ及びサステイン電極Ｚに、第１及び第２サステインパルスＶｙｓ、Ｖｚｓを交互に供給する。これと同時に、データ駆動部４２は駆動電圧発生部４６から発生された正極性（＋）の補助パルスＶｘbiasをサステイン期間の間にアドレス電極Ｘに印加する。この際、補助パルスＶｘbiasは、スキャン電極Ｙ及びサステイン電極Ｚの各々に第１及び第２サステインパルスＶｙｓ、Ｖｚｓが印加される際にアドレス電極Ｘに印加される。これによって、図１４に示した本発明の他の実施形態のＰＤＰの駆動波形が生成される。
【００７３】
最後に、ＰＤＰの駆動装置は駆動電圧発生部４６から発生された負極性（−）の第１及び第２サステインパルスＶｙｓ、Ｖｚｓを、サステイン駆動部４４及びスキャン駆動部４８に供給する。この際、サステイン駆動部４４とスキャン駆動部４８は、サステイン期間の間にサステイン電極Ｚ及びスキャン電極Ｙに第１及び第２サステインパルスＶｙｓ、Ｖｚｓを交互に印加する。これによって、図１７に示した本発明の他の実施形態のＰＤＰの駆動波形が生成される。
【００７４】
一方、本発明の実施形態で、サステイン期間の間に自己消去を予報することのできる壁電荷の制御方法を中心として説明したが、これに限らず初期化期間やアドレス期間にも適用可能である。
【００７５】
前述のように、本発明によるプラズマディスプレイパネルの駆動方法は、サステイン期間の間にアドレス電極に電圧を印加し、アドレス放電の以後、六角形状の電圧曲線の外部に位置した放電セルの壁電圧を電圧曲線の内部に移動させることによって、自己消去放電の防止ができるため、安定的なサステインマージンの確保が可能になる。これに従って、アドレス時間を低減すると共に、プラズマディスプレイパネルの駆動効率を増加することが可能になる。
【００７６】
以上、説明した内容を通じて、当業者なら、本発明の技術思想を逸脱しない範囲内で、多様の変更及び修正ができることが分かる。従って、本発明の技術的範囲は、明細書の詳しい説明に記載された内容で限られるのでなく、特許請求の範囲によって決められるべきである。
【図面の簡単な説明】
【００７７】
【図１】従来の３電極交流面放電型プラズマディスプレイパネルの放電セル構造を示す斜視図である。
【図２】一つのフレームに含まれたサブフィールドの輝度加重値の一例を示す図である。
【図３】従来のプラズマディスプレイパネルの駆動波形を示す図である。
【図４】図３に示した駆動波形において、サステイン期間にスキャン電極、サステイン電極及びアドレス電極に印加されるパルスのタイミングを示す図である。
【図５】アドレス放電が発生された放電セルの壁電圧の位置を示す図である。
【図６】図４に示したパルスのタイミングに従う放電セルの壁電圧の動きを示す図である。
【図７】図５に示した放電セルにサステインパルスが供給される際にサステイン放電が発生する過程を示す図である。
【図８】図５に示した放電セルにサステインパルスが供給される際にサステイン放電が発生する過程を示す図である。
【図９】対向放電電圧の低い構造を有するプラズマディスプレイパネルでの放電セルの壁電圧の動きを示す図である。
【図１０】本発明の実施形態のプラズマディスプレイパネルの駆動波形を示す図である。
【図１１】図１０に示した駆動波形において、サステイン期間にスキャン電極、サステイン電極及びアドレス電極に印加されるパルスのタイミングを示す図である。
【図１２】図１１に示したパルスのタイミングに従う放電セルの壁電圧の動きを示す図である。
【図１３】サステイン期間の間、アドレス電極に供給される電圧に従う放電セルの壁電圧の動きを示す図である。
【図１４】本発明の他の実施形態におけるプラズマディスプレイパネルの駆動波形を示す図である。
【図１５】図１４に示した駆動波形において、サステイン期間にスキャン電極、サステイン電極及びアドレス電極に印加されるパルスのタイミングを示す図である。
【図１６Ａ】図１５に示したパルスのタイミングに従う放電セルの壁電圧の動きを示す図である。
【図１６Ｂ】図１５に示したパルスのタイミングに従う放電セルの壁電圧の動きを示す図である。
【図１７】本発明のまた他の実施形態のプラズマディスプレイパネルの駆動波形を示す図である。
【図１８】図１７に示した駆動波形において、サステイン期間にスキャン電極、サステイン電極及びアドレス電極に印加されるパルスのタイミングを示す図である。
【図１９】図１８に示したパルスのタイミングに従う放電セルの壁電圧の動きを示す図である。
【図２０】図１０、図１４及び図１７に示したプラズマディスプレイパネルの駆動波形を生成するための駆動装置を示す図である。
【符号の説明】
【００７８】
ＰＤＰ  プラズマディスプレイパネル
Ｘ  アドレス電極
Ｙ  スキャン電極
Ｚ  サステイン電極
Ｖｙｓ  第１サステインパルス
Ｖｚｓ  第２サステインパルス
【図１】
2006113592.tif 000003
【図２】
2006113592.tif 000004
【図３】
2006113592.tif 000005
【図４】
2006113592.tif 000006
【図５】
2006113592.tif 000007
【図６】
2006113592.tif 000008
【図７】
2006113592.tif 000009
【図８】
2006113592.tif 000010
【図９】
2006113592.tif 000011
【図１０】
2006113592.tif 000012
【図１１】
2006113592.tif 000013
【図１２】
2006113592.tif 000014
【図１３】
2006113592.tif 000015
【図１４】
2006113592.tif 000016
【図１５】
2006113592.tif 000017
【図１６Ａ】
2006113592.tif 000018
【図１６Ｂ】
2006113592.tif 000019
【図１７】
2006113592.tif 000020
【図１８】
2006113592.tif 000021
【図１９】
2006113592.tif 000022
【図２０】
2006113592.tif 000023