(57)【要約】【課題】電源投入直後に発生するＣＣＤ出力信号のノイズを、結合コンデンサでのオフセット電圧が低い電圧になったタイミングで発生させるようにして、信号処理ＩＣに過電圧がかからないようにする。【解決手段】読取対象の原稿を撮像素子に光学的に結像させることで画像データとしてアナログ信号を出力するＣＣＤ３と、該ＣＣＤを駆動するドライバと、前記ＣＣＤへクロックを入力させるためのパルス発生器を有し、前記ＣＣＤ３から出力されるアナログ信号が結合コンデンサ４を介して信号処理ＩＣ５に入力される。前記ＣＣＤ３に入力されるパルスのうち、少なくとも一つ例えばＲＳまたはＣＰのパルスを、電源投入直後のある期間まで、ＨｉｇｈまたはＬｏｗに固定して立ち上げ、前記結合コンデンサのオフセット電圧が低い電圧に落ちついた後、前記パルスを立ち上げる。【選択図】図１０
2006270920.tif 000002
【特許請求の範囲】
【請求項１】
読取対象の原稿を撮像素子に光学的に結像させることで画像データとしてアナログ信号を出力するＣＣＤと、該ＣＣＤを駆動するドライバと、前記ＣＣＤへクロックを入力させるためのパルス発生器を有し、前記ＣＣＤから出力されるアナログ信号が結合コンデンサを介して信号処理ＩＣに入力する回路において、電源投入直後のある期間、前記ＣＣＤに入力されるパルスのうち、少なくとも一つのパルスをＨｉｇｈまたはＬｏｗに固定する立ち上がり制御回路を有することを特徴とするＣＣＤ駆動回路。
【請求項２】
請求項１記載のＣＣＤ駆動回路において、前記立ち上がり制御回路は、前記ＣＣＤに入力されるパルスのうち、少なくともＲＳ（リセットパルス）またはＣＰ（クランプパルス）をＨｉｇｈまたはＬｏｗに固定する回路であることを特徴とするＣＣＤ駆動回路。
【請求項３】
請求項１または２記載のＣＣＤ駆動回路において、ＣＣＤ駆動パルス以外の制御可能な信号を利用して、電源投入直後にＨｉｇｈまたはＬｏｗに固定させていたＣＣＤ駆動パルスを通常のパルスに切り替えるまでの時間を決めることのできる回路を有することを特徴とするＣＣＤ駆動回路。
【請求項４】
請求項１または２記載のＣＣＤ駆動回路において、電源投入直後にＨｉｇｈまたはＬｏｗに固定させていたＣＣＤ駆動パルスを通常のパルスに切り替えるまでの時間を抵抗とコンデンサの時定数よって決めることを特徴とするＣＣＤ駆動回路。
【請求項５】
請求項１または２記載のＣＣＤ駆動回路において、電源投入直後にＨｉｇｈまたはＬｏｗに固定させていたＣＣＤ駆動パルスを通常のパルスに切り替えるまでの時間を、抵抗とコンデンサの時定数で決める回路と制御可能な信号を利用して決める回路の２つの回路を同時に有することを特徴とするＣＣＤ駆動回路。
【請求項６】
読取対象の原稿を撮像素子に光学的に結像させることで画像データとしてアナログ信号を出力するＣＣＤと、該ＣＣＤを駆動するドライバと、ＣＣＤ駆動クロックを供給するためのパルス発生器とを有し、前記ＣＣＤから出力されるアナログ信号（ＣＣＤ出力信号）を結合コンデンサを介して信号処理ＩＣに入力するＣＣＤ駆動回路において、電源投入後、前記パルス発生器が供給するＣＣＤ駆動クロックの全信号を、ある特定期間まで初期信号極性に固定し、特定期間の経過後、ＣＣＤ駆動クロックの供給を開始することを特徴とするＣＣＤ駆動回路。
【請求項７】
読取対象の原稿を撮像素子に光学的に結像させることで画像データとしてアナログ信号を出力するＣＣＤと、該ＣＣＤを駆動するドライバと、ＣＣＤ駆動クロックを供給するためのパルス発生器を有し、前記ＣＣＤから出力されるアナログ信号（ＣＣＤ出力信号）を結合コンデンサを介して信号処理ＩＣに入力するＣＣＤ駆動回路において、電源投入後、前記パルス発生器が供給するＣＣＤ駆動クロックのうちの一部の信号を、ある特定期間まで初期信号極性に固定し、特定期間の経過後、ＣＣＤ駆動クロックの供給を開始することを特徴とするＣＣＤ駆動回路。
【請求項８】
請求項６または７記載のＣＣＤ駆動回路において、前記パルス発生器がＡＳＩＣであり、電源投入後、ＣＣＤ駆動クロックを供給するまでの、特定期間を決めることのできる、ＡＳＩＣ内のカウンタ回路を有することを特徴とするＣＣＤ駆動回路。
【請求項９】
請求項６または７記載のＣＣＤ駆動回路において、前記パルス発生器がＡＳＩＣであり、電源投入後、ＣＣＤ駆動クロックを供給するまでの、特定期間を決めることのできる、ＡＳＩＣの出力端子を有することを特徴とするＣＣＤ駆動回路。
【請求項１０】
請求項６または７記載のＣＣＤ駆動回路において、前記パルス発生器がＡＳＩＣであり、電源投入後、ＣＣＤ駆動クロックを供給するまでの、特定期間を決めることのできる、ホストＣＰＵが設定可能なＡＳＩＣのレジスタを有することを特徴とするＣＣＤ駆動回路。
【請求項１１】
請求項６または７記載のＣＣＤ駆動回路において、電源投入後、ＣＣＤ駆動クロックを供給するまでの、特定期間を決めることのできる、請求項８、９、１０のＡＳＩＣのうち、２つ以上を同時に有し、そのＯＲ条件で特定期間を決めることを特徴とするＣＣＤ駆動回路。
【請求項１２】
請求項１乃至１１のいずれか１に記載のＣＣＤ駆動回路を有することを特徴とする画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルコピー、ファクシミリ、スキャナ等の画像情報読取り部におけるＣＣＤ駆動回路および該ＣＣＤ駆動回路を用いた画像読取装置に関する。
【背景技術】
【０００２】
図９は、従来のＣＣＤ（Charge Coupled Device）駆動回路の一例を説明するための周辺ブロック図で、図示のように、パルス発生器１からのパルスをＣＣＤドライバ２を介してＣＣＤ３に入力する構成となっている。この構成では、電源投入直後のＣＣＤ出力信号にノイズが発生していた。
【０００３】
複写機などの画像読取装置では、ＣＣＤ３などの撮影素子により読み取った原稿の撮像信号を、図９に示したようにして、結合コンデンサ４を介して信号処理ＩＣ（Integrated Circuit）５に入力し、該信号処理ＩＣ５で各種の信号処理を行っているが、この場合、信号処理ＩＣ５を過電圧の印加から保護することが必要である。
【０００４】
図１０は、従来の過電圧保護回路（ＣＣＤ−信号処理ＩＣ間）の一例を説明するためのブロック図で、図示のように、ＣＣＤ３の出力端子は結合コンデンサ４を介して、信号処理ＩＣ５の入力端子に接続されており、この結合コンデンサ４と信号処理ＩＣ５の入力端子との接続点６にダイオード７のアノードが接続され、ダイオード７のカソードは信号処理ＩＣ５の電源端子８に接続されている。
【０００５】
図１０に示した過電圧保護回路では、ＣＣＤ３の出力端子の電圧が変化すると、電圧変化は結合コンデンサ４を介して、信号処理ＩＣ５の入力端子に伝達されるが、信号処理ＩＣ５の電源電圧をＶＤＤ、ダイオード７の順方向電圧をＶＦ（ほぼ０.７Ｖ）とすると、信号処理ＩＣ５への入力信号の上限は、ＶＤＤ＋ＶＦにクランプされる。
【０００６】
この状態は、電源投入時に発生し、通常の複写機では、電源投入は日に数回程度であり特に問題はないが、低消費電力モードを備えた機器では、電源の投入・遮断が頻繁に生じるために、信号処理ＩＣ５の過電圧保護が問題になる。
【０００７】
この場合、ダイオード７によってクランプされる印加電圧は、信号処理ＩＣ５の最大定格電圧以下になるように設定されてはいるが、電源の投入・遮断が頻繁に発生し、信号処理ＩＣ５にこのような印加電圧が度重なり加えられると、信号処理ＩＣ５の動作特性が劣化するおそれがある。特に、電源電圧ＶＤＤが低い信号処理ＩＣ５では、このような印加電圧が頻繁に加えられると、動作特性が劣化し易いことが知られている。
【０００８】
上記問題を解決するために、特許文献１及び特許文献２では、頻繁な電源投入・遮断に基づく、過電圧の印加による信号処理ＩＣの動作特性の劣化を防止するために、信号処理ＩＣに入力されるＣＣＤ出力信号が信号処理ＩＣ最大定格以内に抑えられるような過電圧保護回路を提供している。
【特許文献１】特開２０００−１０１９３６号公報
【特許文献２】特開２０００−３５３０２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
電源投入直後、ＣＣＤ駆動クロックの供給を開始するとＣＣＤ動作が始まるが、ＣＣＤ駆動クロックの供給が開始された直後は、ＣＣＤ内部状態が安定した状態でないためにＣＣＤ出力にノイズを発生するものがある。このノイズ発生はＣＣＤ内部の特性であり、発生を無くすのは困難である。
【００１０】
電源投入後、結合コンデンサでのオフセット電圧が低い電圧に落ち着くまでには時間を必要とするため、電源投入直後にＣＣＤ出力にノイズが発生すると、結合コンデンサでのオフセット電圧が高い状態であるため、ＣＣＤ出力にのったノイズが信号処理ＩＣへの過電圧となっていた。
【００１１】
本発明は、上述のごとき実情に鑑みてなされたもので、ＣＣＤクロックの供給開始時に発生するＣＣＤ出力のノイズが、結合コンデンサでのオフセット電圧が低い電圧に落ち着いてから発生するようにし、ＣＣＤクロックの供給開始時にＣＣＤ出力にノイズが発生しても、ＣＣＤ出力にのったノイズが信号処理ＩＣへの過電圧とならないＣＣＤ駆動回路および該ＣＣＤ駆動回路を用いた画像読取装置を提供することを目的としてなされたものである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、請求項１の発明は、読取対象の原稿を撮像素子に光学的に結像させることで画像データとしてアナログ信号を出力するＣＣＤと、該ＣＣＤを駆動するドライバと、前記ＣＣＤへクロックを入力させるためのパルス発生器を有し、前記ＣＣＤから出力されるアナログ信号が結合コンデンサを介して信号処理ＩＣに入力する回路において、電源投入直後のある期間、前記ＣＣＤに入力されるパルスのうち、少なくとも一つのパルスをＨｉｇｈまたはＬｏｗに固定する立ち上がり制御回路を有することを特徴としたものである。
【００１３】
請求項２の発明は、請求項１記載のＣＣＤ駆動回路において、前記立ち上がり制御回路は、前記ＣＣＤに入力されるパルスのうち、少なくともＲＳ（リセットパルス）またはＣＰ（クランプパルス）をＨｉｇｈまたはＬｏｗに固定する回路であることを特徴としたものである。
【００１４】
請求項３の発明は、請求項１または２記載のＣＣＤ駆動回路において、ＣＣＤ駆動パルス以外の制御可能な信号を利用して、電源投入直後にＨｉｇｈまたはＬｏｗに固定させていたＣＣＤ駆動パルスを通常のパルスに切り替えるまでの時間を決めることのできる回路を有することを特徴としたものである。
【００１５】
請求項４の発明は、請求項１または２記載のＣＣＤ駆動回路において、電源投入直後にＨｉｇｈまたはＬｏｗに固定させていたＣＣＤ駆動パルスを通常のパルスに切り替えるまでの時間を抵抗とコンデンサの時定数よって決めることを特徴としたものである。
【００１６】
請求項５の発明は、請求項１または２記載のＣＣＤ駆動回路において、電源投入直後にＨｉｇｈまたはＬｏｗに固定させていたＣＣＤ駆動パルスを通常のパルスに切り替えるまでの時間を、抵抗とコンデンサの時定数で決める回路と制御可能な信号を利用して決める回路の２つの回路を同時に有することを特徴としたものである。
【００１７】
請求項６の発明は、読取対象の原稿を撮像素子に光学的に結像させることで画像データとしてアナログ信号を出力するＣＣＤと、該ＣＣＤを駆動するドライバと、ＣＣＤ駆動クロックを供給するためのパルス発生器とを有し、前記ＣＣＤから出力されるアナログ信号（ＣＣＤ出力信号）を結合コンデンサを介して信号処理ＩＣに入力するＣＣＤ駆動回路において、電源投入後、前記パルス発生器が供給するＣＣＤ駆動クロックの全信号を、ある特定期間まで初期信号極性に固定し、特定期間の経過後、ＣＣＤ駆動クロックの供給を開始することを特徴としたものである。
【００１８】
請求項７の発明は、読取対象の原稿を撮像素子に光学的に結像させることで画像データとしてアナログ信号を出力するＣＣＤと、該ＣＣＤを駆動するドライバと、ＣＣＤ駆動クロックを供給するためのパルス発生器を有し、前記ＣＣＤから出力されるアナログ信号（ＣＣＤ出力信号）を結合コンデンサを介して信号処理ＩＣに入力するＣＣＤ駆動回路において、電源投入後、前記パルス発生器が供給するＣＣＤ駆動クロックのうちの一部の信号を、ある特定期間まで初期信号極性に固定し、特定期間の経過後、ＣＣＤ駆動クロックの供給を開始することを特徴としたものである。
【００１９】
請求項８の発明は、請求項６または７記載のＣＣＤ駆動回路において、前記パルス発生器がＡＳＩＣであり、電源投入後、ＣＣＤ駆動クロックを供給するまでの、特定期間を決めることのできる、ＡＳＩＣ内のカウンタ回路を有することを特徴としたものである。
【００２０】
請求項９の発明は、請求項６または７記載のＣＣＤ駆動回路において、前記パルス発生器がＡＳＩＣであり、電源投入後、ＣＣＤ駆動クロックを供給するまでの、特定期間を決めることのできる、ＡＳＩＣの出力端子を有することを特徴としたものである。
【００２１】
請求項１０の発明は、請求項６または７記載のＣＣＤ駆動回路において、前記パルス発生器がＡＳＩＣであり、電源投入後、ＣＣＤ駆動クロックを供給するまでの、特定期間を決めることのできる、ホストＣＰＵが設定可能なＡＳＩＣのレジスタを有することを特徴としたものである。
【００２２】
請求項１１の発明は、請求項６または７記載のＣＣＤ駆動回路において、電源投入後、ＣＣＤ駆動クロックを供給するまでの、特定期間を決めることのできる、請求項８、９、１０のＡＳＩＣのうち、２つ以上を同時に有し、そのＯＲ条件で特定期間を決めることを特徴としたものである。
【００２３】
請求項１２の発明は、請求項１乃至１１のいずれか１に記載のＣＣＤ駆動回路を有することを特徴としたものである。
【発明の効果】
【００２４】
本発明のＣＣＤ駆動回路によれば、信号処理ＩＣのオフセット電圧が高い期間での信号処理ＩＣへの過電圧入力を効果的に防ぐことができ、頻繁に電源投入・遮断が生じる場合でも、信号処理ＩＣの動作特性の劣化を防止することができるという効果がある。
【００２５】
該ＣＣＤ駆動回路を用いれば、一日に何回も電源投入・遮断を繰り返しても、ＣＣＤの出力信号の過電圧による信号処理ＩＣの動作特性の劣化を抑えることができるので、長期間、安全かつ良品質の画像読取装置を提供できる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明に係る好適な実施の形態について詳細に説明する。
【００２７】
図１は、本発明におけるＣＣＤ駆動回路（図１（Ａ））及びＣＣＤから信号処理ＩＣまで（図１（Ｂ））の概略図で、図１（Ａ）に示すＣＣＤドライバ２は、ＯＥ端子がＬｏｗの時にイネーブル状態となるものとする。
ＣＰ（クランプパルス）とＲＳ（リセットパルス）の通るＣＣＤドライバ（図１のａ１回路及びａ２回路）のＯＥ端子には、５Ｖ電圧を抵抗Ｒ１とコンデンサＣ１でなまらせてインバータＩＮにて反転させた電圧を入力させており、ＣＣＤドライバ（図１のａ１及びａ２回路）の出力部にはプルアップ抵抗が接続されている回路となっている。
この回路を有することにより、電源投入直後は前記ＣＣＤドライバのＯＥ端子に入力される電圧はＨｉｇｈとなりディスエーブル状態で、出力はプルアップ抵抗を介した電圧となる。
【００２８】
図２は、対策前（従来）のＣＣＤ駆動回路における電源投入時の電源電圧及びＣＣＤ駆動パルス及びＣＣＤ出力信号のタイミングチャートである。
電源投入時にＣＰやＲＳなどのパルスがＣＣＤに入力されると、ＣＣＤ内部で動作が始まるが、クランプ電位が不定などの原因によりＣＣＤ出力信号にノイズが発生する。このノイズが発生するのは、ＣＣＤ内部の特性であり発生をなくすのは困難である。
【００２９】
電源投入後、ＡＣ結合部でのオフセット電圧が低いレベルに落ち着くまでには少しの時間（数ｍｓ単位）を必要とするため、電源ＯＮ直後にノイズが発生すると、ＡＣ結合部でのオフセット電圧は最大の時であるので、ＣＣＤ出力信号にのったノイズは信号処理ＩＣの最大定格よりも大きくなり、信号処理ＩＣ５へ入力される。これが信号処理ＩＣの動作特性劣化の原因となる。
【００３０】
図３は、対策後の一例を説明するためのＣＣＤ駆動回路における電源投入時の電源電圧及びＣＣＤ駆動パルス及びＣＣＤ出力信号及びＯＥ端子入力波形のタイミングチャートである。
インバータＩＮへの入力波形がインバータＩＮのスレッシュ電圧に到達すると、ＣＣＤドライバ（図１のａ１、ａ２回路）の出力は、通常のＣＰとＲＳになると同時にＣＣＤ出力信号にノイズが発生する。
【００３１】
ＡＣ結合後のＣＣＤ出力信号は、オフセット電圧が十分低くなっているときにノイズを発生することになるため、このノイズが信号処理ＩＣへの過電圧とならないことがわかる。ただし、インバータＩＮへの入力波形がインバータＩＮのｔｈ（スレッシュレベル）に到達するまでの時間は、抵抗Ｒ１やコンデンサＣ１のばらつきや温度特性などにより一定ではない。
【００３２】
図４は、対策後の他の例を説明するためのＣＣＤ駆動回路における電源投入時の電源電圧及びＣＣＤ駆動パルス及びＣＣＤ出力信号及びＯＥ端子入力波形のタイミングチャートである。
インバータＩＮへ入力される信号がＨｉｇｈになると、ＣＣＤドライバ（図１のａ１、ａ２回路）の出力は、通常のＣＰとＲＳになると同時にＣＣＤ出力信号にノイズが発生する。
【００３３】
ＡＣ結合後のＣＣＤ出力信号は、オフセット電圧が十分低くなっているときにノイズを発生することによって、ノイズが信号処理ＩＣの過電圧とならないことがわかる。
インバータＩＮへの入力信号がインバータＩＮのｔｈ（スレッシュレベル）に到達するまでの時間は、制御により自由に設定することが可能である。
なお、オフセット電圧が十分低くなるまでの期間は回路特性等により異なるため、この期間を実験などにより予め求めておき、この求めた期間に応じてインバータＩＮへの入力信号がインバータＩＮのｔｈ（スレッシュレベル）に到達するまでの時間を設定する。
【００３４】
図３及び図４に示したように、インバータＩＮへの入力がインバータＩＮのスレッシュレベルｔｈに到達すると前記ＣＣＤドライバのＯＥ端子にはＬｏｗが入力されるのでイネーブル状態となり、前記ＣＣＤドライバの出力は通常のパルス（ＣＰとＲＳ）に切り替わる。
また、インバータＩＮの入力には、制御によってＨｉｇｈ／Ｌｏｗ切り替え可能な信号を入力できる回路があり、電源投入時の前記ＣＣＤドライバのディスエーブル時間を制御によって可変することができる。
【００３５】
図１（Ｂ）は、ＣＣＤ３―信号処理ＩＣ５間の回路を示しており、ＣＣＤ３の出力信号はエミッタフォロワなどによりインピーダンス変換回路を通した後、ＡＣ結合され信号処理ＩＣ５に入力される。
本発明は、ＡＣ結合でのオフセット電圧が低い電圧に落ち着いた時にＣＣＤ３の出力信号のノイズを発生させるものであるため、ＣＣＤのオフセット電圧に対してＡＣ結合でのオフセット電圧が十分小さい（ＣＣＤの電源電圧に対して信号処理ＩＣの電源電圧が十分小さい）ことが条件となる。
【００３６】
本発明によるＣＣＤ駆動回路は、電源投入直後のある期間においてＲＳとＣＰを５Ｖに固定させ、ＣＣＤ駆動ドライバ（図１のａ１、ａ２回路）のＯＥ端子をディスエーブルからイネーブルに切り替えることによってＲＳとＣＰを通常のパルスにすることで、信号処理ＩＣのオフセット電圧が低い電圧に落ち着いたタイミングにＣＣＤ出力信号のノイズを発生させるようにしている。なお、電源投入直後のある期間において固定させるパルスは、ＣＣＤに入力されるパルスであれば、その他のパルスを固定させるものであっても構わない。
【００３７】
これにより、電源投入直後のある期間、ＣＣＤに入力されるパルスのうち、少なくとも一つのパルスをＨｉｇｈまたはＬｏｗに固定しＣＣＤ出力信号にノイズを発生させないようにすることで、信号処理ＩＣのオフセット電圧が高い期間での信号処理ＩＣへの過電圧入力を防ぐことができ、頻繁に電源投入・遮断が生じる場合でも、信号処理ＩＣの動作特性の劣化を防止することができる。
さらに、ＣＣＤに入力される一つのパルスをＲＳ（リセットパルス）あるいはＣＰ（クランプパルス）とすることによって、信号処理ＩＣへの過電圧の入力を効果的に防ぎ、頻繁に電源投入・遮断が生じる場合でも、信号処理ＩＣの動作特性の劣化を防止することができる。
【００３８】
また、本発明によるＣＣＤ駆動回路は、制御によってＨｉｇｈ／Ｌｏｗの切り替えが可能な信号を、ＲＳとＣＰを通すＣＣＤ駆動ドライバ（図１のａ１、ａ２回路）のＯＥ端子に入力することで、電源投入後のディスエーブルからイネーブルに切り替えるタイミングを制御によって可変できるようにしている。
これにより、ＣＣＤ出力信号にノイズを発生させるタイミングを狙いどおりの位置に決めることが可能となり、信号処理ＩＣへの過電圧入力を防ぎ、頻繁に電源投入・遮断が生じる場合でも、信号処理ＩＣの動作特性の劣化を防止することができる。
【００３９】
さらに、本発明によるＣＣＤ駆動回路においては、ＲＳとＣＰを通すＣＣＤ駆動ドライバ（図１のａ１、ａ２回路）のＯＥ端子に入力させる５Ｖ電圧は、抵抗Ｒ１とコンデンサＣ１を用いてなまらせることで、電源投入後のディスエーブルからイネーブルに切り替えるタイミングを時定数によって決めるようにしている。
【００４０】
これにより、複雑な制御を用いることなく信号処理ＩＣのオフセット電圧が充分低い電圧に落ち着いたタイミングでＣＣＤ３の出力信号にノイズを発生させるようにすることが可能となり、信号処理ＩＣ５への過電圧入力を防ぎ、頻繁に電源投入・遮断が生じる場合でも、信号処理ＩＣの動作特性の劣化を防止することができる。
【００４１】
さらに、本発明によるＣＣＤ駆動回路においては、ＲＳとＣＰを通すＣＣＤ駆動ドライバ（図１のａ１、ａ２回路）のＯＥ端子に制御によってＨｉｇｈかＬｏｗかの切り替え可能な信号と、抵抗及びコンデンサによってなまらせて反転させた電圧を接続することで、抵抗及びコンデンサが温度特性などで大きくなったりした場合や、または、ソフト制御がバグを起こした場合でも、どちらかが正常であれば信号処理ＩＣのオフセット電圧が低い電圧に落ち着いたタイミングでＣＣＤ出力信号にノイズを発生させることが可能としている。
これにより、信号処理ＩＣへの過電圧入力を防ぎ、頻繁に電源投入・遮断が生じる場合でも、信号処理ＩＣの動作特性の劣化を防止することができる。
【００４２】
次に、本発明の他の実施の形態について説明する。
このＣＣＤ駆動回路は、前述の図９に示したように、ＣＣＤドライバ２を介してパルス発生器１からのＣＣＤ駆動クロックをＣＣＤ３に入力する構成となっている。
図５は、パルス発生器１からＣＣＤ３まで（図５（Ａ））及びＣＣＤ３から信号処理ＩＣ５まで（図５（Ｂ））の概略図である。
【００４３】
図６は、従来のＣＣＤ駆動回路（図１０参照）における電源投入時の電源電圧、ＣＣＤ駆動クロック、およびＣＣＤ出力信号のタイミングチャートである。
電源投入直後、ＣＣＤ駆動クロックの供給を開始すると、ＣＣＤ動作が始まるが、ＣＣＤ駆動クロックの供給が開始された直後は、ＣＣＤ内部状態が安定した状態でないためにＣＣＤ出力信号にノイズを発生するものがある。このノイズ発生はＣＣＤ３内部の特性であり、発生を無くすのは困難である。
【００４４】
電源投入後、結合コンデンサ４でのオフセット電圧が低い電圧に落ち着くまでには時間を必要とするため、電源投入直後にＣＣＤ出力信号にノイズが発生すると、結合コンデンサ４でのオフセット電圧が高い状態であるため、ＣＣＤ出力信号にのったノイズが信号処理ＩＣ５への過電圧となっている。
【００４５】
図７は、本発明の他の実施の形態に係るＣＣＤ駆動回路における電源投入時の電源電圧、ＣＣＤ駆動パルス、およびＣＣＤ出力信号のタイミングチャートである。
このＣＣＤ駆動回路では、電源投入後、パルス発生器１はＣＣＤ駆動クロックの全信号を、ある特定期間（Ｔ０）まで、初期信号極性に固定し、特定期間の経過後、ＣＣＤ駆動クロックの供給を開始する。
ＣＣＤ駆動クロックの供給が開始されることで、ＣＣＤ出力信号にノイズＮが発生するが、結合コンデンサ４でのオフセット電圧が低い電圧に落ち着いているため、ＣＣＤ出力信号にのったノイズＮ′が信号処理ＩＣ５への過電圧とならない。
【００４６】
図８は、本発明の他の実施の形態に係るＣＣＤ駆動回路における電源投入時の電源電圧、ＣＣＤ駆動パルス、およびＣＣＤ出力信号のタイミングチャートである。
このＣＣＤ駆動回路では、電源投入後、パルス発生器１はＣＣＤ出力信号にノイズを発生させるＣＣＤ駆動クロックのうちの一部の信号（図８に示した例では、ＸＲＳ，ＸＣＰ）を、ある特定期間（Ｔ０）まで、初期信号極性に固定し、特定期間（Ｔ０）の経過後、ＣＣＤ駆動クロックの供給を開始する。
【００４７】
図８の例としては、あるＣＣＤはＲＳ、ＣＰ信号がＣＣＤ３に供給開始されるとノイズＮを発生するため、電源投入後、パルス発生器１はＸＲＳ、ＸＣＰ以外のＣＣＤ駆動クロックは供給を開始し、ＸＲＳ、ＸＣＰは初期信号極性に固定し、特定期間（Ｔ０）の経過後、ＲＳ、ＣＰを含めた全てのＣＣＤ駆動クロックの供給を開始する。
【００４８】
特定期間の経過後、全てのＣＣＤ駆動クロックの供給が開始されることでＣＣＤ出力にノイズが発生するが、結合コンデンサでのオフセット電圧が低い電圧に落ち着いているため、ＣＣＤ出力にのったノイズＮ′が信号処理ＩＣへの過電圧とならない。
【００４９】
次に、特定期間の経過を定める方法について説明する。図７および図８では、特定期間の経過を特定期間の判定信号により判断している。
（１）パルス発生器１をＡＳＩＣで構成し、このＡＳＩＣ内にカウンタ回路を持ち、電源投入後にカウントを開始し回路で決まったカウント（例えば１０００カウントなど）に達すると特定期間の判定信号をＬｏｗ→Ｈｉｇｈとして、このＡＳＩＣ外部端子から出力する。カウントの対象信号としては、例えば、ライン周期信号やホスト側からＡＳＩＣ外部端子に供給されるクロック信号等である。
【００５０】
（２）パルス発生器１をＡＳＩＣで構成し、例えば、ＲＣ時定数回路などで電源投入から所定時間経過後にＬｏｗ→Ｈｉｇｈに変化する信号を作り、その信号を特定期間の判定信号として、このＡＳＩＣ外部端子から出力する。
【００５１】
（３）パルス発生器１をＡＳＩＣで構成し、このＡＳＩＣにホストＣＰＵが設定可能なレジスタを持ち、そのレジスタ状態を特定期間の判定信号として、このＡＳＩＣ外部端子から出力する。例えば、レジスタ初期値がＬｏｗであり、ホストＣＰＵがレジスタをＨｉｇｈに設定することで、Ｌｏｗ→Ｈｉｇｈの特定期間の判定信号とする。
【００５２】
（４）上記（１）〜（３）のうち、２つ以上を同時に有し、そのＯＲ条件で特定期間を定める。
上記の（１）の場合、ハードで決まっているカウンタ回路のカウント時間によって決まるため、ある特定時間を自由に決めることができない。また、（２）の場合、ＲＣ時定数回路などにすると時間ばらつきが大きい。また、（３）の場合、ホストＣＰＵがハングアップした時など、いつまでもＣＣＤ駆動信号が供給されない。などの欠点がある。
そのため、例えば、（２）と（３）を有する場合、（３）のホストＣＰＵのコマンド設定によってある特定期間を定めるように設計するが、万一、ホストＣＰＵがハングアップした場合は、（２）のＲＣ時定数回路で入力端子状態が切り替わり、ＣＣＤ駆動信号の供給が開始されることで、いつまでもＣＣＤ駆動信号が供給されないという欠点をカバーする。
【００５３】
さらには、上述のごときＣＣＤ駆動回路を用いて画像形成装置を構成することで、一日に何回も電源投入・遮断を繰り返してもＣＣＤ出力信号の過電圧による信号処理ＩＣの動作特性の劣化を抑え、長期間安心して使用できる製品を提供することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明におけるＣＣＤ駆動回路（図１（Ａ））及びＣＣＤから信号処理ＩＣまで（図１（Ｂ））の概略図である。
【図２】対策前（従来）のＣＣＤ駆動回路における電源投入時の電源電圧及びＣＣＤ駆動パルス及びＣＣＤ出力信号のタイミングチャートである。
【図３】対策後の一例を説明するためのＣＣＤ駆動回路における電源投入時の電源電圧及びＣＣＤ駆動パルス及びＣＣＤ出力信号及びＯＥ端子入力波形のタイミングチャートである。
【図４】対策後の他の例を説明するためのＣＣＤ駆動回路における電源投入時の電源電圧及びＣＣＤ駆動パルス及びＣＣＤ出力信号及びＯＥ端子入力波形のタイミングチャートである。
【図５】パルス発生器からＣＣＤまで（図Ａ）及びＣＣＤから信号処理ＩＣまで（図Ｂ）の概略図である。
【図６】従来のＣＣＤ駆動回路における電源投入時の電源電圧、ＣＣＤ駆動クロック、およびＣＣＤ出力信号のタイミングチャートである。
【図７】ＣＣＤ駆動回路における電源投入時の電源電圧、ＣＣＤ駆動パルス、およびＣＣＤ出力信号のタイミングチャートである。
【図８】ＣＣＤ駆動回路における電源投入時の電源電圧、ＣＣＤ駆動パルス、およびＣＣＤ出力信号のタイミングチャートである。
【図９】従来のＣＣＤ駆動回路の一例を説明するための周辺ブロック図である。
【図１０】従来の過電圧保護回路（ＣＣＤ−信号処理ＩＣ間）の一例を説明するためのブロック図である。
【符号の説明】
【００５５】
１…パルス発生器、２…ＣＣＤドライバ、３…ＣＣＤ、４…結合コンデンサ、５…信号処理ＩＣ、６…接続点、７…ダイオード、８…電源。
【図１】
2006270920.tif 000003
【図２】
2006270920.tif 000004
【図３】
2006270920.tif 000005
【図４】
2006270920.tif 000006
【図５】
2006270920.tif 000007
【図６】
2006270920.tif 000008
【図７】
2006270920.tif 000009
【図８】
2006270920.tif 000010
【図９】
2006270920.tif 000011
【図１０】
2006270920.tif 000012