(57)【要約】【課題】  本発明は半導体装置及びその製造方法に関し、より詳細には一度データを入力すると時間が経ってもその状態を保持し、電気的にデータの入力と出力が可能なフラッシュメモリ装置及びその製造方法を提供する。【解決手段】  フラッシュメモリ装置及びその製造方法において、半導体基板のセル領域上にはトンネル酸化膜とフローティングゲート及び高誘電率を有する物質からなる薄膜を含む誘電膜が形成されている。前記誘電膜上にはｐ型不純物がドーピングされたポリシリコン膜と金属物質からなる導電膜を含むコントロールゲートが形成されている。半導体基板の周辺回路領域上にはトンネル酸化膜と、フローティングゲートと同一の物質からなるポリシリコン膜パターン、及び前記導電膜と同一の導電膜パターンが形成されている。従って、不良の発生なしに簡略な工程を実施してもカップリング比が向上される。【選択図】  図８
2006086525.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成される第１ポリシリコン膜と、
前記第１ポリシリコン膜上に形成され、高誘電率を有する物質からなる薄膜を含む誘電膜と、
前記誘電膜上に形成され、ｐ型不純物がドーピングされた第２ポリシリコン膜と、
前記第２ポリシリコン膜上に形成され、金属物質からなる導電膜と、
を含むことを特徴とする半導体装置。
【請求項２】
前記第１ポリシリコン膜は、ｎ型不純物がドーピングされることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記高誘電率を有する物質は、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＴｉＯ２、ＣｅＯ２、Ｉｎ２Ｏ３、ＲｕＯ２、ＭｇＯ、ＳｒＯ、Ｂ２Ｏ３、ＳｎＯ２、ＰｂＯ、ＰｂＯ２、Ｐｂ３Ｏ４、Ｖ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｓｂ２Ｏ３、Ｓｂ２Ｏ５及びＣａＯから構成されるグループから選択される少なくともいずれか一つであることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記誘電膜はシリコン酸化膜、シリコン窒化膜またはこれらの多層膜をさらに含むことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記導電膜は、金属窒化膜、金属膜またはこれらの多層膜であることを特徴とする請求項１記載の半導体。
【請求項６】
前記金属窒化膜は、タングステン窒化膜、チタン窒化膜、タンタル窒化膜またはこれらの多層膜であり、前記金属膜はタングステン膜、チタン膜、タンタル膜またはこれらの多層膜であることを特徴とする請求項５記載の半導体装置。
【請求項７】
半導体基板のセル領域上に形成されるトンネル酸化膜と、
前記トンネル酸化膜上に形成されるフローティングゲートと、
前記フローティングゲート上に形成され、高誘電率を有する物質からなる薄膜を含む誘電膜と、
前記誘電膜上に形成され、ｐ型不純物がドーピングされたポリシリコン膜と金属物質からなる導電膜を含むコントロールゲートと、
を具備することを特徴とする半導体装置。
【請求項８】
前記フローティングゲートは、ｎ型不純物がドーピングされたポリシリコン膜であることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記高誘電率を有する物質は、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＴｉＯ２、ＣｅＯ２、Ｉｎ２Ｏ３、ＲｕＯ２、ＭｇＯ、ＳｒＯ、Ｂ２Ｏ３、ＳｎＯ２、ＰｂＯ、ＰｂＯ２、Ｐｂ３Ｏ４、Ｖ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｓｂ２Ｏ３、Ｓｂ２Ｏ５及びＣａＯで構成されるグループから選択される少なくともいずれか一つであることを特徴とする請求項７記載の半導体装置。
【請求項１０】
前記誘電膜は、シリコン酸化膜、シリコン窒化膜またはこれらの多層膜をさらに含むことを特徴とする請求項７記載の半導体装置。
【請求項１１】
コントロールゲートの導電膜は、金属窒化膜、金属膜またはこれらの多層膜であることを特徴とする請求項１１記載の半導体装置。
【請求項１２】
前記金属窒化膜はタングステン窒化膜、チタン窒化膜、タンタル窒化膜またはこれらの多層膜であり、前記金属膜はタングステン膜、チタン膜、タンタル膜またはこれらの多層膜であることを特徴とする請求項１１記載の半導体装置。
【請求項１３】
前記半導体基板のセル領域中で、メイン・セル領域を除いた外郭・セル領域上に形成される誘電膜とｐ型不純物がドーピングされたポリシリコン膜は前記フローティングゲートの幅より狭い幅を有することを特徴とする請求項７記載の半導体装置。
【請求項１４】
前記半導体基板のセル領域中でメイン・セル領域を除いた外郭・セル領域上には前記トンネル酸化膜、前記フローティングゲート及び前記導電膜が形成されることを特徴とする請求項７記載の半導体装置。
【請求項１５】
メイン・セル領域と外郭・セル領域を含むセル領域、及び周辺回路領域を有する半導体基板と、
前記メイン・セル領域上に順次に形成され、第１トンネル酸化膜、フローティングゲート、高誘電率を有する物質からなる第１薄膜を含む第１誘電膜、及びｐ型不純物がドーピングされた第１ポリシリコン膜と金属物質からなる第１導電膜を含むコントロールゲートからなる第１ゲート構造物と、
前記周辺回路領域と前記外郭・セル領域上に順次に形成され、第２トンネル酸化膜、第２ポリシリコン膜及び金属物質からなる第２導電膜を含む第２ゲート構造物と、
を具備することを特徴とする半導体装置。
【請求項１６】
前記フローティングゲートは、ｎ型不純物がドーピングされたポリシリコン膜であり、前記第２ポリシリコン膜はｎ型不純物がドーピングされたことを特徴とする請求項１５記載の半導体装置。
【請求項１７】
前記第１薄膜の高誘電率を有する物質は、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＴｉＯ２、ＣｅＯ２、Ｉｎ２Ｏ３、ＲｕＯ２、ＭｇＯ、ＳｒＯ、Ｂ２Ｏ３、ＳｎＯ２、ＰｂＯ、ＰｂＯ２、Ｐｂ３Ｏ４、Ｖ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｓｂ２Ｏ３、Ｓｂ２Ｏ５及びＣａＯで構成されるグループから選択される少なくともいずれか一つであることを特徴とする請求項１５記載の半導体装置。
【請求項１８】
前記第１誘電膜は、シリコン酸化膜、シリコン窒化膜またはこれらの多層膜をさらに含むことを特徴とする請求項１５記載の半導体装置。
【請求項１９】
前記第１導電膜と前記第２導電膜それぞれは、金属窒化膜、金属膜またはこれらの多層膜であることを特徴とする請求項１５記載の半導体装置。
【請求項２０】
前記金属窒化膜は、タングステン窒化膜、チタン窒化膜、タンタル窒化膜またはこれらの多層膜であり、前記金属膜はタングステン膜、チタン膜、タンタル膜またはこれらの多層膜であることを特徴とする請求項１９記載の半導体装置。
【請求項２１】
前記外郭・セル領域上には前記第２ゲート構造物の代わりに前記第２ポリシリコン膜と第２導電膜との間に前記第２ポリシリコン膜の幅より狭い幅を有しながら高誘電率を有する物質からなる第２薄膜とｐ型不純物がドーピングされた第３ポリシリコン膜をさらに含む第３ゲート構造物が形成されることを特徴とする請求項１５記載の半導体装置。
【請求項２２】
前記第２薄膜の高誘電率を有する物質は、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＴｉＯ２、ＣｅＯ２、Ｉｎ２Ｏ３、ＲｕＯ２、ＭｇＯ、ＳｒＯ、Ｂ２Ｏ３、ＳｎＯ２、ＰｂＯ、ＰｂＯ２、Ｐｂ３Ｏ４、Ｖ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｓｂ２Ｏ３、Ｓｂ２Ｏ５及びＣａＯで構成されるグループから選択される少なくともいずれか一つであることを特徴とする請求項２１記載の半導体装置。
【請求項２３】
前記第２薄膜は、シリコン酸化膜、シリコン窒化膜またはこれらの多層膜をさらに含むことを特徴とする請求項２１記載の半導体装置。
【請求項２４】
半導体基板上に第１ポリシリコン膜を形成する段階と、
前記第１ポリシリコン膜上に高誘電率を物質からなる薄膜を含む誘電膜を形成する段階と、
前記誘電膜上にｐ型不純物がドーピングされた第２ポリシリコン膜を形成する段階と、
前記第２ポリシリコン膜上に金属物質からなる導電膜を形成する段階と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２５】
前記第１ポリシリコン膜は、ｎ型不純物がドーピングされることを特徴とする請求項２４記載の半導体装置の製造方法。
【請求項２６】
前記高誘電率を有する物質は、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＴｉＯ２、ＣｅＯ２、Ｉｎ２Ｏ３、ＲｕＯ２、ＭｇＯ、ＳｒＯ、Ｂ２Ｏ３、ＳｎＯ２、ＰｂＯ、ＰｂＯ２、Ｐｂ３Ｏ４、Ｖ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｓｂ２Ｏ３、Ｓｂ２Ｏ５及びＣａＯで構成されるグループから選択される少なくともいずれか一つであることを特徴とする請求項２４記載の半導体装置。
【請求項２７】
前記ｐ型不純物がドーピングされたポリシリコン膜は、不純物がドーピングされていないポリシリコン膜を形成する段階、及び前記不純物がドーピングされていないポリシリコン膜にｐ型不純物をドーピングさせる段階を実施して形成することを特徴とする請求項２４記載の半導体装置の製造方法。
【請求項２８】
前記誘電膜としてシリコン酸化膜、シリコン窒化膜またはこれらの多層膜を形成する段階をさらに含むことを特徴とする請求項２４記載の半導体装置の製造方法。
【請求項２９】
前記導電膜は、金属窒化膜、金属膜またはこれらの多層膜を形成することを特徴とする請求項２４記載の半導体装置の製造方法。
【請求項３０】
前記金属窒化膜は、タングステン窒化膜、チタン窒化膜、タンタル窒化膜またはこれらの多層膜を形成し、前記金属膜はタングステン膜、チタン膜、タンタル膜またはこれらの多層膜を形成することを特徴とする請求項２９記載の半導体装置の製造方法。
【請求項３１】
半導体基板のセル領域上にトンネル酸化膜を形成する段階と、
前記トンネル酸化膜上にフローティングゲートを形成する段階と、
前記フローティングゲート上に高誘電率を有する物質からなる薄膜を含む誘電膜を形成する段階と、
前記誘電膜上にｐ型不純物がドーピングされたポリシリコン膜と金属物質からなる導電膜を含むコントロールゲートを形成する段階と、
を具備する半導体装置の製造方法。
【請求項３２】
前記フローティングゲートは、ｎ型不純物がドーピングされたポリシリコンを使用して形成することを特徴とする請求項３１記載の半導体装置の製造方法。
【請求項３３】
前記高誘電率を有する物質は、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＴｉＯ２、ＣｅＯ２、Ｉｎ２Ｏ３、ＲｕＯ２、ＭｇＯ、ＳｒＯ、Ｂ２Ｏ３、ＳｎＯ２、ＰｂＯ、ＰｂＯ２、Ｐｂ３Ｏ４、Ｖ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｓｂ２Ｏ３、Ｓｂ２Ｏ５及びＣａＯで構成されるグループから選択される少なくともいずれか一つであることを特徴とする請求項３１記載の半導体装置の製造方法。
【請求項３４】
前記ｐ型不純物がドーピングされたポリシリコンは、不純物がドーピングされていないポリシリコン膜を形成する段階、及び前記不純物がドーピングされていないポリシリコン膜にｐ型不純物をドーピングさせる段階を実施して形成することを特徴とする請求項３１記載の半導体装置の製造方法。
【請求項３５】
前記誘電膜としてシリコン酸化膜、シリコン窒化膜またはこれらの多層膜を形成する段階をさらに含むことを特徴とする請求項３１記載の半導体装置の製造方法。
【請求項３６】
前記コントロールゲートの導電膜は、金属窒化膜、金属膜またはこれらの多層膜を形成することを特徴とする請求項３１記載の半導体装置の製造方法。
【請求項３７】
前記金属窒化膜はタングステン窒化膜、チタン窒化膜、タンタル窒化膜またはこれらの多層膜を形成し、前記金属膜はタングステン膜、チタン膜、タンタル膜またはこれらの多層膜を形成することを特徴とする請求項３６記載の半導体装置の製造方法。
【請求項３８】
前記半導体基板のセル領域中で、メイン・セル領域を除いた外郭・セル領域上には前記誘電膜とｐ型不純物がドーピングされたポリシリコン膜を前記フローティングゲートの幅より狭い幅を有するように形成することを特徴とする請求項３１記載の半導体装置の製造方法。
【請求項３９】
前記半導体基板のセル領域中で、メイン・セル領域を除いた外郭・セル領域上には前記トンネル酸化膜、前記フローティングゲート及び前記導電膜を順次に形成することを特徴とする請求項３１記載の半導体装置の製造方法。
【請求項４０】
メイン・セル領域と外郭・セル領域を含むセル領域、及び周辺回路領域を有する半導体基板を備える段階と、
前記半導体基板のメイン・セル領域上に第１トンネル酸化膜、フローティングゲート、高誘電率を有する物質からなる第１薄膜を含む第１誘電膜、及びｐ型不純物がドーピングされた第１ポリシリコン膜と金属物質からなる第１導電膜を含むコントロールゲートを順次に積層して第１ゲート構造物を形成する段階と、
前記周辺回路領域と前記外郭・セル領域上に第２トンネル酸化膜、第２ポリシリコン膜及び金属物質からなる第２導電膜を順次に積層して第２ゲート構造物を形成する段階と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４１】
前記フローティングゲートは、ｎ型不純物がドーピングされたポリシリコン膜であり、前記第２ポリシリコン膜はｎ型不純物がドーピングされたことを特徴とする請求項４０記載の半導体装置の製造方法。
【請求項４２】
前記第１薄膜の高誘電率を有する物質は、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＴｉＯ２、ＣｅＯ２、Ｉｎ２Ｏ３、ＲｕＯ２、ＭｇＯ、ＳｒＯ、Ｂ２Ｏ３、ＳｎＯ２、ＰｂＯ、ＰｂＯ２、Ｐｂ３Ｏ４、Ｖ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｓｂ２Ｏ３、Ｓｂ２Ｏ５及びＣａＯで構成されるグループから選択される少なくともいずれか一つであることを特徴とする請求項４０記載の半導体装置の製造方法。
【請求項４３】
前記ｐ型不純物がドーピングされた第１ポリシリコン膜は不純物がドーピングされていないポリシリコン膜を形成する段階、及び前記不純物がドーピングされていないポリシリコン膜にｐ型不純物をドーピングさせる段階を実施して形成することを特徴とする請求項４０記載の半導体装置の製造方法
【請求項４４】
前記第１誘電膜としてシリコン酸化膜、シリコン窒化膜またはこれらの多層膜を形成する段階をさらに含むことを特徴とする請求項４０記載の半導体装置の製造方法。
【請求項４５】
前記第１導電膜と前記第２導電膜それぞれは、金属窒化膜、金属膜またはこれらの多層膜を形成することを特徴とする請求項４０記載の半導体装置の製造方法。
【請求項４６】
前記金属窒化膜はタングステン窒化膜、チタン窒化膜、タンタル窒化膜またはこれらの多層膜を形成し、前記金属膜はタングステン膜、チタン膜、タンタル膜またはこれらの多層膜を形成することを特徴とする請求項４５記載の半導体装置の製造方法。
【請求項４７】
前記外郭・セル領域上には前記第２ポリシリコン膜と第２導電膜との間に前記第２ポリシリコン膜の幅より狭い幅を有しながら高誘電率を有する物質からなる第２薄膜とｐ型不純物がドーピングされた第３ポリシリコン膜をさらに含む第３ゲート構造物を形成する段階をさらに含むことを特徴とする請求項４０記載の半導体装置の製造方法。
【請求項４８】
前記第２薄膜の高誘電率を有する物質は、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＴｉＯ２、ＣｅＯ２、Ｉｎ２Ｏ３、ＲｕＯ２、ＭｇＯ、ＳｒＯ、Ｂ２Ｏ３、ＳｎＯ２、ＰｂＯ、ＰｂＯ２、Ｐｂ３Ｏ４、Ｖ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｓｂ２Ｏ３、Ｓｂ２Ｏ５及びＣａＯで構成されるグループから選択される少なくともいずれか一つであることを特徴とする請求項４７記載の半導体装置。
【請求項４９】
前記第２薄膜としてシリコン酸化膜、シリコン窒化膜またはこれらの多層膜を形成する段階をさらに含むことを特徴とする請求項４７記載の半導体装置の製造方法。
【請求項５０】
メイン・セル領域と外郭・セル領域及び周辺回路領域を有する半導体基板を備える段階と、
前記半導体基板上に予備−トンネル酸化膜を形成する段階と、
前記予備−トンネル酸化膜上に第１ポリシリコン膜を形成する段階と、
前記第１ポリシリコン膜上に高誘電率を有する物質からなる薄膜を含む予備−誘電膜を形成する段階と、
前記予備−誘電膜上にｐ型不純物がドーピングされた第２ポリシリコン膜を形成する段階と、
前記第２ポリシリコン膜と予備−誘電膜をパターニングして前記セル領域と一部の前記外郭・セル領域の第１ポリシリコン膜上に予備−第２ポリシリコン膜パターンと予備−誘電膜パターンを形成する段階と、
前記予備−第２ポリシリコン膜パターン、予備−誘電膜パターン及び露出された第１ポリシリコン膜上に金属物質からなる導電膜を形成する段階と、
前記結果物をパターニングすることで前記メイン・セル領域上には前記予備−トンネル酸化膜のパターニングによって形成される第１トンネル酸化膜、前記第１ポリシリコン膜のパターニングによって形成されるフローティングゲート、前記予備−誘電膜パターンのパターニングによって形成される第１誘電膜、及び前記予備−第２ポリシリコン膜パターンのパターニングによって形成される第２ポリシリコン膜パターンと前記導電膜のパターニングによって形成される第１導電膜パターンからなるコントロールゲートを含む第１ゲート構造物を形成し、前記周辺回路領域上には前記予備−トンネル酸化膜のパターニングによって形成される第２トンネル酸化膜、前記第１ポリシリコン膜のパターニングによって形成される第３ポリシリコン膜パターン、及び前記導電膜のパターニングによって形成される第２導電膜パターンを含む第２ゲート構造物を形成し、前記外郭・セル領域上には前記第２ゲート構造物と同一の第３ゲート構造物を形成するか前記予備−トンネル酸化膜のパターニングによって形成される第３トンネル酸化膜、前記第１ポリシリコン膜のパターニングによって形成される第４ポリシリコン膜パターン、前記第４ポリシリコン膜パターンの幅より狭い幅を有する第２誘電膜と前記狭い幅を有しながら前記第２ポリシリコン膜パターンと同一の物質からなる第５ポリシリコン膜パターン、及び前記第４ポリシリコン膜パターンと同一の幅を有しながら前記導電膜のパターニングによって形成される第３導電膜パターンを含む第４ゲート構造物を形成する段階と、
を具備することを特徴とする半導体装置の製造方法。
【請求項５１】
前記第１ポリシリコン膜は、ｎ型不純物がドーピングされたことを特徴とする請求項５０記載の半導体装置の製造方法。
【請求項５２】
前記薄膜の高誘電率を有する物質は、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＴｉＯ２、ＣｅＯ２、Ｉｎ２Ｏ３、ＲｕＯ２、ＭｇＯ、ＳｒＯ、Ｂ２Ｏ３、ＳｎＯ２、ＰｂＯ、ＰｂＯ２、Ｐｂ３Ｏ４、Ｖ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｓｂ２Ｏ３、Ｓｂ２Ｏ５及びＣａＯで構成されるグループから選択される少なくともいずれか一つであることを特徴とする請求項５０記載の半導体装置の製造方法。
【請求項５３】
前記予備−誘電膜としてシリコン酸化膜、シリコン窒化膜またはこれらの多層膜を形成する段階をさらに含むことを特徴とする請求項５０記載の半導体装置の製造方法。
【請求項５４】
前記ｐ型不純物がドーピングされた第２ポリシリコン膜は不純物がドーピングされていないポリシリコン膜を形成する段階、及び前記不純物がドーピングされていないポリシリコン膜にｐ型不純物をドーピングさせる段階を実施して形成することを特徴とする請求項５０記載の半導体装置の製造方法。
【請求項５５】
前記導電膜は、金属窒化膜、金属膜またはこれらの多層膜を形成することを特徴とする請求項５０記載の半導体装置の製造方法。
【請求項５６】
前記金属窒化膜はタングステン窒化膜、チタン窒化膜、タンタル窒化膜またはこれらの多層膜を形成し、前記金属膜はタングステン膜、チタン膜、タンタル膜またはこれらの多層膜を形成することを特徴とする請求項５０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、より詳細には一度データを入力すると時間が経ってもその状態を保持し電気的にデータの入力と出力が可能なフラッシュメモリ装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置中でフラッシュメモリ装置は、セルトランジスタとしてトンネル酸化膜、第１ゲートパターンであるフローティングゲート、誘電膜及び第２ゲートパターンであるコントロールゲートが順次に積層される構造を有する。前記フラッシュメモリ装置は前記コントロールゲートに適切な電圧を印加して前記フローティングゲートに電子を取り入れるか取り出すことでプログラミングが行われる。
従って、前記フラッシュメモリ装置は前記フローティングゲートに伝達される電圧の損失を十分に減少させることで電気的な特性を確保する。従って、前記フローティングゲートに伝達される電圧はカップリング比を向上させることによりその損失を減少することができる。
【０００３】
しかしながら、前記フラッシュメモリ装置のデザインルールが継続的に減少することにより前記誘電膜が占める面積も減少している成り行きである。このように、前記誘電膜が占める面積の減少はカップリング比の減少を齎す。従って、前記誘電膜が占める面積の減少によるカップリング比の減少を補完するために前記誘電膜の厚さを継続的に減少させている。
【０００４】
しかし、前記誘電膜が厚さを継続的に減少させる場合には前記コントロールゲートとフローティングとの間での漏洩電流の増加を齎し、その結果、前記カップリング比の減少だけではなくフラッシュメモリ装置の電気的信頼性を低下させる。
【０００５】
従って、最近では前記誘電膜の厚さ減少によるカップリング比を補完し、漏洩電流を減少させるために高誘電率を有する物質を使用して前記誘電膜を形成している。前記高誘電率を有する物質を使用して誘電膜を形成する方法に対する一例は、特許文献１、特許文献２などに開示されている。
【０００６】
前記高誘電率を有する物質からなる誘電膜をｎ型不純物がドーピングされたポリシリコン膜からなるコントロールゲートと共に使用する場合、低仕事関数に起因したトンネリング電流の増加が頻繁に発生する。これに対し、最近では前記ｎ型不純物がドーピングされたポリシリコン膜の代わりに仕事関数が大きい金属物質からなる薄膜コントロールゲートとして形成して前記トンネリング電流を減少させている。
しかしながら、前記高誘電率を有する物質からなる誘電膜上に金属物質からなる薄膜をコントロールゲートで形成する場合、幾つかの問題点が発生する。
【０００７】
図１は従来の方法によって半導体装置を製造するとき発生する問題点を説明するための断面図である。
【０００８】
図１に示すように、セル領域と周辺回路領域を有する基板１０上にトンネル酸化膜１２とポリシリコン膜１４を形成する。ここで、前記ポリシリコン膜１４は後続される工程を実施してフローティングゲートとして形成される。そして、前記ポリシリコン膜１４上に高誘電率を有する物質からなる薄膜と金属物質からなる薄膜を形成した後、パターニングを遂行して前記高誘電率を有する物質からなる薄膜は誘電膜１６として形成し、前記金属物質からなる薄膜は予備−コントロールゲート１８として形成する。特に、前記金属物質からなる薄膜を形成することは前記誘電膜１６が周辺回路領域には省略され、前記セル領域のみに形成される。従って、前記誘電膜１６の形成ではハードマスクを必要とする。万一、前記ハードマスクとしてシリコン窒化膜またはシリコン酸化膜を形成する場合前記高誘電率を有する誘電膜１６と容易に反応して前記誘電膜１６の特性を低下させるから望ましくない。従って、前記金属物質からなる薄膜をハードマスクとして形成する。
【０００９】
しかし、前記予備−コントロールゲート１８として形成するためのパターニングでエッチングマスクとして使用したフォトレジストパターンをアッシングするとき前記金属物質からなる薄膜が酸化される状況が頻繁に発生する。このように、前記金属物質からなる薄膜で酸化が発生する場合、界面抵抗の増加を誘発し、後続工程でリフティングを誘発する原因となりうるという問題点がある。
【００１０】
そして、前記パターニングを遂行した後、前記金属物質からなる薄膜を再度形成しなければならない。これは前記周辺回路領域に形成した前記薄膜が前記誘電膜の形成のためのパターニングを実施するとき完全に除去されるからである。このように、前記金属物質からなる薄膜を二度にわたって形成されてこそ完成されたコントロールゲートを形成することができるので工程が多少複雑になるという問題点がある。
【特許文献１】米国特許第６，６４２，５７３号明細書
【特許文献２】米国特許第６，６１７，６３９号明細書
【特許文献３】韓国特許出願公開第１９９８−５３４３２号公報
【特許文献４】韓国特許出願公開第１９９８−７９３６２号公報
【特許文献５】特開平５−２４３５８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の第１目的は高誘電率を有する物質からなる誘電膜と大きな仕事関数を有するゲート構造物を含む半導体装置を提供することにある。
本発明の第２目的は、前記半導体装置を製造するための方法を提供することにある。
【課題を解決するための手段】
【００１２】
前記第１目的を達成するための本発明の一実施例による半導体装置は、半導体基板上に形成される第１ポリシリコン膜と前記第１ポリシリコン膜上に形成され、高誘電率を有する物質からなる薄膜を含む誘電膜を具備する。そして、前記誘電膜上に形成され、ｐ型不純物がドーピングされた第２ポリシリコン膜及び前記第２ポリシリコン膜上に形成され、金属物質からなる導電膜を具備する。
【００１３】
前記第１目的を達成するための本発明の他の実施例による半導体装置は、半導体基板のセル領域上に形成されるトンネル酸化膜と前記トンネル酸化膜上に形成されるフローティングゲート及び前記フローティングゲート上に形成され、高誘電率を有する物質からなる薄膜を含む誘電膜を具備する。そして、前記誘電膜上に形成され、ｐ型不純物がドーピングされたポリシリコン膜と金属物質からなる導電膜を具備する。
【００１４】
前記第１目的を達成するための本発明のさらにまたの実施例による半導体装置は、メイン・セル領域と外郭・セル領域を含むセル領域及び周辺回路領域を有する半導体基板を具備する。そして、前記メイン・セル領域上に順次に形成され、第１トンネル酸化膜、フローティングゲート、高誘電率を有する物質からなる第１薄膜を含む第１誘電膜、及びｐ型不純物がドーピングされた第１ポリシリコン膜と金属物質からなる第１導電膜を含むコントロールゲートからなる第１ゲート構造物を具備する。また、前記周辺回路領域と前記外郭・セル領域上に順次に形成され、第２トンネル酸化膜、第２ポリシリコン膜及び金属物質からなる第２導電膜を含む第２ゲート構造物を具備する。
【００１５】
前記第２目的を達成するための本発明の一実施例による半導体装置の製造方法においては、半導体基板上に第１ポリシリコン膜を形成した後、前記第１ポリシリコン膜上に高誘電率を有する物質からなる薄膜を含む誘電膜を形成する。続いて、前記誘電膜上にｐ型不純物がドーピングされた第２ポリシリコン膜を形成した後、前記第２ポリシリコン膜上に金属物質からなる導電膜を形成する。
【００１６】
前記第２目的を達成するための本発明の他の実施例による半導体装置の製造方法においては、半導体基板のセル領域上にトンネル酸化膜を形成し、前記トンネル酸化膜上にフローティングゲートを形成した後、前記フローティングゲート上に高誘電率を有する物質からなる薄膜を含む誘電膜を形成する。そして、前記誘電膜上にｐ型不純物がドーピングされたポリシリコン膜と金属物質からなる導電膜を含むコントロールゲートを形成する。
【００１７】
前記第２目的を達成するための本発明のさらにまたの実施例による半導体装置の製造方法においては、メイン・セル領域と外郭・セル領域を含むセル領域及び周辺回路領域を有する半導体基板を備える。続いて、前記半導体基板のメイン・セル領域上に第１トンネル酸化膜、フローティングゲート、高誘電率を有する物質からなる第１薄膜を含む第１誘電膜、及びｐ型不純物がドーピングされた第１ポリシリコン膜と金属物質からなる第１導電膜を含むコントロールゲート順次に積層して第１ゲート構造物を形成する。さらに、前記周辺回路領域と前記外郭・セル領域上に第２トンネル酸化膜、第２ポリシリコン膜及び金属物質からなる第２導電膜を順次に積層して第２ゲート構造物を形成する。
【００１８】
前記第２目的を達成するための本発明のさらにまたの実施例による半導体装置の製造方法においては、メイン・セル領域、外郭・セル領域、及び周辺回路領域を有する半導体基板を備えた後、前記半導体基板上に予備−トンネル酸化膜と第１ポリシリコン膜を順次に形成する。そして、前記第１ポリシリコン膜上に高誘電率を有する物質からなる薄膜を含む予備−誘電膜とｐ型不純物がドーピングされた第２ポリシリコン膜を順次に形成する。続いて、前記第２ポリシリコン膜と予備−誘電膜をパターニングして前記セル領域と一部の前記外郭・セル領域の第１ポリシリコン膜上に予備−第２ポリシリコン膜パターンと予備−誘電膜パターンを形成する。続けて、前記予備−第２ポリシリコン膜パターン、予備−誘電膜パターン及び露出された第１ポリシリコン膜上に金属物質からなる導電膜を形成する。そして、前記結果物をパターニングする。これにより、前記メイン・セル領域上には前記予備−トンネル酸化膜のパターニングによって形成される第１トンネル酸化膜、前記第１ポリシリコン膜のパターニングによって形成されるフローティングゲート、前記予備−誘電膜パターンのパターニングによって形成される第１誘電膜及び前記予備−第２ポリシリコン膜パターンのパターニングによって形成される第２ポリシリコン膜パターンと前記導電膜のパターニングによって形成される第１導電膜パターンからなるコントロールゲートを含む第１ゲート構造物が形成される。そして、前記周辺回路領域上には前記予備−トンネル酸化膜のパターニングによって形成される第２トンネル酸化膜、前記第１ポリシリコン膜のパターニングによって形成される第３ポリシリコン膜パターン及び前記導電膜のパターニングによって形成される第２導電膜パターンを含む第２ゲート構造物が形成される。さらに、前記外郭・セル領域上には前記第２ゲート構造物と同一の第３ゲート構造物を形成するか前記予備−トンネル酸化膜のパターニングによって形成される第３トンネル酸化膜、前記第１ポリシリコン膜のパターニングによって形成される第４ポリシリコン膜パターン、前記第４ポリシリコン膜パターンの幅より狭い幅を有する第２誘電膜と前記狭い幅を有しながら前記第２ポリシリコン膜パターンと同一の物質からなる第５ポリシリコン膜パターン、及び前記第４ポリシリコン膜パターンと同一の幅を有しながら前記導電膜のパターニングによって形成される第３導電膜パターンを含む第４ゲート構造物が形成される。
【００１９】
このように、本発明によると高誘電率を有する物質からなる誘電膜と大きい仕事関数を有する物質からなるゲート構造物を容易に適用することができる。従って、本発明をフラッシュメモリ装置に適用する場合向上されたカップリング比の具現が可能である。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
（実施例１）
図２は本発明の実施例１による半導体装置を概略的に示す断面図であり、図３は図２の誘電膜を具体的に示す断面図であり、図４は図２の導電膜を具体的に示す断面図である。
図２に示すように、半導体基板２０上に第１ポリシリコン膜２２が形成されている。前記半導体基板２０の例としてはシリコン基板またはシリコン−オン−インシュレータ基板などを挙げることができる。そして、前記第１ポリシリコン膜２２はｎ型不純物がドーピングされたポリシリコン膜であることが望ましい。
前記第１ポリシリコン膜２２上には誘電膜２４が形成されている。特に、前記誘電膜２４はカップリング比の向上のために非常に薄く形成することが望ましい。
【００２１】
従って、前記誘電膜２４は薄い等価酸化膜厚さを保持しながら前記誘電膜２４の間での漏洩電流を十分に減少させることができる高誘電率を有する物質からなる薄膜を含むことが望ましい。そして、前記高誘電率を有する物質は金属酸化物であることが望ましい。使用されることができる金属酸化物の例としてはＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＴｉＯ２、ＣｅＯ２、Ｉｎ２Ｏ３、ＲｕＯ２、ＭｇＯ、ＳｒＯ、Ｂ２Ｏ３、ＳｎＯ２、ＰｂＯ、ＰｂＯ２、Ｐｂ３Ｏ４、Ｖ２Ｏ３、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｓｂ２Ｏ３、Ｓｂ２Ｏ５及びＣａＯなどを挙げることができる。これらは単独で使用することが望ましく、場合によっては二つ以上を混合して使用することもできる。従って、前記高誘電率を有する物質としては金属酸化物を使用することで前記誘電膜２４は金属酸化膜を含む。そして、前記誘電膜２４はシリコン酸化膜、シリコン酸化膜などをさらに含むことが望ましい。特に、前記シリコン酸化膜とシリコン窒化膜が順次に積層される構造物をさらに含むことが望ましい。従って、図３に示されたように、前記誘電膜２４はシリコン酸化膜２４ａ、シリコン窒化膜２４ｂ及び高誘電率を有する物質からなる薄膜２４ｃが順次に積層されることが最も望ましい。
【００２２】
前記誘電膜２４上にはｐ型不純物がドーピングされた第２ポリシリコン膜２６ａが形成されている。また、前記第２ポリシリコン膜２６ａ上には金属物質からなる導電膜２６ｂが形成されている。
【００２３】
前記第２ポリシリコン膜２６ａは前記誘電膜２４をパターニングするときハードマスクの機能を有する。さらに、前記第２ポリシリコン膜２６ａは前記誘電膜２４上に前記金属物質からなる導電膜２６ｂを単独に形成するとき発生する欠陥を十分に防止する。特に、前記第２ポリシリコン膜２６ａとしてｐ型不純物がドーピングされたポリシリコン膜を形成するのは、前記ｐ型不純物がドーピングされたポリシリコン膜２６ａが、ｎ型不純物がドーピングされたポリシリコン膜に比べて仕事関数が大きいからである。さらに、前記ｐ型不純物の場合にはｐ＋不純物であることが望ましい。
【００２４】
前記導電膜２６ｂは金属窒化膜、金属膜などからなることが望ましい。従って、図４に示されたように、前記導電膜２６ｂは金属窒化膜２６ｂ１と金属膜２６ｂ２が順次に積層されることが最も望ましい。
ここで、前記金属窒化膜２６ｂ１の例としてはタングステン窒化膜、チタン窒化膜、タンタル窒化膜などを挙げることができる。これらは単一膜または二つ以上が積層され形成された多層膜であることができる。但し、前記金属窒化膜２６ｂ１は単一膜に形成することが望ましい。前記金属膜２６ｂ２の例としてはタングステン膜、チタン膜、タンタル膜などを挙げることができる。これらは単一膜または二つ以上が積層された多層膜であることができる。しかし、前記金属膜２６ｂ２は単一膜に形成することが望ましい。
【００２５】
このように、本実施例においては第１ポリシリコン膜、高誘電率を有する物質からなる薄膜を含む誘電膜、ｐ型不純物がドーピングされた第２ポリシリコン膜及び金属物質を含む導電膜が順次に積層される構造物を有する半導体装置を提供する。特に、前記構造物を有する半導体装置はストレージトランジスタとしてカップリング比が向上され、漏洩電流が減少される。
【００２６】
図５ないし図７は本実施例による半導体装置の製造方法を示すもので、図２に示された半導体装置を製造する方法を示す断面図である。
図５に示すように、シリコン基板のような半導体基板２０を備える。そして、前記半導体基板２０上にｎ型不純物がドーピングされた第１ポリシリコン膜２２を形成する。
【００２７】
具体的に、前記第１ポリシリコン膜２２は積層が行われる第１工程とｎ型不純物をドーピングさせる第２工程を遂行して形成する。前記第１工程はファーネスを使用したシランＳｉＨ４ガスの熱分解を実施して形成することが望ましい。前記シランガスの例としては、１００％シランガス、窒素で希釈した２０ないし３０％シランガスなどを挙げることができる。そして、前記第１工程での温度が約５００℃未満の場合には第１ポリシリコン膜２２が積層される速度があまり遅いので望ましくなく、約６５０℃を超過する場合にはシランガスの枯渇が発生し、第１ポリシリコン膜２２の均一度が悪くなるので望ましくない。従って、前記第１工程は約５００℃ないし６５０℃の温度で遂行することが望ましい。特に、前記温度範囲内で第１工程を実施する場合、約２５ないし１５０Ｐａの圧力で良好な積層速度を示す。そして、前記第２工程の例としては、前記第１工程を実施した後に実施する拡散、イオン注入、前記第１工程を実施する途中にｎ型不純物をドーピングさせるイン−サイチュドーピングなどを挙げることができる。特に、前記第２工程の実施ではｎ型不純物でボロンをドーピングさせることが望ましい。
【００２８】
図６に示すように、前記第１ポリシリコン膜２２上に誘電膜２４を形成する。前記誘電膜２４は高誘電率を有する薄膜を含むことが望ましい。本実施例の前記高誘電率を有する物質は金属酸化物として前述したのと同一である。特に、本実施例においては前記金属酸化物としてＡｌ２Ｏ３を選択する。さらに、前記誘電膜２４はシリコン酸化膜、シリコン窒化膜をさらに含むことが望ましい。従って、本実施例においては前記第１ポリシリコン膜２２上に前記シリコン酸化膜、シリコン窒化膜及び前記高誘電率を有する物質からなる薄膜を含む誘電膜２４を形成する。
【００２９】
具体的には、化学気相蒸着工程を実施して前記第１ポリシリコン膜２２上にシリコン酸化膜とシリコン窒化膜を順次に形成する。続いて、前記シリコン窒化膜上に前記高誘電率を有する物質からなる薄膜を形成する。前記高誘電率を有する物質からなる薄膜はスパッタリング、化学気相蒸着工程または原子層積層工程などを遂行して形成することができる。
【００３０】
前記高誘電率を有する薄膜として原子層積層工程を実施してＡｌ２Ｏ３膜を形成する方法を例に挙げると次のようである。
まず、Ａｌ２Ｏ３膜を形成するための対象物である前記シリコ酸化膜とシリコン窒化膜を有する基板２０をチャンバー内に位置させる。そして、前記チャンバー内部の温度と圧力を適切に調整する。万一、前記温度があまりに低いと反応物質の反応性が良好でないので望ましくなく、前記温度があまりに高いと結晶化が早く進行され、化学気相蒸着の特性を示すので望ましくない。従って、前記チャンバー内部の温度を約１５０℃ないし４００℃に調節することが最も望ましい。特に、前記チャンバー内の温度を約３００℃に調節することが最も望ましいが、これは約３００℃の温度で原子層積層の特性が最も良好に示されるからである。
【００３１】
続いて、前記対象物の上部に第１反応物質であるアルミニウムソース物質を導入する。ここで、前記アルミニウムソース物質の例としてはＴＭＡ（ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｕｍ：Ａｌ（ＣＨ３）３）を挙げることができる。前記第１反応物質は約２秒の間前記対象物の上部に導入されることが望ましい。このように、前記第１反応物質としてアルミニウムソース物質を導入することで、前記アルミニウムソース物質の第１部分は前記対象物上に化学吸着され、第２部分は物理吸着される。具体的に、前記アルミニウムソース物質の第１部分は前記シリコン窒化膜上に化学吸着される。
【００３２】
そして、前記対象物の上部にアルゴンガスを導入する。前記アルゴンガスはパージガスで、約３秒の間前記対象物の上部に導入されることが望ましい。このように、前記アルゴンガスを前記対象物の上部に導入させ前記対象物上に物理吸着された前記アルミニウムソース物質の第２物質を除去させる。
【００３３】
次に、前記対象物の上部に酸化剤を導入する。前記酸化剤の例としては、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、ＣＨ３ＯＨ、Ｃ２Ｈ５ＯＨなどを挙げることができる。これらは単独で使用することが望ましいが、場合によって二つ以上を混合して使用することもできる。本実施例では酸化剤としてＯ３を使用する。そして、前記酸化剤としてＯ３は約３秒の間、前記対象物の上部に導入することが望ましい。このように、前記酸化剤を前記対象物の上部に導入させることで前記アルミニウムソース物質の第１物質には酸化が行われる。その結果、前記対象物上にはアルミニウム−酸化物を含有する固相物質が形成される。
【００３４】
続いて、前記固相物質が形成された前記対象物の上部にアルゴンガスを導入する。前記アルゴンガスは言及したように約３秒の間、前記対象物に上部に導入させる。このように、前記アルゴンガスを前記対象物の上部に導入させることで前記チャンバー内に残っている酸化剤が除去される。
【００３５】
これにより、前記対象物、即ち、シリコン窒化膜上にはアルミニウム−酸化物を含有する固相物質が形成される。特に、前記アルミニウムソース物質の導入、アルゴンガスの導入、酸化剤の導入及びアルゴンガスの導入を反復して実施することで前記アルミニウム−酸化物を含有する固相物質を所望する厚さを有するＡｌ２Ｏ３膜で形成する。特に、前記Ａｌ２Ｏ３膜は薄い等価酸化膜厚さを保持しながら前記誘電膜２４の間での漏洩電流を十分に減少させることができるので非常に薄い厚さを有するように形成することができる。
【００３６】
このように、前記工程を適切に遂行することで前記第１ポリシリコン膜２２上にシリコン酸化膜、シリコン窒化膜及び高誘電率を有する物質からなる薄膜を含む誘電膜２４が形成される。
【００３７】
図７に示すように、前記誘電膜２４上にｐ型不純物がドーピングされた第２ポリシリコン膜２６ａを形成する。前記第２ポリシリコン膜２６ａはドーピングされる不純物の種類を除いては前記第１ポリシリコン膜２２を形成する方法と同一の方法を実施して形成する。前記第２ポリシリコン膜２６ａにドーピングされる不純物の例としては燐ｐを挙げることができる。また、前記第２ポリシリコン膜２６ａは不純物がドーピングされていないポリシリコン膜を形成した後、前記不純物がドーピングされていないポリシリコン膜にｐ型不純物をドーピングさせる工程を実施して形成することもできる。
【００３８】
続いて、前記第２ポリシリコン膜２６ａ上に金属物質からなる導電膜２６ｂを形成する。前記導電膜２６ｂの例としては金属窒化膜、金属膜などを挙げることができる。望ましくは、前記金属窒化膜と金属膜を順次に積層する。本実施例においての前記金属窒化膜と金属膜それぞれに対する例は言及したものと同一である。従って、本実施例においては前記金属窒化膜としてタングステン窒化膜を形成し、前記金属膜としてタングステン膜を形成する。
【００３９】
具体的に、前記第２ポリシリコン膜２６ａを形成した後、第１スパッタリングを実施して前記タングステン窒化膜を形成する。前記第１スパッタリングは主に約１０ないし２０ｍＴｏｒｒの圧力、約７００ないし８００Ｗａｔｔの直流電流及び約１２０℃ないし２００℃の温度を有する条件で実施する。特に、前記スパッタリングでは窒素ガスを使用するが、装置的構成を考慮する場合約３０ないし５０ｓｃｃｍの流量条件で使用する。このように、前記第１スパッタリングを実施することで前記第２ポリシリコン膜２６ａ上にタングステン窒化膜を形成する。前記タングステン窒化膜を、前記スパッタリングの外にも化学気相蒸着工程または原子層積層工程などを実施して形成することもできる。
【００４０】
そして、前記タングステン窒化膜を形成した後、第２スパッタリングを遂行して前記タングステン膜を形成する。前記第２スパッタリングは主に約１０ないし２０ｍＴｏｒｒの圧力、約１．８ないし２．２Ｋｗａｔｔの直流電流及び約１２０℃ないし２００℃の温度を有する条件で遂行する。このように、前記第２スパッタリングを実施することで前記タングステン窒化膜上にタングステン膜を形成する。前記タングステン膜は前記スパッタリングの外にも化学気相蒸着工程または原子層積層工程などを実施して形成することもできる。
【００４１】
特に、前記タングステン窒化膜を形成するための第１スパッタリングと前記タングステン膜を形成するための第２スパッタリングは単一チャンバー内で同一の真空を保持しながらイン−サイチュで遂行することができる。
これにより、前記第２ポリシリコン膜２６ａ上に金属窒化膜と金属膜を有する導電膜２６ｂを形成する。
【００４２】
このように、本実施例においては第１ポリシリコン膜、高誘電率を有する物質からなる薄膜を含む誘電膜、ｐ型不純物がドーピングされた第２ポリシリコン膜及び金属物質を含む導電膜が順次に積層される構造物を有する半導体装置の製造方法を提供する。特に、前記製造方法を通じて形成した半導体装置はストレージトランジスタでカップリング比が向上され、漏洩電流が減少される。
【００４３】
（実施例２）
図８は本発明の実施例２による半導体装置を概略的に示す断面図である。
図８に示すように、半導体基板７０のセル領域上にはフラッシュメモリ装置でデータを貯蔵するストレージトランジスタである第１ゲート構造物８１ａが形成されている。前記第１ゲート構造物８１ａは第１トンネル酸化膜８２ａ、フローティングゲート８４ａ、第１誘電膜８６ａ及びコントロールゲート８８ａを具備する。
【００４４】
特に、前記第１ゲート構造物８１ａは前記半導体基板７０のセル領域中でメイン・セル領域上に形成されるものとして、前記第１トンネル酸化膜８２ａ、フローティングゲート８４ａ、誘電膜８６ａ及びコントロールゲート８８ａが全部同一の幅を有する。
【００４５】
具体的に、前記第１ゲート構造物８１ａの第１トンネル酸化膜８２ａはシリコン酸化膜であることが望ましい。さらに、本実施例の前記第１ゲート構造物８１ａのフローティングゲート８４ａは実施例１のポリシリコン膜と同一のものでｎ型不純物がドーピングされたポリシリコン膜であることが望ましい。
【００４６】
前記第１ゲート構造物８１ａの第１誘電膜８４ａは高誘電率を有する物質からなる第１薄膜を含むことが望ましいが、本実施例の前記高誘電率を有する物質は金属酸化物として実施例１で羅列したのと同一である。また、本実施例の前記第１誘電膜８４ａは、実施例１と同様に、シリコン酸化膜、シリコン窒化膜をさらに含むことが望ましい。従って、本実施例の前記第１ゲート構造物８１ａの第１誘電膜８４ａは前記シリコン酸化膜、シリコン窒化膜及び前記高誘電率を有する物質からなる第１薄膜を含む。
【００４７】
本実施例の前記第１ゲート構造物８１ａのコントロールゲート８８ａは、ポリシリコン膜パターン８８ａ１と金属物質からなる第１導電膜パターン８８ａ２を含むが、前記ポリシリコン膜パターン８８ａ１は実施例１の第２ポリシリコン膜と同一の構成を有し、前記第１導電膜パターン８８ａ２は実施例１の導電膜と同一の構成を有する。従って、本実施例においての前記第１ゲート構造物８１ａのコントロールゲート８８ａはｐ型不純物がドーピングされたポリシリコン膜パターン８８ａ１及び金属窒化膜と金属膜からなる第１導電膜パターン８８ａ２を含む。
【００４８】
本実施例によると、セル領域中でもメイン・セル領域上に形成されるストレージトランジスタとしての第１ゲート構造物８１ａは、向上されたカップリング比を有し、減少された漏洩電流を有する。これは、高誘電率を有する物質を含む薄膜を誘電膜８４ａとして使用し、仕事関数が大きいｐ型不純物がドーピングされたポリシリコン膜パターン８８ａ１と導電膜パターン８８ａ２をコントロールゲート８８ａにおいて使用するからである。
【００４９】
そして、前記ｐ型不純物がドーピングされたポリシリコン膜を含むフラッシュメモリ装置に対する例は、特許文献３、特許文献４、特許文献５などに開示されている。しかし、前記特許には導電膜が省略されたｐ型不純物がドーピングされたポリシリコン膜を含むコントロールゲートが開示されている。特に。前記特許文献５には高誘電率を有する物質を含む薄膜の代わりに酸化膜−窒化膜−酸化膜ＯＮＯの構造を有する誘電膜が開示されている。従って、前記特許に開示されたフラッシュメモリ装置は本発明に開示しているフラッシュメモリ装置とは異なる。
【００５０】
前記半導体基板７０の周辺回路領域上には第２トンネル酸化膜８２ｃ、第３ポリシリコン膜パターン８４ｃ及び第２導電膜パターン８８ｃを具備する第２ゲート構造物８１ｃが形成されている。特に、前記第２ゲート構造物８１ｃはフラッシュメモリ装置でスイッチング、増幅、センシングなどのような機能を有する。ここで、前記第２トンネル酸化膜８２ｃ、第３ポリシリコン膜パターン８４ｃ及び第２導電膜パターン８８ｃ全部は同一の幅を有する。
【００５１】
具体的に、前記第２ゲート構造物８１ｃの第２トンネル酸化膜８２ｃは前記第２ゲート構造物８１ａの第１トンネル酸化膜８２ａと同一である。前記第２ゲート構造物８１ｃの第３ポリシリコン膜パターン８４ｃは前記第１ゲート構造物８１ａのフローティングゲート８４ａと同一である。従って、前記第２ゲート構造物８１ｃの第３ポリシリコン膜パターン８４ｃはｎ型不純物がドーピングされたポリシリコン膜をパターニングして形成することが望ましい。また、前記第２ゲート構造物８１ｃの第２導電膜パターン８８ｃは前記第１ゲート構造物８１ａのコントロールゲート８８ａの第１導電膜パターン８８ａ２と同一である。
【００５２】
従って、本実施例の前記第２ゲート構造物８１ｃは第２トンネル酸化膜８２ｃ、第３ポリシリコン膜パターン８４ｃ及び金属窒化膜と金属膜からなる第２導電膜パターン８８ｃを含む。
本実施例によると、周辺回路領域上に形成される第２ゲート構造物は第１ゲート構造物に比べて単純である。従って、本実施例は適合したそれぞれの機能に符合する構成を有するゲート構造物の提供が可能である。
【００５３】
前記第２ゲート構造物８１ｃは前記周辺回路領域だけではなく前記セル領域中のメイン・セル領域を除いた外郭・セル領域上にも形成されることができる。前記外郭・セル領域はセル領域中で最外郭領域として前記周辺回路領域と隣接する領域または隣接したセル領域と隣接する領域で定義することが望ましい。特に、前記外郭・セル領域はソース選択ラインＳＳＬまたはアース選択ラインＧＬＳで構成されるので前記外郭・セル領域上には前記第２ゲート構造物８１ｃと同一の構成を有する第３ゲート構造物（図示せず）が形成されても良いのである。
【００５４】
しかし、前記メイン・セル領域に第１ゲート構造物８１ａを形成するとき十分な工程マージンを確保するために前記外郭・セル領域上に第４ゲート構造物８１ｂが形成されたりもする。
【００５５】
具体的に、前記第４ゲート構造物８１ｂは前記第１ゲート構造物８１ａの第１誘電膜８４ａ及びコントロールゲート８８ａの第２ポリシリコン膜パターン８８ａ２が有する幅の大きさを除いては第１ゲート構造物８１ａと同一である。従って、前記第４ゲート構造物８１ｂは第１ゲート構造物８１ａの第１トンネル酸化膜８２ａと同一の第３トンネル酸化膜８２ｂ、第１ゲート構造物８１ａのフローティングゲート８４ａと同一の構造を有する第４ポリシリコン膜パターン８４ｂを具備する。しかし、前記第３ゲート構造物８１ｂは前記第４ポリシリコン膜パターン８４ｂが有する幅より狭い幅を有する第２誘電膜８６ｂを具備する。ここで、前記第２誘電膜８６ｂは第１ゲート構造物８１ａの第１誘電膜８６ａと同一の物質からなる。そして、前記第３ゲート構造物８１ｂは前記第２誘電膜８６ｂと同一の幅を有する第５ポリシリコン膜パターン８８ｂ１を有する。前記第３ゲート構造物８１ｂの第５ポリシリコン膜パターン８８ｂ２は前記第１ゲート構造物８１ａの第２ポリシリコン膜８８ａ１と同一の物質からなる。そして、前記第３ゲート構造物８１ｂは前記第１ゲート構造物８１ａの第１導電膜パターン８８ａ２と同一の幅を有し、同一の物質からなる第３導電膜パターン８８ｂ２を具備する。
【００５６】
これにより、前記外郭・セル領域上には第３トンネル酸化膜８２ｂ、第４ポリシリコン膜パターン８４ｂ、狭い幅を有する第２誘電膜８６ｂ、狭い幅を有する第５ポリシリコン膜パターン８８ｂ１及び第３導電膜パターン８８ｂ２からなる第３ゲート構造物８１ｂが具備されることもできる。
【００５７】
本実施例によると、外郭・セル領域上に前記第３ゲート構造物８１ｂの形成が可能であるので十分な工程マージンの確保が可能である。従って、微細パターンを要求する最近の半導体装置の製造に、より積極的に応用することができる。
【００５８】
図９ないし図１２は本実施例による半導体装置の製造方法を示すもので、図８に示された半導体装置を製造する方法を示す断面図である。
図９に示すように、セル領域と周辺回路領域を有する半導体基板７０を備える。特に、前記セル領域はメイン・セル領域と外郭・セル領域でさらに区分される。
【００５９】
続いて、前記基板７０上に予備−トンネル酸化膜７２を形成する。前記予備−トンネル酸化膜７２はシリコン酸化膜として熱酸化法またはラジカル酸化法などを実施して形成する。特に、前記予備−トンネル酸化膜７２は約１０Åないし３００Åの厚さを有するように形成することが望ましく、約５０Åないし１５０Åの厚さを有するように形成することがより望ましく、約５０Åないし７０Åの厚さを有するように形成することがさらにより望ましい。
【００６０】
その後、前記予備−トンネル酸化膜７２上に第１ポリシリコン膜７４を形成する。前記第１ポリシリコン膜７４は実施例１の第１ポリシリコン膜を形成する方法と同一の方法を実施して形成する。従って、本実施例の第１ポリシリコン膜７４はｎ型不純物がドーピングされたポリシリコン膜である。特に、前記第１ポリシリコン膜７４は約３００Åないし１０００Åの厚さを有するように形成することが望ましく、約３００Åないし７００Åの厚さを有するように形成することがさらに望ましい。さらに、前記第１ポリシリコン膜７４はボイドまたはシーム（ｓｅａｍ）などのような欠陥が発生しないように注意を払いながら形成しなければならない。
【００６１】
続いて、前記第１ポリシリコン膜７４上に予備−誘電膜７６を形成する。特に、前記予備−誘電膜７６は高誘電率を有する物質からなる薄膜を含むように形成する。前記高誘電率を有する物質の例は実施例１で言及したのと同一である。そして、前記予備−誘電膜７６はシリコン酸化膜とシリコン窒化膜をさらに形成することが望ましい。従って、前記予備−誘電膜７６はシリコン酸化膜、シリコン窒化膜及び高誘電率を有する薄膜を順次に積層して形成する。そして、前記シリコン酸化膜及び高誘電率を有する薄膜それぞれは実施例１での方法と同一の方法を実施して形成する。特に、前記予備−誘電膜７６は約１５０Åないし３００Åの厚さを有するように形成することが望ましく、約１８０Åないし３００Åの厚さを有するように形成することがさらに望ましい。
【００６２】
続けて、前記予備−誘電膜７６上にｐ型不純物がドーピングされた第２ポリシリコン膜７８を形成する。前記第２ポリシリコン膜７８は実施例１の第２ポリシリコン膜を形成する方法と同一の方法を実施して形成する。特に、本実施例の第２ポリシリコン膜７８は約３００Åないし１０００Åの厚さを有するように形成することが望ましく、約３００Åないし７００Åの厚さを有するように形成することがさらに望ましい。
【００６３】
図１０に示すように、前記第２ポリシリコン膜７８と前記予備−誘電膜７６をパターニングする。前記パターニングではフォトレジストパターンをエッチングマスクとして使用するエッチング工程を実施する。このように、前記パターニングを実施することで前記第２ポリシリコン膜７８と前記予備−誘電膜７６は予備−第２ポリシリコン膜パターン７８ａ及び予備−誘電膜パターン７６ａで形成される。特に、前記予備−第２ポリシリコン膜パターン７８ａ及び予備−誘電膜パターン７６ａは前記メイン・セル領域に形成される。さらに、前記外郭・セル領域上に前記予備−第２ポリシリコン膜パターン７８ａ及び予備−誘電膜パターン７６ａの一部を形成することもできる。万一、前記外郭・セル領域上に前記予備−第２ポリシリコン膜パターン７８ａ及び予備−誘電膜パターン７６ａの一部が形成されない場合、後続の工程での工程マージンが十分でない。従って、前記外郭・セル領域上に前記予備−第２ポリシリコン膜パターン７８ａ及び予備−誘電膜パターン７６ａの一部を形成することで十分な工程マージンを確保する。また、本実施例においては、前記パターニングでエッチングマスクとして使用したフォトレジストパターンを除去するアッシング工程を実施しても前記予備−第２ポリシリコン膜パターン７８ａが露出されるので酸化が殆ど行われないのである。従って、本実施例は従来とは異なり酸化により積極的に対処することができる。
【００６４】
図１１に示すように、前記予備−第２ポリシリコン膜パターン７８ａと予備−誘電膜パターン７６ａを有する結果物上に金属物質を含む導電膜８０を形成する。即ち、前記予備−第２ポリシリコン膜パターン７８ａ、予備−誘電膜パターン７６ａ及び露出されたポリシリコン膜パターン７４上に前記導電膜８０を形成する。前記導電膜８０は実施例１の方法と同一の方法を実施して形成する。従って、前記導電膜８０は金属窒化膜と金属膜からなる。特に、前記導電膜８０は約３００Åないし５００Åの厚さを有するように形成することがさらに望ましく、約３００Åないし４００Åの厚さを有するように形成することがさらに望ましい。前記導電膜８０は前記金属窒化膜を約５０Åの厚さを有するように形成し、前記金属膜を約３００Åの厚さを有するように形成することが最も望ましい。本実施例においては前記結果物上に導電膜８０を一度だけ形成する。従って、本実施例は従来とは異なり単純化を図ることができる。
【００６５】
続いて、前記導電膜８０を形成した後、前記導電膜８０の表面を平坦化させる。前記平坦化では主に化学機械的研磨を実施する。このように、前記導電膜８０の表面を平坦化させることは前記導電膜８０が前記予備−第２ポリシリコン膜パターン７８ａと予備−誘電膜パターン７６ａによって段差を有するからである。
そして、前記導電膜８０を平坦化させた後、前記導電膜８０上にハードマスク膜（図示せず）をさらに形成することもできる。このとき、前記ハードマスク膜は主にシリコン窒化膜を形成し、約１０００Åないし１２００Åの厚さを有するように形成する。
【００６６】
図１２に示すように、前記導電膜８０を有する結果物を基板７０の表面が露出されるまでパターニングする。前記パターニングでは主にフォトレジストパターンをエッチングマスクとして使用するフォトリソグラフィ工程を実施する。このように、前記パターニングを実施することで前記メイン・セル領域上には第１ゲート構造物８１ａが形成され、前記周辺回路領域上には第２ゲート構造物８１ｃが形成され、前記外郭・セル領域上には第３ゲート構造物（図示せず）または第４ゲート構造物８１ｂが形成される。
【００６７】
具体的に、前記第１ゲート構造物８１ａは前記予備−トンネル酸化膜７２をパターニングすることにより形成される第１トンネル酸化膜８２ａ、前記第１ポリシリコン膜７４をパターニングすることにより形成されるフローティングゲート８４ａ、前記予備−誘電膜パターン７６ａをパターニングすることにより形成される第１誘電膜８６ａ及び前記予備−第２ポリシリコン膜パターン７８ａをパターニングすることにより形成される第２ポリシリコン膜パターン８８ａ１と前記導電膜８０をパターニングすることにより形成される第１導電膜パターン８８ａ２からなるコントロールゲート８８ａを含む。特に、前記第１ゲート構造物８１ａはデータを貯蔵するストレージトランジスタの機能を有する。
【００６８】
そして、前記第２ゲート構造物８１ｃは前記予備−トンネル酸化膜７２をパターニングすることで形成される第２トンネル酸化膜８２ｃ、前記第１ポリシリコン膜７４をパターニングすることで形成される第３ポリシリコン膜パターン８４ｃ及び前記導電膜８０をパターニングすることで形成される第２導電膜パターン８８ｃを含む。特に、前記第２ゲート構造物８１ｃはフラッシュメモリ装置でスイッチング、増幅、センシングなどのような機能を有するトランジスタとして動作する。
【００６９】
前記パターニングを実施するとき工程マージンに起因して前記外郭・セル領域上に形成された予備−誘電膜パターン７６ａと予備−第２ポリシリコン膜パターン７８ａが前記セル領域に全部含まれる場合、前記第３ゲート構造物（図示せず）は第２ゲート構造物８１ｃと同一の構成を有する。
【００７０】
これに反して、前記予備-誘電膜７６ａと予備−第２ポリシリコン膜パターン７８ａの一部が前記外郭・セル領域に含まれる場合には前記外郭・セル領域上には第４ゲート構造物８１ｂが形成される。前記第４ゲート構造物８１ｂは前記予備−トンネル酸化膜７２をパターニングすることで形成される第３トンネル酸化膜８２ｂ、前記第１ポリシリコン膜７４をパターニングすることで形成される第４ポリシリコン膜パターン８４ｂ、前記第４ポリシリコン膜パターン８４ｂの幅より狭い幅を有する第２誘電膜８６ｂと前記狭い幅を有しながら前記予備−第２ポリシリコン膜パターン７８ａのパターニングによって形成される第５ポリシリコン膜パターン８８ｂ１及び前記第４ポリシリコン膜パターン８４ｂと同一の幅を有しながら前記導電膜８０のパターニングによって形成される第３導電膜パターン８８ｂ２を含む。特に、前記第３ゲート構造物または第４ゲート構造物８１ｂはソース選択ラインＳＳＬまたはアース選択ラインＧＳＬの機能を有する。
【００７１】
このように、本実施例によると第１ゲート構造物、第２ゲート構造物及び第３ゲート構造物/第４ゲート構造物を同時に形成することができる。特に、金属物質からなる薄膜がアッシング工程で露出される状況を排除する。従って、酸化に積極的に対処することができ、工程の単純化を図ることもできる。さらに、高誘電率を有する物質を誘電膜として容易に適用し、高い仕事関数の提供が可能な物質をコントロールゲートで容易に適用することができる。従って、カップリング比が十分に向上されるフラッシュメモリ装置の提供が可能である。
【００７２】
特に、本実施例においてはｐ型不純物がドーピングされた第２ポリシリコン膜を適切に形成することによりレジスタのような部材を形成するための別途の工程を進行しなくてもよいのである。即ち、従来のように金属物質からなる導電膜でコントロールゲートを形成する場合には前記レジスタのような部材を形成するためにポリシリコン膜を形成する別途の工程を進行しなければならない。しかし、本実施例の場合には前記ｐ型不純物がドーピングされた第２ポリシリコン膜がコントロールゲートに含まれるので前記ｐ型不純物がドーピングされた第２ポリシリコン膜の一部を前記レジスタとして用いるとよいのである。
【００７３】
本発明によると不良の発生なしに簡略な工程を実施してもカップリング比がより向上される。従って、本発明は半導体装置の信頼性と生産性の向上を図ることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００７４】
【図１】従来の方法によって半導体装置を製造するとき発生する問題点を説明するための断面図である。
【図２】本発明の第１実施例による半導体装置を概略的に示す断面図である。
【図３】図２の誘電膜を具体的に示す断面図である。
【図４】図２の導電膜を具体的に示す断面図である。
【図５】図２の半導体装置を製造する方法を示す断面図である。
【図６】図２の半導体装置を製造する方法を示す断面図である。
【図７】図２の半導体装置を製造する方法を示す断面図である。
【図８】本発明の実施例２による半導体装置を概略的に示す断面図である。
【図９】図８の半導体装置を製造する方法を示す断面図である。
【図１０】図８の半導体装置を製造する方法を示す断面図である。
【図１１】図８の半導体装置を製造する方法を示す断面図である。
【図１２】図８の半導体装置を製造する方法を示す断面図である。
【符号の説明】
【００７５】
１４  ポリシリコン膜
１６  誘電膜
１８  コントロールゲート
２０、７０  半導体基板
２２  第１ポリシリコン膜
２４  誘電膜
２６ａ  第２ポリシリコン膜
２６ｂ  導電膜
２６ｂ１  金属窒化膜
２６ｂ２  金属膜
７２  予備-トンネル酸化膜
７４  第１ポリシリコン膜
７６  予備-誘電膜
７６ａ  予備-誘電膜パターン
７８  第２ポリシリコン膜
７８ａ  予備-第２ポリシリコン膜パターン
８１ａ  第１ゲート構造物
８１ｂ  第３ゲート構造物
８１ｃ  第２ゲート構造物
８２ａ  第１トンネル酸化膜
８２ｃ  第２トンネル酸化膜
８４ａ  フローティングゲート
８４ｃ  第３ポリシリコン膜パターン
８６ａ  第１誘電膜
８８ａ  コントロールゲート
８８ｃ  第２導電膜パターン
８８ａ１  第２ポリシリコン膜パターン
８８ａ２  第１導電膜パターン
８８ｂ１  第５ポリシリコン膜パターン
８８ｂ２  第３導電膜パターン
【図１】
2006086525.tif 000003
【図２】
2006086525.tif 000004
【図３】
2006086525.tif 000005
【図４】
2006086525.tif 000006
【図５】
2006086525.tif 000007
【図６】
2006086525.tif 000008
【図７】
2006086525.tif 000009
【図８】
2006086525.tif 000010
【図９】
2006086525.tif 000011
【図１０】
2006086525.tif 000012
【図１１】
2006086525.tif 000013
【図１２】
2006086525.tif 000014