(57)【要約】【課題】  低消費電流で応答性のよいボルテージレギュレータを提供すること【解決手段】  本発明の過渡応答改善回路は、電源電圧を検出する検出部を設け、電源電圧の変動を検出して電圧増幅回路の動作電流を制御することによって、低消費電流で応答性のよいボルテージレギュレータを提供する。【選択図】図１
2006018774.tif 000002
【特許請求の範囲】
【請求項１】
出力電流を制御して所定の電圧を出力する出力トランジスタと、前記出力トランジスタの出力電圧をフィードバックするフィードバック抵抗と、基準電圧回路と、前記フィードバック抵抗の出力するフィードバック電圧と前記基準電圧回路の出力する基準電圧を比較して前記出力トランジスタを制御する電圧増幅回路とからなるボルテージレギュレータにおいて、
前記基準電圧に基づき所定の電流を流す定電流部と、前記電源電圧の変動を検出する検出部と、検出された変動レベルに応じた電流を電圧増幅回路に供給する出力部とからなる過渡応答改善回路を備えたことを特徴とするボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低消費電流で応答性のよいボルテージレギュレータに関するものである。
【背景技術】
【０００２】
図３に、従来のボルテージレギュレータの回路図を示す。基準電圧回路２０は基準電圧Ｖrefを出力する。抵抗５０と抵抗６０は、出力端子の出力電圧Ｖoutを抵抗分割したフィードバック電圧ＶＦＢを出力する。電圧増幅回路３０は、基準電圧Ｖrefとフィードバック電圧ＶＦＢを比較した結果でＰＭＯＳトランジスタ４０を制御し、出力電圧Ｖoutが一定になるようにする（例えば、特許文献１参照）。
【特許文献１】特許公開２００１-２８２３７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、このようなボルテージレギュレータは電源変動に対して安定した出力電圧Ｖoutを得るために、電圧増幅回路の消費電流を増やす必要があり、電源変動レベルによらず常時大きな電流が流れていた。
本発明の目的は、このような従来の課題を解決しようとするもので、低消費電流で応答性のよいボルテージレギュレータを提供することである。
【課題を解決するための手段】
【０００４】
本発明の過渡応答改善回路は、電源電圧を検出する検出部を設け、電源電圧の変動レベルに応じて電圧増幅回路の動作電流を制御することにより、上記課題を解決して低消費電流で応答性のよいボルテージレギュレータを提供するものである。
【発明の効果】
【０００５】
本発明は、電源電圧の変動を検出して電圧増幅回路の動作電流を制御することによって、電源電圧の変動がない通常動作時は消費電流が少なくなり、電源電圧が変動した過渡応答時においては消費電流を増加させて応答性がよくなるので、低消費電流で応答性のよいボルテージレギュレータを提供することが出来る。
【発明を実施する為の最良の形態】
【０００６】
図１に本発明のボルテージレギュレータ回路のブロック図を示す。基準電圧回路２０は基準電圧Ｖrefを出力する。抵抗５０と抵抗６０は、出力端子の出力電圧Ｖoutを抵抗分割したフィードバック電圧ＶFBを出力する。電圧増幅回路３０は、基準電圧Ｖrefとフィードバック電圧ＶFBを比較した結果によりＰＭＯＳトランジスタ４０を制御し、出力電圧Ｖoutが一定になるようにする。過渡応答改善回路８０は、基準電圧Ｖrefと電源電圧を入力し電圧増幅回路３０の動作電流を制御する信号を出力する。
【０００７】
図２に本発明の過渡応答改善回路と電圧増幅回路の回路図を示す。過渡応答改善回路８０は、定電流部と電源電圧の変動を検出する検出部定と出力部からなり、電源電圧の変動レベルを検出して電圧増幅回路に流す電流を制御する回路である。
【０００８】
定電流部は、ＰＭＯＳトランジスタ１、２で構成するカレントミラー回路である。カレントミラー回路は、ゲート電極に印加された基準電圧Ｖrefにより所定の定電流を流す。電源電圧の変動を検出する検出部は、互いのゲート電極を接続したＮＭＯＳトランジスタ３,４で構成する。接続部には、電源電圧をモニタするための容量６を接続している。出力部は、ＮＭＯＳトランジスタ４のドレイン電圧でゲートが制御されるＮＭＯＳトランジスタ５で構成する。
【０００９】
電圧増幅回路３０は、定電流回路と差動増幅回路とからなる。定電流回路は、ゲートに基準電圧を印加したＮＭＯＳトランジスタ７で構成され、差動増幅回路に所定の定電流を流す。差動増幅回路は、ＰＭＯＳトランジスタ８,９で構成するカレントミラー回路とＮＭＯＳトランジスタ１０，１１で構成する作動対とからなる。
ＮＭＯＳトランジスタ１０のゲートには基準電圧が印加され、ＮＭＯＳトランジスタ１１のゲートには図１に示すようにフィードバック電圧ＶFBが印加される。そして、ＮＭＯＳトランジスタ１０，１１のゲートの電圧を比較した結果を出力し、図１に示すＰＭＯＳトランジスタ４０のゲートを制御する。
【００１０】
以下に、本発明の過渡応答改善回路の動作を説明する。
先ず電源変動の無い時には、検出部のＮＭＯＳトランジスタ３,４はオンしており、定電流部が供給する一定の電流を流す。ＮＭＯＳトランジスタ４のソースは接地されているので、その時のドレインの電圧はＮＭＯＳトランジスタ５の閾値よりも低く、ＭＯＳトランジスタ５はオフしている。図２に示すように、ＭＯＳトランジスタ５のドレインは電圧増幅回路の定電流源と並列に接続されているが、オフしているので電流は流れない。
【００１１】
次に電源電圧が変動したときには、容量６に電源電圧とＮＭＯＳトランジスタ３,４のゲート電圧に応じた電荷が蓄積される。電源電圧が降下した場合は、ＮＭＯＳトランジスタ３,４のゲート電圧も電源電圧の電位に応じて降下する。ＮＭＯＳトランジスタ３,４のゲート電圧が低くなってくると、ＮＭＯＳトランジスタ３,４はそれに応じてオフしてくる。ＭＯＳトランジスタ４のドレインの電圧が上昇するため、ＭＯＳトランジスタ５はオンして、検出された電圧低下レベルに応じて電流が流れる。
【００１２】
ＭＯＳトランジスタ５のドレインは電圧増幅回路と並列に接続されているので、電圧増幅回路は検出された電圧低下レベルに応じて電流が増加することになり、電圧増幅回路の過渡応答が改善されることとなる。
【００１３】
ＮＭＯＳトランジスタ４は閾値電圧０．３Ｖ、ＮＭＯＳトランジスタ３は閾値電圧０．６Ｖのトランジスタで構成すると、ゲート電位は０．６Ｖ以上となる。この場合、ＮＭＯＳトランジスタ４がオフするためには、電源電圧の変動レベル０．３Ｖ以上であることが必要になる。これは、電源電圧の変動レベルが小さければ出力電圧の変動も小さいので、対策をする必要ないためである。また、以上の閾値電圧は一例であって、電源電圧の検出レベルに応じて閾値電圧を設定することが可能である。
【００１４】
以上説明したように、過渡応答改善回路の出力トランジスタを電圧増幅回路の定電流源と並列に接続して、通常時は動作電流を絞り過渡応答時のみ動作電流を増加することにより、消費電流が少ないボルテージレギュレータでありながら過渡応答に優れているという特徴をもたせることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明のボルテージレギュレータ回路のブロック図である。
【図２】本発明の過渡応答改善回路と電圧増幅回路の回路図である。
【図３】従来のボルテージレギュレータ回路のブロック図である。
【符号の説明】
【００１６】
１、２、８、９    ＰＭＯＳトランジスタ
３、４、５、７、１０、１１    ＮＭＯＳトランジスタ
６    容量
２０  基準電圧回路
３０  電圧増幅回路
４０  出力トランジスタ
５０、６０  ブリーダ抵抗
８０  過渡応答改善回路
【図１】
2006018774.tif 000003
【図２】
2006018774.tif 000004
【図３】
2006018774.tif 000005