(57)【要約】 【課題】  電気的負荷の負荷抵抗値の変動に対して精度が高い電力供給制御、より応答性のよい電力供給制御が可能な画像形成装置を提供する。【解決手段】  検出信号Ｓ２，Ｓ４に基づき算出された転写ローラ３０の負荷抵抗値Ｒｉに対応する差分変換変数αに基づきＰＷＭ信号Ｓ１のデューティ比の増減量を決定する。更に、現在の出力電流値Ｉｉと定電流設定値Ｉｔとの偏差量に応じて変化する偏差補正変数によって補正された補正偏差量に基づきＰＷＭ信号Ｓ１の増減量が決定される。つまり、偏差量が小さい場合に比べて偏差量が大きい場合の方が値が大きい偏差補正変数に基づきＰＷＭ信号Ｓ１のデューティ比の増減量が決定されるのである。【選択図】  図３
2006039133.tif 000002
【特許請求の範囲】
【請求項１】
制御手段と電気的負荷とを有し、前記制御手段から出力される制御信号に応じた電力を前記電気的負荷に供給する構成を備えた画像形成装置において、
前記制御手段は、
前記電気的負荷に対する印加電圧値を検出する電圧検出手段と、
前記電気的負荷に流れる電流値を検出する電流検出手段と、
前記電圧検出手段及び前記電流検出手段の両検出値のうち制御対象となる検出値と、その検出値の目標値との差分量を演算する差分演算手段と、
前記差分演算手段で演算された前記差分量を無くすように前記検出値を変化させるための制御信号の増減量を決定する第１決定手段と、を備え、
前記第１決定手段は、前記電圧検出手段及び前記電流検出手段の両検出値に応じて定まる差分変換変数を、前記差分量に乗じた変換差分量に基づき、前記制御信号の増減量を決定することを特徴とする画像形成装置。
【請求項２】
前記電圧検出手段及び前記電流検出手段の両検出値或いはそれらの両検出値によって定まる負荷抵抗値と、前記差分変換変数との関係を示す第１演算式が記憶される第１記憶手段を備え、
前記第１決定手段は、前記第１記憶手段に記憶された前記第１演算式に基づき前記両検出値或いは前記負荷抵抗値に対応する差分変換変数を導き出すことを特徴する請求項１に記載の画像形成装置。
【請求項３】
前記第１決定手段は、前記電圧検出手段及び前記電流検出手段の両検出値或いはそれらの両検出値によって定まる負荷抵抗値と、前記差分変換変数との関係に対応する回路定数が設定可能な第１演算回路を備え、
前記第１演算回路は、前記両検出値或いは前記負荷抵抗値に対応する信号を受けて、前記回路定数に応じた、前記制御信号の増減量に対応する信号を出力することを特徴とする請求項１に記載の画像形成装置。
【請求項４】
前記制御手段は、前記制御信号としてＰＷＭ制御信号を出力してＰＷＭ制御により前記電気的負荷への電力供給制御を行う構成であって、
前記第１決定手段が決定する制御信号の増減量は、前記ＰＷＭ制御信号におけるデューティ比の増減量であることを特徴とする請求項１〜請求項３のいずれかに記載の画像形成装置。
【請求項５】
制御手段と電気的負荷とを有し、前記制御手段から出力される制御信号に応じた電力を前記電気的負荷に供給する構成を備えた画像形成装置において、
前記制御手段は、
前記電気的負荷への印加電圧値又は電流値を検出する検出手段と、
前記検出手段での検出値と、その制御目標値との偏差量を演算する偏差演算手段と、
前記偏差演算手段で演算された前記偏差量を無くすように前記検出値を変化させるための制御信号の増減量を決定する第２決定手段と、を備え、
前記第２決定手段は、前記偏差量が大きくなるに伴って大きな値になる偏差補正変数を前記制御目標値に乗じた仮目標値と、前記検出値との偏差量である補正偏差量に基づき、前記制御信号の増減量を決定することを特徴とする画像形成装置。
【請求項６】
前記補正偏差量は、前記偏差量が所定の基準量よりも大きいときは当該偏差量よりも大きく、前記所定の基準量よりも小さいときは当該偏差量より小さくなることを特徴とする請求項５に記載の画像形成装置。
【請求項７】
前記偏差演算手段での偏差量と、前記偏差補正変数との関係を示す第２演算式が記憶される第２記憶手段を備え、
前記第２決定手段は、前記第２記憶手段に記憶された前記第２演算式に基づき前記偏差量に対応する偏差補正変数を導き出すことを特徴とする請求項５又は請求項６に記載の画像形成装置。
【請求項８】
前記第２決定手段は、前記偏差量と前記偏差補正変数との関係に対応する回路定数が設定可能な第２演算回路を備え、
前記第２演算回路は、前記偏差量に対応する信号を受けて、前記回路定数に応じた、前記制御信号の増減量に対応する信号を出力することを特徴とする請求項５又は請求項６に記載の画像形成装置。
【請求項９】
前記制御手段は、前記制御信号としてＰＷＭ制御信号を出力してＰＷＭ制御により前記電気的負荷への電力供給制御を行う構成であって、
前記第２決定手段が決定する制御信号の増減量は、前記ＰＷＭ制御信号におけるデューティ比の増減量であることを特徴とする請求項５〜請求項８のいずれかに記載の画像形成装置。
【請求項１０】
前記偏差補正変数には上限値及び下限値が設けられていることを特徴とする請求項５〜請求項９のいずれかに記載の画像形成装置。
【請求項１１】
前記偏差演算手段で演算された前記偏差量が所定の許容範囲内にあるときには、前記第２決定手段は、前記制御信号の増減量の補正動作を行わないことを特徴とする請求項５〜請求項１０のいずれかに記載の画像形成装置。
【請求項１２】
前記検出手段での検出値又は前記偏差演算手段での偏差量の単位時間当たりの変化量と所定の閾値とを大小比較する比較手段を備え、
前記第２決定手段は、前記比較手段で前記変化量が前記閾値以下であると判定されたことを条件に、前記制御信号の増減量の補正動作を行うことを特徴とする請求項５〜請求項１１のいずれかに記載の画像形成装置。
【請求項１３】
前記請求項１〜請求項４のいずれかに記載の各手段を備え、
前記第２決定手段における前記補正偏差量に対して、更に前記第１決定手段における前記差分変換変数を乗じた変換差分量に基づき、前記制御信号の増減量を決定することを特徴とする請求項５〜請求項１２のいずれかに記載の画像形成装置。
【請求項１４】
前記電気的負荷は転写手段であることを特徴とする請求項１〜請求項１３のいずれかに記載の画像形成装置。
【請求項１５】
前記転写手段に転写用バイアス電圧を印加する順バイアス印加手段と、
前記転写手段に前記転写用バイアス電圧とは逆極性を有する逆転写用バイアス電圧を印加する逆バイアス印加手段と、を備え、
前記順バイアス印加手段と前記逆バイアス印加手段とは、前記転写手段に対して直列接続した構成とされ、互いに異なるタイミングで前記制御手段からの制御信号に基づき駆動制御され、
前記印加電圧値或いは前記電流値を検出するための前記検出手段は、前記順バイアス印加手段及び前記逆バイアス印加手段の直列接続線上の点における電位レベルに応じた検出信号が入力される共通入力端子を備え、
前記制御手段は、前記共通入力端子に入力される検出信号について、前記順バイアス印加手段の駆動制御時には当該順バイアス印加手段の駆動制御のための検出値に対応する検出信号と認識し、前記逆バイアス印加手段の駆動制御時には当該逆バイアス印加手段の駆動制御のための検出値に対応する検出信号と認識してそれぞれのフィードバック制御を行うことを特徴とする請求項１４に記載の画像形成装置。
【請求項１６】
前記検出信号は、増幅手段を介して前記共通入力端子に入力される構成とされ、
前記増幅手段における増幅率を、前記順バイアス印加手段の駆動制御時と前記逆バイアス印加手段の駆動制御時とで変化させる増幅率変更手段を備えていることを特徴とする請求項１５に記載の画像形成装置。
【請求項１７】
前記制御手段は、前記順バイアス印加手段の駆動制御時と前記逆バイアス印加手段の駆動制御時とに応じた指令信号を出力する出力手段を備え、
前記増幅率変更手段は、前記増幅手段の増幅率を定める抵抗に対して並列接続され、前記出力手段からの前記指令信号に基づきオンオフ動作するスイッチング手段を備えて構成されていることを特徴とする請求項１６に記載の画像形成装置。
【請求項１８】
前記制御手段は、前記順バイアス印加手段の駆動制御時と前記逆バイアス印加手段の駆動制御時とに応じた指令信号を出力する出力手段と、
前記直列接続線に対して並列接続され、前記出力手段からの前記指令信号に基づきオンオフ動作するスイッチング手段と、を備えて構成されていることを特徴とする請求項１５に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置に関し、特に、それに備えられた電気的負荷への電力供給制御に関する。
【背景技術】
【０００２】
例えばプリンタなどの画像形成装置は、それに備えられた各電気的負荷（例えば転写ローラなど）に対して、電源回路からの電力を定電流制御や定電圧制御によって供給するようになっている。ここで、画像形成装置では、特に周囲の温度や湿度の環境に応じて上記電気的負荷の負荷抵抗値が変動するため、その負荷抵抗値の変動を加味して制御を行う必要がある。
【０００３】
そこで、下記特許文献１には、ＰＷＭ（Pulse Width Modulation。パルス幅変調）制御によって電気的負荷への電力供給を行う技術が開示されている。より具体的には、このものには、ＰＷＭデューティ比−電気的負荷への出力特性情報が、予め選択された複数の負荷抵抗値毎に記憶されている。そして、所定のタイミングで読み込んだ電気的負荷への現在の出力値及び現在のＰＷＭデューティ比と、ＰＷＭデューティ比−電気的負荷への出力特性情報とに基づき最も近い負荷抵抗値を決定する。次いで、この決定した負荷抵抗値に対応する１つのＰＷＭデューティ比−電気的負荷への出力特性から上記出力値を制御目標値にするためのＰＷＭデューティ比を予測して更新するようにしている。
【特許文献１】特開平１１−２４２５０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上記特許文献１の構成では、現在の出力値及びＰＷＭデューティ比が、予め記憶された複数のＰＷＭデューティ比−電気的負荷への出力特性のいずれに対してもずれた位置となる場合がある。この場合、その現在の出力値及びＰＷＭデューティ比は最も近い１つのＰＷＭデューティ比−電気的負荷への出力特性上にあるとみなして電気的負荷の抵抗値が擬似的に決定されるのである。従って、現在の出力値及びＰＷＭデューティ比と、ＰＷＭデューティ比−電気的負荷への出力特性とのずれが大きい場合には、結局、精度が高い電力供給制御が行えないという問題があった。
【０００５】
また、上記特許文献１の構成では、負荷抵抗値の変動がない場合、現在の出力値と制御目標値の偏差量にかかわりなく一定の変化率で制御信号の増減量を決める構成であるから電力供給制御の応答性が悪いという問題があった。
【０００６】
本発明は上記のような事情に基づいて完成されたものであって、その第１の目的は、電気的負荷の負荷抵抗値の変動に対して精度が高い電力供給制御が可能な画像形成装置を提供することにあり、その第２の目的は、より応答性のよい電力供給制御が可能な画像形成装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するための手段として、請求項１の発明に係る画像形成装置は、制御手段と電気的負荷とを有し、前記制御手段から出力される制御信号に応じた電力を前記電気的負荷に供給する構成を備えた画像形成装置において、前記制御手段は、前記電気的負荷に対する印加電圧値を検出する電圧検出手段と、前記電気的負荷に流れる電流値を検出する電流検出手段と、前記電圧検出手段及び前記電流検出手段の両検出値のうち制御対象となる検出値と、その検出値の目標値との差分量を演算する差分演算手段と、前記差分演算手段で演算された前記差分量を無くすように前記検出値を変化させるための制御信号の増減量を決定する第１決定手段と、を備え、前記第１決定手段は、前記電圧検出手段及び前記電流検出手段の両検出値に応じて定まる差分変換変数を、前記差分量に乗じた変換差分量に基づき、前記制御信号の増減量を決定することを特徴とする。
【０００８】
なお、上記「制御手段」には、例えば次のものが含まれる。
（ａ）パルス列状の制御信号を出力しこのデューティ比に応じた制御、いわゆるＰＷＭ（Pulse Width Modulation。パルス幅変調）制御を行うもの。
（ｂ）アナログ制御信号を出力しこの振幅レベルに応じた制御を行うもの。
また、上記決定手段における「電圧検出手段及び電流検出手段の両検出値」には、両検出値に限られず、これらに基づき算出される負荷抵抗値も含まれる。
更に、「検出値の目標値」は、最終的に制御したい制御目標値だけに限らず、例えば下記請求項５のように、上記制御目標値と現在の検出値との偏差量が補正され仮の目標値が一時的に設定される構成では当該仮の目標値であってもよい。
また、「画像形成装置」にはプリンタ（レーザプリンタ）だけでなく、ファクシミリ装置や、プリンタ機能及びスキャナ機能等を備えた複合機も含まれる。
【０００９】
請求項２の発明は、請求項１に記載の画像形成装置において、前記電圧検出手段及び前記電流検出手段の両検出値或いはそれらの両検出値によって定まる負荷抵抗値と、前記差分変換変数との関係を示す第１演算式が記憶される第１記憶手段を備え、前記第１決定手段は、前記第１記憶手段に記憶された前記第１演算式に基づき前記両検出値或いは前記負荷抵抗値に対応する差分変換変数を導き出すことを特徴する。
【００１０】
請求項３の発明は、請求項１に記載の画像形成装置において、前記第１決定手段は、前記電圧検出手段及び前記電流検出手段の両検出値或いはそれらの両検出値によって定まる負荷抵抗値と、前記差分変換変数との関係に対応する回路定数が設定可能な第１演算回路を備え、前記第１演算回路は、前記両検出値或いは前記負荷抵抗値に対応する信号を受けて、前記回路定数に応じた、前記制御信号の増減量に対応する信号を出力することを特徴とする。
【００１１】
請求項４の発明は、請求項１〜請求項３のいずれかに記載の画像形成装置において、前記制御手段は、前記制御信号としてＰＷＭ制御信号を出力してＰＷＭ制御により前記電気的負荷への電力供給制御を行う構成であって、前記第１決定手段が決定する制御信号の増減量は、前記ＰＷＭ制御信号におけるデューティ比の増減量であることを特徴とする。
【００１２】
請求項５の発明に係る画像形成装置は、制御手段と電気的負荷とを有し、前記制御手段から出力される制御信号に応じた電力を前記電気的負荷に供給する構成を備えた画像形成装置において、前記制御手段は、前記電気的負荷への印加電圧値又は電流値を検出する検出手段と、前記検出手段での検出値と、その制御目標値との偏差量を演算する偏差演算手段と、前記偏差演算手段で演算された前記偏差量を無くすように前記検出値を変化させるための制御信号の増減量を決定する第２決定手段と、を備え、前記第２決定手段は、前記偏差量が大きくなるに伴って大きな値になる偏差補正変数を前記制御目標値に乗じた仮目標値と、前記検出値との偏差量である補正偏差量に基づき、前記制御信号の増減量を決定することを特徴とする。
【００１３】
請求項６の発明は、請求項５に記載の画像形成装置において、前記補正偏差量は、前記偏差量が所定の基準量よりも大きいときは当該偏差量よりも大きく、前記所定の基準量よりも小さいときは当該偏差量より小さくなることを特徴とする。
【００１４】
請求項７の発明は、請求項５又は請求項６に記載の画像形成装置において、前記偏差演算手段での偏差量と、前記偏差補正変数との関係を示す第２演算式が記憶される第２記憶手段を備え、前記第２決定手段は、前記第２記憶手段に記憶された前記第２演算式に基づき前記偏差量に対応する偏差補正変数を導き出すことを特徴とする。
【００１５】
請求項８の発明は、請求項５又は請求項６に記載の画像形成装置において、前記第２決定手段は、前記偏差量と前記偏差補正変数との関係に対応する回路定数が設定可能な第２演算回路を備え、前記第２演算回路は、前記偏差量に対応する信号を受けて、前記回路定数に応じた、前記制御信号の増減量に対応する信号を出力することを特徴とする。
【００１６】
請求項９の発明は、請求項５〜請求項８のいずれかに記載の画像形成装置において、前記制御手段は、前記制御信号としてＰＷＭ制御信号を出力してＰＷＭ制御により前記電気的負荷への電力供給制御を行う構成であって、前記第２決定手段が決定する制御信号の増減量は、前記ＰＷＭ制御信号におけるデューティ比の増減量であることを特徴とする。
【００１７】
請求項１０の発明は、請求項５〜請求項９のいずれかに記載の画像形成装置において、前記偏差補正変数には上限値及び下限値が設けられていることを特徴とする。
【００１８】
請求項１１の発明は、請求項５〜請求項１０のいずれかに記載の画像形成装置において、前記偏差演算手段で演算された前記偏差量が所定の許容範囲内にあるときには、前記第２決定手段は、前記制御信号の増減量の補正動作を行わないことを特徴とする。
【００１９】
請求項１２の発明は、請求項５〜請求項１１のいずれかに記載の画像形成装置において、前記検出手段での検出値又は前記偏差演算手段での偏差量の単位時間当たりの変化量と所定の閾値とを大小比較する比較手段を備え、前記第２決定手段は、前記比較手段で前記変化量が前記閾値以下であると判定されたことを条件に、前記制御信号の増減量の補正動作を行うことを特徴とする。
【００２０】
請求項１３の発明は、請求項５〜請求項１２のいずれかに記載の画像形成装置において、前記請求項１〜請求項４のいずれかに記載の各手段を備え、前記第２決定手段における前記補正偏差量に対して、更に前記第１決定手段における前記差分変換変数を乗じた変換差分量に基づき、前記制御信号の増減量を決定することを特徴とする。
【００２１】
請求項１４の発明は、請求項１〜請求項１３のいずれかに記載の画像形成装置において、前記電気的負荷は転写手段であることを特徴とする。
【００２２】
請求項１５の発明は、請求項１４に記載の画像形成装置において、前記転写手段に転写用バイアス電圧を印加する順バイアス印加手段と、前記転写手段に前記転写用バイアス電圧とは逆極性を有する逆転写用バイアス電圧を印加する逆バイアス印加手段と、を備え、前記順バイアス印加手段と前記逆バイアス印加手段とは、前記転写手段に対して直列接続した構成とされ、互いに異なるタイミングで前記制御手段からの制御信号に基づき駆動制御され、前記印加電圧値或いは前記電流値を検出するための前記検出手段は、前記順バイアス印加手段及び前記逆バイアス印加手段の直列接続線上の点における電位レベルに応じた検出信号が入力される共通入力端子を備え、前記制御手段は、前記共通入力端子に入力される検出信号について、前記順バイアス印加手段の駆動制御時には当該順バイアス印加手段の駆動制御のための検出値に対応する検出信号と認識し、前記逆バイアス印加手段の駆動制御時には当該逆バイアス印加手段の駆動制御のための検出値に対応する検出信号と認識してそれぞれのフィードバック制御を行うことを特徴とする。
【００２３】
請求項１６の発明は、請求項１５に記載の画像形成装置において、前記検出信号は、増幅手段を介して前記共通入力端子に入力される構成とされ、前記増幅手段における増幅率を、前記順バイアス印加手段の駆動制御時と前記逆バイアス印加手段の駆動制御時とで変化させる増幅率変更手段を備えていることを特徴とする。
【００２４】
請求項１７の発明は、請求項１６に記載の画像形成装置において、前記制御手段は、前記順バイアス印加手段の駆動制御時と前記逆バイアス印加手段の駆動制御時とに応じた指令信号を出力する出力手段を備え、前記増幅率変更手段は、前記増幅手段の増幅率を定める抵抗に対して並列接続され、前記出力手段からの前記指令信号に基づきオンオフ動作するスイッチング手段を備えて構成されていることを特徴とする。
【００２５】
請求項１８の発明は、請求項１５に記載の画像形成装置において、前記制御手段は、前記順バイアス印加手段の駆動制御時と前記逆バイアス印加手段の駆動制御時とに応じた指令信号を出力する出力手段と、前記直列接続線に対して並列接続され、前記出力手段からの前記指令信号に基づきオンオフ動作するスイッチング手段と、を備えて構成されていることを特徴とする。
【発明の効果】
【００２６】
＜請求項１，４の発明＞
本構成は、上記第１の目的に対応する発明であり、本構成によれば、電圧検出手段及び電流検出手段の検出値によって定まる、電気的負荷の実際の負荷抵抗値に対応する差分変換変数に基づき制御信号の増減量が決定される。従って、予め記憶された複数の負荷抵抗毎のＰＷＭデューティ比−電気的負荷への出力特性情報に基づきＰＷＭデューティ比を予測して更新する従来の構成に比べて、より精度が高い電力供給制御を行うことができる。また、本発明は、請求項４に示すＰＷＭ制御にも適用できる。
【００２７】
＜請求項２の発明＞
本構成によれば、予め記憶された演算式に基づき実際の負荷抵抗値に対応する差分変換変数が導き出される構成である。従って、例えば各負荷抵抗値と差分変換変数との対応関係を示すデータテーブルを記憶手段に記憶する構成に比べて記憶容量が少なくて済む。
【００２８】
＜請求項３の発明＞
本構成によれば、負荷抵抗値と差分変換変数との関係に対応する回路定数によって、上記請求項２における演算式と同等の機能を実現する構成であり、このための記憶手段がない構成とすることが可能となる。
【００２９】
＜請求項５，６，９の発明＞
本構成は、上記第２の目的に対応する発明であり、本構成によれば、現在の検出値と制御目標値との偏差量に応じて変化する偏差補正変数によって補正された補正偏差量に基づき制御信号の増減量が決定される。つまり、前記偏差量が大きくなるに伴って大きな値になる偏差補正変数を制御目標値に乗じた仮目標値と検出値との偏差量である補正偏差量に基づき、制御信号の増減量が決定されるのである。従って、変化率が固定であった従来の構成に比べて、より応答性がよく、且つ安定性のよい電力供給制御が可能となる。また、補正偏差量は、上記偏差量が所定の基準量よりも大きいときはそのときの偏差量よりも大きく、所定の基準量よりも小さいときはそのときの偏差量より小さくなるような偏差補正変数に基づき導き出すことが望ましい。また、本発明は、請求項９に示すＰＷＭ制御にも適用できる。
【００３０】
＜請求項７の発明＞
本構成によれば、予め記憶された演算式に基づき偏差量に対応する偏差補正変数が導き出される構成である。従って、例えば各偏差量と偏差補正変数との対応関係を示すデータテーブルを記憶手段に記憶する構成に比べて記憶容量が少なくて済む。
【００３１】
＜請求項８の発明＞
本構成によれば、偏差量と偏差補正変数との関係に対応する回路定数によって、上記請求項７における演算式と同等の機能を実現する構成であり、このための記憶手段がない構成とすることが可能となる。
【００３２】
＜請求項１０の発明＞
本構成によれば、偏差補正変数には上限値及び下限値が設けられている。つまり、偏差補正変数が上限値以上または下限値以下になった場合は、その上限値または下限値に対応する偏差補正変数に基づき制御信号の増減量が決定されるのである。従って、制御目標値を大きく超えてしまうといった事態を回避できる。
【００３３】
＜請求項１１の発明＞
偏差演算手段で演算された偏差量が所定の許容範囲内にあるとき、つまり、検出値が制御目標値に近接している場合、制御信号の増減を行うよりも行わない方が円滑に制御ができることがある。そこで、本構成によれば、このような場合には、増減させずにそのままの制御信号に基づき電力供給制御を行う構成とした。
【００３４】
＜請求項１２の発明＞
本構成によれば、検出手段での検出値（或いは偏差演算手段での偏差量）の単位時間当たりの変化量が所定の閾値を超える場合には、制御信号の増減量の補正動作を行わない構成とした。これにより、ノイズ等によって上記検出値や偏差量が一時的に大きく変化した場合における誤制御を回避できる。
【００３５】
＜請求項１３の発明＞
本構成によれば、上記第１及び第２の目的をともに達成し、応答性がよく精度の高い画像形成装置を実現できる。
【００３６】
＜請求項１４の発明＞
本構成のように転写手段への電力供給制御に本発明を適用すると特に有益である。
【００３７】
＜請求項１５の発明＞
本構成によれば、順バイアス印加手段及び逆バイアス印加手段のフィードバック制御のための検出値を、共通の入力端子によって取り込む構成である。従って、順バイアス印加手段及び逆バイアス印加手段の検出値を、それぞれ別々の入力端子にて取り込む構成に比べて部品点数及びコストの低減を図ることが可能になる。
また、別々の入力端子に取り込む構成では、例えば順バイアス印加手段が駆動制御されているとき、逆バイアス印加手段に対応する入力端子から検出値を読み取る必要はない。しかしながら、この入力信号に漏れ電流が流れ込み、結果的に順バイアス印加手段に対する検出値が変動し、当該駆動制御の精度が低下してしまうおそれがある。これは逆バイアス印加手段の駆動制御時も同様である。これに対して、本構成は、共通の入力端子を使用するから漏れ電流による影響を排除できる。
【００３８】
＜請求項１６，１７，１８の発明＞
順バイアス印加手段の駆動制御のための検出値と、逆バイアス印加手段の駆動制御のための検出値とでは、示すレベル範囲が異なる場合がある。そこで、請求項１６の構成では、バイアス印加手段の駆動制御時と逆バイアス印加手段の駆動制御時とで検出信号に対する増幅率を変化させる構成とした。より具体的な構成として、請求項１７の構成は、制御手段からの指令信号に基づきオンオフ動作するスイッチング手段によって増幅手段の増幅率を定める抵抗を短絡させることで当該増幅率を変化させる構成とした。
また、他の構成として、請求項１８の構成は、直列接続線に対して並列接続したスイッチング手段に対して指令信号を与えて直列接続線を部分的に短絡させることで検出手段における出力抵抗値を変える構成とした。
【発明を実施するための最良の形態】
【００３９】
＜実施形態１＞
本発明の実施形態１を図１〜図４を参照しつつ説明する。
１．画像形成装置の全体構成
図１は、本発明の画像形成装置としてのレーザプリンタの本実施形態を示す要部側断面図である。図１において、レーザプリンタ１は、画像形成装置の装置本体としての本体フレーム２内に、被記録媒体としての用紙３を給紙するためのフィーダ部４や、給紙された用紙３に画像を形成するための画像形成部５などを備えている。
【００４０】
（１）フィーダ部
フィーダ部４は、本体フレーム２内の底部に、着脱可能に装着される給紙トレイ６と、給紙トレイ６内に設けられた用紙押圧板７と、給紙トレイ６の一端側（以下、一端側（図１で紙面右側）を前側、その反対側（図１で紙面左側）を後側とする。）端部の上方に設けられる給紙ローラ８および分離パッド９と、給紙ローラ８に対し用紙３の搬送方向の下流側に設けられる紙粉取りローラ１０，１１と、紙粉取りローラ１０，１１に対し用紙３の搬送方向の下流側に設けられるレジストローラ１２とを備えている。
【００４１】
用紙押圧板７は、用紙３を積層状にスタック可能とされ、給紙ローラ８に対して遠い方の端部（後端部）において揺動可能に支持されることによって、近い方の端部（前端部）が上下方向に移動可能とされている。また、その裏側から図示しないばねによって上方向に付勢されている。そのため、用紙押圧板７は、用紙３の積層量が増えるに従って、給紙ローラ８に対して後端部を支点として、ばねの付勢力に抗して下向きに揺動される。給紙ローラ８および分離パッド９は、互いに対向状に配設され、分離パッド９の裏側に設けられるばね１３によって、分離パッド９が給紙ローラ８に向かって押圧されている。
用紙押圧板７上の最上位にある用紙３は、用紙押圧板７の裏側から図示しないばねによって給紙ローラ８に向かって押圧され、その給紙ローラ８の回転によって給紙ローラ８と分離パッド９とで挟まれた後、１枚毎に給紙される。
【００４２】
給紙された用紙３は、紙粉取りローラ１０，１１によって、紙粉が取り除かれた後、レジストローラ１２に送られる。レジストローラ１２は、１対のローラからなり、用紙３をレジスト後に、画像形成位置に送るようにしている。なお、画像形成位置は、用紙３に感光ドラム２７上のトナー像を転写する転写位置であって、本実施形態では、感光ドラム２７と転写ローラ３０との接触位置とされる。
【００４３】
なお、このフィーダ部４は、さらに、マルチパーパストレイ１４と、マルチパーパストレイ１４上に積層される用紙３を給紙するためのマルチパーパス側給紙ローラ１５およびマルチパーパス側分離パッド２５とを備えている。マルチパーパス側給紙ローラ１５およびマルチパーパス側分離パッド２５は、互いに対向状に配設され、マルチパーパス側分離パッド２５の裏側に設けられるばね２５ａによって、マルチパーパス側分離パッド２５がマルチパーパス側給紙ローラ１５に向かって押圧されている。
マルチパーパストレイ１４上に積層される用紙３は、マルチパーパス側給紙ローラ１５の回転によってマルチパーパス側給紙ローラ１５とマルチパーパス側分離パッド２５とで挟まれた後、１枚毎に給紙される。
【００４４】
（２）画像形成部
画像形成部５は、スキャナ部１６、プロセスカートリッジ１７および定着部１８を備えている。
（ａ）スキャナ部
スキャナ部１６は、本体フレーム２内の上部に設けられ、レーザ発光部（図示せず。）、回転駆動されるポリゴンミラー１９、レンズ２０，２１、反射鏡２２，２３，２４を備えている。レーザ発光部からの発光される画像データに基づくレーザビームは、鎖線で示すように、ポリゴンミラー１９、レンズ２０、反射鏡２２，２３、レンズ２１、反射鏡２４の順に通過あるいは反射して、プロセスカートリッジ１７の感光ドラム２７の表面上に高速走査にて照射される。
【００４５】
（ｂ）プロセスカートリッジ
プロセスカートリッジ１７は、スキャナ部１６の下方に設けられる。このプロセスカートリッジ１７は、本体フレーム２に対して着脱自在に装着される感光体カートリッジとしてのドラムカートリッジ２６と、ドラムカートリッジ２６に収容される現像剤カートリッジとしての現像カートリッジ２８とを備えている。なお、本体フレーム２の前面には、図１に示すように、下端部側を中心軸として開閉可能な前面カバー２ａが設けられており、プロセスカートリッジ１７はこの前面カバー２ａを開けて本体フレーム２内に着脱可能に収容される。
【００４６】
現像カートリッジ２８は、ドラムカートリッジ２６に対して着脱自在に収容されており、現像剤担持体としての現像ローラ３１、層厚規制ブレード３２、供給ローラ３３、トナーホッパ３４を備えている。
【００４７】
トナーホッパ３４内には、現像剤として、正帯電性の非磁性１成分のトナーが充填されている。このトナーとしては、重合性単量体、たとえば、スチレンなどのスチレン系単量体や、アクリル酸、アルキル（Ｃ１〜Ｃ４）アクリレート、アルキル（Ｃ１〜Ｃ４）メタアクリレートなどのアクリル系単量体を、懸濁重合などの公知の重合方法によって共重合させることにより得られる重合トナーが使用されている。このような重合トナーは、略球状をなし、流動性が極めて良好であり、高画質の画像形成を達成することができる。
なお、このようなトナーには、カーボンブラックなどの着色剤やワックスなどが配合されるとともに、流動性を向上させるために、シリカなどの外添剤が添加されている。その粒子径は、約６〜１０μｍ程度である。
【００４８】
そして、トナーホッパ３４内のトナーは、トナーホッパ３４の中心に設けられる回転軸３５に支持されるアジテータ３６により攪拌されて、トナーホッパ３４の後側部に開口されたトナー供給口３７から放出される。また、このアジテータ３６は、図示しないモータからの動力の入力により、矢印方向（時計方向）に回転駆動される。なお、トナーホッパ３４の両側壁（図１で紙面奥行き方向における両側壁）には、トナーの残量検知用の窓３８が設けられており、回転軸３５に支持されたワイパ３９によって清掃される。
【００４９】
トナー供給口３７の後方位置には、供給ローラ３３が回転可能に設けられており、また、この供給ローラ３３に対向して、現像ローラ３１が回転可能に設けられている。これら供給ローラ３３と現像ローラ３１とは、そのそれぞれがある程度圧縮するような状態で互いに当接されている。
【００５０】
供給ローラ３３は、金属製のローラ軸に、導電性の発泡材料からなるローラが被覆されている。この供給ローラ３３は、図示しないモータからの動力の入力により、矢印方向（反時計方向）に回転駆動される。
また、現像ローラ３１は、金属製のローラ軸３１ａに、導電性のゴム材料からなるローラが被覆されている。より具体的には、現像ローラ３１のローラは、カーボン微粒子などを含む導電性のウレタンゴムまたはシリコーンゴムからなるローラ本体の表面に、フッ素が含有されているウレタンゴムまたはシリコーンゴムのコート層が被覆されている。なお、現像ローラ３１には、現像時に、所定の現像バイアス電圧が印加される。また、この現像ローラ３１は、図示しないモータからの動力の入力により、矢印方向（反時計方向）に回転駆動される。
【００５１】
また、現像ローラ３１の近傍には、層厚規制ブレード３２が設けられている。この層厚規制ブレード３２は、金属の板ばね材からなるブレード本体の先端部に、絶縁性のシリコーンゴムからなる断面半円形状の押圧部４０を備えている。層厚規制ブレード３２は、現像ローラ３１の近くにおいて現像カートリッジ２８に支持されて、押圧部４０がブレード本体の弾性力によって現像ローラ３１上に圧接されている。
【００５２】
そして、トナー供給口３７から放出されるトナーは、供給ローラ３３の回転により、現像ローラ３１に供給され、この時、供給ローラ３３と現像ローラ３１との間で正に摩擦帯電される。さらに、現像ローラ３１上に供給されたトナーは、現像ローラ３１の回転に伴って、層厚規制ブレード３２の押圧部４０と現像ローラ３１との間に進入し、一定厚さの薄層として現像ローラ３１上に担持される。
【００５３】
ドラムカートリッジ２６は、像担持体としての感光ドラム２７、帯電器としてのスコロトロン型帯電器２９、転写ローラ３０（本発明の「電気的負荷、転写手段」に相当）およびクリーニング手段としてのクリーニングブラシ６４を備えている。
このうち、感光ドラム２７は、現像ローラ３１の後方において、その現像ローラ３１と対向配置され、ドラムカートリッジ２６において、矢印方向（時計方向）に回転可能に支持されている。この感光ドラム２７は、筒状のドラム本体と、ドラム本体を支持し、そのドラム本体の軸心に設けられる金属製のドラム軸２７ａとを備えている。ドラム本体は、アルミニウム製の素管からなり、その表面には、ポリカーボネートなどから構成される正帯電性の感光層が形成されている。また、ドラム軸２７ａは接地されている（図２参照）。
【００５４】
スコロトロン型帯電器２９は、図１に示すように、感光ドラム２７の上方に、感光ドラム２７に接触しないように所定間隔を隔てて対向配置され、ドラムカートリッジ２６に支持されている。このスコロトロン型帯電器２９は、タングステンなどの帯電ワイヤ２９ａからコロナ放電を発生させる正帯電用のスコロトロン型の帯電器であり、その帯電ワイヤ２９ａ及び感光ドラム２７間にグリッド２９ｂを備え、感光ドラム２７の表面を一様に正極性に帯電させる。また、帯電ワイヤ２９ａには所定の帯電バイアス電圧が印加される。
【００５５】
そして、感光ドラム２７の表面は、その感光ドラム２７の回転に伴って、まず、スコロトロン型帯電器２９により一様に正帯電された後、スキャナ部１６からのレーザビームの高速走査により露光され、画像データに基づく静電潜像が形成される。
【００５６】
次いで、現像ローラ３１の回転により、現像ローラ３１の表面上に担持されかつ正極性に帯電されているトナーが、感光ドラム２７に対向して接触するときに、感光ドラム２７の表面上に形成された上記静電潜像に供給され、選択的に担持されることで可視化され現像が達成される。
【００５７】
転写ローラ３０は、感光ドラム２７の下方において、この感光ドラム２７に対向配置され、ドラムカートリッジ２６に、矢印方向（反時計方向）に回転可能に支持されている。この転写ローラ３０は、金属製のローラ軸３０ａに、導電性のゴム材料からなるローラが被覆されている。
【００５８】
この転写ローラ３０のローラ軸３０ａには、高電圧電源回路基板５２に実装されたバイアス印加回路６０が接続されており、上記転写位置において現像ローラ３１に担持されたトナー像を用紙３に転写するための転写動作（以下、「順転写動作」という）時には、このバイアス印加回路６０から順転写バイアス電圧Ｖａ１（転写用バイアス電圧）が印加される。また、本実施形態では、画像形成動作の前後や、画像形成動作中における各用紙３への転写動作の間などにおいては、転写ローラ３０には上記順転写バイアス電圧Ｖａ１とは逆極性の逆転写バイアス電圧Ｖａ２（逆転写用バイアス電圧）がバイアス印加回路６０から印加される（以下、このときの動作を「逆転写動作」という）。これにより、転写ローラ３０に付着したトナーを、感光ドラム２７上に電気的に吐出させて、感光ドラム２７の表面上に残存する残存トナーとともに現像ローラ３１によって回収するようになっている。
【００５９】
クリーニングブラシ６４は、感光ドラム２７のドラム本体と対向接触するように設けられている。クリーニングブラシ６４は、導電性部材から構成されており、所定のクリーニングバイアス電圧が印加され、感光ドラム２７に付着する紙紛を除去する役割を果たす。
【００６０】
（ｃ）定着部
定着部１８は、図１に示すように、プロセスカートリッジ１７の後方下流側に設けられ、加熱ローラ４１、加熱ローラ４１を押圧する押圧ローラ４２、および、これら加熱ローラ４１および押圧ローラ４２の下流側に設けられる１対の搬送ローラ４３を備えている。加熱ローラ４１は、金属製で加熱のためのハロゲンランプを備えており、図示しないモータからの動力の入力により、矢印方向（時計方向）に回転駆動される。また、押圧ローラ４２は、この加熱ローラ４１を押圧した状態で、この加熱ローラ４１に従動して矢印方向（反時計方向）に回転される。そして、定着部１８では、プロセスカートリッジ１７において用紙３上に転写されたトナーを、用紙３が加熱ローラ４１と押圧ローラ４２との間を通過する間に熱定着させ、その後、その用紙３を搬送ローラ４３によって、排紙パス４４に搬送するようにしている。排紙パス４４に送られた用紙３は、排紙ローラ４５に送られて、その排紙ローラ４５によって排紙トレイ４６上に排紙される。
【００６１】
なお、このレーザプリンタ１には、用紙３の両面に画像を形成するために、反転搬送部４７が設けられている。この反転搬送部４７は、排紙ローラ４５と、反転搬送パス４８と、フラッパ４９と、複数の反転搬送ローラ５０とを備えている。
【００６２】
２．バイアス印加回路
さて、図２には、バイアス印加回路６０の要部構成のブロック図が示されている。前述したように、このバイアス印加回路６０は、転写ローラ３０に対して、上記順転写動作時に順転写バイアス電圧Ｖａ１を、上記逆転写動作時に逆転写バイアス電圧Ｖａ２をそれぞれ印加するためのものである。
【００６３】
このバイアス印加回路６０は、ＣＰＵ６１（本発明の「制御手段」に相当）と、順転写バイアス印加回路６２（本発明の「順バイアス印加手段」に相当）と、逆転写バイアス印加回路６３（本発明の「逆バイアス印加手段」に相当）とを備えている。各バイアス印加回路６２，６３は、転写ローラ３０のローラ軸３０ａに接続される接続ライン９０（本発明の「直列接続線」）に、順転写バイアス印加回路６２及び帯電バイアス印加回路６３の順序で直列に接続されている。また、バイアス印加回路６０には、上記接続ライン９０に流れる電流値に応じた検出信号Ｓ４を出力する出力検出回路８３（本発明の「電流検出手段」としても機能する）を備えている。そして、順転写バイアス印加回路６２は、ＣＰＵ６１のＰＷＭ（Pulse Width Modulation。パルス幅変調）制御によって定電流制御され、逆転写バイアス印加回路６３はＣＰＵ６１のＰＷＭ制御によって定電圧制御される。また、ＣＰＵ６１にはメモリ１００が接続されている。このメモリ１００には、後述する第１演算式、第２演算式及び定電流設定値Ｉｔ（本発明の「制御目標値」に相当）が記憶されている。従って、このメモリ１００は、本発明の「第１記憶手段」及び「第２記憶手段」に相当する。
【００６４】
（ａ）順転写バイアス印加回路
まず、順転写バイアス印加回路６２について説明する。この順転写バイアス印加回路６２は、順転写ＰＷＭ信号平滑回路７０、順転写トランスドライブ回路７１、順転写昇圧・平滑整流回路７２、順転写出力電圧検出回路７３を備えている。
【００６５】
このうち、順転写ＰＷＭ信号平滑回路７０は、ＣＰＵ６１のＰＷＭポート６１ａからのＰＷＭ信号Ｓ１を受けて平滑し順転写トランスドライブ回路７１に与える役割を果たす。順転写トランスドライブ回路７１は、受けたＰＷＭ信号Ｓ１に基づき、順転写昇圧・平滑整流回路７２の１次側巻線７５ｂに発振電流を流すよう構成されている。
【００６６】
順転写昇圧・平滑整流回路７２は、トランス７５、ダイオード７６、平滑コンデンサ７７などを備えている。トランス７５は、２次側巻線７５ａ，１次側巻線７５ｂ及び補助巻線７５ｃを備えている。２次側巻線７５ａの一端は、ダイオード７６を介して転写ローラ３０のローラ軸３０ａに接続される接続ライン９０に接続されている。一方、２次側巻線７５ａの他端は、逆転写バイアス印加回路６３の出力端に共通接続されている。また、平滑コンデンサ７７及び放電抵抗７８がそれぞれ２次側巻線７５ａに並列に接続されている。
【００６７】
このような構成により、１次側巻線７５ｂの発振電流は、順転写昇圧・平滑整流回路７２において昇圧及び整流され、このバイアス印加回路６０の出力端Ａに接続された転写ローラ３０のローラ軸３０ａに順転写バイアス電圧Ｖａ１として印加される。
【００６８】
順転写出力電圧検出回路７３は、順転写昇圧・平滑整流回路７２のトランス７５の補助巻線７５ｃと、ＣＰＵ６１とに接続されている。ＣＰＵ６１は、順転写バイアス印加回路６２による順転写動作時において、補助巻線７５ｃの間で発生する出力電圧Ｖｂを検出して、その検出信号Ｓ２をＣＰＵ６１のＡ／Ｄポート６１ｂに入力するように構成されている。
【００６９】
（ｂ）逆転写バイアス印加回路
次に、逆転写バイアス印加回路６３について説明する。この逆転写バイアス印加回路６３は、逆転写ＰＷＭ信号平滑回路８０、逆転写トランスドライブ回路８１、逆転写昇圧・平滑整流回路８２を備えている。
【００７０】
このうち、逆転写ＰＷＭ信号平滑回路８０は、ＣＰＵ６１のＰＷＭポート６１ｃからのＰＷＭ信号Ｓ３を受けて平滑し逆転写トランスドライブ回路８１に与える役割を果たす。逆転写トランスドライブ回路８１は、受けたＰＷＭ信号Ｓ３に基づき、逆転写昇圧・平滑整流回路８２の１次側巻線８５ｂに発振電流を流すよう構成されている。
【００７１】
逆転写昇圧・平滑整流回路８２は、トランス８５、ダイオード８６、平滑コンデンサ８７などを備えている。トランス８５は、２次側巻線８５ａ，１次側巻線８５ｂ及び補助巻線８５ｃを備えている。２次側巻線８５ａの一端は、ダイオード８６を介して上記順転写バイアス印加回路６２の２次側巻線７５ａの他端に接続されている。一方、２次側巻線８５ａの他端は抵抗９１を介して接地されている。また、この２次側巻線８５ａに対し平滑コンデンサ８７及び１対の抵抗８８，８９がそれぞれ並列に接続されている。本実施形態では、１対の抵抗８８，８９のうちの一方の抵抗８９が検出抵抗とされ、この検出抵抗８９に流れる電流値に応じた検出信号Ｓ４が増幅回路９２（本発明の「増幅手段」に相当）を介してＣＰＵ６１のＡ／Ｄポート６１ｄ（本発明の「共通入力端子」に相当）にフィードバックさせる構成になっている。
【００７２】
このような構成により、１次側巻線８５ｂの発振電流は、逆転写昇圧・平滑整流回路８２において昇圧及び整流され、やはりこのバイアス印加回路６０の出力端Ａに接続された転写ローラ３０のローラ軸３０ａに逆転写バイアス電圧Ｖａ２として印加される。
【００７３】
以上により、ＣＰＵ６１は、順転写動作時（本発明でいう「順バイアス印加手段の駆動制御時」）には、ＰＷＭ信号Ｓ１を順転写バイアス印加回路６２に与えて駆動させつつ、接続ライン９０に流れる電流値に応じた検出信号Ｓ４に基づきこの電流値が上記定電流設定値Ｉｔになるように、デューティ比を適宜変更したＰＷＭ信号Ｓ１を順転写ＰＷＭ信号平滑回路７０に出力する定電流制御を実行する。
【００７４】
また、ＣＰＵ６１は、逆転写動作時（本発明でいう「逆バイアス印加手段の駆動制御時」）には、ＰＷＭ信号Ｓ３を逆転写バイアス印加回路６３に与えて駆動させつつ、検出抵抗８９の負荷電圧に応じた検出信号Ｓ４に基づきこの負荷電圧値が所定の定電圧値になるように、デューティ比を適宜変更したＰＷＭ信号Ｓ３を逆転写ＰＷＭ信号平滑回路８０に出力する定電圧制御を実行する。
【００７５】
ここで、本実施形態では、順転写動作時及び逆転写動作時のいずれの動作時においても共通のＡ／Ｄポート６１ｄによって出力検出回路８３からの検出信号Ｓ４をフィードバックさせる構成になっている。順転写動作時における順転写バイアス電圧Ｖａ１と、逆転写動作時における逆転写バイアス電圧Ｖａ２とはレベル範囲が異なる。そこで、増幅回路９２には、その増幅率を変化させるための増幅率変更手段９３が設けられている。より具体的には、増幅回路９２の増幅率を定める一対の帰還抵抗９４，９５の一方の帰還抵抗９５（本発明でいう「増幅率を定める抵抗」に相当。なお、他方の帰還抵抗９４であってもよい。）に並列接続され、ＣＰＵ６１の出力ポート６１ｅ（本発明の「出力手段」）から出力される指令信号Ｓ５によってオンオフ動作するスイッチング手段としてのトランジスタ９６（ＴＦＴなどであってもよい。）を備えている。このトランジスタ９６は、コレクタが切替抵抗９７を介して上記一対の帰還抵抗９４，９５の接続点に共通接続され、エミッタが接地されている。
【００７６】
そして、ＣＰＵ６１は、例えばＰＷＭ信号Ｓ１を出力する順転写動作時には出力ポート６１ｅから指令信号Ｓ５を出力しない。このとき、検出信号Ｓ４は１対の帰還抵抗９４，９５の抵抗値によって定まる増幅率で増幅されてＡ／Ｄポート６１ｄに取り込まれる。ＣＰＵ６１は、このとき取り込まれた検出信号Ｓ４を、順転写動作のためのフィードバック信号であるとして順転写バイアス印加回路６２に対するフィードバック制御を行う。
【００７７】
これに対して、ＣＰＵ６１は、例えばＰＷＭ信号Ｓ３を出力する逆転写動作時には出力ポート６１ｅから指令信号Ｓ５を出力する。このとき、検出信号Ｓ４は帰還抵抗９４及び補助抵抗９７の抵抗値によって定まる増幅率で増幅されてＡ／Ｄポート６１ｄに取り込まれる。ＣＰＵ６１は、このとき取り込まれた検出信号Ｓ４を、逆転写動作のためのフィードバック信号であるとして逆転写バイアス印加回路６３に対するフィードバック制御を行う。そして、切替抵抗９７及び帰還抵抗９５の各抵抗値は、順転写動作時及び逆転写動作時におけるそれぞれ検出信号Ｓ４レベルを同じレンジ（範囲）でＡ／Ｄポート６１ｄに取り込めるように調整されている。
【００７８】
３．順転写動作における具体的制御内容
さて、本実施形態のレーザプリンタ１においても、電気的負荷としての転写ローラ３０の負荷抵抗値は周囲温度などによって変動する。従って、この変動し得る負荷抵抗値を考慮してＰＷＭ信号Ｓ１のデューティ比を増減させることで精度の高い定電流制御を行うようにしている。更に、本実施形態では、現在取り込んだ検出信号Ｓ４が示す出力電流値Ｉｉ（本発明の「制御対象となる検出値」に相当）と、上記定電流設定値Ｉｔとの偏差量を考慮してＰＷＭ信号Ｓ１のデューティ比を増減させることで応答性のよい定電流制御を行うようにしている。
【００７９】
以下、このための制御内容について、図３，４を参照しつつ説明する。
まず、ＣＰＵ６１は、順転写動作時において図３のフローチャートに示す制御を実行する。まず、ステップＳ１でメモリ１００から定電流設定値Ｉｔを読み出し、ステップＳ２でタイマーのカウントを開始するとともに、起動フラグＸを１に、ノイズキャンセル回数Ｙを０にそれぞれ初期化する。そして、タイマーが所定時間、例えば２０msカウントしたとき（ステップＳ３で「Ｙ」）、ステップＳ４で出力検出回路８３からの検出信号Ｓ４及び順転写出力電圧検出回路７３からの検出信号Ｓ２を所定のタイミングで読み込んで次に説明するようにＰＷＭ信号Ｓ１のデューティ比を設定する動作を順次行う。所定時間（２０ms）だけ待機する構成としたのは、起動時から次述する出力電流値Ｉｉがある程度定常状態になってから制御を開始することで安定した定電流制御を行うためである。
【００８０】
（ａ）差分変換変数の算出
ＣＰＵ６１は、上記ステップＳ４で読み込まれた検出信号Ｓ２，Ｓ４に基づき転写ローラ３０の負荷抵抗値Ｒｉを算出する。つまり、検出信号Ｓ４から転写ローラ３０に流れる出力電流値Ｉｉ（制御対象となる検出値）を検出する。また、検出信号Ｓ２から補助巻線７５ｃの間で発生する出力電圧Ｖｂを検出する。そして、この出力電圧Ｖｂに補助巻線７５ｃ及び２次側巻線７５ａの電圧比ｎを乗じた電圧Ｖｃと、抵抗８８，８９に出力電流値Ｉｉを乗じた電圧Ｖｄとの加算によって転写ローラ３０への印加電圧値Ｖｉを求める（下記数式１参照）。そして、印加電圧値Ｖｉを出力電流値Ｉｉで除算した値が現環境下における転写ローラ３０の負荷抵抗値Ｒｉであり、これがメモリ１００に記憶される。
【００８１】
（数式１）
負荷抵抗値Ｒｉ＝｛ｎ＊Ｖｂ＋（ｒ１＋ｒ２）＊Ｉｉ｝／Ｉｉ
ｒ１，ｒ２：抵抗８８，８９の抵抗値
そして、ＣＰＵ６１は、ステップＳ５でメモリ１００に予め記憶された第１演算式（下記数式２）に基づき差分変換変数αを決定する。この第１演算式は、次のようにして導き出されたものである。まず、各負荷抵抗値毎に、ＰＷＭ信号Ｓ１のデューティ比の単位パーセント量に対する出力電流値Ｉｉの変化量を実験的に求める（図４（Ａ)参照）。この単位パーセントあたりの変化量ΔＩｉ／％（同図の各グラフの傾き）は、転写ローラ３０の負荷抵抗値の変動に応じて変化する。そして、本実施形態では、例えば負荷抵抗値２００ＭΩにおける変化量ΔＩｉ／％を基準として、これに対する相対変化率を差分変換変数αとしている。これを各負荷抵抗値毎にプロットしていくと図４（Ｂ）に示すような曲線を描くことが実験的に分かる。そして、この曲線を次の数式２の近似式によって近似した式を第１演算式としている。
【００８２】
（数式２）
差分変換変数α＝ｘ／Ｒｉ＋ｙ
ｘ，ｙ：実験結果によって定める定数
なお、図４（Ａ）に記載した実験結果によれば、第１演算式は、
α=１６０．２５＊１０6／（Ｖｉ／Ｉｉ）＋０．１７１５
となる。ＣＰＵ６１は、現在の算出された負荷抵抗値Ｒｉ（Ｖｉ／Ｉｉ）を、上記第１演算式に代入することにより差分変換変数αを決定するのである。
【００８３】
次に、ステップＳ６で起動フラグが０かどうかを判断し、０であれば（ステップＳ６で「Ｙ」）、ステップＳ９で出力電流値Ｉｉの単位時間当たりの変化量ΔＩｉが所定の規定範囲内（例えば０．９３〜１．０７μＡ）にあるかどうかを判断する。ここで、この変化量ΔＩｉは例えば前回のタイミングと今回のタイミングで取得した出力電流値Ｉｉのレベル差である。そして、変化量ΔＩｉが規定範囲外であれば（ステップＳ９で「Ｎ」）、ステップＳ１０でノイズキャンセル回数Ｙに１加算する。そして、このノイズキャンセル回数Ｙが２回に達していないときは（ステップＳ１１で「Ｎ」）、再びステップＳ４に戻る。これに対してノイズキャンセル回数Ｙが２回に達したときはノイズによる影響ではないとみなして、ステップＳ２０でノイズキャンセル回数Ｙを０にリセットした後に、ステップ１２に進む。このとき、ＣＰＵ６１は、本発明の比較手段として機能する。
【００８４】
ステップＳ１２では、出力電流値Ｉｉが定電流設定値Ｉｔに対して所定の許容範囲（例えばＩｔ＊０．９７〜Ｉｔ＊１．０３）内にあるかどうかを判断し、許容範囲内にあれば（ステップＳ１２で「Ｙ」）ＰＷＭ信号Ｓ１のデューティ比を補正しない。これに対して、許容範囲内になければ（ステップＳ１２で「Ｎ」）、その出力電流値ＩｉがＩｔ＊０．９７よりも小さいか、Ｉｔ＊１．０３よりも大きいかによって異なる演算式によってデューティ比を補正する。
【００８５】
なお、ステップＳ６で起動フラグが１であるとき、つまり起動中であるとき（ステップＳ６で「Ｎ」）は、ステップＳ７で出力電流値ＩｉがＩｔ＊０．９７以上なのかどうかを判断し、Ｉｔ＊０．９７よりも小さければ（ステップＳ７で「Ｎ」）ステップＳ１５に直接進む。これに対してＩｔ＊０．９７以上であれば（ステップＳ７で「Ｙ」）、起動は完了したとして、ステップＳ８で起動フラグを０にリセットしてステップＳ９に進む。
【００８６】
（ｂ）出力電流値ＩｉがＩｔ＊０．９７よりも小さい場合
出力電流値ＩｉがＩｔ＊０．９７よりも小さい場合（ステップＳ１３で「Ｙ」）、ステップＳ１５で次の数式３に示す演算式（本発明の「第２演算式」に相当）をメモリ１００から読み出しこれに基づき仮目標値Ｉｔ’を算出する。
【００８７】
（数式３）
仮目標値Ｉｔ’＝｛（１−Ｉｉ／Ｉｔ）＊Ｋａ＋０．９７｝＊Ｉｔ
＝｛（Ｉｔ−Ｉｉ）＊Ｋａ＋０．９７＊Ｉｔ｝
Ｋａ：所望の分解能に応じた定数（例えば０．５）
Ｉｔ−Ｉｉ：本発明の「偏差量」に相当
ここで、上記数式３のうち「（１−Ｉｉ／Ｉｔ）＊Ｋａ＋０．９７」は、本発明の偏差補正変数に相当するものであり、定電流設定値Ｉｔと現在の出力電流値Ｉｉとの偏差量が大きくなるほど値が大きくなるように変化する。つまり、仮目標値Ｉｔ’は、定電流設定値Ｉｔと現在の出力電流値Ｉｉとの偏差量が所定の基準値よりも大きいときは定電流設定値Ｉｔよりも大きい値（偏差補正変数＞１）に設定され、偏差量が小さいときはＩｔ＊０．９７により近い値に設定される。
但し、仮目標値Ｉｔ’がＩｔ＊１．０３以上となる場合には、このＩｔ＊１．０３を仮目標値Ｉｔ’とする。即ち、偏差補正変数には上限値（１．０３）が設けられているのである。
【００８８】
そして、この仮目標値Ｉｔ’と、上記ステップＳ５で決定した差分変換変数αとをメモリ１００から読み出した次の数式４に代入することにより次のタイミングで出力すべきＰＷＭ信号Ｓ１のデューティ比Ｄｔを決定する。
【００８９】
（数式４）
次のデューティ比Ｄｔ＝Ｄｉ＋（Ｉｔ’−Ｉｉ）＊Ｋ／α
Ｋ：基準抵抗値２００ＭΩ時の単位パーセントあたりの変化量ΔＩｉ／％
Ｄｉ：現在のデューティ比
（Ｉｔ’−Ｉｉ）：本発明の「差分量」「補正偏差量」に相当
（Ｉｔ’−Ｉｉ）＊Ｋ／α：本発明の「変換差分量」に相当
このような演算により、定電流設定値Ｉｔと現在の出力電流値Ｉｉとの偏差量が大きいときは、定電流設定値Ｉｔよりも大きい仮目標値Ｉｔ’を設定し、この仮目標値Ｉｔ’との差分量を無くすように大きくデューティ比を変化させる。しかも、このとき、その差分量を無くすようなデューティ比を換算するに当たり、現在の負荷抵抗値Ｒｉを考慮して導出された差分変換変数αに基づき適切な値に換算するようにしている。なお、定電流設定値Ｉｔと現在の出力電流値Ｉｉとの偏差量が小さいときは、定電流設定値Ｉｔよりも小さい仮目標値Ｉｔ’となる。
【００９０】
（ｃ）出力電流値ＩｉがＩｔ＊１．０３よりも大きい場合
出力電流値ＩｉがＩｔ＊１．０３よりも大きい場合（ステップＳ１３で「Ｎ」）、ステップＳ１４で次の数式５に示す演算式（本発明の「第２演算式」に相当）をメモリ１００から読み出しこれに基づき仮目標値Ｉｔ”を算出する。
【００９１】
（数式５）
仮目標値Ｉｔ”＝｛（１−Ｉｉ／Ｉｔ）＊Ｋａ＋１．０３｝＊Ｉｔ
＝｛（Ｉｔ−Ｉｉ）＊Ｋａ＋１．０３＊Ｉｔ｝
Ｋａ：所望の分解能に応じた定数（例えば０．５）
Ｉｔ−Ｉｉ：本発明の「偏差量」に相当
ここで、上記数式５のうち「（１−Ｉｉ／Ｉｔ）＊Ｋａ＋１．０３」は、やはり本発明の偏差補正変数に相当するものであり、定電流設定値Ｉｔと現在の出力電流値Ｉｉとの偏差量が大きくなるほど値が大きくなるように変化する。つまり、仮目標値Ｉｔ”は、定電流設定値Ｉｔと現在の出力電流値Ｉｉとの偏差量が所定の基準値よりも大きいときは定電流設定値Ｉｔよりも小さい値（偏差補正変数＜１）に設定され、偏差量が小さいときはＩｔ＊１．０３により近い値に設定される。
但し、仮目標値Ｉｔ”がＩｔ＊０．９７以下となる場合には、このＩｔ＊０．９７を仮目標値Ｉｔ”とする。即ち、偏差補正変数には下限値（０．９７）が設けられているのである。
【００９２】
そして、この仮目標値Ｉｔ”と、上記ステップＳ５で決定した差分変換変数αとをメモリ１００から読み出した上記数式６に代入することにより次のタイミングで出力すべきＰＷＭ信号Ｓ１のデューティ比Ｄｔを決定する。
【００９３】
（数式６）
次のデューティ比Ｄｔ＝Ｄｉ＋（Ｉｔ”−Ｉｉ）＊Ｋ／α
Ｋ：基準抵抗値２００ＭΩ時の単位パーセントあたりの変化量ΔＩｉ／％
Ｄｉ：現在のデューティ比
（Ｉｔ”−Ｉｉ）：本発明の「差分量」「補正偏差量」に相当
（Ｉｔ”−Ｉｉ）＊Ｋ／α：本発明の「変換差分量」に相当
このような演算により、定電流設定値Ｉｔと現在の出力電流値Ｉｉとの偏差量が大きいときは、定電流設定値Ｉｔよりも小さい仮目標値Ｉｔ”を設定し、この仮目標値Ｉｔ”との差分量を無くすように大きくデューティ比を変化させる。しかも、このとき、その差分量を無くすようなデューティ比を換算するに当たり、現在の負荷抵抗値Ｒｉを考慮して導出された差分変換変数αに基づき適切な値に換算するようにしている。なお、定電流設定値Ｉｔと現在の出力電流値Ｉｉとの偏差量が小さいときは、定電流設定値Ｉｔよりも大きい仮目標値Ｉｔ’となる。
【００９４】
続いて、ステップＳ１６で用紙３に対する画像形成動作が終了したかどうかを判断し、終了していれば（ステップＳ１６で「Ｙ」）デューティ比の補正動作を終了してＰＷＭ信号Ｓ１の出力動作を停止する（ステップＳ１７）。一方、終了していなければ、再びタイマーで例えば２０msカウントした後に（ステップＳ１８，Ｓ１９）ステップＳ４に戻り上記補正動作を繰り返す。
【００９５】
４．本実施形態の効果
（１）本実施形態によれば、検出信号Ｓ２，Ｓ４に基づき算出された転写ローラ３０の負荷抵抗値Ｒｉに対応する差分変換変数αに基づきＰＷＭ信号Ｓ１のデューティ比を増減させる構成とした。従って、予め記憶された複数の負荷抵抗毎のＰＷＭデューティ比−電気的負荷への出力特性情報に基づきＰＷＭデューティ比を予測して更新する従来の構成に比べて、より精度が高い電力供給制御を行うことができる。
（２）また、メモリ１００に予め記憶された第１演算式（数式２）に基づき実際の負荷抵抗値Ｒｉに対応する差分変換変数αが導き出される構成である。従って、例えば各負荷抵抗値と差分変換変数との対応関係を示すデータテーブルを記憶手段に記憶する構成に比べて記憶容量が少なくて済む。
【００９６】
（３）本実施形態では、現在の出力電流値Ｉｉと定電流設定値Ｉｔとの偏差量に応じて変化する偏差補正変数によって補正された補正偏差量に基づきＰＷＭ信号Ｓ１の増減量が決定される。つまり、前記偏差量が大きくなるに伴って大きな値になる偏差補正変数を制御目標値に乗じた仮目標値と検出値との偏差量である補正偏差量に基づき、制御信号の増減量が決定されるのである。従って、変化率が固定であった従来の構成に比べて、より応答性がよく、且つ安定性のよい電力供給制御が可能となる。また、補正偏差量は、上記偏差量が所定の基準量よりも大きいときはそのときの偏差量よりも大きく、所定の基準量よりも小さいときはそのときの偏差量より小さくなるような偏差補正変数に基づき導き出される構成になっている。
（４）更に、メモリ１００に予め記憶された第２演算式（数式３〜６）に基づき偏差量に対応する偏差補正変数が導き出される構成である。従って、例えば各偏差量と偏差補正変数との対応関係を示すデータテーブルを記憶手段に記憶する構成に比べて記憶容量が少なくて済む。
【００９７】
（５）また、偏差補正変数には上限値及び下限値（仮目標値Ｉｔ’がＩｔ＊１．０３、又は、仮目標値Ｉｔ”がＩｔ＊０．９７になるときの偏差補正変数）が設けられている。つまり、偏差補正変数が上限値以上または下限値以下になった場合は、その上限値又は下限値に対応する偏差補正変数に基づきＰＷＭ信号Ｓ１の増減量が決定されるのである。従って、制御目標値を大きく超えてしまうといった事態を回避できる。
（６）現在の出力電流値Ｉｉと定電流設定値Ｉｔとの偏差量が所定の許容範囲内にあるとき、つまり、出力電流値Ｉｉが定電流設定値Ｉｔにある程度近接している場合（ステップＳ１２で「Ｙ」）、ＰＷＭ信号Ｓ１の増減を行うよりも行わない方が円滑に制御ができることがある。そこで、本実施形態では、このような場合には、増減させずにそのままのＰＷＭ信号Ｓ１を出力する構成とした。
【００９８】
（７）また、現在の出力電流値Ｉｉの単位時間当たりの変化量ΔＩｉが所定の閾値（０．９３〜１．０７）を超える場合には、一定期間（ステップＳ１１で「Ｙ」となるまで）ＰＷＭ信号Ｓ１の増減量の補正動作を行わない構成とした。これにより、ノイズ等によって出力電流値Ｉｉ等が一時的に大きく変化した場合における誤制御を回避できる。
（８）また、本実施形態では、順転写バイアス印加回路６２及び逆転写バイアス印加回路６３のフィードバック制御のための検出信号Ｓ４を、共通のＡ／Ｄポート６１ｄによって取り込む構成である。従って、順転写バイアス印加回路６２及び逆転写バイアス印加回路６３の検出値を、それぞれ別々の入力端子にて取り込む構成に比べて部品点数及びコストの低減を図ることが可能になる。
また、別々の入力端子に取り込む構成では、例えば順転写動作時に、逆転写バイアス印加回路６３に対応する入力端子から検出値を読み取る必要はない。しかしながら、この入力信号に漏れ電流が流れ込み、結果的に順転写バイアス印加回路６２に対する検出値が変動し、当該定電流制御の精度が低下してしまうおそれがある。これは逆転写バイアス印加回路６３の逆転写動作時も同様である。これに対して、本構成は、共通の入力端子を使用するから漏れ電流による影響を排除できる。
【００９９】
（９）順転写バイアス印加回路６２の順転写動作時の検出信号Ｓ４レベルと、逆転写バイアス印加回路６３の逆転写動作時の検出信号Ｓ４レベルとでは、示すレベル範囲が異なる。そこで、本実施形態では、順転写動作時と逆転写動作時とで検出信号Ｓ４に対する増幅回路９２の増幅率を変化させる構成とした。
【０１００】
＜実施形態２＞
図５は（請求項１８の発明に対応する）実施形態２を示す。上記実施形態１との相違は、順転写動作時と逆転写動作時における検出信号Ｓ４レベルを同範囲レベルに変更するための構成にあり、その他の点は前記実施形態１と同様である。従って、実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。
【０１０１】
図５に示すように、本実施形態では、接続ライン９０に直列接続された検出抵抗８９及び抵抗９１に対して並列接続され、ＣＰＵ６１の出力ポート６１ｅ（本発明の「出力手段」）から出力される指令信号Ｓ５によってオンオフ動作するスイッチング手段としてのトランジスタ１１０（ＴＦＴなどであってもよい。）を備えている。このトランジスタ１１０は、コレクタが切替抵抗１１１を介して抵抗８８及び検出抵抗８９の接続点に共通接続され、エミッタが接地されている。
【０１０２】
そして、ＣＰＵ６１は、例えばＰＷＭ信号Ｓ１を出力する順転写動作時には出力ポート６１ｅから指令信号Ｓ５を出力しない。このとき、検出信号Ｓ４は検出抵抗８９及び抵抗９１の合成抵抗値に応じたレベルでＡ／Ｄポート６１ｄに取り込まれる。ＣＰＵ６１は、このとき取り込まれた検出信号Ｓ４を、順転写動作のためのフィードバック信号であるとして順転写バイアス印加回路６２に対するフィードバック制御を行う。
【０１０３】
これに対して、ＣＰＵ６１は、例えばＰＷＭ信号Ｓ３を出力する逆転写動作時には出力ポート６１ｅから指令信号Ｓ５を出力する。このとき、検出信号Ｓ４は切替抵抗１１１の抵抗値に応じたレベルでＡ／Ｄポート６１ｄに取り込まれる。ＣＰＵ６１は、このとき取り込まれた検出信号Ｓ４を、逆転写動作のためのフィードバック信号であるとして逆転写バイアス印加回路６３に対するフィードバック制御を行う。そして、検出抵抗８９、抵抗９１及び切替抵抗１１１の各抵抗値は、順転写動作時及び逆転写動作時におけるそれぞれ検出信号Ｓ４レベルを同じレンジ（範囲）でＡ／Ｄポート６１ｄに取り込めるように調整されている。
【０１０４】
このような構成であっても、順転写バイアス印加回路６２及び逆転写バイアス印加回路６３のフィードバック制御のための検出信号Ｓ４を、共通のＡ／Ｄポート６１ｄによって取り込むことができ、上記実施形態１と同等の効果を得ることができる。
【０１０５】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）上記各演算式（数式２〜６）による演算処理の一部又は全部を演算回路で実現する構成であってもよい。
【０１０６】
（２）上記実施形態では、本願発明の第１及び第２の目的を同時に解決するものであったが、これに限らず、上記第１演算式を用いて第１の目的だけを解決するものであってもよい。このとき、ＰＷＭ信号Ｓ１のデューティ比の演算式は、次のようになる。
（数式７）
次のデューティ比Ｄｔ＝Ｄｉ＋（Ｉｔ−Ｉｉ）＊Ｋ／α
Ｉｔ：定電流設定値（制御目標値）
Ｉｔ−Ｉｉ：本発明の「差分量」に相当
（Ｉｔ−Ｉｉ）＊Ｋ／α：本発明の「変換差分量」に相当
また、第２の目的だけを解決するものであってもよい。このとき、上記数式３，５を用いて仮目標値Ｉｔ’，Ｉｔ”を算出し、下記の式によってＰＷＭ信号Ｓ１の次のデューティ比を算出することになる。
（数式８）
次のデューティ比Ｄｔ＝Ｄｉ＋（Ｉｔ’−Ｉｉ）＊Ｋ
次のデューティ比Ｄｔ＝Ｄｉ＋（Ｉｔ”−Ｉｉ）＊Ｋ
Ｉｔ’−Ｉｉ，Ｉｔ”−Ｉｉ：本発明の「補正偏差量」に相当
【０１０７】
（３）上記各実施形態では転写手段としてローラ体の転写ローラ３０としたが、これに限らず、例えば平板状の転写手段であってもよい。
（４）電気的負荷として転写ローラ３０としたが、電力が供給され定電流又は定電圧制御されるものであれば、例えば、現像手段（現像ローラ３１）、帯電手段（スコロトロン型帯電器２９の帯電ワイヤ２９ａやグリッド２９）、クリーニング手段（クリーニングブラシ６４）などに本発明を適用してもよい。
【０１０８】
（５）上記各実施形態では定電流制御について説明したが、これに限らず印加電圧値Ｖｉを所定のレベルにするための定電圧制御であってもよい。この場合、各負荷抵抗値毎の、ＰＷＭ信号Ｓ１のデューティ比の単位パーセント量に対する出力電流値Ｉｉの変化量は、図６（Ａ)に示すようになる。そして、例えば負荷抵抗値２００ＭΩにおける変化量ΔＩｉ／％を基準として、これに対する相対変化率を差分変換変数βとしている。これを各負荷抵抗値毎にプロットしていくと図６（Ｂ）に示すような曲線を描くことが実験的に分かる。そして、この曲線を次の数式９の近似式によって近似した式を第１演算式としている。
（数式９）
差分変換変数β＝ｚ／Ｒｉ＋ｗ
ｚ，ｗ：実験結果によって定める定数
なお、同図（Ａ）に記載した実験結果によれば、第１演算式は、
β=−３４．２９３＊１０6／（Ｖｉ／Ｉｉ）＋１．２２９９
となる。ＣＰＵ６１は、現在の算出された負荷抵抗値Ｒｉ（Ｖｉ／Ｉｉ）を、上記数式９に代入することにより差分変換変数βを決定するのである。
【図面の簡単な説明】
【０１０９】
【図１】本発明の実施形態１に係るレーザプリンタの内部構成を示す側断面図
【図２】バイアス印加回路の要部構成のブロック図
【図３】ＣＰＵの制御内容を示すフローチャート
【図４】負荷抵抗値、デューティ比及び差分変換変数の関係を示す説明図
【図５】実施形態２のバイアス印加回路の要部構成のブロック図
【図６】変形例における負荷抵抗値、デューティ比及び差分変換変数の関係を示す説明図
【符号の説明】
【０１１０】
１…レーザプリンタ（画像形成装置）
３０…転写ローラ（電気的負荷、転写手段）
６１…ＣＰＵ（制御手段、差分演算手段、決定手段、比較手段）
６１ｄ…Ａ／Ｄポート（共通入力端子）
６１ｅ…出力ポート（出力手段）
６２…順転写バイアス印加回路（順バイアス印加手段）
６３…逆転写バイアス印加回路（逆バイアス印加手段）
８３…電流検出回路（電流検出手段）
７３…順転写出力電圧検出回路（電圧検出手段）
９０…接続ライン（直列接続線）
９２…増幅回路（増幅手段）
９３…増幅率変更手段
９５…抵抗
９６，１１０…トランジスタ（スイッチング手段）
１００…メモリ（第１，２記憶手段）
Ｖａ１…順転写バイアス電圧（転写用バイアス電圧）
Ｖａ２…逆転写バイアス電圧（逆転写用バイアス電圧）
Ｖｂ…帯電バイアス電圧（帯電用バイアス電圧）
Ｖｄ…クリーニングバイアス電圧（クリーニング用の分圧電圧）
Ｖｈ…グリッドバイアス電圧（グリッド用の分圧電圧）
Ｉｉ…出力電流値
Ｉｔ…定電流設定値（制御目標値）
Ｖｉ…印加電圧値
Ｓ１…ＰＷＭ信号（制御信号）
Ｓ４…検出信号
Ｓ５…指令信号
【図１】
2006039133.tif 000003
【図２】
2006039133.tif 000004
【図３】
2006039133.tif 000005
【図４】
2006039133.tif 000006
【図５】
2006039133.tif 000007
【図６】
2006039133.tif 000008