(57)【要約】【課題】コリレータの回路規模が小さくかつ効率よく相関判定をすることができる受信装置および信号復調方法を提供すること。【解決手段】拡散符号で変調された信号を受信する信号受信部２１と、受信信号を中間周波数に変換する周波数変換部３１と、中間周波数の受信信号のサンプル値を生成するＡ／Ｄ変換部３２と、送信側で使用された拡散符号と同一の拡散符合を発生させるローカル符号生成部４１と、サンプル値から中間周波数を除去するベースバンド再生部３７と、ベースバンド信号とローカル符号とを乗算する複数の乗算器５１ａおよび５１ｂと、複数の乗算器からの出力された複数の相関値を加算する加算器５２と、加算器５２からの出力を拡散符号の１周期分に渡って積算し相関値の積算値を出力する積算器５４とを有し、乗算器５１ａおよび５１ｂには、それぞれ異なるチップ位置のサンプル値とローカル符号の組が入力されることを特徴とするＧＰＳ受信機２０。【選択図】図２
2006270510.tif 000002
【特許請求の範囲】
【請求項１】
拡散符号により変調されて送信された信号を受信する信号受信部と、
前記信号受信部により受信された受信信号の周波数を中間周波数に変換する周波数変換部と、
前記中間周波数に変換された受信信号をデジタル信号に変換し受信信号のサンプル値を生成するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部で生成されたサンプル値から中間周波数を除去してベースバンド信号を再生するベースバンド再生部と、
送信側で使用された拡散符号と同一のローカル符合を発生させるローカル符号生成部と、
前記サンプル値と前記ローカル符号とを乗算し前記サンプル値から再生されたベースバンド信号と前記ローカル符号の相関値を出力する複数の乗算器と、
前記複数の乗算器から出力された複数の相関値を加算する加算器と、
前記加算器からの出力を前記拡散符号の１周期分に渡って積算し相関値の積算値を出力する積算器と
を有し、
前記複数の乗算器には、それぞれ異なるチップ位置のサンプル値から再生されたベースバンド信号とローカル符号の組が入力されることを特徴とする受信装置。
【請求項２】
前記複数の乗算器に入力されるサンプル値から再生されたベースバンド信号とローカル符号の組のチップ位置は連続していることを特徴とする請求項１に記載の受信装置。
【請求項３】
前記受信信号は、複数のＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）衛星により発信された、Ｃ／Ａ（Ｃｌｅａｒ  ａｎｄ  Ａｃｑｕｉｓｉｔｉｏｎ）コードで変調された信号であり、
前記ローカル符号生成部は、前記複数のＧＰＳ衛星毎に固有のＣ／Ａコードを発生させることを特徴とする請求項１に記載に受信装置。
【請求項４】
信号受信部が、拡散符号により変調されて送信された信号を受信する信号受信ステップと、
周波数変換部が、前記受信部により受信された受信信号の周波数を中間周波数に変換する周波数変換ステップと、
Ａ／Ｄ変換部が、前記中間周波数に変換された受信信号をデジタル信号に変換し受信信号のサンプル値を生成するＡ／Ｄ変換ステップと、
ローカル符号生成部が、送信側で使用された拡散符号と同一のローカル符合を発生させるローカル符号生成ステップと、
複数の乗算器が、前記サンプル値と前記ローカル符号とを乗算し前記サンプル値から再生されたベースバンド信号と前記ローカル符号の相関値を出力する相関値算出ステップと、
加算器が、前記複数の乗算器から出力された複数の相関値を加算する相関値加算ステップと、
積算器が、前記加算器からの出力を前記拡散符号の１周期分に渡って積算し相関値の積算値を出力する積算値算出ステップとを有し、
前記相関値算出ステップにおいて、前記複数の乗算器には、それぞれ異なるチップ位置のサンプル値から再生されたベースバンド信号とローカル符号の組が入力されることを特徴とする拡散符号で変調された信号の復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、拡散符号により変調された信号を受信する受信装置および信号復調方法に関するものである。
【背景技術】
【０００２】
ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）等のスペクトラム拡散方式で変調された信号を受信して復調するためには、受信信号の拡散符号の位相と受信機内部で発生させた拡散符号（ローカルコード）の位相を一致させる必要がある。また、受信側と送信側との相対速度が大きく、ドップラー効果による受信信号の見かけの周波数変動が無視できない場合には、ローカルコードの周波数もドップラー効果を考慮したものとする必要がある。
受信信号とローカルコードとの間の位相および周波数の一致を判定するには、たとえば、位相と周波数を少しずつずらしたローカルコードを順次発生させ、受信信号と乗算して相関器に入力し、相関器の出力として得られる相関値により判定することが行われている。
図４は、相関判定を行うための従来の回路の一例である。コード生成部１で生成されたローカルコードと、サンプルメモリ２に格納されている受信信号をデジタル化したサンプル値からベースバンド再生部７でキャリアを除去したベースバンド信号は、乗算器３に入力され１サンプル分の相関値が計算される。相関値は、１サンプル分ずつ加算器４に入力され、積算器５によりＣ／Ａコード１周期分の相関値が積算される。そして、たとえば積算値が所定のしきい値以上の場合に受信信号とローカルコードの位相が一致したと判定する。
【０００３】
相関判定を効率よく行う方法として、位相と周波数の異なる複数のローカルコードを同時に発生させ、受信信号との相関判定を並列に行う方法がある。
このような方法で相関判定をするためには、たとえば、複数のローカルコード発生器と、ローカルコード発生器の２倍の数の相関器と、ローカルコード発生器と同じ数の積算器を用意する必要がある。積算器は、一般に多数のフリップフロップにより構成されるため、回路規模が大きくなってしまい、消費電力が多くなり、また、回路の価格も高価になってしまう。
【０００４】
特許文献１では、相関器からの出力信号をベースバンドに変換するための発信器を従来より多く用意することにより、ローカルコード発信器と相関器の必要数を減らす復調回路が開示されている。この構成によれば、発信器の数は増えるがローカルコード発生器と相関器の数を減らすことができ、受信機全体としての回路規模は小さくすることができる。
【特許文献１】特開平７−１８１２４３号公報（図１等）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の構成では、回路全体に対する占有面積の大きい積算器（コリレータ）の数を減らすことができないという問題があった。
【０００６】
そこで、本発明は、コリレータの回路規模が小さく、かつ、効率よく相関判定をすることができる受信装置および信号復調方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的は、第１の発明によれば、拡散符号により変調されて送信された信号を受信する信号受信部と、前記信号受信部により受信された受信信号の周波数を中間周波数に変換する周波数変換部と、前記中間周波数に変換された受信信号をデジタル信号に変換し受信信号のサンプル値を生成するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部で生成されたサンプル値から中間周波数を除去してベースバンド信号を再生するベースバンド再生部と、送信側で使用された拡散符号と同一のローカル符合を発生させるローカル符号生成部と、前記サンプル値と前記ローカル符号とを乗算し前記サンプル値から再生されたベースバンド信号と前記ローカル符号の相関値を出力する複数の乗算器と、前記複数の乗算器から出力された複数の相関値を加算する加算器と、前記加算器からの出力を前記拡散符号の１周期分に渡って積算し相関値の積算値を出力する積算器とを有し、前記複数の乗算器には、それぞれ異なるチップ位置のサンプル値から再生されたベースバンド信号とローカル符号の組が入力されることを特徴とする受信装置により達成される。
【０００８】
第１の発明の構成によれば、Ａ／Ｄ変換部が、中間周波数に変換された受信信号をデジタルデータに変換してサンプル値を生成する。ベースバンド再生部は、そのサンプル値からキャリアを除去したベースバンド信号を生成する。
ローカル符号発生部は、相関計算を行うために使用するために、送信側と同一のローカル符合を発生させる。
受信信号のサンプル値から再生されたベースバンド信号とローカル符号は、複数ある乗算器に入力され相関値が算出される。複数の乗算器に入力されるサンプル値から再生されたベースバンド信号とローカル符合はそれぞれ異なったチップ位置の信号である。つまり、複数の乗算器では、それぞれ異なるチップ位置の相関値が同時に計算される。ここで、チップ位置とは、サンプル値またはローカル符号の、拡散符号の先頭からの位置を意味し、０以上の整数で表現される数値である。たとえば、拡散符号の先頭のサンプル値のチップ位置は「０」で、先頭から１０番目のサンプル値のチップ位置は「９」である。
各乗算器から出力された相関値は、１個または２個以上の加算器に入力され、その出力は積算器に入力され、拡散符号１周期分の相関値の積算値が算出される。
【０００９】
このように、本発明の受信装置によれば、加算器において複数チップ分の相関値を一度に計算した後で積算器に入力しているから、拡散符号１周期分の相関値の積算値を得るために必要な相関器の個数を削減することができる。たとえば、サンプル値から再生されたベースバンド信号とローカルコードを乗算する乗算器の数を２個とし、２チップ分の相関値を積算器に入力する前に計算する場合には、乗算器が１個の場合に比べ相関器の個数を２分の１にすることができる。
そのため、本発明の受信装置によれば、１個の乗算器を用いて一度に一チップ分の相関値を計算する場合に比べ、受信装置全体の回路規模を大幅に縮小することができ、受信装置の消費電力も大幅に低減することができる。しかも、相関計算に必要な時間は従来と同様であり、回路規模の縮小と引き換えに受信機の性能が低下することもない。
【００１０】
好ましくは、第２の発明によれば、第１の発明の構成において、前記複数の乗算器に入力されるサンプル値から再生されたベースバンド信号とローカル符号の組のチップ位置は連続していることを特徴とする。
【００１１】
第２の発明の構成によれば、複数の乗算器に入力されるサンプル値から再生されたベースバンド信号とローカル符号のチップ位置は連続している。たとえば、２個の乗算器を用いる場合、あるクロックにおいては、第１の乗算器にはチップ位置１のサンプル値から再生されたベースバンド信号とローカル符号が、第２の乗算器にはチップ位置２のサンプル値から再生されたベースバンド信号とローカル符号が、それぞれ入力される。
そのため、ローカル符号の生成と出力の制御を容易に行うことができる。
【００１２】
好ましくは、第３の発明によれば、第１の発明の構成において、前記受信信号は、複数のＧＰＳ衛星により発信された、Ｃ／Ａコードで変調された信号であり、前記ローカル符号生成部は、前記複数のＧＰＳ衛星毎に固有のＣ／Ａコードを発生させることを特徴とする。
【００１３】
第３の発明の構成によれば、受信装置は、ＧＰＳ衛星の軌道情報等を取得して受信装置の位置を算出するために、ＧＰＳ衛星から発信された信号を受信して復調を行う。ＧＰＳ測位の分野においては、この作業は「ＧＰＳ衛星の捕捉」と呼ばれている。
受信装置は、第１の発明の受信装置と同様の構成を有しているから、従来の受信機と同様の時間でＧＰＳ衛星の捕捉を行うことができ、かつ、受信機の回路規模は大幅に縮小され、消費電力も大幅に低減されている。
そのため、小型で低消費電力であることが強く求められる携帯用機器、たとえば携帯電話機に組み込むのに適したＧＰＳ受信装置を提供することができる。
【００１４】
前記目的は、第４の発明によれば、信号受信部が、拡散符号により変調されて送信された信号を受信する信号受信ステップと、周波数変換部が、前記受信部により受信された受信信号の周波数を中間周波数に変換する周波数変換ステップと、Ａ／Ｄ変換部が、前記中間周波数に変換された受信信号をデジタル信号に変換し受信信号のサンプル値を生成するＡ／Ｄ変換ステップと、ローカル符号生成部が、送信側で使用された拡散符号と同一のローカル符合を発生させるローカル符号生成ステップと、複数の乗算器が、前記サンプル値と前記ローカル符号とを乗算し前記サンプル値から再生されたベースバンド信号と前記ローカル符号の相関値を出力する相関値算出ステップと、加算器が、前記複数の乗算器から出力された複数の相関値を加算する相関値加算ステップと、積算器が、前記加算器からの出力を前記拡散符号の１周期分に渡って積算し相関値の積算値を出力する積算値算出ステップとを有し、前記相関値算出ステップにおいて、前記複数の乗算器には、それぞれ異なるチップ位置のサンプル値から再生されたベースバンド信号とローカル符号の組が入力されることを特徴とする拡散符号で変調された信号の復調方法より達成される。
第４の発明の構成によれば、第１の発明と同様に、前記目的を達成することができる。
【発明を実施するための最良の形態】
【００１５】
以下、この発明の好適な実施の形態を添付図面等を参照しながら、詳細に説明する。
なお、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００１６】
図１は、本発明の一実施形態であるＧＰＳ受信機２０の概略機能ブロック図である。
ＧＰＳ受信機２０は、概略的には、受信機全体を制御する制御部２２、信号の受信からデジタル化までを行うＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）部３０、各種データとプログラムを格納する記憶部３５、受信信号の相関判定等を行うＢＢ（Ｂａｓｅ  Ｂａｎｄ）部４０により構成されている。
信号受信部の一例であるＧＰＳアンテナ２１は、ＧＰＳ衛星１０ａ等の受信地点において受信可能な複数のＧＰＳ衛星から送信された信号Ｓ１等を受信する。信号Ｓ１等は、送信側で拡散符号の一例であるＣ／Ａコードにより変調された信号で、ＧＰＳ時刻やＧＰＳ衛星の軌道情報がデータとして含まれている。Ｃ／ＡコードはＧＰＳ衛星ごとにに固有のものが使用されていてるが、各ＧＰＳ衛星のＣ／Ａコードは公表されているため、受信側では、受信信号の中から目的のＧＰＳ衛星の信号を分離して所望のデータを取得することができる。
ＧＰＳアンテナ２１により受信された信号Ｓ１等は、周波数変換部の一例であるフィルタ部３１に入力され中間周波数に変換される。フィルタ部３１からは、通常直交する２つの信号（Ｉ信号とＱ信号）が出力される。
中間周波数に変換された受信信号は、Ａ／Ｄ変換部３２に入力されてサンプリングが行われ、Ｉ信号とＱ信号のサンプル値がそれぞれ取得される。このサンプル値は、記憶部３５内のサンプルメモリ３６に一旦格納される。
【００１７】
ローカル符号生成部の一例であるコード生成部４１は、ＧＰＳ衛星で送信時に使用されたものと同一のＣ／Ａコードを生成する。
サンプル値から再生されたベースバンド信号とローカルコードは、相関判定部５０に入力される。相関判定部５０は、両信号の相関値を算出し、たとえば、相関値が一定のしきい値以上である場合に両信号の位相は一致していると判定する。
ＧＰＳにより位置を算出するためには、最低３個のＧＰＳ衛星を補足する必要があるため、ＧＰＳ受信機においては、相関計算（ＧＰＳ衛星の捕捉）のための回路の規模は大きくなりがちである。
【００１８】
受信信号とローカルコードの位相が一致すると、受信信号に含まれているデータがデコードできるようになる。演算部４３は、受信信号をデコードして得たデータに含まれる軌道情報とＧＰＳ時刻に基づいて、ＧＰＳ受信機２０の位置を算出する。
演算部４３が算出した位置は、出力部４４を介して、たとえば表示装置（図示せず）に出力される。
【００１９】
図２は、相関判定部５０等の概略回路図である。前述のように、サンプルデータはＩ信号のものとＱ信号のものがあるから、両サンプルについて相関計算を行うためには２組の相関判定部が必要であるが、図２には、そのうち１組分を示している。
サンプルメモリ３６には、Ｃ／Ａコード１周期分の受信信号のサンプル値が格納されている。１周期分のサンプル値の個数をここではｍとする。
各サンプル値から再生されたベースバンド信号は、重みを考慮して相関値を計算するために、たとえば６ビットの符号付整数となっている。以下、チップ位置がｘ（ｘは０以上（ｍ−１）以下の整数）であるサンプルデータをＢＢ（ｘ）と表すことにする。
コード生成部４１は、公表されている各ＧＰＳ衛星固有のＣ／Ａコードを、１周期分生成しメモリに格納している。１周期の分割数は、受信信号のサンプル値と同数のｍとする。このコードは、−１または１の値を取る。以下、チップ位置がｘ（ｘは０以上（ｍ−１）以下の整数）であるローカルコードをＣｏｄｅ（ｘ）と表すことにする。
【００２０】
図５は、サンプル値から再生されたベースバンド信号とローカルコードの関係を示す概略図である。
図５（ａ）の信号６は、Ａ／Ｄ変換部３２に入力される中間周波数に変換された受信信号である。信号６は、サンプリング間隔ｔ１でサンプリングされ、Ｃ／Ａコードの１周期につきＢＢ（０）からＢＢ（ｍ−１）の合計ｍ個のサンプル値が取得される。
図５（ｂ）の信号７は、コード生成部４１がするローカルコードである。各ＧＰＳ衛星のＣ／Ａコード１周期分をサンプリング間隔ｔ１で分割して、サンプリング値と同じくＣｏｄｅ（０）からＣｏｄｅ（ｍ−１）のｍ個のコードが生成される。Ｃｏｄｅ（０）の位置の位置と、Ｃ／Ａコードのチップ幅ｔ２を変動させて、サンプル値の相関が高くなる位置を探索することによりＧＰＳ衛星を捕捉する。
ＧＰＳ衛星のＣ／Ａコードは１０２３チップで構成されていて、チップ幅ｔ２は約１μｓであるから、Ｃ／Ａコードの１周期は約１ｍｓである。また、サンプリング間隔ｔ１は通常ｔ２の２分の１以下とする。
【００２１】
図２の乗算器５１ａには、１動作クロックごとに、ＢＢ（２ｎ）とＣｏｄｅ（２ｎ）が順次入力される。ここで、ｎは０から（ｍ／２−１）の整数であり、クロックごとに１ずつ増加する。
乗算器５１ｂには、乗算器５１ａにＢＢ（２ｎ）とＣｏｄｅ（２ｎ）が入力されるのと同時に、ＢＢ（２ｎ＋１）とＣｏｄｅ（２ｎ＋１）が入力される。
つまり、乗算器５１には、ＢＢ（０）とＣｏｄｅ（０）、ＢＢ（２）とＣｏｄｅ（２）、・・・、ＢＢ（ｍ−２）とＣｏｄｅ（ｍ−２）の順番でデータが入力され、これに対応して、乗算器５２には、ＢＢ（１）とＣｏｄｅ（１）、ＢＢ（３）とＣｏｄｅ（３）、・・・、ＢＢ（ｍ−１）とＣｏｄｅ（ｍ−１）の順番でデータが入力される。
【００２２】
乗算器５１ａの出力と乗算器５１ｂの出力は、加算器５２に入力される。加算器５２の出力は｛ＢＢ（２ｎ）・Ｃｏｄｅ（２ｎ）｝＋｛ＢＢ（２ｎ＋１）・Ｃｏｄｅ（２ｎ＋１）｝となる。このことは、加算器５２で２つのチップ位置の相関値が一度に計算されたことを意味している。
加算器５２の出力は、加算器５３に入力される。加算器５３のもうひとつの入力は、積算器５４の出力である。加算器５３の出力は、積算器５４に入力される。
積算器５４は、積算値を後続の回路と加算器５３に出力する。
すなわち、ｎ＝ｍ／２−１までの入力が終了した時点の積算器５４の出力が、Ｃ／Ａコード１周期分の相関値の積算値となる。
【００２３】
積算器５４は、多数のフリップフロップ（以下、Ｆ／Ｆと書く。）で構成されているが、Ｆ／Ｆの必要数は次のようになる。
まず、Ｃ／Ａコード１周期分の相関値の積算値を得るために必要な、積算器５４へのデータ入力回数は２／ｍ回である。積算値を表すために必要なビット数より定まるＦ／Ｆ１段のビット数をｋビットとすると、Ｆ／Ｆの必要数は、ｋ×ｍ／２個となる。
図４は、積算器を１個とした場合の、相関判定部の回路図である。コード生成部１で生成されたローカルコードと、サンプルメモリ２に格納されているサンプル値から生成されたベースバンド信号は、乗算器３に入力され１チップ分の相関値が計算される。相関値は、１チップ分ずつ加算器４に入力され、積算器５によりＣ／Ａコード１周期分の相関値が積算される。
このような従来の回路構成の場合、積算器５への相関値の入力回数がｍ回であるから、Ｆ／Ｆの必要数はｋ×ｍ個である。
【００２４】
前段落では、Ｃ／Ａコード１周期分の相関値の積算を１回で行うとして説明したが、複数回に分けて行っても良い。
積算を１回で行えば、積算器５４を構成するＦ／Ｆの必要数は多くなる（とはいえ、前述のように従来の半分である）ものの、短時間で（少ないクロック数で）相関計算を完了することができる。
Ｃ／Ａコードの１周期を分割し、相関の積算値を複数回に分けて計算すれば、積算器５４への１積算あたりの入力回数は減少するから、処理時間は増加するものの、積算器５４を構成するＦ／Ｆの数はさらに減少させることができる。たとえば、４回に分けて計算する場合には、Ｆ／Ｆの必要数は４分の１となり、ｋ×ｍ／８個になる。
【００２５】
図３は、相関判定部５０等の別の構成例を示す回路図である。
図２と異なる点は、図２の回路に乗算器５１ｃと加算器５２ａを追加して、３チップ分の相関値を一度に計算するようにした点である。
乗算器５１ａと乗算器５１ｂからの出力が加算器５２に入力される部分までは、図２の場合と同様である。乗算器５１ｃには、コード生成部４１からローカルコードが、ベースバンド再生部３７から受信信号のサンプル値から再生されたベースバンド信号がそれぞれ入力される。乗算器５１ｃに入力される２つの信号は、同じタイミングで乗算器５１ａに入力される信号をＣｏｄｅ（ｔ）およびＢＢ（ｔ）とすると、Ｃｏｄｅ（ｔ＋２）およびＢＢ（ｔ＋２）である。
乗算器５１ｃの出力は、加算器５２の出力とともに加算器５２ａへ入力される。つまり、加算器５２ａでは、３チップ分の相関値が計算されることになる。
加算器５２ａの出力は、加算器５３に入力され、積算器５４において相関の積算値が計算されることは、図２の回路と同様である。
図３のような回路構成とすれば、３チップ分の相関値を一度に計算することができ、積算器５４を構成するＦ／Ｆの数を、一度に１チップ分の相関値を計算する場合（図４参照）にくらべ３分の１に削減することができる。
【００２６】
このように、本実施形態のＧＰＳ受信機２０は、従来の２分の１の数のＦ／Ｆで構成される積算器５４を含む相関判定部５０により、相関計算を行うことができる。
ＧＰＳ受信機においては、一般にＢＢ部のほうがＲＦ部よりも回路規模が大きい。さらに、ＢＢ部の回路規模に占める相関判定部の割合も大きい。
そのため、本発明のＧＰＳ受信機２０は、受信機全体としての回路規模を従来よりも大幅に縮小することができる。集積回路の消費電力は、動作周波数と動作電圧を一定とした場合は、回路規模におおむね比例するから消費電力も大幅に低減することができる。また、ＧＰＳ受信機２０は、小型で低消費電力であることが要請される携帯電話機等の携帯用機器に組み込むのに好適である。
【００２７】
本発明は、上述の各実施の形態に限定されない。さらに、上述の各実施の形態は、相互に組み合わせて構成するようにしてもよい。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態のＧＰＳ受信機の概略ブロック図である。
【図２】相関判定部の回路構成の一例を示す概略図である。
【図３】相関判定部の回路構成の別の例を示す概略図である。
【図４】従来の相関判定部の回路構成を示す概略図である。
【図５】サンプルデータとローカルコードの関係を示す概略図である。
【符号の説明】
【００２９】
１０ａ、１０ｂ、１０ｃ・・・ＧＰＳ衛星、２０・・・ＧＰＳ受信機、２１・・・ＧＰＳアンテナ、２２・・・制御部、３０・・・ＲＦ部、３５・・・記憶部、３６・・・サンプルメモリ、３７・・・ベースバンド再生部、４０・・・ＢＢ部、４１・・・コード生成部、５０・・・相関判定部、４３・・・演算部、４４・・・出力部、５０・・・相関判定部、５１ａおよび５１ｂ・・・乗算器、５２および５３・・・加算器、５４・・・積算器
【図１】
2006270510.tif 000003
【図２】
2006270510.tif 000004
【図３】
2006270510.tif 000005
【図４】
2006270510.tif 000006
【図５】
2006270510.tif 000007