(57)【要約】【課題】  配線基板に反りが生じていても、配線基板に形成されている端子の平坦性を確保することのできる技術を提供する。【解決手段】  配線基板１２のキャビティ１３に対向する裏面領域に反り２３が形成されている。この反り２３が形成されている裏面領域の端子１９ａとその他の裏面領域に形成されている端子１９ｂとの表面の高さを揃える。具体的には、端子１９ａや端子１９ｂを構成する導電材料の量をそれぞれ調整することにより、端子１９ａの表面と端子１９ｂの表面を揃える。【選択図】  図４
2006324541.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）配線基板と、
（ｂ）前記配線基板の主面とは反対側の面に形成された複数の端子と、
（ｃ）前記配線基板の主面に搭載された半導体チップとを備え、
前記配線基板に反りが発生しても、前記複数の端子を構成する導電材料の量をそれぞれ調整することにより、前記複数の端子の表面を揃えることを特徴とする半導体装置。
【請求項２】
（ａ）主面にキャビティを有する配線基板と、
（ｂ）前記配線基板の主面とは反対側の面に形成された複数の端子と、
（ｃ）前記キャビティ内に搭載された半導体チップとを備え、
前記配線基板の前記キャビティと対向する領域に反りが発生しても、前記複数の端子を構成する導電材料の量をそれぞれ調整することにより、前記複数の端子の表面を揃えることを特徴とする半導体装置。
【請求項３】
（ａ）主面にキャビティを有する多層配線基板と、
（ｂ）前記多層配線基板の主面とは反対側の面に形成された複数の端子と、
（ｃ）前記キャビティ内に搭載された半導体チップとを備え、
前記多層配線基板に反りが発生しても、前記複数の端子を構成する導電材料の量をそれぞれ調整することにより、前記複数の端子の表面を揃えることを特徴とする半導体装置。
【請求項４】
（ａ）主面にキャビティを有する配線基板を焼成する工程と、
（ｂ）前記（ａ）工程後、前記配線基板の主面とは反対側の面に印刷マスクを配置する工程と、
（ｃ）前記（ｂ）工程後、前記印刷マスクをマスクにして導電材料を印刷することにより、複数の端子を形成する工程とを備えることを特徴とする配線基板の製造方法。
【請求項５】
（ａ）主面にキャビティを有する配線基板の主面とは反対側の面に印刷マスクを配置する工程と、
（ｂ）前記（ａ）工程後、前記印刷マスクをマスクにして導電材料を印刷する工程と、
（ｃ）前記（ｂ）工程後、前記配線基板を焼成する工程と、
（ｄ）前記（ｃ）工程後、前記印刷マスクを前記配線基板に再び配置する工程と、
（ｅ）前記（ｄ）工程後、前記印刷マスクをマスクにして導電材料を印刷することにより、複数の端子を形成する工程とを備えることを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板の製造技術および半導体装置に関し、特に、端子の平坦性が要求される配線基板の製造技術およびその配線基板を用いた半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば、特開２００４−０７２０３５号公報（特許文献１）には、セラミック積層基板の製造方法が開示されている。具体的に、特開２００４−０７２０３５号公報の図５（ａ）に示すように、金型１１内に焼成温度で焼結しない無機組成物の粉体１２（下層）を入れ、その上に所望枚数のグリーンシート１０を積み重ねて入れる。そして、さらにその上に、無機組成物の粉体１２（上層）を入れた後、加圧成形するセラミック積層基板の製造方法が開示されている。この方法によれば、セラミック積層基板が焼成時に厚み方向だけ収縮し、平面方向には収縮しないという特徴がある。
【特許文献１】特開２００４−０７２０３５号公報（第２頁、図５（ａ））
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上記した特許文献１に記載されているように、無機組成物の粉体層を加圧する場合、粉体における圧力の伝播は液体と違って均一に伝わらない問題点がある。このため、加圧された無機組成物の粉体の圧力バランスが崩れて、グリーンシートに均一に圧力が加わらない。したがって、セラミック積層基板の平坦度および厚みの均一性が損なわれる。すなわち、セラミック積層基板に反りが発生する。
【０００４】
例えば、半田を使用して実装基板（ＰＣＢ基板；printed circuit board）にＲＦ（Radio Frequency）パワーモジュールを実装する際、ＲＦパワーモジュールの端子の半田濡れ性が悪い問題が発生した。これは、ＲＦパワーモジュールを構成する配線基板（セラミック積層基板）の反りによって端子の平坦性が悪化していることが原因であることが判明した。
【０００５】
ここで、焼成条件、加圧成形条件や材料添加物配分などの変更によって、セラミック積層基板の反り量を極力少なくしようとすることが行われている。しかし、これには限界があり、キャビティの有無、基板のサイズなどによって反り量も変わってくるため、反り量を個別にコントロールすることは非常に難しい。
【０００６】
本発明の目的は、配線基板に反りが生じていても、配線基板に形成されている端子の平坦性を確保することのできる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
本発明による半導体装置は、（ａ）配線基板と、（ｂ）前記配線基板の主面とは反対側の面に形成された複数の端子と、（ｃ）前記配線基板の主面に搭載された半導体チップとを備える。そして、前記配線基板に反りが発生しても、前記複数の端子を構成する導電材料の量をそれぞれ調整することにより、前記複数の端子の表面を揃えることを特徴とするものである。
【００１０】
また、本発明による配線基板の製造方法は、（ａ）主面にキャビティを有する配線基板を焼成する工程と、（ｂ）前記（ａ）工程後、前記配線基板の主面とは反対側の面に印刷マスクを配置する工程と、（ｃ）前記（ｂ）工程後、前記印刷マスクをマスクにして導電材料を印刷することにより、複数の端子を形成する工程とを備えるものである。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
配線基板に反りが発生しても、複数の端子を構成する導電材料の量をそれぞれ調整するので、複数の端子の表面を揃えることができる。したがって、複数の端子の平坦性が確保されるので、複数の端子での半田濡れ性を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
本発明の実施の形態を詳細に説明する前に、実施の形態における用語の意味を説明すると次の通りである。
【００１５】
ＧＳＭ（Global System for Mobile Communication）は、デジタル携帯電話機に使用されている無線通信方式の１つまたは規格をいう。ＧＳＭには、使用する電波の周波数帯が３つあり、９００ＭＨｚ帯をＧＳＭ９００または単にＧＳＭ、１８００ＭＨｚ帯をＧＳＭ１８００またはＤＣＳ（Digital Cellular System）１８００もしくはＰＣＮという。また、１９００ＭＨｚ帯をＧＳＭ１９００またはＤＣＳ１９００もしくはＰＣＳ（Personal Communication Services）という。なお、ＧＳＭ１９００は主に北米で使用されている。北米では、その他に８５０ＭＨｚ帯のＧＳＭ８５０を使用する場合もある。
【００１６】
ＧＭＳＫ変調方式は、音声信号の通信に用いる方式で、搬送波の位相を送信データに応じて位相シフトする方式である。また、ＥＤＧＥ変調方式は、データ通信に用いる方式で位相シフトの他に振幅変調を加えた方式である。
【００１７】
（実施の形態１）
本実施の形態１では、携帯電話機に使用されるＲＦパワーモジュールに本実施の形態１の半導体装置を適用した場合について説明する。
【００１８】
図１は、本実施の形態１のＲＦパワーモジュールを構成する増幅回路１を示した回路ブロック図である。図１には、例えばＧＳＭ９００とＤＣＳ１８００の２つの周波数帯が使用可能なデュアルバンド方式の回路ブロック図が例示されており、それぞれの周波数帯でＧＭＳＫ（Gaussian  filtered  Minimum  Shift  Keying）変調方式とＥＤＧＥ（Enhanced  Data  GSM  Environment）変調方式の２つの通信方式が使用可能になっている。
【００１９】
増幅回路１は、図１に示すように、ＧＳＭ９００用の電力増幅回路２と、ＤＣＳ１８００用の電力増幅回路３と、これら電力増幅回路２、３の増幅動作の制御や補正などを行う周辺回路４とを有している。各電力増幅回路２、３は、それぞれ３つの増幅段２ａ〜２ｃ、３ａ〜３ｃと、３つの整合回路２ｄ〜２ｆ、３ｄ〜３ｆとを有している。つまり、入力端子５ａ、５ｂは、入力用の整合回路２ｄ、３ｄを介して１段目の増幅段２ａ、３ａの入力と電気的に接続されており、１段目の増幅段２ａ、３ａの出力は、段間用の整合回路２ｅ、３ｅを介して２段目の増幅段２ｂ、３ｂの入力と電気的に接続されている。そして、２段目の増幅段２ｂ、３ｂの出力は、段間用の整合回路２ｆ、３ｆを介して最後の増幅段２ｃ、３ｃの入力と電気的に接続され、最後の増幅段２ｃ、３ｃの出力は、出力端子６ａ、６ｂと電気的に接続されている。
【００２０】
周辺回路４は、制御回路４ａと、増幅段２ａ〜２ｃ、３ａ〜３ｃにバイアス電圧を印加するためのバイアス回路４ｂなどを有している。制御回路４ａは、電力増幅回路２、３に印加する所定の電圧を発生する回路であり、電源制御回路４ｃおよびバイアス電圧生成回路４ｄを有している。電源制御回路４ｃは、増幅段２ａ〜２ｃ、３ａ〜３ｃにおいて、各出力用のパワーＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）のドレイン電極に印加される第１電源電圧を生成する回路である。また、バイアス電圧生成回路４ｄは、バイアス回路４ｂを制御するための第１制御電圧を生成する回路である。
【００２１】
本実施の形態１では、電源制御回路４ｃが増幅回路１の外部にあるベースバンド回路から供給される出力レベル指定信号に基づいて、第１電源電圧を生成すると、バイアス電圧生成回路４ｄが電源制御回路４ｃで生成された第１電源電圧に基づいて、第１制御電圧を生成するようになっている。ベースバンド回路は、出力レベル指定信号を生成する回路である。ベースバンド回路で生成される出力レベル指定信号は、電力増幅回路２、３の出力レベルを指定する信号で、携帯電話機と基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成されるようになっている。
【００２２】
次に、図２は、電力増幅回路２およびバイアス回路４ｂの回路構成の一例を示した図である。図２において、本実施の形態における電力増幅回路２は、３段の増幅段２ａ〜２ｃとして、３つのＭＩＳＦＥＴＱ１〜Ｑ３を順次接続した回路構成をしている。この電力増幅回路２の出力レベルは電源制御回路４ｃから供給される第１電源電圧Ｖｄｄ１とバイアス回路４ｂから供給されるゲートバイアス電圧によって制御される。第１電源電圧Ｖｄｄ１は、３つのＭＩＳＦＥＴＱ１〜Ｑ３のドレイン電極に供給されるようになっている。
【００２３】
整合回路２ｄ〜２ｆは、インダクタ（受動部品）とコンデンサ（受動部品）とを有しており、増幅段２ａの入力および各段間でのインピーダンス整合をとる機能を有している。また、コンデンサは、インダクタと各段のＭＩＳＦＥＴＱ１〜Ｑ３の入力との間に接続されており、インピーダンス整合をとる機能と、第１電源電圧Ｖｄｄ１とゲートバイアス電圧との直流電圧を遮断する機能とを有している。
【００２４】
バイアス回路４ｂは、複数の分圧回路を有している。各分圧回路は、一対の抵抗Ｒ１、Ｒ２より構成されている。各一対の抵抗Ｒ１、Ｒ２はバイアス回路４ｂの入力端子５ｃと、基準電位（例えば、接地電位で０Ｖ）との間に直列に接続されている。そして、一対の抵抗Ｒ１、Ｒ２間を繋ぐ配線部分と各段のＭＩＳＦＥＴＱ１〜Ｑ３のゲート電極とは、電気的に接続されている。したがって、バイアス回路４ｂの入力端子５ｃに第１制御電圧が入力されると、その電圧が一対の抵抗Ｒ１、Ｒ２で分圧されて所定のゲートバイアス電圧が生成され、生成されたゲートバイアス電圧がそれぞれのＭＩＳＦＥＴＱ１〜Ｑ３のゲート電極に入力されるようになっている。
【００２５】
次に、本実施の形態１におけるＲＦパワーモジュールの実装構成について説明する。図３は、本実施の形態１におけるＲＦパワーモジュール１０を実装基板１１に実装した様子を示す断面図である。図３において、例えばセラミック多層基板からなる配線基板１２の主面上には、凹形状のキャビティ１３が形成されている。このキャビティ１３の底部には、半田１４が形成されており、半田１４を介してキャビティ１３内に半導体チップ１５が搭載されている。半導体チップ１５には、例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などが形成されている。半導体チップ１５は、配線基板１２上のボンディングパッドとボンディングワイヤ１６によって電気接続されている。ボンディングワイヤ１６は、例えば金線などから構成されている。
【００２６】
配線基板１２は、配線を形成した複数枚の絶縁体板を積層して一体化した多層配線構造をしている。配線基板１２を構成する絶縁体板は、例えばミリ波域まで誘電損失の少ないアルミナ（酸化アルミニウム、Ａｌ２Ｏ３、比誘電率９〜９．７）などのようなセラミックからなるが、これに限定されるものではなく、例えばガラスエポキシ樹脂などを使用してもよい。
【００２７】
また、配線基板１２の主面には、受動部品１７も搭載されている。受動部品１７としては、例えば、上述した回路を構成する抵抗、コンデンサ、インダクタなどが挙げられる。
【００２８】
キャビティ１３の底部には、配線基板１２の裏面（主面とは反対側の面）に達するようにビア１８が形成されている。このビア１８には、銅などの導電材料が充填されており、配線基板１２の裏面に形成された端子１９ａに接続されている。すなわち、キャビティ１３の底部に形成された半田１４は、ビア１８内の導体を通じて配線基板１２の裏面にある端子１９ａと電気的かつ熱的に接合されている。端子１９ａには、基準電位（例えば接地電位で０Ｖ程度）が供給される。つまり、配線基板１２の裏面にある端子１９ａに供給された基準電位は、ビア１８を通じて半導体チップ１５に供給されるようになっている。また、逆に半導体チップ１５の動作時に発生した熱は、半導体チップ１５の裏面から半田１４とビア１８を通じて配線基板１２の裏面にある端子１９ａに伝わり放散される。なお、配線基板１２の主面は、主面上に形成された半導体チップ１５や受動部品１７を保護するため、レジン（樹脂）２２で覆われている。
【００２９】
このように構成されたＲＦパワーモジュール１０は、端子１９ａや端子１９ｂを用いて実装基板１１に実装されている。例えば、端子１９ａは、半田２０によって実装基板１１の端子２１と接続されている。
【００３０】
図４は、図３の一部を拡大した図である。図４に示すように、キャビティ１３と対向する配線基板１２の裏面領域は、キャビティ１３と対向していないその他の裏面領域に比べて窪んでおり、配線基板１２に反り２３が生じている。これは、配線基板１２を形成する際に行なわれる焼成工程で生じる。したがって、配線基板１２に生じる反り２３は、配線基板１２の形成工程で必然的に生じてしまう。
【００３１】
ここで、配線基板１２の裏面には、複数の端子が形成されるが、配線基板１２に反り２３が生じると、キャビティ１３と対向する裏面領域に形成される端子と、キャビティ１３と対向していないその他の裏面領域に形成される端子で高さの不一致が生じる。すなわち、複数の端子は、通常、同じ形状や同じ高さで形成されるが、このとき、キャビティ１３に対向する裏面領域に反り２３が発生している分、キャビティ１３に対向する裏面領域は、その他の裏面領域より窪んでいる。このため、キャビティ１３に対向する裏面領域に形成される端子の表面の高さが、その他の裏面領域に形成される端子の表面の高さから反り２３の分だけずれてしまう。すると、配線基板１２を実装基板に実装する際、実装に用いる半田との距離が、キャビティ１３に対向する裏面領域に形成される端子で、その他の裏面領域に形成される端子よりも広くなってしまう。したがって、キャビティ１３に対向する裏面領域に形成される端子と半田との接触不良が生じやすい問題点が生じる。すなわち、キャビティ１３に対向する裏面領域に形成される端子の半田濡れ性が悪くなり、実装不良を生じやすくなる。
【００３２】
そこで、本実施の形態１では、図４に示すように、キャビティ１３に対向する裏面領域に形成される端子１９ａの高さを、その他の裏面領域に形成される端子１９ｂの高さに比べて高くしている。これにより、キャビティ１３に対向する裏面領域が窪んで反り２３が発生しても、端子１９ａの表面と端子１９ｂの表面とを揃えることができる。つまり、本実施の形態１では、意図的に端子１９ａを構成する導電材料の量を、端子１９ｂを構成する導電材料の量より多くすることで、端子１９ａの高さを高くしている。これにより、配線基板１２の反り量を補填して端子１９ａの表面の高さと端子１９ｂの表面の高さを揃えるようにしている。このように、配線基板１２の裏面状態に応じて、端子１９ａおよび端子１９ｂを構成する導電材料の量を調整することにより、端子１９ａの表面と端子１９ｂの表面とを揃えることができる。したがって、キャビティ１３に対向する裏面領域に形成される端子１９ａと半田との接触不良を防止することができ、端子１９ａの半田濡れ性を確保することができる。
【００３３】
本実施の形態１では、端子１９ａと半田との接触不良、すなわち半田濡れ性を改善するため、配線基板１２の反り自体を防止するのではなく、配線基板１２の反りを前提として、端子１９ａと端子１９ｂの高さを一致させるようにしている点に一つの特徴がある。つまり、配線基板１２の反りを防止しなくても、その反り量を補填して端子１９ａと端子１９ｂの高さを一致させるように構成すれば、反りが発生しても端子１９ａと半田との接触不良を防止することができる。これにより、配線基板１２に反りが生じても支障はない。
【００３４】
図５は、本実施の形態１におけるＲＦパワーモジュール１０を実装基板１１に実装した様子を示す図である。図５に示すように、キャビティ１３に対向する裏面領域に窪みが形成されて反り２３が発生しているが、端子１９ａの表面と端子１９ｂの表面とを揃えるように構成している。このため、反り２３が生じていても、端子１９ａと半田２０とを良好に接触させることができるので、ＲＦパワーモジュール１０を確実に実装基板１１に実装することができることがわかる。
【００３５】
本実施の形態１におけるＲＦパワーモジュールは上記のように構成されており、以下に、ＲＦパワーモジュールを構成する配線基板の製造方法について図面を参照しながら、説明する。
【００３６】
まず、図６に示すように、例えば、多層セラミック構造からなる配線基板３０を用意する。この配線基板３０の主面（図６の下面）には、キャビティ３１が形成されており、このキャビティ３１から配線基板３０の裏面（図６の上面）に達するビア３２が形成されている。ビア３２には、導電材料が充填されている。このように構成された配線基板３０を焼成する。配線基板３０の焼成は、例えば焼成温度が９００℃、焼成時間が１２時間で温風エアーを導入することにより行われる。この焼成工程により、キャビティ３１に対向する裏面領域に窪みが形成され、配線基板３０に反り３３が発生する。
【００３７】
次に、図７に示すように、反り３３が発生した配線基板３０の裏面に、端子を形成するための印刷マスク３４を配置する。印刷マスク３４は、端子を形成する領域に開口部が形成されるようにパターニングされている。この印刷マスク３４は平坦であり、反り３３が発生している配線基板３０の裏面に配置されても平坦性は損なわれない。すなわち、反り３３が発生していない配線基板３０の裏面領域とは密着し、反り３３が発生している配線基板３０の裏面領域とは密着しておらず、隙間が存在する。
【００３８】
続いて、図８に示すように、スキージ３５を用いて、印刷マスク３４上に導電材料３６を印刷する。この工程で、印刷マスク３４に形成されている開口部に導電材料３６が充填される。このとき、反り３３が発生している裏面領域の開口部には、反り３３が発生していない裏面領域の開口部に比べてより多くの導電材料が埋め込まれる。すなわち、それぞれの開口部に印刷マスク３４の高さまで導電材料が埋め込まれるように自動的に調整される。
【００３９】
そして、印刷マスク３４を除去した後、配線基板３０を乾燥させる。この乾燥工程は、例えば、乾燥温度が５０℃〜８０℃、乾燥時間が６０分程度で実施される。配線基板３０の乾燥は、導電材料内のバインダを気化させるために行われる。乾燥工程を経ることにより、図９に示すような端子３７ａおよび端子３７ｂを形成することができる。ここで、端子３７ａおよび端子３７ｂを構成する導電材料は、印刷マスク３４によって同じ高さまで充填されているので、端子３７ａの表面と端子３７ｂの表面とは揃っている。
【００４０】
このようにして、端子３７ａの表面と端子３７ｂの表面が揃った配線基板３０を製造することができる。本実施の形態１の一つの特徴は、先に配線基板３０の焼成工程を行った後に、印刷マスク３４を用いて端子３７ａおよび端子３７ｂを形成した点にある。つまり、従来のように、印刷マスクを用いて端子を形成した後に焼成すると、端子を形成した時点では、複数の端子の表面は揃っているが、焼成することにより、配線基板に反りが発生し、複数の端子間で表面の高さがばらつくことになる。しかし、本実施の形態１では、先に配線基板３０の焼成を行って反り３３を発生させる。その後、反り３３が発生した配線基板３０に印刷マスク３４を使用して端子３７ａおよび端子３７ｂを形成する。このとき、配線基板３０に反り３３が発生していても、印刷マスク３４は平坦であり、この印刷マスク３４の高さまで導電材料が埋め込まれるように調整されるので、形成される端子３７ａの表面と端子３７ｂの表面とを揃えることができる。
【００４１】
その後、上述したようにして製造された配線基板３０のキャビティ３１内に半田を形成し、その半田を介して半導体チップを搭載する。また、配線基板３０の主面上に受動部品も搭載する。そして、半導体チップと配線基板３０を、例えば金線などのボンディングワイヤで接続した後、配線基板３０の主面を樹脂封止する。続いて、配線基板３０を個片化することにより、ＲＦパワーモジュールを製造することができる。製造されたＲＦパワーモジュールは、配線基板３０に形成された端子３７ａおよび端子３７ｂによって実装基板に実装される。このとき、本実施の形態１によれば、端子３７ａの表面と端子３７ｂの表面が揃っているので、ＲＦパワーモジュールを確実に実装基板へ実装することができる。
【００４２】
本実施の形態１によれば、製造工程を追加せずに製造工程を入れ替えるだけなので、工程の複雑化を招くことなく、端子３７ａの表面と端子３７ｂの表面を揃えることができる。
【００４３】
（実施の形態２）
前記実施の形態１では、配線基板の製造工程を入れ替えて配線基板を製造する例について説明したが、本実施の形態２では、配線基板の製造工程を追加する例について、図面を参照しながら説明する。
【００４４】
まず、例えば、多層セラミック構造からなる配線基板４０を用意する。この配線基板４０の主面（図１０の下面）には、キャビティ４１が形成されており、このキャビティ４１から配線基板４０の裏面（図１０の上面）に達するビア４２が形成されている。ビア４２には、導電材料が充填されている。次に、図１０に示すように、配線基板４０の裏面に印刷マスク４３を配置する。印刷マスク４３には、端子を形成する領域に開口部が形成されるようにパターニングされている。
【００４５】
続いて、図１１に示すように、スキージ４４を使用して導電材料４５を印刷する。このとき、配線基板４０には、反りは発生していない。そして、図１２に示すように、乾燥処理を施して端子４６ａおよび端子４６ｂを形成した後、配線基板４０を焼成する。この焼成工程において、配線基板４０に反り４７が発生し、端子４６ａの表面と端子４６ｂの表面がずれる。
【００４６】
次に、図１３に示すように、再び前述した印刷マスク４３を配線基板４０の裏面上に配置する。すなわち、印刷マスク４３の開口部が端子４６ａ、４６ｂ上にくるように印刷マスク４３を再配置する。このとき、印刷マスク４３の開口部と端子４６ｂとは密着する。一方、配線基板４０のキャビティ４１と対向する裏面領域には、反り４７が形成されているので、印刷マスク４３の開口部と端子４６ａの間には隙間が存在する。
【００４７】
続いて、図１４に示すように、スキージ４８を使用して導電材料４９を印刷する。このとき、反り４７が発生している裏面領域の開口部には、反り４７が発生していない裏面領域の開口部に比べてより多くの導電材料が埋め込まれる。すなわち、それぞれの開口部に印刷マスク４３の高さまで導電材料が埋め込まれるように自動的に調整される。
【００４８】
そして、印刷マスク４３を除去した後、配線基板４０を乾燥させる。この乾燥工程を経ることにより、図１５に示すような端子５０ａおよび端子５０ｂを形成することができる。ここで、端子５０ａおよび端子５０ｂを構成する導電材料は、再配置した印刷マスク４３によって同じ高さまで充填されているので、端子５０ａの表面と端子５０ｂの表面とは揃っている。
【００４９】
このようにして、端子５０ａの表面と端子５０ｂの表面が揃った配線基板４０を製造することができる。本実施の形態２の一つの特徴は、焼成工程の後に印刷マスク４３を再び再配置して導電材料を印刷していることにある。つまり、焼成工程の後に印刷マスク４３を用いた導電材料印刷工程を追加している点に本実施の形態２の一つの特徴がある。これにより、焼成工程で反り４７が発生しても、端子５０ａの表面と端子５０ｂの表面とを揃えることができる。
【００５０】
本実施の形態２によれば、従来と同様の製造工程に加えて、同じ印刷マスク４３を使用した導電材料印刷工程を焼成工程の後に追加することで実現できるので、従来の製造工程とは別個の新規な工程を追加するよりも簡単に実施することができる。
【００５１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５２】
前記実施の形態では、多層構造の配線基板に適用する例について説明したが、これに限らず、単層構造の配線基板にも適用することができる。また、前記実施の形態では、主にキャビティに対向する裏面領域に反りが形成される場合を例にとって説明したが、反りの位置は上記した場合に限らず、配線基板の所定領域に反りがある場合に幅広く適用することができる。
【産業上の利用可能性】
【００５３】
本発明は、半導体装置あるいは配線基板を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態１におけるＲＦパワーモジュールを構成する増幅回路を示す回路ブロック図である。
【図２】電力増幅回路およびバイアス回路の回路構成の一例を示す図である。
【図３】実施の形態１におけるＲＦパワーモジュールを実装基板に実装した様子を示す断面図である。
【図４】図３の一部を拡大した断面図である。
【図５】実施の形態１におけるＲＦパワーモジュールを実装基板に実装した様子を示す断面図である。
【図６】実施の形態１における配線基板の製造工程を示す断面図である。
【図７】図６に続く配線基板の製造工程を示す断面図である。
【図８】図７に続く配線基板の製造工程を示す断面図である。
【図９】図８に続く配線基板の製造工程を示す断面図である。
【図１０】実施の形態２における配線基板の製造工程を示す断面図である。
【図１１】図１０に続く配線基板の製造工程を示す断面図である。
【図１２】図１１に続く配線基板の製造工程を示す断面図である。
【図１３】図１２に続く配線基板の製造工程を示す断面図である。
【図１４】図１３に続く配線基板の製造工程を示す断面図である。
【図１５】図１４に続く配線基板の製造工程を示す断面図である。
【符号の説明】
【００５５】
１  増幅回路
２  電力増幅回路
２ａ〜２ｃ  増幅段
２ｄ〜２ｆ  整合回路
３  電力増幅回路
３ａ〜３ｃ  増幅段
３ｄ〜３ｆ  整合回路
４  周辺回路
４ａ  制御回路
４ｂ  バイアス回路
４ｃ  電源制御回路
４ｄ  バイアス電圧生成回路
５ａ  入力端子
５ｂ  入力端子
５ｃ  入力端子
６ａ  出力端子
６ｂ  出力端子
１０  ＲＦパワーモジュール
１１  実装基板
１２  配線基板
１３  キャビティ
１４  半田
１５  半導体チップ
１６  ボンディングワイヤ
１７  受動部品
１８  ビア
１９ａ  端子
１９ｂ  端子
２０  半田
２１  端子
２２  レジン
２３  反り
３０  配線基板
３１  キャビティ
３２  ビア
３３  反り
３４  印刷マスク
３５  スキージ
３６  導電材料
３７ａ  端子
３７ｂ  端子
４０  配線基板
４１  キャビティ
４２  ビア
４３  印刷マスク
４４  スキージ
４５  導電材料
４６ａ  端子
４６ｂ  端子
４７  反り
４８  スキージ
４９  導電材料
５０ａ  端子
５０ｂ  端子
Ｑ１〜Ｑ３  ＭＩＳＦＥＴ
Ｖｄｄ１  第１電源電圧
Ｒ１  抵抗
Ｒ２  抵抗
【図１】
2006324541.tif 000003
【図２】
2006324541.tif 000004
【図３】
2006324541.tif 000005
【図４】
2006324541.tif 000006
【図５】
2006324541.tif 000007
【図６】
2006324541.tif 000008
【図７】
2006324541.tif 000009
【図８】
2006324541.tif 000010
【図９】
2006324541.tif 000011
【図１０】
2006324541.tif 000012
【図１１】
2006324541.tif 000013
【図１２】
2006324541.tif 000014
【図１３】
2006324541.tif 000015
【図１４】
2006324541.tif 000016
【図１５】
2006324541.tif 000017