(57)【要約】【課題】  高寸法精度で超微細な回路パターンを含んだトータルパターンの形成時間を短縮させる電子線描画を利用したパターンの高速加工方法を提供する。【解決手段】  基板３１表面に加工膜３２を形成し、その加工膜３２に電子線描画により所望パターンを形成する方法において、加工膜３２の上に電子線レジスト膜２２を形成する工程と、電子線描画により電子線レジスト膜２２に回路パターンＡを描画する工程と、電子線レジスト膜２２を現像して電子線レジストパターン２４を形成する工程と、回路パターンＡの位置情報となる外枠パターンＢを形成するためのマスク２５を加工膜３２上に配置する工程と、加工膜３２を所望ガスでドライエッチングして加工膜３２に回路パターンＡと外枠パターンＢとを形成する工程とを含む方法である。【選択図】      図１
2006113184.tif 000002
【特許請求の範囲】
【請求項１】
基板表面に加工膜を形成し、その加工膜に電子線描画により所望パターンを形成する方法において、
上記加工膜の上に電子線レジスト膜を形成する工程と、
電子線描画により上記電子線レジスト膜に回路パターンを描画する工程と、
上記電子線レジスト膜を現像して電子線レジストパターンを形成する工程と、
上記回路パターンの位置情報となる外枠パターンを形成するためのマスクを上記加工膜上に配置する工程と、
上記加工膜を所望ガスでドライエッチングして上記加工膜に上記回路パターンと上記外枠パターンとを形成する工程と
を含むことを特徴とする電子線描画を利用したパターンの高速加工方法。
【請求項２】
上記基板としてガラス基板を用い、上記加工膜としてガラス基板よりも屈折率が高いコア膜を用い、上記回路パターンが光回路パターンである請求項１記載の電子線描画を利用したパターンの高速加工方法。
【請求項３】
上記マスクは、誘電体材料からなる請求項１または２記載の電子線描画を利用したパターンの高速加工方法。
【請求項４】
上記マスクは、枠体で形成され、上記電子線レジストパターン以外の所望領域を囲むように上記加工膜上に配置される請求項１〜３いずれかに記載の電子線描画を利用したパターンの高速加工方法。
【請求項５】
基板表面に加工膜を形成し、その加工膜に電子線描画により所望パターンを形成する方法において、
上記加工膜の上にメタル膜を形成する工程と、
上記メタル膜の上に電子線レジスト膜を形成する工程と、
電子線描画により上記電子線レジスト膜に回路パターンを描画する工程と、
上記電子線レジスト膜を現像して電子線レジストパターンを形成する工程と、
上記回路パターンの位置情報となる外枠パターンを形成するためのマスクを上記メタル膜上に配置する工程と、
上記メタル膜を所望ガスでドライエッチングして上記メタル膜にメタル回路パターンとメタル外枠パターンとを形成する工程と
を含むことを特徴とする電子線描画を利用したパターンの高速加工方法。
【請求項６】
上記基板としてガラス基板を用い、上記加工膜としてガラス基板よりも屈折率が高いコア膜を用い、上記回路パターンが光回路パターンである請求項５記載の電子線描画を利用したパターンの高速加工方法。
【請求項７】
上記マスクは、誘電体材料からなる請求項５または６記載の電子線描画を利用したパターンの高速加工方法。
【請求項８】
上記マスクは、枠体で形成され、上記電子線レジストパターン以外の所望領域を囲むように上記メタル膜上に配置される請求項５〜７いずれかに記載の電子線描画を利用したパターンの高速加工方法。
【請求項９】
上記メタル膜をドライエッチングした後、上記マスクを取り外し、上記メタル回路パターンと上記メタル外枠パターンとをマスクにし、上記加工膜を別の所望ガスでドライエッチングして上記加工膜に上記回路パターンと上記外枠パターンとを形成する請求項５〜８いずれかに記載の電子線描画を利用したパターンの高速加工方法。
【請求項１０】
上記外枠パターンは、上記回路パターンの中心部を示すマークを含む請求項１〜９いずれかに記載の電子線描画を利用したパターンの高速加工方法。
【請求項１１】
請求項１〜１０いずれかに記載された加工方法を用いて作製したことを特徴とする光回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上の加工膜に高寸法精度で超微細なパターンを形成する方法に係り、特に、加工時間の短縮を図った電子線描画を利用したパターンの高速加工方法及びそれを用いて作製した光回路に関する。
【背景技術】
【０００２】
従来、基板上の加工膜に、所望特性（光学、電気などの特性）を実現するためのチップパターン、そのチップパターンと外部間で信号のやり取りをする入出力パターンなどの回路パターンや、これらパターンを所望寸法に切断するための位置情報パターンなどを含んだトータルパターンを形成する方法として、以下の３つの方法が用いられている。
【０００３】
すなわち、紫外線を利用してフォトマスクパターンをフォトレジスト膜に露光するフォトリソグラフィ法、紫外線の半導体レーザー光をフォトレジスト膜に直接照射して露光するレーザー露光法、電子線レジスト膜の上に電子線を直接照射して描画する電子線直接描画法である。
【０００４】
なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。
【０００５】
【特許文献１】特開平５−１５０１３０号公報
【特許文献２】特開平８−２３８６３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来のパターン形成方法はいずれも一長一短の技術であり、課題が存在していた。
【０００７】
フォトリソグラフィ法は、フォトマスクを用いる方法なので、スループットの高い露光方法である。しかし、紫外線の波長に依存するフォトレジストパターンの側面荒れが発生し、高寸法精度のパターンを実現することが難しく、また超微細パターンの露光も困難である。
【０００８】
紫外線の半導体レーザーによる直接露光法は、フォトマスクを用いないので低コストで露光ができるが、この方法もレーザービームの揺らぎや紫外線の波長に依存するフォトレジストパターンの側面荒れが発生し、高寸法精度のパターンを露光することが難しい。
【０００９】
つまり、フォトリソグラフィ法、紫外線の半導体レーザーによる直接露光法では、パターン作製のスループットを期待できるが、レジストパターンの側面荒れが大きくて高寸法精度のパターンを形成することが困難である。
【００１０】
それらに対して、電子線直接描画法は、超微細、高寸法精度のパターンを電子線レジスト膜にマスクレスで直接描画することができるが、描画時間が極めて長くかかり、生産性が極めて悪く、研究用か少量多品種のパターン形成にとどまっている状況にある。
【００１１】
そこで、本発明の目的は、前記した従来技術の問題点を解決し、高寸法精度で超微細な回路パターンを含んだトータルパターンの形成時間を短縮させる電子線描画を利用したパターンの高速加工方法及びそれを用いて作製した光回路を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は上記目的を達成するために創案されたものであり、請求項１の発明は、基板表面に加工膜を形成し、その加工膜に電子線描画により所望パターンを形成する方法において、
上記加工膜の上に電子線レジスト膜を形成する工程と、
電子線描画により上記電子線レジスト膜に回路パターンを描画する工程と、
上記電子線レジスト膜を現像して電子線レジストパターンを形成する工程と、
上記回路パターンの位置情報となる外枠パターンを形成するためのマスクを上記加工膜上に配置する工程と、
上記加工膜を所望ガスでドライエッチングして上記加工膜に上記回路パターンと上記外枠パターンとを形成する工程と
を含む電子線描画を利用したパターンの高速加工方法である。
【００１３】
請求項２の発明は、上記基板としてガラス基板を用い、上記加工膜としてガラス基板よりも屈折率が高いコア膜を用い、上記回路パターンが光回路パターンである請求項１記載の電子線描画を利用したパターンの高速加工方法である。
【００１４】
請求項３の発明は、上記マスクは、誘電体材料からなる請求項１または２記載の電子線描画を利用したパターンの高速加工方法である。
【００１５】
請求項４の発明は、上記マスクは、枠体で形成され、上記電子線レジストパターン以外の所望領域を囲むように上記加工膜上に配置される請求項１〜３いずれかに記載の電子線描画を利用したパターンの高速加工方法である。
【００１６】
請求項５の発明は、基板表面に加工膜を形成し、その加工膜に電子線描画により所望パターンを形成する方法において、
上記加工膜の上にメタル膜を形成する工程と、
上記メタル膜の上に電子線レジスト膜を形成する工程と、
電子線描画により上記電子線レジスト膜に回路パターンを描画する工程と、
上記電子線レジスト膜を現像して電子線レジストパターンを形成する工程と、
上記回路パターンの位置情報となる外枠パターンを形成するためのマスクを上記メタル膜上に配置する工程と、
上記メタル膜を所望ガスでドライエッチングして上記メタル膜にメタル回路パターンとメタル外枠パターンとを形成する工程と
を含む電子線描画を利用したパターンの高速加工方法である。
【００１７】
請求項６の発明は、上記基板としてガラス基板を用い、上記加工膜としてガラス基板よりも屈折率が高いコア膜を用い、上記回路パターンが光回路パターンである請求項５記載の電子線描画を利用したパターンの高速加工方法である。
【００１８】
請求項７の発明は、上記マスクは、誘電体材料からなる請求項５または６記載の電子線描画を利用したパターンの高速加工方法である。
【００１９】
請求項８の発明は、上記マスクは、枠体で形成され、上記電子線レジストパターン以外の所望領域を囲むように上記メタル膜上に配置される請求項５〜７いずれかに記載の電子線描画を利用したパターンの高速加工方法である。
【００２０】
請求項９の発明は、上記メタル膜をドライエッチングした後、上記マスクを取り外し、上記メタル回路パターンと上記メタル外枠パターンとをマスクにし、上記加工膜を別の所望ガスでドライエッチングして上記加工膜に上記回路パターンと上記外枠パターンとを形成する請求項５〜８いずれかに記載の電子線描画を利用したパターンの高速加工方法である。
【００２１】
請求項１０の発明は、上記外枠パターンは、上記回路パターンの中心部を示すマークを含む請求項１〜９いずれかに記載の電子線描画を利用したパターンの高速加工方法である。
【００２２】
請求項１１の発明は、請求項１〜１０いずれかに記載された加工方法を用いて作製した光回路である。
【発明の効果】
【００２３】
本発明によれば、高寸法精度で超微細な回路パターンを含んだトータルパターンの形成時間を短縮できるという優れた効果を発揮する。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００２５】
まず、図３により、本実施の形態に係る加工方法を用いて基板上の加工膜に形成したトータルパターンの一例を説明する。
【００２６】
図３（ａ）および図３（ｂ）に示すように、トータルパターンＴは、基板３１の表面に加工膜を形成し、その加工膜を加工して形成される。このトータルパターンＴは、電子線描画を利用して形成される高寸法精度で超微細な回路パターン（加工膜パターン、あるいは電子線描画パターン）Ａと、ドライエッチングにより形成され、回路パターンＡの位置情報となる外枠パターンＢとで構成される。回路パターンＡの位置情報としては、回路パターンＡの形成箇所、切断のための分断線、入出力端面などがある。
【００２７】
本実施の形態では、基板３１として石英ガラス基板を用いる。加工膜としては、石英ガラス基板よりも屈折率が高いコア膜（コア層、あるいは高屈折率ガラス層）を用いる。よって、回路パターンＡは光回路パターンである。
【００２８】
また、回路パターンＡは、光方向性結合器パターンａを複数個（図３（ａ）では５個）並列配置して構成される。外枠パターンＢは、回路パターンＡよりも幅広に形成され、各光方向性結合器パターンａ以外の所望領域をそれぞれ囲む枠パターンｂを複数個（図３（ａ）では５個）並列配置して構成される。各枠パターンｂは、光方向性結合器パターンａの長さ方向に沿う長辺と、光方向性結合器パターンａの幅方向に沿って入力端（出力端）同士を結ぶ短辺とで矩形状に形成される。
【００２９】
このようなトータルパターンＴが形成されていると、この加工膜パターン付きの基板３１を、外枠パターンＢが目印となって目視状態で回路パターンＡの位置情報を確認してダイサーで容易に切断することができる。そして、後述するように、光回路としての光方向性結合器を複数個作製し、それぞれの光学特性を評価したり、またそれらをパッケージ内に実装することができたり、あるいはそれらの入出力端に光ファイバを容易に結合させることができる。
【００３０】
さて、トータルパターンＴの形成方法を説明する。
【００３１】
（第１の実施の形態）
図１は、本発明の好適な第１の実施の形態である電子線描画を利用したパターンの高速加工方法を示すフローチャートである。図２（ａ）〜図２（ｈ）は、第１の実施の形態における工程を示す横断面図である。
【００３２】
まず、たとえば、直径φ１０．１６ｃｍ（４ｉｎｃｈ）、厚さ１ｍｍの石英ガラス基板３１上に高屈折率の加工膜（石英ガラス基板３１との比屈折率差Δ：２．５％のＳｉＯ2 −ＧｅＯ2 系ガラス層、厚さ４μｍ）３２をプラズマＣＶＤ法で形成し、その後１１００℃で熱処理する（工程１１ａ、図２（ａ））。
【００３３】
加工膜３２の上に密着性強化液（ヘキサメチルジシラザン液）を塗布し、所望温度（７０〜１００℃の範囲）で５〜１０分間熱処理（プリベーク）して密着性向上膜２１を形成する（工程１１ｂ、図２（ｂ））。
【００３４】
密着性向上膜２１の上に電子線ネガレジスト液（たとえば、シプレイ・ファーイースト社製のＳＡＬ６０１−ＳＲ７）を塗布した後、スピンナーで回転（１回目：５００ｒｐｍ、３秒、２回目：２０００ｒｐｍ、９０秒）させて約１μｍの厚さに形成する。ついでホットプレート上でプリベークを行い（１０５℃、６０秒）、電子線レジスト膜２２を形成する（工程１１ｃ、図２（ｃ））。
【００３５】
電子線レジスト膜２２の上に帯電防止剤液（たとえば、昭和電工社製のエスペイサー３００Ｚ）２３を塗布した後、スピンナーで回転（１回目：５００ｒｐｍ、１０秒、２回目：２０００ｒｐｍ、７０秒）させて所望の厚さに形成する（工程１１ｄ、図２（ｄ））。
【００３６】
次に、電子線描画装置の中に基板３１をセットして電子線描画を行う。描画条件は加速電圧３０ｋＶ、ビーム電流５０ｐＡ、レジスト感度７μＣ／ｃｍ2 、ドーズ時間０．１μｓ、描画フィールドサイズ５００μｍ角で６００００ドットとして、電子線レジスト膜２２に、図３（ａ）の回路パターンＡを形成するための潜像をベクタースキャン方式で描画する（工程１１ｅ）。
【００３７】
本実施の形態では、図４（ａ）に示すように、回路パターンＡを構成する各光方向性結合器パターンａにおいて、回路の長さ方向の全長α：６０ｍｍ、結合部の長さβ：１５００μｍ、Ｙ結合部の長さ方向の全長γ：５００μｍ、入力端（出力端）同士の間隔δ：４４μｍ、結合部の間隔ε：０．５μｍ、回路幅：２μｍとした。
【００３８】
描画終了後、電子線描画装置内から基板を取り出し、純水を吹きつけながら帯電防止剤液２３を剥離（洗浄によって除去）する。その後、ホットプレート上で１１３℃に保ちながら６０秒の熱処理（プリベーク）を行う（工程１１ｆ）。
【００３９】
ついで温度が２３℃に管理された現像液（たとえば、シプレイ・ファーイースト社製のＭＦＣＤ−２６）の中に１０分間入れて電子線レジスト膜２２の現像処理を行い、電子線レジストパターン２４を形成する（工程１１ｇ、図２（ｅ））。その後、純水を用いて洗浄を行い、乾燥させる。
【００４０】
以上の工程１１ａ〜１１ｇを終えると、図４（ａ）および図４（ｂ）に示すように、加工膜３２上に、平面視で図３（ａ）の回路パターンＡと同じ形状を有する電子線レジストパターン２４が形成される。
【００４１】
次に、加工膜３２に図３（ａ）の外枠パターンＢを形成するために、外枠パターンＢを有する立体的なマスク２５を加工膜３２上に配置する。このとき、マスク２５は、電子線レジストパターン２４以外の所望領域を囲むように加工膜３２上に配置される（工程１１ｈ、図２（ｆ））。
【００４２】
マスク２５は、図５（ａ）〜図５（ｃ）に示すように、枠体で形成され、その枠体で複数個（図５（ａ）および図５（ｂ）では５個）の空間ｓが仕切られたものである。各空間ｓ内は、図３（ａ）の各方向性結合器パターンａが位置することになる領域である。
【００４３】
このマスク２５の材質は誘電体材料、たとえば、ガラス、サファイア、セラミックスなどを用いることができる。誘電体材料からなるマスク２５を用いることで、１）メタル製マスクと比較して、加工しやすいため、所望形状のマスクとすることができる。２）また、エッチング時にマスク２５も若干エッチングされるが、エッチングされた不純物としてのマスク材料が加工膜３２に与える影響がメタル製マスクに比べて、小さい。
【００４４】
このような状態で、電子線レジストパターン２４とマスク２５とをマスクにし、ドライエッチング装置を用いて加工膜３２を所望ガスでドライエッチングし、加工膜３２に回路パターンＡと外枠パターンＢとを形成する（工程１１ｉ、図２（ｇ））。ドライエッチング条件は、高周波電力パワー２５０Ｗ、圧力６Ｐａ、エッチングガスＣＨＦ3 を５ｓｃｃｍ流しながら４６分間のエッチングを行い、膜厚４μｍの加工膜３２を矩形状コア層パターンにエッチングした。
【００４５】
ついで電子線レジストパターン２４を剥離し（工程１１ｊ）、またマスク２５も取り外すことにより（工程１１ｋ）、図３（ａ）および図３（ｂ）に示したように、加工膜に回路パターンＡと外枠パターンＢの形成された基板３１が得られる（工程１１ｌ、図２（ｈ））。
【００４６】
得られた回路パターンＡ（各光方向性結合器パターンａの隣接するパターン間）のつなぎずれはφ４ｉｎｃｈ基板３１上で４０ｎｍ以下の高寸法精度で形成されていた。そしてこの方法で図３（ａ）のトータルパターンＴを形成するのに約３時間で完成した。これに対して、トータルパターンＴをすべて電子線直接描画で描画する従来の方法では、約９時間もかかってしまった。
【００４７】
また、回路パターンＡの側面荒れもほとんどなく、高寸法精度で形成されていることがわかった。外枠パターンＢに関しては切断のための分断線及び光方向性結合器の入出力端面の位置を示すためのものであるので、上記のような高寸法精度を必要としない。
【００４８】
さらに、回路パターンＡの性能を評価するために、プラズマＣＶＤ法で回路パターンＡを全面的に覆うように基板３１上に低屈折率のガラスのクラッド層を形成した。ついで１１００℃で熱処理して導波路型光回路（光方向性結合器）を作製した。
【００４９】
以上の方法で実現した導波路型光回路の損失は０．０５ｄＢ／ｃｍであったのに対して、従来の電子線直接描画法ですべてのパターンを形成する方法で作製した導波路型光回路の損失は０．１０ｄＢ／ｃｍであった。本実施の形態に係る方法で作製した導波路型光回路の損失は、回路パターンＡのつなぎずれによる散乱損失が大幅に低減されたために、低損失特性を実現できたものである。
【００５０】
第１の実施の形態の作用を説明する。
【００５１】
本実施の形態に係る方法は、基板３１上の加工膜３２に、高寸法精度、超微細な回路パターンＡを電子線描画を利用して形成する一方で、回路パターンＡの位置情報を示すための幅広な外枠パターンＢをドライエッチングで形成する。
【００５２】
つまり、高寸法精度で超微細な複数のパターンからなる回路パターンＡを電子線直接描画により実現する。また、回路パターンＡを個々に切断するためのパターンや全体を囲んだ外枠や位置情報などを示す外枠パターンＢは、予め作製しておいた回路パターンＡと同形状の電子線レジストパターン２４が形成された加工膜３２上にマスク２５を置き、ドライエッチングすることにより形成される。
【００５３】
これにより、加工膜３２の高速加工が可能となり、トータルパターンＴの形成時間を大幅に短縮させることができ、トータルパターンＴ形成のスループットを向上させることができる。
【００５４】
すなわち、従来のように電子線直接描画法でトータルパターンＴを描画しようとすると、極めて長い時間にわたって描画しなければならなかったのに対して、本実施の形態に係る方法ではトータル時間を大幅（従来の約１／３）に低減させることができる。
【００５５】
特に、電子線直接描画法では、照射面積が大きいほど照射時間がかかる。外枠や位置情報などの外枠パターンＢはパターンの幅が広くて大面積であるので、照射面積が非常に大きくなり、従来のように電子線直接描画法で外枠パターンＢを描画しようとすると、膨大な時間がかかってしまっていた。本実施の形態に係る方法では、外枠パターンＢを事前に作製しておいたマスク２５を用いて形成することにより、外枠パターンＢの電子線直接描画を不要とし、結果的にトータルパターンＴの形成時間を大幅に短縮させることができる。
【００５６】
さらに、上記大幅な電子線直接描画法による時間短縮により、回路パターンＡのつなぎずれも４０ｎｍ以下になり、従来方法で作製した場合のつなぎずれ（約８０ｎｍ）に対して大幅に改善されることがわかった。
【００５７】
すなわち、従来、つなぎずれが大きい理由は、長時間の描画では、電子線描画装置設置室の温度変動、機械的な振動などの外乱要因が加わったことによる描画装置の性能劣化が加わったことによるものである。特に、電子線描画装置設置室の温度は設定値に対して、±０．２℃以下に保持しなければならないが、このような高精度の温度制御を長時間にわたって制御することは難しく、結果的に回路パターンのつなぎずれを引き起こすことになった。
【００５８】
（第２の実施の形態）
図６は、本発明の好適な第２の実施の形態である電子線描画を利用したパターンの高速加工方法を示すフローチャートである。図７（ａ）〜図７（ｈ）は、第２の実施の形態における工程を示す横断面図である。
【００５９】
まず、図１の工程１１ａ、図２（ａ）と同様にして、基板３１上に加工膜３２を形成し、その後１１００℃で熱処理する（工程６１ａ、図７（ａ））。
【００６０】
加工膜３２の上にＷＳｉのメタル膜７１をスパッタリング法で形成する（工程６１ｂ、図７（ｂ））。膜厚はこのメタル膜７１を用いてガラスをドライエッチングすることを考慮に入れて、約１μｍである。
【００６１】
図１の工程１１ｃ、図２（ｃ）と同様にして、メタル膜７１上に電子線レジスト膜２２を形成する（工程６１ｃ，６１ｄ、図７（ｃ））。
【００６２】
次に、図１の工程１１ｅと同様にして、メタル膜７１に図３（ａ）の回路パターンＡを描画する（工程６１ｅ）。
【００６３】
ついで図１の工程１１ｇ、図２（ｅ）と同様にして、電子線レジスト膜２２の現像処理を行い、電子線レジストパターン２４を形成する（工程６１ｆ、図７（ｄ））。
【００６４】
以上の工程６１ａ〜６１ｆを終えると、メタル膜７１上に、平面視で図３（ａ）の回路パターンＡと同じ形状を有する電子線レジストパターン２４が形成される。
【００６５】
次に、メタル膜７１に図３（ａ）の外枠パターンＢを形成するために、外枠パターンＢを有する立体的なマスク２５を加工膜３２上に配置する。このとき、マスク２５は、電子線レジストパターン２４以外の所望領域を囲むようにメタル膜７１上に配置される（工程６１ｇ、図７（ｅ））。
【００６６】
このような状態で、電子線レジストパターン２４とマスク２５とをマスクにし、ドライエッチング装置を用いてメタル膜７１を所望ガスでドライエッチングし、メタル膜７１にメタル回路パターンＭＡとメタル外枠パターンＭＢとを形成する（工程６１ｈ、図７（ｆ））。ドライエッチング条件は、高周波電力パワー１０Ｗ、圧力２Ｐａ、エッチングガスＣＨＦ3 を３ｓｃｃｍ、ＳＦ6 を６ｓｃｃｍ流しながら２３分間のエッチングを行い、膜厚１μｍのメタル膜７１を略矩形状パターンにエッチングした。
【００６７】
ついで電子線レジストパターン２４を剥離し（工程６１ｉ）、またマスク２５も取り外す（工程６１ｊ）。そして、もう一度ドライエッチング装置を用いて、メタル回路パターンＭＡとメタル外枠パターンＭＢとをマスクにし、別の所望ガスで加工膜３２のエッチングを行う（工程６１ｋ、図７（ｇ））。ドライエッチング条件は、高周波電力パワー２５０Ｗ、圧力６Ｐａ、エッチングガスＣＨＦ3 を５ｓｃｃｍ流しながら４６分間のエッチングを行い、膜厚４μｍの加工膜３２を矩形状コア層パターンにエッチングした。
【００６８】
最後に、メタル回路パターンＭＡとメタル外枠パターンＭＢとをドライエッチングにより剥離すると、図３（ａ）および図３（ｂ）に示したように、加工膜に回路パターンＡと外枠パターンＢの形成された基板３１が得られる（工程６１ｌ、図７（ｈ））。
【００６９】
この方法によっても、第１の実施の形態と同じ作用効果が得られる。すなわち、図３（ａ）のトータルパターンＴを約３時間で形成することができた。また、得られた回路パターンＡのつなぎずれはφ４ｉｎｃｈ基板３１上で４０ｎｍ以下の高寸法精度で形成されていた。
【００７０】
さらに、回路パターンＡの性能を評価するために、プラズマＣＶＤ法で回路パターンＡを全面的に覆うように基板３１上に低屈折率のガラスのクラッド層を形成した。ついで１１００℃で熱処理して導波路型光回路を作製した。
【００７１】
この方法で作製した導波路型光回路の損失は０．０４ｄＢ／ｃｍであり、より低損失特性を実現することができた。これは、従来の方法が電子線ネガレジスト膜に長時間にわたりすべてのパターンを電子線描画するのに対して、本実施の形態に係る方法は、回路パターンＡのみを電子線描画することから、短時間で描画できるので、描画中の外乱の影響による回路パターンＡのつなぎずれを小さく抑えることができたためである。
【００７２】
ここで、本実施の形態に係る方法を用いて基板上の加工膜に形成したトータルパターンの変形例を説明する。
【００７３】
図８（ａ）および図８（ｂ）に示すように、トータルパターンＴ８は、回路パターンＡと、外枠パターンＢ８とで構成される。外枠パターンＢ８は、図３（ａ）の外枠パターンＢの構成に加え、回路パターンＡを構成する各光方向性結合器パターンａのそれぞれの中心部を示すマーク８１をそれぞれ２個ずつ（合計１０個）付加したものである。各マーク８１は、枠パターンｂの長辺の中心から光方向性結合器パターンａの結合部の中心に向けてそれぞれ延出形成される。
【００７４】
この外枠パターンＢ８のマーク８１により、各光方向性結合器パターンａのそれぞれの中心位置が目視で容易に確認できる。
【００７５】
本発明は上記実施の形態に限定されない。まず、基板は石英系ガラス基板以外に、多成分のガラス基板、ＳｉやＧａＡｓ、ＩｎＰなどの半導体基板、ＬｉＮｂＯ3 やＬｉＴａＯ5 などの強誘電体基板などを用いてもよい。また基板の形状、サイズも上記実施の形態に限定されない。
【００７６】
また、立体的なマスクの構造、形状、厚みなどは種々のものを利用することができ、本実施の形態に限定されない。
【００７７】
加工膜の材料も種々のものを用いることができる。たとえば、酸化膜（ＳｉＯ2 、あるいはＳｉＯ2 にＦ、Ｂなどの屈折率制御用添加物が少なくとも一種添加されたもの、ＳｉＯ2 にＧｅ、Ｐ、Ｔｉ、Ｓｎ、Ｓｂ、Ａｌなどの屈折率制御用添加物が少なくとも一種添加されたものなど）、ＳｉＮ、Ｓｉ3 Ｎ4 などの窒化膜、Ｓｉ、ＧａＡｓ、ＩｎＰなどの半導体膜などを用いることができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の好適な第１の実施の形態である電子線描画を利用したパターンの高速加工方法を示すフローチャートである。
【図２】図２（ａ）〜図２（ｈ）は、第１の実施の形態における工程を示す横断面図である。
【図３】図３（ａ）は本実施の形態に係る方法を用いて基板上の加工膜に形成したトータルパターンの一例を示す上面図、図３（ｂ）はその正面図である。
【図４】図４（ａ）は第１の実施の形態に係る方法を用いて加工膜上に形成した電子線レジストパターンの一例を示す上面図、図４（ｂ）はその正面図である。
【図５】図５（ａ）は立体的なマスクの一例を示す上面図、図５（ｂ）はその５Ｂ−５Ｂ線断面図、図５（ｃ）はその５Ｃ−５Ｃ線断面図である。
【図６】本発明の好適な第１の実施の形態である電子線描画を利用したパターンの高速加工方法を示すフローチャートである。
【図７】図７（ａ）〜図７（ｈ）は、第２の実施の形態における工程を示す横断面図である。
【図８】図８（ａ）は本実施の形態に係る方法を用いて基板上の加工膜に形成したトータルパターンの変形例を示す上面図、図８（ｂ）はその正面図である。
【符号の説明】
【００７９】
２２  電子線レジスト膜
２４  電子線レジストパターン
２５  マスク
３１  基板
３２  加工膜
Ａ  回路パターン
Ｂ  外枠パターン
Ｔ  トータルパターン
【図１】
2006113184.tif 000003
【図２】
2006113184.tif 000004
【図３】
2006113184.tif 000005
【図４】
2006113184.tif 000006
【図５】
2006113184.tif 000007
【図６】
2006113184.tif 000008
【図７】
2006113184.tif 000009
【図８】
2006113184.tif 000010