(57)【要約】【課題】液晶表示装置の消費電力を削減する。【解決手段】基板上にマトリクス状に配置された複数の画素と、列毎に設けられ、各列の画素群にそれぞれ画像信号を供給するための複数の信号線と、行毎に設けられ、行単位の画素群をそれぞれ選択するための複数の走査線と、水平期間毎に、前記複数の信号線の1/2水平ライン分に、対応する前記画像信号を振り分け供給し、また残りの信号線の1/2水平ライン分に、対応する前記画像信号を振り分け供給する選択回路を有した信号線駆動回路と、前記複数の走査線が接続され、走査線を順次選択する走査線駆動回路と、前記信号線駆動回路と前記走査線駆動回路とを制御するとともに、ブランキング期間中に前記選択回路をオフする手段を有するコントローラと、を具備する。【選択図】      図４
2006113263.tif 000002
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配置された複数の画素と、
列毎に設けられ、各列の画素群にそれぞれ画像信号を供給するための複数の信号線と、
行毎に設けられ、行単位の画素群をそれぞれ選択するための複数の走査線と、
水平期間毎に、前記複数の信号線の1/2水平ライン分に、対応する前記画像信号を振り分け供給し、また残りの信号線の1/2水平ライン分に、対応する前記画像信号を振り分け供給する選択回路を有した信号線駆動回路と、
前記複数の走査線が接続され、走査線を順次選択する走査線駆動回路と、
前記信号線駆動回路と前記走査線駆動回路とを制御するとともに、ブランキング期間中に前記選択回路をオフする手段を有するコントローラと、
を具備する液晶表示装置。
【請求項２】
請求項１記載の液晶表示装置において、選択回路はＦＥＴで構成された２つの選択スイッチを有し、ブランキング期間を除く期間中に所定の周期で前記２つの選択スイッチのオンオフを交互に切換えるよう構成されたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特にその信号線の駆動方法を改善している。
【背景技術】
【０００２】
一般に、液晶表示装置は表示部にマトリクス状に配置された画素と、列ごとの各画素に画像信号を供給する複数の信号線と、複数の信号線が接続された信号線駆動回路と、行ごとの画素を選択する複数の走査線と、複数の走査線が接続された走査線駆動回路とを備えている。走査線駆動回路が選択した走査線と信号線駆動回路が選択した信号線とが交差する画素に画像が表示される。信号線駆動回路は、走査線駆動回路が選択した走査線の列毎に１画素ずつの画像信号を供給する。
【０００３】
上記のような液晶表示装置の駆動方法では、画像が表示される画像表示期間と、画像が表示されないブランキング期間とがあるが、従来、ブランキング期間中にも信号線に画像信号を供給することによって、信号線に電流が流れて余分な消費電力が生じていた。
【０００４】
ブランキング期間中の消費電力を削減するために、ブランキング期間内の所定期間中に信号線駆動回路に入力するクロック信号を休止するクロック供給制御手段を有する装置が提案されている。（特許文献１参照）
【特許文献１】特開平１１−２９６１４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし上記の方法は、クロック信号を休止させるための回路構成が複雑であり、手間や費用等を抑えることが難しい。
【０００６】
本発明は、上記のような問題点に鑑みて成されたものであって、回路構成を複雑にすることなく、液晶表示装置の消費電力を削減することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の様態による液晶表示装置は、基板上にマトリクス状に配置された複数の画素と、列毎に設けられ、各列の画素群にそれぞれ画像信号を供給するための複数の信号線と、行毎に設けられ、行単位の画素群をそれぞれ選択するための複数の走査線と、水平期間毎に、前記複数の信号線の1/2水平ライン分に、対応する前記画像信号を振り分け供給し、また残りの信号線の1/2水平ライン分に、対応する前記画像信号を振り分け供給する選択回路を有した信号線駆動回路と、前記複数の走査線が接続され、走査線を順次選択する走査線駆動回路と、前記信号線駆動回路と前記走査線駆動回路とを制御するとともに、ブランキング期間中に前記選択回路をオフする手段を有するコントローラと、を具備する。
【発明の効果】
【０００８】
本発明によれば、選択回路が2本の信号線を受け持ち、信号を供給するので回路構成を複雑にすることなく、かつ、垂直ブランキング期間は、選択回路のスイッチング動作を停止させるので液晶表示装置の消費電力を削減することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。
【００１０】
図１は、本発明に係る液晶表示装置１００の構成を概略的に示す図である。図１に示すように、液晶表示装置１００は、液晶表示パネル１０上の有効表示部１６にマトリクス状に配置された画素ＰＸを有している。画素ＰＸの各列には、画像信号を供給する複数の信号線ＤＬ（ＤＬ１、ＤＬ２、ＤＬ３…）が接続され、信号線ＤＬは信号線駆動回路１２に接続されている。画素ＰＸの各行には、複数の走査線ＳＬ（ＳＬ１、ＳＬ２、ＳＬ３…）が接続され、走査線ＳＬは走査線駆動回路１４に接続されている。
【００１１】
液晶表示パネル１０は、液晶表示パネル１０にクロック信号、画像信号およびタイミング信号等を送信する制御部３０（基板上に構築されている）と液晶パネル１０の端子とを、一対のＴＡＢ（Tape  Automated  Bonding）基板２０、２０によって電気的に接続している。制御部３０は、信号線駆動回路１２および走査線駆動回路１４を制御するコントローラ３２を備えている。
【００１２】
コントローラ３２は、垂直同期信号Ｖsyncと水平同期信号Ｈsyncとを受信し、走査線駆動回路１４と信号線駆動回路１２とにタイミング信号、クロック信号および画像信号等を送信する。ただし、ここでは本発明に特に関連する信号ラインについてだけ示している。
【００１３】
走査線駆動回路１４は、コントローラ３２から垂直タイミング信号を受信し、この垂直タイミング信号をシフトレジスタでシフトして、走査線ＳＬを順次選択していく。
【００１４】
信号線駆動回路１２は、コントローラ３２からスイッチ制御信号Ｓ１、Ｓ２を受信し、このスイッチ制御信号Ｓ１、Ｓ２に合わせて、走査線駆動回路１４によって選択された走査線ＳＬ上の各画素ＰＸに、あらかじめ蓄えていた画像信号を供給する。
【００１５】
図２および図３は、信号線ＤＬに入力される画像信号Ｄ１〜ＤＸの動作を説明する図である。図２および図３に示すように、信号線駆動回路１２は、信号線ＤＬとの接続部分に２本の信号線に画像信号を振り分ける選択回路を備えている。例えば、信号線ＤＬ１と信号線ＤＬ２は選択回路１２aに接続され、選択回路１２aによって振り分けられた画像信号を各画素に供給している。
【００１６】
選択回路１２ａは液晶ドライバＡ１、ＦＥＴで構成された選択スイッチＳＷ１、ＳＷ２、および信号線ＤＬ１、ＤＬ２を有している。
【００１７】
図２では、信号線ＤＬ１、ＤＬ３、ＤＬ５…に接続している選択スイッチＳＷ１、ＳＷ３、ＳＷ５…がオンになっている。このときには、信号線ＤＬ１、ＤＬ３、ＤＬ５…に対応した画像データＤ１、Ｄ３、Ｄ５…が各選択回路に入力される。一方、図３では、信号線ＤＬ２、ＤＬ４、ＤＬ６…に接続している選択スイッチＳＷ２、ＳＷ４、ＳＷ６…がオンになっている。このときには、信号線ＤＬ２、ＤＬ４、ＤＬ６…に対応した画像データＤ２、Ｄ４、Ｄ６…が各選択回路に入力される。
【００１８】
つまり選択回路１２a-１２xは、水平期間毎に、複数の信号線の1/2水平ライン分（例えば1/2水平期間）に、対応する画像信号を振り分け供給し、また残りの信号線の1/2水平ライン分（例えば残りの1/2水平期間）に、対応する前記画像信号を振り分け供給する。
【００１９】
上記のように選択回路１２aで画像信号を信号線に振り分けることによって、液晶ドライバの数を減らすことができる。なお、信号線駆動回路１２は、複数の選択回路を有しているが、全て同様の構成であるため、ここでは選択回路１２aについて説明し、他の選択回路の説明を省略する。
【００２０】
次に、スイッチ制御信号Ｓ１、Ｓ２について説明する。図４に、信号線駆動回路１２と信号線ＤＬとの接続部分の一構成例を示す。選択回路１２a内の選択スイッチＳＷ１、ＳＷ３、ＳＷ５…は、コントローラ３２からのスイッチ制御信号Ｓ１によってオンオフ制御され、選択スイッチＳＷ２、ＳＷ４、ＳＷ６…は、コントローラ３２からのスイッチ制御信号Ｓ２によってオンオフ制御されている。
【００２１】
図５に、垂直同期信号Ｖsyncと水平同期信号Ｈsyncとによって生成されるタイミング信号Ｓ’１、Ｓ’２のタイミングチャートを示し、図６に、スイッチ制御信号Ｓ１を出力するスイッチ制御回路の回路構成例を示す。
【００２２】
タイミング信号Ｓ’１、Ｓ’２はコントローラ３２で、垂直同期信号Ｖsyncと水平同期信号Ｈsyncとから生成される。タイミング信号Ｓ’１、Ｓ’２は、図５に示すように、画像が表示される画像表示期間Ｈ１、Ｈ３および画像が表示されないブランキング期間Ｈ２（例えば垂直ブランキング期間）を通して、一定のタイミングでオンオフしている。
【００２３】
図６に示すスイッチ制御回路はコントローラ３２に備えられ、ＮＯＲ回路３２aとＡＮＤ回路３２bとを有している。ＮＯＲ回路３２aには水平同期信号Ｈsyncと垂直同期信号Ｖsyncとが反転して入力される。ＡＮＤ回路３２bには、ＮＯＲ回路３２ａの出力とタイミング信号Ｓ’１とが入力される。ＡＮＤ回路３２bからは、スイッチ制御信号Ｓ１が出力される。
【００２４】
上記のような回路の構成によって、ブランキング期間中に、ＡＮＤ回路３２bの出力であるスイッチ制御信号Ｓ１は、選択スイッチＳＷ１、ＳＷ３、ＳＷ５…をオフするＬ信号となる。なお、スイッチ制御信号Ｓ２（選択スイッチＳＷ２、ＳＷ４、ＳＷ６…を制御する信号）を出力するスイッチ制御回路も同様の構成であるため、ここでの説明は省略する。
【００２５】
図７は、図６に示すスイッチ制御回路の出力Ｓ１、Ｓ２のタイミングチャートである。図７に示すように、画像表示期間Ｈ１、Ｈ３は選択スイッチＳＷ１と選択スイッチＳＷ２とはオンオフが逆になるよう制御される。ブランキング期間Ｈ２中は選択スイッチＳＷ１と選択スイッチＳＷ２との両方をオフにするＬ信号が出力されている。このため、ブランキング期間Ｈ２中は、選択スイッチを切替えることによって信号線ＤＬに流れる充放電電流が流れない。
【００２６】
上記のように、コントローラ３２にスイッチ制御回路を備えて、ブランキング期間で選択スイッチをオフするよう制御することによって、ブランキング期間に流れる充放電電流によって生じていた余分な消費電力を削減することができる。ブランキング期間としては、垂直ブランキング期間が有効であるが、水平ブランキング期間においてもスイッチをオフするように制御してもよい。
【００２７】
本発明によれば、選択回路を用いて２本の信号線に画像信号を振り分けることによって回路構成を簡単にし、さらに、スイッチ制御回路を用いてブランキング期間で選択スイッチをオフに制御することによって、電力消費を削減することができる。本発明を実施した場合、従来と比較して消費電力を３０ｍＷ削減することができた。
【００２８】
なお、上記の実施形態では選択回路１２a-１２xは、ＦＥＴで構成されたスイッチを有しているが、薄膜トランジスタ（ＴＦＴ）で構成されたスイッチを有しても良い。ＴＦＴを用いた場合は、上記の実施形態と同様の効果を得ることができ、さらに薄型化された液晶表示装置にも適用することが可能である。
【００２９】
この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係る液晶表示装置の外観斜視図。
【図２】信号線ＤＬ入力される画像信号の動作例を説明する図。
【図３】信号線ＤＬ入力される画像信号の別の動作例を説明する図。
【図４】図１に示す液晶表示装置の信号線駆動回路と信号線との接続部分の一構成例を示す図。
【図５】図１に示すコントローラで生成されるタイミング信号のタイミングチャート。
【図６】スイッチ制御信号を出力するスイッチ制御回路の回路構成例を示す図。
【図７】図４に示すスイッチ制御回路によって出力されるスイッチ制御信号の動作例を示す図。
【符号の説明】
【００３１】
１００…液晶表示装置、１０…液晶表示パネル、１２…信号線駆動回路、１４…走査線駆動回路、１６…有効表示部、ＰＸ…画素、２０…ＴＡＢ（Tape  Automated  Bonding）、３０…制御部、３２…コントローラ、ＤＬ１〜ＤＬ６…信号線、ＳＬ１〜ＳＬ４…走査線、Ｈsync…水平同期信号、Ｖsync…垂直同期信号、１２a〜１２x…選択回路、Ａ１〜Ａx…液晶ドライバ、ＳＷ１〜ＳＷＸ…選択スイッチ、Ｓ１、Ｓ２…スイッチ制御信号、Ｄ１〜ＤＸ…画像信号
【図１】
2006113263.tif 000003
【図２】
2006113263.tif 000004
【図３】
2006113263.tif 000005
【図４】
2006113263.tif 000006
【図５】
2006113263.tif 000007
【図６】
2006113263.tif 000008
【図７】
2006113263.tif 000009