(57)【要約】【課題】貫通電流による異常発光を防止可能な画素回路を提供する。【解決手段】画素回路２は、閾電圧補正手段と貫通電流遮断手段とを備えている。閾電圧補正手段は、ドライブトランジスタＴｒ２及び保持容量Ｃｓ２に接続しており、発光期間に先立って動作しドライブトランジスタＴｒ２の閾電圧を検出しこれを補正量としてあらかじめ保持容量Ｃｓ２に保持する。この閾電圧補正手段の動作中にドライブトランジスタＴｒ２に貫通電流が流れる。貫通電流遮断手段はドライブトランジスタＴｒ２と発光素子ＥＬに接続し、ドライブトランジスタＴｒ２から発光素子ＥＬに流れ込む貫通電流の少なくとも一部を遮断して、発光期間以外の期間における発光素子ＥＬの異常発光を抑制する。【選択図】図５
2006098438.tif 000002
【特許請求の範囲】
【請求項１】
選択パルスを供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含み、
前記サンプリングトランジスタは、走査線から供給される選択パルスに応じ導通して信号線から供給された映像信号をサンプリングし、
前記保持容量は、サンプリングされた映像信号に応じた入力電位を保持し、
前記ドライブトランジスタは、該保持容量に保持された入力電位に応じて所定の発光期間に出力電流を供給し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、
閾電圧補正手段と貫通電流遮断手段とを備えており、
前記閾電圧補正手段は、該ドライブトランジスタ及び保持容量に接続しており、発光期間に先立って動作し該ドライブトランジスタの閾電圧を検出しこれを補正量としてあらかじめ該保持容量に保持し、
前記閾電圧補正手段の動作中に該ドライブトランジスタに貫通電流が流れ、
前記貫通電流遮断手段は該ドライブトランジスタと該発光素子に接続し、該ドライブトランジスタから該発光素子に流れ込む貫通電流の少なくとも一部を遮断して、発光期間以外の期間における該発光素子の異常発光を抑制することを特徴とする画素回路。
【請求項２】
前記発光素子はアノード及びカソードを有する二端子型の発光素子からなり、該アノードは該ドライブトランジスタに接続する一方該カソードは所定のカソード電位に固定され、
前記貫通電流遮断手段はスイッチングトランジスタからなり、そのゲートが別の走査線に接続し、そのソース及びドレインの一方が該アノードに接続し他方が該カソード電位より低い所定の接地電位に固定されており、該別の走査線から供給される制御パルスに応じて導通し該貫通電流を接地電位側に流すことを特徴とする請求項１記載の画素回路。
【請求項３】
前記スイッチングトランジスタが導通した時該アノード電位が該発光素子のカットオフ電圧より下まわる様に、該接地電位のレベルを設定することを特徴とする請求項２記載の画素回路。
【請求項４】
選択パルスを供給する行状の走査線と、映像信号を供給する列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、
前記画素は、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含み、
前記サンプリングトランジスタは、走査線から供給される選択パルスに応じ導通して信号線から供給された映像信号をサンプリングし、
前記保持容量は、サンプリングされた映像信号に応じた入力電位を保持し、
前記ドライブトランジスタは、該保持容量に保持された入力電位に応じて所定の発光期間に出力電流を供給し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、
前記画素は、閾電圧補正手段と貫通電流遮断手段とを備えており、
前記閾電圧補正手段は、該ドライブトランジスタ及び保持容量に接続しており、発光期間に先立って動作し該ドライブトランジスタの閾電圧を検出しこれを補正量としてあらかじめ該保持容量に保持し、
前記閾電圧補正手段の動作中に該ドライブトランジスタに貫通電流が流れ、
前記貫通電流遮断手段は該ドライブトランジスタと該発光素子に接続し、該ドライブトランジスタから該発光素子に流れ込む貫通電流の少なくとも一部を遮断して、発光期間以外の期間における該発光素子の異常発光を抑制することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素ごとに配した発光素子を電流駆動する画素回路に関する。またこの画素回路がマトリクス状に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬ素子などによって代表される発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
従来の液晶ディスプレイに代わるアクティブマトリクス型の表示装置として、各画素に発光素子として例えば有機ＥＬ素子を組み込んだ有機ＥＬ表示装置が注目を集めている。液晶画素と異なり有機ＥＬ素子は自発光素子である。そのため、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。また、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御が可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
液晶ディスプレイと同様に、有機ＥＬティスプレイもその駆動方式として単純マトリクス方式とアクティブマトリクス方式がある。前者は構造が単純ではあるが大型且つ高精細のディスプレイの実現が難しい。現在はアクティブマトリクス方式の開発が盛んに行われている。この方式は、各画素回路内部の発光素子に供給する電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、選択パルスを供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配されている。画素回路は少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される選択パルスに応じ導通して信号線から供給される映像信号をサンプリングする。保持容量は、サンプリングされた映像信号に応じた入力電位を保持する。ドライブトランジスタは保持容量に保持された入力電位に応じて所定の発光期間に出力電流を供給する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。これらの基本的な構成要素に加え、画素回路はいくつかの補正機能を備えている。例えば、ドライブトランジスタの閾電圧の変動をキャンセルする為の閾電圧補正機能や、発光素子の電流／電圧特性の変動を補正するブートストラップ機能が上げられる。
【０００５】
これらの機能を実装するため、画素回路には追加のトランジスタが集積形成されている。これらのトランジスタが動作中、ドライブトランジスタに極短時間であるが貫通電流が流れる場合がある。この貫通電流により、発光期間以外でも発光素子が瞬間的ではあるが異常発光する。
【０００６】
前述したように、発光素子は、発光期間中映像信号に応じた輝度で発光する。映像信号は黒レベルから白レベルまで階調的に変化している。映像信号が白レベルの場合には、発光期間中発光素子は高輝度で発光するので、発光期間以外の期間に生じる極短時間の異常発光はほとんど画質に影響を及ぼさない。これに対し、映像信号が黒レベルの場合、発光期間中発光素子は発光せず、画面は黒表示となる。しかしながら、発光期間以外の期間に貫通電流により異常発光する。発光素子の輝度は１フィールド内の発光量の平均値によって決まる。このため、異常発光の分だけ黒表示が少し明るくなってしまう。この現象を本明細書では「黒浮き」と呼ぶ。黒浮きはコントラストなど画質を損なうので解決すべき課題となっている。
【課題を解決するための手段】
【０００７】
上述した従来の技術の課題に鑑み、本発明は画素回路に生じる貫通電流に起因する異常発光を遮断して、黒浮きを抑制し以って表示装置の画質を改善することを目的とする。かかる目的を達成するため以下の手段を講じた。即ち、選択パルスを供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含み、前記サンプリングトランジスタは、走査線から供給される選択パルスに応じ導通して信号線から供給された映像信号をサンプリングし、前記保持容量は、サンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは、該保持容量に保持された入力電位に応じて所定の発光期間に出力電流を供給し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、閾電圧補正手段と貫通電流遮断手段とを備えており、前記閾電圧補正手段は、該ドライブトランジスタ及び保持容量に接続しており、発光期間に先立って動作し該ドライブトランジスタの閾電圧を検出しこれを補正量としてあらかじめ該保持容量に保持し、前記閾電圧補正手段の動作中に該ドライブトランジスタに貫通電流が流れ、前記貫通電流遮断手段は該ドライブトランジスタと該発光素子に接続し、該ドライブトランジスタから該発光素子に流れ込む貫通電流の少なくとも一部を遮断して、発光期間以外の期間における該発光素子の異常発光を抑制することを特徴とする。
【０００８】
具体的には、前記発光素子はアノード及びカソードを有する二端子型の発光素子からなり、該アノードは該ドライブトランジスタに接続する一方該カソードは所定のカソード電位に固定され、前記貫通電流遮断手段はスイッチングトランジスタからなり、そのゲートが別の走査線に接続し、そのソース及びドレインの一方が該アノードに接続し他方が該カソード電位より低い所定の接地電位に固定されており、該別の走査線から供給される制御パルスに応じて導通し該貫通電流を接地電位側に流す。この場合、前記スイッチングトランジスタが導通した時該アノード電位が該発光素子のカットオフ電圧より下まわる様に、該接地電位のレベルを設定する。
【０００９】
又本発明は、選択パルスを供給する行状の走査線と、映像信号を供給する列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、前記画素は、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含み、前記サンプリングトランジスタは、走査線から供給される選択パルスに応じ導通して信号線から供給された映像信号をサンプリングし、前記保持容量は、サンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは、該保持容量に保持された入力電位に応じて所定の発光期間に出力電流を供給し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、前記画素は、閾電圧補正手段と貫通電流遮断手段とを備えており、前記閾電圧補正手段は、該ドライブトランジスタ及び保持容量に接続しており、発光期間に先立って動作し該ドライブトランジスタの閾電圧を検出しこれを補正量としてあらかじめ該保持容量に保持し、前記閾電圧補正手段の動作中に該ドライブトランジスタに貫通電流が流れ、前記貫通電流遮断手段は該ドライブトランジスタと該発光素子に接続し、該ドライブトランジスタから該発光素子に流れ込む貫通電流の少なくとも一部を遮断して、発光期間以外の期間における該発光素子の異常発光を抑制することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ドライブトランジスタ及び発光素子に接続するスイッチングトランジスタからなる貫通電流遮断手段を設けている。これにより、発光期間以外の期間にドライブトランジスタに流れる貫通電流を発光素子から遮断し、異常発光を防いでいる。異常発光を抑制することで黒表示のときの黒浮きを抑制することができる。これにより、白表示の輝度を保ったまま、黒表示の輝度を下げることができるので、高コントラストの有機ＥＬディスプレイを得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにするため、図１を参照して本発明の元になったアクティブマトリクス表示装置の構成を参考例として説明する。図示するように、アクティブマトリクス型の表示装置は、主要部となる画素アレイ１と周辺の回路群とで構成されている。画素アレイ１は画素回路２を含んでいる。周辺の回路群は水平セレクタ３、ライトスキャナ４、第一ドライブスキャナ５、第二ドライブスキャナ６、補正用スキャナ７などを含んでいる。
【００１２】
画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素回路２とで構成されている。本例の場合、カラー表示を行うため、画素回路２はＲＧＢ三原色に分かれて設けてある。信号線ＳＬは水平セレクタ３によって駆動される。走査線ＷＳはライトスキャナ４によって走査される。なお、走査線ＷＳと平行に別の走査線ＤＳ１，ＤＳ２，ＡＺも配線されている。走査線ＤＳ１は第一ドライブスキャナ５によって走査される。走査線ＤＳ２は第二ドライブスキャナ６によって走査される。なお、走査線ＤＳ２はＲＧＢに分かれて３本配されている。これに対し走査線ＤＳ１はＲＧＢ共通で１本配されている。残りの走査線ＡＺは補正用スキャナ７によって走査される。
【００１３】
図２は、図１に示した画素回路２の基本的な構成を示す参考図である。本画素回路２は、サンプリングトランジスタＴｒ１、ドライブトランジスタＴｒ２、スイッチングトランジスタＴｒ３、スイッチングトランジスタＴｒ４、検出トランジスタＴｒ５、スイッチングトランジスタＴｒ６、一対の容量素子Ｃｓ１，Ｃｓ２及び発光素子ＥＬとで構成されている。本参考例では各トランジスタＴｒ１ないしＴｒ６は全てＮチャネル型のアモルファスシリコン薄膜トランジスタ（ＴＦＴ）で構成されている。また発光素子ＥＬは、例えば有機ＥＬ素子を用いることができる。
【００１４】
引き続き図２を参照して、画素回路２の構成を具体的に説明する。ドライブトランジスタＴｒ２は入力ノードとなるゲートＧ、出力ノードとなるソースＳ及び電源ノードとなるドレインＤとを備えている。出力ノード（Ｓ）には発光素子ＥＬのアノードが接続している。発光素子ＥＬのカソードは接地（ＧＮＤ）されている。本例では、発光素子ＥＬはアノード及びカソードを備えた二端子形である。ドライブトランジスタＴｒ２の電源側ノード（Ｄ）は、スイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ４のゲートは、走査線ＤＳ２に接続されている。
【００１５】
ドライブトランジスタＴｒ２の入力ノード（Ｇ）には保持容量Ｃｓ２の一端が接続されている。この保持容量Ｃｓ２の他端は出力ノード（Ｓ）に接続するとともに、スイッチングトランジスタＴｒ３を介して接地されている。スイッチングトランジスタＴｒ３のゲートは走査線ＤＳ１に接続されている。さらに入力ノード（Ｇ）には結合容量Ｃｓ１を介してサンプリングトランジスタＴｒ１が接続している。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。またサンプリングトランジスタＴｒ１のソースは信号線ＳＬに接続している。加えて結合容量Ｃｓ１とサンプリングトランジスタＴｒ１の接続ノードは、スイッチングトランジスタＴｒ６を介して接地されている。スイッチングトランジスタＴｒ６のゲートは走査線ＡＺに接続している。最後に、ドライブトランジスタＴｒ２のゲートＧとドレインＤとの間に検出容量Ｔｒ５が接続されている。検出トランジスタＴｒ５のゲートは走査線ＡＺに接続している。
【００１６】
図３のタイミングチャートを参照して、図２に示した参考例にかかる画素回路の動作を詳細に説明する。図示のタイミングチャートは、タイミングＴ１で１フィールド（１ｆ）がスタートし、タイミングＴ８で１フィールドが終わるように表してある。時間軸に沿って各走査線ＷＳ，ＡＺ，ＤＳ１，ＤＳ２に印加される制御パルスｗｓ、ａｚ、ｄｓ１、ｄｓ２の波形を表してある。また同じ時間軸に沿って、ドライブトランジスタＴｒ２のゲートＧ及びソースＳの電位変化を表してある。なおソースＳはドライブトランジスタＴｒ２の出力ノードであり、発光素子ＥＬのアノードにもなっている。したがって、タイミングチャートに示したソース電位の変化は同時に発光素子ＥＬのアノード電位の変化も表している。
【００１７】
当該フィールドに入る前のタイミングＴ０で、走査線ＷＳ、ＡＺ及びＤＳ１はローレベルにある一方、走査線ＤＳ２はハイレベルにある。したがってスイッチングトランジスタＴｒ４のみがオン状態にあり、残りのサンプリングトランジスタＴｒ１、スイッチングトランジスタＴｒ３、検出トランジスタＴｒ５及びスイッチングトランジスタＴｒ６はオフ状態である。このとき、ドライブトランジスタＴｒ２のゲートＧとソースＳとの間には所定のゲート電圧Ｖｇｓが印加され、ドレイン電流Ｉｄが発光素子ＥＬに供給されている。この結果、発光素子ＥＬは映像信号に応じた輝度で発光している。図３のタイミングチャートは、特に白レベルの映像信号が入力された場合を表してある。
【００１８】
タイミングＴ１で当該フィールドがスタートすると制御パルスａｚが立ち上がり、始めにＶｔｈ補正期間に入る。この補正期間はタイミングＴ３で制御パルスａｚが立ち下がるまで続く。タイミングＴ１とＴ３の間のＴ２で制御パルスｄｓ２が立ち下がる。タイミングＴ１とＴ２の間は制御パルスａｚとｄｓ２がともにハイレベルでオーバーラップしている。本明細書ではこのタイミングＴＩ〜Ｔ２までの期間をオーバーラップ期間と称している。
【００１９】
オーバーラップ期間では走査線ＡＺがハイレベルであり、検出トランジスタＴｒ５及びスイッチングトランジスタＴｒ６がオンする。このとき制御線ＤＳ２もまたハイレベルであるので、スイッチングトランジスタＴｒ４もオン状態である。スイッチングトランジスタＴｒ６が導通することで、結合容量Ｃｓ１の一端が接地電位ＧＮＤに固定され、Ｖｔｈ補正の準備状態に入る。また検出トランジスタＴｒ５がオンすることでドライブトランジスタＴｒ２のドレインＤとゲートＧが直結する。このときスイッチングトランジスタＴｒ４がオンしているのでドレイン電位は急激に電源電位Ｖｃｃまで上昇する。これにより、ゲートＧとドレインＤが直結した状態でドライブトランジスタＴｒ２に貫通電流が流れる。タイミングチャートから明らかなようにオーバーラップ期間ではゲート電位とソース電位の差で表されるゲート電圧ＶｇｓがＶｔｈより大きくなり、瞬間的に相当量の貫通電流がドライブトランジスタＴｒ２中を流れる。このときドライブトランジスタＴｒ２のソース電位と一致する発光素子ＥＬのアノード電位が上昇し、発光素子ＥＬがオンする動作点に到達するので発光素子ＥＬが異常発光してしまう。このオーバーラップ期間は例えば数百μｓｅｃであり、６０Ｈｚのフィールド期間１６．７ｍｓに比べれば微少な発光である。そのため、白表示ではこの異常発光は問題にならない。しかしながら黒表示時においてはこのオーバーラップ期間に生じる異常発光が黒浮きの原因となってしまう。
【００２０】
タイミングＴ２になると制御パルスｄｓ２が立ち下がる一方制御パルスｄｓ１が立ち上がる。これにより、スイッチングトランジスタＴｒ３がオンするので、ドライブトランジスタＴｒ２のソースＳは接地電位ＧＮＤに落ちる。一方スイッチングトランジスタＴｒ４がオフするので、非発光期間に入りドライブトランジスタＴｒ２のドレインＤは電源電位Ｖｃｃから切り離される。電源ラインからの電源供給が断たれるので、貫通電流は急激に減少していく。丁度接地電位ＧＮＤにあるソース電位との差がＶｔｈになるまでゲート電位が低下した時点で、電流は流れなくなる。このときドライブトランジスタＴｒ２のゲートＧとソースＳの間に現れた電位差Ｖｔｈが保持容量Ｃｓ２に保持される。この様にしてドライブトランジスタＴｒ２のＶｔｈの検出及び保持が完了した時点のタイミングＴ３で、制御パルスａｚは立ち下がる。これにより検出トランジスタＴｒ５及びスイッチングトランジスタＴｒ６がオフし、Ｖｔｈ補正期間が終了する。
【００２１】
続いてタイミングＴ４〜Ｔ５までの間選択パルスｗｓが供給され、書き込み期間となる。この書き込み期間は１水平期間（１Ｈ）に相当する。書き込み期間Ｔ４〜Ｔ５ではサンプリングトランジスタＴｒ１がオンし、信号線ＳＬから映像信号がサンプリングされ、結合容量Ｃｓ１を介して保持容量Ｃｓ２に書き込まれる。タイミングチャートでは保持容量Ｃｓ２に書き込まれた映像信号に相当する信号電位をＶｉｎで表してある。前述したように保持容量Ｃｓ２には先のＶｔｈ補正期間でＶｔｈが保持されている。この信号電位ＶｉｎはＶｔｈに足し込まれるかたちで保持容量Ｃｓ２に保持される。この結果、ドライブトランジスタＴｒ２のゲートＧに印加される入力電位はＶｉｎ＋Ｖｔｈとなる。なお、図３のタイミングチャートは白表示の場合であり、Ｖｉｎのレベルは最大となっている。
【００２２】
続いてタイミングＴ６に至ると制御パルスｄｓ１が立ち下がりスイッチングトランジスタＴｒ３がオフする。この結果ドライブトランジスタＴｒ２のソースＳ及び保持容量Ｃｓ２の一端が接地電位ＧＮＤから切り離され、発光動作の準備状態になる。
【００２３】
タイミングＴ７になると制御パルスｄｓ２が再び立ち上がりスイッチングトランジスタＴｒ４がオンする。ドライブトランジスタＴｒ２のドレインＤが電源電位Ｖｃｃに接続されるので、非発光期間から発光期間に移行する。この発光期間の先頭で、入力電位Ｖｉｎ＋Ｖｔｈに応じた出力電流ＩｄがドライブトランジスタＴｒ２から発光素子ＥＬに供給され、信号電位Ｖｉｎに応じた輝度で発光する。入力電位はＶｉｎにＶｔｈを加えたものなので、ドライブトランジスタＴｒ２の閾電圧Ｖｔｈの影響は常にキャンセルされ、正味の信号電位Ｖｉｎに応じたドレイン電流Ｉｄが流れる。
【００２４】
発光素子ＥＬに出力電流Ｉｄが流れ込むと電圧降下が生じ、その分ソース電位（Ｓ）が上昇する。このときブートストラップ動作によりソース電位（Ｓ）に連動してゲート電位（Ｇ）も上昇するため、Ｖｇｓは常に一定に保たれる。ドライブトランジスタＴｒ２はＶｉｎによって制御される定電源として機能するので、発光素子ＥＬに対し常に一定のドレイン電流Ｉｄを供給する事が可能となり、電圧降下の幅が変動しても一定の輝度を維持する事ができる。
【００２５】
この後タイミングＴ８になると当該フィールドが終了し、次の新しいフィールドに入る。またＶｔｈ補正期間、書き込み期間及び発光期間がこの順で繰り返される事になる。
【００２６】
図４は、図２に示した画素回路の黒表示時におけるタイミングチャートである。理解を容易にするため、図３に示した白表示時のタイミングチャートと同じ表記を用いている。図示するように、当該フィールドでＶｔｈ補正期間Ｔ１〜Ｔ３に入ると、最初のオーバーラップ期間Ｔ１〜Ｔ２で貫通電流が流れ、発光素子ＥＬが異常発光する。この現象は、白表示と黒表示の違いに変わりなく、常に観察される。この後書き込み期間Ｔ４〜Ｔ５で映像信号がサンプリングされ、保持容量に保持された閾電圧Ｖｔｈに足し込まれる。黒表示の場合映像信号は０Ｖなので、信号電位は実質的に足し込まれず、保持容量Ｃｓ２が保持する入力電位はＶｔｈのみである。図４のタイミングチャートに示すように、ドライブトランジスタＴｒ２のゲート電位とソース電位との間の差はＶｔｈに保たれている。
【００２７】
この後タイミングＴ７で制御パルスｄｓ２が立ち上がり、スイッチングトランジスタＴｒ４がオンして発光期間に入る。しかしドライブトランジスタＴｒ４のゲート電圧ＶｇｓはＶｔｈに維持されているのでドレイン電流Ｉｄは流れず、ブートストラップ動作も行われない。このためドライブトランジスタＴｒ２のソース電位も接地電位ＧＮＤに保たれ、発光期間に発光素子ＥＬは発光しない。すなわち黒レベルの表示となる。しかしながら、実際にはオーバーラップ期間Ｔ１〜Ｔ２で貫通電流が流れるため、発光素子ＥＬは異常発光してしまう。発光素子ＥＬの輝度は１フィールド内の発光量の平均値によって決まる。このためオーバーラップ期間の異常発光によって黒であるべき輝度が若干上がってしまい、黒浮きとなってしまう。
【００２８】
図５は、本発明にかかる画素回路及び表示装置を表す回路図である。理解を容易にするため、図２に示した参考例の画素回路及び表示装置と対応する部分には対応する参照番号を付してある。異なる点は、スイッチングトランジスタＴｒ３を貫通電流遮断手段として機能させたことである。
【００２９】
図示するように、画素回路２は、走査線ＷＳと信号線ＳＬとが交差する部分に配されている。走査線ＷＳはライトスキャナ４に接続されており選択パルスを供給する。信号線ＳＬは水平セレクタ３に接続されており、映像信号を供給する。なお、走査線ＷＳと平行に別の走査線ＤＳ１，ＤＳ２，ＡＺが配線されている。走査線ＤＳ１には第一ドライブスキャナ５が接続しており所定の位相で制御パルスを供給する。同様に走査線ＤＳ２は第二ドライブスキャナ６に接続されており、所定の位相で制御パルスを供給する。同じく走査線ＡＺも補正用スキャナ７に接続されており、所定の位相で制御パルスを供給する。
【００３０】
画素回路２は基本的な構成要素として、サンプリングトランジスタＴｒ１と保持容量Ｃｓ２とドライブトランジスタＴｒ２と発光素子ＥＬとを含んでいる。サンプリングトランジスタＴｒ１は、走査線ＷＳから供給される選択パルスｗｓに応じ導通して、信号線ＳＬから供給された映像信号をサンプリングする。保持容量Ｃｓ２は、サンプリングされた映像信号に応じた入力電位を保持する。ドライブトランジスタＴｒ２は、保持容量Ｃｓ２に保持された入力電位に応じて所定の発光期間に出力電流Ｉｄを供給する。なお所定の発光期間はドライブトランジスタＴｒ２のドレインＤと電源電位Ｖｃｃとの間に挿入されたスイッチングトランジスタＴｒ４によって規定される。発光素子ＥＬは、ドライブトランジスタＴｒ２から供給された出力電流Ｉｄにより映像信号に応じた輝度で発光する。
【００３１】
本発明の特徴事項として、画素回路２は閾電圧補正手段と貫通電流補正手段とを備えている。閾電圧補正手段は、検出トランジスタＴｒ５とスイッチングトランジスタＴｒ６とで構成されている。検出トランジスタＴｒ５はドライブトランジスタＴｒ２及び保持容量Ｃｓ２に接続しており、発光期間に先立って動作しドライブトランジスタＴｒ２の閾電圧Ｖｔｈを検出してこれを補正量としてあらかじめ保持容量Ｃｓ２に保持する。なお、閾電圧補正手段を構成する検出トランジスタＴｒ５の動作中に、ドライブトランジスタＴｒ２に貫通電流が流れる。この点は、参考例の画素回路を参照して説明したとおりである。なお、スイッチングトランジスタＴｒ６の一端は所定のオフセット電位Ｖｏｆｔに固定されている。
【００３２】
貫通電流遮断手段として機能するスイッチングトランジスタＴｒ３は、ドライブトランジスタＴｒ２と発光素子ＥＬに接続し、ドライブトランジスタＴｒ２から発光素子ＥＬに流れ込む貫通電流の少なくとも一部を遮断して、発光期間以外の期間における発光素子ＥＬの異常発光を抑制する。
【００３３】
前述したように、発光素子ＥＬはアノード及びカソードを有する二端子型の発光素子からなる。アノードはドライブトランジスタＴｒ２に接続する一方カソードは所定のカソード電位Ｖｃａｔｈｏｄｅに固定されている。貫通電流遮断手段を構成するスイッチングトランジスタＴｒ３は、そのゲートが走査線ＤＳ１に接続している。そのドレインが発光素子ＥＬのアノードに接続し、ソースがカソード電位Ｖｃａｔｈｏｄｅよりも低い所定の接地電位Ｖｓｓに固定されている。本発明では所定の電位Ｖｃａｔｈｏｄｅ，Ｖｓｓ、Ｖｏｆｔが最適なレベルに固定されているのに対し、図２に示した参考例では全てＧＮＤに統一されている。スイッチングトランジスタＴｒ３は、走査線ＤＳ１に供給される制御パルスｄｓ１に応じて導通し、貫通電流を接地電Ｖｓｓ側に流す。より具体的には、スイッチングトランジスタＴｒ３が導通したとき、アノード電位が発光素子ＥＬのカットオフ電圧より下回るように、接地電位Ｖｓｓのレベルを設定する。これにより、発光素子ＥＬを貫通電流から完全に遮断することができる。
【００３４】
なお、図５に示した実施形態は、全てのトランジスタＴｒ１ないしＴｒ６が、Ｎチャネル型のアモルファスシリコン薄膜トランジスタで構成されている。しかしながら本発明はこれに限られるものではなく、ポリシリコン薄膜トランジスタなどを採用して、Ｎチャネル型に加えＰチャネル型のＴＦＴを混在させてもよい。
【００３５】
図６は、図５に示した本発明にかかる画素回路の動作説明に供するタイミングチャートである。黒表示の場合を表しており、先に示した参考例にかかる図４のタイミングチャートと対応させて共通の表記を用いている。なお両者の比較を容易にするため、図４のタイミングチャートに示したゲート電位及びソース電位の変化を点線で表してある。これに対し、図５に示した本発明にかかる画素回路のドライブトランジスタのゲート電位及びソース電位の変化は実線で表してある。図示するように、当該フィールドが始まって最初の期間Ｔ１〜Ｔ２で、制御パルスａｚがオンになる一方、制御パルスｄｓ２も引き続きオン状態を保っている。したがって検出トランジスタＴｒ５及びスイッチングトランジスタＴｒ４の両者が同時にオンしている。したがって先の参考例と同じく、このオーバーラップ期間Ｔ１〜Ｔ２で貫通電流が流れ、ドライブトランジスタＴｒ２のゲート電位（Ｇ）及びソース電位（Ｓ）は急激に上昇する。
【００３６】
しかしながら先の参考例と異なり、オーバーラップ期間Ｔ１〜Ｔ２で、制御パルスｄｓ１もハイレベルに立ち上がっており、スイッチングトランジスタＴｒ３が導通する。これにより、ドライブトランジスタＴｒ２を流れた貫通電流の少なくとも一部は発光素子ＥＬを流れずスイッチングトランジスタＴｒ３を流れていく。これにより異常発光を抑制することができる。
【００３７】
ここで再び図５の画素回路を参照すると、貫通電流のパスとしては電源電位ＶｃｃからトランジスタＴｒ４，Ｔｒ２，Ｔｒ３を通って接地電位Ｖｓｓに流れるＶｃｃ−Ｖｓｓ経路と、同じく電源電位ＶｃｃからトランジスタＴｒ４，Ｔｒ２，発光素子ＥＬを通ってカソード電位Ｖｃａｔｈｏｄｅに流れるＶｃｃ−Ｖｃａｔｈｏｄｅ経路の二通りが考えられる。本発明では特に貫通電流が流れるとき発光素子ＥＬがカットオフする動作点となるように、Ｖｓｓの電圧値をＶｃａｔｈｏｄｅに対して低い値に設定しておく。これにより、オーバーラップ期間Ｔ１〜Ｔ２においても、発光素子ＥＬのアノード電位はカットオフ点になり、貫通電流はＶｃｃ−Ｖｓｓ経路にしか流れなくなり、発光素子ＥＬの異常発光は完全になくなる。これにより、黒表示時の黒浮きを完全に防止することができる。
【図面の簡単な説明】
【００３８】
【図１】参考例にかかる表示装置を示すブロック図である。
【図２】図１に示した表示装置に含まれる画素回路の一例を示す回路図である。
【図３】図２に示した画素回路の動作説明に供するタイミングチャートである。
【図４】同じく図２に示した画素回路の動作説明に供するタイミングチャートである。
【図５】本発明にかかる画素回路及び表示装置を示す回路図である。
【図６】図５に示した画素回路の動作説明に供するタイミングチャートである。
【符号の説明】
【００３９】
１・・・画素アレイ、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・第一ドライブスキャナ、６・・・第二ドライブスキャナ、７・・・補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・ドライブトランジスタ、Ｔｒ３・・・スイッチングトランジスタ（貫通電流遮断手段）、Ｔｒ４・・・スイッチングトランジスタ、Ｔｒ５・・・検出トランジスタ（閾電圧補正手段）、ＥＬ・・・発光素子
【図１】
2006098438.tif 000003
【図２】
2006098438.tif 000004
【図３】
2006098438.tif 000005
【図４】
2006098438.tif 000006
【図５】
2006098438.tif 000007
【図６】
2006098438.tif 000008