(57)【要約】【課題】磁界を検出する装置は、一般にその感度と空間分解能の間にトレードオフの関係があるため、微小領域における磁場発生源の正確な特定ができないという欠点を有していた。【解決手段】微細化した磁界検出用差動コイル７の近傍にその信号を差動する増幅器８を接続することで、高分解能、高感度を併せ持つ電磁界プローブを実現するものである。これによって、電界遮蔽のためのシールディッドループなどの構造を用いることなく電界成分を抑制し磁界成分のみを検出することを可能とした。さらに従来方式では難しかった微小領域を測定するための高分解能プローブのアレイ化についても半導体プロセスを用いることで、本装置では容易に実現することができ、一次元アレイ化によって測定の高速化、過渡的な磁界分布測定等、より詳しい解析を行うことを可能とした。【選択図】  図２
2006250913.tif 000002
【特許請求の範囲】
【請求項１】
半導体プロセスにおける配線層を用いた検出コイルの近傍に配置した増幅器を接続した集積化磁界プローブ。
【請求項２】
半導体基板上に作製された検出コイルの下部の基板部分を削り取ったことを特徴とする請求項１記載の集積化磁界プローブ。
【請求項３】
上記検出コイル、および増幅器がともに差動方式であることを特徴とする請求項１または請求項２記載の集積化磁界プローブ。
【請求項４】
前記増幅器に接続される平衡―非平衡変換出力回路を有することを特徴とする請求項１〜請求項３のいずれか１項記載の集積化磁界プローブ。
【請求項５】
集積化磁界プローブが直線状に配置され、プロービングスキャンを行う電気的スイッチによって接続されるアレイ配置を特徴とする請求項１〜請求項４のいずれか１項記載の集積化磁界プローブ。
【請求項６】
膜厚が厚く抵抗率の低い最上位金属層（Ｔｈｉｃｋ  Ｍｅｔａｌ）と、膜厚が薄く抵抗率の高い下部金属層とのマルチレイヤーで検出コイルが形成されたことを特徴とする請求項１〜請求項５のいずれか１項記載の集積化磁界プローブ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁界プローブに関するものである。
【背景技術】
【０００２】
デジタル回路システムあるいはＬＳＩの回路配置において、電子部品、電子素子の高速化・高密度化に伴い、相互の電磁干渉（ＥＭＩ）問題がその妨げとなる。また、プロセスの微細化とクロック周波数の高速化が進むなかで、タイミング・クロージャの実現のためにはシグナル・インテグリティ（ＳＩ）問題への対策が必要となる。特にタイミング・クロージャを実現するためには、電界干渉、磁気干渉によるクロストークを考慮する必要がある。
【０００３】
回路設計では、物理的回路配置におけるＥＭＩ対策、ＳＩ対策は、設計と試作での試行錯誤の繰り返しの中で行われるが、この繰り返しの無駄をなくすためには、実際の磁場発生状況の把握と回路設計ルールへのフィードバックが必須であり、問題発生源の正確な特定が不可欠となる。このような背景から、最適な回路実装の設計ルールへの反映を目的とした微小領域を正確に測定できる高感度・高分解能の電磁界プローブの開発、活用が期待されている。
【０００４】
このために、これまで検出装置として、同軸ケーブル、セミリジットケーブルを用いたプローブ（非特許文献１）が用いられている。近年、高分解能を目的として、ストリップラインを用いたプローブ、ＥＯ（電気光学）・ＭＯ（磁気光学）などの光技術を用いたプローブが開発されている（非特許文献２）。
【０００５】
また、従来は、１つのプローブを２次元的にスキャンして、磁界分布の画像化が行われている（非特許文献３）。また、多数のプローブを２次元アレイ化した測定システムも開発されているが高分解能を実現するものはまだ存在しない（非特許文献４）。
【０００６】
非特許文献１では、電界成分を抑制し磁界成分のみを検出するためにシールディッド
ループなどの構造を用いている。
【０００７】
図１に一般的な電磁界プローブ測定システムの従来例を示す。電磁界プローブ１は、電磁波発生源によって生じた電磁界の変化を検出し、電圧や電流の変化として出力する。出力された信号は同軸ケーブル２等でスペクトラムアナライザ３等の測定器に接続されて解析されている。なお、電磁波発生源としては、プリント基板４に実装されたＬＳＩ回路５等が対象とされている。
【非特許文献１】“フリップチップ接続を有する近傍磁界計測用薄膜微小シールディドループプローブ“玉置他  電子情報通信学会論文誌C Ｖｏｌ.Ｊ８７−Ｃ Ｎｏ.３ｐｐ.３３５−３４２, Ｍａｒ.２００４
【非特許文献２】プリント基板近傍の磁界計測, 計測自動制御学会誌, ４２ （２００３）, ８６７−８７２, 山口正洋：0828sice_2column_b.pdf（６ページ左上）
【非特許文献３】http://www.noiseken.com/english/equip/eps3000.htm：EPS-3000XP.pdf
【非特許文献４】http://www.kyoritsudenshi.co.jp/3products/3emscan/：3emscancatjap.pdf
【発明の開示】
【発明が解決しようとする課題】
【０００８】
非特許文献１に記載された同軸ケーブル、セミリジットケーブルを用いたプローブでは検出コイルの大きさの限界から十分な空間分解能を得ることができない。
【０００９】
非特許文献２に記載される高分解能を目的とした、ストリップラインを用いたプローブは、検出コイル部を微細化したことにより高い感度が得られないという問題が生じている。ＥＯ（電気光学）・ＭＯ（磁気光学）などの光技術を用いたプローブは、高い分解能は得られるものの十分な感度は得られていない。
【００１０】
ホール素子を用いたプローブによる磁界計測も可能であるが、要求される空間分解能や応答速度に対して、素子感度が著しく落ちてしまうという欠点を持っている。
【００１１】
また、このような電磁界検出装置を応用したプローブを２次元的にスキャンして、電磁界分布の画像化を行っているが、そのスキャンには多大な時間を要している。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明の集積化磁界プローブにおいては、請求項１記載の発明では、半導体プロセスにおける配線層を用いた検出コイルの近傍、好ましくは直近傍に配置した増幅器を接続したことを特徴とする。
【００１３】
請求項２記載の発明では、請求項１に記載の発明に加えて、半導体基板上に作製されたコイルの下部の基板部分を削り取ったことを特徴とする。
【００１４】
請求項３記載の発明では、請求項１に記載の発明に加えて、上記検出コイル、および増幅器がともに差動方式であることを特徴とする。
【００１５】
請求項４記載の発明では、請求項３に記載の発明に加えて、この増幅器に接続される平衡―非平衡変換出力回路を有することを特徴とする。
【００１６】
請求項５記載の発明では、請求項１乃至３のいずれか１項に記載の発明に加えて、集積化磁界プローブが直線状に配置され、プロービングスキャンを行う電気的スイッチによって接続されるアレイ配置を特徴とする。
【００１７】
請求項６記載の発明では、請求項１に記載の発明に加えて、膜厚が厚く抵抗率の低い最上位金属層（Ｔｈｉｃｋ   Ｍｅｔａｌ）と、膜厚が薄く抵抗率の高い下部金属層とのマルチレイヤーで検出コイルが形成されたことを特徴とする。
【発明の効果】
【００１８】
本発明では、微細化した磁界検出用差動コイルの近傍にその信号を増幅する差動増幅器を接続することで、高分解能、高感度を併せ持つ電磁界プローブを実現するものである。これによって、電界遮蔽のためのシールディッドループなどの構造を用いることなく電界成分を抑制し磁界成分のみを検出することを可能とした。
【００１９】
さらに従来方式では難しかった微小領域を測定するための高分解能プローブのアレイ化についても半導体プロセスを用いることで、本装置では容易に実現することができ、一次元アレイ化によって測定の高速化、過渡的な磁界分布測定等、より詳しい解析を行うことを可能とした。
【発明を実施するための最良の形態】
【００２０】
一般的な電磁界プローブ測定システム例を図１に示す。本発明による磁界プローブは、高密度実装電子回路基板やＬＳＩ回路などの微小回路電磁波発生源によって生じた磁界の変化を検出し、電圧や電流の変化として出力することを目的とするので、例えばモノリシック半導体基板上にＭＯＳ−ＬＳＩ製造などの汎用ＭＯＳ半導体プロセスなどを用いて製作する検出コイルとその近傍に増幅器を接続した超小型集積化磁界プローブである。汎用ＭＯＳ半導体プロセスを用いて検出コイルを構成するので、サブミクロンの極めて微小なインダクタンス部としてのコイルから数ｍｍまでの検出コイルが実現できる。また、汎用ＭＯＳデバイス用の半導体プロセスを用いて構成される差動増幅器のプロセス工程で製作できるので集積化が可能であり、請求項１の構成である検出コイルの近傍に増幅器を接続した磁界プローブが構成できる。
【００２１】
この検出コイルは請求項２の構成である半導体プロセス中の配線層を用いて構成するインダクタンス部のコイルとしての形状は、直線状、Ｌ型形状、ループ形状とすることができる。
【００２２】
本発明による磁界プローブ６は、図２及び図３に示すように、半導体基板１２上（例えばシリコン基板）の金属配線１１層で作製された磁界検出コイル７、差動増幅アンプ８、差動−シングル変換回路９から構成される。なお、図の１０は出力パッド、１３はｎ型ＭＯＳトランジスタ、１４はｐ型ＭＯＳトランジスタである。図３の縦構造に示すように磁界検出コイルの下の半導体基板が取り除かれた請求項２の構成である。すなわち、半導体基板の磁界検出コイルが形成された部分の厚みは、差動増幅アンプ８及び差動−シングル変換回路９が形成された部分の厚みより薄くなるように形成されている。これにより半導体基板内を磁束が横切ることで生じる渦電流の発生による損失をなくすことができる。また検出コイルと基板との寄生容量をなくすこともできることから、高感度な検出コイルを実現できる。
【００２３】
半導体基板上の金属配線層で作製された検出コイルによって検出された磁束の変化の大きさはファラデーの法則によりコイルの両端で電圧変化となって表れる。請求項３の構成である本発明の検出コイルは差動コイルであり、増幅器差動入力である。検出コイルに差動コイルを用いるため基準電圧（Ｖｃｏｍ）に対して磁束変化の大きさに応じた差動電圧が生じる。この信号電圧は同じ半導体基板上の近傍に配置された差動増幅器によって増幅される。この増幅器により、本発明の集積化磁界プローブの感度を増幅器のゲイン分高感度化することができる。
【００２４】
出力される信号は、図１で示したように同軸ケーブル等でスペクトラムアナライザ等の測定器に接続され、そこで解析される。測定器が非平衡入力である場合には、請求項４の構成である平衡―非平衡変換出力回路を用いることによって、集積化磁界プローブの出力インピーダンスとスペクトラムアナライザなどの測定器などの入力インピーダンスを整合させることが出来る。図２に集積化磁界プローブ６の回路ブロック図を示す。
【００２５】
ここで増幅器８は検出コイル７近傍に配置できるためコイルからの微小信号をその場で増幅することができ、外来からのノイズに対して影響を受けにくくなる。また、信号の伝播距離が短いため高周波信号に対してもここでのインピーダンスの不整合は殆ど問題にならない。広帯域範囲で十分な利得の増幅を行うため、増幅器８は、図４に示すように差動増幅器２段をＡＣ結合接続した構成にして用いる。なお、図４において、１５，１６は一対の負荷抵抗（１段目）、１７，１８は一対のＭＯＳトランジスタ（１段目増幅）、１９，３０はＭＯＳトランジスタ（電流源）、２０，２１は１段−２段増幅器結合容量、２２，２３は同じ構成のバイアス回路、２４はプルアップ抵抗、２５は電流源、２６，２７は一対の負荷抵抗（２段目）、２８，２９は一対のＭＯＳトランジスタ（２段目増幅）である。
【実施例１】
【００２６】
本実施例では、集積回路プロセスを用いて、電磁界プローブを実現することの利点は、プローブの近傍で増幅できることに加えて、プローブや増幅器をアレイ化し、電磁界分布測定の高速化を可能とすることであり、以下この構成について述べる。
【００２７】
請求項５の構成はその例であり、図７に示すように、集積化磁界プローブアレイ４５は、検出コイル７と検出コイル７の近傍に配置された差動アンプ（差動増幅器）８とで構成された検出増幅部を複数個配列してアレイ化し、差動アンプ８の各々の出力に選択スイッチ４６を設け、選択スイッチ４６で選択されたチャネルの信号を差動−シングル変換回路９に与えて、出力する構成である。これを高密度化する場合の集積化プローブアレイの例を図９に示す。図９の５１はブロック選択回路、５２，５２Ａは検出コイル選択回路である。
【００２８】
プローブおよびアンプのマルチプレクスを行うため、アンプに用いる差動対回路（図８のＤＰ）４７が、そのゲート電位を０Ｖにすると、差動対回路が不活性（出力の電流がカットオフ）になることを利用する。図８において、４８，４９は一対のＭＯＳトランジスタ（増幅）、５０は電流源である。初段の差動アンプの動作点は、検出コイル選択回路によって選択されるコイル７の中間タップに与えるコモン電圧レベルによって与えているが、選択しない場合は、その中間タップの電圧を０Ｖにする。この作用によって電気的スイッチとなる。選択するコイルとアンプの中間タップのみに適正なコモン電圧レベルを与えるようにする。これによって、アンプの負荷抵抗を共有することができる。この方式は、プローブをアレイ化してマルチプレクスする際、アレイを高密度化する上で有利である。
【００２９】
プローブアレイのチャネル数が非常に多くなると、差動対のもつ出力の寄生容量のために、広帯域特性が得られにくくなる。そこで、多数のチャネルにするため、アンプをツリー状に接続することで、負荷を軽減する。そのため、図９では、２段目の増幅器に対してマルチプレクス機能が必要であるが、これは、例えば初段アンプの負荷抵抗にスイッチを設け、アクティブにする時には電源に接続して、非選択にするときはＧＮＤに接続することで行える。また、図１０のように１段目と２段目のアンプをＡＣ結合する場合は図１１に示した選択スイッチ付バイアス回路６１を用いることで実現できる。この回路ではアクティブにする時はＰＭＯＳ６６，６７をＯＦＦ、ＮＭＯＳ６８，６９をＯＮとして電流源７０，７１にバイアス電圧を与え、非選択にするときにはＰＭＯＳ６６，６７をＯＮ，ＮＭＯＳ６８，６９をＯＦＦとして出力電圧をＧＮＤ に落とす。
【００３０】
なお、図１１の６２、６３は１段−２段増幅器結合容量、６４、６５はプルアップ抵抗である。
【００３１】
プローブアレイによって電気的にマルチプレクスすることで、物理的な走査を必要とせず、測定時間を大幅に短縮するだけでなく、測定範囲内での同時測定、高精度な繰り返し測定が可能となり、過渡的な磁界分布の変化を観測することができる。また、電気的なマルチプレクスはアドレスデコーダの構成を変えることで様々な測定を実現する。例えば、アレイ内の動作検出コイル、増幅器の選択数を変えることで測定の空間分解能を可変にすることができる。また、検出コイル選択回路５２，５２Ａによって隣り合う２つのコイル７を同時に選択した場合、アンプの出力は２つの検出コイルの和となるため感度の高い出力が得られる。さらに、図１０に示したような、検出モード切替えスイッチ６０を検出コイル７と差動対回路４７で構成されたアンプとの間に挿入し、片方のアンプの入力を逆相にして２つの検出コイルを同時に選択すると、それらの差に相当する出力をアンプによって得ることができる。これら和や差の情報により、精度の高い磁界発生位置の検出を実現できる。
【００３２】
なお、図９及び図１０において５３、５４は一対の負荷抵抗（１段目）、５５、５６は一対の負荷抵抗（１段目）、５７、５８は一対の負荷抵抗（２段目）、５９はアドレスデコーダである。
【実施例２】
【００３３】
本実施例では、本発明の検出コイルの構成例について述べる。図１２に半導体基板上（例えばシリコン）の金属配線層で作製された磁界検出コイル７の構造例を示す。この例は、マルチレイヤーを用いたソリッド型の２ターン差動コイル構造である。Ｖｃｏｍはコイルの中間に接続され、差動信号Ｖ＋／Ｖ−を取り出すべく、Ｖｃｏｍに対して対称構造とする。コイルで用いる金属配線層のうち、請求項６の構成である、膜厚が厚く抵抗率の低い最上位金属層（Ｔｈｉｃｋ   Ｍｅｔａｌ）と、膜厚が薄く抵抗率の高い下部金属層とのマルチレイヤーでコイルを形成する。これによって、プレーナ型よりも対称性のよい差動コイルを作ることが可能になる。膜厚が薄く抵抗率の高い下位金属層は幾つか（図１２では３層）にスタックされ、それぞれの層が多数のＶＩＡ（層間連結）を用いて接続される。これによって下部金属層の実効的な膜厚が増え抵抗率を減らすことができる。また、各層間の寄生容量をなくすことができ、高感度な検出コイルを実現できる。
【００３４】
さらに、対称性から最上位金属層の厚さとスタックされた下位金属層の厚さはほぼ同じになるようにする。図１３の検出コイル７Ａは図１２のコイルの角を取った形となっている。丸め、角落としの構成によって、角をとることでインピーダンスの変化点が緩やかになり、コイルからの電磁界放出が抑えられる。したがってコイルの感度をあげることができる。また、検出コイルは、矩形ではなく円形、楕円などの曲率を持つ形状でも構成できる。
【００３５】
図１４にその他の構造例を示す。図１４の検出コイル７Ｂは、図１２と同じマルチレイヤーを用いたソリッド型の差動コイル構造であるが、ループの向きが異なる。このようにループの向きを半導体基板に対し垂直方向にとることで、配線の微細化技術を活用でき、巻き数の多いコイルを作製できる（図１４では３ターン）。またこの構造はアレイ化する際に高密度に配置できるためアレイ方向に対しては極めて高い空間分解能を実現することができる。さらに半導体基板上での２次元アレイ化も可能である。
【００３６】
本発明では、差動増幅器を用いて電磁界成分を分離する磁界プローブであり、コイル、増幅器を差動方式とし、シールディッドループなどの構造を用いることなく電界成分を抑制し磁界成分のみを検出することを可能とする。増幅器は検出コイル近傍に配置できるためコイルからの微小信号をその場で増幅することができ、外来からのノイズに対して影響を受けにくくなる。また、信号の伝播距離が短いためここでのインピーダンスの不整合は殆ど問題にならず、高周波特性を上げることができる。
【００３７】
図４で示すように、差動増幅器を２段構成にして用いていることから、アレイ化する場合、各磁気プローブを切り替える際に有効に利用できる。
【００３８】
抵抗負荷型の差動増幅器を用いる場合、出力の動作点は負荷抵抗の値で決まる。この型の増幅器を複数段従属接続する場合、前段の出力動作点がそのまま後段の入力コモン電圧レベルとなる。このことは、後段の入力コモン電圧レベルを任意に決められないということであり、設計上の大きな制約となる。この問題は図４のように２つの増幅器を容量結合接続し、抵抗、電流源で構成されたバイアス回路を用いて入力コモン電圧レベルを設定することで解決できる。結果として後段の増幅器の広帯域化、高利得化をはかることができる。
【００３９】
本発明は、差動信号を用いることで容量結合によって得られる電界成分を抑制し、磁界成分のみを検出することができる。これは、磁界プローブとしては極めて重要な特徴である。これは、信号増幅時に差動増幅器の同相信号除去能力を利用し、より高精度に電磁界成分を分離することが可能となる。一般にプローブ出力は非平衡の５０Ωの同軸ケーブルを介してスペクトラムアナライザなどの測定器に接続されるため、差動増幅器で増幅された差動信号は出力部の差動シングル変換回路を用いてシングル信号（非平衡信号）に変換される。ここで、差動シングル変換回路にも高い同相信号除去機能を持たせながら、広帯域の増幅を行わなければならない。図５のＡＣ結合型差動―シングルエンド変換回路９により、その要求を満たすことができる。図５において、３１，３２は一対の負荷抵抗、３３は負荷抵抗、３４，３５は一対のＭＯＳトランジスタ、３６は閾値電圧の高いＭＯＳトランジスタ（電流源、および負帰還）、３７，４１は差動増幅器と差動−シングル変換回路との結合容量、３８，４２はバイアス回路、３９，４３はプルアップ抵抗、４０，４４は電流源である。
【００４０】
バイアス回路によって設定された入力コモン電圧レベルに対し、その差電圧によって生じる差電流ΔＩは負荷抵抗ＲＧを流れ、抵抗ＲＧの両端にΔＶ＝ＲＧΔＩの電位差を与える。このときノードＦＢは電流源であるＭＯＳトランジスタのゲート電極に接続されているため、フィードバック作用によって出力の動作点に固定される。従って、Ｖｏｕｔから出力を取り出すことで差動−シングル変換が行われる。またこのフィードバック機能は同相信号に対しても作用するため、この変換回路は高い同相信号除去機能を有する。
【００４１】
２段差動増幅器および差動−シングル変換回路を組み合わせた回路におけるシミュレーションでは、０．１５ｕｍ ＳＯＩプロセスを用いることで、同相信号除去比として、５０ｄＢ以上を得ながら、１２ＧＨｚの利得帯域幅積が得られている。シミュレーションの結果を図６に示す。
【図面の簡単な説明】
【００４２】
【図１】従来の近傍磁界測定システムの概略図である。
【図２】本発明の集積化磁界プローブの回路ブロック図である。
【図３】本発明の集積化磁界プローブの構造断面図の一例である。
【図４】本発明の集積化磁界プローブの信号増幅および電磁界分離のための差動増幅器回路の構成図例である。
【図５】本発明の集積化磁界プローブの非平衡入力測定器用出力および電磁界分離のための差動−シングル変換回路の例である。
【図６】磁界プローブ回路のシミュレーション結果を示す線図である。
【図７】本発明の集積化磁界プローブのアレイ化の例を示す図である。
【図８】本発明の集積化磁界プローブアレイで用いる差動対回路を示す図である。
【図９】本発明の集積化磁界プローブの高密度アレイ化を実現する例を示す図である。
【図１０】本発明の集積化磁界プローブアレイにより高感度化、高機能化を実現する例を示す図である。
【図１１】本発明の集積化磁界プローブアレイで用いるブロック選択スイッチ付きバイアス回路の例を示す図である。
【図１２】本発明の集積化磁界プローブ検出コイルの高感度化を実現する例１（配線の低抵抗化）を示す図である。
【図１３】本発明の集積化磁界プローブ検出コイルの高感度化を実現する例２（インピーダンス特異点の抑制）示す図である。
【図１４】本発明の集積化磁界プローブ検出コイルの高空間分解能化、２次元アレイ化を実現する例示す図である。
【符号の説明】
【００４３】
１    磁界プローブ
２    同軸ケーブル
３    スペクトラムアナライザ
４    プリント基板
５    ＬＳＩ回路
６    集積化磁界プローブ
７    検出コイル
７Ａ    検出コイル（インピーダンス特異点の抑制）
７Ｂ    検出コイル（高空間分解能用）
８    差動増幅器
９    差動−シングル変換回路
１０  出力パッド
１１  金属配線
１２  シリコン基板
１３  ｎ型ＭＯＳトランジスタ
１４  ｐ型ＭＯＳトランジスタ
１５，１６  一対の負荷抵抗（１段目）
１７，１８  一対のＭＯＳトランジスタ（１段目増幅）
１９，３０  ＭＯＳトランジスタ（電流源）
２０，２１  １段−２段増幅器結合容量
２２，２３  バイアス回路
２４  プルアップ抵抗
２５  電流源
２６，２７  一対の負荷抵抗（２段目）
２８，２９  一対のＭＯＳトランジスタ（２段目増幅）
３１，３２  一対の負荷抵抗
３３  負荷抵抗
３４，３５  一対のＭＯＳトランジスタ
３６  閾値電圧の高いＭＯＳトランジスタ（電流源、および負帰還）
３７，４１  差動増幅器-差動シングル変換回路結合容量
３８，４２  バイアス回路
３９，４３  プルアップ抵抗
４０，４４  電流源
４５  集積化磁界プローブアレイ
４６  検出コイル選択スイッチ
４７  差動対回路
４８，４９  一対のＭＯＳトランジスタ（増幅）
５０  電流源
５１  ブロック選択回路
５２，５２A  検出コイル選択回路
５３，５４；５５，５６  一対の負荷抵抗（１段目）
５７，５８  一対の負荷抵抗（２段目）
５９  アドレスデコーダ
６０  検出モード切替えスイッチ
６１  ブロック選択スイッチ付きバイアス回路
６２，６３  １段-２段増幅器結合容量
６４，６５  プルアップ抵抗
６６，６７  ｐ型ＭＯＳトランジスタ（選択スイッチ）
６８，６９  ｎ型ＭＯＳトランジスタ（選択スイッチ）
７０，７１  ｎ型ＭＯＳトランジスタ（電流源）
【図４】
2006250913.tif 000003
【図５】
2006250913.tif 000004
【図９】
2006250913.tif 000005
【図１０】
2006250913.tif 000006
【図１】
2006250913.tif 000007
【図２】
2006250913.tif 000008
【図３】
2006250913.tif 000009
【図６】
2006250913.tif 000010
【図７】
2006250913.tif 000011
【図８】
2006250913.tif 000012
【図１１】
2006250913.tif 000013
【図１２】
2006250913.tif 000014
【図１３】
2006250913.tif 000015
【図１４】
2006250913.tif 000016