(57)【要約】【課題】  消費電力の増加や発熱を抑えつつ、フォトダイオードの分光特性を向上させる基板バイアス回路、固体撮像装置およびカメラを提供する。【解決手段】  本発明の基板バイアス回路は、基板バイアス電圧を半導体基板に印加するボルテージフォロワトランジスタと、前記ボルテージフォロワトランジスタの出力端にダイオードを介して接続され、抵抗値可変の接地抵抗体とを備える。前記接地抵抗体は、第１の接地抵抗体Ｒ１と、前記第１の接地抵抗体Ｒ１に並列接続された抵抗回路とを備え、前記抵抗回路は、第１の接地抵抗体Ｒ１よりも小さな抵抗値の第２の抵抗体Ｒ２と、前記第２の抵抗体に直列接続されたスイッチＳＷとを備える。【選択図】図２
2006270635.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードで発生した過剰電荷をドレインに排出するオーバーフロードレイン構造を採りフォトダイオードに蓄積された電荷をドレインに排出する電子シャッター機能を有する固体撮像素子と、フォトダイオードへの光の入射を制御する遮光手段とを有する固体撮像装置を対象とし、オーバーフロードレイン構造でのオーバーフローバリアの高さを規定する基板バイアス電圧を、前記固体撮像素子が形成された半導体基板に印加する基板バイアス回路であって、
前記基板バイアス電圧を前記半導体基板に印加するボルテージフォロワトランジスタと、
前記ボルテージフォロワトランジスタの出力端にダイオードを介して接続される抵抗値可変の接地抵抗体とを備えることを特徴とする基板バイアス回路。
【請求項２】
前記接地抵抗体は、第１の接地抵抗体と、前記第１の接地抵抗体に並列接続された抵抗回路とを備え、
前記抵抗回路は、第１の接地抵抗体よりも小さな抵抗値の第２の抵抗体と、前記第２の抵抗体に直列接続されたスイッチとを備える
ことを特徴とする請求項１記載の基板バイアス回路。
【請求項３】
前記基板バイアス回路は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像するモードにおいて、第１バイアス変調を行い、
前記第１バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第１バイアス電圧から第１バイアス電圧よりも低電圧の第２バイアス電圧に変更することであり、
前記接地抵抗体は、前記第１バイアス変調と同時に第１の抵抗値から第１の抵抗値よりも小さい第２の抵抗値に変化する
ことを特徴とする請求項１記載の基板バイアス回路。
【請求項４】
前記基板バイアス回路は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像する撮像モードにおいて、第１バイアス変調を指示する制御信号に従って第１バイアス変調を行い、
前記第１バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第１バイアス電圧から第１バイアス電圧よりも低電圧の第２バイアス電圧に変更することであり、
前記スイッチは、前記制御信号によりオンする
ことを特徴とする請求項２記載の基板バイアス回路。
【請求項５】
前記基板バイアス回路は、さらに、前記撮像モードの終了時に前記基板バイアス電圧を第２バイアス電圧から第１バイアス電圧に変更し、これと同時に前記スイッチをオフにする
ことを特徴とする請求項４記載の基板バイアス回路。
【請求項６】
フォトダイオードで発生した過剰電荷をドレインに排出するオーバーフロードレイン構造を採りフォトダイオードに蓄積された電荷をドレインに排出する電子シャッター機能を有する固体撮像素子と、フォトダイオードへの光の入射を制御する遮光手段と、オーバーフロードレイン構造でのオーバーフローバリアの高さを規定する基板バイアス電圧を、前記固体撮像素子が形成された半導体基板に印加する基板バイアス回路と、基板バイアス電圧を変調する駆動部とを備える固体撮像装置であって、
前記基板バイアス回路は、
前記基板バイアス電圧を前記半導体基板に印加するボルテージフォロワトランジスタと、
前記ボルテージフォロワトランジスタの出力端にダイオードを介して接続される抵抗値可変の接地抵抗体とを備えることを特徴とする固体撮像装置。
【請求項７】
前記接地抵抗体は、第１の接地抵抗体と、前記第１の接地抵抗体に並列接続された抵抗回路とを備え、
前記抵抗回路は、第１の接地抵抗体よりも小さな抵抗値の第２の抵抗体と、前記第２の抵抗体に直列接続されたスイッチとを備える
ことを特徴とする請求項６記載の固体撮像装置。
【請求項８】
前記駆動部は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像するモードにおいて、第１バイアス変調を行うと同時に、前記接地抵抗体の抵抗値を第１の抵抗値から第１の抵抗値よりも小さい第２の抵抗値に変更し、
前記第１バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第１バイアス電圧から第１バイアス電圧よりも低電圧の第２バイアス電圧に変更することである
ことを特徴とする請求項６記載の固体撮像装置。
【請求項９】
前記駆動部は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像する撮像モードにおいて、第１バイアス変調を指示する制御信号を用いて前記スイッチをオンにする
前記第１バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第１バイアス電圧から第１バイアス電圧よりも低電圧の第２バイアス電圧に変更することである
ことを特徴とする請求項７記載の固体撮像装置。
【請求項１０】
前記駆動部は、さらに、前記撮像モードの終了時に前記基板バイアス電圧を第２バイアス電圧から第１バイアス電圧に変更し、これと同時に前記スイッチをオフにする
ことを特徴とする請求項９記載の固体撮像装置。
【請求項１１】
前記第１バイアス電圧は、前記オーバーフロバリアの高さを読み出しゲートにおける障壁よりも低く設定する電圧であり、
前記第２バイアス電圧は、前記オーバーフロバリアの高さを読み出しゲートにおける障壁よりも高く設定する電圧である
ことを特徴とする請求項８から１０の何れかに記載の固体撮像装置。
【請求項１２】
前記駆動部は、さらに、露光期間の終了後でかつ垂直ＣＣＤの電荷掃き出し前に第２バイアス変調を行い、
前記第２バイアス変調は、基板バイアス電圧を第２バイアス電圧よりも高い第３バイアス電圧に変更することである
ことを特徴とする請求項１１記載の固体撮像装置。
【請求項１３】
前記駆動部は、さらに、露光期間の終了後でかつ垂直ＣＣＤの電荷掃き出し前に第２バイアス変調を行い、
前記第２バイアス変調は、第２バイアス電圧に飽和信号制御用パルスを重畳させることによりオーバフローバリアを一時的に低くすることである
ことを特徴とする請求項１１記載の固体撮像装置。
【請求項１４】
請求項６から１３の何れかに記載の固体撮像装置を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーバフロードレイン（ＯＦＤ）構造のＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）におけるオーバーフローバリアの高さを規定する基板バイアス電圧を、ＣＣＤが形成された半導体基板に印加する基板バイアス回路、固体撮像装置およびカメラに関する。
【背景技術】
【０００２】
近年、デジタルカメラ、デジタルビデオカメラ、カメラ付き携帯電話機などの画像を記録する電子機器が普及し、高解像度化に伴ってＣＣＤ撮像素子等のイメージセンサの微細化が進んでいる。
【０００３】
図１１は、特許文献１等に開示された従来のＣＣＤ固体撮像素子の構成を示すブロック図である。同図において、固体撮像素子１は、二次元配列された複数のフォトダイオード１１と、複数の読み出しゲート部１２と、複数の垂直ＣＣＤ１３と、水平ＣＣＤ１５と、出力アンプ１６と、基板バイアス電圧発生回路２０と、トランジスタＱ１とを有する。また、同図には、固体撮像素子の半導体基板のバイアス電圧（以下基板バイアスと呼ぶ）Ｖｓｕｂを変調する回路として、トランジスタＱ２、抵抗Ｒ１〜Ｒ３、キャパシタＣも併せて図示してある。
【０００４】
特許文献１等には、基板バイアスＶｓｕｂの制御によって、フレーム読み出し時における飽和信号電荷量Ｑｓの減少を見込んで、予めその減少分を増加させておく技術が開示されている。ここでフレーム読み出しは、露光時間経過後にメカニカルシャッター（図外）を閉状態にして、奇数ラインの信号電荷と偶数ラインの信号電荷をフィールド単位に読み出す方式をいい、１枚の静止画像を取得する場合によく用いられる。
【０００５】
図１１において、複数のフォトダイオード１１は二次元配列され撮像エリア１４を形成する。各フォトダイオード１１は、入射光をその光量に応じた信号電荷に変換して蓄積する。各フォトダイオード１１は例えばＰＮ接合のフォトダイオードからなっている。垂直列をなすフォトダイオード１１に蓄積された信号電荷は、読み出しゲート部１２に読み出しパルスＸＳＧが印加されることにより垂直ＣＣＤ１３に読み出される。
【０００６】
垂直ＣＣＤ１３は、フォトダイオード１１の垂直列毎に設けられ、各フォトダイオード１１から読み出しゲート部１２を介して読み出された信号電荷を水平ＣＣＤ１５に垂直転送する。インターライン・トランスファー（ＩＴ）方式の固体撮像素子の場合、各垂直ＣＣＤ１３には、例えば４相の垂直転送クロックφＶ１〜φＶ４によって転送駆動するための垂直転送ゲート電極が繰り返し配置され、フォトダイオード１１から読み出された信号電荷を順に垂直方向に転送する。これにより、複数の垂直ＣＣＤ１３から水平ブランキング期間において１走査線（１ライン）分の信号電荷が水平ＣＣＤ１５に出力される。４相の垂直転送クロックΦＶ１〜ΦＶ４のうち２相目と４相目のΦＶ２とφＶ４とは、垂直転送のためのローレベルとミドルレベルの２値をとりうる。これに対して、１相目および３相目に対応する垂直転送ゲート電極は、読み出しゲート部１２の読み出しゲート電極も兼用しているので、垂直転送クロックφＶ１とφＶ３とは、ローレベル、ミドルレベルおよびハイレベルの３値をとりうる。この３値目のハイレベルのパルスは読み出しゲート部１２に与えられる読み出しパルスＸＳＧとなる。
【０００７】
水平ＣＣＤ１５は、水平ブランキング期間において複数の垂直ＣＣＤ１３から転送された１ライン分の電荷を１水平走査期間内で順次水平転送し、出力アンプ１６を介して出力する。この水平ＣＣＤ１５は、例えば２相の水平転送クロックφＨ１、φＨ２によって転送駆動され、複数本の垂直ＣＣＤ１３から移された１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。
【０００８】
出力アンプ１６は、水平ＣＣＤ１５によって水平転送されてきた信号電荷を順次電圧信号に変換して出力する。
【０００９】
基板バイアス電圧発生回路２０は、基板バイアス電圧Ｖｓｕｂを発生し、トランジスタＱ１を介して基板１７に印加する。この基板バイアスＶｓｕｂは、ＶｓｕｂＣｏｎｔ信号の制御の下で、トランジスタＱ２がオフのときは第１のバイアス電圧に、トランジスタＱ２がオンのときはより低電圧の第２のバイアス電圧に設定される。
【００１０】
上記の固体撮像素子１は、半導体基板（以下基板と呼ぶ）９上に形成される。基板１７には、フォトダイオード１１に蓄積された信号電荷を基板１７へ掃き出すための基板シャッターパルスφＳＵＢなどの各種のタイミング信号が印加される。なお、基板シャッターパルスφＳＵＢによる基板シャッター機能は電子シャッターとも呼ばれる。
【００１１】
図１２は、フォトダイオード１１の基板深さ方向のポテンシャル分布を示す図である。このフォトダイオード１１に蓄積される信号電荷ｅの電荷量は、オーバーフローバリアＯＦＢのポテンシャルバリアの高さによって決定される。すなわち、オーバーフローバリアＯＦＢは、フォトダイオード１１に蓄積される飽和信号電荷量Ｑｓを決める。蓄積電荷量がこの飽和信号電荷量Ｑｓを越えた場合に、その越えた分の電荷がポテンシャルバリアを越えて基板１７側へ掃き出される。このような縦型オーバーフロードレイン構造におけるオーバーフローバリアＯＦＢのポテンシャルは、オーバーフロードレインバイアス、すなわち基板バイアスＶｓｕｂによって制御可能である。つまり障壁の高さを基板バイアスＶｓｕｂにより制御可能である。
【００１２】
図１３は、基板バイアスＶｓｕｂの制御を伴うフレーム読み出しにおける固体撮像素子の動作タイミングを示すタイムチャートである。同図では、メカニカルシャッターの開閉状態と、基板バイアスＶｓｕｂ（図中の基板電圧）と、フォトダイオード１１から垂直ＣＣＤ１３への読み出しゲート電極に印加される垂直転送クロックΦＶ１、ΦＶ３とを示している。垂直転送クロックΦＶ１、ΦＶ３のハイレベルのパルスは、読み出しゲート電極に与えられる読み出しパルスＸＳＧである。
【００１３】
モニター期間では、メカニカルシャッターが開状態のままビューファインダーや液晶モニターへの表示用に固体撮像素子から画像が読み出され、動画像として表示されている（高速動画撮像モードと呼ぶ）。
【００１４】
また、ユーザのシャッター操作等により、メカニカルシャッターを併用したフレーム読み出しによる静止画像の撮像（静止画撮像モードと呼ぶ）が開始する。まず、基板バイアスＶｓｕｂには、複数個の基板シャッターパルスΦＳＵＢ（図中の、基板シャッター電圧のパルス）が印加される。基板シャッターとは、ΦＳＵＢによって基板バイアスＶｓｕｂを高くすることにより、オーバーフローバリア（図１２参照）の障壁をなくしてフォトダイオード１１の全ての信号電荷を基板１７に掃き出すことをいう。基板シャッターパルスの印加終了によりフォトダイオード１１の信号電荷の蓄積量がゼロになる。基板シャッターパルスの印加終了からメカニカルシャッターが閉じるまでの期間は、露光期間となる。これに続いて、垂直ＣＣＤ１３内の信号電荷を事前に掃き出す高速掃き出し期間、第１フィールド出力期間、高速掃き出し期間、第２フィールド出力期間、無効データ出力期間が順に設けられる。第１、第２フィールドの読み出し期間のそれぞれの先頭では、ΦＶ１、ΦＶ３に重畳される読み出しパルスＸＳＧによるフォトダイオード１１から垂直ＣＣＤへの第１、第２フィールドの信号電荷の読み出しがなされる。その後、無効データ出力期間を経てモニター出力期間に戻る。
【００１５】
基板バイアス電圧Ｖｓｕｂについては、高速動画撮像モード（モニター期間中）では第１バイアス電圧が印加される。静止画撮像モードでは、同図のように第１バイアス電圧と第２バイアス電圧とが切り換えられる（基板バイアス変調と呼ぶ）。第２バイアス電圧は第１バイアス電圧より低いので、オーバーフローバリアＯＦＢの高さは、第２バイアス電圧の方が高くなり、飽和信号電荷量Ｑｓが増加する。第２バイアス電圧の期間は、同図では露光期間中からも無効データ出力期間であるが、少なくとも第２フィールド出力期間を含む。
【００１６】
基板バイアスの変調およびそのタイミングについては、非特許文献１において具体的に開示されている。
【特許文献１】特開平１０−１５０１８３号公報
【非特許文献１】ソニー（株）"ＩＣＱ２３２ＢＱ仕様書（対角５ｍｍ（１／３．６型）正方画素型カラー用フレーム読み出し方式固体撮像素子）"、［ｏｎｌｉｎｅ］、［平成１５年４月２３日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｓｏｎｙ．ｃｏ．ｊｐ／~ｓｅｍｉｃｏｎ／ｊａｐａｎｅｓｅ／ｉｍｇ／ｓｏｎｙｊ０１／ｅ６８０１３８３．ｐｄｆ＞
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら上記従来技術によれば、第１バイアス電圧から第２バイアス電圧に切り換える基板バイアス変調において基板バイアス回路の負荷抵抗Ｒ１とφSUBカップリング容量Ｃ及びSUB容量で決まる１０ｍｓ程度の時定数でしか電圧が下がらないため、実際の露光開始時点より２０ｍｓ前に基板バイアスコントロールを開始する必要があり、そのため最終印加する電子シャッターパルスΦＳＵＢは第２バイアス電圧に重畳されることとなり、電荷を基板へ引き抜く上で必要なピーク基板電圧が基板バイアス変調分だけ低下してしまい、より低い電圧で電荷を基板へ引き抜くことが出来る素子設計が必要であったり、他の対策手段として基板バイアス回路時定数を小さくするためにφSUBカップリング容量Ｃを低減すると、基板容量とこのＣとの容量分割で電子シャッターパルスΦＳＵＢが低下してしまうためあらかじめ高振幅のφSUBパルスを印加させるか、あるいは先の課題対策同様より低い電圧で電荷を基板へ引き抜きが出来る素子設計が必要となり、画素の微細化に際してはこれらの対策はより困難を極める。
【００１８】
一方、電子シャッターパルスΦＳＵＢ最終印加直後に第１バイアス電圧から第２バイアス電圧に切り換えれば上記素子設計の課題及びφSUBパルス高振幅化を回避できるが、電圧の立ち下がり時間を極力短くしないと特に高速シャッタ動作時の分光特性が変動してしまい、高速シャッタ動作による画像が通常シャッタ動作による画像よりも画質が劣化（色再現性が異なってまう）という新たな課題が発生する。
【００１９】
次にこれらの課題を具体的に説明する。第１バイアス電圧から第２バイアス電圧に基板バイアス電圧の立ち下がり区間を拡大したタイムチャートを図１４に示す。同図のように、第１バイアス電圧から第２バイアス電圧への立ち下がり時間Ｔｆは約１０００μＳ（約１ｍＳ）ほどかかっている。これに対して、高速シャッタ動作における露光期間は、同図の立ち下がり時間Ｔｆよりも短い場合（例えば１００μＳ）があり、立ち下がりの過渡期に露光期間が完了することになる。
【００２０】
図１５Ａは、基板バイアス電圧が第１バイアス電圧である場合のフォトダイオードの分光特性を示す図である。また、図１５Ｂは、基板バイアス電圧が第２バイアス電圧である場合のフォトダイオードの分光特性を示す図である。同図において横軸は波長を、縦軸は分光感度を示している。同図にしめすように、第２バイアス電圧での分光感度は、第１バイアス電圧での分光感度と比較して、波長が長いほど（特に赤Ｒ、緑Ｇ）優れている。
【００２１】
図１６は、基板バイアス電圧の立ち下がり区間におけるオーバーフローバリアの変化の様子を示す図である。同図のように、第２バイアス電圧時におけるオーバーフローバリアのピークは、第１バイアス電圧と比べてより深い位置に存在する。波長が長い光ほど（特に赤Ｒ、緑Ｇ）基板表面から深い位置まで到達し光電変換されるので、図１５Ａ、図１５Ｂのような分光感度の差が現れる。高速シャッタ動作時の分光特性が劣化するのは、オーバーフローバリアのピークが基板深さ方向に変化する過渡期にあるからである。
【００２２】
上記の立ち下がり期間は、従来例で説明したように基板バイアス回路の負荷抵抗Ｒ１とφSUBカップリング容量Ｃ及びSUB容量で決まるが、φSUBカップリング容量Ｃを低減すると、基板容量とこのＣとの容量分割で電子シャッターパルスΦＳＵＢが低下してしまうため、これらを生じさせることなく立ち下がり時間を短縮するためにトランジスタＱ１の接地抵抗である抵抗Ｒ１の抵抗値を小さくすることが考えれる。通常基板電流は過剰電荷の掃き出し電流を想定しているため抵抗Ｒ１は、例えば１００ｋオームから１０００ｋオーム程度の大きな抵抗値を有する。もし、この抵抗Ｒ１の抵抗値を小さくすれば、常時不要な大電流が抵抗Ｒ１に流れてしまい電源回路の大型化と消費電力増大や発熱の問題を生じる。
【００２３】
本発明は、素子設計を容易とし、電源回路および消費電力は従来と同等でかつ高速シャッタ動作での分光特性を向上させて画質劣化を防止する基板バイアス回路、固体撮像装置およびカメラを提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記の目的を達成するため本発明の基板バイアス回路は、フォトダイオードで発生した過剰電荷をドレインに排出するオーバーフロードレイン構造を採りフォトダイオードに蓄積された電荷をドレインに排出する電子シャッター機能を有する固体撮像素子と、フォトダイオードへの光の入射を制御する遮光手段とを有する固体撮像装置を対象とし、オーバーフロードレイン構造でのオーバーフローバリアの高さを規定する基板バイアス電圧を、前記固体撮像素子が形成された半導体基板に印加する基板バイアス回路であって、基板バイアス電圧を半導体基板に印加するボルテージフォロワトランジスタと、前記ボルテージフォロワトランジスタの出力端にダイオードを介して接続される抵抗値可変の接地抵抗体とを備える。
【００２５】
この構成によれば、接地抵抗体の抵抗値が可変であることから基板バイアス電圧の立ち下がりにおいて抵抗値を小さくすることにより、立ち下がり時間を容易に短縮することができる。この立ち下がり時間を短縮することによって、高速シャッタ動作時でも通常シャッタ動作と同じ分光特性を実現することができる。その結果、通常シャッタ動作と比べて高速シャッタ動作でも画質劣化を防止することができる。
【００２６】
ここで、前記接地抵抗体は、第１の接地抵抗体と、前記第１の接地抵抗体に並列接続された抵抗回路とを備え、前記抵抗回路は、第１の接地抵抗体よりも小さな抵抗値の第２の抵抗体と、前記第２の抵抗体に直列接続されたスイッチとを備えるようにしてもよい。
【００２７】
この構成によれば、抵抗値可変の接地抵抗体を簡単な回路構成により実現することができる。
【００２８】
ここで、前記基板バイアス回路は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像するモードにおいて、第１バイアス変調を行い、前記第１バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第１バイアス電圧から第１バイアス電圧よりも低電圧の第２バイアス電圧に変更することであり、前記接地抵抗体は、前記第１バイアス変調と同時に第１の抵抗値から第１の抵抗値よりも小さい第２の抵抗値に変化するようにしてもよい。
【００２９】
この構成によれば、基板バイアス電圧が第１バイアス電圧から第２バイアス電圧に変化するときに、その立ち下がり時間を短縮することができる。しかも、基板バイアス電圧が第１バイアス電圧であるときは、接地抵抗体における消費電力や発熱を生じさせることなく、また、基板シャッターパルスの高電圧を損ねることもない。
【００３０】
ここで、前記基板バイアス回路は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像する撮像モードにおいて、第１バイアス変調を指示する制御信号に従って第１バイアス変調を行い、前記第１バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第１バイアス電圧から第１バイアス電圧よりも低電圧の第２バイアス電圧に変更することであり、前記スイッチは、前記制御信号によりオンするようにしてもよい。
【００３１】
この構成によれば、第１バイアス変調を指示する制御信号をスイッチの制御と兼用するので、第２の抵抗体とスイッチとが増加するだけで回路規模の増加を最小限に抑えることができる。
【００３２】
前記基板バイアス回路は、さらに、前記撮像モードの終了時に前記基板バイアス電圧を第２バイアス電圧から第１バイアス電圧に変更し、これと同時に前記スイッチをオフにするようにしてもよい。
【００３３】
この構成によれば、上記の撮像モードの終了時にスイッチがオフになるので、接地抵抗体に流れる電流が増加する期間を撮像モードの終了までの期間に限定することができる。
【００３４】
また、上記の目的を達成するため本発明の固体撮像装置は、フォトダイオードで発生した過剰電荷をドレインに排出するオーバーフロードレイン構造を採りフォトダイオードに蓄積された電荷をドレインに排出する電子シャッター機能を有する固体撮像素子と、フォトダイオードへの光の入射を制御する遮光手段と、オーバーフロードレイン構造でのオーバーフローバリアの高さを規定する基板バイアス電圧を、前記固体撮像素子が形成された半導体基板に印加する基板バイアス回路と、基板バイアス電圧を変調する駆動部とを備える固体撮像装置であって、前記基板バイアス回路は、基板バイアス電圧を半導体基板に印加するボルテージフォロワトランジスタと、前記ボルテージフォロワトランジスタの出力端にダイオードを介して接続される抵抗値可変の接地抵抗体とを備える。
【００３５】
この構成によれば、接地抵抗体の抵抗値が可変であることから基板バイアス電圧の立ち下がりにおいて抵抗値を小さくすることにより立ち下がり時間を容易に短縮することができる。この立ち下がり時間を短縮することによって、高速シャッタ動作時でも通常シャッタ動作と同じ分光特性を実現することができる。その結果、通常シャッタ動作と比べて高速シャッタ動作でも画質劣化を防止することができる。
【００３６】
ここで、前記接地抵抗体は、第１の接地抵抗体と、前記第１の接地抵抗体に並列接続された抵抗回路とを備え、前記抵抗回路は、第１の接地抵抗体よりも小さな抵抗値の第２の抵抗体と、前記第２の抵抗体に直列接続されたスイッチとを備えるようにしてもよい。
【００３７】
この構成によれば、接地抵抗体を簡単な回路構成により実現することができる。
ここで、前記駆動部は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像するモードにおいて、第１バイアス変調を行うと同時に、前記接地抵抗体の抵抗値を第１の抵抗値から第１の抵抗値よりも小さい第２の抵抗値に変更し、前記第１バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第１バイアス電圧から第１バイアス電圧よりも低電圧の第２バイアス電圧に変更することであるとしてもよい。
【００３８】
この構成によれば、駆動部の制御によって、第１バイアス電圧から第２バイアス電圧に変更するときに、その立ち下がり時間を短縮することができる。
【００３９】
ここで、前記駆動部は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像する撮像モードにおいて、第１バイアス変調を指示する制御信号を用いて前記スイッチをオンにする。
【００４０】
前記第１バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第１バイアス電圧から第１バイアス電圧よりも低電圧の第２バイアス電圧に変更することであるとしてもよい。
【００４１】
この構成によれば、第１バイアス変調を指示する制御信号をスイッチの制御と兼用するので、第２の抵抗体とスイッチとが増加するだけで回路規模の増加を最小限に抑えることができる。
【００４２】
ここで、前記駆動部は、さらに、前記撮像モードの終了時に前記基板バイアス電圧を第２バイアス電圧から第１バイアス電圧に変更し、これと同時に前記スイッチをオフにするようにしてもよい。
【００４３】
この構成によれば、上記の撮像モードの終了時にスイッチがオフになるので、接地抵抗体に流れる電流が増加する期間を撮像モードの終了までの期間に限定することができる。
【００４４】
ここで、前記第１バイアス電圧は、前記オーバーフロバリアの高さを読み出しゲートにおける障壁よりも低く設定する電圧であり、前記第２バイアス電圧は、前記オーバーフロバリアの高さを読み出しゲートにおける障壁よりも高く設定する電圧であるとしてもよい。
【００４５】
この構成によれば、第２バイアス電圧ではオーバーフロバリアの高さが読み出しゲートにおける障壁よりも高く設定されるので、読み出しゲートの障壁高さまで信号電荷を蓄積させることができ、その結果、フォトダイオードのリニア範囲が拡大し感度を向上させることができる。
【００４６】
ここで、前記駆動部は、さらに、露光期間の終了後でかつ垂直ＣＣＤの電荷掃き出し前に第２バイアス変調を行い、前記第２バイアス変調は、基板バイアス電圧を第２バイアス電圧よりも高い第３バイアス電圧に変更することであるとしてもよい。
【００４７】
ここで、前記駆動部は、さらに、露光期間の終了後でかつ垂直ＣＣＤの電荷掃き出し前に第２バイアス変調を行い、前記第２バイアス変調は、第２バイアス電圧に飽和信号制御用パルスを重畳させることによりオーバフローバリアを一時的に低くすることであるとしてもよい。
【００４８】
この構成によれば、第１バイアス変調により、読み出しゲートの障壁高さまで信号電荷を蓄積させ、さらに、第２バイアス変調により、読み出しゲートの障壁高さぎりぎり一杯の過剰な信号電荷を基板に排出させることができ、ブルーミングの発生を抑制することができる。
【００４９】
また、上記の目的を達成するため本発明のカメラは、上記の固体撮像装置を備える。
【発明の効果】
【００５０】
以上のように本発明の基板バイアス回路、固体撮像装置およびカメラでは、基板バイアス電圧立ち下がり時間を容易に短縮することができ、立ち下がり時間の短縮することによって、高速シャッタ動作時でも低速シャッタ動作時と同様に蓄積時間内での分光特性変動を防止することができる。その結果、高速シャッタ動作でも色再現性変化による画質劣化のない撮像が出来る。
【００５１】
また、簡単な回路構成により実現することもできる。
【発明を実施するための最良の形態】
【００５２】
図１は、本発明の実施の形態における固体撮像装置の概略構成を示すブロック図である。固体撮像装置１は、レンズ２、メカニカルシャッター３、駆動部４、信号処理部５、固体撮像素子１０を備える。同図において、被写体（図示せず）からの入射光は、レンズ２等の光学系およびメカニカルシャッター３を経てＣＣＤ固体撮像素子１０の撮像エリアに入射する。メカニカルシャッター３は、ＣＣＤ固体撮像素子１０の撮像エリアへの入射光を制御する。なお、メカニカルシャッター３の代わりに遮光する機能を有する液晶シャッター等を有していてもよい。
【００５３】
図２は、固体撮像装置における基板バイアス回路の概略構成を示す回路図である。ここで示す固体撮像素子１０には、固体撮像素子１０が形成されている半導体基板に印加する基板バイアス電圧を与えるVsub端子を有する。この基板バイアス回路は、基板バイアス電圧をＶｓｕｂ端子から半導体基板に印加するボルテージフォロワを構成するエミッターフォロワトランジスタＱ１と、エミッターフォロワトランジスタＱ１の出力端であるエミッターにダイオードＤ１を介して接続され、抵抗値可変の接地抵抗体とを備える。この接地抵抗体は、第１の接地抵抗体Ｒ１と、前記第１の接地抵抗体に並列接続された抵抗回路とを備える。この抵抗回路は、第１の接地抵抗体Ｒ１よりも小さな抵抗値の第２の抵抗体Ｒ２と、第２の抵抗体Ｒ２に直列接続されたスイッチＳＷを備える。
【００５４】
ここで、上記したスイッチＳｗは第１バイアス電圧時では、エミッターフォロワ回路の第１の接地抵抗体のみを有効にし、第２バイアス電圧時にはエミッター・フォロワ回路の第１の接地抵抗体と第１の接地抵抗体の抵抗値よりも小さな抵抗値の第２の接地抵抗体を有効にし、第１の接地抵抗体および第２の接地抵抗体が並列回路となるように構成されている。即ち、第２バイアス電圧期間に比べて長期間である第１バイアス電圧期間では、第１の接地抵抗体に大電流が流れ消費電力の増加や発熱などの問題が生じることを防ぐため大きな抵抗値に設定し、第２バイアス電圧期間は第１バイアス電圧から第２バイアス電圧に下げる際（第１バイアス変調時）の立ち下がり時間を短縮するため、第１の接地抵抗体と第２の接地抵抗体の合成抵抗値が小さくなるように設定されている。
【００５５】
上記したCCDカメラの回路構成により、第１バイアス電圧期間の消費電力の増加や発熱を抑え、第１バイアス電圧から第２バイアス電圧に下げる際（第１バイアス変調時）の立ち下がり時間の短縮を可能となるものである。
【００５６】
なお、前記第１、第２の抵抗体は電流を抑制できるものであれば、Rでも半導体素子のＯＮ或いはＯＦＦ抵抗でもよく、また、抵抗値の切替えについても単に単体の抵抗体を切替えるのみでなく、抵抗体の組み合わせによって抵抗値を切替えてもよい。また、図１では、基板バイアス回路は、固体撮像素子１０の外部であるが、全部あるいは一部が固体撮像素子１０の内部であってもよい。また、トランジスター回路素子としてはバイポーラ型でもＭＯＳ型、あるいは接合電界効果型でも良い。
【００５７】
図３は、基板バイアス回路のより詳細な具体例を示す回路図である。同図では、図２のスイッチＳＷがスイッチトランジスタＱ３で構成されている。スイッチトランジスタＱ３のゲートは、基板バイアス電圧を制御する制御信号ＶｓｕｂＣｏｎｔにより制御される。基板バイアス電圧を制御する制御信号ＶｓｕｂＣｏｎｔは、従来と同様に、トランジスタＱ２をオフにしているときは第１のバイアス電圧に、トランジスタＱ２をオンにしているときはより低電圧の第２のバイアス電圧に設定する。
【００５８】
第１の接地抵抗体Ｒ１は例えば１００ｋオーム、第２の接地抵抗体Ｒ２は数ｋオーム（５ｋオームなど）でよい。この場合、第１の接地抵抗体Ｒ１と第２の接地抵抗体Ｒ２の合成抵抗は約５ｋオームとなる。
【００５９】
図４は、ＳｕｂＣｏｎｔと基板バイアス電圧との関係を示すタイムチャートである。同図は図１３に示した固体撮像装置の動作タイミングを示すタイムチャートの一部分を拡大した図である。図４において、ＳｕｂＣｏｎｔは基板バイアス変調を指示する制御信号であり、同時にスイッチトランジスタＱ３のオンおよびオフを制御する。具体的には、ＳｕｂＣｏｎｔ信号は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像する撮像モードにおいて、電子シャッター終了直後に基板バイアス電圧を第１バイアス電圧から第１バイアス電圧よりも低電圧の第２バイアス電圧に変更することを指示する制御信号である。スイッチトランジスタＱ３は、この信号によりオンするので、基板バイアス電圧が第１バイアス電圧から第２バイアス電圧に変化するのと同時にオンする。逆に、基板バイアス電圧が第２バイアス電圧から第１バイアス電圧に変化するのと同時にオフすることになる。
【００６０】
図５は、基板バイアス電圧の立ち下がり区間におけるタイムチャートを示す図である。同図における基板バイアス電圧の立ち下がり時間は、第１、第２の接地抵抗体Ｒ１、Ｒ２、半導体基板自体の容量等に依存するが、図１４に示したタイムチャートと比較すると、高速シャッタ時の露光時間よりも十分に短い時間で立ち下る。
【００６１】
図６Ａは、固体撮像素子１０におけるフォトダイオードの配列と垂直ＣＣＤ１３の垂直転送電極の配列を示す一例である。フォトダイオードの配列は、いわゆるベイヤー配列である。垂直ＣＣＤ１３の垂直転送電極は、４相クロックパルスΦＶ１〜ΦＶ４に対応するΦ１〜Φ４の４種類が繰り返し配列される。このうちΦ１、Φ３は、それぞれ奇数ライン、偶数ラインのフォトダイオードから信号電荷を垂直ＣＣＤに読み出すための読み出しゲート電極を兼ねている。静止画撮像モードにおけるフレーム読み出しでは、露光期間の後に、図６Ｂのような、読み出しゲート電極Φ１から読み出された奇数ラインからなる第１フィールドの読み出しと、図６Ｃのような、読み出しゲート電極Φ３から読み出された偶数ラインからなる第２フィールドの読み出しとが順次になされる。
【００６２】
駆動部４は、固体撮像素子１０の垂直ＣＣＤの転送を制御する４相クロックパルスΦＶ１〜ΦＶ４、水平ＣＣＤの転送を制御する２層クロックパルスΦＨ１、ΦＨ２、基板バイアス電圧制御信号ＶｓｕｂＣｏｎｔ、基板シャッターパルスΦｓｕｂ等を生成し、固体撮像素子１０に供給する。４相クロックパルスのうちΦＶ１、ΦＶ３は、ローレベル、ミドルレベル、ハイレベルの３値をとりうる信号であり、そのハイレベルパルスは読み出しゲート電極に印加される読み出しパルスＸＳＧである。この駆動部４は、基板バイアス電圧について、静止画撮像モードにおいて露光期間の開始時に、第１バイアス電圧から第２バイアス電圧に下げ、第２フィールド読み出し完了後に第１バイアス電圧に戻すように基板バイアス変調を行う。
【００６３】
ここで、第１バイアス電圧は、メカニカルシャッター２６の開状態での動画撮像モードにおける基板バイアス電圧である。第２バイアス電圧は、第１バイアス電圧よりも低電圧で、オーバーフローバリアを高くして飽和信号電荷量Ｑｓを増加させるための基板バイアス電圧である。第２バイアス電圧によるオーバーフローバリアＯＦＢの障壁高さは、読み出しゲートの障壁よりも高くなるように設定される。
【００６４】
図７に第１のバイアス電圧および第２のバイアス電圧によるオーバーフローバリアのポテンシャル分布図を示す。横軸のＸ−Ｙは図８に示した垂直ＣＣＤ１３からフォトダイオード１１までの基板水平方向を、Ｙ−Ｚは図８に示したフォトダイオード１１の基板深さ方向を示す。縦軸はポテンシャル（電位）を示す。同図のように、第１バイアス電圧は、前記オーバーフロバリアの高さを読み出しゲートにおける障壁よりも低く設定する電圧である。また、第２バイアス電圧は、前記オーバーフロバリアの高さを読み出しゲートにおける障壁よりも高く設定する電圧である。
【００６５】
図８は、フォトダイオード１１および垂直ＣＣＤ１３周辺の基板深さ方向の構造を示す断面図である。同図において、例えばＮ型の基板３１の表面にＰ型のウェル領域３２が形成されている。ウェル領域３２の表面にはＮ型の信号電荷蓄積領域３３が形成され、さらにその上にＰ＋型の正孔蓄積領域３４が形成され、フォトダイオード１１が構成されている。
【００６６】
このフォトダイオード１１に蓄積される信号電荷ｅの電荷量は、Ｐ型のウェル領域３２で構成されるオーバーフローバリアＯＦＢのポテンシャルバリアの高さによって決定される。このオーバーフローバリアＯＦＢは、フォトダイオード１１に蓄積される飽和信号電荷量Ｑｓを決めるものであり、蓄積電荷量がこの飽和信号電荷量Ｑｓを越えた場合、越えた分の電荷がポテンシャルバリアを越えて基板３１側へ掃き出される。
【００６７】
このようにして、いわゆる縦型オーバーフロードレイン構造のフォトダイオード１１が構成されている。
【００６８】
フォトダイオード１１の横方向には、Ｐ型領域３２のうち読み出しゲート部１２を構成する部分を介してＮ型の信号電荷転送領域３５およびＰ＋  型のチャネルストッパ領域３６が形成されている。信号電荷転送領域３５の下には、スミア成分の混入を防止するためのＰ＋  型の不純物拡散領域３７が形成されている。さらに、信号電荷転送領域３５の上方には、例えば多結晶シリコンからなる転送電極３９が配されることにより、垂直ＣＣＤ１３が構成されている。転送電極３９は、Ｐ型領域３２の上方に位置する部分が、読み出しゲート部１２のゲート電極を兼ねている。
【００６９】
基板１７には、フォトダイオード１１に蓄積される信号電荷の電荷量を決定する（すなわちオーバーフローバリアＯＦＢのポテンシャルを決める）基板バイアスＶｓｕｂが印加されるようになっている。
【００７０】
（実施の形態２）
本実施の形態における固体撮像装置の構成は、実施の形態１とほぼ同様であるが、駆動部４が、基板バイアス変調として第２バイアス変調を行う点が異なっている。同じ点は説明を省略して、以下異なる点を中心に説明する。
【００７１】
図９は、実施の形態２における固体撮像装置の動作タイミングを示すタイムチャートである。同図のように、駆動部４は、露光期間の終了後でかつ垂直ＣＣＤの電荷掃き出し前に第２バイアス変調を行う。ここで、記第２バイアス変調は、第２バイアス電圧に飽和信号制御用パルスを重畳させることによりオーバフローバリアを一時的に低くすることである。これにより、第１バイアス変調により、読み出しゲートの障壁高さまで信号電荷を蓄積させ、さらに、第２バイアス変調により、読み出しゲートの障壁高さぎりぎり一杯の過剰な信号電荷を基板に排出させることができる。加えて、ブルーミングの発生を抑制することができる。
【００７２】
（実施の形態３）
本実施の形態における固体撮像装置の構成は、実施の形態２とほぼ同様であるが、駆動部４が、基板バイアス変調として別の第２バイアス変調を行う点が異なっている。同じ点は説明を省略して、以下異なる点を中心に説明する。本実施の形態での第２バイアス変調は、基板バイアス電圧を第２バイアス電圧よりも高い第３バイアス電圧に変更することである。
【００７３】
図１０は、実施の形態２における固体撮像装置の動作タイミングを示すタイムチャートである。同図のように、駆動部４は、露光期間の終了後でかつ垂直ＣＣＤの電荷掃き出し前に第２バイアス変調を行う。ここで、第２バイアス変調は、基板バイアス電圧を第２バイアス電圧よりも高い第３バイアス電圧に変更することである。これにより、第１バイアス変調により、読み出しゲートの障壁高さまで信号電荷を蓄積させ、さらに、第２バイアス変調により、読み出しゲートの障壁高さぎりぎり一杯の過剰な信号電荷を基板に排出させることができ、ブルーミングの発生を抑制することができる。
【産業上の利用可能性】
【００７４】
本発明は、半導体基板上に形成されたＣＣＤイメージセンサ、デジタルスチルカメラ、カメラ付き携帯電話機、ノートパソコンに内蔵のカメラ、情報処理機器に接続されるカメラユニット等に適している。
【図面の簡単な説明】
【００７５】
【図１】実施の形態１における固体撮像装置の概略構成を示すブロック図である。
【図２】基板バイアス回路の概略構成を示す回路図である。
【図３】基板バイアス回路の具体例を示す回路図である。
【図４】Sub Contと基板バイアス電圧との関係を示すタイムチャートである。
【図５】基板バイアス電圧の立ち下がり区間におけるタイムチャートを示す図である。
【図６Ａ】固体撮像素子におけるフォトダイオードの配列と垂直ＣＣＤの転送電極の配列を示す一例である。
【図６Ｂ】奇数ラインからなる第１フィールドの読み出しの説明図である。
【図６Ｃ】偶数ラインからなる第２フィールドの読み出しの説明図である。
【図７】第１バイアス電圧および第２バイアス電圧印加時のポテンシャル分布図である。
【図８】フォトダイオードおよび垂直ＣＣＤ周辺の基板深さ方向の構造を示す断面図である。
【図９】実施の形態２における固体撮像装置の動作タイミングを示すタイムチャートである。
【図１０】実施の形態３における固体撮像装置の動作タイミングを示すタイムチャートである。
【図１１】従来技術における固体撮像素子（ＣＣＤ）の構成を示すブロック図である。
【図１２】フォトダイオードの基板深さ方向のポテンシャル分布を示す図である。
【図１３】実施の形態における固体撮像装置の動作タイミングを示すタイムチャートである。
【図１４】基板バイアス電圧の立ち下がり区間におけるタイムチャートを示す図である。
【図１５Ａ】第１バイアス電圧での分光特性を示す図である。
【図１５Ｂ】第２バイアス電圧での分光特性を示す図である。
【図１６】基板バイアス電圧の立ち下がり区間におけるオーバーフローバリアの変化の様子を示す図である。
【符号の説明】
【００７６】
１  固体撮像装置１
２  レンズ
３  メカニカルシャッター３
４  駆動部４
５  信号処理部５
１０  固体撮像素子１０
２０  基板バイアス発生回路２０
Ｑ１  エミッターフォロワトランジスタＱ１
Ｑ２  スイッチトランジスタＱ２
Ｑ３  スイッチトランジスタＱ３
Ｄ１  ダイオードＤ１
Ｃ  キャパシタＣ
Ｒ１  第１接地抵抗Ｒ１
Ｒ２  第２接地抵抗Ｒ２
ＳＷ  スイッチＳＷ
Ｒ３  抵抗Ｒ３
Ｒ４  抵抗Ｒ４
【図１】
2006270635.tif 000003
【図２】
2006270635.tif 000004
【図３】
2006270635.tif 000005
【図４】
2006270635.tif 000006
【図５】
2006270635.tif 000007
【図６Ａ】
2006270635.tif 000008
【図６Ｂ】
2006270635.tif 000009
【図６Ｃ】
2006270635.tif 000010
【図７】
2006270635.tif 000011
【図８】
2006270635.tif 000012
【図９】
2006270635.tif 000013
【図１０】
2006270635.tif 000014
【図１１】
2006270635.tif 000015
【図１２】
2006270635.tif 000016
【図１３】
2006270635.tif 000017
【図１４】
2006270635.tif 000018
【図１５Ａ】
2006270635.tif 000019
【図１５Ｂ】
2006270635.tif 000020
【図１６】
2006270635.tif 000021