(57)【要約】【課題】  ビアプラグとＣｕ配線層間におけるボイドの発生を抑制し、配線層相互間の電気的接続を良好にし得る半導体装置及びその製造方法を提供する。【解決手段】  半導体基板１１と、半導体基板１１上に第１の層間絶縁膜１２を介して形成され、Ｃｕを主材料とする第１の配線層１５と、第１の層間絶縁膜１２及び第１の配線層１５上に第２の層間絶縁膜２１を介して形成された第２の配線層２５と、第２の層間絶縁膜２１を貫通して形成され、第１の配線層１５と第２の配線層２５間を電気接続するビアプラグ２６とを有し、第１の配線層１５に存在する複数のＣｕの結晶粒界の内、ビアプラグ２６の真下に存在する結晶粒界（５１の位置）に選択的に、Ｃｕとは異なる第１の材料を含有する。【選択図】  図１
2006270080.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に第１の層間絶縁膜を介して形成され、Ｃｕを主材料とする第１の配線層と、
前記第１の層間絶縁膜及び前記第１の配線層上に第２の層間絶縁膜を介して形成された第２の配線層と、
前記第２の層間絶縁膜を貫通して形成され、前記第１の配線層と第２の配線層間を電気接続するビアプラグとを有し、
前記第１の配線層に存在する複数のＣｕの結晶粒界の内、前記ビアプラグの真下に存在する結晶粒界に選択的に、Ｃｕとは異なる第１の材料を含有することを特徴とする半導体装置。
【請求項２】
前記第２の配線層及び前記ビアプラグと前記第２の層間絶縁膜との間に形成されたバリアメタル層を更に有し、前記第１の材料を含む薄膜が、前記バリアメタル層と前記第２の層間絶縁膜の間に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の材料は、少なくとも４３０℃以下でＣｕに対する固溶限界濃度を有し、固溶限界以上で前記Ｃｕと金属間化合物を形成するものであることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１の配線層のＣｕの膜厚をｔｃｕ、前記第１の材料を含む前記薄膜の前記第２の配線層の下における膜厚をｔＡ、Ｃｕの原子濃度をＣｃｕ、前記第１の材料の原子濃度をＣＡ、及び４３０℃以下でのＣｕに対する前記第１の材料の固溶限界原子濃度をα％とする時、前記膜厚ｔＡが、
ｔＡ≦ｔｃｕ・（Ｃｃｕ/ＣＡ）・α/（１００−α）
の関係を満たすことを特徴とする請求項３に記載の半導体装置。
【請求項５】
半導体基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜内にＣｕを主材料とする第１の配線層を形成する工程と、
前記第１の層間絶縁膜及び前記第１の配線層上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に配線溝及び前記配線溝と連接して前記第１の配線層表面に達するビアホールを形成する工程と、
前記配線溝及びビアホールの内壁面、並びに前記ビアホール内に露出された前記第１の配線層の表面部分にＣｕと異なる第１の材料を含む薄膜を形成する工程と、
前記第１の材料を前記ビアホール内に露出された前記第１の配線層部分に存在するＣｕの結晶粒界に拡散させる工程と、
前記薄膜上にバリアメタル層を形成する工程と、
前記配線溝内及びビアホール内に前記バリアメタル層を介して配線材料を埋め込んで前記配線溝部分に第２の配線層を形成し、前記ビアホール部分にビアプラグを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の金属配線層及びこれらの金属配線層間を接続するビアプラグを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置では、高集積化及び高性能化に伴って、配線層の微細化や配線層の多層化が進んでいる。また、高速動作のために伝達信号のＲＣ遅延の抑制が必要とされている。このため、例えば、配線層材料としてＡｌよりも低い比抵抗を有するＣｕが使用されている（例えば、特許文献１参照。）。
【０００３】
この特許文献におけるＣｕ配線構造では、第１の絶縁層（第１の層間絶縁膜）に第１の配線層用の配線溝を形成した後、バリアメタル層を介してＣｕを埋め込んで第１の配線層を形成する。この第１の層間絶縁膜及び第１の配線層上に第２の層間絶縁膜を形成する。その後、第２の配線層用の配線溝、及び第１の配線層と第２の配線層を相互接続するスルーホール(ビアホール)を形成する。バリアメタル層を介してＣｕを配線溝及びビアホールに埋め込むことにより、配線溝内に第２の配線層を形成し、ビアホール内に第１及び第２の配線層を相互接続するビアプラグが形成される。
【０００４】
しかし、上記Ｃｕ配線構造を有する半導体装置においては、以下のような問題がある。Ｃｕ配線層あるいはビアプラグのストレスマイグレーションによる接続不良により、結果的に半導体装置の信頼性低下につながっている。
【０００５】
ストレスマイグレーションは、例えば、非特許文献１に記載のように大別すれば２つのモードに分けることができる。
【０００６】
まず、第１モードのストレスマイグレーションについて説明する。ビアホール内部のバリアメタル層と第２の配線層及びビアプラグ間の界面の密着強度が弱いことに起因して、その後の熱処理あるいは半導体装置の動作温度などによってビアホール内部に埋め込まれたＣｕを上方に引っ張りあげ、第１の配線層とビアプラグとの間にボイドを発生する。その結果、第１の配線層とビアプラグ間の電気的接続が失われ、第１の配線層と第２の配線層との接続不良をもたらす。
【０００７】
次に、第２モードのストレスマイグレーションは、第２の層間絶縁膜に配線溝及びビアホールを形成する際、エッチングや温度の上昇などの種々の要因により、ビアホールの底部に第１の配線層の隆起部が形成される。この後、配線溝及びビアホール内にバリアメタル層を成膜し、配線溝及びビアホール内にＣｕを埋め込んで、配線溝内に第２の配線層及びビアホール内にビアプラグを形成した後、熱処理などを施すと、ビアプラグの真下に位置している部分を中心に第１の配線層が弾性変形あるいは塑性変形を起こし、歪や欠陥などの結晶乱れが発生する。そしてこの結晶乱れは、熱処理あるいは半導体装置の動作温度などによってボイドが成長する起点となり、その結果、ビアプラグの真下の第１の配線層部分にボイドを発生させるため、ビア抵抗は数十倍以上増加し、第１の配線層と第２の配線層との接続不良をもたらす。
【０００８】
上記第１モードのストレスマイグレーションに対する対処法としては、Ｃｕ配線層とバリアメタル層間の密着強度を向上させるために、例えばＣｕとの密着性の良好な金属からなるバリアメタル層を用いる方法、Ｃｕ配線層とバリアメタル層間にＴｉのような密着層を挿入する方法などがある。また、Ｃｕ配線構造においては、層間絶縁膜として配線間容量の低減のために低誘電率の層間絶縁膜（ｌｏｗ−ｋ膜）などがよく併用されているが、このｌｏｗ−ｋ膜は吸湿性が高いため、ｌｏｗ−ｋ膜から放出されたＨ２Ｏなどによりバリアメタル層が酸化し、Ｃｕ配線層とバリアメタル層間の密着強度が低下してしまう問題がある。これに対しては、ビアホールの形成工程とビアホール内部にバリアメタル層を成膜する工程の間に脱ガスのための熱処理工程を行う方法などが用いられる。
【０００９】
上記第２モードのストレスマイグレーションにおいては、特にビアプラグの真下に位置しているＣｕ配線層部分の結晶粒界が、熱処理などによって結晶乱れを起こし、ボイド成長の起点になっている。しかもその熱処理などの温度が高温であればあるほど種々の変形が起こり易いために結晶が乱れ易い。更に、Ｃｕ配線層を構成するＣｕは多結晶構造であるために、ビアプラグの真下に位置している部分にはＣｕの結晶粒界が確率的に必ず存在する。
【００１０】
つまり、従来の製造方法による半導体装置では、第２モードのストレスマイグレーションに対して耐性の低い部分が必ず存在することになる。また、上述した第１モードのストレスマイグレーションに対する対処としてＣｕ配線層とバリアメタル層間の密着強度を向上させるために脱ガスの熱処理工程を追加することや、また、ビアホール内に金属を成膜する時に高温で成膜することなどは、第２モードのストレスマイグレーションに対する耐性向上に高温が望ましくない点と相反してしまうので問題になる。
【特許文献１】特開２００３−２５７９７９号公報（第６頁、図６）
【非特許文献１】Stress Relaxation in Dual-damascene Cu interconnects to Suppress Stress-induced Voiding p２１０-p２１２、Proceedings of the ２００３ International Interconnect Technology Conference、M. Kawano et al.
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、ビアプラグとＣｕ配線層間におけるボイドの発生を抑制し、配線相互間の電気的接続を良好にし得る半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の一態様の半導体装置は、半導体基板と、前記半導体基板上に第１の層間絶縁膜を介して形成され、Ｃｕを主材料とする第１の配線層と、前記第１の層間絶縁膜及び前記第１の配線層上に第２の層間絶縁膜を介して形成された第２の配線層と、前記第２の層間絶縁膜を貫通して形成され、前記第１の配線層と第２の配線層間を電気接続するビアプラグとを有し、前記第１の配線層に存在する複数のＣｕの結晶粒界の内、前記ビアプラグの真下に存在する結晶粒界に選択的に、Ｃｕとは異なる第１の材料を含有することを特徴とする。
【００１３】
本発明の別の態様の半導体装置の製造方法は、半導体基板上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜内にＣｕを主材料とする第１の配線層を形成する工程と、前記第１の層間絶縁膜及び前記第１の配線層上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜に配線溝及び前記配線溝と連接して前記第１の配線層表面に達するビアホールを形成する工程と、前記配線溝及びビアホールの内壁面、並びに前記ビアホール内に露出された前記第１の配線層の表面部分にＣｕと異なる第１の材料を含む薄膜を形成する工程と、前記第１の材料を前記ビアホール内に露出された前記第１の配線層部分に存在するＣｕの結晶粒界に拡散させる工程と、前記薄膜上にバリアメタル層を形成する工程と、前記配線溝内及びビアホール内に前記バリアメタル層を介して配線材料を埋め込んで前記配線溝部分に第２の配線層を形成し、前記ビアホール部分にビアプラグを形成する工程とを有することを特徴とする。
【発明の効果】
【００１４】
上述の本発明によれば、ビアプラグとＣｕ配線層間におけるボイドの発生を抑制でき、配線相互間の電気的接続を良好にし得る半導体装置及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施の形態を説明する。
【実施例１】
【００１６】
図１は、本実施例による半導体装置の要部を概略的に示す断面図であり、図２及び図３は、図１における第１のＣｕ配線層とビアプラグの部分を拡大して示す拡大断面図及び拡大斜視図である。
【００１７】
図１に示すように、本実施例の半導体装置は、内部に回路素子が形成された半導体基板１１上に、例えばＳｉＯＣ膜からなる第１の層間絶縁膜１２が設けられ、この第１の層間絶縁膜１２の第１の配線層用の配線溝１３内に例えばＴａからなる下層バリアメタル層１４を介してＣｕから成る第１の配線層１５が埋め込み形成されている。この第１の配線層１５は、図示しないが半導体基板１１の回路素子と電気的に接続されている。
【００１８】
また、この第１の層間絶縁膜１２及び第１の配線層１５上には、例えばシリコン窒化（ＳｉＮ）膜からなる第１の拡散防止絶縁膜２０を介して例えばＳｉＯＣ膜からなる第２の層間絶縁膜２１が形成され、この第２の層間絶縁膜２１には、第２配線層用の配線溝２２並びに配線溝２２と連接して第１の配線層１５に達するビアホール２３が形成されている。
【００１９】
この配線溝２２及びビアホール２３の内壁面には、後述する第１の配線層１５の結晶粒界に拡散させる第１の材料を含む薄膜５０が形成され、更にこの薄膜５０上及びビアホール２３の底面に露出された第１の配線層１５の表面部には例えばＴａからなるバリアメタル層２４が形成されている。
【００２０】
また、配線溝２２及びビアホール２３内のバリアメタル層２４上にＣｕが埋め込まれて、配線溝２２内にＣｕから成る第２の配線層２５が形成され、ビアホール２３内に第１の配線層１５と第２の配線層２５を相互接続するための、Ｃｕから成るビアプラグ２６が形成されている。そして、第２の層間絶縁膜２１及び第２の配線層２５上に、適宜、拡散防止絶縁膜２７を介して層間絶縁膜２８を形成し、図示しないが第３、第４の配線層などが形成される。
【００２１】
上記第１の配線層１５は、図２に示すように、多結晶構造であるため、結晶粒界１５ａ、１５ｂなどの複数の結晶粒界が存在しており、その中でも結晶粒界１５ａはビアホール２３内のビアプラグ２６真下に位置している。
【００２２】
本実施例では、この結晶粒界１５ａの結晶性が熱処理などにより乱れることによってボイドが成長し、第１の配線層１５とビアプラグ２６との接続不良が発生する問題を解決するために、ビアホール２３内に露出された第１の配線層１５部分に存在する結晶粒界１５ａに選択的に、配線層１５、２５の材料であるＣｕやバリアメタル層１４、２４の材料であるＴａ以外の第１の材料を含む薄膜５０からの第１の材料を拡散（または含有）させ、ここでは、第１の配線層のＣｕと金属間化合物５１を形成している。
【００２３】
この結晶粒界１５ａのみに含有される第１の材料としては、第１の配線層１５の材料であるＣｕと金属間化合物５１を形成できる材料が選択される。すなわち、第１の材料としては、通常のＣｕ配線層の形成工程及びそれ以降の製造工程における熱処理温度、一般的には４３０℃以下において、Ｃｕに対して固溶限界濃度を有し、固溶限界以上でＣｕと金属間化合物を形成するものが用いられる。このような条件を満たす第１の材料としては、例えばＡｌ（Ｃｕに対する固溶限界濃度は約１９原子％）、Ｓｉ（Ｃｕに対する固溶限界濃度は約８原子％）、Ｍｇ（Ｃｕに対する固溶限界濃度は約４原子％）などの材料が挙げられる。本実施例では、この第１の材料を含む薄膜５０として、Ａｌ薄膜を用いており、以降の説明は、Ａｌの例で説明する。
【００２４】
ビアホール２３の真下に存在する第１の配線層１５に含まれる第１の材料が固溶限界濃度以下であれば、結晶粒界１５ａに金属間化合物５１を形成させた場合であっても、結晶粒内に金属間化合物は形成されない。ここで、この固溶限界濃度は結晶粒界１５ａに第１の材料を拡散させた４３０℃以下の所定の温度での固溶限界濃度とする。このため、まず、ビアホール２３を介して供給されるＡｌの量は、以下のような関係式を満たすことが必要である。すなわち、
ｔＡｌ≦ｔｃｕ・（Ｃｃｕ/ＣＡｌ）・α/（１００−α）  ・・・（１）
ここで、ｔＡｌは第２の配線層２５の底面におけるＡｌ薄膜の膜厚、ｔｃｕは第１の配線層１５のＣｕの膜厚、Ｃｃｕ及びＣＡｌはそれぞれ、Ｃｕ及びＡｌの固有の原子濃度(atomic density)、αは百分率表示をしたＣｕに対するＡｌの固溶限界濃度を表す。配線溝２２はビアホール２３よりも浅く形成されているため、第２の配線層２５の底面におけるＡｌ薄膜の膜厚ｔＡｌは、ビアホール２３の底面に堆積され、その後、金属間化合物５１の形成に供されるＡｌ薄膜の膜厚と同一か或いはそれよりも厚い。従って、上記式（１）を満足すれば、結晶粒内に金属間化合物は形成されない。
【００２５】
すなわち、図３に示すように、ビアホール２３の底面の面積をＳとし、ビアホール２３の真下に存在する第１の配線層１５部分のＣｕの体積をＶｃｕ＝Ｓ・ｔｃｕとした場合に、ｔＡｌが上記の関係を満たすことによってビアホール２３の底面に供給されるＡｌの原子数がＶｃｕ中のＣｕの原子数に対して固溶限界以下になることを意味する。例えば、ビアプラグ２６の底面形状が直径１０ｎｍの円で、ｔｃｕが１５０ｎｍの場合には、配線溝２２の底面に供給されるＡｌの膜厚ｔＡｌは約５０ｎｍ以下になる。
【００２６】
上述した範囲でＡｌを第１の配線層１５上に供給することにより、ビアホール２３の底面における結晶欠陥が存在するＣｕの結晶粒界１５ａはＡｌと選択的に結合して粒界エネルギーを下げ、結晶粒界１５ａにのみ安定してＣｕ−Ａｌ金属間化合物５１が形成される。しかも余剰のＡｌはＣｕに対する固溶限界濃度以下のため、結晶粒界１５ａ以外の部分にＣｕ−Ａｌ金属間化合物が形成されることはなく、第１の配線層１５の実効的な抵抗率は上昇しなくなる。つまり、ビアプラグ２６の真下に位置する結晶粒界１５ａが安定になるので、半導体装置の製造工程における熱処理工程や高温の動作時においても、結晶粒界１５ａの結晶乱れが発生せず、ボイドの成長を抑制でき、ストレスマイグレーションによる第１の配線層１５と第２の配線層２５との接続不良の問題点を解決できる。
【００２７】
本実施例では第１及び第２層間絶縁膜１２、２１としてＳｉＯＣを用いているが、ＳｉＯＣに限らず、ＳｉＯ２膜、ポリメチルシロキサン膜、ポリアリーレンエーテル膜などの有機膜、フッ素化有機膜、あるいはこれら絶縁膜に空孔を導入して誘電率を低減したいわゆるポーラスｌｏｗ−ｋ膜などの各種の層間絶縁膜材料を用いて良い。またこれらの層間絶縁膜材料を組み合わせて層間絶縁膜を形成することも可能である。その一例を図４に示す。図４において、図１と同一構成部分には同一符号を付す。図４に示すように、第１の層間絶縁膜１２に有機膜６１とＳｉＯ２膜６２の積層膜を用い、第２の層間絶縁膜２１にＳｉＯＣ膜６０、有機膜６１、及びＳｉＯ２膜６２の積層膜を用いても良い。
【００２８】
また、誘電率を低減するために、層間絶縁膜にｌｏｗ−ｋ膜などを使用した場合には高い吸湿性を有すること、更に密度の低い多孔質の絶縁膜（ポーラスｌｏｗ−ｋ膜）を使用した場合には膜内に水分が存在することにより、バリアメタル層を酸化させるため、配線層を構成するＣｕ層とバリアメタル層間の界面の密着強度を弱化させ、上述した第１モードのストレスマイグレーションによる接続不良の問題を発生させる。
【００２９】
これに対し本実施例は、図１及び図２に示すように、配線溝２２及びビアホール２３の内壁面とバリアメタル層２４との間に第１の材料を含む薄膜５０を形成している。従って、この薄膜５０によってバリアメタル層２４の酸化が防止され、これにより配線層２５及びビアプラグ２６を構成するＣｕとバリアメタル層２４間の界面の密着強度が維持され、脱ガスのための熱処理工程や密着層を挿入する工程などを追加することなく、容易に第１モードのストレスマイグレーションによる配線相互間の接続不良の問題を解決できる。
【００３０】
次に上記本実施例による半導体装置の製造方法について、図５乃至図７を参照して説明する。
【００３１】
まず、内部に回路素子が配置された半導体基板１１上に図示しない絶縁膜を形成し回路素子に接続されたコンタクトプラグを形成した後、絶縁膜上にＳｉＯＣからなる第１の層間絶縁膜１２を化学気相成長（ＣＶＤ）法等の技術により全面に形成し、化学機械研磨（ＣＭＰ）法等により平坦化する。続いて、第１の層間絶縁膜１２にリソグラフィ技術及びエッチング技術を用いて第１の配線層用の配線溝１３を形成する。その後、配線溝１３表面を含む第１の層間絶縁膜１２上の全面にＴａからなるバリアメタル層１４をスパッタ法により形成し、更にこのバリアメタル層１４上の全面にＣｕの金属膜をめっき法等により堆積させる。配線溝１３にＣｕを埋め込むようにＣＭＰ法により平坦化し、バリアメタル層１４を介して配線溝１３内に埋め込まれたＣｕから成る第１の配線層１５を形成する（図５（ａ））。
【００３２】
次に、第１の層間絶縁膜１２及び第１の配線層１５上の全面にＳｉＣＮからなる第１の拡散防止絶縁膜２０とＳｉＯＣからなる第２の層間絶縁膜２１をＣＶＤ法等で順次堆積させる（図５（ｂ））。
【００３３】
続いて、リソグラフィ技術及び異方性の反応性イオンエッチング（ＲＩＥ）技術によって第１の配線層１５上の第２の層間絶縁膜２１及び第１の拡散防止絶縁膜２０の積層膜に、配線溝２２、並びにデュアルダマシン構造の第２の配線層用の配線溝２２とビアホール２３を形成する（図６（ａ））。
【００３４】
次に、ビアホール２３の底面における膜厚が３０ｎｍとなるようにＡｌ薄膜５０をスパッタ法によりビアホール２３の内壁面、ビアホール２３内に露出された第１の配線層１５の表面部分、配線溝２２の内壁面及び第２の層間絶縁膜２１上に成膜し（図６（ｂ））、その後、半導体基板１１を３３０℃に加熱してビアホール２３の底面のＡｌ薄膜５０からＡｌを第１の配線層１５内に拡散させる。そして半導体基板１１を室温まで冷却し、ビアホール２３の底面に露出した第１の配線層１５部分に存在する結晶粒界１５ａにＣｕ−Ａｌ金属間化合物５１を析出させる（図７（ａ））。
【００３５】
続いてＣｕに対し拡散防止膜となるバリアメタル層２４及び図示しないＣｕ電解めっきの給電層となるＣｕ膜をＡｌ薄膜５０上に順次スパッタ法により成膜する。更に電解めっき法により配線溝２２及びビアホール２３内にＣｕを埋め込み、ＣＭＰ法を用いて配線溝２２及びビアホール２３内部以外のＣｕ膜、バリアメタル膜２４、Ａｌ薄膜５０を除去すると共に平坦化し、配線溝２２内にＣｕから成る第２の配線層２５及びビアホール２３内に第１の配線層１５と第２の配線層２５を相互接続するためのＣｕから成るビアプラグ２６を形成する（図７（ｂ））。
【００３６】
更に、この第２の層間絶縁膜２１上に第２の拡散防止絶縁膜２７、第３の層間絶縁膜２８を形成することにより、図１に示す半導体装置を得る。なお、図６（ａ）乃至図７（ｂ）の工程を所望の回数繰り返すことによって、任意の配線層数を有するＣｕ多層配線を形成することができる。
【００３７】
上記実施例の半導体装置によれば、ビアプラグの真下の第１の配線層部分に存在する結晶粒界のみに選択的に、第１の材料を拡散し、その結晶粒界にＣｕ−Ａｌ金属間化合物が形成させている。そのため、ビアプラグの真下の第１の配線層部分の結晶粒界が安定になり、熱処理などによっても結晶性が乱れないようにすることができ、更に、第１の材料を含む薄膜を配線溝及びビアホールの内壁面とバリアメタル層との間に形成することによって、配線層及びビアプラグとバリアメタル層との密着強度の劣化が防止され、別途の工程を必要とせずにバリアメタル層とＣｕ配線層及びビアプラグ間の界面の密着強度が維持できるので、ストレスマイグレーションによるボイドの成長を抑制して配線相互間の接続不良を防止することができる。
【００３８】
また、ビアホールの真下の配線層部分の結晶粒界以外の配線層部分にはＣｕ−Ａｌ金属間化合物が形成されないので、配線層の実効的な抵抗率の上昇は殆どない。
【実施例２】
【００３９】
続いて上記第１の実施例の変形例である本発明の第２の実施例について、図８及び図９を参照して説明する。
【００４０】
図８及び図９は、本実施例による半導体装置の要部の断面構造を示す図である。上記第１の実施例と同一構成部分には、同一符号を付してその部分の説明は省略し、異なる構成部分について説明する。
【００４１】
図８に示すように、本実施例の半導体装置では、第２の配線層７５及びビアプラグ７６を、Ｃｕに代えてＡｌを主材料とした配線材料で形成している。また、第２の層間絶縁膜２１にビアホール２３を形成し、このビアホール２３の内壁面に形成したＡｌ薄膜５０及びバリアメタル層２４を介してビアホール２３内にＡｌＣｕ合金（５原子％のＣｕを含む）を埋め込んでビアプラグ７６を形成している。また、このビアプラグ７６上面を含む第２の層間絶縁膜２１上にＡｌ薄膜５０及びバリアメタル層２４を介してＡｌＣｕ合金から成る第２の配線層７５をビアプラグ７６と一体的に形成している。そして第２の配線層７５を含む第２の層間絶縁膜２１上に第３の層間絶縁膜２８が形成されている。
【００４２】
本実施例においても、図９に示すように、ストレスマイグレーションによるボイドの成長を防止するために第１の配線層１５を構成するＣｕの結晶粒界１５ａ、１５ｂのうち、ビアホール２３内のビアプラグ７６の真下に存在する第１の配線層１５部分の結晶粒界１５ａのみに選択的に、Ａｌ薄膜５０を構成するＡｌが拡散され、上記第１の実施例と同様に結晶粒界１５ａにＣｕ−Ａｌ金属間化合物５１を形成させている。
【００４３】
次に本実施例の半導体装置の製造方法について図１０乃至図１３を参照して説明する。図１０（ｂ）までは第１の実施例の図５（ｂ）までと同一の工程であるため説明を省略し、その以降の工程から説明する。
【００４４】
半導体基板１１上の第１の層間絶縁膜１２に形成された配線溝１３内にバリアメタル層１４を介してＣｕから成る第１の配線層１５が埋め込み形成され、この第１の層間絶縁膜１２及び第１の配線層１５上に第１の拡散防止絶縁膜２０及び第２の層間絶縁膜２１が積層形成される（図１０（ａ）、図１０（ｂ））。ここでは、第１の層間絶縁膜１２及び第２の層間絶縁膜２１にＳｉＯ２、第１の拡散防止絶縁膜２０にＳｉＮをそれぞれ用いた。
【００４５】
次に、リソグラフィ技術及びＲＩＥ技術によって第１の配線層１５上の第２の層間絶縁膜２１及び第１の拡散防止絶縁膜２０の積層膜にビアホール２３を形成する（図１１（ａ））。
【００４６】
続いて、ビアホール２３の底面における膜厚が３０ｎｍとなるようにＡｌ薄膜５０をスパッタ法によりビアホール２３の内壁面、ビアホール２３内に露出された第１の配線層１５の表面部分、第２の層間絶縁膜２１上に成膜し（図１１（ｂ））、その後、半導体基板１１を３３０℃に加熱してビアホール２３の底面のＡｌ薄膜５０からＡｌを第１の配線層１５内に拡散させる。そして半導体基板１１を室温まで冷却し、ビアホール２３の底面に露出した第１の配線層１５部分に存在する結晶粒界１５ａにＣｕ−Ａｌ金属間化合物５１を析出させる（図１２（ａ））。
【００４７】
次に、ＡｌとＣｕの相互拡散を防止するためにバリアメタル層２４及びＡｌＣｕ合金７０を加熱スパッタ法により成膜する（図１２（ｂ））。この時、加熱温度は４００℃にしてＡｌＣｕ合金７０を成膜する。次にリソグラフィ技術およびＲＩＥ技術を用いてＡｌＣｕ合金層７０、バリアメタル層２４及びＡｌ薄膜５０をパターニングすることにより、第２の層間絶縁膜２１上にＡｌＣｕ合金から成る第２の配線層７５を形成し、ビアホール２３内に第１の配線層１５と第２の配線層７５との相互接続するためのＡｌＣｕ合金から成るビアプラグ７６を形成する（図１３）。
【００４８】
更に、第２の配線層７５を含む第２の層間絶縁膜２１上にＳｉＯ２等の第３の層間絶縁膜２８を形成することにより、図８に示す半導体装置を得る。
【００４９】
上記第２の実施例においても、上記第１の実施例と同様の効果が得られる。
【００５０】
なお、上記第２の実施例において、層間絶縁膜はＳｉＯ２に限らず、ＳｉＯＣ膜やポーラスｌｏｗ−ｋ膜などを用いることが可能であり、また図４に示したように複数の層間絶縁膜材料を組み合わせて形成することも可能である。
【００５１】
また、本発明の第１の実施例と第２の実施例ともに、例えばバリアメタルなどを成膜する時にスパッタ法を利用しているが、この他にもＣＶＤ法やＣＶＤ法の変形であるＡＬＤ法などを利用することも可能である。
【００５２】
更に、バリアメタル層としてＴａを例に挙げて説明したが、ＴａＮ、ＴｉＮ、ＴｉＳｉＮ、ＷＮなどの金属または金属化合物材料あるいはこれらの積層構造のいずれを用いても同様の効果を得ることができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施例に係る半導体装置の要部を示す断面図。
【図２】本発明の第１の実施例に係る半導体装置の第１の配線層とビアプラグとの部分を拡大して示す拡大断面図。
【図３】本発明の第１の実施例に係る半導体装置の第１の配線層とビアプラグとの部分を模式的に示す斜視図。
【図４】本発明の第１の実施例の変形例に係る半導体装置の要部を示す断面図。
【図５】本発明の第１の実施例に係る半導体装置の製造工程を示す工程断面図。
【図６】本発明の第１の実施例に係る半導体装置の製造工程を示す工程断面図。
【図７】本発明の第１の実施例に係る半導体装置の製造工程を示す工程断面図。
【図８】本発明の第２の実施例に係る半導体装置の要部を示す断面図。
【図９】本発明の第２の実施例に係る半導体装置の第１の配線層とビアプラグとの部分を拡大して示す拡大断面図。
【図１０】本発明の第２の実施例に係る半導体装置の製造工程を示す工程断面図。
【図１１】本発明の第２の実施例に係る半導体装置の製造工程を示す工程断面図。
【図１２】本発明の第２の実施例に係る半導体装置の製造工程を示す工程断面図。
【図１３】本発明の第２の実施例に係る半導体装置の製造工程を示す工程断面図。
【符号の説明】
【００５４】
１１  半導体基板
１２  第１の層間絶縁膜
１３、２２  配線溝
１４、２４  バリアメタル層
１５  第１の配線層
１５ａ、１５ｂ  結晶粒界
２０  第１の拡散防止絶縁膜
２１  第２の層間絶縁膜
２３  ビアホール
２５、７５  第２の配線層
２６、７６  ビアプラグ
２７  第２の拡散防止絶縁膜
２８  第３の層間絶縁膜
５０  第１の材料を含む薄膜
５１  金属間化合物
６０  ＳｉＯＣ膜
６１  有機膜
６２  ＳｉＯ２膜
７０  ＡｌＣｕ合金
Ｓ  ビアホール２３の底面の面積
ｔｃｕ  第１の配線層の膜厚
【図１】
2006270080.tif 000003
【図２】
2006270080.tif 000004
【図３】
2006270080.tif 000005
【図４】
2006270080.tif 000006
【図５】
2006270080.tif 000007
【図６】
2006270080.tif 000008
【図７】
2006270080.tif 000009
【図８】
2006270080.tif 000010
【図９】
2006270080.tif 000011
【図１０】
2006270080.tif 000012
【図１１】
2006270080.tif 000013
【図１２】
2006270080.tif 000014
【図１３】
2006270080.tif 000015