(57)【要約】【目的】  パネル駆動の周波数を低くしつつ映像表示パネルの動画表示のボケを低減できる映像表示装置を提供する。【構成】  第ｍ＋ｎラインに入力映像を表示するときには、第ｎラインに黒映像を表示する。ここで、ｍ＝１以上の整数、ｎ＝１，２，３，…，Ｐ（Ｐ＝パネル全ライン数）とし、ｍ＋ｎ＞Ｐのときには、第｛（ｍ＋ｎ）−Ｐ｝ラインに入力映像が表示される。図２では、ｍ＝４としている。そして、第５ライン（ｍ＋ｎ＝５，ｎ＝１）目に入力映像が表示されるとき、第１ライン（ｎ＝１）に黒映像が表示される。また、ｎ＝１３のとき、ｍ＋ｎ＝１７＞Ｐ（１６）となり、第１ラインに入力映像が表示され、第１３ラインに黒映像が表示される。これにより、４ライン分の帯状の映像表示領域が画面上から画面下方に向かってスクロールするような表示が実現される。【選択図】        図２
2006113305.tif 000002
【特許請求の範囲】
【請求項１】
映像表示パネルの各ラインに順次に入力映像を表示し、第ｍ＋ｎラインに入力映像を表示するときには、第ｎラインに黒映像を表示するように構成された（ただし、ｍ＝１以上の整数、ｎ＝１，２，３，…，Ｐ（Ｐ＝映像表示のパネル全ライン数）とし、ｍ＋ｎ＞Ｐのときには、第｛（ｍ＋ｎ）−Ｐ｝ラインに入力映像が表示される）ことを特徴とする映像表示装置。
【請求項２】
請求項１に記載の映像表示装置において、シフトレジスタとラッチとを備えた映像書込ドライバ、及びシフトレジスタを備えたライン選択ドライバを有し、前記映像書込ドライバのシフトレジスタに１ライン映像を書き込んでいる期間中（１ライン映像書込期間中）の略中程で前記ラッチにリセットパルスを与えることにより、１ライン映像書込期間中の前半で入力映像を書き込み、後半で黒映像を書き込み、且つ、前記ライン選択ドライバは、１ライン映像書込期間中の前半で第ｍ＋ｎラインを選択し、後半で第ｎラインを選択するように構成されたことを特徴とする映像表示装置。
【請求項３】
請求項１又は請求項２に記載の映像表示装置において、前記映像表示パネルはＲ個領域（Ｒは２以上の整数）を個別点灯できるバックライトを備えて成り、映像表示中のラインに対応する領域を含む一つ又は複数領域（最大数はＲ−１）が点灯されるように構成されたことを特徴とする映像表示装置。
【請求項４】
請求項１乃至請求項３のいずれかに記載の映像表示装置において、前記映像表示パネルの画素応答速度を考慮したオーバードライブを行うように構成されたことを特徴とする映像表示装置。
【請求項５】
請求項１乃至請求項４のいずれかに記載の映像表示装置において、前記映像表示パネルは、液晶表示パネルであることを特徴とする映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示パネルなどのホールド型の映像表示装置に関する。
【背景技術】
【０００２】
従来の液晶表示パネルの駆動方法（走査方法）を図７に示す。この図では、説明を簡単にするために、液晶表示パネルの走査線数を１６本とし、１枚の画像を表示するのに要する時間を約１６．６８ｍｓとしている。この場合のフィールド周波数は５９．９４Ｈｚとなる。実際の液晶表示パネルにおいては、ＶＧＡパネルの走査線数は４８０本、ＸＧＡパネルの走査線数は７６８本である。従来のパネル駆動方法では、映像は、ライン１，ライン２，ライン３，…のごとく、順次にラインに表示され、最後にライン１６に表示され、第１フィールドの表示が終了する。第２フィールドにおいても、同様の書込を行う。この場合、各ラインに書き込まれた映像は第２フィールドで次の映像が書き込まれるまでの１６．６８ｍｓは映像をホールド表示することになる。しかも、液晶の応答時間が遅いため、第２フィールドの映像の書き込みと同時に表示は切り替わらない。これらの理由により、第２フィールドの表示はあたかも第１フィールドと第２フィールドとの映像が加算されたような映像となり、動画像においては二重像或いは動画ボケとして視覚される。
【０００３】
このようなホールド型表示素子である液晶表示パネルにおける動画特性を改善するための手法として、間欠表示手法とオーバードライブ手法とが従来より提案されている。間欠表示手法は液晶表示パネルの駆動方法をインパルス駆動に近づけて動画特性を改善する手法であり、オーバードライブ手法は液晶分子の粘性に起因する応答速度を速めて動画特性を改善する手法である（例えば、非特許文献１参照）。
【０００４】
図８にインパルス駆動の一例を示す。この図に示す手法は４倍速間欠駆動と呼ばれている。４倍速の間欠駆動（映像表示期間は４．１７ｍｓ）の場合、入力映像信号（ＮＴＳＣの場合、フィールド周波数は５９．９４Ｈｚ）をフィールドメモリに入力して４倍の速度で読み出すことにより、フィールド周波数を２３９．７６Ｈｚにアップさせ、入力の１フィールド期間に４枚の画像を作る。表示においては、１枚目の画像を表示した後、残りの３枚分については強制的に黒レベルの映像を表示する。これにより、映像表示期間は４．１７ｍｓとなり、インパルス駆動に近づいたものとなる。この場合の液晶表示パネルの駆動のためのクロック周波数は下式で与えられる。
【０００５】
クロック周波数＝13.5MHz ×４×(768/240) ×(1024/720)
＝245.76MHz 
ここで、１３．５ＭＨｚとは、ＮＴＳＣ信号のサンプリング周波数であり、４はフィールド周波数を４倍にすることを意味し、 (７６８／２４０) は垂直スケーリング率であり、（１０２４／７２０）は水平スケーリング率である。これらを乗算したものがパネル駆動のクロック周波数となる。なお、２倍速間欠駆動では、１２２．８８ＭＨｚとなる。この例は、ＸＧＡパネル（７６８×１０２４）にＮＴＳＣ信号を表示する例であるが、ＷＸＧＡ（７６８×１２８０）の場合には更にそのクロック周波数は更に高くなる。
【０００６】
なお、１枚目を表示するときにはバックライトを４倍の明るさで点灯し、残りの３枚の黒表示に際してはバックライトをＯＦＦすることにより、バックライトのトータルの平均消費電力を増加させずに倍速間欠駆動による輝度低下を防止するようにしている。
【非特許文献１】社団法人映像情報メディア学会東海支部による講習会テキスト「次世代平面ディスプレイの展望」  ２００３年１月２２日発行
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、ホールド型表示素子に対する従来の技術では、フィールドメモリを有する映像信号処理回路が必要になる。また、液晶表示パネルを駆動するクロック周波数が非常に高くなる。
【０００８】
この発明は、上記の事情に鑑み、パネル駆動のクロック周波数を低くしつつ映像表示パネルの動画表示のボケを低減できる映像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明の映像表示装置は、上記の課題を解決するために、映像表示パネルの各ラインに順次に入力映像を表示し、第ｍ＋ｎラインに入力映像を表示するときには、第ｎラインに黒映像を表示するように構成された（ただし、ｍ＝１以上の整数、ｎ＝１，２，３，…，Ｐ（Ｐ＝映像表示のパネル全ライン数）とし、ｍ＋ｎ＞Ｐのときには、第｛（ｍ＋ｎ）−Ｐ｝ラインに入力映像が表示される）ことを特徴とする。
【００１０】
上記の構成であれば、或るラインに対して映像が書き込まれた後、１ラインの書込時間×ｍの経過後には、当該或るラインに対して黒映像が書き込まれるので、インパルス駆動に近づいた表示を実現できる。また、従来の４倍速間欠駆動等に比べてパネル駆動のクロック周波数を低く抑えることができる。
【００１１】
上記構成の映像表示装置において、シフトレジスタとラッチとを備えた映像書込ドライバ、及びシフトレジスタを備えたライン選択ドライバを有し、前記映像書込ドライバのシフトレジスタに１ライン映像を書き込んでいる期間中（１ライン映像書込期間中）の略中程で前記ラッチにリセットパルスを与えることにより、１ライン映像書込期間中の前半で入力映像を書き込み、後半で黒映像を書き込み、且つ、前記ライン選択ドライバは、１ライン映像書込期間中の前半で第ｍ＋ｎラインを選択し、後半で第ｎラインを選択するように構成されていてもよい。
【００１２】
また、これら構成の映像表示装置において、前記映像表示パネルはＲ個領域（Ｒは２以上の整数）を個別点灯できるバックライトを備えて成り、映像表示中のラインに対応する領域を含む一つ又は複数領域（最大数はＲ−１）が点灯されるように構成されていてもよい。また、これら構成の映像表示装置において、前記映像表示パネルの画素応答速度を考慮したオーバードライブを行うように構成されていてもよい。また、これら構成の映像表示装置において、前記映像表示パネルが液晶表示パネルである場合に特に良好な効果が得られる。
【発明の効果】
【００１３】
この発明によれば、パネル駆動の周波数を低くしつつ映像表示パネルの動画表示のボケを低減できるという効果を奏する。
【発明を実施するための最良の形態】
【００１４】
以下、この発明の実施形態の液晶映像表示装置を図１乃至図６に基づいて説明する。
【００１５】
図１は液晶映像表示装置１のモジュール内部構成を示したブロック図である。この図では、説明を簡単にするために、液晶表示パネル１１の各走査線（ライン）のピクセル数を２５個とし、ライン数を１６本とし、１枚の画像を表示するのに要する時間を約１６．６８ｍｓとしている。この場合のフィールド周波数は５９．９４Ｈｚとなる。実際の液晶表示パネルにおいては、ＶＧＡパネルの走査線数は４８０本、ＸＧＡパネルの走査線数は７６８本である。
【００１６】
液晶表示パネル１１における各ラインの選択はゲートドライバ１２によって行われる。各ラインへの映像信号供給はソースドライバ１３によって行われる。入力映像信号はＲＧＢのディジタル映像信号であり、一般的には２４ビット（８ビット×３＝２４ビット）で構成される。まず、この入力映像信号はピクセルクロックＣＫに同期してソースドライバ１３のシフトレジスタ１３ａに入力される（図１ではタイミングコントローラ１４からシフトレジスタ１３ａのクロック入力ラインへの結線を省略している）。なお、実際のシフトレジスタ１３ａの個数はＸＧＡの場合、１０２４個である。ＸＧＡを例にすると、水平の第１画素から第１０２４画素までの全てがシフトレジスタ１３ａに取り込まれたタイミングで全画素データ（第１画素から第１０２４画素）が次段のラッチ１３ｂに取り込まれ、これと同時にＤ／Ａコンバータ１３ｃに入力される。これらラッチ１３ｂ及びＤ／Ａコンバータ１３ｃも水平画素数だけ存在する（ＸＧＡでは１０２４）。
【００１７】
そして、Ｄ／Ａコンバータ１３ｃから各画素のアナログレベルの電圧値（映像信号）が出力されると同時にゲートドライバ１２からライン選択パルスが出力され、各ラインに前記電圧値が印加される。例えば、第２ラインの映像信号がシフトレジスタ１３ａ→ラッチ１３ｂ→Ｄ／Ａコンバータ１３ｃへと移動し、第２ライン選択パルスが第２ラインに入力されると、第２ラインに第２ラインの映像が表示されることになる。以下、同様の動作を繰り返す。ただし、この発明においては、ラッチ１３ｂにはダイレクトリセット機能が設けられており、タイミングコントローラ１４はラッチリセット信号の出力制御及びゲートドライバ１２におけるライン選択パルスの出力制御を行う。この出力制御により実現される液晶表示パネル１１の駆動方法（走査方法）を図２に示す。この図では、説明を簡単にするために、図１と同様、液晶表示パネルの走査線数を１６本とし、１枚の画像を表示するのに要する時間を約１６．６８ｍｓとしている。
【００１８】
図２に示すように、映像は、基本的には、ライン１，ライン２，ライン３，…のごとく、順次にラインに表示される。ただし、第ｍ＋ｎラインに入力映像を表示するときには、第ｎラインに黒映像を表示する。ここで、ｍ＝１以上の整数（一定数とする）、ｎ＝１，２，３，…，Ｐ（Ｐ＝パネル全ライン数）とし、ｍ＋ｎ＞Ｐのときには、第｛（ｍ＋ｎ）−Ｐ｝ラインに入力映像が表示される。図２では、ｍ＝４としている。そして、第５ライン（ｍ＋ｎ＝５，ｎ＝１）目に入力映像が表示されるとき、第１ライン（ｎ＝１）に黒映像が表示される。また、ｎ＝１３のとき、ｍ＋ｎ＝１７＞Ｐ（１６）となり、第１ラインに入力映像が表示され、第１３ラインに黒映像が表示される。これにより、４ライン分の帯状の映像表示領域が画面上から画面下方に向かってスクロールするような表示が実現される。そして、各ラインに入力映像を表示している期間Ｔ（ｍｓ）は、フィールド周期をＱ（ｍｓ）とした場合、下記の式で表される。
【００１９】
Ｔ＝（ｍ／Ｐ）×Ｑ
この実施例では、ｍ＝４、Ｐ＝１６、Ｑ＝１６．６８ｍｓであるので、
Ｔ＝（４／１６）×１６．６８＝４．１７ｍｓとなる。
【００２０】
また、かりにｍ＝８とすれば、
Ｔ＝（８／１６）×１６．６８＝８．３４ｍｓとなる。
【００２１】
各ラインにおける入力映像表示と黒表示とのタイミングチャートを図３に示す。入力映像（ＲＧＢディジタル信号）はイネーブル信号（ＥＮ）がhighの期間にソースドライバ１３のシフトレジスタに取り込まれる。イネーブル信号（ＥＮ）がhighの期間はＸＧＡではピクセルクロックの１０２４個分ある。先述のごとく、ソースドライバ１３のラッチ１３ｂにはダイレクトリセット機能が設けられている。タイミングコントローラ１４は、ラッチリセット信号（sauce driver reset）及びゲートドライバ１２におけるライン選択パルスの出力制御を行う。
【００２２】
すなわち、図１及び図３から分かるように、ソースドライバ１３のシフトレジスタ１３ａに１ライン映像を書き込んでいる期間中（１ライン映像書込期間中）の略中程で前記ラッチリセット信号を与える。これにより、１ライン映像書込期間中の前半で映像信号の出力が行われ、後半で黒レベルの出力が行われる。更に、これと同期して、前記ゲートドライバ１２は、１ライン映像書込期間中の前半で第ｍ＋ｎラインを選択し、後半で第ｎラインを選択する。例えば、第ｍ＋１ライン（第５ライン）が選択されるとき、当該ラインに対しては１ライン映像書込期間中の前半で映像が書き込まれ、この１ライン映像書込期間中の後半では第１ラインが選択されて黒が書き込まれる。
【００２３】
ここで、ゲートドライバ１２のシフトレジスタに１パルス信号を入力してシフトクロックを動作させれば、前記１パルス信号は順次に次段へと移動していくことになる。また、例えば、前記１パルス信号に１クロック分遅れて別の１パルス信号をシフトレジスタに入力すれば、２つの１パルス信号が１クロック分の間隔を保って順次に次段へと移動していくことになる。すなわち、１ライン映像書込期間中の所望の二つのラインを選択することができる。そして、図４に示すように、ゲートドライバ１２のシフトレジスタが１６ラインの２倍である３２段から成り、通常のライン選択クロックの２倍のクロック（１ライン映像書込期間の２倍の周波数）で動作する場合を想定する。また、偶数段がライン選択として機能し、奇数段はライン選択として機能しないもの（ダミー）とする。図４（ａ）の状態では、第５ラインが選択されることになる。そして、次のクロックでは、同図（ｂ）に示すように、第１ラインが選択される。すなわち、このようなゲートドライバ１２であれは、１ライン映像書込期間中の前半で第ｍ＋ｎラインを選択し、後半で第ｎラインを選択することができる。勿論、このような構成のゲートドライバ１２に限定されるものではない。
【００２４】
従来技術の項でも説明したが、液晶分子の粘性に起因する応答速度を速めて動画特性を改善するオーバードライブ手法が知られている。この発明においてもオーバードライブ手法を取り入れることで、更に動画特性が向上する。図５に示すように、液晶ディスプレイ（ＬＣＤ）の応答の理想波形に対して、通常ドライブ（通常電圧）での液晶応答は、図の「改善前の波形」で示される応答となる。これに対し、通常電圧よりも高い電圧を印加するオーバードライブ駆動を行うことにより、図の「改善後の波形」で示される応答が得られる。オーバードライブの実現には、例えば、フレームメモリとルックアップテーブルとを有し、前記ルックアップテーブルのオーバードライブデータが前フレームデータ（開始データ）と入力データ（目標データ）の関係を元にして設定されている構成が知られている。しかしながら、この発明では、各画素は前記ラッチリセット信号によって常に黒表示（黒レベル）の状態を経るため、前フレームを考慮する必要がなく、オーバードライブのための構成の簡素化が図れる。
【００２５】
図６はこの発明の実施形態のバックライトの構成例及び制御例を示している。この例では、蛍光灯バックライトを６本有し、各蛍光灯バックライトを個別にＯＮ／ＯＦＦ駆動する構成としている。すなわち、映像表示中のラインに対応した位置の蛍光灯バックライトはＯＮし、黒表示中のラインに対応した位置の蛍光灯バックライトはＯＦＦする制御を行う。バックライト制御部は、例えば、垂直同期信号のタイミングに一致した信号を入力し、この信号を基準に順次に一つ又は複数の蛍光灯バックライトを所定期間点灯させる制御を行う。このような制御により、消費電力を抑えつつ輝度向上を図ることができる。また、例えば、液晶表示パネルのライン数に一致した数に分割されたＥＬ（エレクトロルミネッセンス）をバックライトとし、各ＥＬを個別にＯＮ／ＯＦＦ駆動する。バックライト制御部は、ライン選択パルスに同期して各ＥＬ（表示中のラインに対応した位置に配置されているＥＬ）を例えば４．１７ｍｓの期間点灯させる。なお、ＸＧＡパネルの場合、ＥＬを７６８本に分割することになる。勿論、液晶表示パネルのライン数に一致した数に分割することに限定されるものではなく、例えば、液晶表示パネルの複数ラインにつき一つの割合でＥＬを分割する構成としてもよい。また、ＥＬに限らず、発光ダイオードなどを用いてもよい。
【００２６】
なお、上記実施例では、ｍ＝４として説明したが、これに限定されるものではない。実際の映像表示パネルのライン数と動画表示のボケ低減の観点から実験的にｍを求めればよい。また、この発明の映像表示装置は、直視型ディスプレイに限らず、プロジェクタとして構成することも可能である。
【図面の簡単な説明】
【００２７】
【図１】この発明の実施形態の液晶映像表示装置のモジュール内部構成を示したブロック図である。
【図２】図１の液晶表示パネルの駆動方法（走査方法）を示した説明図である。
【図３】図１の液晶表示パネルにおける映像表示と黒表示のタイミングを示したタイミングチャートである。
【図４】図１のゲートドライバの動作例を示した説明図である。
【図５】この発明の実施形態のオーバードライブの説明図である。
【図６】この発明の実施形態のバックライトの点灯制御例を示した説明図である。
【図７】従来の液晶表示パネルの駆動方法（走査方法）を示した説明図である。
【図８】従来の液晶表示パネルの間欠駆動方法を示した説明図である。
【符号の説明】
【００２８】
１    液晶映像表示装置
１１  液晶表示パネル
１２  ゲートドライバ
１３  ソースドライバ
１４  タイミングコントローラ
【図１】
2006113305.tif 000003
【図２】
2006113305.tif 000004
【図３】
2006113305.tif 000005
【図４】
2006113305.tif 000006
【図５】
2006113305.tif 000007
【図６】
2006113305.tif 000008
【図７】
2006113305.tif 000009
【図８】
2006113305.tif 000010