(57)【要約】【課題】位相誤差の発生を回避しつつ、回路規模を削減する。【解決手段】Ｉ，Ｑ信号をＮ角形クリッピング処理する電力クリッピング回路は、Ｉ，Ｑ信号の１周期あたりＮ／４回行う選択動作のうち１回目は入力Ｉ，Ｑ信号を選択し、残りの回はフィードバック信号を選択するＳＥＬ２０１，２０２と、信号振幅をクリップレベルに基づいて制限する方形クリッピング回路２０３と、信号を位相回転させる位相回転回路２０４と、Ｎ／４回の位相回転後の信号の振幅を調整する振幅スケール回路２０６と、クリップレベル、及び位相回転の角度を制御する制御信号を出力する制御回路とを有する。選択動作とクリッピング処理と位相回転と制御回路によるクリップレベル及び制御信号の切り替えとを、Ｉ，Ｑ信号の１周期あたりＮ／４回行う。【選択図】  図２
2006270874.tif 000002
【特許請求の範囲】
【請求項１】
入力ベースバンド信号をＮ＝２×（ｎ＋２）（ｎは０，１，２，・・・・）角形クリッピング処理する電力クリッピング回路であって、
前記入力ベースバンド信号の１周期あたりＮ／４回行う選択動作のうち１回目は前記入力ベースバンド信号を選択して出力し、残りの回はフィードバック信号を選択して出力する第１の選択回路と、
この第１の選択回路の出力信号の振幅をクリップレベルに基づいて制限する方形クリッピング回路と、
この方形クリッピング回路によりクリッピング処理された信号を位相回転させ、位相回転させた信号を前記フィードバック信号として前記第１の選択回路に出力する位相回転回路と、
この位相回転によって信号振幅が変化した分が元に戻るように、前記位相回転回路によるＮ／４回の位相回転後の信号の振幅を調整する振幅スケール回路と、
前記クリップレベル、及び前記位相回転の角度を制御する制御信号を出力する制御回路とを有し、
前記第１の選択回路による選択動作と、前記方形クリッピング回路によるクリッピング処理と、前記位相回転回路による位相回転と、前記制御回路によるクリップレベル及び制御信号の切り替えとが、前記入力ベースバンド信号の１周期あたりＮ／４回行われることを特徴とする電力クリッピング回路。
【請求項２】
請求項１記載の電力クリッピング回路において、
前記Ｎ／４回の各回において前記制御回路から出力されるＮ／４個のクリップレベルは、前記位相回転によって変化する各回の信号振幅に応じてそれぞれ予め決定されることを特徴とする電力クリッピング回路。
【請求項３】
請求項１記載の電力クリッピング回路において、
前記入力ベースバンド信号は、Ｉ信号（同相信号）とＱ（直交信号）とからなる複素表現のベースバンド信号であることを特徴とする電力クリッピング回路。
【請求項４】
請求項１記載の電力クリッピング回路において、
さらに、前記第１の選択回路と前記方形クリッピング回路と前記位相回転回路と前記振幅スケール回路との遅延時間分だけ前記入力ベースバンド信号を遅延させるタイミング調整回路と、
前記入力ベースバンド信号の大きさと所定のしきい値とを比較する比較回路と、
前記入力ベースバンド信号が前記しきい値より大きい場合に、前記振幅スケール回路から出力された多角形クリッピング処理されたベースバンド信号を選択して出力し、前記入力ベースバンド信号が前記しきい値以下の場合に、前記タイミング調整回路から出力されたベースバンド信号を選択して出力する第２の選択回路とを有することを特徴とする電力クリッピング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｗ−ＣＤＭＡ（Wideband-Code Division Multiple Access）無線通信システムの基地局などにおいて、ベースバンド信号部に使用される電力クリッピング回路に関するものである。
【背景技術】
【０００２】
ディジタル携帯電話などの無線通信システムの無線送信装置において、線形ディジタル変調回路で使用される電力増幅器は、送信する信号の振幅値に対して良好な線形性と高効率特性を有することが理想とされている。しかし、良好な線形性を持った電力増幅器を全ての送信信号に対して使用すると、回路規模や価格、消費電力の増加などによって実現性は極めて低くなる。よって、実際に用いられている電力増幅器は、ある一定のレベルまでは線形性を保つことができるが、それ以上のレベルでは線形性を保つことができずに非線形な信号を出力してしまうものとなっているのが現状である。
【０００３】
ＣＤＭＡ（Code Division Multiple Access ）やＯＦＤＭ（Orthogonal Frequency Division Multiplex ）のように複数の送信キャリアが多重されている通信方式を用いる場合は、多重後の信号のピーク電力が大きくなる。このようなピーク電力の大きな信号を、非線形性の電力増幅器で増幅する場合、非線形性の歪みが生じることによって帯域外輻射が発生し、チャネル間干渉により変調精度が劣化するので、結果として誤り率特性が劣化する。
【０００４】
そこで、電力増幅器における非線形性出力信号の発生を回避するための手法として、ベースバンド信号部で同相信号（Ｉ）と直交信号（Ｑ）のピーク電力を抑制するクリッピング回路が提案されている（例えば、特許文献１、特許文献２参照）。クリッピング処理の代表的な例としては、方形クリッピングと円形クリッピングとがある。
【０００５】
方形クリッピング処理は、非常に小さな回路規模で実現することができるが、Ｉ信号とＱ信号のそれぞれに対して独立にクリッピング処理を行うため、片方の信号がクリップレベルを超えていない場合、もう片方の信号のみをクリッピング処理してしまうことになり、Ｉ信号とＱ信号に位相誤差が生じる。この位相誤差により、変調波の変調精度が劣化して、誤り率特性も劣化する。
【０００６】
一方、円形クリッピング処理は、Ｉ信号とＱ信号の両方を位相に沿ってクリッピング処理するため、方形クリッピング処理において問題となる位相誤差は発生しないという利点がある。しかし、円形クリッピング処理は、Ｉ，Ｑ信号のビット数の増加に伴って演算処理やデータの読み出しなどの処理が増えてしまうので、回路規模や消費電力が大きくなるという欠点がある。
【０００７】
また、方形クリッピング処理や円形クリッピング処理の他に、多角形クリッピング処理が知られている。図５は、従来の１６角形クリッピング回路の構成を示すブロック図である。この１６角形クリッピング回路は、入力Ｉ，Ｑ信号をそれぞれクリップレベルＲＬで方形クリッピングする方形クリッピング回路３０１と、方形クリッピング回路３０１によりクリッピング処理されたＩ，Ｑ信号をそれぞれ＋π／４位相回転させる位相回転回路３０２と、＋π／４位相回転したＩ，Ｑ信号をそれぞれクリップレベルＲＬ×（２）1/2 で方形クリッピングする方形クリッピング回路３０３と、方形クリッピング回路３０３によりクリッピング処理されたＩ，Ｑ信号をそれぞれ−π／８位相回転させる位相回転回路３０４と、−π／８位相回転したＩ，Ｑ信号をそれぞれクリップレベルＲＬ×２×｛２−（２）1/2｝1/2 で方形クリッピングする方形クリッピング回路３０５と、方形クリッピング回路３０５によりクリッピング処理されたＩ，Ｑ信号をそれぞれ−π／４位相回転させる位相回転回路３０６と、−π／４位相回転したＩ，Ｑ信号をそれぞれクリップレベルＲＬ×２×（２）1/2×｛２−（２）1/2｝1/2 で方形クリッピングする方形クリッピング回路３０７と、方形クリッピング回路３０７によりクリッピング処理されたＩ，Ｑ信号をそれぞれ＋π／８位相回転させる位相回転回路３０８と、＋π／８位相回転したＩ，Ｑ信号の振幅を調整して出力する振幅スケール回路３０９とから構成されている。
【０００８】
【特許文献１】特開２００４−０３２４５０号公報
【特許文献２】特開２００４−３４９９４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
以上のように、従来の方形クリッピング処理では、Ｉ，Ｑ信号に位相誤差が発生するという問題点があった。
また、円形クリッピング処理では、回路規模や消費電力が大きくなるという問題点があった。
また、多角形クリッピング処理では、方形クリッピング回路と位相回転回路とからなる基本回路を直列に複数接続する必要があるので、回路規模が大きくなるという問題点があった。特に、３２角形クリッピングや６４角形クリッピングになると、多数の基本回路が必要となり、回路規模の増大はより顕著となる。
【００１０】
本発明は、上記課題を解決するためになされたもので、方形クリッピング処理で問題となる位相誤差の発生を回避しつつ、回路規模を削減することができる電力クリッピング回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、入力ベースバンド信号をＮ＝２×（ｎ＋２）（ｎは０，１，２，・・・・）角形クリッピング処理する電力クリッピング回路であって、前記入力ベースバンド信号の１周期あたりＮ／４回行う選択動作のうち１回目は前記入力ベースバンド信号を選択して出力し、残りの回はフィードバック信号を選択して出力する第１の選択回路と、この第１の選択回路の出力信号の振幅をクリップレベルに基づいて制限する方形クリッピング回路と、この方形クリッピング回路によりクリッピング処理された信号を位相回転させ、位相回転させた信号を前記フィードバック信号として前記第１の選択回路に出力する位相回転回路と、この位相回転によって信号振幅が変化した分が元に戻るように、前記位相回転回路によるＮ／４回の位相回転後の信号の振幅を調整する振幅スケール回路と、前記クリップレベル、及び前記位相回転の角度を制御する制御信号を出力する制御回路とを有し、前記第１の選択回路による選択動作と、前記方形クリッピング回路によるクリッピング処理と、前記位相回転回路による位相回転と、前記制御回路によるクリップレベル及び制御信号の切り替えとが、前記入力ベースバンド信号の１周期あたりＮ／４回行われるようにしたものである。
【００１２】
また、本発明の電力クリッピング回路の１構成例において、前記Ｎ／４回の各回において前記制御回路から出力されるＮ／４個のクリップレベルは、前記位相回転によって変化する各回の信号振幅に応じてそれぞれ予め決定されるものである。
また、本発明の電力クリッピング回路の１構成例において、前記入力ベースバンド信号は、Ｉ信号（同相信号）とＱ（直交信号）とからなる複素表現のベースバンド信号である。
また、本発明の電力クリッピング回路の１構成例は、さらに、前記第１の選択回路と前記方形クリッピング回路と前記位相回転回路と前記振幅スケール回路との遅延時間分だけ前記入力ベースバンド信号を遅延させるタイミング調整回路と、前記入力ベースバンド信号の大きさと所定のしきい値とを比較する比較回路と、前記入力ベースバンド信号が前記しきい値より大きい場合に、前記振幅スケール回路から出力された多角形クリッピング処理されたベースバンド信号を選択して出力し、前記入力ベースバンド信号が前記しきい値以下の場合に、前記タイミング調整回路から出力されたベースバンド信号を選択して出力する第２の選択回路とを有するものである。
【発明の効果】
【００１３】
本発明によれば、第１の選択回路と、方形クリッピング回路と、位相回転回路と、振幅スケール回路と、制御回路とを設け、第１の選択回路による選択動作と、方形クリッピング回路によるクリッピング処理と、位相回転回路による位相回転と、制御回路によるクリップレベル及び制御信号の切り替えとを、入力ベースバンド信号の１周期あたりＮ／４回行うことにより、従来の回路よりも小さな回路規模で多角形クリッピング処理を実現することができる。したがって、本発明の電力クリッピング回路を用いることで、例えばＣＤＭＡのように複数のチャネルを多重した信号によって生じるピーク電力信号が送信側装置の電力増幅器へ入力されたときに発生する出力信号の歪みを、比較的小さな回路規模で抑制することができる。また、多角形クリッピング処理を実現できることから、方形クリッピング処理で問題となる位相誤差の発生を回避することができる。さらに、本発明では、制御回路から出力するクリップレベル及び制御信号を変更し、入力ベースバンド信号の１周期あたりのフィードバック回数を変更することによって、状況や用途に応じて回路構成を変更することなく、方形クリッピング処理から円形に近いクリッピング処理まで様々なクリッピング処理を容易に実現することができる。
【００１４】
また、本発明では、タイミング調整回路と比較回路と第２の選択回路とを設けることにより、電力制御が必要ない小レベルの入力ベースバンド信号に対して多角形クリッピング処理を行うことを避けることができる。
【発明を実施するための最良の形態】
【００１５】
［発明の原理］
本発明の電力クリッピング回路では、まずベースバンド信号のＩ信号（同相信号）とＱ信号（直交信号）のそれぞれを多角形クリッピング回路へ入力する。多角形クリッピング回路は、方形クリッピング回路と位相回転回路と振幅スケール回路とから構成されている。多角形クリッピング回路では、まず、入力信号であるＩ，Ｑ信号を方形クリッピング回路へ入力して方形クリッピングを行う。方形クリッピング回路によりクリッピング処理したＩ，Ｑ信号を位相回転回路へ入力し、位相回転させたものをフィードバックし、再び方形クリッピング回路へ入力する。また、フィードバックした信号は位相回転回路によって元の振幅よりも大きくなっているため、大きくなった分を考慮して、フィードバック後の方形クリッピング回路のクリップレベルを外部から調整する制御を行っている。
【００１６】
入力Ｉ，Ｑ信号とフィードバック信号のうちどちらを方形クリッピング回路に入力するかを選択する処理にはセレクタを用いる。１６角形クリッピング処理の場合は、１回目の方形クリッピングをした後のＩ，Ｑ信号を＋π／４位相回転させてフィードバックし、２回目は１回目と異なるクリップレベルの方形クリッピング回路で方形クリッピングした後に−π／８位相回転させる。そして、３回目、４回目でそれぞれ−π／４位相回転、＋π／８位相回転させ、信号位相を元に戻すことで、１６角形クリッピング処理を実現することができる。８角形クリッピング処理の場合は２回のフィードバックが必要であり、３２角形クリッピング処理の場合は８回のフィードバックが必要である。したがって、Ｎ＝２×（ｎ＋２）（ｎは０，１，２，・・・・）角形クリッピング処理の場合、Ｉ，Ｑ信号の１周期あたりＮ／４回のフィードバックが必要なことになる。
【００１７】
このフィードバック回路の位相回転によって元の振幅値よりも多角形クリッピング回路で処理された振幅値は大きくなっているので、振幅スケール回路で元の振幅値になるように調整する。振幅スケール回路で調整された信号が多角形クリッピング回路の出力信号となる。
【００１８】
図５に示した従来の１６角形クリッピング回路では、方形クリッピング回路と位相回転回路がそれぞれ４個必要であり、３２角形クリッピング処理あるいは６４角形クリッピング処理を実現しようとすると、回路規模が更に大きくなるという問題点があったが、本発明によれば、方形クリッピング回路と位相回転回路が１個ずつで済むという利点がある。
【００１９】
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施の形態となる電力クリッピング回路の構成を示すブロック図である。本実施の形態の電力クリッピング回路は、多角形クリッピング回路１０７と、クリップレベル制御部１０２と、係数Ａ制御部１０３と、係数Ｂ制御部１０４と、第１の反転制御部１０５と、第２の反転制御部１０６と、タイミング調整回路１０１と、絶対値化回路１０８と、Ｉ／Ｑ加算回路１０９と、比較回路１１０と、第２の選択回路となるセレクタ（以下、ＳＥＬとする）１１１と、論理積回路（以下、ＡＮＤとする）１１２とから構成されている。
【００２０】
本実施の形態における入力信号は、ベースバンド信号処理されたＩ，Ｑ信号である。ベースバンド信号処理されたＩ，Ｑ信号は、多角形クリッピング回路１０７とタイミング調整回路１０１と絶対値化回路１０８とに入力される。
【００２１】
多角形クリッピング回路１０７には、クリップレベル制御部１０２、係数Ａ制御部１０３、係数Ｂ制御部１０４、第１の反転制御部１０５、及び第２の反転制御部１０６からの制御信号が、回路の動作に合わせて入力される。これらの制御信号は多角形の種類によって異なるため、図示しないＲＡＭなどへ設定値として予め書き込み、書き込まれた設定値を読み出して多角形クリッピング回路１０７へ入力する。
【００２２】
図２に、本実施の形態の多角形クリッピング回路１０７の構成を示す。多角形クリッピング回路１０７は、第１の選択回路となるＳＥＬ２０１，２０２と、方形クリッピング回路２０３と、位相回転回路２０４と、Ｄフリップフロップ回路（以下、Ｄ−ＦＦと略する）２０５，２０７と、振幅スケール回路２０６と、振幅縮小部２０８，２０９とから構成される。
【００２３】
位相回転回路２０４は、方形クリッピング回路２０３から出力されたＩ信号に係数Ａを乗算する乗算器２４０と、方形クリッピング回路２０３から出力されたＱ信号に係数Ａを乗算する乗算器２４１と、乗算器２４０，２４１の出力信号の振幅をそれぞれ１／２５６に縮小する振幅縮小部２４２，２４３と、振幅縮小部２４２，２４３の出力信号をそれぞれ正転又は反転させて出力する正転／反転部２４４，２４５と、方形クリッピング回路２０３から出力されたＩ信号と正転／反転部２４５から出力された信号とを加算する加算器２４６と、方形クリッピング回路２０３から出力されたＱ信号と正転／反転部２４４から出力された信号とを加算する加算器２４７とから構成される。
また、振幅スケール回路２０６は、Ｄ−ＦＦ２０５から出力されたＩ，Ｑ信号にそれぞれ係数Ｂを乗算する乗算器２６０，２６１から構成される。
【００２４】
ＳＥＬ２０１，２０２は、入力Ｉ，Ｑ信号と後段のＤ−ＦＦ２０５からフィードバックされた信号のいずれかを選択して出力する。このＳＥＬ２０１，２０２の選択動作は、制御信号ＥＮに同期して行われる。制御信号ＥＮは、入力Ｉ，Ｑ信号と同一周期の信号である。ＳＥＬ２０１，２０２は、制御信号ＥＮが例えばＨレベルの場合、入力Ｉ，Ｑ信号を選択し、制御信号ＥＮが例えばＬレベルの場合、Ｄ−ＦＦ２０５からフィードバックされた信号を選択する。
【００２５】
方形クリッピング回路２０３は、ＳＥＬ２０１，２０２から出力されたＩ，Ｑ信号をそれぞれクリップレベルＲＬｘで方形クリッピングする。本実施の形態は１６角形クリッピングの場合で説明しているので、Ｄ−ＦＦ２０５からのフィードバック回数は、Ｉ，Ｑ信号の１周期あたり４回となる。このため、クリップレベル制御部１０２は、クリップレベルＲＬｘを４回切り替えて方形クリッピング回路２０３に出力する。
【００２６】
１回目のクリップレベルＲＬ１はＲＬ、２回目のクリップレベルＲＬ２はＲＬ×（２）1/2 、３回目のクリップレベルＲＬ３はＲＬ×２×｛２−（２）1/2｝1/2、４回目のクリップレベルＲＬ４はＲＬ×２×（２）1/2×｛２−（２）1/2｝1/2 である。このクリップレベルＲＬｘの切り替えは、図示しないクロック信号ＣＬＫに同期して行われる。クロック信号ＣＬＫは、制御信号ＥＮに同期し、かつ入力Ｉ，Ｑ信号の４倍の周波数の信号である。Ｎ角形クリッピング処理の場合は、クロック信号ＣＬＫの周波数を入力Ｉ，Ｑ信号のＮ／４倍の周波数に設定すればよい。
【００２７】
次に、位相回転回路２０４は、方形クリッピング回路２０３により１回目のクリッピング処理が行われたＩ，Ｑ信号をそれぞれ＋π／４位相回転させる。Ｄ−ＦＦ２０５は、＋π／４位相回転したＩ，Ｑ信号をそれぞれ次のクロック信号ＣＬＫに同期して取り込み、ＳＥＬ２０１，２０２にフィードバックする。
【００２８】
ＳＥＬ２０１，２０２は、Ｄ−ＦＦ２０５からフィードバックされた信号を選択して出力する。方形クリッピング回路２０３による２回目の方形クリッピングでは、位相回転回路２０４によって元の振幅よりも大きくなった信号をクリッピングするため、クリップレベルＲＬｘが１回目のクリップレベルＲＬ１より大きいクリップレベルＲＬ２に切り替えられる。前述のとおり、２回目のクリップレベルＲＬ２は、１回目のクリップレベルＲＬ１＝ＲＬの（２）1/2倍のレベルである。
【００２９】
位相回転回路２０４は、方形クリッピング回路２０３により２回目のクリッピング処理が行われたＩ，Ｑ信号をそれぞれ−π／８位相回転させる。Ｄ−ＦＦ２０５は、−π／８位相回転したＩ，Ｑ信号をそれぞれ次のクロック信号ＣＬＫに同期して取り込み、ＳＥＬ２０１，２０２にフィードバックする。方形クリッピング回路２０３による３回目の方形クリッピングでは、クリップレベルＲＬｘがクリップレベルＲＬ３に切り替えられる。
【００３０】
続いて、位相回転回路２０４は、方形クリッピング回路２０３により３回目のクリッピング処理が行われたＩ，Ｑ信号をそれぞれ−π／４位相回転させる。Ｄ−ＦＦ２０５は、−π／４位相回転したＩ，Ｑ信号をそれぞれ次のクロック信号ＣＬＫに同期して取り込み、ＳＥＬ２０１，２０２にフィードバックする。方形クリッピング回路２０３による４回目の方形クリッピングでは、クリップレベルＲＬｘがクリップレベルＲＬ４に切り替えられる。
【００３１】
そして、位相回転回路２０４は、方形クリッピング回路２０３により４回目のクリッピング処理が行われたＩ，Ｑ信号をそれぞれ＋π／８位相回転させる。Ｄ−ＦＦ２０５は、＋π／８位相回転したＩ，Ｑ信号をそれぞれ次のクロック信号ＣＬＫに同期して取り込む。
【００３２】
こうして、位相回転回路２０４は、方形クリッピング回路２０３によりクリッピング処理されたＩ，Ｑ信号を、＋π／４、−π／８、−π／４、＋π／８の順番で位相回転させることになる。このため、係数Ａ制御部１０３はクロック信号ＣＬＫに同期して係数Ａを切り替え、第１の反転制御部１０５はクロック信号ＣＬＫに同期して制御信号ＣＴＬ１を切り替え、、第２の反転制御部１０６はクロック信号ＣＬＫに同期して制御信号ＣＴＬ２を切り替える。
【００３３】
１回目の回転処理では、係数Ａは１．０×２8 、制御信号ＣＴＬ１は０（正転）、制御信号ＣＴＬ２は１（反転）である。２回目の回転処理では、係数Ａは｛（２）1/2−１｝×２8、制御信号ＣＴＬ１は１（反転）、制御信号ＣＴＬ２は０（正転）である。３回目の回転処理では、係数Ａは１．０×２8 、制御信号ＣＴＬ１は１（反転）、制御信号ＣＴＬ２は０（正転）である。４回目の回転処理では、係数Ａは｛（２）1/2−１｝×２8、制御信号ＣＴＬ１は０（正転）、制御信号ＣＴＬ２は１（反転）である。
【００３４】
位相回転回路２０４内の正転／反転部２４４は、制御信号ＣＴＬ１が０のとき振幅縮小部２４２からの入力信号をそのまま出力し、制御信号ＣＴＬ１が１のとき入力信号を反転させて出力する。同様に、正転／反転部２４５は、制御信号ＣＴＬ２が０のとき振幅縮小部２４３からの入力信号をそのまま出力し、制御信号ＣＴＬ２が１のとき入力信号を反転させて出力する。
【００３５】
４回目の方形クリッピングと位相回転とがなされたＩ，Ｑ信号は、元の信号の位相に戻っているが、振幅値が大きくなっているため、振幅スケール回路２０６と振幅縮小部２０８，２０９により元の振幅へ戻す。振幅スケール回路２０６内の乗算器２６０，２６１は、Ｄ−ＦＦ２０５から出力されたＩ，Ｑ信号にそれぞれ係数Ｂを乗算する。係数Ｂ制御部１０４から出力される係数Ｂは、｛ＲＬ4／（ＲＬ１×ＲＬ２×ＲＬ３×ＲＬ４）｝×２8である。振幅縮小部２０８，２０９は、振幅スケール回路２０６から出力されたＩ，Ｑ信号の振幅をそれぞれ１／２５６に縮小する。Ｄ−ＦＦ２０７は、振幅縮小部２０８，２０９から出力されたＩ，Ｑ信号をそれぞれ制御信号ＥＮに同期して取り込んで出力する。
【００３６】
一方、絶対値化回路１０８は、入力Ｉ，Ｑ信号をそれぞれ絶対値化する。Ｉ／Ｑ加算回路１０９は、Ｉ信号の絶対値｜Ｉ｜とＱ信号の絶対値｜Ｑ｜とを加算する。比較回路１１０は、Ｉ／Ｑ加算回路１０９の出力信号｜Ｉ｜＋｜Ｑ｜とクリップレベルＲＬとを大小比較して、その比較結果を出力する。この比較結果により、クリップレベルＲＬ以下の信号振幅の場合には、タイミング調整回路１０１の出力信号が２入力１出力のＳＥＬ１１１で選択され、またクリップレベルＲＬよりも大きい信号振幅の場合には、多角形クリッピング回路１０７の出力信号が選択される。また、外部から多角形クリッピング処理のオン／オフができるように、外部からの指示信号ＣＴＬ３と比較回路１１０からの比較結果信号との論理積をＡＮＤ１１２で演算して、この論理積の結果をＳＥＬ１１１の制御信号としている。
【００３７】
次に、本実施の形態の電力クリッピング回路の動作についてより詳細に説明する。図３は、本実施の形態の電力クリッピング回路の動作を示すタイミングチャートである。
まず、ベースバンド信号処理されたＩ，Ｑ信号が多角形クリッピング回路１０７へ入力される。多角形クリッピング回路１０７は、クリップレベル制御部１０２、係数Ａ制御部１０３、係数Ｂ制御部１０４、第１の反転制御部１０５、及び第２の反転制御部１０６からの各出力値を用いることによって、様々な多角形クリッピング処理に対応することができる。
【００３８】
多角形クリッピング処理の種類によって、クリップレベル制御部１０２と係数Ａ制御部１０３と第１の反転制御部１０５と第２の反転制御部１０６の各出力値の切替回数は異なり、８角形クリッピングの場合はそれぞれの出力値がＩ，Ｑ信号の１周期あたり２回切り替わり、１６角形クリッピングの場合は４回切り替わり、３２角形クリッピングの場合は８回切り替わる。各出力値の切り替えと多角形クリッピング回路１０７による読み出しは、多角形クリッピング回路１０７のフィードバックのタイミングと同期している必要があるため、図３（ｂ）に示すクロック信号ＣＬＫに同期して行われる。
【００３９】
図２、図３を用いて、多角形クリッピング回路１０７の詳細な動作について説明する。図３（ｃ）に示すベースバンド信号処理された入力Ｉ，Ｑ信号は、多角形クリッピング回路１０７のＳＥＬ２０１，２０２に入力される。ＳＥＬ２０１，２０２は、図３（ａ）に示す制御信号ＥＮがＨレベルである時刻ｔ１においては、入力Ｉ，Ｑ信号（図３（ｃ）の＃１）を選択して出力する。
【００４０】
なお、後述のようにクリッピング処理中はＳＥＬ２０１，２０２がＤ−ＦＦ２０５からフィードバックされた信号を選択するため、入力Ｉ，Ｑ信号の周期よりも短い周期で多角形クリッピング回路１０７を動作させる必要がある。１６角形クリッピングの場合、入力Ｉ，Ｑ信号の４倍の速度で動作する必要があり、前述のとおりクロック信号ＣＬＫは入力Ｉ，Ｑ信号の４倍の周波数に設定されている。
【００４１】
方形クリッピング回路２０３は、ＳＥＬ２０１，２０２から出力されたＩ，Ｑ信号をそれぞれクリップレベルＲＬｘで独立にクリッピング処理する。前述のとおり、クリップレベルＲＬｘの種類はクリッピングの種類によって異なり、１６角形クリッピングの場合は、クリップレベル制御部１０２から４種類のクリップレベルＲＬｘが順次出力される。時刻ｔ１以降ｔ２未満の期間において出力されるクリップレベルはＲＬ１＝ＲＬである。これにより、方形クリッピング回路２０３は、ＳＥＬ２０１，２０２から出力されたＩ，Ｑ信号をそれぞれクリップレベルＲＬ１でクリッピング処理する。
【００４２】
次に、位相回転回路２０４は、方形クリッピング回路２０３によりクリッピング処理されたＩ，Ｑ信号を位相回転させる。時刻ｔ１以降ｔ２未満の期間において、係数Ａ制御部１０３から出力される係数Ａは１．０×２8 、第１の反転制御部１０５から出力される制御信号ＣＴＬ１は０（正転）、第２の反転制御部１０６から出力される制御信号ＣＴＬ２は１（反転）である。これにより、位相回転回路２０４は、Ｉ，Ｑ信号をそれぞれ＋π／４位相回転させる。
【００４３】
Ｄ−ＦＦ２０５は、＋π／４位相回転したＩ，Ｑ信号を次の時刻ｔ２のクロック信号ＣＬＫに同期して取り込み、ＳＥＬ２０１，２０２にフィードバックする。ＳＥＬ２０１，２０２は、制御信号ＥＮがＬレベルである時刻ｔ２においては、Ｄ−ＦＦ２０５からフィードバックされたＩ，Ｑ信号を選択して出力する。
【００４４】
位相回転回路２０４による＋π／４位相回転により、Ｄ−ＦＦ２０５からフィードバックされたＩ，Ｑ信号は、時刻ｔ１で入力された元の信号の（２）1/2 倍の振幅となっている。そこで、クリップレベル制御部１０２は、時刻ｔ２以降ｔ３未満の期間においては、時刻ｔ１のクリップレベルＲＬ１＝ＲＬに対して（２）1/2 倍のクリップレベル、すなわちＲＬ２＝ＲＬ×（２）1/2 を出力する。これにより、方形クリッピング回路２０３は、Ｄ−ＦＦ２０５からフィードバックされたＩ，Ｑ信号をそれぞれクリップレベルＲＬ２でクリッピング処理する。
【００４５】
時刻ｔ２以降ｔ３未満の期間において、係数Ａ制御部１０３から出力される係数Ａは｛（２）1/2−１｝×２8、第１の反転制御部１０５から出力される制御信号ＣＴＬ１は１（反転）、第２の反転制御部１０６から出力される制御信号ＣＴＬ２は０（正転）である。これにより、位相回転回路２０４は、方形クリッピング回路２０３によりクリッピング処理されたＩ，Ｑ信号をそれぞれ−π／８位相回転させる。
【００４６】
Ｄ−ＦＦ２０５は、−π／８位相回転したＩ，Ｑ信号を次の時刻ｔ３のクロック信号ＣＬＫに同期して取り込む。ＳＥＬ２０１，２０２は、制御信号ＥＮがＬレベルである時刻ｔ３においては、Ｄ−ＦＦ２０５からフィードバックされたＩ，Ｑ信号を選択して出力する。
【００４７】
位相回転回路２０４による−π／８位相回転により、Ｄ−ＦＦ２０５からフィードバックされたＩ，Ｑ信号は、時刻ｔ１で入力された元の信号の２×｛２−（２）1/2｝1/2倍の振幅となっている。そこで、クリップレベル制御部１０２は、時刻ｔ３以降ｔ４未満の期間においては、時刻ｔ１のクリップレベルＲＬ１＝ＲＬに対して２×｛２−（２）1/2｝1/2倍のクリップレベル、すなわちＲＬ３＝ＲＬ×２×｛２−（２）1/2｝1/2を出力する。これにより、方形クリッピング回路２０３は、Ｄ−ＦＦ２０５からフィードバックされたＩ，Ｑ信号をそれぞれクリップレベルＲＬ３でクリッピング処理する。
【００４８】
時刻ｔ３以降ｔ４未満の期間において、係数Ａ制御部１０３から出力される係数Ａは１．０×２8 、第１の反転制御部１０５から出力される制御信号ＣＴＬ１は１（反転）、第２の反転制御部１０６から出力される制御信号ＣＴＬ２は０（正転）である。これにより、位相回転回路２０４は、方形クリッピング回路２０３によりクリッピング処理されたＩ，Ｑ信号をそれぞれ−π／４位相回転させる。
【００４９】
Ｄ−ＦＦ２０５は、−π／４位相回転したＩ，Ｑ信号を次の時刻ｔ４のクロック信号ＣＬＫに同期して取り込む。ＳＥＬ２０１，２０２は、制御信号ＥＮがＬレベルである時刻ｔ４においては、Ｄ−ＦＦ２０５からフィードバックされたＩ，Ｑ信号を選択して出力する。
【００５０】
位相回転回路２０４による−π／４位相回転により、Ｄ−ＦＦ２０５からフィードバックされたＩ，Ｑ信号は、時刻ｔ１で入力された元の信号の２×（２）1/2×｛２−（２）1/2｝1/2 倍の振幅となっている。そこで、クリップレベル制御部１０２は、時刻ｔ４以降ｔ５未満の期間においては、時刻ｔ１のクリップレベルＲＬ１＝ＲＬに対して２×（２）1/2×｛２−（２）1/2｝1/2 倍のクリップレベル、すなわちＲＬ４＝ＲＬ×２×（２）1/2×｛２−（２）1/2｝1/2 を出力する。これにより、方形クリッピング回路２０３は、Ｄ−ＦＦ２０５からフィードバックされたＩ，Ｑ信号をそれぞれクリップレベルＲＬ４でクリッピング処理する。
【００５１】
時刻ｔ４以降ｔ５未満の期間において、係数Ａ制御部１０３から出力される係数Ａは｛（２）1/2−１｝×２8、第１の反転制御部１０５から出力される制御信号ＣＴＬ１は０（正転）、第２の反転制御部１０６から出力される制御信号ＣＴＬ２は１（反転）である。これにより、位相回転回路２０４は、方形クリッピング回路２０３によりクリッピング処理されたＩ，Ｑ信号をそれぞれ＋π／８位相回転させる。
【００５２】
Ｄ−ＦＦ２０５は、＋π／８位相回転したＩ，Ｑ信号を次の時刻ｔ５のクロック信号ＣＬＫに同期して取り込む。前述のとおり、時刻ｔ４の方形クリッピングと位相回転とにより、Ｉ，Ｑ信号は時刻ｔ１で入力された元の信号の位相に戻っているが、位相回転回路２０４の働きにより振幅値が大きくなっているため、位相回転によって信号振幅が大きくなった分だけ小さくなるように、振幅スケール回路２０６と振幅縮小部２０８，２０９によりＩ，Ｑ信号の振幅を調整する。Ｄ−ＦＦ２０７は、振幅縮小部２０８，２０９から出力されたＩ，Ｑ信号を、時刻ｔ５の制御信号ＥＮに同期して取り込む。このようにして、Ｄ−ＦＦ２０７から図３（ｄ）に示すような出力Ｉ，Ｑ信号（図３（ｄ）の＃１）が出力される。
【００５３】
また、時刻ｔ５は、次の入力Ｉ，Ｑ信号（図３（ｃ）の＃２）が入力されるタイミングであり、ＳＥＬ２０１，２０２は、時刻ｔ１のときと同様に制御信号ＥＮに応じて入力Ｉ，Ｑ信号を選択する。こうして、時刻ｔ５以降においても、前述の時刻ｔ１以降と同様の処理が繰り返される。
【００５４】
図４は、本実施の形態の多角形クリッピング回路１０７による多角形クリッピング処理を２次元の座標上で表した図である。図４において、αは位相シフトなしのＩ，Ｑ信号の振幅値の領域を表し、βは＋π／４位相回転後にクリッピング処理されるＩ，Ｑ信号の振幅値の領域を表し、γは−π／８位相回転後にクリッピング処理されるＩ，Ｑ信号の振幅値の領域を表し、δは−π／４位相回転後にクリッピング処理されるＩ，Ｑ信号の振幅値の領域を表している。これらの処理により、多角形クリッピング回路１０７では、斜線で示されている１６角形でＩ，Ｑ信号がクリッピング処理されることが分かる。
【００５５】
一方、多角形クリッピング回路１０７の処理と並行して、入力Ｉ，Ｑ信号は絶対値化回路１０８へ入力される。絶対値化回路１０８は、この入力Ｉ，Ｑ信号をそれぞれ絶対値化する。Ｉ／Ｑ加算回路１０９は、Ｉ信号の絶対値｜Ｉ｜とＱ信号の絶対値｜Ｑ｜とを加算して、加算結果を比較回路１１０へ出力する。
【００５６】
比較回路１１０は、Ｉ／Ｑ加算回路１０９の出力信号｜Ｉ｜＋｜Ｑ｜とクリップレベルＲＬとを大小比較して、その比較結果を出力する。ＡＮＤ１１２は、比較回路１１０から出力された比較結果信号と、クリッピング処理をするか否かを指示する外部からの指示信号ＣＴＬ３との論理積をとり、この論理積の結果を出力する。ＳＥＬ１１１は、ＡＮＤ１１２の出力信号に応じて、多角形クリッピング回路１０７から出力されたＩ，Ｑ信号、あるいはタイミング調整回路１０１から出力されたＩ，Ｑ信号のいずれかを選択して出力する。
【００５７】
タイミング調整回路１０１は、多角形クリッピング回路１０７の入力から出力までの遅延時間分のバッファで構成された回路であり、多角形クリッピング回路１０７を通過したＩ，Ｑ信号がＳＥＬ１１１に入力されるタイミングと、タイミング調整回路１０１を通過したＩ，Ｑ信号がＳＥＬ１１１に入力されるタイミングとが合うように、Ｉ，Ｑ信号を遅延させる回路である。また、ＡＮＤ１１２は、多角形クリッピング回路１０７によるクリッピング処理を外部からオン／オフするために設けられたものである。
【００５８】
例えば、外部から入力される指示信号ＣＴＬ３が０（オフ）の場合、ＡＮＤ１１２の出力信号も０となる。この場合、ＳＥＬ１１１は、タイミング調整回路１０１から出力されたＩ，Ｑ信号を選択する。一方、指示信号ＣＴＬ３が１（オン）で、かつ比較回路１１０からの比較結果信号も１（｜Ｉ｜＋｜Ｑ｜がクリップレベルＲＬより大）の場合、ＡＮＤ１１２の出力信号は１となる。この場合、ＳＥＬ１１１は、多角形クリッピング回路１０７から出力されたＩ，Ｑ信号を選択する。また、指示信号ＣＴＬ３が１で、かつ比較回路１１０からの比較結果信号が０の場合（｜Ｉ｜＋｜Ｑ｜がクリップレベルＲＬ以下）、ＡＮＤ１１２の出力信号は０となる。この場合、ＳＥＬ１１１は、タイミング調整回路１０１から出力されたＩ，Ｑ信号を選択する。
【００５９】
したがって、入力Ｉ，Ｑ信号の振幅が図４に示すεの領域にあれば、タイミング調整回路１０１を通過したクリッピング処理されていないＩ，Ｑ信号が選択され、入力Ｉ，Ｑ信号の振幅がεを超える領域にあれば、多角形クリッピング回路１０７を通過したＩ，Ｑ信号が選択されることになる。このように、クリップレベルＲＬに基づいてクリッピング処理をするか否かを選択する理由は、もともと電力制御が必要ない小レベルのＩ，Ｑ信号に対してクリッピング処理を行うことを避けるためである。
【００６０】
以上のように、本実施の形態によれば、多角形クリッピング回路１０７と、多角形クリッピング回路１０７を制御するクリップレベル制御部１０２と係数Ａ制御部１０３と係数Ｂ制御部１０４と第１の反転制御部１０５と第２の反転制御部１０６とを設け、多角形クリッピング回路１０７内のフィードバックと、各制御部によるクリップレベル及び制御信号の切り替えとを、Ｉ，Ｑ信号の１周期あたりＮ／４回行うことにより、多角形クリッピング回路１０７内の方形クリッピング回路と位相回転回路が１個ずつで済むので、従来の回路よりも小さな回路規模で多角形クリッピング処理を実現することができる。また、本実施の形態では、クリップレベルＲＬｘ、係数Ａ，Ｂ、制御信号ＣＴＬ１，ＣＴＬ２を変更し、フィードバック回数を変更することによって、状況や用途に応じて回路構成を変更することなく、方形クリッピング処理から円形に近いクリッピング処理まで様々なクリッピング処理を容易に実現することができる。
【産業上の利用可能性】
【００６１】
本発明は、Ｗ−ＣＤＭＡ無線通信システムの基地局などにおけるベースバンド信号部に適用することができる。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態となる電力クリッピング回路の構成を示すブロック図である。
【図２】本発明の実施の形態の電力クリッピング回路における多角形クリッピング回路の構成を示すブロック図である。
【図３】本発明の実施の形態の電力クリッピング回路の動作を示すタイミングチャートである。
【図４】図２の多角形クリッピング回路による多角形クリッピング処理を２次元の座標上で表した図である。
【図５】従来の１６角形クリッピング回路の構成を示すブロック図である。
【符号の説明】
【００６３】
１０１…タイミング調整回路、１０２…クリップレベル制御部、１０３…係数Ａ制御部、１０４…係数Ｂ制御部、１０５…第１の反転制御部、１０６…第２の反転制御部、１０７…多角形クリッピング回路、１０８…絶対値化回路、１０９…Ｉ／Ｑ加算回路、１１０…比較回路、１１１…セレクタ、１１２…論理積回路、２０１、２０２…セレクタ、２０３…方形クリッピング回路、２０４…位相回転回路、２０５、２０７…Ｄフリップフロップ回路、２０６…振幅スケール回路、２０８、２０９…振幅縮小部。
【図１】
2006270874.tif 000003
【図２】
2006270874.tif 000004
【図３】
2006270874.tif 000005
【図４】
2006270874.tif 000006
【図５】
2006270874.tif 000007