(57)【要約】【課題】  入力側に電流が帰還するのを防止し、スイッチング電流による電圧降下損失を抑制する。【解決手段】  交流電源１、直流電源３、バッテリ１３、バッテリ１４からなる複数の電源と、複数の電源に対してそれぞれ巻線２，４，６，７が設けられたトランスと、トランスの各巻線に対して直列に接続された、スイッチングを行うスイッチ素子Ｑ１，Ｑ３，Ｑ５，Ｑ７及び逆電流を防止するトランジスタＱ２，Ｑ４，Ｑ６，Ｑ８と、スイッチ素子のスイッチング及びトランジスタのオンオフを制御する制御回路８と、を有する。各巻線２、４、６、７は、負荷回路側巻線５に対して１次側巻線となるよう構成されている。【選択図】      図１
2006288032.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源と、
前記複数の電源に対してそれぞれ巻線が設けられた一つのトランスと、
前記トランスの各巻線に対して直列に接続された、スイッチングを行うスイッチ素子及び逆電流を防止するトランジスタと、
前記スイッチ素子のスイッチング及び前記トランジスタのオンオフを制御する制御回路と、
を備えたマルチ入力電源回路。
【請求項２】
請求項１に記載のマルチ入力電源回路において、前記制御回路は、一の電源から他の電源に切り換えるときに、前記一の電源に係わる前記スイッチ素子のスイッチングを停止した後に、前記他の電源に係わる前記トランジスタをオンすることを特徴とするマルチ入力電源回路。
【請求項３】
請求項１に記載のマルチ入力電源回路において、前記制御回路は、一の電源から他の電源に切り換えるときに、該一の電源に係わる前記トランジスタをオフした後に、前記他の電源に係わる前記スイッチ素子のスイッチングを開始することを特徴とするマルチ入力電源回路。
【請求項４】
請求項１に記載のマルチ入力電源回路において、前記制御回路は、一の電源から他の電源に切り換えるときに、該一の電源に係わる前記スイッチ素子と、前記他の電源に係わる前記スイッチ素子とを一定期間共にスイッチングすることを特徴とするマルチ入力電源回路。
【請求項５】
複数の電源と、
複数の電源に対してそれぞれ巻線が設けられた一つのトランスと、
前記トランスの各巻線に対して、直列に接続された、スイッチングを行うスイッチ素子及び逆電流を防止するトランジスタと、
を備えたマルチ入力電源回路の電源切換方法において、
一の電源から他の電源に切り換えるときに、前記一の電源に係わる前記スイッチ素子のスイッチングを停止した後に、前記他の電源に係わる前記トランジスタをオンすることを特徴とする電源切換方法。
【請求項６】
複数の電源と、
複数の電源に対してそれぞれ巻線が設けられた一つのトランスと、
前記トランスの各巻線に対して、直列に接続された、スイッチングを行うスイッチ素子及び逆電流を防止するトランジスタと、
を備えたマルチ入力電源回路の電源切換方法において、
一の電源から他の電源に切り換えるときに、該一の電源に係わる前記トランジスタをオフした後に、前記他の電源に係わる前記スイッチ素子のスイッチングを開始することを特徴とする電源切換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマルチ入力電源回路およびその電源切換方法に係わり、特に複数の電源に対してそれぞれ巻線が設けられた一つのトランスを有するマルチ入力電源回路およびその電源切換方法に関する。
【背景技術】
【０００２】
複数の電源入力、例えばＡＣ１００Ｖのような交流入力と、１２Ｖのような直流入力の両方を備えたマルチ入力の電源回路がある。例えば、特許文献１、特許文献２及び特許文献３には、複数の電源に対してそれぞれ巻線が設けられた一つのトランスを有する電源回路がある。また特許文献２には複数の電源入力を切り換える際にスイッチング動作をオーバーラップさせることの記載がある。
【０００３】
かかるマルチ入力の電源回路は、入力電源種類により、入力同士の高い絶縁耐力が必要とされるケースがある。
【特許文献１】実開平０７−００９０８９号公報（図１、段落番号（００１２））
【特許文献２】特開２００２−２３３０７９号公報（段落番号（００１１）、図３）
【特許文献３】特開平１１−０８９１１３号公報（図６、段落番号（０００３）−（０００５））
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の１つのトランスを特徴とする回路では、負荷回路への電力供給を無瞬断で行おうとすると絶縁が取れない問題があった。また、絶縁を確保しようとして絶縁された巻線とスイッチング回路を複数用意すると、スイッチング系を切り換える際に発生する遅れ時間により完全な無瞬断を実現できなかった。
【０００５】
更に、前記の切り替えによる遅れ時間をあまり短くしようとすると、２系統以上のスイッチング素子の同時ＯＮする時間が発生して、電力が他系統の入力系に帰還し、負荷回路側に正常に供給されず、瞬断するという問題があった。
【０００６】
また、複数のコンバータを組み合わせた方式では、大型化したり、高効が低下したりする問題があった。
【課題を解決するための手段】
【０００７】
本発明のマルチ入力電源回路は、複数の電源と、
前記複数の電源に対してそれぞれ巻線が設けられた一つのトランスと、
前記トランスの各巻線に対して直列に接続された、スイッチングを行うスイッチ素子及び逆電流を防止するトランジスタと、
前記スイッチ素子のスイッチング及び前記トランジスタのオンオフを制御する制御回路と、
を備えたことを特徴とする。
【０００８】
本発明の電源切換方法は、複数の電源と、
複数の電源に対してそれぞれ巻線が設けられた一つのトランスと、
前記トランスの各巻線に対して、直列に接続された、スイッチングを行うスイッチ素子及び逆電流を防止するトランジスタと、
を備えたマルチ入力電源回路の電源切換方法において、
一の電源から他の電源に切り換えるときに、前記一の電源に係わる前記スイッチ素子のスイッチングを停止した後に、前記他の電源に係わる前記トランジスタをオンすることを特徴とする。
【０００９】
また本発明の電源切換方法は、複数の電源と、
複数の電源に対してそれぞれ巻線が設けられた一つのトランスと、
前記トランスの各巻線に対して、直列に接続された、スイッチングを行うスイッチ素子及び逆電流を防止するトランジスタと、
を備えたマルチ入力電源回路の電源切換方法において、
一の電源から他の電源に切り換えるときに、該一の電源に係わる前記トランジスタをオフした後に、前記他の電源に係わる前記スイッチ素子のスイッチングを開始することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、複数の巻線を持つトランスの各巻線に、スイッチングを行うスイッチ素子及び逆電流を防止するトランジスタを接続し、スイッチ素子とトランジスタそれぞれの動作を組み合わせて制御することで、入力側に電流が帰還するのを防止し、スイッチング電流による電圧降下損失を抑制することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１２】
図１は、交流と直流の２つの１次側入力源と二つのバッテリ電源をもつ、本発明の実施形態の構成図を示す。
【００１３】
本実施形態のマルチ入力電源回路は、電源としてＡＣ１００Ｖのような交流電源１による交流入力と、１２Ｖのような直流電源２による直流入力の両方を備え、かつ複数の異なるバッテリ１３，１４を停電時のバックアップ電源として有している。
【００１４】
交流入力用と直流入力用の絶縁の取れた２つの巻線２、４に、それぞれ２個のＦＥＴＱ１，Ｑ２、ＦＥＴＱ３，Ｑ４からなる駆動回路を構成し、入力電圧が動作設定閾値以上ある場合は、ＦＥＴＱ１又はＦＥＴＱ３をスイッチングさせ、負荷回路用の出力巻線５と整流回路９を介して、負荷回路１２に電力を供給するとともに、バッテリでの駆動用に用意されたＦＥＴＱ６，Ｑ８を整流素子として機能させることで複数のバッテリ１３，１４へ同時に充電を行う。
【００１５】
複数のバッテリ１３，１４の公称電圧は、同じでも異なっていても、どちらでも良い。
【００１６】
入力電圧が閾値を下回った場合には、入力側のＦＥＴＱ１，Ｑ３のスイッチング動作を停止させるとともに、バッテリ１３、１４を電力源として、それぞれの巻線に接続されたＦＥＴＱ５，Ｑ７をスイッチング動作させることで継続的に負荷回路１２に電力を供給する。
【００１７】
また、スイッチング動作の切り替え時において、２つ以上の系のスイッチング動作をオーバーラップさせる期間を設けることで、負荷回路への無瞬断給電を行える。
【００１８】
電源トランスの巻線２（Ｔ１−Ｔ２；Ｔ１，Ｔ２は巻線の両端部を示す。後述する巻線４、５、６、７のＴ３−Ｔ４，・・・，Ｔ９−Ｔ１０についても同様である。）に、パルス電流を発生させるためのＦＥＴＱ１と電流の流れる方向を制限するためのＦＥＴＱ２を接続する。交流電源１に接続された整流回路ＲＧ１は巻線２のＴ１側とＦＥＴＱ２のドレイン側に接続され、巻線２のＴ１とＦＥＴＱ２のドレインとの間に平滑用のコンデンサＣ１が接続されている。
【００１９】
電源トランスの巻線４（Ｔ３−Ｔ４）に、パルス電流を発生させるためのＦＥＴＱ３と電流の流れる方向を制限するためのＦＥＴＱ４を接続する。直流電源は巻線のＴ３側とＦＥＴＱ４のドレイン側に接続され、巻線のＴ３とＦＥＴＱ４のドレインの間にコンデンサＣ２が接続されている。
【００２０】
電源トランスの巻線６（Ｔ７−Ｔ８）に、バッテリ１３によるバッテリバックアップ時に、トランス巻線６（Ｔ７−Ｔ８）にパルス電流を発生させるためのＦＥＴＱ５と電流の流れる方向を制限するためのＦＥＴＱ６を接続する。バッテリ１３に接続された充放電制御回路１０は巻線６のＴ７側とＦＥＴＱ６のドレイン側に接続され、巻線６のＴ７とＦＥＴＱ６のドレインの間にコンデンサＣ４が接続されている。
【００２１】
電源トランスの巻線７（Ｔ９−Ｔ１０）に、バッテリ１４によるバッテリバックアップ時に、トランス巻線７（Ｔ９−Ｔ１０）にパルス電流を発生させるためのＦＥＴＱ７と電流の流れる方向を制限するためのＦＥＴＱ８を接続する。バッテリ１４に接続された充放電制御回路１１は巻線のＴ９側とＦＥＴＱ８のドレイン側に接続され、巻線のＴ９とＦＥＴＱ８のドレインの間にコンデンサＣ５が接続されている。
【００２２】
各巻線２（Ｔ１−Ｔ２）、４（Ｔ３−Ｔ４）、６（Ｔ７−Ｔ８）、７（Ｔ９−Ｔ１０）は、負荷回路側巻線５（Ｔ５−Ｔ６）に対して１次側巻線となるよう構成されている。巻線５の端部Ｔ５に整流回路９が接続され、整流回路９の他端と端部Ｔ６間にはコンデンサＣ３が接続されている。
【００２３】
交流入力、直流入力、バッテリ１３、バッテリ１４の各電圧を監視して、制御回路８にてＦＥＴＱ１〜ＦＥＴＱ８を制御する。１次側となる巻線に接続されたＦＥＴのパルス幅は、負荷回路１２に供給される電圧を検出して、ＰＷＭやＦＭ等の時比率制御により安定化する構成とする。
【００２４】
本実施形態では対となる２個のＦＥＴの接続をソース同士が接続するようにしているが、ドレインとソースが互いに逆向きとなって接続され、かつ各ＦＥＴをＯＮ／ＯＦＦ出来れば良く、接続順に関して特に制限をするものではない。
【００２５】
図１の実施形態では、ＦＥＴの特性により、図２に示す向きの寄生ダイオードが存在している。
【００２６】
図１に示す実施形態の動作は、全ての入力が動作可能な電圧範囲にある場合、制御回路８にて決められた優先順位に従い、１次側となる巻線が決定されるため、幾つもの動作パターンが可能である。表１は、電源優先を交流側、バックアップ優先バッテリをバッテリ１とした場合の各ＦＥＴの動作を示す表である。
【００２７】
【表１】
2006288032.tif 000003
状態１は全ての入力がある場合、状態２は直流電源の入力だけが無くなった場合、状態３は交流電源の入力のみが無くなった場合、状態４は交流、直流の両電源の入力が無くなった場合、状態５はバッテリ１４のみが残存している場合、状態６はバッテリ１４までも使い切り、全ての入力が無くなった場合を示している。
【００２８】
表１の例では、交流電源入力を優先としているので、直流電源入力だけが無くなる状態１から状態２への変化では各ＦＥＴの動作に変化は無い。
【００２９】
状態２から状態３の変化では、交流電源入力から直流電源入力への切り替えが行われるが、交流電源入力が、定められた閾値より低下すると、図３に示すように、ＦＥＴＱ３のスイッチング開始前にＦＥＴＱ２を予めＯＦＦして、ＦＥＴＱ３のスイッチング開始に伴い発生する直流電源入力から交流電源入力への電力の流入を防止して、負荷回路１２への確実な電力伝達を行う。ＦＥＴＱ２がＯＦＦされてから、ＦＥＴＱ３のスイッチングが開始されるが、この時ＦＥＴＱ１とＦＥＴＱ３が同期してスイッチングする期間を設けることで、負荷回路１２への瞬断を防止する。ＦＥＴＱ１とＦＥＴＱ３が同期してスイッチングする期間の負荷回路１２への電力伝達は、よりインピーダンスの低い供給側巻線より供給される。
【００３０】
ＦＥＴＱ１のスイッチングが停止した後、逆流防止用のＦＥＴＱ４をＯＮにして、ＦＥＴＱ４の寄生ダイオード経由で流れるスイッチング電流による電圧降下損失を抑制する。
【００３１】
ＦＥＴＱ５とＦＥＴＱ７とはスイッチングされ、ＦＥＴＱ６とＦＥＴＱ８がＯＮしてバッテリ１３、１４への充電が行われる。
【００３２】
状態３から状態４の変化では、直流電源入力からバッテリ１３への切り替えが行われるが、直流電源入力が、定められた閾値より低下すると、図４に示すように、ＦＥＴＱ５のスイッチング開始前にＦＥＴＱ４を予めＯＦＦして、ＦＥＴＱ５のスイッチング開始に伴い発生するバッテリ１３入力から直流電源入力への電力の流入を防止して、負荷回路１２への確実な電力伝達を行う。ＦＥＴＱ４がＯＦＦされてから、ＦＥＴＱ５のスイッチングが開始されるが、この時ＦＥＴＱ３とＦＥＴＱ５が同期してスイッチングする期間を設けることで、負荷回路１２への瞬断を防止する。ＦＥＴＱ３とＦＥＴＱ５が同期してスイッチングする期間の負荷回路への電力伝達は、よりインピーダンスの低い供給側巻線より供給される。
【００３３】
ＦＥＴＱ３のスイッチングが停止した後、逆流防止用のＦＥＴＱ６をＯＮにして、ＦＥＴＱ６の寄生ダイオード経由で流れるスイッチング電流による電圧降下損失を抑制する。
【００３４】
図４の（ａ）点は充放電制御回路１０の充電経路から放電経路への切り替えタイミングを示す。
【００３５】
状態４から状態５の変化では、バッテリ１３からバッテリ１４への切り替えが行われるが、バッテリ１３が、定められた閾値より低下すると、ＦＥＴＱ７のスイッチング開始前にＦＥＴＱ６を予めＯＦＦして、ＦＥＴＱ７スイッチング開始に伴い発生するバッテリ１４入力からバッテリ１３への電力の流入を防止して、負荷回路１２への確実な電力伝達を行う。ＦＥＴＱ６がＯＦＦされてから、ＦＥＴＱ７のスイッチングが開始されるが、この時ＦＥＴＱ５とＦＥＴＱ７が同期してスイッチングする期間を設けることで、負荷回路への瞬断を防止する。ＦＥＴＱ５とＦＥＴＱ７が同期してスイッチングする期間の負荷回路への電力伝達は、よりインピーダンスの低い供給側巻線より供給される。
【００３６】
ＦＥＴＱ５のスイッチングが停止した後、逆流防止用のＦＥＴＱ８をＯＮにして、ＦＥＴＱ８の寄生ダイオード経由で流れるスイッチング電流による電圧降下損失を抑制する。
【００３７】
図４の（ｂ）点は充放電制御回路１１の充電経路から放電経路への切り替えタイミングを示す。
【００３８】
交流電源入力と直流電源入力の最低でもどちらか一方が設定閾値以上ある場合は、前記の通りＦＥＴＱ１または、ＦＥＴＱ３がスイッチングして負荷回路１２に電力を供給しているが、ＦＥＴＱ１または、ＦＥＴＱ３と同期させてＦＥＴＱ５およびＦＥＴＱ７をスイッチングすることにより、それぞれコンデンサＣ４およびコンデンサＣ５と整流回路を構成して充放電制御回路１０および充放電制御回路１１へ充電電力を供給する。
【００３９】
ＦＥＴＱ６または、ＦＥＴＱ８は、それぞれの系が充電に寄与しない場合にはＯＦＦとし、充放電制御回路への電力供給を停止させて、スタンバイ電力の消費を無くす。
【００４０】
なお、充放電制御回路１０および充放電制御回路１１は、コンデンサＣ４およびコンデンサＣ５の電圧が決められた閾値以上ある場合は、バッテリの充電方向に、また別に定められた閾値以下の場合には放電方向に切り替えを制御する回路である。
【００４１】
本実施形態によれば、絶縁の取らなければならない複数の入力源を、常時接続でき必要なときに利用することが可能となる。また本実施形態によれば、ある系に接続されたＦＥＴがスイッチングしている場合、バッテリ充電系を除く、他方の系の入力側に電力が帰還するのを防ぎ、確実に負荷回路側へ給電が可能となる。また本実施形態によれば、電圧の異なる複数のバッテリを常時接続でき、必要なときに利用することが可能となる。
【００４２】
また本実施形態によれば、トランス１つで複数の入力を接続できるため、回路規模を小さくすることが可能である。また本実施形態によれば、バッテリ毎の充電と放電の巻線が１巻線で構成でき、トランスの仕様をシンプルにできる。また本実施形態によれば、入力側への電力帰還を防止する素子（ＦＥＴＱ２，ＦＥＴＱ４が相当）がダイオードのものと比較して、順方向電圧降下による損失を小さくすることが可能である。
【００４３】
以上説明した実施形態において、ＦＥＴＱ２を巻線（１−２）の１番側に移動させてもよい。これは、ＦＥＴＱ４，ＦＥＴＱ６，ＦＥＴＱ８についても同様である。また、ＦＥＴについて、実施例のＮチャンネルではなく、Ｐチャンネルに変えた回路としてもよい。また、ＦＥＴＱ６、ＦＥＴＱ８を取り去った回路としてもよい。また、入力電源やバッテリの系を増やすか、或いは減らしてもよい。またこれらの構成を組み合わせてもよい。
【産業上の利用可能性】
【００４４】
本発明は、産業用無停電電源、携帯機器（ニッケル水素とリチウム、乾電池などマルチバッテリシステムの機器）、家庭／車載兼用機器（取り外し可能なカーナビゲーションシステムなど）等に用いることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態のマルチ入力電源回路の回路構成を示す図である。
【図２】図１のマルチ入力電源回路の一部拡大図である。
【図３】状態２から状態３における各ＦＥＴのゲイトの制御の一例を示すタイミングチャートである。
【図４】状態３から状態４における各ＦＥＴのゲイトの制御の一例を示すタイミングチャートである。
【図５】状態４から状態５における各ＦＥＴのゲイトの制御の一例を示すタイミングチャートである。
【符号の説明】
【００４６】
１  交流電源
３  直流電源
１３，１４  バッテリ
２，４，６，７  巻線
８  制御回路
９  整流回路
１０，１１  充放電制御回路
１２  負荷回路
【図１】
2006288032.tif 000004
【図２】
2006288032.tif 000005
【図３】
2006288032.tif 000006
【図４】
2006288032.tif 000007
【図５】
2006288032.tif 000008