(57)【要約】【課題】  回路規模を縮小できるとともに、任意のパルス幅の出力パルス信号を生成することができるパルス信号生成回路及びこのパルス信号生成回路を有するＳＲＡＭを提供する。【解決手段】  データを記憶する記憶回路と、この記憶回路を動作させる駆動回路と、この駆動回路を駆動させるための出力パルス信号を生成するパルス信号生成回路とを有するＳＲＡＭにおいて、パルス信号生成回路は、クロック信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的にアクティブ状態に切替えるアクティブ切替え回路と、クロック信号がアクティブ状態から非アクティブ状態に切替わっても出力パルス信号の状態をそのまま保持する保持回路と、クロック信号の状態に関わらず、切替え信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的に非アクティブ状態に切替える非アクティブ切替え回路とを有することとした。【選択図】図１
2006018966.tif 000002
【特許請求の範囲】
【請求項１】
所定のパルス幅を有する出力パルス信号を生成するパルス信号生成回路において、
クロック信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的にアクティブ状態に切替えるアクティブ切替え回路と、
前記クロック信号がアクティブ状態から非アクティブ状態に切替わっても前記出力パルス信号の状態をそのまま保持する保持回路と、
前記クロック信号の状態に関わらず、切替え信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的に非アクティブ状態に切替える非アクティブ切替え回路とを有するパルス信号生成回路。
【請求項２】
前記保持回路は、前記保持回路の入力信号を所定の初期値に設定する初期設定回路を有することを特徴とする請求項1に記載のパルス信号生成回路。
【請求項３】
データを記憶する記憶回路と、この記憶回路を動作させる駆動回路と、この駆動回路を駆動させるための出力パルス信号を生成するパルス信号生成回路とを有するＳＲＡＭにおいて、
前記パルス信号生成回路は、クロック信号が非アクティブ状態からアクティブ状態に切替わると、前記出力パルス信号を強制的にアクティブ状態に切替えるアクティブ切替え回路と、
前記クロック信号がアクティブ状態から非アクティブ状態に切替わっても前記出力パルス信号の状態をそのまま保持する保持回路と、
前記クロック信号の状態に関わらず、切替え信号が非アクティブ状態からアクティブ状態に切替わると、前記出力パルス信号を強制的に非アクティブ状態に切替える非アクティブ切替え回路とを有することを特徴とするＳＲＡＭ。
【請求項４】
前記保持回路は、前記保持回路の入力信号を所定の初期値に設定する初期設定回路を有することを特徴とする請求項３に記載のＳＲＡＭ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス信号生成回路及びこのパルス信号生成回路を有するＳＲＡＭに関するものである。
【背景技術】
【０００２】
従来より、コンピュータをはじめとする情報処理装置には、CPUとメモリとの間の一時記憶装置としてＳＲＡＭ（Static Random Access Memory）が広く用いられていた。
【０００３】
このＳＲＡＭは、実際にデータを記憶する記憶回路と、この記憶回路を動作させる駆動回路と、この駆動回路を駆動させるための出力パルス信号を生成するパルス信号生成回路とを備えていた。（たとえば、特許文献１参照。）
このＳＲＡＭに内蔵しているパルス信号生成回路は、外部から入力されるクロック信号の周期をＮ分周する分周器や、クロック信号の周期をＮ倍する逓倍器などの変調回路を備えていた。
【０００４】
そして、この変調回路によってクロック信号を変調することにより、一定のパルス幅の出力パルス信号を生成していた。
【特許文献１】特開平10−255476号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記従来のＳＲＡＭが備えていたパルス信号生成回路は、分周器や逓倍器などの変調回路によってクロック信号を変調することにより、常に一定のパルス幅の出力パルス信号を生成していたため、任意のパルス幅の出力パルス信号を生成することができず、汎用性を持たせることが困難であった。
【０００６】
また、このパルス信号生成回路は、出力パルス信号を生成するために分周器や逓倍器などの変調回路を設ける必要があったため小型化することができず、これにより、ＳＲＡＭ全体の回路規模を縮小することが困難であった。
【０００７】
また、この変調回路を形成する配線の抵抗や、変調回路のゲート容量などがSRAMの高周波特性に悪影響を及ぼすおそれがあった。
【０００８】
さらに、変調回路が動作する際の消費電力のためにSRAM全体の消費電力を低減することが困難であった。
【課題を解決するための手段】
【０００９】
そこで、請求項１に係る本発明では、所定のパルス幅を有する出力パルス信号を生成するパルス信号生成回路において、クロック信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的にアクティブ状態に切替えるアクティブ切替え回路と、クロック信号がアクティブ状態から非アクティブ状態に切替わっても出力パルス信号の状態をそのまま保持する保持回路と、クロック信号の状態に関わらず、切替え信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的に非アクティブ状態に切替える非アクティブ切替え回路とを有することとした。
【００１０】
また、請求項2に係る本発明では、保持回路は、保持回路の入力信号を所定の初期値に設定する初期設定回路を有することとした。
【００１１】
また、請求項3に係る本発明では、データを記憶する記憶回路と、この記憶回路を動作させる駆動回路と、この駆動回路を駆動させるための出力パルス信号を生成するパルス信号生成回路とを有するＳＲＡＭにおいて、パルス信号生成回路は、クロック信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的にアクティブ状態に切替えるアクティブ切替え回路と、クロック信号がアクティブ状態から非アクティブ状態に切替わっても出力パルス信号の状態をそのまま保持する保持回路と、クロック信号の状態に関わらず、切替え信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的に非アクティブ状態に切替える非アクティブ切替え回路とを有することとした。
【００１２】
また、請求項４に係る本発明では、請求項３に記載のＳＲＡＭが有するパルス信号生成回路において、保持回路は、保持回路の入力信号を所定の初期値に設定する初期設定回路を有することとした。
【発明の効果】
【００１３】
本発明では、以下に記載するような効果を奏する。
【００１４】
請求項１に係る本発明では、所定のパルス幅を有する出力パルス信号を生成するパルス信号生成回路において、クロック信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的にアクティブ状態に切替えるアクティブ切替え回路と、クロック信号がアクティブ状態から非アクティブ状態に切替わっても出力パルス信号の状態をそのまま保持する保持回路と、クロック信号の状態に関わらず、切替え信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的に非アクティブ状態に切替える非アクティブ切替え回路とを有することとしたため、切替え信号を任意のタイミングで非アクティブ状態からアクティブ状態に切替えることによって、低周波から高周波までの任意のパルス幅の出力パルス信号を生成することができるので、このパルス信号生成回路の汎用性を向上させることができる。さらに、このパルス信号生成回路は、クロック信号を変調するための変調回路を設ける必要がないため、パルス信号生成回路を小型化することができる。
【００１５】
また、請求項2に係る本発明では、保持回路は、保持回路の入力信号を所定の初期値に設定する初期設定回路を有することとしたため、パルス信号生成回路が動作中に、外部から入力されるクロック信号が異なるクロック信号に切替わっても、この初期設定回路によって保持回路の初期設定を行うだけで、新たな出力パルス信号を即座に生成することができる。
【００１６】
また、請求項3に係る本発明では、データを記憶する記憶回路と、この記憶回路を動作させる駆動回路と、この駆動回路を駆動させるための出力パルス信号を生成するパルス信号生成回路とを有するＳＲＡＭにおいて、パルス信号生成回路は、クロック信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的にアクティブ状態に切替えるアクティブ切替え回路と、クロック信号がアクティブ状態から非アクティブ状態に切替わっても出力パルス信号の状態をそのまま保持する保持回路と、クロック信号の状態に関わらず、切替え信号が非アクティブ状態からアクティブ状態に切替わると、出力パルス信号を強制的に非アクティブ状態に切替える非アクティブ切替え回路とを有することとしたため、切替え信号を任意のタイミングで非アクティブ状態からアクティブ状態に切替えることによって、低周波から高周波までの任意のパルス幅の出力パルス信号を生成することができるので、このＳＲＡＭの汎用性を向上させることができる。さらに、このパルス信号生成回路は、クロック信号を変調するための変調回路を設ける必要がないため、パルス信号生成回路の回路規模を縮小することによって、ＳＲＡＭを小型化することができるとともに、高周波数特性に優れた低消費電力のＳＲＡＭを提供することができる。
【００１７】
また、請求項４に係る本発明では、請求項３に記載のＳＲＡＭが有するパルス信号生成回路において、保持回路は、保持回路の入力信号を所定の初期値に設定する初期設定回路を有することとしたため、パルス信号生成回路が動作中に、外部から入力されるクロック信号が異なるクロック信号に切替わっても、この初期設定回路によって保持回路の初期設定を行うだけで、新たな出力パルス信号を即座に生成することができる。
【発明を実施するための最良の形態】
【００１８】
本発明に係るＳＲＡＭは、データを記憶する記憶回路と、この記憶回路を動作させる駆動回路と、この駆動回路を駆動させるための出力パルス信号を生成するパルス信号生成回路とを有するものである。
【００１９】
特に、このＳＲＡＭが有するパルス信号生成回路は、外部から入力される任意のクロック信号が非アクティブ状態からアクティブ状態に切替わると、非アクティブ状態の出力パルス信号を強制的にアクティブ状態に切替えるアクティブ切替え回路と、出力パルス信号がアクティブ状態である場合に、クロック信号がアクティブ状態から非アクティブ状態に切替わっても出力パルス信号の状態をそのまま保持する保持回路と、クロック信号の状態に関わらず、外部から入力される任意の切替え信号が非アクティブ状態からアクティブ状態に切替わると、アクティブ状態である出力パルス信号を強制的に非アクティブ状態に切替える非アクティブ切替え回路とを有している。
【００２０】
つまり、このパルス信号生成回路は、クロック信号が非アクティブ状態からアクティブ状態に切替わるタイミングでアクティブ状態に切替わり、外部から入力される任意の切替え信号が非アクティブ状態からアクティブ状態に切替わるタイミングで非アクティブ状態に切替わる出力パルス信号を生成する回路である。
【００２１】
そのため、このパルス信号生成回路は、外部から入力される任意のクロック信号と、同じく外部から入力される任意の切替え信号だけを用いて所望の出力パルス信号を生成することができるため、低周波から高周波までの任意のパルス幅の出力パルス信号を生成することができる。
【００２２】
さらに、このパルス信号生成回路は、クロック信号を変調する分周器や逓倍器などの変調回路を設ける必要がないので、回路規模を縮小することができ、これにより、ＳＲＡＭを小型化することができる。
【００２３】
特に、アクティブ切替え回路は、クロック信号がアクティブ状態のときにだけインバータとして動作するクロックドインバータを有しており、保持回路は、クロック信号が非アクティブ状態のときにだけインバータとして動作するクロックドインバータを有している。
【００２４】
そして、クロック信号の入力側に設けたアクティブ切替え回路と、クロック信号がアクティブ状態のときにオンし、クロック信号が非アクティブ状態のときにオフするスイッチ回路と、保持回路とをこの順に直列に接続することによって、出力パルス信号の前縁を決定する前縁決定回路を形成している。
【００２５】
また、この前縁決定回路の出力信号と外部から入力される任意の切替え信号に基づいて生成した信号との論理和を出力するＮＡＮＤ論理回路によって出力パルス信号の後縁を決定する後縁決定回路を形成している。
【００２６】
そして、パルス信号生成回路は、この前縁決定回路と後縁決定回路とによって構成している。
【００２７】
このように構成したことによって、このパルス信号生成回路は、クロック信号がアクティブ状態になると、アクティブ切替え回路が動作し、スイッチ回路がオンとなり、保持回路が動作していない状態となる。
【００２８】
そのため、アクティブ切替え回路により強制的にアクティブ状態に切替えられた出力パルス信号がそのまま出力される。
【００２９】
その後は、外部から入力される任意の切替え信号が非アクティブ状態からアクティブ状態に切替わるまでの間、保持回路により出力パルス信号はアクティブ状態を保持する。
【００３０】
つまり、クロック信号がアクティブ状態である場合は、上記のようにアクティブ状態の出力パルス信号が出力され続け、その後、クロック信号が非アクティブ状態になった場合であっても、このとき、パルス信号生成回路は、スイッチ回路がオフとなり、保持回路が動作している状態であるので、アクティブ状態の出力パルス信号が出力され続ける。
【００３１】
その後、外部から入力される任意の切替え信号が非アクティブ状態からアクティブ状態に切替わると、ＮＡＮＤ論理回路は、これまで出力していたアクティブ状態の出力パルス信号の状態を強制的に反転させ、非アクティブ状態にした出力パルス信号を出力する。
【００３２】
このようにして出力パルス信号を生成するため、このパルス信号生成回路は、切替え信号が非アクティブ状態からアクティブ状態に切替わるタイミングを任意に変更するだけで、任意のクロック信号に同期した任意のパルス幅の出力パルス信号を生成することができる。
【００３３】
さらに、このパルス信号生成回路は、保持回路の入力信号を所定の初期値に設定する初期設定回路を有している。
【００３４】
そのため、このパルス信号生成回路は、動作中に、外部から入力されるクロック信号が異なるクロック信号に切替わっても、この初期設定回路に初期設定信号を入力して保持回路の初期設定を行うだけで、所望する新たな出力パルス信号を即座に生成することができる。
【００３５】
以下に、本発明に係るＳＲＡＭに備えたパルス信号生成回路について、図面を参照して具体的に説明する。なお、本実施の形態では、各信号のアクティブ状態をＨＩＧＨ（以下、「Ｈ」という。）状態とし、非アクティブ状態をＬＯＷ（以下、「Ｌ」という。）状態として説明を行う。
【００３６】
パルス信号生成回路１は、図１に示すように、第１のインバータＩＮ１と、第２のインバータＩＮ２と、第１のクロックドインバータＣＩ１と、第２のスイッチ回路ＳＷ２と、第１のＮＯＲ論理回路ＮＯＲ１と、第１のスイッチ回路ＳＷ１と、第２のクロックドインバータＣＩ２と、第２のＮＯＲ論理回路ＮＯＲ２と、ＮＡＮＤ論理回路ＮＡＮＤと、第３のインバータＩＮ３とによって構成している。
【００３７】
第１のインバータＩＮ１は、外部から入力されるクロック信号ＣＫ１の位相を反転させることにより逆相クロック信号ＣＫ２を生成して第２のインバータＩＮ２と第１のクロックドインバータＣＩ１と第１のスイッチ回路ＳＷ１と第２のスイッチ回路ＳＷ２とに入力する。
【００３８】
第２のインバータＩＮ２は、逆相クロック信号ＣＫ２の位相を再度反転させることによりクロック信号ＣＫ１と同相の同相クロック信号ＣＫ３を生成して第１のクロックドインバータＣＩ１と第２のクロックドインバータＣＩ２と第１のスイッチ回路ＳＷ１とに入力する。
【００３９】
第１のクロックドインバータＣＩ１は、第１のインバータＩＮ１から入力される逆相クロック信号ＣＫ２と第２のインバータＩＮ２から入力される同相クロック信号ＣＫ３に基づいて動作することにより第１の中間信号ＣＫ４を生成して第１のＮＯＲ論理回路ＮＯＲ１に入力する。
【００４０】
第２のスイッチ回路ＳＷ２は、逆相クロック信号ＣＫ２がＨ状態のときにオンし逆相クロック信号ＣＫ２がＬ状態のときにオフするトランジスタである。
【００４１】
第１のＮＯＲ論理回路ＮＯＲ１は、第１の中間信号ＣＫ４と外部から入力される切替え信号ＲＥＳＥＴとをＮＯＲ演算することにより出力パルス信号ＯＵＴの前縁を決定する前縁決定信号ＣＫ５を生成して第１のスイッチ回路ＳＷ１に出力するとともに、この前縁決定信号ＣＫ５を第１のクロックドインバータＣＩ１に入力する。
【００４２】
第１のスイッチ回路ＳＷ１は、逆相クロック信号ＣＫ２がＬ状態のときに導通する第１のトランジスタＴ１と同相クロック信号ＣＫ３がＨ状態のときに導通する第２のトランジスタＴ２により構成している。
【００４３】
第２のクロックドインバータＣＩ２は、第２のインバータＩＮ２から入力される同相クロック信号ＣＫ３と第１のインバータＩＮ２から入力される逆相クロック信号ＣＫ２に基づいて動作することにより第２の中間信号ＣＫ６を生成してＮＡＮＤ論理回路ＮＡＮＤに入力する。
【００４４】
第２のＮＯＲ論理回路ＮＯＲ２は、切替え信号ＲＥＳＥＴと初期設定信号ＰＯＮとをＮＯＲ演算することにより出力パルス信号の後縁を決定する後縁決定信号ＣＫ７を生成してＮＡＮＤ論理回路ＮＡＮＤに入力する。
【００４５】
ＮＡＮＤ論理回路ＮＡＮＤは、前縁決定信号ＣＫ５又は第２の中間信号ＣＫ６と後縁決定信号ＣＫ７とをＮＡＮＤ演算することにより第３の中間信号ＣＫ８を生成して第３のインバータＩＮ３に入力する。
【００４６】
第３のインバータＩＮ３は、第３の中間信号ＣＫ８の位相を反転することにより出力パルス信号ＯＵＴを生成して外部へ出力する。
【００４７】
このように構成することによって、第１のクロックドインバータＣＩ１は、クロック信号ＣＫ１がＨ状態の期間だけ前縁決定信号ＣＫ５の位相を反転させた第１の中間信号ＣＫ４を出力するようにしている。
【００４８】
また、第２のクロックドインバータＣＩ２は、クロック信号ＣＫ１がＬ状態の期間だけ第３の中間信号ＣＫ８の位相を反転させた第２の中間信号ＣＫ６を出力するようにしている。
【００４９】
また、第２のスイッチ回路ＳＷ２は、クロック信号ＣＫ１がＨ状態の期間にオンし、クロック信号ＣＫ１がＬ状態の期間にオフするようにしている。
【００５０】
そして、このパルス信号生成回路１は、以下のようにして外部から入力されるクロック信号ＣＫ１及び切替え信号ＲＥＳＥＴに基づいて任意のパルス幅の出力パルス信号ＯＵＴを生成する。
【００５１】
まず、図２又は図３に示すように、このパルス信号生成回路１の初期設定を行うためにＬ状態の初期設定信号ＰＯＮを第２のＮＯＲ論理回路ＮＯＲ２に入力する。
【００５２】
この初期設定信号ＰＯＮがＬ状態からＨ状態に切替わると、第２のＮＯＲ論理回路ＮＯＲ２は、このＨ状態の初期設定信号ＰＯＮと、Ｈ状態又はＬ状態の切替え信号ＲＥＳＥＴとをＮＯＲ演算した結果、常にＬ状態の後縁決定信号ＣＫ７生成してＮＡＮＤ論理回路ＮＡＮＤに入力する。
【００５３】
次に、ＮＡＮＤ論理回路ＮＡＮＤは、このＬ状態の後縁決定信号ＣＫ７と、Ｈ状態又はＬ状態の前縁決定信号ＣＫ５又は第２の中間信号ＣＫ６とをＮＡＮＤ演算した結果、常にＨ状態の第３の中間信号ＣＫ８を生成して第２のクロックドインバータＣＩ２及び第３のインバータＩＮ３に入力する。
【００５４】
このとき、第２のクロックドインバータＣＩ２の入力信号となる第３の中間信号ＣＫ８がＨ状態に初期設定されるとともに、第３のインバータＩＮ３は、Ｈ状態の第３の中間信号の位相を反転させることによってＬ状態の出力パルス信号ＯＵＴを生成する。
【００５５】
このように、第２のＮＯＲ論理回路ＮＯＲ２は、初期設定回路５として機能している。
【００５６】
次に、外部から入力されているクロック信号ＣＫ１がＬ状態からＨ状態に切替わると、第１のインバータＩＮ１は、Ｈ状態のクロック信号ＣＫ１の位相を反転させることによってＬ状態の逆相クロック信号ＣＫ２を生成して、第２のインバータＩＮ２と第１のクロックドインバータＣＩ１と第１のスイッチ回路ＳＷ１と第２のスイッチ回路ＳＷ２とに入力する。
【００５７】
このとき、クロック信号ＣＫ１がＬ状態からＨ状態に切替わるタイミングで第１のクロックドインバータＣＫ１がオンし、第２のクロックドインバータＣＩ２がオフし、第１のスイッチ回路ＳＷ１がオンし、第２のスイッチ回路ＳＷ２がオフした状態となる。
【００５８】
ここで、第１のＮＯＲ論理回路ＮＯＲ１は、Ｌ状態の第１の中間信号とＬ状態の切替え信号ＲＥＳＥＴとをＮＯＲ演算することによって、Ｈ状態の前縁決定信号ＣＫ５を生成して第１のクロックドインバータＣＩ１に入力するとともに、オンしている第２のスイッチ回路ＳＷ１を通過してＮＡＮＤ論理回路ＮＡＮＤに入力する。
【００５９】
このとき、第２のＮＯＲ論理回路ＮＯＲ２は、Ｌ状態の切替え信号ＲＥＳＥＴとＬ状態の初期設定信号ＰＯＮとをＮＯＲ演算することによってＨ状態の後縁決定信号ＣＫ７を生成してＮＡＮＤ論理回路ＮＡＮＤに入力する。
【００６０】
次にＮＡＮＤ論理回路ＮＡＮＤは、Ｈ状態の前縁決定信号ＣＫ５とＨ状態の後縁決定信号ＣＫ７とをＮＡＮＤ演算することによりＬ状態の第３の中間信号ＣＫ８を生成して第２のクロックドインバータＣＩ２と第３のインバータＩＮ３に入力する。
【００６１】
次に、第３のインバータＩＮ３は、Ｌ状態の第３の中間信号の位相を反転させることによって生成したＨ状態の出力パルス信号ＯＵＴを生成すし、クロック信号ＣＫ１がＨ状態である期間、Ｈ状態の出力パルス信号ＯＵＴを生成し続ける。
【００６２】
このように、第１のクロックドインバータＣＩ１は、クロック信号ＣＫ１がＬ状態からＨ状態に切替わるタイミングでオンして出力パルス信号ＯＵＴをＬ状態からＨ状態に強制的に切替えるアクティブ切替え回路２として機能している。
【００６３】
ここで、Ｈ状態の出力パルス信号ＯＵＴを生成中に、クロック信号ＣＫ１がＨ状態からＬ状態に切替わると、クロック信号ＣＫ１がＨ状態からＬ状態に切替わるタイミングで第１のクロックドインバータＣＫ１がオフし、第２のクロックドインバータＣＩ２がオンし、第１のスイッチ回路ＳＷ１がオフし、第２のスイッチ回路ＳＷ２がオンした状態となる。
【００６４】
そのため、クロック信号ＣＫ１がＬ状態である期間は、ＮＡＮＤ論理回路ＮＡＮＤには、第２のクロックドインバータＣＩ２の出力信号と、第２のＮＯＲ論理回路ＮＯＲ２の出力信号である後縁決定信号ＣＫ７とが入力される。
【００６５】
このとき、第２のクロックドインバータＣＩ２は、クロック信号ＣＫ１がＬ状態に切替わる直前の入力信号であるＬ状態の第３の中間信号の位相を反転させることによりＨ状態の第２の中間信号ＣＫ６を生成してＮＡＮＤ論理回路ＮＡＮＤに入力する。
【００６６】
また、第２のＮＯＲ論理回路ＮＯＲ２は、Ｌ状態の切替え信号ＲＥＳＥＴとＬ状態の初期設定信号ＰＯＮとをＮＯＲ演算することによってＨ状態の後縁決定信号ＣＫ７を生成してＮＡＮＤ論理回路ＮＡＮＤに入力する。
【００６７】
次に、ＮＡＮＤ論理回路ＮＡＮＤは、このＨ状態の第２の中間信号ＣＫ６とＨ状態の後縁決定信号ＣＫ７とをＮＡＮＤ演算することによりＬ状態の第３の中間信号ＣＫ８を生成して第２のクロックドインバータＣＩ２と第３のインバータＩＮ３とに入力する。
【００６８】
次に、第３のインバータＩＮ３は、Ｌ状態の第３の中間信号ＣＫ８の位相を反転させることによりＨ状態の出力パルス信号ＯＵＴを生成する。
【００６９】
このように、第２のクロックドインバータＣＩ２は、クロック信号ＣＫ１がＨ状態からＬ状態に切替わる直前の第３の中間信号ＣＫ８の位相を、クロック信号ＣＫ１がＨ状態からＬ状態に切替わるタイミングで反転させることによって、クロック信号ＣＫ１がＨ状態からＬ状態に切替わる前の出力パルス信号ＯＵＴの状態を維持する保持回路３として機能している。
【００７０】
次に、図２及び図３に示すように、このＨ状態の出力パルス信号ＯＵＴをＬ状態にしたい任意のタイミングで切替え信号ＲＥＳＥＴをＬ状態からＨ状態に切替えると、第２のＮＯＲ論理回路ＮＯＲ２は、Ｈ状態の切替え信号ＲＥＳＥＴとＬ状態の初期設定信号ＰＯＮとをＮＯＲ演算することによってＬ状態の後縁決定信号ＣＫ７を生成してＮＡＮＤ論理回路ＮＡＮＤに入力する。
【００７１】
次に、ＮＡＮＤ論理回路ＮＡＮＤは、Ｌ状態の後縁決定信号ＣＫ７と、前縁決定信号ＣＫ５又は第２の中間信号ＣＫ６とをＮＡＮＤ演算することにより、常にＨ状態の第３の中間信号ＣＫ８を生成して第３のインバータＩＮ３に入力する。
【００７２】
このとき、ＮＡＮＤ論理回路ＮＡＮＤは、後縁決定信号ＣＫ７がＬ状態であるので、たとえ前縁決定信号ＣＫ５又は第２の中間信号ＣＫ６がＨ状態もしくはＬ状態であったとしても、ＮＡＮＤ演算の結果、常にＨ状態の第３の中間信号ＣＫ８を出力する。
【００７３】
次に、第３のインバータＩＮ３は、Ｈ状態の第３の中間信号ＣＫ８の位相を反転させることによってＬ状態の出力パルス信号ＯＵＴを生成する。
【００７４】
このように、ＮＡＮＤ論理回路ＮＡＮＤは、切替え信号ＲＥＳＥＴがＬ状態からＨ状態に切替わるタイミングで、出力パルス信号ＯＵＴをＨ状態からＬ状態に強制的に切替える非アクティブ切替え回路４として機能している。
【００７５】
以上のパルス信号生成回路１の動作をまとめると、図２又は図３のように表せる。ここで、図２は、クロック信号ＣＫ１が切替え信号ＲＥＳＥＴよりも早くＨ状態からＬ状態に切替わる場合、図３は、切替え信号ＲＥＳＥＴがクロック信号ＣＫ１よりも早くＨ状態からＬ状態に切替わる場合を示している。
【図面の簡単な説明】
【００７６】
【図１】本発明に係るＳＲＡＭが有するパルス信号生成回路を示す回路図である。
【図２】本発明に係るパルス信号生成回路の動作を示すタイミングチャートである。
【図３】本発明に係るパルス信号生成回路の動作を示すタイミングチャートである。
【符号の説明】
【００７７】
１  パルス信号生成回路
２  アクティブ切替え回路
３  保持回路
４  非アクティブ切替え回路
５  初期設定回路
ＣＩ１  第１のクロックドインバータ
ＣＩ２  第２のクロックドインバータ
ＳＷ１  第１のスイッチ回路
ＮＯＲ１  第１のＮＯＲ論理回路
ＮＯＲ２  第２のＮＯＲ論理回路
ＮＡＮＤ  ＮＡＮＤ論理回路
ＣＫ１  クロック信号
ＲＥＳＥＴ  切替え信号
ＯＵＴ  出力パルス信号
ＣＫ５  前縁決定信号
ＣＫ７  後縁決定信号
ＰＯＮ  初期設定信号
【図１】
2006018966.tif 000003
【図２】
2006018966.tif 000004
【図３】
2006018966.tif 000005