(57)【要約】【課題】  簡易な工程でかつ安価に製造でき、しかも高温高湿下でのドレイン耐圧の低下を防止でき、微細化も図れる半導体装置を提供する。【解決手段】  ソース電極７０およびドレイン電極８０の上部における保護膜９０に、第１の開口部としてイオンスルー領域１０２を設ける。保護膜９０上に封止樹脂を塗布して半導体装置をパッケージする。このとき、イオンスルー領域１０２内にも封止樹脂を充填して、封止樹脂とソース電極７０およびドレイン電極８０とを直に接触させる。これにより、高温高湿雰囲気下において、封止樹脂内における保護膜９０との界面に蓄積した可動イオンは、イオンスルー領域１０２を通ってソース電極７０およびドレイン電極８０へと排出され、Ｎ- 型延長ドレイン領域３０に影響を与えなくなるため、ドレイン耐圧を向上できる。【選択図】  図２
2006086370.tif 000002
【特許請求の範囲】
【請求項１】
高耐圧トランジスタが形成された半導体基板を封止樹脂で覆った半導体装置であって、
前記半導体基板の主面に形成されたソース領域およびドレイン領域と、
前記ドレイン領域上に形成され、一端が前記ソース領域上にかかるように延設されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース領域と接続されたソース電極と、
前記ドレイン領域と接続されたドレイン電極と、
前記ゲート電極を覆うとともに当該ゲート電極、前記ソース電極、並びに前記ドレイン電極を電気的に絶縁する層間膜と、
前記半導体基板の全面を覆う保護膜と、
前記保護膜に形成された第１の開口部と、
前記保護膜上に形成された封止樹脂とを備え、
前記第１の開口部は、前記ソース電極および前記ドレイン電極の少なくとも一方の電極の上部に形成されており、
前記封止樹脂は、前記第１の開口部を充填するとともに、前記ソース電極および前記ドレイン電極の少なくとも一方の電極と直に接することを特徴とする、半導体装置。
【請求項２】
高耐圧トランジスタが形成された半導体基板を封止樹脂で覆った半導体装置であって、
前記半導体基板の主面に形成されたソース領域およびドレイン領域と、
前記ドレイン領域上に形成され、一端が前記ソース領域上にかかるように延設されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース領域と接続されたソース電極と、
前記ドレイン領域と接続されたドレイン電極と、
前記ゲート電極を覆うとともに当該ゲート電極、前記ソース電極、並びに前記ドレイン電極を電気的に絶縁する層間膜と、
前記半導体基板の全面を覆う保護膜と、
前記保護膜に形成された第１の開口部と、
前記保護膜上に形成された封止樹脂と、
前記保護膜の下層に配置され、前記ソース電極または前記ドレイン電極と電気的に接続された補助電極とを備え、
前記補助電極は、前記ソース電極または前記ドレイン電極を形成する材料とは異なる導電性の材料にて形成されており、
前記第１の開口部は、前記補助電極の上部に形成されており、
前記封止樹脂は、前記第１の開口部を充填するとともに、前記補助電極と直に接することを特徴とする、半導体装置。
【請求項３】
前記保護膜には、外部から配線された金属ワイヤを前記ソース電極、前記ドレイン電極、並びに前記補助電極から選ばれる少なくとも１種類の電極に接続するための第２の開口部が形成されており、
前記第１の開口部と前記第２の開口部とは離間していることを特徴とする、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記層間膜は、前記ソース領域上または前記ドレイン領域上の一部が穿設されたコンタクトホールを有し、
前記ソース電極または前記ドレイン電極は、前記コンタクトホール内を充填することにより当該コンタクトホールの下層にある前記ソース領域あるいは前記ドレイン領域と電気的に接続され、
前記第１の開口部と前記コンタクトホールとは、前記半導体基板の厚み方向に対して互いに重ならない位置にあることを特徴とする、請求項１または請求項２に記載の半導体装置。
【請求項５】
前記ドレイン領域は、不純物濃度の高い高濃度ドレイン領域と前記高濃度ドレイン領域よりも不純物濃度の低い延長ドレイン領域とからなり、
前記ドレイン電極は、前記高濃度ドレイン領域と接続されていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項６】
高耐圧トランジスタが形成された半導体基板を封止樹脂で覆った半導体装置であって、
前記半導体基板の主面に形成されたソース領域およびドレイン領域と、
前記ドレイン領域上に形成され、一端が前記ソース領域上にかかるように延設されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース領域と接続されたソース電極と、
前記ドレイン領域と接続されたドレイン電極と、
前記ゲート電極を覆うとともに当該ゲート電極、前記ソース電極、並びに前記ドレイン電極を電気的に絶縁する層間膜と、
前記半導体基板の全面を覆う保護膜と、
前記保護膜上に形成された封止樹脂とを備え、
前記層間膜上における前記ソース電極と前記ドレイン電極との間、または隣接する前記ソース電極の間に、フローティング電極をさらに備えることを特徴とする、半導体装置。
【請求項７】
前記ドレイン領域は、不純物濃度の高い高濃度ドレイン領域と前記高濃度ドレイン領域よりも不純物濃度の低い延長ドレイン領域とからなり、
前記ドレイン電極は、前記高濃度ドレイン領域と接続されていることを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より特定的には、高耐圧トランジスタが形成された半導体基板を封止樹脂で覆った半導体装置に関する。
【背景技術】
【０００２】
近年、電源回路に利用される電源ＩＣとして、小型で、軽量かつ高効率であることから、スイッチング方式の電源ＩＣが用いられている。このような電源ＩＣの電力制御用素子には、消費電力や微細化の面からパワーＭＯＳＦＥＴ（電界効果型トランジスタ）を用いることが一般的である。また、パワーＭＯＳＦＥＴは、ＣＭＯＳプロセスをベースとして作製されるため安価でもある。
【０００３】
パワーＭＯＳＦＥＴを高速で駆動するためには、素子耐圧に優れていることが必要であり、例えば、ＡＣ１００〜２００Ｖで駆動するスイッチング方式の電源ＩＣでは、トランスを駆動する為に７００Ｖ以上の素子耐圧が要求される。このような耐圧性を有するパワーＭＯＳＦＥＴを備えた半導体装置は、通常は、樹脂でパッケージされて製品化されるが、樹脂パッケージ後の半導体装置は、高温高湿雰囲気下に曝されると経時的にドレイン耐圧が低下する傾向にあることから、ドレイン耐圧の低下を抑制するための手法が各種提案されている。
【０００４】
ドレイン耐圧が低下する一因としては、高温高湿雰囲気下において、半導体装置の保護膜と半導体装置をパッケージする封止樹脂との界面に可動イオンが蓄積することにより、ドレイン電圧の等電位分布が歪められ、局所的な電界集中を引き起こすことが挙げられる。非特許文献１には、ソース電極とドレイン電極との間隔を狭くすることにより、可動イオンの蓄積を改善し、局所的な電界集中を緩和できる半導体装置が提案されている。ただし、この半導体装置では、ソース電極とドレイン電極との間隔を狭めることによって基板表面の電界が強くなり素子耐圧が低下することから、層間膜の膜厚を通常のものよりも厚くして素子耐圧の低下を抑制している。例えば、ソース電極とドレイン電極との間隔を１５μｍと狭くするために、通常は、１．５μｍ程度である層間膜の膜厚を４．５μｍ程度にまで厚くしている。そして、単に層間膜の膜厚を厚くするだけでは、コンタクトホールの形成が困難であることや、層間膜の表面段差が大きくなることから、これらを解消する目的で、ソース電極およびドレイン電極を二層構造としている。
【０００５】
図１３は、二層構造の電極を有する横型高耐圧電界効果トランジスタ（ＭＯＳＦＥＴ）の構造を示す断面図である。図１３において、横型高耐圧ＭＯＳＦＥＴは、Ｐ- 型基板３１０、Ｎ+ 型ソース領域３２０、Ｎ- 型延長ドレイン領域３３０、ゲート絶縁膜３３１、Ｎ+ 型ドレイン領域３４０、ゲート電極３５０、第１層間膜３６０、第２層間膜３６１、第１ソース電極３７０、第２ソース電極３７１、第１ドレイン電極３８０、第２ドレイン電極３８１、保護膜３９０、および封止樹脂３３３を備える。
【０００６】
Ｐ- 型基板３１０は、ＭＯＳＦＥＴを形成するためのベースとなる基板であり、その主面には、Ｎ+ 型ソース領域３２０、Ｎ- 型延長ドレイン領域３３０、およびＮ+ 型ドレイン領域３４０が形成されており、Ｎ- 型延長ドレイン領域３３０とＮ+ 型ドレイン領域３４０とは互いに接している。ゲート絶縁膜３３１は、Ｎ- 型延長ドレイン領域３３０の表面上に形成されており、その端部はＮ+ 型ソース領域３２０まで延設されている。ゲート電極３５０は、ゲート絶縁膜３３１上に形成されている。第１層間膜３６０は、ゲート電極３５１を覆うようにゲート絶縁膜３３１上に形成された絶縁膜である。
【０００７】
ここで、ソース電極は、第１ソース電極３７０と第２ソース電極３７１との２層構造となっている。第１ソース電極３７０は、Ｎ+ 型ソース領域３２０と接続するように第１層間膜３６０の上に形成され、第２ソース電極３７１は、第１ソース電極３７０と接続するように形成される。同様に、ドレイン電極も、第１ドレイン電極３８０と第２ドレイン電極３８１との２層構造となっている。第１ドレイン電極３８０は、Ｎ+ 型ドレイン領域３４０と接続するように第１層間膜３６０の上に形成され、第２ドレイン電極３８１は、第１ドレイン電極３８０と接続するように形成される。第２層間膜３６１は、第１ソース電極３７０と第２ソース電極３７１との間、さらに、第１ドレイン電極３８０と第２ドレイン電極３８１との間に形成される。このような２層構造の電極を備えた基板の表面は、ＳｉＮ膜から成る保護膜３９０にて覆われており、保護膜３９０は封止樹脂３３３にて覆われている。なお、Ｐ- 型基板３１０の電位は、図示されないところでソース電位と接続されている。
【０００８】
上記のように構成された横型高耐圧ＭＯＳＦＥＴでは、オフ状態で第２ドレイン電極３８１に高い電圧が印加されると、Ｎ- 型延長ドレイン領域３３０とＰ- 型基板３１０との接合に逆方向電圧が印加され、Ｎ- 型延長ドレイン領域３３０内には、縦方向および横方向に空乏層が２次元的に広がる。そして、Ｎ- 型延長ドレイン領域３３０は完全に空乏化され、Ｎ- 型延長ドレイン領域３３０内には、ドレイン電圧の等電位線が均等に分布することとなる。
【０００９】
ところで、高温高湿雰囲気下では、図１３において陽イオン３４４および陰イオン３５５で示される可動イオンが、封止樹脂３３３内における保護膜３９０との界面に蓄積する。可動イオンがＮ- 型延長ドレイン領域３３０に影響を与えると、上記したドレイン電圧の等電位線の分布が歪められて局所的な電界集中を引き起こし、ドレイン耐圧が低下することとなるが、上記のように構成された２層構造の電極を有する横型高耐圧ＭＯＳＦＥＴでは、上述のようにソース電極およびドレイン電極の間隔を狭めているため、Ｎ- 型延長ドレイン領域３３０は、保護膜３９０と封止樹脂３３３との界面に蓄積された可動イオンの影響を受けにくくなり、ドレイン耐圧の低下を抑制できる。
【非特許文献１】N. Fujishima, M. Saito, A. Kitamura, Y. Urano, G. Tada and Y. Tsuruta,  "A 700V Lateral Power MOSFET with Narrow Gap Double Metal Field Plates Realizing Low On-resistance and Long-term Stability of Performance", Proceeding of International Symposium on Power Semiconductor Device & ICs, 2001, pp.255-258
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記のように構成された２層構造の電極を有する横型ＭＯＳＦＥＴは、一般的な横型ＭＯＳＦＥＴを製造する工程に加えて、さらに、（ｉ）第２層間膜３６１の成膜工程、（ｉｉ）第２層間膜３６１をエッチングすることによるコンタクトホールの形成工程、（ｉｉｉ）第２ソース電極３７１と第２ドレイン電極３８１の成膜工程、（ｉｖ）第２ソース電極３７１および第２ドレイン電極３８１の加工工程といった複数の工程が必要となる。また、（ｉｉ）と（ｉｖ）の工程においては、それぞれの加工に使用するフォトマスクを最低２枚は追加しなくてはならない。このように、２層構造の電極を有する横型ＭＯＳＦＥＴは、製造プロセスが複雑で、高コストであるという問題点があった。また、上記したパワーＭＯＳＦＥＴにおいても、微細化が進む傾向にあるが、このような２層構造の電極は微細化を図る上でも問題があった。
【００１１】
それ故に、本発明の目的は、簡易な工程でかつ安価に製造でき、しかも高温高湿下でのドレイン耐圧の低下を防止でき、微細化も図れる半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明は、高耐圧トランジスタが形成された半導体基板を封止樹脂で覆った半導体装置に向けられており、この半導体装置は、半導体基板の主面に形成されたソース領域およびドレイン領域と、ドレイン領域上に形成され、一端が前記ソース領域上にかかるように延設されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ソース領域と接続されたソース電極と、ドレイン領域と接続されたドレイン電極と、ゲート電極を覆うとともにこのゲート電極、ソース電極、並びにドレイン電極を電気的に絶縁する層間膜と、半導体基板の全面を覆う保護膜と、保護膜に形成された第１の開口部と、保護膜上に形成された封止樹脂とを備える。
【００１３】
ここで、本発明の半導体装置の特徴は、第１の開口部は、ソース電極およびドレイン電極の少なくとも一方の電極の上部に形成されている点にある。また、封止樹脂は、第１の開口部を充填するとともに、ソース電極およびドレイン電極の少なくとも一方の電極と直に接する点にある。このような構成であると、高温高湿雰囲気下において、封止樹脂内における保護膜との界面に可動イオンが蓄積しても、可動イオンは、第１の開口部に充填された封止樹脂を介してソース電極またはドレイン電極の少なくとも一方へと移動することにより、最終的には外部へと排出される。したがって、ドレイン電界はこれら可動イオンの影響を受けることがなくなり、ドレイン耐圧の低下を防ぐことができる。また、電極は二層構造とする必要がないため、プロセスが安価で容易に製造でき、しかも微細化構造にも適用できる。
【００１４】
また、上記とは別の半導体装置として、次のようなものがある。この半導体装置は、高耐圧トランジスタが形成された半導体基板を封止樹脂で覆った半導体装置であり、半導体基板の主面に形成されたソース領域およびドレイン領域と、ドレイン領域上に形成され、一端が前記ソース領域上にかかるように延設されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ソース領域と接続されたソース電極と、ドレイン領域と接続されたドレイン電極と、ゲート電極を覆うとともにこのゲート電極、ソース電極、並びにドレイン電極を電気的に絶縁する層間膜と、半導体基板の全面を覆う保護膜と、保護膜に形成された第１の開口部と、保護膜上に形成された封止樹脂と、保護膜の下層に配置され、ソース電極またはドレイン電極と電気的に接続された補助電極とを備える。
【００１５】
ここで、本発明の半導体装置の特徴は、補助電極は、ソース電極またはドレイン電極を形成する材料とは異なる導電性の材料にて形成されており、第１の開口部は、補助電極の上部に形成されている点にある。また、封止樹脂は、第１の開口部を充填するとともに、補助電極と直に接する点にある。このような構成であると、高温高湿雰囲気下において、封止樹脂内における保護膜との界面に可動イオンが蓄積しても、可動イオンは、第１の開口部に充填された封止樹脂を介して補助電極へと移動することにより、最終的には外部へと排出される。したがって、ドレイン電界はこれら可動イオンの影響を受けることがなくなり、ドレイン耐圧の低下を防ぐことができる。また、電極は二層構造とする必要がないため、プロセスが安価で容易に製造でき、しかも微細化構造にも適用できる。さらに、ソース電極上やドレイン電極上だけでなく、補助電極上にも第１の開口部を形成できること  で、より複雑で微細化したパターンを有する半導体装置にも適用できる。
【００１６】
上記した本発明の各半導体装置において、保護膜には、外部から配線された金属ワイヤをソース電極、ドレイン電極、並びに補助電極から選ばれる少なくとも１種類の電極に接続するための第２の開口部が形成されている。このとき、第１の開口部と第２の開口部とは離間していることが好ましい。このように保護膜に第２の開口部を設けることで、保護膜の下層に配置された前述の各種電極が露出して、一般にパッド領域と呼ばれる、外部から配線された金属ワイヤを接続するための領域が形成される。本発明では、第１の開口部と第２の開口部とを離間した位置に形成することで、第１の開口部を可動イオンが蓄積するところに適切に形成することができ、より一層、ドレイン耐圧の低下を抑制することができる。
【００１７】
また、層間膜は、ソース領域上またはドレイン領域上の一部が穿設されたコンタクトホールを有し、ソース電極またはドレイン電極は、コンタクトホール内を充填することによりこのコンタクトホールの下層にある前記ソース領域あるいは前記ドレイン領域と電気的に接続されている。本発明では、第１の開口部とコンタクトホールとを、半導体基板の厚み方向に対して互いに重ならない位置に形成することが好ましい。これにより、第１の開口部は、段差の急なコンタクトホール上ではなく平坦な個所に形成されるため、より高耐圧な半導体装置とすることができる。
【００１８】
また、ドレイン領域は、不純物濃度の高い高濃度ドレイン領域と高濃度ドレイン領域よりも不純物濃度の低い延長ドレイン領域とからなり、ドレイン電極は、高濃度ドレイン領域と接続されていることが好ましい。このような構成であると、より高耐圧な半導体装置を得ることができ、例えば、ドレイン電極に６００Ｖ以上の高電圧が印加されるような条件下での使用が可能となる。
【００１９】
また、上記とはさらに別の半導体装置として、次のようなものがある。この半導体装置は、高耐圧トランジスタが形成された半導体基板を封止樹脂で覆った半導体装置であり、半導体基板の主面に形成されたソース領域およびドレイン領域と、ドレイン領域上に形成され、一端がソース領域上にかかるように延設されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ソース領域と接続されたソース電極と、ドレイン領域と接続されたドレイン電極と、ゲート電極を覆うとともにこのゲート電極、ソース電極、並びにドレイン電極を電気的に絶縁する層間膜と、ソース電極およびドレイン電極を覆う保護膜と、保護膜上に形成された封止樹脂とを備える。
【００２０】
ここで、本発明の半導体装置の特徴は、層間膜上におけるソース電極とドレイン電極との間、または隣接するソース電極の間に、フローティング電極をさらに備えることである。これにより、高温高湿雰囲気下において封止樹脂内に蓄積した可動イオンは、フローティング電極によりシールドされるため、ドレイン電界が可動イオンの影響を受けにくくなり、高温高湿雰囲気下でのドレイン耐圧の低下を防ぐことができる。また、このような構成であれば、保護膜の開口処理が不要になるので、より製造プロセスが簡易になり半導体装置を安価に得ることができる。
【００２１】
また、このような構成を有する各半導体装置においても、上記と同様に、ドレイン領域は、不純物濃度の高い高濃度ドレイン領域とこの高濃度ドレイン領域よりも不純物濃度の低い延長ドレイン領域とからなり、ドレイン電極は、高濃度ドレイン領域と接続されていることが好ましい。これにより、さらに高耐圧な半導体装置を得ることができ、例えば、ドレイン電極に６００Ｖ以上の高電圧が印加されるような条件下での使用が可能となる。
【発明の効果】
【００２２】
以上のように本発明によれば、保護膜に開口部を形成するもしくは電極間にフローティング電極を設けるという簡易な構成で、半導体装置をパッケージする封止樹脂と保護膜との界面に可動イオンが蓄積しても、この可動イオンにより生じるドレイン領域の電界集中を防止できる。これにより、高温高湿雰囲気下においても、ドレイン耐圧の良い半導体装置を実現できる。
【発明を実施するための最良の形態】
【００２３】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置について説明する。図１は、本実施形態に係る半導体装置の要部を示す平面図である。図１において、半導体装置は、層間膜６０、ソース電極７０、ドレイン電極８０、保護膜９０、イオンスルー領域１００および１０２、ソースパッド領域１１０、ドレインパッド領域１１２、並びにボンディングワイヤ１２０および１２２を備える。
【００２４】
本実施形態に係る特徴部分の一つであるイオンスルー領域１００および１０２は、保護膜９０に形成された第１の開口部である。第１の開口部としてのイオンスルー領域１００および１０２を保護膜９０に形成することにより、保護膜９０の下層にあるソース電極７０およびドレイン電極８０の一部が露出する。ソースパッド領域１１０およびドレインパッド領域１１２は、保護膜９０に形成された第２の開口部である。第２の開口部としてのソースパッド領域１１０およびドレインパッド領域１１２を設けることにより、保護膜９０の下層に形成されたソース電極７０およびドレイン電極８０の一部が露出して、半導体装置の外部から配線された金属ワイヤであるボンディングワイヤ１２０および１２２との接続が可能となる。ここでは、ボンディングワイヤ１２０はソース電極７０に接続されており、ボンディングワイヤ１２２はドレイン電極８０に接続されている。また、第１の開口部としてのイオンスルー領域１００および１０２と、第２の開口部としてのソースパッド領域１１０およびドレインパッド領域１１２とは、それぞれ離間した位置に形成されている。
【００２５】
図２は、図１におけるＡ−Ａ´線に沿う半導体装置の断面構造を示す断面図である。図２において、半導体装置は、ソース電極７０とドレイン電極８０とが同一平面内に設けられた横型高耐圧ＭＯＳＦＥＴであり、この半導体装置は、Ｐ-型基板１０、Ｎ+型ソース領域２０、Ｎ-型延長ドレイン領域３０、Ｎ+型ドレイン領域４０、ゲート電極５０、層間膜６０、ソース電極７０、ドレイン電極８０、保護膜９０、イオンスルー領域１００および１０２、ゲート絶縁膜２３０、並びにコンタクトホール２５０および２５２を備える。
【００２６】
Ｐ- 型基板１０は、ＭＯＳＦＥＴを形成するためのベースとなる基板であり、その主面には、Ｎ+ 型ソース領域２０、Ｎ- 型延長ドレイン領域３０、およびＮ+ 型ドレイン領域４０が形成されている。ここで、ドレイン領域は、Ｎ+ 型ドレイン領域４０と、Ｎ+ 型ドレイン領域４０よりも不純物濃度の低いＮ- 型延長ドレイン領域３０とで構成されており、ドレイン電極８０は、不純物濃度の高いＮ+ 型ドレイン領域４０に接続されている。これにより、例えば、ドレイン電極８０に６００Ｖ以上の高電圧が印加されるような条件下で使用できる、高耐圧な半導体装置が実現できる。なお、Ｐ- 型基板１０の電位は、図示されないところでソース電位と接続されている。
【００２７】
ゲート絶縁膜２３０は、Ｎ- 型延長ドレイン領域３０の表面上に形成されており、その端部はＮ+ 型ソース領域２０まで延設されている。ゲート電極５０は、ゲート絶縁膜２３０上に形成されている。層間膜６０は、ゲート電極５０を覆うようにゲート絶縁膜２３０上に形成された絶縁膜である。層間膜６０には、コンタクトホール２５０および２５２が穿設されており、コンタクトホール２５０および２５２を介して、ソース電極７０はＮ+型ソース領域２０と接続され、ドレイン電極８０はＮ+ 型ドレイン領域４０と接続される。保護膜９０は、上記のように構成された基板の表面を覆うものであり、上述のように、ソース電極７０およびドレイン電極８０の上部には、イオンスルー領域１００および１０２が形成されている。
【００２８】
実際の製品として使用される半導体装置は、図３に示すように、封止樹脂でパッケージされた状態となっている。図３は、図２に示す半導体装置を封止樹脂でパッケージした状態を示す断面図である。図３において、封止樹脂１３０は、基板の全面を覆っている。ここで、本実施形態の特徴として、封止樹脂１３０は、イオンスルー領域１００および１０２を充填するとともに、ソース電極７０およびドレイン電極８０と直に接している。これにより、ドレイン耐圧に優れた半導体装置とすることができる。以下に、その理由について詳細に説明する。
【００２９】
上記のように構成された横型高耐圧ＭＯＳＦＥＴでは、オフ状態でドレイン電極８０に高い電圧が印加されると、Ｎ- 型延長ドレイン領域３０とＰ- 型基板１０との接合に逆方向電圧が印加され、Ｎ- 型延長ドレイン領域３０内には、縦方向および横方向に空乏層が２次元的に広がる。その結果、Ｎ- 型延長ドレイン領域３０は完全に空乏化され、Ｎ- 型延長ドレイン領域３０内には、ドレイン電圧の等電位線が均等に分布する。
【００３０】
このような状態の半導体装置が高温高湿雰囲気下に曝されると、図３において、陽イオン１４０および陰イオン１５０で示される可動イオンが、封止樹脂１３０内における保護膜９０との界面に蓄積する。ここで、本実施形態に係る半導体装置では、保護膜９０にイオンスルー領域１００および１０２が形成されており、さらに、イオンスルー領域１００および１０２内に封止樹脂１３０が充填されているため、封止樹脂１３０とソース電極７０およびドレイン電極８０とが直に接している。これにより、封止樹脂１３０内において保護膜９０との界面に蓄積した可動イオン（陽イオン１４０および陰イオン１５０）は、図３において矢印で示すように、イオンスルー領域１００および１０２を通ってソース電極７０およびドレイン電極８０へと移動し、最終的には、外部から配線されたボンディングワイヤ１２０および１２２へと排出される。したがって、Ｎ- 型延長ドレイン領域３０は可動イオンの影響を受けにくくなり、結果として、ドレイン耐圧の低下を抑制できる。
【００３１】
なお、本発明に係る半導体装置は、一般的に、ソース電極７０をゼロ電位とし、ドレイン電極８０に高電圧を印加して使用される。このような条件下では、陽イオン１４０はソース側のイオンスルー領域１００を通って排出され、陰イオン１５０はドレイン側のイオンスルー領域１０２を通って排出されると考えられるが、それぞれのイオンスルー領域を通る可動イオンは陽、陰イオンのどちらかを限定するものではない。
【００３２】
上記のように構成された横型高耐圧ＭＯＳＦＥＴは、例えば、以下のようにして製造される。まず、Ｐ- 型基板１０（不純物濃度：約１Ｅ１４〜約１Ｅ１５／ｃｍ3 ）の主面に、Ｎ+ 型ドレイン領域４０（不純物濃度：約１Ｅ１８〜約１Ｅ２０／ｃｍ3 ）を形成し、このＮ+ 型ドレイン領域４０に接続するようにＮ- 型延長ドレイン領域３０（不純物濃度：約１Ｅ１５〜約１Ｅ１７／ｃｍ3 ）を形成する。また、Ｐ- 型基板１０の主面に、Ｎ+ 型ソース領域２０（不純物濃度：約１Ｅ１８〜約１Ｅ２０／ｃｍ3 ）を形成する。次に、Ｎ- 型延長ドレイン領域３０の上に、ゲート絶縁膜２３０を形成する。
【００３３】
次に、ゲート絶縁膜２３０上にゲート電極５０を形成し、このゲート電極５０を覆うように層間膜６０を形成する。層間膜６０には、Ｎ+ 型ソース領域２０およびＮ+ 型ドレイン領域４０の上部に対応するように、コンタクトホール２５０および２５２を形成する。次に、コンタクトホール２５０および２５２の内部を充填するように、ソース電極７０およびドレイン電極８０を形成する。次に、ソース電極７０およびドレイン電極８０を覆うように保護膜９０を形成する。
【００３４】
次に、保護膜９０には、ソースパッド領域１１０およびドレインパッド領域１１２を形成し、さらに、ソース電極７０上およびドレイン電極８０上の一部を開孔してイオンスルー領域１００および１０２を形成する。このとき、イオンスルー領域１００および１０２は、基板の厚み方向に対して、コンタクトホール２５０および２５２と重ならない位置、より好ましくはコンタクトホール２５０および２５２から離れた位置に形成する。これは、コンタクトホール２５０および２５２の真上およびその周辺では、各種電極などの膜厚が厚くなっており段差が大きいためである。
【００３５】
そして、保護膜９０の上に封止樹脂１３０を塗布して半導体装置をパッケージする。このとき、イオンスルー領域１００および１０２の内部にも封止樹脂１３０を充填し、封止樹脂１３０とソース電極７０およびドレイン電極８０とが直に接するようにする。
【００３６】
上記のように製造された半導体装置としては、例えば、図２において、ソース電極７０の端部からイオンスルー領域１００までの距離ｄ１が５μｍ程度であり、ドレイン電極８０の端部とイオンスルー領域１０２までの距離ｄ２が５μｍ程度であり、イオンスルー領域１００の幅ｄ３が６μｍ程度であり、イオンスルー領域１０２の幅ｄ４が６μｍ程度のものが挙げられる。
【００３７】
このように、本実施形態に係る半導体装置は、保護膜９０に開口部を設けるという簡易な構成で、ドレイン耐圧の低下を抑制することができる。したがって、上記従来例として説明した半導体装置のように電極を２層構造とする必要がなく、簡易なプロセスでしかも安価に半導体装置を得ることができる。
【００３８】
なお、上記説明では、第１の開口部としてのイオンスルー領域１００および１０２を、ソース電極７０およびドレイン電極８０の上に形成した例を挙げて説明したが、本発明はこれに限定されるものではなく、ソース電極７０およびドレイン電極８０のいずれか一方の電極の上にのみに第１の開口部を形成してもよい。図４および図５は、本実施形態に係る半導体装置の別の例を示す断面図であり、それぞれの基本的な構成は図２と同様である。図４において、イオンスルー領域１０２はドレイン電極８０の上部にのみ形成されており、図５において、イオンスルー領域１００はソース電極７０の上部にのみ形成されている。このような構成によっても、上記と同様に、ドレイン領域の耐圧低下を抑制できる。
【００３９】
また、上記説明では、第１の開口部であるイオンスルー領域１００および１０２によって、ソース電極７０およびドレイン電極８０を露出させ、これらの電極に封止樹脂１３０を直に接触させていたが、本発明はこれに限定されるものではなく、イオンスルー領域１００および１０２によって、ソース電極７０およびドレイン電極８０に電気的に接続された補助電極を露出させてもよい。ここでいう補助電極とは、ソース電極７０あるいはドレイン電極８０を形成する材料とは異なる材料で形成された電極であり、保護膜９０の下層に形成された電極である。例えば、ソース電極７０やドレイン電極８０がアルミニウムにて形成されたものであれば、補助電極としてポリシリコン薄膜や銅薄膜にて形成された電極が適用できる。
【００４０】
同様に、第２の開口部であるソースパッド領域１１０およびドレインパッド領域１１２についても、ソース電極７０、ドレイン電極８０、および上述した補助電極から選ばれる少なくとも一つの電極を露出するように形成し、露出させた電極に外部から配線された金属ワイヤを接続させてもよい。
【００４１】
また、図１における半導体装置の平面パターンは、一例として挙げたものであり、本発明はこの形状に限定されるものではない。例えば、図１においては、Ｕ字形状のイオンスルー領域１００および１０２を互いに向き合うような形状に配置した例を挙げているが、イオンスルー領域１００および１０２の形状および配置はこれに限定されるものではない。また、図１においては、イオンスルー領域１００および１０２は、ソース電極先端部７２およびドレイン電極先端部８２まで達するようには形成されていないが、イオンスルー領域１００および１０２をソース電極７０およびドレイン電極８０の先端部まで延設することも可能である。
【００４２】
さらに、本実施形態に係る半導体装置に使用される基板は、上記のものに限定されるものではなく、各種の基板に対応できる。図６は、図２に示す半導体装置において、基板の構成のみを変えた半導体装置の一例を示す断面図である。図６において、Ｎ- 型半導体基板２６０（不純物濃度：約１Ｅ１４〜約１Ｅ１６／ｃｍ3 ）の主面には、Ｎ+ 型ドレイン領域４０（不純物濃度：約１Ｅ１８〜約１Ｅ２０／ｃｍ3 ）と、Ｎ+ 型ソース領域２０（不純物濃度：約１Ｅ１８〜約１Ｅ２０／ｃｍ3 ）とが形成されている。Ｎ+ 型ソース領域２０の周囲には、Ｐ- 型ウエル領域１８１が形成されている。このように、上記した図２〜図５に示すように、Ｎ- 型リサーフ領域が形成された半導体基板の代わりに、図６に示すＮ- 型ドリフト領域２６０が配置された半導体基板についても、本発明の構成を適用できる。
【００４３】
（第２の実施形態）
図７に示す半導体装置は、第１の実施形態に係る半導体装置において、半導体装置の構成を変えたものであり、第１の開口部としてのイオンスルー領域の構成は、第１の実施形態と同じである。第１の実施形態に係る半導体装置と本実施形態に係る半導体装置との相違点は以下のとおりである。第１の実施形態に係る半導体装置では、半導体装置として、ソース電極７０とドレイン電極８０とが同一平面内に配置された横型ＭＯＳＦＥＴを用いたが、本実施形態では半導体装置として、ソース電極７０とドレイン電極８０とが異なる平面内に配置された縦型ＭＯＳＦＥＴを用いる。
【００４４】
図７は、本発明の第２の実施形態に係る半導体装置の要部の一部を示す平面図である。図８は、図７におけるＢ−Ｂ´線に沿う半導体装置の断面図である。図９は、図８に示す半導体装置を封止樹脂でパッケージした様子を示す断面図である。図７において、縦型ＭＯＳＦＥＴは、保護膜９１、イオンスルー領域１０１、ソースパッド領域１１１、ボンディングワイヤ１２１、ソース電極２００、および層間膜２２１を備える。
【００４５】
イオンスルー領域１０１は、保護膜９１に形成された第１の開口部であり、このイオンスルー領域１０１が形成されることによって、保護膜９１の下層にあるソース電極２００の一部が露出する。ソースパッド領域１１１は、保護膜９１に形成された第２の開口部であり、このソースパッド領域１１１が形成されることによって、保護膜９１の下層にあるソース電極２００の一部が露出して、半導体装置の外部から配線されたボンディングワイヤ１２１とソースパッド領域１１１との接続が可能となる。ここで、イオンスルー領域１０１とソースパッド領域１１１とは、互いに離間した位置に形成される。
【００４６】
図８において、縦型ＭＯＳＦＥＴを備えた半導体装置は、Ｎ+ 型ソース領域２１、ゲート電極５１、保護膜９１、イオンスルー領域１０１、Ｎ+ 型ドレイン領域１６０、Ｎ- 型延長ドレイン領域１７０、Ｐ- 型ウエル領域１８０、Ｐ+ 型コンタクト領域１９０、ソース電極２００、ドレイン電極２１０、層間膜２２０、ゲート絶縁膜２３１、およびコンタクトホール２５１を備える。
【００４７】
基板の内部には、Ｎ+ 型ドレイン領域１６０が形成されており、このＮ+ 型ドレイン領域１６０の上部には、Ｎ- 型延長ドレイン領域１７０が形成されている。この縦型ＭＯＳＦＥＴにおいても、ドレイン領域は、Ｎ+ 型ドレイン領域１６０と、Ｎ+ 型ドレイン領域１６０よりも不純物濃度の低いＮ- 型延長ドレイン領域１７０とで構成されており、ドレイン電極２１０は、不純物濃度の高いＮ+ 型ドレイン領域１６０と接続されている。これにより、例えば、ドレイン電極２１０に６００Ｖ以上の高電圧が印加されるような条件下でも使用できる、高耐圧な半導体装置が実現できる。
【００４８】
Ｎ- 型延長ドレイン領域１７０の主面には、Ｐ- 型ウエル領域１８０が形成されており、このＰ- 型ウエル領域１８０には、Ｎ+ 型ソース領域２１とＰ+ 型コンタクト領域１９０とが形成されている。ゲート絶縁膜２３１は、Ｎ- 型延長ドレイン領域１７０の主面上に形成されており、その端部は、Ｎ+ 型ソース領域２１まで延設されている。ゲート電極５１は、ゲート絶縁膜２３１の上に形成されている。層間膜２２０は、ゲート絶縁膜２３１およびゲート電極５１を覆う絶縁膜である。層間膜２２１には、コンタクトホール２５１が穿設されており、コンタクトホール２５１を介して、ソース電極２００は、Ｎ+ 型ソース領域２１およびＰ+ 型コンタクト領域１９０と接続される。保護膜９１は、上記のように構成された基板の表面を覆うものであり、上述のように、ソース電極７０の上部に対応する位置には、イオンスルー領域１０１が形成されている。
【００４９】
図９において、封止樹脂１３０は、上記のように構成された基板の全面を覆っている。ここで、本実施形態の特徴として、封止樹脂１３０は、イオンスルー領域１０１を充填するとともに、ソース電極２００と直に接している。これにより、ドレイン耐圧に優れた半導体装置とすることができる。以下に、その理由について詳細に説明する。
【００５０】
上記のように構成された縦型ＭＯＳＦＥＴでは、オフ状態でドレイン電極２１０に高い電圧が印加されると、Ｎ- 型延長ドレイン領域１７０とＰ- 型ウエル領域１８０との接合に逆方向電圧が印加され、Ｎ- 型延長ドレイン領域１７０内には、空乏層が広がる。その結果、Ｎ- 型延長ドレイン領域１７０は完全に空乏化され、Ｎ- 型延長ドレイン領域１７０内には、ドレイン電圧の等電位線が均等に分布する。
【００５１】
このような状態の半導体装置が高温高湿雰囲気下に曝されると、図９において、陽イオン１４０および陰イオン１５０で示される可動イオンが、封止樹脂１３０内における保護膜９１との界面に蓄積する。ここで、本実施形態に係る半導体装置では、上述のように、保護膜９１にイオンスルー領域１０１が形成されており、かつ、封止樹脂１３０はイオンスルー領域１０１を介してソース電極７０と直に接している。これにより、封止樹脂１３０に蓄積した可動イオン（陽イオンおよび陰イオン）は、図９において矢印で示すように、イオンスルー領域１０１を通ってソース電極２００へと移動し、最終的には、外部から配線されたボンディングワイヤ１２１へと排出される。したがって、Ｎ- 型延長ドレイン領域１７０は可動イオンの影響を受けにくくなり、結果として、ドレイン耐圧の低下を抑制できる。
【００５２】
なお、本半導体装置は一般的にソース電極２００をゼロ電位とし、ドレイン電極２１０に高電圧を印加して使用される。このような条件下では、主に陽イオン１４０がイオンスルー領域１０１を通って排出されると考えられるが、イオンスルー領域を通る可動イオンは陽、陰イオンのどちらかを限定するものではない。
【００５３】
上記のように構成された縦型高耐圧ＭＯＳＦＥＴは、例えば、以下のようにして製造される。まず、半導体基板の内部にＮ+ 型ドレイン領域１６０が形成され、このＮ+ 型ドレイン領域１６０上層にＮ- 型延長ドレイン領域１７０（不純物濃度：約１Ｅ１４〜約１Ｅ１６／ｃｍ3 ）が形成される。Ｎ- 型延長ドレイン領域１７０の主面には、Ｐ- 型ウエル領域１８０が形成され、さらにＰ- 型ウエル領域１８０の主面にはＮ+ 型ソース領域２１（不純物濃度：約１Ｅ１８〜約１Ｅ２０／ｃｍ3 ）及びＰ+ 型コンタクト領域１９０（不純物濃度：約１Ｅ１８〜約１Ｅ２０／ｃｍ3 ）が形成される。Ｎ- 型延長ドレイン領域１７０の主面には、ゲート絶縁膜２３１が形成され、このゲート絶縁膜２３１は少なくともＮ+ 型ソース領域２１まで延設される。
【００５４】
ゲート絶縁膜２３１の上には、ゲート電極５１が形成される。また、Ｎ- 型延長ドレイン領域１７０およびＮ+ 型ソース領域２１を覆って層間膜２２０が形成される。そして、Ｎ+ 型ソース領域２１及びＰ+ 型コンタクト領域１９０上の層間膜２２０を一部開孔することにより、コンタクトホール２５１が形成される。コンタクトホール２５１の内部には、ソース電極２００が形成される。ドレイン電極２１０はＮ+ 型ドレイン領域１６０に接続して形成される。そして、ソース電極２００を覆うように保護膜９１が形成される。
【００５５】
次に、保護膜９１に、ソースパッド領域１１１およびイオンスルー領域１０１を、両者を離間させて形成する。このとき、イオンスルー領域１０１は、基板の厚み方向に対して、コンタクトホール２５１と重ならない位置、より好ましくは、コンタクトホール２５１から離れた位置に形成する。これは、コンタクトホール２５１の真上およびその周辺では、各種電極などの膜厚が厚くなっており、段差が大きいためである。
【００５６】
次に、保護膜９０の上に封止樹脂１３０を塗布して半導体装置をパッケージする。このとき、イオンスルー領域１０１の内部にも封止樹脂１３０を充填し、封止樹脂１３０とソース電極２００とが直に接するようにする。
【００５７】
このように、本実施形態に係る半導体装置においても、保護膜９１に開口部を設けるという簡易な構成で、ドレイン耐圧の低下を抑制することができる。したがって、上記従来例として説明した半導体装置のように電極を２層構造とする必要がなく、簡易なプロセスでしかも安価に半導体装置を得ることができる。
【００５８】
なお、図７における半導体装置の平面パターンは、一例として挙げたものであり、本発明はこの形状に限定されるものではない。また、本実施形態に係る半導体装置に使用される基板は、上記のものに限定されるものではなく、各種の基板に対応できる。
【００５９】
（第３の実施形態）
図１０に示す半導体装置は、第１の実施形態に係る半導体装置において、ドレイン耐圧の低下を抑制するために、イオンスルー領域１０２に代えてフローティング電極２４０を設けたものである。第１の実施形態に係る半導体装置と本実施形態に係る半導体装置との相違点は以下のとおりである。
【００６０】
本実施形態に係る半導体装置では、保護膜９０にはイオンスルー領域は形成されていないが、ソース電極７０とドレイン電極８０の間には、フローティング電極２４０が形成されている。本実施形態の特徴部分であるフローティング電極２４０とは、他のいずれの電極とも接続されていない電位の浮いた電極である。
【００６１】
このようなフローティング電極２４０を設けることで、上述のように高温高湿下において封止樹脂内で可動イオンが保護膜９０表面に蓄積されても、可動イオンの電荷はフローティング電極２４０によりシールドされるためドレイン電圧の等電位分布がイオンの影響を受けにくくなる。その結果、本半導体装置においては高温高湿下におけるドレイン耐圧の低下を防ぐことができる。
【００６２】
また、フローティング電極２４０を設けることで可動イオンをシールドする場合には、ドレイン電圧の等電位線は、フローティング電極２４０とドレイン電極８０の間に集中するが、耐圧の低下が起きないようにフローティング電極２４０とドレイン電極８０との間隔を設けることで解消できる。
【００６３】
また、フローティング電極２４０は、ソース電極７０およびドレイン電極８０を形成するときに使用するマスクパターンの形状を変えるだけで、従来公知の手法により簡易に製造することができる。さらに、本実施形態に係る半導体装置は、上記第１および第２の実施形態に係る半導体装置のように、保護膜９０に開口部を形成する必要がないため、より簡易なプロセスで、かつ安価に半導体装置を製造できる。
【００６４】
なお、上記説明では、ソース電極７０とドレイン電極８０との間にそれぞれ１個のフローティング電極２４０を設けた例を挙げて説明したが、本発明はこれに限定されるものではなく、フローティング電極２４０は複数設けられていても良く、また、その形状も特に限定されるものではない。例えば、図１１に示すように、ソース電極７０とドレイン電極８０との間に、櫛歯状に形成されたフローティング電極２４１を設けることによっても、本実施形態と同様の効果が得られる。
【００６５】
（第４の実施形態）
図１２に示す半導体装置は、第２の実施形態に係る半導体装置において、ドレイン耐圧の低下を抑制するために、イオンスルー領域１０１に代えてフローティング電極２４２を設けたものである。また、フローティング電極２４２の構成は、第３の実施形態に係る半導体装置と同じである。
【００６６】
このような構成によっても、第３の実施形態で説明したように、高温高湿下において封止樹脂内で可動イオンが保護膜９１表面に蓄積されても、可動イオンの電荷はフローティング電極２４２によりシールドされるためドレイン電圧の等電位分布がイオンの影響を受けにくくなり、ドレイン耐圧の低下を防ぐことができる。
【産業上の利用可能性】
【００６７】
本発明に係る半導体装置は、高温高湿下で安定動作であり、厳しい使用環境に耐えうるパワー用半導体装置として特に有用である。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施形態に係る半導体装置の要部を示す平面図
【図２】同実施形態に係る半導体装置の構成を示す断面図
【図３】同実施形態に係る半導体装置を封止樹脂でパッケージした状態を示す断面図
【図４】同実施形態に係る半導体装置の別の構成を示す断面図
【図５】同実施形態に係る半導体装置の別の構成を示す断面図
【図６】同実施形態に係る半導体装置の別の構成を示す断面図
【図７】本発明の第２の実施形態に係る半導体装置の平面図
【図８】同実施形態に係る半導体装置の構成を示す断面図
【図９】同実施形態に係る半導体装置を封止樹脂でパッケージした状態を示す断面図
【図１０】本発明の第３の実施形態に係る半導体装置の構成を示す断面図
【図１１】同実施形態に係る半導体装置の別の構成を示す断面図
【図１２】本発明の第４の実施形態に係る半導体装置の構成を示す断面図
【図１３】従来の横型高耐圧パワーＭＯＳＦＥＴの構成を示す断面図
【符号の説明】
【００６９】
１０  Ｐ-型基板
２０、２１  Ｎ+ 型ソース領域
３０  Ｎ- 型延長ドレイン領域
４０  Ｎ+ 型ドレイン領域
５０、５１  ゲート電極
６０  層間膜
７０  ソース電極
７２  ソース電極先端部
８０  ドレイン電極
８２  ドレイン電極先端部
９０、９１  保護膜
１００、１０１、１０２  イオンスルー領域
１１０、１１１  ソースパッド領域
１１２  ドレインパッド領域
１２０、１２１、１２２  ボンディングワイヤ
１３０  封止樹脂
１４０  陽イオン
１５０  陰イオン
１６０  Ｎ+ 型ドレイン領域
１７０  Ｎ- 型延長ドレイン領域
１８０、１８１  Ｐ- 型ウエル領域
１９０  Ｐ+ 型コンタクト領域
２００  ソース電極
２１０  ドレイン電極
２２０  層間膜
２３０、２３１  ゲート絶縁膜
２４０、２４１、２４２  フローティング電極
２５０、２５１、２５２  コンタクトホール
２６０  Ｎ- 型半導体基板
【図２】
2006086370.tif 000003
【図３】
2006086370.tif 000004
【図４】
2006086370.tif 000005
【図５】
2006086370.tif 000006
【図６】
2006086370.tif 000007
【図８】
2006086370.tif 000008
【図９】
2006086370.tif 000009
【図１０】
2006086370.tif 000010
【図１１】
2006086370.tif 000011
【図１２】
2006086370.tif 000012
【図１３】
2006086370.tif 000013
【図１】
2006086370.tif 000014
【図７】
2006086370.tif 000015