(57)【要約】【課題】薄膜トランジスタのサイズを大きくすることなくキャパシタの充電速度を向上させ、キャパシタの放電速度を向上させる。【解決手段】電圧源ＶＤＤと第３キャパシタＣ３との間に第１スイッチＳＷ１を接続し、プリチャージ期間に第１スイッチＳＷ１をオンすることで、第３キャパシタＣ３が電圧源ＶＤＤによりチャージされるようにする。また、第３キャパシタＣ３とグランド端子との間に第２スイッチＳＷ２を接続し、ディスチャージ期間に第２スイッチＳＷ２をオンすることで、第３キャパシタＣ３がディスチャージされるようにする。【選択図】図１
2006158157.tif 000002
【特許請求の範囲】
【請求項１】
チャージポンプ型のＤＣ−ＤＣ変換部と、
前記ＤＣ−ＤＣ変換部の入力段に接続された第１キャパシタおよび第２キャパシタと、
前記ＤＣ−ＤＣ変換部に電源を供給する電圧源と、
前記ＤＣ−ＤＣ変換部の出力段に接続された第３キャパシタと、
前記電圧源と第３キャパシタとの間に接続された第１スイッチと、
を有することを特徴とするＤＣ−ＤＣ変換回路。
【請求項２】
チャージポンプ型のＤＣ−ＤＣ変換部と、
前記ＤＣ−ＤＣ変換部の入力段に接続された第１キャパシタおよび第２キャパシタと、
前記ＤＣ−ＤＣ変換部に電源を供給する電圧源と、
前記ＤＣ−ＤＣ変換部の出力段に接続された第３キャパシタと、
第３キャパシタとグランド端子との間に接続される第２スイッチと、
を有することを特徴とするＤＣ−ＤＣ変換回路。
【請求項３】
チャージポンプ型のＤＣ−ＤＣ変換部と、
前記ＤＣ−ＤＣ変換部の入力段に接続された第１キャパシタおよび第２キャパシタと、
前記ＤＣ−ＤＣ変換部に電源を供給する電圧源と、
第１キャパシタとグランド端子との間に接続された第３スイッチと、
第２キャパシタとグランド端子との間に接続された第４スイッチと、
を有することを特徴とするＤＣ−ＤＣ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動回路等に用いられるＤＣ−ＤＣ変換回路に関し、特にポリシリコンを材料とする薄膜トランジスタを用いて形成されるＤＣ−ＤＣ変換回路に関する。
【背景技術】
【０００２】
液晶表示装置は、複数の信号線および複数の走査線の各交差部に画素が配置された画素表示部を備えたガラス製のアレイ基板と、このアレイ基板に対向配置された対向基板との間隙に液晶層を保持した構成である。
【０００３】
近年は、アレイ基板上にポリシリコンを材料とする薄膜トランジスタ（Thin film transistor：ＴＦＴ）を形成する製造技術が進歩してきており、この技術を利用することにより画素表示部と、信号線および走査線を駆動する駆動回路とを同一のアレイ基板上に形成することが可能になった。これは、各画素内に配置されるトランジスタと、駆動回路内に配置されるトランジスタとをいずれも薄膜トランジスタとし、同一の製造工程で形成するものである（例えば特許文献１参照）。
【０００４】
液晶の駆動に際しては複数の駆動用電圧が必要であり、駆動回路はＤＣ−ＤＣ変換回路を要する。このＤＣ−ＤＣ変換回路を形成するトランジスタを薄膜トランジスタとすることで、ＤＣ−ＤＣ変換回路についてもアレイ基板上に形成することが可能となった。
【特許文献１】特開２００１−３４３９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、従来のＤＣ−ＤＣ変換回路は、液晶表示装置の表示時には、キャパシタ（平滑化容量）の充電に大きな時間を要したために、表示ムラや線欠等の不正な表示が現れる原因となっていた。これを避けるためには充電を高速化する必要があるが、従来は大きなサイズの薄膜トランジスタを用いてＤＣ／ＤＣ変換回路を構成したため、回路規模が大きくなっていた。
【０００６】
また、非表示時には、キャパシタに蓄積された電荷の放電に大きな時間を要したために、その電荷が不正に画素表示部に流出し、表示ムラ等が生じる原因となっていた。
【０００７】
本発明は、上記に鑑みてなされたものであり、その課題とするところは、薄膜トランジスタのサイズを大きくすることなくキャパシタの充電速度を向上させることにある。
【０００８】
また、本発明の別の課題は、キャパシタの放電速度を向上させることにある。
【課題を解決するための手段】
【０００９】
第１の本発明に係るＤＣ−ＤＣ変換回路は、チャージポンプ型のＤＣ−ＤＣ変換部と、前記ＤＣ−ＤＣ変換部の入力段に接続された第１キャパシタおよび第２キャパシタと、前記ＤＣ−ＤＣ変換部に電源を供給する電圧源と、前記ＤＣ−ＤＣ変換部の出力段に接続された第３キャパシタと、前記電圧源と第３キャパシタとの間に接続された第１スイッチと、を有することを特徴とする。
【００１０】
本発明にあっては、電圧源と第３キャパシタとの間に第１スイッチを接続したことで、ＤＣ−ＤＣ変換部を動作させる前のプリチャージ期間に第１スイッチをオンすることにより、第３キャパシタは電圧源によりチャージされるので、ＤＣ−ＤＣ変換部が動作する昇圧期間における充電時間を短くすることができる。
【００１１】
第２の本発明に係るＤＣ−ＤＣ変換回路は、チャージポンプ型のＤＣ−ＤＣ変換部と、前記ＤＣ−ＤＣ変換部の入力段に接続された第１キャパシタおよび第２キャパシタと、前記ＤＣ−ＤＣ変換部に電源を供給する電圧源と、前記ＤＣ−ＤＣ変換部の出力段に接続された第３キャパシタと、第３キャパシタとグランド端子との間に接続された第２スイッチと、を有することを特徴とする。
【００１２】
本発明にあっては、第３キャパシタとグランド端子との間に第２スイッチを接続したことで、ＤＣ−ＤＣ変換部の動作を停止した後のディスチャージ期間に第２スイッチをオンすることにより、第３キャパシタは第２スイッチを介してディスチャージされるので、放電時間を短くすることができる。
【００１３】
第３の本発明に係るＤＣ−ＤＣ変換回路は、チャージポンプ型のＤＣ−ＤＣ変換部と、前記ＤＣ−ＤＣ変換部の入力段に接続された第１キャパシタおよび第２キャパシタと、前記ＤＣ−ＤＣ変換部に電源を供給する電圧源と、第１キャパシタとグランド端子との間に接続された第３スイッチと、第２キャパシタとグランド端子との間に接続された第４スイッチと、を有することを特徴とする。
【００１４】
本発明にあっては、第１キャパシタとグランド端子との間に第３スイッチを接続するとともに、第２キャパシタとグランド端子との間に第４スイッチを接続することで、ディスチャージ期間に第３，第４スイッチをオンすることにより、第３キャパシタは第３，４スイッチを介してディスチャージされるので、放電時間をさらに短くすることができる。
【発明の効果】
【００１５】
本発明によれば、薄膜トランジスタのサイズを大きくすることなくキャパシタの充電速度を向上させることができる。また、キャパシタの放電速度を向上させることができる。これにより、表示ムラ等の発生を抑制することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を用いて説明する。
【００１７】
図１は、一実施形態のＤＣ−ＤＣ変換回路の構成を示す回路ブロック図である。同図に示すように、チャージポンプ型のＤＣ−ＤＣ変換部１は、その入力段に第１クロック信号ＣＬＫが第１キャパシタＣ１を介して入力され、その反転信号である第２クロック信号／ＣＬＫが第２キャパシタＣ２を介して入力される。また、ＤＣ−ＤＣ変換部１には電圧源ＶＤＤから５Ｖの直流電圧が供給され、ＤＣ−ＤＣ変換部１の出力段には平滑化容量として第３キャパシタＣ３が接続される。電圧源ＶＤＤと第３キャパシタＣ３との間には第１スイッチＳＷ１が接続されており、電圧源ＶＤＤからの直流電圧は、第１スイッチＳＷ１を介して第３キャパシタＣ３にも供給される。第３キャパシタＣ３とグランド端子との間には第２スイッチＳＷ２が接続される。第１、第２クロック信号は、それぞれハイレベルは５Ｖ、ローレベルは０Ｖである。
【００１８】
図２は、本ＤＣ−ＤＣ変換回路の詳細な構成を示す回路図である。同図に示すように、ＤＣ−ＤＣ変換部１は、第１のＮ型薄膜トランジスタＮ１、第１のＰ型薄膜トランジスタＰ１、第２のＮ型薄膜トランジスタＮ２、第２のＰ型薄膜トランジスタＰ２、第１ダイオードＤ１を有する構成である。本ＤＣ−ＤＣ変換回路では、電圧源ＶＤＤによる直流電圧が入力電圧ＩＮに相当し、第３キャパシタＣ３の端子間電圧が出力電圧ＯＵＴに相当する。
【００１９】
第１のＮ型薄膜トランジスタＮ１、第１のＰ型薄膜トランジスタＰ１、第２のＮ型薄膜トランジスタＮ２、第２のＰ型薄膜トランジスタＰ２は、いずれもポリシリコンを材料とする薄膜トランジスタである。第１ダイオードＤ１は、ポリシリコンを材料とするＮ型薄膜トランジスタのゲート・ソース間を接続して形成される。
【００２０】
ＤＣ−ＤＣ変換部１の内部における具体的な接続構成は次のとおりである。
【００２１】
第１キャパシタＣ１は、その一端が第１クロック信号源に接続され、第２キャパシタＣ２はその一端が第２クロック信号源に接続される。第１クロック信号源は第１クロック信号ＣＬＫを出力し、第２クロック信号源は第２クロック信号／ＣＬＫを出力する。
【００２２】
第１のＮ型薄膜トランジスタＮ１は、そのゲート電極が第１キャパシタＣ１の他端に接続され、ソース電極が電圧源ＶＤＤに接続され、ドレイン電極が第２キャパシタＣ２の他端に接続される。
【００２３】
第１のＰ型薄膜トランジスタＰ１は、そのゲート電極が第１キャパシタＣ１の他端に接続され、ソース電極が第３キャパシタＣ３に接続され、ドレイン電極が第２キャパシタＣ２の他端に接続される。
【００２４】
第１ダイオードＤ１は、第１キャパシタＣ１の他端から電圧源ＶＤＤに向かって順方向に接続される。
【００２５】
第２のＮ型薄膜トランジスタＮ２は、そのゲート電極が第２キャパシタＣ２の他端に接続され、ソース電極が電圧源ＶＤＤに接続され、ドレイン電極が第１キャパシタＣ１の他端に接続される。
【００２６】
第２のＰ型薄膜トランジスタＰ２は、そのゲート電極が第２キャパシタＣ２の他端に接続され、ソース電極が第３キャパシタＣ３に接続され、ドレイン電極が第１キャパシタＣ１の他端に接続される。
【００２７】
次に、このような構成のＤＣ−ＤＣ変換回路の動作について説明する。図３は、本ＤＣ−ＤＣ変換回路の動作を示すタイミングチャートである。同図に示すように、第１クロック信号ＣＬＫおよび第２クロック信号／ＣＬＫを動作させる前のプリチャージ期間に、スイッチＳＷ１をオンし、スイッチＳＷ２をオフする。これにより、第３キャパシタＣ３は、電圧源ＶＤＤによりチャージされ、第３キャパシタＣ３の端子間電圧ＯＵＴが上昇する。  次の昇圧期間では、第１クロック信号ＣＬＫおよび第２クロック信号／ＣＬＫを動作させることでＤＣ−ＤＣ変換部１を動作させるとともに、スイッチＳＷ１をオフし、スイッチＳＷ２はオフのままとする。これにより、第３キャパシタＣ３は、ＤＣ−ＤＣ変換部１によりチャージされ、第３キャパシタＣ３の端子間電圧ＯＵＴはさらに上昇する。
【００２８】
そして、次のディスチャージ期間では、第１クロック信号ＣＬＫおよび第２クロック信号／ＣＬＫを停止することでＤＣ−ＤＣ変換部１を停止させるとともに、スイッチＳＷ２をオンし、スイッチＳＷ１はオフのままとする。これにより、第３キャパシタＣ３は第２スイッチＳＷ２を介してディスチャージされ、第３キャパシタＣ３の端子間電圧ＯＵＴは下降する。
【００２９】
図４は、別の実施形態のＤＣ−ＤＣ変換回路の構成を示す回路ブロック図である。同図に示すように、本ＤＣ−ＤＣ変換回路は、第１キャパシタＣ１とグランド端子との間にスイッチＳＷ３が接続されるとともに、第２キャパシタＣ２とグランド端子との間にスイッチＳＷ４が接続された構成である。その他、図１と同一物には同一の符号を付すものとし、ここでは重複した説明は省略する。
【００３０】
図５は、本ＤＣ−ＤＣ変換回路の動作を示すタイミングチャートである。プリチャージ期間、昇圧期間では、スイッチＳＷ３，ＳＷ４はオフとなっており、本回路の動作は、図３を用いて説明したものと同様である。
【００３１】
ディスチャージ期間では、スイッチＳＷ３，ＳＷ４はともにオンとなる。このとき、第１クロック信号ＣＬＫ、第２クロック信号／ＣＬＫは共にローレベルであるので、図２で説明した第１のＰ型薄膜トランジスタＰ１、第２のＰ型薄膜トランジスタＰ２はともにオンする。これによって、第３キャパシタＣ３に蓄えられた電荷は、第１のＰ型薄膜トランジスタＰ１とスイッチＳＷ４を介してディスチャージされるとともに、第２のＰ型薄膜トランジスタＰ２とスイッチＳＷ３を介してディスチャージされる。なお、スイッチＳＷ１，ＳＷ２の動作は図３を用いて説明したものと同様である。
【００３２】
図６は、比較例のＤＣ−ＤＣ変換回路の構成を示す回路ブロック図である。同図に示すように、比較例のＤＣ−ＤＣ変換回路は、図１に対して、スイッチＳＷ１，ＳＷ２がない構成である。その他、図１と同一物には同一の符号を付すものとし、ここでは重複した説明は省略する。
【００３３】
図７は、比較例の動作を示すタイミングチャートである。同図に示すように、比較例では、昇圧期間において第１、第２クロックが動作してＤＣ−ＤＣ変換部１が動作することで、第３キャパシタＣ３が充電される。また、第１、第２クロックを停止してＤＣ−ＤＣ変換部１を停止させることで第３キャパシタＣ３が放電する。このように、比較例ではプリチャージ用のスイッチがないので充電に時間がかかり、またディスチャージ用のスイッチが無いので放電にも時間がかかることになる。
【００３４】
したがって、本実施の形態によれば、電圧源ＶＤＤと第３キャパシタＣ３との間に第１スイッチＳＷ１を接続したことで、プリチャージ期間に第１スイッチＳＷ１をオンすることにより、第３キャパシタＣ３は電圧源ＶＤＤによりチャージされるので、昇圧期間における充電時間を短くでき、もって表示ムラや線欠などの不正な表示を抑制することができる。
【００３５】
本実施の形態によれば、第３キャパシタＣ３とグランド端子との間に第２スイッチＳＷ２を接続したことで、ディスチャージ期間に第２スイッチＳＷ２をオンすることにより、第３キャパシタＣ３は第２スイッチＳＷ２を介してディスチャージされるので、放電時間を短くでき、もって表示ムラや線欠などの不正な表示を抑制することができる。
【００３６】
本実施の形態によれば、第１キャパシタＣ１とグランド端子との間に第３スイッチＳＷ３を接続するとともに、第２キャパシタＣ２とグランド端子との間に第４スイッチＳＷ４を接続することで、ディスチャージ期間に第３スイッチＳＷ３，第４スイッチＳＷ４をともにオンすることにより、第３キャパシタＣ３は第３，４スイッチを介してディスチャージされるので、放電時間を短くでき、もって表示ムラや線欠などの不正な表示を抑制することができる。
【図面の簡単な説明】
【００３７】
【図１】一実施形態のＤＣ−ＤＣ変換回路の構成を示す回路ブロック図である。
【図２】上記実施形態のＤＣ−ＤＣ変換回路の構成を示す回路図である。
【図３】上記実施形態のＤＣ−ＤＣ変換回路の動作を示すタイミングチャートである。
【図４】別の実施形態のＤＣ−ＤＣ変換回路の構成を示す回路ブロック図である。
【図５】上記別の実施形態のＤＣ−ＤＣ変換回路の動作を示すタイミングチャートである。
【図６】比較例のＤＣ−ＤＣ変換回路の構成を示す回路ブロック図である。
【図７】比較例のＤＣ−ＤＣ変換回路の動作を示すタイミングチャートである。
【符号の説明】
【００３８】
１…ＤＣ−ＤＣ変換部
Ｃ１…第１キャパシタ，Ｃ２…第２キャパシタ
Ｃ３…第３キャパシタ，Ｄ１…第１ダイオード
ＳＷ１…第１スイッチ，ＳＷ２…第２スイッチ
ＳＷ３…第３スイッチ，ＳＷ４…第４スイッチ
Ｎ１…第１のＮ型薄膜トランジスタ
Ｎ２…第２のＮ型薄膜トランジスタ
Ｐ１…第１のＰ型薄膜トランジスタ
Ｐ２…第２のＰ型薄膜トランジスタ
ＶＤＤ…電圧源
【図１】
2006158157.tif 000003
【図２】
2006158157.tif 000004
【図３】
2006158157.tif 000005
【図４】
2006158157.tif 000006
【図５】
2006158157.tif 000007
【図６】
2006158157.tif 000008
【図７】
2006158157.tif 000009