(57)【要約】【課題】  入力クロックの周波数に対する出力クロックの周波数の比が分数であっても、周期が一定である出力クロックを小規模回路で生成するクロック周波数制御装置を提供する。【解決手段】  クロック周波数制御装置１００は、第１のクロックＣＫ１の周波数と第２のクロックＣＫ２の設定周波数比ｆ２／ｆ１を、約分した後の除算の商ｍと剰余ｒと分母ｄとして記憶する周波数比率記憶部１と、剰余ｒの累積加算値が分母ｄ以上になることにその値からｄを減算するとともに桁上げ信号を出力する累積加算部２と、商ｍを累積加算部２からの桁上げ信号とともに累積加算する累積加算部３と、ＣＫ２の周波数を計数するカウンタ５と、累積加算部３の出力とカウンタ５の出力の差分を算出する差分算出部６と、その差分値に応じて発振周波数を制御するための差分値評価部７Ａと、差分値評価部７Ａの制御により発振周波数が制御されるＣＫ２出力用ＶＣＸＯ９とを有する。【選択図】  図１
2006324961.tif 000002
【特許請求の範囲】
【請求項１】
第１のクロックの周波数に対する第２のクロックの周波数比ｆ２／ｆ１を、約分した後の分母ｄ、商ｍ、剰余ｒとして記憶する周波数比率記憶手段と、
前記剰余ｒを前記第１のクロック周期ごとに累積加算し、前記分母ｄ以上になるごとに桁上げ信号を出力するとともに前記累積加算結果から前記分母ｄの値を減算する第１の累積加算手段と、
前記商ｍを前記第１のクロック周期ごとに累積加算し、前記桁上げ信号とともに加算する第２の累積加算手段と、
前記第２のクロック周期ごとに計数値が１ずつ増加する計数手段と、
前記第２の累積加算手段の初期値として前記計数手段の出力値を設定する初期値設定手段と、
前記第２の累積加算手段の出力値と前記計数手段の出力値の差分を算出する差分算出手段と、
前記第２のクロックを出力する発振手段と、
前記発振手段の発振周波数を制御するための制御電圧を生成する制御電圧生成手段と、
前記差分算出手段から出力される差分値に応じて前記制御電圧生成手段を制御する差分値評価手段と
を具備し、
入力された前記第１のクロックの周波数に対する前記第２のクロックの周波数の周波数比が前記設定値ｆ２／ｆ１となるように前記第２のクロックを出力する前記発振手段の周波数を制御することを特徴とするクロック周波数制御装置。
【請求項２】
前記差分値評価手段は、前記差分値が第１の所定範囲外と判定したときのみ前記制御電圧生成手段を制御して前記発振手段の発振周波数の変更を行うことを特徴とする請求項１に記載のクロック周波数制御装置。
【請求項３】
前記差分値評価手段は、前記制御電圧生成手段を制御して発振周波数を変更したときは、その発振周波数の変更後所定の期間経過した後、前記差分値の判定を再開することを特徴とする請求項２に記載のクロック周波数制御装置。
【請求項４】
前記差分値評価手段は、前記差分値が第２の所定範囲外と判定したときに、前記制御電圧生成手段を制御してその発振周波数の変更後所定の期間経過するまで前記第２の累積加算手段の初期値設定を継続することを特徴とする請求項３に記載のクロック周波数制御装置。
【請求項５】
前記計数手段をビデオＳＴＣカウンタとし、前記差分値評価手段を前記差分値の判定処理および制御を行うプロセッサとし、前記制御電圧生成手段を前記プロセッサで設定されたパルス幅のＰＷＭ波を出力するＰＷＭ波発生部と前記ＰＷＭ波から直流電圧を生成するための低域通過フィルタとで構成したことを特徴とする請求項１乃至４に記載のクロック周波数制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック周波数制御装置に関し、特に出力クロックの周波数が入力クロックの周波数に対して予め設定した分数比となるように出力クロックの周波数を制御するクロック周波数制御装置に関する。
【背景技術】
【０００２】
動画符号化装置においては、音声と映像の同期をとるためオーディオクロックとビデオクロックの同期をとる必要がある。その方法の一つとして、入力されたオーディオクロックを逓倍あるいは分周してビデオクロックを生成することが行われる。このとき入力されるオーディオクロックの周波数は、オーディオデータの規格によって、例えば、２４．５７６ＭＨｚであったり、３６．８６４ＭＨｚであったりする。これに対して出力されるビデオクロックの周波数は２７ＭＨｚである。
【０００３】
したがって、その周波数比は単純な整数比では表わされず、分数で表わされる。すなわち、オーディオクロックの周波数が２４．５７６ＭＨｚのときは周波数比が１１２５／１０２４と表わされ、オーディオクロックの周波数が２４．５７６ＭＨｚのときは周波数比が３７５／５１２と表わされる。
【０００４】
従来、このような入力クロックの周波数ｆ１に対する出力クロックの周波数ｆ２の比ｆ２／ｆ１が分数で表わされる、例えば分周を行うときは、ｎ分周と（ｎ＋１）分周を一定の割合で組み合わせ、それを繰り返すことで実現されていた。例えば、ｆ２／ｆ１＝３／１０となる分周を行いたいときは、３分周２回に対して４分周１回の割合で組み合わせるようにし、長い時間に亘って平均するとｆ２／ｆ１＝３／１０となる分周出力が得られるようにすることが行われていた（例えば、特許文献１参照。）。
【０００５】
しかし、このようなｎ分周と（ｎ＋１）分周を一定の割合で組み合わせる方法では、ｎ分周部分と（ｎ＋１）分周部分では１周期の長さが異なるため、出力クロックの周期が一定せず、出力クロックのジッタが増大するという問題があった。このジッタを軽減するためには、更に位相比較器を用いて、ＶＣＸＯ（電圧制御水晶発振器）を制御することになり、回路規模が大きくなるという問題があった。
【特許文献１】特開２００４−２３６１９３号公報  （第５−８ページ、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、入力クロックの周波数に対する出力クロックの周波数の比が分数であっても、小規模回路で高精度に制御でき、周期が一定である出力クロックを生成するクロック周波数制御装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１のクロックの周波数に対する第２のクロックの周波数比ｆ２／ｆ１を、約分した後の分母ｄ、商ｍ、剰余ｒとして記憶する周波数比率記憶手段と、前記剰余ｒを前記第１のクロック周期ごとに累積加算し、前記分母ｄ以上になるごとに桁上げ信号を出力するとともに前記累積加算結果から前記分母ｄの値を減算する第１の累積加算手段と、前記商ｍを前記第１のクロック周期ごとに累積加算し、前記桁上げ信号とともに加算する第２の累積加算手段と、前記第２のクロック周期ごとに計数値が１ずつ増加する計数手段と、前記第２の累積加算手段の初期値として前記計数手段の出力値を設定する初期値設定手段と、前記第２の累積加算手段の出力値と前記計数手段の出力値の差分を算出する差分算出手段と、前記第２のクロックを出力する発振手段と、前記発振手段の発振周波数を制御するための制御電圧を生成する制御電圧生成手段と、前記差分算出手段から出力される差分値に応じて前記制御電圧生成手段を制御する差分値評価手段とを具備し、入力された前記第１のクロックの周波数に対する前記第２のクロックの周波数の周波数比が前記設定値ｆ２／ｆ１となるように前記第２のクロックを出力する前記発振手段の周波数を制御することを特徴とするクロック周波数制御装置が提供される。
【発明の効果】
【０００８】
本発明によれば、入力クロックの周波数に対する出力クロックの周波数の比が分数であっても、出力クロックの周期が一定であるので、出力クロックのジッタを少なくすることができる。また、設定周波数比率で定まる設定周波数と出力周波数の誤差が小さな誤差の範囲で制御するため、小規模回路で高精度に制御できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１０】
図１は、本発明の実施例１に係るクロック周波数制御装置の構成の例を示すブロック図である。
【００１１】
本実施例のクロック周波数制御装置１００は、第１のクロックＣＫ１の入力を受けて出力する第２のクロックＣＫ２の周波数が、第１のクロックＣＫ１の周波数に周波数比ｆ２／ｆ１を掛けた値となるように制御する装置である。
【００１２】
このクロック周波数制御装置１００は、周波数比ｆ２／ｆ１を約分した後の分母ｄ、商ｍ、剰余ｒとして入力されて記憶する周波数比率記憶部１と、剰余ｒを前記第１のクロックＣＫ１の周期ごとに累積加算し、分母ｄ以上になるごとに桁上げ信号を１として出力するとともに累積加算結果から分母ｄの値を減算する第１の累積加算部２と、商ｍを第１のクロックＣＫ１の周期ごとに累積加算し、第１の累積加算部２から出力される桁上げ信号とともに加算する第２の累積加算部３と、第２の累積加算部３へ初期値を設定する初期値設定部４と、第２のクロックＣＫ２の周期ごとにカウントアップするカウンタ５と、第２の累積加算部３の出力値とカウンタ５の出力値との差分を算出する差分算出部６と、差分算出部６から出力された差分値が第１の所定許容差分範囲内か（例えば差分値の絶対値がＮ１以下かどうか）を判定し、その判定結果に基づいてＰＷＭ波のパルス幅の決定や初期値設定部４の制御を行う差分値評価部７Ａと、差分値評価部７Ａにより指定されたパルス幅に従って制御電圧を生成する制御電圧生成部８と、制御電圧生成部８から出力された直流電圧の大きさにより発振周波数が制御された第２のクロックＣＫ２を出力するＶＣＸＯ（電圧制御水晶発振器）９を有する。
【００１３】
制御電圧生成部８は、差分値評価部７Ａにより指定されたパルス幅のＰＷＭ波を生成するＰＷＭ波生成部８１と、ＰＷＭ波生成部８１から出力されたＰＷＭ波から直流電圧を生成するＬＰＦ（低域通過フィルタ）８２とにより構成される。
【００１４】
周波数比率記憶部１に記憶される周波数比率情報は、図１に表示されていないプロセッサで計算されて入力される。この周波数比率情報は、第１のクロックＣＫ１と第２のクロックＣＫ２の周波数比ｆ２／ｆ１に相当する分数比ｎ／ｄ（約分した分数）の除算を行ってその整数値の商と剰余を算出し、ｎ／ｄ＝ｍ余りｒとなる除算の演算結果の商ｍおよび剰余ｒと分母ｄを使用する。
【００１５】
第１の累積加算部２は、周波数比率記憶部１に保持された剰余ｒを累積加算する加算器２１と、加算器２１による累積加算結果が周波数比率記憶部１に保持された分母ｄ以上になるごとに分母ｄ以上になるごとに桁上げ信号を１として出力するとともに加算器２１の出力値から分母ｄの値を減算して出力する桁上げ部２２と、第１のクロックＣＫ１に同期して桁上げ部２２の出力値を取り込み、加算器２１へフィードバックするＦ／Ｆ（フリップ・フロップ）２３とを有する。このＦ／Ｆ２３のフィードバックにより、周波数比率記憶部１に保持された剰余ｒが、第１のクロックＣＫ１の周期ごとに加算器２１で累積加算される。この第１の累積加算部２での累積加算は、第１のクロックＣＫ１の周波数でのカウント値をｒ／ｄ倍してカウントすることと等価の意味を持つ。なお、ここでの桁上げ部２２は、初期設定として−ｄの値を設定しておき、加算器２１の出力がゼロ以上になったことで、加算器２１による累積加算結果が分母ｄ以上になったことを判断すれば、分母ｄとの比較回路を不要にでき、小規模な回路で構成可能である。
【００１６】
第２の累積加算部３は、周波数比率記憶部１に保持された商ｍを累積加算するとともに第１の累積加算部２の桁上げ部２２から出力される桁上げ信号の値を加算する加算器３１と、第１のクロックＣＫ１に同期して加算器３１の出力値を取り込み、加算器３１へフィードバックするＦ／Ｆ３２とを有する。このＦ／Ｆ３２のフィードバックにより、周波数比率記憶部１に保持された商ｍが、第１のクロックＣＫ１の周期ごとに加算器３１で累積加算される。この第２の累積加算部３での累積加算は、桁上げ信号の加算を含めると、第１のクロックＣＫ１の周波数でのカウント値をｎ／ｄ（＝ｍ＋ｒ／ｄ）倍してカウントすることと等価の意味を持つ。
【００１７】
周波数カウンタ５は、第２のクロックＣＫ２の周波数でのカウント値Ｃ２を出力する。
【００１８】
初期値設定部４は、リセット信号または差分値評価部７Ａから出力される後述の再設定信号が入力されたときに、第２の累積加算部３へ初期値としてカウンタ５のカウント値Ｃ２を与え、第２の累積加算部３の出力Ｃ１をカウンタ５のカウント値Ｃ２と同じ値にする。また、初期値設定部４は、リセット信号または差分値評価部７Ａから出力される後述の再設定信号が入力されたときに、第１の累積加算部２の桁上げ部２２を制御してＦ／Ｆ２３の出力も−ｄ（ｄは周波数比率記憶部に記憶された周波数比率の分母）の値に初期化する。
【００１９】
差分算出部６は、第２の累積加算部３の出力Ｃ１とカウンタ５のカウント値Ｃ２の差分を算出し、差分値（Ｃ１−Ｃ２）を出力する。
【００２０】
差分値評価部７Ａは、ＰＷＭ波生成部８１が生成するＰＷＭ波のパルス幅の変更時に生成されるパルス幅書き込み信号によってリセットされ、その後入力される更新クロックＣＫｊの数を計数してカウント値ｊを出力する更新経過時間測定カウンタ７１と、更新経過時間測定カウンタ７１のカウント値ｊを所定のＶＣＸＯ安定待ち設定値Ｍと比較し、カウント値ｊがＶＣＸＯ安定待ち設定値Ｍ以上のときは、判定指示信号を比較部７３に出力し、カウント値ｊがＶＣＸＯ安定待ち設定値Ｍ未満のときは、更新経過時間測定カウンタ７１へカウント動作を許可する比較部７２と、比較部７２から判定指示信号が出力されているとき更新クロックＣＫｊの立ち上がりの周期で差分算出部６から出力された差分値（Ｃ１−Ｃ２）を所定の許容差分範囲（−Ｎ１〜Ｎ１）と比較し、差分値（Ｃ１−Ｃ２）が許容差分範囲（−Ｎ１〜Ｎ１）の外のときはその差分値の符号に応じて増減したＰＷＭ波のパルス幅値をＰＷＭ波生成部８１に設定し、比較部７２からの判定指示信号が出力されていないとき更新クロックＣＫｊの立ち上がりの周期で初期値設定部４に再設定信号を出力する比較部７３を有する。
【００２１】
すなわち、差分値評価部７Ａは、１度ＰＷＭ波のパルス幅を変更してから所定の時間経ってＶＣＸＯ９の出力周波数が安定するまでは差分出力部の出力をゼロとなる様に更新クロックＣＫｊの周期で累積加算部２および３を初期化し、ＶＣＸＯ９の出力周波数が安定した後は、更新クロックＣＫｊの周期で差分値（Ｃ１−Ｃ２）を所定の許容差分範囲（−Ｎ１〜Ｎ１）と比較し、差分値（Ｃ１−Ｃ２）が許容差分範囲（−Ｎ１〜Ｎ１）の外になったときのみ、ＰＷＭ波生成部８１が生成するＰＷＭ波のパルス幅の変更が行われる。なお、差分値（Ｃ１−Ｃ２）に対するパルス幅の変更量は予め定められている。
【００２２】
ＰＷＭ波生成部８１は、初期状態として予め設定されたパルス幅のＰＷＭ波を出力しているが、差分値評価部７Ａから設定されるＰＷＭ波のパルス幅値に応じてＰＷＭ波のパルス幅を生成して出力する。
【００２３】
ＬＰＦ８２は、ＰＷＭ波生成部８１で生成されたＰＷＭ波から高周波成分を取り除き直流電圧を生成する。すなわち、ＰＷＭ波の正のパルス幅が広いほど、高レベルの期間が長くなり、高い直流電圧が生成される。
【００２４】
ＶＣＸＯ９は、ＬＰＦ８２から出力される直流電圧の大きさによって発振周波数が制御される。すなわち、ＶＣＸＯ９の発振周波数は、差分値評価部７Ａにより設定されるＰＷＭ波のパルス幅に応じて変化する。
【００２５】
図２は、第１の累積加算部２および第２の累積加算部３の動作と差分算出部６から出力される差分値（Ｃ１−Ｃ２）との関係を示す波形図である。
【００２６】
ここでは、周波数比ｆ２／ｆ１がｆ２／ｆ１＝４００／３００の設定で、第２のクロックＣＫ２の周波数がほぼこの設定どおりに制御されている状態の例を示す。また、動作開始時のカウンタ５の出力Ｃ２が０で、その値が初期値として第２の累積加算部３に設定（Ｃ１＝０）されているものとする。
【００２７】
このとき周波数比率記憶部１には、商ｍ＝１と約分された後の剰余ｒ＝１と分母ｄ＝３が設定される。
【００２８】
第１の累積加算部２では、初期値として−３（＝−ｄ）が設定された後、剰余ｒの値１を第１のクロックＣＫ１の周期ごとに加算器２１で累積加算し、その加算結果がゼロ以上になるごとに桁上げ部２２でその値から分母ｄの値３が減算されるので、第１のクロックＣＫ１に同期してその内部のＦ／Ｆ２３の出力は−３、−２、−１のパターンが繰り返される。また、桁上げ部２２は、加算器２１の出力がゼロ（累積加算結果が分母ｄ以上）になるごとに、桁上げ信号ｃ０として１を出力する。すなわち、第１の累積加算部２は、第１のクロックＣＫ１のクロック数が分母ｄの値の期間ごとに、剰余ｒの値と同数だけ、桁上げ信号ｃ０として１を出力する。
【００２９】
第２の累積加算部３は、商ｍの値１を、桁上げ部２２から出力される桁上げ信号ｃ０とともに、第１のクロックＣＫ１の周期ごとに累積加算するので、第１のクロックＣＫ１に同期してその出力が１、２、４、５、６、８と増加する。
【００３０】
すなわち、第２の累積加算部３での累積加算は、桁上げ信号ｃ０の加算を含めると、第１のクロックＣＫ１の周波数でのカウント値を４／３（＝ｍ＋ｒ／ｄ＝ｆ２／ｆ１）倍してカウントすることと等価となる。
【００３１】
差分算出部６は、第２の累積加算部３の出力Ｃ１とカウンタ５のカウント値Ｃ２の差分値（Ｃ１−Ｃ２）として、０、−１、０、−１、１、０を順次出力する。
【００３２】
この例のように、第２のクロックＣＫ２の周波数がほぼ設定された周波数比どおりに制御されている場合、差分算出部６から出力される差分値（Ｃ１−Ｃ２）は０に近い非常に小さい値となる。
【００３３】
ここで設定された周波数比ｆ２／ｆ１＝４００／３００に対して、第２のクロックＣＫ２の周波数がわずかでも高い場合は、図２の場合よりもカウンタ５のカウントの進みが速くなり、差分算出部６から出力される差分値（Ｃ１−Ｃ２）は、時間が経過するにつれてマイナス側に大きい値が出力される様になる。また、第２のクロックＣＫ２の周波数がわずかでも低い場合は、図２の場合よりもカウンタ５のカウントの進みが遅くなり、差分算出部６から出力される差分値（Ｃ１−Ｃ２）は、時間が経過するにつれてプラス側に大きい値が出力される様になる。
【００３４】
したがって、差分値（Ｃ１−Ｃ２）がマイナス側に大きくずれた場合は、その時のＰＷＭ波のパルス幅より短いパルス幅をＰＷＭ波発生部８１に設定し、差分値（Ｃ１−Ｃ２）がプラス側に大きくずれた場合は、その時のＰＷＭ波のパルス幅よりも長いパルス幅をＰＷＭ波生成部８１に設定する。
【００３５】
次に、本実施例のクロック周波数制御装置１００において差分値評価部７ＡをＣＰＵとした場合の差分値評価部７Ａの動作フローを図３のフロー図を用いて説明する。
【００３６】
まず、ステップＳ１０において更新クロックＣＫｊの立ち上がりかどうかを判断し、更新クロックＣＫｊの立ち上がりでなければ（ＮＯ）、再度ステップＳ１０を繰り返し、更新クロックＣＫｊの立ち上がりであれば（ＹＥＳ）、更新経過時間測定カウンタ７１のカウント値ｊがＶＣＸＯ安定待ち設定値Ｍ以上であるかどうかを判定する（ステップＳ１１）。
【００３７】
カウント値ｊがＶＣＸＯ安定待ち設定値Ｍ以上である場合（ＹＥＳ）、差分算出部６で算出された第２の累積加算部３の出力Ｃ１とカウンタ５の出力Ｃ２の差分値（Ｃ１−Ｃ２）を読み出し（ステップＳ１２）、差分値（Ｃ１−Ｃ２）が許容差分値Ｎ１より大きいかどうかを判定する（ステップＳ１３）。
【００３８】
ステップＳ１３において、差分値（Ｃ１−Ｃ２）が許容差分値Ｎ１より大きい場合（ＹＥＳ）、その時のＰＷＭ波のパルス幅よりも１段階長くしたＰＷＭ波のパルス幅をＰＷＭ波生成部８１に設定し（ステップＳ１４）、更新経過時間測定カウンタ７１をリセットしてそのカウント値ｊを０にし（ステップＳ１７）、ステップＳ１０に戻る。ステップＳ１３において、差分値（Ｃ１−Ｃ２）が許容差分値Ｎ１以下の場合（ＮＯ）、差分値（Ｃ１−Ｃ２）が−Ｎ１より小さいかどうかを判定し（ステップＳ１５）、差分値（Ｃ１−Ｃ２）が−Ｎ１より小さい場合（ＹＥＳ）、その時のＰＷＭ波のパルス幅よりも１段階短くしたＰＷＭ波のパルス幅をＰＷＭ波生成部８１に設定し（ステップＳ１６）、更新経過時間測定カウンタ７１をリセットしてそのカウント値ｊを０にし（ステップＳ１７）、ステップＳ１０に戻る。ステップＳ１５において、差分値（Ｃ１−Ｃ２）が−Ｎ１以上の場合（ＮＯ）は、差分値（Ｃ１−Ｃ２）が許容誤差範囲内に入っていることを意味しており、ステップＳ１０に戻る。
【００３９】
また、ステップＳ１１の判定において、カウント値ｊがＶＣＸＯ安定待ち設定値Ｍ未満である場合（ＮＯ）、更新経過時間測定カウンタ７１のカウント値ｊを１増加させ（ステップＳ１８）、初期値設定部４に再設定信号を出力して（ステップＳ１９）、ステップＳ１０に戻る。
【００４０】
上述したフローの動作により、前のＰＷＭ波のパルス幅の変更からＶＣＸＯ出力クロックの周波数が安定するまでの所定の時間が経過するまではＰＷＭ波の過剰な再変更を行わず第１および第２の累積加算部２および３の初期化を継続し、ＶＣＸＯ出力クロックの周波数が安定した後に差分算出部６で算出された差分値（Ｃ１−Ｃ２）を更新クロックの間隔で許容差分範囲内かどうかを判定し、許容差分範囲外になったときは、ＰＷＭ波のパルス幅が変更されて、第２のクロックＣＫ２の周波数が所望の周波数にさらに近づけられる。
【００４１】
図４に、本実施例のクロック周波数制御装置１００を動画符号化装置に適用して、オーディオクロックの周波数からビデオクロックの周波数を制御するときの周波数比率情報の設定の例を示す。
【００４２】
図４において、第１のクロックＣＫ１の周波数として記載されている値が、動画符号化装置に入力されるさまざまな規格のオーディオクロックの周波数の値である。これに対して第２のクロックＣＫ２として出力されるビデオクロックの設定値は２７ＭＨｚである。
【００４３】
すなわち、各オーディオクロックの周波数に対して図４に記載の周波数比ｆ２／ｆ１となり、それらのクロック周波数に対応する、商ｍ、剰余ｒ、分母ｄを、周波数比率記憶部に入力する。
【００４４】
一例を挙げれば、オーディオクロックすなわち第１のクロックＣＫ１の周波数が２４，５７６，０００Ｈｚであるときに、周波数比ｆ２／ｆ１は、１１２５／１０２４となり、周波数比率記憶部には、商ｍとして１、剰余ｒとして１０１、分母ｆ１として１０２４を入力する。
【００４５】
このような本実施例のクロック周波数制御装置によれば、入力クロックの周波数に対する出力クロックの周波数の比が分数であっても、発振周期が一定である出力クロックがＶＣＸＯから出力されるので、出力クロックのジッタを少なくすることができる。さらに、出力クロック周波数が設定比率から僅かなに異なっていても、長時間の評価によりその差を正確に検出することが可能である。また、出力クロック周波数が設定比率から大きく異なっている場合は、その都度差分算出部６の出力が小さくなるように初期設定するため、第２の累積加算部３や差分算出部６の回路規模を小さくすることが可能である。
【実施例２】
【００４６】
図５は、本発明の実施例２に係るクロック周波数制御装置の構成の例を示すブロック図である。
【００４７】
本実施例のクロック周波数制御装置２００は、図１に示した実施例１のクロック周波数制御装置１００の差分値評価部７Ａの代わりに、差分値評価部７Ａの中にさらに比較部７５を加えた差分値評価部７Ｂを設け、比較部７５の出力に従って初期値設定部４が第１の累積加算部２および第２の累積加算部３への初期値の再設定を行うようにしたものである。そこで、図５において図１と同じ機能を有するブロックには図１と同一の符号を付し、ここではその詳細な説明を省略する。
【００４８】
比較部７４は、図１の比較部７３と同様に、比較部７２から判定指示信号が出力されているとき、更新クロックＣＫｊの立ち上がりの周期で、差分算出部６から出力された差分値（Ｃ１−Ｃ２）を所定の許容差分範囲（−Ｎ１〜Ｎ１）と比較し、差分値（Ｃ１−Ｃ２）が許容差分範囲（−Ｎ１〜Ｎ１）の外のときはその差分値の符号に応じて増減したＰＷＭ波のパルス幅値をＰＷＭ波生成部に設定するが、初期値設定部４への再設定信号は出力しない。
【００４９】
比較部７５は、更新クロックＣＫｊの立ち上がりの周期で、差分算出部６から出力された差分値（Ｃ１−Ｃ２）を再設定禁止範囲（−Ｎ２〜Ｎ２）と比較し、差分値（Ｃ１−Ｃ２）が再設定禁止範囲（−Ｎ２〜Ｎ２）の外のときは、初期値設定部４への再設定信号を出力する。
【００５０】
なお、再設定可と再設定否が交互に発生することを回避するために、再設定可否判定値Ｎ２は許容差分値Ｎ１の２倍以上が望ましい。
【００５１】
次に、本実施例のクロック周波数制御装置２００において差分値評価部７ＢをＣＰＵとした場合の差分値評価部７Ｂの動作フローを図６のフロー図を用いて説明する。
【００５２】
まず、ステップＳ２０において更新クロックＣＫｊの立ち上がりかどうかを判断し、更新クロックＣＫｊの立ち上がりでなければ（ＮＯ）、再度ステップＳ２０を繰り返し、更新クロックＣＫｊの立ち上がりであれば（ＹＥＳ）、更新経過時間測定カウンタ７１のカウント値ｊがＶＣＸＯ安定待ち設定値Ｍ以上であるかどうかを判定する（ステップＳ２１）。
【００５３】
カウント値ｊがＶＣＸＯ安定待ち設定値Ｍ以上である場合（ＹＥＳ）、差分算出部６で算出された第２の累積加算部３の出力Ｃ１とカウンタ５の出力Ｃ２の差分値（Ｃ１−Ｃ２）を読み出し（ステップＳ２２）、差分値（Ｃ１−Ｃ２）が許容差分値Ｎ１より大きいかどうかを判定する（ステップＳ２３）。
【００５４】
ステップＳ２３において、差分値（Ｃ１−Ｃ２）が許容差分値Ｎ１より大きい場合（ＹＥＳ）、その時のＰＷＭ波のパルス幅よりも１段階長くしたＰＷＭ波のパルス幅をＰＷＭ波生成部８１に設定し（ステップＳ２４）、更新経過時間測定カウンタ７１をリセットしてそのカウント値ｊを０にし（ステップＳ２７）、ステップＳ２９に進む。ステップＳ２３において、差分値（Ｃ１−Ｃ２）が許容差分値Ｎ１以下の場合（ＮＯ）、差分値（Ｃ１−Ｃ２）が−Ｎ１より小さいかどうかを判定し（ステップＳ２５）、差分値（Ｃ１−Ｃ２）が−Ｎ１より小さい場合（ＹＥＳ）、その時のＰＷＭ波のパルス幅よりも１段階短くしたＰＷＭ波のパルス幅をＰＷＭ波生成部８１に設定し（ステップＳ２６）、更新経過時間測定カウンタ７１をリセットしてそのカウント値ｊを０にし（ステップＳ２７）、ステップＳ２９に進む。ステップＳ２５において、差分値（Ｃ１−Ｃ２）が−Ｎ１以上の場合（ＮＯ）は、差分値（Ｃ１−Ｃ２）が許容誤差範囲内に入っていることを意味しており、ステップＳ２０に戻る。
【００５５】
また、ステップＳ２１の判定において、カウント値ｊがＶＣＸＯ安定待ち設定値Ｍ未満である場合（ＮＯ）、更新経過時間測定カウンタ７１のカウント値ｊを１増加させる（ステップＳ２８）。
【００５６】
ステップＳ２９では、差分算出部６から出力された差分値の絶対値｜Ｃ１−Ｃ２｜が再設定禁止設定値Ｎ２より大きいかどうかを判定する。
【００５７】
差分値の絶対値｜Ｃ１−Ｃ２｜が再設定禁止設定値Ｎ２より大きい場合（ＹＥＳ）、初期値設定部４に再設定信号を出力して（ステップＳ３０）、ステップＳ２０に戻る。一方、ステップＳ２９の判定において、差分値の絶対値｜Ｃ１−Ｃ２｜が再設定禁止設定値Ｎ２以下の場合（ＮＯ）、初期値設定部４に再設定信号を出力せずにステップＳ２０に戻る。
【００５８】
上述したフローの動作により、前のＰＷＭ波のパルス幅の変更から所定の時間経過後に差分算出部６で算出された差分値の絶対値｜Ｃ１−Ｃ２｜が、許容差分値Ｎ１より大きいとＰＷＭ波のパルス幅の変更が行われるが、差分値の絶対値｜Ｃ１−Ｃ２｜が許容差分値Ｎ１より大きくても再設定禁止設定値Ｎ２以下である場合は、第１の累積加算部２や第２の累積加算部３への初期値の再設定が行われない。
【００５９】
このような本実施例のクロック周波数制御装置によれば、差分算出部６で算出された差分値が小さな範囲に入った後は、第１の累積加算部２や第２の累積加算部３への初期値の再設定が行われなくなるので、ＰＷＭ波のパルス幅の変更ごとによる誤差の累積を回避することができる。
【実施例３】
【００６０】
図７は、動画像符号化装置において本発明を適用した例を示す。
【００６１】
本実施例のクロック周波数制御装置３００は、第１のクロックＣＫ１として入力されたオーディオクロックから映像音声符号化部５００へ与えるビデオクロックを第２のクロックＣＫ２として生成している。クロック周波数制御装置３００の詳細な動作は、実施例１のクロック周波数制御装置１００あるいは実施例２のクロック周波数制御装置２００と同様であるので、ここではその詳細な説明を省略する。
【００６２】
周波数比率評価部１１０は、実施例１のクロック周波数制御装置１００および実施例２のクロック周波数制御装置２００と同じく、周波数比率記憶部１、第１の累積加算部２、第２の累積加算部３、初期値設定部４，差分算出部６により構成されている。また、図１の差分値評価部７Ａまたは図５の差分値評価部７Ｂと同様な処理を行う差分値評価部７をＣＰＵとし、図１および図５のカウンタ５として、映像符号化に必要なＳＴＣカウンタ５Ａを使用している。さらに、更新クロックＣＫｊとして、映像符号化で必要な垂直同期信号（Ｖｓｙｎｃ）を映像音声符号化部５００から出力して用いている。
【００６３】
ここで差分値評価部７のＣＰＵについては、他の符号化制御を行う制御部と共用が可能である。したがって、ＰＷＭ波生成部８１やＬＰＦ８２、ＶＣＸＯ９の他に、周波数比評価部１１０の追加のみで動画像符号化装置でのクロックの周波数制御が可能となる。すなわち、非常に小規模な回路の追加で動画像符号化装置で用いるクロックの高精度な周波数制御が可能になる。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施例１に係るクロック周波数制御装置の構成の例を示すブロック図。
【図２】本発明の実施例１に係るクロック周波数制御装置の動作を説明するための波形図。
【図３】本発明の実施例１に係るクロック周波数制御装置の動作のフローを示すフロー図。
【図４】本発明の実施例１に係るクロック周波数制御装置における周波数比設定の例を示す図。
【図５】本発明の実施例２に係るクロック周波数制御装置の構成の例を示すブロック図。
【図６】本発明の実施例２に係るクロック周波数制御装置の動作のフローを示すフロー図。
【図７】本発明の実施例３に係るクロック周波数制御装置の構成の例を示すブロック図。
【符号の説明】
【００６５】
１  周波数比率記憶部
２、３  累積加算部
４  初期値設定部
５  カウンタ
５Ａ  ＳＴＣカウンタ
６  差分算出部
７  差分値評価部（ＣＰＵ）
７Ａ、７Ｂ  差分値評価部
８  制御電圧生成部
９  ＶＣＸＯ
２１、３１  加算器
２２  桁上げ部
２３、３２  Ｆ／Ｆ
７１  更新経過時間測定カウンタ
７２、７３、７４、７５  比較部
８１  ＰＷＭ波発生部
８２  ＬＰＦ
１００、２００、３００  クロック周波数制御装置
１１０  周波数比率評価部
【図１】
2006324961.tif 000003
【図２】
2006324961.tif 000004
【図３】
2006324961.tif 000005
【図４】
2006324961.tif 000006
【図５】
2006324961.tif 000007
【図６】
2006324961.tif 000008
【図７】
2006324961.tif 000009