(57)【要約】  【課題】  ヒステリシスコンパレータの出力に基づいてスイッチング素子のスイッチング動作を行い、スイッチング素子のスイッチング動作に応じた信号を平滑してスイッチングレギュレータの出力電圧を生成する平滑回路の時定数によらないでスイッチング周波数を設定することができるスイッチングレギュレータ及びこれを備えた電気機器を提供する。  【解決手段】  ヒステリシスコンパレータ１の出力のＡＣ成分からランプ信号を生成する抵抗Ｒ３及びコンデンサＣ３を備え、ヒステリシスコンパレータ１が、出力電圧ＶOの抵抗Ｒ１及びＲ２による分圧に前記ランプ信号を重畳したものと基準電圧源２から出力される基準電圧とを比較することを特徴とするスイッチングレギュレータ。【選択図】      図１
2006254587.tif 000002
【特許請求の範囲】
【請求項１】
ヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力に基づいてスイッチング動作を行うスイッチング素子と、
前記スイッチング素子のスイッチング動作に応じた信号を出力する第１の端子と、
スイッチングレギュレータの出力電圧を入力する第２の端子と、
前記ヒステリシスコンパレータの出力のＡＣ成分からランプ信号を生成する抵抗及びコンデンサとを備え、
前記ヒステリシスコンパレータが、前記スイッチングレギュレータの出力電圧に基づく電圧に前記ランプ信号を重畳したものと基準電圧とを比較することを特徴とすることを特徴とするスイッチングレギュレータ用スイッチング回路。
【請求項２】
ヒステリシスコンパレータの出力に基づいてスイッチング素子のスイッチング動作を行うスイッチングレギュレータにおいて、
前記ヒステリシスコンパレータの出力のＡＣ成分からランプ信号を生成する抵抗及びコンデンサを備え、
前記ヒステリシスコンパレータが、前記スイッチングレギュレータの出力電圧に基づく電圧に前記ランプ信号を重畳したものと基準電圧とを比較することを特徴とするスイッチングレギュレータ。
【請求項３】
前記スイッチングレギュレータの出力電圧を分圧する抵抗分圧回路と、
前記抵抗の一端と前記ヒステリシスコンパレータの出力端子とをＡＣカップリングするカップリングコンデンサとを備え、
前記抵抗の他端が前記抵抗分圧回路の分圧点に接続され、前記コンデンサが前記抵抗分圧回路の分圧抵抗に対して並列接続される請求項２に記載のスイッチングレギュレータ。
【請求項４】
前記コンデンサと並列接続される分圧抵抗が、前記スイッチングレギュレータの出力電圧が出力される出力端子と前記抵抗分圧回路の分圧点との間に設けられる請求項３に記載のスイッチングレギュレータ。
【請求項５】
請求項２〜４のいずれかに記載のスイッチングレギュレータを備えることを特徴とする電気機器。
【請求項６】
携帯機器である請求項５に記載の電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関し、特にヒステリシスコンパレータの出力に基づいてスイッチング素子のスイッチング動作を行うスイッチングレギュレータに関する。
【背景技術】
【０００２】
従来より、ヒステリシスコンパレータの出力に基づくスイッチング動作を行うスイッチングレギュレータが種々提案されている（例えば、特許文献１参照）。かかるスイッチングレギュレータは、スイッチング素子のスイッチング動作に応じた信号を平滑してスイッチングレギュレータの出力電圧を生成する平滑回路を備えている。そして、前記平滑回路は、通常インダクタとコンデンサを備えている。
【特許文献１】実開平６−１３３８７号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ヒステリシスコンパレータの出力に基づくスイッチング動作を行う従来のスイッチングレギュレータでは、前記平滑回路の構成部品であるインダクタのインダクタンスと前記平滑回路の構成部品であるコンデンサの静電容量を大きくすると、スイッチングレギュレータの出力電圧に含まれるリップル電圧が小さくなる。しかしながら、前記インダクタと前記コンデンサの面積が大きくなり、スイッチング周波数も低くなる。
【０００４】
通常、実装面積の制約などから前記インダクタのインダクタンスと前記コンデンサの静電容量を大きくすることができないので、ヒステリシスコンパレータの出力に基づくスイッチング動作を行う従来のスイッチングレギュレータでは、スイッチングレギュレータの出力電圧に含まれるリップル電圧が大きくなってしまっていた。
【０００５】
本発明は、上記の問題点に鑑み、ヒステリシスコンパレータの出力に基づいてスイッチング素子のスイッチング動作を行い、スイッチング素子のスイッチング動作に応じた信号を平滑してスイッチングレギュレータの出力電圧を生成する平滑回路の時定数によらないでスイッチング周波数を設定することができるスイッチングレギュレータ及びこれを備えた電気機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明に係るスイッチングレギュレータ用スイッチング回路は、ヒステリシスコンパレータと、前記ヒステリシスコンパレータの出力に基づいてスイッチング動作を行うスイッチング素子と、前記スイッチング素子のスイッチング動作に応じた信号を出力する第１の端子と、スイッチングレギュレータの出力電圧を入力する第２の端子と、前記ヒステリシスコンパレータの出力のＡＣ成分からランプ信号を生成する抵抗及びコンデンサとを備え、前記ヒステリシスコンパレータが、前記スイッチングレギュレータの出力電圧に基づく電圧に前記ランプ信号を重畳したものと基準電圧とを比較するようにしている。
【０００７】
上記構成のスイッチングレギュレータ用スイッチング回路の第１の端子に平滑回路の入力端を接続し、上記構成のスイッチングレギュレータ用スイッチング回路の第２の端子に前記平滑回路の出力端を接続することで、上記目的を達成するスイッチングレギュレータを実現することができる。なお、前記平滑回路の出力電圧がスイッチングレギュレータの出力電圧となる。
【０００８】
また、上記目的を達成するために本発明に係るスイッチングレギュレータは、ヒステリシスコンパレータの出力に基づいてスイッチング素子のスイッチング動作を行うスイッチングレギュレータであって、前記ヒステリシスコンパレータの出力のＡＣ成分からランプ信号を生成する抵抗及びコンデンサを備え、前記ヒステリシスコンパレータが、前記スイッチングレギュレータの出力電圧に基づく電圧に前記ランプ信号を重畳したものと基準電圧とを比較するようにしている。
【０００９】
このような構成によると、スイッチング周波数が、前記抵抗の抵抗値及び前記コンデンサの静電容量によって決まり、スイッチング素子のスイッチング動作に応じた信号を平滑してスイッチングレギュレータの出力電圧を生成する平滑回路の時定数に依存しない。したがって、スイッチング素子のスイッチング動作に応じた信号を平滑してスイッチングレギュレータの出力電圧を生成する平滑回路の時定数によらないでスイッチング周波数を設定することができる。また、前記抵抗の抵抗値及び前記コンデンサの静電容量を小さくすることによってスイッチング周波数を大きくすることができるので、スイッチングレギュレータの出力電圧のリップルを小さくすることができる。
【００１０】
本発明に係るスイッチングレギュレータでは、ヒステリシスコンパレータにおける遅延時間分だけスイッチング周波数が理想値に比べて低くなる。これに対して、従来のスイッチングレギュレータでは、ヒステリシスコンパレータにおける遅延時間とドライバ回路における遅延時間とスイッチング素子における遅延時間との総和である遅延時間分だけスイッチング周波数が理想値に比べて低くなっていた。このように、本発明に係るスイッチングレギュレータは従来のスイッチングレギュレータに比べて、スイッチング周波数の理想値からの低下量が少ないので、出力電圧のリップルを小さくすることができる。
【００１１】
上記スイッチングレギュレータの一例としては、前記スイッチングレギュレータの出力電圧を分圧する抵抗分圧回路と、前記抵抗の一端と前記ヒステリシスコンパレータの出力端子とをＡＣカップリングするカップリングコンデンサとを備え、前記抵抗の他端が前記抵抗分圧回路の分圧点に接続され、前記コンデンサが前記抵抗分圧回路の分圧抵抗に対して並列接続される構成が挙げられる。かかる構成例においては、負荷の急峻な変動に対する応答性を良好にする観点から、前記コンデンサと並列接続される分圧抵抗が、前記スイッチングレギュレータの出力電圧が出力される出力端子と前記抵抗分圧回路の分圧点との間に設けられることが望ましい。
【００１２】
また、上記目的を達成するために本発明に係る電気機器は、上記いずれかの構成のスイッチングレギュレータを備えるようにしている。上記いずれかの構成のスイッチングレギュレータは、スイッチング素子のスイッチング動作に応じた信号を平滑してスイッチングレギュレータの出力電圧を生成する平滑回路の時定数を大きくしなくてもスイッチング周波数を高くすることができるので、前記電気機器が電源装置の実装面積を小さくする必要性が高い携帯機器である場合に好適である。
【発明の効果】
【００１３】
本発明によると、ヒステリシスコンパレータの出力に基づいてスイッチング素子のスイッチング動作を行い、スイッチング素子のスイッチング動作に応じた信号を平滑してスイッチングレギュレータの出力電圧を生成する平滑回路の時定数によらないでスイッチング周波数を設定することができるスイッチングレギュレータ及びこれを備えた電気機器を実現することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施形態について図面を参照して以下に説明する。本発明に係るスイッチングレギュレータの一構成例を図１に示す。
【００１５】
図１に示すスイッチングレギュレータは、ヒステリシスコンパレータ１と、基準電圧源２と、ドライバ回路３と、Ｐチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタという）Ｑ１と、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）Ｑ２と、インダクタＬ１と、コンデンサＣ１〜Ｃ３と、出力端子Ｔ１と、端子Ｔ２及びＴ３と、抵抗Ｒ１〜Ｒ３とを備えている。図１に示すスイッチングレギュレータのインダクタ１とコンデンサＣ１と出力端子Ｔ１以外の部分であるスイッチング回路４がＩＣパッケージ化されている。
【００１６】
抵抗Ｒ１の一端が端子Ｔ３に接続され、抵抗Ｒ１の他端が抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端がグランド電位となる。そして、抵抗Ｒ１と抵抗Ｒ２の接続点にヒステリシスコンパレータ１の反転入力端子が接続される。基準電圧源２は所定の基準電圧をヒステリシスコンパレータ１の非反転入力端子に供給する。
【００１７】
ヒステリシスコンパレータ１は、基準電圧源２の出力である所定の基準電圧から第一の基準電圧ＶREF1と第二の基準電圧ＶREF2（＞ＶREF1）を設定し、比較動作を行う。なお、所定の基準電圧は通常第一の基準電圧ＶREF1及び第二の基準電圧ＶREF2のいずれかと同値である。ヒステリシスコンパレータ１は、理想的には、ヒステリシスコンパレータ１の反転入力端子に供給される電圧Ｖ1が第二の基準電圧ＶREF2より大きくなるとその後電圧Ｖ1が第一の基準電圧ＶREF1と同値になるまでＬｏｗレベルの信号をドライバ回路３に供給し、電圧Ｖ1が第一の基準電圧ＶREF1より小さくなるとその後第二の基準電圧ＶREF2と同値になるまでＨｉｇｈレベルの信号をドライバ回路３に供給する。したがって、ヒステリシスコンパレータ１からドライバ回路３に供給される信号はパルス信号となる。
【００１８】
ドライバ回路３は、ヒステリシスコンパレータ１から出力されるパルス信号に基づいてＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２をオン／オフ制御する。すなわち、ドライバ回路３は、ヒステリシスコンパレータ１から出力されるパルス信号を反転し、その反転した信号に対応する第１のドライブ信号をＰＭＯＳトランジスタＱ１のゲートに供給するとともに、ヒステリシスコンパレータ１から出力されるパルス信号を反転し、その反転した信号に対応する第２のドライブ信号をＮＭＯＳトランジスタＱ２のゲートに供給する。したがって、ＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２との接続点の電圧Ｖ2は、理想的には、ヒステリシスコンパレータ１の出力がＨｉｇｈレベルのときに入力電圧ＶINと同値になり、ヒステリシスコンパレータ１の出力がＬｏｗレベルのときにグランド電位ＧＮＤと同値になる。
【００１９】
抵抗Ｒ３の一端とヒステリシスコンパレータ１の出力端子とがコンデンサＣ２によってＡＣカップリングされ、抵抗Ｒ３の他端がヒステリシスコンパレータ１の反転入力端子に接続される。また、コンデンサＣ３が抵抗Ｒ１に対して並列接続される。
【００２０】
このような構成によると、抵抗３及びコンデンサＣ３がヒステリシスコンパレータ１の出力のＡＣ成分からランプ信号を生成し、そのランプ信号が出力電圧ＶOの抵抗Ｒ１及びＲ２による分圧に重畳される。そして、出力電圧ＶOの抵抗Ｒ１及びＲ２による分圧に前記ランプ電圧を重畳したものがヒステリシスコンパレータ１の反転入力端子に供給される電圧Ｖ1となる。
【００２１】
ヒステリシスコンパレータ１の反転入力端子に供給される電圧Ｖ1と、ＰＭＯＳトランジスタＱ１とＮＭＯＳトランジスタＱ２との接続点の電圧Ｖ2との関係は、図２に示すようになる。なお、図２から明らかなように、図１に示すスイッチングレギュレータのスイッチング周波数は、理想値に比べてヒステリシスコンパレータ１における遅延時間（ＴDEL1＋ＴDEL1’）分だけ小さくなってしまう。
【００２２】
図１に示すスイッチングレギュレータのスイッチング周期ＴSは以下のようにして求められる。ただし、出力電圧ＶOの抵抗Ｒ１及びＲ２による分圧のリップルが小さく、抵抗Ｒ１、Ｒ２、及びＲ３をそれぞれ流れる電流Ｉ1、Ｉ2、及びＩ3はＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２のオン／オフにかかわらずそれぞれ一定となり、ヒステリシスコンパレータ１の出力はＨｉｇｈレベルのときに入力電圧ＶINと同値になりＬｏｗレベルのときにグランド電位（０［Ｖ］）と同値になるものとする。したがって、ヒステリシスコンパレータ１の出力端子電圧の平均（ＶO）とヒステリシスコンパレータ１の反転入力端子電圧の平均（ＶREF）を考慮すると、コンデンサＣ２の両端電圧ＶC2と出力電圧ＶOとの間には、ＶC2＝ＶO−ＶREFの関係が成立する。なお、ＶREFは第一の基準電圧ＶREF1と第二の基準電圧ＶREF2との中間値である。
【００２３】
電流Ｉ1と電流Ｉ2が等しいので、コンデンサＣ３の充電電流ＩCHと放電電流ＩDCHはそれぞれ電流Ｉ3と等しくなる。コンデンサＣ３が充電されているときはヒステリシスコンパレータ１の出力がＨｉｇｈレベルであるので、コンデンサＣ３の充電電流ＩCHは、ＶC2＝ＶO−ＶREFより（１）式で表される。なお、Ｒ3は抵抗Ｒ３の抵抗値である。
【数１】
2006254587.tif 000003
【００２４】
また、コンデンサＣ３が放電されているときはヒステリシスコンパレータ１の出力がＬｏｗレベルであるので、コンデンサＣ３の放電電流ＩDCHは、ＶC2＝ＶO−ＶREFより（２）式で表される。
【数２】
2006254587.tif 000004
【００２５】
そして、第一の基準電圧ＶREF1と第二の基準電圧ＶREF2と間の電圧ＶHYSTを充放電する時間ＴHYSTは、前記（１）式、（２）式より（３）式で表される。なお、ＴC1は電圧ＶHYSTを充電する時間（電圧Ｖ１の波形図である図３参照）であり、ＴD1は電圧ＶHYSTを放電する時間（図３参照）、Ｃ3はコンデンサＣ３の静電容量である。
【数３】
2006254587.tif 000005
【００２６】
また、ヒステリシスコンパレータ１における遅延時間ＴDEL1に起因するコンデンサＣ３の充放電時間Ｔは、前記（１）式、（２）式より（４）式で表される。なお、ＴC2はヒステリシスコンパレータ１における遅延時間ＴDEL1に起因するコンデンサＣ３の充電時間（図３参照）であり、ＴD2はヒステリシスコンパレータ１における遅延時間ＴDEL1に起因するコンデンサＣ３の放電時間（図３参照）である。
【数４】
2006254587.tif 000006
【００２７】
また、ヒステリシスコンパレータ１における遅延時間ＴDEL1’に起因するコンデンサＣ３の充放電時間Ｔ’は、前記（１）式、（２）式より（５）式で表される。なお、ＴC3はヒステリシスコンパレータ１における遅延時間ＴDEL1’に起因するコンデンサＣ３の充電時間（図３参照）であり、ＴD3はヒステリシスコンパレータ１における遅延時間ＴDEL1’に起因するコンデンサＣ３の放電時間（図３参照）である。
【数５】
2006254587.tif 000007
【００２８】
図１に示すスイッチングレギュレータのスイッチング周期ＴSは、前記（３）式、（４）式、（５）式より（６）式で表される。
【数６】
2006254587.tif 000008
【００２９】
図１に示すスイッチングレギュレータのスイッチング周波数は、（６）式で表されるスイッチング周期ＴSの逆数である。したがって、図１に示すスイッチングレギュレータのスイッチング周波数は、コンデンサＣ３の静電容量Ｃ3と抵抗Ｒ３の抵抗値Ｒ3によって決まり、インダクタＬ１のインダクタンスとコンデンサＣ１の静電容量に依存しない。そして、コンデンサＣ３の静電容量Ｃ3と抵抗Ｒ３の抵抗値Ｒ3を小さくすることによって図１に示すスイッチングレギュレータのスイッチング周波数を大きくすることができるので、スイッチングレギュレータの実装面積を大きくすることなくスイッチング周波数を高くすることができる。例えば、図１に示すスイッチングレギュレータのスイッチング周波数を容易にＭＨｚオーダーに設定することができる。そして、スイッチング周波数を高くすることで、出力電圧ＶOのリップルを小さくすることができる。
【００３０】
図１に示すスイッチングレギュレータでは、ヒステリシスコンパレータ１における遅延時間（ＴDEL1＋ＴDEL1’）分だけスイッチング周波数が理想値に比べて低くなり、ドライバ回路３における遅延時間やＰＭＯＳトランジスタＱ１及びＮＭＯＳトランジスタＱ２における遅延時間がスイッチング周波数に影響を及ぼさない。このように、図１に示すスイッチングレギュレータは、スイッチング周波数の理想値からの低下量が少ないので、出力電圧ＶOのリップルを小さくすることができる。
【００３１】
次に、本発明に係るスイッチングレギュレータの他の構成例を図３に示す。なお、図３において図１と同一の部分には同一の符号を付し詳細な説明を省略する。図３に示すスイッチングレギュレータが図１に示すスイッチングレギュレータと異なる点は、コンデンサＣ３が抵抗Ｒ１に対して並列接続されるのではなく抵抗Ｒ２に対して並列接続される点である。
【００３２】
図３に示すスイッチングレギュレータも図１に示すスイッチングレギュレータと同様に、スイッチングレギュレータの実装面積を大きくすることなくスイッチング周波数を高くすることができるとともに、スイッチング周波数の理想値からの低下量を少なくすることができる。これにより、出力電圧ＶOのリップルを小さくすることができる。
【００３３】
ただし、図３に示すスイッチングレギュレータは、出力電圧ＶOが高い周波数で変化した場合の電圧Ｖ１の変化量が図１に示すスイッチングレギュレータに比べて小さいため、出力端子Ｔ１に接続される負荷の急峻な変動に対する応答性が図１に示すスイッチングレギュレータに比べて劣っている。したがって、図３に示すスイッチングレギュレータよりも図１に示すスイッチングレギュレータの方が望ましい。
【００３４】
なお、本実施形態では、出力電圧ＶOが抵抗Ｒ１及びＲ２によって分圧される構成であったが、本発明はこれに限定されることはなく、出力電圧ＶOにランプ電圧を重畳したものをヒステリシスコンパレータ１の反転入力端子に供給する構成であっても構わない。例えば、図３に示すスイッチングレギュレータから抵抗Ｒ１及びＲ２を取り除き、抵抗Ｒ３とコンデンサＣ３とヒステリシスコンパレータ１の反転入力端子との接続点に端子Ｔ３を直接接続する構成にすることができる。
【００３５】
また、本発明のスイッチングレギュレータは、電気機器一般の電源装置として用いることができるが、スイッチング素子のスイッチング動作に応じた信号を平滑してスイッチングレギュレータの出力電圧を生成する平滑回路の時定数を大きくしなくてもスイッチング周波数を高くすることができるので、電源装置の実装面積を小さくする必要性が高い携帯機器に好適である。
【００３６】
ここで、本発明に係る携帯機器として携帯電話装置を例に挙げて説明する。本発明に係る携帯電話装置の回路ブロック例を図５に示す。図５に示す携帯電話装置は、携帯電話装置全体を制御する制御回路５と、アンテナ６と、アンテナ６を介して基地局と送受信する無線部７と、着信を音や振動によって報知する報知部８と、電話番号等を表示画面に表示する液晶ディスプレイ（ＬＣＤ）９と、キー入力部１０と、音声通話時に操作者が発する音声を入力して電気信号に変換する音声入力部１１と、音声通話時に相手方の音声に応じた電気信号を音声に変換して出力する音声出力部１２と、バッテリ１３と、レギュレータ１４〜１７とを備えている。レギュレータ１４は、バッテリ１３から出力される直流電圧を第１の所定値の直流電圧と第２の所定値の直流電圧に変換して、第１の所定値の直流電圧を液晶ディスプレイ９のゲートドライバに駆動電圧として供給し、第２の所定値の直流電圧を液晶ディスプレイ９のソースドライバに駆動電圧として供給する。レギュレータ１５は、バッテリ１３から出力される直流電圧を所定値の直流電圧に変換して液晶ディスプレイ９のバックライトに駆動電圧として供給する。レギュレータ１６は、バッテリ１３から出力される直流電圧を所定値の直流電圧に変換して制御回路５に駆動電圧として供給する。レギュレータ１７は、バッテリ１３から出力される直流電圧を所定値の直流電圧に変換して無線部７、報知部８、音声入力部１１、及び音声出力部１２に駆動電圧として供給する。そして、レギュレータ１５を図１に示すスイッチングレギュレータにしている。
【図面の簡単な説明】
【００３７】
【図１】は、本発明に係るスイッチングレギュレータの一構成例を示す図である。
【図２】は、図１に示すスイッチングレギュレータの各部電圧波形を示す図である。
【図３】は、図１に示すスイッチングレギュレータが具備するヒステリシスコンパレータの反転入力端子に供給される電圧波形を示す図である。
【図４】は、本発明に係るスイッチングレギュレータの他の構成例を示す図である。
【図５】は、本発明に係る携帯電話装置の回路ブロック例を示す図である。
【符号の説明】
【００３８】
１    ヒステリシスコンパレータ
２    基準電圧源
３    ドライバ回路
４、４’    スイッチング回路
５    制御回路
６    アンテナ
７    無線部
８    報知部
９    液晶ディスプレイ（ＬＣＤ）
１０    キー入力部
１１    音声入力部
１２    音声出力部
１３    バッテリ
１４〜１７    レギュレータ
Ｃ１    コンデンサ
Ｌ１    インダクタ
Ｑ１    ＰＭＯＳトランジスタ
Ｑ２    ＮＭＯＳトランジスタ
Ｒ１、Ｒ２    抵抗
Ｔ１    出力端子
Ｔ２、Ｔ３    端子
【図１】
2006254587.tif 000009
【図２】
2006254587.tif 000010
【図３】
2006254587.tif 000011
【図４】
2006254587.tif 000012
【図５】
2006254587.tif 000013