(57)【要約】【課題】中間膜形成後の金属配線層形成工程における不所望な金属配線の残部が残らないようにする。【解決手段】半導体基板１上にゲート電極２を形成した後、ゲート電極が形成された半導体基板の上側全面にＰＳＧ膜３を形成する工程と、ＰＳＧ膜の上にＢＰＳＧ膜５を形成して両者の膜からなる中間膜８を形成する工程と、中間膜に対して熱処理を施す工程とを備え、ＢＰＳＧ膜の膜厚をＰＳＧ膜の膜厚よりも薄く形成する。特に、ＢＰＳＧ膜の膜厚の比率が、中間膜の膜厚の２０％〜３０％を占めるように形成する。【選択図】図１
2006324593.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にゲート電極を形成した後、該ゲート電極が形成された、半導体基板の上側全面にＰＳＧ膜を形成する工程と、該ＰＳＧ膜の上にＢＰＳＧ膜を形成して両者の膜からなる中間膜を形成する工程と、該中間膜に対して熱処理を施す工程とを備え、前記ＢＰＳＧ膜の膜厚を前記ＰＳＧ膜の膜厚よりも薄く形成することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載される半導体装置の製造方法において、前記ＢＰＳＧ膜の膜厚の比率が、前記中間膜の膜厚の２０％〜３０％を占めるように形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関し、特に、ＰＳＧ膜およびＢＰＳＧ膜からなる中間膜の形成後に行われる金属配線形成工程において、配線用金属の残存を防止する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置は、通常、第１及び第２主電極領域が形成されている半導体基板と、この半導体基板上に設けられたゲート電極と、ゲート電極を覆い半導体基板の上側全面に設けられた中間膜と、この中間膜上に設けられた金属配線とを有している。
【０００３】
先ず、図２〜図４を参照して、上述した中間層を形成するまでの従来手法につき説明する。
【０００４】
図２は、従来の半導体装置のゲート電極構造の様子を示す、部分的断面図である。この場合には、半導体基板１上にゲート電極２を形成した後、ゲート電極を含む基板の上側全面にＰＳＧ膜３の単層を形成する。その後、８００℃〜９５０℃の温度で熱処理を行う。その結果、ゲート段差部は、図２に示されるようなゲート電極の上側と基板とにまたがるＰＳＧ膜部分がオーバーハング形状７となって括れた構造となる（例えば、特許文献１参照。）。
【０００５】
図３は、別の従来の半導体装置のゲート段差構造の様子を示す、部分的断面図である。この場合には半導体基板１上にゲート電極２を形成した後、その上側の基板全面にＢＰＳＧ膜５を形成する。尚、場合により、ＢＰＳＧ膜５の下層にＮＳＧ膜やシリコン窒化膜などのストッパ層４を形成する。その後、８００℃〜９５０℃の温度で熱処理を行う。このように中間膜としてＢＰＳＧ膜を用いることにより、図３に示されるようなゲート段差部に括れのない段差構造としている（例えば、特許文献１〜５参照。）。
【０００６】
図４は、さらに別の従来の半導体装置のゲート段差構造の様子を示す、部分的断面図である。この場合には半導体基板１上にゲート電極２を形成した後、ゲート電極の側面にＰＳＧなどのゲート・サイドウオール膜６を形成する。その後、ゲート・サイドウオール膜６を含む基板上側の全面にＰＳＧ膜３を形成する。その後、８００℃〜９５０℃の温度で熱処理を行う。このようにすることにより、図４に示されるようなゲート段差部を括れのない段差構造としている（例えば、特許文献５、６参照。）。
【特許文献１】特開２００３−３２４１４７号公報
【特許文献２】特開平８−３１９３８号公報
【特許文献３】特開平６−１６３７２３号公報
【特許文献４】特開平６−１７７３５１号公報
【特許文献５】特開平１０−１７３０４８号公報
【特許文献６】特開平９−２７５１４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ゲート段差の大きな個所やゲート形状が逆テーパである個所に、中間膜を形成する場合、特許文献１に記載されるようなＰＳＧ膜単層であるとＰＳＧ膜がオーバーハング形状になり、そのため、中間膜の表面に括れ箇所が生じる。その後の金属配線形成工程において上述の括れたところに、配線用金属（すなわちメタル）が残存してしまうという問題点があった。
【０００８】
その対策として、中間膜としてフロー性の良いＢＰＳＧ膜５を使用した構造（特許文献１〜５）としたり、ゲート電極２にゲート・サイドウオール膜６を形成（特許文献５、６）して、段差を滑らかな曲面に変えて、上側に形成する中間膜にオーバーハングが起こらない手法をとっていた。
【０００９】
しかし、特許文献１〜５に記載されるようなＢＰＳＧ膜を中間層として使用する場合、ＢＰＳＧ膜から半導体基板へのボロン（Ｂ）の拡散によるバイポーラやＭＯＳ−Ｔｒの特性変動や信頼性劣化などの観点から、パワー系の半導体装置にはＢＰＳＧ膜はあまり使用できない場合があるという問題点があった。
【００１０】
また、特許文献５、６に記載されるようなサイドウオール形状を採用した場合、サイドウオール膜エッチングによって半導体基板がダメージを受けるという問題点があった。
【００１１】
さらに、パワー系の半導体装置などにおいては、このような配線の下地構造においてもＰＳＧ膜を使用する場合が発生するため、このオーバーハング形状をなくす必要がある。
【００１２】
この発明の目的は、このような状況に鑑み、そのオーバーハング部分にＢＰＳＧ膜を埋めることにより、その後の金属配線形成工程において、メタル残りの発生を解消することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上述の課題を解決するために、この発明の半導体装置の製造方法によれば、以下の構成を有することを特徴とする。
【００１４】
半導体基板上にゲート電極を形成する。次に、ゲート電極を含む半導体基板の上側全面に、ＰＳＧ膜を形成する。次に、そのＰＳＧ膜上にＢＰＳＧ膜を形成する。次に、このＢＰＳＧ膜が形成されて得られた構造体に熱処理を施す。その場合、ＢＰＳＧ膜の膜厚を下側のＰＳＧ膜よりも薄く形成する。
【００１５】
好ましくは、ＢＰＳＧ膜の膜厚の比率が、ＰＳＧ膜およびＢＰＳＧ膜の合計膜厚（すなわち、中間膜の膜厚）の２０％〜３０％を占めるように形成する。
【発明の効果】
【００１６】
上述した発明の構成によれば、ＰＳＧ膜を形成した上に、このＰＳＧ膜よりも膜厚の薄いＢＰＳＧ膜を形成することにより、ＰＳＧ膜の表面に出来る括れがＢＰＳＧ膜によって埋め込まれるので、ＢＰＳＧ膜は、ゲート段差部においてＰＳＧ膜のオーバーハング形状が反映されない滑らかな曲面の表面を有する。従って、ＢＰＳＧ膜上に金属配線層を形成し、その後にエッチング加工して金属配線を形成しても、ゲート段差部の中間層に不所望な金属残部が残留することがないという効果を得ることができる。
【００１７】
また、ボロン（Ｂ）のＢＰＳＧ膜から半導体基板への拡散が懸念される場合において、ＢＰＳＧ膜の膜厚の比率を中間膜であるＰＳＧ膜およびＢＰＳＧ膜全体の膜厚の２０％〜３０％を占めるようにすることにより、半導体基板から十分な距離を得ることができ、ボロン（Ｂ）拡散の影響が少ないという効果を得ることができる。
【発明を実施するための最良の形態】
【００１８】
この発明の半導体装置の製造方法の最良の実施形態について説明する。
【００１９】
以下、この発明の各構成要件について詳細に説明する。
【００２０】
この発明において採用することができる、中間膜、ＰＳＧ膜及びＢＰＳＧ膜の各膜厚の好適な数値範囲及びその理由を以下に示す。
【００２１】
中間膜の膜厚：ＰＳＧ膜及びＢＰＳＧ膜合計で６００ｎｍ〜１５００ｎｍとすることが好ましい。中間膜の膜厚が６００ｎｍ未満ではゲート電極と金属配線との間の浮遊容量が大きくなり好ましくない。また、中間膜の膜厚が１５００ｎｍを越えるとコンタクトが深く形成され金属配線のカバレッジが悪くなり好ましくない。
【００２２】
ＢＰＳＧの膜厚：１２０ｎｍ〜４５０ｎｍとすることが好ましい。ＢＰＳＧの膜厚が１２０ｎｍ未満では薄くなりすぎ滑らかな曲面の表面が得られず好ましくない。また、ＢＰＳＧの膜厚が４５０ｎｍを越えると半導体基板へのボロン（Ｂ）の拡散の影響が大きくなり好ましくない。
【００２３】
ＰＳＧの膜厚：４２０ｎｍ〜１２００ｎｍとすることが好ましい。ＰＳＧの膜厚が４２０ｎｍ未満ではゲート電極と金属配線との間の浮遊容量が大きくなり好ましくない。またＢＰＳＧ膜から半導体基板へのボロン（Ｂ）の拡散の影響を確実に防ぎきれないので好ましくない。また、ＰＳＧの膜厚が１２００ｎｍを越えるとコンタクトが深く形成され金属配線のカバレッジが悪くなり好ましくない。
【００２４】
この発明において用いることができる熱処理温度は、８００℃〜１０００℃が好ましく、８５０℃〜９５０℃とすることが特に好ましい。熱処理温度が８００℃未満ではリフローが起こりにくくなり中間膜の平坦化は達成されないため好ましくない。また、熱処理温度が１０００℃を越えるとバイポーラやＭＯＳ−Ｔｒの接合深さが増大しリークや耐圧不良が発生する。またボロン（Ｂ）の半導体基板への拡散が起り好ましくない。
【００２５】
この発明では、公知のゲート電極であれば如何なる構造のゲート電極でも用いることができる。
【００２６】
この発明において、ＢＰＳＧ膜の膜厚を中間膜（ＰＳＧ膜およびＢＰＳＧ膜合計）全体の膜厚に対して２０％〜３０％を占めるようにする。２０％未満では配線金属の残存が発生するので好ましくない。また、ＢＰＳＧ膜の膜厚が３０％を超えるとボロン（Ｂ）が半導体基板へ拡散し半導体の特性に悪影響を与えるので好ましくない。
【００２７】
また、半導体基板上へのゲート電極の形成、ＰＳＧ膜及びＢＰＳＧ膜の形成及び熱処理は、従来公知の任意の適切な方法で行えばよい。
【実施例】
【００２８】
以下、図１を参照して、この発明の実施例を説明する。図１はこの発明の実施例の説明に供する部分的な概略断面図である。
【００２９】
＜実施例＞
半導体基板１上に５５０ｎｍのゲート電極２を設ける。このゲート電極の最上面と基板面との段差は５５０ｎｍである。次に、このゲート電極を覆うように半導体基板の全面に、上側からＰＳＧ膜３を６００ｎｍの膜厚に形成する。次いで、そのＰＳＧ膜３の上側全面にＢＰＳＧ膜５を膜厚２００ｎｍで形成し、膜厚が８００ｎｍの中間膜８を得る。その後、この中間膜８を９３０℃で熱処理し、然る後、膜厚１８００ｎｍの金属配線層を形成する。その後、レジストマスク層を形成し、ＲＩＥ方式のドライエッチング装置を用いてこのレジストをマスクとして金属配線層をエッチングして金属配線を得る。
【００３０】
その結果、中間膜８上層のＢＰＳＧ膜５をフローさせたことにより、ＰＳＧ膜３のオーバーハング形状が改善され、不所望の金属配線の残存はほとんど発見することはできなかった。
【００３１】
＜比較例１＞（図２に対応する従来構造１）
半導体基板１上に膜厚５５０ｎｍのゲート電極２を設ける。次に、その上にＰＳＧ膜３を８００ｎｍの膜厚で形成する。その後、この中間膜を９３０℃で熱処理し、膜厚１８００ｎｍの金属配線層を形成する。その後、レジストマスク層を形成し、ＲＩＥ方式のドライエッチング装置を用いてこのレジストをマスクとして金属配線層をエッチングして金属配線を得る。
【００３２】
その結果、ゲート電極による段差で発生するＰＳＧ膜のオーバーハング部分に不所望の配線金属の残部が残ってしまい、この残部が正規の金属配線とショートしてしまった。
【００３３】
＜比較例２＞（図３に対応する従来構造２）
この従来構造の場合、完全にＢＰＳＧ膜がフローされるため配線金属の不所望な残部の発生はない。しかし、基板へのボロン拡散によるバイポーラやＭＯＳ−Ｔｒの特性変動や信頼性劣化を引き起こす可能性がある。
【００３４】
＜比較例３＞（図４に対応する従来構造３）
半導体基板１上に５５０ｎｍの膜厚のゲート電極２を設ける。次に、その上にサイドウオール形成用のＰＳＧ膜を３００ｎｍの膜厚で形成する。次に、ＲＩＥ方式のドライエッチング装置を用いてこのサイドウオールＰＳＧ膜をエッチングして、ゲート電極側部にゲート・サイドウオール膜６を形成する。次に、ゲート電極２とゲート・サイドウオール膜６とを含む、半導体基板の上側全面にＰＳＧ膜３を８００ｎｍの膜厚で形成する。その後、この中間膜を９３０℃で熱処理し、１８００ｎｍの金属配線層を形成する。その後、レジストマスク層を形成し、ＲＩＥ方式のドライエッチング装置を用いてこのレジストをマスクとして金属配線層をエッチングして、金属配線を得る。
【００３５】
その結果、ゲート電極をサイドウオール形状にすることでＰＳＧ膜のオーバーハング形状は緩和されるが、不所望にもその部分に配線金属が残ってしまった。また、サイドウオールエッチング時の基板へのダメージも懸念される。
【００３６】
なお、上述した実施例では、ゲート電極が形成された半導体基板上に中間層となるＰＳＧ膜およびＢＰＳＧ膜を直接形成したが、ゲート電極が形成された半導体基板上にＴＥＯＳ膜やシリコン窒化膜などの下地絶縁膜を形成した後に、下地絶縁膜上に中間膜となるＰＳＧ膜およびＢＰＳＧ膜を形成しても良い。
【００３７】
以上、この発明を実施例を挙げて説明したが、この発明はこの実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更が可能であるということは勿論である。
【図面の簡単な説明】
【００３８】
【図１】この発明の実施例を示す断面図である。
【図２】従来の構造を示す断面図である。
【図３】従来の構造を示す断面図である。
【図４】従来の構造を示す断面図である。
【符号の説明】
【００３９】
１……半導体基板
２……ゲート電極
３……ＰＳＧ膜
４……ストッパ層
５……ＢＰＳＧ膜
６……ゲート・サイドウオール膜
７……オーバーハング形状
８……中間膜
【図１】
2006324593.tif 000003
【図２】
2006324593.tif 000004
【図３】
2006324593.tif 000005
【図４】
2006324593.tif 000006