(57)【要約】【課題】  電子部品アセンブリにおいて応力を低減する。【解決手段】  電子部品アセンブリの製造方法は、第１側面と第１半田接続パッドを有する第２側面と貫通孔とを有する基材を提供する工程、半導体チップを第１側面に取付ける工程、第１側面の半導体チップを被覆する第１モールド部と貫通孔を通って延在し第２側面の半田接続パッドよりも突出する第２モールド部とを含むモールドパッケージを得るために基材及び半導体チップに対してモールドプロセスを実施する工程、第１半田接続パッドに対応する第２半田接続パッドを備えた表面を有するプリント回路基板を提供する工程、第２モールド部がプリント回路基板の表面上においてモールドパッケージを支持するスペーサ構造を形成するように第１および第２半田接続パッドの間に配置される半田ボールによってモールドパッケージをプリント回路基板に半田付けする工程を含む。【選択図】      図１
2006339631.tif 000002
【特許請求の範囲】
【請求項１】
電子部品アセンブリの製造方法であって、
第１の側面及び第２の側面を有し、かつ、少なくとも１つの貫通孔を有する基材を提供する工程であって、前記第２の側面は第１の複数の半田接続パッドを有する工程と、
半導体チップを前記基材の第１の側面に取り付ける工程と、
モールドパッケージを得るために、基材及び取り付けられた半導体チップに対してモールドプロセスを実施する工程であって、前記モールドパッケージは、基材の第１の側面の前記半導体チップを被覆する少なくとも１つの第１モールド部と、前記貫通孔を通って延在し、基材の第２の側面において前記半田接続パッドよりも突出する少なくとも１つの第２モールド部とを含む、工程と、
前記第１の複数の半田接続パッドに対応する第２の複数の半田接続パッドを備えた表面を有するプリント回路基板を提供する工程と、
前記第２モールド部が、前記プリント回路基板の前記表面上において前記モールドパッケージを支持するスペーサ構造を形成するように、前記第１の複数の半田接続パッドと第２の複数の半田接続パッドとの間に配置される半田ボールによって、前記モールドパッケージを前記プリント回路基板に半田付けする工程と
を含む方法。
【請求項２】
請求項１に記載の方法であって、前記貫通孔は、前記取り付けられた半導体チップのボンディング領域の下方に配置され、基材の第２の側面は、ボンドワイヤを前記ボンディング領域にボンディングすることによって接続される複数のボンディングパッドを有し、前記第２モールド部は、前記ボンディング領域、ボンドワイヤ、及びボンディングパッドを封止するように形成される方法。
【請求項３】
請求項１又は２に記載の方法であって、前記スペーサ構造は、接着層によって前記プリント回路基板に接着される方法。
【請求項４】
請求項１に記載の方法であって、前記半田ボールは、前記モールドプロセスを実施するステップの前に、第１の複数の半田接続パッド上に形成され、第２モールド部は、前記半田ボールを囲み、かつ、前記半田ボールの間において基材の第２の側面を被覆するように形成される方法。
【請求項５】
請求項４に記載の方法であって、第２モールド部は、前記半田ボールが第２モールド部の表面から突出するように形成される方法。
【請求項６】
請求項４に記載の方法であって、前記第２モールド部は、前記半田ボールが第２モールド部の表面と同一平面を有するように形成される方法。
【請求項７】
請求項１乃至６のいずれか１項に記載の方法であって、前記基材は前記取り付けられた半導体チップの周囲に周辺領域を有し、その周辺領域に前記貫通孔が配置される方法。
【請求項８】
電子部品アセンブリにおいて、
第１の側面及び第２の側面を有し、かつ、少なくとも１つの貫通孔を有する基材であって、第２の側面は、第１の複数の半田接続パッドを有する基材と、
前記基材の第１の側面に取り付けられた半導体チップと、
前記基材及び前記取り付けられた半導体チップの上に設けられたモールドパッケージであって、前記基材の第１の側面上の半導体チップを被覆する少なくとも１つの第１モールド部と、前記貫通孔を通って延在し、前記基材の第２の側面上の半田接続パッドよりも突出する少なくとも１つの第２モールド部とを備えるモールドパッケージと、
前記第１の複数の半田接続パッドに対応する第２の複数の半田接続パッドを備えた表面を有するプリント回路基板とを備え、
前記モールドパッケージは、前記第１の複数の半田接続パッドと第２の複数の半田接続パッドとの間に配置される半田ボールによって前記プリント回路基板に半田付けされることにより、前記少なくとも１つの第２モールド部が、前記プリント回路基板の前記表面上において前記モールドパッケージを支持するスペーサ構造を形成する、電子部品アセンブリ。
【請求項９】
請求項８に記載のアセンブリであって、前記貫通孔は、前記取り付けられた半導体チップのボンディング領域の下方に配置され、基材の第２の側面は、ボンドワイヤを前記ボンディング領域にボンディングすることによって接続される複数のボンディングパッドを有し、前記第２モールド部は、前記ボンディング領域、ボンドワイヤ及びボンディングパッドを封止するように形成されるアセンブリ。
【請求項１０】
請求項８又は９に記載のアセンブリであって、前記スペーサ構造は、接着層によって前記プリント回路基板に接着されるアセンブリ。
【請求項１１】
請求項８に記載のアセンブリであって、前記第２モールド部は、前記半田ボールを囲み、かつ、前記半田ボールの間において基材の第２の側面を被覆するように形成されるアセンブリ。
【請求項１２】
請求項８乃至１１のいずれか１項に記載のアセンブリであって、前記基材は前記取り付けられた半導体チップ周囲に周辺領域を有し、その周辺領域に、前記貫通孔が配置されるアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品アセンブリの製造方法及び対応する電子部品アセンブリに関する。
【背景技術】
【０００２】
基本的には、任意の集積回路に該当し得るが、以下の本発明及びその背景にある問題については、シリコン技術の集積メモリ回路に関して説明する。
特許文献１では、アンダーフィルが予め施された表面実装パッケージ、及びそのようなパッケージの組立て及び使用方法が開示されている。アンダーフィルを予め施したパッケージを顧客に供給することは、表面実装パッケージの熱的及び機械的信頼性を高めるとともに、アンダーフィル材料の塗布及び硬化に関係する付加的な費用、生産設備、人的資源、及びプロセス操作に対する顧客の要求を軽減する。
【０００３】
一般に、あらゆるグリッドアレイパッケージは、電子部品アセンブリをプリント回路基板に接続するために用いられることが多い。ここで、半田ボールは、二重の機能、即ち、プリント回路基板への電気的接続及び機械的接続の機能を有する。
【０００４】
パッケージとプリント回路基板との間の熱的不整合により、熱サイクル条件の後、半田ボールには電気構成要素の電気的故障を引き起こすクラックが存在することが多い。
これらの問題を克服するために、例えば、適切な材料を選択することによって、又は応力を最小限に抑えるための新しい材料を開発することによって、パッケージと回路基板との熱膨張率を整合させるための試みが行われてきた。
【０００５】
また、パッド設計半田バンプの大きさ、チップ厚さ、モールドキャップ厚さ、基材厚さ、接着厚さ、及び接着領域の大きさ等、他の設計上の対策がとられてきた。
しかしながら、これらのこれまで行われた全ての既知の対策は、上述した不都合を解決するのに充分ではない。
【特許文献１】米国特許出願番号第２００２／０１６２６７９Ａ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明の目的は、電子部品アセンブリの改善された製造方法及び対応する構成要素アセンブリを提供し、熱的な不整合による応力を更に低減することである。
【課題を解決するための手段】
【０００７】
上記問題点を解決するために、請求項１に記載の発明は、電子部品アセンブリの製造方法であって、第１の側面及び第２の側面を有し、かつ、少なくとも１つの貫通孔を有する基材を提供する工程であって、前記第２の側面は第１の複数の半田接続パッドを有する工程と、半導体チップを前記基材の第１の側面に取り付ける工程と、モールドパッケージを得るために、基材及び取り付けられた半導体チップに対してモールドプロセスを実施する工程であって、前記モールドパッケージは、基材の第１の側面の前記半導体チップを被覆する少なくとも１つの第１モールド部と、前記貫通孔を通って延在し、基材の第２の側面において前記半田接続パッドよりも突出する少なくとも１つの第２モールド部とを含む、工程と、前記第１の複数の半田接続パッドに対応する第２の複数の半田接続パッドを備えた表面を有するプリント回路基板を提供する工程と、前記第２モールド部が、前記プリント回路基板の前記表面上において前記モールドパッケージを支持するスペーサ構造を形成するように、前記第１の複数の半田接続パッドと第２の複数の半田接続パッドとの間に配置される半田ボールによって、前記モールドパッケージを前記プリント回路基板に半田付
けする工程とを含むことを要旨とする。
【０００８】
請求項２に記載の発明は、請求項１に記載の方法であって、前記貫通孔は、前記取り付けられた半導体チップのボンディング領域の下方に配置され、基材の第２の側面は、ボンドワイヤを前記ボンディング領域にボンディングすることによって接続される複数のボンディングパッドを有し、前記第２モールド部は、前記ボンディング領域、ボンドワイヤ、及びボンディングパッドを封止するように形成されることを要旨とする。
【０００９】
請求項３に記載の発明は、請求項１又は２に記載の方法であって、前記スペーサ構造は、接着層によって前記プリント回路基板に接着されることを要旨とする。
請求項４に記載の発明は、請求項１に記載の方法であって、前記半田ボールは、前記モールドプロセスを実施するステップの前に、第１の複数の半田接続パッド上に形成され、第２モールド部は、前記半田ボールを囲み、かつ、前記半田ボールの間において基材の第２の側面を被覆するように形成されることを要旨とする。
【００１０】
請求項５に記載の発明は、請求項４に記載の方法であって、第２モールド部は、前記半田ボールが第２モールド部の表面から突出するように形成されることを要旨とする。
請求項６に記載の発明は、請求項４に記載の方法であって、前記第２モールド部は、前記半田ボールが第２モールド部の表面と同一平面を有するように形成されることを要旨とする。
【００１１】
請求項７に記載の発明は、請求項１乃至６のいずれか１項に記載の方法であって、前記基材は前記取り付けられた半導体チップの周囲に周辺領域を有し、その周辺領域に前記貫通孔が配置されることを要旨とする。
【００１２】
請求項８に記載の発明は、電子部品アセンブリにおいて、第１の側面及び第２の側面を有し、かつ、少なくとも１つの貫通孔を有する基材であって、第２の側面は、第１の複数の半田接続パッドを有する基材と、前記基材の第１の側面に取り付けられた半導体チップと、前記基材及び前記取り付けられた半導体チップの上に設けられたモールドパッケージであって、前記基材の第１の側面上の半導体チップを被覆する少なくとも１つの第１モールド部と、前記貫通孔を通って延在し、前記基材の第２の側面上の半田接続パッドよりも突出する少なくとも１つの第２モールド部とを備えるモールドパッケージと、前記第１の複数の半田接続パッドに対応する第２の複数の半田接続パッドを備えた表面を有するプリント回路基板とを備え、前記モールドパッケージは、前記第１の複数の半田接続パッドと第２の複数の半田接続パッドとの間に配置される半田ボールによって前記プリント回路基板に半田付けされることにより、前記少なくとも１つの第２モールド部が、前記プリント回路基板の前記表面上において前記モールドパッケージを支持するスペーサ構造を形成することを要旨とする。
【００１３】
請求項９に記載の発明は、請求項８に記載のアセンブリであって、前記貫通孔は、前記取り付けられた半導体チップのボンディング領域の下方に配置され、基材の第２の側面は、ボンドワイヤを前記ボンディング領域にボンディングすることによって接続される複数のボンディングパッドを有し、前記第２モールド部は、前記ボンディング領域、ボンドワイヤ及びボンディングパッドを封止するように形成されることを要旨とする。
【００１４】
請求項１０に記載の発明は、請求項８又は９に記載のアセンブリであって、前記スペーサ構造は、接着層によって前記プリント回路基板に接着されることを要旨とする。
請求項１１に記載の発明は、請求項８に記載のアセンブリであって、前記第２モールド部は、前記半田ボールを囲み、かつ、前記半田ボールの間において基材の第２の側面を被覆するように形成されることを要旨とする。
【００１５】
請求項１２に記載の発明は、請求項８乃至１１のいずれか１項に記載のアセンブリであって、前記基材は前記取り付けられた半導体チップ周囲に周辺領域を有し、その周辺領域に、前記貫通孔が配置されることを要旨とする。
【００１６】
本発明によれば、上記目的は、上述の製造方法及びアセンブリによって達成される。
本発明の根底をなす基本的な考え方は、パッケージの半田ボール側に設けられるプリント回路基板に対してスペーサとしての役割を果たし得る付加的なモールド構造を用いて、当該モールド構造を有さない場合には半田接合部に直接影響を及ぼす大部分の機械的応力を除去することである。任意で、これらのスペーサ構造は、プリント回路基板に接着され得る。
【００１７】
特に、本スペーサ構造は、プリント回路基板の方向への湾曲に対して、パッケージを保護する。更に、本スペーサ構造は、プリント回路基板上においてパッケージを同プリント回路基板から隔離することができる。パッケージの対称性は、スペーサ構造を実現するために基材のチップ(die) 側及び半田ボール側に配置されるモールド成形材料の部分に関して改善され、貫通孔が、基材の良好に画成された位置に設けられ、また、モールド部は、これらの貫通孔を介して、モールドプロセス時にスペーサ構造が形成されるように設計される。従って、スペーサ構造は、基材及びそれに合わせてモールド部を適切に設計することによって、パッケージに直接一体化される。
【００１８】
好適な実施形態によれば、前記スペーサ構造は、接着層によって前記プリント回路基板に接着される。
他の好適な実施形態によれば、前記半田ボールは、モールドプロセスを行うステップの前に、第１の複数の半田接続パッド上に形成され、また、第２モールド部は、前記半田ボールを囲み前記半田ボール間において基材の第２の側面を被覆するように形成される。
【００１９】
他の好適な実施形態によれば、前記第２モールド部は、前記半田ボールが第２モールド部の表面よりも突出するように形成される。
他の好適な実施形態によれば、前記第２モールド部は、前記半田ボールが第２モールド部の表面と同一平面を有するように形成される。
【００２０】
他の好適な実施形態によれば、前記基材は、前記取り付けられた半導体チップ周囲に周辺領域を有し、その周辺領域に、前記貫通孔が配置される。
【発明の効果】
【００２１】
電子部品アセンブリにおいて、パッケージの半田ボール側に設けられるプリント回路基板に対してスペーサとして機能するモールド構造を設けることにより、熱的な不整合による応力を低減することができる。
【発明を実施するための最良の形態】
【００２２】
本発明の好適な実施形態は、添付した図面に示し以下の記述において説明する。
図面において、同様な参照記号は、等価な又は機能的に等価な構成要素を示す。
図１は、本発明の第１実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
【００２３】
図１において、参照記号１０は、接着層１１によって基材５に取り付けられた半導体メモリチップを示す。基材５は、可塑性樹脂又は他の任意の適切な材料から形成される。基材５には、半導体チップ１０のボンディング領域ｂ１の周辺に配置された貫通孔５ａが設けられている。基材５において、半導体チップ１０が設けられている側面とは反対側の側
面には、ワイヤ１５ａ，１５ｂを前記半導体チップ１０の前記ボンディング領域ｂ１にボンディングすることによって接続されるボンディングランド１６ａ，１６ｂが設けられている。
【００２４】
更に、基材５のこの側面には、半田停止層２０によって取り囲まれ、かつ半田停止層２０によって部分的に覆われた半田接続パッド１７ａ〜１７ｄも設けられている。
半導体チップ１０が取り付けられた基材５をプリント回路基板１に半田付けする前に、モールド部（成形体部分）５０ａ，５０ｂが含まれるモールドパッケージを形成するために、モールドプロセスを行う。モールド部５０ａは、キャップ構造を有し、半導体チップ１０及び周辺の基材領域の上に形成される。モールド部５０ｂは、貫通孔５ａ内に形成され、この領域にスペーサ構造を提供するように、半田停止層２０に対して隆起させられる。また、モールド部５０ｂは、ボンドワイヤ１５ａ，１５ｂを封止する。従って、このようなモールドパッケージを実現することによって、モールド部５０ｂによって形成された一体化スペーサ構造が、この半導体チップ１０を有するのとは反対側の基材５の側面上に設けられる。
【００２５】
次の工程において、別の半田停止層２１によって取り囲まれ、かつ同半田停止層２１によって部分的に覆われた半田接続パッド１８ａ〜１８ｄを有するプリント回路基板が提供される。次に、モールド部５０ｂによって形成されたスペーサ構造と対向する半田停止層２１の領域に接着層６０が設けられる。任意で、接着層６０はスペーサ構造の突出している部分にも設けられる。次に、半導体チップ１０を含むパッケージ化された基材は、半田ボール１９ａ〜１９ｄによって、プリント回路基板１に半田付けされ、同時に、モールド部５０ｂによって形成されたスペーサ構造は、接着層６０によって半田停止層に接着される。モールド部５０ｂによって形成されたスペーサ構造は、熱サイクル条件下において、基材５がプリント回路基板１に向かって湾曲するのを低減又は防止する安定化構造の役割を果たす。こうして、基本的なボール・グリッド・アレイパッケージが形成される。このパッケージでは、基材５と回路基板１との熱的不整合による応力が最小限に抑えられ、また、半田ボール１９ａ〜１９ｄの長期的な安定性が改善されている。
【００２６】
図２は、本発明の第２実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
図２に示す第２実施形態においても、２つのモールド部５０ａ' ，５０ｂ' が存在するが、第１実施形態とは対照的に、第２モールド部５０ｂ' は、半導体チップ１０が設けられているのとは反対側の基材５の側面上に配置された半田接続パッド１７ａ〜１７ｄ上に予め設けられた半田ボール１９ａ' 〜１９ｄ' を囲むように設けられる。この利点は、第２モールド部５０ｂ' がスペーサ構造として機能するだけでなく、モールド部に前記半田ボールを埋め込むことによって半田ボールを安定化させる機能を果たし得ることである。特に、接続パッド１７ａ〜１７ｄと半田ボール１９ａ' 〜１９ｄ' との界面(enter face)における金属間面の臨界領域が安定化される。
【００２７】
図２から分かるように、半田ボール１９ａ' 〜１９ｄ' は、モールド部５０ｂ' からわずかに突出している。このモールド成形されたチップパッケージをプリント回路基板１の接続パッド１８ａ〜１８ｄに取り付ける場合（図１参照）、モールド部５０ｂ' と半田停止層２１との間の空間に半田が過剰に入り込まないように注意が必要である。しかしながら、これは、定常的な設計上の対策によって為され得る。
【００２８】
図３は、本発明の第３実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
図３に示す実施形態は、半田ボール１９ａ" 〜１９ｄ" が、第２モールド部５０ｂ' よりも突出していないことを除いて、図２に示す上述した第２実施形態とほぼ同様である。
このことは、モールドツールの適切な設計によって実現し得るが、この場合、半田ボールは、モールド成形時わずかに扁平になり、このため接触領域が大きくなる。
【００２９】
第２実施形態と同様に、第２モールド部５０ｂ' によって形成されたスペーサ構造は、熱サイクル時におけるプリント回路基板１の側への基材５の湾曲を防止するため、並びに、予め形成された半田ボール１９ａ" 〜１９ｄ" を安定化するための安定化部として機能する。
【００３０】
図４は、本発明の第４実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
図４に示す第４実施形態は、図１の第１実施形態と同様であるが、基材５は、チップ１０の周囲の基材５の周辺部に貫通孔５５ａ，５５ｂを更に備える点で異なる。貫通孔５５ａ，５５ｂには、第３モールド部５０ｃ及び第４モールド部５０ｄが形成される。第３モールド部５０ｃ及び第４モールド部５０ｄは、スペーサとして機能し、接着層６０によってプリント回路基板１の上の半田停止層２１に接着される。モールド部５０ｃ，５０ｄによって形成されるこれらの付加的なスペーサ構造を設けることによって、熱サイクル時の湾曲に対して安定性の更なる強化を実現し得る。
【００３１】
図５は、本発明の第５実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
図５に示す第５実施形態では、基材の中央貫通孔におけるモールド部５０ｂの領域においては接着層６０が省略されるため、この領域では、モールド部５０ｂ' は、ボンドワイヤ１５ａ，１５ｂを封止するためだけの役割を果たす。換言すれば、本実施形態において、スペーサ機能は、モールド部５０ｃ，５０ｄによって完全に得られる。図示した縦断面図は、スペーサ構造としてモールド部５０ｃ，５０ｄの形態のみを示しているが、この構造の全体的な面を考慮すると、最適な安定化及び平衡化効果を実現するためには、より多くのスペーサが存在し得ると言える。
【００３２】
図６は、本発明の第６実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
図６に示す第６実施形態において、接着層６０は、半田停止層２１とモールド部５０ｃ，５０ｄによって形成されたスペーサ構造との間においても省略されている。ここで、モールド成形されたパッケージとプリント回路基板との間の接続は、半田ボール１９ａ〜１９ｄのみによって形成されている。しかしながら、勿論、モールド部５０ｃ，５０ｄによって形成されたスペーサ構造は、他の全ての実施形態と同様に、同じ安定化効果を実現する。
【００３３】
２つの好適な実施形態に基づき本発明について説明したが、本発明は、それらに限定されるものではなく、当業者に明白な様々な方法で改変され得る。
特に、材料及び形状の選択は、単なる例であり、様々に変更され得る。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１実施形態に基づき製造された電子部品アセンブリの概略断面図。
【図２】本発明の第２実施形態に基づき製造された電子部品アセンブリの概略断面図。
【図３】本発明の第３実施形態に基づき製造された電子部品アセンブリの概略断面図。
【図４】本発明の第４実施形態に基づき製造された電子部品アセンブリの概略断面図。
【図５】本発明の第５実施形態に基づき製造された電子部品アセンブリの概略断面図。
【図６】本発明の第６実施形態に基づき製造された電子部品アセンブリの概略断面図。
【符号の説明】
【００３５】
１…プリント回路基板、１８ａ〜１８ｄ…接続パッド、２０，２１…半田層、１９ａ〜１９ｄ…半田ボール、１９ａ' 〜１９ｄ' …半田ボール、１９ａ" 〜１９ｄ" …半田ボール、１７ａ〜１７ｄ…接続パッド、１６ａ，１６ｂ…ボンディングランド、ｂ１…ボンディング領域、１５ａ，１５ｂ…ボンドワイヤ、１０…半導体チップ、１１…接着層、６０…接着層、５０ａ，５０ｂ…モールド部、５０ｃ，５０ｄ…モールド部、５０ａ' ，５０ｂ' …モールド部
【図１】
2006339631.tif 000003
【図２】
2006339631.tif 000004
【図３】
2006339631.tif 000005
【図４】
2006339631.tif 000006
【図５】
2006339631.tif 000007
【図６】
2006339631.tif 000008