(57)【要約】【課題】  ベース抵抗とコレクタ抵抗が低く、優れた高周波特性が得られる、エピタキシャル成長を用いたシンプルな構造の半導体装置及びその製造方法を提供する。【解決手段】  ｐ型半導体基板１上にコレクタ領域となるｎ型不純物埋込み領域２と、ｎ型エピタキシャル層３と、絶縁膜を用いた素子分離領域４を形成する。ｎ型エピタキシャル層３と素子分離領域４の上にＳｉ層とＳｉＧｅ層をエピタキシャル成長により形成する。ここで、ｎ型エピタキシャル層３上には、コレクタ領域となるｎ型不純物をドーピングしたｎ型Ｓｉバッファ層（単結晶領域）６と、ベース領域となるｐ型不純物をドーピングしたｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８とが積層されている。ｎ型Ｓｉバッファ層６は非選択エピタキシャル成長時にリンを一定にドーピングすることによって形成される。【選択図】  図１
2006324294.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラトランジスタを有する半導体装置であって、
半導体基板の活性領域に設けられた第１導電型の第１の半導体層と、
前記半導体基板の素子分離領域に設けられた絶縁膜と、
前記第１の半導体層と前記絶縁膜との上に形成され、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層と、
前記第２の半導体層の上に形成され、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ前記第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層とを備え、
前記第２の半導体層における第１導電型の不純物濃度分布がほぼ一定であることを特徴とする半導体装置。
【請求項２】
バイポーラトランジスタを有する半導体装置であって、
半導体基板の活性領域に設けられた第１導電型の第１の半導体層と、
前記半導体基板の素子分離領域に設けられた絶縁膜と、
前記第１の半導体層と前記絶縁膜との上に形成され、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層と、
前記第２の半導体層の上に形成され、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ前記第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層とを備え、
前記第２の半導体層における第１導電型の不純物濃度分布がステップ状であり、前記第１の半導体層側で濃度が高く、前記第３の半導体層側で濃度が低くなることを特徴とする半導体装置。
【請求項３】
バイポーラトランジスタを有する半導体装置であって、
半導体基板の活性領域に設けられた第１導電型の第１の半導体層と、
前記半導体基板の素子分離領域に設けられた絶縁膜と、
前記第１の半導体層と前記絶縁膜との上に形成され、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層と、
前記第２の半導体層の上に形成され、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ前記第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層とを備え、
前記第２の半導体層における第１導電型の不純物濃度分布がＵ字のステップ状であり、前記第１の半導体層側で濃度が高く、前記第２の半導体層の内部で濃度が低くなり、前記第３の半導体層側で濃度が再び高くなることを特徴とする半導体装置。
【請求項４】
前記半導体基板の上に複数の前記バイポーラトランジスタを配置する半導体装置であって、
一の前記バイポーラトランジスタは、前記第１の半導体層と前記第２の半導体層とに跨って形成され、該第１の半導体層及び該第２の半導体層より不純物濃度が高い第１導電型の拡散層をさらに備えたことを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記第２の半導体層はＳｉ（前記Ｓｉ1-X1-Y1ＧｅX1ＣY1においてＸ１＝Ｙ１＝０である）からなり、
前記第３の半導体層はＳｉＧｅ層又はＳｉＧｅＣ層（前記Ｓｉ1-X2-Y2ＧｅX2ＣY2において０＜Ｘ２＜１である）からなることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
バイポーラトランジスタを有する半導体装置の製造方法であって、
半導体基板の上に第１導電型の第１の半導体層を形成する工程と、
前記半導体基板の素子分離領域に絶縁膜を形成する工程と、
前記第１の半導体層と前記絶縁膜との上に、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層を形成する工程と、
前記第２の半導体層の上に、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ前記第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層を形成する工程とを含み、
前記第２の半導体層における第１導電型の不純物濃度分布がほぼ一定であることを特徴とする半導体装置の製造方法。
【請求項７】
バイポーラトランジスタを有する半導体装置の製造方法であって、
半導体基板の上に第１導電型の第１の半導体層を形成する工程と、
前記半導体基板の素子分離領域に絶縁膜を形成する工程と、
前記第１の半導体層と前記絶縁膜との上に、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層を形成する工程と、
前記第２の半導体層の上に、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ前記第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層を形成する工程とを含み、
前記第２の半導体層における第１導電型の不純物濃度分布がステップ状であり、前記第１の半導体層側で濃度が高く、前記第３の半導体層側で濃度が低くなることを特徴とする半導体装置の製造方法。
【請求項８】
バイポーラトランジスタを有する半導体装置の製造方法であって、
半導体基板の上に第１導電型の第１の半導体層を形成する工程と、
前記半導体基板の素子分離領域に絶縁膜を形成する工程と、
前記第１の半導体層と前記絶縁膜との上に、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層を形成する工程と、
前記第２の半導体層の上に、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ前記第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層を形成する工程とを含み、
前記第２の半導体層における第１導電型の不純物濃度分布がＵ字のステップ状であり、前記第１の半導体層側で濃度が高く、前記第２の半導体層の内部で濃度が低くなり、前記第３の半導体層側で濃度が再び高くなることを特徴とする半導体装置の製造方法。
【請求項９】
前記半導体基板の上に複数の前記バイポーラトランジスタを配置する半導体装置の製造方法であって、
前記第２の半導体層を形成する工程の後に、選択的に第１導電型の不純物をドーピングすることにより、一の前記バイポーラトランジスタにおける前記第１の半導体層と前記第２の半導体層とに跨って該第１の半導体層及び該第２の半導体層より不純物濃度が高い第１導電型の拡散層を形成する工程をさらに含むことを特徴とする請求項６〜８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記第２の半導体層はＳｉ（前記Ｓｉ1-X1-Y1ＧｅX1ＣY1においてＸ１＝Ｙ１＝０である）からなり、
前記第３の半導体層はＳｉＧｅ層又はＳｉＧｅＣ層（前記Ｓｉ1-X2-Y2ＧｅX2ＣY2において０＜Ｘ２＜１である）からなることを特徴とする請求項６〜９のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特にＳｉＧｅ膜を使用したヘテロ接合バイポーラトランジスタの低ノイズ化、高速化及び電流駆動能力の向上に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、ベース領域にＳｉＧｅ膜をエピタキシャル成長したヘテロ接合バイポーラトランジスタを用いる技術が提案されている。
【０００３】
ベース領域にエピタキシャル成長したＳｉＧｅ膜を用い、エミッタにＳｉ膜を用いて、エミッタとベース間の接合をヘテロ接合にしたバイポーラトランジスタでは、高いｈＦＥを得ることが可能になるため、ベース領域の不純物濃度を高めて、ベース領域の膜厚を薄くすることができる。そのため、Ｓｉのみで形成したバイポーラトランジスタに比べて、高いｆT（ｈＦＥが１となる周波数であり遮断周波数と呼ばれる）を得ることができる。
【０００４】
ＳｉＧｅ膜をエピタキシャル成長したバイポーラトランジスタでは、ベース領域のＳｉＧｅ膜をベース金属電極に接続するための領域（外部ベース引出し領域）の形成が必要であり、この外部ベース引出し領域を低抵抗でかつ少ない工程数で形成することが、トランジスタの低ノイズ化、高速化において極めて重要である。
【０００５】
この外部ベース引出し領域を少ない工程数で形成する方法として、ＳｉＧｅエピタキシャル成長を非選択エピタキシャル成長で行い、コレクタとなる単結晶領域上には、単結晶のＳｉＧｅ膜を、絶縁膜上には多結晶のＳｉＧｅ膜を成長することが試みられている。
【０００６】
しかしながら、ＳｉＧｅ膜のエピタキシャル成長においては、Ｓｉ単結晶基板上にはＳｉＧｅ膜が容易にエピタキシャル成長するが、ＳｉＯ2のような絶縁膜上にはＳｉＧｅ膜はほとんど形成されない（形成されても不均一な膜になる）ため、外部ベース引出し領域として使用することができない。
【０００７】
そこで、ＳｉＧｅ膜の非選択エピタキシャル成長の前にＳｉ膜を非選択エピタキシャル成長させて、絶縁膜上にも外部ベース引出し領域となる多結晶膜を同時に形成する技術が提案されている（例えば、特許文献１参照）。
【０００８】
以下、図１１〜図１６を参照しながら、特許文献１におけるＳｉＧｅ膜を非選択エピタキシャル成長する前にＳｉ膜を非選択エピタキシャル成長させるバイポーラトランジスタの製造方法について説明する。
【０００９】
図１１において、ｐ型半導体基板１１１の上に高濃度のｎ型不純物拡散領域１１２を形成し、ｎ-型不純物拡散領域１１３と高濃度ｎ型不純物拡散領域１３１を形成した後、ＳｉＯ2などの絶縁膜で構成される素子分離領域１１０を形成する。ここで、ｎ型不純物拡散領域１１２、ｎ-型不純物拡散領域１１３、高濃度ｎ型不純物拡散領域１３１はコレクタ領域を構成している。次に、ホウ素（Ｂ）を含むＳｉ膜１０２がエピタキシャル成長によって形成される。このとき、素子形成領域であるｎ-型不純物拡散領域１１３上には、膜厚が１０ｎｍ程度のベース領域となるｐ型の単結晶Ｓｉ膜１２１が成長し、素子分離領域１１０の絶縁膜上には膜厚１０ｎｍ程度のｐ型の多結晶Ｓｉ膜１２２が形成される。
【００１０】
図１２において、エピタキシャル成長によってホウ素（Ｂ）を含むＳｉＧｅ膜１０３がＳｉ膜１０２の上に形成され、ｐ型の単結晶Ｓｉ膜１２１上に膜厚５０〜１００ｎｍ程度のｐ型の単結晶ＳｉＧｅ膜１３２が成長し、ｐ型の多結晶Ｓｉ膜１２２上には膜厚が５０〜１００ｎｍ程度のｐ型の多結晶ＳｉＧｅ膜１３３が成長する。
【００１１】
次に図１３において、Ｓｉ膜１０２、ＳｉＧｅ膜１０３は、ベース領域及び素子分離領域を被覆するように所定の形状にパターニングされる。そしてパターニングされたＳｉ膜１０２、ＳｉＧｅ膜１０３を被覆するようにシリコン窒化膜からなる絶縁膜１０５を堆積させる。
【００１２】
次に図１４において、この絶縁膜１０５に対して、単結晶ＳｉＧｅ膜１３２の上部にＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）などの異方性エッチングによって開口部１０６を形成する。このとき、開口部１０６の底部には、ベース領域となる単結晶ＳｉＧｅ膜１３２が露出している。
【００１３】
次に図１５において、絶縁膜１０５の全面に多結晶Ｓｉ膜を堆積させ、この多結晶Ｓｉ膜に砒素（Ａｓ）をイオン注入する。さらに熱処理を加えて、多結晶Ｓｉ膜中の砒素を単結晶ＳｉＧｅ膜１３２に拡散させ、拡散した部分にｎ型のエミッタ領域１０９を形成する。さらに、ＲＩＥなどの異方性エッチングによって多結晶Ｓｉ膜をパターニングして、エミッタ引出し電極１０８を形成する。
【００１４】
次に図１６において、エミッタ引出し電極１０８及び絶縁膜１０５の上にシリコン酸化膜などの層間絶縁膜１１４を堆積させ、この層間絶縁膜１１４にコンタクト孔を開孔してエミッタ引出し電極１０８を露出させる。そして、このエミッタ引出し電極１０８に電気的に接続するＡｌなどのエミッタ金属電極１１５を形成する。この時、多結晶ＳｉＧｅ膜１３３及び高濃度ｎ型不純物拡散領域１３１上の絶縁膜１０５にもコンタクト孔を形成して、多結晶ＳｉＧｅ膜１３３及び高濃度ｎ型不純物拡散領域１３１に電気的に接続するＡｌなどのベース金属電極１１６及びＡｌなどのコレクタ金属電極１１７を形成する。
【００１５】
以上のような工程により、Ｓｉ膜の非選択エピタキシャル成長を先に行なうことで、素子分離領域の絶縁膜上にも多結晶Ｓｉ膜を成長させることができ、ＳｉＧｅ膜の非選択エピタキシャル成長においても、絶縁膜上では、既に形成されている多結晶Ｓｉ膜を成長核として、多結晶ＳｉＧｅ膜を成長させることができる。そのため、Ｓｉ膜とＳｉＧｅ膜の非選択エピタキシャル成長によって、ベース領域と外部ベース引出し領域を同時に形成することが可能であり、ベース領域と外部ベース引出し領域の接触抵抗が小さくなるため、ベース抵抗が少ないバイポーラトランジスタを少ない工程数にて形成することができる。
【特許文献１】特開２００２−２６０２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、このような従来の半導体装置及びその製造方法においては、外部ベース引出し領域の抵抗を低減するため、また、外部ベース引出し領域の上部に形成される層間絶縁膜にコンタクト孔を形成するときの異方性エッチングにおいて、外部ベース引出し領域の多結晶ＳｉＧｅ膜と多結晶Ｓｉ膜でエッチングがＳＴＯＰすることが必要であるため、非選択エピタキシャル成長を行なうＳｉ膜及びＳｉＧｅ膜の膜厚を厚く形成することが必要となる。このためには、ベース領域として使われるＳｉＧｅ膜はトランジスタの高速化のため薄く形成することが必要であることから、Ｓｉ膜をＳｉＧｅ膜と同等かそれ以上に厚くすることが必要である。
【００１７】
特許文献１に示されている半導体装置及びその製造方法においては、非選択エピタキシャル成長を行なうＳｉ膜にホウ素をドーピングしてｐ型層としてベース領域の一部として使用している。このため、ベース領域はｐ型のＳｉＧｅ膜とその下層のｐ型のＳｉ膜によって形成されることになり、Ｓｉ膜の膜厚を増加させようとした場合、ＳｉＧｅ膜のみでベース領域を形成する場合に比べてベース領域の膜厚が増え、ベース走行時間が増えることにより、トランジスタのｆTが低下するという課題がある。
【００１８】
また、非選択エピタキシャル成長を行なうＳｉ膜をノンドープのままで成長させ、その上にホウ素をドーピングしたｐ型のＳｉＧｅ膜を非選択エピタキシャル成長させたトランジスタでは、ＳｉＧｅ膜の厚さを薄くすることでｆTに支配的なベース領域の膜厚を薄くできるが、コレクタ領域となる非選択エピタキシャル成長させたＳｉ膜（以下、Ｓｉバッファ層とも記す）が、その下地の半導体層からの不純物の拡散によってｎ型にドーピングされるだけであり、外部ベース電極の抵抗を下げようとして非選択エピタキシャル成長を行なうＳｉバッファ層の厚さを増やした場合、コレクタ抵抗が高くなってｆTが低下し、更に高電流領域でのｈＦＥとｆTの低下が早くなるため、トランジスタの電流駆動能力が低下するという課題が発生する。
【００１９】
また図１７（ａ）に示すように、従来の半導体装置において、コレクタ領域となる非選択エピタキシャル成長したＳｉバッファ層とその下層の半導体層に、リン（Ｐ）をイオン注入法によってドーピングし、コレクタ領域のｎ型不純物の濃度を上げてコレクタ領域の抵抗を低減する方法が、ＳＩＣ（Ｓｅｌｅｃｔｉｖｅｌｙ  Ｉｍｐｌａｎｔｅｄ  Ｃｏｌｌｅｃｔｏｒ）法として公知の技術として知られている。図１７（ａ）では、このコレクタ領域のＳＩＣによって形成されたｎ型拡散層をｎ型ＳＩＣ拡散層１４０として図示している。
【００２０】
しかしながら、近年のＳｉＧｅ膜を使用したバイポーラトランジスタでは、高速で大出力のアナログ信号を処理する集積回路用として、トランジスタのコレクタとエミッタ間の耐圧（以下、ＣＥ耐圧と記す）を２Ｖ程度に下げて、トランジスタのｆTを向上させた、低振幅回路用のトランジスタと、ＣＥ耐圧を４Ｖ以上確保した、大出力の信号処理回路用のトランジスタを半導体基板上に同時に形成することが必要になっている。
【００２１】
このような半導体集積回路を形成する場合、従来の半導体装置において、非選択エピタキシャル成長するＳｉ膜を厚くした場合は、ＣＥ耐圧を下げて高ｆTを有するトランジスタはＳＩＣ法によって実現できたとしても、図１７（ｂ）に示すように、高耐圧のトランジスタでは、非選択エピタキシャル成長させた厚いＳｉ膜が存在するため、コレクタ抵抗が高くなり、高耐圧のトランジスタのｆTが低下し、高電流領域でのｈＦＥ、ｆTの低下も早いため、電流駆動能力が著しく低下するとうい課題を有する。
【００２２】
上記の課題に鑑み、本発明は、工程数を増やすことなく、ベース抵抗が小さく、かつコレクタ抵抗も小さくなり、ノイズが低減して、高いｆTが得られ、電流駆動能力が向上する、ＳｉＧｅ膜を使用したヘテロ接合バイポーラトランジスタを有する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明に係る第１の半導体装置は、バイポーラトランジスタを有する半導体装置であって、半導体基板の活性領域に設けられた第１導電型の第１の半導体層と、半導体基板の素子分離領域に設けられた絶縁膜と、第１の半導体層と絶縁膜との上に形成され、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層と、第２の半導体層の上に形成され、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層とを備え、第２の半導体層における第１導電型の不純物濃度分布がほぼ一定であることを特徴とする。
【００２４】
本発明に係る第１の半導体装置の製造方法は、バイポーラトランジスタを有する半導体装置の製造方法であって、半導体基板の上に第１導電型の第１の半導体層を形成する工程と、半導体基板の素子分離領域に絶縁膜を形成する工程と、第１の半導体層と絶縁膜との上に、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層を形成する工程と、第２の半導体層の上に、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層を形成する工程とを含み、第２の半導体層における第１導電型の不純物濃度分布がほぼ一定であることを特徴とする。
【００２５】
本発明に係る第１の半導体装置及びその製造方法によると、非選択エピタキシャル成長した第２の半導体層にコレクタ領域の第１の半導体層と同じ導電型の不純物がほぼ一定にドーピングされているため、外部ベース領域の抵抗を削減しようとして、第２の半導体層の膜厚を厚くした場合でも、コレクタ抵抗の増大がなく、トランジスタのｆTを向上することができる。
【００２６】
本発明に係る第２の半導体装置は、バイポーラトランジスタを有する半導体装置であって、半導体基板の活性領域に設けられた第１導電型の第１の半導体層と、半導体基板の素子分離領域に設けられた絶縁膜と、第１の半導体層と絶縁膜との上に形成され、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層と、第２の半導体層の上に形成され、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層とを備え、第２の半導体層における第１導電型の不純物濃度分布がステップ状であり、第１の半導体層側で濃度が高く、第３の半導体層側で濃度が低くなることを特徴とする。
【００２７】
本発明に係る第２の半導体装置の製造方法は、バイポーラトランジスタを有する半導体装置の製造方法であって、半導体基板の上に第１導電型の第１の半導体層を形成する工程と、半導体基板の素子分離領域に絶縁膜を形成する工程と、第１の半導体層と絶縁膜との上に、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層を形成する工程と、第２の半導体層の上に、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層を形成する工程とを含み、第２の半導体層における第１導電型の不純物濃度分布がステップ状であり、第１の半導体層側で濃度が高く、第３の半導体層側で濃度が低くなることを特徴とする。
【００２８】
本発明に係る第２の半導体装置及びその製造方法によると、非選択エピタキシャル成長した第２の半導体層にコレクタ領域の第１の半導体層と同じ導電型の不純物が、コレクタ領域側では濃度が高く、ベース領域側では濃度が低くなるようにステップ状にドーピングされているため、外部ベース領域の抵抗を削減しようとして、第２の半導体層の膜厚を厚くした場合でも、コレクタ−ベース接合容量の増加がなく、コレクタ抵抗の増大もなく、トランジスタのｆTを向上でき、また高電流領域でのｈＦＥ、ｆTの低下を抑制できるため、電流駆動能力を増加することができる。
【００２９】
本発明に係る第３の半導体装置は、バイポーラトランジスタを有する半導体装置であって、半導体基板の活性領域に設けられた第１導電型の第１の半導体層と、半導体基板の素子分離領域に設けられた絶縁膜と、第１の半導体層と絶縁膜との上に形成され、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層と、第２の半導体層の上に形成され、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層とを備え、第２の半導体層における第１導電型の不純物濃度分布がＵ字のステップ状であり、第１の半導体層側で濃度が高く、第２の半導体層の内部で濃度が低くなり、第３の半導体層側で濃度が再び高くなることを特徴とする。
【００３０】
本発明に係る第３の半導体装置の製造方法は、バイポーラトランジスタを有する半導体装置の製造方法であって、半導体基板の上に第１導電型の第１の半導体層を形成する工程と、半導体基板の素子分離領域に絶縁膜を形成する工程と、第１の半導体層と絶縁膜との上に、Ｓｉ1-X1-Y1ＧｅX1ＣY1（０≦Ｘ１＜１、０≦Ｙ１＜１）で表される組成を有する第１導電型の第２の半導体層を形成する工程と、第２の半導体層の上に、Ｓｉ1-X2-Y2ＧｅX2ＣY2（０≦Ｘ２＜１、０≦Ｙ２＜１）で表される組成で、かつ第２の半導体層よりも小さなバンドギャップを有する第２導電型の第３の半導体層を形成する工程とを含み、第２の半導体層における第１導電型の不純物濃度分布がＵ字のステップ状であり、第１の半導体層側で濃度が高く、第２の半導体層の内部で濃度が低くなり、第３の半導体層側で濃度が再び高くなることを特徴とする。
【００３１】
本発明に係る第３の半導体装置及びその製造方法によると、非選択エピタキシャル成長した第２の半導体層にコレクタ領域の第１の半導体層と同じ導電型の不純物が、コレクタ領域側では濃度が高く、第２の半導体層の内部で濃度が低くなり、ベース領域側では濃度が高くなるようにＵ字のステップ状にドーピングされているため、外部ベース領域の抵抗を削減しようとして、第２の半導体層の膜厚を厚くした場合でも、コレクタ抵抗の増大もなく、トランジスタのｆTを向上でき、また高電流領域でのｈＦＥ、ｆTの低下をより抑制できるため、トランジスタの電流駆動能力をさらに増加することができる。
【００３２】
上記の半導体装置において、半導体基板の上に複数のバイポーラトランジスタを配置する半導体装置であって、一のバイポーラトランジスタは、第１の半導体層と第２の半導体層とに跨って形成され、該第１の半導体層及び該第２の半導体層より不純物濃度が高い第１導電型の拡散層をさらに備えたことが好ましい。
【００３３】
上記の半導体装置の製造方法において、半導体基板の上に複数のバイポーラトランジスタを配置する半導体装置の製造方法であって、第２の半導体層を形成する工程の後に、選択的に第１導電型の不純物をドーピングすることにより、一のバイポーラトランジスタにおける第１の半導体層と第２の半導体層とに跨って該第１の半導体層及び該第２の半導体層より不純物濃度が高い第１導電型の拡散層を形成する工程をさらに含むことが好ましい。
【００３４】
上記の構成によると、半導体基板上に耐圧の異なる２種類のトランジスタを、ｆTや電流駆動能力を損なうことなく構成できる。
【００３５】
また、上記の半導体装置及びその製造方法において、第２の半導体層はＳｉ（Ｓｉ1-X1-Y1ＧｅX1ＣY1においてＸ１＝Ｙ１＝０である）からなり、第３の半導体層はＳｉＧｅ層又はＳｉＧｅＣ層（Ｓｉ1-X2-Y2ＧｅX2ＣY2において０＜Ｘ２＜１である）からなることが好ましい。
【００３６】
上記の構成によると、ベース抵抗とコレクタ抵抗が低く、かつ高周波特性が優れた、エピタキシャル成長を用いたヘテロ接合バイポーラトランジスタを構成できる。
【発明の効果】
【００３７】
本発明に係る半導体装置及びその製造方法によると、第１導電型の不純物をドーピングしたＳｉバッファ層を非選択エピタキシャル成長してから、第２導電型の不純物をドーピングしたＳｉＧｅ層又はＳｉＧｅＣ層を非選択エピタキシャル成長することにより、Ｓｉバッファ層を厚く形成できるため、絶縁膜上にも十分な膜厚の多結晶Ｓｉ膜と多結晶ＳｉＧｅ膜又はＳｉＧｅＣ膜を形成できるようになり、外部ベース引出し領域の抵抗を削減できる。そのため、ベース抵抗を低減できて低ノイズ化が可能になり、コレクタ抵抗の増加も少ないため、高電流領域のｈＦＥ、ｆTの低下を抑制できて、トランジスタの電流駆動能力を向上することができる。
【００３８】
また、Ｓｉバッファ層の第１導電型の不純物濃度分布を、ベース側では薄く、コレクタ側に向かって濃くなるようにステップ状に形成することができるため、従来、コレクタ領域への第１導電型の不純物のイオン注入（ＳＩＣイオン注入）によって実現していた効果を、イオン注入を行なわずに実現できる。そのため、高ｆTで電流駆動能力が増加した高性能トランジスタを、製造工程を削減して実現できる。
【発明を実施するための最良の形態】
【００３９】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置及びその製造方法について、図１から図７を参照しながら説明する。
【００４０】
図１は、本発明の第１の実施形態に係る半導体装置の断面図であり、図２から図６は、この半導体装置の製造方法を示す工程断面図である。また図７は、この半導体装置の不純物濃度分布である。
【００４１】
図１に示すように、ｐ型半導体基板１上にコレクタ領域となるｎ型不純物埋込み領域２と、これより濃度が低く活性領域となるｎ型エピタキシャル層３と、コレクタ引出し領域となる高濃度ｎ型不純物拡散領域５が形成され、素子分離領域４にはＳｉＯ2などの絶縁物が形成されている。
【００４２】
ｎ型エピタキシャル層３と素子分離領域４上には、Ｓｉ層とＳｉＧｅ層が積層されている。ここで、ｎ型エピタキシャル層３上には、コレクタ領域となるｎ型不純物をドーピングしたｎ型Ｓｉバッファ層（単結晶領域）６と、ベース領域となるｐ型不純物をドーピングしたｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８とが積層されている。また、素子分離領域４上には、ベース引出し領域となるｐ型Ｓｉバッファ層（多結晶領域）１５と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（多結晶領域）９とが積層されている。さらに、ベース領域とベース引出し領域の間のｎ型エピタキシャル層３上には、ベース引出し領域の一部となるｐ型Ｓｉ拡散層（単結晶領域）１４と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ拡散層（単結晶領域）１６とが積層されている。ｎ型Ｓｉバッファ層６は、後述するように、非選択エピタキシャル成長時にｎ型不純物を一定にドーピングすることによって形成される。
【００４３】
ベース領域となる単結晶のｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８の上部には、エミッタ窓が開孔されたＳｉＯ2膜１０、エミッタ引出し領域となるｎ型多結晶Ｓｉ膜１１が形成され、ＳｉＯ2膜１０の開孔部にエミッタ領域となるｎ型エミッタ拡散層１２が形成される。
【００４４】
ベース引出し領域となるｐ型Ｓｉバッファ層（多結晶領域）１５と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（多結晶領域）９と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ拡散層（単結晶領域）１６と、エミッタ引出し領域となるｎ型多結晶Ｓｉ膜１１は、ＳｉＯ2などによって構成される層間絶縁膜１７によって被覆される。層間絶縁膜１７にコンタクトを開口し、ベース引出し領域となるｐ型ＳｉＧｅ層／ｐ型Ｓｉ拡散層（多結晶領域）９と、エミッタ引出し領域となるｎ型多結晶Ｓｉ膜１１と、コレクタ引出し領域となる高濃度ｎ型不純物拡散領域５にそれぞれ接続するベースＡｌ電極１８と、エミッタＡｌ電極１９と、コレクタＡｌ電極２０とが形成されている。
【００４５】
なお、ｎ型エピタキシャル層３が第１導電型の第１の半導体層となり、ｎ型Ｓｉバッファ層（単結晶領域）６が第１導電型の第２の半導体層となり、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８が第２導電型の第３の半導体層となる。
【００４６】
次に、図１に示すバイポーラトランジスタの製造方法について説明する。
【００４７】
まず図２において、ｐ型半導体基板１の上に、コレクタ領域となる高濃度の砒素をドーピングしたｎ型不純物埋込み領域２を形成し、エピタキシャル成長によって、コレクタ領域となるｎ型エピタキシャル層３を形成する。コレクタ領域となる部分以外にＳｉＯ2膜などの絶縁膜を使用して、素子分離領域４を形成し、コレクタ引出し領域に高濃度のリンをドーピングした高濃度ｎ型不純物拡散領域５を形成する。
【００４８】
次に、ｎ型エピタキシャル層３と素子分離領域４上に、非選択エピタキシャル成長によって、リンを一定な不純物濃度でドーピングしたＳｉ膜を１００ｎｍ程度成長させる。このとき、ｎ型エピタキシャル層３上には、コレクタ領域となるｎ型Ｓｉバッファ層（単結晶領域）６が形成され、素子分離領域４上には、ｎ型Ｓｉバッファ層（多結晶領域）７が形成される。
【００４９】
この非選択エピタキシャル成長は、ＭＢＥ、ＵＨＶ−ＣＶＤあるいはＬＰ−ＣＶＤ技術を用いて実施できる。以下、ＵＨＶ−ＣＶＤ法によるｎ型Ｓｉバッファ層の成長方法について説明する。超高真空（ＵＨＶ）状態に排気された反応チャンバー内にウエハを投入した後、６５０℃から８００℃程度の温度まで昇温し、２分から２０分程度アニールを行う。この処理ステップにおいて、シリコン基板表面に形成されている自然酸化膜を除去することができ、エピタキシャル成長を行いたい領域に清浄なＳｉ面を露出させる。次に、ウエハの温度を５００℃から６５０℃程度の温度まで低下させ、ウエハ面内の温度分布が均一化されるまで保持する。その後、所定の流量のジシラン（Ｓｉ2Ｈ6）、ホスフィン（ＰＨ3）を一定の流量で反応チャンバーに流すことにより、リンを一定な不純物濃度でドーピングしたＳｉ膜を成長させる。
【００５０】
次に図３において、ｎ型Ｓｉバッファ層（単結晶領域）６とｎ型Ｓｉバッファ層（多結晶領域）７上に、非選択エピタキシャル成長によって、ホウ素をドーピングしたＳｉＧｅ膜を１０〜１００ｎｍ程度成長させた後に、同じくホウ素をドーピングしたＳｉ膜を非選択エピタキシャル成長により１０〜１００ｎｍ程度成長する。このとき、ｎ型Ｓｉバッファ層（単結晶領域）６上には、ベース領域となるｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８が形成され、ｎ型Ｓｉバッファ層（多結晶領域）７上には、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（多結晶領域）９が形成される。
【００５１】
この非選択エピタキシャル成長も、ＭＢＥ、ＵＨＶ−ＣＶＤあるいはＬＰ−ＣＶＤ技術を用いて実施でき、前記のｎ型Ｓｉバッファ層の成長と連続して、同一の設備で成長できる。以下、ＵＨＶ−ＣＶＤ法によるｐ型ＳｉＧｅ層／ｐ型Ｓｉ層の成長方法について説明する。前記のｎ型Ｓｉバッファ層の成長後、所定の流量のジシラン（Ｓｉ2Ｈ6）、モノゲルマン（ＧｅＨ4）、ジボラン（Ｂ2Ｈ6）を一定の流量で反応チャンバーに流すことにより、ホウ素をドーピングしたＳｉＧｅ膜を成長させる。ここで、モノゲルマン（ＧｅＨ4）の流量を段階的に減少させてＧｅの組成率に傾斜をもたせてもよい。次に、所定の流量のジシラン（Ｓｉ2Ｈ6）、ジボラン（Ｂ2Ｈ6）を反応チャンバーに流すことにより、ホウ素をドーピングしたＳｉ膜を成長させる。
【００５２】
ホウ素をドーピングしたｐ型Ｓｉ層の所定の領域には後工程にてエミッタとなるｎ型不純物がドーピングされる。また、ＳｉＧｅ層とＳｉ層の膜厚は、目標とするバイポーラトランジスタの性能（ｆTやＣＥ耐圧など）により任意の膜厚に設計することができる。
【００５３】
次に図４において、このｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（多結晶領域）９と、ｎ型Ｓｉバッファ層（単結晶領域）６と、ｎ型Ｓｉバッファ層（多結晶領域）７とからなるＳｉ層とＳｉＧｅ層の積層膜を、ＲＩＥなどの異方性エッチングによってパターニングする。その後、５０ｎｍ程度の膜厚のＳｉＯ2膜１０をＣＶＤ法によって堆積させ、ＲＩＥなどの異方性エッチングや、ウエットエッチングなどの等方性エッチングを用いて、ベース領域となるｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８の表面の一部が露出するように開孔部を形成する。
【００５４】
次に図５において、全面に高濃度のリンをドーピングしたｎ型多結晶Ｓｉ膜を堆積し、熱処理工程を行い、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８の表面にリンを拡散させてｎ型エミッタ拡散層１２を形成する。その後、ＲＩＥなどの異方性エッチングを行って、エミッタ引出し領域となるｎ型多結晶Ｓｉ膜１１を形成し、さらに、ＳｉＯ2膜に対してＲＩＥなどの異方性エッチングや、ウエットエッチングを行って、ｎ型多結晶Ｓｉ膜１１の下部のＳｉＯ2膜１０以外を除去する。
【００５５】
次に図６において、全面よりホウ素のイオン注入１３と熱処理工程を行なう。これによって、ｎ型Ｓｉバッファ層（単結晶領域）６の両側に、ｐ型Ｓｉ拡散層（単結晶領域）１４を形成し、素子分離領域４上に形成された多結晶のＳｉバッファ層は、ｐ型Ｓｉバッファ層（多結晶領域）１５となる。また、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８の両側には、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ拡散層（単結晶領域）１６が形成される。この工程によって、素子分離領域４上に形成された、ｐ型Ｓｉバッファ層（多結晶領域）１５と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（多結晶領域）９と、ｐ型Ｓｉ拡散層（単結晶領域）１４と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ拡散層（単結晶領域）１６はベース引出し領域となる。
【００５６】
次に図１に示すように、ベース引出し領域となるｐ型Ｓｉバッファ層（多結晶領域）１５と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（多結晶領域）９と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ拡散層（単結晶領域）１６と、エミッタ引出し領域となるｎ型多結晶Ｓｉ膜１１の表面に、ＳｉＯ2膜のような絶縁膜をＣＶＤによって堆積して層間絶縁膜１７を形成する。次に、この層間絶縁膜１７にＲＩＥなどのような異方性ドライエッチングを行って、ベース引出し領域となるｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（多結晶領域）９と、エミッタ引出し領域となるｎ型多結晶Ｓｉ膜１１と、コレクタ引出し領域となる高濃度ｎ型不純物拡散領域５にコンタクト孔を形成し、ベースＡｌ電極１８と、エミッタＡｌ電極１９と、コレクタＡｌ電極２０とを形成する。
【００５７】
次に図１において、破線（Ｘ）−（Ｙ）で示す部分のエミッタ、ベース、コレクタ領域の不純物濃度分布を図７に示す。図７において２１は、ｐ型半導体基板１（ホウ素ドーピング）の不純物濃度分布であり、ホウ素の不純物濃度が１×１０15ｃｍ-3の場合である。２２は、コレクタとなるｎ型不純物埋込み層２（砒素ドーピング）の不純物濃度分布であり、砒素のピーク濃度が２×１０19ｃｍ-3の場合である。２３は、コレクタとなる低濃度のｎ型エピタキシャル層３（リンドーピング）の不純物濃度分布であり、リンの不純物濃度が１×１０16ｃｍ-3の場合である。２４は、非選択エピタキシャル成長時にリンを一定にドーピングすることによって形成される、コレクタとなるｎ型Ｓｉバッファ層６（リンを一定にドーピング）の不純物濃度分布であり、リンの不純物濃度が１×１０16ｃｍ-3の場合である。この場合、ｎ型Ｓｉバッファ層６の不純物濃度は、ｎ型エピタキシャル層３の不純物濃度とほぼ等しいことが好ましい。２５は、ベースとなるｐ型Ｓｉ層／ｐ型ＳｉＧｅ層（ホウ素ドーピング）の不純物濃度分布であり、ホウ素の不純物濃度の最大値が２×１０19ｃｍ-3の場合である。２６は、エミッタとなるｎ型多結晶Ｓｉ膜（リンドーピング）の不純物濃度分布であり、リンの不純物濃度の最大値が３×１０20ｃｍ-3の場合である。
【００５８】
これに対して、従来の半導体装置で、非選択エピタキシャル成長したＳｉバッファ層がノンドーピングで形成される場合、Ｓｉバッファ層は、コレクタのｎ型エピタキシャル層３よりリンがオートドーピングされるだけである。２７は、この従来の半導体装置におけるＳｉバッファ拡散層（リンのオートドーピング）の不純物濃度分布である。なお、２７は比較のために示している。
【００５９】
第１の実施形態によると、コレクタ領域となる非選択エピタキシャル成長した半導体層（Ｓｉバッファ層）にコレクタ領域のｎ型エピタキシャル層と同じ導電型のｎ型の不純物が一定にドーピングされているため、外部ベース領域の抵抗を削減しようとして、半導体層（Ｓｉバッファ層）の膜厚を厚くした場合でも、コレクタ抵抗の増大がなく、トランジスタのｆTを向上することができる。
【００６０】
なお、第１の実施形態において、非選択エピタキシャル成長時にリンを一定に、すなわち膜厚方向に均一にドーピングしたが、エピタキシャル成長の工程バラツキ、例えば±１０％の範囲内でほぼ均一（一定）にドーピングしても本発明の効果は得られる。
【００６１】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置及びその製造方法について図８を参照しながら説明する。
【００６２】
図８は、本発明の第２の実施形態に係る半導体装置の不純物濃度分布である。第２の実施形態においては、非選択エピタキシャル成長するｎ型不純物をドーピングする工程以外は、第１の実施形態と同様な半導体装置の構造及び製造方法を用いることができるため、半導体装置の断面図及び製造方法を説明する工程断面図は省略している。
【００６３】
図８において２１は、ｐ型半導体基板１（ホウ素ドーピング）の不純物濃度分布であり、ホウ素の不純物濃度が１×１０15ｃｍ-3の場合である。２２は、コレクタとなるｎ型不純物埋込み層２（砒素ドーピング）の不純物濃度分布であり、砒素のピーク濃度が２×１０19ｃｍ-3の場合である。２８は、第１の実施形態における不純物濃度分布２３より高く、コレクタとなる中濃度のｎ型エピタキシャル層３（リンドーピング）の不純物濃度分布であり、リンの不純物濃度が１×１０17ｃｍ-3の場合である。２９は、非選択エピタキシャル成長時に、膜厚２０ｎｍ毎にリン濃度を少しずつ減らし、リンの不純物濃度をステップ状にドーピングすることによって形成され、コレクタとなるｎ型Ｓｉバッファ層６（リンをステップ状にドーピング）の不純物濃度分布である。ここでは、リンの不純物濃度が、ｎ型エピタキシャル層３側では高く（１×１０17ｃｍ-3）、ベースのｐ型Ｓｉ層／ｐ型ＳｉＧｅ層８側では低く（１×１０16ｃｍ-3）、１００ｎｍのｎ型Ｓｉバッファ層６内で、２０ｎｍ毎にリンの不純物濃度がステップ状に変化するように形成している。
【００６４】
この非選択エピタキシャル成長は、ＭＢＥ、ＵＨＶ−ＣＶＤあるいはＬＰ−ＣＶＤ技術を用いて実施できる。以下、ＵＨＶ−ＣＶＤ法によるｎ型Ｓｉバッファ層（リンをステップ状にドーピング）の成長方法について説明する。超高真空（ＵＨＶ）状態に排気された反応チャンバー内にウエハを投入した後、第１の実施形態と同様に６５０℃から８００℃程度の温度でアニールを行い、シリコン基板表面に形成されている自然酸化膜を除去して、エピタキシャル成長を行いたい領域に清浄なＳｉ面を露出させる。次に、ウエハの温度を５００℃から６５０℃程度の温度に保持した後、所定の流量のジシラン（Ｓｉ2Ｈ6）、ホスフィン（ＰＨ3）を反応チャンバーに流す。ここで、ジシラン（Ｓｉ2Ｈ6）の流量は一定であるが、ホスフィン（ＰＨ3）の流量は、一定の流量を流しているが、２０ｎｍの膜厚の成長毎に、その流量を段階的に減少させていく。これにより、ｎ型Ｓｉバッファ層内にリンをステップ状に変化するようにドーピングしたＳｉ膜を成長させる。
【００６５】
この場合、ｎ型Ｓｉバッファ層６のｎ型エピタキシャル層３側の不純物濃度は、ｎ型エピタキシャル層３の不純物濃度とほぼ等しいことが好ましい。２５は、ベースとなるｐ型Ｓｉ層／ｐ型ＳｉＧｅ層８（ホウ素ドーピング）の不純物濃度分布であり、ホウ素の不純物濃度の最大値が２×１０19ｃｍ-3の場合である。２６は、エミッタとなるｎ型エミッタ拡散層１２（リンドーピング）の不純物濃度分布であり、リンの不純物濃度の最大値が３×１０20ｃｍ-3の場合である。
【００６６】
これに対して、従来の半導体装置で、非選択エピタキシャル成長したＳｉバッファ層がノンドーピングで形成される場合、Ｓｉバッファ層は、コレクタのｎ型エピタキシャル層３よりリンがオートドーピングされるだけである。２７は、この従来の半導体装置におけるＳｉバッファ拡散層（リンのオートドーピング）の不純物濃度分布である。なお、２３と２７は比較のために示している。
【００６７】
第２の実施形態によると、コレクタ領域となる非選択エピタキシャル成長した半導体層（Ｓｉバッファ層６）にコレクタ領域のｎ型エピタキシャル層３と同じ導電型のｎ型の不純物が、コレクタのｎ型エピタキシャル層３側では濃度が高く、ベース領域側では濃度が低くなるようにステップ状にドーピングされているため、外部ベース領域の抵抗を削減しようとして、半導体層（Ｓｉバッファ層６）の膜厚を厚くした場合でも、コレクタ−ベース接合容量の増加がなく、コレクタ抵抗の増大もなく、トランジスタのｆTを向上できると共に、第１の実施形態と比べて、高電流領域でのベース領域の押出し効果が抑制され、ｈＦＥ、ｆTの低下を第１の実施形態よりも抑制できる。そのため、トランジスタの電流駆動能力をさらに増加することができる。
【００６８】
従来の半導体装置の製造方法では、コレクタ領域にｎ型不純物をイオン注入する（ＳＩＣイオン注入）工程を行なうことで、ベース押出し効果の抑制を行っていたが、この第２の実施形態においては、ＳＩＣイオン注入工程を削減できる。
【００６９】
なお、第２の実施形態においては、中濃度のｎ型エピタキシャル層３の不純物濃度を均一なドーピングとしているが、この領域をコレクタ方向に向かって濃度が高くなるように形成したほうが、コレクタ抵抗の低減により有効である。
【００７０】
また、ｎ型Ｓｉバッファ層６の非選択エピタキシャル成長ではリンをステップ状にドーピングしたが、リンのドーピング量をステップ状ではなく連続的に変化させて傾斜状の不純物濃度分布にしても本発明の効果は得られる。
【００７１】
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置及びその製造方法について図９を参照しながら説明する。
【００７２】
図９は、本発明の第３の実施形態に係る半導体装置の不純物濃度分布である。第３の実施形態においては、非選択エピタキシャル成長するｎ型不純物をドーピングする工程以外は、第１の実施形態と同様な半導体装置の構造及び製造方法を用いることができるため、半導体装置の断面図及び製造方法を説明する工程断面図は省略している。
【００７３】
図９において２１は、ｐ型半導体基板（ホウ素ドーピング）の不純物濃度分布であり、ホウ素の不純物濃度が１×１０15ｃｍ-3の場合である。２２は、コレクタとなるｎ型不純物埋込み層（砒素ドーピング）の不純物濃度分布であり、砒素のピーク濃度が２×１０19ｃｍ-3の場合である。２８は、第１の実施形態におけるｎ型エピタキシャル層の不純物濃度分布２３より高く、コレクタとなる中濃度のｎ型エピタキシャル層（リンドーピング）の不純物濃度分布であり、リンの不純物濃度が１×１０17ｃｍ-3の場合である。３０は、非選択エピタキシャル成長時に、膜厚１５ｎｍ毎にリン濃度を少しずつ減らし、その後再びリン濃度を少しずつ増やすことにより、リンの不純物濃度をＵ字のステップ状にドーピングすることによって形成され、コレクタとなるｎ型Ｓｉバッファ層（リンをＵ字のステップ状にドーピング）の不純物濃度分布である。ここでは、リンの不純物濃度が、ｎ型エピタキシャル層３側では高く（１×１０17ｃｍ-3）、１００ｎｍのｎ型Ｓｉバッファ層３０の内部で、膜厚１５ｎｍ毎にリン濃度を下げていき、成長膜厚が４５ｎｍから７０ｎｍの部分を１×１０16ｃｍ-3の不純物濃度で形成後、再び膜厚１５ｎｍ毎にリン濃度を上げ、ベースのｐ型Ｓｉ層／ｐ型ＳｉＧｅ層８側では、３×１０16ｃｍ-3まで高くなるように、Ｕ字のステップ状にリンの不純物濃度分布を形成している。
【００７４】
この非選択エピタキシャル成長は、ＭＢＥ、ＵＨＶ−ＣＶＤあるいはＬＰ−ＣＶＤ技術を用いて実施できる。以下、ＵＨＶ−ＣＶＤ法によるｎ型Ｓｉバッファ層（リンをＵ字のステップ状にドーピング）の成長方法について説明する。超高真空（ＵＨＶ）状態に排気された反応チャンバー内にウエハを投入した後、第１の実施形態と同様に６５０℃から８００℃程度の温度でアニールを行い、シリコン基板表面に形成されている自然酸化膜を除去して、エピタキシャル成長を行いたい領域に清浄なＳｉ面を露出させる。次に、ウエハの温度を５００℃から６５０℃程度の温度に保持した後、所定の流量のジシラン（Ｓｉ2Ｈ6）、ホスフィン（ＰＨ3）を反応チャンバーに流す。ここで、ジシラン（Ｓｉ2Ｈ6）の流量は一定であるが、ホスフィン（ＰＨ3）の流量は、一定の流量を流しているが、１５ｎｍの膜厚の成長毎に、その流量を段階的に減少させていき、膜厚が４５ｎｍから７０ｎｍの間はりンの不純物濃度が、１×１０16ｃｍ-3になるように一定の流量を流した後、再び膜厚１５ｎｍ毎にホスフィン（ＰＨ3）の流量を段階的に増加させていく。これにより、ｎ型Ｓｉバッファ層内にリンをＵ字のステップ状に変化するようにドーピングしたＳｉ膜を成長させる。
【００７５】
この場合、ｎ型Ｓｉバッファ層６のｎ型エピタキシャル層３側の不純物濃度は、ｎ型エピタキシャル層３の不純物濃度とほぼ等しいことが好ましい。２５は、ベースとなるｐ型Ｓｉ層／ｐ型ＳｉＧｅ層８（ホウ素ドーピング）の不純物濃度分布であり、ホウ素の不純物濃度の最大値が２×１０19ｃｍ-3の場合である。２６は、エミッタとなるｎ型エミッタ拡散層１２（リンドーピング）の不純物濃度分布であり、リンの不純物濃度の最大値が３×１０20ｃｍ-3の場合である。
【００７６】
これに対して、従来の半導体装置で、非選択エピタキシャル成長したＳｉバッファ層がノンドーピングで形成される場合、Ｓｉバッファ層は、コレクタのｎ型エピタキシャル層３よりリンがオートドーピングされるだけである。２７は、この従来の半導体装置におけるＳｉバッファ拡散層（リンのオートドーピング）の不純物濃度分布である。なお、２３と２７は比較のために示している。
【００７７】
第３の実施形態によると、コレクタ領域となる非選択エピタキシャル成長した半導体層（Ｓｉバッファ層６）にコレクタ領域のｎ型エピタキシャル層３と同じ導電型のｎ型の不純物が、コレクタのｎ型エピタキシャル層３側では濃度が高く、半導体層（Ｓｉバッファ層６）の内部で濃度が低くなり、再びベース領域側では濃度が高くなるようにＵ字のステップ状にドーピングされているため、外部ベース領域の抵抗を削減しようとして、第２の半導体層の膜厚を厚くした場合でも、コレクタ抵抗の増大もなく、トランジスタのｆTを向上できる。
【００７８】
また第２の実施形態と比べて、ベース−コレクタ接合部の不純物濃度が高くなっているため、高電流領域でのベース領域の押出し効果がより抑制され、ｈＦＥ、ｆTの低下を第２の実施形態よりもさらに抑制できる。そのため、トランジスタの電流駆動能力をさらに増加することができる。
【００７９】
従来の半導体装置の製造方法では、コレクタ領域にｎ型不純物をイオン注入する（ＳＩＣイオン注入）工程を２回以上行なうことで、コレクタ領域において、ベース−コレクタ間の接合近傍のみ不純物濃度を高めることを実現していたが、第３の実施形態においては、ＳＩＣイオン注入工程をすべて削減できる。
【００８０】
なお、第３の実施形態においては、中濃度のｎ型エピタキシャル層３の不純物濃度を均一なドーピングとしているが、この領域をコレクタ方向に向かって濃度が高くなるように形成した方が、コレクタ抵抗の低減により有効である。また、ｎ型Ｓｉバッファ層６の非選択エピタキシャル成長では、リンを始めステップ状に後で逆向きのステップ状にドーピングしたが、リンのドーピング量をステップ状ではなく連続的に変化させてＵ字状、又はＶ字状の不純物濃度分布にしても本発明の効果は得られる。
【００８１】
（第４の実施形態）
本発明の第４の実施形態に係る半導体装置及びその製造方法について、図１０（ａ），（ｂ）を参照しながら説明する。
【００８２】
図１０（ａ），（ｂ）は、本発明の第４の実施形態に係る半導体装置の断面図である。図１０（ａ），（ｂ）では、半導体基板上に複数個のバイポーラトランジスタを構成する場合を示しており、一方のトランジスタ（ａ）は、ＣＥ間耐圧が２Ｖ程度の低耐圧であるが、他方のトランジスタ（ｂ）は、ＣＥ間耐圧が４Ｖ以上の高耐圧であり、この２種類の耐圧のトランジスタに対して、それぞれの高周波特性を向上させた構成である。
【００８３】
図１０（ａ），（ｂ）において、ｐ型半導体基板１上にコレクタ領域となるｎ型不純物埋込み領域２と、これより濃度が低く活性領域となるｎ型エピタキシャル層３と、コレクタ引出し領域となる高濃度ｎ型不純物拡散領域５が形成され、素子分離領域４にはＳｉＯ2などの絶縁物が形成されている。
【００８４】
ｎ型エピタキシャル層３と素子分離領域４上には、Ｓｉ層とＳｉＧｅ層が積層されている。ここで、ｎ型エピタキシャル層３上には、コレクタ領域となるｎ型不純物をドーピングしたｎ型Ｓｉバッファ層（単結晶領域）６と、ベース領域となるｐ型不純物をドーピングしたｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８とが積層されている。また、素子分離領域４上には、ベース引出し領域となるｐ型Ｓｉバッファ層（多結晶領域）１５と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（多結晶領域）９とが積層されている。さらに、ベース領域とベース引出し領域の間のｎ型エピタキシャル層３上には、ベース引出し領域の一部となるｐ型Ｓｉ拡散層（単結晶領域）１４と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ拡散層（単結晶領域）１６とが積層されている。
【００８５】
ベース領域となる単結晶のｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８の上部には、エミッタ窓が開孔されたＳｉＯ2膜１０、エミッタ引出し領域となるｎ型多結晶Ｓｉ膜１１が形成され、ＳｉＯ2膜１０の開孔部にエミッタ領域となるｎ型エミッタ拡散層１２が形成される。
【００８６】
ベース引出し領域となるｐ型Ｓｉバッファ層（多結晶領域）１５と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（多結晶領域）９と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ拡散層（単結晶領域）１６と、エミッタ引出し領域となるｎ型多結晶Ｓｉ膜１１は、ＳｉＯ2などによって構成される層間絶縁膜１７によって被覆される。層間絶縁膜１７にコンタクトを開口し、ベース引出し領域となるｐ型ＳｉＧｅ層／ｐ型Ｓｉ拡散層（多結晶領域）９と、エミッタ引出し領域となるｎ型多結晶Ｓｉ膜１１と、コレクタ引出し領域となる高濃度ｎ型不純物拡散領域５にそれぞれ接続するベースＡｌ電極１８と、エミッタＡｌ電極１９と、コレクタＡｌ電極２０とが形成されている。
【００８７】
また、図１０（ａ）に示す耐圧は低いがｆTを向上させたトランジスタにおいては、コレクタ領域のｎ型エピタキシャル層３と、ｎ型Ｓｉバッファ層（単結晶領域）６とに跨って、これらの不純物濃度より高い中濃度のｎ型ＳＩＣ拡散層３１を形成している。
【００８８】
この図１０（ａ），（ｂ）に示すバイポーラトランジスタを集積する半導体装置の製造方法は、第１の実施形態と同様であるが、ｎ型ＳＩＣ拡散層３１については、ｎ型Ｓｉバッファ層（単結晶領域）６の形成工程と、ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８の形成工程との間にリンをイオン注入することで形成できる。
【００８９】
ここで、リンのイオン注入は、例えば加速エネルギーが２００ｋｅＶから３００ｋｅＶ、ドーズ量が１×１０13ｃｍ-2から５×１０13ｃｍ-2で行い、ｎ型ＳＩＣ拡散層３１内の不純物濃度のピークが、１×１０17ｃｍ-3から５×１０17ｃｍ-3になるように形成する。
【００９０】
なお、リンのイオン注入はｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）８の形成工程の後に行なうこともできる。
【００９１】
第４の実施形態によると、コレクタ領域のｎ型エピタキシャル層３と非選択エピタキシャル成長した半導体層（Ｓｉバッファ層６）を有するバイポーラトランジスタのうち複数個は、図１０（ａ）に示すように、ｎ型エピタキシャル層３とｎ型Ｓｉバッファ層（単結晶領域）６よりも不純物濃度が高いｎ型ＳＩＣ拡散層３１をＳＩＣイオン注入により形成することで、低耐圧であるがトランジスタの高速性を優先して設計でき、かつ図１０（ｂ）に示すように、ＳＩＣイオン注入を行なわない高耐圧のトランジスタは、非選択エピタキシャル成長したｎ型Ｓｉバッファ層（単結晶領域）６に、コレクタ領域のｎ型エピタキシャル層３と同じ導電型のｎ型の不純物が一定にドーピングされているため、従来の半導体装置の製造方法によって得られるトランジスタよりも、コレクタ抵抗が低く、トランジスタのｆTを向上でき、また高電流領域でのｈＦＥ、ｆTの低下を抑制できて、トランジスタの電流駆動能力を増加することができる。そのため、半導体基板上に耐圧の異なる２種類のトランジスタを、ｆTや電流駆動能力を損なうことなく構成できる。
【００９２】
また、従来の半導体装置の製造方法では、このような２種類の耐圧のトランジスタの高周波特性を共に向上させたい場合、それぞれの耐圧のトランジスタに対して最適なＳＩＣイオン注入を行なうことが必要であったが、第４の実施形態を用いれば、高耐圧のトランジスタに対しては、ＳＩＣイオン注入を行なうことなくトランジスタのｆTや電流駆動能力を向上できる。
【００９３】
なお、第４の実施形態においては、非選択エピタキシャル成長するＳｉバッファ層にｎ型不純物を一定にドーピングした場合について説明しているが、第２の実施形態及び第３の実施形態に示すように、Ｓｉバッファ層にｎ型不純物をステップ状又はＵ字のステップ状にドーピングした場合についても適用でき、さらに高耐圧のトランジスタのｆTや電流駆動能力を向上できる。
【００９４】
なお、本発明の各実施形態において、非選択エピタキシャル成長によりコレクタとしてｎ型Ｓｉからなるバッファ層を形成しているが、これに代えてｎ型ＳｉＧｅ又はｎ型ＳｉＧｅＣからなるバッファ層を形成しても本発明の効果は得られる。この場合、バッファ層のバンドギャップがベース領域のバンドギャップよりも大きくなるようにヘテロ接合を形成すれば良い。
【産業上の利用可能性】
【００９５】
本発明は、ヘテロ接合バイポーラトランジスタを有する半導体装置及びその製造方法等に有用である。
【図面の簡単な説明】
【００９６】
【図１】第１の実施形態に係る半導体装置を示す断面図
【図２】第１の実施形態に係る半導体装置の製造工程を示す断面図
【図３】第１の実施形態に係る半導体装置の製造工程を示す断面図
【図４】第１の実施形態に係る半導体装置の製造工程を示す断面図
【図５】第１の実施形態に係る半導体装置の製造工程を示す断面図
【図６】第１の実施形態に係る半導体装置の製造工程を示す断面図
【図７】第１の実施形態に係る半導体装置の不純物濃度分布図
【図８】第２の実施形態に係る半導体装置の不純物濃度分布図
【図９】第３の実施形態に係る半導体装置の不純物濃度分布図
【図１０】第４の実施形態に係る半導体装置を示す断面図
【図１１】従来の半導体装置の製造工程を示す断面図
【図１２】従来の半導体装置の製造工程を示す断面図
【図１３】従来の半導体装置の製造工程を示す断面図
【図１４】従来の半導体装置の製造工程を示す断面図
【図１５】従来の半導体装置の製造工程を示す断面図
【図１６】従来の半導体装置の製造工程を示す断面図
【図１７】従来の半導体装置を示す断面図
【符号の説明】
【００９７】
１  ｐ型半導体基板
２  ｎ型不純物埋込み領域
３  ｎ型エピタキシャル層
４  素子分離領域
５  高濃度ｎ型不純物拡散領域
６  ｎ型Ｓｉバッファ層（単結晶領域）
７  ｎ型Ｓｉバッファ層（多結晶領域）
８  ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（単結晶領域）
９  ｐ型ＳｉＧｅ層／ｐ型Ｓｉ層（多結晶領域）
１０  ＳｉＯ2膜
１１  ｎ型多結晶Ｓｉ膜
１２  ｎ型エミッタ拡散層
１３  ホウ素のイオン注入
１４  ｐ型Ｓｉ拡散層（単結晶領域）
１５  ｐ型Ｓｉバッファ層（多結晶領域）
１６  ｐ型ＳｉＧｅ層/ｐ型Ｓｉ拡散層（単結晶領域）
１７  層間絶縁膜
１８  ベースＡｌ電極
１９  エミッタＡｌ電極
２０  コレクタＡｌ電極
２１  ｐ型半導体基板（ホウ素ドーピング）の不純物濃度分布
２２  ｎ型不純物埋込み層（砒素ドーピング）の不純物濃度分布
２３  低濃度のｎ型エピタキシャル層（リンドーピング）の不純物濃度分布
２４  ｎ型Ｓｉバッファ層（リンを一定にドーピング）の不純物濃度分布
２５  ｐ型Ｓｉ層/ｐ型ＳｉＧｅ層（ホウ素ドーピング）の不純物濃度分布
２６  ｎ型多結晶Ｓｉ層（リンドーピング）の不純物濃度分布
２７  Ｓｉバッファ拡散層（リンのオートドーピング）の不純物濃度分布
２８  中濃度のｎ型エピタキシャル層（リンドーピング）の不純物濃度分布
２９  ｎ型Ｓｉバッファ層（リンをステップ状にドーピング）の不純物濃度分布
３０  ｎ型Ｓｉバッファ層（リンをＵ字のステップ状にドーピング）の不純物濃度分布
３１  ｎ型ＳＩＣ拡散層
【図１】
2006324294.tif 000003
【図２】
2006324294.tif 000004
【図３】
2006324294.tif 000005
【図４】
2006324294.tif 000006
【図５】
2006324294.tif 000007
【図６】
2006324294.tif 000008
【図７】
2006324294.tif 000009
【図８】
2006324294.tif 000010
【図９】
2006324294.tif 000011
【図１０】
2006324294.tif 000012
【図１１】
2006324294.tif 000013
【図１２】
2006324294.tif 000014
【図１３】
2006324294.tif 000015
【図１４】
2006324294.tif 000016
【図１５】
2006324294.tif 000017
【図１６】
2006324294.tif 000018
【図１７】
2006324294.tif 000019