(57)【要約】【課題】  ＰＷＭ信号のスイッチングタイミングを管理でき、ソフト演算負荷の増加及びハード回路の追加部分を最小限に抑えることができるＰＷＭ変調形電力変換器の制御技術を提供する。【解決手段】  ＰＷＭ信号発生手段を有する半導体集積回路に、ＰＷＭタイマユニット１００として、外部から入力されるパルス信号のパルス幅をカウントするカウンタ１０３Ａと、カウンタ値をＰＷＭ信号に同期して取り込むレジスタ１０３Ｂとを備え、ＰＷＭキャリア周期毎に実行される周期処理で、レジスタ値と電圧指令を時間データに変換したＰＷＭ電圧指令時間値とＰＷＭ信号発生手段に設定したＰＷＭ設定時間値とを用いて、次回のＰＷＭ設定時間値を算出し設定する。【選択図】  図３
2006158064.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ信号を発生するＰＷＭ信号発生手段を有する半導体集積回路であって、
前記半導体集積回路の外部から前記ＰＷＭ信号より遅延して入力されるパルス信号のパルス幅をカウントするカウンタと、
前記カウンタのカウンタ値を前記ＰＷＭ信号に同期して取り込むレジスタとを有することを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記カウンタと前記レジスタとは１対となっており、少なくとも１組を有することを特徴とする半導体集積回路。
【請求項３】
請求項１記載の半導体集積回路において、
前記カウンタは、カウントするパルス幅のレベルを選択可能とするレベル選択手段を有することを特徴とする半導体集積回路。
【請求項４】
請求項１記載の半導体集積回路において、
前記カウンタは、カウントする周期を選択可能とするクロック選択手段を有することを特徴とする半導体集積回路。
【請求項５】
請求項１記載の半導体集積回路において、
前記カウンタは、カウントする周期を前記ＰＷＭ信号発生手段のクロックと同期することを特徴とする半導体集積回路。
【請求項６】
請求項１記載の半導体集積回路において、
前記カウンタは、カウントする周期を前記ＰＷＭ信号発生手段のクロック周期と同一もしくは偶数倍あるいは１／偶数倍に設定することを特徴とする半導体集積回路。
【請求項７】
請求項１記載の半導体集積回路において、
前記カウンタは、アップカウントもしくはダウンカウントの一方向カウンタであることを特徴とする半導体集積回路。
【請求項８】
請求項１記載の半導体集積回路において、
前記レジスタは、前記ＰＷＭ信号発生手段のキャリア信号に同期して取り込むことを特徴とする半導体集積回路。
【請求項９】
請求項１記載の半導体集積回路において、
前記レジスタは、取り込む周期を選択可能とする取り込み周期選択手段を有することを特徴とする半導体集積回路。
【請求項１０】
請求項１記載の半導体集積回路において、
前記カウンタは、前記レジスタがカウンタ値を取り込むと同時にカウンタ値をクリアする手段を有することを特徴とする半導体集積回路。
【請求項１１】
設定された時間データに従ってＰＷＭ信号を発生するＰＷＭ信号発生手段を有する半導体集積回路を用いたＰＷＭ信号出力装置であって、
前記半導体集積回路は、外部から前記ＰＷＭ信号より遅延して入力されるパルス信号のパルス幅をカウントするカウンタと、前記カウンタのカウンタ値を前記ＰＷＭ信号に同期して取り込むレジスタと、電圧指令値を時間データに変換したＰＷＭ電圧指令時間値と前記ＰＷＭ信号発生手段に設定したＰＷＭ設定時間値と前記レジスタのレジスタ値とを記憶する記憶手段とを備え、
所定の周期毎に実行される周期処理において、前記レジスタ値と前記ＰＷＭ電圧指令時間値と前記ＰＷＭ設定時間値とを用いて次回ＰＷＭ設定時間値を算出し設定することを特徴とするＰＷＭ信号出力装置。
【請求項１２】
請求項１１記載のＰＷＭ信号出力装置において、
前記レジスタ値から得られる前記パルス信号のパルス幅時間と前記ＰＷＭ設定時間値との誤差を求め、前記誤差と前記ＰＷＭ電圧指令時間値とから次回ＰＷＭ設定時間値を算出し設定することを特徴とするＰＷＭ信号出力装置。
【請求項１３】
請求項１１記載のＰＷＭ信号出力装置において、
前記レジスタ値から得られる前記パルス信号のパルス幅時間と前記ＰＷＭ電圧指令時間値との誤差を求め、前記誤差と前記ＰＷＭ設定時間値とから次回ＰＷＭ設定時間値を算出し設定することを特徴とするＰＷＭ信号出力装置。
【請求項１４】
請求項１１記載のＰＷＭ信号出力装置において、
前記周期処理は、前記ＰＷＭ信号発生手段のキャリア周期に同期して実行されることを特徴とするＰＷＭ信号出力装置。
【請求項１５】
請求項１１記載のＰＷＭ信号出力装置において、
前記半導体集積回路は、請求項２〜１０のいずれか１項に記載の半導体集積回路からなることを特徴とするＰＷＭ信号出力装置。
【請求項１６】
請求項１１〜１５のいずれか１項に記載のＰＷＭ信号出力装置において、
前記カウンタはアップカウントもしくはダウンカウントの一方向カウンタである場合、前記パルス幅時間は、今回周期のレジスタ値と前回周期のレジスタ値との差分とすることを特徴とするＰＷＭ信号出力装置。
【請求項１７】
請求項１１〜１５のいずれか１項に記載のＰＷＭ信号出力装置において、
前記カウンタは前記レジスタがカウンタ値を取り込むと同時にカウンタ値をクリアするカウンタである場合、前記パルス幅時間は、今回周期のレジスタ値とすることを特徴とするＰＷＭ信号出力装置。
【請求項１８】
請求項１１〜１５のいずれか１項に記載のＰＷＭ信号出力装置において、
前記ＰＷＭ設定時間値は、今回周期のＰＷＭ設定時間値と前回周期のＰＷＭ設定時間値との平均とすることを特徴とするＰＷＭ信号出力装置。
【請求項１９】
請求項１１〜１５のいずれか１項に記載のＰＷＭ信号出力装置において、
前記ＰＷＭ設定時間値は、今回周期のＰＷＭ設定時間値を用いることを特徴とするＰＷＭ信号出力装置。
【請求項２０】
請求項１１〜１５のいずれか１項に記載のＰＷＭ信号出力装置において、
前記ＰＷＭ電圧指令時間値は、今回周期のＰＷＭ電圧指令時間値を用いることを特徴とするＰＷＭ信号出力装置。
【請求項２１】
電力変換器を駆動するためのＰＷＭ信号を出力するＰＷＭ信号発生手段と、前記ＰＷＭ信号発生手段で用いる時間データを記憶する記憶手段を有する半導体集積回路と、前記電力変換器の出力電圧の電圧レベルを出力電圧パルス信号として検出するレベル検出手段とを有する電力変換制御装置であって、
前記ＰＷＭ信号発生手段は、前記電力変換器への電圧指令値を時間データに変換したＰＷＭ電圧指令時間値を基に設定したＰＷＭ設定時間値とキャリア信号とを比較してＰＷＭ信号を出力するＰＷＭタイマと、前記出力電圧パルス信号のパルス幅を計数する出力電圧パルス幅カウンタと、前記キャリア信号に同期して前記出力電圧パルス幅カウンタのカウンタ値を取り込む出力電圧パルス幅レジスタと、前記キャリア信号に同期して割込み処理を起動できる割込み発生手段とを備え、
前記キャリア信号に同期した周期割込み処理において、前記ＰＷＭ電圧指令時間値、前記ＰＷＭ設定時間値及び前記出力電圧パルス幅レジスタのレジスタ値を記憶すると共に、
今回割込み周期時の出力電圧パルス幅レジスタのレジスタ値と記憶しておいた前回割込み周期時の出力電圧パルス幅レジスタのレジスタ値との差分から出力電圧パルス幅時間値を算出し、今回割込み周期時のＰＷＭ設定時間値と記憶しておいた前回割込み周期時のＰＷＭ設定時間値とから平均値を求めこの値をＰＷＭ設定時間値とし、算出した出力電圧パルス幅時間値とＰＷＭ設定時間値及びＰＷＭ電圧指令時間値を用いて、次回ＰＷＭ設定時間値を算出することを特徴とする電力変換制御装置。
【請求項２２】
請求項２１記載の電力変換制御装置において、
前記出力電圧パルス幅時間値と前記ＰＷＭ設定時間値との誤差を求め、前記誤差と前記ＰＷＭ電圧指令時間値とから次回ＰＷＭ設定時間値を算出し設定することを特徴とする電力変換制御装置。
【請求項２３】
請求項２１記載の電力変換制御装置において、
前記出力電圧パルス幅時間値と前記ＰＷＭ電圧指令時間値との誤差を求め、前記誤差と前記ＰＷＭ設定時間値とから次回ＰＷＭ設定時間値を算出し設定することを特徴とする電力変換制御装置。
【請求項２４】
請求項２１〜２３のいずれか１項に記載の電力変換制御装置において、
前記出力電圧パルス幅カウンタと前記出力電圧パルス幅レジスタとは１対となっており、少なくとも１組を有することを特徴とする電力変換制御装置。
【請求項２５】
請求項２１〜２４のいずれか１項に記載の電力変換制御装置において、
前記半導体集積回路は、請求項１〜１０のいずれか１項に記載の半導体集積回路からなることを特徴とする電力変換制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調（ＰＷＭ変調）信号により制御される電力変換器のＰＷＭ信号発生技術に係り、特にデッドタイム及びスイッチング素子の遅れ等による印加電圧誤差を補償するＰＷＭ変調形電力変換器の制御装置に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、電力変換器のＰＷＭ信号発生技術において、電力変換器をＰＷＭ制御する場合、電源間に直列接続されたスイッチング素子のスイッチング遅れに起因する短絡を防止するために、ＰＷＭ信号にデッドタイムを付加することが必須である。しかしながら、このデッドタイムの影響で電力変換器の出力電圧が電圧指令値と不一致となると共に、負荷電流波形に歪を生じる原因となっている。
【０００３】
そこで、これらデッドタイムの影響を補償する方法として、電圧指令値に対して、予め設定した補正量を負荷電流の極性に応じて補正する方式や、電力変換器の出力電圧をフィードバックして補正する方式など、多数の補償方法が提案されている。
【０００４】
上記の予め設定した補正量を補正する方式は、設定した補正量と実際のスイッチング素子の動作速度とのズレ等により誤差を生じ、正しい補償ができない。また、出力電圧をフィードバックして補正する方式としては、ハードウエアで実現する方式（例えば特許文献１）と、ソフトウエアで実現する方式（例えば特許文献２）が知られている。
【特許文献１】特開２０００−３１２４８６号公報
【特許文献２】特開２００１−３５２７６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のハードウエアで実現する方式、ソフトウエアで実現する方式の一例を、図７〜図９を用いて説明する。図７〜図９はいずれも本発明者が本発明の前提として検討したものであり、図７はハードウエアで実現するモータ駆動装置の全体構成図、図８は図７の動作時のタイムチャート、図９はソフトウエアで実現するモータ駆動装置のブロック図をそれぞれ示す。
【０００６】
図７において、モータ駆動装置は、マイクロコンピュータ等を用いてＰＷＭ信号を出力するＰＷＭ信号発生部７、ＰＷＭ信号を増幅してスイッチング素子を駆動するドライブ回路２、直流電源に接続されるインバータ回路３、モータ４、インバータ回路３の相電圧のレベルを出力電圧パルス信号として出力する電圧検出回路５、ＰＷＭ信号発生部７から出力されるＰＷＭ信号と電圧検出回路５の出力電圧パルス信号からデッドタイム補償を行った補正ＰＷＭ信号を出力するデッドタイム補償回路６等で構成される。
【０００７】
図８は、上記デッドタイム補償回路６で行われる動作を示したタイムチャート（１相分を示す）であり、キャリア信号である三角波と電圧指令を比較して作成されるＰＷＭ信号Ｕｒと、ＰＷＭ信号Ｕｒと電圧検出回路５から出力される出力電圧パルス信号Ｕｆの時間差をカウントするアップダウンカウンタ値（以下カウンタ値と呼ぶ）と、前記カウンタ値からデッドタイム補償を行った補正ＰＷＭ信号Ｕｐ、Ｕｎ（インバータの上アーム用信号Ｕｐと下アーム用Ｕｎ）と、電圧検出回路５から出力される出力電圧パルス信号Ｕｆを示し、（ア）において、本回路の起動がなされ、（イ）において、モータ４に流れる電流の極性が正から負に変わった状態を示している。
【０００８】
図８の通り、デッドタイムやスイッチング素子の遅れを補償して、ＰＷＭ信号Ｕｒと同じパルス幅Ｔｒの出力電圧パルス信号Ｕｆを得ることができる。
【０００９】
しかし、本方式はＰＷＭ信号Ｕｒに対して遅らせて補正ＰＷＭ信号Ｕｐ、Ｕｎを出力しているため、ＰＷＭ信号Ｕｒの位相と補正ＰＷＭ信号Ｕｐ、Ｕｎの位相にズレを生じ、また、このズレの関係が一定でない。言い換えると、ＰＷＭ信号発生部で実際に出力されているＰＷＭ信号を管理できない。
【００１０】
モータ制御では、モータの回転子の位置（位相）を基準に電圧位相を計算して電圧を印加しているため、電圧位相が計算通りに出力されないと、この値も電圧誤差として現れてしまう。また、モータ電流をＰＷＭ信号のタイミングに同期させて検出する電流検出法では、ＰＷＭ信号Ｕｒに対して、実際に出力される補正ＰＷＭ信号Ｕｐ、Ｕｎのタイミングが異なる（一定でない）ため、上記のような電流検出法は困難である。また、上記ハード回路が必要であり、外部回路の増加、コスト増加は避けられない。
【００１１】
上記ハードウエアで実現する方式に対して、図９に示すソフトウエアで実現する方式では、上記に示す問題点は無い。本方式は、図９に示すように電流制御ループの内側に電圧制御ループを入れて、相電圧が電圧指令値通りになるように制御する方式であり、ソフトウエアで行っているため、出力するＰＷＭ信号のタイミングを管理できる。
【００１２】
しかし、本方式はＰＷＭ信号出力処理に大変大きな演算負荷が掛かり、汎用的な安価なマイクロコンピュータ等では容易に実現できない。また、上記電圧制御にはＰＩ制御を用いており、このゲイン調整等も必要になる。
【００１３】
以上のように、本発明者が本発明の前提として検討した、ハードウエアで実現する方式、ソフトウエアで実現する方式における問題点は、出力したＰＷＭ信号に対して実際に印加される補正ＰＷＭ信号のタイミングが異なり、また、そのタイミングが一定でないことにより、デッドタイム補償を行った時のＰＷＭ信号のタイミング管理ができないことと、外部回路の増加に伴うコスト増加及び、ソフトウエア処理の演算負荷の増加である。
【００１４】
そこで、本発明は、デッドタイム補償を行った時のＰＷＭ信号のタイミング管理ができないことと、外部回路の増加に伴うコスト増加及び、ソフトウエア処理の演算負荷の増加を改善して、ＰＷＭ信号のスイッチングタイミングを管理でき、ソフト演算負荷の増加及びハード回路の追加部分を最小限に抑えることができるＰＷＭ変調形電力変換器の制御技術を提供することを目的とするものである。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
本発明は、設定された時間データに従ってＰＷＭ信号を発生するＰＷＭ信号発生手段を有する半導体集積回路に、外部からＰＷＭ信号より遅延して入力されるパルス信号のパルス幅をカウントするカウンタと、カウンタのカウンタ値をＰＷＭ信号に同期して取り込むレジスタと、電圧指令値を時間データに変換したＰＷＭ電圧指令時間値とＰＷＭ信号発生手段に設定したＰＷＭ設定時間値とレジスタのレジスタ値を記憶する記憶手段を備え、電力変換器の出力電圧の電圧レベルを出力電圧パルス信号として検出するレベル検出手段を用いて、出力電圧パルス信号を半導体集積回路に外部パルスとして与え、所定の周期毎に実行される周期ソフトウエア処理において、レジスタ値とＰＷＭ電圧指令時間値とＰＷＭ設定時間値とを用いて、次回のＰＷＭ設定時間値を算出し設定することにより実現できる。
【００１８】
ここで、周期処理はＰＷＭ信号発生手段のキャリア周期に同期して実行され、カウンタとレジスタは１対となっており、少なくとも１組を有する。
【００１９】
また、カウンタはカウントするパルス幅のレベル（「Ｈｉ」ｏｒ「Ｌｏｗ」）を選択可能とすることにより任意のレベルをカウントできる。
【００２０】
さらに、カウンタのカウント周期は選択可能であり、カウント周期はＰＷＭ信号発生手段のクロックと同期を取り、クロック周期は同一もしくは偶数倍あるいは１／偶数倍に設定することによりＰＷＭ設定時間の算出演算を簡単にできる。
【００２１】
また、レジスタはＰＷＭ信号発生手段のキャリア信号に同期してカウンタ値を取り込み、その周期は選択可能とすることにより、汎用性を向上できる。
【００２２】
上記、次回のＰＷＭ設定時間値の算出方法は、レジスタ値から得られるパルス信号のパルス幅時間とＰＷＭ設定時間値との誤差を求め、その誤差とＰＷＭ電圧指令時間値とから算出する方法と、パルス幅時間とＰＷＭ電圧指令時間値との誤差を求め、その誤差とＰＷＭ設定時間値とから算出する方法がある。
【００２３】
ここで、パルス幅時間は、カウンタがアップカウンタもしくはダウンカウンタの一方向カウンタの場合、今回周期のレジスタ値と前回周期に記憶しておいたレジスタ値との差分で算出でき、カウンタが、レジスタがカウンタ値を取り込むと同時にクリアされるカウンタである場合、今回周期のレジスタ値がパルス幅時間となる。
【００２４】
また、ＰＷＭ設定時間値は、今回周期時（現時点）の値をそのまま使用しても可能であるが、今回周期の値と前回周期時に記憶しておいた値との平均値を用いると、ＰＷＭ設定時間値が変化した周期の時間値を正確に算出でき、デットタイム補償の収束が早められる。
【００２５】
上記のように、本発明は、ハードウエア回路で行う部分とソフトウエア処理で行う部分を切り分けることにより、半導体集積回路の汎用性を維持するとともに、演算負荷の軽減を行いながらデッドタイム補償を実現している。これにより、外部回路の追加は必要最小限になり、ＰＷＭ信号のタイミング管理が可能となり、演算負荷も軽減できる。
【００２６】
さらに、本発明は、ＰＷＭ信号発生手段を有する半導体集積回路を用いたＰＷＭ信号出力装置や、ＰＷＭ信号発生手段と半導体集積回路及びレベル検出手段を有する電力変換制御装置等にも適用できる。
【発明の効果】
【００２７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２８】
本発明によれば、処理速度の必要なカウンタ機能とその値を取り込むレジスタ機能を半導体集積回路のハードウエア回路で備え、ＰＷＭタイマへの設定処理をソフトウエア処理で行うことにより、ＰＷＭ信号のスイッチングタイミングを管理でき、ソフト演算負荷の増加及びハード回路の追加部分を最小限に抑えることができ、よって、簡単な回路構成及びソフトウエア処理でデッドタイム補償が可能となる。
【００２９】
また、本発明によれば、半導体集積回路の汎用性が維持でき、安価な半導体集積回路として実現できる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３１】
＜実施の形態１＞
本実施の形態では、ＰＷＭ設定時間を小さくするとＰＷＭ信号の上アーム側の通流率が増加するＰＷＭタイマの設定で、出力電圧パルス信号の「Ｈｉ」レベルが上アーム側オン期間であって、この「Ｈｉ」レベルをカウントする場合を例として示す。これを第１のケースと呼ぶ。
【００３２】
先ず、実施の形態１について説明する。
【００３３】
図１に、モータ駆動装置の全体構成図を示す。本実施の形態のモータ駆動装置（電力変換制御装置）は、マイクロコンピュータ（半導体集積回路）を用いた制御回路（ＰＷＭ信号出力装置）１と、制御回路１から出力されるＰＷＭ信号を増幅して後述のインバータ回路３のスイッチング素子を駆動するドライブ回路２と、スイッチング素子からなるインバータ回路３と、モータ４と、インバータ回路３の出力電圧のレベルを出力電圧パルス信号として出力する電圧検出回路（レベル検出手段）５等で構成される。
【００３４】
図２に、前記電圧検出回路５の回路構成図を示す。電圧検出回路５は、抵抗５１〜５４と、コンパレータ５５等から構成され、直流電圧と端子電圧を比較して出力電圧パルス信号を出力している。ここでは、Ｕ相のみを示している。
【００３５】
図３に、前記制御回路１内に備えてあるＰＷＭタイマユニット（ＰＷＭ信号発生手段）１００の概略内部構成図を示す。ＰＷＭタイマユニット１００は、ＰＷＭ設定時間レジスタ１０１と、ＰＷＭ設定時間レジスタ１０１の値を基に三角波キャリア信号と比較して６相の相補ＰＷＭ信号２０２を出力するＰＷＭタイマ１０２と、外部端子より入力される出力電圧パルス信号２０３の出力電圧パルス幅をカウントするカウンタ１０３Ａと前記カウンタ１０３Ａの値をＰＷＭタイマ１０２からのトリガ信号２０１に従って取り込むレジスタ１０３Ｂからなる出力電圧パルス幅カウントユニット１０３等で構成される。
【００３６】
カウンタ１０３Ａは、カウントするパルス幅のレベルを選択可能とするレベル選択手段、カウントする周期を選択可能とするクロック選択手段、レジスタ１０３Ｂがカウンタ値を取り込むと同時にカウンタ値をクリアする手段等の各機能を有する。
【００３７】
レジスタ１０３Ｂは、キャリア信号に同期して取り込み、取り込む周期を選択可能とする取り込み周期選択手段等の機能を有する。
【００３８】
なお、制御回路１内には、ＰＷＭタイマユニット１００の他に、図示しないが、ＣＰＵやＲＡＭ（記憶手段）等のマイクロコンピュータを構成する通常の機能ブロックを含む。
【００３９】
ここで、本実施の形態では、カウンタ１０３Ａはアップカウンタとして設定されている。ダウンカウンタとして設定しても問題は無い。この時は、後述する出力電圧パルス幅Ｔｆ演算が異なる。
【００４０】
また、ＰＷＭ設定時間レジスタ１０１、及び出力電圧パルス幅カウントユニット１０３はＵ相、Ｖ相、Ｗ相用に３組の構成となっている。
【００４１】
レジスタ１０３Ｂへのカウンタ値の取り込み周期は、トリガ信号２０１によって決定され、三角波キャリア信号の山、谷、山谷両方の３種類から選択可能である。本実施の形態では山谷両方に設定した。また、カウンタ１０３Ａのクロックも選択可能である。ただし、上記クロックはＰＷＭタイマ１０２のクロックと同一もしくは偶数倍あるいは１／偶数倍に設定することが望ましい。
【００４２】
また、実際のＰＷＭタイマユニットでは各種の設定レジスタやデッドタイム用時間設定レジスタ等多数のレジスタで構成されているが、本実施の形態では省略している。
【００４３】
図４に、図３で示したＰＷＭタイマユニット１００を用いて実現するデッドタイム補償方法の概略フローチャートを示す。本処理（ステップ（イ）〜（ヘ））は、ＰＷＭキャリア信号周期で起動がかかる割込み発生手段による割込み処理である。本実施の形態では谷割込み処理で記載している。このデッドタイム補償方法における各処理は、マイクロコンピュータを構成するＣＰＵにより実行される制御プログラムに基づいて制御される。
【００４４】
ステップ（イ）では、ＰＷＭ設定時間レジスタ１０１に設定した時間データから誤差時間演算用のＰＷＭ設定時間データＴｓｅｔ（ｉ）の算出を行う。ここでは、実際にＰＷＭ設定時間レジスタ１０１に設定した現在値と前回割込み時の設定値（前回処理時にＲＡＭに退避しておく）の平均値を算出する。そして、現在値を次回演算時に使用する前回値としてＲＡＭに保持しておく。
【００４５】
ここで、平均値を求めているが、これはＰＷＭ設定時間レジスタ１０１に設定しても実際にＰＷＭタイマ１０２に反映され出力されるまでに半周期のズレがあるためである。言い換えると、設定値を変更した周期では、前回設定値と今回設定値のＰＷＭ信号が半分ずつ出力されるためである。再度図５で後述する。なお、ＰＷＭ設定時間データを設定した瞬間にＰＷＭタイマ１０２にデータが反映され出力される場合は、平均値を演算する必要は無い。現在値で良い。
【００４６】
ステップ（ロ）では、制御回路１で算出した電圧指令より時間換算値であるＰＷＭ電圧指令時間Ｔｃの算出を行う。ここでは、ＰＷＭキャリア周波数とＰＷＭタイマ１０２のクロック周波数の関係から、電圧指令に相当する時間データを算出する。
【００４７】
ステップ（ハ）では、出力電圧パルス信号２０３の出力電圧パルス幅（検出時間）Ｔｆの算出を行う。本実施の形態では、カウンタ１０３Ａはアップカウントとし、出力電圧パルス信号２０３の「Ｈｉ」の期間をカウントするように設定しており、レジスタ１０３Ｂの現在の値から前回割込み時の値（前回処理時にＲＡＭに退避しておく）を減算することにより「Ｈｉ」のパルス幅が得られる。ここでも、現レジスタ値を次回使用する前回値としてＲＡＭに保持しておく。
【００４８】
ステップ（ニ）では誤差時間ΔＴを、ステップ（ホ）ではＰＷＭ設定時間レジスタ１０１に設定する設定時間Ｔｓｅｔ（ｉ＋１）を演算する。
【００４９】
ここで、上記ステップ（ニ），（ホ）の演算方法は、ＰＷＭタイマ１０２の設定及び測定する出力電圧パルス信号のレベル設定によって異なる。
【００５０】
具体的には、ＰＷＭ設定時間の大小と例えば上アーム側通流率の大小の関係、及び、出力電圧パルス信号のレベルと上アーム側もしくは下アーム側オン期間の関係で４種類の組み合わせがある。
【００５１】
本実施の形態では、第１のケースとして、ＰＷＭ設定時間を小さくするとＰＷＭ信号の上アーム側の通流率が増加するＰＷＭタイマの設定で、出力電圧パルス信号の「Ｈｉ」レベルが上アーム側オン期間であって、この「Ｈｉ」レベルをカウントする場合、ＰＷＭ設定時間レジスタに設定される時間データはＰＷＭの上アーム側オフの時間に相当し、出力電圧パルス信号カウンタ値はＰＷＭの上アーム側オンの時間をカウントしている。言い換えると、設定値とカウンタ値でデータの内容が異なる。そこで、上記内容を考慮して前記演算を行う必要がある。下記にステップ（ニ），（ホ）で行われる演算の一例を示す。ここで、ＰＷＭ電圧指令時間は上アーム側のオン時間を算出しているものとする。
【００５２】
本実施の形態の設定である第１のケースとしては、
ΔＴ（ｉ）ｏｎ＝Ｔｃ（ｉ＋１）ｏｎ−Ｔｆ（ｉ）ｏｎ  ・・（１）
Ｔｓｅｔ（ｉ＋１）ｏｆｆ＝Ｔｓｅｔ（ｉ）ｏｆｆ−ΔＴ（ｉ）ｏｎ  ・・（２）
もしくは、
ΔＴ（ｉ）ｏｎ＝〔１−Ｔｓｅｔ（ｉ）ｏｆｆ〕−Ｔｆ（ｉ）ｏｎ  ・・（３）
Ｔｓｅｔ（ｉ＋１）ｏｆｆ＝Ｔｃ（ｉ＋１）ｏｎ＋ΔＴ（ｉ）ｏｎ  ・・（４）
ここで、
ΔＴ（ｉ）ｏｎ：誤差（上アーム側オン時間ベース）
Ｔｃ（ｉ＋１）ｏｎ：更新後のＰＷＭ電圧指令時間値
（上アーム側オン時間ベース）
Ｔｆ（ｉ）ｏｎ：出力電圧パルス幅時間値（上アーム側オン時間ベース）
Ｔｓｅｔ（ｉ）ｏｆｆ：ＰＷＭ設定時間値（上アーム側オフ時間ベース）
Ｔｓｅｔ（ｉ＋１）ｏｆｆ：更新するＰＷＭ設定時間値
（上アーム側オフ時間ベース）
１は通流率１００％のデータ値
で演算できる。
【００５３】
他のケースについても、以下に説明しておく。
【００５４】
第２のケースとして、ＰＷＭタイマ設定は上記と同じで、出力電圧パルス信号の「Ｌｏｗ」レベルが下アーム側オン期間であって、この「Ｌｏｗ」レベルをカウントする場合、出力電圧パルス信号カウンタ値はＰＷＭの下アーム側オンの時間すなわち上アーム側オフ時間をカウントしている。このため、演算式は例えば下記の通りとなる。ここで、ＰＷＭ電圧指令時間は上アーム側オフ時間を算出しているものとする。
【００５５】
第２のケースとしては、
ΔＴ（ｉ）ｏｆｆ＝Ｔｃ（ｉ＋１）ｏｆｆ−Ｔｆ（ｉ）ｏｆｆ  ・・（５）
Ｔｓｅｔ（ｉ＋１）ｏｆｆ＝Ｔｓｅｔ（ｉ）ｏｆｆ＋ΔＴ（ｉ）ｏｆｆ  ・・（６）
もしくは、
ΔＴ（ｉ）ｏｆｆ＝Ｔｓｅｔ（ｉ）ｏｆｆ−Ｔｆ（ｉ）ｏｆｆ  ・・（７）
Ｔｓｅｔ（ｉ＋１）ｏｆｆ＝Ｔｃ（ｉ＋１）ｏｆｆ＋ΔＴ（ｉ）ｏｆｆ  ・・（８）
ここで、
ΔＴ（ｉ）ｏｆｆ：誤差（上アーム側オフ時間ベース）
Ｔｃ（ｉ＋１）ｏｆｆ：更新後のＰＷＭ電圧指令時間値
（上アーム側オフ時間ベース）
Ｔｆ（ｉ）ｏｆｆ：出力電圧パルス幅時間値（上アーム側オフ時間ベース）
で演算できる。
【００５６】
第３のケースとして、第１と第２のケースとは反対に、ＰＷＭ設定時間を小さくするとＰＷＭ信号の上アーム側の通流率が減少するＰＷＭタイマの設定で、出力電圧パルス信号の「Ｈｉ」レベルが上アーム側オン期間であって、この「Ｈｉ」レベルをカウントする場合、ＰＷＭ時間設定レジスタに設定される時間データはＰＷＭの上アーム側オンの時間に相当し、出力電圧パルス信号カウンタ値はＰＷＭの上アーム側オンの時間をカウントしている。この場合の一例を下記に示す。ここで、ＰＷＭ電圧指令時間は上アーム側オン時間を算出しているものとする。
【００５７】
第３のケースでは、
ΔＴ（ｉ）ｏｎ＝Ｔｃ（ｉ＋１）ｏｎ−Ｔｆ（ｉ）ｏｎ  ・・（９）
Ｔｓｅｔ（ｉ＋１）ｏｎ＝Ｔｓｅｔ（ｉ）ｏｎ＋ΔＴ（ｉ）ｏｎ  ・・（１０）
もしくは、
ΔＴ（ｉ）ｏｎ＝Ｔｓｅｔ（ｉ）ｏｎ−Ｔｆ（ｉ）ｏｎ  ・・（１１）
Ｔｓｅｔ（ｉ＋１）ｏｎ＝Ｔｃ（ｉ＋１）ｏｎ＋ΔＴ（ｉ）ｏｎ  ・・（１２）
ここで、
Ｔｓｅｔ（ｉ）ｏｎ：ＰＷＭ設定時間値（上アーム側オン時間ベース）
Ｔｓｅｔ（ｉ＋１）ｏｎ：更新するＰＷＭ設定時間値
（上アーム側オン時間ベース）
で演算できる。
【００５８】
次に第４のケースとして、ＰＷＭタイマ設定は第３のケースと同じで、出力電圧パルス信号の「Ｌｏｗ」レベルが下アーム側オン期間であって、この「Ｌｏｗ」レベルをカウントする場合、出力電圧パルス信号カウンタ値はＰＷＭの下アーム側オンの時間をカウントしている。このため、演算式は例えば下記の通りとなる。ここで、ＰＷＭ電圧指令時間は上アーム側オフ時間を算出しているものとする。
【００５９】
第４のケースでは、
ΔＴ（ｉ）ｏｆｆ＝Ｔｃ（ｉ＋１）ｏｆｆ−Ｔｆ（ｉ）ｏｆｆ  ・・（１３）
Ｔｓｅｔ（ｉ＋１）ｏｎ＝Ｔｓｅｔ（ｉ）ｏｎ−ΔＴ（ｉ）ｏｆｆ  ・・（１４）
もしくは、
ΔＴ（ｉ）ｏｆｆ＝〔１−Ｔｓｅｔ（ｉ）ｏｎ〕−Ｔｆ（ｉ）ｏｆｆ  ・・（１５）
Ｔｓｅｔ（ｉ＋１）ｏｎ＝Ｔｃ（ｉ＋１）ｏｆｆ＋ΔＴ（ｉ）ｏｆｆ  ・・（１６）
で演算できる。
【００６０】
以上のように、ＰＷＭタイマの設定と出力電圧パルス信号を測定するレベル及びＰＷＭ電圧指令時間値により、様々な組み合わせの演算方法があるが、どれも加減算のみで行われており、複雑な演算処理は無い。言い換えると、演算負荷が少なく、安価な汎用マイコンでも実現が容易である。また、ＰＷＭタイマの設定や出力電圧パルス信号の測定レベルなどはシステムの構成が決まれば固定されるものであり、動作中の変更は無く、演算方法は一つに決定できる。
【００６１】
ここで、本実施の形態は第１のケースで設定しているので、ステップ（ニ）では、式（３）に従ってステップ（イ）で算出した設定時間からステップ（ハ）で算出した出力電圧パルス幅時間Ｔｆを減算し誤差時間ΔＴを算出する。または式（１）に従って、ステップ（ロ）で算出した指令時間Ｔｃからステップ（ハ）で算出した出力電圧パルス幅時間Ｔｆを減算し誤差時間ΔＴを算出しても良い。この場合は、次のステップ（ホ）の演算が異なる。
【００６２】
ステップ（ホ）では、式（４）に従ってステップ（ニ）で算出された誤差時間ΔＴとステップ（ロ）で算出したＰＷＭ電圧指令時間ＴｃからＰＷＭ設定時間レジスタ１０１に設定する設定時間を算出する。または式（２）に従って、ステップ（ニ）で算出された誤差時間ΔＴとステップ（イ）で算出したＰＷＭ設定時間からＰＷＭ設定時間レジスタ１０１に設定する設定時間を算出する。
【００６３】
ステップ（ヘ）では、ステップ（ホ）で算出した設定時間をＰＷＭ設定時間レジスタ１０１に設定する。
【００６４】
図５に、上記デッドタイム補償方法の動作時のタイムチャートを示す。ＰＷＭ発生用の三角波キャリア信号はデッドタイム時間間隔だけ異なる三角波が二つあるダブルキャリア方式で記載している。さらに、考察用にデッドタイムを付加しない時の波形を得るためにダブルキャリアの中心に基準三角波信号（点線）を記載している。
【００６５】
図５は上から、電圧指令値を基に算出されるＰＷＭ電圧指令時間値Ｔｃ（一点破線）、実際に三角波と比較されるＰＷＭ設定時間値Ｔｓｅｔ（実線）、ダブルキャリアの三角波、前記ＰＷＭ電圧指令時間値Ｔｃと前記基準三角波信号を比較して得られる本来出力したい基準ＰＷＭ信号Ｕｏ（点線）、前記ＰＷＭ設定時間値Ｔｓｅｔと前記ダブルキャリア信号と比較して得られる実際に出力される上アームＰＷＭ信号Ｕｐ、下アームＰＷＭ信号Ｕｎ、前記電圧検出回路５から得られる出力電圧パルス信号Ｕｆ、上記出力電圧パルス信号の「Ｈｉ」レベルパルス幅をカウントするカウンタ値及び、前記カウンタ値を格納するタイミングを記載したレジスタ値と、ソフトウエア処理及びＰＷＭタイマへの実際の反映タイミングを合わせて記載している。
【００６６】
また、上記カウンタ値のレジスタへの取り込みタイミングはＰＷＭキャリアの山谷両方の周期、言い換えると、ＰＷＭキャリア周期の１／２毎に行う設定としている。また、ＰＷＭタイマはＰＷＭキャリアの谷周期割込み処理で設定値の演算及びレジスタへの設定などを行い、ＰＷＭキャリアの山周期で実際に三角波信号と比較されるレジスタに反映される設定とした。
【００６７】
タイミング（１）以前は、モータ電流極性が正でインバータ出力電圧は上アームＰＷＭ信号Ｕｐに従っており、すでにデッドタイム及びスイッチング素子の遅れ等の補償がなされ、本来出力したい基準ＰＷＭ信号Ｕｏのパルス幅時間Ｔｃと出力電圧パルス信号Ｕｆのパルス時間幅Ｔｆ（０１）が等しくなっている状態を示している。ここで、タイミング（１）でモータ電流の極性が正から負に変化すると、インバータ出力電圧は下アームＰＷＭ信号Ｕｎに従うことになり、タイミング（１）以降出力電圧パルス信号Ｕｆのパルス時間がデッドタイム分増加する。
【００６８】
タイミング（２）では、図４で説明した処理が行われ、設定時間Ｔｓｅｔ（３）を算出し設定する。
【００６９】
具体的には、先ず、図４のステップ（イ）に示す通り、現在の設定時間データを算出する。図５では、前回割込み周期であるタイミング（１）時の設定時間データＴｓｅｔ（１）と今回割込み周期であるタイミング（２）時点の設定時間データＴｓｅｔ（２）の平均値を算出し、これを現在の設定時間データＴｓｅｔ（１２）とする。タイミング（２）時点では設定時間データに変化が無いので、平均値を算出しても同じ値である。
【００７０】
次に、図４のステップ（ロ）に示す通り、電圧指令値よりＰＷＭ電圧指令時間Ｔｃを算出する。図５ではＴｃ（２）である。本実施の形態の場合、電圧指令値は一定のため、同じ値である。
【００７１】
次に、図４のステップ（ハ）に示す通り、出力電圧パルス幅Ｔｆを算出する。図５では、タイミング（２）時にカウンタから取り込んだレジスタ値Ｄからタイミング（１）時にＲＡＭに保存しておいたレジスタ値Ｂを差引き、出力電圧パルス幅Ｔｆ（１２）を算出する。カウンタ値Ｃもレジスタに自動的に取り込まれるが、今回の演算方法では使用しない。
【００７２】
次に、図４のステップ（ニ）では、図４で説明した通り、演算方法が２種類あるが、式（１）に従った場合、ＰＷＭ電圧指令時間Ｔｃ（２）から出力電圧パルス幅Ｔｆ（１２）を減算し誤差時間ΔＴ（１２）を求める。上記で式（１）に従ったため、図４のステップ（ホ）では式（２）に従い、上記で算出した設定時間データＴｓｅｔ（１２）から上記で算出した誤差時間ΔＴ（１２）を減算し設定時間Ｔｓｅｔ（３）を算出する。この値は、図４のステップ（ヘ）に示すように、ＰＷＭタイマのレジスタに設定する。ここで、図４で説明した式（３），（４）に従った場合の動作については説明を省略するが、同様の方法で演算可能である。
【００７３】
上記で設定した設定時間Ｔｓｅｔ（３）は実際には図５のタイミング（２Ａ）の時点で反映され、その時ＰＷＭ信号が変化する。このため、タイミング（２）からタイミング（３）の期間の設定時間データは設定時間データＴｓｅｔ（２）と設定時間データＴｓｅｔ（３）の平均値が正しい値となる。このため、図４のステップ（イ）では、今回値と前回値の平均を算出している。ここで、例えば上記を無視してタイミング（３）時点で設定時間データＴｓｅｔ（３）を用いて次回設定時間データＴｓｅｔ（４）を算出すると、図５に示すように、タイミング（３）からタイミング（４）の期間でＰＷＭ電圧指令時間値Ｔｃと出力電圧パルス幅Ｔｆ（３４）は一致せず、若干の誤差を生じる。しかし、この方法でも最終的には一致する。言い換えると、電圧指令値が頻繁に変化しないシステムでは平均値を算出しなくても十分可能であるが、電圧指令値が時事刻々変化するシステムでは平均値を算出することが望ましい。なお、ＰＷＭ電圧指令時間値Ｔｃは演算周期毎に演算されるため、平均化は必要ない。
【００７４】
以上の演算を行うことにより、タイミング（１）からタイミング（３）の期間では本来出力したい基準ＰＷＭ信号Ｕｏと出力電圧パルス信号Ｕｆは等しくならないが、次のタイミング（３）からタイミング（４）の期間では本来出力したい基準ＰＷＭ信号Ｕｏと出力電圧パルス信号Ｕｆが等しくなり、電流の極性が変化してもＰＷＭ信号が補正され、出力したい電圧値が出力できるようになる。
【００７５】
上記実施の形態を用いることにより、インバータ装置のデッドタイム及びスイッチング素子の遅れを補償し、電圧誤差を防止できモータ電流の歪を無くすことができる。また、本実施の形態は、処理速度が必要な出力電圧パルス幅時間測定はマイクロコンピュータ内蔵のカウンタ機能及びレジスタ機能を使用し、ＰＷＭ信号のタイミング等を管理する必要がある部分はソフトウエア処理で行うことにより、柔軟なデッドタイム補償が実現でき、汎用性の高いシステムを実現できる。言い換えると、ハードウエア処理とソフトウエア処理を旨く切り分けることで、汎用性を落とさないマイクロコンピュータを実現し、さらに、スイッチングタイミングを管理できるデッドタイム補償が実現できる。
【００７６】
以上の実施の形態では、先に示した第１のケースについて式（１），（２）もしくは式（３），（４）に従って例を示したが、本発明では、第２のケースにおける式（５），（６）もしくは式（７），（８）、第３のケースにおける式（９），（１０）もしくは式（１１），（１２）、及び第４のケースにおける式（１３），（１４）もしくは式（１５），（１６）にも適用可能である。更に、出力電圧パルス信号の「Ｈｉ」レベルもしくは「Ｌｏｗ」レベルと上アーム側オンもしくは下アーム側オンの関係が逆でも適用可能である。
【００７７】
＜実施の形態２＞
上記実施の形態１では、カウンタ１０３Ａをアップカウンタとしトリガ信号２０１に従ってレジスタ１０３Ｂにカウンタ値を取り込む設定として説明したが、本実施の形態では、カウンタ１０３Ａをアップカウンタとしトリガ信号２０１に従ってレジスタ１０３Ｂにカウンタ値を取り込むと同時に、カウンタ１０３Ａをクリアするように設定した場合について説明する。
【００７８】
基本的な動作は上記実施の形態１と同様である。異なる所は、図４のステップ（ハ）で説明した出力電圧パルス信号２０３の出力電圧パルス幅Ｔｆの算出方法である。実施の形態１では今回値と前回値との差分を取ることで、出力電圧パルス幅Ｔｆを算出していたが、本実施の形態では、毎回カウンタ値がクリアされるので、実施の形態１のように差分を取る必要がなくなる。但し、カウンタ１０３Ａからレジスタ１０３Ｂへのデータの取り込み周期は、演算周期と同じに設定する必要がある。本実施の形態では、キャリアの谷周期で演算を行うように設定している。
【００７９】
図６に、図５と同様のタイムチャートを示す。図５と異なるのは、カウンタ値とレジスタへの取り込みタイミングである。詳細な説明は省略するが、カウンタ値をレジスタへの取り込みと同時にクリアする方式にすることにより、出力電圧パルス幅Ｔｆはレジスタ１０３Ｂの値を読み込むだけでよくなり、図４のステップ（ハ）の演算が簡単になり、演算の簡素化が図れる。そのほかの処理は、図４、図５で説明した内容と同じである。
【００８０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８１】
例えば、上記実施の形態では、カウンタ１０３Ａをアップカウンタやダウンカウンタに設定でき、また、レジスタ１０３Ｂへのカウンタ値の取り込みと同時にカウンタ値をクリアできる設定にも変更できる構成で説明したが、実際のハードウエア回路としては、色々な設定を可能にすると、回路規模が大きくなりコストが増加してしまう。そこで、実際のハードウエア回路設計としては、回路規模と処理時間の関係で、一番良い構成を選択することが望ましい。
【産業上の利用可能性】
【００８２】
本発明は、電力変換器のＰＷＭ信号発生技術に係り、特にデッドタイム及びスイッチング素子の遅れ等による印加電圧誤差を補償するＰＷＭ変調形電力変換器の制御装置に適用して有効である。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施の形態１において、モータ駆動装置を示す全体構成図である。
【図２】本発明の実施の形態１において、電圧検出回路を示す構成図である。
【図３】本発明の実施の形態１において、ＰＷＭタイマユニットを示す概略内部構成図である。
【図４】本発明の実施の形態１において、デッドタイム補償方法を示す概略フローチャートである。
【図５】本発明の実施の形態１において、デッドタイム補償方法の動作時を示すタイムチャートである。
【図６】本発明の実施の形態２において、デッドタイム補償方法の動作時を示すタイムチャートである。
【図７】本発明の前提として検討した、ハードウエアで実現するモータ駆動装置を示す全体構成図である。
【図８】本発明の前提として検討した、図７の動作時を示すタイムチャートである。
【図９】本発明の前提として検討した、ソフトウエアで実現するモータ駆動装置を示すブロック図である
【符号の説明】
【００８４】
１…制御回路、２…ドライブ回路、３…インバータ回路、４…モータ、５…電圧検出回路、６…デッドタイム補償回路、７…ＰＷＭ信号発生部、５１〜５４…抵抗、５５…コンパレータ、１００…ＰＷＭタイマユニット、１０１…ＰＷＭ設定時間レジスタ、１０２…ＰＷＭタイマ、１０３…出力電圧パルス幅カウントユニット、１０３Ａ…カウンタ、１０３Ｂ…レジスタ。
【図１】
2006158064.tif 000003
【図２】
2006158064.tif 000004
【図３】
2006158064.tif 000005
【図４】
2006158064.tif 000006
【図５】
2006158064.tif 000007
【図６】
2006158064.tif 000008
【図７】
2006158064.tif 000009
【図８】
2006158064.tif 000010
【図９】
2006158064.tif 000011