(57)【要約】【課題】範囲、データ速度及び帯域幅の既存の制限を克服する新規な位相変調構造と位相変調法を提供する。【解決手段】データエッジ又はクロックエッジを有する供給される入力信号に高性能の位相変調を加えるのに使用する方法及び装置を開示する。この方法及び装置は、並列に接続される装置を使用して、立上りエッジと立下りエッジとを個別にかつ十分に変調させかつそれらを再結合することにより、範囲と、帯域幅と、操作データ速度の制限を克服するものである。本発明の実施の形態では、Ｔ型（トグル型）フリップフロップと排他的ＯＲゲートとを使用して、非常に高性能の結果を達成することができる。【選択図】図１
2006254447.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応答して固定されたエッジの差動信号を発生するサンプリング回路と、
差動信号の各端子にそれぞれ接続されかつ固定された立上り時間／立下り時間とを有する対応する形状の信号を発生する少なくとも２つのエッジ成形回路と、
調節可能な変調入力信号に応答して差動信号の位相変調された複数の変形信号を同時に発生する少なくとも２つの変調回路と、
差動信号の変調された変形信号に応答して入力信号の位相変調された再生信号を発生する出力回路とを備えたことを特徴とする位相変調回路。
【請求項２】
サンプリング回路は、入力信号の非反転再生信号と、入力信号の反転再生信号とを発生する差動制限増幅器を備え、入力信号の非反転再生信号と非反転再生信号は、矩形エッジを有する請求項１に記載の位相変調回路。
【請求項３】
入力信号の形状から独立して、差動制限増幅器により矩形エッジを発生する請求項２に記載の位相変調回路。
【請求項４】
少なくとも２つのエッジ形成回路は、更に、入力信号の非反転再生信号に応答して、固定された立上り時間信号を発生する第１のエッジ形成回路を備える請求項１に記載の位相変調回路。
【請求項５】
少なくとも２つのエッジ形成回路は、更に、入力信号の反転再生信号に応答して、固定された立下がり時間信号を発生する第２のエッジ形成回路を備える請求項４に記載の位相変調回路。
【請求項６】
少なくとも２つのエッジ形成回路は、アナログフィルタを有する請求項１に記載の位相変調回路。
【請求項７】
アナログフィルタは、低域フィルタを有する請求項６に記載の位相変調回路。
【請求項８】
少なくとも２つのフリップフロップは、変調入力信号に応答して、波形整形された非反転信号を抽出しかつ発生する第１のＴ型フリップフロップを有し、第１のフリップフロップは、非反転信号電圧と変調入力信号電圧との差として測定される予め決められた電圧変換時に非反転信号の立上りエッジで反転する請求項１に記載の位相変調回路。
【請求項９】
少なくとも２つのフリップフロップは、変調入力信号に応答して、波形整形された反転信号を抽出しかつ発生する第２のＴ型フリップフロップを備え、第２のフリップフロップは、反転した信号電圧と変調入力信号電圧との差として測定される予め決められた電圧変換時に反転信号の立下りエッジで反転し、第２のフリップフロップの反転は、第１のフリップフロップの反転と同時に行われる請求項８に記載の位相変調回路。
【請求項１０】
出力回路は、第１のフリップフロップと第２のフリップフロップからの変調された信号にそれぞれ応答して、変調されたエッジを有する入力信号の再生信号を発生する排他的ＯＲゲートである請求項１に記載の位相変調回路。
【請求項１１】
入力信号の形状から独立する形状の固定されたエッジ速度の出力信号を入力信号に応答して発生するサンプリング回路と、
固定されたエッジ速度の出力信号に応答して、固定された立上り／立下り時間を有する信号を発生するエッジ成形回路と、
変調入力信号に応答して、差動変調信号を発生する差動増幅回路と、
差動変調信号の非反転変形信号に連結された第２の入力端子とエッジ成形回路の出力端子とに接続された第１の入力端子を有し、差動変調信号の非反転変形信号に応答して変調された非反転信号を抽出し発生する第１のフリップフロップと、
エッジ成形回路の出力の反転端子に接続された第１の入力端子及び差動変調信号の反転端子に接続された第２の入力端子を有し、差動変調信号の反転変形信号に応答して、変調された反転信号を抽出し発生する第２のフリップフロップと、
第１のフリップフロップと第２のフリップフロップとにそれぞれ応答して、入力信号の位相変調された再生信号を発生する出力回路とを備えたことを特徴とする位相変調回路。
【請求項１２】
サンプリング回路は、更に矩形エッジを有する入力信号の非反転再生信号を発生する差動制限増幅器を有する請求項１１に記載の位相変調回路。
【請求項１３】
出力回路は、第１のフリップフロップと第２のフリップフロップからの変調された信号にそれぞれ応答して、変調された入力信号を発生する排他的ＯＲ回路である請求項１１に記載の位相変調回路。
【請求項１４】
第１のフリップフロップは、差動変調信号の非反転変更信号と波形整形された入力信号電圧との間の差として測定される予め決められた電圧変換時に波形整形された入力信号の立上りエッジに応答して、変調された非反転信号を発生する請求項１１に記載の位相変調回路。
【請求項１５】
第２のフリップフロップは、差動変調信号の反転変更信号と波形整形された入力信号電圧との間の差として測定される予め決められた電圧変換時に波形整形された入力信号の立下がりエッジに応答して、変調された反転信号を発生する請求項１４に記載の位相変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック信号又はデータ信号のエッジの位相を変調する方法及び装置に関するものである。より詳細には、本発明は、通信成分及び通信リンクの試験を行うため、信号の位相を変調する装置に関連する。
【背景技術】
【０００２】
システム内にジッタ（繰り返し信号のタイミングの「揺らぎ」）又は位相変調を生ずる重要な役割を認知するメカニズムを使用して、１秒間にマルチギガバイト（Ｇbit）信号の送受信を行う高性能通信リンクを実施しかつ試験を行う必要がある。通信リンク及びリンク部品を設計するとき、この仕事に対して特に設計されるクロック復旧ユニットにより、信号内に必然的に存在するジッタを除去することが好ましい。この装置又は通信リンクを試験するとき、試験間に刺激体として使用される位相変調（ジッタ）の高い量を有する信号を故意に生成するのが通常である。広帯域クロック回復への位相同期ループ内で位相を変調するか又は試験刺激内で位相を変調するかを問わず、１秒間にマルチギガビットのデータ速度で操作が可能な十分に広い位相範囲で非常に高速の変調で位相変調性能が必要である。
【０００３】
位相補間器、バラクタ（可変容量ダイオード）ベースの可変遅延ライン、周波数変調電圧制御発振器及び制限増幅器エッジ閾値変調器を含む位相変調には多くの電気的機構が存在する。範囲、帯域幅及びデータ速度の前記３つの測定基準に比較して、前記電気的機構には欠陥がある。毎秒１２ギガビットまで又はこれを超える適用データ速度で操作できかつ変調する実際のクロック信号又はデータ信号の帯域幅に接近する位相変調注入の帯域、データユニット期間の半分に近い範囲を有することが望ましい。
【０００４】
位相補間器は、ある規定された量だけ遅延される（通常立上り時間に等しいかそれ以下の量だけ遅延される）同一のエッジを有する他の同様の信号にエッジを有する１つの信号を数学上加入するメカニズムである。この方法では、Sig2をSig1の遅延した再生信号とすると、出力波形は、Output = C1 * Sig1 + C2 Sig2として解釈される。C1=1で、C2=0であれば、出力エッジは、Sig1でエッジのタイミングにより設定され、C1=0で、C2=1であれば、出力エッジは、Sig2のエッジのタイミングにより設定されることは明らかである。Sig1のエッジからSig2のエッジまで遅延変動する平滑出力を発生する０と１との間でC1とC2とを選択する換算関数が存在する。この複数の限界は、支援される位相変動の限定範囲（低い立上り時間を付加される無用のジッタに変換する観察と信号の立上り時間により制限される）及び限定された可能な帯域幅から生ずる出力信号の位相変動を実施に匹敵する。実施されるシステム内で帯域幅内の限界は、C1とC2とを信号に加える方法により発生する。何れも望ましいように高く帯域幅制御設定を提供しないが、可変増幅器又は可変減衰器によりこれを実施できる。
【０００５】
また、バラクタベースの可変遅延ラインを使用して、信号の位相を変調することができる。この研究方法では、伝送ラインの遅延は、伝送ラインの静電容量の関数であり、バラクタ（電圧−可変コンデンサ）と呼ばれる半導体素子を使用して、伝送ラインの関数を電圧制御することができるとの物理的観察に基づく。この研究方法を実施する際に、可変遅延の所望の範囲を実施するのに必須の静電容量を変化するのにバラクタの評点が必要である。高周波数位相変調が望ましいとき、これは、高周波数で大きな静電容量を駆動しなければならない無用の弊害を生ずる。所望の直線状位相変調を達成するため信号の必須条件を必要とする電圧印加と位相変動（遅延）との間の伝達関数は、非線形であるから、この形式の可変遅延技術は、低すぎるが十分に支援できる位相変調の帯域幅に固有限界を有する。
【０００６】
以前では、位相変調の代替法が公知であった。それは、正弦曲線周波数変調と呼ばれるものである。この変調は、電圧制御発振器を変調する正弦曲線周波数を使用して生成される。電圧制御発振器は、合成装置（シンセサイザ）及びクロック回復装置に内蔵される位相同期回路の必須構成回路である。電圧制御発振器の制御電圧に変調電源を追加して、周波数変調を行うことは周知である。この方法には、固有の制限がある。位相同期回路に内蔵される電圧制御発振器に入力される制御電圧の高周波数変調の許容誤差に含まれるノイズが電圧制御発振器内で変調されて、有害で大量のジッタに変換されることは公知である。
【０００７】
実際には、前記公知の方法は、電圧制御発振器の制御電圧の変調により支援され、現実に周波数変調が行われる。これは、前記既知の方法に固有の制限として作用するものである。この形式の変調は、正弦波の積分値が、類似の振幅応答を生ずる余弦波となる正弦波変調を行う期間を除いて、位相変調と同一ではない。このように、正弦波状位相変調のみが前記既知の方法により支援される。結局、これは、極めて重大な限定であることが判明した。従って、電圧制御発振器の周波数変調を行う既知の方法は、支援できる位相変調の形式によっては重大な制約となる。
【０００８】
最近、高周波数位相を変調する手段として、制限増幅器に閾値変調装置を設けて、クロックエッジ又はデータエッジの位相を変調する試験が行われてきた。この方法では、差動制限増幅器によりエッジを処理することにより、変調すべき（時間軸で前後に移動する）データ又はクロックのエッジを形成するものである。異なる複数の入力の一方を他方の入力より高い電圧に変換するとき、低電圧レベルから高電圧レベルに出力を変換すると共に、一方の入力を他方の入力より低い電圧に変換するとき、高電圧レベルから低電圧レベルに相互に変換するように、この制限増幅器が作動される。変換が存在しないとき、制限増幅器は、固定された高電圧又は低電圧を保持する（２つの差動入力電圧の比較に依存する）。適用されるデータエッジ又はクロックエッジの有限の立上り−立下り時間により、比較閾値を「上方に」移動（制限増幅器の一差動入力に添付される）して、制限増幅器の出力が変化するときに遅延する閾値の上方に、入力信号（制限増幅器の他の差動入力に添付された）が達する時点を離間することが可能となる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
同様に、比較閾値を「下方に」移動することにより、入力信号が閾値より上方に来る時点を配置する。これにより、制限増幅器の出力の速度を増加させて、期待するより早く変化させることができる。制限増幅器の出力を早め又は遅延する能力は、位相変調変換への振幅変調とも呼ばれることもある。差動入力の一つとして適用される閾値振幅を変更することにより出力位相を変化させることができる。前記構造は、制限増幅器への両入力は、同一の高周波数帯域幅を通常有する事実から有利である。この構造を使用して、閾値の非常に高速の移動を出力位相の非常に高速の移動に直接変換することができる。この構造は、適用される信号の高率で直線状の位相を変調することもできる（適用される信号のエッジ速度が適当に減速される限り、結局、変調入力に対して行うことができる適用信号エッジの処理速度を増減することにより、変調範囲が設定される）。例えば、直線性を２〜５%内に保持しながら、正弦波状の適用入力信号の２５%〜３０%を変調するのが実用的である。しかしながら、この方法は、立上りエッジと立下りエッジが同一の閾値オフセットが適用される事実の欠陥があると認められる。この結果、高閾値は、立上りエッジを遅延させるが、立下りエッジを早める。この正味効果は、この接近法は、全立下りエッジ又は全立上りエッジへの適切な位相変調を実施するが、両方のエッジ終期に変調された負荷周期歪を生じて、有害な影響を与える。
【００１０】
従って、本発明の方法及び装置は、新規な位相変調構造と位相変調法を作成することにより、範囲、データ速度及び帯域幅の既存の制限を克服するものである。
【００１１】
本発明の目的は、拡張される範囲及び／又は帯域幅及び／又は拡張されるデータ速度で適用されるクロック信号又はデータ信号のエッジを位相変調する装置及び方法を創造することにある。
【００１２】
本発明の他の目的は、検出された位相変調の位相同期ループ追跡の目的でクロックエッジ又はデータエッジを迅速に変調する構造を使用することにある。
【００１３】
本発明の他の目的は、高周波数を含む立上りエッジと立下りエッジを時間に対して移動して、エッジの位相を変調させ又は追跡することを目的とする。
【００１４】
本発明の目的を達成するため、適用されるクロック信号又はデータ信号の立上りエッジ及び立下りエッジを位相と同時に同一の方向に適切に変調しなければならない。電子素子を使用して、立上りエッジと立下りエッジとを区別して、位相変調される出力信号を再構成する前に個別に位相変調を適用しなければならない。
【課題を解決するための手段】
【００１５】
本発明は、特定の性能を有するＴ型（トグル）フリップフロップを設けて、入力信号の一方のエッジ、通常立上りエッジのみの出力状態を変更する。一方のフリップフロップを使用して直接入力信号に基づき反転させ、他方のフリップフロップを使用して直接入力信号の反転再生信号に基づいて反転させるので、この信号を併用して、立上りエッジと立下りエッジとの両方で高性能の位相を変調することができる。このように、一方のフリップフロップが入力の立上りエッジに対応し応答すると共に、他方のフリップフリップが立下りエッジに対応し応答する。これにより、立上りエッジと立下りエッジを平行に処理する異なるフリップフロップに各立上りエッジと各立下りエッジの処理を分離することができる。
【００１６】
本発明による方法を使用する際に、２つのＴ型フリップフロップに単一の信号が付与される。一方は、直接接続され、他方は、適用される信号の反転再生信号に接続される。立上りエッジが存在するとき、第１のフリップフロップが反転し、適用信号の立下りエッジが存在するとき、第２のフリップフロップが反転する。変調入力は、Ｔ型フリップフロップ（複数の閾値）の他の差動入力にも同時に接続される。
【００１７】
このように、直接フリップフロップの立上り閾値は、立上り出力変換を遅延する傾向にある。同様に、反転フリップフロップの立上り閾値も、立下り出力変換を遅延する傾向にある。その後、排他的ＯＲゲートを使用して、両方のＴ型フリップフロップの結果を再結合して、エッジの位相を適切に変調した出力信号を生成することができる。
【００１８】
この場合に、適用される変調の範囲は、入力エッジ変換と比較して、適用される変調電圧の近直線状比較領域の長さに依存する。種々の信号の予備調整を行って位相変調が可能なこの範囲を拡張することができる。少なくとも例示的な実施の形態では、この範囲は、エッジ期間の２５%を十分に超えるものであることが判明した。本発明による多段変調器を直列に接続して、変調範囲を更に拡張することができる。
【００１９】
本発明の方法は、クロック又はデータのエッジ周波数に依存しない。この独立性により、本発明による装置で、高周波数でも低周波数でもデータ速度の適用信号を処理することができる。
【００２０】
データ速度周波数が減少して、エッジ速度（エッジレート又はエッジ率）を極力低下させて予備調整の操作を行うとき、本発明による位相変調も可能である。しかしながら、これらの状況の下では、より小さい近直線状比較領域により導入される変調範囲が減少する。
【００２１】
本発明による方法と装置のデータ速度は、Ｔ型トグルフリップフロップの処理能力及び排他的ＯＲゲートが作動できるのと同様の速度である。実際に、本発明による方法及び装置を使用する実施の形態の動作速度は、毎秒２０ギガビットを超える。処理速度は、集積回路内の素子速度が増加する程、増加する。このような素子の現在の開発状況が更に継続して処理速度を増加させることは理解されよう。
【発明の効果】
【００２２】
本発明の方法による帯域幅制限は、変調入力として差動入力Ｔ型フリップフロップの交互入力から有利である。差動入力は、適用されるデータ又はクロックのエッジと同様の高性能レベルを有し、従って、入力は、比較する同一入力帯域を有する。各Ｔ型フリップフロップ上の信号経路間の回路又は形式固定の複数の遅延が一致しないとき（変調入力信号のみならず、適用されるデータ信号又はクロック信号に対し）、有効な帯域幅減少が生ずる。
【発明を実施するための最良の形態】
【００２３】
本発明の目的及び利点を更に理解するため、添付図面について本発明を以下詳細に説明する。添付図面では、類似の部分には類似の符号付する。
本発明の好適な実施の形態を示す添付図面について本発明を以下詳細に説明する。しかしながら、多数の異なる実施の形態で本発明を実施できるので、本発明を下記の実施の形態に限定して解釈すべきではなく、むしろ本発明を十分にかつ完全に開示すると共に、当業者に本発明を十分に伝達するため、下記の実施の形態を記載するものである。
【００２４】
図１は、本発明の装置、即ち符号１０で全体を示す位相変調回路の例示的な一実施の形態を示す回路図である。位相変調装置１０は、データ信号として働く入力クロック信号１２と、変調入力信号１４と、差動制限増幅器１６と、全体を数字１８で示すエッジ形成回路と、２つのトグル型Ｔフリップフロップ２０及び２２と、排他的ＯＲゲート２４とを有する。図５から十分に明らかなように、信号Ａ１、Ａ２、Ａ３並びにＢ１、Ｂ２及びＢ３は、図５のタイミングチャートに見られる信号図形に相当する。前記要素の処理により出力２６が形成される。
【００２５】
入力クロック信号１２は、差動制限増幅器１６に付与される。差動制限増幅気１６は、クロック入力信号の再生信号を形成する。信号のこの再生信号は、固定立上り／立下り時間出力を有し、論理高値の一定電圧レベルと論理低値の一定電圧レベルを有する。クロック入力信号のタイミングを再生することにより、入力信号の如何なる非タイミング側面から独立して、信号出力で固定されかつ再生可能なエッジ形状が形成される。入力信号が矩形でなければ（例えば、丸められ又は正弦曲線状）、差動制限増幅器１６は、入力信号を矩形化し、出力信号の立上り時間及び立ち下がり時間を固定する。これにより、エッジ形成回路１８は、エッジ形成回路を例えば低域フィルタ等の単純なアナログフィルタにさせる同一の入力信号特性を有する。このように、複数のエッジ形成回路１８は、それらの出力で既知のエッジ形状（例えば、立上り時間／立下り時間）を作成することができる。
【００２６】
図１に例示する実施の形態による位相変調は、前記エッジ制御される過渡形状に対して２つのフリップフロップによる下流分割の閾値を上方及び下方に移動させる。従って、差動制限増幅器１６との組合わせにより、回路１０は、反復可能であるのみならず、極力直線状に前記形状を形成する。
【００２７】
前記の成分により形成されるパルスエッジを形成する際に、トグル型フリップフロップ２０と２２とのクロック入力端子に得られる信号が付与される。図１に例示する実施の形態では、エッジ形成回路１８の正側（非反転入力）端子１７と負側（反転入力）端子１９との両方に同時に実施されることが理解されよう。
【００２８】
信号の立上りエッジが存在する毎に、トグル型Ｔフリップフロップ２０と２２は、出力論理状態を変化（「高レベル」から「低レベル」に又は「低レベル」から「高レベル」に）させる。即ち、Ｔフリップフロップ２０と２２は、クロック・パルスがトリガ入力Tに与えられる度に、出力が“H”→“L”→“H”→…と変化（トグル）する。反転した微分入力（差動入力）と比較して、非反転微分入力に対してこれが発生することは当業者に理解されよう。このように、フリップフロップの論理状態が、反転するので、反転入力端子に印加される電圧を引いた非反転入力端子に印加される電圧の合計は、負（反転入力端子の電圧は、非反転入力端子の電圧より高い）から正（非反転入力端子の電圧は、反転入力端子の電圧より高い）に変換される。
【００２９】
エッジ形成出力端子は、各トグル型フリップフロップ２０と２２の非反転入力端子に接続される。フリップフロップ２０は、付与される入力信号の立上りエッジにより反転し、フリップフロップ２２は、付与される入力信号の立下りエッジにより反転する。各フリップフロップ２０と２２は、負荷周期歪を回避するため、異なるエッジに応答する。負荷周期歪は、図４に示すグラフから十分に理解できよう。
【００３０】
図１に例示する実施の形態では、変調入力時の電圧変動は、Ｔ型フリップフロップ２０又は２２の何れかがその出力状態を反転することを決定する時間を変動する効果を有する。決定が変動する時間の量は、印加される変調電圧と、エッジ形成回路から付与されるエッジの傾斜の関数である。エッジ形成回路から供給される信号の傾斜が直線状（又はほぼ直線状）である限り、変調入力により導入される時間遅延も直線状である。
【００３１】
立上りエッジ（フリップフロップ２０）と立下りエッジ（フリップフロップ２２）が、変調入力電圧に応答して、何れも時間に対して適切に変動すれば、これらを再付加して出力信号を作成することができる。排他的ＯＲ論理ゲート２４によりこの再付加が行われる。排他的ＯＲ論理ゲート２４は、入力の中２つの論理レベルが異なると、論理１である。これは、排他的ＯＲゲート２４の何れかの入力上に存在する何れのエッジも排他的ＯＲゲート２４の出力にエッジを発生することを意味する。状態を反転するフリップフロップ２０の決定時間を変化させることにより導入される時間ずれのために時間が変動する立上りエッジも、排他的ＯＲゲート２４の出力信号中にエッジ出力を発生する。同様に、フリップフロップ２２を通じて変動（変調）される立下りエッジも排他的ＯＲゲート２４の出力中に変動するエッジを発生する。この場合に、排他的ＯＲゲート２４の出力は、入力変調信号の関数として変調されたエッジを含む入力クロック又はデータ信号の再生信号を包含する。
【００３２】
図２は、全体を数字５０で示す位相変調回路である本発明の他の実施の形態を例示する。位相変調回路５０の実施の形態は、図１に例示する位相変調回路１０と同様の構成を備える。位相変調回路５０は、同一結果出力を発生し、入力クロック又はデータ信号中に存在するエッジの再生信号を作成する。しかしながら、位相変調回路５０では、変調入力信号によりエッジの位相が変調される。この実施の形態では、入力クロック又はデータ信号に対して単一の論理レベル状態のみが要求される。位相変調回路５０では、反転論理状態は、存在しない。その代わりに、位相変調回路５０は、異なる信号（非反転再生信号と反転再生信号）に変換される変調入力を含む。
【００３３】
位相変調回路５０は、制限増幅器１６に入力信号を付与して、固定されたエッジ速度出力を発生する入力クロック（又はデータ）信号１２を含む。この固定されたエッジ速度出力は、例えば、低域フィルタであるエッジ形成回路１８に供給される。エッジ成形された信号の出力は、トグルＴ型フリップフロップ２０と２２の両方に供給される。フリップフロップ２０には、トグルＴ型フリップフロップの非反転入力端子が設けられ、フリップフロップ２２には、トグルＴ型フリップフロップの反転入力端子が設けられる。
【００３４】
位相変調回路１０のように、フリップフロップ２０は、付与される入力クロック信号１２の立上りエッジを受信して、反転するが、フリップフロップ２２は、付与される入力クロック信号１２の立下りエッジを受信して反転する。
【００３５】
エッジ位相変調を実施するため、変調入力１４が付与される差動出力直線状増幅器は、変調入力信号の非反転直線状再生信号と、反転直線状再生信号との両方を発生する。変調入力信号１４の非反転直線状再生信号と、反転直線状再生信号との両方が必要である。非反転直線状再生信号と反転直線状再生信号の各々は、２つのトグル型Ｔフリップフロップ２０と２２との送出される。変調入力信号１４の非反転直線状再生信号は、フリップフロップ２０の反転入力端子に付与されるが、変調入力信号１４の反転再生信号は、フリップフロップ２２の非反転入力端子に供給される。このように、変調入力信号１４の立上り電圧により、フリップフロップ２０での決定を幾分遅延（出力状態を変化）させ、また、変調入力信号１４の反転再生信号の立下り電圧も、同様に、フリップフロップ２２での決定を幾分遅延させる。
【００３６】
位相変調回路５０では、フリップフロップ２０は、入力クロック信号１２の立上りエッジから発生する変調されたエッジを保持し、フリップフロップ２２は、入力クロック信号１２の立下りエッジから発生する変調されたエッジを保持する。立上りエッジと立下りエッジの両方に対応する変調されたエッジが存在することを信号が一度検出すれば、排他的ＯＲゲート２４を使用してかつ信号を付加して、変調入力の関数として変調される全エッジを含む出力信号が生成される。
【００３７】
図３は、図１の位相変調回路１０と図２の位相変調回路５０でのパルス成形回路の必要性を示す。図３から理解できるように、位相変調回路１０と５０、即ちこれらのパルス成形回路は、本発明の方法及び装置による位相変調器の直線状変調の範囲を拡張する。
【００３８】
図３は、両トグル型Ｔフリップフロップ２０と２２へのクロック（データ）信号のエッジとして存在する３波形をグラフで示す。特に、図３は、正弦波形応答曲線６０、通常のＲＣフィルタ型応答曲線６２及びほぼ矩形信号形状６４を示す。各例のグラフは、エッジの一部が直線状として存在し、その範囲は、全ビット期間のわずかであることを示す。
【００３９】
トグル型Ｔフリップフロップ２０及び２２の入力端子で決定点を上方及び下方に移動するようにグラフ上に示す時間範囲にわたり決定を遅延させることができることは理解されよう。
【００４０】
当業者に理解されるように、正弦波形状の形成は、比較的容易である。しかしながら、正弦波形状は、ビット期間のほぼ２５%の直線状範囲を与える。ＲＣ回路の波形は、更に長い直線状範囲を形成する。このような形状を単極フィルタとして実施できことは理解されよう。
【００４１】
矩形（又はほぼ矩形）エッジ波を使用して、エッジ速度の極めて短時間に応答する極めて短時間の変調範囲を形成することは明確に図示する通りである。
【００４２】
図４は、正弦波応答曲線に存在する近直線状範囲の拡大図を示すグラフである。図４に示すように、直線が正弦波の曲線波形と比較される。図示のように、直線状の範囲は、正弦波期間のほぼ２５%であり、直線性は、許容可能な範囲内にある。ほぼ２９%に直線状範囲を拡張するとき、図４に示すように、直線性が低下する。
【００４３】
世界的な実経験値から、２５%範囲で、実際の±２%の範囲内で直線性に相当する。しかしながら、２９%の範囲に拡張すると、±５%の公差まで直線性が減少する。
【００４４】
従来では、変調入力の関数として時間の前後に論理決定の時間を移動させる差動入力を使用することにより、クロック波形又はデータ波形の変調を試みてきた。アメリカ規格協会規格Ｔ１１.２／プロジェクト１３１６−ＤＴ／レビュー５.０のMJSQ（Methodologies for Jitter and Signal Quality Specifica-tions）ファイバーチャンネルの２００２年２月２１日付け作業草案を参照されたい。本作業草案を本明細書の一部として詳細に引用する。この点について特に関連するのは、テキストの第３８頁である。従来では、制限増幅器を使用した。この技術は、入力信号の立上りエッジの関数としてトグル型Ｔフリップフロップのみを反転させる点のみにおいて本発明と相違する。従来技術による装置を使用して、変調入力上の立上り電圧により入力信号の立上りエッジを所望の通り遅延することができる。しかしながら、これと同時に、変調入力上の立上り電圧に応答して、入力クロック信号又は入力データ信号の立下りエッジがより早い側に移動する。正味効果は、負荷周期変調を作成する。負荷周期変調は、位相変調とは同一でないことは理解されよう。
【００４５】
図５は、従来の方法により位相変調を行って作成される負荷周期歪を示す。図５では、近正弦波信号６５として入力クロック信号を示す。この信号は、変調範囲の２つの極値でこの信号が比較される。図示のように、出力信号上でジッタ（電圧の揺らぎなどによる瞬間的な波形の乱れ）が生成される。また、図示のように、変調範囲の１つの極値にある２つの出力信号６７と６９は、パルス幅の広い論理信号１とパルス幅の狭い論理信号０とを発生し、他の変調範囲極値は、パルス幅の狭い論理信号１とパルス幅の広い論理信号０とを発生する。この既知の方法は、ジッタを生成するが、負荷周期歪も生成することは明らかである。
【００４６】
図６は、図１に示す位相変調回路１０により生成されるタイミングチャートを示す。最上部の波形は、近矩形形状信号として示す入力クロック（又はデータ）信号を表す。前記のように、矩形波を除く信号は、容認できる限り、本発明の着想及び技術的範囲の範囲内である。
【００４７】
この入力信号１２は、出力信号Ａ１とＢ１とを生成する差動出力制限増幅器に付与される。これらの信号は、固定されたエッジ速度（ここでは、台形として示す）を有する。Ｂ１は、Ａ１の論理反転信号である。Ａ１とＢ１とは何れもそれら自身のパルス成形回路に入力されて出力信号Ａ２とＢ２とを生成する。図６に示す例では、パルス成形回路の出力としてＲ−Ｃ形応答信号を示す。また、他のパルス形成回路も本発明の着想と技術的範囲の範囲内である。しかしながら、この選択は、変調に対する大きな直線状範囲を付与するものである。
【００４８】
２つのトグル型Ｔフリップフロップ２０と２２は、Ａ２信号とＢ２信号とを受信して、２つの入力信号を変調入力と比較して、出力信号を発生する。Ａ２信号を使用して入力信号の立上りエッジに相当する出力エッジを発生すると共に、Ｂ２信号を使用して、出力信号の立下りエッジに相当する出力信号を発生するので、それらの出力信号のエッジは、互いに対してシフトされる。出力フリップフロップが状態を反転する正確な時間は、信号（Ａ２又はＢ２）が変調入力電圧より高いか又は低いときに依存する。これにより、変調を達成することができる。
【００４９】
排他的ＯＲゲート２４を使用して、信号Ａ３とＢ３（２つのトグル型Ｔフリップフロック２０と２２の出力）とを再結合することにより、本発明の出力形成することができる。エッジの下方に示す小さい矢印は、方向を示す排他的ＯＲゲートの出力信号及びその時点での変調入力の量に相当する各エッジに対する変調量を示す。
【００５０】
詳細に説明した前記実施の形態は、エッジ感知信号で位相変調を行う特定の方法及び装置の幾つかの実施例を示すが、これらの実施例は、例示に過ぎず、本発明を限定しないものであることは理解できよう。本発明の技術的範囲と着想の範囲内で特に別の形態でも本発明を実施することができる。このように、本発明は、特許請求の範囲によってのみ制限されるものである。
【図面の簡単な説明】
【００５１】
【図１】本発明による位相変調回路の一実施の形態を例示する回路図
【図２】本発明による位相変調回路の他の実施の形態を例示する回路図
【図３】変調の直線状範囲に形成されるエッジの効果を示すタイムチャート
【図４】正弦波予備調整信号の近直線状同調範囲を示すグラフ
【図５】本発明による制限増幅器変調法に存在する負荷（デューティ）サイクル変調を示すタイムチャート
【図６】本発明による位相変調回路のタイミングチャート
【符号の説明】
【００５２】
１０、５０・・位相変調回路、  １２・・入力クロック信号、  １４・・変調入力信号、  １６・・差動制限増幅器、  １７・・正側端子、  １８・・エッジ形成回路、  １９・・負側端子、  ２０、２２・・トグル型Ｔフリップフロップ、  ２４・・排他的ＯＲゲート、
【図１】
2006254447.tif 000003
【図２】
2006254447.tif 000004
【図３】
2006254447.tif 000005
【図４】
2006254447.tif 000006
【図５】
2006254447.tif 000007
【図６】
2006254447.tif 000008