(57)【要約】  【課題】  ＣＰＵ８の制御により電圧の供給、供給の停止を行い、過電圧の印加時に負荷に安定した所定電圧を加えることができ、個別部品を用いても製造コストを安価にできる過電圧保護機能付き電源回路を提供する。  【解決手段】  入出力端子１、２を接続する入出力側電源ライン３、４間に接続したスイッチングトランジスタ５、トランジスタ５を制御する制御トランジスタ６、トランジスタ６のベースに接続した降圧用トランジスタ７、トランジスタ６のベースにオン信号を供給するＣＰＵ８、トランジスタ７のベースに接続した定電圧ダイオード９、出力側電源ライン４に接続したコンデンサ１０を備え、出力側電源ライン４の電圧が規定電圧範囲より高くなると、定電圧ダイオード９を通してトランジスタ７がオンし、両トランジスタ５、６をオフにして電源ライン４の電圧を低下させ、電源ライン４の電圧が規定電圧範囲以下に低下すると、ダイオード９及びトランジスタ７がオフし、両トランジスタ５、６をオンにする。  【選択図】  図１
2006087239.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が供給される入力端子と、負荷に接続される出力端子と、前記入力端子と前記出力端子とを接続する電源ラインと、前記電源ライン間に接続された半導体スイッチング素子と、前記半導体スイッチング素子の制御電極と基準電位点間に接続された半導体制御素子と、前記半導体制御素子の制御電極と基準電位点間に接続された降圧用半導体制御素子と、前記半導体制御素子の制御電極に前記半導体制御素子をオンさせる制御信号を供給するＣＰＵと、前記電源ラインと前記降圧用半導体制御素子の制御電極との間に接続された定電圧ダイオードと、前記電源ラインと基準電位点間に接続され、前記電源ラインの電圧を蓄積する容量素子とを備え、前記ＣＰＵからの制御信号により前記半導体制御素子をオンにし、これによって前記半導体スイッチング素子をオンとして電源電圧を負荷に供給するもので、前記電源電圧が前記定電圧ダイオードのツェナ電圧を超えたとき、前記定電圧ダイオードを通して前記降圧用半導体制御素子をオンにし、前記半導体制御素子をオフにし、これによって前記半導体スイッチング素子をオフにして前記電源電圧を低下させ、前記電源電圧が前記定電圧ダイオードのツェナ電圧以下に低下したとき、前記降圧用半導体制御素子をオフにし、前記半導体制御素子をオンにし、これによって前記半導体スイッチング素子をオンに復帰させることを特徴とする過電圧保護機能付き電源回路。
【請求項２】
前記半導体スイッチング素子、前記半導体制御素子、前記降圧用半導体制御素子は、いずれもトランジスタであることを特徴とする請求項１に記載の過電圧保護機能付き電源回路。
【請求項３】
前記半導体スイッチング素子、前記半導体制御素子、前記降圧用半導体制御素子は、いずれもＦＥＴであることを特徴とする請求項１に記載の過電圧保護機能付き電源回路。
【請求項４】
前記電源ラインと前記出力端子との間にヒューズを接続し、負荷短絡時にそのヒューズを溶断するようにしたことを特徴とする請求項１乃至３のいずれかに記載の過電圧保護機能付き電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵの制御によって負荷への電源の供給が可能であり、過電圧の印加時にも安定電圧が出力され、個別部品の使用によっても製造コストを安価にできる過電圧保護機能付き電源回路に関する。
【背景技術】
【０００２】
従来、電源供給回路と負荷との間に接続され、電源供給回路に過電圧が生じたときにその過電圧が直接負荷に供給されるのを防ぐ手段を備えた過電圧保護機能付き電源回路としては、実開平０５−０７０１４３号に開示された電源スイッチ回路や特開平０９−２４７８５４号に開示された直流電源回路がそれぞれ知られている。
【０００３】
ここで、図３は、実開平０５−０７０１４３号に開示された電源スイッチ回路の要部構成を示すブロック図である。
【０００４】
図３に示されるように、この電源スイッチ回路は、図示されない電源供給回路が接続される入力端子３１と、同じく図示されない負荷が接続される出力端子３２と、入力端子３１と出力端子３２間に接続された電源ライン３３と、電源ライン３３に直列接続されたリレー接点３４Ｓと、電源ライン３３と接地点間に直列接続されたリレー巻線３４とリレー制御回路３５及び手動操作される電源スイッチ３６と、電源ライン３３とリレー駆動回路３５との間に接続された過電圧検出回路３７とからなっている。
【０００５】
この電源スイッチ回路は、電源スイッチ３６がオフに設定されていると、リレー制御回路３５が駆動されず、リレー巻線３４も付勢されないので、そのリレー接点３４Ｓが開き、入力端子３１に加わる電源電圧が電源ライン３３を通して出力端子３２に供給されない。また、電源スイッチ３６がオンに設定されていると、リレー制御回路３５が駆動され、リレー巻線３４が付勢されるので、そのリレー接点３４Ｓが閉じ、入力端子３１に加わる電源電圧が電源ライン３３及び閉じたリレー接点３４Ｓを通して出力端子３２に供給される。そして、電源スイッチ３６がオンに設定されてしているときに、入力端子３１から電源ライン３３に過電圧が印加されると、過電圧検出回路３７がその過電圧の印加を検出し、検出出力をリレー制御回路３５に供給する。このとき、リレー制御回路３５は、検出出力の供給によりその駆動状態が非駆動状態に変更され、リレー巻線３４の付勢を停止するので、そのリレー接点３４Ｓが開き、入力端子に印加された過電圧がこの部分で阻止され、過電圧が出力端子３２を通して直接負荷に供給するのを防いでいる。
【０００６】
また、図４は、特開平０９−２４７８５４号に開示された直流電源回路の構成を示す回路図である。
【０００７】
図４に示されるように、この直流電源回路は、電源４１と、負荷４２と、電源４１と負荷４２間に接続された保護回路４３とを備えている。この場合、保護回路４３は、電源ライン４４と接地点間に直列接続されたサージ吸収素子である定電圧ダイオード４５（１）、４５（２）と、電源ライン４４に直列接続された電流制限抵抗４６と、電流制限抵抗４６に並列接続されたスイッチングトランジスタ４７と、スイッチングトランジスタ４７を制御する制御回路４８とからなっている。また、制御回路４８は、スイッチングトランジスタ４７のベースと接地点間に接続されたトランジスタ４９と、トランジスタ４９のベースと接地点間に接続されたトランジスタ５０と、電源ライン４４と接地点間に接続された分圧抵抗５１（１）、５１（２）と、分圧抵抗５１（１）、５１（２）の分圧点とトランジスタ５０のベース間に接続された定電圧ダイオード５２とを備えている。
【０００８】
この直流電源回路は、制御回路４８が分圧抵抗５１（１）、５１（２）と定電圧ダイオード５２とからなる回路部分において電源ライン４４に加わる電源４１の出力電圧Ｅを監視しているもので、出力電圧Ｅが規定電圧値を超えないとき、前記回路部分の定電圧ダイオード５２が非導通状態になっていて、トランジスタ４９がオフ、トランジスタ５０がオンになり、それによりスイッチングトランジスタ４７がオンになって、出力電圧Ｅがスイッチングトランジスタ４７を通して負荷４２に供給される。一方、出力電圧Ｅが規定電圧値を超えるようになると、前記回路部分の定電圧ダイオード５２が導通状態になって、トランジスタ４９がオン、トランジスタ５０がオフになり、それによりスイッチングトランジスタ４７がオフになって、出力電圧Ｅが電流制限抵抗４６により大きく減衰された状態で負荷４２に供給され、過電圧の出力電圧Ｅが直接負荷４２に供給されるのを防いでいる。
【特許文献１】実開平０５−０７０１４３号公報
【特許文献２】特開平０９−２４７８５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記実開平０５−０７０１４３号に開示された電源スイッチ回路は、電源スイッチ３６を手動操作することによりリレー接点３４Ｓをオンオフさせるもので、リレー接点３４Ｓがオンのときに、出力端子３２を介して負荷に電圧を供給しているものであって、ＣＰＵの制御によって負荷への電圧の供給、供給の停止を行う構成を開示するものでないばかりか、電源スイッチ３６の手動操作による制御であるため、優れた利便性を得ることが難しいという他に、電源のオンオフにリレー接点３４Ｓを用いているので、オンオフ時の応答速度を高くすることが難しいという問題点を有している。
【００１０】
また、前記特開平０９−２４７８５４号に開示された直流電源回路は、常時電源４１から負荷４２に電圧を供給しているもので、ＣＰＵの制御によって負荷への電圧の供給、供給の停止を行う構成を開示するものでないばかりか、スイッチングトランジスタ４７のオン時の負荷電流値とオフ時の負荷電流値とが大きく相違するため、優れた利便性が得られるものでなく、しかも、比較的高価な定電圧ダイオード４５（１）、４５（２）、５２を３個も用いていることから、製造コストを安価にすることができないという問題点を有している。
【００１１】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、ＣＰＵの制御により電圧の供給、供給の停止を行うことができ、過電圧の印加時に負荷に安定状態の所定電圧を加えることができ、個別部品を用いても製造コストを安価にできる過電圧保護機能付き電源回路を提供することにある。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明による過電圧保護機能付き電源回路は、電源電圧が供給される入力端子と、負荷に接続される出力端子と、入力端子と出力端子とを接続する電源ラインと、電源ライン間に接続された半導体スイッチング素子と、半導体スイッチング素子の制御電極と基準電位点間に接続された半導体制御素子と、半導体制御素子の制御電極と基準電位点間に接続された降圧用半導体制御素子と、半導体制御素子の制御電極に半導体制御素子をオンさせる制御信号を供給するＣＰＵと、電源ラインと降圧用半導体制御素子の制御電極との間に接続された定電圧ダイオードと、電源ラインと基準電位点間に接続され、電源ラインの電圧を蓄積する容量素子とを備え、ＣＰＵからの制御信号により半導体制御素子をオンにし、これによって半導体スイッチング素子をオンとして電源電圧を負荷に供給するもので、電源電圧が定電圧ダイオードのツェナ電圧を超えたとき、定電圧ダイオードを通して降圧用半導体制御素子をオンにし、半導体制御素子をオフにし、これによって半導体スイッチング素子をオフにして電源電圧を低下させ、電源電圧が定電圧ダイオードのツェナ電圧以下に低下したとき、降圧用半導体制御素子をオフにし、半導体制御素子をオンにし、これによって半導体スイッチング素子をオンに復帰させる手段を具備する。
【００１３】
前記手段における前記半導体スイッチング素子、前記半導体制御素子、前記降圧用半導体制御素子は、いずれもトランジスタからなっているものである。
【００１４】
前記手段における前記半導体スイッチング素子、前記半導体制御素子、前記降圧用半導体制御素子は、いずれもＦＥＴからなっているものである。
【００１５】
また、前記手段において、前記電源ラインと前記出力端子の間にヒューズを接続し、負荷短絡時にそのヒューズを溶断するようにしているものである。
【発明の効果】
【００１６】
本発明に係わる過電圧保護機能付き電源回路によれば、電源ラインの電源電圧が過電圧になって定電圧ダイオードのツェナ電圧を超えると、定電圧ダイオードが導通し、それにより降圧用半導体制御素子がオンになり、ＣＰＵからの半導体制御素子をオンさせる制御信号が供給されていても、半導体制御素子をオフにし、これによって半導体スイッチング素子をオフにして電源ラインの過電圧を順次低下させ、電源ラインの電圧が正規電圧またはそれ以下に低下して定電圧ダイオードのツェナ電圧以下に低下すると、定電圧ダイオードが非導通になり、降圧用半導体制御素子がオフしてＣＰＵからの半導体制御素子をオンさせる制御信号によって半導体制御素子をオンにし、これによって半導体スイッチング素子がオンに復帰し、そのときに電源ラインが未だ過電圧になっていれば、前述の機能が繰り返し実行され、電源ラインの電圧をほぼ正規電圧近くの電圧範囲内に保持することができるもので、電源ラインに過電圧が印加されても、その過電圧を安定な所定電圧に電圧変換して負荷に加えることができ、また、半導体スイッチング素子及び半導体制御素子をＣＰＵで制御しているので、出力電圧のオンオフを高速度で制御することができて利便性が高められ、さらに、個別部品を用いても高価な個別部品の使用を限定しているので、製造コストを安価にできるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面を参照して説明する。
【００１８】
図１は、本発明による過電圧保護機能付き電源回路の実施の形態に係るもので、その具体的な回路構成状態を示す回路図である。
【００１９】
図１に示されるように、この実施の形態による過電圧保護機能付き電源回路は、外部に図示されない電源供給回路が接続された入力端子１と、外部に図示されない負荷、例えばエンコーダの電源回路に接続された出力端子２と、入力側電源ライン３と、出力側電源ライン４と、スイッチングトランジスタ（半導体スイッチング素子）５と、制御トランジスタ（半導体制御素子）６と、降圧用トランジスタ（降圧用半導体制御素子）７と、ＣＰＵ８と、定電圧ダイオード９と、電圧蓄積コンデンサ１０と、ヒューズ１１と、コンデンサ１２と、第１抵抗１３と、第２抵抗１４と、第３抵抗１５と、第４抵抗１６と、第５抵抗１７と、第６抵抗１８と、第７抵抗１９と、第８抵抗２０とからなっている。
【００２０】
そして、入力端子１は、入力側電源ライン３の一端に接続され、出力端子２は、ヒューズ１１を通して出力側電源ライン４の一端に接続される。スイッチングトランジスタ５は、エミッタが入力側電源ライン３の他端に接続され、コレクタが出力側電源ライン４の他端に接続され、エミッタ・コレクタ間にコンデンサ１２が接続され、エミッタ・ベース間に第１抵抗１３が接続される。制御トランジスタ６は、コレクタが第２抵抗１４を通してスイッチングトランジスタ５のベースに接続され、エミッタが直接接地点（基準電位点）に接続され、ベースが第３抵抗１５を通して接地点（基準電位点）に接続される。降圧用トランジスタ７は、コレクタが第４抵抗１６を通して制御トランジスタ６のベースに接続され、エミッタが直接接地点（基準電位点）に接続され、ベースが第７抵抗１９を通して接地点（基準電位点）に接続される。ＣＰＵ８は、第１制御端子８（１）が第６抵抗１８を通して降圧用トランジスタ７のコレクタに接続され、第２制御端子８（２）が第８抵抗２０を通して接地点（基準電位点）に接続される。定電圧ダイオード９は、カソードが第５抵抗１７を通して出力側電源ライン４に接続され、アノードが降圧用トランジスタ７のベースに接続される。電圧蓄積コンデンサ１０は、一端が出力側電源ライン４に接続され、他端が接地点（基準電位点）に接続される。
【００２１】
また、図２は、図１に図示した過電圧保護機能付き電源回路の出力電圧の一例を示す波形図であって、上段波形が過電圧保護機能付き電源回路の出力側電源ライン４のＡ点に得られた出力電圧であり、下段波形が上段波形の一部を拡大して示した出力電圧である。
【００２２】
ここで、図１に図示した過電圧保護機能付き電源回路の動作を、図２に図示した出力電圧を併用して説明する。
【００２３】
この過電圧保護機能付き電源回路は、動作時に入力端子１に電源供給回路から電源電圧が供給され、出力端子２に負荷であるエンコーダの電源回路が接続される。そして、ＣＰＵ８の制御によって第１制御端子８（１）からオン信号（正極性）が出力されると、そのオン信号が第６抵抗１８及び第４抵抗１６を通して制御トランジスタ６のベースに供給され、制御トランジスタ６がオンになるとともに、スイッチングトランジスタ５もオンになる。この状態のとき、入力端子１に供給された電源電圧は、入力側電源ライン３、オン状態のスイッチングトランジスタ５、出力側電源ライン４を通して出力端子２に供給される。
【００２４】
ところで、入力端子１に供給された電源電圧が規定範囲内の電圧、例えば１６Ｖである場合には、出力側電源ライン４のＡ点の電圧、すなわち出力端子２に供給される電圧も規定範囲内の電圧（１６Ｖ）であり、負荷であるエンコーダの電源回路にも規定電圧範囲内の電圧（１６Ｖ）が供給され、エンコーダを正常に動させることができる。そして、出力側電源ライン４のＡ点の電圧が規定範囲内の電圧（１６Ｖ）であるときには、定電圧ダイオード９が非導通になっており、それにより降圧用トランジスタ７がオフになっているので、ＣＰＵ８の第１制御端子８（１）から出力されたオン信号は降圧用トランジスタ７で側路されずに制御トランジスタ６のベースに供給され、前述のように制御トランジスタ６及びスイッチングトランジスタ５がそれぞれオン状態に保持され、その間、入力端子１に供給された電源電圧を規定電圧範囲内の電圧（１６Ｖ）として出力端子２に供給される。
【００２５】
なお、ＣＰＵ８の制御によって第１制御端子８（１）からオフ信号（ゼロ電圧）を出力させると、そのオフ信号が第６抵抗１８及び第４抵抗１６を通して制御トランジスタ６のベースに供給され、制御トランジスタ６をオフにするとともに、スイッチングトランジスタ５もオフにする。この状態のとき、入力端子１に供給された電源電圧は、オフ状態のスイッチングトランジスタ５で阻止され、出力端子２に供給されなくなる。
【００２６】
これまでの説明は、入力端子１に供給された電源電圧が規定電圧範囲内の電圧（１６Ｖ）である場合のときの説明であったが、次に、入力端子１に供給された電源電圧が規定電圧範囲内の電圧（１６Ｖ）よりも高い過電圧、例えば２４Ｖになったときの動作について説明する。
【００２７】
制御トランジスタ６及びスイッチングトランジスタ５がそれぞれオン状態に保持されているとき、入力端子１に供給された電源電圧が規定範囲を超えた過電圧、例えば２４Ｖになった場合は、その過電圧がオンしているスイッチングトランジスタ５を通して出力側電源ライン４に供給されるが、出力側電源ライン４に電圧蓄積コンデンサ１０が接続され、この電圧蓄積コンデンサ１０に過電圧が順次充電されるため、出力側電源ライン４のＡ点の電圧は、図２の下段波形イに示されるように、電圧蓄積コンデンサ１０の容量値Ｃ及び電圧蓄積コンデンサ１０の充電経路の全抵抗値Ｒｃで決まるＣＲ時定数に従って順次上昇する。
【００２８】
そして、Ａ点の電圧が定電圧ダイオード９のツェナ電圧を若干超えた電圧まで上昇すると、定電圧ダイオード９が導通し、降圧用トランジスタ７のベースに順バイアスが与えられて降圧用トランジスタ７がオンになる。このとき、ＣＰＵ８の第１制御端子８（１）から出力されたオン信号はオン状態の降圧用トランジスタ７で側路され、制御トランジスタ６のベースに供給されなくなるので、制御トランジスタ６及びスイッチングトランジスタ５がそれぞれオフ状態になり、入力端子１に供給された電源電圧がオフしたスイッチングトランジスタ５で阻止され、出力側電源ライン４に電源電圧が供給されなくなり、電圧蓄積コンデンサ１０は、電源電圧の充電を停止して放電に移行する。電圧蓄積コンデンサ１０が放電に移行すると、出力側電源ライン４のＡ点の電圧は、図２の下段波形ロに示されるように、電圧蓄積コンデンサ１０の容量値Ｃ及び電圧蓄積コンデンサ１０の放電経路の全抵抗値Ｒｄで決まるＣＲ時定数に従って順次下降する。
【００２９】
電圧蓄積コンデンサ１０の放電によりＡ点の電圧が定電圧ダイオード９のツェナ電圧を若干下回った電圧まで下降すると、定電圧ダイオード９が非導通になり、降圧用トランジスタ７のベースに与えられた順バイアスがなくなって降圧用トランジスタ７がオフになる。この状態になると、ＣＰＵ８の第１制御端子８（１）から出力されたオン信号はオフ状態の降圧用トランジスタ７で側路されずに制御トランジスタ６のベースに供給され、制御トランジスタ６及びスイッチングトランジスタ５がそれぞれオン状態になり、入力端子１に供給された電源電圧がオンしたスイッチングトランジスタ５を通して出力側電源ライン４に供給される。そして、この時点になっても、電源電圧が規定範囲を超えた過電圧、例えば２４Ｖになっていたとすれば、電圧蓄積コンデンサ１０は、それまでの放電を停止して過電圧の充電に移行する。電圧蓄積コンデンサ１０が充電に移行すると、出力側電源ライン４のＡ点の電圧は、図２の下段波形イに示されるように、電圧蓄積コンデンサ１０の容量値Ｃ及び電圧蓄積コンデンサ１０の充電経路の全抵抗値Ｒｃで決まるＣＲ時定数に従って順次下降する。
【００３０】
以下、前述の場合と同様に、電源電圧が規定範囲を超える過電圧、例えば２４Ｖになっている間、定電圧ダイオード９、降圧用トランジスタ７、制御トランジスタ６及びスイッチングトランジスタ５におけるオンオフ状態が一定周期で切り替わり、電圧蓄積コンデンサ１０の充電それに続く放電が繰り返し行われる。そして、電源電圧として規定範囲を超えた過電圧が印加され続け、電圧蓄積コンデンサ１０の充電それに続く放電が繰り返し行われている場合であっても、出力側電源ライン４のＡ点の電圧は、図２の上段波形に示されるように、一定の電圧範囲内、具体的には定電圧ダイオード９のツェナ電圧を若干下回った電圧と若干上回った電圧との間を変動するもので、負荷には、過電圧が直接供給されず、電圧の供給が途切れることなく、規定範囲内にある安定した電圧が供給される。そして、電源電圧として規定範囲を超える過電圧の供給が停止され、規定電圧範囲内の電圧の供給になった場合には、その時点から電源電圧として規定範囲内の電圧が印加されたときの動作に戻る。
【００３１】
この場合、入力側電源ライン３及び出力側電源ライン４には何等直列抵抗が接続されていないので、電源電圧が規定電圧範囲内にあり、スイッチングトランジスタ５がオン状態を持続しているときは、負荷電流値がその直列抵抗の影響を受けずに、規定の負荷電流値が入出力側電源ライン３、４を通して流れ、また、電源電圧が規定電圧範囲を超えた電圧に上昇し、スイッチングトランジスタ５が交互にオンオフ状態になったとき、スイッチングトランジスタ５のオンオフによって出力側電源ライン４の電源電圧が規定電圧範囲内の電圧に降下するので、負荷電流値も規定の負荷電流値になり、スイッチングトランジスタ５の状態に係りなく、負荷電流値が変動することはない。
【００３２】
以上のように、この実施の形態による過電圧保護機能付き電源回路によれば、出力側電源ライン４に過電圧が印加されたとき、その過電圧を安定な所定電圧に電圧変換した状態で負荷に印加することができ、また、スイッチングトランジスタ５及び制御トランジスタ６をＣＰＵ８によって制御するようにしたので、電源電圧のオンオフを高速度で制御してその利便性を高めることができ、さらに、個別部品を用いた回路を用いても高価な定電圧ダイオード９を一個使用しているだけなので、製造コストが安価になる。
【００３３】
また、この実施の形態による過電圧保護機能付き電源回路によれば、電源電圧が規定電圧範囲内にあり、スイッチングトランジスタ５がオン状態になっているとき、規定の負荷電流値が入出力側電源ライン３、４を通して流れ、また、電源電圧が規定電圧範囲を超えた過電圧になり、スイッチングトランジスタ５が交互にオンオフ状態になっているとき、スイッチングトランジスタ５のオンオフによって出力側電源ライン４の電源電圧が規定電圧範囲内の電圧に降下するので、負荷電流値も規定の負荷電流値になり、スイッチングトランジスタ５の状態に係りなく、負荷電流値が変動することはない。
【００３４】
なお、この実施の形態による過電圧保護機能付き電源回路は、出力端子２と出力側電源ライン４との間にヒューズ１１を接続しているので、出力端子２に接続された負荷の電源回路が何等かの原因で短絡した場合、瞬時に流れる大電流によってヒューズ１１が溶断するので、過電圧保護機能付き電源回路内に大電流の通流を持続させることがなく、それにより過電圧保護機能付き電源回路内の素子が熱破壊するのを未然に防ぐことができる。
【００３５】
前記の実施の形態においては、半導体スイッチング素子、半導体制御素子、降圧用半導体制御素子として、それぞれトランジスタ５、６、７を用いた例を挙げて説明したが、本発明における半導体スイッチング素子、半導体制御素子、降圧用半導体制御素子は、それぞれトランジスタを用いたものに限られるものでなく、トランジスタと同等の機能を発揮できるＦＥＴを用いたものであってもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明による過電圧保護機能付き電源回路の実施の形態に係るもので、その具体的な回路構成状態を示す回路図である。
【図２】図１に図示した過電圧保護機能付き電源回路の出力電圧の一例を示す波形図である。
【図３】実開平０５−０７０１４３号に開示された電源スイッチ回路の要部構成を示すブロック図である。
【図４】特開平０９−２４７８５４号に開示された直流電源回路の構成を示す回路図である。
【符号の説明】
【００３７】
１  入力端子
２  出力端子
３  入力側電源ライン
４  出力側電源ライン
５  スイッチングトランジスタ（半導体スイッチング素子）
６  、制御トランジスタ（半導体制御素子）
７  降圧用トランジスタ（降圧用半導体制御素子）
８  ＣＰＵ
９  定電圧ダイオード
１０  電圧蓄積コンデンサ
１１  ヒューズ
１２  コンデンサ
１３  第１抵抗
１４  第２抵抗
１５  第３抵抗
１６  第４抵抗
１７  第５抵抗
１８  第６抵抗
１９  第７抵抗
２０  第８抵抗
【図１】
2006087239.tif 000003
【図２】
2006087239.tif 000004
【図３】
2006087239.tif 000005
【図４】
2006087239.tif 000006