(57)【要約】【課題】  ホットキャリア耐性の劣化を防止することができる半導体装置の製造方法を提供する。【解決手段】  半導体基板１１にフィールド酸化膜１２と、ゲート酸化膜１３ａ，１３ｂと、ゲート電極１４ａ，１４ｂとを形成し、通常のトランジスタ２の素子領域と高耐圧のトランジスタ１の素子領域とに第１の拡散層ｎを形成し、半導体基板１１の表面に酸化膜１６を被覆し、高耐圧のトランジスタ１をマスクとなるフォトレジストＲ３で覆い、その後、酸化膜１６にＲＩＥを行うことによって通常のトランジスタ２側のゲート電極１４ｂにサイドウォール１６ｓを形成し、高耐圧のトランジスタ１側のフォトレジストＲ３及び酸化膜１６に開口部Ｒ４ａを形成し、半導体基板１１にイオン注入を行い、通常のトランジスタ２の素子領域に第２の拡散層ｎ＋を形成し、高耐圧のトランジスタ１側には開口部Ｒ４ａからイオン注入して第２の拡散層ｎ＋を形成する工程と、を有している。【選択図】  図２
2006339429.tif 000002
【特許請求の範囲】
【請求項１】
低電圧で駆動する通常のトランジスタと高耐圧のトランジスタが同一の半導体基板上に形成される半導体装置の製造方法であって、
前記半導体基板にフィールド酸化膜と、ゲート酸化膜と、ゲート電極とを形成する工程と、
前記通常のトランジスタの素子領域と前記高耐圧のトランジスタの素子領域とに第１の拡散層を形成する工程と、
前記半導体基板の表面に酸化膜を被覆する工程と、
前記高耐圧のトランジスタをマスクとなるフォトレジストで覆い、その後、前記酸化膜にＲＩＥを行うことによって前記通常のトランジスタ側の前記ゲート電極にサイドウォールを形成する工程と、
前記高耐圧のトランジスタ側の前記フォトレジスト及び前記酸化膜に開口部を形成する工程と、
前記半導体基板にイオン注入を行い、通常のトランジスタの素子領域に第２の拡散層を形成し、前記高耐圧のトランジスタ側には前記開口部からイオン注入して第２の拡散層を形成する工程と、を有していることを特徴とする半導体装置の製造方法。
【請求項２】
低電圧で駆動する通常のトランジスタと高耐圧のトランジスタが同一の半導体基板上に形成される半導体装置の製造方法であって、
前記半導体基板にフィールド酸化膜と、ゲート酸化膜と、ゲート電極とを形成する工程と、
前記通常のトランジスタの素子領域と前記高耐圧のトランジスタの素子領域とに第１の拡散層を形成する工程と、
前記半導体基板の表面に酸化膜を被覆する工程と、
前記高耐圧のトランジスタをマスクとなる導電性材料で覆い、その後、前記酸化膜にＲＩＥを行うことによって前記通常のトランジスタ側の前記ゲート電極にサイドウォールを形成する工程と、
前記導電性材料を除去し、前記高耐圧のトランジスタを覆う前記酸化膜に開口部を形成する工程と、
前記半導体基板にイオン注入を行い、通常のトランジスタの素子領域に第２の拡散層を形成し、前記高耐圧のトランジスタ側には前記開口部からイオン注入して第２の拡散層を形成する工程と、を有していることを特徴とする半導体装置の製造方法。
【請求項３】
前記高耐圧のトランジスタ側のゲート電極と前記開口部との間隔が、前記サイドウォールの幅よりも大きいことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記開口部が、バッファードフッ酸でエッチングすることによって前記高耐圧のトランジスタ側における前記酸化膜を除去することで形成されていることを特徴とする請求項１から３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
ＬＤＤ構造を採り、前記第１の拡散層としてＬＤＤ拡散層を形成し、前記第２の拡散層としてソースドレイン拡散層を形成することを特徴とする請求項１から４のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、具体的には、通常耐圧のトランジスタと高耐圧のトランジスタとを同一の半導体基板上に備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の高集積化したトランジスタによる半導体集積回路は、ＬＤＤ（Lightly Doped Drain）構造を採用している。ＬＤＤ構造では、低電圧で駆動されるトランジスタが一般的に使用されている。そして、このトランジスタを基本構成とする半導体集積回路に、例えば高耐圧のトランジスタを含む昇圧回路を同一チップ上に搭載した半導体装置が製造されている。このような半導体装置の製造方法を、図５及び図６を参照して説明する。
【０００３】
先ず、図５（ａ）に示すように、半導体基板１１１の表面にフィールド酸化膜１１２をＬＯＣＯＳ(Local Oxidation on Silicon)法により所定の領域に形成する。次に、高耐圧のトランジスタ１０１と通常のトランジスタ１０２のウエル層を半導体基板１１１に形成する。フィールド酸化膜１１２に囲まれた領域のうち、高耐圧のトランジスタ１０１が形成される素子領域と、通常耐圧のトランジスタ１０２が形成される素子領域とに、それぞれ厚さの異なるゲート酸化膜１１３ａ，１１３ｂが形成される。ここで、高耐圧のトランジスタ１０１側に形成されるゲート酸化膜１１３ａが、通常耐圧のトランジスタ１０２側に形成されるゲート酸化膜１１３ｂに比べてより厚い膜厚で形成されている。そして、高耐圧のトランジスタ１０１と通常のトランジスタ１０２に、ポリシリコン膜などによるゲート電極１１４ａ，１１４ｂがそれぞれ形成される。その後、通常のトランジスタ１０２のみにフォトレジストＲ１１が残るようにパターニングをし、該フォトレジストＲ１１，フィールド酸化膜１１２，及び，ゲート電極１１４ａをマスクとして、イオン注入を行い、高耐圧のトランジスタ１０１側に低濃度の不純物によるＬＤＤ拡散層（本図ではｎ層とした。）を形成する。
【０００４】
次に、図５（ｂ）に示すように、通常のトランジスタ１０２のフォトレジストＲ１１を除去するとともに、高耐圧のトランジスタ１０１にフォトレジストＲ１２を残すパターニングを行う。そして、該フォトレジストＲ１２と、フィールド酸化膜１１２と、ゲート電極１１４ｂをマスクとして、イオン注入を行い、通常のトランジスタ１０２に、低濃度の不純物によるＬＤＤ拡散層（本図ではｎ層とした。）を形成し、フォトレジストＲ１２を除去する。
【０００５】
その後、図５（ｃ）に示すように、高耐圧のトランジスタ１０１及び通常のトランジスタ１０２を含め半導体基板１１１の表面を覆うようにＨＴＯ(High Temperature Oxide)などによってＳｉＯ２からなる酸化膜１１６を形成する。次に、図６（ａ）に示すように、ＲＩＥ（反応性イオンエッチング）によって酸化膜１１６を異方性エッチングすることで、それぞれのゲート電極１１４ａ，１１４ｂの両端側面に所定の幅を有するサイドウォール１１６ｓを形成する。サイドウォール１１６ｓを形成した後、図６（ｂ）に示すように、高耐圧のトランジスタ１０１にはフォトレジストＲ１３を設けるとともに、フィールド酸化膜１１２とゲート電極１１４ａとの間に開口を形成し、且つ、該開口がゲート電極１１４ａより適宜離れた位置となるようにパターニングする。そして、高耐圧のトランジスタには、開口からイオン注入（本図ではｎ＋としたが、ｐ＋としてもよい。）を行うことで、ゲート電極１１４ａから離れた位置にソース層及びドレイン層を形成する。一方、通常のトランジスタ１０２は、サイドウォール１１６ｓをマスクとすることによってスペーサとして機能させ、サイドウォール１１６ｓの幅寸法に応じてゲート電極１１４ｂから離れた位置にイオン注入（本図ではｎ＋としたが、ｐ＋としてもよい。）を行うことによってソース層及びドレイン層を形成する。
【０００６】
【特許文献１】特開平７−２３５６７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、図６（ａ）に示すように、従来の半導体装置の製造方法では、サイドウォール１１６ｓが、高耐圧のトランジスタも通常のトランジスタも両方とも同じ酸化膜１１６（図５（ｃ）参照）に同じエッチング工程を施すことによって形成されていた。通常のトランジスタは、その後のｎ＋（又はｐ＋）をイオン注入が十分に半導体基板１１１に打ち込まれるようにするため、サイドウォール形成後のソース層及びドレイン層を形成する部位のＳｉＯ２膜は所定の厚さ範囲に収めることが必要となる。ＳｉＯ２が厚すぎる場合には、イオン注入された不純物が半導体基板１１１の内部に十分に入らなくなることが懸念される。一方、高耐圧のトランジスタでは、ＳｉＯ２膜が所定の厚さ範囲より薄い場合には、ＲＩＥのチャージダメージによりホットキャリア耐性寿命が短くなるといった問題があった。
【０００８】
本発明は、上記事情に鑑みてなされたもので、その目的は、ホットキャリア耐性の劣化を防止することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の上記目的は、低電圧で駆動する通常のトランジスタと高耐圧のトランジスタが同一の半導体基板上に形成される半導体装置の製造方法であって、前記半導体基板にフィールド酸化膜と、ゲート酸化膜と、ゲート電極とを形成する工程と、前記通常のトランジスタの素子領域と前記高耐圧のトランジスタの素子領域とに第１の拡散層を形成する工程と、前記半導体基板の表面に酸化膜を被覆する工程と、前記高耐圧のトランジスタをマスクとなるフォトレジストで覆い、その後、前記酸化膜にＲＩＥを行うことによって前記通常のトランジスタ側の前記ゲート電極にサイドウォールを形成する工程と、前記高耐圧のトランジスタ側の前記フォトレジスト及び前記酸化膜に開口部を形成する工程と、前記半導体基板にイオン注入を行い、通常のトランジスタの素子領域に第２の拡散層を形成し、前記高耐圧のトランジスタ側には前記開口部からイオン注入して第２の拡散層を形成する工程と、を有し、前記高耐圧のトランジスタ側のゲート電極と前記開口部との間隔が、前記サイドウォールの幅よりも大きいことを特徴とする半導体装置の製造方法によって達成される。
【００１０】
本発明の半導体装置の製造方法によれば、通常のトランジスタのみにＲＩＥによって酸化膜からなるサイドウォールを形成するものである。また、通常のトランジスタにサイドウォールを形成する際に、高耐圧のトランジスタがフォトレジストで覆われている状態となり、該高耐圧のトランジスタ側のゲート電極のサイドだけでなく全体を覆うように酸化膜が残存し、ＲＩＥによるプラズマダメージを受けることを防止することができる。こうすれば、製造される半導体装置の、ホットキャリア耐性が劣化することを防止することができる。
【００１１】
また、本発明の上記目的は、低電圧で駆動する通常のトランジスタと高耐圧のトランジスタが同一の半導体基板上に形成される半導体装置の製造方法であって、前記半導体基板にフィールド酸化膜と、ゲート酸化膜と、ゲート電極とを形成する工程と、前記通常のトランジスタの素子領域と前記高耐圧のトランジスタの素子領域とに第１の拡散層を形成する工程と、前記半導体基板の表面に酸化膜を被覆する工程と、前記高耐圧のトランジスタをマスクとなる導電性材料で覆い、その後、前記酸化膜にＲＩＥを行うことによって前記通常のトランジスタ側の前記ゲート電極にサイドウォールを形成する工程と、前記導電性材料を除去し、前記高耐圧のトランジスタを覆う前記酸化膜に開口部を形成する工程と、前記半導体基板にイオン注入を行い、通常のトランジスタの素子領域に第２の拡散層を形成し、前記高耐圧のトランジスタ側には前記開口部からイオン注入して第２の拡散層を形成する工程と、を有していることを特徴とする半導体装置の製造方法によって達成される。
【００１２】
本発明の半導体装置の製造方法によれば、通常のトランジスタにサイドウォールを形成する際には、高耐圧のトランジスタが導電性材料で覆われている状態となるため、ＲＩＥによるプラズマが導電性材料によって遮蔽され、プラズマダメージを受けてしまうことをより一層確実に防止することができる。こうすれば、製造される半導体装置の、ホットキャリア耐性が劣化することを防止することができる。
【００１３】
上記半導体装置の製造方法において、高耐圧のトランジスタ側のゲート電極と開口部との間隔が、サイドウォールの幅よりも大きいことが好ましい。こうすれば、高耐圧のトランジスタのソースドレイン拡散層を、通常のトランジスタ側のソースドレイン拡散層よりもゲート電極から離して形成することができる。
【００１４】
上記半導体装置の製造方法において、開口部が、バッファードフッ酸でエッチングすることによって高耐圧のトランジスタ側における酸化膜を除去することで形成されていることが好ましい。こうすれば、高耐圧のトランジスタの素子領域にイオン注入をする際に、イオンを半導体基板に確実に打ち込むことができるようになる。
上記本発明の半導体装置の製造方法は、ＬＤＤ構造を採る半導体装置に好適であり、この場合、第１の拡散層としてＬＤＤ拡散層を形成し、前記第２の拡散層としてソースドレイン拡散層を形成することで、ＲＩＥによるプラズマダメージを防止し、ホットキャリア耐性が劣化することを防止する効果を得ることができる。
【発明の効果】
【００１５】
本発明によれば、ホットキャリア耐性の劣化を防止することができる半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明にかかる半導体装置の製造方法の第１の実施形態を図面に基づいて詳しく説明する。
図１、図２及び図３は、本実施形態の半導体装置の製造方法の手順を説明する図である。
【００１７】
本実施形態の半導体装置の製造方法によって製造される半導体装置１０は、ＬＤＤ構造を採用するものあり、低電圧で駆動する通常のトランジスタ２と高耐圧のトランジスタ１が同一の半導体基板１１上に構成される
【００１８】
先ず、図１（ａ）に示すように、半導体基板１１の表面にフィールド酸化膜１２をＬＯＣＯＳ法等により、該表面の所定の領域に形成する。その後、高耐圧のトランジスタ１のウエル層と通常のトランジスタ２のウエル層を、図示しないパターニングしたフォトレジストをマスクとしてイオン注入を行い、その後の熱処理による拡散によって形成する。
【００１９】
また、高耐圧のトランジスタ１の周囲のフィールド酸化膜１２の下に、ｐ型不純物（又はｎ型不純物でもよい。）のイオン注入することにより、図示しないチャンネルストッパが形成される。
【００２０】
次に、フィールド酸化膜１２に囲まれた領域のうち、高耐圧のトランジスタ１が形成される素子領域と、通常耐圧のトランジスタ２が形成される素子領域とに、それぞれ厚さの異なるゲート酸化膜１３ａ，１３ｂが形成される。なお、本実施形態において、通常のトランジスタ２側のゲート酸化膜１３ｂの膜厚を、高耐圧のトランジスタ１側のゲート酸化膜１３ａの膜厚より薄く形成することで、イオン注入する際に不純物が半導体基板１１の内部に十分に打ち込まれるようにしている。高耐圧のトランジスタ１側のゲート酸化膜１３ａの膜厚を約３０ｎｍとし、通常のトランジスタ２側のゲート酸化膜１３ｂの膜厚を約９ｎｍとして、どの熱酸化工程により形成してもよい。
【００２１】
高耐圧のトランジスタ１側の素子領域上、及び、通常のトランジスタ２側の素子領域上に、それぞれドープしたポリシリコン膜からなるゲート電極１４ａ，１４ｂを形成する。
【００２２】
次に、図１（ｂ）に示すように、通常のトランジスタ２の素子領域を覆うようにパターニングされたフォトレジストＲ１を形成し、該フォトレジストＲ１とフィールド酸化膜１２とゲート電極１４ａとをマスクとして、高耐圧のトランジスタ１の素子領域にイオン注入（本実施形態においてはｎ型不純物を注入した。）を行い、ＬＤＤ拡散層ｎを形成する。
【００２３】
また、図１（ｃ）に示すように、高耐圧のトランジスタ１の素子領域を覆うようにパターニングされたフォトレジストＲ２を形成し、該フォトレジストＲ２とフィールド酸化膜１２とゲート電極１４ｂとをマスクとして、通常のトランジスタ２の素子領域にイオン注入（本実施形態においてはｎ型不純物を注入した。）を行い、第１の拡散層としてＬＤＤ拡散層ｎを形成する。なお、通常のトランジスタ２側のＬＤＤ拡散層ｎを、高耐圧のトランジスタ１側のＬＤＤ拡散層ｎより先に形成する手順としてもよい。
【００２４】
次に、図２（ａ）に示すように、ＬＤＤ拡散層ｎが形成された半導体基板１１の表面を覆うように、ＨＴＯ(High Temperature Oxide)などによってＳｉＯ２からなる酸化膜１６を形成する。
【００２５】
その後、図２（ｂ）に示すように、酸化膜１６上の高耐圧のトランジスタ１側の領域を覆うようにパターニングされたフォトレジストＲ３を形成する。そして、通常のトランジスタ２側の、フォトレジストＲ３に覆われていない領域をＲＩＥによって酸化膜１６をエッチングする。こうして、図２（ｃ）に示すように、通常のトランジスタ２側のゲート電極１４ｂの両端側面（図中左右端部の側面）に、残存した酸化膜１６によってなるサイドウォール１６ｓが形成される。また、このとき、通常のトランジスタ２のゲート酸化膜１３ｂがゲート電極１４ｂ及びサイドウォール１６ｓの下方を除き、除去される。本実施形態における作用及び効果については後述する。
【００２６】
以下に、ソース層及びドレイン拡散層を形成する手順を説明する。
図３（ａ）に示すように、酸化膜１６が被覆された高耐圧のトランジスタ１及び通常のトランジスタ２に、第２の拡散層として機能する高耐圧のトランジスタ１のソース拡散層及びドレイン層（以下、総称してソースドレイン層ともいう。）が形成されるべき箇所を開口するようにパターニングされたフォトレジストＲ４を、マスクとして形成する。
【００２７】
図３（ｂ）に示すように、フォトレジストＲ４の開口部Ｒ４ａから露呈する、酸化膜１６をバッファードＨＦ（バッファードフッ酸）によりエッチングし、除去する。こうして、高耐圧のトランジスタ１側の酸化膜１６に開口部１６ａが形成される。そして、フォトレジストＲ４を除去した後、高耐圧のトランジスタ１における、酸化膜１６より露呈した半導体基板１１の表面と、通常のトランジスタ２における、ゲート電極１４ｂとフィールド酸化膜１２とで囲まれた領域にｎ＋不純物（ｐ＋不純物を用いてもよい。）をイオン注入し、ソースドレイン層ｎ＋を形成する。こうすれば、高耐圧のトランジスタ１の素子領域にイオン注入をする際に、不純物イオンを半導体基板１１に確実に打ち込むことができるようになる。
【００２８】
こうして、低電圧で駆動する通常のトランジスタ２と高耐圧のトランジスタ１が同一の半導体基板１１上に形成され、ＬＤＤ構造を採る半導体装置１０を得ることができる。
【００２９】
本実施形態の半導体装置の製造方法において、高耐圧のトランジスタ１側のゲート電極１４ａと酸化膜１６の開口部１６ａとの間隔が、サイドウォールの幅よりも大きいことが好ましい。こうすれば、高耐圧のトランジスタ１のソースドレイン拡散層ｎ＋を、通常のトランジスタ２側のソースドレイン拡散層ｎ＋よりもゲート電極１４ａから離した位置に形成することができる。
【００３０】
本実施形態の半導体装置の製造方法によれば、図２（ｃ）に示すように、通常のトランジスタ２のみにＲＩＥによって酸化膜１６からなるサイドウォール１６ｓを形成するものである。また、通常のトランジスタ２側のゲート電極１４ｂにサイドウォール１６ｓを形成する際に、高耐圧のトランジスタ１がフォトレジストＲ３で覆われている状態となり、ゲート電極１４ａの両端側面だけでなく全体を覆うように酸化膜１６が残存した状態が保持され、ＲＩＥによるプラズマダメージを受けることを防止することができる。こうすれば、製造される半導体装置１０のホットキャリア耐性が劣化することを防止することができる。
【００３１】
次に、本発明にかかる半導体装置の製造方法の第２の実施形態を図面に基づいて詳しく説明する。図４は、本実施形態の半導体装置の製造方法の手順を説明する図である。なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
【００３２】
本実施形態において、半導体装置１０は、通常のトランジスタ２と高耐圧のトランジスタ１とを同一の半導体基板１１に設ける構成であり、該半導体基板１１にフィールド酸化膜１２、ゲート電極１４ａ，１４ｂ、ＬＤＤ拡散層ｎを形成する方法及び手順については、上記実施形態と同様であるため、省略する。
【００３３】
図４（ａ）に示すように、ＬＤＤ拡散層ｎが形成された半導体基板１１の表面に、ＨＴＯ(High Temperature Oxide)などによってＳｉＯ２からなる酸化膜１６を形成する。そして、高耐圧のトランジスタ１の素子領域上に酸化膜１６を介してポリシリコンなどの導電性材料２１によって被覆する。その後、この導電性材料２１をマスクとして、該導電性材料２１に覆われていない通常のトランジスタ２の素子領域上に形成された酸化膜１６を、ＲＩＥによってエッチングし、除去する。
【００３４】
こうして、図４（ｂ）に示すように、酸化膜１６の一部をゲート電極１４ｂの両端側面に残存させることで、該酸化膜１６よりなるサイドウォール１６ｓを形成する。サイドウォール１６ｓを形成後、導電性材料２１が除去される。そして、上記実施形態の図３で示す手順と同様に、高耐圧のトランジスタ１側の酸化膜１６に開口部１６ａを形成し、所定の位置にソースドレイン拡散層ｎ＋を形成することで、半導体装置１０を製造することができる。
【００３５】
上記半導体装置の製造方法によれば、通常のトランジスタ２にサイドウォール１６ｓを形成する際には、高耐圧のトランジスタ１が導電性材料２１で覆われている状態となるため、ＲＩＥによるプラズマが導電性材料２１によって遮蔽され、プラズマダメージを受けてしまうことをより一層確実に防止することができる。こうすれば、製造される半導体装置１０の、ホットキャリア耐性が劣化することを防止することができる。
【図面の簡単な説明】
【００３６】
【図１】半導体基板に、フィールド酸化膜、ゲート酸化膜、ゲート電極及びＬＤＤ拡散膜を形成する手順を説明する図である。
【図２】通常のトランジスタ側のゲート電極にサイドウォールを形成する手順を説明する図である。
【図３】高耐圧のトランジスタ及び通常のトランジスタに、ソースドレイン拡散層を形成する手順を説明する図である。
【図４】本発明に係る半導体装置の製造方法の他の実施形態の手順を説明する図である。
【図５】従来の半導体装置の製造方法の手順を説明する図である。
【図６】従来の半導体装置の製造方法の手順を説明する図である。
【符号の説明】
【００３７】
１    高耐圧のトランジスタ
２    通常のトランジスタ
１０    半導体装置
１１    半導体基板
１２    フィールド酸化膜
１３ａ，１３ｂ    ゲート酸化膜
１４ａ，１４ｂ    ゲート電極
１６    酸化膜
２１    導電性材料
Ｒ１〜Ｒ４    フォトレジスト
ｎ    ＬＤＤ拡散層（第１の拡散層）
ｎ＋    ソースドレイン拡散層（第２の拡散層）
【図１】
2006339429.tif 000003
【図２】
2006339429.tif 000004
【図３】
2006339429.tif 000005
【図４】
2006339429.tif 000006
【図５】
2006339429.tif 000007
【図６】
2006339429.tif 000008