(57)【要約】      （修正有）【課題】  主電源をオン・オフするためのスイッチを１つ以上備えた電子機器において、サブＣＰＵを使用せず、簡単な回路構成で主電源のオン・オフを制御できるようにする。【解決手段】  スイッチの操作によって生じる電圧レベルを検出してレベル検出信号を出力するとともに、電圧レベルの立ち上がり又は立ち下がりをエッジ情報として検出し、エッジ検出信号とレベル検出信号に基づいて、操作されたスイッチに対応するフラグ情報をフラグ情報格納手段に格納し、又、エッジ検出信号に応じて機器全体を制御するメインプロセッサに電力供給を開始するとともに起動信号を送出し、メインプロセッサはフラグ情報格納手段に格納したフラグ情報を読み出して、操作されたスイッチを判別、スイッチのチャタリングを判定して主電源がオン又はオフとなるように制御し、制御が完了するとフラグ情報格納手段に格納したフラグ情報をリセットさせるとともに、電力供給を停止させる。【選択図】  図１
2006018574.tif 000002
【特許請求の範囲】
【請求項１】
主電源をオン・オフするためのスイッチを１つ以上備えた電子機器の電源制御回路であって、
前記スイッチの操作によって生ずる電圧レベルを検出してレベル検出信号を出力するレベル検出手段及び前記電圧レベルの変化時の立ち上がり又は立ち下がりをエッジ情報として検出してエッジ検出信号を出力するエッジ検出手段を、各スイッチごとに設け、
前記エッジ検出手段から出力されるエッジ検出信号に応じて機器全体を制御するメインプロセッサに対する電力供給を開始し、該メインプロセッサの制御に従って前記電力供給を停止する電力供給制御手段と、
前記電力供給制御手段による電力供給の開始を検知して前記メインプロセッサを起動するための起動信号を送出するプロセッサ起動手段と、
前記エッジ検出手段から出力されるエッジ検出信号と前記レベル検出手段から出力されるレベル検出信号に基づいて、前記操作されたスイッチに対応するフラグ情報をセットして格納し、前記メインプロセッサの制御に従って、前記格納したフラグ情報の送出やリセットを行うフラグ情報格納手段と、を備えていること
を特徴とする電源制御回路。
【請求項２】
前記エッジ検出手段は、前記フラグ情報格納手段に格納されたフラグ情報がリセットされるまでの間、前記エッジ情報の検出を実行しないこと
を特徴とする請求項１に記載の電源制御回路。
【請求項３】
主電源をオン・オフするためのスイッチを１つ以上備えた電子機器であって、
前記スイッチの操作によって生ずる電圧レベルを検出してレベル検出信号を出力するレベル検出手段及び前記電圧レベルの変化時の立ち上がり又は立ち下がりをエッジ情報として検出してエッジ検出信号を出力するエッジ検出手段を、各スイッチごとに設け、
機器全体を制御するメインプロセッサに対して電力供給する電力供給制御手段と、
前記メインプロセッサを起動するための起動信号を送出するプロセッサ起動手段と、
前記スイッチの操作に対応するフラグ情報をセットして格納するフラグ情報格納手段と、を備え、
前記スイッチの操作が実行されると、
前記レベル検出手段は、前記電圧レベルを検出してレベル検出信号を出力し、又、前記エッジ検出手段は、前記エッジ情報を検出してエッジ検出信号を出力し、
前記電力供給制御手段は、前記出力されたエッジ検出信号に応じて前記メインプロセッサに電力供給を開始し、
前記フラグ情報格納手段は、前記出力されたエッジ検出信号及びレベル検出信号に基づいて、前記操作されたスイッチに対応するフラグ情報をセットして格納し、
前記プロセッサ起動手段は、前記電力供給制御手段による電力供給の開始を検知して前記起動信号を送出し、
前記メインプロセッサは、前記プロセッサ起動手段から送出された起動信号によって起動して、前記フラグ情報格納手段に格納したフラグ情報を読み出し、該読み出したフラグ情報に基づいて、操作されたスイッチを判別するとともに、該判別したスイッチのチャタリングを判定して前記主電源をオン又はオフとなるように制御し、該制御が完了すると、前記フラグ情報格納手段に格納したフラグ情報をリセットさせるとともに、前記電力供給制御手段による電力供給を停止させること
を特徴とする電子機器。
【請求項４】
前記エッジ検出手段は、前記フラグ情報格納手段に格納されたフラグ情報がリセットされるまでの間、前記エッジ情報の検出を実行しないこと
を特徴とする請求項３に記載の電子機器。
【請求項５】
前記メインプロセッサの制御によって、前記主電源をオン又はオフ状態のまま保持することができる機能を備えていること
を特徴とする請求項３に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御回路及び電子機器に関するものである。詳細は、サブＣＰＵを使用せずに、複数のスイッチによる主電源のオン・オフを制御できる電源制御回路及び電子機器に関するものである。
【背景技術】
【０００２】
従来技術の電子機器においては、一般的にメインＣＰＵ（Central Processing Unit）に比べて消費電力が少ないサブＣＰＵを用い、主電源をオン・オフするスイッチやキー（以下、電源スイッチ）の操作を検出して主電源回路のオン・オフ制御を行っている。また、このサブＣＰＵによって、予め設定した時刻に主電源をオン・オフさせるなど、さまざまな電源制御機能を実現することもできる。
【０００３】
例えば、サブＣＰＵにローカルメモリを付加し、これらによって刻時機構の時刻データを読み取り、その値に従い電源起動信号を生成し、この電源起動信号によりＡＣ入力ラインを開閉して予め設定された時刻にシステムの電源を立ち上げる装置などが考案されている（特許文献１参照）。
【特許文献１】特許第２５０７３３６号公報（第２頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、携帯用の電子機器などでは、サブＣＰＵの消費電力も無視できず、又、サブＣＰＵを搭載すると製造コストも増加してしまうという問題がある。
【０００５】
そこで、サブＣＰＵを用いずに主電源回路のオン・オフ制御を行う手法も存在するが、複数の電源スイッチによって主電源をオン・オフできる機器では、操作されたスイッチの判別やスイッチが操作されたときに発生する接点のばたつき（以下、チャタリング）を判別するための回路構成が非常に複雑になってしまうという欠点がある。
【０００６】
更に、種類の異なる電源スイッチ（例えば、プッシュ式スイッチとスライド式スイッチ）で構成されている場合は、サブＣＰＵがないと主電源回路のオン・オフ制御を実現することが非常に困難であるという問題がある。
【０００７】
従って、複数のスイッチにより主電源をオン・オフすることができる電子機器において、サブＣＰＵを使用せず、且つ、簡単な回路構成で主電源のオン・オフを制御できるようにすることに解決しなければならない課題を有する。
【課題を解決するための手段】
【０００８】
前記課題を解決するため、本発明に係る電源制御回路及び電子機器は次のような構成にすることである。
【０００９】
（１）主電源をオン・オフするためのスイッチを１つ以上備えた電子機器の電源制御回路であって、前記スイッチの操作によって生ずる電圧レベルを検出してレベル検出信号を出力するレベル検出手段及び前記電圧レベルの変化時の立ち上がり又は立ち下がりをエッジ情報として検出してエッジ検出信号を出力するエッジ検出手段を各スイッチごとに設け、前記エッジ検出手段から出力されるエッジ検出信号に応じて機器全体を制御するメインプロセッサに対する電力供給を開始し、該メインプロセッサの制御に従って前記電力供給を停止する電力供給制御手段と、前記電力供給制御手段による電力供給の開始を検知して前記メインプロセッサを起動するための起動信号を送出するプロセッサ起動手段と、前記エッジ検出手段から出力されるエッジ検出信号と前記レベル検出手段から出力されるレベル検出信号に基づいて、前記操作されたスイッチに対応するフラグ情報をセットして格納し、前記メインプロセッサの制御に従って、前記格納したフラグ情報の送出やリセットを行うフラグ情報格納手段と、を備えていることを特徴とする電源制御回路。
（２）前記エッジ検出手段は、前記フラグ情報格納手段に格納されたフラグ情報がリセットされるまでの間、前記エッジ情報の検出を実行しないことを特徴とする（１）に記載の電源制御回路。
【００１０】
（３）主電源をオン・オフするためのスイッチを１つ以上備えた電子機器であって、
前記スイッチの操作によって生ずる電圧レベルを検出してレベル検出信号を出力するレベル検出手段及び前記電圧レベルの変化時の立ち上がり又は立ち下がりをエッジ情報として検出してエッジ検出信号を出力するエッジ検出手段を、各スイッチごとに設け、機器全体を制御するメインプロセッサに対して電力供給する電力供給制御手段と、前記メインプロセッサを起動するための起動信号を送出するプロセッサ起動手段と、前記スイッチの操作に対応するフラグ情報をセットして格納するフラグ情報格納手段と、を備え、前記スイッチの操作が実行されると、前記レベル検出手段は、前記電圧レベルを検出してレベル検出信号を出力し、又、前記エッジ検出手段は、前記エッジ情報を検出してエッジ検出信号を出力し、前記電力供給制御手段は、前記出力されたエッジ検出信号に応じて前記メインプロセッサに電力供給を開始し、前記フラグ情報格納手段は、前記出力されたエッジ検出信号及びレベル検出信号に基づいて、前記操作されたスイッチに対応するフラグ情報をセットして格納し、前記プロセッサ起動手段は、前記電力供給制御手段による電力供給の開始を検知して前記起動信号を送出し、前記メインプロセッサは、前記プロセッサ起動手段から送出された起動信号によって起動して、前記フラグ情報格納手段に格納したフラグ情報を読み出し、該読み出したフラグ情報に基づいて、操作されたスイッチを判別するとともに、該判別したスイッチのチャタリングを判定して前記主電源をオン又はオフとなるように制御し、該制御が完了すると、前記フラグ情報格納手段に格納したフラグ情報をリセットさせるとともに、前記電力供給制御手段による電力供給を停止させることを特徴とする電子機器。
（４）前記エッジ検出手段は、前記フラグ情報格納手段に格納されたフラグ情報がリセットされるまでの間、前記エッジ情報の検出を実行しないことを特徴とする（３）に記載の電子機器。
（５）前記メインプロセッサの制御によって、前記主電源をオン又はオフ状態のまま保持することができる機能を備えていることを特徴とする（３）に記載の電子機器。
【００１１】
上記構成とすることにより、スイッチの操作が実行されると、各スイッチごとに設けたレベル検出手段及びエッジ検出手段によって、スイッチ操作で生じる電圧レベルを検出してレベル検出信号を出力し、又、電圧レベルの変化時のエッジ情報を検出してエッジ検出信号を出力し、このエッジ検出信号とレベル検出信号に基づいて、操作されたスイッチに対応するフラグ情報をセットしてフラグ情報格納手段に格納するので、主電源をオン・オフするためのスイッチを複数個備えた機器であっても、サブＣＰＵを使用することなく、操作されたスイッチ及びそのチャタリング状態を判別するための情報を得ることができる。
【００１２】
また、エッジ検出手段から出力されるエッジ検出信号に応じて、電力供給制御手段が機器全体を制御するメインプロセッサに電力供給を開始し、プロセッサ起動手段から起動信号を送出してメインプロセッサを起動させ、メインプロセッサがフラグ情報格納手段に格納したフラグ情報に基づいて主電源のオン・オフを制御し、制御が完了すると電力供給制御手段からの電力供給を停止させるので、サブＣＰＵを使用することなく、主電源のオン・オフを制御することができる。
【発明の効果】
【００１３】
本発明では、複数のスイッチで主電源をオン・オフする機器であっても、サブＣＰＵを使用することなく、どのスイッチによる操作であるのかを判別し、このスイッチの操作がチャタリングであるのか判定して、主電源のオン・オフを制御することができるので、サブＣＰＵ及びサブＣＰＵに関連する部品が不要となり、基板面積を小さくして小型化及び低コスト化を実現し、且つ、スイッチ操作を検出するまでの待機時の消費電力を大幅に低減することができるという優れた効果を奏するものであり、特に、携帯機器などの小型の電子機器には大きなメリットになる。
【発明を実施するための最良の形態】
【００１４】
次に、本発明の電源制御回路及び電子機器による実施の形態について図面を参照して説明する。但し、図面は専ら解説のためのものであって、本発明の技術的範囲を限定するものではない。
【実施例】
【００１５】
図１は、本発明に係る電子機器において、電源制御回路を中心とした主要部の構成を簡略化して示したブロック図であり、第１の電源スイッチ１０、第２の電源スイッチ２０、電源制御回路１００、電源２００、ＣＰＵ（Central Processing Unit）３００などを備えている。
【００１６】
第１の電源スイッチ１０（以下、電源ＳＷ１）及び第２の電源スイッチ２０（以下、電源ＳＷ２）は、機器の主電源（主電源回路）をオン・オフすることができるスイッチである。
【００１７】
電源制御回路１００は、ＳＷ検出部１１０、レジスタ１２０、制御部１３０、電源供給部１４０、リセット部１５０などから構成される。
【００１８】
電源制御回路１００のＳＷ検出部１１０は、図２に例示するような、レベル検出部１１１ａ/１１１ｂ、エッジ情報検出部１１２ａ/１１２ｂ、制御部１１３、信号入出力インターフェース１１４（以下、ＳＩＯ_ I/F１１４）、ＯＲ回路１１５、ラッチ１１６など論理素子で構成されている。
【００１９】
そして、電源スイッチ（電源ＳＷ１/ＳＷ２）が操作されると、レベル検出部１１１ａ/１１１ｂ（例えば、コンパレータ）によって、この電源スイッチ操作による所定の電圧レベルを検出するとレベル検出信号をレジスタ１２０に出力し、又、エッジ情報検出部１１２ａ/１１２ｂ（例えば、ラッチ）によって、電圧レベルの変化時の立ち上がり又は立ち下がり（以下、エッジ情報）を検出するとエッジ検出信号をレジスタ１２０及び制御部１３０に出力する。
【００２０】
なお、ＳＷ検出部１１０において、レベル検出部１１１ａ/１１１ｂは、常時、電圧レベルの検出動作を実行できる状態となっているが、エッジ情報検出部１１２ａ/１１２ｂは、ＣＰＵ３００によってレジスタ１２０に格納されている情報がクリアされるまでの間、エッジ情報の検出動作を実行しないようになっており、複数の電源スイッチがある場合に、エッジ情報の検出の有無によって、どのスイッチが操作されたのかを判別することができる。
【００２１】
また、ＳＷ検出部１１０における電圧レベルやエッジ情報の検出時間は、任意に設定することが可能である。
【００２２】
電源制御回路１００のレジスタ１２０は、ＳＷ検出部１１０から出力されるレベル検出信号及びエッジ検出信号に基づき、操作された電源スイッチに対応するフラグ情報（レベルフラグ,エッジフラグ）をセットして格納する。また、ＣＰＵ３００の制御に従い、格納しているフラグ情報（レベルフラグ,エッジフラグ）を送出したり、格納しているフラグ情報（レベルフラグ,エッジフラグ）をリセットする。
【００２３】
電源制御回路１００の制御部１３０は、ＳＷ検出部１１０からの出力されるエッジ検出信号によって電源供給部１４０の制御を開始し、又、ＳＷ検出部１１０のエッジ情報の検出動作を停止させる。また、ＣＰＵ３００の制御に従って、電源供給部１４０の制御を停止させ、ＳＷ検出部１１０の検出動作を再開させる。
【００２４】
電源制御回路１００の電源供給部１４０は、例えば、ＤＣ−ＤＣコンバーターやリニアレギュレーター等を備えており、制御部１３０の制御に従って、電源２００から給電される所定の電力をＣＰＵ３００に供給し、又、所定の制御が終了するとＣＰＵ３００への電力供給を停止する。
【００２５】
電源制御回路１００のリセット部１５０は、電源供給部１４０からの給電開始を検知し、所定の電圧レベルになると、ＣＰＵ３００を起動させるための起動信号を送出する。
【００２６】
電源２００は、電源スイッチ（電源ＳＷ１/ＳＷ２）の操作を検出するために必要な最小限の電力を電源制御回路１００に常時供給している。また、電源供給部１４０を介して機器の主電源（主電源回路）のオン・オフを制御するために必要な電力をＣＰＵ３００に供給する。
【００２７】
ＣＰＵ３００は、機器全体を制御するメインプロセッサ（マイクロプロセッサ）であり、電源制御回路１００のリセット部１５０からの起動信号を受信すると動作を開始し、電源制御回路１００のレジスタ１２０に格納されているフラグ情報（レベルフラグ,エッジフラグ）を読み出し、このフラグ情報に基づいて、操作された電源スイッチを判別し、判別した電源スイッチがチャタリングであるか否かを判定して、主電源（主電源回路）のオン・オフを制御することができる。
【００２８】
そして、主電源（主電源回路）のオン・オフ制御が終了すると、電源制御回路１００のレジスタ１２０に制御信号を送って格納しているフラグ情報をリセットさせ、又、電源制御回路１００の制御部１３０に制御信号を送って電源供給部１４０からの給電を停止させる。
【００２９】
また、主電源の状態（オン又はオフ状態）を強制的にロックできるようにすることも可能であり、このとき、ＣＰＵ３００は、フラグ情報の判定による主電源のオン・オフ制御を停止し、現在の主電源の状態（オン又はオフ状態）を保持しつづける。
【００３０】
続いて、図１に示した電子機器の電源制御回路の動作について、図３のフローチャートを参照しながら説明する。
【００３１】
電源制御回路１００のＳＷ検出部１１０は、電源スイッチ（電源ＳＷ１/ＳＷ２）の操作が行われるまでの間、待機状態となっている（ＳＴ１０１）。
【００３２】
電源ＳＷ１又は電源ＳＷ２が操作されると、電源制御回路１００のＳＷ検出部１１０は、電圧レベル及びエッジ情報の検出を開始する（ＳＴ１０１→ＳＴ１０２）。
【００３３】
ＳＷ検出部１１０によって電圧レベル及びエッジ情報が検出されると、レベル検出信号及びエッジ検出信号をレジスタ１２０に出力する（ＳＴ１０２）。
【００３４】
レジスタ１２０では、ＳＷ検出部１１０から出力されるレベル検出信号及びエッジ検出信号に基づいて、操作された電源スイッチに対応するフラグ情報（レベルフラグ,エッジフラグ）をセットして格納する（ＳＴ１０３）。
【００３５】
また、制御部１３０では、ＳＷ検出部１１０から出力されたエッジ検出信号に応じて電源供給部１４０の制御を開始し、電源供給部１４０は、電源２００からの所定の電力をＣＰＵ３００へ供給する（ＳＴ１０４）。
【００３６】
電源供給部１４０からの給電が開始されると、リセット部１５０は、給電開始を検知して、所定の電圧レベルになるとＣＰＵ３００を起動させるための起動信号を送出する（ＳＴ１０５）。
【００３７】
ＣＰＵ３００は、リセット部１５０からの起動信号によって起動し、レジスタ１２０に格納されているフラグ情報（レベルフラグ,エッジフラグ）を読み出す（ＳＴ１０６、ＳＴ１０７）。
【００３８】
ＣＰＵ３００は、このフラグ情報のエッジフラグにより、操作された電源スイッチを判別し、フラグ情報のレベルフラグにより、判別した電源スイッチの操作がチャタリングであるか否かを判定する（ＳＴ１０８）。
【００３９】
電源スイッチの操作がチャタリングであると判定した場合、ＣＰＵ３００は、主電源の状態（オン又はオフ状態）を変更せず、レジスタ１２０に制御信号を送って格納しているフラグ情報をリセットさせる（ＳＴ１０８→ＳＴ１０９）。
【００４０】
次に、ＣＰＵ３００は、制御部１３０に制御信号を送って電源供給部１４０の電力供給を停止させる（ＳＴ１０９→ＳＴ１１２）。
【００４１】
そして、再びステップＳＴ１０１の処理に戻り、電源スイッチ（電源ＳＷ１/ＳＷ２）が操作されるまでの間、待機状態となる（ＳＴ１１２→ＳＴ１０１）。
【００４２】
一方、ステップＳＴ１０８の処理において、電源スイッチの操作がチャタリングでないと判定した場合、ＣＰＵ３００は、主電源の状態（オン又はオフ状態）に応じて、主電源をオン又はオフに制御する（ＳＴ１０８→ＳＴ１１０）。
【００４３】
主電源のオン・オフ制御が完了すると、ＣＰＵ３００は、レジスタ１２０に制御信号を送って格納しているフラグ情報をリセットさせる（ＳＴ１１１）。
【００４４】
続いて、ＣＰＵ３００は、制御部１３０に制御信号を送って電源供給部１４０の電力供給を停止させる（ＳＴ１１２）。
【００４５】
そして、再びステップＳＴ１０１の処理に戻り、電源スイッチ（電源ＳＷ１/ＳＷ２）が操作されるまでの間、待機状態となる（ＳＴ１１２→ＳＴ１０１）。
【００４６】
なお、誤操作などにより主電源の状態が変化しないように、ＣＰＵ３００の制御によって、フラグ情報の判定とは無関係に主電源の状態（オン又はオフ状態）を現状のままロック（保持）させることも可能である。
【００４７】
続いて、図４を参照しながら、操作された電源スイッチを判別し、チャタリング判定して、主電源のオン・オフを制御するときの様子を具体的に説明する。
【００４８】
図４は、レジスタ１２０に格納されているフラグ情報（レベルフラグ,エッジフラグ）と、チャタリング判定及び主電源のオン・オフ制御との対応関係を示したものである。
【００４９】
図４（ａ）は、電源スイッチ（電源ＳＷ１/ＳＷ２）を操作して主電源をオンする場合について示したものである。
【００５０】
レジスタ１２０に格納されているフラグ情報が「Ａ0」状態の場合、電源ＳＷ１のエッジフラグが「１」,電源ＳＷ２のエッジフラグが「０」,電源ＳＷ１のレベルフラグが「０」,電源ＳＷ２のレベルフラグが「−」（ノーケア）となっている。
【００５１】
このとき、ＣＰＵ３００は、電源ＳＷ１のエッジフラグがセットされているので、電源ＳＷ１の操作であることを判別し、電源ＳＷ１のレベルフラグがセットされていないので、スイッチ操作による所定の電圧レベルが所定時間検出されなかった状態であると判定することができる。
【００５２】
すなわち、ＣＰＵ３００は、電源ＳＷ１による操作が完了（メイク）していないチャタリングであると判定して主電源はオンにしない。
【００５３】
また、レジスタ１２０に格納されているフラグ情報が「Ｂ0」状態の場合、電源ＳＷ１のエッジフラグが「１」,電源ＳＷ２のエッジフラグが「０」,電源ＳＷ１のレベルフラグが「１」,電源ＳＷ２のレベルフラグが「−」（ノーケア）となっている。
【００５４】
このとき、ＣＰＵ３００は、電源ＳＷ１のエッジフラグがセットされているので、電源ＳＷ１の操作であることを判別し、電源ＳＷ１のレベルフラグもセットされているので、スイッチ操作による所定の電圧レベルを所定時間検出した状態であると判定することができる。
【００５５】
すなわち、ＣＰＵ３００は、電源ＳＷ１による操作が完了（メイク）したものと判定して主電源をオンにする。
【００５６】
また、レジスタ１２０に格納されているフラグ情報が「Ｃ0」状態の場合、電源ＳＷ１のエッジフラグが「０」,電源ＳＷ２のエッジフラグが「１」,電源ＳＷ１のレベルフラグが「−」（ノーケア）,電源ＳＷ２のレベルフラグが「０」となっている。
【００５７】
このとき、ＣＰＵ３００は、電源ＳＷ２のエッジフラグがセットされているので、電源ＳＷ２の操作であることを判別し、電源ＳＷ２のレベルフラグがセットされていないので、スイッチ操作による所定の電圧レベルが所定時間検出されなかった状態であると判定することができる。
【００５８】
すなわち、ＣＰＵ３００は、電源ＳＷ２による操作が完了（メイク）していないチャタリングであると判定して主電源はオンにしない。
【００５９】
また、レジスタ１２０に格納されているフラグ情報が「Ｄ0」状態の場合、電源ＳＷ１のエッジフラグが「０」,電源ＳＷ２のエッジフラグが「１」,電源ＳＷ１のレベルフラグが「−」（ノーケア）,電源ＳＷ２のレベルフラグが「１」となっている。
【００６０】
このとき、ＣＰＵ３００は、電源ＳＷ２のエッジフラグがセットされているので、電源ＳＷ２の操作であることを判別し、電源ＳＷ２のレベルフラグもセットされているので、スイッチ操作による所定の電圧レベルを所定時間検出した状態であると判定することができる。
【００６１】
すなわち、ＣＰＵ３００は、電源ＳＷ２による操作が完了（メイク）したものと判定して主電源をオンにする。
【００６２】
図４（ｂ）は、電源スイッチ（電源ＳＷ１/ＳＷ２）を操作して主電源をオフする場合について示したものである。
【００６３】
レジスタ１２０に格納されているフラグ情報が「Ａ1」状態の場合、電源ＳＷ１のエッジフラグが「１」,電源ＳＷ２のエッジフラグが「０」,電源ＳＷ１のレベルフラグが「０」,電源ＳＷ２のレベルフラグが「−」（ノーケア）となっている。
【００６４】
このとき、ＣＰＵ３００は、電源ＳＷ１のエッジフラグがセットされているので、電源ＳＷ１の操作であることを判別し、電源ＳＷ１のレベルフラグがセットされていないので、スイッチ操作による所定の電圧レベルが所定時間検出されなかった状態であると判定することができる。
【００６５】
すなわち、ＣＰＵ３００は、電源ＳＷ１による操作が完了（メイク）していないチャタリングであると判定して主電源はオフにしない。
【００６６】
また、レジスタ１２０に格納されているフラグ情報が「Ｂ1」状態の場合、電源ＳＷ１のエッジフラグが「１」,電源ＳＷ２のエッジフラグが「０」,電源ＳＷ１のレベルフラグが「１」,電源ＳＷ２のレベルフラグが「−」（ノーケア）となっている。
【００６７】
このとき、ＣＰＵ３００は、電源ＳＷ１のエッジフラグがセットされているので、電源ＳＷ１の操作であることを判別し、電源ＳＷ１のレベルフラグもセットされているので、スイッチ操作による所定の電圧レベルを所定時間検出した状態であると判定することができる。
【００６８】
すなわち、ＣＰＵ３００は、電源ＳＷ１による操作が完了（メイク）したものと判定して主電源をオフにする。
【００６９】
また、レジスタ１２０に格納されているフラグ情報が「Ｃ1」状態の場合、電源ＳＷ１のエッジフラグが「０」,電源ＳＷ２のエッジフラグが「１」,電源ＳＷ１のレベルフラグが「−」（ノーケア）,電源ＳＷ２のレベルフラグが「０」となっている。
【００７０】
このとき、ＣＰＵ３００は、電源ＳＷ２のエッジフラグがセットされているので、電源ＳＷ２の操作であることを判別し、電源ＳＷ２のレベルフラグがセットされていないので、スイッチ操作による所定の電圧レベルが所定時間検出されなかった状態であると判定することができる。
【００７１】
すなわち、ＣＰＵ３００は、電源ＳＷ２による操作が完了（メイク）していないチャタリングであると判定して主電源はオフにしない。
【００７２】
また、レジスタ１２０に格納されているフラグ情報が「Ｄ1」状態の場合、電源ＳＷ１のエッジフラグが「０」,電源ＳＷ２のエッジフラグが「１」,電源ＳＷ１のレベルフラグが「−」（ノーケア）,電源ＳＷ２のレベルフラグが「１」となっている。
【００７３】
このとき、ＣＰＵ３００は、電源ＳＷ２のエッジフラグがセットされているので、電源ＳＷ２の操作であることを判別し、電源ＳＷ２のレベルフラグもセットされているので、スイッチ操作による所定の電圧レベルを所定時間検出した状態であると判定することができる。
【００７４】
すなわち、ＣＰＵ３００は、電源ＳＷ２による操作が完了（メイク）したものと判定して主電源をオフにする。
【００７５】
なお、電源スイッチの個数は２つに限定されるものではなく、１つでもあっても、さらに個数が増えた場合であっても上述と同様の処理で判定することが可能である。
【００７６】
また、電源スイッチが複数個の場合、例えば、押下している間のみ接点がオン又はオフになるプッシュスイッチを電源ＳＷ１に使用し、一度操作すると接点をオン又はオフにした状態を保持し続けるスライドスイッチを電源ＳＷ２に使用する、というように、方式が異なるスイッチを用いた場合であっても、各スイッチにおいて、電圧レベルやエッジ情報の検出時間を適当に設定することで、上述と同様の処理で判定することができる。
【図面の簡単な説明】
【００７７】
【図１】本願発明に係る電子機器における電源制御回路を中心とした主要部の構成を簡略化して示したブロック図である。
【図２】図１に示した電源制御回路のＳＷ検出部の構成を簡略化して示したブロック図である。
【図３】図１に示した電子機器の電源制御回路による主電源のオン・オフ制御のフローチャートである。
【図４】図１に示した電源制御回路におけるレジスタのフラグ情報と、チャタリング及び主電源のオン・オフ制御の判定との対応関係を例示した説明図である。
【符号の説明】
【００７８】
１０；電源ＳＷ１（第１の電源スイッチ）  
２０；電源ＳＷ２（第２の電源スイッチ）
１００；電源制御回路
１１０；ＳＷ検出部
１１１ａ,１１１ｂ；レベル検出部
１１２ａ,１１２ｂ；エッジ検出部
１１３；制御部
１１４；ＳＩＯ_ I/F（信号入出力インターフェース）
１１５；ＯＲ回路
１１６；ラッチ
１２０；レジスタ
１３０；制御部
１４０；電源供給部
１５０；リセット部
２００；電源
３００；ＣＰＵ（Central Processing Unit）
【図１】
2006018574.tif 000003
【図２】
2006018574.tif 000004
【図３】
2006018574.tif 000005
【図４】
2006018574.tif 000006