(57)【要約】【課題】圧電体層のクラックを防止可能な圧電共振素子およびその製造方法を提供する。【解決手段】基板１１上に、空気層１２を介して、下部電極１３と、圧電体層１４と、上部電極１５とがこの順に設けられ、下部電極１３、圧電体層１４および上部電極１５の積層構造を少なくとも一部に有する圧電共振素子において、圧電体層１４の内部応力が、−３００ＭＰａ以上９０ＭＰａ以下であることを特徴とする圧電共振素子およびその製造方法である。【選択図】図１
2006270506.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、空気層を介して、下部電極と、圧電体層と、上部電極とがこの順に設けられ、これらの積層構造を少なくとも一部に有する圧電共振素子において、
前記圧電体層の内部応力が、−３００ＭＰａ以上９０ＭＰａ以下である
ことを特徴とする圧電共振素子。
【請求項２】
前記圧電体層は、前記基板の法線方向に配向させた窒化アルミニウムからなる
ことを特徴とする請求項１記載の圧電共振素子。
【請求項３】
基板上に犠牲層をパターン形成する第１工程と、
前記犠牲層の少なくとも一部を覆う状態で、前記基板上に下部電極を形成する第２工程と、
前記下部電極を覆う状態で、前記基板上に圧電体層を形成する第３工程と、
少なくとも一部が前記犠牲層上において前記下部電極上に積層される状態で、前記圧電体層上に上部電極を形成する第４工程と、
前記犠牲層を除去することで、前記下部電極、前記圧電体層および前記上部電極の積層構造の下部に空気層を形成する第５工程とを有し、
前記第３工程では、スパッタリング法を用い、処理雰囲気の圧力およびスパッタパワーを調整することで、前記圧電体層の内部応力が−３００ＭＰａ以上９０ＭＰａ以下となるように、前記圧電体層を形成する
ことを特徴とする圧電共振素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電共振素子およびその製造方法に関し、特に、圧電体層が示す電気音響効果を利用した薄膜バルク音響共振器（Thin Film Bulk Acoustic Resonator、以下ＦＢＡＲと記す）の製造方法およびＦＢＡＲに関する。
【背景技術】
【０００２】
近年、携帯電話やＰＤＡ機器の高機能化・高速化に伴い、これら通信機器に内蔵される数１００ＭＨｚ〜数ＧＨＺ動作の高周波フィルタには、これまでに増して小型化・低コスト化の要求がある。この要求を満たす高周波フィルタの有力候補が、半導体製造技術を用いて形成できるＦＢＡＲを用いたフィルタである。
【０００３】
このＦＢＡＲの代表例として、空気ブリッジ型と呼ばれる構造例を図６に示す（例えば、非特許文献１参照）。図６（ａ）は断面図、図６（ｂ）は平面図を示し、図６（ａ）は図６（ｂ）のＡ-Ａ’線での断面図である。
【０００４】
【非特許文献１】K. M. Lakin, “Thin film resonator and filters”, Proceedings of the 1999 IEEE Ultrasonics Symposium,（米）, Vol.2, pp.895-906
【０００５】
図６（ａ）に示すように、高抵抗シリコンや高抵抗ガリウム砒素からなる基板１１上に、空気層１２を介して、下部電極１３、圧電体層１４’および上部電極１５を順次形成してなる構造体１６が設けられている。
【０００６】
下部電極１３は、空気層１２を閉塞するとともに、基板１１上の一方向に延設された状態で設けられている（図６（ｂ）参照）。また、圧電体層１４’は、下部電極１３を覆う状態で、基板１１上に設けられている。さらに、上部電極１５は、空気層１２上において、少なくとも一部が下部電極１３上に圧電体層１４’を介して積層される状態で設けられている。この上部電極１５は、下部電極１３とは逆方向に延設されており、下部電極１３よりも狭い幅で設けられている（図６（ｂ）参照）。
【０００７】
そして、上部電極１５よりも外側の領域の圧電体層１４’と下部電極１３とには、空気層１２に達する状態の複数の孔部１７が設けられており、空気層１２は、この孔部１７を介してのみ構造体１６の外気と連通している。
【０００８】
ここで、下部電極１３、圧電体層１４’および上部電極１５が積層された部分が、このＦＢＡＲの振動部１８となる。このように、空気層１２と接する状態で下部電極１３が設けられることで、上部電極１５と同様に下部電極１３も空気と接する境界面を有して構成される。上述したような構成のＦＢＡＲは、基板１１上に空気層１２を介して上記振動部１８が設けられることから、化合物モノリシックマイクロ波集積回路（化合物ＭＭＩＣ）やシリコンＩＣとの混載が容易であり、この特徴は、市場の小型化・高機能化要求に適している。
【０００９】
ここで、このＦＢＡＲの動作を説明する。上部電極１５と下部電極１３との間に交流電圧を印加して、時間的に変化する電界を圧電体層１４’の内部に生じさせると、圧電体層１４’は電気的エネルギーの一部を弾性波（以下、音波と記す）という形の機械的エネルギーへ変換する。この機械的エネルギーは、上部電極面１５ａおよび下部電極面１３ａの垂直方向である圧電体層１４’の膜厚方向に伝搬され、再び電気的エネルギーへと変換される。この電気的エネルギー／機械的エネルギーの変換過程でその効率が優れる特定の周波数が存在し、この周波数を持つ交流電圧を印加したとき、ＦＢＡＲは極めて低いインピーダンスを示す。
【００１０】
この特定の周波数は一般に共振周波数γと呼ばれ、その値は、一次近似として上部電極１５と下部電極１３の存在を無視したとき、γ＝Ｖ／（２ｔ）で与えられる。ここで、Ｖは圧電体層１４’中の音波の速度、tは圧電体層１４’の厚さである。音波の波長をλとすると、Ｖ＝γλの関係式が成立することから、t＝λ／２となる。これは圧電体層１４’中で誘起された音波が圧電体層１４’と上部電極１５の境界面および圧電体層１４’と下部電極１３の境界面で上下に反射を繰り返し、丁度、その半波長に対応した定在波が形成されていることを意味する。換言すれば、半波長の定在波が立っている音波の周波数と外部印加の交流電圧の周波数が一致したときが共振周波数γとなる。
【００１１】
この共振周波数γでＦＢＡＲのインピーダンスが極めて小さくなることを利用した電子機器として、複数のＦＢＡＲをラダー構成に組み、所望の周波数帯の電気信号のみを低損失で通過させるバンドパスフィルタが上述した非特許文献１で開示されている。そして、このバンドパスフィルタで通過周波数帯域を広く設定するには、ＦＢＡＲの共振周波数γと半共振周波数との差を大きく取る必要がある。この手段として、圧電体層１４’に引張り応力をかけることで、圧電体層１４’を構成する各原子が外部電界により、より動き易くなるようにする方法がある。
【００１２】
このようなＦＢＡＲは、次のように製造される。まず、基板１１上に犠牲層（図示省略）を所望の形状となるようにパターン形成する。次いで、犠牲層を覆うとともに一方向に延設する状態で、基板１１上に下部電極１３をパターン形成する。次いで、下部電極１３を覆う状態で、基板１１上に圧電体層１４’を形成する。この際、成膜条件を調整し、圧電体層１４’に引張り応力をかける。
【００１３】
次いで、犠牲層上の圧電体層１４’上に、下部電極１３とは逆方向に延設させる状態で上部電極１５をパターン形成する。続いて、上部電極１５よりも外側の領域の圧電体層１４’と下部電極１３とに犠牲層に達する孔部１７を形成する。その後、孔部１７からエッチング液を導入したウェットエッチングにより、犠牲層を除去することで、空気層１２を形成する。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、圧電体層１４’に過剰な引張り応力を内在させた状態で、犠牲層を除去し、空気層を形成すると、図７（ａ）の断面図に示す圧電体層１４’の曲折部分Ｂや図７（ｂ）の平面図に示す孔部１７の周囲端Ｃを起点として、圧電体層１４’にクラック３１が発生し易い（図７（ａ）は図７（ｂ）のＡ−Ａ’断面の拡大図）。例えば、２００ＭＰａの引張り応力を内在させて膜厚１μｍのＡｌＮ膜からなる圧電体層１４’を形成したＦＢＡＲの場合、クラック３１の発生率は７０％と高い値を示した。
【００１５】
圧電体層１４’にこのようなクラック３１が発生すると、ＦＢＡＲの機械的強度が著しく劣化する。また、このクラック３１が、振動部１８を構成する上部電極１５の直下の圧電体層１４’や、隣接して設けられたＦＢＡＲまで到達すると、ＦＢＡＲひいてはこれを用いたフィルタの電気特性も著しく劣化してしまう。したがって、ＦＢＡＲおよびフィルタの歩留まりが低下する、という問題が生じていた。
【００１６】
本発明は、圧電共振素子およびその製造方法において、圧電体層のクラックの発生を防止することを目的とする。
【課題を解決するための手段】
【００１７】
上述したような課題を解決するために、本発明における圧電共振素子は、基板上に、空気層を介して、下部電極と、圧電体層と、上部電極とがこの順に設けられ、これらの積層構造を少なくとも一部に有する圧電共振素子において、圧電体層の内部応力が−３００ＭＰａ以上９０ＭＰａ以下であることを特徴としている。
【００１８】
ここで、本発明では、圧縮応力をマイナス（−）で示し、引張り応力をプラス（＋）で示すこととする。このような圧電共振素子によれば、圧電体層における内部応力の範囲を−３００ＭＰａ以上９０ＭＰａ以下に規定することで、内部応力による圧電体層のクラックが防止される。
【００１９】
また、本発明の圧電共振素子の製造方法は、次のような工程を順次行うものである。まず、第１工程では、基板上に犠牲層をパターン形成する工程を行う。次に、第２工程では、犠牲層の少なくとも一部を覆う状態で、基板上に下部電極を形成する工程を行う。次いで、第３工程では、下部電極を覆う状態で、基板上に圧電体層を形成する工程を行う。続いて、第４工程では、少なくとも一部が犠牲層上において下部電極上に積層される状態で、圧電体層上に上部電極を形成する工程を行う。その後、犠牲層を除去することで、下部電極、圧電体層および上部電極の積層構造の下部に空気層を形成する工程を行う。そして、第３工程では、スパッタリング法を用い、処理雰囲気の圧力およびスパッタパワーを調整することで、圧電体層の内部応力が−３００ＭＰａ以上９０ＭＰａ以下となるように、圧電体層を形成することを特徴としている。
【００２０】
このような圧電共振素子の製造方法によれば、スパッタリング法を用い、処理雰囲気の圧力およびスパッタパワーを調整することで、内部応力が−３００ＭＰａ以上９０ＭＰａ以下の圧電体層が形成される。これにより、内部応力による圧電体層クラックが防止された圧電共振素子が製造される。
【発明の効果】
【００２１】
以上説明したように、本発明における圧電共振素子およびその製造方法によれば、圧電体層のクラックが防止されることから、圧電共振素子の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の圧電共振素子における実施の形態の一例について詳細に説明する。
【００２３】
（第１実施形態）
本実施形態では、本発明における第１の圧電共振素子の実施形態の一例として、通過周波数帯域が２ＧＨｚのＦＢＡＲの例を用いて説明する。図１（ａ）は断面図、図１（ｂ）は平面図を示し、図１（ａ）は図１（ｂ）のＡ-Ａ’線での断面図である。なお、背景技術で説明したものと同様の構成には同一の番号を付して説明することとする。
【００２４】
図１（ａ）に示すように、高抵抗シリコンや高抵抗ガリウム砒素からなる基板１１上に、空気層１２を介して、下部電極１３、圧電体層１４および上部電極１５を順次形成してなる構造体１６が設けられている。
【００２５】
下部電極１３は、空気層１２を閉塞する状態で覆うとともに、基板１１上の一方向に延設された状態で、０．１μｍ〜０．５μｍの膜厚で設けられている（図１（ｂ）参照）。下部電極１３を構成する電極材料としては、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、金（Ａｕ）、アルミニウム（Ａｌ）等が上げられる。ここでは、下部電極１３が、例えばＭｏで形成されるとともに、０．２３μｍの膜厚で形成されることとする。なお、ここでは、下部電極１３が空気層１２を閉塞する状態で設けられた例について説明するが、下部電極１３は空気層１２の一部を覆う状態で設けられていてもよい。
【００２６】
また、圧電体層１４は、下部電極１３を覆う状態で、基板１１上に１μｍ〜２μｍの膜厚で設けられている。この圧電体層１４を構成する圧電体材料としては、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、硫化カドニウム（ＣｄＳ）、ジルコン酸チタン酸鉛（ＰＺＴ）等が挙げられる。ここでは、圧電体層１４が、例えばＡｌＮで形成されており、１．２μｍの膜厚で形成されることとする。
【００２７】
ここで、本発明の特徴的な構成として、圧電体層１４は、内部応力が−３００Ｐａ以上９０Ｐａ以下となるように形成されている。具体的には、後述する上部電極１５よりも外側の領域の圧電体層１４が、上記範囲内の内部応力を有することとする。これにより、内部応力による圧電体層１４のクラックが防止される。ここで、本発明では、圧縮応力をマイナス（−）で示し、引張り応力をプラス（＋）で示すが、圧縮応力の方がクラック防止の許容範囲が広いため、圧電体層１４に圧縮応力を内在させる方が好ましい。
【００２８】
この圧電体層１４の内部応力は、後述するように、圧電体層１４の成膜条件を調整することで、制御することが可能である。そして、この内部応力は、下部電極１３を覆う状態で、基板１１上に圧電体層１４を堆積した際に生じる基板１１の反り量により求められる。また、圧電体層１４の結晶格子面間距離の伸縮の変化をＸ線回折法で測定することにより求めることも可能である。
【００２９】
また、上部電極１５は、空気層１２上において、少なくとも一部が下部電極１３上に上記圧電体層１４を介して積層される状態で、０．１μｍ〜０．５μｍの膜厚で設けられている。上部電極１５の電極材料としては、下部電極１３と同様に、Ｍｏ、Ｔａ、ＴｉＰｔ、Ｒｕ、Ａｕ、Ａｌ等を用いることが可能である。ここでは、上部電極１５が、例えばＭｏで形成されるとともに、０．２９μｍの膜厚で形成されることとする。
【００３０】
そして、上部電極１５よりも外側の領域の圧電体層１４および下部電極１３には、上記空気層１２に達する状態の複数の孔部１７が設けられている。この孔部１７は、基板１１と下部電極１３との間に設けられた犠牲層（図示省略）をエッチング除去して空気層１２を形成するためのエッチャントを導入するものである。そして、上記空気層１２は、この孔部１７を介してのみ構造体１６の外気と連通する状態に設けられている。
【００３１】
そして、上記下部電極１３、圧電体層１４および上部電極１５が積層された部分が、音響共振器として動作する振動部１８となる。上記基板１１と基板１１上に空気層１２を介して設けられる下部電極１３との間隔は、０．５μｍ〜３μｍであることとする。
【００３２】
上述したような構成のＦＢＡＲは、圧電特性評価の指標である電気機械結合係数やＱ値が著しく低下することなく、高い状態で維持される。
【００３３】
次に、このようなＦＢＡＲの製造方法について、図２を用いて説明する。まず、図２（ａ）に示すように、基板１１上に、例えばＳＯＧ(Spin on Glass)膜を０．５μｍ〜３μｍの膜厚で形成し、所望の形状となるように、パターンニングすることで、犠牲層２１を形成する。この犠牲層２１の占有体積は、後工程でエッチング除去により形成する空気層の容積となる。なお、ここでは、犠牲層２１はＳＯＧ膜で形成されることとするが、これに限定されず、シリコン酸化膜、ＰＳＧ（Phosho Silicate Glass) 膜、ＢＰＳＧ（Borophospho Silicate Glass)膜であってもよい。
【００３４】
次に、図２（ｂ）に示すように、例えばＤＣマグネトロンスパッタリング法により、犠牲層２１を覆う状態で、基板１１上に、例えばＭｏを０．２３μｍの膜厚で堆積する。次いで、通常のリソグラフィ技術により、犠牲層２１を覆うとともに一方向に延設した形状となるように、パターンニングすることで、下部電極１３を形成する。
【００３５】
次いで、図２（ｃ）に示すように、例えばＤＣパルススパッタリング法により、下部電極１３を覆う状態で、基板１１の全域に、例えばＡｌＮを１．２μｍの膜厚で堆積することで、圧電体層１４を形成する。この際、成膜条件は、処理雰囲気の圧力を約０．２７Ｐａ、アルゴンガスと窒素ガスの流量比１：７、スパッタパワーを５ｋＷ〜１０ｋＷ、基板バイアス電圧３２Ｖ〜４０Ｖに調整する。ここで、圧電体層１４の内部応力は、上記成膜条件のうち、処理雰囲気の圧力とスパッタパワーとを調整することで、制御することが可能である。処理雰囲気の圧力とスパッタパワーとを上記範囲内とすることで、圧電体層１４の内部応力を−３００Ｐａ以上９０ＭＰａ以下とすることができる。
【００３６】
また、十分な圧電特性を得るために、上記成膜条件のうち、アルゴンガスと窒素ガスの流量比とスパッタパワーを調整し、圧電体層１４を可能な限り基板１１の法線方向に配向させる必要があり、法線方向の半値幅としては３度以内であることが好ましい。
【００３７】
次いで、図２（ｄ）に示すように、ＤＣマグネトロンスパッタリング法により、圧電体層１４上に、例えばＭｏを０．２９μｍの膜厚で堆積する。次いで、通常のリソグラフィ技術により、犠牲層２１上において、下部電極１３上に積層されるとともに、下部電極１３とは逆方向に延設した形状となるように、パターンニングすることで上部電極１５を形成する。これにより、下部電極１３と圧電体層１４と上部電極１５とからなる構造体１６が形成され、下部電極１３、圧電体層１４および上部電極１５が積層された部分が、製造するＦＢＡＲの振動部１８となる。
【００３８】
その後、図２（ｅ）に示すように、上部電極１５上および圧電体層１４上に、犠牲層２１（前記図２（ｄ）参照）上の圧電体層１４上に開口部を有するレジストパターン（図示省略）を形成する。そして、このレジストパターンを用いたエッチングにより、上記圧電体層１４と下部電極１３とに犠牲層２１に達する孔部１７を形成した後、上記レジストパターンを除去する。次に、この孔部１７を介して、例えばフッ化水素（ＨＦ）水溶液を供給するウェットエッチングにより、犠牲層２１を除去することで、空気層１２を形成する。なお、ここでは、ウェットエッチングにより、犠牲層２１を除去することとしたが、ＨＦ系ガスを用いたドライエッチングにより、犠牲層２１を除去してもよい。
【００３９】
これにより、基板１１上に空気層１２を介して、下部電極１３、圧電体層１４および上部電極１５がこの順に設けられ、これらの積層構造を有するＦＢＡＲが形成される。また、得られたＦＢＡＲは、電気機械結合係数が顕著に低下することなく、高いＱ値が維持された半導体装置を得ることができる。
【００４０】
このようなＦＢＡＲおよびその製造方法によれば、圧電体層１４の内部応力を−３００ＭＰａ以上９０ＭＰａ以下とすることができるため、内部応力による圧電体層１４のクラックを防止することができる。また、圧電共振特性の指標となる電気機械結合係数およびＱ値を高い状態で維持することができる。したがって、ＦＢＡＲおよびこれを用いたバンドパスフィルタの通過周波数帯域を広く、かつ挿入損失を小さくすることができ、歩留まりを向上させることができる。
【実施例】
【００４１】
上述した実施形態の実施例について、具体的に説明する。
【００４２】
（実施例１〜１０）
図１に示すように、実施形態と同様の方法により、圧電体層１４の内部応力を−３００ＭＰａ以上９０ＭＰａ以下の範囲で変化させた実施例１〜１０のＦＢＡＲを、それぞれ複数個製造した。製造した各ＦＢＡＲにおける圧電体層１４の内部応力を表１に示す。なお、圧電体層１４の内部応力は、下部電極１３が設けられた状態の基板１１にＡｌＮ膜からなる圧電体層１４を形成した際に生じる基板１１の反り量により測定した。
【００４３】
【表１】
2006270506.tif 000003
【００４４】
（比較例）
また、上記実施例の比較例として、−３００ＭＰａ以上９０ＭＰａ以下の範囲外となるように変化させた比較例１〜７のＦＢＡＲを、それぞれ複数個製造した。各ＦＢＡＲにおける圧電体層１４の内部応力を表２に示す。なお、圧電体層１４の内部応力は実施例と同様の方法で測定した。
【００４５】
【表２】
2006270506.tif 000004
【００４６】
上述した実施例１、２、３、５、７、９、１０および比較例１、２、３、５、６のＦＢＡＲについて、横軸に圧電体層１４の内部応力をとり、縦軸にクラック発生率をとったグラフを図３に示す。このグラフに示すように、圧電体層１４の内部圧力が−３００ＭＰａ以上９０ＭＰａ以下の実施例のＦＢＡＲでは、クラックは殆ど発生しないことが確認された。一方、圧電体層１４の内部圧力が上記範囲外の比較例のＦＢＡＲでは、高いクラック発生率を示すことが確認された。
【００４７】
また、上述した実施例１、４、６、８、９および比較例４、７のＦＢＡＲについて、電気機械結合係数を測定した。この電気機械結合係数は、振動部１８における圧電体層１４の電気容量が３．８ｐＦのＦＢＡＲを用いて測定した。図４のグラフは横軸に圧電体層１４の内部応力をとり、縦軸に電気機械結合係数をとって、内部応力と電気機械結合係数との関係を示している。このグラフに示すように、内部応力が圧縮応力から引張り応力に向かうと、電気機械結合係数は大きくなる傾向にあるが、実施例のＦＢＡＲは比較例のＦＢＡＲと比較して、電気機械結合係数の顕著な低下は認められないことが確認された。
【００４８】
さらに、上述した実施例１、２、３、５、７、９、１０および比較例２、４、７のＦＢＡＲについて、Ｑ値を測定した。その結果を図５に示す。図５のグラフは、横軸に圧電体層の内部応力をとり、縦軸にＱ値をとって、内部応力とＱ値との関係を示している。このグラフに示すように、実施例のＦＢＡＲは比較例のＦＢＡＲと同様に、高いＱ値が得られることが確認された。なお、−３００ＭＰａを超える強い圧縮応力でＱ値が低下する原因は、圧縮応力により振動部１８の圧電体層１４が凸状に大きく曲折するためである。
【図面の簡単な説明】
【００４９】
【図１】本発明の圧電共振素子に係る実施形態を説明するための断面図（ａ）および平面図（ｂ）である。
【図２】本発明の圧電共振素子に係る実施形態の製造方法を説明するための製造工程断面図である。
【図３】本発明の圧電共振素子に係る実施例と比較例の内部応力とクラッシュ発生率の関係を示すグラフである。
【図４】本発明の圧電共振素子に係る実施例と比較例の内部応力と電気機械結合係数の関係を示すグラフである。
【図５】本発明の圧電共振素子に係る実施例と比較例の内部応力とＱ値の関係を示すグラフである。
【図６】従来の圧電共振素子を説明するための断面図（ａ）および平面図（ｂ）である。
【図７】従来の圧電共振素子にかかる課題を説明するための断面図（ａ）および平面図（ｂ）である。
【符号の説明】
【００５０】
１１…基板、１２…空気層、１３…下部電極、１４…圧電体層、１５…上部電極、２１…犠牲層
【図１】
2006270506.tif 000005
【図２】
2006270506.tif 000006
【図３】
2006270506.tif 000007
【図４】
2006270506.tif 000008
【図５】
2006270506.tif 000009
【図６】
2006270506.tif 000010
【図７】
2006270506.tif 000011