(57)【要約】【課題】低消費電力化を図った液晶表示装置の駆動回路を提供する。【解決手段】液晶表示装置の駆動回路において、複数の走査線（１１２）のそれぞれを順次オン電位に駆動する走査線駆動回路（１３０）と、走査線駆動回路（１３０）によって、複数の走査線（１１２）のそれぞれがオン電位にされた場合に、データ線の電位を、対向電極の電位に対して濃度に応じた電位差であって、かつ、走査線群に属する走査線同士について同一の書込極性に対応した電位にするデータ線駆動回路（１５０）と、走査線（１１２）がオン電位である場合に前記データ線（１１４）の電位に応じて蓄積容量における他方の蓄積容量電極の電位をシフトさせる蓄積容量駆動回路（１７１）と、を具備する。【選択図】図３
2006313319.tif 000002
【特許請求の範囲】
【請求項１】
隣接する複数の走査線からなる走査線群と、データ線と、前記複数の走査線のそれぞれと前記データ線との交差に対応して設けられるとともに、対向電極と画素電極とにより液晶を挟持してなる液晶容量と、前記データ線と前記画素電極との間に介挿されて、前記走査線がオン電位であればオンする一方、オフ電位であればオフするスイッチング素子と、一方が前記画素電極に接続された蓄積容量電極と他方が前記一方の蓄積容量電極に対向配置された蓄積容量電極を含む蓄積容量とを備える液晶表示装置を駆動する駆動回路であって、
前記複数の走査線のそれぞれを順次オン電位に駆動する走査線駆動回路と、
前記走査線駆動回路によって、前記複数の走査線のそれぞれがオン電位にされた場合に、前記データ線の電位を、前記対向電極の電位に対して濃度に応じた電位差であって、かつ、前記走査線群に属する走査線同士について同一の書込極性に対応した電位にするデータ線駆動回路と、
前記走査線がオン電位である場合に前記データ線の電位が正極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、前記蓄積容量における前記他方の蓄積容量電極の電位を高位側にシフトさせる一方、当該オン電位における前記データ線の電位が負極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、前記蓄積容量における前記他方の蓄積容量電極の電位を低位側にシフトさせる蓄積容量駆動回路と、を具備することを特徴とする液晶表示装置の駆動回路。
【請求項２】
前記蓄積容量駆動回路は、前記走査線群に属する複数の走査線に対応する前記電位のシフトを、同時に行うことを特徴とする請求項１記載の液晶表示装置の駆動回路。
【請求項３】
前記走査線群に属する隣接した走査線は２本であり、
前記データ線駆動回路は、前記データ線の書込極性を２水平走査期間毎に反転駆動させることを特徴とする請求項１記載の液晶表示装置の駆動回路。
【請求項４】
前記データ線駆動回路は、前記データ線を、隣接する前記走査線群同士で逆側の書込極性に対応した電位にすることを特徴とする請求項１乃至３にいずれか一項に記載の液晶表示装置の駆動回路。
【請求項５】
請求項１から４いずれか一項に記載の液晶表示装置の駆動回路を備えたことを特徴とする液晶表示装置。
【請求項６】
請求項５に記載の液晶表示装置を備えたことを特徴とする電子機器。
【請求項７】
隣接する複数の走査線からなる走査線群と、データ線と、前記複数の走査線のそれぞれと前記データ線との交差に対応して設けられるとともに、対向電極と画素電極とにより液晶を挟持してなる液晶容量と、前記データ線と前記画素電極との間に介挿されて、前記走査線がオン電位であればオンする一方、オフ電位であればオフするスイッチング素子と、一方が前記画素電極に接続された蓄積容量電極と他方が前記一方の蓄積容量電極に対向配置された蓄積容量電極を含む蓄積容量とを備える液晶表示装置を駆動するに際し、
前記複数の走査線のそれぞれを順次オン電位にし、
前記複数の走査線のそれぞれをオン電位にした場合に、前記データ線の電位を、前記対向電極の電位に対して濃度に応じた電位差であって、かつ、前記走査線群に属する走査線同士について同一の書込極性に対応した電位にし、
前記走査線をオン電位にした場合に前記データ線の電位を正極書込に対応させたならば、前記走査線をオフ電位に遷移させた後に、前記蓄積容量における他方の蓄積容量電極の電位を高位側にシフトさせる一方、前記走査線をオン電位にした場合に前記データ線の電位を負極性書込に対応させたならば、前記走査線をオフ電位に遷移させた後に、前記蓄積容量における他方の蓄積容量電極の電位を低位側にシフトさせることを特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低消費電力化を図った液晶表示装置の駆動回路、液晶表示装置、駆動方法、および電子機器に関する。
【背景技術】
【０００２】
近年、液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器や壁掛けテレビなどの電子機器に広く用いられている。このような液晶表示装置は、駆動方式等に様々な型に分類することができるが、画素をスイッチング素子により駆動するアクティブマトリクス型液晶表示装置は、次のような構成となっている。すなわち、アクティブマトリクス型液晶表示装置は、マトリクス状に配列した画素電極や、この画素電極に接続されたスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との間に挟持された液晶とから構成されている。
【０００３】
このような構成において、走査線をオン電位にすると、当該走査線に接続されたスイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に対し階調（濃度）に応じた電圧信号を印加すると、当該画素電極および対向電極の間に液晶を挟持してなる液晶容量に、当該電圧信号に応じた電荷が蓄積される。そして、電荷蓄積後、走査線をオフ電位にして、スイッチング素子をオフ状態にしても、当該液晶容量における電荷の蓄積は、液晶容量自身の容量性や、これに併設される蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、液晶の配向状態が変化するので、画素毎に濃度が変化することになって、階調表示が可能となる。
【０００４】
ところで、液晶表示装置には、適用される電子機器の特性・特長・用途等から、低消費電力が強く求められている。この一方、液晶表示装置のうち、データ線は高い周波数で駆動され、また、液晶容量の駆動には通常１０ボルト以上の高い電圧振幅が必要であるため、データ線には高い電圧振幅が印加されるのが一般的である。
ここで、データ線に印加する電圧信号の電圧振幅を低減し、低消費電力化を図った液晶表示装置が示されている（例えば、特許文献１参照。）。
【特許文献１】特開２００２−１９６３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の構成では、電圧振幅は低減されるものの、データ線が駆動される周波数には変わりなく、さらなる低消費電力の低減が求められていた。
【０００６】
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、さらなる低消費電力化を図った液晶表示装置の駆動回路、液晶表示装置、駆動方法、および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の液晶表示装置の駆動回路は、隣接する複数の走査線からなる走査線群と、データ線と、前記複数の走査線のそれぞれと前記データ線との交差に対応して設けられるとともに、対向電極と画素電極とにより液晶を挟持してなる液晶容量と、前記データ線と前記画素電極との間に介挿されて、前記走査線がオン電位であればオンする一方、オフ電位であればオフするスイッチング素子と、一方が前記画素電極に接続された蓄積容量電極と他方が前記一方の蓄積容量電極に対向配置された蓄積容量電極を含む蓄積容量とを備える液晶表示装置を駆動する駆動回路であって、前記複数の走査線のそれぞれを順次オン電位に駆動する走査線駆動回路と、前記走査線駆動回路によって、前記複数の走査線のそれぞれがオン電位にされた場合に、前記データ線の電位を、前記対向電極の電位に対して濃度に応じた電位差であって、かつ、前記走査線群に属する走査線同士について同一の書込極性に対応した電位にするデータ線駆動回路と、前記走査線がオン電位である場合に前記データ線の電位が正極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、前記蓄積容量における他方の蓄積容量電極の電位を高位側にシフトさせる一方、当該オン電位における前記データ線の電位が負極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、前記蓄積容量における他方の蓄積容量電極の電位を低位側にシフトさせる蓄積容量駆動回路と、を具備することを特徴とする。
【０００８】
これによれば、液晶容量および蓄積電極の一方の蓄積容量電極にデータ線から供給される電位を他方の蓄積容量電極電位のシフト分に応じて持ち上げ（または持ち下げ）、データ線の駆動を低電圧で行えることに加え、データ線駆動回路が、オン電位に駆動される走査線に対応してデータ線に電位を供給する際に、隣接する複数の走査線からなる走査線群について書込極性を同一とする。このため、隣接する複数の走査線について、データ線を駆動する電位の極性が反転しない。したがって、データ線を低電圧で駆動して、低消費電力化を図ることに加え、データ線を反転駆動する周波数を低下させ、さらなる低消費電力化を図ることが可能となる。
【０００９】
ここで、前記駆動回路では、前記蓄積容量駆動回路が、前記走査線群に属する複数の走査線に対応する前記電位のシフトを、同時に行うことが好ましい。
これによれば、蓄積容量駆動回路による他方の蓄積容量電極の電位のシフトのタイミングが、走査線群に属する走査線同士について同時となる。電位のシフトの書込極性だけでなくタイミングを共通とすることにより、一つの走査線群に属する複数の走査線に対応して、一つの蓄積容量駆動回路を兼用させることができる。したがって、駆動回路の小型化や集積化等を図ることができる。
【００１０】
ここで、前記走査線群に属する隣接した走査線は２本であり、前記データ線駆動回路は、前記データ線の書込極性を２水平走査期間毎に反転駆動させることが好ましい。
これによれば、１水平走査期間ごとに反転駆動する場合に比べて、データ線を反転駆動する周波数を約半分に低下させ、さらなる低消費電力化を図ることが可能となる。
【００１１】
ここで、前記駆動回路では、前記データ線駆動回路が、前記データ線を、隣接する走査線群同士で逆側の書込極性に対応した電位にすることが好ましい。
【００１２】
液晶表示装置では、製造の不均一性等から画素電極の電位にデータ線毎のばらつきを生じ、画面上に縦筋状のノイズが表示される原因となることがある。上記の発明によれば、電位の書込極性が隣接する走査線群同士について反転するため、画素電極の電位は、走査線群毎に逆極性になる。したがって、電位のばらつきによる表示輝度の変化を、隣接する走査線群により打ち消し低減することができる。
【００１３】
また、本発明の液晶表示装置は、上記の駆動回路を備えることにより、データ線を低電圧で駆動して低消費電力化を図ることが可能となる。さらに、本発明の電子機器は、上記の液晶表示装置を備えることにより、低消費電力化を図ることが可能となる。
【００１４】
また、本発明の液晶表示装置の駆動方法は、隣接する複数の走査線からなる走査線群と、データ線と、前記複数の走査線のそれぞれと前記データ線との交差に対応して設けられるとともに、対向電極と画素電極とにより液晶を挟持してなる液晶容量と、前記データ線と前記画素電極との間に介挿されて、前記走査線がオン電位であればオンする一方、オフ電位であればオフするスイッチング素子と、一方が前記画素電極に接続された蓄積容量電極と他方が前記一方の蓄積容量電極に対向配置された蓄積容量電極を含む蓄積容量とを備える液晶表示装置を駆動するに際し、前記複数の走査線のそれぞれを順次オン電位にし、前記複数の走査線のそれぞれをオン電位にした場合に、前記データ線の電位を、前記対向電極の電位に対して濃度に応じた電位差であって、かつ、前記走査線群に属する走査線同士について同一の書込極性に対応した電位にし、前記走査線をオン電位にした場合に前記データ線の電位を正極書込に対応させたならば、前記走査線をオフ電位に遷移させた後に、前記蓄積容量における他方の蓄積容量電極の電位を高位側にシフトさせる一方、前記走査線をオン電位にした場合に前記データ線の電位を負極性書込に対応させたならば、前記走査線をオフ電位に遷移させた後に、前記蓄積容量における他方の蓄積容量電極の電位を低位側にシフトさせることを特徴とする。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。
【００１６】
＜１：第１実施形態＞
はじめに、本発明の第１実施形態に係る液晶表示装置について説明する。図１は、この液晶表示装置の外観構成を示す斜視図であり、図２は、図１におけるＡ−Ａ’線の断面図である。これらの図に示されるように、液晶表示装置１００は、各種素子や画素電極１１８等が形成された素子基板１０１と、対向電極１０８等が形成された対向基板１０２とが、スペーサ１０３を含むシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に例えばＴＮ（Twisted  Nematic）モードや垂直配向モード、横電界モード等の液晶１０５が封入された構成となっている。
【００１７】
なお、素子基板１０１には、本実施形態では、ガラスや、半導体、石英などが用いられるが、不透明な基板を用いても良い。ただし、素子基板１０１に、不透明な基板を用いる場合には、透過型ではなく反射型として用いる必要がある。また、シール材１０４は、対向基板１０２の周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００１８】
次に、素子基板１０１の対向面であって、シール材１０４の外側一辺に位置する領域１５０ａには、データ線を駆動するための回路（詳細については後述する）が形成されている。さらに、この一辺の外周部分には、複数の実装端子１０７が形成されて、外部回路から各種信号を入力する構成となっている。なお、データ線を駆動するための回路は、シール材１０４の外側に限らず、シール材１０４が形成される領域にも配置することができる。
【００１９】
また、この一辺に隣接する２辺に位置する領域１３０ａには、それぞれ走査線や容量線などを駆動するため回路（詳細については後述する）が形成されて、行（Ｘ）方向の両側から駆動する構成となっている。また、残りの一辺には、２個の領域１３０ａに形成される回路において共用される配線（図示省略）などが設けられる。なお、行方向に供給される信号の遅延が問題にならないのであれば、これらの信号を出力する回路を片側１個の領域１３０ａのみに形成する構成でも良い。走査線や容量線などを駆動するため回路は、シール材１０４の外側やシール材１０４が形成される領域にも配置することができる。
【００２０】
一方、対向基板１０２に設けられる対向電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所に設けられた銀ペースト等などの導通材によって、素子基板１０１に形成された実装端子１０７と電気的に接続されて、画素電極１１８の対向電位としての共通電位ＬＣcomに維持される構成となっている。ほかに、対向基板１０２には、特に図示はしないが、画素電極１１８と対向する領域に、必要に応じて着色層（カラーフィルタ）が設けられる。ただし、後述するプロジェクタのように色光変調の用途に適用する場合、対向基板１０２に着色層を形成する必要はない。また、着色層を設けると否かとにかかわらず、光のリークによるコントラスト比の低下を防止するために、画素電極１１８と対向する領域以外の部分には遮光膜が設けられている（図示省略）。
【００２１】
また、素子基板１０１および対向基板１０２の各対向面には、ＴＮモードにおいては液晶１０５における分子の長軸方向が両基板間で約９０度連続的に捻れるようにラビング処理された配向膜が設けられる一方、その各背面側には配向方向に沿った方向に吸収軸が設定された偏光子がそれぞれ設けられる。これにより、液晶容量（画素電極１１８と対向電極１０８との間において液晶１０５を挟持してなる容量）に印加される電圧実効値がゼロであれば、透過率が最大になる一方、電圧実効値が大きくなるにつれて、透過率が徐々に減少して、ついには透過率が最小になる構成となっている。すなわち、本実施形態では、ノーマリーホワイトモードの構成となっている。
【００２２】
なお、配向膜や偏光子などについては、本件とは直接関係しないので、その図示については省略することにする。また、図２において、対向電極１０８や、画素電極１１８、実装端子１０７などには厚みを持たせているが、これは、位置関係を示すための便宜的な措置であり、実際には、基板の厚みに対して視認できないほどに薄い。
【００２３】
＜１−１：電気的な構成＞
次に、本実施形態に係る液晶表示装置１００の電気的な構成について説明する。図３は、この電気的な構成を示すブロック図である。この図に示されるように、複数の走査線１１２および蓄積容量の他方の蓄積容量電極を構成する容量線１１３が、それぞれＸ（行）方向に延在して形成される一方、データ線１１４が、Ｙ（列）方向に延在して形成されて、これらの交差に対応して画素１２０が形成されている。走査線１１２は、それぞれ隣接する２本の走査線１１２から走査線群１１５ａ、１１５ｂ、・・・（１１５）を構成する。走査線群１１５ａは、１行目および２行目の２本の走査線１１２からなり、走査線群１１５ｂは、３行目および４行目の２本の走査線１１２からなる。ここで、説明の便宜上、走査線１１２（容量線１１３）の本数を「ｍ」とし、データ線１１４の本数を「ｎ」とすると、画素１２０は、ｍ行ｎ列のマトリクス状に配列することになる。また、本実施形態では、図面の記載上、ｍ、ｎを偶数とするが、これに限定する趣旨ではない。
【００２４】
ここで、１つの画素１２０について着目すると、Ｎチャネル型の薄膜トランジスタ（Thin  Film  Transistor：以下「ＴＦＴ」と称呼する）１１６のゲートが走査線１１２に接続され、そのソースがデータ線１１４に接続され、さらに、そのドレインが画素電極１１８および蓄積容量１１９を構成する画素電位側である一方の容量電極に接続されている。上述したように画素電極１１８は、対向電極１０８に対向し、さらに、両電極間に液晶１０５が挟持されて、液晶容量が構成されている。すなわち、液晶容量は、一端を画素電極１１８とし、他端を対向電極１０８として、液晶１０５を挟持した構成となっている。この構成において、走査線１１２に供給される走査信号がオン電位たるＨレベルになると、ＴＦＴ１１６がオンして、データ線１１４の電位に応じた電荷が液晶容量および蓄積容量１１９に書き込まれることになる。なお、蓄積容量１１９を構成する他方の容量電極は、本実施形態では、容量線１１３に１行毎に共通接続されている。
【００２５】
さて、Ｙ側について着目すると、シフトレジスタ１３０（走査線駆動回路）は、図４に示されるように、１垂直走査期間（１Ｆ）の最初に供給される転送開始パルスＤＹを、クロック信号ＣＬＹの立ち上がり及び立ち下がりで順番にシフトして、走査信号Ｙｓ１、Ｙｓ２、Ｙｓ３、…、Ｙｓｍを、それぞれ１行目、２行目、３行目、…、ｍ行目の走査線１１２に供給するものである。ここで、走査信号Ｙｓ１、Ｙｓ２、Ｙｓ３、…、Ｙｓｍは、図５に示されるように、互いに重複しないように、１水平走査期間（１Ｈ）毎にアクティブレベル（Ｈレベル）になる。このようにして、シフトレジスタ１３０は、走査線１１２のそれぞれを順次オン電位に駆動する。
【００２６】
液晶表示装置１００には、さらに、容量線駆動回路１７１（蓄積容量駆動回路）が行毎に設けられている。ここで一般的に、ｉ（ｉは、１≦ｉ≦ｍを満たす整数）行目に対応する容量線駆動回路１７１には、ｉ行目に対応する走査信号Ｙｓｉが供給され、また、出力のタイミングを制御する容量制御信号ＣＳＬ、２水平走査期間（２Ｈ）毎に論理レベルが反転する極性制御信号ＰＯＬ（図５参照）も供給されている。ここで、容量制御信号ＣＳＬは、２水平走査期間（２Ｈ）毎に１個のＨレベルパルスを有する。
容量線駆動回路１７１は、走査信号Ｙｓｉの論理レベルがＨレベルのときの極性制御信号ＰＯＬの論理レベルを保持し、保持している論理レベルがＨレベルであれば入力端Ａを選択し、逆にＬレベルであれば入力端Ｂを選択して容量スイング信号ＶＭＯＳｉとし、この容量スイング信号ＶＭＯＳｉを、容量制御信号ＣＳＬがＨレベルとなるタイミングで、ｉ行目の容量線１１３に供給するものである。
【００２７】
図４は、容量線駆動回路１７１の電気的な構成を示す回路図である。容量線駆動回路１７１は、走査信号Ｙｓｉ論理レベルがＨレベルのときの極性制御信号ＰＯＬの論理レベルを保持するラッチ１７２と、ラッチ１７２により保持されたレベルを、容量制御信号ＣＳＬがＨレベルとなるタイミングで選択制御信号Ｃｓとして出力するラッチ１７３と、選択制御信号Ｃｓのレベルに応じて入力端Ａの電位または入力端Ｂの電位からいずれかを選択し、容量スイング信号ＶＭＯＳとして容量線１１３に供給するセレクタ１７４と、容量制御信号ＣＳＬの反転信号と走査信号Ｙｓｉとの論理和の反転信号をラッチ１７３に供給する反転論理和（ＮＯＲ）ゲート回路１７５とを備える。反転論理和ゲート回路１７５の出力信号により、ラッチ１７３は、走査信号ＹｓｉがＨレベルの場合には、容量制御信号ＣＳＬがＨレベルとなってもラッチ１７２により保持されたレベルを出力しない構成となっている。
なお、容量制御信号ＣＳＬのＨレベル信号供給を、走査信号ＹｓｉがＨレベルでないときに行う場合には、反転論理和ゲート回路１７５を用いず、容量制御信号ＣＳＬを直接ラッチ１７３に供給する構成としてもよい。ただし、反転論理和ゲート回路１７５を用いることにより、走査信号ＹｓｉがＨレベルの場合であっても走査信号ＹｓｉをＨレベルとすることができる。
【００２８】
ここで、図３に戻ると、奇数行目の容量線駆動回路１７１における入力端Ａの電位は、高位側の容量電位ＶＭＯＳＨであり、その入力端Ｂの電位は、低位側の容量電位ＶＭＯＳＬである。一方、偶数行目の容量線駆動回路１７１における入力端Ａの電位は、低位側の容量電位ＶＭＯＳＬであり、その入力端Ｂの電位は、高位側の容量電位ＶＭＯＳＨである。すなわち、奇数行の容量線駆動回路１７１と、偶数行の容量線駆動回路１７１とでは、入力端Ａ、Ｂの容量電位が、１行毎に互いに入れ替えられた関係となっている。ここで、入力端Ａまたは入力端Ｂの電位を選択する極性制御信号ＰＯＬは、２水平走査期間（２Ｈ）毎に論理レベルが反転し（図５参照）、選択の反転に対応する走査線同士では、入れ替えが相殺されるため、それぞれの容量線駆動回路１７１からは、容量電位が、走査線群１１５ａ、１１５ｂ、・・・毎に対応し入れ替えられて出力されることとなる。
【００２９】
次に、Ｘ側に着目すると、シフトレジスタ１５０は、図６に示されるように、転送開始パルスＤＸを、クロック信号ＣＬＸの立ち上がり及び立ち下がりで順番にシフトして、互いに排他的にアクティブレベル（Ｈレベル）となるサンプリング制御信号Ｘｓ１、Ｘｓ２、…、Ｘｓｎを、それぞれ出力するものである。ここで、サンプリング制御信号Ｘｓ１、Ｘｓ２、…、Ｘｓｎは、互いに重複しないように、順次アクティブレベル（Ｈレベル）になる。
【００３０】
さて、シフトレジスタ１５０の出力側には、第１のサンプリングスイッチ１５２、第１のラッチ回路１５４、第２のサンプリングスイッチ１５６、第２のラッチ回路１５８およびＤ／Ａ変換器１６０が、それぞれデータ線１１４の１列毎に設けられる。このうち、一般的にｊ（ｊは、１≦ｊ≦ｎを満たす整数）列目に対応する第１のサンプリングスイッチ１５２は、サンプリング制御信号Ｘｓｊがアクティブレベルになるとオンして、階調データＤａｔａをサンプリングするものである。
【００３１】
ここで、階調データＤａｔａは、画素１２０の階調（濃度）を指示する４ビットのディジタルデータである。このため、本実施形態に係る液晶表示装置にあって、画素１２０は、４ビットの階調データＤａｔａにしたがって１６（＝２4）階調の表示を行うことになる。なお、階調データＤａｔａは、実装端子１０７（図１参照）を介して、図示せぬ外部回路から所定のタイミングで供給される構成となっている。
【００３２】
続いて、ｊ列目に対応する第１のラッチ回路１５４は、同じくｊ列目に対応する第１のサンプリングスイッチ１５２によってサンプリングされた階調データＤａｔａをラッチするものである。次に、ｊ列目に対応する第２のサンプリングスイッチ１５６は、同じくｊ列目に対応する第１のラッチ回路１５４によってラッチされた階調データＤａｔａを、ラッチパルスＬＰがアクティブレベル（Ｈレベル）になったときに、サンプリングするものである。さらに、ｊ列目に対応する第２のラッチ回路１５８は、同じくｊ列目に対応する第２のサンプリングスイッチ１５６によってサンプリングされた階調データＤａｔａをラッチするものである。
【００３３】
そして、ｊ列目のＤ／Ａ変換器１６０は、同じくｊ列目に対応する第２のラッチ回路１５８によってラッチされた階調データＤａｔａを、極性書込指示信号ＰＳの論理レベルに対応する極性側のアナログ信号に変換して、データ信号Ｓｊとして出力することにより、データ線１１４の電位を、階調に応じた電位差にするものである。ここで、極性書込指示信号ＰＳは、その論理レベルがＨレベルである場合に、画素１２０への正極性書込を指示する一方、その論理レベルがＬレベルである場合に、画素１２０への負極性書込を指示する信号である。本実施形態では、極性書込指示信号ＰＳは、図６に示されるように極性制御信号ＰＯＬに１水平期間遅れ、走査線群１１５ａ、１１５ｂ…に対応して２水平走査期間（２Ｈ）毎に論理レベルが反転する（２Ｈ反転駆動）信号である。このため、データ線１１４の電位は、それぞれの走査線群１１５ａ、１１５ｂ…に属する走査線同士について同一の書込極性に対応し、隣接する走査線群同士について逆側の書込極性に対応することとなる。さらに、極性書込指示信号ＰＳの論理レベルは、同一の水平走査期間についてみた場合、１垂直走査期間毎でも反転する（図５の括弧書参照）。
【００３４】
なお、シフトレジスタ１５０、サンプリングスイッチ１５２、１５６、ラッチ回路１５４、１５８、およびＤ／Ａ変換器１６０は、本発明のデータ線駆動回路に対応している。また、データ線駆動回路に加え、シフトレジスタ１３０、および蓄積容量駆動回路としての容量線駆動回路１７１は、本発明の液晶表示装置の駆動回路に対応している。
本実施形態において、転送開始パルスＤＸ、ＤＹ、クロック信号ＣＬＸ、ＣＬＹ、ラッチパルスＬＰ、極性書込指示信号ＰＳ、容量制御信号ＣＳＬ、極性制御信号ＰＯＬ、および、容量電位ＶＭＯＳＨ、ＶＭＯＳＬについては、実装端子１０７（図１参照）を介して、図示せぬ外部回路から所定のタイミングで供給される構成となっているが、液晶表示装置に、これらの信号の全てまたは一部を出力する信号発生回路を設ける構成としてもよい。
また、本実施形態において、画素１２０または液晶容量における極性反転とは、液晶容量の他端たる対向電極１０８の電位を基準として、その電圧レベルを交流反転させることをいう。また、図３において、シフトレジスタ１３０、容量線駆動回路１７１は、画素１２０の配列領域に対して左右の両側に分けて配列しているが、実際には、左右のいずれか一方の側から走査線および容量線を駆動する構成としてもよい。
【００３５】
＜１−２：Ｙ側の動作＞
次に、上述した構成に係る液晶表示装置の動作のうち、Ｙ側の動作について説明する。ここで、図５は、この液晶表示装置におけるＹ側の動作を説明するためのタイミングチャートである。
【００３６】
この図に示されるように、垂直走査期間の最初に供給される転送開始パルスＤＹが、シフトレジスタ１３０（図３参照）により、クロック信号ＣＬＹの立ち上がり及び立ち下がりにしたがってシフトされて、１水平走査期間１Ｈ毎に、順次排他的にＨレベルになる走査信号Ｙｓ１、Ｙｓ２、Ｙｓ３、…、Ｙｓｍとして出力される。
【００３７】
ここで、最初の１垂直走査期間（１Ｆ）において、走査信号Ｙｓ１がＨレベルになったとき、極性書込指示信号ＰＳはＨレベルになる（１行目の走査線１１２に位置する画素１２０に対して正極性書込が指示される）。また極性制御信号ＰＯＬはＨレベルであり、１行目に対応する容量線駆動回路１７１のラッチ１７２はこの論理レベルを保持する。走査信号Ｙｓ１が立ち下がり、１行目に位置する画素１２０のＴＦＴ１１６がオフした後、容量制御信号ＣＳＬがＨになると、保持された極性制御信号ＰＯＬのレベルは信号Ｃｓ１としてラッチ１７３から出力され、その結果、容量線駆動回路１７１は、入力端Ａの電位ＶＭＯＳＨを選択するので、容量スイング信号ＶＭＯＳ１が、高位側の容量電位ＶＭＯＳＨに遷移する。
【００３８】
次に、走査信号Ｙｓ２がＨレベルになったときに、極性書込指示信号ＰＳはＨレベルを維持する。（２行目の走査線１１２に位置する画素１２０に対して正極性書込が指示される）。このとき、極性制御信号ＰＯＬはＬレベルに遷移し、２行目に対応する容量線駆動回路１７１のラッチ１７２はこの論理レベルを保持する。走査信号Ｙｓ２が立ち下がり、２行目に位置する画素１２０のＴＦＴ１１６がオフした後、容量制御信号ＣＳＬがＨになると、保持された極性制御信号ＰＯＬのレベルは信号Ｃｓ２としてラッチ１７３から出力され、その結果、容量線駆動回路１７１は、入力端Ｂの電位を選択する。ここで、入力端Ｂには、ＶＭＯＳＨが供給されているので、容量スイング信号ＶＭＯＳ２も、ＶＭＯＳ１と同様に、高位側の容量電位ＶＭＯＳＨに遷移する。
ここで、容量制御信号ＣＳＬのＨレベルパルスは、２水平走査期間（２Ｈ）に１回供給され、そのタイミングは、走査信号Ｙｓ１の立ち下がり直後ではなく、走査信号Ｙｓ２の立ち下がり直後なので、１行目および２行目の容量線駆動回路１７１は、容量スイング信号ＶＭＯＳ１およびＶＭＯＳ２を、容量制御信号ＣＳＬのＨレベルのタイミングで高位側の容量電位ＶＭＯＳＨに遷移する。
【００３９】
次に、走査信号Ｙｓ３がＨレベルになったときに、極性書込指示信号ＰＳはＬレベルに遷移する。（３行目の走査線１１２に位置する画素１２０に対して負極性書込が指示される）。このとき、極性制御信号ＰＯＬはＬレベルを維持し、３行目に対応する容量線駆動回路１７１のラッチ１７２はこの論理レベルを保持する。走査信号Ｙｓ３が立ち下がり、３行目に位置する画素１２０のＴＦＴ１１６がオフした後、容量制御信号ＣＳＬがＨになると、保持された極性制御信号ＰＯＬのレベルは信号Ｃｓ３としてラッチ１７３から出力され、その結果、容量線駆動回路１７１は、入力端Ｂの電位を選択する、ここで、入力端Ａには、ＶＭＯＳＬが供給されているので、容量スイング信号ＶＭＯＳ３は、低位側の容量電位ＶＭＯＳＬに遷移する。
【００４０】
次に、走査信号Ｙｓ４がＨレベルになったときに、極性書込指示信号ＰＳはＬレベルを維持する。（４行目の走査線１１２に位置する画素１２０に対して負極性書込が指示される）。このとき、極性制御信号ＰＯＬはＨレベルに遷移し、４行目に対応する容量線駆動回路１７１のラッチ１７２はこの論理レベルを保持する。走査信号Ｙｓ４が立ち下がり、４行目に位置する画素１２０のＴＦＴ１１６がオフした後、容量制御信号ＣＳＬがＨになると、保持された極性制御信号ＰＯＬのレベルは信号Ｃｓ４としてラッチ１７３から出力され、その結果、容量線駆動回路１７１は、入力端Ａの電位を選択する。ここで、入力端Ａには、ＶＭＯＳＬが供給されているので、容量スイング信号ＶＭＯＳ４は、低位側の容量電位ＶＭＯＳＬに遷移する。
ここで、容量制御信号ＣＳＬのＨレベルパルスのタイミングは、走査信号Ｙｓ３の立ち下がり直後ではなく、走査信号Ｙｓ４の立ち下がり直後なので、３行目および４行目の容量線駆動回路１７１は、容量スイング信号ＶＭＯＳ３およびＶＭＯＳ４を、容量制御信号ＣＳＬのＨレベルパルスのタイミングで低位側の容量電位ＶＭＯＳＬに遷移する。このように、容量線駆動回路１７１は、蓄積容量１１９における電位のシフトを、走査線群１１５ａ、１１５ｂ、・・・に属する走査線１１２同士について同時に行う。
【００４１】
ここで、偶数行の容量線駆動回路１７１は、奇数行の容量線駆動回路１７１とは、入力端Ａ、Ｂに供給されている容量電位が、互いに入れ替えられているが（図３参照）、入力端を選択するための信号ＰＯＬが２水平走査期間（２Ｈ）毎に反転する。例えば、初めの走査線群１１５ａに対応する１行目および２行目の容量線１１３に供給される容量スイング信号ＶＭＯＳ１、ＶＭＯＳ２はともに高位側の容量電位ＶＭＯＳＨに遷移し、次の走査線群１１５ｂに対応する３行目および４行目の容量線１１３に供給される容量スイング信号ＶＭＯＳ１、ＶＭＯＳ２はともに低位側の容量電位ＶＭＯＳＬに遷移する構成となっている。
【００４２】
以下同様な動作が、５行目、６行目、７行目、…、ｍ行目の容量線駆動回路１７１において繰り返し行われることになる。容量電位の遷移である電位のシフトは、一つの走査線群に属する走査線同士について同時に行われる。すなわち、走査線群は２本の走査線からなるが、奇数番目の走査線群１１５に属するｉ行目およびｉ＋１行目の走査線１１２に供給される走査信号ＹｓｉおよびＹｓｉ＋１がそれぞれＨレベルになると、走査線１１２には正極性書込が指示され、当該走査信号Ｙｓｉ、Ｙｓｉ＋１がＬレベルに立ち下がった後、容量制御信号ＣＳＬがＨレベルになると、ｉ行目の容量線１１３に供給される容量スイング信号ＶＭＯＳｉ、ＶＭＯＳｉ＋１は、低位側の容量電位ＶＭＯＳＬから高位側の容量電位ＶＭＯＳＨに遷移する。一方で、奇数番目の走査線群１１５にする走査線１１２に供給される走査信号Ｙｓｉ、Ｙｓｉ＋１がそれぞれＨレベルになると、負極性書込が指示され、この後、当該走査信号Ｙｓｉ、Ｙｓｉ＋１がＬレベルに立ち下がった後、容量制御信号ＣＳＬがＨレベルになると、容量スイング信号ＶＭＯＳｉ、ＶＭＯＳｉ＋１は、高位側の容量電位ＶＭＯＳＨから低位側の容量電位ＶＭＯＳＬに同時に遷移することになる。
【００４３】
なお、極性制御信号ＰＯＬは、次の垂直走査期間（１Ｆ）では、前の垂直走査期間とレベルが反転した信号となる。このため、奇数番目の走査線群１１５を構成する走査線１１２に供給される走査信号Ｙｓｉ、Ｙｓｉ＋１がＨレベルになると、負極性書込が指示され、この後、当該走査信号ＹｓｉがＬレベルに立ち下がった後、容量制御信号ＣＳＬがＨレベルになると、容量スイング信号ＶＭＯＳｉ、ＶＭＯＳｉ＋１は、高位側の容量電位ＶＭＯＳＨから低位側の容量電位ＶＭＯＳＬに遷移することになる。一方で、奇数番目の走査線群１１５を構成する走査線１１２に供給される走査信号Ｙｓｉ、Ｙｓｉ＋１がＨレベルになると、走査線１１２には正極性書込が指示され、この後、当該走査信号ＹｓｉがＬレベルに立ち下がった後、容量制御信号ＣＳＬがＨレベルになると、ｉ行目の容量線１１３に供給される容量スイング信号ＶＭＯＳｉ、ＶＭＯＳｉ＋１は、低位側の容量電位ＶＭＯＳＬから高位側の容量電位ＶＭＯＳＨに同時に遷移する。
【００４４】
＜１−３：Ｘ側の動作＞
次に、液晶表示装置の動作のうち、Ｘ側の動作について説明する。ここで、図６は、この液晶表示装置におけるＸ側の動作を説明するためのタイミングチャートである。
【００４５】
まず、図６において、１行目の走査線１１２に供給される走査信号Ｙｓ１がＨレベルになる１水平走査期間（図において（１）で示される期間）について着目すると、当該期間に先んじて、１行１列、１行２列、…、１行ｎ列の画素に対応する階調データＤａｔａが順番に供給される。このうち、１行１列の画素に対応する階調データＤａｔａが供給されるタイミングにおいて、シフトレジスタ１５０から出力されるサンプリング制御信号Ｘｓ１がＨレベルになると、１列目に対応する第１のサンプリングスイッチ１５２のオンにより、当該階調データが、同じく１列目に対応する第１のラッチ回路１５４にラッチされる。
【００４６】
次に、１行２列のドットに対応する階調データＤａｔａが供給されるタイミングにおいて、サンプリング制御信号Ｘｓ２がＨレベルになると、２列目に対応する第１のサンプリングスイッチ１５２のオンにより、当該階調データが、同じく２列目に対応する第１のラッチ回路１５４にそれぞれラッチされ、以下同様にして、１行ｎ列のドットに対応する階調データＤａｔａが、ｎ列目に対応する第１のラッチ回路１５４にそれぞれラッチされる。これにより、１行目に位置するｎ個の画素に対応する階調データＤａｔａが、１列目、２列目、…、ｎ列目に対応する第１のラッチ回路１５４にそれぞれラッチされることになる。
【００４７】
続いて、ラッチパルスＬＰが出力されると（その論理レベルがＨレベルになると）、それぞれ１列目、２列目、…、ｎ列目に対応する第１のラッチ回路１５４にそれぞれラッチされた階調データＤａｔａが、第２のサンプリングスイッチ１５６のオンにより、それぞれに対応する列の第２のラッチ回路１５８に、一斉にラッチされることになる。
【００４８】
そして、１列目、２列目、…、ｎ列目に対応する第２のラッチ回路１５８にそれぞれラッチされた階調データＤａｔａが、それぞれに対応する列のＤ／Ａ変換器１６０によって、極性書込指示信号ＰＳの論理レベルに対応する極性側のアナログ信号に変換されて、データ信号Ｓ１、Ｓ２、…、Ｓｎとして出力される。この際、データ信号Ｓ１、Ｓ２、…、Ｓｎの電位は、極性書込指示信号ＰＳがＨレベルであれば、正極性書込に対応したもの、詳細には、正極側の白レベルに対応する電位Ｖwt(+)から、正極側の黒レベルに対応する電位Ｖbk(+)までの範囲において、階調データＤａｔａに対応したものとなる。
【００４９】
続いて、２行目の走査線１１２に供給される走査信号Ｙｓ２がＨレベルになる１水平走査期間（図において（２）で示される期間）について着目すると、当該期間に先んじて、２行１列、２行２列、…、２行ｎ列の画素に対応する階調データＤａｔａが順番に供給されて、走査信号Ｙｓ１がＨレベルになる期間と同様な動作が実行される。この結果、データ信号Ｓ１、Ｓ２、…、Ｓｎとしては、極性書込指示信号ＰＳの論理レベルに対応する極性側のアナログ信号に変換されたものが出力される。
ここで、図において（１）で示される期間と（２）で示される期間とで、極性書込指示信号ＰＳの論理レベルは同じＨレベルが維持されるので、データ信号Ｓ１、Ｓ２、…、Ｓｎの出力極性も同じである。
【００５０】
極性書込指示信号ＰＳの論理レベルは、２水平走査期間毎に反転するので、３行目の走査線１１２に供給される走査信号Ｙｓ３がＨレベルになる１水平走査期間（図において（３）で示される期間）にＬレベルに遷移する。したがって、（３）で示される期間について着目すると、当該期間に先んじて、２行１列、２行２列、…、２行ｎ列の画素に対応する階調データＤａｔａが順番に供給されて、走査信号Ｙｓ２がＨレベルになる期間と同様な動作が実行されるが、極性書込指示信号ＰＳの論理レベルはＬであるので、この結果、データ信号Ｓ１、Ｓ２、…、Ｓｎとしては、走査信号Ｙｓ１、Ｙｓ２がＨレベルになる期間とは逆の極性側のアナログ信号に変換されたものが出力される。
【００５１】
以下、同様な動作が、走査信号Ｙｓ４、Ｙｓ５、…、ＹｓｍがＨレベルになる毎に、繰り返し実行されることになる。すなわち、ｉ行目の走査線１１２に供給される走査信号ＹｓｉがＨレベルになる１水平走査期間に先んじて、ｉ行１列、ｉ行２列、…、ｉ行ｎ列の画素に対応する階調データＤａｔａが順番に供給されて、１列目、２列目、…、ｎ列目に対応する第１のラッチ回路１５４にそれぞれにラッチされ、この後、ラッチパルスＬＰの出力により、対応する列の第２のラッチ回路１５８に一斉にラッチされて、それぞれに対応する列のＤ／Ａ変換器１６０によって、極性書込指示信号ＰＳの論理レベルに対応する極性側のアナログ信号に変換されて、データ信号Ｓ１、Ｓ２、…、Ｓｎとして出力される。
この際、データ信号Ｓ１、Ｓ２、…、Ｓｎの電位は、奇数番目の走査線群１１５に属する走査線１１２に対応する期間では、極性書込指示信号ＰＳがＨレベルとなるので、正極性書込に対応したものとなる一方、偶数番目の走査線群１１５に属する走査線１１２に対応する期間では、極性書込指示信号ＰＳがＬレベルとなるので、負極性書込に対応したものとなる。つまり、それぞれの走査線群１１５ａ、１１５ｂ、・・・に属する走査線１１２同士では、同一の書込極性に対応し、極性反転しない。
【００５２】
なお、次の垂直走査期間では、同様な動作が実行されるが、極性書込指示信号ＰＳは、同一の水平走査期間についてみた場合、１垂直走査期間毎に反転するので、データ信号Ｓ１、Ｓ２、…、Ｓｎの電位は、奇数番目の走査線群１１５に属する走査線１１２に対応する期間では、負極性書込に対応したものとなる一方、偶数番目の走査線群１１５に属する走査線１１２に対応する期間では、正極性書込に対応したものとなる。
上述の動作の結果、容量線駆動回路１７１は、走査線１１２がＨレベル（ＴＦＴ１１６のオン電位）である場合にデータ線１１４の電位が正極性書込に対応するものであったならば、走査線１１２がＬレベル（ＴＦＴ１１６のオフ電位）に遷移した後に、蓄積容量１１９における他方の蓄積容量電極の電位を高位側にシフトさせる一方、データ線１１４の電位が負極性書込に対応するものであったならば、走査線１１２がＬレベルに遷移した後に、蓄積容量１１９における他方の蓄積容量電極の電位を低位側にシフトさせる。
【００５３】
＜１−４：蓄積容量および液晶容量における動作＞
続いて、上述したようなＹ側およびＸ側の動作が行われた場合に、蓄積容量および液晶容量における動作について説明する。図７（ａ）、図７（ｂ）および図７（ｃ）の各々は、これらの容量における電荷の蓄積動作を説明するための図である。
【００５４】
ここで、説明の便宜上、ｉ行ｊ列に位置する画素１２０において、正極性書込を行う場合を例にとって簡略的に説明する。なお、低位側の容量電位ＶＭＯＳＬと、対向電極１０８の電位ＬＣcomとは、後述するように実際には異なっているが、ここでは、説明簡略化のために、互いに等しいものとして扱う。
【００５５】
まず、走査信号ＹｓｉがＨレベル（オン電位）になると、当該画素のＴＦＴ１１６がオンするので、図７（ａ）に示されるように、当該画素の蓄積容量Ｃstgおよび液晶容量ＣLCには、データ線Ｓｊの電位に応じた電荷が蓄積される。この際、蓄積容量Ｃstgおよび液晶容量ＣLCにおいて充電された書込電圧をＶ0とする。
【００５６】
次に、信号ＹｓｉがＬレベル（オフ電位）となった後、容量制御信号ＣＳＬがＨレベルになると、当該画素のＴＦＴ１１６がオフするとともに、正極性書込では、ｉ行目の容量線１１３に供給される容量スイング信号ＶＭＯＳｉの電位が、上述したように低位側の容量電位ＶＭＯＳＬから高位側の容量電位ＶＭＯＳＨに遷移する。このため、図７（ｂ）に示されるように、蓄積容量Ｃstgにおける充電電圧が、その遷移分である電圧Ｖ1だけ持ち上がる。ここで、Ｖ1＝｛ＶＭＯＳＨ−ＶＭＯＳＬ｝である。
【００５７】
ただし、蓄積容量Ｃstgの一端は、画素電極１１８に接続されているので、図７（ｃ）に示されるように、電圧が持ち上げられた蓄積容量Ｃstgから液晶容量ＣLCに電荷が受け渡される。そして、両容量における電位差がなくなると、電荷の受け渡しが終了するので、両容量における充電電圧は、最終的に電圧Ｖ2になる。この電圧Ｖ2は、ＴＦＴ１１６のオフ時におけるほとんどの期間において液晶容量ＣLCに印加され続けることになるので、液晶容量ＣLCには、実効的に、ＴＦＴ１１６のオン時から電圧Ｖ2が印加されたものとみなすことができる。
【００５８】
ここで、電圧Ｖ2は、蓄積容量Ｃstgおよび液晶容量ＣLCを用いると、次式(1)のように表すことができる。
Ｖ2＝Ｖ0＋Ｖ1・Ｃstg／（Ｃstg＋ＣLC）  ……(1)
【００５９】
さて、蓄積容量Ｃstgが液晶容量ＣLCよりも充分に大きいのであれば、式(1)は、次式(2)のように近似される。
Ｖ2＝Ｖ0＋Ｖ1  ……(2)
すなわち、液晶容量ＣLCに最終的に印加される電圧Ｖ2は、初期書込電圧Ｖ0から、容量スイング信号ＶＭＯＳｉの持ち上がり分Ｖ1だけ高位側にシフトしたものとして簡略化される。
【００６０】
なお、ここでは、図７（ｂ）および図７（ｃ）の動作を、簡略化のために別々に説明したが、実際には、両者の動作は同時並行的に行われる。また、ここでは、正極性書込を行う場合について説明したが、負極性書込の場合に、蓄積容量Ｃstgが液晶容量ＣLCよりも充分に大きいのであれば、液晶容量ＣLCに最終的に印加される電圧Ｖ2は、初期書込電圧Ｖ0から容量スイング信号ＶＭＯＳｉの遷移分Ｖ1だけ、低位側にシフトすることになる。
【００６１】
さて、ｉ行ｊ列に位置する画素１２０において、実際に正極性書込を行う場合、上述したように、当該画素におけるＴＦＴ１１６のオン時に、ｉ行目の容量線１１３に印加される容量スイング信号ＶＭＯＳｉの電位、すなわち、当該画素における蓄積容量Ｃstg（１１９）の他方の蓄積容量電極の電位は、低位側の容量電位ＶＭＯＳＬであり、また、液晶容量ＣLCの他端たる対向電極１０８の電位は、一定のＬＣcomである（図８（ａ）参照）。すなわち、蓄積容量Ｃstgにおける充電電圧の基準電位と、液晶容量ＣLCにおける充電電圧の基準電位とは互いに異なっている。
【００６２】
しかしながら、図８（ｂ）に示されるように、ｉ行ｊ列の画素１２０における画素電極１１８の電位Ｐｉｘ（ｉ，ｊ）は、第１に、ＴＦＴ１１６のオン時に、一旦、ｊ列目のデータ線１１４に供給されるデータ信号Ｓｊの電位になり、第２に、ＴＦＴ１１６のオフ後ＣＳＬｉがＨレベルのとき、正極性書込であれば、容量スイング信号ＶＭＯＳｉが低位側の容量電位ＶＭＯＳＬから高位側の容量電位ＶＭＯＳＨに遷移することによって、高位側にシフトする一方、負極性書込であれば、容量スイング信号ＶＭＯＳｉが高位側の容量電位ＶＭＯＳＨから低位側の容量電位ＶＭＯＳＬに遷移することによって、低位側にシフトする点、および、このシフト量が、データ信号Ｓｊの書込電位と、蓄積容量Ｃstgおよび液晶容量ＣLCの比とに応じたものとなる点については、図７（ａ）、図７（ｂ）および図７（ｃ）における説明となんら変わるところはない。
【００６３】
なお、図８（ｂ）は、ｉ行ｊ列の画素１２０における画素電極１１８の電位Ｐｉｘ（ｉ，ｊ）が、ＴＦＴ１１６のオン時に、正極性書込における白レベルに対応する電位Ｖwt(+)であった場合に、ＴＦＴ１１６のオフ直後に、その電位Ｖwt(+)と、蓄積容量Ｃstgおよび液晶容量ＣLCの比とに応じた分ΔＶwtだけ、高位側にシフトする点と、画素電極１１８の電位Ｐｉｘ（ｉ，ｊ）が、ＴＦＴ１１６のオン時に、正極性書込における黒レベルに対応する電位Ｖbk(+)であった場合に、ＴＦＴ１１６のオフ直後に、その電位Ｖbk(+)と、蓄積容量Ｃstgおよび液晶容量ＣLCの比とに応じた分ΔＶbkだけ、高位側にシフトする点と、画素電極１１８の電位Ｐｉｘ（ｉ，ｊ）が、ＴＦＴ１１６のオン時に、負極性書込における白レベルに対応する電位Ｖwt(-)であった場合に、ＴＦＴ１１６のオフ直後に、その電位Ｖwt(-)と、蓄積容量Ｃstgおよび液晶容量ＣLCの比とに応じた分ΔＶwtだけ、低位側にシフトする点と、画素電極１１８の電位Ｐｉｘ（ｉ，ｊ）が、ＴＦＴ１１６のオン時に、負極性書込における黒レベルに対応する電位Ｖbk(-)であった場合に、ＴＦＴ１１６のオフ直後に、その電位Ｖbk(+)と、蓄積容量Ｃstgおよび液晶容量ＣLCの比とに応じた分ΔＶbkだけ、低位側にシフトする点と、の計４点を示している。
【００６４】
本実施形態によれば、画素電極１１８にデータ線１１４から供給されるデータ信号Ｓ１、Ｓ２、…、Ｓｎの電位を、容量スイング信号ＶＭＯＳのシフト分に応じて持ち上げ（または持ち下げ）、データ線１１４の駆動を低電圧で行うことに加え、データ線１１４に電位を供給する際に、走査線群１１５ａ、１１５ｂ・・・に属する隣接する複数の走査線について書込極性を同一とし、変化させない。すなわち、データ線１１４の書込極性は、走査線群１１５ａ、１１５ｂ・・・のそれぞれに属する隣接した走査線１１２に対応し、２水平走査期間同じとなる。したがって、１水平走査期間ごとに反転駆動する場合に比べて、データ線を反転駆動する周波数を約半分に低下させ、さらなる低消費電力化を図ることが可能となる。
また、データ線１１４への電位の書込極性を、隣接する走査線群１１５ａ、１１５ｂ・・・同士について逆側とする。したがって、液晶表示装置１００の不均一性により画素電極の電位にデータ線毎のばらつきを生じる場合でも、画素電極１１８の電位が走査線群１１５ａ、１１５ｂ・・・毎に逆極性になることにより、電位のばらつきによる表示輝度の変化を打ち消す。この結果、液晶表示装置１００、データ線に対応して縦筋状のノイズが表示されてしまうといった事態を低減することができる。
【００６５】
＜２：第２実施形態＞
上述した第１実施形態では、データ線１１４の書込極性は、走査線群１１５ａ、１１５ｂ・・・のそれぞれに属する隣接した走査線１１２に対応し、２水平走査期間同じとなる。すなわち、１行目および２行目の容量線駆動回路１７１は、容量スイング信号ＶＭＯＳ１およびＶＭＯＳ２は同じ電位側にシフトされる。また、容量スイング信号ＶＭＯＳ１およびＶＭＯＳ２を同一のタイミングでシフトする。このことを利用して、回路面積を改善した第２実施形態について説明する。
【００６６】
図９は、本発明の第２実施形態に係る液晶表示装置２００の電気的な構成を示すブロック図である。
第２実施形態では、蓄積容量の他方の蓄積容量電極を構成するそれぞれの容量線群１１５ａ、１１５ｂ、・・・につき、１個の容量線駆動回路１７１を備えている。すなわち、１個の容量線駆動回路１７１が容量線群１１５ａに属する複数の容量線１１３を駆動する点が第１実施形態と異なる。この第２実施形態に係る液晶表示装置の他の構成については、図１から図３に示される第１実施形態と同様であるので、説明を省略する。
【００６７】
この図に示されるように、第２実施形態では、容量線群１１５ａ、１１５ｂ、・・・に属する隣接した容量線１１３は、走査線群１１５ａ、１１５ｂ・・・のそれぞれに属する隣接した走査線１１２に対応している。容量線駆動回路１７１が容量スイング信号ＶＭＯＳ１およびＶＭＯＳ２を同一のタイミングでシフトするため、容量線群１１５ａ、１１５ｂ、・・・毎に１個の容量線駆動回路１７１を兼用して、容量線駆動回路１７１の数を半減させている。このことにより、容量線駆動回路１７１の面積を減少させ、回路全体の面積および消費電力を低減することが可能になる。
【００６８】
＜３：第３実施形態＞
上述した第１実施形態では、走査線が順次オン電位となるタイミングで、データ線を書込極性に対応した電位にする一方、蓄積容量における他端の電位のシフトを、１つの走査線群に属する走査線同士について同時に行う。このため、データ線が所定の電位になってから蓄積容量における他方の蓄積容量電極の電位のシフトが開始するまでの時間は、１つの走査線群に属する走査線同士で互いに異なる。この時間の差のために、電位のシフト結果の電極電圧が走査線毎に異なるおそれを解消した第３実施形態について説明する。
【００６９】
図１０は、本発明の第３実施形態に係る液晶表示装置の電気的な構成を示すブロック図である。
図１０に示すように、行毎に設けられた容量線駆動回路１７１のうち、奇数行目に対応する容量線駆動回路１７１には、容量制御信号ＣＳＬｏが供給され、偶数行目に対応する容量線駆動回路１７１には、容量制御信号ＣＳＬが供給されている。ここで、図１１に示すように、容量制御信号ＣＳＬは、第１実施形態と同一内容の信号であり、容量制御信号ＣＳＬｏは、容量制御信号ＣＳＬに対し１水平走査期間進んだ波形の信号である。
なお、第３実施形態に係る液晶表示装置の他の構成については、図１から図３に示される第１実施形態と同様であるので、説明を省略する。
【００７０】
図１１は、第３実施形態に係る液晶表示装置におけるＹ側の動作を説明するためのタイミングチャートである。
ここで、最初の１垂直走査期間（１Ｆ）において、走査信号Ｙｓ１がＨレベルになったとき、極性制御信号ＰＯＬはＨレベルであり、１行目に対応する容量線駆動回路１７１のラッチ１７２はこの論理レベルを保持する。走査信号Ｙｓ１が立ち下がり、１行目に位置する画素１２０のＴＦＴ１１６がオフした後、容量制御信号ＣＳＬｏがＨになると、保持された極性制御信号ＰＯＬのレベルは信号Ｃｓ１としてラッチ１７３から出力される。
次に、走査信号Ｙｓ２がＨレベルになったときに、極性書込指示信号ＰＳはＨレベルを維持する。このとき、極性制御信号ＰＯＬはＬレベルに遷移し、２行目に対応する容量線駆動回路１７１のラッチ１７２はこの論理レベルを保持する。走査信号Ｙｓ２が立ち下がり、２行目に位置する画素１２０のＴＦＴ１１６がオフした後、容量制御信号ＣＳＬがＨになると、保持された極性制御信号ＰＯＬのレベルは信号Ｃｓ２としてラッチ１７３から出力される。
ここで、容量制御信号ＣＳＬｏのＨレベルパルスは、２水平走査期間（２Ｈ）に１回供給され、そのタイミングは、走査信号Ｙｓ１の立ち下がり直後である。また、容量制御信号ＣＳＬのＨレベルパルスも２水平走査期間（２Ｈ）に１回供給されるが、そのタイミングは、走査信号Ｙｓ２の立ち下がり直後である。
【００７１】
＜４：液晶表示装置のまとめ＞
このように、本実施形態では、走査線が順次オン電位となるタイミングで、データ線を書込極性に対応した電位とし、蓄積容量における他端の電位のシフトを、それぞれ、対応する走査線がオフ電位となった直後に行う。このため、データ線が所定の電位になってから蓄積容量における他方の蓄積容量電極の電位のシフトが開始するまでの時間は、全ての走査線で等しくなる。このため、電位のシフト結果の電圧が走査線毎に異なることによる、画素電極の電圧の不均衡を低減できる。
【００７２】
なお、走査線１１２は、隣接する２本の走査線１１２毎に走査線群１１５（１１５ａ、１１５ｂ）を構成すると説明したが、本発明はこれに限らない。走査線群は、例えば、隣接する３本あるいはそれより多くの走査線からなるとしても良い。
【００７３】
また、本発明の駆動回路としては、上述の回路に限らず、種々の構成を採用することができる。例えば、別の実施例の容量線駆動回路として、図１２に示すように、走査信号Ｙｓｉまたは容量制御信号ＣＳＬの論理レベルがＨレベルのとき走査信号Ｙｓｉの論理レベルを保持するラッチ４７２と、走査信号Ｙｓｉの論理レベルがＨレベルのとき極性制御信号ＰＯＬの論理レベルを保持するラッチ４７３と、ラッチ４７２により保持されたレベルを、ラッチ４７３により保持されたレベルに応じて反転し、選択制御信号Ｃｓとして出力する反転回路４７４と、選択制御信号Ｃｓのレベルに応じて入力端Ａの電位または入力端Ｂの電位からいずれかを選択し、容量スイング信号ＶＭＯＳとして容量線１１３に供給するセレクタ４７５とを備える構成でも良い。
【００７４】
また、上述の第１実施形態では、容量線駆動回路１７１における入力端Ａ、Ｂに入力される電位は、奇数行と偶数行とで互いに入れ替えられるものとして説明したが、本発明はこれに限らず、例えば、２行といった走査線群の単位で入れ替えられることとしてよい。この場合、極性制御信号ＰＯＬを２水平走査期間毎に反転させず、入力端Ａ、Ｂに入力される電位の入れ替えのみにより、データ線の反転を２水平走査期間毎に行うことができる。この一方、入力端Ａ、Ｂに入力される電位を、奇数行と偶数行とで互いに入れ替える構成では、表示する画像の精細度に応じて、データ線の反転を１水平走査期間毎に行う駆動回路との互換性を維持し易い。
【００７５】
すなわち、入力端Ａ、Ｂに入力される電位を、奇数行と偶数行とで互いに入れ替える構成によれば、容量制御信号ＣＳＬのＨレベルパルスを、１水平走査期間毎に１回供給し、極性制御信号ＰＯＬおよび極性書込指示信号ＰＳを１垂直走査期間ごとに反転する信号とするだけで、データ線の反転を１水平走査期間毎に行う駆動とすることができる。これにより、液晶表示装置の製造の不均一性等から画素電極の電位に生じたデータ線毎のばらつきが無視できない場合には、ばらつきによる輝度変化を隣接する１本の走査線毎に打ち消し低減可能な、１水平走査期間毎の反転駆動に転換することができる。
【００７６】
なお、上述した第１、第２および第３実施形態にあっては、４ビットの階調データＤａｔａを用いて１６階調表示を行うものとしたが、本発明はこれに限られない。例えば、ビット数を多くして、より多階調としても良いし、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成することによって、カラー表示を行うとしても良い。また、実施形態にあっては、液晶容量の電圧無印加状態において最大透過率となるノーマリーホワイトモードとして説明したが、同状態において最小透過率となるノーマリーブラックモードとしても良い。
【００７７】
さらに、実施形態にあって、素子基板１０１にガラス基板を用いたが、ＳＯＩ（Silicon  On  Insulator）の技術を適用し、サファイヤや、石英、ガラスなどの絶縁性基板にシリコン単結晶膜を形成して、ここに各種素子を作り込んで素子基板１０１としても良い。また、素子基板１０１として、シリコン基板などを用いるとともに、ここに各種の素子を形成しても良い。このような場合には、スイッチング素子として、高速な電界効果型トランジスタを用いることができるので、ＴＦＴよりも高速動作が容易になる。ただし、素子基板１０１が透明性を有しない場合、画素電極１１８をアルミニウムで形成したり、別途反射層を形成したりするなどして、反射型として用いる必要がある。また、実施形態にあっては、データ線１１４と画素電極１１８との間に介挿されるスイッチング素子として、ＴＦＴのような三端子型素子を用いたが、ＴＦＤ（Thin  Film  Diode：薄膜ダイオード）のような二端子型素子を用いても良い。
【００７８】
さらに、上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable  Twisted  Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
【００７９】
＜５：電子機器＞
次に、上述した実施形態に係る液晶表示装置１００を適用した電子機器について説明する。
図１３に、液晶表示装置１００を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示ユニットとしての液晶表示装置１００を備える。スクロールボタン３００２を操作することによって、液晶表示装置１００に表示される画面がスクロールされる。
【００８０】
なお、電子機器としては、図１３を参照して説明した他にも、プロジェクタや、パーソナルコンピュータ、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用・変形例に係る液晶表示装置が適用可能なのは言うまでもない。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１実施形態に係る液晶表示装置の外観構成を示す斜視図である。
【図２】図１におけるＡ−Ａ’線についての断面図である。
【図３】同液晶表示装置の電気的な構成を示すブロック図である。
【図４】同液晶表示装置の容量線駆動回路の電気的な構成を示す回路図である。
【図５】同液晶表示装置におけるＹ側の動作を説明するためのタイミングチャートである。
【図６】同液晶表示装置におけるＸ側の動作を説明するためのタイミングチャートである。
【図７】（ａ）、（ｂ）、（ｃ）は、それぞれ同液晶表示装置における画素の書込動作を説明するための図である。
【図８】（ａ）は、同液晶表示装置における走査信号と容量スイング信号との電圧波形を示す図であり、（ｂ）は、同液晶表示装置において画素電極に印加される電圧波形を示す図である。
【図９】本発明の第２実施形態に係る液晶表示装置の電気的な構成を示すブロック図である。
【図１０】本発明の第３実施形態に係る液晶表示装置の電気的な構成を示すブロック図である。
【図１１】同液晶表示装置におけるＹ側の動作を説明するためのタイミングチャートである。
【図１２】同液晶表示装置の容量線駆動回路の変形例を示す回路図である。
【図１３】実施形態に係る液晶表示装置を適用した電子機器の一例たる携帯電話機の構成を示す斜視図である。
【符号の説明】
【００８２】
１００・・・液晶表示装置、  １０５・・・液晶、  １０８・・・対向電極、  １１２・・・走査線、  １１３・・・容量線、  １１４・・・データ線、  １１５ａ、１１５ｂ・・・走査線群、  １１６・・・ＴＦＴ（スイッチング素子）、  １１８・・・画素電極、
１１９・・・蓄積容量、  １３０・・・シフトレジスタ（走査線駆動回路）、  １５０・・・シフトレジスタ、  １５２、１５６・・・サンプリングスイッチ、  １５４、１５８・・・ラッチ回路、  １６０…Ｄ／Ａ変換器（１５０，１５２，１５４，１５６，１５８，１６０によりデータ線駆動回路）、  １７１・・・容量線駆動回路（蓄積容量駆動回路）、  ３０００・・・携帯電話機。
【図１】
2006313319.tif 000003
【図２】
2006313319.tif 000004
【図３】
2006313319.tif 000005
【図４】
2006313319.tif 000006
【図５】
2006313319.tif 000007
【図６】
2006313319.tif 000008
【図７】
2006313319.tif 000009
【図８】
2006313319.tif 000010
【図９】
2006313319.tif 000011
【図１０】
2006313319.tif 000012
【図１１】
2006313319.tif 000013
【図１２】
2006313319.tif 000014
【図１３】
2006313319.tif 000015