(57)【要約】【課題】フッ素原子を分子中に含むガスでは、ＳｉＮ膜のエッチングが等方的に進行するため、サイドウォールの幅が小さくなり、ＬＤＤ領域の幅を大きくすることが困難であった。【解決手段】ゲート電極上に窒化珪素膜を形成し、エッチングガスとして臭化水素ガスを主に用い、ＩＣＰ（誘導結合型プラズマ）法などのエッチング方法により、窒化珪素膜のうちゲート電極上の部分と基板表面部のみを除去し、同時にゲート電極の側面部のみに窒化珪素膜を残す。【選択図】図１
2006270076.tif 000002
【特許請求の範囲】
【請求項１】
半導体膜上にゲート電極を形成し、
前記ゲート電極上に窒化珪素膜を形成し、
臭化水素ガス及び塩素ガスを含む混合ガスを用いて前記窒化珪素膜をドライエッチングすることによって、前記ゲート電極上および前記半導体膜上の前記窒化珪素膜を除去するとともに、前記ゲート電極の側面に前記窒化珪素膜の一部を残すことを特徴とする半導体装置の作製方法。
【請求項２】
半導体膜上にゲート電極を形成し、
前記ゲート電極上に窒化珪素膜を形成し、
臭化水素ガス、塩素ガス及び酸素ガスを含む混合ガスを用いて前記窒化珪素膜をドライエッチングすることによって、前記ゲート電極上および前記半導体膜上の前記窒化珪素膜を除去するとともに、前記ゲート電極の側面に前記窒化珪素膜の一部を残すことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記半導体膜は、ガラス、石英、合成樹脂などの絶縁性基板上に形成されていることを特徴とする半導体装置の作製方法。
【請求項４】
半導体基板上にゲート電極を形成し、
前記ゲート電極上に窒化珪素膜を形成し、
臭化水素を含むガスを用いて前記窒化珪素膜をドライエッチングすることによって、前記ゲート電極上および前記半導体基板上の前記窒化珪素膜を除去するとともに、前記ゲート電極の側面に前記窒化珪素膜の一部を残すことを特徴とする半導体装置の作製方法。
【請求項５】
半導体基板上にゲート電極を形成し、
前記ゲート電極上に窒化珪素膜を形成し、
臭化水素および塩素を含むガスを用いて前記窒化珪素膜をドライエッチングすることによって、前記ゲート電極上および前記半導体基板上の前記窒化珪素膜を除去するとともに、前記ゲート電極の側面に前記窒化珪素膜の一部を残すことを特徴とする半導体装置の作製方法。
【請求項６】
請求項４または請求項５において、
前記半導体基板として、Ｎ型またはＰ型の単結晶シリコン基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製された基板のいずれかを用いることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記混合ガスにおける臭化水素ガスの流量の割合は、混合ガスの総流量に対して５０％と同じ、若しくはそれ以上とすることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、前記半導体装置は、デジタルビデオカメラ、デジタルカメラ、反射型プロジェクター、ディスプレイ、ヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置、携帯型の情報端末、ゲーム機器、コンピュータ、および記録媒体を備えた画像再生装置の中から選ばれた一であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（ＴＦＴ）を作製する過程で、ゲート電極の側面に窒化珪素からなるサイドウォールを形成する方法、およびこの処理を行って作製した半導体装置およびその作製方法に関する。
【背景技術】
【０００２】
半導体素子の微細化、高集積化に関して、多くの研究開発が進められている。特に、ＭＯＳ型トランジスタの微細化技術の進歩はめざましい。ＭＯＳとは、Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒの頭文字を取り、「金属−酸化物−半導体」の３種類の材料（物質）を組み合わせた構造を示す。
【０００３】
ここで金属とは、純粋な金属だけを意味するのではなく、十分に導電率の大きな半導体材料や、半導体と金属の合金なども含めた広い意味で使用される。また、酸化物とは、純粋な酸化物だけではなく、窒化物等の十分に抵抗の大きな絶縁性材料が用いられることもある。これらの場合でも慣用的にＭＯＳと呼ばれている。以下、本明細書では窒化物その他の絶縁物をも含めて、このような構造を有する電界効果型素子をＭＯＳ型トランジスタと称することとする。
【０００４】
ＭＯＳ型トランジスタは、Ｎチャネル型導電型およびＰチャネル型導電型を問わず、一般的にチャネル形成領域、ゲート絶縁膜、ゲート電極、ソース領域、ドレイン領域を有している。このＭＯＳ型トランジスタは、高集積化しやすい特徴を持つため、集積回路を有するトランジスタ素子として広く用いられている。
【０００５】
ＭＯＳ型トランジスタの微細化は、ゲート電極の幅を小さくすることによって行われる。ＭＯＳ型トランジスタの微細化に伴って、短チャネル効果やホットエレクトロンの発生を防止するために、ドレイン領域のチャネル形成領域側の不純物を低濃度化したＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造が用いられている。
【０００６】
ＬＤＤ構造を用いることによって、ドレイン領域のチャネル形成領域側への不純物の拡散量を低減し、チャネル長の長さを確保することができる。また、チャネル形成領域と不純物領域（ドレイン領域）の境界に形成されるｐｎ接合部の不純物濃度分布の勾配が緩和されるため、この領域の電界集中を緩和させることができる。これによって素子の動作を安定化させることが可能になった。
【０００７】
ＬＤＤ領域を形成する際、ゲート電極の両端部にサイドウォールを形成する。窒化珪素（ＳｉＮ）でサイドウォールを形成する場合、ＳＦ６やＣＦ４などのフッ素系ガスを用いて、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：反応性イオンエッチング）方式のドライエッチング装置でエッチングを行う。
【０００８】
窒化珪素膜のエッチングには、ＣＦ４、ＣＦ４とＯ２の混合ガス、ＮＦ３、ＣＨ２Ｆ２などのフッ素原子を含むガスが従来用いられている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
半導体装置を作製する際には、構造面および電気的特性面から最適な配置及び寸法を設計する。
構造面に関しては、半導体装置を構成するトランジスタなどの能動素子、抵抗や容量などの受動素子、素子間を電気的に分離するための素子分離、さらには配線などをどのような構造にするかを設計する。この際、それぞれの最小パターン寸法に関するルールなどに従い、寸法を決定する。
また、電気的特性に関しては、トランジスタ特性、ゲート電極とソース領域およびゲート電極とドレイン領域のオーバーラップ容量、ゲート電極とソース領域およびゲート電極とドレイン領域の抵抗、ソース領域およびドレイン領域の抵抗、配線の抵抗や寄生容量、コンタクトホールのコンタクト抵抗などを考慮する必要がある。
【００１０】
そのため、設計値通りに半導体装置を作製することは、半導体装置の性能を最適にするために必要なことである。
【００１１】
ところが、フッ素原子を含むガスを用いて、ＲＩＥ装置によって窒化珪素膜のエッチングを行うと、窒化珪素膜のエッチングが等方的に進行する。このため、窒化珪素膜をゲート電極の側面だけに、エッチング前の窒化珪素膜の膜厚と同程度の幅に残すことができなかった。
【００１２】
一例を挙げると、厚さが４００ｎｍのゲート電極上に窒化珪素膜を３００ｎｍ形成し、ＳＦ６とＣＦ４の混合ガスを用いてエッチング処理を行うと、サイドウォールの幅は１００ｎｍ以下になってしまう。このサイドウォールを用いて作製するＬＤＤ領域の幅も小さくなってしまう。
【００１３】
本発明の課題は、上述した従来技術の問題点を解決することである。その目的は、窒化珪素膜をエッチングする際にサイドウォールの寸法の変化を抑制し、これによって、ＬＤＤ領域を形成する際の加工精度を高めることである。
【課題を解決するための手段】
【００１４】
そこで、上記の目的を達成するために、本発明は以下の構成を有する。
【００１５】
本発明で開示する発明の一つは、半導体膜上にゲート電極を形成し、このゲート電極上に窒化珪素膜を形成し、主に臭化水素（ＨＢｒ）を含む混合ガスを用いてドライエッチングをすることによって、ゲート電極上および前記半導体膜上の窒化珪素膜を除去するとともに、ゲート電極の側面に窒化珪素からなるサイドウォールを形成することを特徴とする半導体装置の作製方法である。以下に主に臭化水素（ＨＢｒ）を含む混合ガスの定義を示す。主に臭化水素（ＨＢｒ）を含む混合ガスとは、混合ガスの総流量に対して臭化水素ガスの流量が５０％、若しくはそれ以上の割合であることを指している。
【００１６】
また、他の発明の構成は、半導体膜上にゲート電極を形成し、このゲート電極上に窒化珪素膜を形成し、臭化水素（ＨＢｒ）および塩素（Ｃｌ２）を含む混合ガスを用いて窒化珪素膜を選択的にエッチングし、ゲート電極の側面に窒化珪素からなるサイドウォールを形成することを特徴とする半導体装置の作製方法である。前記混合ガスは、混合ガスの総流量に対して臭化水素ガスの流量が５０％、またはそれ以上の割合である。また、他の発明の構成は、半導体膜上にゲート電極を形成し、このゲート電極上に窒化珪素膜を形成し、ゲート電極の側面に窒化珪素を残すためのエッチングを混合ガスで行う半導体装置の作製方法であり、混合ガスは、臭化水素（ＨＢｒ）と塩素（Ｃｌ２）と酸素を含むことを特徴としている。なお、前記混合ガスは、混合ガスの総流量に対して臭化水素ガスの流量が５０％、若しくはそれ以上の割合である。
【００１７】
なお、上記構成において、半導体膜は絶縁性物質からなる基板に形成されている。絶縁性物質からなる基板の例として、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス基板、石英基板、セラミックス基板、ステンレス基板、またはプラスチックやアクリルなどの合成樹脂からなる基板を挙げることができる。
【００１８】
また、他の発明の構成は、半導体膜上にゲート電極を形成し、このゲート電極上に窒化珪素膜を形成し、主に臭化水素（ＨＢｒ）を含む混合ガスを用いてドライエッチングをすることによって、ゲート電極上および前記半導体膜上の窒化珪素膜を除去するとともに、ゲート電極の側面に窒化珪素からなるサイドウォールを形成することを特徴とする半導体装置の作製方法である。この主に臭化水素（ＨＢｒ）を含む混合ガスは塩素（Ｃｌ２）を含む。
【００１９】
また、他の発明の構成は、半導体膜上にゲート電極を形成し、このゲート電極上に窒化珪素膜を形成し、臭化水素（ＨＢｒ）および塩素（Ｃｌ２）及び酸素（Ｏ２）を含む混合ガスを用いて窒化珪素膜を選択的にエッチングし、ゲート電極の側面に窒化珪素からなるサイドウォールを形成することを特徴とする半導体装置の作製方法である。なお、前記混合ガスは、混合ガスの総流量に対して臭化水素ガスの流量が５０％、若しくはそれ以上の割合である。
【００２０】
なお、上記構成において、半導体膜を形成する基板として（１）単結晶シリコン基板または化合物半導体基板、（２）ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いることができる。それぞれ代表的には、（１）Ｎ型またはＰ型の単結晶シリコン基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板、（２）貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製された基板、などを挙げることができる。
【００２１】
なお、上記構成において、エッチング方法は、平行平板型ＲＩＥ（反応性イオンエッチング）、マグネトロン型ＲＩＥ、２周波型ＲＩＥ、マイクロ波型ＲＩＥ、ＥＣＲ（電子サイクロトロン共鳴）プラズマエッチング、ヘリコン型プラズマエッチング、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）型プラズマエッチング等のドライエッチング法を用いることを特徴とする。
【００２２】
臭化水素を含むガスを用い、上記のエッチング方法を用いると、このガスはプラズマによって分解されたのちに高周波によって加速され、窒化珪素膜の表面に物理的に衝突し、窒化珪素膜と反応する。この反応で生成した四臭化珪素が側壁に付着することによって、横方向のエッチングが阻害される。その結果、異方性エッチングが可能になる。
【００２３】
また、本発明を用いて薄膜トランジスタ（ＴＦＴ）を形成し、このＴＦＴを用いた半導体装置としては、代表的には、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央演算処理装置）、メモリ、ＩＣ、ＲＦＩＤ素子、画素、ドライバ回路などを挙げることができる。さらに、これらの半導体装置を組み込んで、テレビ、コンピュータ、携帯型の情報処理端末、などのさまざまな電子機器を形成することも可能である。
【発明の効果】
【００２４】
本発明を用いることにより、窒化珪素膜のエッチングにおいて、フッ素原子を含むガスを用いた場合と比較して高い異方性が得られる。そのため、窒化珪素膜のエッチング時にサイドウォールの幅の寸法変化を少なくすることができる。さらには、このサイドウォールに合わせてＬＤＤ領域を良好に形成することが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下に本発明の実施の様態を、図面を用いて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００２６】
図１を用いて本発明の実施の形態を説明する。
【００２７】
まず、図１（ａ）に示すように、絶縁性基板１０１に珪素を主成分とする絶縁性物質からなる下地膜１０２を形成する。ここで、絶縁性基板１０１とは、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミックス基板、ステンレス基板、ＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ  Ｔｅｒｅｐｈｔｈａｌａｔｅ：ポリエチレンテレフタラート）、ＰＥＳ（ｐｏｌｙｅｔｈｅｒｓｕｌｐｈｏｎｅ  Ｒｅｓｉｎ：ポリエーテルスルホン）、ＰＥＮ（Ｐｏｌｙｅｔｈｙｌｅｎｅ  Ｎａｐｈｔｈａｌａｔｅ：ポリエチレンナフタレート）に代表されるプラスチックや、アクリルなどに代表される合成樹脂を原料とする基板を用いることができる。さらに、下地膜１０２上に非晶質半導体膜１０３を形成する。
【００２８】
非晶質半導体膜１０３にレーザ照射を行うことによって結晶性半導体膜とし、この結晶性半導体膜を所定の形状に整形する処理を行うことによって、島状の半導体膜１０４を形成する。なお、非晶質半導体膜１０３の結晶化には、レーザ照射だけでなく、電熱炉を用いたファーネスアニール法やランプを用いた高速熱処理法（ＲＴＡ）などを用いることができる。
【００２９】
次に、半導体膜１０４を覆うようにゲート絶縁膜１０５を形成する。ゲート絶縁膜１０５はプラズマＣＶＤ法またはスパッタ法を用いて、４０ｎｍ以上１５０ｎｍ以下の膜厚で形成する。その上に、導電膜として窒化タンタル（ＴａＮ）とタングステン（Ｗ）をプラズマＣＶＤ法またはスパッタ法を用いて合計４００ｎｍになるように形成し、この導電膜を所定の形状に整形することによってゲート電極１０６を形成する。
【００３０】
次に、Ｎチャネル型ＴＦＴを形成する場合では、半導体膜１０４にリン（Ｐ）をイオン注入し、低濃度のＮ型領域１０７を形成する。このとき、ゲート電極１０６がイオン注入のマスクの役割をするため、Ｎ型領域はゲート電極１０６と自己整合的に形成される。同様に、Ｐチャネル型ＴＦＴを形成する場合には、半導体膜１０４にホウ素（Ｂ）をイオン注入して、低濃度のＰ型領域を形成する。
【００３１】
エッチング終了点は、エッチングの時間経過に伴うプラズマの発光スペクトルの波形を観測することによって決定する。すなわち、窒化珪素膜をエッチングする際に、発光するエッチングガスまたは生成する反応生成物の発光強度の変化をとらえてエッチングの終点を決める。
【００３２】
サイドウォール１０９を形成する場合では、まずゲート電極上や基板上に形成されている窒化珪素膜１０８が徐々にエッチングされる。この段階では発光スペクトルの強度は一定である。さらにエッチングが進むと、ゲート電極上や基板上の窒化珪素が完全にエッチングされ、窒化珪素膜がゲート電極の側面部に残るだけになる。このような状態になると、発光強度がエッチング開始時より弱くなる。この発光強度の変化をとらえてエッチングの終点が決定される。
【実施例１】
【００３３】
半導体素子の作製方法について、図面を参照して説明する。なお、本実施例では、絶縁性基板に半導体膜を形成し、この半導体膜を用いてＴＦＴを作製する場合を示す。
【００３４】
図４（Ａ）に示すように、絶縁表面を持つ基板４０１に下地膜４０２を形成する。本実施例では、基板４０１としてガラス基板を用いる。なお、ここで用いる基板には、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミックス基板、ステンレス基板などを用いることができる。また、ＰＥＴ（ポリエチレンテレフタラート）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＮ（ポリエチレンナフタレート）に代表されるプラスチックや、アクリルなどに代表される合成樹脂を原料とする基板は、一般的に他の基板と比較すると耐熱温度が低い傾向であるが、本作製工程の処理温度に耐えることができるものであれば用いることができる。
【００３５】
下地膜４０２は、基板４０１に含まれるナトリウムなどのアルカリ性金属が半導体中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために用いる。このため、アルカリ金属やアルカリ土類金属の半導体中への拡散を抑えることのできる酸化珪素や窒化珪素、窒化酸化珪素などの絶縁物質を用いて形成する。また、下地膜４０２は単層または積層構造のいずれでも良い。本実施例では、プラズマＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学気層成長法）を用いて窒化酸化珪素膜を１０ｎｍ以上４００ｎｍ以下の膜厚になるように成膜した。
【００３６】
なお、基板４０１としてガラス基板またはプラスチック基板のようにアルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いている場合には、不純物の拡散を防ぐために下地膜を設けることは有効であるが、石英基板など不純物の拡散がさほど問題にならない基板を用いる場合には必ずしも下地膜４０２を設ける必要はない。
【００３７】
次いで、下地膜４０２上に非晶質半導体膜４０３を形成する。非晶質半導体膜４０３は、公知の方法（スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法など）により、１０ｎｍ以上１００ｎｍ以下（好ましくは３０ｎｍ以上６０ｎｍ以下）の厚さで形成する。ここで用いる非晶質半導体膜４０３は、珪素やシリコンゲルマニウムなどを用いることができるが、ここでは珪素を用いる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１ａｔｏｍｉｃ％以上４．５ａｔｏｍｉｃ％以下の程度であることが好ましい。
【００３８】
なお、良好な結晶構造を得るために、非晶質半導体膜４０３中の酸素、窒素などの不純物元素濃度を５×１０１８ａｔｏｍｉｃ／ｃｍ３以下に低減させておくと良い。また、大気に曝さずに下地膜４０２と非晶質半導体膜４０３とを連続成膜すると、界面汚染を防ぐことができるため好ましい。
【００３９】
次に、非晶質半導体膜４０３上にスピンコーティング法やディップコート法といった方法により、ニッケル（Ｎｉ）を代表とする金属元素を含む溶液（水溶液や酢酸溶液）を一面に塗りつけて、金属元素を含む膜４０４を形成する。なお、この膜は極めて薄いため膜として観測できない場合もある。本実施例では、スピンコート法により、重量換算で１ｐｐｍ以上１００ｐｐｍ以下のニッケルを含む酢酸ニッケル溶液を一面に塗りつける。また、金属元素を含む膜４０４を形成する方法はこの方法に限らず、プラズマＣＶＤ法、スパッタ法、および蒸着法を用いて形成することもできる。
【００４０】
このとき、非晶質半導体膜４０３と酢酸ニッケル溶液との濡れ性を高め、非晶質半導体膜４０３の表面全体に溶液を行き渡らせるために、酢酸ニッケル溶液を一面に塗りつける前に、酸素雰囲気中での紫外光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水または過酸化水素による処理などを行い、１ｎｍ以上５ｎｍ以下の厚さの酸化膜を非晶質半導体膜４０３上に形成するとよい。このようにして薄い酸化膜を形成することにより、金属元素を含む水溶液を均一に非晶質半導体膜４０３上に塗りつけることができる。
【００４１】
なお、本実施例では触媒元素としてニッケル（Ｎｉ）を用いているが、その以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった元素を用いても良い。
【００４２】
次に、非晶質半導体膜４０３を結晶化するための加熱処理を行い、第１の半導体膜を形成する。加熱処理の方法は、電熱炉を用いたファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いた瞬間熱アニール法（ＬＲＴＡ法）や、ガス加熱式の瞬間熱アニール法（ＧＲＴＡ法）を用いることができる。
【００４３】
さらに、第１の半導体膜の結晶性を向上させ、結晶粒内に残される欠陥を補修するために、第１の半導体膜にレーザ光またはレーザ光と同等の強度を持つ強光を照射すると良い。ここでは公知のレーザアニール装置を用いて、第１の半導体膜にレーザを照射する。
【００４４】
以上の工程を経て形成された第２の半導体膜４０５には、金属元素が残存している。そこで、第２の半導体膜４０５内に存在する触媒元素のゲッタリングを行う。ゲッタリングによって、半導体膜中に存在する金属元素を除去することができるため、オフ電流を低減することが可能である。
【００４５】
まず、図４（Ｂ）に示すように第２の半導体膜４０５の表面に酸化膜４０６を形成する。１ｎｍ以上１０ｎｍ以下程度の膜厚を有する酸化膜４０６を形成することで、後のエッチング工程において第２の半導体膜４０５の表面がエッチングにより荒れるのを防ぐことができる。なお、酸化膜４０６は公知の方法を用いて形成することができる。例えば、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液や、オゾン水で、第２の半導体膜４０５の表面を酸化することで形成しても良いし、酸素を含む雰囲気中でのプラズマ処理や、加熱処理、紫外線照射等により形成しても良い。また酸化膜４０６を別途、プラズマＣＶＤ法やスパッタ法、蒸着法などで形成しても良い。
【００４６】
次に、図４（Ｃ）に示すように、希ガス元素を１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で含むゲッタリング用の半導体膜４０７を酸化膜４０６上に、スパッタ法を用いて２５ｎｍ以上２５０ｎｍ以下の厚さで形成する。半導体膜４０７は、第２の半導体膜４０５とエッチングの選択比を大きくするため、第２の半導体膜４０５よりも膜の密度の低い方がより望ましい。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。
【００４７】
次に、図４（Ｄ）に示すように、ファーネスアニール法やＲＴＡ法を用いて加熱処理を施し、ゲッタリングを行う。ファーネスアニール法で行なう場合には、窒素雰囲気中にて４５０℃以上６００℃以下で０．５〜１２時間の加熱処理を行なう。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、第２の半導体膜４０５が瞬間的には６００℃以上１０００℃以下、好ましくは７００℃以上７５０℃以下の程度にまで加熱されるようにする。
【００４８】
加熱処理により、第２の半導体膜４０５内の触媒元素が、拡散により矢印に示すようにゲッタリング用の半導体膜４０７に移動し、ゲッタリングされる。
【００４９】
次に、ゲッタリング用の半導体膜４０７を選択的にエッチングして除去する。エッチングは、ＣｌＦ３によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラメチルアンモニウムハイドロオキサイド（（ＣＨ３）４ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行なうことができる。このとき酸化膜４０６によって第２の半導体膜４０５がエッチングされるのを防ぐことができる。
【００５０】
次に酸化膜４０６をフッ酸により除去した後、第２の半導体膜４０５を所定の形状に整形し、島状の半導体膜４０８を形成する（図５（Ａ））。ここで形成した半導体膜４０８を用いてＴＦＴに代表される各種の半導体素子を形成することができる。なお、本発明においてゲッタリング工程は、本実施例に示した方法に限定されない。その他の方法を用いて半導体膜中の触媒元素を低減するようにしても良い。
【００５１】
このように形成された結晶性の半導体膜４０８は、金属元素の作用により細長い棒状、または細長い扁平状の結晶となり、各結晶は巨視的に見るとある所定の方向に結晶成長している。
【００５２】
次に、半導体膜４０８にホウ素（Ｂ）を添加する（チャネルドープ）。例えばドーピング法、イオン注入法を用いることができる。この処理により、半導体特性であるしきい値をよりゼロに近づかせることができる。つまり、結晶性半導体膜をより真性に近い状態にすることができる。
【００５３】
続いて、半導体膜４０８を覆うようにゲート絶縁膜４０９を形成する。ゲート絶縁膜４０９はプラズマＣＶＤ法またはスパッタ法を用いて、４０ｎｍ以上１５０ｎｍ以下の膜厚で形成する。なお、ゲート絶縁膜４０９は、少なくとも酸素または窒素を含む絶縁膜であれば良く、単層でも複層でも良い。本実施例では、プラズマＣＶＤ法で酸素を含む窒化珪素（ＳｉＮＯ）と、窒素を含む酸化珪素（ＳｉＯＮ）を連続成膜して、合計膜厚が１１５ｎｍになるように形成した。なお、ゲート絶縁膜４０９はこれらの材料に限らず、高誘電率物質（ｈｉｇｈ−ｋ材料ともいう）のタンタル酸化物、酸化ハフニウム（ＨｆＯ２）、窒素添加ハフニウムシリコン酸化物（ＨｆＳｉＯＮ）、酸化ジリコニウム（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、または酸化ランタン（Ｌａ２Ｏ２）などの希土類酸化物も用いることができる。
【００５４】
なお、チャネル長の長さが１μｍ以下であるようなＴＦＴ（サブミクロンＴＦＴともいう）を形成する場合、ゲート絶縁膜４０９は１０ｎｍ以上５０ｎｍ以下の厚さで形成することが望ましい。
【００５５】
次に、ゲート絶縁膜４０９上に導電膜を形成し、エッチングすることによってゲート電極４１０、４１１を形成する。その概要は以下の通りになる。ゲート絶縁膜４０９上に形成する導電膜の材料は導電性を有する膜であればよい。本実施例ではＴａＮ（窒化タンタル）を３０ｎｍ形成し、さらにＷ（タングステン）を３７０ｎｍ形成した膜を用いる。この導電膜を加工するためのレジストマスクを形成し、このレジストマスクを基に導電膜を所定の形状に整形してゲート電極４１０、４１１を形成する。
【００５６】
なお、これに限らず、Ａｌ（アルミニウム）とＭｏ（モリブデン）を用いてＭｏ、Ａｌ、Ｍｏの順に形成した導電膜や、Ｔｉ（チタン）とＡｌを用いてＴｉ、Ａｌ、Ｔｉの順に形成した導電膜を用いても良い。また、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）から選ばれた元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いることができる。さらには、これらの材料の積層物を用いてもよい。特にゲート絶縁膜４０９を先述の高誘電率物質（ｈｉｇｈ−ｋ材料）を用いて形成した場合では、上記の金属からなる材料を用いてゲート電極４１０、４１１を形成すると、ゲート電極４１０、４１１の空乏化を解消し、大量の電流を流すことができるようになるため、半導体素子の低電力化に貢献する。
【００５７】
ゲート絶縁膜４０９上に導電膜を形成し、さらにこの導電膜をパターン成形するためのレジストマスクを形成する。その工程は、導電膜上にフォトレジストをスピンコーティング法などにより一面に塗りつけ、露光を行う。次に、フォトレジストに対して加熱処理（プリベーク）を行う。プリベークの温度は５０〜１２０℃とし、後に行われるポストベークより低い温度で行う。本実施例では、加熱温度は９０℃、加熱時間は９０秒とした。
【００５８】
フォトレジストを露光させた後、フォトレジストに現像液を滴下するか、あるいはスプレーノズルから現像液をスプレーすることによって、フォトレジストを現像する。
【００５９】
その後、現像されたフォトレジストを１２５℃、１８０秒で加熱処理を行ういわゆるポストベークを行い、レジストマスク中に残っている水分などを除去し、同時に熱に対する安定性を高める。以上の工程によってレジストマスクが形成される。このレジストマスクを基に導電膜を加工して、ゲート電極４１０、４１１を形成する。
【００６０】
次に、Ｐチャネル型ＴＦＴを形成する部分をレジスト４１２で覆い、Ｎ型不純物のヒ素（Ａｓ）やリン（Ｐ）を導入し、Ｎ型不純物領域４１３を形成する（図５（Ｄ））。本実施例では、ホスフィン（ＰＨ３）を６０〜８０ｋｅＶで導入する。また、同様にしてＮチャネル型ＴＦＴを形成する部分をレジスト４１４で覆い、Ｐ型不純物であるホウ素（Ｂ）を導入し、Ｐ型不純物領域４１５を形成する（図６（Ａ））。本実施例では、ジボラン（Ｂ２Ｈ６）を３０〜４５ｋｅＶで導入する。
【００６１】
次に、図６（Ｂ）に示すように、レジスト４１４を剥離し、全面に窒化珪素膜４１６を３００ｎｍ形成する。窒化珪素膜４１６の形成はプラズマＣＶＤ法などを用いて行うことができる。さらに、図６（Ｃ）に示すように、窒化珪素膜４１６を、臭素を含むガスを用いてドライエッチングを行った。本実施例では、臭化水素、塩素、および酸素の流量を１００：４４：６の比になるように混合してエッチング用のガスとし、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）装置を用いてドライエッチングを行った。なお、圧力は１．６Ｐａ、ＩＣＰの高周波は４５０Ｗ、ＢＩＡＳの高周波は１５０Ｗである。ＩＣＰに印加する高周波はプロセスガスを分解する役割を持ち、ＢＩＡＳに印加する高周波は、エッチング種（イオン）を加速する役割を持つ。この工程により、ゲート電極４１０、４１１の側面にサイドウォール４１７が形成された。
【００６２】
なお、この条件で窒化珪素と酸化珪素のエッチングレートの比は５．０４を達成した。このことは、酸化珪素をゲート絶縁膜として、窒化珪素膜を異方性エッチングすることが可能であることを意味している。従って、サイドウォールを窒化珪素膜で形成することが可能となる。
【００６３】
ＨＢｒガスを用いてエッチングを行う過程における断面の状態を図２（Ａ）〜（Ｄ）および図３（Ａ）〜（Ｄ）に示す。なお、図２は断面の状態を電子顕微鏡で撮影したものであり、図３に対応する図２において、２０１は半導体膜、２０２は窒化珪素膜であり、図３において３０１は半導体膜、３０２は窒化珪素膜である。
【００６４】
図２（Ａ）及び図３（Ａ）は、エッチング処理前、図２（Ｂ）及び図３（Ｂ）はエッチング開始から２００秒経過後、図２（Ｃ）及び図３（Ｃ）は、エッチング開始から２４０秒経過後を示す。なお、エッチング開始から２４０秒後をエッチング終了点とした。また、図２（Ｄ）及び図３（Ｄ）は、窒化珪素膜２０２および３０２が過剰にエッチングされ、半導体膜２０１および３０１が露出した状態を示す（エッチング開始から２６０秒後）。また、処理時間によるサイドウォールの幅を表１に示す。処理開始から２４０秒後（エッチング終了点）におけるサイドウォールの幅の平均値は２３６ｎｍであり、エッチング開始前の窒化珪素膜の膜厚とほぼ同程度の幅でサイドウォールが形成される。
【表１】
2006270076.tif 000003
【００６５】
なお、本実施例ではドライエッチングの方法としてＩＣＰ法を用いているが、この方法には限らない。同様にして、平行平板型ＲＩＥ（反応性イオンエッチング）、マグネトロン型ＲＩＥ、２周波型ＲＩＥ、マイクロ波型ＲＩＥ、ＥＣＲ（電子サイクロトロン共鳴）プラズマエッチング、ヘリコン型プラズマエッチングなどのエッチング方法を用いることができる。
【００６６】
次に、図６（Ｄ）に示すように、Ｐ型ＴＦＴになる部分をレジスト４１８で覆い、Ｎ型の導電性を示すイオンの導入を行い、ＬＤＤ領域４１９を形成する、なお、先程よりも高いドーズ量でＮ型の導電性を示すイオンを導入する。同様にして、図７（Ａ）に示すように、Ｎ型ＴＦＴになる部分をレジスト４２０で覆い、Ｐ型の導電性を示すイオンの導入を行い、ＬＤＤ領域４２１を形成する。こちらも、先程よりも高いドーズ量でＰ型の導電性を示すイオンを導入する。
【００６７】
以上のようにして、不純物の導入が終了したら、レーザアニール、ランプアニール、またはファーネスアニールによって処理を行い、導入した不純物の活性化と、不純物の導入に伴う結晶性の損傷を回復させる。
【００６８】
上記の工程によって、Ｐチャネル型ＴＦＴ４２２とＮチャネル型ＴＦＴ４２３を同一基板上に形成することができる。
【００６９】
続いて、図７（Ｂ）に示すように、これらの保護膜として絶縁膜４２４を形成する。この絶縁膜４２４は、プラズマＣＶＤ法またはスパッタ法を用い、窒化珪素膜または窒化酸化珪素膜を単層または積層構造で１００ｎｍ以上２００ｎｍ以下の厚さに形成する。窒化酸化珪素膜と酸化窒素珪素膜を組み合わせる場合では、ガスを切り替えることによって連続成膜をすることが可能である。本実施例では、プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を形成した。絶縁膜４２４を設けることにより、酸素や空気中の水分をはじめ、各種イオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。
【００７０】
次いで、さらに絶縁膜４２５を形成する。ここでは、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法またはスピンコート法によって一面に塗りつけたポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリル、シロキサン（−Ｓｉ−Ｏ−Ｓｉ−で表される珪素と酸素との結合（シロキサン結合）を構成の基本単位とし、珪素にフッ素、脂肪族炭化水素、または芳香族炭化水素などが結合した構造を持つ物質）などの有機樹脂膜、無機層間絶縁膜（窒化珪素、酸化珪素などの珪素を含む絶縁膜）、ｌｏｗ−ｋ（低誘電率）材料などを用いることができる。絶縁膜４２５は、ガラス基板上に形成されたＴＦＴによる凹凸を緩和し、平坦化する意味合いが強いため、平坦性に優れた膜が好ましい。
【００７１】
さらに、フォトリソグラフィ法を用いてゲート絶縁膜４０９、絶縁膜４２４および絶縁膜４２５をパターン加工して、ソース領域４２６、４２７、およびドレイン領域４２８、４２９に達するコンタクトホールを形成する。
【００７２】
次に、導電性材料を用いて導電膜を形成し、この導電膜をパターン加工することによって配線４３０を形成する。その後、保護膜として絶縁膜４３１を形成すると、図７（Ｃ）に示すような半導体装置が完成する。
【００７３】
本発明の半導体装置の作製方法は、上述したＴＦＴの作製工程に限定されない。本実施例では、ＣＭＯＳ型のＴＦＴを作製する過程を示しているが、Ｎ型のＴＦＴ、Ｐ型のＴＦＴ、またはこの双方を基板上に形成する際に本発明の半導体装置の作製方法を用いることもできる。
【００７４】
また、本発明を用いた半導体装置の作製方法は、ガラスなどの絶縁基板上に形成した半導体膜を用いて作製している。しかし、これだけに限らず、単結晶半導体基板を用いて同様にして作製することもできる。単結晶半導体基板の一例として、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板、シリコンウエハーなどを用いることができる。
【実施例２】
【００７５】
本実施例では、半導体基板を用いてＣＭＯＳ型のＩＣを作製する過程を、図を用いて説明する。
【００７６】
なお、本実施例で用いる半導体基板は、（１）単結晶シリコン基板または化合物半導体基板、（２）ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を指す。（１）、（２）はそれぞれ代表的には、（１）Ｎ型またはＰ型の単結晶シリコン基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板、（２）貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製された基板、などを挙げることができる。ＳＯＩ基板を用いて半導体素子を作製すると、隣接する素子を完全に分離することができ、リーク電流が流れるのを防ぐことができる。
【００７７】
まず、単結晶シリコンからなるシリコン基板８００を用意し、公知のＬＯＣＯＳ法またはシャロートレンチ分離法（ＳＴＩ法：Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）を用いて、第１の素子形成領域８０２と第２の素子形成領域８０３を形成する。
【００７８】
なお、本実施例ではＬＯＣＯＳ法を用いている。具体的には、単結晶シリコン基板８００を上に窒化珪素膜８０１を堆積する。後に活性領域となる部分を残して窒化珪素膜８０１を除去する（図８（Ａ））。
【００７９】
そして、窒化珪素膜８０１をマスクにして、熱酸化法により厚い分離用の酸化珪素膜（フィールド酸化膜）８０４を形成する。次に、窒化珪素膜を熱リン酸で除去することによって、フィールド酸化膜８０４によって分離された第１の素子形成領域８０２および第２の素子形成領域８０３が形成される（図８（Ｂ））。
【００８０】
次に、第１の素子形成領域８０２にレジスト８０５で覆い、後にＰチャネル型ＭＯＳトランジスタが形成される部分である第２の素子形成領域８０３にリン（Ｐ）をイオン注入し、Ｐ型ウェル８０７を形成する。同様にして、後にＮチャネル型ＭＯＳトランジスタが形成される部分である第１の素子形成領域８０２にＮ型ウェル８０６を形成させる。（図８（Ｃ））。
【００８１】
次に、レジスト８０５を剥離し、第１の素子形成領域８０２、第２の素子形成領域８０３の表面を露出させる（図８（Ｄ））。その後、この表面に熱酸化法で酸化珪素を材料とする薄いゲート絶縁膜８０８を形成させる（図８（Ｅ））。
【００８２】
ゲート絶縁膜８０８の形成方法は、プラズマＣＶＤ法やスパッタ法などを用いればよい。例えば、熱酸化法によって得られる膜厚５ｎｍの酸化珪素膜と、ＣＶＤ法で得られる膜厚１０ｎｍ以上１５ｎｍ以下の酸化窒化珪素膜の積層膜を形成してもよい。また、ガスを切り替えることによって連続的に成膜を行うこともできる。
【００８３】
なお、ゲート絶縁膜８０８は上記の材料に限らず、（１）酸化珪素膜、窒素を含む酸化珪素膜（ＳｉＯＮ）、酸素を含む窒化珪素膜（ＳｉＮＯ）、窒化珪素膜、またはこれらの積層膜、（２）高誘電率物質（ｈｉｇｈ−ｋ材料ともいう）のタンタル酸化物、酸化ハフニウム（ＨｆＯ２）、窒素添加ハフニウムシリコン酸化物（ＨｆＳｉＯＮ）、酸化ジリコニウム（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、または酸化ランタン（Ｌａ２Ｏ２）などの希土類酸化物を用いることができる。
【００８４】
次に、ゲート絶縁膜８０８上に導電膜を形成し、エッチングすることによって、ゲート電極８０９、８１０を形成する。その概要は以下の通りになる。まず、ゲート絶縁膜８０８上に形成する導電膜の材料は導電性を有する膜であればよい。本実施例ではＴａＮ（窒化タンタル）を３０ｎｍ形成し、さらにＷ（タングステン）を３７０ｎｍ形成した膜を用いる。この導電膜を加工するためのレジストマスクを形成し、このレジストマスクを基に導電膜をエッチングしてゲート電極８０９、８１０を形成する。
【００８５】
なお、これに限らず、Ａｌ（アルミニウム）とＭｏ（モリブデン）を用いてＭｏ、Ａｌ、Ｍｏの順に形成した導電膜や、Ｔｉ（チタン）とＡｌを用いてＴｉ、Ａｌ、Ｔｉの順に形成した導電膜を用いても良い。また、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）から選ばれた元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いることができる。さらには、これらの材料の積層物を用いてもよい。特にゲート絶縁膜８０８を先述の高誘電率物質（ｈｉｇｈ−ｋ材料）を用いて形成し、さらに上記の金属からなる材料を用いてゲート電極８０９、８１０を形成すると、ゲート電極８０９、８１０の空乏化を解消し、大量の電流を流すことができるようになるため、半導体素子の低電力化に貢献する。
【００８６】
次に、図９（Ｂ）に示すように、Ｐチャネル型ＴＦＴを形成する部分をレジスト８１１で覆い、Ｎ型不純物のヒ素（Ａｓ）やリン（Ｐ）を浅く導入し、Ｎ型不純物領域８１２を形成する。続いて、レジスト８１１を除去し、Ｎチャネル型ＴＦＴを形成する部分をレジスト８１３で覆い、Ｐ型不純物であるホウ素（Ｂ）を浅く導入し、Ｐ型不純物領域８１４を形成する（図９（Ｃ））。
【００８７】
ここで、不純物元素を注入するのと同時に、ゲルマニウム（Ｇｅ）や０族の元素（Ａｒ、Ｋｒ、Ｘｅ、Ｒｎなど）などの質量数の大きい元素を打ち込み、単結晶格子を崩してもよい。この際、打ち込む速度を下げ、２０ｎｍ程度の深さまで半導体膜をアモルファス化する。不純物の導入と質量数の大きい元素の打ち込みの順番は限定されるものではない。どちらを先にしても良いし、同時に行っても良い。
【００８８】
シリコン基板８００は原子が整然と配列している。特に＜１００＞面や＜１１１＞面の場合では、導入された不純物が結晶の隙間を通り、基板の奥深くまで到達してしまう現象（チャネリング現象）が起きる。そこで、シリコン基板８００に対して不純物の導入方向を傾斜させて注入すると、原子間の隙間を少なくすることができるため、導入された不純物が結晶の表面近傍でとどまりやすくなる。
【００８９】
また、ゲート電極８０９、８１０の周囲には凹凸部分が存在するため、不純物や質量数が大きい元素が導入されない領域が生じやすくなる（シャドー効果という）ため、その防止としてシリコン基板８００を連続的に回転させながら、導入と回転を交互に行ってもよい。シリコン基板８００に対して不純物や質量数の大きい元素の注入方向を相対的に斜めにし、さらにシリコン基板８００を回転させながら不純物や質量の大きい元素の注入を行うと、チャネリング現象とシャドー効果の予防が同時にできる。
【００９０】
さらに、不純物を導入された部分の活性化、および不純物の導入によって発生した半導体膜の結晶欠陥を回復するために、第１回目の活性化処理を行う。なお、この活性化処理はＲＴＡ法、レーザアニール法などの公知の方法を用いて行うことができる。なお、ここでは浅く不純物を導入するため、パルス幅が小さい（１フェムト秒以上１０ピコ秒以下）レーザを用いると、表面から浅い部分のみを良好に活性化させることができる。
【００９１】
次に、図１０（Ａ）に示すように、レジスト８１３を除去し、全面に窒化珪素膜８１５を３００ｎｍ形成する。窒化珪素膜８１５の形成は、プラズマＣＶＤ法などを用いて行うことができる。さらに、図１０（Ｂ）に示すように、窒化珪素膜８１５を、臭化水素（ＨＢｒ）を主とするガスを用いてドライエッチングを行い、サイドウォール８１６を形成した。本実施例では臭化水素、塩素、および酸素の流量を１００：４４：６の比になるように混合してエッチング用のガスとし、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）装置を用いてドライエッチングを行った。この処理により、ゲート電極８０９、８１０の側面に窒化珪素からなるサイドウォールを良好に形成した。このサイドウォールの幅は、窒化珪素膜８１５の膜厚と同程度の長さである。
【００９２】
なお、本実施例ではドライエッチングの方法としてＩＣＰ法を用いているが、この方法には限らない。同様にして、平行平板型ＲＩＥ（反応性イオンエッチング）、マグネトロン型ＲＩＥ、２周波型ＲＩＥ、マイクロ波型ＲＩＥ、ＥＣＲ（電子サイクロトロン共鳴）プラズマエッチング、ヘリコン型プラズマエッチングなどのエッチング方法を用いることができる。
【００９３】
次いで、ソース領域およびドレイン領域を形成するために、シリコン基板にイオン注入を行う。ＣＭＯＳを形成する場合であるので、図１０（Ｃ）に示すように、Ｎチャネル型ＴＦＴを形成する第１の素子形成領域８０２をレジスト８１７で覆い、Ｐ型不純物のホウ素（Ｂ）を第２の素子形成領域８０３に注入することによって、ソース領域８１８、ドレイン領域８１９を形成する。また、同様にしてＰチャネル型ＴＦＴを形成する第２の素子形成領域８０３をレジスト８２０で覆い、Ｎ型不純物のリン（Ｐ）やヒ素（Ａｓ）を第１の素子形成領域８０２に注入することによって、ソース領域８２１、ドレイン領域８２２を形成する（図１０（Ｄ））。
【００９４】
次に、イオン注入された不純物の活性化およびイオン注入によって発生したシリコン基板の結晶欠陥を回復するために、第２回目の活性化処理を行う。この活性化処理は、ＲＴＡ法、レーザアニール法などの公知の方法を用いて行うことができる。
【００９５】
活性化の後、層間絶縁膜や配線などを形成する。図１１（Ａ）に示すように、第１の層間絶縁膜８２３は、プラズマＣＶＤ法や減圧ＣＶＤ法を用いて、酸化シリコン膜や酸化窒化シリコン膜などで、１００ｎｍ以上２０００ｎｍ以下の厚さに形成する。さらに第１の層間絶縁膜８２３の上にリンガラス（ＰＳＧ）、ボロンガラス（ＢＳＧ）、またはリンボロンガラス（ＰＢＳＧ）からなる第２の層間絶縁膜８２４を形成する。第２の層間絶縁膜８２４は、平坦性を上げるため、スピンコート法や常圧ＣＶＤ法を用いて作製する。
【００９６】
続いて、図１１（Ｂ）に示すように、第１の層間絶縁膜８２３および第２の層間絶縁膜８２４に、それぞれＴＦＴのソース領域およびドレイン領域に達するコンタクトホール（開口）を形成し、配線８２５をソース領域８１８、８２１およびドレイン領域８１９、８２２に接続する。ソース領域８１８、８２１およびドレイン領域８１９、８２２に接続する配線８２５の材料は、低抵抗材料として通常用いられるアルミニウム（Ａｌ）やアルミニウムとチタン（Ｔｉ）の積層物などを用いることができる。
【００９７】
また、ここでは図示していないが、ソース領域８１８、８２１およびドレイン領域８１９、８２２を形成するためのコンタクトホールを開口する際に、第１の層間絶縁膜８２３および第２の層間絶縁膜８２４に、ゲート電極８０９、８１０に達するコンタクトホールも同時に設け、第１の層間絶縁膜８２３上に設けられている配線と電気的に接続する電極が設けられる。
【００９８】
最後に、図１１（Ｃ）に示すように、パッシベーション膜８２６と第３の層間絶縁膜８２７を形成する。図１１（Ｃ）において、向かって左側がＮチャネル型ＴＦＴ８２８であり、右側がＰチャネル型ＴＦＴ８２９である。
【００９９】
パッシベーション膜８２６は、プラズマＣＶＤ法で窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で形成されている。さらに、第３の層間絶縁膜８２７は、有機樹脂材料で１μｍ以上２μｍ以下の厚さに形成する。ここで用いる有機樹脂材料とは、ポリイミド、ポリアミド、アクリル、ベンゾシクロブテン（ＢＣＢ）などを用いることができる。有機樹脂膜を用いる利点は、膜の形成が容易である点や、比誘電率が低いため寄生容量を低減できる点、膜の平坦化が容易である点などがある。なお、上述した以外の有機樹脂膜を用いてもよい。
【０１００】
なお、本実施例は実施の形態および他の実施例と組み合わせて用いることが可能である。
【実施例３】
【０１０１】
ここでは、本発明を用いて作製する半導体装置の１つの例として、薄膜集積回路、または非接触型薄膜集積回路装置（無線ＩＣタグ、ＲＦＩＤ（無線認証、Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれる）を作製する過程を図１２〜図１６を用いて示す。
【０１０２】
なお、無線ＩＣタグの集積回路に用いられる半導体素子として絶縁分離されたＴＦＴを用いた例を以下に示すが、無線ＩＣタグの集積回路に用いられる半導体素子はＴＦＴに限定されず、あらゆる素子を用いることができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。
【０１０３】
まず、図１２（Ａ）に示すように、スパッタ法を用いてガラス基板（第１の基板）１２００上に剥離層１２０１を形成する。剥離層１２０１は、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができる。本実施例では、膜厚５０ｎｍ程度の非晶質シリコンを減圧ＣＶＤ法で形成し、剥離層１２０１として用いる。なお剥離層１２０１はシリコンに限定されず、エッチングにより選択的に除去できる材料（例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）など）で形成すれば良く、上記の元素の単体、上記の元素を主成分とする合金材料、または上記の元素の化合物からなる膜を、単層または複数重ねた積層構造で形成する。剥離層１２０１の膜厚は、５０ｎｍ以上６０ｎｍ以下とするのが望ましい。
【０１０４】
また、剥離層１２０１を金属膜と金属酸化膜の２層構造で形成する場合には、金属膜と金属酸化膜をそれぞれスパッタ法またはプラズマＣＶＤ法で設けることができる。これ以外の方法では、上述の金属膜を形成した後に、酸素雰囲気下でプラズマ処理または加熱処理を行うことによって、金属膜表面上にその金属の酸化物を設けることもできる。なお、プラズマ処理には、高密度プラズマ処理も含まれる。
【０１０５】
高密度プラズマは、マイクロ波、例えば２．４５ＧＨｚを使うことによって生成される。低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低い。そのため、従来のプラズマ処理に比べると、プラズマダメージが少なく欠陥が少ない膜を形成することができる。
【０１０６】
また、剥離層１２０１として、金属酸化膜の他にも、金属窒化物、酸素を含む金属窒化物、窒素を含む金属酸化物を用いてもよい。金属窒化物を形成する場合は、窒素雰囲気下で金属膜にプラズマ処理や加熱処理を行えばよい。また、酸素を含む金属窒化物または窒素を含む金属酸化物を形成する場合には、窒素と酸素を含む雰囲気下で、金属膜にプラズマ処理や加熱処理を行えばよい。成膜される膜の種類は、用いるガスの流量比によって異なる。
【０１０７】
剥離層１２０１を形成するとき、表面に酸化物、窒化物、または窒化酸化物が形成される。これらの化合物はエッチングガス、特に３フッ化塩素（ＣｌＦ３）との反応速度が高く、簡便かつ短時間に剥離することができる。つまり、エッチングガスによって金属、金属酸化物、金属窒化物、又は金属の窒化酸化物のいずれかが除去されれば、剥離が可能である。
【０１０８】
また、剥離層１２０１の表面に酸化物、窒化物、又は窒化酸化物が形成されるときに、化学的な状態に変化が生じることがある。例えば、タングステン（Ｗ）を有する酸化膜が形成される場合、酸化タングステン（ＷＯｘ（ｘ＝２〜３））は、価数に変化が生じる。その結果、物理的手段により剥離しやすい状態となる。化学的手段と物理的手段を併用すると、より簡便に、短時間で酸化物、窒化物、又は窒化酸化物を除去することができる。
【０１０９】
次いで、剥離層１２０１上に、下地絶縁膜１２０２を形成する。下地絶縁膜１２０２は第１の基板中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また、下地絶縁膜１２０２は、後に形成される半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地絶縁膜１２０２は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素（ＳｉＯＮ）、酸素を含む窒化珪素（ＳｉＮＯ）などの絶縁膜を用いて形成する。
【０１１０】
次に、下地絶縁膜１２０２上に半導体膜１２０３を形成する。半導体膜１２０３は、下地絶縁膜１２０２を形成した後、大気に曝さずに形成することが望ましい。半導体膜１２０３の膜厚は２０ｎｍ以上２００ｎｍ以下（望ましくは４０ｎｍ以上１２０ｎｍ以下、より望ましくは５０ｎｍ以上１５０ｎｍ以下）とする。
【０１１１】
そして、半導体膜１２０３に対してレーザビームを照射して半導体膜１２０３を結晶化する。半導体膜１２０３へのレーザビームの照射により、結晶性半導体膜１２０４が形成される。なお、結晶性をより良好にするために、ニッケルなどの金属を含む溶液を一面に塗りつけたのちにレーザ照射を行うこともできる。また、レーザビームの照射の代わりに、電熱炉を用いたファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いた瞬間熱アニール法（ＬＲＴＡ法）や、ガス加熱式の瞬間熱アニール法（ＧＲＴＡ法）などを用いてもよい。
【０１１２】
次いで、図１２（Ｂ）に示すように、結晶性半導体膜１２０４を加工して、島状の半導体膜１２０５〜１２０７を形成した後、ゲート絶縁膜１２０８を形成する。ゲート絶縁膜１２０８は、プラズマＣＶＤ法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒素を含む酸化珪素又は酸素を含む窒化珪素を含む膜を、単層で、又は積層させて形成することができる。
【０１１３】
なお、ゲート絶縁膜１２０８を形成した後、３％以上１００％以下の水素を含む雰囲気中で、３００℃以上４５０℃以下で１時間以上１２時間以下の熱処理を行ない、島状の半導体膜１２０５〜１２０７を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１１４】
次に図１２（Ｃ）に示すように、ゲート電極１２０９〜１２１１を形成する。ここでは、ＴａＮ（窒化タンタル）膜とＷ（タングステン）膜をスパッタ法やプラズマＣＶＤ法で形成した後、レジスト１２１２をマスクとしてエッチングを行なうことにより、ゲート電極１２０９〜１２１１を形成した。勿論、ゲート電極１２０９〜１２１１の導電材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、Ｎ型を付与する不純物がドーピングされたＳｉ膜とＮｉＳｉ（ニッケルシリサイド）膜とを重ねて形成したものや、珪素とタングステンとを重ねて形成したものを用いても良い。また、ゲート電極を構成する導電膜を形成する際には、連続成膜をさらに、種々の導電材料を用いて単層で形成しても良い。また、ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。
【０１１５】
また、レジストマスクの代わりに、ＳｉＯｘ等のマスクを用いてもよい。この場合、材料を加工してＳｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる。）を形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極１２０９〜１２１１を形成することができる。
【０１１６】
次いで、図１２（Ｄ）に示すように、Ｐチャネル型ＴＦＴとなる島状の半導体膜１２０６をレジスト１２１３で覆い、ゲート電極１２０９、１２１１をマスクとして、島状の半導体膜１２０５、１２０７に、Ｎ型を付与する不純物元素（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度にドープする。このドーピング工程によって、ゲート絶縁膜１２０８を介してドーピングがなされ、島状の半導体膜１２０５、１２０７に、一対の低濃度不純物領域１２１６、１２１７が形成される。なお、このドーピング工程は、Ｐチャネル型ＴＦＴとなる島状の半導体膜１２０６をレジストで覆わずに行っても良い。
【０１１７】
次いで、レジスト１２１３をアッシング等により除去した後、図１３（Ａ）に示すように、Ｎチャネル型ＴＦＴとなる半導体膜１２０５、１２０７を覆うように、レジスト１２１８を新たに形成し、ゲート電極１２１０をマスクとして、半導体膜１２０６に、Ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜１２０８を介してドーピングがなされ、島状の半導体膜１２０６に、一対のＰ型の高濃度不純物領域１２２０が形成される。
【０１１８】
次いで、図１３（Ｂ）に示すように、レジスト１２１８をアッシング等により除去した後、ゲート絶縁膜１２０８及びゲート電極１２０９〜１２１１を覆うように、窒化珪素膜１２２１を形成する。窒化珪素膜１２２１の形成は、プラズマＣＶＤ法などを用いて行うことができる。
【０１１９】
その後、図１３（Ｃ）に示すように、臭化水素（ＨＢｒ）を主とするガスを用いて窒化珪素膜１２２１のドライエッチングを行い、サイドウォール１２２２〜１２２４を形成する。他の実施例と同様に、臭化水素、塩素、および酸素の流量を１００：４４：６の比になるように混合してエッチング用のガスとし、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）装置を用いてドライエッチングを行った。圧力は１．６Ｐａ、ＩＣＰの高周波は４５０Ｗ、ＢＩＡＳの高周波は１５０Ｗである。
【０１２０】
なお、本実施例ではドライエッチングの方法としてＩＣＰ法を用いているが、この方法には限らない。同様にして、平行平板型ＲＩＥ（反応性イオンエッチング）、マグネトロン型ＲＩＥ、２周波型ＲＩＥ、マイクロ波型ＲＩＥ、ＥＣＲ（電子サイクロトロン共鳴）プラズマエッチング、ヘリコン型プラズマエッチングなどのエッチング方法を用いることができる。
【０１２１】
次いで、図１３（Ｄ）に示すように、Ｐチャネル型ＴＦＴとなる島状の半導体膜１２０６を覆うように、レジスト１２２６を新たに形成し、ゲート電極１２０９、１２１１及びサイドウォール１２２２、１２２４をマスクとして、Ｎ型を付与する不純物元素（代表的にはＰ又はＡｓ）を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜１２０８を介してドーピングがなされ、島状の半導体膜１２０５、１２０７に、一対のＮ型の高濃度不純物領域１２２７、１２２８が形成される。
【０１２２】
次に、レジスト１２２６をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行なえばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行なうことにより、多結晶半導体膜の欠陥を改善することができる。これは、例えば、多結晶半導体膜中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。
【０１２３】
上述した一連の工程により、Ｎチャネル型ＴＦＴ１２３０、Ｐチャネル型ＴＦＴ１２３１、Ｎチャネル型ＴＦＴ１２３２が形成される。上記作製工程において、エッチバック法の条件を適宜変更し、サイドウォールのサイズを調整することで、チャネル長０．２μｍ以上２μｍ以下のＴＦＴを形成することができる。
【０１２４】
さらに、この後、ＴＦＴ１２３０〜１２３２を保護するためのパッシベーション膜を形成しても良い。
【０１２５】
次いで、図１４（Ａ）に示すように、ＴＦＴ１２３０〜１２３２を覆うように、第１の層間絶縁膜１２３３を形成する。
【０１２６】
さらに、第１の層間絶縁膜１２３３上に、第２の層間絶縁膜１２３４を形成する。なお、第１の層間絶縁膜１２３３又は第２の層間絶縁膜１２３４と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第１の層間絶縁膜１２３３又は第２の層間絶縁膜１２３４の膜剥がれや割れが生じるのを防ぐために、第１の層間絶縁膜１２３３又は第２の層間絶縁膜１２３４中にフィラーを混入させておいても良い。
【０１２７】
次いで、第１の層間絶縁膜１２３３、第２の層間絶縁膜１２３４及びゲート絶縁膜１２０８にコンタクトホールを形成し、ＴＦＴ１２３０〜１２３２に接続する配線１２３５〜１２３９を形成する。なお、配線１２３５、１２３６はＮチャネル型ＴＦＴ１２３０の高濃度不純物領域１２２７に、配線１２３６、１２３７はＰチャネル型ＴＦＴ１２３１の高濃度不純物領域１２２０に、配線１２３８、１２３９はＮチャネル型ＴＦＴ１２３２の高濃度不純物領域１２２８に、それぞれ接続されている。さらに配線１２３９は、Ｎチャネル型ＴＦＴ１２３２のゲート電極１２１１にも接続されている。Ｎチャネル型ＴＦＴ１２３２は、乱数ＲＯＭのメモリ素子として用いることができる。
【０１２８】
次いで、図１４（Ｂ）に示すように、配線１２３５〜１２３９を覆うように、第２の層間絶縁膜１２３４上に第３の層間絶縁膜１２４１を形成する。なお、第３の層間絶縁膜１２４１は、第１の層間絶縁膜１２３３と同様の材料を用いて形成することが可能である。
【０１２９】
次に、第３の層間絶縁膜１２４１上にアンテナ１２４２を形成する。まず、配線１２３５〜１２３９のいずれかが一部露出するように第３の層間絶縁膜１２４１に開口部を形成する。本実施例では、配線１２３５が露出するように開口部を形成している。続いて、アンテナ１２４２を形成する。アンテナ１２４２は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電材料を用いることができる。そしてアンテナ１２４２は、配線１２３５と接続されている。
【０１３０】
なお、図１４（Ｃ）では、アンテナ１２４２が配線１２３５と直接接続されているが、本発明の無線ＩＣタグはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ１２４２と配線１２３５とを電気的に接続するようにしても良い。
【０１３１】
アンテナ１２４２は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。図１４（Ｃ）では、アンテナ１２４２が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ１２４２を形成することも可能である。例えば、Ｎｉなどで形成した配線に、Ｃｕを無電解めっきでコーティングして、アンテナ１２４２を形成しても良い。
【０１３２】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ１２４２を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、無線ＩＣタグの作製に費やされるコストを抑えることができる。
【０１３３】
液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ１２４２を形成する場合、アンテナ１２４２の密着性が高まるような処理を、第３の層間絶縁膜１２４１の表面に施すことが望ましい。
【０１３４】
密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第３の層間絶縁膜１２４１の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第３の層間絶縁膜１２４１の表面に付着させる方法、第３の層間絶縁膜１２４１の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。
【０１３５】
第３の層間絶縁膜１２４１に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１ｎｍ以上１０ｎｍ以下となるように制御したり、これらの金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第３の層間絶縁膜１２４１の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
【０１３６】
そして、図１５（Ａ）に示すように、アンテナ１２４２を形成した後、アンテナ１２４２を覆うように、第３の層間絶縁膜１２４１上に保護層１２４５を形成する。保護層１２４５は、後に剥離層１２０１をエッチングにより除去する際に、アンテナ１２４２を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗りつけることで保護層１２４５を形成することができる。
【０１３７】
次いで、図１５（Ｂ）に示すように、無線ＩＣタグを個別に分離するために溝１２４６を形成する。溝１２４６は、剥離層１２０１が露出する程度であれば良い。溝１２４６の形成は、ダイシング、スクライビングなどを用いることができる。なお、第１の基板１２００上に形成されている無線ＩＣタグを分離する必要がない場合、必ずしも溝１２４６を形成する必要はない。
【０１３８】
次いで、図１５（Ｃ）に示すように、剥離層１２０１をエッチングにより除去する。ここでは、エッチングガスとしてフッ化ハロゲンを用い、このガスを溝１２４６から導入する。例えばＣｌＦ３（三フッ化塩素）を用い、温度を３５０℃とし、流量を３００ｓｃｃｍとし、気圧を７９８パスカル（７９８Ｐａ）とし、処理時間を３時間とした条件で行う。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層１２０１が選択的にエッチングされ、第１の基板１２００よりＴＦＴ１２３０〜１２３２を剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
【０１３９】
次に図１６（Ａ）に示すように、剥離されたＴＦＴ１２３０〜１２３２及びアンテナ１２４２を、接着剤１２５０を用いて第２の基板１２５１に貼り合わせる。接着剤１２５０は、第２の基板１２５１と下地絶縁膜１２０２とを貼り合わせることができる材料を用いる。接着剤１２５０は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０１４０】
なお、第２の基板１２５１として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。
【０１４１】
次いで、図１６（Ｂ）に示すように、保護層１２４５を除去した後、アンテナ１２４２を覆うように接着剤１２５２を第３の層間絶縁膜１２４１上に塗りつけ、カバー材１２５３を貼り合わせる。カバー材１２５３は第２の基板１２５１と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤１２５２の厚さは、例えば１０ｎｍ以上２００μｍ以下とすれば良い。
【０１４２】
また接着剤１２５２は、カバー材１２５３と第３の層間絶縁膜１２４１及びアンテナ１２４２とを貼り合わせることができる材料を用いる。接着剤１２５２は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０１４３】
上述した各工程を経て、無線ＩＣタグが完成する。上記作製方法によって、トータルの膜厚が０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板１２５１とカバー材１２５３との間に形成することができる。
【０１４４】
なお、集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤１２５０と接着剤１２５２との間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。また、無線ＩＣタグが有する集積回路の占める面積を、５ｍｍ四方（２５ｍｍ２）以下、より望ましくは０．３ｍｍ四方（０．０９ｍｍ２）〜４ｍｍ四方（１６ｍｍ２）程度とすることができる。
【０１４５】
なお、本実施例では、耐熱性の高い第１の基板１２００と集積回路の間に剥離層を設け、エッチングにより剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明の無線ＩＣタグの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、この金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザビームの照射によりこの剥離層を除去することで基板と集積回路とを剥離しても良い。あるいは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。
【０１４６】
なお、本実施例では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。
【０１４７】
なお、一般的にＲＦＩＤ（無線認証、Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）で用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、これらの周波数の電波を検波できるように無線ＩＣタグを形成することが、汎用性を高める上で非常に重要である。
【０１４８】
本実施例の無線ＩＣタグでは、半導体基板を用いて形成されたＲＦＩＤよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、無線ＩＣタグのコストを大幅に低くすることができる。
【０１４９】
なお、本実施例では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。
【０１５０】
また、本実施例は、実施の形態や他の実施例と自由に組み合わせることができる。
【実施例４】
【０１５１】
本発明を用いて作製したＴＦＴを薄膜集積回路、または非接触型薄膜集積回路装置（無線ＩＣタグ、ＲＦＩＤ（無線認証、Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれる）として用いることもできる。他の実施例で示した作製方法を用いることにより、薄膜集積回路および非接触型薄膜集積回路は、タグとしての利用やメモリとしての利用が可能である。
【０１５２】
本発明を用いることによって、従来技術に比較して高い異方性が得られるため、窒化珪素膜のエッチング時にサイドウォールの幅の寸法変化を少なくすることができる。さらには、このサイドウォールに合わせてＬＤＤ領域を良好に形成することが可能となる。従って、本発明を用いて形成したＴＦＴ用いた無線ＩＣタグは、品質が良好で、品質のばらつきがないものとなる。
【０１５３】
図１７（Ａ）は、パスポート１７０１に無線ＩＣタグ１７０２を貼り付けている状態を示している。また、パスポート１７０１に無線ＩＣタグ１７０２を埋め込んでもよい。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラベラーズチェック（Ｔ／Ｃ）、健康保険証、住民票、戸籍謄本などに無線ＩＣタグを貼り付けることや埋め込むことができる。この場合、本物であることを示す情報のみを無線ＩＣタグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権を設定する。これは、本発明を用いて形成したＴＦＴを用いることにより実現できる。このように本発明のＴＦＴをタグとして利用することによって、偽造されたものと区別することが可能になる。
【０１５４】
このほかに、無線ＩＣタグをメモリとして用いることも可能である。図１７（Ｂ）は、無線ＩＣタグ１７１１を野菜の包装に貼り付けるラベルに埋め込んだ例を示している。また、包装そのものに無線ＩＣタグを貼り付けたり埋め込んだりしても構わない。無線ＩＣタグ１７１１には、生産地、生産者、製造年月日、加工方法などの生産段階のプロセスや、商品の流通プロセス、価格、数量、用途、形状、重量、賞味期限、各種認証情報などを記録することが可能になる。無線ＩＣタグ１７１１からの情報は、無線式のリーダ１７１２のアンテナ部１７１３で受信して読み取り、リーダ１７１２の表示部１７１４に表示することによって、卸売業者、小売業者、消費者が把握することが容易になる。また、生産者、取引業者、消費者のそれぞれに対してアクセス権を設定することによって、アクセス権を有しない場合は読み込み、書き込み、書き換え、消去ができない仕組みになっている。
【０１５５】
また、無線ＩＣタグは以下のように用いることができる。会計の際に無線ＩＣタグに会計を済ませたことを記入し、出口にチェック手段を設け、会計済みであることを無線ＩＣタグに書き込まれているかをチェックする。会計を済ませていないで店を出ようとすると、警報が鳴る。この方法によって、会計のし忘れや万引きを予防することができる。
【０１５６】
さらに、顧客のプライバシー保護を考慮すると、以下に記す方法にすることも可能である。レジで無線ＩＣタグから商品情報を読み取り、さらに（１）無線ＩＣタグに入力されているデータを暗証番号などでロックする、（２）無線ＩＣタグに入力されているデータそのものを暗号化する、（３）無線ＩＣタグに入力されているデータを消去する、（４）無線ＩＣタグに入力されているデータを破壊する、のいずれかを行う。これらは、他の実施例にて挙げたメモリを用いることによって実現することができる。そして、出口にチェック手段を設け、（１）〜（４）のいずれかの処理が行われたか、または無線ＩＣタグのデータに何も処理が行われていない状態であるかをチェックすることによって、会計の有無をチェックする。このようにすると、店内では会計の有無を確認することが可能であり、店外では所有者の意志に反して無線ＩＣタグの情報を読み取られることを防止することができる。
【０１５７】
なお、（４）の無線ＩＣタグに入力されているデータを破壊する方法をいくつか挙げることができる。例えば、（ａ）無線ＩＣタグが有する電子データの少なくとも一部に「０（オフ）」若しくは「１（オン）」、または「０」と「１」の両方を書き込んでデータのみを破壊する方法や、（ｂ）無線ＩＣタグに電流を過剰に流し、無線ＩＣタグが有する半導体素子の配線の一部を物理的に破壊する方法などを用いることができる。
【０１５８】
他の無線ＩＣタグの使い方として、無線ＩＣタグを付けている商品の情報を冷蔵庫や洗濯機などの家庭用電化製品が持つリーダで読み取ることにより、商品の品質管理方法や取り扱い方法を自動で調節させることが可能になる。さらに、モニタを家庭用電化製品に付けて、商品情報を表示させることも可能である。
【０１５９】
例えば、商品（例えば食品）には、保存に適した温度状態や湿度状態がある。また、季節ごとに冷蔵庫内の温度設定を行うことは省エネルギーの観点上、重要なことである。しかし、これを消費者が自力で調節するのは非常に面倒なことである。ところが、調節を怠ると、商品をすぐに傷めてしまうことや、季節によっては必要以上に電力を消費することもある。
【０１６０】
図１８（Ａ）は、無線ＩＣタグ１８００が付いている商品１８０１を冷蔵庫１８０２に出し入れするところを示す。ここで読み取ったデータの流れを図１８（Ｂ）に示す。また、商品１８０１の出し入れに伴って冷蔵庫が行う処理の流れ図を図１９に示す。
【０１６１】
まず、図１８（Ａ）に示すように、無線ＩＣタグが付いている商品１８０１を冷蔵庫１８０２に出し入れする（図１９（Ｓｔｅｐ１９Ａ）。この際に、出し入れした商品の情報をリーダ１８０３が読み取る（図１９（Ｓｔｅｐ１９Ｂ））。次に、商品のデータを冷蔵庫１８０２が有する演算装置１８０４に送信し（図１９（Ｓｔｅｐ１９Ｃ））、必要に応じて演算装置１８０４は記憶装置１８０５に商品のデータを記憶させる。このデータには、商品の種類、保存に最適な温度（Ｔ１）、湿度状態、賞味期限などが含まれる。同時に、冷蔵庫１８０２の温度（Ｔ２）、湿度状態を測定し（図１９（Ｓｔｅｐ１９Ｄ））、演算装置１８０４に送信する（図１９（Ｓｔｅｐ１９Ｅ））。必要に応じて記憶装置１８０５にこのデータを記憶させておく。なお、以下では温度に注目して述べるが、他の要素に関しても同様に処理を行うことができる。
【０１６２】
次に、図１９（Ｓｔｅｐ１９Ｆ）に示すように、演算装置１８０４は、出し入れした商品の保存に最適な温度（Ｔ１）と冷蔵庫内の温度（Ｔ２）のデータを記憶装置１８０５から取り出し、Ｔ１とＴ２の差の絶対値（Ｔ３）を計算し、Ｔ３と一定値（ａ）が以下の式の通りになるか比較する。
｜Ｔ１−Ｔ２｜＝Ｔ３＜ａ
【０１６３】
Ｔ３が一定値（ａ）以上である場合、つまり、上の式が偽であるときには、冷蔵庫１８０２で保存することには不適であるので、音や光などの手段によって消費者に警告を出し（図１９（Ｓｔｅｐ１９Ｇ））、冷蔵庫１８０２の温度変化を行わない。Ｔ３が一定値（ａ）以内の場合、すなわち上の式が真のときには、以下の処理に続く。
【０１６４】
演算装置１８０４は、出し入れ後の商品の保存に最適な温度（Ｔ４）を計算する（図１９（Ｓｔｅｐ１９Ｈ））。さらに、この温度（Ｔ４）と冷蔵庫内の温度（Ｔ２）とを比較し（図１９（Ｓｔｅｐ１９Ｉ））、その結果によって冷却の強弱を決定する。Ｔ２＞Ｔ４の場合では、冷却を弱めるように調節装置１８０６に制御信号を送信し（図１９（Ｓｔｅｐ１９Ｊ））、Ｔ２＜Ｔ４の場合では、冷却を強くするように調節装置１８０６に制御信号を送信する（図１９（Ｓｔｅｐ１９Ｋ））。調節装置１８０６は、制御信号に従って調節装置１８０６を作動させ（図１９（Ｓｔｅｐ１９Ｌ））、冷蔵庫１８０２の温度がＴ４になるように調節する。
【０１６５】
なお、冷蔵庫１８０２において、リーダ１８０３、演算装置１８０４、および記憶装置１８０５は、制御装置１８０７によって入出力がコントロールされている。なお、演算装置１８０４および制御装置１８０７としてＣＰＵを用いてもよい。
【０１６６】
他の機能として、冷蔵庫１８０２に入れている商品の種類や数を把握することによって、冷蔵庫１８０２内に商品があまり入っていない場合には冷却を弱め、商品がたくさん入っているときには逆に強くすることも可能になる。さらには、冷蔵庫１８０２内の特定の位置だけ冷却を弱めたり強めたりすることも可能になる。また、冷蔵庫１８０２にモニタ１８０８を設置することにより、冷蔵庫１８０２を開けることなく内部に何が入っているかを確認することができる。
【０１６７】
また、冷蔵庫内に入れた品物に応じた冷却方法を実行することも可能である。無線ＩＣタグの情報に従って、急速に冷却するか、またはゆっくり冷却するかを判断する。その判断に従って調節装置１８０６に制御信号を送り、調節装置１８０６は制御信号に従って冷却の調節を行う。
【０１６８】
このように、状況に応じて冷蔵庫内の状態を制御することによって、商品を長時間良好に保存することができ、かつ無駄な電力の消費を少なくすることができる。なお、温度の調整の仕方はここに挙げた方法に限らない。
【０１６９】
本実施例では食品を保存する冷蔵庫について説明したが、温度、湿度、明るさなどを調節して保存する必要がある品物（例として、（１）化学物質や医薬品、（２）細胞、細菌類、植物、動物などの生体、（３）酵素やＤＮＡなどの生体に由来するもの）であれば、品物の情報を入力した無線ＩＣタグを容器に付けたり、無線ＩＣタグを試料自体に付けたりすることにより、同様に用いることが可能である。
【０１７０】
洗濯機の場合では、洗濯に適した洗い方、洗剤の種類や量、洗濯に用いる水の量などを設定する必要がある。一般的に、洗濯物は大きさや種類が多様であるため、洗濯の設定は面倒である。近年では、機能がたくさんある洗濯機が数多く市販されているが、消費者が洗濯機の機能を使いこなせていない場合も多い。
【０１７１】
一般的に市販されている一槽式脱水洗濯機では、洗濯兼脱水槽に洗濯物を入れた後、洗濯兼脱水槽を回すための動力を測定することによって洗濯物の重量を測定し、この洗濯物の重量によって水の量が決められる。従って、同じ重さであっても、シーツのように大きくてかさばるものと、デニム素材のジャケットのように小さいものをそれぞれ洗う場合では、水量も洗い方も全く同じように洗濯が行われてしまう。洗剤の量は洗濯に使う水の量に合わせて設定されるため、上記のような場合では適切な洗剤の量にならないこともある。
【０１７２】
そこで、図２０に示すように、衣類に無線ＩＣタグ２０００が埋め込まれている洗濯物２００１を洗濯機２００２に入れる際に、洗濯物の種類、大きさ、重量、素材などの情報を洗濯機に付いているリーダ２００３が読み取り、その情報を演算装置に送信する。演算装置は、これらの洗濯物の情報から適切な洗濯コース、洗剤の種類と量、水量を判断する。そして、洗濯機に付いているモニタ２００４に、投入すべき洗剤の種類と量が表示される。消費者はその表示に従って洗剤を投入し、洗濯機のスタートボタンを押せばよい。このようにして、自動的に洗濯に関する設定が行われた後、洗濯が行われる。なお、衣類に埋め込む無線ＩＣタグ２０００は、耐水性を有する物質で覆われることが必要である。例えば、耐水性を持つ樹脂、セラミックなどを用いることができる。
【実施例５】
【０１７３】
本発明を用いて作製したＴＦＴを集積化したＣＰＵ、メモリ、ＩＣなどとして搭載したり、パネルとして用いたりすることによって、ディスプレイ、反射型プロジェクター、ヘッドマウントディスプレイなどの表示装置、音響再生装置、ナビゲーションシステム、携帯情報端末、ゲーム機、デジタルスチルカメラ、デジタルビデオカメラ、画像や映像を再生する装置などの様々な電子機器を完成させることができる。その具体例を、図２１を用いて説明する。
【０１７４】
本発明を用いることによって、従来技術に比較して高い異方性が得られるため、窒化珪素膜のエッチング時にサイドウォールの幅の寸法変化を少なくすることができる。さらには、このサイドウォールに合わせてＬＤＤ領域を良好に形成することが可能となる。従って、本発明を用いて形成したＴＦＴを有する電子機器は、品質が良好で、品質のばらつきがないものとなる。
【０１７５】
図２１（Ａ）は表示装置であり、筐体２１０１、支持台２１０２、表示部２１０３、スピーカー部２１０４、ビデオ入力端子２１０５などを含む。この表示装置は、他の実施例で示した作製方法により形成したＴＦＴを駆動ＩＣや表示部２１０３などに用いることにより作製される。なお、表示装置には液晶表示装置、発光表示装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１７６】
図２１（Ｂ）はコンピュータであり、筐体２１１１、表示部２１１２、キーボード２１１３、外部接続ポート２１１４、ポインティングマウス２１１５などを含む。本発明を用いて形成されたＴＦＴは、表示部２１１２の画素部だけではなく、表示用の駆動ＩＣ、本体内部のＣＰＵ、メモリなどの半導体装置にも適用が可能である。
【０１７７】
また、図２１（Ｃ）は携帯電話であり、携帯用の情報処理端末の１つの代表例である。この携帯電話は筐体２１２１、表示部２１２２、操作キー２１２３、センサ部２１２４などを含む。本発明を用いて形成されたＴＦＴは表示部２１２２の画素部やセンサ部２１２４だけではなく、表示用の駆動ＩＣ、メモリ、音声処理回路などに用いることができる。センサ部２１２４は光センサ素子を有しており、センサ部２１２４で得られる照度に合わせて表示部２１２２の輝度コントロールを行ったり、センサ部２１２４で得られる照度に合わせて操作キー２１２３の照明制御を抑えたりすることによって、携帯電話の消費電力を抑えることができる。
【０１７８】
上記の携帯電話を初めとして、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ、情報携帯端末）、デジタルカメラ、小型ゲーム機などの電子機器に、本発明を用いて形成した半導体材料を用いることもできる。例えば、ＣＰＵ、メモリ、センサなどの機能回路を形成することや、これらの電子機器の画素部や、表示用の駆動ＩＣにも半導体材料を適用することが可能である。
【０１７９】
また、図２１（Ｄ）、（Ｅ）はデジタルカメラである。なお、図２１（Ｅ）は、図２１（Ｄ）の裏側を示す図である。このデジタルカメラは、筐体２１３１、表示部２１３２、レンズ２１３３、操作キー２１３４、シャッター２１３５などを有する。本発明を用いて形成されたＴＦＴは、表示部２１３２の画素部、表示部２１３２を駆動する駆動ＩＣ、メモリなどに用いることができる。
【０１８０】
図２１（Ｆ）はデジタルビデオカメラである。このデジタルビデオカメラは、本体２１４１、表示部２１４２、筐体２１４３、外部接続ポート２１４４、リモコン受信部２１４５、受像部２１４６、バッテリー２１４７、音声入力部２１４８、操作キー２１４９、接眼部２１５０などを有する。本発明を用いて形成されたＴＦＴは、表示部２１４２の画素部、表示部２１４２を制御する駆動ＩＣ、メモリ、デジタル入力処理装置などに用いることができる。
【０１８１】
以上のように、本発明により作製された半導体装置の適用範囲は極めて広く、本発明により作製された半導体装置をあらゆる分野の電子機器に用いることができる。なお、これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってより一層の軽量化を図ることができる。
【０１８２】
また、本実施例は実施の形態および他の実施例と組み合わせて用いることが可能である。
【実施例６】
【０１８３】
本実施例では、臭化水素（ＨＢｒ）ガスの流量を変えたときに、窒化珪素膜がどのようにエッチングされ、サイドウォールを形成するかを測定した結果を示す。
【０１８４】
エッチングする試料を以下に示すように作製した。まず、図２２（Ａ）に示すように、ガラス基板などの絶縁性基板２２００を用意する。本実施例では絶縁性基板２２００としてガラス基板を用いた。なお、他の実施例に示したように、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス基板、石英基板、セラミックス基板、ステンレス基板などはもちろん、ＰＥＴ（ポリエチレンテレフタラート）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＮ（ポリエチレンナフタレート）に代表されるプラスチックや、アクリルなどに代表される合成樹脂を原料とする基板も用いることができる。
【０１８５】
次に、この絶縁性基板２２００上に、プラズマＣＶＤ法を用いて窒素を含んだ酸化珪素膜を１００ｎｍの厚さで形成し、これを下地膜２２０２とした（図２２（Ａ））。一般的に下地膜２２０２は、絶縁性基板に含まれるナトリウムなどのアルカリ金属やアルカリ土類金属が半導体中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設けるために用いる。このため、アルカリ金属やアルカリ土類金属の半導体中への拡散を抑えることのできる酸化珪素や窒化珪素、酸素を含む窒化珪素膜などの絶縁膜を用いて形成する。なお、石英基板など不純物の拡散がさほど問題にならない基板を用いる場合には必ずしも下地膜２２０２を設ける必要はない。本実施例では、サイドウォールの形成状況を観察するだけであるため半導体膜を設けていないが、実際に半導体装置を形成する場合は、他の実施例で示したように半導体膜を形成すればよい。
【０１８６】
次に、図２２（Ｂ）に示すように、第１の導電膜２２０４として窒化タンタル（ＴａＮ）を３０ｎｍの厚さで形成する。さらに、第１の導電膜上に第２の導電膜２２０６としてタングステン（Ｗ）を３７０ｎｍの厚さで形成する。さらに、第１の導電膜２２０４および第２の導電膜２２０６をパターン成形するためのレジストマスクを形成し、このレジストマスクをもとに第１の導電膜２２０４および第２の導電膜２２０６をエッチング処理し、島状に成形する（図２２（Ｃ））。この部分がＴＦＴのゲート電極に相当する部分となる。
【０１８７】
次に、下地膜、島状に成形された第１の導電膜２２０４及び第２の導電膜２２０６を覆うように、絶縁膜２２０８としてシリコンオキシナイトライド（ＳｉＯＮ：Ｓｉｌｉｃｏｎ  ｏｘｙｎｉｔｒｉｄｅ）を５０ｎｍの厚さで成膜する（図２２（Ｃ））。成膜する方法は、プラズマＣＶＤ法やスパッタ法などの公知の方法を用いることができる。本実施例では、絶縁膜２２０８は後に行うエッチングのストッパー膜として用いている。
【０１８８】
次に、図２２（Ｄ）で示すように、絶縁膜２２０８を覆うように窒化珪素膜２２１０を３００ｎｍの厚さで形成した。窒化珪素膜の形成は、プラズマＣＶＤ法を用いて行ったが、他の公知の方法を用いて形成することもできる。以上の処理を行うことにより、試料を作製した。
【０１８９】
ここで、図２３（Ａ）に示すように、臭素を含むガスを用いて窒化珪素膜２２１０のドライエッチングを行った。エッチングガスは、臭化水素、塩素、酸素の混合ガスを用いた。本実施例では塩素の流量を４４ｓｃｃｍ、酸素の流量を６ｓｃｃｍに固定し、臭化水素の流量を変えて３種類の混合ガスを作った。本実施例で用いた臭化水素の流量は、５０ｓｃｃｍ、１００ｓｃｃｍ、１３０ｓｃｃｍの３種類である。（以下、それぞれ試料１、試料２、試料３と呼ぶ。）これらの混合ガスを用いて、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）装置を用いてドライエッチングを行った。なお、圧力は１．６Ｐａ、ＩＣＰの高周波は４５０Ｗ、ＢＩＡＳの高周波は１５０Ｗ、エッチング装置内の温度は７０℃である。ＩＣＰに印加する高周波はプロセスガスを分解する役割を持ち、ＢＩＡＳに印加する高周波は、エッチング種（イオン）を加速する役割を持つ。この工程により、サイドウォールが形成された。
【０１９０】
エッチングの終点はプラズマ波形の変化で求めた。試料１、２、３についてそれぞれプラズマ波形を観測すると、それぞれ１５８秒、１８０秒、１９１秒で窒化珪素以外の物質をエッチングし始めたことに由来する波形の変化が見られたため、この時点でサイドウォールが形成されたとした。プラズマ波形の観測時間からは、臭化水素の流量が多い方が長い時間がかかることが分かる。
【０１９１】
この処理を基板上の４点で同時に行い、それぞれサイドウォールを形成した。サイドウォールの幅は、測長ＳＥＭを用いて測定した。図２３（Ｂ）には、図２３（Ａ）の上面図を示す。サイドウォールを含んだ全体の幅（ｏｕｔと呼ぶ）と、サイドウォールを含まない幅（ｉｎと呼ぶ）を測定し、サイドウォールの幅を（サイドウォールの幅）＝（（ｏｕｔ）−（ｉｎ））／２の式で求めた。
【０１９２】
図２４（Ａ）、（Ｂ）に示すように、試料１、２、３におけるサイドウォールの幅の平均値は、それぞれ０．２７１μｍ、０．２６８μｍ、０．２７５μｍとなった。また、試料１、２、３のエッチング終了点におけるＳＥＭ写真を図２５（Ａ）〜（Ｃ）に示す。これらの結果より、サイドウォールの幅は臭化水素の流量、すなわち臭化水素の濃度には依存せず、ほぼ同程度の長さで形成されることが分かった。
【０１９３】
以上の結果より、実施の形態や他の実施例においても、塩素の流量を４４ｓｃｃｍ、酸素の流量を６ｓｃｃｍに固定したとき、臭化水素の流量が５０ｓｃｃｍ以上１３０ｓｃｃｍ以下であれば、窒化珪素をエッチング処理して約０．２７μｍのサイドウォールを形成することが可能であることが分かった。
【実施例７】
【０１９４】
本実施例では、本発明を用いて作製する素子の一例として、フォトＩＣおよびその作製例を説明する。
【０１９５】
まず、図２６（Ａ）において、基板（第１の基板２６００）上に素子を形成する。ここでは基板２６００として、ガラス基板の一つであるＡＮ１００を用いる。
【０１９６】
次いで、プラズマＣＶＤ法で下地絶縁膜２６０２となる窒素を含む酸化珪素膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、半導体膜を２０ｎｍ以上１５０ｎｍ以下、好ましくは３０ｎｍ以上８０ｎｍ以下の厚さで積層形成する。本実施例では、非晶質半導体膜２６０４として、水素を含む非晶質珪素膜を形成する。
【０１９７】
下地絶縁膜２６０２は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いて積層してもよい。例えば、下地絶縁膜２６０２として、酸素を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。
【０１９８】
次いで、上記非晶質半導体膜２６０４を固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法などにより結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）の一種として、例えば多結晶珪素膜２６０８を形成する。
【０１９９】
本実施例では、触媒元素を用いた結晶化方法を用いて多結晶珪素膜２６０８を形成する。まず、重量換算で１０〜１００ｐｐｍのニッケルを含む溶液、例えば酢酸ニッケルの溶液をスピナーで非晶質半導体膜２６０４の一部または全面に塗りつける。また、上記のようにスピナーで塗りつける処理の代わりに、スパッタ法でニッケル元素を全面に散布する方法を用いてもよい。そのほかにも、蒸着法やプラズマ処理などを用いてニッケル元素を添加することができる。なお、ここで用いることができる触媒元素はニッケルだけではなく、ゲルマニウム、鉄、パラジウム、スズ、鉛、コバルト、白金、銅、金なども用いることができる。非晶質半導体膜２６０４の一部または全面に塗りつけた触媒は、図２６（Ａ）の２６０６で示している。
【０２００】
なお、半導体膜を結晶化する際に、結晶の成長方向を基板２６００の表面に垂直な方向に制御するためには、触媒元素を含む溶液を半導体膜の全面に塗り付ければよい。また、結晶の成長方向を基板２６００の表面に平行な方向に制御するためには、触媒元素を含む溶液を半導体膜の一部に塗りつければよい。
【０２０１】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行う。前者の熱処理によって、非晶質半導体膜２６０４と触媒元素が反応して、非晶質半導体膜２６０４と触媒元素が接触した面の表面および表面近傍に化合物を形成する。次の熱処理でこの化合物を核として結晶成長が起きる。結晶化温度の低温化および時短化は、触媒作用のある金属元素の作用によるものである。これらの加熱処理により、多結晶珪素膜を得ることができる。触媒元素を用いると結晶性が向上する。その結果、素子間の移動度、しきい値、およびオン電流のばらつきを抑えることができる。
【０２０２】
次に、多結晶珪素膜２６０８表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザビームの照射を行う。
【０２０３】
なお、非晶質半導体膜をレーザ結晶化方法で結晶化して結晶性半導体膜を得る場合、もしくは結晶構造を有する半導体膜を得た後に結晶粒内に残される欠陥を補修するためにレーザ照射を行う場合には、ＣＷレーザや発振周波数が高いパルスレーザを用いるとより好ましい。なお、ここで用いるパルスレーザの発振周波数は１０ＭＨｚ以上であるとより好ましい。
【０２０４】
なお、レーザ照射を大気中、または酸素雰囲気中で行う場合は、レーザビームの照射により表面に酸化膜が形成される。
【０２０５】
次いで、オゾン水で表面を１２０秒処理して、１〜５ｎｍの酸化膜からなるバリア層２６１０を形成する（図２６（Ｂ））。なお、大気中または酸素雰囲気中でレーザビームを照射することによって、多結晶珪素膜２６０８上に酸化膜が形成されている場合では、この処理を行うことによって合計１ｎｍ以上５ｎｍ以下のバリア層２６１０を形成する。
【０２０６】
このバリア層２６１０は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層２６１０を形成するが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層２６１０を形成してもよい。また、バリア層２６１０を形成する前にレーザビームの照射により形成された酸化膜を除去してもよい。
【０２０７】
次に、バリア層２６１０上にスパッタ法にてゲッタリングサイトとなる希ガス元素を含む非晶質珪素膜２６１２を１０ｎｍ〜４００ｎｍ、本実施例では膜厚１００ｎｍで成膜する（図２６（Ｂ））。本実施例ではシリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。ここで形成する非晶質珪素膜２６１２は、多結晶珪素膜２６０８とエッチングの選択比を大きくするため、多結晶珪素膜２６０８よりも膜の密度が低い方がより望ましい。希ガス元素としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いることができる。
【０２０８】
その後、６５０℃に加熱された炉に非晶質珪素膜２６１２を入れて３分の熱処理を行い、触媒元素を除去（ゲッタリング）する（図２６（Ｂ））。これにより多結晶珪素膜２６０８中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。加熱処理によって、多結晶珪素膜２６０８の触媒元素が、拡散によって矢印に示すようにゲッタリング用の半導体膜、すなわち非晶質珪素膜２６１２に移動する。
【０２０９】
次いで、バリア層２６１０をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜２６１２を選択的に除去した後、バリア層２６１０を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層２６１０をゲッタリング後に除去することが望ましい。
【０２１０】
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層２６１０の形成、ゲッタリングサイト（希ガス元素を含む非晶質珪素膜２６１２）の形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
【０２１１】
次に、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成し、さらに酸化膜上にレジストを形成し、露光を行うことによって、レジストを材料とするマスクを形成する。さらに、エッチング処理して島状に分離された半導体膜（以下、本明細書では「島状半導体膜」という）２６２４及び２６２６を形成する（図２６（Ｃ）参照）。島状半導体膜２６２４および２６２６を形成した後、レジストを材料とするマスクを除去する。
【０２１２】
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
【０２１３】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体膜２６２４及び２６２６の表面を洗浄した後、ゲート絶縁膜２６２８となる珪素を主成分とする絶縁膜を形成する（図２６（Ｄ））。ここでは、プラズマＣＶＤ法を用いて、窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１１５ｎｍの厚さで形成する。
【０２１４】
次いで、ゲート絶縁膜２６２８上に金属膜を形成した後、第２のフォトマスクを用いて金属膜を所定の形状に形成する処理を行い、ゲート電極２６３０及び２６３２、配線２６３４及び２６３６、端子電極２６３８を形成する（図２６（Ｄ））。この金属膜として、例えば窒化タンタル（ＴａＮ）及びタングステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
【０２１５】
また、ゲート電極２６３０及び２６３２、配線２６３４及び２６３６、端子電極２６３８として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物を用いることができる。例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を挙げることができる。
【０２１６】
次いで、島状半導体膜２６２４及び２６２６への一導電型を付与する不純物の導入を行う。本実施例ではＮチャネル型ＴＦＴ２６４１、２６４３を形成するので、Ｎ型の不純物、例えばリン（Ｐ）、砒素（Ａｓ）を島状半導体膜２６２４及び２６２６に導入する（図２７（Ａ）参照）。
【０２１７】
次に、全面に窒化珪素膜２６４７を３００ｎｍ形成する（図２７（Ｂ））。窒化珪素膜２６４７は、プラズマＣＶＤ法などを用いて行うことができる。さらに、窒化珪素膜２６４７を、臭素を含むガスを用いてエッチング処理する。本実施例では、臭化水素、塩素、および酸素の流量をそれぞれ１００：４４：６の比になるように混合してエッチング用のガスとし、ＩＣＰ装置を用いてプラズマエッチング処理を行い、図２７（Ｃ）に示すようにサイドウォール２６４９を形成する。なお、このエッチング用のガスに含まれる臭化水素の流量比を変えてもよい。具体的には、塩素と酸素の流量比を４４：６に固定したとき、臭化水素の流量比は５０以上１３０以下であればよい。この範囲内であれば、臭化水素の流量比に関係なく、一定の大きさでサイドウォールが形成される。
【０２１８】
なお、上記のエッチング処理において、圧力は１．６Ｐａ、ＩＣＰの高周波は４５０Ｗ、ＢＩＡＳの高周波は１５０Ｗである。ＩＣＰに印加する高周波はプロセスガスを分解する役割を持ち、ＢＩＡＳに印加する高周波はエッチング種（イオン）を加速する役割を持つ。
【０２１９】
本実施例ではドライエッチングの方法としてＩＣＰ法を用いているが、この方法には限らない。同様にして、平行平板型ＲＩＥ（反応性イオンエッチング）、マグネトロン型ＲＩＥ、２周波型ＲＩＥ、マイクロ波型ＲＩＥ、ＥＣＲ（電子サイクロトロン共鳴）プラズマエッチング、ヘリコン型プラズマエッチングなどのエッチング方法を用いることができる。
【０２２０】
次に、サイドウォール２６４９をマスクとして先程よりも高いドーズ量でＮ型の導電性を示すイオンの導入を行い、ＴＦＴ２６４１のソース領域またはドレイン領域２６４０、及びＴＦＴ２６４３のソース領域またはドレイン領域２６４２、およびＬＤＤ領域２６４５を形成する。不純物の導入が終了した後、レーザアニール、ランプアニール、またはファーネスアニールによって処理を行い、導入した不純物の活性化と、不純物の導入に伴う結晶性の損傷を回復させる。
【０２２１】
次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ形成した後、それぞれの島状半導体膜２６２４、２６２６に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、ＹＡＧレーザやエキシマレーザなどのレーザビームを照射する方法、炉を用いた熱処理、またはこれらの方法のいずれかを組み合わせた方法によって行う。
【０２２２】
次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜２６４４を形成する（図２７（Ｄ））。本実施例ではその一例として、１０ｎｍの膜厚で形成する。
【０２２３】
次いで、第２の層間絶縁膜２６４４上に絶縁物材料から成る第３の層間絶縁膜２６４６を形成する（図２８（Ａ）参照）。第３の層間絶縁膜２６４６はＣＶＤ法で得られる絶縁膜を用いることができる。本実施例においては密着性を向上させるため、第３の層間絶縁膜２６４６として、窒素を含む酸化珪素膜を９００ｎｍの膜厚で形成する。
【０２２４】
次に、熱処理（３００℃以上５５０℃以下で１時間以上１２時間以下の熱処理、例えば窒素雰囲気中４１０℃で１時間）を行い、島状半導体膜２６２４、２６２６を水素化する。この工程は第２の層間絶縁膜２６４４に含まれる水素により島状半導体膜２６２４、２６２６のダングリングボンドを終端させるために行うものである。ゲート絶縁膜２６２８の存在に関係なく島状半導体膜２６２４、２６２６を水素化することができる。
【０２２５】
また第３の層間絶縁膜２６４６として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、珪素と酸素との結合（シロキサン結合）で骨格構造が構成され、珪素にフッ素、脂肪族炭化水素、または芳香族炭化水素のうち少なくとも一種が結合した構造を持つ物質である。
【０２２６】
第３の層間絶縁膜２６４６としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第２の層間絶縁膜２６４４を形成後、島状半導体膜２６２４、２６２６を水素化するための熱処理を行い、次に第３の層間絶縁膜２６４６を形成することもできる。
【０２２７】
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜、第２の層間絶縁膜２６４４第３の層間絶縁膜２６４６及びゲート絶縁膜２６２８を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
【０２２８】
なお、第３の層間絶縁膜２６４６は必要に応じて形成すればよく、第３の層間絶縁膜２６４６を形成しない場合は、第２の層間絶縁膜２６４４を形成後に第１の層間絶縁膜、第２の層間絶縁膜２６４４及びゲート絶縁膜２６２８を選択的にエッチングしてコンタクトホールを形成する。
【０２２９】
次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線２６３５、接続電極２６４８、端子電極２６５１、ＴＦＴ２６４１のソース領域またはドレイン領域２６４０に接続する電極（以後、ソース電極またはドレイン電極と呼ぶ）２６５２、ＴＦＴ２６４３のソース領域またはドレイン領域２６４２に接続する電極（以後、ソース電極またはドレイン電極と呼ぶ）２６５４を図２８（Ｂ）に示すように形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。
【０２３０】
次いで、後に形成される光電変換層（代表的にはアモルファスシリコン）と反応しても合金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線２６３４と接続する保護電極２６５０を形成する（図２８（Ｂ）参照）。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、同様に接続電極２６４８、端子電極２６３８、ＴＦＴ２６４１のソース電極またはドレイン電極２６５２、ＴＦＴ２６４３のソース電極またはドレイン電極２６５４も導電性の金属膜で覆われ、それぞれ保護電極２６５６、２６５８、２６６０、２６６２が形成される。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が保護電極２６５０、２６５６、２６５８、２６６０、および２６６２の側面も覆い、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。
【０２３１】
ただし、配線２６３４、接続電極２６４８、端子電極２６３８、ＴＦＴ２６４１のソース電極またはドレイン電極２６５４、及びＴＦＴ２６４３のソース電極またはドレイン電極２６５４を、単層の導電膜で形成する場合、すなわち図２８（Ｃ）で示すように、これらの電極又は配線に代えて、配線２６６４、接続電極２６６６、端子電極２６６８、及びＴＦＴ２６４１のソース電極又はドレイン電極２６７０、及びＴＦＴ２６４３のソース電極又はドレイン電極２６７２を形成する場合は、保護電極を形成しなくてもよい。
【０２３２】
図２８（Ｃ）のように、配線２６６４、接続電極２６６６、端子電極２６６８、及びＴＦＴ２６４１のソース電極又はドレイン電極２６７０、及びＴＦＴ２６４３のソース電極又はドレイン電極２６７２を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線２６６４、接続電極２６６６、端子電極２６６８、及びＴＦＴ２６４１のソース電極又はドレイン電極２６７０、及びＴＦＴ２６４３のソース電極又はドレイン電極２６７２を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。
【０２３３】
次に、第３の層間絶縁膜２６４６上に、Ｐ型半導体層２６７４ｐ、ｉ型半導体層２６７４ｉ及びＮ型半導体層２６７４ｎを含む光電変換層２６７４を形成する（図２９（Ａ））。
【０２３４】
Ｐ型半導体層２６７４ｐは、１３属の不純物元素、例えばホウ素（Ｂ）を含んだアモルファスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。
【０２３５】
また配線２６３４及び保護電極２６５０は光電変換層２６７４の最下層、本実施例ではＰ型半導体層２６７４ｐと電気的に接続されている。
【０２３６】
また、図２８（Ｃ）のように保護電極を形成せず、配線２６６４、接続電極２６６６、端子電極２６６８、及びＴＦＴ２６４１のソース電極又はドレイン電極２６７０、及びＴＦＴ２６４３のソース電極又はドレイン電極２６７２を単層の導電膜で形成した場合は、配線２６６４上に光電変換層２６７４の最下層が接することとなる。
【０２３７】
Ｐ型半導体層２６７４ｐを形成したら、さらにｉ型半導体層２６７４ｉ及びＮ型半導体層２６７４ｎを順に形成する。これによりＰ型半導体層２６７４ｐ、ｉ型半導体層２６７４ｉ及びＮ型半導体層２６７４ｎを有する光電変換層が形成される（図２９（Ａ））。
【０２３８】
ｉ型半導体層２６７４ｉとしては、例えばプラズマＣＶＤ法でアモルファスシリコン膜を形成すればよい。またＮ型半導体層２６７４ｎとしては、１５属の不純物元素、例えばリン（Ｐ）を含むアモルファスシリコン膜を形成してもよいし、アモルファスシリコン膜を形成後、１５属の不純物元素を導入してもよい。
【０２３９】
またＰ型半導体層２６７４ｐ、ｉ型半導体層２６７４ｉ、Ｎ型半導体層２６７４ｎとして、アモルファス半導体膜だけではなく、セミアモルファス半導体膜を用いてもよい。
【０２４０】
次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層２６７６を厚さ（１μｍ〜３０μｍ）で形成する。ここでは絶縁物材料膜としてＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法で形成した絶縁膜を封止層２６７６に用いることによって、密着性の向上を図っている（図２９（Ａ））。
【０２４１】
次いで、封止層２６７６をエッチングして開口部を設けた後、スパッタ法により端子電極２６７８及び２６８０を形成する（図２９（Ｂ））。端子電極２６７８及び２６８０は、チタン膜（Ｔｉ膜）（１００ｎｍ）と、ニッケル膜（Ｎｉ膜）（３００ｎｍ）と、金属膜（Ａｕ膜）（５０ｎｍ）との積層膜とする。こうして得られる端子電極２６７８及び端子電極２６８０の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。
【０２４２】
以上の工程で、半田接続が可能な端子電極２６７８及び端子電極２６８０が形成され、図２９（Ｂ）に示す構造が得られる。なお、素子形成層２６８２とは、下地絶縁膜２６０２から封止層２６７６までを形成したものとする。
【０２４３】
次いで、個々に切断して複数の光センサチップを切り出す。１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大量の光センサチップ（２ｍｍ×１．５ｍｍ）を製造することが可能である。
【０２４４】
切り出した１つの光センサチップ（２ｍｍ×１．５ｍｍ）の断面図を図３０（Ａ）に示し、その下面図を図３０（Ｂ）、上面図を図３０（Ｃ）に示す。なお、図３０（Ａ）において、基板２６００と、素子形成層２６８２と、端子電極２６７８及び端子電極２６８０とを含む総膜厚は、０．８±０．０５ｍｍである。
【０２４５】
また、光センサチップの総膜厚を薄くするために、基板２６００をＣＭＰ処理等によって削って薄くした後、ダイサーで個々に切断して複数の光センサチップを切り出してもよい。
【０２４６】
また、図３０（Ｂ）において、端子電極２６７８及び２６８０の一つの電極サイズは、０．６ｍｍ×１．１ｍｍであり、電極間隔は０．４ｍｍである。また、図３０（Ｃ）において受光部２６８４の面積は、１．５７ｍｍ２である。また、増幅回路部２６８６には、約１００個のＴＦＴが設けられている。
【０２４７】
最後に、得られた光センサチップを基板２６８８の実装面に実装する。なお、端子電極２６７８と電極２６９０、並びに端子電極２６８０と電極２６９２との接続には、それぞれ半田２６９４及び２６９６を用い、予め基板２６００の電極２６９０及び２６９２上にスクリーン印刷法などによって形成しておき、半田と端子電極を当接した状態にしてから半田リフロー処理を行って基板２６８８に光センサチップを実装する。半田リフロー処理は、例えば不活性ガス雰囲気中、２５５℃〜２６５℃程度の温度で約１０秒行う。また、半田の他に金属（金、銀等）で形成されるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また、環境問題を考慮して鉛フリーはんだを用いて実装してもよい。以上の工程によって、図３１に示す光センサチップが完成する。光を受光するのは、矢印の部分からである。なお、図３１（Ａ）と図３１（Ｂ）の違いは、保護電極の有無である。
【０２４８】
本実施例は、実施の形態および他の実施例と組み合わせることが可能である。
【図面の簡単な説明】
【０２４９】
【図１】本発明のエッチング方法を説明する図である。
【図２】本発明のエッチング過程における断面の状態を示す図面代用写真である。
【図３】図２の図面代用写真を図面にしたものである。
【図４】本発明を用いた半導体素子の作製過程を示す図である。
【図５】本発明を用いた半導体素子の作製過程を示す図である。
【図６】本発明を用いた半導体素子の作製過程を示す図である。
【図７】本発明を用いた半導体素子の作製過程を示す図である。
【図８】本発明を用いてＣＭＯＳ型のＩＣを作製する過程を示す図である。
【図９】本発明を用いてＣＭＯＳ型のＩＣを作製する過程を示す図である。
【図１０】本発明を用いてＣＭＯＳ型のＩＣを作製する過程を示す図である。
【図１１】本発明を用いてＣＭＯＳ型のＩＣを作製する過程を示す図である。
【図１２】本発明を用いた無線ＩＣタグを作製する過程を示す図である。
【図１３】本発明を用いた無線ＩＣタグを作製する過程を示す図である。
【図１４】本発明を用いた無線ＩＣタグを作製する過程を示す図である。
【図１５】本発明を用いた無線ＩＣタグを作製する過程を示す図である。
【図１６】本発明を用いた無線ＩＣタグを作製する過程を示す図である。
【図１７】本発明を用いて作製した無線ＩＣタグの使用方法の一例を示す図である。
【図１８】本発明を用いて作製した無線ＩＣタグの使用方法の一例を示す図である。
【図１９】本発明を用いて作製した無線ＩＣタグの情報処理方法を示す流れ図である。
【図２０】本発明を用いて作製した無線ＩＣタグの使用方法の一例を示す図である。
【図２１】本発明を用いて作製した電子機器の一例を示す図である。
【図２２】臭化水素ガスの濃度を変えて窒化珪素膜をエッチングするための試料を作製する過程を示す図である。
【図２３】図２２で作製した試料を用いて窒化珪素膜をエッチングする様子を示す図である。
【図２４】臭化水素ガスの濃度を変えて窒化珪素膜をエッチングすることによって形成したサイドウォールの幅を示す表とグラフである。
【図２５】エッチング終了点における図面代用写真である。
【図２６】本発明を用いて作製したフォトＩＣの作製過程を示す図である。
【図２７】本発明を用いて作製したフォトＩＣの作製過程を示す図である。
【図２８】本発明を用いて作製したフォトＩＣの作製過程を示す図である。
【図２９】本発明を用いて作製したフォトＩＣの作製過程を示す図である。
【図３０】本発明を用いて作製したフォトＩＣの作製過程を示す図である。
【図３１】本発明を用いて作製したフォトＩＣの作製過程を示す図である。
【符号の説明】
【０２５０】
１０１    絶縁性基板
１０２    下地膜
１０３    非晶質半導体膜
１０４    半導体膜
１０５    ゲート絶縁膜
１０６    ゲート電極
１０７    Ｎ型領域
１０８    窒化珪素膜
１０９    サイドウォール
２０１    半導体膜
２０２    窒化珪素膜
３０１    半導体膜
３０２    窒化珪素膜
４０１    基板
４０２    下地膜
４０３    非晶質半導体膜
４０４    膜
４０５    半導体膜
４０６    酸化膜
４０７    半導体膜
４０８    半導体膜
４０９    ゲート絶縁膜
４１０    ゲート電極
４１１    ゲート電極
４１２    レジスト
４１３    Ｎ型不純物領域
４１４    レジスト
４１５    Ｐ型不純物領域
４１６    窒化珪素膜
４１７    サイドウォール
４１８    レジスト
４１９    ＬＤＤ領域
４２０    レジスト
４２１    ＬＤＤ領域
４２２    Ｐチャネル型ＴＦＴ
４２３    Ｎチャネル型ＴＦＴ
４２４    絶縁膜
４２５    絶縁膜
４２６    ソース領域
４２７    ソース領域
４２８    ドレイン領域
４２９    ドレイン領域
４３０    配線
４３１    絶縁膜
８００    シリコン基板
８０１    窒化珪素膜
８０２    素子形成領域
８０３    素子形成領域
８０４    フィールド酸化膜
８０５    レジスト
８０６    Ｎ型ウェル
８０７    Ｐ型ウェル
８０８    ゲート絶縁膜
８０９    ゲート電極
８１０    ゲート電極
８１１    レジスト
８１２    Ｎ型不純物領域
８１３    レジスト
８１４    Ｐ型不純物領域
８１５    窒化珪素膜
８１６    サイドウォール
８１７    レジスト
８１８    ソース領域
８１９    ドレイン領域
８２０    レジスト
８２１    ソース領域
８２２    ドレイン領域
８２３    層間絶縁膜
８２４    層間絶縁膜
８２５    配線
８２６    パッシベーション膜
８２７    層間絶縁膜
８２８    Ｎチャネル型ＴＦＴ
８２９    Ｐチャネル型ＴＦＴ
１２００    基板
１２０１    剥離層
１２０２    下地絶縁膜
１２０３    半導体膜
１２０４    結晶性半導体膜
１２０５    半導体膜
１２０６    半導体膜
１２０７    半導体膜
１２０８    ゲート絶縁膜
１２０９    ゲート電極
１２１０    ゲート電極
１２１１    ゲート電極
１２１２    レジスト
１２１３    レジスト
１２１６    低濃度不純物領域
１２１７    低濃度不純物領域
１２１８    レジスト
１２２０    高濃度不純物領域
１２２１    窒化珪素膜
１２２２    サイドウォール
１２２３    サイドウォール
１２２４    サイドウォール
１２２６    レジスト
１２２７    高濃度不純物領域
１２２８    高濃度不純物領域
１２３０    Ｎチャネル型ＴＦＴ
１２３１    Ｐチャネル型ＴＦＴ
１２３２    Ｎチャネル型ＴＦＴ
１２３３    層間絶縁膜
１２３４    層間絶縁膜
１２３５    配線
１２３６    配線
１２３７    配線
１２３８    配線
１２３９    配線
１２４１    層間絶縁膜
１２４２    アンテナ
１２４５    保護層
１２４６    溝
１２５０    接着剤
１２５１    基板
１２５２    接着剤
１２５３    カバー材
１７０１    パスポート
１７０２    無線ＩＣタグ
１７１１    無線ＩＣタグ
１７１２    リーダ
１７１３    アンテナ部
１７１４    表示部
１８００    無線ＩＣタグ
１８０１    商品
１８０２    冷蔵庫
１８０３    リーダ
１８０４    演算装置
１８０５    記憶装置
１８０６    調節装置
１８０７    制御装置
１８０８    モニタ
２０００    無線ＩＣタグ
２００１    洗濯物
２００２    洗濯機
２００３    リーダ
２００４    モニタ
２１０１    筐体
２１０２    支持台
２１０３    表示部
２１０４    スピーカー部
２１０５    ビデオ入力端子
２１１１    筐体
２１１２    表示部
２１１３    キーボード
２１１４    外部接続ポート
２１１５    ポインティングマウス
２１２１    筐体
２１２２    表示部
２１２３    操作キー
２１２４    センサ部
２１３１    筐体
２１３２    表示部
２１３３    レンズ
２１３４    操作キー
２１３５    シャッター
２１４１    本体
２１４２    表示部
２１４３    筐体
２１４４    外部接続ポート
２１４５    リモコン受信部
２１４６    受像部
２１４７    バッテリー
２１４８    音声入力部
２１４９    操作キー
２１５０    接眼部
２２００    絶縁性基板
２２０２    下地膜
２２０４    導電膜
２２０６    導電膜
２２０８    絶縁膜
２２１０    窒化珪素膜
２６００    基板
２６０２    下地絶縁膜
２６０４    非晶質半導体膜
２６０６    触媒
２６０８    多結晶珪素膜
２６１０    バリア層
２６１２    非晶質珪素膜
２６２４    島状半導体膜
２６２６    島状半導体膜
２６２８    ゲート絶縁膜
２６３０    ゲート電極
２６３２    ゲート電極
２６３４    配線
２６３５    配線
２６３８    端子電極
２６４０    ドレイン領域
２６４１    Ｎチャネル型ＴＦＴ
２６４２    ドレイン領域
２６４３    ＴＦＴ
２６４４    層間絶縁膜
２６４５    ＬＤＤ領域
２６４６    層間絶縁膜
２６４７    窒化珪素膜
２６４８    接続電極
２６４９    サイドウォール
２６５０    保護電極
２６５１    端子電極
２６５２    ドレイン電極
２６５４    ドレイン電極
２６５６    保護電極
２６６４    配線
２６６６    接続電極
２６６８    端子電極
２６７０    ドレイン電極
２６７２    ドレイン電極
２６７４    光電変換層
２６７６    封止層
２６７８    端子電極
２６８０    端子電極
２６８２    素子形成層
２６８４    受光部
２６８６    増幅回路部
２６８８    基板
２６９０    電極
２６９２    電極
２６９４    半田
２６７４ｉ    ｉ型半導体層
２６７４ｎ    Ｎ型半導体層
２６７４ｐ    Ｐ型半導体層
【図１】
2006270076.tif 000004
【図３】
2006270076.tif 000005
【図４】
2006270076.tif 000006
【図５】
2006270076.tif 000007
【図６】
2006270076.tif 000008
【図７】
2006270076.tif 000009
【図８】
2006270076.tif 000010
【図９】
2006270076.tif 000011
【図１０】
2006270076.tif 000012
【図１１】
2006270076.tif 000013
【図１２】
2006270076.tif 000014
【図１３】
2006270076.tif 000015
【図１４】
2006270076.tif 000016
【図１５】
2006270076.tif 000017
【図１６】
2006270076.tif 000018
【図１７】
2006270076.tif 000019
【図１８】
2006270076.tif 000020
【図１９】
2006270076.tif 000021
【図２０】
2006270076.tif 000022
【図２１】
2006270076.tif 000023
【図２２】
2006270076.tif 000024
【図２３】
2006270076.tif 000025
【図２４】
2006270076.tif 000026
【図２６】
2006270076.tif 000027
【図２７】
2006270076.tif 000028
【図２８】
2006270076.tif 000029
【図２９】
2006270076.tif 000030
【図３０】
2006270076.tif 000031
【図３１】
2006270076.tif 000032
【図２】
2006270076.tif 000033
【図２５】
2006270076.tif 000034