(57)【要約】      （修正有）【課題】半導体素子搭載用基板の接続用電極パッド、回路基板の部品搭載用電極パッドなどに関連し、特性インピーダンスを低下させることなく、高密度配線設計の可能で、高速伝送特性を有する設計精度の高い回路基板を提供することにある。【解決手段】回路基板の電極パッド１のうち導電体８の面積が一定以下になるよう導電体８を配置し、該電極パッド１のうち導電体８を設けない領域に誘電体を導入して、電極パッド１における導電体８の占める面積割合を減少させる。【選択図】図２
2006339563.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも配線層、グランドプレーン層、誘電体層、電極パッドを含む回路基板において、
前記電極パッドが少なくとも導電体と誘電体を含み、前記電極パッドの接続面積のうち、導電体の占める割合が３０％〜９９％であることを特徴とする回路基板。
【請求項２】
前記電極パッドが、少なくとも複数の同心円のリング形状を有する導電体を含んでなることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記電極パッドが、少なくともコイル形状を有する導電体を含んでなることを特徴とする請求項１に記載の回路基板。
【請求項４】
前記電極パッドの導電体の間隙に誘電体が充填されていることを特徴とする請求項１〜３のいずれかに記載の回路基板。
【請求項５】
請求項１〜４のいずれかに記載の回路基板を用いることを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速伝送用回路基板に関する。さらに詳しくは、半導体素子搭載用基板の接続用電極パッド、回路基板の部品搭載用電極パッドなどに関する。
【背景技術】
【０００２】
電子機器などにおいては、回路基板と部品を接続するために基板上にパッド電極が設けられている。例えば半導体装置と回路基板を接続する方法として、ワイヤボンディングによるパッド電極接続や、半田ボールを用いたパッド電極接続方法が知られている。半田ボールを用いた実装方式として、半導体装置の底面に半田ボールを規則正しく配置し、この半田ボールを介して、半導体装置と回路基板を電気的に接続するＢＧＡ実装がある。半導体装置と半田ボールの接続及び回路基板と半田ボールの接続には電極パッドを用いることができる。
【０００３】
回路基板は、一般的に信号を伝送する配線を構成する配線層と、導電体からなるグランドプレーンと、該導電体層の間に形成された誘電体層からなる。回路基板には、回路基板外部の部品や半導体装置と電気的接続を確保するため、又は、回路基板を半導体装置搭載用基板として用いる場合にはマザーボードとの接続を確保するため、表層に電極パッドが設けられる。回路基板による信号伝送は、回路設計により、信号の伝送特性に影響を与えるため、適切な配線設計が必要になる。そして、配線設計を定めるための重要な要素の一つに、電極パッドの位置や大きさが挙げられている。
回路基板の電極パッドの上層に導電体であるグランドプレーンが存在すると、電極パッドとグランドプレーンが電磁界的に結合し、電気容量を有してしまう。このため、電極パット部の特性インピーダンスは、この回路基板の伝送線路の特性インピーダンスに比べ著しく低下する。この特性インピーダンスの低下により電極パットは、インピーダンス不連続部となる。そして、インピーダンス不連続部では、伝送線路を伝搬してきた信号が反射もしくは放射を起こし、信号のエネルギーを損失する問題を生じていた。
そこで、従来は、回路基板の電極パッド上層のグランドプレーンのうち、電極パッドに対応する領域にはクリアーと呼ばれる導電体の存在しない領域を設けていた。回路基板の配線層のうち、クリアーと重なる領域に回路を設けると、クリアー領域に対応する配線部位の特性インピーダンスが著しく低下する。このため、従来、回路基板の伝送線路の特性インピーダンスの低下を防止するため、クリアー領域には配線回路を設置できなかった（図１）。そして、電極パットの大きさは接続の位置精度を担保するため、半導体装置や回路基板の伝送線路の大きさに比べ非常に大きく、配線回路を設置できない領域も、大きな面積を占めていた。このような構造の回路基板に関する先行文献として、特許文献１を挙げる。
【０００４】
しかし、近年のＩＣチップの高速化に伴い、回路基板の高速化・高信頼性化・高密度化が要求されるようになった。このため、特性インピーダンスを低下させずに、回路基板全体に配線設計することができる回路基板が要望されるようになった。そして、特性インピーダンスを低下させずに配線設計できる領域を広げる方策として、電極パット自体の大きさを小さくす方法が挙げられるが、電極パッドの大きさを小さくすると、これに従い回路基板の設計精度が低下する問題が発生した。
【特許文献１】特開平７−３０７５７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記の問題を解決するためになされるものであり、特性インピーダンスを低下させることなく、高密度配線設計の可能で、高速伝送特性を有する設計精度の高い回路基板を提供することにある。
【課題を解決するための手段】
【０００６】
ところで、本発明者の検討によれば、回路基板の電極パッドのうち導電体の面積が一定以下になるよう導電体を配置し、該電極パッドのうち導電体を設けない領域に誘電体を導入して、電極パッドにおける導電体の占める面積割合を減少させたところ、電極パッドと電極パッドの上層のグランドプレーンの電磁界的な結合が減衰し、クリアーを設けなくとも特性インピーダンスの低下が抑えられることを見出した。そして、このため、クリアーのため従来配線を設計できなかった領域においても、回路基板の配線設計が可能となることを見出した。
【０００７】
本発明はこのような知見に基づいてなされたもので、請求項１に記載の発明は、少なくとも配線層、グランドプレーン層、誘電体層、電極パッドを含む回路基板において、前記電極パッドが少なくとも導電体と誘電体を含み、前記電極パッドの接続面積のうち、導電体の占める割合が１０％〜９５％であることを特徴とする回路基板である。
【０００８】
請求項２に記載の発明は、前記電極パッドが、少なくとも複数の同心円のリング形状を有する導電体を含んでなることを特徴とする請求項１に記載の回路基板である。
【０００９】
請求項３に記載の発明は、前記電極パッドが、少なくともコイル形状を有する導電体を含んでなることを特徴とする請求項１に記載の回路基板である。
【００１０】
請求項４に記載の発明は、前記電極パッドの導電体の間隙に誘電体が充填されていることを特徴とする請求項１〜３のいずれかに記載の回路基板である。
【００１１】
請求項５に記載の発明は、請求項１〜４のいずれかに記載の回路基板を用いることを特徴とする半導体パッケージである。
【発明の効果】
【００１２】
本発明によると、電極パッドを有する回路基板のクリアーが不要となったため、配線設計可能な領域が増え、配線自由度が大幅に向上した。このため、従来よりも、高密度配線を有する回路基板を設計できるようになった。また、電極パッド全体の大きさを小さくするものでもないため、回路基板の設計精度を低下させるものでもない。
【００１３】
さらに、本発明では、電極パッドにコイル形状を有する導電体を用いたところ、導電体がコイルとして機能した。このため、電極パッドに対応する領域上に設けられた配線の信号伝送特性の信頼性を向上させることができた。
【発明を実施するための最良の形態】
【００１４】
以下に本発明の詳細な実施の形態を説明する。
【００１５】
図２は、本発明の回路基板の電極パッド部の断面図である。図２に示すように、回路基板は、誘電体層とグランドプレーン層と配線層を積層して公知の方法で形成される。ただし、本発明ではグランドプレーンにはクリアーを設ける必要はない。また電極パッドは、誘電体と導電体により形成される。電極パッドは導電体と誘電体を含み、電極パッドの面積のうち、導電体の占める割合が３０％〜９９％であることを特徴とする。９９％以上であると、電極パッドとグランドプレーンがキャパシタンスとして機能するため好ましくない。３０％以下であると、本発明の効果を得られないため、好ましくない。電極パッドの導電体の形状について図３〜５を用いてさらに詳細に説明する。電極パッドの導電体の形状は、電気的接続が確保される限り、特に限定されるものではないが、例えば円形の電極パッドにおいては、同心円のリング形状（図３、図４）、渦巻形状（図５）などを挙げることができる。四角形等、他の形状の電極パッドにおいても、上記円形の電極パッドと同様の形状とすることができる。電極パッドは、電気的接続が可能な径を維持する。例えば、半田ボール接続を用いて半導体装置と回路基板を接続する場合、図３に示すように、半導体装置の電極パットと、これを実装する回路基板の電極パッドが、半田ボールで現状の実装が可能な径を維持しつつ、リング状に導電体を配置する。
【００１６】
本発明の回路基板の電極パッドは、例えば、半田ボール接続を用いて半導体装置と回路基板を接続する場合、図３に示すように、半導体装置の電極パットと、これを実装する回路基板の電極パッドが、半田ボールで現状の実装が可能な径を維持しつつ、リング状に導電体を配置することで構成される。この際、リング状の中心は、製造ルールに基づき、回路基板のビアランド径と同等以上の径にしておくのが望ましい。また導電体が存在しない領域（以下、クリアランスとする。）において、リング状の導電体の線幅と、外径リングと内径リングに存在するクリアランス幅の比は、１：１〜１：５となることが好ましい。クリアランス幅が、この範囲よりも狭いと半田ボールパットのベタパターンとの結合によるキャパシタンス増加が現れ、特性インピーダンスの低下が引き起こされる問題が生じる。また、逆にクリアランス幅が、この範囲より大きいと、接触不良の問題等が発生する。また、クリアランスには、誘電体を充填することが好ましい。クリアランスに何も充填せずに半田ボールを付けると、半田ボールとＩＣチップパッケージの間に空気が入り、不良の原因となる可能性がある。誘電体に用いることができる材料として、比誘電率が５．０以下の材料を用いることが好ましい。誘電体として用いることができる材料として、ソルダーレジストに用いる樹脂などを挙げることができる。比誘電率がこの値よりも高い誘電体を充填してしまうと、キャパシタンスの増加につながる。
【００１７】
また、電極パッドの導電体の形状を上記のような複数の同心円からなるリング状とし、該電極パットと、回路基板の伝送線路が同一層内にあり、さらに電極パットの外円の導電対と該伝送線路が接続している場合は、外円の導電体と内円の導電体が直接電気的に導通することが好ましい。外円の導電体と内円の導電体が直接電気的に導通していないと、半田ボールの接続精度が悪い場合、内円の導電体のみが半田ボールと接続し、この結果、半導体装置と回路基板が適切に接続されない問題が発生する可能性がある。外円の導電体と内円の導電体が直接電気的に導通するために、例えば、電極パッドの導電体のうち、外円と内円に、電気的接続をするラインを形勢することが望ましい。また、電極パッドの導電体の形状をコイル状又は渦巻き状にすると、キャパシタンスを低減しつつ、インダクタンスを増加させることができた。
【図面の簡単な説明】
【００１８】
【図１】：従来の回路基板の断面図
【図２】：本発明の回路基板の断面図
【図３】：本発明の回路基板の平面図
【図４】：本発明の回路基板の平面図
【図５】：本発明の回路基板の平面図
【符号の説明】
【００１９】
１    電極パッド
２    クリアー
３    グランドプレーン
４    配線
５    誘電体層
７    誘電体
８    導電体
【図１】
2006339563.tif 000003
【図２】
2006339563.tif 000004
【図３】
2006339563.tif 000005
【図４】
2006339563.tif 000006
【図５】
2006339563.tif 000007