(57)【要約】【課題】  互いに交差して配置される信号配線の交差部における不具合を解消して優れた電気的特性及び信頼性を得られるようし、好ましくは画素開口率の向上、及び表示品質の向上をも実現し得る電気光学装置を提供する。【解決手段】  本発明に係る液晶装置（電気光学装置）は、互いに交差して延びる走査線（第１信号配線）３ａ及びデータ線（第２信号配線）６ａと、前記走査線３ａ及びデータ線６ａと電気的に接続されたＴＦＴ３０とを備えており、走査線３ａとデータ線６ａとの交差部に対応してコンタクトホール６１が形成され、当該コンタクトホール６１内に前記走査線３ａの一部が埋入されている。容量線（第３信号配線）３ｂとデータ線６ａとの交差部にもコンタクトホール６２が設けられており、当該コンタクトホール６２内に前記容量線３ｂの一部が埋入されている。【選択図】        図３
2006250985.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差して延びる第１信号配線及び第２信号配線と、前記第１信号配線及び第２信号配線に電気的に接続されたトランジスタとを基体上に形成してなる電気光学装置であって、
前記基体上に形成された前記第１信号配線の少なくとも一部を覆って形成された層間絶縁膜上に前記第２信号配線が形成されて、前記第１信号配線と前記第２信号配線とが交差しており、
前記第１信号配線と第２信号配線との交差部に対応する位置の前記基体表面に凹部が形成されていることを特徴とする電気光学装置。
【請求項２】
互いに交差して延びる第１信号配線及び第２信号配線と、前記第１信号配線及び第２信号配線に電気的に接続されたトランジスタとを基体上に形成してなる電気光学装置であって、
前記基体上に形成された第１絶縁膜上に前記第１信号配線が形成され、該第１信号配線の少なくとも一部を覆って形成された第２絶縁膜上に前記第２信号配線が形成されて、前記第１信号配線と前記第２信号配線とが交差しており、
前記第１信号配線と第２信号配線との交差部に対応する位置の前記第１絶縁膜に凹部が形成されていることを特徴とする電気光学装置。
【請求項３】
前記基体表面又は第１絶縁膜上に、前記第１信号配線に沿って延び、前記第２信号配線と交差する第３信号配線が形成されており、
前記第３信号配線と第２信号配線との交差部に対応する位置の前記基体表面又は第１絶縁膜にも凹部が形成されていることを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記凹部の幅が、前記第２信号配線の線幅より広く形成されていることを特徴とする請求項１から３のいずれか１項に記載の電気光学装置。
【請求項５】
前記凹部が、前記第１絶縁膜を貫通する貫通孔であることを特徴とする請求項２から４のいずれか１項に記載の電気光学装置。
【請求項６】
前記基体と第１絶縁膜との間に導電膜パターンを含む配線層が形成されており、前記貫通孔を介して前記第１信号配線及び／又は前記第３信号配線と前記導電膜パターンとが電気的に接続されていることを特徴とする請求項４に記載の電気光学装置。
【請求項７】
前記トランジスタと電気的に接続された蓄積容量を備え、
前記第３信号配線が、前記蓄積容量の一の電極を構成する容量線であり、前記貫通孔を介して該容量線と接続された前記導電膜パターンが前記蓄積容量の他の一の電極を構成する容量電極膜であることを特徴とする請求項６に記載の電気光学装置。
【請求項８】
前記トランジスタが、半導体層と、該半導体層を層厚方向に挟持する第１ゲート電極及び第２ゲート電極とを備えており、
前記第１信号配線が前記トランジスタの第１ゲート電極に接続された走査線であり、前記貫通孔を介して該走査線と接続された前記導電膜パターンが、前記トランジスタの第２ゲート電極に接続されたバックゲート配線であることを特徴とする請求項６又は７に記載の電気光学装置。
【請求項９】
前記貫通孔を介して前記第１信号配線又は第３信号配線と電気的に接続された導電膜パターンが、前記配線層に含まれる他の導電膜パターンと電気的に絶縁されていることを特徴とする請求項６に記載の電気光学装置。
【請求項１０】
請求項１から９のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及び電子機器に関するものである。
【背景技術】
【０００２】
液晶装置等の電気光学装置の分野では、アクティブマトリクス方式のものが従来から知られている。この種の電気光学装置に用いられるアクティブマトリクス基板は、互いに交差する複数のデータ線と複数の走査線とが設けられ、これら配線によって区画された各画素毎に、画素電極と、当該画素電極を制御するためのＴＦＴ（Thin Film Transistor：薄膜トランジスタ）等のスイッチング素子とが配置されている。スイッチング素子には、画像信号を供給するデータ線と、走査信号が順次印加される走査線と画素電極と、が電気的に接続されており、画素電極がマトリクス状に配置された領域が画像表示領域を構成する。
【０００３】
ところで、上記のような互いに交差する複数の配線を有するアクティブマトリクス基板では、それらの配線を絶縁膜を介した異なる配線層に形成することで、配線を立体的に交差させている。例えば、下層側に走査線を配置し、それを覆って形成した層間絶縁膜上にデータ線を形成している。このような配線構造では、走査線の膜厚による段差があるため、走査線の幅方向の端部で層間絶縁膜の被覆性が低下しやすく、したがって層間絶縁膜上に形成したデータ線と、下層側の走査線との間でリークを生じやすくなったり、走査線の膜厚に起因して層間絶縁膜表面に形成された段差によってデータ線の断線が生じやすくなるという問題がある。そこで、走査線をデータ線との交差部で不連続に形成するとともに、データ線を挟んだ両側に設けたコンタクトホールを介して走査線と他の層の架橋配線とを接続することでデータ線を迂回するようにした配線構造が知られている（例えば特許文献１参照）。
【特許文献１】特開平１１−９５２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１に記載の技術によれば、走査線とデータ線とを同層に形成するので、走査線とデータ線とを立体的に交差させる配線構造に比べればアクティブマトリクス基板表面の凹凸を抑制できると考えられる。しかしながら、走査線とデータ線との交差位置に対応して架橋配線が形成されてるため、実際には架橋配線の分だけアクティブマトリクス基板の表面に凸部が形成されるものと考えられる。また、交差部において走査線とデータ線とが近接して配置されるので、両配線間に寄生容量が発生しやすくなり、信号遅延を生じやすくなるという問題もある。
【０００５】
本発明は、上記従来技術の問題点に鑑み成されたものであって、互いに交差して配置される信号配線の交差部における不具合を解消して優れた電気的特性及び信頼性を得られるようし、好ましくは画素開口率の向上、及び表示品質の向上をも実現し得る電気光学装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するために、互いに交差して延びる第１信号配線及び第２信号配線と、前記第１信号配線及び第２信号配線に電気的に接続されたトランジスタとを基体上に形成してなる電気光学装置であって、前記基体上に形成された前記第１信号配線の少なくとも一部を覆って形成された層間絶縁膜上に前記第２信号配線が形成されて、前記第１信号配線と前記第２信号配線とが交差しており、前記第１信号配線と第２信号配線との交差部に対応する位置の前記基体表面に凹部が形成されていることを特徴とする電気光学装置を提供する。
【０００７】
また本発明は、上記課題を解決するために、互いに交差して延びる第１信号配線及び第２信号配線と、前記第１信号配線及び第２信号配線に電気的に接続されたトランジスタとを基体上に形成してなる電気光学装置であって、前記基体上に形成された第１絶縁膜上に前記第１信号配線が形成され、該第１信号配線の少なくとも一部を覆って形成された第２絶縁膜上に前記第２信号配線が形成されて、前記第１信号配線と前記第２信号配線とが交差しており、前記第１信号配線と第２信号配線との交差部に対応する位置の前記第１絶縁膜に凹部が形成されていることを特徴とする電気光学装置を提供する。
【０００８】
上記各構成によれば、前記第１信号配線と第２信号配線との交差部において、第１信号配線の膜厚に起因する段差を、前記凹部によって緩和することができるので、第１信号配線上に層間絶縁膜ないし第２絶縁膜を介して形成される第２信号配線における凹凸を緩和することができ、当該第２信号配線の断線等を効果的に防止することができ、信頼性に優れた電気光学装置を得ることができる。また、先の特許文献１に記載の技術のように、他層に設けた架橋配線により迂回する配線構造ではないため、第１信号配線において良好な信号伝達特性を得ることができ、電気的特性に優れた電気光学装置となる。
また、前記交差部において第１信号配線の膜厚による段差が小さくなるので、層間絶縁膜ないし第２絶縁膜による第１信号配線の被覆性が向上し、第１信号配線上で局所的に層間絶縁膜ないし第２絶縁膜が薄くなることがなくなる。これにより、第２信号配線と第１信号配線との間での電流リークを防止でき、また両配線間の寄生容量も小さくできる。さらに、信号配線及びトランジスタが形成された表面における平坦度も向上するので、例えば液晶装置を構成した場合には、液晶層の層厚の不均一や液晶の配向不良等が生じるのを防止でき、高品質の表示を得られる液晶装置とすることができる。
なお、本発明において、「電気光学装置」は、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有する装置のほか、電気エネルギーを光学エネルギーに変換する発光装置等も含んで総称するものである。
【０００９】
本発明の電気光学装置では、前記基体表面又は第１絶縁膜上に、前記第１信号配線に沿って延び、前記第２信号配線と交差する第３信号配線が形成されており、前記第３信号配線と第２信号配線との交差部に対応する位置の前記基体表面又は第１絶縁膜にも凹部が形成されている構成とすることもできる。すなわち本発明は、第２信号配線と交差する配線が複数種である場合にも好適に用いることができ、信頼性及び電気的特性に優れた電気光学装置を構成することができる。
【００１０】
本発明の電気光学装置では、前記凹部の幅が、前記第２信号配線の線幅より広く形成されていることが好ましい。このような構成とすることで、第２信号配線が形成される層間絶縁膜上の領域、又は第２絶縁膜上の領域を、より平坦化することができ、第２信号配線において断線等の不具合を効果的に防止することができる。
【００１１】
本発明の電気光学装置では、前記凹部が、前記第１絶縁膜を貫通する貫通孔であってもよい。このような構成とすれば、第１絶縁膜に形成した凹部を一定の深さに形成しやすくなり、第１信号配線と第２信号配線との交差部が基体上に複数形成されている場合に、各交差部での平坦度を均一化することができ、基体表面全体での平坦度が向上する。
【００１２】
本発明の電気光学装置では、前記基体と第１絶縁膜との間に導電膜パターンを含む配線層が形成されており、前記貫通孔を介して前記第１信号配線及び／又は前記第３信号配線と前記導電膜パターンとが電気的に接続されている構成とすることもできる。
この構成によれば、前記交差部における凹凸を緩和するための貫通孔を、絶縁膜を介して積層された複数の配線層間の接続に利用することができる。したがって工数を増加させることなく複雑な配線構造を形成することができ、製造効率及び製造容易性に優れた電気光学装置となる。
【００１３】
本発明の電気光学装置では、前記トランジスタと電気的に接続された蓄積容量を備え、前記第３信号配線が、前記蓄積容量の一の電極を構成する容量線であり、前記貫通孔を介して該容量線と接続された前記導電膜パターンが前記蓄積容量の他の一の電極を構成する容量電極膜である構成とすることができる。
前記貫通孔を介して接続する構成部材は、容量線とともに蓄積容量を構成する容量電極膜であってもよい。この構成によれば、電気光学装置の開口率に影響することなく蓄積容量を増大させることができる。また、同じ容量の蓄積容量であればより小さい面積とすることができるので、電気光学装置の開口率を向上させることができる。
【００１４】
本発明の電気光学装置では、前記トランジスタが、半導体層と、該半導体層を層厚方向に挟持する第１ゲート電極及び第２ゲート電極とを備えており、前記第１信号配線が前記トランジスタの第１ゲート電極に接続された走査線であり、前記貫通孔を介して該走査線と接続された前記導電膜パターンが、前記トランジスタの第２ゲート電極に接続されたバックゲート配線である構成とすることもできる。
本発明の電気光学装置では、半導体層のチャネル領域を挟んだ両側に一対のゲート電極が設けられたトランジスタを具備した構成とすることもできる。そして、上記第１信号配線と第２信号配線との交差部に設けた第１絶縁膜の貫通孔を、上記第１ゲート電極と第２ゲート電極とに同一の電圧を印加するための導電接続構造に利用することができるようになっている。この構成によれば、基体上に凹凸を生じさせることなく一対のゲート電極を具備したトランジスタを作製できるので、トランジスタの動作安定性に優れ、信頼性に優れるとともに、表示特性に優れる電気光学装置を提供することができる。
【００１５】
本発明の電気光学装置では、前記貫通孔を介して前記第１信号配線又は第３信号配線と電気的に接続された導電膜パターンが、前記配線層に含まれる他の導電膜パターンと電気的に絶縁されている構成とすることもできる。この場合、前記交差部に対応する位置の導電膜パターンは、前記配線層に設けられた電子素子の一部を構成するものではないが、前記第１絶縁膜に貫通孔を形成する際のエッチストッパーとして機能するものとなる。前記第１絶縁膜が前記基体と同一の材質である場合や、類似のエッチング特性を有する材料からなるものである場合には、貫通孔の深さをエッチング時間により調整したとしても、基体面内で貫通孔の深さが不均一になる可能性がある。そこで、本構成のようにエッチストッパーとして機能する導電膜パターンを前記配線層に設けておけば、同導電膜パターンの位置でエッチングが停止するので、極めて容易に均一な深さの貫通孔を形成することができ、製造容易性に優れる電気光学装置となる。
【００１６】
次に、本発明の電子機器は、先に記載の本発明の電気光学装置を備えたものである。この構成によれば、優れた信頼性と電気的特性を具備し、高画質表示が得られる表示部を備えた電子機器が提供される。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
以下、本発明の第１の実施形態を、図面を参照して説明する。なお、以下の各図面においては、説明を判りやすくするために、縮尺は必ずしも正確ではない。
図１（ａ）は、本発明に係る電気光学装置の一実施の形態である液晶装置を各構成要素とともに対向基板側からみた平面構成図、図１（ｂ）は、図１（ａ）に示すＨ−Ｈ’線に沿う断面構成図、図２は、液晶装置を構成するアクティブマトリクス基板上に設けられた各種配線や周辺回路等の電気的な構成を示すブロック図である。
【００１８】
［液晶装置の全体構成］
図１（ａ）及び図１（ｂ）に示すように、本実施形態の液晶装置は、ＴＦＴアレイ基板（アクティブマトリクス基板）１０と、対向基板２０とが平面視略矩形枠状のシール材５２によって貼り合わされ、このシール材５２に囲まれた領域内に液晶層５０が封入された構成を備えている。シール材５２内周側に沿って平面視矩形枠状の周辺見切り５３が形成され、この周辺見切りの内側の領域が画像表示領域５１とされている。シール材５２の外側の領域には、データ線駆動回路２０１及び外部回路実装端子２０２がＴＦＴアレイ基板１０の１辺（図示下辺）に沿って形成されており、この１辺に隣接する２辺に沿ってそれぞれ走査線駆動回路２０４，２０４が形成されて周辺回路を成している。ＴＦＴアレイ基板１０の残る１辺（図示上辺）には、画像表示領域５１の両側の走査線駆動回路２０４，２０４間を接続する複数の配線２０５が設けられている。また、対向基板２０の各角部においては、ＴＦＴアレイ基板１０と対向基板２０との間の電気的導通をとるための基板間導通材２０６が配設されている。本実施形態の液晶装置は、透過型の液晶装置として構成され、ＴＦＴアレイ基板１０側に配置された光源（図示略）からの光を変調して対向基板２０側から出射するようになっている。
【００１９】
なお、データ線駆動回路２０１あるいは走査線駆動回路２０４，２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＣＯＦ（Chip OnFilm）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。また、液晶装置においては、使用する液晶の種類、すなわち、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード、垂直配向モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
【００２０】
このような構造を有する液晶装置の画像表示領域５１には、図２に示すように、データ線６ａ及び走査線３ａがそれぞれ縦横方向に複数本形成されており、各走査線３ａ、データ線６ａの交差部には、ＴＦＴ（薄膜トランジスタ）３０と、蓄積容量７０とからなる画素領域４１がマトリクス状に配列形成されている。画素領域４１内には、図示省略の画素電極が内接するように設けられている。このＴＦＴ３０のゲート及びソースは、それぞれ走査線３ａ、データ線６ａに接続され、ドレインは画素電極に接続されている。また、画素の保持特性を高めるべく付与されている蓄積容量７０は、画素電極と並列に接続されている。
【００２１】
図２に回路構成図で示したように、走査線駆動回路２０４は、主に垂直シフトレジスタから構成され、クロック信号線（図示略）を介して外部制御装置から入力される基準クロックに基づくパルス状の走査信号Ｇ１，Ｇ２，…Ｇｍを、一垂直走査期間内に線順次に走査線３ａに印加するようになっている。また、必要に応じて、容量線３ｂに対して所定の電圧、ないしパルス状の電気信号を印加できるようになっている。
データ線駆動回路２０１は、クロック信号線（図示略）を介して外部制御装置から入力される基準クロックに基づいて、各サンプリング駆動信号線１１１にサンプリング駆動信号Ｓ１，Ｓ２，…Ｓｎを順次供給する水平シフトレジスタ２０１ａと、画像信号線１１２を介して供給された画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングするサンプリング回路２０１ｂとを備えて構成されている。
【００２２】
サンプリング回路２０１ｂは、データ線毎に設けられたサンプリングスイッチ（回路用薄膜トランジスタ）１３１を備えており、各サンプリングスイッチ１３１は、水平シフトレジスタ１１０からサンプリング駆動信号Ｓ１，Ｓ２，…Ｓｎが入力されると、６つの画像信号線１１２のそれぞれについてサンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６を６つの隣接するデータ線６ａからなるグループ毎に順次印加するようになっている。これにより、一水平走査期間（走査線駆動回路２０４により１本の走査線３ａに走査信号が供給されている期間）に、各データ線６ａに対してサンプリングされた画像信号が供給されるようになっている。
【００２３】
［画素の詳細構成］
次に、本実施形態の液晶装置の画素構成について図３から図７を参照して詳細に説明する。
図３は、ＴＦＴアレイ（アクティブマトリクス）基板１０上の１画素領域を示す平面構成図である。図４は、図３のＡ−Ａ’線に沿う断面構成図、図５は、図３のＢ−Ｂ’線に沿う断面構成図、図６は、図３のＣ−Ｃ’線に沿う断面構成図、図７は、図３のＤ−Ｄ’線に沿う断面構成図である。
【００２４】
図３に示すように、ＴＦＴアレイ基板１０上には、走査線（第１信号配線）３ａとデータ線（第２信号配線）６ａとが互いに交差して設けられており、走査線３ａに沿って延び、データ線６ａと交差する容量線（第３信号配線）３ｂが設けられている。上記データ線６ａと走査線３ａとによって区画された略矩形状の領域が、本液晶装置の画素領域４１である。
画素領域４１には、ＴＦＴ３０と蓄積容量７０とが形成されており、さらに画素領域４１とほぼ重なる位置には図示略の画素電極９が形成されている。ＴＦＴ３０は、大略矩形状部とＵ字型の枝部からなる平面形状の半導体層４２のうちＵ字型の枝部４２ｂを主体として構成されたものであり、蓄積容量７０は、前記半導体層４２の大略矩形状の部分（後述する蓄積容量電極４２ａ）を主体として構成されたものである。
【００２５】
ＴＦＴ３０を構成する半導体層４２の枝部４２ｂは、その両枝の２箇所において図示左右方向に延びる走査線３ａと交差しており、この交差部分において走査線３ａはＴＦＴ３０のゲート電極（第１ゲート電極）３２，３３として機能する。すなわちＴＦＴ３０は、デュアルゲート（ダブルゲート）構造のＴＦＴである。半導体層４２の枝部４２ｂの一端は、データ線６ａとの交差部に設けられたソースコンタクトホール５５を介してデータ線６ａと電気的に接続されている。一方、枝部４２ｂの他端は画素領域４１の内側へ延びて、平面視略矩形状の蓄積容量電極４２ａと接続されている。蓄積容量電極４２ａは、前記走査線３ａと平行に延びる容量線３ｂと平面的に重なる位置に配置されている。
【００２６】
画素領域４１とほぼ重なる平面領域に形成される図示省略の画素電極９は、ＩＴＯ等の透明導電材料からなり、蓄積容量電極４２ａと平面的に重なる位置に設けられた略矩形状の中間電極層５８と、画素コンタクトホール５７を介して電気的に接続されている。また、ドレインコンタクトホール５６を介して中間電極層５８とＴＦＴ３０の半導体層４２とが電気的に接続されており、その結果、画素電極とＴＦＴ３０とが電気的に接続された構成となっている。
【００２７】
画素領域４１には、蓄積容量電極４２ａと平面的に重なる位置に形成された略矩形状の導電膜パターンからなる下部容量配線１５ａが設けられている。また、走査線３ａに沿って延びる線状を成して半導体層４２の枝部４２ｂと一部平面的に重なる導電膜パターンからなるバックゲート電極（第２ゲート電極；バックゲート配線）１５ｂが設けられている。これら下部容量配線１５ａとバックゲート電極１５ｂとは、同一の遮光性材料を用いて、半導体層４２の下側の同じ配線層に形成されている。
【００２８】
バックゲート電極１５ｂは、半導体層４２と対向する位置にて、ＴＦＴ３０の第２ゲート電極として機能するものである。下部容量配線１５ａは、蓄積容量電極４２ａと平面的にほぼ重なって配置されており、上記した容量線３ｂとコンタクトホール６２を介して電気的に接続されている。
【００２９】
本実施形態では、このように容量線３ｂと下部容量配線１５ａとを電気的に接続するためのコンタクトホール（貫通孔）６２を画素領域４１の外縁部に設けることで、各層の段差による配線（特にデータ線６ａ）の断線や、配線間のクロストークを効果的に防止できるものとなっている。以下、図４及び図５を参照し、かかる作用効果について詳細に説明する。
【００３０】
図４に示す走査線３ａとデータ線６ａとの交差部分の断面構造を見ると、基板本体（基体）１０ａ上にバックゲート電極１５ｂをなす導電膜パターンが配置されており、その上面に第１信号配線である走査線３ａが接して配置されている。走査線３ａは、第１層間絶縁膜１２と絶縁薄膜（ゲート絶縁膜）２との積層膜（第１絶縁膜）に形成されたコンタクトホール（貫通孔）６１内にその一部を埋入するようにして形成されている。走査線３ａは、その表面に形成された第２層間絶縁膜１３（第２絶縁膜）で覆われており、その上にデータ線６ａが走査線３ａと直交するように図示左右方向に延びている。このように、第１層間絶縁膜１２及び絶縁薄膜２に形成されたコンタクトホール６１内に走査線３ａが埋設されていることで、かかる交差部における走査線３ａの膜厚に起因する段差がほぼ解消され、その結果、走査線３ａとデータ線６ａとの交差部の段差が従来よりも格段に小さくなっている。
【００３１】
また、図５に示す容量線３ｂとデータ線６ａとの交差部分の断面構造を見ると、基板本体１０ａ上に下部容量配線１５ａをなす導電膜パターンが配置されており、その上面に容量線３ｂが接して配置されている。容量線３ｂは、第１層間絶縁膜１２と絶縁薄膜２との積層膜（第１絶縁膜）に形成されたコンタクトホール（貫通孔）６２内に埋設されて配置されている。容量線３ｂ上は第２層間絶縁膜１３（第２絶縁膜）で覆われており、その上にデータ線６ａが容量線３ｂと直交するように延びている。容量線３ｂはコンタクトホール６２の表面形状に倣う断面形状に形成されている。このように、容量線３ｂがデータ線６ａとの交差部において第１層間絶縁膜１２に形成されたコンタクトホール６２内に埋設されていることで、当該交差部では容量線３ｂの膜厚に起因する段差がほぼ解消されており、その結果、容量線３ｂとデータ線６ａとの交差部の段差が従来よりも格段に小さくなっている。
【００３２】
次に、図６に示す画素領域部分の断面構造を見ると、ＴＦＴアレイ基板１０は、例えば石英、ガラス、プラスチック等からなる基板本体（基体）１０ａの一面側に、下地絶縁膜１１と、この下地絶縁膜１１上に形成された導電膜パターンからなる下部容量配線１５ａ及びバックゲート電極１５ｂとを有している。下部容量配線１５ａ及びバックゲート電極１５ｂ上を含む下地絶縁膜１１上に、第１層間絶縁膜１２が形成されており、第１層間絶縁膜１２上にＴＦＴ３０の主要部を成す半導体層４２が設けられている。半導体層４２を覆って絶縁薄膜２が形成されている。
本実施形態において、下地絶縁膜１１は、導電膜パターンのパターニング工程におけるオーバーエッチングに対するバッファ層として機能するものであり、第１層間絶縁膜１２は、下部容量配線１５ａ及びバックゲート電極１５ｂと、半導体層４２とを絶縁するものである。またこれらの下地絶縁膜１１及び第１層間絶縁膜１２は、基板本体１０ａの表面の荒れや汚染等に起因するＴＦＴ３０の特性劣化を抑える作用をも奏する。
【００３３】
半導体層４２のうち、絶縁薄膜２を介した枝部４２ｂ上には、ゲート電極３２，３３が形成されており、蓄積容量電極４２ａ上には容量線３ｂが形成されている。したがって絶縁薄膜２は、ゲート電極３２，３３と平面的に重なる位置ではＴＦＴ３０のゲート絶縁膜として機能し、容量線３ｂと蓄積容量電極４２ａとに挟まれた領域では、蓄積容量７０の誘電体膜として機能するものとなっている。
図示のように、本実施形態のＴＦＴ３０はデュアルゲート構造を有しており、かつＬＤＤ構造を有している。より詳細には、枝部４２ｂのゲート電極３２，３３と対向する領域に、それぞれＴＦＴ３０のチャネル領域１ａが形成されている。これら２箇所のチャネル領域１ａは、それぞれＬＤＤ部を成す低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに挟まれるようにして配置されており、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃの外側には、高濃度ソース領域１ｄと、高濃度ドレイン領域１ｅと、高濃度ソース／ドレイン領域１ｆとが形成されている。
【００３４】
本実施形態に係る半導体層４２は多結晶シリコンにより形成されており、基板上に成膜したアモルファスシリコンを、レーザーアニール法や、Ｎｉ助長固相成長法等のガラス基板の融点より低い低温プロセスにより多結晶化したものを用いることが好ましい。
ゲート電極３２，３３、容量線３ｂ、及び絶縁薄膜２を覆って第２層間絶縁膜（第２絶縁膜）１３が形成されており、第２層間絶縁膜１３上には、中間電極層５８が形成されている。中間電極層５８と同層には、図７にも示すように、データ線６ａが形成されている。データ線６ａ及び中間電極層５８は、例えばＡｌ等の低抵抗金属を用いて形成される。
【００３５】
上記データ線６ａは、図３に示したソースコンタクトホール５５を介して半導体層４２の高濃度ソース領域１ｄと電気的に接続されている。したがってソースコンタクトホール５５は、絶縁薄膜２と第２層間絶縁膜１３とを貫通して形成されたものである。
また、第２層間絶縁膜１３と絶縁薄膜２とを貫通して半導体層４２に達するドレインコンタクトホール５６が形成されており、ドレインコンタクトホール５６を介して中間電極層５８と半導体層４２の高濃度ドレイン領域１ｅとが電気的に接続されている。
【００３６】
中間電極層５８（及びデータ線６ａ）を含む第２層間絶縁膜１３上には、第３層間絶縁膜１４が形成されており、第３層間絶縁膜１４上に画素電極９が形成されている。そして、前記中間電極層５８の平面領域において、上記第３層間絶縁膜１４を貫通して中間電極層５８に達する画素コンタクトホール５７が形成されており、画素コンタクトホール５７を介して画素電極９と中間電極層５８とが電気的に接続されている。以上の構成により、中間電極層５８を介して半導体層４２の高濃度ドレイン領域１ｅと画素電極９とが電気的に接続されている。また、画素電極９及び第３層間絶縁膜１４上に、ラビング処理等の配向処理が施されたポリイミド膜などからなる配向膜１７が設けられている。
【００３７】
半導体層４２と基板本体１０ａとの間の配線層に設けられたバックゲート電極１５ｂは、ＴＦＴ３０のチャネル領域を基板本体１０ａ側から覆うように形成されており、基板本体１０ａ側からＴＦＴ３０に入射する光を遮断する遮光層としても機能する。また、バックゲート電極１５ｂは、半導体層４２と平面的に重なる領域でＴＦＴ３０の第２ゲート電極として機能し、例えばバックゲート電極１５ｂに対して、負の電位を与えることで、ＴＦＴ３０のオフリーク電流を抑えることができる。また、バックゲート電極１５ｂを負電位としない場合も、定電位に保持することで、ＴＦＴ３０の動作を安定化することが可能である。
さらに、本実施形態の液晶装置では、ＴＦＴ３０をマルチゲート構造とすることにより、１つのチャネル領域１ａの両側の電圧を低減し、オフリーク電流を低減しており、また各チャネル領域１ａを挟んで両側に低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを形成したＬＤＤ構造を採用したことでオフ電流を低減することができるようになっている。
【００３８】
図６及び図７に示すように、本実施形態の液晶装置では、半導体層４２の高濃度ドレイン領域１ｅが画素領域４１の中央部側へ延出されて形成された蓄積容量電極４２ａの平面領域において、絶縁薄膜２及び層間絶縁膜１２〜１４を介して導電材料からなる複数の配線部材が積層されて蓄積容量７０を構成している。
より詳細には、蓄積容量７０の形成領域において、上記蓄積容量電極４２ａの下層側には、第１層間絶縁膜１２を介して下部容量配線１５ａが対向配置されている。蓄積容量電極４２ａ上には、絶縁薄膜２を介して容量線３ｂが対向配置されており、さらに容量線３ｂと中間電極層５８とが第２層間絶縁膜１３を介して対向配置されている。そして、蓄積容量電極４２ａを挟持する下部容量配線１５ａと容量線３ｂとは、図５に示したように、容量線３ｂとデータ線６ａとの交差部に対応して設けられたコンタクトホール６２を介して電気的に接続されており、容量線３ｂを挟持する蓄積容量電極４２ａと中間電極層５８とは、図６に示すドレインコンタクトホール５６を介して電気的に接続されている。
【００３９】
このように、蓄積容量７０は下部容量配線１５ａと、蓄積容量電極４２ａとからなる第１の蓄積容量部と、蓄積容量電極４２ａと容量線３ｂとからなる第２の蓄積容量部と、容量線３ｂと中間電極層５８とからなる第３の蓄積容量部とを層厚方向に重畳した積層構造を有している。この構成により、蓄積容量７０では、画素領域４１内に占める平面積を節約しつつ、大きな容量が得られるようになっておる。その結果、本実施形態の液晶装置は、画素領域４１の開口率を高めることができ、画素ピッチを狭くして高精細化した際にも明るい表示が得られるものとなっている。
【００４０】
また、本実施形態の液晶装置では、図３及び図７に示すように、下部容量配線１５ａ、蓄積容量電極４２ａ、容量線３ｂ、及び中間電極層５８の平面領域において、蓄積容量７０を形成している領域が、基板本体１０ａ側から順次小さく（狭く）なるように形成されている。これにより、１つの部材上に積層される部材の形成領域が、下層側の絶縁膜の段差に掛からないようにすることができ、段差部分で絶縁膜が薄く成膜されることに起因する容量リークを防止することができる。
【００４１】
他方、対向基板２０は、基板本体２０ａの液晶層５０側にベタ状に形成された共通電極２１と、この共通電極２１を覆って形成された配向膜２２とを備えている。共通電極２１は、ＩＴＯ等の透明導電材料により形成でき、配向膜２２は、先のＴＦＴアレイ基板１０の配向膜１７と同様の構成とすることができる。また、カラー表示を行う場合には、各画素領域４１に対応して例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の色材層を備えたカラーフィルタを基板本体１０ａ又は２０ａ上に形成すればよい。
【００４２】
上記構成の画像表示領域を備えた本実施形態の液晶装置では、データ線６ａと走査線３ａとの交差部に対応してコンタクトホール６１が形成され、データ線６ａと容量線３ｂとの交差部に対応してコンタクトホール６２が形成されているので、これらのコンタクトホール６１，６２に、下層側の配線である走査線３ａ及び容量線３ｂを一部埋設することができ、走査線３ａ及び容量線３ｂの膜厚に起因して生じる段差を解消することができる。これにより、データ線６ａをほぼ平坦な面上に形成することが可能になり、段差によるデータ線６ａの断線等を防止できる。
【００４３】
また、上記コンタクトホール６１，６２の形成領域においては、図４及び図５に示したように、第２層間絶縁膜１３が形成される絶縁薄膜２及び走査線３ａ、容量線３ｂ上がほぼ平坦化されているので、走査線３ａ及び容量線３ｂを覆う第２層間絶縁膜１３の付き回りも良好なものとなり、データ線６ａと走査線３ａ、容量線３ｂとの間に生じる寄生容量を小さくでき、走査線３ａ、データ線６ａの双方で良好な信号特性を得ることができる。
【００４４】
また本実施形態では、コンタクトホール６１，６２内に一部埋入される走査線３ａ及び容量線３ｂは、その延在方向において切断されないので、絶縁膜を介した他の層に設けた架橋配線を利用する構成のように配線抵抗が上昇することもなく、良好な信号特性を得られるものとなっている。
さらに、コンタクトホール６１は、ＴＦＴ３０の第１ゲート電極となる走査線３ａと、ＴＦＴ３０の第２ゲート電極となるバックゲート電極１５ｂとを電気的に接続する貫通孔として機能し、コンタクトホール６２は、蓄積容量７０の一の電極を構成する容量線３ｂと、蓄積容量７０の他の一の電極を構成する下部容量配線１５ａとを電気的に接続する貫通孔として機能するものとなっている。このように、コンタクトホール６１，６２は、データ線６ａの延在領域を平坦化する機能のみならず、複数の機能を具備するものとなっているので、本実施形態の構成は製造工程の効率化に極めて有効な構成である。
【００４５】
以上詳細に説明したように、本実施形態の液晶装置は、高速応答化と高開口率を同時に実現でき、また高歩留まりに製造可能なものとなっている。特に、有機ＥＬ装置や、画素内ＲＡＭ、多色ＣＦを備えた液晶装置のような配線の交差部が多い電気光学装置や、画素ピッチが小さくなり開口率がとり難い高精細の液晶装置に用いて好適なものである。
【００４６】
なお、本実施形態では、第１層間絶縁膜１２と絶縁薄膜２との積層膜（第１絶縁膜）に貫設したコンタクトホール６１，６２によって、走査線３ａ及び容量線３ｂの膜厚に起因する段差を緩和する構成について説明したが、走査線３ａとデータ線６ａとの交差部、及び容量線３ｂとデータ線６ａとの交差部に対応する位置の基板本体１０ａの表面に凹部が形成されていてもよい。このような構成とすれば、上記各交差部における段差をさらに低減でき、液晶装置の信頼性をさらに高めることができる。
【００４７】
また、走査線３ａとバックゲート電極１５ｂとの電気的接続や、容量線３ｂと下部容量配線１５ａとの電気的接続を形成する必要がない場合には、走査線３ａとデータ線６ａとの交差部、及び容量線３ｂとデータ線６ａとの交差部に対応する位置の基板本体１０ａの表面に凹部を形成し、上記コンタクトホール６１，６２を省略した構成も採用できる。この場合、基板本体１０ａ表面の凹部に倣って、下地絶縁膜１１、バックゲート電極１５ｂ（下部容量配線１５ａ）、第１層間絶縁膜１２、及び絶縁薄膜２が積層された上に凹部が形成されるようにすることができるので、この絶縁薄膜２表面の凹部に走査線３ａ及び容量線３ｂの一部を埋設することで、走査線３ａとデータ線６ａとの交差部、及び容量線３ｂとデータ線６ａとの交差部における段差を緩和することができ、データ線６ａの断線等を防止する効果を得ることができる。
【００４８】
また本発明は、基板本体１０ａの表面に走査線３ａ（第１配線）や容量線３ｂ（第３配線）が直接形成されている場合にも適用することができる。この場合には、走査線３ａとデータ線６ａとの交差部、及び容量線３ｂとデータ線６ａとの交差部に対応する位置の基板本体１０ａの表面に、走査線３ａ、容量線３ｂを一部埋設するための凹部を形成すればよく、かかる凹部によって走査線３ａとデータ線６ａとの交差部、及び容量線３ｂとデータ線６ａとの交差部における段差を良好に緩和することができ、データ線６ａの断線等を効果的に防止することができる。
【００４９】
以下、第１の実施形態に係るＴＦＴアレイ基板１０の製造工程の概略について簡単に説明する。なお、以下の説明では特に明示しない限り図６を参照するものとする。
（１）まず、下地絶縁膜１１が形成された基板本体１０ａ上に、遮光性の導電材料からなる導電膜パターンを形成することで、バックゲート電極１５ｂと下部容量配線１５ａとを形成する。
（２）次に、バックゲート電極１５ｂ及び下部容量配線１５ａと半導体層４２との間に、第１層間絶縁膜１２を成膜し、その上に非晶質シリコン（ａ−Ｓｉ）膜を成膜する。
（３）次に、上記ａ−Ｓｉ膜にレーザビームを照射して加熱し、ａ−Ｓｉを結晶化させて多結晶シリコン（ｐ−Ｓｉ）膜とする。
（４）次に、ｐ−Ｓｉを所定平面形状にパターニングし、パターニング後のｐ−Ｓｉ膜に各種不純物を所定量注入し、半導体層４２（蓄積容量電極４２ａ、枝部４２ｂ）を形成する。
（５）次に、半導体層４２を覆って、ＴＦＴ３０のゲート絶縁膜及び蓄積容量７０の誘電体膜となる絶縁薄膜２を形成する。
（６）次に、絶縁薄膜２及び第１層間絶縁膜１２を貫通するコンタクトホールを形成する。具体的には、図３に示したように、前記両絶縁膜を貫通してバックゲート電極１５ｂに達するコンタクトホール６１と、下部容量配線１５ａに達するコンタクトホール６２とをそれぞれ開口する。
（７）次に、絶縁薄膜２上に、走査線３ａと容量線３ｂとなる導電膜を成膜し、図３に示した平面形状にパターニングする。このとき、走査線３ａがコンタクトホール６１内に一部埋設され、走査線３ａとバックゲート電極１５ｂとが電気的に接続される。また、容量線３ｂがコンタクトホール６２内に一部埋設され、容量線３ｂと下部容量配線１５ａとが電気的に接続される。
（８）次に、走査線３ａ、容量線３ｂ、及び絶縁薄膜２を覆うように第２層間絶縁膜１３を形成した後、第２層間絶縁膜１３上に、図３に示した平面形状のデータ線６ａ及び中間導電層５８をパターン形成する。このとき、データ線６ａは、前記コンタクトホール６１，６２上を通過するように形成される。走査線３ａ及び容量線３ｂの膜厚に起因する段差は、前記コンタクトホール６１，６２内にそれぞれ走査線３ａ、３ｂが埋設されていることからほぼ解消されており、その結果データ線６ａは、良好な平坦性を有して形成される。
（９）以後は、通常の低温ポリシリコンＴＦＴを有するＴＦＴアレイ基板の製造工程と同様である。
【００５０】
（第２の実施形態）
図８は、第２の実施形態に係る液晶装置を構成するＴＦＴアレイ（アクティブマトリクス）基板４０上の１画素領域を示す平面構成図であり、図９は、図８のＥ−Ｅ’線に沿う断面構成図である。
なお、本実施形態の液晶装置は、図１から図７を参照して説明した第１実施形態の液晶装置において、ＴＦＴアレイ基板１０に代えて以下に説明するＴＦＴアレイ基板４０を用いたものである。
【００５１】
このＴＦＴアレイ基板４０と、先の第１の実施形態に係るＴＦＴアレイ基板１０との異なる点は、（１）ＴＦＴ３０を構成する部分のバックゲート電極１５ｂが走査線３ａとは別のバックゲート配線として形成されていること、（２）蓄積容量７０を構成する下部容量配線１５ａが容量線３ｂと接続されていないこと、（３）データ線６ａと走査線３ａ、容量線３ｂとが交差する位置に島状の導電膜パターンが形成されていることにある。
本実施形態の液晶装置の全体構成は図１に示したものと同様であり、ＴＦＴアレイ基板４０における各層の積層構造もＴＦＴアレイ基板１０と概略同様である。図８及び図９に示す各構成部材のうち図１から図７に示した第１実施形態の液晶装置と共通のものには同一の符号を付して説明を省略することとする。
【００５２】
図８に示すように、本実施形態に係るＴＦＴアレイ基板４０では、ＴＦＴ３０を構成する部分のバックゲート電極１５ｂは、走査線３ａに沿って延びる蛇行形状の配線を成しており、図８左右方向に配列された複数の画素領域に跨って延在するバックゲート配線を構成している。そして、ＴＦＴ３０の形成位置でのみ走査線３ａと平面的に重なって配置され、当該部分を外れると走査線３ａから離れ、走査線３ａに平行して延び、走査線３ａとは異なる位置でデータ線６ａと交差している。
【００５３】
ここで、図９を参照してデータ線６ａと走査線３ａ等との交差部の構造について説明する。図９には、走査線３ａ、バックゲート電極１５ｂ及び半導体層４２の枝部４２ｂが、データ線６ａと交差する部分の断面構造が示されている。
図９に示すように、下地絶縁膜１１が形成された基板本体１０ａ上に、バックゲート電極１５ｂと、島状の導電膜パターンである島状導電膜１５ｃが形成されており、これらバックゲート電極１５ｂと島状導電膜１５ｃを覆って第１層間絶縁膜１２及び絶縁薄膜２が形成されている。同図左側に示された枝部４２ｂは、図８に示す半導体層４２のうち平面視略Ｕ字型の枝部４２ｂの図示左側の先端部に対応しており、半導体層４２は第１層間絶縁膜１２と絶縁薄膜２との間に設けられている。
【００５４】
第１層間絶縁膜１２と絶縁薄膜２とからなる積層膜（第１絶縁膜）を貫通して島状導電膜１５ｃに達するコンタクトホール（貫通孔）６４が設けられており、走査線３ａはその一部をこのコンタクトホール６４内に埋入するようにして形成されている。走査線３ａ及び絶縁薄膜２を覆って第２層間絶縁膜１３（第２絶縁膜）が形成されており、この第２層間絶縁膜１３及び絶縁薄膜２を貫通して枝部４２ｂ（半導体層４２）に達するコンタクトホール５５が形成されている。そして、コンタクトホール５５に一部を埋設されたデータ線６ａが、第２層間絶縁膜１３上に延在している。
なお、図９にはデータ線６ａまでの積層構造のみが示されているが、データ線６ａより上層側（画素電極９側）の積層構造は図６及び図７に示した第１実施形態の液晶装置と同様である。
【００５５】
このように走査線３ａは、データ線６ａとの交差部において、層間絶縁膜１２及び絶縁薄膜２を貫通して形成されたコンタクトホール６４内に埋設されているので、走査線３ａの膜厚に起因する段差が解消される。その結果、走査線３ａとデータ線６ａとの交差部の段差は従来よりも格段に小さくなり、当該交差部におけるデータ線６ａの断面形状は図９に示すように平坦なものとなる。
【００５６】
次に、蓄積容量７０を構成する容量線３ｂ及び下部容量配線１５ａと、データ線６ａとが交差する位置について説明すると、図８に示すように、下部容量配線１５ａは、その平面視略矩形状の部分で容量線３ｂの平面視略矩形状の部分と平面的に重なって配置されているが、互いに異なる位置でデータ線６ａと交差している。そして、下部容量配線１５ａは、先の第１実施形態と同様、バックゲート電極１５ｂと同層の下地絶縁膜１１上に形成されている。
【００５７】
データ線６ａと容量線３ｂとの交差部に対応して島状導電膜１５ｄが形成され、島状導電膜１５ｄの形成領域内にコンタクトホール６３が形成されている。島状導電膜１５ｄは先の島状導電膜１５ｄと同層に形成されており、コンタクトホール６３は、絶縁薄膜２及び第１層間絶縁膜１２を貫通して島状導電膜１５ｄ表面に達している。そして、容量線３ｂがその一部をコンタクトホール６３内に埋入するようにして絶縁薄膜２上に形成されている。これにより、先の走査線３ａとデータ線６ａとの交差部と同様に、容量線３ｂとデータ線６ａとの交差部における段差が解消され、データ線６ａの断面形状が平坦化されたものとなっている。
【００５８】
第２実施形態に係るＴＦＴアレイ基板は、第１実施形態に係るＴＦＴアレイ基板と概略同様の製造方法を用いて製造することができる。本実施形態のＴＦＴアレイ基板を製造するに際して、先に述べた第１実施形態の液晶装置の製造手順と異なる製造工程のみを以下に挙げておく。
工程（１）で、バックゲート電極１５ｂと下部容量配線１５ａとともに、島状導電膜１５ｃ、１５ｄを形成する。またバックゲート電極１５ｂを複数の画素領域に跨って延びる配線形状とする。
工程（６）で、コンタクトホール６１，６２に代えて、図８に示したコンタクトホール６３，６４を絶縁薄膜２及び層間絶縁膜１２に開口する。このとき、コンタクトホール６３，６４の形成位置に対応する島状導電膜１５ｃ、１５ｄがエッチストッパーとして機能し、コンタクトホール６３，６４の開口深さを基板面内で均一なものとすることができ、ＴＦＴアレイ基板４０表面の平坦化を容易に実現することができる。
【００５９】
上記第２実施形態の液晶装置によれば、走査線３ａ及び容量線３ｂと、データ線６ａとの交差部に対応して設けられたコンタクトホール６３，６４にそれぞれ容量線３ｂの一部、走査線３ａの一部を埋設することで走査線３ａ及び容量線３ｂの膜厚に起因する段差を解消し、もってデータ線６ａをその延在方向で平坦な形状に形成している。これにより、本実施形態の液晶装置も、データ線６ａの断線等を防止して優れた信頼性を得られるものとなっている。またデータ線６ａと走査線３ａ、容量線３ｂとの間の電荷のリークを防止し、寄生容量を低減できるものとなっており、電圧保持性及び高速応答性に優れた液晶装置となっている。
【００６０】
第２実施形態の利点は、コンタクトホール６３，６４の形成位置に対応してそれぞれ島状導電膜１５ｄ、１５ｃが形成されているので、これらの島状導電膜１５ｃ、１５ｄをコンタクトホール６３，６４形成時のエッチストッパーとして機能させることができる点にある。これにより、コンタクトホール６３，６４の開口深さを基板面内で均一化することができ、これによりデータ線６ａをより平坦に形成できるので、ＴＦＴアレイ基板４０の表面形状をより平坦なものとすることができる。
【００６１】
また本実施形態の場合、走査線３ａとバックゲート電極１５ｂとは電気的に接続されていないので、バックゲート電極１５ｂに走査線３ａとは異なる電圧を印加することが可能であり、各ゲート電極に入力する電圧を最適化してＴＦＴ３０の電気特性を十分に発揮させることができる。また、容量線３ｂと下部容量配線１５ａも電気的に接続されていないので、それぞれを異なる電位に保持することが可能である。島状導電膜１５ｃ、１５ｄは、それぞれ容量線３ｂ、走査線３ａと電気的に接触しているので、これらの島状導電膜１５ｃ、１５ｄが液晶装置の動作時に不要な寄生容量を発生させることはない。
【００６２】
なお、第２実施形態の液晶装置においても、先の第１実施形態と同様、走査線３ａとデータ線６ａとの交差部、及び容量線３ｂとデータ線６ａとの交差部に対応する位置の基板本体１０ａ表面に、凹部を形成した構成とすることができるのは勿論であり、この場合には、コンタクトホール６３，６４の形成を省略することも可能である。
【００６３】
以上、図１から図９を参照して本発明に係る電気光学装置の実施形態について詳細に説明したが、本発明の技術範囲は、上記実施形態に限定されるものではない。例えば、図８及び図９を参照して説明した第２実施形態の液晶装置では、走査線３ａ及び容量線３ｂとデータ線６ａとが交差する位置に、第１層間絶縁膜１２と絶縁薄膜２とを貫通するコンタクトホール６３，６４を形成することとしたが、これらのコンタクトホールは、下層側の配線層と走査線３ａ、容量線３ｂとを電気的に接続するものではないため、必ずしも絶縁膜を貫通している必要はなく、第１層間絶縁膜１２と絶縁薄膜２との積層膜を部分的に除去してなる凹部であってもよい。このような構成とした場合にも、走査線３ａ及び容量線３ｂの膜厚に起因する絶縁薄膜２上の段差を緩和することができ、データ線６ａの形状を平坦化することができるので、相当程度の効果を得ることが可能である。なお、このように凹部を設ける場合には島状導電膜１５ｃ、１５ｄは不要であるが、これらの島状導電膜を設けておけば、オーバーエッチングを防止することができる。
【００６４】
また上記第１、第２実施形態における配線の交差構造は、図１及び図２に示した周辺回路（データ線駆動回路２０１、走査線駆動回路２０４）における配線構造にも適用することができる。ポリシリコン膜を半導体層に用いた電気光学装置では、画素スイッチング素子の薄膜トランジスタと、周辺回路の薄膜トランジスタやインバータを同工程で一括に形成する製造プロセスが採用できる。したがって周辺回路における信号配線の交差部に対応してコンタクトホールや凹部を設け、下層側の配線をそれらに対し一部埋設するようにすることで、周辺回路における信号配線の断線や信号配線間での電荷リーク、寄生容量の発生を効果的に防止することができる。
【００６５】
（電子機器）
図１０は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、上記実施形態の液晶装置を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えて構成されている。
上記各実施の形態の液晶装置は、上記携帯電話に限らず、プロジェクタ、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの電子機器においても、明るく、高精細の表示が可能な高信頼性の表示部を備えたものとなる。
【図面の簡単な説明】
【００６６】
【図１】第１実施形態の液晶装置の（ａ）平面構成図、（ｂ）断面構成図。
【図２】同、回路構成図である。
【図３】同、１画素領域を示す平面構成図。
【図４】図３のＡ−Ａ’線に沿う断面構成図。
【図５】図３のＢ−Ｂ’線に沿う断面構成図。
【図６】図３のＣ−Ｃ’線に沿う断面構成図。
【図７】図３のＤ−Ｄ’線に沿う断面構成図。
【図８】第２実施形態の液晶装置の１画素領域を示す平面構成図。
【図９】同、画素領域の断面構成図。
【図１０】本発明の電子機器の一例を示す外観斜視図。
【符号の説明】
【００６７】
１ａ  チャネル領域、２  絶縁薄膜（第１絶縁膜）、３ａ  走査線（第１信号配線）、３ｂ  容量線（第３信号配線）、６ａ  データ線（第２信号配線）、９  画素電極、１０，４０  ＴＦＴアレイ基板（アクティブマトリクス基板）、１０ａ、２０ａ  基板本体、１２  第１層間絶縁膜（第１絶縁膜）、１３  第２層間絶縁膜（第２絶縁膜）、１５ａ  下部容量配線（導電膜パターン）、１５ｂ  バックゲート電極（導電膜パターン）、１５ｃ，１５ｄ  島状導電膜（導電膜パターン）、２０  対向基板、３０  ＴＦＴ（薄膜トランジスタ）、４１  画素領域、４２  半導体層、４２ａ  蓄積容量電極、４２ｂ  枝部、５０  液晶層、７０  蓄積容量、２０１  データ線駆動回路、２０４  走査線駆動回路
【図１】
2006250985.tif 000003
【図２】
2006250985.tif 000004
【図３】
2006250985.tif 000005
【図４】
2006250985.tif 000006
【図５】
2006250985.tif 000007
【図６】
2006250985.tif 000008
【図７】
2006250985.tif 000009
【図８】
2006250985.tif 000010
【図９】
2006250985.tif 000011
【図１０】
2006250985.tif 000012