(57)【要約】【課題】  パケット信号の復調処理の始まりを示すタイミングの検出確度が低下することを抑えることが可能な受信装置を提供することを目的とする。【解決手段】  増幅回路４９により増幅されたＯＦＤＭパケット信号をさらに増幅することによりＳＴＥ回路５１に入力されるＯＦＤＭパケット信号の振幅を補正する補正回路３をＢＢＰ部１のデジタル部２に備える。【選択図】      図１
2006254248.tif 000002
【特許請求の範囲】
【請求項１】
受信されるパケット信号を増幅する第１の増幅回路と、該第１の増幅回路により増幅されたパケット信号の振幅が所定振幅になるように前記第１の増幅回路の利得を制御するＡＧＣ回路と、前記パケット信号の固定波形信号に基づいて前記パケット信号の復調処理の始まりを示すタイミングを検出する検出回路と、該検出回路によって検出されたタイミングに基づいて前記パケット信号を復調する復調回路とを備える受信装置であって、
前記検出回路に入力されるパケット信号の固定波形信号をさらに増幅することにより前記検出回路に入力されるパケット信号の振幅を補正する補正回路、
を備えることを特徴とする受信装置。
【請求項２】
請求項１に記載の受信装置であって、
前記検出回路は、前記補正回路により増幅された固定波形信号の相関値のピークが閾値を超えるタイミングに基づいて前記パケット信号の復調処理の始まりを示すタイミングを検出し、
前記補正回路は、前記第１の増幅回路により増幅されたパケット信号の固定波形信号を、少なくとも前記固定波形信号の相関値のピークが閾値より大きくなるように設定される利得でさらに増幅する、
ことを特徴とする受信装置。
【請求項３】
請求項１または請求項２に記載の受信装置であって、
前記補正回路は、カウンタと第２の増幅回路とからなり、
前記カウンタは前記固定波形信号が前記復調回路に入力されると所定カウンタ値までカウントし、
前記第２の増幅回路は前記所定カウンタ値までカウントすると前記第１の増幅回路により増幅された前記パケット信号の固定波形信号をさらに増幅する、
ことを特徴とする受信装置。
【請求項４】
請求項３に記載の受信装置であって、
前記所定カウンタ値は、前記パケット信号の振幅値に基づいて可変される、
ことを特徴とする受信装置。
【請求項５】
請求項１または請求項２に記載の受信装置であって、
前記補正回路は、前記第１の増幅回路により増幅された前記パケット信号の固定波形信号をさらに増幅し前記検出回路に出力する第２の増幅回路と、
前記パケット信号の状態に基づいて前記第１の増幅回路により増幅された前記パケット信号の固定波形信号を前記第２の増幅回路によりさらに増幅させるか否かを判定する判定回路と、
を備えることを特徴とする受信装置。
【請求項６】
請求項５に記載の受信装置であって、
前記判定回路は、前記ＡＧＣ回路から出力される制御信号に基づいて前記第１の増幅回路により増幅された前記パケット信号の固定波形信号を前記第２の増幅回路によりさらに増幅させるか否かを判定する、
ことを特徴とする受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パケット通信の受信装置に関し、特に、受信装置内の復調回路の前段の回路構成に関する。
【背景技術】
【０００２】
図４（ａ）は、既存の受信装置を示す図である。
図４（ａ）に示す受信装置４０は、例えば、ＩＥＥＥ８０２．１１ａ／ｇのＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）パケット通信が行われる無線通信ネットワークに使用される無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）カードなどであって、ノートパソコンやＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）などのメインコンピュータに接続される。また、受信装置４０は、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）帯域のＯＦＤＭパケット信号の周波数変換処理などを行うＲＦ部４１と、ＯＦＤＭパケット信号の復調処理などを行うＢＢＰ（ＢａｓｅＢａｎｄ  Ｐｒｏｃｅｓｓｏｒ）部４２と、受信装置４０全体の動作制御やノートパソコンなどのメインコンピュータ４３とのインターフェイス制御などを行うＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）部４４とを備えて構成されている。
【０００３】
なお、ＯＦＤＭパケット信号は、図５に示すようにショートプリアンブル６０（固定波形信号）とロングプリアンブル６１とシグナル部６２とデータ部６３とから構成される。
図４（ｂ）は、ＲＦ部４１の一部およびＢＢＰ部４２の一部を示す図である。
【０００４】
ＲＦ部４１は、受信されるＯＦＤＭパケット信号を増幅する増幅回路４９を備えて構成されている。なお、増幅回路４９の前段には、ミキサ回路やフィルタ回路などいくつかの回路が存在するが、後述する内容とあまり関係がないためそれらの回路の説明を省略する。
【０００５】
また、ＯＦＤＭパケット信号受信前の増幅回路４９の利得は、ＯＦＤＭパケット信号の受信感度を向上させるために予め大きく設定されている。
ＢＢＰ部４２は、ＲＦ部４１から出力されるＯＦＤＭパケット信号をデジタル信号に変換するＡ／Ｄ変換回路４６と、デジタル信号に変換されたＯＦＤＭパケット信号を復調するデジタル部４７と、デジタル部４７から出力されるデジタル信号をアナログ信号に変換するＤ／Ａ変換回路４８とを備えて構成されている。
【０００６】
上記デジタル部４７は、ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）回路５０と、ＳＴＥ（Ｓｙｍｂｏｌ  Ｔｉｍｉｎｇ  Ｅｓｔｉｍａｔｉｏｎ）回路５１と、ＡＦＣ（Ａｕｔｏｍａｔｉｃ  Ｆｒｅｑｕｅｎｃｙ  Ｃｏｎｔｒｏｌ）回路５２と、ＧＩＤ（Ｇｕａｒｄ  Ｉｎｔｅｒｖａｌ  Ｄｅｌｅｔｉｏｎ）回路５３とを備えて構成されている。なお、Ａ／Ｄ変換回路４６とＡＦＣ回路５２との間には、間引きフィルタなどいくつかの回路が存在するが、後述する内容とあまり関係がないためそれらの回路の説明を省略する。
【０００７】
ＡＧＣ回路５０は、増幅回路４９の利得を制御する制御値をＤ／Ａ変換回路４８に出力する。なお、制御値は値が小さくなれば増幅回路４９の利得が小さくなり、値が大きくなれば増幅回路４９の利得が大きくなるように対応付けられているものとする。
【０００８】
ＳＴＥ回路５１は、相関器と検出器からなる。
相関器は、自己相関型の相関器もしくは相互相関型の相関器からなり、ショートプリアンブル６０の相関値を計算し、相関値のピークを検出する。
【０００９】
検出器は、相関器で検出されたショートプリアンブル６０の相関値のピークの検出タイミングに基づいて、ＯＦＤＭパケット信号の復調処理の始まりを示すタイミングを検出する。
【００１０】
上記ＡＦＣ回路５２は、ＳＴＥ回路５１が検出したタイミングに基づいて、受信されるＯＦＤＭパケット信号のキャリア周波数と予め記録される送信装置側のＯＦＤＭパケット信号のキャリア周波数との誤差を検出し、検出誤差に基づいて受信されるＯＦＤＭパケット信号のキャリア周波数を補正する。
【００１１】
上記ＧＩＤ回路５３は、ＳＴＥ回路５１が検出したタイミングに基づいて、受信されるＯＦＤＭパケット信号からガードインターバルを取り除く。
このように構成される受信装置４０で通信を行う場合、ロングプリアンブル６１以降にＡ／Ｄ変換回路４６後のデジタル信号のレベルを変動することは許されないためショートプリアンブル６０の期間内にＡＧＣ回路５０による増幅回路４９の利得制御を完了させておく必要がある。また、ＯＦＤＭパケット信号のシグナル部６２以降の振幅に比べＯＦＤＭパケット信号のショートプリアンブル６０の振幅は小さい。したがって、ショートプリアンブル６０に基づいて増幅回路４９の利得制御を行うと、シグナル部６２以降の振幅がＡ／Ｄ変換回路４６のダイナミックレンジを越えてしまいＡ／Ｄ変換されたデジタル信号が、信号歪みを含んだ形態で出力されてしまう。そこで、シグナル部６２以降の振幅がＡ／Ｄ変換回路４６のダイナミックレンジの範囲内に収まるように増幅回路４９の利得制御をおこなう。（例えば、特許文献１参照）
これにより、ＯＦＤＭパケット信号のシグナル部６２以降の振幅をＡ／Ｄ変換回路４６のダイナミックレンジの範囲内に収めることができ、Ａ／Ｄ変換されたデジタル信号が信号歪みを含んだ形態で出力されることがなくなる。
【特許文献１】特開２００３−８６７６号（［０１３２］〜［０１４２］、図１９）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、ショートプリアンブル６０の振幅が大きくなればショートプリアンブル６０の相関値のピークも大きくなり、ショートプリアンブル６０の振幅が小さくなればショートプリアンブル６０の相関値のピークも小さくなるため、従来のようにシグナル部６２以降の振幅がＡ／Ｄ変換回路４６のダイナミックレンジの範囲内に収まるように増幅回路４９の利得制御をおこなう場合、ショートプリアンブル６０の後半の振幅は小さくなり、ショートプリアンブル６０の後半の相関値のピークも小さい値となる。
【００１３】
図４（ｃ）は、Ａ／Ｄ変換回路４６に入力されるＯＦＤＭパケット信号（主に、ショートプリアンブル６０）の波形を示す図である。なお、図４（ｃ）に示す座標の縦軸は振幅を示し、横軸は時間［ｔ］を示している。
【００１４】
図４（ｃ）に示すように、ＯＦＤＭパケット信号のショートプリアンブル６０の後半の振幅のピークが前半の振幅のピークに比べてほぼ２ａ分小さくなっている。これは、上述したように、ＯＦＤＭパケット信号のシグナル部６２以降の振幅のピークがＡ／Ｄ変換回路４６のダイナミックレンジの範囲内に収まるように、増幅回路４９の利得を制御するからである。
【００１５】
このように、ＯＦＤＭパケット信号のシグナル部６２以降の振幅に基づいて増幅回路４９の利得が制御されると、ショートプリアンブル６０の後半の振幅が小さくなるため、ショートプリアンブル６０の後半の相関値のピークも小さい値になる。したがって、ＳＴＥ回路５１がショートプリアンブル６０の後半の相関値のピークを検出することができなくなるおそれがあり、パケット信号の復調処理の始まりを示すタイミングの検出確度が低下するという問題がある。
【００１６】
そして、このように、復調処理の始まりを示すタイミングの検出確度が低下すると、例えば、スループットが低下するなどの問題が発生してしまう。
そこで、本発明では、パケット信号の復調処理の始まりを示すタイミングの検出確度の低下を抑えることが可能な受信装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の受信装置は、受信されるパケット信号を増幅する第１の増幅回路と、該第１の増幅回路により増幅されたパケット信号の振幅が所定振幅になるように前記第１の増幅回路の利得を制御するＡＧＣ回路と、前記パケット信号の固定波形信号に基づいて前記パケット信号の復調処理の始まりを示すタイミングを検出する検出回路と、該検出回路によって検出されたタイミングに基づいて前記パケット信号を復調する復調回路とを備える受信装置であって、前記検出回路に入力されるパケット信号の固定波形信号をさらに増幅することにより前記検出回路に入力されるパケット信号の振幅を補正する補正回路を備えることを特徴とする。
【００１８】
これにより、検出回路に入力されるパケット信号の振幅が大きくなるので、検出回路はパケット信号の固定波形信号の検出ができなくなることが少なくなる。そのため、本発明の受信装置は、パケット信号の復調処理の始まりを示すタイミングの検出確度の低下を抑えることができる。  
【００１９】
また、上記受信装置において、前記検出回路は、前記補正回路により増幅された固定波形信号の相関値のピークが閾値を超えるタイミングに基づいて前記パケット信号の復調処理の始まりを示すタイミングを検出し、前記補正回路は、前記第１の増幅回路により増幅された前記パケット信号の固定波形信号を、少なくとも前記固定波形信号の相関値のピークが閾値より大きくなるように設定される利得でさらに増幅するように構成してもよい。
【００２０】
これにより、検出回路に入力されるパケット信号の固定波形信号の相関値のほとんどのピークをパケット信号の復調処理の始まりを示すタイミングの検出に使用される閾値よりも大きくすることができるので、パケット信号の復調処理の始まりを示すタイミングの検出確度の低下を抑えることができる。
【００２１】
また、上記受信装置の補正回路は、カウンタと第２の増幅回路とからなり、前記カウンタは前記固定波形信号が前記復調回路に入力されると所定カウンタ値までカウントし、前記第２の増幅回路は前記所定カウンタ値までカウントすると前記第１の増幅回路により増幅された前記パケット信号の固定波形信号をさらに増幅するように構成してもよい。
【００２２】
これにより、第２の増幅回路で増幅するタイミングを決めることができる。
また、上記受信装置において、前記所定カウンタ値は、前記パケット信号の振幅値に基づいて可変されるように構成してもよい。
【００２３】
これにより、受信環境の変化により振幅が変化する場合でもその状況に応じて所定カウンタ値の調整を行うことができる。
また、上記受信装置の補正回路は、前記第１の増幅回路により増幅された前記パケット信号の固定波形信号をさらに増幅し前記検出回路に出力する第２の増幅回路と、前記パケット信号の状態に基づいて前記第１の増幅回路により増幅された前記パケット信号の固定波形信号を前記第２の増幅回路によりさらに増幅させるか否かを判定する判定回路とを備えるように構成してもよい。
【００２４】
これにより、受信環境の変化により振幅が変化する場合でもその状況に応じて第２の増幅回路の利得の調整を行うことができる。また、受信されるパケット信号毎に、そのパケット信号の状態に基づいて第２の増幅回路の利得を可変することができるので、パケット信号の復調処理の始まりを示すタイミングの検出確度の低下をより抑えることができる。
【００２５】
また、上記受信装置の判定回路は、前記ＡＧＣ回路から出力される制御信号に基づいて前記第１の増幅回路により増幅された前記パケット信号の固定波形信号を前記第２の増幅回路によりさらに増幅させるか否かを判定するように構成してもよい。
【００２６】
これにより、例えば、制御信号が第１の増幅回路の利得を示す場合、第１の増幅回路の利得に応じて第２の増幅回路の利得を調整することができる。
【発明の効果】
【００２７】
本発明によれば、パケット信号の復調処理の始まりを示すタイミングの検出確度が低下することを抑えることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の実施形態の受信装置１のＲＦ部４１の一部およびＢＢＰ部４２の一部を示す図である。なお、図４（ｂ）に示す構成と同じ構成には同じ符号を付している。
【００２９】
ＲＦ部４１は、受信されるパケット信号としてのＯＦＤＭパケット信号を増幅する第１の増幅回路としての増幅回路４９を備えて構成されている。なお、増幅回路４９の前段には、ミキサ回路やフィルタ回路などいくつかの回路が存在するが、後述する内容とあまり関係がないためそれらの回路の説明を省略する。
【００３０】
また、ＯＦＤＭパケット信号受信前の増幅回路４９の利得は、ＯＦＤＭパケット信号の受信感度を向上させるために予め大きく設定されているものとする。
ＢＢＰ部４２は、ＲＦ部４１から出力されるＯＦＤＭパケット信号をデジタル信号に変換するＡ／Ｄ変換回路４６と、デジタル部２から出力されるデジタル信号をアナログ信号に変換するＤ／Ａ変換回路４８と、デジタル信号に変換されたＯＦＤＭパケット信号を復調するデジタル部２とを備えて構成されている。
【００３１】
デジタル部２は、ＡＧＣ回路５０と、検出回路としてのＳＴＥ回路５１と、ＡＦＣ回路５２と、ＧＩＤ回路５３と、Ａ／Ｄ変換回路４６とＳＴＥ回路５１との間に設けられる補正回路３とを備えて構成されている。なお、Ａ／Ｄ変換回路４６とＡＦＣ回路５２との間には、間引きフィルタなどいくつかの回路が存在するが、後述する内容とあまり関係がないためそれらの回路の説明を省略する。また、特許請求の範囲に記載される復調回路は、例えば、ＡＦＣ回路５２やＧＩＤ回路５３などを含む、ＯＦＤＭパケット信号を復調するために必要な回路により構成される。
【００３２】
ＡＧＣ回路５０は、ＯＦＤＭパケット信号のシグナル部６２以降の振幅が所定振幅（Ａ／Ｄ変換回路４６のダイナミックレンジの範囲に収まる振幅）になるように増幅回路４９の利得を制御する制御値をＤ／Ａ変換回路４８に出力する。なお、ロングプリアンブル６１以降は、Ａ／Ｄ変換回路４６後のデジタル信号のレベルを変動することは許されないためショートプリアンブル６０の期間内にＡＧＣ回路５０による増幅回路４９の利得制御を完了させておく必要がある。また、制御値は、値が小さくなれば増幅回路４９の利得が小さくなり、値が大きくなれば増幅回路４９の利得が大きくなるように対応付けられているものとする。
【００３３】
ＳＴＥ回路５１は、相関器と検出器からなる。
相関器は、自己相関型の相関器もしくは相互相関型の相関器からなり、ショートプリアンブル６０の相関値を計算し、相関値のピークを検出する。
【００３４】
検出器は、相関器で検出されたショートプリアンブル６０の相関値のピークがＳＴＥ回路５１に設けられた閾値を超えるタイミング（ＯＦＤＭパケット信号のショートプリアンブル６０の検出タイミング）に基づいてＯＦＤＭパケット信号の復調処理の始まりを示すタイミングを検出する。なお、ＳＴＥ回路５１は検出器のみで構成されてもよい。この場合、相関器はＡ／Ｄ変換回路４６とＳＴＥ回路５１との間に設けられる。
【００３５】
本実施形態のＢＢＰ部４２の特徴とする点は、デジタル部２に補正回路３を備えている点である。
補正回路３は、補正回路３により増幅されたＯＦＤＭパケット信号のショートプリアンブル６０の相関値のピークがＳＴＥ回路５１に設けられた閾値よりも大きくなるように、ＯＦＤＭパケット信号を少なくともショートプリアンブル６０の相関値のピークがＳＴＥ回路５１に設けられた閾値より大きくなるような利得でさらに増幅する。これによりＳＴＥ回路５１に入力されるＯＦＤＭパケット信号のショートプリアンブル６０の振幅を補正する。
【００３６】
図２（ａ）は、補正回路３の一例を示す図である。なお、図１に示す構成と同じ構成には同じ符号を付している。
図２（ａ）に示す補正回路３は、カウンタ４と第２の増幅回路としての増幅回路５とからなる。
【００３７】
カウンタ４は、ショートプリアンブル６０が復調回路に入力されると所定カウンタ値までカウントする。本実施形態では、ＳＴＥ回路５１から出力される、ショートプリアンブル６０の検出タイミングを示す信号が入力されるとカウントを開始し、所定カウンタ値までカウントする。増幅回路５は、カウンタ４が所定カウンタ値までカウントすると、増幅回路４９により増幅されたＯＦＤＭパケット信号のショートプリアンブル６０をさらに増幅しＳＴＥ回路５１に出力する。
【００３８】
これにより、増幅回路５で増幅するタイミングを決めることができる。
図２（ｂ）は、補正回路３によって補正されたＯＦＤＭパケット信号のショートプリアンブル６０の波形を示す図である。なお、図２（ｂ）に示す座標の縦軸は振幅を示し、横軸は時間［ｔ］を示している。また、図２（ｂ）に示す座標の下方には、ＳＴＥ回路５１から出力される、ＯＦＤＭパケット信号のショートプリアンブル６０の検出タイミングを示すショートプリアンブル検出信号Ｆ１を示している。また、図２（ｂ）に示すショートプリアンブル検出信号Ｆ１の下方には、カウンタ４から出力される振幅補正信号Ｆ２を示している。
【００３９】
図２（ｂ）に示すように、ＯＦＤＭパケット信号のショートプリアンブル６０の後半の振幅のピークはショートプリアンブル６０の前半の振幅のピークとほぼ同じ値をとっている。これは、増幅回路４９により増幅されたＯＦＤＭパケット信号のショートプリアンブル６０を補正回路３によって更に増幅し振幅を大きくしたことで、ショートプリアンブル６０の後半の振幅のピークが大きくなったためである。すなわち、図２（ｂ）に示すＯＦＤＭパケット信号のショートプリアンブル６０の後半の振幅のピークは、図４（ｃ）に示す補正回路３を有しない既存の受信装置４０におけるＯＦＤＭパケット信号のショートプリアンブル６０の後半の振幅のピークよりも大きい。
【００４０】
次に、補正回路３の動作について説明する。
まず、図２（ａ）及び図２（ｂ）に示すように、カウンタ４に入力されるショートプリアンブル検出信号Ｆ１がローレベルからハイレベル（ショートプリアンブル６０の検出タイミングを示す）になると、カウンタ４は、カウントを開始しＭＡＣ部４４からの指示により増幅回路５で増幅可能となる所定カウンタ値までカウントする。なお、カウンタ４がカウントしている期間、増幅回路５の利得は小さくなっているものとする。また、本実施形態では所定カウンタ値は、ＡＧＣ回路５０による増幅回路４９の利得制御を開始してからその利得が安定するまでの間に設定されている。
【００４１】
次に、カウンタ４のカウントが終了すると、カウンタ４は、振幅補正信号Ｆ２をローレベルからハイレベルにする。
次に、増幅回路５に入力される振幅補正信号Ｆ２がローレベルからハイレベルになると、増幅回路５は、ＭＡＣ部４４からの指示により少なくともショートプリアンブル６０の相関値のピークがＳＴＥ回路５１に設けられた閾値より大きくなるような利得でＯＦＤＭパケット信号のショートプリアンブル６０を増幅する。なお、ショートプリアンブル検出信号Ｆ１がハイレベルからローレベル（ショートプリアンブルの検出タイミングを示す）になると、カウンタ４がカウントを開始するように構成してもよい。また、上記実施形態の所定カウンタ値は、実験的に求められる構成であるが、ＯＦＤＭパケット信号毎に、ＯＦＤＭパケット信号の振幅値に応じて所定カウンタ値を可変させるように構成してもよい。これにより、受信環境の変化により振幅が変化した場合でもその状況に応じて所定カウンタ値の調整を自動的に行うことができる。
【００４２】
このように、ＢＢＰ部４２を構成することにより、図２（ｂ）に示すように、ＳＴＥ回路５１に入力されるＯＦＤＭパケット信号のショートプリアンブル６０の後半の振幅を大きくすることができるため、ショートプリアンブル６０の後半の相関値のピークを大きくすることができる。したがって、ＳＴＥ回路５１がショートプリアンブル６０を検出することができなくなるということが少なくなる。そのため、本実施形態のＢＢＰ部４２を備える受信装置１は、ＯＦＤＭパケット信号の復調処理の始まりを示すタイミングの検出確度の低下を抑えることができるので、スループットの低下を抑えることができる。
【００４３】
なお、上記実施形態では、ＳＴＥ回路５１に入力されるＯＦＤＭパケット信号は、ロングプリアンブル６１以降の信号の振幅も大きくする構成であるが、ＳＴＥ回路５１は、ショートプリアンブル６０のみを使用して復調処理の始まりを示すタイミングを検出するための回路であるため問題はない。
【００４４】
図３（ａ）は、本発明の他の実施形態の受信装置６のＲＦ部４１の一部およびＢＢＰ部４２の一部を示す図である。なお、図１に示す構成と同じ構成には同じ符号を付しており、図１と同じ構成の部分については説明を省略する。
【００４５】
図３（ａ）に示す受信装置６は、デジタル部７がＡＧＣ回路５０と、ＳＴＥ回路５１と、ＡＦＣ回路５２と、ＧＩＤ回路５３と、補正回路８とを備えて構成されている。
図３（ｂ）は、補正回路８の一例を示す図である。なお、図３（ａ）に示す構成と同じ構成には同じ符号を付している。
【００４６】
図３（ｂ）に示す補正回路８は、増幅回路４９により増幅されたＯＦＤＭパケット信号のショートプリアンブル６０を少なくともショートプリアンブル６０の相関値のピークがＳＴＥ回路５１に設けられた閾値より大きくなるような利得でさらに増幅しＳＴＥ回路５１に出力する第２の増幅回路としての増幅回路９と、ＡＧＣ回路５０から出力される制御値などＯＦＤＭパケット信号の状態に基づいて増幅回路４９により増幅されたＯＦＤＭパケット信号のショートプリアンブル６０を増幅回路９によりさらに増幅させるか否かを判定する判定回路１０とを備えて構成されている。
【００４７】
次に、補正回路８の動作について説明する。
まず、判定回路１０は、ＡＧＣ回路５０から出力される制御値の変化量が一定期間ＡＧＣ回路５０に設けられた第２の閾値としての閾値よりも小さくなると、制御信号Ｓ１を増幅回路９に出力する。
【００４８】
そして、制御信号Ｓ１が増幅回路９に入力されると、増幅回路９は、ＭＡＣ部４４からの指示により少なくともショートプリアンブル６０の相関値のピークがＳＴＥ回路５１に設けられた閾値より大きくなるような利得でＯＦＤＭパケット信号のショートプリアンブル６０を増幅する。
【００４９】
このように構成しても、ＯＦＤＭパケット信号の復調処理の始まりを示すタイミングの検出確度の低下を抑えることができ、スループットの低下を抑えることができる。また、例えば、制御信号Ｓ１が増幅回路４９の利得を示す場合、増幅回路４９の利得に応じて増幅回路９の利得を調整することができる。
【００５０】
また、上記増幅回路９の利得は実験的に求められる構成であるが、ＯＦＤＭパケット信号毎に、ＡＧＣ回路５０から出力される制御値に基づいて増幅回路９の利得を可変させるように構成してもよい。例えば、上記判定回路１０にそれぞれ値が異なる複数の閾値をもたせ、複数の閾値のうちＡＧＣ回路５０から出力される制御値の変化量が一定期間下回る閾値に対応する制御信号Ｓ２を増幅回路９に出力し、増幅回路９は、入力される制御信号Ｓ２に応じた利得によりＯＦＤＭパケット信号のショートプリアンブル６０を増幅するように構成してもよい。なお、判定回路１０は、増幅回路４９により増幅されたＯＦＤＭパケット信号のショートプリアンブル６０の振幅のピークが小さくなると、増幅回路９の利得を大きくさせるような制御信号Ｓ２を出力するものとする。
【００５１】
これにより、受信環境の変化により振幅が変化した場合でもその状況に応じて増幅回路９の利得の調整を自動的に行うことができる。また、ＯＦＤＭパケット信号毎に、ＯＦＤＭパケット信号のショートプリアンブル６０の振幅の補正が行えるため、ＯＦＤＭパケット信号の復調処理の始まりを示すタイミングの検出確度の低下をより抑えることができる。
【００５２】
また、上記実施形態の受信装置は、ＯＦＤＭパケット通信を行う無線通信ネットワークに適用される受信装置として説明したが、パケット信号の固定波形信号に基づいてパケット信号の復調処理の始まりを示すタイミングを検出するものであればパケット通信の形態は限定されない。
【００５３】
さらに、上記実施の形態の受信装置の補正回路３または補正回路８は、Ａ／Ｄ変換回路４６とＡＴＥ回路５１との間に設けられる構成であるが、ＳＴＥ回路５１内に設けられてもよい。
【００５４】
さらに、上記実施の形態の受信装置は、デジタル部２に補正回路３または補正回路８を備えているがこれに限られず、Ａ／Ｄ変換回路４６とＡＴＥ回路５１との間にあれば補正回路３または補正回路８はアナログ回路であってもよい。
【００５５】
さらに、上記実施の形態では、ＳＴＥ回路５１に入力されるＯＦＤＭパケット信号は、ロングプリアンブル６１以降の信号の振幅も大きくする構成であるが、ショートプリアンブル６０さえ増幅できればよく、ショートプリアンブル６０増幅後、補正回路３または補正回路８の電力を切る構成でもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施形態の受信装置のＢＢＰ部の一部を示す図である。
【図２】補正回路の一例を示す図である。
【図３】本発明の他の実施形態の受信装置のＢＢＰ部の一部を示す図である。
【図４】既存の受信装置を示す図である。
【図５】ＯＦＤＭパケット信号の一例を示す図である。
【符号の説明】
【００５７】
１      受信装置
２      デジタル部
３      補正回路
４      カウンタ
５      増幅回路
６      受信装置
７      デジタル部
８      補正回路
９      増幅回路
１０      判定回路
４０      受信装置
４１      ＲＦ部
４２      ＢＢＰ部
４３      メインコンピュータ
４４      ＭＡＣ部
４６      Ａ／Ｄ変換回路
４７      デジタル部
４８      Ｄ／Ａ変換回路
４９      増幅回路
５０      ＡＧＣ回路
５１      ＳＴＥ回路
５２      ＡＦＣ回路
５３      ＧＩＤ回路
６０      ショートプリアンブル
６１      ロングプリアンブル
６２      シグナル部
６３      データ部
【図１】
2006254248.tif 000003
【図２】
2006254248.tif 000004
【図３】
2006254248.tif 000005
【図４】
2006254248.tif 000006
【図５】
2006254248.tif 000007