(57)【要約】【課題】  固体撮像素子の残像特性を簡便に評価できる固体撮像素子残像特性評価装置を提供すること。【解決手段】  評価対象である固体撮像素子は、入射光を電荷に変換して蓄積する光電変換部１０１と、１フレーム周期で間欠的にオンして光電変換部１０１から電荷を取り出す読出ゲート１０２とを備える。この発明の固体撮像素子残像特性評価装置は、２個以上のフレームを含むＮフレーム周期で、或るフレームにおいて光電変換部１０１へ電気的に電荷注入を行う電荷注入部１１，１２を備える。さらに、そのフレームに続くフレームにおいて、読出ゲート１０２によって光電変換部１０１から取り出された電荷を残像信号として検出する残像信号検出部１４を備える。【選択図】図２
2006270708.tif 000002
【特許請求の範囲】
【請求項１】
入射光を電荷に変換して蓄積する光電変換部と、１フレーム周期で間欠的にオンして上記光電変換部から電荷を取り出す読出ゲートとを備えた固体撮像素子の残像特性を評価する固体撮像素子残像特性評価装置であって、
２個以上のフレームを含むＮフレーム周期で、或るフレームにおいて上記光電変換部へ電気的に電荷注入を行う電荷注入部と、
上記フレームに続くフレームにおいて、上記読出ゲートによって上記光電変換部から取り出された電荷を残像信号として検出する残像信号検出部とを備えたことを特徴とする固体撮像素子残像特性評価装置。
【請求項２】
請求項１に記載の固体撮像素子残像特性評価装置において、
上記固体撮像素子は、半導体基板上に、上記光電変換部と、この光電変換部に電荷を蓄積させるように上記光電変換部の周りにポテンシャル障壁を形成する障壁部と、上記光電変換部から電荷を取り出すように各フレーム内で一時的にオンして上記障壁部のポテンシャル障壁を低くする上記読出ゲートと、上記光電変換部から上記読出ゲートを介して取り出された電荷を転送するＣＣＤ部とを備えたＣＣＤ型固体撮像素子であり、
上記電荷注入部は、上記半導体基板が構成するオーバーフロードレイン部のポテンシャルを上記障壁部のポテンシャルよりも低くすることにより、上記オーバーフロードレイン部から上記障壁部を介して上記光電変換部へ上記電荷注入を行うことを特徴とする固体撮像素子残像特性評価装置。
【請求項３】
請求項１に記載の固体撮像素子残像特性評価装置において、
上記固体撮像素子は、半導体基板上に、上記光電変換部と、上記読出ゲートと、受けた電荷量に応じた電位をとる浮遊電位部と、リセットゲートと、リセット電位をもつリセット電位部とを順に並べて備え、各フレーム内で、上記リセットゲートを一時的にオンして上記浮遊電位部の電位を上記リセット電位部のリセット電位に一致させた後、上記読出ゲートを一時的にオンして上記光電変換部から浮遊電位部へ電荷を転送し、この電荷による上記浮遊電位部の電位変化に応じた信号を読み出すＣＭＯＳ型型固体撮像素子であり、
上記電荷注入部は、上記電荷注入時に、上記読出ゲートおよびリセットゲートをオンするとともに、上記リセット電位部のリセット電位を通常のフレームにおけるリセット電位よりも低くすることにより、上記リセット電位部から上記リセットゲート、浮遊電位部および読出ゲートを介して上記光電変換部へ上記電荷注入を行うことを特徴とする固体撮像素子残像特性評価装置。
【請求項４】
請求項１に記載の固体撮像素子残像特性評価装置において、
上記Ｎフレーム周期は３個以上のフレームを含み、
上記電荷注入部は上記Ｎフレーム周期内の第１フレームにおいて上記電荷注入を行い、
上記残像信号検出部は上記Ｎフレーム周期内の第２フレーム以降の複数のフレームで上記残像信号を検出することを特徴とする固体撮像素子残像特性評価装置。
【請求項５】
請求項１に記載の固体撮像素子残像特性評価装置において、
上記光電変換素子への入射光を遮断する遮光部を備えたことを特徴とする固体撮像素子残像特性評価装置。
【請求項６】
入射光を電荷に変換する光電変換部と、１フレーム周期で間欠的にオンして上記光電変換部から電荷を取り出す読出ゲートとを備えた固体撮像素子の残像特性を評価する固体撮像素子残像特性評価方法であって、
２個以上のフレームを含むＮフレーム周期で、或るフレームにおいて上記光電変換部へ電気的に電荷注入を行い、
上記フレームに続くフレームにおいて、上記読出ゲートによって上記光電変換部から取り出された電荷を残像信号として検出することを特徴とする固体撮像素子残像特性評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像素子の残像特性を評価する固体撮像素子残像特性評価装置および方法に関する。
【背景技術】
【０００２】
一般に固体撮像素子では、受光部で入射光を光電変換するとともに発生した電荷を蓄積する。そして、一定周期（フレームまたはフィールドを作る周期）で読出ゲートをオンさせて、受光部内の電荷を垂直転送部へ転送する。しかし、入射光が強い場合には、受光部で発生した電荷を１回の転送で垂直転送部へ転送しきれない場合がある。このような場合、転送されずに受光部に残った電荷は、次回以降の転送に混入することになる。このため、被写体からの入射光が無くなっても、数フレーム（数フィールド）の間、その入射光による信号が残って残像となる。この残像の程度が固体撮像素子の残像特性と呼ばれる。
【０００３】
従来、固体撮像素子の残像特性を評価する場合は、ストロボ光源等の間欠発光光源を用いて固体撮像素子に所定時間の光を照射し、最初のフレームで転送しきれなかった電荷を測定している。また、間欠発光光源に代えて連続発光光源を用い、読出ゲートの転送期間を変化させて残像特性を評価する手法（特許文献１）や、受光部での蓄積期間を変化させて残像特性を評価する手法（特許文献２）が提案されている。
【特許文献１】特開平５−４１４３９号公報
【特許文献２】特開平１０−１９０９４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の間欠発光と連続発光のいずれの光源を用いる場合であっても、光源の特性を調整しなければならないし、外乱光の影響を無くすための評価環境（暗室など）作りが大掛かりになる。このため、従来は、固体撮像素子の残像特性を簡便に評価することができないという問題があった。
【０００５】
そこで、この発明の課題は、固体撮像素子の残像特性を簡便に評価できる固体撮像素子残像特性評価装置および方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、この発明の固体撮像素子残像特性評価装置は、入射光を電荷に変換して蓄積する光電変換部と、１フレーム周期で間欠的にオンして上記光電変換部から電荷を取り出す読出ゲートとを備えた固体撮像素子の残像特性を評価する固体撮像素子残像特性評価装置であって、
２個以上のフレームを含むＮフレーム周期で、或るフレームにおいて上記光電変換部へ電気的に電荷注入を行う電荷注入部と、
上記フレームに続くフレームにおいて、上記読出ゲートによって上記光電変換部から取り出された電荷を残像信号として検出する残像信号検出部とを備えたことを特徴とする。
【０００７】
なお、「フレーム」とは、固体撮像素子が出力する１画面に相当する期間を表す。
【０００８】
この発明の固体撮像素子残像特性評価装置では、電荷注入部が、Ｎフレーム周期で、或るフレームにおいて固体撮像素子の光電変換部へ電気的に電荷注入を行う。上記フレームに続くフレームにおいて、上記固体撮像素子の読出ゲートが一時的にオンして上記光電変換部から電荷が取り出される。残像信号検出部は、この取り出された電荷を残像信号として検出する。この残像信号によって上記固体撮像素子の残像特性が評価される。
【０００９】
このようにして固体撮像素子の残像特性を評価する場合、固体撮像素子の光電変換部へ電気的に電荷注入が行われるので、光源を用いる必要がなく、したがって光源の特性を調整する必要がない。また、外乱光の影響を無くすためには、単に固体撮像素子を遮光すれば済み、大掛かりな評価環境を必要としない。したがって、固体撮像素子の残像特性を簡便に評価できる。さらに、光源そのものや大掛かりな評価環境が不要となるので、コストの面でも有利になる。また、残像特性の評価に携わる作業者の負担も軽減される。
【００１０】
一実施形態の固体撮像素子残像特性評価装置では、
上記固体撮像素子は、半導体基板上に、上記光電変換部と、この光電変換部に電荷を蓄積させるように上記光電変換部の周りにポテンシャル障壁を形成する障壁部と、上記光電変換部から電荷を取り出すように各フレーム内で一時的にオンして上記障壁部のポテンシャル障壁を低くする上記読出ゲートと、上記光電変換部から上記読出ゲートを介して取り出された電荷を転送するＣＣＤ部とを備えたＣＣＤ型固体撮像素子であり、
上記電荷注入部は、上記半導体基板が構成するオーバーフロードレイン部のポテンシャルを上記障壁部のポテンシャルよりも低くすることにより、上記オーバーフロードレイン部から上記障壁部を介して上記光電変換部へ上記電荷注入を行うことを特徴とする。
【００１１】
この一実施形態の固体撮像素子残像特性評価装置では、ＣＣＤ型固体撮像素子の残像特性を評価する場合に、ＣＣＤ型固体撮像素子が通常備える構成要素（すなわち、オーバーフロードレイン部および障壁部）を使って上記光電変換部へ電気的に電荷注入を行っている。したがって、上記電荷注入を容易に行うことができる。
【００１２】
一実施形態の固体撮像素子残像特性評価装置では、
上記固体撮像素子は、半導体基板上に、上記光電変換部と、上記読出ゲートと、受けた電荷量に応じた電位をとる浮遊電位部と、リセットゲートと、リセット電位をもつリセット電位部とを順に並べて備え、各フレーム内で、上記リセットゲートを一時的にオンして上記浮遊電位部の電位を上記リセット電位部のリセット電位に一致させた後、上記読出ゲートを一時的にオンして上記光電変換部から浮遊電位部へ電荷を転送し、この電荷による上記浮遊電位部の電位変化に応じた信号を読み出すＣＭＯＳ型型固体撮像素子であり、
上記電荷注入部は、上記電荷注入時に、上記読出ゲートおよびリセットゲートをオンするとともに、上記リセット電位部のリセット電位を通常のフレームにおけるリセット電位よりも低くすることにより、上記リセット電位部から上記リセットゲート、浮遊電位部および読出ゲートを介して上記光電変換部へ上記電荷注入を行うことを特徴とする。
【００１３】
ここで「通常のフレーム」とは、上記電荷注入を行うフレーム以外のフレームを意味する。
【００１４】
この一実施形態の固体撮像素子残像特性評価装置では、ＣＭＯＳ型固体撮像素子の残像特性を評価する場合に、ＣＭＯＳ型固体撮像素子が通常備える構成要素（すなわち、リセット電位部、リセットゲート、浮遊電位部および読出ゲート）を使って上記光電変換部へ電気的に電荷注入を行っている。したがって、上記電荷注入を容易に行うことができる。
【００１５】
一実施形態の固体撮像素子残像特性評価装置では、
上記Ｎフレーム周期は３個以上のフレームを含み、
上記電荷注入部は上記Ｎフレーム周期内の第１フレームにおいて上記電荷注入を行い、
上記残像信号検出部は上記Ｎフレーム周期内の第２フレーム以降の複数のフレームで上記残像信号を検出することを特徴とする。
【００１６】
この一実施形態の固体撮像素子残像特性評価装置では、Ｎフレーム周期内の第２フレーム以降の複数のフレームで残像信号を検出するので、残像特性を正確に評価することができる。例えば、残像の減衰係数を求めることで、残像特性をさらに正確に評価することができる。
【００１７】
一実施形態の固体撮像素子残像特性評価装置は、上記光電変換素子への入射光を遮断する遮光部を備えたことを特徴とする。
【００１８】
この一実施形態の固体撮像素子残像特性評価装置では、遮光部が上記光電変換素子への入射光を遮断するので、外乱光の影響を受けない。したがって、固体撮像素子の残像特性を正確に評価することができる。
【００１９】
また、この発明の固体撮像素子残像特性評価方法は、入射光を電荷に変換する光電変換部と、１フレーム周期で間欠的にオンして上記光電変換部から電荷を取り出す読出ゲートとを備えた固体撮像素子の残像特性を評価する固体撮像素子残像特性評価方法であって、
２個以上のフレームを含むＮフレーム周期で、或るフレームにおいて上記光電変換部へ電気的に電荷注入を行い、
上記フレームに続くフレームにおいて、上記読出ゲートによって上記光電変換部から取り出された電荷を残像信号として検出することを特徴とする。
【００２０】
この一実施形態の固体撮像素子残像特性評価方法では、Ｎフレーム周期で、或るフレームにおいて固体撮像素子の光電変換部へ電気的に電荷注入を行う。上記フレームに続くフレームにおいて、上記固体撮像素子の読出ゲートによって上記光電変換部から電荷が取り出された電荷を残像信号として検出する。この残像信号によって上記固体撮像素子の残像特性を評価する。
【００２１】
このようにして固体撮像素子の残像特性を評価する場合、固体撮像素子の光電変換部へ電気的に電荷注入が行われるので、光源を用いる必要がなく、したがって光源の特性を調整する必要がない。また、外乱光の影響を無くすためには、単に固体撮像素子を遮光すれば済み、大掛かりな評価環境を必要としない。したがって、固体撮像素子の残像特性を簡便に評価できる。さらに、光源そのものや大掛かりな評価環境が不要となるので、コストの面でも有利になる。また、残像特性の評価に携わる作業者の負担も軽減される。
【発明を実施するための最良の形態】
【００２２】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２３】
図１は、残像特性の評価対象の一つである公知のＣＣＤ型固体撮像素子（インターライン型ＣＣＤイメージセンサ）の概略回路構成を示している。このＣＣＤイメージセンサは、半導体基板としてのｎ型シリコン基板１０４（正確には、図２中に示すｐウエル１０５）の表面に２次元行列状に配列された複数の画素１１０と、各画素１１０からの信号電荷を垂直転送クロックΦＶ１，ΦＶ２，…，ΦＶｍに基づいて垂直方向に順次転送する複数の垂直ＣＣＤ１２０と、各垂直ＣＣＤ１２０からの信号電荷を水平転送クロックΦＨ１，ΦＨ２，…，ΦＨｎに基づいて水平方向に順次転送する水平ＣＣＤ１１２と、この水平ＣＣＤ１１２からの信号電荷を水平信号線１１８を介して受けて増幅する出力回路１１５を備えている。垂直ＣＣＤ１２０と水平ＣＣＤ１１２は、信号電荷を転送するＣＣＤ部を構成している。なお、垂直ＣＣＤ１２０は垂直方向に複数隙間無く並ぶ垂直転送電極１１９を備え、これらの垂直転送電極１１９にそれぞれ、図示しない垂直クロック回路によって作成された垂直転送クロックΦＶ１，ΦＶ２，…，ΦＶｍが印加されるようになっている。同様に、水平ＣＣＤ１１２は水平方向に隙間無く並ぶ水平転送電極１１１を備え、これらの水平転送電極１１１にそれぞれ、図示しない水平クロック回路によって作成された水平転送クロックΦＨ１，ΦＨ２，…，ΦＨｎが印加されるようになっている。また、出力回路１１５は、受けた信号電荷の電荷量に応じた大きさの電圧信号Ｖｏｕｔを出力するようになっている。
【００２４】
各画素１１０は、図２中に示すように、光電変換部としてのフォトダイオード１０１と、読出ゲート１０２とを含んでいる。なお、図２では、１つのフォトダイオード１０１とそれに対応する垂直ＣＣＤ１２０とに着目して符号を付している。
【００２５】
フォトダイオード１０１は、ｐウエル１０５の表面から深さ方向へ、カソード領域としてｎ+層１０６を拡散して形成されている。なお、ｎ+層１０６の表面にはｐ+表面層１０７が形成されて、いわゆる埋め込み構造になっている。詳しくは、フォトダイオード１０１のカソード領域をなすｎ+層１０６の周りは、障壁部としてのｐウエル１０５、ｐ+表面層１０７およびｐ+チャネルストッパ層１０８で囲まれている。この障壁部１０５，１０７および１０８は、このフォトダイオード１０１が入射光を光電変換して発生する信号電荷（この例では電子）をｎ+層１０６に蓄積させるようにｎ+層１０６の周りにポテンシャル障壁を形成している。
【００２６】
垂直ＣＣＤ１２０は、垂直転送電極（図２の断面に垂直な方向に複数隙間無く並んでいる）１１９と、ＳｉＯ2膜１３１を介して垂直転送電極１１９の直下に配置され、フォトダイオード１０１からの信号電荷を転送するｎ+転送チャネル領域１０９と、このｎ+転送チャネル領域１０９の直下に隣接して配置され、ｎ+転送チャネル領域１０９から信号電荷が漏れるのを防ぐｐ+深部バリア領域１２１とからなっている。
【００２７】
読出ゲート１０２は、特定の垂直転送クロック（ΦＶｍとする。）が印加される垂直転送電極１１９の一部を、ｐ+表面層１０７とｎ+転送チャネル領域１０９との間のｐウエル１０５の表面部分１０５ａにＳｉＯ2膜１３１を介して対向させて構成されている。動作時に読出ゲート１０２（の垂直転送電極１１９）に正電位のパルスが印加されると、ｐウエル１０５のうち垂直転送電極１１９に対向する表面部分１０５ａは、ポテンシャル障壁が低くなり、ｎ反転してｎチャネルを形成する。つまり、読出ゲート１０２がオンする。これにより、フォトダイオード１０１のｎ+層１０６に蓄積された信号電荷がｎ+層１０６から垂直ＣＣＤ１２０のｎ+転送チャネル領域１０９へ転送される。
【００２８】
ｐウエル１０５はｎ型シリコン基板１０４上に形成されている。これにより、いわゆる垂直オーバーフロードレイン構造が構成されている。シリコン基板１０４は、このイメージセンサの外部から所定の基板印加電圧Ｖｏｆｄ（後述）が印加される基板電圧供給端子Ａ７に接続されている。
【００２９】
図２中には、上述のＣＣＤイメージセンサの残像特性を評価する一実施形態の固体撮像素子残像特性評価装置の構成要素を併せて示している。この固体撮像素子残像特性評価装置は、電荷注入部としてのＮフレームクロック回路１１および基板電圧制御回路１２と、残像信号検出部としての残像信号検出回路１４と、外部からＣＣＤイメージセンサへ入射しようとする光Ｌを遮る遮光部としての遮光カバー１５とを備えている。
【００３０】
Ｎフレームクロック回路１１は、図９に示すように、１フレームを定めるクロック信号ＶＤに同期したＮフレーム周期（Ｎは２以上の自然数である。例えばＮ＝５とする。）のパルス信号ＶＮを作成する。１フレームを定めるクロック信号ＶＤは、公知の一般的なクロック回路（図示せず）によって作成される。
【００３１】
図２中に示す基板電圧制御回路１２は、そのパルス信号ＶＮに同期して、上記基板電圧供給端子Ａ７へ基板印加電圧Ｖｏｆｄを可変して供給する。
【００３２】
具体的には、通常のフレーム（電荷注入を行うフレーム以外のフレーム）では、図３Ａに示すように、基板印加電圧Ｖｏｆｄとして、ｎ型シリコン基板１０４がオーバーフロードレインとなるのに適正な電圧Ｖｈ、例えばＶｈ＝＋１２ボルトが与えられている。これにより、ｎ型シリコン基板１０４のポテンシャルΨＯＦＤは、フォトダイオード１０１のｎ+層１０６のポテンシャルΨＰＤよりも十分に高い状態になっている。したがって、ｐウエル１０５（正確には、ｐウエル１０５のうち垂直転送電極１１９に対向する表面部分１０５ａ。以下同様。）のポテンシャル障壁ΨＯＦＢを乗り越えた余剰な信号電荷（電子）は、矢印Ｅで示すように、ｎ型シリコン基板１０４側へオーバーフローすることができる。これにより、電子シャッタ動作時に電荷掃き捨てが可能となる。なお、図３Ａ中の斜線部分はｎ+層１０６に蓄積された電子を模式的に示している（図３Ｂでも同様。）。フォトダイオード１０１は、ｎ+層１０６のポテンシャルΨＰＤとｐウエル１０５のポテンシャルΨＯＦＢとの差（ポテンシャル障壁）に応じて、信号電荷を蓄積する能力を持っている。
【００３３】
一方、電荷注入を行うフレームでは、図３Ｂに示すように、基板印加電圧Ｖｏｆｄとして、通常のフレームにおける値Ｖｈよりも低い値Ｖｌ、例えばＶｌ＝−１ボルトが与えられる。これにより、ｎ型シリコン基板１０４のポテンシャルΨＯＦＤは、ｐウエル１０５のポテンシャルΨＯＦＢよりも低い状態になる。したがって、矢印Ｉで示すように、ｎ型シリコン基板１０４からｐウエル１０５を介してフォトダイオード１０１のｎ+層１０６へ電子が注入される。
【００３４】
図４は上述のＣＣＤイメージセンサの残像特性を評価する駆動タイミングを示している。次に、この図４を用いて、図２中に示した画素１１０に注目しながら、残像特性評価方法を説明する。なお、遮光カバー１５によって外部からの光Ｌが遮られているので、最初はフォトダイオード１０１のｎ+層１０６の電位Ｖｐｄは黒レベルＶｂにある。
【００３５】
Ｎフレーム周期内の第１フレームＦ（１）（図９中に示したパルス信号ＶＮによって定められる）において、まず基板電圧制御回路１２によって基板印加電圧Ｖｏｆｄが通常のフレームにおける値Ｖｈよりも低い値Ｖｌに設定される。これにより、ｎ型シリコン基板１０４からｐウエル１０５を介してフォトダイオード１０１のｎ+層１０６へ電荷（電子）が注入される。したがって、基板印加電圧Ｖｏｆｄが値Ｖｌになっている注入期間Ｔｉｎｊ中、フォトダイオード１０１のｎ+層１０６の電位Ｖｐｄは次第に低下する。例えば、Ｔｉｎｊ＝１０μｓに設定される。なお、遮光カバー１５のせいで、フォトダイオード１０１への入射光に起因した電荷の蓄積は無い。
【００３６】
第１フレームＦ（１）において、基板印加電圧Ｖｏｆｄの値がＶｈに復帰した後、読み出し期間Ｔｒｄの間だけ一時的に垂直転送クロックΦＶｍが高レベルになる。これにより、読出ゲート１０２がオンして、フォトダイオード１０１のｎ+層１０６に蓄積された電荷がｎ+層１０６から垂直ＣＣＤ１２０のｎ+転送チャネル領域１０９へ転送される。したがって、フォトダイオード１０１のｎ+層１０６の電位Ｖｐｄは上昇する一方、電荷転送中の垂直ＣＣＤ１２０のｎ+転送チャネル領域１０９の電位Ｖｖｃｃｄは低下する。この電荷は、垂直ＣＣＤ１２０から水平ＣＣＤ１１２を通して出力回路１１５（図１参照）へ転送され、電荷量に応じた電圧信号Ｖｏｕｔに変換される。この電圧信号Ｖｏｕｔは、図２中に示した残像信号検出回路１４へ送られる。第１フレームＦ（１）では、フォトダイオード１０１のｎ+層１０６に電荷注入が行われた直後であるから、図４の最下段に示すように、電圧信号Ｖｏｕｔは比較的高レベルになる。
【００３７】
ここで、第１フレームＦ（１）においてフォトダイオード１０１のｎ+層１０６に注入された電荷の一部が、読み出し期間Ｔｒｄに転送しきれず、残っているものとする。図４中では、この残った電荷のせいで、フォトダイオード１０１のｎ+層１０６の電位Ｖｐｄは黒レベルＶｂよりもΔＶｒだけ低い状態に表されている。
【００３８】
この後、Ｎフレーム周期内の第２フレームＦ（２）以降では、通常の読み出しを行う。すなわち、第２フレームＦ（２）において、読み出し期間Ｔｒｄに垂直転送クロックΦＶｍが高レベルになる。これにより、読出ゲート１０２がオンして、フォトダイオード１０１のｎ+層１０６に残っていた電荷がｎ+層１０６から垂直ＣＣＤ１２０のｎ+転送チャネル領域１０９へ転送される。第１フレームＦ（１）におけるのと同様に、この電荷は、垂直ＣＣＤ１２０から水平ＣＣＤ１１２を通して出力回路１１５（図１参照）へ転送され、電荷量に応じた電圧信号Ｖｏｕｔに変換される。この電圧信号Ｖｏｕｔは残像信号として、図２中に示した残像信号検出回路１４へ送られる。第２フレームＦ（２）では、第１フレームＦ（１）でフォトダイオード１０１のｎ+層１０６に残った電荷だけが寄与するので、図４の最下段に示すように、電圧信号Ｖｏｕｔは第１フレームＦ（１）に比して低レベルになる。次の第３フレームＦ（３）では、残像信号としての電圧信号Ｖｏｕｔはさらに低レベルとなる。
【００３９】
このようにして、第２フレームＦ（２）以降のフレームで測定された電圧信号Ｖｏｕｔの値によって残像特性を評価することができる。
【００４０】
また、この例では、Ｎフレーム周期内の第２フレーム以降の複数のフレームで残像信号を検出しているので、残像の減衰係数を求めることができる。そのようにした場合、残像特性をさらに正確に評価することができる。
【００４１】
このようにしてＣＣＤイメージセンサの残像特性を評価する場合、ＣＣＤイメージセンサのフォトダイオード１０１へ電気的に電荷注入が行われるので、光源を用いる必要がなく、したがって光源の特性を調整する必要がない。また、外部からの光Ｌの影響を無くすために、単にＣＣＤイメージセンサを遮光する遮光カバー１５を設けているだけなので、大掛かりな評価環境を必要としない。したがって、ＣＣＤイメージセンサの残像特性を簡便に評価できる。さらに、光源そのものや大掛かりな評価環境が不要となるので、コストの面でも有利になる。また、残像特性の評価に携わる作業者の負担も軽減される。
【００４２】
図５は、残像特性の別の評価対象である公知のＣＭＯＳ型固体撮像素子（ＣＭＯＳイメージセンサ）の概略回路構成を示している。このＣＭＯＳイメージセンサは、半導体基板としてのｐ型シリコン基板２０４の表面に２次元行列状に配列された複数の画素部２１０と、垂直クロックに基づいて行の選択を行う垂直シフトレジスタ２１３と、垂直方向に並ぶ各画素部２１０につながる垂直信号線２１６と、この垂直信号線２１６に接続され列の選択を行う垂直選択トランジスタ２１７と、水平クロックに基づいて垂直選択トランジスタ２１７をオン，オフ制御する水平シフトレジスタ２１４と、水平信号線２１８と、出力回路２１５を備えている。水平クロックが定める１水平期間には、水平シフトレジスタ２１４によって或る列の垂直選択トランジスタ２１７のみがオンされ、残りの列の垂直選択トランジスタ２１７がオフされる。すなわち、或る列の垂直信号線２１６のみがオン状態の垂直選択トランジスタ２１７を介して水平信号線２１８に導通し、残りの列の垂直信号線２１６は水平信号線２１８から遮断される。この１水平期間に、垂直シフトレジスタ２１３によって順次選択された行の画素部２１０の出力信号が垂直信号線２１６、オン状態の垂直選択トランジスタ２１７、水平信号線２１８を介して出力回路２１５に読み出される。出力回路２１５は、画素部２１０の出力信号に応じた大きさの電圧信号Ｖｏｕｔを出力するようになっている。
【００４３】
図６は各画素部２１０の構成を示している。この画素部２１０は、光電変換部としてのフォトダイオード２０１と、読出ゲート２０２と、リセットトランジスタ２０３と、ＭＯＳトランジスタからなる増幅器２２３と、選択トランジスタ２２４とを含んでいる。
【００４４】
フォトダイオード２０１は、ｐ型基板２０４の表面から深さ方向へ、カソード領域としてｎ+層２０６を拡散して形成されている。なお、ｎ+層２０６の表面にはｐ+表面層２０７が形成されて、いわゆる埋め込み構造になっている。詳しくは、フォトダイオード２０１のカソード領域をなすｎ+層２０６の周りは、障壁部としてのｐ型基板２０４、ｐ+表面層２０７およびｐ+チャネルストッパ層２０８で囲まれている。この障壁部２０４，２０７および２０８は、このフォトダイオード２０１が入射光を光電変換して発生する信号電荷（この例では電子）をｎ+層２０６に蓄積させるようにｎ+層２０６の周りにポテンシャル障壁を形成している。
【００４５】
リセットトランジスタ２０３は、フォトダイオード２０１から所定距離だけ離間して形成されたｎ+層からなる浮遊拡散部（以下「ＦＤ部」という。）２２１と、さらにＦＤ部２２１から所定距離だけ離間して形成されたｎ+層からなるリセット電位部２２２と、ＳｉＯ2膜２３１を介してＦＤ部２２１とリセット電位部２２２との間のｐ型基板表面２０４ｂに対向するリセットゲート２２０とからなっている。リセット電位部２２２には、所定の電位Ｖｒｓｔ（後述）が与えられている。動作時にリセットゲート２２０に正電位のパルス信号ΦＲＳＴが印加されると、ＦＤ部２２１とリセット電位部２２２との間のｐ型基板表面２０４ｂは、ポテンシャル障壁が低くなり、ｎ反転してｎチャネルを形成する。つまり、リセットゲート２２０（リセットトランジスタ２０３）がオンする。これにより、ＦＤ部２２１の電位がリセット電位部２２２の電位Ｖｒｓｔに一致する。
【００４６】
読出ゲート２０２は、ＳｉＯ2膜２３１を介してフォトダイオード２０１とＦＤ部２２１との間のｐ型基板表面２０４ｂに対向するゲート電極２１９を有している。動作時にゲート電極２１９に正電位のパルス信号ΦＴＧが印加されると、フォトダイオード２０１とＦＤ部２２１との間のｐ型基板表面２０４ｂは、ポテンシャル障壁が低くなり、ｎ反転してｎチャネルを形成する。つまり、読出ゲート２０２がオンする。これにより、フォトダイオード２０１とＦＤ部２２１との間で信号電荷（電子）の移動が可能となる。通常のフレーム（電荷注入を行うフレーム以外のフレーム）における読み出し時には、フォトダイオード２０１のカソード領域をなすｎ+層２０６からＦＤ部２２１へ信号電荷が移動して、ＦＤ部２２１の電位が低下する。
【００４７】
増幅器２２３はＦＤ部２２１の電位変化を増幅して、その電位変化に応じた電圧信号を出力する。
【００４８】
選択トランジスタ２２４は、動作時に正電位のパルス信号ΦＳＥＬが印加されると、オンして、増幅器２２３の出力電圧信号を垂直信号線２１６へ出力させる。
【００４９】
ｐ型シリコン基板２０４は、このイメージセンサの接地端子Ｂ８を介して接地されている。
【００５０】
図６中には、上述のＣＭＯＳイメージセンサの残像特性を評価する一実施形態の固体撮像素子残像特性評価装置の構成要素を併せて示している。この固体撮像素子残像特性評価装置は、電荷注入部としてのＮフレームクロック回路１１およびリセット電圧制御回路１３と、垂直クロック回路１６と、残像信号検出部としての残像信号検出回路１４と、外部からＣＣＤイメージセンサへ入射しようとする光Ｌを遮る遮光部としての遮光カバー１５とを備えている。なお、図２中に示した構成要素と同じ構成要素には同じ符号を付して個々の説明を省略する。
【００５１】
リセット電圧制御回路１３は、Ｎフレームクロック回路１１からのパルス信号ＶＮおよび１フレームを定めるクロック信号ＶＤに同期して、上記リセット電位部２２２につながるリセット電圧供給端子Ｂ７へリセット電圧Ｖｒｓｔを可変して供給する。
【００５２】
具体的には、図７Ａに示すように、通常のフレーム（電荷注入を行うフレーム以外のフレーム）では、リセット電圧Ｖｒｓｔとして、リセット電位部２２２がリセットドレインとして働くのに適正な電圧Ｖｒｓｔ１、例えばＶｒｓｔ１＝＋１２ボルトが与えられている。リセットゲート２２０がオンすると、ＦＤ部２２１の電位がリセット電位部２２２の電位Ｖｒｓｔ１に一致して、初期化される。なお、図７Ａ中の斜線部分は電子が存在する領域を模式的に示している（図７Ｂでも同様。）。図７Ａは初期化直後のリセットゲート２２０がオフの状態に相当する。
【００５３】
一方、電荷注入を行うフレームでは、図７Ｂに示すように、電荷注入時に、読出ゲート２０２およびリセットゲート２２０がオンされる。それとともに、図示のように、リセット電圧Ｖｒｓｔとして、通常のフレームにおける値Ｖｒｓｔ１よりも低い値Ｖｒｓｔ２、例えばＶｒｓｔ２＝−１ボルトが与えられる。これにより、リセット電位部２２２からリセットゲート２２０（リセットトランジスタ２０３のｎチャネル領域２０４ｂ）、ＦＤ部２２１および読出ゲート２０２を介してフォトダイオード２０１（のｎ+層２０６）へ電子が注入される。
【００５４】
図６中に示す垂直クロック回路１６は、Ｎフレームクロック回路１１からのパルス信号ＶＮおよび１フレームを定めるクロック信号ＶＤに同期して、３種類のパルス信号ΦＲＳＴ，ΦＴＧ，ΦＳＥＬを出力する。この例では、電荷注入を行うフレームと通常のフレームとの間で、パルス信号ΦＲＳＴ，ΦＴＧのパルス幅を可変して設定している（詳しくは後述）。
【００５５】
なお、この固体撮像素子残像特性評価装置は、水平クロックを作成する水平クロック回路も備えるが、それは固体撮像素子を駆動するために用いられる一般的なものと同じである。
【００５６】
図８は上述のＣＣＤイメージセンサの残像特性を評価する駆動タイミングを示している。次に、この図８を用いて、図６中に示した画素部２１０に注目しながら、残像特性評価方法を説明する。なお、信号ΦＳＥＬは、簡単のため図示を省略しているが、各フレームにおいて次の説明中に関連する期間中は正電位（高レベル）になっているものとする。また、遮光カバー１５によって外部からの光Ｌが遮られているので、最初はフォトダイオード２０１のｎ+層２０６の電位Ｖｐｄは黒レベルＶｂにある。
【００５７】
Ｎフレーム周期内の第１フレームＦ（１）（図９中に示したパルス信号ＶＮによって定められる）において、まず垂直クロック回路１６によって信号ΦＲＳＴ，ΦＴＧが高レベルになって、リセットゲート２２０および読出ゲート２０２がオンする。それとともに、リセット電圧制御回路１３によって、リセット電圧Ｖｒｓｔが通常のフレームにおける値Ｖｒｓｔ１よりも低い値Ｖｒｓｔ２に設定される。これにより、リセット電位部２２２からリセットゲート２２０（リセットトランジスタ２０３のｎチャネル領域２０４ｂ）、ＦＤ部２２１および読出ゲート２０２を介してフォトダイオード２０１（のｎ+層２０６）へ電荷（電子）が注入される。したがって、注入期間Ｔｉｎｊ中、フォトダイオード２０１のｎ+層２０６の電位Ｖｐｄは次第に低下する。なお、遮光カバー１５のせいで、フォトダイオード２０１への入射光に起因した電荷の蓄積は無い。注入期間Ｔｉｎｊの終了は、信号ΦＴＧが低レベルに復帰して、読出ゲート２０２がオフすることで定められる。
【００５８】
信号ΦＴＧが低レベルに復帰すると同時に、リセット電圧Ｖｒｓｔが通常のフレームにおける値Ｖｒｓｔ１に復帰する。この時点で、信号ΦＲＳＴはまだ高レベルにあるので、リセットゲート２２０は依然としてオンしている。これにより、ＦＤ部２２１の電位Ｖｆｄが値Ｖｒｓｔ１に初期化される。
【００５９】
続いて、信号ΦＲＳＴが低レベルに復帰して、リセットゲート２２０がオフする。これにより、第１フレームＦ（１）におけるリセット期間Ｔｒｓｔ１が終了する。この第１フレームＦ（１）におけるリセット期間Ｔｒｓｔ１は、Ｎフレーム周期内の第２フレーム以降のリセット期間Ｔｒｓｔ２よりも長く設定されている。注入期間Ｔｉｎｊの終了後に、ＦＤ部２２１の電位Ｖｆｄを初期化するためである。例えば、Ｔｒｓｔ１＝１５μｓ、Ｔｒｓｔ２＝５μｓに設定される。
【００６０】
この後、読み出し期間Ｔｒｄの間だけ一時的に信号ΦＴＧが高レベルになる。これにより、読出ゲート２０２がオンして、フォトダイオード２０１のｎ+層２０６に蓄積された電荷がｎ+層２０６からＦＤ部２２１へ転送される。したがって、フォトダイオード２０１のｎ+層２０６の電位Ｖｐｄは上昇する一方、ＦＤ部２２１の電位Ｖｆｄは低下する。このＦＤ部２２１の電位変化は、増幅器２２３によって増幅され、オン状態の選択トランジスタ２２４を通して出力回路２１５（図１参照）へ送られる。そして、出力回路２１５が出力する電圧信号Ｖｏｕｔが、図２中に示した残像信号検出回路１４へ送られる。第１フレームＦ（１）では、フォトダイオード２０１のｎ+層２０６に電荷注入が行われた直後であるから、図８の最下段に示すように、電圧信号Ｖｏｕｔは比較的高レベルになる。
【００６１】
ここで、第１フレームＦ（１）においてフォトダイオード２０１のｎ+層２０６に注入された電荷の一部が、読み出し期間Ｔｒｄに転送しきれず、残っているものとする。図８中では、この残った電荷のせいで、フォトダイオード２０１のｎ+層２０６の電位Ｖｐｄは黒レベルＶｂよりもΔＶｒだけ低い状態に表されている。
【００６２】
この後、Ｎフレーム周期内の第２フレームＦ（２）以降では、通常の読み出しを行う。すなわち、第２フレームＦ（２）において、まず信号ΦＲＳＴが高レベルになって、リセットゲート２２０がオンする。リセット電圧Ｖｒｓｔは通常のフレームにおける値Ｖｒｓｔ１に維持されている。これにより、ＦＤ部２２１の電位Ｖｆｄが値Ｖｒｓｔ１に初期化される。続いて、読み出し期間Ｔｒｄに信号ΦＴＧが高レベルになる。これにより、読出ゲート２０２がオンして、フォトダイオード２０１のｎ+層２０６に残っていた電荷がｎ+層２０６からからＦＤ部２２１へ転送される。したがって、フォトダイオード２０１のｎ+層２０６の電位Ｖｐｄは上昇する一方、ＦＤ部２２１の電位Ｖｆｄは低下する。このＦＤ部２２１の電位変化は、増幅器２２３によって増幅され、オン状態の選択トランジスタ２２４を通して出力回路２１５（図１参照）へ送られる。そして、出力回路２１５が出力する電圧信号Ｖｏｕｔが残像信号として、図２中に示した残像信号検出回路１４へ送られる。第２フレームＦ（２）では、第１フレームＦ（１）でフォトダイオード２０１のｎ+層２０６に残った電荷だけが寄与するので、図８の最下段に示すように、電圧信号Ｖｏｕｔは第１フレームＦ（１）に比して低レベルになる。次の第３フレームＦ（３）では、残像信号としての電圧信号Ｖｏｕｔはさらに低レベルとなる。
【００６３】
このようにして、第２フレームＦ（２）以降のフレームで測定された電圧信号Ｖｏｕｔの値によって残像特性を評価することができる。
【００６４】
また、この例では、Ｎフレーム周期内の第２フレーム以降の複数のフレームで残像信号を検出しているので、残像の減衰係数を求めることができる。そのようにした場合、残像特性をさらに正確に評価することができる。
【００６５】
このようにしてＣＭＯＳイメージセンサの残像特性を評価する場合、ＣＭＯＳイメージセンサのフォトダイオード２０１へ電気的に電荷注入が行われるので、光源を用いる必要がなく、したがって光源の特性を調整する必要がない。また、外部からの光Ｌの影響を無くすために、単にＣＭＯＳイメージセンサを遮光する遮光カバー１５を設けているだけなので、大掛かりな評価環境を必要としない。したがって、ＣＭＯＳイメージセンサの残像特性を簡便に評価できる。さらに、光源そのものや大掛かりな評価環境が不要となるので、コストの面でも有利になる。また、残像特性の評価に携わる作業者の負担も軽減される。
【００６６】
上の各例では、信号電荷が電子であるＣＣＤイメージセンサ、ＣＭＯＳイメージセンサを評価対象としたが、これに限られるものではない。信号電荷が正孔であるようなＣＣＤイメージセンサ、ＣＭＯＳイメージセンサを評価対象としても良い。
【図面の簡単な説明】
【００６７】
【図１】この発明により残像特性を測定すべきＣＣＤイメージセンサの概略構成を示す図である。
【図２】上記ＣＣＤイメージセンサの画素部の断面構成を示す図である。
【図３Ａ】通常のフレームにおける上記ＣＣＤイメージセンサの画素部のポテンシャルプロファイルを示す図である。
【図３Ｂ】電気的な電荷注入を行うフレームにおける上記ＣＣＤイメージセンサの画素部のポテンシャルプロファイルを示す図である。
【図４】この発明の一実施形態の残像特性評価方法により上記ＣＣＤイメージセンサの残像特性を測定する場合の駆動タイミングを示す図である。
【図５】この発明により残像特性を測定すべきＣＭＯＳイメージセンサの概略構成を示す図である。
【図６】上記ＣＭＯＳイメージセンサの画素部の断面構成を示す図である。
【図７Ａ】通常のフレームにおける上記ＣＭＯＳイメージセンサの画素部のポテンシャルプロファイルを示す図である。
【図７Ｂ】電気的な電荷注入を行うフレームにおける上記ＣＭＯＳイメージセンサの画素部のポテンシャルプロファイルを示す図である。
【図８】この発明の一実施形態の残像特性評価方法により上記ＣＭＯＳイメージセンサの残像特性を測定する場合の駆動タイミングを示す図である。
【図９】Ｎフレームクロック回路が発生するパルス信号ＶＮを示す図である。
【符号の説明】
【００６８】
１１  Ｎフレームクロック回路
１２  基板電圧制御回路
１３  リセット電圧制御回路
１４  残像信号検出回路
１５  遮光カバー
１６  垂直クロック回路
１０１，２０１  フォトダイオード
１０２，２０２  読出ゲート
１０４  ｎ型シリコン基板
１０５  ｐウエル
２０４  ｐ型シリコン基板
２２０  リセットゲート
２２１  ＦＤ部
２２２  リセット電位部
【図１】
2006270708.tif 000003
【図２】
2006270708.tif 000004
【図３Ａ】
2006270708.tif 000005
【図３Ｂ】
2006270708.tif 000006
【図４】
2006270708.tif 000007
【図５】
2006270708.tif 000008
【図６】
2006270708.tif 000009
【図７Ａ】
2006270708.tif 000010
【図７Ｂ】
2006270708.tif 000011
【図８】
2006270708.tif 000012
【図９】
2006270708.tif 000013