(57)【要約】【課題】回路規模を増大させることなく、画面端部において所望の周波数特性および位相特性を実現する。【解決手段】Ｎ個の入力データを生成するデータ生成手段１０２と、係数生成手段１０３から供給されるＮ個の係数とを乗算する乗算手段１０７〜１１３と、前記データ生成手段１０２で生成される前記Ｎ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数および前記第１群の係数と対称な第２群の係数を０に切り替えて、前記乗算手段１０７〜１１３に供給する係数切替手段１０４，１０５と、無効の入力データに対応する第１群の係数および前記第１群の係数と対称な第２群の係数をセンタータップの係数に加算して前記乗算手段１０７〜１１３に供給する係数加算手段１０６とを備える。【選択図】  図１
2006086812.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を均等な時間で遅延させ、Ｎ個（Ｎは奇数）の入力データを生成するデータ生成手段と、
前記Ｎ個の入力データに対応するＮ個の係数を生成する係数生成手段と、
前記データ生成手段から供給される前記Ｎ個の入力データと前記係数生成手段から供給される前記Ｎ個の係数とを乗算する乗算手段と、
前記データ生成手段で生成される前記Ｎ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数および前記第１群の係数と対称な第２群の係数を０に切り替えて前記乗算手段に供給する係数切替手段と、
前記データ生成手段で生成される前記Ｎ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数および前記第１群の係数と対称な第２群の係数をセンタータップの係数に加算して前記乗算手段に供給する係数加算手段と、
前記乗算手段から供給されるＮ個の乗算結果を加算して出力する加算手段と、
を備えることを特徴とするデジタルフィルタ。
【請求項２】
入力信号を均等な時間で遅延させ、Ｍ個（Ｍは偶数）の入力データを生成するデータ生成手段と、
前記Ｍ個の入力データに対応するＭ個の係数を生成する係数生成手段と、
前記データ生成手段から供給される前記Ｍ個の入力データと前記係数生成手段から供給される前記Ｍ個の係数とを乗算する乗算手段と、
前記データ生成手段で生成される前記Ｍ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数および前記第１群の係数と対称な第２群の係数を０に切り替えて前記乗算手段に供給する係数切替手段と、
前記データ生成手段で生成される前記Ｍ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する前記第１群の係数を第１のセンタータップの係数に加算して前記乗算手段に供給するとともに、前記第１群の係数と対称な第２群の係数を第２のセンタータップの係数に加算して前記乗算手段に供給する係数加算手段と、
前記乗算手段から供給されるＭ個の乗算結果を加算して出力する加算手段と、
を備えることを特徴とするデジタルフィルタ。
【請求項３】
入力信号を均等な時間で遅延させ、Ｎ個（Ｎは奇数）の入力データを生成するデータ生成手段と、
センタータップに対して対称な第１群の入力データと第２群の入力データ同士を加算する第１の加算手段と、
センタータップの係数および前記第１群の入力データに対応する第１群の係数を生成する係数生成手段と、
前記データ生成手段から供給されるセンタータップの入力データと前記係数生成手段から供給される前記センタータップの係数を乗算するとともに、前記第１の加算手段から供給される加算結果と前記係数生成手段から供給される前記第１群の係数を乗算する乗算手段と、
前記データ生成手段で生成される前記Ｎ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する前記第１群の係数を０に切り替えて前記乗算手段に供給する係数切替手段と、
前記データ生成手段で生成される前記Ｎ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する前記第１群の係数を二倍して前記センタータップの係数に加算し前記乗算手段に供給する係数加算手段と、
前記乗算手段から供給される乗算結果を加算して出力する第２の加算手段と、
を備えることを特徴とするデジタルフィルタ。
【請求項４】
入力信号を均等な時間で遅延させ、Ｍ個（Ｍは偶数）の入力データを生成するデータ生成手段と、
対称な第１群の入力データと第２群の入力データ同士を加算する第１の加算手段と、
前記第１群の入力データに対応するセンタータップの係数および第１群の係数を生成する係数生成手段と、
前記第１の加算手段から供給される加算結果と前記係数生成手段から供給される前記センタータップの係数および前記第１群の係数を乗算する乗算手段と、
前記データ生成手段で生成される前記Ｍ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する前記第１群の係数を０に切り替えて前記乗算手段に供給する係数切替手段と、
前記データ生成手段で生成される前記Ｍ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する前記第１群の係数を二倍して前記センタータップの係数に加算し前記乗算手段に供給する係数加算手段と、
前記乗算手段から供給される乗算結果を加算して出力する第２の加算手段と、
を備えることを特徴とするデジタルフィルタ。
【請求項５】
請求項１ないし４のいずれか一項記載のデジタルフィルタであって、
前記データ生成手段、前記係数生成手段および前記係数切替手段は、前記入力データの中に少なくとも１つの無効データがある場合に、その無効データを除く有効データのみで処理することを特徴とするデジタルフィルタ。
【請求項６】
請求項５記載のデジタルフィルタであって、
前記有効データは、タップ数に等しいことを特徴とするデジタルフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像信号や映像信号に対する放送方式変換、リサイズ処理、輪郭補正処理等に用いられるデジタルフィルタに関する。
【背景技術】
【０００２】
従来、画像信号や映像信号に対する放送方式変換、リサイズ処理、輪郭補正処理等に用いられるデジタルフィルタにおいて、上下端部や左右端部近傍における無効データ領域が有限タップ数のフィルタに入力されてしまうため、所望のフィルタ処理を行うことができず、所望の周波数特性および位相特性を得ることができなかった。
【０００３】
この問題を解決するために、画面外側に存在する無効データを有効データに置き換えてフィルタ処理を行う方法が提案されている（例えば、特許文献１参照）。
【０００４】
図９は、特許文献１に記載された従来のデジタルフィルタにより端部伸張を行う場合の概略構成を示すブロック図である。図９に示す垂直方向７タップのデジタルフィルタは、入力端子９０１より入力される信号を１Ｈずつ遅延する複数の１Ｈ遅延器９０２〜９０７と、入力端子９０１からの入力信号および個々の１Ｈ遅延器９０２〜９０７の出力信号にタップ係数を乗算する複数の乗算器９１５〜９２１と、各乗算器９１５〜９２１のタップ係数を選択する複数のセレクタ９０８〜９１４と、各乗算器９１５〜９２１の乗算結果を加算する加算器９２２と、フィルタ処理の結果を出力する出力端子９２３とから構成される。
【０００５】
ここで、図１０に、図９に示す従来のデジタルフィルタの動作を示す。ＭラインのデータをＤMとする。また、タップ数がＮの場合、Ｎタップの対称軸に位置するタップをセンタータップと呼ぶ。
【０００６】
ライン４がセンタータップの場合、第１から第３のセレクタ９０８、９０９、９１０はそれぞれＣ3、Ｃ2、Ｃ1のタップ係数を選択し、第４のセレクタ９１１はＣ-3＋Ｃ-2＋Ｃ-1＋Ｃ0を、第５から第７のセレクタ９１２、９１３、９１４はすべて０のタップ係数を選択する。したがって、この場合のフィルタ出力は、（Ｃ-3＋Ｃ-2＋Ｃ-1＋Ｃ0）×Ｄ4＋Ｃ1×Ｄ5＋Ｃ2×Ｄ6＋Ｃ3×Ｄ7となる。このフィルタ出力は、ライン４の信号を引き延ばし処理によって３ライン分引き延ばしたときと等しい値となる。
【０００７】
ライン５がセンタータップの場合、第１から第４のセレクタ９０８、９０９、９１０、９１１はそれぞれＣ3、Ｃ2、Ｃ1、Ｃ0を選択し、第５のセレクタ９１２はＣ-3＋Ｃ-2＋Ｃ-1を、第６および第７のセレクタ９１３、９１４はそれぞれ０のタップ係数を選択する。したがって、この場合、フィルタ出力は（Ｃ-3＋Ｃ-2＋Ｃ-1）×Ｄ4＋Ｃ0×Ｄ5＋Ｃ1×Ｄ6＋Ｃ2×Ｄ7＋Ｃ3×Ｄ8となる。
【０００８】
ライン６がセンタータップの場合、第１から第５のセレクタ９０８、９０９、９１０、９１１、９１２はそれぞれＣ3、Ｃ2、Ｃ1、Ｃ0、Ｃ-1を選択し、第６のセレクタ９１３はＣ-3＋Ｃ-2を、第７のセレクタ９１４は０を選択する。この結果、フィルタ出力は、（Ｃ-3＋Ｃ-2）×Ｄ4＋Ｃ-1×Ｄ5＋Ｃ0×Ｄ6＋Ｃ1×Ｄ7＋Ｃ2×Ｄ8＋Ｃ3×Ｄ9となる。
【０００９】
ライン７からライン１０までがセンタータップの場合も同様に、各セレクタ９０８、９０９、９１０、９１１、９１２、９１３，９１４は、タップ係数としてそれぞれＣ3、Ｃ2、Ｃ1、Ｃ0、Ｃ-1、Ｃ-2、Ｃ-3を選択する。この結果、フィルタ出力は、Ｃ-3×Ｄ4＋Ｃ-2×Ｄ5＋Ｃ-1×Ｄ6＋Ｃ0×Ｄ7＋Ｃ1×Ｄ8＋Ｃ2×Ｄ9＋Ｃ3×Ｄ10となる。
【００１０】
ライン１１がセンタータップの場合、第１のセレクタ９０８は０を選択し、第２のセレクタ９０９はＣ2＋Ｃ3を選択する。さらに第３から第７のセレクタ９１０、９１１、９１２、９１３，９１４はそれぞれＣ1、Ｃ0、Ｃ-1、Ｃ-2、Ｃ-3を選択する。この結果、フィルタの出力は、Ｃ-3×Ｄ8＋Ｃ-2×Ｄ9＋Ｃ-1×Ｄ10＋Ｃ0×Ｄ11＋Ｃ1×Ｄ12＋（Ｃ2＋Ｃ3）×Ｄ13となる。
【００１１】
ライン１２がセンタータップの場合、第１および第２のセレクタ９０８、９０９は共に０を選択し、第３のセレクタ９１０はＣ1＋Ｃ2＋Ｃ3を、第４から第７のセレクタ９１１、９１２、９１３，９１４はそれぞれＣ0、Ｃ-1、Ｃ-2、Ｃ-3を選択する。したがって、フィルタの出力は、Ｃ-3×Ｄ9＋Ｃ-2×Ｄ10＋Ｃ-1×Ｄ11＋Ｃ0×Ｄ12＋（Ｃ1＋Ｃ2＋Ｃ3）×Ｄ13となる。
【００１２】
ライン１３がセンタータップの場合は、第１から第３のセレクタ９０８、９０９、９１０はすべて０を選択し、第４のセレクタ９１１はＣ0＋Ｃ1＋Ｃ2＋Ｃ3を、第５から第７のセレクタ９１２、９１３、９１４はそれぞれＣ-1、Ｃ-2、Ｃ-3を選択する。この結果、フィルタ出力は、Ｃ-3×Ｄ10＋Ｃ-2×Ｄ11＋Ｃ-1×Ｄ12＋（Ｃ0＋Ｃ1＋Ｃ2＋Ｃ3）×Ｄ13となる。即ち、このフィルタ出力は、ライン13の信号を引き延ばし処理によって３ライン分引き延ばしたときと等しい値となる。
【００１３】
したがって、画像データにおけるフィルタ処理の開始ラインから終了ラインまでのフィルタ出力は全て無効データを含むことなく処理できるため画像の歪みなどの発生を防止できる。
【特許文献１】特開平５−２１９４１３号公報（第６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
近年、画像処理関係の技術分野においてデジタルテレビ放送などの高品位映像に対するフィルタ処理、とくに有効画素が限定されている映像信号に対するフィルタ処理を行う場合、フィルタ処理による画素数減少をなくし、かつ十分な周波数特性、位相特性を持ったフィルタ処理が必要となってきている。
【００１５】
上述した従来のデジタルフィルタにおいて、十分な周波数特性、位相特性を持ったフィルタ処理を行うためには、さらに大きなタップ数が必要となるが、付加するセレクタが多入力となり回路規模が増大することや、タップ数変更によりセレクタの入力数や加算器の数など回路構成が変わってしまうという事情がある。
【００１６】
さらに、無効データへの有効データ引き伸ばしにより対称な係数とはならないため画面端部での位相特性が所望の特性とはかけ離れた特性となってしまう。
【００１７】
本発明は、上記従来の事情に鑑みてなされたものであって、回路規模を増大させることなく、画面端部において所望の周波数特性および位相特性を実現可能なデジタルフィルタを提供することを目的としている。
【課題を解決するための手段】
【００１８】
本発明のデジタルフィルタは、入力信号を均等な時間で遅延させ、Ｎ個（Ｎは奇数）の入力データを生成するデータ生成手段と、前記Ｎ個の入力データに対応するＮ個の係数を生成する係数生成手段と、前記データ生成手段から供給される前記Ｎ個の入力データと、前記係数生成手段から供給される前記Ｎ個の係数とを乗算する乗算手段と、前記データ生成手段で生成される前記Ｎ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数、および前記第１群の係数と対称な第２群の係数を０に切り替えて、前記乗算手段に供給する係数切替手段と、前記データ生成手段で生成される前記Ｎ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数、および前記第１群の係数と対称な第２群の係数をセンタータップの係数に加算して、前記乗算手段に供給する係数加算手段と、前記乗算手段から供給されるＮ個の乗算結果を加算して出力する加算手段とを備えることを特徴とする。
【００１９】
上記構成によれば、奇数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数および第２群の係数を０に切り替えるとともに、第１群の係数および第２群の係数をセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部において、回路規模を増大させることなく係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができる。
【００２０】
また、本発明のデジタルフィルタは、入力信号を均等な時間で遅延させ、Ｍ個（Ｍは偶数）の入力データを生成するデータ生成手段と、前記Ｍ個の入力データに対応するＭ個の係数を生成する係数生成手段と、前記データ生成手段から供給される前記Ｍ個の入力データと、前記係数生成手段から供給される前記Ｍ個の係数とを乗算する乗算手段と、前記データ生成手段で生成される前記Ｍ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数、および前記第１群の係数と対称な第２群の係数を０に切り替えて、前記乗算手段に供給する係数切替手段と、前記データ生成手段で生成される前記Ｍ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する前記第１群の係数を、第１のセンタータップの係数に加算して前記乗算手段に供給するとともに、前記第１群の係数と対称な第２群の係数を、第２のセンタータップの係数に加算して前記乗算手段に供給する係数加算手段と、前記乗算手段から供給されるＭ個の乗算結果を加算して出力する加算手段とを備えることを特徴とする。
【００２１】
上記構成によれば、偶数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数および第２群の係数を０に切り替えるとともに、第１群の係数を第１のセンタータップの係数に加算し、第２群の係数を第２のセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部において、回路規模を増大させることなく係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができる。
【００２２】
また、本発明のデジタルフィルタは、入力信号を均等な時間で遅延させ、Ｎ個（Ｎは奇数）の入力データを生成するデータ生成手段と、センタータップに対して対称な第１群の入力データと第２群の入力データ同士を加算する第１の加算手段と、センタータップの係数、および前記第１群の入力データに対応する第１群の係数を生成する係数生成手段と、前記データ生成手段から供給されるセンタータップの入力データと前記係数生成手段から供給される前記センタータップの係数を乗算するとともに、前記第１の加算手段から供給される加算結果と前記係数生成手段から供給される前記第１群の係数を乗算する乗算手段と、前記データ生成手段で生成される前記Ｎ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する前記第１群の係数を０に切り替えて、前記乗算手段に供給する係数切替手段と、前記データ生成手段で生成される前記Ｎ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する前記第１群の係数を二倍して前記センタータップの係数に加算し、前記乗算手段に供給する係数加算手段と、前記乗算手段から供給される乗算結果を加算して出力する第２の加算手段とを備えることを特徴とする。
【００２３】
上記構成によれば、奇数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数を０に切り替えるとともに、第１群の係数を二倍してセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部における係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができるとともに、回路規模を縮小することができる。
【００２４】
また、本発明のデジタルフィルタは、入力信号を均等な時間で遅延させ、Ｍ個（Ｍは偶数）の入力データを生成するデータ生成手段と、対称な第１群の入力データと第２群の入力データ同士を加算する第１の加算手段と、前記第１群の入力データに対応するセンタータップの係数および第１群の係数を生成する係数生成手段と、前記第１の加算手段から供給される加算結果と前記係数生成手段から供給される前記センタータップの係数および前記第１群の係数を乗算する乗算手段と、前記データ生成手段で生成される前記Ｍ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する前記第１群の係数を０に切り替えて、前記乗算手段に供給する係数切替手段と、前記データ生成手段で生成される前記Ｍ個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する前記第１群の係数を二倍して前記センタータップの係数に加算し、前記乗算手段に供給する係数加算手段と、前記乗算手段から供給される乗算結果を加算して出力する第２の加算手段とを備えることを特徴とする。
【００２５】
上記構成によれば、偶数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数を０に切り替えるとともに、第１群の係数を二倍してセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部における係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができるとともに、回路規模を縮小することができる。
【００２６】
また、本発明のデジタルフィルタにおいて、前記データ生成手段、前記係数生成手段および前記係数切替手段は、前記入力データの中に少なくとも１つの無効データがある場合に、その無効データを除く有効データのみで処理することを特徴とする。
【００２７】
上記構成によれば、有効データの間に少なくとも１つの無効データがあるデータに対するフィルタ処理を行なう場合でも、その無効データを除く有効データのみでフィルタ処理を行なうことができる。
【００２８】
また、本発明のデジタルフィルタにおいて、前記有効データは、タップ数に等しいことを特徴とする。
【発明の効果】
【００２９】
本発明によれば、奇数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数および第２群の係数を０に切り替えるとともに、第１群の係数および第２群の係数をセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部において、回路規模を増大させることなく係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができる。
【００３０】
また、偶数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数および第２群の係数を０に切り替えるとともに、第１群の係数を第１のセンタータップの係数に加算し、第２群の係数を第２のセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部において、回路規模を増大させることなく係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができる。
【００３１】
また、奇数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数を０に切り替えるとともに、第１群の係数を二倍してセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部における係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができるとともに、回路規模を縮小することができる。
【００３２】
また、偶数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数を０に切り替えるとともに、第１群の係数を二倍してセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部における係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができるとともに、回路規模を縮小することができる。
【００３３】
さらに、有効データの間に少なくとも１つの無効データがあるデータに対するフィルタ処理を行なう場合でも、その無効データを除く有効データのみでフィルタ処理を行なうことができる。
【発明を実施するための最良の形態】
【００３４】
図１から図８を参照して本発明の実施形態であるデジタルフィルタおよびその処理方法を説明する。
【００３５】
（第１の実施の形態）
図１は、本発明の第1の実施形態であるデジタルフィルタの概略構成を示すブロック図である。図1に示す垂直方向7タップのデジタルフィルタは、入力端子１０１と、データ生成部１０２と、係数生成部１０３と、係数切替部１０４、１０５と、係数加算部１０６と、乗算回路１０７、１０８、１０９，１１０、１１１、１１２、１１３と、加算器１１４と、出力端子１１５とから構成される。
【００３６】
図１において、入力端子１０１からの入力信号は順次データ生成部１０２に入力される。データ生成部１０２は、入力信号を順次均等な時間で遅延させてＤ-3、Ｄ-2、Ｄ-1、Ｄ0、Ｄ1、Ｄ2、Ｄ3の連続する７ライン分（Ｎ＝７）のデータを同時に出力する。例えば、Ｄ-3、Ｄ-2、Ｄ-1、Ｄ0、Ｄ1、Ｄ2、Ｄ3のそれぞれの間には、１つずつのフリップフロップ回路が入っている。係数生成部１０３はＣ-3、Ｃ-2、Ｃ-1、Ｃ0、Ｃ1、Ｃ2、Ｃ3の７タップ分の係数を出力する。
【００３７】
係数切替部１０４、１０５は、無効データにかかる係数（例えばＣ-3、Ｃ-2、Ｃ-1：第１群）、および７タップの対称軸である４タップ目に対してその係数に対称な係数（例えばＣ3、Ｃ2、Ｃ1：第２群）を０に、それ以外の場合には係数生成部１０３から出力される係数に切り替えて出力する。
【００３８】
係数加算部１０６は、係数切替部１０４、１０５で０に切り替えた係数（例えばＣ-3、Ｃ-2、Ｃ-1とＣ3、Ｃ2、Ｃ1）を４タップ目（センタータップ）の係数であるＣ0に加算する。以上より得られた7タップ分のデータと、７タップ分の係数はそれぞれタップごとに乗算回路１０７、１０８、１０９、１１０、１１１、１１２、１１３で乗算処理される。各乗算回路からの出力は加算回路１１４で加算処理され、出力端子１１５から７タップのフィルタ処理結果として出力される。
【００３９】
図２に、図１のデジタルフィルタの動作を示す。ここでは、１６ラインの画像データに対する７タップのフィルタ処理の動作を示すものであり、Ｍライン目のデータをＤMとする。また、タップ数がＮの場合、Ｎタップの対称軸に位置するタップをセンタータップと呼ぶ。
【００４０】
ライン４がセンタータップとなる場合、係数切替部１０５で無効データにかかる係数Ｃ-3、Ｃ-2、Ｃ-1を０に切り替え、係数切替部１０４でセンタータップに対して上記係数に対称であるＣ3、Ｃ2、Ｃ1を０に切り替え出力する。係数加算部１０６では０に切り替えた係数をＣ0に加算し、Ｃ-3＋Ｃ-2＋Ｃ-1＋Ｃ0＋Ｃ1＋Ｃ2＋Ｃ3を出力する。したがって、この場合のフィルタ出力は、（Ｃ-3＋Ｃ-2＋Ｃ-1＋Ｃ0＋Ｃ1＋Ｃ2＋Ｃ3）×Ｄ4となる。
【００４１】
ライン５がセンタータップとなる場合、係数切替部１０５で無効データにかかる係数Ｃ-3、Ｃ-2を０に切り替え、係数切替部１０４でセンタータップに対して上記係数に対称であるＣ3、Ｃ2を０に切り替えて出力する。係数加算部１０６では０に切り替えた係数をＣ0に加算し、Ｃ-3＋Ｃ-2＋Ｃ0＋Ｃ2＋Ｃ3を出力する。したがって、この場合のフィルタ出力は、Ｃ-1×Ｄ4＋（Ｃ-3＋Ｃ-2＋Ｃ0＋Ｃ2＋Ｃ3）×Ｄ5＋Ｃ1×Ｄ6となる。
【００４２】
ライン６がセンタータップの場合、係数切替部１０５で無効データにかかる係数Ｃ-3を０に切り替え、係数切替部１０４でセンタータップに対して上記係数に対称であるＣ3を０に切り替えて出力する。係数加算部１０６では０に切り替えた係数をＣ0に加算し、Ｃ-3＋Ｃ0＋Ｃ3を出力する。したがって、この場合のフィルタ出力は、Ｃ-2×Ｄ4＋Ｃ-1×Ｄ5＋（Ｃ-3＋Ｃ0＋Ｃ3）×Ｄ6＋Ｃ1×Ｄ7＋Ｃ2×Ｄ8となる。
【００４３】
ライン７がセンタータップの場合、係数切替部１０４ではＣ3、Ｃ2、Ｃ1を出力し、係数切替部１０５ではＣ-3、Ｃ-2、Ｃ-1を出力する。係数加算部１０６ではＣ0を出力する。したがって、この場合のフィルタ出力は、Ｃ-3×Ｄ4＋Ｃ-2×Ｄ5＋Ｃ-1×Ｄ6＋Ｃ0×Ｄ7＋Ｃ1×Ｄ8＋Ｃ2×Ｄ9＋Ｃ3×Ｄ10となる。以下、ライン８、ライン９、ライン１０がセンタータップの場合も同様である。
【００４４】
ライン１１がセンタータップの場合、係数切替部１０４で無効データにかかる係数Ｃ3を０に切り替え、係数切替部１０５でセンタータップに対して上記係数に対称であるＣ-3を０に切り替えて出力する。係数加算部１０６では０に切り替えた係数をＣ0に加算し、Ｃ-3＋Ｃ0＋Ｃ3を出力する。したがって、この場合のフィルタ出力は、Ｃ-2×Ｄ9＋Ｃ-1×Ｄ10＋（Ｃ-3＋Ｃ0＋Ｃ3）×Ｄ11＋Ｃ1×Ｄ12＋Ｃ2×Ｄ13となる。
【００４５】
ライン１２がセンタータップの場合、係数切替部１０４で無効データにかかる係数Ｃ3、Ｃ2を０に切り替え、係数切替部１０５でセンタータップに対して上記係数に対称であるＣ-3、Ｃ-2を０に切り替えて出力する。係数加算部１０６では０に切り替えた係数をＣ0に加算し、Ｃ-3＋Ｃ-2＋Ｃ0＋Ｃ2＋Ｃ3を出力する。したがって、この場合のフィルタ出力は、Ｃ-1×Ｄ11＋（Ｃ-3＋Ｃ-2＋Ｃ0＋Ｃ2＋Ｃ3）×Ｄ12＋Ｃ1×Ｄ13となる。
【００４６】
ライン１３がセンタータップの場合、係数切替部１０４で無効データにかかる係数Ｃ3、Ｃ2、Ｃ1を０に切り替え、係数切替部１０５でセンタータップに対して上記係数に対称であるＣ-3、Ｃ-2、Ｃ-1を０に切り替えて出力する。係数加算部１０６では０に切り替えた係数をＣ0に加算し、Ｃ-3＋Ｃ-2＋Ｃ-1＋Ｃ0＋Ｃ1＋Ｃ2＋Ｃ3を出力する。したがって、この場合のフィルタ出力は、（Ｃ-3＋Ｃ-2＋Ｃ-1＋Ｃ0＋Ｃ1＋Ｃ2＋Ｃ3）×Ｄ13となる。
【００４７】
このように本実施形態のデジタルフィルタによれば、奇数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数および第２群の係数を０に切り替えるとともに、第１群の係数および第２群の係数をセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部において、回路規模を増大させることなく係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができる。
【００４８】
（第２の実施の形態）
図３は、本発明の第２の実施形態であるデジタルフィルタの概略構成を示すブロック図である。図３に示す垂直方向６タップのデジタルフィルタは、入力端子３０１と、データ生成部３０２と、係数生成部３０３と、係数切替部３０４、３０５と、係数加算部３０６、３０７と、乗算回路３０８、３０９，３１０、３１１、３１２、３１３と、加算器３１４と、出力端子３１５とから構成される。
【００４９】
図３において、入力端子３０１からの入力信号は順次データ生成部３０２に入力され、データ生成部３０２は入力信号を順次均等な時間で遅延させてＤ-3、Ｄ-2、Ｄ-1、Ｄ1、Ｄ2、Ｄ3までの連続する６ライン分のデータを同時に出力する。係数生成部３０３はＣ-3、Ｃ-2、Ｃ-1、Ｃ1、Ｃ2、Ｃ3の６タップ分の係数を出力する。
【００５０】
係数切替部３０４、３０５は、無効データにかかる係数（例えばＣ-3、Ｃ-2：第１群）、および６タップの対称軸である３タップ目あるいは４タップ目に対してその係数に対称な係数（例えばＣ3、Ｃ2：第２群）を０に、それ以外の場合には係数生成部３０３から出力される係数に切り替えて出力する。
【００５１】
係数加算部３０６は、係数切替部３０４で０に切り替えた係数（例えばＣ3、Ｃ2）を３タップ目（第２のセンタータップ）の係数であるＣ1に加算する。係数加算部３０７は、係数切替部３０５で０に切り替えた係数（例えばＣ-3、Ｃ-2）を４タップ目（第１のセンタータップ）の係数であるＣ-1に加算する。以上より得られた６タップ分のデータと、６タップ分の係数はそれぞれタップごとに乗算回路３０８、３０９、３１０、３１１、３１２、３１３で乗算処理される。各乗算回路からの出力は加算回路３１４で加算処理され、出力端子３１５から６タップのフィルタ処理結果として出力される。
【００５２】
図４に、図３のデジタルフィルタの動作を示す。ここでは、１６ラインの画像データに対する６タップのフィルタ処理の動作を示すものである。
【００５３】
ライン４およびライン５がセンタータップの場合、係数切替部３０５で無効データにかかる係数Ｃ-3、Ｃ-2を０に切り替え、係数切替部３０４でセンタータップに対して上記係数に対称であるＣ3、Ｃ2を０に切り替え出力する。係数加算部３０７では係数切替部３０５で０に切り替えた係数をＣ-1に加算し、Ｃ-3＋Ｃ-2＋Ｃ-1を出力する。係数加算部３０６では係数切替部３０４で０に切り替えた係数をＣ1に加算し、Ｃ1＋Ｃ2＋Ｃ3を出力する。したがって、この場合のフィルタ出力は、（Ｃ-3＋Ｃ-2＋Ｃ-1）×Ｄ4＋（Ｃ1＋Ｃ2＋Ｃ3）×Ｄ5となる。
【００５４】
ライン５およびライン６がセンタータップの場合、係数切替部３０５で無効データにかかる係数Ｃ-3を０に切り替え、係数切替部３０４でセンタータップに対して上記係数に対称であるＣ3を０に切り替えて出力する。係数加算部３０７では係数切替部３０５で０に切り替えた係数をＣ-1に加算し、Ｃ-3＋Ｃ-1を出力する。係数加算部３０６では係数切替部３０４で０に切り替えた係数をＣ1に加算し、Ｃ1＋Ｃ3を出力する。したがって、この場合のフィルタ出力は、Ｃ-2×Ｄ4＋（Ｃ-3＋Ｃ-1）×Ｄ5＋（Ｃ1＋Ｃ3）×Ｄ6＋Ｃ2×Ｄ7となる。
【００５５】
ライン６およびライン７がセンタータップの場合、係数切替部３０５ではＣ-3、Ｃ-2を出力し、係数切替部３０４ではＣ3、Ｃ2を出力する。係数加算部３０７ではＣ-1を出力し、係数加算部３０６ではＣ1を出力する。したがって、この場合のフィルタ出力は、Ｃ-3×Ｄ4＋Ｃ-2×Ｄ5＋Ｃ-1×Ｄ6＋Ｃ1×Ｄ7＋Ｃ2×Ｄ8＋Ｃ3×Ｄ9となる。以下、ライン７およびライン８、ライン８およびライン9、ライン９およびライン１０、ライン１０およびライン１１がセンタータップの場合も同様である。
【００５６】
ライン１１およびライン１２がセンタータップの場合、係数切替部３０４で無効データにかかる係数Ｃ3を０に切り替え、係数切替部３０５でセンタータップに対して上記係数に対称であるＣ-3を０に切り替えて出力する。係数加算部３０６では係数切替部３０４で０に切り替えた係数をＣ1に加算し、Ｃ1＋Ｃ3を出力する。係数加算部３０７では係数切替部３０５で０に切り替えた係数をＣ-1に加算し、Ｃ-3＋Ｃ-1を出力する。したがって、この場合のフィルタ出力は、Ｃ-2×Ｄ10＋（Ｃ-3＋Ｃ-1）×Ｄ11＋（Ｃ1＋Ｃ3）×Ｄ12＋Ｃ2×Ｄ13となる。
【００５７】
ライン１２およびライン１３がセンタータップの場合、係数切替部３０４で無効データにかかる係数Ｃ3、Ｃ2を０に切り替え、係数切替部３０５でセンタータップに対して上記係数に対称であるＣ-3、Ｃ-2を０に切り替え出力する。係数加算部３０６では係数切替部３０４で０に切り替えた係数をＣ1に加算し、Ｃ1＋Ｃ2＋Ｃ3を出力する。係数加算部３０７では係数切替部３０５で０に切り替えた係数をＣ-1に加算し、Ｃ-3＋Ｃ-2＋Ｃ-1を出力する。したがって、この場合のフィルタ出力は、（Ｃ-3＋Ｃ-2＋Ｃ-1）×Ｄ12＋（Ｃ1＋Ｃ2＋Ｃ3）×Ｄ13となる。
【００５８】
このように本実施形態のデジタルフィルタによれば、偶数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数および第２群の係数を０に切り替えるとともに、第１群の係数を第１のセンタータップの係数に加算し、第２群の係数を第２のセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部において、回路規模を増大させることなく係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができる。
【００５９】
（第３の実施の形態）
図５は、本発明の第３の実施形態であるデジタルフィルタの概略構成を示すブロック図である。図５に示す垂直方向7タップのデジタルフィルタは、入力端子５０１と、データ生成部５０２と、加算回路５０３、５０４、５０５と、係数生成部５０６と、係数切替部５０７と、係数加算部５０８と、乗算回路５０９、５１０、５１１，５１２と、加算器５１３と、出力端子５１４とから構成される。
【００６０】
図５において、入力端子５０１からの入力信号は順次データ生成部５０２に入力され、データ生成部５０２は入力信号を順次均等な時間で遅延させてＤ-3、Ｄ-2、Ｄ-1、Ｄ0、Ｄ1、Ｄ2、Ｄ3までの連続する７ライン分のデータを同時に出力する。
【００６１】
加算回路５０３、５０４、５０５は、それぞれ７タップの対称軸である４タップ目（センタータップ）に対して対称なデータ同士（第１群と第２群）を加算処理してＤ3＋Ｄ-3、Ｄ2＋Ｄ-2、Ｄ1＋Ｄ-1を出力する。係数生成部５０６は、７タップの対称軸である４タップ目までの係数としてＣ0、Ｃ1、Ｃ2、Ｃ3を出力する。
【００６２】
係数切替部５０７は、無効データにかかる係数（例えばＣ3、Ｃ2、Ｃ1：第１群）を０に、それ以外の場合には係数生成部５０６から出力される係数に切り替えて出力する。係数加算部５０８は、係数切替部５０７で０に切り替えた係数（例えばＣ3、Ｃ2、Ｃ1）を二倍して４タップ目（センタータップ）の係数であるＣ0に加算する。以上より得られた４タップ分のデータと、４タップ分の係数はそれぞれタップごとに乗算回路５０９、５１０、５１１、５１２で乗算処理される。各乗算回路からの出力は加算回路５１３で加算処理され、出力端子５１４から７タップのフィルタ処理結果として出力される。
【００６３】
図５のデジタルフィルタの動作は、図２において係数の対称性からＣ-3＝Ｃ3、Ｃ-2＝Ｃ2、Ｃ-1＝Ｃ1とした場合と同様の動作となる。
【００６４】
このように本実施形態のデジタルフィルタによれば、奇数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数を０に切り替えるとともに、第１群の係数を二倍してセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部における係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができるとともに、回路規模を縮小することができる。
【００６５】
（第４の実施の形態）
図６は、本発明の第４の実施形態であるデジタルフィルタの概略構成を示すブロック図である。図６に示す垂直方向６タップのデジタルフィルタは、入力端子６０１と、データ生成部６０２と、加算回路６０３、６０４、６０５と、係数生成部６０６と、係数切替部６０７と、係数加算部６０８と、乗算回路６０９、６１０、６１１と、加算器６１２と、出力端子６１３とから構成される。
【００６６】
図６において、入力端子６０１からの入力信号は順次データ生成部６０２に入力され、データ生成部６０２は入力信号を順次均等な時間で遅延させてＤ-3、Ｄ-2、Ｄ-1、Ｄ1、Ｄ2、Ｄ3までの連続する６ライン分のデータを同時に出力する。
【００６７】
加算回路６０３、６０４、６０５は、それぞれ６タップの対称軸である3タップ目あるいは４タップ目に対して対称なデータ同士（第１群と第２群）を加算処理してＤ3＋Ｄ-3、Ｄ2＋Ｄ-2、Ｄ1＋Ｄ-1を出力する。係数生成部６０６は、６タップの対称軸である３タップ目までの係数としてＣ1、Ｃ2、Ｃ3を出力する。
【００６８】
係数切替部６０７は、無効データにかかる係数（例えばＣ3、Ｃ2：第１群）を０に、それ以外の場合には係数生成部６０６から出力される係数に切り替えて出力する。係数加算部６０８は、係数切替部６０７で０に切り替えた係数（例えばＣ3、Ｃ2）を二倍して３タップ目（センタータップ）の係数であるＣ1に加算する。以上より得られた３タップ分のデータと、３タップ分の係数はそれぞれタップごとに乗算回路６０９、６１０、６１１で乗算処理される。各乗算回路からの出力は加算回路６１２で加算処理され、出力端子６１３から６タップのフィルタ処理結果として出力される。
【００６９】
図６のデジタルフィルタの動作は、図４において係数の対称性からＣ-3＝Ｃ3、Ｃ-2＝Ｃ2、Ｃ-1＝Ｃ1とした場合と同様の動作となる。
【００７０】
このように本実施形態のデジタルフィルタによれば、偶数個の入力データの少なくとも１つが無効である場合に、無効の入力データに対応する第１群の係数を０に切り替えるとともに、第１群の係数を二倍してセンタータップの係数に加算することにより、無効データがデジタルフィルタに入力される画面端部における係数の対称性を維持することができ、画面端部における所望の周波数特性および位相特性を実現することができるとともに、回路規模を縮小することができる。
【００７１】
（第５の実施の形態）
図７は、本発明の第５の実施形態であるデジタルフィルタの概略構成を示すブロック図である。図７に示す垂直方向7タップのデジタルフィルタは、入力端子７０１、７０２と、データ生成部７０３と、加算回路７０４、７０５、７０６と、係数生成部７０７と、係数切替部７０８と、係数加算部７０９と、乗算回路７１０，７１１，７１２，７１３と、加算器７１４と、出力端子７１５とから構成される。
【００７２】
図７において、入力端子７０１からの入力信号は、入力端子７０２から入力される有効データか無効データかを識別する識別信号と同時に順次データ生成部７０３に入力され、データ生成部７０３は識別信号をもとに有効データである入力信号を順次均等な時間で遅延させてＤ-3、Ｄ-2、Ｄ-1、Ｄ0、Ｄ1、Ｄ2、Ｄ3までの連続する７ライン分のデータを同時に出力する。これにより、連続する７ライン分のデータは常に有効データとなる。加算回路７０４、７０５、７０６はそれぞれ７タップの対称軸である４タップ目に対して対称なデータ同士を加算処理してＤ3＋Ｄ-3、Ｄ2＋Ｄ-2、Ｄ1＋Ｄ-1を出力する。係数生成部７０７は７タップの対称軸である４タップ目までの係数としてＣ0、Ｃ1、Ｃ2、Ｃ3を出力する。
【００７３】
係数切替部７０８は、無効データにかかる係数（例えばＣ3、Ｃ2、Ｃ1）を０に、それ以外の場合には係数生成部７０７から出力される係数に切り替えて出力する。係数加算部７０９は、係数切替部７０８で０に切り替えた係数（例えばＣ3、Ｃ2、Ｃ1）を二倍して４タップ目の係数であるＣ0に加算する。以上より得られた４タップ分のデータと、４タップ分の係数はそれぞれタップごとに乗算回路７１０、７１１、７１２、７１３で乗算処理される。各乗算回路からの出力は加算回路７１４で加算処理され、出力端子７１５から７タップのフィルタ処理結果として出力される。
【００７４】
図８は、図７のデジタルフィルタの動作例を示す図である。ここでは、有効データと無効データが混在する１６ラインの画像データに対する７タップのフィルタ処理の動作を示す。入力端子７０１からの入力信号は入力端子７０２から入力される有効データか無効データかを識別する識別信号と同時に順次データ生成部７０３に入力され、識別信号をもとに有効データである入力信号を順次均等な時間で遅延させて連続する７ライン分の有効データを同時に出力する。
【００７５】
ライン４がセンタータップの場合、係数切替部７０８で無効データにかかる係数Ｃ3、Ｃ2、Ｃ1を０に切り替え出力する。係数加算部７０９では０に切り替えた係数を二倍してＣ0に加算し、Ｃ0＋２×Ｃ1＋２×Ｃ2＋２×Ｃ3を出力する。したがって、この場合のフィルタ出力は、（Ｃ0＋２×Ｃ1＋２×Ｃ2＋２×Ｃ3）×Ｄ4となる。
【００７６】
ライン５がセンタータップの場合、係数切替部７０８で無効データにかかる係数Ｃ3、Ｃ2を０に切り替えて出力する。係数加算部７０９では０に切り替えた係数を二倍してＣ0に加算し、Ｃ0＋２×Ｃ2＋２×Ｃ3を出力する。したがって、この場合のフィルタ出力は、Ｃ1×（Ｄ4＋Ｄ6）＋（Ｃ0＋２×Ｃ2＋２×Ｃ3）×Ｄ5となる。
【００７７】
ライン６がセンタータップの場合、係数切替部７０８で無効データにかかる係数Ｃ3を０に切り替えて出力する。係数加算部７０９では０に切り替えた係数を二倍してＣ0に加算し、Ｃ0＋２×Ｃ3を出力する。したがって、この場合のフィルタ出力は、Ｃ2×（Ｄ5＋Ｄ8）＋Ｃ1×（Ｄ4＋Ｄ9）＋（Ｃ0＋２×Ｃ3）×Ｄ6となる。
【００７８】
ライン７がセンタータップの場合、無効データに対する処理となるため省略する。以下、ライン１１がセンタータップの場合も同様である。
【００７９】
ライン８がセンタータップの場合、係数切替部７０８でＣ3、Ｃ2、Ｃ1を出力する。係数加算部７０９ではＣ0を出力する。したがって、この場合のフィルタ出力は、Ｃ3×（Ｄ4＋Ｄ12）＋Ｃ2×（Ｄ5＋Ｄ10）＋Ｃ1×（Ｄ6＋Ｄ9）＋Ｃ0×Ｄ8となる。以下、ライン９がセンタータップの場合も同様である。
【００８０】
ライン１０がセンタータップの場合、係数切替部７０８で無効データにかかる係数Ｃ3を０に切り替えて出力する。係数加算部７０９では０に切り替えた係数を二倍してＣ0に加算し、Ｃ0＋２×Ｃ3を出力する。したがって、この場合のフィルタ出力は、Ｃ2×（Ｄ8＋Ｄ13）＋Ｃ1×（Ｄ9＋Ｄ12）＋（Ｃ0＋２×Ｃ3）×Ｄ10となる。
【００８１】
ライン１２がセンタータップの場合、係数切替部７０８で無効データにかかる係数Ｃ3、Ｃ2を０に切り替えて出力する。係数加算部７０９では０に切り替えた係数を二倍してＣ0に加算し、Ｃ0＋２×Ｃ2＋２×Ｃ3を出力する。したがって、この場合のフィルタ出力は、Ｃ1×（Ｄ10＋Ｄ13）＋（Ｃ0＋２×Ｃ2＋２×Ｃ3）×Ｄ12となる。
【００８２】
ライン１３がセンタータップの場合、係数切替部７０８で無効データにかかる係数Ｃ3、Ｃ2、Ｃ1を０に切り替え出力する。係数加算部７０９では０に切り替えた係数を二倍してＣ0に加算し、Ｃ0＋２×Ｃ1＋２×Ｃ2＋２×Ｃ3を出力する。したがって、この場合のフィルタ出力は、（Ｃ0＋２×Ｃ1＋２×Ｃ2＋２×Ｃ3）×Ｄ13となる。
【００８３】
このように本実施形態のデジタルフィルタによれば、有効データの間に少なくとも１つの無効データがあるデータに対するフィルタ処理を行なう場合でも、その無効データを除く有効データのみでフィルタ処理を行なうことができる。
【００８４】
上記実施形態においては、６タップまたは７タップについての説明を行ったが、タップ数は特に限定するものではなく、高次のフィルタになるほど本発明の効果である画面端部のフィルタ処理における周波数特性および位相特性の改善効果が顕著に現れる。
【００８５】
また、上記実施形態においては、垂直方向のフィルタ処理についての説明を行ったが、水平方向のフィルタ処理や、水平方向および垂直方向の二次元フィルタ処理、さらに時間軸を考慮したフィールド方向の三次元フィルタ処理についても同様の効果を得ることができる。
【００８６】
また、上記実施形態においては、無効データにかかる係数を０に切り替え、その切り替えた係数をＮタップの対称軸となる係数に加算する手段としているが、代替手段として、無効データにかかる係数をあらかじめＮタップの対称軸となる係数に加算した係数をレジスタなどの記憶回路に用意しておき、逐次切り替えて読み出すことは当業者にとって容易に実現可能である。
【００８７】
さらに、上記実施形態においては、ハードウェアを意識した説明を行ったが、ソフトウェアにおけるフィルタ処理においても同様の効果を得ることができる。
【産業上の利用可能性】
【００８８】
本発明のデジタルフィルタは、画像や映像の画面端部においても所望の周波数特性および位相特性を維持できることを特徴とし、放送方式変換、リサイズ処理、輪郭補正処理等に有用である。また、音響分野におけるフィルタ処理にも応用することができる。
【図面の簡単な説明】
【００８９】
【図１】本発明の第1の実施形態であるデジタルフィルタの概略構成を示すブロック図
【図２】図1のデジタルフィルタの動作例を示す図
【図３】本発明の第２の実施形態であるデジタルフィルタの概略構成を示すブロック図
【図４】図３のデジタルフィルタの動作例を示す図
【図５】本発明の第３の実施形態であるデジタルフィルタの概略構成を示すブロック図
【図６】本発明の第４の実施形態であるデジタルフィルタの概略構成を示すブロック図
【図７】本発明の第５の実施形態であるデジタルフィルタの概略構成を示すブロック図
【図８】図７のデジタルフィルタの動作例を示す図
【図９】従来のデジタルフィルタの概略構成を示すブロック図
【図１０】図９のデジタルフィルタの動作例を示す図
【符号の説明】
【００９０】
１０１  入力端子
１０２  データ生成部
１０３  係数生成部
１０４、１０５  係数切替部
１０６  係数加算部
１０７〜１１３  乗算回路
１１４  加算器
１１５  出力端子
【図１】
2006086812.tif 000003
【図２】
2006086812.tif 000004
【図３】
2006086812.tif 000005
【図４】
2006086812.tif 000006
【図５】
2006086812.tif 000007
【図６】
2006086812.tif 000008
【図７】
2006086812.tif 000009
【図８】
2006086812.tif 000010
【図９】
2006086812.tif 000011
【図１０】
2006086812.tif 000012