(57)【要約】【課題】ゲート絶縁耐圧の低下の抑制と低コスト化との両立が図られた絶縁ゲート型半導体装置およびその製造方法を提供すること。【解決手段】まず，ＣＺバルク基板１０を用意する（ａ）。次に，イオン注入や熱拡散処理等を行うことにより，Ｐ- 拡散層４１およびＮ+ 拡散層３１を形成する（ｂ）。さらに，反応性イオンエッチングにより，ゲートトレンチ２１を形成する（ｃ）。次に，ＣＶＤ法により，ゲートトレンチ２１の壁面におよそ１．０×１０18ａｔｏｍｓ／ｃｍ3 の炭素を含有するゲート絶縁膜２４を形成し，その後，アニール処理を行う（ｄ）。これにより，ＣＺバルク基板１０とゲート絶縁膜２４との界面付近に低欠陥領域が形成される。【選択図】            図２
2006339478.tif 000002
【特許請求の範囲】
【請求項１】
ＣＺ法（チョクラルスキー法）により作製されたシリコン基板からなる絶縁ゲート型半導体装置の製造方法において，
前記シリコン基板の表面に，炭素含有量が１．０×１０17ａｔｏｍｓ／ｃｍ3 以上のゲート絶縁膜を形成する絶縁膜形成工程と，
前記絶縁膜形成工程後に，アニール処理を行うアニール工程とを含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
【請求項２】
ＣＺ法（チョクラルスキー法）により作製されたシリコン基板からなる絶縁ゲート型半導体装置の製造方法において，
前記シリコン基板の表面に，炭素濃度が前記シリコン基板の酸素濃度よりも高いゲート絶縁膜を形成する絶縁膜形成工程と，
前記絶縁膜形成工程後に，アニール処理を行うアニール工程とを含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
【請求項３】
請求項１または請求項２に記載する絶縁ゲート型半導体装置の製造方法において，
絶縁膜形成工程では，炭素系有機物を材料ガスとし，ＣＶＤ法（化学的気相成長法）によって絶縁膜を成膜することを特徴とする絶縁ゲート型半導体装置の製造方法。
【請求項４】
ＣＺ法（チョクラルスキー法）により作製されたシリコン基板からなる絶縁ゲート型半導体装置において，
ゲート電極領域と，
前記シリコン基板と接するとともに，前記ゲート電極領域と前記シリコン基板とを絶縁するゲート絶縁膜とを有し，
前記ゲート絶縁膜は，炭素含有量が１．０×１０17ａｔｏｍｓ／ｃｍ3 以上の絶縁膜として形成され，その後のアニール処理によってなることを特徴とする絶縁ゲート型半導体装置。
【請求項５】
ＣＺ法（チョクラルスキー法）により作製されたシリコン基板からなる絶縁ゲート型半導体装置において，
ゲート電極領域と，
前記シリコン基板と接するとともに，前記ゲート電極領域と前記シリコン基板とを絶縁するゲート絶縁膜とを有し，
前記ゲート絶縁膜は，その炭素濃度が前記シリコン基板の酸素濃度よりも高い絶縁膜として形成され，その後のアニール処理によってなることを特徴とする絶縁ゲート型半導体装置。
【請求項６】
請求項４または請求項５に記載する絶縁ゲート型半導体装置において，
前記ゲート絶縁膜は，炭素系有機物を材料ガスとし，ＣＶＤ法（化学的気相成長法）によって成膜された絶縁膜であることを特徴とする絶縁ゲート型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，絶縁ゲート型半導体装置およびその製造方法に関する。さらに詳細には，ＣＺ法によって製造されたシリコン基板の表面部分に半導体デバイスを形成する絶縁ゲート型半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来から，パワーデバイス用の絶縁ゲート型半導体装置として，トレンチゲート構造を有するトレンチゲート型半導体装置が提案されている。このトレンチゲート型半導体装置では，一般的に高いゲート絶縁耐圧を確保するため，トレンチの側壁に沿って１００ｎｍ程度の厚さのゲート絶縁膜を形成する。このゲート絶縁膜は，通常，パイロ酸化あるいはドライ酸化等の熱酸化処理によって形成される。
【０００３】
ところで，ゲート絶縁膜の膜厚を厚く形成しようとすると，トレンチの側壁近傍に存在する酸素析出物のゲート絶縁膜内部への取り込み率が増大する。この酸素析出物は，ゲート絶縁膜中のウィークスポットとなり，ゲート絶縁耐圧の低下を引き起こす。そこで，ゲート絶縁膜の特性を劣化させないためには，ゲート絶縁膜が形成される素子領域において，ウェハ中の初期酸素濃度が１．０×１０16ａｔｏｍｓ／ｃｍ3 以下であることが望ましい。
【０００４】
この問題を解決する半導体基板には，ＦＺ法（Floating Zone method：以下，ＦＺ法により製造されたウェハを「ＦＺウェハ」とする）によって製造されたウェハがある（例えば，特許文献１）。ＦＺウェハは，製造工程において石英るつぼを使用しないため，その酸素濃度が１．０×１０16ａｔｏｍｓ／ｃｍ3 以下と非常に低い。
【０００５】
また，ＣＺ法（CZochralski method：以下，ＣＺ法により製造されたウェハを「ＣＺウェハ」とする）によって製造されたウェハは，酸素濃度が１．０×１０17ａｔｏｍｓ／ｃｍ3 以上であるため，ゲート絶縁膜を熱酸化処理によって形成するには不適切である。そこで，このウェハを使用する際には，シリコン基板の表面上に所望の厚さのエピタキシャル層を形成することにより低酸素濃度領域を確保している。
【特許文献１】特開２００４−１０３８８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら，前記した従来の技術には次のような問題があった。すなわち，ＦＺウェハは，機械的強度が低く，ウェハの割れやスリップが発生しやすいという問題がある。また，パワーデバイス用の半導体素子を製造する上で，ウェハサイズの大口径化が要請される。しかしながら，ＣＺウェハでは直径が約２００ｍｍのウェハが一般的であるのに対し，ＦＺウェハでは直径が約１５０ｍｍのウェハが主流である。また，ＦＺウェハは，ＣＳウェハと比較して，生産のスループットが低く，ウェハそのものが非常に高価である。
【０００７】
また，ＣＺウェハでは，ＦＺウェハと比較して，機械的強度の向上およびウェハサイズの大口径化を図ることができる。しかしながら，ＣＺウェハでは，高酸素濃度のウェハ上にエピタキシャル成長による低欠陥層（エピタキシャル層）を形成する必要がある。そのため，製造工程が複雑であり，結果として生産のスループットの低下やコストアップの要因となっている。
【０００８】
この他，水素雰囲気中での１２００℃前後のアニール処理（水素アニール処理）によりウェハ表面の酸素を外方拡散させ，ウェハの表面に低欠陥層（ＤＺ層）を形成する方法が知られている。しかしながら，水素アニール処理を行う際には，別途に専用装置を設ける必要がある。そのため，製造が複雑になることに加え，イニシャルコストのコストアップを招く。
【０００９】
本発明は，前記した従来の絶縁ゲート型半導体装置が有する問題点を解決するためになされたものである。すなわちその課題とするところは，ゲート絶縁耐圧の低下の抑制と低コスト化との両立が図られた絶縁ゲート型半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
この課題の解決を目的としてなされた絶縁ゲート型半導体装置の製造方法は，ＣＺ法により作製されたシリコン基板からなる絶縁ゲート型半導体装置の製造方法であって，そのシリコン基板の表面に炭素含有量が１．０×１０18ａｔｏｍｓ／ｃｍ3 以上のゲート絶縁膜を形成する絶縁膜形成工程と，絶縁膜形成工程後に，アニール処理を行うアニール工程とを含むことを特徴としている。あるいは，シリコン基板の表面に，炭素濃度がシリコン基板の酸素濃度よりも高いゲート絶縁膜を形成する絶縁膜形成工程と，絶縁膜形成工程後に，アニール処理を行うアニール工程とを含むことを特徴としている。
【００１１】
すなわち，本発明の製造方法は，ＣＺ法（ＭＣＺ法を含む）により作製されたシリコン基板（ＣＺウェハ）を出発基板としている。そのため，本発明の製造方法によって製造される絶縁ゲート型半導体装置は，ＦＺウェハと比較して，機械的強度が高く，シリコン基板そのものが安価である。
【００１２】
また，ゲート絶縁膜形成工程にて，ＣＺウェハの表面に炭素を意図的に含んだゲート絶縁膜を形成し，その後，アニール工程にてアニール処理を行う。アニール処理は，ゲート電極の形成等を兼ねる処理であってもよい。ゲート絶縁膜の炭素濃度は，シリコン基板の酸素濃度と同等かそれ以上であればよい。一般的に，ＣＺウェハの酸素濃度は，１．０×１０17ａｔｏｍｓ／ｃｍ3 以上であるため，１．０×１０17ａｔｏｍｓ／ｃｍ3 以上の炭素を含有していれば適用可能である。このように所定量以上の炭素を含有するゲート絶縁膜をＣＺウェハの表面に形成することで，ゲート絶縁膜と近接する領域にて酸素析出物が除去される。つまり，ゲート絶縁膜の形成後のアニール処理中に，ＣＺウェハ中の酸素析出物がゲート絶縁膜中の炭素により還元・除去（ＳｉＯX ＋Ｃ→Ｓｉ＋ＣＯ↑）される。そのため，ゲート絶縁膜とＣＺウェハとの界面近傍では，酸素析出欠陥が極めて少ない低欠陥領域が形成される。
【００１３】
従って，ＣＺウェハの表面にゲート絶縁膜を形成した場合であっても，ゲート絶縁耐圧の低下が回避される。また，エピタキシャル層を形成することなく低欠陥領域が形成されるため，製造プロセスが簡素であるとともにコストアップおよびスループットの低下を抑制することができる。
【００１４】
高炭素濃度のゲート絶縁膜を形成するには，炭素系有機物を材料ガスとし，ＣＶＤ法（化学的気相成長法）によって絶縁膜を成膜するとよりよい。炭素系有機物としては，例えばＴＥＯＳが適用可能である。ＣＶＤ法による絶縁膜は，シリコン基板上に堆積したものであり，シリコン基板の消費を伴う熱酸化膜と比較して酸素析出物の取り込みが少ない。よって，ゲート絶縁耐圧の高耐圧化を図ることができる。
【発明の効果】
【００１５】
本発明によれば，ＣＺウェハを出発基板とするため，機械的強度が高くかつ安価である。また，高炭素濃度のゲート絶縁膜を形成することで，ゲート絶縁膜とＣＺウェハとの界面近傍に低欠陥領域が形成される。そのため，ゲート絶縁耐圧の低下が回避される。また，エピタキシャル層等の低欠陥領域を形成することなく，ＣＺウェハ上に半導体デバイスが形成される。そのため，製造プロセスが簡素であるとともに生産のスループットが良い。従って，ゲート絶縁耐圧の低下の抑制と低コスト化との両立が図られた絶縁ゲート型半導体装置およびその製造方法が実現されている。
【発明を実施するための最良の形態】
【００１６】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。なお，本実施の形態は，ゲート電極への電圧印加によりコレクタ−エミッタ間の導通をコントロールするトレンチゲート型ＩＧＢＴ（Insulated Gate Bipolar Transistor）に本発明を適用したものである。
【００１７】
実施の形態に係る半導体装置１００は，図１の断面図に示す構造を有している。半導体装置１００では，半導体基板の上面側に，Ｎ+ エミッタ領域３１が設けられている。一方，下面側にはＰ+ コレクタ領域１１が設けられている。それらの間には上面側から順に，Ｐ- ベース領域４１およびＮ- ドリフト領域１２が設けられている。また，半導体基板の上面側の一部を掘り込むことによりＮ+ エミッタ領域３１およびＰ- ベース領域４１を貫通するゲートトレンチ２１が形成されている。ゲートトレンチ２１は，反応性イオンエッチングによって半導体基板の表面から掘り下げられたものであり，その深さはおよそ４．５μｍである。
【００１８】
また，ゲートトレンチ２１の内部には，多結晶シリコンのゲート電極２２が形成されている。そして，ゲート電極２２は，ゲートトレンチ２１の壁面に形成されているゲート絶縁膜２４を介して，Ｎ+ エミッタ領域３１およびＰ- ベース領域４１と対面している。すなわちゲート電極２２は，ゲート絶縁膜２４によりＮ+ エミッタ領域３１およびＰ- ベース領域４１から絶縁されている。ゲート絶縁膜２４は，トレンチゲート２１の壁面にＣＶＤ（Chemical Vapor Deposition）法によって堆積した層であり，その厚さはおよそ１００ｎｍである。ゲート絶縁膜２４の詳細については後述する。この他，半導体基板上には，層間絶縁膜５１，Ａｌ電極５２，パッシベーション保護膜５３等が形成されている。
【００１９】
このような構造を持つ半導体装置１００では，ゲート電極２２への電圧印加によりＰ- ベース領域４１にチャネル効果を生じさせ，もってＮ+ エミッタ領域３１とＰ+ コレクタ領域１１との間の導通をコントロールしている。
【００２０】
続いて，図１に示した半導体装置１００の製造プロセスについて，図２を基に説明する。まず，図２（ａ）に示すように，Ｎ型のＣＺバルク基板１０を用意する。ＣＺバルク基板１０の比抵抗は，およそ５０Ωｃｍである。また，ＣＺバルク基板１０中の酸素濃度は，およそ４．０×１０17ａｔｏｍｓ／ｃｍ3 である。なお，一般的にＣＺウェハの酸素濃度は，４．０×１０17ａｔｏｍｓ／ｃｍ3 から１５．０×１０17ａｔｏｍｓ／ｃｍ3 の範囲内であり，この範囲内であれば適用可能である。さらに，ＣＺバルク基板１０の表面には，フィールド酸化膜５０を形成する。
【００２１】
次に，イオン注入や熱拡散処理等を行うことにより，図２（ｂ）に示すように，Ｐ- 拡散層４１およびＮ+ 拡散層３１を形成する。Ｐ- 拡散層４１は図１中のＰ- ベース領域４１となる領域であり，Ｎ+ 拡散層３１は図１中のＮ+ エミッタ領域３１となる領域である。このとき，ＣＺバルク基板１０中に不純物として存在する格子間酸素は，熱処理により酸素析出物ＳｉＯX として析出する。すなわち，ＣＺバルク基板１０内に酸素析出欠陥が生じる。
【００２２】
次に，反応性イオンエッチングにより，図２（ｃ）に示すように，Ｎ+ 拡散層３１およびＰ- 拡散層４１を貫通してその底部がＮ- 層１２にまで到達するゲートトレンチ２１を形成する。
【００２３】
次に，ＣＶＤ法により，図２（ｄ）に示すように，ゲートトレンチ２１の壁面に酸化膜２４を形成する（以下，ＣＶＤ法により製造された酸化膜を「ＣＶＤ酸化膜」とする）。具体的には，材料ガスとして，炭素系有機物からなるＳｉ（ＯＣ2 Ｈ5 ）4 （テトラエトシキシラン，略称「ＴＥＯＳ」），あるいはＳｉ（ＯＣＨ3 ）4 （テトラメトシキシラン）を用いた減圧ＣＶＤ法が適している。また，成膜条件は，成膜温度を７００℃，成膜圧力６０Ｐａ，ＴＥＯＳガスの流量を１５０ｓｃｃｍとした。このＣＶＤ酸化膜２４が図１中のゲート絶縁膜２４となる。ＣＶＤ酸化膜２４の成膜後は，１０分〜３０分のアニール処理（９００℃〜１０００℃）を行う。
【００２４】
この工程では，材料ガスとして炭素系有機化合物であるＴＥＯＳを用いることにより，およそ１．０×１０18ａｔｏｍｓ／ｃｍ3 の炭素を含有するＣＶＤ酸化膜を形成する。これらの炭素（Ｃ）は，成膜後のアニール処理によって，シリコン基板（ＣＺバルク基板１０）と酸化膜２４との界面近傍に存在する酸素析出物（ＳｉＯX ）を還元・除去する機能を有している（ＳｉＯX ＋Ｃ→Ｓｉ＋ＣＯ↑）。これにより，その界面近傍に低欠陥領域が形成され，ゲート絶縁膜２４に取り込まれる酸素析出欠陥が減少する。よって，ゲート絶縁耐圧の低下を回避することができる。
【００２５】
なお，ＣＶＤ酸化膜２４は，その炭素濃度がＣＺバルク基板１０の酸素濃度と同等もしくは高い値であれば酸素析出物を還元・除去する機能を十分に発揮できる。本形態では，ＣＺバルク基板１０の酸素濃度（４．０×１０17ａｔｏｍｓ／ｃｍ3 ）よりも高い炭素濃度（１．０×１０18ａｔｏｍｓ／ｃｍ3 ）となっている。
【００２６】
なお，ゲート絶縁膜は，ＣＶＤ酸化膜の単層構造に限るものではない。例えば，熱酸化膜とＣＶＤ酸化膜との積層構造であってもよい。すなわち，熱酸化処理により熱酸化膜を形成した後，ＣＶＤ酸化膜を堆積する。熱酸化膜を形成することにより，Ｓｉと酸化膜との界面安定性を図っている。この積層構造のゲート絶縁膜では，ＣＶＤ酸化膜中に１．０×１０19ａｔｏｍｓ／ｃｍ3 程度の炭素を含有させる。また，熱酸化膜の膜厚が厚すぎると酸素析出物の取り込みが顕著になり，耐圧が低下するおそれがある。そのため，熱酸化膜は４０ｎｍ以下であることが望ましい。
【００２７】
次に，ＣＶＤ法等により，図２（ｅ）に示すように，ゲートトレンチ２１内のスペースに対し，ゲート材２２を堆積する。具体的にゲート材２２の成膜条件としては，例えば反応ガスをＳｉＨ4 を含む混合ガスとし，成膜温度を５８０℃〜６４０℃とし，減圧ＣＶＤ法によって８００ｎｍ程度の膜厚のポリシリコン膜を形成する。このポリシリコン膜がゲート電極２２となる。なお，ゲート電極２２を形成する方法としては，Ｐ，Ｂ等の不純物を含むドープドポリシリコンを直接ゲートトレンチ２１内に堆積する方法の他，一旦高抵抗のノンドープポリシリコンを堆積させた後にその絶縁層に対して不純物を拡散させる方法がある。
【００２８】
その後，基板裏面に対してイオン注入や熱拡散処理等を行うことにより，図２（ｆ）に示すようにＰ+ 拡散層１１が形成される。Ｐ+ 拡散層１１は，図１中のＰ+ コレクタ領域１１となる領域である。最後に，層間絶縁膜５１，Ａｌ電極５２，パッシベーション保護膜５３等を形成することにより，図１に示したような半導体装置１００が作製される。
【００２９】
なお，半導体装置１００中のゲート絶縁膜２４の炭素濃度は，成膜後のアニール処理によって成膜直後の炭素濃度（１．０×１０18ａｔｏｍｓ／ｃｍ3 ）よりも低くなる。また，材料ガスとしてＳｉＨ4 ／Ｎ2 Ｏを用いると，成膜後の炭素濃度が１．０×１０16ａｔｏｍｓ／ｃｍ3 以下となる。そのため，還元される酸素析出物量が少なく，高耐圧化が見込めない。
【００３０】
続いて，意図的に炭素を含有させたゲート絶縁膜を有する半導体装置（本形態の半導体装置）と，通常の熱酸化によるゲート酸化膜を有する半導体装置（従来の半導体装置）とについて，それぞれ１００個ずつ用意し，各半導体装置のゲート絶縁耐圧を調査した。各半導体装置のゲート絶縁膜の膜厚は１００ｎｍである。
【００３１】
図３は，ＴＥＯＳを材料とするＣＶＤ酸化膜をゲート絶縁膜とし，ＣＺバルク基板（酸素濃度：１５．０×１０17ａｔｏｍｓ／ｃｍ3 ）上にＩＧＢＴデバイスを形成した半導体装置におけるゲート絶縁耐圧の分布を示している（本発明の実施形態）。また，図４は，ＣＺバルク基板上にエピタキシャル層（酸素濃度：１．０×１０16ａｔｏｍｓ／ｃｍ3 以下）を形成し，通常の熱酸化膜をゲート絶縁膜とし，エピタキシャル層上にＩＧＢＴデバイスを形成した半導体装置におけるゲート絶縁耐圧の分布を示している（従来の実施形態）。
【００３２】
今回の調査では，従来のＩＧＢＴデバイス（図４）の平均耐圧がおよそ６７．０Ｖであったのに対し，本形態のＩＧＢＴデバイス（図３）の平均耐圧がおよそ８１．３Ｖであった。この調査結果により，本形態のＩＧＢＴデバイスでは高耐圧化が図られることがわかる。また，良品率についても，従来のＩＧＢＴデバイスがおよそ９６．４％であったのに対し，本形態のＩＧＢＴデバイスは１００％まで向上した。すなわち，この調査結果により，本形態のＩＧＢＴデバイスは，従来のＩＧＢＴデバイスと比較して，高耐圧であるとともに歩留りがよいことがわかる。
【００３３】
なお，図５には，ＳｉＨ4 ／Ｎ2 Ｏを材料とするＣＶＤ酸化膜をゲート絶縁膜とし，高酸素濃度（１５．０×１０17ａｔｏｍｓ／ｃｍ3 ）のＣＺバルク基板にＩＧＢＴデバイスを形成した半導体装置におけるゲート絶縁耐圧の分布を示す。
【００３４】
この調査では，図３に示したＩＧＢＴデバイスと比較して，平均耐圧および良品率がともに著しく低下した。すなわち，炭素濃度が低いＣＶＤ酸化膜（炭素濃度：１．０×１０16ａｔｏｍｓ／ｃｍ3 ）では，ゲート絶縁耐圧の向上が望めない結果となった。従って，この調査結果により，ＣＶＤ酸化膜中の炭素がゲート絶縁耐圧の向上に寄与していることがわかる。
【００３５】
図６は，ゲート絶縁膜の経時絶縁破壊（Time Dependent Dielectric Breakdown：ＴＤＤＢ）試験を行い，長期信頼性を評価した結果を示している。本試験では，本発明の実施形態として，酸素濃度が高いもの（酸素濃度：１５．０×１０17ａｔｏｍｓ／ｃｍ3 ）と低いもの（４．０×１０17ａｔｏｍｓ／ｃｍ3 ）を用意し，ともにＣＺ基板にＣＶＤ酸化膜（炭素濃度：１．０×１０18ａｔｏｍｓ／ｃｍ3 ）を成膜したものを評価した。また，従来の実施形態として，ＣＺ基板にエピタキシャル層を形成し，そのエピタキシャル層に熱酸化膜（１．０×１０16ａｔｏｍｓ／ｃｍ3 ）を成膜したものを評価した。
【００３６】
この調査結果から，ＣＺ基板にＩＧＢＴデバイスを形成する本発明の実施形態であっても，エピタキシャル層にＩＧＢＴデバイスを形成する従来の実施形態と同等以上の信頼性があることがわかる。また，ＣＺ基板にＩＧＢＴデバイスを形成する本発明の実施形態であっても，ＣＺ基板自体の酸素濃度が低いほど信頼性が高いことがわかる。
【００３７】
以上詳細に説明したように本形態の半導体装置１００は，ＣＺバルク基板１０上に形成することとしている。そのため，ＦＺウェハを使用するものと比較して，機械的強度が高くかつ基板そのものが安価である。また，生産のスループットが高い。また，半導体装置１００は，ＣＺバルク基板１０上に直接形成される。つまり，エピタキシャル層を形成していない。そのため，製造プロセスがシンプルであり，エピタキシャル層の形成に伴うコストアップやスループットの低下は生じない。
【００３８】
また，本形態の半導体装置１００のゲート絶縁膜２４は，成膜直後でおよそ１．０×１０18ａｔｏｍｓ／ｃｍ3 の炭素を含有するように成膜される。このゲート絶縁膜２４内の炭素は，その後のアニール処理によって酸素析出物と還元反応を起こし，酸素析出物を除去する。そのため，ゲート絶縁膜２４とＣＺバルク基板１０との界面付近の領域では酸素析出欠陥が減少し，酸素析出欠陥の取り込み率が減少する。よって，ＣＺバルク基板１０上に半導体デバイスを形成したとしても，ゲート絶縁耐圧と信頼性は低下しない。従って，ゲート絶縁耐圧と信頼性の低下の抑制と低コスト化との両立が図られた絶縁ゲート型半導体装置およびその製造方法が実現している。
【００３９】
また，ＣＶＤ法によってなるゲート絶縁膜２４は，ＣＺバルク基板１０上に堆積したものであり，シリコン基板の消費を伴う熱酸化膜と比較して酸素析出物の取り込み量が極めて少ない。また，熱酸化膜の場合には，酸化膜の形成の雰囲気ガス中に炭素を含ませることで酸化種（Ｏ2 ，Ｈ2 Ｏ）が炭素の酸化によって減少してしまう。そのため，局所的に酸化レートが低下し，膜ムラが発生するおそれがある。よって，ＣＶＤ法によってゲート絶縁膜２４を形成することで，耐圧の低減の抑制をより確実に図ることができる。
【００４０】
また，本形態の半導体装置１００の製造方法は，水素アニール処理を行ってＣＺウェハ中に低欠陥領域を形成する方法と比較して，安全であるとともに設備投資が不要である。すなわち，既存の設備を利用して製造することができ，イニシャルコストのコストアップは生じない。よって，低コスト化と高耐圧化との両立を容易に図ることができる。
【００４１】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，各半導体領域については，Ｐ型とＮ型とを入れ替えてもよい。
【００４２】
また，本実施の形態では，トレンチゲート型の半導体装置の製造に本発明を適用しているが，これに限るものではない。例えば，プレーナ型の半導体装置に適用してもよい。
【００４３】
また，従来から炭素原子を意図的にゲート絶縁膜に含有させ，ホット・キャリア耐圧を向上させる技術が開示されている。しかしながら，これらの技術であっても高酸素濃度であるＣＺ基板に直接ゲート絶縁膜を成膜する記載はされていない。一般的に，高酸素濃度のＣＺ基板上に直接ゲート絶縁膜を成膜すると耐圧低下を招くと考えられている。そのため，酸素濃度が低いＦＺウェハ，あるいはエピタキシャル層を形成したＣＺウェハを使用することが一般的であり，ＣＺ基板に直接ゲート絶縁膜を成膜する点でこれらの技術と異なる。
【００４４】
また，従来からゲート絶縁膜としてＣＶＤ法によってなる酸化膜を成膜し，面方位の違いに起因する膜厚・膜質の不均一を解消する技術が開示されている。しかしながら，本発明では，膜厚・膜質の均一性の改善のみならず，耐圧低下の抑制，製造プロセスの簡素化低コスト化を目的としている。すなわち，本発明は，所定量の炭素を含有したゲート絶縁膜を，ＣＺ基板そのものと接するように成膜する点でこれらの技術と異なる。
【図面の簡単な説明】
【００４５】
【図１】実施の形態に係る半導体装置の構造を示す断面図である。
【図２】実施の形態に係る半導体装置の製造工程を示す図である。
【図３】実施の形態の半導体装置（ＣＺ基板の酸素濃度大）について，ゲート絶縁耐圧の分布を示す柱状グラフである。
【図４】従来の形態の半導体装置（ＣＺ基板上にエピタキシャル層）について，ゲート絶縁耐圧の分布を示す柱状グラフである。
【図５】従来の形態の半導体装置（酸化膜中の炭素濃度小）について，ゲート絶縁耐圧の分布を示す柱状グラフである。
【図６】ＴＤＤＢ特性の実験結果を示すグラフである。
【符号の説明】
【００４６】
１０    ＣＺバルク基板
１１    Ｐ+ コレクタ領域
１２    Ｎ- ドリフト領域
２１    トレンチ
２２    ゲート電極
２４    ゲート絶縁膜
３１    Ｎ+ エミッタ領域
４１    Ｐ- ベース領域
１００  半導体装置
【図１】
2006339478.tif 000003
【図２】
2006339478.tif 000004
【図３】
2006339478.tif 000005
【図４】
2006339478.tif 000006
【図５】
2006339478.tif 000007
【図６】
2006339478.tif 000008