(57)【要約】【課題】ハードウェア記述言語を用いたデジアナ混載回路のシミュレーションにおいて、ハードウェア記述言語で記述されたアナログ回路モジュール間での信号伝達を、各モジュールの入出力端子を用いて行い、モジュール間の接続検証も含めた高速なデジアナ混載シミュレーションをハードウェア記述言語のみの単一言語、単一シミュレータで実現可能とする。【解決手段】一つのアナログ出力信号に対し複数ビットの２進数に変換する２進化処理部１４を有しており、２進化されたアナログ信号を複数ビットのデジタル信号として入出力端子を介して信号伝達する機能を有し、また２進化された複数ビットのアナログ信号を実数値に復元する実数化処理部１６を有している。【選択図】図１
2006113796.tif 000002
【特許請求の範囲】
【請求項１】
ハードウェア記述言語を用いたデジタル・アナログ混載回路のシミュレーション方法において、入出力端子を介してアナログ信号値を伝達する場合、ハードウェア記述言語を用いたアナログ回路の一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程を有し、アナログ信号値を２進化する工程を有し、前記アナログ信号値を２進化する工程によって２進化されたアナログ信号値を前記複数ビットのデジタル端子に対応付ける工程によって対応付けられた入出力端子を介してアナログ信号値を伝達する工程を有するシミュレーション方法。
【請求項２】
ハードウェア記述言語を用いたデジタル・アナログ混載回路のシミュレーション方法において、ハードウェア記述言語を用いたアナログ回路からハードウェア記述言語を用いたアナログ回路へ入出力端子を介してアナログ信号値を伝達する場合、一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程を有し、出力側の前記ハードウェア記述言語を用いたアナログ回路内で出力するアナログ信号値を複数ビットの２進数に変換する工程を有し、前記複数ビットの２進数に変換する工程によって２進化されたアナログ信号値を、前記複数ビットのデジタル端子に対応付ける工程によって複数ビットのデジタル端子に対応付けられたアナログ入出力端子を介してアナログ信号値を伝達する工程を有し、受取側の前記ハードウェア記述言語を用いたアナログ回路内で前記複数ビットのデジタル端子に対応付けられたアナログ入出力端子を介してアナログ信号値を伝達する工程によって伝達された２進化されたアナログ信号値を実数値に復元する工程を有するシミュレーション方法。
【請求項３】
ハードウェア記述言語を用いたデジタル・アナログ混載回路のシミュレーション方法において、ハードウェア記述言語を用いたアナログ回路へアナログ波形を入力する場合、一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程を有し、入力するアナログ波形のアナログ信号値を特定の時間間隔で抽出し、前記抽出したアナログ信号値を複数ビットの２進数に変換する工程を有し、前記入力するアナログ波形を２進数に変換する工程によって得られた２進数のアナログ波形データを二次元レジスタに格納する工程を有し、シミュレーション時刻経過と同期して前記二次元レジスタに格納する工程によって二次元レジスタに格納された２進数のアナログ波形データを逐次読み出す工程を有し、前記一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程によって対応付けられたデジタル端子を介して前記二次元レジスタに格納された２進数のアナログ波形データを逐次読み出す工程によって読み出された２進数のアナログ波形データを伝達する工程を有するシミュレーション方法。
【請求項４】
ハードウェア記述言語を用いたデジタル・アナログ混載回路のシミュレーション方法において、ハードウェア記述言語を用いたアナログ回路からハードウェア記述言語を用いたデジタル回路へ入出力端子を介してアナログ信号値を伝達する場合、一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程を有し、出力側の前記ハードウェア記述言語を用いたアナログ回路内で出力するアナログ信号値を複数ビットの２進数に変換する工程を有し、前記複数ビットの２進数に変換する工程によって２進化されたアナログ信号値を前記複数ビットのデジタル端子に対応付ける工程によって複数ビットのデジタル端子に対応付けられたアナログ入出力端子を介してアナログ信号値を伝達する工程を有し、前記複数ビットのデジタル端子に対応付けられたアナログ入出力端子を介して伝達された２進化されたアナログ信号値を実数値に復元する工程を有し、前記実数値に復元する工程によって実数値に復元されたアナログ信号値を１ビットのアナログ／デジタル変換する工程を有し、前記１ビットのアナログ／デジタル変換する工程によって変換されたデジタル信号を前記ハードウェア記述言語を用いたデジタル回路へ伝達する工程を有するシミュレーション方法。
【請求項５】
ハードウェア記述言語を用いたデジタル・アナログ混載回路のシミュレーション方法において、ハードウェア記述言語を用いたデジタル回路からハードウェア記述言語を用いたアナログ回路へ入出力端子を介してアナログ信号値を伝達する場合、一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程を有し、出力側の前記ハードウェア記述言語を用いたデジタル回路から出力されるデジタル信号を１ビットのデジタル／アナログ変換する工程を有し、前記１ビットのデジタル／アナログ変換する工程によって得られたアナログ信号値を複数ビットの２進数に２進化する工程を有し、前記アナログ信号値を２進化する工程によって２進化されたアナログ信号値を前記一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程によって対応付けられたアナログ入出力端子を介してアナログ信号値を伝達する工程を有し、受取側の前記ハードウェア記述言語を用いたアナログ回路内で前記複数ビットのデジタル端子に対応付けられたアナログ入出力端子を介してアナログ信号値を伝達する工程によって伝達された２進化されたアナログ信号値を実数値に復元する工程を有するシミュレーション方法。
【請求項６】
ハードウェア記述言語を用いたデジタル・アナログ混載回路のシミュレーション方法において、ハードウェア記述言語を用いたデジタル回路からハードウェア記述言語を用いたアナログ回路へ入出力端子を介してアナログ信号値を伝達する場合、一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程を有し、デジタル信号のＨ／Ｌに対応するアナログ信号値の複数ビットの２進数に対応付けする工程を有し、出力側の前記ハードウェア記述言語を用いたデジタル回路から出力されるデジタル信号に応じて前記デジタル信号のＨ／Ｌに対応するアナログ信号値の２進数に対応付けする工程によって対応付けられた２進数のアナログ値を前記一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程によって対応付けられたアナログ入出力端子を介してアナログ信号値を伝達する工程を有し、受取側の前記ハードウェア記述言語を用いたアナログ回路内で前記複数ビットのデジタル端子に対応付けられたアナログ入出力端子を介してアナログ信号値を伝達する工程によって伝達された２進化されたアナログ信号値を実数値に復元する工程を有するシミュレーション方法。
【請求項７】
ハードウェア記述言語を用いたデジタル・アナログ混載回路のシミュレーション方法において、ハードウェア記述言語を用いたアナログ回路の入出力アナログ信号値を観測する場合、一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程を有し、前記一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程によって対応付けられた入出力端子を用いて伝達されるアナログ信号値を実数値に復元する工程を有し、前記実数値に復元する工程によって復元されたアナログ信号値を視覚的に表示する工程を有するシミュレーション方法。
【請求項８】
ハードウェア記述言語とアナログ記述言語を用いたデジタル・アナログ混載回路のシミュレーション方法において、アナログ記述言語を用いたアナログ回路からハードウェア記述言語を用いたアナログ回路へ入出力端子を介してアナログ信号値を伝達する場合、ハードウェア記述言語を用いたアナログ回路の一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程を有し、出力側の前記アナログ記述言語を用いたアナログ回路から出力されるアナログ信号値を複数ビットの２進数に変換する工程を有し、前記複数ビットの２進数に変換する工程によって２進化されたアナログ記述言語のアナログ信号値を各ビット毎にハードウェア記述言語のデジタル信号に変換する工程を有し、前記２進化されたアナログ記述言語のアナログ信号値を各ビット毎にハードウェア記述言語のデジタル信号に変換する工程によって変換された２進数のハードウェア記述言語のアナログ信号値を前記複数ビットのデジタル端子に対応付ける工程によって複数ビットのデジタル端子に対応付けられたアナログ入出力端子を介してアナログ信号値を伝達する工程を有し、受取側の前記ハードウェア記述言語を用いたアナログ回路内で前記複数ビットのデジタル端子に対応付けられたアナログ入出力端子を介してアナログ信号値を伝達する工程によって伝達された２進化されたアナログ信号値を実数値に復元する工程を有するシミュレーション方法。
【請求項９】
ハードウェア記述言語とアナログ記述言語を用いたデジタル・アナログ混載回路のシミュレーション方法において、ハードウェア記述言語を用いたアナログ回路からアナログ記述言語を用いたアナログ回路へ入出力端子を介してアナログ信号値を伝達する場合、ハードウェア記述言語を用いたアナログ回路の一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程を有し、出力側の前記ハードウェア記述言語を用いたアナログ回路内で出力するアナログ信号値を複数ビットの２進数に変換する工程を有し、前記複数ビットの２進数に変換する工程によって２進化されたアナログ信号値を前記複数ビットのデジタル端子に対応付ける工程によって複数ビットのデジタル端子に対応付けられたアナログ入出力端子を介してアナログ信号値を伝達する工程を有し、前記複数ビットのデジタル端子に対応付けられたアナログ入出力端子を介してアナログ信号値を伝達する工程によって伝達された２進化されたハードウェア記述言語のアナログ信号値を、各ビット毎にアナログ記述言語の２値化されたアナログ信号値に変換する工程を有し、前記アナログ記述言語の２値化されたアナログ信号値に変換する工程によって変換された２進化されたアナログ信号値を実数化し、アナログ記述言語のアナログ回路に入力する工程を有するシミュレーション方法。
【請求項１０】
ハードウェア記述言語とアナログ記述言語を用いたデジタル・アナログ混載回路のシミュレーション方法において、アナログ記述言語を用いたアナログ回路へアナログ波形を入力する場合、ハードウェア記述言語の一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程を有し、入力するアナログ波形のアナログ信号値を特定の時間間隔で抽出し、前記抽出したアナログ信号値を複数ビットの２進数に変換する工程を有し、前記入力するアナログ波形を２進数に変換する工程によって得られた２進数のアナログ波形データを二次元レジスタに格納する工程を有し、シミュレーション時刻経過に同期して前記二次元レジスタに格納する工程によって二次元レジスタに格納された２進数のアナログ波形データを逐次読み出す工程を有し、前記ハードウェア記述言語の一つのアナログ入出力端子に対して複数ビットのデジタル端子に対応付ける工程によって対応付けられたデジタル端子を介して前記二次元レジスタに格納された２進数のアナログ波形データを逐次読み出す工程によって読み出されたハードウェア記述言語の２進数のアナログ波形データを、各ビット毎にアナログ記述言語の２値化されたアナログ信号値に変換する工程を有し、前記２進化されたハードウェア記述言語のアナログ信号値を各ビット毎にアナログ記述言語の２値化されたアナログ信号値に変換する工程によって変換された２進化されたアナログ信号値を実数化し、アナログ記述言語のアナログ回路に入力する工程を有するシミュレーション方法。
【請求項１１】
ハードウェア記述言語とアナログ記述言語を用いたデジタル・アナログ混載回路のシミュレーション方法において、アナログ信号値によって発振周波数が制御されるアナログ回路をシミュレーションする場合、アナログ信号値をアナログ記述言語の周波数情報に変換する工程を有し、前記アナログ信号値をアナログ記述言語の周波数情報に変換する工程によって変換された周波数情報を複数ビットのアナログ記述言語の２進数に変換する工程を有し、前記複数ビットの２進数に変換する工程によって２進化されたアナログ記述言語のアナログ信号値を各ビット毎にハードウェア記述言語のデジタル信号に変換する工程を有し、前記２進化されたアナログ記述言語のアナログ信号値を各ビット毎にハードウェア記述言語のデジタル信号に変換する工程によって変換された２進数のハードウェア記述言語のアナログ信号値をハードウェア記述の実数値の周波数情報に復元する工程を有し、前記ハードウェア記述言語の実数値の周波数情報に復元する工程によって復元された周波数情報の周波数値の矩形波を生成する工程を有するシミュレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタル回路部とアナログ回路部を有するデジタル・アナログ（以下、デジアナと略称する）混載回路のシミュレーション方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩの集積技術の進歩により、アナログ回路とデジタル回路（ロジック）を混載したＬＳＩが開発されている。このようなデジアナ混載ＬＳＩを開発する過程において、実際にＬＳＩを製造する前に電算機上で動作を確認する必要がある。その為、デジアナ混載シミュレーションを実施している。
【０００３】
一般的なデジアナ混載シミュレーションでは、アナログ部はＳＰＩＣＥやＶｅｒｉｌｏｇ−Ａといったアナログ記述言語を用いて回路を記述し、アナログ回路シミュレータにてシミュレーションを実施する。またロジック部は、Ｖｅｒｉｌｏｇ−ＨＤＬ等のハードウェア記述言語を用いて回路を記述し、論理シミュレータにてシミュレーションを実施する。
【０００４】
しかしながらこの方法ではアナログ部とロジック部でそれぞれ別のシミュレータを準備する必要があり、また回路シミュレータは論理シミュレータと比べ非常に低速な為、シミュレーション全体が遅くなるという課題が存在する。そこで従来、特許文献１等に記載されているような、アナログ回路をハードウェア記述言語を用いて記述し、論理シミュレータ単体でデジアナ混載シミュレーションを行う方法が提案されている。
【０００５】
図２２は従来技術のハードウェア記述言語を用いたデジアナ混載シミュレーション方法の説明図であり、１は出力アナログ回路モジュール、２は入力アナログ回路モジュール、３はアナログ伝達モジュールである。これらは全てハードウェア記述言語により記述されており、出力アナログ回路モジュール１からアナログ信号を出力し、アナログ伝達モジュール３を介して入力アナログ回路モジュール２に信号が入力される。出力アナログ回路モジュール１は出力アナログ回路４と出力レジスタ変数５と出力端子６から構成され、入力アナログ回路モジュール２は入力アナログ回路７と入力レジスタ変数８と入力端子９から構成される。アナログ伝達モジュール３は出力伝達レジスタ変数１０と入力伝達レジスタ変数１１から構成されている。
【０００６】
出力アナログ回路４と入力アナログ回路７が本来の検証対象の回路である。また出力端子６と入力端子９は、実際の回路であれば信号伝達を行う入出力端子として用いられるのだが、ハードウェア記述言語はデジタル回路を記述することに特化した言語であり、アナログ値のような実数値情報をモジュール間で伝達する必要が無く、アナログ値を入出力端子を介して伝達する仕組みが無い。その為、出力端子６と入力端子９はシミュレーションには関与せず、ダミー端子として扱われる。
【０００７】
出力アナログ回路４から出力されたアナログ値は出力レジスタ変数５に保存され、その値をアナログ伝達モジュール３からモジュールの境界を飛び越して参照し、出力伝達レジスタ変数１０に格納する。次に、出力伝達レジスタ変数１０に格納されたアナログ値は入力伝達レジスタ１１に代入され、モジュール境界を飛び越して入力アナログ回路モジュール２内の入力レジスタ変数８に代入され、最終的に入力アナログ回路７に入力される。
【特許文献１】特開２０００−１８１９４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来技術のハードウェア記述言語を用いたデジアナ混載シミュレーション方法では、出力端子６と入力端子９はシミュレーションには関与せず、シミュレーション上の信号伝達は実際に存在しないアナログ伝達モジュール３によって伝達されることから、実際の各モジュール間の接続検証ができないという課題が存在する。
【０００９】
またハードウェア記述言語で記述されたアナログ回路モジュールと、アナログ記述言語で記述されたアナログ回路モジュールが混在した場合、アナログ伝達モジュール３はハードウェア記述言語により記述されている為、アナログ記述言語からアクセスすることができず、ハードウェア記述言語で記述されたアナログ回路モジュールと、アナログ記述言語で記述されたアナログ回路モジュール間でアナログ値を伝達することができないという課題が存在する。
【００１０】
本発明は上記課題を解決するもので、ハードウェア記述言語で記述されたアナログ回路モジュール間での信号伝達を、各モジュールの入出力端子を用いて行い、モジュール間の接続検証も含めた高速なデジアナ混載シミュレーションをハードウェア記述言語のみの単一言語、単一シミュレータで実現可能とするシミュレーション方法を提供することを目的とする。また部分的にアナログ記述言語のアナログ回路モジュールが存在する場合でも、アナログ記述言語のアナログ回路モジュールとハードウェア記述言語のアナログ回路モジュール間での信号伝達を、各モジュールの入出力端子を用いて行い、モジュール間の接続検証も含めた高速で高精度なデジアナ混載シミュレーションを実現可能とするシミュレーション方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明のシミュレーション方法は、一つのアナログ出力信号に対し、そのアナログ値を複数ビットの２進数に変換する２進化処理部を有しており、２進化された複数ビットのアナログ信号を複数ビットのデジタル信号として出力端子を介して出力する機能を有している。また、複数ビットのデジタル信号を複数ビットの入力端子で受け、その複数ビットのデジタル信号を２進化されたアナログ値として実数値に変換する実数化処理部を有している。これらのように１つのアナログ信号を複数ビットのデジタル信号に対応付けさせることで、ハードウェア記述言語で記述されたアナログモジュール間で入出力端子を用いて信号伝達を行うことができる。またアナログ記述言語を用いて記述されたアナログモジュールとハードウェア記述言語を用いて記述されたアナログモジュールを接続する場合でも、伝達するアナログ信号の実数値を複数本の２進化されたアナログ信号に対応付けさせ、ハードウェア記述言語とアナログ記述言語の境界にて、２進化された複数本のアナログ信号の各ビット毎に１ビットのアナログ／デジタル、デジタル／アナログ変換を行うことで、ハードウェア記述言語とアナログ記述言語間でアナログ値を伝達することができる。
【発明の効果】
【００１２】
本発明のシミュレーション方法によれば、ハードウェア記述言語で記述されたアナログ回路モジュール間での信号伝達を、各モジュールの入出力端子を用いて行うことができ、モジュール間の接続検証も含めた高速なデジアナ混載シミュレーションをハードウェア記述言語のみの単一言語、単一シミュレータで実現することができる。また、部分的にアナログ記述言語で記述されたアナログ回路モジュールが存在する場合でも、アナログ記述言語で記述されたアナログ回路モジュールと、ハードウェア記述言語で記述されたアナログ回路モジュール間での信号伝達を、各モジュールの入出力端子を用いて行い、モジュール間の接続検証も含めた高速で高精度なデジアナ混載シミュレーションを実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
【００１４】
（第１の実施形態）
図１は本発明の第１の実施形態のシミュレーション方法におけるハードウェア記述のアナログ回路からハードウェア記述のアナログ回路への接続方法を示す説明図である。図１において、１２は出力アナログ回路モジュールであり、出力アナログ回路４と２進化処理部１４と出力端子１５から構成されている。１３は入力アナログ回路モジュールであり、入力アナログ回路７と実数化処理部１６と入力端子１７から構成されている。
【００１５】
出力アナログ回路４及び入力アナログ回路７は、図２２の従来技術のハードウェア記述言語を用いたデジアナ混載シミュレーション方法のものと同じである。１８は浮動小数点２進データであり、出力アナログ回路モジュール１２と入力アナログ回路モジュール１３の間を出力端子１５及び入力端子１７を介して伝達される。出力端子１５及び入力端子１７はそれぞれ複数本のデジタル端子で構成されている。これらは全てハードウェア記述言語にて記述されている。以下、浮動小数点２進データが６４ビットの場合を例として説明する。
【００１６】
始めに、出力アナログ回路４が２．５Ｖの電圧を出力したとする。２進化処理部１４は出力アナログ回路４から出力された２．５という実数値を特定フォーマットに基づいて２進化する。図２は浮動小数点２進フォーマットのサンプルとして、ＩＥＥＥ６４ビット浮動小数点２進フォーマットを示すものであり、図２の浮動小数点２進フォーマットでは一つの実数値が１ビットの符号ビット（Ｓ０）、１１ビットの指数部（Ｅ１０〜Ｅ０）、５２ビットの仮数部（Ｍ５１〜Ｍ０）から構成されており、Ｓ０が０の場合正数、１の場合負数を示す。また指数部（Ｅ１０〜Ｅ０）は実際の値に＋１０２３されたゲタばきで表現される。これら符号ビット、指数部、仮数部と実数値との関係は図２に示した式で表される。実数値が２．５の場合、２．５を固定少数点２進数で表現すると１０．１である。これに図２の式を当てはめると、Ｓ０＝０、Ｅ１０〜Ｅ０＝１００００００００００（１０進数で１０２４）、Ｍ５１〜Ｍ０＝０１０００００００００００００００００００００００００００００００００００００００００００００００００である。つまり２進化処理部１４は２．５という実数値を０１０００００００００００１０００００００００００００００００００００００００００００００００００００００００００００００００（１６進数で４００４００００００００００００）の６４ビットのデジタル信号に変換する。
【００１７】
このようにして変換された６４ビットの浮動小数点２進データ１８は出力端子１５を介して入力アナログ間ジュール１３の入力端子１７に入力される。入力された６４ビットの浮動小数点２進データは入力アナログ回路モジュール１３内の実数化処理部１６により、元のアナログ値である２．５Ｖに復元される。実数化処理部１６の動作は２進化処理部１４の逆変換であり、図２の浮動小数点２進フォーマットに基づいて６４ビットのデジタル信号を実数値に変換する。実数化処理部１６により復元された２．５Ｖというアナログ値は最終的に入力アナログ回路７に入力される。これらのようにアナログ信号の実数値を２進化処理部１４が２進化することから、ハードウェア記述言語で記述されたモジュールから出力端子を介してアナログ信号を出力することができる。また、実数化処理部１６がモジュールの入力端子を介して入力された２進化されたアナログ信号を元の実数値に復元することから、ハードウェア記述言語で記述されたアナログモジュール間でアナログ値の伝達を行うことができる。
【００１８】
尚、これまでの説明では、伝達するアナログ値が電圧の場合について説明してきたが、伝達するアナログ値が電流の場合も同様に扱うことができる。またこの方法は電流・電圧だけでなく、周波数等のあらゆる物理量に応用することができる。
【００１９】
図３は第１の実施形態のサンプル回路を示すブロック図であり、次に、図３に示すサンプル回路をシミュレーションする場合について説明する。図３において、１９は入力信号であり、検証対象の回路に入力するアナログ波形である。２０、２１は増幅器、２２は８ビットＡ／Ｄ変換器、２３はデジタルフィルタ、２４は８ビットＤ／Ａ変換器である。２５は出力信号であり、シミュレーション結果として得られるアナログ波形を意味している。これらの中でデジタルフィルタ２３のみがデジタル回路であり、他はアナログ回路である。またこれら全てはハードウェア記述言語にて記述されている。
【００２０】
回路動作としては、入力信号１９が増幅器２０に入力され、増幅されたアナログ信号が８ビットＡ／Ｄ変換器２２に入力される。入力されたアナログ信号は８ビットのデジタル信号に変換される。次にＡ／Ｄ変換器２２により変換された８ビットのデジタル信号はデジタルフィルタ２３に入力され、デジタル演算処理されて８ビットのデジタル信号として出力される。出力された８ビットのデジタル信号は８ビットＤ／Ａ変換器２４に入力され、アナログ信号に変換され増幅器２１に入力される。増幅器２１に入力されたアナログ信号は増幅されて出力信号２５を出力する。これらの構成において、増幅器２０と８ビットＡ／Ｄ変換器２２の接続、８ビットＤ／Ａ変換器２４と増幅器２１の接続に図１のハードウェア記述のアナログ回路からハードウェア記述のアナログ回路への接続方法を適用する。
【００２１】
次に、入力信号１９を増幅器２０に入力する方法について図４を参照しながら説明する。図４はハードウェア記述のアナログ回路へのアナログ波形入力方法を示す説明図であり、図４において、入力アナログ回路モジュール１３、入力アナログ回路７、実数化処理部１６、入力端子１７、出力端子１５、浮動小数点２進データ１８は図１に示すものと同一である。２６は入力波形生成モジュールであり、任意のアナログ波形を生成し検証対象のアナログ回路に入力する。２７はメモリー等の二次元レジスタ、２８は二次元レジスタ２７の出力アドレスをコントロールするアドレス制御部である。アドレス制御部２８が指し示す出力アドレスに対応する二次元レジスタ２７内の６４ビット浮動小数点データが、出力端子１５を介して入力アナログ回路モジュール１３の入力端子１７に入力される。図３の増幅器２０が入力アナログモジュール１３に相当し、入力信号１９が入力波形生成モジュール２６に相当する。これらは全てハードウェア記述言語にて記述されている。
【００２２】
次に、入力波形生成モジュール２６の動作について図５を参照しながら説明する。シミュレーションを開始する前に入力したい入力波形を２進化し、メモリーイメージに変換する。
【００２３】
図５は入力波形のメモリーイメージ変換例を示す図である。図５において、２９は入力したい入力波形であり、縦軸が電圧、横軸が時間を指すものとする。この入力波形２９をある一定の時間間隔ｄｔ毎に各時刻での電圧値を抽出し、サンプリングイメージ３０を得る。次に、サンプリングイメージ３０の各電圧値について、図２の浮動小数点２進フォーマットに基づいて６４ビットの２進数に変換し、入力波形のメモリーイメージ３１を作成する。
【００２４】
図５の変換例では電圧抽出時刻の早い順番にメモリーのアドレスを対応付けさせている。次に、シミュレーション実行時の動作について図６の入力波形生成フロー図を用いて説明する。まずシミュレーション開始直後、前もって準備しておいた入力波形のメモリーイメージ３１を二次元レジスタ２７に格納する（Ｓ０１）。次にアドレス制御部２８の出力アドレス値を０に初期化する（Ｓ０２）。次からのＳ０３〜Ｓ０６の工程はシミュレーション終了まで繰り返す。Ｓ０４において、二次元レジスタ２７から現在の出力アドレスの６４ビット浮動小数点データを読み込み、出力端子１５から出力する。現在の二次元レジスタ２７の出力アドレスは０なのでこの工程により、シミュレーション時刻０での入力波形２４の電圧値に相当する６４ビットの浮動小数点２進データが出力端子１５から出力される。次にシミュレーション時刻がｄｔ経過するまで待つ（Ｓ０５）。次にアドレス制御部２８の出力アドレス値に１加算する（Ｓ０６）。
【００２５】
これらのＳ０３〜Ｓ０６の工程を繰り返すことで、シミュレーション時刻ｄｔ間隔で、現在時刻の入力波形２９の電圧値に相当する６４ビットの浮動小数点データが出力端子１５から出力され、入力アナログ回路モジュール１３に入力される。入力アナログ回路モジュール１３の動作は図１に示すものと同一である。これらのように、入力したい入力波形を予め２進化してレジスタに格納することから、同じ入力波形を用いて複数回シミュレーションを実行する場合、入力波形２９は一度入力波形のメモリーイメージ３１に変換してしまうと二度と変換する必要が無く、シミュレーション実行中に実数値から浮動小数点２進データへの変換処理を行う必要が無い為、高速にシミュレーションを実行することができる。また入力波形が異なる場合でも入力波形生成モジュール２６を変更する必要は無く、入力波形のメモリーイメージ３１のみを差し替えるだけで新たな入力波形を生成することができる。
【００２６】
次に、図３に示す第１の実施形態のサンプル回路の８ビットＡ／Ｄ変換器２２とデジタルフィルタ２３の接続方法について説明する。８ビットＡ／Ｄ変換器２２はアナログ回路であり、デジタルフィルタ２３はデジタル回路である。８ビットＡ／Ｄ変換器２２とデジタルフィルタ２３との接続は８本のデジアナ接続が用いられているが、説明を簡単にする為、８本の中の１本に注目して以下に図７を参照しながら説明する。
【００２７】
図７はハードウェア記述のアナログ回路からハードウェア記述のデジタル回路への接続方法を示す説明図である。図７において出力アナログ回路モジュール１２、出力アナログ回路４、２進化処理部１４、出力端子１５、浮動小数点２進データ１８は図１に示すものと同一である。実数化処理部１６は図１に示すものと同一であるが、モジュールの外で使用する点が異なる。３２は入力デジタル回路モジュールでありデジタル入力端子３３を備えている。入力デジタル回路モジュール３２が検証対象のロジック回路そのものである。図３に示す８ビットＡ／Ｄ変換器２２が出力アナログ回路モジュール１２に相当し、デジタルフィルタ２３が入力デジタル回路モジュール３２に相当する。３４は１ビットのＡ／Ｄ変換器であり、Ａ／Ｄ変換器３４に入力されたアナログ値に応じてデジタルの‘Ｈ’‘Ｌ’を出力する。図８にそのＡ／Ｄ変換例を示す。
【００２８】
図８において、上段のグラフの縦軸が入力アナログ信号電圧を示し、下段のグラフの縦軸が出力デジタル信号の‘Ｈ’‘Ｌ’を示している。横軸は共に時刻を表している。Ａ／Ｄ変換器３４には回路仕様に合わせてＶｔｈ、Ｖｔｌの設定がある。Ｖｔｈは出力デジタル信号が‘Ｌ’から‘Ｈ’に立ち上がる際の入力アナログ信号のしきい値電圧であり、Ｖｔｌは出力デジタル信号が‘Ｈ’から‘Ｌ’に立ち下がる際の入力アナログ信号のしきい値電圧である。図８のＡ／Ｄ変換例では入力アナログ信号がＶｔｈを超えた所で出力デジタル信号が立ち上がり、入力アナログ信号がＶｔｌを下回った所で出力デジタル信号が立ち下がっている。これら図７の構成は全てハードウェア記述言語にて記述されている。
【００２９】
次に、図７を参照しながらハードウェア記述のアナログ回路からハードウェア記述のデジタル回路への接続方法の動作について説明する。図７において、出力アナログ回路４から出力された電圧値は２進化処理部１４により６４ビットの浮動小数点２進データに変換され、出力アナログ回路モジュール１２の出力として出力端子１５から出力される。このようにして出力された６４ビットの浮動小数点２進データ１８は実数化処理部１６に入力され、元のアナログ電圧に復元される。復元されたアナログ電圧値はＡ／Ｄ変換器３４に入力され、図８のＡ／Ｄ変換例の通り‘Ｈ’‘Ｌ’のデジタル信号に変換される。変換されたデジタル信号は入力端子３３を介して入力デジタル回路モジュール３２へ入力される。これらのように、ハードウェア記述言語で記述されたアナログ回路モジュールからハードウェア記述言語で記述されたデジタル回路モジュールへ入出力端子を介して信号を伝達することができる。
【００３０】
次に、図３に示す第１の実施形態のサンプル回路のデジタルフィルタ２３と８ビットＤ／Ａ変換器２４の接続方法について説明する。デジタルフィルタ２３はデジタル回路であり、８ビットＤ／Ａ変換器２４はアナログ回路である。デジタルフィルタ２３と８ビットＤ／Ａ変換器２４の接続には８本のデジアナ接続が用いられているが、説明を簡単にする為８本の中の１本に注目して、以下、図９を参照しながら説明する。
【００３１】
図９はハードウェア記述のデジタル回路からハードウェア記述のアナログ回路への接続方法を示す説明図である。図９において、入力アナログ回路モジュール１３、入力アナログ回路７、実数化処理部１６、入力端子１７、浮動小数点２進データ１８は図１のものと同一である。２進化処理部１４は図１のものと同一であるが、モジュールの外で使用する点が異なる。３５は出力デジタル回路モジュールでありデジタルの出力端子３６を備えている。出力デジタル回路モジュール３５が検証対象のロジック回路そのものである。図３のデジタルフィルタ２３が出力デジタル回路モジュール３５に相当し、８ビットＤ／Ａ変換器２４が入力アナログ回路モジュール１３に相当する。３７は１ビットのＤ／Ａ変換器であり、Ｄ／Ａ変換器に入力されたデジタル信号に応じてアナログ波形を出力する。図１０にそのＤ／Ａ変換例を示す。
【００３２】
図１０において、上段のグラフの縦軸が入力デジタル信号の‘Ｈ’‘Ｌ’を示し、下段のグラフの縦軸が出力アナログ信号の電圧値を示している。横軸は共に時刻を示している。Ｄ／Ａ変換器３７には回路仕様に合わせてＶｈ、Ｖｌ、Ｔｒ、Ｔｆの設定がある。Ｖｈは入力デジタル信号‘Ｈ’に対応する出力アナログ信号の電圧値を示し、Ｖｌは入力デジタル信号‘Ｌ’に対応する出力アナログ信号の電圧値を示している。またＴｒは出力アナログ信号の電圧値がＶｌからＶｈへ立ち上がる際の遷移時間であり、Ｔｆは出力アナログ信号の電圧値がＶｈからＶｌへ立ち下がる際の遷移時間を示している。図１０のＤ／Ａ変換例では入力デジタル信号が‘Ｌ’から‘Ｈ’に立ち上がった瞬間から遷移時間ｔｒを経て、出力アナログ信号の電圧値がＶｌからＶｈまで遷移している。また入力デジタル信号が‘Ｈ’から‘Ｌ’に立ち下がった瞬間から遷移時間ｔｆを経て、出力アナログ信号の電圧値がＶｈからＶｌまで遷移している。これら図９に示す構成は全てハードウェア記述言語にて記述されている。
【００３３】
次に、図９のハードウェア記述のデジタル回路からハードウェア記述のアナログ回路への接続方法の動作について説明する。図９において、出力デジタル回路モジュール３５から出力されたデジタル信号は、出力端子３６を介してＤ／Ａ変換器３７に入力され、図１０のＤ／Ａ変換例の通りアナログ電圧値に変換される。アナログ電圧値は２進化処理部１４に入力され、そのアナログ電圧値に相当する浮動小数点２進データ１８が入力アナログ回路モジュール１３の入力端子１７に入力される。入力アナログ回路モジュール１３の動作は図１に示すものと同一である。これらのようにハードウェア記述言語で記述されたデジタル回路モジュールからハードウェア記述言語で記述されたアナログ回路モジュールへ入出力端子を介して信号を伝達することができる。
【００３４】
ところで、図９に示すハードウェア記述のデジタル回路からハードウェア記述のアナログ回路への接続方法におけるＤ／Ａ変換器３７において、図１１のＤ／Ａ変換例のようにｔｒ、ｔｆの遷移時間が不要な場合が存在する。その場合、図１２のハードウェア記述のデジタル回路からハードウェア記述のアナログ回路への接続方法（遷移時間なし）を用いた方がシミュレーション実行時に図９の２進化処理部１４の実数値から浮動小数点２進数への変換処理が不要な為、高速にシミュレーションを実行することができる。
【００３５】
以下に、図１２のハードウェア記述のデジタル回路からハードウェア記述のアナログ回路への接続方法（遷移時間なし）の動作について説明する。図１２において、３８はＨ／Ｌ変換処理部であり、それ以外の構成は図９に示す構成と同一である。
【００３６】
次に、Ｈ／Ｌ変換処理部３８の動作について、図１３のＨ／Ｌ変換処理フロー図を用いて説明する。まず始めにデジタル信号‘Ｈ’‘Ｌ’に対応するアナログ電圧値Ｖｈ、Ｖｌを実数値で設定する（Ｓ１１）。次にＳ１１で設定したＶｈ、Ｖｌの実数値を図２の浮動小数点２進フォーマットに従って６４ビットの浮動小数点２進数Ｂｈ、Ｂｌに変換する。例えばＶｈ＝２．５Ｖ、Ｖｌ＝０Ｖの場合、Ｂｈ＝４００４０００００００００００（１６進数表記）、Ｂｌ＝００００００００００００００００（１６進数表記）となる。次のＳ１３〜Ｓ１６はシミュレーションが終了するまで繰り返される。Ｓ１４ではデジタル回路からの出力が‘Ｈ’か調べる。‘Ｈ’の場合Ｓ１５へ進み、Ｂｈの値の浮動小数点２進データ１８をＨ／Ｌ変換処理部３８から出力する。Ｓ１４で‘Ｌ’の場合Ｓ１６へ進み、Ｂｌの値の浮動小数点２進データ１８をＨ／Ｌ変換処理部３８から出力する。
【００３７】
図１４はＨ／Ｌ変換例を示すグラフである。図１４において、上段のグラフの縦軸が入力デジタル信号と出力アナログ電圧を示しており、下段がそれに対応するＨ／Ｌ変換処理部の出力である出力浮動小数点２進信号を示している。上下段共横軸は時刻を示している。図１４の例では入力デジタル信号が‘Ｌ’のとき出力浮動小数点２進信号は００００００００００００００００（１６進数表記）となり、入力デジタル信号が‘Ｈ’のとき出力浮動小数点２進信号は４００４００００００００００００（１６進数表記）となっている。これら図１２の構成は全てハードウェア記述言語にて記述されている。
【００３８】
次に、図１２のハードウェア記述のアナログ回路からハードウェア記述のデジタル回路への接続方法（遷移時間なし）の動作について説明する。図１２において、出力デジタル回路モジュール３５から出力されたデジタル信号は出力端子３６を介してＨ／Ｌ変換処理部３８に入力され、図１４のＨ／Ｌ変換例の通り入力されたデジタル信号に対応するアナログ電圧値を浮動小数点２進データ１８として出力される。出力された浮動小数点２進データ１８は入力アナログ回路モジュール１３の入力端子１７に入力される。入力アナログ回路モジュール１３の動作は図１のものと同じである。これらのように、ハードウェア記述言語で記述されたデジタル回路モジュールからハードウェア記述言語で記述されたアナログ回路モジュールへ信号伝達することができ、更にデジタル信号の‘Ｌ’⇒‘Ｈ’、‘Ｈ’⇒‘Ｌ’変化時の遷移時間が不要な場合、Ｈ／Ｌ変換処理部３８により直接浮動小数点２進データ１８を出力する為、２進化処理部１４の実数値から浮動小数点２進数への変換処理が不要となり、高速なシミュレーションを実行することができる。
【００３９】
次に、図３に示す第１の実施形態のサンプル回路の増幅器２１からの出力である出力信号２５の波形表示方法について、図１５のハードウェア記述のアナログ信号波形表示方法の図を用いて説明する。
【００４０】
図１５において出力アナログ回路モジュール１２、入力アナログ回路モジュール１３、出力端子１５、入力端子１７、浮動小数点２進データ１８は図１の構成と同じである。３９は波形表示装置であり、観測したいアナログ信号を視覚的に表示する。実数化処理部１６は図１に示すものと同一であるが、波形表示装置３９内に存在する点が異なる。図３の増幅器２１が出力アナログ回路モジュール１２に相当し、出力信号２５が波形表示装置３９に相当する。尚、図１５の構成はハードウェア記述言語にて記述された出力アナログ回路モジュール１２とハードウェア記述言語にて記述された入力アナログ回路モジュール１３の間の信号伝達状態を波形表示し解析する場合であり、図３の増幅器２１からの出力信号のように他のモジュールへの入力が不要な場合、入力アナログ回路モジュール１３は不要である。
【００４１】
図１５において観測対象のアナログ信号である６４ビットの浮動小数点２進データ１８を波形表示装置３９に取り込み、実数化処理部１６により取り込んだ浮動小数点２進データ１８を実数値へ復元する。実数値化されたアナログ信号は一般的な波形表示装置と同様、実数値情報を視覚的にアナログ波形を表示する。これらのように観測対象のアナログ信号が浮動小数点２進化された信号であっても、波形表示時に実数化処理部１６により実数化することで通常のアナログ信号の波形表示同様視覚的にアナログ信号を表示することができる。
【００４２】
これまで説明してきた通り、信号を出力するモジュールのデジタル回路かアナログ回路かの属性と、信号を入力するモジュールのデジタル回路かアナログ回路かの属性の組み合わせに応じて、第１の実施形態で述べてきたモジュール間の接続方法の最適なものを使用することで、あらゆる構成のデジアナ混載回路のモジュール間での信号伝達を各モジュールの入出力端子を用いて行うことができ、モジュール間の接続検証も含めた高速なデジアナ混載シミュレーションをハードウェア記述言語のみの単一言語、単一シミュレータにて実現することができる。
【００４３】
（第２の実施形態）
図３に示す第１の実施形態のサンプル回路では全てのモジュールはハードウェア記述にて記述されていたが、シミュレーション精度が要求されるモジュールに対してはＶｅｒｉｌｏｇ−Ａ等のアナログ記述言語を用いて記述した方が良い場合がある。図３に示す増幅器２０，２１のシミュレーション精度が必要であった場合の例である第２の実施形態のサンプル回路の図１６に示す。図１６において、入力信号１９、８ビットＡ／Ｄ変換器２２、デジタルフィルタ２３、８ビットＤ／Ａ変換器２４、出力信号２５については図３の構成と同一であり、ハードウェア記述言語によって記述されている。増幅器４０，４１はシミュレーション精度が必要な為、アナログ記述言語によって記述されている。一般的なデジアナ混載シミュレーションではアナログ回路はアナログ記述言語によって記述し、デジタル回路はハードウェア記述によって記述するのだが、シミュレーション精度が不要で高速にシミュレーションを行いたい場合、アナログ回路であってもハードウェア記述言語にて記述した方がシミュレーションが高速になるという利点がある。図１６では８ビットＡ／Ｄ変換器２２及び８ビットＤ／Ａ変換器２４がそれに相当する。
【００４４】
次にアナログ記述言語にて記述された増幅器４０とハードウェア記述言語にて記述された８ビットＡ／Ｄ変換器２２の接続方法について説明する。
【００４５】
図１７はアナログ記述のアナログ回路からハードウェア記述のアナログ回路への接続方法を示す説明図である。図１７において、入力アナログ回路モジュール１３、入力アナログ回路７、実数化処理部１６、入力端子１７、浮動小数点２進データ１８は図１に示す構成と同一であり、ハードウェア記述言語にて記述されている。４２は出力アナログ回路モジュールであり、出力端子４３を備えている。出力アナログ回路モジュール４２は図１の出力アナログ回路モジュール１２に相当するが、アナログ記述言語にて記述されている点が異なる。また出力端子４３についても出力端子１５とは異なり、アナログ信号である実数値情報そのものを出力する。４４は２進化処理部であり、図１の２進化処理部１４と同様に図２の浮動小数点２進フォーマットに従って入力された実数値情報を６４ビットの浮動小数点２進データに変換するが、アナログ記述言語によって記述されている点が異なる。また各ビットの出力信号がアナログ信号である点が異なる。４５はＡｔｏＤインターフェイスであり、浮動小数点２進データのビット数分である６４個のＡｔｏＤインターフェイス４５が２進化処理部４４と入力アナログ回路モジュール１３の入力端子１７の間に接続されている。ＡｔｏＤインターフェイス４５はデジアナ混載シミュレーションにおいて、アナログ部とデジタル部の境界で信号を伝達する為のものであり、動作的には図８のＡ／Ｄ変換例と等価である。しかしながら入力するアナログ信号がアナログ記述言語であり、出力されるデジタル信号がハードウェア記述言語である点が異なる。図１６の増幅器４０が出力アナログ回路モジュール４２に相当し、８ビットＡ／Ｄ変換器２２が入力アナログ回路モジュール１３に相当する。
【００４６】
次に、図１７のアナログ記述のアナログ回路からハードウェア記述のアナログ回路への接続方法の動作について説明する。図１７において、出力アナログ回路モジュール４２から出力されたアナログ信号は出力端子４３を介して２進化処理部４４に入力される。２進化処理部４４では入力されたアナログ値を対応する６４ビットの浮動小数点２進データに変換し、各ビットが０の場合ＡｔｏＤインターフェイス４５の立下りしきい値電圧Ｖｔｌより低い電圧値をＡｔｏＤインターフェイス４５へ出力し、各ビットが１の場合ＡｔｏＤインターフェイス４５の立上がりしきい値電圧Ｖｔｈより高い電圧値をＡｔｏＤインターフェイス４５へ出力する。６４個のＡｔｏＤインターフェイス４５では各ビット毎に入力された２値化されたアナログ電圧を‘Ｈ’‘Ｌ’のデジタル信号に変換し、入力アナログ回路モジュール１３の入力端子１７に６４ビットの浮動小数点２進データ１８として入力する。入力アナログ回路モジュールの動作は図１のものと同一である。これらのようにアナログ記述言語で記述されたアナログモジュールからの出力信号の値を、２進化処理部４４が２値化し、ＡｔｏＤインターフェイス４５が各ビット毎にデジタル信号化することから、アナログ記述言語にて記述されたアナログモジュールからハードウェア記述言語にて記述されたアナログモジュールへ入出力端子を介してアナログ値の伝達を行うことができる。
【００４７】
次に、図１６の第２の実施形態のサンプル回路図において、ハードウェア記述言語によって記述された８ビットＤ／Ａ変換器２４とアナログ記述言語にて記述された増幅器４１の接続方法について説明する。図１８はハードウェア記述のアナログ回路からアナログ記述のアナログ回路への接続方法を示す説明図である。図１８において、出力アナログ回路モジュール１２、出力アナログ回路４、２進化処理部１４、出力端子１５、浮動小数点２進データ１８は図１の構成と同じであり、ハードウェア記述言語にて記述されている。４６は入力アナログ回路モジュールであり、入力端子４７を備えている。入力アナログ回路モジュール４６は図１の入力アナログ回路モジュール１３に相当するがアナログ記述言語にて記述されている点が異なる。また入力端子４７についても入力端子１７と異なり、アナログ信号である実数値情報そのものを入力する。４８は実数化処理部であり、図１の実数化処理部１６と同様、図２の浮動小数点２進フォーマットに従って入力された６４ビットの浮動小数点２進データを実数値情報に復元するが、アナログ記述言語にて記述されている点が異なる。また各ビットの入力信号がアナログ信号である点が異なる。４９はＤｔｏＡインターフェイスであり、浮動小数点２進データのビット数分である６４個のＤｔｏＡインターフェイス４９が出力アナログ回路モジュール１２の出力端子１５と実数化処理部４８の間に接続されている。ＤｔｏＡインターフェイス４９はデジアナ混載シミュレーションにおいて、デジタル部とアナログ部の境界で信号を伝達する為のものであり、動作的には図１０のＤ／Ａ変換例と等価である。しかしながら出力するアナログ信号がアナログ記述言語であり、入力されるデジタル信号がハードウェア記述言語である点が異なる。図１６の８ビットＤ／Ａ変換器２４が出力アナログ回路モジュール１２に相当し、増幅器４１が入力アナログ回路モジュール４６に相当する。
【００４８】
次に、図１８のハードウェア記述のアナログ回路からアナログ記述のアナログ回路への接続方法の動作について説明する。図１８において、出力アナログ回路４から出力されたアナログ信号は２進化処理部１４によって６４ビットの浮動小数点２進データ１８に変換され、出力端子１５を介して各ビット毎に６４個のＤｔｏＡインターフェイス４９へ入力される。各ＤｔｏＡインターフェイス４９では入力された浮動小数点２進データ１８の‘Ｈ’‘Ｌ’に応じて、それぞれに対応するアナログ電圧Ｖｈ，Ｖｌを実数化処理部４８に出力する。この際、図１０のＤ／Ａ変換例におけるｔｒ，ｔｆの出力アナログ信号の変化の遷移時間は不要であり、図１１のＤ／Ａ変換例のように変換する。実数化処理部４８では入力されたＶｈ、Ｖｌのアナログ電圧をそれぞれ‘１’‘０’と解釈し、入力された浮動小数点２進データに対応する実数値に復元し、入力端子４７を介して入力アナログ回路モジュール４６へアナログ信号を入力する。これらのようにハードウェア記述言語にて記述されたアナログモジュールから出力された浮動小数点２進化された信号をＤｔｏＡインターフェイス４９が各ビット毎にアナログ信号化し、実数化処理部４８にて実数に復元することから、ハードウェア記述言語にて記述されたアナログモジュールからアナログ記述言語によって記述されたアナログモジュールへ入出力端子を介してアナログ値の伝達を行うことができる。
【００４９】
次に、図１６に示す第２の実施形態のサンプル回路図において、ハードウェア記述言語によって記述された入力信号１９とアナログ記述言語によって記述された増幅器４０の接続方法について説明する。尚、入力信号１９は図３に示す第１の実施形態のサンプル回路図で使用したものを再利用することを想定している。
【００５０】
図１９はアナログ記述のアナログ回路へのアナログ波形入力方法を示す説明図である。図１９において、入力波形生成モジュール２６は図４のものと同じであり、出力端子１５、二次元レジスタ２７、アドレス制御部２８、浮動小数点２進データ１８は図４に示すものと同一である。また二次元レジスタ２７に読み込む入力波形のメモリーイメージに関しても図５に示す入力波形のメモリーイメージ３１をそのまま再利用する。入力アナログ回路モジュール４６、入力端子４７、実数化処理部４８、ＤｔｏＡインターフェイス４９は図１８のものと同一である。図１６の入力信号１９が入力波形生成モジュール２６に相当し、増幅器４０が入力アナログ回路モジュール４６に相当する。
【００５１】
次に、図１９のアナログ記述のアナログ回路へのアナログ波形入力方法の動作について説明する。始めに図６の入力波形生成フローに従い、シミュレーション開始直後に予め準備しておいた入力波形のメモリーイメージ３１を二次元レジスタ２７に読み込み、シミュレーション時刻の経過に伴ってアドレス制御部２８が二次元レジスタ２７の出力アドレスを制御し、そのシミュレーション時刻に対応した入力波形の電圧値が６４ビットの浮動小数点２進データ１８として出力端子１５から出力される。出力された６４ビットの浮動小数点２進データ１８は各ビット毎にＤｔｏＡインターフェイス４９に入力され、２値化されたアナログ信号に変換される。２値化されたアナログ信号は実数化処理部４８にて実数値に復元され、電圧値情報として入力アナログ回路モジュール４６へ入力端子４７を介して入力される。これらのように入力波形生成モジュール２６は、入力先のアナログ回路モジュールがアナログ記述言語にて記述されていた場合でもハードウェア記述言語にて記述されていた場合と同様に任意の入力波形を入力することができ、入力波形イメージ３１も再利用することができる。
【００５２】
これまで説明してきた通り、アナログ信号を出力するモジュールと入力するモジュールの記述されている言語が異なる場合でも、アナログ信号を出力するモジュールの記述言語とアナログ信号を入力するモジュールの記述言語の組み合わせに応じて、第２の実施形態で述べてきたモジュール間の接続方法の最適なものを使用することで、あらゆる言語構成のデジアナ混載回路のモジュール間での信号伝達を、各モジュールの入出力端子を用いて行うことができ、モジュール間の接続検証も含めた高速で高精度なデジアナ混載シミュレーションを実現することができる。
【００５３】
（第３の実施形態）
ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）のように電圧値のようなアナログ的要素によって、発振周波数が制御されるようなアナログ回路をシミュレーションする場合、その発振周波数が非常に高周波な為、アナログ記述言語を用いたアナログ回路シミュレーションではシミュレーション速度が低下し、シミュレーションに膨大な時間が掛かるという課題が存在する。  次に記載する本発明の第３の実施形態はこのような課題を解決するものであり、精度の必要な周波数を制御する部分をアナログ記述言語にて記述し、速度の必要な発振部分をハードウェア記述言語にて記述することで、シミュレーション精度を落すことなく高速にシミュレーションを実施することができるようにしたものである。その方法をＶＣＯを例にして以下に説明する。
【００５４】
図２０は本発明の第３の実施形態のＶＣＯ適用例を示す説明図である。ＶＣＯは入力された電圧値によって発振周波数が制御されるアナログ回路であり、第３の実施形態ではＶＣＯをＶ−Ｆ変換部と発振部に分け、Ｖ−Ｆ変換部はアナログ記述言語によって記述され、発振部分がハードウェア記述言語によって記述されている。
【００５５】
図２０において、５０は電圧入力端子でありＶＣＯの入力端子、５１はＶ−Ｆ変換部である。５２は矩形波生成モジュールであり、実数化処理部１６と矩形波生成部５３から構成されている。実数化処理部１６は図１のものと同一である。５４はＶＣＯの出力である発振信号を出力する矩形波出力端子である。２進化処理部４４、ＡｔｏＤインターフェイス４５、浮動小数点２進データ１８は図１７のものと同一である。Ｖ−Ｆ変換部５１及び２進化処理部４４はアナログ記述言語にて記述されており、矩形波生成モジュール５２はハードウェア記述言語にて記述されている。
【００５６】
次に、図２０に示す第３の実施形態のＶＣＯ適用例の動作について説明する。入力端子５０からＶ−Ｆ変換部５１へＶＣＯの入力電圧が入力される。Ｖ−Ｆ変換部５１はＶＣＯの仕様に応じて、入力された電圧に対応する周波数値を出力する。その例のＶＣＯ出力結果を図２１に示す。図２１において、上段のグラフの縦軸がＶＣＯへの入力電圧を示しており、中断のグラフの縦軸がＶ−Ｆ変換部５１の出力周波数値を示している。下段のグラフはＶＣＯの出力である矩形波のデジタル信号を示している。全てのグラフにおいて横軸は時刻を示している。Ｖ−Ｆ変換部５１から出力された周波数情報は２進化処理部４４へ入力される。２進化処理部４４では図２の浮動小数点２進フォーマットサンプルに基づいて入力された周波数値を対応する６４ビットの浮動小数点２進データに変換し、各ビットが０の場合ＡｔｏＤインターフェイス４５の立下りしきい値電圧Ｖｔｌより低い電圧値をＡｔｏＤインターフェイス４５へ出力し、各ビットが１の場合ＡｔｏＤインターフェイス４５の立上がりしきい値電圧Ｖｔｈより高い電圧値をＡｔｏＤインターフェイス４５へ出力する。６４個のＡｔｏＤインターフェイス４５では各ビット毎に入力された２値化されたアナログ電圧値を‘Ｈ’‘Ｌ’のデジタル信号に変換し、矩形波生成モジュール５２の実数化処理部１６に６４ビットの浮動小数点２進データ１８として入力する。実数化処理部１６は入力された周波数情報の６４ビットの浮動小数点２進データ１８を、図２の浮動小数点２進フォーマットに基づいて実数値に復元し、その実数値の周波数情報を矩形波生成部５３に入力する。矩形波生成部５３は入力された周波数情報の周波数の矩形波を生成し、矩形波出力端子５４から出力する。その矩形波の出力例を図２１の下段のグラフに示す。これらのようにアナログ記述言語側にて生成された周波数情報を２進化処理部４４が２進化し、ＡｔｏＤインターフェイス４５がデジタル信号化してハードウェア記述言語側へ伝達し、ハードウェア記述言語側でその２進化された周波数情報を実数値の周波数情報に復元し、その周波数に応じた発振周波数の矩形波を生成することができることから、ＶＣＯをＶ−Ｆ変換部と発振部に分け、精度が必要なＶ−Ｆ変換部をアナログ記述言語にて記述し、速度が必要な発振部をハードウェア記述言語にて記述することができ、シミュレーション精度を落すことなく高速なシミュレーションを実現することができる。
【産業上の利用可能性】
【００５７】
以上説明したように、本発明は、デジタル回路部とアナログ回路部を有するデジアナ混載回路のシミュレーション方法等に有用である。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態のシミュレーション方法におけるハードウェア記述のアナログ回路からハードウェア記述のアナログ回路への接続方法を示す説明図
【図２】浮動小数点２進フォーマットサンプルを示す説明図
【図３】第１の実施形態のサンプル回路を示すブロック図
【図４】図３に示す入力信号を増幅器に入力する方法に対応するハードウェア記述のアナログ回路へのアナログ波形入力方法を示す説明図
【図５】入力波形のメモリーイメージ変換例を示す説明図
【図６】入力波形の生成方法を示すフローチャート
【図７】図３に示すＡ／Ｄ変換器とデジタルフィルタとの接続方法に対応するハードウェア記述のアナログ回路からハードウェア記述のデジタル回路への接続方法を示す説明図
【図８】Ａ／Ｄ変換器のＡ／Ｄ変換例を示す説明図
【図９】図３に示すデジタルフィルタとＤ／Ａ変換器との接続方法に対応するハードウェア記述のデジタル回路からハードウェア記述のアナログ回路への接続方法を示す説明図
【図１０】Ｄ／Ａ変換器のＤ／Ａ変換例（遷移時間あり）を示す説明図
【図１１】Ｄ／Ａ変換器のＤ／Ａ変換例（遷移時間なし）を示す説明図
【図１２】図３に示すデジタルフィルタとＤ／Ａ変換器（遷移時間なし）との接続方法に対応するハードウェア記述のデジタル回路からハードウェア記述のアナログ回路への接続方法を示す説明図
【図１３】図３に示すＨ／Ｌ変換処理部の動作を示すＨ／Ｌ変換処理フロー図
【図１４】図３に示すＨ／Ｌ変換処理部のＨ／Ｌ変換例を示すグラフ
【図１５】図３に示す増幅器からの出力である出力信号に対応するハードウェア記述のアナログ信号波形表示方法を示す説明図
【図１６】本発明の第２の実施形態のサンプル回路を示すブロック図
【図１７】図１６に示す増幅器と８ビットＡ／Ｄ変換器との接続方法に対応するアナログ記述のアナログ回路からハードウェア記述のアナログ回路への接続方法を示す説明図
【図１８】図１６に示す８ビットＤ／Ａ変換器と増幅器との接続方法に対応するハードウェア記述のアナログ回路からアナログ記述のアナログ回路への接続方法を示す説明図
【図１９】図１６に示す入力信号の増幅器への入力に対応するアナログ記述のアナログ回路へのアナログ波形入力方法を示す説明図
【図２０】本発明の第３の実施形態を適用したＶＣＯのシミュレーション方法を示す説明図
【図２１】ＶＣＯの出力結果を示すグラフ
【図２２】従来技術のハードウェア記述言語を用いたデジアナ混載シミュレーション方法
【符号の説明】
【００５９】
１  出力アナログ回路モジュール（従来例）
２  入力アナログ回路モジュール（従来例）
３  アナログ伝達モジュール
４  出力アナログ回路
５  出力レジスタ変数
６  出力端子（従来例）
７  入力アナログ回路
８  入力レジスタ変数
９  入力端子（従来例）
１０  出力伝達レジスタ変数
１１  入力伝達レジスタ変数
１２  出力アナログ回路モジュール（ハードウェア）
１３  入力アナログ回路モジュール（ハードウェア）
１４  ２進化処理部（ハードウェア）
１５  出力端子（ハードウェア）
１６  実数化処理部（ハードウェア）
１７  入力端子（ハードウェア）
１８  浮動小数点２進データ
１９  入力信号
２０  増幅器（ハードウェア）
２１  増幅器（ハードウェア）
２２  ８ビットＡ／Ｄ変換器
２３  デジタルフィルタ
２４  ８ビットＤ／Ａ変換機
２５  出力信号
２６  入力波形生成モジュール
２７  二次元レジスタ
２８  アドレス制御部
２９  入力波形
３０  サンプリングイメージ
３１  入力波形のメモリーイメージ
３２  入力デジタル回路モジュール
３３  入力端子（デジタル）
３４  １ビットＡ／Ｄ変換機
３５  出力デジタル回路モジュール
３６  出力端子（デジタル）
３７  １ビットＤ／Ａ変換機
３８  Ｈ／Ｌ変換処理部
３９  波形表示装置
４０  増幅器（アナログ）
４１  増幅器（アナログ）
４２  出力アナログ回路モジュール（アナログ）
４３  出力端子（アナログ）
４４  ２進化処理部（アナログ）
４５  ＡｔｏＤインターフェイス
４６  入力アナログ回路モジュール（アナログ）
４７  入力端子（アナログ）
４８  実数化処理部（アナログ）
４９  ＤｔｏＡインターフェイス
５０  電圧入力端子
５１  Ｖ−Ｆ変換部
５２  矩形波生成モジュール
５３  矩形波生成部
５４  矩形波出力端子
【図１】
2006113796.tif 000003
【図２】
2006113796.tif 000004
【図３】
2006113796.tif 000005
【図４】
2006113796.tif 000006
【図５】
2006113796.tif 000007
【図６】
2006113796.tif 000008
【図７】
2006113796.tif 000009
【図８】
2006113796.tif 000010
【図９】
2006113796.tif 000011
【図１０】
2006113796.tif 000012
【図１１】
2006113796.tif 000013
【図１２】
2006113796.tif 000014
【図１３】
2006113796.tif 000015
【図１４】
2006113796.tif 000016
【図１５】
2006113796.tif 000017
【図１６】
2006113796.tif 000018
【図１７】
2006113796.tif 000019
【図１８】
2006113796.tif 000020
【図１９】
2006113796.tif 000021
【図２０】
2006113796.tif 000022
【図２１】
2006113796.tif 000023
【図２２】
2006113796.tif 000024