(57)【要約】  【課題】  フリンジングの問題を解決できて、渦電流損が増加せず、安定した磁気特性が得られる積層インダクタ、及び該積層インダクタを内蔵する回路基板を提供する。  【解決手段】  ＮｉＣｕＺｎフェライトからなる磁性体１に挟まれて、Ａｇからなるコイルパターン２と、磁気ギャップを形成するためのＺｒＯ2 からなる非磁性体３とが存在している。コイルパターン２及び非磁性体３を有する磁気ギャップ層１１におけるコイルパターン２の幅が、コイルパターン２のみを有する磁性体層１２におけるコイルパターン２の幅よりも狭い。磁気ギャップ層１１のコイルパターン２の幅を狭めて、非磁性体３の幅を広げた構造にしているため、中央脚から磁束が漏洩しても、その漏洩磁束がコイルパターン２と鎖交することはなく（矢印）、渦電流損の発生が防止される。【選択図】      図１
2006339532.tif 000002
【特許請求の範囲】
【請求項１】
磁性体にコイルパターンを形成した複数の磁性体層と、磁性体にコイルパターン及び非磁性体を形成した１または複数の磁気ギャップ層とを備えた積層インダクタにおいて、前記磁気ギャップ層の前記コイルパターンの幅が前記磁性体層の前記コイルパターンの幅より狭いことを特徴とする積層インダクタ。
【請求項２】
磁性体にコイルパターンを形成した複数の磁性体層と、磁性体にコイルパターン及び非磁性体を形成した１または複数の磁気ギャップ層とを備えた積層インダクタにおいて、前記磁気ギャップ層における前記非磁性体の厚さが前記コイルパターンの厚さより薄いことを特徴とする積層インダクタ。
【請求項３】
磁性体にコイルパターンを形成した複数の磁性体層と、磁性体にコイルパターン及び非磁性体を形成した１または複数の磁気ギャップ層とを備えた積層インダクタにおいて、前記磁気ギャップ層を挾む前記磁性体層の前記コイルパターンの近傍に非磁性体を設けていることを特徴とする積層インダクタ。
【請求項４】
磁性体に複数ターンのコイルパターンを形成した複数の磁性体層と、磁性体に１または複数ターンのコイルパターン及び非磁性体を形成した１または複数の磁気ギャップ層とを備えた積層インダクタにおいて、前記磁気ギャップ層の前記コイルパターンのターン数が前記磁性体層の前記コイルパターンのターン数より少ないことを特徴とする積層インダクタ。
【請求項５】
前記磁性体は、ＮｉＣｕＺｎフェライト、ＭｇＣｕＺｎフェライト、ＭｇＮｉＣｕＺｎフェライト、ＬｉＣｕＺｎフェライト及びＬｉＺｎフェライトからなる群から選ばれたフェライトであることを特徴とする請求項１乃至４のいずれかに記載の積層インダクタ。
【請求項６】
請求項１乃至５のいずれかに記載の積層インダクタを内蔵することを特徴とする回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層した磁性体によって磁気回路を構成する積層インダクタ、及び、該積層インダクタを内蔵する回路基板に関し、特に、磁気回路の磁路の一部に非磁性体による磁気ギャップを設けた積層インダクタ、及び該積層インダクタを内蔵する回路基板に関する。
【背景技術】
【０００２】
機器の小型／薄型化によって搭載されるモジュール、電子部品も省スペース、低背化が要求されている。ＤＣ／ＤＣコンバータのチョークコイルには従来から巻線型インダクタを使用していたが、小型化を進めた場合に、磁芯、つばなどの肉厚が薄くなって、欠けなどの構造的な信頼性に問題が生じる。また、省スペース化を進めた場合に、閉磁路構造とすることが困難であり、漏れ磁束などの問題もある。
【０００３】
そこで、モノリシックで閉磁路構造となり得る積層インダクタが開発されている。積層インダクタは、磁性体（フェライト）と内部導体（コイルパターン）とをシート積層法、印刷法などにより一体成形した後、同時焼成して作製される。図１１はこのような従来の積層インダクタ１０の一例の断面図であり、磁性体１に挟まれて複数層のコイルパターン２が存在している。積層インダクタは、モノリシックで閉磁路構造なインダクタであるので、構造的に信頼性に優れ、漏れ磁束が少ないという利点がある。また、半導体、コンデンサ、抵抗などの電子部品を実装するためのランド、配線パターンを積層体の表層または内層に設けることにより、モジュール化が可能であり、ＤＣ／ＤＣコンバータの省スペース化も図れる。しかしながら、一体構造であるため、バイアス電流を印加した際、容易に磁性体（フェライト）が部分的に飽和してインダクタンスが急激に低下するため、直流重畳特性が悪く、ＤＣ／ＤＣコンバータに使用するためには充分なインダクタンスを得られないという問題がある。
【０００４】
この問題を解決するために、積層体の内部に磁気ギャップとなる非磁性体を挿入することにより、実効透磁率を下げて磁気飽和を起こしにくくして、直流重畳特性を改善する手法が提案されている（例えば、特許文献１，２参照）。
【０００５】
図１２は、このような従来の積層インダクタ１０の他の例の断面図であり、磁性体１に挟まれて、複数層のコイルパターン２と磁気ギャップ形成するための１層の非磁性体３とが存在している。また、図１３は、このような従来の積層インダクタ１０の更に他の例の断面図である。図１２の例では、外側にまで非磁性体３が設けられているため、外部に磁束が漏洩して（図１２の矢印）、積層インダクタの長所が得られない。これに対して、図１３の例では、コイルパターン２に囲まれた領域（中央脚）にのみ非磁性体３が設けられており、外側は全て磁性体１で覆われているため、外部に磁束が漏洩しない構造であり、漏洩磁束による悪影響がない。
【特許文献１】特公平１−３５４８３号公報
【特許文献２】特公平１−３７８４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
磁気ギャップとなる非磁性体を設ける積層インダクタでは、積層体の内部に異材質を挿入して同時焼結により作製されるため、磁性体と非磁性体との熱膨張係数の差に起因する応力によって、磁性体の透磁率（μ）が低下したり、コアロス（Ｐcv）が増加するという問題がある。しかも、コイルパターン２を通過する磁束の磁気抵抗と、非磁性体３（磁気ギャップ）を通過する磁束の磁気抵抗とが近いため、コイルパターン２と非磁性体３（磁気ギャップ）との境界近傍では、磁性体１の中央脚から磁束が外部に漏洩する現象（図１３の矢印：フリンジング）が生じて、その漏洩磁束がコイルパターン２と鎖交して（図１３の矢印）渦電流が生じ、インダクタンスのロス（渦電流損）が増加するという問題がある。よって、従来の積層インダクタをＤＣ／ＤＣコンバータに用いた場合に高い効率が得られないことになる。
【０００７】
このような問題を解決するために、非磁性体の熱膨張係数を磁性体のそれに近付ける手法、または磁性体として耐応力特性に優れた材料を使用する手法などが提案されているが、上記フリンジングの問題は解決されていない。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、磁気ギャップの近傍における非磁性体及びコイルパターンの形状、設置パターンなどを規定することにより、フリンジングの問題を解決できて、渦電流損が増加せず、安定した磁気特性が得られる積層インダクタ、及び該積層インダクタを内蔵する回路基板を提供することを目的とする。
【０００９】
本発明の他の目的は、ＤＣ／ＤＣコンバータに用いた場合に高い効率を得ることができる積層インダクタ、及び該積層インダクタを内蔵する回路基板を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る積層インダクタは、磁性体にコイルパターンを形成した複数の磁性体層と、磁性体にコイルパターン及び非磁性体を形成した１または複数の磁気ギャップ層とを備えた積層インダクタにおいて、前記磁気ギャップ層の前記コイルパターンの幅が前記磁性体層の前記コイルパターンの幅より狭いことを特徴とする。
【００１１】
本発明の積層インダクタにあっては、従来例（図１３）に比べて磁気ギャップ層におけるコイルパターンの幅を狭くして、非磁性体の幅を広くしている。よって、中央脚から磁束が漏洩しても、その漏洩磁束がコイルパターンと鎖交することはなく、渦電流損の発生が防止される。
【００１２】
本発明に係る積層インダクタは、磁性体にコイルパターンを形成した複数の磁性体層と、磁性体にコイルパターン及び非磁性体を形成した１または複数の磁気ギャップ層とを備えた積層インダクタにおいて、前記磁気ギャップ層における前記非磁性体の厚さが前記コイルパターンの厚さより薄いことを特徴とする。
【００１３】
本発明の積層インダクタにあっては、磁気ギャップ層における非磁性体をコイルパターンより薄くしている。よって、非磁性体から漏洩する磁束が少なくなり、渦電流損は減少する。
【００１４】
本発明に係る積層インダクタは、磁性体にコイルパターンを形成した複数の磁性体層と、磁性体にコイルパターン及び非磁性体を形成した１または複数の磁気ギャップ層とを備えた積層インダクタにおいて、前記磁気ギャップ層を挾む前記磁性体層の前記コイルパターンの近傍に非磁性体を設けていることを特徴とする。
【００１５】
本発明の積層インダクタにあっては、磁気ギャップ層を挾む上下の磁性体層のコイルパターン近傍に非磁性体を設けている。よって、この上下の磁性体層では、非磁性体が設けられているため、磁束は磁性体の中央脚の中心部を流れるようになり、磁気ギャップ層で中央脚の外側を流れる磁束が少なくなり、コイルパターンを鎖交する磁束が少なくなって、渦電流損は減少する。
【００１６】
本発明に係る積層インダクタは、磁性体に複数ターンのコイルパターンを形成した複数の磁性体層と、磁性体に１または複数ターンのコイルパターン及び非磁性体を形成した１または複数の磁気ギャップ層とを備えた積層インダクタにおいて、前記磁気ギャップ層の前記コイルパターンのターン数が前記磁性体層の前記コイルパターンのターン数より少ないことを特徴とする。
【００１７】
本発明の積層インダクタにあっては、磁気ギャップ層における内側（中央側）のコイルパターンを除去している。よって、中央脚から漏洩する磁束がコイルパターンに鎖交することが減って、渦電流損は減少する。
【００１８】
本発明に係る積層インダクタは、上記積層インダクタにおいて、前記磁性体は、ＮｉＣｕＺｎフェライト、ＭｇＣｕＺｎフェライト、ＭｇＮｉＣｕＺｎフェライト、ＬｉＣｕＺｎフェライト及びＬｉＺｎフェライトからなる群から選ばれたフェライトであることを特徴とする。
【００１９】
本発明の積層インダクタにあっては、磁性体を、ＮｉＣｕＺｎフェライト、ＭｇＣｕＺｎフェライト、ＭｇＮｉＣｕＺｎフェライト、ＬｉＣｕＺｎフェライト、ＬｉＺｎフェライトの何れで構成しても、同様の作用を呈する。
【００２０】
本発明に係る回路基板は、上述したような構成の積層インダクタを内蔵することを特徴とする。
【００２１】
本発明の回路基板にあっては、直流重畳特性に優れて、しかも渦電流損が少ない積層インダクタを内蔵する。
【発明の効果】
【００２２】
本発明の積層インダクタでは、磁気ギャップ層のコイルパターンの幅を磁性体層のコイルパターンの幅より狭くするようにしたので、中央脚から磁束が漏洩しても、その漏洩磁束がコイルパターンと鎖交することを防止できて、渦電流損の発生を防止でき、ＤＣ／ＤＣコンバータに用いた場合に高い効率を得ることができる。
【００２３】
本発明の積層インダクタでは、磁気ギャップ層における非磁性体の厚さをコイルパターンの厚さより薄くするようにしたので、非磁性体から漏洩する磁束を減らすことができて、渦電流損を減少でき、ＤＣ／ＤＣコンバータに用いた場合に高い効率を得ることができる。
【００２４】
本発明の積層インダクタでは、磁気ギャップ層を挾む磁性体層のコイルパターンの近傍に非磁性体を設けるようにしたので、磁気ギャップ層で中央脚の外側を流れる磁束を少なくすることができるため、渦電流損を減少でき、ＤＣ／ＤＣコンバータに用いた場合に高い効率を得ることができる。
【００２５】
本発明の積層インダクタでは、磁気ギャップ層のコイルパターンのターン数を磁性体層のコイルパターンのターン数より少なくするようにしたので、中央脚から漏洩する磁束がコイルパターンに鎖交することを減らすことができて、渦電流損を減少でき、ＤＣ／ＤＣコンバータに用いた場合に高い効率を得ることができる。
【００２６】
本発明の積層インダクタでは、磁性体が、ＮｉＣｕＺｎフェライト、ＭｇＣｕＺｎフェライト、ＭｇＮｉＣｕＺｎフェライト、ＬｉＣｕＺｎフェライト及びＬｉＺｎフェライトからなる群から選ばれたフェライトであるようにしたので、磁性体として上記のどの材料を用いても同様の効果を得ることができる。
【００２７】
本発明の回路基板では、上述したような良好な磁気特性を有する積層インダクタを内蔵することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（第１実施の形態）
図１は、第１実施の形態に係る積層インダクタ１０の断面図である。図１において、１は例えばＮｉＣｕＺｎフェライトからなる磁性体であり、磁性体１に挟まれて、例えばＡｇからなるコイルパターン２と、磁気ギャップを形成するための例えばＺｒＯ2 からなる非磁性体３とが存在している。第１実施の形態では、コイルパターン２及び非磁性体３を有する磁気ギャップ層１１におけるコイルパターン２の幅が、コイルパターン２のみを有する磁性体層１２におけるコイルパターン２の幅よりも狭い。
【００２９】
第１実施の形態の積層インダクタ１０は、次のようにして作製される。磁気ギャップ層１１となる図２（ａ）に示される１枚の磁性体シート（ＺｒＯ2 からなる非磁性体ペースト及びＡｇペーストを塗布して非磁性体３及びコイルパターン２を印刷したＮｉＣｕＺｎフェライトからなる磁性体シート）と、磁性体層１２となる図２（ｂ）に示される複数枚の磁性体シート（Ａｇペーストを塗布してコイルパターン２を印刷したＮｉＣｕＺｎフェライトからなる磁性体シート）と、無地層１３となる図２（ｃ）に示される複数枚の磁性体シート（何も印刷しないＮｉＣｕＺｎフェライトからなる磁性体シート）とを適宜積層圧着させてシート積層体を得る。シート積層体を素子寸法に切断して積層体を得た後、この積層体を焼結する。ここで、図２（ａ）における磁気ギャップ層１１のコイルパターン２の幅は、図２（ｂ）における磁性体層１２のコイルパターン２の幅よりも狭くしている。
【００３０】
磁気ギャップを設けない構造である場合（図１１に示した従来例）には、磁性体のみに磁束が流れるので、磁束がコイルパターンと鎖交することはない。一方、磁気ギャップを設けた構造では、コイルパターンも磁性体であり、非磁性体とコイルパターンとの境界近傍で磁束が漏洩し、磁束がコイルパターンと鎖交して渦電流損が生じる（図１３に示した従来例）。第１実施の形態では、磁気ギャップ層１１のコイルパターン２の幅を狭めて、非磁性体３の幅を広げた構造にしている。この構造では、中央脚から磁束が漏洩しても、その漏洩磁束がコイルパターン２と鎖交することはなく（図１の矢印）、渦電流損の発生を防止することができる。この結果、ＤＣ／ＤＣコンバータに用いた場合に高い効率を得ることができる。
【００３１】
（第２実施の形態）
図３は、第２実施の形態に係る積層インダクタ１０の断面図である。例えばＮｉＣｕＺｎフェライトからなる磁性体１に挟まれて、例えばＡｇからなるコイルパターン２と、磁気ギャップを形成するための例えばＺｒＯ2 からなる非磁性体３とが存在している。第２実施の形態では、コイルパターン２及び非磁性体３を有する磁気ギャップ層１１における非磁性体３の厚さがコイルパターン２の厚さより薄い。
【００３２】
第２実施の形態の積層インダクタ１０は、次のようにして作製される。磁気ギャップ層１１となる図４（ａ）に示される１枚の磁性体シート（ＺｒＯ2 からなる非磁性体ペースト及びＡｇペーストを塗布して非磁性体３及びコイルパターン２を、前者の厚さを後者より薄くして印刷したＮｉＣｕＺｎフェライトからなる磁性体シート）と、磁性体層１２となる図４（ｂ）に示される複数枚の磁性体シート（Ａｇペーストを塗布してコイルパターン２を印刷したＮｉＣｕＺｎフェライトからなる磁性体シート）と、無地層１３となる図４（ｃ）に示される複数枚の磁性体シート（何も印刷しないＮｉＣｕＺｎフェライトからなる磁性体シート）とを適宜積層圧着させてシート積層体を得る。シート積層体を素子寸法に切断して積層体を得た後、この積層体を焼結する。
【００３３】
コイルパターンと磁気ギャップとは非磁性であるので、磁気ギャップを通過する磁気抵抗とコイルパターンを通過する磁気抵抗との差が小さく、中央脚から漏洩した磁束がコイルパターンを通過する（図１３に示した従来例）。第２実施の形態では、磁気ギャップ（非磁性体３）の厚さをコイルパターン２の厚さよりも薄くした構造にしている。この構造では、非磁性体３から漏洩する磁束を減らすことができて、渦電流損を低減することができる。この結果、ＤＣ／ＤＣコンバータに用いた場合に高い効率を得ることができる。
【００３４】
（第３実施の形態）
図５は、第３実施の形態に係る積層インダクタ１０の断面図である。例えばＮｉＣｕＺｎフェライトからなる磁性体１に挟まれて、例えばＡｇからなるコイルパターン２と、磁気ギャップを形成するための例えばＺｒＯ2 からなる非磁性体３とが存在している。第３実施の形態では、コイルパターン２及び非磁性体３を有する磁気ギャップ層１１を挾む上下の磁性体層１２ａ，１２ａのコイルパターン２の近傍に非磁性体１４を設けている。
【００３５】
第３実施の形態の積層インダクタ１０は、次のようにして作製される。磁気ギャップ層１１となる図６（ａ）に示される１枚の磁性体シート（ＺｒＯ2 からなる非磁性体ペースト及びＡｇペーストを塗布して非磁性体３及びコイルパターン２を印刷したＮｉＣｕＺｎフェライトからなる磁性体シート）と、磁性体層１２ａ，１２ａとなる図６（ｂ）に示される２枚の磁性体シート（ＺｒＯ2 からなる非磁性体ペースト及びＡｇペーストを塗布して非磁性体１４及びコイルパターン２を印刷したＮｉＣｕＺｎフェライトからなる磁性体シート）と、磁性体層１２となる図６（ｃ）に示される複数枚の磁性体シート（Ａｇペーストを塗布してコイルパターン２を印刷したＮｉＣｕＺｎフェライトからなる磁性体シート）と、無地層１３となる図６（ｄ）に示される複数枚の磁性体シート（何も印刷しないＮｉＣｕＺｎフェライトからなる磁性体シート）とを適宜積層圧着させてシート積層体を得る。シート積層体を素子寸法に切断して積層体を得た後、この積層体を焼結する。
【００３６】
コイルパターンと鎖交して渦電流損となる磁束は、中央脚の外側（コイルパターン近傍）を流れる磁束である。第３実施の形態では、磁気ギャップ層１１の上下の磁性体層１２ａ，１２ａの中央脚の外周に非磁性体１４を設けた構造にしている。この構造では、磁性体層１２ａ，１２ａにおいて、非磁性体１４に遮られて磁束は中央脚の中心部を流れる（図５の矢印）。このため、磁気ギャップ層１１では中央脚外側に磁束が流れなくなり、磁気ギャップ層１１から漏洩する磁束を減らすことができて、渦電流損を低減することができる。この結果、ＤＣ／ＤＣコンバータに用いた場合に高い効率を得ることができる。
【００３７】
（第４実施の形態）
図７は、第４実施の形態に係る積層インダクタ１０の断面図である。例えばＮｉＣｕＺｎフェライトからなる磁性体１に挟まれて、例えばＡｇからなるコイルパターン２と、磁気ギャップを形成するための例えばＺｒＯ2 からなる非磁性体３とが存在している。第４実施の形態では、磁気ギャップ層１１のコイルパターン２のターン数は１回であり、磁性体層１２のコイルパターン２のターン数は２回である。つまり、磁気ギャップ層１１では内側（中央側）のコイルパターン２が欠損しており、この欠損領域まで非磁性体３が延在している。
【００３８】
第４実施の形態の積層インダクタ１０は、次のようにして作製される。磁気ギャップ層１１となる図８（ａ）に示される１枚の磁性体シート（ＺｒＯ2 からなる非磁性体ペースト及びＡｇペーストを塗布して非磁性体３及び１ターンのコイルパターン２を印刷したＮｉＣｕＺｎフェライトからなる磁性体シート）と、磁性体層１２となる図８（ｂ）に示される複数枚の磁性体シート（Ａｇペーストを塗布して２ターンのコイルパターン２を印刷したＮｉＣｕＺｎフェライトからなる磁性体シート）と、無地層１３となる図８（ｃ）に示される複数枚の磁性体シート（何も印刷しないＮｉＣｕＺｎフェライトからなる磁性体シート）とを適宜積層圧着させてシート積層体を得る。シート積層体を素子寸法に切断して積層体を得た後、この積層体を焼結する。
【００３９】
１層あたりに複数ターンのコイルパターン２を形成するような第４実施の形態にあっては、磁気ギャップ層１１における内側（中央側）のコイルパターン２を除去した構造にしている。この構造では、中央脚から漏洩する磁束がコイルパターン２に鎖交することを減らすことができて、渦電流損を低減することができる。この結果、ＤＣ／ＤＣコンバータに用いた場合に高い効率を得ることができる。
【００４０】
（第５実施の形態）
図９は、第５実施の形態に係る積層インダクタ１０の断面図である。第１実施の形態にあっては、磁気ギャップ層１１のコイルパターン２の幅が狭くなるので、磁気ギャップ層１１での導体抵抗が磁性体層１２と比較して高くなることが懸念される。第５実施の形態は、この懸念をなくすための例であり、磁気ギャップ層１１のコイルパターン２の厚さを磁性体層１２のコイルパターン２の厚さより厚くしている。磁気ギャプ層１１のコイルパターン２では、その幅は狭いが厚さは厚くなっているので、磁気ギャプ層１１及び磁性待層１２は同程度の導体抵抗となり得る。
【００４１】
ところで、上述した各実施の形態では、磁性体としてＮｉＣｕＺｎフェライトを用いる場合について説明したが、これ以外に、ＭｇＣｕＺｎフェライト、ＭｇＮｉＣｕＺｎフェライト、ＬｉＣｕＺｎフェライト、ＬｉＺｎフェライトなどを磁性体として使用しても本発明を同様に適用できて同様の効果を奏することは勿論である。Ｌｉ系フェライトは、Ｎｉ系フェライトと比べて応力に対する耐性が強いという利点を有しているが、その磁気特性から直流重畳特性を改善するためには大きな磁気ギャップを設ける必要がある。よって、本発明の技術は特に磁性体としてＬｉ系フェライトを用いる積層インダクタに必要不可欠な技術であると言える。
【００４２】
また、上述した各実施の形態では、非磁性体３を有する磁気ギャップ層１１を１層だけ設ける場合について説明したが、２層以上の磁気ギャップ層１１を設けるようにしても良く、同様の効果が得られる。
【００４３】
また、積層シート法を用いて積層インダクタを作製する場合について説明したが、印刷法によって本発明の積層インダクタを作製することも可能である。
【００４４】
本発明の実施例及び比較すべき従来例による積層インダクタの各種の試料（試料１〜１０）を作製し、その特性及び性能（インダクタンス、コアロス、ＤＣ／ＤＣコンバータの効率）を測定した。各種の試料は、積層シート法を用いて、長辺４．５ｍｍ×短辺３．２ｍｍ×厚さ０．６ｍｍの矩形状に作製した。また、３．６Ｖ→１３．５Ｖの昇圧回路でのコアロス及び効率を測定した。コアロスはＢ−Ｈアナライザを用いて測定し、効率は入出力電力から求めた。各試料の測定結果を下記表１に示す。
【００４５】
【表１】
2006339532.tif 000003
【００４６】
試料１は、磁気ギャップを設けない図１１に示したような従来例の積層インダクタであり、試料２は、磁気ギャップを設けた図１３に示したような従来例の積層インダクタである。磁気ギャップを挿入することによりインダクタンスは低下したが、コアロスが増えてコンバータの効率は低減している。
【００４７】
試料３は、実施の形態１（図１）による積層インダクタであり、インダクタンスは試料２と同等であるが、コイルパターンと鎖交する磁束が低減されたため、渦電流損が減って、コアロスは改善してコンバータの高い効率を実現できている。試料４は、実施の形態２（図３）による積層インダクタであり、試料２に比べて磁気ギャップが小さいので、インダクタンスは高くなっている。しかしながら、コイルパターンと鎖交する磁束は減るため、試料２に比べてコアロスは改善してコンバータの効率も向上している。
【００４８】
試料５は、実施の形態３（図５）による積層インダクタであり、中央脚の中央部に磁束が集中するので、コアロスは改善してコンバータの高い効率を実現できている。試料６は、実施の形態４（図７）による積層インダクタであり、コイルパターンのターン数を減らしたので、インダクタンスは低下しているが、コンバータの効率は改善している。
【００４９】
試料７，試料８はそれぞれ、試料２，試料３における磁性体としてＬｉＣｕＺｎフェライトを用いた積層インダクタであり、試料９，試料１０はそれぞれ、試料２，試料３における磁性体としてＭｇＣｕＺｎフェライトを用いた積層インダクタである。磁性体をＮｉＣｕＺｎフェライトとした場合と同様に、コアロス及びコンバータの効率の点で本発明の有意性を立証できている。
【００５０】
図１０は、本発明の回路基板を利用した複合積層部品を示しており、図１０（ａ）はその斜視図、図１０（ｂ）はその断面図である。本発明の回路基板２０は、上述したような構成を有する積層インダクタ１０を内蔵している。回路基板２０の表面には表面電極２１が形成され、その底面には底面電極２２が形成され、その側面には側面電極２３が形成されている。表面電極２１は、制御ＩＣ、ダイオード、コンデンサ及び抵抗などの電子部品２５を実装するための電極であり、配線２４を介してまたは直接接合によって、これらの電子部品２５が表面電極２１と接続される。
【図面の簡単な説明】
【００５１】
【図１】第１実施の形態に係る積層インダクタの断面図である。
【図２】第１実施の形態の積層インダクタに使用する複数種の磁性体シートの平面図である。
【図３】第２実施の形態に係る積層インダクタの断面図である。
【図４】第２実施の形態の積層インダクタに使用する複数種の磁性体シートの平面図である。
【図５】第３実施の形態に係る積層インダクタの断面図である。
【図６】第３実施の形態の積層インダクタに使用する複数種の磁性体シートの平面図である。
【図７】第４実施の形態に係る積層インダクタの断面図である。
【図８】第４実施の形態の積層インダクタに使用する複数種の磁性体シートの平面図である。
【図９】第５実施の形態に係る積層インダクタの断面図である。
【図１０】本発明の回路基板を利用した複合積層部品を示す図である。
【図１１】従来の積層インダクタの一例の断面図である。
【図１２】従来の積層インダクタの他の例の断面図である。
【図１３】従来の積層インダクタの更に他の例の断面図である。
【符号の説明】
【００５２】
１  磁性体
２  コイルパターン
３  非磁性体（磁気ギャップ）
１０  積層インダクタ
１１  磁気ギャップ層
１２  磁性体層
１２ａ  磁性体層
１３  無地層
１４  非磁性体
２０  回路基板
【図１】
2006339532.tif 000004
【図２】
2006339532.tif 000005
【図３】
2006339532.tif 000006
【図４】
2006339532.tif 000007
【図５】
2006339532.tif 000008
【図６】
2006339532.tif 000009
【図７】
2006339532.tif 000010
【図８】
2006339532.tif 000011
【図９】
2006339532.tif 000012
【図１０】
2006339532.tif 000013
【図１１】
2006339532.tif 000014
【図１２】
2006339532.tif 000015
【図１３】
2006339532.tif 000016