(57)【要約】【課題】  復調された受信信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路を内蔵した通信用半導体集積回路（ＲＦ−ＩＣ）において、回路の占有面積と消費電力の増加を回避しつつ２つの通信方式に対応してそれぞれ所望のノイズシェープ特性を得ることができるΣΔ型Ａ／Ｄ変換器を提供する。【解決手段】  入力信号にフィードバック信号をした信号を積分する積分器（１２，１４）と、積分された信号を量子化する量子化器（１５）と、量子化された信号をＤ／Ａ変換してフィードバックするローカルＤ／Ａ変換器（１６，１７）とを含むΣΔ型Ａ／Ｄ変換器を内蔵した通信用半導体集積回路（ＲＦ−ＩＣ）において、通信方式に応じて量子化器を構成する比較器（ＣＭＰ１〜ＣＭＰ７）のうち動作する比較器の数をレジスタに設定された値により変更可能に構成するようにした。【選択図】  図１
2006254261.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数帯域の第１の信号を受信し処理する第１の受信回路と前記第１の信号よりも広帯域の第２の信号を受信し処理する第２の受信回路と、処理された受信信号をディジタル信号に変換するＡ／Ｄ変換回路とを内蔵した通信用半導体集積回路であって、
前記Ａ／Ｄ変換回路は、
入力信号とフィードバック信号との差分をとった信号を積分する積分回路と、比較器からなる量子化回路と、量子化出力をアナログ信号に変換してフィードバックするローカルＤ／Ａ変換回路と、を備えたΣΔ型Ａ／Ｄ変換回路からなり、
受信モードが広帯域の第２の信号を受信し処理する第２のモードのときは、受信モードが第１の信号を受信し処理する第１のモードのときよりも前記量子化回路内の動作する比較器の数が多くなるように構成されていることを特徴とする通信用半導体集積回路。
【請求項２】
前記Ａ／Ｄ変換回路は前記第１の受信回路と第２の受信回路の後段にそれらの受信回路により処理された信号をディジタル信号に変換する共通の回路として設けられ、前記第２のモードのときは前記量子化回路内の一部の比較器が非選択状態にされることにより第１のモードのときよりも第２のモードのときの方が前記量子化回路内の動作する比較器の数が多くなるように構成されていることを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項３】
前記ローカルＤ／Ａ変換回路は前記第１のモードのとき第２のモードのときでＤ／Ａ変換ビット数が変更可能に構成されていることを特徴とする請求項２に記載の通信用半導体集積回路。
【請求項４】
前記Ａ／Ｄ変換回路はスイッチド・キャパシタ型回路であり、前記積分回路は、差動増幅回路と、該差動増幅回路の出力端子と反転入力端子との間に接続された積分容量とを備え、前記積分容量は複数個の並列形態の容量素子からなり、前記第１のモードのときは前記複数個の並列形態の容量素子のうち一部の容量素子が電気的に切り離されるように構成されていることを特徴とする請求項１〜３のいずれかに記載の通信用半導体集積回路。
【請求項５】
前記Ａ／Ｄ変換回路はスイッチド・キャパシタ型回路であり、前記ローカルＤ／Ａ変換回路はそのＤＡＣ容量が複数の単位容量素子で構成され、それぞれの容量素子に対応して切替えスイッチが設けられているとともに、前記量子化回路の出力信号を該量子化回路のビット数に応じて前記各切替えスイッチに分配することで前記ローカルＤ／Ａ変換回路のビット数が変更されてもトータルのＤＡＣ容量値が変わらないようにする信号分配回路が設けられていることを特徴とする請求項１〜３のいずれかに記載の通信用半導体集積回路。
【請求項６】
所定の周波数帯域の第１の信号を受信し処理する第１の受信回路と前記第１の信号と異なる周波数帯域の第２の信号を受信し処理する第２の受信回路と、処理された受信信号をディジタル信号に変換するＡ／Ｄ変換回路とを内蔵した通信用半導体集積回路であって、
前記Ａ／Ｄ変換回路は、所定の基本波成分周波数の周期信号を加算可能にされたΣΔ型Ａ／Ｄ変換回路からなり、
第１の信号を受信し処理する第１のモードの場合は、第２の信号を受信し処理する第２のモードの場合と基本波成分周波数の異なる周期信号が加算され、第１のモードで加算される基本波成分周波数は第２のモードの受信周波数帯域に含まれず、第２のモードで加算される基本波成分周波数は第１のモードの受信周波数帯域に含まれないように構成されていることを特徴とする通信用半導体集積回路。
【請求項７】
前記Ａ／Ｄ変換回路は前記第１の受信回路と第２の受信回路の後段にそれらの受信回路により処理された信号をディジタル信号に変換する共通の回路として設けられ、前記第１のモードの場合と前記第２のモードの場合で基本波成分周波数の異なる周期信号が前記Ａ／Ｄ変換回路の信号に加算されるように構成されていることを特徴とする請求項６に記載の通信用半導体集積回路。
【請求項８】
前記Ａ／Ｄ変換回路はスイッチド・キャパシタ型回路であることを特徴とする請求項６または７に記載の通信用半導体集積回路。
【請求項９】
前記周期信号は矩形波信号であり、矩形波の周期信号を生成する信号生成回路を内蔵し、該信号生成回路は前記第２のモードのときと第１のモードのときとで異なる基本波成分周波数の周期信号を生成するように構成されていることを特徴とする請求項６〜８のいずれかに記載の通信用半導体集積回路。
【請求項１０】
前記周期信号の基本波成分周波数は前記Ａ／Ｄ変換回路の後段に設けられるディジタルフィルタの零点もしくは零点近傍となるように構成されていることを特徴とする請求項６〜９のいずれかに記載の通信用半導体集積回路。
【請求項１１】
所定の周波数帯域の第１の信号を受信し処理する第１の受信回路と前記第１の信号よりも広帯域の第２の信号を受信し処理する第２の受信回路と、処理された受信信号をディジタル信号に変換するＡ／Ｄ変換回路とを内蔵した通信用半導体集積回路であって、
前記Ａ／Ｄ変換回路は、
入力信号とフィードバック信号との差分をとった信号を積分する積分回路と、比較器からなる量子化回路と、量子化出力をアナログ信号に変換してフィードバックするローカルＤ／Ａ変換回路とを備え、所定の基本波成分周波数の周期信号を加算可能にされたΣΔ型Ａ／Ｄ変換回路からなり、
受信モードが広帯域の第２の信号を受信し処理する第２のモードのときは、受信モードが第１の信号を受信し処理する第１のモードのときよりも前記量子化回路内の動作する比較器の数が多くされ、
前記第１のモードの場合と前記第２のモードの場合で基本波成分周波数の異なる周期信号が加算され、第１のモードで加算される基本波成分周波数は第２のモードの受信周波数帯域に含まれず、第２のモードで加算される基本波成分周波数は第１のモードの受信周波数帯域に含まれないように構成されていることを特徴とする通信用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をディジタル信号に変換するためのアナログ−ディジタル（Ａ／Ｄ）変換回路さらにはΣΔ（シグマ・デルタ）型Ａ／Ｄ変換回路に適用して有効な技術に関し、例えば無線通信システムにおいて復調された受信信号をディジタル信号に変換してベースバンド回路へ出力するＡ／Ｄ変換回路を内蔵した通信用半導体集積回路に利用して有効な技術に関するものである。
【背景技術】
【０００２】
現在、携帯電話器のような無線通信システムは、一般に、送信信号の変調機能および受信信号の復調機能を有する半導体集積回路（ＲＦ−ＩＣ）や送信データを基本波に対し同相成分のＩ信号および直交成分のＱ信号に変換したり受信信号から復調されたＩ，Ｑ信号を処理してデータを復元したりするベースバンド回路などの半導体集積回路と、送信信号を電力増幅してアンテナより出力させるパワーアンプを含むパワーモジュールなどにより構成されている。従来、上記ＲＦ−ＩＣとベースバンドＬＳＩとの間で伝達されるＩ，Ｑ信号はアナログ信号であることが多かった。
【０００３】
一方、ベースバンドＬＳＩは、内部処理のほとんどがディジタル処理で行なわれるため、ベースバンドＬＳＩ側に、入力された受信アナログＩ，Ｑ信号をディジタル信号に変換するＡＤ変換回路や送信ディジタルＩ，Ｑ信号をアナログ信号に変換するＤＡ変換回路が設けられていた。この場合、ベースバンドＬＳＩは、大部分がディジタル回路であるにもかかわらずアナログ回路であるＡＤ変換回路やＤＡ変換回路を内蔵するため、ＬＳＩの製造プロセスにアナログ回路を構成する素子を形成するための工程を含むことになり、それによりチップコストが高くなるという不具合がある。
【０００４】
そこで、ＲＦ−ＩＣ側にＡＤ変換回路とＤＡ変換回路を設けて、ＲＦ−ＩＣとベースバンドＬＳＩとの間で、Ｉ，Ｑ信号をディジタル信号で伝達する技術が提案されている。ＲＦ−ＩＣ側にＡＤ変換回路とＤＡ変換回路を設けることにより、ベースバンドＬＳＩ側にはＡＤ変換回路やＤＡ変換回路が不要になり、プロセスにアナログ回路素子を形成するための工程が不要になって、チップコストを低減することができるとともに、ＲＦ−ＩＣの受信系回路においては復調回路の後段に設けられる高利得増幅回路やフィルタを簡略化してチップサイズの低減が可能になる。また、Ｉ，Ｑ信号をディジタル化することにより、ＳＮ比（Signal to Noise Ratio）を向上させることができる。
【０００５】
ＲＦ−ＩＣに内蔵されるＡ／Ｄ変換器として、オーバーサンプル型Ａ／Ｄ変換器のひとつであるΣΔ変調方式のＡ／Ｄ変換器を用いたものがある。ΣΔ変調方式のＡ／Ｄ変換器は、出力信号と入力信号との差を積分器で積分し、この積分器の出力が最小となるようにフィードバック制御するものである。このΣΔ変調方式においては、アナログ積分の次数すなわち積分器の数を増やすことにより、ＳＮ特性をさらに改善することができる。つまり、アナログ積分の次数を１次増やす毎に、ほぼオーバーサンプリング比の２乗に比例したＳＮ比が期待できる。
【０００６】
ＷＣＤＭＡ（Wide-band Code Division Multiple Access）方式とＧＰＲＳ（General Packet Radio Service）方式の２つの方式の通信が可能に構成された無線通信システムにおいて、それぞれの通信方式に適したノイズシェープ特性を有するΣΔ型Ａ／Ｄ変換器として、ＧＰＲＳ方式による通信のときは２次のシングルループ型で動作させ、ＷＣＤＭＡ方式による通信のときは２次のシングルループ型の後段にさらに１次のシングルループ型を付加したような構成を有するいわゆるＭＡＳＨ型に切り替えて動作させるようにしたΣΔ型Ａ／Ｄ変換器に関する技術が提案されている（特許文献１）。
【０００７】
さらに、ΣΔ型Ａ／Ｄ変換器においては、ＤＣ入力やオペアンプなどのオフセットによってアイドルトーンと呼ばれる低周波の雑音が発生したり、小振幅の信号入力時にその高調波成分が発生してＳＮ比が低下するという問題がある。従来、かかる問題を解決するため、擬似乱数系列から生成したディザ信号を量子化器の直前で加算することで、ΣΔ型Ａ／Ｄ変換器内部の信号の周期性を崩してトーンの発生を抑制するようにした技術が提案されている（特許文献２）。また、オフセットのようなＤＣ成分に起因して発生するトーンの周波数が受信信号帯域外となるようにわざと大きめのＤＣオフセットを入力信号に加算するようにした発明が提案されている（特許文献３）。
【特許文献１】Alessandro Dezzani and Eric Andre,"A 1.2V Dual-Mode WCDMA/GPRS ΣΔModulator"IEEE ISSCC,Paper 3.3,2003
【特許文献２】"Delta-Sigma Data Converters Theory,Design and Simulation,"Steven R. Norsworthy,Richard Schereier and Gabor C.Temes,IEEE press 1997
【特許文献３】特開２００３−１６３５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
２つの方式の通信が可能に構成された無線通信システムにおいて、それぞれの通信方式に応じて所望のノイズシェープ特性を得るためΣΔ型Ａ／Ｄ変換器の構成を切り替える技術を用いる場合、シングルループ型のΣΔ型Ａ／Ｄ変換器をＭＡＳＨ型に切り替えるには、積分器と量子化器が余分に必要になるため回路の占有面積と消費電力の増大が避けられないという課題がある。
【０００９】
また、低周波のアイドルトーンの発生を防止するためディザ信号を加算する技術を用いる場合、ディザ信号を量子化器の直前で加算するためディザ信号はΣΔ変調されその電力の大部分は信号帯域外に偏在することになるが、信号帯域内に残存する電力でＳＮ比（信号対雑音比）が劣化してしまう。また、ディザ信号を生成する回路は、その回路規模が比較的大きいため、占有面積が大きくなってチップサイズの増大をもたらすとともに消費電力も多くなるという課題がある。
【００１０】
一方、ＳＮ比を劣化させることなく低周波のアイドルトーンの発生を防止する方法として、故意にＤＣオフセットを入力信号に加算するする技術を用いる場合、Ａ／Ｄ変換器を構成するオペアンプや前段回路がもともとオフセットを持っており、そのオフセットのばらつきが比較的大きいため、ばらつきに応じて加算すべきオフセットを適切に設定しなければならないとともに、ばらつきがかなり大きい場合には加算すべきオフセット値も相当大きくしなければならず、それによってＡ／Ｄ変換器のダイナミックレンジが狭くなってしまうという課題がある。
【００１１】
本発明の目的は、復調された受信信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路を内蔵した通信用半導体集積回路（ＲＦ−ＩＣ）において、回路の占有面積と消費電力の増加を回避しつつ２つの通信方式に対応してそれぞれ所望のノイズシェープ特性を得ることができるΣΔ型Ａ／Ｄ変換器を提供することにある。
【００１２】
本発明の他の目的は、復調された受信信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路を内蔵した通信用半導体集積回路（ＲＦ−ＩＣ）において、回路面積と消費電力の増加を回避しつつ低周波のアイドルトーンの発生を防止することができるΣΔ型Ａ／Ｄ変換器を提供することにある。
【００１３】
本発明のさらに他の目的は、加算するオフセットの値に苦慮する必要がないとともにダイナミックレンジを狭めることなく小振幅の信号入力時のＳＮ比の低下を防止することができるΣΔ型Ａ／Ｄ変換器を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、入力信号とフィードバック信号との差分をとった信号を積分する積分器と、積分された信号を量子化する量子化器と、量子化された信号をＤ／Ａ変換してフィードバックするローカルＤ／Ａ変換器とを含むΣΔ型Ａ／Ｄ変換器を内蔵した通信用半導体集積回路（ＲＦ−ＩＣ）において、通信方式に応じて量子化器を構成する比較器のうち動作する比較器の数をレジスタに設定された値により変更可能に構成するようにしたものである。
【００１５】
ΣΔ型Ａ／Ｄ変換器のＳＮ比は、量子化器のビット数と信号帯域対ナイキスト周波数の比であるオーバーサンプリング比ＯＳＲおよび変調器の次数（積分器の数）のそれぞれに依存するためこれらのいずれかひとつを変えてやればノイズシェープ特性を変化させることができるが、変調器の次数を変化させる特許文献１に記載の技術にあっては回路面積と消費電力の増大をもたらし、オーバーサンプリング比を変化させる技術にあっては各回路を高速動作可能な構成しなければならないため回路設計が困難となる。これに対して、上記した手段では、量子化器を構成する比較器の数を変更することでＳＮ比を変えるようにしているため、回路面積と消費電力の増加を回避しつつ複数の異なる通信方式に対応してそれぞれ所望のノイズシェープ特性を容易に得ることが可能になる。
【００１６】
また、本願の発明は、入力信号とフィードバック信号との差分をとった信号を積分する積分器と、積分された信号を量子化する量子化器と、量子化された信号をＤ／Ａ変換してフィードバックするローカルＤ／Ａ変換器とを含むΣΔ型Ａ／Ｄ変換器を内蔵しＧＳＭ（Global System for Mobile Communication）とＷＣＤＭＡのような複数の異なる通信方式による通信が可能な通信用半導体集積回路（ＲＦ−ＩＣ）において、ディザ信号を加算する代わりに所定の周波数を有する矩形波や三角波のような容易に生成可能な周期信号を入力信号に加算し、その加算する周期信号の周波数をそれぞれの通信方式の受信帯域外になるように設定するようにしたものである。
【００１７】
上記した手段によれば、複雑かつ大規模な回路となるディザ信号生成回路を使用することなく入力信号に加算する周期信号を生成することができるとともにＳＮ比の劣化を防止できるため、回路面積と消費電力の増加を回避しつつ複数の異なる通信方式に対応してそれぞれＳＮ比の良好なΣΔ型Ａ／Ｄ変換器を実現することができる。ちなみに、本発明者らが擬似乱数系列からディザ信号を生成する１５ビットのディザ回路の面積と矩形波生成回路の面積とを試算した結果によると、ディザ回路の面積と比較して、矩形波生成回路の面積は約１／２５の大きさで済むことが分かった。
【発明の効果】
【００１８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、復調された受信信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路を内蔵した通信用半導体集積回路（ＲＦ−ＩＣ）において、回路の占有面積と消費電力の増加を回避しつつ複数の異なる通信方式に対応してそれぞれ所望のノイズシェープ特性を得ることができるΣΔ型Ａ／Ｄ変換器を実現することができる。
【００１９】
また、本発明に従うと、復調された受信信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路を内蔵した通信用半導体集積回路（ＲＦ−ＩＣ）において、回路面積と消費電力の増加を回避しつつ低周波のアイドルトーンの発生を防止することができ、しかも加算するオフセットの値に苦慮する必要がないとともにダイナミックレンジを狭めることなく小振幅の信号入力時のＳＮ比の低下を防止することができるΣΔ型Ａ／Ｄ変換器を実現できるという効果がある。
【発明を実施するための最良の形態】
【００２０】
以下、図面を用いて本発明の実施形態を説明する。
図１には、本発明を適用して有効なΣΔ変調方式のＡ／Ｄ変換回路の構成例が示されている。特に制限されるものでないが、図１に示されているＡ／Ｄ変換回路は、２次のΣΔ変調方式の回路とされ、公知の半導体集積回路製造技術により単結晶シリコンチップのような一つの半導体基板に形成される。
【００２１】
図１のΣΔ型Ａ／Ｄ変換回路は、アナログ入力信号Ｖｉｎと帰還信号Ｖｆ１との差分をとる第１加算回路１１と、該第１加算回路１１の出力の積分を行なう第１積分回路１２と、該第１積分回路１２の出力と帰還信号Ｖｆ２との差分をとる第２加算回路１３と、該第２加算回路１３の出力の積分を行なう第２積分回路１４と、該第２積分回路１４の出力をＮビットのディジタル信号に変換して出力する量子化回路１５と、該量子化回路１５の出力をそれぞれＤ／Ａ変換して前記第１加算回路１１と第２加算回路１３へ供給する第１のローカルＤ／Ａ変換回路（ＤＡＣ１）１６および第２のローカルＤ／Ａ変換回路（ＤＡＣ２）１７と、動作モード制御回路１８とにより構成されている。
【００２２】
この実施例では、量子化回路１５は、第２積分回路１４の出力電圧を２のＮ乗個の基準電圧と比較する電圧比較回路により構成され、これらの電圧比較回路の出力信号が温度計符号信号として後段回路に伝達されるように構成されている。これとともに、上記量子化回路１５の出力信号はローカルＤ／Ａ変換回路１６および１７へも伝達され、ローカルＤ／Ａ変換回路１６および１７でアナログ信号に変換された信号が、帰還信号Ｖｆ１，Ｖｆ２として上記第１加算回路１１と第２加算回路１３に供給されるようにされている。なお、ある値ａからｂを減算する減算回路は、ａに−ｂを加算する加算回路とみることができるので、この明細書では減算回路を加算回路と記すこととした。
【００２３】
さらに、この実施例では、動作モード制御回路１８からの制御信号により量子化回路１５内の実際に動作する比較回路の数が切替え可能にされているとともに、ローカルＤ／Ａ変換回路１６および１７もそれに応じてビット数が切替え可能にされている。動作モード制御回路１８は、内部にレジスタを備え、このレジスタに動作モードを示す値が設定されると、設定値に応じて量子化回路１５とローカルＤ／Ａ変換回路１６，１７の構成を切り替える信号を出力するように構成されている。なお、この実施例では、量子化回路１５の出力信号が温度計符号信号として後段回路に伝達されるように構成されているが、量子化回路１５の後段にエンコーダを設けてエンコードして後段回路に伝達するように構成してもよい。
【００２４】
図２には上記量子化回路１５の具体的な回路例が示されている。一例として、図２には、量子化回路が７個の比較器ＣＭＰ１〜ＣＭＰ７を備え、最大で「０００００００」〜「１１１１１１１」の８段階の温度計符号信号を生成して出力するすなわち３ビット量子化器の例が示されている。図２のうち、図２（Ａ）は動作モード制御回路１８からの制御信号により量子化回路１５内の７個の比較器ＣＭＰ１〜ＣＭＰ７がすべて活性化されている状態を、図２（Ｂ）は動作モード制御回路１８からの制御信号により量子化回路１５内の３個の比較器ＣＭＰ１，ＣＭＰ４，ＣＭＰ７が活性化され残りの４個が非活性化されている状態を示す。ＣＭＰ１は入力と最小参照レベルとを比較する比較器、ＣＭＰ７は入力と最大参照レベルとを比較する比較器、ＣＭＰ４は入力と中間参照レベルとを比較する比較器である。ＣＭＰ１，ＣＭＰ４，ＣＭＰ７以外の３個の比較器を活性化させるようにしても動作することはするが、比較器ＣＭＰ１，ＣＭＰ４，ＣＭＰ７を用いた方が広いダイナミックレンジが得られる。
【００２５】
各比較器ＣＭＰ１〜ＣＭＰ７には、６個の直列抵抗Ｒ１〜Ｒ６からなるラダー抵抗で基準電圧Ｖref(+)，Ｖref(-)を分圧した電圧が参照電圧として入力され、前段の積分器１４の出力と比較して大小に応じて出力がハイレベルまたはロウレベルに変化するようにされている。量子化回路１５内の７個の比較器ＣＭＰ１〜ＣＭＰ７のうち３個ＣＭＰ１，ＣＭＰ４，ＣＭＰ７が活性化されると、量子化回路は「０００」，「１００」，「１１０」，「１１１」の４段階の温度計符号信号を生成して出力するすなわち２ビット量子化器として動作することになる。
【００２６】
例えば後述のＧＳＭの信号とＷＣＤＭＡの信号を処理可能な高周波ＩＣでは、ＧＳＭの信号を変換するときは比較器の数を減らして２ビット量子化器として動作させ、ＷＣＤＭＡの信号を変換するときは比較器の数を増やして３ビット量子化器として動作させるように制御される。ＷＣＤＭＡ系の受信信号はＧＳＭ系の受信信号よりも広帯域の信号であり、それだけ大きな雑音を含むが、Ａ／Ｄ変換するときに量子化器のビット数を大きくすることで、量子化器自身の雑音を小さくすることができ、それによってＡ／Ｄ変換回路の出力に含まれる雑音を減らすことができる。また、相対的に信号帯域が狭く雑音の少ないＧＳＭの信号を変換するときは比較器の数を少なくすることで消費電力を減らすことができる。
【００２７】
なお、図２には、７個の比較器を備え３ビットの量子化器と２ビットの量子化器に切替え可能な量子化回路の例を示したが、これに限定されるものでない。例えば、Ｌ，ＭをＬ>Ｍ>２の自然数として、Ｌ段階の温度計符号信号とＭ段階の温度計符号信号を切り替えて出力可能な量子化回路を構成する場合には、lcm(L-2，M-2)個の直列抵抗からなるラダー抵抗とlcm(L-2，M-2)＋１個の比較器を設ければよい。ここで、lcm(L-2，M-2)はL-2とM-2の最小公倍数を意味する。なお、ラダー抵抗と比較器との間にセレクタを設けて比較器に入力する参照電圧を切り替えてやるようにすれば比較器の数はＬ個でよい。
【００２８】
図３には上記積分回路１２，１４およびローカルＤ／Ａ変換回路１６，１７の具体的な回路例が示されている。特に制限されるものでないが、本実施例では、スイッチド・キャパシタ型の回路が用いられている。積分回路１２と１４またローカルＤ／Ａ変換回路１６と１７はそれぞれ同一の構成を有するので、以下、一方の積分回路１２についてのみ説明し他方の積分回路１４の説明を省略する。
【００２９】
積分回路１２は、図３に示されているように、差動アンプＡＭＰ１と、該差動アンプＡＭＰ１の出力端子と反転入力端子との間に接続された積分容量Ｃint1aと、オンオフ・スイッチＳｂ２，Ｓｂ２によりＡＭＰ１の出力端子と反転入力端子との間に接続可能にされた積分容量Ｃint1bとから構成されている。また、差動アンプＡＭＰ１の反転入力端子には、入力端子ＩＮとの間に直列に接続された切替えスイッチＳＷ１１と入力容量Ｃin1aおよびオンオフ・スイッチＳｂ１，Ｓｂ１を介してＣin1aと並列接続可能にされた容量Ｃin1bと切替えスイッチＳＷ１２からなるサンプルホールド回路ＳＨ１が設けられている。
【００３０】
上記切替えスイッチＳＷ１１とＳＷ１２は、互い位相が１８０°ずれハイレベルの期間が重ならないようにされた動作クロックφ１，φ２によって相補的に制御される。オンオフ・スイッチＳｂ１およびＳｂ２は、前記動作モード制御回路１８からの制御信号によって制御される構成切替え用のスイッチで、前記量子化回路１５が３ビットの量子化器として動作するようにされているときに連続してオン状態にされ、量子化回路１５が２ビットの量子化器として動作するようにされているときには連続してオフ状態にされる。
【００３１】
また、本実施例の積分回路１２は、上記入力容量Ｃin1aと切替えスイッチＳＷ１２との接続ノードＮ１に、ローカルＤ／Ａ変換回路１６の出力端子が接続されている。これにより、図３の積分回路１２は、図１の加算回路１１と積分回路１２とを含んだような回路として構成されている。
【００３２】
ローカルＤ／Ａ変換回路１６は、図３に示されているように、一方の端子がスイッチＳ１１，Ｓ１２，……Ｓ１７を介して上記接続ノードＮ１に結合可能とされた同一容量値の７個の容量Ｃdac11〜Ｃdac17と、これらの容量Ｃdac11〜Ｃdac17の他方の端子にそれぞれ接続された７個の切替えスイッチＳ１１〜Ｓ１７とから構成されている。
【００３３】
上記７個のスイッチＳ１１〜Ｓ１７は、前記動作モード制御回路１８からの制御信号によって制御される構成切替え用のスイッチで、このうちＳｂが付されているスイッチＳ１２，Ｓ１３，Ｓ１５，Ｓ１６は前記量子化回路１５が３ビットの量子化器として動作するようにされているときにオンオフ制御される状態にされ、量子化回路１５が２ビットの量子化器として動作するようにされているときには連続してオフ状態にされる。図３のように、ローカルＤ／Ａ変換回路１６のサンプリング時とサンプルホールド回路ＳＨ１のサンプリング時に切替えスイッチＳＷ１２を共通に用いて同時にサンプリングを行なう場合、スイッチＳ１１，Ｓ１４，Ｓ１７は省略することができる。切替えスイッチＳＷ１２を用いずにローカルＤ／Ａ変換回路１６内でサンプリング時に基準電位を与える方式をとる場合、スイッチＳ１１〜Ｓ１７は、容量Ｃdac11〜Ｃdac17の一方の端子を積分回路１２の入力端子側または基準電位点（接地点）側に切り替える切替えスイッチとされる。
【００３４】
切替えスイッチＳ２１〜Ｓ２７は、サンプリング時すなわちサンプリング用スイッチＳＷ１２が接地点側に接続されているときには量子化回路１５の７ビットの出力によって対応するビットの"０"または"１"に応じて正の基準電圧Ｖref(+)または負の基準電圧Ｖref(-)を容量Ｃdac11〜Ｃdac17に伝える。また、積分動作時すなわちサンプリング用スイッチＳＷ１２が積分器１２の入力端子側に接続されているときには接地電位を容量Ｃdac11〜Ｃdac17に伝えるように制御される。
【００３５】
本実施例では、積分回路１２の積分容量Ｃint1aとＣint1bまたサンプルホールド回路ＳＨ１の入力容量Ｃin1aとＣin1bは、それぞれその容量比が３：４つまりスイッチＳｂ１，Ｓｂ２をオンしたときのトータルの容量値を「７」とするとスイッチＳｂ１，Ｓｂ２をオフしたときの容量値が「３」になるように設定されている。積分回路１４の積分容量Ｃint2aとＣint2bおよびサンプルホールド回路ＳＨ２の入力容量Ｃin2aとＣin2bも同様である。これにより、動作モードの変更によってローカルＤ／Ａ変換回路１６および１７のスイッチの接続が変わってトータルの容量値（ＤＡＣ容量値）が変化しても、ＤＡＣ容量値と入力容量値と積分容量値との比が一定に保たれ、Ａ／Ｄ変換回路全体の伝達特性が変化しないようになる。
【００３６】
さらに、本実施例では、量子化回路１５が低ビット数の量子化器に切り替えられるのに応じて積分回路１２，１４の積分容量Ｃint1bとＣint2bが切り離されたときに、動作モード制御回路１８からの制御信号によってアンプＡＭＰ１，ＡＭＰ２の動作電流を減らすように構成されている。積分回路１２，１４はその積分容量が小さくなれば充放電に要する電流が小さくても所定の時間内に積分動作を終了することができるので、アンプＡＭＰ１，ＡＭＰ２の動作電流を減らしても何ら支障はなく、これにより消費電力を減らすことができるようになる。
【００３７】
図４には、本発明に係るＡ／Ｄ変換回路の第２の実施例が示されている。本実施例のＡ／Ｄ変換回路も図１と同様な２次のΣΔ変調方式のＡ／Ｄ変換回路である。
この実施例は、量子化回路１５のビット数に応じて積分回路１２，１４の積分容量とサンプルホールド回路ＳＨ１，ＳＨ２の入力容量の容量値を変えなくても済むようにしたものである。具体的には、ローカルＤ／Ａ変換回路１６，１７のＤＡＣ容量を、自然数L-1とM-1の最小公倍数lcm(L-1，M-1)の単位容量素子で構成しそれぞれの容量素子に対応して図３のＳ１１，Ｓ１２，……Ｓ１７と同様な切替えスイッチを設けるとともに、量子化回路１５の出力信号を量子化器のビット数に応じて各切替えスイッチに分配するセレクタ１９を設けたものである。なお、図３の実施例にように、Ｌ＝８，Ｍ＝４のときつまり量子化器の出力を８段階の温度符号信号と４段階の温度符号信号に切り替える場合には、L-1とM-1の最小公倍数は「２１」である。従ってこの場合には、２１個のＤＡＣ容量Ｃｄａｃを設けてやればよい。
【００３８】
図５（Ａ）にはセレクタ１９の具体例が、また図５（Ｂ）には（Ａ）のセレクタ１９を構成する３入力１出力の論理回路ＭＵＸの真理値表が示されている。ＭＤはモードを示す信号である。論理回路ＭＵＸが図５（Ｂ）の真理値表に従った論理を有するように構成されることによって、図５（Ａ）のセレクタ１９は、モード信号ＭＤに応じて２１個の出力端子をそれぞれ３個ずつまたは７個ずつグループ化して、各グループに入力信号すなわち量子化器の７個の出力を供給する。
【００３９】
すなわち、モード信号ＭＤが"０"のときは入力信号"ｉｎ１"が３つの出力端子"ｏｕｔ１"〜"ｏｕｔ３"、"ｉｎ２"が３つの出力端子"ｏｕｔ４"〜"ｏｕｔ６"、……のように３個ずつグループ化された出力端子にそれぞれ供給され、モード信号ＭＤが"１"のときは入力信号"ｉｎ１"が７つの出力端子"ｏｕｔ１"〜"ｏｕｔ７"、"ｉｎ４"が７つの出力端子"ｏｕｔ８"〜"ｏｕｔ１４"、"ｉｎ７"が７つの出力端子"ｏｕｔ１５"〜"ｏｕｔ２１"のように７個ずつグループ化された出力端子にそれぞれ供給されるように構成されている。
【００４０】
上記のようにセレクタ１９を構成しておくことによって量子化器のビット数の変更に応じてローカルＤ／Ａ変換回路１６，１７の構成を変えたとしてもＤＡＣ容量の総和は変わらなくなるため、第１の実施例のように、積分回路１２，１４の積分容量とサンプルホールド回路ＳＨ１，ＳＨ２の入力容量を変更する必要がなくなるとともに、積分回路１２，１４内のアンプＡＭＰ１，ＡＭＰ２の負荷条件も変化しなくなるので、アンプの設計が容易になるという利点がある。
【００４１】
図６には、本発明に係るＡ／Ｄ変換回路の第３の実施例が示されている。本実施例のＡ／Ｄ変換回路は１次のΣΔ変調方式のＡ／Ｄ変換回路である。また、特に制限されるものでないが、量子化回路１５が１ビットすなわち１個の比較器で構成された１ビットのＡ／Ｄ変換回路の例を示してある。図６において、図３に示されている素子および回路と同一の素子および回路には同一の符号を付して重複した説明は省略する。
【００４２】
本実施例のＡ／Ｄ変換回路が図３の実施例のＡ／Ｄ変換回路と大きく異なるのは、ローカルＤ／Ａ変換回路１６の出力端子が接続されるノードＮ１に所定の周波数の周期信号Ｖdummyを加算する信号加算回路２０が設けられている点と、該信号加算回路２０により加算される周期信号Ｖdummyの周波数が送受信信号の周波数の帯域に含まれないように設定されている点にある。
【００４３】
実施例における信号加算回路２０は、所定の周波数の矩形波を発生する信号源２１と、該信号源２１または接地電位に切り替え可能に接続されて信号源２１により発生された周期信号Ｖdummyに応じた電荷をサンプリング容量Ｃdummyに充放電する切替えスイッチＳＷ１３とから構成されている。このスイッチＳＷ１３は、容量Ｃdummyに蓄積された電荷を積分器１２の容量Ｃintに転送する切替えスイッチＳＷ１２を動作させるクロックφ２と位相が１８０°異なる動作クロックφ１によってサンプリングルホールド回路ＳＨ１の入力端子側の切替えスイッチＳＷ１と同期して動作される。
【００４４】
さらに、本実施例では、モード制御信号ＭＤによって発生する周期信号Ｖdummyの周波数を変更できるように信号源２１が構成されている。ここで、周期信号Ｖdummyは、複数の異なるモードにおける受信信号の周波数帯域のいずれにも含まれない基本周波数を持つ周期信号であり、ＧＳＭモードの受信時には２００ｋＨｚよりも高く、ＷＣＤＭＡモードの受信時には２ＭＨｚよりも高い周波数で、かつＡ／Ｄ変換回路の後段に配置されるディジタルフィルタの零点周波数近傍となるように設計される。
【００４５】
また、信号源２１により発生される周期信号Ｖdummyは直流成分を持たないように、１周期の平均電圧が"０"すなわち接地電位を中心に上下に変動する信号とされる。波形は、矩形波に限定されず三角波あるいは正弦波であってもよいが、矩形波を発生する回路は比較的小規模な回路とすることができるため、回路面積および消費電力の低減の観点からは矩形波が望ましい。
【００４６】
矩形波の周期信号を発生する信号源は、例えば動作クロックによってオン・オフされる一対のスイッチング素子によって２つの定電圧を交互に選択出力させる回路によって構成することができる。ここで、２つの定電圧として絶対値が等しい正と負の基準電圧Ｖref(+)，Ｖref(-)を用いるようにすれば、容易に１周期の時間平均を零にすることができる。また、スイッチング・クロックとして動作クロック（サンプリング・クロック）を分周器で分周した信号を用いるようにすれば、分周器の分周比を適当に設定することで所望の周波数の周期信号を容易に発生させることができる。
【００４７】
図６の信号源２０を省略した１次のΣΔ変調型Ａ／Ｄ変換回路において、理想的な状況として入力信号にＤＣオフセットが無い場合を考えると、出力には＋１と−１が等確率で出現しその平均値はゼロとなる。次に僅かなＤＣ入力例えばローカルＡＤＣ（量子化器）の＋0．01LSBに相当するＤＣ入力を与えた場合を考えると、この場合にはその平均値が＋0．01LSBとなるようにフィードバックが働く。このとき、Σ△ＡＤ変換回路はほとんどの時間＋１と−１を等確率で出力するが、１００サンプルに１度の割合で＋１を多く出力するためｆ＝０．０１fs（fsはサンプリングクロックの周波数で例えば１０ＭＨｚ）の周波数のパルス波が発生する。このパルス波のスペクトルがトーンとなって帯域内に現れＳＮ比が劣化してしまう事になる。
【００４８】
そこで、従来は量子化器の直前にパルス波の周期性を崩すためのディザ信号を加える等の対策が行われてきた。また、トーン対策の別の手段としては、トーン周波数がＤＣオフセットの絶対値に比例することを利用して入力信号にトーン周波数が信号帯域外となる程度のＤＣ成分を加算し、後段のディジタルフィルタでトーン周波数を低減することで実効的なＳＮ比を高くする手法も提案されている。
【００４９】
本実施例はこれらに代わるトーン抑制の手法である。具体的には、入力信号にＤＣ電圧ではなく帯域外の周期信号を加算することで、信号帯域内のトーン発生を抑制する。ΣΔ型Ａ／Ｄ変換回路の次数にも依存するが、トーンはある一定の振幅以上の入力があればほとんど発生しないが、発生したとしても受信周波数帯域外に現れるため、これは後段のディジタルフィルタで容易に低減できる。また、本実施例の手法は、信号帯域内の雑音レベルを増加させない手法であるため、本質的に雑音を有するディザ信号を用いる場合よりもＳＮ比を向上できるようになる。
【００５０】
図７には、図６のような１ビット１次で、入力信号の最大振幅で正規化したときつまり最大振幅を「１」としたときに０．００５に相当するＤＣオフセットを有するΣΔ型Ａ／Ｄ変換回路に、正規化周波数０．０１６fsの正弦波を入力したときの出力ディジタル信号のスペクトラム特性を、横軸にサンプリング周波数（１fs）で正規化した周波数をとって示したものである。このうち図７（Ａ）は入力無信号時の特性、（Ｂ）は−２６ｄＢすなわち最大振幅（０ｄＢ）の１／２０の振幅を有する正弦波を入力した時の特性、（Ｃ）は−６ｄＢすなわち最大振幅の１／２の振幅を有する正弦波を入力した時の特性をそれぞれ示す。なお、かかるスペクトラム特性は、ΣΔ型Ａ／Ｄ変換回路の出力ディジタル信号にＦＦＴ（高速フーリエ変換）をかけることで得られる。
【００５１】
図７（Ａ）のスペクトラム特性を見ると正規化周波数０．００５おきに４０ｄＢ程度の大きさを有するトーンが生じているが、信号帯域ｆｂを０．０１２５fsとすると、（Ｂ）では信号帯域内でのトーンのピークが約６ｄＢ、（Ｃ）では約１８ｄＢそれぞれ抑制されている。なお、図７（Ｂ）および（Ｃ）の正規化周波数０．０１５付近のピークは故意に加算した帯域外信号である。
【００５２】
通信装置では一般に受信信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路の後段に帯域外の信号を除去するためのディジタルフィルタが設けられるので、図７の（Ｂ）や（Ｃ）のようなスペクトラム特性であれば、後段のディジタルフィルタで帯域外の正規化周波数０．０１６での信号を抑制できる。このことから、実施例のＡ／Ｄ変換回路において、信号帯域内でのトーンを抑制できるだけの振幅を持つ帯域外の周期信号を加算するようにすれば、Ａ／Ｄ変換回路の有するＤＣオフセットに起因するトーンや小振幅の信号入力時に生じるトーンのピークを抑え、ＳＮ比を改善できることが分かる。
【００５３】
なお、ここでは正弦波を加算する場合を考えたが、加算する周期信号はそのスペクトルのピークが信号帯域外にあるような信号であれば、矩形波や三角波であっても良いことは言うまでもない。特に、加算する周期信号の基本周波数（１倍波）を後段のディジタルフィルタの零点近傍に設定すれば、フィルタ通過後の周期信号の基本周波数成分は十分に抑圧される。さらに、後段に設けられるフィルタの特性に応じて加算する周期信号の基本周波数および波形を選択すればより効果的に帯域外信号とそれに起因するトーンを抑圧することができる。
【００５４】
図８には、上記第３の実施例を２次のΣΔ型Ａ／Ｄ変換回路に応用する場合の構成例を示す。このうち（Ａ）は１段目の積分器１２の前段の加算器１１にて入力信号に周期信号を加算するようにしたもの、（Ｂ）は２段目の積分器１４の前段の加算器１３にて周期信号を加算するようにしたもの、（Ｃ）は２段目の積分器１４と量子化器１５の間に別途加算器ＡＤＤを設けて周期信号を加算するようにしたものである。
【００５５】
なお、この実施例では、量子化器１５はマルチビットとされているが１ビットであっても良い。量子化器１５がマルチビットの場合、ローカルＤ／Ａ変換器１６，１７は図３に示されているような複数のＤＡＣ容量とそれぞれに対応した切替えスイッチを有するように構成される。周期信号を発生する信号源２０と加算器は、図６に示されているものと同様な構成を有するものでよい。また、本実施例ではシングルループ型のΣΔ型Ａ／Ｄ変換回路を示しているが、ＭＡＳＨ型にも適用することができる。
【００５６】
次に、上記実施例のΣΔ型Ａ／Ｄ変換回路を、ＲＦ−ＩＣに内蔵されて復調回路で復調されたＩ，Ｑ信号をディジタル信号に変換するＡ／Ｄ変換器として使用したＲＦ−ＩＣおよび無線通信システムの構成例を、図９を用いて説明する。特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ（ＧＭＳＫ変調を行なう狭義のＧＳＭと、８−ＰＳＫ変調のＥＤＧＥモードまたはパケット方式のＧＰＲＳモードを行なう広義のＧＳＭとを含む）とＷＣＤＭＡの複数の異なる通信方式による信号の変復調が可能に構成されている。
【００５７】
図９に示されているように、この実施例の無線通信システムは信号電波の送受信用アンテナ１００、ＧＳＭとＷＣＤＭＡのモード切り替え用スイッチ１１１、ＧＳＭ系の送受信切り替え用スイッチ１１２、ＷＣＤＭＡ系の送受信信号の分離用の分波器１１３、受信信号を遮断するアイソレータ１１４、受信信号から不要波を除去するバンドパスフィルタ１２１，１２２、送信信号を増幅する高周波電力増幅回路（パワーモジュール）１３１，１３２、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路３００などで構成される。高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成される。
【００５８】
本実施例の高周波ＩＣ２００は、ＧＳＭ系の受信信号をダウンコンバートし復調する受信系回路２１０と、ＧＳＭ系の送信信号を変調しアップコンバートする送信用アナログ回路２２０と、ＷＣＤＭＡ系の受信信号をダウンコンバートし復調する受信系回路２３０と、ＷＣＤＭＡ系の送信信号を変調しアップコンバートする送信用アナログ回路２４０と、ＧＳＭの受信系回路２１０で復調された信号およびＷＣＤＭＡの受信系回路２１０で復調された信号をディジタル信号に変換するＡ／Ｄ変換回路２５０と、高周波ＩＣ２００とベースバンド回路３００との間でディジタル信号によりデータの伝送を行なうディジタル・インタフェース回路２６０、ＩＣ内部を制御する制御回路２７０などを備える。ディジタル・インタフェース回路２６０には、Ａ／Ｄ変換回路２５０により変換された低ビットの時間軸方向に高い解像度を有する信号を高ビットの電圧方向に高い解像度を有する信号に変換するデシメーションフィルタが設けられることもある。
【００５９】
受信系回路２１０と２３０は、受信信号を増幅するロウノイズアンプＬＮＡや、受信信号のダウンコンバートと９０゜位相が異なる高周波信号による直交復調とを同時に行ないＩ信号とＱ信号を再生するミキサＭＩＸ、受信信号を所望のレベルまで増幅する高利得増幅器ＰＧＡ、受信信号から不要波を除去するロウパスフィルタＬＰＦなどから構成されている。高利得増幅器ＰＧＡは、複数のロウパスフィルタと利得制御アンプとが交互に直列形態に接続された構成を有しており、復調されたI，Ｑ信号を、それぞれ不要波を除去しつつ所定の振幅レベルまで増幅する。
【００６０】
送信系回路２２０と２４０は、図示しないが、ベースバンド回路３００からディジタル信号として供給される送信Ｉ，Ｑ信号をアナログ信号に変換するＤ／Ａ変換器や、アナログＩ，Ｑ信号を９０゜位相が異なる高周波信号で直交変調するミキサや送信信号をアップコンバートする発振器（ＴＸＶＣＯ）、送信信号を所望のレベルまで増幅する出力アンプ、送信信号から高調波を除去するロウパスフィルタＬＰＦなどから構成されている。
【００６１】
前記実施例のＡ／Ｄ変換回路は、受信系回路２１０と２３０の後段に設けられたＡ／Ｄ変換回路２５０として使用され、制御回路２７０から供給される動作モード制御信号ＭＤに従って、ＧＳＭ系の受信信号（狭帯域信号）をＡ／Ｄ変換するときとＷＣＤＭＡ系の受信信号（広帯域信号）をＡ／Ｄ変換するときとで量子化器やローカルＤ／Ａ変換回路の構成が切り替えられたり、受信信号に加算される周期信号Ｖdummyの周波数の切替えが行なわれたりする。また、次に行なう受信モードがＧＳＭであるのかＷＣＤＭＡであるのかを示す情報は、ベースバンド回路３００から高周波ＩＣの制御回路２６０に与えられる。
【００６２】
また、図示しないが、この実施例の高周波ＩＣ２００のチップ上には、基準発振信号を生成する基準発振回路（ＶＣＸＯ）と、該基準発振信号に基づいて前記Ａ／Ｄ変換回路２５０の動作タイミングを与えるクロック信号φ１，φ２や制御回路２６０により生成されるチップ内部の制御信号の基準となるクロック信号を生成するタイミング発生回路を設けるようにしてもよい。
【００６３】
なお、基準発振信号は周波数精度の高いことが要求されるため、基準発振回路は外付けの水晶振動子を用いるものがよい。基準発振信号としては、数１０ＭＨｚ程度の周波数が選択される。本実施例のＲＦ−ＩＣにおいては、Ａ／Ｄ変換回路２５０の動作タイミングを与えるクロック信号φ１，φ２も数１０ＭＨｚとされている。一方、Ａ／Ｄ変換回路２５０へ入力される変換前の信号はＧＳＭ側で数１００ｋＨｚ、ＷＣＤＭＡ側で数ＭＨｚのような周波数である。これにより、オーバーサンプリングによるＡ／Ｄ変換が可能とされる。
【００６４】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、前記実施例においては、サンプルホールド回路の入力容量をローカルＡ／Ｄ変換回路の容量とは別個に設けたセパレート型の回路について説明したが、図３に示されているローカルＤ／Ａ変換回路１６，１７の切替えスイッチＳ２１〜Ｓ２７の接地点に接続されている端子を、入力電圧Ｖｉｎｋ入力端子として用い、ＤＡＣ容量Ｃdac1〜Ｃdac7に入力電圧Ｖｉｎと量子化器１５の出力に応じた電圧とを時分割でサンプリングさせるようにしたシェア型の回路に適用することが可能である。
【００６５】
また、前記実施例においては、本発明を１次や２次のΣΔ型Ａ／Ｄ変換回路に適用した場合について説明したが、本発明は、３次以上のΣΔ型Ａ／Ｄ変換回路にも適用することができる。また、実施例においては、ローカルＤ／Ａ変換回路や積分回路がスイッチド・キャパシタ型の回路で構成されている場合を説明したが、スイッチド・キャパシタ型でないローカルＤ／Ａ変換回路や積分回路を使用する場合にも適用することが可能である。また、実施例では、シングルエンド型のＡ／Ｄ変換回路を説明したが差動型のＡ／Ｄ変換回路とすることも可能である。
【００６６】
さらに、実施例においては、量子化回路１５を構成する比較器のいくつかを動作モードに応じて動作状態にしたり非動作状態にしたりして量子化器のビット数を変更するようにしたものを説明したが、例えば比較器が３個の量子化器と比較器が７個の量子化器の２つを設けておいて、動作モードに応じて量子化器を切り替えるように構成しても良い。ただし、そのようにすると、回路の占有面積が大きくなるので、実施例のように一部の比較器を動作モード間で共有するようにするのが望ましい。ローカルＤ／Ａ変換回路に関してもそれぞれ動作モードに対応してビット数の異なる２つのローカルＤ／Ａ変換回路を用意しておいて、実行する動作モードに応じて切り替えるようにしても良い。あるいは２つのΣΔ型Ａ／Ｄ変換回路を設けておいて動作モードに応じて切り替えるようにしても良い。
【産業上の利用可能性】
【００６７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、ΣΔ型Ａ／Ｄ変換器を内蔵した通信用以外の半導体集積回路に対しても本発明を適用することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明を適用して有効なΣΔ変調方式のＡ／Ｄ変換回路の構成例を示すブロック図である。
【図２】実施例のΣΔ型Ａ／Ｄ変換回路における量子化回路の具体例を示す回路構成図である。
【図３】実施例のΣΔ型Ａ／Ｄ変換回路におけるローカルＤ／Ａ変換回路の具体例を示す回路構成図である。
【図４】本発明に係るΣΔ型Ａ／Ｄ変換回路の第２の実施例を示すブロック図である。
【図５】図５（Ａ）は第２の実施例のΣΔ型Ａ／Ｄ変換回路におけるセレクタの具体例を示す回路図、また図５（Ｂ）は（Ａ）のセレクタを構成する３入力１出力の論理回路の真理値を示す説明図である。
【図６】本発明に係るΣΔ型Ａ／Ｄ変換回路の第３の実施例を示すブロック図である。
【図７】１ビット１次のΣΔ型Ａ／Ｄ変換回路に正規化周波数０．０１６fsの正弦波を入力したときの出力ディジタル信号のスペクトラム特性を、横軸にサンプリング周波数（１fs）で正規化した周波数をとって示したもので、（Ａ）は入力無信号時の特性、（Ｂ）は−２６ｄＢの正弦波を入力した時の特性、（Ｃ）は−６ｄＢの正弦波を入力した時の特性をそれぞれ示す特性図である。
【図８】（Ａ），（Ｂ），（Ｃ）は第３の実施例を２次のΣΔ型Ａ／Ｄ変換回路に応用する場合の構成例を示すブロック図である。
【図９】実施例のＡ／Ｄ変換回路を、ＲＦ−ＩＣに内蔵されて復調されたＩ，Ｑ信号をディジタル信号に変換するＡ／Ｄ変換器として使用したＲＦ−ＩＣおよび無線通信システムの構成例を示すブロック図である。
【符号の説明】
【００６９】
１１，１３  加算回路
１２，１４  積分回路
１５  量子化回路（ローカルＡ／Ｄ変換回路）
１６，１７  ローカルＤ／Ａ変換回路
１８  動作モード制御回路
１９  セレクタ
２０  信号源（矩形波生成回路）
１００  アンテナ
１１１，１１２  アンテナスイッチ
１１３  分波器
１１４  アイソレータ
１２１，１２２  バンドパスフィルタ
１３１，１３２  パワーモジュール
２００  高周波ＩＣ（ＲＦ−ＩＣ）
２１０  ＧＳＭ系の受信回路
２２０  ＧＳＭ系の送信回路
２３０  ＷＣＤＭＡ系の受信回路
２４０  ＷＣＤＭＡ系の送信回路
２５０  Ａ／Ｄ変換回路
２６０  ディジタル・インタフェース回路
２７０  制御回路
３００  ベースバンドＩＣ
【図１】
2006254261.tif 000003
【図２】
2006254261.tif 000004
【図３】
2006254261.tif 000005
【図４】
2006254261.tif 000006
【図５】
2006254261.tif 000007
【図６】
2006254261.tif 000008
【図７】
2006254261.tif 000009
【図８】
2006254261.tif 000010
【図９】
2006254261.tif 000011