(57)【要約】【課題】伝送路品質の低下などにより復調信号のＬｏｗレベルが変動するような場合にも安定してデータの受信を行う。【解決手段】復調信号のピーク値を検出するピークホールド回路１２と、復調信号のボトム値を検出するボトムホールド回路１３と、ピーク値とボトム値の間の中間電位を複数発生する中間電位発生回路１４と、複数の中間電位と復調信号とを比較して複数の出力信号を出力する複数のコンパレータ（１５，１６）とを備えており、複数の出力信号（１７，１８）と、復調信号の先頭部分に含まれる特定のパタンとを比較して、最も一致度の高い出力信号を選択するようにしている。【選択図】図１
2006086571.tif 000002
【特許請求の範囲】
【請求項１】
復調信号のピーク値を検出するピークホールド回路と、
復調信号のボトム値を検出するボトムホールド回路と、
前記ピーク値とボトム値の間の中間電位を複数発生する中間電位発生回路と、
前記複数の中間電位と前記復調信号とを比較して複数の出力信号を出力する複数のコンパレータと、
を備えており、
前記複数の出力信号と、復調信号の先頭部分に含まれる特定のパタンとを比較して、最も一致度の高い出力信号を選択することを特徴とするデータスライス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、無線デジタルデータ通信分野に於ける受信回路で使用される復調された信号を二値化する為のデータスライス回路に関する。
【背景技術】
【０００２】
従来の一般的なデータスライス回路としては、図２に示すようなローパスフィルタを使用したもの（ローパスフィルタ型）や、図３に示すようなピークホールド回路を使用したもの（ピークホールド型）があった。以下、これらの回路について説明する。
【０００３】
図２は、ローパスフィルタを使用したデータスライス回路の例を示す概略ブロック図であり、この回路２０は、復調回路２１，ローパスフィルタ回路２２，コンパレータ２３を備えている。復調回路２１から出力されるアナログ高周波信号は、ローパスフィルタ回路２２に供給されて、アナログ復調信号中の高周波成分が除去され低周波成分のみがコンパレータ２３の一方の端子に閾値信号として入力される。一方、コンパレータ２３の他方の入力端子には、復調回路２２からのアナログ高周波信号が入力され、この高周波信号が閾値信号と比較されてコンパレータ２３により出力される。
【０００４】
図３は、ピークホールド回路を使用したデータスライス回路の例を示す概略ブロック図であり、この回路３０は、復調回路３１、ピークホールド回路３２、ＤＣオフセット発生回路３３、コンパレータ３４を備えている。復調回路３１から出力されるアナログ高周波信号は、ピークホールド回路３２において、その振幅の最大値が検出され、この値がＤＣオフセット発生回路３３に入力される。ＤＣオフセット発生回路３３は、入力されたピークホールド値から信号中に含まれるＤＣオフセット値を抽出してその値をコンパレータ３４に一方の端子に閾値信号として入力する。一方コンパレータ３４の他方の端子には、復調回路３１からの高周波信号が入力されており、この高周波信号を閾値で比較することにより二値化された信号が出力される。
【０００５】
尚、ローパスフィルタ型のスライス回路としては、例えば、下記特許文献１に開示されたものがあり、またピークホールド型の回路としては、例えば、下記特許文献２に開示されたものが知られている。
【特許文献１】特開２００１−３１９４２２号公報
【特許文献２】特開２００１−３５８７８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図２，及び図３に記載した従来の回路では、信号の伝送環境の変動などにより、図４に示すＡＳＫ変調方式の復調波形にみられるような、Ｈｉｇｈレベルは一定であるが、Ｌｏｗレベルが復調信号周波数により一定とならないような状況が発生することがあり、このような復調波形が入力されると、予め最適なスライスレベルを決定することが困難で、誤ったデータを受信する可能性があるという問題が有った。
【０００７】
この発明の課題は、伝送路品質の低下などにより復調信号のＬｏｗレベルが変動するような場合にも安定してデータの受信を行うことが出来るデータスライス回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係るデータスライス回路においては、復調信号のピーク値を検出するピークホールド回路と、復調信号のボトム値を検出するボトムホールド回路と、ピーク値とボトム値の間の中間電位を複数発生する中間電位発生回路と、複数の中間電位と復調信号とを比較して複数の出力信号を出力する複数のコンパレータと、
を備えており、複数の出力信号と、復調信号の先頭部分に含まれる特定のパタンとを比較して、最も一致度の高い出力信号を選択するように構成している。
【発明の効果】
【０００９】
本発明に係るスライス回路では、復調信号のピーク値とボトム値を検出し、これらの値に基づいて、ピークとボトムの間の中間電位を複数発生し、これらの複数の中間電位を閾値として復調信号と比較し、その結果得られた複数の出力信号を、復調信号の先頭部分に含まれる特定のデータと比較することにより、最も一致度の高い出力信号を選択するようにしたので、伝送路品質の低下などにより復調信号のＬｏｗレベルが変動するような場合にも安定してデータの受信を行うことが出来る。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して、本発明の実施例について詳細に説明する。
図１は、この発明によるデータスライス回路の実施例を示すブロック図であり、この回路１０は、復調回路１１、ピークホールド回路１２、ボトムホールド回路１３，中間電位発生回路１４，第一コンパレータ１５、第二コンパレータ１６を備えている。
【００１１】
復調回路１１からの復調信号は、ピークホールド回路１２とボトムホールド回路１３及び第一及び第二のコンパレータ１５，１６の一方の入力端子に接続される。ピークホールド回路１２及びボトムホールド回路１３の出力信号は、中間電位発生回路１４に供給される。中間電位発生回路１４は、入力されたピークホールド値Ｖｐ及びボトムホールド値Ｖｂとから、例えば抵抗分割回路などを使用して、ＶｐとＶｂのレベルを三等分したような閾値電圧を生成する。
【００１２】
この中間電位発生回路１４から出力される閾値電圧は、例えば、低い方からＶｔｈ１＝（Ｖｐ−Ｖｂ）／３＋Ｖｂ＝Ｖｐ／３ー２／３＊Ｖｐ、Ｖｔｈ２＝２＊（Ｖｐ−Ｖｂ）／３＋Ｖｂ＝２／３＊Ｖｐー１／３＊Ｖｐで与えられ、ピークホールド電圧Ｖｐとボトムホールド電圧Ｖｂの間の三分の一の電圧に相当する第一の閾値電圧と三分の二の電圧に相当する第二の閾値電圧を与える。これらの閾値電圧はそれぞれ、第一及び第二のコンパレータ１５、１６の他方の入力端子に供給される。
【００１３】
第一のコンパレータ１５では、第一の閾値電圧Ｖｔｈ１と復調信号とが比較されて第一の出力信号１７が生成され、また、第二のコンパレータ１６では、第二の閾値電圧Ｖｔｈ２と復調信号とが比較されて第二の出力信号１８が生成される。
【００１４】
第一及び第二の出力信号１７，１８は図示しないベースバンド信号処理部に供給される。ベースバンド信号処理部ではこれらの信号とデジタルデータのパケットの先頭部分を認識するための３２ビットや６４ビットで構成される特定のパタンとの一致度を比較し、一致度が高い方の信号を用いてデジタルデータの処理を行う。具体的には、ベースバンド信号処理部では、伝送データのビット伝送レートよりも５〜１０倍程度大きなレートで復調信号をオーバーサンプリング処理し、各サンプリングポイント列で特定のデジタルパタンとの一致度を観察する。一致するサンプリングポイント列の数が少ない場合は、一致度が低いと判定し、一致するサンプリングポイント列の数が多い場合は一致度が高いと判定する。
【００１５】
このため、伝送路の状況が悪化して復調信号のＬｏｗレベルが変動した場合でも誤りの少ない安定したデータを受信出来るシステムを構築することが可能となる。
【００１６】
上述の実施例においては、ピークホールド回路１２で検出したピーク値Ｖｐとボトムホールド回路１３で検出したボトム値Ｖｂの間のレベルを３等分して閾値Ｖｔｈ１とＶｔｈ２を生成した例について説明したが、分割数を増やして、より細かく閾値レベルを設定することも可能である。
【図面の簡単な説明】
【００１７】
【図１】この発明によるデータスライス回路の実施例を示すブロック図である。
【図２】従来のデータスライス回路の例（ローパスフィルタ型）を示すブロック図である。
【図３】従来のデータスライス回路の例（ピークホールド型）を示すブロック図である。
【図４】従来の問題点の説明図である。
【符号の説明】
【００１８】
１０    データスライス回路
１１    復調回路
１２    ピークホールド回路
１３    ボトムホールド回路
１４    中間電位発生回路
１５    第一のコンパレータ
１６    第二のコンパレータ
１７    第一の出力信号
１８    第二の出力信号
【図１】
2006086571.tif 000003
【図２】
2006086571.tif 000004
【図３】
2006086571.tif 000005
【図４】
2006086571.tif 000006