(57)【要約】【課題】  正負の極性の電圧に大きな差があり、しかも急峻なパルス波形の出力を容易に得ることができるとともに、その波形や周期の調整も容易なインバータ装置を提供する。【解決手段】  第１〜第４のスイッチング素子１〜４のうちの１個のスイッチング素子４のベースをゼロボルトに固定し、残り３個のうちの１個のスイッチング素子１とアームが異なる２個のスイッチング素子２・３とに、互いに反転したパルス幅のゲート信号をデッドタイムをおいて周期的にしかも２個のスイッチング素子２・３については同時に同じパルス幅のゲート信号を印加する。【選択図】  図２
2006158058.tif 000002
【特許請求の範囲】
【請求項１】
第１〜第４の４個のスイッチング素子をフルブリッジ接続したインバータ回路と、これらスイッチング素子のベースにゲート信号を印加してオン・オフ制御する制御回路とを備えたインバータ装置において、前記制御回路は、前記第１〜第４のスイッチング素子のうちの１個のスイッチング素子のベースをゼロボルトに固定し、残り３個のうちの１個のスイッチング素子とアームが異なる２個のスイッチング素子とに、互いに反転したパルス幅のゲート信号をデッドタイムをおいて周期的にしかも２個のスイッチング素子については同時に同じパルス幅のゲート信号を印加することを特徴とするインバータ装置。
【請求項２】
制御回路は、アームが異なる２個のスイッチング素子に同時に印加するゲート信号のパルス幅は一定にしてゲート信号の周波数を可変できることを特徴とする請求項１に記載のインバータ装置。
【請求項３】
４個のスイッチング素子の中間点にトランスが接続されていることを特徴とする請求項１又は２に記載のインバータ装置。
【請求項４】
４個のスイッチング素子がＩＧＢＴであることを特徴とする請求項１、２又は３に記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧をパルス状電圧に変換するインバータ装置に関する。
【背景技術】
【０００２】
４個のスイッチング素子をフルブリッジ接続したインバータ装置では、例えば特許文献１（特許第３２６１９９８号公報）に開示されているように、出力波形が、正負同じ電位の電圧波形となるように、４個のスイッチング素子を対称的にオン・オフ制御していた。
【０００３】
このようなインバータ装置を高電圧電源に用いた場合、通常は正負同じ電位の交流高電圧を必要とする場合が多いので好都合であるが、コロナ放電処理や常圧プラズマ処理や真空プラズマ処理などの高圧処理の場合には、処理効率や電力低減や弱処理などのために、むしろ正負の極性の電圧に大きな差があった方が、さらに急峻なパルス波形の方が有利な場合もある。
【特許文献１】特許第３２６１９９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで、本発明の課題は、このような必要性があることに鑑み、正負の極性の電圧に大きな差があり、しかも急峻なパルス波形の出力を容易に得ることができるとともに、その波形や周期の調整も容易なインバータ装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明は、第１〜第４の４個のスイッチング素子をフルブリッジ接続したインバータ回路と、これらスイッチング素子のベースにゲート信号を印加してオン・オフ制御する制御回路とを備えたインバータ装置において、制御回路は、第１〜第４のスイッチング素子のうちの１個のスイッチング素子のベースをゼロボルトに固定し、残り３個のうちの１個のスイッチング素子とアームが異なる２個のスイッチング素子とに、互いに反転したパルス幅のゲート信号をデッドタイムをおいて周期的にしかも２個のスイッチング素子については同時に同じパルス幅のゲート信号を印加することを特徴とする。
【０００６】
すなわち、フルブリッジ接続した４個のスイッチング素子のうちの１個は実質的に使用しないで無効とし、３個のスイッチング素子の３個のうちの１個のスイッチング素子とアームが異なる２個のスイッチング素子とに、互いに反転したパルス幅のゲート信号をデッドタイムをおいて周期的にしかも２個のスイッチング素子については同時に同じパルス幅のゲート信号を印加するので、無効のスイッチング素子を含まない片側のアームでは、その２個のスイッチング素子を通じた回生電流の流れ及び還流電流の流れが正常に行われるが、無効のスイッチング素子を含む反対側のアームでは、１個のスイッチング素子が無効であるため、電流の流れが偏ったものとなり、出力波形は、正負のいずれか一方の極性の電圧がもう一方の極性の電圧よりもはるかに高くなる急峻なパルス状波形となる。
【０００７】
制御回路は、アームが異なる２個のスイッチング素子に同時に印加するゲート信号のパルス幅は一定にしてゲート信号の周波数を可変できるようにすることが好ましい。
【０００８】
４個のスイッチング素子の中間点にトランスを接続すると、高電圧のパルス状出力を得ることができる。
【０００９】
４個のスイッチング素子としては、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が良い。
【発明の効果】
【００１０】
本発明によれば、正負のいずれか一方の極性の電圧がもう一方の極性の電圧よりもはるかに高くなる急峻なパルス状波形の出力が得られ、しかもその波形や周期の調整も容易であるので、コロナ放電処理や常圧プラズマ処理や真空プラズマ処理などの高圧処理のための高圧電源に使用した場合、処理効率や電力低減や弱処理などが図れる。
【００１１】
請求項２に係る発明のように、アームが異なる２個のスイッチング素子に同時に印加するゲート信号のパルス幅は一定にしてゲート信号の周波数を可変すると、高くなる一方の極性の電圧波形の急峻性は変えずにその周期を可変できる。
【００１２】
請求項３に係る発明のように、４個のスイッチング素子の中間点にトランスを接続すると、上記のような波形の高電圧のパルス状出力を得ることができる。
【００１３】
請求項４に係る発明のように、４個のスイッチング素子としてＩＧＢＴを用いると、上記のような出力動作を安定して行える。
【発明を実施するための最良の形態】
【００１４】
次に、本発明の実施例を図面に基づいて詳細に説明する。
【実施例】
【００１５】
本発明によるインバータ装置は、インバータ回路ＩＶと、ＡＣ商用電源のＡＣ電圧を整流・平滑し、直流電圧にしてインバータ回路ＩＶの直流電源とする整流・平滑回路ＲＣと、インバータ回路ＩＶのスイッチング素子をオン・オフ制御する制御回路ＣＮとで構成される。
【００１６】
インバータ回路ＩＶは、図２に示すように、スイッチング素子である第１〜第４の４個のＩＧＢＴ１〜４（以下、それぞれＢ１、Ｂ２、Ｂ３、Ｂ４と記す）をフルブリッジ接続、すなわち、これらＩＧＢＴの中間点間に第２コンデンサＣ２とトランスＴとを直列接続してＨ型のフルブリッジ接続とし、その入力側に平滑用の第１コンデンサＣ１を並列接続したものである。各Ｂ１、Ｂ２、Ｂ３、Ｂ４にはダイオードＤ１〜Ｄ２がそれぞれ同じ向きで接続されている。
【００１７】
制御回路ＣＮは、図３に示すように、下アームの第４のＢ４のベースをゼロボルトに固定（常に「ＬＯＷ」とする）し、残り３個のうちの上アームの第１のＢ１のベースと、下アームの第２のＢ２及び上アームの第３のＢ３のベースとに、互いに反転したパルス幅のゲート信号をデッドタイムｄｔをおいて周期的にしかも第２のＢ２及び第３のＢ３のベースについては同時に同じパルス幅のゲート信号を印加し、このような印加パターンをモードＡ、モードＢ、モードＣ、モードＤのいずれかにより所要周期（ある周波数）で反復する。
【００１８】
ここで、印加パターンの繰り返し周期（周波数）は可変するが、第２のＢ２及び第３のＢ３のベースに同時に印加するゲート信号は、周波数を変えてもパルス幅が一定になるように、ワンショット信号によりパルス幅を固定させる。
【００１９】
図３のモードＡは、第１のＢ１のベースに印加するゲート信号のパルス幅が、第２のＢ２及び第３のＢ３のベースに同時に印加するゲート信号のパルス幅よりも長い場合、モードＢは、モードＡに対して繰り返し周期を高くした場合、モードＣは、逆に、第２のＢ２及び第３のＢ３のベースに同時に印加するゲート信号のパルス幅が、第１のＢ１のベースに印加するゲート信号のパルス幅よりも長い場合、モードＤは、モードＣに対して繰り返し周期を高くした場合である。
【００２０】
モードＡの場合を例にしてインバータ回路ＩＶの動作を説明すると、第２のＢ２及び第３のＢ３のベースにゲート信号が印加されたとき（ゲート信号がＨＩＧＨになる）、これら第２のＢ２及び第３のＢ３がオンになって、そのパルス幅の間だけ、図２に付記したように、第１のコンデンサＣ１、第３のＢ３、トランスＴ、第２のコンデンサＣ２、第２のＢ２、第１のコンデンサＣ１のループで電流Ｌ１が流れる。
【００２１】
このゲート信号がＬＯＷとなって、第２のＢ２及び第３のＢ３がオフになり、デッドタイムｄｔをおいて第１のＢ１のベースにゲート信号が印加されると（ゲート信号がＨＩＧＨになる）、 この第１のＢ１がオンになるので、その瞬間に第１のＢ１及び第４のＢ４に回生電流Ｌ２が流れ、その後、第１のＢ１、第２のコンデンサＣ２、第３のＢ３のループで電流Ｌ３が還流する。
【００２２】
この還流電流は、第２のＢ２及び第３のＢ３が再び同時にオンになる前にゼロになるため、これら第２のＢ２及び第３のＢ３がオンになった瞬間から、第１のコンデンサＣ１、第３のＢ３、トランスＴ、第２のコンデンサＣ２、第２のＢ２、第１のコンデンサＣ１のループの電流Ｌ１はゼロから流れ始める。そして、このような動作が繰り返される。上アームでは上記のように還流電流Ｌ３が流れるが、下アームでは還流電流が流れない。
【００２３】
図４は、第１のＢ１へのゲート信号を基準に、図５に示すように第１のコンデンサＣ１側からの電流ｉ０と、第１〜第４のＢ１〜Ｂ４での各電流ｉ１〜ｉ４を実測したタイミングチャートである。
【００２４】
この図から分かるように、第１のコンデンサＣ１側からの電流ｉ０は、第１のＢ１へのゲート信号のＬＯＷ区間に、矩形をやや崩したような正の電流の直後に負の電流が瞬間的に流れ、第１のＢ１に流れる電流ｉ１は、第１のＢ１へのゲート信号の立ち上がり時に負の電流が瞬間的に流れてから、正の電流が半波の正弦波の減衰波形のように流れ、第４のＢ４に流れる電流ｉ４は、第１のＢ１へのゲート信号の立ち上がり時に負の電流が瞬間的に流れ、第３のＢ３に流れる電流ｉ３は、第１のＢ１へのゲート信号のＬＯＷ区間に、矩形をやや崩したような正の電流が流れてから、負の電流が半波の正弦波の減衰波形のように流れ、第２のＢ２に流れる電流ｉ２は、矩形がやや崩れた正の電流のみが第１のＢ１へのゲート信号のＬＯＷ区間に流れる。
【００２５】
このようなインバータ装置を電源として、図６に示すようにトランスＴの二次側電圧を高圧ケーブル５を通じて、コロナ処理のための電極６とアースされた金属ロール７間に印加し、放電電圧波形を実測した。ここで、トランスＴの一次側と二次側の巻線比は１０／２５０、金属ロール７は直径１００ｍｍとして外周面にシリコンゴム被覆８を施し、電極６と金属ロール７との間の放電ギャップは１．５ｍｍとした。
【００２６】
＜第１のＢ１よりも第２、第３のＢ２、Ｂ３のゲート信号幅が小さい場合（図３のモードＡ、Ｂの場合）＞
図４において、第１のＢ１に流れる電流ｉ１の波形が半波の正弦波よりも狭くなるように、第２、第３のＢ２、Ｂ３のゲート信号幅を５μｓに調整し、繰り返し周期を８００μｓ、４００μｓ、３８μｓに可変したときの放電電圧波形を図７、図８、図９にそれぞれ示す。
【００２７】
図７の場合、電力が約３０Ｗで、プラス電圧は急峻な約１３ＫＶpであるのに対し、マイナス電圧はその半分以下の約６ＫＶpであった。また、図８の場合、電力が約５６Ｗで、プラス電圧とマイナス電圧の差は（Ａ）の場合とほぼ同じであった。図９の場合、電力が約５７５Ｗで、プラス電圧は急峻な約１６ＫＶpであるのに対し、マイナス電圧はその３分の１以下の約５ＫＶpであった。
【００２８】
図１０は、ゲート信号幅を約８μｓにした場合で、この場合も波形は上記と同様で、プラス電圧がマイナス電圧の約３倍であった。
このようにゲート信号幅を変えることにより波形は変化するが、繰り返し周期を可変しても波形はほとんど変わらなかった。
【００２９】
＜第１のＢ１よりも第２、第３のＢ２、Ｂ３のゲート信号幅が大きい場合（図３のモードＣ、Ｄの場合）＞
図１１、図１２、図１３は、第１のＢ１のゲート信号幅を５μｓに固定し、第２、第３のＢ２、Ｂ３のゲート信号幅を４００μｓ、１１５μｓ、４０μｓに可変したときの放電電圧波形をそれぞれ示す。
【００３０】
図１１の場合、電力が約３０Ｗで、プラス電圧は約１６ＫＶpであるのに対し、マイナス電圧は半分以下の約７ＫＶpであった。また、図１２及び図１３の場合も図１１の場合と電圧はほぼ同様であった。
【００３１】
第１のＢ１のゲート信号幅が小さいときはパルス状の単発波形に近くなるが、第１のＢ１のゲート信号幅よりも第２、第３のＢ２、Ｂ３のゲート信号幅が大きい場合は、正弦波の減衰波形となり、この場合も繰り返し周期を可変することにより電力を調整できた。
【００３２】
なお、トランスＴの入力側の極性を上記の場合と逆にすると、上記とは正負が逆転した波形（マイナス電圧の方がプラス電圧の２〜３倍高くなる）が得られる。また、上記では第４のＢ４を実質的に使用しないように、そのベースをゼロボルトに固定したが、このようにする１個のＩＧＢＴは他のものでもよい。
【図面の簡単な説明】
【００３３】
【図１】本発明によるインバータ装置の基本的構成を示すブロック図である。
【図２】そのインバータ回路の回路図である。
【図３】インバータ回路を構成するＩＧＢＴのベースへ印加するゲート信号の印加パターン図である。
【図４】インバータ回路の各部で流れる電流波形を実測したタイミングチャートである。
【図５】その各部の電流実測位置を示す回路図である。
【図６】インバータ装置を電源として、コロナ処理のための電極とアースされた金属ロール間に印加して放電電圧波形を実測する実験例の模式図である。
【図７】図６において、第２、第３のＩＧＢＴのゲート信号幅を５μｓに調整し、繰り返し周期を８００μｓとしたときの、４００μｓ、３８μｓに可変したときの放電電圧波形図である。
【図８】同じく繰り返し周期を４００μｓにしたときの放電電圧波形図である。
【図９】同じく繰り返し周期を３８μｓにしたときの放電電圧波形図である。
【図１０】同じくゲート信号幅を約８μｓにした場合の放電電圧波形図である。
【図１１】図６において、第１のＩＧＢＴのゲート信号幅を５μｓに固定し、第２、第３のＢ２、Ｂ３のゲート信号幅を４００μｓにしたときの放電電圧波形図である。
【図１２】同じく１１５μｓにしたときの放電電圧波形図である。
【図１３】同じく４０μｓにしたときの放電電圧波形図である。
【符号の説明】
【００３４】
ＩＶ  インバータ回路
ＲＣ  整流・平滑回路
ＣＮ  制御回路
１〜４  第１、第２、第３、第４のＩＧＢＴ
Ｃ１  第１コンデンサ
Ｃ２  第２コンデンサ
Ｔ  トランス
５  高圧ケーブル
６  電極
７  金属ロール
８  シリコンゴム被覆
【図１】
2006158058.tif 000003
【図２】
2006158058.tif 000004
【図３】
2006158058.tif 000005
【図４】
2006158058.tif 000006
【図５】
2006158058.tif 000007
【図６】
2006158058.tif 000008
【図７】
2006158058.tif 000009
【図８】
2006158058.tif 000010
【図９】
2006158058.tif 000011
【図１０】
2006158058.tif 000012
【図１１】
2006158058.tif 000013
【図１２】
2006158058.tif 000014
【図１３】
2006158058.tif 000015