(57)【要約】【課題】  無線通信装置やレーダなどのマイクロ波送受信装置にマイクロ波の波源に用いる位相同期ループ回路に関し、周波数分解能が高く、位相雑音特性が良好であり、また、出力スプリアスを抑制することができる位相同期ループ回路を得ることを目的とする。【解決手段】  発振器１からの源信号を逓倍器２によりＭ逓倍（Ｍは整数）して基準信号を生成し、この基準信号を位相比較器６に入力する。電圧制御発振器３の出力信号の一部をカプラー４により取り出して、分周器５に入力してＮ分周（Ｎは分数）する。分周器５により分周された出力信号を位相比較器６に入力する。位相比較器６は、分周器５からの信号と逓倍器２からの基準信号とを比較し、位相誤差又は周波数誤差を検出し、誤差電圧を出力する。位相比較器６が出力する誤差電圧は、ループフィルタ７により濾波して、電圧制御発振器３に入力する。【選択図】        図１
2006324882.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器と、この電圧制御発振器の出力信号を分周する分周回路と、この分周回路により分周した信号と基準信号との位相誤差又は周波数誤差を検出して誤差電圧を出力する位相比較器と、この位相比較器が出力する誤差電圧を濾波し、上記電圧制御発振器へ出力するループフィルタと、源信号を逓倍して上記基準信号を生成する逓倍器とを備えたことを特徴とする位相同期ループ回路。
【請求項２】
電圧制御発振器と、この電圧制御発振器の出力信号を分配する第１の電力分配器と、この第１の電力分配器により分配した１の分配信号を分周する第１の分周回路と、上記第１の電力分配器により分配した他の１の分配信号を分周する第２の分周回路と、源信号を逓倍して基準信号を生成する逓倍器と、この逓倍器により生成した基準信号を分配する第２の電力分配器と、この第２の電力分配器により分配した１の基準信号を分周する第３の分周回路と、上記第２の電力分配器により分配した他の１の基準信号を分周する第４の分周回路と、上記第１の分周回路により分周した信号と上記第３の分周回路により分周した基準信号との位相誤差又は周波数誤差を検出して誤差信号を出力する第１の位相比較器と、上記第２の分周回路により分周した信号と上記第４の分周回路により分周した基準信号との位相誤差又は周波数誤差を検出して誤差信号を出力する第２の位相比較器と、上記第１の位相比較器と上記第２の位相比較器の誤差信号をループフィルタを介して混合し、上記電圧制御発振器へ出力する混合器とを備えたことを特徴とする位相同期ループ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、無線通信装置やレーダなどのマイクロ波送受信装置にマイクロ波の波源に用いる位相同期ループ回路に関するものである。
【背景技術】
【０００２】
例えば、特開２００１−２４５４７には従来の位相同期ループ回路が開示されている。この従来の位相同期ループ回路は、電圧制御発振器の出力信号を可変分周器により分周し、基準発振器からの信号を可変分周器により分周し、これらの分周された各信号を位相比較器により比較するものである。これらの可変分周器には、初期に小さい分周数を設定されて位相同期が確認された後、大きい分周数を設定し位相同期する。このように分周数を変化させることによって、位相同期に至る時間が短縮されるものである。
【０００３】
【特許文献１】特開２００１−２４５４７
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の位相同期ループ回路では、生成する信号の周波数分解能を高分解能にしようとすると、原理的に、電圧制御発振器からの帰還信号を分周する分周数を大きくする必要があり、位相比較器の雑音フロアによる位相雑音が劣化するという問題点があった。特にΔΣ方式のフラクショナルＮ型の分周器を用いた場合には、スプリアス成分が発生するという問題点があった。また、従来の位相同期ループ回路では、複数の分周数を設定することができる可変分周器を有するために回路規模が増大するという問題点もあった。
【０００５】
この発明は、上記のような問題点を解決するためになされたもので、周波数分解能が高く、位相雑音特性が良好であり、また、出力スプリアスを抑制することができる位相同期ループ回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
請求項１の発明に係る位相同期ループ回路は、電圧制御発振器と、この電圧制御発振器の出力信号を分周する分周回路と、この分周回路により分周した信号と基準信号との位相誤差又は周波数誤差を検出して誤差電圧を出力する位相比較器と、この位相比較器が出力する誤差電圧を濾波し、上記電圧制御発振器へ出力するループフィルタと、源信号を逓倍して上記基準信号を生成する逓倍器とを備えたものである。
【０００７】
請求項２の発明に係る位相同期ループ回路は、電圧制御発振器と、この電圧制御発振器の出力信号を分配する第１の電力分配器と、この第１の電力分配器により分配した１の分配信号を分周する第１の分周回路と、上記第１の電力分配器により分配した他の１の分配信号を分周する第２の分周回路と、源信号を逓倍して基準信号を生成する逓倍器と、この逓倍器により生成した基準信号を分配する第２の電力分配器と、この第２の電力分配器により分配した１の基準信号を分周する第３の分周回路と、上記第２の電力分配器により分配した他の１の基準信号を分周する第４の分周回路と、上記第１の分周回路により分周した信号と上記第３の分周回路により分周した基準信号との位相誤差又は周波数誤差を検出して誤差信号を出力する第１の位相比較器と、上記第２の分周回路により分周した信号と上記第４の分周回路により分周した基準信号との位相誤差又は周波数誤差を検出して誤差信号を出力する第２の位相比較器と、上記第１の位相比較器と上記第２の位相比較器の誤差信号をループフィルタを介して混合し、上記電圧制御発振器へ出力する混合器とを備えたものである。
【発明の効果】
【０００８】
請求項１に記載の発明によれば、電圧制御発振器の出力信号を分周する分周回路の出力と、逓倍器により源信号を逓倍して生成する基準信号とを位相比較器により比較することにより、周波数分解能が高く、位相雑音特性が良好な位相同期ループを得ることができる。
【０００９】
請求項２に記載の発明によれば、第１の電力分配器により分配された１の出力信号と他の１の出力信号を第１の分周回路と第２の分周回路により分周し、逓倍器により源信号を逓倍して生成した基準信号を第２の電力分配器により分配し、第２の電力分配器により分配した１の基準信号と他の１の基準信号を第３の分周回路と第４の分周回路により分周し、第１の分周回路の出力と第３の分周回路の出力とを位相比較し、第２の分周回路と第４の分周回路の出力とを位相比較し、これらの位相比較により得られる誤差電圧を、ループフィルタを介して混合器により混合して電圧制御発振器に入力するので、位相同期ループ回路の出力スプリアスを低減することができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１
【００１１】
この発明の実施の形態１に係る位相同期ループ回路を図１に基づいて説明する。図１はこの発明の実施の形態１に係る位相同期ループ回路の構成を示すブロック図である。図１において、１は位相同期ループ回路の源信号を生成する水晶発振器などの高安定な発振器であり、２は発振器１からの源信号を逓倍して基準信号を生成する逓倍器である。３は電圧制御発振器であり、４は電圧制御発振器３の出力信号を結合して出力するカプラーである。５はΔΣ方式のフラクショナルＮ型の分周回路、６は分周回路５からの信号と逓倍器２からの基準信号との位相誤差又は周波数誤差を検出し、誤差電圧を出力する位相比較器であり、７は位相検出器６が出力する誤差電圧信号を濾波するループフィルタであり、このループフィルタ７の出力を電圧制御発振器３に入力して位相同期ループ回路を形成する。ループフィルタ７のフィルタ特性により位相同期ループの応答特性が決まるものである。
【００１２】
次に位相同期ループ回路の動作について説明する。図１に示す位相同期ループ回路において、発振器１からの源信号を逓倍器２によりＭ逓倍（Ｍは整数）して基準信号を生成し、この基準信号を位相比較器６に入力する。電圧制御発振器３の出力信号の一部をカプラー４により取り出して、分周器５に入力してＮ分周（Ｎは分数）する。分周器５により分周された出力信号を位相比較器６に入力する。位相比較器６は、分周器５からの信号と逓倍器２からの基準信号とを比較し、位相誤差又は周波数誤差を検出し、誤差電圧を出力する。位相比較器６が出力する誤差電圧は、ループフィルタ７により濾波して、電圧制御発振器３に入力する。
【００１３】
ここで、発振器１が出力する源信号の周波数をｆ１、電圧制御発振器３の出力周波数をｆ２とし、これらの比率をｋとしたとき、ｆ２＝ｋ×ｆ１、ｋ＝Ｎ×Ｍの関係にある。また、この位相同期ループ回路において、位相同期ループ回路の出力（電圧制御発振器３出力）の雑音フロアをＬｐとし、この雑音フロアＬｐ中の発振器１側からのノイズによる成分Ｌｐ１は、発振器１のノイズをＬｒとすれば、Ｌｐ１＝Ｌｒ＋２０Ｌｏｇ（ｋ）となる。このＬｐ１は、ｆ２とｆ１の比率ｋの値を設定すると、Ｍの値に拠らず、ノイズレベルが定まるものである。
【００１４】
一方、雑音フロアＬｐ中の位相検出器６からのノイズによる成分Ｌｐ２は、位相比較器６の雑音フロアをＬｐｄとすると、Ｌｐ２＝Ｌｐｄ＋２０Ｌｏｇ（Ｎ）となる。このＬｐ２は、ｆ２とｆ１の比率ｋの値を設定するとＭの値に拠って変化する。即ち、Ｎ＝ｋ／Ｍであるから、Ｍの値を大きくすると、その分、Ｎの値が減少し、雑音フロアＬｐ２が減少することになる。
【００１５】
従って、図１に示す位相同期ループ回路において、ｋの値を予め設定し、Ｍの値を１より大きな整数とすることによってＬｐ２が減少し（Ｌｐ１は一定）、全体として出力雑音フロアＬｐ（＝Ｌｐ１＋Ｌｐ２）を減少させることができる。
【００１６】
分周器５はΔΣ型の分周器であり、分周数Ｎには分数を設定するが、設定できる桁数により、位相同期ループ回路の周波数分解能が決まる。例えば、発振器１が生成する源信号の周波数ｆ１を１０ＭＨｚ、逓倍器２の逓倍数Ｍを１０、位相同期ループ回路の出力周波数を２３００ＭＨｚ帯（２２９５ＭＨｚ〜２３０５ＭＨｚ、２００ｋＨｚステップ）とすると、分周器５に設定する分周数Ｎは、Ｎ＝２２．９５０〜２３．０５０、０．００２ステップで設定することになる。なお図１には、この数値例を記載している。このように、分周数Ｎを分数とし、所定のステップで変化させることによって、位相同期ループ回路の周波数分解能を高めることができる。
【００１７】
実施の形態２
【００１８】
この発明の実施の形態２に係る位相同期ループ回路を図２に基づいて説明する。図２はこの発明の実施の形態２に係る位相同期ループ回路の構成を示すブロック図である。図２において、８は電圧制御発振器３の出力信号を分配する第１の電力分配器であり、電圧制御発振器３の出力信号はカプラー４により結合し、電力分配器８に入力している。９は電力分配器８が出力する１の分配信号を分周する第１の分周回路であり、１０は電力分配器８が出力する他の１の分配信号を分周する第２の分周回路であり、分周回路９及び分周回路１０は、位相同期ループ回路の周波数分解能を高分解能とすべくΔΣ方式のフラクショナルＮ型で分数分周する分周回路により構成している。１１は基準信号の周波数を変換するダイレクトデジタルシンセサイザ（以下、「ＤＤＳ」と表記する。）であり、発振器１から出力された源信号を逓倍器２により逓倍し、ＤＤＳ１１に入力している。ＤＤＳ１１は、基準信号の周波数を高精度にステップ変化させるために用いるが、これを用いないこともできる。１２は、ＤＤＳ１１からの、又はＤＤＳ１１を用いない場合には逓倍器２からの基準信号を分配する第２の電力分配器である。１３は電力分配器１２により分配された１の基準信号を分周する第３の分周回路であり、１４は電力分配器１２により分配された他の１の基準信号を分周する第４の分周回路である。これらの分周回路１３及び分周回路１４は、整数分周する分周回路であっても、また、分数分周するΔΣ方式のフラクショナルＮ型の分周回路であってもよい。１５は分周回路９により分周した信号と分周回路１３により分周した基準信号との位相誤差又は周波数誤差を検出して誤差信号を出力する第１の位相比較器であり、１６は分周回路１０により分周した信号と分周回路１４により分周した基準信号との位相誤差又は周波数誤差を検出して誤差信号を出力する位相比較器である。１７は位相比較器１５が出力する誤差電圧信号を濾波するループフィルタであり、１８は位相比較器１６が出力する誤差電圧信号を濾波するループフィルタであり、これらのループフィルタのフィルタ特性により位相同期ループの応答特性が決まる。１９はループフィルタ１７の出力とループフィルタ１８の出力を混合する混合器であり、この混合器１９の出力を電圧制御発振器３に入力して位相同期ループを形成する。
【００１９】
次に実施の形態２に係る位相同期ループ回路の動作について説明する。図２に示す位相同期ループ回路において、発振器１からの源信号を逓倍器２によりＭ逓倍（Ｍは整数）して基準信号を生成し、この基準信号をＤＤＳ１１に入力する。ＤＤＳ１１はＭ逓倍後の基準信号の周波数を高精度にステップ変化させるために用いるが、これを用いないこともできる。ＤＤＳ１１が出力する基準信号は、電力分配器１２により分配され、分周回路１３及び分周回路１４に入力する。ここで、電力分配器１２は複数の基準信号に分配しており、これらの分配された複数の基準信号は、それぞれ分周回路に入力される。ここで、電力分配器１２は基準信号をＸ分配し、分配された基準信号をそれぞれＸ個の分周回路に入力し、各分周回路の分周数をＲｉ（ｉ＝１、２、・・・Ｘ）とする。分周回路１３の分周数はＲ１であり、分周回路１４の分周数はＲＸである。
【００２０】
一方、電圧制御発振器３の出力信号は、その一部をカプラー４により取り出して、電力分配器８に入力する。ここで、電力分配器８は電圧制御発振器３の出力信号をＸ個の信号に分配し、これらの信号をそれぞれＸ個の分周回路に入力し、各分周回路の分周数をＮｉ（ｉ＝１、２、・・・Ｘ）とする。分周回路９の分周数はＮ１であり、分周回路１０の分周数はＮＸである。分周回路９によりＮ１分周した信号と分周回路１３によりＲ１分周した基準信号とを位相比較器１５により位相比較して誤差電圧を出力する。また、分周回路１０によりＮＸ分周した信号と分周回路１４によりＲＸ分周した基準信号とを位相比較器１６により位相比較して誤差電圧を出力する。位相比較器１５及び位相比較１６の誤差電圧出力は、それぞれループフィルタ１７及びループフィルタ１８を介して、混合器１９により混合し、混合器１９の出力を電圧制御発振器３に入力する。
【００２１】
ここで、発振器１が出力する源信号の周波数をｆ１、電圧制御発振器３の出力周波数をｆ２、これらの比率をｋとし、ＮｉとＲｉとの比を一定（ｉの値に拠らず一定という意未）とすれば、ｆ２＝ｋ×ｆ１、ｋ＝（Ｎｉ／Ｒｉ）×Ｍの関係が得られる。即ち、ＮｉとＲｉとの比が一定となるように各ＮｉとＲｉの値を設定することによって、発振器１が出力する源信号の周波数に対して、ｋ倍された周波数の電圧制御発振器出力を得ることができる。
【００２２】
いま、分周回路９、分周回路１３、位相比較器１５及びループフィルタ１７からなる構成を１つのループ系とし、分周回路１０、分周回路１４、位相比較器１６及びループフィルタ１８からなる構成を他の１つのループ系として見ると、ＮｉとＲｉとの比を一定としつつ、Ｎｉの値を異なるように設定すれば（即ち、Ｎ１とＮＸの値が異なるように設定すれば）、各ループ系で発生するスプリアスの周波数を異なる値にすることができる。各ループ系で発生するスプリアスの周波数が異なることにより、混合器１９によって混合される誤差電圧に生じるスプリアスは、特定の周波数に堆積することなく、複数の周波数において低レベルで混合される。この混合された誤差電圧信号を電圧制御発振器３に入力することにより、電圧制御発振器３の出力に発生するスプリアスを、特定の周波数で堆積することなく、低レベルに抑えることができる。
【００２３】
実施の形態２に係る位相同期ループ回路の雑音フロアは、逓倍器２による源信号のＭ逓倍と、分周回路９及び分周回路１０におけるＮｉ分周により、実施の形態１と同様に、位相同期ループ回路全体として、出力雑音フロアＬｐ（＝Ｌｐ１＋Ｌｐ２）を減少させることができる。
【００２４】
実施の形態２に係る位相同期ループ回路の周波数分解能は、分周回路の分周数Ｎｉ及びＲｉを固定値とした場合には、ＤＤＳ１１による周波数ステップにより決定される。ＤＤＳ１１には、必要な周波数ステップがとれるように周波数設定機能を設ける。また、ＤＤＳ１１を用いずに逓倍器２出力を電力分配器１２に入力する構成としても良い。この場合、ＮｉとＲｉの比の設定値を全てのｉ値に対してｋと設定し、位相同期ループ回路の出力（即ち、電圧制御発振器４の出力）の周波数ｆ２（ｋ）が得られ、出力周波数を変化させるときには、ＮｉとＲｉの比の設定値を全てのｉ値に対してｋ＋Δｋと変化させることにより、位相同期ループ回路の出力（即ち、電圧制御発振器４の出力）の周波数ｆ２（ｋ＋Δｋ）が得られる。
【図面の簡単な説明】
【００２５】
【図１】この発明の実施の形態１に係る位相同期ループ回路の構成を示すブロック図である。
【図２】この発明の実施の形態２に係る位相同期ループ回路の構成を示すブロック図である。
【符号の説明】
【００２６】
２  逓倍器
３  電圧制御発振器
５  分周回路
６  位相比較器
７  ループフィルタ
８  第１の電力分配器
９  第１の分周回路
１０  第２の分周回路
１１  ダイレクトデジタルシンセサイザ
１２  第２の電力分配器
１３  第３の分周回路
１４  第４の分周回路
１５  第１の位相比較器
１６  第２の位相比較器
１７、１８  ループフィルタ
１９  混合器
【図１】
2006324882.tif 000003
【図２】
2006324882.tif 000004