(57)【要約】【課題】コンタクトプラグの形成後、コンタクトプラグの最上部の表面が層間絶縁膜の最上部の表面より高くなるように層間絶縁膜を選択的にエッチングすることにより、後続の金属層形成工程の際にボイドの生成を抑制する、半導体素子のコンタクトプラグ形成方法を提供すること。【解決手段】半導体基板上にソース／ドレイン接合部を形成する段階と、前記ソース／ドレイン接合部を含んだ前記半導体基板の全体構造上に、コンタクトホールを含む層間絶縁膜を形成する段階と、前記コンタクトホールにコンタクトプラグを形成する段階と、前記層間絶縁膜の最上部の表面が前記コンタクトプラグの最上部の表面より低くなるように、エッチング工程によって前記層間絶縁膜を選択的にエッチングする段階と、前記コンタクトプラグを含んだ前記層間絶縁膜上に金属配線を形成する段階とを含む、半導体素子のコンタクトプラグ形成方法を提供する。【選択図】図２
2006339623.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にソース／ドレイン接合部を形成する段階と、
前記ソース／ドレイン接合部を含んだ前記半導体基板の全体構造上に、コンタクトホールを含む層間絶縁膜を形成する段階と、
前記コンタクトホールにコンタクトプラグを形成する段階と、
前記層間絶縁膜の最上部の表面が前記コンタクトプラグの最上部の表面より低くなるように、エッチング工程によって前記層間絶縁膜を選択的にエッチングする段階と、
前記コンタクトプラグを含んだ前記層間絶縁膜上に金属配線を形成する段階とを含むことを特徴とする、半導体素子のコンタクトプラグ形成方法。
【請求項２】
前記エッチング工程は、プラズマを用いたドライエッチング方式によって行うことを特徴とする、請求項１に記載の半導体素子のコンタクトプラグ形成方法。
【請求項３】
前記エッチング工程は、エッチング剤を用いたウェットエッチング方式によって行うことを特徴とする、請求項１に記載の半導体素子のコンタクトプラグ形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のコンタクトプラグ形成方法に係り、特に、後続の金属層形成の際にボイド現象を防止する半導体素子のコンタクトプラグ形成方法に関する。
【背景技術】
【０００２】
一般に、一つのウェーハに半導体素子を製造するにおいて同一の工程で多数のコンタクトホールを形成し、多数のコンタクトホールにコンタクトプラグを形成する場合がある。例えば、フラッシュメモリのソースラインコンタクトホールと孤立状のドレインコンタクトホールのようにライン状とホール状が共存しながらエッチング面積およびパターン形状が異なる多数のコンタクトホールにコンタクトプラグを形成する場合である。
【０００３】
図１（ａ）および図１（ｂ）は、従来の技術のコンタクトプラグ形成方法を示すための素子の断面図である。次に、図１（ａ）および図１（ｂ）を参照して従来の技術の問題点を説明する。
【０００４】
図１（ａ）を参照すると、半導体基板１０内にソース／ドレイン接合部１１を形成し、ソース／ドレイン接合部１１を含んだ半導体基板１０の全体構造上に層間絶縁膜１２を形成する。その後、エッチング工程を行って、ソース／ドレイン接合部１１の所定の領域が露出されるコンタクトホールを形成する。次いで、コンタクトプラグ物質１３でコンタクトホールを埋め込む。
【０００５】
図１（ｂ）を参照すると、エッチバック工程を施してコンタクトホール内にコンタクトプラグ１３を形成する。この際、コンタクトホールのライン状とホール状のエッチング面積とパターンの差から誘発されるローディングイフェクト(Loading Effect)によって、コンタクトホール内に残留するコンタクトプラグ１３の高さが異なる。その後、コンタクトプラグ１３を含んだ半導体基板１０の全体構造上に金属層１４を形成する。この際、コンタクトホール内に残留するコンタクトプラグ１３の高さと、素子の集積度による線幅の減少によってコンタクトサイズが減少して金属層１４形成の際に金属層１４内にボイド１５が発生する。このようなボイド１５は、コンタクトプラグ１３と金属層１４間の電気的欠陥を誘発する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、コンタクトプラグの形成後、コンタクトプラグの最上部の表面が層間絶縁膜の最上部の表面より高くなるように層間絶縁膜を選択的にエッチングすることにより、後続の金属層形成工程の際にボイドの生成を抑制する、半導体素子のコンタクトプラグ形成方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、半導体基板内にソース／ドレイン接合部を形成する段階と、前記ソース／ドレイン接合部を含んだ前記半導体基板の全体構造上に、コンタクトホールを含む層間絶縁膜を形成する段階と、前記コンタクトホールにコンタクトプラグを形成する段階と、前記層間絶縁膜の最上部の表面が前記コンタクトプラグの最上部の表面より低くなるように、エッチング工程によって前記層間絶縁膜を選択的にエッチングする段階と、前記コンタクトプラグを含んだ前記層間絶縁膜上に金属配線を形成する段階とを含むことを特徴とする、半導体素子のコンタクトプラグ形成方法が提供される。
【発明の効果】
【０００８】
本発明によれば、コンタクトプラグの形成後、コンタクトプラグの最上部の表面が層間絶縁膜の最上部の表面より高く突出するように層間絶縁膜を選択的にエッチングすることにより、後続の金属層形成工程の際にボイドが発生する現象が防止される。
【発明を実施するための最良の形態】
【０００９】
以下に添付図面を参照しながら、本発明の好適な実施例を説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は、本発明の開示を完全にし、当該技術分野における通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。
【００１０】
図２（ａ）〜図２（ｃ）は、本発明に係る半導体素子のコンタクトプラグ形成方法を説明するための素子の断面図である。次に、図２（ａ）〜図２（ｃ）を参照して本発明に係る半導体素子のコンタクトプラグ形成方法を詳細に説明する。
【００１１】
図２（ａ）を参照すると、半導体基板１００上にイオン注入工程によってソース／ドレイン接合部１０１を形成し、ソース／ドレイン接合部１０１を含む半導体基板１００の全体構造上に層間絶縁膜１０２を形成する。その後、層間絶縁膜１０２をエッチングしてコンタクトホールを形成する。次に、コンタクトホールを含んだ半導体基板１００の全体構造上にコンタクトプラグ物質１０３を形成する。
【００１２】
図２（ｂ）を参照すると、エッチバック工程によって、層間絶縁膜１０２が露出されるようにコンタクトプラグ物質１０３をエッチングする。したがって、コンタクトホール内にコンタクトプラグ物質１０３を残留させてコンタクトプラグ１０３を形成する。
【００１３】
図２（ｃ）を参照すると、エッチング工程を行って層間絶縁膜１０２を選択的にエッチングする。この際、コンタクトプラグ１０３の最上部の表面が層間絶縁膜１０２の最上部の表面より高くなるまでエッチング工程を行う。エッチング工程は、プラズマ技法を用いたドライエッチング方式と、エッチング剤を用いたウェットエッチング方式を使用することが好ましい。その後、コンタクトプラグ１０３を含んだ層間絶縁膜１０２上に金属層１０４を形成する。この際、コンタクトプラグ１０３が突出しているため、金属層１０４の形成の際にボイドが発生することを防止する。
【図面の簡単な説明】
【００１４】
【図１】従来の半導体素子のコンタクトプラグ形成方法を示す素子の断面図である。
【図２】本発明に係る半導体素子のコンタクトプラグ形成方法を示す素子の断面図である。
【符号の説明】
【００１５】
１０、１００    半導体基板
１１、１０１    ソース／ドレイン接合部
１２、１０２    層間絶縁膜
１３、１０３    コンタクトプラグ
１４、１０４    金属層
１５    ボイド
【図１】
2006339623.tif 000003
【図２】
2006339623.tif 000004