(57)【要約】【課題】共通同期信号に基づいて、各パルス計数装置から出力されるデータ信号を、同一時刻でのデータ群として１伝送周期内で高精度にかつ瞬時に一括して取得すること。複数のパルス計数装置から出力される各計数値群のサンプリングにおける時間精度を向上させること。【解決手段】シリアル伝送信号の１伝送周期内の先頭の伝送フレームを共通同期信号とし、共通同期信号に基づいて該同一の１伝送周期内の先頭以外の残り伝送フレームを各パルス計数装置からのデータ信号に割り当てるか、該１伝送周期内の先頭の伝送フレームを全同期信号とし、全同期信号から所定のラッチタイミング調整期間後の全パルス計数器同時ラッチ信号に基づいて該同一の１伝送周期内の先頭以外の残り伝送フレームを各パルス計数装置からのデータ信号に割り当てるようにした。【選択図】図１
2006313527.tif 000002
【特許請求の範囲】
【請求項１】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、
シリアル伝送信号の１伝送周期内において、
該１伝送周期内の先頭位置に当たる先頭伝送フレームとして構成され、前記各パルス計数装置に対して同時に出力される共通同期信号と、
前記１伝送周期内の前記先頭位置以外の残り領域を、前記各パルス計数装置から出力される各データ信号に対応して各々割り当てられた複数の伝送フレームと
を具えたことを特徴とする伝送制御システム。
【請求項２】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、
シリアル伝送信号の１伝送周期内において、
該１伝送周期内の先頭位置に当たる先頭伝送フレームとしての共通同期信号を、前記上位制御装置から前記各パルス計数装置に対して同時に送信する工程と、
前記１伝送周期内の前記先頭位置以外の残り領域で構成される複数の伝送フレームを、前記各パルス計数装置から出力される各データ信号の伝送フレーム分に対応して割り当てると共に、該各データ信号を前記各パルス計数装置から順次出力する工程と
を具えたことを特徴とする伝送制御方法。
【請求項３】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、
前記上位制御装置において、
前記各パルス計数装置に対して同時に、共通同期信号を送信する手段と、
前記各パルス計数装置から所定の出力優先順位に従って順次出力されるデータ信号を受信する手段と
を具え、
前記各パルス計数装置において、
前記上位制御装置から送信される前記共通同期信号を受信する受信手段と、
前記上位制御装置に対して前記データ信号を出力するための前記出力優先順位を設定する出力優先順位設定手段と、
前記設定された出力優先順位に従って前記データ信号を出力するための遅延時間を算出する遅延時間算出手段と、
前記共通同期信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記データ信号を前記上位制御装置へ出力するように制御するデータ出力制御手段と
を具えたことを特徴とする伝送制御システム。
【請求項４】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、
前記上位制御装置において、
前記各パルス計数装置の接続状態を認識し、該認識結果に基づいて該各パルス計数装置から出力される前記データ信号の出力優先順位を設定する出力優先順位設定手段と、
前記出力優先順位に従って前記データ信号を出力するための遅延時間を算出する遅延時間算出手段と、
前記各パルス計数装置に対して、前記設定された出力優先順位に関する情報および前記算出された遅延時間に関する情報を送信する手段と、
前記各パルス計数装置に対して同時に、共通同期信号を送信する手段と、
前記各パルス計数装置から所定の出力優先順位に従って順次出力されるデータ信号を受信する手段と
を具え、
前記各パルス計数装置において、
前記上位制御装置から出力される前記出力優先順位に関する情報、前記遅延時間に関する情報、および前記共通同期信号を受信する手段と、
前記共通同期信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記データ信号を前記上位制御装置へ出力するように制御するデータ出力制御手段と
を具えたことを特徴とする伝送制御システム。
【請求項５】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、
前記各パルス計数装置において、前記上位制御装置に対してデータ信号を出力するための出力優先順位を設定する工程と、
前記設定された出力優先順位に従って前記データ信号を出力するための遅延時間を算出する工程と、
前記上位制御装置から前記各パルス計数装置に対して同時に、共通同期信号を送信する工程と、
前記各パルス計数装置において、前記送信された共通同期信号を受信する工程と、
前記共通同期信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記データ信号を該各パルス計数装置から前記上位制御装置へ出力するように制御する工程と、
前記各パルス計数装置から前記上位制御装置へ前記出力優先順位に従って順次出力されるデータ信号を受信する工程と
を具えたことを特徴とする伝送制御方法。
【請求項６】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、
前記上位制御装置において、前記各パルス計数装置の接続状態を認識し、該認識結果に基づいて該各パルス計数装置から出力される前記データ信号の出力優先順位を設定する工程と、
前記設定された出力優先順位に従って前記データ信号を出力するための遅延時間を算出する工程と、
前記各パルス計数装置に対して、前記設定された出力優先順位に関する情報および前記算出された遅延時間に関する情報を送信する工程と、
前記各パルス計数装置において、前記上位制御装置から出力される前記出力優先順位に関する情報および前記遅延時間に関する情報を受信する工程と、
前記上位制御装置から前記各パルス計数装置に対して同時に、共通同期信号を送信する工程と、
前記各パルス計数装置において、前記送信された共通同期信号を受信する工程と、
前記共通同期信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記データ信号を該各パルス計数装置から前記上位制御装置へ出力するように制御する工程と、
前記各パルス計数装置から前記上位制御装置へ前記出力優先順位に従って順次出力されるデータ信号を受信する工程と
を具えたことを特徴とする伝送制御方法。
【請求項７】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、
シリアル伝送信号の１伝送周期内において、
該１伝送周期内の先頭位置に当たる先頭伝送フレームとして構成され、前記各パルス計数装置に対して同時に出力される全同期信号と、
前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、前記各パルス計数装置に対して同時に出力される全同時ラッチ信号と、
前記１伝送周期内の前記全同期信号から前記全同時ラッチ信号までの領域以外の残り領域を、前記各パルス計数装置から出力される各データ信号に対応して各々割り当てられた複数の伝送フレームと
を具えたことを特徴とする伝送制御システム。
【請求項８】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、
シリアル伝送信号の１伝送周期内において、
該１伝送周期内の先頭位置に当たる先頭伝送フレームとしての全同期信号を、前記上位制御装置から前記各パルス計数装置に対して同時に送信する工程と、
前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、全同時ラッチ信号を前記上位制御装置から前記各パルス計数装置に対して同時に送信する工程と、
前記１伝送周期内の前記先頭位置以外の残り領域で構成される複数の伝送フレームを、前記各パルス計数装置から出力される各データ信号の伝送フレーム分に対応して割り当てると共に、該各データ信号を前記各パルス計数装置から順次出力する工程と
を具えたことを特徴とする伝送制御方法。
【請求項９】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、
前記上位制御装置において、
前記各パルス計数装置に対して同時に、全同期信号を送信する手段と、
前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、全同時ラッチ信号を前記上位制御装置から前記各パルス計数装置に対して同時に送信する手段と、
前記各パルス計数装置から所定の出力優先順位に従って順次出力されるデータ信号を受信する手段と
を具え、
前記各パルス計数装置において、
前記上位制御装置から送信される前記全同期信号および前記全同時ラッチ信号を受信する受信手段と、
前記上位制御装置に対して前記データ信号を出力するための前記出力優先順位を設定する出力優先順位設定手段と、
前記設定された出力優先順位に従って前記データ信号をラッチして出力するための遅延時間を算出する遅延時間算出手段と、
前記所定のラッチタイミング調整期間の経過後の前記全同時ラッチ信号を受信した時点でデータをラッチして、該全同時ラッチ信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記ラッチしたデータをデータ信号として該各パルス計数装置から前記上位制御装置へ出力するように制御するデータ出力制御手段と
を具えたことを特徴とする伝送制御システム。
【請求項１０】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、
前記上位制御装置において、
前記各パルス計数装置の接続状態を認識し、該認識結果に基づいて該各パルス計数装置から出力される前記データ信号の出力優先順位を設定する出力優先順位設定手段と、
前記出力優先順位に従って前記データ信号をラッチして出力するための遅延時間を算出する遅延時間算出手段と、
前記各パルス計数装置に対して、前記設定された出力優先順位に関する情報および前記算出された遅延時間に関する情報を送信する手段と、
前記各パルス計数装置に対して同時に、全同期信号を送信する手段と、
前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、全同時ラッチ信号を前記上位制御装置から前記各パルス計数装置に対して同時に送信する手段と、
前記各パルス計数装置から所定の出力優先順位に従って順次出力されるデータ信号を受信する手段と
を具え、
前記各パルス計数装置において、
前記上位制御装置から出力される前記出力優先順位に関する情報および前記遅延時間に関する情報を記憶すると共に、前記全同期信号および前記全同時ラッチ信号を受信する手段と、
前記所定のラッチタイミング調整期間の経過後の前記全同時ラッチ信号を受信した時点でデータをラッチして、該全同時ラッチ信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記ラッチしたデータをデータ信号として該各パルス計数装置から前記上位制御装置へ出力するように制御するデータ出力制御手段と
を具えたことを特徴とする伝送制御システム。
【請求項１１】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、
前記各パルス計数装置において、前記上位制御装置に対してデータ信号を出力するための出力優先順位を設定する工程と、
前記設定された出力優先順位に従って前記データ信号をラッチして出力するための遅延時間を算出する工程と、
前記上位制御装置から前記各パルス計数装置に対して同時に、全同期信号を送信する工程と、
前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、全同時ラッチ信号を前記上位制御装置から前記各パルス計数装置に対して同時に送信する工程と、
前記各パルス計数装置において、前記送信された全同期信号および前記全同時ラッチ信号を受信する工程と、
前記所定のラッチタイミング調整期間の経過後の前記全同時ラッチ信号を受信した時点でデータをラッチして、該全同時ラッチ信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記ラッチしたデータをデータ信号として該各パルス計数装置から前記上位制御装置へ出力するように制御する工程と、
前記各パルス計数装置から前記上位制御装置へ前記出力優先順位に従って順次出力されるデータ信号を受信する工程と
を具えたことを特徴とする伝送制御方法。
【請求項１２】
複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、
前記上位制御装置において、前記各パルス計数装置の接続状態を認識し、該認識結果に基づいて該各パルス計数装置から出力される前記データ信号の出力優先順位を設定する工程と、
前記設定された出力優先順位に従って前記データ信号をラッチして出力するための遅延時間を算出する工程と、
前記各パルス計数装置に対して、前記設定された出力優先順位に関する情報および前記算出された遅延時間に関する情報を送信する工程と、
前記各パルス計数装置において、前記上位制御装置から出力される前記出力優先順位に関する情報および前記遅延時間に関する情報を受信する工程と、
前記上位制御装置から前記各パルス計数装置に対して同時に、全同期信号を送信する工程と、
前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、全同時ラッチ信号を前記上位制御装置から前記各パルス計数装置に対して同時に送信する工程と、
前記各パルス計数装置において、前記送信された全同期信号および前記全同時ラッチ信号を受信する工程と、
前記所定のラッチタイミング調整期間の経過後の前記全同時ラッチ信号を受信した時点でデータをラッチして、該全同時ラッチ信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記ラッチしたデータをデータ信号として該各パルス計数装置から前記上位制御装置へ出力するように制御する工程と、
前記各パルス計数装置から前記上位制御装置へ前記記憶された出力優先順位に従って順次出力されるデータ信号を受信する工程と
を具えたことを特徴とする伝送制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、上位制御装置から複数のパルス計数装置へ同期ラッチ信号を送り、各パルス計数装置からの計数値データ群を上位制御装置へ順次読上げるような伝送制御システム、および、伝送制御方法に関する。
【背景技術】
【０００２】
図１３は、従来のデータ伝送システムの構成例を示す。
【０００３】
パルス計数部１は、パルス発生源３のパルス出力をカウンタ４に接続している。カウンタ４はラッチ５に接続され、ラッチ５はシリアル伝送Ｉ／Ｆ（インターフェース）６に接続されている。一方、上位制御部２は、シリアル伝送Ｉ／Ｆ７を有している。
【０００４】
図１４は、シリアル伝送Ｉ／Ｆ６とシリアル伝送Ｉ／Ｆ７との間で伝送される、シリアル伝送信号８の例を示す。
【０００５】
ここでのシリアル伝送Ｉ／Ｆ６とシリアル伝送Ｉ／Ｆ７との間のシリアル伝送は、シリアル伝送Ｉ／Ｆ７が同期（兼ラッチ）信号を出力し、その出力に応答して、シリアル伝送Ｉ／Ｆ６が計数値を返送することによって行われる。
【０００６】
このシリアル伝送信号８には、パルス計数部１側へ送られるラッチ信号１０や、上位制御部２側へ送られる計数値９等の情報が含まれる。
【０００７】
【特許文献１】特開２００３−１６８９７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のような従来のデータ伝送システムにおける問題点を列挙すると、
（１）同時に複数の計数値が入力できない点、
（２）複数のパルス計数器を使用して計数値群を読上げたとしても、
各々の計数値を同一時刻で同期してサンプリングできない点、
（３）従来方式で読上げた計数値群を基にした演算結果の精度も悪い点、
という問題がある。
【０００９】
さらに、従来のデータ伝送システムにおいては、
（４）特に、シリアル伝送信号の伝送周期が長い場合、計数値群を同一時刻でラッチしてから、上位制御部で読み上げるまでの時間差のため、実計数値に対して読み上げ計数値が遅れる点、
（５）全同期信号と全パルス計数器同時ラッチ信号とが兼用なので、上位制御部が制御の最適化をするための計数値群のラッチタイミングを調整することができない点、
という問題もある。
【００１０】
そこで、本発明の目的は、異なる位置に配置された複数のパルス計数装置を、１台の上位制御装置で管理する制御システムにおいて、共通同期信号に基づき各パルス計数装置から出力される各データ信号を、同一時刻での計数値群として１伝送周期内で高精度にかつ瞬時に一括して取得することが可能な、伝送制御システム、および、伝送制御方法を提供することにある。
【００１１】
また、本発明の他の目的は、複数のパルス計数装置から出力される各計数値群のサンプリングにおける時間精度を向上させることが可能な、伝送制御システム、および、伝送制御方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、シリアル伝送信号の１伝送周期内において、該１伝送周期内の先頭位置に当たる先頭伝送フレームとして構成され、前記各パルス計数装置に対して同時に出力される共通同期信号と、前記１伝送周期内の前記先頭位置以外の残り領域を、前記各パルス計数装置から出力される各データ信号に対応して各々割り当てられた複数の伝送フレームとを具えたことを特徴とする。
【００１３】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、シリアル伝送信号の１伝送周期内において、該１伝送周期内の先頭位置に当たる先頭伝送フレームとしての共通同期信号を、前記上位制御装置から前記各パルス計数装置に対して同時に送信する工程と、前記１伝送周期内の前記先頭位置以外の残り領域で構成される複数の伝送フレームを、前記各パルス計数装置から出力される各データ信号の伝送フレーム分に対応して割り当てると共に、該各データ信号を前記各パルス計数装置から順次出力する工程とを具えたことを特徴とする。
【００１４】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、前記上位制御装置において、前記各パルス計数装置に対して同時に、共通同期信号を送信する手段と、前記各パルス計数装置から所定の出力優先順位に従って順次出力されるデータ信号を受信する手段とを具え、前記各パルス計数装置において、前記上位制御装置から送信される前記共通同期信号を受信する受信手段と、前記上位制御装置に対して前記データ信号を出力するための前記出力優先順位を設定する出力優先順位設定手段と、前記設定された出力優先順位に従って前記データ信号を出力するための遅延時間を算出する遅延時間算出手段と、前記共通同期信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記データ信号を前記上位制御装置へ出力するように制御するデータ出力制御手段とを具えたことを特徴とする。
【００１５】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、前記上位制御装置において、前記各パルス計数装置の接続状態を認識し、該認識結果に基づいて該各パルス計数装置から出力される前記データ信号の出力優先順位を設定する出力優先順位設定手段と、前記出力優先順位に従って前記データ信号を出力するための遅延時間を算出する遅延時間算出手段と、前記各パルス計数装置に対して、前記設定された出力優先順位に関する情報および前記算出された遅延時間に関する情報を送信する手段と、前記各パルス計数装置に対して同時に、共通同期信号を送信する手段と、前記各パルス計数装置から所定の出力優先順位に従って順次出力されるデータ信号を受信する手段とを具え、前記各パルス計数装置において、前記上位制御装置から出力される前記出力優先順位に関する情報、前記遅延時間に関する情報、および前記共通同期信号を受信する手段と、前記共通同期信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記データ信号を前記上位制御装置へ出力するように制御するデータ出力制御手段とを具えたことを特徴とする。
【００１６】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、前記各パルス計数装置において、前記上位制御装置に対してデータ信号を出力するための出力優先順位を設定する工程と、前記設定された出力優先順位に従って前記データ信号を出力するための遅延時間を算出する工程と、前記上位制御装置から前記各パルス計数装置に対して同時に、共通同期信号を送信する工程と、前記各パルス計数装置において、前記送信された共通同期信号を受信する工程と、前記共通同期信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記データ信号を該各パルス計数装置から前記上位制御装置へ出力するように制御する工程と、前記各パルス計数装置から前記上位制御装置へ前記出力優先順位に従って順次出力されるデータ信号を受信する工程とを具えたことを特徴とする。
【００１７】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、前記上位制御装置において、前記各パルス計数装置の接続状態を認識し、該認識結果に基づいて該各パルス計数装置から出力される前記データ信号の出力優先順位を設定する工程と、前記設定された出力優先順位に従って前記データ信号を出力するための遅延時間を算出する工程と、前記各パルス計数装置に対して、前記設定された出力優先順位に関する情報および前記算出された遅延時間に関する情報を送信する工程と、前記各パルス計数装置において、前記上位制御装置から出力される前記出力優先順位に関する情報および前記遅延時間に関する情報を受信する工程と、前記上位制御装置から前記各パルス計数装置に対して同時に、共通同期信号を送信する工程と、前記各パルス計数装置において、前記送信された共通同期信号を受信する工程と、前記共通同期信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記データ信号を該各パルス計数装置から前記上位制御装置へ出力するように制御する工程と、前記各パルス計数装置から前記上位制御装置へ前記出力優先順位に従って順次出力されるデータ信号を受信する工程とを具えたことを特徴とする。
【００１８】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、シリアル伝送信号の１伝送周期内において、該１伝送周期内の先頭位置に当たる先頭伝送フレームとして構成され、前記各パルス計数装置に対して同時に出力される全同期信号と、前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、前記各パルス計数装置に対して同時に出力される全同時ラッチ信号と、前記１伝送周期内の前記全同期信号から前記全同時ラッチ信号までの領域以外の残り領域を、前記各パルス計数装置から出力される各データ信号に対応して各々割り当てられた複数の伝送フレームとを具えたことを特徴とする。
【００１９】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、シリアル伝送信号の１伝送周期内において、該１伝送周期内の先頭位置に当たる先頭伝送フレームとしての全同期信号を、前記上位制御装置から前記各パルス計数装置に対して同時に送信する工程と、前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、全同時ラッチ信号を前記上位制御装置から前記各パルス計数装置に対して同時に送信する工程と、前記１伝送周期内の前記先頭位置以外の残り領域で構成される複数の伝送フレームを、前記各パルス計数装置から出力される各データ信号の伝送フレーム分に対応して割り当てると共に、該各データ信号を前記各パルス計数装置から順次出力する工程とを具えたことを特徴とする。
【００２０】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、前記上位制御装置において、
前記各パルス計数装置に対して同時に、全同期信号を送信する手段と、前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、全同時ラッチ信号を前記上位制御装置から前記各パルス計数装置に対して同時に送信する手段と、前記各パルス計数装置から所定の出力優先順位に従って順次出力されるデータ信号を受信する手段とを具え、前記各パルス計数装置において、前記上位制御装置から送信される前記全同期信号および前記全同時ラッチ信号を受信する受信手段と、前記上位制御装置に対して前記データ信号を出力するための前記出力優先順位を設定する出力優先順位設定手段と、前記設定され出力優先順位に従って前記データ信号をラッチして出力するための遅延時間を算出する遅延時間算出手段と、前記所定のラッチタイミング調整期間の経過後の前記全同時ラッチ信号を受信した時点でデータをラッチして、該全同時ラッチ信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記ラッチしたデータをデータ信号として該各パルス計数装置から前記上位制御装置へ出力するように制御するデータ出力制御手段とを具えたことを特徴とする。
【００２１】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御システムであって、前記上位制御装置において、前記各パルス計数装置の接続状態を認識し、該認識結果に基づいて該各パルス計数装置から出力される前記データ信号の出力優先順位を設定する出力優先順位設定手段と、前記出力優先順位に従って前記データ信号をラッチして出力するための遅延時間を算出する遅延時間算出手段と、前記各パルス計数装置に対して、前記設定された出力優先順位に関する情報および前記算出された遅延時間に関する情報を送信する手段と、前記各パルス計数装置に対して同時に、全同期信号を送信する手段と、前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、全同時ラッチ信号を前記上位制御装置から前記各パルス計数装置に対して同時に送信する手段と、前記各パルス計数装置から所定の出力優先順位に従って順次出力されるデータ信号を受信する手段とを具え、前記各パルス計数装置において、前記上位制御装置から出力される前記出力優先順位に関する情報および前記遅延時間に関する情報を記憶すると共に、前記全同期信号および前記全同時ラッチ信号を受信する手段と、前記所定のラッチタイミング調整期間の経過後の前記全同時ラッチ信号を受信した時点でデータをラッチして、該全同時ラッチ信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記ラッチしたデータをデータ信号として該各パルス計数装置から前記上位制御装置へ出力するように制御するデータ出力制御手段とを具えたことを特徴とする。
【００２２】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、前記各パルス計数装置において、前記上位制御装置に対してデータ信号を出力するための出力優先順位を設定する工程と、前記設定された出力優先順位に従って前記データ信号をラッチして出力するための遅延時間を算出する工程と、前記上位制御装置から前記各パルス計数装置に対して同時に、全同期信号を送信する工程と、前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、全同時ラッチ信号を前記上位制御装置から前記各パルス計数装置に対して同時に送信する工程と、前記各パルス計数装置において、前記送信された全同期信号および前記全同時ラッチ信号を受信する工程と、前記所定のラッチタイミング調整期間の経過後の前記全同時ラッチ信号を受信した時点でデータをラッチして、該全同時ラッチ信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記ラッチしたデータをデータ信号として該各パルス計数装置から前記上位制御装置へ出力するように制御する工程と、前記各パルス計数装置から前記上位制御装置へ前記出力優先順位に従って順次出力されるデータ信号を受信する工程とを具えたことを特徴とする。
【００２３】
本発明は、複数のパルス計数装置と、該各パルス計数装置に共通接続された上位制御装置との間でシリアル伝送を行う伝送制御方法であって、前記上位制御装置において、前記各パルス計数装置の接続状態を認識し、該認識結果に基づいて該各パルス計数装置から出力される前記データ信号の出力優先順位を設定する工程と、前記設定された出力優先順位に従って前記データ信号をラッチして出力するための遅延時間を算出する工程と、前記各パルス計数装置に対して、前記設定された出力優先順位に関する情報および前記算出された遅延時間に関する情報を送信する工程と、前記各パルス計数装置において、前記上位制御装置から出力される前記出力優先順位に関する情報および前記遅延時間に関する情報を受信する工程と、前記上位制御装置から前記各パルス計数装置に対して同時に、全同期信号を送信する工程と、前記全同期信号の出力時点から所定のラッチタイミング調整期間の経過後に、全同時ラッチ信号を前記上位制御装置から前記各パルス計数装置に対して同時に送信する工程と、前記各パルス計数装置において、前記送信された全同期信号および前記全同時ラッチ信号を受信する工程と、前記所定のラッチタイミング調整期間の経過後の前記全同時ラッチ信号を受信した時点でデータをラッチして、該全同時ラッチ信号を受信した時点からの経過時間を計測し、該経過時間が前記算出された遅延時間と一致した時点で、前記ラッチしたデータをデータ信号として該各パルス計数装置から前記上位制御装置へ出力するように制御する工程と、前記各パルス計数装置から前記上位制御装置へ前記記憶された出力優先順位に従って順次出力されるデータ信号を受信する工程とを具えたことを特徴とする。
【発明の効果】
【００２４】
本発明によれば、複数のパルス計数装置から計数値等のデータ信号をシリアル伝送信号として上位制御装置へ順次読上げるようなシステムにおいて、シリアル伝送信号の１伝送周期内の先頭の伝送フレームを共通同期信号とし、該同一の１伝送周期内の先頭以外の残り伝送フレームを各パルス計数装置からのデータ信号に割り当てるようにしたので、共通同期信号に基づき全部のパルス計数装置において同時に計数値のラッチを行い、各パルス計数装置にてラッチした計数値等のデータ信号を、１伝送周期内で同一の伝送フレームにて一括して読上げることができ、これにより、シリアル伝送制御において同一時刻での計数値群を１伝送周期内で一括してサンプリングすることが可能となり、同一時刻でのデータ群の取得を高精度にかつ瞬時に行うことができる。
【００２５】
また、本発明によれば、複数のパルス計数装置から計数値等のデータ信号をシリアル伝送信号として上位制御装置へ順次読上げるようなシステムにおいて、上位制御装置に対してデータ信号を出力するための出力優先順位と、該出力優先順位に従ってデータ信号を出力するための遅延時間とを予め求めておき、各パルス計数装置が共通同期信号を同時に受信した時点からの経過時間が遅延時間と一致した時点で、各パルス計数装置からのデータ信号を上位制御装置へ順次出力するようにしたので、共通同期信号により、全部のパルス計数装置において同時にデータラッチを行い、各パルス計数装置にてラッチした計数値のデータ信号を、同一伝送フレームにて一括して読上げることが可能となり、これにより、同一時刻でのデータ群の取得を高精度に行うことができる。
【００２６】
また、本発明によれば、上位制御装置は、各パルス計数装置からの同一時刻のデータ信号を１伝送周期内で同一の伝送フレームにて受信することができるので、上位制御装置側での中央演算処理および集中管理が容易となり、これにより、シリアル伝送システムの構築を単純化して、小型化を図ることができる。
【００２７】
また、本発明によれば、共通接続された全てのパルス計数装置からのデータ信号を同一の伝送フレームで一括して受信するので、各パルス計数装置が遠方に分散して配置されていても、外乱影響に強く、同一時刻での高精度な現在位置データ群を瞬時に把握することが可能となる。
【００２８】
また、本発明によれば、遠方に分散配置されている複数のパルス計数装置に対して、上位制御部がシリアル伝送ラインを介して、同一の全同期信号（全パルス計数器同時ラッチ信号）で各計数値をラッチして、それら各計数値からなる計数値群を同一の伝送フレームにてサンプリングを行うシリアル伝送システムにおいて、全同期信号と全パルス計数器同時ラッチ信号とを時間的に分離し、上位制御部から全同期信号と全パルス計数器同時ラッチ信号との時間差を調整して、所定のラッチタイミング調整期間の経過後の全同時ラッチ信号を受信した時点でデータをラッチして、該全同時ラッチ信号を受信した時点からの経過時間を計測し、該経過時間が別途算出された遅延時間と一致した時点で、そのラッチしたデータをデータ信号として該各パルス計数装置から上位制御装置へ出力優先順位に従って順次出力するようにしたので、伝送周期が長い場合でも、伝送周期内での、計数値群のラッチタイミングを調整することにより、データ信号の現在位置データ群の実在値と上位制御装置で受け取る現在値との時間差を改善して、上位制御装置へデータ信号を出力する直前のタイミングで直前データをサンプリングして出力することが可能となり、これにより、複数のパルス計数装置からの計数値群のサンプリングにおける時間精度を向上させることができる。
【００２９】
また、本発明によれば、全同期信号から全パルス計数器同時ラッチ信号までの時間差は、上位制御部が伝送周期と伝送フレーム長とから認識することができるので、シリアル伝送中においても時間差の調整を行うことが可能となり、サンプリング調整作業の効率化を一段と図ることができる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
［第１の例］
本発明の第１の実施の形態を、図１〜図４に基づいて説明する。なお、前述した従来例と同一部分については、その説明を省略し、同一符号を付す。
【００３１】
（構成）
図１は、本発明に係るデータ伝送制御システム１０の構成を示す。
本システム１０は、複数のパルス計数装置１００（ここでは、パルス計数器１〜パルス計数器ｎ）と、上位制御装置２００とから構成される。
【００３２】
各パルス計数装置１００と、上位制御装置２００とは、シリアル伝送信号３０を伝送するシリアル伝送ライン２０によって接続されている。このシリアル伝送信号３０は、各パルス計数装置１００に共通した共通同期信号（全同期兼ラッチ信号）３１、又は、計数値等のデータ信号３２からなる。共通同期信号３１は、上位制御装置２００から各パルス計数装置１００へ送られる信号である。データ信号３２は、各パルス計数装置１００から上位制御装置２００へ送られる信号である。各シリアル伝送信号３０は、同一の伝送フレームから構成される。
【００３３】
各パルス計数装置１００は、発信器発振器、エンコーダ等からなるパルス発生源１０１と、カウンタ１０２と、ラッチ回路１０３と、シリアル伝送Ｉ／Ｆ（インターフェース）部１０４と、シリアル伝送Ｉ／Ｆ部２０１に対して複数ビット（例えば、４ビット）からなるＳＷ（スイッチ）信号３３を送出する局番ＳＷ１０５とを備えている。
【００３４】
上位制御装置２００は、シリアル伝送Ｉ／Ｆ部２０１と、制御部２０２とを備えている。
【００３５】
図２は、各パルス計数装置１００におけるシリアル伝送Ｉ／Ｆ部１０４の構成を示す。
シリアル伝送Ｉ／Ｆ部１０４には、シリアル伝送信号３０をシリアル伝送ライン２０を介して送受信する入出力部１１０と、出力優先順位設定部１１１と、遅延時間算出部１１２と、データ出力制御部１１３とが設けられている。
【００３６】
（動作）
次に、本システム１０の動作について説明する。
図３は、本システム１０の動作を示すフローチャートを示す。
ステップＳ１では、まず、各パルス計数装置１００において、各局番ＳＷ１０５をオンして、ＳＷ信号３３をシリアル伝送Ｉ／Ｆ部１０４内の出力優先順位設定部１１１に送る。この出力優先順位設定部１１１では、そのＳＷ信号３３を受けることにより、上位制御装置２００に対して計数値からなるデータ信号３２を出力するための出力優先順位を設定する。ここでは、ｎ個のパルス計数装置１００が存在するので、１からｎ番目までの出力順位が設定される。
【００３７】
ステップＳ２では、遅延時間算出部１１２により、その設定された出力優先順位に従ってデータ信号３２を出力するための遅延時間を算出する。
【００３８】
ステップＳ３では、上位制御装置２００から各パルス計数装置１００に対して同時に、共通同期信号３１を送信する。
【００３９】
ステップＳ４では、入出力部１１０により、上位制御装置２００から送信された共通同期信号３１を受信する。この共通同期信号３１を受信した時点で、データ信号３２を出力するためのデータをラッチ回路１０３によってラッチするようにしてもよい。
【００４０】
ステップＳ５では、データ出力制御部１１３により、その共通同期信号３１を受信した時点からの経過時間を計測し、該経過時間が上記算出された遅延時間と一致した時点で、データ信号３２を上位制御装置２００へ出力するように制御する。
【００４１】
ステップＳ６では、上位制御装置２００において、各パルス計数装置１００から所定の出力優先順位に従って順次出力されるデータ信号３２を受信する。
【００４２】
（１伝送周期内の伝送フレームの構成）
図４は、本システム１０の具体的な動作のタイミングチャートを示す。
【００４３】
シリアル伝送信号３０の１伝送周期内の伝送フレームは、シリアル伝送信号３０の１伝送周期内の先頭位置に当たる先頭伝送フレームを、各パルス計数装置１００に対する共通同期信号３１とし、１伝送周期内の先頭位置以外の残り領域で構成される複数の伝送フレームを、各パルス計数装置１００から出力されるデータ信号３２に各々割り当てることによって構成される。
【００４４】
そして、各パルス計数装置１００から出力された各データ信号３２を、シリアル伝送信号３０として上位制御装置２００へ順次読上げる際には、以下の手順で行う。
【００４５】
シリアル伝送信号３０の１伝送周期内において、まず、該１伝送周期内の先頭位置に当たる先頭伝送フレームとしての共通同期信号３１を、上位制御装置２００から各パルス計数装置１００へ送信する。次に、１伝送周期内の先頭位置以外の残り領域で構成される複数の伝送フレームを、各パルス計数装置１００から出力されるデータ信号３２に各々割り当て、該割り当てられた伝送フレーム分に対応したデータ信号３２を各パルス計数装置１００から順次出力する。
【００４６】
（タイミングチャート）
以下、図４について具体的に説明する。
図４に示すタイミングチャートは、パルス計数装置１００として、パルス計数器１〜パルス計数器ｎのｎ個のパルス計数器群からなる場合の例である。
【００４７】
上位制御装置２００のシリアル伝送Ｉ／Ｆ部２０１により、シリアル伝送ライン２０に共通接続されたパルス計数器１〜パルス計数器ｎに対して、共通同期信号３１としての全同期兼ラッチ信号を送出する。
【００４８】
一方、パルス計数器１〜パルス計数器ｎにおいては、パルス発生源１０１によりパルス信号２０を生成し、その生成されたパルス信号２０をカウンタ１０２で計数する。そのカウンタ１０２の計数値２１は、ラッチ回路１０３により一旦ラッチされる。
【００４９】
その後、共通同期信号３１を受信することにより、そのラッチされた計数値２１はデータ信号３２としてシリアル伝送Ｉ／Ｆ部１０４に送られる。シリアル伝送Ｉ／Ｆ部１０４では、前述した図２の構成および図３のフローチャートに示したように、予め設定された個々の出力優先順位に従い、所定の遅延時間が経過した後、そのデータ信号３２をシリアル伝送ライン２０を介して上位制御装置２００へ順次送出する。
【００５０】
本例では、上位制御装置２００が送出する共通同期信号３１の伝送周期Ｔは、少なくとも、ｎ番目のパルス計数器ｎからデータ信号３２の出力が完了するまでの時間以上の長さを有するものとする。個々のデータ信号３２は、同一伝送フレームにて構成されているものとし、各パルス計数器１〜ｎから同一のフレーム数が出力されるものとする。
【００５１】
図４の例では、各パルス計数器１〜ｎが、同一伝送フレームからなるデータ信号３２を３個ずつ順次出力する場合の例として示したものである。これにより、上位制御装置２００では、各パルス計数器１〜ｎから出力優先順位に従って順次送信されるデータ信号３２を３個ずつ振り分けることにより、各パルス計数器１〜ｎの動作状態を精度良く検査することができる。
【００５２】
以上より、全部のパルス計数器１〜ｎに対して同時にデータラッチを行うことが可能となり、各パルス計数器１〜ｎにてラッチした計数値群（データ信号３２）を、同一伝送フレームにて一括して読上げることが可能となる。
【００５３】
また、高速処理対応の場合は、伝送信号周波数を上げ、伝送周期を短くすることによって、読上げ計数値群の同期性だけでなく、演算結果のリアルタイム性も確保することができる。
【００５４】
すなわち、１例として、伝送データ（２ワード×１６ビット）×計数器（４台）／伝送周波数（１Ｍｂｐｓ）＝１２８μｓで読上げすることが可能となる。
【００５５】
これにより、本システム１０においては、伝送周期Ｔ（伝送信号周波数）を、上位制御装置２００側の必要性に応じて最適化することができる。
【００５６】
従って、１台の上位制御装置２００に対して、複数のパルス計数器群(パルス計数器１〜ｎ)の制御が可能となり、例えば、同一時刻の精度の高い現在位置データ群の制御を必要とするシステムや伝送方式を提供することができる。
【００５７】
［第２の例］
本発明の第２の実施の形態を、図５〜図７に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【００５８】
（構成）
本発明に係るデータ伝送制御システム１０の基本的な構成は、前述した第１の例の図１の構成と同様である。
本例では、前述した第１の例の図２に示した各パルス計数装置１００のシリアル伝送Ｉ／Ｆ部１０４がもつ機能を、上位制御装置２００の制御部２０２側に持たせた場合の例である。
【００５９】
図５は、制御部２０２の構成を示す。
制御部２０２には、データ信号３２の出力優先順位に関する情報４０を設定する出力優先順位設定部２１１と、データ信号３２を出力するための遅延時間に関する情報４１を算出する遅延時間算出部２１２とが設けられている。
【００６０】
図６は、各パルス計数装置１００におけるシリアル伝送Ｉ／Ｆ部１０４の構成を示す。
シリアル伝送Ｉ／Ｆ部１０４には、入出力部１１０と、データ出力制御部１１３と、情報記憶部１１５とが設けられ、図２のような、出力優先順位設定部１１１、遅延時間算出部１１２は存在しない。
【００６１】
（動作）
次に、本システム１０の動作について説明する。
図７は、本システム１０の動作を示すフローチャートを示す。
ステップＳ１１では、出力優先順位設定部２１１により、各パルス計数装置１００（ここでは、パルス計数器１〜パルス計数器ｎ）の接続状態を認識し、該認識結果に基づいて該各パルス計数装置１００から出力されるデータ信号３２の出力優先順位を設定する。
この場合、接続状態の認識は、例えば、各パルス計数装置１００の局番ＳＷ１０５をオンすることにより、その各パルス計数装置１００から出力されたＳＷ信号３３が上位制御装置２００に送られ処理されることによって認識できる。
【００６２】
ステップＳ１２では、遅延時間算出部２１２により、その設定された出力優先順位に従ってデータ信号３２を出力するための遅延時間を算出する。
【００６３】
ステップＳ１３では、各パルス計数装置１００に対して、設定された出力優先順位に関する情報４０および算出された遅延時間に関する情報４１を送信する。
【００６４】
ステップＳ１４では、各パルス計数装置１００において、上位制御装置２００から出力される出力優先順位に関する情報４０および遅延時間に関する情報４１を受信して、情報記憶部１１５に記憶しておく。
【００６５】
ステップＳ１５では、上位制御装置２００から各パルス計数装置１００に対して同時に、共通同期信号３１を送信する。
【００６６】
ステップＳ１６では、各パルス計数装置１００において、上位制御装置２００からの共通同期信号３１を受信する。この共通同期信号３１を受信した時点で、データ信号３２を出力するためのデータをラッチ回路１０３によってラッチするようにしてもよい。
【００６７】
ステップＳ１７では、共通同期信号３１を受信した時点からの経過時間を計測し、該経過時間が情報記憶部１１５に記憶された遅延時間と一致した時点で、データ信号３２を上位制御装置２００へ出力するように制御する。
【００６８】
ステップＳ１８では、上位制御装置２００において、各パルス計数装置１００から、その情報記憶部１１５に記憶された出力優先順位に従って順次出力されるデータ信号３２を受信する。
【００６９】
また、本システム１０の具体的な動作のタイミングチャートは、前述した図４の例と同様に考えることができる。
【００７０】
従って、遠方に分散配置されている複数のパルス計数装置１００に対して、同一時間での計数値をラッチする共通同期（ラッチ）信号３１をシリアル伝送ライン３０経由で出力し、これら各パルス計数装置１００から出力された計数値群（データ信号３２）を同一伝送フレームにて上位制御装置２００で受信する制御システムにおいて、同一時刻の精度の高い現在位置データ群の制御を必要とするシステムや伝送方式を提供することが可能となる。
【００７１】
［第３の例］
本発明の第３の実施の形態を、図８〜図１１に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
本例は、前述した第１の例で示した伝送システムを基本として、１伝送周期内の伝送フレームの構成を変えた場合の例である。
【００７２】
（構成）
図８は、本発明に係るデータ伝送制御システム１０の構成を示す。
図９は、各パルス計数装置１００におけるシリアル伝送Ｉ／Ｆ部１０４の構成を示す。
【００７３】
本発明に係る図８および図９に示すデータ伝送制御システム１０の基本的な構成は、前述した第１の例の図１および図２の構成と同様である。
以下、図１の構成とは異なる部分を中心に説明する。
【００７４】
シリアル伝送信号３０は、各パルス計数装置１００に共通した全同期信号５１、全パルス計数器同時ラッチ信号５２、又は、計数値等のデータ信号３２からなる。全同期信号５１および全パルス計数器同時ラッチ信号５２は、上位制御装置２００から各パルス計数装置１００へ送られる信号である。データ信号３２は、各パルス計数装置１００から上位制御装置２００へ送られる信号である。各シリアル伝送信号３０は、同一の伝送フレームから構成される。
【００７５】
（１伝送周期内の伝送フレームの構成）
図１０は、本システム１０の具体的な動作のタイミングチャートを示す。
【００７６】
シリアル伝送信号３０の構成について説明する。
全同期信号５１は、シリアル伝送信号３０の１伝送周期Ｔ内の先頭位置に当たる先頭伝送フレームとして構成され、各パルス計数装置１００（計数器１〜計数器ｎのｎ個からなる）に対して同時に出力される。
全パルス計数器同時ラッチ信号５２は、全同期信号５１の出力時点から所定のラッチタイミング調整期間Ｒの経過後に、各パルス計数装置１００に対して同時に出力される。
データ信号３２は、１伝送周期Ｔ内の全同期信号５１から全パルス計数器同時ラッチ信号５２までのラッチタイミング調整期間Ｒに相当する領域以外の残り領域Ｓを、各パルス計数装置１００から出力される各データ信号３２に対応して各々割り当てられた複数の伝送フレームとして構成される。
【００７７】
ここで、１伝送周期Ｔ内において、ラッチタイミング調整期間Ｒに相当する領域以外の残り領域Ｓの長さ（時間幅）は、計数器１〜計数器ｎまでの各データ信号３２の伝送フレーム長（時間幅）の和よりも大きいことを条件とし、できれば、計数器ｎの後の終端部分の空き領域Ｑでの時間幅が極力小さくなるように設定することが望ましい。
【００７８】
そして、各パルス計数装置１００から出力された各データ信号３２を、シリアル伝送信号３０として上位制御装置２００へ順次読上げる際には、以下の手順で行う。
シリアル伝送信号３０の１伝送周期Ｔ内において、まず、１伝送周期Ｔ内の先頭位置に当たる先頭伝送フレームとしての全同期信号５１を、上位制御装置２００から各パルス計数装置１００に対して同時に送信する。次に、全同期信号５１の出力時点から所定のラッチタイミング調整期間Ｒの経過後に、全同期信号５１を上位制御装置２００から各パルス計数装置１００に対して同時に送信する。次に、１伝送周期Ｔ内の先頭位置以外の残り領域Ｓで構成される複数の伝送フレームを、各パルス計数装置１００から出力される各データ信号３２の伝送フレーム分に対応して割り当てる(計数器１〜ｎのｎ分割)と共に、該各データ信号３２を各パルス計数装置１００から順次出力する。
【００７９】
（動作）
次に、本システム１０の動作について説明する。
図３は、本システム１０の動作を示すフローチャートを示す。
【００８０】
ステップＳ１では、まず、各パルス計数装置１００において、各局番ＳＷ１０５をオンして、ＳＷ信号３３をシリアル伝送Ｉ／Ｆ部１０４内の出力優先順位設定部１１１に送る。この出力優先順位設定部１１１では、そのＳＷ信号３３を受けることにより、上位制御装置２００に対して計数値からなるデータ信号３２を出力するための出力優先順位を設定する。ここでは、ｎ個のパルス計数装置１００が存在するので、１からｎ番目までの出力順位が設定される。
【００８１】
ステップＳ２では、遅延時間算出部１１２により、その設定された出力優先順位に従ってデータ信号３２をラッチして出力するための遅延時間を算出する。
【００８２】
ステップＳ２０では、上位制御装置２００から各パルス計数装置１００に対して同時に、全同期信号５１を送信する。
【００８３】
ステップＳ２１は、全同期信号５１の出力時点から所定のラッチタイミング調整期間Ｒの経過後に、全パルス計数器同時ラッチ信号５２を上位制御装置２００から各パルス計数装置１００に対して同時に送信する。
ステップＳ２２では、各パルス計数装置１００において、全同期信号５１を受信し、その後、所定のラッチタイミング調整期間Ｒを経過したに全パルス計数器同時ラッチ信号５２を受信する。
【００８４】
ステップＳ２３では、所定のラッチタイミング調整期間Ｒの経過後の全パルス計数器同時ラッチ信号５２を受信した時点でデータをラッチして、該全パルス計数器同時ラッチ信号５２を受信した時点からの経過時間を計測し、該経過時間が別途算出された遅延時間と一致した時点で、ラッチしたデータをデータ信号として該各パルス計数装置１００から上位制御装置２００へ上記出力優先順位に従って順次出力するように制御する。
【００８５】
ステップＳ６では、上位制御装置２００において、各パルス計数装置１００から出力優先順位に従って順次出力されるデータ信号を受信する。
【００８６】
例えば、伝送周期Ｔ＝１ｍｓ、伝送信号周波数ｆ＝１Ｍｂｐ、パルス計数装置１００の台数ｎ＝４台（計数値２ワード／１台）の場合、伝送フレーム長＝４×２×１６／１Ｍｂｐ＝１２８μｓとなる。
【００８７】
これにより、計数値群の読み上げ遅れ時間（ラッチタイミング調整期間Ｒ）は、
Ｒ＝１０００μｓ（伝送周期Ｔ）−１２８μｓ（伝送フレーム長）
≒８００μｓ
となる。
【００８８】
以上より、
（１）伝送周期Ｔ、伝送信号周波数ｆは、上位制御装置２００側の必要性に応じて最適化することができる。
（２）伝送周期Ｔが長くても計数値群の読み上げ遅れ時間が改善するため、上位制御装置２００における演算処理のリアルタイム性を向上することができる。
【００８９】
［第４の例］
本発明の第４の実施の形態を、図１２に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
本例は、前述した第２の例で示した伝送システムを基本として、シリアル伝送信号３０の１伝送周期内の伝送フレームの構成を変えた場合の例である。
【００９０】
データ伝送制御システム１０の基本的な構成は、第２の例の図５および図６の構成と同様である。
【００９１】
シリアル伝送信号３０の１伝送周期内の伝送フレームの構成は、第３の例の図１０の構成と同様である。すなわち、シリアル伝送信号３０は、各パルス計数装置１００に共通した全同期信号５１、全パルス計数器同時ラッチ信号５２、又は、計数値等のデータ信号３２からなる。
【００９２】
（動作）
以下、本システム１０の動作を、図１、図５、および図６を参照して説明する。
図１２は、本システム１０の動作を示すフローチャートを示す。
【００９３】
ステップＳ１１では、図５の出力優先順位設定部２１１により、各パルス計数装置１００（ここでは、パルス計数器１〜パルス計数器ｎ）の接続状態を認識し、該認識結果に基づいて該各パルス計数装置１００から出力されるデータ信号３２の出力優先順位を設定する。
【００９４】
この場合、接続状態の認識は、例えば、各パルス計数装置１００の局番ＳＷ１０５をオンすることにより、その各パルス計数装置１００から出力されたＳＷ信号３３が上位制御装置２００に送られ処理されることによって認識できる。
【００９５】
ステップＳ１２では、図５の遅延時間算出部２１２により、その設定された出力優先順位に従ってデータ信号３２をラッチして出力するための遅延時間を算出する。
【００９６】
ステップＳ１３では、各パルス計数装置１００に対して、設定された出力優先順位に関する情報４０および算出された遅延時間に関する情報４１を送信する。
【００９７】
ステップＳ１４では、各パルス計数装置１００において、上位制御装置２００から出力される出力優先順位に関する情報４０および遅延時間に関する情報４１を受信して、図６の情報記憶部１１６に記憶する。
【００９８】
ステップＳ３０では、上位制御装置２００から各パルス計数装置１００に対して同時に、全同期信号５１を送信する。
【００９９】
ステップＳ３１では、全同期信号５１の出力時点から所定のラッチタイミング調整期間Ｒの経過後に、全パルス計数器同時ラッチ信号５２を上位制御装置２００から各パルス計数装置１００に対して同時に送信する。
ステップＳ３２では、各パルス計数装置１００において、全同期信号５１を受信し、その後、所定のラッチタイミング調整期間Ｒを経過したに全パルス計数器同時ラッチ信号５２を受信する。
【０１００】
ステップＳ３３では、所定のラッチタイミング調整期間Ｒの経過後の全パルス計数器同時ラッチ信号５２を受信した時点でデータをラッチして、該全パルス計数器同時ラッチ信号５２を受信した時点からの経過時間を計測し、該経過時間が別途算出された遅延時間と一致した時点で、ラッチしたデータをデータ信号として該各パルス計数装置１００から上位制御装置２００へ上記出力優先順位に従って順次出力するように制御する。
【０１０１】
ステップＳ１８では、上位制御装置２００において、各パルス計数装置１００から、その情報記憶部１１５に記憶された出力優先順位に従って順次出力されるデータ信号３２を受信する。
【図面の簡単な説明】
【０１０２】
【図１】本発明の第１の実施の形態である、伝送制御システムの構成を示すブロック図である。
【図２】各パルス計数装置におけるシリアル伝送Ｉ／Ｆ部の構成を示すブロック図である。
【図３】本伝送制御システムの動作を示すフローチャートである。
【図４】本伝送制御システムに用いられるシリアル伝送信号の１伝送周期内の伝送フレームの構成例を示すタイミングチャートである。
【図５】本発明の第２の実施の形態である、上位制御装置の制御部の構成を示すブロック図である。
【図６】各パルス計数装置におけるシリアル伝送Ｉ／Ｆ部の構成を示すブロック図である。
【図７】本伝送制御システムの動作を示すフローチャートである。
【図８】本発明の第３の実施の形態である、伝送制御システムの構成を示すブロック図である。
【図９】各パルス計数装置におけるシリアル伝送Ｉ／Ｆ部の構成を示すブロック図である。
【図１０】本伝送制御システムに用いられるシリアル伝送信号の１伝送周期内の伝送フレームの構成例を示すタイミングチャートである。
【図１１】本伝送制御システムの動作を示すフローチャートである。
【図１２】本発明の第４の実施の形態である、本伝送制御システムの動作を示すフローチャートである。
【図１３】従来のデータ伝送システムの構成例を示すブロック図である。
【図１４】シリアル伝送信号の従来例を示すタイミングチャートである。
【符号の説明】
【０１０３】
１  パルス計数部
２  上位制御部
３  パルス発生源
４  カウンタ
５  ラッチ
６，７  シリアル伝送Ｉ／Ｆ
１０  データ伝送システム
２０  シリアル伝送ライン
２１  計数値
３０  シリアル伝送信号
３１  共通同期信号（全同期兼ラッチ信号）
３２  データ信号
３３  ＳＷ信号
４０  出力優先順位
４１  遅延時間
５１  全同期信号
５２  全パルス計数器同時ラッチ信号
１００  パルス計数装置（パルス計数器１〜パルス計数器ｎ）
１０１  パルス発生源
１０２  カウンタ
１０３  ラッチ回路
１０４  シリアル伝送Ｉ／Ｆ部
１０５  局番ＳＷ
１１０  入出力部
１１１  出力優先順位設定部
１１２  遅延時間算出部
１１３  データ出力制御部
１１５  情報記憶部
２００  上位制御装置
２０１  シリアル伝送Ｉ／Ｆ部
２０２  制御部
２１１  出力優先順位設定部
２１２  遅延時間算出部
【図１】
2006313527.tif 000003
【図２】
2006313527.tif 000004
【図３】
2006313527.tif 000005
【図４】
2006313527.tif 000006
【図５】
2006313527.tif 000007
【図６】
2006313527.tif 000008
【図７】
2006313527.tif 000009
【図８】
2006313527.tif 000010
【図９】
2006313527.tif 000011
【図１０】
2006313527.tif 000012
【図１１】
2006313527.tif 000013
【図１２】
2006313527.tif 000014
【図１３】
2006313527.tif 000015
【図１４】
2006313527.tif 000016