(57)【要約】    【課題】高精細のプラズマディスプレイパネルに対しても放電を正しく生起させて表示品質の劣化を抑制させることができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。    【解決手段】各放電セル毎に、その放電セルを、入力映像信号に基づく各画素毎の画素データに対応したモード（第１モード、第２モード）に設定させるべく印加する画素データパルスのパルス電圧値を、この放電セルに隣接する放電セル各々が設定されるべきモードに基づいて設定する。    【選択図】  図７
2006126276.tif 000002
【特許請求の範囲】
【請求項１】
各画素に対応した複数の放電セルがマトリクス状に配列されているプラズマディスプレイパネルを駆動するプラズマディスプレイの駆動方法であって、
入力映像信号に基づく各画素毎の画素データに応じて、前記放電セルを所定の第１モードに設定する場合には第１パルス電圧を有する画素データパルスを前記放電セルに印加させる一方、前記放電セルを所定の第２モードに設定する場合には第２パルス電圧を有する前記画素データパルスを前記放電セルに印加させることによりこの放電セルを放電させるアドレスステップと、
前記行電極対にサスティンパルスを繰り返し印加することにより前記第１モード及び前記第２モードの内のいずれか一方の状態に設定されている放電セルのみを繰り返しサスティン放電させるサスティンステップと、を有し、
前記アドレスステップにて前記第１モードの設定対象となる前記放電セルに隣接する放電セル各々が設定されるべきモードに基づき、前記第１モードの設定対象となる前記放電セルに印加する前記画素データパルスの前記第１パルス電圧の値を設定すると共に、前記第２モードの設定対象となる前記放電セルに隣接する放電セル各々が設定されるべきモードに基づき、前記第２モードの設定対象となる前記放電セルに印加する前記画素データパルスの前記第２パルス電圧の値を設定することを特徴とするプラズマディスプレイの駆動方法。
【請求項２】
前記放電セルに隣接する放電セル各々が全て前記第１モードに設定される場合には前記第１パルス電圧を所定の第１電圧値に設定する一方、前記放電セルに隣接する放電セル各々の内の少なくとも１つが前記第２モードに設定される場合には前記第１パルス電圧を前記第１電圧値よりも低い第２電圧値に設定することを特徴とする請求項１記載のプラズマディスプレイの駆動方法。
【請求項３】
前記放電セルに隣接する放電セル各々が全て前記第２モードに設定される場合には前記第２パルス電圧を所定の第３電圧値に設定する一方、前記放電セルに隣接する放電セル各々の内の少なくとも１つが前記第１モードに設定される場合には前記第２パルス電圧を前記第３電圧値よりも高い第４電圧値に設定することを特徴とする請求項１記載のプラズマディスプレイの駆動方法。
【請求項４】
前記第３電圧値は前記第１電圧値よりも高いことを特徴とする請求項２，３記載のプラズマディスプレイの駆動方法。
【請求項５】
前記放電セルの左右に隣接する放電セル各々の内の少なくとも１つが前記第２モードに設定される場合には前記第１パルス電圧を所定の第１電圧値に設定する一方、前記放電セルの左右に隣接する放電セル各々が共に前記第１モードに設定される場合には前記第１パルス電圧を前記第１電圧値よりも高い第２電圧値に設定することを特徴とする請求項１記載のプラズマディスプレイの駆動方法。
【請求項６】
前記放電セルの左右に隣接する放電セル各々の内の少なくとも１つが前記第１モードに設定される場合には前記第２パルス電圧を所定の第３電圧値に設定する一方、前記放電セルの左右に隣接する放電セル各々が共に前記第２モードに設定される場合には前記第２パルス電圧を前記第３電圧値よりも低い第４電圧値に設定することを特徴とする請求項１記載のプラズマディスプレイの駆動方法。
【請求項７】
前記第４電圧値は前記第２電圧値よりも高いことを特徴とする請求項５，６記載のプラズマディスプレイの駆動方法。
【請求項８】
前記放電セルの左右に隣接する放電セル各々が共に前記第２モードに設定される場合には前記第１パルス電圧を所定の第１電圧値に設定する一方、前記放電セルの左右に隣接する放電セル各々の内の少なくとも１つが前記第１モードに設定される場合には前記第１パルス電圧を前記第１電圧値よりも高い第２電圧値に設定することを特徴とする請求項１記載のプラズマディスプレイの駆動方法。
【請求項９】
前記放電セルの左右に隣接する放電セル各々が共に前記第１モードに設定される場合には前記第２パルス電圧を所定の第３電圧値に設定する一方、前記放電セルの左右に隣接する放電セル各々の内の少なくとも１つが前記第２モードに設定される場合には前記第２パルス電圧を前記第３電圧値よりも低い第４電圧値に設定することを特徴とする請求項１記載のプラズマディスプレイの駆動方法。
【請求項１０】
前記第４電圧値は前記第２電圧値よりも高いことを特徴とする請求項８，９記載のプラズマディスプレイの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
近年、表示画像の大型面化に伴い、薄型の表示装置が要求され、各種の薄型の表示装置が提供されている。その１つにプラズマディスプレイパネルを搭載したプラズマディスプレイ装置が知られている（例えば、特許文献１の図１参照）。
【０００３】
図１に示されるように、かかるプラズマディスプレイ装置に搭載されているプラズマディスプレイパネル、つまりＰＤＰ１０は、複数の列電極（アドレス電極）Ｄ1〜Ｄmと、これら列電極Ｄ1〜Ｄmと交叉して配列された複数の行電極Ｘ1〜Ｘn及びＹ1〜Ｙnとを備えている。尚、互いに隣接する一対の行電極Ｘ及びＹにて、ＰＤＰ１０の１表示ライン分の表示を行う。これら列電極Ｄ1〜Ｄmと、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnとの間には放電ガスが封入された放電空間（図示せぬ）が設けられている。かかる放電空間を含む、行電極と列電極との各交叉部に画素に対応した放電セルが形成される構造となっている。
【０００４】
駆動装置１００は、サブフィールド法に基づき、各種駆動パルスをＰＤＰ１０の行電極及び列電極に印加することにより、ＰＤＰ１０に対する階調駆動を行う。サブフィールド法では、１フィールドの表示期間を夫々輝度重み付けの異なるＮ個のサブフィールドに分割し、各サブフィールド毎に放電セルの各々を入力映像信号に応じて選択的に発光させることにより、中間調の輝度を表現するものである。
【０００５】
図２は、各サブフィールド内において駆動制御回路１００がＰＤＰ１０に印加する各種駆動パルスの印加タイミングを示す図である。尚、図２では、Ｎ個のサブフィールドの内から１つのサブフィールドを抜粋して、その動作を示している。
【０００６】
先ず、一斉リセット行程Ｒｃにおいて、駆動装置１００は、図２に示されるが如き負極性のリセットパルスＲＰx及び正極性のリセットパルスＲＰYを行電極Ｘ1〜Ｘn及びＹ1〜Ｙn各々に同時に印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０中の全ての放電セルがリセット放電されて、各放電セル内には一様に所定量の壁電荷が形成される。
【０００７】
画素データ書込行程Ｗｃでは、駆動装置１００は、先ず、入力映像信号に応じて各放電セル毎に、その放電セルを発光維持行程Ｉｃ（後述する）にて発光させるか否かを指定する為の画素データを生成する。例えば、駆動装置１００は、放電セルを発光させる場合には論理レベル１、発光させない場合には論理レベル０の画素データを各放電セル毎に生成する。次に、駆動装置１００は、かかる画素データの論理レベルに対応した電圧を有する画素データパルスを生成する。例えば、駆動装置１００は、画素データが論理レベル１である場合には低電圧（０ボルト）、論理レベル０である場合には正極性の高電圧の画素データパルスを生成する。そして、駆動装置１００は、かかる画素データパルスを１表示ライン分ずつ順次列電極Ｄ1〜Ｄmに印加して行く。つまり、図２に示すように、ＰＤＰ１０の第１表示ラインに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ1，第２表示ラインに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ2なる順に、順次列電極Ｄ1〜Ｄmに印加して行くのである。更に、この間、駆動装置１００は、かかる画素データパルス群ＤＰの各印加タイミングと同一タイミングにて負極性の走査パルスＳＰを、図２に示すように、順次、行電極Ｙ1〜Ｙnへと印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された列電極との交叉部の放電セルにのみ放電（選択消去放電）が生じる。つまり、負極性の走査パルスＳＰが行電極Ｙに印加され且つ正極性の画素データパルスが列電極Ｄに印加されることにより、行電極Ｙ及び列電極Ｄ間には画素データパルス及び走査パルスＳＰ各々のパルス電圧の差分に対応した電圧が掛かる。この際、これら行電極Ｙ及び列電極Ｄ間に掛かる電圧が放電開始電圧よりも高いことから、両極間に存在する放電空間内において上記の如き選択消去放電が生起されるのである。そして、かかる選択消去放電の終息後、その放電セル内に残存していた壁電荷が消去される。一方、上記走査パルスＳＰと同時に低電圧の画素データパルスが印加された放電セルにおいては、行電極Ｙ及び列電極Ｄ間に掛かる電圧が放電開始電圧を越えないので、上記選択消去放放電が生起されず、その直前までの壁電荷形成状態を維持する。
【０００８】
すなわち、画素データ書込行程Ｗｃでは、入力映像信号に応じて選択的に各放電セルを放電させることにより、放電セルの各々を、壁電荷の形成された点灯モード状態、及び壁電荷が存在しない消灯モード状態のいずれか一方に設定するのである。
【０００９】
次に、発光維持行程Ｉｃにおいて、駆動装置１００は、図２に示されるが如き正極性の維持パルスＩＰXを繰り返し行電極Ｘ1〜Ｘnに印加すると共に、正極性の維持パルスＩＰYを繰り返し行電極Ｙ1〜Ｙnに印加する。尚、各サブフィールド内において維持パルスＩＰX及びＩＰYが印加される回数(期間)は、各サブフィールドの重み付けに対応して設定されている。この際、上記維持パルスＩＰX又はＩＰYが印加される度に、上記点灯モード状態に設定されている放電セルのみが維持放電し、その放電に伴う発光状態を維持する。
【００１０】
次に、消去行程Ｅにおいて、駆動装置１００は、図２に示されるが如き消去パルスＥＰを行電極Ｘ1〜Ｘnに印加することにより、全放電セルを一斉に消去放電せしめ、各放電セル内に残留している壁電荷を消去する。
【００１１】
以上の如き１サブフィールド内での動作をＮ個のサブフィールド各々において実行することにより、各発光維持行程Ｉｃにおいて為された維持放電の合計回数に対応した輝度が視覚される。
【００１２】
ここで、図２に示される駆動では、画素データ書込行程Ｗｃにおいて、各放電セルの状態を点灯モード又は消灯モードのいずれか一方に設定すべく、消灯モードに設定する場合には高電圧、点灯モードに設定する場合には低電圧の画素データパルスを列電極に印加している。これにより、列電極を介して高電圧の画素データパルスが印加された放電セルのみに選択的に消去放電を生起させて、この放電セルを消灯モードに設定している。
【００１３】
ところが、画素の高精細化を図るべく各放電セル間のピッチを狭めると、互いに左右方向に隣接する２つの放電セル各々に印加された電圧によって形成される電界が相互干渉を引き起こし、以下の如き不具合が発生するという問題があった。例えば、左右方向に隣接する２つの放電セル各々の内の一方を消灯モード、他方を点灯モードに設定する場合には、一方の放電セルに属する列電極に高電圧、他方の放電セルに属する列電極には低電圧の画素データパルスが印加される。この際、上記の如き電界の相互干渉により、上記一方の放電セルの放電空間内において放電に必要な電界が形成されなくなると、例えこの放電セルに選択消去放電を生起させ得る高電圧が印加されていても放電が生起されなくなる。又、上記の如き電界の相互干渉により、上記他方の放電セルの放電空間内での電界が強くなると、例えこの放電セルに選択消去放電を生起させ得る高電圧が印加されていなくても、誤って放電が生起されてしまう場合がある。
【００１４】
従って、本来、消灯モードに設定すべき放電セルが点灯モード、又は点灯モードに設定すべき放電セルが消灯モード状態となってしまい、画像の表示品質が低下するという問題が生じた。
【特許文献１】特開２０００−２４２２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、上記の問題を解決するためになされたものであり、高精細のプラズマディスプレイパネルに対しても放電を正しく生起させて表示品質の劣化を抑制させることができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、各画素に対応した複数の放電セルがマトリクス状に配列されているプラズマディスプレイパネルを駆動するプラズマディスプレイの駆動方法であって、入力映像信号に基づく各画素毎の画素データに応じて、前記放電セルを所定の第１モードに設定する場合には第１パルス電圧を有する画素データパルスを前記放電セルに印加させる一方、前記放電セルを所定の第２モードに設定する場合には第２パルス電圧を有する前記画素データパルスを前記放電セルに印加させることによりこの放電セルを放電させるアドレスステップと、前記行電極対にサスティンパルスを繰り返し印加することにより前記第１モード及び前記第２モードの内のいずれか一方の状態に設定されている放電セルのみを繰り返しサスティン放電させるサスティンステップと、を有し、前記アドレスステップにて前記第１モードの設定対象となる前記放電セルに隣接する放電セル各々が設定されるべきモードに基づき、前記第１モードの設定対象となる前記放電セルに印加する前記画素データパルスの前記第１パルス電圧の値を設定すると共に、前記第２モードの設定対象となる前記放電セルに隣接する放電セル各々が設定されるべきモードに基づき、前記第２モードの設定対象となる前記放電セルに印加する前記画素データパルスの前記第２パルス電圧の値を設定する。
【発明を実施するための最良の形態】
【００１７】
各放電セル毎にその放電セルを、入力映像信号に基づく各画素毎の画素データに対応したモード（第１モード、第２モード）に設定させるべく印加する画素データパルスのパルス電圧値を、この放電セルに隣接する放電セル各々が設定されるべきモードに基づいて設定する。
【実施例】
【００１８】
以下、本発明の実施例を図を参照しつつ説明する。
【００１９】
図３は、本発明による駆動方法に基づいてプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の構成を示す図である。
【００２０】
図３において、プラズマディスプレイパネルとしてのＰＤＰ１０は、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ1〜Ｄm、横方向（水平方向）に夫々伸張して配列された行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。尚、互いに隣接する一対の行電極Ｘ及びＹにて、ＰＤＰ１０の１表示ライン分の表示を行う。これら行電極Ｘ1〜Ｘn及びＹ1〜Ｙnと、列電極Ｄ1〜Ｄmとの間には放電ガスが封入された放電空間（図示せぬ）が設けられており、この放電空間を含む行電極と列電極との各交叉部に画素に対応した放電セルが形成される構造となっている。
【００２１】
Ａ／Ｄ変換器１は、駆動制御回路２から供給されたクロック信号に応じてアナログの入力映像信号をサンプリングしてこれを各画素毎の例えば８ビットの画素データＰＤに変換して駆動制御回路２及びメモリ３の各々に供給する。
【００２２】
メモリ３は、駆動制御回路２から供給された書込信号に従って上記画素データＰＤを順次書き込む。かかる書込動作により１画面（ｎ行、ｍ列）分の画素データＰＤ1,1〜ＰＤn,mの書き込みが終了すると、メモリ３は、以下の如き読み出しを行う。
【００２３】
先ず、後述するサブフィールドＳＦ１のアドレス期間Ｗにおいて、メモリ３は、上記画素データＰＤ1,1〜ＰＤn,m各々の第１ビットを１表示ライン分（ｍ個）ずつ順次読み出し、これらを画素データビットＤＢ１〜ＤＢｍとして駆動制御回路２及びアドレスドライバ４に供給する。次に、後述するサブフィールドＳＦ２のアドレス期間Ｗにおいて、メモリ３は、上記画素データＰＤ1,1〜ＰＤn,m各々の第２ビットを１表示ライン分ずつ順次読み出し、これらを画素データビットＤＢ１〜ＤＢｍとして駆動制御回路２及びアドレスドライバ４に供給する。次に、後述するサブフィールドＳＦ３のアドレス期間Ｗにおいて、メモリ３は、上記画素データＰＤ1,1〜ＰＤn,m各々の第３ビットを１表示ライン分ずつ順次読み出し、これらを画素データビットＤＢ１〜ＤＢｍとして駆動制御回路２及びアドレスドライバ４に供給する。次に、後述するサブフィールドＳＦ４のアドレス期間Ｗにおいて、メモリ３は、上記画素データＰＤ1,1〜ＰＤn,m各々の第４ビットを１表示ライン分ずつ順次読み出し、これらを画素データビットＤＢ１〜ＤＢｍとして駆動制御回路２及びアドレスドライバ４に供給する。以下、同様にしてメモリ３は、サブフィールドＳＦ５〜ＳＦ８各々のアドレス期間Ｗにおいて、各ビット桁毎に分離した画素データビットを１表示ライン分（ＤＢ１〜ＤＢｍ）ずつ駆動制御回路２及びアドレスドライバ４に供給して行くのである。
【００２４】
アドレス電圧設定回路５は、アドレスドライバ４が列電極Ｄに印加する画素データパルス（後述する）を生成する際に用いるアドレス電源の電圧値を各列電極Ｄ1〜Ｄm毎に指定する為の電圧選択信号ＧＳ1〜ＧＳmを、駆動制御回路２から供給された点灯消灯情報信号ＬＳに基づいて生成する。この際、アドレス電圧設定回路５は、各列電極Ｄ1〜Ｄm毎に、
電圧ＶSH（例えば７５ボルト）、
電圧ＶH（例えば６０ボルト）、
電圧ＶL（例えば０ボルト）、
電圧ＶSL（例えば−１５ボルト）、
の内の１つを示す電圧選択信号ＧＳ1〜ＧＳmの各々を、夫々に対応する電源セレクタ６1〜６mに供給する。
【００２５】
すなわち、アドレス電圧設定回路５は、先ず、後述するアドレス期間Ｗにて各走査パルスの印加対象となる表示ライン上の放電セル各々を個別に判別対象とし、判別対象の放電セル及びこの放電セルの上下左右斜め方向に夫々隣接する放電セル各々を設定すべき状態（点灯モード、消灯モード）を、上記点灯消灯情報信号ＬＳに基づいて検出する。この際、図４（ａ）に示す如く、判別対象の放電セル（太枠に囲まれた放電セル）が点灯モード、この放電セルの周辺に隣接する放電セル各々も全て点灯モードとなる場合、アドレス電圧設定回路５は、アドレス電源電圧として電圧ＶLを示す電圧選択信号ＧＳを、上記判別対象の放電セルに属する列電極Ｄに対応した電源セレクタ６に供給する。又、図４（ｂ）に示す如く、判別対象の放電セルが点灯モードであり、隣接する放電セル各々の中に消灯モードとなる放電セルが存在する場合、アドレス電圧設定回路５は、アドレス電源電圧として電圧ＶSLを示す電圧選択信号ＧＳを、上記判別対象の放電セルに属する列電極Ｄに対応した電源セレクタ６に供給する。又、図４（ｃ）に示す如く、判別対象の放電セルが消灯モードであり、隣接する放電セル各々も全て消灯モードとなる場合、アドレス電圧設定回路５は、アドレス電源電圧として電圧ＶHを示す電圧選択信号ＧＳを、上記判別対象の放電セルに属する列電極Ｄに対応した電源セレクタ６に供給する。又、図４（ｄ）に示す如く、判別対象の放電セルが消灯モードであり、隣接する放電セル各々の中に点灯モードとなる放電セルが存在する場合、アドレス電圧設定回路５は、アドレス電源電圧として電圧ＶSHを示す電圧選択信号ＧＳを、上記判別対象の放電セルに属する列電極Ｄに対応した電源セレクタ６に供給する。
【００２６】
電源セレクタ６1〜６mの各々は、電圧ＶSH，ＶH，ＶL，ＶSLの内から、上記電圧選択信号ＧＳにて示される電圧値を選択し、これをアドレス電源電圧としてアドレスドライバ４に供給する。
【００２７】
駆動制御回路２は、上記入力映像信号中の水平及び垂直同期信号に同期して、上記Ａ／Ｄ変換器１に対するクロック信号、及びメモリ３に対する書込・読出信号を発生する。
【００２８】
更に、駆動制御回路２は、図５に示されるが如きサブフィールド法に基づく発光駆動フォーマットに従って、アドレスドライバ４、行電極Ｘドライバ７及び行電極Ｙドライバ８各々を制御すべき各種タイミング信号を発生する。尚、図５に示される発光駆動フォーマットは、入力映像信号における単位表示期間（１フィールド又は１フレームの表示期間）を、夫々がリセット期間Ｒ、アドレス期間Ｗ、サスティン期間Ｉ、消去期間Ｅを含む８個のサブフィールドＳＦ１〜ＳＦ８に分割して、ＰＤＰ１０に対する階調駆動を実施させるものである。又、駆動制御回路２は、上記画素データＰＤに基づき、サブフィールドＳＦ１〜ＳＦ８各々毎に、そのサブフィールドのアドレス期間Ｗにおいて各放電セルを点灯モード及び消灯モードのいずれに設定するのかを示す情報を生成し、これを上記点灯消灯情報信号ＬＳとしてアドレス電圧設定回路５に供給する。
【００２９】
アドレスドライバ４、行電極Ｘドライバ７及び行電極Ｙドライバ８は、駆動制御回路２から供給された各種タイミング信号に応じて、各サブフィールド内にて図６に示す如き各種駆動パルスを発生してＰＤＰ１０の列電極Ｄ1〜Ｄm、行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに印加する。尚、図５においては、図４に示す如き８個のサブフィールドＳＦ１〜ＳＦ８の内から、先頭部のサブフィールドＳＦ１及びＳＦ２のみを抜粋して示している。
【００３０】
先ず、各サブフィールドのリセット期間Ｒでは、行電極Ｘドライバ７及び行電極Ｙドライバ８各々が、ＰＤＰ１０の行電極Ｘ1〜Ｘn及びＹ1〜Ｙn各々に対して図５に示されるが如きリセットパルスＲＰx及びＲＰYを同時に印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０中の全ての放電セルにおいてリセット放電が生起される。かかるリセット放電の終息後、各放電セル内には一様に所定量の壁電荷が形成され、全ての放電セルが点灯モードに初期化される。
【００３１】
次に、アドレス期間Ｗでは、アドレスドライバ４は、先ずＰＤＰ１０の第１表示ラインに対応した画素データビットＤＢ１〜ＤＢｍ各々毎に、その論理レベルに対応したパルス電圧を有するｍ個の画素データパルス（ＤＰ1）を生成し、これらをＰＤＰ１０の列電極Ｄ1〜Ｄmに夫々印加する。次に、アドレスドライバ４は、第２表示ラインに対応した画素データビットＤＢ１〜ＤＢｍ各々毎に、その論理レベルに対応したパルス電圧を有するｍ個の画素データパルス（ＤＰ2）を生成し、これらを列電極Ｄ1〜Ｄmに夫々印加する。次に、アドレスドライバ４は、第３表示ラインに対応した画素データビットＤＢ１〜ＤＢｍ各々毎に、その論理レベルに対応したパルス電圧を有するｍ個の画素データパルス（ＤＰ3）を生成し、これらをＰＤＰ１０の列電極Ｄ1〜Ｄmに夫々印加する。以下、同様にして、アドレスドライバ４は、ＰＤＰ１０の第４〜第ｎ表示ライン各々に対応した夫々ｍ個の画素データパルス（ＤＰ3〜ＤＰn）を順次、列電極Ｄ1〜Ｄmに印加する。
【００３２】
尚、アドレスドライバ４は、画素データビットＤＢが放電セルを点灯モードに設定させることを示す論理レベル１である場合には低電圧、消灯モードに設定させることを示す論理レベル０である場合には高電圧のパルス電圧ＰＶを有する画素データパルスを生成して列電極Ｄ1〜Ｄmに印加する。この際、アドレスドライバ４は、上記電源セレクタ６1から供給されたアドレス電源電圧（ＶSH，ＶH，ＶL，又はＶSL）を上記パルス電圧ＰＶとした画素データパルスを生成し、これを列電極Ｄ1に印加する。又、アドレスドライバ４は、上記電源セレクタ６2から供給されたアドレス電源電圧を上記パルス電圧ＰＶとした画素データパルスを生成し、これを列電極Ｄ2に印加する。又、アドレスドライバ４は、上記電源セレクタ６3から供給されたアドレス電源電圧を上記パルス電圧ＰＶとした画素データパルスを生成し、これを列電極Ｄ3に印加する。同様にして、アドレスドライバ４は、電源セレクタ（６4〜６m）から供給されたアドレス電源電圧を上記パルス電圧ＰＶとした画素データパルスを生成し、これを列電極（Ｄ4〜Ｄm）に夫々印加する。
【００３３】
更に、アドレス期間Ｗにおいて、行電極Ｙドライバ８は、画素データパルス群ＤＰ各々のタイミングに同期させて、図６に示されるが如き負極性の走査パルスＳＰを発生してこれを行電極Ｙ1〜Ｙnへと順次印加して行く。ここで、上記走査パルスＳＰが印加された行電極Ｙと、正極性の画素データパルスが印加された列電極Ｄとの交叉部に形成されている放電セルにのみ放電（選択消去放電）が生じる。かかる選択消去放電の終息後、放電セル内に残存していた壁電荷が消去され、この放電セルは後述するサスティン期間Ｉにおいてサスティン放電することのない消灯モードの状態に設定される。一方、上記走査パルスＳＰが印加された行電極Ｙと、低電圧の画素データパルスが印加された列電極Ｄとの交叉部に形成されている放電セルには上述した如き選択消去放電は生起されないので、この放電セルは、上記リセット期間Ｒにて初期化された状態、つまり点灯モードの状態を維持する。
【００３４】
すなわち、アドレス期間Ｗにおいて、各放電セルは、論理レベル１の画素データビットＤＢに応じて印加された低電圧の画素データパルスによって、下記のサスティン期間Ｉでサスティン放電することになる点灯モードに設定される。一方、論理レベル０の画素データビットＤＢに応じて印加された高電圧の画素データパルスによって、サスティン期間Ｉでサスティン放電することのない消灯モードに設定される。
【００３５】
サスティン期間Ｉでは、行電極Ｘドライバ７及び行電極Ｙドライバ８が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図６に示されるように交互に繰り返しサスティンパルスＩＰX及びＩＰYを印加する。すると、上記アドレス期間Ｗにおいて点灯モードに設定された放電セルのみが、サスティンパルスＩＰX及びＩＰYが印加される度にサスティン放電し、その放電に伴う発光状態を維持する。尚、サスティンパルスＩＰX及びＩＰYを印加する回数は、各サブフィールドの重み付けに対応して設定されている。
【００３６】
そして、消去期間Ｅでは、行電極Ｙドライバ８が、図６に示されるような短パルス幅の負極性の消去パルスＥＰを行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じて、その直前のサスティン期間Ｉにてサスティン放電の生起された放電セルのみに消去放電が生起され、この放電セルに形成されていた壁電荷が消去される。
【００３７】
以下に、図３に示されるプラズマディスプレイ装置による本願発明の動作について図７の一例を参照しつつ説明する。
【００３８】
図７は、ＰＤＰ１０の第１〜第３表示ラインと列電極Ｄ1〜Ｄ8各々との交叉部の放電セルを抜粋して、各放電セルの状態（点灯モード、消灯モード）と、アドレス期間Ｗで第２表示ラインが走査対象となった際に列電極Ｄ1〜Ｄ8各々に印加される画素データパルス各々のパルス電圧ＰＶとの関係を表す図である。
【００３９】
図７において、第２表示ライン上の放電セルＧ２１は消灯モードに設定すべき放電セルであり、この放電セルＧ２１に隣接する５つの放電セルの各々はいずれも点灯モードに設定されるべき放電セルである。よって、この際、アドレス電圧設定回路５は、電圧ＶSHを示す電圧選択信号ＧＳ1を電源セレクタ６1に供給する。すると、電源セレクタ６1は、かかる電圧ＶSHをアドレス電源電圧としてアドレスドライバ４に供給する。これにより、第２表示ラインを担う行電極Ｙ2に走査パルスＳＰが印加されている間、アドレスドライバ４は、パルス電圧ＰＶとして上記電圧ＶSHを有する画素データパルスを列電極Ｄ1に印加する。
【００４０】
又、図７において、第２表示ライン上の放電セルＧ２２は点灯モードに設定すべき放電セルであり、この放電セルＧ２２に隣接する８つの放電セル各々の中には消灯モードに設定すべき放電セルが含まれている。よって、この際、アドレス電圧設定回路５は、電圧ＶSLを示す電圧選択信号ＧＳ2を電源セレクタ６2に供給する。すると、電源セレクタ６2は、かかる電圧ＶSLをアドレス電源電圧としてアドレスドライバ４に供給する。これにより、第２表示ラインを担う行電極Ｙ2に走査パルスＳＰが印加されている間、アドレスドライバ４は、パルス電圧ＰＶとして上記電圧ＶSLを有する画素データパルスを列電極Ｄ2に印加する。
【００４１】
又、図７において、第２表示ライン上の放電セルＧ２３は消灯モードに設定すべき放電セルであり、この放電セルＧ２３に隣接する８つの放電セル各々の中には点灯モードに設定すべき放電セルが含まれている。よって、この際、アドレス電圧設定回路５は、電圧ＶSHを示す電圧選択信号ＧＳ3を電源セレクタ６3に供給する。すると、電源セレクタ６3は、かかる電圧ＶSHをアドレス電源電圧としてアドレスドライバ４に供給する。これにより、第２表示ラインを担う行電極Ｙ2に走査パルスＳＰが印加されている間、アドレスドライバ４は、パルス電圧ＰＶとして上記電圧ＶSHを有する画素データパルスを列電極Ｄ3に印加する。
【００４２】
又、図７において、第２表示ライン上の放電セルＧ２４は消灯モードに設定すべき放電セルであり、この放電セルＧ２４に隣接する８つの放電セルも全て消灯モードに設定すべき放電セルである。よって、この際、アドレス電圧設定回路５は、電圧ＶHを示す電圧選択信号ＧＳ4を電源セレクタ６4に供給する。すると、電源セレクタ６4は、かかる電圧ＶHをアドレス電源電圧としてアドレスドライバ４に供給する。これにより、第２表示ラインを担う行電極Ｙ2に走査パルスＳＰが印加されている間、アドレスドライバ４は、パルス電圧ＰＶとして上記電圧ＶHを有する画素データパルスを列電極Ｄ4に印加する。
【００４３】
又、図７において、第２表示ライン上の放電セルＧ２５は消灯モードに設定すべき放電セルであり、この放電セルＧ２５に隣接する８つの放電セル各々の中には点灯モードに設定すべき放電セルが含まれている。よって、この際、アドレス電圧設定回路５は、電圧ＶSHを示す電圧選択信号ＧＳ5を電源セレクタ６5に供給する。すると、電源セレクタ６5は、かかる電圧ＶSHをアドレス電源電圧としてアドレスドライバ４に供給する。これにより、第２表示ラインを担う行電極Ｙ2に走査パルスＳＰが印加されている間、アドレスドライバ４は、パルス電圧ＰＶとして上記電圧ＶSHを有する画素データパルスを列電極Ｄ5に印加する。
【００４４】
又、図７において、第２表示ライン上の放電セルＧ２６は点灯モードに設定すべき放電セルであり、この放電セルＧ２６に隣接する８つの放電セル各々の中には消灯モードに設定すべき放電セルが含まれている。よって、この際、アドレス電圧設定回路５は、電圧ＶSLを示す電圧選択信号ＧＳ6を電源セレクタ６6に供給する。すると、電源セレクタ６6は、かかる電圧ＶSLをアドレス電源電圧としてアドレスドライバ４に供給する。これにより、第２表示ラインを担う行電極Ｙ2に走査パルスＳＰが印加されている間、アドレスドライバ４は、パルス電圧ＰＶとして上記電圧ＶSLを有する画素データパルスを列電極Ｄ6に印加する。
【００４５】
又、図７において、第２表示ライン上の放電セルＧ２７は点灯モードに設定すべき放電セルであり、この放電セルＧ２７に隣接する８つの放電セルも全て点灯モードに設定すべき放電セルである。よって、この際、アドレス電圧設定回路５は、電圧ＶLを示す電圧選択信号ＧＳ7を電源セレクタ６7に供給する。すると、電源セレクタ６7は、かかる電圧ＶLをアドレス電源電圧としてアドレスドライバ４に供給する。これにより、第２表示ラインを担う行電極Ｙ2に走査パルスＳＰが印加されている間、アドレスドライバ４は、パルス電圧ＰＶとして上記電圧ＶLを有する画素データパルスを列電極Ｄ7に印加する。
【００４６】
このように、図３に示すプラズマディスプレイ装置においては、放電セルを点灯モードに設定するにあたり、その放電セルに隣接する放電セルが全て点灯モードに設定される場合（例えば放電セルＧ２７）には、低電圧のパルス電圧ＰＶとして電圧ＶL（０ボルト）を有する画素データパルスをその放電セルに印加する。しかしながら、その放電セルに隣接する放電セル各々の中に消灯モードの放電セルが含まれる場合（例えば放電セルＧ２６）には、低電圧のパルス電圧ＰＶとして上記電圧ＶLよりも低い電圧ＶSL（−１５ボルト）を有する画素データパルスをその放電セルに印加するようにしている。よって、消灯モードに設定する為の電圧が隣接放電セルに印加されたが故にこの電圧印加に伴う電界の影響を受ける状態にあっても、この際、点灯モードに設定すべき放電セルには低電圧のパルス電圧ＰＶとして上記電圧ＶL（０ボルト）よりも低い電圧ＶSL（−１５ボルト）が印加される。すなわち、隣接する放電セルからの電界の漏れ分を打ち消すように、本来パルス電圧ＰＶとして印加すべき電圧ＶLよりも低い電圧SLを印加するのである。これにより、上記電界漏れに伴う誤った放電を防止することができる。
【００４７】
又、図３に示すプラズマディスプレイ装置においては、放電セルを消灯モードに設定するにあたり、その放電セルに隣接する放電セルが全て消灯モードに設定される場合（例えば放電セルＧ２４）には、高電圧のパルス電圧ＰＶとして電圧ＶH（６０ボルト）を有する画素データパルスをその放電セルに印加する。しかしながら、その放電セルに隣接する放電セル各々の中に点灯モードの放電セルが含まれる場合（例えば放電セルＧ２３）には、高電圧のパルス電圧ＰＶとして上記電圧ＶHよりも高い電圧ＶSH（７５ボルト）を有する画素データパルスをその放電セルに印加するようにしている。よって、点灯モードに設定する為の電圧が隣接放電セルに印加されたが故にこの電圧印加に伴う電界の影響を受けるような状態にあっても、この際、消灯モードに設定すべき放電セルには高電圧のパルス電圧ＰＶとして上記電圧ＶHよりも高い電圧ＶSH（７５ボルト）が印加される。すなわち、隣接する放電セルからの電界の漏れ分を打ち消すように、本来パルス電圧ＰＶとして印加すべき電圧Hよりも高い電圧ＶSHを印加するのである。これにより、隣接放電セルからの電界漏れが生じていても、確実に放電を生起させることが可能となる。
【００４８】
尚、上記実施例においては、隣接する放電セルとして、図４（ａ）〜図４（ｄ）に示す如く、上下左右横斜め方向に夫々隣接する８つの放電セルを対象としているが、例えば、従来の様に１表示ライン毎に走査を行う駆動によれば、同時に画素データパルスが印加されるのは同一表示ライン上の放電セルのみである。よって、電界の相互干渉の影響を大きく受けるのは左右方向に隣接する放電セルとなるので、この際、同一表示ライン上において左右方向に隣接する２つの放電セルのみを対象とするようにしても良い。
【００４９】
又、上記実施例においては、パルス電圧ＰＶを「ＶSL＜VL＜ＶH＜ＶSH」なる大小関係で設定したが、ＩＣ素子の低コスト化等を考慮し、「ＶSL＝ＶL＜ＶH＜ＶSH」、又は「ＶSL＜ＶL＜ＶH＝ＶSH」のどちらか一方の関係でパルス電圧を設定してもよい。すなわち、高電圧側のパルス電圧ＰＶのみに「ＶH＜ＶSH」の関係で電圧を設定するか、又は低電圧側のパルス電圧ＰＶのみに「ＶSL＜ＶL」の関係で電圧を設定する。この方法によっても、従来に比べて、隣接放電セルからの電界漏れの影響が受けにくくなる。
【００５０】
又、上記実施例においては、画素データパルスの高電圧側のパルス電圧ＰＶとして、本来用いるべき電圧ＶH（６０ボルト）の他にこの電圧ＶHよりも高い電圧ＶSH（７５ボルト）を用意する必要がある。更に、低電圧側のパルス電圧ＰＶとして、本来用いるべき電圧ＶL（０ボルト）の他にこの電圧ＶLよりも低い電圧ＶSL（−１５ボルト）を用意しなければならない。
【００５１】
ところが、アドレスドライバ４を構築するＩＣ素子において扱える電源電圧の範囲が０〜６０ボルトまでに制限されている場合には、このアドレスドライバ４をＩＣ化することが出来ない。
【００５２】
図８は、アドレスドライバ４において用いる電源の電圧範囲が０〜６０ボルトであっても、隣接放電セルからの電界の影響を低減させて、確実な放電及び誤放電の防止を実現出来るプラズマディスプレイ装置の他の構成を示す図である。
【００５３】
図８において、プラズマディスプレイパネルとしてのＰＤＰ１０は、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ1〜Ｄm、横方向（水平方向）に夫々伸張して配列された行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。尚、互いに隣接する一対の行電極Ｘ及びＹにて、ＰＤＰ１０の１表示ライン分の表示を行う。これら行電極Ｘ1〜Ｘn及びＹ1〜Ｙnと、列電極Ｄ1〜Ｄmとの間には放電ガスが封入された放電空間（図示せぬ）が設けられており、この放電空間を含む行電極と列電極との各交叉部に画素に対応した放電セルが形成される構造となっている。
【００５４】
Ａ／Ｄ変換器１は、駆動制御回路２から供給されたクロック信号に応じてアナログの入力映像信号をサンプリングしてこれを各画素毎の例えば８ビットの画素データＰＤに変換して駆動制御回路２及びメモリ３の各々に供給する。
【００５５】
メモリ３は、駆動制御回路２から供給された書込信号に従って上記画素データＰＤを順次書き込む。かかる書込動作により１画面（ｎ行、ｍ列）分の画素データＰＤ1,1〜ＰＤn,mの書き込みが終了すると、メモリ３は、以下の如き読み出しを行う。
【００５６】
先ず、後述するサブフィールドＳＦ１のアドレス期間Ｗにおいて、メモリ３は、上記画素データＰＤ1,1〜ＰＤn,m各々の第１ビットを１表示ライン分（ｍ個）ずつ順次読み出し、これらを画素データビットＤＢ１〜ＤＢｍとして駆動制御回路２及びアドレスドライバ４に供給する。次に、後述するサブフィールドＳＦ２のアドレス期間Ｗにおいて、メモリ３は、上記画素データＰＤ1,1〜ＰＤn,m各々の第２ビットを１表示ライン分ずつ順次読み出し、これらを画素データビットＤＢ１〜ＤＢｍとして駆動制御回路２及びアドレスドライバ４に供給する。次に、後述するサブフィールドＳＦ３のアドレス期間Ｗにおいて、メモリ３は、上記画素データＰＤ1,1〜ＰＤn,m各々の第３ビットを１表示ライン分ずつ順次読み出し、これらを画素データビットＤＢ１〜ＤＢｍとして駆動制御回路２及びアドレスドライバ４に供給する。次に、後述するサブフィールドＳＦ４のアドレス期間Ｗにおいて、メモリ３は、上記画素データＰＤ1,1〜ＰＤn,m各々の第４ビットを１表示ライン分ずつ順次読み出し、これらを画素データビットＤＢ１〜ＤＢｍとして駆動制御回路２及びアドレスドライバ４に供給する。以下、同様にしてメモリ３は、サブフィールドＳＦ５〜ＳＦ８各々のアドレス期間Ｗにおいて、各ビット桁毎に分離した画素データビットを１表示ライン分（ＤＢ１〜ＤＢｍ）ずつ駆動制御回路２及びアドレスドライバ４に供給して行くのである。
【００５７】
アドレス電圧設定回路５０は、アドレスドライバ４が列電極Ｄに印加する画素データパルスを生成する際に用いるアドレス電源の電圧値を各列電極Ｄ1〜Ｄm毎に指定する為の電圧選択信号ＧＳ1〜ＧＳmを、駆動制御回路２から供給された点灯消灯情報信号ＬＳに基づいて生成する。この際、アドレス電圧設定回路５０は、各列電極Ｄ1〜Ｄm毎に、
電圧ＶH（例えば６０ボルト）、
電圧ＶMH（例えば５１ボルト）、
電圧ＶML（例えば９ボルト）、
電圧ＶL（例えば０ボルト）、
の内の１つを示す電圧選択信号ＧＳ1〜ＧＳmの各々を、夫々に対応する電源セレクタ６０1〜６０mに供給する。
【００５８】
すなわち、アドレス電圧設定回路５０は、先ず、アドレス期間Ｗにて各走査パルスの印加対象となる表示ライン上の放電セル各々を個別に判別対象とし、判別対象の放電セル及びこの放電セルに隣接する放電セルを設定すべき状態（点灯モード、消灯モード）を、上記点灯消灯情報信号ＬＳに基づいて検出する。この際、図９（ａ）に示す如く、判別対象の放電セル（太枠にて囲まれた放電セル）が点灯モード、この放電セルの左又は右に隣接する放電セルが消灯モードとなる場合、アドレス電圧設定回路５０は、アドレス電源電圧として電圧ＶLを示す電圧選択信号ＧＳを、上記判別対象の放電セルに属する列電極Ｄに対応した電源セレクタ６０に供給する。又、図９（ｂ）に示す如く、判別対象の放電セルが消灯モード、この放電セルの左又は右に隣接する放電セルが点灯モードとなる場合、アドレス電圧設定回路５０は、アドレス電源電圧として電圧ＶHを示す電圧選択信号ＧＳを、上記判別対象の放電セルに属する列電極Ｄに対応した電源セレクタ６０に供給する。又、図９（ｃ）に示す如く、判別対象の放電セルが消灯モードであり、左及び右に隣接する放電セル各々も全て消灯モードとなる場合、アドレス電圧設定回路５０は、アドレス電源電圧として電圧ＶMHを示す電圧選択信号ＧＳを、上記判別対象の放電セルに属する列電極Ｄに対応した電源セレクタ６０に供給する。又、図９（ｄ）に示す如く、判別対象の放電セルが点灯モードであり、左及び右に隣接する放電セル各々も全て点灯モードとなる場合、アドレス電圧設定回路５０は、アドレス電源電圧として電圧ＶMLを示す電圧選択信号ＧＳを、上記判別対象の放電セルに属する列電極Ｄに対応した電源セレクタ６０に供給する。
【００５９】
電源セレクタ６０1〜６０mの各々は、電圧ＶH，ＶL，ＶMH，ＶMLの内から、上記電圧選択信号ＧＳにて示される電圧値を選択し、これをアドレス電源電圧としてアドレスドライバ４に供給する。
【００６０】
駆動制御回路２は、上記入力映像信号中の水平及び垂直同期信号に同期して、上記Ａ／Ｄ変換器１に対するクロック信号、及びメモリ３に対する書込・読出信号を発生する。
【００６１】
更に、駆動制御回路２は、図５に示されるが如きサブフィールド法に基づく発光駆動フォーマットに従って、アドレスドライバ４、行電極Ｘドライバ７及び行電極Ｙドライバ８各々を制御すべき各種タイミング信号を発生する。尚、図５に示される発光駆動フォーマットは、入力映像信号における単位表示期間（１フィールド又は１フレーム）を、夫々がリセット期間Ｒ、アドレス期間Ｗ、サスティン期間Ｉ、消去期間Ｅを含む８個のサブフィールドＳＦ１〜ＳＦ８に分割して、ＰＤＰ１０に対する階調駆動を実施させるものである。又、駆動制御回路２は、上記画素データＰＤに基づき、サブフィールドＳＦ１〜ＳＦ８各々毎に、そのサブフィールドのアドレス期間Ｗにおいて各放電セルを点灯モード及び消灯モードのいずれに設定するのかを示す情報を生成し、これを上記点灯消灯情報信号ＬＳとしてアドレス電圧設定回路５０に供給する。
【００６２】
アドレスドライバ４、行電極Ｘドライバ７及び行電極Ｙドライバ８は、駆動制御回路２から供給された各種タイミング信号に応じて、各サブフィールド内にて図６に示す如き各種駆動パルスを発生してＰＤＰ１０の列電極Ｄ1〜Ｄm、行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに印加する。尚、図６においては、図５に示す如き８個のサブフィールドＳＦ１〜ＳＦ８の内から、先頭部のサブフィールドＳＦ１及びＳＦ２のみを抜粋して示している。
【００６３】
先ず、各サブフィールドのリセット期間Ｒでは、行電極Ｘドライバ７及び行電極Ｙドライバ８各々が、ＰＤＰ１０の行電極Ｘ1〜Ｘn及びＹ1〜Ｙn各々に対して図６に示されるが如きリセットパルスＲＰx及びＲＰYを同時に印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０中の全ての放電セルにおいてリセット放電が生起される。かかるリセット放電の終息後、各放電セル内には一様に所定量の壁電荷が形成され、全ての放電セルが点灯モードに初期化される。
【００６４】
次に、アドレス期間Ｗでは、アドレスドライバ４は、先ずＰＤＰ１０の第１表示ラインに対応した画素データビットＤＢ１〜ＤＢｍ各々毎に、その論理レベルに対応したパルス電圧を有するｍ個の画素データパルス（ＤＰ1）を生成し、これらをＰＤＰ１０の列電極Ｄ1〜Ｄmに夫々印加する。次に、アドレスドライバ４は、第２表示ラインに対応した画素データビットＤＢ１〜ＤＢｍ各々毎に、その論理レベルに対応したパルス電圧を有するｍ個の画素データパルス（ＤＰ2）を生成し、これらを列電極Ｄ1〜Ｄmに夫々印加する。次に、アドレスドライバ４は、第３表示ラインに対応した画素データビットＤＢ１〜ＤＢｍ各々毎に、その論理レベルに対応したパルス電圧を有するｍ個の画素データパルス（ＤＰ3）を生成し、これらをＰＤＰ１０の列電極Ｄ1〜Ｄmに夫々印加する。以下、同様にして、アドレスドライバ４は、ＰＤＰ１０の第４〜第ｎ表示ライン各々に対応した夫々ｍ個の画素データパルス（ＤＰ3〜ＤＰn）を順次、列電極Ｄ1〜Ｄmに印加する。
【００６５】
尚、アドレスドライバ４は、画素データビットＤＢが放電セルを点灯モードに設定させることを示す論理レベル１である場合には低電圧、消灯モードに設定させることを示す論理レベル０である場合には高電圧のパルス電圧ＰＶを有する画素データパルスを生成して列電極Ｄ1〜Ｄmに印加する。この際、アドレスドライバ４は、上記電源セレクタ６０1から供給されたアドレス電源電圧（ＶH，ＶL，ＶMH，ＶML）を上記パルス電圧ＰＶとした画素データパルスを生成し、これを列電極Ｄ1に印加する。又、アドレスドライバ４は、上記電源セレクタ６０2から供給されたアドレス電源電圧を上記パルス電圧ＰＶとした画素データパルスを生成し、これを列電極Ｄ2に印加する。又、アドレスドライバ４は、上記電源セレクタ６０3から供給されたアドレス電源電圧を上記パルス電圧ＰＶとした画素データパルスを生成し、これを列電極Ｄ3に印加する。同様にして、アドレスドライバ４は、電源セレクタ（６０4〜６０m）から供給されたアドレス電源電圧を上記パルス電圧ＰＶとした画素データパルスを生成し、これを列電極（Ｄ4〜Ｄm）に夫々印加する。
【００６６】
更に、アドレス期間Ｗにおいて、行電極Ｙドライバ８は、画素データパルス群ＤＰ各々のタイミングに同期させて、図６に示されるが如き負極性の走査パルスＳＰを発生してこれを行電極Ｙ1〜Ｙnへと順次印加して行く。ここで、上記走査パルスＳＰが印加された行電極Ｙと、正極性の画素データパルスが印加された列電極Ｄとの交叉部に形成されている放電セルにのみ放電（選択消去放電）が生じる。かかる選択消去放電の終息後、放電セル内に残存していた壁電荷が消去され、この放電セルは後述するサスティン期間Ｉにおいてサスティン放電することのない消灯モードの状態に設定される。一方、上記走査パルスＳＰが印加された行電極Ｙと、低電圧の画素データパルスが印加された列電極Ｄとの交叉部に形成されている放電セルには上述した如き選択消去放電は生起されないので、この放電セルは、上記リセット期間Ｒにて初期化された状態、つまり点灯モードの状態を維持する。
【００６７】
すなわち、アドレス期間Ｗにおいて、各放電セルは、論理レベル１の画素データビットＤＢに応じて印加された低電圧の画素データパルスにより、下記のサスティン期間Ｉでサスティン放電することになる点灯モードに設定される。一方、論理レベル０の画素データビットＤＢに応じて印加された高電圧の画素データパルスにより、サスティン期間Ｉにおいてサスティン放電することのない消灯モードに設定される。
【００６８】
サスティン期間Ｉでは、行電極Ｘドライバ７及び行電極Ｙドライバ８が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図６に示されるように交互に繰り返しサスティンパルスＩＰX及びＩＰYを印加する。すると、上記アドレス期間Ｗにおいて点灯モードに設定された放電セルのみが、サスティンパルスＩＰX及びＩＰYが印加される度にサスティン放電し、その放電に伴う発光状態を維持する。尚、サスティンパルスＩＰX及びＩＰYを印加する回数は、各サブフィールドの重み付けに対応して設定されている。
【００６９】
そして、消去期間Ｅでは、行電極Ｙドライバ８が、図６に示されるような短パルス幅の負極性の消去パルスＥＰを行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じて、その直前のサスティン期間Ｉにてサスティン放電の生起された放電セルのみに消去放電が生起され、この放電セルに形成されていた壁電荷が消去される。
【００７０】
以下に、図８に示されるプラズマディスプレイ装置による本願発明の動作について、図１０の一例を参照しつつ説明する。
【００７１】
図１０は、アドレス期間Ｗにおいて走査の対象となった１表示ライン上の列電極Ｄ1〜Ｄ18各々に属する放電セルを抜粋して、各放電セルの状態（点灯モード、消灯モード）と、アドレス期間Ｗにて列電極Ｄ1〜Ｄ18各々に印加される画素データパルス各々のパルス電圧ＰＶとの関係を表す図である。
【００７２】
図１０において、先ず、隣接する放電セルＧ１〜Ｇ６なる放電セル群内では、放電セルＧ１，Ｇ３，Ｇ５各々が点灯モードであり、これら放電セルＧ１，Ｇ３，Ｇ５夫々の右又は左に隣接する放電セルＧ２，Ｇ４，Ｇ６各々が消灯モードである。つまり、放電セルＧ１，Ｇ３，Ｇ５の各々は図９（ａ）、放電セルＧ２，Ｇ４，Ｇ６各々は図９（ｂ）に示す如き状態にある。よって、この際、アドレス電圧設定回路５０は、電圧ＶL（０ボルト）を示す電圧選択信号ＧＳ1，ＧＳ3，ＧＳ5を、夫々対応する電源セレクタ６０1，６０3，６０5に供給すると共に、電圧ＶH（６０ボルト）を示す電圧選択信号ＧＳ2，ＧＳ4，ＧＳ6を、夫々対応する電源セレクタ６０2，６０4，６０6に供給する。これにより、電源セレクタ６０1，６０3，６０5各々は電圧ＶLをアドレス電源電圧としてアドレスドライバ４に供給し、電源セレクタ６０2，６０4，６０6各々は電圧ＶHをアドレス電源電圧としてアドレスドライバ４に供給する。従って、この間、アドレスドライバ４は、パルス電圧ＰＶとして上記電圧ＶL（０ボルト）を有する画素データパルスを列電極Ｄ1，Ｄ3，Ｄ5の各々に供給すると共に、電圧ＶH（６０ボルト）を有する画素データパルスを列電極Ｄ2，Ｄ4，Ｄ6の各々に供給する。
【００７３】
又、図１０において、隣接する放電セルＧ７〜Ｇ９なる放電セル群内では、放電セルＧ７〜Ｇ９各々が消灯モードであり、夫々の右又は左に隣接する放電セルも消灯モードである。つまり、放電セルＧ７〜Ｇ９の各々は図９（ｃ）に示す如き状態にある。よって、この際、アドレス電圧設定回路５０は、電圧ＶMH（５１ボルト）を示す電圧選択信号ＧＳ7〜ＧＳ9を、夫々対応する電源セレクタ６０7〜６０9に供給する。これにより、電源セレクタ６０7〜６０9各々は電圧ＶMHをアドレス電源電圧としてアドレスドライバ４に供給する。従って、この間、アドレスドライバ４は、パルス電圧ＰＶとして上記電圧ＶMH（５１ボルト）を有する画素データパルスを列電極Ｄ7〜Ｄ9各々に供給する。
【００７４】
又、図１０において、放電セルＧ１０は消灯モードであり、この放電セルＧ１０に隣接する放電セルＧ１１は点灯モードである。つまり、放電セルＧ１０は図９（ｂ）、放電セルＧ１１は図９（ａ）に示す如き状態にある。よって、この際、アドレス電圧設定回路５０は、電圧ＶH（６０ボルト）を示す電圧選択信号ＧＳ10を電源セレクタ６０10に供給すると共に電圧ＶL（０ボルト）を示す電圧選択信号ＧＳ11を電源セレクタ６０11に供給する。これにより、電源セレクタ６０10は電圧ＶHをアドレス電源電圧としてアドレスドライバ４に供給し、電源セレクタ６０11は電圧ＶLをアドレス電源電圧としてアドレスドライバ４に供給する。従って、この間、アドレスドライバ４は、パルス電圧ＰＶとして電圧ＶH（６０ボルト）を有する画素データパルスを列電極Ｄ10に供給すると共に、上記電圧ＶL（０ボルト）を有する画素データパルスを列電極Ｄ11に供給する。
【００７５】
又、図１０において、隣接する放電セルＧ１２〜Ｇ１５なる放電セル群内では、これら放電セルＧ１２〜Ｇ１５各々は点灯モードであり、夫々の右又は左に隣接する放電セルも点灯モードである。つまり、放電セルＧ１２〜Ｇ１５の各々は図９（ｄ）に示す如き状態にある。よって、この際、アドレス電圧設定回路５０は、電圧ＶML（９ボルト）を示す電圧選択信号ＧＳ12〜ＧＳ15を、夫々対応する電源セレクタ６０12〜６０15に供給する。これにより、電源セレクタ６０12〜６０15各々は電圧ＶMLをアドレス電源電圧としてアドレスドライバ４に供給する。従って、この間、アドレスドライバ４は、パルス電圧ＰＶとして上記電圧ＶML（９ボルト）を有する画素データパルスを列電極Ｄ12〜Ｄ15各々に供給する。
【００７６】
又、図１０において、上記放電セルＧ１５の右側に隣接する放電セルＧ１６は点灯モードであり、かかる放電セルＧ１６の右側に隣接する放電セルＧ１７は消灯モードである。つまり、放電セルＧ１６は図９（ａ）、放電セルＧ１７は図９（ｂ）に示す如き状態にある。よって、この際、アドレス電圧設定回路５０は、電圧ＶL（０ボルト）を示す電圧選択信号ＧＳ16を電源セレクタ６０16に供給すると共に、電圧ＶH（６０ボルト）を示す電圧選択信号ＧＳ17を電源セレクタ６０17に供給する。これにより、電源セレクタ６０16は電圧ＶLをアドレス電源電圧としてアドレスドライバ４に供給し、電源セレクタ６０17は電圧ＶHをアドレス電源電圧としてアドレスドライバ４に供給する。従って、この間、アドレスドライバ４は、パルス電圧ＰＶとして上記電圧ＶL（０ボルト）を有する画素データパルスを列電極Ｄ16に供給すると共に、電圧ＶH（６０ボルト）を有する画素データパルスを列電極Ｄ17に供給する。
【００７７】
このように、図８に示すプラズマディスプレイ装置においては、隣接する放電セル同士を互いに異なる状態（点灯モード、消灯モード）に設定する場合には、以下の如き画素データパルスを印加する。つまり、消灯モードに設定する放電セルに対しては高電圧のパルス電圧ＰＶとして電圧ＶH（６０ボルト）を有する画素データパルスを印加し、点灯モードに設定する放電セルに対しては低電圧のパルス電圧ＰＶとして電圧ＶL（０ボルト）を有する画素データパルスを印加する。
【００７８】
ところが、夫々隣接している少なくとも３つの放電セル各々を同一状態に設定する場合には、両端の放電セルに挟まれている少なくとも１の放電セルに対しては以下の如き画素データパルスを印加する。つまり、この放電セルを消灯モードに設定する場合には、高電圧のパルス電圧ＰＶとして、電圧ＶHよりも低い電圧MH（５１ボルト）を有する画素データパルスを印加する。又、この放電セルを点灯モードに設定する場合には、低電圧のパルス電圧ＰＶとして、電圧ＶL（０ボルト）よりも高い電圧ＶML（９ボルト）を有する画素データパルスを印加するのである。
【００７９】
すなわち、夫々隣接する複数の放電セルを互いに同一状態に設定する場合には、これら複数の放電セル各々には同一電圧値（高電圧、又は低電圧）の画素データパルスが印加されることになるので、この放電セル群に隣接する放電セルに漏れ込む電界が増大する。
【００８０】
そこで、かかる電界の増大を抑制させるべく、隣接する複数の放電セル各々を消灯モードに設定させる高電圧の画素データパルスを印加する場合には、この高電圧として、本来の電圧ＶH（６０ボルト）よりも僅かに低い電圧ＶMH（５１ボルト）を採用する。更に、隣接する複数の放電セル各々を点灯モードに設定させるべき低電圧の画素データパルスを印加する場合には、この低電圧として、本来の電圧ＶL（０ボルト）よりも僅かに高い電圧ＶML（９ボルト）を採用するようにしたのである。これにより、互いに同一のモード（点灯モード、又は消灯モード）となる複数の放電セルからなる放電セル群から、その放電セル群に隣接する放電セルへの電界漏れが小となるので、この隣接放電セルにおいて確実な放電及び誤放電の防止が為されるようになる。
【００８１】
尚、図８に示されるプラズマディスプレイ装置では図９（ａ）〜図９（ｄ）に示す如き点灯及び消灯パターンに基づき、各放電セルに印加する画素データパルスのパルス電圧ＰＶを設定しているが、図９（ａ）〜図９（ｄ）に代わり図１１（ａ）〜図１１（ｄ）に示されるが如き点灯及び消灯パターンを用いても良い。
【００８２】
要するに、図１１（ａ）に示す如く、判別対象の放電セル（太枠にて囲まれた放電セル）を点灯モード、この放電セルの左右に隣接する放電セルを共に消灯モードに設定する場合には、低電圧のパルス電圧ＰＶとして電圧ＶL（０ボルト）を有する画素データパルスを上記判別対象の放電セルに属する列電極Ｄに印加する。
又、図１１（ｂ）に示す如く、判別対象の放電セルを消灯モード、この放電セルの左右に隣接する放電セルを共に点灯モードに設定する場合には、高電圧のパルス電圧ＰＶとして電圧ＶH（６０ボルト）を有する画素データパルスを上記判別対象の放電セルに属する列電極Ｄに印加する。又、図１１（ｃ）に示す如く、判別対象の放電セル及びこの放電セルの左（又は右）に隣接する放電セルを共に消灯モードに設定する場合には、高電圧のパルス電圧ＰＶとして電圧ＶMH（５１ボルト）を有する画素データパルスを上記判別対象の放電セルに属する列電極Ｄに印加する。又、図１１（ｄ）に示す如く、判別対象の放電セル及びこの放電セルの左（又は右）に隣接する放電セルを共に点灯モードに設定する場合には、低電圧のパルス電圧ＰＶとして電圧ＶML（９ボルト）を有する画素データパルスを上記判別対象の放電セルに属する列電極Ｄに印加する。
【００８３】
又、上記実施例においては、パルス電圧ＰＶを「ＶL＜ML＜ＶMH＜ＶH」なる大小関係で設定したが、ＩＣ素子の低コスト化等を考慮し、「ＶL＝ＶML＜ＶMH＜ＶH」、又は「ＶL＜ＶML＜ＶMH＝ＶH」のどちらか一方の関係でパルス電圧を設定してもよい。すなわち、高電圧側のパルス電圧ＰＶのみに「ＶMH＜ＶH」の関係で電圧を設定するか、又は低電圧側のパルス電圧ＰＶのみに「ＶL＜ＶML」の関係で電圧を設定する。この方法によっても、従来に比べて、隣接放電セルからの電界漏れの影響が受けにくくなる。
【００８４】
尚、上記実施例においては、予め全ての放電セル内に壁電荷を形成させておいてから、入力映像信号に応じて選択的に各放電セル内の壁電荷を消去させることにより画素データの書込を為す、いわゆる選択消去アドレス法を採用した場合について述べた。しかしながら、画素データの書込方法としては、画素データに応じて選択的に壁電荷を形成するようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
【図面の簡単な説明】
【００８５】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示されるＰＤＰ１０に印加される各種駆動パルスとその印加タイミングを示す図である。
【図３】本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の概略構成を示す図である。
【図４】隣接する放電セル各々のモード状態と、図３に示されるアドレス電圧設定回路５において設定されるアドレス電源電圧の値との対応関係を示す図である。
【図５】図３に示されるプラズマディスプレイ装置において採用される発光駆動フォーマットの一例を示す図である。
【図６】図３に示されるＰＤＰ１０に印加される各種駆動パルスとその印加タイミングの一例を示す図である。
【図７】図３に示されるプラズマディスプレイ装置によるアドレス電源電圧の設定動作の一例を示す図である。
【図８】プラズマディスプレイ装置の他の構成を示す図である。
【図９】隣接する放電セル各々のモード状態と、図８に示されるアドレス電圧設定回路５０において設定されるアドレス電源電圧の値との対応関係の一例を示す図である。
【図１０】図８に示されるプラズマディスプレイ装置によるアドレス電源電圧の設定動作の一例を示す図である。
【図１１】隣接する放電セル各々のモード状態と、図８に示されるアドレス電圧設定回路５０において設定されるアドレス電源電圧の値との対応関係の他の一例を示す図である。
【主要部分の符号の説明】
【００８６】
２        駆動制御回路
４        アドレスドライバ
５        アドレス電圧設定回路
61〜6m     電源セレクタ
【図１】
2006126276.tif 000003
【図２】
2006126276.tif 000004
【図３】
2006126276.tif 000005
【図４】
2006126276.tif 000006
【図５】
2006126276.tif 000007
【図６】
2006126276.tif 000008
【図７】
2006126276.tif 000009
【図８】
2006126276.tif 000010
【図９】
2006126276.tif 000011
【図１０】
2006126276.tif 000012
【図１１】
2006126276.tif 000013