(57)【要約】  【課題】  ハード構成規模を縮小し、消費電力を削減することができる相関検出回路を提供する。  【解決手段】  ｎシンボル長の信号をａ回繰り返した信号系列をｋシンボル周期で受信する受信機において、ｎシンボル長の信号と、該ｎシンボル長の信号を時系列で逆転させた系列の各シンボルに各々対応した係数とを乗算して加算することで、複素相関値を求めて相関電力を求め、ｋシンボル時間にわたって相関電力値をメモリに記憶し、メモリに書き込まれた最初の相関電力値を起点としてｎシンボルおきにａ個の相関電力値を取り出し、前記ａ個の相関電力値の中で最小の相関電力値を出力した後、２番目以降の全ての相関電力値を起点として同様な処理を施して、計ｋ個の最小の相関電力値を出力し、ｋ個の最小相関電力を比較して、最大の相関電力を検出し、前記最大の相関電力を検出した位置を前記信号系列の受信タイミングとする。  【選択図】  図１
2006254259.tif 000002
【特許請求の範囲】
【請求項１】
ｎシンボル長の信号をａ回繰り返した信号系列をｋシンボル周期で受信する受信機において、
受信複素信号系列をシンボル周期で記憶すると共に、１シンボル時間前に記憶受信複素信号系列を次段に転送するようにカスケード接続されたｎ個から構成されるフリップフロップと、
前記ｎ個から構成されるフリップフロップに各々対応して設置され、前記ｎシンボル長の信号を時系列で逆転させた系列の各シンボルに各々対応した係数と、前記フリップフロップの出力とを乗算して出力するｎ個の複素乗算器と、
前記ｎ個の複素乗算器の出力を全て加算して複素相関値を求める加算器と、
前記加算器の複素相関出力を相関電力に変換して出力する電力化回路と、
ｋシンボル時間にわたって、前記電力化回路から出力される相関電力値を記憶するメモリと、
前記メモリに書き込まれた最初の相関電力値を起点としてｎシンボルおきにａ個の相関電力値を取り出し、前記ａ個の相関電力値の中で最小の相関電力値を出力した後、２番目以降の全ての相関電力値を起点として同様な処理を施して、計ｋ個の最小の相関電力値を出力する移動比較出力回路と、
前記移動比較出力回路から出力されるｋ個の最小相関電力を比較して、最大の相関電力を検出し、前記最大の相関電力を検出した位置を前記信号系列の受信タイミングとする最大値検出回路と
を備える相関検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｎシンボル長の信号をａ回繰り返した信号系列をｋシンボル周期で受信する受信機等で用いられ、受信された信号系列を検出する相関検出回路に関するものである。
【背景技術】
【０００２】
図４は従来より知られる相関検出回路を示すブロック図、図５は従来の相関検出回路の相関電力値を示すタイムチャートである。
図４において、１０１は第１のフリップフロップ、１０２は第２のフリップフロップ、１０３は第３のフリップフロップ、１０４は第ｍのフリップフロップ、１０５は第１の複素乗算器、１０６は第２の複素乗算器、１０７は第３の複素乗算器、１０８は第ｍの複素乗算器、１０９は加算器、１１０は電力化回路、１１１は最大値検出回路である。
【０００３】
以下に動作について説明する。上述したフリップフロップの個数ｍは検出対象の信号系列Ｂx（ｘ＝１，２，…，ｍ）のシンボル数と同一であり、Ｂxは０と１からなる自己相関特性に優れたＭ系列Ａx（ｘ＝１，２，…，ｍ）を次の信号点にマッピングしたものとする。
【０００４】
Ｂx＝１／√２＋ｊ／√２    （Ａx＝０）
Ｂx＝−１／√２−ｊ／√２  （Ａx＝１）
【０００５】
また、Ｂxはｋシンボル周期で受信されることが予め分かっており、ｋシンボル区間に渡ってＢxを探索するものとする。
まず、ｍ個からなるフリップフロップにシンボル周期のクロックが同時に入力され、サンプルタイミングＳにおける受信複素信号Ｒsが第１のフリップフロップ１０１に格納されるのと同時に、第１のフリップフロップ１０１に１クロック前から保持されていたデータＲs-1は第２のフリップフロップ１０２に転送され、以下同様にして第２のフリップフロップ１０２のデータＲs-2が第３のフリップフロップ１０３に、第ｍ−１のフリップフロップのデータＲs-m+1が第ｍのフリップフロップ１０４に転送される。
【０００６】
次に、第１のフリップフロップ１０１の出力Ｆ1＝Ｒsは第１の複素乗算器１０５で係数Ｃ1と複素乗算される。同様にして、第２のフリップフロップ１０２の出力Ｆ2＝Ｒs-1は第２の複素乗算器１０６で係数Ｃ2と複素乗算され、第３のフリップフロップ１０３の出力Ｆ3＝Ｒs-2は第３の複素乗算器１０７で係数Ｃ3と複素乗算され、第ｍのフリップフロップ１０４の出力Ｆm＝Ｒs-m+1は第ｍの複素乗算器１０８で係数Ｃmと複素乗算される。ここで、係数ＣxはＢxを時系列で逆にして、複素共役をとったものであり、次のようになる。ここで、＊は複素共役を表す。
【０００７】
Ｃx＝Ｂ*m-x+1  （ｘ＝１，２，…,ｍ）
【０００８】
その後、前記ｍ個の複素乗算器の乗算結果を加算器１０９で加算し、さらに電力化回路１１０でサンプルタイミングＳにおける受信電力Ｐsに変換する。なお、下式において、加算はｘ＝１〜ｍについて行われる。
【０００９】
Ｐs＝｜ΣＦx・Ｃx｜2
【００１０】
ここで、サンプルタイミングＳにおいて、
Ｆx＝ｒ・ｅjθ・Ｂm-x+1（ｘ＝１，２，…，ｍ）
つまり、Ｂｘが振幅ｒ、位相回転θで受信され、ｍ個のフリップフロップにｍシンボルが全て格納されたときの受信電力Ｐｓは次式で与えられる。
【００１１】
Ｐｓ＝｜ΣＦx・Ｃx｜2＝｜Σｒ・ｅjθ・Ｂm-x+1・Ｂ*m-x+1｜2
＝ｒ2・ｍ2
【００１２】
ここで、加算はｘ＝１〜ｍについて行われる。
このように、受信信号系列がＭ系列と一致すると大きな相関電力が得られる。
【００１３】
以上の操作をｋシンボルにわたって実施した結果、図５のように前記電力化回路１１０から出力される相関電力には、受信信号系列がＭ系列と一致したときに鋭い相関ピークが現れる。
【００１４】
最後に、最大検出回路１１１において、前記受信電力の最大値をｋシンボルの中から検出し、前記受信電力の最大値の出現位置をＭ系列Ａｘの受信位置とする。
【００１５】
なお、本発明の参考従来技術としては、例えば下記技術が知られる（例えば特許文献１参照）。
【特許文献１】特開２００２−３５３８５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上述した従来の相関検出回路では、検出対象の信号系列のシンボル数と同じタップ数を有するフィルタによって、図５に示すようなピーク電力を検出して受信タイミングを得ているため、検出する信号系列が長くなるほど、フィルタのハード規模が増大し、また消費電力が大きくなるという問題があった。なお、特許文献１の構成はハード規模の縮小化、消費電力の削減が図れるが、相関検出のたびに検出した相関値を加算し、最終的な相関値を得る構成を有しており、本発明の構成とは異なっている。
【００１７】
本発明は上述した問題点を解決するためになされたものであり、ハード構成規模を縮小し、消費電力を削減することができる相関検出回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上述した課題を解決するため、本発明は、ｎシンボル長の信号をａ回繰り返した信号系列をｋシンボル周期で受信する受信機において、受信複素信号系列をシンボル周期で記憶すると共に、１シンボル時間前に記憶受信複素信号系列を次段に転送するようにカスケード接続されたｎ個から構成されるフリップフロップと、前記ｎ個から構成されるフリップフロップに各々対応して設置され、前記ｎシンボル長の信号を時系列で逆転させた系列の各シンボルに各々対応した係数と、前記フリップフロップの出力とを乗算して出力するｎ個の複素乗算器と、前記ｎ個の複素乗算器の出力を全て加算して複素相関値を求める加算器と、前記加算器の複素相関出力を相関電力に変換して出力する電力化回路と、ｋシンボル時間にわたって、前記電力化回路から出力される相関電力値を記憶するメモリと、前記メモリに書き込まれた最初の相関電力値を起点としてｎシンボルおきにａ個の相関電力値を取り出し、前記ａ個の相関電力値の中で最小の相関電力値を出力した後、２番目以降の全ての相関電力値を起点として同様な処理を施して、計ｋ個の最小の相関電力値を出力する移動比較出力回路と、前記移動比較出力回路から出力されるｋ個の最小相関電力を比較して、最大の相関電力を検出し、前記最大の相関電力を検出した位置を前記信号系列の受信タイミングとする最大値検出回路とを備える。
【発明の効果】
【００１９】
本発明によれば、ハード構成規模を縮小し、消費電力を削減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００２１】
実施の形態１．
図１は本発明の実施の形態における相関検出回路を示す図である。
図１において、２０１は第１のフリップフロップであって、受信複素信号系列をシンボル周期で記憶し、出力する。２０２は第２のフリップフロップであって、第１のフリップフロップ２０１の出力をシンボル周期で記憶し、出力する。２０３は第３のフリップフロップであって、第２のフリップフロップ２０２の出力をシンボル周期で記憶し、出力する。２０４は第ｎのフリップフロップであって、第ｎ−１のフリップフロップの出力をシンボル周期で記憶し、出力する。
【００２２】
２０５は第１の複素乗算器であって、第１のフリップフロップ２０１の出力と係数Ｃ1を乗算して出力する。２０６は第２の複素乗算器であって、第２のフリップフロップ２０２の出力と係数Ｃ2を乗算して出力する。２０７は第３の複素乗算器であって、第３のフリップフロップ２０３の出力と係数Ｃ3を乗算して出力する。２０８は第ｎの複素乗算器であって、第ｎのフリップフロップ２０４の出力と係数Ｃｎを乗算して出力する。２０９は加算器であって、上述したｎ個の複素乗算器の出力を全て加算するものである。
【００２３】
２１０は電力化回路であって、加算器２０９の複素出力を相関電力に変換して出力する。２１１はメモリであって、所定の信号系列を探索する時間区間にわたって電力化回路２１０から出力される相関電力値を記憶する。
【００２４】
２１２は移動比較出力回路であって、メモリ２１１内にある探索位置からｎシンボルおきに自己相関特性に優れたｎシンボル長の信号の繰り返し回数分だけ相関電力を取り出して最小の相関電力を出力する。
【００２５】
２１３は最大値検出回路であって、移動比較出力回路２１２から出力される最小相関電力を所定の信号系列を探索する時間区間内で比較し、最大の相関電力を検出して最大の相関電力を検出した位置を所定の信号系列の受信タイミングとするものである。
【００２６】
次に、相関検出器の全体動作を図１〜図３を用いて説明する。
ここで、従来の相関検出回路では、検出対象の信号系列がｍシンボル長のＭ系列であったのに対して、本発明の実施の形態の相関検出回路における検出対象の信号系列Ｂxは０と１からなる自己相関特性に優れたｎシンボル長の信号をａ回繰り返した系列Ａx（ｘ＝１，２，…，ａｎ）が次の信号点にマッピングされたものである。
【００２７】
Ｂx＝１／√２＋ｊ／√２    （Ａx＝０）
Ｂx＝−１／√２−ｊ／√２  （Ａx＝１）
【００２８】
また、Ｂxはｋシンボル周期で受信されることが予め分かっており、ｋシンボル区間に渡ってＢxを探索するものとする。
【００２９】
まず、ｎ個からなるフリップフロップにシンボル周期のクロックが同時に入力され、サンプルタイミングＳにおける受信複素信号Ｒsが第１のフリップフロップ２０１に格納されるのと同時に、第１のフリップフロップ２０１に１クロック前から保持されていたデータＲs-1が第２のフリップフロップ２０２に転送され、以下同様にして第２のフリップフロップ２０２のデータＲs-2が第３のフリップフロップ２０３に、第ｎ−１のフリップフロップのデータＲs-n+1が第ｎのフリップフロップ２０４に転送される。
【００３０】
次に、第１のフリップフロップ２０１の出力Ｆ1＝Ｒsは第１の複素乗算器２０５で係数Ｃ1と複素乗算される。同様にして、第２のフリップフロップ２０２の出力Ｆ2＝Ｒs-1は第２の複素乗算器２０６で係数Ｃ2と複素乗算され、第３のフリップフロップ２０３の出力Ｆ3＝Ｒs-2は第３の複素乗算器２０７で係数Ｃ3と複素乗算され、第ｎのフリップフロップ２０４の出力Ｆn＝Ｒs-n+1は第ｎの複素乗算器２０８で係数Ｃnと複素乗算される。ここで、係数ＣxはＢxを時系列で逆にして、複素共役をとったもので、次式のようになる。
【００３１】
Ｃx＝Ｂ*n-x+1（ｘ＝１，２，…，ｎ）
【００３２】
その後、上述したｎ個の複素乗算器の乗算結果を加算器２０９で加算し、更に電力化回路２１０でサンプルタイミングＳにおける受信電力Ｐsに変換する。
【００３３】
Ｐs＝｜ΣＦx・Ｃx｜2
ここで、サンプルタイミングＳにおいて、
Ｆx＝ｒ・ｅjθ・Ｂn-x+1（ｘ＝１，２，…，ｎ）
【００３４】
つまり、Ｂxの先頭からｎシンボルが振幅ｒ、位相回転θで受信され、ｎ個のフリップフロップに自己相関特性に優れたｎシンボル長の信号が全て格納されたときの受信電力Ｐsは次式で与えられる。
【００３５】
Ｐs＝｜ΣＦx・Ｃx｜2＝｜Σｒ・ｅjθ・Ｂn-x+1・Ｂ*n-x+1｜2
＝ｒ2・ｎ2
【００３６】
ここで、加算はｘ＝１〜ｎについて行われる。
このように受信信号系列が自己相関特性に優れたｎシンボル長の信号と一致すると大きな相関電力が得られる。また、Ｂxはｎシンボル長の信号をａ回繰り返したものであるから、サンプルタイミングＳ＋ｎにおける受信電力Ｐs+n、サンプルタイミングＳ＋２ｎにおける受信電力Ｐs+2n、サンプルタイミングＳ＋ａ（ｎ−１）における受信電力Ｐs+a(n-1)も同様にｒ2・ｎ2となる。
【００３７】
以上の操作をｋシンボルにわたって実施した結果、図２のように電力化回路２１０から出力される相関電力には、鋭い相関ピークがｎシンボル間隔でａ回現れる。従って、ｋシンボルの探索時間区間における最大の相関電力値を検出するだけでは、Ｂxの受信タイミングを特定することができない。
【００３８】
そこで、ｋシンボルの探索時間区間で算出した相関電力値をメモリ２１１に全て格納した後、移動比較出力回路２１２はメモリ２１１に書かれた相関電力値の最初を０シンボル目として、ｙシンボル目、｛ｙ＋ｎ mod ｋ｝シンボル目、｛ｙ＋２ｎ mod ｋ｝シンボル目、…、[ｙ＋（ａ−１）ｎ mod ｋ]シンボル目の合計ａ個の相関電力値を取り出し、前記ａ個の相関電力値の中で最小の相関電力値を検出して出力する。ここで、０≦ｙ＜ｋである。
【００３９】
この処理により、前記ａ個の相関電力値に自己相関特性に優れたｎシンボル長の信号との相関が小さい相関電力値が１つでも含まれていると、移動比較出力回路２１２の出力は小さい値となる。従って、ｙ＝０、１，２，…，ｋ−１について移動比較出力回路２１２が出力した結果は、図３に示すように、先頭のｎシンボル長の信号の受信タイミングでのみ大きな相関電力値が現れる。
【００４０】
最後に、最大値検出回路２１３において、ｋシンボルにわたって、移動比較出力回路２１２が出力した相関電力値の最大値を検出し、最大値の検出位置からＢxの受信タイミングを得ることができる。
【００４１】
本発明の相関検出回路において、検出対象となる信号系列がシンボル長ｎの信号をａ回繰り返したものとし、その全シンボル長ａ×ｎが従来の相関検出回路で検出対象となる信号系列のシンボル長ｍに等しいとすると、本発明の相関検出回路のタップ及び複素乗算器の個数が従来の１／ａに縮小される他、加算器のサイズが従来の１／（ａ2）となるから、ハード規模の縮小効果が非常に大きくなり、それに伴って、消費電力も小さくなる。一方、本発明の相関検出回路は図４に示した従来の相関検出回路にメモリ２１１と移動比較出力回路２１２が追加されているが、フィルタ部分と比較してハード規模及び消費電力は十分に小さくてよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態における相関検出回路を示す回路図である。
【図２】本発明の実施の形態における相関電力値を示す図である。
【図３】本発明の実施の形態における相関検出回路の移動比較出力を示す図である。
【図４】従来の相関検出回路を示す回路図である。
【図５】従来の相関検出回路の相関電力値を示す図である。
【符号の説明】
【００４３】
２０１〜２０４  フリップフロップ、２０５〜２０８  複素乗算器、２０９  加算器、２１０  電力化回路、２１１  メモリ、２１２  移動比較出力回路、２１３  最大値検出回路。
【図１】
2006254259.tif 000003
【図２】
2006254259.tif 000004
【図３】
2006254259.tif 000005
【図４】
2006254259.tif 000006
【図５】
2006254259.tif 000007