(57)【要約】【課題】  消費電力を低減することのできる駆動回路を提供する。【解決手段】  半導体基板と、半導体基板に形成されたウエルと、ウエルに行列状に配置され、入射光を光電変換した電荷を蓄積する電荷蓄積領域と、ウエル内に電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する複数の垂直転送チャネルと、その上方に形成された垂直転送電極と、垂直転送チャネルの列方向端部に形成され、垂直転送チャネルを転送された電荷を一旦蓄積するラインメモリ部と、ラインメモリ部から転送される電荷を水平方向に転送する水平ＣＣＤ部とを備える固体撮像素子のラインメモリ部及び水平ＣＣＤ部を駆動するための駆動回路であって、ラインメモリ部から水平ＣＣＤ部への電荷の転送を、第１の差の２つの電圧を含む駆動信号で行い、水平ＣＣＤ部における電荷の転送を、第１の差より小さい第２の差の２つの電圧を含む駆動信号で行う駆動回路を提供する。【選択図】            図６
2006180281.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された第１導電型のウエルと、
前記ウエルに行列状に配置され、入射光を光電変換した電荷を蓄積する、前記第１導電型とは逆導電型の第２導電型の電荷蓄積領域と、
前記ウエル内に前記電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する前記第２導電型の複数の垂直転送チャネルと、
前記垂直転送チャネルの上方に形成され、前記垂直転送チャネル、及び前記電荷蓄積領域と前記垂直転送チャネルとの間のウエル表面領域のポテンシャルを制御することによって、前記電荷蓄積領域に蓄積された電荷を、前記垂直転送チャネルに読み出し、読み出された電荷を前記垂直転送チャネルの前記列方向に転送する垂直転送電極と、
前記垂直転送チャネルの前記列方向端部に形成され、前記垂直転送チャネルを転送された電荷を一旦蓄積するラインメモリ部と、
前記ラインメモリ部から転送される電荷を水平方向に転送する水平ＣＣＤ部と
を備える固体撮像素子の前記ラインメモリ部及び前記水平ＣＣＤ部を駆動するための駆動回路であって、
前記ラインメモリ部から前記水平ＣＣＤ部への電荷の転送を、第１の差の２つの電圧を含む駆動信号で行い、
前記水平ＣＣＤ部における電荷の転送を、前記第１の差より小さい第２の差の２つの電圧を含む駆動信号で行う駆動回路。
【請求項２】
前記第２の差の２つの電圧が、第１の電圧、及び、前記第１の電圧より大きい第２の電圧であり、前記第１の差の２つの電圧が、前記第１の電圧、及び、前記第２の電圧より大きい第３の電圧である請求項１に記載の駆動回路。
【請求項３】
入力側が、前記第２の電圧を出力する第１の電源に接続された第１の逆流防止手段と、
前記第１の逆流防止手段の出力側に第１のノードを定めるとき、一方の端子が前記第１のノードに接続され、他方の端子が接地された第１の容量手段と、
一方の端子が第２の電源に接続され、他方の端子が接地された第２の容量手段と、
前記第２の容量手段の、前記第２の電源と接続された端子側に第２のノードを定めるとき、前記第１及び第２のノード間に設けられたスイッチと、
前記第１のノードに接続され、電荷の転送を行うための駆動信号を前記固体撮像素子に送出する第１のドライバ回路であって、前記第１のノードの電圧を駆動信号の一部として前記固体撮像素子に送出する第１のドライバ回路と
を含み、
前記スイッチをオンしたとき、前記第１のノードの電圧が前記第３の電圧となる請求項２に記載の駆動回路。
【請求項４】
入力側が、前記第２の電圧を出力する第３の電源に接続された第２の逆流防止手段と、
前記第２の逆流防止手段の出力側に第３のノードを定めるとき、一方の端子が前記第３のノードに接続され、他方の端子が接地された第３の容量手段と、
異なる２つの電圧レベルを切り換えて出力するクロック発生手段と、
一方の端子が前記クロック発生手段の出力端子に接続され、他方の端子が前記第３のノードに接続された第４の容量手段と、
前記第３のノードに接続され、電荷の転送を行うための駆動信号を前記固体撮像素子に送出する第２のドライバ回路であって、前記第３のノードの電圧を駆動信号の一部として前記固体撮像素子に送出する第２のドライバ回路と
を含み、
前記クロック発生手段の出力が一方の電圧レベルから他方の電圧レベルに切り換わったときに、前記第３のノードの電圧が前記第３の電圧となる請求項２に記載の駆動回路。
【請求項５】
前記第２の電圧を発生する第４の電源、及び前記第３の電圧を発生する第５の電源に接続され、電荷の転送を行うための駆動信号を前記固体撮像素子に送出する第３のドライバ回路を含む請求項２に記載の駆動回路。
【請求項６】
前記第１の電圧が０Ｖである請求項２〜５のいずれか１項に記載の駆動回路。
【請求項７】
半導体基板と、前記半導体基板に形成された第１導電型のウエルと、前記ウエルに行列状に配置され、入射光を光電変換した電荷を蓄積する、前記第１導電型とは逆導電型の第２導電型の電荷蓄積領域と、前記ウエル内に前記電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する前記第２導電型の複数の垂直転送チャネルと、前記垂直転送チャネルの上方に形成され、前記垂直転送チャネル、及び前記電荷蓄積領域と前記垂直転送チャネルとの間のウエル表面領域のポテンシャルを制御することによって、前記電荷蓄積領域に蓄積された電荷を、前記垂直転送チャネルに読み出し、読み出された電荷を前記垂直転送チャネルの前記列方向に転送する垂直転送電極と、前記垂直転送チャネルの前記列方向端部に形成され、前記垂直転送チャネルを転送された電荷を一旦蓄積するラインメモリ部と、前記ラインメモリ部から転送される電荷を水平方向に転送する水平ＣＣＤ部とを備える固体撮像素子の駆動方法であって、
第１の差の２つの電圧を含む駆動信号を用いて、前記ラインメモリ部から前記水平ＣＣＤ部へ電荷を転送する工程と、
前記第１の差よりも小さい第２の差の２つの電圧を含む駆動信号を用いて、前記水平ＣＣＤ部において電荷を転送する工程と
を有する固体撮像素子の駆動方法。
【請求項８】
前記第２の差の２つの電圧が、第１の電圧、及び、前記第１の電圧より大きい第２の電圧であり、前記第１の差の２つの電圧が、前記第１の電圧、及び、前記第２の電圧より大きい第３の電圧である請求項７に記載の固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路及び固体撮像素子の駆動方法に関する。
【背景技術】
【０００２】
図１７は、従来技術を説明するための、固体撮像素子の一部の概略的な平面図である。
【０００３】
垂直電荷転送素子２１の各々と水平電荷転送素子２３との間に、ＣＣＤ（Charge Coupled Device）ラインメモリ部２２を設けて、垂直電荷転送素子２１から水平電荷転送素子２３への選択的な電荷転送を可能とするとともに、水平電荷転送素子２３に沿って掃出ドレイン２４を設けて、垂直電荷転送素子２１から水平電荷転送素子２３を介して掃出ドレイン２４へ選択的に電荷を排出することを可能にする技術が開示されている。この技術によると、垂直画素数及び水平画素数の両方が間引かれた画像データを得ることができ、容易に良好な再生画像を得ることが可能となる。（たとえば、特許文献１参照。）
図１８は、ラインメモリ部を有する固体撮像装置において、水平転送電極を駆動する（水平転送電極に駆動信号（転送電圧）を供給する）駆動回路（Horizontal Driver, HDRV）に電力を供給する、従来の電源装置を示す概略的なブロック図である。
【０００４】
電源装置は、バッテリ９５、ＶＤＤレギュレータ９６、１．５倍昇圧チャージポンプ回路９７、及びＶＨＤレギュレータ９８を含んで構成される。
【０００５】
バッテリ９５は、たとえばリチウムイオン電池等の充電電池で、ＶＤＤレギュレータ９６に、＋３．２Ｖ〜＋４．３Ｖのバッテリ電圧ＶＢＡＴを供給する。バッテリ電圧ＶＢＡＴは、バッテリ９５の充電状態及び負荷電流の状態によって変化する。
【０００６】
ＶＤＤレギュレータ９６は、シリーズレギュレータであり、バッテリ９５からバッテリ電圧ＶＢＡＴの供給を受けて、ＶＢＡＴの電圧レベルや出力負荷電流の状態によらず、一定の電圧（たとえば＋２．９Ｖ）になるように制御された電圧ＶＤＤを、１．５倍昇圧チャージポンプ回路９７に供給する。
【０００７】
１．５倍昇圧チャージポンプ回路９７は、スイッチトキャパシタを用いた昇圧用のチャージポンプ回路であり、ＶＤＤレギュレータ９６からＶＤＤの供給を受けて、ＶＤＤの電圧を１．５倍したＶＨＤ０（約＋４．３５Ｖ）をＶＨＤレギュレータ９８に供給する。
【０００８】
ＶＨＤレギュレータ９８は、シリーズレギュレータで、１．５倍昇圧チャージポンプ回路９７の出力ＶＨＤ０の供給を受けて、ＶＨＤ０の電圧レベルや出力負荷電流の状態によらず、一定の電圧（たとえば＋３．３Ｖ）になるように制御された電圧ＶＨＤを駆動回路ＨＤＲＶに供給する。
【０００９】
駆動回路ＨＤＲＶは、水平転送電極を駆動する集積回路(IntegratedCircuit, IC)で、ＶＨＤレギュレータ９８から電圧ＶＨＤの供給を受ける。駆動回路ＨＤＲＶは、ラインメモリ部から水平転送チャネルへの電荷転送、水平転送チャネルから掃出ドレインへの電荷転送、及び水平転送チャネルから出力部に向けての電荷転送を行う。
【００１０】
図１９は、従来の駆動回路ＨＤＲＶ及び電源装置の一部を示す等価回路図である。
【００１１】
駆動回路ＨＤＲＶは、たとえば複数の２値ドライバ回路９９を含んで構成される。各２値ドライバ９９は、電源装置のＶＨＤレギュレータ９８に接続されている。
【００１２】
図２０は、２値ドライバ回路を示す等価回路図である。
【００１３】
２値ドライバ回路は、ドレインが接続された相補型ＭＯＳトランジスタ１００ａ、１００ｂを含む。ｐチャンネルＭＯＳトランジスタ１００ａのソースは、ＶＨＤレギュレータ９８に接続され、電圧ＶＨＤ（＋３．３Ｖ）が印加される。ｎチャンネルＭＯＳトランジスタ１００ｂのソースは接地される。
【００１４】
トランジスタ１００ａ、１００ｂは、スイッチとして作用する。入力端子Ｈｎ_ｉには、タイミングジェネレータ(TimingGenerator, TG)から、同期信号が入力され、反転された入力信号は、トランジスタ１００ａ、１００ｂのゲートに印加される。これによって、いずれか一方のみのトランジスタがオンする。
【００１５】
２値ドライバ回路は、水平転送電極を駆動する駆動信号（転送電圧、ΦＨ１及びΦＨ２）として、Ｈｎ（ｎ＝１，２）から、同期信号に応じて、ＶＨＤ（＋３．３Ｖ）及びＧＮＤ（０Ｖ）の２種類の電圧を出力する。
【００１６】
図２１は、駆動回路ＨＤＲＶへの入力信号ΦＨ１_ｉ及びΦＨ２_ｉ、ラインメモリ部への入力制御信号ΦＬＭ、及び、駆動回路ＨＤＲＶからの出力信号（水平駆動信号）ΦＨ１及びΦＨ２を示すタイミングチャートの一例を示す。
【００１７】
図中の時刻ｔ１〜ｔ２において、ΦＨ１がハイレベルとなることにより、ラインメモリ部に隣接する水平転送チャネルのポテンシャルが下がる。またΦＬＭがハイレベルからローレベルへと変化することで、ラインメモリ部のポテンシャルが上がり、ラインメモリ部から水平転送チャネルへ電荷の転送が行われる。
【００１８】
駆動回路ＨＤＲＶからの出力信号（水平駆動信号）ΦＨ１、ΦＨ２、及びラインメモリ部への入力制御信号ΦＬＭは、すべてローレベル（０Ｖ）とハイレベル（＋３．３Ｖ）の２つの電圧間で振幅（同一振幅）する信号である。同一振幅の信号で転送電極を駆動することで、ラインメモリ部から水平転送チャネルに電荷転送を行うときにポテンシャルマージンを確保することができる。
【００１９】
時刻ｔ２以降においては、水平転送チャネルに送出された信号電荷を、出力部に向けて転送する。この場合も、出力信号（水平駆動信号）ΦＨ１、ΦＨ２は、ローレベル（０Ｖ）とハイレベル（＋３．３Ｖ）の２つの電圧間で振幅する。ΦＨ１とΦＨ２が反転することにより、電荷は一段分転送される。なお、ΦＨ１とΦＨ２とは逆相の信号である。
【００２０】
ここで、出力信号（水平駆動信号）ΦＨ１、ΦＨ２を、たとえば０Ｖと＋２．９Ｖの２つの電圧間で振幅させることによっても、水平転送チャネル内の信号電荷を出力部に向けて転送することは可能である。
【００２１】
振幅がたとえば３．３Ｖの電圧（０Ｖ及び＋３．３Ｖの電圧）を用いるのは、前述のように、ラインメモリ部から水平転送チャネルへ電荷転送を行うときのポテンシャルマージンの確保に必要なためであり、出力部への転送に必要なわけではない。
【００２２】
しかしながら、出力信号（水平駆動信号）ΦＨ１、ΦＨ２の振幅が大きいと、消費される電力も大きくなる。消費電力が増大すると、電池の消耗が激しくなる。
【００２３】
【特許文献１】特開２００２−１１２１２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
本発明の目的は、消費電力を低減することのできる駆動回路を提供することである。
【００２５】
また、本発明の他の目的は、消費電力を低減することのできる固体撮像素子の駆動方法を提供することである。
【課題を解決するための手段】
【００２６】
本発明の一観点によれば、半導体基板と、前記半導体基板に形成された第１導電型のウエルと、前記ウエルに行列状に配置され、入射光を光電変換した電荷を蓄積する、前記第１導電型とは逆導電型の第２導電型の電荷蓄積領域と、前記ウエル内に前記電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する前記第２導電型の複数の垂直転送チャネルと、前記垂直転送チャネルの上方に形成され、前記垂直転送チャネル、及び前記電荷蓄積領域と前記垂直転送チャネルとの間のウエル表面領域のポテンシャルを制御することによって、前記電荷蓄積領域に蓄積された電荷を、前記垂直転送チャネルに読み出し、読み出された電荷を前記垂直転送チャネルの前記列方向に転送する垂直転送電極と、前記垂直転送チャネルの前記列方向端部に形成され、前記垂直転送チャネルを転送された電荷を一旦蓄積するラインメモリ部と、前記ラインメモリ部から転送される電荷を水平方向に転送する水平ＣＣＤ部とを備える固体撮像素子の前記ラインメモリ部及び前記水平ＣＣＤ部を駆動するための駆動回路であって、前記ラインメモリ部から前記水平ＣＣＤ部への電荷の転送を、第１の差の２つの電圧を含む駆動信号で行い、前記水平ＣＣＤ部における電荷の転送を、前記第１の差より小さい第２の差の２つの電圧を含む駆動信号で行う駆動回路が提供される。
【００２７】
この駆動回路を用いると、ラインメモリ部から水平転送チャネルに電荷を転送するときに印加する駆動信号（転送電圧）の振幅よりも小さい振幅の駆動信号（転送電圧）を印加して水平転送チャネル内の電荷転送を行うため、消費電力を低減することができる。
【００２８】
また、本発明の他の観点によれば、半導体基板と、前記半導体基板に形成された第１導電型のウエルと、前記ウエルに行列状に配置され、入射光を光電変換した電荷を蓄積する、前記第１導電型とは逆導電型の第２導電型の電荷蓄積領域と、前記ウエル内に前記電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する前記第２導電型の複数の垂直転送チャネルと、前記垂直転送チャネルの上方に形成され、前記垂直転送チャネル、及び前記電荷蓄積領域と前記垂直転送チャネルとの間のウエル表面領域のポテンシャルを制御することによって、前記電荷蓄積領域に蓄積された電荷を、前記垂直転送チャネルに読み出し、読み出された電荷を前記垂直転送チャネルの前記列方向に転送する垂直転送電極と、前記垂直転送チャネルの前記列方向端部に形成され、前記垂直転送チャネルを転送された電荷を一旦蓄積するラインメモリ部と、前記ラインメモリ部から転送される電荷を水平方向に転送する水平ＣＣＤ部とを備える固体撮像素子の駆動方法であって、第１の差の２つの電圧を含む駆動信号を用いて、前記ラインメモリ部から前記水平ＣＣＤ部へ電荷を転送する工程と、前記第１の差よりも小さい第２の差の２つの電圧を含む駆動信号を用いて、前記水平ＣＣＤ部において電荷を転送する工程とを有する固体撮像素子の駆動方法が提供される。
【００２９】
この固体撮像素子の駆動方法によれば、ラインメモリ部から水平転送チャネルに電荷を転送するときに印加する駆動信号（転送電圧）の振幅よりも小さい振幅の駆動信号（転送電圧）を印加して水平転送チャネル内の電荷転送を行うため、消費電力を低減することができる。
【発明の効果】
【００３０】
消費電力を低減することのできる駆動回路を提供することができる。
【００３１】
また、消費電力を低減することのできる固体撮像素子の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００３２】
図１は、実施例による固体撮像装置の概略的な構成を示すブロック図である。実施例による固体撮像装置は、固体撮像素子５１、ＡＦＥ（Analog Front End Processor）５２、ＤＳＰ(Digital Signal Processor)５３、タイミングジェネレータ(TimingGenerator, TG)５４、ＶＤＲＶ(Vertical Driver, 垂直転送電極駆動ドライバ)５５ａ、ＨＤＲＶ(Horizontal Driver,水平転送電極駆動ドライバ)５５ｂ、及び電源装置５６を含んで構成される。
【００３３】
固体撮像素子５１は、入射光量に応じて信号電荷を発生させる光電変換素子（発生した信号電荷を蓄積する電荷蓄積領域）、光電変換素子において発生した信号電荷を転送するための垂直転送チャネル、垂直転送電極、水平転送チャネル、及び水平転送電極を備える。
【００３４】
ＡＦＥ５２は、固体撮像素子５１から出力されたアナログの画像信号を、基準電位部分と信号電位部分との２箇所で相関二重サンプリングし、差分に適切なゲインをかけてＡ／Ｄ(Analog to Digital)変換してデジタルの画像信号として出力する。
【００３５】
ＤＳＰ５３は、ＡＦＥ５２から出力されるデジタルの画像信号に対して、認識処理、データ圧縮、ネットワークコントロール等の各種処理を行って画像データを出力する
タイミングジェネレータ５４は、ＡＦＥ５２、ＤＳＰ５３、ＶＤＲＶ５５ａ、及び、ＨＤＲＶ５５ｂに対して同期信号（タイミングパルス）を出力する。
【００３６】
ＶＤＲＶ５５ａは、固体撮像素子５１の垂直転送電極を駆動するための集積回路(Integrated Circuit, IC)である。
【００３７】
ＨＤＲＶ５５ｂは、固体撮像素子５１の水平転送電極を駆動するための集積回路(IC)である。
【００３８】
電源装置５６は、ＶＤＲＶ５５ａ及びＨＤＲＶ５５ｂに電力を供給する。
【００３９】
図２（Ａ）及び（Ｂ）は、固体撮像素子の構成を示す概略的な平面図である。
【００４０】
図２（Ａ）は、インターライン型の固体撮像素子の概略的な構成を示す。
【００４１】
固体撮像素子は、たとえば行列状に配置された複数の感光部６２、感光部６２の各列に近接して形成された複数の垂直ＣＣＤ部６４、複数の垂直ＣＣＤ部６４に、ラインメモリ部６５を介して、電気的に結合された水平ＣＣＤ部６６、及び水平ＣＣＤ部６６の端部に設けられ、水平ＣＣＤ部６６からの出力電荷信号を電圧に変換して出力する出力部６７を含んで構成される。なお、本図は、感光部６２等の形成された半導体基板を、その法線方向（上方）から見た図である。
【００４２】
感光部６２は、感光素子、たとえばフォトダイオード及び読み出しゲートを含んで構成される。フォトダイオードは、入射した光量に応じて信号電荷を発生、蓄積する。蓄積された信号電荷の垂直ＣＣＤ部６４（垂直転送チャネル）への読み出しは、読み出しゲートに印加される電圧により制御される。垂直ＣＣＤ部６４に読み出された信号電荷は、全体として垂直ＣＣＤ部６４内（垂直転送チャネル）を、水平ＣＣＤ部６６に向かう方向（垂直方向、列方向）に転送される。垂直ＣＣＤ部６４の末端（列方向端部）まで転送された信号電荷は、一旦ラインメモリ部６５に蓄積された後、水平ＣＣＤ部６６に転送される。その後、水平ＣＣＤ部６６（水平転送チャネル）内を全体として水平方向（水平方向、行方向）に転送され、出力部６７で電荷・電圧変換されて外部に取り出される。
【００４３】
感光部６２から垂直ＣＣＤ部６４（垂直転送チャネル）への電荷読み出し、及び、垂直ＣＣＤ部６４（垂直転送チャネル）内の電荷の転送は、固体撮像素子の垂直転送電極を駆動することにより行われる。また、水平ＣＣＤ部６６（水平転送チャネル）内の電荷転送は、固体撮像素子の水平転送電極を駆動することにより行われる。
【００４４】
なお、感光部６２の配列は、図２（Ａ）に示したような行方向及び列方向にそれぞれ一定ピッチで正方（テトラゴナル）行列的に配列される場合の他、行方向及び列方向に１つおきにたとえば１／２ピッチずつ位置をずらして配列されるハニカム配列がある。ハニカム配列では、第１の正方行列的に配列された感光部６２と、その格子間位置に第２の正方行列的に配列された感光部６２とを含む。
【００４５】
図２（Ｂ）は、ハニカム配列された固体撮像素子の概略的な構成を示す。ハニカム配列とは、第１の正方行列的に配列された感光部６２と、その格子間位置に第２の正方行列的に配列された感光部６２とからなる感光部６２の配列のことをいう。垂直ＣＣＤ部６４（垂直転送チャネル）は感光部６２の間を蛇行するように形成される。なお、ハニカム配列とはいっても、この構成における感光部６２は多くの場合、八角形状である。
【００４６】
図３は、固体撮像素子の受光部の一部の概略を示す断面図である。
【００４７】
たとえばｎ型のシリコン基板である半導体基板８１に形成されたｐ型のウエル層８２に、ｎ型の不純物添加領域で構成される光電変換素子７１（電荷蓄積領域）とその上方のｐ+型の埋め込み領域７１ａ、それらに近接するｎ型領域の垂直転送チャネル７３、及び光電変換素子７１と垂直転送チャネル７３の間にｐ型の読み出しゲート７２が形成されている。垂直転送チャネル７３上方には絶縁膜７４を介して、垂直転送電極７５が形成されている。隣り合う光電変換素子７１列間にはｐ型のチャネルストップ領域７６が形成されている。
【００４８】
チャネルストップ領域７６は、光電変換素子７１、垂直転送チャネル７３等の電気的な分離を行うための領域である。絶縁膜７４は、半導体基板８１表面上に、たとえば熱酸化により形成された酸化シリコン膜を含む。垂直転送電極７５は、たとえばポリシリコンで形成される第１層垂直転送電極及び第２層垂直転送電極を含む。これらはアモルファスシリコンで形成することも可能である。垂直転送電極７５は、それに印加される電圧（駆動信号）で、垂直転送チャネル７３のポテンシャルを制御することによって、電荷の垂直転送チャネル７３内の転送を行う。また、読み出しゲート７２上方の垂直転送電極７５は印加電圧（駆動信号）で、読み出しゲート７２のポテンシャルを制御することによって、入射光量に応じて光電変換素子７１で生成、蓄積された電荷を、読み出しゲート７２から垂直転送チャネル７３に読み出す役割も果たす。垂直転送電極７５上には、たとえばポリシリコンの熱酸化により得られる絶縁性のシリコン酸化膜７７が形成されている。垂直転送チャネル７３、及びその上方の絶縁膜７４、垂直転送電極７５を含んで、垂直ＣＣＤ部６４は構成される。
【００４９】
垂直転送電極７５上方には、絶縁性の酸化シリコン膜７７を介して、たとえばタングステンにより遮光膜７９が形成されている。遮光膜７９には、光電変換素子７１の上方に開口部７９ａが形成されている。遮光膜７９上には、窒化シリコン膜７８が形成されている。
【００５０】
遮光膜７９は、上述のように各光電変換素子７１上方に開口部７９ａを有し、受光部に入射する光が光電変換素子７１以外の領域に入射するのを防止する。
【００５１】
遮光膜７９上方には、たとえばＢＰＳＧ(Boro-Phospho SilicateGlass)でつくられた平坦化層８３ａが形成され、その平坦な表面上に、たとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色のカラーフィルタ層８４が形成される。その上を平坦化するために、更に平坦化層８３ｂが形成される。平坦な表面を有する平坦化層８３ｂ上には、たとえばマイクロレンズ用のフォトレジストパタンを溶融、固化してマイクロレンズ８５が形成される。マイクロレンズ８５は、各光電変換素子７１の上方に、たとえば微小な半球状の凸レンズが配列されたものである。マイクロレンズ８５は入射光を光電変換素子７１に集光する。１つのマイクロレンズ８５で集束される光は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色のカラーフィルタ層８４を通して１つの光電変換素子７１に入射する。したがって、複数の光電変換素子は、それぞれ上方に形成された赤（Ｒ）のカラーフィルタ層８４を透過した光が入射する光電変換素子、緑（Ｇ）のカラーフィルタ層８４を透過した光が入射する光電変換素子、青（Ｂ）のカラーフィルタ層８４を透過した光が入射する光電変換素子の３種類の光電変換素子を含む。
【００５２】
図４（Ａ）は、ラインメモリ部６５から掃出ドレイン３６にかけての領域を示す概略的な平面図であり、図４（Ｂ）は、水平ＣＣＤ部６６のスミア電荷排出構造を示す概略的な断面図である。
【００５３】
水平ＣＣＤ部６６は、水平方向（図の左右方向）に延在する水平転送チャネル３５、及び、水平転送チャネル３５上方に形成された多数組の水平転送電極（第１層水平転送電極３７ａ及び第２層水平転送電極３７ｂ）を含む。
【００５４】
掃出ドレイン３６（スミア電荷排出構造）は、水平ＣＣＤ部６６の垂直ＣＣＤ部６４とは反対側に形成される。
【００５５】
垂直転送電極（第１層垂直転送電極７５ａ及び第２層垂直転送電極７５ｂ）の駆動により、垂直転送チャネル７３を転送されてきたスミア電荷は、ラインメモリ部６５を経て、水平転送チャネル３５に転送される。その後、ドレイン３６に排出される。
【００５６】
図４（Ｂ）を参照して、スミア電荷排出構造の概略を説明する。
【００５７】
ｎ型の半導体基板８１の表面側にはｐ型のウエル層３４が形成され、ウエル層３４に、ｎ型の水平転送チャネル３５と、ｎ＋型のドレイン３６とが形成される。ウエル層３４の表面には絶縁膜７４が設けられ、絶縁膜７４を介して、水平転送チャネル３５の上方に、第２層水平転送電極３７ｂが形成されている。水平転送チャネル３５とドレイン３６との間のウエル層３４の上方に、スミア電荷排出用の制御電極３８が設けられる。
【００５８】
図中の第２層水平転送電極３７ｂの下方の水平転送チャネル３５にスミア電荷が転送されてきたとき、制御電極３８に制御電圧が印加され、スミア電荷はドレイン３６に移され、排出される。
【００５９】
図５は、第１の実施例による固体撮像装置において、水平転送電極を駆動する（水平転送電極に駆動信号（転送電圧）を供給する）回路（ＨＤＲＶ）に電力を供給する電源装置を示す概略的なブロック図である。
【００６０】
電源装置は、バッテリ９５、ＶＤＤレギュレータ９６、１．５倍昇圧チャージポンプ回路９７、及び電圧調整回路１２０を含んで構成される。
【００６１】
バッテリ９５は、ＶＤＤレギュレータ９６に＋３．２Ｖ〜＋４．３Ｖのバッテリ電圧ＶＢＡＴを供給する。
【００６２】
ＶＤＤレギュレータ９６は、ＶＢＡＴの電圧レベルや出力負荷電流の状態によらず、一定の電圧（たとえば＋２．９Ｖ）になるように制御された電圧ＶＤＤを、１．５倍昇圧チャージポンプ回路９７及び電圧調整回路１２０に供給する。
【００６３】
１．５倍昇圧チャージポンプ回路９７は、ＶＤＤの電圧を１．５倍した電圧ＶＨＤ０（約＋４．３５Ｖ）を生成し、電圧調整回路１２０に供給する。
【００６４】
電圧調整回路１２０は、出力電圧を駆動回路ＨＤＲＶに供給する。
【００６５】
駆動回路ＨＤＲＶは、水平転送電極を駆動する集積回路(IntegratedCircuit, IC)で、電圧調整回路１２０から電圧の供給を受け、ラインメモリ部から水平転送チャネルへの電荷転送、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の転送、及び水平転送チャネルから出力部に向けての電荷転送を行う。
【００６６】
図６は、第１の実施例による固体撮像装置に含まれる駆動回路ＨＤＲＶ、及び電源装置の一部を示す等価回路図である。
【００６７】
駆動回路ＨＤＲＶは、複数の２値ドライバ回路９９を含んで構成される。
【００６８】
各２値ドライバ回路９９は、電圧調整回路１２０に接続される。電圧調整回路１２０は、整流器１００、スイッチ１０３、レベルシフタ回路１１０、及びキャパシタＣ１、Ｃ２を含む。
【００６９】
整流器１００は、電流を逆流させない逆流防止手段であり、ノード１０１の電圧が電源９６の電圧よりも高くなったときに、ノード１０１から電源９６へ電流が流れることを防止する。この整流器１００は、順方向電圧の小さなダイオードで構成されるか、整流機能を有する回路などで構成される。キャパシタＣ１の一端はノード１０１に接続され、他端は接地される。各２値ドライバ９９は、ノード１０１に接続され、ノード１０１から電圧の供給を受ける。なお、説明の便宜のために、整流器１００の出力側（電源９６と接続されている側と反対側）にノード１０１を定めてある。
【００７０】
キャパシタＣ２は、一方の端子が電圧ＶＨＤ０（＋４．３５Ｖ）を出力する１．５倍昇圧チャージポンプ回路９７に接続され、他方の端子は接地される。キャパシタＣ２の接地されていない側に、ノード１０２を定める。
【００７１】
ノード１０１とノード１０２との間（キャパシタＣ１及びＣ２の接地されていない端子間）に、スイッチ１０３が設けられる。スイッチ１０３は、両ノード１０１、１０２間を接続（オン）／切断（オフ）する。
【００７２】
スイッチ１０３は、タイミングジェネレータ（ＴＧ）からの制御信号ΦＨＤによって制御され、ΦＨＤがローレベルのときにはオフで、ハイレベルになるとオンするようになされている。制御信号ΦＨＤの印加は、レベルシフタ回路１１０を介して行われる場合がある。なお、図７には、レベルシフタ回路１１０の一例を示してある。
【００７３】
スイッチ１０３を介して並列に接続されたキャパシタＣ１、Ｃ２により、電圧の平均化を行うことができる。キャパシタＣ２の電気容量は、キャパシタＣ１のそれの０．３６倍である。Ｃ１の電気容量は、たとえば２２μＦであり、Ｃ２の電気容量は、たとえば７．９２μＦである。
【００７４】
１．５倍昇圧チャージポンプ回路９７の出力電圧が＋４．３５Ｖであり、また、ＶＤＤレギュレータ９６の出力電圧が＋２．９Ｖであることから、キャパシタＣ１及びＣ２の電気容量を、上記のように定めることにより、駆動回路ＨＤＲＶに供給する電圧の１つ（スイッチ１０３をオンし、キャパシタＣ１及びＣ２間での電荷の移動が終了したときのノード１０１及び１０２の電位）を＋３．３Ｖとすることができる。
【００７５】
なお、上記の駆動回路ＨＤＲＶに供給する電圧の１つ（ｖ１とする。）は、以下の式より求めることができる。
【００７６】
４．３５×Ｃ２＋２．９×Ｃ１＝（Ｃ１＋Ｃ２）×ｖ１  ・・・（式１）
（式１）を解いて、ｖ１≒３．３Ｖ  を得る。
【００７７】
図８は、駆動回路ＨＤＲＶへの入力信号ΦＨ１_ｉ、ΦＨ２_ｉ、スイッチ１０３への制御信号ΦＨＤ、ノード１０２及び１０１の電圧、ラインメモリ部への制御信号ΦＬＭ、ＨＤＲＶからの出力信号（水平駆動信号）ΦＨ１、ΦＨ２、及びドレイン掃き出し信号ΦＤＳを示すタイミングチャートの一例を示す。
【００７８】
時刻ｔ０より前（ラインメモリ部から水平転送チャネルへ電荷を転送する前の段階）においては、タイミングジェネレータＴＧからの制御信号ΦＨＤはローレベル（０Ｖ）である。このためスイッチ１０３はオフして、ノード１０１と１０２とは電気的に分離される。ノード１０１の電位は＋２．９Ｖであり、ノード１０２の電位は＋４．３５Ｖである。
【００７９】
時刻ｔ０において、ΦＨＤをハイレベル（＋２．９Ｖ）とする。スイッチ１０３はオンして、ノード１０１と１０２とが電気的に接続される。キャパシタＣ１とＣ２との間で電荷の移動が起こり、（式１）を用いて計算したように、ノード１０１と１０２の電位は等しく、＋３．３Ｖになる。
【００８０】
時刻ｔ１〜ｔ３の部分を参照する。時刻ｔ２の直前において、ΦＨＤはローレベル（０Ｖ）となる。スイッチ１０３はオフして、ノード１０１と１０２とは電気的に分離される。
【００８１】
ノード１０１の電圧は＋３．３Ｖと、ＶＤＤレギュレータ９６の出力電圧である＋２．９Ｖよりも高くなるが、整流器１００により逆流はしない。また出力信号（水平駆動信号）ΦＨ１及びΦＨ２が振幅していない状態なので、ノード１０１の電位は、＋３．３Ｖに保持される。一方、ノード１０２の電位は、チャージポンプ回路９７の働きにより、徐々に上昇する。
【００８２】
時刻ｔ３〜ｔ４において、ラインメモリ部から水平転送チャネルへの信号電荷の転送、及び、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出を行う。
【００８３】
２値ドライバ９９への入力信号ΦＨ１_ｉ及びΦＨ２_ｉをそれぞれハイレベル、ローレベルとして、出力信号（水平駆動信号）ΦＨ１及びΦＨ２をハイレベル及びローレベルとする。こうすることで、ラインメモリ部に隣接する水平転送チャネルのポテンシャルが下がる。また、ラインメモリ部への制御信号ΦＬＭをハイレベル（＋３．３Ｖ）からローレベル（０Ｖ）とする。ラインメモリ部のポテンシャルが上がり、ラインメモリ部から水平転送チャネルへ電荷の転送が行われる。加えて、ドレイン掃き出し信号ΦＤＳをハイレベルとすることで、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出を行う。
【００８４】
出力信号（水平駆動信号）ΦＨ１及びΦＨ２のハイレベルはノード１０１の電圧であり、駆動開始時においては＋３．３Ｖである。ローレベルは０Ｖである。出力信号（水平駆動信号）ΦＨ１及びΦＨ２が変化すると、キャパシタＣ１の放電により、ノード１０１の電位はわずかずつ低下する。
【００８５】
時刻ｔ４以降においては、水平転送チャネル内の電荷を出力部に向けて転送する。出力信号（水平駆動信号）ΦＨ１及びΦＨ２は、ノード１０１の電圧と０Ｖとを交互に出力する。ΦＨ１とΦＨ２が反転するごとに、電荷は１段分転送される。なお、ΦＨ１とΦＨ２とは逆相である。
【００８６】
キャパシタＣ１からの放電電流が増加するため、ノード１０１の電位は低下していく。すなわち水平転送電極の駆動により消費される電力でノード１０１の電圧は降下する。しかし、ノード１０１の電圧は、＋２．９Ｖよりも小さくはならず、ＶＤＤレギュレータ９６によって＋２．９Ｖの一定電圧に制御される。
【００８７】
ノード１０２の電位は、キャパシタＣ２が１．５倍昇圧チャージポンプ回路９７で充電され続けることにより上昇し、次の時刻ｔ０までに、＋４．３５Ｖに戻る。すなわちＲＣ時定数で決まるレートで、ノード１０２の電位は復帰する。
【００８８】
上述のように、出力信号（水平駆動信号）の振幅を変えることのできる電源装置と駆動回路ＨＤＲＶを用い、ラインメモリ部から水平転送チャネルへの信号電荷の転送、及び、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出時には、出力信号（水平駆動信号）として＋３．３Ｖと０Ｖとを出力する。また、水平転送チャネル内を出力部に向けての電荷転送時には、出力信号（水平駆動信号）の振幅を徐々に小さくし、一定時間経過後には、＋２．９Ｖと０Ｖとを交互に出力する。
【００８９】
このため、ラインメモリ部から水平転送チャネルへの信号電荷の転送、及び、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出時には、ポテンシャルマージンを確保することができ、かつ、水平転送チャネルから出力部に向けての電荷転送時には、消費電力の低減をはかることができる。
【００９０】
図９は、第２の実施例による固体撮像装置において、水平転送電極を駆動する駆動回路（ＨＤＲＶ）に電力を供給する電源装置を示す概略的なブロック図である。
【００９１】
電源装置は、バッテリ９５、ＶＤＤレギュレータ９６、チャージポンプ回路１１７、及び電圧調整回路１２１を含んで構成される。
【００９２】
バッテリ９５は、ＶＤＤレギュレータ９６に＋３．２Ｖ〜＋４．３Ｖのバッテリ電圧ＶＢＡＴを供給する。
【００９３】
ＶＤＤレギュレータ９６は、ＶＢＡＴの電圧レベルや出力負荷電流の状態によらず、一定の電圧（たとえば＋２．９Ｖ）になるように制御された電圧ＶＤＤを、チャージポンプ回路１１７及び電圧調整回路１２１に供給する。
【００９４】
チャージポンプ回路１１７は、昇圧された電圧の一定量の電荷を、電圧調整回路１２１に供給する。
【００９５】
電圧調整回路１２１は、出力電圧を駆動回路ＨＤＲＶに供給する。
【００９６】
駆動回路ＨＤＲＶは、水平転送電極を駆動する集積回路(IntegratedCircuit, IC)で、電圧調整回路１２１から電圧の供給を受け、ラインメモリ部から水平転送チャネルへの電荷転送、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の転送、及び水平転送チャネル内を出力部に向けての電荷転送を行う。
【００９７】
図１０は、第２の実施例による固体撮像装置に含まれる駆動回路ＨＤＲＶ、及び電源装置の一部を示す等価回路図である。
【００９８】
駆動回路ＨＤＲＶは、複数の２値ドライバ回路９９を含んで構成される。
【００９９】
各２値ドライバ回路９９は、電圧調整回路１２１に接続される。電圧調整回路１２１は、整流器１００及びキャパシタＣ１を含む。
【０１００】
整流器１００は、電流を逆流させない逆流防止手段であり、ノード１０４の電圧が電源９６の電圧よりも高くなったときに、ノード１０４から電源９６へ電流が流れることを防止する。この整流器１００は、順方向電圧の小さなダイオードで構成されるか、整流機能を有する回路などで構成される。キャパシタＣ１の一端はノード１０４に接続され、他端は接地される。各２値ドライバ９９は、ノード１０４に接続され、ノード１０４から電圧の供給を受ける。なお、説明の便宜のために、整流器１００の出力側（電源９６と接続されている側と反対側）にノード１０４を定めてある。
【０１０１】
チャージポンプ回路１１７は、ノード１０４に接続される。チャージポンプ回路１１７は、クロック発生手段１０５及びキャパシタＣ３を含んで構成される。
【０１０２】
クロック発生手段１０５は、たとえば電圧ＶＤＤ（＋２．９Ｖ）を供給するＶＤＤレギュレータ９６を電源とするクロックドライバ（インバータ）であり、キャパシタＣ３の一方の端子に接続される。キャパシタＣ３の他方の端子は、ノード１０４に接続される。
【０１０３】
キャパシタＣ３の電気容量は、キャパシタＣ１のそれの０．１６倍である。Ｃ１の電気容量は、たとえば２２μＦであり、Ｃ３の電気容量は、たとえば３．５２μＦである。
【０１０４】
タイミングジェネレータＴＧからの制御信号ΦＵＰをクロック発生手段１０５に入力することで、チャージポンプ回路１１７は、ノード１０４の電圧を上昇させる。
【０１０５】
ΦＵＰの入力により、キャパシタＣ３のクロック発生手段１０５側端子の電圧は＋２．９Ｖとなる。また、ＶＤＤレギュレータ９６から整流器１００を介してノード１０４に与えられる電圧も＋２．９Ｖであることから、Ｃ１とＣ３の電気容量を、上記のように定めることにより、駆動回路ＨＤＲＶに供給する電圧（チャージポンプ回路１１７がキャパシタＣ３のノード１０４側端子の電圧を立ち上げ、キャパシタＣ１及びＣ３間での電荷の移動が終了したときのノード１０４の電位）を＋３．３Ｖとすることができる。
【０１０６】
なお、上記の駆動回路ＨＤＲＶに供給する電圧（ｖ２とする。）は、以下の式より求めることができる。
【０１０７】
２．９×（Ｃ１＋Ｃ３）＝ｖ２×Ｃ１＋（ｖ２−２．９）×Ｃ３  ・・・（式２）
（式２）を解いて、ｖ２＝３．３Ｖ  を得る。
【０１０８】
図１１は、駆動回路ＨＤＲＶへの入力信号ΦＨ１_ｉ、ΦＨ２_ｉ、クロック発生手段１０５へ入力される制御信号ΦＵＰ、ノード１０４の電圧、ラインメモリ部への制御信号ΦＬＭ、ＨＤＲＶからの出力信号（水平駆動信号）ΦＨ１、ΦＨ２、及びドレイン掃き出し信号ΦＤＳを示すタイミングチャートの一例を示す。
【０１０９】
時刻ｔ０（ラインメモリ部から水平転送チャネルへ電荷を転送する前の段階）においては、タイミングジェネレータＴＧからの制御信号ΦＵＰはローレベルである。チャージポンプ回路１１７によるノード１０４の電圧上昇は行われないため、ノード１０４の電位はＶＤＤレギュレータ９６によって決まり、＋２．９Ｖである。
【０１１０】
時刻ｔ０〜ｔ１において、ΦＵＰがハイレベルとなる。チャージポンプ回路１１７によりキャパシタＣ３のノード１０４側端子の電圧が立ち上がる。Ｃ１、Ｃ３間での電荷移動後、ノード１０４の電位が＋３．３Ｖとなる。
【０１１１】
時刻ｔ１〜ｔ２の部分を参照する。ノード１０４の電圧は＋３．３Ｖと、ＶＤＤレギュレータ９６の出力電圧である＋２．９Ｖよりも高くなるが、整流器１００により逆流はしない。また、駆動回路ＨＤＲＶからの出力信号（水平駆動信号）ΦＨ１、ΦＨ２が変化していないので、ノード１０４の電圧は＋３．３Ｖに保持される。
【０１１２】
時刻ｔ２〜ｔ３において、ラインメモリ部から水平転送チャネルへの信号電荷の転送、及び、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出を行う。
【０１１３】
２値ドライバ９９への入力信号ΦＨ１_ｉ及びΦＨ２_ｉをそれぞれハイレベル、ローレベルとして、出力信号（水平駆動信号）ΦＨ１及びΦＨ２をハイレベル（ノード１０４の電圧が＋３．３Ｖであるため、＋３．３Ｖ）及びローレベル（０Ｖ）とする。これによりラインメモリ部に隣接する水平転送チャネルのポテンシャルが下がる。また、ラインメモリ部への制御信号ΦＬＭをハイレベル（＋３．３Ｖ）からローレベル（０Ｖ）とする。ラインメモリ部のポテンシャルが上昇し、ラインメモリ部から水平転送チャネルへの電荷の転送が行われる。一方、ドレイン掃き出し信号ΦＤＳをハイレベルとすることで、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出を行う。
【０１１４】
時刻ｔ３〜ｔ５において、タイミングジェネレータＴＧからの制御信号ΦＵＰをローレベルとする。キャパシタＣ３のノード１０４側端子の電圧が立ち下がる。この結果、キャパシタＣ１、Ｃ３間で電荷の再移動が起こり、ノード１０４の電圧が＋２．９Ｖに戻る。厳密には、ｔ１〜ｔ３の期間で消費する電流分だけ電荷が失われるため、元の＋２．９Ｖより僅かに低い電圧となるが、この分の電荷はＶＤＤレギュレータ９６から供給されるため、速やかに＋２．９Ｖに復帰する。
【０１１５】
時刻ｔ５以降においては、水平転送チャネル内の電荷を出力部に向けて転送する。ノード１０４の電位は＋２．９Ｖであるため、駆動回路ＨＤＲＶからの出力信号（水平駆動信号）ΦＨ１、ΦＨ２は、ともに０Ｖと＋２．９Ｖとを交互に逆相で出力する。すなわち、水平転送電極は２．９Ｖの振幅の転送電圧で駆動される。
【０１１６】
第２の実施例においても、ラインメモリ部から水平転送チャネルへの信号電荷の転送、及び、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出時には、出力信号（水平駆動信号）として＋３．３Ｖと０Ｖとを出力する。一方、水平転送チャネルから出力部に向けての電荷転送時には、＋２．９Ｖと０Ｖとを交互に出力する。
【０１１７】
このため、ラインメモリ部から水平転送チャネルへの信号電荷の転送、及び、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出時には、ポテンシャルマージンを確保することができ、かつ、水平転送チャネルから出力部に向けての電荷転送時には、消費電力の低減をはかることができる。
【０１１８】
図１２は、第３の実施例による固体撮像装置において、水平転送電極を駆動する駆動回路（ＨＤＲＶ）に電力を供給する電源装置を示す概略的なブロック図である。
【０１１９】
電源装置は、バッテリ９５、ＶＤＤレギュレータ９６、１．５倍昇圧チャージポンプ回路９７、及びＶＨＤレギュレータ９８を含んで構成される。
【０１２０】
バッテリ９５は、ＶＤＤレギュレータ９６に＋３．２Ｖ〜＋４．３Ｖのバッテリ電圧ＶＢＡＴを供給する。
【０１２１】
ＶＤＤレギュレータ９６は、ＶＢＡＴの電圧レベルや出力負荷電流の状態によらず、一定の電圧（たとえば＋２．９Ｖ）になるように制御された電圧ＶＤＤを、１．５倍昇圧チャージポンプ回路９７及び駆動回路ＨＤＲＶに供給する。
【０１２２】
１．５倍昇圧チャージポンプ回路９７は、ＶＤＤの電圧を１．５倍した電圧ＶＨＤ０（約＋４．３５Ｖ）を生成し、ＶＨＤレギュレータ９８に供給する。
【０１２３】
ＶＨＤレギュレータ９８は、１．５倍昇圧チャージポンプ回路９７の出力ＶＨＤ０の供給を受けて、ＶＨＤ０の電圧レベルや出力負荷電流の状態によらず、一定の電圧（たとえば＋３．３Ｖ）になるように制御された電圧ＶＨＤを駆動回路ＨＤＲＶに供給する。
【０１２４】
駆動回路ＨＤＲＶは、水平転送電極を駆動する集積回路(IntegratedCircuit, IC)で、ＶＤＤレギュレータ９６及びＶＨＤレギュレータ９８から電圧の供給を受け、ラインメモリ部から水平転送チャネルへの電荷転送、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の転送、及び水平転送チャネル内の出力部に向けての電荷転送を行う。
【０１２５】
図１３は、第３の実施例による固体撮像装置に含まれる駆動回路ＨＤＲＶ、及び電源装置の一部を示す等価回路図である。
【０１２６】
駆動回路ＨＤＲＶは、複数の３値ドライバ回路１０８を含んで構成される。各３値ドライバ回路１０８は、ＶＤＤレギュレータ９６及びＶＨＤレギュレータ９８に接続される。
【０１２７】
図１４は、３値ドライバ回路を示す等価回路図である。
【０１２８】
３値ドライバ回路は、ＶＤＤレギュレータ９６と接続されるトランジスタ１０９ａ、ＶＨＤレギュレータ９８と接続されるトランジスタ１０９ｂ、及び接地されるトランジスタ１０９ｃを含む。また、ＡＮＤ回路１１４、１１５を備える。
【０１２９】
トランジスタ１０９ａ、１０９ｂは並列に接続され、それぞれのゲートにＡＮＤ回路１１５、１１４が接続される。トランジスタ１０９ｃは、トランジスタ１０９ａ、１０９ｂと直列に接続される。各トランジスタ１０９ａ，ｂ，ｃは、スイッチとして機能し、いずれか一つがオンする。オンしたときに、それぞれ電圧ＶＤＤ（＋２．９Ｖ）、電圧ＶＨＤ（＋３．３Ｖ）、０Ｖ（ＧＮＤ）を出力端子から出力する。なお、図中の論理回路は、ＶＤＤレギュレータ９６による電圧ＶＤＤで動作する。
【０１３０】
各トランジスタ１０９ａ，ｂ，ｃの接続（オン）／切断（オフ）は、タイミングジェネレータＴＧから与えられる制御信号Ｈｍ_ｉ、及びＨＨにより制御される。
【０１３１】
出力端子は、水平転送電極を駆動するための３種類の電圧（ＶＨＤ＝３．３Ｖ、ＶＤＤ＝２．９Ｖ、０Ｖ（接地電圧、ＧＮＤ））による駆動信号Ｈｍを出力する。
【０１３２】
図１５は、図１４に示す３値ドライバ回路における入力信号Ｈｍ_ｉ及びＨＨに対する出力Ｈｍを示す真理値表である。
【０１３３】
Ｈｍ_ｉがローレベルのとき、反転したハイレベルが印加され、トランジスタ１０９ｃがオンする。一方、ＡＮＤ回路１１４及び１１５がローレベル入力でオフすることにより、トランジスタ１０９ａ，１０９ｂがオフする。このため、３値ドライバ回路は駆動信号（Ｈｍ）として、０Ｖ（ＧＮＤ）を出力する。
【０１３４】
Ｈｍ_ｉがハイレベルのとき、反転したローレベルが印加され、トランジスタ１０９ｃはオフする。この場合、ＨＨがローレベルであれば、ＨＨの反転したハイレベルとＨｍ_ｉのハイレベルがＡＮＤ回路１１５に入力されてオンし、その結果トランジスタ１０９ａがオンする。したがって、３値ドライバ回路は駆動信号（Ｈｍ）として、ＶＤＤ（＋２．９Ｖ）を出力する。
【０１３５】
Ｈｍ_ｉ、ＨＨともにハイレベルのとき、Ｈｍ_ｉの反転したローレベルが入力されてＡＮＤ回路１１５がオフする一方、Ｈｍ_ｉとＨＨのハイレベルがＡＮＤ回路１１４に入力されてオンし、その結果トランジスタ１０９ｂがオンする。したがって、３値ドライバ回路は駆動信号（Ｈｍ）として、ＶＨＤ（＋３．３Ｖ）を出力する。
【０１３６】
図１６は、駆動回路ＨＤＲＶへの入力信号ΦＨ１_ｉ、ΦＨ２_ｉ、ΦＨＨ、ラインメモリ部への制御信号ΦＬＭ、ＨＤＲＶからの出力信号（水平駆動信号）ΦＨ１、ΦＨ２、及びドレイン掃き出し信号ΦＤＳを示すタイミングチャートの一例を示す。
【０１３７】
時刻ｔ２〜ｔ３において、ラインメモリ部から水平転送チャネルへの信号電荷の転送、及び、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出を行う。
【０１３８】
３値ドライバへの入力信号ΦＨ１_ｉ及びΦＨＨをともにハイレベルとして、出力信号（水平駆動信号）ΦＨ１をＶＨＤ（＋３．３Ｖ）とする。一方、入力信号ΦＨ２_ｉをローレベルとして、出力信号（水平駆動信号）ΦＨ２を０Ｖ（ＧＮＤ）とする。これによってラインメモリ部に隣接する水平転送チャネルのポテンシャルが下がる。また、ラインメモリ部への制御信号ΦＬＭをハイレベル（＋３．３Ｖ）からローレベル（０Ｖ）とすることで、ラインメモリ部のポテンシャルが上がり、ラインメモリ部から水平転送チャネルへ電荷が転送される。一方、ドレイン掃き出し信号ΦＤＳをハイレベルとすることで、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出を行う。
【０１３９】
時刻ｔ５以降において、水平転送チャネル内の電荷を出力部に向けて転送する。
【０１４０】
ΦＨＨはローレベルとする。ΦＨ１_ｉ及びΦＨ２_ｉはハイレベルとローレベルとを交互に繰り返す。したがって、出力信号（水平駆動信号）ΦＨ１及びΦＨ２として、ＶＤＤ（＋２．９Ｖ）と０Ｖ（ＧＮＤ）とが交互に出力される。すなわち、水平転送電極は２．９Ｖの振幅の転送電圧で駆動される。なお、ΦＨ１とΦＨ２は、逆相である。
【０１４１】
第３の実施例においても、ラインメモリ部から水平転送チャネルへの信号電荷の転送、及び、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出時には、出力信号（水平駆動信号）として＋３．３Ｖと０Ｖとを出力する。一方、水平転送チャネルから出力部に向けての電荷転送時には、＋２．９Ｖと０Ｖとを交互に出力する。
【０１４２】
このため、ラインメモリ部から水平転送チャネルへの信号電荷の転送、及び、ラインメモリ部から水平転送チャネルを介して掃出ドレインへの不要電荷の排出時には、ポテンシャルマージンを確保することができ、かつ、水平転送チャネルから出力部に向けての電荷転送時には、消費電力の低減をはかることができる。
【０１４３】
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、固体撮像装置（素子）のｎ型とｐ型を反転させることも可能である。また、実施例による固体撮像装置（素子）はドレインを備えていたが、必ずしもドレインは備える必要はない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【産業上の利用可能性】
【０１４４】
デジタルカメラ、携帯電話機に内蔵される撮像装置等の固体撮像装置、及び固体撮像素子の駆動方法として利用することができる。
【図面の簡単な説明】
【０１４５】
【図１】実施例による固体撮像装置の概略的な構成を示すブロック図である。
【図２】（Ａ）及び（Ｂ）は、固体撮像素子の構成を示す概略的な平面図である。
【図３】固体撮像素子の受光部の一部の概略を示す断面図である。
【図４】（Ａ）は、ラインメモリ部６５から掃出ドレイン３６にかけての領域を示す概略的な平面図であり、（Ｂ）は、水平ＣＣＤ部６６のスミア電荷排出構造を示す概略的な断面図である。
【図５】第１の実施例による固体撮像装置において、水平転送電極を駆動する（水平転送電極に駆動信号（転送電圧）を供給する）回路（ＨＤＲＶ）に電力を供給する電源装置を示す概略的なブロック図である。
【図６】第１の実施例による固体撮像装置に含まれる駆動回路ＨＤＲＶ、及び電源装置の一部を示す等価回路図である。
【図７】レベルシフタ回路の一例を示す等価回路図である。
【図８】駆動回路ＨＤＲＶへの入力信号ΦＨ１_ｉ、ΦＨ２_ｉ、スイッチ１０３への制御信号ΦＨＤ、ノード１０２及び１０１の電圧、ラインメモリ部への制御信号ΦＬＭ、ＨＤＲＶからの出力信号（水平駆動信号）ΦＨ１、ΦＨ２、及びドレイン掃き出し信号ΦＤＳを示すタイミングチャートの一例を示す。
【図９】第２の実施例による固体撮像装置において、水平転送電極を駆動する駆動回路（ＨＤＲＶ）に電力を供給する電源装置を示す概略的なブロック図である。
【図１０】第２の実施例による固体撮像装置に含まれる駆動回路ＨＤＲＶ、及び電源装置の一部を示す等価回路図である。
【図１１】駆動回路ＨＤＲＶへの入力信号ΦＨ１_ｉ、ΦＨ２_ｉ、クロック発生手段１０５へ入力される制御信号ΦＵＰ、ノード１０４の電圧、ラインメモリ部への制御信号ΦＬＭ、ＨＤＲＶからの出力信号（水平駆動信号）ΦＨ１、ΦＨ２、及びドレイン掃き出し信号ΦＤＳを示すタイミングチャートの一例を示す。
【図１２】第３の実施例による固体撮像装置において、水平転送電極を駆動する駆動回路（ＨＤＲＶ）に電力を供給する電源装置を示す概略的なブロック図である。
【図１３】第３の実施例による固体撮像装置に含まれる駆動回路ＨＤＲＶ、及び電源装置の一部を示す等価回路図である。
【図１４】３値ドライバ回路を示す等価回路図である。
【図１５】図１４に示す３値ドライバ回路における入力信号Ｈｍ_ｉ及びＨＨに対する出力Ｈｍを示す真理値表である。
【図１６】駆動回路ＨＤＲＶへの入力信号ΦＨ１_ｉ、ΦＨ２_ｉ、ΦＨＨ、ラインメモリ部への制御信号ΦＬＭ、ＨＤＲＶからの出力信号（水平駆動信号）ΦＨ１、ΦＨ２、及びドレイン掃き出し信号ΦＤＳを示すタイミングチャートの一例を示す。
【図１７】従来技術を説明するための、固体撮像素子の一部の概略的な平面図である。
【図１８】ラインメモリ部を有する固体撮像装置において、水平転送電極を駆動する（水平転送電極に駆動信号（転送電圧）を供給する）駆動回路（ＨＤＲＶ）に電力を供給する、従来の電源装置を示す概略的なブロック図である。
【図１９】従来の駆動回路ＨＤＲＶ及び電源装置の一部を示す等価回路図である。
【図２０】２値ドライバ回路を示す等価回路図である。
【図２１】駆動回路ＨＤＲＶへの入力信号ΦＨ１_ｉ及びΦＨ２_ｉ、ラインメモリ部への入力制御信号ΦＬＭ、及び、駆動回路ＨＤＲＶからの出力信号（水平駆動信号）ΦＨ１及びΦＨ２を示すタイミングチャートの一例を示す。
【符号の説明】
【０１４６】
２１  垂直電荷転送素子
２２  ラインメモリ部
２３  水平電荷転送素子
２４  掃出ドレイン
３４  ウエル層
３５  水平転送チャネル
３６  ドレイン
３７ａ  第１層水平転送電極
３７ｂ  第２層水平転送電極
３８  制御電極
５１  固体撮像素子
５２  ＡＦＥ
５３  ＤＳＰ
５４  タイミングジェネレータ
５５ａ  ＶＤＲＶ
５５ｂ  ＨＤＲＶ
５６  電源装置
６２  感光部
６４  垂直ＣＣＤ部
６５  ラインメモリ部
６６  水平ＣＣＤ部
６７  出力部
７１  光電変換素子
７１ａ  埋め込み領域
７２  読み出しゲート
７３  垂直転送チャネル
７４  絶縁膜
７５  垂直転送電極
７５ａ  第１層垂直転送電極
７５ｂ  第２層垂直転送電極
７６  チャネルストップ領域
７７  シリコン酸化膜
７８  窒化シリコン膜
７９  遮光膜
７９ａ  開口部
８１  半導体基板
８２  ウエル層
８３ａ，ｂ  平坦化層
８４  カラーフィルタ層
８５  マイクロレンズ
９５  バッテリ
９６  ＶＤＤレギュレータ
９７  １．５倍昇圧チャージポンプ回路
９８  ＶＨＤレギュレータ
９９  ２値ドライバ回路
１００  整流器
１００ａ、ｂ  トランジスタ
１０１、１０２  ノード
１０３  スイッチ
１０４  ノード
１０５  クロック発生手段
１０８  ３値ドライバ回路
１０９ａ，ｂ，ｃ  トランジスタ
１１０  レベルシフタ回路
１１４、１１５  ＡＮＤ回路
１１７  チャージポンプ回路
１２０、１２１  電圧調整回路
Ｃ１、Ｃ２、Ｃ３  キャパシタ
ＶＢＡＴ  バッテリ電圧
ＶＤＤ、ＶＨＤ、ＶＨＤ０  電圧
【図１】
2006180281.tif 000003
【図２】
2006180281.tif 000004
【図３】
2006180281.tif 000005
【図４】
2006180281.tif 000006
【図５】
2006180281.tif 000007
【図６】
2006180281.tif 000008
【図７】
2006180281.tif 000009
【図８】
2006180281.tif 000010
【図９】
2006180281.tif 000011
【図１０】
2006180281.tif 000012
【図１１】
2006180281.tif 000013
【図１２】
2006180281.tif 000014
【図１３】
2006180281.tif 000015
【図１４】
2006180281.tif 000016
【図１５】
2006180281.tif 000017
【図１６】
2006180281.tif 000018
【図１７】
2006180281.tif 000019
【図１８】
2006180281.tif 000020
【図１９】
2006180281.tif 000021
【図２０】
2006180281.tif 000022
【図２１】
2006180281.tif 000023