(57)【要約】【課題】  設計の自由度が高く、高密度実装に適した高性能な多層基板及びその製造方法を提供する。【解決手段】  パターンの幅や厚みのばらつきが少なく、さらに絶縁層に対するパターンの厚み精度が必要な高周波回路用ＬＣパターン及びインピーダンスマッチングの必要な通常の配線パターン（第１の配線パターン４２）については、厚みが一定の導電層３２をサブトラクティブ法によりパターンエッチングすることにより形成し、チョークコイル用Ｌパターン（第２の配線パターン４１）については、ビアホール形成と同一工程にて孔開け加工によりパターン形成用溝を形成し、その後、ビアホールと同時にパターン形成用溝内に導電性材料を埋める工程を経る。【選択図】          図３７
2006086340.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の絶縁層と、
各絶縁層間に形成された配線パターンとを備え、
前記配線パターンは、所定の厚みを有する第１の配線パターンと、前記第１の配線パターンよりも厚い第２の配線パターンを含み、これらが同一層内に混在していることを特徴とする多層基板。
【請求項２】
前記第１の配線パターンは、前記複数の絶縁層のうち所定の絶縁層の表面に形成されており、前記第２の配線パターンは、前記所定の絶縁層内に少なくとも一部が埋め込まれていることを特徴とする請求項１に記載の多層基板。
【請求項３】
異なる層に存在する配線パターンどうしを接続するビアホールをさらに備えていることを特徴とする請求項１又は２に記載の多層基板。
【請求項４】
前記第１の配線パターンの厚み（ｔ１）が１μｍ〜１８μｍの範囲内で選択され、前記第１の配線パターンの厚みと前記第２の配線パターンの厚みとの比（ｔ２／ｔ１）が１．５〜２０の範囲内となるように前記第２の配線パターンの厚み（ｔ２）が選択されることを特徴とする請求項１乃至３のいずれか１項に記載の多層基板。
【請求項５】
前記第２の配線パターンの少なくとも一部がチョークコイルとして機能することを特徴とする請求項１乃至４のいずれか１項に記載の多層基板。
【請求項６】
多層基板の一部を構成する絶縁層の表面に所定の厚みを有する第1の配線パターンを形成する第1の工程と、
前記絶縁層にパターン形成用溝を形成する第２の工程と、
前記パターン形成用溝の内部を導電性材料で埋めて前記第1の配線パターンよりも厚い第２の配線パターンを形成する第３の工程とを含んでいることを特徴とする多層基板の製造方法。
【請求項７】
前記第１の工程は、前記絶縁層の少なくとも一方の表面に形成された導電層をパターニングする工程を含み、
前記第３の工程は、下地導電層を形成する工程と、導電性材料を形成すべきでない領域にマスクを形成する工程と、電解メッキ法により前記導電性材料を成長させる工程とを含んでいることを特徴とする請求項６に記載の多層基板の製造方法。
【請求項８】
前記マスクを形成する工程は、感光性材料をほぼ全面に形成した後、露光により前記感光性材料をパターニングすることにより行うことを特徴とする請求項７に記載の多層基板の製造方法。
【請求項９】
前記マスクを形成する工程は、スクリーン印刷法によって前記絶縁性材料を選択的に形成することにより行うことを特徴とする請求項７に記載の多層基板の製造方法。
【請求項１０】
前記第２の工程は、ビアホールを形成する工程を含み、
前記第３の工程は、前記ビアホールの内部を導電性材料で埋める工程を含んでいることを特徴とする請求項６乃至９のいずれか１項に記載の多層基板の製造方法。
【請求項１１】
前記第２の工程は、他の絶縁層に含まれる導電層が前記ビアホールの底部を構成するよう、前記ビアホールを形成することを特徴とする請求項１０に記載の多層基板の製造方法。
【請求項１２】
前記第３の工程は、前記ビアホール及び前記パターン形成用溝の内部を埋める導電性材料を選択的に形成することを特徴とする請求項９乃至１１のいずれか１項に記載の多層基板の製造方法。
【請求項１３】
前記絶縁層は、コア基板であることを特徴とする請求項６乃至１２のいずれか１項に記載の多層基板の製造方法。
【請求項１４】
前記絶縁層は、前記コア基板上に設けられるビルドアップ層であることを特徴とする請求項６乃至１２のいずれか１項に記載の多層基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多層基板及びその製造方法に関し、特に、厚みの異なる配線パターン及びビアホール電極を有する多層基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、高密度実装に対する要求はますます厳しくなっている。このため、プリント基板に搭載される各種モジュール用の基板としては、複数の絶縁層を積層した「多層基板」が用いられることが多い。
【０００３】
多層基板の製造は、多層基板を構成する各絶縁層に配線パターン等を形成し、これを積層することにより行われる。異なる絶縁層に形成された配線パターン間の接続は、絶縁層を貫通するビアホールを介して行われる（特許文献１，２参照）。
【０００４】
各絶縁層上の配線パターンの形成には、通常、「サブトラクティブ法」と呼ばれる方法と、「アディティブ法」と呼ばれる方法の２種類が使用される。サブトラクティブ法では、絶縁層上にあらかじめ一様に形成してある導電層のエッチングにより所望のパターンを形成する。一般的に、サブトラクティブ法によるパターン形成は、導電層として厚みが一定の銅箔を使用するので厚みの精度を出しやすいが、幅を高精度に制御することが難しく、導体の厚みが厚くなるほど幅精度が低下するという性質をもつ。アディティブ法では、ドライフィルム、レジスト等でパターンを描きたい部分を露光、現像し、パターンに沿ってメッキを成長させた後、ドライフィルム等を除去して、所望のパターンを完成させる。アディティブ法によるパターン形成は、露光、現像されたドライフィルム等で幅方向の精度が決定しているので幅方向の精度は高いが、厚み方向の精度はメッキの面ばらつきに依存するので、厚みばらつきが比較的大きく、厚みを高精度に制御することが難しいという性質をもつ。
【０００５】
このようにサブトラクティブ法及びアディティブ法にはそれぞれ一長一短があり、幅方向の精度を重視したい場合にはアディティブ法が、厚み方向の精度を重視したい場合にはサブトラクティブ法が選択される。そして、パターン形成においてはこれら２種類の方法のどちらかを採用すれば足り、これらの２種類の方法が同一面に対して混在して行われることはない。
【特許文献１】特許第２８５７２７０号公報
【特許文献２】特開平１０−３２２０２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、配線パターンだけでなくインダクタンス（Ｌ）やキャパシタンス（Ｃ）を基板に内蔵する、いわゆるエンベディッド化に対する要求が高まりを見せている。この内蔵ＬＣには以下のことが要求される。
【０００７】
まず、高周波回路に使用されるＬでは、インピーダンスを制御するうえでパターンの幅方向の制御が重要となる。パターンの厚みがある程度薄くても伝送特性への影響は少ない。一方、電源系の平滑回路等に使用されるＬ（チョークコイル）では、直流抵抗が低いことが好ましい。したがって導体パターンの断面積をいかに大きく取れるかが重要となる。
【０００８】
また、高周波回路に使用されるＣでは、静電容量のばらつきを低減させることが重要であり、具体的には、静電容量のばらつきを±５％以下に抑える必要がある。これを実現するにはパターンの幅方向の制御が重要となるが、パターンの厚みがある程度薄くても問題はない。さらに、配線パターンについては、インピーダンスを制御するうえでパターンの幅や厚みのばらつきを低減させることが重要となる。
【０００９】
このような条件の下、例えばパワーアンプ用基板のように、パターンの幅方向の精度が要求される「マッチング回路用Ｌ」と、直流抵抗ができるだけ低いことが要求される（導体の厚みが求められる）「電源回路用Ｌ（チョークコイル）」を構成しなければならない場合において、上述したいずれかのパターニング方法を選択した場合には、多層基板の同一層内に両方のＬを形成することはできないという問題があった。
【００１０】
すなわち、パターンの幅や厚みに所望の精度を求めようとすると、同一層内に厚みの異なるパターンを形成することができないという構造上の制約・矛盾から、設計の自由度が制限され、小型化、高性能化への要求に答えることが困難となっていた。
【００１１】
したがって、本発明の目的は、設計の自由度が高く、各素子に求められる最適なパターン形状、ばらつきを任意に選択できる多層基板及びその製造方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明による多層基板は、積層された複数の絶縁層と、各絶縁層間に形成された配線パターンとを備え、前記配線パターンは、所定の厚みを有する第１の配線パターンと、前記第１の配線パターンよりも厚い第２の配線パターンを含み、これらが同一層内に混在していることを特徴とする。ここに、「同一層内」とは、互いに接する絶縁層間の境界近傍を意味し、第１及び第２の配線パターンがともに絶縁層間の境界上にまたがって存在している場合、第１及び第２の配線パターンがともに境界面の一方の面に接している場合、及び第１及び第２の配線パターンのいずれか一方が境界面の一方の面に接しており且つ他方が境界面の他方の面に接している場合を含むことを意味する。なお、ビルドアップ層上にさらにビルドアップ層を形成する場合など、同じ材質からなる絶縁層の積層により、絶縁層間の境界の明確な判別が困難な場合も考えられるが、そのような場合でも上下の絶縁層の間に第１及び第２の配線パターンが存在することは明らかであるから、この場合には、第１及び第２の配線パターン付近に絶縁層間の境界が存在しているものとみなすことができる。
【００１３】
本発明によれば、例えば、第１の配線パターンとして構成された高周波回路用ＬＣパターン及び通常の配線パターンと、第２の配線パターンとして構成されたチョークコイル用Ｌパターンとを同一層内に構成することができる等、各素子に求められる最適なパターン形状、ばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適した高性能な多層基板を実現することができる。
【００１４】
本発明において、前記第１の配線パターンは、前記複数の絶縁層のうち所定の絶縁層の表面上に形成されており、前記第２の配線パターンは、前記所定の絶縁層内に少なくとも一部が埋め込まれていることが好ましい。
【００１５】
本発明によれば、第１の配線パターンをサブトラクティブ法によって構成することができ、第２の配線パターンをアディティブ法によって構成することができるので、各素子に求められる最適なパターン形状、ばらつきを任意に選択できる。
【００１６】
本発明においては、異なる層に存在する配線パターンどうしを接続するビアホールをさらに備えていることが好ましい。
【００１７】
本発明によれば、第２の配線パターンをビアホールと同時に形成することができるので、工程を増やすことなく通常の工程の範囲内で第２の配線パターンを形成することができる。
【００１８】
本発明において、前記第１の配線パターンの厚み（ｔ１）が１μｍ〜１８μｍの範囲内で選択され、前記第１の配線パターンの厚みと前記第２の配線パターンの厚みとの比（ｔ２／ｔ１）が１．５〜２０の範囲内となるように前記第２の配線パターンの厚み（ｔ２）が選択されることが好ましい。この範囲内であれば、設計の自由度を阻害されることなく必要とされる場所に最適な回路パターンを描くことができる。
【００１９】
本発明において、前記第２の配線パターンの少なくとも一部がチョークコイルとして機能することが好ましい。これによれば、例えば、特性の良好なパワーアンプ用の多層基板を実現することができる。
【００２０】
本発明による多層基板の製造方法は、多層基板の一部を構成する絶縁層の表面に所定の厚みを有する第1の配線パターンを形成する第1の工程と、前記絶縁層にパターン形成用溝を形成する第２の工程と、前記パターン形成用溝の内部を導電性材料で埋めて前記第1の配線パターンよりも厚い第２の配線パターンを形成する第３の工程とを含んでいることを特徴とする。
【００２１】
本発明によれば、同一層内に異なる厚みを有するパターンを形成することができるので、例えば、導電層のパターニングにより形成される薄いパターンについては高周波回路用ＬＣパターン及び通常の配線パターンとし、パターン形成用溝による厚いパターンいついてはチョークコイル用Ｌパターンとすることで、特性の良好なパワーアンプ用多層基板を実現することができる等、各素子に求められる最適なパターン形状、ばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適した高性能な多層基板を製造することができる。
【００２２】
本発明において、前記第１の工程は、前記絶縁層の少なくとも一方の表面に形成された導電層をパターニングする工程を含み、前記第３の工程は、下地導電層を形成する工程と、導電性材料を形成すべきでない領域にマスクを形成する工程と、電解メッキ法により前記導電性材料を成長させる工程とを含んでいることが好ましい。
【００２３】
本発明によれば、上述した薄いパターンについてはアディティブ法で形成することができ、厚いパターンについてはサブトラクティブ法で形成することができるので、各素子に求められる最適なパターン形状、ばらつきを任意に選択でき、設計の自由度が高く、高密度実装に適した多層基板を製造することができる。ここで、前記マスクを形成する工程は、感光性材料をほぼ全面に形成した後、露光により前記感光性材料をパターニングすることにより行うことが好ましく、またはスクリーン印刷法によって前記絶縁性材料を選択的に形成することにより行うことが好ましい。
【００２４】
本発明において、前記第２の工程は、ビアホールを形成する工程を含んでおり、前記第３の工程は、前記ビアホールの内部を導電性材料で埋める工程を含んでいることが好ましい。
【００２５】
本発明によれば、第２の配線パターンをビアホールの形成工程と同時に形成することができるので、工程を増やすことなく通常の工程の範囲内でパターン形成用溝による配線パターンを形成することができる。
【００２６】
本発明において、前記第２の工程は、他の絶縁層に含まれる導電層が前記ビアホールの底部を構成するよう、前記ビアホールを形成することが好ましい。
【００２７】
本発明によれば、底部を有する孔をほぼ完全に埋めることが可能なメッキ液を用いて導電性材料を形成することにより、工程を簡素化することが可能となる。
【００２８】
本発明において、前記第３の工程は、前記ビアホール及び前記パターン形成用溝の内部を埋める導電性材料を選択的に形成する工程であることが好ましい。
【００２９】
本発明によれば、ビアホール及びパターン形成用溝の内部の少なくとも一部を埋める導電性材料を選択的に形成していることから、研磨により生じる絶縁層の厚みばらつきを抑制することが可能となる。
【００３０】
本発明において、前記絶縁層は、コア基板であっても構わないし、前記コア基板上に設けられるビルドアップ層であっても構わない。さらにその両方であっても構わない。本発明をコア基板及びビルドアップ層の両方に適用した場合には、コア基板の表面に形成される配線パターン及びビルドアップ層の表面に形成される配線パターンの両方について、厚みばらつきが小さくなることから、パターン精度を全体的に向上させることが可能となる。
【発明の効果】
【００３１】
このように、本発明によれば、パターンの幅や厚みのばらつきが少なく、さらに絶縁層に対するパターンの厚み精度が必要な高周波回路用ＬＣパターン及びインピーダンスマッチングの必要な通常の配線パターン（第１の配線パターン）については、厚みが一定の導電層をサブトラクティブ法によりパターンエッチングすることにより、パターンの厚みを比較的薄くすることができ、チョークコイル用Ｌパターン（第２の配線パターン）については、ビアホール形成と同一工程にて孔開け加工によりパターン形成用溝を形成し、その後、ビアホールと同時にパターン形成用溝内に導電性材料を埋める工程を経ることにより、アスペクト比が高く、導体断面積が比較的大きな（直流抵抗が低い）パターンとすることができる。すなわち、本実施形態によれば、各素子に求められる最適なパターン形状、ばらつきを任意に選択できるので、設計の自由度が高く、高密度実装に適した高性能な多層基板を実現することができる。
【００３２】
また、本発明によれば、研磨により生じる導電性材料の厚みばらつきが抑制されることから、サブトラクティブ法等のパターニング法により配線パターンを形成する場合に、そのパターン精度を大幅に向上させることが可能となる。これにより、例えば、多層基板の内部にコンデンサやインダクタなどの受動素子を内蔵させた場合であってもインピーダンスのばらつきを抑制することが可能となる。
【発明を実施するための最良の形態】
【００３３】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００３４】
本実施形態による多層基板の製造方法は、多層基板を構成する「コア基板」及びコア基板上に設けられる「ビルドアップ層」の両方に対して適用が可能である。まず、本実施形態による多層基板の製造方法を「コア基板」に対して適用した場合について、略断面図である図１〜図１６を参照しながら説明する。
【００３５】
まず、コア基板１０を用意する（図１）。加工前のコア基板１０は、絶縁層１１と、絶縁層１１の両面にそれぞれ形成された導電層１２，１３によって構成されている。絶縁層１１は、多層基板の作製において全体的な機械的強度を確保する役割を果たし、特に限定されるものではないが、その材料としては、ガラスクロス、ケブラー、液晶ポリマー等の樹脂クロス、フッ素樹脂の多孔質シート等からなる芯材に、熱硬化性樹脂や熱可塑性樹脂等が含浸された材料を用いることが好ましく、その厚みとしては２０μｍ〜２００μｍ程度に設定することが好ましい。また、レーザー加工条件の均一化を目的として、ＬＣＰ、ＰＰＳ、ＰＥＳ，ＰＥＥＫ，ＰＩ等の芯材のないシート材料を絶縁層１１として用いてもよい。導電層１２，１３は、金属箔、特に銅箔によって構成することが好ましく、その厚み（ｔ１）としては１〜１８μｍ程度に設定することが好ましい。導電層１２，１３を金属箔によって構成する場合、プリント配線板用として用いられる電解銅箔（硫酸銅水溶液中に銅を溶解イオン化したものを電着ロールにて連続的に電着して銅箔化したもの）または、圧延銅箔を使用すればその厚みばらつきを極めて小さくすることが可能である。また、必要に応じ、スェップ等の手法で銅箔の厚みを調整してもよい。
【００３６】
次に、コア基板１０の両面に感光性材料によって構成されるドライフィルム１４，１５をそれぞれ貼り付ける（図２）。これにより、導電層１２，１３のほぼ全面がドライフィルム１４，１５によって覆われた状態となる。そして、ドライフィルム１４を露光、現像することによってドライフィルム１４の一部分を除去し、導電層１２の一部分１２ａ，１２ｂを露出させる（図３）。
【００３７】
次に、ドライフィルム１４をマスクとして導電層１２をエッチングし、絶縁層１１を部分的に露出させる（図４）。絶縁層の露出した領域の一部分１１ａはビアホールの開口部となり，他の部分１１ｂはパターン形成用溝の開口部となる。
【００３８】
次に、ドライフィルム１４，１５を剥離し（図５）、レーザー加工により、絶縁層１１の露出した領域の一部分１１ａにビアホール１６を形成するとともに、絶縁層１１の露出した領域の他の部分１１ｂにパターン形成用溝１７を形成する（図６）。レーザー加工では、レーザーパワーや照射時間を場所ごとに最適なレベルにすることで、ビアホール１６及びパターン形成用溝１７をそれぞれ作り分ける。ビアホール１６は、絶縁層１１を貫通しているが、このとき導電層１３がストッパーとして機能することから、この導電層１３がビアホール１６の底部１６ａを構成することになる。ビアホール１６の直径については、特に限定されないが、３０〜２００μｍ程度に設定することが好ましい。一方、パターン形成用溝１７は、絶縁層１１が所定の深さまで掘り込まれるだけであり、ビアホール１６のように絶縁層１１を貫通しない。パターン形成用溝１７の深さは、導電層１２，１３の厚み（ｔ１）とパターン形成用溝１７を用いて最終的に形成される配線パターンの厚み（ｔ２）との比（ｔ２／ｔ１）が、１．５〜２０の範囲内となるように設定されることが好ましい。
【００３９】
次に、ビアホール１６及びパターン形成用溝１７の内壁を含む露出面のほぼ全面に下地導電層１８を形成する（図７）。下地導電層１８の形成方法としては、無電解メッキ法、スパッタ法、蒸着法等を用いることが好ましい。下地導電層１８は、その後に行う電解メッキの下地としての役割を果たすため、その厚みとしては非常に薄く、例えば数百オングストロームから３．０μｍの範囲より適時選択すればよい。
【００４０】
次に、感光性材料によって構成されるドライフィルム１９をコア基板１０の表面に貼り付ける（図８）。これにより、下地導電層１８のほぼ全面がドライフィルム２７に覆われた状態となる。そして、ドライフィルム１９を露光、現像することにより、ビアホール１６及びパターン形成用溝１７の開口部にあるドライフィルム１９を除去する（図９）。残ったドライフィルム１９は、その後に行う電解メッキのマスクとして用いられる。
【００４１】
次に、電解メッキ法によりドライフィルム１９によって覆われていない領域に導電性材料２０を成長させる（図１０）。つまり、コア基板１０の全面にではなく、ドライフィルム１９によって覆われていない領域に導電性材料２０を選択的に形成する。これにより、ビアホール１６の内部がほぼ完全に導電性材料２０によって埋められた状態となる。またパターン形成用溝１７の内部も導電性材料２０で埋められた状態となる。
【００４２】
電解メッキは、ビアホール１６及びパターン形成用溝１７の内部が導電性材料で完全に埋まるように行うことが好ましい。メッキ液の種類については適宜選択すればよく、例えば、導電性材料を銅（Ｃｕ）とする場合には、メッキ液として硫酸銅を用いることができる。ビアホール１６の内部に空洞が残るような場合には、ビアホール１６の内部を導電性樹脂で埋めることが好ましい。空洞が残っていると、空洞内にめっき液等が残留し、これがビアホールの腐食の原因となるからである。導電性樹脂の代わりに絶縁性樹脂を用いることも可能であるが、ビアホール１６を介した上下層間の電気的接続を確実とするためには、導電性樹脂を用いることが好ましい。
【００４３】
次に、ドライフィルム１９を剥離した後（図１１）、コア基板１０の表面と平行に導電性材料２０を研磨し、全面を平坦化する（図１２）。このとき、下地導電層１８が除去され、さらに導電層１２の表面が僅かに研磨される程度に研磨を行うことにより、全面を確実に平坦とすることが可能となる。研磨は、化学的な研磨及びバフを用いた機械的な研磨のいずれか一方のみを用いても構わないが、これらを併用することが好ましい。特に、まず化学的な研磨を行った後、バフを用いた機械的な研磨を行えば、非常に高い平坦性を確保することが可能となる。
【００４４】
かかる研磨工程において、導電層１２の表面が大幅に研磨されると、導電層１２の厚みばらつきがやや大きくなる可能性があるが、導電性材料２０が全面ではなく選択的に形成されていることから、導電性材料２０の研磨に伴って導電層１２が研磨されたとしても、その研磨量は非常に僅かであり、このため厚みばらつきの増大も非常に僅かである。これに対し、仮にドライフィルム１９を用いることなく全面に導電性材料２０を形成した場合には、比較的厚い（例えば２０μｍ）導電性材料２０を全面的に研磨する必要があることから、導電層１２の最終的な厚みばらつきはかなり大きくなってしまう。本実施形態において、導電性材料２０を形成すべきでない領域にドライフィルム１９からなるマスクを形成したのは、この点を考慮したためである。但し、本発明において、導電性材料２０を形成すべきでない領域にマスクを形成することは必須でない。
【００４５】
次に、ドライフィルム２１，２２をコア基板の両面にそれぞれ貼り付け（図１３）、ドライフィルム２１，２２を露光、現像することによってドライフィルム２１，２２をパターニングし、導電層１２，１３を部分的に露出させる（図１４）。そして、導電層１２，１３の露出した部分をエッチングにより除去する（図１５）。このときパターニングされる導電層１２，１３は、その厚みばらつきが非常に小さく抑えられていることから、高精度なパターニングを行うことが可能となる。残った導電層１２，１３は、通常の配線パターン（第１の配線パターン）２３及びビアホール上の電極パターン２５の一部となる。最後にドライフィルム２１，２２を剥離することにより、コア基板１０に対する一連の加工が完了し、第１の配線パターン２３、第２の配線パターン２４及びビアホール上の電極パターン２５が形成された加工済みコア基板２６が完成する（図１６）。
【００４６】
図１７乃至図１９は、配線パターンの形状を示す平面図である。
【００４７】
例えば、配線パターン２３の形状を図１７に示すような対向パターンとすることによってコンデンサ素子を構成することができ、また配線パターン２３（又は２４）の形状を図１８に示すようなミアンダ状のパターン、或いは、図１９に示すようなスパイラル状のパターン、或いは、図２０に示すようなヘリカル状のパターンとすることによってインダクタ素子を構成することができる。尚、図１９において、スパイラル状のパターンの中心にはビアホール１６上の電極パターン２５が形成されており、導電性材料２０が充填されたビアホール１６を介して他の層の配線パターンと接続される。また、図２０において、略ループ状のパターンの終端部分にはビアホール１６上の電極パターン２５が形成されており、導電性材料２０が充填されたビアホール１６を介して他の層の略ループ状パターンと接続され、これによりパターン全体がヘリカル状のパターンとして構成される。これらの受動素子のインピーダンスは配線パターンの幅や厚みによって大きく変動するが、本実施形態による方法を用いれば、高精度なパターニングが可能であることから、これら受動素子の特性のばらつきを大幅に低減することが可能となる。
【００４８】
以上説明したように、本実施形態によれば、同一層内に異なる厚みを有する配線パターンを形成することができるので、例えば、パターンの幅や厚みのばらつきが少ないことが必要な高周波回路用ＬＣパターン及びインピーダンスマッチングの必要な通常の配線パターンについては、導電層のパターニングにより形成される第１の配線パターンで構成し、アスペクト比が高く導体断面積が比較的大きい（直流抵抗が低い）ことが必要なチョークコイル用Ｌパターンについては、パターン形成用溝による第２の配線パターンで構成し、これらを同一層内に形成することができ、各素子に求められる最適なパターン形状、幅や厚みのばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適したコア基板を作製することができる。
【００４９】
さらに、本実施形態によれば、レーザー加工によるビアホールの形成と同一工程にてパターン形成用溝を形成し、その後、ビアホールの内部を導電性材料で埋める工程にてパターン形成用溝内を導電性材料で埋めて第２の配線パターンを形成するので、工程を増やすことなく通常の工程の範囲内で第２の配線パターンを形成することができる。
【００５０】
さらにまた、本実施形態によれば、ビアホールやパターン形成用溝の内部を導電性材料で埋める際に、導電性材料を形成する領域以外にマスクを形成して導電性材料を選択的に形成することから、研磨により生じる導電層の厚みばらつきが抑制することができ、導電層をパターニングして配線パターンを形成する場合に、そのパターン精度を大幅に向上させることが可能となる。これにより、例えば、コア基板上に高周波用ＬＣ等の受動素子を形成した場合であっても、インピーダンスのばらつきを抑制することが可能となる。
【００５１】
次に、本実施形態による多層基板の製造方法を「ビルドアップ層」に対して適用した場合について、略断面図である図２１乃至図３７を参照しながら説明する。
【００５２】
本実施形態による方法は、図１〜図１６を用いて説明した方法によって作製された加工済みコア基板２６上に積層するビルドアップ層へ適用してもよく、また後述する他の方法によって作製されたコア基板上に積層するビルドアップ層へ適用してもよいが、いずれにしても、本発明による多層基板の製造方法によって作製されたコア基板上に積層するビルドアップ層へ適用することが好ましい。これによれば、コア基板の表面に形成される配線パターン及びビルドアップ層の表面に形成される配線パターンの両方について、厚みばらつきが小さくなることから、パターン精度を全体的に向上させることが可能となる。以下、上述した加工済みコア基板２６（図１６参照）に積層するビルドアップ層に対し、本発明を適用した場合を例に説明する。
【００５３】
まず、加工済みコア基板２６を用意し、コア基板２６上にビルドアップ層を積層する（図２１）。加工前のビルドアップ層３０は、Ｂステージのエポキシ樹脂等からなる熱硬化性樹脂３１に金属箔３２が設けられたシート（樹脂付き金属箔）からなる。このシートを熱硬化性樹脂３１側がコア基板２６を向くように貼り合わせ、この積層体を熱プレスすれば、熱硬化性樹脂３１が硬化するので、ビルドアップ層３０はコア基板２６と一体化する（図２２）。これにより、熱硬化性樹脂３１はビルドアップ層の絶縁層となり、金属箔３２は導電層となる。
【００５４】
次に、ビルドアップ層３０の表面に感光性材料によって構成されるドライフィルム３３を貼り付ける（図２３）。これにより、導電層３２のほぼ全面がドライフィルム３３によって覆われた状態となる。そして、ドライフィルム３３を露光、現像することによってドライフィルム３３の一部分を除去し、導電層１２の一部分３２ａ，３２ｂを露出させる（図２４）。
【００５５】
次に、ドライフィルム３３をマスクとして導電層３２をエッチングし、絶縁層３１を部分的に露出させる（図２５）。絶縁層の露出した領域の一部分３１ａはビアホールの開口部となり、他の部分３１ｂはパターン形成用溝の開口部となる。
【００５６】
次に、ドライフィルム３３を剥離し（図２６）、レーザー加工により、絶縁層３１の露出した領域の一部分３１ａにビアホール３４を形成するとともに、絶縁層３１の露出した領域の他の部分３１ｂにパターン形成用溝３５を形成する（図２７）。レーザー加工では、レーザーパワーや照射時間を場所ごとに最適なレベルにすることで、ビアホール３４及びパターン形成用溝３５をそれぞれ作り分ける。ビアホール３４は、絶縁層３１を貫通しているが、このときコア基板２６上の導電層（ここでは電極パターン２３）がストッパーとして機能することから、この導電層がビアホール３４の底部３４ａを構成することになる。ビアホール３４の直径については、特に限定されないが、３０〜２００μｍ程度に設定することが好ましい。一方、パターン形成用溝３５は、絶縁層３１が所定の深さまで掘り込まれるだけであり、ビアホール３４のように絶縁層３１を貫通しない。パターン形成用溝３５の深さは、導電層３２の厚み（ｔ１）とパターン形成用溝３５を用いて最終的に形成される配線パターンの厚み（ｔ２）との比（ｔ２／ｔ１）が、１．５〜２０の範囲内となるように設定されることが好ましい。
【００５７】
次に、ビアホール３４及びパターン形成用溝３５の内壁を含む露出面のほぼ全面に下地導電層３６を形成する（図２８）。下地導電層３６の形成方法としては、無電解メッキ法、スパッタ法、蒸着法等を用いることが好ましい。下地導電層３６は、その後に行う電解メッキの下地としての役割を果たすため、その厚みとしては非常に薄く、例えば数百オングストロームから３．０μｍの範囲より適時選択すればよい。
【００５８】
次に、感光性材料によって構成されるドライフィルム３７をビルドアップ層３０の表面に貼り付ける（図２９）。これにより、下地導電層３６のほぼ全面がドライフィルム３７に覆われた状態となる。そして、ドライフィルム３７を露光、現像することにより、ビアホール３４及びパターン形成用溝３５の開口部にあるドライフィルム３７を除去する（図３０）。残ったドライフィルム３７は、その後に行う電解メッキのマスクとして用いられる。
【００５９】
次に、電解メッキ法によりドライフィルム３７によって覆われていない領域に導電性材料３８を成長させる（図３１）。つまり、ビルドアップ層の全面にではなく、ドライフィルム３７によって覆われていない領域に導電性材料３８を選択的に形成する。これにより、ビアホール３４の内部がほぼ完全に導電性材料３８によって埋められた状態となる。またパターン形成用溝３５の内部も導電性材料で埋められた状態となる。
【００６０】
次に、ドライフィルム３７を剥離した後（図３２）、ビルドアップ層３０の表面と平行に導電性材料３８を研磨し、全面を平坦化する（図３３）。ここでも、上記実施形態と同様、下地導電層３６が除去され、さらに導電層１２の表面が僅かに研磨される程度に研磨を行うことにより、全面を確実に平坦とすることが可能となる。この場合も、まず化学的な研磨を行った後、バフを用いた機械的な研磨を行うことにより、非常に高い平坦性を確保することが可能となる。
【００６１】
かかる研磨工程おいて、導電層３２の表面が大幅に研磨されると、導電層３２の厚みばらつきがやや大きくなる可能性があるが、導電性材料３８が全面ではなく選択的に形成されていることから、導電性材料３８の研磨に伴って導電層３２が研磨されたとしても、その研磨量は非常に僅かであり、このため厚みばらつきの増大も非常に僅かである。但し、本発明において、導電性材料３８を形成すべきでない領域にマスクを形成することは必須でない。
【００６２】
次に、ドライフィルム３９をビルドアップ層の表面に貼り付け（図３４）、ドライフィルム３９を露光、現像することによってドライフィルム３９をパターニングし、導電層３２を部分的に露出させる（図３５）。そして、導電層３２の露出した部分をエッチングにより除去する（図３６）。このときパターニングされる導電層３２は、その厚みばらつきが非常に小さく抑えられていることから、高精度なパターニングを行うことが可能となる。残った導電層３２は、通常の配線パターン（第１の配線パターン）４０及びビアホール上の電極パターン４２の一部となる。最後にドライフィルム３９を剥離することにより、ビルドアップ層３０対する一連の加工が完了し、第１の配線パターン４０、第２の配線パターン４１及びビアホール上の電極パターン４２が形成された多層基板４３が完成する（図３７）。
【００６３】
以上説明したように、本実施形態によれば、同一層内に異なる厚みを有する配線パターンを形成することができるので、例えば、パターンの幅や厚みのばらつきが少ないことが必要な高周波回路用ＬＣパターン及びインピーダンスマッチングの必要な通常の配線パターンについては、導電層のパターニングにより形成される第１の配線パターンで構成し、アスペクト比が高く導体断面積が比較的大きい（直流抵抗が低い）ことが必要なチョークコイル用Ｌパターンについては、パターン形成用溝による第２の配線パターンで構成し、これらを同一層内に形成することができ、各素子に求められる最適なパターン形状、幅や厚みのばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適したビルドアップ層を作製することができる。
【００６４】
さらに、本実施形態によれば、レーザー加工によるビアホールの形成と同一工程にてパターン形成用溝を形成し、その後、ビアホールの内部を導電性材料で埋める工程にてパターン形成用溝内を導電性材料で埋めて第２の配線パターンを形成するので、工程を増やすことなく通常の工程の範囲内で第２の配線パターンを形成することができる。
【００６５】
さらにまた、本実施形態によれば、ビアホールやパターン形成用溝の内部を導電性材料で埋める際に、導電性材料を形成する領域以外にマスクを形成して導電性材料を選択的に形成することから、研磨により生じる導電層の厚みばらつきが抑制することができ、導電層をパターニングして配線パターンを形成する場合に、そのパターン精度を大幅に向上させることが可能となる。これにより、例えば、ビルドアップ層上に高周波用ＬＣ等の受動素子を形成した場合であっても、インピーダンスのばらつきを抑制することが可能となる
【００６６】
次に、本発明による多層基板の製造方法の他の好ましい実施形態について詳細に説明する。
【００６７】
本実施形態による多層基板の製造方法も、多層基板を構成する「コア基板」及びコア基板上に設けられる「ビルドアップ層」の両方に対して適用が可能である。以下、本実施形態による多層基板の製造方法を「ビルドアップ層」に対して適用した場合について、略断面図である図３８〜図５１を参照しながら説明する。なお、上述した実施形態と同様、コア基板及びビルドアップ層に対する基本的なプロセスは同じであることから、本実施形態においては「ビルドアップ層」についてのみ説明し、コア基板についての説明は省略する。また上述した実施形態と同一要素には同一の符号を付して詳細な説明を省略する。
【００６８】
本実施形態による方法は、図１〜図１６を用いて説明した方法によって作製された加工済みコア基板２６上に積層するビルドアップ層へ適用してもよく、また本実施形態による方法によって作製されたコア基板上に積層するビルドアップ層へ適用してもよいが、いずれにしても、本発明による多層基板の製造方法によって作製されたコア基板上に積層するビルドアップ層へ適用することが好ましい。これによれば、コア基板の表面に形成される配線パターン及びビルドアップ層の表面に形成される配線パターンの両方について、厚みばらつきが小さくなることから、パターン精度を全体的に向上させることが可能となる。以下、上述した加工済みコア基板２６（図１６参照）に積層するビルドアップ層に対し、本発明を適用した場合を例に説明する。
【００６９】
まず、加工済みコア基板２６を用意し、コア基板２６上にビルドアップ層３０を積層する（図３８）。加工前のビルドアップ層３０は、Ｂステージのエポキシ樹脂等からなる熱硬化性樹脂３１に金属箔３２が設けられたシート（樹脂付き金属箔）からなる。このシートを熱硬化性樹脂３１側がコア基板２６を向くように貼り合わせ、この積層体を熱プレスすれば、熱硬化性樹脂３１が硬化するので、ビルドアップ層３０はコア基板２６と一体化する（図３９）。これにより、熱硬化性樹脂３１はビルドアップ層の絶縁層となり、金属箔３２は導電層となる。
【００７０】
次に、ビルドアップ層３０の表面に感光性材料によって構成されるドライフィルム３３を貼り付ける（図４０）。これにより、導電層３２のほぼ全面がドライフィルム３３によって覆われた状態となる。そして、ドライフィルム３３を露光、現像することによって、ドライフィルム３３をパターニングし、導電層３２を部分的に露出させる（図４１）。
【００７１】
次に、ドライフィルム３３をマスクとして導電層３２をエッチングし、絶縁層３１を部分的に露出させる（図４２）。絶縁層の露出した領域の一部分３１ａはビアホールの開口部となり、他の部分３１ｂはパターン形成用溝の開口部となる。一方、残った導電層３２は、主として、所定の厚みを有する通常の配線パターン（第１の配線パターン）となる。すなわち、本実施形態においては、第１の配線パターンを形成するためのパターンエッチングと、ビアホール及びパターン形成用溝の形成領域を確保するためのエッチングとが同一工程にて行われる点が上述した実施形態とは異なっている。このときパターニングされる導電層３２は、その厚みバラツキが非常に小さく抑えられていることから、高精度なパターニングを行うことが可能となる。したがって、配線パターンの幅を所望の幅とすることが可能となる。
【００７２】
次に、ドライフィルム３３を剥離し（図４３）、レーザー加工により、絶縁層３１の露出した領域の一部分３１ａにビアホール３４を形成するとともに、絶縁層１１の露出した領域の他の部分３１ｂにパターン形成用溝３５を形成する（図４４）。
【００７３】
次に、ビアホール３４及びパターン形成用溝３５の内壁を含む露出面のほぼ全面に下地導電層３６を形成する（図４５）。下地導電層３６の形成方法としては、無電解メッキ法、スパッタ法、蒸着法等を用いることが好ましい。
【００７４】
次に、感光性材料によって構成されるドライフィルム３７をビルドアップ層３０の表面に貼り付ける（図４６）。これにより、下地導電層３６のほぼ全面がドライフィルム３７に覆われた状態となる。そして、ドライフィルム３７を露光、現像することにより、ビアホール３４及びパターン形成用溝３５の開口部にあるドライフィルム３７を除去する（図４７）。残ったドライフィルム３７は、その後に行う電解メッキのマスクとして用いられる。
【００７５】
次に、電解メッキ法によりドライフィルム３７によって覆われていない領域に導電性材料３８を成長させる（図４８）。これにより、ビアホール３４の内部がほぼ完全に導電性材料３８によって埋められた状態となる。またパターン形成用溝３５の内部も導電性材料で埋められた状態となる。
【００７６】
次に、ドライフィルム３７を剥離した後（図４９）、ビルドアップ層３０の表面と平行に導電性材料３８を研磨し、全面を平坦化する（図５０）。これにより、第１の配線パターン３９よりも厚い第２の配線パターン４１及びビアホール上の電極パターン４２の一部が形成された状態となる。そして、酸などのエッチング液を用いて配線パターン等が形成されていない部分の不要な下地導電層３６を除去（ソフトエッチング）することにより、ビルドアップ層に対する一連の加工が完了し、第１の配線パターン４０、第２の配線パターン４１及びビアホール上の電極パターン４２が形成された多層基板４３が完成する（図５１）。
【００７７】
以上説明したように、本実施形態によれば、同一層内に異なる厚みを有する配線パターンを形成することができるので、例えば、パターンの幅や厚みのばらつきが少ないことが必要な高周波回路用ＬＣパターン及びインピーダンスマッチングの必要な通常の配線パターンについては、導電層のパターニングにより形成される第１の配線パターンで構成し、アスペクト比が高く導体断面積が比較的大きい（直流抵抗が低い）ことが必要なチョークコイル用Ｌパターンについては、パターン形成用溝による第２の配線パターンで構成し、これらを同一層内に形成することができ、各素子に求められる最適なパターン形状、幅や厚みのばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適したビルドアップ層を作製することができる。
【００７８】
さらに、本実施形態によれば、レーザー加工によるビアホールの形成と同一工程にてパターン形成用溝を形成し、その後、ビアホールの内部を導電性材料で埋める工程にてパターン形成用溝内を導電性材料で埋めて第２の配線パターンを形成するので、工程を増やすことなく通常の工程の範囲内で第２の配線パターンを形成することができる。
【００７９】
さらにまた、本実施形態によれば、導電層に対する一回のエッチング工程で、第１の配線パターンを形成するためのパターンエッチングと、ビアホール及びパターン形成用溝の形成領域を確保するためのエッチングを一緒に行うので、上述した実施形態に比べて工程数を少なくすることができる。
【００８０】
本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００８１】
例えば、上記各実施形態においては、レーザー加工によりビアホール及びパターン形成用溝を形成したが、これに限定されるものではなく、必要とされる研削厚み、研削幅（径）、研削レート等の諸条件を考慮して、例えば、ミリング、ドライブラスト、ウェットブラスト、ドリル等、最適な方法を取ればよい。
【００８２】
また、上各記実施形態においては、電解メッキのマスクとしてパターニングされたドライフィルムを用いたが、ドライフィルムをパターニングする代わりに、スクリーン印刷法によって絶縁性材料を選択的に形成し、これをマスクとして用いることも可能である。
【００８３】
また、上述した第１の実施形態においては、ドライフィルムを剥離した後に導電性材料を研磨しているが、ドライフィルムを剥離する前に一旦導電性材料を研磨し、さらに、ドライフィルムを剥離した後、再び研磨を行えば、研磨の回数は増えるものの、導電性材料の厚みがほぼ一定且つ薄く揃えられることから、より高精度なパターニングを行うことが可能となる。さらに、上記各実施形態では導電層の研磨を行わなかったが、導電層の厚みを揃える必要がある場合には、導電層についても研磨を行えばよい。
【００８４】
また、上記各実施形態においては、パターン形成用溝による配線パターン（第２の配線パターン）については電解メッキ法等のアディティブ法により形成し、他の配線パターン（第１の配線パターン）についてはエッチング法等のサブトラクティブ法により形成しているが、両方の配線パターンをアディティブ法によって形成しても構わない。すなわち、本発明による多層基板の製造方法は、少なくとも、多層基板の一部を構成する絶縁層にパターン形成用溝を形成する第１の工程と、パターン形成用溝の内部を導電性材料で埋める第２の工程と、絶縁層の表面に配線パターンを形成する第３の工程とを備えていればよい。この場合、第１の配線パターンの厚み精度が多少悪化するが、その厚みを十分に薄く設定すれば、厚み精度の悪化を抑制することが可能となる。
【００８５】
また、上述した第１の実施形態においては、最初にビアホールとともにパターン形成用溝による第２の配線パターンを形成し、その後、第１の配線パターンを形成しており、また第２の実施形態においては、最初にエッチングにより第１の配線パターンを形成し、その後、ビアホールとともにパターン形成用溝による第２の配線パターンを生成していることから、本発明においては、これらの配線パターンの形成の順序は問わない。すなわち、多層基板の製造工程中に、多層基板の一部を構成する絶縁層の表面に所定の厚みを有する第1の配線パターンを形成する工程と、この絶縁層にパターン形成用溝を形成した後、パターン形成用溝の内部を導電性材料で埋めて第1の配線パターンよりも厚い第２の配線パターンを形成する工程とが、順序を問わず含まれていればよい。
【図面の簡単な説明】
【００８６】
【図１】本発明の好ましい実施形態による製造方法の一工程（コア基板の準備）を示す略断面図である。
【図２】本発明の好ましい実施形態による製造方法の一工程（ドライフィルムの形成）を示す略断面図である。
【図３】本発明の好ましい実施形態による製造方法の一工程（ドライフィルムのパターニング）を示す略断面図である。
【図４】本発明の好ましい実施形態による製造方法の一工程（導電層のエッチング）を示す略断面図である。
【図５】本発明の好ましい実施形態による製造方法の一工程（ドライフィルムの剥離）を示す略断面図である。
【図６】本発明の好ましい実施形態による製造方法の一工程（ビアホール及びパターン形成用溝の形成）を示す略断面図である。
【図７】本発明の好ましい実施形態による製造方法の一工程（下地導電層の形成）を示す略断面図である。
【図８】本発明の好ましい実施形態による製造方法の一工程（ドライフィルムの形成）を示す略断面図である。
【図９】本発明の好ましい実施形態による製造方法の一工程（ドライフィルムのパターニング）を示す略断面図である。
【図１０】本発明の好ましい実施形態による製造方法の一工程（導電性材料の形成）を示す略断面図である。
【図１１】本発明の好ましい実施形態による製造方法の一工程（ドライフィルムの剥離）を示す略断面図である。
【図１２】本発明の好ましい実施形態による製造方法の一工程（表面の研磨）を示す略断面図である。
【図１３】本発明の好ましい実施形態による製造方法の一工程（ドライフィルムの形成）を示す略断面図である。
【図１４】本発明の好ましい実施形態による製造方法の一工程（ドライフィルムのパターニング）を示す略断面図である。
【図１５】本発明の好ましい実施形態による製造方法の一工程（導電層のエッチング）を示す略断面図である。
【図１６】本発明の好ましい実施形態による製造方法の一工程（ドライフィルムの剥離）を示す略断面図であり、加工済みコア基板を示す図である。
【図１７】配線パターンを対向パターンとした例を示す略平面図である。
【図１８】配線パターンをミアンダ状のパターンとした例を示す略平面図である。
【図１９】配線パターンをスパイラル状のパターンとした例を示す略平面図である。
【図２０】配線パターンをヘリカル状のパターンとした例を示す略平面図である。
【図２１】本発明の好ましい他の実施形態による製造方法の一工程（樹脂付き金属箔によるプレス）を示す略断面図である。
【図２２】本発明の好ましい他の実施形態による製造方法の一工程（多層基板の準備）を示す略断面図である。
【図２３】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムの形成）を示す略断面図である。
【図２４】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムのパターニング）を示す略断面図である。
【図２５】本発明の好ましい他の実施形態による製造方法の一工程（導電層のエッチング）を示す略断面図である。
【図２６】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムの剥離）を示す略断面図である。
【図２７】本発明の好ましい他の実施形態による製造方法の一工程（ビアホール及びパターン形成用溝の形成）を示す略断面図である。
【図２８】本発明の好ましい他の実施形態による製造方法の一工程（下地導電層の形成）を示す略断面図である。
【図２９】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムの形成）を示す略断面図である。
【図３０】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムのパターニング）を示す略断面図である。
【図３１】本発明の好ましい他の実施形態による製造方法の一工程（導電性材料の形成）を示す略断面図である。
【図３２】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムの剥離）を示す略断面図である。
【図３３】本発明の好ましい他の実施形態による製造方法の一工程（表面の研磨）を示す略断面図である。
【図３４】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムの形成）を示す略断面図である。
【図３５】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムのパターニング）を示す略断面図である。
【図３６】本発明の好ましい他の実施形態による製造方法の一工程（導電層のエッチング）を示す略断面図である。
【図３７】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムの剥離）を示す略断面図であり、完成した多層基板を示す図である。
【図３８】本発明の好ましい他の実施形態による製造方法の一工程（樹脂付き金属箔によるプレス）を示す略断面図である。
【図３９】本発明の好ましい他の実施形態による製造方法の一工程（多層基板の準備）を示す略断面図である。
【図４０】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムの形成）を示す略断面図である。
【図４１】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムのパターニング）を示す略断面図である。
【図４２】本発明の好ましい他の実施形態による製造方法の一工程（導電層のエッチング）を示す略断面図である。
【図４３】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムの剥離）を示す略断面図である。
【図４４】本発明の好ましい他の実施形態による製造方法の一工程（ビアホール及びパターン形成用溝の形成）を示す略断面図である。
【図４５】本発明の好ましい他の実施形態による製造方法の一工程（下地導電層の形成）を示す略断面図である。
【図４６】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムの形成）を示す略断面図である。
【図４７】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムのパターニング）を示す略断面図である。
【図４８】本発明の好ましい他の実施形態による製造方法の一工程（導電性材料の形成）を示す略断面図である。
【図４９】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルムの剥離）を示す略断面図である。
【図５０】本発明の好ましい他の実施形態による製造方法の一工程（表面の研磨）を示す略断面図である。
【図５１】本発明の好ましい他の実施形態による製造方法の一工程（ソフトエッチング）を示す略断面図であり、完成した多層基板を示す図である。
【符号の説明】
【００８７】
１０      コア基板
１１      絶縁層
１１ａ、１１ｂ      絶縁層の一部分
１２      導電層
１２ａ，１２ｂ      導電層の一部分
１３      導電層
１４      ドライフィルム
１５      ドライフィルム
１６      ビアホール
１６ａ      ビアホールの底部
１７      パターン形成用溝
１８      下地導電層
１９      ドライフィルム
２０      導電性材料
２１      ドライフィルム
２２      ドライフィルム
２３      ビアホールの電極パターン
２４      パターン形成用溝による配線パターン
２５      他の配線パターン
２６      加工済みコア基板
３０      ビルドアップ層
３１      絶縁層（熱硬化性樹脂）
３１ａ、３１ｂ      絶縁層の一部分
３２      導電層（金属箔）
３２ａ，３２ｂ      導電層の一部分
３３      ドライフィルム
３４      ビアホール
３４ａ      ビアホールの底部
３５      パターン形成用溝
３６      下地導電層
３７      ドライフィルム
３８      導電性材料
３９      ドライフィルム
４０      ビアホールの電極パターン
４１      パターン形成用溝による配線パターン
４２      他の配線パターン
４３      多層基板
【図１】
2006086340.tif 000003
【図２】
2006086340.tif 000004
【図３】
2006086340.tif 000005
【図４】
2006086340.tif 000006
【図５】
2006086340.tif 000007
【図６】
2006086340.tif 000008
【図７】
2006086340.tif 000009
【図８】
2006086340.tif 000010
【図９】
2006086340.tif 000011
【図１０】
2006086340.tif 000012
【図１１】
2006086340.tif 000013
【図１２】
2006086340.tif 000014
【図１３】
2006086340.tif 000015
【図１４】
2006086340.tif 000016
【図１５】
2006086340.tif 000017
【図１６】
2006086340.tif 000018
【図１７】
2006086340.tif 000019
【図１８】
2006086340.tif 000020
【図１９】
2006086340.tif 000021
【図２０】
2006086340.tif 000022
【図２１】
2006086340.tif 000023
【図２２】
2006086340.tif 000024
【図２３】
2006086340.tif 000025
【図２４】
2006086340.tif 000026
【図２５】
2006086340.tif 000027
【図２６】
2006086340.tif 000028
【図２７】
2006086340.tif 000029
【図２８】
2006086340.tif 000030
【図２９】
2006086340.tif 000031
【図３０】
2006086340.tif 000032
【図３１】
2006086340.tif 000033
【図３２】
2006086340.tif 000034
【図３３】
2006086340.tif 000035
【図３４】
2006086340.tif 000036
【図３５】
2006086340.tif 000037
【図３６】
2006086340.tif 000038
【図３７】
2006086340.tif 000039
【図３８】
2006086340.tif 000040
【図３９】
2006086340.tif 000041
【図４０】
2006086340.tif 000042
【図４１】
2006086340.tif 000043
【図４２】
2006086340.tif 000044
【図４３】
2006086340.tif 000045
【図４４】
2006086340.tif 000046
【図４５】
2006086340.tif 000047
【図４６】
2006086340.tif 000048
【図４７】
2006086340.tif 000049
【図４８】
2006086340.tif 000050
【図４９】
2006086340.tif 000051
【図５０】
2006086340.tif 000052
【図５１】
2006086340.tif 000053
【手続補正書】
【提出日】平成17年8月4日(2005.8.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１２
【補正方法】変更
【補正の内容】
【請求項１２】
前記第３の工程は、前記ビアホール及び前記パターン形成用溝の内部を埋める導電性材料を選択的に形成することを特徴とする請求項１０又は１１に記載の多層基板の製造方法。