(57)【要約】【課題】占有する面積を大きくすることなく、優れたオン電流特性を備えることができる電界効果型トランジスタを提供する。【解決手段】電界効果型トランジスタは、ゲート電極１２と、ゲート絶縁膜１３と、チャネル形成領域１６を有する半導体薄膜１５と、一対のソース／ドレイン電極１４とを備える。チャネル形成領域１６の射影像におけるチャネル幅方向の幅をＷ1、チャネル長方向の幅をＬ1とし、チャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面に倣うチャネル幅方向における長さをＷ2、チャネル長方向における長さをＬ2としたとき、Ｗ2はＷ1より大きく、Ｌ2はＬ1と等しい。チャネル形成領域１６のチャネル幅方向の幅が実効的に拡張され、所謂オン電流特性が改善される。【選択図】  図１
2006339265.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、ゲート絶縁膜と、チャネル形成領域を備える半導体薄膜と、一対のソース／ドレイン電極とから成る電界効果型トランジスタであって、
チャネル形成領域の射影像におけるチャネル幅方向の幅をＷ1、チャネル長方向の幅をＬ1とし、チャネル形成領域における半導体薄膜のゲート絶縁膜との界面に倣うチャネル幅方向の長さをＷ2、チャネル長方向の長さをＬ2としたとき、
Ｗ2はＷ1より大きく、Ｌ2はＬ1と等しいことを特徴とする電界効果型トランジスタ。
【請求項２】
界面のチャネル幅方向における断面形状は、波形状であること特徴とする請求項１に記載の電界効果型トランジスタ。
【請求項３】
波形状は、非正弦波形状、若しくは、正弦波形状、又は、これらの組合せであることを特徴とする請求項２に記載の電界効果型トランジスタ。
【請求項４】
非正弦波形状は、略弧状、三角形状、正方形形状、若しくは、長方形状、又は、これらの組合せであることを特徴とする請求項３に記載の電界効果型トランジスタ。
【請求項５】
ゲート電極は、支持体上に形成されており、
ゲート絶縁膜は、少なくともゲート電極上に形成されており、
半導体薄膜は、ソース／ドレイン電極間に亘ってゲート絶縁膜上に設けられ、ソース／ドレイン電極に接するように形成されていることを特徴とする請求項１に記載の電界効果型トランジスタ。
【請求項６】
ソース／ドレイン電極は、ゲート絶縁膜上に形成されていることを特徴とする請求項５に記載の電界効果型トランジスタ。
【請求項７】
ソース／ドレイン電極は、半導体薄膜上に形成されていることを特徴とする請求項５に記載の電界効果型トランジスタ。
【請求項８】
ゲート絶縁膜は樹脂材料から成り、波面形状が設けられた転写型によってゲート絶縁膜に波面形状が転写されていることを特徴とする請求項５に記載の電界効果型トランジスタ。
【請求項９】
半導体薄膜は、ソース／ドレイン電極間に亘って支持体上に設けられ、ソース／ドレイン電極に接するように形成されており、
ゲート絶縁膜は、半導体薄膜上に形成されており、
ゲート電極は、ゲート絶縁膜上に形成されていることを特徴とする請求項１に記載の電界効果型トランジスタ。
【請求項１０】
ソース／ドレイン電極は、半導体薄膜上に形成されていることを特徴とする請求項９に記載の電界効果型トランジスタ。
【請求項１１】
ソース／ドレイン電極は、支持体上に形成されていることを特徴とする請求項９に記載の電界効果型トランジスタ。
【請求項１２】
支持体の表面形状は波面形状であることを特徴とする請求項９に記載の電界効果型トランジスタ。
【請求項１３】
波面形状が設けられた転写型によって支持体の表面に波面形状が転写されていることを特徴とする請求項１２に記載の電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタに関し、より詳しくは、チャネル形成領域としての半導体薄膜を備える電界効果型トランジスタに関する。
【背景技術】
【０００２】
ガラス基板や石英基板、あるいは、プラスチック基板等の支持体の上に形成された電界効果型トランジスタは、スタティックランダムアクセスメモリ（ＳＲＡＭ）等のメモリ素子、アクティブマトリクス型の液晶表示装置（ＬＣＤ）等に広く用いられている。また、電界効果型トランジスタ（ＦＥＴ）として、導電性高分子材料を用いた素子の研究、開発も鋭意進められており、柔軟、且つ、安価なプラスチック・エレクトロニクスという新しい分野が拓かれつつある。チャネル形成領域が有機半導体層から構成された所謂有機電界効果型トランジスタは、例えば、特開平１０−２７０７１２号公報や特開２０００−２６９５１５号公報から周知である。
【０００３】
従来の電界効果型トランジスタの一例の概要を、以下、図１４の（Ａ）及び（Ｂ）を参照して説明する。電界効果型トランジスタ１００における構成要素の配置を説明する射影像を、図１４の（Ａ）に示す。図１４の（Ａ）において、破線は一部を切り欠いたゲート電極１２を、一点鎖線は一部を切り欠いたソース／ドレイン電極１１４を、実線は半導体薄膜１１５を示す。図１４の（Ａ）における電界効果型トランジスタのＡ−Ａ断面及びＢ−Ｂ断面を、図１４の（Ｂ）に示す。
【０００４】
従来の電界効果型トランジスタ１００は、ゲート電極１２と、一対のソース／ドレイン電極１１４と、半導体薄膜１１５を有する。半導体薄膜１１５は、チャネル形成領域１１６を備える。チャネル形成領域１１６は、ソース／ドレイン電極１１４間に亘ってゲート絶縁膜１１３上に設けられ、ソース／ドレイン電極１１４に接するように形成されている。
【０００５】
ここで、電界効果型トランジスタ１００は、所謂ボトムゲート／ボトムコンタクト型の電界効果型トランジスタである。ゲート電極１２は、支持体１１上に形成されている。ゲート絶縁膜１１３は、ゲート電極１２との電気的な絶縁を確保するために設けられ、少なくともゲート電極１２上に設けられている。より具体的には、ゲート絶縁膜１１３は、支持体１１及びゲート電極１２上に形成されている。一対のソース／ドレイン電極１１４は、平坦なゲート絶縁膜１１３上に形成されている。半導体薄膜１１５は、ソース／ドレイン電極１１４間に亘ってゲート絶縁膜１１３の上に設けられると共に、ソース／ドレイン電極１１４に接するように形成されている。層間絶縁層１２０が、ゲート絶縁膜１１３、ソース／ドレイン電極１１４、及び、半導体薄膜１１５の上に設けられている。更に、ソース／ドレイン電極１１４に接続された配線１２１が、層間絶縁層１２０上に形成されている。尚、図１４の（Ａ）において、配線１２１は省略している。
【０００６】
図１４の（Ａ）において、半導体薄膜１１５は、チャネル形成領域１１６の射影像におけるチャネル幅方向の幅Ｗ1となるように配置されている。半導体薄膜１１５において、ソース／ドレイン電極１１４間のゲート絶縁膜１１３上に設けられた部分が、チャネル形成領域１１６となる。また、チャネル形成領域１１６の射影像におけるチャネル長方向の幅は、幅Ｌ1である。ゲート絶縁膜１１３は平坦な表面となっているため、その上に形成された半導体薄膜１１５の表面（図１４の（Ｂ）において界面と記した面）も平坦な形状となっている。従って、図１４の（Ｂ）のＢ−Ｂ断面図に示すチャネル形成領域１１６における半導体薄膜１１５のゲート絶縁膜１１３との界面に倣うチャネル幅方向の長さ、即ちＷ2は、射影像における幅Ｗ1と略等しい。同様に、図１４の（Ｂ）のＡ−Ａ断面図に示すチャネル形成領域１１６における半導体薄膜１１５のゲート絶縁膜１１３との界面に倣うチャネル幅方向の長さ、即ち、Ｌ2も、射影像における幅Ｌ1と略等しい。
【０００７】
図１５を用いて、従来の電界効果型トランジスタ１００における電流の流れについて説明する。チャネル形成領域１１６において、ソース／ドレイン電極１１４間には図１５のＹ軸方向に電流が流れる。具体的には、半導体薄膜１１５を有機半導体材料であるペンタセンから構成したとき、ゲート絶縁膜１１３側の半導体薄膜１１５の表面から、図１５のＺ軸方向に厚さ数ｎｍ程度の限られた領域、即ち、図１５において斜線で示したチャネル部の領域に、電流が流れる。
【０００８】
【特許文献１】特開平１０−２７０７１２号公報
【特許文献２】特開２０００−２６９５１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述したように、従来の電界効果型トランジスタ１００において、ソース／ドレイン電極１１４間に流れる電流は、チャネル形成領域１１６における半導体薄膜１１５のゲート絶縁膜１１３の近傍の限られたチャネル部の領域を流れる。従って、図１５に示される電界効果型トランジスタ１００の所謂オン電流特性は、チャネル形成領域１１６における半導体薄膜１１５の（図１５において界面と記した部分）の面積で制限される。換言すれば、チャネル形成領域１１６の図１５のＸ軸方向の長さでほぼ制約される。即ち、オン電流特性は、半導体薄膜１１５におけるチャネル形成領域１１６のＸ軸方向の長さを長くすることで改善される。しかし、単純にチャネル形成領域１１６のＸ軸方向の長さを長くすると、電界効果型トランジスタの占有する面積も大きくなり、電界効果型トランジスタの高集積化、微細化との両立が困難となる。
【００１０】
従って、本発明の目的は、電界効果型トランジスタの占有する面積を大きくすることなく、優れたオン電流特性を備えることができる電界効果型トランジスタを提供することにある。
【課題を解決するための手段】
【００１１】
上記の目的を達成するための本発明の電界効果型トランジスタは、ゲート電極と、ゲート絶縁膜と、チャネル形成領域を備える半導体薄膜と、一対のソース／ドレイン電極とから成る電界効果型トランジスタであって、
チャネル形成領域の射影像におけるチャネル幅方向の幅をＷ1、チャネル長方向の幅をＬ1とし、チャネル形成領域における半導体薄膜のゲート絶縁膜との界面に倣うチャネル幅方向の長さをＷ2、チャネル長方向の長さをＬ2としたとき、
Ｗ2はＷ1より大きく、Ｌ2はＬ1と等しいことを特徴とする。ここで、「Ｌ2はＬ1と等しい」とは、厳密に等しい場合の他、製造上のバラツキ等による差分が存在する場合をも含む。
【００１２】
本発明の電界効果型トランジスタとして、例えば、界面のチャネル幅方向における断面形状を、波形状とすることができる。波形状として、例えば、非正弦波形状、若しくは、正弦波形状、又は、これらの組合せを挙げることができる。更には、非正弦波形状として、例えば、略弧状、三角形状、正方形形状、若しくは、長方形状、又は、これらの組合せを挙げることができる。
【００１３】
本発明の電界効果型トランジスタを、
ゲート電極は、支持体上に形成されており、
ゲート絶縁膜は、少なくともゲート電極上に形成されており、
半導体薄膜は、ソース／ドレイン電極間に亘ってゲート絶縁膜上に設けられ、ソース／ドレイン電極に接するように形成されている電界効果型トランジスタとすることができる。以下、このような構造の電界効果型トランジスタをボトムゲート型の電界効果型トランジスタと呼ぶ。そして、この場合、ソース／ドレイン電極がゲート絶縁膜上に形成されている所謂ボトムゲート／ボトムコンタクト型の電界効果型トランジスタであってもよいし、ソース／ドレイン電極が半導体薄膜上に形成されている所謂ボトムゲート／トップコンタクト型の電界効果型トランジスタであってもよい。
【００１４】
ボトムゲート型の電界効果型トランジスタにおいて、ゲート絶縁膜は樹脂材料から成り、波面形状が設けられた転写型によってゲート絶縁膜に波面形状が転写されていてもよい。転写は、機械的にされるものであってもよいし、物理的にされるものであってもよい。ゲート絶縁膜を紫外線硬化型の樹脂材料から成る膜とする場合には、硬化前の膜に転写型を圧接した後、紫外線を照射して膜を硬化させてもよい。あるいは、ゲート絶縁膜を熱硬化性の樹脂材料から成る膜とする場合には、硬化前の膜に転写型を圧接した後、熱を加えて膜を硬化させてもよい。更には、シリコン酸化膜等から成るゲート絶縁膜の表面を、砥粒等により一定方向に研磨して波面形状に加工してもよい。半導体薄膜がゲート絶縁膜の波面形状に倣って配置されることにより、半導体薄膜の界面のチャネル幅方向における断面形状を、波形状を備える形状とすることができる。
【００１５】
また、本発明の電界効果型トランジスタを、
半導体薄膜は、ソース／ドレイン電極間に亘って支持体上に設けられ、ソース／ドレイン電極に接するように形成されており、
ゲート絶縁膜は半導体薄膜上に形成されており、
ゲート電極は、ゲート絶縁膜上に形成されている電界効果型トランジスタとすることもできる。以下、このような構造の電界効果型トランジスタをトップゲート型の電界効果型トランジスタと呼ぶ。そして、この場合、ソース／ドレイン電極は半導体薄膜上に形成されている所謂トップゲート／トップコンタクト型の電界効果型トランジスタであってもよいし、ソース／ドレイン電極が支持体上に形成されている所謂トップゲート／ボトムコンタクト型の電界効果型トランジスタであってもよい。
【００１６】
トップゲート型の電界効果型トランジスタにおいて、支持体の表面形状が波面形状であってもよい。例えば、支持体として表面が波面形状に加工されたプラスチック基板を挙げることができる。また、支持体として表面にシリコン酸化膜が形成されたシリコン基板を挙げることができ、シリコン酸化膜の表面を砥粒等により一定方向に研磨して波面形状に加工してもよい。更には、波面形状が設けられた転写型によって支持体の表面に波面形状が転写されていてもよい。例えば、プラスチック材料等の可塑性を有する材料から成る支持体を用いて、その表面に波面形状を転写してもよい。更には、表面に可塑性を有する層、例えば樹脂層を有する支持体を用いて、その樹脂層の表面に波面形状を形成してもよい。樹脂層を紫外線硬化型の樹脂材料から成る膜とする場合には、硬化前の膜に転写型を圧接した後、紫外線を照射して膜を硬化させてもよい。あるいは、樹脂層を熱硬化性の樹脂材料から成る膜とする場合には、硬化前の膜に転写型を圧接した後、熱を加えて膜を硬化させてもよい。これらの支持体の上に、ゲート電極、ゲート絶縁膜、及び、半導体薄膜等を所定の順序で形成することにより、トップゲート型の電界効果型トランジスタ、場合によっては、本発明の電界効果型トランジスタを得ることができる。半導体薄膜が支持体の波面形状に倣って配置されることにより、半導体薄膜の界面のチャネル幅方向における断面形状を、波形状を備える形状とすることができる。
【００１７】
本発明の電界効果型トランジスタにおいて、チャネル形成領域の半導体薄膜に倣うチャネル幅方向における凹凸は、チャネル形成領域の大きさにもよるが、ＪＩＳ  Ｂ０６０１：２００１に規定する輪郭曲線の山高さＺｐが０．０５μｍ〜５００μｍ、輪郭曲線の谷深さＺｖが０．０５μｍ〜５００μｍ、輪郭曲線要素の高さＺｔが０．０１μｍ〜１０００μｍ、輪郭曲線要素の長さＸｓが１ｎｍ〜１０００μｍの範囲で適宜設定されていればよい。尚、電界効果型トランジスタのチャネル形成領域の射影像におけるチャネル幅方向の幅をＷ1とし、チャネル形成領域における半導体薄膜のゲート絶縁膜との界面に倣うチャネル幅方向の長さをＷ2としたとき、Ｗ2≧１．５×Ｗ1となることが好ましい。
【００１８】
本発明の電界効果型トランジスタにおいて、半導体薄膜とは体積抵抗率が１０-4Ω・ｍ（１０-6Ω・ｃｍ）乃至１０12Ω・ｍ（１０10Ω・ｃｍ）のオーダーを有する膜を指す。半導体薄膜は無機半導体材料から構成することもできるし、有機半導体材料から構成することもできる。無機半導体材料として、具体的には、Ｓｉ、Ｇｅ、Ｓｅを挙げることができる。有機半導体材料として２，３，６，７−ジベンゾアントラセン（ペンタセンとも呼ばれる）、Ｃ9Ｓ9（ベンゾ［１，２−ｃ；３，４−ｃ’；５，６−ｃ”］トリス［１，２］ジチオール−１，４，７−トリチオン）、Ｃ24Ｈ14Ｓ6（アルファ−セキシチオフェン）、銅フタロシアニンで代表されるフタロシアニン、フラーレン（Ｃ60）、テトラチオテトラセン（Ｃ18Ｈ8Ｓ4）、テトラセレノテトラセン（Ｃ18Ｈ8Ｓｅ4）、テトラテルルテトラセン（Ｃ18Ｈ8Ｔｅ4）、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］を挙げることができる。
【００１９】
半導体薄膜の形成方法として、半導体薄膜を構成する材料にも依るが、真空蒸着法やスパッタリング法に例示される物理的気相成長法（ＰＶＤ法）；各種の化学的気相成長法（ＣＶＤ法）；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法；スタンプ法；リフトオフ法；シャドウマスク法；及び、スプレー法の内のいずれかを挙げることができる。
【００２０】
また、本発明の電界効果型トランジスタにおいて、ゲート絶縁膜を構成する材料として、酸化ケイ素系材料、窒化ケイ素（ＳｉＮY）、Ａｌ2Ｏ3、金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）やポリビニルフェノール（ＰＶＰ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリオキシメチレン（ＰＯＭ）、ポリ塩化ビニル、ポリフッ化ビニリデン、ポリスルホン、ポリカーボネート（ＰＣ）、ポリイミドにて例示される有機系絶縁材料を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、二酸化シリコン（ＳｉＯ2）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率ＳｉＯX系材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。
【００２１】
ゲート絶縁膜の形成方法として、上述した各種印刷法；上述した各種コーティング法；浸漬法；キャスティング法；スピンコート法；スプレー法；各種ＣＶＤ法；及び、各種ＰＶＤ法の内のいずれかを挙げることができる。ここで、ＰＶＤ法として、（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、（ｄ）ＤＣ(direct current)法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。
【００２２】
あるいは又、ゲート絶縁膜は、ゲート電極の表面を酸化あるいは窒化することによって形成することができるし、ゲート電極の表面に酸化膜や窒化膜を成膜することで得ることもできる。ゲート電極の表面を酸化する方法として、ゲート電極を構成する材料にも依るが、熱酸化法、Ｏ2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、ゲート電極の表面を窒化する方法として、ゲート電極を構成する材料にも依るが、Ｎ2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、金（Ａｕ）からゲート電極を構成する場合、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面にゲート絶縁膜を形成することもできる。
【００２３】
更には、本発明の電界効果型トランジスタにおいて、ゲート電極やソース／ドレイン電極、各種の配線を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、ルビジウム（Ｒｂ）、ロジウム（Ｒｈ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、ポリシリコン、アモルファスシリコン、錫酸化物、酸化インジウム、インジウム・錫酸化物（ＩＴＯ）を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ゲート電極やソース／ドレイン電極を構成する材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料を挙げることもできる。
【００２４】
ソース／ドレイン電極やゲート電極の形成方法として、これらを構成する材料にも依るが、スピンコート法；各種導電性ペーストや各種導電性高分子溶液を用いた上述の各種印刷法；上述した各種コーティング法；リフトオフ法；シャドウマスク法；電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法；スプレー法；上述した各種のＰＶＤ法；及び、ＭＯＣＶＤ法を含む各種のＣＶＤ法の内のいずれか、あるいは、更には必要に応じてパターニング技術との組合せを挙げることができる。
【００２５】
本発明の電界効果型トランジスタにおいて、支持体として、各種のガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。更には、支持体として、ポリエーテルスルホン（ＰＥＳ）やポリイミド、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリメチルメタクリレート（ポリメタクリル酸メチル，ＰＭＭＡ）やポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）に例示される高分子材料から構成されたプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、このような可撓性を有する高分子材料から構成された支持体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。支持体として、その他、導電性基板（金等の金属、高配向性グラファイトから成る基板）を挙げることができる。また、本発明の電界効果型トランジスタにおいて、電界効果型トランジスタの構成、構造によっては、電界効果型トランジスタが支持部材上に設けられている場合もあるが、このような場合における支持部材も上述した材料から構成することができる。
【００２６】
本発明の電界効果型トランジスタを、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体に多数の電界効果型トランジスタを集積したモノリシック集積回路としてもよいし、各電界効果型トランジスタを切断して個別化し、ディスクリート部品として使用してもよい。また、電界効果型トランジスタを樹脂にて封止してもよい。
【発明の効果】
【００２７】
本発明にあっては、電界効果型トランジスタの占有する面積を大きくすることなく、チャネル形成領域における半導体薄膜の界面の面積を大きくすることが可能となる。これにより、電界効果型トランジスタのオン電流特性の改善と高集積化、微細化の両立が可能となる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例１】
【００２９】
実施例１は、本発明の電界効果型トランジスタに関する。実施例１の電界効果型トランジスタ１における構成要素の配置を示す射影像を図１の（Ａ）に示す。尚、後述する他の実施例についても同様である。図１の（Ａ）において、破線は一部を切り欠いたゲート電極１２を、一点鎖線は一部を切り欠いたソース／ドレイン電極１４を、実線は半導体薄膜１５を示す。図１の（Ａ）における電界効果型トランジスタのＡ−Ａ断面及びＢ−Ｂ断面を図１の（Ｂ）に示す。
【００３０】
実施例１の電界効果型トランジスタ１は、ゲート電極１２と、ゲート絶縁膜１３と、チャネル形成領域１６を備える半導体薄膜１５と、一対のソース／ドレイン電極１４とから成る電界効果型トランジスタである。そして、チャネル形成領域１６の射影像におけるチャネル幅方向の幅をＷ1、チャネル長方向の幅をＬ1とし、チャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面に倣うチャネル幅方向の長さをＷ2、チャネル長方向の長さをＬ2としたとき、Ｗ2はＷ1より大きく、Ｌ2はＬ1と等しい。更には、実施例１の電界効果型トランジスタ１にあっては、ゲート電極１２は、支持体１１上に形成されている。また、ゲート絶縁膜１３は、少なくともゲート電極１２上に形成されている。更には、半導体薄膜１５は、ソース／ドレイン電極１４間に亘ってゲート絶縁膜１３上に設けられ、ソース／ドレイン電極１４に接するように形成されている。尚、ソース／ドレイン電極１４は、ゲート絶縁膜１３上に形成されている。即ち、電界効果型トランジスタ１は、所謂ボトムゲート／ボトムコンタクト型の電界効果型トランジスタである。
【００３１】
実施例１において、支持体１１は、表面にＳｉＯ2層（図示せず）が形成されたガラス基板から成る。更には、ゲート電極１２及びソース／ドレイン電極１４を金（Ａｕ）層から構成し、ゲート絶縁膜１３をポリビニルフェノール（ＰＶＰ）から構成した。また、半導体薄膜１５をペンタセンから構成した。半導体薄膜１５は、ソース／ドレイン電極１４上にも延在している。
【００３２】
図１の（Ｂ）に示すように、実施例１の電界効果型トランジスタ１は、ゲート絶縁膜１３の表面が波面形状を備えている。ゲート絶縁膜１３の波面形状の断面形状は、図１の（Ｂ）におけるＢ−Ｂ断面図に示すように、チャネル幅方向（図１の（Ａ）においてＸ軸方向）には略正弦曲線で変化し、図１の（Ｂ）におけるＡ−Ａ断面図に示すように、チャネル長方向（図１の（Ａ）においてＹ軸方向）には変化しない形状、即ち直線状となっている。
【００３３】
半導体薄膜１５は、ゲート絶縁膜１３の波面形状に倣って形成されている。このため、チャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面（図１の（Ｂ）において界面と記した部分）のチャネル幅方向の断面形状も、図１の（Ｂ）におけるＢ−Ｂ断面図に示すように、チャネル幅方向に略正弦曲線形状となっている。一方、チャネル形成領域１６における半導体薄膜１５の界面のチャネル長方向の断面形状は、図１の（Ｂ）におけるＡ−Ａ断面図に示すように、直線状となっている。このため、図１の（Ａ）に示すチャネル形成領域１６の射影像におけるチャネル幅方向の幅Ｗ1に対し、図１の（Ｂ）のＢ−Ｂ断面図に示すチャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面に倣うチャネル幅方向の長さ、即ちＷ2は大きいものとなる。従って、Ｗ2＞Ｗ1となり、チャネル形成領域１６のチャネル幅方向の幅が実効的に拡張されている。これにより、所謂オン電流特性が改善される。一方、図１の（Ａ）に示すチャネル形成領域１６の射影像におけるチャネル長方向の幅Ｌ1と、図１の（Ｂ）のＡ−Ａ断面図に示すチャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面に倣うチャネル長方向の長さ、即ち、Ｌ2とは、等しくなっている。従って、チャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面に倣うチャネル長方向の長さは従来の構造と同様に保たれているので、キャリアの伝達が阻害されることがない。
【００３４】
以下、支持体等の模式的な一部断面図である図２の（Ａ）及び（Ｂ）、図３の（Ａ）及び（Ｂ）、図４の（Ａ）及び（Ｂ）、図５の（Ａ）及び（Ｂ）、図６の（Ａ）及び（Ｂ）、図７の（Ａ）及び（Ｂ）、並びに、図８を参照して、電界効果型トランジスタ１の製造方法の概要を説明する。尚、各工程を示す図面において、「Ａ−Ａ」は、図１の（Ａ）のＡ−Ａに沿ったと同様の一部断面図であり、「Ｂ−Ｂ」は、図１の（Ａ）のＢ−Ｂに沿ったと同様の一部断面図である。
【００３５】
［工程−１００］
先ず、支持体１１上にゲート電極１２を形成する。具体的には、表面にＳｉＯ2層（図示せず）が形成されたガラス基板から成る支持体１１上に、レジスト層３１から成るゲート電極形成用のパターンを形成する（図２の（Ａ）参照）。
【００３６】
次いで、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、支持体１１及びレジスト層３１上に真空蒸着法によって形成する（図２の（Ｂ）参照）。図面においては、密着層の図示を省略した。蒸着を行う際、支持体１１は、温度を調整することができる支持体ホルダー（図示せず）に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、支持体１１の変形を最小限に抑えた成膜を行うことができる。
【００３７】
その後、リフトオフ法によりレジスト層３１を除去することで、Ａｕ層から成るゲート電極１２を得ることができる（図３の（Ａ）参照）。
【００３８】
［工程−１１０］
次に、少なくともゲート電極１２上を覆うようにゲート絶縁膜１３を形成する。実施例１では、ゲート電極１２上を含む支持体１１上に、樹脂材料から成るゲート絶縁膜１３を形成する。樹脂材料として、架橋剤や酸発生剤が加えられたポリビニルフェノール（ＰＶＰ）を用いた。ゲート絶縁膜１３を、スピンコート法に基づき、ゲート電極１２及び支持体１１上に形成する（図３の（Ｂ）参照）。架橋剤や酸発生剤が加えられたポリビニルフェノール（ＰＶＰ）は紫外線硬化性を示す。架橋剤の例として、三和ケミカル株式会社製のニカラック  ＮＷ−１００ＬＭを挙げることができる。また、酸発生剤の例として、同社のＴＦＥ−トリアジンを挙げることができる。
【００３９】
［工程−１２０］
次に、ゲート絶縁膜１３に波面形状が設けられた転写型３２を圧接する。転写型３２のゲート絶縁膜１３側の端面は、例えば断面が正弦波形状となる波面形状が設けられている。このため、ゲート絶縁膜１３は転写型３２の波面形状に倣う形状となる。即ち、波面形状が設けられた転写型３２によって、樹脂材料から成るゲート絶縁膜１３に波面形状が転写される（図４の（Ａ）参照）。
【００４０】
次に、ゲート絶縁膜１３に紫外線を照射し、ゲート絶縁膜１３を硬化させる（図４の（Ｂ）参照）。これにより、ゲート絶縁膜１３に転写された波面形状が固定される。紫外線照射は、転写型３２をゲート絶縁膜１３から離した後に行うこともできるし、転写型３２をゲート絶縁膜１３に圧接した状態で行うこともできる。後者の場合には、転写型３２は紫外線を透過する材料から成るものとすることが好ましい。
【００４１】
［工程−１３０］
その後、ゲート絶縁膜１３上にソース／ドレイン電極１４を形成する。実施例１では、ゲート絶縁膜１３に転写された波面形状の上に、ソース／ドレイン電極１４が形成される。具体的には、全面に、レジスト層３３から成るソース／ドレイン電極形成用のパターンを形成する（図５の（Ａ）参照）。
【００４２】
次いで、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、ゲート絶縁膜１３及びレジスト層３３上に真空蒸着法によって形成する（図５の（Ｂ）参照）。図面においては、密着層の図示を省略した。蒸着を行う際、支持体１１は、温度を調整することができる支持体ホルダー（図示せず）に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、支持体１１の変形を最小限に抑えた成膜を行うことができる。
【００４３】
その後、リフトオフ法によりレジスト層３３を除去することで、Ａｕ層から成るソース／ドレイン電極１４を得ることができる（図６の（Ａ）参照）。
【００４４】
［工程−１４０］
次に、半導体薄膜１５を形成する（図６の（Ｂ）参照）。ゲート絶縁膜１３及びソース／ドレイン電極１４の上方にマスク（図示せず）を配置し、所定の領域に半導体薄膜１５を形成する。具体的には、以下の表１に例示する真空蒸着法に基づき、マスクを介して、ペンタセンから成る半導体薄膜１５をソース／ドレイン電極１４及びゲート絶縁膜１３の上（より具体的にはゲート絶縁膜１３に転写された波面形状の上）に形成する。半導体薄膜１５のゲート絶縁膜１３側の界面は、ゲート絶縁膜１３に転写された波面形状に倣って形成され、波面形状を示す。
【００４５】
［表１］
支持体温度：６０゜Ｃ
成膜速度  ：３ｎｍ／分
圧力      ：５×１０-4Ｐａ
【００４６】
半導体薄膜１５は、ソース／ドレイン電極１４間に亘ってゲート絶縁膜１３上に設けられ、ソース／ドレイン電極１４に接するように形成されている。これによって、半導体薄膜１５から成るチャネル形成領域１６を得ることができる。チャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面のチャネル幅方向における断面形状は、波形状を備える（図６の（Ｂ）参照）。
【００４７】
［工程−１５０］
次いで、全面にＳｉＯ2から成る層間絶縁層２０を形成した後（図７の（Ａ）参照）、ゲート電極１２及びソース／ドレイン電極１４の上方の層間絶縁層２０の部分に開口部を形成し（図７の（Ｂ）参照）、これらの開口部内を含む層間絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図８参照）。こうして、実施例１の電界効果型トランジスタ１を得ることができる。
【実施例２】
【００４８】
実施例２は、実施例１の変形であり、主に、半導体薄膜とソース／ドレイン電極の形成の順序が、実施例１と相違する。実施例２の電界効果型トランジスタ２における構成要素の配置を説明する射影像は、上述の図１の（Ａ）で説明したと同様である。実施例２の電界効果型トランジスタ２の一部断面図を図１０に示す。尚、図面において、「Ａ−Ａ」は、図１の（Ａ）のＡ−Ａに沿ったと同様の一部断面図であり、「Ｂ−Ｂ」は、図１の（Ａ）のＢ−Ｂに沿ったと同様の一部断面図である。
【００４９】
実施例２の電界効果型トランジスタ２も、実施例１と同様に、ゲート電極１２と、ゲート絶縁膜１３と、チャネル形成領域１６を備える半導体薄膜１５と、一対のソース／ドレイン電極１４とから成る電界効果型トランジスタである。そして、チャネル形成領域１６の射影像におけるチャネル幅方向の幅をＷ1、チャネル長方向の幅をＬ1とし、チャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面に倣うチャネル幅方向の長さをＷ2、チャネル長方向の長さをＬ2としたとき、Ｗ2はＷ1より大きく、Ｌ2はＬ1と等しい。更には、実施例２の電界効果型トランジスタ２にあっては、ゲート電極１２は、支持体１１上に形成されている。また、ゲート絶縁膜１３は、少なくともゲート電極１２上に形成されている。更には、半導体薄膜１５は、ソース／ドレイン電極１４間に亘ってゲート絶縁膜１３上に設けられ、ソース／ドレイン電極１４に接するように形成されている。尚、ソース／ドレイン電極は半導体薄膜１５上に形成されている。即ち、電界効果型トランジスタ２は、所謂ボトムゲート／トップコンタクト型の電界効果型トランジスタである。
【００５０】
実施例２の電界効果型トランジスタ２は、このように、ソース／ドレイン電極１４及び半導体薄膜１５の垂直方向の配置状態が実施例１の電界効果型トランジスタ１と逆になっているが、その他の点は実施例１と同様である。それゆえ、実施例２の電界効果型トランジスタ２の詳細な説明は省略する。
【００５１】
以下、支持体等の模式的な一部断面図である図９の（Ａ）及び（Ｂ）、図１０を参照して、実施例２の電界効果型トランジスタ２の製造方法の概要を説明する。尚、各工程を示す図面において、「Ａ−Ａ」は、図１の（Ａ）のＡ−Ａに沿ったと同様の一部断面図であり、「Ｂ−Ｂ」は、図１の（Ａ）のＢ−Ｂに沿ったと同様の一部断面図である。
【００５２】
［工程−２００］
先ず、実施例１の［工程−１００］と同様にして、支持体１１上にゲート電極１２を形成する。
【００５３】
［工程−２１０］
次に、実施例１の［工程−１１０］と同様にして、ゲート電極１２上を含む支持体１１上にゲート絶縁膜１３を形成する。
【００５４】
［工程−２２０］
次に、実施例１の［工程−１２０］と同様にして、ゲート絶縁膜１３に波面形状を形成する。
【００５５】
［工程−２３０］
その後、実施例１の［工程−１４０］と同様にして、半導体薄膜１５を形成する。ゲート絶縁膜１３の上方にマスク（図示せず）を配置し、所定の領域に半導体薄膜１５を形成する。半導体薄膜１５のゲート絶縁膜１３側の表面は、ゲート絶縁膜１３に転写された波面形状に倣って形成され、波面形状を示す。
【００５６】
これにより、半導体薄膜１５から成るチャネル形成領域１６を得ることができる。チャネル形成領域１６では、半導体薄膜１５のゲート絶縁膜１３との界面のチャネル幅方向における断面形状が、波形状を備える（図９の（Ａ）参照）。
【００５７】
［工程−２４０］
その後、実施例１の［工程−１３０］と同様にして、半導体薄膜１５上にＡｕ層から成るソース／ドレイン電極１４を形成する。具体的には、半導体薄膜１５の一部及びゲート絶縁膜１３をハードマスクで覆った状態で、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、半導体薄膜１５上に真空蒸着法によって形成する。図面においては、密着層の図示を省略した。こうして、Ａｕ層から成るソース／ドレイン電極１４をフォトリソグラフィ・プロセス無しで形成することができる。
【００５８】
［工程−２５０］
次いで、実施例１の［工程−１５０］と同様にして、全面にＳｉＯ2から成る層間絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の層間絶縁層２０の部分に開口部を形成し、これらの開口部内を含む層間絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図１０参照）。こうして、実施例２の電界効果型トランジスタ２を得ることができる。
【実施例３】
【００５９】
実施例３も、実施例１の変形であり、主にゲート絶縁膜の波面形状が、実施例１と相違する。実施例３の電界効果型トランジスタにおける構成要素の配置を説明する射影像は、上述の図１の（Ａ）で説明したと同様である。実施例３の電界効果型トランジスタ３の一部断面図を図１１の（Ａ）に示す。尚、図面において、「Ａ−Ａ」は、図１の（Ａ）のＡ−Ａに沿ったと同様の一部断面図であり、「Ｂ−Ｂ」は、図１の（Ａ）のＢ−Ｂに沿ったと同様の一部断面図である。
【００６０】
実施例３の電界効果型トランジスタ３も、実施例１の［工程−１００］、［工程−１１０］、［工程−１２０］［工程−１３０］、［工程−１４０］、及び、［工程−１５０］と同様の工程を経て形成されている。実施例３では、ゲート絶縁膜１３の表面のチャネル幅方向の断面形状が非正弦波形状になるように、より具体的には、方形波状の波形状になるように加工がされている（図１１の（Ａ）のＢ−Ｂ断面図参照）。
【００６１】
尚、実施例３のゲート絶縁膜１３の波面形状を、実施例２に適用することもできる。図面については省略する。
【実施例４】
【００６２】
実施例４も、実施例１の変形であり、ゲート絶縁膜の波面形状の処理が、実施例１と相違する。実施例４の電界効果型トランジスタ４における構成要素の配置を説明する射影像は、上述の図１の（Ａ）で説明したと同様である。実施例４の電界効果型トランジスタ４の一部断面図を図１１の（Ｂ）に示す。尚、図面において、「Ａ−Ａ」は、図１の（Ａ）のＡ−Ａに沿ったと同様の一部断面図であり、「Ｂ−Ｂ」は、図１の（Ａ）のＢ−Ｂに沿ったと同様の一部断面図である。
【００６３】
実施例４の電界効果型トランジスタ４も、実施例１の［工程−１００］、［工程−１１０］、［工程−１２０］［工程−１３０］、［工程−１４０］、及び、［工程−１５０］と同様の工程を経て形成されている。実施例４では、ゲート絶縁膜１３の表面のチャネル幅方向の断面形状が、非正弦波形状になるように、より具体的には、三角波状の波形状になるように加工がされている（図１１の（Ｂ）のＢ−Ｂ断面図参照）。
【００６４】
尚、実施例４のゲート絶縁膜１３の波面形状を、実施例２に適用することもできる。図面については省略する。
【実施例５】
【００６５】
実施例５も、本発明の電界効果型トランジスタに関する。実施例５の電界効果型トランジスタ５における構成要素の配置を説明する射影像は、上述の図１の（Ａ）で説明したと同様である。実施例５の電界効果型トランジスタ５の一部断面図を、図１２の（Ｂ）に示す。尚、図面において、「Ａ−Ａ」は、図１の（Ａ）のＡ−Ａに沿ったと同様の一部断面図であり、「Ｂ−Ｂ」は、図１の（Ａ）のＢ−Ｂに沿ったと同様の一部断面図である。
【００６６】
実施例５の電界効果型トランジスタ５も、ゲート電極１２と、ゲート絶縁膜１３と、チャネル形成領域１６を備える半導体薄膜１５と、一対のソース／ドレイン電極１４とから成る電界効果型トランジスタである。そして、チャネル形成領域１６の射影像におけるチャネル幅方向の幅をＷ1、チャネル長方向の幅をＬ1とし、チャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面に倣うチャネル幅方向の長さをＷ2、チャネル長方向の長さをＬ2としたとき、Ｗ2はＷ1より大きく、Ｌ2はＬ1と等しい。更には、実施例５の電界効果型トランジスタ５にあっては、半導体薄膜１５は、ソース／ドレイン電極１４間に亘って支持体１１上に設けられ、ソース／ドレイン電極１４に接するように形成されている。また、ゲート絶縁膜１３は、半導体薄膜１５上に形成されている。更には、ゲート電極１２は、ゲート絶縁膜１３上に形成されている。尚、ソース／ドレイン電極１４は、半導体薄膜１５上に形成されている。即ち、電界効果型トランジスタ５は所謂トップゲート／トップコンタクト型の電界効果型トランジスタである。
【００６７】
実施例５において、支持体１１は、表面に樹脂材料等から成る絶縁層１７が形成されたガラス基板から成る。支持体１１の表面形状（より具体的には、絶縁層１７の表面形状）の断面形状は、図１２の（Ｂ）におけるＢ−Ｂ断面図に示すように、チャネル幅方向（図１の（Ａ）においてＸ軸方向）には略正弦曲線で変化し、図１２の（Ｂ）におけるＡ−Ａ断面図に示すようにチャネル長方向（図１の（Ａ）においてＹ軸方向）には変化しない形状、即ち、直線状となっている。
【００６８】
半導体薄膜１５は、支持体１１の波面形状（より具体的には、絶縁層１７の波面形状）に倣って形成されている。このため、チャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面（図１２の（Ｂ）において界面と記した部分）のチャネル幅方向の断面形状も、図１２の（Ｂ）におけるＢ−Ｂ断面図に示すように、チャネル幅方向に略正弦曲線形状となっている。一方、チャネル形成領域１６における半導体薄膜１５の界面のチャネル長方向の断面形状は、図１２の（Ｂ）におけるＡ−Ａ断面図に示すように、直線状となっている。このため、図１の（Ａ）に示すチャネル形成領域１６の射影像におけるチャネル幅方向の幅Ｗ1に対し、図１２の（Ｂ）のＢ−Ｂ断面図に示すチャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面に倣うチャネル幅方向の長さ、即ち、Ｗ2は大きいものとなる。従って、Ｗ2＞Ｗ1となり、チャネル形成領域１６のチャネル幅方向の幅が実効的に拡張されている。これにより、所謂オン電流特性が改善される。一方、図１の（Ａ）に示すチャネル形成領域１６の射影像におけるチャネル長方向の幅Ｌ1と、図１２の（Ｂ）のＡ−Ａ断面図に示すチャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面に倣うチャネル長方向の長さ、即ち、Ｌ2とは、等しくなっている。従って、チャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面に倣うチャネル長方向の長さは、従来の構造と同様に保たれているので、キャリアの伝達が阻害されることがない。
【００６９】
以下、支持体等の模式的な一部断面図である図１２の（Ａ）及び（Ｂ）を参照して、実施例５の電界効果型トランジスタ５の製造方法の概要を説明する。尚、各工程を示す図面において、「Ａ−Ａ」は、図１の（Ａ）のＡ−Ａに沿ったと同様の一部断面図であり、「Ｂ−Ｂ」は、図１の（Ａ）のＢ−Ｂに沿ったと同様の一部断面図である。
【００７０】
［工程−５００］
先ず、表面に樹脂材料等から成る絶縁層１７が形成されたガラス基板からなる支持体１１の表面形状を加工する。具体的には、実施例１の［工程−１１０］と同様にして、ガラス基板の上に、架橋剤や酸発生剤が加えられたポリビニルフェノール（ＰＶＰ）から成る絶縁層１７を、スピンコート法に基づき、ガラス基板上に形成する。
【００７１】
次に、実施例１の［工程−１２０］と同様にして、絶縁層１７に波面形状を形成する。実施例１では、ゲート絶縁膜１３に転写型３２を圧接した。一方、実施例５では、絶縁層１７に転写型を圧接する。その後、絶縁層１７に紫外線を照射し絶縁層１７を硬化させる。これにより、絶縁層１７に転写された波面形状が固定される。紫外線照射は、転写型３２を絶縁層１７から離した後に行うこともできるし、転写型３２を絶縁層１７に圧接した状態で行うこともできる。後者の場合には、転写型３２は紫外線を透過する材料から成るものとすることが好ましい。
【００７２】
［工程−５１０］
その後、実施例１の［工程−１４０］と同様にして、半導体薄膜１５を形成する。絶縁層１７の上方にマスク（図示せず）を配置し、所定の領域に半導体薄膜１５を形成する。半導体薄膜１５は、絶縁層１７に転写された波面形状に倣って形成される。（図１２の（Ａ）参照）。後述するように、半導体薄膜１５のゲート絶縁膜１３側の界面は、絶縁層１７に転写された波面形状に倣って形成され、波面形状を示す。
【００７３】
［工程−５２０］
次に、実施例１の［工程−１３０］と同様にして、半導体薄膜１５及び絶縁層１７の上に、チャネル形成領域１６を挟むようにソース／ドレイン電極１４を形成する。半導体薄膜１５及び絶縁層１７上に設けられたレジスト層から成るソース／ドレイン電極形成用のパターンを形成し、次いで、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、半導体薄膜１５、絶縁層１７、及び、レジスト層上に真空蒸着法によって形成する。図面においては、密着層の図示を省略した。蒸着を行う際、支持体１１は、温度を調整することができる支持体ホルダー（図示せず）に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、支持体１１の変形を最小限に抑えた成膜を行うことができる。その後、リフトオフ法によりレジスト層を除去することで、半導体薄膜１５及び絶縁層１７上に形成されたＡｕ層から成るソース／ドレイン電極１４を得ることができる。
【００７４】
［工程−５３０］
その後、ソース／ドレイン電極１４及びチャネル形成領域１６上に、ゲート絶縁膜１３を形成する。具体的には、レジスト層から成るゲート絶縁膜形成用のパターンを形成し、ＰＶＡをスピンコーティング法にて全面に成膜する。その後、リフトオフ法によりレジスト層を除去することで、ゲート絶縁膜１３を得ることができる。
【００７５】
［工程−５４０］
次いで、実施例１の［工程−１００］と同様にして、ゲート絶縁膜１３上にゲート電極１２を形成する。具体的には、ゲート絶縁膜１３上に、レジスト層から成るゲート電極形成用のパターンを形成する。次いで、密着層としてのＴｉ層、及び、オーミック電極としてのＡｕ層を、順次、ゲート絶縁膜１３及びレジスト層上に真空蒸着法によって形成する。図面においては、密着層の図示を省略した。蒸着を行う際、支持体１１は、温度を調整することができる支持体ホルダー（図示せず）に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、支持体１１の変形を最小限に抑えた成膜を行うことができる。その後、リフトオフ法によりレジスト層を除去することで、Ａｕ層から成るゲート電極１２を得ることができる。
【００７６】
［工程−５５０］
次いで、実施例１の［工程−１５０］と同様にして、全面にＳｉＯ2から成る層間絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の層間絶縁層２０の部分に開口部を形成し、これらの開口部内を含む層間絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる。半導体薄膜１５のゲート絶縁膜１３側の界面は、絶縁層１７に転写された波面形状に倣って形成され、波面形状を示す。（図１２の（Ｂ）参照）。こうして、実施例５の電界効果型トランジスタ５を得ることができる。
【実施例６】
【００７７】
実施例６は、実施例５の変形であり、主に、半導体薄膜とソース／ドレイン電極の形成の順序が実施例５と相違する。実施例６の電界効果型トランジスタ６における構成要素の配置を説明する射影像は、上述の図１の（Ａ）で説明したと同様である。実施例６の電界効果型トランジスタ６の一部断面図を図１３（Ｂ）に示す。
【００７８】
実施例６の電界効果型トランジスタ６も、実施例５と同様に、ゲート電極１２と、ゲート絶縁膜１３と、チャネル形成領域１６を備える半導体薄膜１５と、一対のソース／ドレイン電極１４とから成る電界効果型トランジスタである。そして、チャネル形成領域１６の射影像におけるチャネル幅方向の幅をＷ1、チャネル長方向の幅をＬ1とし、チャネル形成領域１６における半導体薄膜１５のゲート絶縁膜１３との界面に倣うチャネル幅方向の長さをＷ2、チャネル長方向の長さをＬ2としたとき、Ｗ2はＷ1より大きく、Ｌ2はＬ1と等しい。更には、実施例６の電界効果型トランジスタ６にあっては、半導体薄膜１５は、ソース／ドレイン電極１４間に亘って支持体１１上に設けられ、ソース／ドレイン電極１４に接するように形成されている。また、ゲート絶縁膜１３は、半導体薄膜１５上に形成されている。更には、ゲート電極１２は、ゲート絶縁膜１３上に形成されている。尚、ソース／ドレイン電極１４は支持体１１上に形成されている。即ち、電界効果型トランジスタ６は所謂トップゲート／ボトムコンタクト型の電界効果型トランジスタである。
【００７９】
実施例６の電界効果型トランジスタ６は、このように、ソース／ドレイン電極１４及び半導体薄膜１５の垂直方向の配置状態が、実施例５の電界効果型トランジスタ５と逆になっているが、その他の点は実施例５と同様である。それゆえ、実施例６の電界効果型トランジスタ６の詳細な説明は省略する。
【００８０】
以下、支持体等の模式的な一部断面図である図１３の（Ａ）及び（Ｂ）を参照して、実施例６の電界効果型トランジスタ６の製造方法の概要を説明する。尚、図面において、「Ａ−Ａ」は、図１の（Ａ）のＡ−Ａに沿ったと同様の一部断面図であり、「Ｂ−Ｂ」は、図１の（Ａ）のＢ−Ｂに沿ったと同様の一部断面図である。
【００８１】
［工程−６００］
先ず、実施例５の［工程−５００］と同様にして、表面に樹脂材料等から成る絶縁層１７が形成されたガラス基板から成る支持体１１の表面形状を加工する。
【００８２】
［工程−６１０］
次に、実施例１の［工程−１３０］と同様にして、支持体１１上にソース／ドレイン電極１４を形成する。
【００８３】
［工程−６２０］
その後、実施例１の［工程−１４０］と同様にして、半導体薄膜１５を形成する。ゲート絶縁膜１３及びソース／ドレイン電極１４の上方にマスク（図示せず）を配置し、所定の領域に半導体薄膜１５を形成する。半導体薄膜１５のチャネル形成領域１６は、支持体１１に転写された波面形状に倣って形成される（図１３の（Ａ）参照）。
【００８４】
［工程−６３０］
次に、実施例５の［工程−５３０］と同様にして、ソース／ドレイン電極１４及びチャネル形成領域１６上に、ゲート絶縁膜１３を形成する。
【００８５】
［工程−６４０］
その後、実施例５の［工程−５４０］と同様にして、ゲート絶縁膜１３上にゲート電極１２を形成する。
【００８６】
［工程−６５０］
次いで、実施例１の［工程−１５０］と同様にして、全面にＳｉＯ2から成る層間絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の層間絶縁層２０の部分に開口部を形成し、これらの開口部内を含む層間絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる。半導体薄膜１５のゲート絶縁膜１３側の界面は、絶縁層１７に転写された波面形状に倣って形成され、波面形状を示す。（図１３の（Ｂ）参照）。こうして、実施例６の電界効果型トランジスタ６を得ることができる。
【００８７】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例における電界効果型トランジスタの構成要素の具体的な構成、構造は例示であり、適宜、変更することができる。
【００８８】
実施例３、あるいは、実施例４において、ゲート絶縁膜１３の表面のチャネル幅方向の断面形状が非正弦波形状になるようにしたと同様に、実施例５、あるいは、実施例６において、支持体１１の表面のチャネル幅方向の断面形状を、非正弦波形状としてもよい。
【図面の簡単な説明】
【００８９】
【図１】図１の（Ａ）は、実施例１〜実施例６の電界効果型トランジスタ１における構成要素の配置を示す射影像である。図１の（Ｂ）は、図１の（Ａ）における電界効果型トランジスタ１のＡ−Ａ断面及びＢ−Ｂ断面を説明するための支持体等の模式的な一部断面図である。
【図２】図２の（Ａ）及び（Ｂ）は、実施例１の電界効果型トランジスタ１の製造方法を説明するための支持体等の模式的な一部断面図である。
【図３】図３の（Ａ）及び（Ｂ）は、図２の（Ｂ）に引き続き、実施例１の電界効果型トランジスタ１の製造方法を説明するための支持体等の模式的な一部断面図である。
【図４】図４の（Ａ）及び（Ｂ）は、図３の（Ｂ）に引き続き、実施例１の電界効果型トランジスタ１の製造方法を説明するための支持体等の模式的な一部断面図である。
【図５】図５の（Ａ）及び（Ｂ）は、図４の（Ｂ）に引き続き、実施例１の電界効果型トランジスタ１の製造方法を説明するための支持体等の模式的な一部断面図である。
【図６】図６の（Ａ）及び（Ｂ）は、図５の（Ｂ）に引き続き、実施例１の電界効果型トランジスタ１の製造方法を説明するための支持体等の模式的な一部断面図である。
【図７】図７の（Ａ）及び（Ｂ）は、図６の（Ｂ）に引き続き、実施例１の電界効果型トランジスタ１の製造方法を説明するための支持体等の模式的な一部断面図である。
【図８】図８は、図７の（Ｂ）に引き続き、実施例１の電界効果型トランジスタ１の製造方法を説明するための支持体等の模式的な一部断面図である。
【図９】図９の（Ａ）及び（Ｂ）は、実施例２の電界効果型トランジスタ２の製造方法を説明するための支持体等の模式的な一部断面図である。
【図１０】図１０は、図９の（Ｂ）に引き続き、実施例２の電界効果型トランジスタ２の製造方法を説明するための支持体等の模式的な一部断面図である。
【図１１】図１１の（Ａ）は、実施例３の電界効果型トランジスタ３のＡ−Ａ断面及びＢ−Ｂ断面を説明するための支持体等の模式的な一部断面図である。図１１の（Ｂ）は、実施例４の電界効果型トランジスタ３のＡ−Ａ断面及びＢ−Ｂ断面を説明するための支持体等の模式的な一部断面図である。
【図１２】図１２の（Ａ）及び（Ｂ）は、実施例５の電界効果型トランジスタ５の製造方法を説明するための支持体等の模式的な一部断面図である。
【図１３】図１３の（Ａ）及び（Ｂ）は、実施例６の電界効果型トランジスタ６の製造方法を説明するための支持体等の模式的な一部断面図である。
【図１４】図１４の（Ａ）は、従来の電界効果型トランジスタ１００における構成要素の配置を示す射影像である。図１４の（Ｂ）は、図１４の（Ａ）における電界効果型トランジスタ１００のＡ−Ａ断面及びＢ−Ｂ断面を説明するための支持体等の模式的な一部断面図である。
【図１５】図１５は、従来の電界効果型トランジスタ１００におけるチャネル形成領域、及びそこに流れる電流の領域を説明するための模式的な斜視図である。
【符号の説明】
【００９０】
１、２、３、４、５、６、１００・・・電界効果型トランジスタ、１１・・・支持体、１２・・・ゲート電極、１３、１１３・・・ゲート絶縁膜、１４、１１４・・・ソース／ドレイン電極、１５、１１５・・・半導体薄膜、１６、１１６・・・チャネル形成領域、１７・・・絶縁層、２０、１２０・・・層間絶縁層、２１、１２１・・・配線、３１、３３・・・レジスト層、３２・・・転写型
【図１】
2006339265.tif 000003
【図２】
2006339265.tif 000004
【図３】
2006339265.tif 000005
【図４】
2006339265.tif 000006
【図５】
2006339265.tif 000007
【図６】
2006339265.tif 000008
【図７】
2006339265.tif 000009
【図８】
2006339265.tif 000010
【図９】
2006339265.tif 000011
【図１０】
2006339265.tif 000012
【図１１】
2006339265.tif 000013
【図１２】
2006339265.tif 000014
【図１３】
2006339265.tif 000015
【図１４】
2006339265.tif 000016
【図１５】
2006339265.tif 000017