(57)【要約】【課題】  耐ノイズ性に優れるΣΔアナログ／デジタル変換器を提供する。【解決手段】  アナログ入力信号を受けるΣΔ変調部１０と、ΣΔ変調部１０の出力を受けるデジタルフィルタ５と、を備える。デジタルフィルタ５における利得のディップの最低周波数は、商用波の周波数である５０Ｈｚに合致している。これにより、商用波に基づくノイズがアナログ入力信号に重畳していても、ノイズ成分が除去されるため、商用波に基づくノイズに対する耐性を著しく向上させることができる。また、デジタルフィルタ５を、利得のディップの最低周波数を第１のノイズの周波数に合致させた第１の遮断フィルタと、利得のディップの最低周波数を第２のノイズの周波数に合致させた第２の遮断フィルタとを合成して構成することで、第１のノイズおよび第２のノイズの両者に対する耐性を向上させることができる。【選択図】図１
2006270661.tif 000002
【特許請求の範囲】
【請求項１】
ΣΔ変調を実行するΣΔ変調部と、前記ΣΔ変調部の出力を受けるデジタルフィルタと、を備えるΣΔアナログ／デジタル変換器において、
前記デジタルフィルタにおける利得のディップの周波数をノイズの周波数に合致させたことを特徴とするΣΔアナログ／デジタル変換器。
【請求項２】
前記デジタルフィルタにおける利得のディップの最低周波数をノイズの周波数に合致させたことを特徴とする請求項１に記載のΣΔアナログ／デジタル変換器。
【請求項３】
前記ノイズの周波数は、商用波の周波数であることを特徴とする請求項１または２に記載のΣΔアナログ／デジタル変換器。
【請求項４】
前記デジタルフィルタは、移動平均フィルタとして構成されていることを特徴とする請求項１〜３のいずれか１項に記載のΣΔアナログ／デジタル変換器。
【請求項５】
ΣΔ変調を実行するΣΔ変調部と、前記ΣΔ変調部の出力を受けるデジタルフィルタと、を備えるΣΔアナログ／デジタル変換器において、
前記デジタルフィルタは、利得のディップの最低周波数を第１のノイズの周波数に合致させた第１の遮断フィルタと、利得のディップの最低周波数を第２のノイズの周波数に合致させた第２の遮断フィルタとを合成して構成されていることを特徴とするΣΔアナログ／デジタル変換器。
【請求項６】
前記第１のノイズの周波数または前記第２のノイズの周波数は、商用波の周波数であることを特徴とする請求項５に記載のΣΔアナログ／デジタル変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ΣΔ変調を実行するΣΔ変調部と、前記ΣΔ変調部の出力を受けるデジタルフィルタと、を備えるΣΔアナログ／デジタル変換器に関し、とくに耐ノイズ性を向上させることができるΣΔアナログ／デジタル変換器に関する。
【背景技術】
【０００２】
ΣΔ変調を実行するΣΔ変調部と、ΣΔ変調部の出力を受けるデジタルフィルタと、を備えるΣΔアナログ／デジタル変換器が知られている。
【０００３】
【特許文献１】特開２００４−２４７９３０号公報
【特許文献２】特開平５−３７３８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ΣΔアナログ／デジタル変換器が使用される環境に応じて、周波数が固定されたノイズがアナログ入力信号に混入する場合がある。例えば、商用波のノイズが入力信号に重畳し、ΣΔアナログ／デジタル変換器が使用されるシステムの動作に悪影響を及ぼす場合がある。
【０００５】
本発明の目的は、耐ノイズ性に優れるΣΔアナログ／デジタル変換器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のΣΔアナログ／デジタル変換器は、ΣΔ変調を実行するΣΔ変調部と、前記ΣΔ変調部の出力を受けるデジタルフィルタと、を備えるΣΔアナログ／デジタル変換器において、前記デジタルフィルタにおける利得のディップの周波数をノイズの周波数に合致させたことを特徴とする。
このΣΔアナログ／デジタル変換器によれば、デジタルフィルタにおける利得のディップの周波数をノイズの周波数に合致させたので、対応する周波数ノイズに対する耐性を向上させることができる。
【０００７】
前記デジタルフィルタにおける利得のディップの最低周波数をノイズの周波数に合致させてもよい。
【０００８】
前記ノイズの周波数は、商用波の周波数であってもよい。
【０００９】
デジタルフィルタは、移動平均フィルタとして構成されていてもよい。
【００１０】
本発明のΣΔアナログ／デジタル変換器は、ΣΔ変調を実行するΣΔ変調部と、前記ΣΔ変調部の出力を受けるデジタルフィルタと、を備えるΣΔアナログ／デジタル変換器において、前記デジタルフィルタは、利得のディップの最低周波数を第１のノイズの周波数に合致させた第１の遮断フィルタと、利得のディップの最低周波数を第２のノイズの周波数に合致させた第２の遮断フィルタとを合成して構成されていることを特徴とする。
このΣΔアナログ／デジタル変換器によれば、デジタルフィルタは、利得のディップの最低周波数を第１のノイズの周波数に合致させた第１の遮断フィルタと、利得のディップの最低周波数を第２のノイズの周波数に合致させた第２の遮断フィルタとを合成して構成されているので、第１のノイズおよび第２のノイズの両者に対する耐性を向上させることができる。
【００１１】
前記第１のノイズの周波数または前記第２のノイズの周波数は、商用波の周波数であってもよい。
【発明の効果】
【００１２】
本発明のΣΔアナログ／デジタル変換器によれば、デジタルフィルタにおける利得のディップの周波数をノイズの周波数に合致させたので、対応する周波数ノイズに対する耐性を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図１〜図３を参照して、本発明によるΣΔアナログ／デジタル変換器の実施例について説明する。
〔実施例１〕
【００１４】
図１は実施例１のΣΔアナログ／デジタル変換器の構成を示すブロック図である。
【００１５】
図１に示すように、本実施例のΣΔアナログ／デジタル変換器は、アナログ入力信号を受けるΣΔ変調部１０と、ΣΔ変調部１０の出力を受けるデジタルフィルタ５と、を備える。デジタルフィルタ５は、移動平均フィルタとして構成される。
【００１６】
ΣΔ変調部１０は、積分器１と、１ビットの量子化器２と、１標本化遅延により＋Δまたは−Δを出力するＤ／Ａ変換器３と、アナログ入力信号値からＤ／Ａ変換器３の出力値を減算する減算器４と、を備える。量子化器２はコンパレータ２１、およびコンパレータ２１の出力をクロックに従ってラッチするフリップフロップ２２からなる。
【００１７】
量子化器２はクロックにより規定される一定の周期で積分器１の出力を量子化する。積分器１には、アナログ入力信号値から、直前の周期におけるＤ／Ａ変換器３の出力値（＋Δまたは−Δ）を減算した値が与えられる。このように、アナログ入力信号値と、直前の周期における量子化器２の出力値との差分の積分値を、１ビットで量子化する動作が一定周期で繰り返される。これにより、アナログ入力信号値が１ビット符号化列に変換されて、量子化器２から出力される。なお、このようなΣΔ変調の技術は公知であるため、詳細説明は省略する。
【００１８】
量子化器２の出力は、後段のデジタルフィルタ５を通してデジタル値として出力される。
【００１９】
本実施例では、ΣΔ変調部１０におけるサンプリング周波数およびデジタルフィルタ５のタップ数を以下のように設定している。
（１）サンプリング周波数：９４．５２３ｋＨｚ
（２）タップ数          ：３７７７
【００２０】
また、デジタルフィルタ５は２次の移動平均フィルタであり、その伝達関数は、
【００２１】
【数１】
2006270661.tif 000003
【００２２】
である。
【００２３】
図２は実施例１におけるデジタルフィルタ５の利得特性を示す図である。図２に示すように、本実施例では、デジタルフィルタ５における利得のディップの最低周波数が５０Ｈｚとされている。また、５０Ｈｚの整数倍に、利得のディップが存在する。
【００２４】
このような利得特性を得ることにより、商用波の周波数である５０Ｈｚの信号、および周波数がその整数倍の信号の除去比を高めることができる。本実施例のΣΔアナログ／デジタル変換器では、５０Ｈｚの商用波に由来するノイズがアナログ入力信号に重畳されても、デジタルフィルタ５によって除去される。したがって、ノイズに対する耐性を著しく向上させることができる。
【００２５】
なお、上記実施例では、５０Ｈｚの商用波への対応を例示している。しかし、上記サンプリング周波数および上記タップ数の比を調整してデジタルフィルタ５における利得のディップの最低周波数を６０Ｈｚに合わせることで、６０Ｈｚの商用波に由来するノイズに対する耐性を同様に向上させることができる。
〔実施例２〕
【００２６】
以下、実施例２のΣΔアナログ／デジタル変換器について、実施例１との相違点を説明する。
【００２７】
本実施例では、図１におけるΣΔ変調部１０におけるサンプリング周波数およびデジタルフィルタ５のタップ数を以下のように設定している。
（１）サンプリング周波数：９４．５２３ｋＨｚ
（２）タップ数          ：３４６５
【００２８】
また、デジタルフィルタ５の伝達関数は、
【００２９】
【数２】
2006270661.tif 000004
【００３０】
である。
【００３１】
この伝達関数Ｈ（ｚ）は、サンプリング周波数が９４．５２３ｋＨｚの場合の６０Ｈｚ遮断フィルタと、５０Ｈｚ遮断フィルタとを合成することで得られる。
【００３２】
すなわち、６０Ｈｚ遮断フィルタの伝達関数Ｈ６０（ｚ）、および５０Ｈｚ遮断フィルタの伝達関数Ｈ５０（ｚ）、
【００３３】
【数３】
2006270661.tif 000005
【００３４】
を合成することで、上記伝達関数Ｈ（ｚ）を得ることができる。
【００３５】
図３は実施例２におけるデジタルフィルタ５の利得特性を示す図である。図３に示すように、本実施例では、利得のディップの最低周波数が５０Ｈｚの遮断フィルタの伝達関数と、利得のディップの最低周波数が６０Ｈｚの遮断フィルタの伝達関数と、の積に相当する伝達関数が得られている。また、５０Ｈｚの整数倍、および６０Ｈｚの整数倍に、利得のディップが存在する。
【００３６】
このような利得特性を得ることにより、商用波の周波数である５０Ｈｚ、６０Ｈｚ両者の信号、および周波数がそれらの整数倍の信号の除去比を高めることができる。したがって、５０Ｈｚの商用電源の地域、あるいは６０Ｈｚの商用電源の地域のいずれで使用した場合でも、本実施例のΣΔアナログ／デジタル変換器では、商用波に由来するノイズに対する耐性を著しく向上させることができる。なお、図３に示す例では、デジタルフィルタ５の高域側の利得が小さくなるため、本実施例のアナログ／デジタル変換器は、利得の高い低域領域でのアナログ信号を取り扱う場合に適している。
【００３７】
ところで、デジタルフィルタ５を、利得のディップの最低周波数が１０Ｈｚの遮断フィルタ（移動平均フィルタ）としてもよい。この場合には、５０Ｈｚおよび６０Ｈｚのいずれも１０Ｈｚの倍数であるため、両周波数について利得のディップが得られる。したがって、実施例２と同様、５０Ｈｚおよび６０Ｈｚの商用波の両者について耐ノイズ特性を向上させることができる。しかし、この場合には、実施例２と比較して、アナログ／デジタル変換の処理に時間がかかるという欠点がある。
【００３８】
なお、上記各実施例では、５０Ｈｚあるいは６０Ｈｚの商用波への対応を例示しているが、ノイズは商用波に由来するものに限定されない。ΣΔアナログ／デジタル変換器が使用される環境下において、周波数が固定されたノイズであれば、その周波数に応じて本発明を適用することにより、すぐれた耐ノイズ特性を得ることができる。
【００３９】
また、実施例２では、２つの周波数のノイズに対処する例を示したが、３つ以上の周波数のノイズに対して、３つ以上の周波数の遮断フィルタを合成することもできる。
【００４０】
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、ΣΔ変調部とデジタルフィルタとを備えるΣΔアナログ／デジタル変換器に対し、広く適用することができる。
【図面の簡単な説明】
【００４１】
【図１】実施例１のΣΔアナログ／デジタル変換器の構成を示すブロック図。
【図２】実施例１のΣΔアナログ／デジタル変換器におけるデジタルフィルタの利得特性を示す図。
【図３】実施例２のΣΔアナログ／デジタル変換器におけるデジタルフィルタの利得特性を示す図。
【符号の説明】
【００４２】
５      デジタルフィルタ
１０    ΣΔ変調部
【図１】
2006270661.tif 000006
【図２】
2006270661.tif 000007
【図３】
2006270661.tif 000008