(57)【要約】【課題】  動作上クリティカルな配線本数を減らしリアルタイムで内部信号をモニタする。【解決手段】  バス信号Ｓ１〜Ｓ３を信号の流れる方向とバス信号を出力するモジュールのＡ，Ｂ，Ｃの回路規模に従って２つのグループに分割する。グループ対応のモニタ選択回路１ａ，１ｂはバス信号の内の１本の信号を出力するか低レベルを出力する。論理回路２ａ，２ｂはモニタ選択回路の出力信号を入力とし、いずれか１つのモニタ選択回路の出力信号を出力する。モニタ選択回路は、出力すべきバス信号を決定するための値を保持する全てのモニタ選択回路に共通の信号選択レジスタ１２ａ，１２ｂと、グループ内のバス信号を信号選択レジスタの値に基づいて出力する信号選択回路１１ａ，１１ｂを有する。モニタ選択回路はそのバス信号が属するモジュールの近くに配置し、論理回路はモニタ用外部出力端子の近くに配置する。【選択図】        図１
2006113016.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路内に設けられ該半導体集積回路内の複数の内部信号を少なくとも１つの外部出力端子に出力するモニタ出力回路において、
前記内部信号を信号の流れる方向と内部信号を出力するモジュールの回路規模に従って分割したグループ毎に当該モジュールの近傍に配置されて当該グループに属する内部信号の内の１本の信号を出力するモニタ選択回路と、
前記モニタ選択回路が出力する信号に対して論理演算を行い、いずれか１つのモニタ選択回路から出力された信号を前記外部出力端子に出力する外部出力端子と１対１対応の論理回路とを備えたことを特徴とするモニタ出力回路。
【請求項２】
前記モニタ選択回路は、
前記論理回路と１対１対応の信号選択回路および信号選択レジスタから成り、
同一の論理回路対応の信号選択レジスタには同一の値が外部から設定され、
前記信号選択回路は対応する信号選択レジスタに設定された値によって前記内部信号の内の１本の信号を選択することを特徴とする請求項１記載のモニタ出力回路。
【請求項３】
前記信号選択回路は、
前記信号選択レジスタからの出力信号を解読して当該内部信号を指定する値であるときはデコード信号を出力するデコーダと、
該デコード信号で指定される内部信号の内の１本を選択するが該当する信号が無いときは低レベルを出力する選択回路とから成ることを特徴とする請求項２に記載のモニタ出力回路。
【請求項４】
半導体集積回路内に設けられ該半導体集積回路内の複数のバス信号を２つの外部出力端子に出力するモニタ出力回路において、
前記バス信号を信号の流れる方向とバス信号を出力するモジュールの回路規模に従って２分割したグループ毎に当該モジュールの近傍に配置されて当該グループに属するバス信号のいずれかの内の１本の信号を出力する２つのモニタ選択回路と、
前記２つのモニタ選択回路が出力する信号に対して論理演算を行い、いずれか１つのモニタ選択回路から出力された信号を前記外部出力端子の１つに出力する２つの論理回路とを備えたことを特徴とするモニタ出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モニタ出力回路、特に大規模ＬＳＩの膨大な内部信号を外部端子経由で出力するモニタ出力回路に関する。
【背景技術】
【０００２】
この種のモニタ出力回路として、図６に示すように、半導体集積回路装置の内部信号を入力する複数のトライステートバッファ２２を信号観測用シフトレジスタ群２０からの信号により選択的に活性化させてトライステートバス２１に内部信号を伝達し、トライステートバス２１の延在方向に配列されているトライステートバッファ２３から外部出力ピン２４に取り出すようにした例が知られている（例えば、特許文献１参照）。この技術は、半導体集積回路装置の内部信号を取り出すための配線の集中化を回避することによって回路面積が小さくて済むようにしたとするものである。
【０００３】
また、図７に示すように、同一ＬＳＩチップに搭載された複数の演算ユニット４ａ，４ｂからのデータが書き込まれる演算ユニット対応の送信バッファ５ａ，５ｂと、各送信バッファの状態を示す送信フラグ７ａ，７ｂと、送信フラグの出力を１本の外部ピンにまとめるＯＲ回路１１とを設け、ホストプロセッサが演算ユニットからのデータを読み出すときは、最初に外部ピンの送信フラグ信号を参照し、続いて送信フラグレジスタを読み出して送信フラグレジスタの状況を調べ、必要な送信バッファをアクセスするようにした技術も公知である（例えば、特許文献２参照）。送信バッファはアドレスバス上のアドレスをデコーダ１０で解読し、その結果により選択器９が選択する。これは、簡単な手順でデータのやりとりを行い、制御信号線のピン数の少ないインタフェース回路を実現したとするものである。
【０００４】
【特許文献１】特開２００２−１３９５５７（第５頁ー第７頁、図１）
【特許文献２】特開２００１−１７５６１１（第７頁ー第８頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１記載の技術では、集積回路の内部信号の周波数が上がると、所望する内部信号の出力レベルが得られないという問題がある。その理由は、高速動作している内部信号をトライステートバス経由で外部に出力しようとした場合に、トライステートバスに多くのトライステートバッファが接続されていると配線容量による伝搬遅延が大きくなり、信号レベルが次段のスレッショルド電圧を超えず、所望する内部信号のレベルが外部に出力されないためである。
【０００６】
また、上述した特許文献１記載の技術では、ＬＳＩ内部の状態をホストプロセッサ側が認識するには、先ず外部ピンにより送信フラグ信号を参照し、続いて送信フラグレジスタを読み出すことにより、フラグレジスタ値からどの送信バッファにアクセスするか決定しているため、より多くの送信バッファの状態を通知しようとした場合には、フラグレジスタの数が増え、所望する送信バッファの状態を読み出すまでに時間がかかり、演算ユニットのバッファ状態をリアルタイムで外部に出力できなくなるという問題点がある。
【０００７】
そこで、本発明の目的は、高速動作する半導体集積回路内の内部信号をリアルタイムで外部端子に出力することができるモニタ出力回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のモニタ出力回路は、半導体集積回路内に設けられ該半導体集積回路内の複数の内部信号を少なくとも１つの外部出力端子（図１の３ａ，３ｂ）に出力するモニタ出力回路において、内部信号を信号の流れる方向と内部信号を出力するモジュール（図１のＡ，Ｂ，Ｃ）の回路規模に従って分割したグループ毎に当該モジュールの近傍に配置されて当該グループに属する内部信号（図１のＳ１，Ｓ２，Ｓ３）の内の１本の信号を出力するモニタ選択回路（図１の１ａ，１ｂ）と、モニタ選択回路が出力する信号に対して論理演算を行い、いずれか１つのモニタ選択回路から出力された信号を外部出力端子に出力する外部出力端子と１対１対応の論理回路（図１の２ａ，２ｂ）とを備えたことを特徴とする。
【０００９】
詳しくは、モニタ選択回路は、論理回路と１対１対応の信号選択回路（図１の１１ａ〜１１ｄ）および信号選択レジスタ（図１の１２ａ〜１２ｄ）から成り、同一の論理回路対応の信号選択レジスタには同一の値が外部から設定され、信号選択回路は対応する信号選択レジスタに設定された値によって内部信号の内の１本の信号を選択する。
【００１０】
更に、信号選択回路は、信号選択レジスタからの出力信号を解読して当該内部信号を指定する値であるときはデコード信号を出力するデコーダ（図２の１１１ａ，１１１ｂ）と、該デコード信号で指定される内部信号の内の１本を選択するが該当する信号が無いときは低レベルを出力する選択回路（図２の１１２ａ，１１２ｂ）とから成る。
【発明の効果】
【００１１】
本発明によれば、ＬＳＩ内の膨大な量の内部信号をモニタ出力する場合にも、従来のようなトライステートバス構成を採る必要がなくなるため、配線容量による配線遅延で動作が間に合わなくなる可能性を低くすることができる。
【００１２】
また、信号の流れやモジュールの回路規模等のレイアウトを考慮して内部信号群をグループ分割し、グループ毎に複数のモニタ選択回路を設け、分割したモニタ選択回路はモニタ出力用の内部信号を出力しているモジュールに近傍配置することにより、モニタ外部出力端子近辺が集中配線となることを防止しクリティカルな配線本数を削減することが可能となる。
【００１３】
更に、クリティカルな配線本数を削減することにより、レイアウト後のSignalIntegrityチェックでＮＧとなる信号本数を大幅に削減することが可能で、２次効果としてＬＳＩのレイアウト時間も短縮することが可能となる。
【００１４】
更に、信号選択レジスタを設定することにより、リアルタイムでＬＳＩの内部信号が外部端子に出力されるため、ＬＳＩ内部の不具合箇所を特定する場合等に、実動作で解析が行えので、ＬＳＩ内部の不具合個所を特定する場合等に好都合であるという利点がある。
【発明を実施するための最良の形態】
【００１５】
本発明のモニタ出力回路は、ＬＳＩ内の複数の内部信号を複数の外部出力端子に出力する回路において、ＬＳＩのレイアウト（セルの配置）を考慮して内部信号を信号の流れる方向と内部信号を出力するモジュールの回路規模に従って幾つかのグループに分割する。内部信号のいずれか１つの信号を出力するか低レベルを出力する複数のモニタ選択回路をグループ毎に設け、また複数のモニタ選択手段の出力信号を入力とし、いずれか１つのモニタ選択回路の出力信号を出力する論理回路を備える。
【００１６】
モニタ選択回路は、出力すべき内部信号を決定するための値を保持する全てのモニタ選択回路に共通の信号選択レジスタとグループ内の内部信号を信号選択レジスタの値に基づいて外部出力端子に出力する選択回路を有する。
【００１７】
また、ＬＳＩのレイアウト時、モニタ選択手段はその内部信号が属するモジュールの近くに配置し、論理回路はモニタ用外部出力端子の近くに配置することを特徴とする。
【００１８】
モニタ選択手段は、共通の値を保持する信号選択レジスタの値を判定し該グループ内の内部信号を出力すべきかどうかを判定し、信号選択レジスタの値に基づいてグループ内の内部信号のいずれかを出力するか低レベルレベルを出力する。信号選択レジスタに保持する値を共通にし、モニタ選択手段から内部信号のいずれかが選択出力された場合には、他のモニタ選択手段の出力は低レベルを出力するように制御される。
【００１９】
論理回路は、複数の入力信号のＯＲ回路で構成され、複数のモニタ選択手段の出力を入力とするが、いずれか１つのモニタ選択手段の出力しか有効データが出力されず、その他はモニタ選択手段の出力は低レベルが出力され、ＯＲ構成となっているため有効データが外部出力端子に出力される。
【実施例１】
【００２０】
図１は、本発明のモニタ出力回路の一実施例を示すブロック図である。このモニタ出力回路は、ＬＳＩ内において、主信号がモジュールＡ→モジュールＢ→モジュールＣの方向に流れ、それぞれがＬＳＩの内部信号であるモジュールＡからのバス信号Ｓ１，モジュールＢからのバス信号Ｓ２，モジュールＣからのバス信号Ｓ３の一部を外部出力端子３ａと外部出力端子３ｂよりモニタ出力するものである。この例は２つのモニタ選択回路１ａ，１ｂと２つの論理回路２ａ，２ｂで構成されているが、これらの回路の数はモニタすべき信号の数とモニタ数に従って増減される。
【００２１】
モジュールＡおよびモジュールＢは比較的小規模な回路であり、バス信号Ｓ１およびバス信号Ｓ２はそれぞれが５０本の信号から成る。一方、モジュールＣは比較的大規模な回路であり、バス信号Ｓ３は１５６本の信号から成る。したがって、回路規模と主信号の流れる方向を考慮しモニタ出力する内部バス信号群をバス信号Ｓ１およびバス信号Ｓ２とバス信号Ｓ３との２つのグループに分けている。そして、バス信号Ｓ１とバス信号Ｓ２のグループａに対応してモニタ選択回路１ａ、バス信号Ｓ３のグループに対応してにモニタ選択回路１ｂを設けている。
【００２２】
モニタ選択回路１ａは、バス信号Ｓ１とバス信号Ｓ２の内のいずれか、更には５０本の信号の内のいずれか１本か又は低レベルを出力信号Ｓ４として論理回路２ａへ、出力信号Ｓ６として論理回路２ｂへそれぞれ出力する。モニタ選択回路１ｂは、バス信号Ｓ３の１５６本の信号の内のいずれか１本か又は低レベルを出力信号Ｓ５として論理回路２ａへ、出力信号Ｓ７として論理回路２ｂへそれぞれ出力する。低レベルの出力は選択すべき信号が不在の場合である。
【００２３】
モニタ選択回路１ａ，１ｂが出力すべきバス信号と、そのバス信号の内の信号（上記２５６本の内のいずれか）は、ＣＰＵ（図示省略）等の外部から指定される。論理回路２ａは、出力信号Ｓ４またはＳ６の内のいずれか１本の信号を出力信号Ｓ８として外部出力端子３ａから外部へ出力し、論理回路２ｂは、出力信号Ｓ５またはＳ７をの内のいずれか１本の信号を出力信号Ｓ９として外部出力端子３ｂから外部へ出力する。
【００２４】
モニタ選択回路１ａは、外部出力端子３ａ，３ｂと１対１対応に信号選択回路１１ａ，１１ｃ、および信号選択回路１１ａ，１１ｃと１対１対応に信号選択レジスタ１２ａ，１２ｃを備えている。また、モニタ選択回路１ｂは、外部出力端子３ａ，３ｂと１対１対応に信号選択回路１１ｂ，１１ｄ、および信号選択回路１１ｂ，１１ｄと１対１対応に信号選択レジスタ１２ｂ，１２ｄを備えている。
【００２５】
バス信号Ｓ１，Ｓ２は、信号選択回路１１ａと信号選択回路１１ｃに入力する。信号選択回路１１ａが選択すべき信号は信号選択レジスタ１２ａで指定され、信号選択回路１１ｃが選択すべき信号は信号選択レジスタ１２ｃで指定される。信号選択回路１１ａが選択した信号は出力信号Ｓ４として論理回路２ａ、信号選択回路１１ｃが選択した信号は出力信号Ｓ６として論理回路２ｂへ出力される。なお、信号選択回路１１ａ，信号選択回路１１ｃは、選択すべき信号が不在の場合は低レベルを出力信号Ｓ４，出力信号Ｓ６として出力する。
【００２６】
バス信号Ｓ３は、信号選択回路１１ｂと信号選択回路１１ｄに入力する。信号選択回路１１ｂが選択すべき信号は信号選択レジスタ１２ｂで指定され、信号選択回路１１ｄが選択すべき信号は信号選択レジスタ１２ｄで指定される。信号選択回路１１ｂが選択した信号は出力信号Ｓ５として論理回路２ａ、信号選択回路１１ｄが選択した信号は出力信号Ｓ７として論理回路２ｂへ出力される。なお、信号選択回路１１ｃ，信号選択回路１１ｄは、選択すべき信号が不在の場合は低レベルを出力信号Ｓ５，出力信号Ｓ７として出力する。
【００２７】
バス信号Ｓ１，Ｓ２，Ｓ３の総本数を２５６本とすると、信号選択レジスタ１２ａ〜１２ｄのそれぞれは８ビット構成であり、バス信号Ｓ１，Ｓ２およびＳ３を構成する信号の内の１本を指定することができる。信号選択レジスタ１２ａと信号選択レジスタ１２ｂとは同じレジスタ空間に服し同じ値が設定される。同様に、信号選択レジスタ１２ｃと信号選択レジスタ１２ｄとは同じレジスタ空間に服し同じ値が設定される。しかし、モニタ選択回路１ａとモニタ選択回路１ｂとは、後述のように、隔離配置されることに意義があるため、信号選択レジスタ１２ａおよび信号選択レジスタ１２ｃはモニタ選択回路１ａに、信号選択レジスタ１２ｂと信号選択レジスタ１２ｄはモニタ選択回路１ｂに、それぞれ論理的には重複して設けられている。
【００２８】
信号選択回路１１ａはバス信号Ｓ１またはバス信号Ｓ２の内から出力信号Ｓ４を選択するのに対して信号選択回路１１ｂはバス信号Ｓ３の内から出力信号Ｓ５を選択し、信号選択回路１１ｃはバス信号Ｓ１またはバス信号Ｓ２の内から出力信号Ｓ６を選択するのに対して信号選択回路１１ｄはバス信号Ｓ３の内から出力信号Ｓ７を選択するため、信号選択回路１１ａの出力と信号選択回路１１ｂの出力、および信号選択回路１１ｃの出力と信号選択回路１１ｄの出力は排他的な関係となり、これらの２つの信号選択回路から同時にＬＳＩの内部信号が出力されることはない。これにより、上述の選択すべき信号が不在の場合があり得ることになる。
【００２９】
信号選択回路１１ａと１１ｂの具体的な回路例を図２に示す。信号選択回路１１ａは、図２（Ａ）に示すように、信号選択レジスタ１２ａの出力信号Ｓ１２ａ（８本）を解読してデコード信号Ｓ１１１ａ（dec_0〜dec_99）を出力するデコーダ１１１ａと、デコード信号Ｓ１１１ａによりバス信号Ｓ１，Ｓ２の内のいずれか１本の信号、または低レベルを出力信号Ｓ４として出力する選択回路１１２ａで構成されている。信号選択回路１１ｃも図２（Ａ）と同構成であり、一部の信号名が異なるのみである。
【００３０】
信号選択回路１１ｂは、図２（Ｂ）に示すように、信号選択レジスタ１２ｂの出力信号Ｓ１２ｂ（８本）を解読してデコード信号Ｓ１１１ｂ（dec_100〜dec_255）を出力するデコーダ１１１ｂと、デコード信号Ｓ１１１ｂによりバス信号Ｓ３の内のいずれかの信号（１本）、または低レベルを出力信号Ｓ５としてに出力する選択回路１１２ｂで構成されている。信号選択回路１１ｄも図２（Ｂ）と同構成であり、一部の信号名が異なるのみである。
【００３１】
デコーダ１１１ａは00hex〜63hexのＳ１２ａを解読し、dec_0〜dec_99の１つを高レベル、他を低レベルとするＳ１１１ａを出力する。また、デコーダ１１１ｂは64hex〜FFhexのＳ１２ｂを解読し、dec_100〜dec_255の１つを高レベル、他を低レベルとするＳ１１１ｂを出力する。これにより、前述の信号選択回路１１ａの出力信号Ｓ４と信号選択回路１１ｂの出力信号Ｓ５、および信号選択回路１１ｃの出力信号Ｓ６と信号選択回路１１ｄの出力信号Ｓ７は排他的な関係を担保している。
【００３２】
選択回路１１２ａの具体的な回路例を図３に示す。バス信号Ｓ１の本数はS1_1〜S1_50の５０本であり、バス信号Ｓ２の本数はS2_1〜S2_50の５０本であり、デコーダ１１１ａのデコード信号Ｓ１１１ａはdec_00〜dec_99の１００本である。個々のバス信号S1_1〜S1_50およびバス信号S2_1〜S2_50と、個々デコード信号dec_00〜dec_99とを１対１で対応させて２入力ANDゲートに入力し、全ての２入力ANDゲートの出力を論理和して出力信号Ｓ４として出力することにより選択回路１１２ａを構成している。
【００３３】
選択回路１１２ｂの具体的な回路例を図４に示す。バス信号Ｓ３の本数はS3_1〜S3_156の１５６本であり、デコーダ１１１ｂのデコード信号Ｓ１１１ｂもdec_100〜dec_255の１５６本である。個々のバス信号S3_1〜S3_156と個々デコード信号dec_100〜dec_255とを１対１で対応させて２入力ANDゲートに入力し、全ての２入力ANDゲートの出力を論理和して出力信号Ｓ５として出力することにより選択回路１１２ｂを構成している。
【００３４】
本実施例におけるＬＳＩのレイアウトを図５に示す。モニタ選択回路１ａはバス信号Ｓ１，Ｓ２を出力するモジュールＡ，モジュールＢの近くに配置し、モニタ選択回路１ｂはバス信号Ｓ３を出力するモジュールＣの近くに配置する。また、論理回路２ａ，２ｂは外部出力端子３ａ，３ｂの近くに配置する。このような配置により、外部出力端子３ａ，３ｂの近辺が集中配線となることを防止しクリティカルな配線本数を削減することが可能となる。
【００３５】
モジュールＡが出力するバス信号Ｓ１と、モジュールＢが出力するバス信号Ｓ２はそれぞれ５０本であるが、バス信号Ｓ１とバス信号Ｓ２が入力するモニタ選択回路１ａはモジュールＡ，モジュールＢの近くに配置されるので、１００本の配線の影響は低減される。また、モジュールＣが出力するバス信号Ｓ３はそれぞれ１５６本であるが、バス信号Ｓ３が入力するモニタ選択回路１ｂはモジュールＣの近くに配置されるので、１５６本の配線の悪影響も低減される。そして、モニタ選択回路１ａと論理回路２ａの間はＳ４，Ｓ６、およびモニタ選択回路１ｂと論理回路２ｂの間はＳ５，Ｓ７のそれぞれ２本の信号だけであるから、これらの間が相当離れたいたとしても配線の悪影響は少ない。
［動作の説明］
本モニタ出力回路を使用してＬＳＩの内部信号をモニタするには、先ず、例えばＣＰＵ等から信号選択レジスタ１２ａ〜１２ｄにデータを設定する。いま、図２に示したように、バス信号Ｓ１とバス信号Ｓ２は、それぞれ５０本、バス信号Ｓ３は１５６本とし、この順にアドレス付けされているものとする。つまり、バス信号Ｓ１のアドレスは０〜４９、バス信号Ｓ２のアドレスは５０〜９９、バス信号Ｓ３のアドレスは１００〜２５５とする。
【００３６】
（１）先ず、バス信号Ｓ１に属する２本の信号を外部出力端子３ａと外部出力端子３ｂでモニタする場合について説明する。この場合は、信号選択レジスタ１２ａと信号選択レジスタ１２ｂには00hex〜31hexの内の値（一例として02hex）が設定され、信号選択レジスタ１２ｃと信号選択レジスタ１２ｄには00hex〜31hexの内の値（一例として19hex）が設定される。信号選択レジスタ１２ａ〜１２ｄは信号選択回路１１ａ〜１１ｄにこの値をＳ１２ａ〜Ｓ１２ｄとして出力する。
【００３７】
主信号がモジュールＡを通過すると、モジュールＡからバス信号Ｓ１（S1_1〜S1_50）が出力され、バス信号Ｓ１は信号選択回路１１ａと信号選択回路１１ｃに入力する。信号選択回路１１ａでは、図２（Ａ）に示したように、デコーダ１１１ａがＳ１２ａを解読して、この場合はdec_02をＳ１１１ａとして出力している。
【００３８】
選択回路１１２ａは、図３に示すように、バス信号Ｓ１（S1_1〜S1_50）の内から、デコーダ１１１ａが出力しているデコード信号dec_2との間でANDゲートにおける論理積が成立する１本のバス信号S1_3が選択され、出力信号Ｓ４として論理回路２ａに出力される。論理回路２ａはこのバス信号を外部出力端子３ａに出力する。この結果、外部出力端子３ａからバス信号S1_3をモニタすることができる。
【００３９】
信号選択回路１１ｃでも、図２（Ａ）に示したのと同様に考えて、デコーダ１１１ｃがＳ１２ｃを解読して、この場合はdec_25を出力している。選択回路１１２ｃは、図３に示したのと同様に考えて、バス信号Ｓ１（S1_1〜S1_50）の内から、デコーダ１１１ｃが出力しているデコード信号dec_25との間でANDゲートにおける論理積が成立する１本のバス信号バス信号S1_26が選択され、出力信号Ｓ６として論理回路２ｂに出力される。論理回路２ｂはこのバス信号を外部出力端子３ｂに出力する。この結果、外部出力端子３ｂからバス信号S1_26をモニタすることができる。
【００４０】
主信号がモジュールＢを通過すると、モジュールＢからバス信号Ｓ２（S2_1〜S2_50）が出力され、バス信号Ｓ２は信号選択回路１１ａと信号選択回路１１ｃに入力する。しかし、上記の例を踏襲すれば、信号選択回路１１ａでのデコード信号Ｓ１１１ａはdec_2であるため、図２に示すように、ANDゲートにおいて論理積が成立せず選択回路１１２ａでは、バス信号Ｓ２（S2_1〜S2_50）に対してミスヒットとなり、信号選択回路１１ａは低レベルの出力信号Ｓ４を論理回路２ａに出力する。
【００４１】
また、信号選択回路１１ｃでのデコード信号Ｓ１１１ｃはdec_25であるため、図２に示したのと同様に考えて、ANDゲートにおいて論理積が成立せず選択回路１１２ｃでは、バス信号Ｓ２（S2_1〜S2_50）に対してミスヒットとなり、信号選択回路１１ｃは低レベルの出力信号Ｓ６を論理回路２ｂに出力する。この結果、外部出力端子３ａからも外部出力端子３ｂからもバス信号Ｓ２をモニタすることはできない。
【００４２】
主信号がモジュールＣを通過すると、モジュールＣからバス信号Ｓ３（S3_1〜S2_156）が出力され、バス信号Ｓ３は信号選択回路１１ｂと信号選択回路１１ｄに入力する。しかし、デコーダ１１１ｂ，デコーダ１１１ｄは64hex〜FFhexのＳ１２ｂ，Ｓ１２ｄを解読するのであって、上記の例を踏襲すれば、02hexのＳ１２ｂ，19hexのＳ１２ｄには作動せず低レベルのデコード信号Ｓ１１１ｂ，Ｓ１１１ｄを選択回路１１２ｂ，１１２ｄに出力する。
【００４３】
このため、図４に示すように、ANDゲートにおいて論理積が成立せず信号選択回路１１ｂは低レベルの出力信号Ｓ５を論理回路２ａに、信号選択回路１１ｄは低レベルの出力信号Ｓ７を論理回路２ｂにそれぞれ出力する。この結果、外部出力端子３ａからも外部出力端子３ｂからもバス信号Ｓ３をモニタすることはできない。
【００４４】
（２）次に、バス信号Ｓ２に属する２本の信号を外部出力端子３ａと外部出力端子３ｂでモニタする場合について説明する。この場合は、信号選択レジスタ１２ａと信号選択レジスタ１２ｂには32hex〜63hexの内の値（一例として53hex）が設定され、信号選択レジスタ１２ｃと信号選択レジスタ１２ｄには32hex〜63hexの内の値（一例として39hex）が設定される。信号選択レジスタ１２ａ〜１２ｄは信号選択回路１１ａ〜１１ｄにこの値をＳ１２ａ〜Ｓ１２ｄとして出力する。
【００４５】
この場合は、バス信号Ｓ１については、（１）におけるバス信号Ｓ２に対する記述と同様に考えてよく、バス信号Ｓ３については、（１）におけるバス信号Ｓ３に対する記述と同様に考えてよい。
【００４６】
主信号がモジュールＡを経由してモジュールＢを通過すると、モジュールＢからバス信号Ｓ２（S2_1〜S2_50）が出力され、バス信号Ｓ２は信号選択回路１１ａと信号選択回路１１ｃに入力する。信号選択回路１１ａでは、図２（Ａ）に示したように、デコーダ１１１ａが53hexであるＳ１２ａを解読して、この場合はdec_83をＳ１１１ａとして出力している。
【００４７】
選択回路１１２ａは、図３に示すように、バス信号Ｓ２（S2_1〜S2_50）の内から、デコーダ１１１ａが出力しているデコード信号dec_83との間でANDゲートにおける論理積が成立する１本のバス信号S2_84が選択され、出力信号Ｓ４として論理回路２ａに出力される。論理回路２ａはこのバス信号を外部出力端子３ａに出力する。この結果、外部出力端子３ａからバス信号S2_84をモニタすることができる。
【００４８】
信号選択回路１１ｃでも、図２（Ａ）に示したのと同様に考えて、デコーダ１１１ｃが58hexであるＳ１２ｃを解読して、この場合はdec_58を出力している。選択回路１１２ｃは、図３に示したのと同様に考えて、バス信号Ｓ２（S2_1〜S2_50）の内から、デコーダ１１１ｃが出力しているデコード信号dec_58との間でANDゲートにおける論理積が成立する１本のバス信号バス信号S2_59が選択され、出力信号Ｓ６として論理回路２ｂに出力される。論理回路２ｂはこのバス信号を外部出力端子３ｂに出力する。この結果、外部出力端子３ｂからバス信号S2_59をモニタすることができる。
【００４９】
（３）次に、バス信号Ｓ３に属する２本の信号を外部出力端子３ａと外部出力端子３ｂでモニタする場合について説明する。この場合は、信号選択レジスタ１２ａと信号選択レジスタ１２ｂには64hex〜FFhexの内の値（一例として64hex）が設定され、信号選択レジスタ１２ｃと信号選択レジスタ１２ｄには64hex〜FFhexの内の値（一例としてF0hex）が設定される。信号選択レジスタ１２ａ〜１２ｄは信号選択回路１１ａ〜１１ｄにこの値をＳ１２ａ〜Ｓ１２ｄとして出力する。
【００５０】
この場合、バス信号Ｓ１とバス信号Ｓ２については、（１）および（２）におけるバス信号Ｓ３に対する記述と同様に考えてよい。
【００５１】
主信号がモジュールＡおよびモジュールＢを経由してモジュールＣを通過すると、モジュールＣからバス信号Ｓ３（S3_1〜S3_156）が出力され、バス信号Ｓ３は信号選択回路１１ｂと信号選択回路１１ｄに入力する。信号選択回路１１ｂでは、図２（Ｂ）に示したように、デコーダ１１１ｂが64hexであるＳ１２ｂを解読して、この場合はdec_100をＳ１１１ｂとして出力している。
【００５２】
選択回路１１２ｂは、図４に示すように、バス信号Ｓ３（S3_1〜S3_156）の内から、デコーダ１１１ｂが出力しているデコード信号dec_100との間でANDゲートにおける論理積が成立する１本のバス信号S3_1が選択され、出力信号Ｓ５として論理回路２ａに出力される。論理回路２ａはこのバス信号を外部出力端子３ａに出力する。この結果、外部出力端子３ａからバス信号S3_1をモニタすることができる。
【００５３】
信号選択回路１１ｄでも、図２（Ｂ）に示したのと同様に考えて、デコーダ１１１ｄがF0hexであるＳ１２ｄを解読して、この場合はdec_240を出力している。選択回路１１２ｄは、図４に示したように、バス信号Ｓ３（S3_1〜S3_156）の内から、デコーダ１１１ｄが出力しているデコード信号dec_240との間でANDゲートにおける論理積が成立する１本のバス信号バス信号S3_241が選択され、出力信号Ｓ７として論理回路２ｂに出力される。論理回路２ｂはこのバス信号を外部出力端子３ｂに出力する。この結果、外部出力端子３ｂからバス信号S3_241をモニタすることができる。
（４）次に、バス信号Ｓ１に属する１本の信号を外部出力端子３ａでモニタし、バス信号Ｓ３に属する１本の信号を外部出力端子３ｂでモニタする場合について説明する。この場合は、信号選択レジスタ１２ａと信号選択レジスタ１２ｂには00hex〜31hexの内の値（一例として02hex）が設定され、信号選択レジスタ１２ｃと信号選択レジスタ１２ｄには64hex〜FFhexの内の値（一例としてF0hex）が設定される。信号選択レジスタ１２ａ〜１２ｄは信号選択回路１１ａ〜１１ｄにこの値をＳ１２ａ〜Ｓ１２ｄとして出力する。
【００５４】
この場合、バス信号Ａについては（１）における外部出力端子３ａへの出力と同様に考えればよい。また、バス信号Ｃについては（３）における外部出力端子３ｂへの出力と同様に考えればよい。
【００５５】
その他の組合せ、すなわち、バス信号Ｓ１に属する１本の信号を外部出力端子３ａでモニタし、バス信号Ｓ３に属する１本の信号を外部出力端子３ｂでモニタする場合、バス信号Ｓ２に属する１本の信号を外部出力端子３ａでモニタし、バス信号Ｓ３に属する１本の信号を外部出力端子３ｂでモニタする場合、バス信号Ｓ３に属する１本の信号を外部出力端子３ａでモニタし、バス信号Ｓ２に属する１本の信号を外部出力端子３ｂでモニタする場合、バス信号Ｓ１に属する１本の信号を外部出力端子３ａでモニタし、バス信号Ｓ２に属する１本の信号を外部出力端子３ｂでモニタする場合、バス信号Ｓ２に属する１本の信号を外部出力端子３ａでモニタし、バス信号Ｓ１に属する１本の信号を外部出力端子３ｂでモニタする場合それぞれの動作についても、上述の説明から容易に類推できるであろう。
【図面の簡単な説明】
【００５６】
【図１】本発明のモニタ出力回路の一実施例を示すブロック図
【図２】図１に示した実施例における信号選択回路１１ａ，１１ｂの詳細図
【図３】図２における選択回路１１２ａの詳細図
【図４】図２における選択回路１１２ｂの詳細図
【図５】図１に示した実施例のレイアウト図
【図６】従来技術１を示す図
【図７】従来技術２を示す図
【符号の説明】
【００５７】
１ａ，１ｂ          モニタ選択回路
２ａ，２ｂ          論理回路
３ａ，３ｂ          外部出力端子
１１ａ〜１１ｄ      信号選択回路
１２ａ〜１２ｄ      信号選択レジスタ
Ｓ１〜Ｓ３          バス信号
１１１ａ，１１１ｂ  デコーダ
１１２ａ，１１２ｂ  選択回路
【図１】
2006113016.tif 000003
【図２】
2006113016.tif 000004
【図３】
2006113016.tif 000005
【図４】
2006113016.tif 000006
【図５】
2006113016.tif 000007
【図６】
2006113016.tif 000008
【図７】
2006113016.tif 000009