(57)【要約】【課題】  電子部品が配設されたモジュール基板を実装基板上に搭載する半導体装置において、電子部品の温度上昇を効果的に抑制し、半導体装置の良好な動作特性を確保する。【解決手段】  半導体装置は、メモリ・モジュール基板１０とメモリ・モジュール基板１０を搭載するマザーボード２０とを備える。メモリ・モジュール基板１０は、複数のパッド端子が表裏に配列され複数のパッド端子が全体としてプラグを構成する縁部を有する。マザーボード２０が、プラグの複数のパッド端子に対応して配設された複数のコンタクト端子対（２２）から成るソケットによってプラグを支持する。マザーボード２０は、ソケットのコンタクト端子対（２２）の相互間に配設され且つメモリ・モジュール基板１０の縁部に当接するグランド端子２４を備える。【選択図】  図３
2006324326.tif 000002
【特許請求の範囲】
【請求項１】
モジュール基板と該モジュール基板を搭載する実装基板とを備え、前記モジュール基板は、複数の端子が表裏に配列され該複数の端子が全体としてプラグを構成する縁部を有し、前記実装基板が、前記プラグの複数の端子に対応して配設された複数の端子対から成るソケットによって前記プラグを支持する形式の半導体装置において、
前記実装基板は、前記ソケットの端子対の相互間に配設され且つ前記モジュール基板の縁部に当接する当接部材を備えることを特徴とする半導体装置。
【請求項２】
前記当接部材が導電性を有する、請求項１に記載の半導体装置。
【請求項３】
前記モジュール基板の縁部にグランド線が露出し、前記当接部材がグランド端子を構成する、請求項２に記載の半導体装置。
【請求項４】
前記モジュール基板の縁部に電源線が露出し、前記当接部材が電源端子を構成する、請求項２に記載の半導体装置。
【請求項５】
前記ソケットの前記プラグに接触する表面と逆側の表面が露出して配設される、請求項１〜４の何れか一に記載の半導体装置。
【請求項６】
前記当接部材は、前記複数の端子対のそれぞれに対応して配設される複数の当接部材を含む、請求項１〜５の何れか一に記載の半導体装置。
【請求項７】
前記当接部材は、前記複数の端子対の少なくとも一部に対応して配設され、前記縁部に沿って延びる長尺状の当接部材として構成される、請求項１〜５の何れか一に記載の半導体装置。
【請求項８】
前記当接部材が、弾性部材によって構成され、前記モジュール基板の縁部を前記実装基板と逆方向に付勢する、請求項１〜７の何れか一に記載の半導体装置。
【請求項９】
前記モジュール基板がメモリ装置を構成する、請求項１〜８の何れか一に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板を備える半導体装置に関し、更に詳細には、半導体メモリ素子などの電子部品が配設されたモジュール基板を実装基板上に搭載する半導体装置に関する。
【背景技術】
【０００２】
パーソナルコンピュータやサーバ等では、従来は、マザーボード（実装基板）上にＤＲＡＭ（Dynamic Random Access Memory）等の半導体メモリ素子が直接に実装されていた。しかし、近年では、プリント基板に１又は複数のメモリ素子を搭載したメモリ・モジュール基板を別に用意し、このメモリ・モジュール基板を、実装基板上に配設されたソケットを介して実装する例が増えている。
【０００３】
図９にメモリ・モジュール基板を備える半導体装置の構成を示す。同図中、符号１０が、メモリ素子１２を搭載したメモリ・モジュール基板を、符号２０がマザーボードをそれぞれ示している。マザーボード２０には、メモリ・モジュール基板１０を搭載する、コの字形の断面形状を有するソケット４０が配設されている。ソケット４０には、メモリ・モジュール基板１０の双方の基板面に配設されたパッド端子に対応して、コンタクト端子４１が配設され、メモリ・モジュール基板１０は、ソケット４０に対して脱着可能に実装される。符号１３は、バイパスコンデンサを示している。
【０００４】
メモリ・モジュール基板では、メモリ素子の高密度化や読出し／書込みの高速化に伴い、メモリ素子の発熱量が増大している。メモリ素子の発熱量の増大に伴い、メモリ・モジュール基板内の温度が過度に上昇し、メモリ素子の性能低下や熱破壊を引き起こす問題が発生している。メモリ素子の性能低下や熱破壊を防止し、半導体装置の良好な動作特性を確保するためには、メモリ素子で発生した熱を効率的に放散し、メモリ素子の温度（Ｔｃ）の上昇を抑制することが必須である。
【０００５】
特許文献１、２は、メモリ素子の温度上昇を抑制するために、メモリ素子が配設されたメモリ・モジュール基板の側面に種々の放熱部材を配設し、メモリ・モジュール基板の側面から放熱を行うことを提案している。
【特許文献１】特開平１０−３３５５４６号公報（図１）
【特許文献２】特開２００４−０７９９４０号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年のメモリ・モジュール基板では、上記メモリ素子の高密度化及び高速化が更に進み、発熱量が益々大きくなっている。従って、半導体装置の良好な動作特性を確保するためには、メモリ・モジュール基板の側面から放熱を行うだけでは、メモリ・モジュール基板の温度上昇を十分に抑制することが困難になっている。
【０００７】
本発明は、上記に鑑み、電子部品が配設されたモジュール基板を実装基板上に搭載する半導体装置において、電子部品の温度上昇を効果的に抑制し、半導体装置の良好な動作特性を確保することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る半導体装置は、モジュール基板と該モジュール基板を搭載する実装基板とを備え、前記モジュール基板は、複数の端子が表裏に配列され該複数の端子が全体としてプラグを構成する縁部を有し、前記実装基板が、前記プラグの複数の端子に対応して配設された複数の端子対から成るソケットによって前記プラグを支持する形式の半導体装置において、
前記実装基板は、前記ソケットの端子対の相互間に配設され且つ前記モジュール基板の縁部に当接する当接部材を備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、当接部材がモジュール基板の縁部に当接することによって、モジュール基板を機械的に支持すると共に、モジュール基板の熱を当接部材を介して実装基板に効率的に放散できる。電子部品からモジュール基板に放散された熱を効率的に放散することによって、電子部品の温度上昇を効果的に抑制し、半導体装置の良好な動作特性を確保できる。
【００１０】
本発明の好適な実施態様では、前記当接部材が導電性を有することによって、高い熱伝導率を有する。当接部材の熱伝導率は、好ましくは、１Ｗ／（ｍ・Ｋ）以上である。
【００１１】
本発明の好適な実施態様では、前記モジュール基板の縁部にグランド線が露出し、前記当接部材がグランド端子を構成する。或いはこれに代えて、前記モジュール基板の縁部に電源線が露出し、前記当接部材が電源端子を構成する。グランド線及び電源線は大きな熱容量を有するため、実装基板及びモジュール基板のグランド線又は電源線を相互に接続することによって、モジュール基板の熱を更に効率的に放散できる。
【００１２】
本発明の好適な実施態様では、前記ソケットの前記プラグに接触する表面と逆側の表面が露出して配設される。ソケットの露出する表面が増えることによって、モジュール基板からソケットに伝導した熱を、ソケットの表面から効率的に放散できる。これによって、モジュール基板の熱を更に効率的に放散できる。
【００１３】
本発明の好適な実施態様では、前記当接部材は、前記複数の端子対のそれぞれに対応して配設される複数の当接部材を含む。当接部材が相互に近接して配設されることによって、モジュール基板の熱を実装基板に効率的に放散することが出来る。より好ましくは、前記当接部材は、前記複数の端子対の少なくとも一部に対応して配設され、前記縁部に沿って延びる長尺状の当接部材として構成される。当接部材が連続的に配設されることによって、モジュール基板の熱を実装基板により効率的に放散することが出来る。
【００１４】
本発明の好適な実施態様では、前記当接部材が、弾性部材によって構成され、前記モジュール基板の縁部を前記実装基板と逆方向に付勢する。当接部材の先端をモジュール基板の縁部に確実に当接させることによって、モジュール基板の熱を当接部材に効率的に伝導させることが出来る。
【００１５】
本発明では、前記モジュール基板がメモリ装置を構成するものとすることが出来る。発熱量の大きなメモリ素子の温度上昇を効果的に抑制し、メモリ素子の性能低下や熱破壊を防止できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照し、本発明に係る実施形態に基づいて本発明を更に詳細に説明する。図１は、本発明の第１実施形態に係る半導体装置の構成を示す正面図である。図２は、図１のII方向から見た一部平面図を示している。半導体装置１００は、メモリ・モジュール基板１０と、メモリ・モジュール基板１０を基板面上に搭載するマザーボード２０とを備える。
【００１７】
メモリ・モジュール基板１０は、基板本体１１を備え、基板本体１１は、絶縁層と、信号配線層、Ｖdd電源配線層、及びグランド配線層などの配線層とが交互に積層された多層プリント配線基板として構成される。基板本体１１には、双方の基板面に、複数のメモリ素子１２、バイパスコンデンサ１３、及びＥＥＰＲＯＭ１４が配設されている。ＥＥＰＲＯＭ１４は、メモリ・モジュール基板１０の各種スペック情報を格納したＳＰＤ（Serial Presence Detect）として構成される。基板本体１１の下部には、双方の基板面に複数の導電性パッド端子（図示なし）が配設されている。
【００１８】
マザーボード２０は、基板本体２１を備え、基板本体２１は、メモリ・モジュール基板の基板本体１１と同様に、絶縁層と、信号配線層、Ｖdd電源配線層、及びグランド配線層などの配線層とが交互に積層された多層プリント配線基板として構成される。基板本体２１には、パッド端子に対応し、基板面から突出する複数の導電性コンタクト端子２２が配設される。基板本体２１には、メモリ・モジュール基板の基板本体１１を、双方の端部で固定可能なコネクタラッチ２３が配設されている。
【００１９】
図３に、図１のIII−III方向に沿って見た断面を示す。各コンタクト端子２２は、基板本体２１上に固定された平面状の基部２２ａと、基部２２ａから基部２２ａに対して垂直に突出する支持部２２ｂと、支持部２２ｂ上に支持されたコンタクト部２２ｃとを備える。コンタクト部２２ｃは、支持部２２ｂの先端を略円形に折り曲げた形状を有し、支持部２２ｂの弾性力によってメモリ・モジュール基板１０のパッド端子に押し付けられる。これによって、コンタクト端子２２とメモリ・モジュール基板１０のパッド端子とが電気的に接続されると共に、メモリ・モジュール基板１０がマザーボード２０に対して固定される。
【００２０】
メモリ・モジュール基板１０には、基板本体１１の下端縁部に沿って、Ｖ字状の断面形状を有する切欠き１５が形成されている。切欠き１５の深さは１ｍｍ程度であり、切欠き１５の面からメモリ・モジュール基板のグランド配線層１６が露出する。グランド配線層１６は、基板本体１１の略全面に渡って形成され、信号配線層やＶdd電源配線層に比して表面積が大きく、大きな熱容量を有する。
【００２１】
マザーボード２０には、基板本体２１に、切欠き１５に沿って複数のグランド端子（当接部材）２４が配設されている。グランド端子２４は、鉄から成る線材で構成され、直線状部分と直線状部分に支持されるリング状部分とから成る。グランド端子２４は、基板本体２１の表面寄りの層を貫通し、マザーボード２０の一つのグランド配線層２５に接続されている。
【００２２】
メモリ・モジュール基板１０が搭載された状態で、グランド端子２４が切欠き１５に対して付勢され、切欠き１５の面から露出するグランド配線層１６に接触する。これによって、グランド配線層１６は、マザーボードのグランド配線層２５と電気的に接続される。
【００２３】
図４（ａ）に、図１のマザーボードを示す。同図中、基板本体２１の層内に形成されたグランド端子２４及びグランド配線層２５を図示している。図４（ｂ）は、図４（ａ）のＢ方向から見た一部平面図を示している。グランド端子２４は、コンタクト端子２２に対応して配設されている。グランド端子２４を構成する鉄の熱伝導率は、８４Ｗ／（ｍ・Ｋ）程度である。
【００２４】
メモリ素子１２で発生した熱は、一般的に、その７０％がチップ表面からの熱放射、及びメモリ素子１２近傍の大気の対流によって放散され、残りの３０％がメモリ・モジュール基板の基板本体１１に放散される。図９に示した従来の半導体装置２００では、ソケット４０の熱伝導効率が充分でないため、メモリ・モジュール基板１０に放散された熱を、マザーボード２０に効率的に放散することが出来ない。
【００２５】
これに対して、本実施形態の半導体装置１００では、大きな熱容量を有するマザーボードのグランド配線層２５に接続され、且つ高い熱伝導率を有するグランド端子２４が、メモリ・モジュール基板の切欠き１５の面に当接する。また、グランド端子２４が、大きな熱容量を有するメモリ・モジュール基板のグランド配線層１６に接触する。これらによって、メモリ・モジュール基板１０の熱を、マザーボード２０に効率的に放散できる。
【００２６】
更に、プラスチック等から成るソケット本体部を除いたことによって、大気中に露出するコンタクト端子２２の部分が増加し、メモリ・モジュール基板１０の熱をコンタクト端子２２の表面を介して効率的に放散することが出来る。従って、本実施形態の半導体装置１００では、メモリ素子１２からメモリ・モジュール基板の基板本体１１に放散された熱を効率的に放散し、メモリ素子１２の温度上昇を効果的に抑制できる。
【００２７】
本実施形態の半導体装置１００では、切欠き１５が形成する空間にグランド端子２４が収容されることによって、メモリ・モジュール基板１０をその厚み方向に固定することが出来る。なお、上記実施形態では、複数のグランド端子２４が相互に離隔して配設された例を示したが、相互に接触して配設されてもよく、この場合、グランド端子２４の熱伝導効率を更に向上させることが出来る。
【００２８】
図５は、本発明の第２実施形態に係る半導体装置の構成を示す断面図であり、図３に対応する断面を示している。半導体装置１０１では、グランド端子２６は、鉄から成る板材で構成され、先端がテーパ状の形状を有する。この先端は、切欠き１５の２つの面にそれぞれ接する２つの面を有する。グランド端子２６は、また、基板本体２１の表面寄りの層を貫通し、基板本体２１内部のグランド配線層２５に接続されている。
【００２９】
本実施形態の半導体装置１０１では、メモリ・モジュール基板１０のマザーボード２０への搭載に際して、グランド端子２６の先端が切欠き１５に対して付勢され、この先端の面が切欠き１５の面及びグランド配線層１６に当接する。これによって、メモリ・モジュール基板１０の熱を、マザーボード２０に効率的に放散できる。また、切欠き１５が形成する空間にグランド端子２６の先端が収容されることによって、メモリ・モジュール基板１０をその厚み方向に固定できる。
【００３０】
図６は、本発明の第３実施形態に係る半導体装置の構成を示す断面図であり、図３に対応する断面を示している。半導体装置１０２は、グランド端子に代えて、絶縁部材２７が配設されていることを除いては、図５に示した半導体装置１０１と同様の構成を有している。絶縁部材２７は、高い熱伝導率を有するプラスチックの板材で構成されることを除いては、図５のグランド端子２６と同様の構成を有する。高い熱伝導率を有するプラスチックとして、例えば出光興産株式会社製のＮＴ−７８７がある。ＮＴ−７８７の熱伝導率は２０Ｗ／（ｍ・Ｋ）程度である。
【００３１】
図７は、本発明の第４実施形態に係る半導体装置の構成を示す断面図であり、図３に対応する断面を示している。半導体装置１０３では、絶縁部材２８は、弾性を有するシリコンＲＴＶ（Room Temperature Vulcanizable）ゴムから成る。シリコンＲＴＶゴムは、５Ｗ／（ｍ・Ｋ）程度の高い熱伝導率を有し、低い硬度を有する。
【００３２】
絶縁部材２８は、三角形の断面形状を有する第１部分２８ａと、第１部分２８ａの延在方向に沿って、第１部分２８ａの双方の側面に配設された第２部分２８ｂとから成る。第１部分２８ａの双方の側面は、第１部分２８ａの先端で、Ｖ字状の断面形状を有する切欠き１５の２つの面に接する。第１部分２８ａの下部は、マザーボードの基板本体２１の表面寄りの層を貫通し、グランド配線層２５に接続されている。第２部分２８ｂは、コンタクト端子の基部２２ａとメモリ・モジュール基板の基板本体１１の縁部との間に延在し、コンタクト端子の支持部２２ｂに当接する。
【００３３】
本実施形態の半導体装置１０３では、絶縁部材２８がコンタクト端子の支持部２２ｂに当接することにより、コンタクト端子２２の熱を絶縁部材２８を介して効率的に放散できる。切欠き１５が形成する空間に絶縁部材の第１部分２８ａの先端が収容され、且つ絶縁部材２８がメモリ・モジュール基板の基板本体１１の縁部に当接することにより、メモリ・モジュール基板１０をその厚み方向に固定できる。
【００３４】
図８は、本発明の第５実施形態に係る半導体装置の構成を示す断面図であり、図３に対応する断面を示している。半導体装置１０４では、マザーボードの基板本体２１上に、ソケット３０が配設される。ソケット３０は、図９に示したコの字形の断面形状を有するソケット４０と異なり、メモリ・モジュール基板１０の直下に位置する部分が除かれ、メモリ・モジュール基板１０を挟む２つの支持部３１から構成される。
【００３５】
支持部３１の相互に対向する側面３１ａには、メモリ・モジュール基板１０に配設されたパッド端子に対応して、円弧状のコンタクト端子３２が配設され、コンタクト端子３２は、その弾性力によってメモリ・モジュール基板１０のパッド端子に押し付けられる。上記以外の構成は、第１実施形態の半導体装置１００と同様である。なお、第１〜第５実施形態で、切欠き１５の断面形状はＶ字状に限定されず、凹状等の他の形状であっても構わない。
【００３６】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置も、本発明の範囲に含まれる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１実施形態に係る半導体装置の構成を示す正面図である。
【図２】図１のII方向から見た一部平面図である。
【図３】図１のIII−III方向に沿って見た断面を示す断面図である。
【図４】図４（ａ）は、図１のマザーボードを示す正面図であり、図４（ｂ）は、図４（ａ）のＢ方向から見た一部平面図である。
【図５】本発明の第２実施形態に係る半導体装置の構成を示す断面図である。
【図６】本発明の第３実施形態に係る半導体装置の構成を示す断面図である。
【図７】本発明の第４実施形態に係る半導体装置の構成を示す断面図である。
【図８】本発明の第５実施形態に係る半導体装置の構成を示す断面図である。
【図９】従来の半導体装置の構成を示す断面図である。
【符号の説明】
【００３８】
１００，１０１，１０２，１０３，１０４：半導体装置
１０：メモリ・モジュール基板
１１：基板本体
１２：メモリ素子
１３：バイパスコンデンサ
１４：ＥＥＰＲＯＭ
１５：切欠き
１６：グランド配線層
２０：マザーボード
２１：基板本体
２２：コンタクト端子
２２ａ：基部
２２ｂ：支持部
２２ｃ：コンタクト部
２３：コネクタラッチ
２４：グラント端子
２５：グランド配線層
２６：グラント端子
２７：絶縁部材
２８：絶縁部材
２８ａ：第１部分
２８ｂ：第２部分
３０：ソケット
３１：支持部
３１ａ：（ソケットの）側面
３２：コンタクト端子
４０：ソケット
４１：コンタクト端子
【図１】
2006324326.tif 000003
【図２】
2006324326.tif 000004
【図３】
2006324326.tif 000005
【図４】
2006324326.tif 000006
【図５】
2006324326.tif 000007
【図６】
2006324326.tif 000008
【図７】
2006324326.tif 000009
【図８】
2006324326.tif 000010
【図９】
2006324326.tif 000011