(57)【要約】【課題】製造コストの上昇や信頼性の低下を抑制しつつ、高品位の表示を実現できる時分割駆動の電気光学装置を実現する。【解決手段】本発明は、複数の画素と、複数の画素のそれぞれに対応して設けられた複数のデータ線Ｘ１〜Ｘ３と、画素の階調を規定する複数のデータ電位を時系列的に出力線ＤＯ１に出力するデータ出力回路と、出力された出力線の複数のデータ電位Ｖ（１，１）〜Ｖ（３，１）を複数のデータ線のそれぞれに対応させて時分割して書き込む時分割回路と、時分割回路において所定の一つのデータ電位を所定の一つのデータ線Ｘ１に対応させて書き込む期間が、データ出力回路において出力線に出力された所定の一つのデータ電位に割り当てられた期間ＴＶ（１，１）よりも前から書き込みを開始するように時分割回路を制御する時分割制御回路と、を備えたことを特徴とする。【選択図】図７
2006126232.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、当該複数の画素のそれぞれに対応して設けられた複数のデータ線と、
前記画素の階調を規定する複数のデータ電位を時系列的に出力線に出力するデータ出力
回路と、
出力された前記出力線の前記複数のデータ電位を前記複数のデータ線のそれぞれに対応さ
せて時分割して書き込む時分割回路と、
前記時分割回路において所定の一つのデータ電位を所定の一つのデータ線に対応させて
書き込む期間が、前記データ出力回路において前記出力線に出力された前記所定の一つの
データ電位に割り当てられた期間よりも前から書き込みを開始するように前記時分割回路
を制御する時分割制御回路と、
を備えたことを特徴とする電気光学装置。
【請求項２】
前記時分割制御回路は、前記データ出力回路が前記複数のデータ線のそれぞれ対応した
前記データ電位を出力する複数の出力期間の前に擬似出力期間を設定し、
前記時分割回路において最初の前記一つのデータ電位を所定の一つのデータ線に対応さ
せて書き込む期間が、前記擬似出力期間から前記データ出力回路において出力される最初
の一つのデータ電位に割り当てられた期間に連続するように前記時分割回路を制御すると
ともに、
前記時分割回路における次回以降の書き込み期間が、前記データ出力回路の出力におい
て所定の一つのデータ電位の直前の一つのデータ電位に割り当てられた期間から前記所定
の一つのデータ電位に割り当てられた期間に連続するように前記時分割回路を制御するこ
とを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記擬似出力期間に相当する期間に前記データ出力回路が前記出力線に出力する出力電
位は、前記最初の一つのデータ電位と同じ電位に設定されていることを特徴とする請求項
２に記載の電気光学装置。
【請求項４】
前記時分割回路において前記一つのデータ電位の書き込み期間の終了時と、他の一つの
データ電位の書き込み期間の開始時とが相互に重ならないことを特徴とする請求項１乃至
３のいずれか一項に記載の電気光学装置。
【請求項５】
請求項１乃至５のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機
器。
【請求項６】
複数の画素と、当該複数の画素のそれぞれに対応して設けられた複数のデータ線とを有
する電気光学装置の駆動方法であって、
前記画素の階調を規定する複数のデータ電位を時系列的に出力線に出力し、出力された
前記出力線の前記複数のデータ電位を前記複数のデータ線のそれぞれに対応させて時分割
して書き込み、
所定の一つのデータ電位を所定の一つの前記データ線に対応させて書き込む期間を、前
記出力線に出力された前記所定の一つのデータ電位に割り当てられた期間よりも前から開
始することを特徴とする電気光学装置の駆動方法。
【請求項７】
前記複数のデータ線のそれぞれ対応した前記データ電位を出力する複数の出力期間の前
に擬似出力期間を設定し、
最初の一つのデータ電位を所定の一つのデータ線に対応させて書き込む期間を、前記擬
似出力期間から最初の一つのデータ電位に割り当てられた期間に連続させるとともに、
次回以降の書き込み期間を、所定の一つのデータ電位の直前の一つのデータ電位に割り
当てられた期間から前記所定の一つのデータ電位に割り当てられた期間に連続させること
を特徴とする請求項６に記載の電気光学装置の駆動方法。
【請求項８】
前記擬似出力期間に相当する期間における前記出力線に出力する出力電位を、前記最初
の一つのデータ電位と同じ電位に設定することを特徴とする請求項７に記載の電気光学装
置の駆動方法。
【請求項９】
前記一つのデータ電位の書き込み期間の終了時と、他の一つのデータ電位の書き込み期
間の開始時とが相互に重ならないことを特徴とする請求項７又は８に記載の電気光学装置
の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気光学装置、電子機器、及び、電気光学装置の駆動方法に係り、特に、アク
ティブマトリクス型電気光学装置に適用する場合に好適な駆動技術に関する。
【背景技術】
【０００２】
一般に、アクティブマトリクス型の電気光学装置においては、画素毎に非線形素子が設
けられるとともに、これらの非線形素子には所定の電位を供給するためのデータ線がそれ
ぞれ接続されている。これらのデータ線には、制御信号によって動作するドライバ回路か
ら、表示データに応じて、各画素に所定の階調状態を実現するためのデータ電位が供給さ
れる。また、画素行を選択するための走査線及びこの走査線を駆動する走査線駆動回路が
設けられ、この走査線と上記データ線の交差点に対応してそれぞれの上記画素が構成され
る。そして、上記のデータ線は、走査線によって選択された画素行に属する複数の画素に
対してそれぞれ上記非線形素子を介して上記データ電位を供給する。
【０００３】
ところで、一般的には、上記ドライバ回路に設けられた複数の出力線に上記データ線が
１対１の関係でそれぞれ接続され、ドライバ回路の出力がそのまま対応するデータ線に供
給される。しかし、この場合、電気光学装置が高精細化して画素密度が高くなると、デー
タ線の形成ピッチが小さくなるので、ドライバ回路の出力線の形成ピッチも小さくする必
要が生ずる。このため、ドライバ回路をＩＣで構成する場合、ＩＣの出力ピンの形成ピッ
チの微細化によってＩＣ実装が困難になったり、電気光学装置の画素数の増大に対応する
出力ピン数の増加によりＩＣが大型化したりするという問題がある。
【０００４】
そこで、ドライバＩＣの出力ピン数の削減を図り、出力ピン間のピッチを確保する方法
として、いわゆる時分割駆動法を用いた液晶表示装置が提案されている（例えば、以下の
特許文献１参照）。この時分割駆動法は、複数本のデータ線を一組とし、この一組のデー
タ線毎に一本の出力線をドライバ回路に設け、ドライバ回路が各出力線に対して上記一組
のデータ線に与える複数のデータ電位を時系列的に出力するように構成するとともに、こ
の出力線と一組内の複数のデータ線との間に時分割スイッチを設け、この時分割スイッチ
により出力線の出力を時分割して上記データ電位を一組内の複数の各データ線に順次分配
するといった駆動方法である。
【特許文献１】特開平１１−３２７５１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述の時分割駆動法を用いた液晶表示装置であっても、近年における表
示の高精細化や光変調の高解像度化のさらなる要求に伴い、ドライバ回路の出力線数の増
大による実装ピッチの低下が避けられなくなり、実装歩留まりの低下、実装信頼性の低下
、実装コストの増大、ＩＣの小型化困難、製造コストの増加などの問題が現実化している
。また、出力線数を変えずにＩＣの実装ピッチを維持しようとすると、実装面積が増大し
、ＩＣサイズも増大し、製造コストも増加する。
【０００６】
一方、上記の問題を回避するにはドライバ回路の出力線数を抑制する方法が考えられる
が、このためには上記出力線に対応する一組のデータ線数を増加させなければならないの
で、時分割スイッチによる各データ線への書き込み時間が減少し、これによってデータ電
位の書き込み不足が生じて、コントラストの低下などの表示画質の悪化を招くという問題
点がある。
【０００７】
特に、一般的な電気光学装置における画素の階調制御においては、中間階調において駆
動電圧に対する階調変化が急峻になるため、僅かな書き込み不足でも階調度が大きく変化
する結果、中間階調範囲の再現性が悪くなり、色相や明度の精度が低下するという問題点
がある。
【０００８】
そこで、本発明は上記の問題点を解決するものであり、その課題は、時分割駆動による
データ電位の書き込み不足を低減することにより、製造コストの上昇や信頼性の低下を抑
制しつつ、高品位の表示を実現できる新規の電気光学装置及びその駆動方法を実現するこ
とにある。
【課題を解決するための手段】
【０００９】
斯かる実情に鑑み、第１発明の電気光学装置は、複数の画素と、当該複数の画素のそれ
ぞれに対応して設けられた複数のデータ線と、前記画素の階調を規定する複数のデータ電
位を時系列的に出力線に出力するデータ出力回路と、出力された前記出力線の前記複数の
データ電位を前記複数のデータ線のそれぞれに対応させて時分割して書き込む時分割回路
と、前記時分割回路において所定の一つのデータ電位を所定の一つのデータ線に対応させ
て書き込む期間が、前記データ出力回路において前記出力線に出力された前記所定の一つ
のデータ電位に割り当てられた期間よりも前から書き込みを開始するように前記時分割回
路を制御する時分割制御回路と、を備えたことを特徴とする。
【００１０】
この発明によれば、時分割回路において所定の一つのデータ電位を所定の一つのデータ
線に対応させて書き込む期間が、データ出力回路において前記出力線に出力された前記所
定の一つのデータ電位に割り当てられた期間よりも前から書き込みを開始するように、時
分割制御回路により時分割回路を制御することにより、当該データ線に対する書き込み時
間を増加させることができるので、書き込み不足による画質の低下を抑制することが可能
になる。特に、隣接画素の階調が相互に近接している場合には、本来の出力期間の開始時
より前の電位が本来のデータ電位に近くなるため、実質的に書き込み時間が増大し、デー
タ線へのデータ電位の書き込み精度を大幅に向上させることができる。ここで、全てのデ
ータ線に対して上記の書き込み期間が実現されるように制御することがより好ましく、ま
た、或るデータ線における全ての書き込み期間において上記の制御がなされることがより
好ましい。
【００１１】
本発明において、前記時分割制御回路は、前記データ出力回路が前記複数のデータ線の
それぞれ対応した前記データ電位を出力する複数の出力期間の前に擬似出力期間を設定し
、前記時分割回路において最初の前記一つのデータ電位を所定の一つのデータ線に対応さ
せて書き込む期間が、前記擬似出力期間から前記データ出力回路において出力される最初
の一つのデータ電位に割り当てられた期間に連続するように前記時分割回路を制御すると
ともに、前記時分割回路における次回以降の書き込み期間が、前記データ出力回路の出力
において所定の一つのデータ電位の直前の一つのデータ電位に割り当てられた期間から前
記所定の一つのデータ電位に割り当てられた期間に連続するように前記時分割回路を制御
することが好ましい。これにより出力線に対応する全てのデータ線に対する書き込み時間
を増加させることが可能になる。
【００１２】
この場合、前記擬似出力期間に相当する期間に前記データ出力回路が前記出力線に出力
する出力電位は、前記最初の一つのデータ電位と同じ電位に設定されていることが好まし
い。これによれば、擬似出力期間における出力電位が最初の一つのデータ電位と同じ電位
になるので、最初の一つのデータ電位の実質的な書き込み時間を十分に確保することがで
きる。
【００１３】
本発明において、前記時分割回路において前記一つのデータ電位の書き込み期間の終了
時と、他の一つのデータ電位の書き込み期間の開始時とが相互に重ならないことが好まし
い。これによれば、時分割回路において一つのデータ電位が一つのデータ線に書き込まれ
る際に、当該データ線の書き込み電位が他のデータ線の書き込み開始時における時分割回
路のスイッチング動作により変動することを防止できる。より具体的には、一つのデータ
電位の書き込み期間の終了時と、他のデータ電位の書き込み期間の開始時とが重なると、
一つのデータ線に供給すべきデータ電位が他のデータ線のスイッチング動作に影響を受け
てシフトした態様で書き込まれてしまうため、書き込み精度が悪化し、これにより表示品
位が低下する。これに対して、上記構成では、このようなデータ電位のシフトが生じない
ため、書き込み精度が向上し、表示品位を高めることができる。
【００１４】
ここで、時分割回路により３以上の前記書き込み期間が設定される場合、このうちの一
つの前記書き込み期間の終了時が、その直後の前記書き込み期間のさらに後の前記書き込
み期間の開始時より前もしくは後であることが好ましい。このように出力線に３以上のデ
ータ電位が出力される場合においては、それぞれの書き込み期間を十分に確保しようとす
ると、同一の出力線に基づく前後二つの書き込み期間は相互にオーバーラップするので、
先の書き込み期間の開始時と、その直後の書き込み期間の終了時とが相互に重なることは
ないが、一つの書き込み期間を挟んだ前後の書き込み期間の開始時と終了時とが相互に重
なる場合が考えられるからである。
【００１５】
上記発明に係る電気光学装置は、種々の電子機器に搭載される。このような電子機器と
しては、電気光学装置を表示手段とする携帯電話、携帯型情報端末、電子時計、テレビジ
ョン装置、モニタ装置などが挙げられる。また、液晶ライトバルブなどの光変調手段とし
て上記の電気光学装置を用いた投射型表示装置でもよい。
【００１６】
次に、第２発明の電気光学装置の駆動方法は、複数の画素と、当該複数の画素のそれぞ
れに対応して設けられた複数のデータ線とを有する電気光学装置の駆動方法であって、前
記画素の階調を規定する複数のデータ電位を時系列的に出力線に出力し、出力された前記
出力線の前記複数のデータ電位を前記複数のデータ線のそれぞれに対応させて時分割して
書き込み、所定の一つのデータ電位を所定の一つの前記データ線に対応させて書き込む期
間を、前記出力線に出力された前記所定の一つのデータ電位に割り当てられた期間よりも
前から開始することを特徴とする。
【００１７】
この場合においても、前記複数のデータ線のそれぞれ対応した前記データ電位を出力す
る複数の出力期間の前に擬似出力期間を設定し、最初の一つのデータ電位を所定の一つの
データ線に対応させて書き込む期間を、前記擬似出力期間から最初の一つのデータ電位に
割り当てられた期間に連続させるとともに、次回以降の書き込み期間を、所定の一つのデ
ータ電位の直前の一つのデータ電位に割り当てられた期間から前記所定の一つのデータ電
位に割り当てられた期間に連続させることが好ましい。
【００１８】
このときにはさらに、前記擬似出力期間に相当する期間における前記出力線に出力する
出力電位を、前記最初の一つのデータ電位と同じ電位に設定することが望ましい。
【００１９】
また、この場合には、前記一つのデータ電位の書き込み期間の終了時と、他の一つのデ
ータ電位の書き込み期間の開始時とが相互に重ならないことが好ましい。
【００２０】
なお、上記各発明において、前記画素は、前記データ線と、これに直交する走査線との
交点に対応してマトリクス状に配列され、前記時分割書き込み回路により前記出力線から
複数のデータ線へ書き込まれたデータ電位は、走査線によって選択された行に属する画素
に非線形素子を介して供給されるように構成することが望ましい。
【発明を実施するための最良の形態】
【００２１】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。最初に、本実施
形態の基本構成例、及び、この基本構成例を備えた比較例の駆動方法について説明する。
【００２２】
［基本構成例］
図１は、本実施形態に係る電気光学装置の基本構成例を示すブロック構成図である。表
示部１は、例えば、ＴＦＴ（薄膜トランジスタ）等のスイッチング素子によって液晶素子
を駆動するアクティブマトリクス型の表示パネルである。この表示部１には、ｍドット×
ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいる。また、表示部１には
、それぞれが行方向（Ｘ方向）に延在しているｎ本の走査線Ｙ１〜Ｙｎ＝Ｙｊと、それぞ
れが列方向（Ｙ方向）に延在しているｍ本のデータ線Ｘ１〜Ｘｍ＝Ｘｋとが設けられてお
り、これらの交差に対応して画素２が配置されている。なお、以下の説明において、表示
部１中のある画素２を特定する場合、データ線Ｘｋの添字ｋ＝１〜ｍと走査線Ｙｊの添字
ｊ＝１〜ｎとを用い、これらの交差に対応する画素２を（ｋ，ｊ）と表現するものとする
。例えば、最も左上の画素２は（１，１)であり、最も右下の画素２は（ｍ，ｎ）となる
。
【００２３】
図２は、液晶を用いた画素２の等価回路図である。１つの画素２は、スイッチング素子
であるＴＦＴ２１、液晶容量２２および蓄積容量２３によって構成されている。ＴＦＴ２
１のソースは１本のデータ線Ｘｋに接続され、そのゲートは１本の走査線Ｙｊに接続され
ている。同一列に並んだ画素２に関しては、それぞれのＴＦＴ２１のソースが同じデータ
線Ｘｋに接続されている。また、同一行に並んだ画素２に関しては、それぞれのＴＦＴ２
１のゲートが同じ走査線Ｙｊに接続されている。ＴＦＴ２１のドレインは、並列に設けら
れた液晶容量２２と蓄積容量２３とに共通接続されている。液晶容量２２は、画素電極２
２ａと、対向電極２２ｂと、これらの電極２２ａ，２２ｂ間に挟持された液晶層とによっ
て構成されている。蓄積容量２３は、画素電極２２ａと図示しない共通容量電極との間に
形成されており、ＴＦＴ２１に接続される側とは反対の端子に電位Ｖｃｓが供給される。
この蓄積容量２３によって、液晶に蓄積される電荷のリークの影響が抑制される。
【００２４】
一方、画素電極２２ａ側には、データ線ＸｋからＴＦＴ２１を介してデータ電位Ｖ等が
印加され、この電位レベルに応じて、液晶容量２２と蓄積容量２３とが充放電される。こ
れにより、画素電極２２ａと対向電極２２ｂとの間の電位差（液晶の印加電位）に応じて
液晶層の透過率が制御され、画素２においてデータ電位Ｖに対応する所定の階調が得られ
るようになっている。
【００２５】
ここで、画素２の駆動は、液晶の長寿命化を図るべく、所定の期間毎に電位極性を反転
させる交流化駆動によって行われる。電位極性は、液晶層に作用する電界の向き、換言す
れば、液晶層の印加電位の正逆に基づいて定義される。本実施形態では、交流化駆動の一
方式であるコモンＤＣ駆動、すなわち、対向電極２２ｂに印加される電位Ｖｌｃｏｍと共
通容量電極に印加される電位Ｖｃｓとを一定に維持し、画素電極２２ａ側の極性を反転さ
せる駆動方式を採用している。
【００２６】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖｓ、水平同期信号Ｈ
ｓ、ドットクロック信号ＤＣＬＫ等の外部信号に基づいて、走査線駆動回路３、データ線
駆動回路４およびフレームメモリ６を同期制御する。この同期制御の下、走査線駆動回路
３およびデータ線駆動回路４は、互いに協働して表示部１の表示制御を行う。なお、本実
施形態では、高速表示によってフリッカの発生を抑制すべく、リフレッシュレート（垂直
同期周波数）を通常の２倍に相当する１２０［Ｈｚ］に設定した倍速駆動を採用している
。この場合、垂直同期信号Ｖｓによって規定される１フレーム（１／６０［ｓｅｃ］）は
２つのフィールドで構成され、１フレームにおいて２回の線順次走査が行われることにな
る。
【００２７】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、各走査線
Ｙ１〜Ｙｎに走査信号ＳＥＬを出力することで、１本の走査線Ｙｊが選択される期間に相
当する１水平走査期間（１Ｈ）毎に、走査線Ｙ１〜Ｙｎを順次選択していく。走査信号Ｓ
ＥＬは、高電位レベル（以下「Ｈレベル」という）または低電位レベル（以下「Ｌレベル
」という）の２値的なレベルをとり、データの書込対象となる画素行に対応する走査線Ｙ
ｊはＨレベル、これ以外の走査線ＹｊはＬレベルにそれぞれ設定される。この走査信号Ｓ
ＥＬにより、データの書込対象となる画素行が順次選択され、画素２に書き込まれたデー
タは１フィールドに亘って保持される。
【００２８】
フレームメモリ６は、表示部１の解像度に相当するｍ×ｎビットのメモリ空間を少なく
とも有し、上位装置から入力される表示データをフレーム単位で格納・保持する。フレー
ムメモリ６へのデータの書き込み、および、フレームメモリ６からのデータの読み出しは
、制御回路５によって制御される。ここで、画素２の階調を規定する表示データＤは、一
例として、Ｄ０〜Ｄ５の６ビットで構成される６４階調データである。フレームメモリ６
より読み出された表示データＤは、６ビットのバスを介して、データ線駆動回路４にシリ
アルに転送される。
【００２９】
フレームメモリ６の後段に設けられたデータ線駆動回路４は、走査線駆動回路３と協働
して、データの書込対象となる画素行に供給すべきデータをデータ線Ｘ１〜Ｘｍに一斉に
出力する。図１に示したように、データ線駆動回路４は、ドライバＩＣ４１および時分割
書き込み回路４２で構成されている。ドライバＩＣ４１は、画素２がマトリクス状に形成
された表示パネルとは別体で設けられており、ｉ本の出力ピンＰＩＮ１〜ＰＩＮｉには、
出力線ＤＯ１〜ＤＯｉが接続されている。時分割書き込み回路４２は、製造コストの低減
を図るべく、ポリシリコンＴＦＴ等によって表示パネルに一体形成されている。
【００３０】
ドライバＩＣ４１は、今回データを書き込む画素行に対するデータの出力と、次回にデ
ータを書き込む画素行に関するデータの点順次的なラッチとを同時に行う。図３は、ドラ
イバＩＣ４１のブロック構成図である。このドライバＩＣ４１には、Ｘシフトレジスタ４
１ａ、第１のラッチ回路４１ｂ、第２のラッチ回路４１ｃ、切替スイッチ群４１ｄおよび
Ｄ／Ａ変換回路４１ｅといった主要な回路が内蔵されている。Ｘシフトレジスタ４１ａは
、水平走査期間１Ｈの最初に供給されるスタート信号ＳＴをクロック信号ＣＬＸにしたが
って転送し、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，ＳｍのいずれかをＨレベル、それ以外を
Ｌレベルに設定する。第１のラッチ回路４１ｂは、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓ
ｍの立ち下がり時において、シリアルデータとして供給されたｍ個の６ビットデータＤを
順次ラッチする。第２のラッチ回路４１ｃは、第１のラッチ回路４１ｂにおいてラッチさ
れたデータＤをラッチパルスＬＰの立ち下がり時において同時にラッチする。ラッチされ
たｍ個のデータＤは、次の水平走査期間１Ｈにおいて、デジタルデータであるデータ信号
ｄ１〜ｄｍとして、第２のラッチ回路４１ｃよりパラレルに出力される。
【００３１】
データ信号ｄ１〜ｄｍは、一例として、３本のデータ線単位で設けられたｍ／３個（＝
ｉ個）の切替スイッチ群４１ｄによって、３画素分の時系列的なデータとしてグループ化
される。ここで、図３において、単一の切替スイッチ群４１ｄは４つのスイッチのセット
として図示されているが、実際には、６ビット分のスイッチ群を４系統有している。この
とき、同一系統中の６個のスイッチは常に同様に動作するので、以下、６個のスイッチを
１つのスイッチとみなして説明する。
【００３２】
それぞれの切替スイッチ群４１ｄには、第２のラッチ回路４１ｃより出力された３画素
分のデータ信号（例えば、ｄ１〜ｄ３）が入力される他、補正データｄａｍｄも入力され
る。この補正データｄａｍｄは、後述する補正電位Ｖａｍｄの電位レベルを規定するデジ
タルデータである。切替スイッチ群４１ｄを構成する４つのスイッチは、４つの制御信号
ＣＮＴ１〜ＣＮＴ４のいずれかによって導通制御され、オフセットしたタイミングで択一
的に順次オンしていく。これによって、水平走査期間１Ｈにおいて、補正データｄａｍｄ
と３画素分のデータ信号ｄ１〜ｄ３とのセットは、この順序（ｄａｍｄ，ｄ１，ｄ２，ｄ
３の順）で時系列化され、切替スイッチ群４１ｄより時系列的に出力される。
【００３３】
Ｄ／Ａ変換回路４１ｅは、それぞれの切替スイッチ群４１ｄから出力された一連のデジ
タルデータをＤ／Ａ変換し、アナログデータとしての電位を生成する。これにより、補正
データｄａｍｄは補正電位Ｖａｍｄに変換され、３画素単位で時系列化されたデータ信号
ｄ１〜ｄｍはデータ電位に変換された上で、出力ピンＰＩＮ１〜ＰＩＮｉより時系列的に
出力される。
【００３４】
図１に示したように、ドライバＩＣ４１の出力ピンＰＩＮ１〜ＰＩＮｉには、出力線Ｄ
Ｏ１〜ＤＯｉのいずれかが接続されている。１本の出力線ＤＯには、互いに隣接した３本
のデータ線Ｘｋ−１，Ｘｋ，Ｘｋ＋１がグループ化されて対応付けられており、１本の出
力線とグループ化されたデータ線Ｘｋ−１，Ｘｋ，Ｘｋ＋１との間には、時分割書き込み
回路４２が出力線単位で設けられている。それぞれの時分割書き込み回路４２は、グルー
プ化されたデータ線Ｘｋ−１，Ｘｋ，Ｘｋ＋１の本数に相当する３個の選択スイッチを有
しており、それぞれの選択スイッチは、制御回路５からの選択信号ＳＳ１〜ＳＳ３のいず
れかによって導通制御される。選択信号ＳＳ１〜ＳＳ３は、同一のグループ内における選
択スイッチのオン選択期間（すなわち後述する書き込み期間）を規定しており、ドライバ
ＩＣ４１からの時系列的な信号出力と同期している。このような時分割書き込み回路４２
に対する制御機能に関しては、上記の制御回路５は上記の時分割制御回路に相当する。ｉ
個の時分割書き込み回路４２は、同様の構成を有しており、かつ、すべてが同時並行的に
動作するので、以下の説明では、データ電位Ｖ１〜Ｖ３が出力される出力線ＤＯ１系のみ
に着目して説明する。
【００３５】
なお、上記基本構成例のうち、図３に示すドライバＩＣの他の基本構成例を図６に示す
。図６は、他の構成例に係るドライバＩＣ４１のブロック構成図である。同図の構成が図
３に示した構成と異なる点は、Ｄ／Ａ変換回路４１ｅの後段に切替スイッチ群４１ｄを設
けた点である。なお、単一の切替スイッチ群４１ｄは、その入力がアナログ電位であるか
ら、図３の場合とは異なり、図示したような４つのスイッチのみで構成されている。なお
、これ以外の点については、第１の実施形態と同様であるから、同一の符号を付してここ
での説明を省略する。
【００３６】
ある切替スイッチ群４１ｄには、Ｄ／Ａ変換回路４１ｅより出力された３画素分のデー
タ電位（例えば、Ｖ１〜Ｖ３）が入力される他、補正電位Ｖａｍｄも入力される。そして
、切替スイッチ群４１ｄを構成する４個のスイッチは、４つの制御信号ＣＮＴ１〜ＣＮＴ
４のいずれかによって導通制御され、オフセットしたタイミングで択一的に順次オンして
いく。これによって、水平走査期間１Ｈにおいて、補正電位Ｖａｍｄおよび３画素分のデ
ータ電位Ｖ１〜Ｖ３は、この順序（Ｖａｍｄ，Ｖ１，Ｖ２，Ｖ３の順）で時系列化され、
対応する出力ピンＰＩＮ１よりシリアルに出力される。
【００３７】
［比較例の動作］
上記のように構成された基本構成例において従来の時分割駆動に相当する比較例の動作
例を図４に示す。図４は、比較例に係る時分割駆動のタイミングチャートである。出力線
ＤＯ１に接続された最左の時分割書き込み回路４２は、出力線ＤＯ１に出力された補正電
位Ｖａｍｄを３本のデータ線Ｘ１〜Ｘ３に供給し、また、時系列的な３画素分のデータ電
位を時分割し、これにより得られた個々のデータ電位をデータ線Ｘ１〜Ｘ３のいずれかに
振り分ける。具体的には、１フィールドにおける最初の水平走査期間１Ｈでは、走査信号
ＳＥＬ１がＨレベルになって、最上の走査線Ｙ１が選択される。この水平走査期間１Ｈに
おいて、出力線ＤＯ１には、まず補正電位Ｖａｍｄが出力され、これに続いて、データ線
Ｘ１〜Ｘ３と走査線Ｙ１との各交差に対応する３画素分のデータ電位Ｖ（１，１），Ｖ（
２，１），Ｖ（３，１）が順次出力される。
【００３８】
出力線ＤＯ１に補正電位Ｖａｍｄが出力されている状態において、３つの選択信号ＳＳ
１〜ＳＳ３が同時にＨレベルになって、時分割書き込み回路４２を構成する３個のスイッ
チが同時にオンする。これにより、出力線ＤＯ１に出力された補正電位Ｖａｍｄがデータ
線Ｘ１〜Ｘ３に一斉に供給される。すなわち、データ電位Ｖ（１，１），Ｖ（２，１），
Ｖ（３，１）の供給に先立ち、補正電位Ｖａｍｄによるデータ線Ｘ１〜Ｘ３の充放電が行
われる。補正電位Ｖａｍｄは、縦クロストークの影響を低減するための電位であり、本実
施形態では一定値０[Ｖ]に設定されている。ただし、この補正電位Ｖａｍｄは、３本のデ
ータ線に対して同時ではなく適宜の順序で時系列的に供給されても構わない。
【００３９】
つぎに、出力線ＤＯ１にデータ電位Ｖ（１，１）が出力されている状態では、選択信号
ＳＳ１のみがＨレベルになって、時分割書き込み回路４２を構成するスイッチのうち、デ
ータ線Ｘ１に対応するスイッチのみがオンする。これにより、出力線ＤＯ１に出力された
データ電位Ｖ（１，１）がデータ線Ｘ１に供給され、このデータ電位Ｖ（１，１）に応じ
て、画素（１，１）に対するデータの書き込みが行われる。出力線ＤＯ１にデータ電位Ｖ
（１，１）が出力されている間は、データ線Ｘ２，Ｘ３に対応するスイッチはオフのまま
なので、データ線Ｘ２，Ｘ３上の電位は、補正電位Ｖａｍｄに維持される（正確には、電
位レベルはリークによって経時的に減少していく）。
【００４０】
続いて、出力線ＤＯ１にデータ電位Ｖ（２，１）が出力されている状態では、選択信号
ＳＳ２のみがＨレベルになって、時分割書き込み回路４２を構成するスイッチのうち、デ
ータ線Ｘ２に対応するスイッチのみがオンする。これにより、出力線ＤＯ１に出力された
データ電位Ｖ（２，１）がデータ線Ｘ２に供給され、このデータ電位Ｖ（２，１）に応じ
て、画素（２，１）に対するデータの書き込みが行われる。出力線ＤＯ１にデータ電位Ｖ
（２，１）が出力されている間は、データ線Ｘ１，Ｘ３に対応するスイッチはオフのまま
なので、データ線Ｘ１はデータ電位Ｖ（１，１）、データ線Ｘ３は補正電位Ｖａｍｄにそ
れぞれ維持される。
【００４１】
最後に、出力線ＤＯ１にデータ電位Ｖ（３，１）が出力されている状態では、選択信号
ＳＳ３のみがＨレベルになって、時分割書き込み回路４２を構成するスイッチのうち、デ
ータ線Ｘ３に対応するスイッチのみがオンする。これにより、出力線ＤＯ１に出力された
データ電位Ｖ（３，１）がデータ線Ｘ３に供給され、このデータ電位Ｖ（３，１）に応じ
て、画素（３，１）に対するデータの書き込みが行われる。出力線ＤＯ１にデータ電位Ｖ
（３，１）が出力されている間は、データ線Ｘ１，Ｘ２に対応するスイッチはオフのまま
なので、データ線Ｘ１はデータ電位Ｖ（１，１）、データ線Ｘ２はデータ電位Ｖ（２，１
）にそれぞれ維持される。
【００４２】
次の水平走査期間１Ｈでは、走査信号ＳＥＬ２がＨレベルになって、上から２番目の走
査線Ｙ２が選択される。この水平走査期間１Ｈにおいて、出力線ＤＯ1には、まず補正電
位Ｖａｍｄが出力され、これに続いて、データ線Ｘ１〜Ｘ３と走査線Ｙ２との各交差に対
応する３画素分のデータ電位Ｖ（１，２），Ｖ（２，２），Ｖ（３，２）が順次出力され
る。この水平走査期間１Ｈにおけるプロセスは、出力線ＤＯ１に出力される電位の極性が
反転している点を除けば、先の水平走査期間１Ｈと同様であり、補正電位Ｖａｍｄの一斉
供給と、時系列的なデータ電位Ｖ（１，２），Ｖ（２，２），Ｖ（３，２）の振り分けと
が行われる。これ以降についても同様であり、最下の走査線Ｙｎが選択されるまで、１Ｈ
毎に極性反転を行いながら、それぞれの画素行に対する補正電位Ｖａｍｄの供給と、これ
に続くデータ電位の振り分けとが線順次的に行われていく。なお、図４において、出力線
ＤＯ１に出力される電位の極性が１Ｈ期間ごとに反転した例で示してあるが、１フィール
ドごとに極性反転する場合や１フレームごとに極性反転する場合も同様に動作する。
【００４３】
また、出力線ＤＯ２系については、振分対象となるデータ線がＸ４〜Ｘ６になり、振分
対象となる電位がこれに応じて異なる点を除けば、上述した出力線ＤＯ１系と同一のプロ
セスが並行して行われる。この点は、出力線ＤＯｉに至るまでの各系についても同様であ
る。
【００４４】
なお、上述した実施形態では、補正電位Ｖａｍｄをデータ電位Ｖ（駆動電圧）のほぼ中
間値である０[Ｖ]に設定しているが、液晶のオフ電位（０Ｖ）とオン電位（５Ｖ或いは−
５Ｖ）の組合せや、オン電位（５Ｖ或いは−５Ｖ）や、オンとオフ電位の中間的な電位、
或いは、同時に補正電位Ｖａｍｄを印加するデータ線に印加するデータ電位のほぼ平均と
なる補正電位Ｖａｍｄであってもよく、具体的な値は、表示パネルの特性やＴＦＴの特性
に応じて適宜設定すればよい。補正電位Ｖａｍｄは、回路構成の複雑さ等を考慮すると、
表示すべき画素２の階調に依存しない電位であることが好ましいが、表示データＤの平均
値等に応じて、可変に設定することも可能である。また、所定の期間（例えば１Ｈ）毎に
、０[Ｖ]と５[Ｖ]とを交互に切り替えてもよい。この点は、後述する各実施形態において
も同様である。
【００４５】
なお、上記比較例とは異なり、所定の期間（例えば１Ｈ）毎に、時分割書き込み回路４
２を構成するスイッチの選択順序を入れ替えることにより、データ電位Ｖをデータ線Ｘ１
，Ｘ２，Ｘ３に振り分ける順序を入れ替えることもできる。これにより、それぞれの出力
線ＤＯ１〜ＤＯｉに供給されたデータ電位Ｖの供給の順序が１Ｈ毎に逆転する。また、デ
ータ電位Ｖをデータ線Ｘに振り分ける順序を１本の走査線Ｙｊが選択される期間（１Ｈ）
毎に入れ替えるのではなく、すべての走査線Ｙ１〜Ｙｎが選択される期間（１フィールド
）毎に入れ替えてもよく、また、１Ｈ毎かつ１フィールド毎に入れ替えを行うことも可能
である。
【００４６】
また、図５は、さらに別の比較例に係る時分割駆動のタイミングチャートである。この
比較例では、液晶の交流化駆動の一方式として、対向電極２２ｂに印加される電位Ｖｌｃ
ｏｍを可変に設定するコモンＡＣ駆動に関する。電位Ｖｌｃｏｍの極性は、極性指示信号
ＦＲによって規定され、１フィールド毎に反転する。補正電位Ｖａｍｄは、極性が切り替
わっても、ほぼ同じ電位レベル（０[Ｖ]）に維持される。
【００４７】
［第１実施形態］
次に、図７を参照して本発明に係る第１実施形態について説明する。本実施形態の基本
構成は上記基本構成例と同様に構成でき、また、その駆動方法についてもデータ電位の書
き込み期間を除いて上記の各比較例と同様であるので、同様の部分については説明を省略
する。
【００４８】
本実施形態では、時分割制御回路に相当する制御回路５から時分割書き込み回路４２へ
送出される選択信号ＳＳ１〜ＳＳ３を上記比較例とは異なる態様とすることにより、各デ
ータ線Ｘ１，Ｘ２，Ｘ３に対する書き込み期間Ｔｓｓ１，Ｔｓｓ２，Ｔｓｓ３を増加させ
ている。例えば、出力線ＤＯ１の出力電位がデータ線Ｘ１に書き込まれる書き込み期間Ｔ
ｓｓ１は、出力線ＤＯ１のデータ線Ｘ１に書き込むためのデータ電位Ｖ（１，１）（画素
（１，１）に書き込まれるべき電位）が出力されている出力期間ＴＶ（１，１）だけでな
く、当該出力期間ＴＶ（１，１）の開始時より前の擬似出力期間ＴＶ（０，１）内の時点
で開始され、本来の出力期間ＴＶ（１，１）にて終了するように設定される。
【００４９】
ここで、図示例では、書き込み期間Ｔｓｓ１が擬似出力期間ＴＶ（０，１）と出力期間
ＴＶ（１，１）のほぼ全体に亘るように構成されている。すなわち、書き込み期間Ｔｓｓ
１〜ＴＶ（０，１）＋ＴＶ（１，１）となるように構成されている。しかし、一般的には
、書き込み期間Ｔｓｓ１の開始時が擬似出力期間ＴＶ（０，１）の開始時以後、終了時前
であり、書き込み期間Ｔｓｓ１の終了時が出力期間ＴＶ（１，１）の開始時後、終了時以
前になるように設定されればよい。ただし、書き込み電位の精度を高めるには、書き込み
期間Ｔｓｓ１がなるべく長期に亘って本来の出力期間ＴＶ（１，１）に重なるように設定
されることが望ましい。
【００５０】
上記の状況は、他の書き込み期間Ｔｓｓ２，Ｔｓｓ３についても同様である。すなわち
、書き込み期間Ｔｓｓ２は、データ線Ｘ２に対応する出力線ＤＯ１の本来の出力期間ＴＶ
（２，１）の開始時より前の先の出力期間ＴＶ（１，１）内の或る時点で開始され、本来
の出力期間ＴＶ（２，１）内の或る時点にて終了し、書き込み期間Ｔｓｓ３は、データ線
Ｘ３に対応する出力線ＤＯ１の本来の出力期間ＴＶ（３，１）の開始時より前の先の出力
期間ＴＶ（２，１）内の或る時点で開始され、本来の出力期間ＴＶ（３，１）内の或る時
点にて終了する。
【００５１】
本実施形態では、１水平走査期間１Ｈ内における３本のデータ線Ｘ１〜Ｘ３への総書き
込み期間Ｐは、出力線ＤＯ１の擬似出力期間ＴＶ（０，１）、ＴＶ（１，１）、ＴＶ（２
，１）、ＴＶ（３，１）の合計となっている。なお、図示例の場合、ＴＶ（０，１）＝Ｔ
Ｖ（１，１）＝ＴＶ（２，１）＝ＴＶ（３，１）である。そして、この総書き込み期間Ｐ
内において、３つの書き込み期間Ｔｓｓ１，Ｔｓｓ２，Ｔｓｓ３が相互にオーバーラップ
し、その結果、それぞれの書き込み期間Ｔｓｓ１，Ｔｓｓ２，Ｔｓｓ３を上記比較例の場
合よりも長く設定できるようになっている。より具体的には、上記比較例の場合、総書き
込み期間Ｐを３分割（一般的には同一の出力線ＤＯ１からデータ電位の供給されるデータ
線の数Ｓで分割）した時間Ｐ／Ｓをそれぞれの書き込み期間に割り振ってデータ線への書
き込みを行っていたが、本実施形態の場合、総書き込み期間Ｐを４分割（一般的には（Ｓ
＋１）分割）し、この分割した時間Ｐ／（Ｓ＋１）を２つ含む書き込み期間において各デ
ータ線への書き込みを行う。
【００５２】
例えば、フル規格ＨＤＴＶ用のドライバＩＣによる倍速駆動（１２０Ｈｚ）では１水平
走査期間１Ｈが７．３μｓｅｃであり、このうちの最初の１μｓｅｃで表示データのリセ
ット（プリチャージ）、すなわち、上記補正電位Ｖａｍｄの書き込みを行い、最後の１．
５μｓｅｃでデータ線から非線形素子を介した画素電極への信号書き込みマージンを確保
している。この場合、残りの４．８μｓｅｃが上記総書き込み期間Ｐとなる。したがって
、比較例の各データ線への書き込み期間は最大１．６μｓｅｃであるのに対し、本実施形
態の書き込み期間は最大２．４μｓｅｃとなる。
【００５３】
一方、図７に示すように、データ線Ｘ１〜Ｘ３においては、書き込み期間Ｔｓｓ１，Ｔ
ｓｓ２，Ｔｓｓ３の開始時からチャージ電流が発生し、初期電位（本実施形態の場合には
補正電位Ｖａｍｄ）から本来のデータ電位Ｖ（１，１），Ｖ（２，１），Ｖ（３，１）へ
向けて所定の時定数にて電位が上昇していく。したがって、書き込み期間Ｔｓｓ１，Ｔｓ
ｓ２，Ｔｓｓ３の開始時から終了時までの全ての期間において出力線ＤＯ１の出力電位が
本来のデータ電位Ｖ（１，１），Ｖ（２，１），Ｖ（３，１）に保持されていれば、書き
込み期間Ｔｓｓ１，Ｔｓｓ２，Ｔｓｓ３が長いほど、データ線Ｘ１〜Ｘ３への書き込み精
度は高くなる。
【００５４】
本実施形態の場合、擬似出力期間ＴＶ（０，１）における出力線ＤＯ１の出力電位Ｖ（
０，１）は、次の最初の出力期間ＴＶ（１，１）における出力線ＤＯ１の出力電位である
データ電位Ｖ（１，１）と等しくなるように設定される。このため、最初の書き込み期間
Ｔｓｓ１でデータ電位Ｖ（１，１）が書き込まれるデータ線Ｘ１の書き込み精度は、書き
込み期間Ｔｓｓ１の延長により常に比較例よりも向上する。
【００５５】
また、データ線Ｘ２については、書き込み期間Ｔｓｓ２の当初は、出力線ＤＯ１の出力
電位が隣接するデータ線Ｘ１に対応するデータ電位Ｖ（１，１）であり、その後、出力線
ＤＯ１の出力電位が本来のデータ電位Ｖ（２，１）になるので、隣接するデータ線Ｘ１に
供給されたデータ電位Ｖ（１，１）がデータ線Ｘ２の初期電位（書き込み前の電位）より
も本来のデータ電位Ｖ（２，１）に近い場合には、データ線Ｘ２への書き込み精度は常に
向上するが、その逆に、隣接するデータ線Ｘ１に供給されたデータ電位Ｖ（１，１）がデ
ータ線Ｘ２の初期電位よりも本来のデータ電位Ｖ（２，１）から離れた電位であれば、本
来のデータ電位Ｖ（２，１）が供給される期間が同一であると言う条件下では書き込み精
度は向上しない。ところが、本実施形態の場合、データ線Ｘ２の初期電位は補正電位Ｖａ
ｍｄであり、１水平走査期間１Ｈ内では、補正電位Ｖａｍｄを基準としたときに先のデー
タ電位Ｖ（１，１）と本来のデータ電位Ｖ（２，１）とが同じ極性を有するので、多くの
場合、書き込み精度の向上が実現される。これらの点は、データ線Ｘ３についても同様で
ある。
【００５６】
特に、隣接する画素（１，１）、（２，１）、（３，１）が近似した階調を有する場合
には、データ電位Ｖ（１，１）、Ｖ（２，１）、Ｖ（３，１）も相互に近似した電位とな
るので、書き込み精度の向上度合が高くなる。したがって、表示面内の明度変化が少ない
場合において、或いは、色彩を構成する各色の階調差が小さい中間調の色相を有する場合
において、特に精密な階調制御を行うことができ、明度や色相の再現性が高い、高品位の
画像表示を実現できる。
【００５７】
ところで、液晶パネルの階調制御においては、液晶に加える駆動電圧を増加させていく
と、当初は徐々に液晶パネルの光透過率が変化していくが、次第に光透過率の変化が大き
くなり、やがて中間電圧付近で光透過率の変化率が最大になり、その後、再び光透過率の
変化率が減少していく。このように、駆動電圧に対する液晶パネルの光透過率の変化度合
は中間階調において最も高くなる。本実施形態では、データ線に対するデータ電位の書き
込み精度が向上するため、特に中間階調における光学状態の再現性が良好となる。
【００５８】
以上説明したように、本実施形態では、同一のパネル構造及び制御構造並びに駆動周波
数で比較した場合、データ線に対する書き込み時間の増大により書き込み精度が向上し、
階調表示の精度向上、コントラスト比の向上、表示ムラの抑制などの表示品位の向上効果
が実現される。また、同じ書き込み時間であれば、一つの出力線により時分割で書き込み
できるデータ線の数を増加させることができるため、ドライバＩＣの実装端子数の削減・
小型化、或いは、実装ピッチの増大・信頼性の向上を図ることができ、製造コストの低減
も可能になる。また、より高い解像度（精細度）の電気光学装置を構成できるようになり
、或いは、より高いフレーム周波数で駆動可能になるためフリッカ（ちらつき）の極めて
少ない高品位の表示態様が実現できる。
【００５９】
［第２実施形態］
次に、図８を参照して本発明に係る第２実施形態について説明する。本実施形態の基本
構成は上記基本構成例と同様に構成でき、また、その駆動方法についてもデータ電位の書
き込み期間を除いて上記の比較例と同様であるので、同様の部分については説明を省略す
る。さらに、駆動方法においても上記第１実施形態と同様の部分の説明は省略する。
【００６０】
本実施形態では、同一の出力線ＤＯ１における複数の書き込み期間Ｔｓｓ１，Ｔｓｓ２
，Ｔｓｓ３のうち、一の書き込み期間の終了時が他の書き込み期間の開始時と重ならない
ように構成されている。具体的には、最初の書き込み期間Ｔｓｓ１の終了時は、２番目の
書き込み期間Ｔｓｓ２の開始時と異なる時点となるように設定され、最初及び２番目の書
き込み期間Ｔｓｓ１，Ｔｓｓ２の終了時は、３番目の書き込み期間Ｔｓｓ３の開始時と異
なる時点となるように設定されている。より具体的には、書き込み期間Ｔｓｓ１の終了時
より後に書き込み期間Ｔｓｓ３の開始時が到来するように設定されている。すなわち、一
般的には、ｈ（ｈは自然数）段目の書き込み期間Ｔｓｓｈが終了した時点より後（好まし
くは既定時間だけ後）に、ｈ＋２段目の書き込み期間Ｔｓｓｎ＋２が開始されるように構
成する。
【００６１】
上記の第１実施形態においては、図７に示すように、同一の出力線ＤＯ１による複数の
書き込み期間Ｔｓｓ１，Ｔｓｓ２，Ｔｓｓ３が相互にオーバーラップしているが、最初の
書き込み期間Ｔｓｓ１の終了時と、最後の（３段目の）書き込み期間Ｔｓｓ３の開始時と
がほぼ一致するように設定されている。この場合、書き込み期間Ｔｓｓ１では、出力線Ｄ
Ｏ１からデータ線Ｘ１にデータ電位Ｖ（１，１）が書き込まれた後、書き込み期間Ｔｓｓ
１の終了時において出力線ＤＯ１とデータ線Ｘ１とが遮断されるが、この終了時が書き込
み期間Ｔｓｓ３の開始時と重なると、同時に出力線ＤＯ１とデータ線Ｘ３が接続されるの
で、スイッチングによってデータ線Ｘ１へ記録されるデータ電位Ｖ（１，１）がシフトし
てしまう恐れがある。
【００６２】
これに対して、本実施形態では、同一の出力線ＤＯ１による複数の書き込み期間のうち
の一の書き込み期間の終了時が他の書き込み期間の開始時と重ならないので、上記スイッ
チングによる影響を受けることがなくなり、その結果、データ線Ｘ１〜Ｘ３に書き込まれ
るデータ電位Ｖ（１，１）、Ｖ（２，１）、Ｖ（３，１）の変動を防止できる。したがっ
て、表示ムラや異常パターンなどが生じない良好な表示態様が実現できる。
【００６３】
［第３実施形態］
次に、図９を参照して本発明に係る第３実施形態について説明する。本実施形態の基本
構成は上記基本構成例と同様に構成でき、また、その駆動方法についてもデータ電位の書
き込み期間を除いて上記の比較例と同様であるので、同様の部分については説明を省略す
る。さらに、駆動方法においても上記第１実施形態と同様の部分の説明は省略する。
【００６４】
本実施形態では、第２実施形態と同様に、同一の出力線ＤＯ１における複数の書き込み
期間Ｔｓｓ１，Ｔｓｓ２，Ｔｓｓ３のうち、一の書き込み期間の終了時が他の書き込み期
間の開始時と重ならないように構成されているが、第２実施形態では、書き込み期間Ｔｓ
ｓ１の終了時より後に書き込み期間Ｔｓｓ３の開始時が到来するように設定されているの
に対して、本実施形態では、書き込み期間Ｔｓｓ１の終了時より前に書き込み期間Ｔｓｓ
３の開始時が到来するように設定されている。すなわち、一般的には、ｈ段目の書き込み
期間Ｔｓｓｈが終了する時点より前（好ましくは既定時間だけ前）に、ｈ＋２段目の書き
込み期間Ｔｓｓｈ＋２が開始されるように構成する。
【００６５】
この実施形態でも、上記第２実施形態と同様に、データ線Ｘ１〜Ｘ３に書き込まれるデ
ータ電位Ｖ（１，１）、Ｖ（２，１）、Ｖ（３，１）の変動を防止できるため、表示ムラ
や異常パターンなどが生じない良好な表示態様が実現できる。の効果を得ることができる
。
【００６６】
なお、上述の各実施形態では、同一の出力線ＤＯにおいて時分割書き込み回路４２によ
り３本のデータ線にデータ電位を分配し、このために３つの書き込み期間を設定した例に
ついて説明しているが、分配数及び書き込み期間の数は２以上の任意の自然数とすること
ができ、いずれの場合にも上記と同様に駆動できる。
【００６７】
また、上述の各実施形態では、書き込み期間Ｔｓｓ１，Ｔｓｓ２，Ｔｓｓ３を、出力線
ＤＯ１における本来のデータ電位Ｖ（１，１）、Ｖ（２，１）、Ｖ（３，１）の出力期間
ＴＶ（１，１）、ＴＶ（２，１）、ＴＶ（３，１）の開始時より前から開始し、本来の出
力期間に亘る連続期間として構成しているが、例えば、書き込み期間を本来の出力期間の
開始時より前から開始し、その後、一時的に中断し、さらに本来の出力期間において再開
するといった具合に設定されていても構わない。
【００６８】
さらに、上述の各実施形態では、液晶素子を用いた場合を例に説明したが、本発明はこ
れに限定されるものではなく、有機ＥＬ素子、デジタルマイクロミラーデバイス（ＤＭＤ
）、或いは、ＦＥＤ（Field Emission Display）やＳＥＤ（Surface-Conduction Electro
n-Emitter Display）等にも適用可能である。
【００６９】
そして、上述した各実施形態に係る電気光学装置は、例えば、テレビジョン装置、プロ
ジェクタ装置、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュー
タ等を含む様々な電子機器に実装可能である。これらの電子機器に上述の電気光学装置を
実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品
訴求力の向上を図ることができる。
【図面の簡単な説明】
【００７０】
【図１】電気光学装置の基本構成例を示すブロック構成図。
【図２】液晶を用いた画素の等価回路図。
【図３】ドライバＩＣのブロック構成図。
【図４】比較例における時分割駆動のタイミングチャート。
【図５】異なるドライバＩＣのブロック構成図。
【図６】異なる比較例における時分割駆動のタイミングチャート。
【図７】第１の実施形態における時分割駆動のタイミングチャート。
【図８】第２の実施形態における時分割駆動のタイミングチャート。
【図９】第３の実施形態における時分割駆動のタイミングチャート。
【符号の説明】
【００７１】
１…表示部、２…画素、３…走査線駆動回路、４…データ線駆動回路、５…制御回路、６
…フレームメモリ、４１…ドライバＩＣ、４２…時分割書き込み回路、ＤＯ１〜ＤＯｉ…
出力線、ＳＳ１〜ＳＳ３…選択信号、Ｘ１〜Ｘ３…データ線、Ｙ１，Ｙ２…走査線、Ｔｓ
ｓ１〜Ｔｓｓ３…書き込み期間、ＴＶ（１，１）〜ＴＶ（３，１）…出力期間、ＴＶ（０
，１）…擬似出力期間、Ｖ（１，１）〜Ｖ（３，１）…データ電位
【図１】
2006126232.tif 000003
【図２】
2006126232.tif 000004
【図３】
2006126232.tif 000005
【図４】
2006126232.tif 000006
【図５】
2006126232.tif 000007
【図６】
2006126232.tif 000008
【図７】
2006126232.tif 000009
【図８】
2006126232.tif 000010
【図９】
2006126232.tif 000011