(57)【要約】【課題】  映像クロックの総累積値を制御入力としながら、送信側から伝送するクロック情報を小さくすることができるクロック再生情報生成回路及びクロック再生回路を提供する。【解決手段】  送信側のクロック再生情報生成回路は、伝送クロックから基準期間パルスを作成するカウンタ１と、映像クロックを０から自然数Ｃ−１又はＩ−１までカウントするカウンタ２と、カウンタ２の値を基準期間パルス毎に保持するレジスタ３と、コントロールパルスによりＣ又はＩの値を切り替えるセレクタ４と、カウンタ２のカウント値を比較してカウンタを０に戻すクリア部５と、コントロールパルスを出力するパルス発生器６とを具える。【選択図】図１
2006254041.tif 000002
【特許請求の範囲】
【請求項１】
映像信号をサンプリングしてデジタル信号に変換し、映像信号のサンプリングクロックとは非同期の伝送路の同期クロックを用いた同期伝送路で映像を伝送する際に、受信側でＰＬＬを用いて映像クロックを再生するときに使用するクロック再生情報を生成するクロック再生情報生成回路であって、
映像伝送開始時点からの前記映像信号のサンプリングクロックの累積値から、前記同期クロックをカウントして得られる基準期間ごとに第１の自然数を少なくとも１回減算し、前記減算した残余を第２の自然数で除算したときの剰余を出力する手段を具え、
前記剰余をクロック再生情報として生成することを特徴とするクロック再生情報生成回路。
【請求項２】
映像信号をサンプリングしてデジタル信号に変換し、映像信号のサンプリングクロックとは非同期の伝送路の同期クロックを用いた同期伝送路で映像を伝送する際に、受信側でＰＬＬを用いて映像クロックを再生するクロック再生回路であって、
映像伝送開始時点からの前記映像信号のサンプリングクロックの累積値から、前記同期クロックをカウントして得られる基準期間ごとに第１の自然数を少なくとも１回減算し、前記減算した残余を第２の自然数で除算したときの剰余を受信する手段と、
その剰余から前記サンプリングクロックの周波数偏差の累積値を算出する手段と、
前記周波数偏差の累積値を、前記ＰＬＬの制御量に用いたことを特徴とするクロック再生回路。
【請求項３】
前記周波数偏差の累積値を算出する手段が
前記剰余から桁上がり及び桁下がりを判定する手段と
前記桁上がり及び桁下がりの累積回数を計数する手段とを具え、
前記桁上がり及び桁下がりの累積回数と、前記剰余とを用いて前記周波数偏差の累積値を算出することを特徴とする請求項２記載のクロック再生回路
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＨＤＴＶ方式やＳＤＴＶ方式のシステムで利用され、映像信号をサンプリングしてデジタル信号に変換し、映像信号のサンプリングクロック（以下、「映像クロック」という。）とは非同期の伝送路の同期クロック（以下、「伝送クロック」という。）を用いた同期伝送路で映像を伝送する伝送装置において、送信側では受信側で映像クロックを再生するときに使用するクロック再生情報を生成するクロック再生情報生成回路及び受信側でＰＬＬを用いて映像クロックを再生するクロック再生回路に関する。
【背景技術】
【０００２】
このような伝送装置では、映像クロックを受信側で再生する必要がある。受信側において、映像データは、ＦＩＦＯなどの映像バッファメモリを介してクロック変換されるが、送信側に入力された映像クロックの完全な再生が行われていない場合には、映像バッファがオーバーフロー又はアンダーフローし、映像の乱れが生じる。
【０００３】
したがって、映像クロックを再生するための情報（以下、「クロック再生情報」という。）を映像とともに受信側に送信する必要があるが、伝送路のビットレートの制約からクロック再生情報をできるだけ小さくするのが好ましい。一方、出力する映像信号におけるジッタが規格を満足する必要があるので、クロック再生情報の精度を所定の値以上にする必要がある。
【０００４】
クロック再生情報は、一般に、ＰＬＬのサンプリング期間（以下、「基準期間」という。）におけるクロック数そのもの、すなわち、その期間に連続して動作するカウンタの値である。これは、基準期間が短ければ値としては小さいものの送る回数が多くなり、基準期間が長ければ送る回数が少なくなるが値が大きくなる。
【０００５】
ＰＬＬは、クロック再生情報を制御の目標値として入力（以下、「制御入力」という。）し、それに相対するフイードバック量との差分を制御偏差（以下、「制御量」という。）として、制御量が０になるように出力を変化させ、入力された目標値と一致する出力として、再生された映像クロックを得るものである。
【０００６】
映像クロックを受信側で再生する際の入力量をデジタルで扱うＰＬＬにおいては、通常、一基準期間に存在するクロック数（以下、「デルタ値」という。）のみを制御入力としている（例えば、特許文献１参照）。デルタ値をクロック再生情報とした場合、伝送するビット数を減少するに際し、入力映像クロックの周波数偏差が限定されているために上位ビットが変化しないので、例えば、本来のデルタ値のうちの下位数ビットのみを伝送し、受信側で既知の上位ビットを付け加えればデルタ値を再生することができる。
【特許文献１】特許２５９４６６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、映像クロックを受信側で再生する際のＰＬＬの制御入力をデルタ値とする場合、再生されるクロックの低域のジッタを抑制するためにＰＬＬの応答を遅くすると、映像バッファのデータ占有量が変動し、長期間には映像バッファのオーバーフロー又はアンダーフローにより映像の乱れが生じる不都合がある。この不都合を解決するには、ＰＬＬの制御入力をデルタ値ではなく、映像が流れ始めてからのクロックの総数（以下、「総累積値」という。）とすればよいが、基準期間ごとにほぼ一定の範囲の値を示すデルタ値と違い、総累積値は時間経過とともに値が大きくなるので、クロック再生情報として伝送するにも、ＰＬＬの回路を構成するにも、扱いにくい。
【０００８】
本発明の目的は、映像クロックの総累積値をＰＬＬの制御入力としながら、送信側から伝送するクロック再生情報を小さくすることができるクロック再生情報生成回路及びクロック再生回路を提供することである。
【課題を解決するための手段】
【０００９】
本発明によるクロック再生情報生成回路は、
映像信号をサンプリングしてデジタル信号に変換し、映像信号のサンプリングクロックとは非同期の伝送路の同期クロックを用いた同期伝送路で映像を伝送する際に、受信側でPLLを用いて映像クロックを再生するときに使用するクロック再生情報を生成するクロック再生情報生成回路であって、
映像伝送開始時点からの前記映像信号のサンプリングクロックの累積値から、前記同期クロックをカウントして得られる基準期間ごとに第1の自然数を少なくても１回減算し、前記減算した残余を第２の自然数で除算したときの剰余を出力する手段を具え、
前記剰余をクロック再生情報として生成することを特徴とする。
【００１０】
本発明によるクロック再生回路は、
映像信号をサンプリングしてデジタル信号に変換し、映像信号のサンプリングクロックとは非同期の伝送路の同期クロックを用いた同期伝送路で映像を伝送する際に、受信側でＰＬＬを用いて映像クロックを再生するクロック再生回路であって、
映像伝送開始時点からの前記映像信号のサンプリングクロックの累積値から、前記同期クロックをカウントして得られる基準期間ごとに第１の自然数を少なくても１回減算し、前記減算した残余を第２の自然数で除算したときの剰余を受信する手段と、
その剰余から前記サンプリングクロックの周波数偏差の累積値を算出する手段と、
前記周波数偏差の累積値を、前記PLLの制御量に用いたことを特徴とする。
【発明の効果】
【００１１】
映像データは、連続データであり、途切れることはない。映像が送信側に入力され、受信側から出力されるまでの間の全てを一つの大きな映像バッファとして見た場合、一度映像が流れ始めると、映像バッファでは常に書込みと読出しが行われる。
【００１２】
ある時点での映像バッファのデータ占有量は、映像が流れ始めてからその時点までの「総書込み量」から「総読出し量」を減算したものとなる。したがって、バッファがオーバーフロー又はアンダーフローしない（すなわち、映像が乱れない）ようにする制御とは、「総書込み量」から「総読出し量」を減算したものが一定となるようにすることである。
【００１３】
このことは、映像クロックを再生するＰＬＬとして見れば、「映像が流れ始めてからの映像クロックの総数」から「映像が流れ始めてからのPLLの発振器クロックの総数」を減算したものを制御量（制御入力とフイードバック量の差分）とすることに他ならない。このことから、映像クロックを再生するＰＬＬは、映像クロックの総累積値を制御入力とするのが好ましい。
【００１４】
上記特許文献１に記載された回路では、デルタ値をクロック再生情報としているので、総累積値を伝送することができない。また、デルタ値を受信側で累積して総累積値を求めようとする場合、一度でもクロック再生情報の伝送を失敗すると、それ以降は総累積値の正確な再現ができなくなり、伝送の失敗が生じる度に誤差が蓄積される。
【００１５】
ＰＬＬの制御入力をクロックの総累積値とする場合、例えば、ＭＰＥＧにおけるＰＣＲはクロックの総累積値そのものであるが、データ量が比較的大きく（４２ビット）、カウンタが一周して零に戻ったときの更なる処理が必要となる。
【００１６】
さらに、ＰＬＬでロックさせるクロックの周波数を高くすると、そのクロックの総累積値をカウントするカウンタの桁数も動作速度も上がるので、クロック再生情報のビット数が更に増加し、カウンタ回路の実現が困難になる。
【００１７】
本発明によれば、映像の伝送開始時点からの映像信号のサンプリングクロックの累積値と等価となる、第１の自然数で減算し、かつ、第２の自然数で除算したときの剰余から得られる周波数偏差の累積値を、ＰＬＬの制御入力に用いるので、再生されるクロックの低域のジッタを抑制するためにＰＬＬの応答を遅くしても映像バッファのデータ占有量が変動せず、その結果、映像が乱れることのない映像クロック再生が実現できる。
【００１８】
また、総累積値を直接伝送する代わりに、総累積値を第１の自然数で減算し、かつ、第２の自然数で除算したときの剰余を用いることによって、クロック再生情報を少ないビット数で構成することができるので、伝送のオーバーヘッドを低減することができる。
【００１９】
また、クロック再生情報を伝送しない場合でも、周波数偏差の累積値をＰＬＬの制御入力に用いているため扱うビット数が小さいので、クロック周波数を高くしても、カウンタの実現が可能になり、高い周波数のクロックを同期させるＰＬＬを実現することができる。
【００２０】
さらに、第１の自然数及び第１の自然数とは異なる第２の自然数の２種類の自然数を、映像信号のサンプリングクロック（映像クロック）と伝送路の同期クロック（伝送クロック）との周波数偏差に応じて設定することによって、映像クロックを再生するための情報（クロック再生情報）の値の変化量を小さくすることができ、その結果、伝送エラーによる情報の欠落があったとしても、受信側で欠落した値の推定が容易にできるため、ＰＬＬ回路への伝送エラーによる影響が小さくなる。
【００２１】
周波数偏差の累積値を得るためには、クロック再生情報の他に、後で説明する桁上がり・桁下がりの情報を別途伝送する必要がある。好適には、受信側に前記剰余から桁上がり及び桁下がりを判定する手段を具えることで、桁上がり及び桁下がり情報を伝送する必要がない。また、前記桁上がり及び桁下がりの累積回数を計数する手段を具え、周波数偏差の累積値を算出する際に桁上がり・桁下がり成分と伝送される剰余の成分とに分けて計算することによって、大きなビット数のカウンタを必要としないので、少ないビット数で回路を構成することができ、クロック再生情報を伝送しない場合でも、回路規模を小さくすることができる。
【発明を実施するための最良の形態】
【００２２】
本発明によるクロック再生情報生成回路及びクロック再生回路の実施の形態を、図面を参照して詳細に説明する。
図１は、クロック再生情報生成回路を含む伝送装置の送信側の構成を示す図である。なお、この伝送装置には、例えばHDTV方式やSDTV方式のシステムで利用され、後で説明するように、本発明によるクロック再生回路を受信側に具える。
【００２３】
送信側は、カウンタ１，２と、レジスタ３と、セレクタ４と、クリア部５と、パルス発生器６と、多重化器７と、出力端子８とを具える。カウンタ１は、伝送クロックにより動作し、基準期間に１度ずつ等間隔のパルス（以下、「基準期間パルス」という。）を発生する。カウンタ２は、映像クロックにより連続して動作し、セレクタ４によって決まる数をカウントする。
【００２４】
レジスタ３は、カウンタ１によって生成された基準期間パルスによりカウンタ２の値を保持し、レジスタ３によって保持された値は、クロック再生情報となる。セレクタ４は、第１の自然数（Ｃとする。）と第２の自然数（Ｉとする。）のうちのいずれか一方を選択し、クリア部５は、カウンタ２の出力がＩ又はＣと等しくなったときにカウンタ２の値を０に戻す。すなわち、カウンタ２の取り得る値は、Ｉ個又はＣ個に切り替えられることができる。パルス発生器６は、カウンタ１によって生成された基準期間パルスを入力し、それを基に次に基準期間パルスが到達するまでの間に、セレクタ４で切り替える値をＣとしたい回数と同数のコントロールパルスを発生し、セレクタ４に付与する。多重化器７は、クロック再生情報と映像データを多重化する。出力端子８は、多重化されたデータを伝送路に出力する。
【００２５】
セレクタ４は、通常、カウンタ２が０からＩ−１までカウントするように選択するが、パルス発生器６からのコントロールパルスを１個付与される度に１度だけ、カウンタ２が０からＣ−１までカウントするように切り替える。
【００２６】
図２は、本発明によるクロック再生回路を含む伝送装置の受信側の構成を示す図である。受信側は、カウンタ１１，１２と、レジスタ１３と、セレクタ１４と、クリア部１５と、パルス発生器１６と、入力端子１７と、分離器１８と、レジスタ１９と、初期レジスタ２０と、桁上がり・桁下がり判定器２１，２２と、アップダウンカウンタ２３と、乗算器２４と、加算器２５と、ＰＬＬ積分器２６と、Ｄ／Ａコンバータ２７と、電圧制御水晶発振器（ＶＣＯＸ）２８とを具える。
【００２７】
入力端子１７には、伝送路からの信号が入力される。分離器１８は、図１の多重化器７とは逆の動作を行うものであり、映像データとクロック再生情報とを分離する。レジスタ１９は、伝送されたクロック再生情報を一時蓄積する。初期値レジスタ２０は、最初にＰＬＬの制御に使用するクロック再生情報を保持する。
【００２８】
カウンタ１１は、図１のカウンタ１と同一構成を有し、受信側の基準期間パルスを生成する。カウンタ１２は、図１のカウンタ２と同一構成を有し、初期値レジスタ２０に保持されたクロック再生情報が初期値として与えられ、ＶＣＸＯ２８の出力クロックによって動作する。レジスタ１３は、図１のレジスタ３と同一構成を有し、カウンタ１１が生成する基準期間パルスによりカウンタ１２の値を保持する。セレクタ１４、クリア部１５及びパルス発生器１６はそれぞれ、図１のセレクタ４、クリア部５及びパルス発生器６と同一構成を有し及び同一動作を行う。
【００２９】
桁上がり・桁下がり判定器２１は、レジスタ１９の値から桁上がり又は桁下がりが発生したか否かを判定し、桁上がり・桁下がり判定器２２は、レジスタ１３の値から桁上がり又は桁下がりが発生したか否かを判定する。なお、桁上がり・桁下がりについては、後に詳細に説明する。アップダウンカウンタ２３は、桁上がり・桁下がり判定器２１，２２の桁上がり又は桁下がりの回数に応じて値を増減する。
【００３０】
乗算器２４は、アップダウンカウンタ２３からの出力をＩ倍（Ｉ倍する理由は後に説明する。）する。加算器２５は、レジスタ１９の値とレジスタ１３の値との差分値を乗算器２４の出力に加算する。加算器２５の出力は、ＰＬＬ積分器２６の入力となり、ＰＬＬ積分器２６を通過した後、Ｄ／Ａコンバータ２７でアナログ化された電圧によりＶＣＸＯ２８を制御する。
【００３１】
図３は、図１のパルス発生器６及び図２のパルス発生器１６の構成を示す図である。これは、入力端子３１と、カウンタ３２，３３と、比較器３４と、出力端子３５とを有する。
【００３２】
カウンタ３２は、入力端子３１から入力された基準期間パルスによってカウントを開始し、図１のカウンタ２又は図２のカウンタ１２がＣをカウントし終わるため必要な間隔で、パルスを繰り返し出力するカウンタである。カウンタ３３は、コントロールパルスのパルス数を計数するカウンタである。比較器３４は、カウンタ３３のカウント値とカウンタ２又はカウンタ１２にＣをカウントさせる回数とを比較し、これらが一致したときにはカウンタ３２及びカウンタ３３に対してリセットパルスを出力する。リセットパルスにより、カウンタ３２及びカウンタ３３は、カウント値を０に戻すとともに動作を停止する。出力端子３５は、カウンタ２又はカウンタ１２にＣをカウントさせる回数と等しい数のカウンタ３２の出力パルスをコントロールパルスとして出力する。
【００３３】
ここで、先ず、Ｉ＝Ｃの場合についての動作を説明する。図１のセレクタ４又は図２のセレクタ１４は、Ｉ＝Ｃの場合にはどちらを選択していても変化はない。
【００３４】
例として、映像クロックをＳＤＴＶ方式のシステムにおいて一般的である２７０ＭＨｚとし、伝送クロックにより生成される基準期間を１／８ｋＨｚ＝１２５μｓとした場合についての動作を説明する。先ず、送信側のクロック再生情報の生成について説明すると、カウンタ２は、２７０ＭＨｚで常にカウントアップし、取り得る値がＩ（＝Ｃ）個である。基準期間パルスが示すタイミングでのカウンタ２の値すなわちクロック再生情報は、１／８ｋＨｚの基準期間の累積を２７０ＭＨｚのクロックの個数で表し、それをＩで除算したときの剰余（ｒとする。）と見ることができる。すなわち、１／８ｋＨｚの１期間１２５μｓを２７０ＭＨｚでカウントすれば、２７０００００００÷８０００＝３３７５０個のクロックとなり、Ｉ＝１０と設定すれば、３３７５０÷１０＝３３７５となって割り切れ、剰余ｒ＝０となる。クロック再生情報は、基準期間ごとに更新されて伝送されるが、この場合、映像を伝送する期間がどれだけ長くても、クロック再生情報（剰余ｒ）の値は毎回０となる。
【００３５】
一般に、定常状態において、映像クロックの２７０ＭＨｚと基準期間１／８ｋＨｚを作る基となる伝送クロックのいずれか一方又は両方に周波数の偏差〈僅かなズレ〉があるため、剰余ｒは０とならず、Ｉ−１を最大値として、値が更新されるごとに一定の速度（変化量）で増加又は減少する。
【００３６】
このことを、基準時間ごとにサンプルされるクロック総累積値の数列で表現する。一つ目のクロック再生情報をｒ１とし、二つ目のクロック再生情報をｒ２とし、{ｒ１，ｒ２，．．．}のように表す。今、伝送クロックを基準とすると、映像クロック２７０ＭＨｚが伝送クロックに同期している場合、基準期間ごとに示される総累算値は、
{２７０００００００÷８０００＝３３７５０，２７０００００００÷８０００×２＝３３７５０×２，２７０００００００÷８０００×３＝３３７５０×３，．．．}
＝{３３７５０，６７５００，１０１２５０}・・・（１）
となり、それに対して、基準期間ごとに計算される剰余ｒは、
{３３７５０÷１０＝３３７５剰余０，３３７５０×２÷１０＝３３７５×２剰余０，３３７５０×３÷１０＝３３７５×３剰余０，．．．}
＝{０，０，０，・・・}・・・（２）
となる。
【００３７】
伝送クロックと映像クロックが同期していない場合、映像クロックが偏差を持ち２７０００８０００Ｈｚであるとすると、基準期間ごとに示される総累積値は、
{２７０００８０００÷８０００＝３３７５１，２７０００８０００÷８０００×２＝３３７５１×２，２７０００８０００÷８０００×３＝３３７５１×３，．．．}
＝{３３７５１，６７５０２，１０１２５３}・・・（３）
であり、基準期間ごとに計算される剰余ｒは、
{３３７５１÷１０＝３３７５剰余１，３３７５１×２÷１０＝３３７５×２剰余２，３３７５１×３÷１０＝３３７５×３剰余３，．．．}
＝{１，２，３，・・・}・・・（４）
となる。すなわち、映像クロックの周波数偏差によって発生した総累積値の変化量は、数列（３）から数列（１）を減算したものであり、これは、数列（４）と（厳密にはＩ−１項までは）一致する。
【００３８】
ＰＬＬは、「映像クロックの総累積値からＰＬＬが持つ発振器（ＶＣＸＯ２８）クロックの総累積値を減算したものを制御量とする」が、これら両者に共通して含まれる数列（１）の結果の分は、差を取ることによって０となるために、「映像クロックの周波数偏差によって生じるクロック数の増加分（又は減少分）の総累積値から発振器クロックの周波数偏差によって生じるクロック数の増加分（又は減少分）の総累積値を減算したものを制御量とする」と等価である。すなわち、剰余ｒのみを総累積値として伝送すればよいこととなる。
【００３９】
しかしながら、数列（３）から数列（１）を減算したものが{・・・，８，９，１０，１１，・・・}と増加し続けるのに対して、数列（４）は{・・・，８，９，０，１，・・・}のように最大値Ｉ−１を境にして０に戻る。このことは、Ｉ進数の桁上がりが発生した（１０進数であれば、十の位が１増えたことを表す。以下、「桁上がり」という。同様に、桁下がりとは、１０進数であれば、十の位が１減ったことを表す。）ということである。したがって、総累積値を得るには、桁上がり及び桁下がりの情報を伝送し又は受信側で桁上がり・桁下がりを検出する必要がある。
【００４０】
受信側での桁上がり・桁下がりの検出は、次のように行うことができる。
剰余ｒの前回の値と今回の値の差（以下、「一度の変化量」という。）が比較的小さい場合、剰余ｒの一度の変化量が一定量以上急速に変化すると、桁上がり・桁下がりが発生したと判定できる。すなわち、前回の剰余ｒから今回の剰余ｒを減算したものが桁上がり・桁下がり判定のしきい値（Ｓとする。ＳはＩより小さい自然数となる。）以上である場合には桁上がりであり、今回の剰余ｒから前回の剰余ｒを減算したものがしきい値Ｓ以上である場合には桁下がりである。このような桁上がり・桁下がりの判定を、受信側の桁上がり・桁下がり判定器２１，２２で行う。
【００４１】
また、総累積値を扱うため、桁上がり・桁下がりの発生した回数を累積する必要がある。この累積値にＩを乗算したものと、最新の剰余ｒのみを加算すれば、「映像クロックの周波数偏差の総累積値」（又は「発振器クロックの周波数偏差の総累積値」）が算出できる。
【００４２】
剰余ｒは±１の計測誤差を伴うが、桁上がり・桁下がりの発生回数は、桁上がり・桁下がりの判定を誤らない限り誤差を含まず、求められる周波数偏差の総累積値には、常に±１の誤差しか含まないことになる。
【００４３】
図４は、図２の桁上がり・桁下がり判定器２１，２２の構成を示す図である。桁上がり・桁下がり判定器２１，２２は、レジスタ４１，４２と、減算器４３と、比較器４４，４５，４６と、ＡＮＤゲート４７，４８とを有する。
【００４４】
レジスタ４１は、今回のクロック再生情報を保持するレジスタであり、レジスタ４２は、前回のクロック再生情報を保持するレジスタである。減算器４３は、レジスタ４１の値とレジスタ４２の値のうち、値が大きい方から値が小さい方を減算する。その減算結果がしきい値Ｓより大きい場合、比較器４４は、桁上がり・桁下がりが生じたことを示す。前回大きかった値がしきい値Ｓを超えて急速に減少した場合、桁上がりが生じたと判断でき、前回小さかった値がしきい値Ｓを超えて急速に増加した場合、桁下がりが生じたと判断できる。
【００４５】
数列（３）に対して、映像クロックの偏差が２倍に増えて２７０００１６０００Ｈｚになったとすると、基準期間ごとに示される総累積値は、
{２７００１６０００÷８０００＝３３７５２，２７００１６０００÷８０００×３＝３３７５２×２，２７００１６０００÷８０００×３＝３３７５２×３，．．．}
＝{３３７５２，６７５０４，１０１２５６}・・・（５）
であり、基準期間ごとに計算される剰余ｒは、
{３３７５２÷１０＝３３７５剰余２，３３７５２×２÷１０＝３３７５×２剰余４，３３７５２×３÷１０＝３３７５×３剰余６，．．．}
＝{２，４，６，・・・}・・・（６）
となり、数列（４）に対して剰余ｒが増加する速度が高くなる。（すなわち、一度の変化量が大きくなる。）。
【００４６】
さらに、偏差が増大した映像クロックが２７００４００００Ｈｚとなると、剰余ｒが{０，５，０，５，・・・}のように変化し、桁上がり・桁下がりが発生したか否かの区別が不可能になる。したがって、映像クロックと伝送クロックの最大偏差によって決定される剰余ｒの一度の変化量がＩ／２未満となるようにＩの値を選択する必要があり、しきい値ＳはＩ／２となる。
【００４７】
Ｉ＝１０の場合、Ｉ／２未満の最大の自然数は４であるが、剰余ｒに±１の計測誤差があるので、レジスタ４１，４２がそれぞれ±１の誤差を有するために、許容される剰余ｒの一度の変化量が２であり、（３３７５０＋２）×８０００＝２７００１６０００Ｈｚとなるから、偏差が約±５９ｐｐｍ以内であれば、桁上がり・桁下がり判定を正しく判定できることになる。このときの剰余ｒの最大値がＩ−１＝９であるので、クロック再生情報として伝送するのに必要なビット数は４ビットである。
【００４８】
上記例のように映像クロックが２７０ＭＨｚであるとともに伝送クロックによって作られる基準期間が１／８ｋＨｚである関係においては、数列（２）に示すように映像クロックと基準期間が割り切れる関係にあるが、映像クロックと基準期間が割り切れない関係にある場合は、割り切れない剰余がクロック再生情報の一度の変化量として加算され、周波数偏差が増加した場合と同様に考えて、剰余ｒの一度の変化量の最大値がＩ／２未満となるようにＩを選択する。すなわち、映像クロックと基準期間の周波数の関係、映像クロックと伝送クロックの周波数偏差の組合せによっては、剰余ｒの一度の変化量が増えるためにクロック再生情報のビット数を増やす必要がある。
【００４９】
次に、Ｉ＝Ｃの場合の受信側の動作を説明する。ＰＬＬのＶＣＸＯ２８のクロックに対しても、送信側と同様に剰余ｒを用いて周波数偏差の総累積値を求める。カウンタ１１によって、送信側と同一の伝送クロックから受信側での基準期間パルスを生成する。
【００５０】
カウンタ１２で剰余ｒをカウントし、基準期間パルスにより値をレジスタ１３に保持する。この際、送られてきたクロック再生情報のうちのＰＬＬの制御を開始するときに使用する最初のクロック再生情報の値を保持したレジスタ２０によって、カウンタ１２の動作開始時の初期値を与え、受信側のカウンタ１１で生成する基準期間パルスが到来するとカウントを開始する。これによって、受信側のカウンタ１１で生成される基準期間パルスが到来したときのカウンタ１２の値が、送信側のカウンタ１で生成される基準期間パルスが到来したときのカウンタ２の値（使用する最初のクロック再生情報）と一致する。ＰＬＬの最初の制御量は必ず０となるので、使用する最初のクロック再生情報の値にもかかわらず、ＰＬＬは動作を開始することができる。
【００５１】
また、送信側と受信側の二つの基準期間パルスの位相は必ずしも一致しないが、送信側の基準期間パルスから受信側の基準期間パルスまでの遅延は、クロック再生情報の伝送の固定遅延とみなすことができる。この遅延の量によって、使用する最初のクロック再生情報の値やカウンタ１２の初期値が変化することはないので，ＰＬＬの制御量は変わらない。単に受信側の基準期間パルスによってＰＬＬが動作を開始できる時点が、１基準期間以内すなわちＰＬＬの１サンプリング以内で遅延するだけであり、ＰＬＬの動作上の問題とはならない。
【００５２】
ＰＬＬは、伝送クロックを基準とした「映像クロックの周波数偏差の総累積値」と「発振器クロックの周波数偏差の総累積値」との差を制御量とするが、「映像クロックの周波数偏差の総累積値」は、レジスタ１３で示される剰余ｒ（すなわち、１０進数での一の位）と桁上がり・桁下がり判定器２１による桁上がり・桁下がり累積回数（すなわち、１０進数での十以上の位）の二つの要素の和であり、「発振器クロックの周波数偏差の総累積値」も同様にして二つの要素に分けられるので、「映像クロックの周波数偏差の桁上がり・桁下がりの累積回数」から「発振器クロックの周波数偏差の桁上がり・桁下がりの累積回数」を減算したものを先に計算してもよく、これをアップダウンカウンタ２３で行っている。すなわち、クロック再生情報の桁上がり・桁下がり判定の結果と、レジスタ１３の値による桁上がり・桁下がり判定の結果から、桁上がり・桁下がり回数の累積差分値をアップダウンカウンタ２３に保持する。なお、アップダウンカウンタ２３の増分方法を、以下の表1に示す。
【００５３】
【表１】
2006254041.tif 000003
【００５４】
表１における「伝送されたクロック再生情報」とは、レジスタ１９の値であり、その「桁上がり」、「桁下がり」及び「桁変化なし」とは、桁上がり・桁下がり判定器２１の結果である。同様に、「ＶＣＸＯクロックでの剰余ｒ」とは、レジスタ１３の値であり、その「桁上がり」「桁下がり」及び「桁変化なし」とは、桁上がり・桁下がり判定器２２の結果である。
【００５５】
ＰＬＬがロックした定常状態では、アップダウンカウンタ２３は、常に０近辺の値をとり、総累積値を扱っているものの、実際には、累積値をカウントするための大きなビット数のカウンタを一つも必要としない。アップダウンカウンタ２３の値は、Ｉ進数のＩ位以上を表すので、Ｉ倍し、レジスタ１９で示される剰余ｒからレジスタ１３で示される剰余ｒを減算したものとともに加算器２５で加算される。
【００５６】
次に、Ｉ≠Ｃの場合について説明する。既に説明したように映像クロックが２７０００８０００Ｈｚの場合、Ｉ＝Ｃ＝１０としたときの剰余ｒの変化は、数列（４）で示したように{１，２，３，・・・}のようになるが、ここで、Ｃ＝１１，Ｉ＝１０とし、一基準期間の３３７５１クロックに対して１回だけ０からＣ−１までをカウントし、それ以外はすべてＩ−１までをカウントするものとすれば、レジスタ３（図１）の値ｒは、基準期間の累積を表すクロック数から基準期間ごとにＣを減算しそれをＩで除算したときの剰余と見ることができる。したがって、（３３７５１−１１）÷１０＝３３７４剰余０となって割り切れるので、レジスタ３の値ｒを常に０とすることができる。同様に、映像クロックが２７００１６０００Ｈｚの場合、Ｉ＝Ｃ＝１０としたときの剰余ｒの変化は{２，４，６，・・・}のようになるが、Ｃ＝１１，Ｉ＝１０とし、一基準期間の３３７５２クロックに対して２回だけ０からＣ−１までをカウントしそれ以外は全てＩ−１までをカウントするものとすれば、（３３７５２−１１×２）÷１０＝３３７３剰余０となって割り切れるので、レジスタ３の値ｒは常に０とすることができる。又は、Ｃ＝１２として一基準期間に１回だけ０からＣ−１までをカウントしても、（３３７５２−１２）÷１０＝３３７４剰余０となって、同じ結果となる。つまり、クロック再生情報生成回路は、基準期間の累積を表すクロック敷から基準期間ごとに自然数Ｃを少なくとも１回減算し、それを自然数Ｉで除算したときの剰余を求める回路であり、自然数Ｃの値とＣを減算する回数及び自然数Ｉの値は、求められる剰余ｒの一度の変化量が最小となるように設定されるものである。クロック再生情報は、Ｉで除算したときの剰余として伝送される。
【００５７】
図５において、カウンタ２（図１）が０から取り得る最大値まで一通りカウントしたことをボックスで表現し、カウントしたクロック数をボックスの中に表示する。例えば、カウンタ２（図１）が０から１５（Ｉ＝１６又はＣ＝１６のとき）までをカウントしたことを、１６と表記された四角で表している。
【００５８】
図５に示すように基準期間パルスの位置を基準にして見ると、レジスタ３（図１）の値は、基準を跨ぐボックスのみに注目したときの基準に対するボックスの位置であり、基準を跨ぐボックスが隣のボックスに移ったときに桁上がり・桁下がりが生じたことになる。ここで、基準を跨ぐボックスが必ずＩのボックスだとすると、周波数偏差によって発生するクロック数の総累積値を得るためのクロック再生情報ｘは、Ｉのボックスにおけるカウント値を基準期間パルスで保持した値とすることができる。その理由は、ｘの値の増減が基準を超えたクロック数を示しており、基準を超えたクロック数の累積が周波数偏差によって発生するクロック数の総累積値に他ならないからである。ｘは、基準を超えたクロックの総累積値をＩ進数で表した時の、一の位を示す。すなわち、基準期間パルスに対するＩのボックスの位置（クロック再生情報）及び基準を超えたＩのボックスの累積個数（桁上がり・桁下がりの累積回数）がわかれば、周波数偏差によって発生するクロック数の総累積値が算出できる。
【００５９】
したがって、基準を跨がない位置に挿入されるＣのボックスのサイズ（Ｃの値）又はＣのボックスが一基準期間に挿入される個数は、基準を跨ぐＩのボックスの位置ができるだけずれないように（すなわち、ｘの一度の変化量が小さくなるように）設定されればよい。
【００６０】
実際に基準を跨ぐボックスが必ずＩのボックスになるようにするには、Ｃのボックスが基準を跨ぐボックスとならないような位置に挿入され、それ以外は全てＩのボックスであればよい。パルス発生器６によってＣのボックスの挿入の個数とタイミングをコントロールするが、パルス発生器６に基準期間パルスを入力し、基準期間パルスに同期した定遅延のパルスを出力するものとすれば、Ｃのボックスが基準を跨ぐボックスとならないようにすることは、容易である。
【００６１】
上記例と同様に、映像クロックを２７０ＭＨｚとし、伝送クロックにより生成される基準期間を１／８ｋＨｚ＝１２５μｓとした場合についての動作を説明する。先ず、送信側でのクロック再生情報の生成について説明すると、パルス発生器６は、カウンタ１が出力する基準期間パルスを入力し、次に基準期間パルスが到達するまでの間の位置（Ｃのボックスが基準期間パルスを跨がない位置）で、Ｃのボックスを挿入する所定の個数のパルスを発生させる。セレクタ４は、パルス発生器のパルスが到達する度にＣをセレクトし、カウンタ２が０からＣ−１をカウントする。Ｃのボックスが挿入される位置は、基準期間パルスを跨がない位置であるから、基準期間パルスを跨ぐ位置のボックスはＩのボックスである。
【００６２】
Ｃの値をＩ±αと設定するものとすると、一基準期間における映像クロックと伝送クロックの周波数の関係及び各周波数偏差に応じて生じる増加分（又は減少分）を１の単位で設定できるαによって補正することができるので、クロック再生情報の一度の変化量は０．５以下に抑えられる。映像クロックと伝送クロックの周波数の関係及び各周波数偏差に応じたＣとＩの値とＣの挿入回数を選択し、クロック再生情報の一度の変化量が０．５以下となるように設定することで、クロック再生情報のビット数を増やす必要がなく、また、伝送エラーによりクロック再生情報を受信できなかった場合でも値の推測が容易となる（値の一度の変化量を０か１に限定して推測しても大きな誤差とならない）。
【００６３】
Ｃの値とＣのボックスの挿入回数の設定により、クロック再生情報の一度の変化量が０．５以下に抑えられることを説明する。
今、伝送クロックを基準として、映像クロックが偏差を持ち２７０００８０００Ｈｚだとすると、基準期間ごとに示される総累積値は、上記数列（３）より、
{３３７５１，６７５０２，１０１２５３，・・・}
であり、Ｉ＝Ｃ＝１０としたときには、基準期間ごとに計算される剰余ｒは、前述の数列（４）より
{１，２，３，・・・}
であるが、ここで、Ｃ＝１１，Ｉ＝１０とし、Ｃのボックスを挿入する個数を１とすると、クロック再生情報は、一基準期間ごとに１１を一つ減じたものを１０で除算するときの剰余であるから、
{（３３７５１−１１）÷１０＝３３７４剰余０，（３３７５１−１１）×２÷１０＝３３７４×２剰余０，（３３７５１−１１）×３÷１０＝３３７４×３剰余０，・・・}
＝{０，０，０，・・・}・・・（１０）
となる。
【００６４】
同様に、映像クロックの偏差が２倍に増え２７００１６０００Ｈｚであるとすると、基準期間ごとに示される総累積値は、数列（５）から
{３３７５２，６７５０４，１０１２５６，・・・}
であり、Ｉ＝Ｃ＝１０としたときには、基準期間ごとに計算される剰余ｒは、数列（６）から
{２，４，６，・・・}
となるが、Ｃ＝１２，Ｉ＝１０とすれば、
{（３３７５２−１２）÷１０＝３３７４剰余０，（３３７５２−１２）×２÷１０＝３３７４×２剰余０，（３３７５２−１２）×３÷１０＝３３７４×３剰余０，・・・}
＝{０，０，０，・・・}・・・（１１）
となる。又は、Ｃ＝１１，Ｉ＝１０とし、Ｃのボックスを挿入する個数を２とすると、
{（３３７５２−（１１×２））÷１０＝３３７３剰余０，（３３７５２−（１１×２））×２÷１０＝３３７３×２剰余０，（３３７５２−（１１−２））×３÷１０＝３３７３×３剰余０，・・・}
＝{０，０，０，・・・}・・・（１２）
となる。
【００６５】
すなわち、伝送クロックを基準として、映像クロックの持つ偏差が８０００Ｈｚ（基準期間の周波数）増えるごとにＣによる調整量を１増やせばクロック再生情報は０となる。このことから、映像クロックの持つ偏差が８０００Ｈｚ，１６０００Ｈｚ，・・・の中間である４０００Ｈｚ，１２０００Ｈｚ，・・・のとき、クロック再生情報の一度の変化量が最大となる。例えば、映像クロックが２７００１２０００Ｈｚだとすると、基準期間ごとに示される総累積値は
{２７００１２０００÷８０００＝３３７５１．５，２７００１２０００÷８０００×２＝３３７５１．５×２，２７００１２０００÷８０００×３＝３３７５１．５×３，・・・}
＝{３３７５１．５，６７５０３，１０１２５４．５，・・・}・・・（１３）
であり、Ｃ＝１１，Ｉ＝１０とし、Ｃのボックスを挿入する個数を１とすると、基準期間ごとに計算されるクロック再生情報は、
{（３３７５１．５−１１）÷１０＝３３７４剰余０．５，（３３７５１．５−１１）×２÷１０＝３３７４×２剰余１，（３３７５１．５−１１）×３÷１０＝３３７４×３剰余１．５，・・・}
＝{０．５，１，１．５，・・・}・・・（１４）
と一度の変化量が０．５となるが、クロック再生情報は、カウンタ２が示す自然数であるから、実際には
＝{０，１，１，２，２，・・・}・・・（５４）
のように、２回に１回ずつ値が増える場合が一度の変化量の最大となる。
【００６６】
したがって、Ｃの値とＣのボックスの個数が適切に設定されれば、クロック再生情報が伝送エラーにより伝達されなくても、受信側では受信できなかったクロック再生情報が前回と同値であると推測しても最大誤差は１であり、ＰＬＬ動作上の大きな影響とはならない。
【００６７】
また、伝送エラーの後に正常なクロック再生情報が得られれば、総累積値が最新のクロック再生情報によって算出されるので、桁上がり・桁下がりの判定を誤らない限りこの推測による誤差は以降には含まれない。桁上がり・桁下がりの判定は、伝送エラーによってクロック再生情報が得られない場合が連続し、伝送エラーとなる直前のクロック再生情報の値と伝送エラーが終わった直後のクロック再生情報の値との差が桁上がり・桁下がり判定のしきい値Ｓに達しない限り、誤らない。
【００６８】
逆に、Ｃの値とＣのボックスの個数が適切であるか否かは、出力されるクロック再生情報の一度の変化量を見れば分かる。すなわち、出力されるクロック再生情報の一度の変化量が０．５を超える場合は適切でない。クロック再生情報の一度の変化量を観察し、変化量が適切でない場合は、Ｃの値及びＣのボックスの個数により増減する数を±１変化させ、一度の変化量が０．５以下になるまで繰り返せば適切な設定を行うことができる。
【００６９】
映像クロックと伝送クロックによって生成される基準期間が割り切れない関係である場合、その割り切れない剰余は、クロック再生情報の一度の変化量として重畳される。Ｃの値とＣのボックスの個数を選定することにより、映像クロックと基準期間が割り切れない関係であっても、クロック再生情報の一度の変化量を低減することができる。
【００７０】
運用上の設定方法として、Ｉは固定値とし、周波数偏差に応じてＣの値及び挿入されるＣのボックスの個数を設定し、それをＰＬＬ動作前に予め受信側に通達する場合が考えられる。このとき、例えば、Ｉのボックスを１０とし、Ｃのボックスを１７（５ｂｉｔ必要）とすると、カウンタのビット数を増やす必要があり、カウンタ回路の動作速度が下がるので、ビット数が増えない範囲でＣの値をＩ＋１又はＩ−１に調整し、後はＣのボックスの個数で調整するのが適切である。
【００７１】
次に、図２における受信側のクロック再生回路の動作について説明する。
送信側から伝送されるクロック再生情報は、Ｉのボックスにおいて図５での基準を超えたクロック数を表しており、桁上がり・桁下がり判定器２１によりＩのボックスにおける桁上がり・桁下がり判定を行えば「周波数偏差によって生じるクロック数の増加分の総累積値」が求まるので、これを直接ＰＬＬの制御入力とすることができる。
【００７２】
受信側でも、ＶＣＯＸ２８の出力をクロックとして送信側と同じクロック再生情報生成回路をもち、送信側で設定したＣの値とＣのボックスの個数（カウンタ１２が０からＣ−１までをカウントする回数）を用い、送信側と同様に剰余を求めるが、それ以外の桁上がり・桁下がり判定器２１，２２、アップダウンカウンタ２３、乗算器２４、加算器２５、Ｄ／Ａコンバータ２７及びＶＣＸＯ２８は、回路構成及び動作ともにＩ＝Ｃの場合と同一である。初期レジスタ２０は、最初に制御に使用するクロック再生情報を初期値としてカウンタ１２に与える。
【００７３】
受信側においても、送信側のクロック再生情報生成回路で設定したＣの値とＣのボックスの個数により、送信側と同じ値を発振器クロックの総累積値から減算している。今、映像クロックの総累積値をＸ、発振器クロックの総累積値をＹ、送信側のクロック再生情報生成回路で設定したＣの値とＣのボックスの個数により減算する総量をＡとすると、ＰＬＬの制御量すなわち映像クロックの総累積値と発振器クロックの総累積値との差分値は、
Ｘ−Ｙ
であり、Ｘの代わりにＸ−Ａ、Ｙの代わりにＹ−Ａを用いても、
（Ｘ−Ａ）−（Ｙ−Ａ）＝Ｘ−Ｙ−Ａ＋Ａ＝（Ｘ一Ｙ）
であるから、ＰＬＬの制御量は同一になる。すなわち、Ｃの値とＣのボックスの個数は、ＰＬＬの制御量とは関係がなく、独立している。
【００７４】
クロック再生情報は、既に説明したように、Ｘ−ＡをＩで除算したときの剰余であり、Ｘ−ＡをＩ進数で表したときの一の位と見ることができるから、桁上がり・桁下がり判定器２１，２２はＩにおける桁上がり・桁下がりを判定するものであり、判定のしきい値ＳはＩ／２となる。アップダウンカウンタ２３は、桁上がり・桁下がり判定器２１，２２のＩにおける桁上がり・桁下がりの回数を累積するものであるから、乗算器２４はＩ倍し、加算器２５はＸ−ＡとＹ−Ａとの差分値すなわちＸ−Ｙを求める。
【００７５】
本実施の形態では、映像クロックと伝送クロックの周波数偏差に応じてＩとＣ（Ｉを任意の自然数とし、ＣとＩとは、互いに相違する任意の自然数とする。）を選択することによって、映像クロックと伝送クロックの周波数偏差に対して、クロック再生情報がカバーできる範囲を適切に設定することができる。また、映像クロックと伝送クロックの周波数偏差に応じてＩとＣを適切に設定することによって、クロック再生情報の変化量が少なくなり、伝送するクロック再生情報が大きく変化しないということは、クロック再生情報が欠落しても値を容易に推定できることを意味し、その結果、桁上がり・桁下がりの判定を誤らないので、欠落以降も誤差±1の累積値を得ることができる。
【００７６】
本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。
例えば、上記実施の形態において、説明の簡単のために、映像クロックをＳＤＴＶ方式のシステムにおいて一般的である２７０ＭＨｚとし、伝送クロックにより生成される基準期間を１／８ｋＨｚ＝１２５μｓとした場合についての動作を説明したが、ＨＤＴＶ方式のシステムで採用されるような他の映像クロック及び基準期間を用いることもできる。
【図面の簡単な説明】
【００７７】
【図１】本発明によるクロック再生情報生成回路を含む伝送装置の送信側の構成を示す図である。
【図２】本発明によるクロック再生回路を含む伝送装置の受信側の構成を示す図である。
【図３】パルス発生器の構成を示す図である。
【図４】桁上がり・桁下がり判定器の構成を示す図である。
【図５】本発明によるクロック再生情報生成回路及びクロック再生回路の動作を説明するための図である。
【符号の説明】
【００７８】
１，２，１１，１２，３２，３３  カウンタ
３，１３，１９，４１，４２  レジスタ
４，１４  セレクタ
５，１５  クリア部
６，１６  パルス発生器
７  多重化器
８  出力端子
１７，３１  入力端子
１８  分離器
２０  初期値レジスタ
２１，２２  桁上がり・桁下がり判定器
２３  アップダウンカウンタ
２４  乗算器
２５  加算器
２６  ＰＬＬ積分器
２７  Ｄ／Ａコンバータ
２８  電圧制御水晶発振器
３５  出力端子
４３  減算器
３４，４４，４５，４６  比較器
４７，４８  ＡＮＤゲート
【図１】
2006254041.tif 000004
【図２】
2006254041.tif 000005
【図３】
2006254041.tif 000006
【図４】
2006254041.tif 000007
【図５】
2006254041.tif 000008