(57)【要約】【課題】銅（Ｃｕ）電極を採用する場合であれ、製造工数の増加を招くことなく、電気的により安定した電極部構造を実現することのできる半導体装置及びその製造方法を提供する。【解決手段】シリコン（Ｓｉ）からなる半導体基板１０上の電極部に、アルミニウム（Ａｌ）からなる配線１１と窒化シリコン（Ｐ−ＳｉＮ）からなるパッシベーション膜１２とをそれぞれ形成し、その表面には、例えばチタン（Ｔｉ）からなるバリア層１３を形成する。そして、その全面に有機樹脂からなる保護膜１６を成膜した後、バリア層１３が表出されるようにこれを開口し、該保護膜１６によって銅（Ｃｕ）電極１７の型枠材を形成する。その後、この型枠材として形成された保護膜１６の開口内に、銅（Ｃｕ）電極１７の周縁部の高さがその周囲に配される保護膜１６の高さよりも低くなる態様で、該銅（Ｃｕ）電極１７を無電解めっきにより形成する。【選択図】      図１
2006086378.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の配線層に銅（Ｃｕ）電極が電気的に接続されてなり、該銅（Ｃｕ）電極の周囲が絶縁性の保護膜によって覆われてなる半導体装置であって、
前記銅（Ｃｕ）電極は、その周縁部の高さが該銅（Ｃｕ）電極の周囲に配される保護膜の高さよりも低く形成されてなる
ことを特徴とする半導体装置。
【請求項２】
前記銅（Ｃｕ）電極は、その膜厚が５μｍ以上に形成されてなる
請求項１に記載の半導体装置。
【請求項３】
前記配線層の前記銅（Ｃｕ）電極との電気的な接続部以外は窒化膜からなるパッシベーション膜によって覆われてなり、前記銅（Ｃｕ）電極は、前記配線層及び前記パッシベーション膜の表面に成膜されたバリアメタル上に直接配設されてなる
請求項１または２に記載の半導体装置。
【請求項４】
前記保護膜が、有機樹脂からなる
請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
半導体基板上の配線層に銅（Ｃｕ）電極が電気的に接続されてなり、該銅（Ｃｕ）電極の周囲が絶縁性の保護膜によって覆われてなる半導体装置を製造する方法であって、
前記保護膜を前記銅（Ｃｕ）電極の型枠材として形成した後、前記銅（Ｃｕ）電極を該型枠材の高さよりも低い面位置となるように無電解めっきにて形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板上に形成された配線層の一部が露出する態様で窒化膜からなるパッシベーション膜を形成した後、その全面にバリアメタルを成膜する工程と、
前記バリアメタルの成膜以前に露出していた前記配線層の一部を中心に前記パッシベーション膜の一部も含めてその周囲を覆う態様でレジストを設け、該レジストによって覆われた部分以外のバリアメタルをエッチング除去する工程と、
前記レジストを剥離した後、その全面に絶縁性の保護膜を成膜する工程と、
前記バリアメタルが残留する部分に対応して、同バリアメタルが表出されるように前記成膜した保護膜を開口する工程と、
前記開口した保護膜を型枠材として、その中に、銅（Ｃｕ）電極を該型枠材の高さよりも低い面位置となるように無電解めっきにて形成する工程と、
を備える半導体装置の製造方法。
【請求項７】
前記銅（Ｃｕ）電極を、その膜厚が５μｍ以上となるように形成する
請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記保護膜として有機樹脂を用いる
請求項５〜７のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置及びその製造方法に関し、例えばパワー素子として用いられる半導体装置の電極部構造の改良、及びその製造方法に関する。
【背景技術】
【０００２】
周知のように、パワー素子として用いられる高耐圧の半導体装置として近年、横型ＭＯＳ（ＬＤＭＯＳ：Ｌａｔｅｒａｌ  Ｄｉｆｆｕｓｅｄ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が注目されている。そして、こうした横型ＭＯＳなどのパワー素子においては、その電極部に使用される材料として、該電極部のさらなる低抵抗化を図るために銅（Ｃｕ）が用いられることがある。図２に、電極部の材料としてこうした銅（Ｃｕ）が用いられた半導体装置の電極部構造の一例を示す。
【０００３】
この図２に示されるように、この半導体装置では、シリコン（Ｓｉ）からなる半導体基板２０上に、アルミニウム（Ａｌ）からなる配線２１と例えばプラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン（Ｐ−ＳｉＮ）からなるパッシベーション膜２２とがそれぞれ設けられている。そして、その表面にはスパッタリングで形成されたバリア層２３、及び電解めっきのためのシード層２４がそれぞれ堆積形成され、該シード層２４を通じた電解めっきによって、上記銅（Ｃｕ）からなる電極２７が形成されている。また、この電極２７には、該電極２７を保護すべく塗布された例えばポリイミド等の有機樹脂からなる保護膜２６が形成されている。
【０００４】
図５は、このような電極部の製造方法についてその一例を断面図として示したものであり、次に、同図５を参照して、上記半導体装置（正確にはその電極部）の製造方法について説明する。
【０００５】
この電極部の製造に際しては、まず、上記半導体基板２０に上記アルミニウム（Ａｌ）からなる配線２１、及び上記窒化シリコン（Ｐ−ＳｉＮ）からなるパッシベーション膜２２を順に形成する。そして、図５（ａ）に示すように、例えばスパッタリングによってバリア層２３並びにシード層２４をそれぞれ形成した後、レジスト(ポジ型レジスト)２５を約１５μｍほど塗布し、周知のフォトリソグラフィ技術を用いて、所望の箇所を開口する。この際、膜厚が約１５μｍと厚いこと、並びにレジスト２５を使用していることにより、上記開口は下部寸法よりも上部寸法の方が大きいいわゆる逆テーパ形状となる。
【０００６】
次いで、図５（ｂ）に示すように、上記シード層２４を陰極とした電解めっきによって銅（Ｃｕ）電極２７を約７μｍの厚さで形成する。その後、図５（ｃ）に示すように、レジスト２５を剥離した上で、図５（ｄ）に示すように、上記シード層２４並びにバリア層２３の表出した部分をウエットエッチにより除去する。そしてその後、図５（ｅ）に示すように、保護膜２６として上述したポリイミド等からなる有機樹脂を塗布した後、これも周知のフォトリソグラフィ技術を用いて保護膜２６の所望箇所を開口することによって、先の図２に示した電極部構造を得る。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、こうした電極部にあっては上述のように、電極材料として銅（Ｃｕ）を用いることでその低抵抗化が可能にはなるものの、その抵抗値を実用レベルまで落とすためには、同電極としての厚膜化も必須となる。そこで上述の例では、銅（Ｃｕ）電極２７を約７μｍの厚さで形成しており、また一般的にも、こうした銅（Ｃｕ）電極の膜厚は５μｍ以上あることが望ましいとされている。ただしこのため、先の図２、あるいは図５からも明らかなように、そして上述したように、厚く設けたレジスト２５のフォトリソグラフィ技術による開口処理に起因して、上記電極２７は逆テーパ形状に形成されるようになる。すなわち、その上部が鋭角なコーナーを形成するようになる。また一方で、上記電極２７の保護膜２６としてポリイミド樹脂を用いる場合、該ポリイミド樹脂自体、その粘度がさして大きくないことから、上記電極２７の全体にわたってこのポリイミド樹脂を塗布した場合であれ、先の図５（ｅ）に示される態様で、電極２７の側方に流れ落ち、保護膜としての厚さを十分に確保することが困難な実情にある。すなわち、先の図２中に厚さＳ２として示すように、特に電極２７のコーナー部においては、こうした保護膜としての厚さが極端に薄くなる。このため、このコーナー部を起点として亀裂等が生じた場合に、剥離や水分の侵入による電極間の短絡といった事態も招きかねず、ひいては半導体装置としての信頼性を大きく損ねることにもなりかねない。また、上記電極２７のコーナー部には特に応力が集中することともなり、それに起因してボイド等も発生しやすくなる。
【０００８】
一方、従来は、例えば図３に示すように、上記保護膜を２重構造とすることによって、銅（Ｃｕ）電極の露出段差を抑える工夫なども講じられてはいる。すなわち図３において、符号３０は半導体基板、符号３１は配線、符号３２はパッシベーション膜、符号３３はバリア層、符号３４はシード層をそれぞれ示している。また、符号３６ａは第１保護膜、符号３６ｂは第２保護膜をそれぞれ示しており、符号３６はこれら保護膜の全体を示している。そして、符号３７が当該構造における銅（Ｃｕ）電極を示している。このような電極部構造を採用することにより、同図３中に厚さＳ３として示すように、電極３７のコーナー部における被覆距離を十分に確保することができるとともに、同じく厚さＳ４として示す距離、すなわち電極３７の露出段差を小さく抑えることができるようにもなる。しかし、このような電極部構造を採用した場合には、同半導体装置としての製造工数の増加、並びにそれに伴う生産コストの増大が無視できないものとなる。
【０００９】
この発明は、上記実情に鑑みてなされたものであって、その目的は、銅（Ｃｕ）電極を採用する場合であれ、製造工数の増加を招くことなく、電気的により安定した電極部構造を実現することのできる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
こうした目的を達成するため、請求項１に記載の発明では、半導体基板上の配線層に銅（Ｃｕ）電極が電気的に接続されてなり、該銅（Ｃｕ）電極の周囲が絶縁性の保護膜によって覆われてなる半導体装置として、前記銅（Ｃｕ）電極の周縁部の高さが該銅（Ｃｕ）電極の周囲に配される保護膜の高さよりも低くなる態様で、同銅（Ｃｕ）電極を形成することとした。
【００１１】
半導体装置としてのこのような電極部構造によれば、たとえ銅（Ｃｕ）電極が前述したように逆テーパ形状に形成される場合であれ、この銅（Ｃｕ）電極の周縁部の高さがその周囲の保護膜の高さよりも低く形成されることで、該銅（Ｃｕ）電極の周縁部と保護膜との距離もより大きく確保されることとなり、保護膜によるカバレッジも好適に保持されるようになる。すなわち、前述したような保護膜の亀裂等に起因して電極間が短絡するなどの不都合を生じることのない、電気的により安定した電極部構造とすることができるようになる。また、このような電極部構造では、上記保護膜を２層構造とする必要もないことから、製造工数の増加を招くこともない。
【００１２】
また、こうした銅（Ｃｕ）電極は通常、請求項２に記載の発明によるように、その膜厚が５μｍ以上に形成されることが、同電極としての低抵抗化を図る上で望ましい。そしてこの場合、当該銅（Ｃｕ）電極としての前述した逆テーパ形状も避けられないものとなるが、上記請求項１に記載の構造との併用によって、電気的により安定した電極部構造が得られるようになることは上述の通りである。
【００１３】
また、請求項３に記載の発明では、これら請求項１または２に記載の発明の構造において、前記配線層の前記銅（Ｃｕ）電極との電気的な接続部以外を窒化膜からなるパッシベーション膜によって覆うとともに、前記銅（Ｃｕ）電極についてはこれを、前記配線層及び前記パッシベーション膜の表面に成膜されたバリアメタル上に直接配設する構造としている。
【００１４】
銅（Ｃｕ）はそもそも、シリコンやシリコン酸化膜に対して拡散しやすいことから、そのパッシベーション膜としては通常、上記窒化膜が用いられることとなる。また、配線層及びこのパッシベーション膜の表面に成膜されるバリアメタルとしてはチタン（Ｔｉ）等が用いられることが多いが、このバリアメタル上に上記銅（Ｃｕ）電極を直接配設するとなると、シード層の不要な無電解めっきの採用が有効であり、事実、この無電解めっきの採用によって、該請求項３に記載の発明の構造が可能になるとともに、上記請求項１または２に記載の発明の構造も容易に実現することができるようになる。
【００１５】
なお、これらの構造において、上記保護膜としては、請求項４に記載の発明によるように、例えばポリイミド樹脂等の有機樹脂を用いることが、銅（Ｃｕ）電極との相性の上でも望ましい。
【００１６】
一方、請求項５に記載の発明では、半導体基板上の配線層に銅（Ｃｕ）電極が電気的に接続されてなり、該銅（Ｃｕ）電極の周囲が絶縁性の保護膜によって覆われてなる半導体装置を製造する方法として、前記保護膜を前記銅（Ｃｕ）電極の型枠材として形成した後、前記銅（Ｃｕ）電極を該型枠材の高さよりも低い面位置となるように無電解めっきにて形成するようにした。
【００１７】
半導体装置の製造方法としてのこのような方法によれば、上記無電解めっきを通じて、銅（Ｃｕ）電極の周縁部の高さが該銅（Ｃｕ）電極の周囲に配される保護膜の高さよりも低く形成される構造、すなわち上記請求項１に記載の発明による構造が極めて容易に実現されるようになる。そして、電極部としてのこのような構造が、保護膜によるカバレッジを良好なものとし、ひいては保護膜の亀裂等に起因して電極間が短絡するなどの不都合を生じることのない、電気的により安定した構造となることは上述の通りである。また、同無電解めっきの採用により、めっき電極としてのシード層の配設も不要となることから、むしろ、製造工数の削減が期待できるようにもなる。
【００１８】
そして、このような製造方法としてより具体的には、請求項６に記載の発明によるように、
ａ．半導体基板上に形成された配線層の一部が露出する態様で窒化膜からなるパッシベーション膜を形成した後、その全面にバリアメタルを成膜する工程。
ｂ．前記バリアメタルの成膜以前に露出していた前記配線層の一部を中心に前記パッシベーション膜の一部も含めてその周囲を覆う態様でレジストを設け、該レジストによって覆われた部分以外のバリアメタルをエッチング除去する工程。
ｃ．前記レジストを剥離した後、その全面に絶縁性の保護膜を成膜する工程。
ｄ．前記バリアメタルが残留する部分に対応して、同バリアメタルが表出されるように前記成膜した保護膜を開口する工程。
ｅ．前記開口した保護膜を型枠材として、その中に、銅（Ｃｕ）電極を該型枠材の高さよりも低い面位置となるように無電解めっきにて形成する工程。
をそれぞれ備えることで、上記請求項１に記載の発明による電極部構造も確実に実現されるようになる。また、こうした製造方法からも明らかなように、上記めっき電極としてのシード層の配設が不要となり、その製造工数が好適に削減されるとともに、上記保護膜の成膜が銅（Ｃｕ）電極の形成以前に行われることから、同保護膜をより高く（厚く）且つより平坦に近いかたちで成膜することも可能となる。したがって、この保護膜を上記銅（Ｃｕ）電極の型枠材として形成することも容易である。
【００１９】
また、これらの製造方法において、請求項７に記載の発明によるように、前記銅（Ｃｕ）電極を、その膜厚が５μｍ以上となるように形成することで、該電極としての的確な低抵抗化が図られるようになるとともに、上記請求項５あるいは６に記載の製造方法によれば、銅（Ｃｕ）電極としてのこのような厚膜化も容易である。
【００２０】
なお、これらの製造方法においても、上記保護膜としては、請求項８に記載の発明によるように、例えばポリイミド樹脂等の有機樹脂を用いることが、銅（Ｃｕ）電極との相性の上でも望ましい。
【発明を実施するための最良の形態】
【００２１】
以下、この発明にかかる半導体装置及びその製造方法の一実施の形態について図１及び図４を参照して説明する。
図１は、この実施の形態にかかる半導体装置として、半導体基板上に形成された電極部の断面構造を模式的に示したものであり、はじめに、この図１を参照して、こうした電極部構造の詳細について説明する。
【００２２】
同図１に示されるように、この半導体装置では、シリコン（Ｓｉ）からなる半導体基板１０上の電極部に、アルミニウム（Ａｌ）からなる配線１１と例えばプラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン（Ｐ−ＳｉＮ）からなるパッシベーション膜１２とがそれぞれ設けられている。そしてその表面には、例えばチタン（Ｔｉ）からなるバリア層（バリアメタル）１３が形成されており、この実施の形態にあっては、このバリア層１３の端部にかかるように開口された例えばポリイミド等の有機樹脂からなる保護膜１６によって、銅（Ｃｕ）電極１７の型枠材が形成されている。すなわちこの実施の形態では、この型枠材として形成された保護膜１６の開口内に、銅（Ｃｕ）電極１７を無電解めっきによって形成するようにしている。そして同図１に示されるように、この無電解めっきに際しては、銅（Ｃｕ）電極１７の面位置が型枠材である保護膜１６の高さよりも低くなるように、すなわち銅（Ｃｕ）電極１７の少なくとも周縁部（コーナー部）の高さがその周囲に配される保護膜１６の高さよりも低く形成されている。これによって、たとえ銅（Ｃｕ）電極１７が前述したように逆テーパ形状に形成される場合であれ、該銅（Ｃｕ）電極１７の周縁部と保護膜１６との距離も、同図１に厚さＳ１として示すように、より大きく確保されることとなり、保護膜１６によるカバレッジも好適に保持されるようになる。すなわち、前述したような保護膜の亀裂等に起因して電極間が短絡するなどの不都合を生じることのない、電気的により安定した電極部構造とすることができるようになる。なお、この半導体装置において、上記銅（Ｃｕ）電極１７の高さ（膜厚）は５μｍ以上となっている。
【００２３】
次に、このような電極部構造を有する半導体装置の製造方法について、図４を参照して詳細に説明する。
この製造に際してはまず、図４（ａ）に示されるように、上記シリコン（Ｓｉ）からなる半導体基板１０上の電極部に形成されたアルミニウム（Ａｌ）からなる配線（配線層）１１の一部が露出する態様で窒化膜、すなわち上記窒化シリコン（Ｐ−ＳｉＮ）からなるパッシベーション膜１２を形成する。そしてその後、その全面に、例えばスパッタリングによって、上記バリア層（バリアメタル）１３を成膜する。なお、このバリア層１３の材料として、高融点金属である例えばチタン（Ｔｉ）を用いていることは上述の通りである。
【００２４】
次に、図４（ｂ）に示されるように、上記バリア層１３の成膜以前に露出していた配線１１の一部を中心に、上記パッシベーション膜１２の一部も含めて、その周囲を覆う態様でレジスト（ポジ型レジスト）１５を形成する。なお、この工程に際し、実際には、このレジスト１５を全面に設けた後、フォトリソグラフィによって同態様となるように加工することとなる。
【００２５】
次に、図４（ｃ）に示されるように、上記レジスト１５によって覆われている部分以外のバリア層１３をウエットエッチングによって除去し、その後図４（ｄ）に示されるように、上記レジスト１５を剥離する。この剥離にも、周知のウエットエッチングやドライエッチング等が用いられる。
【００２６】
その後、上記ポリイミド等の有機樹脂からなる保護膜１６を表面全体にわたって成膜する。なお、この保護膜１６の成膜は、先の図５に例示した製造方法とは異なり、銅（Ｃｕ）電極１７の形成以前に行なわれるため、該保護膜１６をより高く（厚く）且つより平坦に近いかたちで成膜することが可能となる。
【００２７】
次いで、図４（ｅ）に示されるように、上記バリア層１３が残留する部分に対応して、同バリア層１３が表出されるように、この成膜した保護膜１６をエッチングによって開口する。そして、この開口した保護膜１６の内壁を型枠材として、その中に、上記銅（Ｃｕ）電極１７を無電解めっきによって形成することにより、図１に示したこの実施の形態にかかる電極部構成を有する半導体装置を得る。
【００２８】
ちなみに、この無電解めっきとは、下地にあらかじめ形成した他の金属膜とめっきしようとする金属との間で電気化学的置換反応を起こさせ、電界を印加することなく金属イオンを含む溶液に浸すだけで金属のコーティングや電極を形成するめっき方法である。
【００２９】
そこでここでは、チタン（Ｔｉ）によって形成されたバリア層１３を下地として用いるとともに、上記保護膜１６の開口とバリア層１３とで形成された逆テーパ形状の開口に、銅イオンを含んだめっき液として例えば硫酸銅溶液を浸すようにする。これにより、めっき液中に含まれる銅イオンがバリア層１３の表面で還元反応を起こし、銅（Ｃｕ）が堆積・成膜されていくことで、先の図１に示した電極部構造が得られるようになる。なお、この際のめっき液は硫酸銅溶液に限られない。要は銅イオンを含んでいる溶液であれば、上記銅（Ｃｕ）電極１７を形成することはできる。
【００３０】
以上説明したように、この実施の形態にかかる半導体装置及びその製造方法によれば、以下のような優れた効果が得られるようになる。
（１）上述した半導体装置としての電極部構造により、たとえ銅（Ｃｕ）電極１７が逆テーパ形状に形成される場合であれ、この銅（Ｃｕ）電極１７の周縁部の高さがその周囲の保護膜１６の高さよりも低く形成されることで、該銅（Ｃｕ）電極１７の周縁部と保護膜１６との距離(Ｓ１)もより大きく確保されるようになる。すなわち、保護膜１６によるカバレッジも好適に保持されるようになる。これにより、保護膜１６の亀裂等に起因して電極間が短絡するなどの不都合を生じることのない、電気的により安定した電極部構造とすることができるようになる。
【００３１】
（２）銅（Ｃｕ）電極１７の膜厚を５μｍ以上に形成することとした。これにより、同電極としての低抵抗化を促進することができるようになる。ちなみにこの場合、該銅（Ｃｕ）電極１７として逆テーパ形状も避けられないものとなるが、電極部としての上記構造により、保護膜１６によるカバレッジは十分に確保される。
【００３２】
（３）銅（Ｃｕ）電極１７についてはこれを、配線１１及びパッシベーション膜１２の表面に成膜されたバリア層１３上に直接配設する構造としている。これにより、シード層の不要な無電解めっきの採用が有効となり、またこの無電解めっきの採用によって、上記電極部構造を有する半導体装置の実現も容易となる。
【００３３】
（４）同じく無電解めっきの採用により、めっき電極としてのシード層の配設が不要となり、その製造工数が好適に削減される。
（５）上記保護膜１６の成膜が銅（Ｃｕ）電極１７の形成以前に行われることから、同保護膜１６をより高く（厚く）且つより平坦に近いかたちで成膜することも可能となる。したがって、この保護膜１６を上記銅（Ｃｕ）電極１７の型枠材として形成することも容易である。
【００３４】
なお、上記実施の形態は以下のように変更して実施することもできる。
・上記実施の形態では、バリア層（バリアメタル）１３としてチタン（Ｔｉ）を用いることとしたが、他に例えば、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、タンタルナイトライド（ＴａＮ）、タングステンチタン（ＴｉＷ）、あるいはタンタルタングステン（ＴａＷ）等も、このバリア層１３を形成するバリアメタルとして使用することができる。
【００３５】
・上記実施の形態では、銅（Ｃｕ）電極１７の形成に無電解めっきを用いることとしたが、これに代えて電解めっきを用いることもできる。すなわちこの場合、先の図４（ａ）の工程においてシード層も併せて形成しておき、同図４（ｅ）に示されるように、保護膜１６によって銅（Ｃｕ）電極１７の型枠材を形成した後、上記シード層を利用した電解めっきによって銅（Ｃｕ）電極１７を形成するようにする。これによっても、この銅（Ｃｕ）電極１７の面位置が型枠材とした保護膜１６の高さよりも低い位置となるようにめっき条件を制御することで、上記実施の形態に準じた電極部構造を実現することはできる。要は銅（Ｃｕ）電極１７の周縁部（コーナー部）の高さがその周囲に配される保護膜１６の高さよりも低く形成される構造であればよい。特に電解めっきによって上記銅（Ｃｕ）電極１７を形成する場合には、その成膜速度も高められ、該銅（Ｃｕ）電極１７の形成時間を短縮することができるようにもなる。
【図面の簡単な説明】
【００３６】
【図１】この発明にかかる半導体装置の一実施の形態について、その断面構造を模式的に示す断面図。
【図２】従来の半導体装置の一例についてその断面構造を模式的に示す断面図。
【図３】従来の半導体装置の他の例についてその断面構造を模式的に示す断面図。
【図４】（ａ）〜（ｅ）は、図１に示した実施の形態の半導体装置の製造方法についてその製造プロセスを模式的に示す断面図。
【図５】（ａ）〜（ｅ）は、図２に示した従来の半導体装置の製造方法についてその製造プロセスを模式的に示す断面図。
【符号の説明】
【００３７】
１０、２０、３０…半導体基板、１１、２１、３１…配線、１２、２２、３２…パッシベーション膜、１３、２３、３３…バリア層、２４、３４…シード層、１５、２５…レジスト、１６、２６、３６…保護膜、３６ａ…第１保護膜、３６ｂ…第２保護膜、１７、２７、３７…銅（Ｃｕ）電極。
【図１】
2006086378.tif 000003
【図２】
2006086378.tif 000004
【図３】
2006086378.tif 000005
【図４】
2006086378.tif 000006
【図５】
2006086378.tif 000007