(57)【要約】【課題】各圧電／電歪素子の変位量が均一な圧電／電歪デバイスを提供すること。【解決手段】印刷によって形成された圧電／電歪層及び電極層を具備する複数の圧電／電歪素子が、列状に配設された圧電／電歪デバイスの検査方法である。この圧電／電歪デバイスの検査方法では、圧電／電歪デバイスを構成する複数の圧電／電歪素子のうち両方の最外の圧電／電歪素子を検査用素子とし、その他の圧電／電歪素子を製品素子とする。そして、検査用素子における例えば下部電極層について、製品素子の下部電極層に対し、その長さを、一方の検査用素子では短くし、他方の検査用素子では長くする。そのような圧電／電歪デバイスに対し両方の検査用素子の圧電層の静電容量を測定する手段Ａを行うことにより、印刷のズレが静電容量に感度よく示され、ズレを検査出来る。【選択図】なし【特許請求の範囲】
【請求項１】
印刷によって形成された１以上の圧電／電歪層及び２以上の電極層を具備する複数の圧電／電歪素子が、列状に配設された圧電／電歪デバイスの検査方法であって、
前記列状に配設された複数の圧電／電歪素子のうち少なくとも一方の最外の圧電／電歪素子を検査用素子とし、その他の圧電／電歪素子を製品素子として、
前記検査用素子における１以上の圧電／電歪層又は２以上の電極層のうち何れかの層について、前記製品素子において対応する層に対し、その長さの変更を行い、
前記検査用素子の圧電層の静電容量を測定する手段Ａを行うことにより、前記１以上の圧電／電歪層及び２以上の電極層の形成にかかる印刷のズレを検査する圧電／電歪デバイスの検査方法。
【請求項２】
前記列状に配設された複数の圧電／電歪素子のうち両方の最外の圧電／電歪素子を検査用素子とする請求項１に記載の圧電／電歪デバイスの検査方法。
【請求項３】
前記両方の最外の圧電／電歪素子で構成される２つの検査用素子のうち、少なくとも一の検査用素子における一の電極層について、前記製品素子において対応する層に対し、その長さの変更を行う請求項２に記載の圧電／電歪デバイスの検査方法。
【請求項４】
前記変更が、その長さを長くすることである請求項３に記載の圧電／電歪デバイスの検査方法。
【請求項５】
前記両方の最外の圧電／電歪素子で構成される２つの検査用素子のうち、少なくとも一の検査用素子における全ての電極層について、前記製品素子において対応する層に対し、その長さの変更を行う請求項２〜４の何れか一項に記載の圧電／電歪デバイスの検査方法。
【請求項６】
前記変更が、その長さを短くすることである請求項５に記載の圧電／電歪デバイスの検査方法。
【請求項７】
前記長さの変更が、印刷方向にかかる長さの変更乃至列方向にかかる長さの変更である請求項１〜６の何れか一項に記載の圧電／電歪デバイスの検査方法。
【請求項８】
前記手段Ａの代わりに、又は前記手段Ａと併用して、
製品素子及び検査用素子からなる前記複数の圧電／電歪素子を振動させたときの、各圧電／電歪素子の共振周波数を測定する手段Ｂを行う請求項１〜７の何れか一項に記載の圧電／電歪デバイスの検査方法。
【請求項９】
検査対象である圧電／電歪デバイスは、複数のキャビティが列状に形成された基体を備え、その基体の一の面に、前記キャビティに対応して前記圧電／電歪素子が列状に配設されたものである請求項１〜８の何れか一項に記載の圧電／電歪デバイスの検査方法。
【請求項１０】
印刷によって形成された１以上の圧電／電歪層及び２以上の電極層を具備する複数の圧電／電歪素子が、列状に配設された圧電／電歪デバイスであって、
前記列状に配設された複数の圧電／電歪素子のうち少なくとも一方の最外の圧電／電歪素子が検査用素子として、その他の圧電／電歪素子が製品素子として構成され、
前記検査用素子における１以上の圧電／電歪層又は２以上の電極層のうち何れかの層が、前記製品素子において対応する層に対し、その長さの変更がなされていることにより、前記１以上の圧電／電歪層及び２以上の電極層の形成にかかる印刷のズレを感度よく検査可能とした圧電／電歪デバイス。
【請求項１１】
前記列状に配設された複数の圧電／電歪素子のうち両方の最外の圧電／電歪素子が検査用素子である請求項１０に記載の圧電／電歪デバイス。
【請求項１２】
前記両方の最外の圧電／電歪素子で構成される２つの検査用素子のうち、少なくとも一の検査用素子における一の電極層が、前記製品素子において対応する層に対し、その長さの変更がなされている請求項１１に記載の圧電／電歪デバイス。
【請求項１３】
前記変更が、その長さを長くすることである請求項１２に記載の圧電／電歪デバイス。
【請求項１４】
前記両方の最外の圧電／電歪素子で構成される２つの検査用素子のうち、少なくとも一の検査用素子における全ての電極層が、前記製品素子において対応する層に対し、その長さの変更がなされている請求項１１〜１３の何れか一項に記載の圧電／電歪デバイス。
【請求項１５】
前記変更が、その長さを短くすることである請求項１４に記載の圧電／電歪デバイス。
【請求項１６】
前記長さの変更が、印刷方向にかかる長さの変更乃至列方向にかかる長さの変更である請求項１０〜１５の何れか一項に記載の圧電／電歪デバイス。
【請求項１７】
複数のキャビティが列状に形成された基体を備え、その基体の一の面に、前記キャビティに対応して前記圧電／電歪素子が列状に配設されている請求項１０〜１６の何れか一項に記載の圧電／電歪デバイス。
【請求項１８】
印刷によって形成された２以上の圧電／電歪層及び２以上の電極層を具備する圧電／電歪素子が配設された圧電／電歪デバイスを製造する方法であって、
予め導通回路パターンを形成しておき、その導通回路パターンにおける中間部の異なる位置に、前記２以上の圧電／電歪層の形成にかかる印刷の度に、前記導通回路パターンを遮断するような絶縁パターンを印刷し、
前記２以上の圧電／電歪層の形成にかかる印刷を終えた後に、前記導通回路パターンの２つの両端部、及び前記導通回路パターンの中間部の異なる位置に印刷された２以上の前記絶縁パターンの間で、相互に導通検査を行うことにより、前記２以上の圧電／電歪層の形成にかかる印刷の刷り忘れを検査する工程を含む圧電／電歪デバイスの製造方法。
【請求項１９】
印刷によって形成された２以上の圧電／電歪層及び２以上の電極層を具備する圧電／電歪素子が配設された圧電／電歪デバイスを製造する方法であって、
予め中間に電極層の数に対応する数の分断部を有する導通回路パターンを形成しておき、その導通回路パターンにおける分断部の異なる位置に、前記２以上の電極層の形成にかかる印刷の度に、前記導通回路パターンを接続させるような導通パターンを印刷し、
前記２以上の電極層の形成にかかる印刷を終えた後に、前記導通回路パターンの２つの両端部、及び前記導通回路パターンの分断部の異なる位置に印刷された２以上の前記導通パターンの間で、相互に導通検査を行うことにより、前記２以上の電極層の形成にかかる印刷の刷り忘れを検査する工程を含む圧電／電歪デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、列状に配設された複数の圧電／電歪素子を有する圧電／電歪デバイスの検査方法と、少なくとも圧電／電歪素子部分が印刷により作製されるものでありその印刷のズレや刷り忘れ等の印刷品質の良否を判断し得る検査機能を自らに備えた圧電／電歪デバイスに関する。
【背景技術】
【０００２】
一般に、表示装置として陰極線管（ＣＲＴ）や液晶パネルが使用されている。ところが、陰極線管には、消費電力が大きく画面の大きさに比較して表示装置全体の奥行きが大きくなる、という問題があり、液晶パネルには、小型化が図れ消費電力が少ない、という利点があるものの、画面視野角度が狭く表示速度が遅い、という問題がある。又、近時、表示装置には省電力化、構造の簡素化が望まれているが、陰極線管及び液晶パネルは、カラー画面では画素数を白黒画面の３倍にしなければならないことから、その要望に応えるために技術的な不利が否めない。
【０００３】
そこで、本出願人は、上記問題を解決すべく、新規な表示装置を開発し、これを開示している（例えば、特許文献１〜３を参照）。図２０、図２１は、本出願人の開示した表示装置を示す図であり、図２０は断面図であり、図２１はアクチュエータ基板（圧電／電歪デバイス）部分の平面図である（特許文献２，３参照）。本出願人の提案している表示装置２００は、図２０、図２１に示されるように、アクチュエータ基板と称する圧電／電歪デバイス２２０と光導波板２０１とを主構成要素とする装置である。このうち圧電／電歪デバイス２２０（アクチュエータ基板）は、複数のキャビティ８（空所）が形成された基体２の上に、そのキャビティ８に対応させて、電極層で挟まれた圧電／電歪層からなる圧電／電歪素子２１０（アクチュエータ部）を形成してなるものである。この表示装置２００は、光導波板２０１の端部から光２０２が導入され、導入された全ての光２０２が光導波板２０１の前面及び背面において透過することなく内部で全反射するように、光導波板２０１の屈折率の大きさが調節されるものであり、圧電／電歪素子２１０の変位に基づく駆動力によって、光導波板２０１に対し、圧電／電歪素子２１０の上に設けた変位伝達部２０３を、光２０２の波長以下の距離で接触させ又は離隔させて非接触にすることにより、光導波板２０１の所定部位の散乱光２０４（漏れ光）を制御し、光導波板２０１に映像を表示することが出来る装置である。
【０００４】
本出願人の提案している上記表示装置２００は、光源を切り換えて光導波板２０１の端部から三原色の光を導入し、光導波板２０１と変位伝達部２０３との接触時間を発色の周期に同期させることによって、三原色の発光時間を制御してカラー表示を行うことが出来、１画素で三原色を発光することが可能な装置である。従って、カラー表示をさせる場合に、画素数を白黒画面に比して増加させる必要がない、という利点を有している。
【特許文献１】特開平７−２８７１７６号公報
【特許文献２】特許第３４１１５８６号公報
【特許文献３】特許第３５１７５３５号公報
【特許文献４】特開２００５−２８６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような表示装置２００にアクチュエータ基板として用いられる圧電／電歪デバイス２２０においては、それを構成する各圧電／電歪素子２１０の変位量にバラツキがあると、光導波板２０１に対して、精度よく変位伝達部２０３を接触させ又は離隔させて非接触にすることが困難な部分が生じてしまう。その結果、光導波板２０１の散乱光２０４（漏れ光）の制御が部位によって不安定になり、画素によって応答速度が変動し、全画素にわたって均一な輝度が得られない等の表示品質の低下を招来する場合がある。従って、上記表示装置２００において、その表示品質を良好に保つためには、圧電／電歪デバイス２２０における個々の圧電／電歪素子２１０の変位量が同一の電圧をかけた（同一の電界が生じた）ときに同一になること、即ち、個々の圧電／電歪素子２１０の変位量を均一化させること、が重要である。
【０００６】
本発明は、上記した事情に鑑みてなされたものであり、その目的とするところは、複数の圧電／電歪素子（アクチュエータ部）を備えていて上記表示装置のアクチュエータ基板として適用可能な圧電／電歪デバイスであり、各圧電／電歪素子の変位量がより均一な圧電／電歪デバイスを提供することにある。
【課題を解決するための手段】
【０００７】
検討が重ねられた結果、各圧電／電歪素子の変位量がより均一な望ましい圧電／電歪デバイスを得るには、製造過程を改善することが効果的であることがわかってきた。具体的には、本出願人の提案している表示装置は、圧電／電歪デバイスの少なくとも圧電／電歪素子部分が印刷により製造されており、この製造過程における印刷のズレを極力抑えることが重要であると理解された。そして、更に研究が重ねられた結果、その製造過程に生じ得る印刷のズレ等を検査する手段を想到するに至り、本発明を完成した。即ち、本発明によれば、以下に示す印刷のズレの有無・程度を判断し得る圧電／電歪デバイスの検査方法、印刷のズレの有無・程度を判断し得る機能を自らに備えた圧電／電歪デバイス、及び印刷の刷り忘れの有無を判断し得る検査工程を含む圧電／電歪デバイスの製造方法が提供される。
【０００８】
本発明に係る圧電／電歪デバイスの検査方法は、印刷によって形成された１以上の圧電／電歪層及び２以上の電極層を具備する複数の圧電／電歪素子が、列状に配設された圧電／電歪デバイスの検査方法であって、列状に配設された複数の圧電／電歪素子のうち少なくとも一方の最外の圧電／電歪素子を検査用素子とし、その他の圧電／電歪素子を製品素子として、検査用素子における１以上の圧電／電歪層又は２以上の電極層のうち何れかの層について、製品素子において対応する層に対し、その長さの変更を行い、検査用素子の圧電層の静電容量を測定する手段Ａを行うことにより、１以上の圧電／電歪層及び２以上の電極層の形成にかかる印刷のズレを検査する方法である。
【０００９】
本発明に係る圧電／電歪デバイスの検査方法において、圧電／電歪層及び電極層はパターンを転写するプロセス（露光を利用するプロセスも含む）で形成される。特に、スクリーン印刷プロセスにおいては、印刷時の製版伸びその他の原因による印刷ズレを検知できる点で有用である。複数の圧電／電歪素子のうち少なくとも一方の最外の圧電／電歪素子を検査用素子とし、その他の圧電／電歪素子を製品素子として（とする）、とは、製造過程においてそのように取り扱うことを意味し、検査用素子は、後の工程で切断してもよく、最終製品としての圧電／電歪デバイスに残してもよい。一方の最外の圧電／電歪素子とは、列状に配設された複数の圧電／電歪素子の両端（列の先頭及び最後尾）のうちの何れかを指す。なお、検査用素子の配置は、圧電／電歪デバイスの機能、用途等に影響のない範囲内においては最外でなくともよく、例えば中央であってもよい。
【００１０】
本発明に係る圧電／電歪デバイスの検査方法の検査対象である圧電／電歪デバイスは、複数の圧電／電歪素子が列状に配設されたものであり、列の方向が印刷の方向になる場合や、列の方向が印刷の方向と交差する方向（例えば列の方向と垂直な方向）になる場合がある。その列の数は１でもよく、列が複数であり圧電／電歪素子がマトリクス状（又は千鳥状）に配設されているものであってもよい。そして、列が複数の場合には、長さの変更の対象となる層として、列毎に異なる層を採用することが出来る。即ち、製品素子と検査用素子の間で、一の列においては何れかの電極層の長さを変更し、他の列においては何れかの圧電／電歪層の長さを変更することが出来る。又、製品素子と検査用素子の間で変更すべき圧電／電歪層又は電極層の長さを、列毎に異なる長さとすることが出来る。このように、列毎に検査用素子における圧電／電歪層又は電極層の長さを変えて、上記手段Ａ乃至後述の手段Ｂを行うことにより、その圧電／電歪層又は電極層の長さを変えた方向（例えば列方向）と概ね直交する方向（例えば行方向、列方向に交差する方向を行方向とよぶ）の印刷のズレを検査することが可能である。尚、本明細書において、乃至、は、及び／又は、を意味する。
【００１１】
本発明に係る圧電／電歪デバイスの検査方法においては、列状に配設された複数の圧電／電歪素子のうち片方の最外の圧電／電歪素子のみを検査用素子と位置づけてもよいが、両方の最外の圧電／電歪素子を検査用素子とすることが好ましい。
【００１２】
本発明に係る圧電／電歪デバイスの検査方法は、両方の最外の圧電／電歪素子で構成される２つの検査用素子のうち、少なくとも一の検査用素子における一の電極層について、製品素子において対応する層に対し、その長さの変更を行うことが好ましい。この場合において、上記変更が、その長さを長くすることであることが好ましい。
【００１３】
又、本発明に係る圧電／電歪デバイスの検査方法は、両方の最外の圧電／電歪素子で構成される２つの検査用素子のうち、少なくとも一の検査用素子における全ての電極層について、製品素子において対応する層に対し、その長さの変更を行うことが好ましい。この場合において、上記変更が、その長さを短くすることであることが好ましい。例えば、２つの検査用素子のうちの１つに対し、その一の電極層について、製品素子において対応する（電極）層に対し、その長さを長くし、他の１つでは、その全ての電極層について、製品素子において対応する（全ての電極）層に対し、その長さを短くすることが出来る。
【００１４】
本発明に係る圧電／電歪デバイスの検査方法において、長さの変更を行うのは、検査用素子における１以上の圧電／電歪層又は２以上の電極層のうち何れかの層についてであり、変更とは、製品素子において対応する層に対する変更を意味するが、変更する長さの方向は、限定されるものではない。長さの変更にかかる好ましい方向は、印刷方向にかかる長さの変更乃至列方向にかかる長さの変更である。印刷方向にかかる変更が、列方向にかかる方向と同じ場合もあり、異なる場合もあり得る。換言すれば、本発明に係る圧電／電歪デバイスの検査方法は、その対象とする圧電／電歪デバイスが、製造過程において列方向と同じ方向に圧電／電歪層（電極層）を印刷したものであってもよく、列方向と交差する方向に圧電／電歪層（電極層）を印刷したものであってもよい。
【００１５】
本発明に係る圧電／電歪デバイスの検査方法においては、上記手段Ａの代わりに、又は上記手段Ａと併用して、製品素子及び検査用素子からなる複数の圧電／電歪素子を振動させたときの、各圧電／電歪素子の共振周波数を測定する手段Ｂを行うことが可能である。
【００１６】
本発明に係る圧電／電歪デバイスの検査方法は、検査対象である圧電／電歪デバイスが、複数のキャビティが列状に形成された基体を備え、その基体の一の面に、キャビティに対応して圧電／電歪素子が列状に配設されたものである場合に、好適に用いられる。
【００１７】
次に、本発明に係る圧電／電歪デバイスは、印刷によって形成された１以上の圧電／電歪層及び２以上の電極層を具備する複数の圧電／電歪素子が、列状に配設された圧電／電歪デバイスであって、列状に配設された複数の圧電／電歪素子のうち少なくとも一方の最外の圧電／電歪素子が検査用素子として、その他の圧電／電歪素子が製品素子として構成され、検査用素子における１以上の圧電／電歪層又は２以上の電極層のうち何れかの層が、製品素子において対応する層に対し、その長さの変更がなされていることにより、１以上の圧電／電歪層及び２以上の電極層の形成にかかる印刷のズレを感度よく検査可能とした圧電／電歪デバイスである。
【００１８】
本発明に係る圧電／電歪デバイスにおいて、圧電／電歪層及び電極層は印刷によって形成されたものであるが、印刷工程のみで形成されるわけではなく形成過程に印刷工程が含まれているものであることを意味する。
【００１９】
本発明に係る圧電／電歪デバイスは、複数の圧電／電歪素子が列状に配設されたものであり、印刷により圧電／電歪層及び電極層が形成されたものであるが、その印刷の方向は、列の方向と同じ方向の場合があり、又は列の方向と交差する方向の場合があり得る。列の数は１でもよく、列が複数であり圧電／電歪素子がマトリクス状（又は千鳥状）に配設される場合もある。列が複数の場合には、その長さの変更の対象となる検査用素子の層として、列毎に異なる層を採用することが出来る。又、製品素子に対して変更するその検査用素子の層の長さを、列毎に異なる長さとすることが出来る。
【００２０】
本発明に係る圧電／電歪デバイスにおいては、列状に配設された複数の圧電／電歪素子のうち両方の最外の圧電／電歪素子が検査用素子であることが好ましい。
【００２１】
本発明に係る圧電／電歪デバイスは、両方の最外の圧電／電歪素子で構成される２つの検査用素子のうち、少なくとも一の検査用素子における一の電極層が、製品素子において対応する層に対し、その長さの変更がなされていることが好ましい。この場合において、上記変更が、その長さを長くすることであることが好ましい。
【００２２】
又、本発明に係る圧電／電歪デバイスは、両方の最外の圧電／電歪素子で構成される２つの検査用素子のうち、少なくとも一の検査用素子における全ての電極層が、製品素子において対応する層に対し、その長さの変更がなされていることが好ましい。この場合において、上記変更が、その長さを短くすることであることが好ましい。例えば、２つの検査用素子のうちの１つに対し、その一の電極層について、製品素子において対応する（電極）層に対し、その長さを長くし、他の１つでは、その全ての電極層について、製品素子において対応する（全ての電極）層に対し、その長さを短くしたものであることが好ましい。
【００２３】
本発明に係る圧電／電歪デバイスにおいて、長さの変更がなされているものは、検査用素子における１以上の圧電／電歪層又は２以上の電極層のうち何れかの層であり、変更とは、製品素子において対応する層に対する変更を意味するが、変更がなされる長さの方向は、限定されるものではない。長さの変更にかかる好ましい方向は、印刷方向にかかる長さの変更乃至列方向にかかる長さの変更である。印刷方向にかかる変更が、列方向にかかる方向と同じ場合もあり、異なる場合もあり得る。換言すれば、本発明に係る圧電／電歪デバイスは、列方向と同じ方向に圧電／電歪層（電極層）が印刷されて形成されたものであってもよく、列方向と交差する方向に圧電／電歪層（電極層）が印刷されて形成されたものであってもよい。
【００２４】
本発明に係る圧電／電歪デバイスの好適な態様として、複数のキャビティが列状に形成された基体を備え、その基体の一の面に、キャビティに対応して圧電／電歪素子が列状に配設されているものが挙げられる。
【００２５】
次に、本発明によれば、印刷によって形成された２以上の圧電／電歪層及び２以上の電極層を具備する圧電／電歪素子が配設された圧電／電歪デバイスを製造する方法であって、予め導通回路パターンを形成しておき、その導通回路パターンにおける中間部の異なる位置に、２以上の圧電／電歪層の形成にかかる印刷の度に、導通回路パターンを遮断するような絶縁パターンを印刷し、２以上の圧電／電歪層の形成にかかる印刷を終えた後に、導通回路パターンの２つの両端部、及び導通回路パターンの中間部の異なる位置に印刷された２以上の絶縁パターンの間で、相互に導通検査を行うことにより、２以上の圧電／電歪層の形成にかかる印刷の刷り忘れを検査する工程を含む圧電／電歪デバイスの製造方法が提供される（第１の製造方法ともいう）。
【００２６】
次に、本発明によれば、印刷によって形成された２以上の圧電／電歪層及び２以上の電極層を具備する圧電／電歪素子が配設された圧電／電歪デバイスを製造する方法であって、予め中間に電極層の数に対応する数の分断部を有する導通回路パターンを形成しておき、その導通回路パターンにおける分断部の異なる位置に、２以上の電極層の形成にかかる印刷の度に、導通回路パターンを接続させるような導通パターンを印刷し、２以上の電極層の形成にかかる印刷を終えた後に、導通回路パターンの２つの両端部、及び導通回路パターンの分断部の異なる位置に印刷された２以上の導通パターンの間で、相互に導通検査を行うことにより、２以上の電極層の形成にかかる印刷の刷り忘れを検査する工程を含む圧電／電歪デバイスの製造方法が提供される（第２の製造方法ともいう）。
【００２７】
本発明に係る第１の製造方法及び第２の製造方法において、導通回路パターン及び導通パターンは電極層と同じ材料で印刷し形成することが出来、絶縁パターンは圧電／電歪層と同じ材料で印刷し形成することが出来る。尚、単に、本発明に係る圧電／電歪デバイスの製造方法というときには、第１の製造方法及び第２の製造方法の両方を指す。
【発明の効果】
【００２８】
本発明に係る圧電／電歪デバイスの検査方法は、列状に配設された複数の圧電／電歪素子のうち（例えば）片方の最外の圧電／電歪素子を検査用素子とし、その他の圧電／電歪素子を製品素子として、検査用素子における（例えば）一の電極層について、製品素子において対応する電極層に対し、（例えば）印刷方向にかかる長さを（例えば）短くするという変更を行い、（例えば）検査用素子の圧電層の静電容量を測定する手段Ａを行うことにより、（例えば）電極層の形成にかかる印刷のズレを検査出来る。そして、この印刷のズレによって、圧電／電歪デバイスにおける各圧電／電歪素子の変位量のバラツキが判断出来るので、経験に頼らずに高い精度で圧電／電歪デバイスの良否を検査出来る。従って、望まれない製品を出荷してしまう過誤が防止される。又、非破壊検査であるため、より正確な良否判断が、迅速に行える。
【００２９】
上記手段Ａも、複数の圧電／電歪素子を振動させたときの各圧電／電歪素子の共振周波数を測定する手段Ｂも、圧電／電歪デバイスに含まれる個々の圧電／電歪素子の実際の変位量を直接検査せずに、変位量のバラツキ具合を判断出来るので、より短時間で、圧電／電歪デバイスを検査することが可能である。尚、本発明に係る圧電／電歪デバイスは、本発明に係る圧電／電歪デバイスの検査方法において、手段Ａ乃至手段Ｂを行う対象である圧電／電歪デバイスに該当するものであり、本発明に係る圧電／電歪デバイスの検査方法の実施を通して上記効果を導くものである。
【００３０】
本発明に係る圧電／電歪デバイスの検査方法によって得られた印刷のズレの情報（大きさ及び方向等）を印刷装置にフィードバックすることにより、印刷のズレを修正することが出来る。従って、印刷のズレが予め定めた規格値以上大きい、即ち同一の電圧をかけたときに生じる変位量が一定以上小さい、圧電／電歪素子が含まれている不良の圧電／電歪デバイスの割合を低減出来、歩留まりの向上に寄与するので、生産効率を格段に向上出来る。
【００３１】
本発明に係る圧電／電歪デバイスの検査方法では、好ましくは列状に配設された複数の圧電／電歪素子のうち両方の最外の圧電／電歪素子を検査用素子とし、その他の圧電／電歪素子を製品素子として、検査用素子における（例えば）一の電極層について、製品素子において対応する電極層に対し、（例えば）印刷方向にかかる長さを（例えば）短くするという変更を行い、好ましくは手段Ａ及び手段Ｂを併用して行うことにより、（例えば）電極層の形成にかかる印刷のズレの詳細な状態が把握出来る。そして、この印刷のズレの状態によって、圧電／電歪デバイスにおいて（同一の電圧をかけたときの）各圧電／電歪素子の変位量のバラツキ具合が詳細に把握出来る。一方、圧電／電歪デバイスのうち（例えば）印刷方向に配設された１列の複数の圧電／電歪素子においては、印刷のズレが生じたときに、その大きさは、印刷の起点側から終点側へ徐々に比例して大きくなるものと考えられる。即ち、印刷のズレが生じた圧電／電歪デバイスにおいて、同一の電圧をかけたときに生じる変位量の差は、印刷の起点側にあたる圧電／電歪素子から終点側にあたる圧電／電歪素子へ徐々に比例して小さくなると考えられる。従って、検査した圧電／電歪デバイスの印刷のズレの情報を当該圧電／電歪デバイスに与え、その情報に基づき、例えば、印刷の起点側にあたる圧電／電歪素子から終点側にあたる圧電／電歪素子に向けて、比例して大きくなるように、圧電／電歪素子（圧電／電歪層）にかける電圧を大きくすることにより、印刷のズレを包含する圧電／電歪デバイスであっても、その変位量を均一にすることが可能である。
【００３２】
本発明に係る圧電／電歪デバイスの第１の製造方法及び第２の製造方法によれば、圧電／電歪層及び電極層の形成にかかる印刷の刷り忘れを完全に防止出来る。従って、望まれない製品を出荷してしまう問題が生じない。
【００３３】
以上、説明したように、本発明を通じて出荷される圧電／電歪デバイスは、個々の圧電／電歪素子の変位量が均一な優れたものになる。この圧電／電歪デバイスを、本出願人の開示した表示装置のアクチュエータ基板として適用することにより、表示装置は、光導波板に対し精度よく変位伝達部を接触させ又は離隔させて非接触にすることが可能なものになり、表示装置において、光導波板の散乱光（漏れ光）の制御が全体的に安定し、全画素の応答速度が一定になり、全画素にわたって均一な輝度が得られる。即ち、表示装置は、良好な表示品質を有するものになる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態について、適宜、図面を参酌しながら説明するが、本発明はこれらに限定されて解釈されるべきものではなく、本発明の範囲を逸脱しない限りにおいて、当業者の知識に基づいて、種々の変更、修正、改良を加え得るものである。例えば、図面は、好適な本発明の実施の形態を表すものであるが、本発明は図面に表される態様や図面に示される情報により制限されない。本発明を実施し又は検証する上では、本明細書中に記述されたものと同様の手段若しくは均等な手段が適用され得るが、好適な手段は以下に記述される手段である。
【００３５】
先ず、圧電／電歪デバイスを構成する圧電／電歪素子について説明する。図１７〜図１９は、圧電／電歪素子の一例を模式的に示す断面図であり、図２５は、図１９に断面図が示される圧電／電歪素子１９０の斜視図である。図１９に示される圧電／電歪素子１９０の断面は、図２５におけるＡＡ断面である。
【００３６】
図１７に示される圧電／電歪素子１７０は、基体２の上に、１つの圧電／電歪層４と、それを挟んだ２つの電極層（下部電極層３及び上部電極層４）とが、印刷及び焼成を経て形成されたものである。圧電／電歪素子１７０において、上部電極層５と下部電極層３との間に電界が生じると、圧電／電歪材料からなる圧電／電歪層４が電界誘起歪みに基づき例えば伸縮する。圧電／電歪素子１７０は、それ自体が圧電／電歪層４の伸び・縮みにより変形するものであるが、基体２によってその一面（下部電極層３側）が拘束されていると、その変位量は抑制される。
【００３７】
そこで、大きな変位量を得るために、基体２にキャビティ（空所）を設ける態様が採られることが多い（図１８参照）。図１８に示されるように、圧電／電歪素子１７０の位置に対応して基体２にキャビティ８を設け、圧電／電歪素子１７０が薄い振動板６の上に配設されるようにすると、圧電／電歪層４は面方向に発生した電界に応じて（図中において水平方向に）伸びを生じるが、圧電／電歪層４を下部電極層３を介して支持する振動板６には同方向の伸びは生じないため、両者の間の歪みに違いが生じ、圧電／電歪層４には上部電極層５側を凸とした屈曲変形が生じ、振動板６も連れて屈曲変形する。その結果、圧電／電歪素子１７０として、大きな変位量が得られる。
【００３８】
又、圧電／電歪層４を複数にする態様も多く採られる。図１９に示される圧電／電歪素子１９０は、２つの圧電／電歪層４を有するものであり、キャビティ８を設けた基体２の振動板６の上に、２つの圧電／電歪層４と、それを挟んだ３つの電極層（下部電極層３、内部電極層７、及び上部電極層４）とが、印刷及び焼成を経て形成されたものである。圧電／電歪層４を２層に積層することによって、変位（伸び）を生じる部分に高い剛性が得られ応答速度が高まるとともに、２つの圧電／電歪層が変位を生じるので全体として大きな変位発生力が得られる。尚、図２５において矢印Ｓは、印刷手段として例えばスクリーン印刷を採用した場合における印刷方向を表している。３つの電極層（下部電極層３、内部電極層７、及び上部電極層４）は、所定の導電材料ペーストを用いて矢印Ｓで示される方向に印刷された後に焼成により形成され、同様に、２つの圧電／電歪層４は、所定の圧電／電歪材料を用いて矢印Ｓで示される方向に印刷された後に焼成され形成される。
【００３９】
ところで、圧電／電歪素子は、電界によって誘起される歪みや応力によって誘起される電荷／電界を利用してまとまった機能を果たすユニットであり、少なくとも１の圧電／電歪層と少なくとも２の（一対の）電極層とを構成要素とするものである。本明細書では、圧電／電歪、と称しているが、狭義の意味での、印加電界に概ね比例した歪み量を発生する逆圧電効果や応力によって誘起された電荷量を発生する圧電効果、印加電界の二乗に概ね比例した歪み量を発生する電歪効果を利用する圧電／電歪素子に限定されず、強誘電体材料全般に見られる分極反転、反強誘電体材料に見られる反強誘電相−強誘電相間の相転移、等の現象を利用する圧電／電歪素子も含まれる。又、分極処理が行われるか否かについても、圧電／電歪素子を構成する圧電／電歪層に用いられる材料の性質に基づいて適宜決定される。
【００４０】
以上、圧電／電歪素子について説明したが、本発明に係る圧電／電歪デバイスの検査方法及び本発明に係る圧電／電歪デバイスの製造方法が対象とする圧電／電歪デバイス、並びに本発明に係る圧電／電歪デバイスは、このような印刷によって形成された圧電／電歪層及び電極層を具備する圧電／電歪素子が、複数列状に配設されてなるものであり、２列以上であればマトリクス状（又は千鳥状）に配設されてなるものである。
【００４１】
次に、印刷のズレの問題について、印刷工程を含む圧電／電歪デバイスの製造過程をふまえて説明する。圧電／電歪デバイスは、例えば以下のように作製される。基体はグリーンシート積層法により作製することが出来る。具体的には、酸化ジルコニウム等のセラミックス粉末にバインダ、溶剤、分散剤、可塑剤等を添加し混合してスラリーを作製し、これを脱泡処理し、その後、ドクターブレード法等の方法により所定の厚さを有する複数のグリーンシートとして成形し、これらを更に内部に複数のキャビティが列状に形成されるように所定の形状に加工し、順次重ね合わせ圧着してグリーンシート積層体を得て、それを焼成して、基体を得ることが出来る。そして、スクリーン印刷装置を用いて、得られた基体の上であって複数のキャビティに対応する位置に、複数の下部電極層（導電材料ペースト）を同時に印刷し焼成し、次いで、複数の圧電／電歪層（圧電／電歪材料ペースト）を同時に印刷し焼成し、次いで、複数の上部電極層（導電材料ペースト）を同時に印刷し焼成して、複数の圧電／電歪素子を形成し、圧電／電歪デバイスを得ることが出来る。適切な材料を選択することにより、電極層（下部電極層、上部電極層）及び圧電／電歪層を逐次印刷した後に、１回で一体焼成することも可能である。
【００４２】
ここで、スクリーン印刷装置は、上記した下部電極層等の形状に相当するパターン形状の孔が形成されたスクリーンを周囲から保持する枠状のフレームと、このフレームの下方に配設され、基体を位置決めして固定・載置する位置決め手段を有する印刷ステージと、を備えたものであり、上記下部電極層等の印刷は、スクリーン上に導電材料ペースト等を載置し、スキージ等を用いてスクリーン上を摺動させることによってそのペーストを孔に押し込み、所定の厚さ・パターンでそのペーストを配設することで行われる。従って、基体の上であって複数のキャビティに対応する位置に、複数の下部電極層、複数の圧電／電歪層、及び複数の上部電極層を、精度よく印刷するためには、基体に対しスクリーンを精度よく配置する必要性があるが、圧電／電歪デバイスを作製する上では数十μｍオーダーの高い精度が要求されるため、印刷のズレが生じる場合があり得る（スクリーン印刷装置の問題については、特許文献４を参照）。
【００４３】
図２２、図２３は、印刷のズレを説明するために圧電／電歪素子を表した断面図であり、図２２は印刷ズレのない圧電／電歪素子を示し、図２３は下部電極層に印刷ズレが生じた場合の圧電／電歪素子を示している。印刷ズレがない場合（図２２参照）には、上部電極層５と下部電極層３との間に電界が生じると、それらに挟まれた圧電／電歪層４全体に電界誘起歪みが生じ、それに基づき例えば伸び・縮みする。一方、印刷ズレがある場合（図２３参照）には、上部電極層５と下部電極層３との間に同じ電界を与えても、それらに挟まれていない圧電／電歪層４が存在するため、この部分では電界誘起歪みが殆ど生じず、相対的に圧電／電歪層４の伸び・縮みは小さくなり、圧電／電歪素子の変位量に差が生じる。即ち、このような印刷ズレがない圧電／電歪素子と印刷ズレがある圧電／電歪素子とが混在している圧電／電歪デバイスでは、圧電／電歪素子の変位量にバラツキが生じることになる。そうなると、そのような圧電／電歪デバイスを用いた、例えば表示装置においては、既述のように表示品質の低下をもたらす。
【実施例】
【００４４】
続いて以下に、本発明に係る圧電／電歪デバイスの検査方法、及び圧電／電歪デバイス、並びに圧電／電歪デバイスの製造方法について、実施例を示して説明する。尚、本発明はこれら実施例に限定されるものではない。
【００４５】
先ず、基準となる圧電／電歪デバイスとして印刷ズレの生じていない正常品の圧電／電歪デバイスを得た。具体的には、グリーンシート積層法により基体を作製し、スクリーン印刷装置を用いて、得られた基体の上であって複数のキャビティに対応する位置に、下部電極層を印刷、焼成してから、圧電／電歪層、内部電極層、圧電／電歪層の順に印刷してから焼成し、上部電極層を印刷、焼成して、複数の圧電／電歪素子を形成し、圧電／電歪デバイスを得た。図１３及び図１４は、その正常品の圧電／電歪デバイスを示す断面図であり、これらは、本発明に係る圧電／電歪デバイスの一の実施形態に相当するものである。図１３及び図１４に示される圧電／電歪デバイスは、４つの圧電／電歪素子が列状に配設されたものであり、各圧電／電歪素子は、印刷によって形成された２つの圧電／電歪層４と３つの電極層を具備する。圧電／電歪素子のうち両方の外側の圧電／電歪素子は検査用素子１０，２０であり、内側の２つの圧電／電歪素子は製品素子３０，４０である。図１３及び図１４に示される圧電／電歪デバイスでは、製品素子３０，４０における２つの圧電／電歪層４と３つの電極層の態様から、製品素子３０，４０において印刷のズレは生じていない。尚、印刷方向は、図中において手前から奥方向である（図２５参照、図１３及び図１４は印刷方向と垂直な断面が示されている）。
【００４６】
図１３に示される圧電／電歪デバイスは、検査用素子１０における上部電極層１５、内部電極層１７、下部電極層１３は、製品素子３０，４０において対応する層に対し、印刷方向と垂直な方向にかかる長さの変更がなされたものであり、概ね半分の長さになっている。又、検査用素子２０では、上部電極層１５、内部電極層１７が、製品素子３０，４０において対応する層に対し、長さが概ね半分の長さであり、且つ、下部電極層２３は、製品素子３０，４０において対応する層に対し、長さが概ね２倍の長さになっている。図１３に示される圧電／電歪デバイスは、このような検査用素子の下部電極層の態様により、圧電／電歪層及び電極層の形成にかかる印刷のズレを感度よく検査することが出来る。尚、図１４に示される圧電／電歪デバイスは、図１３に示される圧電／電歪デバイスの検査用素子１０と検査用素子２０とを入れ替えたものに相当するものであり、同様に印刷のズレを感度よく検査することが可能である。
【００４７】
図１３に示される正常品の圧電／電歪デバイスの検査用素子１０（図中左）、検査用素子２０（図中右）、製品素子３０（図中左）、製品素子４０（図中右）のそれぞれについて、ＬＣＲメータを用いて、圧電／電歪層の静電容量を計測した。それぞれの素子における２つの圧電／電歪層の静電容量の合計値を表１に示す。又、その値を基に、製品素子間、及び検査用素子間における静電容量の左右差及び左右比を計算した。結果を表２に示す。尚、左右差とは、製品素子については、（製品素子４０の静電容量−製品素子３０の静電容量）で示され、左右比とは、製品素子については、（左右差÷（（製品素子３０の静電容量＋製品素子４０の静電容量）÷２）×１００）で示される。
【００４８】
次に、図１３に示される正常品の圧電／電歪デバイスを振動させ、ネットワークアナライザを用いて１次の共振周波数を検出した。検出した共振周波数を表１に示す。図１３に示される圧電／電歪デバイスは正常品であり製品素子３０，４０における共振周波数は同じであったが、下部電極層の態様が異なる検査用素子１０，２０では共振周波数は異なるものとなった。そして、その共振周波数を基に、製品素子間、及び検査用素子間における共振周波数の左右差及び左右比を計算した。結果を表２に示す。尚、左右差、左右比の計算方法は、上記静電容量の場合に準じて行った。
【００４９】
（ズレのケース１）電極層にズレを生じていること以外は、図１３に示される圧電／電歪デバイスと同態様の図１に示される圧電／電歪デバイスを、同様の製造方法により作製した。作製にあたっては、下部電極層（導電材料ペースト）の印刷と同時に、同じ導電材料ペーストを用いて、基体２の上であって圧電／電歪素子（製品素子及び検査用素子）を作製しない場所に、図１５に示される導通回路パターン１５０、及び図１６に示される導通回路パターン１６０を印刷した。そして、１層目の圧電／電歪層の印刷と同時に、同じ圧電／電歪材料ペーストを用いて、絶縁パターン１６１（図１６参照）を印刷し、内部電極層の印刷と同時に、同じ導電材料ペーストを用いて、導通パターン１５１（図１５参照）を印刷し、２層目の圧電／電歪層の印刷と同時に、同じ圧電／電歪材料ペーストを用いて、絶縁パターン１６２（図１６参照）を印刷し、上部電極層の印刷と同時に、同じ導電材料ペーストを用いて、導通パターン１５２（図１５参照）を印刷した。焼成して得られた圧電／電歪デバイスにおいて、導通回路パターン１５０のＡ点、Ｄ点、導通パターン１５１，１５２のＢ点、Ｃ点において相互に導通検査を行ったところ、全ての区間で導通し、電極層の刷り忘れがないことが確認出来た。又、導通回路パターン１６０のＥ点、Ｈ点、導通パターン１６１，１６２のＦ点、Ｇ点において相互に導通検査を行ったところ、全ての区間で絶縁されており、圧電／電歪層の刷り忘れがないことが確認出来た。
【００５０】
図１に示される圧電／電歪デバイスにおけるズレの対象、態様、量を表１に示す。尚、位置ズレとは、電極層又は圧電／電歪層が、検査用素子１０，２０、製品素子３０，４０の全てにおいてズレを生じているズレの態様を意味し、ズレの量が＋の場合には、図中の右方向のズレを意味する。そして、図１に示される圧電／電歪デバイスの検査用素子１０，２０及び製品素子３０，４０について、上記した図１３に示される正常品の圧電／電歪デバイスの場合と同様にして、圧電／電歪層の静電容量を計測した。それぞれの素子における２つの圧電／電歪層の静電容量の合計値を表１に示す。更に、その値を基に、製品素子間、及び検査用素子間における静電容量の左右差及び左右比を計算した。結果を表２に示す。又、図１に示される圧電／電歪デバイスの検査用素子１０，２０及び製品素子３０，４０について、上記した図１３に示される正常品の圧電／電歪デバイスの場合と同様にして、１次の共振周波数を検出した。検出した共振周波数を表１に示す。更に、その共振周波数を基に、製品素子間、及び検査用素子間における共振周波数の左右差及び左右比を計算した。結果を表２に示す。
【００５１】
（ズレのケース２〜６）電極層にズレを生じていること以外は、図１３に示される圧電／電歪デバイスと同態様の図２〜６に示される圧電／電歪デバイスを、同様の製造方法により作製した。又、作製にあたっては、ズレのケース１（単にケース１ともいう）と同様に、導通回路パターン、絶縁パターン、導通パターンを印刷し、焼成して得られた圧電／電歪デバイスにおいて導通検査を行い、電極層の刷り忘れがないこと、及び圧電／電歪層の刷り忘れがないことを確認した。それぞれの圧電／電歪デバイスにおけるズレの対象、態様、量を表１に示す。又、ケース１に準じて、各圧電／電歪デバイスの各素子について圧電／電歪層の静電容量を計測し、その値を基に静電容量の左右差及び左右比を計算した。結果を表１及び表２に示す。更に、ケース１に準じて、各圧電／電歪デバイスの各素子について１次の共振周波数を検出し、その値を基に共振周波数の左右差及び左右比を計算した。結果を表１及び表２に示す。
【００５２】
（ズレのケース７）電極層にズレを生じていること以外は、図１３に示される圧電／電歪デバイスと同態様の図７に示される圧電／電歪デバイスを、同様の製造方法により作製した。又、作製にあたっては、ケース１と同様に、導通回路パターン、絶縁パターン、導通パターンを印刷し、焼成して得られた圧電／電歪デバイスにおいて導通検査を行い、電極層の刷り忘れがないこと、及び圧電／電歪層の刷り忘れがないことを確認した。図７に示される圧電／電歪デバイスにおけるズレの対象、態様、量を表１に示す。尚、ピッチズレとは、電極層又は圧電／電歪層が、圧電／電歪デバイスの一方の端部（例えば検査用素子１０側）から他方の端部（例えば検査用素子２０側）に向けて徐々にズレの量を増加させてズレを生じているズレの態様を意味し、ズレの量が＋の場合には、図中の右方向のズレを意味する。そして、図７に示される圧電／電歪デバイスの検査用素子１０，２０及び製品素子３０，４０について、上記した図１３に示される正常品の圧電／電歪デバイスの場合と同様にして、圧電／電歪層の静電容量を計測した。それぞれの素子における２つの圧電／電歪層の静電容量の合計値を表１に示す。更に、その値を基に、製品素子間、及び検査用素子間における静電容量の左右差及び左右比を計算した。結果を表２に示す。又、図７に示される圧電／電歪デバイスの検査用素子１０，２０及び製品素子３０，４０について、上記した図１３に示される正常品の圧電／電歪デバイスの場合と同様にして、１次の共振周波数を検出した。検出した共振周波数を表１に示す。更に、その共振周波数を基に、製品素子間、及び検査用素子間における共振周波数の左右差及び左右比を計算した。結果を表２に示す。
【００５３】
（ズレのケース８〜１２）電極層にズレを生じていること以外は、図１３に示される圧電／電歪デバイスと同態様の図８〜１２に示される圧電／電歪デバイスを、同様の製造方法により作製した。又、作製にあたっては、ケース１と同様に、導通回路パターン、絶縁パターン、導通パターンを印刷し、焼成して得られた圧電／電歪デバイスにおいて導通検査を行い、電極層の刷り忘れがないこと、及び圧電／電歪層の刷り忘れがないことを確認した。それぞれの圧電／電歪デバイスにおけるズレの対象、態様、量を表１に示す。又、ケース７に準じて、各圧電／電歪デバイスの各素子について圧電／電歪層の静電容量を計測し、その値を基に静電容量の左右差及び左右比を計算した。結果を表１及び表２に示す。更に、ケース７に準じて、各圧電／電歪デバイスの各素子について１次の共振周波数を検出し、その値を基に共振周波数の左右差及び左右比を計算した。結果を表１及び表２に示す。
【００５４】
【表１】
2006313783.tif 000002
【００５５】
【表２】
2006313783.tif 000003
【００５６】
（考察その１：ズレのケース１〜６）ケース１〜６においては、位置ズレが生じており、該当する圧電／電歪デバイスでは、製品素子３０，４０の両方において概ね同じズレ量で下部電極層３がズレているため、製品素子３０，４０の静電容量が概ね同量低下している（表１参照）。表２に示されるように、静電容量の左右差が０ｐＦ、左右比が０％であり、共振周波数も左右差０ＭＨｚ、左右比０％である。従って、製品素子の値だけではズレが生じていることは判断出来ない。そこで、検査用素子１０，２０について表２に示される結果をみてみると、検査用素子１０の下部電極層１３は、製品素子３０，４０の下部電極層３の概ね半分の長さであり、検査用素子２０の下部電極層２３は、製品素子３０，４０の下部電極層３の概ね２倍の長さであることから、位置ズレによって検査用素子１０，２０の静電容量が異なる値となっており、左右差として５０〜１００ｐＦ、左右比として４０〜１００％の値が示され、検査用素子の値のみでズレが生じていることを検知出来る。
【００５７】
共振周波数については、振動板６と結合している下部電極層の影響が支配的であり、振動板６に対する下部電極層の位置ズレに過敏に反応する。ケース１，４における製品素子３０，４０について、表２に示された結果をみてみると、左右差として０ＭＨｚ、左右比として０％である。従って、製品素子の値だけではズレが生じていることは判断出来ない。そこで、検査用素子１０，２０について表２に示される結果をみてみると、左右差として０．５ＭＨｚ、左右比として８５％の値が示され、検査用素子の値のみでズレが生じていることを共振周波数からも検知出来る。尚、製品素子の静電容量は正常品の値より減少していることから、正常品の値と比較すればズレが生じていることが判断可能であるが、通常、特にズレが小さい場合には、正常品の静電容量を基準値として用い、これと比較して判断することは困難である。検査用素子を設ければ正常品と比較しなくても印刷のズレを検査することが出来る。
【００５８】
（考察その２：ズレのケース７〜１２）ケース７〜１２においては、ピッチズレが生じており、該当する圧電／電歪デバイスでは、製品素子３０，４０の何れかの素子のみズレているため、製品素子３０，４０の静電容量はズレが発生した素子のみ低下している（表１参照）。表２に示されるように、静電容量の左右差が５０〜７５ｐＦ、左右比が１３〜２１％の値が示され、製品素子の値のみでズレが生じていることを検知出来る。しかし、検査用素子１０，２０について表２に示される結果をみてみると、検査用素子１０の下部電極層１３は、製品素子３０，４０の下部電極層３の概ね半分の長さであり、製品素子２０の下部電極層２３は、製品素子３０，４０の下部電極層３の概ね２倍の長さであることから、ズレが生じることによって検査用素子１０，２０の静電容量が異なる値となっており、ケース８，１０〜１２の左右差が５０〜７５ｐＦ、左右比が２９〜４６％の値が示され、製品素子よりも検査用素子の値の方がズレを検知し易い。ケース９の場合、製品素子に対する検査用素子の優位性はみられないが、図２４に示される態様の圧電／電歪デバイスを採用することによって、検査用素子の値によって、製品素子のみの場合よりも感度よくズレを検知することが可能である。図２４に示される圧電／電歪デバイスは、図１３に示される圧電／電歪デバイスの検査用素子２０を検査用素子１０と同じ検査用素子１００に入れ替えたものに相当するものであり、２つの検査用素子１０，１００は、ともに下部電極層１３が、製品素子３０，４０の下部電極層３の概ね半分の長さになっており、印刷のズレ（ピッチズレ）を感度よく検査することが可能である。又、圧電／電歪素子が２列（又はそれ以上）に配設される圧電／電歪デバイスでは、そのうちの１列を図１３に示される態様とし、他の一列を図１４に示される態様とすることによって、ズレのケース９に対応出来、列毎の最外に存在する検査用素子の値によって、製品素子のみの場合よりも感度よくズレを検知することが可能である。
【００５９】
共振周波数については、振動板６と結合している下部電極層の影響が支配的であり、振動板６に対する下部電極層のズレに過敏に反応する。即ち、振動板６に対し下部電極層のズレが生じているケース７，１０において、製品素子３０，４０について表２に示される結果をみてみると、左右差として０．９７ＭＨｚ、左右比として２７％の値が示され、静電容量よりもズレが生じていることを感度よく検知出来る。
【産業上の利用可能性】
【００６０】
本発明に係る圧電／電歪デバイスの検査方法及び圧電／電歪デバイスは、表示装置の他に、各種アクチュエータ及びセンサーに適用でき、例えば、計測器、光変調器、光スイッチ、電気スイッチ、マイクロリレー、マイクロバルブ、搬送装置、ディスプレイ及びプロジェクタ等の画像表示装置、画像描画装置、マイクロポンプ、液滴吐出装置、微小混合装置、微小撹拌装置、微小反応装置、等に適用される各種の圧電／電歪デバイス、又はその検査手段として好適に利用出来る。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る圧電／電歪デバイスの一の実施形態（位置ズレを生じた製品）を示す断面図である。
【図２】本発明に係る圧電／電歪デバイスの一の実施形態（位置ズレを生じた製品）を示す断面図である。
【図３】本発明に係る圧電／電歪デバイスの一の実施形態（位置ズレを生じた製品）を示す断面図である。
【図４】本発明に係る圧電／電歪デバイスの一の実施形態（位置ズレを生じた製品）を示す断面図である。
【図５】本発明に係る圧電／電歪デバイスの一の実施形態（位置ズレを生じた製品）を示す断面図である。
【図６】本発明に係る圧電／電歪デバイスの一の実施形態（位置ズレを生じた製品）を示す断面図である。
【図７】本発明に係る圧電／電歪デバイスの一の実施形態（ピッチズレを生じた製品）を示す断面図である。
【図８】本発明に係る圧電／電歪デバイスの一の実施形態（ピッチズレを生じた製品）を示す断面図である。
【図９】本発明に係る圧電／電歪デバイスの一の実施形態（ピッチズレを生じた製品）を示す断面図である。
【図１０】本発明に係る圧電／電歪デバイスの一の実施形態（ピッチズレを生じた製品）を示す断面図である。
【図１１】本発明に係る圧電／電歪デバイスの一の実施形態（ピッチズレを生じた製品）を示す断面図である。
【図１２】本発明に係る圧電／電歪デバイスの一の実施形態（ピッチズレを生じた製品）を示す断面図である。
【図１３】本発明に係る圧電／電歪デバイスの一の実施形態（正常品）を示す断面図である。
【図１４】本発明に係る圧電／電歪デバイスの一の実施形態（正常品）を示す断面図である。
【図１５】本発明に係る圧電／電歪デバイスの第２の製造方法における導通回路パターン及び導通パターンの一の実施形態を示す平面図である。
【図１６】本発明に係る圧電／電歪デバイスの第１の製造方法における導通回路パターン及び絶縁パターンの一の実施形態を示す平面図である。
【図１７】圧電／電歪素子の一例を模式的に示す断面図である。
【図１８】圧電／電歪素子の一例を模式的に示す断面図である。
【図１９】圧電／電歪素子の一例を模式的に示す断面図であり、図２５におけるＡＡ断面である。
【図２０】表示装置を示す断面図である。
【図２１】表示装置を示す図であり、アクチュエータ基板（圧電／電歪デバイス）部分の平面図である。
【図２２】印刷のズレを説明するために印刷ズレのない圧電／電歪素子を表した断面図である。
【図２３】印刷のズレを説明するために印刷ズレが生じた圧電／電歪素子を表した断面図である。
【図２４】本発明に係る圧電／電歪デバイスの一の実施形態（正常品）を示す断面図である。
【図２５】図１９に断面図が示される圧電／電歪素子の斜視図である。
【符号の説明】
【００６２】
２…基体、３，１３，２３…下部電極層、４…圧電／電歪層、５，１５…上部電極層、６…振動板、７，１７…内部電極層、８…キャビティ、１０，２０，１００…検査用素子、３０，４０…製品素子、１７０，１９０，２１０…圧電／電歪素子、２００…表示装置、２２０…圧電／電歪デバイス。
【図１】
2006313783.tif 000004
【図２】
2006313783.tif 000005
【図３】
2006313783.tif 000006
【図４】
2006313783.tif 000007
【図５】
2006313783.tif 000008
【図６】
2006313783.tif 000009
【図７】
2006313783.tif 000010
【図８】
2006313783.tif 000011
【図９】
2006313783.tif 000012
【図１０】
2006313783.tif 000013
【図１１】
2006313783.tif 000014
【図１２】
2006313783.tif 000015
【図１３】
2006313783.tif 000016
【図１４】
2006313783.tif 000017
【図１５】
2006313783.tif 000018
【図１６】
2006313783.tif 000019
【図１７】
2006313783.tif 000020
【図１８】
2006313783.tif 000021
【図１９】
2006313783.tif 000022
【図２０】
2006313783.tif 000023
【図２１】
2006313783.tif 000024
【図２２】
2006313783.tif 000025
【図２３】
2006313783.tif 000026
【図２４】
2006313783.tif 000027
【図２５】
2006313783.tif 000028