(57)【要約】【課題】定格負荷状態で設定された主回路を用いて、軽負荷時のスイッチング損失を低減させることが可能で、軽負荷時の装置効率を向上させる。【解決手段】直流電圧源１からの直流入力電圧をスイッチングデバイス３〜７をオン・オフ制御して得られる出力電圧をリアクトル１３とコンデンサ１４から成るフィルタを介して出力する構成を有し、スイッチングデバイスが直流電源とフィルタ間に複数個並列接続され、これら複数のスイッチングデバイスを直流出力電圧に基づいたパルス幅制御を行い、パルス幅信号を並列接続された複数個のスイッチングデバイスに時分割信号の分配を行う。【選択図】      図１
2006158110.tif 000002
【特許請求の範囲】
【請求項１】
直流電源回路からの直流入力電圧をスイッチングデバイスをオン・オフ制御して得られる出力電圧をリアクトルとコンデンサから成るフィルタを介して出力し、前記スイッチングデバイスを時分割制御する時分割制御チョッパ回路において、
前記スイッチングデバイスが前記直流電源とフィルタ間に複数個並列接続され、前記複数のスイッチングデバイスを直流出力電圧に基づいたパルス幅制御を行い、パルス幅信号を並列接続された複数個のスイッチングデバイスに時分割信号の分配を行うことを特徴とする時分割制御チョッパ回路。
【請求項２】
前記スイッチングデバイスは、最大負荷時ではすべて時分割動作制御され、入力電流の変化に応じた回路内部の変化に応じた回路内部の電圧降下を直流入力電流で等価的に推定し、直流入力電流の減少に応じて時分割動作制御されるスイッチングデバイスの数を減少させ、時分割パルス幅の合計パルス幅の時間を満足するように動作することを特徴とする請求項１に記載の時分割制御チョッパ回路。
【請求項３】
直流入力電流を検出する電流検出器と、入力直流電圧源に並列接続された複数のスイッチングデバイスと、前記複数のスイッチングデバイスの出力側に接続されたリアクトルとコンデンサから成り出力を負荷に供給するフィルタと、
前記負荷への出力電圧と、鋸歯状波発生回路から発生される鋸歯状波信号とを比較する第１の比較器と、前記鋸歯状波発生回路の基準信号を入力とし、前記複数個の時分割パルスを分配出力するリングカウンタと、前記電流電圧変換器で変換された電圧信号と、それぞれ異なる所定の電圧と比較する所定数の第２の比較器と、前記リングカウンタからの出力信号が第１の入力端子に、前記第１の比較器からの出力信号が第２の入力端子に、前記第２の比較器のうち所定の比較器からの出力信号が第３の入力端子に入力され、各出力信号が前記スイッチングデバイスの駆動信号として供給される複数の論理積回路とを備え、
前記スイッチングデバイスの動作は直流入力電流に応じて、スイッチングデバイスの動作を選択することを特徴とする請求項１に記載の時分割制御チョッパ回路。
【請求項４】
前記スイッチングデバイスはトランジスタであり、
入力の直流電源に、直流入力電流検出器が接続されるとともに、直列にトランジスタのコレクタが接続され、前記トランジスタと並列に複数のトランジスタが接続され、前記トランジスタと前記複数のエミッタ側にはそれぞれ対応するダイオードのカソード側が接続され、前記ダイオードのアノード側は前記直流電源の負側に接続されるとともに、トランジスタのエミッタ側の出力が負荷に供給され、
前記負荷への出力電圧に基づいて前記トランジスタのベースに供給する駆動パルス信号のパルス幅制御をおこない、入力電流最大時にはすべてのトランジスタによる時分割制御を行い、前記検出された直流入力電流の減少に合わせて、所定の個数のトランジスタ動作を順次に停止させることを特徴とする請求項１に記載の時分割制御チョッパ回路。
【請求項５】
前記チョッパ回路の内部インピーダンスによる電圧降下範囲が、前記スイッチングデバイスのパルス幅制御におけるパルス幅変化範囲に対する比例分を等分割し、分割した比例分を満足する個数のスイッチングデバイスを直流入力電流の変化に合わせて動作範囲と不動作範囲を切り替えることを特徴とする請求項１乃至４のいずれかに記載の時分割制御チョッパ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時分割制御される複数のスイッチングデバイスを用いた時分割制御チョッパ回路に関し、特に時分割動作に基づく高周波動作を行う降圧型チョッパ装置に用いて有益な時分割制御チョッパ回路に関する。
【背景技術】
【０００２】
直流電圧が接続されているスイッチングデバイスをオンオフ制御してリアクトルとキャパシタ（コンデンサ）を介して出力電圧を制御する回路としては昇降圧チョッパ回路やインバータ回路がある。
【０００３】
例えば、時分割制御に基づく降圧チョッパ回路では、スイッチング動作を高周波化する際には、スイッチングデバイスの動作速度と損失が問題となる。複数のスイッチングデバイスによるスイッチ動作を時分割制御し高周波数化が行われる。この回路は、従来回路を基本とし、スイッチングデバイスを並列に複数個接続し、それぞれで動作を分担させている。
【０００４】
本発明は、例えば、特許文献１に記載された時分割並列運転式昇圧チョッパ回路を更に改善した時分割制御チョッパ回路に関するものである。また、特許文献２に記載されたＤＣ−ＤＣコンバータ回路は、本発明と同様な目的をもつが、出力負荷容量の大小を並列されたスイッチングデバイス、ここではＭＯＳＦＥＴの動作数を変えて、デバイスの消費電力低減を図っている。この中で、消費電力の主眼はＭＯＳＦＥＴの並列接続によるゲート回路入力の浮遊容量増大に伴う駆動損失の低減が目的となっており、デバイスの主回路スイッチング動作には言及していない。
【特許文献１】特開平９−１０３０７１号公報（第２〜３頁、図１）
【特許文献２】特開２００４−７２９６４公報（第４〜６頁、図１）
【０００５】
図６にはこの種の時分割制御方式の降圧チョッパ基本回路が示されている。また、図７には図６に示す回路の動作タイムチャートが示されている。本回路の基本動作は降圧チョッパ回路と同じであるが、出力電圧と鋸歯状波との比較結果に基づいて各スイッチングデバイスに供給するスイッチング駆動信号を、分配器によって周期的な時分割を行っており、最終的な動作周波数はダイオードの印加電圧として表わされる合成周波数となる。
【０００６】
図６と図７を参照して動作を説明すると、直流入力電圧１０１は、点線で囲まれたチョッパの内部インピーダンス１０２を通してスイッチングデバイスとしての複数のトランジスタ１０３、１０４及び１０５のコレクタに入力される。トランジスタ１０３、１０４及び１０５のエミッタはフライホイルダイオード１０６、フィルタリアクトル１０７及びフィルタコンデンサ１０８を介して負荷抵抗１０９に供給される。
【０００７】
電圧検出器１１０は、負荷抵抗１０９への出力電圧と、設定バイアス電圧源１１１からの設定バイアス電圧Ｅｒとの差電圧を検出し、その出力電圧が比較器１１２に入力されて鋸歯状波と比較される。比較器１１２からの比較出力に基づいて分配器１１４は、各トランジスタ１０３〜１０５の各ベースに供給する駆動信号を分配する。その動作は図７に示す各部信号のタイミングチャートからも明らかである。
【０００８】
このように、高周波化を行うための回路では、複数（Ｎ個）のスイッチングデバイスを使用し、スイッチング周波数を１／Ｎに分割し動作する時分割制御方式が採用されている。ハードスイッチング方式のパルス幅制御のスイッチングデバイスの近似的なスイッチング損失Ｐは、デバイス印加電圧をＥ、デバイス通過電流をＩ、スイッチング周波数をｆとし、近似比例定数をｋとすれば、
Ｐ＝ｋ・Ｉ・Ｅ・ｆ／Ｎ
で表わされる。
【０００９】
つまり、スイッチング周波数が一定のとき、損失はデバイス通過電流Ｉに比例する。直流入力電圧値Ｅが一定の場合、デバイス通過電流Ｉが変化すると装置内部の回路損失によってパルス幅が変化する。定格負荷時にパルス幅は制御可能の最大値となるが、無負荷状態では装置内部の損失が小さい為、パルス幅は最小値となる。したがって、スイッチング損失はスイッチングデバイス通過電流に比例した値となる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述のように高周波スイッチングを時分割制御方式で行う場合、最大パルス幅からパルス幅を狭めていくとキャリア周波数に対するパルス幅は狭くなる。この時に、負荷率と装置の変換効率の関係は全負荷に比べ軽負荷率の状態では全損失に対するスイッチング損失の比率が大きくなってくる。その結果、軽負荷時の効率が低くなるという欠点がある。
【００１１】
そこで、本発明の目的は、軽負荷状態から定格負荷までの広範囲で高効率が得られる時分割制御チョッパ回路を提供することにある。
【００１２】
本発明の他の目的は、定格負荷領域から軽負荷領域の範囲のスイッチング損失を入力電流値に比例して、ステップ的にキャリア周波数を低減することによって軽負荷領域までの効率を改善した時分割制御チョッパ回路を提供することにある。
【課題を解決するための手段】
【００１３】
前述の課題を解決するため、本発明による時分割制御チョッパ回路は、次のような特徴的な構成を採用している。
【００１４】
（１）直流電源回路からの直流入力電圧をスイッチングデバイスをオン・オフ制御して得られる出力電圧をリアクトルとコンデンサから成るフィルタを介して出力し、前記スイッチングデバイスを時分割制御する時分割制御チョッパ回路において、
前記スイッチングデバイスが前記直流電源とフィルタ間に複数個並列接続され、前記複数のスイッチングデバイスを直流出力電圧に基づいたパルス幅制御を行い、パルス幅信号を並列接続された複数個のスイッチングデバイスに時分割信号の分配を行う時分割制御チョッパ回路。
【００１５】
（２）前記スイッチングデバイスは、最大負荷時ではすべて時分割動作制御され、入力電流の変化に応じた回路内部の変化に応じた回路内部の電圧降下を直流入力電流で等価的に推定し、直流入力電流の減少に応じて時分割動作制御されるスイッチングデバイスの数を減少させ、時分割パルス幅の合計パルス幅の時間を満足するように動作する上記（１）の時分割制御チョッパ回路。
【００１６】
（３）直流入力電流を検出する電流検出器と、入力直流電圧源に並列接続された複数のスイッチングデバイスと、前記複数のスイッチングデバイスの出力側に接続されたリアクトルとコンデンサから成り出力を負荷に供給するフィルタと、
前記負荷への出力電圧と、鋸歯状波発生回路から発生される鋸歯状波信号とを比較する第１の比較器と、前記鋸歯状波発生回路の基準信号を入力とし、前記複数個の時分割パルスを分配出力するリングカウンタと、前記電流電圧変換器で変換された電圧信号と、それぞれ異なる所定の電圧と比較する所定数の第２の比較器と、前記リングカウンタからの出力信号が第１の入力端子に、前記第１の比較器からの出力信号が第２の入力端子に、前記第２の比較器のうち所定の比較器からの出力信号が第３の入力端子に入力され、各出力信号が前記スイッチングデバイスの駆動信号として供給される複数の論理積回路とを備え、
前記スイッチングデバイスの動作は直流入力電流に応じて、スイッチングデバイスの動作を選択する上記（１）の時分割制御チョッパ回路。
【００１７】
（４）前記スイッチングデバイスはトランジスタであり、入力の直流電源に、直流入力電流検出器が接続されるとともに、直列にトランジスタのコレクタが接続され、前記トランジスタと並列に複数のトランジスタが接続され、前記トランジスタと前記複数のエミッタ側にはそれぞれ対応するダイオードのカソード側が接続され、前記ダイオードのアノード側は前記直流電源の負側に接続されるとともに、トランジスタのエミッタ側の出力が負荷に供給され、
前記負荷への出力電圧に基づいて前記トランジスタのベースに供給する駆動パルス信号のパルス幅制御をおこない、入力電流最大時にはすべてのトランジスタによる時分割制御を行い、前記検出された直流入力電流の減少に合わせて、所定の個数のトランジスタ動作を順次に停止させる上記（１）の時分割制御チョッパ回路。
【００１８】
（５）前記チョッパ回路の内部インピーダンスによる電圧降下範囲が、前記スイッチングデバイスのパルス幅制御におけるパルス幅変化範囲に対する比例分を等分割し、分割した比例分を満足する個数のスイッチングデバイスを直流入力電流の変化に合わせて動作範囲と不動作範囲を切り替える上記（１）１乃至（４）のいずれかの時分割制御チョッパ回路。
【発明の効果】
【００１９】
本発明の時分割制御チョッパ回路の時分割制御チョッパ回路によれば、定格負荷状態で設定された主回路を用いて、軽負荷時のスイッチング損失を低減させることが可能で、軽負荷時の装置効率を向上させることができる。 
【実施例１】
【００２０】
以下、本発明による時分割制御チョッパ回路の好適実施例の構成及び動作を、添付図面を参照して詳細に説明する。
【００２１】
以下に説明する実施例は一例として降圧型チョッパ回路についてのもので、高周波動作を行うための、時分割動作の動作段数を直流入力電流に比例させ、ステップ的に総合の合成周波数を下げ、スイッチング損失を低減させている。
【００２２】
パルス幅制御においてスイッチング周波数、具体的には、鋸歯状波の時間的長さに対する比較器出力によるパルス幅の比を制御率αとして表わすことができる。ここで、制御率は一定周期に対する制御されたパルスの幅とする。時分割制御を考える場合には、パルスは複数であっても良い。
【００２３】
制御率は、直流入力電圧が低く、出力容量が大きいほど大きな値、つまり、パルス幅が広くなる。一般的な定電圧出力制御では負荷率の変化は出力電流の変化となる。負荷率の変化、つまり、出力電流の変化は直流入力電流にも比例する。さらに、直流入力電流は直流入力電圧が低いほど大きくなる。このことはパルス幅制御の制御率は直流入力電流に比例している。
【００２４】
降圧チョッパ回路では、スイッチング周期内のオン時間比率で出力電圧を零から入力電源電圧まで変化することができる。スイッチのオン期間（tON）とオフ期間（tOFF）から出力電圧（Eo）は次式で表される。
Eo  =  Ei×tON ／（tON +tOFF）
=  α×Ei          -----（1）
α=  Eo／Ei          -----（2）
ここで、Ei：直流入力電圧、T：周期（T= tON+tOFF）、α：制御率（α＜1）
スイッチングを行う制御率（パルス幅＝α）は、入力電圧と出力電圧の比で決まる。この時、入力電流に比例する内部損失による電圧降下を含むことで、装置内部損失を考慮した制御率（パルス幅＝α）が求められる。装置の内部インピーダンス（Ri）、直流入力電流（I）とすれば、制御率（パルス幅＝αi）は次式で表される。
αi  =  Eo／（Ei − Ri×I）      ----（3）
【００２５】
図３には入力電圧とパルス幅をパラメータとしたときの入力電流変動範囲（無負荷時〜全負荷時の入力電流）、周波数可変直線が示されている。図３から明らかなように、入力電流変動範囲に対しパルス幅が変化する。また、入力電流変化と共に入力電圧変化がパルス幅を可変している。したがって、パルス周波数制御の場合、入力電流変動範囲で制御することになる。
【００２６】
さて、一定周波数動作のパルス幅制御に対して、スイッチングデバイスのオン時間一定で、オフ時間を変化させる制御方式をパルス周波数制御（PFM：Pulse Frequency Modulation）または、パルス密度変調制御（PDM：Pulse Density Modulation）と称する。
【００２７】
図４にはパルス周波数制御型の降圧チョッパの基本回路が、図５には図４に示す降圧チョッパ回路のパルス周波数制御動作タイムチャートが示されている。
【００２８】
図４と図５を参照して構成及び動作を説明すると、直流入力電圧３１は、点線で囲まれたチョッパの内部インピーダンス３２を通してスイッチングデバイスとしてのトランジスタ３３のコレクタに入力される。トランジスタ３３のエミッタはフライホイルダイオード３４、フィルタリアクトル３５及びフィルタコンデンサ３６を介して負荷抵抗３７に供給される。
【００２９】
電圧検出器３８は、負荷抵抗３７への出力電圧と、設定バイアス電圧Ｅｒとの差電圧を検出し、その出力電圧が電圧可変発振器３９に入力され、トランジスタ３３のベースに供給する駆動パルスの周波数を可変する。
【００３０】
出力電圧を一定値になるように制御する場合、降圧が前提となるので、入力電圧が低ければトランジスタの一定オン時間（出力時間）に対しオフ時間が短くなり、入力電圧が高ければトランジスタの一定オン時間に対しオフ時間が長くなる。つまり、入力電圧が低いと一定パルス幅の単位時間当たりのパルス数が多く、入力電圧が高いと一定パルス幅の単位時間当たりのパルス数が少なくなる。
【００３１】
時分割制御方式は、出力周波数に対し１／Ｎに分割した個々の区間を１／Ｎずつ位相をずらして動作させている。図３の「入力電流変動範囲とパルス幅」に示すように、パルス幅は入力電流が最大の時に最も広がる。直流入力電流が減少し、制御率が低下しパルス幅が１／Ｎまで狭くなる場合を考える。Ｎ個の時分割制御のトランジスタのパルス幅を合計した値は、Ｎ−１個のトタンジスタが最大幅で動作するのと同じパルス幅合計値となる。この時はＮ個のトランジスタの内１個のトランジスタ動作を停止しても、同じ制御率となる。
【００３２】
このようにパルス幅が狭くなり、制御率が低くなるに従い、時分割動作のトランジスタの動作個数を減らすことが可能となる。時分割動作の個数を変化させることでスイッチング損失を減らすことが可能となる。時分割動作の個数の変化は直流入力電流の増減で行うことができる。
【００３３】
図３の「入力電流変動範囲とパルス幅」では、「周波数可変直線Ａ−Ｂ」で示される直線の範囲となる。この直線上が周波数を変化させることが可能の範囲となる。入力電圧の変化を加味した入力電流変動範囲では周波数変化に加え、パルス幅制御が行われる。
【００３４】
総合の周波数は時分割動作のトランジスタで決定される。Ｎ個のトランジスタ全てが動作しているときの周波数をｆとすると、トランジスタ１個が不動作になると総合出力周波数は（Ｎ−１）×ｆ／Ｎとなる。Ｍ個が不動作の場合、出力周波数は（Ｎ−Ｍ）×ｆ／Ｎとなる。ただし、Ｎ＞Ｍ≧０（Ｎ、Ｍは整数）となる。
【００３５】
チョッパ装置の主回路フィルタ定数は全負荷状態で設定される。みかけ上の周波数が低下する場合、出力電流も比例して減少するので全負荷状態の設定でよい。これは図３の「入力電流変動範囲とパルス幅」の「周波数可変直線 Ａ−Ｂ」で示される直線となる。
【００３６】
図１は、本発明の一実施例としての時分割型の降圧チョッパ回路図である。図２は、その補助回路動作時の各部信号のタイミングチャートである。
【００３７】
図１と図２を参照して本実施例の構成と動作を説明する。
直流入力電圧１は、電流検出器２を通してスイッチングデバイスとしての複数（本実施例では、５個）のトランジスタ３〜７のエミッタに入力される。トランジスタ３〜７のコレクタは、それぞれフライホイルダイオード８〜１２に接続され、それぞれの出力はフィルタリアクトル１３及びフィルタコンデンサ１４を介して負荷抵抗１５に供給される。
【００３８】
一方、負荷抵抗１５への出力電圧は、比較器２４の一入力端子に入力され、発信器２１からの信号で制御される鋸歯状波発生回路２３から発生される鋸歯状波信号と比較される。比較器２４からの比較結果は、論理積（ＡＮＤ）回路２５〜２９の第1の入力端子に入力される。発振器２１からの発信信号はリングカウンタ２２に入力され、５個の出力端子Ｑ１〜Ｑ５からリングカウンタ出力パルスが出力され、論理積回路２５〜２９の第２の入力端子に入力される。
【００３９】
電流検出器２で検出された入力電流は、電流電圧変換器１６で電圧信号に変換され、比較器１７と１８の一入力端子に入力される。比較器１７と１８は、一入力端子に入力されている電流電圧変換器１６からの電圧信号と、それぞれの他入力端子に基準電圧源１９と２０から供給される基準電圧Ｅ１とＥ２と比較され、比較結果信号は、論理積回路２５と２７の第３の入力端子に入力される。
【００４０】
これら論理積回路２５〜２９からの出力信号は、トランジスタ３〜７のそれぞれのベースにスイッチ駆動信号として供給される。
【００４１】
上述のように、スイッチング信号は、図１に示す降圧チョッパ回路の５個のトランジスタ３〜７に分配される。個々のトランジスタの動作は、リアクトル電流のスイッチング周波数に対して１／５の動作周波数となる。全負荷状態では５個のトランジスタが動作する。軽負荷時のスイッチング損失を低減するために、本実施例では、直流入力電流を検出し、動作するトランジスタの数を減らす動作としている。動作、不動作を判断させる為に、直流入力に直流入力電流検出器を設け、その検出した直流電流を比較器１７と比較器１８のレベル検出で判断させている。
【００４２】
時分割制御におけるトランジスタ１個の動作パルス幅は１／Ｎとなる。図３で「入力電流変動範囲とパルス幅」の「周波数可変直線
Ａ−Ｂ」で示される直線によるパルス幅変化分をＡ（０＜Ａ＜１）とする。パルス幅変化分をＡが分割数より大きい場合、
Ａ ＞ Ｋ／Ｎ    （Ｋは正の整数）
となり、本発明の動作が成立する。例えば、Ｎ＝５、Ａ＝０．５５の場合、
０．５５ ＞ Ｋ／５
２．２ ＞ Ｋ
となり、Ｋ＝２が求まる。このことより比較器を２個として動作区分を選択する。
【００４３】
この選択は、直流入力を比較器で２段階で検出し、直流入力電流に比例したステップ動作となる。出力合成周波数は５段階の内のパルスが抜けた状態となり、周波数幅変化はステップ動作となる。
【００４４】
トランジスタ３〜７のスイッチング動作は、時分割制御で行われ、時分割のトランジスタは分割した周波数で動作する。また、直流入力電流とパルス幅制御率の関係を時分割動作の主スイッチ個数にステップ的変化で与えることにより周波数を変化させる。最大負荷で直流入力電圧が最低の時にパルス幅は最大となり、直流入力電流の減少に対しステップ的に周波数を低下させる。
【００４５】
定格負荷時には、５個のトランジスタ３〜７が動作している。直流入力電圧１が低下していくと、まず、第１のトランジスタ（スイッチ）の動作が停止する。続いて直流電流が低下していくと、次に第３のトランジスタ（スイッチ）が停止する。さらに直流入力電流が低下しても直流入力電流に比例するパルス変化範囲を超えているので他のトランジスタの動作停止はない。その後はパルス幅制御だけの動作となる。
【００４６】
直流電流の低下に比例してトランジスタ（スイッチ）を停止する順序は、部品稼働率の平準化を行うために、ランダムな組み合わせにすることも可能である。先のトランジスタ（スイッチ）を停止する順序は部品寿命を一定化するためや、温度分布を平準化する目的でランダムな組み合わせにすることも可能である。
【００４７】
鋸歯状波信号の周波数をｆとすれば、トランジスタ全体の合成周波数は、比較器１７の出力がＬと成るまではｆ、比較器１７の出力がＬかつ比較器１８の出力がＨの時は(４／５) ｆ、更に比較器１７の出力がＬかつ比較器１８の出力がＬの時は(３／５) ｆとなる。このように各スイッチはステップ的な動作、不動作（停止）を経て各スイッチの切換えまでの間はパルス幅制御を行う。
【００４８】
このようにして負荷率の低下、つまり、直流入力電流の低下に比例してステップ的に動作周波数が低下し、軽負荷時のスイッチング損失が低下する。これによって軽負荷時の効率を改善することができる。
【００４９】
以上の説明は降圧型チョッパ装置についてのものであるが、その動作原理を考慮すれば、パルス幅制御を行う昇圧型チョッパ装置、インバータ回路にも同様に適用可能である。
【００５０】
以上、本発明による時分割制御チョッパ回路の好適実施例の構成及び動作を詳述した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【図面の簡単な説明】
【００５１】
【図１】本発明による時分割制御チョッパ回路の一実施例を示す回路図である。
【図２】図１に示す時分割制御チョッパ回路の動作を説明するための各部信号のタイミングチャートである。
【図３】本発明の動作原理を説明するための入力電流変動範囲とパルス幅等の関係を示す図である。
【図４】パルス周波数制御降圧チョッパ回路図である。
【図５】図４に示すパルス降圧チョッパ回路の動作タイムチャートが示されている。
【図６】従来の時分割制御降圧チョッパ回路図である。
【図７】図６に示す時分割制御降圧チョッパ回路の動作タイムチャートである。
【符号の説明】
【００５２】
１、３１、１０１        直流入力
２                      電流検出器
３〜７、３３、１０３〜１０５  トランジスタ
８〜１２、３４、１０６  ダイオード
１３、３５、１０７      リアクトル
１４、３６、１０８      コンデンサ
１５、３７、１０９      負荷
１６                    電流電圧変換器
１７、１８、２４、１１２      比較器
１９、２０              基準電圧源
２１                    発信器
２２                    リングカウンタ
２３、１１３            鋸歯状波発生回路
２５〜２９              論理積回路
３０、３２、１０２      チョッパ回路内部インピーダンス等価抵抗
３８、１１０            電圧検出器
３９                    電圧可変発振器
１１１                  設定バイアス電圧源
１１４                  分配器
【図１】
2006158110.tif 000003
【図２】
2006158110.tif 000004
【図３】
2006158110.tif 000005
【図４】
2006158110.tif 000006
【図５】
2006158110.tif 000007
【図６】
2006158110.tif 000008
【図７】
2006158110.tif 000009