(57)【要約】【課題】  変換器とその校正用に逆変換器を備えた信号処理装置及び映像装置において、回路構成の複雑化等を伴うことなくチャネル間やチップ間の特性ばらつきの影響や偏差を充分に低減させるとともに、経時変化や温度等の環境変化による影響を受け難くする。【解決手段】  信号処理装置１において、Ｄ／Ａ変換やＡ／Ｄ変換等の処理を行う変換手段２と、該変換手段による出力値に対して逆変換を行う逆変換手段４を設ける。複数の変換手段によって得られる各出力又は同一の変換手段による出力に基づいて生成される複数チャネルの出力値を切換手段３にて選択的に切り換えて逆変換手段４に送出する。そして、逆変換手段４の出力値と変換手段２における変換前の入力値との差異を求めて、変換手段２に係る入出力特性について校正するための校正手段５を設けた。校正結果に基づく補正用データは、対象データの前補正や後補正等に利用される。【選択図】図１
2006086731.tif 000002
【特許請求の範囲】
【請求項１】
入力値を受けて所定の変換処理を行う変換手段と、該変換手段による出力値に対して逆変換を行う逆変換手段とを備えた信号処理装置において、
複数の上記変換手段によって得られる各出力又は同一の上記変換手段による出力に基づいて生成される複数チャネルの出力値を選択的に切り換えて上記逆変換手段に送出するための切換手段と、
上記逆変換手段の出力値と上記変換手段における変換前の入力値との差異を求めて、上記変換手段に係る入出力特性についてチャネル毎に校正するための校正手段とを備えている
ことを特徴とする信号処理装置。
【請求項２】
請求項１に記載した信号処理装置において、
上記校正手段が、上記逆変換手段による出力データと、上記変換手段における変換前の校正用データとの差異に基づいて補正用データを求める校正制御回路と、該校正制御回路からの補正用データに基づいて、上記変換手段による変換前又は変換後のデータを補正するデータ補正回路を備えている
ことを特徴とする信号処理装置。
【請求項３】
請求項１に記載した信号処理装置において、
上記変換手段の後段に設けられた複数の出力回路と、該出力回路による各出力に対して共通とされる上記逆変換手段を備えている
ことを特徴とする信号処理装置。
【請求項４】
請求項１に記載した信号処理装置において、
上記変換手段としてデジタル量からアナログ量への変換用又はアナログ量からデジタル量への変換用のコンバータを用いた
ことを特徴とする信号処理装置。
【請求項５】
請求項１に記載した信号処理装置において、
上記校正手段が、対象とする上記変換手段の入力値及び出力値と、当該変換手段以外の変換手段への入力値と、対象とする上記変換手段の出力値を上記逆変換手段にて変換した変換値とに基づいて、チャネル間での相互作用による影響を含めた上記入出力特性の校正を行う
ことを特徴とする信号処理装置。
【請求項６】
請求項２に記載した信号処理装置において、
上記校正手段が不揮発性記憶手段を有しており、各変換手段に固有の識別情報を上記補正用データとともに該不揮発性記憶手段に格納する
ことを特徴とする信号処理装置。
【請求項７】
請求項３に記載した信号処理装置において、
上記変換手段及び上記出力回路を含めた入出力特性について校正するための校正手段が不揮発性記憶手段を有しており、各出力回路に固有の識別情報を上記校正に必要なデータとともに該不揮発性記憶手段に格納する
ことを特徴とする信号処理装置。
【請求項８】
映像信号の入力又は表示のための信号処理部が、デジタル量からアナログ量への変換又はアナログ量からデジタル量への変換を行う変換手段と、該変換手段による出力値に対して逆変換を行う逆変換手段とを備えた映像装置において、
複数の上記変換手段によって得られる各出力又は同一の上記変換手段による出力に基づいて生成される複数チャネルの出力値を選択的に切り替えて上記逆変換手段に送出するための切換手段と、
上記逆変換手段による出力値と上記変換手段における変換前の入力値との差異を求めて、上記変換手段に係る入出力特性についてチャネル毎に校正するための校正手段とを備えている
ことを特徴とする映像装置。
【請求項９】
請求項８に記載した映像装置において、
上記校正手段が、上記逆変換手段による出力データと、上記変換手段における変換前の校正用データとの差異に基づいて補正用データを求める校正制御回路と、該校正制御回路からの補正用データに基づいて、上記変換手段による変換前又は変換後のデータを補正するデータ補正回路を備えている
ことを特徴とする映像装置。
【請求項１０】
請求項８に記載した映像装置において、
上記変換手段の後段に設けられた複数の出力回路と、該出力回路による各出力に対して共通とされる上記逆変換手段を備えている
ことを特徴とする映像装置。
【請求項１１】
請求項８に記載した映像装置において、
上記校正手段が、対象とする上記変換手段の入力値及び出力値と、当該変換手段以外の変換手段への入力値と、対象とする上記変換手段の出力値を上記逆変換手段にて変換した変換値とに基づいて、チャネル間での相互作用による影響を含めた上記入出力特性の校正を行う
ことを特徴とする映像装置。
【請求項１２】
請求項９に記載した映像装置において、
上記校正手段が不揮発性記憶手段を有しており、各変換手段に固有の識別情報を上記補正用データとともに該不揮発性記憶手段に格納する
ことを特徴とする映像装置。
【請求項１３】
請求項１０に記載した映像装置において、
上記変換手段及び上記出力回路を含めた入出力特性について校正するための校正手段が不揮発性記憶手段を有しており、各出力回路に固有の識別情報を上記校正に必要なデータとともに該不揮発性記憶手段に格納する
ことを特徴とする映像装置。
【請求項１４】
請求項８に記載した映像装置において、
映像信号の非表示期間に、上記逆変換手段が上記切換手段からの出力を受けて逆変換を行うとともに、その結果に応じて校正手段が上記入出力特性を校正する
ことを特徴とする映像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変換手段の特性ばらつき等に起因するチャネル間偏差を校正処理によって充分に低減するための技術に関する。
【背景技術】
【０００２】
入力値に対して所定の変換処理を施すことによって得られる出力値が、該入力値に対して正しい値を示していない場合には、その差異を検出して何らかの校正を行うことが必要である。
【０００３】
例えば、デジタルデータの入力ポートと、該デジタルデータをアナログ量に変換するＤ／Ａ変換器と、変換後のアナログ信号を外部に出力するためのアナログ出力端子を備えた装置（Ｄ／Ａコンバータ）において、Ｄ／Ａ変換器の出力を再びデジタル量に戻すためのＡ／Ｄ変換器及び該Ａ／Ｄ変換器の校正用基準電源と、変換前の入力デジタルデータとＡ／Ｄ変換後のデジタルデータに基づいてＤ／Ａ変換器の誤差を算出して、入力ポートに入力されるデジタルデータを補正する演算回路とを備えた構成が知られている（例えば、特許文献１参照）。
【０００４】
また、Ａ／Ｄコンバータへの適用において、該コンバータによる変換値とその理論値との間の誤差に基づいた補正値を不揮発性メモリから読み出して、該補正値を用いて補正された変換値をＡ／Ｄ変換結果として出力する構成形態が知られている（例えば、特許文献２参照）。
【０００５】
図２５は、変換装置の構成例を示したものであり、装置ａは補正部ｂ及び記憶部ｃ、変換部ｄを備えている。
【０００６】
入力データは、補正部ｂを経て変換部ｄに送られ、ｃｈ１、ｃｈ２、…、ｃｈＮで示す各チャネルの信号出力が後段の表示又は入力部ｅに送出される。例えば、映像信号処理装置への適用において、変換部ｄでＤ／Ａ変換された各チャネル出力信号がディスプレイパネル等の表示部に送られる。
【０００７】
変換部ｄの特性については、事前にテスト装置又は計測装置を用いてチャネル毎に測定されており、各測定データがデータベースｆに記録されている。尚、データベースｆは補正データ生成部ｇとともに装置ａに係る製造装置ｈ内に設けられている。
【０００８】
製造時に、補正データ生成部ｇはデータベースｆから測定データを取得して変換部ｄの特性に関する補正用データを生成する。そして、該補正用データは補正データ生成部ｇから補正部ｂに対して送出されて記憶部ｃ（不揮発性メモリ等）に書き込まれる。
【０００９】
装置ａの動作時において、補正部ｂは記憶部ｃに書き込まれている補正用データに基づいて入力データに補正を施した上で後段の変換部ｄに補正済データを送出する。
【００１０】
本構成では、装置ａ内に測定手段を内蔵させる必要がなく、また、入力データに対する補正用データだけを記憶部ｃに記憶させれば済むといった利点がある。
【００１１】
【特許文献１】特開平８−２３２７５号公報
【特許文献２】特開平１１−８８１６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、従来の構成では、複数のチャネル間あるいはチップ間に亘って変換特性のばらつきを許容範囲内に抑えるために回路構成の複雑化等を伴うという問題や、経時変化又は温度等の環境要因による特性変化への対策が充分に講じられていないといった問題が挙げられる。
【００１３】
例えば、複数のチャネルデータを処理する場合において、各変換器又は変換器の後段に設けられる複数の出力回路（電圧出力回路や電流出力回路）についての製造誤差等に起因する特性のばらつきや、経時変化等に関する校正を各部について個別に行うことが必要である。つまり、同一の入力データに対する各チャネルデータ間の偏差を充分に低減するためには、各変換器や該変換器及び出力回路に関する入出力特性（入力データ値に対する変換後又は出力後のデータ値との関係）についての校正が必須とされる。
【００１４】
回路設計上の工夫によってチャネル間偏差を小さくする方法が知られているが、回路が複雑化することや、占有面積の増大等に繋がるといった不具合への対策が必要となる。また、個々の変換器や出力回路に対してそれぞれに逆変換器を設ける構成形態では、逆変換器自体の特性ばらつきを低減するための校正の必要性という新たな問題が加わるため現実的でない。
【００１５】
また、製造時において、基準となる測定器（逆変換器）を用いて計測したデータに基づいて補正用データを算出して不揮発性メモリ等に記憶し、該データを補正時に利用する構成形態では、出荷後の経時変化や環境変化等への対応が困難とされるか、又は保守や管理上の煩わしさ等の問題が残る。基準の測定器と雖も、計測時の条件に左右されるため、装置の使用条件や環境条件等を充分に考慮して計測データを収集する必要がある。
【００１６】
そこで、本発明は、変換器とその校正用に逆変換器を備えた信号処理装置及び映像装置において、回路構成の複雑化等を伴うことなくチャネル間やチップ間の特性ばらつきの影響やデータ間に生じる偏差を充分に低減させるとともに、経時変化や温度等の環境変化による影響を受け難くすることを課題とする。
【課題を解決するための手段】
【００１７】
本発明は、上記した課題を解決するために、入力値を受けて所定の変換処理を行う変換手段と、該変換手段による出力値に対して逆変換を行う逆変換手段とを備えた構成において、下記に示す構成要素を備えたものである。
【００１８】
・複数の変換手段によって得られる各出力又は同一の変換手段による出力に基づいて生成される複数チャネルの出力値を選択的に切り換えて逆変換手段に送出するための切換手段。
【００１９】
・逆変換手段の出力値と変換手段における変換前の入力値との差異を求めて、変換手段に係る入出力特性についてチャネル毎に校正するための校正手段。
【００２０】
従って、本発明では、複数チャネルの出力値を選択的に切り換えて逆変換手段に送出して計測を行い、その結果を変換前の入力値と比較した結果に基づいて変換手段に係る特性について校正を行うことができる。
【発明の効果】
【００２１】
本発明によれば、回路構成の複雑化等を伴うことなくチャネル間やチップ間の特性ばらつきによる影響や偏差を充分に低減することができる。そして、逆変換手段による計測データに基づいて変換特性についてチャネル毎の校正を随時に行うことにより、経時変化や温度等の環境変化による影響を排除することができる。
【００２２】
変換特性のばらつきを低減するのに適した回路形態としては、例えば、逆変換手段による出力データと、変換手段における変換前の校正用データとの差異に基づいて補正用データを求める校正制御回路と、該校正制御回路からの補正用データに基づいて、変換手段による変換前又は変換後のデータを補正するデータ補正回路を備えた構成が好ましい。
【００２３】
また、同一の変換手段の後段に複数の出力回路が設けられた回路形態において、該出力回路による各出力に対して共通の逆変換手段を用いることにより、各出力回路の出力データ間のばらつきを低減することができ、回路構成の簡素化に有効である。
【００２４】
上記変換手段としてデジタル量からアナログ量への変換用又はアナログ量からデジタル量への変換用のコンバータを用いた構成への適用においては、Ｄ／Ａ変換又はＡ／Ｄ変換による出力のばらつきを低減することができ、変換精度の保証に有効である。
【００２５】
また、複数のチャネル間で互いに依存性を有する場合において、チャネル間相互作用を考慮した校正及びデータ補正処理を行うことによって、さらに精度を高めることができる。そのためには、対象とする変換手段の入力値及び出力値と、当該変換手段以外の変換手段への入力値と、対象とする変換手段の出力値を逆変換手段にて変換した変換値が必要とされ、これらに基づいて変換手段同士又はチャネル間の相互作用による影響を含めた校正処理が行われる。
【００２６】
上記校正手段において補正用データの保持に不揮発性記憶手段を用いる形態では、各変換手段に固有の識別情報を該補正用データとともに不揮発性記憶手段に格納することにより、複数の変換手段についての校正処理を一括して管理することができる。あるいは、変換手段及び出力回路を含めた入出力特性について校正を行う形態において、各出力回路に固有の識別情報を校正に必要なデータとともに不揮発性記憶手段に格納することにより、変換手段と出力回路との組み合わせについての校正処理を一括して管理することができる。
【００２７】
そして、映像信号の入力又は表示のための信号処理部が、デジタル量からアナログ量への変換又はアナログ量からデジタル量への変換を行う変換手段と、該変換手段による出力値に対して逆変換を行う逆変換手段とを備えた映像装置への適用において、チャネル間偏差に起因する輝度の不均一性について改善することができ、画質向上等に効果的である。そして、校正や補正用データの更新等については、映像信号の非表示期間に行うことが好ましく、これにより、映像表示に悪影響を及ぼすことなく、特性ばらつき、チャネル間偏差の抑制や経時変化、周囲環境変化等への対応が可能となる。
【発明を実施するための最良の形態】
【００２８】
図１は本発明に係る信号処理装置の基本構成を示す概念図である。
【００２９】
信号処理装置１は、変換手段２、切換手段３、逆変換手段４、校正手段５を備えており、変換手段２による変換値を逆変換手段４によってもとに戻したときの値と、変換前の入力値とを比較し、両者の差異に基づいて校正手段５が変換手段２に係る入出力特性（入力値に対する変換後の出力値の関係を示す。）について校正を行う。尚、図には、下記の態様を網羅的に示している。
【００３０】
・入力値の前補正を行う形態
・変換手段２の調整や設定変更を行う形態
・変換値の後補正を行う形態
・上記各形態の組み合わせ。
【００３１】
変換手段２は、入力信号や入力データを受けて所定の変換処理を行うものであり、入力値に対して変換後の出力値が得られる。変換手段２には、例えば、デジタル−アナログ変換用コンバータ（ＤＡＣ）や、アナログ−デジタル変換用コンバータ（ＡＤＣ）が用いられるが、本発明の適用において変換処理内容の如何は問わない。
【００３２】
変換手段２の構成形態については、複数の変換器を用いた形態や、同一の変換手段の後段に複数の出力回路（電圧出力回路又は電流出力回路）を設けた形態等が挙げられる（具体的な構成については後述する。）。
【００３３】
切換手段３は、変換手段２の出力する複数の信号を切り換えて逆変換手段４に送出する。例えば、複数の変換手段によって得られる各チャネルの出力値を選択的に切り換えて逆変換手段４に対して出力し、あるいは、同一の変換手段による出力に基づいて生成される複数チャネルの出力値（サンプリング・データ等）を選択的に切り換えて逆変換手段４に対して出力する。尚、切換手段３は、後述の校正手段５からの制御信号を受けてその切換状態が規定される。
【００３４】
変換手段２による出力信号や出力データは、切換手段３を経て逆変換手段４に送られて逆変換が行われる。即ち、逆変換手段４は、変換後の出力値をもとに戻すために必要とされ、例えば、変換手段２にデジタル−アナログ変換用コンバータを用いる場合には、逆変換手段４にはアナログ−デジタル変換用コンバータが用いられる。そして、逆変換された値が校正手段５に送られる。尚、逆変換手段４については事前に校正されており、変換手段２の各出力値に対して共通に用いられるか又は同一特性を有するものに制限することが望ましい（つまり、逆変換手段自身の特性ばらつきに起因する校正処理への影響を低減するためである。）。
【００３５】
校正手段５は、逆変換手段４の出力値と、変換手段２における変換前の入力値との差異を求めて、変換手段２に係る入出力特性について校正する。つまり、逆変換後の値と、変換前の入力値とが常に同じとは限らないために校正が必要とされ、校正手段５は校正指令を受けた場合に、変換特性についての補正や調整等を行うことでチャネル間又は変換手段２を構成するチップ間での偏差を許容範囲内に低減させる。例えば、校正手段５は、補正用データを生成して前補正部６に送出することで入力信号や入力データを補正し、該補正後のデータが変換手段２に送出される。あるいは、変換手段２自身に特性の調整（ゲイン調整やオフセット調整等）や変更機能が備わっている場合において、校正手段５から変換手段２に送出される制御信号に従って変換特性についての校正が行われる。あるいは、校正手段５は、補正用データを生成して後補正部７に送出することで変換後の出力信号や出力データを補正する。
【００３６】
変換後の出力は、図に「Ｏi」（i=1,2,…,ｎ）に示すように、後補正を経て出力されるか、又は後補正を行わない場合にはそのまま出力されて、後段の回路部（図示せず。）へと送られる。
【００３７】
次に、変換特性に係る校正処理について説明する。
【００３８】
図２は、横軸に理論上又は設計上で期待される出力電圧「Ｖe」をとり、縦軸に実際の変換によって得られる出力電圧「Ｖo」をとって校正の必要性について説明するための概略的なグラフ図である。尚、「ｃｈ１乃至４」に示すグラフ線が各チャネルについての特性を例示している。
【００３９】
ｃｈ１に示すように、「Ｖe＝Ｖo」、即ち、原点を通る右上がりの直線が理想状態であり、ｃｈ２乃至ｃｈ４では理想と異なる状態にある。例えば、ｃｈ２ではＶo軸上に切片を有し（オフセットの発生）、４５°の理想状態よりも傾斜が小さくなっており、また、ｃｈ３ではＶe軸上に切片を有し、４５°の理想状態よりも傾斜が大きくなっている。そして、ｃｈ４では波状にうねった曲線状とされ、非線形性を有する。
【００４０】
例えば、映像表示装置への適用において、複数のチャネル出力をもつディスプレイドライバ回路では、実際の出力電圧Ｖoが設計上期待される出力電圧Ｖeと相違する場合に、その影響が輝度に変換されて現出する。つまり、同一の入力値に対して出力値の差異が発生して、近傍の画素間に輝度の差が生じた場合に、人間の視特性が輝度差に対して敏感であることから、画質を損なう虞がある。
【００４１】
このようなチャネル間偏差については、異なるＩＣチップ間での特性ばらつきや、同一チップ内の回路特性のばらつき等が原因とされ、また、経時変化や温度特性等の影響によっても発生する。例えば、複数のドライバ回路を用いる場合において、各ＩＣチップの特性を同一にすることが困難であるか、又はそのためにかかるコスト上昇等が問題とされる。
【００４２】
図３及び図４は、変換手段２の入出力特性に係る校正について説明するための図である。
【００４３】
図３は横軸に入力データ（入力値）「Ｖin」をとり、縦軸に変換後の出力データ（出力値）「Ｖout」をとったグラフ図であり、原点「０」を通る右上がりの直線Ｇが理想特性を示し、波状のうねりをもったグラフ曲線ｇａが実際の特性を誇張的に例示している。
【００４４】
同一の入力データに対する直線Ｇとグラフ曲線ｇａとの差異が誤差となって、例えば、映像表示の輝度分布に影響を及ぼすことになる。
【００４５】
そこで、図４に示すように、理想特性を示す直線Ｇに関してグラフ曲線ｇａを線対称に折り返した曲線ｇｂに従って入力データを補正することにより、上記誤差を相殺することができる。
【００４６】
図４の横軸は入力データＶinを示し、縦軸は補正後のデータ「Ｖamd」（変換手段２への入力データ）を示している。
【００４７】
直線Ｇに対するグラフ曲線ｇｂの関係は、直線Ｇに対するグラフ曲線ｇａの関係とは逆になっている。本例では、図３においてグラフ曲線ｇａの方が直線Ｇの上側（又は下側）となる範囲において、図４に示すようにグラフ曲線ｇｂの方が直線Ｇの下側（又は上側）となり、直線Ｇを基準として互いに対称形状である。
【００４８】
このような補正後のデータを、図３に示すグラフ曲線ｇａに示す特性に従って変換すれば、入力値に対する出力値の関係において、直線Ｇで示す理想的な特性が実現される。
【００４９】
尚、本例では、Ｄ／Ａ変換やＡ／Ｄ変換のように理想特性が直線性を示す場合について説明したが、本発明の適用においては、これに限らず、理想特性が非線形性を示す場合（例えば、γ特性等）についても該理想特性を実現するための補正処理が可能である。
【００５０】
また、上記の説明では出力電圧を例にしたが、出力電流の場合も同様であり、またＤＣ出力、ＡＣ出力の如何を問わない。
【００５１】
本発明では、変換後の各出力又は同一の変換手段による出力に基づいて生成される複数チャネルの出力値に対して共通又は同一特性の逆変換手段４を用いるとともに、変換手段２に係る入出力特性を校正するために校正手段５を設けることで、チャネル間偏差の低減に有効である。しかも、そのために回路が著しく複雑化したり、占有面積やサイズ等の点で不利益を被ることがない。
【００５２】
そして、校正処理を定期的に又は必要に応じて随時に行うことにより、経時変化や温度等の環境変化への対応が可能である。
【００５３】
尚、本発明の適用においては、図５に示す構成形態が挙げられる。
【００５４】
・変換手段２が複数の変換器を用いて構成される形態（図５（Ａ）参照）
・変換器の後段に複数の出力回路が設けられた形態（図５（Ｂ）参照）
【００５５】
図５（Ａ）に示す回路構成８Ａでは、各変換器９、９、…がそれぞれ独立したチャネルを形成しており、入力信号「ＶiX」（X=1,2,…,N）に対する変換後に出力信号「ＶoX」（X=1,2,…,N）」が各別に得られる。
【００５６】
また、図５（Ｂ）に示す回路構成８Ｂでは、変換器９の後段に複数の出力回路１０、１０、…が設けられており、入力信号「Ｖi」に対する変換後に各出力回路から出力信号「ＶoX」（X=1,2,…,N）」が得られる。
【００５７】
尚、この他には、回路の一部が回路構成８Ａを有し、他の部分が回路構成８Ｂを有する混成の形態が挙げられる。
【００５８】
以下では、本発明に係る映像装置について、映像表示装置に適用した場合の構成例をとり上げて具体的に説明する。
【００５９】
図６は全体の基本構成を示す要部のブロック図であり、本例では前段でデジタル信号処理を行い、後段でＤ／Ａ変換とサンプル・ホールド（「Ｓ／Ｈ」と記す。）を含むアナログ信号処理が行われた後、信号出力が表示手段（画像表示用デバイス等）に送られる。
【００６０】
映像表示装置１１は、データ処理回路１２、メモリ１３、ディスプレイドライバ回路１４、ディスプレイパネル１５を用いて構成されている。
【００６１】
映像データ処理系において、外部からのデジタルビデオ信号がデータ処理回路１２に入力されて処理され、該データ処理回路１２の出力信号が後段のディスプレイドライバ回路１４に送られる。尚、メモリ１３は、データ処理における一時的なデータの保存等に使用される。
【００６２】
ディスプレイドライバ回路１４は、データ処理回路１２からの入力データに係る信号を受けた場合に、順次にアナログ信号に変換する。そして、Ｄ／Ａ変換後のアナログ信号は、順次に保持（サンプル・ホールド）され、その出力がディスプレイパネル１５への駆動信号として送出される。
【００６３】
ディスプレイパネル１５は、画像表示用素子（例えば、液晶表示素子や回折型光変調素子、発光ダイオード、有機ＥＬ素子等。）を用いて構成され、該素子にはディスプレイドライバ回路１４からの駆動信号が供給され、これにより画像表示が行われる。例えば、ディスプレイパネル１５を光変調手段として、光源（レーザ光源等）からの光を変調するとともに、変調後の描画光をスクリーンに投影（前面投影又は背面投影）して映像を表示する構成形態等が挙げられる。
【００６４】
図７は、ディスプレイドライバ回路１４の構成例を示したものである。
【００６５】
データ処理回路１２から送られてくるデータがデジタルデータ入力回路１４ａに入力された後で、後段のＤＡＣ１４ｂに送出される。
【００６６】
ＤＡＣ１４ｂは複数のＳ／Ｈ回路１４ｃ、１４ｃ、…とともにアナログデマルチプレクサ回路を構成している。尚、ＤＡＣ１４ｂが図５（Ｂ）の変換器９に相当する。
【００６７】
ＤＡＣ１４ｂの出力信号は、その後段において並列に設けられたＳ／Ｈ回路１４ｃ、１４ｃ、…へと送られる（図中に「＃」を付して示す数字０、１、…により各チャネルを区別している。）。各Ｓ／Ｈ回路１４ｃやデジタルデータ入力回路１４ａにはタイミング制御回路１４ｄからの信号が供給されるようになっており、該信号に応じた動作制御に従って保持されるホールド電圧が信号出力部１６、１６、…を経てディスプレイドライバ回路１４の出力となって、ディスプレイパネル１５を駆動する。尚、Ｓ／Ｈ回路１４ｃ及び信号出力部１６が図５（Ｂ）の出力回路１０に相当する。
【００６８】
図８は、Ｓ／Ｈ回路１４ｃの一例を示したものであり、入力、出力ともに電圧信号とされる。
【００６９】
入力信号は、ＦＥＴ等の半導体スイッチング素子「ｓｗ」（図には、単にスイッチ記号で示す。）を介して保持容量（コンデンサ「ＣH」）に加わり、バッファアンプ（電圧バッファ「Buff」）を経て出力される。つまり、タイミング制御回路１４ｄからの信号によってｓｗがオン状態となったときに、入力信号が保持容量ＣHに印加される。また、ｓｗをオフ状態にすることで、入力信号が保持容量ＣHに保持される。
【００７０】
本例では、ＤＡＣ１４ｂの後段に複数のＳ／Ｈ回路１４ｃ、１４ｃ、…が設けられ、例えば、これらが同一チップ内に配置されるが、各Ｓ／Ｈ回路の特性にばらつきが存在する場合においてチャネル間での偏差が問題となる。
【００７１】
尚、各信号出力部１６についての特性ばらつき等が無視できない場合には同様に問題とされるが、本発明の適用においてその回路構成等の如何を問わないので具体例の説明を省略する（例えば、抵抗素子及びこれに接続された複数のスイッチング素子、該抵抗素子に流れる電流の制御部を備えた回路構成等が用いられる。）。
【００７２】
図９は、本発明を適用した映像装置の構成例１７を示したものであり、図６に示す構成との相違点は下記の通りである。
【００７３】
・データ処理回路１２とディスプレイドライバ回路１４との間にデータ補正回路１８が設けられ、メモリ（不揮発性メモリ）１９に格納されている補正用データに基づいて入力データの前補正が行われること
・校正時には、ディスプレイドライバ回路１４内に設けられたＡＤＣによる測定データがチャネル毎に取得され、該データと変換前データ（校正用データ）との比較結果に基づいてＤ／Ａ変換特性に係る補正用データが生成されてメモリ１９に記憶されること
・データ処理時には、データ処理回路１２の出力データが補正された上で、ディスプレイドライバ回路１４に送られ、ここでＤ／Ａ変換及びサンプル・ホールドを経て多チャネルのアナログ信号がディスプレイパネル１５に対して送出されること。
【００７４】
尚、本発明の適用においては、補正用データをメモリ１９に格納する形態に限らず、チャネル毎に取得される測定データをメモリ１９に記憶させておき、その後に該測定データに基づいて補正用データを導出する等、各種形態での実施が可能である。
【００７５】
図１０は、ディスプレイドライバ回路１４の要部について構成例を示したものである（但し、信号出力回路１６については影響が小さいものとして省略している。あるいはＳ／Ｈ回路１４ｃに含まれると考えても良い。）。
【００７６】
図７に示す構成に加えてマルチプレクサ回路２０、ＡＤＣ２１、デジタルデータ入力回路２２を備えている。
【００７７】
マルチプレクサ回路２０は前記切換手段３に相当し、Ｄ／Ａ変換後に各Ｓ／Ｈ回路１４ｃの出力信号及び外部入力端子２３からの信号が入力される。そして、マルチプレクサ２０で選択される出力信号は、外部出力端子２４及びＡＤＣ２１の入力端子に供給される。
【００７８】
図１１はマルチプレクサ回路２０の構成例を示しており、複数のトランスミッションゲート２６、２６、…を、図示しない回路からの出力選択信号「Ｓｅｌ」に従って択一的に切り換えることにより、多数の入力信号の中から一つの信号を選択して出力する。
【００７９】
ＡＤＣ２１は、Ｄ／Ａ変換後の各出力に対して共通とされる逆変換手段であり、該ＡＤＣの変換により測定されたデータが後段のデジタルデータ入力回路２２を経てデータ出力端子２５に送出される。
【００８０】
図１０の構成では、Ｄ／Ａ変換された各チャネルのデータが、マルチプレクサ回路２０を介してＡＤＣ２１に送られ、該ＡＤＣを用いて各チャネルの出力データが測定される。そして、測定データがデータ出力端子２５を介して前記データ補正回路１８へと送られる。
【００８１】
データ補正回路１８には、ＡＤＣ２１による逆変換後のデータと、ＤＡＣ１４ｂにおける変換前のデータ（校正用データ）との差異に基づいてチャネル毎の補正用データを求めるための回路部が設けられており、該補正用データに基づいて、データ処理回路１２からの入力データを補正し、その結果をデジタルデータ入力回路１４ａに対して送出する。
【００８２】
尚、ＤＡＣの変換特性及びＳ／Ｈ出力特性に関する測定、補正用データの更新、校正処理については、図１２に示すように、映像が表示されない期間（つまり、回路出力が使用されない期間）に行うことが好ましい。尚、図中に示す「Ｓｙｎｃ」は映像同期信号を示し、「Ｔ１」が映像表示期間、「Ｔ２」が映像非表示期間をそれぞれ示しており、Ｄ／Ａ変換後の出力データの測定及び校正のための補正用データの更新が、一周期内の期間Ｔ２内で完了するように回路設計が行われる。
【００８３】
このように、映像非表示期間に逆変換手段（本例では、ＡＤＣ２１）が切換手段からの出力を受けて逆変換を行い、その結果に応じて該期間内で随時に校正を行うことにより、映像表示への影響を伴わずに、特性ばらつきの抑制や経時変化への対応が可能である。
【００８４】
図１０に示す外部入力端子２３や外部出力端子２４は、図１０の回路構成を有するＩＣチップを複数個用いた構成形態において使用される。つまり、外部入力端子２３には別のＩＣチッからの入力信号（当該チップの外部出力端子から供給される信号）が供給される。同様に外部出力端子２４から出力されるアナログ信号は、別のＩＣチップの外部入力端子に供給される。
【００８５】
図１３は、複数のディスプレイドライバ回路を備えた形態において、各ドライバチップ間の偏差を低減するための構成例を示している。
【００８６】
本例に示す映像装置１７Ａでは、３つのディスプレイドライバ回路１４Ａ、１４Ｂ、１４Ｃが用いられており、各回路により出力される駆動信号によって後段のディスプレイパネル１５が駆動される。
【００８７】
ディスプレイドライバ回路１４Ａ内には、図１０に示すように、マルチプレクサ回路２０、ＡＤＣ２１、デジタルデータ入力回路２２が設けられるのに対して、ディスプレイドライバ回路１４Ｂ、１４Ｃには、マルチプレクサ回路２０だけが設けられる。つまり、ディスプレイドライバ回路１４Ｂ、１４ＣにおいてＤ／Ａ変換後にサンプル・ホールされた各チャネル出力については、ディスプレイドライバ回路１４Ａ内のＡＤＣ２１を用いて測定される。
【００８８】
ディスプレイドライバ回路１４Ｃ内のマルチプレクサ回路２０の出力信号は、その外部出力端子２４からディスプレイドライバ回路１４Ｂの外部入力端子２３に送られ、さらには、ディスプレイドライバ回路１４Ｂ内のマルチプレクサ回路２０の出力信号が、その外部出力端子２４からディスプレイドライバ回路１４Ａの外部入力端子２３に送られる。そして、一連のマルチプレクサ回路群における選択出力が共通のＡＤＣ２１によって測定され、その結果がデータ補正回路１８へと送られる。尚、各ＩＣチップ及び該チップ内での各チャネルの選択状況については、図示しない制御回路又はデータ補正回路１８によって把握されているものとする（例えば、ディスプレイドライバ回路１４ＢのＩＣチップが選択されて、そのうちの特定のＳ／Ｈ出力信号がマルチプレクサ回路２０から出力される場合には、該出力信号がディスプレイドライバ回路１４Ａの外部入力端子２３に送られて当該回路内のマルチプレクサ回路２０にて選択されてＡＤＣ２１へと送出されることになる。）。
【００８９】
また、ディスプレイドライバ回路１４Ａ内のマルチプレクサ回路２０が複数の外部入力端子に接続されている構成形態では、図に破線で示すように、ディスプレイドライバ回路１４Ｂ、１４Ｃの各出力（各ドライバ回路内のマルチプレクサ回路２０で選択された出力）を、回路１４Ａ内のマルチプレクサ回路２０に直接供給することができる。
【００９０】
いずれにしても、全チップに亘る出力データを、特定のチップに設けられた同一のＡＤＣで測定することができるので、各チップ内にＡＤＣを設ける形態に比べてＡＤＣ間の特性の違いや個体差等の影響を受けない。あるいは、各チップ内にＡＤＣを設ける形態への適用において、基準となる１つのＡＤＣを共用することができ、他のＡＤＣについてはその予備又は代替として用いることができる。
【００９１】
尚、図１３に示す構成において、データ補正回路１８、各ディスプレイドライバ回路１４Ａ、１４Ｂ、１４Ｃやメモリ１９を１つのＩＣチップ内に収容した回路形態も可能である。
【００９２】
次に、複数の変換手段を用いてチャネル出力を得る場合の構成形態について説明する。
【００９３】
図１４は、複数のＤＡＣを用いた信号処理装置の構成例２７を示したものである。
【００９４】
外部からの入力データはマルチプレクサ２８を介してデータ補正回路２９に送出される。
【００９５】
データ補正回路２９は、各ＤＡＣによる変換前の入力データについて補正するために設けられ、後述の校正制御回路とともに校正手段を構成する。
【００９６】
補正後のデータはＤＡＣ制御回路３０を経て、ＤＡＣ３１、３１、…に送出される。これらのＤＡＣは上記変換手段２を構成しており、各ＤＡＣの出力するデータが図示しない後段回路に送出されるとともに、マルチプレクサ３２に送られる。
【００９７】
上記切換手段３に相当するマルチプレクサ３２は、各ＤＡＣ３１からのアナログ信号を受けてその中の１つを選択してＡＤＣ３３に送出する。
【００９８】
上記逆変換手段に相当するＡＤＣ３３は、マルチプレクサ３２からのアナログ信号をデジタル信号に変換し、その結果を校正制御回路３４に送出する。
【００９９】
校正制御回路３４は、校正動作許可信号を受けた場合に、ＤＡＣ校正用データをマルチプレクサ２８に送出するとともに、該マルチプレクサ２８に制御信号を送って該ＤＡＣ校正用データが選択されてデータ補正回路２９に送出されるように制御する。そして、ＡＤＣ３３によるデジタル量への変換後の出力データと、ＤＡＣ校正用データとの差異に基づいて補正用データを算出してデータ補正回路２９に送出する。これにより、データ補正回路２９において、校正制御回路３４からの補正用データに基づいて、各ＤＡＣ３１による変換前の入力データが補正される。
【０１００】
尚、校正制御回路３４からデータ補正回路２９、ＤＡＣ制御回路３０、ＡＤＣ３３に対して送出される制御信号によって各部の動作制御が行われるとともに、マルチプレクサ２８、３２に送出される制御信号によってそれらの切換制御が行われる。
【０１０１】
図１５は、信号処理装置の別例２７Ａを示したものであり、図１４に示す構成例との相違点はデータ補正回路２９とマルチプレクサ２８との位置関係が逆転していることである。
【０１０２】
つまり、入力データはデータ補正回路２９で補正された後で、マルチプレクサ２８に入力される。該マルチプレクサ２８には校正制御回路３４からのＤＡＣ校正用データが入力されるように構成され、校正制御回路３４が校正動作許可信号を受けた場合に、ＤＡＣ校正用データがマルチプレクサ２８で選択された上でＤＡＣ制御回路３０を経て各ＤＡＣ３１に送出される。また、校正済みの場合には、校正制御回路３４からデータ補正回路２９に対して送出される補正用データに基づいて入力データの補正が行われ、補正後のデータがマルチプレクサ２８にて選択された上でＤＡＣ制御回路３０を経て各ＤＡＣ３１に送出される。
【０１０３】
図１６は信号処理装置のさらに別例２７Ｂを示したものであり、図１４に示す構成例との相違点は、ＤＡＣ制御回路３０とデータ補正回路２９との位置関係が逆転していることである。
【０１０４】
つまり、入力データはマルチプレクサ２８を経てＤＡＣ制御回路３０に送出された後、データ補正回路２９を経た後で各ＤＡＣ３１へと送られる。
【０１０５】
校正制御回路３４が校正動作許可信号を受けた場合に、ＤＡＣ校正用データがマルチプレクサ２８にて選択された上でＤＡＣ制御回路３０を経てデータ補正回路２９に送られるが、この場合に補正されずにそのまま各ＤＡＣ３１に送出される。また、校正済みの場合には、入力データがマルチプレクサ２８にて選択された上でＤＡＣ制御回路３０を経てデータ補正回路２９に送られる。校正制御回路３４からデータ補正回路２９に対して送出される補正用データに基づいて入力データの前補正が行われ、補正後のデータが各ＤＡＣ３１に送出される。尚、各ＤＡＣ３１はＤＡＣ制御回路３０からの制御信号を受けて動作制御が行われる。
【０１０６】
上記したいずれの形態でも、校正制御回路とデータ補正回路を用いて校正手段が構成されており、校正制御回路からの補正用データに基づいて、変換手段による変換前の入力データの補正が行われる。
【０１０７】
図１７乃至図１９は、データ補正回路２９の構成例を示したものである。
【０１０８】
図１７に示す例３５では、入力処理部３６、補正処理部３７、出力処理部３８と、各部を制御する補正制御回路３９を備えている。
【０１０９】
入力処理部３６は、補正前データ格納回路３６ａと補正前データ格納用メモリ３６ｂを備えており、入力データが補正前データ格納回路３６ａを経て補正前データ格納用メモリ３６ｂに記憶される。
【０１１０】
補正処理部３７は補正回路３７ａと補正データ格納用メモリ３７ｂを備えており、補正データ格納用メモリ３７ｂには校正制御回路３４からの補正用データが格納されている。補正回路３７ａは、補正前データ格納用メモリ３６ｂに記憶された入力データを読み出して、該補正用データに基づいて補正処理を行い、その結果を出力処理部３８に引き渡す。
【０１１１】
出力処理部３８は、補正後データ出力回路３８ａと補正後データ格納用メモリ３８ｂを備えており、補正済みのデータが補正後データ格納用メモリ３８ｂに一時的に格納された後、補正後データ出力回路３８ａに読み出されてから出力される。
【０１１２】
このように、補正前データ格納用メモリ３７ｂが入力バッファとして機能し、補正後データ格納用メモリ３８ｂが出力バッファとして機能するが、補正回路３７ａの処理能力が充分に高い場合には、図１８の構成例３５Ａに示すように、入力処理部３６、出力処理部３８、補正制御回路３９を不要にして、補正回路３７ａに対して直接的に入力データが供給されて該回路にて補正されたデータがバッファを介さずに出力される構成形態でも構わない。
【０１１３】
補正データ格納用メモリ３７ｂについては、電源脱落等による不用意のデータ消失への対策として不揮発性メモリの使用が望ましい。また、校正後に補正用データを該メモリに記憶させておき、次回の電源投入の際には校正動作を省略することによって、装置の起動時間を短縮することができる。
【０１１４】
校正手段が不揮発性記憶手段を有する形態において、各変換手段に与えられる固有の識別情報（図１８の「ＩＤｘ」（ｘ＝１〜ｎ）を参照。）を補正用データ（図１８の「ＡＭＤｘ」（ｘ＝１〜ｎ）を参照。）とともに不揮発性記憶手段に格納することにより、複数の変換手段について校正処理を一括して管理することができ、各変換手段に対して不揮発性記憶手段を個別に設ける必要がなくなる。
【０１１５】
また、図５（Ｂ）のような形態では、変換手段及び出力回路を含めた入出力特性について校正するための校正手段が不揮発性記憶手段を有すること、そして、各出力回路に与えられる固有の識別情報を校正に必要なデータ（補正用データを含む。）とともに該不揮発性記憶手段に格納することによって、変換手段と複数の出力回路との組み合わせについて校正処理の一括管理が可能になる。
【０１１６】
あるいは補正データ格納用メモリ３７ｂの代替として、図１９の構成例３５Ｂに示すように、補正回路３７ａとその再構築回路４０を備えた構成形態では、補正用データに従って回路内部の再構成が可能であり、データ補正回路の規模縮小や消費電力の低減に有効である。
【０１１７】
動的に再構成可能な回路としては、例えば、ＦＰＧＡ（Field Programmable Gate Array）、リコンフィギュラブルプロセッサ、リコンフィギュラブル回路等が挙げられ、これらによるデータ補正回路の再構成手順例を示すと下記のようになる。
【０１１８】
（１）入力データ値と出力電圧値との関係について測定する
（２）補正アルゴリズム及びパラメータを決定する
（３）（２）に基づいて回路構成を決定する
（４）データ補正回路を実際に再構成する。
【０１１９】
尚、ダイナミックリコンフィギュラブル回路技術（予め用意された回路ユニットの接続構成や動作設定等をソフトウェア処理により動作中に変更しながら状況に応じて必要な回路機能を果たすようにする技術）を駆使した動的な回路の再構成により、補正アルゴリズムに従って補正処理内容の設定や変更を任意に行うことができる。
【０１２０】
複数の変換手段又は変換手段及び出力回路による多数チャネル間に相互依存性がない場合（つまり、各チャネルが独立性を有する場合）の補正アルゴリズムについては、例えば、次の３通りの形態が挙げられる。
【０１２１】
（１）入力データと、該データに対応する出力データを含む補正用のデータテーブルを持ち、該データテーブルを参照して、入力データに対応する出力データを出力することにより補正を行う形態。
【０１２２】
（２）入力データと、該データに対応する出力データとの関係を１次式で線形近似し、補正用データとして、１次式の傾きと切片の２パラメータのみを持ち、これらに基づいて入力データに対応する出力データを出力することにより、補正を行う形態。
【０１２３】
（３）入力データと、該データに対応する出力データとの関係をｎ次式（ｎ≧２）で近似し、補正のためのデータとして、「ｎ＋１」個のパラメータを持ち、これらに基づいて入力データに対応する出力データを出力することにより、補正を行う形態。
【０１２４】
尚、上記（２）に比して（３）では近似精度面で有効であるが、計算量や計算時間等を考慮する必要がある。また、上記（１）乃至（３）の補正アルゴリズムについてはそれぞれ単独でも採用できるが、これらを組み合わせた形態も勿論可能である（例えば、ある区間で（２）を用い、別の区間で（３）又は（１）を用いる形態等）。
【０１２５】
次に、各変換手段によるチャネル間の相互作用を考慮した校正処理について説明する。
【０１２６】
多数のＤＡＣを並列的に配置させた構成の場合に、それぞれのチャネル間での相互作用が問題とされる。
【０１２７】
ＤＡＣの構成方法、複数のＤＡＣの配置方法への依存性、給電ラインや制御ラインの配置や接続方法への依存性、シリコンの構造への依存性に応じて、具体的な影響は千差万別であるが、チャネル相互の依存に関して概ね以下のようになる。
【０１２８】
・ゲインに影響がある場合
・線形性に影響がある場合
・オフセットに影響がある場合
・上記を複合した影響がある場合
【０１２９】
例えば、図２０に示すように、横軸に入力値「Ｘ」をとり、縦軸に出力値「Ｙ」をとったグラフ図において、隣接チャネルの入力電圧がＶＡである場合に、変換特性として、グラフ線ｇＡのように「Ｙ＝α・Ｘ」（例えば、α＝１）の線形性を示すものとする。
【０１３０】
隣接チャネルの入力電圧がＶＢ（≠ＶＡ）である場合にも「Ｙ＝α・Ｘ」が得られることが理想的であるが、現実にはグラフ線ｇＢ１、ｇＢ２、ｇＢ３に例示するようにチャネル間相互作用の影響を被る。例えば、グラフ線ｇＢ１ではゲインとオフセットに影響が生じ、Ｙ軸上に切片をもち、勾配が緩やかになる。また、グラフ線ｇＢ２ではゲイン及び線形性に影響が生じ、原点０を通るものの非線形性が現れている。グラフ線ｇＢ３では、オフセットのみに影響が生じている。
【０１３１】
尚、状況によっては、隣接するチャネル間の影響以外に、さらに距離的に離れたチャネルによる影響が同様に現れることを想定する必要がある。
【０１３２】
図２１は、入力段にＳ／Ｐ（Serial to Parallel）変換器４１が位置され、出力段にＰ／Ｓ（Parallel to Serial）変換器４２が位置されるとともに、両者間に複数のレジスタ４３、データ補正及び変換部４４（データ補正回路及び変換器を含む。）が並列的に配置された構成例を示している。
【０１３３】
入力データがＳ／Ｐ変換器４１でパラレルデータに変換された後、各レジスタ４３、４３、…を介してそれぞれのデータ補正及び変換部４４、４４、…に送られる。そして、各データ補正及び変換部４４にて変換されたデータが、Ｐ／Ｓ変換器４２を介してシリアルデータとして出力される。
【０１３４】
チャネル間相互作用が無い場合には、実線の矢印で示すように、チャネル毎に分離された系統に従ってデータ補正及び変換（Ｄ／Ａ変換等）を行えば済む。
【０１３５】
これに対して、チャネル間相互作用がある場合には、図に一点鎖線で示すように、他のチャネルのデータをも考慮にいれてデータ補正を行うことが望ましい。即ち、あるレジスタ４３からデータ補正及び変換部４４に対して送られるデータの他に、隣り合うレジスタのデータや、さらには距離的に離れたレジスタ４３のデータをも参照して校正処理を行い、その結果に基づく補正用データに従って入力データの補正又は変換後のデータ補正を行うことが必要とされる。
【０１３６】
このような形態では、データ補正及び変換部４４の校正手段において、下記に示す情報に基づいて、変換手段同士又はチャネル間相互作用による影響を含めた上記入出力特性の校正が行われる。
【０１３７】
・対象とする変換手段の入力値及び出力値
・対象とする変換手段以外の変換手段への入力値
・対象とする変換手段の出力値を、逆変換手段にて変換した変換値
【０１３８】
尚、全てのチャネル相互間でのデータに基づく補正処理を行うことは回路構成の複雑化の原因となるため、よりコンパクトな回路構成とするためには、例えば、図２２に示すように、最隣接チャネル間でのデータのみを用いて補正処理を行う形態を採用するか、又は予め決められた数チャネル以内のデータ（例えば、隣接する２チャネルと、さらにその外側に隣接する２チャネルを合わせた４チャネル及び自己のチャネルのデータ等）のみを用いて補正処理を行う形態を採用すれば良い。
【０１３９】
また、チャネル間相互作用が、図２３のように電源から各ＤＡＣへの電源供給ラインのインピーダンスに起因する場合には、回路解析の結果を校正に反映させることが可能である。
【０１４０】
尚、図２３の例では、電源４５に接続される給電ラインが、最初に３つの抵抗４６、４６、４６で枝分かれした後、さらに２つに分岐して抵抗４７をそれぞれ介して、各ＤＡＣ４８の電源端子に接続されている。接地側についても同様にグランド線が３つの抵抗４９、４９、４９にて枝分かれした後、さらに２つに分岐して抵抗５０をそれぞれ介して、各ＤＡＣ４８の接地側端子に接続されている。
【０１４１】
抵抗４６、４７、４９、５０の各抵抗値が同じ値Ｒであるとした場合に、隣り合うＤＡＣ同士については、「２・Ｒ」の抵抗を介して互いに接続されており、また、さらに離れたＤＡＣ同士については、「４・Ｒ」の抵抗を介して互いに接続されるという具合に、整然とした相互関係が認められ、インピーダンスに起因する相互作用の影響について定量的な解析が可能であり、よって、電源供給ラインの設計に応じた理論値に基づいて補正用データを得ることができる。これによりＡＤＣによる測定データを全く使用しないか、又は該データを補助的に使用すること（理論値からのズレについての補正等）が可能である。
【０１４２】
次に、補正アルゴリズムについて説明する。
【０１４３】
自然数変数「ｋ」を導入して、ｋ番目のチャネルに係る入力データを「Data_k」と記し、該データに係る変換後の出力電圧を「Vout_k」と記すとき、他チャネルの影響が無い場合（相互作用無し）における入出力関係は、１変数関数「F()」を用いて下式のように表される。
【０１４４】
Vout_k = F(Data_k)
【０１４５】
他のチャネルからの影響がある一般の場合には、多変数関数「G(…)」を用いて下式のように表される。
【０１４６】
Vout_k= G(…,Data_k-3,Data_k-2,Data_k-1,Data_k,Data_k+1,Datak+2,Data_k+3,…)
実装方法は関数G(…)に依存することになるが、具体例として次のような関数形が挙げられる。
【０１４７】
Vout_k = Gain × Data_k + Offset
尚、ゲイン「Gain」やオフセット「Offset」は下式のようになる。
【０１４８】
Gain = G0 + G1 × (Data_k-1 + Data_k+1) + G2 × (Data_k-2 + Data_k+2)
Offset = O0 + O1 × (Data_k-1 + Data_k+1) + O2 × (Data_k-2 + Data_k+2)
【０１４９】
「G1」は最隣接チャネルによるゲインへの影響を表し、「G2」はさらに１つだけ離れたチャネルによるゲインへの影響を表している。また、「O1」は最隣接チャネルによるオフセットへの影響を表し、「O2」はさらに１つだけ離れたチャネルによるオフセットへの影響を表している。つまり、これらの値がゼロの場合にはGainやOffsetが定数となり、理想状態ではO0値がゼロを示すことになるが、現実には各パラメータ値がゼロでない。
【０１５０】
校正の際には、前記したように「Ｙ＝Ｘ」を基準とした対称操作（折り返し）により逆関数を求めれば良く、例えば、実用上では離散系での取り扱いを考慮し、データテーブルを作成して該データに基づいて補正が行われる（所謂テーブル参照方式）。
【０１５１】
チャネル間相互作用の存在を前提とした補正アルゴリズムでは、特定のパラメータ値をゼロにする等の操作によって特殊化することで、チャネル間相互作用がない場合の補正アルゴリズムを引き出すことができ、一般的には包含関係にある（その意味で一般性を有しており、汎用性が高い。）。また、設計段階で理論的に解析可能な因子以外の複雑な要因が関与する場合には、補正の困難性を伴うことになるが、そのような場合には、より寄与の大きい因子を見極めた上で適切な近似処理を行えば良い。また、補正の困難性が計算量に起因する場合には、半導体の集積度や処理速度等の向上によって解決可能である。
【０１５２】
チャネル間の依存性が存在する場合における補正アルゴリズムについては、例えば、次の４通りの形態が挙げられる。
【０１５３】
（１）相互依存性のある入力データと、該データに対応する出力データを含む補正用のデータテーブルを持ち、該データテーブルを参照して、入力データに対応する出力データを出力することにより、補正を行う形態。
【０１５４】
（２）相互依存性のある入力データと、該データに対応する出力データとの関係を多変数の１次式で線形近似し、補正用データとして、１次式の傾き、切片の２パラメータのみを持ち、これらに基づいて入力データに対応する出力データを出力することにより、補正を行う形態。
【０１５５】
（３）相互依存性のある入力データと、該データに対応する出力データとの関係を多変数のｎ次式（ｎ≧２）で近似し、補正用データとして、「ｎ＋１」個ヶのパラメータを持ち、これらに基づいて入力データに対応する出力データを出力することにより、補正を行う形態。
【０１５６】
（４）対象チャネルのデータを、チャネル間依存が無い場合のアルゴリズムにより補正した上で、当該チャネル以外のチャネルのデータについては、多チャネルＤＡＣの構成及び配置に従って、当該チャネルからの距離やデータ値に応じた関数に基づいてその影響を考慮して当該チャネルデータをさらに補正する方法。
【０１５７】
尚、（４）では、例えば、前記の式「Vout_k = Gain × Data_k + Offset」において、チャネル間依存性がない場合に、「Vout_k = G0 × Data_k + O0」とされ、さらに、最隣接チャネルやさらに離れたチャネルの依存性に関して、ゲイン 「G1 × (Data_k-1 + Data_k+1) + G2 × (Data_k-2 + Data_k+2)」及びオフセット「 O1 × (Data_k-1 + Data_k+1) + O2 × (Data_k-2 + Data_k+2)」を考慮したデータ補正が行われる。
【０１５８】
以上の方法は、例えば、チャネル間のアイソレーションが充分でない場合や、完全なアイソレーションの実現にかかるコスト上昇等が問題とされる場合への対策として有用である。
【０１５９】
上記したデータ補正では、主として入力データの前補正について説明してきたが、変換済みデータの後補正を行う形態について、以下に説明する。
【０１６０】
図２４は複数のＡＤＣと、１つの基準ＤＡＣを備えた構成例５１について要部を示したものである（例えば、映像入力装置や撮像装置等に用いることができる。）。
【０１６１】
データ補正回路５２とともに校正手段を構成する校正制御回路５３は、外部からの校正動作許可信号を受けた場合に、基準ＤＡＣ５４に対してＡＤＣ校正用データを出力する。これを受けた基準ＤＡＣ５４は該データをアナログ信号に変換した上で、各ＡＤＣ５５、５５、…に送出する。
【０１６２】
各ＡＤＣによってそれぞれに変換されたデジタルデータは、マルチプレクサ５６に送られて選択された後でデータ補正回路５２へと送出される。尚、各ＡＤＣ５５、マルチプレクサ５６の制御を行うために制御回路５７が設けられており、該制御回路５７は校正制御回路５３からの制御信号を受けて各部の動作制御に必要な制御信号をそれぞれに送出する。
【０１６３】
データ補正回路５２は、校正制御回路５３からの補正用データに基づいてマルチプレクサ５６からのデータに対する補正を行うが、校正時には補正を行わずにそのまま出力データを校正制御回路５３に送出する。尚、校正制御回路５３や制御回路５７からデータ補正回路５２に送られる制御信号により該回路の動作制御が行われる。
【０１６４】
本例では、校正時に基準ＤＡＣ５４の出力電圧を各ＡＤＣ５５にそれぞれ送り、各ＡＤＣの出力データを測定する。そして、校正用データに対する各ＡＤＣの測定データに基づいて各ＡＤＣの入出力特性に関する補正用データを求め、データ補正回路５２に送出する。図示しない回路から各ＡＤＣ５５への入力信号が供給される場合に、データ補正回路５２により各ＡＤＣの出力データに係る後補正が行われ、これによってチャネル間のばらつき、経時変化、温度依存性の影響あるいはチャネル間相互作用による影響を除去することができる。
【０１６５】
以上に説明した各構成によれば、下記に示す利点が得られる。
【０１６６】
・同一ＩＣチップ内でのチャネル間に特性上のばらつきがあったとしても、校正及び補正処理により、チャネル出力間偏差が現れないようにし、精度を保証できること。
・異なるＩＣ間において特性上のばらつきがあったとしても、校正及び補正処理により、チャネル出力間偏差が現れないようにし、精度を保証できること。
・回路部の経時変化や温度等を含む環境条件の変化による影響を、校正及び補正処理により排除できること。
・映像用デバイスのように、チャネル間偏差の低減を要求される場合において、データのばらつきを抑えるとともに、チャネル間相互作用の影響に配慮した校正及び補正処理が可能であること。
【図面の簡単な説明】
【０１６７】
【図１】本発明に係る基本構成を示す概念図である。
【図２】校正の必要性について説明するための概略的なグラフ図である。
【図３】図４とともに変換手段の入出力特性に係る校正について説明するための図であり、本図は入力データに対する変換後の出力データの関係を例示したグラフ図である。
【図４】入力データに対する補正後のデータの関係を例示したグラフ図である。
【図５】本発明が適用される構成形態の説明図である。
【図６】映像表示装置の構成例を示す要部のブロック図である。
【図７】ディスプレイドライバ回路の構成例を示す図である。
【図８】Ｓ／Ｈ回路の一例を示す図である。
【図９】本発明を適用した映像装置の構成例を示すブロック図である。
【図１０】ディスプレイドライバ回路の要部構成を例示した図である。
【図１１】マルチプレクサ回路の構成例を示す図である。
【図１２】映像非表示期間に測定や補正用データの更新が行われる様子を示す説明図である。
【図１３】複数のディスプレイドライバ回路を備えた形態を示す図である。
【図１４】複数のＤＡＣを用いた信号処理装置の構成例を示す図である。
【図１５】複数のＤＡＣを用いた信号処理装置の別例を示す図である。
【図１６】複数のＤＡＣを用いた信号処理装置のさらに別例を示す図である。
【図１７】データ補正回路の構成例を示す図である。
【図１８】データ補正回路の別例を示す図である。
【図１９】データ補正回路のさらに別例を示す図である。
【図２０】チャネル間相互作用について説明するためのグラフ図である。
【図２１】３つのチャネル間での相互作用を考慮した構成について説明するための図である。
【図２２】最隣接チャネル間での相互作用を考慮した構成についての説明図である。
【図２３】チャネル間相互作用が、電源供給ラインのインピーダンスに起因する場合の説明図である。
【図２４】複数のＡＤＣ及び１つの基準ＤＡＣを備えた構成例を示す図である。
【図２５】従来の構成例とその問題点について説明するための図である。
【符号の説明】
【０１６８】
１…信号処理装置、２…変換手段、３…切換手段、４…逆変換手段、５…校正手段、１０…出力回路、１７、１７Ａ…映像装置、１８…データ補正回路、２９…データ補正回路、３４…校正制御回路、５２…データ補正回路、５３…校正制御回路
【図１】
2006086731.tif 000003
【図２】
2006086731.tif 000004
【図３】
2006086731.tif 000005
【図４】
2006086731.tif 000006
【図５】
2006086731.tif 000007
【図６】
2006086731.tif 000008
【図７】
2006086731.tif 000009
【図８】
2006086731.tif 000010
【図９】
2006086731.tif 000011
【図１０】
2006086731.tif 000012
【図１１】
2006086731.tif 000013
【図１２】
2006086731.tif 000014
【図１３】
2006086731.tif 000015
【図１４】
2006086731.tif 000016
【図１５】
2006086731.tif 000017
【図１６】
2006086731.tif 000018
【図１７】
2006086731.tif 000019
【図１８】
2006086731.tif 000020
【図１９】
2006086731.tif 000021
【図２０】
2006086731.tif 000022
【図２１】
2006086731.tif 000023
【図２２】
2006086731.tif 000024
【図２３】
2006086731.tif 000025
【図２４】
2006086731.tif 000026
【図２５】
2006086731.tif 000027