(57)【要約】【課題】別途のメモリ部を使用することなく液晶分子の応答速度を向上させられる液晶表示装置の駆動回路及びその駆動方法を提供する。【解決手段】液晶表示装置の駆動回路が、入力されたデジタルデータ信号をアナログ変換して第１データ信号を出力するデジタル-アナログ変換部と、第１データ信号の振幅及びパルス幅を変調して第２データ信号を出力する変調部と、第１データ信号と第２データ信号とを混合し、該混合されたデータ信号を液晶パネルのデータラインに供給する混合部と、を備える。【選択図】図４
2006039538.tif 000002
【特許請求の範囲】
【請求項１】
入力されたデジタルデータ信号をアナログ変換して第１データ信号を出力するデジタル-アナログ変換部と、
前記第１データ信号の振幅及びパルス幅を変調して第２データ信号を出力する変調部と、
前記第１データ信号と前記第２データ信号とを混合し、該混合されたデータ信号を液晶パネルのデータラインに供給する混合部と、
を備えることを特徴とする液晶表示装置の駆動回路。
【請求項２】
前記第２データ信号は、前記第１データ信号に比べて大きい振幅及び短いパルス幅を有することを特徴とする請求項１に記載の液晶表示装置の駆動回路。
【請求項３】
前記混合部が加算器であることを特徴とする請求項１に記載の液晶表示装置の駆動回路。
【請求項４】
第１デジタルデータ信号の振幅データ及びパルス幅データを変調して第２デジタルデータ信号を出力するデータ変調部と、
前記第１デジタルデータ信号と前記第２デジタルデータ信号とを混合するデータ混合部と、
前記混合されたデータ信号をアナログ変換して液晶パネルのデータラインに印加するデジタル-アナログ変換部と、
を備えることを特徴とする液晶表示装置の駆動回路。
【請求項５】
前記第２デジタルデータ信号は、前記第１デジタルデータ信号に比べて大きい振幅及び短いパルス幅を有することを特徴とする請求項４に記載の液晶表示装置の駆動回路。
【請求項６】
デジタルデータ信号をアナログ変換して第１データ信号を生成する段階と、
前記第１データ信号の振幅及びパルス幅を変調して第２データ信号を出力する段階と、
前記第１データ信号と前記第２データ信号とを混合する段階と、
前記混合されたデータ信号を液晶パネルのデータラインに供給する段階と、
を備えることを特徴とする液晶表示装置の駆動回路の駆動方法。
【請求項７】
前記第１データ信号を変調する段階は、前記第１データ信号の振幅を増加させ、パルス幅を減少させることを特徴とする請求項６に記載の液晶表示装置の駆動回路の駆動方法。
【請求項８】
第１デジタルデータ信号の振幅データ及びパルス幅データを変調して第２デジタルデータ信号を生成する段階と、
前記第１デジタルデータ信号と前記第２デジタルデータ信号とを混合する段階と、
前記混合されたデジタルデータ信号をアナログ変換して液晶パネルのデータラインに印加する段階と、
を備えることを特徴とする液晶表示装置の駆動回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、別途のメモリ部無しで液晶分子の応答速度を向上させられる液晶表示装置の駆動回路及びその駆動方法に関する。
【背景技術】
【０００２】
一般に、液晶表示装置は、大きく、映像信号を表示する液晶パネルと、該液晶パネルに外部から駆動信号を印加する駆動回路とから構成される。
【０００３】
該液晶パネルは、図示せぬが、一定の空間をおいて貼り付けられた２枚の透明基板(ガラス基板)間に液晶が注入された表示装置であって、２枚の透明基板のいずれか一方には、画素領域を定義するために互いに垂直方向に配列される複数本のゲートライン及びデータラインと、各画素領域に形成される複数個の画素電極と、各ゲートラインとデータラインが交差する部分に形成されてゲートラインのスキャン信号に応じてデータラインのデータ信号を各画素電極に印加する複数個の薄膜トランジスターと、を備える。
【０００４】
したがって、ゲートラインに順次にターン・オン信号を印加すると、その都度該当するラインの画素電極にデータ信号が印加され、これによって映像が表示される。
【０００５】
図１は、一般の液晶表示装置を示すブロック構成図である。
同図において、液晶表示装置は、複数本のゲートラインＧとデータラインＤが互いに垂直に交わってなるマトリックス形態の画素領域を有する液晶パネル１１と、液晶パネル１１に駆動信号とデータ信号を供給する駆動回路部１２と、液晶パネル１１に一定の光源を提供するバックライト１８と、から構成される。
【０００６】
ここで、駆動回路部１２は、液晶パネル１１の各データラインにデータ信号を入力するデータドライバー１１ｂと、液晶パネル１１の各ゲートラインＧにスキャンパルスを印加するゲートドライバー１１ａと、液晶パネルの駆動システム１７から入力されるディスプレイデータ(Ｒ、Ｇ、Ｂ)、垂直及び水平同期信号(Ｖｓｙｎｃ、Ｈｓｙｎｃ)、クロック信号(ＤＣＬＫ)、制御信号(ＤＴＥＮ)などを受信し、液晶パネル１１の各データドライバー１１ｂとゲートドライバー１１ａが画面を再生するのに適合するタイミングに各ディスプレイデータとクロック及び制御信号をフォーマットして出力するタイミングコントローラー１３と、液晶パネル１１及び各部に必要な電圧を供給する電源供給部１４と、電源供給部１４から電源を印加されると、データドライバー１１ｂにおいて入力されるデジタルデータをアナログデータに変換する上で必要な基準電圧を供給するガンマ基準電圧部１５と、電源供給部１４から出力された電圧を用いて液晶パネル１１に用いられる定電圧(Ｖｄｄ)、ゲート高電圧(ＶＧＨ)、ゲート低電圧(ＶＧＬ)、基準電圧(Ｖｒｅｆ)、及び共通電圧(Ｖｃｏｍ)などを出力するＤＣ／ＤＣ変換部１６と、バックライト１８を駆動するインバータ１９と、を備えてなる。
【０００７】
次に、液晶パネルにおける各画素の等価回路についてより具体的に説明する。
図２は、図１に示す液晶パネルの各画素領域の等価回路を示す回路構成図である。
同図において、液晶パネルにおける各画素領域の等価回路は、下部基板に形成されるデータラインＤ及びゲートラインＧにそれぞれソース電極とゲート電極が接続する薄膜トランジスター２０と、該薄膜トランジスター２０のドレーン電極に接続する画素電極と上部基板に形成される共通電極との間に形成される液晶キャパシター(ＣＬＣ)と、薄膜トランジスター２０のドレーン電極に接続する画素電極と隣接するゲートラインまたは別途のストレージラインの間に形成されるストレージキャパシター(Ｃｓｔ)と、から構成される。
【０００８】
このように構成された従来の液晶表示装置の動作について詳細に説明すると、次の通りである。
まず、ゲートラインにゲート信号が印加されて薄膜トランジスター２０がターン・オンされると、データラインＤから画素電極へデータ電圧信号(Ｖｐ)が毎フレームごとに印加される。
その後、この画素電極へ印加されるデータ電圧信号(Ｖｐ)と共通電圧(Ｖｃｏｍ)の違いにより発生する電界が液晶層に印加されてこの液晶層の液晶分子配列を変化させ、この液晶分子の配列によって液晶分子を通過する光の透過率が変化する。このとき、ストレージキャパシター(Ｃｓｔ)は、画素電極に印加されたデータ電圧信号(Ｖｐ)を１フレームの間保持することによってその１フレームの画像を表示する。
【０００９】
一方、液晶分子は、誘電異方性を有するので、液晶分子の長軸方向が変化すると液晶層の誘電率が変化し、この誘電率の変化によって液晶キャパシターに保持しているデータ電圧信号(Ｖｐ)が変化するようになる。すなわち、液晶層に印加されるデータ電圧信号(Ｖｐ)が、低い電圧から高い電圧(または、高い電圧から低い電圧)に変化する場合、変化したデータ電圧信号(Ｖｐ)は、変化する前のデータ電圧信号(Ｖｐ)の影響を受けることから直に望む正常電圧に到達せず、数フレームが経過してはじめて正常電圧に到達することになる。
【００１０】
そこで、データ電圧信号(Ｖｐ)を正常値よりも高い値に変調させて液晶分子をオーバードライビングすることによって、液晶分子の応答速度を改善する方法が研究されてきた。
【００１１】
かかる従来の液晶表示装置に適用されるオーバードライビング駆動回路について説明すると、下記の通りである。
図３は、従来の液晶表示装置のオーバードライビング駆動回路のブロック構成図である。
同図において、従来のオーバードライビング駆動回路は、連続して入力されるデータ信号を格納して１フレーム以前のデータ信号(Ｄｎ−１)を出力する遅延部３１と、以前フレームデータ信号(Ｄｎ−1)と現フレームのデータ信号(Ｄｎ)とを比較し、ルックアップテーブルに基づいて現フレームのデータ信号(Ｄｎ)の補正データ信号(Ｄｏ)を出力するＬＵＴメモリ部３２と、を備えてなる。ここで、遅延部３１は、順次に入力されるデータ信号をフレーム単位で交互に格納して出力する第１メモリ部３１ａ及び第２メモリ部３１ｂからなる。
【００１２】
このように構成される従来の液晶表示装置に適用されるオーバードライビング駆動回路は、下記のように動作する。
まず、順次に入力されるデータ信号をフレーム単位で第１メモリ３１ａと第２メモリ３１ｂに交互に格納して出力する。
１番目のフレームのデータ信号が入力されると、遅延部３１は、該１番目のフレームのデータ信号を第１メモリ３１ａに格納する。続いて、ＬＵＴメモリ部３２は、１番目のデータ信号をタイミングコントローラー及びデータドライバーを経て液晶パネルに供給し、該液晶パネルは１番目のフレームに対する画像を表示する。
【００１３】
続いて、２番目のフレームのデータ信号が遅延部３１とＬＵＴメモリ部３２に入力されると、遅延部３１は、２番目のフレームのデータ信号を第２メモリ部３１ｂに格納すると同時に、第１メモリ部３１ａに格納されていた１番目のデータ信号をＬＵＴメモリ部３２に出力する。すなわち、遅延部３１は、順次に入力されるデータ信号を第１メモリ部３１ａと第２メモリ部３１ｂに交互に格納するとともに順次に出力することによって、ＬＵＴメモリ部３２に直接入力されるデータ信号よりも１フレーム遅れたデータ信号を出力するようになる。
【００１４】
こうなると、ＬＵＴメモリ部３２は、２番目のフレームデータ信号と遅延部３１から入力された１番目のフレームデータ信号をルックアップテーブルから比較し、２番目のデータ信号に対して補正されたデータ信号を出力する。この補正データ信号は、タイミングコントローラー及びデータドライバーを経て液晶パネルに供給され、該液晶パネルは、２番目のフレームに対する画像を表示する。このとき、２番目のフレームデータ信号は補正されているため、２番目のフレームデータ信号に対する液晶の応答は１フレーム内で充分になされる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、従来の液晶表示装置に適用されるオーバードライビング駆動回路は、入力されるデータ信号を順次に格納して出力するために２つのメモリ部(第１メモリ部及び第２メモリ部)を必要とし、さらにルックアップテーブルを格納するためのＬＵＴメモリ部も必要とされる。すなわち、従来のオーバードライビング駆動回路は、少なくとも３つのメモリ部(第１メモリ部、第２メモリ部及びＬＵＴメモリ部)を備えなければならず、コスト高となる問題点があった。
【００１６】
本発明は上記の問題点を解決するためのもので、その目的は、別途のメモリを使用することなくオーバードライビングすることによって液晶分子の応答速度を向上させられる液晶表示装置の駆動回路及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明の一側面による液晶表示装置の駆動回路は、入力されたデジタルデータ信号をアナログ変換して第１データ信号を出力するデジタル-アナログ変換部と、前記第１データ信号の振幅及びパルス幅を変調して第２データ信号を出力する変調部と、前記第１データ信号と前記第２データ信号とを混合し、該混合されたデータ信号を液晶パネルのデータラインに供給する混合部と、を備える。
【００１８】
また、上記目的を達成するために、本発明の他の側面による液晶表示装置の駆動回路は、第１デジタルデータ信号の振幅データ及びパルス幅データを変調して第２デジタルデータ信号を出力するデータ変調部と、前記第１デジタルデータ信号と前記第２デジタルデータ信号とを混合するデータ混合部と、前記混合されたデータ信号をアナログ変換して液晶パネルのデータラインに印加するデジタル-アナログ変換部と、を備える。
【００１９】
上記のように構成された本発明の一側面による液晶表示装置の駆動回路の駆動方法は、デジタルデータ信号をアナログ変換して第１データ信号を生成する段階と、前記第１データ信号の振幅及びパルス幅を変調して第２データ信号を出力する段階と、前記第１データ信号と前記第２データ信号とを混合する段階と、前記混合されたデータ信号を液晶パネルのデータラインに供給する段階と、を備えることを特徴とする。
【００２０】
上記のように構成された本発明の他の側面による液晶表示装置の駆動回路の駆動方法は、第１デジタルデータ信号の振幅データ及びパルス幅データを変調して第２デジタルデータ信号を生成する段階と、前記第１デジタルデータ信号と前記第２デジタルデータ信号とを混合する段階と、前記混合されたデジタルデータ信号をアナログ変換して液晶パネルのデータラインに印加する段階と、を備えることを特徴とする。
【発明の効果】
【００２１】
本発明による液晶表示装置の駆動回路は、データ信号の振幅及びパルス幅を変調し、この変調されたデータ信号とデータ信号とを混合することによって全体パルス幅中の一区間が変調されたデータ信号の振幅に増加されたデータ信号を生成し、この変調されたデータ信号を用いて液晶分子をオーバードライビングするため、液晶分子の応答速度を向上させることが可能になる。
【００２２】
なお、従来のルックアップテーブルを格納するためのＬＵＴメモリ部及びデータ信号を格納するための第１及び第２メモリ部が不要になるため、メモリ部の使用に伴う費用を節減することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明に係る液晶表示装置の駆動回路及びその駆動方法の好適な実施の形態について、添付の図面に基づいて詳細に説明する。
【００２４】
図４は、本発明の第１実施形態による液晶表示装置の駆動回路を示すブロック構成図である。
本発明の実施形態による液晶表示装置の駆動回路は、図４に示すように、システムから入力される第１データ信号(Ｒ、Ｇ、Ｂ)及び制御信号を適切なタイミングにフォーマットして出力するタイミングコントローラー４０１と、該タイミングコントローラー４０１から第１データ信号を受信してアナログ形態のデータ信号に変換するデジタル-アナログ変換部(ＤＡＣ)４０２と、デジタル-アナログ変換部４０２から出力された第１データ信号の振幅及びパルス幅を変調して第２データ信号を出力する変調部４０３と、デジタル-アナログ変換部４０２から出力された第１データ信号と変調部４０３から出力された第２データ信号とを混合し、この混合されたデータ信号を液晶パネルのデータラインに供給する混合部４０４と、を備えてなる。
ここで、デジタル-アナログ変換部４０２、変調部４０３及び混合部４０４は、データドライバー４１０に内蔵される。
【００２５】
ここで、変調部４０３は、入力される第１データ信号の階調(第１データ信号による映像の明るさ)に基づいて第１データ信号の振幅及びパルス幅の大きさをそれぞれ異ならせて変調することによって、このデータ信号の全階調(例えば、２５６階調)に対して第２データ信号を出力するようになる。また、変調部４０３から出力された第２データ信号は、デジタル-アナログ変換部４０２から出力された第１データ信号よりも大きい振幅及び短いパルス幅を有する。これについてより具体的に説明すると、下記の通りになる。
【００２６】
図５は、変調部４０３から出力されたデータ信号の振幅及びパルス幅を説明するための図である。
図５に示すように、第１振幅(Ｖ１)及び第１パルス幅(Ｔ１)を有する第１データ信号５０１は、変調部４０３を通過すると、第１振幅(Ｖ１)よりも大きい第２振幅(Ｖ２)及び第１パルス幅(Ｔ１)よりも短い第２パルス幅(Ｔ２)を有する第２データ信号５０２に変調される。上述の如く、第２振幅(Ｖ２)及び第２パルス幅(Ｔ２)の大きさは、変調部４０３に入力される第１データ信号５０１の階調に基づいて定められる。
また、混合部４０４は、デジタル-アナログ変換部４０２から出力された第１データ信号５０１と変調部４０３から出力された第２データ信号５０２とを加算する加算器を使用することができる。次に、混合部４０４から出力されるデータ信号６００について詳細に説明する。
【００２７】
図６は、混合部から出力されたデータ信号の振幅及びパルス幅を説明するための図である。
図６に示すように、混合部４０４から出力されたデータ信号６００は、第１データ信号５０１と同じパルス幅(Ｔ１)を有するものの、第２データ信号５０２のパルス幅(Ｔ２)に相応する期間には第２データ信号５０２と同じ振幅(Ｖ２)を有し、残りの期間(Ｔ３(Ｔ１−Ｔ２))には第１データ信号と同じ振幅(Ｖ１)を有する。
【００２８】
一方、図示せぬが、液晶パネルは、空間をおいて貼り付けられた第１及び第２基板と、これら第１基板と第２基板との間に注入された液晶層とから構成される。ここで、第１基板(ＴＦＴアレイ基板)には、一定の間隔で一方向に配列される複数本のゲートライン、各ゲートラインと垂直方向に一定の間隔で配列される複数本のデータライン、各ゲートラインと各データラインが交差して定義された各画素領域にマトリックス形態に形成される複数個の画素電極、及びゲートラインの信号に応じてスイッチングされてデータラインの信号を各画素電極に伝達する複数個の薄膜トランジスターが形成されている。そして、第２基板(カラーフィルター基板)には、画素領域を除外した部分の光を遮断するためのブラックマトリックス層、カラーを表現するためのＲ、Ｇ、Ｂカラーフィルター層、及び画像を具現するための共通電極が形成されている。
【００２９】
次に、このように構成された本発明の第１実施形態による液晶表示装置の駆動回路の動作を詳細に説明する。
まず、タイミングコントローラー４０１が、第１振幅(Ｖ１)及び第１パルス幅(Ｔ１)を有する第１データ信号５０１を出力してデジタル-アナログ変換部４０２に提供する。このデジタル-アナログ変換部４０２は、第１データ信号５０１をアナログ信号に変換して変調部４０３及び混合部４０４に提供する。こうすると、変調部４０３は、第１データ信号５０１を変調して第２振幅(Ｖ２)及び第２パルス幅(Ｔ２)を有する第２データ信号５０２を出力する。このように変調部４０３から出力された第２データ信号５０２は、混合部４０４に入力され、この混合部４０４は、第２データ信号５０２と以前に入力された第１データ信号５０１とを混合して出力する。混合部４０４から出力された、混合されたデータ信号６００は、上述したように、第１データ信号５０１と同じパルス幅(Ｔ１)を有するものの、第２データ信号５０２のパルス幅(Ｔ２)に相応する期間には第２データ信号５０２と同じ振幅(Ｖ２)を有し、残りの期間(Ｔ３(Ｔ１−Ｔ２))には第１データ信号と同じ振幅(Ｖ１)を有する。
【００３０】
その後、混合部４０４は、混合されたデータ信号６００を液晶パネルのデータラインに供給し、このデータラインに印加された、混合されたデータ信号６００は、薄膜トランジスターによりスイッチングされて画素領域の画素電極に印加される。次に、この画素電極に印加された混合されたデータ信号６００に応じて液晶分子に実際に印加される液晶実効電圧を、図７に基づいて説明する。
【００３１】
図７は、本発明による混合されたデータ信号に応じて液晶実効電圧が補正される効果を説明するための図である。
同図において、液晶実効電圧７００は、混合されたデータ信号６００の第２パルス幅(Ｔ１)に相応する期間の間第２振幅(Ｖ２)の大きさに沿って高く上昇してから下降し、第３パルス幅(Ｔ２)に相応する期間の間には第１振幅(Ｖ１)の大きさを維持する。ここで、第１振幅(Ｖ１)は、液晶分子に実際に印加しようとする電圧の大きさであり、このように、混合されたデータ信号６００を使用して液晶実効電圧７００を第１振幅(Ｖ１)とする前に第２振幅(Ｖ２)に上昇させることによって、液晶実効電圧７００はより早期に第１振幅(Ｖ１)に相応する電圧大きさに到達することができる。これにより、液晶分子の応答速度が速くなり、１フレーム内で望む階調を十分に表示可能になる。
【００３２】
次に、本発明の第２実施形態による液晶表示装置の駆動回路について、添付の図面に基づいて詳細に説明する。
図８は、本発明の第２実施形態による液晶表示装置の駆動回路を示すブロック構成図である。
本発明の第２実施形態による液晶表示装置の駆動回路は、図８に示すように、液晶を駆動するための第１デジタルデータ信号の振幅データ及びパルス幅データを変調して第２デジタルデータ信号を出力するデータ変調部８０３と、第１デジタルデータ信号と第２デジタルデータ信号とを混合して第３デジタルデータ信号を出力するデータ混合部８００と、第３デジタルデータ信号をアナログ信号に変換して液晶パネルのデータラインに印加するデジタル-アナログ変換部８０２と、を備えてなる。ここで、データ変調部８０３及びデータ混合部８００はタイミングコントローラー８０４に内蔵され、デジタル-アナログ変換部８０２はデータドライバー８１１に内蔵される。
【００３３】
ここで、データ変調部８０３は、入力される第１デジタルデータ信号の階調(データ信号による映像の明るさ)に基づいて第１デジタルデータ信号の振幅データ及びパルス幅データをそれぞれ異ならせて変調することによって、第１デジタルデータ信号の全階調(例えば、２５６階調)に対する第２デジタルデータ信号を出力する。
【００３４】
このように構成された本発明の第２実施形態による液晶表示装置の駆動回路の動作について詳細に説明すると、次の通りになる。
まず、外部システムから、第１振幅データ及び第１パルス幅データを有する第１デジタルデータ信号が、タイミングコントローラー８０４に内蔵されたデータ変調部８０３及びデータ混合部８００にそれぞれ入力される。データ変調部８０３は、第１デジタルデータ信号の第１振幅データ及び第１パルス幅データを変調して第２振幅データ及び第２パルス幅データを有する第２デジタルデータ信号を生成してデータ混合部８００に出力する。この第２振幅データが示す振幅の大きさは、第１振幅データが示す振幅の大きさよりも大きく、第２パルス幅データが示すパルス幅は、第１パルス幅データが示すパルス幅よりも短い。
【００３５】
続いて、データ混合部８００は、第２デジタルデータ信号と以前に入力された第１デジタルデータ信号とを混合し、第１デジタルデータ信号と同じパルス幅データを有するものの、第２データ信号のパルス幅データに相応する期間には第２デジタルデータ信号と同じ振幅データを有し、残りの期間には第１データ信号と同じ振幅データを有する第３デジタルデータ信号を出力する。
【００３６】
その後、第３デジタルデータ信号は、デジタル-アナログ変換部８０２に入力されてアナログ信号に変換される。ここで、デジタル-アナログ変換部８０２から出力されたアナログ信号は、第１実施形態における混合されたデータ信号６００と同一であり、したがって、第１実施形態におけると同様に液晶分子の応答速度を向上させることができる。
【００３７】
以上では本発明を具体的な実施形態及び図面に基づいて説明してきたが、本発明は、これに限定されず、本発明の技術的思想を逸脱しない範囲内で各種の置換、変形及び変更が可能であることは、本発明の属する技術分野で通常の知識を持つ者にとっては明らかである。
【図面の簡単な説明】
【００３８】
【図１】一般の液晶表示装置を示すブロック構成図である。
【図２】図１の液晶パネルの各画素領域の等価回路を示す回路構成図である。
【図３】従来の液晶表示装置のオーバードライビング駆動回路のブロック構成図である。
【図４】本発明の第１実施形態による液晶表示装置の駆動回路を示すブロック構成図である。
【図５】変調部から出力されたデータ信号の振幅及びパルス幅を説明するための図である。
【図６】混合部から出力されたデータ信号の振幅及びパルス幅を説明するための図である。
【図７】混合されたデータ信号に応じて液晶実効電圧が補正される効果を説明するための図である。
【図８】本発明の第２実施形態による液晶表示装置の駆動回路を示すブロック構成図である。
【図１】
2006039538.tif 000003
【図２】
2006039538.tif 000004
【図３】
2006039538.tif 000005
【図４】
2006039538.tif 000006
【図５】
2006039538.tif 000007
【図６】
2006039538.tif 000008
【図７】
2006039538.tif 000009
【図８】
2006039538.tif 000010