(57)【要約】【課題】複数の箇所に完全に同期したクロック信号を供給する。【解決手段】光信号発生部１０６から、光導波路のコア１０４の一端に、クロック信号に対応した周波数を持つサイン波形の光信号を入射する。コア１０４は、ＳＯＩウェーハ１０１上に形成された各機能ブロックの位置を通過する。コア１０４の他端にミラー１０７を配設する。コア１０４中に、進行波成分と反射波成分とが存在し、このコア１０４中に定在波が発生する。定在波の振幅のピークにあたる各位置では、光信号のレベルが互いに同期して変化し、その変化波形はクロック信号に対応した周波数を持つサイン波形となる。この定在波の振幅のピークにあたる位置に、それぞれ、各機能ブロックのＰＤ（フォトダイオード）１０２を形成する。各機能ブロックでは、それぞれのＰＤ１０２から、完全に同期したクロック信号を得ることができる。【選択図】        図１
2006126369.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号に対応した周波数を持つサイン波形の光信号を発生する光信号発生部と、
上記光信号発生部で発生される光信号が一端に入射される光導波路と、
上記光導波路の他端に配設されるミラーと、
上記光導波路中に発生する定在波の振幅のピークにあたる複数の位置にそれぞれ配設される複数の光電変換素子とを備え、
上記複数の光電変換素子のそれぞれから、互いに同期したクロック信号が得られるようにした
ことを特徴とするクロック信号供給装置。
【請求項２】
上記光信号発生部は、
上記光信号を発生するレーザ光源と、
上記レーザ光源から発生される光信号を透過すると共に上記光導波路の一端から出射される上記ミラーの反射に係る光信号を反射するための光学素子とを有する
ことを特徴とする請求項１に記載のクロック信号供給装置。
【請求項３】
上記光学素子は、ハーフミラーである
ことを特徴とする請求項２に記載のクロック信号供給装置。
【請求項４】
上記光学素子は、偏光ビームスプリッタである
ことを特徴とする請求項２に記載のクロック信号供給装置。
【請求項５】
上記光学素子は、偏光ビームスプリッタおよびハーフミラーの組み合わせである
ことを特徴とする請求項２に記載のクロック信号供給装置。
【請求項６】
半導体基板上に複数の機能ブロックが形成されている半導体装置であって、
上記複数の機能ブロックのうち２以上の機能ブロックの位置を通過するように配設される光導波路と、
上記光導波路の一端に、クロック信号に対応した周波数を持つサイン波形の光信号を入射する光信号発生部と、
上記光導波路の他端に配設されるミラーとを備え、
上記２以上の機能ブロックは、それぞれ、上記光導波路中に発生する定在波の振幅のピークにあたる位置に光電変換素子を有し、
上記２以上の機能ブロックは、それぞれ、上記光電変換素子の出力信号に基づいて互いに同期したクロック信号を取得する
ことを特徴とする半導体装置。
【請求項７】
上記光導波路は、コアの側面が上記光電変換素子の光入射面に接するように形成される
ことを特徴とする請求項６に記載の半導体装置。
【請求項８】
上記光導波路のコアは、上記半導体基板とは別個に、該半導体基板の上に形成される
ことを特徴とする請求項７に記載の半導体装置。
【請求項９】
上記光導波路のコアは、上記半導体基板上に埋め込まれている
ことを特徴とする請求項７に記載の半導体装置。
【請求項１０】
複数の電子部品からなる電子機器であって、
上記複数の電子部品のうち所定の電子部品は、複数の機能ブロックからなると共に、該複数の機能ブロックのうち２以上の機能ブロックにクロック信号を供給するクロック信号供給装置を備え、
上記クロック信号供給装置は、
上記２以上の機能ブロックの位置を通過するように配設される光導波路と、
上記光導波路の一端に、クロック信号に対応した周波数を持つサイン波形の光信号を入射する光信号発生部と、
上記光導波路の他端に配設されるミラーと、
上記２以上の機能ブロックのそれぞれが持ち、上記光導波路中に発生する定在波の振幅のピークにあたる位置に配置された光電変換素子とを有し、
上記２以上の機能ブロックがそれぞれ持つ光電変換素子の出力信号に基づいて、該２以上の機能ブロックに互いに同期したクロック信号を供給する
ことを特徴とする電子機器。
【請求項１１】
複数の電子部品からなる電子機器であって、
上記複数の電子部品のうち少なくとも２以上の電子部品にクロック信号を供給するクロック信号供給装置を備え、
上記クロック信号供給装置は、
上記２以上の電子部品の位置を通過するように配設される光導波路と、
上記光導波路の一端に、クロック信号に対応した周波数を持つサイン波形の光信号を入射する光信号発生部と、
上記光導波路の他端に配設されるミラーと、
上記２以上の電子部品のそれぞれが持ち、上記光導光路中に発生する定在波の振幅のピークにあたる位置に配置された光電変換素子とを有し、
上記２以上の電子部品がそれぞれ持つ光電変換素子の出力信号に基づいて、該２以上の電子部品に互いに同期したクロック信号を供給する
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、クロック信号供給装置およびそれを利用した半導体装置、並びに電子機器に関する。詳しくは、この発明は、クロック信号に対応した周波数を持つサイン波形の光信号を光導波路の一端に入射すると共にこの光導波路の他端にミラーを配設して、この光導波路中に定在波を発生させ、この定在波の振幅のピークに当たる位置に複数の光電変換素子を配設し、この複数の光電変換素子のそれぞれから互いに同期したクロック信号を取得し得る構成とすることによって、複数の箇所に完全に同期したクロック信号を供給できるようにしたクロック信号供給装置等に係るものである。
【背景技術】
【０００２】
テレビジョン受信機、パーソナルコンピュータ、携帯電話、その他セット側の高性能化、多機能化等の要求から、これら各電子機器に使用されるＬＳＩ(Large Scale IC)には、さらなる高速化、低消費電力化が常に求められている。これに応えるため半導体装置は微細化、多層構造化を繰り返し、その構造、機能材料、プロセスも世代ごとに最適化が行われてきた。現在では、最先端素子においては、デザインルールで言うところの、０．１３μｍ世代からその先の９０nm、６５nm世代へ移行しつつある。
【０００３】
ＬＳＩは、半導体基板上に複数の機能ブロックが形成されている半導体装置を構成している。ＬＳＩの各機能ブロックには外部から供給されるクロック信号が分配される。そして、各機能ブロックでは、そのクロック信号に同期してフリップフロップへのデータの取り込み、データの送信等が行われる。
【０００４】
外部からのクロック信号を各機能ブロックに分配する場合、クロック信号が通る配線の長さの相違等に起因して、各機能ブロックへのクロック信号の到達タイミングがずれるいわゆるクロックスキューが生じる。クロックスキューがあると、フリップフロップが誤ったデータを取り込んだり、論理ゲートの出力信号にひげ状パルスが発生して次段の回路が誤動作するおそれがある。
【０００５】
特許文献１には、クロックスキューの影響を低減するために、２つの機能ブロック間では第１の信号線でデータ信号を送信し、第２の信号線でクロック信号を送信し、受信側の機能ブロックでは受信したクロック信号に基づいて受信したデータ信号を取り込むように構成することが記載されている。
【０００６】
【特許文献１】特開２００２−７６１２７号公報（第３〜６頁、図１参照）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載される技術では、２つの機能ブロック間にデータ信号を送信する第１の信号線の他に、クロック信号を送信する第２の信号線を設ける必要があり、構成が複雑となると共に、消費電力が増大するという問題がある。また、特許文献１に記載される技術では、各機能ブロックへのクロック信号の分配が電気配線を用いて行われていることから、クロック信号の周波数を上げて半導体装置の動作速度の高速化を図った場合に消費電力が著しく増大するという問題がある。
【０００８】
この発明の目的は、複数の箇所に完全に同期したクロック信号を供給して、クロックスキューによる誤動作を防止し、また消費電力の増大を招くことなくクロック信号の周波数を上げて半導体装置の動作速度の高速化を図ることにある。
【課題を解決するための手段】
【０００９】
この発明に係るクロック信号供給装置は、クロック信号に対応した周波数を持つサイン波形の光信号を発生する光信号発生部と、この光信号発生部で発生される光信号が一端に入射される光導波路と、この光導波路の他端に配設されるミラーと、光導波路中に発生する定在波の振幅のピークに当たる位置に配設される複数の光電変換素子とを備え、複数の光電変換素子のそれぞれから、互いに同期したクロック信号が得られるようにしたものである。
【００１０】
また、この発明に係る半導体装置は、半導体基板上に複数の機能ブロックが形成されている半導体装置であって、複数の機能ブロックのうち２以上の機能ブロックの位置を通過するように配設される光導波路と、この光導波路の一端に、クロック信号に対応した周波数を持つサイン波形の光信号を入射する光信号発生部と、光導波路の他端に配設されるミラーとを備え、２以上の機能ブロックは、それぞれ、光導波路中に発生する定在波の振幅のピークにあたる位置に光電変換素子を有し、２以上の機能ブロックは、それぞれ、光電変換素子の出力信号に基づいて互いに同期したクロック信号を取得するものである。
【００１１】
また、この発明に係る電子機器は、複数の電子部品からなる電子機器であって、複数の電子部品のうち所定の電子部品は、複数の機能ブロックからなると共に、この複数の機能ブロックのうち２以上の機能ブロックにクロック信号を供給するクロック信号供給装置を備え、このクロック信号供給装置は、２以上の機能ブロックの位置を通過するように配設される光導波路と、この光導波路の一端に、クロック信号に対応した周波数を持つサイン波形の光信号を入射する光信号発生部と、光導波路の他端に配設されるミラーと、２以上の機能ブロックのそれぞれが持ち、光導波路中に発生する定在波の振幅のピークにあたる位置に配置された光電変換素子とを有し、２以上の機能ブロックがそれぞれ持つ光電変換素子の出力信号に基づいて、この２以上の機能ブロックに互いに同期したクロック信号を供給するものである。
【００１２】
また、この発明に係る電子機器は、複数の電子部品からなる電子機器であって、複数の電子部品のうち少なくとも２以上の電子部品にクロック信号を供給するクロック信号供給装置を備え、クロック信号供給装置は、２以上の電子部品の位置を通過するように配設される光導波路と、この光導波路の一端に、クロック信号に対応した周波数を持つサイン波形の光信号を入射する光信号発生部と、光導波路の他端に配設されるミラーと、２以上の電子部品のそれぞれが持ち、光導波路中に発生する定在波の振幅のピークにあたる位置に配置された光電変換素子とを有し、２以上の電子部品がそれぞれ持つ光電変換素子の出力信号に基づいて、この２以上の電子部品に互いに同期したクロック信号を供給するものである。
【００１３】
この発明においては、光信号発生部でクロック信号に対応した周波数を持つサイン波形の光信号が発生される。この光信号は光導波路の一端に入射される。この光導波路の他端にはミラーが配設される。この場合、一端側から他端側に進む光信号（進行波成分）と、逆に他端側から一端側に進む光信号（反射波成分）とが存在し、この光導波路中に定在波が発生する。定在波の振幅のピークにあたる各位置では、光信号のレベルが互いに同期して変化し、その変化波形はクロック信号に対応した周波数を持つサイン波形となる。そのため、定在波の振幅のピークにあたる複数の位置に配設される複数の光電変換素子のそれぞれから、互いに同期したクロック信号が得られる。これにより、複数の光電変換素子が配設される複数の箇所に完全に同期したクロック信号を供給できる。
【００１４】
例えば、光導波路が半導体基板上に形成された複数の機能ブロックの位置を通過するように配設されると共に、この複数の機能ブロックがそれぞれ光導波路中に発生する定在波の振幅のピークにあたる位置に光電変換素子を有している場合には、この複数の機能ブロックに完全に同期したクロック信号を供給できることとなる。
【００１５】
このように複数の箇所に完全に同期したクロック信号を供給できるので、クロックスキューによる誤動作を防止できる。また、複数の箇所に光信号を利用してクロック信号を供給できるので、消費電力の増大を招くことなくクロック信号の周波数を上げて半導体装置の動作速度の高速化を図ることができる。
【００１６】
例えば、光信号発生部は、光信号を発生するレーザ光源と、このレーザ光源から発生される光信号を透過すると共に光導波路の一端から出射される、ミラーの反射に係る光信号を反射するための光学素子（ハーフミラー、偏光ビームスプリッタ、およびそれらの組み合わせ等）とを有するものとされる。この光学素子が存在することで、戻り光がレーザ光源に至って当該レーザ光源が破損するという事態を回避できる。
【００１７】
また例えば、光導波路を半導体基板上に形成された複数の機能ブロックの位置を通過するように配設する場合、この光導波路のコアの側面が光電変換素子の光入射面に接するように形成される。例えば、光導波路のコアは、半導体基板とは別個に、この半導体基板の上に形成される。また例えば、光導波路のコアは、半導体基板上に埋め込まれている。光導波路のコアの側面が光電変換素子の光入射面に接するように形成されることで、光電変換素子に光信号を効率よく入射できる。
【発明の効果】
【００１８】
この発明によれば、クロック信号に対応した周波数を持つサイン波形の光信号を光導波路の一端に入射すると共にこの光導波路の他端にミラーを配設して、この光導波路中に定在波を発生させ、この定在波の振幅のピークに当たる位置に複数の光電変換素子を配設し、この複数の光電変換素子のそれぞれから互いに同期したクロック信号を取得し得る構成としたものであり、複数の箇所に完全に同期したクロック信号を供給できる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としての半導体装置１００の構成を示している。
【００２０】
この半導体装置１００では、半導体基板としてのＳＯＩ(Silicon On Insulator)ウェーハ１０１上に、複数の機能ブロックが形成されている。このＳＯＩウェーハ１０１は、従来周知のように、絶縁物であるＳｉＯ2膜上に、シリコン単結晶であるＳｉ膜を有する基板である。このＳＯＩウェーハ１０１は、ＳＩＭＯＸ(Silicon IMplanted OXide)法、貼り合わせ法等によって作製される。
【００２１】
また、上述したＳＯＩウェーハ１０１上に形成される複数の機能ブロックのそれぞれは、光電変換素子としてのフォトダイオード（ＰＤ）１０２、トランスインピーダンスアンプ（ＴＩＡ）およびＩ／Ｖ変換アンプ（ＩＶＡ）を備えている。トランスインピーダンスアンプは、フォトダイオード１０２からの光電変換による電流信号を、後続のＩ／Ｖ変換アンプに供給する際に、インピーダンスマッチングをとるためのものである。Ｉ／Ｖ変換アンプは、トランスインピーダンスアンプの出力信号である電流信号を電圧信号に変換するためのものである。
【００２２】
図１には、フォトダイオード１０２のみ示している。図２は、ＳＯＩウェーハ１０１上に形成される複数の機能ブロックと、その複数の機能ブロックが備えているフォトダイオード１０２を示している。この図２は、複数の機能ブロックとして９個の機能ブロック１０３ａ〜１０３ｉが形成されている例を示している。上述したフォトダイオード１０２、トランスインピーダンスアンプおよびＩ／Ｖ変換アンプは、通常の半導体プロセスによって形成される。この場合、フォトダイオード１０２からの電流信号はそのまま隣接するメタル配線によりトランスインピーダンスアンプに供給される。また、このトランスインピーダンスアンプからの電流信号はそのまま隣接するメタル配線によりＩ／Ｖ変換アンプに供給される。
【００２３】
図３は、フォトダイオード１０２の周知の構造を示している。フォトダイオード１０２は、シリコンＳｉに、ｐ型領域、ｎ型領域からなるＰＮ接合を形成することで光電変換素子として働く。Ｐ層はシリコンＳｉ中にボロンの選択拡散で１μｍ以下程度の厚さに形成する。Ｐ層とＮ層の接合部の中性領域が空乏層で、一般的には、Ｐ層、Ｎ層およびバルク部のＮ＋層の厚さ、不純物濃度、形状などで分光感度や周波数特性が制御される。
【００２４】
光が照射されたとき、その光エネルギーがバンドギャップエネルギーより大きいと、価電子帯の電子は伝導帯へ励起され、もとの価電子帯に正孔を残す。この電子−正孔対のうち、電子はＰ層から流れてきた電子と共にＮ層価電子帯に集まる。このように入射光量に比例して発生する電子−正孔対はそれぞれＮ層、Ｐ層中に蓄積され、Ｐ層は正にＮ層は負に帯電する。Ｐ層とＮ層から電極を取り出して外部回路を接続すると、Ｎ層からは電子が、Ｐ層からは正孔がそれぞれ入射光量に応じて反対側の電極に向かって流れ、電流が発生する。
【００２５】
また、図１に戻って、半導体装置１００では、上述した複数の機能ブロックが形成されたＳＯＩウェーハ１０１の上に、光導波路のコア１０４が形成される。このコア１０４の断面形状は四角形、例えば正方形とされている。このコア１０４は、ＳＯＩウェーハ１０１上に形成された複数の機能ブロックの位置を通過するように形成される。この場合、図４に示すように、コア１０４の側面がＳＯＩウェーハ１０１上に形成された各機能ブロックが有するフォトダイオード１０２の光入射面と接するようにされる。これにより、フォトダイオード１０２の光入射面は、光導波路のクラッドの一面を構成する状態となる。
【００２６】
また、半導体装置１００では、上述した複数の機能ブロックが形成されたＳＯＩウェーハ１０１の上に、多層の配線層１０５が形成される。この配線層１０５では、例えばシリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮ）等が層間絶縁膜として使用され、各層のメタル配線が行われている。
【００２７】
上述した光導波路のコア１０４は、図５に示すように、配線層１０５と接する状態とされる。図５は、図１に示す半導体装置１００を、フォトダイオード１０２に対応した位置で、縦方向に切断した状態を示している。この場合、配線層１０５は光導波路のコア１０４の３側面を囲む状態となり、光導波路のクラッドを構成する。したがってこの場合、配線層１０５のうち少なくともコア１０４を囲む部分、例えば層間絶縁膜の構成材料として、コア１０４の構成材料に比べて屈折率の低い材料が用いられる。
【００２８】
また、図１に戻って、半導体装置１００では、光導波路の一端側、すなわちそのコア１０４の一端側に光信号発生部１０６が配設される。この光信号発生部１０６は、コア１０４の一端に入射すべき、クロック信号に対応した周波数を持つサイン波形の光信号を発生する。
【００２９】
また、半導体装置１００では、光導波路の他端側、すなわちそのコア１０４の他端側にミラー１０７が配設される。このミラー１０７は、コア１０４の他端側から出射した光信号を完全反射して、コア１０４の他端側に入射する。このようにミラー１０７で光信号を反射させることで、コア１０４中には、一端側から他端側に進む光信号（進行波成分）および、他端側から一端側に進む光信号（反射波成分）が並存し、当該コア１０４中に定在波を発生させることができる。
【００３０】
図６は、光信号発生部１０６の構成例を示している。この光信号発生部１０６は、半導体レーザ１１１と、コリメータレンズ１１２と、ハーフミラー１１３と、偏光ビームスプリッタ（ＰＢＳ）１１４とを有している。半導体レーザ１１１は、クロック信号に対応した周波数を持つサイン波形の光信号としてのレーザ光を発生する。コリメータレンズ１１２は、半導体レーザ１１１で発生されるレーザ光を、発散光から平行光に変換する。
【００３１】
ハーフミラー１１３は、半導体レーザ１１１で発生され、コリメータレンズ１１２で平行光に変換されたレーザ光を透過して偏光ビームスプリッタ１１４に入射すると共に、偏光ビームスプリッタ１１４を透過してくる光信号を直交する方向に反射させる（破線矢印参照）。
【００３２】
偏光ビームスプリッタ１１４は、ハーフミラー１１３を透過したレーザ光（例えばｐ偏光）を透過して光導波路を構成するコア１０４の一端に入射すると共に、このコア１０４の一端から出射されるレーザ光（ｓ偏光）を反射する。本実施の形態においては、偏光ビームスプリッタ１１４の偏光膜１１４ａは光軸に直交するように配置されており、この偏光ビームスプリッタ１１４で反射されたレーザ光（ｐ偏光）はコア１０４の一端に再び入射する。このように、偏光ビームスプリッタ１１４で反射されたレーザ光（ｐ偏光）をコア１０４の一端に再び入射する構成とすることで、半導体レーザ１１１で発生されたレーザ光を効率よく使用でき、コア１０４中に発生する定在波の振幅のピークを大きくできる。
【００３３】
このように、偏光ビームスプリッタ１１４で反射されたレーザ光（ｐ偏光）をコア１０４の一端に再び入射する構成の場合、光導波路のコア１０４中に定在波を良好に発生させるため、偏光ビームスプリッタ１１４の反射面（偏光膜１１４ａの面）とミラー１０７の反射面との距離が、定在波のピーク間隔の整数倍となるように、当該コア１０４の長さが設定される。これにより、コア１０４中を一端側から他端側に進む全ての光信号（進行波成分）の位相を一致させることができ、また当該コア１０４中を他端側から一端側に進む全ての光信号（反射波成分）の位相を一致させることができ、当該コア１０４中に定在波を良好に発生させることができる。
【００３４】
なお、偏光ビームスプリッタ１１４の偏光膜１１４ａが光軸に対して例えば４５゜だけ傾斜した構成とし、偏光ビームスプリッタ１１４で反射されたレーザ光（ｐ偏光）が光軸に対して直交する方向に進むようにして、当該レーザ光がコア１０４の一端に再入射されないように構成してもよい。この場合には、偏光ビームスプリッタ１１４で反射されたレーザ光（ｐ偏光）は定在波の発生には使用されない。しかしこの場合、コア１０４中を一端側から他端側に進む光信号（進行波成分）および当該コア１０４中を他端側から一端側に進む光信号（反射波成分）はそれぞれ１種類のみであり、従って偏光ビームスプリッタ１１４の反射面（偏光膜１１４ａの面）とミラー１０７の反射面との距離が、定在波のピーク間隔の整数倍となるように、コア１０４の長さを設定する必要はなくなる。
【００３５】
上述したように、光信号発生部１０６が偏光ビームスプリッタ１１４およびハーフミラー１１３を備えていることで、半導体レーザに１１１に至る戻り光を大幅に軽減でき、半導体レーザ１１１の当該戻り光による破損を防止できる。なお、偏光ビームスプリッタ１１４を透過してくる戻り光が小さい場合には、ハーフミラー１１３がない構成としてもよい。また、上述した偏光ビームスプリッタ１１４およびハーフミラー１１３を備える代わりに、ハーフミラー１１３のみを備える構成としてもよい。この構成にあっても、ハーフミラー１１３で半導体レーザ１１１に至る戻り光をある程度低減できる。
【００３６】
図７は、上述したＳＯＩウェーハ１０１上に形成された複数の機能ブロックの位置を通過するように配設される光導波路のコア１０４の経路の一例を示している。この場合、コア１０４の経路は、光信号発生部１０６から、機能ブロック１０３ｉ、機能ブロック１０３ｈ、機能ブロック１０３ｇ、機能ブロック１０３ｆ、機能ブロック１０３ｃ、機能ブロック１０３ｄ、機能ブロック１０３ｅ、機能ブロック１０３ｉ、機能ブロック１０３ｂ、機能ブロック１０３ａを順次通過して、ミラー１０７に至るようになっている。
【００３７】
上述せずも、各機能ブロックが有するフォトダイオード１０２は、それぞれ、光導波路のコア１０４中に発生する定在波の振幅のピークにあたる位置に形成される。図８は、光導波路のコア１０４中に発生する定在波Ｓswを示している。なお、Ｓtはコア１０４中を一端側から他端側に進む光信号（進行波成分）を示し、Ｓrはコア１０４中を他端側から一端側に進む光信号（反射波成分）を示している。ここでは、図面を簡単にするため、光信号Ｓt，Ｓrを１種類だけ示している。
【００３８】
ここで、定在波Ｓswの振幅のピークにあたる位置をＰで示している。この各位置Ｐでは、光信号のレベルが互いに同期して変化し、その変化波形はクロック信号に対応した周波数を持つサイン波形となる。ここで、位置Ｐと位置Ｐとの間隔ｄは、クロック信号の周波数をｆ、コア１０４の屈折率をｎ、真空中の光速をｃとすると、ｄ＝ｃ／（ｎ・ｆ）で決定される。各機能ブロックのフォトダイオード１０２は、それぞれ、位置Ｐに形成される。
【００３９】
図９は、上述したＳＯＩウェーハ１０１上に形成された複数の機能ブロックの位置を通過するように配設される光導波路のコア１０４の経路の他の例を示している。この場合、光導波路のコア１０４が３本のコア１０４ａ，１０４ｂ，１０４ｃに分岐され、それぞれのコア１０４ａ，１０４ｂ，１０４ｃが複数の機能ブロックの位置を通過するように配設されると共に、それぞれのコア１０４ａ，１０４ｂ，１０４ｃの端部にミラー１０７が配設されている。
【００４０】
この場合、コア１０４ａの経路は、光信号発生部１０６から、機能ブロック１０３ｉ、機能ブロック１０３ｂ、機能ブロック１０３ａを順次通過して、ミラー１０７に至るようになっている。コア１０４ｂの経路は、光信号発生部１０６から、機能ブロック１０３ｉ、機能ブロック１０３ｅ、機能ブロック１０３ｄ、機能ブロック１０３ｃを順次通過して、ミラー１０７に至るようになっている。コア１０４ｃの経路は、光信号発生部１０６から、機能ブロック１０３ｉ、機能ブロック１０３ｈ、機能ブロック１０３ｇ、機能ブロック１０３ｆを順次通過して、ミラー１０７に至るようになっている。
【００４１】
この場合、各コア１０４ａ，１０４ｂ，１０４ｃにおける光信号発生部１０６からミラー１０７までの距離は、同じである必要はないが、光信号発生部１０６内の偏光ビームスプリッタ１１４の反射面（偏光膜１１４ａの面）とミラー１０７の反射面との距離が、定在波のピーク間隔ｄの整数倍となるように、設定されていればよい。これにより、各コア１０４ａ，１０４ｂ，１０４ｃに良好に定在波を発生させることができる。
【００４２】
このように光導波路のコア１０４を３本のコア１０４ａ，１０４ｂ，１０４ｃに分岐するものにあっては、コア１０４の曲げの急な部分をなくすことができ、光信号の損失を低減できる。
【００４３】
上述した半導体装置１００において、ＳＯＩウェーハ１０１上に形成された複数の機能ブロックへのクロック信号の供給動作は、以下のようになる。すなわち、光信号発生部１０６からクロック信号に対応した周波数を持つサイン波形の光信号が発生され、この光信号が光導波路のコア１０４の一端に入射される。このようにコア１０４の一端に入射された光信号は、コア１０４内を導波されていき、当該コア１０４の他端から出射される。
【００４４】
そして、このコア１０４の他端から出射された光信号は、このコア１０４の他端側に配設されたミラー１０７の反射面で反射され、当該コア１０４の他端に入射される。このようにコア１０４の他端に入射された光信号は、コア１０４内を導波されていき、当該コア１０４の一端から出射される。そして、このコア１０４の一端から出射された光信号は、このコア１０４の一端側に配設された偏光ビームスプリッタ１１４の偏光膜１１４ａで反射され、当該コア１０４の一端に再び入射される。
【００４５】
このように、光信号発生部１０６で発生された光信号は、光導波路のコア１０４に入射されると、ミラー１０７の反射面と偏光ビームスプリッタ１１４の偏光面１１４ａとの間で反射が繰り返される状態となる。これにより、光導波路のコア１０４中に定在波が発生した状態となる。この定在波の振幅のピークにあたる各位置では、光信号のレベルが互いに同期して変化し、その変化波形はクロック信号に対応した周波数を持つサイン波形となる。
【００４６】
上述したように、ＳＯＩウェーハ１０１上に形成された各機能ブロックのフォトダイオード１０２は、それぞれ、コア１０４中に発生された定在波の振幅のピークにあたる位置に形成されている。そのため、各機能ブロックでは、それぞれ、フォトダイオード１０２により、定在波の振幅のピークにあたる位置における光信号が電気信号に変換され、互いに同期したクロック信号が取得される。
【００４７】
上述した半導体装置１００によれば、光導波路のコア１０４中に積極的に定在波を発生させ、その定在波の振幅のピークにあたる各位置における光信号のレベルが完全に同期して変化することを利用したものであり、ＳＯＩウェーハ１０１上に形成された複数の機能ブロックに完全に同期したクロック信号を供給でき、クロック信号の周波数を上げて半導体装置１００の動作速度を上げた場合であってもクロックスキューによる誤動作を良好に防止できる。
【００４８】
また、上述した半導体装置１００によれば、ＳＯＩウェーハ１０１上に形成された複数の機能ブロックに、光信号を利用してクロック信号を供給するものであり、消費電力の増大を招くことなくクロック信号の周波数を上げて半導体装置の動作速度の高速化を図ることができる。
【００４９】
また、上述した半導体装置１００によれば、この光導波路のコア１０４の側面がフォトダイオード１０２の光入射面に接するように形成されており、コア１０４の側面からフォトダイオード１０２の光入射面に光信号を効率よく入射できる。つまり、コア１０４の側面からフォトダイオード１０２の光入射面に光信号を導く別個の光導波路を用いないでも済む。
【００５０】
なお、上述実施の形態においては、光導波路のコア１０４が、配線層１０５と接する状態（図５参照）とされたものであるが、図１０、図１１に示すように、光導波路のコア１０４と配線層１０５との間にクラッド層１２１を設けるようにしてもよい。図１１は、図１０に示す半導体装置１００Ａを、フォトダイオード１０２に対応した位置で、縦方向に切断した状態を示している。この場合、クラッド層１２１の構成材料として、コア１０４の構成材料に比べて屈折率の低い材料が用いられる。このようにクラッド層１２１を設けることで、配線層１０５の例えば層間絶縁材料として、コア１０４の構成材料と同じものを使用できる。
【００５１】
また、上述実施の形態においては、光導波路のコア１０４が、配線層１０５と接する状態（図５参照）とされたものであるが、図１２、図１３に示すように、光導波路のコア１０４の部分に配線層１０５を形成せず、いわゆるリッジ型の光導波路が形成されるようにしてもよい。図１３は、図１２に示す半導体装置１００Ｂを、フォトダイオード１０２に対応した位置で、縦方向に切断した状態を示している。このようにリッジ型の光導波路が形成されるようにすることで、配線層１０５の例えば層間絶縁材料として、コア１０４の構成材料と同じものを使用できる。
【００５２】
また、上述実施の形態においては、光導波路のコア１０４が、ＳＯＩウェーハ１０１とは別個に、このＳＯＩウェーハ１０１の上に形成されたものであるが、図１４、図１５に示すように、光導波路のコア１０４をＳＯＩウェーハ１０１上に埋め込まれていてもよい。図１５は、図１４に示す半導体装置１００Ｃを、フォトダイオード１０２に対応した位置で、縦方向に切断した状態を示している。例えば、コア１０４は、ＳＯＩウェーハ１０１上にゲルマニウムＧｅ等で埋め込み型方式により形成される。
【００５３】
この場合、フォトダイオード１０２は光導波路のコア１０４と横方向に並んだ状態で形成される。なお、光導波路のコア１０４をＳＯＩウェーハ１０１上に形成する場合、図１６、図１７に示すように、フォトダイオード１０２が光導波路のコア１０４と縦方向に並んだ状態で形成されるようにしてもよい。図１７は、図１６に示す半導体装置１００Ｄを、フォトダイオード１０２に対応した位置で、縦方向に切断した状態を示している。
【００５４】
なお、上述実施の形態においては、半導体基板としてＳＯＩウェーハ１０１を用いたものであるが、半導体基板としてバルクのＳｉウェーハを用いることもできる。その場合には、このバルクのＳｉウェーハ上に複数の機能ブロックが形成されることとなる。
【００５５】
また、上述実施の形態においては、ＳＯＩウェーハ１０１上に形成された複数の機能ブロックにクロック信号を供給するものであったが、この発明は、複数のチップに完全に同期したクロック信号を供給する場合にも同様に適用できる。その場合、光導波路として光ファイバ等も使用できる。
【００５６】
また、上述実施の形態においては、光電変換素子がフォトダイオード１０２であるものを示したが、このフォトダイオード１０２の代わりに、その他の光電変換素子、例えばフォトトランジスタなどを使用する構成であってもよい。
【００５７】
次に、上述したクロック信号の供給方式を実際に適用し得る電子機器の一例を簡単に説明する。
【００５８】
図１８は、コンピュータシステム２００の構成を示している。このコンピュータシステム２００は、ＣＰＵ(Central Processing Unit)２０１と、メモリコントローラとしてのノースブリッジ２０２と、ＤＲＡＭ(Dynamic Random Access Memory)２０３と、Ｉ／Ｏコントローラとしてのサウスブリッジ２０４と、バス２０５と、ネットワークインタフェース（ネットワークＩ／Ｆ）２０６と、記憶装置２０７と、その他の入出力装置（Ｉ／Ｏ装置）２０８とを備えている。
【００５９】
ノースブリッジ２０２は、光配線２１１を介してＣＰＵ２０１に接続されている。また、サウスブリッジ２０４は、光配線２１２を介してノースブリッジ２０２に接続されていると共に、さらに光配線２１１を介してＣＰＵ２０１に接続されている。また、ＤＲＡＭ２０３は、光配線２１３を介してノースブリッジ２０２に接続されている。ＣＰＵ２０１は、ＯＳ(Operating System)およびアプリケーションプログラムに基づいて各部を制御する。ノースブリッジ２０２は、メモリ２０３へのアクセスを統括制御する。
【００６０】
バス２０５は電気配線２１４を介してサウスブリッジ２０４に接続されている。また、ネットワークインタフェース２０６、記憶装置２０７およびその他のＩ／Ｏ装置２０８は、それぞれ、バス２０５に接続されている。記憶装置２０７は、ＨＤＤ(Hard Disk Drive)、ＤＶＤ(Digital Versatile Disk)ドライブ、ＣＤ(Compact Disc)ドライブなどである。Ｉ／Ｏ装置２０８は、ビデオ入出力装置、シリアルやパラレルのインタフェースなどである。
【００６１】
図１９は、光配線２１０（光配線２１１〜２１３のそれぞれに対応している）の構成例を示している。この光配線２１０は、Ｎチャネル分の光伝送系２２０-1〜２２０-Nを有している。光伝送系２２０-1〜２２０-Nのそれぞれは、第１の回路から第２の回路に光信号を伝送する第１の伝送系２２１と、第２の回路から第１の回路に光信号を伝送する第２の伝送系２２２とからなっている。
【００６２】
第１の伝送系２２１は、パラレル／シリアル変換器（Ｐ／Ｓ変換器）２２１ａ、ドライバアンプ２２１ｂ、発光素子としての半導体レーザ２２１ｃ、光導波路２２１ｄ、受光素子としてのフォトダイオード２２１ｅ、トランスインピーダンスアンプ（ＴＩＡ）２２１ｆ、Ｉ／Ｖ変換アンプ（ＩＶＡ）２２１ｇおよびシリアル／パラレル変換器（Ｓ／Ｐ変換器）２２１ｈを備えている。この場合、Ｐ／Ｓ変換器２２１ａ、ドライバアンプ２２１ｂおよび半導体レーザ２２１ｃは第１の回路側に配置され、フォトダイオード２２１ｅ、ＴＩＡ２２１ｆ、ＩＶＡ２２１ｇおよびＳ／Ｐ変換器２２１ｈは第２の回路側に配置され、光導波路２２１ｄは第１の回路と第２回路の間に配置される。
【００６３】
同様に、第２の伝送系２２１は、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂ、半導体レーザ２２２ｃ、光導波路２２２ｄ、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈを備えている。この場合、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂおよび半導体レーザ２２２ｃは第２の回路側に配置され、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈは第１の回路側に配置され、光導波路２２２ｄは第２の回路と第１回路の間に配置される。
【００６４】
ここで、Ｓ／Ｐ変換器２２１ａ，２２２ａは、それぞれ、伝送すべきデータ、例えばｂ0〜ｂ7の８ビットパラレルデータをシリアルデータに変換する。ドライバアンプ２２１ｂ，２２２ｂは、それぞれ、Ｓ／Ｐ変換器２２１ａ，２２２ａで得られたシリアルデータに基づいて半導体レーザ２２１ｃ，２２２ｃを駆動し、この半導体レーザ２２１ｃ，２２２ｃからシリアルデータに対応した光信号を発生させる。ＴＩＡ２２１ｆ，２２２ｆは、それぞれ、フォトダイオード２２１ｅ，２２２ｅからの光電変換による電流信号を、後続のＩ／Ｖ変換アンプ２２１ｇ，２２２ｇに供給する際に、インピーダンスマッチングをとる。ＩＶＡ２２１ｇ，２２２ｇは、それぞれ、ＴＩＡ２２１ｆ，２２２ｆの出力信号である電流信号を電圧信号に変換する。Ｓ／Ｐ変換器２２１ｈ，２２２ｈは、それぞれ、ＩＶＡ２２１ｇ，２２２ｇの出力信号である、伝送されてきたシリアルデータをパラレルデータに変換する。
【００６５】
第１の回路から第２の回路にデータを伝送する際の動作について説明する。第１の回路側では、伝送すべき８ビットのパラレルデータはＰ／Ｓ変換器２２１ａでシリアルデータに変換され、このシリアルデータはドライバアンプ２２１ｂに供給される。このドライバアンプ２２１ｂにより半導体レーザ２２１ｃが駆動され、この半導体レーザ２２１cからはシリアルデータに対応した光信号が発生される。そして、この光信号が光導波路２２１ｄを通って第２の回路側に伝送される。
【００６６】
第２の回路側では、光導波路２２１ｄで伝送されてきた光信号がフォトダイオード２２１ｅに照射される。このフォトダイオード２２１ｅからの光電変換による電流信号は、インピーダンスマッチング用のＴＩＡ２２１ｆを介してＩＶＡ２２１ｇに供給され、電圧信号に変換される。そして、このＩＶＡ２２１ｇの出力信号である、伝送されてきたシリアルデータはＳ／Ｐ変換器２２１ｈでパラレルデータに変換される。
【００６７】
このようにして、第１の回路から第２の回路にデータの伝送が行われる。なお、詳細説明は省略するが、第２の回路から第１の回路にデータを伝送する際の動作についても同様に行われる。図１９に示す光配線２１０では、Ｎチャネル分の光伝送系２２０-1〜２２０-Nを有しているので、Ｎチャネル分のデータ送受信を並行して行うことができる。
【００６８】
上述したコンピュータシステム２００においては、図示しないプリント配線基板（マザーボード）上に、上述した電子部品としてのＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３、サウスブリッジ２０４およびバス２０５をそれぞれ構成する半導体チップが実装される。この場合、各半導体チップを、図１に示す半導体装置１００と同様に構成することで、それぞれの半導体チップ内の複数の機能ブロックのうち２以上の機能ブロックに完全に同期したクロック信号を供給できる。また、この完全に同期したクロック信号の供給を、個々の半導体チップ内だけでなく、例えばＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３およびサウスブリッジ２０４のうち２つ以上の半導体チップに関しても、それらを通過するように光導波路を配設することで、それらに渡って行うことができる。
【００６９】
図２０は、ゲーム機３００の構成を示している。このゲーム機３００は、ゲームアプリケーションプログラム等の各種アプリケーションプログラムに基づいて信号処理や内部構成要素の制御を行うメインＣＰＵ３０１と、画像処理を行うグラフィックプロセッサ（ＧＰ）３０２と、インターネット等のネットワークとのインタフェースを行うためのネットワークインタフェース（ネットワークＩ／Ｆ）３０３と、インタフェース処理を行うＩＯプロセッサ（ＩＯＰ）３０４と、ＤＶＤやＣＤ等の光ディスク３０５の読み出し制御や当該読み出されたデータのデコードを行う光ディスク制御部３０６と、メインＣＰＵ３０１に接続されるメインメモリとしてのＤＲＡＭ３０７と、ＩＯプロセッサ３０４が実行する命令やデータを保持するためのＩＯＰメモリ３０８と、主にオペレーティングシステム用のプログラムが格納されたＯＳ−ＲＯＭ３０９と、音声信号処理を行うサウンドプロセッサユニット（ＳＰＵ）３１０と、圧縮波形データを格納するサウンドバッファ３１１とを基本構成として備えている。
【００７０】
メインＣＰＵ３０１とネットワークＩ／Ｆ３０３は、光配線３１２により接続されている。メインＣＰＵ３０１とグラフィックプロセッサ３０２は、光配線３１３により接続されている。メインＣＰＵ３０１とＩＯプロセッサ３０４は、ＳＢＵＳ３１４により接続されている。ＩＯプロセッサ３０４と、光ディスク制御部３０６、ＯＳ−ＲＯＭ３０９およびサウンドプロセッサユニット３１０は、ＳＳＢＵＳ３１５により接続されている。
【００７１】
メインＣＰＵ３０１は、ＯＳ−ＲＯＭ３０９に格納されたプログラムや、光ディスク３０５から読み出されてＤＲＡＭ３０７にロードされたり、通信ネットワークを介してダウンロードされた、各種のゲームアプリケーションプログラム等を実行する。グラフィックプロセッサ３０２は、例えばビデオゲームにおけるレンダリング処理等を行い、ビデオ信号をディスプレイに出力する。
【００７２】
ＩＯプロセッサ３０４には、コントローラ（図示せず）が接続されるコントローラポート３２１、メモリカード（図示せず）が装填されるメモリカードスロット３２２、ＵＳＢ接続端子３２３およびＩＥＥＥ１３９４接続端子３２４が接続されている。これにより、ＩＯプロセッサ３０４は、コントローラポート３２１を介して接続されたコントローラ、メモリカードスロット３２２を介して接続されたメモリカード、ＵＳＢ接続端子３２３を介して接続された図示しない携帯電話機やパーソナルコンピュータとの間でデータの送受や、プロトコル変換等を行う。
【００７３】
サウンドプロセッサユニット３１０は、サウンドバッファ３１１に格納されている圧縮波形データを、メインＣＰＵ３０１からの命令に基づいて所定のサンプリング周波数で再生することなどにより、様々なサウンドを合成し、オーディオ信号をスピーカに出力する。
【００７４】
なお、光配線３１２，３１３は、それぞれ、上述の図１９に示すように構成されており、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、およびメインＣＰＵ３０１とグラフィックプロセッサ３０２の間では、光信号によってデータの送受信が行われる。
【００７５】
上述したゲーム機３００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ３０１等の基本構成電子部品としての半導体チップが実装される。この場合、各半導体チップを、図１に示す半導体装置１００と同様に構成することで、それぞれの半導体チップ内の複数の機能ブロックのうち２以上の機能ブロックに完全に同期したクロック信号を供給できる。また、この完全に同期したクロック信号の供給を、個々の半導体チップ内だけでなく、例えばＣＰＵ３０１等の基本構成部品のうち２つ以上の半導体チップに関しても、それらを通過するように光導波路を配設することで、それらに渡って行うこともできる。
【００７６】
図２１は、サーバ４００の構成を示している。このサーバ４００は、ＣＰＵ４０１，４０２と、チップセット４０３と、ネットワークインタフェース（ネットワークＩ／Ｆ）４０４と、メモリ４０５と、ＰＣＩブリッジ４０６と、ルータ４０７とを基本構成として備えている。
【００７７】
チップセット４０３には、光配線４１１，４１２を介してＣＰＵ４０１，４０２が接続されていると共に、光配線４１３を介して、ネットワークＩ／Ｆ４０４が接続されている。また、チップセット４０３には、電気配線により、メモリ４０５、ＰＣＩブリッジ４０６およびルータ４０７が接続されている。ネットワークＩ／Ｆ４０４は、ネットワークとのインタフェースを行う。チップセット４０３は、ＣＰＵ４０１，４０２、ネットワークＩ／Ｆ４０４、メモリ４０５およびＰＣＩブリッジ４０６などを制御する。
【００７８】
ＰＣＩブリッジ４０６には、ＰＣＩバス４１４を介して、記憶装置などのＰＣＩデバイス４１５〜４１６が接続されている。ルータ４０７は、例えば、スイッチカード４２１およびラインカード４２２〜４２５から構成されている。ラインカード４２２〜４２５は、パケットの前処理を行うプロセッサであり、スイッチカード４２１はパケットの行き先をアドレスに従い切り替えるスイッチである。
【００７９】
なお、光配線４１１〜４１３は、それぞれ、上述の図１９に示すように構成されており、ＣＰＵ４０１，４０１とチップセット４０３の間、およびチップセット４０３とネットワークＩ／Ｆ４０４の間では、光信号によってデータの送受信が行われる。
【００８０】
上述したサーバ４００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ４０１，４０２、チップセット４０３等の基本構成電子部品としての半導体チップが実装される。この場合、各半導体チップを、図１に示す半導体装置１００と同様に構成することで、それぞれの半導体チップ内の複数の機能ブロックのうち２以上の機能ブロックに完全に同期したクロック信号を供給できる。また、この完全に同期したクロック信号の供給を、個々の半導体チップ内だけでなく、例えばＣＰＵ４０１，４０２、チップセット４０３等の基本構成部品のうち２つ以上の半導体チップに関しても、それらを通過するように光導波路を配設することで、それらに渡って行うこともできる。
【産業上の利用可能性】
【００８１】
この発明は、チップ内の複数の機能ブロックに、あるいは複数チップに、完全に同期したクロック信号を供給できるものであり、半導体基板上に複数の機能ブロックが形成されているシステムＬＳＩ等の半導体装置に適用できる。
【図面の簡単な説明】
【００８２】
【図１】実施の形態としての半導体装置の構成を示す断面図である。
【図２】ＳＯＩウェーハ上に形態された機能ブロックを説明するための平面図である。
【図３】フォトダイオードの構成を示す断面図である。
【図４】光導波路のコアとフォトダイオード（ＰＤ）との位置関係を説明するための図である。
【図５】光導波路のコアの形成位置を示す断面図である。
【図６】光信号発生部の構成を示す図である。
【図７】光導波路の経路の一例を示す図である。
【図８】コア中に発生する定在波を説明するための図である。
【図９】光導波路の経路の他の例を示す図である。
【図１０】他の実施の形態としての半導体装置の構成を示す断面図である。
【図１１】光導波路のコアの形成位置を示す断面図である。
【図１２】他の実施の形態としての半導体装置の構成を示す断面図である。
【図１３】光導波路のコアの形成位置を示す断面図である。
【図１４】他の実施の形態としての半導体装置の構成を示す断面図である。
【図１５】光導波路のコアの形成位置を示す断面図である。
【図１６】他の実施の形態としての半導体装置の構成を示す断面図である。
【図１７】光導波路のコアの形成位置を示す断面図である。
【図１８】コンピュータシステムの構成を示すブロック図である。
【図１９】光配線の構成例を説明するための図である。
【図２０】ゲーム機の構成を示すブロック図である。
【図２１】サーバの構成を示すブロック図である。
【符号の説明】
【００８３】
１００，１００Ａ〜１００Ｄ・・・半導体装置、１０１・・・ＳＯＩウェーハ、１０２・・・フォトダイオード、１０３ａ〜１０３ｉ・・・機能ブロック、１０４・・・光導波路のコア、１０５・・・配線層、１０６・・・光信号発生部、１０７・・・ミラー、１１１・・・半導体レーザ、１１２・・・コリメータレンズ、１１３・・・ハーフミラー、１１４・・・偏光ビームスプリッタ、１１４ａ・・・偏光膜、１２１・・・クラッド層、２００・・・コンピュータシステム、２１０・・・光配線、３００・・・ゲーム機、４００・・・サーバ
【図１】
2006126369.tif 000003
【図２】
2006126369.tif 000004
【図３】
2006126369.tif 000005
【図４】
2006126369.tif 000006
【図５】
2006126369.tif 000007
【図６】
2006126369.tif 000008
【図７】
2006126369.tif 000009
【図８】
2006126369.tif 000010
【図９】
2006126369.tif 000011
【図１０】
2006126369.tif 000012
【図１１】
2006126369.tif 000013
【図１２】
2006126369.tif 000014
【図１３】
2006126369.tif 000015
【図１４】
2006126369.tif 000016
【図１５】
2006126369.tif 000017
【図１６】
2006126369.tif 000018
【図１７】
2006126369.tif 000019
【図１８】
2006126369.tif 000020
【図１９】
2006126369.tif 000021
【図２０】
2006126369.tif 000022
【図２１】
2006126369.tif 000023