(57)【要約】【課題】高周波モジュールを構成する部品の小型化、集積化を図り、高周波モジュール全体を小型化する。【解決手段】アンテナ端子に直接又は分波回路を通して接続され、送信系と受信系とを切り替える送信用及び受信用デュプレクサ３ａ，４ａ，３ｂ，４ｂと、受信用デュプレクサの入力側に挿入される整合回路と、送信用デュプレクサに接続され、所定の送信通過帯域の送信信号を増幅する高周波電力増幅回路とを誘電体層を積層してなる誘電体基板２３の表面に実装あるいは内部に内装してなり、整合回路３ｃ，４ｃや、高周波フィルタ９，１０のコンデンサ２８，２９、分波回路２のハイパスフィルタやローパスフィルタを誘電体基板２３内部に内装してなる高周波モジュールにおいて、誘電体基板２３を結晶相として少なくともディオプサイド結晶相を含有し、１４〜１６ＧＨｚ帯域におけるQ値が１０００以上の磁器によって形成する。【選択図】図１２
2006180211.tif 000002
【特許請求の範囲】
【請求項１】
アンテナ端子に直接又は分波回路を通して接続され、送信系と受信系とを切り替える送信用及び受信用デュプレクサと、受信用デュプレクサの入力側に挿入される整合回路と、送信用デュプレクサに接続され、所定の送信通過帯域の送信信号を増幅する高周波電力増幅回路とを誘電体層を積層してなる誘電体基板の表面に実装あるいは内部に内装してなり、前記整合回路を構成する受動素子を、前記誘電体基板内部の誘電体層に内装してなる高周波モジュールにおいて、前記誘電体基板が、結晶相として少なくともディオプサイド結晶相を含有し、１４〜１６ＧＨｚ帯域におけるQ値が１０００以上の磁器からなることを特徴とする高周波モジュール。
【請求項２】
前記磁器が、さらにアルミナ結晶相を有することを特徴とする請求項１記載の高周波モジュール。
【請求項３】
前記磁器の熱膨張係数が８×１０−６／℃以上であることを特徴とする請求項１または請求項２記載の高周波モジュール。
【請求項４】
前記整合回路が、誘電体基板内に形成されたストリップライン、インダクタ、コンデンサの少なくとも１つを含む請求項１乃至請求項３のいずれか記載の高周波モジュール。
【請求項５】
前記誘電体基板に、トリプレクサのインダクタ、コンデンサの少なくとも１つを内装したことを特徴とする請求項１乃至請求項４のいずれか記載の高周波モジュール。
【請求項６】
前記高周波電力増幅回路の入力段に、通過帯域内の送信信号を通過させる高周波フィルタが備えられている請求項１記載の高周波モジュール
【請求項７】
前記高周波フィルタの一部を構成する受動素子が、前記誘電体基板内部に内装されている請求項６記載の高周波モジュール。
【請求項８】
前記分波回路を構成する高周波フィルタが、前記誘電体基板内部に内装されている請求項１記載の高周波モジュール。
【請求項９】
前記請求項１乃至請求項８のいずれかに記載の高周波モジュールを搭載する通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅回路、高周波フィルタ、高周波分波回路などを一体構成した高周波モジュール、及びその高周波モジュールを搭載した携帯電話機などの通信機器に関するものである。
【背景技術】
【０００２】
近年、携帯電話機の普及が進みつつあり、携帯電話機の機能、サービスの向上が図られている。このような携帯電話機では各送受信系の構成に必要な高周波信号処理回路を基板に搭載している。
【０００３】
従来の、高周波信号処理回路の一般的構成では、アンテナから入力された受信信号とアンテナに給電する送信信号とを切り替えるための送信用及び受信用デュプレクサが設けられている。
【０００４】
アンテナから入ってきた無線信号は、受信用デュプレクサの前段に設けられた整合回路を通って受信用デュプレクサに入力され、ここで受信信号が選択的に通過される。受信信号は、低雑音増幅器で増幅され、信号処理回路に供給される。
【０００５】
一方、送信信号は、所定の送信通過帯域内の送信信号を通過させる高周波フィルタを通ってノイズを落とされ、高周波電力増幅回路に伝えられる。高周波電力増幅回路は、この送信信号を電力増幅し、前記送信用デュプレクサに供給する。
【０００６】
従来、前記送信用及び受信用デュプレクサ、整合回路、高周波電力増幅回路、高周波フィルタなどがそれぞれ個別部品として製造され、基板の上面にディスクリートに搭載されている。
【特許文献１】特開２００２−１７１１３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
それぞれ個別の専用部品を用いて基板に搭載すると、機器の大型化、高コスト化を招来することとなる。そこで、小型化可能な回路部分は、可及的に小型化するようにして、機器の小型軽量化、低コスト化を有利に展開することが求められている。
【０００８】
しかしながら、上記要求に対応して、誘電体基板の内部に種々の受動回路を内装しても、十分な特性を得ることができず、結果的には、各種チップ部品を基板の表面に実装する場合でしか良好な特性が得られず、小型化を図るにしても限界があった。
【０００９】
従って、本発明は、誘電体基板内に、デュプレクサの整合回路や高周波フィルタの構成部品であるインダクタやコンデンサなどを内装しても特性が劣化することがなく、全体を小型化することができる高周波モジュール及びそれを搭載した通信機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の高周波モジュールは、アンテナ端子に直接又は分波回路を通して接続され、送信系と受信系とを切り替える送信用及び受信用デュプレクサと、受信用デュプレクサの入力側に挿入される整合回路と、送信用デュプレクサに接続され、所定の送信通過帯域の送信信号を増幅する高周波電力増幅回路とを誘電体層を積層してなる誘電体基板の表面に実装あるいは内部に内装してなり、前記整合回路を構成する受動素子を、前記誘電体基板内部の誘電体層に内装してなる高周波モジュールにおいて、前記誘電体基板が、結晶相として少なくともディオプサイド結晶相を含有し、１４〜１６ＧＨｚ帯域におけるQ値が１０００以上の磁器からなることを特徴とするものである。
【００１１】
また、本発明によれば、前記磁器が、さらにアルミナ結晶相を有することによって、高Ｑ化を図ることができる。さらに、熱膨張係数が８×１０−６／℃以上であることによって、誘電体磁器の熱膨張係数を一般にマザーボードに用いられるガラス−エポキシ樹脂複合プリント配線基板の熱膨張係数に近づけることができるために、半田バンプによって接続されるＢＧＡやＬＧＡなどの端子構造を有する配線基板に熱衝撃が加わった場合でも接続信頼性を高めることができる。
【００１２】
上記構成によれば、アンテナ端子又は分波回路の出力端子と、受信用デュプレクサの入力端子との間に、整合回路を挿入し、位相の最適化、すなわちインピーダンスマッチングを図っているが、この整合回路を構成する受動素子を、前記誘電体基板内部の誘電体層に内装している。これによって、高周波モジュール全体を小型化でき、誘電体基板の表面に、デュプレクサや高周波電力増幅回路を実装する面積が確保できる。
【００１３】
前記整合回路は、ストリップライン、インダクタ、コンデンサなどの受動素子から構成されるものであり、誘電体基板内部に内装、形成することができるものである。
【００１４】
また、前記誘電体基板には、トリプレクサのインダクタ、コンデンサの少なくとも１つを内装することも可能である。
【００１５】
前記高周波電力増幅回路の入力段には、通過帯域内の送信信号を通過させる高周波フィルタを備えることが好ましい。これによって、送信信号のノイズ成分を容易にカットすることができる。また、この前記高周波フィルタの一部を構成する受動素子を、前記誘電体基板内部に内装することによって、さらに小型化を図ることができる。
【００１６】
また、前記高周波フィルタの一部を構成する受動素子を、前記誘電体基板内部の誘電体層に内装することとすれば、高周波フィルタの実装に要する面積を小さくすることができ、高周波モジュールの小型化のために好ましい。受動素子として、例えばインダクタ、コンデンサがあげられる。
【００１７】
また、前記分波回路を構成する高周波フィルタが、前記誘電体基板内部の誘電体層に内装されていることが好ましい。これにより、分波回路の実装に要する面積を小さくすることができる。
【００１８】
本発明の通信機器によれば、上記高周波モジュールを搭載することによって、さらなる機器の小型化を図ることができる。
【００１９】
本発明によれば、前記誘電体基板を、結晶相として少なくともディオプサイド結晶相を含有し、１４〜１６ＧＨｚ帯域におけるQ値が１０００以上の磁器によって構成することで、誘電体基板の内部に内装される種々の回路に対する挿入損失を低減し、高い特性を維持できる。
【００２０】
また本発明は、上に説明した高周波モジュールを搭載した、携帯電話機などの通信機器に係るものである。
【発明の効果】
【００２１】
以上のように本発明によれば、特定の高いＱ値を有する磁器からなる誘電体基板内にデュプレクサの整合回路や、高周波フィルタの構成部品であるインダクタやコンデンサを内装することによって、内装回路の特性を劣化させることがないことから、基板表面への部品の実装点数を削減することができ、高周波モジュール全体を小型化することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
【００２３】
図１は、携帯電話装置等の移動体通信機器に用いられる、ＣＤＭＡデュアルバンド方式の高周波信号処理回路のブロック構成図を示す。
【００２４】
このＣＤＭＡデュアルバンド方式では、セルラー方式800ＭＨｚ帯及びＰＣＳ方式1.9ＧＨｚ帯の周波数バンドを持った２つの送受信系と、ＧＰＳ(Global Positioning System)による測位機能を利用するためＧＰＳの受信バンド1.5ＧＨｚ帯を持った１つの受信系とから構成される。
【００２５】
図１において、１はアンテナ、２は周波数帯を分けるためのＬＰＦ，ＨＰＦを含む分波器、３ａは1.9ＧＨｚ帯の送信系を分離するＳＡＷデュプレクサ、３ｂは同受信系を分離するＳＡＷデュプレクサ、４ａは８００ＭＨｚ帯の送信系を分離するＳＡＷデュプレクサ、４ｂは同受信系を分離するＳＡＷデュプレクサである。また、１２は前記分波器２から取り込まれるＧＰＳ信号を通過させるためのＳＡＷフィルタである。３ｃ，４ｃは、受信信号の位相を回転させる整合回路である。
【００２６】
送信系では、送信信号処理回路ＲＦＩＣ１７から出力されるセルラー送信信号は、ＳＡＷフィルタを有するＢＰＦ９でノイズが落とされ、高周波電力増幅回路７に伝えられる。送信信号処理回路ＲＦＩＣ１７から出力されるＰＣＳ送信信号は、ＳＡＷフィルタを有するＢＰＦ１０でノイズが落とされ、高周波電力増幅回路８に伝えられる。
【００２７】
高周波電力増幅回路７，８は、それぞれ８００ＭＨｚ帯，１．９ＧＨｚ帯の周波数で駆動され、送信電力を増幅する。増幅された送信信号は、方向性結合器５，６を通り、前記ＳＡＷデュプレクサ４ａ，３ａに入力される。
【００２８】
方向性結合器５，６は、高周波電力増幅回路７，８からの出力信号のレベルをモニタして、そのモニタ信号に基づいて高周波電力増幅回路のオートパワーコントロールする機能があり、そのモニタ出力は、検波用回路１１に入力される。
【００２９】
一方受信系は、ＳＡＷデュプレクサ４ｂ，３ｂで分離された受信信号を増幅する低雑音増幅器ＬＮＡ１４，１３と、受信信号からノイズを除去する高周波フィルタ１６，１５とを備えている。高周波フィルタ１６，１５を通った受信信号は、受信信号処理回路ＲＦＩＣ１８に伝えられ信号処理される。また、前記ＧＰＳ用ＳＡＷフィルタ１２で分離されたＧＰＳ信号は、受信信号処理回路ＲＦＩＣ１８で信号処理される。
【００３０】
前記デュプレクサの構成は限定されないが、好ましくは、３６°Ｙカット−Ｘ伝搬のＬｉＴａＯ３結晶、６４°Ｙカット−Ｘ伝搬のＬｉＮｂＯ３結晶、４５°Ｘカット−Ｚ伝搬のＬｉＢ４Ｏ７結晶などからなる基板上に、櫛歯状のＩＤＴ(Inter Digital Transducer)電極が形成されたものである。
【００３１】
前記高周波電力増幅回路の構成も限定されないが、好ましくは、高周波信号を増幅する機能を持ち、小型化、高効率化を図るためにＧａＡｓＨＢＴ（ガリウム砒素ヘテロジャンクションバイポーラトランジスタ）構造、又はＰ−ＨＥＭＴ構造のＧａＡｓトランジスタやシリコン若しくはゲルマニウムトランジスタを含む半導体素子で形成されている。
【００３２】
以上のような構成の高周波信号処理回路を含む移動体通信機器においては、各部に対する小型化、軽量化の要求が大きく、これらの要求を考慮して、高周波信号処理回路は、所望の特性が達成できる単位でモジュール化されている。
【００３３】
すなわち、図１で太い実線２２で示したように、分波器２、ＳＡＷデュプレクサ３ａ，３ｂ，４ａ，４ｂ、高周波電力増幅回路７，８、方向性結合器５，６などを含む分波系回路及び送信系回路が、１つの基板に形成された１つの高周波モジュール２２を形成している。
【００３４】
なお、高周波モジュール２２を、800ＭＨｚ帯の高周波モジュールと、１．９ＧＨｚ帯の２つの高周波モジュールに分けるという実装方法も可能である。さらに低雑音増幅器ＬＮＡ１３，１４と受信用高周波フィルタ１５，１６を含んだモジュールを追加して形成してもよい。
【００３５】
以下、800ＭＨｚ帯と、１．９ＧＨｚ帯の２つの周波数帯を含む１つの高周波モジュール２２に基づいて説明する。
【００３６】
図２に、高周波モジュール２２の平面図を示し、図３（ａ）にその断面図を示す。高周波モジュール２２は、同一寸法形状の９層の誘電体層が積層された誘電体基板構造を有している。４０は最下層に設けられたグランド層である。
【００３７】
誘電体基板２３の表層には、各種のパターン、各種チップ部品のほか、ＢＰＦ９，１０、ＧＰＳ用のＳＡＷフィルタ１２、検波用回路１１、ＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂ、及び高周波電力増幅回路７，８の一部を構成する電力増幅用半導体素子２４，２５などが搭載され、これらは半田などで誘電体層上の導体パターンに接合されている。
【００３８】
電力増幅用半導体素子２４，２５は、誘電体基板２３上の導体パターンとワイヤーボンディングで接続されている。電力増幅用半導体素子２４，２５の周囲には、同じく高周波電力増幅回路７，８の一部を構成する電力増幅用整合回路２６，２７がチップ部品や導体パターンで形成されている。
【００３９】
なお、電力増幅用半導体素子２４，２５、電力増幅用整合回路２６，２７などは、誘電体基板の裏面に搭載するようにしてもよい。
【００４０】
誘電体基板２３の内部には、整合回路３ｃ，４ｃと、方向性結合器５，６とが内装され、さらに電力増幅用半導体素子２４，２５とＢＰＦ９，１０との間にＤＣカット用結合コンデンサ２８、ＢＰＦ９，１０と接地との間にコンデンサ２９が内装されている。
【００４１】
構造的にいえば、これらの内部素子を構成する、分布定数線路、結合線路、分布型コンデンサ、抵抗などの導体パターンが誘電体層中に、それぞれ形成されている。例えば図３（ｂ）は、方向性結合器５，６の結合線路を示す誘電体基板２３内部の斜視図であり、結合線路は２枚の相重なる誘電体層２３ａ，２３ｂ上にそれぞれ形成されている。
【００４２】
そして、各誘電体層には複数の層にわたって、回路を縦に接続するため必要なビアホール導体が縦方向に形成されている。特に、図３（ａ）における５０は、電力増幅用半導体素子２４，２５で発生する熱を逃がすため設けられた、誘電体層を上下に貫通するサーマルビアである。
【００４３】
かかる誘電体基板２３としては、例えば、ガラスエポキシ樹脂などの有機系誘電体基板に対して、銅箔などの導体によって導体パターンを形成し、積層して熱硬化させたもの、又は、セラミック材料などの無機系誘電体層に種々の導体パターンを形成し、これらを積層後同時に焼成したものが用いられる。
【００４４】
特に、セラミック材料を用いれば、セラミック誘電体の比誘電率は通常７から２５と、樹脂基板に比べて高いので、誘電体層を薄くでき、誘電体層に内装された回路の素子のサイズを小さくでき、素子間距離も狭くすることができる。
【００４５】
次に、整合回路３ｃ，４ｃの具体的な回路例と、その誘電体基板内構造を説明する。
【００４６】
図４（ａ）は、受信用のＳＡＷデュプレクサ４ｂ，３ｂの前段に挿入されるストリップライン３１を示す。このようなストリップライン３１で受信信号の位相を所定角回転させる。
【００４７】
図４（ｂ）は、ストリップライン３１が形成された誘電体層を、誘電体層ごとに分解して示す分解斜視図である。分波器２につながる端子Ｐ１、及び低雑音増幅器LNA１３又は１４につながる端子Ｐ２が、最下の誘電体層に設けられ、これらの端子がビアホール（図に黒丸点で示す）によって上の誘電体層につながっていく。途中の誘電体層３３には、ストリップライン３１を形成し一端が端子Ｐ１とつながるミアンダ状の導体パターンが配置されている。この導体パターンの他端は、ビアホールによって一層上に上がり、湾曲して、最上の誘電体層のＳＡＷデュプレクサ４ｂ，３ｂの端子に接続される。前記端子Ｐ２は、誘電体層を貫通してＳＡＷデュプレクサ４ｂ，３ｂの他の端子に接続される。４０ａは接地用ラインである。
【００４８】
また、図５（ａ）は、コンデンサ３５，３６を直列に挿入し、インダクタとしてのストリップライン３７を接地との間に並列に挿入したＴ型のＬＣ回路を示す。このようなＬＣ回路で位相角を最適化することができる。
【００４９】
図５（ｂ）は、コンデンサ３５，３６及びストリップライン３７が形成された誘電体層を、誘電体層ごとに分解して示す分解斜視図である。分波器２につながる端子Ｐ１、及び低雑音増幅器ＬＮＡ１３又は１４につながる端子Ｐ２が、最下の誘電体層に設けられ、これらの端子がビアホール（図に黒丸点で示す）によって上の誘電体層につながっていく。途中の誘電体層３２には、ストリップライン３７を形成し一端が接地されたミアンダ状の導体パターンが配置されている。この導体パターンの他端は、ビアホールによって一層上の誘電体層３３に上がり、コンデンサ３５を形成する一方導体につながる。さらに一層上の誘電体層３４には、コンデンサ３５を形成する他方導体が形成されている。これらの一方導体と他方導体が、誘電体層３４を介して容量を形成する。この他方導体は、下層からビアホール導体を通して前記端子Ｐ１とつながるとともに、さらに、ＳＡＷデュプレクサ３ａ，４ａの端子ともつながっている。
【００５０】
また、誘電体層３３には、コンデンサ３６を形成する一方導体が形成されている。この一方導体３６は、前記一方導体３５と接続している。一方導体３６の上には、誘電体層３４を介してコンデンサ３６を形成する他方導体が形成されている。これらの一方導体と他方導体とで、誘電体層３４を介してコンデンサ３６の容量を形成する。コンデンサ３５の他方導体は、ビアホール導体を通してＳＡＷデュプレクサ４ｂ，３ｂの端子に接続される。また、ＳＡＷデュプレクサ４ｂ，３ｂの他の端子は、前記端子Ｐ２とつながっている。
【００５１】
また図６（ａ）は、接地と並列に接続したインダクタ３８のみで整合をとった回路を示す。図６（ｂ）は、ストリップライン３８が形成された誘電体層を、誘電体層ごとに分解して示す分解斜視図である。分波器２につながる端子Ｐ１、及び低雑音増幅器LNA１３又は１４につながる端子Ｐ２が、最下の誘電体層に設けられ、これらの端子がビアホール（図に黒丸点で示す）によって上の誘電体層につながっていく。途中の誘電体層３３には、ストリップライン３８を形成し一端が接地されたスパイラル状の導体パターンが配置されている。この導体パターンはスパイラル状に湾曲して、ビアホールによって上の誘電体層３４に上がり、さらに湾曲して端子Ｐ１及び最上の誘電体層のＳＡＷデュプレクサ４ａ，３ａに接続される。一方、前記端子Ｐ２は、誘電体層を貫通してＳＡＷデュプレクサ４ｂ，３ｂの他の端子に接続される。
【００５２】
図７は、ＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂを誘電体基板２３に直接フリップチップ実装する状態を示す斜視図である。図７でＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂのチップを"４１"と表示している。ＳＡＷチップ４１の表面にはＩＤＴ電極４２が形成され、入力と出力のパターン４３と、ＳＡＷチップ４１の表面を気密封止する電極４４が形成されている。一方誘電体基板２３にはＳＡＷチップ４１と対向して、入出力のパッド４５と気密封止するための電極４６が形成されている。
【００５３】
誘電体基板２３のこれらのパターンに半田のバンプを形成し、ＳＡＷチップ４１を熱圧着して封止することで、従来のパッケージ品と同等の信頼性特性が得られる。上記半田バンプは、誘電体基板２３に半田を印刷し、必要チップ部品を実装し、リフローして形成することができる。この場合、誘電体基板２３の電極には、半田濡れ性の点から、たとえばＮｉ下地の金メッキを施しておくとよい。
【００５４】
その後、電力増幅用半導体素子２４，２５を実装しワイヤーボンドで接続し、全体をエポキシ樹脂等で封止し、高周波モジュールが出来あがる。
【００５５】
また、図８のように電力増幅用半導体素子２４，２５をワイヤーボンディングでなく、フリップチップ構造にすることもできる。４９は、電力増幅用半導体素子２４，２５のバンプ電極である。５０ａは、誘電体基板２３の表面に設けられた接合電極であり、この一部が前述したサーマルビア５０につながる。
【００５６】
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではない。例えば、図２、３では、誘電体基板２３に整合回路３ｃ，４ｃと方向性結合器５，６、及びコンデンサ２８，２９を内装している例で説明したが、２つ以上のバンドを扱うモジュールの場合、分波器２の少なくとも一部を内装することもできる。
【００５７】
すなわち図９に示すように、分波器２を構成するＬＰＦ，ＨＰＦを、誘電体基板２３に内装してもよい。これにより、モジュール全体として小型化が実現可能となる。
【００５８】
さらに、ＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂを構成する複数のチップを、誘電体基板２３の内部に縦に配置することにより、さらなる小型化を図ることもできる。
【００５９】
図１０では誘電体基板２３の表面に凹部５１を設け、ＳＡＷチップ４１ａを格納し、その上にさらに他のＳＡＷチップ４１ｂを上述のフリップチップで実装する。これにより、モジュールの面積を大幅に削減することができる。特にＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂは、送信側のエレメント３ａ，４ａが耐電力構造のため受信側のエレメント３ｂ，４ｂより大型になるため、このように実装配置することでモジュールの面積を有効に利用できる。
【００６０】
図１１は、誘電体基板２３の裏面側に凹部５２を設け、ＳＡＷチップ４１ａを格納しモジュールを小型化するものである。
【００６１】
このように、表面または裏面に凹部５１，５２を形成し、ＳＡＷエレメントの約半数を格納することで、高周波モジュールの小型化が実現できる。その他、本発明の範囲内で種々の変更を施すことが可能である。
【００６２】
本発明によれば、上記の高周波モジュールにおける誘電体基板２３を、結晶相として少なくともディオプサイド結晶相を含有し、１４〜１６ＧＨｚ帯域におけるQ値が１０００以上の磁器によって形成することを特徴とするものである。
【００６３】
すなわち、ディオプサイド型結晶は、高周波においてＱ値が大きく、言い換えれば、誘電損失が小さく、高強度であり、また耐候性に優れるという理由から好適に用いられる。
【００６４】
また、磁器のＱ値を１０００以上としたのは、図１２に示すように、Ｑ値と挿入損失との関係を示した図から明らかなように、回路設計を行う場合の誘電体基板内部に内装される各素子の挿入損失の基準値を０．８５ｄＢｍ以下とし、この挿入損失が０．８５ｄＢｍ以下となるためのＱ値が１０００以上であることによる。特に、このＱ値が１１００以上とすることによって、挿入損失を０．８３ｄＢｍ以下とすることができる。さらにこのＱ値が１２００以上とすることによって、挿入損失を０．８１ｄＢｍ以下とすることができる。
【００６５】
また、かかる磁器中には、さらにアルミナ結晶相を有することによって、誘電体磁器の機械的強度の向上および誘電特性調整に効果的である。
【００６６】
また，ディオプサイド型結晶は、a軸が９．７３８Å以上、ｂ軸が８．８９２Å以上、ｃ軸が５．２７５Å以上、β角が１０６．３９°以上であることが望ましい。かかる定比組成の結晶構造に近づくことで、マイクロ波帯で１０００以上のＱ値を容易に達成できる。高Ｑ値という観点から、ディオプサイド型結晶のa軸は９．７３８Å以上、ｂ軸は８．８９４Å以上、ｃ軸が５．２７５Å以上、β角が１０６．４０°以上であることが好ましい。
【００６７】
また、結晶化度が９０％以上となるような温度域で焼成することでＱ値は１０００以上、曲げ強度は２５０ＭＰａ以上とすることができる。
【００６８】
さらに、前記磁器の熱膨張係数が８×１０−６／℃以上、特に９×１０−６／℃以上であることによって、半田バンプによって接続されるＢＧＡやＬＧＡなどの端子構造を有する配線基板に熱衝撃が加わった場合でも接続信頼性を高めることができる。
【００６９】
本発明における誘電体磁器は、少なくともＳｉＯ２，ＣａＯ，ＭｇＯを含むディオプサイド型結晶を析出する結晶化ガラス粉末４０〜９０質量％と、Ａｌ２Ｏ３粉末６〜６０質量％と、ＲＯ／ＲＣＯ３／Ｒ（ＯＨ）２（Ｒはアルカリ土類元素）の中から少なくとも１種以上の粉末を０．１〜５質量％を添加含有し、焼成することによって好適に製造される。
【００７０】
ここで、ディオプサイド型結晶を析出する結晶化ガラス粉末を３０〜９０質量％としたのは、結晶化ガラス粉末の組成をこのような範囲とすることにより、８５０〜１０５０℃の温度範囲において高密度の誘電体磁器を形成でき、ＡｇまたはＣｕを主成分とする導体と同時焼成を行うことが可能となるためである。結晶化ガラス粉末量が３０質量％未満の場合には、１０５０℃以下の温度では焼結せず、ＡｇまたはＣｕを主成分とする導体と同時焼成ができなくなり、逆に、９０質量％を越える場合には、機械的強度が低下するとともに、焼成途中でガラスが軟化する際に形状維持が困難となり、配線基板の寸法精度が低下するためである。よって、焼結性と高強度、高寸法精度を維持するという点で、結晶化ガラス粉末量は４０〜８０質量％がより望ましい。
【００７１】
また、ガラスからディオプサイドの他にハーディストナイト、セルシアン、コージェライト、アノーサイト、ガーナイト、ウィレマイト、スピネル、ムライト、ウォラストナイト、ランキナイトの群から選ばれる少なくとも１種が析出しても高強度化できるという理由から差し支えない。
【００７２】
また、ディオプサイド型結晶を析出する結晶化ガラス粉末およびＡｌ２Ｏ３粉末の平均粒径は、８５０〜１０５０℃の焼成においても高密度の誘電体磁器が得られるという理由からいずれも３．０μｍ以下が望ましく、特に、高強度化するという理由から、１．２〜３．０μｍがより望ましい。
【００７３】
また、フィラー成分として、Ａｌ２Ｏ３粉末を６〜６０質量％としたのは、６０質量％を越えると、１０５０℃以下では焼結できなくなるからである。一方、６質量％未満の場合は機械的強度が低下するためである。特に、焼結性の点から２０〜５０質量％以下が望ましい。
【００７４】
さらに、ＲＯ，ＲＣＯ３，Ｒ（ＯＨ）２（Ｒはアルカリ土類元素）の中から少なくとも１種以上の粉末を０．１〜５質量％の割合で添加含有するとしたのは、機械的強度の低下及びバラツキを抑制しつつ、ディオプサイド結晶相の化学量論組成からのずれを補正して、結晶化を促すことによりＱ値を向上させ、焼成温度による変動を抑制するためである。５質量％を越えると機械的強度が著しく劣化するからであり、一方、０．１質量％未満であるとＱ値改善効果が無くなるためである。特に機械的強度を高く維持して、Ｑ値改善を行うという観点から０．１〜１．０質量％がより望ましい。また、これら酸化物の粒径は上記効果をより発現できるように１０．０μｍ以下であることが望ましい。
【００７５】
なお、上記の化合物以外であっても、例えば、Ｔｉ、Ｚｒ、Ｆｅ、Ｈｆ、Ｓｎ、Ｎｂ、Ｎａ、Ｋ、Ｃｒ、Ｚｎ、Ｃｕ、Ａｇ、Ｃｏ、Ｍｎ、Ｖ、Ｍｏ、Ｗ、Ｎｉ、Ｒｕ、Ｃｄ、３ａ族元素及びこれらの酸化物等のように、強度が高く維持され、同時焼成をしたときに、基板に反りや歪みが発生しない範囲であれば、０．１質量％以下含有していても差し支えない。
【００７６】
ここで、フィラー成分となる粉末の平均粒径は、磁器の焼結性、高強度、および共振周波数の温度係数を制御するという理由から、１〜３．５μｍであることが望ましく、特に、ディオプサイド型結晶を析出する結晶化ガラス粉末やＡｌ２Ｏ３粉末の平均粒径に対して分散性を向上させるという理由から１．２〜３μｍであることがより望ましい。
【００７７】
以下に、上記誘電体磁器を製造する方法について具体的に説明すると、まず、上記のディオプサイド型結晶化ガラス粉末と、上記のフィラー成分として、Ａｌ２Ｏ３粉末、さらに添加成分としてＲＯ，ＲＣＯ３，Ｒ（ＯＨ）２（Ｒはアルカリ土類元素）の中から少なくとも１種以上の粉末を前記組成となるように秤量して、ＺｒＯ２ボールにより粉砕混合し、粉砕粒径が２．０μｍ以下の混合物を作製する。
【００７８】
得られた混合物は、各種の公知の成形方法、例えばプレス法、ドクターブレード法、射出成形法、テープ成形等により任意の形状に成形する。これらの方法の中で、ドクターブレード法、及びテープ成形が積層体形成のために特に好ましい。
【００７９】
得られた成形体は、大気中または酸素雰囲気中または窒素雰囲気等の非酸化性雰囲気において８５０〜１０５０℃で０．５〜２時間焼成することにより得られる。
【００８０】
なお、原料粉末は、焼成により酸化物を生成する水酸化物、炭酸塩、硝酸塩等の金属塩を用いても良い。また、本発明の誘電体磁器組成物中には、不可避不純物として、Ｚｒ、Ｆｅ、Ｈｆ、Ｓｎ、Ｎｂ、Ｎａ、Ｋ等が含まれることもあるが、特性及び焼結性に影響が無ければ差し支えない。
【００８１】
上記のように得られた誘電体磁器は、εｒを７〜１１の範囲で変化させることができ、磁器の３点曲げ強度を２５０ＭＰａ以上、広い焼成温度範囲において安定してＱ値を１０００以上とすることが可能となる。また、焼成温度も８５０〜１０５０℃と、ＡｇやＣｕを主成分とする導体との同時焼成が可能な温度範囲に設定できる。従って、同時焼成でも反りや歪み等の発生を抑制することができる。
【００８２】
かかる誘電体磁器を用いて高周波モジュールを構成するには、上記原料組成物を用いて作成されたテープに対して、銀または銅を主成分とする導体ペーストを用いてスクリーン印刷法などによって所望の回路パターンを印刷塗布する。また、テープに対してレーザー、マイクロドリル、パンチングなどの手法によってビアを形成し、上記導体ペーストを充填する。それらを積層一体化した後、銀ペーストを用いた場合には、大気中で、銅ペーストを用いた場合には不活性雰囲気で焼成することによって、高周波モジュールを作成することができる。
【実施例】
【００８３】
先ず、ディオプサイド型結晶を析出する結晶化ガラス粉末として、以下の組成１，２を、また他の組成３のガラスを準備した。
【００８４】
ガラス組成１＝ＳｉＯ２４９質量％−ＣａＯ２８質量％−ＭｇＯ１８質量％
−Ａｌ２Ｏ３５質量％
ガラス組成２＝ＳｉＯ２５５質量％−ＣａＯ２６質量％−ＭｇＯ１９質量％
ガラス組成３＝ＳｉＯ２３２質量％−ＢａＯ４０質量％−Ａｌ２Ｏ３２８質量％
このガラスに対して、純度９９％以上のＡｌ２Ｏ３及び、ＲＯ、ＲＣＯ３、Ｒ（ＯＨ）２（Ｒはアルカリ土類元素）粉末を、表１に示す割合となるように秤量し、イソプロピルアルコールを媒体とし、ＺｒＯ２ボールを用いたボールミルにて２０時間湿式混合し、粉砕粒径を２．０μｍ以下とした。
【００８５】
この混合物の曲げ強度評価用の試料として５ｍｍ×４ｍｍ×５０ｍｍｍの寸法になるように１００ＭＰａの圧力でプレス成形し、表１に示す最高温度の条件で１時間焼成して、４ｍｍ×３ｍｍ×４０ｍｍの試験片を得た。この試験片について、室温において、クロスヘッド速度０．５ｍｍ／ｍｉｎ、下部支点間距離３０ｍｍの条件で３点曲げ強度の測定を行った。
【００８６】
次に、この混合物を誘電特性評価用の試料として直径１０ｍｍ高さ８ｍｍの円柱状に１００ＭＰａの圧力でプレス成形し、この場合も表１に示す最高温度の条件で１時間焼成して、直径８ｍｍ、高さ６ｍｍの円柱状の試料を得た。
【００８７】
誘電特性の評価は、上記の試料を用いて誘電体円柱共振器法にて周波数１４〜１６ＧＨｚにおける比誘電率εr、Ｑを測定した。また、熱膨張係数αは室温〜４００℃の範囲で測定した値である。
【００８８】
結晶構造及び結晶化度の評価には、ディフラクトメーター法で測定した磁器粉末Ｘ線回折（ＸＲＤ）パターン（２θ＝１０°〜８０°）を、ＲＩＥＴＡＮ−２０００プログラムを使用して、形成されている結晶相について、リートベルト解析を行った。尚、ディオプサイド結晶構造のブラベー格子は、単斜晶（ｍｏｎｏｃｌｉｎｉｃ）であり、軸長：ａ軸≠ｂ軸≠ｃ軸、軸間角α＝γ＝９０°≠β（β：ａ軸とｃ軸間の角度）の特徴を持つ。
【００８９】
また、各誘電体磁器を用いて図３に示すような整合回路３ｃ，４ｃと、方向性結合器５，６、さらにはＤＣカット用結合コンデンサ２８を内装した高周波モジュールを作製した。そして、これに基づき高周波モジュールの挿入損失を測定した。
【表１】
2006180211.tif 000003
【００９０】
表１の結果から明らかなように、結晶相としてディオプサイド結晶相が析出してなる試料Ｎｏ．１〜１１，１３〜１７は、いずれもＱ値が１０００以上、磁器の３点曲げ強度が２５０ＭＰａ以上という優れた特性を有していた。そして、かかる磁器を用いた高周波モジュールは、いずれも挿入損失は０．８５ｄＢ以下の優れた特性を示した。
【図面の簡単な説明】
【００９１】
【図１】ＣＤＭＡデュアルバンド方式の高周波信号処理回路のブロック構成図である。
【図２】誘電体基板２３に実装した高周波モジュール２２の全体を示す平面図である。
【図３】（ａ）は同断面図である。（ｂ）は、方向性結合器の結合線路を示すための誘電体基板２３内部の透視斜視図である。
【図４】（ａ）は、受信用のＳＡＷデュプレクサ４ｂ，３ｂの前段に挿入されるストリップライン３１を含む整合回路図、（ｂ）は、ストリップライン３１の構造を、誘電体層ごとに分解して示す分解斜視図である。
【図５】（ａ）は、コンデンサ３５、３６を直列に挿入し、インダクタとしてのストリップライン３７を接地との間に並列に挿入したＴ型のＬＣ整合回路を示す。（ｂ）は、コンデンサ３５、３６及びストリップライン３７の構造を、誘電体層ごとに分解して示す分解斜視図である。
【図６】（ａ）は、接地と並列に接続したインダクタ３８のみで整合をとる整合回路を示す。（ｂ）は、ストリップライン３８の構造を、誘電体層ごとに分解して示す分解斜視図である。
【図７】ＳＡＷデュプレクサ３ａ，４ａ，３ｂ，４ｂを誘電体基板２３に直接フリップチップ実装する様子を示す斜視図である。
【図８】電力増幅用半導体素子２４，２５をフリップチップ実装する様子を示す斜視図である。
【図９】分波器２を構成するＬＰＦ，ＨＰＦを、誘電体基板２３に内装した状態を示す断面図である。
【図１０】誘電体基板２３の表面に凹部５１を設け、ＳＡＷチップ４１ａを格納し、その上にさらに他のＳＡＷチップ４１ｂをフリップチップ実装した状態を示す断面図である。
【図１１】誘電体基板２３の裏面側に凹部５２を設け、ＳＡＷチップ４１ａを格納し、さらに他のＳＡＷチップ４１ｂをフリップチップ実装した状態を示す断面図である。
【図１２】誘電体基板のＱ値１００〜１３５０のときの挿入損失特性を示す。
【符号の説明】
【００９２】
１  アンテナ
２  分波器
３ａ，３ｂ  デュプレクサ（ＰＣＳ側）
４ａ，４ｂ  デュプレクサ（セルラー側）
５、６  方向性結合器（カプラ）
７、８  高周波電力増幅回路
９、１０  送信用ＳＡＷフィルタ
１１  検波回路
１２  受信用  ＧＰＳ  ＳＡＷフィルタ
１３、１４  低雑音増幅器ＬＮＡ
１５、１６  受信用ＳＡＷ  高周波フィルタ
１７  送信用ＲＦＩＣ
１８  受信用ＲＦＩＣ
１９  ベースバンドＩＣ
２２  高周波モジュール
２３  誘電体基板
２４、２５  電力増幅用半導体素子
２６、２７  電力増幅整合回路
３１  ストリップライン
３２〜３４  誘電体層
３５、３６  結合用コンデンサ
３７、３８  整合用インダクタ
４０  グランド層
４０ａ  接地用ライン
４１  ＳＡＷチップ
４２  ＩＤＴ電極
４３  ＳＡＷ入出力電極
４４  ＳＡＷ気密封止電極
４５  入出力電極
４６  気密封止電極
４９  バンプ電極
５０  接合電極
５１，５２  凹部
【図１】
2006180211.tif 000004
【図２】
2006180211.tif 000005
【図３】
2006180211.tif 000006
【図４】
2006180211.tif 000007
【図５】
2006180211.tif 000008
【図６】
2006180211.tif 000009
【図７】
2006180211.tif 000010
【図８】
2006180211.tif 000011
【図９】
2006180211.tif 000012
【図１０】
2006180211.tif 000013
【図１１】
2006180211.tif 000014
【図１２】
2006180211.tif 000015