(57)【要約】【課題】発振器回路の周波数同調範囲を調節する方法および装置を提供すること。【解決手段】発振器回路は少なくとも２つのＭＯＳデバイスと、第１ＭＯＳデバイスのドレイン電極を第２ＭＯＳデバイスのゲート電極に接続する第１リアクタンスと、第２ＭＯＳデバイスのドレイン電極を第１ＭＯＳデバイスのゲート電極に接続する第２リアクタンスと、ソースおよびドレイン電極に接続されたタンク回路とを備える。第１および第２リアクタンスはコンデンサまたはダイオードまたはその組合せを備えることができる。さらに、１つまたは複数の抵抗器を少なくとも１つのＭＯＳデバイスのゲート電極と電源との間に随意に接続することができる。【選択図】図３
2006180513.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つのＭＯＳデバイスと、
第１ＭＯＳデバイスのドレイン電極を第２ＭＯＳデバイスのゲート電極に接続する第１リアクタンスおよび前記第２ＭＯＳデバイスのドレイン電極を前記第１ＭＯＳデバイスのゲート電極に接続する第２リアクタンスと、
前記ソースおよびドレイン電極に接続されたタンク回路と
を備える発振器回路。
【請求項２】
前記第１および第２リアクタンスの各々がコンデンサまたはダイオードを備える請求項１に記載の発振器回路。
【請求項３】
前記ＭＯＳデバイスおよび電源の少なくとも一方のゲート電極に接続された１つまたは複数の抵抗器をさらに備える請求項１に記載の発振器回路。
【請求項４】
前記タンク回路が１つまたは複数のコンデンサまたはインダクタを備える請求項１に記載の発振器回路。
【請求項５】
始動回路をさらに含む請求項１に記載の発振器回路。
【請求項６】
１対のＭＯＳデバイスおよび関連するタンク回路を使用して発振信号を生成するステップと、
第１ＭＯＳデバイスのドレイン電極と第２ＭＯＳデバイスのゲート電極との間に接続された第１リアクタンスおよび前記第２ＭＯＳデバイスのドレイン電極と前記第１ＭＯＳデバイスのゲート電極との間に接続された第２リアクタンスを使用して１つまたは複数の前記ＭＯＳデバイスのゲートにおいて電圧を生成するステップと、
１つまたは複数の前記第１および第２ＭＯＳデバイスをバイアスすることによって前記発振信号の周波数を調節するステップと
を含む、発振器回路の周波数同調範囲を調節する方法。
【請求項７】
前記ＭＯＳデバイスおよび電源の少なくとも一方のゲート電極に接続された１つまたは複数の抵抗器を使用してバイアスを生成するステップをさらに含む請求項６に記載の方法。
【請求項８】
前記ソース電極を基準電位に接続するステップをさらに含む請求項６に記載の方法。
【請求項９】
前記ドレイン電極を電位源に接続するステップをさらに含む請求項６に記載の方法。
【請求項１０】
少なくとも２つのＭＯＳデバイスと、
第１ＭＯＳデバイスのドレイン電極を第２ＭＯＳデバイスのゲート電極に接続する第１リアクタンスおよび前記第２ＭＯＳデバイスのドレイン電極を前記第１ＭＯＳデバイスのゲート電極に接続する第２リアクタンスと、
前記ソースおよびドレイン電極に接続されたタンク回路と
を備える発振器回路
を備える集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は低電力分散発振器回路に関し、より詳細には、そのような低電力分散発振器回路のための周波数制御技法に関する。
【背景技術】
【０００２】
マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）および他の同期デジタル論理回路は同期を維持し、動作を制御するためにクロック信号を必要とする。集積回路チップ上に実施されたプロセッサの処理電力の１つの制限はプロセッサが放散できる電力量である。同様に、無線通信などの携帯適用例では、バッテリ容量はチップが消費できる電力量を制限することがある。
【０００３】
いくつかの低電力分散発振器回路が提案または示唆されている。１つの一般的な設計が参照によって本明細書に組み込まれる、Ｇａｂａｒａの「Low-Power-Dissipation CMOS Oscillator Circuits」という名称の米国特許第５３９６１９５号に開示されている。開示されたＧａｂａｒａの発振器は１対の相互接続金属酸化物半導体（ＭＯＳ）デバイスおよび関連するインダクタ・コンデンサ（ＬＣ）タンク回路を備える。一般に、第１ＭＯＳデバイスのドレイン電極は第２ＭＯＳデバイスのゲート電極に直接接続され、第２ＭＯＳデバイスのドレイン電極は第１ＭＯＳデバイスのゲート電極に直接接続される。
【０００４】
さらに、そのような低電力分散発振器回路の周波数同調範囲を調節するいくつかの技法が提案または示唆されている。たとえば、Ａ．Ｙａｍａｇｉｓｈｉ他のＭｉｃｒｏｗａｖｅ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ，２０００  ＩＥＥＥ  ＭＴＴ−Ｓ  Ｉｎｔ’ｌ，Ｖｏｌ．２，７３５−７３８，（Ｊｕｎｅ，２０００）は同調範囲スイッチング技法を使用した低電圧６ＧＨｚ帯域ＣＭＯＳモノリシックＬＣタンクＶＣＯを開示している。さらに、Ｌｉｐｉｎｇ  ＺｈａｎｇおよびＡ．Ａ．ＳａｗｃｈｕｋのＣｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，２００２，ＩＳＣＡＳ  ２００２，ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，Ｖｏｌ．２，ＩＩ−８０４−ＩＩ−８０６（Ｍａｙ，２００２）はモノリシック多相ＬＣタンクＶＣＯを開示している。
【特許文献１】米国特許第５３９６１９５号
【非特許文献１】Ｍｉｃｒｏｗａｖｅ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ，２０００  ＩＥＥＥ  ＭＴＴ−Ｓ  Ｉｎｔ’ｌ，Ｖｏｌ．２，７３５−７３８，（Ｊｕｎｅ，２０００）
【非特許文献２】Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，２００２，ＩＳＣＡＳ  ２００２，ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，Ｖｏｌ．２，ＩＩ−８０４−ＩＩ−８０６（Ｍａｙ，２００２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
発振器回路の周波数同調範囲を調節するこれらの代表的な技法はどちらも、（一般に一定量の寄生容量を含有する）ＬＣタンク回路の出力ノードに容量が直接印加されるようなバラクタを使用する。これらの寄生容量はバラクタの容量に比較したときに非常に大きくなることがある。これらの寄生容量がＬＣタンク回路に導入される容量を支配する場合、バラクタ制御の調節可能な周波数範囲は縮小されることになる。したがって、改善された調節可能な周波数範囲をもつ発振器回路の周波数同調範囲を調節する方法および装置が必要である。
【課題を解決するための手段】
【０００６】
一般に、発振器回路の周波数同調範囲を調節する方法および装置が開示される。発振器回路は少なくとも２つのＭＯＳデバイスと、第１ＭＯＳデバイスのドレイン電極を第２ＭＯＳデバイスのゲート電極に接続する第１リアクタンスと、第２ＭＯＳデバイスのドレイン電極を第１ＭＯＳデバイスのゲート電極に接続する第２リアクタンスと、ソースおよびドレイン電極に接続されたタンク回路とを備える。第１および第２リアクタンスはコンデンサまたはダイオードまたはその組合せを備えることができる。さらに、１つまたは複数の抵抗器を少なくとも１つのＭＯＳデバイスのゲート電極と電源との間に随意に接続することができる。
【０００７】
プロセスの観点から、発振器回路の周波数同調範囲を調節する方法が開示される。１対のＭＯＳデバイスおよび関連するタンク回路を使用して発振信号が生成され、第１ＭＯＳデバイスのドレイン電極と第２ＭＯＳデバイスのゲート電極との間を接続する第１リアクタンスおよび第２ＭＯＳデバイスのドレイン電極と第１ＭＯＳデバイスのゲート電極との間を接続する第２リアクタンスを使用してＭＯＳデバイスの１つまたは複数のゲートにおいて電圧が生成され、第１および第２ＭＯＳデバイスの１つまたは複数をバイアスすることによって発振信号の周波数が調節される。
本発明のより完全な理解、ならびに本発明のさらなる特徴および利点は以下の詳細な説明および図面を参照することによって得られよう。
【発明を実施するための最良の形態】
【０００８】
図１に示す例示的な従来の発振器回路１００は２つの従来のｎ−チャネルＭＯＳデバイス１０および１２を備える。デバイス１０および１２は互いにほぼ同一であると仮定される。図１のＭＯＳデバイスの各々の下側またはソース電極はソースまたは電源１４に接続される。ソース１４は本明細書ではＶｓｓとして示されており、図では、約−５．０ボルトの値を有する直流電流源であると仮定される。デバイス１０および１２の上側またはドレイン電極はそれぞれのインダクタ１６および１８を通してソース２０に接続される。本明細書では、ソース２０はＶｓｓ／２で示され、たとえば、約−２．５ボルトの値を有すると仮定される。図１の右手側ＭＯＳデバイス１２のゲート電極はノード点２２において左手側ＭＯＳデバイス１０のドレイン電極に直接接続される。同様に、左手側ＭＯＳデバイス１０のゲート電極はノード点２４において右手側ＭＯＳデバイス１２のドレイン電極に直接接続される。
【０００９】
コンデンサ２６が図１に示すノード点２２と２４との間に直接接続される。２つの追加コンデンサ２８および３０がノード点２２および２４とソース１４との間に接続されるものとして示されている。インダクタ１６および１８ならびにコンデンサ２６、２８および３０は図示の発振器用のＬＣタンク回路を構成する。コンデンサ２６、２８および３０はデバイス１０および１２の寄生容量を含むことができることが留意される。
【００１０】
図１の回路はノード点２２における正弦波電圧出力およびノード点２４における相補形のそのような出力を与える。言い換えれば、ノード点２２および２４において与えられる正弦波は互いに対して１８０度位相がずれる。
【００１１】
図１のノード点２２において表れる出力は負荷３２に接続され、一方、ノード点２４における出力は負荷３４に接続される。図では、両方の負荷は本質的に容量性である。有利には、負荷３２および３４は、たとえば、ノード点２２および２４において生成された信号によって制御されるネットワークに含まれるＭＯＳデバイスである。
【００１２】
回路１００の信頼できる動作を確実にするために、図示の回路をその定常状態発振モードに駆動するために始動回路を設けることが有利である。例として、そのような始動回路は図１に示すように始動信号源３６ならびにｎ−チャネルＭＯＳデバイス３８および４０を含む。図１のデバイス３８のドレイン電極は接地などの基準点に接続され、そのソース電極はノード点２２に接続される。さらに、デバイス４０のソース電極はソース１４と同じ値を有するソース４２に接続され、そのドレイン電極はノード点２４に接続される。また、デバイス３８および４０の両方のゲート電極は始動信号源３６の出力に接続される。
【００１３】
図１の始動信号源３６はＭＯＳデバイス３８および４０のゲートにＶｓｓ（−５．０ボルト）または０ボルト（接地）のいずれかを印加する。−５．０ボルトがそれらのゲートに印加される限り、デバイス３８および４０は非導通性であり、始動回路は事実上動作不能である。
【００１４】
最初、始動回路は動作不能であるが、図１に示す回路の残りは通電される場合、ノード点２２および２４における電圧はそれらがほぼ等しくなる状態をとるようになることが可能である。その場合、インダクタ１６および１８を通る電流もほぼ等しくなる。結果として、回路は平衡状態または非発振定常状態に留まるであろう。回路１００に始動信号を印加することによって、回路１００はその所望の発振状態に明確に駆動される。
【００１５】
ＭＯＳデバイス３８および４０のゲートへの始動信号の印加はこれらのデバイスを導通性にさせる。結果として、ノード点２２の電圧は正方向に駆動され、一方、ノード点２４の電圧は負方向に駆動される。同時に、インダクタ１６を通る電流は減少し、一方、インダクタ１８を通る電流は増加する。このようにして、回路の最初の平衡状態は始動信号によって変更される。
【００１６】
始動信号が値Ｖｓｓに戻ると、始動回路のデバイス３８および４０は非導通性にされる。その時、発振器回路は不平衡状態になり、エネルギーがインダクタ１６および１８ならびにコンデンサ２６、２８および３０に蓄積される。その後、タンク回路に蓄積されたエネルギーならびに相互接続されたＭＯＳデバイス１０および１２の再生フィードバック作用のために、出力正弦波信号がノード点２２に表れ、相補形出力正弦波信号がノード点２４に表れるまで発振が蓄積する。
【００１７】
正弦波の各々は０ボルトの最大値およびＶｓｓ（−５．０ボルト）の最小値を有する。各正弦波の中点はＶｓｓ／２において起こる。２つの正弦波は互いに対して１８０度位相がずれる。
【００１８】
図２は代替の従来の低電力分散発振器回路２００を示す概略回路図である。図２に示す発振器回路２００は図１の回路１００と同様である。したがって、図２の構成も、参照番号５０および５２で示される相互接続されたｎ−チャネルＭＯＳデバイスを含む。図２において、出力ノード５４および５６がそれぞれ負荷５８および６０に接続される。（図１におけるようなコンデンサではなく）インダクタ６２が出力ノード点間に接続される。インダクタ６２はコンデンサ６４および６６と一緒に図２の配置のタンク回路を構成する。この場合もコンデンサ６４および６６はデバイス５０、５２および７２の寄生容量を含むことができることが留意される。
【００１９】
さらに、図２のデバイス５０および５２のソース電極ならびにコンデンサ６４および６６の下部プレートはＶｓｓで示されるソース６８に接続される。図では、ソース６８は約−５．０ボルトの値を有する。
【００２０】
図２の発振器回路２００はまたそれぞれ接地などの基準電位点とデバイス５０および５２のドレイン電極との間に接続されたｐ−チャネルＭＯＳデバイス７０および７２を含む。デバイス７０および７２のゲート電極に印加される直流電圧を変更することによって、図示の回路が発振する周波数を変更することが可能である。この周波数変化を達成するための源７４を図２に示す。
【００２１】
有利には、図２の回路２００はまた上述の、図１に含まれる同じタイプの始動回路７６を含む。このようにして、図２の回路２００は定常状態発振状態を達成するように制御される。
【００２２】
回路１００、２００の作製および代表例の詳細な議論については、上記の参照によって本明細書に組み込まれる、Ｇａｂａｒａの「Low-Power-Dissipation CMOS Oscillator Circuits」という名称の米国特許第５３９６１９５号を参照されたい。
【００２３】
上記のように、発振器回路の周波数同調範囲を調節する既存の技法は（一般に一定量の寄生容量を含有する）ＬＣタンク回路の出力ノードに容量を直接印加する。本発明は、周波数制御容量の全体的な有効変動を使用してより広い範囲にわたってＬＣタンク回路の周波数挙動を調節することができるように寄生容量が低減される領域にバラクタを配置することができることを認識する。したがって、以前はＭＯＳデバイス１０および１２を相互結合するために直接接続が必要とされると仮定したが、本発明は、これらのＭＯＳデバイスを相互結合されたＭＯＳデバイスに低インピーダンスを導入する、コンデンサ、ダイオード、またはその組合せなど、リアクタンスを介して接続することができることを認識する。本質的に、リアクタンスはより低い周波数では開回路のように、より高い周波数では閉回路のように現れる（したがってＧａｂａｒａ発振器の相互結合された接続デバイスの直接接続のように現れる）。
【００２４】
一般に、バラクタ容量は増幅要素の後ろではなく増幅要素の前に配置される。特定の一実施態様において、増幅要素はバラクタ要素として実際に役立つ。本発明の一態様によれば、ＭＯＳデバイスのゲートは回路の残部から分離され、バラクタはこの接合部に配置される。
【００２５】
図３は本発明の特徴を組み込んだ発振器回路３００を示す概略回路図である。本明細書で検討するように、発振器回路３００はＭＯＳバラクタＭＮＡおよびＭＮＢによって制御される。ＭＯＳバラクタＭＮＡおよびＭＮＢはまた発振を維持するためのＬＣタンク回路中の負抵抗を与えるＭＯＳデバイスである。したがって、２つのＭＯＳデバイスＭＮＡおよびＭＮＢは２つの機能を同時に果たす。２つのＭＯＳデバイスＭＮＡおよびＭＮＢはバラクタとしての正のフィードバックおよび挙動を与え、それによって構成要素使用率を節約し、ＬＣタンク回路の面積を縮小する。バラクタＭＮＡはＣ１の容量および抵抗器Ｒ１の寄生容量を見る。さらに、出力ノードＯＵＴ１の寄生容量はＣ１の直列接続を介して感知される。したがって、出力ノードＯＵＴ１の寄生容量の効果はＭＯＳバラクタＭＮＡの容量への影響が小さい。例示的な一実施態様では、６ＧＨｚの同調範囲を３００ＭＨｚになるようにシミュレートした。
【００２６】
図１の発振器回路１００と同様に、発振器回路３００は互いにほぼ同等であると仮定される２つの従来のｎ−チャネルＭＯＳデバイスＭＮＡおよびＭＮＢを備える。デバイスＭＮＡおよびＭＮＢの各々の下側またはソース電極は接地などの基準電位点に接続される。デバイスＭＮＡおよびＭＮＢの上側またはドレイン電極はそれぞれのインダクタＬ１およびＬ２を介してソースｖｄｄに接続される。本明細書では、ソースｖｄｄは、たとえば約＋２．５ボルトの値を有すると仮定される。右手側ＭＯＳデバイスＭＮＢのゲート電極はコンデンサＣ２を介してノード点ＯＵＴ２の左手側ＭＯＳデバイスＭＮＡのドレイン電極に接続される。同様に、左手側ＭＯＳデバイスＭＮＡのゲート電極はコンデンサＣ１を介してノード点ＯＵＴ１の右手側デバイスＭＮＢのゲート電極に接続される。さらに、２つの抵抗器Ｒ１およびＲ２はそれぞれ各ＭＯＳデバイスＭＮＡおよびＭＮＢのゲート電極、および、たとえば約−１．０ボルトと＋１．０ボルトの間の値を有する直流源であると仮定されるソースまたは電源Ｖｔｕｎｅに接続される。デバイスＭＮＡおよびＭＮＢのインダクタＬ１およびＬ２、コンデンサＣ１およびＣ２ならびに寄生ゲート容量は発振器３００のＬＣタンク回路を構成する。
【００２７】
図３の回路３００はノード点ＯＵＴ１における正弦波電圧出力およびノード点ＯＵＴ２における相補形のそのような出力を与える。言い換えれば、ノード点ＯＵＴ１およびＯＵＴ２において与えられる正弦波は互いに対して１８０度位相がずれる。
【００２８】
ノード点ＯＵＴ１およびＯＵＴ２において表れる出力は負荷３２０に接続される。図では、負荷３２０はノード点ＯＵＴ１およびＯＵＴ２において生成される信号によって制御されるネットワークに含まれるＭＯＳデバイスなど、本質的に容量性である。米国特許第５３９６１９５号に記載されている態様で、図示の回路をその定常状態発振モードに駆動するために始動回路（図示せず）を設けることが有利であることが留意される。最初、始動回路は動作不能であるが、図３に示される回路３００は通電状態であり、ノード点ＯＵＴ１およびＯＵＴ２における電圧はそれらがほぼ等しい状態をとることが可能である。その場合、インダクタＬ１およびＬ２を通る電流もほぼ等しくなる。結果として、回路３００は平衡または非発振定常状態のままであろう。始動信号を回路３００に印加することによって、回路３００はその所望の発振状態に明確に駆動される。
【００２９】
始動信号の印加はノード点ＯＵＴ１の電圧を正方向に駆動させ、一方、ノード点ＯＵＴ２の電圧を負方向に駆動させる。同時に、インダクタＬ１を通る電流は増加し、一方、インダクタＬ２を通る電流は減少する。このようにして、回路３００の最初の平衡状態は始動信号によって変更される。
【００３０】
始動信号が動作不能の場合、発振器回路は不平衡状態にあり、エネルギーがインダクタＬ１およびＬ２ならびにコンデンサＣ１およびＣ２に蓄積される。その後、タンク回路に蓄積されるエネルギーならびに相互接続されたＭＯＳデバイスＭＮＡおよびＭＮＢの再生フィードバック作用によって、出力正弦波信号がノード点ＯＵＴ１に表れ、相補形出力正弦波信号がノード点ＯＵＴ２に表れるまで発振が蓄積する。正弦波の各々はほぼ０ボルトと５ボルトの間の範囲の電圧を有する。各正弦波の中点はＶｄｄ／２に生じる。２つの正弦波は互いに対して１８０度位相がずれる。
【００３１】
他の利点のうち特に、発振器回路３００は図１および図２の発振器回路１００、２００に対して少ない構成要素数を有し、ＣＭＯＳ  ＬＣタンク回路の発振周波数を制御するための別の機構を与える。この技法は同調範囲をさらに増加するために上述の従来の周波数制御方法とともに使用できる。
【００３２】
図４は本発明の特徴を組み込んだ発振器回路４００を示す概略回路図である。発振器回路４００は、図３の抵抗器Ｒ１とＲ２がダイオードＤ１およびＤ２（またはバラクタ）によって交換されていることを除いて、図３の発振器回路３００と同様の態様で実装される。したがって、ＭＯＳデバイスＭＮＡおよびＭＮＢはコンデンサＣ１およびＣ２ならびにダイオードＤ１およびＤ２の組合せを使用して相互接続される。この場合、ダイオードＤ１およびＤ２はデバイスＭＮＡおよびＭＮＢのバイアス付与を制御するとともに、タンク回路に付加することができる追加の容量を追加する。
【００３３】
図５は本発明の特徴を組み込んだ発振器回路５００を示す概略回路図である。発振器回路５００は、発振器回路５００がＭＯＳデバイスＭＮＡおよびＭＮＢのゲートに接続された１対のダイオードＤ１およびＤ２ならびに電位Ｖｔｕｎｅによって制御される抵抗器Ｒ１およびＲ２をも含むことを除いて、図３の発振器回路３００と同じ態様で実装される。したがって、ＭＯＳデバイスＭＮＡおよびＭＮＢはコンデンサＣ１およびＣ２、抵抗器Ｒ１およびＲ２、ならびにダイオードＤ１およびＤ２の組合せを使用して相互接続される。ここで、発振周波数、すなわちＶｔｕｎｅＩおよびＶｔｕｎｅを調節するための２つの相対的に独立した制御がある。
【００３４】
図６および図７は本発明の特徴を組み込んだ発振器回路６００、７００を示す概略回路図である。発振器回路６００、７００は、発振器回路６００、７００が１対の相互結合ｐ−チャネル・デバイスをも含むことを除いて、図３の発振器回路３００と同じ態様で実装される。発振器回路７００はさらに２つの上部相互結合ｐ−チャネル・デバイスのゲートに接続された対応するコンデンサを含む。
【００３５】
複数の同等のダイは一般にウエハの表面上に反復パターンで形成される。各ダイは本明細書に記載のデバイスを含み、他の構造または回路を含むことができる。個々のダイはウエハから切断またはダイシングされ、次いで集積回路としてパッケージングされる。当業者は、集積回路を製造するためにどのようにウエハをダイシングし、ダイをパッケージングするのかを知っているであろう。そのように製造された集積回路は本発明の一部と考えられる。
【００３６】
本明細書で図示し、説明した実施形態および変形は本発明の原理を説明するためのものにすぎず、当業者は本発明の範囲および精神から逸脱することなしに様々な改変を実施することができることを理解すべきである。
【図面の簡単な説明】
【００３７】
【図１】例示的な従来の低電力分散発振器回路を示す概略回路図である。
【図２】代替の従来の低電力分散発振器回路を示す概略回路図である。
【図３】本発明の特徴を組み込んだ発振器回路を示す概略回路図である。
【図４】本発明の特徴を組み込んだ代替の発振器回路を示す概略回路図である。
【図５】本発明の特徴を組み込んだ代替の発振器回路を示す概略回路図である。
【図６】本発明の特徴を組み込んだ代替の発振器回路を示す概略回路図である。
【図７】本発明の特徴を組み込んだ代替の発振器回路を示す概略回路図である。
【図１】
2006180513.tif 000003
【図２】
2006180513.tif 000004
【図３】
2006180513.tif 000005
【図４】
2006180513.tif 000006
【図５】
2006180513.tif 000007
【図６】
2006180513.tif 000008
【図７】
2006180513.tif 000009