(57)【要約】【課題】欠陥画素の暗点化を効果的に行う。【解決手段】画素電極に接続されるメタルパッド２６には、延長部分３４が形成され、ＳＣラインＳＣには、突出部３６が形成され、これらは層間絶縁膜を介し対向している。そこで、ここにレーザを照射することによって、画素電極はＳＣラインＳＣと短絡される。このような処理がされた場合、ＳＣラインＳＣと共通電極が同電位の場合には、ノーマリブラックの液晶に電圧が印加されず、この画素が暗点化される。【選択図】図２
2006126509.tif 000002
【特許請求の範囲】
【請求項１】
各画素に画素電極と全画素共通の対向電極間に液晶を配置し、画素電極への電圧印加を制御することで表示を行う液晶表示装置における欠陥画素の暗点化方法であって、
各画素は、
一端がデータラインに接続され、データラインからのデータ信号の受け入れを制御する選択トランジスタと、
他端が保持容量ラインに接続されており、一端から選択トランジスタからのデータ信号の供給を受け、充電される保持容量と、
この保持容量の一端と前記画素電極を接続するメタルパッドと、
を有し、
前記メタルパッドと、前記保持容量ラインは、厚み方向において異なる位置に配置されるとともに両者が重複する場所を各画素に形成しておき、この重複部分にレーザを照射してメタルパッドと保持容量ラインを短絡することで当該画素を暗点化することを特徴とする暗点化方法。
【請求項２】
請求項１に記載の方法において、
さらに、前記保持容量の一端と前記メタルパッドとの接続配線をレーザによって切断することを特徴とする暗点化方法。
【請求項３】
請求項１または２に記載の方法において、
さらに、前記選択トランジスタとデータラインとの接続配線をレーザによって切断することを特徴とする暗点化方法。
【請求項４】
各画素に画素電極と全画素共通の対向電極間に液晶を配置し、画素電極への電圧印加を制御することで表示を行う液晶表示装置であって、
各画素は、
一端がデータラインに接続され、データラインからのデータ信号の受け入れを制御する選択トランジスタと、
他端が保持容量ラインに接続されており、一端から選択トランジスタからのデータ信号の供給を受け、充電される保持容量と、
この保持容量の一端と前記画素電極を接続するメタルパッドと、
を有し、
前記メタルパッドと、前記保持容量ラインは、厚み方向において異なる位置に配置されるとともに両者が重複する場所が各画素に形成されており、この重複部分がレーザの照射により短絡されることで暗点化されている画素を含むことを特徴とする液晶表示装置。
【請求項５】
請求項４に記載の装置において、
前記暗点化されている画素では、
前記保持容量の一端と前記メタルパッドとの接続配線がレーザによって切断されていることを特徴とする液晶表示装置。
【請求項６】
請求項４または５に記載の方法において、
前記暗点化されている画素では、前記選択トランジスタとデータラインとの接続配線がレーザによって切断されていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各画素に画素電極と全画素共通の対向電極間に液晶を配置し、画素電極への電圧印加を制御することで表示を行う液晶表示装置の暗点化に関する。
【背景技術】
【０００２】
従来より、各画素に選択トランジスタを含むアクティブマトリクス型の液晶表示装置があり、広く普及している。この選択トランジスタとしては、通常薄膜トランジスタ（ＴＦＴ）が用いられ、選択ＴＦＴのオンオフによって、画素毎のデータ信号の取り込みが制御される。
【０００３】
このようなアクティブマトリクス型の液晶表示装置において、その製造過程で、ＴＦＴの不良や配線の不良が生じる場合がある。このような不良の発生率はかなり小さくても、表示装置の画素数が大きくなると、不良の画素を全く生じさせないことは難しい。
【０００４】
そして、不良の中で、画素が輝点となる不良の場合には、これが１つでもあると、ユーザに視認可能になってしまう。一方、画素が暗点となる不良の場合、その数が少なければ、ほとんど視認不能であり、特に問題はない。このため、輝点について、暗点化する処理を行い、歩留まりの向上を図っている。
【０００５】
液晶における暗点化の処理については、例えば特許文献１に記載がある。特許文献１では、選択ＴＦＴのゲートを駆動するゲート配線と画素電極を短絡することで、暗点化している。
【０００６】
【特許文献１】特開２００２−３４１３７９
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここで、液晶には、電圧を印加しないときに表示が白になるノーマリホワイトのものと、反対に黒になるノーマリブラックのものがある。上記特許文献１は、ノーマリホワイトの表示装置であり、ゲート配線と画素電極を短絡することで液晶に常時電圧を印加して、暗点化している。
【０００８】
一方、ノーマリブラックの場合には、画素電極への電圧印加を禁止すればよい。そこで、画素電極とデータラインの間の配線をレーザで切断するとともに、画素電極と補助容量の配線部分も切り離すことで、暗点化が行える。
【０００９】
しかし、このように画素電極を切り離しただけでは、画素電極はオープン状態であって、電位が固定されない。従って、画素電極に電荷が残った場合には、完全な暗点化はできないという問題があった。
【課題を解決するための手段】
【００１０】
本発明は、各画素に画素電極と全画素共通の対向電極間に液晶を配置し、画素電極への電圧印加を制御することで表示を行う液晶表示装置における欠陥画素の暗点化方法であって、各画素は、一端がデータラインに接続され、データラインからのデータ信号の受け入れを制御する選択トランジスタと、他端が保持容量ラインに接続されており、一端から選択トランジスタからのデータ信号の供給を受け、充電される保持容量と、この保持容量の一端と前記画素電極を接続するメタルパッドと、を有し、前記メタルパッドと、前記保持容量ラインは、厚み方向において異なる位置に配置されるとともに両者が重複する場所を各画素に形成しておき、この重複部分にレーザを照射してメタルパッドと保持容量ラインを短絡することで当該画素を暗点化することを特徴とする。
【００１１】
さらに、前記保持容量の一端と前記メタルパッドとの接続配線をレーザによって切断することが好適である。
【００１２】
さらに、前記選択トランジスタとデータラインとの接続配線をレーザによって切断することが好適である。
【００１３】
また、本発明は、各画素に画素電極と全画素共通の対向電極間に液晶を配置し、画素電極への電圧印加を制御することで表示を行う液晶表示装置であって、各画素は、一端がデータラインに接続され、データラインからのデータ信号の受け入れを制御する選択トランジスタと、他端が保持容量ラインに接続されており、一端から選択トランジスタからのデータ信号の供給を受け、充電される保持容量と、この保持容量の一端と前記画素電極を接続するメタルパッドと、を有し、前記メタルパッドと、前記保持容量ラインは、厚み方向において異なる位置に配置されるとともに両者が重複する場所が各画素に形成されており、この重複部分がレーザの照射により短絡されることで暗点化されている画素を含むことを特徴とする。
【発明の効果】
【００１４】
このように、本発明によれば、画素電極に接続されるメタルパッドと、保持容量ラインについて重複する場所を形成しておき、この重複部分にレーザを照射してメタルパッドと保持容量ラインを短絡する。従って、保持容量ラインと共通電極を同一電位となるように駆動する液晶パネルにおいては、液晶にかかる電圧を常時０とすることができる。従って、ノーマリブラックの液晶パネルにおいて、確実な暗点化を行うことができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１６】
図１は、画素回路の構成を示す図である。データラインＤＬは、液晶パネルのカラム（列：垂直）方向に伸び、１列に１本設けられている。ゲートラインＧＬは、液晶パネルのロー（行：水平）方向に伸び、１行に１本設けられている。さらに、ロー方向には、ＳＣラインが１行に１本設けられている。
【００１７】
データラインＤＬには、ｎチャネルＴＦＴである選択トランジスタＱ１のソース（またはドレイン）が接続されている。この選択トランジスタＱ１は、２つのｎチャネルトランジスタＱ１−１およびＱ１−２の２つのトランジスタの直列接続からなるダブルゲート形トランジスタから形成されている。選択トランジスタＱ１（Ｑ１−１、Ｑ１−２）のゲートは、ゲートラインＧＬに接続されている。選択トランジスタＱ１のドレイン（またはソース）は、画素電極１０および保持容量Ｃの一方の電極に接続されている。また、保持容量Ｃの他方の電極はＳＣラインに接続されている。そして、画素電極１０に対向して、全画素にまたがる共通電極１２が設けれられ、画素電極１０と共通電極１２の間に液晶ＬＣが配置される。なお、共通電極１２は、所定の電源ＣＯＭに接続されている。
【００１８】
複数のゲートラインＧＬは、１水平期間毎に１つずつ順次選択（Ｈレベル）に設定される。このため、そのゲートラインＧＬにゲートが接続されている該当行の選択トランジスタＱ１がオンする。一方、データラインＤＬには、選択トランジスタＱ１がオンしている行の画素についてのデータ電圧が供給される。従って、選択された行の各画素の保持容量Ｃには、その画素のデータ電圧がそれぞれ充電される。これによって、保持容量Ｃに充電されたデータ電圧が液晶ＬＣに印加され、表示が行われる。ゲートラインＧＬは、順次選択を変更していくが、１つの画素については次のフレームにおいて、データ書き込みが行われるまで、書き込まれたデータ電圧による表示が継続される。
【００１９】
ここで、本実施形態においては、共通電極１２の電圧を定期的に変化させ、この共通電極１２の電圧に対応したデータ電圧をデータラインＤＬに供給する対極ＡＣ駆動を採用している。そして、この対極ＡＣ駆動では、ＳＣラインＳＣも共通電極１２と同一振幅、同一位相で電圧を変化させるためＳＣラインＳＣと共通電極１２は同一電位となっている。例えば、ライン反転駆動であれば、１水平期間毎にＳＣラインＳＣおよび共通電極１２の電圧を反転させ、この電圧に対応したデータ電圧を印加する。これにより、液晶に印加される電圧の方向は１行毎に逆方向になる。なお、一つの画素については、液晶が容量として電圧がシフトするだけであり、１フレームの期間表示が維持される。
【００２０】
また、共通電極１２と、ＳＣラインＳＣが同一電位であれば、対極ＡＣ駆動ではなく、対極ＤＣ駆動を採用してもよい。この対極ＤＣ駆動では、共通電極１２の電位を一定としておき、液晶に印加されるデータ電圧の極性を定期的に反転させる。
【００２１】
共通電極１２とＳＣラインＳＣが同一電位であれば、後述するＳＣラインＳＣとメタルバッド２６とを短絡することで、メタルパッド２６と共通電極１２を同一電位とでき、画素電極１０と共通電極１２を同一電位に固定することができる。
【００２２】
図２には、画素部分の要部平面図を示してある。この例では、画素は垂直（列方向）において、若干ずれるように配置したデルタ配列となっている。従って、データラインＤＬは、水平（行）方向の位置が垂直（列）方向において、若干ずれるように蛇行している。一方、ゲートラインＧＬおよびＳＣラインＳＣは、行方向にまっすぐ走っている。
【００２３】
データラインＤＬと、ＳＣラインＳＣの交差点の近傍のデータラインＤＬには、コンタクト２０が設けられ、半導体層２２の一端がデータラインＤＬに接続される。半導体層２２は、コ字形で、ゲートラインＧＬの厚み方向下方を２回通過する。ここが、ＴＦＴが２つ直列接続されたダブルゲート形の選択トランジスタＱ１を構成している。すなわち、コンタクト２０から伸びる半導体層２２のゲートラインＧＬの手前の領域がドレイン領域、ゲートラインＧＬの厚み方向下方がチャネル領域、ゲートラインＧＬを通過した後の領域がソース領域となり、１つのＴＦＴを形成している。また、コ字形の中間の領域は単なる接続配線であり、次のゲートラインＧＬの手前の領域がドレイン領域、ゲートラインＧＬの厚み方向下方がチャネル領域、ゲートラインＧＬを通過した後の領域がソース領域となり、もう１つのＴＦＴを形成している。
【００２４】
半導体層２２の他端は、コンタクト２４によって、厚み方向上方のメタルパッド２６に接続されている。このメタルパッドは、Ｔ字形であって、上辺の一端がコンタクト２４により半導体層２２に接続され、他端はコンタクト２８により、半導体層３０に接続されている。この半導体層３０は、一旦垂直方向に伸びた後、ＳＣラインＳＣと重畳するように水平方向に伸び、左右のデータラインＤＬの厚み方向下方で終端している。従って、ＳＣラインＳＣと、半導体層３０が重畳している部分が保持容量Ｃとなっている。
【００２５】
また、メタルパッド２６には、厚み方向上方に位置する画素電極（図示せず）に接続するコンタクト３２が設けられ、ここで選択トランジスタＱ１、保持容量Ｃと画素電極の接続がなされている。
【００２６】
そして、本実施形態においては、メタルパッド２６のコンタクト２８側の端部が伸ばされて延長部３４が一体形成されている。また、このメタルパッド２６の延長部３４の厚み方向下方には、ＳＣラインＳＣから突出形成された突出部３６が位置している。すなわち、延長部３４と突出部３６は、厚み方向において重畳形成されている。
【００２７】
図３には、選択トランジスタＱ１の１つのトランジスタ部分と、メタルパッド２６の部分の断面図を示す。
【００２８】
ガラス基板５０上には、ＳｉＮおよびＳｉＯ2の２層（ＳｉＯ2／ＳｉＮ）からなるバッファ層５２が配置され、その上の所定箇所には半導体層２２が形成されている。この例では、半導体層２２はポリシリコンで形成されている。半導体層２２およびバッファ層５２の上には、ＳｉＮ／ＳｉＯ2の積層膜からなるゲート絶縁膜５４が形成され、このゲート絶縁膜５４上であって、半導体層２２の中央部分の上方にはゲート電極５６が形成される。ここでこのゲート電極５６は、ゲートラインＧＬである。半導体層２２のゲート電極５６の下方部分は、チャネル領域２２ｃ、その両側がドレイン領域２２ｄ、ソース領域２２ｓになっている。ゲート電極５６およびゲート絶縁膜５４上にはＳｉＯ2／ＳｉＮ積層膜からなる層間絶縁膜６０が形成されている。この層間絶縁膜６０上のソース領域２２ｓの上方位置には、メタルパッド２６が形成され、このメタルパッド２６は、層間絶縁膜６０、ゲート絶縁膜５４を貫通するコンタクトによりソース領域２２ｓに直接接続されている。すなわち、このメタルパッド２６は、ソース電極として機能する。なお、ドレイン領域２２ｄは、隣のトランジスタのソース領域となるため、この図においてドレイン電極は描かれていない。隣のトランジスタのドレイン電極がデータラインＤＬにコンタクトを介し接続される。
【００２９】
メタルパッド２６および層間絶縁膜６０を覆ってアクリル樹脂などの平坦化膜６２が形成される。そして、この平坦化膜６２上にＩＴＯやＩＺＯなどからなる画素電極６４が形成され、この画素電極がコンタクト６６によってメタルパッド２６に接続されている。なお、図示はしていないが、画素電極６４の上方に共通電極が配置され、これらの間の空間に液晶が充填される。
【００３０】
図４には、メタルパッド２６の延長部３４に当たる部分の断面図を示す。半導体層２２にコンタクトにより接続されたメタルパッド２６には、延長部３４が形成されている。一方、延長部の３４の下方には、層間絶縁膜６０を介しＳＣラインＳＣからの突出部３６が位置している。
【００３１】
なお、ゲート電極５６と、ＳＣラインＳＣは、モリブデン（Ｍｏ）で構成され、同一プロセスで形成される。また、メタルパッド２６およびデータラインＤＬは、モリブデン（Ｍｏ）／アルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ・Ｎｄ）／モリブデン（Ｍｏ）の三層からなるアルミ系の材料で構成され、同一プロセスで形成される。
【００３２】
図５は、図１と同様の回路図であるが、各部材の構成材料がわかるように記載してある。共通電極１２、画素電極１０およびメタルパッド２６へのコンタクトは、透明導電材料（例えば、ＩＴＯやＩＺＯ）で形成される。また、データラインＤＬおよびメタルパッド２６はアルミニウム系材料で形成され、ゲートラインＧＬとＳＣラインＳＣはモリブデンで構成されている。選択トランジスタＱ１のドレイン、チャネル、ソース領域および保持容量の一方の電極が、ポリシリコンで形成されている。
【００３３】
そして、同一材料の部材は、同一層に同一プロセスで形成される。なお、上記説明において、材料は一例を記載しただけであり、各種材料を適宜使用できる。
【００３４】
本実施形態においては、図６に示すように、３カ所へのレーザ照射によって、暗点化を行う。すなわち、（１）ダブルゲート形の選択トランジスタＱ１の両トランジスタを接続するポリシリコン配線（ソース・ドレイン領域）の切断（図２におけるＡ）、（２）メタルパッド２６と保持容量Ｃとを接続するポリシリコン配線の切断（図２におけるＢ）、（３）メタルパッド２６の延長部３４と、ＳＣラインＳＣの突出部３６の短絡、の３つを行う。
【００３５】
これら（１）（２）のポリシリコン配線の切断および（３）のメタル配線の短絡にはＹＡＧレーザ（波長：１０６４ｎｍ）を用いる。このＹＡＧレーザが、ポリシリコン配線に吸収され、ポリシリコンの配線が切断され、またメタルに吸収され、メタル（この場合には、モリブデンとアルミ）が溶けて、メタル配線同士が短絡される。
【００３６】
なお、レーザとしては、他の波長のものを採用することも可能である。例えば、エキシマレーザや、ＵＶ−ＹＡＧレーザ（ＦＨＧ：２６６ｎｍ）をポリシリコン配線に照射することによって、結晶性を悪くして、電導性を失わせ、配線を切断することができる。
【００３７】
なお、レーザ光としては、可視光ＹＡＧレーザ（ＳＨＧ：５３２ｎｍ）などを利用することもできる。特に、メタルは、光の吸収率が高いため、各種レーザ光を利用することができる。
【００３８】
なお、レーザは、ガラス基板５０側から照射される。
【００３９】
このように、本実施形態では、液晶パネルが完成した段階で、欠陥画素についてレーザを照射して、暗点化の処理を行う。特に、ＳＣラインと画素電極とが短絡されるため、画素電極の電位をＳＣラインの電位に確実に維持できる。本実施形態の液晶パネルは、共通電極とＳＣラインを同一の電位に維持するため、暗点化処理した画素については、液晶にかかる電圧を確実に０にすることができる。
【図面の簡単な説明】
【００４０】
【図１】液晶画素の回路構成を示す図である。
【図２】画素部分の要部平面図である。
【図３】画素部分の要部断面図である。
【図４】画素部分の要部断面図である。
【図５】材料を示した液晶画素の回路構成を示す図である。
【符号の説明】
【００４１】
１０  画素電極、１２  共通電極、２０  コンタクト、２２，３０  半導体層、２２ｃ  チャネル領域、２２ｄ  ドレイン領域、２２ｓ  ソース領域、２４，２８，３２，６６  コンタクト、２６  メタルパッド、３４  延長部、３６  突出部、５０  ガラス基板、５２  バッファ層、５４  ゲート絶縁膜、５６  ゲート電極、６０  層間絶縁膜、６２  平坦化膜、６４  画素電極、Ｃ  保持容量、ＤＬ  データライン、ＧＬ  ゲートライン、ＬＣ  液晶、Ｑ１  選択トランジスタ、ＳＣ  ＳＣライン。
【図１】
2006126509.tif 000003
【図２】
2006126509.tif 000004
【図３】
2006126509.tif 000005
【図４】
2006126509.tif 000006
【図５】
2006126509.tif 000007