(57)【要約】【課題】  発光素子への戻り光を低減することができる光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器の提供を目的とする。【解決手段】  第１の集積回路チップ１０と、第１の集積回路チップ１０の下方に配置された第２の集積回路チップ２０と、第１の集積回路チップ１０上に配置された面発光レーザＶＣ１０と、第２の集積回路チップ２０上に配置されたフォトディテクタＰＤ２０と、を含み、第１の集積回路チップ１０および第２の集積回路チップ２０は、シリコン基板からなり、面発光レーザＶＣ１０とフォトディテクタＰＤ２０は、第１の集積回路チップ１０を挟むように配置されており、１１００ｎｍ以下の波長の光を用いて光信号を送受信するものであることを特徴とする。【選択図】    図１
2006113372.tif 000002
【特許請求の範囲】
【請求項１】
第１の集積回路チップと、
前記第１の集積回路チップの上方又は下方に配置された第２の集積回路チップと、
前記第１の集積回路チップの上に配置された第１の発光素子と、
前記第２の集積回路チップの上に配置された第１の受光素子と、を含み、
前記第１の集積回路チップおよび第２の集積回路チップの少なくとも一方は、シリコン基板からなり、
前記第１の発光素子と第１の受光素子は、少なくとも１つの前記シリコン基板を挟むように配置されており、１１００ｎｍ以下の波長の光を用いて光信号を送受信するものであることを特徴とする光インターコネクション集積回路。
【請求項２】
前記第１の発光素子は、第１のタイル状素子として形成されており、
前記第１のタイル状素子は、前記第１の集積回路チップに接着されており、
前記第２の受光素子は、第２のタイル状素子として形成されており、
前記第２のタイル状素子は、前記第２の集積回路チップに接着されていることを特徴とする請求項１記載の光インターコネクション集積回路。
【請求項３】
前記第１の発光素子と第１の受光素子は、少なくとも１つの前記シリコン基板を挟むように配置されており、９５０ｎｍから１１００ｎｍの波長の光を用いて光信号を送受信するものであることを特徴とする請求項１又は２記載の光インターコネクション集積回路。
【請求項４】
前記第１の発光素子と第１の受光素子は、少なくとも１つの前記シリコン基板を挟むように配置されており、９５０ｎｍから１０５０ｎｍの波長の光を用いて光信号を送受信するものであることを特徴とする請求項１又は２記載の光インターコネクション集積回路。
【請求項５】
前記第１の発光素子への戻り光が所望値以下になるように、前記光信号をなす光の波長として１１００ｎｍ以下のいずれかの波長を用いたことを特徴とする請求項１から４のいずれか一項記載の光インターコネクション集積回路。
【請求項６】
前記第１の発光素子への戻り光が所望値以下になるように、前記シリコン基板の厚みが設定してあることを特徴とする請求項１から５のいずれか一項記載の光インターコネクション集積回路。
【請求項７】
前記第１の集積回路チップと前記第２の集積回路チップの一方に接着された第３のタイル状素子と、
前記第１の集積回路チップと前記第２の集積回路チップの他方に接着された第４のタイル状素子と、
前記第３のタイル状素子の上に配置された第２の発光素子と、
前記第４のタイル状素子の上に配置された第２の受光素子と、を含み、
前記第１の発光素子と前記第１の受光素子は、第１の信号送受信手段をなし、
前記第２の発光素子と前記第２の受光素子は、第２の信号送受信手段をなし、
前記第２の発光素子と第２の受光素子は、少なくとも１つの前記シリコン基板を挟むように配置されており、１１００ｎｍ以下の波長の光を用いて光信号を送受信するものであることを特徴とする請求項１から６のいずれか一項記載の光インターコネクション集積回路。
【請求項８】
前記第１の発光素子の発光中心軸と前記第１の受光素子の受光中心軸とが略同一直線上に位置し、
前記第２の発光素子の発光中心軸と前記第２の受光素子の受光中心軸とが略同一直線上に位置することを特徴とする請求項７記載の光インターコネクション集積回路。
【請求項９】
前記第１又は第２の発光素子は、面発光レーザであることを特徴とする請求項１から８のいずれか一項記載の光インターコネクション集積回路。
【請求項１０】
前記第１の集積回路チップと前記第２の集積回路チップとの間に、シリコン基板からなる第３の集積回路チップが位置し、
前記第１の発光素子から出射された光信号は、前記第３の集積回路チップを透過して前記第１の受光素子に入射されることを特徴とする請求項１から９のいずれか一項記載の光インターコネクション集積回路。
【請求項１１】
前記第１の発光素子への戻り光が所望値以下になるように、前記第１又は第２の集積回路チップの厚みと前記第３の集積回路チップの厚みとが設定してあることを特徴とする請求項１０記載の光インターコネクション集積回路。
【請求項１２】
少なくとも２つの集積回路チップそれぞれの所望位置に、少なくとも１１００ｎｍ以下の波長の光を出射する発光素子又は受光素子をなす微小タイル状素子を接着し、
前記発光素子から出射された光が、少なくとも１つの前記集積回路チップを透過した後に、前記受光素子に検出されるように、前記少なくとも２つの集積回路チップを積層することを特徴とする光インターコネクション集積回路の製造方法。
【請求項１３】
前記微小タイル状素子は、半導体基板に前記発光素子又は受光素子をなす半導体素子を形成し、該半導体基板における半導体素子が形成された面側にフィルムを貼り付け、該半導体基板における半導体素子を含む機能層を該半導体基板から切り離すことで形成することを特徴とする請求項１２記載の光インターコネクション集積回路の製造方法。
【請求項１４】
請求項１から１１のいずれか一項記載の光インターコネクション集積回路を備えたことを特徴とする電気光学装置。
【請求項１５】
請求項１から１１のいずれか一項記載の光インターコネクション集積回路を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器に関するものである。
【背景技術】
【０００２】
シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）又は高電子移動度トランジスタ（ＨＥＭＴ）などを設けたり、液晶ディスプレイ（ＬＣＤ）の各画素の薄膜トランジスタ（ＴＦＴ）の代わりに微小シリコントランジスタをガラス基板へ貼り付けるというような、半導体素子を材質の異なる基板上に形成する技術が考えられている。
【０００３】
このような材質の異なる半導体を有する集積回路としては、オプトエレクトロニクス集積回路（ＯＥＩＣ）が挙げられる。オプトエレクトロニクス集積回路は、光による入出力手段を備えた集積回路である。集積回路内での信号処理は電気信号を用いて行うが、集積回路の外との入出力は光信号を用いて行う（例えば、特許文献１参照）。
【特許文献１】特開２００１−１８９４４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、コンピュータでは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、バスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。これを実現するためには、シリコンで作られる集積回路に微小な発光・受光素子を内蔵させる必要がある。
【０００５】
また、積層された複数の集積回路チップ間において、光を信号媒体として用いることが考え出されている。この場合、光信号が集積回路チップを透過することで、集積回路チップ間の信号伝達を行う手法も考え出されている。このように集積回路チップ自体を光伝送ラインの一部又は全部として用いる構成としては、次のものが挙げられる。
【０００６】
第１の集積回路チップと第２の集積回路チップとが積層されている。ここで、第１の集積回路チップの裏面と第２の集積回路チップの表面とが接触するように、積層されているものとする。第１の集積回路チップの表面に、発光素子が設けられている。第２の集積回路チップの表面にｎ受光素子が設けられている。発光素子と受光素子とは、ほぼ対向するように配置されている。
【０００７】
この構成の動作としては、まず、第１の集積回路の電気信号は発光素子で光信号に変換され放射される。発光素子から放射された光信号は、第１の集積回路チップをなすシリコン基板を透過して第２の集積回路の受光素子に受信される。受光素子は受信した光信号を電気信号に変換し、第２の集積回路チップの電子回路へ電気信号として伝達する。
【０００８】
上記のような構成で用いられる光信号では、波長が１１００ｎｍ以上の光を用いるべきとの考えがある。その理由は、集積回路チップをなすシリコン基板においては波長が１１００ｎｍ以上の光に対して吸収がほとんどないからである。
【０００９】
しかしながら、波長が１１００ｎｍ以上の光は、シリコン基板での吸収が小さいため、なかなか減衰せず、次のような問題点を生じさせる。
第１の問題点としては、集積回路チップの界面などで反射した光パルスが発光素子へ戻ってしまう。これにより、いわゆる戻り光雑音が発生し易い状態となる。
第２の問題点としては、光信号をなす光パルスが集積回路チップの界面などで反射を繰り返してしまう。これにより、光伝送ライン内に長時間に渡って光パルスが留まることとなり、その光パルス波形をなまらせてしまう。したがって、光信号伝送の高速化が阻害される。
第３の問題点としては、集積回路チップの界面などで光パルスが反射および散乱し、その光パルスが迷光となって積層された複数の集積回路チップ全体へ広がってしまう。すると、積層された集積回路チップ間で複数の光伝送ラインを並列に設けている場合、その複数の光伝送ライン間で混信（クロストーク）が生じてしまう。
【００１０】
本発明は、上記事情に鑑みてなされたもので、発光素子への戻り光を低減することができる光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器の提供を目的とする。
また、本発明は、伝送信号をなす光パルス波形がなまることを低減することができる光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器の提供を目的とする。
また、本発明は、迷光を低減でき、クロストークが生じることを低減できる光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の光インターコネクション集積回路は、第１の集積回路チップと、前記第１の集積回路チップの上方又は下方に配置された第２の集積回路チップと、前記第１の集積回路チップの上に配置された第１の発光素子と、前記第２の集積回路チップの上に配置された第１の受光素子と、を含み、前記第１の集積回路チップおよび第２の集積回路チップの少なくとも一方は、シリコン基板からなり、前記第１の発光素子と第１の受光素子は、少なくとも１つの前記シリコン基板を挟むように配置されており、１１００ｎｍ以下の波長の光を用いて光信号を送受信するものであることを特徴とする。
本発明によれば、第１の集積回路チップに配置された第１の発光素子から出射された光が、第１又は第２の集積回路チップをなすシリコン基板を透過し、その後、第２の集積回路チップに配置された第１の受光素子に入射する。これにより、第１および第２の集積回路チップ間において光通信を送受信することができ、集積回路チップ間の信号伝送速度を高速化することができる。
そして、本発明によれば、光伝送ラインとしてシリコン基板を用いるとともに、光信号として１１００ｎｍ以下の波長の光を用いている。これにより、本発明は、光信号をシリコン基板内で適度に吸収させることができる。そこで、本発明によれば、第１又は第２の集積回路チップの界面などで光信号が反射される比率を充分に低減することができる。したがって、本発明は、発光素子への戻り光を充分に低減することができ、戻り光雑音を充分に低減することができる。この戻り光雑音を低減させることにより、光パルスの波形の乱れを低減でき、集積回路チップ間の信号伝送速度をさらに高速化することができる。また、戻り光雑音を低減させることにより、発光素子の選択範囲、特性条件などを広げることができる。
また、本発明は、光信号をシリコン基板内で適度に吸収させることができるので、光伝送ライン内で光パルスが長時間留まることを低減することができる。したがって、光パルスの減衰時間が早くなり、受光素子で受光されるパルス波形がなまることを低減することができる。そこで、本発明は、集積回路チップ間の信号伝送速度をさらに高速化することができる。
【００１２】
また、本発明の光インターコネクション集積回路は、前記第１の発光素子が第１のタイル状素子として形成されており、前記第１のタイル状素子は前記第１の集積回路チップに接着されており、前記第２の受光素子が第２のタイル状素子として形成されており、前記第２のタイル状素子は前記第２の集積回路チップに接着されていることが好ましい。
本発明によれば、発光素子および受光素子をタイル状素子で構成しているので、送受信手段を簡便に極めてコンパクト化することができる。そこで、本発明は、集積回路チップ間で高速に信号を送受信する光インターコネクション集積回路をコンパクト化しながら、低コストで提供することができる。
【００１３】
また、本発明の光インターコネクション集積回路は、前記第１の発光素子と第１の受光素子が、少なくとも１つの前記シリコン基板を挟むように配置されており、９５０ｎｍから１１００ｎｍの波長の光を用いて光信号を送受信するものであることが好ましい。
また、本発明の光インターコネクション集積回路は、前記第１の発光素子と第１の受光素子が、少なくとも１つの前記シリコン基板を挟むように配置されており、９５０ｎｍから１０５０ｎｍの波長の光を用いて光信号を送受信するものであることとしてもよい。
本発明によれば、光信号の波長を上記のように限定することにより、シリコン基板内で光信号が吸収されすぎて、第１の受光素子での受光レベルが低くなりすぎることを回避することができる。これは、シリコン基板における光の透過率は、概して、光の波長が短くなるほど小さくからである。したがって、本発明によれば、第１の受光素子での受光レベルを所望値以上に確保しながら、発光素子への戻り光を充分に低減することができ、戻り光雑音を充分に低減することができる。
【００１４】
また、本発明の光インターコネクション集積回路は、前記第１の発光素子への戻り光が所望値以下になるように、前記光信号をなす光の波長として１１００ｎｍ以下のいずれかの波長を用いることが好ましい。
本発明によれば、光信号をなす光の波長を適当に選択することにより、第１の発光素子への戻り光を所望値以下にすることができる。したがって、例えば、戻り光雑音を極力低減したい装置構成のときは、なるべく波長の短い光を光信号として用いる。一方、戻り光雑音の発生が気にならない装置構成のときは、１１００ｎｍに近い波長の光を光信号として用いてもよい。これらにより、本発明は、例えば、発光素子が戻り光の影響を受けやすいものか否か、および、光伝送ラインをなすシリコン基板の厚みなどに対応させて、戻り光を所望値以下にすることができ、集積回路チップ間で良好に光信号を送受信することができる。
【００１５】
また、本発明の光インターコネクション集積回路は、前記第１の発光素子への戻り光が所望値以下になるように、前記シリコン基板の厚みが設定してあることが好ましい。
本発明によれば、光信号が透過するシリコン基板の厚みを大きくすることにより、そのシリコン基板での光信号の吸収が大きくなり、戻り光を小さくすることができる。一方、戻り光の影響を受けにくい発光素子又は低速信号の場合などは、シリコン基板の厚みを小さくして、装置のコンパクト化などを図ることもできる。
【００１６】
また、本発明の光インターコネクション集積回路は、前記第１の集積回路チップと前記第２の集積回路チップの一方に接着された第３のタイル状素子と、前記第１の集積回路チップと前記第２の集積回路チップの他方に接着された第４のタイル状素子と、前記第３のタイル状素子の上に配置された第２の発光素子と、前記第４のタイル状素子の上に配置された第２の受光素子と、を含み、前記第１の発光素子と前記第１の受光素子は、第１の信号送受信手段をなし、前記第２の発光素子と前記第２の受光素子は、第２の信号送受信手段をなし、前記第２の発光素子と第２の受光素子は、少なくとも１つの前記シリコン基板を挟むように配置されており、１１００ｎｍ以下の波長の光を用いて光信号を送受信するものであることが好ましい。
本発明によれば、第１の集積回路チップに設けられた複数の発光素子又は受光素子と、第２の集積回路チップに設けられた複数の発光素子又は受光素子とで、複数組の信号送受信手段を形成することができる。したがって、その複数組の信号送受信手段により、同時（並列）に光信号を送受信可能な光バスを形成することができる。そこで、本発明によれば、集積回路チップ間の信号伝送速度をさらに高速化することができる。
そして、本発明によれば、複数組の信号送受信手段がともに光伝送ラインとしてシリコン基板を用いるとともに、光信号として１１００ｎｍ以下の波長の光を用いている。これにより、本発明は、各信号送受信手段の光信号をシリコン基板内で適度に吸収させることができる。そこで、本発明によれば、集積回路チップの界面などで光信号が反射される比率を充分に低減できるとともに、第１の信号送受信手段の光信号が第２の信号送受信手段に混入することを回避できる。したがって、本発明は、光バスをなす各信号送受信手段の間隔を低減させても、クロストークが生じることを回避することができる。
また、本発明によれば、光バスをなす複数の発光素子および受光素子をタイル素子で形成している。これにより本発明は、１つの集積回路チップに設けられた複数の発光素子および受光素子相互の間隔を極めて狭くすることができ、さらにコンパクトで高速な光インターコネクション集積回路を簡便に構成することができる。
【００１７】
また、本発明の光インターコネクション集積回路は、前記第１の発光素子の発光中心軸と前記第１の受光素子の受光中心軸とが略同一直線上に位置し、前記第２の発光素子の発光中心軸と前記第２の受光素子の受光中心軸とが略同一直線上に位置することが好ましい。
本発明によれば、第１の集積回路チップの発光素子から出射された光が第２の集積回路チップの受光素子に良好に入射することとなる。したがって、本発明は、集積回路チップ間において光信号を良好に送受信することができ、集積回路チップ間の信号伝送速度を高速化することができる。
【００１８】
また、本発明の光インターコネクション集積回路は、前記第１又は第２の発光素子が面発光レーザであることが好ましい。
本発明によれば、上記のように発光素子への戻り光を充分に低減させることができる。したがって、戻り光の影響を受けやすい面発光レーザを発光素子として用いても何ら問題が生じない。したがって、本発明は、多層構造に積層した複数の集積回路チップ間について、さらに通信速度を高速化することができ、さらにコンパクトな構成とすることができる。
【００１９】
また、本発明の光インターコネクション集積回路は、前記第１の集積回路チップと前記第２の集積回路チップとの間に、シリコン基板からなる第３の集積回路チップが位置し、前記第１の発光素子から出射された光信号は、前記第３の集積回路チップを透過して前記第１の受光素子に入射されることが好ましい。
本発明によれば、３枚以上の集積回路チップが重ね合わせられて積層構造が形成されたときに、集積回路チップを透過する光によって各集積回路間で通信することができる。
【００２０】
また、本発明の光インターコネクション集積回路は、前記第１の発光素子への戻り光が所望値以下になるように、前記第１又は第２の集積回路チップの厚みと前記第３の集積回路チップの厚みとが設定してあることが好ましい。
本発明によれば、例えば、光信号の波長に対応させて、その光信号が透過する複数のシリコン基板の厚み合計を設定する。このようにすることにより、戻り光を所望値まで低減させながら、受光素子での受光レベルを確保することができる。そこで、本発明は、３枚以上の集積回路チップが重ね合わせられて積層構造が形成された場合であっても、集積回路チップを透過する光によって各集積回路チップ間で良好に通信することができる。
【００２１】
また、本発明の光インターコネクション集積回路は、前記発光素子の一方面又は前記受光素子の一方面が非透明部材で覆われていることが好ましい。
本発明によれば、光通信における迷光を非透明部材で吸収することが可能となるので、より良好な光通信をすることができる。
【００２２】
上記目的を達成するために、本発明の光インターコネクション集積回路の製造方法は、少なくとも２つの集積回路チップそれぞれの所望位置に、少なくとも１１００ｎｍ以下の波長の光を出射する発光素子又は受光素子をなす微小タイル状素子を接着し、前記発光素子から出射された光が、少なくとも１つの前記集積回路チップを透過した後に、前記受光素子に検出されるように、前記少なくとも２つの集積回路チップを積層することを特徴とする。
本発明によれば、微小タイル状素子を集積回路チップの周縁部位に限らず、集積回路チップ中の任意の位置に配置できる。そして、積層構造に重ねて貼り付けられた各集積回路チップ間で光通信をすることができる。そこで、本発明は、集積回路チップ間の信号伝送速度を高速化でき、コンパクト化することもできる光インターコネクション集積回路を簡便に製造することができる。
さらに本発明によれば、光信号として１１００ｎｍ以下の波長の光を用いている。これにより、本発明は、シリコン基板などで集積回路チップを構成した場合に、光信号をその集積回路チップ内で適度に吸収させることができる。そこで、本発明によれば、発光素子への戻り光を充分に低減することができ、戻り光雑音を充分に低減することができる。
また、本発明によれば、光信号を集積回路チップ内で適度に吸収させることができるので、光伝送ライン内で光パルスが長時間留まることを低減することができる。したがって受光素子で受光されるパルス波形がなまることを低減でき、集積回路チップ間の信号伝送速度をさらに高速化することができる。
また、本発明によれば、迷光を低減することができる。そこで、各集積回路チップに複数の発光素子又は受光素子を配置して光バスを形成した場合、クロストークを低減することができる。
【００２３】
また、本発明の光インターコネクション集積回路の製造方法は、前記微小タイル状素子について、半導体基板に前記発光素子又は受光素子をなす半導体素子を形成し、該半導体基板における半導体素子が形成された面側にフィルムを貼り付け、該半導体基板における半導体素子を含む機能層を該半導体基板から切り離すことで形成することが好ましい。
本発明によれば、微小タイル形状に切り離された半導体素子（微小タイル状素子）を、任意の物体に接合して集積回路を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される物体はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板（集積回路チップ）上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板（集積回路チップ）上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路を作成する前に、予め半導体素子をテストして選別することが可能となる。
また、本発明によれば、半導体素子を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子（微小タイル状素子）を個別に選択して最終基板（集積回路チップ）に接合できるとともに、ハンドリングできる半導体素子のサイズを従来の実装技術のものよりも小さくすることができ、高精度に配置することができる。
【００２４】
本発明の電気光学装置は、前記光インターコネクション集積回路を備えたことを特徴とする。
本発明によれば、高速な信号伝送手段を用いて、表示状態を高速に変化させることができるコンパクトな電気光学装置を提供することができる。
【００２５】
本発明の電子機器は、前記光インターコネクション集積回路を備えたことを特徴とする。
本発明によれば、高速な信号伝送手段を用いて、高速に信号処理することができるコンパクトな電気光学装置を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明に係る光インターコネクション集積回路について、図面を参照して説明する。
（第１実施形態）
図１は本発明の第１実施形態に係る光インターコネクション集積回路の概略断面図である。本光インターコネクション集積回路は、第１の集積回路チップ１０と、第２の集積回路チップ２０とを有している。第１および第２の集積回路チップ１０，２０は、シリコン基板で構成されているものとする。また、第１および第２の集積回路チップ１０，２０には、集積回路（ＬＳＩなど）が形成されているものとする。
【００２７】
そして、第１の集積回路チップ１０と第２の集積回路チップ２０とは、重ね合わせられた積層構造をなしている。ここで、第１の集積回路チップ１０と第２の集積回路チップ２０とは、樹脂などの透明な接着剤を挟んで重ね合わせてもよい。また、第１の集積回路チップ１０と第２の集積回路チップ２０との隙間は空間としてもよい。また、第１の集積回路チップ１０の下面に第２の集積回路チップ２０の上面を直接貼り付けた構成としてもよい。
【００２８】
また、第１の集積回路チップ１０の上面には、面発光レーザＶＣ１０（第１の発光素子）が接着されている。第２の集積回路チップ２０の上面には、フォトディテクタＰＤ２０（第１の受光素子）が接着されている。ここで、面発光レーザＶＣ１０とフォトディテクタＰＤ２０とは対向しているとともに、面発光レーザＶＣ１０の発光中心軸上にフォトディテクタＰＤ２０の受光中心軸がくるように、配置するのが好ましい。なお、面発光レーザＶＣ１０およびフォトディテクタＰＤ２０は、集積回路チップの周縁部位に限らず、集積回路チップにおける任意の位置に配置することができる。
【００２９】
面発光レーザＶＣ１０およびフォトディテクタＰＤ２０は、それぞれ微小タイル状素子（第１のタイル状素子，第２のタイル状素子）として形成されたものである。微小タイル状素子とは、微小なタイル形状（板形状）の半導体デバイスであり、例えば、厚さ１μｍから２０μｍ、縦横の大きさ数十μｍから数百μｍの板状部材である。微小タイル状素子の製造方法については、後で詳細に説明する。
【００３０】
各微小タイル状素子は、例えば透明性を有する接着材で各集積回路チップの上面に接着されている。接着剤としては樹脂を用いることができる。その接着剤は、インクジェットノズルから接着材を含む液滴を吐出して集積回路チップ上に塗布する液滴吐出方式で配置することが好ましい。これにより、接着剤などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。
【００３１】
また、第１および第２の集積回路チップ１０，２０を接着剤で重ね合わせるときも、その接着剤を液滴吐出方式で塗布することが好ましい。これにより、接着剤などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。
【００３２】
面発光レーザＶＣ１０は波長が１１００ｎｍ以下の信号光Ｌ１を出射するものとする。信号光Ｌ１の波長は９５０ｎｍ〜１１００ｎｍであることが好ましい。また、信号光Ｌ１の波長は９５０ｎｍ〜１０５０ｎｍであることがより好ましい。信号光Ｌ１は、レーザ光からなる。
【００３３】
上記構成の光インターコネクション集積回路の動作について次に説明する。
先ず、第１の集積回路チップ１０で生成された電気信号は、面発光レーザＶＣ１０で光信号に変換され信号光Ｌ１として放射される。したがって、信号光Ｌ１は、上記電気信号に対応した波形のパルス光となる。面発光レーザＶＣ１０から放射された信号光Ｌ１は、第１の集積回路チップ１０をなすシリコン基板を透過して第２の集積回路チップ２０上のフォトディテクタＰＤ２０に受信される。フォトディテクタＰＤ２０は、受信した信号光Ｌ１を電気信号に変換し、第２の集積回路チップ２０の電子回路へその電気信号を伝達する。したがって、第１の集積回路チップ１０と第２の集積回路チップ２０間では、１１００ｎｍ以下の波長の信号光Ｌ１を用いて、高速にデータ伝送をすることができる。
【００３４】
ここで、信号光Ｌ１の一部は、第１の集積回路チップ１０の下面およびフォトディテクタＰＤ２０の表面などで反射して、面発光レーザＶＣ１０に入射する戻り光Ｌ２となる。この戻り光Ｌ２は戻り光雑音の原因となり、信号伝送の品質を低下させる。例えば、信号光Ｌ１の波長が１１００ｎｍを超えるものとして、第１の集積回路チップ１０の厚さを１００μｍとした場合、戻り光Ｌ２は信号光Ｌ１の０．２５％となる。また、信号光Ｌ１の波長が１１００ｎｍを超えるものとして、第１の集積回路チップ１０の厚さを４００μｍとした場合、戻り光Ｌ２は信号光Ｌ１の０．０１６％となる。このように、わずかな戻り光Ｌ２でも、高速の信号伝送では問題となる場合がある。
【００３５】
しかしながら、本実施形態では、信号光Ｌ１の波長が１１００ｎｍ以下であるので、波長が１１００ｎｍを超える光に比べて、シリコン基板での吸収比率が高い。そこで、面発光レーザＶＣ１０から出射された信号光Ｌ１は、第１の集積回路チップ１０内で適度に吸収される。これにより、戻り光Ｌ２は、所望値まで適度に小さくされる。
【００３６】
図２は、信号光Ｌ１の波長と第１の集積回路チップ（シリコン基板）１０での透過率との関係を示す図である。横軸は信号光Ｌ１の波長であり、縦軸はその波長の光の透過率である。そして、集積回路チップ１０の厚さが１００μｍの場合が曲線Ａである。集積回路チップ１０の厚さが２００μｍの場合が曲線Ｂである。集積回路チップ１０の厚さが４００μｍの場合が曲線Ｃである。集積回路チップ１０の厚さが８００μｍの場合が曲線Ｄである。このように、信号光Ｌ１の波長が１１００ｎｍ以下では、その波長を小さくするほど、透過率が小さくなる特性を有する。
【実施例１】
【００３７】
本実施形態の実施例１としては、第１の集積回路チップ１０の厚さを１００μｍ、信号光Ｌ１の波長を１０２３ｎｍとする。すると、信号光Ｌ１として波長が１１００ｎｍ以上の光を用いたときに比べ、戻り光Ｌ２の影響（信号光Ｌ１が当該波長のときのＬ２／１１００ｎｍのときのＬ２；以下同じ）を半減できた。
また、信号光Ｌ１に９６５ｎｍの波長を用いることで、１１００ｎｍ以上の波長を用いたときに比べ、戻り光Ｌ２の影響を１／１０にできた。
さらに、信号光Ｌ１に９４５ｎｍの波長を用いることで、１１００ｎｍ以上の波長を用いたときに比べ、戻り光Ｌ２の影響を１／１００にできた。
【実施例２】
【００３８】
本実施形態の実施例２としては、第１の集積回路チップ１０の厚さを２００μｍ、信号光Ｌ１の波長を１０５０ｎｍとする。すると、信号光Ｌ１として波長が１１００ｎｍ以上の光を用いたときに比べ、戻り光Ｌ２の影響を半減できた。
また、信号光Ｌ１に１００３ｎｍの波長を用いることで、１１００ｎｍ以上の波長を用いたときに比べ、戻り光Ｌ２の影響を１／１０にできた。
さらに、信号光Ｌ１に９６５ｎｍの波長を用いることで、１１００ｎｍ以上の波長を用いたときに比べ、戻り光Ｌ２の影響を１／１００にできた。
【００３９】
これらにより、本実施形態の光インターコネクション集積回路は、信号光Ｌ１として１１００ｎｍ以下の波長の光を用いているので、その信号光Ｌ１を第１の集積回路チップ１０内で適度に吸収することができる。そこで、本光インターコネクション集積回路は、戻り光Ｌ２を充分に低減でき、戻り光雑音を充分に低減することができる。したがって、本光インターコネクション集積回路は、集積回路チップ間の信号伝送速度を簡便に高速化することができる。また、戻り光Ｌ２を低減させることにより、面発光レーザＶＣ１０の特性条件（例えば戻り光に対するの耐性）などを緩和することもできる。
【００４０】
下記の表１は、戻り光Ｌ２の比率と、信号光Ｌ１の波長との関係を示す表である。すなわち、表１は、戻り光Ｌ２の影響が所望値（５０％、１０％、１％）となるように、信号光Ｌ１の波長を選択したものである。なお、戻り光Ｌ２の影響とは、上記のように、波長が１１００ｎｍ以上の光（シリコン基板では吸収されない光）を信号光Ｌ１として用いた場合の面発光レーザＶＣ１０への戻り光Ｌ２（基準戻り光Ｌ２）を１００％としたときの各波長の戻り光Ｌ２（削減戻り光Ｌ２）の比（削減戻り光Ｌ２／基準戻り光Ｌ２）である。また、表１では、第１の集積回路チップ１０の厚みを、１００，２００，３００，４００，５００，６００，７００μｍの７タイプ挙げている。
【００４１】
【表１】
2006113372.tif 000003
【００４２】
これらにより、本光インターコネクション集積回路は、戻り光Ｌ２が所望値（５０％、１０％，１％）以下になるように、信号光Ｌ１の波長として１１００ｎｍ以下のいずれかの波長を用いることができる。したがって、例えば、特に高速な信号伝送をする場合、又は面発光レーザＶＣ１０として戻り光の影響を受けやすいものを用いる場合などは、なるべく波長の短い信号光Ｌ１を用いる。一方、戻り光雑音の発生が気にならない装置構成のときは、１１００ｎｍに近い波長の光を光信号として用いてもよい。これらにより、本光インターコネクション集積回路は、例えば、伝送信号の速度、第１の集積回路チップ１０の厚みおよび面発光レーザＶＣ１０の特性などに対応させて、戻り光Ｌ２を所望値以下にすることができる。
【００４３】
また、本光インターコネクション集積回路は、戻り光Ｌ２が所望値以下になるように、第１の修正回路チップ１０の厚みを設定してもよい。このようにしても、戻り光雑音の影響を回避でき、集積回路チップ間で良好に光信号を送受信することができる。
【００４４】
また、本光インターコネクション集積回路は、光信号Ｌ１を第１の集積回路チップ１０内で適度に吸収できるので、光伝送ライン内で光パルスが長時間留まることを低減することができる。したがって、光パルスの減衰時間が早くなり、フォトディテクタＰＤ２０で受光されるパルス波形がなまることを低減することができる。そこで、本光インターコネクション集積回路は、集積回路チップ間の信号伝送速度を高速化することができる。
【００４５】
また、本光インターコネクション集積回路は、送受信手段となる面発光レーザＶＣ１０およびフォトディテクタＰＤ２０を微小タイル状素子で構成している。これにより、送受信手段を極めてコンパクト化することができる。したがって、本実施形態によれば、集積回路チップ間で高速に信号を送受信する光インターコネクション集積回路を簡易にコンパクト化でき、低コストで製造することができる。
【００４６】
（第２実施形態）
図３は本発明の第２実施形態に係る光インターコネクション集積回路の概略断面図である。図３では、図１に示す第１実施形態の構成要素と同一のものには同一符号を付けている。本光インターコネクション集積回路は、第１実施形態の光インターコネクション集積回路に、面発光レーザＶＣ２０（第２の発光素子）とフォトディテクタＰＤ１０（第２の受光素子）を追加した構成となっている。
【００４７】
そして、面発光レーザＶＣ２０は、第２の集積回路チップ２０の上面に透明な接着剤３０で接着されている。フォトディテクタＰＤ１０は、第１の集積回路チップ１０の上面に接着剤３０で接着されている。ここで、面発光レーザＶＣ２０およびフォトディテクタＰＤ１０は、それぞれ上記微小タイル状素子（第３のタイル状素子，第４のタイル状素子）として形成されたものである。また、面発光レーザＶＣ２０とフォトディテクタＰＤ１０とは対向しているとともに、面発光レーザＶＣ２０の発光中心軸上にフォトディテクタＰＤ１０の受光中心軸がくるように配置するのが好ましい。なお、面発光レーザＶＣ２０およびフォトディテクタＰＤ１０は、集積回路チップの周縁部位に限らず、集積回路チップにおける任意の位置に配置することができる。
【００４８】
また、面発光レーザＶＣ２０は、面発光レーザＶＣ１０と同様に、波長が１１００ｎｍ以下の信号光を出射するものとする。この信号光の波長は９５０ｎｍ〜１１００ｎｍであることが好ましい。また、この信号光の波長は９５０ｎｍ〜１０５０ｎｍであることがより好ましい。第１の集積回路チップ１０は集積回路形成領域１１を有している。第２の集積回路チップ２０は集積回路形成領域２１を有している。集積回路形成領域１１，２１には、ＣＰＵ、メモリ又はＡＳＩＣなどをなす各種集積回路が形成されている。
【００４９】
上記構成の光インターコネクション集積回路の動作について次に説明する。
第１の集積回路チップ１０の集積回路領域１１で電気的に処理された信号は、面発光レーザＶＣ１０で光パルス信号に変換され、信号光として放射される。この信号光は、第１の集積回路チップ１０を透過して第２の集積回路チップ２０上のフォトディテクタＰＤ２０に受信される。フォトディテクタＰＤ２０は、受信した信号光を電気信号に変換し、第２の集積回路チップ２０の集積回路領域２１へその電気信号を伝達する。
【００５０】
また、集積回路チップ２０の集積回路領域２１で電気的に処理された信号は、面発光レーザＶＣ２０で光パルス信号に変換され、信号光として放射される。この信号光は、第１の集積回路チップ１０を透過して第１の集積回路チップ１０上のフォトディテクタＰＤ１０に受信される。フォトディテクタＰＤ１０は、受信した信号光を電気信号に変換し、第１の集積回路チップ１０の集積回路領域１１へその電気信号を伝達する。
【００５１】
このように、面発光レーザＶＣ１０とフォトディテクタＰＤ２０は第１の信号送受信手段をなし、面発光レーザＶＣ２０とフォトディテクタＰＤ１０は第２の信号送受信手段をなす。そして、第１集積回路チップ１０と第２集積回路チップ２０とは、第１および第２の信号送受信手段により、双方向通信をする。さらに、第１集積回路チップ１０と第２集積回路チップ２０間では、１１００ｎｍ以下の波長の信号光を用いてデータ伝送をする。
【００５２】
これらにより本実施形態の光インターコネクション集積回路によれば、集積回路チップ間の双方向通信により、全体的な信号伝送速度をさらに高速化することができる。そして本光インターコネクション集積回路によれば、双方向通信における各方向の信号送受信手段がともに光伝送ラインとしてシリコン基板を用いるとともに、光信号として１１００ｎｍ以下の波長の光を用いている。これにより、本光インターコネクション集積回路は、各信号送受信手段の光信号をシリコン基板内で適度に吸収させることができる。すなわち、光信号が集積回路チップの界面などで反射又は散乱し迷光となって集積回路チップ全体に広がることを回避することができる。したがって、面発光レーザＶＣ１０，ＶＣ２０およびフォトディテクタＰＤＰＤ１０，２０が互いに近接して配置されても、第１の信号送受信手段の光信号が第２の信号送受信手段に混入することを回避できる。したがって、本光インターコネクション集積回路は、各信号送受信手段の間隔を低減させても、クロストークが生じることを回避することができる。
【００５３】
また、本光インターコネクション集積回路によれば、面発光レーザＶＣ１０，ＶＣ２０およびフォトディテクタＰＤＰＤ１０，２０を微小タイル素子で形成している。これにより本光インターコネクション集積回路は、１つの集積回路チップに設けられた複数の発光素子および受光素子相互の間隔を極めて狭くすることができ、さらにコンパクトで高速な光インターコネクション集積回路を簡便に構成することができる。
【００５４】
（第３実施形態）
図４は本発明の第３実施形態に係る光インターコネクション集積回路の概略断面図である。本光インターコネクション集積回路は、３つの集積回路チップ（シリコン基板）１，２，３を、樹脂などの透明な接着剤（図示せず）を挟んで重ね合わせて積層した構造を有している。集積回路チップ１，２，３はシリコン基板に集積回路を形成したものである。
【００５５】
集積回路チップ１の上面には、２つの面発光レーザＶＣ１，ＶＣ２と、２つのフォトディテクタＰＤ３，ＰＤ４とが所望の位置に接着されている。すなわち、集積回路チップ１の上面における周縁部位に限らず、集積回路チップの中の任意の位置に面発光レーザＶＣ１，ＶＣ２およびフォトディテクタＰＤ３，ＰＤ４を配置する。
【００５６】
ここで、面発光レーザＶＣ１，ＶＣ２およびフォトディテクタＰＤ３，ＰＤ４は、それぞれ微小タイル状素子として形成されたものである。面発光レーザＶＣ１，ＶＣ２およびフォトディテクタＰＤ３，ＰＤ４それぞれの間隔は、非常に小さくすることができ、例えば、当該間隔としては数μｍとすることもできる。また、各微小タイル状素子は、透明性を有する接着材３０で集積回路チップ１の上面に接着されている。接着剤３０としては例えば樹脂を用いる。
【００５７】
集積回路チップ２の上面には、１つの面発光レーザＶＣ３と、３つのフォトディテクタＰＤ１，ＰＤ２，ＰＤ４’とが接着されている。ここで、面発光レーザＶＣ３およびフォトディテクタＰＤ１，ＰＤ２，ＰＤ４’は、それぞれ微小タイル状素子として形成されたものである。それらの各微小タイル状素子は、透明性を有する接着材３０で集積回路チップ２の上面に接着されている。
【００５８】
集積回路チップ３の上面には、１つの面発光レーザＶＣ４と、３つのフォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’とが接着されている。ここで、面発光レーザＶＣ４およびフォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’は、それぞれ微小タイル状素子として形成されたものである。それらの各微小タイル状素子は、透明性を有する接着材３０で集積回路チップ３の上面に接着されている。
【００５９】
接着剤３０は、インクジェットノズル（図示せず）から接着材３０を含む液滴を吐出して集積回路チップ１，２，３上に塗布する液滴吐出方式で設けることが好ましい。これにより、接着剤３０などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。また、集積回路チップ１，２，３を接着剤で重ね合わせるときも、その接着剤を液滴吐出方式で塗布することが好ましい。これにより、接着剤などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。
【００６０】
そして、面発光レーザＶＣ１に対向するように、２つのフォトディテクタＰＤ１，ＰＤ１’が配置されている。また、面発光レーザＶＣ２に対向するように、２つのフォトディテクタＰＤ２，ＰＤ２’が配置されている。また、面発光レーザＶＣ３に対向するように２つのフォトディテクタＰＤ３，ＰＤ３’が配置されている。また、面発光レーザＶＣ４に対向するように２つのフォトディテクタＰＤ４，ＰＤ４’が配置されている。
望ましくは、各々の面発光レーザＶＣの発光中心軸上に、各々の面発光レーザに対向して配置される２つのフォトディテクタＰＤ，ＰＤ’の受光中心軸がくるように、面発光レーザＶＣとフォトディテクタＰＤ，ＰＤ’を配置するのがよい。
【００６１】
また、面発光レーザＶＣ１，ＶＣ２およびフォトディテクタＰＤ３，ＰＤ４の上面は、非透明部材で被われていることが好ましい。また、フォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’および面発光レーザＶＣ４の下面は、非透明部材で被われていることが好ましい。これにより、迷光によるノイズをさらに抑えることができる。
【００６２】
上記構成において、集積回路チップ１は、第１実施形態の第１の集積回路チップ１０に相当し、集積回路チップ３は、第１実施形態の第２の集積回路チップ２０に相当する、と考えることができる。すると集積回路チップ２は、本発明に係る第３の集積回路チップに相当する。したがって、第１の集積回路チップ１０と第２の集積回路チップ２０との間に第３の集積回路チップが位置することとなる。
【００６３】
また、面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４は、第１実施形態の面発光レーザＶＣ１０（第１の発光素子）と同一構成とすることができる。すなわち、面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４は、波長が１１００ｎｍ以下の信号光（レーザ光）を出射するものとする。この信号光の波長は９５０ｎｍ〜１１００ｎｍであることが好ましい。また、この信号光の波長は９５０ｎｍ〜１０５０ｎｍであることがより好ましい。
【００６４】
次いで、上記構成の光インターコネクション集積回路の動作を説明する。
面発光レーザＶＣ１から下方に出射されたレーザ光（信号光Ｌ１に相当）は、面発光レーザＶＣ１と集積回路チップ１間の接着剤３０、集積回路チップ１、および、集積回路チップ１と集積回路チップ２間の接着剤を透過してフォトディテクタＰＤ１に入射し、さらに、フォトディテクタＰＤ１、フォトディテクタＰＤ１と集積回路チップ２間の接着剤３０、集積回路チップ２、および、集積回路チップ２と集積回路チップ３間の接着剤を透過してフォトディテクタＰＤ１’に入射する。これらにより、面発光レーザＶＣ１（第１の発光素子）から出射された光信号は、集積回路チップ１（第１の集積回路チップ）および集積回路チップ２（第３の集積回路チップ）を透過してから、フォトディテクタＰＤ１’（第１の受光素子）に入射する。
【００６５】
また、面発光レーザＶＣ２から下方に出射されたレーザ光は、面発光レーザＶＣ２と集積回路チップ１間の接着剤３０、集積回路チップ１および集積回路チップ１と集積回路チップ２間の接着剤を透過してフォトディテクタＰＤ２に入射し、さらに、フォトディテクタＰＤ２、フォトディテクタＰＤ２と集積回路チップ２間の接着剤３０、集積回路チップ２、および、集積回路チップ２と集積回路チップ３間の接着剤を透過してフォトディテクタＰＤ２’に入射する。
【００６６】
また、面発光レーザＶＣ３から上方に出射されたレーザ光は、集積回路チップ２と集積回路チップ１間の接着剤、集積回路チップ１、および、集積回路チップ１とフォトディテクタＰＤ３間の接着剤３０を透過してフォトディテクタＰＤ３に入射する。面発光レーザＶＣ３から下方に出射されたレーザ光は、面発光レーザＶＣ３と集積回路チップ２間の接着剤３０、集積回路チップ２、および、集積回路チップ２と集積回路チップ３間の接着剤を透過してフォトディテクタＰＤ３’に入射する。
【００６７】
また、面発光レーザＶＣ４から上方に出射されたレーザ光は、集積回路チップ３と集積回路チップ２間の接着剤、集積回路チップ２、および、集積回路チップ２とフォトディテクタＰＤ４’間の接着剤３０を透過してフォトディテクタＰＤ４’に入射し、さらに、フォトディテクタＰＤ４’、集積回路チップ２と集積回路チップ１間の接着剤、集積回路チップ１、および、集積回路チップ１とフォトディテクタＰＤ４間の接着剤３０を透過してフォトディテクタＰＤ４に入射する。
【００６８】
したがって、面発光レーザＶＣ１から出射された光信号は、フォトディテクタＰＤ１，ＰＤ１’に略同時に受信される。また、面発光レーザＶＣ２から出射された光信号は、フォトディテクタＰＤ２，ＰＤ２’に略同時に受信される。また、面発光レーザＶＣ３から出射された光信号は、フォトディテクタＰＤ３，ＰＤ３’に略同時に受信される。また、面発光レーザＶＣ４から出射された光信号は、フォトディテクタＰＤ４，ＰＤ４’に略同時に受信される。
【００６９】
そこで、集積回路チップ１，２，３の相互間では、同一波長の４つの光信号を同時に並列に送受信して双方向通信を行うことができる。換言すれば、上記面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４およびフォトディテクタＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４，ＰＤ１’，ＰＤ２’，ＰＤ３’，ＰＤ４’が光バスの信号送受信手段となり、１１００ｎｍ以下の波長の４つの光信号が光バスの伝送信号となる。
【００７０】
これらにより、本実施形態の光インターコネクション集積回路は、３つの集積回路チップ１，２，３の相互間において複数の光信号を並列に送受信する光バスを有する。これにより、集積回路チップ間の信号伝送速度を高速化することができ、金属配線を用いて電気信号を送受信する場合に生ずる以下の問題点
１）配線間の信号伝達タイミングのズレ（スキュー）
２）高周波信号の伝送時に大きな電力が必要となる
３）配線レイアウトについて自由度が制限され設計が困難となる
４）インピーダンスマッチングが必要となる
５）アースノイズ、電磁誘導ノイズなどの対策が必要となる
に対処することができる。
【００７１】
さらに、本実施形態の光インターコネクション集積回路は、発光素子および受光素子に微小タイル状素子を用いているので、複数の発光素子および受光素子相互の間隔を極めて狭く配置することができ、装置をコンパクト化することができる。
【００７２】
さらにまた、本実施形態の光インターコネクション集積回路は、光バスの通信信号となる４つの光信号として、１１００ｎｍ以下の波長の光を用いている。これにより、各光信号を集積回路チップ内で適度に減衰させることができる。そこで、発光素子と受光素子を１組とした複数組の光信号送受信手段を極めて近接して配置しても、迷光などによる混信（クロスト−ク）を防ぐことが可能となり、さらに装置をコンパクト化することができる。
【００７３】
さらにまた、本実施形態の光インターコネクション集積回路は、発光素子として面発光レーザを用いているので、さらに通信速度を高速化することができるとともに、多層構造に積層した複数の集積回路チップを透過するレーザ光の出射手段（送信手段）を容易に形成することができる。
【００７４】
また、本光インターコネクション集積回路は、発光素子への戻り光が所望値以下になるように、集積回路チップ１，２，３それぞれの厚みが設定してあることが好ましい。例えば、面発光レーザＶＣ１（第１の発光素子）が出射する光信号の波長に対応させて、その光信号が透過する複数のシリコン基板（集積回路チップ１，２）の厚み合計を設定する。このようにすることにより、戻り光を所望値まで低減させながら、受光素子（フォトディテクタＰＤ１，ＰＤ１’）での受光レベルを確保することができる。そこで、本実施形態によれば、３枚以上の集積回路チップが重ね合わせられて積層構造が形成された場合であっても、集積回路チップを透過する光信号によって各集積回路チップ間で良好に通信することができる。
【００７５】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子の製造方法について図５から図１４を参照して説明する。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類およびＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００７６】
＜第１工程＞
図５は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図５において基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００７７】
＜第２工程＞
図６は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅および深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００７８】
＜第３工程＞
図７は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００７９】
＜第４工程＞
図８は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００８０】
＜第５工程＞
図９は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００８１】
＜第６工程＞
図１０は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成および犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから２０μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００８２】
＜第７工程＞
図１１は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１（集積回路チップ１、２、３）の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤は微小タイル状素子１６１に塗布しておいもよい。
【００８３】
＜第８工程＞
図１２は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しにコレット１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００８４】
＜第９工程＞
図１３は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、コレット１８１を透明な材質にしておき、コレット１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、コレット１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００８５】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００８６】
＜第１１工程＞
図１４は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション集積回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、ガラス石英基板又はプラスチックフィルムを適用してもよい。
【００８７】
（応用例）
以下、本発明に係る光インターコネクション集積回路の応用例について説明する。
第１の応用例としては、上記実施形態の光インターコネクション集積回路をオプトエレクトロニクス集積回路の信号伝送手段として用いる。オプトエレクトロニクス集積回路としては、例えばコンピュータが挙げられる。そして、ＣＰＵを形成する集積回路内での信号処理は電気信号を用いて行うが、ＣＰＵと記憶手段などの間でデータを伝送するバスに上記実施形態の光インターコネクション集積回路を適用する。
【００８８】
これらにより、本応用例によれば、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータなどを大幅に小型化することが可能となる。
【００８９】
第２の応用例としては、電気光学装置である液晶ディスプレイ、プラズマディスプレイ又は有機ＥＬ（エレクトロ・ルミネッセンス）ディスプレイに上記実施形態の光インターコネクション集積回路を用いる。これらにより、本応用例によれば、高速に表示信号などを送受信することができるので高速に表示状態を変更することができる電気光学装置を提供することが可能となる。
【００９０】
（電子機器）
上記実施形態の光インターコネクション集積回路を備えた電子機器の例について説明する。
図１５は光インターコネクション集積回路を備えた電子機器の例を示す図である。図１５（ａ）は携帯電話の一例を示した斜視図である。図１５（ａ）において、符号１０００は上記の光インターコネクション集積回路を用いた携帯電話本体を示し、符号１００１は上記の電気光学装置を用いた表示部を示している。
【００９１】
図１５（ｂ）は腕時計型電子機器の一例を示した斜視図である。図１５（ｂ）において符号１１００は上記の光インターコネクション集積回路を用いた時計本体を示し、符号１１０１は上記の電気光学装置を用いた表示部を示している。
【００９２】
図１５（ｃ）はワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１５（ｃ）において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の光インターコネクション集積回路を用いた情報処理装置本体、符号１２０６は上記の電気光学装置を用いた表示部を示している。
【００９３】
図１５に示す電子機器は、上記実施形態の光インターコネクション集積回路又は電気光学装置を備えているので、表示品位に優れ、特に、高速応答で明るい画面の表示部を備えた電子機器を実現することができる。また、上記実施形態の光インターコネクション集積回路を用いることによって、従来のものよりも電子機器を小型化することができる。さらにまた、上記実施形態の光インターコネクション集積回路を用いることによって、製造コストを従来のものよりも低減することができる。
【００９４】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００９５】
例えば、上記実施形態では、発光素子として面発光レーザを用いたが、発光素子として端面発光レーザ又はフォトダイオードなどを適用することも可能である。
【００９６】
また、上記実施形態においては、集積回路チップを３枚重ね合わせた例を挙げたが、本発明はこれに限定されるものではなく、集積回路チップを４枚以上重ね合わせたものでもよい。
【図面の簡単な説明】
【００９７】
【図１】本発明の第１実施形態の光インターコネクション集積回路の断面図である。
【図２】光の波長とシリコン基板での透過率との関係を示す図である。
【図３】本発明の第２実施形態の光インターコネクション集積回路の断面図である。
【図４】本発明の第３実施形態の光インターコネクション集積回路の断面図である。
【図５】微小タイル状素子の製造方法の第１工程を示す概略断面図である。
【図６】同上の製造方法の第２工程を示す概略断面図である。
【図７】同上の製造方法の第３工程を示す概略断面図である。
【図８】同上の製造方法の第４工程を示す概略断面図である。
【図９】同上の製造方法の第５工程を示す概略断面図である。
【図１０】同上の製造方法の第６工程を示す概略断面図である。
【図１１】同上の製造方法の第７工程を示す概略断面図である。
【図１２】同上の製造方法の第８工程を示す概略断面図である。
【図１３】同上の製造方法の第９工程を示す概略断面図である。
【図１４】同上の製造方法の第１１工程を示す概略断面図である。
【図１５】本発明の実施形態に係る電子機器の一例を示す図である。
【符号の説明】
【００９８】
１，２，３…集積回路チップ、１０…第１の集積回路チップ、２０…第２の集積回路チップ、１１，２１…集積回路領域、３０…接着剤、Ｌ１…信号光、Ｌ２…戻り光、ＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’，ＰＤ１０，ＰＤ２０…フォトディテクタ、ＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４，ＶＣ１０，ＶＣ２０…面発光レーザ
【図１】
2006113372.tif 000004
【図２】
2006113372.tif 000005
【図３】
2006113372.tif 000006
【図４】
2006113372.tif 000007
【図５】
2006113372.tif 000008
【図６】
2006113372.tif 000009
【図７】
2006113372.tif 000010
【図８】
2006113372.tif 000011
【図９】
2006113372.tif 000012
【図１０】
2006113372.tif 000013
【図１１】
2006113372.tif 000014
【図１２】
2006113372.tif 000015
【図１３】
2006113372.tif 000016
【図１４】
2006113372.tif 000017
【図１５】
2006113372.tif 000018