(57)【要約】【課題】ＧａＮ−ＨＥＭＴの電極を形成するにあたり、フォトレジストの剥離を防ぎつつＡｌＧａＮ／ＧａＮヘテロ構造層の表面のガリウム酸化物を除去する。【解決手段】下地１２上に形成されたＡｌＧａＮ／ＧａＮのヘテロ構造層２０の上側表面２１上にアモルファスＡｌＮ薄膜３０を形成する。次に、アモルファスＡｌＮ薄膜の上側表面内の、電極形成領域４５に対応する領域に開口部４７を有するレジストパターン４２を形成する。次に、レジストパターンをマスクとし、室温アンモニア水をエッチャントとして用いたウェットエッチングを行うことにより、電極形成領域に対応するアモルファスＡｌＮ薄膜の部分を除去して、ヘテロ構造層の上側表面内の電極形成領域を露出させる。次に、ウェットエッチング工程で露出した、ヘテロ構造層の電極形成領域を１８℃以上２５℃以下の室温アンモニア水で洗浄する。【選択図】図２
2006313837.tif 000002
【特許請求の範囲】
【請求項１】
下地上に形成されたＡｌＧａＮ／ＧａＮのヘテロ構造層の上側表面上にアモルファスＡｌＮ薄膜を形成するＡｌＮ膜形成工程と、
該アモルファスＡｌＮ薄膜上にフォトレジストを塗布した後、該フォトレジストを、前記上側表面内の電極形成領域に対応する領域に開口部を有するレジストパターンに加工するフォトリソグラフィ工程と、
該レジストパターンをマスクとした、１８℃以上２５℃以下の室温アンモニア水をエッチャントとして用いたウェットエッチングを行うことにより、前記アモルファスＡｌＮ薄膜の一部分を除去して、前記上側表面内の前記電極形成領域を露出させるウェットエッチング工程と、
露出した前記電極形成領域を１８℃以上２５℃以下の室温アンモニア水で洗浄する洗浄工程と、
洗浄済みの前記電極形成領域上に、リフトオフ法により、金属電極を形成する電極形成工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
下地上に形成されたＡｌＧａＮ／ＧａＮのヘテロ構造層の上側表面上にＧａＮを３次元成長させて、ＧａＮ３次元成長膜を形成するＧａＮ膜形成工程と、
該ＧａＮ３次元成長膜上にフォトレジストを塗布した後、該フォトレジストを、前記上側表面内の電極形成領域に対応する領域に開口部を有するレジストパターンに加工するフォトリソグラフィ工程と、
該レジストパターンをマスクとしたドライエッチングを行うことにより、前記ＧａＮ３次元成長膜の一部分を除去して、前記上側表面内の前記電極形成領域を露出させるドライエッチング工程と、
露出した前記電極形成領域を１８℃以上２５℃以下の室温アンモニア水で洗浄する洗浄工程と、
洗浄済みの前記電極形成領域上に、リフトオフ法により、金属電極を形成する電極形成工程と
を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法であって、特に、ＧａＮ高電子移動度トランジスタ
の電極形成方法に関するものである。
【背景技術】
【０００２】
ＡｌＧａＮ／ＧａＮヘテロ構造を備える高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）デバイス（以下、ＧａＮ−ＨＥＭＴと称することもある。）について、高周波パワーデバイスとしての実用化を目指した開発が進められている。
【０００３】
ＡｌＧａＮ／ＧａＮヘテロ構造は、周知の通り、ＧａＮ層とこの上に設けられたＡｌＧａＮ層とで構成される。このＧａＮ層とＡｌＧａＮ層とからなる層を、以下へテロ構造層と称する。
【０００４】
ＧａＮ−ＨＥＭＴを製造するにあたり、良好な電気的接合特性を阻害するガリウム酸化物がＡｌＧａＮ／ＧａＮヘテロ構造層のＡｌＧａＮ層の表面に形成されるので、ＡｌＧａＮ層上に電極を形成する前に、ガリウム酸化物を除去する必要がある。ＡｌＧａＮ／ＧａＮヘテロ構造層の表面に形成されるガリウム酸化物を除去するために、５０℃程度のアンモニア水による洗浄が行われてきた（例えば、非特許文献１参照）。
【非特許文献１】Ｔ．Ｈａｓｈｉｚｕｍｅ  ｅｔ  ａｌ．"Ｘ−ｒａｙ  ｐｈｏｔｏｅｌｅｃｔｒｏｎ  ｓｐｅｃｔｒｏｓｃｏｐｙ  ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ｏｆ  ＡｌＧａＮ  ｓｕｒｆａｃｅｓ  ｅｘｐｏｓｅｄ  ｔｏ  ａｉｒ  ａｎｄ  ｔｒｅａｔｅｄ  ｉｎ  ＮＨ4ＯＨ  ｓｏｌｕｔｉｏｎ"、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．７６，Ｎｏ．２０（２０００）２８８０
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＡｌＧａＮ／ＧａＮヘテロ構造層のＡｌＧａＮ層の表面に、フォトレジストによるレジストパターンを形成した後に、この表面を５０℃のアンモニア水で洗浄すると、フォトレジストが剥離してこの表面にほとんど残らない。このため、レジストパターン形成後には５０℃のアンモニア水による洗浄を採用できなかった。
【０００６】
一方、室温（１８〜２５℃）程度のアンモニア水による洗浄では、５０℃のアンモニア水による洗浄ほどではないが、ガリウム酸化物を除去する効果があることが知られている。
【０００７】
そこで、この発明の発明者は、アンモニア水による洗浄の際のフォトレジストの剥離の程度は、アンモニア水の温度に依存するものと考え、室温（１８〜２５℃）程度のアンモニア水による洗浄を実施した。室温アンモニア水での洗浄の結果を図１の光学顕微鏡写真に示す。図１は、フォトレジストの剥離が軽減されてＡｌＧａＮ／ＧａＮヘテロ構造層の表面、すなわち、基板上に残っている部分を示している。符号Ａを付した矢印で示す領域は、現像された円形のレジストパターンを示している。これに対し、符号Ｂを付した矢印で示す領域は、基板の、写真に写っている領域外の部分から剥離したフォトレジストが、再付着したことを示すものと考えられる。符号Ｂを付した矢印で示す領域の中で、符号Ｄを付した矢印で示す部分は、フォトレジストの剥離が起こっていない円形のレジストパターンの、符号Ｃを付した矢印で示す部分と曲率が同じであることからも、符号Ｂを付した矢印で示す領域は、フォトレジストが再付着した領域であることが示されている。
【０００８】
つまり、フォトレジストは洗浄に用いるアンモニア水と直接反応して溶けるのではなく、基板の表面とフォトレジストの間に入り込んだアンモニア水がフォトレジストを基板表面から剥離させるものと考えられる。図１において符号Ｅを付した矢印で示す部分のひびも、基板表面とフォトレジストの間に入り込んだアンモニア水によって形成されたものと考えられる。
【０００９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、ＧａＮ−ＨＥＭＴの電極を形成するにあたり、フォトレジストの剥離を防ぎつつＡｌＧａＮ／ＧａＮヘテロ構造層の表面のガリウム酸化物を除去する方法を提供することにある。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、この発明の半導体装置の製造方法は、以下の工程を備えている。
【００１１】
先ず、ＡｌＮ膜形成工程において、下地上に形成されたＡｌＧａＮ／ＧａＮのヘテロ構造層の上側表面上にアモルファスＡｌＮ薄膜を形成する。次に、フォトリソグラフィ工程において、アモルファスＡｌＮ薄膜上にフォトレジストを塗布した後、フォトレジストをヘテロ構造層の上側表面内の電極形成領域に対応する領域に開口部を有するレジストパターンに加工する。次に、ウェットエッチング工程において、レジストパターンをマスクとした、１８℃以上２５℃以下の室温アンモニア水をエッチャントとして用いたウェットエッチングを行うことにより、アモルファスＡｌＮ薄膜の一部分を除去して、上側表面内の電極形成領域を露出させる。次に、洗浄工程において、露出した電極形成領域を１８℃以上２５℃以下の室温アンモニア水で洗浄する。次に、電極形成工程において、洗浄済みの電極形成領域上に、リフトオフ法により、金属電極を形成する。
【００１２】
また、この発明の半導体装置の製造方法の他の好適な実施形態によれば、以下の工程を備えるものとすることができる。
【００１３】
先ず、ＧａＮ膜形成工程において、下地上に形成されたＡｌＧａＮ／ＧａＮのヘテロ構造層の上側表面上にＧａＮを３次元成長させて、ＧａＮ３次元成長膜を形成する。次に、フォトリソグラフィ工程において、ＧａＮ３次元成長膜上にフォトレジストを塗布した後、フォトレジストを、ヘテロ構造層の上側表面内の電極形成領域に対応する領域に開口部を有するレジストパターンに加工する。次に、ドライエッチング工程において、レジストパターンをマスクとしたドライエッチングを行うことにより、ＧａＮ３次元成長膜の一部分を除去して、上側表面内の電極形成領域を露出させる。次に、洗浄工程において、露出した電極形成領域を１８℃以上２５℃以下の室温アンモニア水で洗浄する。次に、電極形成工程において、洗浄済みの電極形成領域上に、リフトオフ法により、金属電極を形成する。
【発明の効果】
【００１４】
この発明の半導体装置の製造方法によれば、ＡｌＧａＮ／ＧａＮのヘテロ構造層の上側表面上にアモルファスＡｌＮ薄膜を形成するので、その表面は、アモルファスＡｌＮ薄膜を形成しないヘテロ構造層の表面に比べて粗くなる。その結果、フォトレジストとアモルファスＡｌＮ薄膜の表面との接触面積が増し、ＡｌＮ薄膜とＡｌＧａＮ層の間の密着力も強いので、フォトレジストのアモルファスＡｌＮ薄膜を介したＡｌＧａＮ層の表面に対する密着力が増大する。フォトレジストの密着力が増大すると、室温のアンモニア水で洗浄してもフォトレジストの剥離が起こらない。
【００１５】
同様に、アモルファスＡｌＮ薄膜に変えて、ヘテロ構造層上にＧａＮを３次元成長させたＧａＮ３次元成長膜を形成した場合も、その表面は、ＧａＮ３次元成長膜を形成しないヘテロ構造の表面に比べて粗くなる。その結果、フォトレジストとＧａＮ３次元成長膜の表面との接触面積が増すので、フォトレジストのＧａＮ３次元成長膜を介したＡｌＧａＮ層の表面に対する密着力が増大し、室温のアンモニア水で洗浄してもフォトレジストの剥離が起こらない。
【発明を実施するための最良の形態】
【００１６】
以下、図を参照して、この発明の実施の形態について説明するが、構成および配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成の組成（材質）および数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されない。
【００１７】
（第１実施形態）
図２（Ａ）〜（Ｄ）及び図３（Ａ）〜（Ｃ）を参照して第１実施形態の半導体装置の製造方法について説明する。図２（Ａ）〜（Ｄ）及び図３（Ａ）〜（Ｃ）は、第１実施形態の半導体装置の製造方法を説明するための工程図である。
【００１８】
先ず、下地１２上にＡｌＧａＮ／ＧａＮのヘテロ構造層２０が形成されたＧａＮ半導体基板１０を用意する。下地（下地基板とも称する。）としては、サファイア、炭化珪素（ＳｉＣ）又はシリコン（Ｓｉ）基板を用いるのが好適である。ヘテロ構造層２０は、有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ヘテロ構造層２０は、下地１２を９００℃以上１１００℃以下に設定された成長温度に保持した状態で、下地１２上にＧａＮ層２２及びＡｌＧａＮ層２４を積層して形成される（図２（Ａ））。
【００１９】
ＧａＮ層２２及びＡｌＧａＮ層２４間の接合はヘテロ結合であって、ポテンシャル井戸を持つエネルギーバンド構造を持つ。このポテンシャル井戸に閉じ込められた電子はヘテロ接合の接合面と垂直な方向には運動の自由度がなく、二次元電子ガスと呼ばれる。この二次元電子ガスは電子移動度が大きく、ソース−ドレイン間に流れる二次元電子ガスによる電流が、ゲートに印加される電圧で制御される。
【００２０】
次に、ＡｌＮ膜形成工程において、下地１２上に形成されたＡｌＧａＮ／ＧａＮのヘテロ構造層２０の上側表面、すなわち、この構成例ではＡｌＧａＮ層２４の上側表面２１上にアモルファス状のＡｌＮ薄膜（以下、アモルファスＡｌＮ薄膜と称する。）３０を形成する。このアモルファスＡｌＮ薄膜３０を、アモルファス状に形成するために、好ましくは、ＧａＮ半導体基板１０を５００℃〜６００℃に保持した状態で、ＭＯＣＶＤ法により形成するのが良い。ＡｌＮ膜形成工程は、ヘテロ構造層２０を形成するのと同じＭＯＣＶＤ装置内で行うことができる。この場合、ヘテロ構造層２０を形成する際に、好ましくは、９００℃以上１１００℃以下に設定された成長温度から、ＧａＮ半導体基板１０の基板温度を５００〜６００℃に降下させた後、ヘテロ構造層２０の上側表面２１上にアモルファスＡｌＮ薄膜３０を形成する。アモルファスＡｌＮ薄膜３０の厚さは、後工程で行われるウェットエッチングのエッチング時間と、フォトレジストとの密着力を考えると、好ましくは、５０ｎｍ程度以上にするのが良い（図２（Ｂ））。
【００２１】
図４に、ＧａＮ半導体基板１０上に形成された、アモルファスＡｌＮ薄膜３０の上側表面３１、及び、アモルファスＡｌＮ薄膜３０を形成しない場合のＡｌＧａＮ／ＧａＮのヘテロ構造層２０の上側表面２１、すなわち、ＡｌＧａＮ層２４の上側表面２１を、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）で観察した画像（ＡＦＭ画像）を示す。図４は、１μｍ四方の領域の画像を示している。
【００２２】
これらのＡＦＭ画像に基づいて、両者の表面ラフネスから密着力を比較した。
【００２３】
ここで、表面ラフネスＲMSは、ある断面についての上側表面の位置分布を、２乗平均として算出したものであり、具体的には、周知の通り、以下の式で算出される。
【００２４】
【数１】
2006313837.tif 000003
【００２５】
ここでＬは、表面ラフネスＲMSを算出する範囲の断面の長さであり、ｆ（ｘ）は、アモルファスＡｌＮ薄膜３０の上側表面３１の位置分布を示す曲線（粗さ曲線）を示す式であり、及びｍはアモルファスＡｌＮ薄膜３０の上側表面３１の位置分布の平均値である。
【００２６】
図４（Ａ）は、アモルファスＡｌＮ薄膜３０の上側表面３１を示すＡＦＭ像であって、その表面に粒径が数１０ｎｍ程度の粒子が集まって、アモルファスＡｌＮ薄膜３０が３次元的な成長をしていることがわかる。このときの表面ラフネスＲMSは３．３ｎｍである。
【００２７】
図４（Ｂ）は、アモルファスＡｌＮ薄膜３０を形成しない場合のＡｌＧａＮ層２４の上側表面２１を示すＡＦＭ像である。ＡｌＧａＮ層２４の表面ラフネスをアモルファスＡｌＮ薄膜３０の表面ラフネスと同様に求めると、１．８ｎｍである。
【００２８】
このように、アモルファスＡｌＮ薄膜３０を形成しない場合のＡｌＧａＮ層２４の上側表面２１に比べて、アモルファスＡｌＮ薄膜３０の上側表面３１は、表面ラフネスＲMSが増す（３．３ｎｍ＞１．８ｎｍ）、すなわち、粗くなる。その結果、フォトレジストとアモルファスＡｌＮ薄膜３０の表面との接触面積が増し、ＡｌＮ薄膜３０とＡｌＧａＮ層２４の間の密着力も強いので、フォトレジストのアモルファスＡｌＮ薄膜３０を介したＡｌＧａＮ層２４の表面に対する密着力が増大する。フォトレジストの密着力が増大すると、室温のアンモニア水で洗浄してもフォトレジストの剥離が起こらない。
【００２９】
次に、フォトリソグラフィ工程において、アモルファスＡｌＮ薄膜３０上にレジストパターンを形成する。この工程では、アモルファスＡｌＮ層３０上にフォトレジスト４０を塗布する（図２（Ｃ））。その後、フォトレジスト４０に対して、露光、現像等の従来周知のフォトリソグラフィ法を施すことにより加工を行ってレジストパターン４２を形成する。ここで、ＡｌＧａＮ層２４の上側表面２１上に後工程で金属電極が形成されるので、この上側表面２１内のこの電極を形成する領域（以下、単に電極形成領域と称する。）を図２（Ｄ）に４５で示してある。従って、このフォトリソグラフィ工程では、この電極形成領域４５に対応するフォトレジスト４０の領域を部分的に除去してこの領域に開口部４７を備えるレジストパターン４２に加工する（図２（Ｄ））。
【００３０】
次に、ウェットエッチング工程を行う。このウェットエッチング工程では、アモルファスＡｌＮ薄膜３０に対して、レジストパターン４２をマスクとしたウェットエッチングを行って、電極形成領域４５の、ヘテロ構造層２０の上側表面２１の部分を露出させる。ウェットエッチングでは、好ましくは、室温（１８〜２５℃）のアンモニア水（以下、室温アンモニア水と称することもある。）がエッチャントとして用いられる。ウェットエッチングにより、電極形成領域４５に対応する領域のアモルファスＡｌＮ薄膜３０の部分が除去されて、ヘテロ構造層２０の上側表面２１内の電極形成領域４５が露出する（図３（Ａ））。
【００３１】
発明者の測定によれば、この構成例では、アモルファス状のＡｌＮのエッチングレートは１．２ｎｍ／ｓであるので、このエッチングレートとアモルファスＡｌＮ薄膜３０の厚さによって設定されるエッチング時間だけエッチングを行う。
【００３２】
次に、洗浄工程において、ウェットエッチング工程で露出した、ヘテロ構造層２０の上側表面２１を、好ましくは、１８℃以上２５℃以下の室温アンモニア水で洗浄する。ヘテロ構造層２０の上側表面２１を室温アンモニア水に曝すことにより、ヘテロ構造層２０の上側表面２１に形成されたガリウム酸化物が除去される。
【００３３】
ＡｌＧａＮ／ＧａＮのヘテロ構造層２０上にアモルファスＡｌＮ薄膜３０を形成することにより、室温のアンモニア水によるウェットエッチング及び洗浄を行っても、レジストパターンの剥離は起こらないことが確認された。また、この実施形態によれば、ＡｌＧａＮ／ＧａＮのヘテロ構造層２０を形成した後、大気に曝すことなく連続的にヘテロ構造層２０上にアモルファスＡｌＮ薄膜３０を形成するので、ヘテロ構造層２０の上側表面２１内の電極形成領域４５は、アンモニア水によるウェットエッチングにより、アモルファスＡｌＮ薄膜３０の部分が除去されるまで大気暴露されない。従って、ヘテロ構造層２０の上側表面２１には、ほとんどガリウム酸化物が生成されず、ウェットエッチング後に行う、アンモニア水による洗浄の時間は短くてよく、例えば１分程度で充分である。
【００３４】
次に、電極形成工程において、洗浄されたヘテロ構造層の上側表面上にリフトオフ法により金属電極を形成する。この電極形成工程では、先ず、ヘテロ構造層２０の上側表面２１内に露出している電極形成領域４５、及び、レジストパターン４２上に、金属５０を蒸着する（図３（Ｂ））。その後、レジストパターン４２を除去するリフトオフ法を行うことにより、金属電極５２が形成される。ここで、金属電極５２に用いられる金属として、好ましくは、例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｎｉ、及びＡｌ等が用いられる（図３（Ｃ））。
【００３５】
これらの金属は、ＡｌＮに比べるとほとんどアンモニア水に反応しないか、反応するとしてもエッチングレートが遅いので、最終的にアモルファスＡｌＮ薄膜３０のみをアンモニア水で除去することができる。
【００３６】
（第２実施形態）
図５を参照して第２実施形態の半導体装置の製造方法について説明する。
【００３７】
先ず、図２を参照して説明した第１実施形態と同様に、下地１２上にＡｌＧａＮ／ＧａＮのヘテロ構造層２０が形成されたＧａＮ半導体基板１０を用意する（図５（Ａ））。
【００３８】
次に、ＧａＮ膜形成工程において、下地１２上に形成されたＡｌＧａＮ／ＧａＮのヘテロ構造層２０の上側表面２１、すなわち、ＡｌＧａＮ層２４の上側表面の全面上にＧａＮ３次元成長膜１３０を形成する。ＧａＮ３次元成長膜１３０は、ＧａＮ半導体基板１０を、好ましくは、９００℃〜１１００℃に保持した状態で、ＭＯＣＶＤ法により形成される。このとき、ＭＯＣＶＤ装置内へのガス流量等の成膜条件を最適化することで、３次元的に成長したＧａＮ膜として形成することができる。ＧａＮ膜形成工程は、ヘテロ構造層２０を形成したのと同じＭＯＣＶＤ装置内で行うことができる。この場合、ＧａＮ半導体基板１０を、ヘテロ構造層２０を形成する際に、好ましくは、９００℃以上１１００℃以下に設定された成長温度に保持すればよい。なお、ＧａＮ３次元成長膜１３０は、後の工程でのドライエッチングにより、ＡｌＧａＮ／ＧａＮのヘテロ構造層２０に与えるダメージを考慮すると、１０〜５０ｎｍ程度の厚さで形成されるのが好適である（図５（Ｂ））。
【００３９】
次に、フォトリソグラフィ工程において、ＧａＮ３次元成長膜１３０上にレジストパターン４２を形成する。この工程では、ＧａＮ３次元成長膜１３０上にフォトレジストを塗布した後、フォトレジストに対して、露光、現像等の従来周知のフォトリソグラフィ法を施すことにより、フォトレジストをレジストパターン４２に加工する（図５（Ｃ））。このレジストパターン４２は、ＡｌＧａＮ層２４の上側表面２１内の電極形成領域４５に対応するＧａＮ３次元成長膜１３０の領域を露出する開口部４７を備えている。
【００４０】
次に、ＧａＮ３次元成長膜の露出した領域に対しドライエッチング工程を行う。ドライエッチング工程では、反応性イオンエッチング法、電子サイクロトロン共鳴エッチング法などの任意好適な周知のドライエッチングを行い、ＧａＮ３次元成長膜１３０の、電極形成領域４５に対応する部分を除去して、ＡｌＧａＮ／ＧａＮのヘテロ構造層２０の上側表面２１内の電極形成領域４５を露出させる（図５（Ｄ））。
【００４１】
次に、洗浄工程において、ドライエッチング工程で露出した、ヘテロ構造層２０の上側表面２１の部分、すなわち、電極形成領域４５を好ましくは、１８℃以上２５℃以下の室温アンモニア水で洗浄する。ヘテロ構造層２０の上側表面２１内の電極形成領域４５を室温アンモニア水に曝すことにより、ヘテロ構造層２０の上側表面２１に形成されたガリウム酸化物が除去される。
【００４２】
ＡｌＧａＮ／ＧａＮのヘテロ構造層２０上にＧａＮ３次元成長膜１３０を形成することにより、フォトレジストとＧａＮ３次元成長膜１３０の表面との接触面積が増し、ＧａＮ３次元成長膜１３０とＡｌＧａＮ層２４の間の密着力も強いので、フォトレジストのＧａＮ３次元成長膜１３０を介したＡｌＧａＮ層２４の表面に対する密着力が増大する。フォトレジストの密着力が増大すると、室温のアンモニア水で洗浄してもレジストパターン４２の剥離が起こらない。
【００４３】
また、この実施形態によれば、電極形成領域４５のＡｌＧａＮ／ＧａＮのヘテロ構造層２０の表面は、ヘテロ構造形成後は、ドライエッチング工程でＧａＮ３次元成長膜１３０の部分が除去されるまで、大気暴露されない。従って、ＡｌＧａＮ／ＧａＮのヘテロ構造層２０の表面には、ほとんどガリウム酸化物が生成されず、ＧａＮ３次元成長膜１３０のドライエッチング後に、アンモニア水による洗浄を行う時間は短くてよく、例えば１分程度で充分である。
【００４４】
その後、第１実施形態と同様に、金属５０を蒸着した後、リフトオフすることにより、電極パターン５２が形成される。ここで、電極パターン５２に用いられる金属として、好ましくは、例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｎｉ、及びＡｌ等が用いられる。
【図面の簡単な説明】
【００４５】
【図１】室温アンモニア水による洗浄後のフォトレジストの状態を説明するための光学顕微鏡写真の像である。
【図２】第１実施形態の半導体装置の製造方法を説明するための工程図（その１）である。
【図３】第１実施形態の半導体装置の製造方法を説明するための工程図（その２）である。
【図４】アモルファスＡｌＮ薄膜及びＡｌＧａＮ層の上側表面の状態を説明するためのＡＦＭ像である。
【図５】第２実施形態の半導体装置の製造方法を説明するための工程図である。
【符号の説明】
【００４６】
１０    ＧａＮ半導体基板
１２    下地基板（下地）
２０    ヘテロ構造層
２１    ヘテロ構造（ＡｌＧａＮ層）の上側表面
２２    ＧａＮ層
２４    ＡｌＧａＮ層
３０    アモルファスＡｌＮ薄膜
３１    アモルファスＡｌＮ薄膜の上側表面
４０    フォトレジスト
４２    レジストパターン
４５    電極形成領域
４７    開口部
５０    金属
５２    金属電極
１３０    ＧａＮ３次元成長膜
【図２】
2006313837.tif 000004
【図３】
2006313837.tif 000005
【図５】
2006313837.tif 000006
【図１】
2006313837.tif 000007
【図４】
2006313837.tif 000008