(57)【要約】【課題】エッチングによってチャネル形成領域がダメージを受けることを防止し得る、薄膜トランジスタの製造方法を得る。【解決手段】マイクロ波生成器２１内でＣｌラジカル及びＦラジカルが生成され、生成されたこれらのラジカル種２４は、配管２２を介してチャンバ２０内に導入される。チャンバ２０内に導入されたラジカル種２４による化学的反応によって、基板１００のｎ＋ａ−Ｓｉ：Ｈ層５のエッチングが進行する。つまり、イオン種によるｎ＋ａ−Ｓｉ：Ｈ層５及びａ−Ｓｉ：Ｈ層４に対する物理的反応を伴わない、実質的にラジカル種２４のみによる化学的反応に依拠する純化学的エッチングによって、ｎ＋ａ−Ｓｉ：Ｈ層５がエッチングされ、チャネル形成領域のａ−Ｓｉ：Ｈ層４が露出されることになる。【選択図】図８
2006324496.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）基板の主面上にゲート電極を形成する工程と、
（ｂ）前記ゲート電極を覆って前記主面上にゲート絶縁膜を形成する工程と、
（ｃ）前記ゲート電極の上方領域を含む前記ゲート絶縁膜上に、第１及び第２の半導体膜をこの順に形成する工程と、
（ｄ）前記第２の半導体膜上にソース電極及びドレイン領域を形成する工程と、
（ｅ）前記ソース電極及び前記ドレイン電極をエッチングマスクに用いて、前記第２の半導体膜をエッチングすることにより、前記ゲート電極の上方領域において前記第１の半導体膜を露出する工程と
を備え、
前記工程（ｅ）では、前記第１の半導体膜に対する物理的反応を伴わない、ラジカル種のみによる化学的反応に依拠する純化学的エッチングによって、前記第１の半導体膜が露出されることを特徴とする、薄膜トランジスタの製造方法。
【請求項２】
前記工程（ｅ）は、
（ｅ−１）前記第２の半導体膜の膜厚の一部を残して、プラズマエッチングによって前記第２の半導体膜を除去する工程と、
（ｅ−２）前記工程（ｅ−１）で残された前記第２の半導体膜を、前記純化学的エッチングによって除去する工程と
を有する、請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記工程（ｅ）においては、前記基板が格納されるチャンバの外部に設けられたラジカル生成室で前記ラジカル種が生成され、生成された前記ラジカル種が前記チャンバ内に導入される、請求項１又は２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記ラジカル生成室は、前記チャンバの対向側面にそれぞれ設けられている、請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
前記ラジカル種は、前記基板に対面するシャワープレートを介して、前記ラジカル生成室から前記チャンバ内に導入される、請求項３に記載の薄膜トランジスタの製造方法。
【請求項６】
前記ラジカル種は、マイクロ波又は電磁波を用いて生成される、請求項１〜５のいずれか一つに記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法に関し、特に、アクティブマトリクス型液晶表示装置に用いられるＴＦＴ（Thin Film Transistor）の製造方法に関する。
【背景技術】
【０００２】
アクティブマトリクス型液晶表示装置に用いられるＴＦＴの従来の製造方法は、この順に実行される、（ａ）ガラス基板の上面上にゲート電極を形成する工程と、（ｂ）ゲート電極を覆ってガラス基板の上面上にゲート絶縁膜を全面的に形成する工程と、（ｃ）ゲート絶縁膜上に、水素原子が添加されたアモルファスシリコン層（以下「ａ−Ｓｉ：Ｈ層」と称す）を全面的に形成する工程と、（ｄ）ａ−Ｓｉ：Ｈ層上に、リン等のｎ型の不純物が高濃度にドープされたａ−Ｓｉ：Ｈ層（以下「ｎ＋ａ−Ｓｉ：Ｈ層」と称す）を全面的に形成する工程と、（ｅ）ａ−Ｓｉ：Ｈ層及びｎ＋ａ−Ｓｉ：Ｈ層を、チャネルが形成される予定の領域（以下「チャネル形成領域」と称す）を残すようにアイランド状にパターニングする工程と、（ｆ）ｎ＋ａ−Ｓｉ：Ｈ層上に、ソース電極及びドレイン電極を形成する工程と、（ｇ）ソース電極及びドレイン電極をエッチングマスクに用いて、ドライエッチング法によって、ｎ＋ａ−Ｓｉ：Ｈ層を選択エッチングし、これにより、チャネル形成領域のａ−Ｓｉ：Ｈ層の上面を露出する工程と、（ｈ）パッシベーション膜を全面的に形成する工程と、（ｉ）パッシベーション膜内にコンタクトホールを形成することにより、ドレイン電極を露出する工程と、（ｊ）ドレイン電極に接続された画素電極を形成する工程とを備える。
【０００３】
工程（ｇ）では、工程（ａ）〜（ｆ）が完了した基板が、チャンバ内に格納される。チャンバ内には、基板が載置されるステージ電極と、基板を挟んでステージ電極に対向する対向電極とが配置されている。チャンバ内にエッチングガスを導入し、ステージ電極−対向電極間に高周波電圧を印加することにより、チャンバ内にプラズマ種を発生させる。発生したプラズマ種に含まれるラジカル種によって、ａ−Ｓｉ：Ｈ層の上面が露出するまで、ｎ＋ａ−Ｓｉ：Ｈ層が選択エッチングされる。
【０００４】
なお、ＴＦＴの製造方法に関する技術は、例えば下記特許文献１に開示されている。
【０００５】
【特許文献１】特開２００２−４３２２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記したＴＦＴの従来の製造方法によると、工程（ｇ）において、プラズマ種に含まれるイオン種が、ステージ電極−対向電極間のバイアス電圧によって基板に衝突する。これにより、チャネル形成領域のａ−Ｓｉ：Ｈ層がダメージを受ける。その結果、チャネル形成領域のキャリア移動度が低下する等、ＴＦＴの特性が劣化するという問題がある。
【０００７】
ａ−Ｓｉ：Ｈ層がダメージを受けることを防止するための方策としては、シリコン窒化膜等の保護膜を予めチャネル形成領域上に形成しておき、ｎ＋ａ−Ｓｉ：Ｈ層を選択エッチングする際にこの保護膜をエッチングストッパとして用いるという手法が知られている。しかしながら、保護膜を形成するために成膜工程やパターニングのためのフォトマスクを追加する必要があり、生産性が低下するため、本質的な解決手法とはいえない。
【０００８】
本発明はかかる問題を解決するために成されたものであり、生産性の低下を伴うことなく、エッチングによってチャネル形成領域がダメージを受けることを防止することにより、ＴＦＴの特性が劣化することを防止し得る、薄膜トランジスタの製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る薄膜トランジスタの製造方法は、（ａ）基板の主面上にゲート電極を形成する工程と、（ｂ）前記ゲート電極を覆って前記主面上にゲート絶縁膜を形成する工程と、（ｃ）前記ゲート電極の上方領域を含む前記ゲート絶縁膜上に、第１及び第２の半導体膜をこの順に形成する工程と、（ｄ）前記第２の半導体膜上にソース電極及びドレイン領域を形成する工程と、（ｅ）前記ソース電極及び前記ドレイン電極をエッチングマスクに用いて、前記第２の半導体膜をエッチングすることにより、前記ゲート電極の上方領域において前記第１の半導体膜を露出する工程とを備え、前記工程（ｅ）では、前記第１の半導体膜に対する物理的反応を伴わない、ラジカル種のみによる化学的反応に依拠する純化学的エッチングによって、前記第１の半導体膜が露出されることを特徴とする。
【発明の効果】
【００１０】
本発明に係る薄膜トランジスタの製造方法によれば、工程（ｅ）のエッチングによって第１の半導体膜がダメージを受けることを防止できる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１〜７は、本発明の実施の形態１に係るＴＦＴの製造方法を工程順に示す断面図である。図１を参照して、まず、スパッタリング法によって、２００〜４００ｎｍ程度の膜厚を有するＣｒ等の金属膜を、ガラス基板１の上面上に全面的に形成する。次に、写真製版法及び異方性エッチング法によってこの金属膜をパターニングすることにより、ゲート電極２を形成する。
【００１２】
図２を参照して、次に、プラズマＣＶＤ法によって、３００〜５００ｎｍ程度の膜厚を有するシリコン窒化膜等のゲート絶縁膜３を、ゲート電極２を覆ってガラス基板１の上面上に全面的に形成する。次に、プラズマＣＶＤ法によって、１００〜２００ｎｍ程度の膜厚を有するａ−Ｓｉ：Ｈ層４を、ゲート絶縁膜３上に全面的に形成する。次に、プラズマＣＶＤ法によって、３０〜５０ｎｍ程度の膜厚を有するｎ＋ａ−Ｓｉ：Ｈ層５を、ａ−Ｓｉ：Ｈ層４上に全面的に形成する。ゲート絶縁膜３、ａ−Ｓｉ：Ｈ層４、及びｎ＋ａ−Ｓｉ：Ｈ層５の成膜工程は、途中で大気に晒すことなく連続的に実行される。
【００１３】
図３を参照して、次に、写真製版法及び異方性エッチング法によって、ａ−Ｓｉ：Ｈ層４及びｎ＋ａ−Ｓｉ：Ｈ層５を、チャネル形成領域を残すようにアイランド状にパターニングする。
【００１４】
図４を参照して、次に、スパッタリング法によって、Ｃｒ等の金属膜をゲート絶縁膜３上及びｎ＋ａ−Ｓｉ：Ｈ層５上に全面的に形成した後、写真製版法及び異方性エッチング法によってこの金属膜をパターニングすることにより、ソース電極６及びドレイン電極７を形成する。
【００１５】
図５を参照して、次に、ソース電極６及びドレイン電極７をエッチングマスクに用いて、ドライエッチング法によって、ｎ＋ａ−Ｓｉ：Ｈ層５を選択エッチングする。これにより、凹部８が形成され、チャネル形成領域のａ−Ｓｉ：Ｈ層４の上面が露出される。また、凹部８によってｎ＋ａ−Ｓｉ：Ｈ層５が分離され、分離されたｎ＋ａ−Ｓｉ：Ｈ層５は、ソース電極６及びドレイン電極７に対するオーミックコンタクト層として機能する。
【００１６】
図８は、ｎ＋ａ−Ｓｉ：Ｈ層５をエッチングするための第１のドライエッチング装置の概略を示す模式図である。図４に示した基板１００が、チャンバ２０内に格納されている。チャンバ２０の右側壁には、配管２２を介してマイクロ波生成器２１が繋がっている。マイクロ波生成器２１では、周波数２．４５ＧＨｚの磁場へ１ｋＷのＤＣパワーを印加することにより、マイクロ波が生成される。その状態で、マイクロ波生成器２１内にエッチングガス２３を流す。エッチングガス２３としては、例えばＳＦ6ガス２００ｓｃｃｍとＨＣｌガス２００ｓｃｃｍとの混合ガスが用いられる。これにより、マイクロ波生成器２１内でＣｌラジカル及びＦラジカルが生成され、生成されたこれらのラジカル種２４は、配管２２を介してチャンバ２０内に導入される。
【００１７】
配管２２は、長さをなるべく短くし、内径を５０ｍｍ以上とする。また、チャンバ２０内の圧力は３０Ｐａに保つ。これにより、ラジカル種２４同士の衝突が抑えられ、チャンバ２０内に導入されたラジカル種２４の寿命が長くなる。
【００１８】
チャンバ２０内に導入されたラジカル種２４による化学的反応によって、基板１００のｎ＋ａ−Ｓｉ：Ｈ層５のエッチングが進行する。ここで、ラジカル種２４の生成とともにイオン種も生成され得るが、マイクロ波生成器２１はチャンバ２０の外部に配設されているため、チャンバ２０の内部に配設されている場合と比較すると、チャンバ２０内に存在するイオン種の量は少ない。また、マイクロ波励起はラジカルの生成効率が高いため、マイクロ波生成器２１からチャンバ２０内へは、イオン種がほとんど導入されない。さらに、基板１００には高周波電力が印加されていないため、基板１００にバイアス電圧が生じることもない。従って、イオン種が基板１００に入射する確率は極めて小さくなる。つまり、イオン種によるｎ＋ａ−Ｓｉ：Ｈ層５及びａ−Ｓｉ：Ｈ層４に対する物理的反応を伴わない、実質的にラジカル種２４のみによる化学的反応に依拠する純化学的エッチングによって、ｎ＋ａ−Ｓｉ：Ｈ層５がエッチングされ、チャネル形成領域のａ−Ｓｉ：Ｈ層４が露出されることになる。
【００１９】
但し、できる限りｎ＋ａ−Ｓｉ：Ｈ層５を選択エッチングするためには、エッチング時間を厳格に制御することにより、ａ−Ｓｉ：Ｈ層４の上面が露出した時点で速やかにエッチングが停止されるようにする必要がある。
【００２０】
図９は、ｎ＋ａ−Ｓｉ：Ｈ層５をエッチングするための第２のドライエッチング装置の概略を示す模式図である。チャンバ２０の右側壁のみならず左側壁にも、配管２２を介してマイクロ波生成器２１が繋がっている。つまり、複数対（図９に示した例では１対）のマイクロ波生成器２１が、チャンバ２０の対向側面にそれぞれ設けられている。これにより、左右２方向からラジカル種２４が導入されるため、チャンバ２０内にラジカル種２４を均一に導入することができる。
【００２１】
図１０は、ｎ＋ａ−Ｓｉ：Ｈ層５をエッチングするための第３のドライエッチング装置の概略を示す模式図である。マイクロ波生成器２１は、配管２２を介してチャンバ２０の上壁に繋がっている。チャンバ２０内には、基板１００に対面する箇所に、配管２２に繋がるシャワープレート２５が配設されている。マイクロ波生成器２１で生成されたラジカル種２４は、配管２２を介してチャンバ２０内に導入され、シャワープレート２５によって基板１００上に分散供給される。このような構成によっても、チャンバ２０内にラジカル種２４を均一に導入することができる。
【００２２】
なお、図８〜１０ではマイクロ波生成器２１を用いて、マイクロ波励起によってラジカル種２４を生成したが、マイクロ波励起の代わりに電磁波励起によってラジカル種２４を生成してもよい。電磁波励起によってラジカル種２４とともに生成されたイオン種がチャンバ２０内に導入されたとしても、基板１００には電圧が印加されていないため、イオン種が電界の力で基板１００に引き寄せられることはない。そのため、マイクロ波励起の場合と同様に、イオン種が基板１００に衝突する確率は極めて小さくなる。つまり、電磁波励起によってラジカル種２４を生成する場合も、マイクロ波励起の場合と同様に、純化学的エッチングによってｎ＋ａ−Ｓｉ：Ｈ層５をエッチングすることが可能となる。
【００２３】
図５に示した工程に引き続き、図６を参照して、次に、ＣＶＤ法によって、シリコン窒化膜等のパッシベーション膜９を全面的に形成する。
【００２４】
図７を参照して、次に、写真製版法及び異方性エッチング法によって、パッシベーション膜９内にコンタクトホール１０を形成することにより、ドレイン電極７の上面の一部を露出する。次に、ＩＴＯ等の導電膜を全面的に形成した後に、写真製版法及び異方性エッチング法によってこの導電膜をパターニングすることにより、ドレイン電極７に接続された画素電極１１を形成する。以上の工程により、ＴＦＴアレイ基板の作製が完了する。
【００２５】
なお、以上の説明では、本実施の形態１に係る発明を透過型のＴＦＴ液晶表示装置に適用する場合の例を述べたが、本実施の形態１に係る発明は、反射型又は半透過型のＴＦＴ液晶表示装置にも適用することが可能である。後述する実施の形態２についても同様である。
【００２６】
このように本実施の形態１に係るＴＦＴの製造方法によると、図５に示した工程で、イオン種による物理的反応を伴わない、実質的にラジカル種２４のみによる化学的反応に依拠する純化学的エッチングによって、ｎ＋ａ−Ｓｉ：Ｈ層５がエッチングされ、チャネル形成領域のａ−Ｓｉ：Ｈ層４が露出される。従って、ｎ＋ａ−Ｓｉ：Ｈ層５をエッチングする際に、イオン種の衝突によってチャネル形成領域のａ−Ｓｉ：Ｈ層４がダメージを受けることを防止できる。その結果、ＴＦＴの特性が劣化することを防止できる。しかも、チャネル形成領域上にエッチングストッパ膜を予め形成する必要がないため、生産性が低下することもない。
【００２７】
実施の形態２．
図１１は、本発明の実施の形態２に係るＴＦＴの製造方法の一工程を示す断面図である。まず、上記実施の形態１と同様の工程を経て、図４に示した構造を得る。図１１を参照して、次に、ソース電極６及びドレイン電極７をエッチングマスクに用いて、プラズマエッチング法によってｎ＋ａ−Ｓｉ：Ｈ層５をエッチングする。これにより、ｎ＋ａ−Ｓｉ：Ｈ層５の上面内に凹部８ａが形成される。ここで、エッチング時間を制御することによって、ｎ＋ａ−Ｓｉ：Ｈ層５の底部５ａが残るようにし、このエッチングではａ−Ｓｉ：Ｈ層４を露出させないようにする。
【００２８】
図１２は、図１１に示した工程でｎ＋ａ−Ｓｉ：Ｈ層５をエッチングするためのエッチング装置の概略を示す模式図である。図４に示した基板１００が、チャンバ２０内に格納されている。チャンバ２０内には、基板１００が載置されるステージ電極３１と、基板１００を挟んでステージ電極３１に対向する、シャワープレート兼用の対向電極３０とが配置されている。対向電極３０を介してチャンバ２０内にエッチングガス２３，３２を導入し、ステージ電極３１−対向電極３０間に高周波電圧を印加することにより、チャンバ２０内にプラズマ種を発生させる。発生したプラズマ種に含まれるラジカル種によって、ｎ＋ａ−Ｓｉ：Ｈ層５が選択エッチングされる。具体的なエッチング条件の一例としては、エッチングガス２３としてＳＦ6ガス２００ｓｃｃｍとＨＣｌガス２００ｓｃｃｍとの混合ガスを用い、チャンバ２０内の圧力を１０〜３０Ｐａとし、ＲＦパワーを１ｋＷとする。
【００２９】
プラズマ種に含まれるイオン種がバイアス電圧によって基板１００に衝突するが、チャネル形成領域のａ−Ｓｉ：Ｈ層４の上面はｎ＋ａ−Ｓｉ：Ｈ層５の底部５ａによって保護されているため、イオン種の衝突によってチャネル形成領域がダメージを受けることはない。
【００３０】
次に、図１１に示したｎ＋ａ−Ｓｉ：Ｈ層５の底部５ａを、図８〜１０に示したエッチング装置を用いた純化学的エッチングによってエッチングすることにより、チャネル形成領域のａ−Ｓｉ：Ｈ層４を露出させる。具体的なエッチング条件は上記実施の形態１と同様であるため、ここでの説明は省略する。これにより、図５に示した構造が得られ、その後、上記実地の形態１と同様に図６，７に示した工程が実行されることにより、ＴＦＴアレイ基板の作製が完了する。
【００３１】
ｎ＋ａ−Ｓｉ：Ｈ層５の底部５ａは純化学的エッチングによってエッチングされるため、上記実施の形態１と同様に、ｎ＋ａ−Ｓｉ：Ｈ層５の底部５ａをエッチングする際に、イオン種の衝突によってチャネル形成領域のａ−Ｓｉ：Ｈ層４がダメージを受けることを防止できる。
【００３２】
このように本実施の形態２に係るＴＦＴの製造方法によれば、図１１，１２に示した工程で、チャンバ２０内に配設された並行平板電極（ステージ電極３１及び対向電極３０）を用いたプラズマエッチングによって、ｎ＋ａ−Ｓｉ：Ｈ層５の底部５ａを残してｎ＋ａ−Ｓｉ：Ｈ層５が除去される。従って、図８，９に示したエッチング装置を用いる場合と比較すると、基板１００に対してラジカル種を均一に供給することが可能となる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１に係るＴＦＴの製造方法を工程順に示す断面図である。
【図２】本発明の実施の形態１に係るＴＦＴの製造方法を工程順に示す断面図である。
【図３】本発明の実施の形態１に係るＴＦＴの製造方法を工程順に示す断面図である。
【図４】本発明の実施の形態１に係るＴＦＴの製造方法を工程順に示す断面図である。
【図５】本発明の実施の形態１に係るＴＦＴの製造方法を工程順に示す断面図である。
【図６】本発明の実施の形態１に係るＴＦＴの製造方法を工程順に示す断面図である。
【図７】本発明の実施の形態１に係るＴＦＴの製造方法を工程順に示す断面図である。
【図８】ｎ＋ａ−Ｓｉ：Ｈ層をエッチングするための第１のドライエッチング装置の概略を示す模式図である。
【図９】ｎ＋ａ−Ｓｉ：Ｈ層をエッチングするための第２のドライエッチング装置の概略を示す模式図である。
【図１０】ｎ＋ａ−Ｓｉ：Ｈ層をエッチングするための第３のドライエッチング装置の概略を示す模式図である。
【図１１】本発明の実施の形態２に係るＴＦＴの製造方法の一工程を示す断面図である。
【図１２】図１１に示した工程でｎ＋ａ−Ｓｉ：Ｈ層をエッチングするためのエッチング装置の概略を示す模式図である。
【符号の説明】
【００３４】
１  ガラス基板、２  ゲート電極、３  ゲート絶縁膜、４  ａ−Ｓｉ：Ｈ層、５  ｎ＋ａ−Ｓｉ：Ｈ層、６  ソース電極、７  ドレイン電極、２０  チャンバ、２１  マイクロ波生成器、２４  ラジカル種、２５  シャワープレート。
【図１】
2006324496.tif 000003
【図２】
2006324496.tif 000004
【図３】
2006324496.tif 000005
【図４】
2006324496.tif 000006
【図５】
2006324496.tif 000007
【図６】
2006324496.tif 000008
【図７】
2006324496.tif 000009
【図８】
2006324496.tif 000010
【図９】
2006324496.tif 000011
【図１０】
2006324496.tif 000012
【図１１】
2006324496.tif 000013
【図１２】
2006324496.tif 000014