(57)【要約】【課題】  小型化・多出力化が容易で、所望の電圧値を安定して得られる定電圧電源回路を提供する。【解決手段】  入力源から供給される直流電圧を電界効果トランジスタ７でスイッチングして１次交流電圧に変換し、該１次交流電圧をトランス８によって２次交流電圧に変圧し、該２次交流電圧を整流して出力電圧を生成する定電圧電源回路であって、所定周期のクロックを生成するクロック生成器３の出力端子と、電界効果トランジスタ７のゲート端子との間に配置された過飽和リアクトル４と、電界効果トランジスタ７のオフ時に電界効果トランジスタ７のゲート−ソース間の寄生容量がゲート端子に発生させるディスチャージ電流をソース端子にバイパスするためのバイパス回路５と、出力電圧の電圧値を検出する電圧検知回路１１と、電圧検知回路１１からの出力に応じ、バイパス回路５にディスチャージ電流のうちソース端子にバイパスする割合を変化させるフィードバック回路１０とを有する。【選択図】  図１
2006158007.tif 000002
【特許請求の範囲】
【請求項１】
直流電源から供給される直流電圧を電界効果トランジスタでスイッチングして１次交流電圧に変換し、該１次交流電圧をトランスによって２次交流電圧に変圧し、該２次交流電圧を整流して出力電圧を生成する定電圧電源回路であって、
所定周期のクロックを生成するクロック生成器の出力端子と、前記電界効果トランジスタのゲート端子との間に配置された過飽和リアクトルと、
前記電界効果トランジスタのオフ時に該電界効果トランジスタのゲート−ソース間の寄生容量が前記ゲート端子に発生させるディスチャージ電流をソース端子にバイパスするためのバイパス回路と、
前記出力電圧の電圧値を検出する電圧検知回路と、
前記電圧検知回路からの出力に応じ、前記バイパス回路に前記ディスチャージ電流のうち前記ソース端子にバイパスする割合を変化させるフィードバック回路とを有することを特徴とする定電圧電源回路。
【請求項２】
前記出力電圧の脈動を抑制するための平滑回路を有することを特徴とする請求項１記載の定電圧電源回路。
【請求項３】
ダイオード整流方式により前記２次交流電圧を整流することを特徴とする請求項１又は２記載の定電圧電源回路。
【請求項４】
ＦＥＴ同期整流方式により前記２次交流電圧を整流することを特徴とする請求項１又は２記載の定電圧電源回路。
【請求項５】
前記トランスの１次側のコイルと並列に、前記電界効果トランジスタがオフの時に前記トランスに発生するフライバック電圧をクランプするクランプ回路を有することを特徴とする請求項４記載の定電圧電源回路。
【請求項６】
前記フィードバック回路は、前記電圧検知回路からの出力に応じて前記クランプ回路を駆動することを特徴とする請求項５記載の定電圧電源回路。
【請求項７】
直流電源から供給される直流電圧をスイッチングして１次交流電圧に変換するマスターＦＥＴ及びスレーブＦＥＴと、
前記マスターＦＥＴ出力するマスター１次交流電圧をマスター２次交流電圧に変圧するマスタートランスと、
前記スレーブＦＥＴが出力するスレーブ１次交流電圧をスレーブ２次交流電圧に変圧するスレーブトランスと、
前記マスター２次交流電圧を整流してマスター出力電圧を出力するマスター整流回路と、
前記スレーブ２次交流電圧を整流してスレーブ出力電圧を出力するスレーブ整流回路と、
前記マスターＦＥＴのゲート端子に所定周期のクロックを供給するクロック生成器と、
前記クロック生成器の出力端子と、前記スレーブＦＥＴのゲート端子との間に配置された過飽和リアクトルと、
前記スレーブＦＥＴのオフ時に該スレーブＦＥＴのゲート−ソース間の寄生容量が前記スレーブＦＥＴのゲート端子に発生させるディスチャージ電流を該スレーブＦＥＴのソース端子にバイパスするためのバイパス回路と、
前記マスター出力電圧の電圧値を検出するマスター電圧検知回路と、
前記マスター電圧検知回路からの出力に応じ、前記マスターＦＥＴ及び前記スレーブＦＥＴのゲート端子に供給するクロックの周期を変化させるマスターフィードバック回路と、
前記スレーブ出力電圧の電圧値を検出するスレーブ電圧検知回路と、
前記スレーブ電圧検知回路からの出力に応じ、前記バイパス回路に前記ディスチャージ電流のうち前記スレーブＦＥＴのソース端子にバイパスする割合を変化させるスレーブフィードバック回路とを有することを特徴とする定電圧電源回路。
【請求項８】
前記スレーブＦＥＴと、前記過飽和リアクトルと、前記スレーブトランスと、前記バイパス回路と、前記スレーブ電圧検知回路と、前記スレーブフィードバック回路とを複数備えた多出力の電源回路であることを特徴とする請求項７記載の定電圧電源回路。
【請求項９】
前記マスター出力電圧の脈動を抑制するためのマスター平滑回路を有することを特徴とする請求項７又は８記載の定電圧電源回路。
【請求項１０】
前記スレーブ出力電圧の脈動を抑制するためのスレーブ平滑回路を有することを特徴とする請求項７から９のいずれか１項記載の定電圧電源回路。
【請求項１１】
ダイオード整流方式により前記マスター２次交流電圧を整流することを特徴とする請求項７から１０のいずれか１項記載の定電圧電源回路。
【請求項１２】
ＦＥＴ同期整流方式により前記マスター２次交流電圧を整流することを特徴とする請求項７から１０のいずれか１項記載の定電圧電源回路。
【請求項１３】
前記マスタートランスの１次側のコイルと並列に、前記マスターＦＥＴがオフの時に前記マスタートランスに発生するフライバック電圧をクランプするマスタークランプ回路を有することを特徴とする請求項１２記載の定電圧電源回路。
【請求項１４】
前記マスターフィードバック回路は、前記マスター電圧検知回路からの出力に応じて前記マスタークランプ回路を駆動することを特徴とする請求項１３記載の定電圧電源回路。
【請求項１５】
ダイオード整流方式により前記スレーブ２次交流電圧を整流することを特徴とする請求項７から１４のいずれか１項記載の定電圧電源回路。
【請求項１６】
ＦＥＴ同期整流方式により前記スレーブ２次交流電圧を整流することを特徴とする請求項７から１４のいずれか１項記載の定電圧電源回路。
【請求項１７】
前記スレーブトランスの１次側のコイルと並列に、前記スレーブＦＥＴがオフの時に前記スレーブトランスに発生するフライバック電圧をクランプするスレーブクランプ回路を有することを特徴とする請求項１６記載の定電圧電源回路。
【請求項１８】
前記マスターフィードバック回路は、前記マスター電圧検知回路からの出力に応じて前記スレーブクランプ回路を駆動することを特徴とする請求項１７記載の定電圧電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定電圧の直流電圧を出力する定電圧電源回路に関し、特に、小型化・多出力化が容易で、所望の電圧値を安定して得られる定電圧電源回路に関する。
【背景技術】
【０００２】
過飽和リアクトルを用いた“マグアンプ制御方式”の定電圧電源回路においては、出力のパワーライン上に過飽和リアクトルを挿入して出力電圧を定電圧に制御することが一般的である。
【０００３】
過飽和リアクトルを用いた従来のマスタースレーブ方式の多出力電源回路の構成を図１０に示す。
図示する回路構成においては、マスター出力側に電圧制御ループを構成するＰＷＭ制御用のＩＣ３９が存在するため、スレーブ側のコンバータは出力変動に関係なく、マスタ側で決定されるＯＮデューティーでスイッチング動作を行う。
スレーブ側の出力電圧を安定化させるために、スレーブ側の出力ラインには過飽和リアクトル１８が挿入されており、この働きにより定電圧制御がなされる。
【０００４】
しかし、従来のマグアンプ制御方式では、過飽和リアクトルを出力ラインに挿入するため、出力電圧及び電流に応じて、過飽和リアクトルの形状、巻線径及び巻数を選択しなければならない。
【０００５】
一般的には、出力電圧が高いほど過飽和リアクトルを大型化し、出力電流が大きいほど巻線径を太くする必要がある。よって、高電圧・大電流が流れる出力ラインに挿入する過飽和リアクタンスには、巻線が太くかつ大きいものを適用せざるをえない。このことは、電源回路の小型化の妨げになるだけでなく、コストアップの要因ともなる。
【０００６】
スイッチング電源回路の定電圧制御を過飽和リアクトルを用いて行う従来技術としては、特許文献１に開示される「共振型スイッチング電源装置」がある。
特許文献１に開示される発明は、トランジスタのオン時間を変化させて出力電圧の安定化を図るものである。
【特許文献１】特開平７−８７７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示される発明は、二つのトランジスタそれぞれ用の１次巻線及び２次巻線に加え制御巻線を共通の磁心（コア）に設けている。そして、制御巻線に流れる制御電流を変化させることで、１次巻線の自己帰還によって磁心が飽和に至るまでの時間を制御している。しかし、制御電流が変わると巻線のインダクタンスも変化するため、トランジスタのオン・オフ時間は所望の値とはズレてしまう。このため、所望の電圧が得られなかったり、得られるまでに時間を要してしまうこととなる。
【０００８】
また、二つのトランジスタそれぞれ用の１次巻線及び２次巻線に加え制御巻線を共通の磁心に設けるため、多出力化が困難である。
【０００９】
このように、従来は、小型化・多出力化が容易で、所望の電圧値を安定して得られる定電圧電源回路は提供されていなかった。
【００１０】
本発明は係る問題に鑑みてなされたものであり、小型化・多出力化が容易で、所望の電圧値を安定して得られる定電圧電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明は、第１の態様として、直流電源から供給される直流電圧を電界効果トランジスタでスイッチングして１次交流電圧に変換し、該１次交流電圧をトランスによって２次交流電圧に変圧し、該２次交流電圧を整流して出力電圧を生成する定電圧電源回路であって、所定周期のクロックを生成するクロック生成器の出力端子と、電界効果トランジスタのゲート端子との間に配置された過飽和リアクトルと、電界効果トランジスタのオフ時に該電界効果トランジスタのゲート−ソース間の寄生容量がゲート端子に発生させるディスチャージ電流をソース端子にバイパスするためのバイパス回路と、出力電圧の電圧値を検出する電圧検知回路と、電圧検知回路からの出力に応じ、バイパス回路にディスチャージ電流のうちソース端子にバイパスする割合を変化させるフィードバック回路とを有することを特徴とする定電圧電源回路を提供するものである。
【００１２】
上記本発明の第１の態様においては、出力電圧の脈動を抑制するための平滑回路を有することが好ましい。
【００１３】
本発明の第１の態様の上記のいずれの構成においても、ダイオード整流方式により２次交流電圧を整流することが好ましい。又は、ＦＥＴ同期整流方式により２次交流電圧を整流することが好ましく、これに加えて、トランスの１次側のコイルと並列に、電界効果トランジスタがオフの時にトランスに発生するフライバック電圧をクランプするクランプ回路を有することがより好ましく、さらに加えてフィードバック回路は、電圧検知回路からの出力に応じてクランプ回路を駆動することがより好ましい。
【００１４】
また、上記目的を達成するため、本発明は、第２の態様として、直流電源から供給される直流電圧をスイッチングして１次交流電圧に変換するマスターＦＥＴ及びスレーブＦＥＴと、マスターＦＥＴ出力するマスター１次交流電圧をマスター２次交流電圧に変圧するマスタートランスと、スレーブＦＥＴが出力するスレーブ１次交流電圧をスレーブ２次交流電圧に変圧するスレーブトランスと、マスター２次交流電圧を整流してマスター出力電圧を出力するマスター整流回路と、スレーブ２次交流電圧を整流してスレーブ出力電圧を出力するスレーブ整流回路と、マスターＦＥＴのゲート端子に所定周期のクロックを供給するクロック生成器と、クロック生成器の出力端子と、スレーブＦＥＴのゲート端子との間に配置された過飽和リアクトルと、スレーブＦＥＴのオフ時に該スレーブＦＥＴのゲート−ソース間の寄生容量がスレーブＦＥＴのゲート端子に発生させるディスチャージ電流を該スレーブＦＥＴのソース端子にバイパスするためのバイパス回路と、マスター出力電圧の電圧値を検出するマスター電圧検知回路と、マスター電圧検知回路からの出力に応じ、マスターＦＥＴ及びスレーブＦＥＴのゲート端子に供給するクロックの周期を変化させるマスターフィードバック回路と、スレーブ出力電圧の電圧値を検出するスレーブ電圧検知回路と、スレーブ電圧検知回路からの出力に応じ、バイパス回路にディスチャージ電流のうちスレーブＦＥＴのソース端子にバイパスする割合を変化させるスレーブフィードバック回路とを有することを特徴とする定電圧電源回路を提供するものである。
【００１５】
上記本発明の第２の態様においては、スレーブＦＥＴと、過飽和リアクトルと、スレーブトランスと、バイパス回路と、スレーブ電圧検知回路と、スレーブフィードバック回路とを複数備えた多出力の電源回路であることが好ましい。
【００１６】
本発明の第２の態様の上記のいずれの構成においても、マスター出力電圧の脈動を抑制するためのマスター平滑回路を有することが好ましい。また、スレーブ出力電圧の脈動を抑制するためのスレーブ平滑回路を有することが好ましい。
【００１７】
本発明の第２の態様の上記のいずれの構成においても、ダイオード整流方式によりマスター２次交流電圧を整流することが好ましい。又は、ＦＥＴ同期整流方式によりマスター２次交流電圧を整流することが好ましく、これに加えて、マスタートランスの１次側のコイルと並列に、マスターＦＥＴがオフの時にマスタートランスに発生するフライバック電圧をクランプするマスタークランプ回路を有することがより好ましく、さらに加えて、マスターフィードバック回路は、マスター電圧検知回路からの出力に応じてマスタークランプ回路を駆動することがより好ましい。
【００１８】
また、本発明の第２の態様の上記のいずれの構成においても、ダイオード整流方式によりスレーブ２次交流電圧を整流することが好ましい。又は、ＦＥＴ同期整流方式によりスレーブ２次交流電圧を整流することが好ましく、これに加えて、スレーブトランスの１次側のコイルと並列に、スレーブＦＥＴがオフの時にスレーブトランスに発生するフライバック電圧をクランプするスレーブクランプ回路を有することがより好ましく、さらに加えて、マスターフィードバック回路は、マスター電圧検知回路からの出力に応じてスレーブクランプ回路を駆動することがより好ましい。
【発明の効果】
【００１９】
本発明によれば、小型化・多出力化が容易で、所望の電圧値を安定して得られる定電圧電源回路を提供できる。
【発明を実施するための最良の形態】
【００２０】
〔発明の原理〕
本発明は、スイッチング電源の定電圧制御を行う方法として、スイッチング用の電界効果トランジスタのゲート端子に対し過飽和リアクトルを直列に挿入し、過飽和リアクトルへ流れる電界効果トランジスタのディスチャージ電流をコントロールすることで、電界効果トランジスタのターンオンのタイミングを制御し、出力電圧の安定化を図る。
【００２１】
図１に、本発明を適用した電源回路の機能構成を示す。電源回路は、入力源１、入力平滑コンデンサ２、クロック発生器３、過飽和リアクトル４、バイパス回路５、ゲート寄生コンデンサ６、電界効果トランジスタ７、トランス８、整流・平滑回路９、フィードバック回路１０及び電圧検出回路１１を有し、負荷１２に対して電圧を印加する。
【００２２】
入力源１は、直流電圧を各部に供給する電源である。入力平滑コンデンサ２は、入力源１が各部に供給する直流電圧の脈動を除去（平滑化）する。クロック生成器３は、所定のタイミングでＯＮ・ＯＦＦが切り替わる矩形波（クロック）を生成する。過飽和リアクトル４は、電界効果トランジスタ７のターンオンのタイミングを遅延させる。バイパス回路５は、フィードバック回路１０からの制御信号に応じて、ゲート寄生コンデンサ６のディスチャージ電流を必要量バイパスする回路である。ゲート寄生コンデンサ６は、電界効果トランジスタ７の内部に形成されるゲート寄生容量である。電界効果トランジスタ７は、スイッチング電源のメインスイッチ素子である。電界効果トランジスタ７は、過飽和リアクトル４の出力に応じてＯＮ・ＯＦＦを繰り返す。トランス８は、１次側から入力された電圧を所定の電圧に変圧して出力する。整流・平滑回路９は、トランス８の出力電圧（２次電圧）を直流化するともに脈動を除去する。フィードバック回路１０は、２次側の出力電圧の変動に応じた制御信号をバイパス回路５へ出力する。電圧検出回路１１は、２次側の出力電圧を検出する回路である。
なお、ここでは入力源１を直流電源としたが、当然の如く、交流電源（商用電源など）整流し、コンデンサによって平滑化した直流電圧を供給するものでも良い。
【００２３】
上記電源回路では、電界効果トランジスタ７をＯＦＦした際に生じるディスチャージ電流を過飽和リアクトル４のリセット電流を利用している。これにより、電界効果トランジスタ７のターンオンのタイミングをコントロールできる。より詳しく言えば、過飽和リアクトル４にリセット電流を多く流し込めば電界効果トランジスタ７がターンオンするまでの時間が長くなり、次のサイクルではＯＮの時間が短くなる。ゆえに、ディスチャージ電流のうちリセット電流として用いる割合を出力電圧の変動に応じた値とすることにより、フィードバックループを形成できる。
【００２４】
本発明の定電圧制御方法は、固定クロックによるスイッチング電源の間接的な制御方式である。よって、マスタースレーブ方式の多出力電源において、スレーブ側の出力電圧制御に用いることにより効果を発揮し、小型の電源回路を安価に構成でき、しかも安定性の高い出力電圧制御が可能となる。
【００２５】
以下、上記原理に基づく本発明の好適な実施の形態について説明する。
【００２６】
〔第１の実施形態〕
本発明を好適に実施した第１の実施形態について説明する。図２に、本実施形態にかかる多出力電源回路の構成を示す。この多出力電源回路は、入力源１、入力平滑用コンデンサ１３，２７、ＰＷＭコントロールＩＣ３９、トランス３１，１７、電界効果トランジスタ２９，１５、ゲート寄生コンデンサ３０，１６、ダイオード３５，３６、２３，２４コイル３２，２０、コンデンサ３３，２５、誤差増幅器３４，２２、フォトカプラ４０，４３、抵抗３７，２１，４７，２８、バイパス回路４１、過飽和リアクトル４２及び抵抗１４を有する。
【００２７】
図１と同様の構成要素については、重複する説明は省略し、初出の構成要素についてのみ説明する。
入力平滑用コンデンサ１３，２７は、入力源１から供給される直流電圧の脈動を除去する。ＰＷＭコントロールＩＣ３９は、マスター側の出力をＰＷＭによって制御するための集積回路である。トランス３１は、マスター側の出力電圧が所定の電圧となるように変圧する。トランス１７は、スレーブ側の出力電圧が所定の電圧となるように変圧する。電界効果トランジスタ２９は、マスター側の出力コンバータのスイッチ素子である。電界効果トランジスタ１５は、スレーブ側の出力コンバータのスイッチ素子である。ゲート寄生コンデンサ３０は、電界効果トランジスタ２９の内部に寄生しており、ゲートとソースとの間の容量である。ゲート寄生コンデンサ１６は、電界効果トランジスタ１５の内部に寄生しており、ゲートとソースとの間の容量である。ダイオード３５，３６は、マスター側の出力コンバータの整流回路用のダイオードである。ダイオード２３，２４は、スレーブ側の出力コンバータの整流回路用のダイオードである。コイル３２は、マスター側の出力コンバータのチョークコイルである。コイル２０は、スレーブ側の出力コンバータのチョークコイルである。コンデンサ３３は、マスター側の出力コンバータの出力平滑用コンデンサである。コンデンサ３３は、マスター側の出力コンバータの出力平滑用コンデンサである。誤差増幅器３４は、マスター側の出力の電圧変化を検出し、出力を安定させるための制御信号をフォトカプラ４３（４３ａ，４３ｂ）を介してバイパス回路４１へ出力する。バイパス回路４１は、トランジスタ４８、抵抗４４，４５，４７、ダイオード４６及びフォトカプラ受光側４３ｂからなる回路である。バイパス回路４１は、フォトカプラ発光側４３ａから得た制御信号に応じて、コンデンサ１６のディスチャージ電流を必要量バイパスする。過飽和リアクトル４２は、電界効果トランジスタ１５のターンオンのタイミングを遅延させる素子である。抵抗３７はフォトカプラ４０に流れる電流を制限する。抵抗２１は、フォトカプラ発光側４３ａに流れる電流を制限する。
【００２８】
上記の多出力電源回路は、フォワードコンバータ回路方式による多出力電源回路であるが、この回路における２次電圧の出力原理については公知であり、また本発明の特徴とするところでもないので、詳細な説明は省略する。
【００２９】
上記多出力電源回路における出力電圧の安定化の動作について説明する。
マスター側では、ＰＷＭコントロールＩＣ３９及び誤差増幅器３４とフォトカプラ４０とによってフィードバック回路を形成してＰＷＭ制御を行い、出力電圧を安定化させる。一方、スレーブ側では、ＰＷＭコントロールＩＣ３９によって、マスター側で決定されるＯＮデューティのクロック波形を得て、過飽和リアクトル４２による遅延時間を利用し電界効果トランジスタ１５のＯＮ時間を制御する。
【００３０】
過飽和リアクトル４２の動作について説明する。過飽和リアクトル４２は、そのコアの飽和領域と不飽和領域とを利用して磁気的なスイッチを構成する。この特性を利用することで、電界効果トランジスタ１５のゲートに印加されるＯＮパルス時間を変化させる。
【００３１】
過飽和リアクトル４２にパルス電圧を印加した場合の磁化曲線を図３に示す。これを用いて過飽和リアクトル４２の磁化状態の変換の過程を説明する。
ＰＷＭコントロールＩＣ３９からＯＮパルスが印加されると、過飽和リアクトル４２にはチャージ電流が流れ、図３中に“Ｉ”で示すように磁化状態が変化する。この時、過飽和リアクトル４２の磁化状態は、不飽和状態であるため、インダクタンスが非常に高く、印加された電圧を過飽和リアクトル４２の両端で背負う。換言すると、印加された電圧は、過飽和リアクトル４２においてほぼＧＮＤレベルまで降下してしまい、電界効果トランジスタ１５のゲート端子には、電圧がほとんど印加されない。つまり、過飽和リアクトル４２は、ＯＦＦ状態となっており、ＯＮパルスが電界効果トランジスタ１５へ伝わるのを阻止している状態にある。
【００３２】
過飽和リアクトル４２にさらにチャージ電流が供給されると、過飽和リアクトル４２の磁化状態は飽和状態となり、図３に“ＩＩ”で示すように、磁束密度は一定の値となる（すなわち飽和状態となる）。過飽和リアクトル４２は、飽和状態へ移行するとインダクタンスが小さくなるため、電界効果トランジスタ１５のゲート端子には電圧が印加される。換言すると、過飽和リアクトル４２はＯＮ状態となる。
【００３３】
ＰＷＭコントロールＩＣ３９からのパルスがＯＮからＯＦＦへと切り替わると、ゲート寄生コンデンサ１６の容量を放電するディスチャージ電流が過飽和リアクトル４２に流れ、過飽和リアクトル４２のコアの磁化状態は、図３に“ＩＩＩ”で示すように変化してリセットされる。
【００３４】
“Ｉ”、“ＩＩ”及び“ＩＩＩ”の変化は、クロック生成器３が出力する動作クロックを周期として繰り返される。
これらを繰り返す際に、ディスチャージ電流のどれだけの割合を過飽和リアクトル４２にリセット電流として流すかを、出力電圧の変化に応じてバイパス回路４１で調整することによって、次回のＯＮパルスの阻止時間を変化させる。
【００３５】
ＯＮパルスと阻止時間との関係を図４に示す。ｔ０は、ＯＮパルスの立ち上がり開始点である。過飽和リアクトル４２のコアには、必ず残留磁束密度Ｂｒがあり、デッドアングル（制御不能領域）が存在する。従って、リセット電流がゼロ、すなわち電界効果トランジスタ１５のディスチャージ電流が全てバイパス回路４１に流れた場合であっても、必ず阻止時間ｔ０〜ｔ１が発生する。ｔ３は、バイパス回路４１をＯＦＦし、電界効果トランジスタ１５のゲートのディスチャージ電流を全て過飽和リアクトルのリセット電流とした場合の最大の阻止時間である。ｔ２は、誤差増幅器２２、フォトカプラ４３ａ，４３ｂおよびバイパス回路４１で構成されるフィードバック回路により、出力電圧変動に応じて変化する。つまり、電界効果トランジスタ１５のターンオンのタイミングｔ２をｔ１〜ｔ３の間で変化させることでＰＷＭ制御が可能となる。
【００３６】
本実施形態に係る多出力電源回路は、過飽和リアクトルを電界効果トランジスタのゲートに挿入しているため、従来の構成と比較して回路規模を小さくできる。
また、出力の電圧、電流の変動に左右されることなく、過飽和リアクトルの線径を選定することが可能であるため、電源回路を規格化できる。
また、スレーブ出力の回路構成を容易に追加可能であるため、多出力化が容易である。
さらに、これらにより電源回路を低価格化が容易である。
【００３７】
さらに、本実施形態に係る多出力電源回路は、スレーブ出力のクロスレギュレーションが改善されるため、出力電圧が高い安定性を示す。
【００３８】
〔第２の実施形態〕
本発明を好適に実施した第２の実施形態について説明する。図５に、本実施形態に係る多出力電源回路の構成を示す。
この多出力電源回路は、第１の実施形態に係る多出力電源回路とほぼ同様の構成であるが、２次側の整流方式が異なっている。本実施形態においては、２次側の整流回路にＦＥＴを用いたＦＥＴ同期整流方式で回路を構成している。
【００３９】
本実施形態に係る多出力電源回路は、２次側の整流回路がＦＥＴ４９、５０、５３及び５４による同期整流回路として構成されているため、ダイオード整流方式を用いた第１の実施形態にかかる多出力電源回路と比較して、変換効率が大幅に向上する。
【００４０】
ＦＥＴ同期整流方式は、チョークコイルの臨界点以下の負荷電流においても間欠状態にならないため、ダイオード整流と比較して軽負荷における出力電圧の跳ね上がりが小さく、良好な負荷変動特性を得られる。
【００４１】
ただし、スレーブ側の出力を安定化する制御を何ら行わないと、図６に示すように、当然の如く出力電圧は負荷電流に応じて変動する。
【００４２】
このため、第１の実施形態と同様の手法でＰＷＭ制御を行うことにより、出力電圧の変動が小さく、安定性の高い出力制御を行えるようになる。
【００４３】
また、マスター側の出力がダイオード整流方式であると、チョークコイルの臨界点以下の負荷電流以下では、出力電圧の跳ね上がりを抑えようとＯＮ幅の急激な絞り込みが生じ、間欠発振状態となる。このため、ダイオード整流方式では、疑似負荷（ダミーの抵抗など）を挿入して臨界点以上の負荷電流を流し、間欠発振状態とならない程度のＯＮ幅を確保する必要がある。
これに対し、ＦＥＴ同期整流方式の場合は、ＯＮ幅の急激な絞り込みは発生せず、間欠発振とならない程度のＯＮ幅を容易に確保できる。したがって、軽負荷でもスレーブ側の出力を得るのに必要なＯＮ幅を容易に確保できる。
【００４４】
このことは、ＦＥＴ同期整流方式の多出力電源回路において電界効果トランジスタ１５のターンオンのタイミングｔ２が変化する範囲を小さくできること、換言すると、ｔ３の値を小さくできることを意味する。したがって、制御範囲であるｔ１〜ｔ３を狭めることが可能となり、過飽和リアクトル４２をさらに小型化できる。
【００４５】
〔第３の実施形態〕
本発明を好適に実施した第３の実施形態について説明する。図７に、本実施形態にかかる多出力電源回路の構成を示す。
この多出力電源回路は、第２の実施形態に係る多出力電源回路にアクティブクランプ回路５７及び６０を追加した構成である。
【００４６】
アクティブクランプ回路を用いることにより、トランスの利用効率が良くなり、変換効率がさらに向上する。
【００４７】
また、第２の実施形態に係る多出力電源回路では、メインスイッチング素子である電界効果トランジスタ１５，２９がＯＦＦの時に発生するフライバック電圧は、トランス１７，３１の入力巻線と電界効果トランジスタ１５，２９のドレイン−ソース間に寄生する容量とによって共振波形となる。よって、転流側ＦＥＴ５０，５４のゲートには、図８に示す波形の信号が印加され、ゲート電圧を十分に得られない期間が生じる。この期間では、負荷電流が転流側ＦＥＴ５０，５４のボディーダイオードを流れ、損失が発生する。
【００４８】
本実施形態に係る多出力電源回路は、アクティブクランプ回路を用いているため、フライバック電圧はクランプされて略矩形波状となり、転流側ＦＥＴ５０，５４のゲートには、図９に示すような波形の信号が印加される。これにより、転流側ＦＥＴ５０，５４は、ほぼ全ての時間でＯＮ状態となり、ボディーダイオードによる損失を低減できる。
【００４９】
アクティブクランプ用ＰＷＭコントロールＩＣ６３と、上記第２の実施形態に係る多出力電源回路が備えるＰＷＭコントロールＩＣ３９との違いは、アクティブクランプ回路の電界効果トランジスタをＯＮ／ＯＦＦするためのパルスを出力するための端子ＯＵＴ２が追加されていることであり、その他については同様である。
【００５０】
ＯＵＴ１及びＯＵＴ２は、メインスイッチ素子の電界効果トランジスタ１５，２９及びアクティブクランプ用の電界効果トランジスタ５８の制御信号の出力端子であり、これらを交互にＯＮ／ＯＦＦさせるよう波形のパルス波形を出力する。なお、スイッチング用の電界効果トランジスタとアクティブクランプ用の電界効果トランジスタとが同時にＯＮすることを避けるために、ＯＵＴ１及びＯＵＴ２のそれぞれから出力されるパルスにはデッドタイムが設けられている。
マスター出力側のアクティブクランプ回路６０は、電界効果トランジスタ６１及びコンデンサ６２で構成され、アクティブクランプ用ＰＷＭコントロールＩＣ６３のＯＵＴ２から出力されるパルスでＯＮ／ＯＦＦして、トランス３１の入力巻線に生じるフライバック電圧をクランプする。スレーブ出力側のアクティブクランプ回路５７は、電界効果トランジスタ５８及びコンデンサ５９で構成され、アクティブクランプ用ＰＷＭコントロールＩＣ６３のＯＵＴ２から出力されるパルスでＯＮ／ＯＦＦして、トランス１７の入力巻線に生じるフライバック電圧をクランプする。
【００５１】
アクティブクランプ回路とＦＥＴ同期整流方式との組み合わせによる効果や、回路の動作については公知であるため、詳細な説明は省略する。
【００５２】
なお、上記各実施形態は本発明の好適な実施の一例であり、本発明はこれに限定されることはない。
例えば、上記各実施形態においては、スレーブ側の出力が一つである構成を例としたが、スレーブ側の回路を複数段設けることも可能であることは言うまでもない。
また、図示した回路構成に限定されることはなく、電界効果トランジスタを用いた電源回路であれば、上記同様の制御方式を適用可能である。
このように、本発明は様々な変形が可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明の原理を示す図である。
【図２】本発明を好適に実施した第１の実施形態に係る定電圧電源回路の構成を示す図である。
【図３】過飽和リアクトルの磁化曲線を示す図である。
【図４】過飽和リアクトルに印加されるＯＮパルスと阻止時間との関係を示す図である。
【図５】本発明を好適に実施した第２の実施形態にかかる定電圧電源回路の構成を示す図である。
【図６】負荷変動特性を示す図である。
【図７】本発明を好適に実施した第３の実施形態に係る定電圧電源回路の構成を示す図である。
【図８】アクティブクランプ回路が無い場合の転流側ＦＥＴのゲート波形を示す図である。
【図９】アクティブクランプ回路が存在する場合の転流側ＦＥＴのゲート波形を示す図である。
【図１０】従来技術による定電圧電源回路の構成を示す図である。
【符号の説明】
【００５４】
１    入力源
２、１３、２７    入力平滑コンデンサ
３    クロック発生器
４、１８、４２    過飽和リアクトル
５    バイパス回路
６、１６、３０    ゲート寄生コンデンサ
７、１５、２９、４９、５８、６１    電界効果トランジスタ
８、１７、３１    トランス
９    整流・平滑回路
１０    フィードバック回路
１１    電圧検知回路
１２、２６、３８    負荷
１４、２１、２８、３７、４４、４５、４７、５１、５２、５５、５６    抵抗
１９、４６    ダイオード
２０、３２    コイル
２２、３４    誤差増幅器
２３、３５    ダイオード（整流側）
２４、３６    ダイオード（転流側）
２５、３３    出力平滑コンデンサ
３９    ＰＷＭコントロールＩＣ
４０、４３    フォトカプラ
４３ａ    フォトカプラ発光側
４３ｂ    フォトカプラ受光側
４９、５３    ＦＥＴ（整流側）
５０、５４    ＦＥＴ（転流側）
５７、６０    アクティブクランプ回路
５９、６２    コンデンサ
６３    アクティブクランプ用ＰＷＭコントロールＩＣ
【図１】
2006158007.tif 000003
【図２】
2006158007.tif 000004
【図３】
2006158007.tif 000005
【図４】
2006158007.tif 000006
【図５】
2006158007.tif 000007
【図６】
2006158007.tif 000008
【図７】
2006158007.tif 000009
【図８】
2006158007.tif 000010
【図９】
2006158007.tif 000011
【図１０】
2006158007.tif 000012