(57)【要約】【発明の名称】  ＭＯＳ型固体撮像装置【課題】ウェル電位の変動によって発生するシェーディングは、チップ面積、受光部面積の拡大に伴い増加する。そこで本発明は、搭載する画素特性を左右することなく、ウェルを低抵抗化することでシェーディングを最小化し、画素性能も最大化できるチップ面積、受光部面積の拡大に適してＭＯＳ型個体撮像装置を提供する。【解決手段】２次元配列されたフォトダイオードを含む受光部を有するＭＯＳ型固体撮像装置であって、半導体基板上に形成された第１導電型のウェル領域と、前記第１導電型のウェル領域中に形成された第２導電型の領域からなるフォトダイオード部とを有し、前記ウェル領域は深さ方向に２層以上に分割して形成され、前記ウェル領域における最も浅い第１層の不純物濃度は他の層に比べて低い。さらに、受光部ウェル安定化配線を複数の配線で入出力端子に直接接続する。【選択図】図１
2006086232.tif 000002
【特許請求の範囲】
【請求項１】
２次元配列されたフォトダイオードを含む受光部を有するＭＯＳ型固体撮像装置であって、
半導体基板上に形成された第１導電型のウェル領域と、
前記第１導電型のウェル領域中に形成された第２導電型の領域からなるフォトダイオード部とを有し、
前記ウェル領域は深さ方向に２層以上に分割して形成され、
前記ウェル領域における最も浅い第１層の不純物濃度は他の層に比べて低い
ことを特徴とするＭＯＳ型固体撮像装置。
【請求項２】
前記フォトダイオード部は前記第１層内に形成され、
前記ウェル領域における基板表面から２番目の第２層の不純物濃度は前記第１層に比べて高い
ことを特徴とする請求項１記載のＭＯＳ型固体撮像装置。
【請求項３】
前記ウェル領域が深さ方向に第１の層から第３の層を含む３層以上に分割して形成され、
前記フォトダイオード部は第１の層および第２の層内に形成され、
前記第１層および第２層の不純物濃度は第３層目の層に比べて低い
ことを特徴とする請求項１記載のＭＯＳ型固体撮像装置。
【請求項４】
前記ＭＯＳ型固体撮像装置は、さらに
前記受光部の外周部の一部あるいは周囲に受光部のウェル電位を安定化させるためのウェル安定化配線を有し、
前記ウェル安定化配線の下に位置する領域でかつ第１層内の領域は、第１層内の他の領域よりも不純物濃度が高い
ことを特徴とする請求項２記載のＭＯＳ型固体撮像装置。
【請求項５】
前記ＭＯＳ型固体撮像装置は、さらに
前記受光部の外周部の一部あるいは周囲に受光部のウェル電位を安定化させるためのウェル安定化配線を有し、
前記ウェル安定化配線の下に位置する領域でかつ第１層内および第２層内の領域は、第１層内および第２層内の他の領域よりも不純物濃度が高い
ことを特徴とする請求項３記載のＭＯＳ型固体撮像装置。
【請求項６】
前記ウェル安定化配線は、金属材料で形成される
ことを特徴とする請求項４または５記載のＭＯＳ型固体撮像装置。
【請求項７】
前記ウェル安定化配線は、半導体チップの入出力端子へ直接接続される
ことを特徴とする請求項４または５記載のＭＯＳ型固体撮像装置。
【請求項８】
請求項１から７記載の何れかのＭＯＳ型固体撮像装置を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に係わり、特に増幅型ＭＯＳ（Metal Oxide Semiconductor)センサを用いた固体撮像装置であって、撮像面積の大きな受光部を持つ固体撮像装置の画質安定化を図るための技術に属する。
【背景技術】
【０００２】
ＭＯＳ型固体撮像装置の従来の画素構造について図６を用いて説明する。半導体基板６１上に、第１の第１導電型ウェル６２、第２の第１導電型ウェル６３、第３の第１導電型ウェル６４、第４の第１導電型ウェル６５を有し、このウェル領域内に第２導電型フォトダイオード６６とその上部に第１導電型表面層７を有する。第１の第１導電型ウェルはフォトダイオード６６の領域には注入しないよう選択的に形成している。
【０００３】
また、フォトダイオード６６に蓄積した光蓄積信号を転送し、電圧変換ためのドレイン領域９とフォトダイオード６６からドレイン領域９へ光蓄積信号を転送する読み出しゲート８を有する。
【０００４】
読み出しゲート８を介してドレイン領域９へ転送された光蓄積信号は電圧変換され、ドライブトランジスタ１１および負荷トランジスタ１３とで構成されるソースフォロア回路によりインピーダンス変換されて電圧出力される。
【０００５】
従来の構造による、第１の第１導電型ウェル６２、第２の第１導電型ウェル６３、第３の第１導電型ウェル６４、第４の第１導電型ウェル６５の不純物濃度の関係は、第１の第１導電型ウェル＞第２の第１導電型ウェル≧第３の第１導電型ウェル≧第４の第１導電型ウェルという関係が一般的である。
【０００６】
この意味するところは、第１の第１導電型ウェル６２は搭載するトランジスタの閾値電圧を設計する上で重要であり、おおよそ半導体プロセスが決定された段階で濃度設定が完了しているべきものである。
【０００７】
しかし、第１の第１導電型ウェル６２、第２の第１導電型ウェル６３、第３の第１導電型ウェル６４、第４の第１導電型ウェル６５は、フォトダイオードの空乏層をどの深さまで必要とするかにより決定される。通常、カメラで使用される光電変換分光特性を意識して、フォトダイオードの空乏層を１〜１．５μｍ程度まで伸ばすことができるような濃度設定にしている。
【０００８】
しかしながら、通常の固体撮像装置において、次のような問題があった。１つ目としては、第１の第１導電型ウェル６２でほぼ支配されるウェル抵抗値は、受光部の面積拡大に伴い無視できないものとなり、ウェル電位を安定化させるためには抵抗値の低減が必要である。２つ目としては、例えば特許文献１に開示されているように、受光部内ウェル電位の安定化には、各画素内のウェルコンタクトおよび配線が有効であるが、画素内にコンタクトを形成することは、無効領域の増加につながり、基本特性の確保に悪影響を与える。
【０００９】
次に図７を参照しながら、従来技術におけるウェル電位を印加するレイアウトについて説明する。通常、論理演算を主体とするロジック系集積回路においては、図に示すようにチップ外周に備えた周辺回路用グランド配線７２を用いてチップ全体のウェル電位を設定している。基本的にＭＯＳ型固体撮像装置においてもこの方法は共通である。
【００１０】
チップの面積が小さい場合、例えば２５ｍｍ2程度のチップサイズであれば、受光部にウェル抵抗の影響が出るものではない。しかし、チップサイズが１００ｍｍ2を越えるとウェル抵抗の影響が出始めるため、受光部周辺にウェル電位安定化配線を配置する、画素内にウェルコンタクトを配置するなどの工夫が施されてきた。
【特許文献１】特開２００１−２３０４００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このように、受光部の拡大を前提とする高級ＤＳＣ（Digital Still Camera)向けＭＯＳ型固体撮像装置において、従来構造では、ウェル電位の安定化と性能確保の両立に限界があった。また、ウェル電位設定用配線を用いても、チップサイズ、受光部面積の拡大に伴う影響を防止できない。
【００１２】
本発明は、チップサイズ、受光部面積の拡大によるウェル電位の変動を最小化するとともに、画素部性能を最大化することに適した固体撮像装置およびカメラを提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため本発明のＭＯＳ型固体撮像装置は、ＤＳＣ等に備えられ、２次元配列されたフォトダイオードを含む受光部を有するＭＯＳ型固体撮像装置であって、半導体基板上に形成された第１導電型のウェル領域と、前記第１導電型のウェル領域中に形成された第２導電型の領域からなるフォトダイオード部とを有し、前記ウェル領域は深さ方向に２層以上に分割して形成され、前記ウェル領域における最も浅い第１層の不純物濃度は他の層に比べて低いことを特徴とする。
【００１４】
この構成によれば、トランジスタ特性、画素特性を劣化させることなくウェル抵抗を低減することができる。これによって、ウェル電位の安定化を図り受光部の面積を大きくとることができる。
【００１５】
より具体的には、本発明の第１のＭＯＳ型固体撮像装置は、半導体基板上に形成された第１導電型のウェル領域とウェル領域上に形成された第２導電型領域とからなるフォトダイオード部と、フォトダイオード部の上部に形成された第１導電型の表面層と、第１導電型のウェル領域におけるフォトダイオード部の第２導電型領域近傍に形成された第２導電型のドレイン領域と、当該ドレイン領域とフォトダイオード部の第２導電型領域との間におけるウェル領域上部に設けられた読み出しトランジスタのゲート部とを有した画素として構成され画素を２次元に配列した受光部と、受光部で発生した光蓄積信号を順次Ｘ−Ｙアドレス方式で読み出すための水平および垂直走査回路、出力アンプなどを含めた周辺回路を有したＭＯＳ型固体撮像装置であって、第１導電型ウェル領域が深さ方向に２〜４種類に分割して形成され、最も浅い第１導電型ウェルを第１の第１導電型ウェル、深くなるに従い順次、第２の第１導電型ウェル、第３の第１導電型ウェル、第４の第１導電型ウェルとして形成し、かつ第１の第１導電型ウェルをフォトダイオード部以外を選択的に形成し、第２の第１導電型ウェル、第３の第１導電型ウェル、第４の第１導電型ウェルを受光部および周辺回路部を一括して形成し、かつ第２の第１導電型ウェルの不純物濃度が第１の第１導電型ウェルの不純物濃度より高いことを特徴としている。
【００１６】
上記の構成によれば、第２の第１導電型ウェルの不純物濃度を増加させ、第１の第１導電型ウェルの濃度より高くすることによって、搭載しているトランジスタの閾値を変化させることなく受光部内ウェル抵抗を低抵抗化できる。受光部面積拡大に起因するウェル抵抗の影響は、特に光蓄積信号を電圧変換するドレイン領域のウェル電位が変動した場合に現れる。第２の第１導電型ウェルの抵抗値を下げることによって、受光部に印加されるパルスによるウェル電位変動を速やかに吸収することができるため、画質劣化を抑制することができる。
【００１７】
また、本発明のＭＯＳ型固体撮像装置は、半導体基板上に形成された第１導電型のウェル領域と、このウェル領域上に形成された第２導電型領域とからなるフォトダイオード部とフォトダイオード部の第２導電型領域上部に形成された第１導電型の表面層と、第１導電型のウェル領域におけるフォトダイオード部の第２導電型領域近傍に形成された第２導電型のドレイン領域と、当該ドレイン領域とフォトダイオード部の第２導電型領域との間におけるウェル領域上部に設けられた読み出しトランジスタのゲート部とを有した画素として構成され、画素を２次元に配列した受光部と、受光部で発生した光蓄積信号を順次Ｘ−Ｙアドレス方式で読み出すための水平および垂直走査回路、出力アンプなどを含めた周辺回路を有したＭＯＳ型固体撮像装置であって、第１導電型ウェル領域が深さ方向に２〜４種類に分割して形成され、最も浅い第１導電型ウェルを第１の第１導電型ウェル、深くなるに従い順次、第２の第１導電型ウェル、第３の第１導電型ウェル、第４の第１導電型ウェルとして形成し、かつ第１の第１導電型ウェル、第２の第１導電型ウェルをフォトダイオード部以外を選択的に形成し、第３の第１導電型ウェル、第４の第１導電型ウェルを受光部および周辺回路部を一括して形成し、かつ第３の第１導電型ウェルの不純物濃度が第１の第１導電型ウェル、第２の第１導電型ウェルの不純物濃度より高いことを特徴としている。
【００１８】
上記の構成によれば、第２の第１導電型ウェル、第３の第１導電型ウェルの不純物濃度を増加させ、第１の第１導電型ウェルの濃度より高くし、さらに第２の第１導電型ウェルをフォトダイオード部に形成しないよう選択的に形成する。これによって、搭載しているトランジスタの閾値を変化させることなく受光部内ウェル抵抗を低抵抗化でき、光蓄積信号を電圧変換するドレイン領域のウェル電位が変動した場合に現れる画質劣化を抑圧できるとともに、フォトダイオードの長波長側光電変換特性を改善することが可能である。
【００１９】
ここで、前記ＭＯＳ型固体撮像装置は、受光部の外周部で接地またはその他の電位に固定するための受光部ウェル安定化配線及び基板−配線間ビアを具備し、基板−配線間ビアと第２の第１導電型ウェルと低抵抗で接続するため第１の第１導電型ウェルと同じ深さで第１の第１導電型ウェルより不純物濃度が高い第１導電型コンタクト注入を追加した構成としてもよい。
【００２０】
上記の構成によれば、第２の第１導電型ウェルと受光部外周のウェル安定化配線間の抵抗を下げることができるため、低抵抗化した第２の第１導電型ウェルとの接続の低抵抗化が実現できる。
【００２１】
ここで、前記ＭＯＳ型固体撮像装置は、受光部の外周部で接地またはその他の電位に固定するための受光部ウェル安定化配線及び基板−配線間ビアを具備し、基板−配線間ビアと第３の第１導電型ウェルと低抵抗で接続するため第１の第１導電型ウェル、第２の第１導電型ウェルと同じ深さで第１の第１導電型ウェル、第２の第１導電型ウェルより不純物濃度が高い第１導電型コンタクト注入を追加した構成としてもよい。
【００２２】
上記の構成によれば、第３の第１導電型ウェルと受光部外周のウェル安定化配線間の抵抗を下げることができるため、低抵抗化した第２の第１導電型ウェルとの接続の低抵抗化が実現できる。
【００２３】
ここで、前記ＭＯＳ型固体撮像装置は、受光部ウェル安定化配線をアルミ配線などの低抵抗物質かつ２本以上の配線で直接入出力端子へ接続し、受光部のウェル電位の変動を最小化したことを特徴としている。
【００２４】
上記の構成によれば、受光部内でウェル電位を均一にすることが可能であり、特に受光部面積が大きい場合（例えば４００ｍｍ2以上の場合）に有効である。
【発明の効果】
【００２５】
上記の構成により、本発明のＭＯＳ型固体撮像装置は、トランジスタ特性、画素特性を劣化させることなくウェル抵抗を低減することができる。これによって、ウェル電位の安定化を図り受光部の大面積化が可能である。また、本発明の配線レイアウトによって、さらに均一な撮像特性を実現することができる。
【発明を実施するための最良の形態】
【００２６】
（第１の実施の形態）
図１は、本発明の第１の実施形態によるＭＯＳ型固体撮像装置における画素部断面概略図である。図１に示すように、基板１中に形成した第１の第１導電型ウェル２と第２の第１導電型ウェル３と第３の第１導電型ウェル４と第４の第１導電型ウェル５の４つの深さの層に分割して形成したウェルと、ウェル中に形成され光電変換を行うフォトダイオード６と、フォトダイオード６上に形成された第１導電型表面層７と、フォトダイオード６に蓄積された光蓄積信号電荷を電圧に変換する浮遊拡散容量を有するドレイン領域９を形成する。
【００２７】
その上部にはフォトダイオード６からドレイン領域９に光蓄積信号電荷を転送するための読み出しゲート８、ドライブトランジスタ１１および負荷トランジスタ１３で構成されドレイン領域９で変換した電圧を受けてインピーダンス変換するソースフォロア回路、ソースフォロア回路の電源である画素部電源１２、ドレイン領域９と画素電源部１２との間を導通させることでドレイン領域９の不要信号電荷をリセットするためのリセットトランジスタ１０を有している。以上から単位画素が構成される。光蓄積信号によって発生した電圧は、負荷トランジスタ１３を合わせて構成されるソースフォロアの出力として電圧振幅として出力される。
【００２８】
また、ＭＯＳ型固体撮像装置は、画素を２次元に配列した受光部と、受光部で発生した光蓄積信号を順次Ｘ−Ｙアドレス方式で読み出すための水平および垂直走査回路、出力アンプなどを含めた周辺回路を有している。
【００２９】
さらに、この構成の特徴は第１導電型ウェルを２層以上に分けて形成し、第２の第１導電型ウェル３の不純物濃度を第１の第１導電型ウェル２より高く設定することにある。本実施例では、第１導電型ウェルは４層構造で説明する。
【００３０】
各ウェルの不純物分布最大値の位置は、例えば以下のような関係にある。第１の第１導電型ウェル：０．１μｍ以上０．８μｍ以下、第２の第１導電型ウェル：０．８μｍ以上１．６μｍ以下、第３の第１導電型ウェル：１．６μｍ以上２．２μｍ以下、第４の第１導電型ウェル：２．２μｍ以上２．７μｍ以下程度である。
【００３１】
この形成方法としては、第１の第１導電型ウェル２はフォトダイオード６の領域には形成されないように選択的に形成し、第２の第１導電型ウェル３、第３の第１導電型ウェル４、第４の第１導電型ウェル５は一括して形成する。
【００３２】
通常、第１の第１導電型ウェル２は搭載するトランジスタの閾値を決定する。よって、ウェル抵抗を下げることを目的に不純物の高濃度化を実施すると、閾値の変動やドレイン領域もしくは第２導電型チャネル間で耐圧劣化を伴う。
【００３３】
第１導電型ウェルを分割して形成すると、第２の第１導電型ウェル３のみを高濃度化することができる。第２の第１導電型ウェルは、トランジスタの閾値に影響しない。よって、この高濃度化によって、大幅にウェル抵抗を押さえることができる。例えば、通常の濃度の１０倍程度にすると抵抗値を１／５程度に抑えることができる。
【００３４】
なお、第１導電型ウェルの分割数は２以上であれば可能であり上限は設けない。また、濃度設定についても上記に限るものではない。
【００３５】
なお、上記のＭＯＳ型固体撮像装置は、デジタルスチルカメラ（ＤＳＣ）などに備えられる。
（第２の実施の形態）
図２は、本発明の第２の実施形態によるＭＯＳ型固体撮像装置における画素部断面概略図である。画素を構成する要素は第１の実施の形態とほぼ同等であるため、重複する説明は省略する。
【００３６】
図２の構成の特徴は、第３の第１導電型ウェル４が、第１の第１導電型ウェル２および第２の第１導電型ウェル３の不純物濃度より高く、また第１の第１導電型ウェル２、第２の第１導電型ウェル３ともにフォトダイオード６に形成されないよう選択的に形成する。例えば、通常の濃度の１０倍程度にすると抵抗値を１／３程度に抑えることができる。
【００３７】
なお、第１導電型ウェルの分割数は３以上あれば可能であり上限は設けない。また、濃度設定についても上記に限るものではない。
（第３の実施の形態）
図３は、本発明の第３の実施形態によるＭＯＳ型固体撮像装置におけるレイアウト図と図中Ａ−Ａ'間の断面概略図である。
【００３８】
本構成の特徴は、受光部周辺に配置する受光部ウェル安定化配線３１と受光部ウェル安定化配線３１と第２の第１導電型ウェル３を接続するビア１４を設け、この直下に第１の第１導電型ウェル２より不純物濃度が高いコンタクト注入３０を実施することにある。
【００３９】
第１の実施形態の説明で記述したが、第２の第１導電型ウェル３の濃度を１０倍に増加しても、ウェル抵抗が１／５程度であるのは、このコンタクト注入がないからである。したがって、本実施例は実施例１の構成をさらに効果的にするものである。
【００４０】
本実施例のようにコンタクト注入を実施することによって、第２の第１導電型ウェル３の濃度を１０倍にした場合、ウェル抵抗は１／８程度に低抵抗化できる。
【００４１】
本実施例では、受光部ウェル安定化配線は受光部外周を一周している場合を示したが、特に一周している必要はなく、上辺のみ、下辺のみ、左右のみなど様々な場合があり得る。また、同一材質で接続されている必要はなく、レイアウトによっては、別材質でジャンプ接続している場合もあり得る。
【００４２】
また、受光部からの距離は特に規定するものではなく、受光部ウェルの安定化を目的とし、またその効果がある距離であれば同等の内容である。
（第４の実施の形態）
図４は、本発明の第４の実施形態によるＭＯＳ型固体撮像装置におけるレイアウト図と図中Ａ−Ａ'間の断面概略図である。
【００４３】
本構成の特徴は、受光部周辺に配置する受光部ウェル安定化配線と受光部ウェル安定化配線と第３の第１導電型ウェル４を接続するビアを設け、この直下に第１の第１導電型ウェル２、第２の第１導電型ウェル３より不純物濃度が高いコンタクト注入３０を実施することにある。
【００４４】
実施例２の説明で記述したが、第２の第１導電型ウェル３の濃度を１０倍に増加しても、ウェル抵抗が１／３程度であるのは、このコンタクト注入がないからである。したがって、本実施例の内容は実施例２の構成をさらに効果的にするものである。
【００４５】
本実施例のようにコンタクト注入を実施することによって、第２の第１導電型ウェルの濃度を１０倍にした場合、ウェル抵抗は１／７程度に低抵抗化できる。
【００４６】
本実施例では、受光部ウェル安定化配線は受光部外周を一周している場合を示したが、特に一周している必要はなく、上辺のみ、下辺のみ、左右のみなど様々な場合があり得る。また、同一材質で接続されている必要はなく、レイアウトによっては、別材質でジャンプ接続している場合もあり得る。
【００４７】
また、受光部からの距離は特に規定するものではなく、受光部ウェルの安定化を目的とし、またその効果がある距離であれば同等の内容である。
（第５の実施の形態）
図５は、本発明の第５の実施形態によるＭＯＳ型固体撮像装置におけるレイアウト図と図中Ａ−Ａ'間の断面概略図である。
【００４８】
本構成の特徴は、受光部ウェル安定化配線から例えばアルミ、銅などの金属材料から成る低抵抗物質で２本以上の複数配線によって直接、半導体チップの入出力端子５１に接続し、ＧＮＤ等の所定電位に固定している。本実施例では、受光部の４隅から４本の配線で接続している。特に、受光部の面積が４００ｍｍ2を超えると、受光部ウェル安定化配線３１の抵抗値も無視できなくなる。
【００４９】
この抵抗成分により電位の浮きが発生する。例えば、受光部ウェル安定化配線３１の一方から外部へ接続すると対角あるいは対面に配線したウェル電位変動を抑えられず、不均一な電位状態となる。本発明の形態によれば、対面方向のウェル電位を一致させることが可能である。
【００５０】
本実施例では、受光部の４隅から４本の配線としたが、２本以上あれば十分な効果が得られる。
【産業上の利用可能性】
【００５１】
本発明のレンズ交換型高級ディジタルスチルカメラのような結像サイズが大きい分野に利用される固体撮像装置の製造に有用であり、その他、結像サイズが大きい分野、歯科用Ｘ線入力固体撮像装置、顔輪郭イメージ入力デバイスなどに適している。
【００５２】
また、本発明は結像サイズの拡大に対する効果のみならず、高速に信号を取り扱えるようになるという効果もあり、高速化を特徴とする固体撮像装置に適している。
【図面の簡単な説明】
【００５３】
【図１】第１の実施の形態におけるＭＯＳ型固体撮像装置の構成を示す概略断面図である。
【図２】第２の実施の形態におけるＭＯＳ型固体撮像装置の構成を示す概略断面図である。
【図３】第３の実施の形態におけるＭＯＳ型固体撮像装置のレイアウトを示す概略図である。
【図４】第４の実施の形態におけるＭＯＳ型固体撮像装置のレイアウトを示す概略図である。
【図５】第５の実施の形態におけるＭＯＳ型固体撮像装置のレイアウトを示す概略図である。
【図６】従来のＭＯＳ型固体撮像装置の構成を示す概略断面図である。
【図７】従来のＭＯＳ型固体撮像装置のレイアウトを示す概略図である。
【符号の説明】
【００５４】
１、６１  基板
２、６２  第１の第１導電型ウェル
３、６３  第２の第１導電型ウェル
４、６４  第３の第１導電型ウェル
５、６５  第４の第１導電型ウェル
６、６６  フォトダイオード
７、６７  第１導電型表面層
８  読み出しゲート
９  ドレイン領域
１０  リセットトランジスタ
１１  ソースフォロア  ドライブトランジスタ
１２  画素部電源
１３  負荷トランジスタ
１４  ビア
３０  コンタクト注入
３１  受光部ウェル安定化配線
３２、７２  周辺回路用グランド配線
３３、７３  基板電圧印加配線
４０  コンタクト注入２
５１  入出力端子
【図１】
2006086232.tif 000003
【図２】
2006086232.tif 000004
【図３】
2006086232.tif 000005
【図４】
2006086232.tif 000006
【図５】
2006086232.tif 000007
【図６】
2006086232.tif 000008
【図７】
2006086232.tif 000009