(57)【要約】【課題】  本発明の目的は、無線信号を受信し、デジタル信号処理を行う小型軽量な半導体装置を提供することである。【解決手段】  本発明の半導体装置は、表面にグランド領域が形成される基板と、基板のグランド領域上に接続されるアナログ系無線信号処理チップと、アナログ系無線信号処理チップ上に、電気的に絶縁されて積層されるデジタル系信号処理チップとを備えるスタック構成を取る。【選択図】  図４
2006324563.tif 000002
【特許請求の範囲】
【請求項１】
表面にグランド領域が形成される基板と、
前記基板の前記グランド領域上に接続されるアナログ系無線信号処理チップと、
前記アナログ系無線信号処理チップ上に、電気的に絶縁されて積層されるデジタル系信号処理チップとを具備する半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記アナログ系無線信号処理チップの上面に無線信号処理を行う半導体活性領域層が形成され、
前記デジタル系信号処理チップの上面にデジタル信号処理を行う半導体活性領域層が形成される半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記アナログ系無線信号処理チップと前記デジタル系信号処理チップとの間に絶縁層を具備する半導体装置。
【請求項４】
請求項１から３までの少なくとも一項に記載の半導体装置において、
前記デジタル系信号処理チップは、前記アナログ系無線信号処理チップの全面を覆うように配置されている半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記基板の最上部層の複数箇所のそれぞれから、前記アナログ系無線信号処理チップおよび前記デジタル系信号処理チップの各々の上面の、前記複数箇所のそれぞれに対応する位置に、導電性ワイヤが接続される半導体装置。
【請求項６】
請求項１から５までの少なくとも一項に記載の半導体装置において、
前記基板の前記表面層は、前記アナログ系無線信号処理チップの入力端子を有し、前記基板に形成される外部信号の入力端子と前記アナログ系無線信号処理チップの入力端子との間にインピーダンス整合用回路を備える半導体装置。
【請求項７】
請求項６に記載の半導体装置において、前記外部信号の前記入力端子と前記アナログ系無線信号処理チップの前記入力端子との間に、さらに、前記外部信号のうち特定周波数帯域の信号のみを通過させるための帯域通過フィルターを備える半導体装置。
【請求項８】
請求項１から７までの少なくとも一項に記載の半導体装置において、
さらに、前記アナログ系無線信号処理チップと前記デジタル系信号処理チップと前記基板とをモールド封止するためのパッケージを具備する半導体装置。
【請求項９】
請求項１から８までに記載の半導体装置は、携帯端末機器に搭載される半導体装置である半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、無線信号を受信し、デジタル信号処理を行う半導体装置、例えばＧＰＳ信号処理用の半導体チップを内臓する半導体装置に関する。
【背景技術】
【０００２】
例えば、ＧＰＳ信号処理をするには、ＧＰＳの無線信号、つまり１５７５．４２ＭｈｚのＧＰＳ信号を受信して受信周波数を数Ｍｈｚ〜数十Ｍｈｚ程度のベースバンドの周波数にダウンコンバートするためのアナログ系無線信号処理チップ（以下ＲＦチップともいう）と、ＲＦチップにてダウンコンバートされた変換信号を復調するためのデジタル系信号処理チップ、つまりベースバンドチップ（以下ＢＢチップともいう）とが必要である。従来のＧＰＳ信号受信装置は、それぞれ個別のパッケージにモールド封入されたＲＦチップと、ＢＢチップとを備えている。
【０００３】
図１に示すように、従来のＧＰＳ信号受信装置１においては、ＲＦチップ６が、アンテナ２で受信されたＧＰＳ信号と、ＢＢチップ７から送られて来るクロック信号９とをミキシングすることによりＧＰＳ信号の周波数をベースバンドの周波数にまでダウンコンバートする。そして、ベースバンドの周波数にまでダウンコンバートされたＧＰＳ信号は、ＲＦチップ６内でデジタル信号化された後、データ信号８としてＢＢチップ７に出力される。ＢＢチップ７は、受信したデータ信号８を復調し、ＧＰＳ位置情報信号１０として外部に出力する。
【０００４】
従来のＧＰＳ信号受信装置１においては、ＲＦチップ６とベースバンド（ＢＢ）チップ７とがそれぞれ個別に基板３上に配置されているため、各々のパッケージを搭載するだけの実装面積を有した基板３が必要である。また、ＲＦチップ６の入力端には高周波であるＧＰＳ信号が入力されるため、ＧＰＳ信号がＲＦチップ６の入力端で反射されずに効率良くＲＦチップに入力されるように、ＲＦチップ６の入力端の前段には、アンテナ２で受信されるＧＰＳ信号のインピーダンスを、ＲＦチップ６の入力インピーダンスに整合するためのインピーダンス整合部（図示せず）を備える必要がある。インピーダンス整合部は、生産されるＧＰＳ信号受信装置１毎に、それぞれ調整が行われる。さらに、ＲＦチップ６の入力端の前段、およびＲＦチップの段間にＧＰＳ信号のうち特定周波数帯域のみを通過させる帯域通過フィルタ（フィルタＡ４、フィルタＢ５）が設置される。従って、インピーダンス整合部、および帯域通過フィルタを実装するための基板面積が必要となる。
【０００５】
上記した技術に関連して、以下に示す提案がなされている。
【０００６】
特開２００４−２１４２４９号公報に開示されている「半導体モジュール」では、図２に示すように、上面に支持体２４を有し、下面に外部電極端子３２を有するモジュール基板２３と、主面に設けた電極が上側になる姿勢でモジュール基板上に固定された第１の半導体チップ２１と、第１の半導体チップの上方に第１の半導体チップに接触することなく一部が平面的に重なり、支持体で支持固定された第２の半導体チップ２２と、第１の半導体チップとモジュール基板を電気的に接続する導電性のワイヤ２８とを有する半導体モジュール２０が提案されている。当該半導体モジュール２０においては、第２の半導体チップ２２の下面部分のグランド強化と放熱性の向上を目的として、第２の半導体チップ２２の下面部分が、支持体２４およびビア２６を介して、モジュール２３の下面に形成されている放熱パッド２５に接続されている。
【０００７】
また、特開２００２−３３４３９号公報に開示されている「半導体装置」では、図３Ａに示すように、電気的接続を得るための金属細線線路４５、４６、およびリードフレーム４７、４７ａ、４７ｂを用い、少なくとも第１の半導体チップとして高速のデジタル信号系半導体チップ４２と、第２の半導体チップとしてはＲＦ系アナログ信号用半導体チップ４１とが混在した半導体装置において、図３Ｂに示すような、ＲＦ信号系の線路となるリードフレーム上にのみ並列金属細線線路５０を設けて電気特性のチューニングを可能にした半導体装置４０が提案されている。
【０００８】
【特許文献１】特開２００４−２１４２４９号公報
【特許文献２】特開２００２−３３４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
例えば、ＧＰＳ信号受信用半導体装置を備えた携帯端末機器などのように、無線信号を受信し、デジタル信号処理を行う電子機器は、一段の小型軽量化が求められている。例えば、従来のＧＰＳ信号受信用半導体装置のサイズでは、上記した小型軽量化の要求を満たすことが出来なくなっている。本発明はこのような課題に答えようとするものである。
【課題を解決するための手段】
【００１０】
以下に、［発明を実施するための最良の形態］で使用する括弧付き符号を用いて、課題を解決するための手段を説明する。これらの符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
本発明の半導体装置（６０）は、表面にグランド領域（６１ａ）が形成される基板（６１）と、基板のグランド領域上に接続されるアナログ系無線信号処理チップ（６）と、アナログ系無線信号処理チップ上に、電気的に絶縁されて積層されるデジタル系信号処理チップ（７）とを備える。
【発明の効果】
【００１２】
本発明によれば、無線信号を受信し、デジタル信号処理を行う半導体装置の小型化が可能になる。その他の効果は、後述される。
【発明を実施するための最良の形態】
【００１３】
添付図面を参照して、本発明による半導体装置を実施するための最良の形態を以下に説明する。
【００１４】
本発明に係わる半導体装置は、無線信号を受信し、デジタル信号処理を行う半導体装置である。具体的には、表面にグランド領域（６１ａ）が形成される基板（６１）と、基板のグランド領域上に接続されるアナログ系無線信号処理チップ（以下、アナログ系ＲＦチップ、あるいは、単にＲＦチップともいう）（６）と、アナログ系無線信号処理チップ上に、電気的に絶縁されて積層されるデジタル系信号処理チップ（以下、デジタル系ＢＢ（ベースバンド）チップ、あるいは、単にＢＢチップともいう）（７）とを備える。
【００１５】
本発明の半導体装置では、スイッチングノイズおよび外部機器から放射される電磁波の影響を受けやすいアナログ系ＲＦチップが、基板の表面に形成されるグランド領域上に直接積層される。また、アナログ系ＲＦチップの上方には、アナログ系ＲＦチップの全面を覆うように、電気的に絶縁されてデジタル系ＢＢチップが積層される。これにより、極めてコンパクトで、無線信号のデジタル信号処理、たとえば、ＧＰＳ信号の受信感度および信号処理後の位置情報精度などに優れた半導体装置が実現される。
【００１６】
（実施の形態１）
図４に、本発明をＧＰＳ信号の受信装置に適用した実施の形態１に係わる半導体装置の断面概略構造を示す。図４に示されるように、本実施の形態の半導体装置６０は、多層基板であるＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  ａ  Ｐａｃｋａｇｅ）基板６１と、外部から入力されるＧＰＳ信号をベースバンドの周波数に変換するＲＦチップ６と、ＲＦチップから出力される変換信号をベースバンド信号に基づいて規定の信号処理を行うＢＢ（ベースバンド）チップ７とを備えている。ＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  ａ  Ｐａｃｋａｇｅ）基板６１の最上部層の一部には、アナログＧＮＤパターン６１ａが形成される。また、ＲＦチップ６のＲＦチップシリコン基板６ａ上面には、トランジスタ等の回路部が作り込まれるＲＦチップ活性領域層６ｂが形成され、ＢＢ（ベースバンド）チップ７のＢＢ（ベースバンド）チップシリコン基板７ａ上面にも、同様にＢＢチップ活性領域層７ｂが形成される。
【００１７】
本実施の形態においては、ＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  ａ  Ｐａｃｋａｇｅ）基板６１のアナロググランドパターン（以下、アナログＧＮＤパターンともいう）６１ａ上にＲＦチップ６がＲＦチップ活性領域層６ｂを上にして積層される。具体的には、例えば、図示しない薄い導電性接着シートや、図示しない導電性接着樹脂などで両者を固着するとともに、電気的な接続もあわせて持たせる。なお、導電性接着シートなどは、ＲＦチップ６の全面を覆うものが好ましい。また、アナログＧＮＤパターン６１ａの大きさは、ＲＦチップ６の全面を覆う程度の大きさがあるほうが好ましい。また、ＲＦチップ６の上方には、ＲＦチップ６の全面を覆うように、電気的に絶縁されてＢＢチップ活性領域層７ｂを上にしてＢＢチップ７が積層され、これによりスタック構造が構成される。また、ＲＦチップ６とＢＢチップ７との間には、絶縁層として樹脂スぺーサ６３が積層される。
【００１８】
本実施の形態においては、ＳＩＰ基板６１の最上部層に、ＧＰＳ信号を入力するための入力端子、ＧＰＳ信号のうち特定周波数帯域の信号のみを通過させるためのＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタ等により構成される帯域通過フィルタ、ＧＰＳ信号の入力インピーダンスとＲＦチップ６の入力インピーダンスとのインピーダンス整合を行うためのインピーダンス整合用回路、ＧＰＳ信号をＲＦチップ６に出力するための出力端子、ＲＦチップ６で周波数変換されたデータ信号を入力するためのデータ信号入力端子、データ信号をＢＢチップに出力する前に信号出力を調整するための信号強度変換用回路、データ信号をＢＢチップ７に出力するためのデータ信号出力端子、ＢＢチップ７でデータ信号を復調処理することにより生成されるＧＰＳ位置情報信号を入力するためのＧＰＳ位置情報信号入力端子が、それぞれパターン形成あるいは積載される。そして、パターン形成されたそれぞれの端子（ボンディングパッド６４）から、ＲＦチップ６およびＢＢチップ７の上面に形成されている各活性領域層６ｂ、７ｂの対応する端子の各々に、導電性ワイヤ６５が結合されて、本実施の形態の構成要件全体が電気的に接続される。
【００１９】
図５に、本実施の形態に係わる半導体装置６０の上面からの透視形態を示す。図５に示されるように、本実施の形態においては、ＲＦチップ６とＢＢチップ７とがスタック構成されるため、ＳＩＰ基板６１上に占めるチップの占有面積は、ＢＢチップ７の積載面積と概ね同一になる。そして、ＳＩＰ基板６１上において、ＲＦチップ６およびＢＢチップ７を取巻くようにパターン形成されたそれぞれの端子（ボンディングパッド６４）から、ＲＦチップ６およびＢＢ（ベースバンド）チップ７の上面に形成されている各活性領域層６ｂ、７ｂの対応する端子の各々に導電性ワイヤ６５が接続される。本実施の形態においては、絶縁層を介して、ＢＢチップ７をＲＦチップ６の上方に配置してスタック構造を構成しているために、ＢＢチップ７の下部に、ＳＩＰ基板６１上の端子からＲＦチップ６上の対応する端子にワイヤー６５を接続することのできるスペースが生じる。これにより、ＳＩＰ基板６１の面積を低減することが可能となる。
【００２０】
ＳＩＰ基板６１上のチップ積載部周縁には、上記したように、ＧＰＳ信号を入力するための入力端子（図示せず）を備えて、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルターで構成される帯域通過フィルタＡ及びＢ（４及び５）、ＧＰＳ信号の入力インピーダンスとＲＦチップ６の入力インピーダンスとのインピーダンス整合を行うためのインピーダンス整合用回路６２、ＧＰＳ信号をＲＦチップ６に出力するための出力端子（ボンディングパッド６４）、ＲＦチップ６で周波数変換されたデータ信号を入力するためのデータ信号入力端子（ボンディングパッド６４）、、データ信号をＢＢチップに入力する前に信号出力を調整するための信号強度変換用回路６９、データ信号をＢＢチップ７に出力するためのデータ信号出力端子（ボンディングパッド６４）、ＢＢチップ７でデータ信号を復調処理することにより生成されるＧＰＳ位置情報信号を入力するためのＧＰＳ位置情報信号入力端子（ボンディングパッド６４）、が、それぞれパターン形成あるいは積載されている。本実施の形態においては、インピーダンス整合用回路６２として、キャパシタおよびインダクタを組み合わせた整合用回路６２が採用されている。当該整合用回路６２においては、１度その組み合わせ値を設計あるいは試験で決定した後には、決定された値のキャパシタおよびインダクタの組み合わせにより構成されるインピーダンス整合用回路６２が継続的に使用される。これにより、各半導体装置６０単位でのインピーダンス整合用回路６２の調整作業は無くなる。また、データ信号のＢＢチップ７に入力する信号出力を調整するための信号強度変換用回路（図示せず）は、キャパシタおよび抵抗器等のパッシブ素子６９により構成される。当該信号強度変換用回路においても、最適なパッシブ素子６９の値が１度、設計あるいは試験で決定されると、決定された値のキャパシタおよび抵抗器等の組み合わせにより構成される信号強度変換用回路が継続的に使用される。これにより、各半導体装置６０単位での信号強度変換用回路の調整作業は無くなる。
【００２１】
図４に示されるように、本実施の形態に係わる半導体装置６０においては、スタック構成されたＳＩＰ基板６１とＲＦチップ６とＢＢチップ７とは、１つのパッケージ６７に樹脂モールド６６により封止される。また、ＳＩＰ基板６１の下面にはＢＧＡボール６８が接続される。これにより、ＢＧＡボール６８を介して、外部基板と本実施の形態の半導体装置６０との電気的なインターフェースが取られる。
【００２２】
本実施の形態においては、ＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  ａ  Ｐａｃｋａｇｅ）基板６１のアナログＧＮＤパターン６１ａ上にＲＦチップ６がＲＦチップ活性領域層６ｂを上にして積層される。また、ＲＦチップ６の上方に、ＲＦチップ６の全面を覆うように、電気的に絶縁されてＢＢチップ活性領域層７ｂを上にしてＢＢ（ベースバンド）チップ７が積層され、スタック構造が構成される。これにより、以下に述べる二つの効果を有する。
【００２３】
（ａ）ＲＦチップ６が、ＳＩＰ基板６１の最上部層の一部に形成されるアナログＧＮＤパターン６１ａ上に直接に積層されるため、ＲＦチップ６のＲＦチップシリコン基板６ａに流れる電流を効率良くチップからＳＩＰ基板６１に引き出すことが出来る。これにより、ＲＦチップ６のグランドが強化されて、ＲＦチップ６の高周波特性を維持することが可能となる。
【００２４】
（ｂ）また、ＲＦチップ６は、その上のＢＢチップ７からのスイッチングノイズ等の外部攪乱の影響を受けるのではないかと懸念されるが、上記（ａ）の効果や、ノイズ源である活性層はＢＢチップの上側であり、ＢＢチップの下面は電位的に安定した基板層が形成されることなどにより、その影響は無視できる程度になる。従って、本実施の形態においては、ＧＰＳ信号の受信感度および信号処理後の位置情報精度に優れた半導体装置６０を実現することができる。
【００２５】
前述のように、ＢＢチップ７をＲＦチップ６上に積載すると、ＢＢチップ７において発生するノイズのＲＦチップ６に対する影響が懸念されるが、ＲＦチップ６上にＢＢチップ７を積載しない構成でＲＦチップ６の感度特性（信号雑音比）を測定した。この結果、ＢＢチップ７をＲＦチップ６上に積載した場合の方が積載しない場合と比較して、ＲＦチップ６の感度特性（信号雑音比）は同等か、良いということが示された。
【００２６】
本実施の形態の半導体装置６０は携帯型電子機器用途であるため、必然的に消費電流の少ない、いわゆる省電力用途の半導体チップが用いられる。勿論、ＢＢチップ７も同様である。このため、ＢＢチップシリコン基板７ａを移動する電荷の量は必然的に少ない状態であり、結果としてＢＢチップシリコン基板７ａは電気的に安定した層となる。ＢＢチップシリコン基板７ａが電気的安定層となることから、ＢＢチップシリコン基板７ａはＲＦチップ６に対してシールド効果を有する。その結果、ＲＦチップ６においては上記したように感度特性の向上という効果がもたらされる。また、ＢＢチップ７がＲＦチップ６の上方に積載される方がＲＦチップ６の下方にある場合よりも感度特性（信号雑音比）が向上するということは、ＢＢチップ７の特に基板側が、ＲＦチップ６に対して自らが発生するノイズのシールドとなるのみならず、外部からのノイズに対してもある程度のシールド効果をも有することを示している。
【００２７】
本実施の形態においては、スタック構成されたＳＩＰ基板６１とＲＦチップ６とＢＢチップ７とが、１つのパッケージ６７に樹脂モールド６６により封止される。
これにより、極めてコンパクトな半導体装置６０を実現することができる。
【００２８】
従来のＧＰＳ信号受信用半導体装置のような無線信号を受信し、デジタル信号処理する半導体装置は、インピーダンス整合部を有するために、生産されたＧＰＳ信号受信用半導体装置毎に整合部の調整をする必要がある。このため、生産効率を上げるためには、調整部位を極力減らし、調整作業に要する時間を削減することが必要となっている。さらに、個別に調整作業を行うことにより生じる製品性能のばらつきを均一化し、製品に対する信頼性の向上が求められている。これに対して本実施の形態においては、インピーダンス整合用回路６２および信号強度変換用回路６９等における調整作業を削減することにより、製品の生産効率の向上を実現する。また、調整作業の削減により、製品性能のばらつきを均一化して、製品に対する信頼性の向上を実現する。
【００２９】
以上、本実施の形態を述べてきたが、ＲＦチップ６の大きさは、必ずしもＢＢチップ７より小さくする必要はなく、ＲＦチップ６の方が大きくても良いことは勿論である。この場合には、ＲＦチップ６のワイヤ６５の接続位置を透視図的に見てＢＢチップ７の外側に接続することができる。この場合には、ＲＦチップ６とＢＢチップ７のワイヤの高さ方向のスペースをなくすことができるので、ＲＦチップ６の表面層が絶縁されていれば、ＢＢチップ７とＲＦチップ６との間の絶縁シートをなくすこともできる。
【００３０】
また、ＲＦチップ６、ＢＢチップ７とも実施の形態では直方体、つまり、平面図的には四角形の形態を示しているがこれにとらわれる必要もない。また、ＲＦチップ６とＢＢチップ７との間を絶縁シートで絶縁しているが、絶縁フィルムは勿論、エポキシ基板等の絶縁板あるいは、絶縁樹脂の塗布等により絶縁しても良いのは勿論である。
【００３１】
（実施の形態２）
本発明の実施の形態２に係わる半導体装置は、無線信号処理チップとデジタル信号処理チップとを有し、例えば携帯型通信端末のように無線信号で得た情報を内部処理するものである。
【００３２】
実施の形態１においては、ＧＰＳ信号処理を例に述べたが、本実施の形態においては、ＧＰＳ信号処理に限らず、一般の無線信号処理を行う半導体装置であり、無線信号処理チップの上にデジタル信号処理チップを有するのが特徴である。例えば、本実施の形態の半導体装置は、Ｂｌｕｅｔｏｏｔｈへの適用が可能である。Ｂｌｕｅｔｏｏｔｈに適用された場合、本実施の形態に半導体装置は、無線信号処理のＲＦ部のチップと無線信号処理のＲＦ部のチップの上方に積載されたデジタル信号処理のＤＳＰ部のチップとを有するスタック構成を備えている。この構成は、実施の形態１におけるＲＦチップ６を無線信号処理のＲＦ部チップに、ＢＢチップ７をデジタル信号処理のＤＳＰ部チップに置き換えたものと同様であり、ここではその概略構成図を省略する。
【図面の簡単な説明】
【００３３】
【図１】従来のＧＰＳ信号受信装置のブロック構成を示す図である。
【図２】従来の半導体モジュールの断面構造の概略を示す図である。
【図３Ａ】従来の半導体装置の断面構造の概略を示す図である。
【図３Ｂ】従来の半導体装置におけるリードフレームとチップとの電気的接続状態を示す図である。
【図４】実施の形態１に係わる半導体装置の断面構造の概略を示す図である。
【図５】実施の形態１に係わる半導体装置の上面からの透視形態を示す図である。
【符号の説明】
【００３４】
１…従来のＧＰＳ信号受信装置
２…アンテナ
３…基板
４…フィルタＡ
５…フィルタＢ
６…ＲＦチップ
６ａ…ＲＦチップシリコン基板
６ｂ…ＲＦチップ活性領域層
７…ＢＢ（Ｂａｓｅ  Ｂａｎｄ  Ｃｈｉｐ）チップ
７ａ…ＢＢチップシリコン基板
７ｂ…ＢＢチップ活性領域層
８…データ信号
９…クロック信号
１０…ＧＰＳ位置情報信号
２０…半導体モジュール
２１…第１半導体チップ
２２…第２半導体チップ
２３…モジュール
２４…支持
２５…放熱パッド
２６…ビア
２８…ワイヤ
３２…外部電極
４０…半導体装置
４１…ＲＦ信号系チップ
４２…ベースバンド信号系チップ
４５…第２の金属細線
４６…第１の金属細線
４７…リードフレーム
４７ａ…インナーリード部
４７ｂ…アウターリード部
５０…第３の金属細線
６０…半導体装置
６１…ＳＩＰ基板
６１ａ…アナログＧＮＤパターン
６２…インピーダンス整合用回路
６３…樹脂スぺーサ
６４…ボンディングパッド
６５…ワイヤ
６６…樹脂モールド
６７…パッケージ
６８…ＢＧＡボール
６９…パッシブ素子
【図１】
2006324563.tif 000003
【図２】
2006324563.tif 000004
【図３Ａ】
2006324563.tif 000005
【図３Ｂ】
2006324563.tif 000006
【図４】
2006324563.tif 000007
【図５】
2006324563.tif 000008