(57)【要約】【課題】音響共鳴の不都合を回避したＨＩＤランプ光源装置を備えたプロジェクタを提供すること。【解決手段】高輝度放電ランプを始動して放電電流を供給するための給電装置とを接続した光源装置を備えるプロジェクタにおいて、前記給電装置は、前記高輝度放電ランプに矩形波電圧を印加するためのインバータ（Ｕｂ）を有し、該インバータ（Ｕｂ）は、周期的な極性反転動作に対して位相シフトを付加する動作を周期的に繰り返すためのインバータ制御回路（Ｆｈ）を備えることを特徴とするものである。【選択図】図６
2006086133.tif 000002
【特許請求の範囲】
【請求項１】
高輝度放電ランプを始動して放電電流を供給するための給電装置とを接続した光源装置を備えるプロジェクタにおいて、
前記給電装置は、前記高輝度放電ランプに矩形波電圧を印加するためのインバータ（Ｕｂ）を有し、該インバータ（Ｕｂ）は、周期的な極性反転動作に対して位相シフトを付加する動作を周期的に繰り返すためのインバータ制御回路（Ｆｈ）を備えることを特徴とするプロジェクタ。
【請求項２】
前記インバータ制御回路（Ｆｈ）は、前記位相シフトをランプ電圧が一方の極性にある期間の短縮または延長により付加する手段を備えることを特徴とする請求項１に記載のプロジェクタ。
【請求項３】
前記インバータ制御回路（Ｆｈ）は、前記位相シフトの１回分をランプ電圧の極性反転間の期間において複数回にわたって付加する手段を備えることを特徴とする請求項２に記載のプロジェクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高圧水銀放電ランプやメタルハライドランプ等の高輝度放電ランプ（ＨＩＤランプ）を用いた光源装置を備えるプロジェクタに関する。
【背景技術】
【０００２】
液晶プロジェクタやＤＬＰ（テキサス・インスツルメンツ社商標）プロジェクタ等の光学装置ための光源装置においては、ＨＩＤランプなどの放電ランプが使用される。放電ランプの駆動に関しては、放電ランプの両極の電極の極性、すなわち一方が陰極で他方が陽極という関係が変化しないＤＣ駆動と、陰極と陽極の関係が略周期的に交代するＡＣ駆動とがある。また、ＡＣ駆動においては、その極性変化の速さ、すなわち駆動周波数については、数十ヘルツから数メガヘルツまで、広い周波数での駆動が可能である。
【０００３】
ところで、このような放電ランプにおいては、放電空間が音響的共鳴空洞のはたらきを示し、もしこの共鳴周波数と給電電流の周波数成分が一致もしくは近接する場合は、音響共鳴と呼ばれる現象が発生する。
【０００４】
一般に、前記共鳴周波数はランプの形状に応じて複数のものが存在し、共鳴周波数の値自体は、寸法や放電空間内のガスの音速に依存するため、ランプの種類毎に、またランプの種類が同じでも、放電空間の形状寸法にバラツキがあれば個々のランプ毎に共鳴周波数は変化し、さらに同じランプであっても、ランプの温度が変われば共鳴周波数は変化する。
【０００５】
給電装置の駆動方式が前記ＤＣ駆動の場合は、電流リプルおよびその高調波成分に対して共鳴する。また駆動方式が前記ＡＣ駆動の場合は、駆動周波数およびその高調波成分に対して共鳴し、さらに駆動半周期のなかにリプルが存在すれば、そのリプル成分およびその高調波成分に対しても共鳴する。
【０００６】
音響共鳴が発生すると、放電空間内において放電アークが振動するために、プロジェクタ画面の照度にチラツキが現れたり、程度のひどい場合は、放電が立ち消えてしまう場合がある。前記したように、音響共鳴周波数は、ランプの条件に応じて様々に変化するし、給電装置の様々な周波数成分に対して共鳴するため、ランプの音響共鳴周波数と給電装置の周波数成分とを安定的に分離することが非常に困難であった。
【０００７】
従来技術において、例えば特開昭６３−５８７９３号においては、リプル成分の周波数とリプル率を制限するものが開示されているが、前記したように、ランプの音響共鳴周波数と給電装置の周波数成分とを安定的に分離することが困難であるため、実現不可能の場合もあった。また、例えば特開昭６０−２６２３９２号においては、音響共鳴が全く発生しない周波数帯と、発生しうる周波数帯とを、所定の周期で切り換えるものが開示されているが、音響共鳴が全く発生しない周波数帯が存在しない場合は適用できない。
【０００８】
特表２００１−５０５３６０号、および米国特許第５８５９５０５号においては、ランプ点灯の安定性を測定し、動的に周波数を切り換えるものが開示されているが、構造が複雑でコスト高となる問題があった。
【０００９】
また、これらの、周波数を切り換える方式については、ノイズフィルタや部分共振回路、擬似共振回路などの周波数特性を有する周辺回路が存在する場合は、周波数の切り換えの前後で特性が変化し、これにより、発光量が変化する可能性があるなどの問題があった。またこの変化を生じないようにするためには、例えばランプ電力制御のフィードバック応答を速くするなどのさらなる工夫が必要で、回路技術が高度化し、コスト高となる問題があった。
【特許文献１】特開昭６３−５８７９３号
【特許文献２】特開昭６０−２６２３９２号
【特許文献３】特表２００１−５０５３６０号
【特許文献４】米国特許第５８５９５０５号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、音響共鳴の不都合を回避したＨＩＤランプ光源装置を備えたプロジェクタを提供することを目的とする。
【課題を解決するための手段】
【００１１】
この課題を解決するために、本発明の請求項１に記載の発明は、高輝度放電ランプを始動して放電電流を供給するための給電装置とを接続した光源装置を備えるプロジェクタにおいて、前記給電装置は、前記高輝度放電ランプに矩形波電圧を印加するためのインバータ（Ｕｂ）を有し、該インバータ（Ｕｂ）は、周期的な極性反転動作に対して位相シフトを付加する動作を周期的に繰り返すためのインバータ制御回路（Ｆｈ）を備えることを特徴とするものである。
本発明の請求項２に記載の発明は、請求項１に記載の発明において、前記インバータ制御回路（Ｆｈ）は、位相シフトをランプ電圧が一方の極性にある期間の短縮または延長により付加する手段を備えることを特徴とするものである。
本発明の請求項３に記載の発明は、請求項１に記載の発明において、前記インバータ制御回路（Ｆｈ）は、前記位相シフトの１回分をランプ電圧の極性反転間の期間において複数回にわたって付加する手段を備えることを特徴とするものである。
【発明の効果】
【００１２】
本発明の請求項１ないし３に記載の発明によれば、ＡＣ駆動の高輝度放電ランプの音響共鳴による不都合を回避したプロジェクタを実現することができる。
【発明を実施するための最良の形態】
【００１３】
図１に、ＤＣ駆動方式による、本発明の光源装置の構成の、簡略化された一例を示す。給電装置（Ｅｘ）において、降圧チョッパ型のバラスト回路（Ｂｘ）は、ＰＦＣ等のＤＣ電源（Ｍｘ）より電圧の供給を受けて動作し、放電ランプ（Ｌｄ）への給電量調整を行う。前記バラスト回路（Ｂｘ）においては、ＦＥＴ等のスイッチ素子（Ｑｘ）によってＤＣ電源（Ｍｘ）よりの電流をオン・オフし、チョークコイル（Ｌｘ）を介して平滑コンデンサ（Ｃｘ）に充電が行われ、この電圧が放電ランプ（Ｌｄ）に印加され、放電ランプ（Ｌｄ）に電流を流すことができるように構成されている。
【００１４】
なお、前記スイッチ素子（Ｑｘ）がオン状態の期間は、スイッチ素子（Ｑｘ）を通じた電流により、直接的に平滑コンデンサ（Ｃｘ）への充電と負荷である放電ランプ（Ｌｄ）への電流供給が行われるとともに、チョークコイル（Ｌｘ）に磁束の形でエネルギーを蓄え、前記スイッチ素子（Ｑｘ）がオフ状態の期間は、チョークコイル（Ｌｘ）に磁束の形で蓄えられたエネルギーによって、フライホイールダイオード（Ｄｘ）を介して平滑コンデンサ（Ｃｘ）への充電と放電ランプ（Ｌｄ）への電流供給が行われる。
【００１５】
前記降圧チョッパ型のバラスト回路（Ｂｘ）においては、前記スイッチ素子（Ｑｘ）の動作周期に対する、前記スイッチ素子（Ｑｘ）がオン状態の期間の比、すなわちデューティサイクル比により、前記放電ランプへの給電量を調整することができる。
【００１６】
スタータ（Ｕｉ）においては、抵抗（Ｒｉ）を介して、ランプ電圧（ＶＬ）によってコンデンサ（Ｃｉ）が充電される。ゲート駆動回路（Ｇｉ）を活性化すると、サイリスタ等よりなるスイッチ素子（Ｑｉ）が導通することにより、前記コンデンサ（Ｃｉ）がトランス（Ｋｉ）の１次側巻線（Ｐｉ）を通じて放電し、２次側巻線（Ｈｉ）に高電圧パルスを発生する。
【００１７】
スタータ（Ｕｉ）の２次側巻線（Ｈｉ）に発生した高電圧は、バラスト回路（Ｂｘ）の出力電圧に重畳されて電極（Ｅ１，Ｅ２）間に印加され、放電ランプ（Ｌｄ）の放電を始動することができる。
【００１８】
ゲート駆動信号生成回路（Ｕｐｍ）はあるデューティサイクル比を有するゲート駆動信号（Ｓｇ）を生成し、前記ゲート駆動信号（Ｓｇ）は、ゲート駆動回路（Ｇｘ）を介して、前記スイッチ素子（Ｑｘ）のゲート端子を制御することにより、前記したＤＣ電源（Ｍｘ）よりの電流のオン・オフが制御される。
【００１９】
前記放電ランプ（Ｌｄ）の電極（Ｅ１，Ｅ２）間を流れるランプ電流（ＩＬ）と、電極（Ｅ１，Ｅ２）間に発生するランプ電圧（ＶＬ）とは、電流検出手段（Ｉｘ）と、電圧検出手段（Ｖｘ）とによって、検出できるように構成される。なお、前記電流検出手段（Ｉｘ）については、シャント抵抗を用いて、また前記電圧検出手段（Ｖｘ）については、分圧抵抗を用いて簡単に実現することができる。
【００２０】
前記電流検出手段（Ｉｘ）よりのランプ電流信号（Ｓｉ）、および前記電圧検出手段（Ｖｘ）よりのランプ電圧信号（Ｓｖ）は、給電制御回路（Ｆｘ）に入力され、ランプ電流（ＩＬ）とランプ電圧（ＶＬ）の積であるランプ電力が所期の値となるように、ランプ電流信号（Ｓｉ）の目標値を決定し、その目標値と実測値の誤差が減少するように、誤差積分信号（Ｓｆ）が調整される。
【００２１】
ゲート駆動信号生成回路（Ｕｐｍ）においては、前記誤差積分信号（Ｓｆ）に基づき、パルス幅変調により適当なデューティサイクル比が与えられ、フィードバック的に制御された前記ゲート駆動信号（Ｓｇ）を生成する。
【００２２】
前記したように、前記スイッチ素子（Ｑｘ）はオンとオフとを繰り返す動作をするため、放電ランプ（Ｌｄ）への供給電流にはリプル成分が含まれる。具体的には、前記スイッチ素子（Ｑｘ）がオンになると、チョークコイル（Ｌｘ）から供給される電流が、概ね直線的に増加するため、ランプ電流も概ね直線的に増加し、逆に前記スイッチ素子（Ｑｘ）がオフになると、チョークコイル（Ｌｘ）から供給される電流が、概ね直線的に減少するため、ランプ電流も概ね直線的に減少する。すなわち、ランプ電流は、ある平均的な値を中心にして、増加と減少を繰り返すリプル成分を含んでいる。
【００２３】
このリプル成分が、放電ランプ（Ｌｄ）のもつ音響共鳴周波数と一致もしくは近接すると、音響共鳴が発生する。一般に共鳴現象は、系に共鳴周波数近辺の周期的な擾乱が与えられた場合に、系が振動エネルギーを選択的に蓄積して行くことにより発生する。したがって、系に共鳴周波数に一致した擾乱が与えられても、有害な程度の共鳴現象として現れるためには、このエネルギー蓄積のための共鳴の成長時間、すなわち時間的な猶予が存在することになる。
【００２４】
これを別の共鳴現象とのアナロジーで説明するならば、例えば重りと支点とを糸で結んだ振り子の系を挙げることができる。振り子の振動周波数は糸の長さで決まり、この振動周波数が共鳴周波数となる。
【００２５】
始め、振り子は静止していたとして、共鳴周波数に等しい周波数にて、前記支点を微小な振幅で水平に動かした場合、共鳴によって振り子に振動エネルギーが与えられるが、静止していた振り子が徐々に振幅を増大させるのであって、前記支点を動かし始めると同時に、振り子が激しく振動するわけではない。
【００２６】
なお、共鳴現象においては、一般に振り子の振動の位相は、擾乱である支点運動の位相に対して約９０度の遅れを持つ。
【００２７】
図２ａは、前記スイッチ素子（Ｑｘ）のオンとオフとを繰り返す動作に位相変調を与える様子を概念的に示す図である。なお、この位相変調は、前記図１のゲート駆動信号生成回路（Ｕｐｍ）において、パルス幅変調を行う際に、同時に行うことができる。
【００２８】
前記スイッチ素子（Ｑｘ）の周期的なスイッチング動作に対して、期間（τ０１１）を、他の周期より延長することにより、適当な量の位相シフトを与える、すなわち位相変調を加えることにより、期間（τ０１１）以前において成長したランプの音響共鳴を減衰させることができる。
【００２９】
この状況を、再び先述の振り子の例において説明するならば、支点を共鳴周波数で動したことにより増大し始めた振り子の振動が、支点を動かす（周波数は変えずに）位相を適当にずらすことにより振り子の振幅を減少に向かわせることができる。
【００３０】
なお、この場合、振り子の振幅の減少を効果的に行うためには、振り子の振動の位相に対して、支点運動の位相が約９０度の遅れを持つようにする。
【００３１】
当然ながら、期間（τ０１１）における位相シフトによりランプの音響共鳴を減衰させたとしても、やがては共鳴は増大に向かって成長し始めるため、適当な時間が経過後の期間（τ０１２）において、再度位相シフトを与えなければならず、このような位相シフトの付加を、周期的または略周期的に繰り返す必要がある。この繰り返しの頻度の適正値については、実験的に求める必要がある。
【００３２】
なお、先の振り子の例についての説明からは、期間（τ０１１，τ０１２，…）で与える位相シフトは、約９０度の進み状態から約９０度の遅れ状態へ、約１８０度のシフトを与える必要があることになるが、ランプの音響共鳴の場合は、非線形であるため、必ずしも１８０度が最適であるとは限らず、適当な位相シフト量、すなわち適当な位相進みまたは遅れの量を実験的に求める必要がある。
【００３３】
期間（τ０１１，τ０１２，…）における位相シフトの与え方については，前記図２ａのように、スイッチ素子（Ｑｘ）のオフ期間の延長により与えるものの他に、図２ｂのように期間（τ０２１，τ０２２，…）においてオン期間の延長により与えるものとすることができ、さらに、図２ｃのように期間（τ０３１，τ０３２，…）においてオフ期間の短縮により与えるもの、図２ｄのように期間（τ０４１，τ０４２，…）においてオン期間の短縮により与えるものとすることができる。
【００３４】
また、前記図２ａ〜ｄのように、１個のオン期間またはオフ期間により１回の必要な位相シフトを与えるものの他に、複数のオンまたはオフ期間にわたって、１回の位相シフトを与えるものとすることもできる。例えば、図３ａのようにオフの期間（τ１１１）とオンの期間（τ１１２）を延長するもの、図３ｂのようにオフの期間（τ１２１，τ１２２）を延長するもの、図３ｃのようにオンの期間（τ１３１，τ１３２）を延長するもの、図３ｄのようにオフの期間（τ１４１，τ１４３）とオンの期間（τ１４２，τ１４４）を短縮するもの、図３ｅのようにオンの期間（τ１５１，τ１５２）を短縮するもの、図３R>３ｆのようにオフの期間（τ１６１，τ１６２）を短縮するものなどとすることができる。
【００３５】
なお、前記図１には、バラスト回路（Ｂｘ）として降圧チョッパを用いるものを記載したが、図４に示す昇圧チョッパを用いるものや、図５に示す反転チョッパを用いるもの、あるいは他の方式のバラスト回路でも、スイッチング素子による略周期的なスイッチング動作を行うものについて、本発明の効果は良好に発揮される。
【００３６】
これまで、ＤＣ駆動方式の光源装置に基づいて説明を行ってきたが、この種の放電ランプの点灯に際して、ランプ電流のリプルの影響は、ＡＣ駆動方式のものにおいても同様である。何となれば、例えば放電ランプに矩形波的な交流の放電電圧を印加する場合、極性が反転してから、次に反転するまでの半周期の期間は、短期間的にはＤＣ駆動と何ら変わるところは無いため、前記したＤＣ駆動の場合に発生する現象が、ＡＣ駆動の場合も発生し得るからである。
【００３７】
図６に記載のような、前記降圧チョッパなどによるバラスト回路（Ｂｘ）の後段に、ＦＥＴ等のスイッチ素子（Ｑ１，Ｑ２、Ｑ３，Ｑ４）を追加してフルブリッジ方式のインバータ（Ｕｂ）を構成することにより、放電ランプ（Ｌｄ’）に対して、矩形波的な交流の放電電圧を印加するようにした、ＡＣ駆動方式の光源装置についても、そのバラスト回路（Ｂｘ）の降圧チョッパにおいて、スイッチ素子（Ｑｘ）のスイッチング動作に対して本発明を適用することができ、その効果は良好に発揮される。
【００３８】
なお、前記図６に記載のフルブリッジ方式のインバータ（Ｕｂ）においては、ＦＥＴ等によるスイッチ素子（Ｑ１）とスイッチ素子（Ｑ４）のみを導通させる状態と、スイッチ素子（Ｑ２）とスイッチ素子（Ｑ３）のみを導通させる状態の２状態を交互に繰り返す動作をさせる。その際、スイッチ素子（Ｑ１）とスイッチ素子（Ｑ２）とが、スイッチ素子（Ｑ３）とスイッチ素子（Ｑ４）とが同時に導通しないように、前記２状態の間には、例えば何れのスイッチ素子も導通させない、短い期間が挿入される。このような、各スイッチ素子の制御は、インバータ制御回路（Ｆｈ）からの信号に基づき、各スイッチ素子に付属のゲート駆動回路（Ｇ１，Ｇ２，Ｇ３，Ｇ４）を介して行なわれる。
【００３９】
当然ながら、前記図６のバラスト回路（Ｂｘ）として、前記した昇圧チョッパや反転チョッパなどを用いるものでも、そのバラスト回路（Ｂｘ）のスイッチ素子のスイッチング動作に対して本発明を適用することができ、その効果は良好に発揮される。
【００４０】
また、インバータとして、図６に記載のような、フルブリッジ方式以外にも、例えばハーフブリッジ方式のものなどの場合に対しても、本発明を適用することができ、その効果は良好に発揮される。
【００４１】
前記した図６に記載のような、ＡＣ駆動方式の光源装置において、リプルの影響について先に述べたが、仮にバラスト回路（Ｂｘ）が発生するリプルが無くとも、インバータのＡＣ駆動成分によっても、ランプの音響共鳴が発生する可能性がある。
【００４２】
何となれば、ランプに印加する電圧が矩形波的であって、したがってランプ電流が矩形波的であっても、その立ち上がり（および立ち下がり）速度が有限であることにより、ランプ電流の絶対値の波形を完全な直流とすることはできないため、基本周波数は低くても、その高調波成分がランプの音響共鳴周波数に一致または近接する場合があり、さらに、インバータの周波数を高くしてゆくと、仮にランプ電流が正弦波であっても、基本周波数がランプの音響共鳴周波数に一致または近接する場合があるからである。
【００４３】
図７ａは、本発明における前記インバータの反転を繰り返す動作を概念的に示す図で、縦軸はランプ電圧（ＶＬ）を表す。前記インバータの周期的な反転動作に対して、期間（τ２１１）を延長することにより、適当な量の位相シフトを与える、すなわち位相変調を加えることにより、期間（τ２１１）以前において成長したランプの音響共鳴を減衰させることができる。
【００４４】
当然ながら、期間（τ２１１）における位相シフトによりランプの音響共鳴を減衰させたとしても、やがては共鳴は増大に向かって成長し始めるため、適当な時間が経過後の期間（τ２１２）において、再度位相シフトを与えなばければならず、このような位相シフトの付加を、周期的または略周期的に繰り返す必要がある。この繰り返しの頻度の適正値については、実験的に求める必要がある。
【００４５】
なお、期間（τ２１１，τ２１２，…）で与える位相シフトは、約９０度の進み状態から約９０度の遅れ状態へ、約１８０度のシフトを与える必要があることになるが、ランプの音響共鳴の場合は、非線形であるため、必ずしも１８０度が最適であるとは限らず、適当な位相シフト量、すなわち適当な位相進みまたは遅れの量を実験的に求める必要がある。
【００４６】
期間（τ２１１，τ２１２，…）における位相シフトの与え方については、前記図７ａのように、ランプ電圧が一方の極性にある期間の延長により与えるものの他に、図７ｂのように期間（τ２２１，τ２２２，…）においてランプ電圧が一方の極性にある期間の短縮により与えるものとすることができる。
【００４７】
また、前記図７ａ，ｂのように、ランプ電圧が一方の極性にある期間の１個により１回の必要な位相シフトを与えるものの他に、ランプ電圧がある極性にある期間の複数個にわたって、１回の位相シフトを与えるものとすることもできる。例えば、図８ａのようにランプ電圧が一方の極性にある期間（τ３１１）と、これに続くランプ電圧が他方の極性にある期間（τ３１２）を延長するもの、図８ｂのようにランプ電圧が一方の極性にある期間（τ３２１，τ３２２）を延長するもの、図８ｃのようにランプ電圧が一方の極性にある期間（τ３３１，τ３３３）と、ランプ電圧が他方の極性にある期間（τ３３２，τ３３４）を短縮するもの、図８ｄのようにランプ電圧が一方の極性にある期間（τ３４１，τ３４２）を短縮するものなどとすることができる。
【００４８】
当然ながら、前記図６のバラスト回路（Ｂｘ）については、その方式（降圧チョッパや昇圧チョッパ、反転チョッパなどの別）には無関係に本発明を適用することができる。また、インバータとして、図６に記載のような、フルブリッジ方式以外にも、例えばハーフブリッジ方式のものなどの場合に対しても、本発明を適用することができ、その効果は良好に発揮される。
【００４９】
ここで、従来の技術の部分で参照したような、周波数を切り換える方式、すなわち周波数変調の方式との差異について簡単に述べておく。周波数変調も、本発明で応用した位相変調も、ともに角度変調という変調方式の一種であり、両者は区別されている。
【００５０】
従来の技術の部分でも述べたように、ＨＩＤランプの給電装置に応用した場合、周波数変調方式については、周波数特性を有する周辺回路が存在する場合は、周波数の切り換えの前後で特性が変化する問題があった。そのため、例えば、ランプの明るさが、ある周波数で駆動する期間と他の周波数で駆動する期間とで変化したり、あるいは、周波数の切換えにより特性が変化して、これをフィードバック系が補正し終えるまでの過渡期間においてランプの明るさが変化するなどの問題が生じる場合があった。
【００５１】
しかし、本発明が応用する位相変調方式の場合は、給電装置のチョッパまたはインバータの周波数は、ほとんど至るところで同じであり、位相変化を発生させる部分において、周期性における一瞬の不均一が生じるに過ぎず、したがって、周波数特性を有する周辺回路が存在する場合でも、位相変化の影響は、全体に対する比率で言えば、極めて僅かとなる利点がある。
【００５２】
またそのため、部分共振回路、擬似共振回路などの技術によってチョッパのスイッチング損失を低減したい場合においても、その技術が有する特長を損なうことなく、本発明の位相変調技術を併用することができる。
【実施例】
【００５３】
先ず、第１の実施例について説明する。図９は、前記図１に記載の光源装置における給電制御回路（Ｆｘ）およびゲート駆動信号生成回路（Ｕｐｍ）の簡略化された構成例を示すものである。
【００５４】
前記ランプ電圧信号（Ｓｖ）は、総合制御部（Ｘｐｕ）のなかのＡＤ変換器（Ａｄｃ）に入力されて、適当な桁数を有するディジタルのランプ電圧データ（Ｓｘｖ）に変換され、マイクロプロセッサユニット（Ｍｐｕ）に入力される。
【００５５】
ここで、マイクロプロセッサユニット（Ｍｐｕ）は、ＣＰＵやプログラムメモリ、データメモリ、クロックパルス発生回路、タイムカウンタ、ディジタル信号の入出力のためのＩＯ制御器などを含む。
【００５６】
マイクロプロセッサユニット（Ｍｐｕ）は、前記ランプ電圧データ（Ｓｘｖ）を参照した計算や、その時点の系の状態に応じた条件判断に基づき、後述するチョッパ能力制御回路（Ｕｄ）のための、チョッパ能力制御目標データ（Ｓｘｔ）を生成する。前記チョッパ能力制御目標データ（Ｓｘｔ）は、ＤＡ変換器（Ｄａｃ）によって、アナログのチョッパ能力制御目標信号（Ｓｔ）に変換され、チョッパ能力制御回路（Ｕｄ）に入力される。
【００５７】
さらに、許容されるランプ電流（ＩＬ）の上限値ＩＬｍａｘを規定するためのランプ電流上限信号（Ｓｋ）が、ランプ電流上限信号発生回路（Ｕｃ）により発生され、チョッパ能力制御回路（Ｕｄ）に入力される。
【００５８】
前記チョッパ能力制御回路（Ｕｄ）内においては、前記チョッパ能力制御目標信号（Ｓｔ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ１）とダイオード（Ｄｄ１）を介して、さらに、前記ランプ電流上限信号（Ｓｋ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ２）とダイオード（Ｄｄ２）を介して、ともにプルアップ抵抗（Ｒｄ１）の一端に接続され、チョッパ駆動目標信号（Ｓｄ２）が生成される。なお、前記プルアップ抵抗（Ｒｄ１）の他端は適当な電圧を有する基準電圧源（Ｖｄ１）に接続される。
【００５９】
したがって前記チョッパ駆動目標信号（Ｓｄ２）は、前記チョッパ能力制御目標信号（Ｓｔ）に対応する信号（Ｓｄ３）または前記ランプ電流上限信号（Ｓｋ）に対応する信号（Ｓｄ４）のうちの、何れか大きくない方が選択された信号となる。
【００６０】
すなわち、前記総合制御部（Ｘｐｕ）が、例えば、定格電力に対応する定数を前記ランプ電圧データ（Ｓｘｖ）で除算して、定格電力を達成するためのランプ電流（ＩＬ）の値を算出し、この値に対応するものとして生成するなど、何らかの方法で前記チョッパ能力制御目標信号（Ｓｔ）を生成したとして、仮にこれが不適当であった場合でも、前記チョッパ能力制御回路（Ｕｄ）内において、ハードウェア的に、ランプ電流（ＩＬ）が前記ランプ電流上限信号（Ｓｋ）を超えないように、前記チョッパ駆動目標信号（Ｓｄ２）が制限されることになる。
【００６１】
因みに、前記したＡＤ変換器（Ａｄｃ）やマイクロプロセッサユニット（Ｍｐｕ）を介した制御は、動作速度が遅い（もしくは速いものとすると高コストとなる）ため、例えばランプの放電状態が急変するなどの事態が生じた場合には、その動作遅れによって、前記したチョッパ能力制御目標信号（Ｓｔ）の不適当が発生し得るため、このような電流制限機能をハードウェア的に構成することは、ランプや給電装置の保護の観点からも有益なことである。
【００６２】
一方、前記ランプ電流信号（Ｓｉ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ３）とダイオード（Ｄｄ３）を介して、一端がグランド（Ｇｎｄｘ）に接続されたプルダウン抵抗（Ｒｄ５）の他端に接続され、制御対象信号（Ｓｄ５）が生成される。
【００６３】
さらに、前記ランプ電圧信号（Ｓｖ）は、比較器（Ｃｍｖ）によって、前記した無負荷開放電圧に対応する電圧を有する基準電圧源（Ｖｄ２）の電圧と比較され、もし、前記ランプ電圧信号（Ｓｖ）が、無負荷開放電圧より高い場合は、トランジスタ（Ｑｄ１）がオフまたは能動状態になり、適当な電圧源（Ｖｄ３）から、抵抗（Ｒｄ４）とダイオード（Ｄｄ４）を介して、前記プルダウン抵抗（Ｒｄ５）に電流を流すことにより、前記制御対象信号（Ｓｄ５）の水準を上げるように動作する。
【００６４】
逆に前記ランプ電圧信号（Ｓｖ）が、無負荷開放電圧より低い場合は、前記トランジスタ（Ｑｄ１）がオン状態になるため、前記電圧源（Ｖｄ３）からの電流は短絡され、前記制御対象信号（Ｓｄ５）は、前記ランプ電流信号（Ｓｉ）に対応するものとなる。
【００６５】
何となれば、前記のプルダウン抵抗（Ｒｄ５）とダイオード（Ｄｄ３）、ダイオード（Ｄｄ４）よりなる回路は、各ダイオードのアノード側の信号（Ｓｄ６）と信号（Ｓｄ７）の何れか小さくない方に対応する電圧が選択されてプルダウン抵抗（Ｒｄ５）に発生するからである。
【００６６】
なお、前記比較器（Ｃｍｖ）については、その出力端子と非反転入力端子に正帰還抵抗を挿入する（図示を省略）などして、比較動作にヒステリシスを持たせることにより、比較出力が変化する際の意図しない発振現象を防止することができる。
【００６７】
このように構成したことにより、たとえ出力電流がほとんど停止して、前記ランプ電流信号（Ｓｉ）がほとんど入らない状態であっても、前記ランプ電圧信号（Ｓｖ）が、前記無負荷開放電圧より高くなろうとすると、前記制御対象信号（Ｓｄ５）が急速に上昇することにより、ランプ電圧（ＶＬ）は、概略無負荷開放電圧以下に、常にハードウェア的に制限される。
【００６８】
前記チョッパ駆動目標信号（Ｓｄ２）は、抵抗（Ｒｄ２）と抵抗（Ｒｄ３）で分圧されて、演算増幅器（Ａｄｅ）の反転入力端子に入力される。一方、前記制御対象信号（Ｓｄ５）は、前記演算増幅器（Ａｄｅ）の非反転入力端子に入力される。そして、前記演算増幅器（Ａｄｅ）の出力、すなわち前記誤差積分信号（Ｓｆ）は、積分コンデンサ（Ｃｄ１）とスピードアップ抵抗（Ｒｄ６）を介して反転入力端子にフィードバックされているため、前記演算増幅器（Ａｄｅ）は、前記チョッパ駆動目標信号（Ｓｄ２）の抵抗（Ｒｄ２）と抵抗（Ｒｄ３）による分圧電圧に対する、前記制御対象信号（Ｓｄ５）の電圧の差を積分する、誤差積分回路としてはたらく。
【００６９】
前記誤差積分信号（Ｓｆ）は、前記ゲート駆動信号生成回路（Ｕｐｍ）のゲート変調回路（Ｕｗ）に入力され、ＰＷＭ変調により前記ゲート駆動信号（Ｓｇ）を生成する。前記ゲート変調回路（Ｕｗ）は、位相変調制御回路（Ｕｔ）の位相変調信号（Ｓｍ）を受けて、前記ゲート駆動信号（Ｓｇ）の生成に際して位相変調を加える。
【００７０】
なお、前記ゲート変調回路（Ｕｗ）は、前記位相変調制御回路（Ｕｔ）の動作に必要なタイミングパルス（Ｃｋｗ）を生成する。
【００７１】
図１０は、前記ゲート変調回路（Ｕｗ）の簡略化された構成例を示すものである。適当な電圧を有するＤＣ電圧源（Ｖｃｃ）から、抵抗（Ｒｗ６）を介して、コンデンサ（Ｃｗ１）が充電される。充電される速さは、前記抵抗（Ｒｗ６）の抵抗値と前記コンデンサ（Ｃｗ１）の静電容量により決まり、前記コンデンサ（Ｃｗ１）の電圧、すなわち充電電圧信号（Ｓｗ１）は、例えば図１２ａに示すように時間的に単調に増加する。
【００７２】
ＤＣ電圧源（Ｖｃｃ）の電圧は、分圧抵抗（Ｒｗ７，Ｒｗ８）によって適当な比で分圧され、比較器（Ｃｍｗ１）の一方の入力端子に入力される。また、前記充電電圧信号（Ｓｗ１）は、前記比較器（Ｃｍｗ１）の他方の入力端子に入力されて、前記分圧抵抗（Ｒｗ７，Ｒｗ８）の電圧と比較される。
【００７３】
前記充電電圧信号（Ｓｗ１）の電圧が前記分圧抵抗（Ｒｗ７，Ｒｗ８）の電圧より高くなると、前記比較器（Ｃｍｗ１）は、ハイレベルの信号（Ｓｗ２）を出力し（図１２ｂ）、この信号を受けて、モノステーブルマルチバイブレータ（Ｔｗ）は、一定の時間幅を有する、ハイレベルの前記タイミングパルス（Ｃｋｗ）を生成する（図１２ｃ）。
【００７４】
前記タイミングパルス（Ｃｋｗ）は、前記したように前記位相変調制御回路（Ｕ）に送られるとともに、抵抗（Ｒｗ５）を介してトランジスタ（Ｑｗ３）をオン状態にすることにより、前記コンデンサ（Ｃｗ１）の電荷を放電するため、前記充電電圧信号（Ｓｗ１）は概略０ボルトに落ち、この状態は、前記タイミングパルス（Ｃｋｗ）がハイレベルである期間において維持される。
【００７５】
そして前記モノステーブルマルチバイブレータ（Ｔｗ）の設定時間が経過すると、前記タイミングパルス（Ｃｋｗ）がローレベルに戻り、トランジスタ（Ｑｗ３）がオフ状態になるため、前記したコンデンサ（Ｃｗ１）の充電が再開される。このような動作を繰り返すため、前記充電電圧信号（Ｓｗ１）は、概略鋸歯状波形を呈するものとなる（図１２ａ）。
【００７６】
なお、前記モノステーブルマルチバイブレータ（Ｔｗ）のハイレベルの時間幅は、少なくとも前記したトランジスタ（Ｑｗ３）によるコンデンサ（Ｃｗ１）の放電が確実に行われる程度の幅が確保できるものであればよいため、図１０においては、一例として、前記比較器（Ｃｍｗ１）の信号（Ｓｗ２）に対して、抵抗（Ｒｗｔ）とコンデンサ（Ｃｗｔ）を用いた遅延回路の出力によってゲート（Ｇｗｔ）でマスクをかける方式の、最も簡単なものを記載したが、他の方式のものでもよい。
【００７７】
前記誤差積分信号（Ｓｆ）を、抵抗（Ｒｗ９）およびダイオード（Ｄｗ１，Ｄｗ２）を介して適当な電圧を有するＤＣ電圧源（Ｖｃｃ）に接続されることにより、前記抵抗（Ｒｗ９）のダイオード（Ｄｗ２）側の端子からとった信号（Ｓｆ’）は、前記誤差積分信号（Ｓｆ）よりもダイオード（Ｄｗ１，Ｄｗ２）の順方向電圧だけオフセットを加えた信号となる。この信号（Ｓｆ’）と概略鋸歯状波形の前記充電電圧信号（Ｓｗ１）とは、比較器（Ｃｍｗ２）で比較される。前記充電電圧信号（Ｓｗ１）の電圧が前記信号（Ｓｆ’）の電圧よりも高い期間においてハイレベルとなる前記ゲート駆動信号（Ｓｇ）が生成される。図１２ａには、前記信号（Ｓｆ’）のレベルを破線で示し、これよりも前記充電電圧信号（Ｓｗ１）が高い期間（τ４１２）では、図１２ｉにおいて前記ゲート駆動信号（Ｓｇ）がハイレベルとなる様子を示してある。
【００７８】
前記ゲート駆動信号生成回路（Ｕｐｍ）から出力された前記ゲート駆動信号（Ｓｇ）が、前記ゲート駆動回路（Ｇｘ）に入力されることにより、結果として、前記ランプ電流信号（Ｓｉ）および前記ランプ電圧信号（Ｓｖ）が、スイッチ素子（Ｑｘ）の動作にフィードバックされたフィードバック制御系が完成する。
【００７９】
なお、前記したように、前記信号（Ｓｆ’）は誤差積分信号（Ｓｆ）にオフセットを加えたものであるため、前記誤差積分信号（Ｓｆ）が仮に零であったとしても、前記ゲート駆動信号（Ｓｇ）のデューティサイクル比は、１００％より小さいある最大値、すなわち最大デューティサイクル比ＤＸｍａｘ以下になる。加えるオフセット量については、ダイオード（Ｄｗ１，Ｄｗ２）の数を増減したり、適当なツェナー電圧を有するツェナーダイオードに置き換えるなどして変更することができる。
【００８０】
図１１は、前記位相変調制御回路（Ｕｔ）の簡略化された構成例を示すものである。前記ゲート変調回路（Ｕｗ）に対して位相変調を加える周期を規定するための信号（Ｓｔ０）が、発信器（Ｏｓｃｔ）により生成される（図１２ｄ）。この信号は、Ｄフリップフロップ（ＦＦｔ１）により同期化された信号（Ｓｔ１）に変換され（図１２ｅ）、さらにこれは、Ｄフリップフロップ（ＦＦｔ２，ＦＦｔ３）により遅延がかけられた信号（Ｓｔ２，Ｓｔ３）が生成される（図１２ｆ，ｇ）。なお、Ｄフリップフロップ（ＦＦｔ１，ＦＦｔ２，ＦＦｔ３）の動作のためのクロック信号として前記タイミングパルス（Ｃｋｗ）が使用される。
【００８１】
最も遅延の多い信号（Ｓｔ３）と、それより遅延の少ない信号の反転信号（Ｓｔ４）が（いまの場合は、ジャンパ端子（Ｊｔ１）へのジャンパ接続により信号（ｓｔ１）の反転信号が前記反転信号（Ｓｔ４）として選択されて）ＮＯＲ論理のゲート（Ｇｔ１）に入力されるため、このゲート（Ｇｔ１）からは、前記タイミングパルス（Ｃｋｗ）の所定周期の期間（τ４１１）だけ（いまの場合は、前記タイミングパルス（Ｃｋｗ）の２周期だけ）ハイレベルとなる信号（Ｓｔ５）が生成される（図１２ｈ）。
【００８２】
前記信号（Ｓｔ５）は、（ジャンパ端子（Ｊｔ３）へのジャンパ接続により選択されて）前記位相変調信号（Ｓｍ）として前記ゲート変調回路（Ｕｗ）に送られる。前記ゲート変調回路（Ｕｗ）においては、抵抗（Ｒｗ１，Ｒｗ２）およびトランジスタ（Ｑｗ１）からなる反転回路により、前記位相変調信号（Ｓｍ）がハイレベルの期間（τ４１１）は、抵抗（Ｒｗ３）を介してトランジスタ（Ｑｗ２）をオン状態にすることにより、ＤＣ電圧源（Ｖｃｃ）より抵抗（Ｒｗ４）を介して、前記コンデンサ（Ｃｗ１）への充電電流を供給する。
【００８３】
前記したように、通常はコンデンサ（Ｃｗ１）へは、抵抗（Ｒｗ６）を介して充電が行われるが、前記位相変調信号（Ｓｍ）がハイレベルの期間は、抵抗（Ｒｗ４）を介しても充電が行われるため、図１２ａの期間（τ４１１）に示すように、前記充電電圧信号（Ｓｗ１）の波形の充電期間における傾きが増加し、前記ゲート駆動信号（Ｓｇ）の周期、すなわちハイレベルの期間とローレベルの期間が短縮され、結果として前記スイッチ素子（Ｑｘ）のオン期間とオフ期間の両方が短縮され、位相変調が実現される。なお、この様子は、前記図３ｄに対応する。
【００８４】
このとき、ランプ電流（ＩＬ）のリプルは、これを模式的に表した図１２ｊの実線に示すようになり、期間（τ４１１）およびそれ以降において１点鎖線で示したところの位相変調がなかったとした場合のリプルに比べて位相がシフトしており、したがって、ランプの音響共鳴による不都合を回避する機能を発揮することがわかる。
【００８５】
なお、図１０の前記ゲート変調回路（Ｕｗ）の前記抵抗（Ｒｗ４）を小さくするほど、前記位相変調信号（Ｓｍ）がハイレベルの期間における前記スイッチ素子（Ｑｘ）の周期短縮の度合いが大きくなるため、前記抵抗（Ｒｗ４）の値の調整により期間（τ４１１）において与える位相シフト量を調整することができる。
【００８６】
また、図１１の前記位相変調制御回路（Ｕｔ）においては、ジャンパ端子（Ｊｔ１）にジャンパを接続した場合を説明したが、これをジャンパ端子（Ｊｔ２）にジャンパを接続することにより、前記タイミングパルス（Ｃｋｗ）の１周期だけ前記スイッチ素子（Ｑｘ）のオン期間とオフ期間が短縮されるように変更することができる。
【００８７】
このように、ゲート（Ｇｔ１）への２個の入力信号の遅延の段数の差に等しい前記タイミングパルス（Ｃｋｗ）の周期の数の期間にわたって前記スイッチ素子（Ｑｘ）のオン期間とオフ期間が短縮されるため、Ｄフリップフロップの数を適宜増減して、前記スイッチ素子（Ｑｘ）のオン期間とオフ期間が短縮される前記タイミングパルス（Ｃｋｗ）の周期の数を調整することができる。
【００８８】
さらに、図１１の前記位相変調制御回路（Ｕｔ）においては、ジャンパ端子（Ｊｔ３）にジャンパを接続した場合を説明したが、これをジャンパ端子（Ｊｔ４）にジャンパを接続することにより、前記位相変調信号（Ｓｍ）が反転するため、前記スイッチ素子（Ｑｘ）のオン期間とオフ期間の両方が延長されるようにして、位相変調が実現されるように変更することができる。なお、このようにジャンパ端子（Ｊｔ４）を採用するとともにジャンパ端子（Ｊｔ２）を採用した場合の様子は、前記図３ａのようになる。
【００８９】
次に、第２の実施例について説明する。図１３は、前記図６に記載のＡＣ駆動方式の光源装置における前記インバータ制御回路（Ｆｈ）の簡略化された構成例を示すものである。
【００９０】
前記図１３における発振ブロック（Ｕｏｓｃ’）は、前記図１０における発振ブロック（Ｕｏｓｃ）と同様の構成を有し、動作も同様であるため、詳細の説明は省略する。また、位相変調制御回路（Ｕｔ’）は、前記図１１に記載の位相変調制御回路（Ｕｔ）と同様の構成を有し、動作も同様であるため、詳細の説明は省略する。
【００９１】
したがって、前記発振ブロック（Ｕｏｓｃ’）のなかのコンデンサ（Ｃｗ１）の充電電圧信号（Ｓｈ１）およびモノステーブルマルチバイブレータ（Ｔｈ）が生成するタイミングパルス（Ｃｋｈ）、また位相変調制御回路（Ｕｔ’）が生成する位相変調信号（Ｓｍ’）の様子は、図１４ａ，ｂ，ｃに示すようなものになる。
【００９２】
前記タイミングパルス（Ｃｋｈ）は、クロックパルスとしてＤフリップフロップ（ＦＦＨ１）に供給され、また、前記Ｄフリップフロップ（ＦＦＨ１）の出力の反転信号（Ｓｈ４）が、その入力信号として入力されているため、前記Ｄフリップフロップ（ＦＦＨ１）が出力する信号（Ｓｈ３）は、前記タイミングパルス（Ｃｋｈ）が立ち上がる度毎にその出力を反転する（図１４ｄ，ｅ）。
【００９３】
一方、ＮＯＲ論理のゲート（Ｇｈ１）には前記タイミングパルス（Ｃｋｈ）と前記Ｄフリップフロップ（ＦＦＨ１）からの信号（Ｓｈ３）とが入力され、ＮＯＲ論理のゲート（Ｇｈ２）には前記タイミングパルス（Ｃｋｈ）と前記Ｄフリップフロップ（ＦＦＨ１）の反転信号（Ｓｈ４）とが入力されるため、前記ゲート（Ｇｈ１）が出力する信号（Ｇｓ１）および前記ゲート（Ｇｈ２）が出力する信号（Ｇｓ２）は、図１４ｆ，ｇに示すように、前記タイミングパルス（Ｃｋｈ）がハイレベルである期間はローレベルであり、交互にハイレベルとなるものとなる。
【００９４】
前記信号（Ｇｓ１）を用いて、前記フルブリッジ方式のインバータ（Ｕｂ）の前記スイッチ素子（Ｑ１，Ｑ４）を制御する前記ゲート駆動回路（Ｇ１，Ｇ４）を制御し、また前記信号（Ｇｓ２）を用いて、前記スイッチ素子（Ｑ２，Ｑ３）を制御する前記ゲート駆動回路（Ｇ２，Ｇ３）を制御することにより、前記フルブリッジ方式のインバータ（Ｕｂ）を駆動することができる（図１４ｈ）。
【００９５】
前記位相変調制御回路（Ｕｔ’）からの前記位相変調信号（Ｓｍ’）がハイレベルになると、先に前記ゲート変調回路（Ｕｗ）と前記位相変調制御回路（Ｕｔ）に関して説明したものと同様の動作により、前記位相変調信号（Ｓｍ’）がハイレベルである期間（τ５１１）においては、前記Ｄフリップフロップ（ＦＦＨ１）からの前記信号（Ｓｈ３）およびその前記反転信号（Ｓｈ４）の周期が短縮され、したがって前記信号（Ｇｓ１）および前記信号（Ｇｓ２）の周期も短縮されるため、前記したように、インバータの周期的な反転動作に対して、適当な量の位相シフトを与えることができる。結果としてランプの音響共鳴の不都合を回避する機能を発揮することがわかる。
【００９６】
なお、本発明に従って前記図９に記載のチョッパ能力制御回路（Ｕｄ）や前記図１０に記載のゲート変調回路（Ｕｗ）、前記図１３に記載のインバータ制御回路（Ｆｈ）を構成するに際しては、前記演算増幅器（Ａｄｅ）や発振ブロック（Ｕｏｓｃ，Ｕｏｓｃ’）の一部、比較器（Ｃｍｗ２）、フリップフロップ（ＦＦｈ１）とゲート（Ｇｈ１，Ｇｈ２）に相当するものなどが集積された、市販の集積回路（例えば、テキサスインスツルメンツ社製ＴＬ４９４、日本電気（株）製μＰＣ４９４など）を利用することができる。
【００９７】
図１５は、前記集積回路（ＩＣ１）としてＴＬ４９４を用いて、前記チョッパ能力制御回路（Ｕｄ）の一部、およびゲート駆動信号生成回路（Ｕｐｍ）を構成して、チョッパ駆動のための前記ゲート駆動信号（Ｓｇ）を生成する場合の、簡略化された構成例を示すものである。
【００９８】
抵抗（Ｒｊ３）を前記集積回路（ＩＣ１）の発振周波数決定抵抗接続端子に接続し、コンデンサ（Ｃｊ１）を前記集積回路（ＩＣ１）の発振周波数決定コンデンサ接続端子に接続して前記集積回路（ＩＣ１）を動作させることにより、前記コンデンサ（Ｃｊ１）には、前記図１２ａと同様の鋸歯状波の信号が現れるため、分圧抵抗（Ｒｊ４，Ｒｊ５）により適当なスレショルド電圧を生成し、これと、前記コンデンサ（Ｃｊ１）の電圧とを、比較器（Ｃｍｊ１）を用いて比較することにより、前記図１２ｃと同様のタイミングパルス（Ｃｋｗ）を生成することができる。
【００９９】
このタイミングパルス（Ｃｋｗ）を、前記位相変調制御回路（Ｕｔ）に入力することにより、前記図１２ｈと同様の位相変調信号（Ｓｍ）が生成される。前記位相変調信号（Ｓｍ）がハイレベルの期間は、抵抗（Ｒｊ１）を介してトランジスタ（Ｑｊ１）がオン状態にされることにより、前記抵抗（Ｒｊ３）に並列に抵抗（Ｒｊ２）が挿入されるため、この期間においては、前記集積回路（ＩＣ１）の発振周期が短くなり、前記図１２の期間（τ４１１）におけるものと同様の動作を行う。結果として、前記図１２ｉと同様の、位相変調が加えられたゲート駆動信号（Ｓｇ）が生成される。
【０１００】
また、前記インバータ制御回路（Ｆｈ）を構成して、インバータ駆動のための前記信号（Ｇｓ１，Ｇｓ２）を生成する場合にも、前記図１５の回路を適用することができ、この場合に相違する部分を括弧内に併記してある。前記比較器（Ｃｍｊ１）の出力をタイミングパルス（Ｃｋｈ）として前記位相変調制御回路（Ｕｔ’）に入力することにより、前記図１４ｃと同様の位相変調信号（Ｓｍ’）が生成されるから、前記１４ｆ，ｇと同様の信号（Ｇｓ１，Ｇｓ２）が生成される。これに基づいてインバータ（Ｕｂ）を動作させることにより、結果として、前記図１４ｈに示すような、位相変調が加えられたインバータ動作を実現することができる。
【０１０１】
なお、前記図１５の回路においては、前記ゲート駆動信号（Ｓｇ）は、前記集積回路（ＩＣ１）の発振周期の各周期毎にパルスを生成させるモードで、一方、前記信号（Ｇｓ１，Ｇｓ２）は、前記集積回路（ＩＣ１）の発振周期の２周期に１回づつ、交互にパルスを生成させるモードで動作する必要があるが、このために、前記集積回路（ＩＣ１）は、これら２種のモードから目的のモードを選択して設定するようになっている。
【０１０２】
また、当然ながら、前記図１５の回路をチョッパの駆動のために使用する場合と、インバータの駆動のために使用する場合では、前記集積回路（ＩＣ１）の発振周波数が異なるため、コンデンサ（Ｃｊ１）の値は、それぞれの周波数に適合したものとする必要がある。
【０１０３】
以上においては、位相変調信号（Ｓｍ，Ｓｍ’）はタイミングパルス（Ｃｋｗ，Ｃｋｈ）に同期して遷移するものについて説明したが、回路を簡略化して、非同期に遷移するものとすることもできる。図１６は、前記集積回路（ＩＣ１）として、前記と同じくＴＬ４９４を用いて、前記チョッパ能力制御回路（Ｕｄ）の一部、および前記ゲート駆動信号生成回路（Ｕｐｍ）を構成して、チョッパ駆動のための前記ゲート駆動信号（Ｓｇ）を生成する場合の、簡略化された構成例を示すものである。
【０１０４】
この回路は、前記図１５の回路においては、コンデンサ（Ｃｊ１）の電圧信号に基づいてタイミングパルス（Ｃｋｗ）を生成していたものを、これを省略した上で、前記位相変調信号（Ｓｍ）と類似しているが非同期の信号を得るために、位相変調を行う周期を決定するための発振器（Ｏｓｃｋ）の信号の、例えば立ち上がり部にてモノステーブルマルチバイブレータ（Ｔｋ）を活性化することにより、前記位相変調信号（Ｓｍ）と類似の、一定の時間幅を有する位相変調信号（Ｓｍ２）を生成するようにした点が相違する。
【０１０５】
このように、位相変調信号（Ｓｍ２）を前記集積回路（ＩＣ１）の発振周期に対して非同期としたことにより、位相変調の様子が非再現的なものとなり、例えば、前記位相変調信号（Ｓｍ２）がローレベルのパルスを発生させるものでは、前記図２のａとｂ、図３のａのものが混在して発生するが、このようになっても、前記位相変調信号（Ｓｍ２）の時間幅が一定であり、したがって、その期間に与えられる位相のシフト量は概ね一定であるため、その時間幅が適当に設定されていれば、位相変調によるランプの音響共鳴の不都合を有効に回避することができる。
【０１０６】
また、前記図１５の回路について説明したのと全く同様に、前記インバータ制御回路（Ｆｈ）を構成して、インバータ駆動のための前記信号（Ｇｓ１，Ｇｓ２）を生成する場合にも、前記図１５の回路を適用することができる。
【０１０７】
当然ながら、本発明は、放電ランプにおける放電開始後、特にアーク放電の開始後において機能を発揮するものであるから、前記スタータ（Ｕｉ，Ｕｉ’）の構造や、前記スタータ（Ｕｉ，Ｕｉ’）が発生する高電圧の放電ランプへの印加の仕方には無関係に適用することができる。
【０１０８】
したがって例えば、放電ランプの放電空間内または封体の外面に補助電極を設け、主たる放電のための両極の電極の何れか一方と前記補助電極との間に、スタータよりの高電圧を印加する、（ＤＣ駆動またはＡＣ駆動方式の）外部トリガ方式の光源装置においても、本発明の効果は良好に発揮される。
【０１０９】
本明細書に記載の回路構成は、本発明の光源装置の動作や機能、作用を説明するために、必要最少限のものを記載したものである。したがって、実施例で説明した回路動作の詳細事項、例えば、信号の極性であるとか、具体的な回路素子の選択や追加、省略、或いは素子の入手の便や経済的理由に基づく変更などの創意工夫は、実際の装置の設計業務において、精力的に遂行されることを前提としている。
【０１１０】
とりわけ過電圧や過電流、過熱などの破損要因から給電装置のＦＥＴ等のスイッチ素子などの回路素子を保護するための機構、または、給電装置の回路素子の動作に伴って発生する放射ノイズや伝導ノイズの発生を低減したり、発生したノイズを外部に出さないための機構、例えば、スナバ回路やバリスタ、クランプダイオード、（パルスバイパルス方式を含む）電流制限回路、コモンモードまたはノーマルモードのノイズフィルタチョークコイル、ノイズフィルタコンデンサなどは、必要に応じて、実施例に記載の回路構成の各部に追加されることを前提としている。
【０１１１】
本発明になる光源装置の構成は、本明細書の実施例などに記載の回路方式のものに限定されるものではなく、また、実施例などに記載の波形やタイミング図に限定されるものではない。例えば、位相変調制御回路（Ｕｔ，Ｕｔ'）においては、位相変調を加える周期を規定するための信号（Ｓｔ０）を生成する発信器（Ｏｓｃｔ）が、本光源装置に内蔵される例を示したが、これが外部、例えば、本光源装置を内蔵するプロジェクタ等の光学装置本体の側に存在して、信号（Ｓｔ０）は、光学装置本体の画像処理上において好都合なタイミングで生成され、これが本光源装置に供給されるようにしてもよい。
【０１１２】
さらに、例えば、前記図１における前記給電制御回路（Ｆｘ）の前記総合制御部（Ｘｐｕ）は、ランプ電圧（ＶＬ）に対応する前記ランプ電圧信号（Ｓｖ）をＡＤ変換し、これに基づいて前記チョッパ能力制御目標信号（Ｓｔ）を設定するものとしたが、ランプ電流（ＩＬ）に対応する前記ランプ電流信号（Ｓｉ）についてもこれをＡＤ変換し、得られた電流値が目標電流値に一致するように前記チョッパ能力制御目標信号（Ｓｔ）を補正して設定することにより、各回路素子パラメータのバラツキの影響を補正するような高精度化や高機能化、あるいは逆に、例えば、前記マイクロプロセッサユニット（Ｍｐｕ）を廃して、より単純な制御回路に代えるような簡素化などの光源装置の構成の多様化のもとでも、本発明の効果は良好に発揮される。
【図面の簡単な説明】
【０１１３】
【図１】降圧チョッパ方式の給電装置によるＤＣ駆動方式の本発明の光源装置の構成の簡略化された一例を示す図である。
【図２】本発明の光源装置の給電装置のチョッパの動作の一例を示す図である。
【図３】本発明の光源装置の給電装置のチョッパの動作のさらなる一例を示す図である。
【図４】昇圧チョッパの一例を示す図である。
【図５】反転チョッパの一例を示す図である。
【図６】ＡＣ駆動方式の本発明の光源装置の構成の簡略化された一例を示す図である。
【図７】ＡＣ駆動方式の本発明の光源装置の給電装置のインバータの動作の一例を示す図である。
【図８】ＡＣ駆動方式の本発明の光源装置の給電装置のインバータの動作のさらなる一例を示す図である。
【図９】本発明の光源装置の給電制御回路およびゲート駆動信号生成回路の構成の一例を示す図である。
【図１０】本発明の光源装置の給電装置のチョッパのためのゲート変調回路の構成の一例を示す図である。
【図１１】本発明の光源装置の給電装置のチョッパのための位相変調制御回路の構成の一例を示す図である。
【図１２】本発明の光源装置の給電装置のチョッパの動作の一例を示す図である。
【図１３】ＡＣ駆動方式の本発明の光源装置の給電装置のインバータ制御回路の構成の一例を示す図である。
【図１４】ＡＣ駆動方式の本発明の光源装置の給電装置のインバータの動作の一例を示す図である。
【図１５】本発明の光源装置の給電装置のチョッパ能力制御回路の一部とゲート駆動信号生成回路、またはＡＣ駆動方式の本発明の光源装置の給電装置のインバータ制御回路の構成の一例を示す図である。
【図１６】本発明の光源装置の給電装置のチョッパ能力制御回路の一部とゲート駆動信号生成回路、またはＡＣ駆動方式の本発明の光源装置の給電装置のインバータ制御回路の構成のさらなる一例を示す図である。
【符号の説明】
【０１１４】
Ａｄ１ バッファ
Ａｄ２ バッファ
Ａｄ３ バッファ
Ａｄｃ ＡＤ変換器
Ａｄｅ 演算増幅器
Ｂｘ バラスト回路
Ｃｄ１ 積分コンデンサ
Ｃｈ１ コンデンサ
Ｃｉ コンデンサ
Ｃｊ１ コンデンサ
Ｃｋ１ コンデンサ
Ｃｋｈ タイミングパルス
Ｃｋｗ タイミングパルス
Ｃｍｈ１ 比較器
Ｃｍｊ１ 比較器
Ｃｍｖ 比較器
Ｃｍｗ１ 比較器
Ｃｍｗ２ 比較器
Ｃｗ１ コンデンサ
Ｃｗｔ コンデンサ
Ｃｘ 平滑コンデンサ
Ｃｘｒ 平滑コンデンサ
Ｃｘｕ 平滑コンデンサ
Ｄａｃ ＤＡ変換器
Ｄｄ１ ダイオード
Ｄｄ２ ダイオード
Ｄｄ３ ダイオード
Ｄｄ４ ダイオード
Ｄｗ１ ダイオード
Ｄｗ２ ダイオード
Ｄｘ フライホイールダイオード
Ｄｘｒ ダイオード
Ｄｘｕ ダイオード
Ｅ１ 電極
Ｅ２ 電極
Ｅｘ 給電装置
ＦＦＨ１ Ｄフリップフロップ
ＦＦｈ１ フリップフロップ
ＦＦｔ１ Ｄフリップフロップ
ＦＦｔ２ Ｄフリップフロップ
ＦＦｔ３ Ｄフリップフロップ
Ｆｈ インバータ制御回路
Ｆｘ 給電制御回路
Ｇ１ ゲート駆動回路
Ｇ２ ゲート駆動回路
Ｇ３ ゲート駆動回路
Ｇ４ ゲート駆動回路
Ｇｈ１ ゲート
Ｇｈ２ ゲート
Ｇｉ ゲート駆動回路
Ｇｎｄｘ グランド
Ｇｓ１ 信号
Ｇｓ２ 信号
Ｇｔ１ ゲート
Ｇｗｔ ゲート
Ｇｘ ゲート駆動回路
Ｇｘｒ ゲート駆動回路
Ｇｘｕ ゲート駆動回路
Ｈｉ ２次側巻線
ＩＣ１ 集積回路
ＩＬ ランプ電流
Ｉｘ 電流検出手段
Ｊｔ１ ジャンパ端子
Ｊｔ２ ジャンパ端子
Ｊｔ３ ジャンパ端子
Ｊｔ４ ジャンパ端子
Ｋｉ トランス
Ｌｄ 放電ランプ
Ｌｄ’ 放電ランプ
Ｌｘ チョークコイル
Ｌｘｒ チョークコイル
Ｌｘｕ チョークコイル
Ｍｐｕ マイクロプロセッサユニット
Ｍｘ ＤＣ電源
Ｏｓｃｋ 発振器
Ｏｓｃｔ 発信器
Ｐｉ １次側巻線
Ｑ１ スイッチ素子
Ｑ２ スイッチ素子
Ｑ２、Ｑ３ スイッチ素子
Ｑ３ スイッチ素子
Ｑ４ スイッチ素子
Ｑｄ１ トランジスタ
Ｑｈ１ トランジスタ
Ｑｈ２ トランジスタ
Ｑｈ３ トランジスタ
Ｑｉ スイッチ素子
Ｑｊ１ トランジスタ
Ｑｋ１ トランジスタ
Ｑｗ１ トランジスタ
Ｑｗ２ トランジスタ
Ｑｗ３ トランジスタ
Ｑｘ スイッチ素子
Ｑｘｒ スイッチ素子
Ｑｘｕ スイッチ素子
Ｒｄ１ プルアップ抵抗
Ｒｄ２ 抵抗
Ｒｄ３ 抵抗
Ｒｄ４ 抵抗
Ｒｄ５ プルダウン抵抗
Ｒｄ６ スピードアップ抵抗
Ｒｈ１ 抵抗
Ｒｈ２ 抵抗
Ｒｈ３ 抵抗
Ｒｈ４ 抵抗
Ｒｈ５ 抵抗
Ｒｈ６ 抵抗
Ｒｈ７ 抵抗
Ｒｈ８ 抵抗
Ｒｉ 抵抗
Ｒｊ１ 抵抗
Ｒｊ２ 抵抗
Ｒｊ３ 抵抗
Ｒｊ４ 分圧抵抗
Ｒｊ５ 分圧抵抗
Ｒｋ１ 抵抗
Ｒｋ２ 抵抗
Ｒｋ３ 抵抗
Ｒｗ１ 抵抗
Ｒｗ２ 抵抗
Ｒｗ３ 抵抗
Ｒｗ４ 抵抗
Ｒｗ５ 抵抗
Ｒｗ６ 抵抗
Ｒｗ７ 分圧抵抗
Ｒｗ８ 分圧抵抗
Ｒｗ９ 抵抗
Ｒｗｔ 抵抗
Ｓｄ２ チョッパ駆動目標信号
Ｓｄ３ 信号
Ｓｄ４ 信号
Ｓｄ５ 制御対象信号
Ｓｄ６ 信号
Ｓｄ７ 信号
Ｓｆ 誤差積分信号
Ｓｆ’ 信号
Ｓｇ ゲート駆動信号
Ｓｈ１ 充電電圧信号
Ｓｈ３ 信号
Ｓｈ４ 反転信号
Ｓｉ ランプ電流信号
Ｓｋ ランプ電流上限信号
Ｓｍ 位相変調信号
Ｓｍ’ 位相変調信号
Ｓｍ２ 位相変調信号
Ｓｔ チョッパ能力制御目標信号
Ｓｔ０ 信号
Ｓｔ１ 信号
Ｓｔ２ 信号
Ｓｔ３ 信号
Ｓｔ４ 反転信号
Ｓｔ５ 信号
Ｓｖ ランプ電圧信号
Ｓｗ１ 充電電圧信号
Ｓｗ２ 信号
Ｓｘｔ チョッパ能力制御目標データ
Ｓｘｖ ランプ電圧データ
Ｔ１１ 端子
Ｔ１２ 端子
Ｔ２１ 端子
Ｔ２２ 端子
Ｔｈ モノステーブルマルチバイブレータ
Ｔｋ モノステーブルマルチバイブレータ
Ｔｗ モノステーブルマルチバイブレータ
Ｕｂ インバータ
Ｕｃ ランプ電流上限信号発生回路
Ｕｄ チョッパ能力制御回路
Ｕｉ スタータ
Ｕｉ’ スタータ
Ｕｏｓｃ 発振ブロック
Ｕｏｓｃ’ 発振ブロック
Ｕｐｍ ゲート駆動信号生成回路
Ｕｔ 位相変調制御回路
Ｕｔ’ 位相変調制御回路
Ｕｗ ゲート変調回路
ＶＬ ランプ電圧
Ｖｃｃ ＤＣ電圧源
Ｖｄ１ 基準電圧源
Ｖｄ２ 基準電圧源
Ｖｄ３ 電圧源
Ｖｘ 電圧検出手段
Ｘｐｕ 総合制御部
ｓｔ１ 信号
τ０１１ 期間
τ０１２ 期間
τ０２１ 期間
τ０２２ 期間
τ０３１ 期間
τ０３２ 期間
τ０４１ 期間
τ０４２ 期間
τ１１１ 期間
τ１１２ 期間
τ１２１ 期間
τ１２２ 期間
τ１３１ 期間
τ１３２ 期間
τ１４１ 期間
τ１４２ 期間
τ１４３ 期間
τ１４４ 期間
τ１５１ 期間
τ１５２ 期間
τ１６１ 期間
τ１６２ 期間
τ２１１ 期間
τ２１２ 期間
τ２２１ 期間
τ２２２ 期間
τ３１１ 期間
τ３１２ 期間
τ３３１ 期間
τ３３２ 期間
τ３３３ 期間
τ３３４ 期間
τ３４１ 期間
τ３４２ 期間
τ４１１ 期間
τ４１２ 期間
τ５１１ 期間
【図１】
2006086133.tif 000003
【図２】
2006086133.tif 000004
【図３】
2006086133.tif 000005
【図４】
2006086133.tif 000006
【図５】
2006086133.tif 000007
【図６】
2006086133.tif 000008
【図７】
2006086133.tif 000009
【図８】
2006086133.tif 000010
【図９】
2006086133.tif 000011
【図１０】
2006086133.tif 000012
【図１１】
2006086133.tif 000013
【図１２】
2006086133.tif 000014
【図１３】
2006086133.tif 000015
【図１４】
2006086133.tif 000016
【図１５】
2006086133.tif 000017
【図１６】
2006086133.tif 000018