(57)【要約】【課題】強い妨害信号入力時に希望信号を欠落させることなく、ＳＮ比の悪化を抑制し、弱電界においても十分な周波数利得を得る。【解決手段】ＮＰＮトランジスタＱ７とＱ８で構成の入力ダイナミックレンジの広い差動増幅器を、ＮＰＮトランジスタＱ５とＱ６で構成の差動増幅器と並列接続して、強い妨害信号入力時に出力信号はクリップせず、希望信号を欠落なく受信してＳＮ比の悪化を抑制できる。ＮＰＮトランジスタＱ７とＱ８のエミッタ間の抵抗Ｒ５により、希望信号を得る範囲を調整できる。また、出力側の利得制限回路により、強い妨害信号の入力時に、ダイオードＤ１，Ｄ２に直列接続の抵抗Ｒ６，Ｒ７により出力がクリップされることなく、かつ抵抗値により大振幅時の利得を最適化して、妨害信号より弱い希望信号も欠落することなく受信でき、さらに、弱い希望信号入力時にも、通常の周波数変換回路と同等の高利得を保ち安定した受信ができる。【選択図】図１
2006180066.tif 000002
【特許請求の範囲】
【請求項１】
周波数変換回路を用いるＦＭ受信機であって、第１の差動増幅器と、前記第１の差動増幅器より入力のダイナミックレンジが広い第２の差動増幅器とを備え、前記第１の差動増幅器と前記第２の差動増幅器を並列に接続して構成したことを特徴とするＦＭ受信機。
【請求項２】
周波数変換回路を用いるＦＭ受信機であって、第１の差動増幅器と、前記第１の差動増幅器より入力のダイナミックレンジが広い第２の差動増幅器と、抵抗とダイオードの直列接続からなる利得制限回路とを備え、前記第１の差動増幅器と前記第２の差動増幅器を並列に接続し、かつ前記周波数変換回路の出力端子側に前記利得制限回路を設けて構成したことを特徴とするＦＭ受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数変換回路を用いるＦＭ受信機に関するものである。
【背景技術】
【０００２】
従来、ＦＭ受信機に用いる周波数変換回路において、希望信号と強い妨害信号が同時に入力された場合、妨害信号レベルが回路のダイナミックレンジを越えることで信号がクリップされることにより、希望信号が減衰して強い妨害信号の入力時にＳＮ比が悪化するという問題があった。
【０００３】
特に欧州向けのＦＭ受信機において、希望信号と妨害信号を同時に入力して、妨害排除能力を測定する試験があるが、これはＦＭ受信機が用いる周波数変換回路のダイナミックレンジによって問題が発生する。
【０００４】
この問題を解決するために、入力信号を減衰させたり、周波数変換利得を下げる方法が取られるが、利得が低下することによって感度が悪化するという問題がある。
【０００５】
この問題を解決するために、ＡＧＣ回路と周波数変換回路を組み合わせることにより、入力信号レベルあるいは入力のダイナミックレンジを最適化する方法が提案されている。
【０００６】
以下、図４を参照しながら、特許文献１に示される、周波数変換回路の入力ダイナミックレンジをＡＧＣ回路で検出したＤＣ電圧で最適に制御させ強入力特性を向上させる方法について説明する。
【０００７】
図４において、Ｌ１は負荷インダクタ、Ｒ１，Ｒ２はベース抵抗、Ｑ１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６はそれぞれ差動増幅器を構成するＮＰＮトランジスタ、Ｃ１はカップリングコンデンサ、Ｃ２はバイパスコンデンサで構成される周波数変換回路である。１００，１０１は局部発振器出力信号の入力端子、１０２は受信信号の入力端子、１０３は電源端子、Ｉ１は定電流源である。さらに、１０４は周波数変換回路の出力端子、１０５はＡＧＣ回路（図示せず）で検出されたＤＣ電圧を入力するＡＧＣ電圧端子であり、このＤＣ電圧を抵抗Ｒ３，Ｒ４で分割された電圧が、ＮＰＮトランジスタＱ５とＱ６で構成された差動増幅器のバイアス電圧となる。
【０００８】
ここで、ＮＰＮトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６は周波数変換回路を構成しており、入力端子１００，１０１からは局部発振器出力信号が入力され、入力端子１０２からは変換される前の受信信号が入力され、出力端子１０４からは発振回路と信号出力の和と差の周波数成分を持つ信号が出力される。ＡＧＣ電圧端子１０５からは信号レベルに合わせてＡＧＣ回路から検出されたＤＣ電圧が入力され、ＮＰＮトランジスタＱ５，Ｑ６で構成される差動増幅器の動作バイアスを制御することにより、入力のダイナミックレンジを最適に変化させ、強い妨害信号による希望信号のＳＮ比の悪化を抑制することができる。
【特許文献１】特開平４−１４９０２号公報
【特許文献２】特開２０００−４９５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図４に示すような従来の周波数変換回路では、ＡＧＣ回路を使うことにより回路規模が大きくなるため、コスト的に高くなり、近年の著しいローコスト化の要求には適していない。
【００１０】
また、図４に示す構成の周波数変換回路では、ＡＧＣ回路の時定数により反応が鈍くなるため、急激な入力信号レベルの変化には対応できないという問題があった。
【００１１】
本発明は、前記従来技術の問題を解決することに指向するものであり、強い妨害信号が入力したときに希望信号を欠落させることなく周波数変換機能を実現することにより強い妨害信号入力時のＳＮ比の悪化を抑制し、弱電界においても十分な周波数利得を得ることができ、さらには反応速度がＡＧＣ回路使用時よりも早い周波数変換回路を用いたＦＭ受信機を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記の目的を達成するために、本発明に係る請求項１に記載されるＦＭ受信機は、周波数変換回路を用いるＦＭ受信機であって、周波数変換回路に第１の差動増幅器と、第１の差動増幅器より入力のダイナミックレンジが広い第２の差動増幅器とを備え、第１の差動増幅器と第２の差動増幅器を並列に接続した構成によれば、第１の差動増幅器により、弱い希望信号入力時には感度を高く保ち、また第１の差動増幅器より入力のダイナミックレンジが広い第２の差動増幅器により、強い妨害信号入力時には信号がクリップされ希望信号が欠落することを防ぎ、強い妨害信号入力時のＳＮ比の悪化を抑制できる。
【００１３】
また、請求項２に記載されるＦＭ受信機は、周波数変換回路を用いるＦＭ受信機であって、周波数変換回路に第１の差動増幅器と、第１の差動増幅器より入力のダイナミックレンジが広い第２の差動増幅器と、抵抗とダイオードの直列接続からなる利得制限回路とを備え、第１の差動増幅器と第２の差動増幅器を並列に接続し、かつ周波数変換回路の出力端子側に利得制限回路を設けた構成によれば、弱い希望信号入力時には、利得制限回路が動作しないため、高い利得を保つことができ、強い妨害信号入力時に、大振幅の出力信号で利得制限回路が動作し、周波数変換利得が下がるため、出力信号がクリップされずに、希望信号が欠落することを防ぎ、強い妨害信号入力時のＳＮ比の悪化を抑制できる。
【発明の効果】
【００１４】
本発明によれば、周波数変換回路の入力部を利得，ダイナミックレンジの異なる差動増幅器を並列に構成し、また、出力部に強入力時のみ動作する利得制限回路を設けて構成して、弱い希望信号入力時にも十分な周波数変換をして利得が得られ、かつ強い妨害信号入力時にも希望信号が欠落することがなく周波数変換をして、強い妨害信号が入力したときのＳＮ比の悪化を抑制できるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１６】
図１は本発明の実施の形態におけるＦＭ受信機に用いる周波数変換回路を示した回路図であり、並列した２対の差動増幅器と利得制限回路を有した周波数変換回路である。ここで、前記従来例を示す図４において説明した構成部材に対応し同等機能を有するものには同一の符号を付して示す。
【００１７】
図１において、Ｌ１は負荷インダクタ、Ｒ１，Ｒ２はベース抵抗、Ｑ１とＱ２，Ｑ３とＱ４，Ｑ５とＱ６はそれぞれ差動増幅器を構成するＮＰＮトランジスタ、Ｃ１はカップリングコンデンサ、Ｃ２はバイパスコンデンサで構成される周波数変換回路である。１００，１０１は局部発振器出力信号の入力端子、１０２は受信信号の入力端子、１０３は電源端子、Ｉ１は定電流源である。
【００１８】
さらに、Ｑ７とＱ８は差動増幅器を構成するＮＰＮトランジスタ、Ｒ５はＮＰＮトランジスタＱ７とＱ８で構成された差動増幅器のエミッタ抵抗、Ｉ２，Ｉ３は定電流源である。ＮＰＮトランジスタＱ７とＱ８で構成された差動増幅器と、ＮＰＮトランジスタＱ５とＱ６で構成された差動増幅器は並列に接続され、かつＮＰＮトランジスタＱ５とＱ７，ＮＰＮトランジスタＱ６とＱ８のコレクタがそれぞれ接続される。
【００１９】
また、Ｒ６，Ｒ７は抵抗、Ｄ１，Ｄ２はダイオードであり、それぞれ直列に接続し利得制限回路を構成する。それぞれの利得制限回路は、ＮＰＮトランジスタＱ１とＱ２，ＮＰＮトランジスタＱ３とＱ４で構成された差動増幅器の出力に接続され、周波数変換回路を構成している。
【００２０】
このように構成された周波数変換回路について動作を説明する。図１に示すＮＰＮトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４は周波数変換回路を構成しており、入力端子１００，１０１からは局部発振器出力信号が入力され、入力端子１０２からは変換される前の受信信号が入力され、出力端子１０４からは局部発振器出力信号と受信信号の和と差の周波数成分を持つ信号が出力される。
【００２１】
また、ＮＰＮトランジスタＱ５とＱ６で構成された差動増幅器は一般的に、高利得が必要となるため、入力のダイナミックレンジが狭くなるが、そこにＮＰＮトランジスタＱ７とＱ８で構成された利得が低いが、広い入力のダイナミックレンジを持つ差動増幅器を、ＮＰＮトランジスタＱ５とＱ６で構成された差動増幅器に並列に接続する。
【００２２】
ＮＰＮトランジスタＱ７とＱ８で構成された差動増幅器のエミッタ間に接続されたエミッタ抵抗Ｒ５の抵抗値を選ぶことにより、入力レベルに対して希望信号が得られる範囲を調整することができる。これにより、強い妨害信号が入力されたときに出力信号をクリップさせることがないため、希望信号は欠落することなく受信可能となり、強い妨害信号が入力したときのＳＮ比の悪化を抑制できる。また、弱い希望信号のみが入力された場合でも、高利得を保つことができ、安定した受信が可能である。
【００２３】
さらに、出力側の利得制限回路は、ダイオードＤ１，Ｄ２がオンするような強い信号が入力された場合において、ダイオードＤ１，Ｄ２に直列に接続された抵抗Ｒ６，Ｒ７により出力がクリップされることがなく、抵抗Ｒ６，Ｒ７の抵抗値により大振幅時の利得を最適化することができる。よって、妨害信号より弱い希望信号も完全には欠落することなく、受信可能となり、強い妨害信号が入力したときのＳＮ比の悪化を抑制できる。さらに、弱い希望信号の入力時には、出力振幅が小さいため利得制限回路は動作しないため、通常の周波数変換回路と同等の利得を保つことができ、安定した受信を可能とする。
【００２４】
本実施の形態における周波数変換回路における、入力端子１０２の希望信号入力レベルと出力端子１０４の希望信号出力レベルの特性について図２を参照しながら説明する。
【００２５】
図２において、周波数変換回路からの希望信号入力レベルに対する（１）は従来の希望信号出力レベル、（２），（３）は本実施の形態の希望信号出力レベルであり、（２）は（３）よりエミッタ抵抗Ｒ５の値が小さい場合を示す図である。
【００２６】
希望信号入力レベルＶａ，Ｖｂ，Ｖｃはそれぞれ図２の（１），（２），（３）の周波数変換回路の希望信号出力レベルがクリップするときの希望信号入力レベルいわゆる入力ダイナミックレンジに相当する。
【００２７】
従来の周波数変換回路は、図２に示す（１）のように希望信号入力レベルＶａまで到達すると、希望信号出力レベルはクリップされる。しかし、本実施の形態の周波数変換回路では、図２に示す（２），（３）のように希望信号入力レベルがＶａに到達してもＮＰＮトランジスタＱ７，Ｑ８とエミッタ抵抗Ｒ５で構成された差動増幅器により希望信号出力レベルがクリップされず、希望信号出力レベルがクリップされるときの希望信号入力レベルが拡大する。また、図２に示す（３）は（２）に比べて、エミッタ抵抗Ｒ５の値が小さいため、ＶｂよりＶｃの方がクリップされにくい。
【００２８】
このように、高い利得を有するＮＰＮトランジスタＱ５，Ｑ６の差動増幅器により弱い希望信号入力時には感度を高く保つことができ、ＮＰＮトランジスタＱ５，Ｑ６の差動増幅器より利得は低いが入力のダイナミックレンジが広いＮＰＮトランジスタＱ７，Ｑ６の差動増幅器によって、希望信号出力レベルがクリップされて希望信号が欠落することを防ぎ、強い妨害信号が入力したときのＳＮ比の悪化を抑制することができる。
【００２９】
次に、本実施の形態における周波数変換回路の抵抗Ｒ６，Ｒ７、ダイオードＤ１，Ｄ２で構成された利得制限回路における、入力端子１０２の希望信号入力レベルと出力端子１０４の希望信号出力レベルの特性について図３を参照しながら説明する。
【００３０】
図３において、周波数変換回路の希望信号入力レベルに対する（４）は従来の希望信号出力レベル、（５），（６）は本実施の形態の希望信号出力レベルであり、（５）は（６）に対して抵抗Ｒ６，Ｒ７の値が大きく設定されている。
【００３１】
希望信号入力レベルＶｄ，Ｖｅ，Ｖｆはそれぞれ図３の（４），（５），（６）の周波数変換回路の希望信号出力レベルがクリップするときの希望信号入力レベルいわゆる入力ダイナミックレンジに相当する。
【００３２】
従来の周波数変換回路は、図３に示す（４）のように希望信号入力レベルがＶｄまで到達すると、出力信号がクリップされる。しかし、本実施の形態の周波数変換回路では、図３に示す（５），（６）のように希望信号入力レベルがＶｄに到達するまでに、利得制限回路が働くことにより利得が下がり、希望信号出力レベルがクリップされるときの希望信号入力レベルの範囲が拡大している。図３に示す（６）は（５）に比べて、利得制限回路の抵抗Ｒ６，Ｒ７の値が小さいため、希望信号出力レベルがクリップされるときの希望信号入力レベルが大きくなる。
【００３３】
このように、弱い希望信号入力時には、利得制限回路が動作しないため、高い利得を保ち、また、強い妨害信号入力時にも、大振幅の出力信号で利得制限回路が動作し、周波数変換利得が下がるため、出力信号により信号がクリップされず、希望信号が欠落することを防ぎ、強い妨害信号が入力したときのＳＮ比の悪化を抑制することができる。
【産業上の利用可能性】
【００３４】
本発明に係るＦＭ受信機は、周波数変換回路の入力部を利得，ダイナミックレンジの異なる差動増幅器を並列に構成し、また、出力部に強入力時のみ動作する利得制限回路を設けて構成することにより弱い希望信号入力時にも十分な周波数変換をして利得が得られ、かつ強い妨害信号入力時にも希望信号が欠落することがなく周波数変換をして、強い妨害信号が入力したときのＳＮ比の悪化を抑制でき、ＦＭ受信機用の周波数変換回路として有用である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態におけるＦＭ受信機に用いる周波数変換回路を示した回路図
【図２】本実施の形態における周波数変換回路の２つの差動増幅器による希望信号出力レベルと希望信号入力レベルの特性図
【図３】本実施の形態における周波数変換回路の利得制限回路による希望信号出力レベルと希望信号入力レベルの特性図
【図４】従来のＦＭ受信機に用いる周波数変換回路を示した回路図
【符号の説明】
【００３６】
１００，１０１，１０２  入力端子
１０３  電源端子
１０４  出力端子
１０５  ＡＧＣ電圧端子
１０６  定電圧端子
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８  ＮＰＮトランジスタ
Ｒ１，Ｒ２  ベース抵抗
Ｒ３，Ｒ４，Ｒ６，Ｒ７  抵抗
Ｒ５  エミッタ抵抗
Ｃ１  カップリングコンデンサ
Ｃ２  バイパスコンデンサ
Ｌ１  負荷インダクタ
Ｄ１，Ｄ２  ダイオード
Ｉ１，Ｉ２，Ｉ３  定電流源
【図１】
2006180066.tif 000003
【図２】
2006180066.tif 000004
【図３】
2006180066.tif 000005
【図４】
2006180066.tif 000006