(57)【要約】【課題】  本発明は、タイムベースコレクタに関し、例えば家庭用ビデオテープレコーダから出力されるビデオ信号を処理する各種映像機器に適用して、同期の安定しないビデオ信号を処理する場合でも、画飛び、同一映像の繰り返しを有効に回避することができるようにする。【解決手段】  本発明は、メモリ回路６における書き込みアドレス及び読み出しアドレスの差分値の平均値が所定値になるように、読み出しクロックＲＣＫの周波数を可変する。【選択図】        図１
2006086773.tif 000002
【特許請求の範囲】
【請求項１】
入力ビデオ信号に同期して書き込みクロックを生成する書き込みクロック生成回路と、
前記書き込みクロックにより前記入力ビデオ信号を順次循環的に記録すると共に、読み出しクロックにより記録した前記入力ビデオ信号を順次出力するメモリ回路と、
前記読み出しクロックを生成する読み出しクロック生成回路と、
前記メモリ回路における書き込みアドレスと読み出しアドレスとの差分値の平均値が所定値になるように、前記読み出しクロック生成回路の動作を制御する制御回路と
を備えることを特徴とするタイムベースコレクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイムベースコレクタに関し、例えば家庭用ビデオテープレコーダから出力されるビデオ信号を処理する各種映像機器に適用することができる。本発明は、メモリ回路における書き込みアドレス及び読み出しアドレスの差分値の平均値が所定値になるように、読み出しクロックの周波数を可変することにより、同期の安定しないビデオ信号を処理する場合でも、画飛び、同一映像の繰り返しを有効に回避することができるようにする。
【背景技術】
【０００２】
従来、編集装置等の各種映像機器においては、タイムベースコレクタにより例えば局内同期信号にビデオ信号を同期させて処理するようになされている。すなわち図２に示すように、タイムベースコレクタ１において、同期分離回路２は、処理対象の入力ビデオ信号Ｓ１から水平同期信号ＨＤを分離して出力する。入力用発振回路３は、例えばＰＬＬ回路により構成され、この水平同期信号ＨＤを基準にして書き込みクロックＷＣＫを生成して出力する。アナログディジタル変換回路（Ａ／Ｄ）４は、この書き込みクロックＷＣＫにより入力ビデオ信号Ｓ１をアナログディジタル変換処理してビデオデータを出力する。
【０００３】
出力用発振回路５は、例えばＰＬＬ回路により構成され、局内同期信号を基準にして読み出しクロックＲＣＫを生成して出力する。バッファメモリ６は、例えば書き込みクロックＷＣＫをリングカウンタによりカウントして得られる書き込みアドレスにより、このアナログディジタル変換回路４から出力されるビデオデータを順次格納する。また同様に読み出しクロックＲＣＫをリングカウンタによりカウントして得られる読み出しアドレスにより、記録したビデオデータを順次出力し、これらにより記録領域を順次循環的に使用して処理対象の入力ビデオ信号Ｓ１に同期したタイミングにより順次ビデオデータを入力し、またこの入力したビデオデータを局内同期信号に同期して順次出力する。ディジタルアナログ変換回路（Ｄ／Ａ）７は、このバッファメモリ６から出力されるビデオデータをディジタルアナログ変換処理して出力ビデオ信号Ｓ２を出力する。
【０００４】
このようなタイムベースコレクタに関して、例えば特開平５−９１５４２号公報には、書き込みアドレスに対して読み出しアドレスの発生順序を切り替えることにより、上下、左右等を逆転させた特殊効果によるビデオ信号を出力する方法が提案されるようになされている。
【０００５】
ところで実際上、このようなタイムベースコレクタにより家庭用ビデオテープレコーダで再生されたビデオ信号を処理する場合もあり、このような家庭用ビデオテープレコーダで再生されるビデオ信号は、同期が安定していない場合がある。
【０００６】
これによりこのようなビデオ信号をタイムベースコレクタにより処理する場合、バッファメモリ６における書き込みと読み出しのタイミングとが一時的にずれ、画飛び、同一映像の繰り返しによる異常が発生する問題があった。
【特許文献１】特開平５−９１５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は以上の点を考慮してなされたもので、同期の安定しないビデオ信号を処理する場合でも、画飛び、同一映像の繰り返しを有効に回避することができるタイムベースコレクタを提案しようとするものである。
【課題を解決するための手段】
【０００８】
かかる課題を解決するため請求項１の発明においては、入力ビデオ信号に同期して書き込みクロックを生成する書き込みクロック生成回路と、前記書き込みクロックにより前記入力ビデオ信号を順次循環的に記録すると共に、読み出しクロックにより記録した前記入力ビデオ信号を順次出力するメモリ回路と、前記読み出しクロックを生成する読み出しクロック生成回路と、前記メモリ回路における書き込みアドレスと読み出しアドレスとの差分値の平均値が所定値になるように、前記読み出しクロック生成回路の動作を制御する制御回路とを備えるようにする。
【０００９】
請求項１の構成により、入力ビデオ信号に同期して書き込みクロックを生成する書き込みクロック生成回路と、前記書き込みクロックにより前記入力ビデオ信号を順次循環的に記録すると共に、読み出しクロックにより記録した前記入力ビデオ信号を順次出力するメモリ回路と、前記読み出しクロックを生成する読み出しクロック生成回路と、前記メモリ回路における書き込みアドレスと読み出しアドレスとの差分値の平均値が所定値になるように、前記読み出しクロック生成回路の動作を制御する制御回路とを備えるようにすれば、入力ビデオ信号の同期の変化に追従するように読み出しクロックを変化させることができ、これにより同期の安定しないビデオ信号を処理する場合でも、画飛び、同一映像の繰り返しを有効に回避することができる。またこの入力ビデオ信号の同期の変化に追従する読み出しクロックの変化が、メモリ回路における書き込みアドレスと読み出しアドレスとの差分値の平均値に基づいて、読み出しクロック生成回路の動作を制御して実行されることにより、入力ビデオ信号の同期が急激に乱れた場合には、この急激な乱れに対しては応答することなく、読み出しクロックを制御することができ、これにより読み出したビデオ信号における同期の乱れを防止して安定にビデオ信号を出力することができる。
【発明の効果】
【００１０】
本発明によれば、同期の安定しないビデオ信号を処理する場合でも、画飛び、同一映像の繰り返しを有効に回避することができる。
【発明を実施するための最良の形態】
【００１１】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００１２】
（１）実施例の構成
図１は、本発明の実施例に係るタイムベースコレクタを示すブロック図である。このタイムベースコレクタ１１において、図２について上述したタイムベースコレクタ１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。このタイムベースコレクタ１１は、処理対象のビデオ信号Ｓ１における瞬間的な同期の乱れを補正して出力する。これによりこのタイムベースコレクタ１１を用いる編集システム等においては、このタイムベースコレクタ１１から出力されるビデオ信号Ｓ２を従来構成によるタイムベースコレクタに入力して局内同期等の基準信号に同期させて処理する。
【００１３】
しかしてこのタイムベースコレクタ１１において、出力用発振回路１２は、制御回路１３から出力される制御信号に応じて周波数を可変して、バッファメモリ６の読み出しクロックＲＣＫを生成して出力する。
【００１４】
制御回路１３は、バッファメモリ６における書き込みアドレスと読み出しアドレスとの差分値を平均値化し、その結果得られる平均値が所定値となるように、出力用発振回路１２に制御信号を出力する。ここでこの実施例においては、この所定値が、バッファメモリ６のメモリ空間のほぼ１／２に対応する値となるように設定される。
【００１５】
（２）実施例の動作
以上の構成において、このタイムベースコレクタ１１に入力される入力ビデオ信号Ｓ１は、同期分離回路２により水平同期信号ＨＤが抽出され、続く入力用発振回路３によりこの水平同期信号ＨＤを基準にして書き込みクロックＷＣＫが生成される。入力ビデオ信号Ｓ１は、アナログディジタル変換回路４において、この書き込みクロックＷＣＫによりサンプリングされてビデオデータに変換され、書き込みクロックＷＣＫによりこのビデオデータがバッファメモリ６に順次循環的に記録される。またこのようにして記録されたビデオデータは、読み出しクロックＲＣＫにより順次バッファメモリ６から読み出され、ディジタルアナログ変換回路７により出力ビデオ信号Ｓ２に変換されて出力される。
【００１６】
このようにしてビデオ信号Ｓ１を処理するにつき、タイムベースコレクタ１１では、このようなビデオ信号Ｓ１の入出力に係るバッファメモリ６に関して、書き込みアドレスと読み出しアドレスとの差分値の平均値が制御回路１３で求められ、この平均値が所定値になるように出力用発振回路１２に制御信号が出力されて読み出しクロックＲＣＫの周波数が制御される。
【００１７】
これによりこのタイムベースコレクタ１１では、入力ビデオ信号Ｓ１に同期の変化に追従するように読み出しクロックＲＣＫの周波数を可変するように形成され、これにより同期の安定しないビデオ信号を処理する場合でも、画飛び、同一映像の繰り返しを有効に回避することができる。
【００１８】
またこのような入力ビデオ信号Ｓ１に同期の変化に追従するような読み出しクロックＲＣＫの周波数の可変が、書き込みアドレスと読み出しアドレスとの差分値の平均値に基づいて出力用発振回路１２の動作を制御して実行されることにより、入力ビデオ信号Ｓ１の同期が一時的に乱れた場合、さらには入力ビデオ信号Ｓ１の同期が瞬間的に変化した場合等にあっては、このような変化に対しては追従しないように読み出しクロックＲＣＫの周波数を制御することができ、これにより同期の安定しない入力ビデオ信号Ｓ１を同期の安定したビデオ信号Ｓ２により出力することができる。
【００１９】
（３）実施例の効果
以上の構成によれば、メモリ回路における書き込みアドレス及び読み出しアドレスの差分値の平均値が所定値になるように、読み出しクロックの周波数を可変することにより、同期の安定しないビデオ信号を処理する場合でも、画飛び、同一映像の繰り返しを有効に回避することができる。
【実施例２】
【００２０】
なお上述の実施例においては、アナログ信号によるビデオ信号をディジタル信号に変換して処理する場合について述べたが、本発明はこれに限らず、ディジタル信号によるビデオ信号を入力して処理する場合にも広く適用することができる。
【産業上の利用可能性】
【００２１】
本発明はタイムベースコレクタに関し、例えば家庭用ビデオテープレコーダから出力されるビデオ信号を処理する各種映像機器に適用することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例に係るタイムベースコレクタを示すブロック図である。
【図２】従来のタイムベースコレクタを示すブロック図である。
【符号の説明】
【００２３】
１、１１……タイムベースコレクタ、２……同期分離回路、３……入力用発振回路、４……アナログディジタル変換回路、５、１２……出力用発振回路、６……バッファメモリ、７……ディジタルアナログ変換回路
【図１】
2006086773.tif 000003
【図２】
2006086773.tif 000004