(57)【要約】【課題】  少ない部品点数で小型化を可能にしたマルチバンドに対応出来るバイアス回路を提供する。【解決手段】  交流信号が供給されるバイアス点２１０に一端を接続する第１のリアクタンス手段２と第２のリアクタンス手段５と、第１のリアクタンス手段２の他端を接地する容量性手段３と、第１のリアクタンス手段２と容量性手段３との接続点に直流バイアス信号を供給する直流回路４とを備え、交流信号供給点から第１のリアクタンス手段２及び第２のリアクタンス手段５側を見た総合のアドミタンスがゼロになるように第１，第２のリアクタンス手段２，５のリアクタンス値を設定した。【選択図】図１
2006254378.tif 000002
【特許請求の範囲】
【請求項１】
交流信号が供給される端子に一端が接続された第１のリアクタンス手段と、
上記第１のリアクタンス手段の他端に一端が接続され他端が接地された容量性手段と、
上記第１のリアクタンス手段と上記容量性手段との接続点に直流バイアス信号を供給する直流回路とを備え、
上記第１のリアクタンス手段の上記一端に高周波増幅素子に対する上記交流信号及び上記直流バイアス信号が供給されるバイアス回路において、
上記第１のリアクタンス手段の上記一端に一端が接続された第２のリアクタンス手段を具備し、上記第１のリアクタンス手段及び上記第２のリアクタンス手段の接続点（以下バイアス点という）から上記第１のリアクタンス手段及び上記第２のリアクタンス手段側を見た合計のアドミタンスがゼロになるよう、上記第１のリアクタンス手段及び上記第２のリアクタンス手段側及び上記容量性手段の各リアクタンス値が設定されていることを特徴とするバイアス回路。
【請求項２】
請求項１において、
上記第１のリアクタンス手段、上記第２のリアクタンス手段、及び上記容量性手段の少なくとも１つは、そのリアクタンス値を調整する調整手段を有することを特徴とするバイアス回路。
【請求項３】
請求項１において、
上記第２のリアクタンス手段の他端に一端が接地された第２の容量性手段が接続されていることを特徴とするバイアス回路。
【請求項４】
請求項２において、
上記第２のリアクタンス手段は、
複数のリアクタンス素子と、上記バイアス点と上記複数のリアクタンス素子との間にそれぞれ接続される複数のスイッチ素子とを含むことを特徴とするバイアス回路。
【請求項５】
請求項２において、
上記第１のリアクタンス手段は、
上記バイアス点に一端が接続される複数のスイッチ素子と、上記スイッチ素子それぞれの他端にそれぞれ接続される複数のリアクタンス素子とを含むことを特徴とするバイアス回路。
【請求項６】
請求項２において、
上記第２のリアクタンス手段は、上記バイアス点に一端が接続されたリアクタンス素子Ａと、上記リアクタンス素子Ａの他端にそれぞれスイッチ素子を介して一端が接続される複数のリアクタンス素子Ｂとを含むことを特徴とするバイアス回路。
【請求項７】
請求項２において、
上記第１のリアクタンス手段は、上記バイアス点に一端が接続されたリアクタンス素子Ａと、上記リアクタンス素子Ａの他端にそれぞれスイッチ素子を介して一端が接続される複数のリアクタンス素子Ｂとを含むことを特徴とするバイアス回路。
【請求項８】
請求項２において、
上記第２のリアクタンス手段は、複数のリアクタンス素子がスイッチ素子を順次介して接続されるリアクタンス素子の直列接続の一端が、上記バイアス点に接続されていることを特徴とするバイアス回路。
【請求項９】
請求項２において、
上記第２のリアクタンス手段は、上記バイアス点に一端が接続された複数のリアクタンス手段の直列接続と、
上記各リアクタンス素子の上記バイアス点と反対側の端にそれぞれスイッチ素子を介して一端が接続され、他端が接地された容量性素子とを含むことを特徴とするバイアス回路。
【請求項１０】
請求項２において、
上記第２のリアクタンス手段は、上記バイアス点に一端が接続され、複数のリアクタンス素子が単極双投スイッチ素子を順次介して接続された直列接続と、上記各単極双投スイッチ素子のリアクタンス素子が接続された投入端子と異なる投入端子に一端が接続され他端が接地された容量性素子とを含むことを特徴とするバイアス回路。
【請求項１１】
請求項２において、
上記第１のリアクタンス手段は、上記バイアス点に一端が接続されたリアクタンス素子Ａと、
上記リアクタンス素子Ａの他端にそれぞれ接続される複数の第１のスイッチ素子を介して一端が接続される複数のリアクタンス素子Ｂと、
上記各リアクタンス素子Ｂの他端にそれぞれ一端が接続された第２のスイッチ素子とを含むことを特徴とするバイアス回路。
【請求項１２】
請求項２において、
上記第２のリアクタンス手段が可変リアクタンス素子で構成されていることを特徴とするバイアス回路。
【請求項１３】
請求項２において、
上記第１のリアクタンス手段及び第２のリアクタンス手段が可変リアクタンス素子で構成されていることを特徴とするバイアス回路。
【請求項１４】
請求項１乃至請求項１３において、
上記容量性手段が可変容量素子であることを特徴とするバイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば準マイクロ波やマイクロ波帯の周波数帯域において動作する無線機のパワーアンプ（電力増幅器）等に利用されるバイアス回路の小型化に関する。
【背景技術】
【０００２】
近年、無線通信によって提供されるサービスの多様化に伴い、無線機には複数の周波数帯域の情報を処理出来るマルチバンド化が要求されている。無線機をマルチバンド化するに当たって電力増幅器のバイアス回路の回路規模の増大が一つの課題になっている。
図１９に従来の無線機の電力増幅器のバイアス回路の一例を示す。電力増幅を行う能動素子である電界効果トランジスタ（以下、ＦＥＴと称す）１８０のゲート電極に、使用周波数の波長λの４分の１波長の伝送線路１８１の一端が接続され、その他端はコンデンサ１８２を介して接地されている。伝送線路１８１とコンデンサ１８２との接続点にはチョークコイル１８３の一端が接続され、チョークコイル１８３の他方には接地電位に対してある一定の直流電圧を発生する直流電源１８４が接続されている。
【０００３】
コンデンサ１８２の容量が波長λの送信信号の周波数に対して十分小さなインピーダンスを示す大きさであるとすると、伝送線路１８１は先端短絡線路として動作する。このときＦＥＴ１８０のゲート電極から直流電源１８４に至る送信信号に対するインピーダンスは無限大と見なせる。また、直流電源１８４の電圧はチョークコイル１８３、伝送線路１８１を通じてＦＥＴ１８０のゲート電極に印加される。その結果、ＦＥＴ１８０は直流電源１８４の直流電圧をバイアス電圧として動作する。このようなバイアス回路は特許文献１に示されている。
【０００４】
この従来のバイアス回路は、伝送線路１８１の一方の端を交流的に接地させる必要性から、コンデンサ１８２の静電容量を大きな値に設定しなければならない課題があった。また、チョークコイル１８３のインダクタンス値についても直流電源１８４に伝わる交流信号を遮断するために大きな値に設定する必要があった。
図１９に示す従来のバイアス回路においても、伝送線路１８１を使用周波数の波長λの４分の１以外の線路長とすることで１つのリアクタンス素子と見なし、コンデンサ１８２の静電容量値を小さくすることで、そのリアクタンス値とコンデンサ１８２との合成インピーダンスを無限大に設計し、強引にバイアス回路を小型にすることは出来た。
【０００５】
しかし、コンデンサ１８２は通常５〜１０％のバラツキを持つので、そのバラツキによるバイアス回路の周波数の変動を調整する手立てが無く、実際に量産品に使用することは出来なかった。すなわち、従来のバイアス回路は、極めてバラツキが少ない幾何学的な手法で形成できる４分の１波長の伝送線路１８１によって周波数を決定していた。この時のコンデンサ１８２は交流接地用であり、ある程度以上の静電容量値があれば良く、そのバラツキは無視出来ていた。
また、図１９によりマルチバンド化を行う場合には、第一のリアクタンス手段のリアクタンスを可変リアクタンス素子で達成する必要があるが、第一のリアクタンス手段には、大電流が流れることも想定され、そのような大電流に対応できる可変リアクタンス素子は達成困難である。
【０００６】
この従来のバイアス回路を複数用いてマルチバンドに対応する方法が特許文献２に開示されている。マルチバンド化した場合は、前述した大型の部品を複数用いる必要からさらに問題となる。
他のマルチバンド化の方法として、能動素子のバイアス電圧を可変することで、増幅器の入出力インピーダンスを大きく変化させて整合条件を変えマルチバンド化に対応する方法が特許文献３に示されている。この方法も特許文献３の段落００２８の４〜６行目に記載されているように、複数のバイアス回路を予め用意しておくことを前提にしており、同様の課題を持つ。
【特許文献１】特開平１１−１５０４３１号公報（段落０００５、図５）
【特許文献２】特開２００３−１０１４４０公報（段落０００５の４行目、図１）
【特許文献３】特開２００１−２６７８６４公報（段落００２８、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この従来のバイアス回路では、大型の部品を使用しなければならずバイアス回路が大型化してしまう課題があった。又、従来のバイアス回路で小型化しようとすると部品バラツキによる周波数の変動を調整する手立てが無かった。
また、マルチバンド化を行う場合には、第一のリアクタンス手段のリアクタンスを可変リアクタンス素子で達成する必要があるが、第一のリアクタンス手段には、大電流が流れることも想定され、そのような大電流に対応できる可変リアクタンス素子は達成困難である。
この発明はこのような点に鑑みてなされたものであり、小型の部品で構成し部品バラツキによる周波数変動の調整も可能なバイアス回路を提供することを目的とするものである。
更にマルチバンド化した際に小型化出来るバイアス回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
交流信号が供給される端子に第１のリアクタンス手段の一端が接続され、第１のリアクタンス手段の他端は容量性手段を介して接地されている。第１のリアクタンス手段と容量性手段との接続点には、接地に対してある一定の直流電圧を発生する直流回路が接続されている。交流信号が与えられる端子には、第２のリアクタンス手段の一端が接続されている。この第１のリアクタンス手段と第２のリアクタンス手段との接続点は、例えば電力増幅を行う能動素子の制御端子、例えばＦＥＴのゲート電極に接続され、供給される交流信号の周波数に対して、第１のリアクタンス手段及び第２のリアクタンス手段側を見た合計のアドミタンスがゼロになるよう、第１のリアクタンス手段及び第２のリアクタンス手段及び容量性手段の各リアクタンス値が設定されている。
【発明の効果】
【０００９】
以上のようにこの発明の場合、交流信号供給点から第１のリアクタンス手段と第２のリアクタンス手段側を見たアドミタンスの和を、その交流信号周波数においてゼロになるようにすることで、バイアス電圧を供給する直流回路を、交流信号が供給される点に交流的にインピーダンス無限大で接続される。第１のリアクタンス手段と第２のリアクタンス手段との接続点を例えば、電力増幅用の能動素子の制御端子にすることで、制御端子にバイアス電圧を印加するバイアス回路の影響を受けずに交流信号源（以下交流源と称す）を能動素子に供給することが出来る。
【００１０】
交流信号供給点から第１のリアクタンス手段及び第２のリアクタンス手段側を見た合計のアドミタンスがゼロに調整されるので、第１のリアクタンス手段に接続される容量性手段の働きが従来のバイアス回路のそれと異なり、交流接地を目的とした大きな静電容量値にする必要がなく、小型に出来る。
マルチバンド化する場合、複数の交流信号の各周波数において交流信号供給点から第１のリアクタンス手段及び第２のリアクタンス手段側を見た総合のアドミタンスがゼロになるように第１のリアクタンス手段及び第２のリアクタンス手段が調整されるので、複数の交流信号の周波数に適用できるバイアス回路を達成できる。また，交流信号の周波数に対応した複数のバイアス回路をそれぞれ設ける必要がないため、マルチバンド化した際の回路規模の増大を大幅に低減できる。
【００１１】
また、第２のリアクタンス手段のリアクタンス値を可変することで、アドミタンスの和をゼロにする周波数のバラツキが調整できる。さらに、第２のリアクタンス手段の可変を考えた場合には、直流信号の通らない可変コンデンサなどを用いることもでき、直流信号の電流が大きい場合でも容易に可変機能を付加することができる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の実施形態を図面を参照して説明する。各図面において対応する部分については、同一の参照符号をつけて重複説明を省略する。
［第１実施形態］
【実施例１】
【００１３】
図１は、この発明の実施例１を示す図である。交流源１によって交流信号が与えられる交流信号供給点２００に第１のリアクタンス手段２の一端が接続されている。第１のリアクタンス手段２の他端は容量性手段３を介して接地されている。第１のリアクタンス手段２と容量性手段３との接続点には、接地に対してある一定の直流電圧を発生する直流回路４が接続されている。交流信号が与えられる交流信号供給点２００には、第２のリアクタンス手段５の一端が接続されている。
この第１のリアクタンス手段２と第２のリアクタンス手段５との接続点２１０は、図示しない例えば電力増幅を行う能動素子の制御端子に接続点２２０で、例えばＦＥＴのゲート電極に接続される。以下この接続点２１０をバイアス点と称する。
【００１４】
第１のリアクタンス手段２のアドミタンスをＹ１、第２のリアクタンス手段５のアドミタンスをＹ２、容量性手段３のアドミタンスをＹｃとしたときに、交流信号供給点２００から第１のリアクタンス手段２と第２のリアクタンス手段５の方向を見たときのアドミタンスの和の式（１）がゼロになるように各アドミタンスＹ１，Ｙ２，Ｙｃを設定すれば、交流源１から見た合成インピーダンスが無限大となり、バイアス点２１０に第１のリアクタンス手段２を介して接続されている直流回路４は、交流的に切り離される。直流回路４は、例えば、アルミナ等の誘電体基板の上に例えばＡｕ等の導電材料で形成された伝送線路によって形成でき、これを通じてバイアス点２１０に接続されているので、線路を形成する導電材料の抵抗率で接続される。したがって、極めて低い抵抗値でバイアス点に直流電圧を供給することが出来る。
Ｙ１＋（Ｙ２＋Ｙｃ）＝０        （１）
交流信号供給点２００に与えられる交流信号の周波数を２ＧＨｚとして図１に示すバイアス回路の第１，第２のリアクタンス手段２，５を伝送線路で構成した例を設計すると、第１のリアクタンス手段２の伝送線路による遅延量が３０°、第２リアクタンス手段２の伝送線路による遅延量が７０°、容量性手段３の静電容量を１０ｐＦ、直流回路４内のチョークコイルが１０ｎＨとなる。
【００１５】
第１，第２のリアクタンス手段２，５による合計の遅延量は１００°であり、図１９に示した従来の波長λの４分の１の波長λ２Ｇ/４（以下線路長を周波数を表す添え字付きのλの分数で表記する）の線路長と大差無い。
一方、注目すべきは、容量性手段３の静電容量が１０ｐＦと小さい点である。図１９に示した従来のバイアス回路におけるコンデンサ１８２の静電容量値は交流的に伝送線路１８１を接地する目的の部品であり、少なくともこの発明による容量性手段３の１０倍程度の静電容量値にする必要があった。
【００１６】
図１に示すこの発明によるバイアス回路によれば、容量性手段のリアクタンス値を小さな値で構成することが可能になるので、バイアス回路全体を小型にすることが出来る。
どの程度、小型化できるかの具体例を示す。
高周波回路に用いられる小型のコンデンサとしては、高周波用の薄膜チップコンデンサが知られているが、その容量が１００ｐＦ程度であるとチップコンデンサとしては大型の、長さが３.２mm、幅が１.６mm（通称サンニイイチロクと呼ばれる）のコンデンサになる。それに対して１０ｐF以下の容量値では、容量が小さい分小型になり、長さが０.６mm、幅が０.３mm（通称ゼロロクゼロサンと呼ばれる）の超小型のチップコンデサが使用可能になる。したがって、バイアス回路を小型にすることが出来る。
【００１７】
図２にバイアス回路が実装される通信端末内に設けられる無線基板（以下ＲＦ基板と称する）のバイアス回路部分だけを抜粋した平面図を示す。図２（ａ）は図１９に示した従来のバイアス回路であり、図２（ｂ）はこの発明のバイアス回路をＲＦ基板４００上に実装した部品配置の一例を示す図である。図２（ａ）は図１９と、図２（ｂ）は図１とそれぞれ対応し、参照符号も同一にしている。接続関係も同一であるので詳細な説明は省略しポイントだけ説明する。
図２（ａ）のバイアス点２１０を一端とした配線パターンよりなる伝送線路１８１の他方の端は、コンデンサ１８２の一端に接続される。コンデンサ１８２の他端は接地電位であるグランドパターン４０１に接続されている。コンデンサ１８２の容量は例えば１００ｐＦであり、コンデンサ１８２のサイズは、長さが３.２mm、幅が１.６mmである。
【００１８】
したがって、図２（ａ）に示すような部品配置では、グランドパターン４０１の基板内側とコンデンサ１８２の伝送線路１８１側の端との間隔４０２は約３mm必要である。
これに対してこの発明のバイアス回路の平面図である図２（ｂ）は、バイアス点２１０に遅延量３０°を発生させる配線パターンよりなる線路長λ２Ｇ/１２の伝送線路で構成された第１のリアクタンス素子２の一端が接続され、他端は容量性手段３を介して接地電位であるグランドパターン４０１に接続されている。遅延量約７０°を発生させる配線パターンよりなる線路長７λ２Ｇ/３６の伝送線路で構成される第２のリアクタンス手段５がバイアス点２１０から延長されている。第２のリアクタンス手段５の他端は、開放であるが交流回路的には第２のリアクタンス手段５は、第１のリアクタンス手段２に並列に接続される関係にある。
【００１９】
また、図２におけるＦＥＴ１８０のソース電極４０３とドレイン電極４０４及び直流電源１８４である３端子定電圧ＩＣ１８４の正電源４０５が開放のように図示されているが、これらの端子はＲＦ基板４００内のスルーホールによって図示しない他の電極に接続されている例が示されている。
第１のリアクタンス手段２と第２のリアクタンス手段５を合わせた伝送線路の合計の長さは１０λ２Ｇ/３６となり、４分の１よりもλ２Ｇ/３６長い。λ２Ｇ/３６は約４．１６mmと容量性手段の長さより長いが、伝送線路であるので図２に示すようにRF基板４００上に直線的に配置するのではなく、図示しないが、例えばジグザグに屈曲させて配置することで、線路長を従来のバイアス回路の図２（ａ）と同等と見なすことが出来る。一方、容量性手段３の静電容量は１０ｐＦなので長さが０.６mm、幅が０.３mmの超小型のチップコンデンサが使用可能であり、グランドパターン４０１の基板内側と容量性手段３の第１のリアクタンス手段２側の端との間隔４０３は約０.６mmになっている。
【００２０】
この例のようにこの発明によるバイアス回路によれば集中定数素子である容量性手段３の形状を小さくすることができ、約３mm程度の長さ、ＲＦ基板の幅もしくは長さ方向を短くすることが出来た。集中定数素子はその形状が固定であり、部品配置の工夫が前述した分布定数素子よりもやり難い。したがって、集中定数素子の小型化は、回路全体の小型化に有効である。
図１９に示した従来のバイアス回路においても、前述したように単純に小型化する目的で、伝送線路１８１の線路長をλＨ/４以外の線路長とし、伝送線路１８１とコンデンサ１８２による合成インピーダンスが無限大になるようにすることでコンデンサ１８２の静電容量を小さくすることが、回路構成上は可能である。
【００２１】
ただし、その場合、コンデンサ１８２は、５％〜１０％の静電容量の誤差を持つのが普通であるので、その誤差を調整する手立てがない。したがって、図１９に示すバイアス回路で伝送線路１８１とコンデンサ１８２による合成インピーダンスを無限大にする設計は現実的には行えない。
それに対して、図１及び図２（ｂ）に示したこの発明によるバイアス回路では、容量性手段３のバラツキを、第２のリアクタンス手段５である８λ２Ｇ/３６の長さの伝送線路の開放端を例えばレーザー照射によるトリミングで調整することが可能である。
【００２２】
〔マルチバンド化について〕
更に前述した容量性手段３の静電容量値を小さく構成するのではなく、交流接地用の大容量とし、第１及び第２のリアクタンス手段２，５に伝送線路を用い、且つ第１及び第２のリアクタンス手段２，５の伝送線路長を積極的に可変することで、マルチバンドに対応したバイアス回路を小型に構成することが出来る。
その基本原理について以下説明する。
【００２３】
〔基本原理の１〕
図１の第１のリアクタンス手段２を伝送線路Ｌ１、第２のリアクタンス手段５を伝送線路Ｌ２と称する。容量性手段３の静電容量が使用周波数の交流信号に対して交流的に短絡とみなせるほど十分大きな値であるとすると、伝送線路Ｌ１は先端短絡線路とみなせる。一方、伝送線路Ｌ２は先端開放線路とみなせる。
それぞれ今、容量性手段３の静電容量が交流的に見て短絡と見なせる程大きいので、交流源１から伝送線路Ｌ１および伝送線路Ｌ２を見た使用周波数ｆＨにおけるアドミタンスＹ１とＹ２は、単純に式（２）、式（３）で表せる。
【数１】
2006254378.tif 000003
ここでβHは使用周波数ｆＨの波の伝播定数であり。式（４）の関係にある。
βＨ＝２π/λＨ        （４）
ここでλHは使用周波数ｆＨの波長、Ｚ０は伝送線路Ｌ１，Ｌ２の特性インピーダンスである。
【００２４】
使用周波数ｆＨにおけるアドミタンスの和がゼロになる条件を式（２）と式（３）から求めると式（５）に示す条件になる。
【数２】
2006254378.tif 000004
ｎを自然数としたこの条件においては、交流源１から伝送線路L１と伝送線路L２を見たアドミタンスがゼロ、すなわちインピーダンスが無限大となり、バイアス点２１０に第１のリアクタンス手段２を介して接続している直流回路４は、交流的に切り離される。直流回路４は、アルミナ等の誘電体基板の上に例えばＡｕ等の導電材料で形成された伝送線路L１を通じてバイアス点２１０に接続されているので、線路を形成する導電材料の抵抗率で接続される。したがって、低い抵抗値でバイアス点に直流電圧を供給することが出来る。
今、例えば式（５）のｎをｎ＝１として伝送線路L１の線路長をλH/８とした時、βHL１＋βHL２＝π/２となるように伝送線路L２の線路長をλH/８の長さに設定すればよい。このように伝送線路L１とL２の長さを適切に設定することで、直流回路４をバイアス点２１０から交流的に切り離すことが可能になる。
【００２５】
〔基本原理の２〕
この発明の基本構成としてもう一例を図３を参照して説明する。図１に示した第２のリアクタンス手段５は先端開放線路であるが、この図３の例では、第２リアクタンス手段５の先端、つまりバイアス点２１０と反対側の端が第２容量性手段２０を介して接地されている点のみが異なる。
この例の場合、第２容量性手段２０の静電容量を図１に示した容量性手段３と同様に交流源１の交流信号に対して交流的に短絡とみなせるほど十分大きな値にすることで、第２リアクタンス手段５のアドミタンスＹ２は、式（６）に示すように式（２）と同じ形になる。
【数３】
2006254378.tif 000005
【００２６】
この結果、使用周波数ｆＨにおけるアドミタンスの和がゼロになる条件を式（２）と式（６）から求めると式（７）に示す条件になる。
βＨＬ１＋βＨＬ２＝ｎπ        式（７）
このように第１、第２のリアクタンス手段２，５を先端短絡線路で形成した場合は、設計した周波数の高調波の周波数において同様にアドミタンスゼロの条件を作り出すことが出来る。又、図１に示した例で第１のリアクタンス手段２を先端短絡線路、第２のリアクタンス手段５を先端開放線路で形成した場合は，奇数次高調波においてアドミタンスゼロの条件を作ることが出来る。
以上、述べたこの発明の基本原理を基にこの発明の実施例を図面を参照して説明する。
【実施例２】
【００２７】
図４に示すこの発明の実施例２は、マルチバンドに対応する目的で、図１で説明したこの発明の基本原理を示す構成の第２のリアクタンス手段５又は第１のリアクタンス手段２のリアクタンス値を調整する調整手段を設け、リアクタンス値を可変できるように構成したものである。
図４（ａ）に示す実施例は、第２のリアクタンス手段５を複数のスイッチ素子３０ａ，３０ｂ・・・それぞれを介してそれぞれ値の異なる複数のリアクタンス素子３１ａ，３１ｂ・・・をバイアス点２１０に接続するようにしたものである。直流回路４が接地電位を基準とした直流電源４ａとその直流電源４ａに直列に接続されたチョークコイル４ｂとで構成されている例が示されている。その他の構成は説明済みの図１と同じである。
【００２８】
バイアス点２１０に供給する交流信号は、マルチバンドの複数の周波数信号であることを分かり易いように、第１交流源１ａ、第２交流源１ｂ・・・がそれぞれ周波数スイッチ３２ａ，３２ｂ・・・を介して交流信号供給点２００に接続されるように示している。たとえば第１交流源１ａの交流信号周波数を４ＧＨｚ、第２交流源１ｂの交流信号周波数を３ＧＨｚとする。
まず４ＧＨｚの交流信号が周波数スイッチ３２ａを介してバイアス点２１０に供給されている状態を考える。この時、交流信号周波数に連動してスイッチ素子３０ａが導通し、リアクタンス素子３１ａがバイアス点２１０に接続される。スイッチ素子３０ａ，３０ｂ・・・の導通、非導通の制御は、図示しない例えばベースバンドＩＣからの制御信号によって行われる。
【００２９】
例えば、第１のリアクタンス手段２を伝送線路で形成し、その線路長がλ４Ｇ/８に設定されているとする。リアクタンス素子３１ａの伝送線路の線路長を式（５）の関係からλ４Ｇ/８の長さに設定すると、βＨＬ１＋βＨＬ２＝π/２とすることができ、第１交流源１ａから見た第１のリアクタンス手段２と第２のリアクタンス手段５との合成アドミタンスの和をゼロにすることが出来る。
次に使用周波数が３ＧＨｚの場合を考えてみる。伝送線路の長さが変わらないとすると、第１のリアクタンス手段２の線路長は、波長λ３Ｇが４/３倍長くなる。したがって、３ＧＨｚにおける線路長は相対的に短くなり３/４倍の３λ３Ｇ/３２と見なせる。同様に第２のリアクタンス手段５を構成するリアクタンス素子３１ａの伝送線路長も３λ３Ｇ/３２と見なせる。この条件を式（５）に代入すると、３π/８となり、アドミタンスがゼロになる条件から外れてしまう。
【００３０】
そこで、３ＧＨｚにおいても式（４）のアドミタンスがゼロになる条件になるように第２のリアクタンス手段５のリアクタンスの値を変える構成にしたのが図３（ａ）に示す構成である。
図４（ａ）の実施例では、第１のリアクタンス手段２のリアクタンス値は不変であるので、３ＧＨｚにおけるβＨＬ１は、２π/λ３Ｇ×３λ３Ｇ/３２から３π/１６となる。そこで、式（５）がπ/２になるように第２のリアクタンス手段５のリアクタンス値を変える必要がある。
【００３１】
この場合、π/２−βＨＬ１からβＨＬ２を５π/１６にすれば良いので、第２のリアクタンス手段５の線路長を５λ３Ｇ/３２にすればよい。したがって、第２のリアクタンス手段５の線路長を２λ３G/３２の長さ延長すれば良い。このλ３G/１６の線路長を４ＧＨｚ換算するとλ４G/１２である。すなわち、λ４G/８の線路長であった第２のリアクタンス手段５をλ４G/１２の長さ延長した５λ４G/２４の伝送線路Ｌ２であるリアクタンス素子３１ｂをスイッチ素子３０ｂを導通させてバイアス点２１０に接続し、スイッチ素子３０ａを非導通とすることで、βＨＬ１＋βＨＬ２＝π/２にすることが出来る。
【００３２】
次に周波数が２ＧＨｚの場合を考える。この場合、線路長が不変である第１のリアクタンス手段２を形成する線路長λ４G/８の伝送線路L１は、半分のλ２G/１６の長さと見なせる。
アドミタンスをゼロにするためには、βＨＬ１＝π/８なのでβＨＬ２＝π/２−π/８＝３π/８である。したがって、第２のリアクタンス手段５の伝送線路長を３λ２G/１６にすれば良い。３λ２G/１６の線路長は周波数４ＧＨｚに換算すると、６λ４G/１６、すなわち３λ４G/８であり、これはそもそもλ４G/８の線路長であった第２のリアクタンス手段５をλ４G/４の長さ延長した線路長である。
【００３３】
同様に周波数が１ＧＨｚの場合について検討した結果を表１に示す。周波数が１ＧＨｚの場合は、第２のリアクタンス手段５の線路長をλ４G/８から３λ４G/４の長さ延長した７λ４G/８の伝送線路にすることで、アドミタンスの和をゼロにすることが出来る。
以上、述べたように、交流信号周波数を４ＧＨｚを基準に、その周波数が３、２、１ＧＨｚと低下する例の場合、周波数が下がって波長が伸びた分、その周波数に対応した第２のリアクタンス手段５を設けることでバイアス回路として動作することが出来る。
【表１】
2006254378.tif 000006
【００３４】
図４（ａ）には交流源の周波数として第１と第２の２種を図示したが、表では４種類の周波数について記載している。図４（ａ）に点点で示しているように、バイアス点２１０に一端を接続する図示しないスイッチ素子３０ｃ，３０ｄを設け、さらにそれぞれのスイッチ素子３０ｃ，３０ｄの他端に図示しない線路長３λ４Ｇ/８のリアクタンス素子３１ｃ及び線路長７λ４Ｇ/８のリアクタンス素子３１ｄを設ければよい。
以上のように複数のスイッチ素子と複数のスイッチ素子に対してそれぞれ値の異なる第２のリアクタンス手段５を設けることで複数の交流信号周波数に対応したバイアス回路を実現することが可能になる。
【００３５】
尚、バイアス点２１０に供給される交流信号の周波数を４ＧＨｚから順に１ＧＨｚずつ下げた周波数で説明したが、周波数が下がった分、伝送線路の線路長さが延長される関係で説明した方が分かり易いとの判断からそのように説明を行った。特別な意味はない。
また、第１及び第２のリアクタンス手段２，５を伝送線路で構成した場合、次のような特徴が得られる。式（４）から明らかなようにπごとにアドミタンスがゼロになる条件になる。表１では、各周波数に対して個別に第２のリアクタンス手段５の伝送線路長を用意する構成で説明したが、基準とする周波数の奇数倍の周波数においては、同一の線路長でアドミタンスがゼロになる条件が成立する。
【００３６】
例えば、第１及び第２のリアクタンス手段２，５を伝送線路で構成し、各伝送線路の長さを周波数１ＧＨｚに対するλ１Ｇ/８の長さに設定すると、奇数倍の周波数である３、５、７、９ＧＨｚ・・・において式（５）の条件が成立する。このような特徴が第１及び第２のリアクタンス手段２，５を分布定数回路素子である伝送線路で構成すると得られる。
【実施例３】
【００３７】
図４（ｂ）に示す一実施例は、先に説明した図４（ａ）とは逆に第１のリアクタンス手段２を複数のリアクタンス素子とスイッチ素子で構成した例である。図４（ｂ）は、図１に示したこの発明の基本原理を示す構成の第１のリアクタンス手段２を、複数のリアクタンス素子３３ａ，３３ｂ・・・と、それらを個別にバイアス点２１０に接続するスイッチ素子３４ａ，３４ｂ・・・とにより構成した例である。他の構成は図４（ａ）と同じである。
【００３８】
図４（ｂ）は第１のリアクタンス手段２を切り換えるようにした点だけが説明済みの図４（ａ）と異なり、交流源１の交流信号周波数が変更されたときにバイアス点２１０に接続する第１リアクタンス素子３３ａ，３３ｂ・・・の線路長の長さも全く同じ様に変更すればよい。すなわち、図４（ｂ）の場合も、交流信号周波数が４ＧＨｚから３ＧＨｚに変わったときにバイアス点２１０にスイッチ素子３４ｂを介して接続されるリアクタンス素子３３ｂの線路長をリアクタンス素子３３ａよりλ４Ｇ/１２の長さだけ、長くしておけばよい。
上記した表１の関係と伝送線路の線路長を変更する関係は図４（ａ）に示した実施例２と同一であり、図４（ｂ）の実施例においては、第１のリアクタンス手段２側のリアクタンス素子３３の線路長を変更すればよい。
【実施例４】
【００３９】
図５に他の実施例４を示す。この例は、バイアス点２１０に第２のリアクタンス手段５として、伝送線路Ｌ２の線路長を、リアクタンス素子Ａ４０とそれに対して互いに長さが異なる複数のリアクタンス素子Ｂ４２１，Ｂ４２２，・・・の１つを選択的に直列接続とすることで第２のリアクタンス手段５を変更するようにしたものである。
図４（ａ）で説明した例では、交流源１の交流信号周波数の数に対応した数のリアクタンス素子３１ａ，３１ｂ・・・およびそれを選択的にバイアス点２１０に接続するためのスイッチ素子３０ａ，３０ｂ・・・を要した。
例えば、周波数を１ＧＨｚ、２ＧＨｚ、３ＧＨｚ、４ＧＨｚとした場合、７λ４Ｇ/８，３λ４Ｇ/８，５λ４Ｇ/２４，λ４Ｇ/８の４種類の伝送線路Ｌ２用いてマルチバンド化した例を示した。（表１を参照）
【００４０】
図５に示す実施例では、バイアス点２１０に常に接続される第２のリアクタンス手段５の一部であるリアクタンス素子Ａ４０を例えば４ＧＨｚに対応したλ１Ｇ/８の線路長とし、交流源１の周波数が変わることによって変えなければならない第２のリアクタンス手段５の線路長として、リアクタンス素子Ａ４０の線路長λ１Ｇ/８に対する差分の線路長の線路を用意し、必要に応じてこれら延長用線路の１つをリアクタンス素子Ａ４０に追加して接続するようにした。
バイアス点２１０に接続された線路長λ１Ｇ/８のリアクタンス素子Ａ４０の他端には、スイッチ素子４１１を介して線路長λ４Ｇ/１２のリアクタンス素子Ｂ４２１が接続される。
【００４１】
交流源１の交流信号周波数が４ＧＨｚのときは、スイッチ素子４２１，４２２・・・は全て非導通であり、第２のリアクタンス手段５としては、線路長λ１Ｇ/８のリアクタンス素子Ａ４０だけが機能する。
周波数が３ＧＨｚのときはスイッチ素子４１１を導通させ第２のリアクタンス手段５としての伝送線路Ｌ２の線路長としてはλ４Ｇ/８にλ４Ｇ/１２が加算されて５λ４Ｇ/２４となる。この線路長は周波数２ＧＨｚのときのアドミタンスの和をゼロにする長さである。このように表を参照した説明から容易に理解されよう。
【００４２】
周波数が２ＧＨｚのときは、スイッチ素子４１１を非導通とし、スイッチ素子４１２を導通させ線路長λ４Ｇ/８であるリアクタンス素子Ａ４０に線路長λ４Ｇ/４であるリアクタンス素子Ｂ４２２を接続することでアドミタンスの和をゼロにすることが出来る。
このように基本となる周波数、この例の場合、４ＧＨｚのときに必要な線路長に、周波数が変化した場合に増やすべき線路長の差分の長さだけを用意する方法でも、複数の周波数に対応したバイアス回路が実現出来る。このように構成することで，図４と比較しスイッチの個数を１つ削減可能である。また，
図５示した実施例の場合、図４に示した実施例と比較してλ４Ｇ/２の線路長を節約することが出来る。この分、実装面積を節約することが可能になる。
【実施例５】
【００４３】
図６に示す実施例５は、先に説明した図５とは逆に第１のリアクタンス手段２として、常にバイアス点２１０に接続されるリアクタンス素子Ａ５０と、このリアクタンス素子Ａ５０にスイッチ素子５１１，５１２・・・を介して接続される複数のリアクタンス素子Ｂ５２１，５２２・・・で構成した例である。
図６に示す実施例は、切り換えるリアクタンス手段が第１のリアクタンス手段２側になった点のみが異なる。ただ、図６の実施例は先端短絡線路である第１のリアクタンス手段２を切り換えるため、常にバイアス点２１０と直流回路４との間に電流経路を設けておく必要がある。そのために、第１のリアクタンス手段２として、リアクタンス素子Ａ５０とリアクタンス素子Ｂ５２１，５２２・・・と、これらをそれぞれリアクタンス素子Ａ５０に直列に接続するためのスイッチ素子５１１，５２２・・・とにより構成される。これらリアクタンス素子Ｂ５２１，Ｂ５２２・・・は、前述したような使用周波数において、リアクタンス素子Ａ４０の線路長に対する差分だけの長さでよい。表１を参照。
このように第１のリアクタンス手段２側を２つのリアクタンス素子の直列接続の構成にしてもよい。
【実施例６】
【００４４】
図７に実施例６を示す。図７に示す第２のリアクタンス手段５は、複数のリアクタンス素子６０，６１・・・がスイッチ素子７０，７１・・・を順次介して接続されるリアクタンス素子の直列接続８０の一端が、上記バイアス点２１０に接続されて構成されている。他の構成は先に説明済みの図４と同一である。
線路長λ４Ｇ/８のリアクタンス素子６０の一端は常にバイアス点２１０に接続されている。交流源１の交流周波数が４ＧＨｚのときは、線路長λ４Ｇ/８の第１のリアクタンス手段２と第２のリアクタンス手段５を構成する線路長λ４Ｇ/８のリアクタンス素子６０とによってβＨＬ１＋βＨＬ２をアドミタンスの和がゼロになるπ/２にしている。このとき、スイッチ素子７０は非導通状態である。
【００４５】
交流源１の交流信号周波数が３ＧＨｚのときは、スイッチ素子７０が導通され線路長λ４Ｇ/１２のリアクタンス素子６１がリアクタンス素子６０に接続される。この時、第２のリアクタンス手段５を構成する伝送線路Ｌ２の長さは、λ４Ｇ/８＋λ４Ｇ/１２になる。
説明が繰り返しになるので、表１を用いて簡単に説明する。表１の５行目に示す「伝送線路Ｌ２に加えるべき線路長さ」の分の線路長のリアクタンス素子６１，６２・・・を、周波数が４ＧＨｚから、３ＧＨｚ、２ＧＨｚ、１ＧＨｚと下がるにしたがって、スイッチ素子７０，７１・・・を順に導通させ、リアクタンス素子６０に直列にリアクタンス素子６１，６２・・・を接続して第２のリアクタンス手段５全体の線路長を延長させれば良い。
【００４６】
このようにｎ段のリアクタンス素子６０，６１・・・を多段に直列に接続する構成にしてもよい。
図８と図９に図７に示した実施例の通過特性を示す。図８は図７におけるスイッチ素子７０，７１・・・の全てが非導通で、アドミタンスの和がゼロになる周波数を４ＧＨｚにした時のシミュレーション結果である。横軸は周波数であり、縦軸は利得をＳパラメータの順方向の伝達係数Ｓ２１（ｄＢ）で表した図である。
周波数４ＧＨｚにおけるＳ２１の値が−０.００５ｄＢと略ゼロであり、バイアス点２１０のアドミタンスの和がゼロに調整されていることが分かる。この時、周波数３ＧＨｚでは約−４ｄＢ、２ＧＨｚでは約−９ｄＢの伝達係数を示している。
【００４７】
図９はスイッチ素子７０，７１の両方を導通させアドミタンスの和がゼロになる周波数を２ＧＨｚにした時のシミュレーション結果である。横軸と縦軸は図８と同じである。
このように図７に示した実施例６が、２ＧＨｚと４ＧＨｚの周波数に対してバイアス回路として機能することが分かる。３ＧＨｚと１ＧＨｚの場合の特性は省略する。
【実施例７】
【００４８】
図１０に実施例７として第１のリアクタンス手段２と第２のリアクタンス手段５の両方を先端短絡線路の伝送線路によるリアクタンス素子で構成した例を示す。
第２のリアクタンス手段５がバイアス点２１０に一端が接続された複数のリアクタンス素子９０ａ，９１ａ・・・の直列接続３００と、各リアクタンス素子９０ａ，９１ａ・・・の上記バイアス点と反対側の端にそれぞれスイッチ素子９０ｂ，９１ｂ・・・を介して一端が接続され、他端が接地された容量性素子９０ｃ，９１ｃ・・・とで構成される。
バイアス点２１０から見て第２のリアクタンス手段５の２段目のリアクタンス素子９１ａの一端は、リアクタンス素子９０ａの他端に接続されている。同様に図示しないｎ段目のリアクタンス素子が多段に直列接続される。これ以外の部分は図４（ｂ）と同一である。
【００４９】
交流源１の交流信号周波数が例えば４ＧＨｚのとき、スイッチ素子９０ｂが導通し容量性素子９０ｃの静電容量を４ＧＨｚにおいて交流的に短絡と見なせる程度の大きさしておくことで、リアクタンス素子９０ａは先端短絡線路として動作する。このとき２段目のリアクタンス素子９１ａの影響は、リアクタンス素子９０ａの他端が容量性素子９０ｃによって交流的に短絡されるので無視できる。
第１のリアクタンス手段２を線路長λ４Ｇ/４の伝送線路とし、第２のリアクタンス手段５のリアクタンス素子９０ａをλ４Ｇ/４の伝送線路とするとβＨＬ１＋βＨＬ２は式（７）の条件を満足するπとなり、交流源１から見たバイアス点２１０のアドミタンスの和はゼロになる。
【００５０】
周波数が３ＧＨｚになると、この双方の伝送線路の線路長は波長λが長くなるのに伴って相対的に小さく見え、それぞれが３λ３Ｇ/１６となる。この線路長におけるβＨＬ１＋βＨＬ２は６π/８であり、式（７）の条件を満たせなくなる。
そこで、リアクタンス素子９０ａとリアクタンス素子９１ａの合わせた長さの先端短絡線路として機能させるために、リアクタンス素子９１ａと接続しているスイッチ素子９１ｂを導通させ、リアクタンス素子９０ａと接続しているスイッチ素子９０ｂを非導通にする。式（７）の条件が満たせるように、第２のリアクタンス手段５を構成する先端短絡線路の線路長を延長させればよい。周波数が３ＧＨｚの場合は、その長さは、π−６π/８＝２π/８なので、伝送線路Ｌ１の線路長としては２λ３Ｇ/１６すなわちλ３Ｇ/８延長させればよい。
【００５１】
したがって、バイアス点２１０から第２のリアクタンス手段５を見て２段目のリアクタンス素子９１ａの伝送線路長をλ３Ｇ/８の長さとしている。スイッチ素子９１ｂに接続された容量性素子９１ｃの静電容量値を十分大きくしておくことで、第２のリアクタンス手段５は、リアクタンス素子９０ａとリアクタンス素子９１ａを合わせた長さの先端短絡線路として動作する。
同様に周波数が２ＧＨｚにおいて、第１のリアクタンス手段２の線路長λ４Ｇ/４はλ２Ｇ/８と見なせ、リアクタンス素子９０ａとリアクタンス素子９１ａを合わせた第２のリアクタンス手段５の線路長５λ３Ｇ/１６は、５λ２Ｇ/２４と見なせる。このままの伝送線路では、βＨＬ１＋βＨＬ２＝２π/３となりアドミタンスの和がゼロにならない。ここで，前述した関係と同様に、図示しないスイッチ素子９２ｂを導通させ、周波数３ＧＨｚの時に導通していたスイッチ素子９１ｂを非導通とする。
【００５２】
図１０に図示していないリアクタンス素子９２ａで先端短絡線路の不足分のπ/３の長さを延長して補う。その線路長は、λ２Ｇ/６となる。
同様に周波数が１ＧＨｚにおいては、図示しないリアクタンス素子９３ａの線路長は、λ１Ｇ/４である。
以上、述べた関係を表２に示す。
【表２】
2006254378.tif 000007
このように第１及び第２のリアクタンス手段２，５の双方を先端開放線路で構成してもよい。
尚、式（７）から明らかなように、第１及び第２のリアクタンス手段２，５の双方を先端短絡線路で構成した場合は、基準周波数の整数倍の周波数においてアドミタンスの和がゼロになる条件が成立するので、例えば基準周波数を４ＧＨｚとしたときは、８ＧＨｚ，１２ＧＨｚ・・・といった整数倍の周波数において同一の回路構成でバイアス回路として動作する特徴がある。
【００５３】
例えば、周波数４ＧＨｚにおいてそれぞれλ４Ｇ/４の線路長は、周波数８ＧＨｚにおいて見掛け上、倍の長さであるλ８Ｇ/２と見なせ、βＨＬ１＋βＨＬ２＝２πとなり式（７）の条件を満たす。同様に４ＧＨｚの３倍の周波数においてβＨＬ１＋βＨＬ２＝３πとなり式（７）の条件を満たす。
この高調波周波数においてバイアス回路として使える特徴は、第１，第２のリアクタンス手段２，５を分布定数素子として伝送線路で構成した場合に得られるものである。もちろん、第１，第２のリアクタンス手段２，５を集中定数素子で構成してもこの発明は実現出来るが、その場合、高調波周波数において同一の回路構成で使用できる特徴は失われる。
【実施例８】
【００５４】
図１０で説明したスイッチ素子９０ｂ，９１ｂ・・・を単極双投スイッチ（Single Pole Double Throw Switch以下ＳＰＤＴスイッチと称す）で構成した実施例８を図１１に示す。
複数のリアクタンス素子９０ａ，９１ａ・・・が単極双投スイッチ素子１００ａ，１０１ａ・・・を順次介して接続された直列接続５００と、各単極双投スイッチ素子１００ａ，１０１ａ・・・のリアクタンス素子が接続された投入端子と異なる投入端子に一端が接続され他端が接地された容量性素子１００ｂ，１０１ｂ・・・とで第２のリアクタンス手段５が構成される。
【００５５】
各リアクタンス素子９０ａ，９１ａ・・・の他端がＳＰＤＴスイッチ１００ａ，１０１ａ・・・の単極に接続されている。ＳＰＤＴスイッチ１００ａの双投端子の一方の端子は、図１０で説明した容量性素子９０ｃよりも小さい静電容量値の容量性素子１００ｂを介して接地されている。双投端子の他端子にはバイアス点２１０から見て２段目のリアクタンス素子９１ａの一端が接続されている。他の構成は図１０と同一である。
このようにスイッチ素子をＳＰＤＴスイッチ１００ａ，１０１ａ・・・で構成することで、多段に接続されるリアクタンス素子の影響を完全に除去することが可能になる。先に説明した図１０の実施例ではスイッチ素子を単極単投スイッチで構成していたために、スイッチ素子によって接続される容量性素子の静電容量値を、使用周波数において交流的に短絡と見なせる程度の比較的大きな値に設定する必要があった。
【００５６】
それに対して図１１に示す実施例においては、スイッチ素子１００ａ，１０１ａ・・・がＳＰＤＴスイッチであるので、バイアス点２１０から見て２段目のリアクタンス素子９１ａの影響を完全に排除することが出来る。その結果、容量性素子１００ｂ，１０１ｂの静電容量値を大きな値にする必要がなくなり、小さな値にしてもよく、設計の自由度が広がる。
先に説明した図１０の実施例では、容量性素子９０C，９１Cが交流接地用のコンデンサであり、バイアス回路の周波数の決定にその静電容量値が寄与しない構成であった。その分、容量性素子９０ｂ，９１ｂの静電容量値を大きくする必要があった。
【００５７】
図１１に示す実施例では、容量性素子１００ｂ，１０１ｂの働きが異なり、その値がバイアス回路の周波数の設定に影響を与えるように出来る。すなわち、第１のリアクタンス手段２で決まるアドミタンスＹ１と第２のリアクタンス手段５のリアクタンス値を決めるリアクタンス素子と容量性素子とによって決まるアドミタンスＹ２を任意の周波数ｆＨにおいて、Ｙ１（ｆＨ）＋Ｙ２（ｆＨ）＝０になるように容量性素子１００ｂ，１０１ｂのリアクタンス値を含めて設計すればよい。その分、設計の自由度を高めることが出来る。
【００５８】
〔スイッチ素子の例〕
ここでスイッチ素子の具体例を説明する。図１１の実施例に用いたスイッチ素子はＰＩＮダイオード等の半導体素子の組み合わせでも容易に実現できるが、優れた絶縁性や伝達損失が極めて少ない特徴を備えたＭＥＭＳ（Micro Electromechanical Systems）技術を持用いた機械的なスイッチでも実現することが出来る。
【００５９】
ＳＰＤＴスイッチをＭＥＭＳスイッチで実現した場合の一例を説明する。図１２にＭＥＭＳ技術を用いてＳＰＤＴスイッチと等価なスイッチを構成した一例を示す。図１２（ａ）は平面図、図１２（ｂ）はスイッチが非導通状態の正面図、図１２（ｃ）はスイッチが非導通状態の側面図である。
図１２に示すスイッチはカンチレバー型と呼ばれるもので誘電体基板１１０と一体に形成されたカンチレバーの支柱１２０から延長される肉厚の薄い短冊状の２つのカンチレバーＡ１１１とＢ１１２がスイッチの可動部となる。カンチレバーＡ１１１，Ｂ１１２は半導体プロセスを使った製造方法によって作られ、材料は二酸化シリコン等で作られる。カンチレバーＡ１１１，Ｂ１１２の上面には誘電体基板１１０上に形成される静電電極Ａ１１４，Ｂ１１５と対向する上面電極１１３が一面に形成されている。カンチレバーＡ１１１の上の上面電極１１３は、静電電極Ａ１１４と対向し、カンチレバーＢ１１２の上の上面電極１１３は静電電極Ｂ１１５と対向している。
【００６０】
カンチレバーＡ１１１とＢ１１５の先端の誘電体基板１１０側にそれぞれスイッチ接点１１５と１１６が形成されている。スイッチ接点１１５の直下にはＳＰＤＴスイッチの単極となる電極Ａ１１７と双投端子側の一方の端子となる電極Ｂ１１８が配置されている。カンチレバーＢ１１５側のスイッチ接点１１６の直下には同じく電極Ａ１１７と双投端子の他端子となる電極Ｃ１１９が配置されている。
上面電極１１３及び静電電極Ａ１１４，Ｂ１１５及び電極Ａ１１７、電極Ｂ１１８、電極Ｃ１１９はそれぞれ図示しない誘電体基板１１０の内部に形成される配線接続穴（以下Ｖｉａホールと称する）を介して外部から電気信号が加えられるようになっている。
【００６１】
上面電極１１３にＶｉａホールを介して外部から電圧が印加されないときは、カンチレバーＡ１１１，Ｂ１１２、それ自身の弾性力によって、カンチレバーＡ１１１，Ｂ１１２は誘電体基板１１０に対して水平の姿勢を維持する。この様子を図１２（ｃ）に示す。図１２（ｃ）に示すようにスイッチ接点Ｂ１１６と電極Ｃ１１９との間には空隙があり電極Ｃ１１９と電極Ａ１１７の間は非導通状態である。図１２（ｃ）では隠れてしまって見えないカンチレバーＡ１１１側も同じ状態であり、電極Ａ１１７と電極Ｂ１１８は非導通状態にある。
【００６２】
上面電極１１３と静電電極Ａ１１４，静電電極Ｂ１１５との間に電圧を印加すると両電極間にクーロン力が発生し、カンチレバーＡ１１１，Ｂ１１２が誘電体基板１１０側に撓む。カンチレバーＡ１１１がクーロン力によって撓むと電極Ａ１１７と電極Ｂ１１８との間をスイッチ接点Ａ１１５が導通させる。同様にカンチレバーＢ１１２の先端のスイッチ接点Ｂ１１６が電極Ａ１１７と電極Ｂ１１８とを導通させる。この様子を図１２（ｄ）と図１２（ｅ）に示す。
双投端子側の２つの接点を同時に導通状態にする説明を行ったが、ＳＰＤＴスイッチとして図１２に示すＭＥＭＳスイッチを用いる場合は、静電電極Ａ１１４若しくは静電電極Ｂ１１５のどちらかの片方ずつに電圧を加えて制御すればよい。
以上のような例でスイッチ素子を実現することが出来る。
【実施例９】
【００６３】
実施例４（図６）で説明した第１のリアクタンス手段２を構成するリアクタンス素子Ａ５０と接続する複数のリアクタンス素子Ｂ５２１，５２２の両端をスイッチ素子でスイッチングするようにした実施例を図１３に示す。
バイアス点２１０に一端を接続するリアクタンス素子Ａ５０の他端に一端を接続する第１のスイッチ素子Ａ１２０，スイッチ素子Ｂ１２１と第１のスイッチ素子Ａ１２０，スイッチ素子Ｂ１２１の他端にはそれぞれリアクタンス素子Ｂ５２１とリアクタンス素子Ｂ５２２とが接続されている。リアクタンス素子Ｂ５２１とリアクタンス素子Ｂ５２２の他端には、それぞれ第２のスイッチ素子Ａ１２２と第２のスイッチＢ１２３の一端が接続されている。第２のスイッチ素子Ａ１２２と第２のスイッチＢ１２３の他端は容量性素子３を介して接地されている。このようにリアクタンス素子５２１，５２２の両端にスイッチ素子が配されている点のみが先に説明した図６と異なっている。
【００６４】
ある特定の周波数に対応したバイアス回路として図１３の回路が動作する場合は、同一のリアクタンス素子Ｂ５２１に接続される第１のスイッチ素子Ａ１２０と第２のスイッチ素子Ａ１２２との対か、若しくはリアクタンス素子Ｂ５２２に接続される第１のスイッチ素子Ｂ１２１と第２のスイッチ素子Ｂ１２３との対の、どちらか一方が同時に導通して第１のリアクタンス手段２の一部を形成する。
この時、非導通状態にある第１，第２のスイッチ素子の使い方で２通りの効果を得ることが出来る。
【００６５】
その１つは、例えば第１のスイッチ素子Ａ１２０と第２のスイッチ素子Ａ１２２との対が導通状態であるとする。その状態で、その周波数に対するリアクタンス素子Ｂ５２２の線路長を例えば４分の１波長の長さにしておき第２のスイッチ素子Ｂ１２３を導通させ、第１のスイッチ素子Ｂ１２１を非導通とすると、容量性素子３による交流的な接地を強めることが出来る。先端開放線路となるリアクタンス素子Ｂ５２２は、交流的に見て先端開放点から４分の１波長の点で対応する周波数においてショートとなる。これはすなわち第２のスイッチ素子Ｂ１２３が導通することで一端が接地された新な大きい静電容量が容量性素子３に並列に接続されたことと等しくなる。
【００６６】
もう一つの効果は、上記した状態において第１のスイッチ素子Ｂ１２１を導通状態にし、第２のスイッチ素子Ｂ１２３を非導通にすると、バイアス回路の周波数を微調整することが可能になる。先端短絡の伝送線路として動作しているリアクタンス素子Ｂ５２１に並列に先端開放線路素子であるリアクタンス素子Ｂ５２２が接続されることにより、アドミタンスがゼロの条件を可変することが出来る。具体的な例は設計事項の範疇になるのでここでは省略する。
このようにリアクタンス素子Ｂ５２１，５２２の両端にスイッチ素子を配することで、これまでに説明した実施例と異なる効果を得ることが出来る。なお、リアクタンス素子を２個、第１及び第２のスイッチ素子の数を２個の例で説明したが、それぞれが２個以上でもかまわない。
【実施例１０】
【００６７】
図１４（ａ）はこの発明の基本原理の説明で用いた図１の第２のリアクタンス手段５を集中定数素子の可変リアクタンス素子１３０で構成した例である。他の構成は図１と同じである。この可変リアクタンス素子１３０を誘導性リアクタンスで構成しようとした場合、例えば可変インダクタ等が使用可能である。例えばＭＥＭＳ技術を用いた可変インダクタなどがある。また、容量性リアクタンスで構成することも可能である。容量性素子としては、例えば半導体のＰＮ接合の逆バイアス空乏層を用いた可変容量素子等の利用が可能である。
【００６８】
そのような可変リアクタンス素子で第２のリアクタンス手段５を構成することで、第１のリアクタンス手段２とのアドミタンスの和がゼロになる周波数を可変することが可能である。
【実施例１１】
【００６９】
図１４（ｂ）は第１のリアクタンス手段２も可変リアクタンス素子で構成するようにすることで、周波数の可変範囲を広げた例である。図１４（ａ）では固定であった第１のリアクタンス手段２が可変リアクタンス素子１３１になった点のみが図１４（ａ）と異なっている。第１と第２のリアクタンス手段２，５を上記した可変リアクタンス素子で構成することで、可変可能なリアクタンスの範囲が広がるのでアドミタンスの和をゼロにする周波数の可変範囲も広げることが可能である。ここで，第１のリアクタンス手段２には，直流を通過させる必要があるため，容量性リアクタンスのみでは構成できない。つまり，直流回路からバイアス点間は少なくとも１つの直流を導通させる素子を用いる必要がある。
【実施例１２】
【００７０】
実施例７で説明した容量性素子３のリアクタンスを含めた形でバイアス回路を設計する考え方を更に進めた実施例を図１５に示す。
図１５（ａ）は容量性素子３が第１のリアクタンス手段２の他端を交流的に接地させる接地用の容量性素子ではなく、それに比べて静電容量値が比較的に小さい可変容量素子１４０である点が、この発明の基本原理の説明で用いた図１と異なる。他の構成は同一である。
可変容量素子１４０としては前述した半導体のＰＮ接合の逆バイアス空乏層を用いた可変容量素子等の利用が可能である。このように第１のリアクタンス手段２の他端に可変容量素子１４０を接続することで、第１のリアクタンス手段２のアドミタンスＹ１を可変することが出来る。したがって、可変容量素子１４０の値を可変することで、任意の周波数ｆＨにおけるアドミタンスＹ１（ｆＨ）と第２のリアクタンス手段５のアドミタンスＹ２（ｆＨ）の和がゼロになるように調整することが可能である。
【００７１】
図示しないが第２のリアクタンス手段５の他端に可変容量素子を設けても同様に周波数の調整が可能である。
図１５（ｂ）に示す実施例は、図１５（ａ）の可変容量素子１４０を固定的な静電容量値を持つ容量性素子１４１と１４２で構成し、それぞれの容量性素子１４１，１４２をスイッチ素子１４３と１４４とによって第１のリアクタンス手段２の他端に選択的に接続するように構成した例である。他の構成は図１５（ａ）と同じである。図１５（ｂ）の例では、固定的な容量値を持つ容量性素子１４１，１４２が選択的に接続されるために周波数も連続的には変化せず飛び飛びの値を示す点が図１５（ａ）と異なる。
【００７２】
〔応用例〕
今まで説明して来たバイアス回路の一例を応用した事例を説明する。図１６は実施例２（図４（ａ））で説明したバイアス回路を電力増幅回路に応用した例を示す図である。
図示しない信号源である交流源は入力側整合回路１５０の一端に接続される。入力側整合回路１５０の出力端には直流カットコンデンサ１５１の一端が接続され、直流カットコンデンサ１５１の他端は入力側バイアス回路１５２を構成する第１のリアクタンス手段２と第２のリアクタンス手段５との接続点であるバイアス点２１０に接続される。バイアス点２１０にはＦＥＴ１５３のゲート電極が接続される。ＦＥＴ１５３のソース電極は接地され、ＦＥＴ１５３のドレイン電極は出力側バイアス回路１５４の出力側バイアス点２１０に接続される。出力側バイアス点２３０には出力側直流カットコンデンサ１５５の一端が接続される。出力側直流カットコンデンサ１５５の他端には出力側整合回路１５６の一端が接続され、出力側整合回路の他端には図示しないアンテナに繋がる送受信を切り換える切り替え回路に接続される。
【００７３】
電力増幅を行う能動素子であるＦＥＴ１５３を中心として入力側、出力側それぞれ対称の関係でＦＥＴ１５３を中心にバイアス回路１５２，１５４、直流カットコンデンサ１５１，１５５、整合回路１５０，１５６が接続されている。
図１５に示す電力増幅回路は２つの交流信号周波数１ＧＨｚと２ＧＨｚで動作するように設計された例である。したがって、整合回路１５０，１５６とバイアス回路１５２，１５４はスイッチ素子によって動作周波数が切り換えられるように構成されている。
入力側整合回路１５０は、交流源が接続される端子に一端を接続したスイッチ素子１６０の他端に一端を接続する線路長２２.５ｍｍの先端開放線路１６１と、スイッチ素子１６０の一端に一端を接続した線路長１１.１ｍｍの伝送線路１６２と、伝送線路１６２の他端に一端を接続する線路長１１ｍｍの先端開放線路１６３と、伝送線路１６２の他端と先端開放線路１６３の一端との接続点に一端を接続し他端を直流カットコンデンサ１５１の一端に接続する線路長４.１６ｍｍの伝送線路１６４とで構成される。
【００７４】
整合回路１５０，１５６及びバイアス回路１５２，１５４を構成する伝送線路の線路幅は特性インピーダンスが５０Ωになる幅に設定されている。
入力側整合回路１５０の他端に一端を接続する直流カットコンデンサ１５１の他端に接続される入力側バイアス回路１５２は、説明済みの図４の構成と同一である。第１のリアクタンス手段２は、線路長１２.３ｍｍの伝送線路で構成されている。容量性素子３の静電容量値は１００ｐＦであり、直流回路４は接地電位に対して−１.５Ｖの電圧値を発生する直流電源１６５とチョークコイル１６６とで構成されている。
【００７５】
入力側バイアス回路１５２を構成する第２のリアクタンス手段５は、線路長２ｍｍの伝送線路であるリアクタンス素子Ａ４０とリアクタンス素子Ａ４０の他端に一端を接続するスイッチ素子４１とスイッチ素子４１の他端に接続される線路長１６ｍｍの先端開放線路で形成されたリアクタンス素子Ｂ４２で構成される。
ＦＥＴ１５３のドレイン電極に出力側バイアス点２３０を接続する出力側バイアス回路１５４の構成は、入力側バイアス回路１５２と全く同一である。したがって、参照符号の番号は同一とし番号に（ア）を付記して表記する。但し、バイアス電圧のみ異なっている。出力側バイアス回路１５４の直流電源１６５（ア）は接地電位に対して＋１０Ｖに設定されている。
【００７６】
出力側バイアス点２３０に一端を接続した出力側直流カットコンデンサ１５５の他端に接続される出力側整合回路１５６は、出力側直流カットコンデンサ１５５の他端に一端を接続した線路長７.５ｍｍの伝送線路１６７と、伝送線路１６７の他端に一端を接続する線路長７ｍｍの先端開放線路１６８と、伝送線路１６７の他端と先端開放線路１６８の一端との接続点に一端を接続する線路長１４ｍｍの伝送線路１６９と、伝送線路１６９の他端に一端を接続するスイッチ素子１７０と、スイッチ素子１７０の他端に一端を接続する線路長１３ｍｍの先端開放線路１７１によって構成される。
【００７７】
交流源から供給される周波数が１ＧＨｚのときは、各スイッチ素子１６０，４１，４１（ア），１７１の全てが導通する。周波数が２ＧＨｚの時は、全てが非導通となる。
以上の構成の電力増幅回路の入出力間の伝達係数をシミュレーションした結果を図１７と図１８に示す。周波数が２ＧＨｚの時の伝達係数を図１７に示す。
図１７の横軸は周波数ＧＨｚであり、縦軸は各伝達係数のＳパラメータをｄＢで表した。増幅回路の増幅率を表す順方向の伝達係数Ｓ２１は、１．５ＧＨｚ〜２ＧＨｚに掛けてほぼ平坦な特性を示し、Ｓ２１が３ｄＢ低下する周波数は凡そ２.２ＧＨｚである。入力側の反射係数Ｓ１１及び出力側の反射係数Ｓ２２の利得は、２ＧＨｚにおいて急激に低下する特性を示している。又、出力から入力側を見た逆方向の伝達係数Ｓ１２も２ＧＨｚにおいて約−２７ｄＢと小さい値を示している。このように増幅すべき周波数２ＧＨｚ帯の信号を増幅する増幅回路として十分な周波数特性を示している。
【００７８】
図１８に各スイッチ素子１６０，４１，４１（ア），１７１を導通状態にし、整合及びバイアス回路の周波数を１ＧＨｚとした場合の入出力間の伝達係数をシミュレーションした結果を図１８に示す。
図１８の横軸と縦軸は図１６と同一である。順方向の伝達係数Ｓ２１から増幅回路としての帯域幅は約０.８４ＧＨｚ〜１.０６ＧＨｚの範囲で確保されている。入力側の反射係数Ｓ１１及び出力側の反射係数Ｓ２２の利得は、１ＧＨｚにおいて急激に低下する特性を示している。出力から入力側を見た逆方向の伝達係数Ｓ１２も図１８に図示出来ないほど小さな値となっており、周波数１ＧＨｚ帯の信号を増幅する増幅回路として十分な周波数特性を示している。
【００７９】
以上述べたように、この発明の一実施例であるバイアス回路を電力増幅回路に応用することで複数の周波数に対応するバイアス回路が簡単な構成で実現できる。尚、図１６に示した応用例は、能動素子に電圧制御型のＦＥＴを用いた例を示したが、電流制御型の例えばバイポーラトランジスタで構成した電力増幅回路にもこの発明のバイアス回路を応用することが可能である。
応用例を図１６に示したように２つの周波数に対してこの例では２つのスイッチ素子４１，４１（ア）と２つのリアクタンス素子Ｂ４２，４２（ア）を設けるだけで、その周波数に対応したバイアス回路を実現することが出来た。
【００８０】
従来の各周波数に対して個別のバイアス回路を用意する方法では、１つのバイアス回路を構成する要素が、図１９から５部品必要である。これがそれぞれ入力側と出力側に用意する必要からその部品数は５×４−２（−２は能動素子の分である）で１８部品となる。
それに対してこの発明によるバイアス回路は前述したように４部品でその目的を達成することが可能となる。
このようにこの発明のバイアス回路でマルチバンド化すればスペース的、コスト的に大きな効果が得られる。
【００８１】
また、特許文献２に示された整合条件を変える方法と比較すると、この発明の場合、バイアス回路のアドミタンスをゼロにするため整合回路と切り離してバイアス回路を設計することが出来る。したがって、スペース的、コスト的な効果に合わせて、デバイスを選ばない効果（特に能動素子）や、見通しの良い設計が可能であることから信頼性の高いバイアス回路を提供出来る効果も得られる。
【図面の簡単な説明】
【００８２】
【図１】この発明の実施例１を示す図である。
【図２】通信端末内に設けられる無線基板上のバイアス回路を示す図である。
【図３】この発明の基本原理の２を説明するための図である。
【図４】この発明の実施例２と実施例３を示す図である。
【図５】この発明の実施例４を示す図である。
【図６】この発明の実施例５を示す図である。
【図７】この発明の実施例６を示す図である。
【図８】図７に示した実施例の通過特性を示す図である。
【図９】図７に示した実施例の通過特性を示す図である。
【図１０】この発明の実施例７を示す図である。
【図１１】この発明の実施例８を示す図である。
【図１２】スイッチ素子の一例を示す図である。
【図１３】この発明の実施例９を示す図である。
【図１４】この発明の実施例１０と実施例１１を示す図である。
【図１５】この発明の実施例１２を示す図である。
【図１６】この発明のバイアス回路の応用例の一例を示す図である。
【図１７】図１６に示した応用例の特性を示す図である。
【図１８】図１６に示した応用例の特性を示す図である。
【図１９】従来のバイアス回路の一例を示す図である。
【図１】
2006254378.tif 000008
【図２】
2006254378.tif 000009
【図３】
2006254378.tif 000010
【図４】
2006254378.tif 000011
【図５】
2006254378.tif 000012
【図６】
2006254378.tif 000013
【図７】
2006254378.tif 000014
【図８】
2006254378.tif 000015
【図９】
2006254378.tif 000016
【図１０】
2006254378.tif 000017
【図１１】
2006254378.tif 000018
【図１２】
2006254378.tif 000019
【図１３】
2006254378.tif 000020
【図１４】
2006254378.tif 000021
【図１５】
2006254378.tif 000022
【図１６】
2006254378.tif 000023
【図１７】
2006254378.tif 000024
【図１８】
2006254378.tif 000025
【図１９】
2006254378.tif 000026