(57)【要約】【課題】  焼成ムラが抑制された積層型電子部品及び積層セラミックコンデンサを提供することを目的とする。【解決手段】    積層セラミックコンデンサＣ１は、内層部１０と、一対の外層部２０とを備える。内層部１０は、複数の第１のセラミック層１２と、複数の内部回路要素導体１４と、複数の第３のセラミック層１６とを含む。複数の第１のセラミック層１２と複数の内部回路要素導体１４とは、交互に積層されている。第１及び第２のセラミック層１２、２２は、ガラス成分を含む。第２のセラミック層２２の主成分の量に対する当該第２のセラミック層２２のガラス成分の量の成分量比が、第１のセラミック層１２の主成分の量に対する当該第１のセラミック層１２のガラス成分の量の成分量比よりも大きい。【選択図】  図１
2006339285.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１のセラミック層と複数の内部回路要素導体とが交互に積層された内層部と、
前記内層部を挟むように複数の第２のセラミック層がそれぞれ積層された一対の外層部と、を備える積層型電子部品であって、
前記第１及び第２のセラミック層が、ガラス成分を含んでおり、
前記第２のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の成分量比が、前記第１のセラミック層の主成分の量に対する当該第１のセラミック層に含まれるガラス成分の量の成分量比よりも大きいことを特徴とする積層型電子部品。
【請求項２】
前記内層部は、前記内部回路要素導体と同層に位置すると共に、前記内部回路要素導体が形成されない領域に当該内部回路要素導体の厚みによる段差を吸収するように形成された第３のセラミック層を有し、
前記第３のセラミック層が、ガラス成分を含んでおり、
前記第３のセラミック層の主成分の量に対する当該第３のセラミック層に含まれるガラス成分の量の成分量比が、前記第１のセラミック層の前記成分量比より大きいことを特徴とする請求項１に記載の積層型電子部品。
【請求項３】
前記第２のセラミック層の前記成分量比に対する前記第１のセラミック層の前記成分量比の割合が、０．５以上１．０未満であることを特徴とする請求項１又は請求項２に記載の積層型電子部品。
【請求項４】
前記内部回路要素導体の厚みが１．５μｍ以下であるとともに、
前記第１のセラミック層の厚みが、前記内部回路要素導体の厚みの１．５倍以下であることを特徴とする請求項１〜３の何れか一項に記載の積層型電子部品。
【請求項５】
複数の第１のセラミック層と複数の内部電極とが交互に積層された内層部と、
前記内層部を挟むように複数の第２のセラミック層がそれぞれ積層された一対の外層部と、を備える積層セラミックコンデンサであって、
前記第１及び第２のセラミック層が、ガラス成分を含んでおり、
前記第２のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の成分量比が、前記第１のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の比よりも大きいことを特徴とする積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型電子部品及び積層セラミックコンデンサに関する。
【背景技術】
【０００２】
この種の積層型電子部品として、複数の内部回路要素導体及びセラミック層が積層された積層体を備えるものが知られている（例えば、特許文献１、特許文献２参照）。特許文献１に記載された積層型電子部品（積層セラミックコンデンサ）は、内部回路要素導体（内部電極）とセラミック層とが交互に積層された内層部と、セラミック層が積層された外層部とを備える。特許文献２に記載された積層型電子部品（積層セラミック電子部品）では、セラミック層が酸化物ガラスを含んでいる。
【特許文献１】特開平８−１９１０３１号公報
【特許文献２】特開平９−１２９４８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、焼成ムラが抑制された積層型電子部品及び積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明者等は、焼成ムラを抑制し得る積層型電子部品について鋭意検討を行った結果、以下のような事実を新たに見出した。
【０００５】
特許文献１には、内層部と外層部とを備える積層型電子部品が記載されている。本発明者等は、このような積層型電子部品を焼成すると、内層部が外層部よりも低温で焼結し、その結果積層型電子部品に焼成ムラが生じてしまうことを見出した。
【０００６】
上述した焼成ムラは、内層部に合わせた温度で焼成を行っても、あるいは外層部に合わせた温度で焼成を行っても起こる。すなわち、内層部に合わせた温度で焼成を行うと、外層部が十分に焼結されない。一方、外層部に合わせた温度で焼成を行うと、内層部が過度に焼成されてしまう。内層部が過度に焼成されてしまうと、内層部のセラミック層には半導体化の問題が生じ、内部回路要素導体には球状化による被覆率の低下の問題が生じる。
【０００７】
本発明者等は、内層部が外層部よりも低温で焼結することについて検討したところ、内層部においてセラミック層と交互に積層される内部回路要素導体が、焼成時に内層部のセラミック層に対して焼結助剤として機能してしまうのではないかとの考察を得た。近年、電子機器の小型化に伴い、電子機器内に実装される積層型電子部品の薄層化が求められている。したがって、この考察によると、薄層化により内層部での各セラミック層に与える内部回路要素導体の影響が大きくなり、焼成ムラの問題がより顕著になると考えられる。
【０００８】
また、特許文献２には、酸化物ガラスを含むセラミック層を備える積層型電子部品が記載されているが、内層部及び外層部の焼結温度については検討されていない。
【０００９】
このような検討結果を踏まえ、本発明に係る積層型電子部品は、複数の第１のセラミック層と複数の内部回路要素導体とが交互に積層された内層部と、内層部を挟むように複数の第２のセラミック層がそれぞれ積層された一対の外層部と、を備える積層型電子部品であって、第１及び第２のセラミック層が、ガラス成分を含んでおり、第２のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の成分量比が、第１のセラミック層の主成分の量に対する当該第１のセラミック層に含まれるガラス成分の量の成分量比よりも大きいことを特徴とする。
【００１０】
セラミック層にガラス成分を含ませることにより、セラミック層では焼結温度を低くすることが可能となる。また、セラミック層では、セラミック層の主成分の量に対するこのセラミック層に含まれるガラス成分の量の成分量比が大きくなるほど、焼結温度が低くなる。この積層型電子部品では、第２のセラミック層の成分量比が、第１のセラミック層の成分量比より大きいので、第２のセラミック層の方が第１のセラミック層に比べて焼結温度が低くくなる。一方、内部回路要素導体と交互に積層されている第１のセラミック層は、内部回路要素導体の影響を受けることによって、焼結温度を実質的に低下させると考えられる。その結果、内層部及び外層部の双方において焼結温度が低下され、内層部と外層部との間で、焼結温度の差が小さくなる。そのため、この積層型電子部品では焼成ムラを抑制することが可能となる。また、内層部と外層部との焼結温度の差が小さくなることによって、内層部と外層部との間の縮率差が小さくなり、クラックの発生も抑制される。また、この積層型電子部品では、内層部の焼結温度に合わせて焼成を行っても、外層部を十分に焼結させることができる。これにより、この積層型電子部品では信頼性を向上させることが可能となる。
【００１１】
また、内層部は、内部回路要素導体と同層に位置すると共に、内部回路要素導体が形成されない領域に当該内部回路要素導体の厚みによる段差を吸収するように形成された第３のセラミック層を有し、第３のセラミック層が、ガラス成分を含んでおり、第３のセラミック層の主成分の量に対する当該第３のセラミック層に含まれるガラス成分の量の成分量比が、第１のセラミック層の前記成分量比より大きいことが好ましい。
【００１２】
内部回路要素導体の厚みによる段差を吸収するように形成された第３のセラミック層を有することによって、この積層型電子部品では、デラミネーションの発生が抑制される。また、第３のセラミック層の成分量比は、第１のセラミック層の成分量比に比べて大きいため、内層部内における焼成ムラを抑制することが可能となる。
【００１３】
また、第２のセラミック層の成分量比に対する第１のセラミック層の成分量比の割合が、０．５以上１．０未満であることが好ましい。第２のセラミック層の成分量比に対する第１のセラミック層の成分量比の割合がこの範囲であると、内層部と外層部との間の縮率の差を小さくでき、クラックの発生を抑制できる。
【００１４】
また、内部回路要素導体の厚みが１．５μｍ以下であるとともに、第１のセラミック層の厚みが、内部回路要素導体の厚みの１．５倍以下であることが好ましい。この場合、小型化、薄層化の要求を満たすとともに、外層部の焼けすぎが抑制された積層型電子部品を実現することが可能となる。
【００１５】
また、本発明に係る積層セラミックコンデンサは、複数の第１のセラミック層と複数の内部電極とが交互に積層された内層部と、内層部を挟むように複数の第２のセラミック層がそれぞれ積層された一対の外層部と、を備える積層セラミックコンデンサであって、第１及び第２のセラミック層が、ガラス成分を含んでおり、第２のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の成分量比が、第１のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の比よりも大きいことを特徴とする。
【００１６】
この積層セラミックコンデンサでは、外層部と内層部との間で焼結温度の差を小さくでき、焼成ムラを抑制することが可能となる。
【発明の効果】
【００１７】
本発明によれば、焼成ムラが抑制された積層型電子部品及び積層セラミックコンデンサを提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１９】
図１、図２に基づいて、実施形態に係る積層セラミックコンデンサＣ１の構成を説明する。図１は実施形態に係る積層セラミックコンデンサＣ１の断面図である。積層セラミックコンデンサＣ１は、図１に示すように、内層部１０と、この内層部１０を挟んで位置する一対の外層部２０とを備えている。積層セラミックコンデンサＣ１の外表面には、端子電極３０が形成されていることが好ましい。なお、積層セラミックコンデンサＣ１は、例えば「１００５」タイプである場合、長手方向の長さが１．０ｍｍ、幅が０．５ｍｍ、高さが０．５ｍｍである。
【００２０】
図２に、実施形態に係る積層セラミックコンデンサＣ１に含まれる内層部１０及び外層部２０の分解斜視図を示す。内層部１０は、複数（本実施形態では１３層）の第１のセラミック層１２と、複数（本実施形態では１２層）の内部回路要素導体１４と、複数（本実施形態では１２層）の第３のセラミック層１６とを含む。複数の第１のセラミック層１２と複数の内部回路要素導体１４とは、交互に積層されている。内部回路要素導体１４は内部電極として機能する。また、内部回路要素導体１４は、Ｎｉを主成分として含む。
【００２１】
第３のセラミック層１６は、内部回路要素導体１４と同層に位置する。また、第３のセラミック層１６は、内部回路要素導体１４が形成されない領域に、内部回路要素導体１４による段差を吸収するように、すなわち内部回路要素導体１４の厚みと略同じ厚みとなるように形成される。第１及び第３のセラミック層１２、１６は、いずれもガラス成分を含む。
【００２２】
一対の外層部２０それぞれは、内層部１０を挟むように複数（本実施形態では各５層）の第２のセラミック層２２が積層されて形成されている。第２のセラミック層２２は、ガラス成分を含む。
【００２３】
第１のセラミック層１２の主成分（例えば、ＢａＴｉＯ３）の量に対する当該第１のセラミック層１２に含まれるガラス成分の量の成分量比Ｒ１は、下記（１）式で表される。
Ｒ１＝Ｇ１／Ｍ１  …（１）
Ｇ１：第１のセラミック層１２に含まれるガラス成分の量
Ｍ１：第１のセラミック層１２の主成分の量
【００２４】
第２のセラミック層２２の主成分（例えば、ＢａＴｉＯ３）の量に対する当該第２のセラミック層２２に含まれるガラス成分の量の成分量比Ｒ２は、下記（２）式で表される。
Ｒ２＝Ｇ２／Ｍ２  …（２）
Ｇ２：第２のセラミック層２２に含まれるガラス成分の量
Ｍ２：第２のセラミック層２２の主成分の量
【００２５】
第３のセラミック層１６の主成分（例えば、ＢａＴｉＯ３）の量に対する当該第３のセラミック層１６に含まれるガラス成分の量の成分量比Ｒ３は、下記（３）式で表される。
Ｒ３＝Ｇ３／Ｍ３  …（３）
Ｇ３：第３のセラミック層１６に含まれるガラス成分の量
Ｍ３：第３のセラミック層１６の主成分の量
【００２６】
なお、各セラミック層１２、２２、１６の主成分の量、及びセラミック層に含まれるガラス成分の量とはそれぞれ、例えばこれらの重量である。
【００２７】
第２のセラミック層２２の成分量比Ｒ２は、第１のセラミック層１２の成分量比Ｒ１より大きく、Ｒ１＜Ｒ２である。第３のセラミック層１６の成分量比Ｒ３は、第１のセラミック層１２の成分量比Ｒ１より大きく、Ｒ１＜Ｒ３である。
【００２８】
また、第２のセラミック層２２の成分量比Ｒ２に対する第１のセラミック層１２の成分量比Ｒ１の割合Ｒ１／Ｒ２は、０．５以上１．０未満であり、より好ましくは０．７以上１．０未満である。
【００２９】
内部回路要素導体１４の厚みは、１．５μｍ以下である。この場合、第１のセラミック層１２の厚みは、内部回路要素導体１４の厚みの１．５倍以下である。
【００３０】
セラミック層は、ガラス成分を含むことによりセラミック粒子の焼結性が向上し、焼結温度が低くなる。また、セラミック層では、セラミック層の主成分の量に対するこのセラミック層に含まれるガラス成分の量の成分量比が大きくなるほど、焼結温度が低くなる。積層セラミックコンデンサＣ１の第１及び第２のセラミック層１２、２２はいずれも、ガラス成分を含む。その上、第２のセラミック層２２の成分量比Ｒ２が、第１のセラミック層１２の成分量比Ｒ１より大きい。そのため、積層セラミックコンデンサＣ１では、外層部２０に含まれる第２のセラミック層２２の焼結温度を、内層部１０に含まれる第１のセラミック層１２の焼結温度に比べ低くすることが可能となる。
【００３１】
一方、第１のセラミック層１２は、内部回路要素導体１４と交互に積層されているため、内部回路要素導体１４の影響を受ける。内部回路要素導体１４の影響により、第１のセラミック層１２は、実質的に焼結温度を低下させる。
【００３２】
その結果、第１及び第２のセラミック層１２、２２の双方が焼結温度を低下させることとなり、内層部１０と外層部２０との間での焼結温度の差を小さくすることが可能となる。内層部１０と外層部２０との間での焼結温度の差を小さくすることによって、積層セラミックコンデンサＣ１では焼成ムラの抑制が可能となる。
【００３３】
このように焼成ムラが抑制されることにより、内層部１０が過度に焼成されることが抑制される。これにより、第１のセラミック層１２が異常粒成長によって半導体化することも、また内部回路要素導体１４が球状化によって厚くなり、被覆率を低下させることも抑制される。
【００３４】
また、こうして内層部１０と外層部２０との間の焼結温度の差が小さくなることによって、内層部１０と外層部２０との間の縮率差が小さくなる。これにより、積層セラミックコンデンサＣ１では、クラックの発生が抑制される。
【００３５】
また、外層部２０を構成する第２のセラミック層２２の焼結温度が低くなっているため、内層部１０の焼結温度に合わせた温度で積層セラミックコンデンサＣ１を焼成した場合であっても、外層部２０を十分に焼結させることが可能である。その結果、この積層セラミックコンデンサＣ１では信頼性を向上させることが可能となる。
【００３６】
また、第１〜第３のセラミック層１２、２２、１６はいずれもガラス成分を含む。そのため、各セラミック層の焼結温度は低くなり、積層セラミックコンデンサＣ１を焼成する温度を低くすることが可能となる。
【００３７】
積層セラミックコンデンサＣ１の内層部１０では、内部回路要素導体１４が形成されない領域に、第３のセラミック層１６が形成されている。この第３のセラミック層１６は、内部回路要素導体１４の厚みによる段差を吸収するように形成されている。そのため、内部回路要素導体１４と第３のセラミック層１６とによって平坦な平面が構成され、内層部１０及び外層部２０間並びに内層部１０内でのデラミネーションの発生を抑制することが可能となる。
【００３８】
また、第３のセラミック層１６の成分量比Ｒ３は、第１のセラミック層１２の成分量比Ｒ１に比べて大きい。そのため、内部回路要素導体１４が形成されていない領域に形成され、内部回路要素導体１４の影響をほとんど受けない第３のセラミック層１６も、低い温度で焼結できる。これにより、積層セラミックコンデンサＣ１では、内層部１０内での焼成ムラを抑制することが可能となる。また、その結果、この積層セラミックコンデンサＣ１では信頼性をさらに向上させることが可能となる。
【００３９】
積層セラミックコンデンサＣ１では、第２のセラミック層２２の成分量比Ｒ２に対する第１のセラミック層１２の成分量比Ｒ１の割合が、０．５以上１．０未満である。成分量比の割合がこの範囲内であると、内層部１０と外層部２０との間の縮率の差を小さくできる。その結果、積層セラミックコンデンサＣ１においてはクラックの発生がさらに抑制される。また、第２のセラミック層２２の成分量比Ｒ２に対する第１のセラミック層１２の成分量比Ｒ１の割合が、０．７以上１．０未満である場合、積層セラミックコンデンサにおけるクラックの発生はより一層抑制される。
【００４０】
積層セラミックコンデンサでは、小型化、薄層化の要求が強い。積層セラミックコンデンサＣ１では、内部回路要素導体１４の厚みが１．５μｍ以下であるため、薄層化が可能である。また、これにより、積層セラミックコンデンサＣ１の小型化、さらには多層化も可能となる。
【００４１】
さらに、積層セラミックコンデンサＣ１では、第１のセラミック層１２の厚みが、内部回路要素導体１４の厚みの１．５倍以下である。したがって、積層セラミックコンデンサＣ１では、外層部２０の焼けすぎを抑制することが可能となる。すなわち、内部回路要素導体１４の厚みが１．５μｍ以下の場合おいて、第１のセラミック層１２の厚みが内部回路要素導体１４の厚みの１．５倍を超えると、第１のセラミック層１２と内部回路要素導体１４との間の距離が大きくなり、第１のセラミック層１２に対する内部回路要素導体１４の影響が小さくなる。そのため、第１のセラミック層１２の焼結温度の実質的な低下が起こらず、第２のセラミック層２２の焼結温度のみ低下することとなってしまう。その結果、積層セラミックコンデンサＣ１の焼成において、外層部２０のみが焼けすぎてしまうことが起こり得る。
【００４２】
次に、焼成ムラが抑制されていることを実証するために、実施形態に係る積層セラミックコンデンサについてクラック発生率（（クラック発生検体数／全検体数）×１００（％））及び信頼性を検討した結果を説明する。図３に、第２のセラミック層の成分量比に対する第１のセラミック層の成分量比の割合を、０．４〜１．１の範囲で変えた場合の積層セラミックコンデンサのクラック発生率及び信頼性を表す。
【００４３】
図３において、クラック発生率が１％未満の場合を◎で表し、１％以上５％未満の場合を○で表し、５％以上の場合を×で表した。また、信頼性が良い場合を○で表し、悪い場合を×で表した。図３における信頼性の結果は、８０個の積層セラミックコンデンサに対して、８５℃の温度下、定格の１．５倍の電圧を１０００時間以上かけることによって得ている。
【００４４】
図３より、積層セラミックコンデンサでは、第２のセラミック層２２の成分量比Ｒ２に対する第１のセラミック層１２の成分量比Ｒ１の割合が０．５以上１．０未満である場合、クラック発生率が５％未満と低いことがわかる。さらに、第２のセラミック層２２の成分量比Ｒ２に対する第１のセラミック層１２の成分量比Ｒ１の割合が０．７以上１．０未満である場合、クラック発生率が１％未満とより一層低いことがわかる。また、このようにクラック発生率が低く、信頼性が高い積層セラミックコンデンサでは、焼成ムラが抑制されているものと考えることができる。
【００４５】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、本発明を積層セラミックコンデンサに適用した例を示しているが、これに限らず、例えばインダクタ、バリスタ、サーミスタ等の積層型電子部品にも適用可能である。
【００４６】
また、内部回路要素導体１４の主成分は、Ｎｉに限らず、例えばＣｕであってもよい。また、第３のセラミック層１６を備えていなくてもよい。また、第２のセラミック層２２の成分量比Ｒ２に対する第１のセラミック層１２の成分量比Ｒ１の割合が０．５以上１．０未満でなくてもよい。
【００４７】
また、内部回路要素導体１４の厚みが、１．５μｍを超えていてもよい。また、第１のセラミック層１２の厚みが、内部回路要素導体１４の厚みの１．５倍を超えていてもよい。
【図面の簡単な説明】
【００４８】
【図１】実施形態に係る積層セラミックコンデンサの断面図である。
【図２】実施形態に係る積層セラミックコンデンサに含まれる内層部及び外層部の分解斜視図である。
【図３】第１及び第２のセラミック層の成分量比の割合を変えた場合のクラック発生率及び信頼性を表す表である。
【符号の説明】
【００４９】
Ｃ１…積層セラミックコンデンサ、１０…内層部、１２…第１のセラミック層、１４…内部回路要素導体、１６…第３のセラミック層、２０…外層部、２２…第２のセラミック層、３０…端子電極
【図１】
2006339285.tif 000003
【図２】
2006339285.tif 000004
【図３】
2006339285.tif 000005
【手続補正書】
【提出日】平成18年5月24日(2006.5.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
複数の第１のセラミック層と複数の内部電極とが交互に積層された内層部と、
前記内層部を挟むように複数の第２のセラミック層がそれぞれ積層された一対の外層部と、を備える積層セラミックコンデンサであって、
前記第１及び第２のセラミック層が、ガラス成分を含んでおり、
前記第２のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の成分量比が、前記第１のセラミック層の主成分の量に対する当該第１のセラミック層に含まれるガラス成分の量の成分量比よりも大きいことを特徴とする積層セラミックコンデンサ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
この種の積層型電子部品として、複数の内部回路要素導体及びセラミック層が積層された積層体を備えるものが知られている（例えば、特許文献１、特許文献２参照）。特許文献１に記載された積層型電子部品（積層セラミックコンデンサ）は、内部回路要素導体（内部電極）とセラミック層とが交互に積層された内層部と、セラミック層が積層された外層部とを備える。特許文献２に記載された積層型電子部品（積層セラミック電子部品）では、セラミック層が酸化物ガラスを含んでいる。
【特許文献１】特開平９−１２９４８６号公報
【特許文献２】特開平８−１９１０３１号公報
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、本発明に係る積層セラミックコンデンサは、複数の第１のセラミック層と複数の内部電極とが交互に積層された内層部と、内層部を挟むように複数の第２のセラミック層がそれぞれ積層された一対の外層部と、を備える積層セラミックコンデンサであって、第１及び第２のセラミック層が、ガラス成分を含んでおり、第２のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の成分量比が、第１のセラミック層の主成分の量に対する当該第１のセラミック層に含まれるガラス成分の量の成分量比よりも大きいことを特徴とする。