(57)【要約】【課題】  比較的簡単な回路構成で実現可能な高安定な水晶発振器および水晶発振器の経時変化補正方法を提供する。【解決手段】  クロック発振回路１の出力信号をパルスカウンタ２でカウントしてその出力をＤ／Ａ変換回路３でＤ／Ａ変換し、その出力をダイオード回路６に印加する。ダイオード回路６は２つのダイオードＤ１、Ｄ２を直列接続したものである。そして、ダイオード回路６の出力を水晶発振回路４の制御電圧入力端子Ｖｃｏｎｔに印加する。ダイオード回路６の出力は対数曲線に似たカーブを描くため、水晶発振回路４の経時変化が補償される。【選択図】  図１
2006180291.tif 000002
【特許請求の範囲】
【請求項１】
クロック発振回路と、
該クロック発振回路の出力信号をカウントして出力するパルスカウンタと、
該パルスカウンタの出力をＤ／Ａ変換するＤ／Ａ変換回路と、
該Ｄ／Ａ変換回路の出力が印加されるダイオード回路と、
共振回路に前記ダイオード回路の出力を印加可能な可変容量ダイオードを備えた水晶発振回路とを有し、
前記ダイオード回路は１つのダイオードもしくは直列接続された複数のダイオードを含むことを特徴とする高安定水晶発振器。
【請求項２】
クロック発振回路と、
該クロック発振回路の出力信号をカウントして出力するパルスカウンタと、
該パルスカウンタの出力を各桁毎に「１」になるとそれ以降それを保持して出力する保持回路と、
該保持回路の出力を上位桁と下位桁を逆順にしてＤ／Ａ変換するＤ／Ａ変換回路と、
共振回路に前記Ｄ／Ａ変換回路の出力が印加可能な可変容量ダイオードを備えた水晶発振回路とを有することを特徴とする高安定水晶発振器。
【請求項３】
前記Ｄ／Ａ変換回路は、前記パルスカウンタの出力を上位桁と下位桁を逆順にした上で、一部の桁を省略して詰めてＤ／Ａ変換することを特徴とする、請求項２に記載の高安定水晶発振器。
【請求項４】
時間経過を示すクロック信号をカウントし、そのカウント値であるデジタル値に比例したアナログ値をダイオード回路に印加し、該ダイオード回路の両端電圧を水晶発振回路に設けられた可変容量ダイオードに印加することによって発振周波数の経時変化を補正する高安定水晶発振器の経時変化補正方法であって、
前記ダイオード回路は１つのダイオードもしくは直列接続された複数のダイオードを含むことを特徴とする高安定水晶発振器の経時変化補正方法。
【請求項５】
時間経過を示すクロック信号をカウントし、そのカウント値の上位桁と下位桁を逆順にした上で各桁毎に「１」になるとそれ以降はそれを保持したデジタル値を得て、該デジタル値に対応したアナログ値を水晶発振回路に設けられた可変容量ダイオードに印加することによって発振周波数の経時変化を補正する高安定水晶発振器の経時変化補正方法。
【請求項６】
前記アナログ値は前記デジタル値の一部の桁を省略して詰めた値に対応することを特徴とする、請求項５に記載の高安定水晶発振器の経時変化補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶発振器および水晶発振器の経時変化補正方法、特に高安定の水晶発振器およびその経時変化補正方法に関する。
【背景技術】
【０００２】
携帯電話の基地局においては、高安定の基準周波数信号が必要とされる。基準周波数信号の発生装置における周波数の安定性に関しては、温度安定性と経時安定性の２つがある。
【０００３】
前者に関しては、例えば恒温槽（Ｏｖｅｎ）入りの水晶発振器（ＯＣＸＯ）を利用することによって安定性を維持するというのが一般的である。水晶発振器の発振周波数は温度に対して３次曲線を描いて変化する傾向があるので、恒温槽の温度を周波数の温度変化の傾きがほぼゼロになる温度に設定することによって安定性をさらによくすることができる。
【０００４】
また、恒温槽に入れることまではしなくても、サーミスタなどを利用して周囲温度の変化に応じて発振周波数を補償する温度補償型水晶発振器（ＴＣＸＯ）もある。ＯＣＸＯ用の水晶発振器としてＴＣＸＯを使うこともある。
【０００５】
後者に関しても米国国防総省のMIL-PRF-55310DにＡＴカット水晶のエージング特性に関する規格があり、これに従えば、初期変動を測定すれば、それに基づいてそれ以降の発振周波数の変動予測がある程度できることが分かっている。しかも、水晶発振器の発振周波数の場合には、初期段階では比較的早く上昇し、時間経過とともに次第に上昇率が低下する対数曲線的なカーブを描くものが多いことが分かっている。
【０００６】
そこで、水晶発振器（ＴＣＸＯなど）であれば、この予測に基づいて周波数を正しいと思われる値に時間経過にしたがって適宜変更することも可能である。例えば特許文献１には、経時変化の予測値を記憶装置に保存しておき、経時変化にしたがってその予測値を取り出して発振周波数を修正する圧電発振器が開示されている。また、特許文献２にも、時間経過にしたがって、可変容量ダイオードに電圧を印加する回路の抵抗値を切り換えて発振周波数を修正する水晶発振器が開示されている。
【０００７】
なお、ＯＣＸＯの場合は常に一定の温度に保たれていて温度変化による発振周波数の変化がほとんどないため、常に温度補償を行う恒温槽を備えないＴＣＸＯに比べると経時安定性も比較的良い傾向にある。
【特許文献１】特公平５−４８４５号公報
【特許文献２】特開平７−２９７６３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
携帯電話のシステムの中には、１つの基地局のカバーするエリアを狭くし、その分だけ基地局の数を多くするというものもある。そのようなシステムにおいては、簡易的な基地局が必要となり、その基地局を小型でかつ安価にするためにも、基準周波数信号の発生装置としてＯＣＸＯではなく、恒温槽を備えない安価な水晶発振器（例えばＴＣＸＯ）を使用するのが望ましい。
【０００９】
しかしながら、水晶発振器においては、上述のように温度安定性と予測可能な経時安定性があり、その補償を行う必要がある。温度安定性に関してはＴＣＸＯを採用することによってある程度は補償が可能である。一方、経時安定性に関しては特許文献１や２に記載されたような対応策があるが、例えば特許文献１の方法の場合はメモリ回路を必要とするためにコストアップにつながる。また、メモリ回路へのデータ書き込みの手間も必要となる。一方、特許文献２の方法の場合は、各水晶発振器毎に複数の抵抗の値の調整あるいは所望の抵抗の搭載が必要であり、コストアップにつながる。また抵抗の数に対応した切替回路が必要であり、これもコストアップや小型化の妨げにつながる。
【００１０】
本発明は上記の問題点を解決することを目的とするもので、比較的簡単な回路構成で実現可能な高安定な水晶発振器および水晶発振器の経時変化補正方法を提供する。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の高安定水晶発振器においては、クロック発振回路と、該クロック発振回路の出力信号をカウントして出力するパルスカウンタと、該パルスカウンタの出力をＤ／Ａ変換するＤ／Ａ変換回路と、該Ｄ／Ａ変換回路の出力が印加されるダイオード回路と、共振回路に前記ダイオード回路の出力を印加可能な可変容量ダイオードを備えた水晶発振回路とを有し、前記ダイオード回路は１つのダイオードもしくは直列接続された複数のダイオードを含むことを特徴とする。
【００１２】
あるいは、クロック発振回路と、該クロック発振回路の出力信号をカウントして出力するパルスカウンタと、該パルスカウンタの出力を各桁毎に「１」になるとそれ以降それを保持して出力する保持回路と、該保持回路の出力を上位桁と下位桁を逆順にしてＤ／Ａ変換するＤ／Ａ変換回路と、共振回路に前記Ｄ／Ａ変換回路の出力が印加可能な可変容量ダイオードを備えた水晶発振回路とを有することを特徴とする。前記Ｄ／Ａ変換回路は、前記パルスカウンタの出力を上位桁と下位桁を逆順にした上で、一部の桁を省略して詰めてＤ／Ａ変換するものでも構わない。
【００１３】
また、本発明の高安定水晶発振器の経時変化補正方法においては、時間経過を示すクロック信号をカウントし、そのカウント値であるデジタル値に比例したアナログ値をダイオード回路に印加し、該ダイオード回路の両端電圧を水晶発振回路に設けられた可変容量ダイオードに印加することによって発振周波数の経時変化を補正する高安定水晶発振器の経時変化補正方法であって、前記ダイオード回路は１つのダイオードもしくは直列接続された複数のダイオードを含むことを特徴とする。
【００１４】
あるいは、時間経過を示すクロック信号をカウントし、そのカウント値の上位桁と下位桁を逆順にした上で各桁毎に「１」になるとそれ以降はそれを保持したデジタル値を得て、該デジタル値に対応したアナログ値を水晶発振回路に設けられた可変容量ダイオードに印加することによって発振周波数の経時変化を補正することを特徴とする。前記アナログ値は前記デジタル値の一部の桁を省略して詰めた値に対応するものであっても構わない。
【発明の効果】
【００１５】
本発明の高安定水晶発振器および高安定水晶発振器の経時変化補正方法においては、経時変化の予測値を記憶するためのメモリ回路を必要とせず、メモリ回路へのデータの書き込みの手間も不要となり、さらに、Ｄ／Ａ変換回路を備えてはいるものの抵抗値の調整や切り替えが基本的に不要であるため、回路構成がシンプルになり、調整などの手間も不要で、低価格化を実現することができる。
【００１６】
特に、ダイオード回路を用いる場合には回路構成が非常にシンプルになり、ダイオードの数や種類によって補正カーブのバリエーションを増やすことができる。
【００１７】
また、保持回路を用いる場合も、標準的なものを利用して低コストにすることができる。さらに、一部の桁を省略することによって補正カーブのバリエーションを増やすこともできる。
【発明を実施するための最良の形態】
【００１８】
（実施例１）
図１に、本発明の高安定水晶発振器の一実施例のブロック図を示す。図１に示すように、高安定水晶発振器１０は、クロック発振回路１、パルスカウンタ２、Ｄ／Ａ変換回路３、水晶発振回路４、バッテリー５、抵抗Ｒｏ、および直列接続された２つのダイオードＤ１、Ｄ２からなるダイオード回路６で構成されている。
【００１９】
ここで、クロック発振回路１の出力はパルスカウンタ２に接続されている。このパルスカウンタはバイナリカウンタであり、カウント結果がｎ桁（ｎ個）の２進数のデジタルデータとして出力される。パルスカウンタ２のｎ桁の出力端子はそのままＤ／Ａ変換回路３のｎ桁（ｎ個）の入力端子に接続される。Ｄ／Ａ変換回路３の出力端子Ｖｏは抵抗Ｒｏを介してダイオード回路６の一端に接続されている。ダイオード回路６の他端は接地されており、抵抗Ｒｏとダイオード回路６の接続点は水晶発振回路４の制御電圧入力端子Ｖｃｏｎｔに接続されている。クロック発振回路１とパルスカウンタ２には、停電時にも電源が供給されるようにバッテリー５が接続されている。図示は省略しているが、Ｄ／Ａ変換回路３や水晶発振回路４にも別途電源が供給されている。
【００２０】
次に、図２を参照してＤ／Ａ変換回路３の一例について簡単に説明する。図１に示すように、Ｄ／Ａ変換回路３は、ｎ桁（ｎ個）の入力端子Ｑ１、Ｑ２、Ｑ３、・・・、Ｑｎ−１、Ｑｎを備える。このうち、入力端子Ｑ１が最下位桁（ＬＳＢ）で入力端子Ｑｎが最上位桁（ＭＳＢ）である。
【００２１】
入力端子Ｑ１、Ｑ２、Ｑ３、・・・、Ｑｎ−１、Ｑｎにそれぞれ一端が接続されたｎ個の抵抗Ｒ１、Ｒ２、Ｒ３、・・・、Ｒｎ−１、Ｒｎを備えている。各抵抗の値は、抵抗Ｒ１が最も高く、抵抗Ｒ２、抵抗Ｒ３と順に１／２の値になるように設定されている。例えば、Ｒ１が１６ｋΩならＲ２は８ｋΩ、Ｒ３は４ｋΩとなる。
【００２２】
各抵抗の他端は全て互いに接続され、オペアンプＱ１の反転入力端子に接続されている。オペアンプＱ１の出力端子と反転入力端子の間には抵抗Ｒｆが接続されており、非反転入力端子は接地されている。
【００２３】
オペアンプＱ１の反転入力端子、すなわち各抵抗Ｒ１〜Ｒｎの他端の電位は、イマジナリショートによってゼロになる。そのため、各入力端子に印加される電圧が同じである場合には、各抵抗にはその抵抗値の逆数に比例した電流が流れる。そして、オペアンプＱ１の出力には各抵抗に流れる電流の合計に比例した電圧が発生する。このようにしてＤ／Ａ変換が実現される。そのため、このような構成のＤ／Ａ変換回路を電流加算型と呼ぶ。
【００２４】
図２のように構成されたＤ／Ａ変換回路３においては、各入力端子Ｑ１〜Ｑｎには、各桁毎に入力信号が「１」（Ｈレベル）であれば例えば５Ｖの電圧が印加される。入力信号が「０」（Ｌレベル）の時はハイインピーダンスになる。その結果、ｎ桁の入力端子に印加された２進数のデジタルデータの示す値に比例したアナログ電圧が出力端子Ｖｏから出力される。
【００２５】
次に、図３を参照して水晶発振回路４について簡単に説明する。図３に示すように、水晶発振回路４は、トランジスタＱ２、水晶振動子Ｘ１、バラクタダイオードＶＤ１、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、抵抗Ｒａ、Ｒｂ、Ｒｃ、Ｒｄを備えている。
【００２６】
ここで、トランジスタＱ２のコレクタは電源端子Ｖｃｃに接続されるとともにコンデンサＣ４を介してグランドに接続されることによって高周波的に接地されている。トランジスタＱ２のエミッタは抵抗Ｒｃを介してグランドに接続されるとともにコンデンサＣ３を介して出力端子に接続されている。トランジスタＱ２のベースは抵抗Ｒａを介して電源端子Ｖｃｃに接続されるとともに抵抗Ｒｂを介してグランドに接続されており、抵抗Ｒａ、Ｒｂによってベースバイアス条件が設定されている。トランジスタＱ２のベース・エミッタ間にはコンデンサＣ１が接続され、エミッタとグランドとの間にはコンデンサＣ２が接続されている。トランジスタＱ２のベースは水晶振動子Ｘ１の一端に接続されている。そして、電源端子Ｖｃｃと水晶振動子Ｘ１の他端との間にはバラクタダイオードＶＤ１が接続されており、さらに水晶振動子Ｘ１の他端は抵抗Ｒｄを介して制御電圧入力端子Ｖｃｏｎｔに接続されている。
【００２７】
図３のように構成された水晶発振回路４はコレクタ接地のコルピッツ型の発振回路であり、コンデンサＣ１、Ｃ２が帰還容量として、水晶振動子Ｘ１やバラクタダイオードＶＤ１を含む部分がインダクタンス成分として機能する。そして、制御電圧入力端子Ｖｃｏｎｔに印加される直流電圧によって発振周波数を変化させることができる。
【００２８】
なお、水晶発振回路４では記載を省略したが、実際には上記の構成に加えて温度補償回路を備えて温度補償型水晶発振器（ＴＣＸＯ）となっているものを利用する方が望ましい。
【００２９】
ここで図１に戻って、高安定水晶発振器１０について説明する。図１のように構成された高安定水晶発振器１０においては、電源オン以降、クロック発振回路１からは所定の周波数（例えば３２ｋＨｚ）のクロック信号が出力され、それがパルスカウンタ２でカウントされ、ｎ桁のバイナリー（２進数）のデジタルデータとして出力される。このデータは、経過時間に比例した値として高安定水晶発振器１０の電源オン以降は継続的に出力される。クロック発振回路１とパルスカウンタ２にはバッテリー５から電源が供給されていて、カウント結果が停電などによってリセットされないようになっている。
【００３０】
パルスカウンタ２から出力されたデジタルデータはＤ／Ａ変換回路３でアナログ電圧ｖｏに変換されて出力端子Ｖｏから出力される。この電圧ｖｏも経過時間に比例した値となる。
【００３１】
アナログ電圧ｖｏは抵抗Ｒｏを介してダイオード回路６に印加される。ダイオードのアノード・カソード間は順方向電圧に対しては、最初は抵抗が高く、所定の電圧値（例えば０．６Ｖ）を超えると急激に抵抗が低くなる性質を示す。そのため、抵抗Ｒｏとダイオード回路６の接続点の電圧ｖｃは、図４に示すように、最初は電圧ｖｏの上昇とともに急激に上昇し、その後徐々に上昇率が低下していくような単調上昇する電圧になる。したがって、この電圧ｖｃは時間経過とともに次第に上昇率が低下する対数曲線に似たカーブを描く。
【００３２】
この電圧ｖｃが制御電圧として水晶発振回路４の制御電圧入力端子Ｖｃｏｎｔに入力される。そのため、水晶発振回路４の発振周波数は制御電圧ｖｃによって時間経過とともに対数的な周波数修正量で修正される。
【００３３】
ところで、図１に示した高安定水晶発振器１０においては、電圧ｖｏの印加されるダイオード回路６は２つのダイオードＤ１、Ｄ２を直列接続したものとなっている。このように、直列接続するダイオードの数によって時間経過に対する制御電圧ｖｃの変化波形を変えることができる。
【００３４】
図５に、直列接続されるダイオードの数が１つ、２つ、３つの場合についての制御電圧ｖｃの変化波形をそれぞれ符号ａ、ｂ、ｃで示す。なお、横軸には経過時間ではなく経過時間に比例するｖｏを利用している。また、抵抗Ｒｏは３００Ωとしている。図５に示すように、ｖｃはダイオードの数が多いほど上昇率が低下する時期が遅れる。よって、ダイオードの数を変えることによって最適な波形を選択することができる。なお、抵抗Ｒｏの値を変えることによってもｖｃの波形を変更することが可能である。
【００３５】
また、ダイオードは種類によって電圧・電流特性が異なるため、この種類を異ならせることによっても波形の変更は可能である。さらには、同じ種類のダイオードを直列接続する代わりに異なる種類のダイオードを直列接続することも考えられ、波形変更のバリエーションを広げることができる。
【００３６】
以上の説明のように、図１に示した高安定水晶発振器１０においては、特許文献１の場合のような経時変化の予測値を記憶するためのメモリ回路を必要としない。また、メモリ回路へのデータの書き込みの手間も不要となる。さらに、Ｄ／Ａ変換回路を備えてはいるものの、特許文献２の場合のような抵抗値の調整や切り替えが不要であり、標準的なものを利用することができる。したがって、回路構成がシンプルになり、調整などの手間も不要で、低価格化を実現することができる。
（実施例２）
図６に、本発明の高安定水晶発振器の別の実施例のブロック図を示す。図１と同一もしくは同等の部分には同じ記号を付し、詳細な説明は省略する。
【００３７】
図６に示した高安定水晶発振器２０は、図１に示した高安定水晶発振器１０において、パルスカウンタ２の出力とＤ／Ａ変換回路３の入力との間に保持回路２１が設けられており、その代わりにＤ／Ａ変換回路３の出力端子Ｖｏがそのまま水晶発振回路４の制御電圧入力端子Ｖｃｏｎｔに接続されている。そして、パルスカウンタ２からＤ／Ａ変換回路３に入力される際に、パルスカウンタ２の出力の上位桁（ＭＳＢ）と下位桁（ＬＳＢ）を逆にしてそれぞれＤ／Ａ変換回路３に入力されるように接続されている。すなわち、パルスカウンタ２の出力端子Ｑ１、Ｑ２、Ｑ３、・・・、Ｑｎ−１、Ｑｎは、それぞれ保持回路２１を介してＤ／Ａ変換回路３の入力端子Ｑｎ、Ｑｎ−１、Ｑｎ−２、・・・、Ｑ２、Ｑ１に接続されている。
【００３８】
保持回路２１は、対応する各桁ごとに「１」の状態（正論理の場合はＨレベル）になった後はそれを保持する。すなわち、パルスカウンタの出力のどの桁であっても、「０」から「１」に替わった後は、その後でパルスカウンタのその桁の出力が再び「０」に替わっても、Ｄ／Ａ変換回路３に入力されるその桁の値は「１」のままとなる。
【００３９】
ここで、図７を参照して保持回路２１の各桁の回路の一例について簡単に説明する。図７に示すように、保持回路の各桁は１つのＤ型フリップフロップ回路（Ｄ−Ｆ／Ｆ）とＯＲ回路で構成できる。保持回路の各桁の入力はＯＲ回路の一方の入力に接続され、ＯＲ回路の出力はＤ型フリップフロップ回路のＤ端子に接続されている。Ｄ型フリップフロップ回路のＣｐ端子には高安定水晶発振器のクロック発振回路の出力が入力されている。そして、Ｄ型フリップフロップ回路の出力端子Ｑは保持回路のその桁の出力となるとともにＯＲ回路の他方の入力にも接続されている。保持回路２１にはこの回路が桁数分だけ備わっている。
【００４０】
このように保持回路の各桁を構成することによって、いずれの桁も保持回路の入力（ＯＲ回路の一方の入力）が一旦「１」になった後はＯＲ回路の他方の入力は「１」になるので、保持回路の入力（ＯＲ回路の一方の入力）が「０」に戻っても出力を「１」のままに保持することができる。
【００４１】
図６のように構成された高安定水晶発振器２０において、パルスカウンタ２への入力とパルスカウンタ２の出力、Ｄ／Ａ変換回路３への入力、およびＤ／Ａ変換回路３の出力との関係を表１および図８に示す。なお、ここではパルスカウンタ２およびＤ／Ａ変換回路３の桁数が2進４桁の場合を仮定している。
【００４２】
【表１】
2006180291.tif 000003
【００４３】
表１および図８に示すように、パルスカウンタ２の出力の最下位桁がＤ／Ａ変換回路３の入力の最上位桁に接続されているため、カウント開始直後にパルスカウンタ２の最下位桁が「１」になるとＤ／Ａ変換回路３の入力の最上位桁が「１」となって、Ｄ／Ａ変換回路３の出力はその最大出力値の約１／２の値となる。次に、パルスカウンタ２の出力の下位から２番目の桁が「１」になって最下位桁が「０」になると、Ｄ／Ａ変換回路３の入力においては最上位桁の「１」が保持されており、上位から２番目の桁が「１」となって、Ｄ／Ａ変換回路３の出力はその最大出力値の約３／４の値となる。この後もパルスカウンタ２のカウントが進むにしたがってＤ／Ａ変換回路３の出力はその際大出力値に漸近するように近づいていく。
【００４４】
図８を見ればわかるように、Ｄ／Ａ変換回路３の出力は、最初は急激に上昇し、その後徐々に上昇率が低下していくような単調上昇する波形に近い波形になる。すなわち、このＤ／Ａ変換回路３の出力電圧ｖｏは時間経過とともに次第に上昇率が低下する対数曲線に似たカーブを描く。このカーブはパルスカウンタやＤ／Ａ変換回路の桁数が４桁の場合は図８のようにあまり滑らかではないが、桁数が増えるにしたがって滑らかになる。
【００４５】
この電圧ｖｏが制御電圧として水晶発振回路４の制御電圧入力端子Ｖｃｏｎｔに入力される。そのため、水晶発振回路４の発振周波数は制御電圧ｖｏによって時間経過とともに対数的な周波数修正量で修正される。
【００４６】
以上の説明のように、図６に示した高安定水晶発振器２０においては、特許文献１の場合のような経時変化の予測値を記憶するためのメモリ回路を必要としない。また、メモリ回路へのデータの書き込みの手間も不要となる。さらに、Ｄ／Ａ変換回路を備えてはいるものの、特許文献２の場合のような抵抗値の調整や切り替えが不要であり、標準的なものをそのまま利用することができる。また、保持回路も標準的なものを利用できる。したがって、回路構成がシンプルになり、調整などの手間も不要で、低価格化を実現することができる。
【００４７】
なお、例えばＤ／Ａ変換回路が図２に示すような電流加算型の場合、各桁ごとの抵抗値を変えることによってその桁の出力値、すなわち出力波形を変えることができる。例えば最上位桁（ＭＳＢ）に対応する抵抗の値を本来あるべき値より少し大きくしておくと、その分だけ電流が減って最上位桁の出力が小さくなり、出力波形全体を小さくすることができる。また、途中の桁に対応する抵抗の値を上下させることによっても出力波形の形を変形させることができる。
【００４８】
さらにいえば、電流加算型に限るものではなく、Ｄ／Ａ変換用の回路であればどのような方式の回路であっても、内部の抵抗などの値の変更が可能で、それによって非線形な出力を得ることのできるものであれば何でもこの高安定水晶発振器２０における出力波形を変える際の役にたつ。
【００４９】
なお、上述のような抵抗値の値の設定や変更は、例えばセラミック基板上に形成した圧膜印刷抵抗を使ってＤ／Ａ変換回路を構成している場合には、圧膜印刷抵抗のレーザートリミングなどで容易に実現することができる。
【００５０】
ところで、図６に示した高安定水晶発振器２０においては、パルスカウンタ２の出力するすべての桁をＤ／Ａ変換回路３に入力していたが、一部の桁を省略して、その省略した桁の分だけ桁を詰めてＤ／Ａ変換回路３に入力するように変形して構成しても構わない。
【００５１】
その変形例を図９に示す。図９に示した高安定水晶発振器３０においては、説明を簡単にするためにパルスカウンタ２の出力の桁数を４桁にしている。そして、パルスカウンタ２の出力端子Ｑ４、Ｑ３、Ｑ１は、それぞれ保持回路２１を介してＤ／Ａ変換回路３の入力端子Ｑ１、Ｑ２、Ｑ３に接続されている。パルスカウンタ２の出力端子Ｑ２はどこにも接続されていない。また、Ｄ／Ａ変換回路３の入力端子Ｑ４には何も接続されていない。
【００５２】
このように構成された高安定水晶発振器３０において、パルスカウンタ２への入力とパルスカウンタ２の出力、Ｄ／Ａ変換回路３への入力、およびＤ／Ａ変換回路３の出力との関係を表２および図１０に示す。
【００５３】
【表２】
2006180291.tif 000004
【００５４】
Ｄ／Ａ変換回路３の出力は、最初は急激に上昇し、その後徐々に上昇率が低下していくような単調上昇する波形に近い波形になる。すなわち、このＤ／Ａ変換回路３の出力電圧ｖｏは時間経過とともに次第に上昇率が低下する対数曲線に似たカーブを描く。
【００５５】
そして、表１および図８と比較すると良くわかるが、Ｄ／Ａ変換回路３の出力の大きさは、途中の１桁を省略して桁を詰めたために約半分になっているが、変化波形は４桁すべてを利用するものの出力を単に半分にしただけのものとは異なるものになっている。パルスカウンタの桁数が４桁の場合はあまりバリエーションが考えられないが、桁数が増えればＤ／Ａ変換回路への入力の際に無視する桁の位置や桁の数を柔軟に決定することが可能になり、出力波形のバリエーションを増やすこともできる。
（その他）
なお、上記の各実施例においてはパルスカウンタとしてバイナリカウンタを採用したが、１０進カウンタなどの別のパルスカウンタを使用しても構わないもので、パルスカウンタの種類によって水晶発振回路の制御電圧入力端子に印加される電圧の時間経過に対するカーブの形を異ならせることができる。
【００５６】
また、上記の各実施例ではダイオード回路の出力やＤ／Ａ変換回路の出力をそのまま水晶発振回路の制御電圧入力端子に印加していたが、必要に応じて抵抗分割したり直流増幅器を使うなどして振幅を調整して水晶発振回路に印加するようにしても構わないものである。
【図面の簡単な説明】
【００５７】
【図１】本発明の高安定水晶発振器の一実施例のブロック図である。
【図２】図１の高安定水晶発振器で用いるＤ／Ａ変換回路の一例の回路図である。
【図３】図１の高安定水晶発振器で用いる水晶発振回路の一例の回路図である。
【図４】図１の高安定水晶発振器においてダイオード回路に入力される信号とダイオード回路から出力される信号の波形を示す特性図である。
【図５】図１の高安定水晶発振器においてダイオードの数とダイオード回路から出力される信号の波形の関係示す特性図である。
【図６】本発明の高安定水晶発振器の別の実施例のブロック図である。
【図７】図６の高安定水晶発振器で用いる保持回路の各桁の一例の回路図である。
【図８】図６の高安定水晶発振器において、パルスカウンタへの入力とＤ／Ａ変換回路の出力との関係を示す特性図である。
【図９】図６の高安定水晶発振器の変形例のブロック図である。
【図１０】図９の高安定水晶発振器において、パルスカウンタへの入力とＤ／Ａ変換回路の出力との関係を示す特性図である。
【符号の説明】
【００５８】
１…クロック発振回路
２…パルスカウンタ
３…Ｄ／Ａ変換回路
４…水晶発振器
５…バッテリー
６…ダイオード回路
１０、２０、３０…高安定水晶発振器
２１…保持回路
Ｒｏ…抵抗
Ｄ１、Ｄ２…ダイオード
【図１】
2006180291.tif 000005
【図２】
2006180291.tif 000006
【図３】
2006180291.tif 000007
【図４】
2006180291.tif 000008
【図５】
2006180291.tif 000009
【図６】
2006180291.tif 000010
【図７】
2006180291.tif 000011
【図８】
2006180291.tif 000012
【図９】
2006180291.tif 000013
【図１０】
2006180291.tif 000014