(57)【要約】【課題】  最適な保護動作を行う。【解決手段】  ＭＯＳＦＥＴＱHに流れる負荷電流が所定のしきい値を超えたときに保護動作を開始する保護回路６の前段に、前記しきい値を調整するしきい値調整回路８が設けられている。該しきい値調整回路８は、ハイサイド側のＭＯＳＦＥＴQHと正電源＋Ｖとの間に挿入された電流検出抵抗Ｒdの両端に発生したドレイン電流Ｉdに比例する電圧と、Ｄ級増幅段３の出力を復調するローパスフィルタ４からのアナログ信号の電圧振幅を検出する出力電圧検出回路７の出力が入力され、出力電圧が大きいときは、ＭＯＳＦＥＴＱHの限界電流をしきい値とするが、出力電圧が小さいときは、限界電流よりも低い電流で保護動作を開始するようにしきい値を調整する。【選択図】  図１
2006180049.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された第１のスイッチング素子と第２のスイッチング素子を有するＤ級増幅段と、該Ｄ級増幅段の出力に接続されたローパスフィルタとを有するディジタルアンプであって、
少なくとも前記第１のスイッチング素子又は前記第２のスイッチング素子に流れるパルス電流を検出する電流検出手段と、
前記ローパスフィルタから出力されるアナログ信号の電圧を検出する出力電圧検出手段と、
前記電流検出手段により検出された電流値と前記出力電圧検出手段により検出された出力電圧とに基づいて保護動作を行う保護手段であって、前記出力電圧が低いときは低い電流値で保護動作を開始し、前記出力電圧が高いときは高い電流値で保護動作を開始する保護手段と
を有することを特徴とするディジタルアンプ。
【請求項２】
前記電流検出手段は、前記第１又は第２のスイッチング素子に直列に挿入された抵抗の両端に発生する電圧を検出するものであることを特徴とする請求項１記載のディジタルアンプ。
【請求項３】
前記電流検出手段は、前記第１又は第２のスイッチング素子がオン状態とされているときにその両端に発生する電圧を検出するものであることを特徴とする請求項１記載のディジタルアンプ。
【請求項４】
前記保護手段は、前記電流検出手段により検出された電流値が所定のしきい値を超えたときに動作するスイッチング手段と、
前記出力電圧検出手段により検出された出力電圧に応じて前記しきい値を変更するしきい値調整回路とを有するものであることを特徴とする請求項１〜３のいずれかに記載のディジタルアンプ。
【請求項５】
前記保護手段は、前記電流検出手段により検出された電流値と前記出力電圧検出手段により検出された出力電圧とが入力され、電流値が出力電圧に対応するしきい値を超えているときに保護動作を行うものであることを特徴とする請求項１〜３のいずれかに記載のディジタルアンプ。
【請求項６】
前記保護手段の出力により前記出力ローパスフィルタと負荷との接続を切り離すスイッチ手段を有することを特徴とする請求項１〜５のいずれかに記載のディジタルアンプ。
【請求項７】
前記保護手段の出力により入力信号の振幅を制御する手段を有することを特徴とする請求項１〜５のいずれかに記載のディジタルアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタルアンプ（Ｄ級増幅器）に関し、特に、その過電流検出回路に関する。
【背景技術】
【０００２】
近年、音楽信号などのアナログ信号をパルス信号に変換して電力増幅し、ローパスフィルタを介して出力するディジタルアンプは、その効率の高さにより幅広く使用されている。
このようなディジタルアンプにおける保護回路として、電流リミッターが知られている（非特許文献１）。
図７は、電流リミッターを備えたディジタルアンプの一構成例を示す図である。
この図において、５１は入力アンプ、５２は入力アナログ信号の振幅に対応したパルス信号を生成してＤ級増幅段を駆動する駆動信号を出力するＰＷＭ変調部、５３はパワーＭＯＳＦＥＴなどのスイッチング素子ＱH，ＱLからなるＤ級増幅段（スイッチング段）、Ｃ51、Ｃ52はデカップリングコンデンサ、５４はＤ級増幅段５３のパルス信号出力からアナログ信号を再生する出力フィルタ（ローパスフィルタ）、５５はスピーカ、５６は前記パワーＭＯＳＦＥＴＱHに流れるドレイン電流Ｉdが所定のしきい値（リミット値）以上となったときにそのことを検出してプロテクション動作を行う保護回路である。
Ｄ級増幅段５２のハイサイド側ＭＯＳＦＥＴＱHのドレインと正電源＋Ｖとの間に電流検出用の抵抗Ｒdが挿入されており、ＭＯＳＦＥＴＱHに流れるドレイン電流Ｉdにより電流検出用抵抗Ｒdの両端に電圧Ｖd（＝Ｒd・Ｉd）が発生する。この電圧Ｖdを抵抗Ｒ51とＲ52で分圧した電圧が保護回路５６のトランジスタＱ1のベースエミッタ間に印加されるように接続されており、負荷の短絡などによりＭＯＳＦＥＴＱHにリミット値を超える過大なドレイン電流Ｉdが流れたときに、トランジスタＱ51が導通し、スイッチング素子ＱHを保護するためのプロテクション動作が行われるようになされている。
【０００３】
なお、上記においては電流検出抵抗Ｒdを挿入していたが、その代わりにＭＯＳＦＥＴがオン状態のときにそのドレイン−ソース間に発生する電圧を直接検出してプロテクション動作を行うことも提案されている（特許文献１）。
さらに、図７の例は、ハイサイド側のスイッチング素子ＱHに流れる過大電流を検出するものであったが、ローサイド側のスイッチング素子ＱLに流れる過大電流を検出するようにしても良いし、さらに、ハイサイド側とローサイド側の両方のスイッチング素子に流れる過大電流を検出するようにしてもよい。
【０００４】
一方、アナログパワーアンプにおいては、前記電流リミッターの電流しきい値に出力電圧依存性を持たせたＰＣリミッターが用いられている。
図８は、ＰＣリミッターを備えたアナログパワーアンプの一構成例を示す図である。
この図において、出力トランジスタＱ61のエミッタ抵抗Ｒ61と並列に抵抗Ｒ62とＲ63が接続されており、その接続点がトランジスタＱ63のベースに接続されている。また、トランジスタＱ63のベースは、抵抗Ｒ64とダイオードＤ61を介してグランドに接続されている。
このように構成された回路において、抵抗Ｒ63の両端には、抵抗Ｒ61の両端に発生した出力トランジスタＱ61の負荷電流Ｉcに対応する電圧を抵抗Ｒ62とＲ63で分圧した電圧と、出力電圧を抵抗Ｒ63とＲ64で分圧した電圧（前記抵抗Ｒ62との間で分圧した電圧とは逆向きの電圧）が生じる。この抵抗Ｒ63の両端の電圧がトランジスタＱ63を導通させる電圧より大きくなると、トランジスタＱ63が導通し、トランジスタＱ64が導通して、プロテクション動作が開始されることとなる。
このように、パワーアンプ出力段のエミッタ抵抗Ｒ61の両端に発生する電圧から出力トランジスタＱ61の負荷電流Ｉcを検出し、また、抵抗Ｒ63により出力電圧の振幅を取得することで、出力電圧振幅が大きいときは大きな電流値でプロテクション動作を行い、出力電圧振幅が小さいときは小さな電流値でプロテクション動作を行うようにしている。
ＰＣリミッターによれば、負荷ショート時などの電流リミット値を小さく設定でき、出力素子の負担を少なくすることができるため、出力素子の保護という点で前述した電流リミッターよりも有効である。
【特許文献１】特開２００３−６０４４９号公報
【非特許文献１】稲葉保著、「パワーＭＯＳ ＦＥＴ活用の基礎と実際」、ＣＱ出版株式会社、2004年11月1日、p.68-72
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ディジタルアンプにおいて、最大出力を大きく取るアンプを設計する場合に、電流リミッターにより検知する電流しきい値は出力段のＭＯＳＦＥＴの最大負荷電流にあわせて設定することとなり、その結果、小信号で再生中にスピーカーがショートモードで破壊した場合、アンプの実力以上の低い交流インピーダンスのスピーカーを大振幅で鳴らした場合、あるいは、顧客の配線ミス等により、スピーカー線の一部がマイナス端子やシャーシ等に接触した状態で長期使用した場合などに、プロテクション動作しないまま、出力段のＭＯＳＦＥＴが破壊してしまう場合があった。顧客側での配線ミスやスピーカーの交流インピーダンスが公称値よりも低い周波数帯域が存在することは一般的であり、その場合にセットが破損することなく、保護をかける必要がある。
ディジタルアンプでは、出力フィルタのコイルよりも手前は電源電圧でオン／オフを繰り返す波形のみであり、正弦波等の出力振幅はすべてスイッチングのデューティー比で表現されるため、アナログアンプで使用している前述したＰＣリミッターでは最終信号の出力振幅を検出することができないという問題点があった。
また、上述したディジタルアンプにおける従来の電流リミッターでは、単純に出力トランジスタのオン／オフでプロテクション動作を行っていたため、負荷電流を常時モニターし、負荷電流とアンプの実力のバランスにあわせ、最大出力振幅を制限するような動作をさせることができなかった。
【０００６】
そこで、本発明は、最適な保護動作を行うことができるディジタルアンプを提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明のディジタルアンプは、直列に接続された第１のスイッチング素子と第２のスイッチング素子を有するＤ級増幅段と、該Ｄ級増幅段の出力に接続されたローパスフィルタとを有するディジタルアンプであって、少なくとも前記第１のスイッチング素子又は前記第２のスイッチング素子に流れるパルス電流を検出する電流検出手段と、前記ローパスフィルタから出力されるアナログ信号の電圧を検出する出力電圧検出手段と、前記電流検出手段により検出された電流値と前記出力電圧検出手段により検出された出力電圧とに基づいて保護動作を行う保護手段であって、前記出力電圧が低いときは低い電流値で保護動作を開始し、前記出力電圧が高いときは高い電流値で保護動作を開始する保護手段とを有するものである。
そして、前記電流検出手段は、前記第１又は第２のスイッチング素子に直列に挿入された抵抗の両端に発生する電圧を検出するもの、あるいは、前記第１又は第２のスイッチング素子がオン状態とされているときにその両端に発生する電圧を検出するものとされている。
また、前記保護手段は、前記電流検出手段により検出された電流値が所定のしきい値を超えたときに動作するスイッチング手段と、前記出力電圧検出手段により検出された出力電圧に応じて前記しきい値を変更するしきい値調整回路とを有するもの、あるいは、前記電流検出手段により検出された電流値と前記出力電圧検出手段により検出された出力電圧とが入力され、電流値が出力電圧に対応するしきい値を超えているときに保護動作を行うものとされている。
さらに、前記保護手段の出力により前記出力ローパスフィルタと負荷との接続を切り離すスイッチ手段、又は、前記保護手段の出力により入力信号の振幅を制御する手段を有するものである。
【発明の効果】
【０００８】
本発明のディジタルアンプによれば、従来のアナログアンプと同様のＰＣリミッターを構成することができ、小信号で再生中にスピーカーがショートモードで破壊した場合、アンプの実力以上の低い交流インピーダンスのスピーカーを大振幅で鳴らした場合、顧客の配線ミスによりスピーカー線の一部がマイナス端子やシャーシに接触した状態で長期使用した場合等に、低い電流値でプロテクション動作を実施しつつも、規定負荷での最大振幅出力時には出力素子の定格電流まで異常検出を行わないようにすることができ、安全かつハイパワーのアンプを実現することができる。
また、電流検出手段により検出された電流値と出力電圧検出手段により検出された出力電圧が入力され、電流値が出力電圧に対応するしきい値を超えているときに保護動作を行う本発明のディジタルアンプによれば、負荷電流とアンプの実力のバランスに合わせて最適な保護動作を行うことが可能となる。
さらに、保護手段の出力により入力信号の振幅を制御する本発明のディジタルアンプによれば、出力ＭＯＳＦＥＴが破壊しない範囲内で、安全に駆動することができる振幅レベルに自動的に信号レベルを下げるもしくは最大出力振幅のみを抑えることができ、特に、アンプの実力以上の低い交流インピーダンスのスピーカーを大振幅で鳴らした場合等にシャットオフせずに再生し続けることができる。
【発明を実施するための最良の形態】
【０００９】
図１は、本発明のディジタルアンプの一実施の形態の概略構成を示すブロック図である。この図において、１はアナログ入力信号を増幅する入力アンプ、２は前記入力アンプ１からのアナログ信号の振幅に応じたパルス幅を有するＰＷＭ（Pulse Width Modulation）信号を生成してＤ級増幅段３のスイッチング素子ＱH、ＱLを駆動する駆動信号を出力するＰＷＭ変調部、３は直列に接続されたＭＯＳＦＥＴなどのスイッチング素子ＱH、ＱLを有するＤ級増幅段（スイッチング段）、Ｃ1とＣ2はデカップリングコンデンサ、４はＤ級増幅段３のパルス信号出力からアナログ信号を再生する出力フィルタ（ローパスフィルタ）、５は負荷となるスピーカーである。
図示するように、前記ハイサイド側のスイッチング素子ＱHと正電源＋Ｖとの間に電流検出用の抵抗Ｒdが挿入されており、この電流検出抵抗Ｒdの両端には、スイッチング素子ＱHに流れるドレイン電流Ｉd・Ｒd（＝Ｖd）の電圧が発生する。なお、この抵抗Ｒdの抵抗値は、損失を少なくするために低い値（例えば、数十ｍΩ程度）とされている。
また、６は前記図７における保護回路５６と同様にスイッチング素子ＱHに流れる負荷電流（ドレイン電流）Ｉdが所定のしきい値を超えたときにスイッチング素子の破壊を防止するためのプロテクション動作を行う保護回路、７は、前記ローパスフィルタ４の出力側（スピーカー５との接続点）に接続されて、アナログ出力信号の電圧振幅を検出する出力電圧検出回路、８は、前記電流検出抵抗Ｒdの両端に発生する電圧Ｖdと前記出力電圧検出回路７の出力が入力され、前記保護回路６が保護動作を開始する電流しきい値（リミット値）をアナログ出力信号の振幅に応じて調整する電流しきい値調整回路である。この電流しきい値調整回路８は、アナログ出力信号の電圧振幅が大きいときは、大きな電流値でプロテクション動作が開始され、電圧振幅が小さいときは小さな電流値でプロテクション動作が開始されるように制御する。これにより、スイッチング素子ＱHの損失に合わせたプロテクションをかけることができ、最大出力を損なわずに安全なプロテクション動作を実現することができる。なお、前記出力電圧検出回路７及びしきい値調整回路８の具体的構成については後述する。
【００１０】
図２は、このように構成された本発明のディジタルアンプにおいてプロテクション動作が実行される領域について示す図である。
図２において、横軸はアナログ出力信号の出力電圧振幅（Ｖout）、縦軸はスイッチング素子に流れる負荷電流（ドレイン電流）Ｉdを示す。図中、２１は通常使用時の信号再生領域であり、２２はプロテクション動作を行う電流しきい値（リミットライン）である。ドレイン電流Ｉdがリミットライン２２よりも上の領域がプロテクション動作が実行される領域となる。図示するように、リミットライン２２は、出力電圧振幅Ｖoutが大きいときは、ドレイン電流の最大値Ｉdmax（限界電流）となっているが、出力電圧振幅Ｖoutが低くなるとリミットラインも低下するようになっている。これにより、図中２４で示すスピーカーショートや過負荷時のような小振幅大電流の異常領域に対してプロテクション動作を行うことが可能となる。
これに対し、従来の電流リミッターにおけるリミットラインは、破線２３で示すように、出力電圧振幅にかかわらず一定の値（Ｉdmax）となっており、２４で示す異常領域に対してプロテクション動作を行うことができなかった。
このように、本発明によれば、ディジタルアンプにおいても従来のアナログアンプにおけるＰＣリミッターと同様に、低い電流領域においても安全に保護を行うことが可能となる。
【００１１】
なお、上記においては、スイッチング素子ＱHと正電源＋Ｖとの間に電流検出抵抗Ｒdを挿入して、負荷電流を検出するようにしていたが、スイッチング素子がオン状態にあるときにその両端に発生する電圧を検出することにより負荷電流を検出するようにしてもよい。
また、図１に示した実施の形態においては、ハイサイド側のスイッチング素子ＱHに流れる電流のみを検出対象としていたが、ローサイド側のスイッチング素子ＱLに流れる電流を検出対象としてもよいし、ハイサイド側とローサイド側にそれぞれ電流検出抵抗、出力電圧検出回路、電流しきい値調整回路を設けて、ハイサイド側とローサイド側の両方の電流検出出力により保護動作を開始するようにしてもよい。
さらに、保護動作としては、スピーカーへの回路を切断したり、電源を切断して、シャットダウンさせる方法ではなく、入力信号のレベルを制御したり、振幅を制限することにより、負荷電流を低下させてディジタルアンプの能力の範囲内で動作を継続させるようにしてもよい。
以下、このような本発明のディジタルアンプの各種の実施の形態について説明する。
【００１２】
図３は、本発明のディジタルアンプの一実施の形態の構成を示すブロック図である。この図において、入力アンプ１、ＰＷＭ変調部２、Ｄ級増幅段３、出力ローパスフィルタ４、スピーカー５は、前記図１に示したものと同様である。
この実施の形態は、ハイサイド側とローサイド側の両方で電流検出を行うようになされているものであり、ハイサイド側のスイッチング素子（ＭＯＳＦＥＴ）ＱHと正電源＋Ｖとの間には第１の電流検出抵抗Ｒd1が、ローサイド側のスイッチング素子（ＭＯＳＦＥＴ）ＱLと負電源−Ｖとの間には第２の電流検出抵抗Ｒd2が、それぞれ挿入されている。まｔ、前記ローパスフィルタ４と前記スピーカー５の間にスイッチ９が挿入されており、プロテクション回路（又はＣＰＵ）１２の出力により前記ローパスフィルタ４とスピーカー５との間が切断されるようになされている。そして、前記ローパスフィルタ４の出力側には、ハイサイド側の出力電圧検出回路１０とローサイド側の出力電圧検出回路１１が接続されている。
【００１３】
このように構成されたディジタルアンプにおいて、ハイサイド側の電流検出抵抗Ｒd1の両端に発生する電圧は、抵抗Ｒ1とＲ2で分圧され、ＰＮＰ型トランジスタＱ1のベースに供給される。トランジスタＱ1のベースには、前記ハイサイド側の出力電圧検出回路１０が接続されており、抵抗Ｒ3を介してＰＮＰ型トランジスタＱ2のエミッタが接続されている。該トランジスタＱ2のコレクタはグランドに接続されており、ベースには、ダイオードＤ1のカソードが接続されるとともに、ベースとグランド間に抵抗Ｒ4が接続されている。前記ダイオードＤ2のアノードは、前記ローパスフィルタ４の出力側に接続されている。
このように構成された出力電圧検出回路１０のトランジスタＱ2には、常時、電流ＩdrrH（引込電流）が流れるようになされている。この引込電流ＩdrrHは、ローパスフィルタ４から出力される出力電圧の振幅が大きいときは、ダイオードＤ1を介してトランジスタＱ2のベース電位が上昇するため、その電流値は小さくなり、出力電圧の振幅が小さいときは、大きくなる。
前記トランジスタＱ1のベースエミッタ間には前記ＭＯＳＦＥＴＱHに流れるドレイン電流ＩdHにより電流検出抵抗Ｒd1の両端に発生する電圧ＶdH（＝ＩdH・Ｒd1）を抵抗Ｒ1とＲ2で分圧した電圧と、前記トランジスタＱ2に流れる引込電流ＩdrrHにより抵抗Ｒ2の両端に発生する電圧が印加される。ここで、前記出力電圧振幅が大きく引込電流ＩdrrHの電流値が小さい値であり、かつ、前記ＭＯＳＦＥＴＱHに流れるドレイン電流が限界電流Ｉdmaxであるときに、トランジスタＱ1のベースエミッタ間電圧がトランジスタＱ1が導通する電圧（約０．６Ｖ）となるように、前記抵抗Ｒ1、Ｒ2及びＲ3の抵抗値が調整されているものとする。これにより、出力電圧振幅が大きいときはＩdHがＩdmaxとなるとトランジスタＱ1が導通することとなる。一方、出力電圧振幅が小さいときは、トランジスタＱ2に流れる引込電流ＩdrrHが大きくなり、これによる抵抗Ｒ2の両端の電圧降下が大きくなるため、電流検出抵抗Ｒd1の両端に発生する電圧が低くてもトランジスタＱ1は導通することとなる。これにより、出力電圧振幅が小さいときは、トランジスタＱ1が導通する電流しきい値を低くすることができ、前記図２に示した小振幅大電流の異常領域に対する保護を実現することができる。
なお、前記トランジスタＱ1が導通したときには、抵抗Ｒ5、Ｒ6により、プロテクション回路１２に正電圧が入力され、これに応じて、プロテクション回路１２は前記スイッチ９を切断し、負荷（スピーカー５）を切り離して、ＭＯＳＦＥＴＱH、ＱLを保護する。電源をオフとするようにしてもよい。
【００１４】
また、ローサイド側も、ハイサイド側と同様に構成されている。すなわち、ローサイド側のＭＯＳＦＥＴＱLのドレインと負電源−Ｖとの間に電流検出抵抗Ｒd2が挿入されており、抵抗Ｒ7とＲ8による分圧回路を介してＮＰＮ型トランジスタＱ3のベースに接続されている。トランジスタＱ3のベースには、抵抗Ｒ9を介してＮＰＮ型トランジスタＱ4のエミッタが接続され、トランジスタＱ4のコレクタはグランドに接続されている。そして、トランジスタＱ4のベースは抵抗Ｒ10を介してグランドに接続されるとともに、ダイオードＤ2のアノードに接続されており、ダイオードＤ2のカソードは前記ローパスフィルタ４の出力側に接続されている。
前述したハイサイド側のトランジスタＱ2と同様に、トランジスタＱ4にも常時引込電流ＩdrrHが流れており、この電流値は、前記ローパスフィルタ４から出力されるアナログ信号の負側の電圧振幅が大きいときには小さく、小さいときには大きくなる。そして、前述と同様に、前記引込電流ＩdrrHが小さい値で、かつ、ローサイド側のＭＯＳＦＥＴＱLに流れるドレイン電流ＩdLがＱLの限界電流Ｉdmaxとなったときに、前記トランジスタＱ3が導通するように、抵抗Ｒ7、Ｒ8及びＲ9の値が設定されている。これにより、前記トランジスタＱ3は、負側の出力電圧振幅が大きいときは、ＭＯＳＦＥＴＱLに流れるドレイン電流ＩdLが限界電流Ｉdmaxとなったときに導通し、出力電圧振幅が小さいときには、前記トランジスタＱ4に流れる引込電流ＩdrrLが大きくなってこれにより抵抗Ｒ8に発生する電圧が高くなるため、Ｉdmaxよりも低い電流で導通することとなり、前記図２に示した小振幅大電流の異常領域に対する保護を実現することができる。
なお、前記トランジスタＱ3が導通することにより抵抗Ｒ12に発生した負の電圧は、反転回路Ｉでその極性が正に反転されて、前記プロテクション回路１２に入力される。前記プロテクション回路１２は、前記トランジスタＱ1が導通したことを示す入力とトランジスタＱ3が入力したことを示す入力のいずれかが発生したときに、前記スイッチ９を切断するなどのプロテクション動作を実行する。
このように、この実施の形態においては、ハイサイド側とローサイド側の両方に、電流監視手段を設けて、アナログのＰＣリミッターと同様の保護動作をディジタルアンプで実現している。
【００１５】
図４は、本発明の他の実施の形態の構成を示す図である。
この実施の形態は、前記図３に示した実施の形態のように電流検出抵抗Ｒd1及びＲd2を挿入するのではなく、ハイサイド側のＭＯＳＦＥＴＱH及びローサイド側のＭＯＳＦＥＴＱLがオン状態であるときに、オン抵抗によりその両端に発生する電圧を検出することにより各ＭＯＳＦＥＴに流れる電流を検出するようにしたものである。図４において、前記図３と同一の構成要素には同一の番号を付して説明を省略する。
図中スイッチＳＷ1は、ＭＯＳＦＥＴＱHの駆動信号により制御され、ＭＯＳＦＥＴＱHと連動してオンオフ制御されるスイッチであり、スイッチＳＷ2は、ＭＯＳＦＥＴＱLの駆動信号により制御されＭＯＳＦＥＴＱLと連動してオンオフ制御されるスイッチである。
ハイサイド側のＭＯＳＦＥＴＱHがオンとされたときに前記スイッチＳＷ1も連動してオンとされ、ＭＯＳＦＥＴＱHのオン抵抗（数〜数十ｍΩ程度）によりその両端に発生した電圧が、スイッチＳＷ1を介して抵抗Ｒ1とＲ2の直列回路に供給される。これにより、前記図３の場合と同様に、ＭＯＳＦＥＴＱHに流れるドレイン電流ＩdHを検出することができる。
また、ローサイド側のＭＯＳＦＥＴＱLがオンとされたときは、前記スイッチＳＷ2が連動してオンとされ、ＭＯＳＦＥＴＱLの両端に発生した電圧が、スイッチＳＷ2を介して抵抗Ｒ7とＲ8の直列回路に供給される。これにより、前述の場合と同様にＭＯＳＦＥＴＱLに流れるドレイン電流ＩdLを検出することができる。
この実施の形態によれば、電流検出抵抗Ｒd1、Ｒd2を挿入することによる損失を防止することができる。
【００１６】
なお、上述した各実施の形態では、ハイサイド側とローサイド側の両方のドレイン電流を検出して保護動作を行うようにしているが、これに限られることはなく、ハイサイド側のみ、又はローサイド側のみの電流を検出して保護動作を行うようにしてもよい。
また、前記プロテクション回路１２による処理は、スイッチ９の切断や電源を切断することによりシャットダウンすることに限られることはなく、入力信号のレベルの制御や入力信号の振幅を制限することにより、負荷電流を低く抑えて、ＭＯＳＦＥＴの能力の範囲内で動作を継続させるようにしても良い。
【００１７】
図５は、本発明のディジタルアンプのさらに他の実施の形態の構成を示す図である。
この図に示す実施の形態は、ＭＯＳＦＥＴなどのスイッチング素子に流れるパルス電流と、ローパスフィルタからのアナログ出力信号の電圧振幅を常時モニタして、負荷電流と出力電圧の対応関係を判別することにより保護動作を行うようにしたものである。また、この実施の形態においては、保護動作として、アンプをシャットダウンするのではなく、入力信号の振幅を制御して負荷電流を低く抑え、動作を継続させる過負荷補償制御を行うようにしている。
図５において、前記図３と同一の構成要素には同一の番号を付して説明を省略する。
この実施の形態では、前記入力アンプ１とＰＷＭ変調部２との間に入力信号の振幅を制御する振幅制御部１３が設けられている。この振幅制御部１３としては、入力信号の振幅を制限する電圧リミット回路又は入力信号のレベルを調整する減衰器などを使用することができる。
前記図３の場合と同様に、ハイサイド側のＭＯＳＦＥＴＱHと正電源＋Ｖとの間に電流検出抵抗Ｒd1が挿入されており、その両端は、抵抗Ｒ21と、抵抗Ｒ22とコンデンサＣ11の並列回路が直列に接続され、抵抗Ｒ21とＲ22の接続点はダイオードＤ11のアノードに接続されている。ダイオードＤ11のカソードはＰＮＰ型トランジスタＱ11のベースに接続されているとともに、トランジスタＱ11のベースは抵抗Ｒ23を介してグランドに接続されている。該トランジスタＱ11のエミッタは抵抗Ｒ24を介して正電源＋Ｖに接続されており、コレクタは抵抗Ｒ25とＲ26の直列回路を介してグランドに接続されているとともに、抵抗Ｒ25とＲ26の接続点は負荷補償制御回路（又はＣＰＵ）１４に入力されている。
ハイサイド側のＭＯＳＦＥＴＱHに流れるドレイン電流ＩdHにより電流検出抵抗Ｒd1の両端に発生する電圧Ｖd（＝ＩdH・Ｒd1）を抵抗Ｒ21とＲ22で分圧した電圧がダイオードＤ11を介してトランジスタＱ11のベースに印加され、トランジスタＱ11には、そのベースに印加される電圧に比例した電流ＩdpHが流れる。すなわち、トランジスタＱ11には、ハイサイド側のＭＯＳＦＥＴＱHのドレイン電流ＩdHに比例した電流が流れ、抵抗Ｒ26の両端にはドレイン電流ＩdHに比例した大きさの電圧が発生する。この電圧（ハイサイド側の電流レベル検出信号）は過負荷補償制御回路１４に入力され、過負荷補償制御回路１４では、ドレイン電流ＩdHを常時モニタすることができる。
【００１８】
前記ローパスフィルタ４の出力側にはダイオードＤ13のアノードが接続されており、該ダイオードＤ13のカソードは抵抗Ｒ33とＲ34の直列回路を介してグランドに接続されている。そして、抵抗Ｒ33とＲ34の接続点は、前記負荷補償制御回路１４に入力されている。
これにより、前記ローパスフィルタから出力されるアナログ信号の正側の電圧振幅に比例した信号（ハイサイド側の信号レベル検出信号）が前記過負荷補償制御回路１４に入力され、過負荷補償制御回路１４では、出力信号電圧を常時モニタすることができる。
【００１９】
ローサイド側もハイサイド側と同様に構成されており、ローサイド側のＭＯＳＦＥＴＱLのドレインと負電源−Ｖとの間には電流検出抵抗Ｒd2が挿入されており、その両端には、抵抗Ｒ27と、抵抗Ｒ28とコンデンサＣ12の並列回路が直列に接続されている。前記抵抗Ｒ27と抵抗Ｒ28の接続点にはダイオードＤ12のカソードが接続されており、該ダイオードＤ12のアノードはＮＰＮ型トランジスタＱ12のベースに接続されているとともに、抵抗Ｒ29を介してグランドに接続されている。トランジスタＱ12のエミッタは抵抗Ｒ30を介して負電源−Ｖに接続されており、コレクタは抵抗Ｒ31とＲ32の直列回路を介してグランドに接続されている。そして、抵抗Ｒ31とＲ32の接続点は、極性を反転する反転回路Ｉ11を介して前記過負荷補償制御回路１４にローサイド側の電流レベル検出信号として入力されている。
また、前記ローパスフィルタ４の出力側には、ダイオードＤ14のカソードが接続されており、そのアノードは抵抗Ｒ35とＲ36の直列回路を介してグランドに接続されている。そして、抵抗Ｒ35とＲ36の接続点は、極性を反転する反転回路Ｉ12を介して、前記過負荷補償制御回路１４にローサイド側の信号レベル検出信号として入力されている。
【００２０】
このように、前記過負荷補償制御回路１４には、前記抵抗Ｒ25とＲ26の接続点から入力されるハイサイド側のＭＯＳＦＥＴＱHのドレイン電流ＩdHに比例した大きさのハイサイド側の電流レベル検出信号、前記抵抗Ｒ33とＲ34の接続点から入力される出力信号の正側の電圧に比例した信号レベル検出信号、前記反転回路Ｉ11から入力されるローサイド側のＭＯＳＦＥＴＱLのドレイン電流ＩdLに比例した大きさのローサイド側の電流レベル信号、及び、前記反転回路Ｉ12から入力される出力信号の負側の電圧に比例した信号レベル検出信号が常時入力されており、ＭＯＳＦＥＴＱH、ＱLに流れる電流及び出力信号レベルをリアルタイムで観測することができる。例えば、過負荷補償制御回路１４がマイクロコンピュータで構成されているときには、上記各入力信号をＡ／Ｄ変換することにより、それぞれの電流値及び出力電圧値を取得することができる。
そして、ＭＯＳＦＥＴに流れている負荷電流が出力信号レベルにみあったものであるか否かを判定し、ＭＯＳＦＥＴＱHの限界近くの電流が流れていると判定したときは、前記振幅制御部１３に対して、入力信号の最大電圧を制限したりあるいは入力信号のレベルを小さくする制御信号を出力する。これにより、前記ＭＯＳＦＥＴＱH、ＱLに流れる負荷電流を小さくすることができ、スイッチング素子を保護するとともに、実使用負荷とアンプの実力に合わせて、再生を継続することができる。
例えば、前記過負荷補償制御回路１４に、出力電圧振幅値の種々の値に対応して、その出力電圧振幅におけるＭＯＳＦＥＴの限界電流値を記録したテーブルを記憶しておき、前記リアルタイムで観測される電流レベル検出信号と信号レベル検出信号に基づいて、そのときの電流レベル検出信号と対応する限界電流値との差が所定値以下であるか否かを判定し、差が所定値以下となったときに、前記入力振幅制御部１３に対して制御信号を出力するようにしている。
この実施の形態によれば、前述した実施の形態のように動作を停止させることなく、ディジタルアンプを保護することができ、運転を停止することが望まれない使用方法で使用される業務用のディジタルアンプに使用して好適である。
【００２１】
図６は、本発明のディジタルアンプのさらに他の実施の形態の構成を示すブロック図である。この図に示した実施の形態は、前記図５に示した実施の形態において、電流検出抵抗Ｒd1及びＲd2を設ける代わりに、前記図４に示した実施の形態と同様に、ＭＯＳＦＥＴＱH及びＱLのオン抵抗を使用するようにしたものである。この実施の形態の動作は、前記図５の場合と同様であるので、説明を省略する。
【００２２】
なお、図５及び図６に示した実施の形態においては、ハイサイド側とローサイド側の両方に電流検出部及び出力電圧検出部を設けていたが、いずれか一方にのみ設けるようにしても良い。
また、前記過負荷補償制御回路１４の代わりに、前記図３及び図４に示したプロテクション回路１２を設けて、スイッチ９を切断したり、電源を切断するプロテクション動作をさせるようにしてもよい。
【００２３】
なお、上述した各実施の形態においては、Ｄ級増幅段のスイッチング素子としてＭＯＳＦＥＴ（Ｎ型又はＰ型）を使用するものとして説明したが、ＰＮＰ型又はＮＰＮ型のトランジスタを使用しても良い。
さらにまた、上述した各実施の形態においては、正負両電源を用いていたが、これに限られることはなく、正負いずれか一方の電源を用いるようにしても良い。
【図面の簡単な説明】
【００２４】
【図１】本発明のディジタルアンプの一実施の形態の概略構成を示すブロック図である。
【図２】本発明のディジタルアンプにおいてプロテクション動作が実現される領域について説明するための図である。
【図３】本発明のディジタルアンプの一実施の形態の構成を示すブロック図である。
【図４】本発明のディジタルアンプの他の実施の形態の構成を示すブロック図である。
【図５】本発明のディジタルアンプのさらに他の実施の形態の構成を示すブロック図である。
【図６】本発明のディジタルアンプのさらに他の実施の形態の構成を示すブロック図である。
【図７】従来のディジタルアンプの構成を示す図である。
【図８】ＰＣリミッターを備えたアナログパワーアンプの一構成例を示す図である。
【符号の説明】
【００２５】
１：入力アンプ、２：ＰＷＭ変調部、３：Ｄ級増幅段、４：出力ローパスフィルタ、５：スピーカー、６：保護回路、７：出力電圧検出回路、８：しきい値調整回路、９：スイッチ、１０，１１：出力電圧検出回路、１２：プロテクション回路、１３：振幅制御部、１４：過負荷補償制御回路
【図１】
2006180049.tif 000003
【図２】
2006180049.tif 000004
【図３】
2006180049.tif 000005
【図４】
2006180049.tif 000006
【図５】
2006180049.tif 000007
【図６】
2006180049.tif 000008
【図７】
2006180049.tif 000009
【図８】
2006180049.tif 000010