(57)【要約】【課題】  データ送信装置側と誤差の少ないクロック同期を確立することが可能なシンボル位置検出装置を提供すること。【解決手段】  シンボル位置検出装置３において、クロック抽出回路３１は、オーバーサンプリングにより得られるサンプル系列から、シンボル周波数を有するクロック成分を抽出する。タイミング推定回路３２は、上記のクロック成分から、所定の外部回路の動作タイミングを推定する。振幅判定回路３３は、クロック抽出回路３１で抽出されたクロック成分の振幅値が、所定の基準値よりも大きいか否かを判定する。タイミング推定回路３４は、クロック成分の振幅値が大きいと判定されると、タイミング推定回路３２で推定された動作タイミングに基づいてタイミング信号を生成し、振幅値が大きいと判定されていない間、上述のタイミング信号の出力タイミングを基準として定められる時間間隔に基づいてタイミング信号を生成し、外部回路に出力する。【選択図】  図１
2006254296.tif 000002
【特許請求の範囲】
【請求項１】
受信信号に含まれるシンボルの位置を検出して、自身の周辺に配置された外部回路にタイミング信号を与えるシンボル位置検出装置であって、
前記シンボル位置検出装置は、
前記受信信号がオーバーサンプリングされることで得られるサンプル系列から、シンボル周波数を有するクロック成分を抽出する抽出回路と、
前記抽出回路により抽出されたクロック成分から、前記外部回路の動作タイミングを推定する推定回路と、
前記抽出回路により抽出されたクロック成分の振幅値が、所定の基準値よりも大きいか否かを判定する振幅判定回路と、
前記振幅判定回路により振幅値が大きいと判定されている間、前記推定回路で推定された動作タイミングに基づいて第１のタイミング信号を生成し、前記外部回路に出力する生成回路とを備え、
前記生成回路は、前記振幅判定回路により振幅値が大きいと判定されていない間、第１のタイミング信号の出力タイミングを基準として定められる時間間隔に基づいて第２のタイミング信号を生成し、前記外部回路に出力する、シンボル位置検出装置。
【請求項２】
前記生成回路は、前記振幅判定回路により振幅値が大きいと判定されていない間、前記推定回路で推定された動作タイミングを使わずに、第２のタイミング信号を生成する、請求項１に記載のシンボル位置検出装置。
【請求項３】
前記受信信号は、所定周波数のクロック信号に従って生成されており、さらに、
前記サンプル系列は、前記クロック信号と非同期にオーバーサンプリングされる、請求項１に記載のシンボル位置検出装置。
【請求項４】
前記受信信号はデジタル振幅変調信号である、請求項１記載のシンボル位置検出装置。
【請求項５】
前記推定回路は、前記抽出回路により抽出されたクロック成分の正負が入れ替わるゼロクロス点を、前記外部回路の動作タイミングとして検出するゼロクロス検出回路を含み、
前記生成回路は、前記振幅判定回路により振幅値が大きいと判定されている間、前記ゼロクロス検出回路で検出されたゼロクロス点に基づいて第１のタイミング信号を生成する、請求項１に記載のシンボル位置検出装置。
【請求項６】
前記推定回路は、
前記抽出回路により抽出されたクロック成分の正負が入れ替わるゼロクロス点を検出するゼロクロス検出回路と、
前記抽出回路により抽出されたクロック成分から、前記ゼロクロス検出回路で検出されたゼロクロス点周辺に存在する１つのサンプル点を選択して、選択したサンプル点に基づいて前記外部回路の動作タイミングを推定する選択回路とを含む、請求項１に記載のシンボル位置検出装置。
【請求項７】
前記選択回路は、前記ゼロクロス検出回路で検出されたゼロクロス点に最も近いサンプル点を選択する、請求項６に記載のシンボル位置検出装置。
【請求項８】
前記選択回路は、前記ゼロクロス検出回路で検出されたゼロクロス点に対し時間軸上で前後に位置する２個のサンプル点のうち、絶対値の小さい方のサンプル点を選択する、請求項６に記載のシンボル位置検出装置。
【請求項９】
前記振幅判定回路は、前記抽出回路により抽出されたクロック成分を予め定められた個数受け取った後、現在保持する各クロック成分の振幅値が、所定の基準値よりも大きいか否かを判定する、請求項１に記載のシンボル位置検出装置。
【請求項１０】
前記振幅判定回路は、前記推定回路が動作タイミングを推定してから所定時間経過すると、前記抽出回路により抽出されたクロック成分の振幅値が所定の基準値よりも大きいか否かを判定する、請求項１に記載のシンボル位置検出装置。
【請求項１１】
前記推定回路は、前記抽出回路により抽出されたクロック成分から、クロック成分の正負が入れ替わるゼロクロス点に対する、前記オーバーサンプリングのタイミングのずれ量を、前記外部回路の動作タイミングの補正量として推定する位相ずれ検出回路を含み、
前記タイミング生成回路は、
前記振幅判定回路において振幅値が大きいと判定されている間、前記位相ずれ検出回路で検出されたずれ量に基づいて第１のタイミング信号を生成し出力し、
前記振幅判定回路において振幅値が大きいと判定されていない間、前記第１のタイミング信号の出力タイミングと同じタイミングで第２のタイミング信号を生成し出力する、請求項１に記載のシンボル位置検出装置。
【請求項１２】
前記タイミング生成回路は、前記振幅判定回路により振幅値が大きいと判定されていない間、前記位相ずれ検出回路で推定されるずれ量を補正せずに、第２のタイミング信号を生成し出力する、請求項１１に記載のシンボル位置検出装置。
【請求項１３】
前記抽出回路は、
前記受信信号がオーバーサンプリングされることで得られるサンプル系列から、前記シンボル周波数の１／２の周波数帯を占有する第１の周波数成分を抽出するバンドパスフィルタと、
前記バンドパスフィルタで抽出された第１の周波数成分を二乗して、前記シンボル周波数帯を占有するクロック成分を出力する二乗回路とを含む、請求項１に記載のシンボル位置検出装置。
【請求項１４】
受信信号に含まれるシンボルを再生するデータ受信装置に用いられ、受信信号に含まれるシンボルの位置を検出して、前記データ受信装置を構成する内部回路にタイミング信号を与えるシンボル位置検出方法であって、
前記シンボル位置検出方法は、
前記受信信号がオーバーサンプリングされることで得られるサンプル系列から、シンボル周波数を有するクロック成分を抽出する抽出ステップと、
前記抽出ステップで抽出されたクロック成分から、前記内部回路の動作タイミングを推定する推定ステップと、
前記抽出ステップで抽出されたクロック成分の振幅値が、所定の基準値よりも大きいか否かを判定する振幅判定ステップと、
前記振幅判定ステップにより振幅値が大きいと判定されている間、前記推定ステップで推定された動作タイミングに基づいて第１のタイミング信号を生成し、前記内部回路に出力する第１の生成ステップと、
前記振幅判定回路により振幅値が大きいと判定されていない間、第１のタイミング信号の出力タイミングを基準として定められる時間間隔に基づいて第２のタイミング信号を生成し、前記内部回路に出力する第２の生成ステップとを備える、シンボル位置検出方法。
【請求項１５】
受信信号に含まれるシンボルを再生するデータ受信装置であって、
受信信号をオーバーサンプリングして、サンプル系列を出力するＡＤ変換回路と、
前記ＡＤ変換回路から出力されたサンプル系列に基づいてシンボルを判定するシンボル判定回路と、
シンボル位置検出装置とを備え、
前記シンボル位置検出装置は、
前記ＡＤ変換回路の出力サンプル系列から、シンボル周波数を有するクロック成分を抽出する抽出回路と、
前記抽出回路により抽出されたクロック成分から、少なくとも前記シンボル判定回路の動作タイミングを推定する推定回路と、
前記抽出回路により抽出されたクロック成分の振幅値が、所定の基準値よりも大きいか否かを判定する振幅判定回路と、
前記振幅判定回路において振幅値が大きいと判定されている間、前記推定回路で推定された動作タイミングに基づいて第１のタイミング信号を生成し、前記シンボル判定回路に出力する生成回路とを備え、
前記生成回路は、前記振幅判定回路により振幅値が大きいと判定されていない間、第１のタイミング信号の出力タイミングを基準として定められる時間間隔に基づいて第２のタイミング信号を生成し、前記シンボル判定回路に出力する、データ受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シンボル位置検出装置に関し、より特定的には、受信信号に含まれるシンボルの位置を検出して、自身の周辺に配置された外部回路にタイミング信号を与えるシンボル位置検出装置に関する。
【背景技術】
【０００２】
従来、受信信号（電気信号又は光信号）からデータ送信装置側のクロックを再生して、データ送信装置側のクロックと同期を取りながら、受信信号に含まれるシンボルの識別を行うデータ受信装置がある。
【０００３】
図１６は、従来のデータ受信装置のハードウェア構成を例示するブロック図である。図１６において、データ受信装置は、２個のミキサ１４１ａ及び１４１ｂと、固定発振器１４２と、π／２移相器１４３と、２個のアナログ−デジタルコンバータ（以下、ＡＤＣと称する）１４４ａ及び１４４ｂと、クロック抽出回路１４５とを備える。ここで、クロック抽出回路１４５は、２個の二乗回路１４６ａ及び１４６ｂと、加算回路１４７と、バンドパスフィルタ（以下、ＢＰＦと称する）１４８とを含む。
【０００４】
また、データ受信装置は、上記以外に位相ずれ検出回路１４９と、データ補間回路１４１０とをさらに備えている。
【０００５】
上記のデータ受信装置は、図示しないデータ送信装置から送られてくる位相変調信号を受信する。ここで、位相変調信号は、所定周波数を有するクロック信号に従って、シンボルで搬送波の位相を変調することで生成される。データ受信装置において、位相変調信号は、データ受信装置において第１及び第２の位相変調信号の２信号にまず分岐される。第１の位相変調信号はミキサ１４１ａに与えられ、第２の位相変調信号はミキサ１４１ｂに与えられる。
【０００６】
固定発振器１４２は、一定の自走周波数で発振して、無変調信号を出力する。出力された無変調信号は、第１及び第２の無変調信号の２信号に分岐される。第１の無変調信号はミキサ１４１ａに与えられ、第２の無変調信号はπ／２移相器１４３に与えられる。π／２移相器１４３は、第２の無変調信号の位相をπ／２だけずらし、移相信号を出力する。
【０００７】
ミキサ１４１ａは、準同期検波を行って、第１の位相変調信号を第１の無変調信号でダウンコンバートして、ベースバンド帯の同相成分を出力する。ミキサ１４１ｂは、ミキサ１４１ａと同様にして、第２の位相変調信号及び移相信号から、上記同相成分と直交する直交成分を生成し出力する。
【０００８】
ＡＤＣ１４４ａは、シンボル周波数の４倍のサンプル速度で、入力同相成分をオーバーサンプリングして、サンプル点を順次出力する。ここで、オーバーサンプリングは、位相変調信号の変調速度と非同期である。ＡＤＣ１４４ｂは、ＡＤＣ１４４ａと同様のオーバーサンプリングを入力直交成分に対して行って、サンプル点を順次出力する。以下、ＡＤＣ１４４ａから出力されたサンプル点をＩ信号データと称し、ＡＤＣ１４４ｂから出力されたサンプル点をＱ信号データと称する。以上のようなＩ信号データ及びＱ信号データの双方は、クロック抽出回路１４５及びデータ補間部１４１０のそれぞれに出力される。
【０００９】
まず、クロック抽出回路１４５において、Ｉ信号データは二乗回路１４６ａに与えられ、Ｑ信号データは二乗回路１４６ｂに与えられる。二乗回路１４６ａ及び１４６ｂはそれぞれ、入力Ｉ信号データ及び入力Ｑ信号データを二乗して出力する。加算回路１４７は、二乗回路１４６ａ及び１４６ｂの出力同士を加算して、加算信号をＢＰＦ１４８に出力する。
【００１０】
ＢＰＦ１４８は、データ送信装置側のクロック周波数を中心周波数とする所定の通過帯域幅を有し、好ましくは高いＱ値（つまり急峻な周波数特性）を有する。このようなＢＰＦ１４８は、入力された加算信号を帯域制限して、クロック成分を位相ずれ検出回路１４９に出力する。
【００１１】
位相ずれ検出回路１４９は、入力クロック成分からゼロクロス点を検出し、ゼロクロス点の検出の基となったＩ信号データ及びＱ信号データと、ゼロクロス点との位相差を算出して、位相差データとしてデータ補間回路１４１０に出力する。このような位相差データは、位相変調信号の変調速度に対しＡＤＣ１４４ａ及び１４４ｂが、上記の位相差分ずれた状態でサンプリングしていることを示す。
【００１２】
データ補間回路１４１０は、入力位相差データで示される位相差分だけ前又は後の時刻の値を、ＡＤＣ１４４ａ及び１４４ｂから与えられるＩ信号データ及びＱ信号データに補間して、補間Ｉ信号データ及び補間Ｑ信号データを生成する。このような補間Ｉ信号データ及び補間Ｑ信号データは、データ送信装置側のクロックと概ね同期してサンプリングされたものになるので、たとえ、ＡＤＣ１４４ａ及び１４４ｂにおけるオーバーサンプリングが位相変調信号の変調速度と非同期であっても、後段のシンボル判定回路（図示せず）において、シンボルを正確に識別することができる（例えば特許文献１を参照）。
【特許文献１】特開平１１−１９６１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、クロック抽出回路１４５から出力されるクロック成分は、Ｉ信号データ及びＱ信号データに基づいて生成されるため、クロック成分の精度は、データ受信装置のこれらＩ信号データ及びＱ信号データ（以下、発明が解決しようとする課題において、単に「受信データ」と称する）に依存する。
【００１４】
例えば、受信データに含まれるクロック成分の位相が反転することはしばしば起こりえる。クロック成分の位相が当初のものから反転するまでの間には、受信データ中のクロック成分の振幅値が小さくなる時間帯が存在する。このような時間帯には、二乗回路１４６ａ及び１４６ｂからは殆ど何も出力されないので、クロック抽出回路１４５は、低品質なクロック成分を再生することになる。
【００１５】
他にも、データ送信装置において、同値のシンボルが過度に連続した状態で位相変調信号が生成されることも起こりえる。同じ値のシンボルが連続している間、位相変調信号にクロック成分が含まれないことになるので、クロック抽出回路１４５はクロック成分を再生できない。
【００１６】
上述のような低精度のクロック成分が与えられると、位相ずれ検出回路１４９は、精度の高いゼロクロス点を検出できなくなり、位相差データが示す値に大きな誤差が重畳される可能性が高くなる。その結果、シンボルの識別精度の劣化を招くという問題がある。
【００１７】
それ故に、本発明の目的は、データ送信装置側と誤差の少ないクロック同期を確立することが可能なシンボル位置検出装置を提供することである。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明の第１の局面は、受信信号に含まれるシンボルの位置を検出して、自身の周辺に配置された外部回路にタイミング信号を与えるシンボル位置検出装置に向けられている。シンボル位置検出装置は、受信信号がオーバーサンプリングされることで得られるサンプル系列から、シンボル周波数を有するクロック成分を抽出する抽出回路と、抽出回路により抽出されたクロック成分から、外部回路の動作タイミングを推定する推定回路と、抽出回路により抽出されたクロック成分の振幅値が、所定の基準値よりも大きいか否かを判定する振幅判定回路と、振幅判定回路により振幅値が大きいと判定されている間、推定回路で推定された動作タイミングに基づいて第１のタイミング信号を生成し、外部回路に出力する生成回路とを備える。生成回路は、振幅判定回路により振幅値が大きいと判定されていない間、第１のタイミング信号の出力タイミングを基準として定められる時間間隔に基づいて第２のタイミング信号を生成し、外部回路に出力する。
【００１９】
生成回路は、振幅判定回路により振幅値が大きいと判定されていない間、推定回路で推定された動作タイミングを使わずに第２のタイミング信号を生成する。
【００２０】
受信信号は、所定周波数のクロック信号に従って生成されており、さらに、サンプル系列は、クロック信号と非同期にオーバーサンプリングされる。
【００２１】
受信信号はデジタル振幅変調信号である。
【００２２】
推定回路は、抽出回路により抽出されたクロック成分の正負が入れ替わるゼロクロス点を、外部回路の動作タイミングとして検出するゼロクロス検出回路を含む。ここで、生成回路は、振幅判定回路により振幅値が大きいと判定されている間、ゼロクロス検出回路で検出されたゼロクロス点に基づいて第１のタイミング信号を生成する。
【００２３】
推定回路は、抽出回路により抽出されたクロック成分の正負が入れ替わるゼロクロス点を検出するゼロクロス検出回路と、抽出回路により抽出されたクロック成分から、ゼロクロス検出回路で検出されたゼロクロス点周辺に存在する１つのサンプル点を選択して、選択したサンプル点に基づいて外部回路の動作タイミングを推定する選択回路とを含む。
【００２４】
選択回路は、ゼロクロス検出回路で検出されたゼロクロス点に最も近いサンプル点を選択する。
【００２５】
選択回路は、ゼロクロス検出回路で検出されたゼロクロス点に対し時間軸上で前後に位置する２個のサンプル点のうち、絶対値の小さい方のサンプル点を選択する。
【００２６】
振幅判定回路は、抽出回路により抽出されたクロック成分を予め定められた個数受け取った後、現在保持する各クロック成分の振幅値が、所定の基準値よりも大きいか否かを判定する。
【００２７】
振幅判定回路は、推定回路が動作タイミングを推定してから所定時間経過すると、抽出回路により抽出されたクロック成分の振幅値が所定の基準値よりも大きいか否かを判定する。
【００２８】
推定回路は、抽出回路により抽出されたクロック成分から、クロック成分の正負が入れ替わるゼロクロス点に対する、オーバーサンプリングのタイミングのずれ量を、外部回路の動作タイミングの補正量として推定する位相ずれ検出回路を含む。ここで、タイミング生成回路は、振幅判定回路において振幅値が大きいと判定されている間、位相ずれ検出回路で検出されたずれ量に基づいて第１のタイミング信号を生成し出力し、振幅判定回路において振幅値が大きいと判定されていない間、第１のタイミング信号の出力タイミングと同じタイミングで第２のタイミング信号を生成し出力する。
【００２９】
タイミング生成回路は、振幅判定回路により振幅値が大きいと判定されていない間、位相ずれ検出回路で推定されるずれ量を補正せずに、第２のタイミング信号を生成し出力する。
【００３０】
抽出回路は、受信信号がオーバーサンプリングされることで得られるサンプル系列から、シンボル周波数の１／２の周波数帯を占有する第１の周波数成分を抽出するバンドパスフィルタと、バンドパスフィルタで抽出された第１の周波数成分を二乗して、シンボル周波数帯を占有するクロック成分を出力する二乗回路とを含む。
【００３１】
本発明の第２の局面は、受信信号に含まれるシンボルを再生するデータ受信装置に用いられ、受信信号に含まれるシンボルの位置を検出して、データ受信装置を構成する内部回路にタイミング信号を与えるシンボル位置検出方法に向けられている。シンボル位置検出方法は、受信信号がオーバーサンプリングされることで得られるサンプル系列から、シンボル周波数を有するクロック成分を抽出する抽出ステップと、抽出ステップで抽出されたクロック成分から、内部回路の動作タイミングを推定する推定ステップと、抽出ステップで抽出されたクロック成分の振幅値が、所定の基準値よりも大きいか否かを判定する振幅判定ステップと、振幅判定ステップにより振幅値が大きいと判定されている間、推定ステップで推定された動作タイミングに基づいて第１のタイミング信号を生成し、内部回路に出力する第１の生成ステップと、振幅判定回路により振幅値が大きいと判定されていない間、第１のタイミング信号の出力タイミングを基準として定められる時間間隔に基づいて第２のタイミング信号を生成し、内部回路に出力する第２の生成ステップとを備える。
【００３２】
本発明の第３の局面は、受信信号に含まれるシンボルを再生するデータ受信装置に向けられている。受信信号をオーバーサンプリングして、サンプル系列を出力するＡＤ変換回路と、ＡＤ変換回路から出力されたサンプル系列に基づいてシンボルを判定するシンボル判定回路と、シンボル位置検出装置とを備える。シンボル位置検出装置は、ＡＤ変換回路の出力サンプル系列から、シンボル周波数を有するクロック成分を抽出する抽出回路と、抽出回路により抽出されたクロック成分から、少なくともシンボル判定回路の動作タイミングを推定する推定回路と、抽出回路により抽出されたクロック成分の振幅値が、所定の基準値よりも大きいか否かを判定する振幅判定回路と、振幅判定回路において振幅値が大きいと判定されている間、推定回路で推定された動作タイミングに基づいて第１のタイミング信号を生成し、シンボル判定回路に出力する生成回路とを備える。ここで、生成回路は、振幅判定回路により振幅値が大きいと判定されていない間、第１のタイミング信号の出力タイミングを基準として定められる時間間隔に基づいて第２のタイミング信号を生成し、シンボル判定回路に出力する。
【発明の効果】
【００３３】
上記のように、本発明の各局面では、データ送信装置側との正確なクロック同期を確立するという観点で、抽出されたクロック成分の振幅が小さい時間帯、生成回路がクロック成分に基づいてタイミング信号を生成するのは好ましくないとみなされる。むしろ、このような時間帯には、第１のタイミング信号の出力タイミングを基準とした方が、正確なクロック同期を確立可能と判断される。具体的には、第２のタイミング信号は、第１のタイミング信号の出力タイミングを基準として定められる時間間隔に基づいて生成され、第１の局面における外部回路、第２の局面における内部回路又は第３の局面におけるシンボル判定回路に出力される。
【００３４】
以上のように、各局面では、第２のタイミング信号は、相対的に精度の高い第１のタイミング信号に基づいて生成され出力されるので、データ送信装置側とのクロック同期を良好に確立可能なシンボル位置検出装置を提供することが可能となる。その結果、シンボルの識別精度の劣化を抑える事が可能となる。
【００３５】
本発明の上記及びその他の目的、特徴、局面及び利点は、以下に述べる本発明の詳細な説明を添付の図面とともに理解したとき、より明らかになる。
【発明を実施するための最良の形態】
【００３６】
（第１の実施形態）
図１は、本発明の第１２の実施形態に係るシンボル位置検出装置３が組み込まれているデータ伝送系の構成を示すブロック図である。図１において、データ伝送系は、データ送信装置Ｔx と、上記シンボル位置検出装置３が備わるデータ受信装置Ｒx と備えている。データ受信装置Ｒx は、より対線又は同軸ケーブルに代表される伝送線路によりデータ送信装置Ｔx と接続され、データ送信装置Ｔx で生成されたシンボルを受信し識別する。なお、データ送信装置Ｔx とデータ受信装置Ｒx とは無線リンクを通じて通信可能であっても構わない。
【００３７】
データ送信装置Ｔx は、本実施形態では例示的に、図２に示すように、マッピング回路６と、デジタルフィルタ７と、デジタル−アナログコンバータ（以下、ＤＡＣと称する）８と、低域通過フィルタ（以下、ＬＰＦと称する）９とを備えている。
【００３８】
マッピング回路６には、データ受信装置Ｒx 側に送信すべきデジタルデータが入力される。本実施形態では、マッピング回路６には、２ビット幅のデジタルデータがパラレル入力されると仮定して、以降の説明を続ける。この仮定下で、マッピング回路６は、所定周波数の有するクロック信号（以下、送信側クロック信号と称す）に従って動作して、入力された２ビットパラレルデータを、予め保持するマッピングテーブルＴmap の内容に従って、予め規定された多値の振幅レベル（つまりシンボルＳy ）のいずれかにマッピングする。
【００３９】
ここで、図３は、上記マッピングテーブルＴmap の内容を例示する模式図である。図３において、マッピングテーブルＴmap は、入力２ビットパラレルデータの値が「０」及び「０」の組み合わせの場合、入力２ビットパラレルデータに対して多値レベルとしての「＋３Ａ」を割り当てるよう定義する。また、「０」及び「１」の組み合わせの場合、入力２ビットパラレルデータには、多値レベルとしての「＋１Ａ」を、「１」及び「０」の組み合わせの場合、入力２ビットパラレルデータには、多値レベルとしての「−１Ａ」を、さらに、「１」及び「１」の組み合わせの場合、入力２ビットパラレルデータには、多値レベルとしての「−３Ａ」を割り当てることがマッピングテーブルＴmap には定義される。このように、図３に示すマッピングテーブルＴmap によれば、入力された２ビットパラレルデータは、４振幅レベルのいずれかの値（シンボルＳy ）にマッピングされる。
【００４０】
なお、マッピング回路６には、上記のような２ビットパラレル入力に限らず、周知の方法であれば、いかなる態様でデータが入力されても構わない。
【００４１】
デジタルフィルタ７は、入力電気信号（つまりシンボルＳy ）の帯域制限、及びそれに含まれる符号間の干渉を抑えるための波形整形フィルタである。また、デジタルフィルタ７は、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタで構成され、シンボル速度より速いサンプル速度でオーバサンプル動作する。また、デジタルフィルタ７は、データ受信装置Ｒx のデジタルフィルタ４と共にロールオフ特性を実現する。ここで、デジタルフィルタ７自体のロールオフ特性は、デジタルフィルタ４のそれとの間でルート配分されたものになる。
【００４２】
ＤＡＣ８は、デジタルフィルタ７により帯域制限された信号（つまりシンボルＳy ）を、アナログ信号Ｓalg に変換する。ＬＰＦ９は、ＤＡＣ８から出力されたアナログ信号Ｓalg から、伝送すべき低周波信号Ｓlfの占有帯域幅以外の高域成分を減衰させて、低域信号Ｓlfを出力する。このような低域信号Ｓlfは、所定周波数の電気信号がシンボルＳy でデジタル振幅変調されたものとなる。
【００４３】
ここで、図４は、上記ＤＡＣ８の出力アナログ信号Ｓalg の周波数スペクトラムを示す模式図である。前述したように、マッピング回路６の出力シンボルＳy は、デジタルフィルタ７において、オーバーサンプリングされ、さらには帯域制限されるので、ＤＡＣ８の出力アナログ信号Ｓalg は、図４に示すように、低域信号Ｓlfの占有帯域幅に含まれる周波数成分ｆB1と、いくつかのエイリアス成分ｆB2、ｆB3、…を含む。データ受信装置Ｒx に送信するのは、周波数成分ｆB1のみで足りるので、ＬＰＦ９は、ｆB1よりも高域のエイリアス成分ｆB2、ｆB3、…を減衰させて、周波数成分ｆB1のみを抽出して、低域信号Ｓlfとして出力する。
【００４４】
ここで、図５は、上記ＬＰＦ９の出力低域信号Ｓlfのアイダイアグラムである。図５のアイダイアグラムに示すように、伝送信号には、変調速度で規定される時間間隔（シンボル周期）毎に、前述の「＋３Ａ」、「＋１Ａ」、「−１Ａ」及び「−３Ａ」のいずれかのシンボルＳy が含まれる。
【００４５】
なお、場合によっては、ＬＰＦ９の後段には、より対線、同軸ケーブル又は無線通信リンクに好適な伝送路信号に、ＬＰＦ９の出力低域信号Ｓlfを変換するためのドライバ又は差動ドライバが配置される。また、伝送路信号は、必要に応じて、キャリアを低域信号Ｓlfで振幅変調、周波数変調又は位相変調し、これによって得られる高周波数信号である場合もある。
【００４６】
上記のような伝送路信号は、図１に示すデータ受信装置Ｒx により受信され、図示しない検波器、ダウンコンバータ又は差動受信器により、低域信号Ｓlfが再生される。このような低域信号Ｓlfは、ＡＤＣ２に入力される。
【００４７】
図１において、クロック生成回路１は、前述の送信側クロック信号とは非同期のクロック信号（以下、受信側クロック信号Ｓrcl と称する）を生成する。このようなクロック生成回路１としては、例えば水晶振動子、水晶発振器又はＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路が例示される。クロック生成回路１の生成したクロック信号Ｓrcl に従って、少なくとも、ＡＤＣ２及びシンボル位置検出装置３が動作する。
【００４８】
ＡＤＣ２は、クロック生成回路１の生成したクロック信号Ｓrcl に従って、入力された低域信号Ｓlfに対して、シンボル速度の整数倍（例えば８倍）の速度でオーバーサンプリングを行って、各サンプル点を順次的に生成し、サンプル系列Ｓsam をデジタルフィルタ４及びシンボル位置検出装置３に出力する。
【００４９】
上記サンプル系列Ｓsam は、シンボル位置検出装置３におけるクロック抽出回路３１に入力される。クロック抽出回路３１は、入力サンプル系列Ｓsam から、受信伝送信号に含まれる、データ送信装置Ｔx 側のクロック信号の成分（以下、クロック成分Ｃclk と称する）を抽出する。このようなクロック抽出回路３１は、図６Ａ及び図６Ｂに示すような回路で実現される。
【００５０】
図６Ａにおいて、クロック抽出回路３１は、バンドパスフィルタ（以下、ＢＰＦと称する）３１１を含む。バンドパスフィルタ３１１は、入力サンプル系列Ｓsam から、シンボル周波数の成分（既知）だけをクロック成分Ｓclk して抽出して、タイミング推定回路３２及び振幅判定回路３３に出力する。
【００５１】
図６Ｂにおいて、クロック抽出回路３１は、第１のバンドパスフィルタ（以下、第１のＢＰＦと称する）３１２と、二乗回路３１３と、第２のバンドパスフィルタ（以下、第２のＢＰＦと称する）３１４とを含む。第１のＢＰＦ３１２は、入力サンプル系列Ｓsam から、上記シンボル周波数の１／２の周波数帯ｆa を有する成分（図７を参照）を抽出して、中間信号Ｓi として二乗回路３１３に出力する。二乗回路３１３は、入力中間信号Ｓi を二乗して、シンボル周波数帯ｆb を有するクロック成分Ｃclk （図７を参照）を生成し、第２のＢＰＦ３１４に出力する。第２のＢＰＦ３１４は、入力クロック成分Ｃclk から不要な成分を除去して、タイミング推定回路３２及び振幅判定回路３３に出力する。
【００５２】
以上の図６Ｂに示す構成によれば、二乗回路３１３は自身への入力信号を二乗するので、第１のＢＰＦ３１２で起こりうる位相反転を防止して、正確な位相を有するクロック成分Ｓclk を、クロック抽出回路３１は抽出することが可能となる。
【００５３】
タイミング推定回路３２は、クロック抽出回路３１から出力されたクロック成分Ｃclk から、データ受信装置Ｒx を構成するデジタルフィルタ４及びシンボル判定回路５の動作タイミングを推定する。つまり、デジタルフィルタ４及びシンボル判定回路５がＡＤＣ２の出力サンプル系列Ｓsam が表すシンボルＳy を正しく識別可能な動作タイミングを、タイミング推定回路３２は推定する。このようなタイミング推定回路３２は、図８Ａ及び図８Ｂに示すような回路で実現される。
【００５４】
図８Ａにおいて、タイミング推定回路３２は、ゼロクロス検出回路３２１を含む。このようなゼロクロス検出回路３２１は、入力クロック成分Ｃclk の振幅値（振幅レベル）の極性（正負）が入れ替わる時点のそれぞれを、ゼロクロス点Ｐz として検出する。例えば、図９に示すような入力クロック成分Ｃclk （太線を参照）がゼロクロス検出回路３２１に与えられると、ゼロクロス検出回路３２１は、負から正への遷移点である３個のゼロクロス点Ｐz+を検出し、さらに、正から負への遷移点である２個のゼロクロス点Ｐz-を検出する。このようなゼロクロス点Ｐz を、デジタルフィルタ４及びシンボル判定回路５の動作タイミングＴo として、タイミング推定回路３２は、少なくともタイミング生成回路３４に渡す。なお、タイミング推定回路３２は、入力成分Ｃclk の振幅値の大小に関わらず、上述のゼロクロス点Ｐz を検出し、動作タイミングＴo を出力する。
【００５５】
また、実際問題として、入力クロック成分Ｃclk は離散信号であるので、それを構成する各サンプル点がゼロクロス点Ｐz として検出されるのは稀である。この観点から、タイミング推定回路３２は、図８Ｂに示すように、ゼロクロス検出回路３２２と、選択回路３２３とを含むことが好ましい。
【００５６】
ゼロクロス検出回路３２２は、入力クロック成分Ｃclk から上述のようなゼロクロス点Ｐz を検出し、さらに、検出したゼロクロス点Ｐz に対し直前及び直後の２サンプル点Ｐsam を特定し、選択回路３２３に出力する。選択回路３２３は、受け取った２個のサンプル点Ｐsam のいずれか一方を選択し、選択したサンプル点Ｐsam を、上述の動作タイミングＴo として、少なくともタイミング生成回路３４に渡す。
【００５７】
以下、選択回路３２３の選択方法について具体例をいくつか挙げる。第１の選択方法では、２個のうち、ゼロクロス点Ｐz に時間軸上で近い方のサンプル点Ｐsam が上記動作タイミングＴo として選択される。上記のように、クロック成分Ｃclk においてゼロクロス点Ｐz に近接するサンプル点Ｐsam を動作タイミングＴo と設定することで、実用的な動作タイミングＴo をタイミング生成回路３４に渡すことが可能となる。
【００５８】
第２の選択方法では、２個のうち、振幅の絶対値が小さいサンプル点Ｐsam が上記動作タイミングＴo として選択される。上記のようなサンプル点Ｐsam は、最もゼロクロス点Ｐz に近く、さらに簡単な処理で選択されるので、より実用的な動作タイミングＴo をタイミング生成回路３４に、タイミング推定回路３２に渡すことが可能になる。また、このように処理が簡素化されるので、タイミング推定回路３２の処理負担を低減することが可能となり、その回路規模を小型化できる。
【００５９】
再度図１を参照する。振幅判定回路３３は、クロック抽出回路３１が抽出したクロック成分Ｃclk を構成するサンプル点を受け取る度に、それぞれの振幅を検出して、検出した振幅が予め保持する基準値よりも大きいか否かを判定する。その後、振幅判定回路３３は、検出した振幅が基準値よりも大きいか否かを示す判定結果Ｒを、タイミング生成回路３４に出力する。
【００６０】
また、好ましくは、振幅判定回路３３は、クロック抽出回路３１からのクロック成分Ｃclk を構成するサンプル点を一定時間（例えばシンボル周期）の間集め、一定時間経過後、今回集めたサンプル点のそれぞれの振幅と基準値とを比較する。各サンプル点に対する比較の結果、振幅が大きいと判定した回数が所定個数以上、つまり多い場合に、振幅判定回路３３は、振幅が大きいことを示す判定結果Ｒを出力するようにしても構わない。
【００６１】
また、他にも、振幅判定回路３３は、一定時間の間に集めたサンプル点のうち、最大振幅を持つもののみについて、基準値との比較を行い、サンプル点の方が大きな振幅値と判定した場合に、振幅値が大きいことを示す判定結果Ｒを出力するようにしても良い。
【００６２】
なお、図９及び図１０から明らかなように、サンプル点の振幅値は正負の値を取りうるので、振幅判定回路３３は、各サンプル点の振幅値の絶対値と、正の基準値とを比較することが好ましい。
【００６３】
上記のように処理することで、振幅判定回路３３からの判定結果Ｒの出力頻度は、一定時間毎になり、サンプル点が到着するたびに出力されるよりは格段に低減する。これにより、振幅判定回路３３にかかる処理負担を減らすことが可能になる。
【００６４】
また、タイミング推定回路３２から、デジタルフィルタ４及びシンボル判定回路５の動作タイミングＴo が振幅判定回路３３に通知される場合、振幅判定回路３３は、タイミング推定回路３２からの通知から所定時間（例えば、シンボル周期の１／２の時間）後に動作して、その時受け取ったサンプル点の振幅値を基準値と比較して、判定結果Ｒを出力するようにしても構わない。
【００６５】
上記のように処理することによっても、振幅判定回路３３からの判定結果Ｒの出力頻度を抑え、それによって、振幅判定回路３３にかかる処理負担を抑えることが可能となる。
【００６６】
タイミング生成回路３４には、タイミング推定回路３２が推定した動作タイミングＴo と、振幅判定回路３３からの判定結果Ｒとが入力される。タイミング生成回路３４は、図１０に示すように、サンプル点の振幅が基準値よりも大きいという判定結果Ｒが入力されている間（図示した第１の時間帯ＴＰa ）、動作タイミングＴo に基づくタイミング信号Ｓtoを上記デジタルフィルタ４及びシンボル判定回路５のそれぞれに出力する。
【００６７】
それに対して、図１０に示すように、サンプル点の振幅が基準値よりも大きくないという判定結果Ｒが入力されている間（図示した第２の時間帯ＴＰb ）、タイミング生成回路３４は、動作タイミングＴo を使わずに、前回のタイミング信号Ｓto又はＳtsの出力から予め定められた時間（好ましくは、シンボル周期）Ｔsyが経過するとタイミング信号Ｓtsを、上記デジタルフィルタ４及びシンボル判定回路５のそれぞれに出力する。
【００６８】
デジタルフィルタ４及びシンボル判定回路５は、タイミング生成回路３４から出力されたタイミング信号Ｓto又はＳtsで規定されるタイミングで動作する。
【００６９】
デジタルフィルタ４は、データ受信装置Ｔx のデジタルフィルタ７と共にロールオフ特性を実現する。ここで、デジタルフィルタ４自体のロールオフ特性は、デジタルフィルタ７のそれとの間でルート配分されたものになる。このようなデジタルフィルタ４は、ＡＤＣ２から出力されたサンプル系列Ｓsam から、ノイズ成分を除去して、シンボル判定回路５に出力する。
【００７０】
シンボル判定回路５は、デジタルフィルタ４から出力されたサンプル系列Ｓsam が含んでいるシンボルが「＋３Ａ」、「＋１Ａ」、「−１Ａ」及び「−３Ａ」のいずれであるかを識別して、今回識別されたシンボルを、２ビットパラレルデータ（図３を参照）に変換する。以上のような２ビットパラレルデータは、後段のパラレルシリアル変換回路（図示せず）により、シリアルデータに変換され、これによって、データ受信装置Ｒx におけるデータ受信が完了する。
【００７１】
上記のように、本実施形態に係るデータ伝送系では、データ送信装置Ｔx とデータ受信装置Ｒx との間で正確なクロック同期を確立するという観点で、シンボル位置検出装置３は、抽出したクロック成分Ｃclk の振幅が小さい第２の時間帯ＴＰb の間、タイミング生成回路３４のタイミング信号Ｓtoをデジタルフィルタ４及びシンボル判定回路５に与えることは好ましくないとみなす。タイミングＳtoの代わりに、シンボル位置検出回路３は、両装置Ｔx 及びＲx の間で正確にクロック同期を確立するために、このような時間帯ＴＰb の間には、前回出力したタイミング信号Ｓto又はＳtsを基準として、予め定められた時間後に、タイミング信号Ｓtsを出力する。
【００７２】
上述したように、シンボル位置検出回路３は、クロック成分Ｃclkが小振幅である間、受信シンボルの位相回転又は同符号連続等に起因して、位相回転精度の悪いクロック成分Ｃclk がクロック抽出回路３１から出力されていると判断する。その間、シンボル位置検出回路３は、図１０に示すように、その精度が高い間に自身が出力した前回出力したタイミング信号Ｓtoを基準としてタイミング信号Ｓtsを出力し始める。このようなタイミング信号Ｓtsは、精度が悪いクロック成分Ｃclk を基に作成されたものよりも精度が高くなるので、データ送信装置Ｔx 及び受信装置Ｒx の間で、ほぼ全ての時間帯に渡ってクロック同期を正確に確立可能なシンボル位置検出装置３を提供することが可能となる。その結果、シンボル判定回路５において、シンボルの識別精度の劣化を抑えることが可能となる。
【００７３】
（第２の実施形態）
図１１は、本発明の第２の実施形態に係るシンボル位置検出装置３ａが備わるデータ受信装置Ｒxaの構成を示すブロック図である。図１１において、データ受信装置Ｒxaは、図１に示すデータ受信装置Ｒx と比較すると、クロック生成回路１が備わらない点と、ＡＤＣ２、シンボル位置検出装置３及びタイミング生成回路３４の代わりに、ＡＤＣ２ａ、シンボル位置検出装置３ａ及びタイミング生成回路３４ａとが備わる点とで相違する。それ以外に両データ受信装置Ｒx 及びＲxaの間に相違点はない。それ故、図１１において、図１に示す構成に相当するものには同一の参照符号を付け、それぞれの説明を省略する。
【００７４】
図１１において、ＡＤＣ２ａは、後で詳細に説明するタイミング生成回路３４で生成されたタイミング信号Ｓto又はＳtsに従って、第１の実施形態におけるＡＤＣ２と同様に動作する。これによって生成されたサンプル系列Ｓsam をデジタルフィルタ４及びシンボル位置検出装置３に与えられる。
【００７５】
タイミング推定回路３２ａは、前述のタイミング推定回路３２と同様に、入力クロック成分Ｃclk から、デジタルフィルタ４及びシンボル判定回路５の動作タイミングを推定する。このようなタイミング推定回路３２ａは、図１２に示すように、位相ずれ検出回路３２４を含む。
【００７６】
位相ずれ検出回路３２４は、入力クロック成分Ｃclk を構成するサンプル点の値から、第１の実施形態で説明したゼロクロス点に対する、ＡＤＣ２ａにおけるオーバーサンプリングのタイミングのずれ量（位相ずれ量）δを検出する。具体的には、位相ずれ検出回路３２４に、図１３に示すようなクロック成分Ｃclk が与えられると、位相ずれ検出回路３２４は、例えば時間軸上で隣り合う２個のサンプル点の値Ａ及びＢから、位相ずれ量δを検出して、タイミング生成回路３４ａに出力する。
【００７７】
タイミング生成回路３４ａには、タイミング推定回路３２ａが検出した位相ずれ量δと、振幅判定回路３３からの判定結果Ｒとが入力される。タイミング生成回路３４ａは、第１の時間帯ＴＰa （第１の実施形態を参照）において、入力位相ずれ量δに応じて位相を調整したタイミング信号Ｓtoを、ＡＤＣ２ａ、デジタルフィルタ４及びシンボル判定回路５のそれぞれに出力する。
【００７８】
それに対して、第２の時間帯ＴＰb （第１の実施形態を参照）において、タイミング生成回路３４ａは、入力位相ずれ量δを参照することなく、入力位相ずれ量δを無視する。この場合、タイミング生成回路３４ａは、第１の時間帯ＴＰa で出力していたタイミング信号Ｓtoの位相を補正することなくそのまま、ＡＤＣ２ａ、デジタルフィルタ４及びシンボル判定回路５のそれぞれに出力する。
【００７９】
上記のような処理を実現するために、タイミング生成回路３４ａは、図１４に示すように、マスク回路３４１と、ループフィルタ３４２と、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）又はＶＣＸＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）からなる電圧制御型発振器３４３とを含む。
【００８０】
マスク回路３４１には、上述の位相ずれ量δと、判定結果Ｒとが与えられる。マスク回路３４１は、図１５に示すように、クロック成分Ｃclk の振幅値が大きいことを判定結果Ｒが示している場合、同時に受け取った位相ずれ量δをループフィルタ３４２に出力する。逆に、クロック成分Ｃclk の振幅値が大きいことを判定結果Ｒが示していない場合、図１５に示すように、同時に受け取った位相ずれ量δに大きな誤差が重畳されているとみなし、位相ずれ量としての「０」をループフィルタ３４２に出力する。
【００８１】
ループフィルタ３４２は、マスク回路３４１から出力される位相ずれ量を積算し、積算値に応じて、電圧制御型発振器３４３の発振周波数及び位相を制御する。一般的には、ループフィルタ３４２及び電圧制御型発振器３４３の間には、ＤＡＣ及びＬＰＦが設置され、ループフィルタ３４２の積算値がアナログ電圧にＤＡＣ及びＬＰＦにより変換され、このようなアナログ電圧により、電圧制御型発振器３４３の発振周波数及び位相が制御される。特に、クロック成分の振幅値が大きくないと判定結果Ｒが示している間、ループフィルタ３４２は、電圧制御型発振器３４３の発振周波数及びタイミング信号Ｓtoの位相をロックするよう、位相ずれ量「０」を出力するので、第２の時間帯ＴＰb において、タイミング信号Ｓtoは、第１の時間帯ＴＰa のものと同じ周波数及び位相を有することになる。これによって、第１の実施形態と同様の効果を、第２の実施形態に係るシンボル位置検出装置３ａは奏することになる。
【００８２】
上記のような制御を繰り返すことで、周波数が制御されたタイミング信号Ｓtoの位相が、受信シンボルの位相に追従するようになる。このようなタイミング信号ＳtoがＡＤＣ２ａ、デジタルフィルタ４及びシンボル判定回路５に与えられるので、ＡＤＣ２ａは適切なタイミングでオーバーサンプリング動作を行うことが可能となり、デジタルフィルタ４及びシンボル判定回路５は、第１の実施形態で説明したように適切なタイミングで動作するようになる。
【００８３】
以上、本発明を詳細に説明したが、上記説明はあらゆる意味において例示的なものであり限定的なものではない。本発明の範囲から逸脱することなしに多くの他の改変例及び変形例が可能であることが理解される。
【産業上の利用可能性】
【００８４】
本発明に係るシンボル位置検出装置は、データの送信側及び受信側の間で正しくクロック同期を正確に確立する必要があるデータ受信装置等として有用である。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１の実施形態に係るシンボル位置検出装置３が組み込まれているデータ伝送系の構成を示すブロック図
【図２】図１に示すデータ送信装置Ｔx の詳細な構成を示すブロック図
【図３】図２に示すマッピング回路６が保持するマッピングテーブルＴmap の内容を例示する模式図
【図４】図２に示すＤＡＣ８の出力アナログ信号の周波数スペクトラムを示す模式図
【図５】図２に示すＬＰＦ９の出力低域信号のアイダイアグラム
【図６Ａ】図１に示すクロック抽出回路３１の詳細な構成を示す第１のブロック図
【図６Ｂ】図１に示すクロック抽出回路３１の詳細な構成を示す第２のブロック図
【図７】図６Ｂに示すクロック抽出回路３１の動作を説明するための模式図
【図８Ａ】図１に示すタイミング推定回路３２の詳細な構成を示す第１のブロック図
【図８Ｂ】図１に示すタイミング推定回路３２の詳細な構成を示す第２のブロック図
【図９】図８Ａに示すゼロクロス検出回路３２１に入力されるクロック成分Ｃclk の波形を例示する模式図
【図１０】図１に示すタイミング生成回路３４の動作を説明するための模式図
【図１１】本発明の第２の実施形態に係るシンボル位置検出装置３ａが備わるデータ受信装置Ｒxaの構成を示すブロック図
【図１２】図１１に示すタイミング推定回路３２ａの詳細な構成を示すブロック図
【図１３】図１２に示す位相ずれ検出回路３２４の動作を説明するための模式図
【図１４】図１２に示すタイミング生成回路３４ａの詳細な構成を示すブロック図
【図１５】図１４に示すマスク回路３４１の処理を説明するための模式図
【図１６】従来のデータ受信装置のハードウェア構成を例示するブロック図
【符号の説明】
【００８６】
Ｒx ，Ｒxa  データ受信装置
１  クロック生成回路
２，２ａ  ＡＤＣ
３，３ａ  シンボル位置検出装置
３１  クロック抽出装置
３２，３２ａ  タイミング推定回路
３３  振幅判定回路
３４，３４ａ  タイミング生成回路
【図１】
2006254296.tif 000003
【図２】
2006254296.tif 000004
【図３】
2006254296.tif 000005
【図４】
2006254296.tif 000006
【図５】
2006254296.tif 000007
【図６Ａ】
2006254296.tif 000008
【図６Ｂ】
2006254296.tif 000009
【図７】
2006254296.tif 000010
【図８Ａ】
2006254296.tif 000011
【図８Ｂ】
2006254296.tif 000012
【図９】
2006254296.tif 000013
【図１０】
2006254296.tif 000014
【図１１】
2006254296.tif 000015
【図１２】
2006254296.tif 000016
【図１３】
2006254296.tif 000017
【図１４】
2006254296.tif 000018
【図１５】
2006254296.tif 000019
【図１６】
2006254296.tif 000020