(57)【要約】【課題】  ＬＳＩの設計において配線密度を均一にする為に必要であった手修正工数等を削減する。【解決手段】  製造上の制約を考慮してＬＳＩの各配線層における配線密度を均一にするように自動で配線することにより、配線密度を均一にするための信号配線の手修正工数を削減することができる。また、配線密度の低い領域に対して、ダミー配線を埋める為のデータ量や処理時間も削減することができる。【選択図】  図１
2006113946.tif 000002
【特許請求の範囲】
【請求項１】
単位領域に分割された実装領域及び複数の配線層を有するＬＳＩの設計において、
前記単位領域を通過できる配線の本数である許容本数を算出する許容本数計算手段と、
前記単位領域を通過する配線の本数が前記許容本数以下になるように配線を行う配線手段と、
を有することを特徴とする配線レイアウト装置。
【請求項２】
前記配線手段は、前記許容本数と配線本数とを比較し、前記配線本数が前記許容本数を超える場合には、他の領域又は他の層に配線の移動を行うことを特徴とする請求項１に記載の配線レイアウト装置。
【請求項３】
前記配線手段は前記配線の移動において、配線長が短くなるように、また配線本数の少ない領域又は配線層を通るように配線を移動させることを特徴とする請求項２に記載の配線レイアウト装置。
【請求項４】
単位領域に分割された実装領域及び複数の配線層を有するＬＳＩの設計において、
前記単位領域を通過できる配線の本数である許容本数を算出するステップと、
前記単位領域を通過する配線の本数が前記許容本数以下になるように配線を制限するステップと、
を有することを特徴とする配線レイアウト方法。
【請求項５】
前記配線を制限するステップは、
前記許容本数と配線本数とを比較するステップと、
前記配線本数が前記許容本数を超える場合には、他の領域又は他の層に配線の移動を行うステップと、
を更に有することを特徴とする請求項４に記載の配線レイアウト方法。
【請求項６】
前記配線を移動させるステップは、配線長が短くなるように、また配線本数の少ない領域又は配線層を通るように配線を移動させることを特徴とする請求項５に記載の配線レイアウト方法。
【請求項７】
単位領域に分割された実装領域及び複数の配線層を有するＬＳＩの設計において、
前記単位領域を通過できる配線の本数である許容本数を算出する処理と、
前記単位領域を通過する配線の本数が前記許容本数以下になるように配線を移動する処理と、
をコンピュータに実行させるための配線レイアウトプログラム。
【請求項８】
前記配線を移動する処理は、
前記許容本数と配線本数とを比較する処理と、
前記配線本数が前記許容本数を超える場合には、他の領域又は他の層に配線の移動を行う処理と、
を更に有することを特徴とする請求項７に記載の配線レイアウトプログラム。
【請求項９】
前記配線を移動する処理は、配線長が短くなるように、また配線本数の少ない領域又は配線層を通るように配線を移動させることを特徴とする請求項８に記載の配線レイアウトプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ設計において配線密度を均一化するための配線レイアウト装置、方法及びプログラムに関する。
【背景技術】
【０００２】
ＬＳＩ（大規模論理集積回路）の設計において、ＣＭＰ（Chemical Mechanical Polish）法を用いて製造するＬＳＩの設計を行う場合、ＬＳＩの各配線層における配線密度が全体として均一である必要があるが、従来の配線処理はＬＳＩ内の総配線長の最小化、およびＬＳＩの性能（動作周波数）を満たす観点で配置配線が形成されており、ＬＳＩ内の配線密度には、ばらつきが存在していた。
【０００３】
ばらつきを抑えるためには、特許文献１や特許文献２などの公知例に示されるように、一般信号配線や、電源、クロックなどの全ての配線処理が終わったあとでＬＳＩ内の配線の空き領域に対してダミーの配線パタンを挿入し、配線密度の平坦化を行っているが、配線が混雑していて局所的に密度の高い領域に対しては、配線密度を均一にするために信号配線を手修正するなどの後戻り工数が発生していた。
【０００４】
また、ダミー配線の挿入おいては、ＬＳＩの全ての配線領域が一定の配線密度を満たすまで行うか、もしくは当該配線層で収容可能な最大密度を満足するような形で行う必要があるが、配線密度のばらつきが大きい場合はダミー配線のためのデータ量や処理時間が増大する問題を有していた。
【特許文献１】特開２００１−２７４２５５号公報
【特許文献２】特開平１０−３３５３３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のように、従来のＬＳＩ設計においては配線密度の均一化を進めるとそれに伴い工数が増えるという関係があり、手修正やダミー配線を行う為の余分な工程と配線密度の均一化とは不可分の関係にあった。
【０００６】
本発明は上記問題点に鑑み、ＬＳＩの各配線層における配線密度を均一にする自動配線を実現することにより、ＬＳＩ設計上の余分な工程を削減することを目的とする。
【課題を解決するための手段】
【０００７】
上記問題を解決する為、本発明は、単位領域あたりの概略配線通過率が一定の範囲内に収まるように各単位領域の概略配線通過許容数を計算する手段と、実端子の配置情報、実端子間の接続関係及び概略配線通過許容数を参照し、単位領域当りの概略配線本数が許容数以下になるように概略配線を行う手段とを有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、製造上の制約を考慮してＬＳＩの各配線層における配線密度を均一にするように自動で配線することにより、配線密度を均一にするための信号配線の手修正工数が削減される。また、配線密度の低い領域に対してダミー配線を埋める為のデータ量や処理時間も削減することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下のように配線密度を均一化するための自動配線を実現した。
【実施例】
【００１０】
以下に本実施例で用いられる語句を説明する。本実施例において、ＬＳＩの配線層は２層からなり、それらを「メタル第１層」及び「メタル第２層」と呼ぶことにする。
「コンタクト」とは、メタル第１層の配線とメタル第２層の配線を接続するものである。
「概略配線」とは、境界線で区切られた単位領域のうち、どの領域を通過するのかだけが決定した配線のことである。概略配線は実端子と仮想端子（境界線上における端子）を繋ぐ成分、及び仮想端子同士を繋ぐ成分によって構成される。
「詳細配線を行う」とは、上記概略配線について、単位領域毎に配線層の割り当てやコンタクトの位置を決定することである。
「単位領域」とは図４に示す領域のことである。
「最大配線長」とは、各層の単位領域内において、配線同士を短絡させずに収容可能な最大の配線長のことである。図４の単位領域内において、配線格子の一辺の長さを１とすると、縦方向又は横方向に長さ６の配線が７本通過可能であるので、最大配線長は４２である。
「配線通過率」とは、各層の単位領域内において、実際に通過している配線の長さと最大配線長との比である。配線通過率の意味は右の通りであるが、本実施例ではこれを単位領域内の各層を通過可能な概略配線の本数の算出に用いる係数として扱う。
「概略配線長」とは、概略配線の長さのことである。
「概略配線通過許容数」とは、単位領域内の各層を通過可能な概略配線の本数である。
【００１１】
また、本発明の実施例の構成を図１に示す。
各種ライブラリ・配置情報入力手段１１は、ＬＳＩの配置情報２１や物理ライブラリ情報２４などＬＳＩのレイアウトを行う際に必要な情報を入力する。
設計規則入力手段１２は、ＬＳＩ上の絶縁膜を研磨する際に満たされるべき設計規則２２を入力する。絶縁膜はＬＳＩレイアウト中にＣＭＰ法を用いて研磨される。
概略配線容量計算手段１３は、手段１２で入力した設計規則２２を参照し、単位領域あたりの概略配線通過率が一定の範囲内に収まるように各部分領域の概略配線通過許容数２３を計算する。
概略配線手段１４は、前記手段１１で入力した配置配線情報から実端子の配置情報、実端子間の接続関係及び上記手段１３で計算した概略配線通過許容数２３を参照し、部分領域あたりの概略配線数が許容数以下に収まるように概略配線を行い、配置配線情報２１を更新する。
詳細配線手段１５は、前記手段１４によって決定された概略配線に対し、各部分領域ごとに詳細配線を行い、配置配線情報２１を更新する。
配置配線情報出力手段１６は、前記手段１５よって変更されたＬＳＩの配線情報を出力する。
制御手段１７は、上記手段１１から手段１６までを制御する。
記憶部１８は、配置配線情報２１、設計規則２２、概略配線通過許容数２３及び物理情報ライブラリ２４を保持する。
【００１２】
次に図２を用いて実施例の動作を説明する。
＜ステップ２０１＞
手段１１はＬＳＩのレイアウトを行う際に必要な情報を入力する。図３では、実端子と実端子の接続関係のみが図示されている。すなわち、Ａ−５とＥ−１の実端子並びにＢ−４とＤ−２の実端子が接続されることが示されている。この時点ではＬＳＩ内の詳細配線も概略配線も決定していない。
【００１３】
＜ステップ２０２＞
次に手段１２により、設計規則２２が入力される。設計規則２２とは、配線密度を計算する部分領域の大きさ（部分領域を決定する境界線）やＬＳＩ中の各配線層における単位領域あたりの配線通過率の上限値などを指す。すなわち設計規則２２はＬＳＩのレイアウト後において、ＣＭＰ法を用いてＬＳＩ上に形成される絶縁膜を研磨する為に満たされるべき規則である。
【００１４】
＜ステップ２０３＞
次に、手段１３より概略配線通過許容数２３を計算する。ここでは単位領域内の概略配線本数を規定数以下にすることで配線密度の均一化を行う。単位領域内を通過する詳細配線の長さ、概略配線の長さの見積もり値から配線通過率を計算する方法もあるが、本実施例は詳細配線長及び概略配線長が共に確定していない状態であり、単位領域内の概略配線の長さに制限を加える代わりに、単位領域内の概略配線本数を制限する。
【００１５】
単位領域内での概略配線本数の数え方について、図４を用いて説明する。まず、単位領域を上下左右に同層で通過する（同層の仮想端子が２つ以上接続している）配線長６の概略配線は１本として計算する（図４[Ａ]）。異なる層の仮想端子が接続している場合は、その仮想端子の層に応じて概略配線本数を分割する（図４[Ｂ]）。また、実端子に接続し、単位領域内を通過しない配線については０．５本と計算する（図４[Ｃ]）。
【００１６】
本実施例では配線通過率の上限値は５０％と設定する。各単位領域内の各層において収容可能な概略配線の最大配線長は４２であり、配線通過率の上限は手段１２により５０％と設定されているため、単位領域内を通過可能な各層毎の概略配線長は２１となる。単位領域内を通過する配線長を６とすると、単位領域内での概略配線通過許容数は、メタル第１層で２１／６＝３．５本、メタル第２層でも同様に２１／６＝３．５本となる。
【００１７】
＜ステップ２０４＞
次に、手段１４により実端子間の概略配線を行う。この時、単位領域当りの概略配線本数が許容数以下になるように概略配線を行う。具体的には以下のような手順による：
（１）単位領域内の各層において、上記概略配線通過許容数と実際に配線された概略配線の本数とを比較する。
（２）配線された概略配線の本数が概略配線通過許容数を超える場合には、他の領域又は他の層に概略配線の移動を行う。概略配線を移動させる場合には配線長が短くなるように、また配線本数の少ない領域又は配線層を通るように移動を行う。
【００１８】
概略配線の順番については、配線に繋がる実端子を囲む最小矩形の小さいもの（配線距離が短いもの）から配線を行う。本実施例では概略配線４０６〜４１０が先に配線される。概略配線４０６〜４１０について、概略配線が完了した状態を図５に示す。
【００１９】
図５を用いて配線の例を示す。例えば単位領域Ｃ−３においてメタル第２層における概略配線は３本であり、これ以上この単位領域を横切るようなメタル第２層の配線を行うことはできない。従って残りの実端子を結ぶ配線４０９及び４１０はＣ−４を通る。またＤ−３においては、配線４０６〜４０８がメタル第１及び２層においてそれぞれ０．５本と数えられ、配線４０９及び４１０がメタル第１層においてそれぞれ１本と数えられるので、この単位領域における概略配線本数はメタル第１層において０．５×３＋１×２＝３．５（本）、メタル第２層において０．５×３＝１．５（本）となる。これらは共に概略配線通過許容本数以下となっている。
【００２０】
全ての配線について概略配線が終了した状態を図６に示す。概略配線終了後の情報は配置配線情報２１に書き込まれる。
【００２１】
＜ステップ２０５＞
次に手段１５は、上記手段１４によって決定された概略配線に対し、各部分領域ごとに詳細配線を行う。詳細配線後の配線図を図７に示す。また手段１６は、上記手段１５よって変更されたＬＳＩの配置配線情報２１を更新し、出力する。
【００２２】
本実施例では配線層が２層であるとして説明を行ったが、配線層は３層以上であってもよい。また、単位領域の大きさを６×６として説明したが、これに限定されるものではなく、必要に応じて単位領域の大きさは変更が可能である。
【００２３】
以上で述べた方法により、配線通過率を考慮して配線密度が均一になるよう自動で配線することにより、配線密度を均一にするために信号配線を手修正するなどの後戻り工数の削減や、配線密度の低い領域に対してダミー配線を埋めるためのデータ量と処理時間も削減することが可能となる。
【産業上の利用可能性】
【００２４】
本発明は配線密度の均一化が望まれる回路の配線のレイアウトにも応用が可能である。
【図面の簡単な説明】
【００２５】
【図１】本実施例の構成を示す図である。
【図２】本実施例の動作を示すフローチャートである。
【図３】概略配線前の実端子及び実端子の接続関係を示す図である。
【図４】概略配線の本数の数え方を示す図である。
【図５】配線距離の短いものから概略配線を行った例を示す図である。
【図６】全体の概略配線を行った例を示す図である。
【図７】詳細配線を終了した図である。
【符号の説明】
【００２６】
１１    各種ライブラリ・配置配線情報入力手段
１２    設計規則入力手段
１３    概略配線容量計算手段
１４    概略配線手段
１５    詳細配線手段
１６    配置配線情報出力手段
１７    制御手段
１８    記憶部
【図１】
2006113946.tif 000003
【図２】
2006113946.tif 000004
【図３】
2006113946.tif 000005
【図４】
2006113946.tif 000006
【図５】
2006113946.tif 000007
【図６】
2006113946.tif 000008
【図７】
2006113946.tif 000009