(57)【要約】【課題】  従来例に比較して簡単な製造工程でかつ安価な製造コストで製造でき、しかも１枚の基板を用いて低損失で高いインダクタンスを有する高周波インダクタ素子を提供する。【解決手段】  図１の高周波インダクタ素子において、シリコン基板１の中央部に形成された凹部１０１の内部面に接地導体１１が形成され、凹部１０１において後に除去される犠牲層１２（図３）が充填された後、犠牲層１２の中央部に巻状線路導体１３が形成され、凹部１０１の開口面を覆うように絶縁支持膜１４が形成される。当該誘電体支持膜１４の中央部に巻状線路導体１６が形成され、巻状線路導体１３の一端と巻状線路導体１６の一端とがスルーホール１５を介して接続される一方、巻状線路導体１３の他端は接続端子導体２０に接続され、巻状線路導体１６の他端は接続端子導体１９に接続される。【選択図】  図１
2006339197.tif 000002
【特許請求の範囲】
【請求項１】
凹部を有する基板と、
上記凹部の開口面を覆うように形成された第１の絶縁支持膜と、
上記第１の絶縁支持膜の下側に形成された第１の巻状線路導体と、
上記第１の絶縁支持膜の上側に形成され、上記第１の巻状線路導体の一端に接続された一端を有する第２の巻状線路導体とを備え、
上記第１の巻状線路導体の他端と、上記第２の巻状線路導体の他端とを接続端子とすることを特徴とする高周波インダクタ素子。
【請求項２】
上記第１の絶縁支持膜及び上記第２の巻状線路導体の上側に形成された第２の絶縁支持膜と、
上記第２の絶縁支持膜上に形成され、上記第２の巻状線路導体の一端に接続された第３の巻状線路導体とをさらに備えたことを特徴とする請求項１記載の高周波インダクタ素子。
【請求項３】
上記凹部の内部面上に形成された接地導体をさらに備えたことを特徴とする請求項１又は２記載の高周波インダクタ素子。
【請求項４】
上記接地導体は所定の導体パターンで形成されたことを特徴とする請求項３記載の高周波インダクタ素子。
【請求項５】
上記各絶縁支持膜は、酸化薄膜、窒化薄膜、又は磁性薄膜であることを特徴とする請求項１乃至４のうちのいずれか１つに記載の高周波インダクタ素子。
【請求項６】
上記各巻状線路導体は、円形状、楕円形状又は多角形状で形成されたことを特徴とする請求項１乃至５のうちのいずれか１つに記載の高周波インダクタ素子。
【請求項７】
上記基板は、シリコン基板、ガラス基板、又はＧａＡｓ基板であることを特徴とする請求項１乃至６のうちのいずれか１つに記載の高周波インダクタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロマイニング技術を用いて形成され、マイクロ波、準ミリ波やミリ波などの高周波帯で用いられる、低損失で高いインダクタンスを有する高周波インダクタ素子に関する。
【背景技術】
【０００２】
近年、マイクロマシニング技術を用いた高周波デバイスである、いわゆるＲＦ−ＭＥＭＳ（Radio Frequency Micro-Electro-Mechanical-Systems）デバイスが注目されている。本技術では、高アスペクト構造やメンブレイン構造を作製できるため、安価なシリコン基板上に高周波回路を作製しても基板の影響を受けにくく、従って、低コストで高性能な高周波デバイスが期待できる。また、近年、高周波用のシリコンＣＭＯＳ回路において、その使用可能な上限周波数がＧＨｚ帯まで伸びており、シリコンのＣＭＯＳ能動回路とＲＦ−ＭＥＭＳ受動回路を一体化することによって、高周波用モジュールの高機能化と小型化が期待されている。
【０００３】
これに対して、マイクロマシニング技術を用いた高周波受動デバイスの開発・研究も進められており（例えば、特許文献１及び２参照。）、例えば、非特許文献１において、マイクロマシニング技術を用いて形成された低損失な高周波インダクタ素子（以下、第１の従来例という。）が開示されている。第１の従来例に係る高周波インダクタ素子は、複数回にわたって巻回されて複数層の巻状線路導体を異なる高さを有するスペーサを用いて支持する積層構造を有している。当該高周波インダクタ素子において、第１層目の巻状線路導体の周囲に発生する磁界の向きは第２層目の巻状線路導体で発生する磁界の向きと同じであり、巻状線路導体全体では電流の変化を妨げる向きに電位が発生し、インダクタ素子として働く。また、巻状線路導体は誘電率が最も低い空気で囲まれているため、誘電正接による損失は少なく、低損失なインダクタ素子として働く。また、当該高周波インダクタ素子の２層構造により、相互インダクタンスが追加され、高いインダクタンスを持つ微小インダクタ素子としても働く。
【０００４】
また、例えば、特許文献２において、マイクロマシニング技術を用いて形成された低損失な高周波インダクタ素子（以下、第２の従来例という。）が開示されている。第２の従来例に係る高周波インダクタ素子は、第１のシリコン基板上に接地導体を介して第２のシリコン基板を積層した後、第２のシリコン基板の上部が一部除去された第２のシリコン基板上に誘電体薄膜が形成され、当該誘電体薄膜上にスパイラルインダクタ導体が形成されて構成されている。当該高周波インダクタ素子では、スパイラルインダクタ導体と、接地導体との間に、第２のシリコン基板の一部が除去されているため、第２のシリコン基板の誘電体損や導体損がなく、小型で低損失なコイルを実現できる。
【０００５】
【特許文献１】特開２００４−００７４２４号公報。
【特許文献２】特開２００４−３５６３１０号公報。
【非特許文献１】Jun-Bo Yoon et al., "High-Performance Three-Dimensional On-Chip Inductors Fabricated by Novel Micromachining Technology for RF MMIC", 1999 IEEE MTT-S International Microwave Symposium Digest, Vol. 4, pp. 1523-1526, June 1999.
【非特許文献２】Chen-Yu Chi et al., "Planar Microwave and Millimeter-Wave Lumped Elements and Coupled-Line Filters Using Micro-Machining Techniques", IEEE Transactions on Microwave Theory and Techniques, Vol. 43, No. 4, April 1995.
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述の第１の従来例に係る高周波インダクタ素子では、メッキ工程の反復を用いて巻状線路導体を空中に浮遊させながら積層して加工するために製造工程が複雑であり、また、機械的な強度が非常に弱いという問題点があった。さらに、信号入出力端子からスペーサ部分までの線路導体の一部が基板に接しているため、その分、損失が発生するという問題点があった。
【０００７】
また、第２の従来例に係る高周波インダクタ素子では、マイクロマシニング技術を用いて半導体ウェハ上に積層するように加工する製造工程は複雑であって、製造コストが比較的高くなるという問題点があった、また、２枚のシリコン基板を積層しているのでインダクタ素子の厚さが厚くなるという問題点があった。
【０００８】
本発明の目的は以上の問題点を解決し、従来例に比較して簡単な製造工程でかつ安価な製造コストで製造でき、しかも１枚の基板を用いて低損失で高いインダクタンスを有する高周波インダクタ素子を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る高周波インダクタ素子は、
凹部を有する基板と、
上記凹部の開口面を覆うように形成された第１の絶縁支持膜と、
上記第１の絶縁支持膜の下側に形成された第１の巻状線路導体と、
上記第１の絶縁支持膜の上側に形成され、上記第１の巻状線路導体の一端に接続された一端を有する第２の巻状線路導体とを備え、
上記第１の巻状線路導体の他端と、上記第２の巻状線路導体の他端とを接続端子とすることを特徴とする。
【発明の効果】
【００１０】
従って、本発明に係る高周波インダクタ素子によれば、従来例に比較して簡単な製造工程でかつ安価な製造コストで製造でき、しかも１枚の基板を用いて機械的強度が強く、低損失で高いインダクタンスを有する小型の高周波インダクタ素子を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係る実施の形態について図面を参照して説明する。なお、以下の各実施の形態において、同様の構成要素については同一の符号を付している。
【００１２】
実施の形態１．
図１は本発明の実施の形態１に係る高周波インダクタ素子の外観を示す斜視図であり、図２乃至図７は図１の高周波インダクタ素子の製造工程を示すＡ−Ａ’面の縦断面図である。また、図８は図１の高周波インダクタ素子の製造工程を示す、凹部１０１を有するシリコン基板１を示す斜視図である。図９は図１の高周波インダクタ素子の製造工程を示す、凹部１０１に接地導体１１が形成されたシリコン基板１を示す斜視図である。
【００１３】
実施の形態１に係る高周波インダクタ素子は、図１に示すように、シリコン基板１の中央部に形成された凹部１０１の内部面に接地導体１１が形成され、凹部１０１において後に除去される犠牲層１２（図３）が充填された後、犠牲層１２の中央部に巻状線路導体１３が形成され、凹部１０１の開口面を覆うように絶縁支持膜１４が形成され、当該絶縁支持膜１４の中央部に巻状線路導体１６が形成され、巻状線路導体１３の一端と巻状線路導体１６の一端とがスルーホール１５を介して接続される一方、巻状線路導体１３の他端は接続端子導体２０に接続され、巻状線路導体１６の他端は接続端子導体１９に接続されて構成されることを特徴としている。
【００１４】
次いで、実施の形態１に係る高周波インダクタ素子の製造工程について、図１乃至図９を参照して以下に説明する。
【００１５】
まず、平板形状のシリコン基板１の上部中央部に対してウェットエッチングを施すことにより凹部１０１を形成する（図８）。ここで、凹部１０１は、４つの斜面と、１つの矩形底面とを有する逆矩形錐台形状を有する。次いで、シリコン基板１の凹部１０１及び凹部１０１に連結される上面の一部に、例えば金などの導電材料をスパッタリングし、パターニングとドライエッチングの処理を実行することより約１μｍの厚さを有する、例えば矩形形状の接地導体１１を形成する（図２及び図９）。このとき、後で形成する接地導体２１，２２とそれぞれ連結できるように、接地導体１１の互いに対向する２辺の端部がシリコン基板１の上面に残るように接地導体１１を形成する。次いで、例えばフォトレジストにてなる犠牲層１２を凹部１０１に充填し、シリコン基板１の上面に残っている接地導体１１と実質的に同一の面で平坦化する（図３）。さらに、上記犠牲層１２の上面に対して、例えば金にてなる導電材料をスパッタリングし、パターニングとドライエッチングの処理を実行することにより、約１μｍの厚さを有し例えば渦巻きのストリップ形状を有する（スパイラルインダクタとなる）巻状線路導体１３を形成する（図４）。
【００１６】
次いで、シリコン基板１と、犠牲層１２と、巻状線路導体１３の各上面のほぼ全面に対して、例えば窒化薄膜にてなる絶縁支持膜１４を形成する（図５）。そして、犠牲層１２上に形成された巻状線路導体１３の一端（犠牲層１２の概略中央部に位置する）と、後に絶縁支持膜１４上に形成する巻状線路導体１６の一端（犠牲層１２の概略中央部に位置する）とを接続するためのスルーホールをパターニングとドライエッチングの処理を実行した後、例えば金である導電材料をスパッタリングし、パターニングとドライエッチングの処理を実行することにより、約１μｍの厚さを有し例えば渦巻きのストリップ形状を有する（スパイラルインダクタとなる）巻状線路導体１６を形成する（図６）。このとき、上記スルーホールには上記導電材料が充填されて、巻状線路導体１３の一端と巻状線路導体１６の一端とがスルーホール１５を介して接続される。そのとき、それぞれ以下の測定用パッドとなる接続端子導体１９，２０及び接地導体２１，２２が形成される（図１）。
（１）巻状線路導体１３，１６の各他端にそれぞれ接続され、高周波インダクタ素子の両端子を構成する接続端子導体１９，２０。
（２）シリコン基板１の長手方向であって、巻状線路導体１３，１６の両側に位置するように形成される接地導体２１，２２。ここで、接地導体２１はその両端に接続端子導体２１ａ，２１ｂを有し、接地導体２２はその両端に接続端子導体２２ａ，２２ｂを有する。本実施の形態１では、シリコン基板１の長手方向の両端部でそれぞれコプレナー線路での接続が可能となるような導体パターンになっている。
【００１７】
次いで、犠牲層１２のフォトレジスト１２を取り除くため、複数のエッチングホール１８を形成し（図１）、最後に、ウェットエッチングの処理を実行することにより犠牲層１２は空気層１７になる。以上の工程で、２本の巻状線路導体１３，１６が縦続接続されてなり、接続端子導体１９，２０の両端子を有する高周波インダクタ素子を形成できる。ここで、接地導体２１，２２と接地導体１１とは接地導体として接続されている。
【００１８】
次いで、図１の高周波インダクタ素子の動作について以下に説明する。
【００１９】
まず、図１の接続端子導体１９と、接地導体２１ａ，２２ａとに高周波信号を入力すると、巻状線路導体１６と、スルーホール１５を介して接続された巻状線路導体１３とを介して接続端子導体２０に伝送され、接続端子導体２０に接続された外部回路に出力される。このように高周波電流が概略円形の渦巻き形状に流れるため、巻状線路導体１６の各ストリップ導体の互いに隣接する各位置において高周波電流の向きは同様の方向を向いており、また、巻状線路導体１３の各ストリップ導体の互いに隣接する各位置において高周波電流の向きは同様の方向を向いている。これにより２つの巻状線路導体１３，１６は１つのインダクタとして働き、それぞれの自己インダクタンスのほかに相互インダクタンスが追加され、単位面積あたりに高いインダクタンスが得られる。また、２つの巻状線路導体１３と１６は絶縁支持膜１４の上下面に形成されているため、機械的な強度も強いし、空気に囲まれているため、この微小インダクタ素子は低損失となる。
【００２０】
以上説明したように、本実施の形態１に係る高周波インダクタ素子は、従来例に比較して簡単な製造工程でかつ安価な製造コストで製造でき、しかも１枚のシリコン基板１を用いて機械的強度が強く、低損失で高いインダクタンスを有する小型の高周波インダクタ素子を提供することができる。
【００２１】
実施の形態２．
図１０は、本発明の実施の形態２に係る高周波インダクタ素子の製造途中工程を示す斜視図である。図１０に示すように、シリコン基板１の凹部１０１の内部面に形成された接地導体１１を、パターニングとドライエッチングの処理を実行することにより、例えば複数の矩形除去部１１１を有する任意のパターンで分離することを特徴としており、渦電流の発生を抑制させる導体パターンを利用できる。これにより、渦電流損を大幅に軽減できる。
【００２２】
実施の形態３．
図１１は本発明の実施の形態３に係る高周波インダクタ素子の製造途中工程を示す斜視図である。図１１に示すように、シリコン基板１の凹部１０１の開口部上に巻状線路導体１３の導電材料（例えば、金）をスパッタリングする前に、犠牲層１２の上面にインプリント技術あるいはフォトリソグラフィー技術を用い、窪み又は微小凹部を形成し、巻状線路導体１３の上面と犠牲層１２の上面が実質的に同一のレベルの面になるように形成することを特徴としている。これにより、絶縁支持膜１４の下側面での段差を減らすことができ、巻状線路導体１３と１６、両方を厚膜化することが容易になり、導体損を大幅に軽減できる。
【００２３】
実施の形態４．
図１２は、本発明の実施の形態４に係る高周波インダクタ素子の構成を示す縦断面図である。図１２の高周波インダクタ素子が図７の高周波インダクタ素子に比較して、図１２に示すように、巻状線路導体１６の形成後、例えば窒化薄膜にてなる絶縁支持膜２３を形成した後、当該絶縁支持膜２３の上面に巻状線路導体２５を形成し、さらに、例えば窒化薄膜にてなる絶縁支持膜２４を形成した後、当該絶縁支持膜２４の上面に巻状線路導体２６を形成し、これら絶縁支持膜と巻状線路導体の形成処理を繰り返すことを特徴としている。なお、スルーホール１５上で各巻状線路導体１６，２５，２６の各一端を同様のスルーホールを介して互いに接続している。これにより、複数の巻状線路導体１３，１６，２５，２６が連結されてなる多重巻線路構造を有し、より高いインダクタンスを有する高周波インダクタ素子を実現できる。
【００２４】
変形例．
以上の実施の形態において、各絶縁支持膜１４，２３，２４として例えば窒化薄膜を使用しているが、本発明はこれに限らず、フォトリソグラフィー技術によりパターニング及びエッチングの処理を実行することができ、酸化薄膜や磁性薄膜などの比較的小さい誘電損失を有する材料を使用してもよい。
【００２５】
以上の実施の形態においては、巻状線路導体１３，１６，２５，２６として、例えば金にてなる導電性材料を使用しているが、本発明はこれに限らず、銀や銅などの金属などの材料を用いて、フォトリソグラフィー技術によりパターニング及びエッチング処理を実行して所定形状の巻状線路導体を形成してもよい。また、巻状線路導体１３，１６，２５，２６の形状は、円形の渦巻き形状に限らず、楕円形状又は多角形状などの他の形状を有する巻状線路導体を用いてもよい。さらに、巻状線路導体１３，１６，２５，２６及び接地導体１１，２１，２２の厚さは、好ましくは、利用する高周波信号の周波数の表皮深さ以上の厚さを有する。また、巻状線路導体１３，１６，２５，２６の巻数は設計インダクタンスに依存して決定される。
【００２６】
以上の実施の形態においては、シリコン基板１を用いているが、本発明はこれに限らず、ガラス基板などの誘電体基板、もしくはＧａＡｓ基板などの半導体基板を用いてもよい。
【産業上の利用可能性】
【００２７】
以上詳述したように、本発明に係る高周波インダクタ素子は、凹部を有する基板と、上記凹部の開口面を覆うように形成された第１の絶縁支持膜と、上記第１の絶縁支持膜の下側に形成された第１の巻状線路導体と、上記第１の絶縁支持膜の上側に形成され、上記第１の巻状線路導体の一端に接続された一端を有する第２の巻状線路導体とを備え、上記第１の巻状線路導体の他端と、上記第２の巻状線路導体の他端とを接続端子とする。従って、本発明に係る高周波インダクタ素子によれば、従来例に比較して簡単な製造工程でかつ安価な製造コストで製造でき、しかも１枚の基板を用いて機械的強度が強く、低損失で高いインダクタンスを有する小型の高周波インダクタ素子を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１に係る高周波インダクタ素子の外観を示す斜視図である。
【図２】図１の高周波インダクタ素子の製造工程のうちの第１の工程を示すＡ−Ａ’面の縦断面図である。
【図３】図１の高周波インダクタ素子の製造工程のうちの第２の工程を示すＡ−Ａ’面の縦断面図である。
【図４】図１の高周波インダクタ素子の製造工程のうちの第３の工程を示すＡ−Ａ’面の縦断面図である。
【図５】図１の高周波インダクタ素子の製造工程のうちの第４の工程を示すＡ−Ａ’面の縦断面図である。
【図６】図１の高周波インダクタ素子の製造工程のうちの第５の工程を示すＡ−Ａ’面の縦断面図である。
【図７】図１の高周波インダクタ素子の製造工程のうちの第６の工程を示すＡ−Ａ’面の縦断面図である。
【図８】図１の高周波インダクタ素子の製造工程を示す、凹部１０１を有するシリコン基板１を示す斜視図である。
【図９】図１の高周波インダクタ素子の製造工程を示す、凹部１０１に接地導体１１が形成されたシリコン基板１を示す斜視図である。
【図１０】本発明の実施の形態２に係る高周波インダクタ素子の製造途中工程を示す斜視図である。
【図１１】本発明の実施の形態３に係る高周波インダクタ素子の製造途中工程を示す斜視図である。
【図１２】本発明の実施の形態４に係る高周波インダクタ素子の構成を示す縦断面図である。
【符号の説明】
【００２９】
１  シリコン基板、１１  接地導体、１２  犠牲層、１３，１６  巻状線路導体、１４  絶縁支持膜、１５  スルーホール、１７  空気層、１８  エッチングホール、１９，２０，２１ａ，２１ｂ，２２ａ，２２ｂ  接続端子導体、２１，２２  接地導体、２３，２４  絶縁支持膜、２５，２６  巻状線路導体、１０１  凹部、１１１  矩形除去部。
【図１】
2006339197.tif 000003
【図２】
2006339197.tif 000004
【図３】
2006339197.tif 000005
【図４】
2006339197.tif 000006
【図５】
2006339197.tif 000007
【図６】
2006339197.tif 000008
【図７】
2006339197.tif 000009
【図８】
2006339197.tif 000010
【図９】
2006339197.tif 000011
【図１０】
2006339197.tif 000012
【図１１】
2006339197.tif 000013
【図１２】
2006339197.tif 000014