(57)【要約】【課題】  より効果的に不要輻射を抑制できる集積回路を提供することを課題とする。【解決手段】  各グループの電流使用規模がほぼ均一になるようにそれぞれ１以上の回路ブロックが属する複数の回路グループと、前記回路グループの数と同数の、同一周波数でタイミングの異なるクロックを生成するクロック生成部１２とを集積回路に備え、クロック生成部１２は、クロック生成部１２が生成する各クロックの基となる基本クロックを生成するソースクロック生成部１２１と、ソースクロック生成部１２１により生成された基本クロックを１以上の段階に遅延させて、基本クロックと同一周波数でタイミングの異なるクロックを１つ以上生成する遅延回路１２２とを備え、各回路グループにそれぞれ異なるクロックを供給する。【選択図】  図１
2006270355.tif 000002
【特許請求の範囲】
【請求項１】
各グループの電流使用規模がほぼ均一になるようにそれぞれ１以上の回路ブロックが属する複数の回路グループと、
前記回路グループの数と同数の、同一周波数でタイミングの異なるクロックを生成するクロック生成手段とを備え、
前記クロック生成手段により前記各回路グループにそれぞれ異なるクロックを供給する集積回路。
【請求項２】
前記クロック生成手段は、
当該クロック生成手段が生成する各クロックの基となる基本クロックを生成する基本クロック生成手段と、
前記基本クロック生成手段により生成された基本クロックを１以上の段階に遅延させて、基本クロックと同一周波数でタイミングの異なるクロックを１つ以上生成する遅延手段と
を備える請求項１に記載の集積回路。
【請求項３】
基本クロックで動作させる必要のある回路ブロックが、同一の前記回路グループに属され、
前記基本クロック生成手段は、この回路グループに前記基本クロックを供給する請求項１又は２に記載の集積回路。
【請求項４】
クロックを分周して低速クロックを生成する分周手段を更に備え、
低速クロックで動作させてもよい回路ブロックが、同一の前記回路グループに属され、
前記クロック生成手段により生成されたいずれかのクロックは前記分周手段に入力され、前記分周手段からの出力がこの回路グループに入力される請求項１〜３のいずれかに記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の回路ブロックを備える集積回路に関する。
【背景技術】
【０００２】
近年、電子機器において、不要輻射を抑制することが重要となってきている。従来、集積回路内で不要輻射レベルを抑制する一般的な手段として、遅延素子等を用いて内部クロックを複数の遅延度に遅延させ、異なる期間ごとに異なる遅延度を有するクロックを切り替えて出力することにより、擬似的にＳＳＣＧ（スペクトラム拡散クロック生成装置）と同等の効果を得るものがある。
【０００３】
また、例えば下記特許文献１には、入力パルスに対してそれぞれ所定の位相遅延時間だけ遅れて出力パルスを出力するディレイバッファＤＢ０〜ＤＢ３０が直列に接続された遅延回路と、各ディレイバッファＤＢ０〜ＤＢ３０から出力される出力パルスを順次選択する選択回路とを備え、ディレイバッファＤＢ０に入力する入力ＣＬＫに対して、ディレイバッファＤＢ０からの出力パルスの位相変化量と、ディレイバッファＤＢ３０からの出力パルスの位相変化量とを、ディレイバッファＤＢ０〜ＤＢ３０の中心位置のディレイバッファＤＢ１５からの出力パルスの位相を基準として±４５°近辺となるように調整することにより、少ないスペクトル分散数で最適に不要輻射ノイズを低減できるクロック変調装置が開示されている。
【特許文献１】特開２００１−３３７７３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、不要輻射の発生要因としては、クロックの変化に応じて回路が動作する際の電流変化が主たるものであり、上記従来技術の方法では、１種類のクロックを全ての回路に供給するので、電流変化は全ての回路において同一時期に発生することとなり、不要輻射を効果的に抑制することはできない。
【０００５】
本発明は、上記問題点に鑑みて成されたもので、より効果的に不要輻射を抑制できる集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に係る集積回路は、各グループの電流使用規模がほぼ均一になるようにそれぞれ１以上の回路ブロックが属する複数の回路グループと、前記回路グループの数と同数の、同一周波数でタイミングの異なるクロックを生成するクロック生成手段とを備え、前記クロック生成手段により前記各回路グループにそれぞれ異なるクロックを供給するものである。
【０００７】
請求項２に係る集積回路は、請求項１に記載の集積回路であって、前記クロック生成手段は、当該クロック生成手段が生成する各クロックの基となる基本クロックを生成する基本クロック生成手段と、前記基本クロック生成手段により生成された基本クロックを１以上の段階に遅延させて、基本クロックと同一周波数でタイミングの異なるクロックを１つ以上生成する遅延手段とを備えるものである。
【０００８】
請求項３に係る集積回路は、請求項１又は２に記載の集積回路であって、基本クロックで動作させる必要のある回路ブロックが、同一の前記回路グループに属され、前記基本クロック生成手段は、この回路グループに前記基本クロックを供給するものである。
【０００９】
請求項４に係る集積回路は、請求項１〜３のいずれかに記載の集積回路であって、クロックを分周して低速クロックを生成する分周手段を更に備え、低速クロックで動作させてもよい回路ブロックが、同一の前記回路グループに属され、前記クロック生成手段により生成されたいずれかのクロックは前記分周手段に入力され、前記分周手段からの出力がこの回路グループに入力されるものである。
【発明の効果】
【００１０】
請求項１に記載の発明によれば、各回路グループには、同一周波数でタイミングの異なるクロックが入力され、各回路グループに属する回路ブロックはその回路グループに入力されたクロックが供給されて動作する。したがって、異なる回路グループに属する回路ブロックは異なるクロックで動作するため、異なる回路グループに属する回路ブロックにおいては異なる時期に電流変化が発生し、集積回路全体としては電流変化が分散されるので、同一時刻における電流変化が低減され、不要輻射レベルを低減することができる。また、クロックを時刻に応じて変化させる方式と比較して、複数のクロックから現時刻に出力するクロックを選択するクロック選択回路を必要としないため、集積回路をより安価に構成できる。また、クロックを時刻に応じて変化させる方式と比較して、遅延回路の遅延ステップ数をより少なくしやすいため、集積回路をより安価に構成できる。
【００１１】
請求項２に記載の発明によれば、同一周波数でタイミングの異なる複数のクロックを容易に生成することができる。
【００１２】
請求項３に記載の発明によれば、シリアル通信のようにクロックを変動させることによる累積誤差が問題となる回路ブロックや、モータ制御等の精度が要求される回路ブロックに対し基本クロックを供給することで、累積誤差が発生することなく、また、高精度に回路ブロックを動作させることができる。また、外部に接続されるデバイスとの関係で同一周波数で動作させる必要がある回路ブロックに対しても基本クロックを供給することで容易に外部デバイスと同一周波数で動作させることができる。
【００１３】
請求項４に記載の発明によれば、低速クロックで動作させても問題のない回路ブロックに対しては低速クロックを供給するので、同一時刻における電流変化が更に低減され、不要輻射レベルを更に低減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る半導体集積回路の構成を示すブロック図である。半導体集積回路１は、所定数、例えば８つの回路ブロック（回路ブロックＡ−１、回路ブロックＡ−２、回路ブロックＢ、回路ブロックＣ−１、回路ブロックＣ−２、回路ブロックＤ、回路ブロックＥ、回路ブロックＸ）を備えている。これらの回路ブロックは、半導体集積回路１の機能の動作を行うもので、各回路ブロックの電流使用量に基づき規模がほぼ同程度となるように所定数、例えば６つのグループに分けられている。すなわち、回路グループＡには回路ブロックＡ−１及び回路ブロックＡ−２が属し、回路グループＢには回路ブロックＢが属し、回路グループＣには回路ブロックＣ−１及び回路ブロックＣ−２が属し、回路グループＤには回路ブロックＤが属し、回路グループＥには回路ブロックＥが属し、回路グループＸには回路ブロックＸが属している。
【００１５】
ここで、回路グループＤに属する回路ブロックは、動作速度が遅くても問題のない回路ブロックで、回路グループＥに属する回路ブロックは、回路グループＤに属する回路ブロックより更に動作速度が遅くても問題のない回路ブロックである。回路グループＸに属する回路ブロックは、シリアル通信のようにクロックを変動させることによる累積誤差が問題となる回路ブロック、モータ制御等の精度が要求される回路ブロック、又は、外部に接続されるデバイスとの関係上、この外部デバイスと同一クロックで動作させる必要がある回路ブロック等である。これらの回路ブロックは後述する基本クロックで動作させる必要がある。
【００１６】
また、半導体集積回路１は、クロック生成の周波数源となる発振器１１と、発振器１１から周波数を表す信号を受信して複数のクロックを生成するクロック生成部１２とを備える。クロック生成部１２は、回路グループの数と同数の、例えば６つの異なるクロック（クロックＡ、クロックＢ、クロックＣ、クロックＤ、クロックＥ、基本クロック）を生成する。これらのクロックは、基本クロックをそれぞれ所定期間ずつ遅延させたものである。これらのクロック及びクロック生成部１２については後述する。
【００１７】
クロック生成部１２から発生されるクロックは以下のように各回路ブロックに入力される。すなわち、クロックＡは回路グループＡの回路ブロック（回路ブロックＡ−１、回路ブロックＡ−２）に入力され、クロックＢは回路グループＢの回路ブロック（回路ブロックＢ）に入力され、クロックＣは回路グループＣの回路ブロック（回路ブロックＣ−１、回路ブロックＣ−２）に入力され、クロックＤは回路グループＤの回路ブロック（回路ブロックＤ）に入力され、クロックＥは回路グループ（回路ブロックＥ）に入力され、基本クロックは回路ブロックＸに入力される。
【００１８】
また、クロック生成部１２からのクロックＤを送信するライン上にはこのクロックを２分の１に分周する分周器１３が接続され、クロック生成部１２からのクロックＥを送信するライン上にはこのクロックを４分の１に分周する分周器１４が接続されている。
【００１９】
図２は、クロック生成部１２の構成を示す図である。クロック生成部１２は、ソースクロック生成部１２１と遅延回路１２２とを備える。ソースクロック生成部１２１は、発振器１１から受信した信号を基にソースクロックを生成する。ソースクロック生成部１２１から発生されたソースクロックは、遅延回路１２２内の各遅延素子からの出力をそれぞれ別のクロックとして、すなわちクロックＡ，Ｂ，Ｃ，Ｄ，Ｅとしてクロック生成部１２外に出力する。また、クロック生成部１２は、遅延回路１２２に入力される前のクロックを基本クロックとしてクロック生成部１２外に出力する。基本クロックは、他のクロックの基となるものであるので、これらのクロックのうちで精度が最も高い。また、半導体集積回路１の外部に接続されるデバイスに対して供給されるクロックはこの基本クロックと同一のクロックである。
【００２０】
図３は、各クロックを示すタイミングチャートである。ラインＬ１はクロックＡで、回路グループＡの回路ブロックに入力される。ラインＬ２はクロックＢで、回路グループＢの回路ブロックに入力される。ラインＬ３はクロックＣで、回路グループＣの回路ブロックに入力される。ラインＬ４はクロックＤを２分の１分周したもので、回路グループＤの回路ブロックに入力される。ラインＬ５はクロックＥを４分の１分周したもので、回路グループＥの回路ブロックに入力される。ラインＬ６は基本クロックで、回路グループＸの回路ブロックに入力される。この図に示されるように全てのクロックは分散されていると共に、クロックＤ及びクロックＥについては、更にパルス間隔が空いているため、クロックの変化に応じて発生する電流変化が分散され、同一時刻における電流変化が低減される。
【００２１】
このように本実施形態においては、半導体集積回路１に、各グループの電流使用規模がほぼ均一になるようにそれぞれ１以上の回路ブロックが属する複数の回路グループを作成し、クロック生成部１２により同一周波数でタイミングの異なるクロックを上記複数の回路グループと同一数生成し、上記各回路グループに供給するようにした。そして、上記回路グループのうち、動作速度が遅くても問題のない回路ブロックのグループにはクロック供給ライン上に分周器を設け、上記クロックを分周して供給した。従って、集積回路内の各回路グループの電流変化が分散して発生するので、同一時刻における電流変化が低減され、不要輻射レベルを低減することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態における集積回路の構成を示すブロック図である。
【図２】本発明の一実施形態におけるクロック生成部の構成を示すブロック図である。
【図３】本発明の一実施形態における各クロックのタイミングを示すタイミングチャートである。
【符号の説明】
【００２３】
１  半導体集積回路（集積回路）
１２  クロック生成部（クロック生成手段）
１２１  ソースクロック生成部（基本クロック生成手段）
１２２  遅延回路（遅延手段）
１３，１４  分周器（分周手段）
【図１】
2006270355.tif 000003
【図２】
2006270355.tif 000004
【図３】
2006270355.tif 000005