(57)【要約】【課題】  基板を高精度で目標電圧まで帯電させる方法および手段を提供すること。【解決手段】  絶縁性基板の表面を目標電位まで帯電させる。一実施形態では、基板を高エネルギーのい電子ビームでフラッディングし、電子生成率が１よりも大きくなるようにする。次に、表面を低エネルギーの電子ビームでフラッディングし、電子生成率が１未満になるようにする。他の実施形態では、基板の表面を目標電位よりも高いおおよその初期電位に設定する。次に、基板を荷電粒子でフラッディングし、散乱粒子の電荷生成率が１未満になるようにし、目標電位が達成されたときに安定状態に達するようにする。さらに他の実施形態は、絶縁性基板の表面を目標電位まで帯電させる装置に関する。【選択図】図２Ｂ
2006086506.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板の表面を目標電位まで帯電させる方法であって、
前記表面を高エネルギーの電子ビームでフラッディングし、電子生成率が１よりも大きくなるようにするステップと、
次に、前記表面を低エネルギーの電子ビームでフラッディングし、電子生成率が１未満になるようにするステップと、
からなる方法。
【請求項２】
前記高エネルギービームフラッディングのランディング・エネルギーは、電子生成率が１のときのエネルギーよりも大きくなるように設定される、請求項１に記載の方法。
【請求項３】
前記高エネルギービームフラッディングの際に、フラッド・ガンの低バイアス電極と前記基板との間にバイアス電圧を印加することにより、静電界が形成される、請求項２に記載の方法。
【請求項４】
前記高エネルギービームフラッディングの際に、前記表面が、ほぼ低バイアス電極の電位まで帯電される、請求項３に記載の方法。
【請求項５】
前記低バイアス電極の電位は、目標電位よりも高い、請求項４に記載の方法。
【請求項６】
前記低エネルギービームフラッディングのランディング・エネルギーは、電子生成率が１であるときのエネルギーよりも小さくなるように設定され、前記表面は負に帯電され、前記表面が入射電子を反射するときに安定状態に達する、請求項１に記載の方法。
【請求項７】
前記表面を、前記高エネルギービームフラッディングおよび前記低エネルギービームフラッディングによって順番に対象とするステップをさらに含む、請求項１に記載の方法。
【請求項８】
前記表面をエリアごとに対象とするステップをさらに含み、
各エリアが、最初に前記高エネルギービームフラッディングの対象とされ、次に前記低エネルギービームフラッディングの対象とされる、請求項１に記載の方法。
【請求項９】
前記高エネルギービームフラッディングおよび前記低エネルギービームフラッディングからなるサイクルが、各エリアについて反復される、請求項８に記載の方法。
【請求項１０】
前記表面の対象は段階的態様で達成される、請求項８に記載の方法。
【請求項１１】
前記表面の対象は帯状化によって達成される、請求項８に記載の方法。
【請求項１２】
絶縁性基板の表面を目標電位まで帯電させるプロセスであって、
前記基板の表面を前記目標電位よりも高いおおよその初期電位の状態にするステップと、
前記表面を荷電粒子でフラッディングし、散乱粒子の電荷生成率が１未満になるようにするステップと、
前記表面が前記目標に達したときに安定状態に達するステップと、
からなるプロセス。
【請求項１３】
前記荷電粒子は電子からなり、前記散乱粒子は散乱電子からなる、請求項１２に記載のプロセス。
【請求項１４】
前記安定状態において、前記基板をフラッディングする前記荷電粒子は、前記基板から反射される、請求項１２に記載のプロセス。
【請求項１５】
前記表面の対象は段階的態様で達成される、請求項１２に記載のプロセス。
【請求項１６】
前記表面の対象は帯状化によって達成される、請求項１２に記載のプロセス。
【請求項１７】
前記表面を前記初期電位まで予め帯電させておくステップをさらに含む、請求項１２に記載のプロセス。
【請求項１８】
前記予め帯電させておくステップは、電子生成率が１よりも大きいエレクトロン・ビーム・フラッディングを使用して実施される、請求項１７に記載のプロセス。
【請求項１９】
前記予め帯電させておくステップは、イオンビーム衝撃を使用して実施される、請求項１７に記載のプロセス。
【請求項２０】
前記予め帯電させておくステップは、プラズマを使用して実施される、請求項１７に記載のプロセス。
【請求項２１】
前記予め帯電させておくステップは、光子衝撃を使用して実施される、請求項１７に記載のプロセス。
【請求項２２】
前記絶縁性基板は、半導体ウェハ上の絶縁体層からなる、請求項１７に記載のプロセス。
【請求項２３】
基板の表面を目標電位まで帯電させる装置であって、
カソード、アノード、および低電極を有するエレクトロン・フラッド・ガンと、
基板に印加される基板バイアス電圧を有する基板ホルダと、
前記フラッド・ガンおよび前記基板バイアス電圧を制御するためのコントローラと、
からなり、
前記コントローラは、前記基板の表面を高エネルギーの電子ビームでフラッディングし、電子生成率が１よりも大きくなるようにし、次いで前記基板を低エネルギーの電子ビームでフラッディングし、電子生成率が１未満になるようにするように構成される、装置。
【請求項２４】
前記高エネルギーフラッディングの際に、前記低電極が前記目標電位よりもわずかに高い初期電位に設定され、前記表面は前記初期電位にほぼ達する、請求項２３に記載の装置。
【請求項２５】
前記低エネルギーフラッディングの際に、前記カソードが前記目標電位に設定され、前記表面は前記目標電位に達する、請求項２４に記載の装置。
【請求項２６】
絶縁性基板の表面を目標電位まで帯電させるプロセスであって、複数のミラーモード・フラッディングステップからなり、該ミラーモードフラッディングステップのそれぞれが、
前記基板に電圧を印加するステップと、
前記基板を荷電粒子でフラッディングし、散乱粒子の電荷生成率が１未満になるようにするステップと、
からなるプロセス。
【請求項２７】
前記目標電位に達するまで、前記基板に減少してゆく電圧が印加される、請求項２６に記載のプロセス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、標本をある電位まで帯電させる装置および方法に関する。
【背景技術】
【０００２】
非導電性基板を既知の電位または均一な電位に帯電させたい場合がよくある。これは、例えば電子顕微鏡、イオン注入器またはその他の荷電粒子機器においてしばしば必要となる。１つの一般的目的は、半導体ウェハを帯電（または放電）させることであり、特に半導体ウェハ上の絶縁層を帯電（または放電）させることである。絶縁層には、例えば、二酸化シリコンその他の絶縁材料が使用される。
【０００３】
そのような帯電の一般的方法は、電子フラッディングを利用したものである。ここで、図１Ａおよび図１Ｂを参照し、電子フラッディングの従来技術について説明する。図１Ａは、従来のフラッディングの方法１００を示すフロー図である。図１Ｂは、従来のフラッディングの構成の断面を示す概略図である。
【０００４】
従来のフラッディング技術の場合、フラッドシステムは、比較的大きいランディング・エネルギー（通常、数百電子ボルト）を有する電子フラッドビーム１５２を生成し、電子生成率が１よりも大きくなるようにする（η＞１）。そして、基板１５４の上に静電界を印加しながら（１０６）、基板１５４をエレクトロン・フラッド・ガンの下を通過させる（または下に配置する）（１０４）。フラッド・ガン１５６は、他のコンポーネントの中でもとりわけ、カソード１５７、アノード１５８、および低バイアス電極１５９を有する場合がある。静電界は、例えばフラッド・ガン１５６（および恐らくは該フラッド・ガンの正面のグリッド）の周りに配置された低バイアス電極１５９を用いて印加される。すると、基板１５４の表面１５３から非常に低いエネルギー（通常、数電子ボルト）の２次電子１６０が放出される（１０８）。これらの低エネルギーの２次電子１６０は、静電界の影響を受けて移動し、その静電界が実質的に中和されるまで表面１５３を帯電させる（１１０）。その結果、基板表面の電位は、フラッド・ガン１５６の低バイアス電極１５９の電位にほぼ等しくなる。ただし、空間帯電効果により、それらの電位は完全に等しくはならない。表面電荷が安定状態に達すると（１１２）、２次電子電流１６０（入射フラッドビーム電流に等しい）は、基板１５４の表面１５３から離れつづけ（１１４）、ギャップを漂流して、低バイアス電極１５８へと向かう。これらの２次電子は、表面１５３からギャップを介してフラッド・ガン・バイアス電極１５８まで２次電子を動かす一定の電界を有する空間帯電状態を作り出し（１１６）、基板１５４の表面１５３に電圧低下を引き起こす（１１８）。
【０００５】
下記の例は、ウェハ表面に二酸化シリコンの層を有する半導体ウェハを従来技術でフラッディングするシステムの設定（１０２）を示す典型的な例である。設定（１０２）は、フラッド・ガン１５６の電極に印加される電圧や、基板１５４に印加される電圧のような、システムに印加される種々の電圧を制御するように構成されたコントローラ１５１を用いて実施される。フラッド・ガン１５８のカソード１５７はマイナス３００ボルト（−３００Ｖ）の電位に設定され、アノード１５８はゼロボルト（０Ｖ）のグラウンド電位に設定され、エレクトロン・フラッド・ビームのエネルギーが３００電子ボルト（３００ｅＶ）になるようにする。ウェハ基板１５４に印加されるバイアス電圧（ウェハ・バイアス）も、グラウンド電位（０Ｖ）に設定される。ウェハ基板の電位がウェハ・バイアスからさほど離れていない場合、ランディング・エネルギーは概ね３００電子ボルト（３００ｅＶ）になる。基板表面１５３を約１０ボルト（１０Ｖ）に帯電させたい場合、フラッド・ガン１５６の低バイアス電極１５９の電圧は１０ボルト（１０Ｖ）に設定される。
【０００６】
困ったことに、従来のフラッディングは通常、上述のように基板１５４の表面に望ましくない電圧低下を引き起こす（１１８）。一次元の概算であれば、この電圧低下は、チャイルド（Child-Langmuir）の法則を用いて概算することができる。例えば、ギャップが１センチメートル（１ｃｍ）で、入射ビーム電流密度が１平方センチメートル当たり１００マイクロアンペア（１００μＡ／ｃｍ2）である場合、チャイルドの法則によれば、基板の電圧は、空間帯電により概ね１２ボルト（１２Ｖ）だけ低下することになる。
【０００７】
従来のフラッディング技術では、上述の電圧低下の他に、フラッド・ビームのビーム縁部の電流密度の変動によって、基板表面の電荷にむらが生じることがある。また、フラッド・ガンの電極の電圧低下（電極における抵抗効果および／または仕事関数効果により発生する）により、更に基板電位誤差が生じることもある。さらに、迷走電界により、さらなる基板電位誤差が生じる場合もある。実際には、これらの様々な電圧のずれにより、基板の表面にわたって僅か数ボルトまたは数ボルトの電荷のむらが発生する。そのため、基板を僅か数ボルトよりも優れた精度で既知の電位または均一な電位にフラッディングすることは難しい。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明の目的の１つは、基板を高精度で既知の電位または均一の電位に帯電させる方法を提供することである。
【課題を解決するための手段】
【０００９】
絶縁性基板の表面を目標電位まで帯電させる。一実施形態では、表面を高エネルギー電子ビームでフラッディングし、２次電子生成率が１よりも大きくなるようにする。次に、その表面を低エネルギー電子ビームでフラッディングし、２次電子生成率が１未満になるようにする。
【００１０】
他の実施形態において、基板は、目標電位よりも高いおおよその初期電位状態に設定される。一実施形態において、この事前帯電はイオンビーム衝撃を使用して実施される。他の実施形態において、この事前帯電はプラズマを使用して実施される。さらに他の実施形態において、この事前帯電は光子衝撃を使用して実施される。次に、表面を荷電粒子でフラッディングし、散乱粒子の電荷生成率が１未満になるようにし、目標電位に達したときに安定状態に達するようにする。
【００１１】
さらに他の実施形態は、絶縁性基板の表面を目標電位まで帯電させる装置に関する。エレクトロン・フラッド・ガンは、カソード、アノード、および低電極を有する。基板ホルダは、基板に印加される基板バイアス電圧を有する。コントローラは、フラッド・ガンおよび基板バイアス電圧を制御する。コントローラは、基板の表面を高エネルギー電子ビームでフラッディングし、電子生成率が１よりも大きくなるようにする。次いでコントローラは、基板の表面を低エネルギーの電子ビームでフラッディングし、電子生成率が１未満になるようにするように更に構成される。
【発明を実施するための最良の形態】
【００１２】
上述のように、非導電性基板（例えば、絶縁層を有する半導体ウェハなど）を既知の電位または均一な電位に帯電させたい場合がよくある。これは、例えば電子顕微鏡、イオン注入器またはその他の荷電粒子機器においてしばしば必要となる。そのような基板の帯電を実現するために、本出願は、エレクトロン・フラッド・ガンを上述の従来技術とは大きく異なる方法で動作させることを開示する。有利なことに、本願に開示する技術によれば、上述のような空間帯電、フラッド・ガン電極電位、および／または、迷走電界などの影響による電圧のずれを事実上なくすことが、若しくは、実質的に低減することができる。
【００１３】
本発明の一実施形態は、従来のフラッディング技術とは大きく異なるミラー・フラッディング技術に関する。ここで、ミラー・フラッディング技術について、図２Ａおよび図２Ｂを参照して説明する。図２Ａは、本発明の一実施形態によるミラー・フラッディングの方法２００を示すフロー図である。図２Ｂは、本発明の一実施形態によるミラー・フラッディングの構成の断面を示す概略図である。
【００１４】
このミラー・フラッディング技術では、エレクトロン・フラッド・ビーム１５２を比較的低いランディング・エネルギーに設定し（２０２）、電子生成率が１未満（η＜１）になるようにする。これは、比較的大きいランディング・エネルギーを使用して１よりも大きい電子生成率を確保する従来技術とは、対照的である。
【００１５】
基板１５４をエレクトロン・フラッド・ガン１５６の下を通過させる（または下に配置する）（２０４）。この帯電モードの場合、基板１５４の表面１５３は、（溢れ出た電子の吸収により）フラッド・ガン１５６のカソード１５７の電位に達するまで負に帯電される（ほぼフラッド・ガン１５６の低バイアス電極１５９の電位まで帯電させる従来技術とは異なり）。
【００１６】
安定状態に達すると（２０８）、フラッド・ビームによる２次電子の放出はなくなり、フラッドビーム中の入射電子１５２が基板表面１５３で反射（ミラー）されることにより（２１０）、反射電子ビーム１６４が生成される。抽出電極１６６を用いて基板表面１５３の上に形成された抽出静電界は、空間帯電効果を回避しつつ、反射された電子を比較的迅速に再加速し、抽出する（２１２）。このミラー・モードの場合、基板表面の電位がフラッド・ガンの電極（カソード１５７以外の電極）の電位の影響を比較的受けないので、有利である。
【００１７】
下記は、基板表面をミラー・フラッディングするシステムの設定（２０２）の具体例である。設定（２０２）は、フラッド・ガン１５６の電極に印加される電圧、抽出電極１６６に印加される電圧、および基板１５４に印加される電圧といった、システムに印加される種々の電圧を制御するように構成されたコントローラ１５１を用いて実施される。フラッド・ガンのカソード１５７をマイナス１００ボルト（−１００Ｖ）に設定し、アノード１５８をゼロボルト（０Ｖ）のグラウンド電位に設定し、エレクトロン・フラッド・ビームのエネルギーが１００電子ボルト（ｅＶ）になるようにする。ウェハ表面の電位を比較的高い電位から１０ボルト（１０Ｖ）まで低下させたい場合、ウェハ基板１５４に印加されるバイアス電圧（ウェハ・バイアス）はマイナス１１０Ｖ（−１１０Ｖ）に設定する。
【００１８】
上述のミラー・フラッディングの際に電子生成率を確実に１未満にするためには、最初に基板の電荷を既知の状態にするか、または制御して、Ｅ1よりも大きいエネルギーのフラッド・ビーム１５２が、表面１５３に当たらないようにしなければならない。ただし、エネルギーＥ1は、電子生成率が１に等しくなる電子エネルギーとして定義される。
【００１９】
表面の帯電状態が分からない場合は、まず従来のフラッディング１００を使用して、おおよその電圧を知る。本出願は、従来のフラッディングとミラー・フラッディングとを組み合わせた２つの技術を開示している。一方の方法は逐次的方法３００であり、この方法については図３を参照して後で詳しく説明する。もう１つの方法は多重化された方法、すなわち「細分化された」方法４００であり、この方法については図４を参照して後で説明する。
【００２０】
あるいは、マルチステップモード・フラッディングを使用してもよい。例えば、基板の最大正電位に関する上限が分かっている場合がある。そうした上限は、基板処理の履歴や、基板に関する誘電破壊特性から知ることができる。その場合、最初は比較的高い目標電位でミラーモード・フラッディングを実施し、その後、基板が目標電位に近づくまで、徐々に目標電位を下げてゆく場合がある。例えば、ウェハが電子抽出条件で検査された場合、ウェハが正に帯電されているものの、均一な状態ではない場合がある。例示の目的で、ウェハは、破壊することなく１００ボルトまで帯電可能な酸化物層を有し、基板電位の上限は＋１００Ｖであることが分かっているものと仮定する。また、ウェハの目標電位はゼロボルトであるものと仮定する。その場合、まず目標電位＋１００Ｖでミラーモード・フラッディングを実施し、次いで目標電位＋６７ボルトでミラーモード・フラッディングを実施し、次に目標電位＋３３ボルトで、そして目標電位０ボルトで実施する場合がある。
【００２１】
図３は、本発明の一実施形態による、基板を目標電位まで帯電させる逐次的方法３００を示すフロー図である。図３の方法３００は、未知の帯電状態の基板に対して使用することができる。この方法３００は２つのステージを含む。
【００２２】
第１ステージは、基板をほぼ（おおよその）帯電状態にする（３０２）従来技術のフラッディングプロセス（１００）を含む。従来のフラッディングプロセスの一実施形態には、図１Ａおよび図１Ｂを参照して上で説明したようなものがある。
【００２３】
第２ステージは、最終的な（厳密な）帯電状態を達成（３０４）するミラー・フラッディング・プロセス（２００）を含む。ミラー・フラッディング・プロセスの一実施形態については、図３Ａおよび図３Ｂを参照して説明する。
【００２４】
例えば、従来のフラッディング・プロセス（１００）を使用して、基板を最終目標電圧よりも僅か数十ボルト高いところまで帯電させる。次に、ミラー・フラッディング・プロセス（２００）を使用して負の帯電を行い、基板の電位を最終目標電圧まで低下させる。
【００２５】
具体的な例として、二酸化シリコンの層を有する半導体ウェハを１０ボルト（１０Ｖ）の電位まで帯電させたい場合を仮定する。まず、ウェハを従来どおりにフラッディングする（１００）。この従来のフラッディングは、例えば、下記の設定（１０２）を用いて実施される。カソード１５７をマイナス３００ボルト（−３００Ｖ）に設定し、アノード１５８をゼロボルト（０Ｖ）のグラウンド電位に設定し、エレクトロン・フラッド・ビームのエネルギーが、３００電子ボルト（３００ｅＶ）になるようにする。さらに、ウェハ基板１５４に印加されるバイアス電圧（ウェハ・バイアス）もグラウンド電位（０Ｖ）に設定する。ビーム・エネルギーが十分に大きいので、このランディング・エネルギーであれば、電子生成率は１よりも大きくなるはずである。フラッド・ガン１５６の低バイアス電極１５９を３０ボルト（３０Ｖ）に設定し、ウェハ表面がおおよそ３０ボルトに帯電されるようにする。上述の電圧低下およびその他の電圧変動があるので、この３０Ｖへの帯電はおおよそのものである。次に、ウェハをミラー・フラッディングする（２００）。このミラー・フラッディングは、例えば下記の設定（２０２）を用いて実施される。フラッド・ガンのカソード１５７をマイナス１００ボルト（−１００Ｖ）の電位に設定し、アノード１５８をゼロボルト（０Ｖ）のグラウンド電位に設定し、エレクトロン・フラッド・ビームのエネルギーが１００電子ボルト（１００ｅＶ）になるようにする。ウェハ表面の電位を約３０ボルト（３０Ｖ）から１０ボルト（１０Ｖ）に低下させたい場合、ウェハ基板１５４に印加されるバイアス電圧（ウェハ・バイアス）をマイナス１１０ボルト（−１１０Ｖ）に設定する。その結果、最終的にウェハの表面は、従来のフラッディング技術に比べて高い精度で１０Ｖに設定される。
【００２６】
図４は、本発明の一実施形態による、基板を目標電位まで帯電させる多重化された方法、すなわち「細分化された」方法４００を示すフロー図である。この方法４００では、基板１５４の表面１５３を一度に全て処理対象とするのではなく、各エリアを処理対象とする。選択（４０１）された各エリアは、１以上のサイクルにさらされる。各サイクルは、おおよその帯電状態にする（３０２）従来のフラッディング（１００）と、目標電位の最終帯電状態を達成（３０４）するミラー・フラッディング（２００）とを含む。
【００２７】
処理対象となるエリアがまだある場合（４０４）、次のエリアを選択し（４０１）、フラッディング・プロセス（１００／３０２／２００／３０４）はそのエリアに移る。全エリアが処理されると（４０４）、プロセスは終了する。所望の表面エリアを処理対象とするための移動は、段階（歩進）的態様であってもよいし、連続移動（帯状化）であってもよい。
【００２８】
上記の説明では、本発明の実施形態を完全に理解してもらうために、多数の詳細を記載している。しかしながら、本発明の実施形態に関する上記の説明は、発明を網羅しようとするものでもなければ、発明を開示した形態に限定しようとするものでもない。当業者であれば、それらの１以上の具体的詳細、他の方法、構成要素などがなくても、本発明を実施できることが分かるであろう。また、本発明の態様を曖昧にしないように、既知の構造や動作については詳しく図示説明していない。本明細書に記載されている本発明の具体的実施形態や実施例は例示のためのものであり、当業者であれば、本発明の範囲内で種々の等価な変更が可能であることも分かるであろう。
【００２９】
上記の詳細な説明を参照すれば、本発明にそうした変更を施すことが可能である。特許請求の範囲に使用される用語は、明細書や特許請求の範囲に開示されている特定の実施形態に本発明を限定するためのものではない。そうではなく、本発明の範囲は特許請求の範囲によって規定される。特許請求の範囲は、特許請求の範囲解釈に関する決められた原則に従って解釈すべきである。
【図面の簡単な説明】
【００３０】
【図１Ａ】従来のフラッディングの方法を示すフロー図である。
【図１Ｂ】従来のフラッディングの構成を示す概略図である。
【図２Ａ】本発明の一実施形態によるミラー・フラッディングの方法を示すフロー図である。
【図２Ｂ】本発明の一実施形態によるミラー・フラッディングの構成を示す概略図である。
【図３】本発明の一実施形態による、基板を目標電位まで帯電させる逐次的方法を示すフロー図である。
【図４】本発明の一実施形態による、基板を目標電位まで帯電させる、多重化された方法を示すフロー図である。
【図１Ａ】
2006086506.tif 000003
【図１Ｂ】
2006086506.tif 000004
【図２Ａ】
2006086506.tif 000005
【図２Ｂ】
2006086506.tif 000006
【図３】
2006086506.tif 000007
【図４】
2006086506.tif 000008