(57)【要約】【課題】  駆動回路を内蔵しながら簡便な工程で高歩留まりに製造可能な電気光学装置を提供する。【解決手段】  実施形態に係る液晶装置１００は、互いに対向して配置された駆動回路基板（第１基板）１０と画素部形成基板（第２基板）２０と具備し、前記駆動回路基板１０の画素形成基板２０との対向面に多結晶半導体層を含むデータ線駆動回路１１０と、該駆動回路に導電接続されたデータ側回路導通部（第１導通部）とが設けられ、前記画素部形成基板２０の駆動回路基板１０との対向面には、画素電極と該画素電極に対応して設けられたスイッチング素子とを含む画素部２１と、該画素部２１に導電接続されたデータ側画素導通部（第２導通部）２０１とが設けられており、前記データ側回路導通部１０１とデータ側画素導通部２０１とが平面的に重なって配置された導通領域１８１で電気的に接続されている。【選択図】        図４
2006250984.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向して配置された第１基板と第２基板と具備し、
前記第１基板の前記第２基板との対向面に、多結晶半導体層を含む駆動回路部と、該駆動回路部に導電接続された第１導通部とが設けられ、
前記第２基板の前記第１基板との対向面には、画素電極と、該画素電極に導電接続された第２導通部とが設けられており、
前記第１導通部と第２導通部とが、互いに平面的に重なる領域で電気的に接続されていることを特徴とする電気光学装置。
【請求項２】
前記第１導通部と第２導通部とが、前記第１基板と第２基板との間に挟持された導電部材を介して電気的に接続されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１導通部と第２導通部とを電気的に接続する導電部材が、前記第１基板と第２基板とを接合する接合材の少なくとも一部を形成していることを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記第１導通部及び前記第２導通部が、前記第１基板と第２基板とを接合する接合材の外側に配置されていることを特徴とする請求項１又は２に記載の電気光学装置。
【請求項５】
前記第１導通部及び第２導通部に、それぞれ複数の導通端子が設けられており、
前記第１導通部の導通端子と第２導通部の導通端子とが、前記第１基板と第２基板との間に設けられた異方性導電材料を介して電気的に接続されていることを特徴とする請求項３又は４に記載の電気光学装置。
【請求項６】
前記駆動回路部が、前記画素電極に駆動信号を供給する画素部駆動回路と、外部から入力される画像信号に信号処理を施して画素部駆動回路に出力する信号処理回路と、前記画素部駆動回路に電源を供給する電源回路とを含むことを特徴とする請求項１から５のいずれか１項に記載の電気光学装置。
【請求項７】
前記画素電極が形成された領域と平面的に重なる領域の前記第１基板上に、カラーフィルタが形成されていることを特徴とする請求項１から６のいずれか１項に記載の電気光学装置。
【請求項８】
前記画素電極が形成された領域と平面的に重なる領域の前記第２基板上に、カラーフィルタが形成されていることを特徴とする請求項１から６のいずれか１項に記載の電気光学装置。
【請求項９】
前記第２基板に、互いに交差して延びる複数の走査線と複数のデータ線とが形成され、前記走査線とデータ線との交差部に対応して、前記画素電極と電気的に接続された薄膜トランジスタが設けられており、
前記第２導通部が、前記複数の走査線と電気的に接続された複数の走査側画素導通端子と、前記複数のデータ線と電気的に接続された複数のデータ側画素導通端子とを含んでおり、
前記第１基板の駆動回路部が、前記走査線に電気信号を供給する走査線駆動回路と、前記データ線に電気信号を供給するデータ線駆動回路とを含み、
前記第１導通部が、前記走査線駆動回路と電気的に接続された複数の走査側回路導通端子と、前記データ線駆動回路と電気的に接続された複数のデータ側回路導通端子とを有しており、
前記走査側画素導通端子と前記走査側回路導通端子とが電気的に接続され、前記データ側画素導通端子と前記データ側回路導通端子とが電気的に接続されていることを特徴とする請求項１から８のいずれか１項に記載の電気光学装置。
【請求項１０】
第１基板の一面に、多結晶半導体層を含む駆動回路部と、該駆動回路部に導電接続された第１導通部とを形成する工程と、
第２基板の一面に、画素電極と、該画素電極に導電接続された第２導通部とを形成する工程と、
前記第１基板の第１導通部と前記第２基板の第２導通部とを対向させて前記第１基板と第２基板とを貼り合わせることで前記第１導通部と前記第２導通部とを電気的に接続する工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項１１】
請求項１から９のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、その製造方法、及び電子機器に関するものである。
【背景技術】
【０００２】
近年、アクティブマトリクス型の電気光学装置を狭額縁化、低消費電力化する技術として、ＴＦＴ（薄膜トランジスタ）等の画素スイッチング素子を含む画素部とともに、前記画素部に駆動信号を供給する駆動回路を同一の素子基板上に形成する技術が知られている。駆動回路を素子基板上の半導体層を用いて形成する場合、アモルファスシリコンの半導体層では駆動能力が不足するため、画素スイッチング素子と駆動回路の双方をポリシリコンの半導体層を用いて形成することが検討されている。
【０００３】
例えば特許文献１には、画素部のスイッチング素子と走査線駆動回路とを同一の低温ポリシリコンプロセスで素子基板上に形成した電気光学装置が開示されている。他方、特許文献２には、素子基板とは別の駆動回路用基板に低温ポリシリコンプロセスを用いて駆動回路を形成し、前記駆動回路用基板から切り出した駆動回路片を素子基板に接着することで電気光学装置を構成する技術が開示されている。
【特許文献１】特開２００２−２５８７６５号公報
【特許文献２】特開平８−２５０７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に記載の技術は、狭額縁化には有利であるものの、画素部と駆動回路とを同時に形成するために工程が複雑化して歩留まりが低下しやすくなるという問題がある。また特許文献２に記載の技術では、別途用意した回路片を素子基板に実装するので、従来のＩＣチップを用いた電気光学装置と同程度のレイアウト面積が必要であるため狭額縁化にはほとんど寄与しない。さらに低温ポリシリコンプロセスを用いて形成した駆動回路片はＩＣチップより静電気耐性が低いため取り扱いに注意を要する。
【０００５】
本発明は、上記従来技術の問題点に鑑みて成されたものであって、駆動回路を内蔵しながら簡便な工程で高歩留まりに製造可能な電気光学装置とその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するために、互いに対向して配置された第１基板と第２基板と具備し、前記第１基板の前記第１基板側の面に、多結晶半導体層を含む駆動回路部と、該駆動回路部に導電接続された第１導通部とが設けられ、前記第２基板の前記第１基板側の面には、画素電極と、該画素電極に導電接続された第２導通部とが設けられており、前記第１導通部と第２導通部とが、互いに平面的に重なる領域で電気的に接続されていることを特徴とする電気光学装置を提供する。
この構成によれば、当該電気光学装置の表示領域における主要部を構成する画素電極と、該画素電極に対して電気信号を供給する駆動回路部とを異なる基板に設けているので、第１基板に駆動回路部を形成する工程と、第２基板に画素電極を形成する工程とを別々の工程で行うことができる。したがって、高速動作が要求され、また高機能化のために集積度向上が要求される駆動回路部については、最小線幅の狭いフォトリソグラフィ工程を適用することができ、駆動回路部の集積度、動作速度を向上させることができる。
また、表示領域全体での均一性が要求される画素電極の形成領域については、基板上の領域で均一な加工が可能なフォトリソグラフィ工程を適用することができ、表示領域におけるスイッチング特性のばらつきを抑え、表示むらのない高品質の表示が可能になる。
さらに、駆動回路部の形成工程と画素電極の形成工程のそれぞれで最適化された工程を用いることができるため、駆動回路部及び画素電極形成領域の双方で性能及び歩留まりを向上させることができる。
また、駆動回路部と画素電極との電気的接続については、駆動回路部及び画素電極とそれぞれ電気的に接続された第１導通部と第２導通部とを、第１基板と第２基板とを貼り合わせた際に平面的に重なる位置に形成し、電気的に接続する構造としているので、第１基板と第２基板とを貼り合わせる際にこれら第１導通部と第２導通部との電気的接続も同時に成され、工数を増加させることはない。
したがって本構成によれば、高機能の駆動回路を内蔵してコンパクト化を実現しており、また高画質表示を得ることができ、さらに簡便な工程で高歩留まりに製造可能な電気光学装置が提供される。
なお、本発明において「画素電極」は、画素において電気光学物質に電圧を印加する電圧印加手段を意味し、必ずしも個々の画素ごとに区画形成された電極であることを要しない。例えば、複数の画素に跨って延在するストライプ状の電極も上記「画素電極」に含まれる。
また本明細書において、「電気光学装置」とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するもののほか、電気エネルギーを光学エネルギーに変換する発光装置等も含んで総称したものである。
【０００７】
本発明の電気光学装置では、前記第１導通部と第２導通部とが、前記第１基板と第２基板との間に挟持された導電部材を介して電気的に接続されている構成とすることができる。この構成によれば、第１基板と第２基板とを貼り合わせる際に上記導電部材を第１基板上又は第２基板上に配置しておくことで容易に第１導通部と第２導通部との電気的接続を形成できるので、製造容易性に優れた電気光学装置となる。
【０００８】
本発明の電気光学装置では、前記第１導通部と第２導通部とを電気的に接続する導電部材が、前記第１基板と第２基板とを接合する接合材の少なくとも一部を形成していてもよい。このような構成とすれば、第１基板と第２基板とを接合する接合材が、前記第１導通部と第２導通部とを電気的に接続する機能を兼ねたものとなるので、さらに製造効率を向上させることが可能である。
【０００９】
本発明の電気光学装置では、前記第１導通部及び前記第２導通部が、前記第１基板と第２基板とを接合する接合材の外側に配置されていてもよい。前記第１導通部及び第２導通部が前記接合材の内側に形成されていれば、前記両導通部の導電接続構造を前記接合材により外気から遮断でき、前記導電接続構造の電気的信頼性を高め得るものとなる。しかし、前記接合材の内側には、液晶等の電気光学物質が封止される場合があり、前記第１導通部及び第２導通部が接合材の内側に形成されていると、前記両導通部を接続するための導電部材と前記電気光学物質が接触し、電気光学物質に変質を生じる可能性もある。そこで本構成を採用することで、第１導通部と第２導通部との導電接続構造に係る構成部材と電気光学物質との接触を容易に防止することができる。
【００１０】
本発明の電気光学装置では、前記第１導通部及び第２導通部に、それぞれ複数の導通端子が設けられており、前記第１導通部の導通端子と第２導通部の導通端子とが、前記第１基板と第２基板との間に設けられた異方性導電材料を介して電気的に接続されていることが好ましい。通常、駆動回路部と画素電極とは複数の接続配線を介して接続されている。そこで本構成では、前記駆動回路部から導出された複数の接続配線を前記第１導通部の複数の導通端子とそれぞれ電気的に接続し、前記画素電極から導出された複数の接続配線を前記第２導通部の複数の導通端子とそれぞれ電気的に接続するとともに、第１導通部と第２導通部との間に異方性導電材料からなる導電部材を設けた構成とすることで、第１基板と第２基板とを貼り合わせる際に、第１導通部の複数の導通端子と、それらに対応する第２導通部の各導通端子とを容易に電気的に接続できる構造となっている。これにより、効率的に駆動回路部と画素部との導電接続構造を形成することができる。
【００１１】
本発明の電気光学装置では、前記駆動回路部が、前記画素電極に駆動信号を供給する画素部駆動回路と、外部から入力される画像信号に信号処理を施して画素部駆動回路に出力する信号処理回路と、前記画素部駆動回路に電源を供給する電源回路とを含むことが好ましい。すなわち本発明の電気光学装置は、従来外部回路として設けられていた信号処理回路や電源回路を、画素電極に駆動信号を供給する画素部駆動回路とともに基板上に実装した構成が採用できる。このような構成とすれば、上記回路を実装した配線基板を別途電気光学装置に接続する必要が無くなり、電気光学装置のコンパクト化を実現でき、また電子機器に実装するための配線基板も小型のものを用いることができ、実装時の取り回しが容易で作業性に優れる電気光学装置となる。
【００１２】
本発明の電気光学装置では、前記画素電極が形成された領域と平面的に重なる領域の前記第１基板上にカラーフィルタが形成されている構成とすることができる。あるいは、前記画素電極が形成された領域と平面的に重なる領域の前記第２基板上に、カラーフィルタが形成されている構成であってもよい。いずれの構成においても、高画質のカラー表示が可能な電気光学装置を得ることができる。ただし、多結晶半導体層を含む駆動回路部は静電気耐性が比較的低いので、駆動回路部を含まない第２基板側にカラーフィルタを形成すれば、駆動回路部が形成された第１基板を他の工程に供することによる駆動回路部への影響を排除でき、歩留まりの向上が期待できる。
【００１３】
本発明の電気光学装置では、前記第２基板に、互いに交差して延びる複数の走査線と複数のデータ線とが形成され、前記走査線とデータ線との交差部に対応して、前記画素電極と電気的に接続された薄膜トランジスタが設けられており、前記第２導通部が、前記複数の走査線と電気的に接続された複数の走査側画素導通端子と、前記複数のデータ線と電気的に接続された複数のデータ側画素導通端子とを含んでおり、前記第１基板の駆動回路部が、前記走査線に電気信号を供給する走査線駆動回路と、前記データ線に電気信号を供給するデータ線駆動回路とを含み、前記第１導通部が、前記走査線駆動回路と電気的に接続された複数の走査側回路導通端子と、前記データ線駆動回路と電気的に接続された複数のデータ側回路導通端子とを有しており、前記走査側画素導通端子と前記走査側回路導通端子とが電気的に接続され、前記データ側画素導通端子と前記データ側回路導通端子とが電気的に接続されている構成とすることができる。
【００１４】
本発明の電気光学装置の製造方法は、第１基板の一面に、多結晶半導体層を含む駆動回路部と、該駆動回路部に導電接続された第１導通部とを形成する工程と、第２基板の一面に、画素電極と、該画素電極に導電接続された第２導通部とを形成する工程と、前記第１基板の第１導通部と前記第２基板の第２導通部とを対向させて前記第１基板と第２基板とを貼り合わせることで前記第１導通部と前記第２導通部とを電気的に接続する工程と、を有することを特徴とする。
この製造方法では、前記駆動回路部と前記画素電極とを、別々の基板に形成し、第１基板と第２基板とを貼り合わせることで前記駆動回路部と前記画素電極とを電気的に接続するようになっている。これにより、高機能化のために集積度向上が要求される駆動回路部については、最小線幅の狭いフォトリソグラフィ工程を適用して形成することができ、その結果駆動回路部の集積度、動作速度を向上させることができる。また、表示領域全体での均一性が要求される画素電極の形成領域については、基板上の領域で均一な加工が可能なフォトリソグラフィ工程を適用して形成することができるので、表示領域におけるスイッチング特性のばらつきを抑え、表示むらのない高品質の表示が可能になる。
したがって本発明に係る製造方法によれば、高機能の駆動回路部と、均一な表示特性を具備した表示領域とを備えた電気光学装置を容易かつ効率よく製造することができる。
【００１５】
本発明の電気光学装置の製造方法では、前記第１基板と第２基板との間に導電部材を介在させて前記両基板を貼り合わせることで、前記第１導通部と第２導通部とを電気的に接続することが好ましい。
この製造方法によれば、第１基板と第２基板とを貼り合わせる際に、同時に前記第１導通部と第２導通部との導電接続構造を形成することができ、電気光学装置の製造を容易かつ高効率なものとすることができる。
【００１６】
本発明の電気光学装置の製造方法では、前記導電部材として、異方性導電材料を含むものを用いることが好ましい。この構成によれば、前記第１導通部と第２導通部のそれぞれに複数の導通端子が設けられている場合に、前記第１導通部と第２導通部との間に前記異方性導電材料を含む導電部材を配するのみで、互いに対向して配置された第１導通部の導通端子と第２導通部の導通端子とを良好に電気的に接続する一方、隣接する導通端子との短絡は良好に防止することができる。したがって本製造方法によれば、簡便な工程で信頼性に優れる導電接続構造を具備した電気光学装置を製造することができる。
【００１７】
本発明の電子機器は、先に記載の本発明の電気光学装置を備えたことを特徴とする。この構成によれば、高機能の駆動回路をパネルに実装し、制御性に優れ、またコンパクトで実装性に優れた表示部を具備した電子機器を実現できる。
【発明を実施するための最良の形態】
【００１８】
（液晶装置）
以下、本発明の実施の形態について図面を参照しつつ説明する。本実施形態は、本発明に係る電気光学装置をＴＦＴアクティブマトリクス方式の液晶装置に適用したものである。
図１は、本実施形態の液晶装置の斜視構成図である。図２は、同液晶装置の回路構成図である。図３は、同液晶装置を構成する２枚の基板の平面構成図である。図４は、図３（ａ）のＡ−Ａ’線に沿う断面構成図である。図５は、図４（ａ）に示す導通領域１８１の部分平面構造を示す説明図である。
【００１９】
図１に示すように、液晶装置１００は、互いに対向して配置された駆動回路基板（第１基板）１０と、画素部形成基板（第２基板）２０とを備えている。また、駆動回路基板１０と画素部形成基板２０とは、図３（ａ）に示すように、互いに対向する面の周縁部に設けられたシール材（接合材）５２により接合されており、前記両基板１０，２０とシール材５２とに囲まれて液晶層（電気光学物質層）５０が封止されている。
【００２０】
駆動回路基板１０はその一辺端部において画素部形成基板２０より外側に張り出しており、この張出し部１０ａには可撓性を有する配線基板であるフレキシブル基板８０が接続されている。駆動回路基板１０と画素部形成基板２０とが平面的に重なる領域に、平面視矩形状の画像表示領域１１が形成されており、画像表示領域１１の隣接する２辺端に沿ってデータ線駆動回路１１０と走査線駆動回路１２０とが設けられている。画像表示領域１１には、複数の画素が平面視マトリクス状に配列形成されている。
【００２１】
図２は、液晶装置１００の電気的構成を説明するための回路構成図である。図２に示すように、液晶装置１００は、画像表示領域１１と、データ線駆動回路１１０と、走査線駆動回路１２０と、駆動回路１１０，１２０と電気的に接続されたタイミングジェネレータ（信号処理回路）１３０と、前記駆動回路１１０，１２０及びタイミングジェネレータ１３０と電気的に接続された電源回路１４０とを備えている。
【００２２】
液晶装置１００は、駆動回路基板１０と画素部形成基板２０とを有しており、駆動回路基板１０と画素部形成基板２０とが導通領域１８１及び導通領域１８２を介して電気的に接続された構成を備えており、前記両基板が重なる領域に画像表示領域１１が形成されている。
【００２３】
画像表示領域１１には、互いに交差して延びる複数の走査線（Ｇ１，Ｇ２，Ｇ３，…，Ｇｍ）と、複数のデータ線（Ｓ１，Ｓ２，Ｓ３，…，Ｓｎ）とがそれぞれ配列形成されており、これら走査線とデータ線とによって区画される略矩形状の領域が液晶装置１００の各画素に対応する。走査線とデータ線との各交差点に対応して画素スイッチング素子であるＴＦＴ（薄膜トランジスタ）３０が設けられている。ＴＦＴ３０は、液晶５０への電圧印加手段である画素電極２４と電気的に接続されており、画素電極２４とそれに対向する対向電極２８との間に、液晶５０が挟持されている。
【００２４】
本実施形態の液晶装置１００では、上記各部材のうち、走査線Ｇ１〜Ｇｍ、データ線Ｓ１〜Ｓｎ、ＴＦＴ３０、及び画素電極２４は画素部形成基板２０上に設けられて画素部２１を構成している。一方、液晶５０を介して画素電極２４に対向する対向電極２８は、駆動回路基板１０上に形成されており、同じく駆動回路基板１０にはデータ線駆動回路１１０及び走査線駆動回路１２０が設けられている。
そして、画素部形成基板２０上に延在するデータ線Ｓ１〜Ｓｎは、それらの図示上側（−Ｙ側）の端部に設けられた導通領域１８１において、駆動回路基板１０上のデータ線駆動回路１１０から延びる配線と電気的に接続されている。また画素部形成基板２０上に延在する前記走査線Ｇ１〜Ｇｍは、それらの図示左側（−Ｘ側）の端部に設けられた導通領域１８２において、駆動回路基板１０上の走査線駆動回路１２０から延びる配線と電気的に接続されている。
【００２５】
液晶装置の各画素について走査線Ｇ１とデータ線Ｓ１との交差点に対応して設けられたＴＦＴ３０を含む画素を挙げて説明すると、このＴＦＴ３０のゲートは走査線Ｇ１と電気的に接続されており、ＴＦＴ３０のソースはデータ線Ｓ１と電気的に接続されている。ＴＦＴ３０のドレインは、液晶５０への電圧印加手段である画素電極２４と電気的に接続されている。画素電極２４とそれに対向して設けられた対向電極２８との間に液晶５０が挟持されており、これら電極２４，２８間に印加された電圧に応じて画素の透過率が変化するようになっている。対向電極２８には、電源回路１４０により生成された対向電極電位Ｖｃｏｍが供給されるようになっている。
【００２６】
データ線駆動回路１１０は、一水平走査単位の階調データ（画像信号）に基づいて、画像表示領域１１のデータ線Ｓ１〜Ｓｎを順次走査駆動または一ライン毎もしくはグループ毎の駆動をする。走査線駆動回路１２０は、一垂直走査期間内に、水平同期信号に同期して、画像表示領域１１の走査線Ｇ１〜Ｇｍを順次走査駆動する。
【００２７】
タイミングジェネレータ１３０は、本実施形態の場合、外部から入力されるビデオ信号やそれに同期したクロック信号から、液晶装置の動作に必要な各種信号（画像信号、制御信号）を生成する回路である。電源回路１４０は、外部から入力された単一ないし複数の電圧を液晶装置の駆動に必要な複数の電圧に変換する回路（ＤＣ−ＤＣコンバータ）であり、データ線駆動回路１１０や走査線駆動回路１２０に供給する液晶駆動用電位や対向電極電位Ｖｃｏｍを生成する。
【００２８】
図３（ａ）は、駆動回路基板１０の液晶５０側面（画素部形成基板２０との対向面）を示す平面構成図であり、図３（ｂ）は、画素部形成基板２０の液晶５０側面（駆動回路基板１０との対向面）面を示す平面構成図である。
図３（ａ）に示す駆動回路基板１０には、平面視矩形状のカラーフィルタ部１２が設けられている。カラーフィルタ部１２には、液晶装置１００の各画素に対応する複数のカラーフィルタ１２ａが平面視マトリクス状に配列形成されている。カラーフィルタ部１２の外側の基板上に、本発明に係る駆動回路部を構成するデータ線駆動回路１１０、走査線駆動回路１２０、タイミングジェネレータ１３０、及び電源回路１４０が配置されており、上記駆動回路部のうち、データ線駆動回路１１０と走査線駆動回路１２０とが、それぞれ画素部２１に設けられたデータ線Ｓ１〜Ｓｎ及び走査線Ｇ１〜Ｇｍに対して電気信号を供給する画素部駆動回路となっている。上記駆動回路部は駆動回路基板１０上に形成されたポリシリコン膜（多結晶半導体層）を用いて形成されたものである。
【００２９】
カラーフィルタ部１２の−Ｘ側の辺端に沿って、Ｙ軸方向に長手の走査線駆動回路１２０が設けられている。走査線駆動回路１２０の外側に、走査側回路導通部（第１導通部）１０２が形成されており、走査側回路導通部１０２のさらに外側に、互いに電気的に接続されたタイミングジェネレータ１３０と電源回路１４０とが設けられている。走査側回路導通部１０２は、画素部形成基板２０の画素部２１と走査線駆動回路１２０との導電接続構造を形成するものであり、走査線駆動回路１２０と電気的に接続された多数の導通端子（走査側回路導通端子）を有している。
【００３０】
走査線駆動回路１２０はシフトレジスタを含む回路であり、タイミングジェネレータ１３０から入力されるスタートパルスをそれとともに入力されるクロック信号に基づき順次シフトして走査線Ｇ１〜Ｇｍに順次排他的に供給する。この走査線駆動回路１２０の動作により、複数のデータ線Ｓ１〜Ｓｎが、Ｙ方向に線順次に選択される。
【００３１】
カラーフィルタ部１２の−Ｙ側の辺端に沿って、Ｘ軸方向に長手のデータ線駆動回路１１０が設けられている。データ線駆動回路１１０の外側には、データ側回路導通部（第１導通部）１０１が形成されている。データ側回路導通部１０１は、画素部形成基板２０の画素部２１とデータ線駆動回路１１０との導電接続構造を形成するものであり、データ線駆動回路１１０と電気的に接続された多数の導通端子（データ側回路導通端子）を有している。
【００３２】
データ線駆動回路１１０は、シフトレジスタ１１１と、ラッチ回路１１２と、ＤＡコンバータ１１３と、アナログスイッチ１１４とを含んで構成されている。
シフトレジスタ１１１は、タイミングジェネレータ１３０から入力されるクロックに基づき、後段のラッチ回路１１２で画像信号を順次ラッチするタイミングをとるためのサンプリング信号を生成する回路である。ラッチ回路１１２は、タイミングジェネレータ１３０から入力される画像信号（６ビットＲＧＢ／シリアル）を一定時間保持する回路であり、シフトレジスタ１１１から入力されたサンプリング信号に同期して画像信号を取り込むことでドット単位の画像信号をライン単位に束ね、束ねた画像信号をＤＡコンバータ１１３に出力する。ＤＡコンバータ１１３は、ラッチ回路１１２から入力されるライン単位の画像信号（デジタル信号）を液晶印加電圧（アナログ信号）に変換する回路である。アナログスイッチ１１４は、ＤＡコンバータ１１３から入力される液晶印加電圧を決められたタイミングでデータ線Ｓ１〜Ｓｎに供給する回路である。
【００３３】
駆動回路基板１０の−Ｙ側の辺端部には、外部接続端子９０が形成されており、外部接続端子９０には、駆動回路基板１０上に形成された配線パターンを介して上記各回路（データ線駆動回路１１０、走査線駆動回路１２０、タイミングジェネレータ１３０、電源回路１４０）が電気的に接続されている。
【００３４】
図３（ｂ）に示す画素部形成基板２０には、平面視矩形状の画素部２１が設けられている。画素部２１には、液晶装置１００の各画素に対応する複数の画素電極２４が平面視マトリクス状に配列されており、各画素電極２４に対応してＴＦＴ３０が設けられている。また図２に示したように、互いに交差して延びる複数の走査線Ｇ１〜Ｇｍと、複数のデータ線Ｓ１〜Ｓｎとが形成されており、各ＴＦＴ３０は対応する走査線及びデータ線とそれぞれ電気的に接続されている。
【００３５】
画素部２１の−Ｘ側の辺端部に沿って、Ｙ軸方向に長手の走査側画素導通部（第２導通部）２０２が形成されており、走査側画素導通部２０２と画素部２１（走査線Ｇ）とは、Ｘ軸方向に延びる配線群２６を介して電気的に接続されている。走査側導通部２０２は、先に記載の走査側回路導通部１０２とともに、画素部２１に延在する複数の走査線Ｇ１〜Ｇｍと駆動回路基板１０上の走査線駆動回路１２０との導電接続構造を形成するものであり、画素部２１の各走査線Ｇ１〜Ｇｍと電気的に接続された複数（ｍ個）の導通端子（走査側画素導通端子）を備えている。
【００３６】
画素部２１の−Ｙ側の辺端部に沿って、Ｘ軸方向に長手のデータ側画素導通部（第２導通部）２０１が形成されており、データ側画素導通部２０１と画素部２１（データ線Ｓ）とは、Ｙ軸方向に延びる配線群２５を介して電気的に接続されている。データ側画素導通部２０１は、先に記載のデータ側回路導通部１０１とともに、画素部２１に延在する複数のデータ線Ｓ１〜Ｓｎとデータ線駆動回路１１０との導電接続構造を形成するものであり、画素部２１の各データ線Ｓ１〜Ｓｎと電気的に接続された複数（ｎ個）の導通端子（データ側回路導通端子）を備えている。
【００３７】
図４は、図３（ａ）のＡ−Ａ’線に沿う液晶装置１００の断面構成図である。図２に示した構成を具備した駆動回路基板１０と画素部形成基板２０とは、シール材５２を介して接合されており、駆動回路基板１０のカラーフィルタ部１２と、画素部形成基板２０の画素部２１とが互いに対向して配置されている。また、液晶５０の図示左側に符号１８１を付して示す導通領域が設けられており、当該導通領域１８１には、駆動回路基板１０のデータ側回路導通部１０１と、画素部形成基板２０のデータ側画素導通部２０１とが平面的に重なるように配置されている。そして、これらの導通部１０１，２０１間に設けられた導電部材１９０によって、データ側回路導通部１０１とデータ側画素導通部２０１とが電気的に接続されている。これにより、駆動回路基板１０上のデータ線駆動回路１１０と、画素部２１（データ線Ｓ１〜Ｓｎ）とが電気的に接続されている。
【００３８】
図５は、画素部形成基板２０側からみた上記導通領域１８１の平面構造を示す説明図である。図５に示すように、同領域には複数のデータ側回路導通端子１０１ａと、複数のデータ側画素導通端子２０１ａとがＸ軸方向に沿って配列されている。各データ側回路導通端子１０１ａは、データ線駆動回路１１０と電気的に接続されており、各データ側画素導通端子２０１ａは、画素部２１（より詳細には当該データ側画素導通端子２０１ａに対応する走査線Ｓ１〜Ｓｎ）と電気的に接続されている。
【００３９】
そして、図５に示すように、導通領域１８１において、各データ側回路導通端子１０１ａと各データ側画素導通端子２０１ａとが平面的に重なって配置されており、複数の導通端子１０１ａ、２０１ａに跨ってＸ軸方向に延在する導電部材１９０の導電粒子１８５のうち、前記導通端子１０１ａ、２０１ａ間に挟まれたものが両導通端子１０１ａ、２０１ａを電気的に接続している。その余の導電粒子１８５は、導通端子間の電気的接続に寄与せず、したがってＸ軸方向に関して隣接する導通端子１０１ａ、２０１ａが短絡しない構造となっている。
【００４０】
本実施形態の場合、導通部材１９０は、絶縁性ペーストからなるマトリクス１８６中に導電粒子１８５を分散させた異方性導電ペーストであり、導電粒子１８５は、表面に金属膜が被覆された樹脂粒子や金属粒子である。そして、上記異方性導電ペーストは、駆動回路基板１０と画素部形成基板２０との貼り合わせに際して、導通部１０１上又は導通部２０１上に選択的に塗布され、基板１０，２０を貼り合わせることで導電粒子１８５が互いに対向する導通端子１０１ａ及び導通端子２０１ａに接触し、両者を導通するようになっている。
【００４１】
なお、導電部材１９０としては、上記異方性導電ペーストに限らず、異方性導電フィルム（導電粒子を内部に分散させたフィルム）も問題なく用いることができる。また本実施形態では導通領域１８１（導電部材１９０）をシール材５２の内側（液晶５０側）に設けているが、導通領域１８１をシール材５２の外側に設けてもよいのは勿論である。シール材５２の外側に導電部材１９０を配置すれば、液晶と接触させることが不適切な材質の導電部材１９０であっても問題なく適用できる。
またさらに、導電部材１９０はシール材５２の一部を成すものであってもよい。つまり、シール材５２として導電粒子が内部に分散されたものを用いてもよい。このような構成とすれば、シール材形成領域にて駆動回路基板１０と画素部形成基板２０との電気的接続が可能になり、液晶装置１００の狭額縁化に有利な構成となる。
【００４２】
また図３には表れていないが、図３に示した駆動回路基板１０の走査側回路導通部１０２と、画素部形成基板２０の走査側画素導通部２０２とは、図２に示した導通領域１８２において平面的に重なって配置されており、当該領域で導電部材を介して電気的に接続されている。具体的には、図５に示した導通領域１８１と同様に、走査側回路導通部１０２を構成する各走査側回路導通端子に対して、走査側画素導通部２０２を構成する各走査側画素導通端子が位置合わせされて配置され、Ｚ軸方向で対向する導通端子同士が、図４に示したのと同様の導電部材を介して電気的に接続されている。このような構造により、走査線駆動回路１２０と、画素部２１（走査線Ｇ１〜Ｇｍ）とが電気的に接続されている。
【００４３】
上記構成を具備した本実施形態の液晶装置１００によれば、駆動回路部（データ線駆動回路１１０、走査線駆動回路１２０、タイミングジェネレータ１３０、及び電源回路１４０）と、画素部２１とを異なる基板上に形成した構成により、駆動回路基板１０と画素部形成基板２０の双方で高い性能が得られ、また高歩留まりに製造することが可能になっている。
すなわち、画素部と駆動回路部とを同一の基板上に形成する場合では、製造効率上、駆動回路部と画素部とを同工程で並行して形成することが好ましいが、このような製造方法では、駆動回路部の形成と画素部の形成の双方に最適な工程を適用するのが極めて困難である。
これに対して本実施形態の液晶装置では、駆動回路部の形成と画素部の形成とにそれぞれ最適な製造工程を適用できる。駆動回路１１０，１２０等を備えた駆動回路基板１０では最小線幅の細いフォトリソグラフィ工程を適用して高性能の回路を形成することができる一方、比較的大きな面積での品質の均一性が要求される画素部２１では、最小線幅は細くないが大型基板への均一な加工が可能なフォトリソグラフィ工程を適用して画素間で均一なスイッチング特性を得ることができ、輝度、コントラスト等の均一性に優れる表示を得ることができる。
【００４４】
また駆動回路基板１０と画素部形成基板２０とは別々の工程で製造されるので、最小線幅が狭く、加工に時間の掛かるフォトリソグラフィ工程を駆動回路基板１０の製造に適用したとしても、液晶装置１００全体の製造時間への影響を抑えることが可能である。
【００４５】
さらに、画素部形成基板２０の画素部２１に用いられる画素スイッチング素子としては、ポリシリコンを半導体層に用いたＴＦＴに限られず、アモルファスシリコン（非晶質シリコン）を半導体層に用いたＴＦＴであってもよい。アモルファスシリコンＴＦＴを画素スイッチング素子に用いることで、比較的大型の液晶装置１００であっても低コストに製造できる。
なお、本実施形態では液晶５０の層厚方向両側にそれぞれ電極（画素電極２４、対向電極２８）が設けられた構成の液晶装置について説明したが、本発明に係る液晶装置は、このようなＴＮ（Twisted Nematic）モードやＶＡＮ（Vertical Aligned Nematic）モードに好適な構成に限らず、ＩＰＳ（In-Plane Switching）方式やＦＦＳ（Fringe Field Switching）方式と呼ばれている横電界モードの液晶装置としても構成とすることができる。この場合、図２に示した対向電極２８は、駆動回路基板１０上ではなく画素部形成基板２０側に設けられることとなる。
【００４６】
あるいはまた、本実施形態の液晶装置１００は、パッシブマトリクス型の液晶装置として構成することも可能である。この場合、画素部形成基板２０は、その画素部２１に平面視短冊状の透明電極がストライプ状に配列形成された構成とされ、駆動回路基板１０は、前記画素部２１と対向する領域に上記画素部２１の透明電極と交差する方向に延びる短冊状の透明電極がストライプ状に配列形成された構成とされる。
【００４７】
なお、本実施形態では、駆動回路基板１０上にカラーフィルタ部１２を形成しているが、カラーフィルタ部１２を画素部形成基板２０上に形成してもよいのは勿論である。駆動回路基板１０上に設けた駆動回路部は静電気耐性が高くないので、カラーフィルタ部１２の形成工程が駆動回路部に影響するものであるなら、カラーフィルタ部１２は画素部形成基板２０側に設けるのがよい。
【００４８】
（液晶装置の製造方法）
次に、上記実施形態の液晶装置１００の製造方法について図６を参照して以下に説明する。
図６（ａ）は、複数の駆動回路基板１０を一括に形成する大型駆動回路基板１０Ａを示す斜視構成図であり、図６（ｂ）は、複数の画素部形成基板２０を一括に形成する大型画素部形成基板２０Ａを示す斜視構成図である。なお、本実施形態では大型基板の例として６枚取りのものを示しているが、これに限られるものではない。
【００４９】
＜駆動回路基板＞
図６（ａ）に示す大型駆動回路基板１０Ａは、駆動回路基板１０となるべき６個の矩形状領域を形成できる大型のガラス基板を基体としている。符号ＳＬを付して示す点線はスクライブラインであり、スクライブラインＳＬにより区画された各領域が図示の大型ガラス基板における駆動回路基板１０の形成領域である。
【００５０】
まず、上記大型ガラス基板の一面（＋Ｚ側面）に、平面視略矩形状のポリシリコン膜１１０Ａ、１２０Ａをパターン形成する。これらのポリシリコン膜１１０Ａ、１２０Ａは、大型ガラス基板に非晶質シリコン膜を形成した後、非晶質シリコン膜にレーザーを照射することで結晶化して得られたものであり、いわゆる低温ポリシリコン技術を用いて形成したものである。
【００５１】
低温ポリシリコン技術とは、従来の基板を高温（１０００℃程度）に加熱してポリシリコン膜を得る技術に対し、６００℃以下の低温プロセスでポリシリコン膜を得る技術である。上記レーザー照射により非晶質シリコン膜を結晶化する技術では、レーザーを照射する工程を常温で行うことができるため、非晶質シリコン膜の脱水素処理工程や不純物活性化工程の温度（６００℃程度）を超えないプロセス温度での製造が可能になる。
また低温ポリシリコン技術としてはＮｉ助長固相成長法と呼ばれる技術も知られており、この技術においても非晶質シリコンを加熱して結晶化する際の温度を抑えることができるため、非晶質シリコン膜の脱水素処理工程やＮｉゲッタリング工程を含めても６００℃以下のプロセス温度で製造することができる。
【００５２】
図６（ａ）に示すように、ポリシリコン膜１１０Ａ、１２０Ａは大型ガラス基板上の領域に部分的に形成され、その占有面積も小さいため、上記非晶質ポリシリコン膜に対するレーザー照射は、ポリシリコン膜を形成すべき領域に限定して行えばよい。このようにレーザー照射領域を限定すれば、レーザー照射工程におけるスループットを向上させることができる。あるいは、小領域に限定してレーザー照射が可能なので、単位面積あたりのレーザー照射時間を長くとることができ、欠陥の少ないポリシリコンの膜が得られる。
【００５３】
次に、上記ポリシリコン膜１１０Ａ、１２０Ａを用いてトランジスタやダイオード、キャパシタ等を形成することにより、図３に示したデータ線駆動回路１１０、走査線駆動回路１２０、タイミングジェネレータ１３０、及び電源回路１４０からなる駆動回路部を大型ガラス基板上に形成する。これらの具体的な製造方法については、公知の製造方法が適用できるので省略する。また、上記駆動回路部を構成する金属配線や電極等とともに、複数の導通端子を大型ガラス基板上に形成し、データ側回路導通部１０１及び走査側回路導通部１０２を形成する。
【００５４】
上記駆動回路部の形成工程では、ポリシリコン膜１１０Ａ、１２０Ａに対して部分的な不純物導入及び活性化を行うが、本実施形態の製造方法では、この不純物活性化工程をレーザー照射により行ってもよい。従来は、不純物活性化はファーネス（炉）やランプアニール（ＲＴＡ）で行っていたが、レーザー照射により不純物活性化を行うことで、高い活性化率と欠陥修復性とが得られる。この場合にも、大型ガラス基板上に部分的に形成されたポリシリコン膜１１０Ａ、１２０Ａのみに対してレーザー照射を行えばよいので、効率よく迅速に不純物活性化工程を実行することができる。
【００５５】
また、駆動回路部を形成する工程は、画素部２１を形成する工程とは独立に行われるので、駆動回路部を構成する配線材料や回路の構成材料について、画素部２１の構成によらず、任意に選択することが可能である。したがって、上記配線材料等として、上記レーザー照射による不純物活性化を行うのに最適な材料を選択することができ、安価な材料を用いつつ不純物活性化を良好に行うことが可能になる。さらに、配線や電極の膜厚や、配線層間に設けられる層間絶縁膜の膜厚についても、画素部２１の構成によらず任意に設定可能であるため、高性能回路の製造が容易になる。さらに、液晶を挟持する二枚の基板のみを利用するのでコストの高い別基板の部材を必要とせず、しかもＩＣやＬＳＩと同様なシステム回路を液晶装置に搭載しているので、コストの高いＩＣやＬＳＩを外付けする必要もない。
【００５６】
次に、駆動回路部（データ線駆動回路１１０、走査線駆動回路１２０、タイミングジェネレータ１３０、及び電源回路１４０）が形成された大型駆動回路基板１０Ａ上に、上記駆動回路部に隣接してカラーフィルタ部１２を形成する。カラーフィルタ部１２の形成に際しては公知の製造方法を用いることができ、例えば印刷法や液滴吐出法を用いてカラーフィルタ部１２を形成することができる。
以上の工程により、大型駆動回路基板１０Ａが得られる。
【００５７】
＜画素部形成基板＞
次に画素部形成基板２０の製造工程について説明する。
図６（ｂ）に示すように、画素部形成基板２０の製造にも、６枚の画素部形成基板２０を一括に製造可能な大型ガラス基板が用いられる。スクライブラインＳＬに囲まれる各領域が画素部形成基板２０の形成領域である。大型画素部形成基板２０Ａの図示上面（−Ｚ側面）には、複数の画素部２１と、各画素部２１から延出されたデータ側画素導通部２０１と走査側画素導通部２０２とが形成される。
【００５８】
画素部形成基板２０Ａの製造には、従来から知られているＴＦＴアクティブマトリクス基板の製造方法がそのまま適用できる。すなわち、大型ガラス基板上に非晶質シリコン膜、あるいは非晶質シリコン膜を結晶化してなるポリシリコン膜を形成し、これらを半導体層とするＴＦＴを大型ガラス基板上に配列形成する。その後ＴＦＴと電気的に接続された画素電極を大型ガラス基板上に平面視マトリクス状に配列形成することで、画素部２１を形成することができる。
【００５９】
また、データ側画素導通部２０１については、上記画素部２１のＴＦＴと接続されて画素部２１内に延在する複数のデータ線を画素部２１の外側（−Ｙ側）まで延出することで形成でき、走査側画素導通部２０２については、画素部２１のＴＦＴと接続されて画素部２１内に延在する複数の走査線を画素部２１の外側（−Ｘ側）まで延出することで形成することができる。導通部２０１，２０２を構成する各導通端子の先端部については、図５に示したデータ側画素導通端子２０１ａのように拡幅してパッドを形成しておくのがよい。
以上の工程により大型画素部形成基板２０Ａが得られる。
【００６０】
大型駆動回路基板１０Ａと大型画素部形成基板２０Ａとを製造したならば、図６に示すように、大型駆動回路基板１０Ａの図示上面（＋Ｚ側面）と大型画素部形成基板２０Ａの図示上面（−Ｚ側面）とを対向させて貼り合わせる。貼り合わせに際しては、図３に示したように、各画素部形成基板２０の形成領域の周縁部に平面視略矩形状のシール材５２を配置しておく。またデータ側回路導通部１０１とデータ側画素導通部２０１とが対向する領域、及び走査側回路導通部１０２と走査側画素導通部２０２とが対向する領域に、異方性導電ペースト等からなる導電部材１９０を配置しておく。
【００６１】
なお、シール材５２により駆動回路基板１０と画素部形成基板２０との間に封止される液晶は、上記貼り合わせに先立って大型駆動回路基板１０Ａ又は大型画素部形成基板２０Ａ上に選択的に配置してもよいし、基板を貼り合わせた後にシール材５２の内側に注入してもよい。またシール材５２及び導電部材１９０を配置する基板は大型画素部形成基板２０Ａでなくても構わない。
【００６２】
上記貼り合わせ工程によって、データ側回路導通部１０１とデータ側画素導通部２０１とが導電部材１９０により電気的に接続され、また走査側回路導通部１０２と走査側画素導通部２０２とが導電部材１９０により電気的に接続される。その結果、大型駆動回路基板１０Ａ上のデータ線駆動回路及び走査線駆動回路と、大型画素部形成基板２０Ａ上の画素部２１とが電気的に接続される。
その後、大型駆動回路基板１０Ａ、及び大型画素部形成基板２０ＡのスクライブラインＳＬに沿ってガラス基板を切断することで、６個の液晶装置１００を製造することができる。
【００６３】
本実施形態の製造方法では、大型駆動回路基板１０Ａと大型画素部形成基板２０Ａとを別々の工程で製造するので、大型駆動回路基板１０Ａの製造に際しては、最小線幅の細い微細加工が可能なフォトリソグラフィ工程を適用して高集積、高性能の駆動回路部を形成することができる一方、大型画素部形成基板２０Ａの製造に際しては、大型ガラス基板の全面で均一な加工が可能なフォトリソグラフィ工程を適用して、電気特性のばらつきが少ない画素スイッチング素子を具備した画素部２１を形成することができる。したがって本製造方法によれば、高性能の駆動回路部を備え、均一な表示画像が得られる液晶装置を歩留まりよく製造することができる。
【００６４】
また、大型駆動回路基板１０Ａの製造に際して、大型ガラス基板上に形成した非晶質シリコン膜に対し部分的にレーザー照射を行うことでポリシリコン膜１１０Ａ、１２０Ａを形成することができるので、ポリシリコン膜の形成工程を迅速かつ効率的に行うことができる。またこのように部分的にレーザー照射を行う場合には大型のレーザー装置は不要で、安価な小型レーザー装置を用いることができるので、設備コストの点でも有利である。
さらにポリシリコン膜１１０Ａ、１２０Ａに注入した不純物の活性化に際してもレーザー照射を用いることができ、図６に示すように、画素部形成基板２０の製造にも、６枚の画素部形成基板２０を一括に製造可能な大型ガラス基板が用いられる。図６（ｂ）のスクライブラインＳＬに囲まれる各領域が画素部形成基板２０の形成領域である。この不純物活性化工程においても、ポリシリコン膜１１０Ａ、１２０Ａに対して選択的にレーザー照射を行うこととすれば、高いスループットで不純物活性化を行うことができる。
【００６５】
また、データ線駆動回路１１０、走査線駆動回路１２０等の駆動回路部と、画素部２１のそれぞれで最適な構成材料を選択することができるので、例えば駆動回路部については上記レーザー照射による不純物活性化に適した構成材料を用いて配線や電極を形成することができる。
【００６６】
（製造方法の変形例）
先に記載のように、本発明に係る液晶装置においては、カラーフィルタ部１２を駆動回路基板１０と画素部形成基板２０のいずれに設けるかは選択的であり、図６を参照して説明した上記製造方法では、大型駆動回路基板１０Ａにカラーフィルタ部１２を設けることとしていた。以下では、カラーフィルタ部１２を大型画素部形成基板２０Ａに設ける場合の製造工程について説明する。なお、上記カラーフィルタ部１２の配置以外は図６に示した製造方法と同様であるから、図７において図６と共通の構成要素には同一の符号を付して説明を省略する。
【００６７】
図７に示すように、本実施形態の製造方法では、大型駆動回路基板１０Ａではなく大型画素部形成基板２０Ａ上にカラーフィルタ部１２を形成する。すなわち、図６に示した大型画素部形成基板２０Ａの画素部２１上に、さらにカラーフィルタ部１２を積層して形成する。一方、大型駆動回路基板１０Ａでは、データ線駆動回路１１０、走査線駆動回路１２０、タイミングジェネレータ１３０、及び電源回路１４０からなる駆動回路部の形成工程までを行う。
【００６８】
本製造方法によれば、カラーフィルタ部１２を駆動回路基板１０と異なる基板上に形成するので、低温ポリシリコン膜を用いて形成しているために比較的静電気耐性の低い駆動回路部が形成されている大型駆動回路基板１０Ａをさらに他の工程に供する必要が無くなり、駆動回路部に対する静電気等の影響を可能な限り排除できる。したがって本製造方法は、液晶装置の歩留まり向上に大きく寄与し得るものである。
【００６９】
（電子機器）
図８は、本発明に係る電子機器の一例を示す斜視図である。図８に示す携帯電話１３００は、上記実施形態の液晶装置を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えて構成されている。
上記各実施の形態の液晶装置は、上記携帯電話に限らず、電子ブック、プロジェクタ、パーソナルコンピュータ、ディジタルスチルカメラ、テレビジョン受像機、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、かかる構成とすることで、高機能の駆動回路をパネルに実装し、制御性に優れ、またコンパクトで実装性に優れた表示部を具備した電子機器を実現できる。
【００７０】
なお、本発明の技術範囲は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した各実施形態に種々の変更を加えたものを含む。すなわち、各実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。例えば、上記実施形態では電気光学装置の一例として液晶装置を挙げて説明したが、画素部と該画素部に接続された駆動回路部とを具備した電気光学装置であれば本発明は問題なく適用でき、例えば、有機エレクトロルミネッセンス装置、プラズマ型装置にも好適に用いることができる。
【図面の簡単な説明】
【００７１】
【図１】実施形態に係る液晶装置の斜視構成図。
【図２】同、液晶装置の電気的構成を示す図。
【図３】同、液晶装置を構成する２枚の基板の平面構成図。
【図４】図３のＡ−Ａ’線に沿う断面構成図。
【図５】図４の導通領域の概略平面構造を示す説明図。
【図６】実施形態に係る液晶装置の製造方法における工程図。
【図７】他の実施形態の製造方法における工程図。
【図８】実施形態に係る電子機器の一例を示す斜視構成図。
【符号の説明】
【００７２】
１００  液晶装置（電気光学装置）、１０  駆動回路基板（第１基板）、１２  カラーフィルタ部、２０  画素部形成基板（第２基板）、２１  画素部、２４  画素電極、２８  対向電極、３０  ＴＦＴ（薄膜トランジスタ）、５０  液晶層、５２  シール材、８０  フレキシブル基板、９０  外部接続端子、１０１  データ側回路導通部（第１導通部）、１０１ａ  データ側回路導通端子、１０２  走査側回路導通部（第１導通部）、２０１  データ側画素導通部（第２導通部）、２０１ａ  データ側画素導通端子、２０２  走査側画素導通部（第２導通部）、１１０  データ線駆動回路、１２０  走査線駆動回路、１３０  タイミングジェネレータ、１４０  電源回路、１１１  シフトレジスタ、１１２  ラッチ回路、１１３  ＤＡコンバータ、１１４  アナログスイッチ、１８１，１８２  導通領域、１９０  導電部材
【図１】
2006250984.tif 000003
【図２】
2006250984.tif 000004
【図３】
2006250984.tif 000005
【図４】
2006250984.tif 000006
【図５】
2006250984.tif 000007
【図６】
2006250984.tif 000008
【図７】
2006250984.tif 000009
【図８】
2006250984.tif 000010