(57)【要約】      （修正有）【課題】オーディオ信号の品質向上や、ビデオ信号との同期の安定維持を図れるようにする。【解決手段】メモリ部１０２の書き込みアドレスと読み出しアドレスの差が信号合成部ＳＵＭで取られ、データ占有量情報ＢＦが求められる。この情報ＢＦは、下限、上限のしきい値が与えられた比較部Ｃ１、Ｃ２で比較され、このしきい値の外になったとき、つまり下限しきい値より低い値になったときは、占有量が少ないことであり読み出しアドレスが１回だけホールドされ繰り返し読み出しが行われ、逆に上限しきい値より高い値になったときは、占有量が多すぎることであり書き込みアドレスが１回だけホールドされる。これにより、メモリ部１０２には常に設定されたレンジ内の安定したデータ量が維持され、データ入力出力間の遅延時間もレンジ内で安定したものとなる。【選択図】  図１
2006018999.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータを受信するＦＩＦＯバッファメモリのデータ占有量を自動的に制御するための装置、該装置は下記を具備する、
第一のトリガー信号に応答してＦＩＦＯバッフアメモリの複数のメモリセル中にデータ要素を書き込むための、及び第二のトリガー信号に応答してメモリセルからデータ要素を読み出すためのＦＩＦＯメモリ手段、データ要素は書き込みアドレスの指示により指定される順番でメモリセルへ書き込まれ、データ要素は読み出しアドレスの指示により指定されるところの最初に書込まれたデータ要素は最初に読み出されるという順番でメモリセルから出力される、
バッファセンタリング信号を供する手段、
該データを保持しているメモリセル数を測定する手段、
可変的および動的にＦＩＦＯバッフアメモリのデータ占有量のレンジを上限と下限のしきい値で設定する手段、
測定する手段により測定されたデータ要素を保持するＦＩＦＯバッフアメモリのメモリ数が、上限のデータ占有量のしきい値に相当する値を超えたときに、バッフアセンタリング信号に応答して書き込みアドレスの指示を禁止する手段、及び
測定する手段により測定されたデータ要素を保持するＦＩＦＯメモリのメモリセル数が、下限のデータ占有量のしきい値に相当する値より低下したときにバッフアセンタリング信号に応答して読み出しアドレスの指示を禁止する手段、
【請求項２】
書き込みアドレスの指示を禁止する手段は、新しく受信したデータ要素を、ＦＩＦＯバッフアメモリの直前に書き込まれたメモリセルに対して書き込みする手段を含み、及び
読み出しアドレスの指示を禁止する手段は、ＦＩＦＯバッフアメモリの直前に読み出されたメモリセルからデータ要素を読み出す手段を含む、
請求項１に記載の装置。
【請求項３】
書き込みアドレスの指示を禁止する手段は、新しく受信したデータ要素をＦＩＦＯバッフアメモリの直前に書き込まれたメモリセルに一回書き込みを行い、及び
読み出しアドレスの指示を禁止する手段は、ＦＩＦＯバッフアメモリの直前に読み出されたメモリセルからデータ要素を一回読み出しを実行する、
請求項２記載の装置。
【請求項４】
メモリセルの数を測定する手段は、書き込みアドレスの指示により指定された書き込みアドレスと、読み出しアドレスの指示により指定された読み出しアドレスとの差をとる手段を有する、請求項１に記載の装置。
【請求項５】
提供されるバッファセンタリング信号は、期間信号であり、
書き込みアドレスの指示を禁止する手段は、新しく受信したデータ要素を、期間信号に応答してＦＩＦＯメモリの直前に書き込まれたメモリセルに、一回書き込みを行い、及び
読み出しアドレスの指示を禁止する手段は、期間信号に応答してＦＩＦＯバッフアメモリの直前に読み出されたメモリセルからデータ要素を一回読み出しを行う、
請求項１に記載の装置。
【請求項６】
受信される複数のデータ要素は、フィールドレート或いはフレームレートのいずれかで、ビデオイメージを表す多重化されたビデオとオーディオ信号から分離され、及び該多重化されたビディオとオーディオ信号中に含まれるディジタルビデオ信号と時間的関係にあるディジタルオーディオ信号であり、
期間信号は、多重化されたビデオとオーディオ信号により表されるビデオイメージのレートで供される、
請求項５に記載の装置。
【請求項７】
データエレメントが連続して入力されるバッフアメモリのデータ占有量を自動的に制御するための方法、該方法は下記を具備する、
書き込みアドレスの指示により指定されたアドレス順でバッフアメモリの複数のアドレスで呼び出せるメモリセル中に連続的に入力されたデータを書き込む、
読み出しアドレスの指示により指定された書き込み順で、複数のアドレスで呼び出せるメモリセルからデータ要素を選択的に読み出す、
バッフアセンタリング信号を供する、及び      
バッフアセンタリング信号に応答して、バッフアデータ占有量の上限及び下限のしきい値にバッフア占有量のレンジ内でデータ要素を保持するところの、アドレスで呼び出せるメモリセルの数を可変的及び動的に維持する、前記維持する工程は、(a)データ要素を保持するメモリセルの数がデータ占有量の上限しきい値に相当する値を越えたときに、書き込みアドレスの指示を禁止する、及び(b)データ要素を保持するメモリセルの数がデータ占有量の下限しきい値に相当する値より低下したときに、読み出しアドレスの指示を禁止する、の工程をさらに含む。
【請求項８】
書き込みアドレスの指示を禁止する工程は、直前に書込まれたメモリセルに新しく受信したデータ要素を書込むことを行う工程を含み、
読み出しアドレスの指示を禁止する工程は、直前に読み出されたメモリセルからデータエレメントを読み出すことを行う工程を含む、
請求項７に記載の方法。
【請求項９】
新しく受信したデータ要素を直前に書き込まれたメモリセルに一回の書き込みを行い、及び
直前に読み出されたメモリセルからデータ要素の一回の読み出しを行う、
請求項８に記載の方法。
【請求項１０】
提供されたバッフアセンタリング信号は、期間信号であり、及び
書き込みアドレスの指示を禁止すること、及び読み出しアドレスの指示を禁止することの工程は、期間信号に応答して実行される、請求項７に記載の方法。
【請求項１１】
書き込みアドレスの指示の内容と読み出しアドレスの指示の内容から、そこにデータ要素を保持するメモリセルの数を測定する工程を含む、請求項７に記載の方法。
【請求項１２】
連続する入力データ要素は、フイールドレート或いはフレームレートのいずれかでビデオイメージを表す多重化されたビデオとオーディオ信号から分離されるところの、及び多重化されたビデオとオーディオ信号中に含まれるディジタルビデオ信号と時間的関係にあるところのディジタルオーディオ信号であり、
バッフアセンタリング信号は、多重化されたビデオとオーディオ信号により表されるビデオイメージのレートでの期間信号であり、及び
書き込みアドレスの指示を禁止する及び読み出しアドレスの指示を禁止する各工程は、ディジタルビデオ信号と時間的関係にある分離されたディジタルオーディオ信号を維持するために期間信号に応答して一回禁止する読み出しアドレスの指示と書き込みアドレスの指示で期間信号に応答して実行される、
請求項７の方法。
【発明の詳細な説明】
【産業上の利用分野】
【０００１】
この発明は、ＦＩＦＯメモリ制御装置及び制御方法とその応用機器に関するもので、特にビデオインターフェースにおけるデジタルオーディオ信号の処理に有効であり、また高速書き込み高速読み出しが可能な先入れ、先出し型のＦＩＦＯメモリにおいて、オーディオ信号の品質向上や、ビデオ信号との同期維持を確保するものである。
【関連技術の説明】
【０００２】
デジタルオーディオ及びビデオ信号の記録は、質の低減がなく何回でもコピーができることが重要である。つまり、記録媒体は物理的な劣化が生じるので、記録寿命は不定ろろろろであるため、サンプルデータは、新しい記録媒体に情報の損失なしにコピーできることが重要である。
【０００３】
スイッチャ−，記録装置及び効果装置の相互接続を必要とする高品位なプロダクション分野では、信号の度重なる繰り返し変換やフィルタリングのために生じる信号品質の劣化を防止することが要望されている。
【０００４】
デジタルオーディオ、ビデオ信号は、異なるレートでサンプリングされているが、これらは、ケーブル節約のためには多重化して１本化することができる。多重化による伝送は、専門のスタジオ分野のようにそれぞれの目的のために種々の方法で相互接続を必要とする多くのビデオ、オーディオ機器には有効であり、ビデオ、オーディオ信号を分離する場合も、マトリックスによる分離が容易である。データ伝送のためにビデオとオーディオ信号を多重化するのに適合したスタジオ装置において、デジタルビデオインターフェースのガイドラインとして、標準方式の幾つかが開発されている。この標準方式は、ＣＣＩＲ勧告６５６、６０１−２ 及び、ＳＭＰＴＥ(Society of motion picture and television engineers)標準方式１２５Ｍにある。一般にデジタルビデオ信号の伝送周波数は２７ＭＨｚであり、各ビデオ走査ラインは、水平同期により分離されており、この水平同期は、ラスターの終りから次のラスターの始まりまでの期間にビームが帰還するのに十分な時間である。２値で特定ワード長のデジタルオーディオサンプルのように補助的な信号は、上記同期期間に多重することが可能である。つまりビデオに関連したオーディオ信号を、走査ライン間に埋め込むことが可能である。
【０００５】
上記のように、オーディオとビデオ信号を多重化して、装置間を１本のラインで伝送するときは便利であるが、各装置では各信号をしばしば分離して処理しなければならないときがあり、多重化を解くことが要求される。デジタルオーディオ信号は、２７ＭＨｚ（伝送周波数）とは異なる例えば４８ＫＨｚでデジタル化されて、水平同期期間に多重されているので、このデジタルオーディオ信号を分離抽出するために、２７ＭＨｚで受けて、４８ＭＨｚに変換して出力し、かつビデオ信号との同期も確保できるＦＩＦＯメモリ装置が必要である。
【０００６】
前述した標準方式においては、例えば１ビデオフレームに付き固定数のオーディオサンプルが割り当てられ、５ビデオフレーム（１ビデオフレームは５２５ライン／５９．８Ｈｚ）に付き８００８オーディオサンプルが存在する。この場合、ＦＩＦＯメモリ装置内部のオーディオサンプルの数は、５フィールド分の値が維持されている。つまり、各オーディオサンプルは、常にＦＩＦＯメモリ装置内にほぼ同じ数だけ存在している。ビデオ信号に対して、付加的な時間遅延や先行が生じた場合、ビデオとオーディオ信号の同期がはずれる。このような事態が生じる理由としては各種ある。例えばＦＩＦＯメモリ装置の出力周波数の対するドリフト、機器より作成された映像信号において、ビデオ、オーディオ信号の周波数及び位相同期が成されていない場合等である。また、広範囲の信号の切り換えがある場合である。これは、あるビデオフィールドのオーディオサンプルのトータル数は、正確には次に続くフィールドのオーディオサンプル数と同じではない場合があり、映像信号を複数の信号源（ソース）から発生させるような切換え操作があると、ＦＩＦＯメモリ装置内においてオーディオサンプル数の増減が生じる。記録、再生において、サンプル数が不正確であると、オーディオ信号がビデオ信号イメージに合致しないずれた音が生じる。現在の専門スタジオでは、非位相同期のビデオ／オーディオ成分をまずデジタルアナログ変換し、次に、互いの周波数関係を安定した確実なものとするために位相ロックしたレートでアナログデジタル変換している。しかしこの方法は、費用が高くなり、時間的に不利な面がある。また上述した方法では、信号の切換操作があると、アドレスタイミングに好ましくない結果をもたらす。
【０００７】
その結果として、ＦＩＦＯメモリのサイズを越えて、スキップさせる程のデータ量が入力された場合、あるいは、繰り返して用いる程にＦＩＦＯメモリ部からのデータが出力されて内部のデータ量が少ない場合には、クリック音やポツ音が発生する。単一（瞬間的）なスキップや繰り返しは、現行の標準方式ではさほど問題ではないが、連続して上記のようなスキップや繰り返し出力が行われると耳ざわりとなり好ましくない。ＦＩＦＯメモリ部の通常の動作では、オーバーフローやアンダーフローは生じないが、周波数ドリフトや信号切換えがあるとデータのスキップや繰り返しが発生する。現在、上記のように連続的なデータのスキップや繰り返しが発生するのを防止する装置や方法は、デジタルビデオインターフェースには適用されていない。
【０００８】
最近では、特殊効果等のためにビデオ及びオーディオ信号の切換え操作や編集が良く行われるようになり、専門的なスタジオでは、低価格で、機能が改善された、そして使い安い装置や方法が要望されている。この装置や方法は、ＳＭＰＴＥ方式に応じたＦＩＦＯメモリ装置によって、ビデオとオーディオ信号の同期タイミング効果がもたらされるような装置や方法である。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
この発明は、上記の要望を満足するもので、ＦＩＦＯメモリ部のデータ占有量が任意の指定レンジから外れたときに、メモリバッファサイズの再センタリングを行うことにより、ＦＩＦＯメモリ部にわずかな占有量と遅延を維持させものである。
【００１０】
この発明は、ＦＩＦＯメモリ装置及び方法を提供するもので、データサンプルを受けて出力周波数でこれらのデータサンプルを出力するもので、この場合、データは入力から出力までの間メモリ内で所定時間を維持される。またこの発明の装置及び方法は、同期ずれの問題を解決し、所定レンジ内にＦＩＦＯメモリ部のデータ占有量を維持することで、クリック音やポツ音をなくすものである。
【課題を解決するための手段】
【００１１】
この発明では、ＦＩＦＯメモリ部は、メモリセルに格納するためのデータを書き込みレートで受けとる。メモリセルのデータは出力データレートで出力される。ＦＩＦＯメモリ部のデータ占有量は、書き込みアドレスと読み出しアドレスの差により決定される。そして可変的及び動的に選択されたデータサイズレンジであるバッファセンタリング信号によりデータ占有量がチェックされる。またそのデータサイズレンジは、ＦＩＦＯメモリ部の容量よりも小さい。先の指定されたレンジは、ＦＩＦＯメモリ部の書き込みから読み出しまでの間のデータストア遅延時間に相当する。もし、バッファセンタリング時間（ストア遅延時間）について、ＦＩＦＯメモリ部のデータ占有量がレンジの下限より低下、若しくは遅延時間の下限より低下した場合には、ＦＩＦＯメモリ部の読み出しアドレスが保持され、直前に読み出されたデータが再度読み出される。ただし１回だけである。このことは、ＦＩＦＯメモリ部のデータ占有量が指定レンジに治まるように、入力データが蓄積される時間的余裕を与えるこである。一方、ＦＩＦＯメモリ部のデータ占有量がレンジの上限より上昇、若しくは遅延時間の上限より上昇した場合には、ＦＩＦＯメモリ部の書き込みアドレスが保持され、直前に書込まれデータ部に再度書込まれる。ただし１回だけである。このことは、ＦＩＦＯメモリ部のデータ占有量が指定レンジに治まるように、出力データが読み出されるまでの時間的余裕を与えるこである。
【００１２】
さらにこの発明によると、オーディオ信号の磁気記録再生に関して、前述した時間的遅延の問題を解決するものである。磁気記録再生においてビデオ信号とオーディオ信号との同期を確保するために、ＦＩＦＯメモリ部はバースト的なオーディオサンプルを入力レートで受けとり、これとは異なる低レートで前記オーディオサンプルを出力する。ＦＩＦＯメモリ部の内部におけるデータの遅延時間が、長すぎたり、短すぎたりすると、リップ同期となりビデオイメージに対してオーディオがミストラッキングとなる。ＦＩＦＯメモリ部において１データ以上のオーバーフローやアンダーフローが生じると、クリック音やポツ音が生じる。このようなオーディオチャンネルに発明を適用し、ＦＩＦＯメモリ部の内部のデータサイズをレンジ内の維持することにより、オーディオとビデオイメージとのずれを防止でき、またクリック音やポツ音を防止できることになる。
【００１３】
［作用］
上記の手段により、オーディオ信号の品質の劣化を防止できるとともに、ビデオ信号とオーディオ信号との同期を確実なものとすることができる。
【００１４】
本願発明の第一の観点に従って、第１のトリガ信号により複数のデータが入力されて、連続的に指定される書き込みアドレスの複数のメモリセルに書き込まれ、第２のトリガ信号により、連続的に指定される読出しアドレスの前記複数の前記複数のメモリセルから前記複数のデータが読み出されるＦＩＦＯメモリ部と、前記ＦＩＦＯメモリ部を可変および動的に制御するためのセンタリング信号に応答して、前記ＦＩＦＯメモリ部のデータを保持しているメモリセル数が、設定されたデータ占有量のレンジ以内にあるように制御する制御手段とを具備した事を特徴とするＦＩＦＯメモリ制御装置、が提供される。
【００１５】
上記ＦＩＦＯメモリ制御装置の前記制御手段は、データを保持しているメモリセル数を測定する測定手段と、可変的および動的に前記データ占有量を上限と下限のしきい値で設定する手段と、データを保持するメモリセル数が前記上限のしきい値を越えたときに前記測定手段の出力に応答して前記書き込みアドレスの指示を禁止する手段と、データを保持するメモリセル数が前記下限のしきい値より低下したときに前記測定手段の出力に応答して前記読み出しアドレスの指示を禁止する手段とを具備することができる。
【００１６】
同じく上記ＦＩＦＯメモリ制御装置の前記バッファセンタリング信号は、期間設定信号を含む事ができる。
【００１７】
同じく上記ＦＩＦＯメモリ制御装置の前記制御手段は、プログラムにより実現されることができる。
【００１８】
上記書き込みアドレスの指示を禁止する手段は、新しく入力したデータを直前に書き込まれたメモリセルに対して単一書き込みを行う手段を含み、前記読み出しアドレスの指示を禁止する手段は、直前に読み出されたメモリセルから単一読み出しを実行する手段とを具備することができる。
【００１９】
上記測定手段は、書き込みアドレスと読み出しアドレスの差をとる手段を有することができる。
【００２０】
本願発明の第２の観点に従って、多重されたビデオとオーディオ信号を受けて、ビデオ信号とオーディオ信号を分離して出力する手段と、分離されたビデオ信号を受けて処理するビデオチャンネル手段と、分離されたオーディオ信号を受けてビデオ信号との時間的関係が整合するように処理するように成されており、その処理部分が、ＦＩＦＯメモリ部と、遅延時間制御信号に応答して前記ＦＩＦＯメモリ部の遅延時間を制御する制御部とからなるオーディオチャンネル手段と、処理後のビデオおよびオーディオ信号を磁気媒体に記録するための磁気ヘッドを有した磁気記録手段とを具備した事を特徴とする磁気記録装置、が提供される。
【００２１】
上記磁気記録装置の前記制御部は、前記ＦＩＦＯメモリ部のデータ遅延時間を測定する測定手段と、上限と下限の遅延時間しきい値により、前記データ遅延時間を可変的および動的にレンジ内に確定するための手段と、前記測定手段の出力に応答し、前記遅延時間が上限の遅延時間しきい値を越えた場合に前記書き込みアドレスを禁止する手段と、前記測定手段の出力に応答し、前記遅延時間が下限の遅延時間しきい値より低下した場合に前記読み出しアドレスを禁止する手段とを具備することができる。
【００２２】
同じく上記磁気記録装置の前記遅延時間制御信号は、期間設定信号を含む事ができる。
【００２３】
同じく上記磁気記録装置の前記制御部は、プログラムにより実現されることができる。
【００２４】
上記書き込みアドレスの指示を禁止する手段は、新しく入力したデータを直前に書き込まれたメモリに対して単一書き込みを行う手段を含み、前記読み出しアドレスの指示を禁止する手段は、直前に読み出されたメモリから単一読み出しを実行する手段とを具備することができる。
【００２５】
上記測定手段は、書き込みアドレスと読み出しアドレスの差をとる手段を有することができる。
【００２６】
本願発明の第３の観点に従って、複数のデータがバッファメモリにシリアル入力されるステップと、前記データを書き込みアドレスの手順により指定された複数のメモリセルに書込むステップと、前記複数のメモリセルから書き込み順に読み出しアドレスにより指定された順で読み出すステップと、バッファセンタリング信号を受けるステップと、前記バッファセンタリング信号に応答し、データ占有量のレンジ以内にデータを保持した前記メモリセルの数を可変的及び動的に維持するステップとを具備したことを特徴とするＦＩＦＯメモリ制御方法、が提供される。
【００２７】
上記ＦＩＦＯメモリ制御方法の前記データを保持したメモリセルの数を維持するステップは、データを保持したメモリセルの数を測定するステップと、前記バッファメモリのデータ占有量の上限及び下限のしきい値を設定するステップと、前記データを保持したメモリセルの数が上限のしきい値を越えたときに、書き込みアドレスを停止状態にするステップと、前記データを保持したメモリセルの数が下限のしきい値を低下したときに、読み出しアドレスを停止状態にするステップとを具備することができる。
【００２８】
上記ＦＩＦＯメモリ制御方法の前記バッファセンタリング信号は、期間信号を含むことができる。
【００２９】
上記ＦＩＦＯメモリ制御方法の前記メモリセルの数を可変的及び動的に維持するステップは、前記バッファメモリのデータ占有量の上限及び下限のしきい値をプログラムにより設定することができる。
【００３０】
上記書き込みアドレスを停止状態にするステップは、直前に書込まれた書き込みアドレスに新しいデータを１回書込むステップを有し、読み出しアドレスを停止状態にするステップは、直前に読み出されたメモリセルから１回読み出すステップを有することができる。
【００３１】
上記測定するステップは、書き込みアドレスと読み出しアドレスの差をとるステップを有することができる。
【００３２】
本願発明の第四の観点に従って、多重されたビデオとオーディオ信号を受けるステップと、前記ビデオ信号とオーディオ信号を分離して出力するステップと、分離されたビデオ信号を磁気記録前にビデオチャンネル手段へ伝送するステップと、分離されたオーディオ信号をオーディオチャンネル手段へ伝送するステップと、前記オーディオチャンネル手段において前記オーディオ信号を処理し、遅延時間制御信号に基づいて遅延制御する遅延時間制御ステップと、ビデオ及びオーディオ信号を磁気媒体に記録処理するステップとを具備したことを特徴とする磁気記録処理方法、が提供される。
【００３３】
上記磁気記録処理方法の前記遅延時間制御ステップは、ＦＩＦＯメモリの遅延時間を測定するステップと、可変的及び動的に前記ＦＩＦＯメモリの遅延時間の上限及び下限しきい値を設定するステップと、前記ＦＩＦＯメモリの遅延時間が前記上限しきい値を越えたときに書き込みアドレスを停止するステップと、前記ＦＩＦＯメモリの遅延時間が前記下限しきい値を低下したときに読み出しアドレスを停止するステップとを具備することができる。
【００３４】
上記磁気記録処理方法の前記遅延時間制御信号は、期間信号を含むことができる。
【００３５】
上記磁気記録処理方法の前記遅延時間制御ステップは、前記上限及び下限しきい値をプログラムにより制御するステップを有することができる。
【００３６】
上記書き込みアドレスを停止するステップは、直前に書込まれた書き込みアドレスに新しいデータを１回書込むステップを有し、読み出しアドレスを停止状態にするステップは、直前に読み出されたメモリセルから１回読み出すステップを有することができる。
【００３７】
上記測定するステップは、書き込みアドレスと読み出しアドレスの差をとるステップを有することができる。
【００３８】
［実施例］
以下この発明の実施例を図面を参照して詳細に説明する。
【００３９】
図１はこの発明の一実施例であり、１００はＦＩＦＯを用いた自動遅延時間制御装置の機能ブロックである。自動遅延時間制御装置は、ＦＩＦＯメモリ部１０２、遅延時間制御部１０５（破線で囲まれている）を有する。
【００４０】
ＦＩＦＯメモリ部１０２の機能は、周知であるからその内部については詳しくは示していない。ＦＩＦＯメモリ部１０２は、データ格納バッファとして機能し、内部のデータ領域に書込むべき入力データ（ＤＡＴＡ ＩＮ）を端子１０４から受取り、端子１０８から与えられる書き込みクロック（ＣＬＫ ＩＮ）により取込む。出力データ（ＤＡＴＡ ＯＵＴ）は端子１０６に出力されるもので、端子１１０から与えられる読み出しクロック（ＣＬＫ ＯＵＴ）により読み出される。故に、データ書き込み及び読み出しは、書き込みクロック（ＣＫＬ ＩＮ）及び読み出しクロック（ＣＫＬ ＯＵＴ）により制御される。このＦＩＦＯメモリ部１０２は、最初に書込まれたデータが、最初に読み出される（first in、first out ）ことからＦＩＦＯと呼ばれている。ＦＩＦＯメモリ部１０２は、しばしば半導体集積回路あるいはアプリケーション・スペシフィック（ＡＳＩＣ）の一部として設備される。ＦＩＦＯメモリ部１０２において、読み出しアドレスポインター（読み出しアドレス：ＲＥＡＤ ＡＤＲＥＳＳ）は、最初に書込まれたデータアドレストラックを示し、書き込みアドレスポインター（書き込みアドレス：ＷＲＩＴＥ ＡＤＤＲＥＳＳ）は、次の記憶可能な場所のトラックを示す。
【００４１】
固定ビット数の長さを持つシリアルあるいはパラレルのデータは、端子１０４から直接、メモリセルに入力する。また、メモリセルのデータは、端子１０６に直接出力される。内部ではメモリセルからメモリセルに転送されることはない。データの書き込み及び読み出しは、端子１０８の書き込みクロック、端子１１０の読み出しクロックにより制御される。
【００４２】
遅延時間制御部１０５は、信号合成部（ＳＵＭ）、一対の比較部（Ｃ１、Ｃ２）、しきい値調整部１０４、一対のアドレス保持部（Ｇ１、Ｇ２）を有する。ＦＩＦＯメモリ部１０２からの書き込みアドレス（ＷＲＡＴＥ ＡＤＤＲＥＳＳ）と読み出しアドレス（ＲＥＡＤ ＡＤＤＲＥＳＳ）は、信号合成部（ＳＵＭ）の入力端に与えられる。書き込みアドレスは、信号線１１６を通して信号合成部（ＳＵＭ）の非反転入力端に与えらえ、読み出しアドレスは、信号線１１８を通して反転入力端に与えられる。信号合成部（ＳＵＭ）の演算結果であるデータ占有量情報ＢＦは、信号線１２０を通して比較部Ｃ１の入力端Ｑ１と、信号線１２２を通して比較部Ｃ２の入力端Ｐ２に与えられる。遅延レンジは、遅延量の下限しきい値（ＬＯＷＥＲ ＤＥＲＡＹ ＴＨＥＳＨＯＬＤ）と、遅延量の上限しきい値（（ＵＰＰＥＲ ＤＥＲＡＹ ＴＨＥＳＨＯＬＤ）により境界が定められている。下限しきい値は、信号線１２４を通してしきい値調整部１４０から比較部Ｃ１の入力端Ｐ１に与えられ、また上限しきい値は、信号線１１８を通してしきい値調整部１４０から比較部Ｃ２の入力端Ｑ２に与えられる。バッファ占有量情報ＢＦが下限しきい値よりも小さい場合には、Ｐ１＞Ｑ１が成立する。一方、バッファ占有量情報ＢＦが上限しきい値よりも大きい場合には、Ｐ２＞Ｑ２が成立する。アドレス保持部Ｇ１は、その一方の入力端に信号線１２８を通してＰ１＞Ｑ１を受けとり、アドレス保持部Ｇ２は、その一方の入力端に信号線１３０を通してＰ２＞Ｑ２を受けとる。アドレス保持部Ｇ１、Ｇ２の他方の入力端にはそれぞれ信号線１３２を通して遅延制御信号（ＢＵＦＦＥＲ ＳＥＮＴＥＲＩＮＧ）が与えられる。アドレス保持部Ｇ１は、遅延制御信号とＰ１＞Ｑ１の両方が成立したときに読み出しアドレス保持信号（ＨＯＬＤ ＲＥＡＤ ＡＤＤＲＥＳＳ）を出力し、これをＦＩＦＯメモリ部１０２に信号線１３６を通して与える。また、アドレス保持部Ｇ２は、遅延制御信号とＰ２＞Ｑ２の両方が成立したときに書き込みアドレス保持信号（ＨＯＬＤ ＷＲＩＴＥ ＡＤＤＲＥＳＳ）を出力し、これをＦＩＦＯメモリ部１０２に信号線１３８を通して与える。
【００４３】
次に動作をさらに説明する。特定ワード長のデータは、書き込みクロックに同期してＦＩＦＯメモリ部１０２に書込まれる。このデータは、入力した順番に読み出しクロックに同期して読み出される。各データは、ＦＩＦＯメモリ部１０２の内部で確実な時間待ってから読み出される。この遅延時間は、ＦＩＦＯメモリ部１０２が空の方にあるよりも、平均的に満たされているときのほうが長くなる。遅延時間制御部１０５は、遅延制御信号により起動されたときはいつでもバッファ占有量情報ＢＦにより示されるデータ占有状態を評価する。遅延時間制御部０５は、ハードウエアあるいはソフトウエアにより可変できる独自のクロック周波数で動作する。バッファ占有量情報ＢＦは、指定されている占有量レンジ（あるいは遅延時間レンジ）と比較される。もし占有量情報ＢＦが、下限しきい値及び上限しきい値の外であれば、自動的にバッファセンタリング動作が実行され、バッファ占有量が指定されたレンジ内に収まるように引き込まれる。もし、占有量が上限を越えていた場合、書き込みアドレスを１書き込みサイクル期間保持するための書き込みアドレス保持情報が出力され、指定レンジ内にバッファサイズが収まるようにデータをスキップさせる。もし、占有量が下限を低下していた場合、読み出しアドレスを１読み出しサイクル期間保持するための読み出しアドレス保持情報が出力され、指定レンジ内にバッファサイズが到達するようにデータの繰り返し読み出しが行われる。ＦＩＦＯメモリ部１０２と遅延時間制御部１０５の動作は、デジタル集積回路に限定されず、ＡＳＩＣあるいはハードウエア及びマイクロコード情報による動作であってもよい。また、この発明では、遅延時間制御回路１０５がプログラム制御装置の一部として動作するものであっても良い。
【００４４】
図２及び図３を参照して他の実施例を説明する。この実施例ではこの発明が磁気記録チャンネル２００に適用されている。磁気記録チャンネル２００は、信号抽出部２１０、ビデオチャンネル部２２０、オーディオチャンネル部２３０を有し、オーディオチャンネル部２３０は、自動遅延時間制御装置１００と、オーディオ処理部２５０、磁気記録部２６０を含む。信号抽出部２１０は、信号線２１２を通して、多重信号（ＩＮＰＵＴ ＷＡＥＦＯＲＭ）を受けとる。多重信号は、ビデオ信号とオーディオ信号とを含む。これらの信号は、分離されて処理され適切なフォーマットと時間同期がとられて磁気記録部２６０により磁気媒体に記録される。入力多重信号は、ビデオ信号とオーディオ信号とが図３の信号３００に示すように多重化されている。ビデオ信号の走査ラインの間には、水平同期期間（Ｈ−ＳＹＮＣ）があるが、このＨ−ＳＹＮＣにはビデオ情報は存在せず、ラスターの終り時点から次のラスターの開始時点までの時間を確保している。ＳＭＯＴＥ標準１２５Ｍでは、シリアルデジタルビデオインターフェースにおいてデジタルオーディオサンプルのような補助情報を、上記同期期間に挿入することを述べている。信号抽出部２１０からのビデオ信号は信号ライン２２２を介してビデオチャンネル部２２０に供給され、オーディオ信号は信号ライン２３２を介してオーディオチャンネル部２３０に供給される。オーディオ信号は、まず自動遅延時間制御装置１００に供給される、この装置の出力は信号ライン２４２を介してオーディオ処理部２５０に入力されてエンコードされる。このエンコードは、例えばオーディオ・エンジニアリング・協会（ＡＥＳ３−１９８５、ＡＮＳＩＳ４．４０−１９８５）に従ったデータ形式である。オーディオ処理部２５０の出力は、信号線２５２を通して磁気記録部２６０に供給される。オーディオ信号は、図３の３１０で示される。図では方形波として示されているが、ここにはデジタル化されたオーディオサンプルが含まれ、そのサンプル数は固定の２値ビット数である。抽出されたビデオ信号は、ビデオチャンネル部２２０で処理されて磁気記録部２６０に供給されるＦＩＦＯメモリ部の容量は、例えば１６あるいは６４ワード分であり、各ワードあるいは各データ要素は、固定のビット数である。入力出力遅延時間の限度を与えるレンジは、任意に設定できるが、オーディオとビデオ信号の同期ずれ（ミストラック）があるときに生じる非同期上の問題を避けられるように設定される。さらに、１データ要素以上のデータが繰り返し読み出されたような場合、あるいは１あるデータ要素以上のデータがスキップされたような場合に生じるクリック音、ポツ音を除去できるように上記レンジは設定される。このためには、データスキップや繰り返しは１回だけが行われ、連続してはおこなわれないようになっている。
【００４５】
ＳＭＰＴＥ標準１２５Ｍによると、ビデオ信号に割り付けられるオーディオサンプルは±１である。オーディオサンプルはいくつかのワードをもち各ワードは固定ビット数である。これらのサンプルは、Ｈ−ＳＹＮＣに多重されている。磁気記録チャンネル２００では、ビデオ信号とオーディオ信号は分離され処理され、それ故、両者の同期については注意する必要がある、といういのはわずかな遅延時間差がミス同期、クリック音、ポツ音を生じるからである。つまり、フィールドあるいはフレームを越えてわずかなオーディオサンプルが残ってしまう。しかしながら、信号切換え操作や周波数ドリフトがあった場合、バッファメモリはビデオチャンネル部２２０で予測できない遅延時間を生じるようなオーバーフローあるいはアンダーフローが発生する。それ故、先に述べたような問題が生じる。
【００４６】
もしフレームあるいはフィールドレートのような適切なレートの信号が、メモリの占有量をチェックするために用いられる、あるいはメモリでどの程度の遅延を生じているかをチェックするために用いられるならば、決定は、固定ビデオフレームの中に過多若しくは過少のオーディオサンプルがあるかどうかで行われる。そしてオーディオサンプルは、確実なレンジ内に遅延量が保たれるように、スキップあるいは繰り返しされ、バッファメモリのオーバーフローあるいはアンダーフローが抑圧される。もし、遅延量制御信号が入力されたときバッファメモリが満たされていれば（遅延時間が大きすぎる場合は）、書き込みアドレスのインクリメントを書き込みの１サイクル分停止することにより、データの１サンプルがスキップされる。また、バッファメモリのデータ占有量が非常に少なく（遅延時間が短かすぎる場合は）、読み出しアドレスのインクリメントを読み出しの１サイクル分停止することにより、データの１サンプルがリピートされる。最後に、ビデオチャンネル部２２０及びオーディオチャンネル部２３０から出力される信号は、磁気記録部２６０に適切な同期状態で到達する。
【００４７】
この発明は上記の実施例に限らず各種のタイプのデジタル回路及びその技術分やに適応できる。また、デジタルノイズ低減、伝送技術にもゲート回路や論理回路を組み替えて適用することができる。
【００４８】
上述した実施例において、シリアルデジタルビデオインターフェースにおけるオーディオＦＩＦＯメモリ部は、ビデオとオーディオ信号間の同期が改善されている。また、多重信号連続してスキップあるいはリピートされることにより生じる不快な音を低減することができる。このＦＩＦＯメモリ部は、書き込みレートでデータを受けとりこのデータをメモリセルに書き込み、また読み出しレートのクロックでメモリセル部からデータを読み出す。ＦＩＦＯメモリの占有量は、外部信号の上限及び下限のしきい値によるレンジで規定される。もしメモリのデータ占有量が下限のしきい値より低下した場合には、読み出しアドレスが、直前に読み出したデータを再度読み出すように保持され（ただし１回）る。またメモリのデータ占有量が上下のしきい値より高い場合には、書き込みアドレスが、直前に書込んだデータがオーバーライトされるように保持され（ただし１回）る。
【発明の効果】
【００４９】
以上説明したようにこの発明によれば、オーディオ信号の品質向上や、ビデオ信号との同期維持を確保するメモリ制御装置、制御方法及びその応用機器を提供できる。
【図面の簡単な説明】
【００５０】
【図１】この発明の一実施例を示すブロック図。
【図２】この発明による磁気記録装置の構成を示すブロック図。
【図３】ＳＭＰＴＥ標準１２５Ｍにて規定されている多重信号を説明するために示した簡略図。
【符号の説明】
【００５１】
１００…自動遅延時間制御装置、１０２…ＦＩＦＯメモリ部、１０５…遅延時間制御部、１４０…しきい値調整部、ＳＵＭ…信号合成部、Ｃ１、Ｃ２…比較部、Ｇ１、Ｇ２…アドレス保持部、２１０…信号抽出部、２２０…ビデオチャンネル部、２３０…オーディオチャンネル部、２５０…オーディオ処理部。
【図１】
2006018999.tif 000003
【図２】
2006018999.tif 000004
【図３】
2006018999.tif 000005