(57)【要約】【課題】  遅延時間を設定する際の作業効率を高める遅延時間設定方法を提供する。【解決手段】  それぞれ、入力された信号を所定時間だけ遅延させる第１経路と、入力された信号の遅延時間がほぼゼロとなる第２経路とを有する複数の遅延回路１０〜６０を直列に接続し、各遅延回路１０〜６０に入力される信号Ｓ１〜Ｓ６が通過する経路を第１経路と第２経路の一方に切り替えることにより、初段の遅延回路１０に入力された信号が最後段６０の遅延回路から出力されるまでの遅延時間を、初段の遅延回路１０の遅延時間を最小可変ステップとして設定可能にする。【選択図】  図１
2006339833.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ、入力された信号を所定時間だけ遅延させる遅延ケーブルを含む複数の第１経路を直列に接続して各第１経路に他の接続段の第１経路と異なる段階的な重み付けを行うとともに、いずれかの第１経路をバイパスさせることにより、初段の前記第１経路に入力された信号が最後段の第１経路を経て出力されるまでの遅延時間を、前記初段の第１経路により遅延される時間を最小可変ステップとして設定する、
遅延時間設定方法。
【請求項２】
前記第１経路には、入力された信号をアナログ的に遅延させる遅延ケーブルが設けられていることを特徴とする、
請求項１記載の遅延時間設定方法。
【請求項３】
前記複数の第１経路は、その前段の第１経路に設定されている遅延時間の所定倍数の遅延時間を当該前段の第１経路を経た信号に与えることを特徴とする、
請求項２記載の遅延時間設定方法。
【請求項４】
前記所定倍数が２の倍数であることを特徴とする、
請求項３記載の遅延時間設定方法。
【請求項５】
接続される前記第１経路を任意に増減可能にすることを特徴とする、
請求項１ないし４のいずれかに記載の遅延時間設定方法。
【請求項６】
それぞれ、入力された信号を所定時間だけ遅延させる第１経路、この第１経路をバイパスさせる第２経路、並びに、前記第１経路と前記第２経路とを選択的に切り替える経路切替手段を有する複数の遅延回路と、
これらの遅延回路を直列に接続する接続手段と、
各遅延回路の経路切替手段の経路切替を行う制御回路とを備え、
各遅延回路に入力される信号が通過する経路を前記制御回路でそれぞれ前記第１経路と前記第２経路の一方に切り替えることにより、初段の遅延回路に入力された信号が最後段の遅延回路から出力されるまでの遅延時間を、前記初段の遅延回路の第１経路により遅延される時間を最小可変ステップとして設定可能にする、
遅延時間設定装置。
【請求項７】
前記複数の遅延回路の少なくとも一つは、その第１経路に、入力された信号をアナログ的に遅延させる遅延ケーブルが存在することを特徴とする、
請求項６記載の遅延時間設定装置。
【請求項８】
前記遅延ケーブルが、複数の遅延回路のすべてにおいて存在し、かつ、各遅延回路の各々の第１経路に存在する遅延ケーブルは、その前段の遅延回路の第１経路に存在する遅延ケーブルによる遅延時間の所定倍数の遅延時間を当該前段の遅延回路から出力される信号に与えるものである、
請求項７記載の遅延時間設定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号の遅延時間を任意に設定する方法およびその実施に好適となる遅延時間設定装置に関する。
【背景技術】
【０００２】
高周波信号を遅延させる必要がある回路や装置において、信号が同軸ケーブル等を通過するときに遅延するという性質を利用して、所要の長さのケーブルによって必要な遅延時間を作ることがよく行われている。このような用途で用いられるケーブルを本明細書では「遅延ケーブル」と呼ぶ。遅延時間を設定する場合は、予め遅延時間が判明している遅延ケーブルを多種類そろえておく必要がある。
【０００３】
例えば、基準となる時間に対して、最大６０［nsec］まで１［nsec］ステップで遅延させる場合、最も単純な構成では、６０種類の遅延ケーブルを用いる。遅延ケーブルの数を減らすために、遅延ケーブルを２本使用する構成であっても１５種類で１８本（０．５［nsec］を２本、１［nsec］を２本、１０［nsec］を２本、２［nsec］、３［nsec］、４［nsec］、５［nsec］、６［nsec］、７［nsec］、８［nsec］、９［nsec］、２０［nsec］、３０［nsec］、４０［nsec］、５０［nsec］を各１本）の遅延ケーブルが必要となる。
【０００４】
２本の遅延ケーブルを使用して遅延時間を設定する場合の例を図５に示す。
図５の例では、各遅延ケーブル２００，４００が接続ケーブル３００を介して直列接続されている。一方の遅延ケーブル２００の入力端に入力された信号Ｓ１は、遅延ケーブル２００で遅延される。遅延された信号Ｓ２は、接続ケーブル３００を経て他方の遅延ケーブル４００に入力され、ここでさらに遅延されて、他方の遅延ケーブル４００の出力端から信号Ｓ３として出力される。入力信号Ｓ１に対する出力信号Ｓ３の遅延時間は、２本の遅延ケーブル２００，４００による遅延時間の合算値となる。
【０００５】
遅延ケーブル２００，４００は、例えば、機械的な安定性を確保するために、セミリジッドケーブルが使用される。遅延ケーブル２００，４００の遅延量は、１本で約４［nsec／ｍ］であるから、１本で６０［nsec］の遅延が必要な遅延ケーブルの長さは、１５［ｍ］となる。実際には、直径４３［ｍｍ］程度の円筒状にケーブルを巻いて、取扱性の向上を図っている。
所要の遅延時間に設定する場合には、上記のような遅延ケーブル２００，４００を複数本組み合わせて使用する。
【０００６】
図６は、複数の遅延ケーブルの組合せ例を示している。図示の例では、１５種類で１８本のケーブルが必要となる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来、所要の遅延時間に設定するときの遅延ケーブルの交換は手作業で行われている。そのため、交換作業に時間がかかるという問題がある。また、多種類で多数の遅延ケーブルを組み合わせて使用する場合、使用しない遅延ケーブルを保管するためのスペースが必要となるという問題もある。
本発明は、これらの問題を解決する遅延時間設定方法、並びに、遅延時間を設定する際の作業効率を高めることができる小型の遅延時間設定装置を提供することを、その課題としている。
【課題を解決するための手段】
【０００８】
本発明の遅延時間設定方法は、それぞれ、入力された信号を所定時間だけ遅延させる遅延ケーブルを含む複数の第１経路を直列に接続して各第１経路に他の接続段の第１経路と異なる段階的な重み付けを行うとともに、いずれかの第１経路をバイパスさせることにより、初段の前記第１経路に入力された信号が最後段の第１経路を経て出力されるまでの遅延時間を、前記初段の第１経路により遅延される時間を最小可変ステップとして設定する方法である。
【０００９】
前記第１経路には、例えば、入力された信号をアナログ的に遅延させる遅延ケーブルが設けられるようにする。これにより、安価に遅延時間を設定することができる。遅延時間は任意に設定することができるが、好ましくは、前記複数の第１経路は、その前段の第１経路に設定されている遅延時間の所定倍数、例えば２の倍数の遅延時間を当該前段の第１経路を経て出力される信号に与えるようにする。これにより、遅延時間の可変ステップを段階的に調整することができる。
【００１０】
接続される前記第１経路を任意に増減可能にすることにより、調整可能な遅延時間の幅を拡大することができる。
【００１１】
本発明の遅延時間設定装置は、それぞれ、入力された信号を所定時間だけ遅延させる第１経路、この第１経路をバイパスさせる第２経路、並びに、前記第１経路と前記第２経路とを選択的に切り替える経路切替手段を有する複数の遅延回路と、これらの遅延回路を直列に接続する接続手段と、各遅延回路の経路切替手段の経路切替を行う制御回路とを備えていることを特徴とする。
【００１２】
低コスト化を図る観点からは、前記複数の遅延回路の少なくとも一つに、その第１経路に、入力された信号をアナログ的に遅延させる遅延ケーブルが存在するようにする。遅延時間の可変ステップをも調整可能にする観点からは、前記遅延ケーブルが複数の遅延回路のすべてにおいて存在するようにし、かつ、各遅延回路の各々の第１経路に存在する遅延ケーブルは、その前段の遅延回路の第１経路に存在する遅延ケーブルによる遅延時間の所定倍数の遅延時間を当該前段の遅延回路から出力される信号に与えるものとする。
【発明の効果】
【００１３】
本発明によれば、複数の遅延回路により信号に与えられる遅延時間を組み合わせることにより、入力された信号に対する遅延時間を任意に調整することができる。複数の遅延回路は、予め接続されているので、遅延時間設定に要する時間と手間を従来よりも格段に少なくすることができ、作業効率が向上する。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の遅延時間設定方法の実施形態例を示す図である。
この方法は、それぞれ、入力された信号を所定時間だけ遅延させる遅延ケーブルが設けられた第１経路と、この遅延ケーブルをバイパスする第２経路とを有する６つの遅延回路（回路＃１〜＃６）を直列に接続し、各遅延回路（回路＃１〜＃６）に入力される信号が通過する経路を第１経路と第２経路の一方に切り替える。
各遅延回路（回路＃１〜＃６）の第１経路に設けられる遅延ケーブルは、第１遅延回路（回路＃１）１０は１［nsec］、第２遅延回路（回路＃２）２０は２［nsec］、第３遅延回路（回路＃３）３０は４［nsec］、第４遅延回路（回路＃４）４０は８［nsec］、第５遅延回路（回路＃５）５０は１６［nsec］、第６遅延回路（回路＃６）６０は３２［nsec］の遅延時間をそれぞれ入力された信号に与える。つまり、第１遅延回路（回路＃１）１０を２進数のＬＳＢ（Least Significant Bit）、第６遅延回路（回路＃６）６０を２進数のＭＳＢ（Most Significant Bit）のように重み付けするとともに、第１遅延回路（回路＃１）１０の遅延時間である１［nsec］を最小可変ステップとして、２進法で最大で６３［nsec］まで遅延時間を設定することができる。
【００１５】
この方法で使用する遅延ケーブルは６本だけなので、上述したように、１５種類で１８本も必要であった従来手法に比べて格段に遅延ケーブルの本数を減らすことができ、その分、遅延ケーブル用のスペースが不要となり、小型化を図ることができる。
【００１６】
なお、図１の例では、初段を除き、各遅延回路の第１経路の遅延時間は前段の遅延回路の遅延時間の２倍、つまり、２進法によって所望の遅延時間を設定しているが、８進法、１０進法、１６進法によって、それぞれの遅延回路に重み付けを行い、これにより遅延時間を可変にする設定方法であってもよい。
また、遅延ケーブル以外の線路又は回路によって遅延回路を構成するようにしてもよい。
【００１７】
次に、上記方法の実施に適した遅延時間設定装置の実施形態を説明する。
図２は、遅延時間設定装置の実施形態を示す図である。
第１遅延回路（回路＃１）１０は、経路切替手段の一例となる１対の切替スイッチ１５，１６と、これらの切替スイッチ１５，１６間で第１経路を形成する１［nsec］の遅延ケーブル１０１と、切替スイッチ１５，１６間で第２経路を形成するバイパスケーブル１８とを含んで構成される。
【００１８】
切替スイッチ１５，１６は、制御回路１００から供給される第１遅延回路（＃１）用のスイッチ切替信号により、第１経路を導通させるか第２経路側を導通させるかを切り替える。例えば、スイッチ切替信号がオンのときは、第１経路を導通させ、スイッチ切替信号がオフのときは、第２経路を導通させる。
これにより、入力された信号Ｓ１は、スイッチ切替信号がオンのときは１［nsec］の遅延をもった信号となって第２遅延回路（回路＃２）に入力され、スイッチ切替信号がオフのときは、遅延時間がゼロのまま、第２遅延回路（回路＃２）に入力される。
【００１９】
第２遅延回路（回路＃２）２０は、第１遅延回路１０の１［nsec］の遅延ケーブル１０１に代えて２［nsec］の遅延ケーブル１０２を使用する。切替スイッチ１５，１６を含む他の構成部品は、第１遅延回路１０と同じである。
同様に第３遅延回路（回路＃３）３０は４［nsec］の遅延ケーブル１０３、第４遅延回路（回路＃４）４０は８［nsec］の遅延ケーブル１０４、第５遅延回路（回路＃５）５０は１６［nsec］の遅延ケーブル１０５、第６遅延回路（回路＃６）６０は３２［nsec］の遅延ケーブル１０６をそれぞれ使用する点が第１遅延回路１０と異なる。
【００２０】
このように構成される遅延時間設定装置は、制御回路１００から各遅延回路１０〜６０に供給されるスイッチ切替信号を「１１１１１１」（但し、「１」はオン）としたときは６３［nsec］の遅延時間、スイッチ切替信号を「００００００」（但し、「０」はオフ）としたときは０［nsec］の遅延時間が設定される。スイッチ切替信号を「０００１００」は４［nsec］の遅延時間が設定される。
つまり、第１遅延時間（回路＃１）の遅延時間を最小可変ステップとして、最大６３［nsec］の遅延時間を任意に設定することができる。このとき、必要となる遅延ケーブル１０１〜１０６は６本のみなので、その保管スペースが少なくて済み、しかも手作業で交換する必要がまったく無いため、遅延時間を設定する際の作業効率が、従来に比べて格段に高まる。
【００２１】
なお、図２の例では、経路切替手段として１対の切替スイッチ１５，１６を用いているが、切替スイッチと分配器との組によって経路切替手段を構成することもできる。
図３は、入力側に分配器２６を配し、出力側に切替スイッチ１５を配した場合の例を示している。制御回路１００からのスイッチ切替信号は、切替スイッチ１５のみに供給される。
このように構成される遅延時間設定回路では、切替スイッチ１５が一つなので、切替のタイミング等を調整する必要がなくなり、より簡略な構成の遅延時間設定装置が得られるようになる。
【００２２】
また、図２に示した遅延時間設定装置では、１［nsec］ステップで最大６３［nsec］まで可変できるようにしたが、６４［nsec］以上の可変量が必要な場合には、６４［nsec］と０［nsec］を切り替えられる第７遅延回路を第６遅延回路の後段に追加すればよい。また、０．５［nsec］ステップで可変することが必要な場合には、０．５［nsec］と０［nsec］を切り替えられる遅延回路を第１遅延回路１０の前段に追加すればよい。
【００２３】
図４は、０〜１２７［nsec］まで、０．５［nsec］ステップで遅延時間の設定を行える遅延時間設定装置の例を示している。経路切替手段には、１対の切替スイッチ１５，１６を用いている。図２に示した遅延時間設定装置との対比では、第１経路に  ６４［nsec］の遅延ケーブル１０７を設けた第７遅延回路（回路＃７）７２を第６遅延回路（回路＃６）の後段に直列に接続するとともに、第１経路に０．５［nsec］の遅延ケーブル１０８を設けた第８遅延回路（回路＃８）８２を第１遅延回路（回路＃１）の前段に設けた点である。図４のように構成される遅延時間設定装置では、２進数のＬＳＢが第８遅延回路８２、ＭＳＢが第７遅延回路７２となり、最大１２７［nsec］の遅延時間を０．５［nsec］のステップで可変設定できるようになる。しかも、２つの遅延回路７２，８２を追加するだけで、より詳細な最小可変ステップで、約２倍の遅延時間を設定することができる。
【産業上の利用可能性】
【００２４】
本発明の遅延時間設定方法および装置は、高周波信号の遅延時間を設定する機器全般において利用することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の遅延時間設定方法の実施形態例を示す図。
【図２】本発明の遅延時間設定装置の実施形態例を示す図。
【図３】本発明の遅延時間設定装置の変形例を示す図。
【図４】本発明の遅延時間設定装置の変形例を示す図。
【図５】従来の遅延時間設定方法の例を示す図。
【図６】従来の遅延時間設定方法における遅延ケーブルの組合せ例を示した図。
【符号の説明】
【００２６】
10,11,12,20,21,22,30,31,32,40,41,42,50,51,52,60,61,62,72,82  回路（遅延回路）
101,102,103,104,105,106,107,108,200,400  遅延ケーブル
300  接続ケーブル
１５，１６  切替スイッチ
２６  分配器
１００  制御回路
Ｓ１〜Ｓ８  信号
【図１】
2006339833.tif 000003
【図２】
2006339833.tif 000004
【図３】
2006339833.tif 000005
【図４】
2006339833.tif 000006
【図５】
2006339833.tif 000007
【図６】
2006339833.tif 000008