(57)【要約】【課題】  障害情報を保存する障害情報保存システムに関し、プロセッサの障害発生時にも確実に障害情報を保存して、傷害原因の特定を可能とする。【解決手段】  プロセッサ２２の障害発生時に障害情報を保存する障害情報保存システムに於いて、不揮発性メモリ３３と、バスにより転送される各種データを所定期間保存するメモリ３２と、ウォッチドッグタイマ２６によるプロセッサ２２の障害発生検出通知により、自律動作によって前記メモリ３２に保存したデータを障害情報として前記不揮発性メモリ３３に保存させる保存制御部３１とを含む障害情報保存部２７を備えている。【選択図】        図２
2006313406.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサの障害発生時に障害情報を保存する障害情報保存システムに於いて、
不揮発性メモリと、前記プロセッサの障害発生検出通知により、自律動作によって障害情報を前記不揮発性メモリに保存させる保存制御部とを含む障害情報保存部を備えた
ことを特徴とする障害情報保存システム。
【請求項２】
下位装置の障害情報を収集して保存する上位装置を有する障害情報保存システムに於いて、
前記下位装置は、該下位装置のプロセッサの動作状態を監視して障害発生検出時に該プロセッサをリセットする状態監視部と、該状態監視部からの障害発生検出通知により、自律動作によって障害情報を不揮発性メモリに保存させる保存制御部を含む障害情報保存部とを備えた
ことを特徴とする障害情報保存システム。
【請求項３】
下位装置の障害情報を収集して保存する上位装置を有する障害情報保存システムに於いて、
前記上位装置は前記下位装置から収集した障害情報を基に前記下位装置の障害発生を判定した時に、該下位装置にリセット信号を送信する構成を備え、
前記下位装置は、障害情報を不揮発性メモリに保存させる障害情報保存部と、前記リセット信号を受信して、前記障害情報保存部の自律動作によって障害情報を不揮発性メモリに保存させた後に前記リセット信号によるリセット処理を行う構成とを備えた
ことを特徴とする障害情報保存システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、障害情報を収集して保存し、障害原因の特定を可能とする障害情報収集システムに関する。
【背景技術】
【０００２】
各種の制御システムに於いては、プログラムに従って制御するプロセッサを含む構成を有するものであり、このプロセッサに障害が発生して暴走状態となると、正常な制御処理ができなくなる。そこで、プロセッサの動作状態を監視し、異常発生を検出すると、プロセッサによる制御を停止する構成や、プロセッサをリセットして初期状態に復帰させる構成が適用されている。例えば、プロセッサの制御により、現用予備の自動切替えを行う制御システムに於いて、プロセッサの異常監視部を設け、この異常監視部により、プロセッサの異常発生を検出すると、現用予備の切替えをプロセッサによる自動切替制御から手動切替制御に変更することにより、異常状態のプロセッサによる誤動作を防止する手段が知られている（例えば、特許文献１参照）。
【０００３】
しかし、プロセッサの異常発生を検出して誤動作を防止したとしても、ソフト処理機能の障害やハード構成の一部の一時的な障害の発生時には、その障害原因を特定することはできないものである。そこで、障害情報を収集し、その障害情報の解析により、障害原因を特定することが各種提案されている。例えば、プロセッサがアクセスするプログラムメモリの読出アドレスをＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）メモリに順次格納し、プロセッサの正常性を監視するウォッチドックタイマにより、プロセッサの異常を検出すると、プロセッサにリセット信号を入力して、プロセッサを初期状態に復帰させると共に、ＦＩＦＯメモリへの書き込みを禁止して、プロセッサの異常発生直前のプログラムアドレスをＦＩＦＯメモリに保持させ、そのプログラムアドレスにより、障害発生時のプログラムステップ等を判定することにより、障害解析を可能とする手段が知られている（例えば、特許文献２参照）。
【特許文献１】特開平１−３１２６０２号公報
【特許文献１】特開平１１−１３４２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
各種の比較的大きなシステムに於いては、上位装置が単一又は複数の下位装置を監視及び制御し、上位装置により、下位装置の障害情報及び下位装置の周辺装置の障害情報を収集して、障害解析等を行う構成が一般的であり、その場合の上位装置及び下位装置は、プログラム制御によるプロセッサを含む構成を有するものである。又下位装置に於いて障害情報を保持する構成も知られている。又障害内容としては、ソフト障害とハード障害とがあり、又プロセッサ及びその周辺回路の電源断や、プロセッサに対するリセットが連続的となった場合等が含まれる。前述の上位装置と下位装置との間の情報伝送系統の障害が発生した場合は、上位装置は、下位装置の障害情報を収集することができなくなる問題がある。又下位装置のプロセッサの障害発生により、上位装置に対する障害情報の送出ができなくなった場合も、上位装置に於いて障害情報の収集ができなくなる問題がある。このように上位装置に於いて下位装置の障害情報の収集ができない場合は、障害原因の究明が不可能となる問題がある。
【０００５】
本発明は、各種のシステムに於ける障害情報を確実に保存することにより、障害原因の特定を可能とすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の障害情報収集システムは、プロセッサの障害発生時に障害情報を保存する障害情報保存システムに於いて、不揮発性メモリと、前記プロセッサの障害発生検出通知により、自律動作によって障害情報を前記不揮発性メモリに保存させる保存制御部とを含む障害情報保存部を備えている。
【０００７】
又下位装置の障害情報を収集して保存する上位装置を有する障害情報保存システムに於いて、前記下位装置は、該下位装置のプロセッサの動作状態を監視して障害発生検出時に該プロセッサをリセットする状態監視部と、該状態監視部からの障害発生検出通知により、自律動作によって障害情報を不揮発性メモリに保存させる保存制御部を含む障害情報保存部とを備えている。
【０００８】
又下位装置の障害情報を収集して保存する上位装置を有する障害情報保存システムに於いて、前記上位装置は前記下位装置から収集した障害情報を基に前記下位装置の障害発生を判定した時に、該下位装置にリセット信号を送信する構成を備え、前記下位装置は、障害情報を不揮発性メモリに保存させる障害情報保存部と、前記リセット信号を受信して、前記障害情報保存部の自律動作によって障害情報を不揮発性メモリに保存させた後に前記リセット信号によるリセット処理を行う構成とを備えている。
【発明の効果】
【０００９】
障害情報保存部は、自律動作により不揮発性メモリに障害情報を保存する処理を行うものであるから、プロセッサの障害発生時に、プロセッサの制御がなくても障害情報を保存することが可能となり、不揮発性メモリに保存した障害情報を解析して障害原因を特定することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の障害情報収集システムは、図２を参照すると、プロセッサ２２の障害発生時に障害情報を保存する障害情報保存システムに於いて、不揮発性メモリ３３と、ウォッチドッグタイマ２６によるプロセッサ２２の障害発生検出通知により、自律動作によって障害情報を前記不揮発性メモリ３３に保存させる保存制御部３１とを含む障害情報保存部２７を備えている。
【実施例１】
【００１１】
図１は、本発明の実施例１の説明図であり、パケット伝送システムに適用した場合を示し、１−１〜１−ｎはパケットフォワーディング（Ｐａｋｅｔ  Ｆｏｒｗａｒｄｉｎｇ）部、２は中央制御部、３はクロスコネクトスイッチ（Ｃｒｏｓｓ  Ｃｏｎｎｅｃｔ  Ｓｗｉｔｃｈ）部（ＸＣＳ）、４−１〜４−ｎは回線インタフェース部（ＬＩＦ）、５はプロセッサ（ＣＰＵ）、６はメモリ（ＭＥＭ）、７は通信インタフェース部（ＩＦ）、１１はパケット処理部（ＰＰ）、１２はプロセッサ（ＣＰＵ）、１３は自律動作の障害情報保存部を含むパケット処理制御部（ＰＰＣ）、１４は通信インタフェース部（ＩＦ）、１５はメモリ（ＭＥＭ）を示す。
【００１２】
クロスコネクトスイッチ部３は、複数のパケットフォワーディング部１−１〜１−ｎと高速回線との間の接続設定を行うものであり、又複数のパケットフォワーディング部１−１〜１−ｎは、それぞれ低速回線側の回線インタフェース部４−１〜４−ｎが接続され、それぞれ中央制御部２の制御に従ってパケットの処理及び送受信処理を行うもので、各パケットフォワーディング部１−１〜１−ｎは、パケット処理部１１とプロセッサ１２とパケット処理制御部１３と通信インタフェース部１４とメモリ１５とを含む構成を有し、パケットの中継処理等を行う。又各パケットフォワーディング部１−１〜１−ｎと中央制御部２との間は、通信インタフェース部１４と中央制御部２の通信インタフェース部７とを介して各種のデータの送受信が行われる。
【００１３】
中央制御部２は、プロセッサ５とメモリ６と通信インタフェース部７とを含む構成を有し、この通信インタフェース部７を介して各部から収集した障害情報を、プロセッサ５の制御によりメモリ６に格納する。このメモリ６の少なくとも障害情報を記憶する領域は、不揮発性のメモリ構成とする。例えば、バックアップ電源等によりプロセッサ５に障害が発生した場合でも、収集した障害情報を保存できる構成とする。
【００１４】
又各パケットフォワーディング部１−１〜１−ｎに於ける障害情報は、プロセッサ１２の制御により、通信インタフェース部１４を介して中央制御部２の通信インタフェース部７に送信され、前述のように、中央制御部２のプロセッサ５の制御により、メモリ６に保存する。又各パケットフォワーディング部１−１〜１−ｎのパケット処理制御部１３は、プロセッサ１２の障害発生時に、通信インタフェース部１４を介して中央制御部２に送信できなくなるから、後述のように、障害発生直前のプロセッサ１２とパケットフォワーディング部１１との間で転送されたデータを、不揮発性メモリに障害情報として自律動作により保存処理する障害情報保存部を含む構成を有するものである。
【００１５】
図２は、本発明の実施例１の要部説明図であり、前述の図１に於けるパケットフォワーディング部の構成を示す。図２に於いて、２１はパケット処理部、２１−１〜２１−３はパケット処理分担部、２２はプロセッサ（ＣＰＵ）、２３はバス変換部（ＢＣＶ）、２４は通信インタフェース部（ＩＦ）、２５はメモリ（ＭＥＭ）、２６はプロセッサ監視部としてのウォッチドックタイマ（ＷＤＴ）、２７は障害情報保存部、２８はＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）バス、２９はローカルバス、３０はＥＥＰＲＯＭ等の不揮発性メモリ、３１は保存制御部、３２はＦＩＦＯメモリ等のメモリ、３３はＥＥＰＲＯＭ等の不揮発性メモリを示す。
【００１６】
パケット処理部２１は、パケット中継処理をそれぞれ分担処理する複数のパケット処理分担部２１−１〜２１−３を含む構成の場合を示し、それぞれローカルパス２９に接続されている。又このローカルバス２９と、プロセッサ２２が接続されているＰＣＩバス２８との間は、バス変換部２３を介して接続され、ＰＣＩバス２８上又はローカルバス２９上に転送される各種のアドレスやデータや制御情報等を障害情報保存部２７に於いてモニタし、総てのデータ又は予め設定された内容のデータをメモリ３２に所定期間にわたり保持する。例えば、このメモリ３２をＦＩＦＯメモリ構成とし、ＰＣＩバス２８上又はローカルバス２９上に転送される各種のデータを、所定期間経過後の最も古いデータの領域に順次上書きすることにより、新しいデータを保持する構成とすることができる。
【００１７】
又プロセッサ監視部としてのウォッドッグタイマ２６は、所定時間毎にプロセッサ２２からの応答の有無を監視し、応答なしの場合は、プロセッサ２２の異常と判定する監視機能を有し、プロセッサ２２の異常発生と判定すると、障害情報保存部２７に障害発生を通知する。障害情報保存部２７は、保存制御部３１と前述のメモリ３２と不揮発性メモリ３３とを含む構成を有し、プロセッサ２２からの制御によることなく、ウォッチドッグタイマ２６からのプロセッサ異常発生の通知により、自律動作を行う保存制御部３１による制御処理によって、メモリ３２に書き込まれた最新のデータを不揮発性メモリ３３に障害情報として書き込む処理を行う。従って、プロセッサ２２の障害発生直前のＰＣＩバス２８上の各種のデータ又はローカルバス２９上の各種のデータを不揮発性メモリ３３に、障害情報として保存することができる。この障害情報の解析により、プロセッサ２２の障害の特定が可能となる。
【００１８】
障害情報保存部２７は、上位装置と下位装置との中の下位装置に設けた場合を示しているが、上位装置としての中央制御部２（図１参照）に於いても、ウォッチドッグタイマ等の監視手段によりプロセッサ５を監視し、異常発生検出時に、障害情報保存部に障害発生を通知して、その障害情報保存部の自律動作により障害情報を不揮発性メモリに保存処理する構成とすることもできる。
【００１９】
図３は、上位装置から下位装置に対するリセット時の説明図であり、（Ａ）はタイムチャート、（Ｂ）は上位装置５１とリセット終端部５２と下位装置５３との概要を示す。この上位装置５１は、例えば、図１に於ける中央制御部２に相当し、リセット終端部５２は、通信インタフェース部７に相当し、下位装置５３はパケットフォワーディング部１−１〜１−ｎに相当する。上位装置５１から下位装置５３を指定したリセット信号ａは、リセット終端部５２に於いて指定された下位装置に対してリセット信号ｂとして転送する。
【００２０】
図３の（Ａ）のタイムチャートに於いて、（ａ）は上位装置５１からのリセット信号ａを示し、（ｂ）はリセット終端部５２から指定下位装置に対するリセット信号ｂを示し、（ｃ）は下位装置のリセット動作期間を示し、ｔ１は、障害情報の保存処理期間を示す。下位装置５３のプロセッサ（図１のプロセッサ１２に相当）は、各部の制御及び状態情報の収集機能が動作可能の状態の時に、下位装置５３に於いて収集した障害情報を、上位装置５１（図１の中央制御部２に相当）に送信する。上位装置５１はこの障害情報を受信して、下位装置５３の障害状態を判定すると共に保存し、収集した障害情報を判定した結果、下位装置５３をリセットする必要があると判定すると、前述のリセット信号ａを、その下位装置５３を指定して送出する。このリセット信号ａは、前述のリセット終端部５２を介して指定された下位装置５３に、リセット信号ｂとして転送する。
【００２１】
下位装置５３は、このリセット信号ｂを受信すると、図２に於いては図示を省略している制御経路で障害情報保存部２７の保存制御部３１に障害発生を通知し、不揮発性メモリ３３に障害情報を保存して、プロセッサ２２のリセット処理を行うことになる。従って、下位装置５３に於いては、ウォッチドッグタイマ２６により障害発生を通知した場合と、上位装置５１からのリセット信号による場合とに於いて、障害情報保存部２７は、障害情報を不揮発性メモリ３３に保存することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例１の説明図である。
【図２】本発明の実施例１の要部説明図である。
【図３】リセット処理時の説明図である。
【符号の説明】
【００２３】
１−１〜１−ｎ  はパケットフォワーディング部
２  中央制御部
３  クロスコネクトスイッチ部（ＸＣＳ）
４−１〜４−ｎ  回線インタフェース部（ＬＩＦ）
５  プロセッサ（ＣＰＵ）
６  メモリ（ＭＥＭ）
７  通信インタフェース部（ＩＦ）
１１  パケット処理部（ＰＰ）
１２  プロセッサ（ＣＰＵ）
１３  パケット処理制御部（ＰＰＣ）
１４  通信インタフェース部（ＩＦ）
１５  メモリ（ＭＥＭ）
２１  パケット処理部
２１−１〜２１−３  パケット処理分担部
２２  プロセッサ（ＣＰＵ）
２３  バス変換部（ＢＣＶ）
２４  通信インタフェース部（ＩＦ）
２５  メモリ（ＭＥＭ）
２６  ウォッチドックタイマ（ＷＤＴ）
２７  障害情報保存部
２８  ＰＣＩバス
２９  ローカルバス
３０  不揮発性メモリ
３１  保存制御部
３２  メモリ３３
３３  不揮発性メモリ
【図１】
2006313406.tif 000003
【図２】
2006313406.tif 000004
【図３】
2006313406.tif 000005