(57)【要約】【課題】  周波数可変範囲が広く、良好な位相雑音特性を持ち、低コストで集積化した周波数シンセサイザを提供する。【解決手段】  共振タンク回路(Ａ)および前記共振タンク回路(Ａ)の共振周期数で発振、増幅する増幅回路(Ｂ)からなるＶＣＯにおいて、前記共振回路(Ａ)に、発振周波数バンドを可変させる容量バンド切り替え回路(Ｄ)を備えると共に、各発振周波数バンドに対応して適した電流を前記増幅回路(Ｂ)供給するために、電流バンド切り替え回路(Ｅ)を備えることにより、発振周波数の可変範囲拡大と、各周波数バンドでの電流最適化により広帯域で良好な位相雑音特性を可能する。【選択図】図１
2006086740.tif 000002
【特許請求の範囲】
【請求項１】
インダクタおよび可変容量ダイオードからなる共振タンク回路および、前記共振タンク回路の共振周波数で発振、増幅する増幅回路からなり、前記可変容量ダイオードへの制御電圧を変更することによって発振周波数を変更する電圧制御発振器において、
前記共振タンク回路に選択的に容量を追加して発振周波数バンドを変更する容量バンド切り替え回路と、
前記容量バンド切り替え回路によって選択された発振周波数バンドに対し、前記増幅回路に適した駆動電流を流すための電流バンド切り替え回路とを備えたことを特徴とする電圧制御発振器。
【請求項２】
前記容量バンド切り替え回路と電流バンド切り替え回路は、それぞれ一つ以上の切り替え手段を具備し、当該電圧発振器を制御する信号によって、容量バンド切り替え回路における切り替え手段一つに対して、電流バンド切り替え回路における切り替え手段一つが連動して動作する請求項１記載の電圧制御発振器。
【請求項３】
ある発振周波数バンドにおける上限周波数と、次の発振周波数バンドにおける下限周波数とが周波数軸でつながるように、前記容量バンド切り替え回路によって追加する容量が決定される請求項１または２に記載の電圧制御発振器。
【請求項４】
前記容量バンド切り替え回路は、複数の容量および、前記容量と直列に挿入したスイッチを有し、前記複数の容量の各容量値は、２の倍数で順次増加する請求項３に記載の電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振周波数が切り替え可能な電圧制御発振器さらには、オンチップ化した電圧制御発振器の特性向上に有効な技術に関し、周波数可変範囲の拡大と、発振周波数にかかわらず安定した十分に小さい位相雑音特性を有する電圧制御発振器を提供することを目的とする。
【背景技術】
【０００２】
近年、通信用半導体集積回路の高集積化が進み、従来外付けモジュールで構成されていた電圧制御発振器(ＶＣＯ)も、オンチップに生成されるスパイラルインダクタのＱ値向上や、図９のＶＣＯに示されるような容量バンド切り替え回路を設け、制御電圧ＶＴに対する周波数の変化（以下ＶＣＯ感度）を下げることにより、低位相雑音化を図り、電圧制御発振器のオンチップ化を実現してきた(例えば特許文献１参照)。
【０００３】
図９のＶＣＯは、リアクトルＬ１、Ｌ２、固定容量Ｃ１、Ｃ２、アノードを接地した一対の可変容量ダイオードＶＣ１、ＶＣ２、可変容量ダイオードＶＣ１、ＶＣ２の各カソードに接続された負性抵抗器Ｒ１、Ｒ２からなる共振タンク回路Ａと、その共振タンク回路Ａの共振周波数で正帰還(発振)増幅するP-MOSFET Ｎ１、Ｎ２からなる増幅器Ｂと、前記P-MOSFETＮ１、Ｎ２に定電流ＩVCOを流すために、トランジスタＱ１、Ｑ２からなるカレントミラー回路Ｃとからなる。
【０００４】
前記負性抵抗器Ｒ１、Ｒ２を通じて前記可変容量ダイオードＶＣ１、ＶＣ２の各カソードに印加される制御電圧ＶＴを変えることにより、可変容量ダイオードＶＣ１、ＶＣ２の容量値が変化し、それにより、共振タンク回路Ａでの発振周波数が変化する。
【０００５】
さらに、図９のＶＣＯは、容量バンド切り換え回路Ｄを備え、スイッチＳＷのオンオフによって、容量バンド切り替え容量Ｃ３、Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８を選択的に追加した上で、前記制御電圧ＶＴの制御によって、異なる周波数帯において、それぞれ発振周波数を変更可能としている。図９のＶＣＯの発振周波数ｆＶＣＯは数１で与えられる。尚、この容量バンド切り替え回路Ｄの構成については後で詳しく述べる。
【０００６】
[数１]
ｆＶＣＯ＝１／２π√Ｌ・Ｃｔ
Ｃｔ：電圧制御発振器の差動片側分の容量成分の総和で、全スイッチがオンの時のＣｔ＝寄生容量＋Ｃ３＋Ｃ５＋Ｃ７＋Ｃ１・ＶＣ１ ／（Ｃ１＋ＶＣ１ ）
【特許文献１】特開２００１−３３９３０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここで、発振トランジスタＮ１、Ｎ２の周波数特性が十分に高い場合、発振周波数ｆＶＣＯが低くなればなるほど、数１でわかるように、容量値を大きくしなければならない。従って、電圧制御発振器から見ると、寄生容量が大きい状態で動作していることになる。よってある周波数を運用周波数として設計された電圧制御発振器において、その設計された発振周波数よりも低い周波数で使用する場合は、出力振幅が小さくなり、位相雑音を増加させてしまう。また、逆にある発振周波数を運用周波数として設計された電圧制御発振器において、その設計された発振周波数よりも高い周波数で使用する場合は、過剰な電流雑音の影響によって、および出力振幅が大きくなりトランジスタＮ１、Ｎ２の最適動作範囲を超えたことによって、位相雑音を増加させてしまう。
【０００８】
一方、発振トランジスタＮ１、Ｎ２の周波数特性が低い場合、ある周波数を運用周波数として設計された電圧制御発振器において、その設計された発振周波数よりも低い周波数で使用する場合は、寄生容量が大きい状態よりも発振トランジスタＮ１、Ｎ２の駆動能力が大きく支配するため、出力振幅が大きくなり、位相雑音が低減される。逆にある周波数を運用周波数として設計された電圧制御発振器において、その設計された発振周波数よりも高い周波数においては、発振トランジスタＮ１、Ｎ２の周波数特性が低くなり、駆動能力不足により、振幅が小さくなり、位相雑音を増加させてしまう。
【０００９】
図９の従来回路において発振トランジスタの周波数特性が十分に高い場合と低い場合での位相雑音特性の実測値を図１０に示す。
【００１０】
前述したように、又、図１０からもわかるように、発振トランジスタＮ１、Ｎ２の周波数特性が十分に高い場合、および低い場合の双方において、ある周波数を運用周波数として設計された電圧制御発振器では、その設計された周波数以外の周波数で発振させた場合には位相雑音の増加、または狭帯域にて発振停止を招く可能性があり、ＧＳＭ（Global System for Mobile Communication）などの厳しい位相雑音特性が要求される通信システムでの電圧制御発振器のオンチップ化や、ＧＳＭとＤＣＳ（Digital Cellular System）などの二つのシステム使用周波数帯域において、一つのオンチップ電圧制御発振器で実現させることは、困難であった。
【００１１】
この問題を解決するために、インダクタを外付けにしてＱ値をあげたり、マスクオプションを使用してスパイラルインダクタのＱ値や容量のＱ値を上げることにより、位相雑音を軽減させる方法もあるが、製造コストを上昇させてしまうという問題点を招く。
【００１２】
本発明は、上記従来の問題点を解決し、使用周波数帯の拡大と広帯域での良好な位相雑音特性を低コストで集積化したオンチップ電圧制御発振器を提供することである。
【課題を解決するための手段】
【００１３】
本発明は、インダクタおよび可変容量ダイオードからなる共振タンク回路および、前記共振タンク回路の共振周波数で発振、増幅する増幅回路からなり、前記可変容量ダイオードへの制御電圧を変更することによって発振周波数を変更する電圧制御発振器において、前記共振タンク回路に選択的に容量を追加して発振周波数バンドを変更する容量バンド切り替え回路と、前記容量バンド切り替え回路によって選択された発振周波数バンドに対し、前記増幅回路に適した駆動電流を流すための電流バンド切り替え回路とを備えたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、可変周波数範囲の拡大と、広い周波数帯域で、良好な位相雑音特性の電圧制御発振器をオンチップ化することができる。従って通信システムによっては、複数の通信システムを一つの電圧制御発振器で制御することが可能となり、本電圧制御発振器を採用した周波数シンセサイザを低コストで集積化できる。
【発明を実施するための最良の形態】
【００１５】
発明の実施形態
図１に、本発明の電圧制御発振器(ＶＣＯ)の基本的構成を示す。図８の従来回路と比較してわかるように、図１のＶＣＯでは、カレントミラー回路Ｃの一方のトランジスタＱ１の電流源ＩrefHchと並列的に、電流源Ｉａｄｄ＊１、Ｉａｄｄ＊２、Ｉａｄｄ＊４が設けられる。そして前記電流源からの供給電流を供給をしたり、遮断したりするために、これらの電流源と直列に、スイッチＳＷ００１−３、ＳＷ０１０−３、ＳＷ１００−３が挿入される。尚、スイッチ機能を満足するのであれば、スイッチ以外にどのような回路を用いてもよい。
【００１６】
電流源Ｉａｄｄ＊２の供給電流は、電流源Ｉａｄｄ＊１の供給電流の２倍で、電流源Ｉａｄｄ＊４の供給電流は、電流源Ｉａｄｄ＊１の供給電流の４倍である。但し、前記電流源Ｉａｄｄ＊１自体の電流値については、任意に設定可能とする。
【００１７】
一方、容量バンド切り替え回路Ｄにおいて、左側の容量Ｃ３、Ｃ５、Ｃ７においては、Ｃ５＝Ｃ３×２、Ｃ７＝Ｃ３×４の容量値を持つ。同様に、右側の容量Ｃ４、Ｃ６、Ｃ８において、Ｃ６＝Ｃ４×２、Ｃ８＝Ｃ４×４の容量値を持つ。尚、本明細書では記載を簡略にするため、Ｃ３等は部品名であると共に、その値(容量値)を示すものとした。
【００１８】
Ｃ３の容量値を“１”とした時、Ｃ３、Ｃ５、Ｃ７に対する各スイッチをオンオフの組み合わせで、総投入容量値は、“０”、“１”、“２”、“３”、“４”、“５”、“６”、“７”の計８種類になり、後で示す表１、表２にもあるように、３つの容量で特性１〜８の８つの周波数バンドを実現している(各容量の値が同一であれば、８個の容量と８個のスイッチが必要になる)。
【００１９】
そして、左右で対をなす各容量(Ｃ３−Ｃ４)、(Ｃ５−Ｃ６)、(Ｃ７−Ｃ８)は、スイッチＳＷ００１(ＳＷ００１−１およびＳＷ００１−２)、ＳＷ０１０(ＳＷ０１０−１およびＳＷ０１０−２)、ＳＷ１００(ＳＷ１００−１およびＳＷ１００−２)を介して選択的に接地される。
【００２０】
電流バンド切り替え回路Ｅでのスイッチの個数と、容量バンド切り替え回路Ｄでのスイッチの個数は同数にしておく。
【００２１】
前記共振タンク回路Ａの周波数バンド切り替え用容量の個数や容量値の比は図１のものに限定されない。又、増幅回路Ｂの発振トランジスタは、Ｎｃｈ−ＭＯＳトランジスタとしたがＮＰＮトランジスタでも良い。
【００２２】
次に、図１のＶＣＯを採用した周波数シンセサイザの回路構成を図２に示している。ＶＣＯよりの周波数ｆＶＣＯの出力信号(以下、単に出力信号ｆＶＣＯと記す)の一部は、プリスケーラ２に供給され、その周波数を分周してクロックｆＣＬＫが作成され、カウンタ３にてそのクロックｆＣＬＫをカウントして、所定のカウント値をカウントした時に信号ｆＤＩＶを出力する。
【００２３】
一方、基準信号源４の出力信号ｆoscは、基準分周記５にて信号ｆＲＥＦに分周される。この信号ｆＲＥＦと、前記信号ｆＤＩＶとが位相比較器６にて、位相比較され、チャージポンプ７は、その位相差に比例した電圧信号を出力し、その電圧信号はループフィルタ８にて平滑化され、前記ＶＣＯの制御電圧ＶＴとして供給される。
【００２４】
以上が一般的な回路構成であるが本発明では、更に、基準信号４の出力信号ｆoscと、基準分周器５の出力信号ｆＲＥＦと、カウンタ３の出力信号ｆＤＩＶとが入力され、プリスケーラ２とカウンタ３と基準分周器５のそれぞれのリセット端子に信号ＣＮＴ１を、ＶＣＯに信号ＣＮＴ２を、ループフィルタ８に信号ＣＮＴ３を、チャージポンプ７とスイッチ１０に信号ＣＮＴ４を、チャージポンプ７に信号ＣＮＴ５をそれぞれ出力する周波数調整手段９と、信号ＣＮＴ４に応じて、電圧Ｖ１をループフィルタ８に印加するスイッチを備えている。ＶＣＯを制御するための信号ＣＮＴ２には、後で詳しく述べるように、容量バンド切り替え回路Ｄおよび電流バンド切り替え回路Ｅに対するスイッチ切り替え信号(ＳＧ００１、ＳＧ０１０、ＳＧ１００、ＳＧ００２、ＳＧ０２０、ＳＧ２００)が含まれる。
【００２５】
図３は、周波数調整手段９の構成を示すブロック図である。基準周波数５の出力信号ｆＲＥＦは第一遅延手段９０７を介してカウンタ９０２に入力され、前記カウンタ３の出力信号ｆＤＩＶは、カウンタ９０３に入力される。カウンタ９０２とカウンタ９０３が同数のカウントを終了した時に発生する出力信号はそれぞれ、時間差検出手段９０４に入力される。
【００２６】
また、基準周波数４の出力信号ｆoscはリセット信号生成手段９０１に入力され、リセット信号生成手段９０１は信号ＣＮＴ１を出力する。時間差検出手段９０４はプリスケーラ２の出力信号ｆｃｋが時間差計測用のクロックとして入力され、カウンタカウンタ９０２とカウンタ９０３のカウント終了時の時間差の検出結果を時間差判定手段９１０とＶＣＯ制御データ生成手段９０５とに出力する。時間差判定手段９１０はカウンタ９０２とカウンタ９０３のリセット端子に信号を入力し、また、第２遅延手段９０９を介してリセット信号生成手段９０１にも信号を出力する。バイアス制御手段９０８は時間差判定手段９１０の出力信号に応じて信号ＣＮＴ４を出力する。ＶＣＯ制御データ生成手段９０５から出力される信号ＣＮＴ２は、ループフィルタ制御手段９０６とチャージポンプ制御手段９１１に入力され、ループフィルタ制御手段９０６は信号ＣＮＴ３を、チャージポンプ制御手段９１１は信号ＣＮＴ５をそれぞれ出力する。上記電圧制御発振器に３組で生成されたＳＷ００１、ＳＷ０１０、ＳＷ１００は、バスラインとしてＣＮＴ２に接続されている。
【００２７】
以下、図１のＶＣＯの動作を説明する。
【００２８】
制御電圧ＶＴに電圧Ｖ１、Ｖ２が印加されたときの可変容量ＶＣ１、ＶＣ２の容量値をＣＶ１、ＣＶ２とする。ＶＴ＝Ｖ１で、ＳＷ００１、ＳＷ００２、ＳＷ００３すべてがオフの時（図４の特性１）、この時のＶＣＯの発振周波数は、数２で表される。
【００２９】
[数２]
ｆVCO＝ １／２π√Ｌ・{Ｃ１・ＣＶ１/(Ｃ１＋ＣＶ１）}  (寄生容量は省略)
ＶＴ＝Ｖ２で、ＳＷ００１がオンの時（図４の特性２）、発振周波数は数３で表される。
【００３０】
[数３]
ｆVCO＝ １／２π√Ｌ・{Ｃ３＋Ｃ１・ＣＶ２/(Ｃ１＋ＣＶ２)}  (寄生容量は省略)
【００３１】
数２、数３において、出力周波数が等しくなるようにするためには、Ｃ１・ＣＶ１/(Ｃ１＋ＣＶ１)＝Ｃ３＋Ｃ１・ＣＶ２ /（Ｃ１＋ＣＶ２)より、Ｃ３を下記の数４のような値に設定すれば良い。
【００３２】
[数４]
Ｃ３＝Ｃ１２(ＣＶ１−ＣＶ２) /(Ｃ１＋ＣＶ１)(Ｃ１＋ＣＶ２)  (寄生容量は省略)  
【００３３】
以下同様に考えて、下記の数５のように容量Ｃ３の値を設定すると、図４に示す特性１〜８までのような周波数特性が得られる。
【００３４】
[数５]
Ｃ３＝Ｃ５−Ｃ３＝Ｃ７−Ｃ３×３＝Ｃ１２(ＣＶ１−ＣＶ２) ／(Ｃ１＋ＣＶ１)(Ｃ１＋ＣＶ２）  (寄生容量は省略)
【００３５】
これにより、ＶＴとＣＮＴ１〜ＣＮＴ４の制御で、発振周波数は、図７のようにＶＴ＝０の時のｆＬから、ＶＴ＝ＶＨの時のｆＨまで変化し、それぞれの周波数バンド特性に応じて、図１の電流バンド切り替えを行うため、本発明の電圧制御発振器の位相雑音特性は図５のようになる。このようなＶＣＯを制御するシーケンスは、図１の発振トランジスタＮ１、Ｎ２の周波数特性が十分に高い時と、低い時とで電流バンド切り替えの制御が異なり、それぞれ表１、表２のような制御シーケンスとなる。ＶＣＯに対する信号ＣＮＴ２として、SG001、SG010、SG100およびSG002、SG020、SG200の各信号がある。
【００３６】
【表１】
2006086740.tif 000003
【００３７】
【表２】
2006086740.tif 000004
【００３８】
周波数特性が十分に高い時の制御シーケンス(表１)では、
信号SG001＝Ｌ ならば、SW001-1＝SW001-2＝SW001-3＝OFF
信号SG010＝Ｌ ならば、SW010-1＝SW010-2＝SW010-3＝OFF
信号SG100＝Ｌ ならば、SW100-1＝SW100-2＝SW100-3＝OFF
信号SG001＝Ｈ ならば、SW001-1＝SW001-2＝SW001-3＝ON
信号SG010＝Ｈ ならば、SW010-1＝SW010-2＝SW010-3＝ON
信号SG100＝Ｈ ならば、SW100-1＝SW100-2＝SW100-3＝ON
つまり、表１の制御シーケンスでは、あるスイッチ群、例えばＳＷ００１−１、ＳＷ００１−２、ＳＷ００１−３に対する信号(SG001)が“Ｌ”であれば、そのグループに含まれるスイッチはすべて“OFF”になり、そして、信号(SG001)が“H”であれば、そのグループに含まれるスイッチはすべて“ON”になる。
【００３９】
周波数特性が低い時の制御シーケンス(表２)では、
信号SG002＝Ｌ ならば、SW001-1＝SW001-2＝OFFで、SW001-3＝ON
信号SG020＝Ｌ ならば、SW010-1＝SW010-2＝OFFで、SW010-3＝ON
信号SG200＝Ｌ ならば、SW100-1＝SW100-2＝OFFで、SW100-3＝ON
信号SG002＝Ｈ ならば、SW001-1＝SW001-2＝ONで、SW001-3＝OFF
信号SG020＝Ｈ ならば、SW010-1＝SW010-2＝ONで、SW010-3＝OFF
信号SG200＝Ｈ ならば、SW100-1＝SW100-2＝ONで、SW100-3＝OFF
つまり、表２の制御シーケンスでは、あるスイッチ群、例えばＳＷ００１−１、ＳＷ００１−２、ＳＷ００１−３に対する信号(SG001)が“Ｌ”であれば、容量バンド切り替え回路Ｄ内のＳＷ００１−１およびＳＷ００１−２は“OFF”であるが、電流バンド切り替え回路Ｅ内のＳＷ００１−３は“ON”になり、そして信号(SG001)が“Ｈ”であれば、ＳＷ００１−１およびＳＷ００１−２は“ON”であるが、ＳＷ００１−３は“OFF”となる。
【００４０】
次に図２および図３の回路の動作を説明する。周波数シンセサイザの外部より設定されるカウンタ３のカウンタ値が変更されると、リセット信号生成手段９０１はｆＯＳＣに同期したリセットパルスＣＮＴ１を生成し、基準分周期４とプリスケーラ２とカウンタ３とをリセットする。同時にバイアス制御手段９０８により、チャージポンプ７の出力ハイインピーダンス状態にするとともに、チャージポンプ７の出力スイッチ１０を介して電圧Ｖ１を印加する。この時のバイアス制御手段９０８はＳＷ１００をオンし、ＶＣＯは周波数ｆ４で発振する。
【００４１】
基準分周器４の出力信号ｆＲＥＦとカウンタ３の出力信号ｆＤＩＶはカウンタ９０２とカウンタ９０３でそれぞれ同じ所定数をカウントされる。カウンタ９０２とカウンタ９０３は所定のカウントを終了すると、カウント終了信号を出力する。このとき、ｆＲＥＦとｆＤＩＶの周波数がことなるため、カウンタ９０２とカウンタ９０３のカウンタ終了時刻には差が生じる。時間差検出手段９０４では、この時間差内にプリスケーラ２の出力信号ｆＣＬＫが何パルス発生するかをカウントする。このカウント結果から、その時のＶＣＯ１の周波数を類推できるので、ＶＣＯ制御データ生成の手段９０５はＶＣＯの目標発振周波数で発振させるための制御データとして、ＣＮＴ２として出力する。ｆＣＬＫのカウント値が所定の値を超えていたら、時間差判定手段９１０は、カウンタ９０２とカウンタ９０３をリセットし、かつリセット信号生成手段９０１に遅延手段９０９を介して信号を送る。リセット信号手段９０１は、遅延手段９０９から信号を受け取ると、そのタイミングでｆＯＳＣをＣＮＴ１として出力し、その結果、基準周波数５とプリスケーラ２とカウンタ３をリセットし、再度周波数調整動作を開始する。
【００４２】
同様な動作を繰り返し、次のｆＣＬＫのカウント値が所定の範囲内であれば、時間差判定手段９１０はバイアス制御手段９０８を介して、チャージポンプ７の出力のハイインピーダンス状態と、チャージポンプ７の出力スイッチ１０を介して、電圧Ｖ１を印加することを解除する。この時、ＶＣＯ制御データ生成手段９０５の出力に応じて、ループフィルタ制御手段９０６により、ループフィルタ８の時定数を切り替える。また、ＶＣＯ制御データ生成手段９０５の出力に応じて、チャージポンプ制御手段の９１１により、チャージポンプ７の電流能力を切り替える。この後、通常のＰＬＬ動作に戻り、位相ロックに至る。
【００４３】
なお、上記説明では、ＶＣＯの共振バンド切り替えは、３スイッチによる８バンド切り替えとしたが、この切り替え数はどのような設定においても、同様に実現できる。特に切り替え数が多い場合は、１バンドあたりのＶＣＯ感度を低くできるため、位相雑音特性を向上させることができる。
【００４４】
以上のように、本実施の形態の周波数シンセサイザによれば、ＶＣＯの周波数可変範囲の拡大がはかれ、かつ可変範囲内において良好な位相雑音特性が得られ、ＧＳＭとＤＣＳといった複数の通信システムのＶＣＯを一つで構成することが可能となり、低コスト化をはかることができる。
【００４５】
また、ｆＤＩＶとｆＲＥＦそれぞれの周波数を比較してＶＣＯの共振周波数バンドを切り替えるため、パルススワロー分周器が、一般的に知られているフラクショナルＮ方式の周波数シンセサイザで用いられている分周器のように、瞬時的には、位相が変化するようなものであっても、所望の周波数で位相ロックさせることができる。さらに、ＶＣＯの発振周波数が所望の発振周波数に近づいたことを確認した後に、ＰＬＬを閉ループとするため、最適なＶＣＯ制御データを用いて所望の周波数で位相ロックさせることができる。
【００４６】
また、ＶＣＯ制御データが変更された直後のＶＣＯの周波数変動時間を排除するために遅延手段９０９を挿入している。これにより、精度良く周波数調整を行うことができる。
【００４７】
さらに、時間差検出手段９０４ではｆＣＬＫをカウントする構成としたが、基準信号源４の出力信号を逓倍した信号でも同様に実現できる。この場合、カウントする信号の周波数はＶＣＯの周波数によらず、一定であるため、常に安定した時間差検出の精度を確保できる。そして、ＶＣＯ制御データに応じて、ＶＣＯの制御感度が変化してもループフィルタ８の時定数でＰＬＬの周波数応答特性を補正することと、ＶＣＯに供給するための電流を最適値に補正するため、ＶＣＯの制御データによらず、安定した位相雑音を得ることができる。チャージポンプ７の電流能力での補正は、例えばチャージポンプ７の並列トランジスタ数を変える等で実現できるため、ループフィルタ８での補正よりも更に細かな補正が可能となる。
【００４８】
さらに、プリスケーラ２とカウンタ３で構成されるパルススワローの可変分周器と、基準分周器５の分周開始時刻が合ってないと、それぞれの出力であるｆＤＩＶとｆＲＥＦをカウントするカウンタ９０２、９０３のカウント終了時刻がずれてしまう。そこで分周開始時刻を合わせるために、リセット信号ＣＮＴ１をｆＯＳＣに同期させている。これにより、基準分周器５の分周開始時刻をリセットが解除される時刻と一致させることができるので、時間差検出手段９０４の検出精度を向上させることができる。また、厳密には、リセット信号ＣＮＴ１が基準分周器５に入力される時刻とプリスケーラ２に入力される時刻とは一致しないことがある。プリスケーラ２にＣＮＴ１が到達する時間の方が遅れる場合は、その伝播遅延時間の差分だけカウンタ９０２に入力される信号ｆＲＥＦを遅らせている。これにより、リセット信号ＣＮＴ１の伝播遅延誤差が補正され、さらに時間差検出手段９０４の精度を向上させることができる。
【００４９】
また、本実施の形態の周波数シンセサイザを移動無線機に備えた場合、小型かつ安価で通信品質のよい移動無線機を実現することができる。そして、本実施形態の周波数シンセサイザを無線基地局装置に備えた場合、小型かつ安価で通信品質の良い無線基地局装置を実現することができる。
【００５０】
前記容量バンド切り替え回路Ｄは、図６に示されるように、容量およびスイッチの組み合わせに替えて、スイッチの機能を持つＭＯＳ型可変容量を用いて構成しても良い。
【００５１】
又、前記カレントミラー回路ＣはＮＰＮトランジスタに替えて、Ｎｃｈ−ＭＯＳトランジスタを用いても良く、また、図１において接地側に設けたカレントミラー回路Ｃに替えて、図７のように電源側に設けてもよい。その場合、トランジスタＱ１、Ｑ２にＮＰＮタイプを用いる。更に、カレントミラー回路を構成する際に、更に定電流精度を高めるための補償回路を付加した回路を用いても良い。
【００５２】
図８のＶＣＯでは、増幅回路ＢにおけるトランジスタＮ１、Ｎ２にＮＰＮタイプを使用し、それらのベースには、直流バイアスを阻止用の容量Ｃ９、Ｃ１０を挿入している。そして、電流源ＩrefHch等による供給電流を抵抗Ｒ４で電圧値とし検出し、その電圧信号を、前記トランジスタＮ１、Ｎ２のベースにそれぞれ抵抗Ｒ５、Ｒ６を通じ、バイアスとして与えている。この回路構成によれば、供給電流に応じた電流が各トランジスタＮ１、Ｎ２に流れるため、カレントミラー回路を省略できる。
【産業上の利用可能性】
【００５３】
本電圧制御発振器を採用した周波数シンセサイザを、移動無線機や無線基地局装置に備えることにより、小型かつ安価で通話品質の良い移動無線機や、無線基地局装置を得ることができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態における電圧制御発振器のブロック図
【図２】本発明の実施の形態における周波数シンセサイザのブロック図
【図３】本発明の実施の形態における周波数調整手段のブロック図
【図４】本発明の電圧制御発振器における発振周波数対位相雑音特性
【図５】本発明の電圧制御発振器における制御電圧対発振周波数特性
【図６】本発明の実施形態における別の電圧制御発振器のブロック図
【図７】本発明の実施形態における別の電圧制御発振器のブロック図
【図８】本発明の実施形態における別の電圧制御発振器のブロック図
【図９】従来の電圧制御発振器のブロック図
【図１０】従来の電圧制御発振器における発振周波数対位相雑音特性
【符号の説明】
【００５５】
１  ＶＣＯ（電圧制御発振器）
Ａ  共振タンク回路
Ｂ  増幅回路
Ｃ  カレントミラー回路
Ｄ  容量バンド切り替え回路
Ｅ  電流バンド切り替え回路
２  プリスケーラ
３  カウンタ
４  基準信号源
５  基準分周器
６  位相比較期
７  チャージポンプ
８  ループフィルタ
９  周波数調整手段
９０１  リセット信号生成手段
９０４  時間差検出手段
９０５  ＶＣＯ制御データの生成手段
９０６  ループフィルタ制御手段
９０７、９０９  遅延手段
９０８  バイアス制御手段
９１０  時間差判定手段
９１１  チャージポンプ制御手段
【図１】
2006086740.tif 000005
【図２】
2006086740.tif 000006
【図３】
2006086740.tif 000007
【図４】
2006086740.tif 000008
【図５】
2006086740.tif 000009
【図６】
2006086740.tif 000010
【図７】
2006086740.tif 000011
【図８】
2006086740.tif 000012
【図９】
2006086740.tif 000013
【図１０】
2006086740.tif 000014