(57)【要約】【課題】  発光素子に流れる電流量が一定となるようにして，発光表示装置の輝度ムラを防止することのできる発光表示装置，及び画素回路を提供する。【解決手段】  発光素子ＯＬＥＤと，ゲート電極に印加された電圧に対応して，第１電源から発光素子へ電流を流入させる駆動トランジスタＭ４と，第１走査信号に応じてデータ信号を伝達する第１スイッチング素子Ｍ１と，第１走査信号に応じて第２電源を駆動トランジスタに印加する第２スイッチング素子Ｍ２と，第１及び第２スイッチング素子Ｍ１，Ｍ２の動作に応じてデータ信号及び第２電源に対応する電圧を貯蔵するキャパシタと，第２走査信号に応じてキャパシタに貯蔵された電圧を駆動トランジスタＭ４に印加する第３スイッチング素子Ｍ３と，第３走査信号に応じて，第１電源を駆動トランジスタに伝達する第４スイッチング素子Ｍ５と，を備える。【選択図】    図３
2006113586.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と，
ゲート電極に印加された電圧に対応して，第１電源から前記発光素子へ電流を流入させる駆動トランジスタと，
第１走査信号に応じて，データ信号を伝達する第１スイッチング素子と，
前記第１走査信号に応じて，第２電源を前記駆動トランジスタのゲート電極に印加する第２スイッチング素子と，
前記第１スイッチング素子及び前記第２スイッチング素子の動作に応じて，前記データ信号及び前記第２電源に対応する電圧を貯蔵するキャパシタと，
第２走査信号に応じて，前記キャパシタに貯蔵された電圧を前記駆動トランジスタの前記ゲート電極に印加する第３スイッチング素子と，
第３走査信号に応じて，前記第１電源を前記駆動トランジスタに伝達する第４スイッチング素子と，
を備えることを特徴とする，画素回路。
【請求項２】
前記第３走査信号に応じて，前記発光素子への電流の流入を遮断する第５スイッチング素子をさらに備えることを特徴とする，請求項１に記載の画素回路。
【請求項３】
前記キャパシタに貯蔵される電圧は，前記データ信号の電圧から，前記第２電源と前記駆動トランジスタのスレショルド電圧との和を減算した電圧であることを特徴とする，請求項１また２に記載の画素回路。
【請求項４】
前記第１〜３走査信号は周期的な信号であり，各周期は第１期間及び第２期間を有し，
前記第１走査信号は，前記第１期間でオン信号，前記第２期間でオフ信号であり，
前記第２走査信号は，前記第１期間でオフ信号，前記第２期間でオン信号であり，
前記第３走査信号は，前記第１期間でオフ信号，前記第２期間でオン信号であることを特徴とする，請求項１〜３のいずれかに記載の画素回路。
【請求項５】
前記第２電源は，前記駆動トランジスタがオフ状態を維持できる電圧を有することを特徴とする，請求項１〜４のいずれかに記載の画素回路。
【請求項６】
前記第１電源と前記第２電源との差の絶対値は，少なくとも前記駆動トランジスタのスレショルド電圧の絶対値と同一であることを特徴とする，請求項１〜５のいずれかに記載の画素回路。
【請求項７】
前記第３走査信号により，前記第４スイッチング素子と前記第５スイッチング素子とは，相違した動作状態を維持することを特徴とする，請求項２〜６のいずれかに記載の画素回路。
【請求項８】
発光素子と，
ゲート電極に印加された電圧に対応して，第１電源から前記発光素子へ駆動電流を伝達する駆動トランジスタと，
データ信号及び前記駆動トランジスタのゲート電極に印加される第２電源の電圧に対応して，所定の電圧を貯蔵するキャパシタと，
前記データ信号を前記キャパシタに選択的に伝達する第１スイッチング部と，
前記キャパシタに貯蔵された電圧または前記第２電源の電圧のいずれかを前記駆動トランジスタのゲート電極に印加する第２スイッチング部と，
前記第１電源を前記駆動トランジスタに選択的に伝達する第３スイッチング部と，
を備えることを特徴とする，画素回路。
【請求項９】
前記キャパシタに貯蔵される電圧は，前記データ信号の電圧から，前記第２電源と前記駆動トランジスタのスレショルド電圧との和を減算した電圧であることを特徴とする，請求項８に記載の画素回路。
【請求項１０】
前記第１〜３スイッチング部は，第１〜３走査信号を受信し，前記第１〜３走査信号は周期的な信号であり，各周期は第１及び第２期間を有し，
前記第１走査信号は，前記第１期間でオン信号，前記第２期間でオフ信号であり，
前記第２走査信号は，前記第１期間でオフ信号，前記第２期間でオン信号であり，
前記第３走査信号は，前記第１期間でオフ信号，前記第２期間でオン信号であることを特徴とする，請求項８または９に記載の画素回路。
【請求項１１】
前記第１スイッチング部は第１走査信号を受信し，前記第２スイッチング部は第１走査信号及び第２走査信号を選択的に受信し，前記第３スイッチング部は第３走査信号を受信することを特徴とする，請求項１０に記載の画素回路。
【請求項１２】
前記第１電源と前記第２電源との差の絶対値は，少なくとも前記駆動トランジスタのスレショルド電圧の絶対値と同一であることを特徴とする，請求項８〜１１のいずれかに記載の画素回路。
【請求項１３】
発光素子と，
第１端子がＡノードに連結され，第２端子がＣノードに連結されるキャパシタと，
ソース電極及びドレイン電極がデータ線及び前記Ａノードに連結され，ゲート電極が第１走査線に連結される第１スイッチング素子と，
ソース電極及びドレイン電極が第２電源及びＢノードに連結され，ゲート電極が前記第１走査線に連結される第２スイッチング素子と，
ソース電極及びドレイン電極が前記Ａノード及び前記Ｂノードに連結され，ゲート電極が第２走査線に連結される第３スイッチング素子と，
ソース電極及びドレイン電極が前記Ｃノード及び前記発光素子に連結され，ゲート電極が前記Ｂノードに連結される駆動トランジスタと，
ソース電極及びドレイン電極が第１電源及び前記駆動トランジスタに連結され，前記第１電源を前記駆動トランジスタに選択的に印加する第４スイッチング素子と，
を備えることを特徴とする，画素回路。
【請求項１４】
前記発光素子に連結され，前記第４スイッチング素子と反対の動作状態を維持する第５スイッチング素子をさらに備えることを特徴とする，請求項１３に記載の画素回路。
【請求項１５】
前記第２電源は，前記駆動トランジスタがオフ状態を維持できる電圧を有することを特徴とする，請求項１３または１４に記載の画素回路。
【請求項１６】
前記第１電源と前記第２電源との差の絶対値は，少なくとも前記駆動トランジスタのスレショルド電圧の絶対値と同一であることを特徴とする，請求項１３〜１５のいずれかに記載の画素回路。
【請求項１７】
複数の走査線，複数のデータ線，および複数の画素回路を備え，
前記画素回路は，
発光素子と，
第１電源から前記発光素子に駆動電流を伝達する駆動トランジスタと，
第１走査信号に応じて，データ信号を伝達する第１スイッチング素子と，
前記第１走査信号に応じて，第２電源を前記駆動トランジスタのゲート電極に印加する第２スイッチング素子と，
前記第１スイッチング素子及び前記第２スイッチング素子の動作に応じて，前記データ信号及び前記第２電源に対応する電圧を貯蔵するキャパシタと，
第２走査信号に応じて，前記第１電圧を前記駆動トランジスタのゲート電極に印加する第３スイッチング素子と，
第３走査信号に応じて，前記第１電源を伝達または遮断する第４スイッチング素子と，
を備えることを特徴とする，発光表示装置。
【請求項１８】
前記キャパシタに貯蔵される電圧は，前記データ信号の電圧から，前記第２電源及び前記駆動トランジスタのスレショルド電圧の和を減算した電圧であることを特徴とする，請求項１７に記載の発光表示装置。
【請求項１９】
前記第１電源と前記第２電源との差の絶対値は，少なくとも前記駆動トランジスタのスレショルド電圧の絶対値と同一であることを特徴とする，請求項１７または１８に記載の発光表示装置。
【請求項２０】
前記第１〜３走査信号は周期的な信号であり，各周期は第１期間及び第２期間を有し，
前記第１走査信号は，前記第１期間でオン信号，前記第２期間でオフ信号であり，
前記第２走査信号は，前記第１期間でオフ信号，前記第２期間でオン信号であり，
前記第３走査信号は，前記第１期間でオフ信号，前記第２期間でオン信号であることを特徴とする，請求項１７〜１９のいずれかに記載の発光表示装置。
【請求項２１】
前記第２電源は，前記駆動トランジスタがオフ状態を維持できる電圧を有することを特徴とする，請求項１７〜２０のいずれかに記載の発光表示装置。
【請求項２２】
前記第３走査信号に応じて，前記発光素子に流れる電流を遮断する第５スイッチング素子をさらに備えることを特徴とする，請求項１７〜２１のいずれかに記載の発光表示装置。
【請求項２３】
前記第３走査信号により，前記第４スイッチング素子と前記第５スイッチング素子とが相違した動作状態を維持することを特徴とする，請求項２２に記載の発光表示装置。
【請求項２４】
前記第１〜３走査信号を伝達する走査駆動部と，
前記データ信号を伝達するデータ駆動部と，をさらに備えることを特徴とする，請求項１７〜２３のいずれかに記載の発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光表示装置に係り，画素に，有機発光素子（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｅｖｉｃｅ：ＯＬＥＤ），駆動トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ），キャパシタ，及びスイッチングトランジスタを備える発光表示装置，及び画素回路に関するものである。
【背景技術】
【０００２】
近年，陰極線管に比べ重さおよび体積の小さい種々の平板表示装置が開発されており，特に発光効率，輝度および視野角に優れ応答速度の速い発光表示装置が注目を浴びている。発光素子は，光を発散する薄膜の発光層がカソード電極とアノード電極間に位置する構造を有し，発光層に電子および正孔を注入してこれらを再結合させることにより励起子が生成され，励起子が低エネルギーに落ちながら発光する特性を持っている。
【０００３】
このような発光素子は，発光層が無機物または有機物から構成され，発光層の種類によって無機発光素子と有機発光素子に区分される。図１は従来技術による発光表示装置の画素を示す回路図である。図１に示すように，画素は，有機発光素子ＯＬＥＤ，駆動トランジスタＭ１０２，キャパシタＣｓｔ，およびスイッチングトランジスタＭ１０１を備える。
【０００４】
そして，走査線Ｓｎ，データ線Ｄｍ，および電源線Ｖｄｄが画素に連結される。そして，走査線Ｓｎは行方向に形成され，データ線Ｄｍ及び電源線Ｖｄｄは列方向に形成される。ここで，ｎは１からＮまでの任意の整数，ｍは１からＭまでの任意の整数である。
【０００５】
スイッチングトランジスタＭ１０１は，ソース電極がデータ線Ｄｍに連結され，ドレイン電極が第１ノードＸＡに連結され，ゲート電極が走査線Ｓｎに連結される。駆動トランジスタＭ１０２は，ソース電極が画素の電源線Ｖｄｄに連結され，ドレイン電極が有機発光素子ＯＬＥＤに連結され，ゲート電極が第１ノードＸＡに連結される。そして，ゲート電極に入力される信号に応じて，有機発光素子ＯＬＥＤに発光のための電流を供給する。駆動トランジスタＭ１０２の電流量は，スイッチングトランジスタＭ１０１を介して印加されるデータ信号により制御される。
【０００６】
キャパシタＣｓｔは，第１電極が駆動トランジスタＭ１０２のソース電極に連結され，第２電極が第１ノードＸＡに連結され，データ信号により印加された，ソース電極とゲート電極間の電圧を一定期間維持する。
【０００７】
このような構成によると，スイッチングトランジスタＭ１０１のゲート電極に印加される走査信号に応じてスイッチングトランジスタＭ１０１がオン状態となると，キャパシタＣｓｔにデータ信号に相応する電圧が充電され，キャパシタＣｓｔに充電された電圧が駆動トランジスタＭ１０２のゲート電極に印加される。駆動トランジスタＭ１０２から有機発光素子ＯＬＥＤを通じて電源Ｖｓｓに電流が流れるようにして，有機発光素子ＯＬＥＤが発光するようにする（特許文献１，２，３参照）。
【０００８】
この際，駆動トランジスタＭ１０２により有機発光素子ＯＬＥＤに流れる電流はつぎの数式１のようである。
【０００９】
【数１】
2006113586.tif 000003
【００１０】
ここで，ＩＯＬＥＤは有機発光素子ＯＬＥＤに流れる電流，Ｖｇｓは駆動トランジスタＭ１０２のソースとゲート間の電圧，Ｖｔｈは駆動トランジスタＭ１０２のスレショルド電圧，Ｖｄａｔａはデータ信号電圧，βは駆動トランジスタＭ１０２の利得係数を示す。数式１に示すように，有機発光素子ＯＬＥＤに流れる電流ＩＯＬＥＤは駆動トランジスタＭ１０２のスレショルド電圧の大きさによって異なる。
【００１１】
【特許文献１】大韓民国公開特許第２００４−０００８９２２号明細書
【特許文献２】大韓民国公開特許第２００４−０００９２８５号明細書
【特許文献３】大韓民国公開特許第２００４−００２４３９８号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら，発光表示装置は，製造工程で駆動トランジスタＭ１０２のスレショルド電圧の偏差が発生し，このようなトランジスタＭ１０２のスレショルド電圧の偏差による，有機発光素子ＯＬＥＤに流れる電流量の不均一により輝度が変わる問題点がある。
【００１３】
また，画素に連結され各画素に画素電源を供給する画素の電源線Ｖｄｄは第１電源線（図示せず）に連結され，画素電源を受ける。この場合，電源線Ｖｄｄにより，第１電源線（図示せず）から供給される第１電源が電圧降下し，第１電源線（図示せず）が長くなるほど連結される電源線Ｖｄｄが多くなり，電圧降下の大きさがさらに大きくなる問題点がある。特に，最近に大画面を有する平板表示装置が脚光を浴びているので，平板表示装置の画面が次第に大きくなり，第１電源線（図示せず）で発生する電圧降下がさらに大きくなる。
【００１４】
そこで，本発明はこのような問題点に鑑みてなされたもので，その目的とするところは，発光素子に流れる電流が，駆動トランジスタのスレショルド電圧の偏差及び画素電源の影響を受けず，発光素子に流れる電流量が一定となるようにして，発光表示装置の輝度ムラを防止することのできる発光表示装置，及び画素回路を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために，本発明のある観点によれば，発光素子と，ゲート電極に印加された電圧に対応して，第１電源から発光素子へ電流を流入させる駆動トランジスタと，第１走査信号に応じて，データ信号を伝達する第１スイッチング素子と，第１走査信号に応じて，第２電源を駆動トランジスタのゲート電極に印加する第２スイッチング素子と，第１スイッチング素子及び第２スイッチング素子の動作に応じて，データ信号及び第２電源に対応する電圧を貯蔵するキャパシタと，第２走査信号に応じて，キャパシタに貯蔵された電圧を駆動トランジスタのゲート電極に印加する第３スイッチング素子と，第３走査信号に応じて，第１電源を駆動トランジスタに伝達する第４スイッチング素子と，を備えることを特徴とする，画素回路が提供される。
【００１６】
上記画素回路を構成することにより，発光素子に流れる電流は，駆動トランジスタのスレショルド電圧及び第１電源にかかわらず，データ信号の電圧と第２電源にだけ対応して流れ，駆動トランジスタのスレショルド電圧の差を補償して，画素電源を供給する第１電源が電圧降下して画素電源が低くなっても，発光素子に流れる電流量の変化がないようにできるので，発光表示装置の輝度ムラを防止することができる。
【００１７】
また，第３走査信号に応じて，発光素子への電流の流入を遮断する第５スイッチング素子をさらに備えることができる。発光素子が発光する場合は，第５スイッチング素子がオフ状態となって，発光素子にだけ電流が流れるようにし，発光素子が発光してはいけない場合（特に，スレショルド電圧を検出する期間）には，第５スイッチング素子がオン状態となって，発光素子に電流が流れずに第５スイッチング素子に流れるようにすることができる。
【００１８】
ここで，駆動トランジスタのソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持しているので，上記画素回路のキャパシタに貯蔵される電圧は，データ信号の電圧から，第２電源と駆動トランジスタのスレショルド電圧との和を減算した電圧とすることができる。キャパシタに貯蔵された電圧が駆動トランジスタのゲート電極に印加され，キャパシタに貯蔵された電圧に対応する電流が駆動トランジスタを介して発光素子に流れる。
【００１９】
第１〜３走査信号は周期的な信号であり，各周期は第１期間及び第２期間を有し，第１走査信号は，第１期間でオン信号，第２期間でオフ信号であり，第２走査信号は，第１期間でオフ信号，第２期間でオン信号であり，第３走査信号は，第１期間でオフ信号，第２期間でオン信号であるとよい。これにより，第１期間では第１スイッチング素子と第２スイッチング素子とがオンし，第２期間では第３スイッチング素子と第４スイッチング素子とがオンする。
【００２０】
上記画素回路を動作させるため，第２電源は，駆動トランジスタがオフ状態を維持できる電圧を有することができ，また，第１電源と第２電源との差の絶対値は，少なくとも駆動トランジスタのスレショルド電圧の絶対値と同一とすることができる。
【００２１】
第３走査信号により，第４スイッチング素子と第５スイッチング素子とは，相違した動作状態を維持することができる。これにより，発光素子が発光する場合は，第５スイッチング素子がオフ状態となって，発光素子にだけ電流が流れるようにし，発光素子が発光してはいけない場合には，第５スイッチング素子がオン状態となって，発光素子に電流が流れないようにすることができる。
【００２２】
上記課題を解決するために，本発明の別の観点によれば，発光素子と，ゲート電極に印加された電圧に対応して，第１電源から前記発光素子へ駆動電流を伝達する駆動トランジスタと，データ信号及び駆動トランジスタのゲート電極に印加される第２電源の電圧に対応して，所定の電圧を貯蔵するキャパシタと，データ信号をキャパシタに選択的に伝達する第１スイッチング部と，キャパシタに貯蔵された電圧または第２電源の電圧のいずれかを駆動トランジスタのゲート電極に印加する第２スイッチング部と，第１電源を駆動トランジスタに選択的に伝達する第３スイッチング部と，を備えることを特徴とする，画素回路が提供される。
【００２３】
第１スイッチング部，第２スイッチング部，及び第３スイッチング部を構成することにより，発光素子に流れる電流は，駆動トランジスタのスレショルド電圧及び第１電源にかかわらず，データ信号の電圧と第２電源にだけ対応して流れるので，発光表示装置の輝度ムラを防止することができる。
【００２４】
駆動トランジスタのソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持しているので，キャパシタに貯蔵される電圧は，データ信号の電圧から，第２電源と駆動トランジスタのスレショルド電圧との和を減算した電圧とすることができる。キャパシタに貯蔵された電圧が駆動トランジスタのゲート電極に印加され，キャパシタに貯蔵された電圧に対応する電流が駆動トランジスタを介して発光素子に流れる。
【００２５】
第１〜３スイッチング部は，第１〜３走査信号を受信し，第１〜３走査信号は周期的な信号であり，各周期は第１期間及び第２期間を有し，第１走査信号は，第１期間でオン信号，第２期間でオフ信号であり，第２走査信号は，第１期間でオフ信号，第２期間でオン信号であり，第３走査信号は，第１期間でオフ信号，第２期間でオン信号であるとよい。また，第１スイッチング部は第１走査信号を受信し，第２スイッチング部は第１走査信号及び第２走査信号を選択的に受信し，第３スイッチング部は第３走査信号を受信することができる。こうして，第１期間では第１スイッチング部と第２スイッチング部の一部素子とがオンし，第２スイッチング部の他の一部素子と第２期間では第３スイッチング部とがオンする。
【００２６】
駆動トランジスタのソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持しており，第１電源と第２電源との差の絶対値は，少なくとも駆動トランジスタのスレショルド電圧の絶対値と同一であることができる。
【００２７】
また，上記課題を解決するために，本発明のさらに別の観点によれば，発光素子と，第１端子がＡノードに連結され，第２端子がＣノードに連結されるキャパシタと，ソース電極及びドレイン電極がデータ線及びＡノードに連結され，ゲート電極が第１走査線に連結される第１スイッチング素子と，ソース電極及びドレイン電極が第２電源及びＢノードに連結され，ゲート電極が第１走査線に連結される第２スイッチング素子と，ソース電極及びドレイン電極がＡノード及びＢノードに連結され，ゲート電極が第２走査線に連結される第３スイッチング素子と，ソース電極及びドレイン電極がＣノード及び発光素子に連結され，ゲート電極がＢノードに連結される駆動トランジスタと，ソース電極及びドレイン電極が第１電源及び駆動トランジスタに連結され，第１電源を駆動トランジスタに選択的に印加する第４スイッチング素子と，を備えることを特徴とする，画素回路が提供される。
【００２８】
上記素子の構成により，発光素子に流れる電流は，駆動トランジスタのスレショルド電圧及び第１電源にかかわらず，データ信号の電圧と第２電源にだけ対応して流れるので，発光表示装置の輝度ムラを防止することができる。
【００２９】
発光素子に連結され，第４スイッチング素子と反対の動作状態を維持する第５スイッチング素子をさらに備える。これにより，発光素子が発光する場合は，第５スイッチング素子がオフ状態となって発光素子にだけ電流が流れ，発光素子が発光してはいけない場合には，第５スイッチング素子がオン状態となって発光素子に電流が流れないようにすることができる。
【００３０】
第２電源は，駆動トランジスタがオフ状態を維持できる電圧を有するとよい。また，駆動トランジスタのソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持しており，第１電源と第２電源との差の絶対値は，少なくとも駆動トランジスタのスレショルド電圧の絶対値と同一であるこができる。
【００３１】
さらに，上記課題を解決するために，本発明の別の観点によれば，複数の走査線，複数のデータ線，および複数の画素回路を備え，
画素回路は，発光素子と，第１電源から発光素子に駆動電流を伝達する駆動トランジスタと，第１走査信号に応じて，データ信号を伝達する第１スイッチング素子と，第１走査信号に応じて，第２電源を駆動トランジスタのゲート電極に印加する第２スイッチング素子と，第１スイッチング素子及び第２スイッチング素子の動作に応じて，データ信号及び第２電源に対応する電圧を貯蔵するキャパシタと，第２走査信号に応じて，第１電圧を駆動トランジスタのゲート電極に印加する第３スイッチング素子と，第３走査信号に応じて，第１電源を伝達または遮断する第４スイッチング素子と，を備えることを特徴とする，発光表示装置が提供される。
【００３２】
上記のように画素回路を構成することにより，発光素子に流れる電流は，駆動トランジスタのスレショルド電圧及び第１電源にかかわらず，データ信号の電圧と第２電源にだけ対応して流れ，駆動トランジスタのスレショルド電圧の差を補償して，画素電源を供給する第１電源が電圧降下して画素電源が低くなっても，発光素子に流れる電流量の変化がないようにできるので，発光表示装置の輝度ムラを防止することができる。
【００３３】
駆動トランジスタのソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持しているので，キャパシタに貯蔵される電圧は，データ信号の電圧から，第２電源と駆動トランジスタのスレショルド電圧との和を減算した電圧とすることができる。また，第１電源と第２電源との差の絶対値は，少なくとも駆動トランジスタのスレショルド電圧の絶対値と同一であるこができる。
【００３４】
第１〜３走査信号は周期的な信号であり，各周期は第１期間及び第２期間を有し，第１走査信号は，第１期間でオン信号，第２期間でオフ信号であり，第２走査信号は，第１期間でオフ信号，第２期間でオン信号であり，第３走査信号は，第１期間でオフ信号，第２期間でオン信号であるとよい。これにより，第１期間では第１スイッチング素子と第２スイッチング素子とがオンし，第２期間では第３スイッチング素子と第４スイッチング素子とがオンする。
【００３５】
また，第２電源は，駆動トランジスタがオフ状態を維持できる電圧を有するとよい。
【００３６】
また，第３走査信号に応じて，発光素子に流れる電流を遮断する第５スイッチング素子をさらに備えるとよい。第３走査信号により，第４スイッチング素子と第５スイッチング素子とが相違した動作状態を維持することができ，これにより，発光素子が発光する場合は，第５スイッチング素子がオフ状態となって，発光素子にだけ電流が流れるようにし，発光素子が発光してはいけない場合には，第５スイッチング素子がオン状態となって，発光素子に電流が流れないようにすることができる。
【００３７】
第１〜３走査信号を伝達する走査駆動部と，データ信号を伝達するデータ駆動部と，をさらに備えることができ，発光表示装置において，画素に走査信号やデータ信号を伝達することができる。
【発明の効果】
【００３８】
本発明による発光表示装置，及び画素回路は，画素回路において，発光素子に流れる電流をデータ信号の電圧と補償電源にだけ対応して流れるようにしたので，駆動トランジスタのスレショルド電圧と画素電源に無関係に駆動トランジスタに電流が流れるようになり，駆動トランジスタのスレショルド電圧の差を補償し，画素電源が電圧降下して画素電源が低くなっても発光素子に流れる電流量の変化がないようにできるので，発光表示装置の輝度ムラを防止することができる。
【発明を実施するための最良の形態】
【００３９】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００４０】
図２は本実施の形態による発光表示装置の構成図である。図２に示すように，本実施の形態による発光表示装置は，画素部１００，データ駆動部２００，及び走査駆動部３００を備えている。
【００４１】
画素部１００は，Ｎ×Ｍ個の有機発光素子ＯＬＥＤを有する画素１１０，行方向に配列されたＮ本の第１走査線Ｓ１．１，Ｓ１．２，・・・，Ｓ１．Ｎ−１，Ｓ１．Ｎ，Ｎ本の第２走査線Ｓ２．１，Ｓ２．２，・・・，Ｓ２．Ｎ−１，Ｓ２．Ｎ，Ｎ本の第３走査線Ｓ３．１，Ｓ３．２，・・・，Ｓ３．Ｎ−１，Ｓ３．Ｎ，列方向に配列されたＭ本のデータ線Ｄ１，Ｄ２，・・・，ＤＭ−１，ＤＭ，画素電源（第１電源）を供給するＭ本の画素電源線Ｖｄｄ，および補償電源（第２電源）を供給するＭ本の補償電源線Ｖｉｎｉｔを備える。そして，それぞれの画素電源線Ｖｄｄと補償電源線Ｖｉｎｉｔは第１電源線１２０と第２電源線１３０に連結され，外部から電源を受ける。
【００４２】
そして，第１走査線Ｓ１．１，Ｓ１．２，・・・，Ｓ１．Ｎ−１，Ｓ１．Ｎ，及び第２走査線Ｓ２．１，Ｓ２．２，・・・，Ｓ２．Ｎ−１，Ｓ２．Ｎを介して伝達される第１走査信号及び第２走査信号に応じて，データ線Ｄ１，Ｄ２，・・・，ＤＭ−１，ＤＭを介して伝達されるデータ信号が画素１１０に伝達され，データ信号に対応する駆動電流を生成し，第３走査線Ｓ３．１，Ｓ３．２，・・・，Ｓ３．Ｎ−１，Ｓ３．Ｎを介して伝達される第３走査信号に応じて駆動電流がＯＬＥＤに伝達されて画像を表現する。
【００４３】
データ駆動部２００は，データ線Ｄ１，Ｄ２，・・・，ＤＭ−１，ＤＭに連結され，画素部１００にデータ信号を伝達するようにする。
【００４４】
走査駆動部３００は，画素部１００の側面に構成されるもので，第１走査線Ｓ１．１，Ｓ１．２，・・・，Ｓ１．Ｎ−１，Ｓ１．Ｎ，第２走査線Ｓ２．１，Ｓ２．２，・・・，Ｓ２．Ｎ−１，Ｓ２．Ｎ，及び第３走査線Ｓ３．１，Ｓ３．２，・・・，Ｓ３．Ｎ−１，Ｓ３．Ｎに連結され，第１走査信号，第２走査信号及び第３走査信号を画素部１００に印加し，画素部１００の行を順次選択し，選択された行にはデータ駆動部２００からデータ信号が印加され，このデータ信号に応答して画素１１０が発光する。
【００４５】
図３は本実施の形態による画素の回路を示す回路図である。図３に示すように，画素は，発光部１１１，貯蔵部１１２，駆動素子１１３，第１スイッチング部１１４，第２スイッチング部１１５，及び第３スイッチング部１１６からブロック化することができる。
【００４６】
駆動素子１１３は，ソース電極，ゲート電極，及びドレイン電極を有し，貯蔵部１１２に貯蔵された電圧により，発光部１１１に入力される電流量を決定して発光部１１１の明るさを制御する。第１スイッチング部１１４は，データ信号を受信して選択的に貯蔵部１１２に伝達するようにする。第２スイッチング部１１５は，貯蔵部１１２に貯蔵された電圧と補償電源線Ｖｉｎｉｔを介して印加される補償電源のいずれかの電圧を駆動素子１１３のゲート電極に選択的に伝達するようにする。
【００４７】
貯蔵部１１２は，所定の電圧を貯蔵し，駆動素子１１３のゲート電極に，貯蔵された電圧を印加し，第１スイッチング部１１４を介して受けたデータ信号の電圧と駆動素子１１３のソース電極の電圧の差だけの電圧を貯蔵する。駆動素子１１３のソース電極の電圧は，補償電源電圧より駆動素子１１３のスレショルド電圧の絶対値だけ高い電圧を有する。
【００４８】
第３スイッチング部１１６は，画素電源線を介して画素電源を選択的に画素に印加できるようにして，貯蔵部１１２に電圧が貯蔵される過程では，第１電源Ｖｄｄが駆動素子１１３に印加されないようにし，貯蔵部１１２への貯蔵が完了すると，画素電源線Ｖｄｄを駆動素子１１３に印加するようにする。
【００４９】
各ブロックをさらに説明すると，画素１１０は，ＯＬＥＤおよびその周辺回路，第１スイッチング素子Ｍ１，第２スイッチング素子Ｍ２，第３スイッチング素子Ｍ３，駆動トランジスタＭ４，第４スイッチング素子Ｍ５，およびキャパシタＣｓｔを有している。第１〜第３スイッチング素子Ｍ１，Ｍ２，Ｍ３，駆動トランジスタＭ４，及び第４スイッチング素子Ｍ５は，それぞれ，ゲート電極，ソース電極及びドレイン電極を備えており，キャパシタＣｓｔは第１電極と第２電極とからなる。
【００５０】
第１スイッチング素子Ｍ１は，ゲート電極が第１走査線Ｓ１．ｎに連結され，ソース電極がデータ線Ｄｍに連結され，ドレイン電極が第１ノードＡに連結される。したがって，第１走査線Ｓ１．ｎを介して入力された第１走査信号に応じて，データ信号を第１ノードＡに伝達する。
【００５１】
第２スイッチング素子Ｍ２は，ゲート電極が第１走査線Ｓ１．ｎに連結され，ソース電極が補償電源線Ｖｉｎｉｔに連結され，ドレイン電極が第２ノードＢに連結される。したがって，第１走査線Ｓ１．ｎを介して入力された第１走査信号に応じて，補償電源線Ｖｉｎｉｔを介して入力される補償電源（第２電源）を第２ノードＢに伝達する。そして，補償電源線Ｖｉｎｉｔを介して入力される補償電源はハイ信号を維持する。
【００５２】
キャパシタＣｓｔは，第１ノードＡと第３ノードＣとの間に連結され，第１ノードＡに印加される電圧と第３ノードＣに印加される電圧との差だけの電圧を充電し，１フレームの時間の間に駆動トランジスタＭ４のゲート電極に印加する。
【００５３】
第３スイッチング素子Ｍ３は，ゲート電極が第２走査線Ｓ２．ｎに連結され，ソース電極が第１ノードＡに連結され，ドレイン電極が第２ノードＢに連結される。したがって，第２走査線Ｓ２．ｎを介して入力される第２走査信号に応じて，キャパシタＣｓｔに貯蔵されている電圧を駆動トランジスタＭ４のゲート電極に印加する。
【００５４】
駆動トランジスタＭ４は，ゲート電極が第２ノードＢに連結され，ソース電極が第３ノードＣに連結され，ドレイン電極がＯＬＥＤのアノード電極に連結される。そして，駆動トランジスタＭ４は，ゲート電極に印加される電圧に対応する電流をソース電極からドレイン電極を介して流れるようにしてＯＬＥＤに電流を供給し，電流は電源Ｖｓｓに流れる。
【００５５】
第４スイッチング素子Ｍ５は，ゲート電極が第３走査線Ｓ３．ｎに連結され，ソース電極が画素電源線Ｖｄｄに連結され，ドレイン電極が第３ノードＣに連結される。したがって，第３走査線Ｓ３．ｎを介して入力される第３走査信号に応じて第４スイッチング素子Ｍ５がスイッチングを行い，画素電源が選択的に印加されて，ＯＬＥＤに流れる電流を制御するようにする。
【００５６】
ここで，ｎは１からＮまでの任意の整数であり，ｍは１からＭまでの任意の整数である。図４は本実施の形態による画素の変形例を示す回路図である。図４に示すように，図３の実施形態と異なる点は，ＯＬＥＤに第５スイッチング素子Ｍ６が並列に連結されたことである。
【００５７】
第５スイッチング素子Ｍ６は，ゲート電極が第３走査線Ｓ３．ｎに連結され，ソース電極がＯＬＥＤのカソード電極に連結され，ドレイン電極が発光素子のアノード電極に連結される。そして，第４スイッチング素子Ｍ５とは極性が反対である。
【００５８】
図４に示すように，第４スイッチング素子Ｍ５をＰ型トランジスタで構成すると，第５スイッチング素子Ｍ６はＮ型トランジスタで構成することにより，第４スイッチング素子Ｍ５がオン状態であるとき，第５スイッチング素子Ｍ６はオフ状態となり，第４スイッチング素子Ｍ５がオフ状態であるとき，第５スイッチング素子Ｍ６はオン状態となる。
【００５９】
したがって，ＯＬＥＤが発光する場合は，第５スイッチング素子Ｍ６がオフ状態となって，ＯＬＥＤにだけ電流が流れるようにし，ＯＬＥＤが発光してはいけない場合（特に，スレショルド電圧を検出する期間）には，第５スイッチング素子Ｍ６がオン状態となって，ＯＬＥＤに電流が流れずに第５スイッチング素子Ｍ６に流れるようにして，ＯＬＥＤが発光しないようにする。
【００６０】
図５は，図３及び図４に示す画素の動作を示すタイミング図，図６は，図３及び図４に示す画素のスレショルド電圧の補償過程で形成される回路図，図７は，図３および図４に示す画素の駆動電流が流れる過程で形成される回路図である。
【００６１】
図５〜図７に基づいて説明すると，第１走査信号Ｓ１．ｎがロー信号となり，第２走査信号Ｓ２．ｎ及び第３走査信号Ｓ３．ｎがハイ信号となる第１動作時間Ｔ１（第１期間）と，第１走査信号がハイ信号Ｓ１．ｎとなり，第２走査信号Ｓ２．ｎ及び第３走査信号Ｓ３．ｎがロー信号となる第２動作時間Ｔ２（第２期間）とに区分され，画素が動作する。
【００６２】
第１動作時間Ｔ１には，第１走査信号Ｓ１．ｎ（ロー信号）に応じて，第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２がオン状態となり，第２走査信号Ｓ２．ｎと第３走査信号Ｓ３．ｎ（ハイ信号）に応じて，第３スイッチング素子Ｍ３および第４スイッチング素子Ｍ５はオフ状態となる。
【００６３】
図６に基づいて回路の動作を説明すると，データ信号が第１スイッチング素子Ｍ１を介して第１ノードＡに印加され，補償電源が第２スイッチング素子Ｍ２を介して駆動トランジスタＭ４のゲート電極に印加される。
【００６４】
この際，第２走査信号Ｓ２．ｎがオン状態からオフ状態となった後，第１走査信号Ｓ１．ｎがオフ状態からオン状態となるので，第３スイッチング素子Ｍ２がオフ状態となった後に第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２がオン状態となるため，データ信号がほかの電圧により歪まずに，キャパシタにデータ信号が正確に書き込まれ，駆動トランジスタＭ４のゲート電極に印加される電圧が一定になる。
【００６５】
印加される補償電源はハイ信号であるので，駆動トランジスタＭ４はオフ状態を維持し，駆動トランジスタＭ４のソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持し，キャパシタＣｓｔにより，駆動トランジスタＭ４のソース，ゲート間には，下記数式２に示すような電圧が充電される。
【００６６】
【数２】
2006113586.tif 000004
【００６７】
ここで，Ｖｄａｔａはデータ信号の電圧，Ｖｉｎｉｔは補償電源の電圧，Ｖｔｈは駆動トランジスタＭ４のスレショルド電圧を示す。また，画素電源の電圧は，少なくとも補償電源の電圧と駆動トランジスタのスレショルド電圧の絶対値の和と同じにしなければ駆動トランジスタＭ４が正確な動作をすることができない。
【００６８】
そして，第２動作時間Ｔ２においては，第１走査信号Ｓ１．ｎがハイ信号を維持し，第２走査信号Ｓ２．ｎ及び第３走査信号Ｓ３．ｎがロー状態を維持する。第２動作時間は１フレームの時間を維持する。
【００６９】
この際，第１走査信号Ｓ１．ｎにより，第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２はオフ状態を維持し，第２走査信号Ｓ２．ｎ及び第３走査信号Ｓ３．ｎにより，第３スイッチング素子Ｍ３及び第４スイッチング素子Ｍ５はオン状態を維持する。したがって，図７に示すように回路が連結される。
【００７０】
図７に基づいて回路の動作を説明すると，キャパシタＣｓｔに充電された電圧が駆動トランジスタＭ４のゲート電極に印加され，キャパシタＣｓｔに充電された電圧に対応する電流が駆動トランジスタＭ４を介してＯＬＥＤに流れる。この際，第１走査信号Ｓ１．ｎがオン状態からオフ状態になった後に第２走査信号Ｓ２．ｎがオフ状態からオン状態になり，第３スイッチング素子Ｍ３は，キャパシタＣｓｔに充電された電圧のみを駆動トランジスタＭ４のゲート電極に印加して，駆動トランジスタＭ４のゲート電極に印加される電圧が一定になるようにする。
【００７１】
駆動トランジスタＭ４を介してＯＬＥＤに流れる電流は，下記の数式３に示すような電流となる。
【００７２】
【数３】
2006113586.tif 000005
【００７３】
ＩＯＬＥＤはＯＬＥＤに流れる電流，Ｖｇｓは駆動トランジスタＭ４のソース電極とゲート電極との間の電圧，Ｖｄａｔａはデータ信号の電圧，Ｖｉｎｉｔは補償電源の電圧，Ｖｔｈは駆動トランジスタＭ４のスレショルド電圧，βは駆動トランジスタＭ４の利得係数を示す。
【００７４】
したがって，ＯＬＥＤに流れる電流は，数式３に示すように，駆動トランジスタＭ４のスレショルド電圧と画素電源にかかわらず，データ信号の電圧と補償電源にだけ対応して流れる。
【００７５】
この際，画素電源は発光素子に電流が流れるようにするので，画素電源には電流の流れによる電圧降下が発生するが，補償電源はキャパシタＣｓｔに連結され，補償電源により画素に流れる電流がないため，補償電源には電圧降下が発生しない。
【００７６】
したがって，図３及び図４に示す画素によると，駆動トランジスタＭ４のスレショルド電圧の偏差が補償され，画素電源の電圧降下が補償されるので，大面積発光表示装置を具現するのに好適である。
【００７７】
図８は本実施の形態による画素が，Ｎ型ＭＯＳトランジスタから具現された例の回路図である。図８に示すように，画素１１０は，ＯＬＥＤおよびその周辺回路，第１スイッチング素子Ｍ１１，第２スイッチング素子Ｍ１２，第３スイッチング素子Ｍ１３，駆動トランジスタＭ１４，第４スイッチング素子Ｍ１５，およびキャパシタＣｓｔを有する。
【００７８】
第１〜第３スイッチング素子Ｍ１１，Ｍ１２，Ｍ１３，駆動トランジスタＭ１４及び第４スイッチング素子Ｍ１５はＮ型ＭＯＳトランジスタから具現され，ゲート電極，ソース電極及びドレイン電極を備えており，キャパシタＣｓｔは第１電極と第２電極とからなる。この際，ＯＬＥＤは駆動トランジスタＭ１４に連結され，第４スイッチング素子Ｍ１５は駆動トランジスタＭ１４と電源Ｖｓｓとの間に位置する。
【００７９】
図９は，図８に示す画素の動作を示すタイミング図である。図９に基づいて説明すると，第１走査信号Ｓ１．ｎがハイ信号となり，第２走査信号Ｓ２．ｎおよび第３走査信号Ｓ３．ｎがロー信号となる第１動作時間Ｔ１１（第１期間）と，第１走査信号がロー信号Ｓ１．ｎとなり，第２走査信号Ｓ２．ｎおよび第３走査信号Ｓ３．ｎがハイ信号となる第２動作時間Ｔ１２（第２期間）に区分されて画素が動作する。
【００８０】
第１動作時間Ｔ１１においては，第１走査信号Ｓ１．ｎにより第１スイッチング素子Ｍ１１と第２スイッチング素子Ｍ１２がオン状態となり，第２走査信号および第３走査信号により第３スイッチング素子Ｍ１３および第４スイッチング素子Ｍ１５がオフ状態となり，補償電源線Ｖｉｎｉｔを介して印加される補償電源が駆動トランジスタＭ１４のゲート電極に印加され，キャパシタＣｓｔに数式２のような電圧を貯蔵する。この際，補償電源線Ｖｉｎｉｔを介して印加される補償電源はロー信号を維持する。
【００８１】
そして，第２動作時間Ｔ１２においては，第１走査信号Ｓ１．ｎがロー信号を維持し，第２走査信号Ｓ２．ｎおよび第３走査信号Ｓ３．ｎがハイ状態を維持する。第２動作時間Ｔ１２は１フレーム時間を維持する。この際，第１走査信号Ｓ１．ｎにより第１スイッチング素子Ｍ１１と第２スイッチング素子Ｍ１２はオフ状態を維持し，第２走査信号Ｓ２．ｎ及び第３走査信号Ｓ３．ｎにより第３スイッチング素子Ｍ１３と第４スイッチング素子Ｍ１５はオン状態を維持する。
【００８２】
この際，キャパシタＣｓｔに貯蔵された電圧が印加され，ＯＬＥＤに数式３に示すような駆動電流が流れる。前記構成において，ＯＬＥＤへの電流の流れを制御する第４スイッチング素子Ｍ１５の場合には，画素を具現するほかのトランジスタがＰ型ＭＯＳの場合はＮ型ＭＯＳで具現することもでき，Ｎ型ＭＯＳの場合はＰ型ＭＯＳで具現することもできる。
【００８３】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００８４】
本発明は，発光表示装置，及びその画素回路に適用可能であり，画素に，有機発光素子，駆動素子，キャパシタ，及びスイッチング素子を備える発光表示装置，及び画素回路に適用可能である。
【図面の簡単な説明】
【００８５】
【図１】従来技術による発光表示装置の画素回路を示す回路図である。
【図２】本実施の形態による発光表示装置の構成を示す説明図である。
【図３】本実施の形態による発光表示装置の画素回路を示す回路図である。
【図４】本実施の形態による発光表示装置の画素回路の変形例を示す回路図である。
【図５】図３及び図４の画素の動作タイミングを示す説明図である。
【図６】図３および図４の画素のスレショルド電圧の補償過程で形成される回路図である。
【図７】図３および図４の画素の駆動電流が流れる過程で形成される回路図である。
【図８】本実施の形態による発光表示装置の画素回路をＮ型ＭＯＳトランジスタを用いて具現される場合の回路図である。
【図９】図８の画素の動作タイミングを示す説明図である。
【符号の説明】
【００８６】
１００      画素部
１１０      画素
１１１      発光部
１１２      貯蔵部
１１３      駆動素子
１１４      第１スイッチング部
１１５      第２スイッチング部
１１６      第３スイッチング部
１２０      第１電源線
１３０      第２電源線
２００      データ駆動部
３００      走査駆動部
Ａ      第１ノード
Ｂ      第２ノード
Ｃ      第３ノード
Ｄｍ      データ線
Ｓｎ      走査線
Ｖｄｄ      画素電源線
Ｖｉｎｉｔ  補償電源線
ＯＬＥＤ    有機発光素子
【図１】
2006113586.tif 000006
【図２】
2006113586.tif 000007
【図３】
2006113586.tif 000008
【図４】
2006113586.tif 000009
【図５】
2006113586.tif 000010
【図６】
2006113586.tif 000011
【図７】
2006113586.tif 000012
【図８】
2006113586.tif 000013
【図９】
2006113586.tif 000014