(57)【要約】【課題】  浮遊容量を低減し、Ｑを向上させることが可能なインダクタンス素子を提供すること。【解決手段】  積層型インダクタＬ１は、帯状の導体１０と、帯状の導体１０を覆うと共に電気絶縁性を有する外装部２０と、導体１０の両端部にそれぞれ接続される複数の外部電極３，５と、を備える。外装部２０は、導体１０の端部における長手方向に交差し且つ互いに隣り合わない２つの第１の側面２０ａ，２０ｂと、導体１０の幅広面に対向する第２の側面とを有する。各外部電極３，５は、各第１の側面２０ａ，２０ｂ上で導体１０の幅方向にわたって形成された電極部分３，５をそれぞれ有すると共に、第２の側面に実質的に形成されていない。【選択図】  図２
2006086216.tif 000002
【特許請求の範囲】
【請求項１】
帯状の導体と、
前記導体を覆うと共に電気絶縁性を有する外装部と、
前記導体の両端部にそれぞれ接続される複数の外部電極と、を備えており、
前記外装部は、前記導体の前記端部における長手方向に交差し且つ互いに隣り合わない２つの第１の側面と、前記導体の幅広面に対向する第２の側面とを有し、
前記各外部電極は、前記各第１の側面上で前記導体の幅方向にわたって形成された電極部分をそれぞれ有すると共に、前記第２の側面に実質的に形成されていないことを特徴とするインダクタンス素子。
【請求項２】
前記導体の幅は、当該導体の厚みの２倍以上に設定されていることを特徴とする請求項１に記載のインダクタンス素子。
【請求項３】
前記外装部は、前記導体の前記幅広面を含む面に交差し且つ前記各第１の側面と隣り合う第３の側面を更に有しており、
前記各外部電極は、前記第３の側面の一部に形成されると共に、前記第１の側面に形成された前記電極部分に電気的に連続する電極部分をそれぞれ更に有することを特徴とする請求項１に記載のインダクタンス素子。
【請求項４】
前記外装部は、前記導体の前記幅広面を含む面に交差し且つ前記各第１の側面と隣り合うと共に前記導体を挟んで前記第３の側面と対向するように位置する第４の側面を更に有しており、
前記各外部電極は、前記第４の側面の一部に形成されると共に、前記第１の側面に形成された前記電極部分に電気的に連続する電極部分をそれぞれ更に有することを特徴とする請求項３に記載のインダクタンス素子。
【請求項５】
前記外装部は、前記各第１の側面と隣り合うと共に前記導体を挟んで互いに対向するように位置する第３の側面を更に有しており、
前記第３の側面を実装面と規定して、前記第３の側面は前記導体の前記幅広面を含む面に交差していることを特徴とする請求項１に記載のインダクタンス素子。
【請求項６】
前記導体は、当該導体の厚さ方向に複数並設されていることを特徴とする請求項１に記載のインダクタンス素子。
【請求項７】
前記外装部は、複数の絶縁体を含み、
前記導体は、前記複数の絶縁体のうち少なくとも１つの絶縁体に形成された導体パターンにより構成され、
前記複数の絶縁体は、前記導体パターンの厚さ方向に積層されていることを特徴とする請求項１に記載のインダクタンス素子。
【請求項８】
前記導体は、その長手方向に沿って直線状に伸びていることを特徴とする請求項１に記載のインダクタンス素子。
【請求項９】
前記導体は、軸心方向が前記導体の前記幅広面に直交する方向に沿って伸びるコイル状部分を有していることを特徴とする請求項１に記載のインダクタンス素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタンス素子に関する。
【背景技術】
【０００２】
この種のインダクタンス素子として、帯状の導体と、当該導体を覆うと共に電気絶縁性を有する外装部と、導体の両端部にそれぞれ接続される複数の外部電極とを備えたものが知られている（例えば、特許文献１を参照）。
【０００３】
特許文献１に記載されたインダクタンス素子は、積層型インダクタである。この積層型インダクタでは、電気絶縁層と帯状の導体パターンとが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（外装部）の中に積層方向に重畳したコイルが形成される。このコイルの始端及び終端は、コイルの軸心方向に平行で且つ互いに隣り合わないチップ両端面に引き出されて、端子電極（外部電極）に接続されている。端子電極は、コイルの軸心方向に平行で且つ各チップ端面に隣り合うチップ側面には形成されておらず、各チップ端面とコイルの軸心方向に交差するチップ上下面とに形成されている。
【特許文献１】特開２００１−１５５９３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載されたインダクタンス素子には、次のような問題が生じる。
【０００５】
上述したような構成のインダクタンス素子では、インダクタ成分として機能する帯状の導体の端部と外部電極との間に浮遊容量が発生し易い。特に、特許文献１に記載されたインダクタンス素子では、帯状の導体の幅広面と対向する位置に外部電極の一部が形成されているため、当該外部電極の一部と導体の端部とが重なる面積が大きく、導体の端部と外部電極との間に発生する浮遊容量も大きくなってしまう。この結果、特許文献１に記載されたインダクタンス素子では、インダクタンス素子の重要な特性であるＱ（quality factor）が著しく低下してしまう。
【０００６】
本発明の目的は、浮遊容量を低減し、Ｑを向上させることが可能なインダクタンス素子を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係るインダクタンス素子は、帯状の導体と、導体を覆うと共に電気絶縁性を有する外装部と、導体の両端部にそれぞれ接続される複数の外部電極と、を備えており、外装部は、導体の端部における長手方向に交差し且つ互いに隣り合わない２つの第１の側面と、導体の幅広面に対向する第２の側面とを有し、各外部電極は、各第１の側面上で導体の幅方向にわたって形成された電極部分をそれぞれ有すると共に、第２の側面に実質的に形成されていないことを特徴とする。
【０００８】
本発明に係るインダクタンス素子では、導体の端部がそれぞれ接続される各外部電極が、各第１の側面上で導体の幅方向にわたって形成された電極部分をそれぞれ有すると共に、第２の側面に実質的に形成されていないので、導体とその外部電極とが重なる面積を十分小さなものとすることができる。その結果、浮遊容量が低減し、Ｑの向上が図れることとなる。
【０００９】
また、導体の幅は、その導体の厚みの２倍以上に設定されていることが好ましい。この場合、Ｑの向上が図れると共に、導体の断面積の増加により直流抵抗を低減することができる。
【００１０】
また、外装部は、導体の幅広面を含む面に交差し且つ各第１の側面と隣り合う第３の側面を更に有しており、各外部電極は、第３の側面の一部に形成されると共に、第１の側面に形成された電極部分に電気的に連続する電極部分をそれぞれ更に有することが好ましい。この場合、はんだ付け面積を確保しやすくなり、インダクタンス素子の実装強度を確保することができる。
【００１１】
また、外装部は、導体の幅広面を含む面に交差し且つ各第１の側面と隣り合うと共に導体を挟んで第３の側面と対向するように位置する第４の側面を更に有しており、各外部電極は、第４の側面の一部に形成されると共に、第１の側面に形成された電極部分に電気的に連続する電極部分をそれぞれ更に有することが好ましい。この場合、はんだ付け面積を更に確保しやすくなり、インダクタンス素子の実装強度を十分に確保することができる。
【００１２】
また、外装部は、各第１の側面と隣り合うと共に導体を挟んで互いに対向するように位置する第３の側面を更に有しており、第３の側面を実装面と規定して、第３の側面は導体の幅広面を含む面に交差していることが好ましい。この場合、実装面に隣接する外装面について、第１の側面のみに外部電極が存在し、第２の側面に外部電極が実質的に存在しないこととなる。この結果、Ｑの向上をより一層図れることとなる。
【００１３】
また、導体は、その導体の厚さ方向に複数並設されていることが好ましい。この場合、単数の導体に比べて長手方向に垂直な導体の断面積が大きくなるため、直流抵抗を低減させることができる。
【００１４】
また、外装部は、複数の絶縁体を含み、導体は、複数の絶縁体のうち少なくとも１つの絶縁体に形成された導体パターンにより構成され、複数の絶縁体は、導体パターンの厚さ方向に積層されていることが好ましい。この場合、積層型のインダクタンス素子が実現されることとなる。
【００１５】
また、導体は、その長手方向に沿って直線状に伸びていることが好ましい。また、導体は、軸心方向が導体の幅広面に直交する方向に沿って伸びるコイル状部分を有していることが好ましい。
【発明の効果】
【００１６】
本発明によれば、浮遊容量を低減し、Ｑを向上させることが可能なインダクタンス素子を提供することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施形態に係るインダクタンス素子について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。本実施形態は、本発明を積層型インダクタに適用したものである。
【００１８】
（第１実施形態）
まず、図１〜図４に基づいて、第１実施形態に係る積層型インダクタＬ１の構成を説明する。図１は、第１実施形態に係る積層型インダクタを示す斜視図である。図２（ａ）は第１実施形態に係る積層型インダクタの長手方向での断面構成を説明するための図であり、（ｂ）は第１実施形態に係る積層型インダクタの長手方向に直交する方向での断面構成を説明するための図である。図３は、第１実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。図４は、第１実施形態に係る積層型インダクタに含まれる外装部を示す斜視図である。
【００１９】
積層型インダクタＬ１は、図１に示されるように、直方体形状の素子１と、一対の端子電極（外部電極）３，５とを備えている。素子１は、図２に示されるように、その長手方向に沿って直線状に伸びる導体１０と、外装部２０とを有している。外装部２０は、図３に示されるように、積層される複数（本実施形態においては、７層）の非磁性体グリーンシート（絶縁体）２１〜２７を含んでいる。実際の積層型チップインダクタＬ１は、非磁性体グリーンシート２１〜２７間の境界が視認できない程度に一体化されている。
【００２０】
外装部２０（素子１）は、図４に示されるように、２つの第１の側面２０ａ，２０ｂと、２つの第２の側面２０ｃ，２０ｄと、第３の側面２０ｅと、第４の側面２０ｆと、を有している。第１の側面２０ａ，２０ｂ同士は、Ｘ軸方向で見て互いに対向するように位置している。第２の側面２０ｃ，２０ｄ同士は、Ｙ軸方向で見て互いに対向するように位置している。第３の側面２０ｅと第４の側面２０ｆとは、Ｚ軸方向で見て互いに対向するように位置している。したがって、第１の側面２０ａ，２０ｂ同士は互いに隣り合わず、また、第２の側面２０ｃ，２０ｄ同士も互いに隣り合わない。第３の側面２０ｅと第４の側面２０ｆとも、互いに隣り合わない。第１の側面２０ａ，２０ｂは、第３の側面２０ｅ及び第４の側面２０ｆとそれぞれ互いに隣り合う。
【００２１】
第１の側面２０ａ，２０ｂは、導体１０の長手方向と直交している。第２の側面２０ｃ，２０ｄ、第３の側面２０ｅ及び第４の側面２０ｆは、導体１０の長手方向に平行である。第３の側面２０ｅは、積層型インダクタＬ１が回路基板（図示せず）に実装されたときに、当該回路基板に対向する面（実装面）である。
【００２２】
各端子電極３，５は、第１の電極部分３ａ，５ａと第２の電極部分３ｂ，５ｂとを含んでおり、第１の電極部分３ａ，５ａと第２の電極部分３ｂ，５ｂとは互いに電気的に連続している。第１の電極部分３ａ，５ａは、第１の側面２０ａ，２０ｂ上で導体１０の幅方向（図４のＺ軸方向）にわたってそれぞれ形成されている。これにより、本実施形態では、第１の側面２０ａ，２０ｂの全面を覆うように第１の電極部分３ａ，５ａが形成されることとなる。
【００２３】
第２の電極部分３ｂ，５ｂは、第３の側面２０ｅの一部に形成されている。詳細には、第２の電極部分３ｂ，５ｂは、第３の側面２０ｅと第１の側面２０ａ，２０ｂとの稜に沿って、第３の側面２０ｅの両端部にそれぞれ形成されている。すなわち、第２の電極部分３ｂ，５ｂ同士は、互いに所定の間隔を有し、電気的に絶縁されている。
【００２４】
各端子電極３，５は、第２の側面２０ｃ，２０ｄに実質的に形成されていない。素子１では、各頂点及び各稜が湾曲して形成されている。このため、第１の側面２０ａ，２０ｂの全面に第１の電極部分３ａ，５ａを形成した場合、当該第１の電極部分３ａ，５ａが第２の側面２０ｃ，２０ｄに最大で１００μｍ程度回り込んで形成されることとなる。したがって、実質的とは、各端子電極３，５（第１の電極部分３ａ，５ａ等）を形成する上で第２の側面２０ｃ，２０ｄに形成されてしまう電極部分を含むこととする。
【００２５】
導体１０は、図２（ｂ）に示されるように、幅広面Ｓを有し、幅Ｗが厚さＴよりも大きい帯状の導体である。各幅広面Ｓは第２の側面２０ｃ，２０ｄに対して平行となっており、各幅広面Ｓに対して第１の側面２０ａ，２０ｂが直交方向に位置している。すなわち、第３の側面２０ｅ又は第４の側面２０ｆに垂直な方向（図４のＺ軸方向）から見た場合に、幅広面Ｓを第３及び第４の側面２０ｅ，２０ｆに平行とした構成に比べて、導体１０と第２の電極部分３ｂ，５ｂとが重なる面積が小さなものとなっている。なお、幅Ｗは、厚さＴの２倍以上の大きさであることが好ましい。
【００２６】
導体１０は、図３に示されるように、非磁性体グリーンシート２４上に形成された帯状の導体パターン１０ａにより形成される。導体パターン１０ａは、各端部が非磁性体グリーンシート２４の両縁部に向かって直線状に伸びて、略Ｉ字形状をなしている。導体パターン１０ａの端部は、非磁性体グリーンシート２４の縁部に引き出され、非磁性体グリーンシート２４の端面に露出している。すなわち、導体パターン１０ａの端部は、図２にも示されるように、第１の側面２０ａ，２０ｂに向かって伸びると共に、第１の側面２０ａ，２０ｂに形成された第１の電極部分３ａ，５ａに接続することにより、対応する端子電極３，５に電気的に接続している。
【００２７】
導体パターン１０ａは、同じ幅である必要はなく、非磁性体グリーンシート２４の縁部近傍、すなわち第１の電極部分３ａ，５ａの近傍で若干幅広に形成されていてもよい。このような構成とすることで、導体１０の端部と第１の電極部分３ａ，５ａとの接続信頼性が向上される。
【００２８】
非磁性体グリーンシート２１〜２７は、電気絶縁性を有するガラス系セラミックグリーンシートである。非磁性体グリーンシート２１〜２７は、例えば、ストロンチウム、カルシウム、アルミナ及び酸化珪素からなるセラミック組成物であって、その組成はガラス７０ｗｔ％、アルミナ粉３０ｗｔ％であると好ましい。
【００２９】
続いて、上述した構成の積層型インダクタＬ１の製造方法について説明する。
【００３０】
まず、非磁性体グリーンシート２１〜２７を用意する。次に、非磁性体グリーンシート２４に導体パターン１０ａを形成する。この導体パターン１０ａは、銀又はニッケルを主成分としたペーストを非磁性体グリーンシート２４上にスクリーン印刷することにより形成される。一方、非磁性体グリーンシート２１〜２３，２５〜２７には、導体パターンが形成されていない。
【００３１】
次に、各非磁性体グリーンシート２１〜２７を、図３に示すように積層した後に、所定温度（例えば、約９００℃）で焼成する。このように、完成後の素子１は、例えば、長手方向の長さが０．６ｍｍ、幅が０．３ｍｍ、高さが０．３ｍｍとなるように形成される。また、焼成後の導体パターン１０ａは、例えば、幅Ｗが４０μｍ、厚さＴが１２μｍとなるように設計される。
【００３２】
次に、焼成した素子１に端子電極３，５を形成する。端子電極３，５は、銀又は銅を主成分としたペーストを素子１に塗布後、所定温度（例えば、約７００℃）で焼き付けを行うことにより形成される。その後、焼き付けを行った端子電極３，５に更に電気めっきを施すことにより、積層型インダクタＬ１が形成される。この電気めっきには、例えば、Ｎｉ、Ｓｎ等を用いることができる。なお、端子電極３，５は、銀又は銅を主成分としたペーストの印刷とディップ方式とを双方用いることで形成してもよい。
【００３３】
以上のように、本第１実施形態によれば、外装部２０は、導体１０の端部における長手方向に交差し且つ互いに隣り合わない２つの第１の側面２０ａ，２０ｂと、導体１０の幅広面Ｓに対向する第２の側面２０ｃ，２０ｄとを有する。また、導体１０の両端がそれぞれ接続される各端子電極３，５は、第１の側面２０ａ，２０ｂ上に導体１０の幅方向にわたって形成された第１の電極部分３ａ，５ａを有すると共に、第２の側面２０ｃ，２０ｄに実質的に形成されていない。これにより、浮遊容量が低減し、Ｑの向上が図れることとなる。
【００３４】
また、本実施形態では、導体１０の幅Ｗは、厚さＴの２倍以上に設定されているので、Ｑの向上が図れると共に、導体１０の断面積の増加により直流抵抗を低減することができる。
【００３５】
また、本実施形態では、外装部２０は、導体１０の幅広面Ｓを含む面に交差し且つ各第１の側面２０ａ，２０ｂと隣り合う第３の側面２０ｅを有しており、各端子電極３，５は、第３の側面２０ｅの一部に形成されると共に、第１の側面２０ａ，２０ｂに形成された第１の電極部分３ａ，５ａに電気的に連続する第２の電極部分３ｂ，５ｂをそれぞれ有する。これにより、はんだ付け面積を確保しやすくなり、インダクタンス素子の実装強度を確保することができる。
【００３６】
また、本実施形態では、外装部２０は、各第１の側面２０ａ，２０ｂと隣り合うと共に導体１０を挟んで互いに対向するように位置する第３の側面２０ｅを有しており、第３の側面２０ｅを実装面と規定して、第３の側面２０ｅは導体１０の幅広面Ｓを含む面に交差している。この場合、実装面に隣接する外装面２０について、第１の側面２０ａ，２０ｂのみに端子電極３，５が存在し、第２の側面２０ｃ，２０ｄに端子電極３，５が実質的に存在しないこととなる。この結果、Ｑの向上をより一層図れることとなる。
【００３７】
また、本実施形態では、外装部２０は、複数の非磁性グリーンシート２１〜２７を含み、導体１０は、各非磁性グリーンシート２１〜２７のうち少なくとも１つの非磁性グリーンシートに形成された導体パターン１０ａにより構成され、各非磁性グリーンシート２１〜２７は、導体パターン１０ａの厚さ方向に積層されている。この場合、積層型インダクタＬ１が実現されることとなる。
【００３８】
（第２実施形態）
まず、図５に基づいて、第２実施形態に係る積層型インダクタＬ２の構成を説明する。図５（ａ）は第２実施形態に係る積層型インダクタを示す斜視図であり、図５（ｂ）は第２実施形態に係る積層型インダクタの断面構成を説明するための図である。第２実施形態に係る積層型インダクタＬ２は、端子電極３，５の構成の点で第１実施形態に係る積層型インダクタＬ１と相違する。
【００３９】
積層型インダクタＬ２は、図５（ａ）に示されるように、素子１と、一対の端子電極３，５とを備えている。素子１は、図５（ｂ）に示されるように、導体１０と外装部２０とを有している。
【００４０】
各端子電極３，５は、第１の電極部分３ａ，５ａと、第２の電極部分３ｂ，５ｂと、第３の電極部分３ｃ，５ｃとを含んでおり、第１の電極部分３ａ，５ａと第２の電極部分３ｂ，５ｂと第３の電極部分３ｃ，５ｃとは互いに電気的に連続している。第３の電極部分３ｃ，５ｃは、第４の側面２０ｆの一部に形成されている。詳細には、第３の電極部分３ｃ，５ｃは、第４の側面２０ｆと第１の側面２０ａ，２０ｂとの稜に沿って、第３の側面２０ｅの両端部にそれぞれ形成されている。すなわち、第３の電極部分３ｃ，５ｃ同士は、互いに所定の間隔を有し、電気的に絶縁されている。積層型インダクタＬ２においても、各端子電極３，５は、第２の側面２０ｃ，２０ｄに実質的に形成されていない。
【００４１】
以上のように、本第２実施形態では、外装部２０は、導体１０の幅広面Ｓを含む面に交差し且つ各第１の側面２０ａ，２０ｂと隣り合うと共に、導体１０を挟んで第３の側面２０ｅと対向するように位置する第４の側面２０ｆを有している。各端子電極３，５は、第４の側面２０ｆの一部に形成されると共に、第１の側面２０ａ，２０ｂに形成された第１の電極部分３ａ，５ａに電気的に連続する第３の電極部分３ｃ，５ｃをそれぞれ更に有する。この場合、はんだ付け面積を更に確保しやすくなり、積層型インダクタＬ２の実装強度を十分に確保することができる。
【００４２】
ここで、第１及び第２実施形態に係る積層型インダクタＬ１，Ｌ２におけるＱの高周波数特性の測定結果を説明する。第１及び第２実施形態に係る積層型インダクタＬ１，Ｌ２の有用性を示すための対比例１〜３として、図６〜９に示される積層型インダクタ１００〜１０２を用いた。なお、積層型インダクタ１００〜１０２は、下記以外の点においては上述した積層型インダクタＬ１，Ｌ２と同じ構成である。
【００４３】
積層型インダクタ１００は、端子電極１０３，１０５と導体１０とを備えている。端子電極１０３，１０５は、図７（ａ）に示されるように、第２の側面２０ｃ，２０ｄの一部についても形成されている。詳細には、端子電極１０３，１０５の一部が、第２の側面２０ｃ，２０ｄに回り込むように、第２の側面２０ｃ，２０ｄの両端部にそれぞれ実質的に形成されている。すなわち、第２の側面２０ｃ，２０ｄに形成された端子電極１０３，１０５の一部は、それぞれ互いに所定の間隔を有し、電気的に絶縁されている。導体１０の各幅広面Ｓは、図７（ｂ）に示されるように、第３の側面２０ｅ及び第４の側面２０ｆに対向している。
【００４４】
積層型インダクタ１０１は、端子電極３，５と導体１０とを備えている。端子電極３，５は、図８（ａ）に示されるように、第１の側面２０ａ，２０ｂと第３の側面２０ｅ及び第４の側面２０ｆの一部とに形成され、積層型インダクタＬ２の端子電極３，５と同じ構成となっている。導体１０の各幅広面Ｓは、図８（ｂ）に示されるように、第３の側面２０ｅ及び第４の側面２０ｆに対向している。
【００４５】
積層型インダクタ１０２は、端子電極１０３，１０５と導体１０とを備えている。端子電極１０３，１０５は、図９（ａ）に示されるように、第２の側面２０ｃ，２０ｄの一部についても形成され、積層型インダクタ１００の端子電極１０３，１０５と同じ構成となっている。導体１０の各幅広面Ｓは、図９（ｂ）に示されるように、第２の側面２０ｃ，２０ｄに対向している。
【００４６】
測定結果を図６に示す。特性Ａ１は第１実施形態に係る積層型インダクタＬ１のＱの周波数特性を示し、特性Ａ２は第２実施形態に係る積層型インダクタＬ２のＱの周波数特性を示している。特性Ｂ１は、対比例１に係る積層型インダクタ１００のＱの周波数特性を示し、特性Ｂ２は対比例２に係る積層型インダクタ１０１のＱの周波数特性を示し、特性Ｂ３は対比例３に係る積層型インダクタ１０２のＱの周波数特性を示している。図６に示されるように、第１及び第２実施形態に係る積層型インダクタＬ１，Ｌ２は、対比例１〜３に係る積層型インダクタ１００〜１０２よりもＱが大きい。第１及び第２実施形態に係る積層型インダクタＬ１，Ｌ２のＱが対比例１〜３に係る積層型インダクタ１００〜１０２のＱよりも大きくなる傾向は、８００ＭＨｚ以上の高周波数帯域において特に顕著となっている。
【００４７】
（第３実施形態）
まず、図４、図１０及び図１１に基づいて、第３実施形態に係る積層型インダクタＬ３の構成を説明する。図１０（ａ）は第３実施形態に係る積層型インダクタを示す斜視図であり、（ｂ）は第３実施形態に係る積層型インダクタの断面構成を説明するための図である。図１１は、第３実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。第３実施形態に係る積層型インダクタＬ３は、導体１０の構成の点で第１実施形態に係る積層型インダクタＬ１と相違する。
【００４８】
積層型インダクタＬ３は、図１０（ａ）に示されるように、素子１と一対の端子電極３，５とを備えている。素子１は、図１０（ｂ）に示されるように、導体１０，１０と外装部２０とを有している。外装部２０は、図１１に示されるように、積層される複数（本実施形態においては、８層）の非磁性体グリーンシート２１〜２８を含んでいる。実際の積層型チップインダクタＬ３は、非磁性体グリーンシート２１〜２８間の境界が視認できない程度に一体化されている。
【００４９】
導体１０，１０は、図１０（ｂ）に示されるように、それぞれ互いに所定の間隔を有し、電気的に絶縁されて厚さＴ方向に並設されている。各導体１０，１０の各幅広面Ｓは第２の側面２０ｃ，２０ｄに対して平行となっており、各幅広面Ｓに対して第１の側面２０ａ，２０ｂが直交方向に位置している。すなわち、図４のＺ軸方向から見た場合に、幅広面Ｓを第３及び第４の側面２０ｅ，２０ｆに平行とした構成に比べて、各導体１０，１０と第２の電極部分３ｂ，５ｂとが重なる面積が小さなものとなっている。
【００５０】
また、導体１０，１０は、図１１に示されるように、非磁性体グリーンシート２４，２５上に形成された帯状の導体パターン１０ａ，１０ａにより形成される。一方、非磁性体グリーンシート２１〜２３，２６〜２８には、導体パターンが形成されていない。導体パターン１０ａ，１０ａは、第１実施形態に係る導体パターン１０ａと同様の構成である。また、積層型インダクタＬ３の製造方法についても、非磁性体グリーンシート２１〜２８を積層して素子１（外装部２０）とする点を除いて、第１実施形態に係る積層型インダクタＬ１の製造方法と同様である。
【００５１】
以上のように、本第３実施形態では、導体１０，１０は、その導体１０，１０の厚さ方向に複数並設されている。この場合、単数の導体に比べて長手方向に垂直な導体の断面積が大きくなるため、直流抵抗を低減させることができる。また、導体の数によりインダクタンス値の調整をすることができる。
【００５２】
（第４実施形態）
まず、図４、図１２及び図１３に基づいて、第４実施形態に係る積層型インダクタＬ４の構成を説明する。図１２（ａ）は第４実施形態に係る積層型インダクタを示す斜視図であり、（ｂ）は第４実施形態に係る積層型インダクタの断面構成を説明するための図である。図１３は、第４実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。第４実施形態に係る積層型インダクタＬ４は、導体１１がコイル状導体１２を有している点で第１実施形態に係る積層型インダクタＬ１と相違する。
【００５３】
積層型インダクタＬ４は、図１２（ａ）に示されるように、素子１と一対の端子電極３，５とを備えている。素子１は、図１２（ｂ）に示されるように、導体１１と外装部２０とを有している。外装部２０は、図１３に示されるように、積層される複数（本実施形態においては、８層）の非磁性体グリーンシート２１〜２８を含んでいる。実際の積層型チップインダクタＬ４は、非磁性体グリーンシート２１〜２８間の境界が視認できない程度に一体化されている。
【００５４】
導体１１は、コイル状導体１２及び引き出し導体１３，１４からなる。また、導体１１は、幅広面Ｓを有し、幅広面Ｓが第２の側面２０ｃ，２０ｄに対して平行となっている。コイル状導体１２は、軸心方向が第２の側面２０ｃ，２０ｄと直交しており、軸心方向に重畳されて形成されている。引き出し導体１３，１４は、一端がコイル状導体１２の両端部より引き出されて、他端が第１の側面２０ａ，２０ｂ上に形成された第１の電極部分３ａ，５ａへと接続されている。すなわち、図４のＺ方向から見た場合に、幅広面Ｓを第３及び第４の側面２０ｅ，２０ｆに平行とした構成に比べて、各引き出し導体１３，１４と第２の電極部分３ｂ，５ｂとが重なる面積が小さなものとなっている。
【００５５】
コイル状導体１２は、非磁性体グリーンシート２３〜２６上に形成された帯状の導体パターン１２ａ〜１２ｄにより構成される。また、引き出し導体１３，１４は、非磁性体グリーンシート２３〜２６上に形成された帯状の導体パターン１３ａ，１４ａにより構成される。本実施形態においては、導体パターン１２ａと導体パターン１３ａとが一体となって形成され、導体パターン１２ｄと導体パターン１４ａとが一体となって形成されている。一方、非磁性体グリーンシート２１，２２，２７，２８には、導体パターンが形成されていない。
【００５６】
導体パターン１２ａは、コイル状導体１２の略１／２ターン分に相当し、非磁性体グリーンシート２３上で略Ｌ字状に形成されている。導体パターン１２ｂは、コイル状導体１２の略３／４ターン分に相当し、非磁性体グリーンシート２４上で略Ｕ字状に形成されている。導体パターン１２ｃは、コイル状導体１２の略３／４ターン分に相当し、非磁性体グリーンシート２５上で略Ｃ字状に形成されている。導体パターン１２ｄは、コイル状導体１２の略１／４ターン分に相当し、非磁性体グリーンシート２６上で略Ｉ字状に形成されている。導体パターン１２ａ〜１２ｄは、その端部同士が非磁性体グリーンシート２３〜２５に形成された貫通電極１５ａ〜１５ｃにより電気的に接続され、コイル状導体１２を形成する。
【００５７】
以上のように、本第４実施形態では、導体１１は、軸心方向が導体１１の幅広面に直交する方向に沿って伸びるコイル状導体１２を有している。この場合であっても、浮遊容量を低減し、Ｑの向上が図れることとなる。
【００５８】
本発明は、上述した実施形態に限定されるものではない。例えば、各端子電極３，５は、上述した第１及び第２実施形態に示された構成に限られるものではない。例えば、各端子電極３，５は第１の電極部分３ａ，５ａのみを有していてもよい。また、外装部２０は、その形状が直方体形状に限られるものではない。
【００５９】
各電極部分３ａ〜３ｃ，５ａ〜５ｃは、対応する各側面２０ａ，２０ｂ，２０ｅ，２０ｆ上に導体１０の幅方向にわたって形成されているが、これに限られない。すなわち、図１４（ａ）及び図１５（ａ）に示されるように、導体１０の幅方向に沿って各側面２０ａ，２０ｂ，２０ｅ，２０ｆの両端から所定の間隔を有するように形成されていてもよい。
【００６０】
導体１０は、図２又は図１０に示されるように、積層型インダクタに１つ又は導体１０の厚さ方向に２つ備えられていたが、これに限られない。すなわち、図１６に示されるように、導体１０の厚さ方向に併設されている一対の導体１０，１０が更に導体１０の幅方向に対になって併設され、積層型インダクタが４つの導体１０を備えていてもよい。
【００６１】
また、導体１０は図２、図５又は図１０に示されるように、素子１の長手方向に沿って直線状に伸びるが、これに限られない。すなわち、導体１０は、幅広面を含む平面内において、ジグザグ形状、蛇行形状あるいはクランク形状等、その他直線形状以外の様々な形状であってもよい。
【００６２】
引き出し導体１３，１４（導体パターン１３ａ，１４ａ）と端子電極３，５との接続位置は、図１２（ａ）に示されるように、第４の側面２０ｆ寄りの位置に限られない。すなわち、引き出し導体１３，１４（導体パターン１３ａ，１４ａ）と端子電極３，５との接続位置は、第１の電極部分における第４の側面２０ｆと第３の側面２０ｅとの中間の位置であってもよい。また、第３の側面２０ｅ寄りの位置であってもよい。さらに、引き出し導体１３，１４のいずれか一方が第４の側面２０ｆ寄りであって、引き出し導体１３，１４のいずれか他方が第３の側面２０ｅ寄りであってもよい。
【００６３】
また、引き出し導体１３，１４（導体パターン１３ａ，１４ａ）と第２の電極部分３ｂ，５ｂとを接続してもよい。この場合、引き出し導体１３，１４（導体パターン１３ａ，１４ａ）は、コイル状導体１２の第３の側面２０ｅ寄りの両角または第４の側面２０ｆ寄りの両角から引き出されて、第３の側面２０ｅに向かって伸びることとなる。
【００６４】
本実施の形態においては、非磁性グリーンシートを積層すること（グリーンシート積層工法）により素子１を構成しているが、これに限られることなく、印刷積層工法等その他の方法により素子１を構成するようにしてもよい。
【図面の簡単な説明】
【００６５】
【図１】第１実施形態に係る積層型インダクタを示す斜視図である。
【図２】第１実施形態に係る積層型インダクタの断面構成を説明するための図である。
【図３】第１実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。
【図４】第１実施形態に係る積層型インダクタに含まれる外装部を示す斜視図である。
【図５】（ａ）は第２実施形態に係る積層型インダクタを示す斜視図であり、（ｂ）は第２実施形態に係る積層型インダクタの断面構成を説明するための図である。
【図６】Ｑの周波数特性を示す図である。
【図７】（ａ）は対比例１に係る積層型インダクタを示す斜視図であり、（ｂ）は対比例１に係る積層型インダクタの断面構成を説明するための図である。
【図８】（ａ）は対比例２に係る積層型インダクタを示す斜視図であり、（ｂ）は対比例２に係る積層型インダクタの断面構成を説明するための図である。
【図９】（ａ）は対比例３に係る積層型インダクタを示す斜視図であり、（ｂ）は対比例３に係る積層型インダクタの断面構成を説明するための図である。
【図１０】（ａ）は第３実施形態に係る積層型インダクタを示す斜視図であり、（ｂ）は第３実施形態に係る積層型インダクタの断面構成を説明するための図である。
【図１１】第３実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。
【図１２】（ａ）は第４実施形態に係る積層型インダクタを示す斜視図であり、（ｂ）は第４実施形態に係る積層型インダクタの断面構成を説明するための図である。
【図１３】第４実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。
【図１４】（ａ）は第１実施形態に係る積層型インダクタの変形例の斜視図であり、（ｂ）は第１実施形態に係る積層型インダクタの変形例の断面構成を説明するための図である。
【図１５】（ａ）は第２実施形態に係る積層型インダクタの変形例の斜視図であり、（ｂ）は第２実施形態に係る積層型インダクタの変形例の断面構成を説明するための図である。
【図１６】第３実施形態に係る積層型インダクタの変形例の断面構成を説明するための図である。
【符号の説明】
【００６６】
１…素子、３，５…端子電極、３ａ，５ａ…第１の電極部分、３ｂ，５ｂ…第２の電極部分、３ｃ，５ｃ…第３の電極部分、１０，１１…導体、１０ａ，１２ａ〜１２ｄ，１３ａ，１４ａ…導体パターン、１２…コイル状導体、１３，１４…引き出し導体、１５ａ〜１５ｃ…貫通電極、２０…外装部、２０ａ，２０ｂ…第１の側面、２０ｃ，２０ｄ…第２の側面、２０ｅ…第３の側面、２０ｆ…第４の側面、２１〜２８…非磁性体グリーンシート、１０３，１０５…端子電極、Ｌ１〜Ｌ４，１００〜１０２…積層型インダクタ、Ｓ…幅広面
【図１】
2006086216.tif 000003
【図２】
2006086216.tif 000004
【図３】
2006086216.tif 000005
【図４】
2006086216.tif 000006
【図５】
2006086216.tif 000007
【図６】
2006086216.tif 000008
【図７】
2006086216.tif 000009
【図８】
2006086216.tif 000010
【図９】
2006086216.tif 000011
【図１０】
2006086216.tif 000012
【図１１】
2006086216.tif 000013
【図１２】
2006086216.tif 000014
【図１３】
2006086216.tif 000015
【図１４】
2006086216.tif 000016
【図１５】
2006086216.tif 000017
【図１６】
2006086216.tif 000018