(57)【要約】      （修正有）【課題】温度特性補償信号及び外部電圧周波数制御信号とは独立してＭＯＳトランジスタの閾値電圧を制御可能な電圧制御型発振器の提供。【解決手段】帰還抵抗１とインバータ２と水晶振動子３で構成された発振回路の負荷容量を、ソース端子とバックゲート端子を短絡したＭＯＳトランジスタ４，５のドレイン端子とゲート端子の間に生じる静電容量を可変容量として、ＤＣカット容量９，１０と可変容量（ＭＯＳトランジスタ４，５）の直列接続を水晶振動子３の一方の端子および他方の端子との間に構成する。例えば、ドレイン端子には高周波除去抵抗１１，１２を介すと同時に、ソース−バックゲート端子には高周波除去抵抗７，８を介し、外部電圧周波数制御信号をＭＯＳトランジスタ４，５の閾値電圧制御信号を入力する。またゲート端子には、温度特性補償信号とＭＯＳトランジスタ４，５の閾値電圧制御信号を重畳した信号を入力する構成。【選択図】図１
2006211249.tif 000002
【特許請求の範囲】
【請求項１】
インバータと帰還抵抗とを備えた増幅器と、前記増幅器の入力及び出力に接続された圧電振動子と、前記圧電振動子の両端子間に、負荷容量として設けられた前記圧電振動子の両端端子それぞれに一方の端子が接続された第１のＤＣカット容量及び第２のＤＣカット容量と可変容量とからなる可変容量手段とを備え、
前記可変容量が、前記第１及び第２のＤＣカット容量の他方の端子それぞれにドレイン端子を接続し、ソース及びバックゲート端子を短絡し、それぞれのゲート端子を短絡した第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタで構成され、前記第１及び第２のＭＯＳトランジスタそれぞれのソース−バックゲート端子に一方の端子に接続した第１の高周波除去抵抗及び第２の高周波除去抵抗と、前記第１及び第２のＭＯＳトランジスタのドレイン端子それぞれに一方の端子を接続し他方の端子を共通とした第３の高周波除去抵抗及び第４の高周波除去抵抗とで構成され、
前記第１のＭＯＳトランジスタのドレイン端子とゲート端子間に生じる静電容量と前記第２のＭＯＳトランジスタのドレイン端子とゲート端子間に生じる静電容量で構成されるとともに、前記第１及び第２のＭＯＳトランジスタのドレイン端子に発振電圧が印加され、前記第１及び第２のＭＯＳトランジスタの共通に接続したゲート端子に入力する第１の制御信号と、
前記第１及び第２のＭＯＳトランジスタそれぞれのドレイン端子に前記第３及び第４の高周波除去抵抗を介して入力されるとともに、前記第１及び第２のＭＯＳトランジスタそれぞれのソース−バックゲート端子に前記第１及び第２の高周波除去抵抗を介して入力される第２の制御信号とにより発振周波数を制御するようにした電圧制御型発振器。
【請求項２】
請求項１に記載の電圧制御型発振器であって、
前記可変容量手段は、前記第１及び第２のＤＣカット容量を、前記インバータの両端子と前記圧電振動子の両端子との間に接続してなる電圧制御型発振器。
【請求項３】
請求項１及至２に記載の電圧制御型発振器であって、
前記第１の制御信号を発生させる第１の制御信号発生回路を前記第１及び第２のＭＯＳトランジスタの共通に接続したゲート端子に接続し、前記第２の制御信号を発生させる第２の制御信号発生回路を前記第１及び第２のＭＯＳトランジスタそれぞれのドレイン端子に前記第３及び第４の高周波除去抵抗を介するとともに、前記第１及び第２のＭＯＳトランジスタそれぞれのソース−バックゲート端子に前記第１及び第２の高周波除去抵抗を介して接続してなる電圧制御型発振器。
【請求項４】
請求項３に記載の電圧制御型発振器であって、
前記第１の制御信号発生回路が、第１の温度特性補償信号発生回路と第１のばらつき制御信号発生回路とを具備し、前記第１の温度特性補償信号発生回路から発生する水晶の発振周波数温度特性を補償する第１の温度特性補償信号と前記第１のばらつき制御信号発生回路から発生するＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルする第１のばらつき制御信号とを重畳した信号を前記第１の制御信号として発生させ、
前記第２の制御信号発生回路が、第１の周波数制御信号発生回路を具備し、前記第１の周波数制御信号発生回路から発生する水晶の発振周波数を制御する第１の周波数制御信号を前記第２の制御信号として発生させる電圧制御型発振器。
【請求項５】
請求項３に記載の電圧制御型発振器であって、
前記第１の制御信号発生回路が、第２の周波数制御信号発生回路と前記第１のばらつき制御信号発生回路とを具備し、前記第２の周波数制御信号発生回路から発生する水晶の発振周波数を制御し前記第１の周波数制御信号とは逆位相の第２の周波数制御信号と前記第１のばらつき制御信号とを重畳した信号を、前記第１の制御信号として発生させ、
前記第２の制御信号発生回路が、第２の温度特性補償信号発生回路を具備し、前記第２の温度特性補償信号発生回路から発生する水晶の発振周波数温度特性を補償し、前記第１の温度特性補償信号とは逆位相の第２の温度特性補償信号を、前記第２の制御信号として発生させる電圧制御型発振器。
【請求項６】
請求項３に記載の電圧制御型発振器であって、
前記第１の制御信号発生回路が、前記第１の温度特性補償信号発生回路を具備し、前記第１の温度特性補償信号を前記第１の制御信号として発生させ、
前記第２の制御信号発生回路が、前記第１の周波数制御信号発生回路と第２のばらつき制御信号発生回路とを具備し、前記第１の周波数制御信号と前記第２のばらつき制御信号発生回路から発生するＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルし前記第１のばらつき制御信号とは逆位相の第２のばらつき制御信号とを重畳した信号を前記第２の制御信号として発生させる電圧制御型発振器。
【請求項７】
請求項３に記載の電圧制御型発振器であって、
前記第１の制御信号発生回路が、前記第２の周波数制御信号発生回路を具備し、前記第２の周波数制御信号を前記第１の制御信号として発生させ、
前記第２の制御信号発生回路が、前記第２の温度特性補償信号発生回路と前記第２のばらつき制御信号発生回路とを具備し、前記第２の温度特性補償信号と前記第２のばらつき制御信号とを重畳した信号を前記第２の制御信号として発生させる電圧制御型発振器。
【請求項８】
請求項３に記載の電圧制御型発振器であって、
前記第１の制御信号発生回路が、前記第１の温度特性補償信号発生回路と前記第２の周波数制御信号発生回路とを具備し、前記第１の温度特性補償信号と前記第２の周波数制御信号とを重畳した信号を、前記第１の制御信号として発生させ、
前記第２の制御信号発生回路が、前記第２のばらつき制御信号発生回路を具備し、前記第２のばらつき制御信号を、前記第２の制御信号として発生させる電圧制御型発振器。
【請求項９】
請求項３に記載の電圧制御型発振器であって、
前記第１の制御信号発生回路が、前記第１のばらつき制御信号発生回路を具備し、前記第１のばらつき制御信号を前記第１の制御信号として発生させ、
前記第２の制御信号発生回路が、前記第２の温度特性補償信号発生回路と前記第１の周波数制御信号発生回路とを具備し、前記第２の温度特性補償信号と前記第１の周波数制御信号とを重畳した信号を前記第２の制御信号として発生させる電圧制御型発振器。
【請求項１０】
請求項４及至９に記載の電圧制御型発振器であって、
前記第１の温度特性補償信号発生回路が、第１の温度特性信号発生回路と第１のコントローラーを具備し、前記第１のコントローラーから発生する調整信号により、前記第１の温度特性信号発生回路より発生する温度特性信号を前記第１の温度特性補償信号として発生させ、
前記第２の温度特性補償信号発生回路が、第２の温度特性信号発生回路と前記第１のコントローラーを具備し、前記第１のコントローラーから発生する調整信号により、前記第２の温度特性信号発生回路より発生する温度特性信号を前記第２の温度特性補償信号として発生させ、
前記第１のばらつき制御信号発生回路が、ＭＯＳトランジスタの閾値電圧のばらつきに応じて逆位相で出力電流を増減させると同時にＭＯＳトランジスタの温度特性に応じて同じく逆位相で出力電流を増減させる第１の電流発生回路と、前記第１の電流発生回路の出力電流の増減を、逆位相で出力信号に変換する第１の電流−電圧変換回路とを具備し、前記第１の電流−電圧変換回路の出力信号を前記第１のばらつき制御信号として発生させ、
前記第２のばらつき制御信号発生回路が、ＭＯＳトランジスタの閾値電圧のばらつきに応じて正位相で出力電流を増減させると同時にＭＯＳトランジスタの温度特性に応じて同じく正位相で出力電流を増減させる第２の電流発生回路と、前記第２の電流発生回路の出力電流の増減を、逆位相で出力信号に変換する第１の電流−電圧変換回路とを具備し、前記第１の電流−電圧変換回路の出力信号を前記第２のばらつき制御信号として発生させ、
前記第１の周波数制御信号発生回路が、第１の正増幅手段を具備し、前記第１の正増幅手段に印加される第１の外部制御信号に正ゲインを付けて出力した信号を前記第１の周波数制御信号として発生させ、
前記第２の周波数制御信号発生回路が、第１の反転増幅手段を具備し、前記第１の反転増幅手段に印加される第１の外部制御信号に負ゲインを付けて出力した信号を前記第２の周波数制御信号として発生させる電圧制御型発振器。
【請求項１１】
請求項１及至１０に記載の電圧制御型発振器であって、
前記第２のＭＯＳトランジスタ、前記第２の高周波除去抵抗、前記第４の高周波除去抵抗に代えて、前記第１のＭＯＳトランジスタのゲート端子に前記第２のＤＣカット容量の前記インバータの入力に接続されていない方の端子と第５の高周波除去抵抗の一方の端子を接続し、前記第１の制御信号を前記第１のＭＯＳトランジスタのゲート端子に前記第５の高周波除去抵抗の他方の端子を介して入力する構成の電圧制御型発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御型発振器にかかり、その用途は電圧制御による温度補償型水晶発振器として用いる電圧制御型発振器に関する。
【背景技術】
【０００２】
近年、携帯電話機等の移動体通信機器の急速な発展に伴い、これらの通信機器には、温度補償性能、小型化、使用周波数の高周波化など数々の機能追加が求められてきている。この為、このような通信機器において、通信周波数の基準として用いられている水晶発振器においても通信機器と同様に、温度補償性能、小型化、高周波化等の要求がある。
【０００３】
温度補償水晶発振器は、温度補償機能を具備し、温度変化による周波数の変化を小さくした水晶発振器であり、携帯電話等の基準周波数源として広く使用されている。そして電圧制御型発振器は、発振ループ内の負荷容量として電圧により容量値を変更することが可能な可変容量素子を設け、この可変容量素子の端子電圧を制御することにより、負荷容量値を変化させて周波数を制御することができるようにした発振器である。温度補償水晶発振器としては、電圧制御型発振器における可変容量の端子電圧を制御して水晶振動子（圧
電振動子）の温度特性をキャンセルさせるようにしたものがある。
【０００４】
近年、温度補償水晶発振器は低位相ノイズ化、起動時間短縮化、温度補償の高精度化などに加えて、小型化への取り組みが進められている。水晶発振器の小型化を実現するためには水晶振動子の小型化が必須である。しかし、一般的に水晶振動子を小型化することにより可変容量の変化に対する周波数の変化の割合が小さくなる傾向がある。
【０００５】
そこで、負荷容量として使用される可変容量の制御電圧に対する容量の変化量を大きくする必要がある。例えば、特許文献１、２に示されているように、ソース端子とドレイン端子をショートしたＭＯＳトランジスタのソース−ドレイン端子とゲート端子の間に生じる静電容量を用いることで制御電圧の変化に対して容量値の変化を大きくとることができ、水晶発振器の周波数変化の感度向上を図っている（図１８参照）。例えば、図１６にこの電圧制御型発振器の一例を示すように、帰還抵抗１とインバータ２を備えた増幅器と、圧電振動子３と、前記圧電振動子３の両端子に、可変容量として第１および第２のＭＯＳトランジスタ４，５を接続したものが提案されている。この可変容量においては、第１および第２のＭＯＳトランジスタ４，５のソース−ドレイン端子が短絡され、このソース−ドレイン端子と、前記第１および第２のＭＯＳトランジスタ４，５のゲート端子間に生じる静電容量を、ゲート端子に接続される電圧源４５で制御している。
【０００６】
【特許文献１】特開２００３−３１８４１７号公報
【特許文献２】特開平１１−２２０３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この電圧制御型発振器では、可変容量として、ＭＯＳトランジスタのソース−ドレイン端子とゲート端子の間に生じる静電容量を発振回路の増幅器および水晶振動子（圧電振動子）に直接接続し、ＭＯＳトランジスタのゲート電圧を制御してソース−ドレイン端子とゲート端子の間に生じる静電容量を変化させることにより、周波数を制御する。この場合、ＭＯＳトランジスタのゲート電圧がソース−ドレイン端子電圧＋閾値電圧となったときに、ゲート酸化膜直下にチャネルが形成され、ゲート端子とチャネルすなわちソース−ドレイン端子間の静電容量が増大する。（この電圧を容量切り替わり電圧とする。）
【０００８】
上述した従来の電圧制御型発振器の第１の課題として、ドレイン端子のＤＣバイアスが発振回路の増幅器側で決定されてしまうため、容量切り替わり電圧を任意の値に設定することができず、任意のゲート電圧を中心に周波数を制御することができないという問題があった。
【０００９】
また、第２の課題として、通常のＣＭＯＳプロセスではＭＯＳトランジスタの閾値電圧のばらつきや温度特性に依存して容量切り替わり電圧も変化するが、従来例ではこれを補償するために温度特性補償信号および外部電圧周波数制御信号そのものにＭＯＳトランジスタの閾値電圧のバラツキや温度特性をキャンセルさせる特性をもたせる必要があった。特に、ＭＯＳトランジスタの閾値電圧がばらつくと、図１９（ａ）に示すように、容量切り替わり電圧が変わり、図１９（ｂ）に示すように、前記ゲート端子と前記ソース−ドレイン端子間電圧に対する前記従来例の電圧制御型発振器の発振周波数特性のばらつきが大きく、制御電圧の特性が複雑になってしまっていた。
【００１０】
また、第３の課題として、容量切り替わり電圧以下となるときの容量値が大きい為、周波数可変範囲が小さいという課題があった。これは、圧電振動子の周波数―容量特性がイクスポーネンシャルカーブを描くことから、容量切り替わり電圧以下となるときの容量値が大きいと、容量変化に対する周波数の可変範囲は小さくなるためである。
【００１１】
さらにまた、第４の課題として、ＭＯＳトランジスタのチャネルの不純物濃度及びＮ型半導体領域の濃度のばらつきにより、ＭＯＳ型可変容量のソース−ドレイン端子−接地端子間の寄生容量がばらつき、発振器の負荷容量がばらつくことになり、発振周波数のばらつきが大きくなるという問題があった。この問題点を従来例の電圧制御型発振器におけるＭＯＳ型可変容量の各端子から見た容量値の可変特性を中心に説明する。
【００１２】
図１７（ａ）は従来例に用いる一般的なＣＭＯＳプロセスにおけるＭＯＳ型可変容量の構造であり、Ｐ型半導体基板３６の中に形成するＮ型エピタキシャル層４１と前記Ｎ型エピタキシャル層４１の中に形成するＰ型ウェル層のバックゲート３３と前記バックゲート３３の上に形成する薄いシリコン酸化膜３４とＰ型ポリシリコンのゲート電極３５と前記バックゲート３３の中に形成するＮ型ウェル層のソース電極３８及びドレイン電極３９と前記バックゲート３３の表面に形成する前記バックゲート３３より濃度の濃いＰ型層のバックゲート電極４０とで構成され、前記Ｐ型半導体基板３６及び前記バックゲート電極４０を接地し、前記ソース電極３８と前記ドレイン電極３９を共通接続したソース−ドレイン電極３８又は３９と前記ゲート電極３５間に、制御電圧を印加して、前記ソース−ドレイン電極３８又は３９−前記ゲート電極３５間の容量を変化させる３端子型可変素子である。次に、このＭＯＳ型可変容量の前記ソース−ドレイン電極３８又は３９―前記ゲート電極３５間の容量が、前記ソース−ドレイン電極３８又は３９―前記ゲート電極３５間の電圧により、どのように変化するかを説明する。
【００１３】
図１６に示す前記従来の電圧制御型発振器において、図１７の前記ＭＯＳ型可変容量を用いる場合、ＭＯＳトランジスタの閾値電圧をＶＴＨとすると、前記ゲート電極３５と前記ソース−ドレイン電極３８又は３９間電圧Ｖｇ-dsがＶＴＨより低い時は、前記バックゲート３３と前記シリコン酸化膜３４の境界の半導体表面近傍には空乏層３７が形成されるため空乏層容量Cdが発生し、図１７（ｂ）の等価回路に示すように、前記ソース−ドレイン電極３８又は３９と前記バックゲート電極４０間の容量は、ソース−バックゲート接合容量とドレイン−バックゲート接合容量との並列容量Cdjs+Cdjdとなり、前記ゲート電極３５と前記バックゲート電極４０間の容量は、ゲート酸化膜容量Coxと空乏層容量Cdの直列容量となっているが、ここで、図１６のように前記ゲート電極３５は、前記電圧源４５により直流信号がバイアスされていて、交流的には前記ゲート電極３５の電位は前記バックゲート電極４０と等価であり、前記ソース−ドレイン電極３８又は３９には、前記圧電振動子３及び前記インバータ２から交流信号がバイアスされているので、交流的な前記ソース−ドレイン電極３８又は３９と前記ゲート電極３５間の容量は、前記ソース−バックゲート接合容量とドレイン−バックゲート接合容量との並列容量Cdjs+Cdjdに近似できる値となる。
【００１４】
次に、図１７（ｃ）に示すように、前記ゲート電極３５と前記ソース−ドレイン電極３８又は３９間電圧Ｖｇ-dsがＶＴＨ以上大きくなると前記バックゲート３３と前記シリコン酸化膜３４との境界の半導体表面に、少数キャリアの電子が誘起されて反転層（チャネル）が形成され、それ以上空乏層３７は広がらなくなり、空乏層容量Cdが一定値となる。この時、ゲート酸化膜直下に形成されたチャネルにより、前記ソース−ドレイン電極３８又は３９と前記バックゲート３３と前記シリコン酸化膜３４との境界の半導体表面近傍は、同電位となり、上記同様、図１６のように前記ゲート電極３５は、前記電圧源４５により直流信号がバイアスされていて、交流的には前記ゲート電極３５の電位は前記バックゲート電極４０と等価であり、前記ソース−ドレイン電極３８又は３９には、前記圧電振動子３及び前記インバータ２から交流信号がバイアスされているので、図１７（ｄ）に示すように、交流的な前記ソース−ドレイン電極３８又は３９と前記ゲート電極３５間の容量は、前記ゲート酸化膜容量と前記空乏層容量と前記ソース−バックゲート接合容量と前記ドレイン−バックゲート接合容量との並列容量Cox+Cd+Cdjs+Cdjdに近似できる値となり最大となる。（この電圧を容量切り替わり電圧とする。）
【００１５】
ここで、ＭＯＳトランジスタのチャネルの不純物濃度及びＮ型半導体領域の濃度のばらつきにより、前記ソース−バックゲート接合容量Cdjsと前記ドレイン−バックゲート接合容量Cdjdと空乏層容量Cd（特に空乏層容量Cd）がばらつくので、図１８に示す様に、前記ゲート電極３５と前記ソース−ドレイン電極３８又は３９間電圧Ｖｇ-dsが、容量切り替わり電圧より低い場合は、前記ソース−バックゲート接合容量Cdjsと前記ドレイン−バックゲート接合容量Cdjdのばらつき分、前記ソース−ドレイン電極３８又は３９と前記ゲート電極３５間の容量がばらつき、この容量のばらつき分、図１６に示す前記従来例の電圧制御型発振器の発振周波数の最大値f0maxがばらつく。また、同様に図１８に示す様に、前記ゲート電極３５と前記ソース−ドレイン電極３８又は３９間電圧Ｖｇ-dsが、容量切り替わり電圧より高い場合は、前記ソース−バックゲート接合容量Cdjsと前記ドレイン−バックゲート接合容量Cdjdと空乏層容量Cdのばらつき分、前記ソース−ドレイン電極３８又は３９と前記ゲート電極３５間の容量がばらつき、この容量のばらつき分、図１６に示す前記従来例の電圧制御型発振器の発振周波数の最小値f0minがばらつく。
【００１６】
この為、実際にＭＯＳトランジスタのソース−ドレイン端子とゲート端子の間に生じる静電容量を用いた水晶発振器の設計を容易にして実用化するためには、ＭＯＳトランジスタの端子間に生じる静電容量を拡大するか、もしくはアレイ構造を用いることにより静電容量を拡大させ、かつＭＯＳトランジスタの閾値電圧制御信号を温度特性補償信号および外部電圧周波数制御信号とは独立して制御し、かつソース−ドレイン端子とゲート端子の間に生じる静電容量のばらつきを少なくする必要があるという問題があった。
【００１７】
本発明は前記実情に鑑みてなされたもので、電圧制御型発振器において、周波数の可変範囲を低下させることなく、小型化をはかり、発振周波数の制御が行いやすい、電圧制御型発振器を提供することを目的とする。
【００１８】
すなわち、ＭＯＳトランジスタの端子間に生じる静電容量の容量切り替わり電圧以下での容量値が大きくなるのを防ぎ、容量切り替わり電圧以上及び以下での静電容量のばらつきを少なくすることにより改善を図り、温度特性補償信号および外部電圧周波数制御信号とは独立してＭＯＳトランジスタの閾値電圧を制御することの可能な電圧制御型発振器を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するため、本発明に係る電圧制御型発振器は、インバータと帰還抵抗とを備えた増幅器と、前記増幅器の入力及び出力に接続された圧電振動子と、前記圧電振動子の両端子間に、負荷容量として設けられた前記圧電振動子の両端端子それぞれに一方の端子が接続された第１のＤＣカット容量及び第２のＤＣカット容量と可変容量とからなる可変容量手段とを備え、前記可変容量が、前記第１及び第２のＤＣカット容量の他方の端子それぞれにドレイン端子を接続し、ソース端子とバックゲート端子を短絡し、それぞれのゲート端子を短絡した第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタとで構成され、前記第１及び第２のＭＯＳトランジスタそれぞれのソース−バックゲート端子に一方の端子に接続した第１の高周波除去抵抗及び第２の高周波除去抵抗と、前記第１及び第２のＭＯＳトランジスタのドレイン端子それぞれに一方の端子を接続し他方の端子を共通とした第３の高周波除去抵抗及び第４の高周波除去抵抗とで構成され、前記第１のＭＯＳトランジスタのドレイン端子とゲート端子間に生じる静電容量と前記第２のＭＯＳトランジスタのドレイン端子とゲート端子間に生じる静電容量で構成されるとともに、前記第１及び第２のＭＯＳトランジスタのドレイン端子に発振電圧が印加され、前記第１及び第２のＭＯＳトランジスタの共通に接続したゲート端子に入力する第１の制御信号と、前記第１及び第２のＭＯＳトランジスタそれぞれのドレイン端子に前記第３及び第４の高周波除去抵抗を介して入力されるとともに、前記第１及び第２のＭＯＳトランジスタそれぞれのソース−バックゲート端子に前記第１及び第２の高周波除去抵抗を介して入力される第２の制御信号とにより発振周波数を制御するようにしたことを特徴とする。
【００２０】
この構成によれば、素子数を増大することなく、前記第１および第２のＭＯＳトランジスタの接続を変更し、前記第１、第２、第３及び第４の高周波除去抵抗と第１及び第２のＤＣカット容量の追加のみで、容量切り替わり電圧以下での容量値の最小化と周波数可変量の増大が可能となるため、装置自体の小型化を維持することができる。また独立して制御可能な第１および第２の制御信号を用いることにより、ＭＯＳトランジスタの閾値電圧を制御して容量切り替わり電圧を制御でき、任意の制御電圧値を中心に周波数を変化させることができる。また、容量切り替わり電圧以上及び以下での容量値のばらつきの低減が可能であるため、電圧制御型発振器の発振周波数のばらつきを低減させることができる。
【００２１】
なお、圧電振動子の両端子に、容量切り替わり電圧を制御可能なＭＯＳトランジスタを接続するのが望ましいが、一方の端子のみに容量切り替わり電圧を制御可能なＭＯＳトランジスタを接続し、他方の端子は単に高周波除去抵抗を介して制御信号を入力するようにしてもよい。
【００２２】
すなわち、本発明の電圧制御型発信器は、インバータと帰還抵抗とを備えた増幅器と、前記増幅器の入力及び出力に接続された圧電振動子と、前記圧電振動子の両端子間に、負荷容量として設けられた前記圧電振動子の両端端子それぞれに一方の端子が接続された第１のＤＣカット容量及び第２のＤＣカット容量と可変容量とからなる可変容量手段とを備え、前記可変容量が、前記第１または第２のＤＣカット容量の他方の端子にドレイン端子を接続し、ソース及びバックゲート端子を短絡し、それぞれのゲート端子を短絡したＭＯＳトランジスタで構成され、前記ＭＯＳトランジスタのソース−バックゲート端子に一方の端子に接続した第１の高周波除去抵抗と、前記ＭＯＳトランジスタのドレイン端子に一方の端子を接続した第３の高周波除去抵抗とで構成され、前記ＭＯＳトランジスタのドレイン端子とゲート端子間に生じる静電容量で構成されるとともに、前記ＭＯＳトランジスタのドレイン端子に発振電圧が印加され、前記ＭＯＳトランジスタのゲート端子に入力する第１の制御信号と、前記第１または第２のＤＣカット容量の他方の端子に第４の高周波除去抵抗を介して入力される第２の制御信号とにより発振周波数を制御するようにしたことを特徴とする。
【００２３】
この構成によれば、素子数を増大することなく、ＭＯＳトランジスタの接続を変更し、少なくとも３個の高周波除去抵抗と２個のＤＣカット容量の追加のみで、容量切り替わり電圧以下での容量値の最小化と周波数可変量の増大が可能となるため、装置自体の小型化を維持することができる。また独立して制御可能な第１および第２の制御信号を用いることにより、ＭＯＳトランジスタの閾値電圧を制御して容量切り替わり電圧を制御でき、任意の制御電圧値を中心に周波数を変化させることができる。また、容量切り替わり電圧以上及び以下での容量値のばらつきの低減が可能であるため、電圧制御型発振器の発振周波数のばらつきを低減させることができる。
【００２４】
また、本発明の電圧制御型発振器は、前記可変容量手段が、前記第１および第２のＤＣカット容量を、前記インバータの両端子と前記圧電振動子の両端子との間に接続したものを含む。
この構成によれば、圧電振動子からみた容量値が、可変容量と、第１および第２のＤＣカット容量が並列接続となるため、可変容量である第１および第２のＭＯＳトランジスタの容量幅の絶対値の増大をはかることができる。
【００２５】
また、本発明の電圧制御型発振器は、前記可変容量手段が、前記圧電振動子の両端子間に構成した第１のＤＣカット容量と可変容量と第２のＤＣカット容量との直列接続体で構成されたものを含む。
この構成によれば、圧電振動子からみた容量値が第１のＤＣカット容量と可変容量と第２のＤＣカット容量との直列接続となるため、当該可変容量である第１および第２のＭＯＳトランジスタの容量幅の絶対値が小さくなるが、負性抵抗が大きくなり起動時間を低減することができるという利点がある。
【００２６】
また、本発明の電圧制御型発振器は、第１の制御信号を第１の制御信号発生回路で供給し、第２の制御信号を第２の制御信号発生回路で供給するものを含む。
この構成によれば、前記第１の制御信号及び前記第２の制御信号を外部装置からではなく、該電圧制御型発振回路と同時に集積された回路から供給することができ、該電圧制御発振回路を使用するシステムを小型化することができる。
【００２７】
また、本発明の電圧制御型発振器は、前記第１の制御信号発生回路が、第１の温度特性補償信号発生回路と第１のばらつき制御信号発生回路とを具備し、前記第１の温度特性補償信号発生回路から発生する水晶の発振周波数温度特性を補償する第１の温度特性補償信号と前記第１のばらつき制御信号発生回路から発生するＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルする第１のばらつき制御信号とを重畳した信号を前記第１の制御信号として発生させ、前記第２の制御信号発生回路が、第１の周波数制御信号発生回路を具備し、前記第１の周波数制御信号発生回路から発生する水晶の発振周波数を制御する第１の周波数制御信号を前記第２の制御信号として発生させるものを含む。
この構成によれば、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００２８】
また、本発明の電圧制御型発振器は、前記第１の制御信号発生回路が、第２の周波数制御信号発生回路と前記第１のばらつき制御信号発生回路とを具備し、前記第２の周波数制御信号発生回路から発生する水晶の発振周波数を制御し前記第１の周波数制御信号とは逆位相の第２の周波数制御信号と前記第１のばらつき制御信号とを重畳した信号を、前記第１の制御信号として発生させ、前記第２の制御信号発生回路が、第２の温度特性補償信号発生回路を具備し、前記第２の温度特性補償信号発生回路から発生する水晶の発振周波数温度特性を補償し前記第１の温度特性補償信号とは逆位相の第２の温度特性補償信号を、前記第２の制御信号として発生させるものを含む。
この構成によれば、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００２９】
また、本発明の電圧制御型発振器は、前記第１の制御信号発生回路が、前記第１の温度特性補償信号発生回路を具備し、前記第１の温度特性補償信号を前記第１の制御信号として発生させ、前記第２の制御信号発生回路が、前記第１の周波数制御信号発生回路と第２のばらつき制御信号発生回路とを具備し、前記第１の周波数制御信号と前記第２のばらつき制御信号発生回路から発生するＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルし前記第１のばらつき制御信号とは逆位相の第２のばらつき制御信号とを重畳した信号を前記第２の制御信号として発生させるものを含む。
【００３０】
この構成によれば、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００３１】
また、本発明の電圧制御型発振器は、前記第１の制御信号発生回路が、前記第２の周波数制御信号発生回路を具備し、前記第２の周波数制御信号を前記第１の制御信号として発生させ、前記第２の制御信号発生回路が、前記第２の温度特性補償信号発生回路と前記第２のばらつき制御信号発生回路とを具備し、前記第２の温度特性補償信号と前記第２のばらつき制御信号とを重畳した信号を前記第２の制御信号として発生させるものを含む。
この構成によれば、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００３２】
また、本発明の電圧制御型発振器は、前記第１の制御信号発生回路が、前記第１の温度特性補償信号発生回路と前記第２の周波数制御信号発生回路とを具備し、前記第１の温度特性補償信号と前記第２の周波数制御信号とを重畳した信号を、前記第１の制御信号として発生させ、前記第２の制御信号発生回路が、前記第２のばらつき制御信号発生回路を具備し、第２のばらつき制御信号を、前記第２の制御信号として発生させるものを含む。
この構成によれば、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００３３】
また、本発明の電圧制御型発振器は、前記第１の制御信号発生回路が、前記第１のばらつき制御信号発生回路を具備し、前記第１のばらつき制御信号を前記第１の制御信号として発生させ、前記第２の制御信号発生回路が、前記第２の温度特性補償信号発生回路と前記第１の周波数制御信号発生回路とを具備し、前記第２の温度特性補償信号と前記第１の周波数制御信号とを重畳した信号を前記第２の制御信号として発生させるものを含む。
この構成によれば、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００３４】
また、本発明の電圧制御型発振器は、前記第１の温度特性補償信号発生回路が、第１の温度特性信号発生回路と第１のコントローラーを具備し、前記第１のコントローラーから発生する調整信号により、前記第１の温度特性信号発生回路より発生する温度特性信号を前記第１の温度特性補償信号として発生させ、前記第２の温度特性補償信号発生回路が、第２の温度特性信号発生回路と前記第１のコントローラーを具備し、前記第１のコントローラーから発生する調整信号により、前記第２の温度特性信号発生回路より発生する温度特性信号を前記第２の温度特性補償信号として発生させ、前記第１のばらつき制御信号発生回路が、ＭＯＳトランジスタの閾値電圧のばらつきに応じて逆位相で出力電流を増減させると同時にＭＯＳトランジスタの温度特性に応じて同じく逆位相で出力電流を増減させる第１の電流発生回路と、前記第１の電流発生回路の出力電流の増減を、逆位相で出力信号に変換する第１の電流−電圧変換回路とを具備し、前記第１の電流−電圧変換回路の出力信号を前記第１のばらつき制御信号として発生させ、前記第２のばらつき制御信号発生回路が、ＭＯＳトランジスタの閾値電圧のばらつきに応じて正位相で出力電流を増減させると同時にＭＯＳトランジスタの温度特性に応じて同じく正位相で出力電流を増減させる第２の電流発生回路と、前記第２の電流発生回路の出力電流の増減を、逆位相で出力信号に変換する第１の電流−電圧変換回路とを具備し、前記第１の電流−電圧変換回路の出力信号を前記第２のばらつき制御信号として発生させ、前記第１の周波数制御信号発生回路が、第１の正増幅手段を具備し、前記第１の正増幅手段に印加される第１の外部制御信号に正ゲインを付けて出力した信号を第１の周波数制御信号として発生させ、前記第２の周波数制御信号発生回路が、第１の反転増幅手段を具備し、前記第１の反転増幅手段に印加される第１の外部制御信号に負ゲインを付けて出力した信号を第２の周波数制御信号として発生させるものを含む。
この構成によれば、水晶毎の発振周波数の温度特性のばらつきに応じて、不揮発性記憶媒体に保存しておいたデータにより、温度特性補償信号を高精度に調整することができる。
【００３５】
また、本発明の電圧制御型発振器は、上記それぞれの電圧制御型発振器において、（この構成については前述したが）前記第２のＭＯＳトランジスタ、前記第２の高周波除去抵抗、前記第４の高周波除去抵抗に代えて、前記第１のＭＯＳトランジスタのゲート端子に前記第２のＤＣカット容量の前記インバータの入力に接続されていない方の端子と第５の高周波除去抵抗の一方の端子を接続し、前記第１の制御信号を前記第１のＭＯＳトランジスタのゲート端子に前記第５の高周波除去抵抗の他方の端子を介して入力するものを含む。
この構成によれば、上記それぞれの電圧制御型発振回路の特徴を有すると同時に、前記第１のＭＯＳトランジスタのゲートとドレイン端子の位相は１８０°ずれているため、ミラー効果によりＭＯＳ型可変容量（バラクタ）の容量はおよそ２倍の容量値と等価となる。したがって、ＭＯＳバラクタの制御電圧の変化に対する周波数の変化の割合、いわゆる周波数可変感度を大きく取ることができる。また、制御電圧のダイナミックレンジが広がるため、周波数変化幅を大きく取ることが可能となる。これにより、前記第１のＭＯＳトランジスタのサイズを小さくすることが可能となり、チップサイズの小型化が可能となる。
【００３６】
このように、圧電振動子の負荷容量と周波数の特性より容量切り替わり電圧以下での容量値の最小化と周波数可変量の増大ができ、容量切り替わり電圧以上及び以下での静電容量のばらつきを少なくすることにより改善を図り、温度特性補償信号および外部電圧周波数制御信号とは独立してＭＯＳトランジスタ閾値電圧を制御して容量切り替わり電圧を制御でき、任意の制御電圧値を中心に周波数を変化させることができる。
【発明の効果】
【００３７】
本発明によれば、容量切り替わり電圧以下での容量値の最小化を図ることで周波数変化幅の拡大が可能となる。
また、通常のＣＭＯＳプロセスでのＭＯＳトランジスタのばらつきによる容量切り替わり電圧以上及び以下での静電容量のばらつきを少なくすることにより発振周波数のばらつきを少なくできる。
【００３８】
また、温度特性補償信号および外部電圧周波数制御信号とは独立してＭＯＳトランジスタ閾値電圧を制御することで容量切り替わり電圧を制御することができ、任意の制御電圧値を中心に周波数を変化させることができる。
【００３９】
また、ＭＯＳトランジスタの閾値電圧ばらつきや温度特性をキャンセルさせる信号を、温度特性補償信号および外部電圧周波数制御信号とは独立して入力することができ、温度特性補償回路や外部電圧周波数制御回路の設計を容易にすることができる。
このように、ＭＯＳトランジスタの端子間の静電容量を用いた電圧制御型発振器の実用化をはかることができるという効果を奏する。
【発明を実施するための最良の形態】
【００４０】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１における電圧制御型発振器の概略構成を示す回路図である。
本実施の形態の電圧制御型発振器は、帰還抵抗１とインバータ２とを備えた増幅器と、前記インバータ２の入力及び出力に接続された圧電振動子３と、前記圧電振動子３の両端子間に、前記圧電振動子３の両端端子それぞれに一方の端子が接続された第１のＤＣカット容量９及び第２のＤＣカット容量１０と、前記第１のＤＣカット容量９及び前記第２のＤＣカット容量１０それぞれの他方の端子にドレイン端子を接続し、ソース及びバックゲート端子を短絡し、それぞれのゲート端子を短絡した第１のＭＯＳトランジスタ４及び第２のＭＯＳトランジスタ５とで構成された負荷容量とを備え、前記第１のＭＯＳトランジスタ４及び前記第２のＭＯＳトランジスタ５それぞれのソース−バックゲート端子に一方の端子に接続した第１の高周波除去抵抗７及び第２の高周波除去抵抗８と、前記第１のＭＯＳトランジスタ４及び前記第２のＭＯＳトランジスタ５のドレイン端子それぞれに一方の端子を接続し他方の端子を共通とした第３の高周波除去抵抗１１及び第４の高周波除去抵抗１２とを備え、前記第１のＭＯＳトランジスタ４及び前記第２のＭＯＳトランジスタ５のドレイン端子に発振電圧が印加され、前記第１のＭＯＳトランジスタ４及び前記第２のＭＯＳトランジスタ５の共通に接続したゲート端子に入力する第１の制御信号６と、前記第１のＭＯＳトランジスタ４及び前記第２のＭＯＳトランジスタ５それぞれのドレイン端子に前記第３の高周波除去抵抗１１及び前記第４の高周波除去抵抗１２を介して入力されるとともに、前記第１のＭＯＳトランジスタ４及び前記第２のＭＯＳトランジスタ５それぞれのソース−バックゲート端子に前記第１の高周波除去抵抗７及び前記第２の高周波除去抵抗８を介して入力される第２の制御信号１３とにより、前記第１のＭＯＳトランジスタ４及び前記第２のＭＯＳトランジスタ５のドレイン端子とゲート端子の間の静電容量を可変させることで、前記第１のＭＯＳトランジスタ４及び前記第２のＭＯＳトランジスタ５をＭＯＳ型可変容量として使用し、前記第１の制御信号６と前記第２の制御信号１３とにより発振周波数を制御する。
【００４１】
図４は、本実施の形態１の電圧制御型発振器の前記第１のＭＯＳトランジスタ４及び前記第２のＭＯＳトランジスタ５のドレイン端子とゲート端子間に生じる静電容量のＣ−Ｖg-d特性，ｆ−Ｖg-d特性を示している。
【００４２】
図４より、容量Ｃは、一方の端子に印加される電圧に閾値電圧を加えた電圧で急峻に変化する。本実施の形態１の電圧制御型発振器では、この容量切り替わり電圧Ｖは、他方の端子に印加されるＭＯＳトランジスタ閾値電圧制御信号により任意に選ぶことができるため、容量切り替わり電圧すなわち周波数が切り替わる電圧を任意に選ぶことができる。これにより、温度特性補償回路や外部電圧周波数制御回路の出力バイアスを任意に決定することができ、設計を容易にすることができる。
【００４３】
また、図４において、ＭＯＳトランジスタがばらつきや温度特性により、閾値電圧が変化した時の前記第１のＭＯＳトランジスタ４及び前記第２のＭＯＳトランジスタ５のドレイン端子とゲート端子間に生じる静電容量のＣ−Ｖg-d特性，ｆ−Ｖg-d特性を破線で示している。
【００４４】
本実施の形態１の電圧制御型発振器では、ＭＯＳトランジスタの閾値電圧制御信号としてばらつきや温度特性と逆の特性をもつ電圧を印加することにより、ばらつきや温度特性をキャンセルすることができ、温度特性補償信号や外部電圧周波数制御信号とは独立に容量切り替わり電圧のばらつきや温度特性をキャンセルし、図４の破線特性を実線特性に補正することが可能となり、さらに温度特性補償回路や外部電圧周波数制御回路の設計を容易にすることが可能となる。
【００４５】
さらにまた、本実施の形態１の電圧制御型発振器では、ＭＯＳトランジスタのチャネルの不純物濃度及びＮ型半導体領域の濃度がばらついても、発振器の負荷容量のばらつきが少なく、発振周波数のばらつきが小さくなる。この特徴を本実施の形態１の電圧制御型発振器における前記第１のＭＯＳトランジスタ４及び前記第２のＭＯＳトランジスタ５によるＭＯＳ型可変容量の各端子から見た容量値の可変特性を中心に説明する。
【００４６】
図２は、本実施の形態１の電圧制御型発振器に用いる一般的なＣＭＯＳプロセスにおけるＭＯＳ型可変容量の構造である。ここで、図１６に示した前記従来の電圧制御型発振器に用いているＭＯＳ型可変容量と同一部位については、説明を省略するが、同一部位には同一符号を付している。前記Ｐ型半導体基板３６を接地し、前記ソース電極３８と前記バックゲート電極４０を共通接続した電極を前記Ｐ型半導体基板３６の中に形成した前記Ｎ型エピタキシャル層４１とは分離された第２のＮ型エピタキシャル層４３の中にＰ型ウェル層で形成された第１のＰＷ抵抗Ｒ１の一方の端子に接続し、前記ドレイン電極３９を前記Ｐ型半導体基板３６の中に形成した前記Ｎ型エピタキシャル層４１とは分離された第３のＮ型エピタキシャル層４２の中にＰ型ウェル層で形成された第２のＰＷ抵抗Ｒ２の一方の端子に接続して構成され、前記ゲート電極３５に前記第１の制御信号６である第１の制御電圧Ｖ１を印加し、前記ソース電極３８と前記バックゲート電極４０を共通接続した電極に前記第１のＰＷ抵抗Ｒ１を介し、また前記ドレイン電極３９に前記第２のＰＷ抵抗Ｒ２を介して、同時に前記第２の制御信号１３である第２の制御電圧Ｖ２を印加して、前記ドレイン電極３９−前記ゲート電極３５間の容量を変化させる３端子型可変素子である。次に、このＭＯＳ型可変容量の前記ドレイン電極３９―前記ゲート電極３５間の容量が、前記ドレイン電極３９―前記ゲート電極３５間の電圧Ｖg-d≒Ｖ１−Ｖ２により、どのように変化するかを説明する。
【００４７】
図１に示す本実施の形態１の電圧制御型発振器において、図２（ａ）乃至（ｄ）の前記ＭＯＳ型可変容量を用いる場合、ＭＯＳトランジスタの閾値電圧をＶＴＨとすると、前記ゲート電極３５と前記ドレイン電極３９間電圧Ｖg-d≒Ｖ１−Ｖ２がＶＴＨより低い時は、前記バックゲート３３と前記シリコン酸化膜３４の境界の半導体表面近傍には空乏層３７が形成されるため空乏層容量Cdが発生し、図２（ｂ）の等価回路に示すように、前記ゲート電極３５と前記バックゲート電極４０間の容量は、ゲート酸化膜容量Coxと空乏層容量Cdの直列容量となり、前記ソース電極３８と前記バックゲート電極４０間の容量は、前記ソース電極３８と前記バックゲート電極４０間が共通接続となっているので無視でき、前記ドレイン電極３９と前記バックゲート電極４０間の容量は、ドレイン−バックゲート接合容量Cdjdとなっている。
【００４８】
ここで、図１のように前記ゲート電極３５は、前記第１の電圧源Ｖ１により直流信号がバイアスされていて、交流的には前記ゲート電極３５の電位は接地と等価であり、前記ドレイン電極３９には、前記圧電振動子３及び前記インバータ２から交流信号がバイアスされており、ここで前記ソース電極３８と前記バックゲート電極４０の共通電極及び前記ドレイン電極３９には、前記第２の電圧源Ｖ２の直流信号がバイアスされているが、それぞれ前記第１のＰＷ抵抗Ｒ１と前記第２のＰＷ抵抗Ｒ２を介してバイアスされているので、交流的に振動することが可能であり、交流的な前記ドレイン電極３９と前記ゲート電極３５間の容量は、前記ドレイン−バックゲート接合容量Cdjdと前記ゲート酸化膜容量Coxと前記空乏層容量Cdとの直列容量となるが、一般的なＣＭＯＳプロセスでは、前記ドレイン−バックゲート接合容量Cdjdと比較して、前記ゲート酸化膜容量Coxと前記空乏層容量Cdは十分大きな容量値であるので、前記ドレイン−バックゲート接合容量Cdjdに近似できる値となる。
【００４９】
次に、前記ゲート電極３５と前記ドレイン電極３９間電圧Ｖg-d≒Ｖ１−Ｖ２がＶＴＨ以上大きくなると前記バックゲート３３と前記シリコン酸化膜３４との境界の半導体表面に、少数キャリアの電子が誘起されて反転層（チャネル）が形成される。この時、ゲート酸化膜直下に形成されたチャネルにより、前記ドレイン電極３９と前記バックゲート３３と前記シリコン酸化膜３４との境界の半導体表面近傍と前記ソース電極３８と前記バックゲート３３とは、同電位となるので、前記空乏層容量Cdと前記ドレイン−バックゲート接合容量Cdjdと前記ソース−バックゲート接合容量Cdjsは無視できる。
【００５０】
ここで、上記同様、図１のように前記ゲート電極３５は、前記第１の電圧源Ｖ１により直流信号がバイアスされていて、交流的には前記ゲート電極３５の電位は接地と等価であり、前記ドレイン電極３９には、前記圧電振動子３及び前記インバータ２から交流信号がバイアスされており、ここで前記ソース電極３８と前記バックゲート電極４０の共通電極及び前記ドレイン電極３９には、前記第２の電圧源Ｖ２の直流信号がバイアスされているが、それぞれ前記第１のＰＷ抵抗Ｒ１と前記第２のＰＷ抵抗Ｒ２を介してバイアスされているので、交流的に振動することが可能であり、交流的な前記ドレイン電極３９と前記ゲート電極３５間の容量は、前記ゲート酸化膜容量Coxに近似できる値となり最大となる。
【００５１】
ここで、ＭＯＳトランジスタのチャネルの不純物濃度及びＮ型半導体領域の濃度のばらつきにより、前記ソース−バックゲート接合容量Cdjsと前記ドレイン−バックゲート接合容量Cdjdと空乏層容量Cd（特に空乏層容量Cd）がばらつくが、図３に示す様に、前記ゲート電極３５と前記ドレイン電極３９間電圧Ｖｇ-dが、容量切り替わり電圧より低い場合は、前記ゲート電極３５と前記ドレイン電極３９間の容量は、近似的に前記ドレイン−バックゲート接合容量Cdjdになるので、前記ドレイン−バックゲート接合容量Cdjdのばらつきのみとなり、図１８に示す前記従来例の電圧制御型発振器における前記ゲート電極３５と前記ドレイン電極３９間の容量のばらつきと比較して、ばらつきが低減でき、この容量のばらつき分のみ、図１に示す前記実施の形態１の電圧制御型発振器における発振周波数の最大値f0maxがばらつくので、上記同様、図１８に示す前記従来例の電圧制御型発振器における発振周波数の最大値f0maxのばらつきと比較して、ばらつきが低減できる。
【００５２】
また、同様に図３に示す様に、前記ゲート電極３５と前記ドレイン電極３９間電圧Ｖｇ-dが、容量切り替わり電圧より高い場合は、前記ゲート電極３５と前記ドレイン電極３９間の容量は、近似的に前記ゲート酸化膜容量Coxになるので、ほとんどばらつきが無く、図１８に示す前記従来例の電圧制御型発振器における前記ゲート電極３５と前記ドレイン電極３９間の容量のばらつきと比較して、ばらつきが低減でき、図１に示す前記実施の形態１の電圧制御型発振器における発振周波数の最小値f0minもほとんどばらつかないので、図１８に示す前記従来例の電圧制御型発振器における発振周波数の最小値f0minのばらつきと比較して、ばらつきが低減できる。
【００５３】
さらにまた、本実施の形態１の電圧制御型発振器では、容量切り替わり電圧以下となるときの前記ＭＯＳ型可変容量の容量値が、図３に示す様に前記ドレイン−バックゲート接合容量Cdjdに近似できる値であり、図１８に示す前記従来例の電圧制御型発振器における容量切り替わり電圧以下となるときの前記ＭＯＳ型可変容量の容量値Cdjd＋Cdjsと比較して、容量値が小さくなり、容量変化に対する周波数の可変範囲を大きくすることができる。
【００５４】
さらにまた、本実施の形態１の電圧制御型発振器では、前記圧電振動子３からみた容量値が前記第１のＤＣカット容量９と前記ＭＯＳ型可変容量と前記第２のＤＣカット容量１０との直列接続となるため、当該可変容量である前記第１のＭＯＳトランジスタ４と前記第２のＭＯＳトランジスタ５の容量幅の絶対値が小さくなるが、負性抵抗が大きくなり起動時間を低減することができるという利点がある。
【００５５】
（実施の形態２）
図５は、本発明の実施の形態２における電圧制御型発振器の概略構成を示す回路図である。
本実施の形態２の電圧制御型発振器は、前記実施の形態１の電圧制御型発振器において、前記第１のＤＣカット容量９及び前記第２のＤＣカット容量１０を、前記インバータ２の両端子と前記圧電振動子３の両端子との間に接続した構成である。
【００５６】
この構成によれば、前記実施の形態１の電圧制御型発振器と同様の特徴を有すると同時に、前記圧電振動子３からみた容量値が、前記第１のＭＯＳトランジスタ４と前記第２のＭＯＳトランジスタ５で構成される前記ＭＯＳ型可変容量と前記第１のＤＣカット容量９と前記第２のＤＣカット容量１０が並列接続となるため、前記ＭＯＳ型可変容量である前記第１のＭＯＳトランジスタ４と前記第２のＭＯＳトランジスタ５の容量幅の絶対値の増大をはかることができる。
【００５７】
（実施の形態３）
図６は、本発明の実施の形態３における電圧制御型発振器の概略構成を示す回路図である。
本実施の形態３の電圧制御型発振器は、前記実施の形態１の電圧制御型発振器において、前記第１の制御信号６を前記第１の制御信号発生回路６ａで供給し、前記第２の制御信号１３を第２の制御信号発生回路１３ａで供給する構成のものである。
この構成によれば、前記実施の形態１の電圧制御型発振器と同様の特徴を有すると同時に、前記第１の制御信号６及び前記第２の制御信号１３を外部装置からではなく、該電圧制御型発振回路と同時に集積された回路から供給することができ、該電圧制御型発振回路を使用するシステムを小型化することができる。
【００５８】
（実施の形態４）
図７は、本発明の実施の形態４における電圧制御型発振器の概略構成を示す回路図である。
本実施の形態４の電圧制御型発振器は、前記実施の形態３の電圧制御型発振器において、前記第１の制御信号発生回路６ａが、第１の温度特性補償信号発生回路１６ａと第１のばらつき制御信号発生回路１７ａとを具備し、前記第１の温度特性補償信号発生回路１６ａから発生する水晶の発振周波数温度特性を補償する第１の温度特性補償信号と前記第１のばらつき制御信号発生回路１７ａから発生するＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルする第１のばらつき制御信号とを重畳した信号を前記第１の制御信号６として発生させ、前記第２の制御信号発生回路１３ａが、第１の周波数制御信号発生回路１５ａを具備し、前記第１の周波数制御信号発生回路１５ａから発生する水晶の発振周波数を制御する第１の周波数制御信号を前記第２の制御信号１３として発生させる構成である。
【００５９】
この構成によれば、前記実施の形態３の電圧制御型発振器と同様の特徴を有すると同時に、前記第１の温度特性補償信号および前記第１の周波数制御信号とは独立してＭＯＳトランジスタ閾値電圧を制御することで容量切り替わり電圧を制御することができ、任意の制御電圧値を中心に周波数を変化させることができる。
【００６０】
また、前記第１の周波数制御信号を、前記第１の温度特性補償信号および前記第１のばらつき制御信号とは独立して入力することができ、前記第１の温度特性補償信号発生回路１６ａや前記第１の周波数制御信号発生回路１５ａの設計を容易にすることができる。
【００６１】
さらにまた、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００６２】
（実施の形態５）
図８は、本発明の実施の形態５における電圧制御型発振器の概略構成を示す回路図である。
本実施の形態５の電圧制御型発振器は、前記実施の形態３の電圧制御型発振器において、前記第１の制御信号発生回路６ａが、第２の周波数制御信号発生回路１５ｂと前記第１のばらつき制御信号発生回路１７ａとを具備し、前記第２の周波数制御信号発生回路１５ｂから発生する水晶の発振周波数を制御し前記第１の周波数制御信号とは逆位相の第２の周波数制御信号と前記第１のばらつき制御信号とを重畳した信号を、前記第１の制御信号６として発生させ、前記第２の制御信号発生回路１３ａが、第２の温度特性補償信号発生回路１６ｂを具備し、前記第２の温度特性補償信号発生回路１６ｂから発生する水晶の発振周波数温度特性を補償し前記第１の温度特性補償信号とは逆位相の第２の温度特性補償信号を、前記第２の制御信号１３として発生させる構成である。
【００６３】
この構成によれば、前記実施の形態３の電圧制御型発振器と同様の特徴を有すると同時に、前記第２の温度特性補償信号および前記第２の周波数制御信号とは独立してＭＯＳトランジスタ閾値電圧を制御することで容量切り替わり電圧を制御することができ、任意の制御電圧値を中心に周波数を変化させることができる。
【００６４】
また、前記第２の温度特性補償信号を、前記第２の周波数制御信号および前記第１のばらつき制御信号とは独立して入力することができ、前記第２の温度特性補償信号発生回路１６ｂや前記第２の周波数制御回路１５ｂの設計を容易にすることができる。
さらにまた、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００６５】
（実施の形態６）
図９は、本発明の実施の形態６における電圧制御型発振器の概略構成を示す回路図である。
本実施の形態６の電圧制御型発振器は、前記実施の形態３の電圧制御型発振器において、前記第１の制御信号発生回路６ａが、前記第１の温度特性補償信号発生回路１６ａを具備し、前記第１の温度特性補償信号を前記第１の制御信号６として発生させ、前記第２の制御信号発生回路１３ａが、前記第１の周波数制御信号発生回路１５ａと第２のばらつき制御信号発生回路１７ｂとを具備し、前記第１の周波数制御信号と前記第２のばらつき制御信号発生回路１７ｂから発生するＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルし前記第１のばらつき制御信号とは逆位相の第２のばらつき制御信号とを重畳した信号を前記第２の制御信号１３として発生させる構成である。
【００６６】
この構成によれば、前記実施の形態３の電圧制御型発振器と同様の特徴を有すると同時に、前記第１の温度特性補償信号および前記第１の周波数制御信号とは独立してＭＯＳトランジスタ閾値電圧を制御することで容量切り替わり電圧を制御することができ、任意の制御電圧値を中心に周波数を変化させることができる。
【００６７】
また、前記第１の温度特性補償信号を、前記第１の周波数制御信号および前記第２のばらつき制御信号とは独立して入力することができ、前記第１の温度特性補償信号発生回路１６ａや前記第１の周波数制御回路１５ａの設計を容易にすることができる。
【００６８】
さらにまた、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００６９】
（実施の形態７）
図１０は、本発明の実施の形態７における電圧制御型発振器の概略構成を示す回路図である。
【００７０】
本実施の形態７の電圧制御型発振器は、前記実施の形態３の電圧制御型発振器において、前記第１の制御信号発生回路６ａが、前記第２の周波数制御信号発生回路１５ｂを具備し、前記第２の周波数制御信号を前記第１の制御信号６として発生させ、前記第２の制御信号発生回路１３ａが、前記第２の温度特性補償信号発生回路１６ｂと前記第２のばらつき制御信号発生回路１７ｂとを具備し、前記第２の温度特性補償信号と前記第２のばらつき制御信号とを重畳した信号を前記第２の制御信号１３として発生させる構成である。
【００７１】
この構成によれば、前記実施の形態３の電圧制御型発振器と同様の特徴を有すると同時に、前記第２の温度特性補償信号および前記第２の周波数制御信号とは独立してＭＯＳトランジスタ閾値電圧を制御することで容量切り替わり電圧を制御することができ、任意の制御電圧値を中心に周波数を変化させることができる。
【００７２】
また、前記第２の周波数制御信号を、前記第２の温度特性補償信号および前記第２のばらつき制御信号とは独立して入力することができ、前記第２の温度特性補償信号発生回路１６ｂや前記第２の周波数制御回路１５ｂの設計を容易にすることができる。
さらにまた、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００７３】
（実施の形態８）
図１１は、本発明の実施の形態８における電圧制御型発振器の概略構成を示す回路図である。
本実施の形態８の電圧制御型発振器は、前記実施の形態３の電圧制御型発振器において、前記第１の制御信号発生回路６ａが、前記第１の温度特性補償信号発生回路１６ａと前記第２の周波数制御信号発生回路１５ｂとを具備し、前記第１の温度特性補償信号と前記第２の周波数制御信号とを重畳した信号を、前記第１の制御信号６として発生させ、前記第２の制御信号発生回路１３ａが、前記第２のばらつき制御信号発生回路１７ｂを具備し、第２のばらつき制御信号を、前記第２の制御信号１３として発生させる構成である。
【００７４】
この構成によれば、前記実施の形態３の電圧制御型発振器と同様の特徴を有すると同時に、前記第１の温度特性補償信号および前記第２の周波数制御信号とは独立してＭＯＳトランジスタ閾値電圧を制御することで容量切り替わり電圧を制御することができ、任意の制御電圧値を中心に周波数を変化させることができる。
【００７５】
また、前記第２のばらつき制御信号を、前記第１の温度特性補償信号および前記第２の周波数制御信号とは独立して入力することができ、前記第１の温度特性補償信号発生回路１６ａや前記第２の周波数制御回路１５ｂの設計を容易にすることができる。
【００７６】
さらにまた、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００７７】
（実施の形態９）
図１２は、本発明の実施の形態９における電圧制御型発振器の概略構成を示す回路図である。
本実施の形態９の電圧制御型発振器は、前記実施の形態３の電圧制御型発振器において、前記第１の制御信号発生回路６ａが、前記第１のばらつき制御信号発生回路１７ａを具備し、前記第１のばらつき制御信号を前記第１の制御信号６として発生させ、前記第２の制御信号発生回路１３ａが、前記第２の温度特性補償信号発生回路１６ｂと前記第１の周波数制御信号発生回路１５ａとを具備し、前記第２の温度特性補償信号と前記第１の周波数制御信号とを重畳した信号を前記第２の制御信号１３として発生させる構成である。
【００７８】
この構成によれば、前記実施の形態３の電圧制御型発振器と同様の特徴を有すると同時に、前記第２の温度特性補償信号および前記第１の周波数制御信号とは独立してＭＯＳトランジスタ閾値電圧を制御することで容量切り替わり電圧を制御することができ、任意の制御電圧値を中心に周波数を変化させることができる。
【００７９】
また、前記第１のばらつき制御信号を、前記第２の温度特性補償信号および前記第１の周波数制御信号とは独立して入力することができ、前記第２の温度特性補償信号発生回路１６ｂや前記第２の周波数制御回路１５ａの設計を容易にすることができる。
【００８０】
さらにまた、任意の制御電圧による圧電振動子の温度特性補償及び外部電圧による周波数の制御ができると同時に、ＭＯＳトランジスタ閾値電圧ばらつき及び温度特性をキャンセルすることにより、高歩留まり化を図ることができる。
【００８１】
（実施の形態１０）
図１３は、本発明の実施の形態１０における電圧制御型発振器の概略構成を示す回路図である。
本実施の形態１０の電圧制御型発振器は、前記実施の形態４の電圧制御型発振器において、前記第１の温度特性補償信号発生回路１６ａが、第１の温度特性信号発生回路１８ａと第１のコントローラー１９とを具備し、前記第１のコントローラー１９から発生する調整信号により、前記第１の温度特性信号発生回路１８ａより発生する温度特性信号を前記第１の温度特性補償信号として調整して発生させ、前記第１のばらつき制御信号発生回路１７ａが、ＭＯＳトランジスタの閾値電圧のばらつきに応じて逆位相で出力電流を増減させると同時にＭＯＳトランジスタの温度特性に応じて同じく逆位相で出力電流を増減させる第１の電流発生回路１７１ａと、前記第１の電流発生回路１７１ａの出力電流の増減を、逆位相で出力信号に変換する第１の電流−電圧変換回路１７２ａとを具備し、前記第１の電流−電圧変換回路１７２ａの出力信号を前記第１のばらつき制御信号として発生させ、前記第１の周波数制御信号発生回路が、第１の正増幅手段１５１ａを具備し、前記第１の正増幅手段１５１ａに印加される第１の外部制御信号３０に正ゲインを付けて出力した信号を第１の周波数制御信号として発生させる構成である。
【００８２】
ここで、前記第１の電流発生回路１７１ａは、第１のカレントミラーを構成する第３のＭＯＳトランジスタ２２と第４のＭＯＳトランジスタ２３とこの２つのＭＯＳトランジスタのソース端子側に接続された、第６の抵抗２０と第７の抵抗２１と、ドレイン端子側に接続された第５のＭＯＳトランジスタ２４と、前記第５のＭＯＳトランジスタ２４のソースおよびバックゲートに接続された第８の抵抗２５で構成され、前記第１の電流−電圧変換回路１７２ａは、第１のオペアンプ２６と、第９の抵抗２７で構成され、前記第１の正増幅手段１５１ａは、第２のオペアンプ４４と、第１０の抵抗３１と、第１１の抵抗３２で構成されている。
【００８３】
この構成によれば、前記実施の形態４の電圧制御型発振器と同様の特徴を有すると同時に、ＭＯＳトランジスタの容量切り替わり電圧は、ＭＯＳトランジスタの閾値電圧と同方向に変化するが、前記第１の電流発生回路１７１ａと前記第１の電流−電圧変換回路１７２ａで構成される前記第１のばらつき制御信号発生回路１７ａにより、容量切り替わり制御端子に容量切り替わり電圧の変化をキャンセルする方向に電圧が変化する信号を入力することによって、ＭＯＳトランジスタの閾値電圧ばらつき、温度特性をキャンセルすることができる。
【００８４】
また、水晶毎の発振周波数の温度特性のばらつきに応じて、前記第１のコントローラー１９の調整信号により、前記第１の温度特性信号発生回路１８ａより発生する温度特性信号を高精度に調整した前記第１の温度特性補償信号として発生させることができ、高精度な発振周波数の温度特性補償が可能である。
【００８５】
尚、前記第１のカレントミラーを構成している前記第３のＭＯＳトランジスタ２２および第４のＭＯＳトランジスタ２３をそれぞれバイポーラトランジスタに置き換えて構成しても同様の特性となる。
【００８６】
（実施の形態１１）
図１４は、本発明の実施の形態１１における電圧制御型発振器の概略構成を示す回路図である。
本実施の形態１１の電圧制御型発振器は、前記実施の形態７の電圧制御型発振器において、前記第２の温度特性補償信号発生回路１６ｂが、第２の温度特性信号発生回路１８ｂと前記第１のコントローラー１９を具備し、前記第１のコントローラー１９から発生する調整信号により、前記第２の温度特性信号発生回路１８ｂより発生する温度特性信号を前記第２の温度特性補償信号として発生させ、前記第２のばらつき制御信号発生回路１７ｂが、ＭＯＳトランジスタの閾値電圧のばらつきに応じて正位相で出力電流を増減させると同時にＭＯＳトランジスタの温度特性に応じて同じく正位相で出力電流を増減させる第２の電流発生回路１７１ｂと、前記第２の電流発生回路１７１ｂの出力電流の増減を、逆位相で出力信号に変換する第１の電流−電圧変換回路１７２ａとを具備し、前記第１の電流−電圧変換回路１７２ａの出力信号を前記第２のばらつき制御信号として発生させ、前記第２の周波数制御信号発生回路１５ｂが、第１の反転増幅手段１５１ｂを具備し、前記第１の反転増幅手段１５１ｂに印加される前記第１の外部制御信号３０に負ゲインを付けて出力した信号を第２の周波数制御信号として発生させる構成である。
【００８７】
ここで、前記第２の電流発生回路１７１ｂは、前記第１の電流発生回路１７１ａに、第２のカレントミラーを構成する第６のＭＯＳトランジスタ２８と第７のＭＯＳトランジスタ２９を追加して構成され、前記第１の反転増幅手段１５１ｂは、第２のオペアンプ４４と、第１０の抵抗３１と、第１１の抵抗３２で構成されている。
【００８８】
この構成によれば、前記実施の形態７の電圧制御型発振器と同様の特徴を有すると同時に、ＭＯＳトランジスタの容量切り替わり電圧は、ＭＯＳトランジスタの閾値電圧と同方向に変化するが、前記第２の電流発生回路１７１ｂと前記第１の電流−電圧変換回路１７２ａで構成される前記第２のばらつき制御信号発生回路１７ｂにより、容量切り替わり制御端子に容量切り替わり電圧の変化をキャンセルする方向に電圧が変化する信号を入力することによって、ＭＯＳトランジスタの閾値電圧ばらつき、温度特性をキャンセルすることができる。
【００８９】
また、水晶毎の発振周波数の温度特性のばらつきに応じて、前記第１のコントローラー１９の調整信号により、前記第２の温度特性信号発生回路１８ｂより発生する温度特性信号を高精度に調整した前記第２の温度特性補償信号として発生させることができ、高精度な発振周波数の温度特性補償が可能である。
【００９０】
尚、前記第１のカレントミラーを構成している前記第３のＭＯＳトランジスタ２２および第４のＭＯＳトランジスタ２３と前記第２のカレントミラーを構成している前記第６のＭＯＳトランジスタ２８および第７のＭＯＳトランジスタ２９をそれぞれバイポーラトランジスタに置き換えて構成しても同様の特性となる。
【００９１】
さらに、前記実施の形態５及至６、８乃至９について、前記実施の形態１０及び１１で使用している構成の前記第１の温度特性補償信号発生回路１６ａと前記第２の温度特性補償信号発生回路１６ｂと前記第１の周波数制御信号発生回路１７ａと前記第２の周波数制御信号発生回路１７ｂと前記第１のばらつき制御信号発生回路１５ａと前記第２のばらつき制御信号発生回路１５ｂとをそれぞれ使用することで、前記実施の形態１０及び１１と同様の特性を実現可能である。
【００９２】
（実施の形態１２）
図１５は、本発明の実施の形態１２における電圧制御型発振器の概略構成を示す回路図である。
本実施の形態１２の電圧制御型発振器は、前記各実施の形態の電圧制御型発振器において、前記第２のＭＯＳトランジスタ５、前記第２の高周波除去抵抗８、前記第４の高周波除去抵抗１２を除き、前記第１のＭＯＳトランジスタ４のゲート端子に前記第２のＤＣカット容量１０の前記インバータ２の入力に接続されていない方の端子と第５の高周波除去抵抗１４の一方の端子を接続し、前記第１の制御信号６を前記第１のＭＯＳトランジスタ４のゲート端子に前記第５の高周波除去抵抗１４の他方の端子を介して入力する構成である。
【００９３】
この構成によれば、前記各実施の形態の電圧制御型発振器と同様の特徴を有すると同時に、前記第１のＭＯＳトランジスタ４のゲートとドレイン端子の位相は１８０°ずれているため、ミラー効果によりＭＯＳ型可変容量（バラクタ）の容量はおよそ２倍の容量値と等価となる。したがって、ＭＯＳバラクタの制御電圧の変化に対する周波数の変化の割合、いわゆる周波数可変感度を大きく取ることができる。
また、制御電圧のダイナミックレンジが広がるため、周波数変化幅を大きく取ることが可能となる。これにより、前記第１のＭＯＳトランジスタ４のサイズを小さくすることが可能となり、チップサイズの小型化が可能となる。
【００９４】
尚、各実施の形態としてＮＭＯＳトランジスタを例に説明してきたが、ＰＭＯＳトランジスタを用いても同様に実現可能である。
【産業上の利用可能性】
【００９５】
本発明に係る電圧制御型発振器は、可変容量としてソース端子とドレイン端子をショートしたＭＯＳトランジスタのソース−ドレイン端子とゲート端子の間に生じる静電容量を用いて発振周波数を制御することができることから、電圧制御による温度補償型水晶発振器等として有用である。
【図面の簡単な説明】
【００９６】
【図１】本発明の実施の形態１における電圧制御型発振器の概略構成を示す回路図
【図２】本発明のＭＯＳ型可変容量の構造図
【図３】本実施の形態１を説明するＣ−Ｖ特性、ｆ−Ｖ特性を示す図（１）
【図４】本実施の形態１を説明するＣ−Ｖ特性、ｆ−Ｖ特性を示す図（２）
【図５】本発明の実施の形態２における電圧制御型発振器の概略構成を示す回路図
【図６】本発明の実施の形態３における電圧制御型発振器の概略構成を示す回路図
【図７】本発明の実施の形態４における電圧制御型発振器の概略構成を示す回路図
【図８】本発明の実施の形態５における電圧制御型発振器の概略構成を示す回路図
【図９】本発明の実施の形態６における電圧制御型発振器の概略構成を示す回路図
【図１０】本発明の実施の形態７における電圧制御型発振器の概略構成を示す回路図
【図１１】本発明の実施の形態８における電圧制御型発振器の概略構成を示す回路図
【図１２】本発明の実施の形態９における電圧制御型発振器の概略構成を示す回路図
【図１３】本発明の実施の形態１０における電圧制御型発振器の概略構成を示す回路図
【図１４】本発明の実施の形態１１における電圧制御型発振器の概略構成を示す回路図
【図１５】本発明の実施の形態１２における電圧制御型発振器の概略構成を示す回路図
【図１６】従来の電圧制御型発振器の概略構成を示す回路図
【図１７】従来のＭＯＳ型可変容量の構造図
【図１８】従来例を説明するＣ−Ｖ特性、ｆ−Ｖ特性を示す図（１）
【図１９】従来例を説明するＣ−Ｖ特性、ｆ−Ｖ特性を示す図（２）
【符号の説明】
【００９７】
１  帰還抵抗
２  インバータ
３  圧電振動子
４  第１のＭＯＳトランジスタ
５  第２のＭＯＳトランジスタ
６  第１の制御信号
７  第１の高周波除去抵抗
８  第２の高周波除去抵抗
９  第１のＤＣカット容量
１０  第２のＤＣカット容量
１１  第３の高周波除去抵抗
１２  第４の高周波除去抵抗
１３  第２の制御信号
１４  第５の高周波除去抵抗
１９  第１のコントローラー
２０  第６の抵抗
２１  第７の抵抗
２２  第３のＭＯＳトランジスタ
２３  第４のＭＯＳトランジスタ
２４  第５のＭＯＳトランジスタ
２５  第８の抵抗
２６  第１のオペアンプ
２７  第９の抵抗
２８  第６のＭＯＳトランジスタ
２９  第７のＭＯＳトランジスタ
３０  第１の外部制御信号
３１  第１０の抵抗
３２  第１１の抵抗
３３  バックゲート
３４  シリコン酸化膜
３５  ゲート電極
３６  Ｐ型半導体基板
３７  空乏層
３８  ソース電極
３９  ドレイン電極
４０  バックゲート電極
４１  Ｎ型エピタキシャル層
４２  第３のＮ型エピタキシャル層
４３  第２のＮ型エピタキシャル層
４４  第２のオペアンプ
４５  電圧源
６ａ  第１の制御信号発生回路
１３ａ  第２の制御信号発生回路
１５ａ  第１の周波数制御信号発生回路
１６ａ  第１の温度特性補償信号発生回路
１７ａ  第１のばらつき制御信号発生回路
１８ａ  第１の温度特性信号発生回路
１５１ａ  第１の正増幅手段
１７１ａ  第１の電流発生回路
１７２ａ  第１の電流−電圧変換回路
１５ｂ  第２の周波数制御信号発生回路
１６ｂ  第２の温度特性補償信号発生回路
１７ｂ  第２のばらつき制御信号発生回路
１８ｂ  第２の温度特性信号発生回路
１５１ｂ  第１の反転増幅手段
１７１ｂ  第２の電流発生回路
【図１】
2006211249.tif 000003
【図２】
2006211249.tif 000004
【図３】
2006211249.tif 000005
【図４】
2006211249.tif 000006
【図５】
2006211249.tif 000007
【図６】
2006211249.tif 000008
【図７】
2006211249.tif 000009
【図８】
2006211249.tif 000010
【図９】
2006211249.tif 000011
【図１０】
2006211249.tif 000012
【図１１】
2006211249.tif 000013
【図１２】
2006211249.tif 000014
【図１３】
2006211249.tif 000015
【図１４】
2006211249.tif 000016
【図１５】
2006211249.tif 000017
【図１６】
2006211249.tif 000018
【図１７】
2006211249.tif 000019
【図１８】
2006211249.tif 000020
【図１９】
2006211249.tif 000021