(57)【要約】【課題】柔軟なレンジの動作周波数Ｆならびに連続同一符号ＣＩＤ要件に対応するマルチモードクロックデータリカバリ（ＣＤＲ）回路を使用して復元クロック信号を生成するための技術を提供する。【解決手段】第１のモード内において制御された発振器が復元クロック信号を提供し、第２のモードにおいては位相補間器が復元クロック信号を提供する。マルチモードＣＤＲ回路は、（ＣＩＤ／Ｆ）が時間許容値未満である場合第１のモードで動作し、（ＣＩＤ／Ｆ）が時間許容値より大きい場合第２のモードで動作する。【選択図】図１
2006203908.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つの動作モードを有するマルチモードクロックデータリカバリ回路であり：
復元クロック信号を含んだ第１の接続部を備え；
前記第１の接続部が制御された発振器に結合され、前記制御された発振器が前記復元クロック信号を第１の接続部上に提供する、第１の動作モードと；
前記第１の接続部が位相補間器に結合され、前記位相補間器が前記復元クロック信号を第１の接続部上に提供する、第２の動作モードを有する、
マルチモードクロックデータリカバリ回路。
【請求項２】
制御された発振器は複数の出力接続部を備え、この制御された発振器は前記複数の発振器出力接続部のそれぞれの上で候補復元信号を提供し、各候補復元信号はそれぞれ他の候補復元信号に対して位相がずれたものとである、請求項１記載のマルチモードクロックデータリカバリ回路。
【請求項３】
第１の動作モードにおいて第１の接続部は前記複数の発振器出力接続部のうちの１つに接続することによって制御された発振器に結合される、請求項２記載のマルチモードクロックデータリカバリ回路。
【請求項４】
位相補間器は前記複数の発振器出力接続部に接続される、請求項２記載のマルチモードクロックデータリカバリ回路。
【請求項５】
データ信号を含んだ第２の接続部と；
前記第１の接続部と前記第２の接続部に結合されるとともに位相検出器出力接続部を備えた位相検出器をさらに備え、前記位相検出器は位相調整信号を前記位相検出器出力接続部上で発行する、請求項１記載のマルチモードクロックデータリカバリ回路。
【請求項６】
前記第１の動作モードにおいて前記位相調整信号が制御された発振器に伝送され、前記制御された発振器はこの位相調整信号に従って復元クロック信号の位相を調整する、請求項５記載のマルチモードクロックデータリカバリ回路。
【請求項７】
前記位相調整信号はチャージポンプおよびフィルタを介して制御された発振器に伝送される、請求項６記載のマルチモードクロックデータリカバリ回路。
【請求項８】
前記位相補間器は前記位相検出器出力接続部に結合される、請求項５記載のマルチモードクロックデータリカバリ回路。
【請求項９】
前記第２の動作モードにおいて前記位相補間器が位相調整信号に従って復元クロック信号の位相を調整する、請求項８記載のマルチモードクロックデータリカバリ回路。
【請求項１０】
少なくとも２つの動作モードを有するマルチモードクロックデータリカバリ回路であり：
復元クロック信号を含んだ第１の接続部と；
データ信号を含むことができる第２の接続部と；
基準クロック信号を提供する基準クロックソースと；
第１の接続部と第２の接続部に結合されるとともに位相検出器出力接続部を備えた位相検出器と；
第１の接続部および基準クロックソースに接続されるとともに周波数検出器出力接続部を備えた周波数検出器と；
非結合位置ならびに制御された発振器に信号を伝送する少なくとも２つの位置を備えたスイッチとからなり、この少なくとも２つの位置が：
前記位相検出器出力接続部にスイッチが結合する、第１の位置と；
前記周波数検出器出力接続部にスイッチが結合する、第２の位置とからなる、
マルチモードクロックデータリカバリ回路。
【請求項１１】
スイッチが少なくとも３つの位置の間で選択的に操作される第１の動作モードと；
スイッチが第２の位置にあるように操作される第２の動作モードをさらに有する、請求項１０記載のマルチモードクロックデータリカバリ回路。
【請求項１２】
第１の動作モードにおいて復元クロック信号の周波数が基準クロック信号の周波数から少なくとも所定の許容限界点以上相違している場合にスイッチは少なくとも復元クロック信号の周波数が基準クロック信号の周波数から最大でも所定の許容差以内の相違になるまで第２の位置にあるよう操作される、請求項１１記載のマルチモードクロックデータリカバリ回路。
【請求項１３】
第１の動作モードにおいて第２の接続部がデータ信号を含んでいる場合スイッチが第１の位置にあるよう操作される、請求項１１記載のマルチモードクロックデータリカバリ回路。
【請求項１４】
第１の動作モードにおいて第２の接続部がデータ信号を含んでいてかつ復元クロック信号の周波数が基準クロック信号の周波数から少なくとも所定の許容限界点以上相違している場合にスイッチが第２の位置にあるよう操作される、請求項１１記載のマルチモードクロックデータリカバリ回路。
【請求項１５】
第１の動作モードにおいて第２の接続部がデータ信号を含んでおらずかつ復元クロック信号の周波数が基準クロック信号の周波数から所定の許容限界点未満の相違である場合にスイッチが非結合位置にあるよう操作される、請求項１１記載のマルチモードクロックデータリカバリ回路。
【請求項１６】
伝送周波数Ｆと連続同一符号要件ＣＩＤとを有する用途のための復元クロック信号形成方法であり：
少なくとも位相検出器と周波数検出器と制御された発振器と位相補間器とからなるマルチモードクロックデータリカバリ回路を設け；
数量（ＣＩＤ／Ｆ）が所定の閾値時間より小さい場合にマルチモードクロックデータリカバリ回路を第１のモードで動作させ；
数量（ＣＩＤ／Ｆ）が所定の閾値時間より大きい場合にマルチモードクロックデータリカバリ回路を第２のモードで動作させる方法。
【請求項１７】
数量（ＣＩＤ／Ｆ）が閾値時間に等しい場合マルチモードクロックデータリカバリ回路を第１のモードおよび第２のモードの一方で動作させることをさらに含む、請求項１６記載の方法。
【請求項１８】
マルチモードクロックデータリカバリ回路を第１のモードで動作させることが：
位相検出器によって提供された位相調整信号と周波数検出器によって提供された周波数調整信号とを制御された発振器に別々に伝送し；
制御された発振器において位相調整信号に従って復元クロック信号の位相を調整し；
制御された発振器において周波数調整信号に従って復元クロック信号の周波数を調整する、ことからなる請求項１６記載の方法。
【請求項１９】
マルチモードクロックデータリカバリ回路を第２のモードで動作させることが：
周波数検出器によって提供された周波数調整信号を制御された発振器に継続的に伝送し；
制御された発振器において周波数調整信号に従って復元クロック信号の周波数を調整し；
位相検出器によって提供された位相調整信号を位相補間器に伝送し；
位相補間器において位相調整信号に従って復元クロック信号の位相を調整する、ことからなる請求項１６記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はクロックデータリカバリ（ＣＤＲ）に係り、より具体的には広いレンジの周波数およびランレングス要件に対応するＣＤＲ回路に関する。
【背景技術】
【０００２】
重要性が増しているデバイス間の信号伝送タイプとして、クロック信号情報がシリアルデータストリーム中に埋め込まれていて独立したクロック信号を伝送する必要が無い信号伝送が挙げられる。クロック信号はレシーバ上で“復元され”、データストリームを処理するために使用される。この一般的なタイプの信号伝送を総称して“クロックデータリカバリ”または“ＣＤＲ”信号伝送と称する。２００１年３月１３日出願の米国特許出願第０９／８０５，８４３号明細書、および２００３年６月３日出願の米国特許出願第１０／４５４，７３１号明細書にはＣＤＲ信号伝送の多様な特徴が示されており、これらはここで全体的に参照に組み入れられる。
【０００３】
１つの種類のＣＤＲ信号伝送において、クロック信号の周波数はレシーバにおいて既知であり、クロック信号のための位相情報はデータ信号内におけるハイ（高位）−ロー（低位）および／またはロー−ハイ転換によってデータ信号から復元される。レシーバ上の発振器が既知の周波数を有するクロック信号を提供し、データ信号内に埋め込まれた位相情報がレシーバクロック信号の位相を調整するために使用される。
【０００４】
クロックデータリカバリは、特定の用途の要件を満たすために多様な方式で実行される。しかしながら、１つの用途のためのＣＤＲ具現が異なった要件を有する他の用途の要求を満たさない可能性がある。技術の傾向は多数の異なった用途を単一のデバイスに収束させる方向にあり、従ってこれらの多数の異なった用途に対応し得るＣＤＲ回路を使用することが好適である。さらに、同一の用途に対する技術の急速な進歩によってＣＤＲ回路が最新の用途においても動作するように充分に強力であることを要求するとともに、さらなる進歩にも対応できるように柔軟であることを要求する。従って、ＣＤＲ技術を継続的に改善することが求められている。
【０００５】
【特許文献１】米国特許出願第０９／８０５，８４３号明細書
【特許文献２】米国特許出願第１０／４５４，７３１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
開示される発明は、柔軟なレンジの動作要件に対応するマルチモードクロックデータリカバリ回路を使用して復元（された）クロック信号を生成するための技術に関する。特に、開示される技術は柔軟なレンジの動作周波数ならびに連続同一符号（ＣＩＤ）要件に対応するものである。
【課題を解決するための手段】
【０００７】
開示される技術によれば、マルチモードクロックデータリカバリ（ＣＤＲ）回路が２つのうちの１つ、あるいはそれより多いモードを使用して復元クロック信号を形成する。マルチモードＣＤＲ回路は、それぞれが復元クロック信号を提供することができる、制御された発振器と位相補間器とを含んでいる。第１のモード内において制御された発振器が復元クロック信号を提供し、第２のモードにおいては位相補間器が復元クロック信号を提供する。
【０００８】
マルチモードＣＤＲは、復元クロック信号の位相をデータ信号の位相と比較してこの比較に基づいた位相調整信号を発行する位相検出器を備えている。第１のモードにおいて、位相調整信号は制御された発振器に伝送され、これは復元された信号の位相を位相調整信号に従って調整する。第２のモードにおいては、位相調整信号が位相補間器に伝送され、これが復元クロック信号の位相を位相調整信号に従って調整する。
【０００９】
制御された発振器は多重の出力接続を有することができ、これら出力接続のそれぞれにおいて候補（の）復元（された）クロック信号を提供することができる。位相補間器はこれらの多重の出力接続に結合することができる。第１のモードにおいて、候補復元クロック信号の１つが復元クロック信号にされ、第２のモードにおいては、位相補間器が多重の候補復元クロック信号を処理して復元クロック信号を形成する。
【００１０】
マルチモードＣＤＲ回路は、復元クロック信号の周波数を基準クロック信号の周波数と比較し、この比較に従って周波数調節信号を発行する、周波数検出器を含んでいる。マルチモードＣＤＲ回路は、周波数検出器かあるいは位相検出器に結合することができるか、あるいは非結合位置に設定することができる、スイッチを備えることができる。
【００１１】
第１の動作モードにおいて、スイッチは以下に記述するように異なった状態間で選択的に操作することができる。一つの実施形態において、データ信号が受信されると、制御された発振器に位相調整信号を伝送するために位相検出器にスイッチを結合することができる。一つの実施形態において、復元クロック信号の周波数が許容限界点を越えて基準クロック信号の周波数と異なっている場合、スイッチを周波数検出器に結合して復元クロック信号の周波数と基準クロック信号の周波数の差が最大でも許容差内となるまで制御された発振器に周波数調整信号を伝送することができる。１つの実施形態において、データ信号が受信された場合においても、復元クロック信号の周波数が調整を必要とする場合にスイッチは周波数検出器に操作される。１つの実施形態において、データ信号が受信されておらずかつ復元クロック信号の周波数が調整を必要としない場合、スイッチは非結合位置に操作することができる。
【００１２】
第２の動作モードにおいて、スイッチは周波数検出器および周波数調整信号に結合するように操作することができる。
【００１３】
１つの実施形態において、マルチモードＣＤＲ回路は、許容時間値に従って、伝送周波数Ｆと連続同一符号要件ＣＩＤを有する用途に対応することができる。マルチモードＣＤＲ回路は、（ＣＩＤ／Ｆ）が時間許容値未満である場合第１のモードで動作し、（ＣＩＤ／Ｆ）が時間許容値より大きい場合第２のモードで動作することができる。
【発明を実施するための最良の形態】
【００１４】
開示される技術は、柔軟なレンジのクロック周波数ならびにその他のパラメータに対応することができるマルチモードクロックデータリカバリ（ＣＤＲ）構造の発明に関するものである。特に重要なパラメータは一般的に使用される連続同一符号（ＣＩＤ）である。ＣＤＲを使用する多様な用途において、このＣＤＲ回路がデータ信号内で遭遇する可能性のある連続する“ゼロ”のビットあるいは“１”のビットの数を特定するＣＩＤ要件が提供される。以下に説明するように、開示されるマルチモードＣＤＲ構造は柔軟なレンジのＣＩＤ要件に対応する。以下の詳細な説明においては米国特許出願第０９／８０５，８４３号明細書の“プログラマブルロジックデバイス回路に結合したクロックデータリカバリ回路”を参照し、これは以降“オウング文献”と呼称する。
【００１５】
図１には、本発明に係るマルチモードＣＤＲ構造１００が示されている。このＣＤＲ構造は基準クロック信号１０２とシリアルデータ信号１０４を受信するが、それらは前記のオウング文献に記載されている。制御回路１０６は基準クロック信号およびシリアルデータ信号を監視し、この監視に基づいてマルチモードＣＤＲ回路１０８を操作する。マルチモードＣＤＲ回路１０８は復元クロック信号１１０を含んでおり、これは周波数調整要素１１２および位相調整要素１１４によって発行された調整信号（図示されていない）に基づいたものである。周波数調整要素１１２は、復元クロック信号１１０の周波数が基準クロック信号１０２の周波数に収束することを誘起する調整信号を発行する。続いて位相調整要素１１４は、復元クロック信号１１０の位相がシリアルデータ信号１０４の位相に収束することを誘引する調整信号を発行する。図１に示されているように、位相調整要素１１４は発振器ベースのサブコンポーネント１１６と補間器ベースのサブコンポーネント１１８を含んでいる。特定の用途／状態に対していずれのサブコンポーネントを使用するかの判定は、制御回路１０６によってある程度決定される。
【００１６】
基準クロック信号１０２および制御回路１０６はＣＤＲ回路１０８の外側に図示されているが、設計の選択としてこれらをＣＤＲ回路内に設けることも可能である。基準クロック信号は１つのプログラマブルクロックソースから、および／またはいつかのクロックソースのうちの１つを起源とすることができる。オウング文献に記載されているように、基準クロック信号の周波数はシリアルデータ信号の伝送周波数に対して既知の比を有しているが、２つの信号の間に一般的に既知の位相比は存在しない。
【００１７】
次に、図２を参照すると、図１のマルチモードＣＤＲ回路の一実施例が示されている。制御された発振器２００はクロック信号の生成の機能を担っており、周波数検出器２０２および／または位相検出器２０４からの調整信号を受信する。多様なタイプの制御された発振器を使用することができるが、この制御された発振器は、一般論として、例えば電圧制御発振器（“ＶＣＯ”）であると仮定することができる。
【００１８】
図示された実施例において、周波数検出器２０２および位相検出器２０４はスイッチ２０６によって選択的にチャージポンプ２０８およびフィルタ２１０に結合することができる。スイッチ２０６は、１つまたは複数の電気スイッチ（例えばトランジスタ）、マルチプレクサ、あるいは選択的結合動作を実行するその他回路によって実施することができる。さらに、図には多様な構成要素の外側の単一のスイッチが示されているが、このスイッチはそれぞれ多様な要素に統合された複数のスイッチを使用して実施することもできる。以下に詳細に記述する、制御回路（図１，１０６）は、チャージポンプスイッチ２０６の動作を制御する。
【００１９】
周波数検出器２０２は、復元クロック周波数を基準クロック周波数と比較し、復元クロック周波数が基準クロック周波数に収束することを誘起する調整信号を発行する。周波数検出器２０２は位相−周波数検出器、ＸＯＲ検出器、あるいは周波数調整信号を発行するその他の検出器とすることができる。位相検出器２０４は復元クロック位相をデータ信号２２２の位相と比較し、復元クロック位相がデータ信号位相に収束することを誘起する調整信号を発行する。位相検出器２０４は、ホッジフェーズ（Ｈｏｇｇｅ  Ｐｈａｓｅ）検出器、バングバングフェーズ検出器、あるいは位相調整信号を発行するその他の検出器とすることができる。
【００２０】
周波数検出器２０２または位相検出器２０４から発行された調整信号は、一般的に電圧パルス形式である。チャージポンプスイッチ２０６はこれらの電圧パルスをチャージポンプ２０８に結合し、これがそれらの電圧パルスを電流パルスに変換する。この電流パルスはその後フィルタ２１０に結合される。一般的な実施形態において、フィルタ２１０は電流パルスによって荷電あるいは放電されそれによってその電流パルスをフィルタリングされた電圧に変換する、１つまたは複数のキャパシタ要素を含んでいる。フィルタ２１０内のその他のキャパシタ以外の要素もフィルタリングされた電圧の特性に影響を及ぼす。このフィルタリングされた電圧はＶＣＯ２００への入力電圧となる。
【００２１】
ＶＣＯは入力電圧をクロック信号に変換することによって動作し、その周波数は入力電圧の振幅によって決定される。入力信号の変化とそれによって生じるクロック信号の変化の間の関係は、一般的にＶＣＯの“感度”と呼ばれる。一例として、ＶＣＯの感度は５０ＭＨｚ／Ｖとすることができる。ＶＣＯは、クロック信号内の振動をスピードアップあるいはスローダウンすることによって復元クロック信号の周波数を調節する。そのようにすることによって、復元クロック信号の位相も予知可能に影響を受けるものとなる。従って、ＶＣＯは復元クロック信号の位相の調整にも使用可能である。
【００２２】
図２に示されているように、ＶＣＯ２００は複数の出力接続部上の複数のクロック信号２１２を提供する。クロック信号２１２はそれぞれ等しい周波数であるが、異なった位相を有している。例えば、ＶＣＯ２００はそれぞれ１／４サイクルずつ位相がずれた４つのクロック信号を形成することができる。１つの動作モードにおいて、これらの出力のうちの１つからのクロック信号を、フィードバックスイッチ２１４に結合することによって周波数検出器２０２および位相検出器２０４にフィードバックすることができる。結合されているクロック信号は、例えば、最も早い位相を有しているものとすることができる。別の動作モードにおいて、フィードバックスイッチ２１４は、位相補間器２１６の出力をフィードバックパスに結合することができる。位相補間器２１６は、その出力クロック信号を形成するために複数のＶＣＯクロック信号２１２を使用する。フィードバックパスに結合されたクロック信号は、復元クロック信号２１８である。
【００２３】
位相補間器２１６は、位相検出器２０４によって発行された調整信号によって制御される。位相補間器２１６は、位相合成を実行するアナログ補間器、位相選択を行うデジタル補間器、またはデータ信号位相に収束する方向に復元クロック位相を調整することができるその他の位相補間器とすることができる。オウング文献にはアナログおよびデジタル位相補間器の説明が記載されており、また典型的なデジタル位相補間器の例は、２００３年１月２１日出願の米国特許出願第１０／３４９，５４１号、２００４年８月２０日出願の米国特許出願第１０／９２３，１２９号に記載されており、これらはここに参照に組み入れられている。
【００２４】
ＣＤＲ回路は周波数ドライバ要素（図示されていない）を追加的に備えることができ、これは一般的に制御された発振器２００が基準クロック２２０よりも高い周波数レンジで動作する場合に使用される。一実施形態において、この種の周波数ドライバ要素は制御された発振器２００の直後に配置することができる。明瞭化のため、周波数ドライバ要素は図２には示されていない。
【００２５】
図２に示されている要素および接続部ならびにその構成と配置は単に例示的なものであり、その他の実施形態も可能である。例えば、チャージポンプ結合操作およびフィードバック結合操作は、違う数のスイッチによって、および／または、違う配置のスイッチによって実施することができる。重要な点は、マルチモードＣＤＲ回路が後に説明する図３のスキームに基づいて動作する限り、より多くの、あるいはより少ない数のスイッチおよび／または要素を使用することができる。
【００２６】
図３には、本発明に従ったマルチモードＣＤＲ構造の２つの動作モードの概要を記した表３００が示されている。ここで高性能モードと称する第１のモードにおいて、復元クロック信号の周波数調整と位相調整の両方が独立してＶＣＯで実行される。ＶＣＯはアナログデバイスであるため、復元クロック信号に対して行われる調整は、デジタル操作に比べて、精度の点で限定されることはなくまたより高速に達成される。高性能モードにおいて、フィードバックパスは常にＶＣＯ出力の１つの接続部に結合され、そしてこの接続部が復元クロック信号を提供する。一方、チャージポンプスイッチは選択的に周波数検出器または位相検出器に接続されるか、あるいはいずれにも接続されず、その動作は制御回路によって制御される。
【００２７】
図４には、制御回路によるチャージポンプスイッチの高性能動作のフローチャート４００が示されている。ここで便宜上、チャージポンプスイッチが周波数検出器に結合している際はそのような結合を“周波数結合”と称し、チャージポンプスイッチが位相検出器に結合している際はそのような結合を“位相結合”と称する。追加的に、チャージポンプスイッチはチャージポンプがいずれの検出器にも結合しておらず従って調整信号を受信しない非結合位置を維持することができる。
【００２８】
図４を参照すると、最初に、スタートアップ中に復元クロック周波数を基準クロック周波数に収束させるための周波数結合が４０２で実行される。図示された実施例において、復元クロック周波数は、基準クロック周波数から許容可能な偏差内に収束することのみが必要である。このことが達成されている場合、制御回路は４０４において入力接続部上で受信されるデータ信号が存在するかどうかを判定する。この判定を行う１つの方法は、入力接続部上の信号のエネルギーレベルを測定することである。制御回路はエネルギーレベルが所定の閾値レベルよりも大きい場合に受信される入力データが存在することを４０４ａで判定することができる。この場合、制御回路は位相結合を付勢することができ、従って４０６において復元クロック信号の位相が入力データ信号の位相に収束することができる。
【００２９】
位相結合の間、制御回路は４０８で復元クロック周波数と基準クロック周波数との間の差異を監視することができる。４０８ａでこの周波数偏差が特定の許容限界点に到達している場合、制御回路は位相結合を延期して復元クロック信号の周波数を４０２で調整するために周波数結合に切り換えることができる。復元クロック周波数が再度基準クロック周波数から許容可能な偏差内に収束した際、制御回路は位相結合に回帰することができる。制御回路が４０８ｂで周波数調整が必要ないと判定し４０４ｂで入力接続部上にデータ信号が存在しないと判断した場合に、制御回路は追加的にチャージポンプスイッチを非結合位置に維持することができ、その結果４１０で非結合となる。
【００３０】
前述したように、制御回路は復元クロック周波数と基準クロック周波数との間の差異を監視することができる。この差異は、種々の回路要素からの電流および／または電圧漏れがＶＣＯの出力が不要に変動することを誘起するために発生し得るものである。
【００３１】
図５には、図２のチャージポンプおよびフィルタ要素の構成例が示されている。一実施例において、チャージポンプ５００は、例えばチャージポンプスイッチ５０４が非結合位置にある際に高インピーダンス（すなわち“トライステート”）状態にセットすることができる出力段５０２を備えている。動作中において、チャージポンプ出力５０２がトライステートである際でも、非ゼロである“漏れ”電流５０６がチャージポンプ５００からフィルタ５０８に通流する可能性がある。この漏れ電流５０６はフィルタ内のキャパシタ要素５１０を荷電し、ＶＣＯ５１２の入力における電圧変動を引き起こす可能性がある。この電圧変動はよく知られているキャパシタ計算式：
【００３２】
【数１】
2006203908.tif 000003
【００３３】
によって表すことができ、ここでｉはキャパシタへのあるいはキャパシタからの電流で、ΔＶはキャパシタ端子間の電圧変化を示している。ΔＶが極度に小さい場合でさえも、キャパシタ電圧の変化がＶＣＯ５１２の出力周波数および／または位相が変化することを不要に誘起する。一例として、ＶＣＯの感度を５０ＭＨｚ／Ｖｏｌｔとすることができる。１ｎＦ（１０−９Ｆ）のキャパシタへの１ｎＡ（１０−９Ａ）の電流の通流によって、１ｍＳ当たり１ｍＶの割合での電圧変動が引き起こされる。この電圧変動はＶＣＯ出力周波数中の５０ＫＨｚの変化および位相変化に相当する。
【００３４】
図６に示されている別の状況において、チャージポンプ出力５０２はトライステートであり得ないばかりでなく、周波数または位相調整信号のいずれも受信し得ない。この状態は、位相結合中においてデータ信号５１６内に０−１または１−０遷移が存在しないために位相検出器５１４が調整信号を発行できない際に生じ得る。この状態において、フィルタキャパシタ５１０はチャージポンプ５００からの電流パルスを受信せず、電流／電圧放電５１８を開始することができ、それによってＶＣＯ５１２の出力周波数および／または位相の不要な変動が引き起こされる。便宜上、キャパシタ放電５１８もここでは“漏れ”と呼称する。
【００３５】
高性能モードにおいて、漏れによって、ある用途のデータ信号伝送周波数および／または連続同一符号（ＣＩＤ）要件に制限がもたらされる可能性がある。この制限の概要を以下に記述する。前述と同様に、復元クロック周波数は所定の許容限界点まで基準クロック周波数から逸脱することが可能であり、復元クロック周波数が漏れのためにある許容可能な周波数からその許容限界点まで変換する時間の総量はＴｔｏｌであるとする。ある用途における伝送周波数がＦａｐｐで連続同一符号要件がＣＩＤａｐｐとすると、伝送サイクルは（１／Ｆａｐｐ）秒でＣＩＤａｐｐ伝送サイクルによってカバーされる時間総量は（ＣＩＤａｐｐ＊（１／Ｆａｐｐ））となる。一般的に、この時間総量はＴｔｏｌを超過すべきでなく、そうでなければ復元クロック信号がデータ信号の処理に適さないものとなる可能性がある。従って、ＦａｐｐおよびＣＩＤａｐｐは以下の式が成立するように拘束される。
【００３６】
【数２】
2006203908.tif 000004
【００３７】
このことは、１つの用途が特定の周波数Ｆａｐｐにおいて動作する場合、続受信可能同一ビット数は（Ｔｔｏｌ＊Ｆａｐｐ）を超過することができず、すなわち：
【００３８】
【数３】
2006203908.tif 000005
【００３９】
となる。他方、１つの用途が特定のＣＩＤ要件ＣＩＤａｐｐを指定する場合、伝送周波数は（ＣＩＤａｐｐ／Ｆａｐｐ）より小さいものであることはできず、すなわち：
【００４０】
【数４】
2006203908.tif 000006
【００４１】
となる。
【００４２】
開示される発明によれば、高性能モードにおいて式１の条件が満たされない場合、マルチモードＣＤＲ構造はここで拡張モードと呼ばれる第２のモードを使用する。図３の表を参照すると、拡張モードにおいては復元クロック信号の周波数調整はＶＣＯ上で実行され、位相調整は位相補間器上で実行される。拡張モードにおいて、チャージポンプは常に周波数検出器に結合され、フィードバックパスは常に位相補間器出力接続部に結合されている。以下に記述するように、拡張モードで動作するようにＣＤＲ回路を構成することによって漏れの問題が緩和される。
【００４３】
図７は、拡張モードで動作するように構成された図２のＣＤＲ構成要素を示したブロック線図である。周波数検出器７００はチャージポンプ７０２に結合され、継続的に周波数調整信号を発行する。この信号が継続的に発行されるため、フィルタ７０４は高性能モードと同じ程度で放電を行う可能性が無くなる。より重要なことは、復元クロック信号の周波数がＶＣＯ７０６上で継続的に維持され許容限界点に到達しない点である。一般的に、ＶＣＯ７０６はＮ個の復元クロック信号７０８を提供し、これは拡張モードにおいて“候補クロック信号”と呼称される。このＮ個の候補クロック信号はＮ個の出力接続部７０８上に生じ、従って隣接する出力接続部はそれぞれ（１／Ｎ）サイクルずつ位相がずれたシフトされたクロック信号を含んでいる。例えば、Ｎ＝４で４つの出力接続部が存在する場合、隣接する２つの出力接続部はそれぞれ（１／４）サイクル位相がずれた、シフトされたクロック信号を含んでいる。
【００４４】
位相補間器７１０は位相検出器７１２によって制御され、Ｎ個の候補クロック信号７０８を処理して単一の復元クロック信号７１４を形成する。位相補間器７１０は少なくとも２つの方式のうちの一方において動作することができる。第１の方式において、位相補間器７１０はＮ個の候補クロック信号７０８のうち２つまたはそれより多くを“ミックス”して結果の合成信号、すなわち復元クロック信号７１４を形成することができる。ミックスされる特定の信号ならびに合成に使用される各信号の割合は、位相検出器７１２によって発行された位相調整信号によって制御することができる。合成のため、合成された信号の位相は候補クロック信号の位相よりも“繊細”なものとなり、それによってデータ信号の７１６の位相により良好に適合することができる。デジタル位相補間器内で、合成された信号の位相が定量化されることが可能であり、従って精度のレベルは限定されたものとなる。合成された信号が候補クロック信号と同じ信号形を有することが理想的である。アナログ位相補間器内においては、ミックスによって合成された信号の位相が無限の精度となることが理想的に可能になる。しかしながら、合成信号の波形は候補信号の波形から歪んだものとなり得る。
【００４５】
第２の方式において、位相補間器７１０は候補信号の１つを位相においてデータ信号７１６に最も近く適合する１つの候補クロック信号７０８を選択することができる。この選択は、位相検出器７１２によって発行された調整信号によって制御することができる。Ｎ個のクロック信号が与えられると、選択された候補信号とデータ信号との間において考えられる最大の位相差は（１／（２Ｎ））サイクルである。例えば、４つの候補クロック信号が存在する場合、選択された候補信号とデータ信号との間において考えられる最大の位相差は（１／８）サイクルとなる。復元クロック信号７１４は候補クロック信号７０８のうちの選択された１つであるため、この復元クロック信号は候補クロック信号と同じ信号波形を維持する。しかしながら、復元クロック信号は候補クロック信号に対して位相整合の点において全く改善されていない。
【００４６】
従って、拡張モードにおいて、周波数検出器７００はＶＣＯ７０６において継続的に復元クロック信号の周波数を調整し、位相検出器７１２は位相補間器７１０において継続的に復元クロック信号の位相を調整する。データ信号７１６内でＣＩＤが進行する間、フィルタ７０４が周波数調整信号の受信を継続するため、フィルタの漏れはもはや問題でなくなる。さらに、位相補間器７１０は位相調整信号の欠如によって不利な影響を被らない。
【００４７】
次に、図８を参照すると、図１の制御回路のブロック線図が示されている。制御回路８００はモード選択ブロック８０２と周波数／位相選択ブロック８０４からなる。モード選択ブロック８０２はマルチモードＣＤＲ回路を高性能モードかあるいは拡張モードのいずれかで動作するように構成する。モード選択ブロックはどのモードが好適であるか自律的に判断するか、あるいは特定のモードで動作するように指示する信号を使用者あるいは他のデバイスから受信することができる。周波数／位相結合ブロック８０４は、ＣＤＲ回路が高性能モードで動作している際に図４のフローチャートに従って周波数／位相制御ブロック８０４を制御する。
【００４８】
従って、前述したマルチモードＣＤＲ構造は、柔軟なレンジの伝送周波数ならびにＣＩＤ要件に対応することができる。以上の記述は単に本発明の原理を説明したものであり、当業者においては本発明の範囲および精神を逸脱することなく種々の設計変更をなし得ることは勿論であり、本発明は特許請求の範囲の記載によってのみ限定されるものである。
【図面の簡単な説明】
【００４９】
【図１】本発明に従ったマルチモードクロックデータリカバリ構造の一例を示すブロック線図である。
【図２】図１のマルチモードＣＤＲ回路の構成要素の例を示したブロック線図である。
【図３】図２のマルチモードＣＤＲ回路の２つの動作モードの概要を示した表である。
【図４】チャージポンプ結合のための例示的な制御回路動作を示すフローチャートである。
【図５】図２のチャージポンプ要素内の高インピーダンス出力漏れを示した構成図である。
【図６】図２のフィルタ要素内のキャパシタ放電を示した構成図である。
【図７】拡大モードにおいて動作するよう構成された図２のＣＤＲ回路を示したブロック線図である。
【図８】図１の制御回路内の要素例を示した構成図である。
【符号の説明】
【００５０】
１００  マルチモードＣＤＲ構造
１０２  基準クロック信号
１０４  シリアルデータ信号
１０６  制御回路
１０８  マルチモードＣＤＲ回路
１１０  復元クロック信号
１１２  周波数調整要素
１１４  位相調整要素
１１６  発振器ベースのサブコンポーネント
１１８  補間器ベースのサブコンポーネント
２００  発振器
２０２，７００  周波数検出器
２０４  位相検出器
２０６  スイッチ
２０８，７０２  チャージポンプ
２１０，７０４  フィルタ
２１２  クロック信号
２１４  フィードバックスイッチ
２１６，７１０  位相補間器
２１８，７１４  復元クロック信号
５００  チャージポンプ
５０２  出力段
５０４  チャージポンプスイッチ
５０６  電流
５０８  フィルタ
５１０  キャパシタ要素
５１２  ＶＣＯ
５１４，７１２  位相検出器
５１６，７１６  データ信号
７０６  制御された発振器
７０８  候補クロック信号
８００  制御回路
８０２  モード選択ブロック
８０４  周波数／位相結合ブロック
【図１】
2006203908.tif 000007
【図２】
2006203908.tif 000008
【図３】
2006203908.tif 000009
【図４】
2006203908.tif 000010
【図５】
2006203908.tif 000011
【図６】
2006203908.tif 000012
【図７】
2006203908.tif 000013
【図８】
2006203908.tif 000014