(57)【要約】      （修正有）【課題】電荷保持能力の高いフローティングゲート電極を備えた不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】不揮発性半導体記憶装置は、半導体領域の上に設けられ窒素を含むシリコン酸化膜からなるトンネル絶縁膜４と、フローティングゲート電極５とを備えている。トンネル絶縁膜４におけるフローティングゲート電極５との界面領域には、その全面に複数の電荷捕獲サイトが分布しており、フローティングゲート電極への電子注入においては、複数の電荷捕獲サイトのうち局所領域に形成された各電荷捕獲サイトを除く電荷捕獲サイトに、電荷が捕獲されない。【選択図】図１
2006319352.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域を有する基板と、
上記半導体領域の上に設けられ窒素を含むシリコン酸化膜からなるトンネル絶縁膜と、
上記トンネル絶縁膜の上に設けられたフローティングゲート電極と、
上記フローティングゲート電極に容量結合するように設けられたコントロールゲート電極と、
上記フローティングゲート電極と上記コントロールゲート電極との間に介在する電極間絶縁膜と、
上記半導体領域内の上記フローティングゲート電極の両側に位置する領域に設けられた２つの不純物拡散領域とを備え、
上記トンネル絶縁膜に含まれる窒素は、上記トンネル絶縁膜における上記半導体領域との界面領域及び上記フローティングゲート電極との界面領域に局在しており、
上記トンネル絶縁膜における上記半導体領域との界面領域は、上記トンネル絶縁膜における上記フローティングゲート電極との界面領域と比べて窒素含有率が高い領域であり、
上記トンネル絶縁膜における上記フローティングゲート電極との界面領域には、該界面領域の全面に複数の電荷捕獲サイトが分布しており、
上記フローティングゲート電極への電子注入は、上記２つの不純物拡散領域のうちいずれか一方と上記半導体領域内における上記トンネル絶縁膜の下方に位置する領域との境界付近から、上記半導体領域内において発生させたホットエレクトロンを、上記フローティングゲート電極に注入されるように上記トンネル絶縁膜の局所領域をトンネリングさせることにより行い、
上記フローティングゲート電極への電子注入においては、上記トンネル絶縁膜中に既に分布している上記複数の電荷捕獲サイトのうち上記局所領域に形成された上記各電荷捕獲サイトを除く上記電荷捕獲サイトに、電荷が捕獲されない構成であることを特徴とする不揮発性半導体記憶装置。
【請求項２】
請求項１記載の不揮発性半導体記憶装置において、
上記半導体領域はｎ型半導体領域であり、
上記２つの不純物拡散領域はｐ型不純物拡散領域であり、
上記フローティングゲート電極への電子注入を、上記ｎ型半導体領域から上記ｐ型不純物拡散領域へのバンド―バンド間トンネル電流によって誘起されたホットエレクトロンの注入より行なうことが可能に構成されていることを特徴とする不揮発性半導体記憶装置。
【請求項３】
請求項１記載の不揮発性半導体記憶装置において、
上記半導体領域はｐ型半導体領域であり、
上記２つの不純物拡散領域はｎ型半導体領域であり、
上記フローティングゲートへの電子注入を、チャネルホットエレクトロン注入により行なうことを特徴とする不揮発性半導体記憶装置。
【請求項４】
酸素及び水素を含む雰囲気中で熱処理を行うことにより、基板内のｎ型半導体領域の上にシリコン酸化膜を形成する工程（ａ）と、
窒素を含む雰囲気中で熱処理を行うことにより、上記シリコン酸化膜中に窒素を拡散させる工程（ｂ）と、
上記工程（ｂ）の後、上記シリコン酸化膜の上に、フローティングゲート電極，電極間絶縁膜及びコントロールゲート電極からなるメモリゲート電極部を形成する工程（ｃ）と、
上記ｎ型半導体領域内の上記フローティングゲート電極の両側に位置する領域にｐ型不純物を導入して２つのｐ型不純物拡散領域を形成する工程（ｄ）とを含み、
上記工程（ｂ）は、窒素を上記シリコン酸化膜における上記半導体領域との界面領域及び上記フローティングゲート電極との界面領域に局在化させ、且つ上記シリコン酸化膜における上記半導体領域との界面領域を、上記シリコン酸化膜における上記フローティングゲート電極との界面領域と比べて窒素含有率が高くなるようにする工程であり、
上記シリコン酸化膜における上記フローティングゲート電極との界面領域には、該界面領域の全面に複数の電荷捕獲サイトが形成され、
上記フローティングゲート電極への電子注入は、上記２つの不純物拡散領域のうちいずれか一方と上記半導体領域内における上記トンネル絶縁膜の下方に位置する領域との境界付近から、上記半導体領域内において発生させたホットエレクトロンを、上記フローティングゲート電極に注入されるように上記トンネル絶縁膜の局所領域をトンネリングさせることにより行い、
上記フローティングゲート電極への電子注入においては、上記トンネル絶縁膜中に既に分布している上記複数の電荷捕獲サイトのうち上記局所領域に形成された上記各電荷捕獲サイトを除く上記電荷捕獲サイトに、電荷が捕獲されない構成であることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項５】
酸素及び水素を含む雰囲気中で熱処理を行うことにより、基板内のｐ型半導体領域の上にシリコン酸化膜を形成する工程（ａ）と、
窒素を含む雰囲気中で熱処理を行うことにより、上記シリコン酸化膜中に窒素を拡散させる工程（ｂ）と、
上記工程（ｂ）の後、上記シリコン酸化膜の上に、フローティングゲート電極，電極間絶縁膜及びコントロールゲート電極からなるメモリゲート電極部を形成する工程（ｃ）と、
上記ｐ型半導体領域内の上記フローティングゲート電極の両側に位置する領域にｎ型不純物を導入して、上記ｐ型半導体領域から遷移する領域における不純物の濃度勾配が互いに異なる２つのｎ型不純物拡散領域を形成する工程（ｄ）とを含み、
上記工程（ｂ）は、窒素を上記シリコン酸化膜における上記半導体領域との界面領域及び上記フローティングゲート電極との界面領域に局在化させ、且つ上記シリコン酸化膜における上記半導体領域との界面領域を、上記シリコン酸化膜における上記フローティングゲート電極との界面領域と比べて窒素含有率が高くなるようにする工程であり、
上記シリコン酸化膜における上記フローティングゲート電極との界面領域には、該界面領域の全面に複数の電荷捕獲サイトが形成され、
上記フローティングゲート電極への電子注入は、上記２つの不純物拡散領域のうちいずれか一方と上記半導体領域内における上記トンネル絶縁膜の下方に位置する領域との境界付近から、上記半導体領域内において発生させたホットエレクトロンを、上記フローティングゲート電極に注入されるように上記トンネル絶縁膜の局所領域をトンネリングさせることにより行い、
上記フローティングゲート電極への電子注入においては、上記トンネル絶縁膜中に既に分布している上記複数の電荷捕獲サイトのうち上記局所領域に形成された上記各電荷捕獲サイトを除く上記電荷捕獲サイトに、電荷が捕獲されない構成であることを特徴とする不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置及びその製造方法に関し、特に、不揮発性半導体記憶装置の信頼性の向上対策に関する。
【背景技術】
【０００２】
従来より、フラッシュＥＥＰＲＯＭに代表される不揮発性半導体記憶装置は、ＭＩＳトランジスタのゲート電極として機能するコントロールゲート電極とチャネル領域との間に、電荷を蓄積するフローティングゲート電極を介在させた構造を基本とするものである。そして、もっとも一般的な構造においては、フローティングゲート電極における電荷の有無に応じて、ＭＩＳトランジスタがＯＮするかＯＮしないかを検知することで、フローティングゲート電極の情報を読みとる構造となっている。ここで、この不揮発性半導体記憶装置においては、フローティングゲート電極における情報を書き換えるために、フローティングゲート電極下方のトンネル絶縁膜における電荷のトンネリングを利用して、フローティングゲート電極に電荷を注入したり、フローティングゲート電極から電荷を引き抜くことが可能になっている。ここで、トンネル絶縁膜として酸化膜が一般的に用いられているが、電荷がトンネル酸化膜を通過することによってゲート絶縁膜が経時的に劣化することが経験的に知られている。そこで、トンネル絶縁膜の信頼性の向上のために、多くの工夫が行なわれている。
【０００３】
以下、トンネル絶縁膜の信頼性の向上を図るための対策を講じた従来の不揮発性半導体記憶装置について、図１３（ａ）〜（ｄ）を参照しながら説明する。
【０００４】
まず、図１３（ａ）に示す工程で、ｐ型半導体基板１０１上に素子分離領域１０２と、素子分離領域１０２によって囲まれた活性領域１０３とを形成する。次に、図１３（ｂ）に示す工程で、半導体基板１０１の表面上に厚みが約１０ｎｍのトンネル酸化膜１０４を形成する。次に、図１３（ｃ）に示す工程で、基板上に、第１ポリシリコン膜，ＯＮＯ膜，第２のポリシリコン膜を順次体積した後、各膜をパターニングすることにより、フローティングゲート電極１０５、電極間絶縁膜１０６、コントロールゲート電極１０７からなるゲート電極部１０８を形成する。ここで、ＯＮＯ絶縁膜とは、酸化膜・窒化膜・酸化膜からなる積層膜のことである。最後に、図１３（ｄ）に示す工程で、トンネル絶縁膜１０４，フローティングゲート電極１０５，電極間絶縁膜１０６及びコントロールゲート電極１０７の側面上にサイドウォール１０９を形成する。そして、ゲート電極部１０８及びサイドウォール１０９をマスクとするイオン注入を行なって、半導体基板１０１内におけるゲート電極部１０８の両側に位置する領域にｎ型ソース拡散層１１０およびｎ型ドレイン拡散層１１１を形成する。
【０００５】
上記従来技術において、書き込み動作は、半導体基板１０１のうちトンネル絶縁膜１０４下方に位置する領域であるチャネル領域全体から、電子をトンネル絶縁膜１０４を介してフローティングゲート電極１０５に注入させることによって行なわれる。この電子の注入は、例えばＦＮトンネリングを利用している。また、フローティングゲート電極１０５からの電子の引き抜きは、例えばフローティングゲート電極１０５から半導体基板１０１のチャネル領域への移動によって行なわれる。その際、電子がトンネル絶縁膜１０４をＦＮトンネリングすることを繰り返し行なうことにより、次第にトンネル絶縁膜１０４中に捕獲サイト等の欠陥が増大して、信頼性が劣化するという現象が生じることが知られている。そこで、かかる捕獲サイトなどの欠陥の発生を抑制するために、トンネル絶縁膜を構成する酸化膜中に窒素を拡散させるという有望な対策が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、本発明者が種々の実験を重ねた結果、上記トンネル絶縁膜中に窒素を拡散させるという改良を加えても、トンネル絶縁膜の劣化を効果的に抑制することが困難であることがわかった。そこで、その原因を調べたところ、以下のような事実が明らかになった。
【０００７】
一般に、熱酸化膜であるシリコン酸化膜中に窒素を拡散させるとトンネル絶縁膜の基板側の部分の膜質は向上するが、トンネル絶縁膜のフローティングゲート側の部分における膜質の向上がみられない。これは、トンネル絶縁膜内において半導体基板との界面付近の領域には窒素が比較的高濃度に分布するが、トンネル絶縁膜のフローティングゲート電極との界面付近の領域には窒素が殆ど分布していないからである。
【０００８】
ところで、従来から熱酸化膜を形成する熱処理の際には、酸化膜の形成に酸素ガスと水素ガスを用いるパイロ酸化を用いるのが一般的である。このパイロ酸化によって形成された酸化膜中には、多くの水素が含まれるが、この水素が酸化膜中のダングリングボンドを終端することにより、下地の半導体基板に生じる応力を低減し、ひいては、トランジスタの特性を良好に保持するのに寄与していることが知られている。つまり、酸素ガスのみを用いて酸化するドライ酸化によって形成されたシリコン酸化膜に比べて、パイロ酸化法によって形成されたシリコン酸化膜のほうが高い信頼性を発揮しうることが知られている。
【０００９】
ところが、本発明者の実験によると、熱酸化膜中に窒素を拡散させる処理（窒素拡散処理）の際に、パイロ酸化によって熱酸化膜に導入された水素が外方に拡散しているのではないかというデータが得られた。この実験データについては後述する。そして、上述のような窒素拡散処理を行なったトンネル絶縁膜の膜質の劣化は、本発明者の推測によると、高温の熱処理により酸化膜表面に存在する水素が外方拡散し、酸化膜表面近傍に電荷捕獲サイトが生成されることによるものと考えられる。以下、本発明者が考えているトンネル絶縁膜の劣化のメカニズムについて、説明する。
【００１０】
図１４は、フローティングゲート電極，トンネル絶縁膜及び半導体基板を通過する断面における電子注入時のエネルギーバンド構造を示すバンド図である。同図に示すように、ＦＮトンネリングを利用して、半導体基板からフローティングゲート電極に電子を注入する際、窒素が拡散している熱酸化膜であるトンネル絶縁膜中のフローティングゲート電極に近い領域において、水素が抜けたことによるダングリングボンドが存在すると、その部位に正孔が捕獲されると考えられる。一方、上述のように、トンネル絶縁膜内における半導体基板に近い領域には窒素が高濃度に拡散しているので、水素が抜けたダングリングボンドは窒素によって終端され、正孔が捕獲される確率は低いと考えられる。
【００１１】
図１５は、正孔が捕獲されたときのフローティングゲート電極，トンネル絶縁膜及び半導体基板を通過する断面における読み出し動作などの際のエネルギーバンド構造を示すバンド図である。同図に示すように、正孔がトンネル絶縁膜中のフローティングゲート電極に近い領域に捕獲されると、トンネル絶縁膜の伝導帯端の一部においてポテンシャルが低下するようにエネルギーバンド構造が変化するため、フローティングゲート電極に蓄積されている電荷（電子）が容易にトンネリングによって半導体基板側に漏出し、記憶保持能力が低下するなど、メモリセルの信頼性の低下が発生すると考えられる。なお、電子も捕獲されるが、電子はゲート絶縁膜中に広く分布していると考えられる。
【００１２】
本発明は、上述のような熱酸化膜中に窒素を拡散させて構成されるトンネル絶縁膜における信頼性の低下の原因の解明に基づき、トンネル絶縁膜の劣化を有効に防止しうる手段を講ずることにより、フローティングゲート電極の電荷保持能力の劣化を抑制してメモリセルの信頼性の向上を図りうる不揮発性半導体記憶装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の不揮発性半導体記憶装置は、半導体領域を有する基板と、半導体領域の上に設けられ窒素を含むシリコン酸化膜からなるトンネル絶縁膜と、トンネル絶縁膜の上に設けられたフローティングゲート電極と、フローティングゲート電極に容量結合するように設けられたコントロールゲート電極と、フローティングゲート電極とコントロールゲート電極との間に介在する電極間絶縁膜と、半導体領域内のフローティングゲート電極の両側に位置する領域に設けられた２つの不純物拡散領域とを備え、トンネル絶縁膜に含まれる窒素は、トンネル絶縁膜における半導体領域との界面領域及びフローティングゲート電極との界面領域に局在しており、トンネル絶縁膜における半導体領域との界面領域は、トンネル絶縁膜におけるフローティングゲート電極との界面領域と比べて窒素含有率が高い領域であり、トンネル絶縁膜におけるフローティングゲート電極との界面領域には、該界面領域の全面に複数の電荷捕獲サイトが分布しており、フローティングゲート電極への電子注入は、半導体領域内において発生させたホットエレクトロンを、２つの不純物拡散領域のうちいずれか一方と半導体領域内におけるトンネル絶縁膜の下方に位置する領域との境界付近から、フローティングゲート電極に注入されるようにトンネル絶縁膜の局所領域をトンネリングさせることにより行い、フローティングゲート電極への電子注入においては、複数の電荷捕獲サイトのうち局所領域に形成された各電荷捕獲サイトを除く電荷捕獲サイトに、電荷が捕獲されないことを特徴とする。
【００１４】
これにより、フローティングゲート電極への電子の注入がトンネル絶縁膜の局所的な領域を介して行なわれるので、その領域で正孔が電荷捕獲サイトに捕獲されても、フローティングゲート電極からの電荷の漏出がほとんど増大することがない。したがって、シリコン酸化膜に窒素を含ませることによって水素が放出されて新たな電荷捕獲サイトが生じていることに起因するフローティングゲート電極の電荷保持能力の低下を抑制することができる。
【００１５】
本発明の不揮発性半導体記憶装置は、半導体領域はｎ型半導体領域であり、２つの不純物拡散領域はｐ型不純物拡散領域であり、フローティングゲート電極への電子注入を、ｎ型半導体領域からｐ型不純物拡散領域へのバンド―バンド間トンネル電流によって誘起されたホットエレクトロンの注入より行なうことが可能に構成されていることが好ましい。
【００１６】
本発明の不揮発性半導体記憶装置は、半導体領域はｐ型半導体領域であり、２つの不純物拡散領域はｎ型半導体領域であり、フローティングゲートへの電子注入を、チャネルホットエレクトロン注入により行なうことが好ましい。
【００１７】
本発明に係る第１の不揮発性半導体記憶装置の製造方法は、酸素及び水素を含む雰囲気中で熱処理を行うことにより、基板内のｎ型半導体領域の上にシリコン酸化膜を形成する工程（ａ）と、窒素を含む雰囲気中で熱処理を行うことにより、シリコン酸化膜中に窒素を拡散させる工程（ｂ）と、工程（ｂ）の後、シリコン酸化膜の上に、フローティングゲート電極，電極間絶縁膜及びコントロールゲート電極からなるメモリゲート電極部を形成する工程（ｃ）と、ｎ型半導体領域内のフローティングゲート電極の両側に位置する領域にｐ型不純物を導入して２つのｐ型不純物拡散領域を形成する工程（ｄ）とを含み、工程（ｂ）は、窒素をシリコン酸化膜における半導体領域との界面領域及びフローティングゲート電極との界面領域に局在化させ、且つシリコン酸化膜における半導体領域との界面領域を、シリコン酸化膜におけるフローティングゲート電極との界面領域と比べて窒素含有率が高くなるようにする工程であり、シリコン酸化膜におけるフローティングゲート電極との界面領域には、該界面領域の全面に複数の電荷捕獲サイトが形成され、フローティングゲート電極への電子注入は、半導体領域内において発生させたホットエレクトロンを、２つの不純物拡散領域のうちいずれか一方と半導体領域内におけるトンネル絶縁膜の下方に位置する領域との境界付近から、フローティングゲート電極に注入されるようにトンネル絶縁膜の局所領域をトンネリングさせることにより行い、フローティングゲート電極への電子注入においては、複数の電荷捕獲サイトのうち局所領域に形成された各電荷捕獲サイトを除く電荷捕獲サイトに、電荷が捕獲されないことを特徴とする。
【００１８】
この方法により、工程（ｂ）における窒素拡散処理の際に、シリコン酸化膜中から水素が放出されるので、新たな電荷捕獲サイトが発生し、このシリコン酸化膜がフローティングゲート電極下方のトンネル絶縁膜として機能する。しかし、ｎ型半導体領域からｐ型不純物拡散領域へのバンドバンド間トンネル電流によって誘起されるホットエレクトロンを利用して、トンネル絶縁膜の局所的領域のみを利用したフローティングゲート電極への電子の注入が可能になるので、書き込み・消去によるしきい値電圧の差を大きくとれ、書き換え回数が多く、書き込み時間が短い、かつ、電荷保持能力の高いフローティングゲート電極を備えた不揮発性半導体記憶が形成される。
本発明に係る第２の不揮発性半導体記憶装置の製造方は、酸素及び水素を含む雰囲気中で熱処理を行うことにより、基板内のｐ型半導体領域の上にシリコン酸化膜を形成する工程（ａ）と、窒素を含む雰囲気中で熱処理を行うことにより、シリコン酸化膜中に窒素を拡散させる工程（ｂ）と、工程（ｂ）の後、シリコン酸化膜の上に、フローティングゲート電極，電極間絶縁膜及びコントロールゲート電極からなるメモリゲート電極部を形成する工程（ｃ）と、ｐ型半導体領域内のフローティングゲート電極の両側に位置する領域にｎ型不純物を導入して、ｐ型半導体領域から遷移する領域における不純物の濃度勾配が互いに異なる２つのｎ型不純物拡散領域を形成する工程（ｄ）とを含み、工程（ｂ）は、窒素をシリコン酸化膜における半導体領域との界面領域及びフローティングゲート電極との界面領域に局在化させ、且つシリコン酸化膜における半導体領域との界面領域を、シリコン酸化膜におけるフローティングゲート電極との界面領域と比べて窒素含有率が高くなるようにする工程であり、シリコン酸化膜におけるフローティングゲート電極との界面領域には、該界面領域の全面に複数の電荷捕獲サイトが形成され、フローティングゲート電極への電子注入は、半導体領域内において発生させたホットエレクトロンを、２つの不純物拡散領域のうちいずれか一方と半導体領域内におけるトンネル絶縁膜の下方に位置する領域との境界付近から、フローティングゲート電極に注入されるようにトンネル絶縁膜の局所領域をトンネリングさせることにより行い、フローティングゲート電極への電子注入においては、複数の電荷捕獲サイトのうち局所領域に形成された各電荷捕獲サイトを除く電荷捕獲サイトに、電荷が捕獲されないことを特徴とする。
【００１９】
この方法により、工程（ｂ）における窒素拡散処理の際に、シリコン酸化膜中から水素が放出されるので、新たな電荷捕獲サイトが発生し、このシリコン酸化膜がフローティングゲート電極下方のトンネル絶縁膜として機能する。しかし、２つのｎ型半導体領域同士の間にチャネル電流が流れる際に、濃度勾配の大きい方の不純物拡散領域付近の境界領域で発生するチャネルホットエレクトロンを利用して、トンネル絶縁膜の局所的領域のみを利用したフローティングゲート電極への電子の注入が可能になるので、制御回路が単純化でき、かつ、電荷保持能力の高いフローティングゲート電極を備えた不揮発性半導体記憶が形成される。
【発明の効果】
【００２０】
本発明に係る不揮発性半導体記憶装置によれば、フローティングゲート電極の電荷保持能力の劣化を抑制してメモリセルの信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態における不揮発性半導体記憶装置について、図面を参照しながら説明する。
【００２２】
（第１の実施形態）
図１（ａ）〜（ｅ）は、本発明の第１の実施形態における不揮発性半導体記憶装置（メモリセル）の製造工程を示す断面図である。
【００２３】
まず、図１（ａ）に示す工程で、ｐ型不純物を含むシリコン基板１内に、ｎ型不純物のイオン注入などによってｎ型ウェル１ａを形成し、このｎ型ウェル１ａのうちメモリセルが形成される活性領域３を区画するための素子分離領域２を形成する。
【００２４】
次に、図１（ｂ）に示す工程で、周知のパイロ酸化法により、活性領域３の表面部を酸化して、厚みが約７ｎｍのシリコン酸化膜４ａを形成する。
【００２５】
続いて、図１（ｃ）に示す工程で、Ｎ２ Ｏ雰囲気中で１０５０℃のランプアニールを行うことにより、窒素をシリコン酸化膜４ａ中に侵入させて窒素をシリコン酸化膜中を拡散させるとともに、シリコン酸化膜の膜厚を１０ｎｍに増大させて、厚みが約１０ｎｍの窒素含有シリコン酸化膜４ｘとする。このとき、窒素は窒素含有シリコン酸化膜４ｘ中においてｎ型ウェル１ａに近い部分で高濃度になるように偏って分布している。
【００２６】
次に、図１（ｄ）に示す工程で、窒素含有シリコン酸化膜４ｘの上に第１のポリシリコン膜，ＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜）及び第２のポリシリコン膜を順次堆積した後、フォトリソグラフィーによるレジストマスクの形成とドライエッチングとを行なうことにより、第２のポリシリコン膜，ＯＮＯ膜，第１のポリシリコン膜及び窒素含有シリコン酸化膜４ｘを順次パターニングして、トンネル絶縁膜４と、フローティングゲート電極５と、ＯＮＯ膜からなる電極間絶縁膜６と、コントロールゲート電極７とを形成する。この工程により、トンネル絶縁膜４の上には、フローティングゲート電極５，電極間絶縁膜６及びコントロールゲート電極７からなるメモリゲート電極部８が形成されている。また、メモリゲート電極部８の側方に、ゲート絶縁膜１４と、セレクトゲート電極１５と、ダミー電極間絶縁膜１６と、ダミーコントロールゲート電極１７とを板間に介在するゲート絶縁膜１４とを形成する。この工程により、ゲート絶縁膜１４の上には、セレクトゲート電極１５，ダミー電極間絶縁膜１６及びダミーコントロールゲート電極１７からなるセレクトゲート電極部１８が形成されている。そして、セレクトゲート電極１５とダミーコントロールゲート電極１７とは互いに電気的に導通するように一部で短絡されており、ダミーコントロールゲート電極１７に電圧を印加することによってセレクトゲート電極１５に直接電圧を印加するように構成されている。
【００２７】
次に、図１（ｅ）に示す工程で、メモリゲート電極部８及びセレクトゲート電極部１８の各側面に、それぞれ厚みが約１００ｎｍのサイドウォール９，１９を形成した後、メモリゲート電極部８，セレクトゲート電極部１８およびサイドウォール９，１９をマスクとして、ｎ型ウェル１ａ内にｐ型不純物のイオン注入を行なうことにより、ｎ型ウェル１ａのうちフローティングゲート電極５の側方に位置する領域にはｐ型ソース拡散層１０を、セレクトゲート電極１５の側方に位置する領域にはｐ型ドレイン拡散層１１を、フローティングゲート電極５とセレクトゲート電極１５との間に位置する領域にはｐ型中間拡散層１２をそれぞれ形成する。
【００２８】
次に、図２（ａ），（ｂ）は、本実施形態において形成されたメモリセルに書き込み，消去を行なう方法を説明するための断面図である。
【００２９】
図２（ａ）に示すように、このメモリセルに書き込み（Ｐrogram）を行なう場合には、例えば、ｐ型ソース拡散層１０をオープンにして、ｐ型ドレイン拡散層１１に負の中間電圧（−５．５Ｖ）を、セレクトゲート電極１５に負の大電圧（−７．５Ｖ）を、コントロールゲート電極７には正の高電圧（＋１０Ｖ）を、ｎ型ウェル１ａには正の低電圧Ｖcc（＋３．０Ｖ）をそれぞれ印加する。このような電圧設定により、ｎ型ウェル１ａとｐ型中間拡散層１２との間のｐｎ接合の傾斜が急峻になるので、ｎ型ウェル１ａからｐ型中間拡散層１２に正孔がバンド−バンド間トンネリングによって高速に移動するが、その際、正孔が空乏層（ｎ型ウェル１ａと中間拡散層１２との境界付近の領域）の電子と衝突することにより、ホットエレクトロン（バンド−バンド間トンネル電流誘起ホットエレクトロン）が発生し、このホットエレクトロンがコントロールゲート電極７と容量結合しているフローティングゲート電極５に引かれ、トンネル絶縁膜４のうちｐ型中間拡散層１２に近い部分をトンネリングしてフローティングゲート電極５内に注入される。これによって、書き込み（Ｐrogram）が行なわれる。
【００３０】
一方、図２（ｂ）に示すように、このメモリセルの消去（Ｅrase）を行なう場合には、ｐ型ドレイン拡散層１１をオープンにして、ｐ型ソース拡散層１０に正の高電圧（＋１０Ｖ）を、セレクトゲート電極１５に正の高電圧（＋１０Ｖ）を、コントロールゲート電極７には負の大電圧（−７．５）を、ｎ型ウェル１ａには正の高電圧（＋１０Ｖ）をそれぞれ印加する。このような電圧設定により、フローティングゲート電極５中の電子が、ｎ型ウェル１ａの高電圧に引かれて、トンネル絶縁膜４の全面をトンネリングしてｎ型ウェル１ａに引き抜かれる。これによって、消去（Ｅrase）が行なわれる。
【００３１】
ここで、本実施形態の不揮発性半導体記憶装置（メモリセル）の構造によると、トンネル絶縁膜４中に窒素が拡散されており、トンネル絶縁膜４中のｎ型ウェル１ａに近い部分で濃くなるように偏って分布しているので、この部分における膜質は良好である。したがって、電子がフローティングゲート電極５からトンネル絶縁膜４のほぼ全体をトンネリングする際に、トンネル絶縁膜４中のｎ型ウェル１ａに近い部分での欠陥の発生は抑制される。
【００３２】
一方、トンネル絶縁膜４中のフローティングゲート電極５に近い部分においては、上述の従来の不揮発性半導体記憶装置と同様に、水素の外方への拡散に起因する電荷捕獲サイトが生じうる。しかしながら、本実施形態のメモリセルにおいては、書き込み時には、ｎ型ウェル１ａとｐ型中間拡散層１２との境界付近の領域においてバンド−バンド間トンネル電流によって誘起されたホットエレクトロンが、トンネル絶縁膜４のうちｐ型中間拡散層１２の近傍の局所的領域のみを通過するために、トンネリングの際に正孔が電荷捕獲サイトに捕獲される場所は、トンネル絶縁膜４のうちｐ型中間拡散層１２の近傍の局所的領域のみに限られている。つまり、この正孔が捕獲され得る面積は、トンネル絶縁膜４のフローティングゲート電極５との界面全体の面積に比べると極めて小さい。したがって、正孔が電荷捕獲サイトに捕獲されてバンド構造が変化した部位から電子が漏出する量は極めてわずかである。よって、本実施形態の不揮発性半導体記憶装置（メモリセル）においては、バンドーバンド間トンネル電流誘起ホットエレクトロン注入方式の特徴、つまり、書き込み・消去によるしきい値電圧の差を大きくとれ、書き換え回数が多く、書き込み時間が短いという特徴を活かしつつ、新たな電荷捕獲サイトの発生に起因するフローティングゲート電極５の電荷保持能力の低下を抑制することができる。
【００３３】
また、本実施形態の製造方法によると、トンネル絶縁膜４中への窒素の拡散に際してランプアニール（ハロゲンランプ照射などによる急速加熱／冷却処理）を用いることによって、急速な熱処理を行うことができ、ｎ型ウェル１ａ中の不純物プロファイルを維持したまま窒素を拡散することが可能となる。これにより、しきい値電圧のばらつきや変動を抑制することができる。
【００３４】
なお、上記実施形態において、セレクトゲート電極１５が設けられていない構造であってもよい。その場合には、ｐ型中間拡散層１２の代わりにｐ型ドレイン拡散層１１との境界領域におけるバンド−バンド間トンネル電流誘起ホットエレクトロンが、トンネル絶縁膜４のうちｐ型ドレイン拡散層１１の近傍の局所的領域のみを通過して、フローティングゲート電極５に注入されることになる。よって、本実施形態と同じ効果を発揮することができる。
【００３５】
また、図２（ａ）において、ｐ型ドレイン拡散層１１をオープンにして、ｐ型ソース拡散層１０に負の電圧（−５．５Ｖ）を印加してもよい。その場合には、ｐ型ソース拡散層１０の近傍におけるバンド−バンド間トンネル電流誘起ホットエレクトロンが、トンネル絶縁膜４のうちｐ型ソース拡散層１０の近傍の局所的領域のみを通過して、フローティングゲート電極５に注入されることになる。よって、本実施形態と同じ効果を発揮することができる。
【００３６】
（第２の実施形態）
図３（ａ）〜（ｅ）は、本発明の第２の実施形態における不揮発性半導体記憶装置（メモリセル）の製造工程を示す断面図である。
【００３７】
まず、図３（ａ）に示す工程で、ｐ型シリコン基板１に、ｐ型シリコン基板１のうちメモリセルが形成される活性領域３を区画するための素子分離領域２を形成する。
【００３８】
次に、図３（ｂ）に示す工程で、周知のパイロ酸化法により、活性領域３の表面部を酸化して、厚みが約７ｎｍのシリコン酸化膜を形成する。続いて、Ｎ２ Ｏ雰囲気中で１０５０℃のランプアニールを行うことにより、窒素をシリコン酸化膜中に侵入させて窒素をシリコン酸化膜中を拡散させるとともに、シリコン酸化膜の膜厚を１０ｎｍに増大させて、厚みが約１０ｎｍの窒素含有シリコン酸化膜４ｘとする。このとき、窒素は窒素含有シリコン酸化膜４ｘ中においてシリコン基板１に近い部分で高濃度になるように偏って分布している。
【００３９】
次に、図３（ｃ）に示す工程で、窒素含有シリコン酸化膜４ｘの上に第１のポリシリコン膜，ＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜）及び第２のポリシリコン膜を順次堆積した後、フォトリソグラフィーによるレジストマスクの形成とドライエッチングとを行なうことにより、第２のポリシリコン膜，ＯＮＯ膜，第１のポリシリコン膜及び窒素含有シリコン酸化膜４ｘを順次パターニングして、トンネル絶縁膜４と、フローティングゲート電極５と、ＯＮＯ膜からなる電極間絶縁膜６と、コントロールゲート電極７とを形成する。この工程により、トンネル絶縁膜４の上には、フローティングゲート電極５，電極間絶縁膜６及びコントロールゲート電極７からなるメモリゲート電極部８が形成されている。
【００４０】
次に、図３（ｄ）に示す工程で、メモリゲート電極部８の側面に、厚みが約１００ｎｍのサイドウォール９を形成する。次に、基板上に、メモリゲート電極部８の中央部付近からドレイン拡散層を形成しようとする領域に亘る部分を覆うフォトレジストマスクＲe1を形成し、このフォトレジスト膜Ｒe1，メモリゲート電極部８およびサイドウォール９をマスクとして、砒素イオンを、加速エネルギーが約４０ｋｅＶ、ドーズ量が約２×１０１５atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入し、さらに、燐イオンを、加速エネルギーが約７０ｋｅＶ、ドーズ量が約４×１０１５atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入することにより、深いｎ型ソース拡散層２０を形成する。
【００４１】
次に、図３（ｅ）に示す工程で、基板上に、メモリゲート電極部８の中央部付近からｎ型ソース拡散層２０に亘る部分を覆うフォトレジストマスクＲe2を形成し、このフォトレジスト膜Ｒe2，メモリゲート電極部８およびサイドウォール９をマスクとして、砒素イオンを、加速エネルギーが約４０ｋｅＶ、ドーズ量が約３×１０１４atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入して、浅いｎ型ドレイン拡散層２１を形成する。
【００４２】
次に、図４（ａ），（ｂ）は、本実施形態において形成されたメモリセルに書き込み，消去を行なう方法を説明するための断面図である。
【００４３】
図４（ａ）に示すように、このメモリセルに書き込み（Ｐrogram）を行なう場合には、例えば、ｐ型シリコン基板１を接地して、ｎ型ソース拡散層２０に０Ｖの電圧を、ｎ型ドレイン拡散層２１に正の中間電圧（５Ｖ）を、コントロールゲート電極７に正の高電圧（＋１０Ｖ）をそれぞれ印加する。このような電圧設定により、ｎ型ソース拡散層２０からｎ型ドレイン拡散層２１に電子が流れるが、ｎ型ドレイン拡散層２１の近傍では不純物濃度プロファイルが急峻になるので、電子が加速され、原子との衝突によって電子・正孔対を発生させる。このとき、ｐ型シリコン基板１とｎ型ドレイン拡散層２１との境界付近の領域に発生した高速のホットエレクトロン（チャネルホットエレクトロン）が、コントロールゲート電極７と容量結合しているフローティングゲート電極５に引かれて、トンネル絶縁膜４のうちｎ型ドレイン拡散層２１に近い部分をトンネリングしてフローティングゲート電極５内に注入される。これによって、書き込み（Ｐrogram）が行なわれる。
【００４４】
一方、図４（ｂ）に示すように、このメモリセルの消去（Ｅrase）を行なう場合には、ｐ型シリコン基板１を接地し、ｎ型ドレイン拡散層２１をオープンにして、コントロールゲート電極７に０Ｖの電圧を、ｎ型ソース拡散層２０に正の高電圧（＋１２Ｖ）をそれぞれ印加する。このような電圧設定により、フローティングゲート電極５中の電子が、ｎ型ソース拡散層２０の高電圧に引かれて、トンネル絶縁膜４のうちｎ型ソース拡散層２０に近い部分をＦＮトンネリングしてｎ型ソース拡散層２０に引き抜かれる。これによって、消去（Ｅrase）が行なわれる。
【００４５】
ただし、図２（ｂ）の電圧設定において、コントロールゲート電極７に負の大電圧（−８Ｖ）を印加する一方、ｎ型ソース拡散層２０に正の低電圧（＋５Ｖ）を印加しても電子をｎ型ソース拡散層２０に引き抜くことができ、消去動作を円滑に行なうことができる。
【００４６】
ここで、本実施形態の不揮発性半導体記憶装置（メモリセル）の構造によると、トンネル絶縁膜４中に窒素が拡散されており、トンネル絶縁膜４中のｐ型シリコン基板１に近い部分で濃くなるように偏って分布しているので、この部分における膜質は良好である。したがって、電子がフローティングゲート電極５からトンネル絶縁膜４をトンネリングする際に、トンネル絶縁膜４中のｐ型シリコン基板１（ｎ型ソース拡散層２０）に近い部分での欠陥の発生は抑制される。
【００４７】
一方、トンネル絶縁膜４中のフローティングゲート電極５に近い部分においては、上述の従来の不揮発性半導体記憶装置と同様に、水素の外方への拡散に起因する電荷捕獲サイトが生じうる。しかしながら、本実施形態のメモリセルにおいては、書き込み時には、ホットエレクトロンがトンネル絶縁膜４のうちｎ型ドレイン拡散層２１の近傍の局所的領域のみを通過するために、トンネリングの際に正孔が電荷捕獲サイトに捕獲される場所は、トンネル絶縁膜４のうちｎ型ドレイン拡散層２１の近傍の局所的領域のみに限られている。つまり、この正孔が捕獲され得る面積は、トンネル絶縁膜４のフローティングゲート電極５との界面全体の面積に比べると極めて小さい。したがって、正孔が電荷捕獲サイトに捕獲されてバンド構造が変化した部位から電子が漏出する量は極めてわずかである。よって、本実施形態の不揮発性半導体記憶装置（メモリセル）においては、制御回路が単純化できるというチャネルホットエレクトロンによる注入方式の利点を発揮しつつ、電荷捕獲サイトへ正孔が捕獲されることによる電荷保持能力の低下を抑制することができる。
【００４８】
特に、本実施形態においては、ｎ型ドレイン拡散層２１を浅く形成して、ｐｎ接合部における急峻な濃度プロファイルを形成することにより、書き込みの際にホットエレクトロンに対する加速度を高くすることができる一方、ｎ型ソース拡散層２０を拡散能の大きい燐と拡散能の小さい砒素という２つの不純物の導入によっていわゆるＤＤ構造（二重ドレイン構造）としているので、消去の際にｎ型ソース拡散層２０に高電圧（１０Ｖ）が印加されるときの耐圧性が良好になるという利点がある。
【００４９】
また、トンネル絶縁膜４中への窒素の拡散に際してランプアニールを用いる効果は、実施形態１と同様である。
【００５０】
（第３の実施形態）
図５（ａ）〜（ｅ）は、本発明の第３の実施形態における不揮発性半導体記憶装置（メモリセル）の製造工程を示す断面図である。
【００５１】
まず、図５（ａ）に示す工程で、ｐ型シリコン基板１に、ｐ型シリコン基板１のうちメモリセルが形成される活性領域３を区画するための素子分離領域２を形成する。
【００５２】
次に、図５（ｂ）に示す工程で、周知のパイロ酸化法により、活性領域３の表面部を酸化して、厚みが約７ｎｍのシリコン酸化膜を形成する。続いて、ＮＯ雰囲気中で９５０℃の熱処理を行うことにより、窒素をシリコン酸化膜中に侵入させて窒素をシリコン酸化膜中を拡散させて窒素含有シリコン酸化膜４ｙとする。このとき、第１，第２の実施形態のような窒素含有シリコン酸化膜４ｙの膜厚の増大はほとんどみられず、約７ｎｍのままである。ただし、窒素が窒素含有シリコン酸化膜４ｙ中においてシリコン基板１に近い部分で高濃度になるように偏って分布している点は、上記第１，第２の実施形態と同様である。
【００５３】
次に、図５（ｃ）に示す工程で、窒素含有シリコン酸化膜４ｙの上に第１のポリシリコン膜，ＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜）及び第２のポリシリコン膜を順次堆積した後、フォトリソグラフィーによるレジストマスクの形成とドライエッチングとを行なうことにより、第２のポリシリコン膜，ＯＮＯ膜，第１のポリシリコン膜及び窒素含有シリコン酸化膜４ｙを順次パターニングして、トンネル絶縁膜４と、フローティングゲート電極５と、ＯＮＯ膜からなる電極間絶縁膜６と、コントロールゲート電極７とを形成する。この工程により、トンネル絶縁膜４の上には、フローティングゲート電極５，電極間絶縁膜６及びコントロールゲート電極７からなるメモリゲート電極部８が形成されている。
【００５４】
次に、図５（ｄ）に示す工程で、メモリゲート電極部８の側面に、厚みが約１００ｎｍのサイドウォール９を形成する。次に、基板上に、メモリゲート電極部８の中央部付近からドレイン拡散層を形成しようとする領域に亘る部分を覆うフォトレジストマスクＲe3を形成し、このフォトレジスト膜Ｒe3，メモリゲート電極部８およびサイドウォール９をマスクとして、砒素イオンを、加速エネルギーが約４０ｋｅＶで、ドーズ量が約３×１０１４atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入して、浅いｎ型ソース拡散層３０を形成する。
【００５５】
次に、図５（ｅ）に示す工程で、基板上に、メモリゲート電極部８の中央部付近からｎ型ソース拡散層３０に亘る部分を覆うフォトレジストマスクＲe4を形成し、このフォトレジスト膜Ｒe4，メモリゲート電極部８およびサイドウォール９をマスクとして、砒素イオンを、加速エネルギーが約４０ｋｅＶ、ドーズ量が約２×１０１５atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入し、さらに、燐イオンを、加速エネルギーが約７０ｋｅＶ、ドーズ量が約４×１０１５atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入することにより、深いｎ型ドレイン拡散層３１を形成する。
【００５６】
次に、図６（ａ），（ｂ）は、本実施形態において形成されたメモリセルに書き込み，消去を行なう方法を説明するための断面図である。
【００５７】
図６（ａ）に示すように、このメモリセルに書き込み（Ｐrogram）を行なう場合には、例えば、ｐ型シリコン基板１を接地しｎ型ソース拡散層３０をオープンにして、ｎ型ドレイン拡散層３１に正の比較的高い電圧（＋６Ｖ）を、コントロールゲート電極７には負の大電圧（−８Ｖ）をそれぞれ印加する。このような電圧設定により、フローティングゲート電極５中の電子がトンネル絶縁膜４のうちｎ型ドレイン拡散層３１に近い部分をＦＮトンネリングしてｎ型ドレイン拡散層３１に引き抜かれる。これによって、書き込み（Ｐrogram）が行なわれる。
【００５８】
一方、図６（ｂ）に示すように、このメモリセルの消去（Ｅrase）を行なう場合には、ｎ型ドレイン拡散層３１をオープンにして、ｐ型シリコン基板１及びｎ型ソース拡散層３０に負の大電圧（−８Ｖ）を印加し、コントロールゲート電極７に正の高電圧（＋８Ｖ）を印加する。このような電圧設定により、ｐ型シリコン基板１中の電子がコントロールゲート電極７と容量結合しているフローティングゲート電極５に引かれ、チャネル領域のほぼ全体からトンネル絶縁膜４のほぼ全体をＦＮトンネリングしてフローティングゲート電極５に注入される。これによって、消去（Ｅrase）が行なわれる。
【００５９】
ここで、本実施形態の不揮発性半導体記憶装置（メモリセル）の構造によると、トンネル絶縁膜４中に窒素が拡散されており、トンネル絶縁膜４中のｐ型シリコン基板１に近い部分で濃くなるように偏って分布しているので、この部分における膜質は良好である。したがって、電子がフローティングゲート電極５からトンネル絶縁膜４のほぼ全体をトンネリングする際に、トンネル絶縁膜４中のｐ型シリコン基板１（ｎ型ドレイン拡散層３１）に近い部分での欠陥の発生は抑制される。
【００６０】
一方、図５（ｂ）に示す工程において、窒素拡散処理によって窒素含有シリコン酸化膜４ｙを形成する際に、窒素の拡散を約９５０℃で行なっているので、窒素含有シリコン酸化膜４ｙ中のフローティングゲート電極５に近い部分においても、以下のように、窒素拡散処理の際の水素の外方への拡散に起因する電荷捕獲サイトの新たな発生を抑制することができる。
【００６１】
図７は、本実施形態の窒素含有シリコン酸化膜４ｙをパターニングして得られるトンネル絶縁膜４の表面（フローティングゲート電極５に近い領域）における正孔捕獲量の窒素拡散温度依存性を示す図である。同図において、横軸はＮＯ雰囲気中での窒素拡散処理の際の窒素拡散温度（℃）を表し、縦軸は正孔捕獲量の指標となるゲート電圧シフト量（ｍＶ）を表している。すなわち、ゲートに一定の電圧を印加したときに、ゲート電圧が経時的に低下した後回復するが、そのときの極小値の初期値からのシフト量（ｍＶ）を正孔捕獲量として評価している。同図に示すように、窒素拡散処理の９５０℃以下の窒素拡散温度においては、１０５０℃の窒素拡散温度と比較して正孔捕獲量が大幅に減少しており、窒素拡散温度が９５０℃以下における正孔捕獲量は、窒素拡散処理を行なわないシリコン酸化膜の正孔捕獲量の値とほぼ等しくなっている。すなわち、９５０℃以下の窒素拡散温度においては、酸化膜表面近傍に電荷捕獲サイトが新たに形成されない。その結果、電子がフローティングゲート電極５に注入される際における正孔の捕獲量が、窒素拡散処理を行なっていないシリコン酸化膜よりもほとんど増大することがない。よって、窒素拡散処理に起因するフローティングゲート電極５の電荷保持能力の低下を抑制することができる。ただし、効果的に窒素をシリコン酸化膜中に拡散するためには、８００℃以上の条件で熱処理を行なうことが好ましい。
【００６２】
本実施形態の製造工程によって形成されたメモリセルは、窒素拡散処理に起因するトンネル絶縁膜４中の電荷捕獲サイトの新たな発生がないので、メモリセル構造やメモリセルの書き込み・消去方法の如何に拘わらず、電荷保持能力を高く維持することができる。具体的には、第１，第２の実施形態及び後述する各実施形態において説明するメモリセルの構造や書き込み・消去方法を採用することが可能である。
【００６３】
そして、フローティングゲート電極５への電子の注入（書き込み又は消去）をドレイン拡散層近傍またはソース拡散層近傍に限定しなくてもよい。つまり、窒素を含む雰囲気中で９５０℃以下の熱処理を行うことにより、ＦＮトンネル電流を利用した基板表面のチャネル領域全体からのフローティングゲートへの電子注入を利用することが可能になる。
【００６４】
ただし、本実施形態の図６（ｂ）に示すように、ＦＮトンネル電流を利用したチャネル領域全体からのフローティングゲート電極５への電子の注入（書き込み又は消去）を行なうことにより、電子が注入される面積が大きいために、効率的に電子をフローティングゲートへ注入することが可能となり、結果として高速な書き込み動作又は消去動作が実現できる。
【００６５】
なお、本実施形態においては、浅いｎ型ソース拡散層３０と深いｎ型ドレイン拡散層３１を有するメモリセルを用いているが、例えばｎ型不純物をソース拡散層及びドレイン拡散層に同時に注入して形成される，深さの等しいｎ型ソース拡散層とｎ型ドレイン拡散層とを有するメモリセルにおいても、トンネル絶縁膜４に対して本実施形態の窒素拡散処理を施すことにより、本実施形態と同じ効果が得られる。
【００６６】
（第４の実施形態）
図８（ａ）〜（ｅ）は、本発明の第４の実施形態における不揮発性半導体記憶装置（メモリセル）の製造工程を示す断面図である。
【００６７】
まず、図８（ａ）に示す工程で、ｐ型シリコン基板１に、ｐ型シリコン基板１のうちメモリセルが形成される活性領域３を区画するための素子分離領域２を形成する。
【００６８】
次に、図８（ｂ）に示す工程で、周知のパイロ酸化法により、活性領域３の表面部を酸化して、厚みが約７ｎｍのシリコン酸化膜を形成する。続いて、Ｎ２ Ｏ雰囲気中で１０５０℃のランプアニールを行うことにより、窒素をシリコン酸化膜中に侵入させて窒素をシリコン酸化膜中を拡散させるとともに、シリコン酸化膜の膜厚を１０ｎｍに増大させて、厚みが約１０ｎｍの窒素含有シリコン酸化膜４ｚとする。このとき、窒素は窒素含有シリコン酸化膜４ｚ中においてシリコン基板１に近い部分で高濃度になるように偏って分布している。
【００６９】
その後、本実施形態においては、水素ガスと酸素ガスとを含む雰囲気中で７５０℃の熱処理を行うことにより水素を窒素含有シリコン酸化膜４ｚ中に拡散させて、水素が放出されて形成された電荷捕獲サイトや、窒素拡散処理を行なう前から存在していた電荷捕獲サイトを不活性化させてなる窒素含有シリコン酸化膜４ｚを形成する。この処理を行なうことが、本実施形態における製造工程の最大の特徴である。このとき、水素ガスと酸素ガスとを含む雰囲気中で３００℃から９５０℃の温度範囲で熱処理を行なうことが好ましい。９５０℃を越えると、新たな電荷捕獲サイトが形成される可能性があり、３００℃未満では十分な量の水素が導入されていないおそれがあるからである。
【００７０】
なお、水素を含む雰囲気の代わりにフッ素を含む雰囲気中で熱処理を行なうことにより、窒素含有シリコン酸化膜中にフッ素を拡散させて、フッ素により電荷捕獲サイトを不活性化させる処理を行なってもよい。
【００７１】
次に、図８（ｃ）に示す工程で、窒素含有シリコン酸化膜４ｚの上に第１のポリシリコン膜，ＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜）及び第２のポリシリコン膜を順次堆積した後、フォトリソグラフィーによるレジストマスクの形成とドライエッチングとを行なうことにより、第２のポリシリコン膜，ＯＮＯ膜，第１のポリシリコン膜及び窒素含有シリコン酸化膜４ｚを順次パターニングして、トンネル絶縁膜４と、フローティングゲート電極５と、ＯＮＯ膜からなる電極間絶縁膜６と、コントロールゲート電極７とを形成する。この工程により、トンネル絶縁膜４の上には、フローティングゲート電極５，電極間絶縁膜６及びコントロールゲート電極７からなるメモリゲート電極部８が形成されている。
【００７２】
次に、図８（ｄ）に示す工程で、メモリゲート電極部８の側面に、厚みが約１００ｎｍのサイドウォール９を形成する。次に、基板上に、メモリゲート電極部８の中央部付近からドレイン拡散層を形成しようとする領域に亘る部分を覆うフォトレジストマスクＲe5を形成し、このフォトレジスト膜Ｒe5，メモリゲート電極部８およびサイドウォール９をマスクとして、砒素イオンを、加速エネルギーが約４０ｋｅＶで、ドーズ量が約３×１０１４atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入して、浅いｎ型ソース拡散層３０を形成する。
【００７３】
次に、図８（ｅ）に示す工程で、基板上に、メモリゲート電極部８の中央部付近からｎ型ソース拡散層３０に亘る部分を覆うフォトレジストマスクＲe6を形成し、このフォトレジスト膜Ｒe6，メモリゲート電極部８およびサイドウォール９をマスクとして、砒素イオンを、加速エネルギーが約４０ｋｅＶ、ドーズ量が約２×１０１５atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入し、さらに、燐イオンを、加速エネルギーが約７０ｋｅＶ、ドーズ量が約４×１０１５atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入することにより、深いｎ型ドレイン拡散層３１を形成する。
【００７４】
本実施形態の製造工程によって形成されたメモリセルに対する書き込み又は消去動作は、上記第３の実施形態と同様であるので、説明を省略する。
【００７５】
ここで、本実施形態の不揮発性半導体記憶装置（メモリセル）の構造によると、トンネル絶縁膜４中に窒素が拡散されており、トンネル絶縁膜４中のｐ型シリコン基板１に近い部分で濃くなるように偏って分布しているので、この部分における膜質は良好である。したがって、電子がフローティングゲート電極５からトンネル絶縁膜４をトンネリングして通過する際に、トンネル絶縁膜４中のｐ型シリコン基板１（ｎ型ドレイン拡散層３１）に近い部分での欠陥の発生は抑制される。
【００７６】
そして、特に本実施形態の製造方法においては、図８（ｂ）に示す工程で、窒素含有シリコン酸化膜４ｚの表面付近の部分において、最初の窒素拡散処理の際に水素の外方拡散によって形成された新たな電荷捕獲サイトだけでなく、窒素拡散処理の前からシリコン酸化膜中に存在していた電荷捕獲サイト（ダングリングボンドなど）も、水素（またはフッ素）を含む雰囲気中での熱処理によって水素（またはフッ素）と結合して不活性にされる。したがって、上記第３の実施形態よりもさらに効果的に、電荷捕獲サイトを低減することができる。その結果、電子がフローティングゲート電極５に注入される際における正孔の捕獲量を、窒素拡散処理を行なっていないシリコン酸化膜よりもさらに低減することができる。よって、メモリセル中のフローティングゲート電極５における電荷保持能力の向上を図ることができる。
【００７７】
本実施形態の製造工程によって形成されたメモリセルは、窒素拡散処理に起因するトンネル絶縁膜４中の電荷捕獲サイトの新たな発生がないので、メモリセル構造やメモリセルの書き込み・消去方法の如何に拘わらず、電荷保持能力を高く維持することができる。具体的には、第１，第２の実施形態及び後述する各実施形態において説明するメモリセルの構造や書き込み・消去方法を採用することが可能である。
【００７８】
なお、本実施形態においては、図８（ｂ）に示す工程で、水素ガスと酸素ガスとを含む雰囲気中で７５０℃の熱処理を行うことにより、窒素含有シリコン酸化膜４ｚ中に水素を拡散させているが、水素（またはフッ素）が含まれる雰囲気であれば、他の種類のガスを用いても、本実施形態と同じ効果が得られる。また、水素（又はフッ素）を含む雰囲気中で７５０℃より低い温度、たとえば４００℃程度による熱処理を行なったり、水素またはフッ素を含む雰囲気中でのプラズマ処理を行っても、本実施形態と同じ効果が得られる。
【００７９】
さらに、本実施形態においては、窒素をシリコン酸化膜中に導入して窒素含有シリコン酸化膜４ｚに変えた直後に、窒素含有シリコン酸化膜４ｚに対して水素を含む雰囲気中で熱処理を行うことにより、窒素含有シリコン酸化膜４ｚ中に水素を導入しているが、導入方法として他の方法も可能である。例えば、上記第１，第２の実施形態と同様の処理によって高温の窒素拡散処理によって窒素含有シリコン酸化膜を形成しておいて、フローティングゲート電極５を形成するための第１のポリシリコン膜を堆積する際に水素（又はフッ素）を第１のポリシリコン膜に導入するか、第１のポリシリコン膜を堆積した後に第１のポリシリコン膜中に水素（又はフッ素）を含むイオンのイオン注入を行なうことにより、予め第１のポリシリコン膜中に水素（又はフッ素）を導入しておく。その後、熱処理によって第１のポリシリコン膜から窒素含有シリコン酸化膜中に水素（又はフッ素）を拡散させるか、メモリゲート電極部８及びトンネル絶縁膜４をパターニングした後に、熱処理を行なって、フローティングゲート電極５に導入されている水素（またはフッ素）をトンネル絶縁膜４中に拡散させても、本実施形態と同じ効果が得られる。
【００８０】
なお、本実施形態においては、浅いｎ型ソース拡散層３０と深いｎ型ドレイン拡散層３１を有するメモリセルを用いているが、例えばｎ型不純物をソース拡散層及びドレイン拡散層に同時に注入して形成される，深さの等しいｎ型ソース拡散層とｎ型ドレイン拡散層とを有するメモリセルにおいても、トンネル絶縁膜４に対して本実施形態の水素（又はフッ素）の拡散処理を行なうことにより、本実施形態と同じ効果が得られる。
【００８１】
また、本実施形態の製造工程によって形成されたメモリセルは、窒素拡散処理に起因するトンネル絶縁膜４中の電荷捕獲サイトの新たな発生がないので、メモリセル構造やメモリセルの書き込み・消去方法の如何に拘わらず、電荷保持能力を高く維持することができる。具体的には、第１，第２の実施形態及び後述する各実施形態において説明するメモリセルの構造や書き込み・消去方法を採用することが可能である。
【００８２】
−第４の実施形態の変形例−
図１６（ａ）〜（ｅ）は、本発明の第４の実施形態の変形例における不揮発性半導体記憶装置（メモリセル）の製造工程を示す断面図である。
【００８３】
まず、図１６（ａ）に示す工程で、ｐ型シリコン基板１に、ｐ型シリコン基板１のうちメモリセルが形成される活性領域３を区画するための素子分離領域２を形成する。
【００８４】
次に、図１６（ｂ）に示す工程で、周知のパイロ酸化法により、活性領域３の表面部を酸化して、厚みが約７ｎｍのシリコン酸化膜を形成する。続いて、Ｎ２ Ｏ雰囲気中で１０５０℃のランプアニールを行うことにより、窒素をシリコン酸化膜中に侵入させて窒素をシリコン酸化膜中を拡散させるとともに、シリコン酸化膜の膜厚を１０ｎｍに増大させて、厚みが約１０ｎｍの窒素含有シリコン酸化膜４ｗとする。このとき、窒素は窒素含有シリコン酸化膜４ｗ中においてシリコン基板１に近い部分で高濃度になるように偏って分布している。このとき、窒素雰囲気中での処理温度が８００℃以上であれば、窒素を窒素含有シリコン酸化膜４ｗ中においてシリコン基板１に近い部分で高濃度になるように偏って分布させることができる。ただし、あまりに高温であると電荷捕獲サイトが形成されるおそれがあるので、１２００℃以下であることが好ましい。
【００８５】
その後、本実施形態においては、窒素ラジカル雰囲気中で６００℃のランプアニールを行うことにより、窒素をシリコン酸化膜中に侵入させて窒素をシリコン酸化膜中を拡散させる。窒素ラジカルは、ランプアニールを行なうチャンバーとは別のチャンバーで窒素とヘリウム混合ガスをプラズマ化することにより生成され、活性状態のままランプアニールを行うチャンバーに導入される。この方法では、低温で窒素を拡散させることが可能になるため、窒素は窒素含有シリコン酸化膜４ｗ中において表面に近い部分で高濃度になるように偏って分布する。
【００８６】
図１７は、本変形例における窒素含有シリコン酸化膜中の窒素の濃度分布を示す図である。同図に示すように、窒素は窒素含有シリコン酸化膜４ｗ中においてシリコン基板１に近い部分と表面に近い部分の両方で高濃度になるように分布している。このような窒素の濃度分布を処理を行うことが、本実施形態における製造工程の最大の特徴である。このとき、図１７に示すような窒素の濃度プロファイルを得るためには、窒素ラジカルによる窒素の拡散処理温度が３００℃から８００℃の範囲であることが好ましい。すなわち、このときの処理温度が８００℃以上であると、窒素ラジカル処理によって導入された窒素が窒素含有シリコン酸化膜４ｗの内部に容易に拡散する反面、窒素ラジカル処理によって十分な窒素量を窒素含有シリコン酸化膜４ｗの表面部に導入するには、３００℃以上である必要があるからである。
【００８７】
次に、図１６（ｃ）に示す工程で、窒素含有シリコン酸化膜４ｗの上に第１のポリシリコン膜，ＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜）及び第２のポリシリコン膜を順次堆積した後、フォトリソグラフィーによるレジストマスクの形成とドライエッチングとを行なうことにより、第２のポリシリコン膜，ＯＮＯ膜，第１のポリシリコン膜及び窒素含有シリコン酸化膜４ｗを順次パターニングして、トンネル絶縁膜４と、フローティングゲート電極５と、ＯＮＯ膜からなる電極間絶縁膜６と、コントロールゲート電極７とを形成する。この工程により、トンネル絶縁膜４の上には、フローティングゲート電極５，電極間絶縁膜６及びコントロールゲート電極７からなるメモリゲート電極部８が形成されている。
【００８８】
次に、図１６（ｄ）に示す工程で、メモリゲート電極部８の側面に、厚みが約１００ｎｍのサイドウォール９を形成する。次に、基板上に、メモリゲート電極部８の中央部付近からドレイン拡散層を形成しようとする領域に亘る部分を覆うフォトレジストマスクＲe5を形成し、このフォトレジスト膜Ｒe5，メモリゲート電極部８およびサイドウォール９をマスクとして、砒素イオンを、加速エネルギーが約４０ｋｅＶで、ドーズ量が約３×１０１４atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入して、浅いｎ型ソース拡散層３０を形成する。
【００８９】
次に、図１６（ｅ）に示す工程で、基板上に、メモリゲート電極部８の中央部付近からｎ型ソース拡散層３０に亘る部分を覆うフォトレジストマスクＲe6を形成し、このフォトレジスト膜Ｒe6，メモリゲート電極部８およびサイドウォール９をマスクとして、砒素イオンを、加速エネルギーが約４０ｋｅＶ、ドーズ量が約２×１０１５atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入し、さらに、燐イオンを、加速エネルギーが約７０ｋｅＶ、ドーズ量が約４×１０１５atoms ・ｃｍ−３の条件でｐ型シリコン基板１内に注入することにより、深いｎ型ドレイン拡散層３１を形成する。
【００９０】
本変形例の製造工程によって形成されたメモリセルに対する書き込み又は消去動作は、上記第３の実施形態と同様であるので、説明を省略する。
【００９１】
ここで、本変形例の不揮発性半導体記憶装置（メモリセル）の構造によると、トンネル絶縁膜４中に窒素が拡散されており、トンネル絶縁膜４中のｐ型シリコン基板１に近い部分で濃くなるように偏って分布しているので、この部分における膜質は良好である。したがって、電子がフローティングゲート電極５からトンネル絶縁膜４をトンネリングして通過する際に、トンネル絶縁膜４中のｐ型シリコン基板１（ｎ型ドレイン拡散層３１）に近い部分での欠陥の発生は抑制される。さらに、窒素ラジカル雰囲気中での６００℃のランプアニールにより、窒素はトンネル絶縁膜４中の表面に近い部分においても濃くなるように偏って分布する。その結果、トンネル絶縁膜４の表面付近において、窒素ラジカル雰囲気中での６００℃のランプアニール処理前に、水素の外方拡散によって形成された新たな電荷捕獲サイトを不活性とするだけでなく、窒素により電子がフローティングゲート電極５に注入される際における正孔の捕獲量を、上記第４の実施形態よりもさらに効果的に低減することができる。
【００９２】
なお、本変形例においては、浅いｎ型ソース拡散層３０と深いｎ型ドレイン拡散層３１とを有するメモリセルを用いているが、例えばｎ型不純物をソース拡散層及びドレイン拡散層に同時に注入して形成される，深さの等しいｎ型ソース拡散層とｎ型ドレイン拡散層とを有するメモリセルにおいても、トンネル絶縁膜４に対して本変形例の窒素ラジカル雰囲気中でのランプアニールによる窒素の拡散処理を行なうことにより、本変形例と同じ効果が得られる。
【００９３】
また、本変形例の製造工程によって形成されたメモリセルは、窒素拡散処理に起因するトンネル絶縁膜４中の電荷捕獲サイトの新たな発生がないので、メモリセル構造やメモリセルの書き込み・消去方法の如何に拘わらず、電荷保持能力を高く維持することができる。具体的には、第１，第２の実施形態及び後述する各実施形態において説明するメモリセルの構造や書き込み・消去方法を採用することが可能である。
【００９４】
（第５の実施形態）
図９（ａ），（ｂ）は、本発明の第５の実施形態における不揮発性半導体記憶装置（メモリセル）の構造と書き込み・読み出し動作とを説明するための断面図である。本実施形態においては、メモリセルの製造工程の説明は省略するが、トンネル絶縁膜ＴＩが上記第３又は第４の実施形態による処理を経て形成されたものである。
【００９５】
図９（ａ）に示すように、このメモリセルに書き込み（Ｐrogram）を行なう場合には、例えば、シリコン基板ＳＵＢを接地し、ソース拡散層Ｓ及びドレイン拡散層Ｄをオープンにして、コントロールゲート電極ＣＧに正の高電圧（＋１６Ｖ）を印加する。このような電圧設定により、シリコン基板ＳＵＢ中の電子がチャネル領域のほぼ全体からトンネル絶縁膜ＴＩのほぼ全体をＦＮトンネリングしてフローティングゲート電極ＦＧに注入される。これによって、書き込み（Ｐrogram）が行なわれる。
【００９６】
一方、図９（ｂ）に示すように、このメモリセルの消去（Ｅrase）を行なう場合には、ソース拡散層Ｓ及びドレイン拡散層Ｄをオープンにして、シリコン基板ＳＵＢに正の高電圧（＋１８Ｖ）を印加し、コントロールゲート電極ＣＧを接地する。このような電圧設定により、コントロールゲート電極ＣＧと容量結合しているフローティングゲート電極ＦＧ中の電子が、トンネル絶縁膜ＴＩのほぼ全体をＦＮトンネリングしてシリコン基板ＳＵＢのチャネル領域全体に引き抜かれる。これによって、消去（Ｅrase）が行なわれる。
【００９７】
本実施形態では、書き込み・消去ともに、電子がトンネル絶縁膜ＴＩの全体をＦＮトンネリングすることによって行なわれる。したがって、書き換え時における低消費電力化を図りうる。また、本実施形態のメモリセルにおいては、トンネル絶縁膜ＴＩ中に電荷捕獲サイトが窒化膜処理によって新たに発生していないか、あるいは、その後の水素（又はフッ素）拡散処理によって電荷捕獲サイトが低減されていることにより、高い信頼性を発揮することができる。したがって、本実施形態の構造及び書き込み・消去方法を有するメモリセルにおいては、第１，第２の実施形態における製造工程は適用されず、第３の比較的低温における窒素拡散処理か、第４の実施形態における窒素拡散処理と水素（又はフッ素）拡散処理とを行なう製造工程が適用される。ただし、ソース拡散層とドレイン拡散層との深さは同等でよく、両者が同時にイオン注入によって形成されたものであってもよい。
【００９８】
（第６の実施形態）
図１０（ａ），（ｂ）は、本発明の第６の実施形態における不揮発性半導体記憶装置（メモリセル）の構造と書き込み・読み出し動作とを説明するための断面図である。本実施形態においては、メモリセルの製造工程の説明は省略するが、トンネル絶縁膜ＴＩが上記第３又は第４の実施形態による処理を経て形成されたものである。また、本実施形態においては、フローティングゲート電極ＦＧ及びコントロールゲート電極ＣＧに加えて、セレクトゲート電極ＳＧが設けられている。
【００９９】
図１０（ａ）に示すように、このメモリセルに書き込み（Ｐrogram）を行なう場合には、例えば、シリコン基板ＳＵＢを接地し、ソース拡散層Ｓをオープンにして、セレクトゲート電極ＳＧ及びドレイン拡散層Ｄに０Ｖの電圧を、コントロールゲート電極ＣＧに正の高電圧（＋１１Ｖ）をそれぞれ印加する。このような電圧設定により、シリコン基板ＳＵＢ中の電子がチャネル領域のほぼ全体からトンネル絶縁膜ＴＩのほぼ全体をＦＮトンネリングしてフローティングゲート電極ＦＧに注入される。これによって、書き込み（Ｐrogram）が行なわれる。
【０１００】
一方、図１０（ｂ）に示すように、このメモリセルの消去（Ｅrase）を行なう場合には、ソース拡散層Ｓ及びドレイン拡散層Ｄをオープンにして、シリコン基板ＳＵＢに正の高電圧（＋１８Ｖ）を、セレクトゲート電極ＳＧに正の低電圧（＋２Ｖ）をそれぞれ印加し、コントロールゲート電極ＣＧを接地する。このような電圧設定により、コントロールゲート電極ＣＧと容量結合しているフローティングゲート電極ＦＧ中の電子が、トンネル絶縁膜ＴＩのほぼ全体をＦＮトンネリングしてシリコン基板ＳＵＢのチャネル領域全体に引き抜かれる。これによって、消去（Ｅrase）が行なわれる。
【０１０１】
本実施形態においても、書き込み・消去共に、電子がトンネル絶縁膜ＴＩの全体をＦＮトンネリングすることによって行なわれる。したがって、上記第５の実施形態と同じ利点を有する。また、本実施形態のメモリセルにおいては、トンネル絶縁膜ＴＩ中に電荷捕獲サイトが窒化膜処理によって新たに発生していないか、あるいは、その後の水素（又はフッ素）拡散処理によって電荷捕獲サイトが低減されていることにより、高い信頼性を発揮することができる。したがって、本実施形態の構造及び書き込み・消去方法を有するメモリセルにおいては、第１，第２の実施形態における製造工程は適用されず、第３の比較的低温における窒素拡散処理か、第４の実施形態における窒素拡散処理と水素（又はフッ素）拡散処理とを行なう製造工程が適用される。ただし、ソース拡散層とドレイン拡散層との深さは同等でよく、両者が同時にイオン注入によって形成されたものであってもよい。
【０１０２】
（第７の実施形態）
図１１（ａ），（ｂ）は、本発明の第７の実施形態における不揮発性半導体記憶装置（メモリセル）の構造と書き込み・読み出し動作とを説明するための断面図である。本実施形態においては、メモリセルの製造工程の説明は省略するが、トンネル絶縁膜ＴＩは上記第３の実施形態による処理，第４の実施形態による処理又は窒素拡散処理のない水素（又はフッ素）拡散処理を経て形成されたものである。また、本実施形態のメモリセルは、いわゆるスプリットゲート構造を有し、コントロールゲート電極ＣＧとフローティングゲート電極ＣＧとの双方がチャネル領域上に設けられ、かつ、フローティングゲート電極ＦＧはチャネル領域とドレイン拡散層Ｄとに跨り、コントロールゲート電極ＣＧはチャネル領域とソース拡散層Ｓとに跨っている。そして、フローティングゲート電極ＦＧとコントロールゲート電極ＣＧとの間の電極間絶縁膜ＥＩが消去の際のトンネル絶縁膜として機能する。また、本実施形態のメモリセルには、第３又は第４の実施形態と同様の処理によって形成された浅いソース拡散層Ｓと深いドレイン拡散層Ｄとが設けられている。
【０１０３】
図１１（ａ）に示すように、このメモリセルに書き込み（Ｐrogram）を行なう場合には、例えば、シリコン基板ＳＵＢを接地し、ソース拡散層Ｓに０Ｖの電圧を、ドレイン拡散層Ｄに正の高電圧（＋１２Ｖ）を、コントロールゲート電極ＣＧに正の低電圧（＋２Ｖ）をそれぞれ印加する。このような電圧設定により、ソース拡散層Ｓからドレイン拡散層Ｄに向かって流れる電子が、コントロールゲート電極ＣＧと容量結合しているフローティングゲート電極ＦＧに引かれて、チャネル領域からトンネル絶縁膜ＴＩをトンネリングしてフローティングゲート電極ＦＧに注入される。これによって、書き込み（Ｐrogram）が行なわれる。
【０１０４】
一方、図１１（ｂ）に示すように、このメモリセルの消去（Ｅrase）を行なう場合には、シリコン基板ＳＵＢを接地して、ソース拡散層Ｓ及びドレイン拡散層Ｄに０Ｖの電圧を、コントロールゲート電極ＣＧに正の高電圧（＋１４Ｖ）をそれぞれ印加する。このような電圧設定により、フローティングゲート電極ＦＧ中の電子が高電位にあるコントロールゲート電極ＣＧに引かれて、電極間絶縁膜ＥＩをＦＮトンネリングしてコントロールゲート電極ＣＧに引き抜かれる。これによって、消去（Ｅrase）が行なわれる。
【０１０５】
本実施形態では、書き込み動作がトンネル絶縁膜ＴＩを電子がトンネリングすることによって行なわれる。したがって、シリコン酸化膜に窒素拡散処理を施すことなく水素（又はフッ素）拡散処理を施してトンネル絶縁膜を形成するか、シリコン酸化膜に窒素拡散処理を行なってから水素（又はフッ素）拡散処理を行なってトンネル絶縁膜ＴＩを形成する（上記第４の実施形態の製造方法）ことにより、高い信頼性を発揮することができる。これらのいずれかの処理により、トンネル絶縁膜中の電荷捕獲サイトが低減されるので、フローティングゲート電極ＦＧの電荷保持能力が向上するからである。ただし、第３の実施形態による低温の窒素拡散処理を行なうことによっても、窒素拡散処理の際の新たな電荷捕獲サイトの発生を抑制できるので、窒素拡散処理によるトンネル絶縁膜ＴＩの膜質を良好にしつつ、フローティングゲート電極ＦＧの電荷保持能力の低下を抑制しうるという効果が得られる。
【０１０６】
（第８の実施形態）
図１２（ａ），（ｂ）は、本発明の第８の実施形態における不揮発性半導体記憶装置（メモリセル）の構造と書き込み・読み出し動作とを説明するための断面図である。本実施形態においては、メモリセルの製造工程の説明は省略するが、トンネル絶縁膜ＴＩは、上記第３の実施形態による処理，上記第４の実施形態による処理又は窒素拡散処理のない水素（又はフッ素）拡散処理を経て形成されたものである。また、本実施形態のメモリセルは、いわゆるスプリットゲート構造を有し、コントロールゲート電極ＣＧとフローティングゲート電極ＣＧとの双方がチャネル領域上に設けられ、かつ、フローティングゲート電極ＦＧはチャネル領域とドレイン拡散層Ｄとに跨り、コントロールゲート電極ＣＧはチャネル領域とソース拡散層Ｓとに跨っている。さらに、本実施形態のメモリセルは、消去ゲート電極ＥＧを備えており、フローティングゲート電極ＦＧと消去ゲート電極ＥＧとの間の電極間絶縁膜ＥＲＩが消去の際のトンネル絶縁膜として機能する。また、本実施形態のメモリセルには、第１の実施形態と同様の処理によって形成された同じ深さのソース拡散層Ｓとドレイン拡散層Ｄとが設けられている。
【０１０７】
図１２（ａ）に示すように、このメモリセルに書き込み（Ｐrogram）を行なう場合には、例えば、シリコン基板ＳＵＢを接地し、消去ゲート電極ＥＧをオープンにして、ソース拡散層Ｓに０Ｖの電圧を、ドレイン拡散層Ｄに正の中間電圧（＋５Ｖ）を、コントロールゲート電極ＣＧに正の高電圧（＋１０Ｖ）をそれぞれ印加する。このような電圧設定により、ソース拡散層Ｓからドレイン拡散層Ｄに向かって流れる電子から第２の実施形態と同様の作用によりホットエレクトロンが生ぜしめられ、このホットエレクトロンが、コントロールゲート電極ＣＧと容量結合しているフローティングゲート電極ＦＧに引かれて、チャネル領域からトンネル絶縁膜ＴＩをトンネリングしてフローティングゲート電極ＦＧに注入される。これによって、書き込み（Ｐrogram）が行なわれる。
【０１０８】
一方、図１２（ｂ）に示すように、このメモリセルの消去（Ｅrase）を行なう場合には、シリコン基板ＳＵＢ及びコントロールゲート電極ＣＧを接地して、ソース拡散層Ｓ及びドレイン拡散層Ｄをオープンにし、消去ゲート電極ＥＧに正の高電圧（＋１２Ｖ）を印加する。このような電圧設定により、フローティングゲート電極ＦＧ中の電子が高電位にある消去ゲート電極ＥＧに引かれて、電極間絶縁膜ＥＲＩをＦＮトンネリングして消去ゲート電極ＥＧに引き抜かれる。これによって、消去（Ｅrase）が行なわれる。
【０１０９】
本実施形態では、書き込み動作がトンネル絶縁膜ＴＩを電子がトンネリングすることによって行なわれる。したがって、シリコン酸化膜に窒素拡散処理を施すことなく水素（又はフッ素）拡散処理を施してトンネル絶縁膜を形成するか、シリコン酸化膜に窒素拡散処理を行なってから水素（又はフッ素）拡散処理を行なってトンネル絶縁膜ＴＩを形成する（上記第４の実施形態の製造方法）。これらのいずれかの処理により、トンネル絶縁膜中の電荷捕獲サイトが低減されるので、フローティングゲート電極ＦＧの電荷保持能力が向上する。ただし、第３の実施形態による低温の窒素拡散処理を行なうことによっても、窒素拡散処理の際の新たな電荷捕獲サイトの発生を抑制できるので、窒素拡散処理によるトンネル絶縁膜ＴＩの膜質を良好にしつつ、フローティングゲート電極ＦＧの電荷保持能力の低下を抑制しうるという効果が得られる。
【産業上の利用可能性】
【０１１０】
本発明の不揮発性半導体記憶装置又はその製造方法は、フローティングゲート電極の電荷保持能力の劣化を抑制してメモリセルの信頼性の向上を図ることができ、信頼性が向上した不揮発性半導体記憶装置等として有用である。
【図面の簡単な説明】
【０１１１】
【図１】（ａ）〜（ｅ）は、本発明の第１の実施形態における不揮発性半導体記憶装置（メモリセル）の製造工程を示す断面図である。
【図２】（ａ），（ｂ）は、本実施形態において形成されたメモリセルに書き込み，消去を行なう方法を説明するための断面図である。
【図３】（ａ）〜（ｅ）は、本発明の第２の実施形態における不揮発性半導体記憶装置（メモリセル）の製造工程を示す断面図である。
【図４】（ａ），（ｂ）は、第３の実施形態において形成されたメモリセルに書き込み，消去を行なう方法を説明するための断面図である。
【図５】（ａ）〜（ｅ）は、本発明の第３の実施形態における不揮発性半導体記憶装置（メモリセル）の製造工程を示す断面図である。
【図６】（ａ），（ｂ）は、第３の実施形態において形成されたメモリセルに書き込み，消去を行なう方法を説明するための断面図である。
【図７】第３の実施形態の窒素含有シリコン酸化膜をパターニングして得られるトンネル絶縁膜の表面における正孔捕獲量の窒素拡散温度依存性を示す図である。
【図８】（ａ）〜（ｅ）は、本発明の第４の実施形態における不揮発性半導体記憶装置（メモリセル）の製造工程を示す断面図である。
【図９】（ａ），（ｂ）は、本発明の第５の実施形態における不揮発性半導体記憶装置（メモリセル）の構造と書き込み・読み出し動作とを説明するための断面図である。
【図１０】（ａ），（ｂ）は、本発明の第６の実施形態における不揮発性半導体記憶装置（メモリセル）の構造と書き込み・読み出し動作とを説明するための断面図である。
【図１１】（ａ），（ｂ）は、本発明の第７の実施形態における不揮発性半導体記憶装置（メモリセル）の構造と書き込み・読み出し動作とを説明するための断面図である。
【図１２】（ａ），（ｂ）は、本発明の第８の実施形態における不揮発性半導体記憶装置（メモリセル）の構造と書き込み・読み出し動作とを説明するための断面図である。
【図１３】（ａ）〜（ｄ）は、従来の不揮発性半導体記憶装置（メモリセル）の製造工程を示す断面図である。
【図１４】フローティングゲート電極，トンネル絶縁膜及び半導体基板を通過する断面における電子注入時のエネルギーバンド構造を示すバンド図である。
【図１５】正孔が捕獲されたときのフローティングゲート電極，トンネル絶縁膜及び半導体基板を通過する断面における読み出し動作などの際のエネルギーバンド構造を示すバンド図である。
【図１６】（ａ）〜（ｅ）は、本発明の第４の実施形態の変形例における不揮発性半導体記憶装置（メモリセル）の製造工程を示す断面図である。
【図１７】本発明の第４の実施形態の変形例における窒素含有シリコン酸化膜中の窒素の濃度分布を示す図である。
【符号の説明】
【０１１２】
１    ｐ型シリコン基板
２    素子分離領域
３    活性領域
４    トンネル絶縁膜
４ａ  シリコン酸化膜
４ｘ，４ｙ，４ｚ，４ｗ  窒素含有シリコン酸化膜
５    フローティングゲート電極
６    電極間絶縁膜
７    コントロールゲート電極
８    メモリゲート電極部
９    サイドウォール
１０  ｐ型ソース拡散層
１１  ｐ型ドレイン拡散層
１２  ｐ型中間拡散層
１４  ゲート絶縁膜
１５  ダミーフローティングゲート電極
１６  ダミー電極間絶縁膜
１７  ダミーコントロールゲート電極
１８  セレクトゲート電極部
１９    サイドウォール
２０  ｎ型ソース拡散層
２１  ｎ型ドレイン拡散層
３０  ｎ型ソース拡散層
３１  ｎ型ドレイン拡散層
【図１】
2006319352.tif 000003
【図２】
2006319352.tif 000004
【図３】
2006319352.tif 000005
【図４】
2006319352.tif 000006
【図５】
2006319352.tif 000007
【図６】
2006319352.tif 000008
【図７】
2006319352.tif 000009
【図８】
2006319352.tif 000010
【図９】
2006319352.tif 000011
【図１０】
2006319352.tif 000012
【図１１】
2006319352.tif 000013
【図１２】
2006319352.tif 000014
【図１３】
2006319352.tif 000015
【図１４】
2006319352.tif 000016
【図１５】
2006319352.tif 000017
【図１６】
2006319352.tif 000018
【図１７】
2006319352.tif 000019