(57)【要約】【課題】演算モード、診断モード、およびスリープモードにおいて信号値を記憶する回路と方法を得る。【解決手段】クロックドスキャン・フリップフロップ（２）では、スリープモードの間演算信号値を記憶するのに診断データパス内のラッチ（１４）が再使用される。演算信号値は、スリープモード制御信号SLPによって制御される伝達ゲート２２（または他のトライステートドライバ）を介し、スリープモードパス２０を経由してラッチ１４に供給される。診断クロック信号SCLK、演算クロック信号CLKおよびスリープモード制御信号SLPは一緒に制御操作を行い、クロックドスキャン・フリップフロップ２内の種々の要素を制御して、スリープモードの開始と終了を行う。【選択図】図１
2006025400.tif 000002
【特許請求の範囲】
【請求項１】
演算モードにおいて演算クロック信号を供給する演算クロック信号源と、
該演算クロック信号によりクロックされる演算データパス・マスタラッチと、該演算クロック信号によりクロックされる演算データパス・スレーブラッチとを含み、演算信号値を記憶するように働く演算データパスと、
診断モードにおいて診断クロック信号を供給する診断クロック信号源と、
該診断クロック信号によりクロックされる診断データパス・マスタラッチと、該診断クロック信号によりクロックされる診断データパス・スレーブラッチとを含み、診断信号値を記憶するように働く診断データパスと、
スリープモード制御信号を供給するスリープモード制御信号源と、
該スリープモード制御信号の制御下で選択的にオープンして、該演算データパス・マスタラッチまたは該演算データパス・スレーブラッチのうちの１つと、該診断データパス・マスタラッチまたは該診断データパス・スレーブラッチのうちの１つとの間で該演算信号値の転送を可能にし、それによって該診断データパスが該演算信号を記憶するように働き、他方該スリープモードの間該演算パスは電源が遮断される、スリープモードパスと、
を含む、信号値の記憶回路。
【請求項２】
請求項１記載の回路において、前記演算データパス・マスタラッチと前記演算データパス・スレーブラッチのうちの１つと、前記診断データパス・マスタラッチと前記診断データパス・スレーブラッチのうちの１つとは、共有ラッチとして供給され、これは前記演算データパスと前記診断データパス両者の一部である、信号値の記憶回路。
【請求項３】
請求項２記載の回路において、前記スリープモードの間、前記演算信号は前記診断データパス内で、前記診断データパス・マスタラッチまたは前記診断データラッチのうちの１つに保持され、前記スリープモードの間前記共有ラッチがパワーダウンすることができるように、前記診断データラッチは前記共有ラッチにより供給されない、信号値の記憶回路。
【請求項４】
請求項１記載の回路において、前記演算データパスを通る最も速い信号経路が主経路で、前記スリープモードパスは前記主経路から分岐している前記演算データパス内の一点に接続している、信号値の記憶回路。
【請求項５】
請求項２記載の回路において、前記共有ラッチは前記演算データパス・マスタラッチから前記演算信号値を受信する、信号値の記憶回路。
【請求項６】
請求項２記載の回路において、前記演算データパス・スレーブラッチは前記共有ラッチから前記演算信号値を受信する、信号値の記憶回路。
【請求項７】
請求項２記載の回路において、前記共有ラッチは前記診断データパス・マスタラッチから前記演算信号値を受信する、信号値の記憶回路。
【請求項８】
請求項２記載の回路において、前記診断データパス・スレーブラッチは前記共有ラッチから前記演算信号値を受信する、信号値の記憶回路。
【請求項９】
請求項２記載の回路において、前記共有ラッチは前記演算クロック信号により選択的にイネーブルにされる第１のトライステートドライバと、前記診断クロック信号により選択的にイネーブルにされる第２のトライステートドライバとを含む、信号値の記憶回路。
【請求項１０】
請求項１記載の回路において、前記診断データパスは集積回路を介して診断データを直列に走査する直列走査チェーンの一部である、信号値の記憶回路。
【請求項１１】
請求項１記載の回路において、前記スリープモードパスは前記スリープモード制御信号により切り替えられるトライステートが可能なドライバ回路を含む、信号値の記憶回路。
【請求項１２】
請求項１記載の回路において、前記スリープモード制御信号は前記演算信号の前記診断データパスへの転送をトリガし、前記診断クロック信号は前記演算信号を前記診断データパス内にラッチングすることを制御する、信号値の記憶回路。
【請求項１３】
請求項１記載の回路において、前記スリープモードに続いて適当な制御信号を用いて前記演算データパスの電源を立ち上げることにより、前記演算値を前記演算データパスに戻すのをトリガする、信号値の記憶回路。
【請求項１４】
請求項１記載の回路において、前記診断データパスの入力に接続されていて、前記スリープモード制御信号により制御され、スリープモード動作の間信号値を記憶するために、前記診断データパスを他の回路から分離する診断パス分離回路を含む、信号値の記憶回路。
【請求項１５】
演算モードにおいて演算クロック信号を供給するステップと、
該演算クロック信号によりクロックされる演算データパス・マスタラッチと演算データパス・スレーブラッチとに演算信号値を記憶するステップと、
診断モードにおいて診断クロック信号を供給するステップと、
該診断クロック信号によりクロックされる診断データパス・マスタラッチと診断データパス・スレーブラッチとに診断信号値を記憶するステップと、
スリープモード制御信号を供給するステップと、
該スリープモード制御信号の制御下で選択的にスリープモードパスをオープンして、該演算データパス・マスタラッチまたは該演算データパス・スレーブラッチのうちの１つと、該診断データパス・マスタラッチまたは該診断データパス・スレーブラッチのうちの１つとの間で該演算信号値の転送を可能にし、それによって該診断データパスが該演算信号を記憶するように働き、他方該スリープモードの間該演算データパス・マスタラッチと該演算パススレーブラッチの電源が遮断されるステップと、
を含む、信号値の記憶方法。
【請求項１６】
請求項１５記載の方法において、前記演算データパス・マスタラッチと前記演算データパス・スレーブラッチのうちの１つと、前記診断データパス・マスタラッチと前記診断データパス・スレーブラッチのうちの１つとが共有ラッチとして供給され、これは前記演算データパスと前記診断データパス両者の一部である、信号値の記憶方法。
【請求項１７】
請求項１６記載の方法において、前記スリープモードの間、前記演算信号は前記診断データパス・マスタラッチまたは前記診断データラッチのうちの１つに保持され、前記スリープモードの間前記共有ラッチがパワーダウンすることができるように、前記診断データラッチは前記共有ラッチにより供給されない、信号値の記憶方法。
【請求項１８】
請求項１５記載の方法において、前記演算データパスを通る最も速い信号経路が主経路で、前記スリープモードパスは前記主経路から分岐している前記演算データパス内の一点に接続している、信号値の記憶方法。
【請求項１９】
請求項１６記載の方法において、前記共有ラッチは前記演算データパス・マスタラッチから前記演算信号値を受信する、信号値の記憶方法。
【請求項２０】
請求項１６記載の方法において、前記演算データパス・スレーブラッチは前記共有ラッチから前記演算信号値を受信する、信号値の記憶方法。
【請求項２１】
請求項１６記載の方法において、前記共有ラッチは前記診断データパス・マスタラッチから前記演算信号値を受信する、信号値の記憶方法。
【請求項２２】
請求項１６記載の方法において、前記診断データパス・スレーブラッチは前記共有ラッチから前記演算信号値を受信する、信号値の記憶方法。
【請求項２３】
請求項１６記載の方法において、前記共有ラッチは前記演算クロック信号により選択的にイネーブルにされる第１のトライステートドライバと前記診断クロック信号により選択的にイネーブルにされる第２のトライステートドライバとを含む、信号値の記憶方法。
【請求項２４】
請求項１５記載の方法において、前記診断データパス・マスタラッチと前記診断データパス・スレーブラッチとは集積回路を介して診断データを直列に走査する直列走査チェーンの一部である、信号値の記憶方法。
【請求項２５】
請求項１５記載の方法において、前記スリープモードパスは前記スリープモード制御信号により切り替えられるトライステートが可能なドライバ回路を含む、信号値の記憶方法。
【請求項２６】
請求項１５記載の方法において、前記スリープモード制御信号は前記演算信号の前記診断データパス・マスタラッチと前記診断データパス・スレーブラッチへの転送をトリガし、前記診断クロック信号は前記演算信号の前記診断データパス・マスタラッチと前記診断データパス・スレーブラッチへのラッチングを制御する、信号値の記憶方法。
【請求項２７】
請求項１５記載の方法において、適当な制御信号を用いて前記スリープモードに続いて前記演算データパス・マスタラッチと前記診断データパス・スレーブラッチの電源を立ち上げると、前記演算値を前記演算データパス・マスタラッチと前記演算データパス・スレーブラッチのうちの１つに戻すのがトリガされる、信号値の記憶方法。
【請求項２８】
請求項１５記載の方法において、診断パス分離回路が前記診断データパスの入力に接続されていて、前記スリープモード制御信号により制御され、スリープモード動作の間信号値を記憶するために、前記診断データパスを他の回路から分離する働きをする、信号値の記憶方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ処理システムの分野に関するものである。特に本発明は演算モード、診断モード、およびスリープモードにおいて信号値の記憶を可能にする演算回路の回路と方法に関するものである。
【背景技術】
【０００２】
信号値を記憶するための回路として種々のものが知られている。この種の回路のうちひとつの共通なタイプはマスタスレーブラッチ構成である。もうひとつのタイプの回路はクロス結合センス増幅器を用いており、センス増幅器フリップフロップと呼ばれている。後者のタイプの記憶回路はハイブリッドラッチ・フリップフロップと呼ばれている。これらの両タイプのフリップフロップに付随して診断能力を持たせることも知られている。それには、スキャンセル能力を加えることにより診断の目的のために信号値を捕らえて回路から直列にスキャン出力する。
【０００３】
更に別のタイプの記憶回路はクロックドスキャン・フリップフロップである。クロックドスキャン・フリップフロップは診断能力を備えていて、診断能力を有する他のタイプのフリップフロップよりいくつかの点で勝れている。特に、LSSDフリップフロップは３種類のクロック信号を必要とするのに対して、クロックドスキャン・フリップフロップは演算能力と診断能力とを備えるのに２種類のクロック信号で済む。クロック信号をもう１つ要することは回路面積をそれだけ多く必要とするだけでなく、他の不利な点もある。Mux-Dタイプフリップフロップはクロック信号を１種類しか必要としないが、処理経路の中にマルチプレクサ遅延を持ち込むという不利な点がある。更に、クロックドスキャン・フリップフロップはMux-Dタイプフリップフロップよりも高速演算に適し、かつ一般的に電力消費が少ない。
【０００４】
演算モードと診断モードを有するほかに、スリープモードと呼ばれることもあるデータ保持モードも持たせることが知られている。この動作モードでは回路の小さい部分で記憶した信号値が確かに保持され、残りの回路部分は電源を落として電流の漏洩を軽減することが可能になる。電源を再び入れると、記憶した値が復元されて、動作が継続される。このようなデータ保持を支える１つの方法は、フリップフロップにバルーンラッチを加えることである。その際、自分の電源を有するバルーンラッチに信号値を転送してから、残りのフリップフロップの電源を除去する。この方法の欠点はバルーンラッチがかなりの回路面積を余分に使うことである。
【０００５】
レベルを感知するスキャン設計法に従って動作する関連のスキャンセルを有するセンス増幅器フリップフロップとハイブリッドラッチ・フリップフロップに対して、電源しゃ断モード動作の間データ保持用にスキャンセルを再使用することが提案されてきた。この方法はデータ保持能力を備えることに伴う回路のオーバヘッドの増加を軽減するが、センスフリップフロップまたはハイブリッドラッチ・フリップフロップの３クロック信号制御を必要とし、速度、電力消費およびその他の点で不利を伴う。
【発明の開示】
【０００６】
本発明の一態様として以下の信号値の記憶回路が提供される。
演算モードにおいて演算クロック信号を供給する演算クロック信号源と、
該演算クロック信号によりクロックされる演算データパス・マスタラッチと、該演算クロック信号によりクロックされる演算データパス・スレーブラッチとを含み、演算信号値を記憶するように働く演算データパスと、
診断モードにおいて診断クロック信号を供給する診断クロック信号源と、
該診断クロック信号によりクロックされる診断データパス・マスタラッチと、該診断クロック信号によりクロックされる診断データパス・スレーブラッチとを含み、診断信号値を記憶するように働く診断データパスと、
スリープモード制御信号を供給するスリープモード制御信号源と、
該スリープモード制御信号の制御下で選択的にオープンして、該演算データパス・マスタラッチまたは該演算データパス・スレーブラッチのうちの１つと、該診断データパス・マスタラッチまたは該診断データパス・スレーブラッチのうちの１つとの間で該演算信号値の転送を可能にし、それによって該診断データパスが該演算信号を記憶するように働き、他方該スリープモードの間該演算パスは電源が遮断される、スリープモードパスと、
を含む、信号値の記憶回路。
【０００７】
本発明は、診断クロックにより走査される診断パスラッチと演算クロックにより走査される演算パスラッチとを含むクロックドスキャンラッチにおいて、診断パスからラッチの１つを使うことによりデータ保持能力を供給し、他方、クロック信号の数を増やす必要がなくて替わりにスリープモードパスを使うものである。スリープモードはスリープモード制御信号の制御下でオープンされる。この回路において診断クロック信号と演算クロック信号を再使用して、スリープモードの開始と終了に必要な制御と切り替え動作を実行することができるということは驚異的なことである。その際、追加のクロック信号を用意して種々の回路素子に配信する必要はないのである。ラッチという用語はフリップフロップ、レジスタなどを含む広範囲の記憶要素を包含するものである。
【０００８】
本発明の技術は一般的に４個の別々のラッチを有するシステムにおいて使うことができるが（回路面積、多重遅延その他の不利益を伴う）、演算データパスと診断データパスの各々においてラッチの１つを共有ラッチにすることが強く推奨される。すなわち、各経路に２個の別々のラッチを備えるよりも合計３個のラッチを使う方が回路ゲートの数が減って有利である。
【０００９】
共有ラッチを使う実施例において、スリープモードの間、演算信号は診断データパスを形成する非共有ラッチに保持するのが望ましい。共有ラッチは演算データパスの一部を形成しているが、そのゲート、電源および構成は、スリープモードにおいて望ましい低電力消費よりも演算モードの性能を改善する方を優先して設計されている。そこで、スリープモードの間演算信号値を保持するのに診断データパスラッチの中で他のラッチを使うと、このラッチは演算モードの性能を損なわずに低電力消費を意識して設計することができる。
【００１０】
演算データパスは演算データパスを通る最も速い信号経路である主経路を含み、これがシステムの性能を制限するパラメータとなりうることが理解されよう。本発明の好ましい実施例では、スリープモードパスは主経路から分岐している演算パス内の一点に接続している。主経路へのローディングを減らして演算モードパスを主経路から分岐することが望ましく、記憶すべき演算信号値を主経路上の一点以外から取ることは主経路の性能を維持するのに役立つ。スリープモードパスを主経路に接続することも可能であろうが、好ましくない。
【００１１】
共有ラッチが使われるとき、このラッチは診断データパス内で診断データパスを形成する他のラッチの前または後に設けることができることが理解されよう。演算データパスについても同じことがいえる。これらの構成はすべて可能であるが、好ましい実施例では、診断データパスと演算データパスの両者ともに他のラッチの後に共有ラッチを設ける。このことにより診断モード動作に関連するクロッキングとその他の要求を楽にする。
【００１２】
共有ラッチの特に好ましい実施例は、２個のトライステートインバータの形をしている。これらのインバータは、演算クロック信号と診断クロック信号のそれぞれにより選択的にイネーブルにされる。こうして２個のトライステートインバータは２個のクロック信号の合同動作によっていずれかのパスにおけるラッチとして機能することができる。
【００１３】
スリープモードパスの切り替えはいろいろな方法で行うことができるが、特に効率のよい方法はスリープモード制御信号により切り替えられる伝達ゲートを使うことである。
【００１４】
２個のクロック信号とスリープモード制御信号とを使う制御機構として各種のものが可能であるが、本発明による好ましい実施例では、スリープモード制御信号を使って演算信号の診断データパスへの転送をトリガし、診断クロック信号を使って演算信号の診断データパス内へのラッチングを制御する。
【００１５】
適当な他の制御信号を用いてスリープモードに続いて前記演算データパスの電源を立ち上げることは、演算値を診断データパスに戻すのをトリガするもう１つの制御信号としても効率的に使うことができる。
【００１６】
診断の目的のために相互に接続されている信号値記憶用の他の回路がスリープモードにおいて相互に干渉しないことを確実にするために、好ましい実施例では、診断データパスの入力に診断パス分離回路を設けて、それぞれの診断データパスをお互いに分離するためにスリープモード制御信号を用いてこれを制御する。
【００１７】
本発明のもう１つの態様として以下の信号値の記憶方法が提供される。
演算モードにおいて演算クロック信号を供給するステップと、
該演算クロック信号によりクロックされる演算データパス・マスタラッチと演算データパス・スレーブラッチとに演算信号値を記憶するステップと、
診断モードにおいて診断クロック信号を供給するステップと、
該診断クロック信号によりクロックされる診断データパス・マスタラッチと診断データパス・スレーブラッチとに診断信号値を記憶するステップと、
スリープモード制御信号を供給するステップと、
該スリープモード制御信号の制御下で選択的にスリープモードパスをオープンして、該演算データパス・マスタラッチまたは該演算データパス・スレーブラッチのうちの１つと、該診断データパス・マスタラッチまたは該診断データパス・スレーブラッチのうちの１つとの間で該演算信号値の転送を可能にし、それによって該診断データパスが該演算信号を記憶するように働き、他方該スリープモードの間該演算データパス・マスタラッチと該演算パススレーブラッチの電源が遮断されるステップと、
を含む、信号値の記憶方法。
【実施例】
【００１８】
次に本発明について図面を参照して実施例を詳細に説明することにより、本発明の上記および他の目的、特徴と利点を明らかにする。
図１は演算モード、診断モード、およびスリープモードにおける信号値記憶回路２を示す。回路２は演算データパスを含み、このパスは伝達ゲート４，演算データパス・マスタラッチ６，伝達ゲート８，および共有スレーブラッチ１０を含む（伝達ゲート８はラッチの一部を構成すると考えてもよい）。診断データパスは診断パス分離回路１２（これもラッチゲートである），診断データパス・マスタラッチ１４，トライステートインバータ１６（ここで用いるトライステートインバータはもし望むならば、あるいは適当であれば、一般に任意のトライステートが可能であるドライバ回路で置き換えることができる）、共有スレーブラッチ１０およびスキャン出力イネーブルゲート１８によって構成される。スリープモードパス２０は共有スレーブラッチ１０から伝達ゲート２２を経由して診断データパス・マスタラッチ１４に至る。回路２の演算モードと診断モードはクロックドスキャン型フリップフロップを提供する。もっと具体的に云うと、演算クロック信号CLKのそれぞれの位相毎に、信号値が演算データパス・マスタラッチ６と共有スレーブラッチ１０との間にクロックされる。診断クロック信号SCLKのそれぞれの位相毎に、診断信号値が診断データパス・マスタラッチ１４と共有スレーブラッチ１０との間にクロックされる。診断パス出力ゲート１８はそれぞれ相互に接続されている回路２の間で診断信号値の通過を阻止するかまたは許可する働きをする。診断信号値は診断の目的のために直列スキャンチェーン（図示せず）として構成される。
【００１９】
スリープモード制御信号SLPの制御下で働くスリープモードパス２０は、スリープモードに入りたいとき、共有スレーブラッチ１０内に保持されている演算信号値を診断データパス・マスタラッチ１４に送り込む役目をする。それから診断クロック信号SCLKを使って、その演算信号をスリープモードの間に診断データパス・マスタラッチ１４内にラッチすることができる（もしも耐ソフトエラー性を強化したければ、スリープモードの間二重ラッチング構成にすることも可能であろう）。ここで説明する回路を制御するのに必要な制御信号は、もし望むならば、あるいは適当であれば、種々の方法で発生させることができることが理解されよう。診断データパス・マスタラッチ１４と、診断クロック信号SCLKとスリープモード制御信号SLPを供給する回路とを囲んでいる点線のボックスは、これらの回路要素がスリープモードの間電源供給を維持されていることを意味する。（おそらく別の電源電圧を使う。MCLK、SEおよびゲート３０もスリープモードの間電源の供給を維持すべきである。）一方、このボックスの外の回路要素はバーチャルグランド電源、バーチャルソース電源、あるいはこれらの組み合わせのような既知の技術を使って、電源供給をしゃ断される。図１の説明において、スリープモード動作は診断データパス・マスタラッチ１４により支持されていることが理解されよう。したがって、診断データパス・マスタラッチ１４を構成するゲートはスリープモードの間消費電力を減らすように設計することができる。診断モードの間の速度やその他の尺度におけるこれらのゲートの性能は、低消費電力特性の二の次である。
【００２０】
図２はクロック信号発生器を示す。マスタクロック信号MCLKがNANDゲート２６でイネーブル信号Eのラッチされた値によりゲートされて、演算クロック信号CLKを形成する。マスタクロック信号MCLKの制御下でイネーブル信号Eをラッチングすることは、クロック信号のグリッチを避けるのに役立つ。さもなければイネーブル信号Eの変化に伴ってグリッチが生じうるのである。
【００２１】
スキャンイネーブル信号SEはノアゲート２８の動作を介してアサートされたとき演算クロック信号CLKを不能にするように働く。これはまたナンドゲート３０を使うマスタクロック信号MCLKに続いて診断クロック信号SCLKの発生を可能にするようにも働く。
【００２２】
図３はスリープモードに入るときとそこから出るときに図１の回路に関してクロック信号と制御信号のタイミング図である。図３には時刻A、B、C、Dという各点に印が記されているが、これらの各時点における図１の回路の状態をそれぞれ図４から図７に示す。
【００２３】
スリープモードに入る前、マスタクロックMCLKがローで止まっている。これは演算クロックCLKと診断クロックSCLKもローにする。それからスリープモード制御信号SLPがアサートされる。このスリープモード制御信号SLPは電源制御回路により、またはソフトウェアの制御下もしくはその他のいろいろな既知の方法により発生させることができる。
【００２４】
時刻Aになると、スリープモード制御信号SLPは図４に示すように伝達ゲート２２を開く役目をする。すると共有スレーブラッチ１０内に保持されていた演算信号値が診断データパス・マスタラッチ１４に捕獲される。スリープモード制御信号SLPがアサートされると、診断パス分離回路１２の働きにより、診断データパスに入った診断データ入力が診断データパス・マスタラッチ１４に届いてそこに記憶されている演算信号値を壊すのを阻止する。
【００２５】
時刻Aの後でスキャンイネーブル信号がアサートされる。図２に関して説明したように、このことによりマスタクロック信号MCLKに続いて診断クロック信号SCLKの発生を可能にする。同時に演算クロック信号CLKを不能にする。図３の時刻Bに示すように、マスタクロック信号MCLKが立ち上がると、診断クロック信号SCLKも立ち上がるが、演算クロック信号CLKはローのままである。
【００２６】
図５は時刻Bで制御信号が加えられたときの回路２の応答を示す。このとき演算信号値は診断データパス・マスタラッチ１４内のフィードバックによりラッチされる。トライステートインバータ１６が診断データ出力ゲート１８（電源が入っているときは常に働いている）に作用して、診断データパス・マスタラッチ１４内に記憶されている値が診断データ出力に伝達されることを可能にする。しかし、診断パス分離回路１２は依然として診断データ入力を阻止するように働いているので、診断データパスから出力される診断データ出力は、直列に接続されている他の回路２に記憶されている他の演算信号値を壊さない。
【００２７】
時刻Bに続いてスリープモード制御信号SLPがローに遷移して、点線で囲ったボックスの外側にある回路要素すべてから電源が除かれる。それからこれらの回路要素はすべてフロート状態になるか、またはそれぞれ特有の環境に応じたある値をとることができる。他方、そのときの演算データ値は診断データパス・マスタラッチ１４に保持される。これが図６に示した時刻Cにおける回路の状態である。
【００２８】
スリープモードから出るのに必要なことは、適当な制御信号で電源を回復することだけである。診断クロック信号SCLKがハイになるとトライステートインバータ１６は開き、記憶されている演算値が診断データパス・マスタラッチ１４から共有スレーブラッチ１０へ伝達されるのを可能にする。図３に示すように、図７の時刻Dの後、nCLK信号がローになるのに続いてスキャンイネーブル信号SEがローになると、図２のクロック発生回路２４がマスタクロック信号MCLKのクロッキングに応答して演算クロック信号CLKの発生を開始することができる。それから正規の演算モードの働きを再開することができる。共有スレーブラッチ内に置かれている正しい値により、CLKの最初の立ち上がり端ですべての下流の回路が正しく機能するようになることに注意されたい。
【００２９】
図２の動作において、診断モードクロック信号SCLKが供給され、これと演算モードクロック信号CLK間の固定的な関係が要求される。その関係は、診断クロック信号SCLKは演算モードの間作動しないということであり、逆もまたしかりである。このことにより、共有スレーブラッチ１０内の２個のトライステートインバータが、演算データパスと診断データパスの両者の一部として適切にクロックされたラッチング機能を提供することが可能になる。
【００３０】
以上図面を参照しながら本発明の実施例を説明したが、これらの実施例に限定するものではないこと、および、請求の範囲に記載した本発明の範囲と精神から逸脱することなく、種々の変更や修正をなすことが当業者により可能であることを理解されたい。
【図面の簡単な説明】
【００３１】
【図１】演算モード、診断モードおよびスリープモードを提供する信号値を記憶する回路の略図。
【図２】図１の回路と共に使うクロック信号発生器の略図。
【図３】図１の回路におけるスリープモードへの出入りを示すタイミング図。
【図４】図３のタイミング図で示した種々の時刻における図１の回路の状態と動作を示す図。
【図５】図３のタイミング図で示した種々の時刻における図１の回路の状態と動作を示す図。
【図６】図３のタイミング図で示した種々の時刻における図１の回路の状態と動作を示す図。
【図７】図３のタイミング図で示した種々の時刻における図１の回路の状態と動作を示す図。
【符号の説明】
【００３２】
２  信号値記憶回路
４  伝達ゲート
６  演算データパス・マスタラッチ
８  伝達ゲート
１０  共有スレーブラッチ
１２  診断パス分離回路
１４  診断データパス・マスタラッチ
１６  トライステートインバータ
１８  診断パス出力ゲート
２０  スリープモードパス
２２  伝達ゲート
【図１】
2006025400.tif 000003
【図２】
2006025400.tif 000004
【図３】
2006025400.tif 000005
【図４】
2006025400.tif 000006
【図５】
2006025400.tif 000007
【図６】
2006025400.tif 000008
【図７】
2006025400.tif 000009