(57)【要約】【課題】相異なる抵抗温度係数を有する抵抗素子の直列抵抗が温度に影響を受けずに、均一な抵抗値を有する抵抗素子及びそれを用いた半導体素子を提供する。【解決手段】第１抵抗素子と直列に連結されて温度の上昇によって抵抗が増加する第２抵抗素子を備え、第２抵抗素子は、下記の式を満足する相異なる大きさの第２の幅と第２の長さとを有する抵抗素子及び半導体素子である。ｘ＝−（Ｔｐ×Ｒｐ）／（Ｔａ×Ｒａ）、ここで、Ｔｐ、Ｔａは、第１抵抗素子及び第２抵抗素子それぞれの抵抗温度係数であり、Ｒｐ、Ｒａは、各々第１抵抗素子及び第２抵抗素子のシート抵抗である。【選択図】図２Ａ
2006203209.tif 000002
【特許請求の範囲】
【請求項１】
第１の幅と第１の長さを有し、温度の上昇によって抵抗が減少する第１抵抗素子と、
前記第１抵抗素子と直列に連結されて温度の上昇によって抵抗が増加する第２抵抗素子と、を備え、
前記第２抵抗素子は、下記の式を満足する相異なる大きさの第２の幅と第２の長さとを有することを特徴とする均一な抵抗値を有する抵抗素子：
ｘ＝−（Ｔｐ×Ｒｐ）／Ｔａ×Ｒａ、
ここで、前記Ｔｐ、Ｔａは、前記第１抵抗素子及び前記第２抵抗素子それぞれの抵抗温度係数であり、前記Ｒｐ、Ｒａは、各々第１抵抗素子及び前記第２抵抗素子のシート抵抗である。
【請求項２】
前記第１の幅と前記第１の長さは、同じであることを特徴とする請求項１に記載の均一な抵抗値を有する抵抗素子。
【請求項３】
前記第２の長さは、前記第２の幅より１．２ないし１．５倍長いことを特徴とする請求項１に記載の均一な抵抗値を有する抵抗素子。
【請求項４】
前記第１抵抗素子は、半導体基板上に形成されたパッド状のポリシリコンよりなることを特徴とする請求項１に記載の均一な抵抗値を有する抵抗素子。
【請求項５】
前記第２抵抗素子は、半導体基板内に形成された不純物領域であることを特徴とする請求項１に記載の均一な抵抗値を有する抵抗素子。
【請求項６】
同じ大きさの第１幅及び第１長さを有しつつ、半導体基板上に形成され、温度の上昇によって抵抗が減少する第１抵抗素子と、
前記第１抵抗素子と所定の間隔だけ離隔されて前記第１抵抗素子と直列に連結され、下記の式を満足する相異なる大きさの第２の幅及び第２の長さを有しつつ、温度の上昇によって抵抗が増加する前記半導体基板内に形成された第２抵抗素子と、
前記第１抵抗素子の一側と前記第２抵抗素子の一側とを直列に連結する金属配線層と、を備える均一な抵抗値を有する抵抗素子を用いた半導体素子：
ｘ＝−（Ｔｐ×Ｒｐ）／（Ｔａ×Ｒａ）、
ここで、前記Ｔｐ、Ｔａは、前記第１抵抗素子及び前記第２抵抗素子それぞれの抵抗温度係数であり、前記Ｒｐ、Ｒａは、各々第１抵抗素子及び前記第２抵抗素子のシート抵抗である。
【請求項７】
前記第１の幅と前記第１の長さは、同じであることを特徴とする請求項６に記載の均一な抵抗値を有する抵抗素子を用いた半導体素子。
【請求項８】
前記第２長さは、前記第２の幅より１．２ないし１．５倍長いことを特徴とする請求項６に記載の均一な抵抗値を有する抵抗素子を用いた半導体素子。
【請求項９】
前記第１抵抗素子は、半導体基板上に形成されたパッド状のポリシリコンよりなることを特徴とする請求項６に記載の均一な抵抗値を有する抵抗素子を用いた半導体素子。
【請求項１０】
前記第２抵抗素子は、半導体基板内に形成された不純物領域であることを特徴とする請求項６に記載の均一な抵抗値を有する抵抗素子を用いた半導体素子。
【請求項１１】
前記第１抵抗素子は、ポリシリコンであり、前記第２抵抗素子は不純物領域であり、前記ｘは、約１．３２であることを特徴とする請求項６に記載の均一な抵抗値を有する抵抗素子を用いた半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に係り、特に、均一な直列抵抗値を有する抵抗素子及びそれを用いた半導体素子に関する。
【背景技術】
【０００２】
集積回路内に電流が流れれば、熱が発生して集積回路内の温度を変化させる。また、集積回路周辺の温度によっても、集積回路の温度が変化する。集積回路の温度変化は、素子の特性を不安定にする。特に、素子の微細化につれて、素子の特性変化はさらに顕著である。素子の特性変化のうち、重要なのは、温度による抵抗値の変化である。受動素子である抵抗素子は、化合物形態のポリシリコンとシリコン単結晶に不純物を注入した不純物領域が主に使われている。
【０００３】
表１は、ポリシリコンと前記不純物領域の、温度による抵抗値の変化の抵抗温度係数と２５℃でのシート抵抗のＲｓ（２５℃）とを例として挙げている。
【０００４】
【表１】
2006203209.tif 000003
【０００５】
抵抗温度係数は、２５℃の抵抗値を基準として温度によって変わる抵抗値の比率を意味し、シート抵抗Ｒｓ（２５℃）は、２５℃で同じ幅及び長さを有するシート状の抵抗体の面抵抗である。同じ幅及び長さを有するシートをスクエア（ｓｑｕａｒｅ）と称する。もし、ポリシリコンと不純物領域とがいずれも１スクエアを有するならば、ポリシリコン及び不純物領域は、いずれも同じ幅及び長さを有するシートである。
【０００６】
表１を参照すれば、ポリシリコンは、温度の上昇によって抵抗値が減少する特性を有し、不純物領域は温度の上昇によって抵抗値が増加する特性を示す。すなわち、ポリシリコンは、負の抵抗温度係数を有し、不純物領域は正の抵抗温度係数を有する。一方、集積回路は、一般的に−４５℃から１２５℃で使われると仮定して、抵抗値の変化をテストする。抵抗素子を単独または組合わせて使用する時、相異なる抵抗温度係数のために、温度によって均一な抵抗値を保持することは難しくなる。特に、相異なる抵抗温度係数を有する抵抗素子を直列に連結した時、温度による直列抵抗を均一に保持することは難しい。
【０００７】
均一な抵抗値を保持するために別途の温度補償回路を用いて抵抗値の変化を補完できるが、これは新たな工程と費用とが付加されねばならない。したがって、相異なる抵抗温度係数を有する抵抗素子が温度に影響を受けず、均一な抵抗値を有することが必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明が解決しようとする技術的課題は、相異なる抵抗温度係数を有する抵抗素子の直列抵抗が温度に影響を受けないようにする均一な抵抗値を有する抵抗素子を提供するところにある。
【０００９】
本発明が解決しようとする他の技術的課題は、相異なる抵抗温度係数を有する抵抗素子の直列抵抗が温度に影響を受けないようにする均一な抵抗値を有する抵抗素子を用いた半導体素子を提供するところにある。
【課題を解決するための手段】
【００１０】
前記技術的課題を達成するための本発明による抵抗素子は、第１の幅及び第１の長さを有し、温度の上昇によって抵抗が減少する第１抵抗素子及び前記第１抵抗素子と直列に連結されて温度の上昇によって抵抗が増加する第２抵抗素子を備え、前記第２抵抗素子は、下記の式を満足する相異なる大きさの第２の幅及び第２の長さを有する。
ｘ＝−（Ｔｐ×Ｒｐ）／（Ｔａ×Ｒａ）、
【００１１】
ここで、前記Ｔｐ、Ｔａは、前記第１抵抗素子及び前記第２抵抗素子それぞれの抵抗温度係数であり、前記Ｒｐ、Ｒａは、各々第１抵抗素子及び前記第２抵抗素子のシート抵抗である。
【００１２】
前記第１の幅と前記第１の長さは、同じであることが望ましい。前記第２の長さは、前記第２の幅より１．２ないし１．５倍長くなりうる。
【００１３】
前記第１抵抗素子は、半導体基板上に形成されたパッド状のポリシリコンよりなりうる。前記第２抵抗素子は、半導体基板内に形成された不純物領域でありうる。
【００１４】
前記他の技術的課題を達成するための本発明による抵抗素子を用いた半導体素子は、同じ大きさの第１幅及び第１長さを有しつつ、半導体基板上に形成され、温度の上昇によって抵抗が減少する第１抵抗素子を含む。また、前記第１抵抗素子と所定の間隔だけ離隔されて、前記第１抵抗素子と直列に連結され、下記の式を満足する相異なる大きさの第２の幅及び第２の長さを有しつつ、温度の上昇によって抵抗が増加して前記半導体基板内に形成された第２抵抗素子を備える。
ｘ＝−（Ｔｐ×Ｒｐ）／（Ｔａ×Ｒａ）、
【００１５】
ここで、前記Ｔｐ、Ｔａは、前記第１抵抗素子及び前記第２抵抗素子それぞれの抵抗温度係数であり、前記Ｒｐ、Ｒａは、各々第１抵抗素子及び前記第２抵抗素子のシート抵抗である。
【００１６】
前記第１抵抗素子の一側と前記第２抵抗素子の一側とを直列に連結する金属配線層を備える。
【００１７】
前記第１の幅及び前記第１の長さは、同じであることが望ましい。前記第２長さは、前記第２の幅より１．２ないし１．５倍長くなりうる。
【００１８】
前記第１抵抗素子は、半導体基板上に形成されたパッド状のポリシリコンよりなりうる。
【００１９】
前記第１抵抗素子はポリシリコンであり、前記第２抵抗素子は不純物領域であり、前記ｘは１．３２でありうる。
【発明の効果】
【００２０】
本発明による抵抗素子及びそれを用いた半導体素子は、第１抵抗素子に対する第２抵抗素子のスクエア比を調節することによって、第１抵抗素子と第２抵抗素子との直列抵抗を温度によって均一に保持しうる。
【発明を実施するための最良の形態】
【００２１】
以下、添付された図面を参照しつつ本発明の望ましい実施例を詳細に説明する。後述する実施例は様々な他の形に変形でき、本発明の範囲が後述する実施例に限定されるものではない。本発明の実施例は、当業者に本発明をさらに完全に説明するために提供されるものである。
【００２２】
本発明の実施例で適用される抵抗素子の温度Ｔによる抵抗値Ｒ（Ｔ）は、次のような数式１により定義される。
［数式１］
Ｒ（Ｔ）＝Ｒｓ（１．０＋ＴＣＲ×△Ｔ）、△Ｔ＝Ｔ−２５℃
【００２３】
この際、ＴＣＲ（Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔｓ  ｏｆ  Ｒｅｓｉｓｔｏｒ）は、温度による抵抗の変化を示す抵抗温度係数である。Ｒｓは、２５℃で同じ幅及び長さを有するシート状の抵抗体の面抵抗である。−４５℃、２５℃及び１２５℃で本発明の第１抵抗素子と第２抵抗素子の抵抗値は数式１により求めうる。また、−４５℃から１２５℃までの抵抗値変化率の抵抗変化率△Ｒは、次のような数式２を用いて求め得る。
［数式２］
△Ｒ＝抵抗値の変化／温度変化＝［Ｒ（１２５℃）−Ｒ（−４５℃）］／１７０
【００２４】
次いで、本発明の実施例による温度変化による抵抗変化率を均一にする方法について説明する。
【００２５】
負の抵抗温度係数を有する第１抵抗素子、例えば、ポリシリコンの抵抗温度係数をＴｐ、シート抵抗をＲｐと仮定し、正の抵抗温度係数を有する第２抵抗素子、例えば、不純物領域の抵抗温度係数をＴａ、シート抵抗をＲａと仮定する。温度による抵抗値の変化△Ｒｐ、△Ｒａは、数式１及び数式２を用いて求めれば、
△Ｒｐ＝［Ｒｐ（１２５℃）−Ｒ（−４５℃）］／１７０
＝［Ｒｐ（１．０＋Ｔｐ×（１２５−２５））−Ｒｐ（１．０＋Ｔｐ（−４５−２５））］／１７０
＝Ｔｐ×Ｒｐであり、
△Ｒａ＝Ｔａ×Ｒａである。
【００２６】
一方、直列に連結された第１抵抗素子及び第２抵抗素子の温度による抵抗値の変化を均一にするには、△Ｒｐ＋ｘ△Ｒａ＝０にせねばならない。この際、ｘは、第１抵抗素子の１−スクエアに対して第２抵抗素子のスクエアの大きさの比率である。すなわち、ｘは、温度による抵抗値を均一化するための第２抵抗素子の第２幅Ｗ２や第２長さＬ２を決定する。ｘは、数式３により定義される。
［数式３］
ｘ＝−△Ｒｐ／△Ｒａ＝−（Ｔｐ×Ｒｐ）／（Ｔａ×Ｒａ）
【００２７】
比較例
図１Ａは、同じ幅Ｗ１及び長さＬ１を有する第１抵抗素子と同じ幅Ｗ２及び長さＬ２を有する第２抵抗素子の配列を示す平面図であり、図１Ｂは、図１Ａの切断線１Ｂ−１Ｂによる断面図である。
【００２８】
図１Ａ及び図１Ｂを参照すれば、第１抵抗素子１６は同じ大きさの第１幅Ｗ１及び第１長さＬ１を有しつつ、半導体基板１０上に形成される。第１長さＬ１は、第１抵抗素子１６内に形成されたコンタクト１８間の最小間隔を意味し、第１幅Ｗ１は、第１長さＬ１に垂直な方向への第１抵抗素子１６の幅を意味する。第１抵抗素子１６は、温度の上昇によって抵抗が減少する負の抵抗温度係数を有する。第１抵抗素子１６は、化合物形態のポリシリコンを使用でき、半導体基板１０上にパッド状に形成されうる。
【００２９】
第２抵抗素子１４は、第１抵抗素子１６と所定の間隔だけ離隔され、同じ大きさの第２幅Ｗ２及び第２長さＬ２を有しつつ、半導体基板１０内に形成される。第２長さＬ２及び第２幅Ｗ２は、第１抵抗素子１６と同じ方法で定義する。第２抵抗素子１４は、絶縁膜１２により限定される。第２抵抗素子１４は、温度の上昇によって抵抗が増加する正の抵抗温度係数を有する。第２抵抗素子１４は、単結晶であるシリコン基板に不純物を注入して形成した不純物領域でありうる。第１抵抗素子１６の一側と第２抵抗素子１４の一側は、図１Ｂのようにコンタクト１８と金属配線層２０とを用いて直列に連結される。
【００３０】
表２は、本発明の比較例による各々抵抗素子と前記抵抗素子とが直列に連結された場合の、−４５℃、２５℃及び１２５℃での抵抗値及び数式２による抵抗変化率△Ｒを示すものである。
【００３１】
【表２】
2006203209.tif 000004
【００３２】
直列に連結した時、数式２による−４５℃から１２５℃までの抵抗変化率△Ｒは、正の抵抗温度係数を有する第１抵抗素子１６と負の抵抗温度係数を有する第２抵抗素子１４との抵抗変化が相殺されて、−５．３７％まで減少する。すなわち、温度による抵抗値の変化が大きく発生する。
【００３３】
実施例
図２Ａは、同じ幅Ｗ１及び長さＬ１を有する第１抵抗素子５６と相異なる幅Ｗ３及び長さＬ３を有する第２抵抗素子５４の配列を示す平面図であり、図２Ｂは、図２Ａの切断線２Ｂ−２Ｂによる断面図である。
【００３４】
図２Ａ及び図２Ｂを参照すれば、第１抵抗素子５６は同じ大きさの第１幅Ｗ１と第１長さＬ１を有しつつ、半導体基板５０上に形成される。第１長さＬ１は、第１抵抗素子５６内に形成されたコンタクト５８間の最小間隔を意味し、第１幅Ｗ１は、第１長さＬ１に垂直な方向への第１抵抗素子５６の幅を意味する。第１抵抗素子５６は、温度の上昇によって抵抗が減少する負の抵抗温度係数を有する。第１抵抗素子５６は、化合物形態のポリシリコンを使用でき、半導体基板５０上にパッド状に形成されうる。
【００３５】
第２抵抗素子５４は、第１抵抗素子５６と所定の間隔だけ離隔され、数式３を満足する第３幅Ｗ３及び第３長さＬ３を有しつつ、半導体基板５０内に形成される。第２抵抗素子５４は、絶縁膜５２により限定される。第３長さＬ３と第３幅Ｗ３は、第１抵抗素子５６と同じ方法で定義する。第２抵抗素子５４は、温度の上昇によって抵抗が増加する正の抵抗温度係数を有する。第２抵抗素子５４は、単結晶であるシリコン基板に不純物を注入して形成した不純物領域でありうる。第１抵抗素子５６の一側と第２抵抗素子５４の一側は、図２Ｂのようにコンタクト５８と金属配線層６０とを用いて直列に連結される。
【００３６】
本発明の実施例による第３幅Ｗ３及び第３長さＬ３は、表１のデータを例として数式３を用いて求めた。この際、第１抵抗素子５６のポリシリコンのＴｐは−０．０３５２、Ｒｓは５９０であり、第２抵抗素子５４の不純物領域のＴａは０．１０１４、Ｒｓは１５５である。これにより、ｘ＝−［（−０．０３５２）×（５９０）］／０．１０１４×１５５であるために、ｘは約１．３２１４である。すなわち、第１抵抗素子５６より第２抵抗素子５４を約１．３２１４スクエアだけ増加させれば、第１抵抗素子５６と第２抵抗素子５４との直列抵抗は、ほぼ０に近づけうる。
【００３７】
１．３２１４スクエアは、抵抗素子５４の第３幅Ｗ３を比較例の第２幅Ｗ２と同一に保持し、長さＬ３を第２長さＬ２より約１．３２１４倍に延ばすことによって得られる。すなわち、Ｌ３は約１．３２１４  Ｌ２である。
【００３８】
表３は、本発明の実施例によるそれぞれの抵抗素子と前記抵抗素子が直列に連結された場合に、−４５℃、２５℃及び１２５℃での抵抗値及び数式２による抵抗変化率△Ｒを示すものである。
【００３９】
【表３】
2006203209.tif 000005
【００４０】
直列に連結した時、数式２による−４５℃から１２５℃までの抵抗変化率△Ｒは、正の抵抗温度係数を有する第１抵抗素子５６と負の抵抗温度係数を有する第２抵抗素子５４の抵抗変化が相殺されて、−０．０２％まで減少する。すなわち、温度による抵抗値の変化がほとんどない。
【００４１】
以上、本発明は、望ましい実施例に基づいて詳細に説明したが、本発明は、前記実施例に限定されず、本発明の技術的思想の範囲内で当業者によって色々な変形が可能である。
【産業上の利用可能性】
【００４２】
本発明は、電子部品及び半導体メモリ素子の製造産業分野に利用可能であり、特に、ＤＲＡＭ、不揮発性メモリ素子及びそれを用いた電子部品の製造産業に有用である。
【図面の簡単な説明】
【００４３】
【図１Ａ】同じ幅Ｗ１及び長さＬ１を有する第１抵抗素子と同じ幅Ｗ２及び長さＬ２を有する第２抵抗素子の配列を示す平面図である。
【図１Ｂ】図１Ａの切断線１Ｂ−１Ｂの断面図である。
【図２Ａ】同じ幅Ｗ１及び長さＬ１を有する第１抵抗素子と異なる幅Ｗ３及び長さＬ３を有する第２抵抗素子の配列を示す平面図である。
【図２Ｂ】図２Ａの切断線２Ｂ−２Ｂの断面図である。
【符号の説明】
【００４４】
５０  半導体基板
５２  絶縁膜
５４  第２抵抗素子
５６  第１抵抗素子
５８  コンタクト
６０  金属配線層
【図１Ａ】
2006203209.tif 000006
【図１Ｂ】
2006203209.tif 000007
【図２Ａ】
2006203209.tif 000008
【図２Ｂ】
2006203209.tif 000009