(57)【要約】【課題】  シリアル送信データ量を増加させることなく、容易かつ正確に画像データの位置を認識できて、データ送受信の高速化、送信・受信タイミング制御回路の小回路規模を実現する。【解決手段】  同期コードシリアル信号の値に応じて画像データパラレル信号の差動電圧の振幅を変化させるように、パラレル−シリアル変換回路２１からの画像データシリアル信号をＬＶＤＳ送信器２２で差動振幅信号に変換して、同期コードシリアル信号と画像データシリアル信号の各信号値を同時に送信し、受信側において、同期コードシリアル信号の値に応じて画像データシリアル信号の差動電圧の振幅を変化させた差動振幅信号をＬＶＤＳ受信器３１で受信して、同期コードシリアル信号と画像データシリアル信号の各信号値を所定の比較処理に基づいて分離出力する。【選択図】  図１
2006024972.tif 000002
【特許請求の範囲】
【請求項１】
１画素当たりＮビット（Ｎは自然数）の画像データパラレル信号を画像データシリアル信号に変換するパラレル−シリアル変換手段と、
画像データの位置を示す同期コードシリアル信号の値に応じて該画像データシリアル信号の差動振幅信号の差動電圧の振幅を変化させるように、該パラレル−シリアル変換手段からの該画像データシリアル信号を該差動振幅信号に変換して、該同期コードシリアル信号と該画像データシリアル信号の各信号値を同時に送信可能とする差動振幅信号送信手段とを有するデータ送信装置。
【請求項２】
前記差動振幅信号送信手段は、
該パラレル−シリアル変換手段から出力される画像データシリアル信号を差動振幅信号に変換するＬＶＤＳ（Low Voltage Differential Signal；低電圧差分信号）送信手段と、
前記同期コードシリアル信号の値に応じて、該ＬＶＤＳ送信手段に供給される定電流を制御する定電流制御手段とを有する請求項１に記載のデータ送信装置。
【請求項３】
前記定電流制御手段は、
前記同期コードシリアル信号をゲート入力とするトランジスタ手段と、該トランジスタ手段のソース側に接続された第１定電流電源と、該トランジスタ手段および第１定電流電源からなる直列回路に並列に接続された第２定電流電源とを有し、前記同期コードシリアル信号の値に応じて、該第１定電流電源および該第２定電流電源と、該第２定電流電源とのいずれかに対応する定電流を該ＬＶＤＳ送信手段に供給する請求項２に記載のデータ送信装置。
【請求項４】
前記定電流制御手段は、
前記同期コードシリアル信号をゲート入力とするトランジスタ手段と、該トランジスタ手段のソース側に接続された定電流電源とを有し、前記同期コードシリアル信号の値に応じて、該ゲート入力に対応した２種類の定電流のいずれかを該ＬＶＤＳ送信手段に供給する請求項２に記載のデータ送信装置。
【請求項５】
前記ＬＶＤＳ送信手段の二つの出力伝送ライン間に配設され、該ＬＶＤＳ送信手段から出力される信号電流を信号電圧に変換する抵抗手段をさらに有した請求項１〜４のいずれかに記載のデータ送信装置。
【請求項６】
前記同期コードシリアル信号のデータ列は、前記画像データの１フレームの始端を示す同期コードＦＳ、該１フレームの終端を示す同期コードＦＥ、該１フレームの一部を構成する１ラインの始端を示す同期コードＬＳ、該１ラインの終端を示す同期コードＬＥの４種類それぞれを該画像データの位置情報として識別可能とする固有のデータ列を有する請求項１〜５のいずれかに記載のデータ送信装置。
【請求項７】
前記同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端および終端、該１フレームの一部を構成する１ラインの始端および終端をそれぞれ示している請求項１〜５のいずれかに記載のデータ送信装置。
【請求項８】
前記同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端および終端をそれぞれ示している請求項１〜５のいずれかに記載のデータ送信装置。
【請求項９】
前記同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端を示している請求項１〜５のいずかに記載のデータ送信装置。
【請求項１０】
前記同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１画素データの始端および終端をそれぞれ示している請求項１〜５のいずれかに記載のデータ送信装置。
【請求項１１】
前記同期コードのシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１画素データの始端を示している請求項１〜５のいずれかに記載のデータ送信装置。
【請求項１２】
同期コードシリアル信号の値に応じて画像データシリアル信号の差動電圧の振幅を変化させた差動振幅信号を受信して、該同期コードシリアル信号と該画像データシリアル信号の各信号値を所定の比較処理に基づいて分離出力する差動振幅信号受信手段を有するデータ受信装置。
【請求項１３】
前記差動振幅信号受信手段から出力される同期コードシリアル信号から、前記画像データの位置を示す同期信号に変換する同期信号変換手段と、該差動振幅信号受信手段から出力される画像データシリアル信号を１画素当たりＮビット（Ｎは自然数）の画像データパラレル信号に変換するシリアル-パラレル変換手段とを更に有する請求項１２に記載のデータ受信装置。
【請求項１４】
前記差動振幅信号受信手段は、前記差動振幅信号の差動電圧の振幅を変化させることにより、前記同期コードシリアル信号と画像データシリアル信号の各信号値が同時に送信された該差動振幅信号の信号電流を信号電圧に変換する抵抗手段を介して該各信号値を該信号電圧として受信するＬＶＤＳ（Low Voltage DifferentialSignal；低電圧差分信号）受信手段である請求項１２または１３に記載のデータ受信装置。
【請求項１５】
前記所定の比較処理により前記同期コードシリアル信号と画像データシリアル信号の各信号値がそれぞれ「０」か「１」かをそれぞれ検出する請求項１２に記載のデータ受信装置。
【請求項１６】
前記同期コードシリアル信号のデータ列は、前記画像データの１フレームの始端を示す同期コードＦＳ、該１フレームの終端を示す同期コードＦＥ、該１フレームの一部を構成する１ラインの始端を示す同期コードＬＳ、該１ラインの終端を示す同期コードＬＥの４種類をそれぞれ該画像データの位置情報として識別可能とする固有のデータ列を有する請求項１２〜１５のいずれかに記載のデータ受信装置。
【請求項１７】
前記同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端および終端、該１フレームの一部を構成する１ラインの始端および終端をそれぞれ示している請求項１２〜１５のいずれかに記載のデータ受信装置。
【請求項１８】
前記同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端および終端をそれぞれ示している請求項１２〜１５のいずれかに記載のデータ受信装置。
【請求項１９】
前記同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端を示している請求項１２〜１５のいずれかに記載のデータ受信装置。
【請求項２０】
前記同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１画素データの始端および終端をそれぞれ示している請求項１２〜１５のいずれかに記載のデータ受信装置。
【請求項２１】
前記同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１画素データの始端を示している請求項１２〜１５のいずれかに記載のデータ受信装置。
【請求項２２】
請求項１〜１１のいずれかに記載のデータ送信装置と、請求項１２〜２１のいずれかに記載のデータ受信装置とを備え、該データ送信装置からのデータを該データ受信装置にて受信するデータ送受信装置。
【請求項２３】
カメラモジュールと電子情報装置の画像表示装置との間で前記画像データおよび同期コードを多重送受信可能とする請求項２２に記載のデータ送受信装置。
【請求項２４】
１画素当たりＮビット（Ｎは自然数）の画像データパラレル信号を画像データシリアル信号に変換するパラレル−シリアル変換処理と、
同期コードシリアル信号の値に応じて該画像データシリアル信号の差動電圧の振幅を変化させるように、該画像データシリアル信号を差動振幅信号に変換して、該同期コードシリアル信号と該画像データシリアル信号の各信号値を同時に送信する差動振幅信号送信処理と、
該同期コードシリアル信号の値に応じて該画像データシリアル信号の差動電圧の振幅を変化させた差動振幅信号を受信して、該同期コードシリアル信号と該画像データシリアル信号の各信号値を分離出力する差動振幅信号受信処理とを有するデータ送受信方法。
【請求項２５】
前記差動振幅信号受信処理は、該同期コードシリアル信号と画像データシリアル信号の分離処理をし、
該分離処理で得られた同期コードシリアル信号から同期信号を検出する同期信号検出処理と、
該分離処理で得られた画像データシリアル信号を１画素当たりＮビット（Ｎは自然数）のパラレル信号に変換する画像データパラレル信号変換処理とを更に有する請求項２４に記載のデータ送受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばカメラモジュールとこれに接続された電子情報装置との間などでのデータ伝送、特に、移動通信端末装置の画像表示装置（ディスプレイ装置）とカメラモジュールとの間でデータ伝送を行うデータ送信装置、これにより伝送されたデータを受信するデータ受信装置、これらを用いたデータ送受信装置およびデータ送受信方法に関する。
【背景技術】
【０００２】
一般的に、例えばディジタル・カメラおよびディジタル・ビデオ・カメラなどでは、光学画像の電気信号への変換はイメージセンサ（例えば電荷結合素子ＣＣＤまたは相補型金属酸化膜半導体ＣＭＯＳ）によって実現されている。このイメージセンサを構成する各素子は、小さな規則的な画像要素であって、光と色に敏感な画像要素（画素部；検出器マトリックスとも呼ばれている）を有するプレートである。この検出器マトリックスの解像度はその物理的なサイズとその集積度によって変動する。一般に、イメージセンサは、２次元的でマトリックス状に配置された数十万またはそれ以上の画素を有している。
【０００３】
このようなイメージセンサの製造において、高度に発達したＣＭＯＳ技術を利用することにより、同じ半導体素子上にディジタル電子装置とアナログ電子装置のイメージセンサとの統合化が可能となる。また、カメラモジュールのサイズと重量の減少により、このようなカメラモジュールを統合化した携帯用コンピュータや携帯移動通信端末装置のように、カメラモジュールはさらに小型の電子情報装置に搭載することが可能となっている。
【０００４】
カメラモジュールを、例えば携帯用コンピュータや携帯移動通信端末装置などに搭載する際、カメラモジュールから出力される画像信号には多くの出力線を必要とする。このように、多くの出力線を必要とすることは、ディジタル画像信号の配線問題やデータ転送問題、不要輻射ノイズの問題、端末装置やシステムの費用削減や低消費電力化、小型化を図る上で大きな課題となっている。
【０００５】
これらを解決する一つのディジタルデータ送受信方法として、特許文献１には、ディジタル画像信号を正確に伝送できるＬＶＤＳ（Low Voltage Differential Signal；低電圧差分信号）シリアル送受信方法が図６に開示されている。
【０００６】
図６は、従来のディジタルデータ送受信回路の要部構成例を示すブロック図である。
【０００７】
図６に示すように、ディジタルデータ送受信回路１００は、データを送信するデータ送信装置１０１と、送信されたデータを受信するデータ受信装置１１１とを有しており、このようなデータの送受信により、データ送信装置１０１から出力される画像信号に上記のように多くの出力線を必要としていない。
【０００８】
データ送信装置１０１は、回路１０２を制御する供給電圧Ｖｉｎ入力部１０３と、伝送されたビット要素を受信する入力部１０４と、非反転電流信号と反転電流信号とを伝送する出力部１０５，１０６と、外部電流設定用の抵抗器１０７とを有している。
【０００９】
データ受信装置１１１は、回路１１２を制御する供給電圧Ｖｉｎ入力部１１３と、非反転電流信号および反転電流信号を受信する入力部１１４，１１５と、受信された電流信号からビット要素を出力する出力部１１６と、外部利得設定用の抵抗器１１７とを有している。
【００１０】
この場合、データの伝送は、移動通信端末装置の供給電圧（例えば、典型的ＬＶＤＳ供給電圧がおよそ３．０Ｖの場合１．５から１．８Ｖ）で動作するサブＬＶＤＳタイプの電流信号のデータ送信装置１０１とデータ受信装置１１１とによって実行されるが、必ずしもこれに限るものではない。
【００１１】
信号は図６に従う自己バイアス信号伝送方法を用いて伝送ライン１１８，１１９でデータ送信装置１０１からデータ受信装置１１１へ転送される。この自己バイアス信号伝送方法では伝送ライン１１８，１１９間に抵抗器１２０（例えば抵抗値１００オームなど）が配設されている。
【００１２】
このデータ送信装置１０１からデータ受信装置１１１への伝送ライン１１８，１１９における波形図は図７に示している。なお、この動作原理は通常のＬＶＤＳ回路の場合と異なるものではない。
【００１３】
図７に示すように、伝送ライン１１８，１１９における電流信号は、非反転ラインである伝送ライン１１８の電圧波形が正である場合に１ビットとして解釈され、この場合には反転ラインである伝送ライン１１９の電圧波形は負である。これと同様に、０ビットの場合は逆の状況によって示される。サブＬＶＤＳタイプの電流信号送信器／受信器ペアは、電磁波のノイズを最小に保持しながら、高いデータ転送速度で使用が可能となる。
【００１４】
次に、例えばカメラモジュールから画像表示装置にデータ送信装置１０１によって出力される画像データの一例としてＶＧＡサイズの画像データについて説明する。
【００１５】
ＶＧＡサイズの画像データでは、１ライン中に６４０画素のデータを有しており、１フレーム中に４８０ラインのデータを有している。１画素のデータサイズは撮像素子の信号をディジタル値に量子化するビット数により８ビット〜１４ビットなどを有する場合が多い。従来技術によれば、カメラモジュールから画像表示装置に出力される画像データは、一つのフレームがいくつかのラインの単位で扱われる必要がある。画像データがどのフレームのそのラインに属するかの識別方法としてシリアル送受信データ列の一例を図８に示している。
【００１６】
図８において、フレームの始端が同期コードＦＳ（フレーム始端）２０１によって示され、フレームの終端が同期コードＦＥ（フレーム終端）２０２によって示されるように、特別の同期コードを用いてフレームが固定化されている。このフレーム内に、各ラインについての画像データと統計データとが、やはりレコードの始端を示す同期コードＬＳ（ライン始端）２０３と、レコードの終端を示す同期コードＬＥ（ライン終端）２０４とを有している。ここで、統計データには例えば輝度積算値などがあり、これを、明るすぎる画面のときに画面が暗くなるように、または暗すぎる画面のときに画面が明るくなるように露出制御に用いている。
【００１７】
本ケースでは、フレーム始端同期コードＦＳ２０１が伝送され、その後に、第１ライン用画像データ２０５とライン終端同期コードＬＥ２０４が続く。さらに、ライン始端同期コードＬＳ２０３の後に第２ライン用の画像データ２０５とライン終端同期コードＬＥ２０４が続く。このように、各ラインの始端を示すライン始端同期コードＬＳ２０３と、各ラインの終端を示すライン終端同期コードＬＥ２０４との間にそれぞれ、ライン１〜４８０用の各画像データ２０５がそれぞれ伝送される。さらに、最終のライン４８０用の画像データ２０５からライン終端同期コードＬＥ２０４の伝送後に、ライン始端同期コードＬＳ２０３が伝送され、さらに統計データＳＤ２０６が伝送される。次いで、この統計データＳＤ２０６の伝送後に、伝送されたフレームの終端を示すフレーム終端同期コードＦＥ２０２が伝送される。
【００１８】
統計データＳＤ２０６の統計データ量は、一つの画像データライン内のデータ量より少なくすることも、多くすることもできるので、これに対応して、最後のラインが短くなったり長くなったりする可能性がある。しかし、このことに起因して問題が生じることはまずない。なぜなら、フレームの始端が同期コードＦＳ２０１によって示され、フレームの終端が同期コードＦＥ２０２によって示されるように、画像データには現れない特別の同期コードを用いてフレームが確定されているからである。これによって、１フレーム内に、同期コードによって分離された４８０個のデータ単位の画像データを含み、４８１番目のデータ単位に統計データＳＤ２０６が含まれると想定することにより、受信側でライン１〜４８０用の各画像データ２０５と統計データＳＤ２０６とを一連のデータから簡単に分離することができる。また、予め統計データＳＤ２０６が存在していないことが分かっているときには、受信側にて４８０個のデータ単位の画像データ２０５を分離することができる。
【特許文献１】特開２００２−２１８４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、上記特許文献１に開示された従来のＬＶＤＳ（低電圧差分信号）シリアル送受信方法では、カメラモジュールが出力する画像信号をより少ない配線にて実現し、不要輻射ノイズの低減、システムの費用削減や低消費電力化，小型化の課題に対する解決策には効果があるが、各フレームおよびライン毎の画像データ２０５を容易かつ確実に分離すること、および、画像データ２０５とこの画像データ２０５に続く統計データＳＤ２０６を容易かつ確実に分離するためには、画像データ２０５には現れない特別な同期コードを用いたフレーム始端同期コードＦＳ２０１と、フレーム終端同期コードＦＥ２０２と、フレーム内の各ラインの始端を示すライン始端同期コードＬＳ２０３と、各ラインの終端を示すライン終端同期コードＬＥ２０４を用いる必要がある。このように、データ送信装置１０１の入力部１０４に入力する各ライン用の画像データ２０５および統計データＳＤ２０６の前後に同期コードを挿入する必要があること、また、データ受信装置１１１の出力部１１６から出力されるライン用画像データ２０５および統計データＳＤ２０６の前後に存在する同期コードを検出し且つこの同期コードとそれ以外の画像データ２０５や統計データＳＤ２０６とを分離する必要であることから、データ送信装置１０１の前段に同期コード挿入回路が必要となり、且つデータ受信装置１１１の後段に同期コード分離回路が必要となって、送受信時間の高速化の実現と、送信・受信タイミング制御回路を小さな回路規模で行うには更なる工夫が必要であるため最適ではない。
【００２０】
本発明は、上記従来の問題を解決するもので、特にカメラモジュールと電子情報装置との間でのＬＶＤＳデータ送受信において、画像データと同期コードの多重化処理およびその分離処理により、シリアル送信データ量を増加させることなく、容易かつ正確に１フレームの始端と終端および１ラインの画像データの始端と終端、さらには１画素データの始端と終端など、画像データの位置を認識させることができて、データ送受信の高速化と、送信・受信タイミング制御回路を小回路規模で実現できるデータ送信装置、これにより送信されたデータを受信するデータ受信装置、これらを用いたデータ送受信装置およびデータ送受信方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明のデータ送信装置は、１画素当たりＮビット（Ｎは自然数）の画像データパラレル信号を画像データシリアル信号に変換するパラレル−シリアル変換手段と、画像データの位置を示す同期コードシリアル信号の値に応じて該画像データシリアル信号の差動振幅信号の差動電圧の振幅を変化させるように、該パラレル−シリアル変換手段からの該画像データシリアル信号を該差動振幅信号に変換して、該同期コードシリアル信号と該画像データシリアル信号の各信号値を同時に送信可能とする差動振幅信号送信手段とを有しており、そのことにより上記目的が達成される。
【００２２】
また、本発明のデータ送信装置における差動振幅信号送信手段は、該パラレル−シリアル変換手段から出力される画像データシリアル信号を差動振幅信号に変換するＬＶＤＳ（Low Voltage Differential Signal；低電圧差分信号）送信手段と、前記同期コードシリアル信号の値に応じて、該ＬＶＤＳ送信手段に供給される定電流を制御する定電流制御手段とを有する。
【００２３】
さらに、本発明のデータ送信装置における定電流制御手段は、前記同期コードシリアル信号をゲート入力とするトランジスタ手段と、該トランジスタ手段のソース側に接続された第１定電流電源と、該トランジスタ手段および第１定電流電源からなる直列回路に並列に接続された第２定電流電源とを有し、前記同期コードシリアル信号の値に応じて、該第１定電流電源および該第２定電流電源と、該第２定電流電源とのいずれかに対応する定電流を該ＬＶＤＳ送信手段に供給する。
【００２４】
さらに、本発明のデータ送信装置における定電流制御手段は、前記同期コードシリアル信号をゲート入力とするトランジスタ手段と、該トランジスタ手段のソース側に接続された定電流電源とを有し、前記同期コードシリアル信号の値に応じて、該ゲート入力に対応した２種類の定電流のいずれかを該ＬＶＤＳ送信手段に供給する。
【００２５】
さらに、本発明のデータ送信装置において、ＬＶＤＳ送信手段の二つの出力伝送ライン間に配設され、該ＬＶＤＳ送信手段から出力される信号電流を信号電圧に変換する抵抗手段をさらに有する。
【００２６】
さらに、本発明のデータ送信装置における同期コードシリアル信号のデータ列は、前記画像データの１フレームの始端を示す同期コードＦＳ、該１フレームの終端を示す同期コードＦＥ、該１フレームの一部を構成する１ラインの始端を示す同期コードＬＳ、該１ラインの終端を示す同期コードＬＥの４種類それぞれを該画像データの位置情報として識別可能とする固有のデータ列を有する。
【００２７】
さらに、本発明のデータ送信装置における同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端および終端、該１フレームの一部を構成する１ラインの始端および終端をそれぞれ示している。
【００２８】
さらに、本発明のデータ送信装置における同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端および終端をそれぞれ示している。
【００２９】
さらに、本発明のデータ送信装置における同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端を示している。
【００３０】
さらに、本発明のデータ送信装置における同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１画素データの始端および終端をそれぞれ示している。
【００３１】
さらに、本発明のデータ送信装置における同期コードのシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１画素データの始端を示している。
【００３２】
本発明のデータ受信装置は、同期コードシリアル信号の値に応じて画像データシリアル信号の差動電圧の振幅を変化させた差動振幅信号を受信して、該同期コードシリアル信号と該画像データシリアル信号の各信号値を所定の比較処理に基づいて分離出力する差動振幅信号受信手段を有しており、そのことにより上記目的が達成される。
【００３３】
また、本発明のデータ受信装置において、差動振幅信号受信手段から出力される同期コードシリアル信号から、前記画像データの位置を示す同期信号に変換する同期信号変換手段と、該差動振幅信号受信手段から出力される画像データシリアル信号を１画素当たりＮビット（Ｎは自然数）の画像データパラレル信号に変換するシリアル-パラレル変換手段とを更に有する。
【００３４】
さらに、本発明のデータ受信装置における差動振幅信号受信手段は、前記差動振幅信号の差動電圧の振幅を変化させることにより、前記同期コードシリアル信号と画像データシリアル信号の各信号値が同時に送信された該差動振幅信号の信号電流を信号電圧に変換する抵抗手段を介して該各信号値を該信号電圧として受信するＬＶＤＳ（Low Voltage DifferentialSignal；低電圧差分信号）受信手段である。
【００３５】
さらに、本発明のデータ受信装置における所定の比較処理により前記同期コードシリアル信号と画像データシリアル信号の各信号値がそれぞれ「０」か「１」かをそれぞれ検出する。
【００３６】
さらに、本発明のデータ受信装置における同期コードシリアル信号のデータ列は、前記画像データの１フレームの始端を示す同期コードＦＳ、該１フレームの終端を示す同期コードＦＥ、該１フレームの一部を構成する１ラインの始端を示す同期コードＬＳ、該１ラインの終端を示す同期コードＬＥの４種類をそれぞれ該画像データの位置情報として識別可能とする固有のデータ列を有する。
【００３７】
さらに、本発明のデータ受信装置における同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端および終端、該１フレームの一部を構成する１ラインの始端および終端をそれぞれ示している。
【００３８】
さらに、本発明のデータ受信装置における同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端および終端をそれぞれ示している。
【００３９】
さらに、本発明のデータ受信装置における同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１フレームの始端を示している。
【００４０】
さらに、本発明のデータ受信装置における同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１画素データの始端および終端をそれぞれ示している。
【００４１】
さらに、本発明のデータ受信装置における同期コードシリアル信号のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、前記画像データの１画素データの始端を示している。
【００４２】
本発明のデータ送受信装置は、請求項１〜１１のいずれかに記載のデータ送信装置と、請求項１２〜２１のいずれかに記載のデータ受信装置とを備え、該データ送信装置からのデータを該データ受信装置にて受信するものであり、そのことにより上記目的が達成される。
【００４３】
また、本発明のデータ送受信装置において、カメラモジュールと電子情報装置の画像表示装置との間で前記画像データおよび同期コードを多重送受信可能とする。
【００４４】
本発明のデータ送受信方法は、１画素当たりＮビット（Ｎは自然数）の画像データパラレル信号を画像データシリアル信号に変換するパラレル−シリアル変換処理と、同期コードシリアル信号の値に応じて該画像データシリアル信号の差動電圧の振幅を変化させるように、変換した該画像データシリアル信号を差動振幅信号に変換して、該同期コードシリアル信号と該画像データシリアル信号の各信号値を同時に送信する差動振幅信号送信処理と、該同期コードシリアル信号の値に応じて該画像データシリアル信号の差動電圧の振幅を変化させた差動振幅信号を受信して、該同期コードシリアル信号と該画像データシリアル信号の各信号値を分離出力する差動振幅信号受信処理とを有しており、そのことにより上記目的が達成される。
【００４５】
また、本発明のデータ送受信方法における差動振幅信号受信処理は、該同期コードシリアル信号と画像データシリアル信号の分離処理をし、該分離処理で得られた同期コードシリアル信号から同期信号を検出する同期信号検出処理と、該分離処理で得られた画像データシリアル信号を１画素当たりＮビット（Ｎは自然数）のパラレル信号に変換する画像データパラレル信号変換処理とを更に有する。
【００４６】
上記構成により、本発明の作用を説明する。
【００４７】
本発明にあっては、例えばカメラモジュールと接続された電子情報装置との間などでデータの送受信を行うデータ送受信装置において、１画素当たりＮビット（Ｎは自然数）の画像データパラレル信号を画像データシリアル信号に変換するパラレル−シリアル変換手段および、画像データの位置を示す同期コードシリアル信号の値に応じて画像データパラレル信号の差動電圧の振幅を変化させるように、パラレル−シリアル変換手段からの画像データシリアル信号を差動振幅信号に変換して、同期コードシリアル信号と画像データシリアル信号の各信号値を同時に送信可能とする差動振幅信号送信手段を有するデータ送信装置と、同期コードシリアル信号の値に応じて画像データシリアル信号の差動電圧の振幅を変化させた差動振幅信号を受信して、同期コードシリアル信号と画像データシリアル信号の各信号値を所定の比較処理に基づいて分離出力する差動振幅信号受信手段を有するデータ受信装置とを備えている。
【００４８】
このように、画像データパラレル信号を画像データシリアル信号に変換してデータの送受信を行うシリアル送受信方法を用いるので、カメラモジュールが出力する画像データをより少ない配線にて実現でき、不要輻射ノイズの低減、システムの費用削減や低消費電力化、小型化を図ることが可能となる。
【００４９】
また、同期コードシリアル信号の値に応じて画像データパラレル信号の差動電圧の振幅を変化させるように、パラレル−シリアル変換手段からの画像データシリアル信号を差動振幅信号に変換して、同期コードシリアル信号と画像データシリアル信号の各信号値を同時に送信可能とし、受信側において、同期コードシリアル信号の値に応じて画像データシリアル信号の差動電圧の振幅を変化させた差動振幅信号を受信して、同期コードシリアル信号と画像データシリアル信号の各信号値を所定の比較処理に基づいて分離出力できるので、シリアル送信データ量を増加させることなく、画像データの位置を容易かつ正確に認識させることが可能となる。しかも、この画像データと同期コードの多重化処理およびその分離処理をより小さな回路規模で実現できることから、送信・受信タイミング制御回路もより小さな回路規模となると共に、高速なデータ送受信処理が可能となる。
【発明の効果】
【００５０】
以上により、本発明によれば、特に、カメラモジュールと電子情報装置との間などでデータの送受信を行うデータ送受信装置において、送受信する画像データシリアル信号を同期コードに応じてＬＶＤＳ送受信差動電圧の振幅を変化させて送信するため、シリアル送信データ量を増加させることなく、画素データの位置を容易かつ正確に認識させることができる。この場合、画像データと同期コードの多重化処理およびその分離処理をより小さな回路規模で実現できることから、送信・受信タイミング制御回路もより小さな回路規模で実現できると共に、送受信時間の高速化を実現でき、さらには、同期コードの振幅幅を大きくすることから受信装置側における通信エラーの耐性を向上させることができる。
【発明を実施するための最良の形態】
【００５１】
以下に、本発明のデータ送受信装置およびデータ送受信方法について図面を参照しながら詳細に説明する。
【００５２】
図１は、本発明のデータ送受信装置の要部構成例を示すブロック図である。
【００５３】
図１に示すように、データ送受信装置１は、ディジタルデータを送信するデータ送信装置２と、送信されたディジタルデータを受信するデータ受信装置３とを有しており、例えばカメラモジュールと電子情報装置の画像表示装置との間などでディジタルデータの送受信を行う。なお、データ送受信装置１には、データ送信装置２からデータ受信装置３側に出力される信号電流を信号電圧に変換する抵抗手段としての電流／電圧変換用の抵抗４を更に有しているが、この電流／電圧変換用の抵抗４は、データ送信装置２の外部に配設されており、データ受信装置３側に設けられているとしてもよいが、ここでは、データ送信装置２側に設けられているものとする。
【００５４】
データ送信装置２は、パラレル−シリアル変換手段としてのパラレル−シリアル変換回路２１と、ＬＶＤＳ（Low Voltage Differential Signal；低電圧差分信号）送信手段としてのＬＶＤＳ送信器２２と、振幅切替手段（トランジスタ手段）としてのＮｃｈトランジスタ２３と、第１定電流電源としての定電流電源２４と、第２定電流電源としての定電流電源２５とを有している。これらのＬＶＤＳ送信器２２、Ｎｃｈトランジスタ２３および定電流電源２４，２５により差動振幅信号送信手段が構成され、この差動振幅信号送信手段は、画像データの位置を示す同期コードシリアル信号２８の値に応じて差動振幅信号の差動電圧（伝送ライン間電圧）の振幅を変化させるように、パラレル−シリアル変換回路２１からの画像データシリアル信号２７を差動振幅信号（両伝送ラインへの出力信号）に変換して、同期コードシリアル信号２８の信号値Ｓと画像データシリアル信号２７の信号値Ｙを同時に両伝送ラインを介して送信可能とする。また、これらのＮｃｈトランジスタ２３および定電流電源２４，２５により定電流制御手段が構成され、この定電流制御手段は、同期コードシリアル信号２８の値Ｓに応じて、ＬＶＤＳ送信器２２に供給される定電流を制御する。
【００５５】
パラレル−シリアル変換回路２１は、１画素当たりＮビット（Ｎは自然数）のパラレル画像データ（画像データパラレル信号）を画像入力データとして、この１画素当たりＮビット（Ｎは自然数）の画像データパラレル信号２６をシリアル画像データ（画像データシリアル信号）に変換する。
【００５６】
ＬＶＤＳ送信器２２は、パラレル−シリアル変換回路２１から出力される送信側画像データシリアル信号２７を差動振幅信号に変換する。
【００５７】
Ｎｃｈトランジスタ２３において、そのゲートにはシリアル同期信号である送信側同期コードシリアル信号２８が入力され、そのソース線には定電流電源２４の出力端が接続されて定電流が供給され、そのドレイン線にはＬＶＤＳ送信器２２の電源電圧入力端および定電流電源２５の出力端が接続されている。これによって、Ｎｃｈトランジスタ２３は、送信側同期コードシリアル信号２８に応じて、ＬＶＤＳ送信器２２への定電流電源２４の出力をオン／オフ制御して、定電流電源２４，２５による定電流と定電流電源２５だけによる定電流とのいずれかに切り替えるようになっている。
【００５８】
定電流電源２４は、電源電圧Ｖｄｄの出力端２９とＮｃｈトランジスタ２３のソース線間に接続されて、Ｎｃｈトランジスタ２３を介して所定の定電流をＬＶＤＳ送信器２２に供給可能とする。
【００５９】
定電流電源２５は、定電流電源２４とＮｃｈトランジスタ２３の直列回路に並列に接続されており、定電流電源２５からの定電流または、定電流電源２４，２５からの定電流をＬＶＤＳ送信器２２に供給する。
【００６０】
一方、データ受信装置３は、ＬＶＤＳ（Low Voltage Differential Signal；低電圧差分信号）受信手段としてのＬＶＤＳ受信器３１と、同期信号変換手段としての同期コード変換回路３２と、シリアル-パラレル変換手段としてのシリアル-パラレル変換回路３３とを有している。
【００６１】
ＬＶＤＳ受信器３１は、電源電圧Ｖｄｄの出力端３４と接地電圧接続端との間に設けられ、ＬＶＤＳ送信器２２から出力される電流を電圧として受信して、受信側同期シリアル信号３５および画像データシリアル信号３６を分離出力する。このＬＶＤＳ受信器３１は、ＬＶＤＳ送信器２２からの差動電圧の振幅幅を変化させることにより、同期コードシリアル信号２８と画像データシリアル信号２７の各信号値を同時に多重送信するＬＶＤＳ送信器２２から出力される信号電流を信号電圧に変換する抵抗４を介してその信号電圧として受信する。即ち、このＬＶＤＳ受信器３１により差動振幅信号受信手段が構成され、差動振幅信号受信手段は、同期コードシリアル信号２８の値Ｓに応じて画像データシリアル信号２７の出力差動電圧の振幅を変化させた差動振幅信号を受信して、同期コードシリアル信号２８の信号値Ｓと画像データシリアル信号２７の信号値Ｙとを、後述する各式の比較演算による所定の比較処理に基づいて分離するようになっている。
【００６２】
同期コード変換回路３２は、ＬＶＤＳ受信器３１から出力された受信側同期コードシリアル信号３５を同期信号３７に変換する。即ち、同期コードシリアル信号３５の固有のデータ列（ビット列）から、画像データの１フレームの始端を示す同期コードＦＳ、その１フレームの終端を示す同期コードＦＥ、その１フレームの一部を構成する１ラインの始端を示す同期コードＬＳ、その１ラインの終端を示す同期コードＬＥの４種類それぞれを画像データの位置を示す同期信号３７に変換する。
【００６３】
シリアル-パラレル変換回路３３は、ＬＶＤＳ受信器３１から出力された画像データシリアル信号３６を、１画素当たりＮビット（Ｎは自然数）のパラレル信号３８に変換する。
【００６４】
この動作原理は通常のＬＶＤＳ送受信の場合と異なるものではない。即ち、ＬＶＤＳ受信器３１において、電流信号は抵抗４に流れる方向により”１”または”０”として解釈される。ＬＶＤＳ送信器２２およびＬＶＤＳ受信器３１のペアは、電磁ノイズを最小に保持しながら、高いデータ転送速度での使用が可能である。
【００６５】
カメラモジュールからデータ送信装置２を介して出力される画像データの一例としてＶＧＡサイズの画像データにて説明する。ＶＧＡサイズの画像データは、１ライン中に６４０画素のデータを有しかつ１フレーム中に４８０ラインのデータを有する。１画素のデータサイズは撮像素子の信号をディジタル値に量子化するビット数により８ビット〜１４ビットなどを有する場合が多い。
【００６６】
図２は、図１のＬＶＤＳ送信器２２からＬＶＤＳ受信器３１への信号ラインの波形図であり、図３は、図１のＬＶＤＳ送信器２２からＬＶＤＳ受信器３１への信号データの構成図、図４および図５は、図１における同期シリアルコード例を示す表である。
【００６７】
１画素当たりＮビット（Ｎは自然数）の送信側画像データパラレル信号２６をパラレル−シリアル変換回路２１にて送信側画像データシリアル信号２７に変換し、その送信側画像データシリアル信号２７の信号値Ｙが”１”または”０”に応じて抵抗４に流れる電流方向（正か負）をＬＶＤＳ送信器２２にて制御する。
【００６８】
次に、Ｎｃｈトランジスタ２３のゲートに入力される送信側同期コードシリアル信号２８の信号値Ｓが”１”のときは、Ｎｃｈトランジスタ２３はオンし、送信側同期コードシリアル信号２８の信号値Ｓが”０”のときはＮｃｈトランジスタ２３はオフする。このことにより抵抗４に流れる電流値IRは、
ＩＲ  ＝              Ｉｄ１…Ｓ  ＝  “０”  且つＹ  ＝  “０”
ＩＲ  ＝            −Ｉｄ１…Ｓ  ＝  “０”  且つＹ  ＝  “１”
ＩＲ  ＝    （Ｉｄ１＋Ｉｄ２）…Ｓ  ＝  “１”  且つＹ  ＝  “０”
ＩＲ  ＝  −（Ｉｄ１＋Ｉｄ２）…Ｓ  ＝  “１”  且つＹ  ＝  “１”
となる。これにより、抵抗４に流れる電流方向（正）のとき画像データシリアル信号２７の信号値Ｙが”０”、抵抗４に流れる電流方向（負）のとき画像データシリアル信号２７の信号値Ｙが”１”、画像データシリアル信号の差動振幅信号の振幅が通常の倍のとき同期コードシリアル信号２８の信号値Ｓを”１”、画像データシリアル信号の差動振幅信号の振幅が通常のとき同期コードシリアル信号２８の信号値Ｓを”０”である。この場合、Ｉｄ１  ＝  Ｉｄ２、ＩＲ＝  Ｉｄ１  ＋  Ｉｄ２とする。
【００６９】
よって、送信側同期コードシリアル信号２８の信号値Ｓを”１”とすることで、送信側同期コードシリアル信号２８の信号値Ｓを”０”とするときに比べて、画像データの差動電圧振幅幅を２倍とし、同期コードと画像データを多重化して同時に送信することができる。
【００７０】
次に、ＬＶＤＳ送信器２２より送信された差動信号はＬＶＤＳ受信器３１で受信され、以下の比較を行い受信側同期コードシリアル信号３５の信号値Ｓと受信側画像データシリアル信号３６の信号値Ｙを出力する。
【００７１】
Ｓ  ＝  “１”  且つＹ  ＝  “０”…（Ｒ  ×  ＩＲ） ＞  ０  且つ  （Ｒ  ×  ＩＲ） ＞  （（Ｉｄ１  ＋  Ｉｄ２）×  Ｒ）／２
Ｓ  ＝  “０”  且つＹ  ＝  “０”…（Ｒ  ×  ＩＲ） ＞  ０  且つ  （Ｒ  ×  ＩＲ） ＜  （（Ｉｄ１  ＋  Ｉｄ２）×  Ｒ）／２
Ｓ  ＝  “１”  且つＹ  ＝  “１”…（Ｒ  ×  ＩＲ） ＜  ０  且つ  （Ｒ  ×  ＩＲ） ＜  （（Ｉｄ１  ＋  Ｉｄ２）×  Ｒ）／２
Ｓ  ＝  “０”  且つＹ  ＝  “１”…（Ｒ  ×  ＩＲ） ＜  ０  且つ  （Ｒ  ×  ＩＲ） ＞  （（Ｉｄ１  ＋  Ｉｄ２）×  Ｒ）／２
となる。例えばＳ  ＝  “１”  且つＹ  ＝  “０”…（Ｒ  ×  ＩＲ） ＞  ０で抵抗４に流れる電流方向が「正」であることが分かり、（Ｒ  ×  ＩＲ） ＞  （（Ｉｄ１  ＋  Ｉｄ２）×  Ｒ）／２で画像データシリアル信号２７の差動振幅信号の振幅が通常の倍であることが分かる。
【００７２】
この定電流源２４と定電流源２５に流れる電流値Ｉｄ１およびＩｄ２は、ＬＶＤＳ受信器３１において比較するときの通信エラー耐性を最適にするためには、
Ｉｄ２  ＝  Ｉｄ１  ×２
とすることが望ましい。これによって、シリアル−パラレル変換回路３３に受信側画像データシリアル信号３６の信号値Ｙを入力してシリアル−パラレル変換回路３３から出力される１画素当たりＮビット（Ｎは自然数）のパラレル画像データ３８を得ることができる。また、同期コード変換回路３２に受信側同期コードシリアル信号３５の信号値Ｓを入力して同期コード変換回路３２から出力される同期信号３７を得ることができる。
【００７３】
さらに、受信側同期コードシリアル信号３５の信号値Ｓとして付加するシリアル信号値の一例として図４に同期コードシリアル信号を示している。これを図４に示す１フレームの始端を示す同期コードＦＳ、１フレームの終端を示す同期コードＦＥ、１ラインの始端を示す同期コードＬＳ、１ラインの終端を示す同期コードＬＥとして使用することで、シリアル送信データ量を増加させることなく、容易に１ライン毎あるいは１フレーム毎の画像データを認識して容易かつ正確に分離することが可能となる。図４の一例は画像データのデータサイズが８ビットのときであるが、１０ビットあるいは１４ビットなどへの拡張は、同期コードのＬＳＢ側に”０”を拡張することで容易に対応可能である。更に、ＦＳ、ＦＥ，ＬＳ，ＬＥを識別できる固有のシリアルデータ列であれば、図４に示すシリアル信号値の一例以外を用いることも可能である。
【００７４】
以上により、本実施形態によれば、画像データパラレル信号を画像データシリアル信号にパラレル−シリアル変換回路２１で変換して、データ送信装置２とデータ受信装置３との間でデータの送受信を行うシリアル送受信方法では、カメラモジュールが出力する画像データをより少ない配線にて実現でき、不要輻射ノイズの低減、システムの費用削減や低消費電力化、小型化を図ることができる。また、同期コードシリアル信号の値に応じて画像データパラレル信号の差動電圧の振幅を変化させるように、パラレル−シリアル変換回路２１からの画像データシリアル信号をＬＶＤＳ送信器２２で差動振幅信号に変換して、同期コードシリアル信号と画像データシリアル信号の各信号値を同時に送信し、受信側において、同期コードシリアル信号の値に応じて画像データシリアル信号の差動電圧の振幅を変化させた差動振幅信号をＬＶＤＳ受信器３１で受信して、同期コードシリアル信号と画像データシリアル信号の各信号値を所定の比較処理に基づいて分離出力する。このような画像データと同期コードの多重化処理およびその分離処理によって、シリアル送信データ量を増加させることなく、１フレームの始端と終端および１ラインの画像データの始端と終端、さらには１画素データの始端と終端など、画像データの位置を容易かつ正確に認識させることができる。しかも、これを小さな回路規模で実現できることから、送信・受信タイミング制御回路もより小さな回路規模にできると共に、データ送受信処理を高速化できる。
【００７５】
なお、上記実施形態では、同期コードシリアル信号２８（または３５）のデータ列（ビット列）は、画像データの１フレームの始端を示す同期コードＦＳ、その１フレームの終端を示す同期コードＦＥ、その１フレームの一部を構成する１ラインの始端を示す同期コードＬＳ、その１ラインの終端を示す同期コードＬＥの４種類それぞれを画像データの位置として識別可能とする固有のデータ列を有するように構成したが、これに限らず、同期コードシリアル信号２８（または３５）のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、画像データの１フレームの始端および終端、１フレームの一部を構成する１ラインの始端および終端をそれぞれ示すようにしてもよい。また、同期コードシリアル信号２８（または３５）のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、画像データの１フレームの始端および終端をそれぞれ示すようにしてもよい。さらに、同期コードシリアル信号２８（または３５）のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、画像データの１フレームの始端を示すようにしてもよい。即ち、画像データの１フレームの始端が最低限分かれば、それに続く同期コードシリアル信号２８（または３５）のデータ列の位置は所定順に設けられているので、容易かつ正確に画像データの位置確認ができ得る。さらには、同期コードシリアル信号２８（または３５）のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、画像データの１画素データの始端および終端をそれぞれ示すようにしてもよい。また、同期コードのシリアル信号２８（または３５）のデータ列は、１種類のＮビット（Ｎは自然数）の同期コードで、画像データの１画素データの始端を示すようにしてもよい。
【００７６】
例えば受信側同期コードシリアル信号３５の信号値Ｓとして付加するシリアル信号値の一例として図５に示す１ビットの信号値”１”の同期コードシリアル信号を１フレームの始端および終端、１ラインの始端および終端に使用することで、シリアル送信データ量をより増加させることなく、容易かつ確実に１フレームの始端と終端および１ラインの画像データの始端と終端を認識することができ、受信器側のデータ受信装置３における通信エラーの耐性をも向上させることができる。さらに、受信側同期コードシリアル信号３５の信号値Ｓとして付加するシリアル信号値の一例として図５に示す１ビットの信号値”１”の同期コードシリアル信号を１画素データ毎の始端および終端に使用することで、シリアル送信データ量をより増加させることなく、容易かつ確実に１画素の始端と終端を位置認識することができ、受信器側のデータ受信装置３における通信エラーの耐性をも向上させることができる。
【００７７】
また、上記実施形態では、定電流制御手段はトランジスタ２３および定電流電源２４，２５を有し、同期コードシリアル信号２８の値Ｓに応じて、定電流電源２４，２５と、定電流電源２５とのいずれかに対応する定電流をＬＶＤＳ送信器２２に供給するように構成したが、これに限らず、定電流制御手段は、同期コードシリアル信号２８をゲート入力とするトランジスタと、このトランジスタのソース側に接続された一つの定電流電源とを有し、同期コードシリアル信号２８の値Ｓに応じて、トランジスタのゲート入力に対応した２種類の定電流のいずれかをＬＶＤＳ送信器２２に供給するように構成することもできる。要は、この定電流制御手段は、同期コードシリアル信号２８の値Ｓに応じて、ＬＶＤＳ送信器２２に供給される定電流を制御できる構成であればよい。
【００７８】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００７９】
本発明は、移動通信端末装置であるの画像表示装置とカメラモジュールとの間などでデータ伝送を行うデータ送信装置、これにより送信されたデータを受信するデータ受信装置、これらを用いたデータ送受信装置およびデータ送受信方法の分野において、シリアル送信データ量を増加させることなく、容易かつ正確に画像データの位置を認識できて、データ送受信の高速化、送信・受信タイミング制御回路の小回路規模を実現できる。
【図面の簡単な説明】
【００８０】
【図１】本発明のディジタルデータ送受信装置の要部構成例を示すブロック図である。
【図２】図１のディジタルデータ送受信装置における送受信データ差動振幅信号の波形図である。
【図３】図１のディジタルデータ送受信装置におけるシリアル送受信データ列の一例を示すデータ構成図である。
【図４】図２の送受信データ差動振幅信号の波形図における同期信号のデータ列の一例を示す表である。
【図５】図２の送受信データ差動振幅信号の波形図における同期信号のデータ列の他の一例を示す表である。
【図６】従来のディジタルデータ送受信回路の要部構成例を示すブロック図である。
【図７】図６のディジタルデータ送受信回路における送受信データ差動振幅信号の波形図である。
【図８】図６のディジタルデータ送受信回路におけるシリアル送受信データ列の一例を示すデータ構成図である。
【符号の説明】
【００８１】
１  データ送受信装置
２  データ送信装置
２１  パラレル-シリアル変換回路
２２  ＬＶＤＳ送信器
２３  Ｎｃｈトランジスタ
２４，２５  定電流電源
２６  送信側画像データパラレル信号
２７  送信側画像データシリアル信号
２８  送信側同期コードシリアル信号
２９，３４ 電源電圧Ｖｄｄの出力端
３  データ受信装置
３１  ＬＶＤＳ受信器
３２  同期コード変換回路
３３  シリアル-パラレル変換回路
３５  受信側同期コードシリアル信号
３６  受信側画像データシリアル信号
３７  受信側同期コードパラレル信号
３８  受信側画像データパラレル信号
４  抵抗
【図１】
2006024972.tif 000003
【図２】
2006024972.tif 000004
【図３】
2006024972.tif 000005
【図４】
2006024972.tif 000006
【図５】
2006024972.tif 000007
【図６】
2006024972.tif 000008
【図７】
2006024972.tif 000009
【図８】
2006024972.tif 000010