(57)【要約】【課題】  正常時に経時変化するパラメータに対して異常変動が生じた場合に、異常を検知することができる半導体装置の製造方法を提供する。【解決手段】  まず、異常判断部は、受信部より所定時刻（第２時刻）の第２印加電圧値を入力する（Ｓ１０１）。そして、所定時刻の直前の時刻（第１時刻）に受信部から入力した正常な第１印加電圧値に基づいて、許容範囲を設定する（Ｓ１０２）。続いて、設定した許容範囲に第２印加電圧値が入っているかを判断する（Ｓ１０３）。そして、第２印加電圧値が設定した許容範囲から外れている場合、第２印加電圧値が異常値であると異常判断部は判断してアラームを送信部に出力する（Ｓ１０４）。一方、第２印加電圧値が設定した許容範囲に入っている場合、第２印加電圧値が正常値であると異常判断部は判断する（Ｓ１０５）。以下、上述した動作を繰り返す。【選択図】  図５
2006024771.tif 000002
【特許請求の範囲】
【請求項１】
成膜材料からなるターゲットに電圧を印加することにより、プラズマガスを前記ターゲットに衝突させて半導体基板上に膜を形成する工程を含む半導体装置の製造方法であって、
（ａ）前記ターゲットに印加され、前記ターゲットの使用量に伴い経時的に変化する前記電圧の電圧値を受信部で受信する工程と、
（ｂ）前記受信部で受信した前記電圧値に異常がないかを異常判断部で判断する工程とを備え、
前記（ｂ）工程は、経時的に中心が変化し、かつ幅が一定である許容範囲から前記電圧値がはずれている場合に異常と判断する半導体装置の製造方法。
【請求項２】
成膜材料からなるターゲットに電圧を印加することにより、プラズマガスを前記ターゲットに衝突させて半導体基板上に膜を形成する工程を含む半導体装置の製造方法であって、
（ａ）前記ターゲットに印加され、前記ターゲットの使用量に伴い経時的に変化する前記電圧の電圧値を受信部で受信する工程と、
（ｂ）前記受信部で受信した前記電圧値に異常がないかを異常判断部で判断する工程とを備え、
前記（ｂ）工程は、経時的に変化する前記電圧値に対して許容幅を一定に保ちながら経時的に変化する上限値と下限値を設定し、設定した前記上限値と前記下限値で示される許容範囲から前記電圧値がはずれた場合に前記電圧値は異常であると判断する半導体装置の製造方法。
【請求項３】
成膜材料からなるターゲットに電圧を印加することにより、プラズマガスを前記ターゲットに衝突させて半導体基板上に膜を形成する工程を含む半導体装置の製造方法であって、
（ａ）前記ターゲットに印加され、前記ターゲットの使用量に伴い経時的に変化する前記電圧の電圧値を受信部で受信する工程と、
（ｂ）前記受信部で受信した前記電圧値に異常がないかを異常判断部で判断する工程と、
（ｃ）前記異常判断部で前記電圧値の異常を検知した場合、アラームデータを出力する工程とを備え、
前記受信部は、第１時刻に第１電圧値を受信し、前記第１時刻よりも後の第２時刻に第２電圧値を受信し、
前記（ｂ）工程は、前記第２電圧値が異常であるかを判断する際、前記第１電圧値に対して上限値と下限値を設定し、設定した前記上限値と前記下限値の範囲から前記第２電圧値がはずれている場合に前記第２電圧値は異常であると判断する半導体装置の製造方法。
【請求項４】
成膜材料からなるターゲットに電圧を印加することにより、プラズマガスを前記ターゲットに衝突させて半導体基板上に膜を形成する工程を含む半導体装置の製造方法であって、
（ａ）前記ターゲットの使用量に伴い経時的に変化する成膜時間データを装置ログデータとして受信部で受信する工程と、
（ｂ）前記受信部で受信した前記成膜時間データに異常がないかを異常判断部で判断する工程とを備え、
前記（ｂ）工程は、経時的に変化する前記成膜時間データに対して許容幅を一定に保ちながら経時的に変化する上限値と下限値を設定し、設定した前記上限値と前記下限値で示される許容範囲から前記成膜時間データがはずれた場合に前記成膜時間データは異常であると判断する半導体装置の製造方法。
【請求項５】
相対する一対の電極の上部電極に交流電圧を印加することにより、前記一対の電極間にあるガスをプラズマ化し、プラズマ化した前記ガスで半導体基板上に形成された膜をエッチングする工程を含む半導体装置の製造方法であって、
（ａ）前記交流電圧の極大値と極小値との差を示すピーク間電圧値を受信部で受信する工程と、
（ｂ）前記受信部で受信した前記ピーク間電圧値に異常がないかを異常判断部で判断する工程とを備え、
前記（ｂ）工程は、経時変化する前記ピーク間電圧値に対して許容幅を一定に保ちながら経時的に変化する上限値と下限値を設定し、設定した前記上限値と前記下限値で示される許容範囲から前記ピーク間電圧値がはずれた場合に前記ピーク間電圧値は異常であると判断する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体装置の製造工程のうち成膜工程あるいはエッチング工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開平８−３３００９５号公報（特許文献１）には、スパッタリング作業範囲を規定するシールド、スパッタリングターゲット、半導体基板を載置するステージのそれぞれについて接地電位に対する電位変化を測定した後、測定した電位変化を基準値と比較することにより、プラズマ処理工程中の異常放電の発生場所を特定する技術が記載されている。
【特許文献１】特開平８−３３００９５号公報（第４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体装置の製造工程の中で、配線に使用されるアルミニウムなどの金属膜は、主にスパッタリング法を使用して形成される。このスパッタリング法とは、以下に示すような方法である。すなわち、高真空に引かれたチャンバ内に半導体基板と対向して成膜材料よりなるターゲットを置き、チャンバ内にアルゴンガスを導入する。そして、直流電源に接続されているターゲットに負電圧を印加することにより、チャンバ内のアルゴンガスをイオン化する。イオン化したアルゴンは、負電圧を印加したターゲットに加速しながら衝突する。すると、イオン化したアルゴンによる衝突の反跳でターゲットを構成する原子が飛び出し、この飛び出した原子が半導体基板上に付着する。このようにして、半導体基板上にターゲット材からなる膜を形成する方法がスパッタリング法である。
【０００４】
ターゲットに負電圧を印加する直流電源は通常、供給する電力が一定になるように制御されているが、直流電源を電力一定で制御する場合、ターゲットの使用量に伴ってターゲットに印加される電圧の電圧値（絶対値）は、なだらかに低下してくる。このため、ターゲットに衝突するアルゴンのエネルギーが減少し、アルゴンによる衝突の反跳で飛び出す原子数が減少する。したがって、ターゲットの使用量に伴い、半導体基板上に膜を形成する成膜レートもなだらかに減少する。このことから、現在のスパッタリング装置では、ターゲットの使用量に伴い、成膜時間を変更して規定の膜厚の膜を形成している。
【０００５】
このように、ターゲットに印加する電圧はなだらかに減少するが、例えば異常放電などにより急激な電圧変動が発生する場合がある。この場合、半導体基板上に形成される膜の膜厚が規定膜厚からはずれてしまうため、不良品を作り込んでしまう問題点がある。
【０００６】
ここで、スパッタリング装置のインターロック機能を使用してターゲットに印加する電圧の急激な変動検知することが考えられる。しかし、インターロックは通常１、０判定であり、例えば、あるしきい値を設定し、この設定したしきい値を超えた場合にインターロックがかかるようになっている。このようなインターロックは、正常時には一定値を示し、異常時に値が変動するパラメータについて使用する場合に有効である。一方、ターゲットに印加する電圧のように正常時でも経時変化するパラメータに対しては、インターロックで異常を検知することは困難である。つまり、正常時においても経時変化する場合、正常時の経時変化領域を含むように固定した上限値と下限値を設定し、設定した上限値を超えた場合あるいは設定した下限値を下回った場合にインターロックがかかるようにする必要がある。このとき、上限値と下限値との間の許容幅が大きい場合、この許容幅内でパラメータの異常変動が生じてもインターロックはかからない。したがって、正常時においても経時変化するパラメータでは異常変動をインターロックで検知することが困難である。
【０００７】
本発明の目的は、正常時に経時変化するパラメータに対して異常変動が生じた場合に、異常を検知することができる半導体装置の製造方法を提供することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明による半導体装置の製造方法は、成膜材料からなるターゲットに電圧を印加することにより、プラズマガスを前記ターゲットに衝突させて半導体基板上に膜を形成する工程を含む半導体装置の製造方法であって、（ａ）前記ターゲットに印加され、前記ターゲットの使用量に伴い経時的に変化する前記電圧の電圧値を受信部で受信する工程と、（ｂ）前記受信部で受信した前記電圧値に異常がないかを異常判断部で判断する工程とを備え、前記（ｂ）工程は、前記電圧値の変化に伴って経時的に中心が変化し、かつ幅が一定である許容範囲から前記電圧値がはずれている場合に異常と判断するものである。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
正常時において経時変化するパラメータであっても、異常時の異常変動を検知することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
（実施の形態１）
本実施の形態１は、半導体基板（半導体ウェハ）上に膜を成膜するスパッタリング装置に本発明を適用したものである。
【００１５】
図１は、スパッタリング装置の概略構成を示した図である。図１において、スパッタリング装置は、チャンバ１、ヒータ２、昇降機構４、シールド５、ターゲット６、マグネット７およびＤＣ電源８を有している。
【００１６】
チャンバ１は、内部で物理的反応あるいは化学的反応を起させるための密閉した反応容器であり、真空ポンプなどにより高真空状態にされている。このチャンバ１内にはヒータ２が設けられている。ヒータ２は、上部に半導体基板３を載置し、載置した半導体基板３を加熱できるようになっている。また、ヒータ２は昇降機構４に取り付けられており、ヒータ２上に載置された半導体基板３を上下に移動させることができる。
【００１７】
ヒータ２の周囲にはシールド５が設けられている。このシールド５は成膜領域を制限してスパッタリング装置自体に膜が形成されることを防止する機能を有している。また、ヒータ２の離間した上部には、ターゲット６が設けられている。ターゲット６は半導体基板３上に形成する膜の材料から構成されており、略円盤状の形状をしている。例えば、ターゲット６は、アルミニウム（Ａｌ）、アルミニウムと銅（Ｃｕ）の合金、チタン、コバルトまたはタングステンなどから形成されている。
【００１８】
ターゲット６の外側にはマグネット７が設けられている。このマグネット７は、チャンバ１内に生じるプラズマをターゲット６の付近に集める役割を有する。
【００１９】
ＤＣ電源８は、チャンバ１内に導入されるアルゴンガスをプラズマ化するため、チャンバ１の外枠とターゲット６との間に高電圧を印加するために設けられている。すなわち、ＤＣ電源８の正電極はチャンバ１の外枠に接続されて接地されている一方、ＤＣ電源８の負電極はターゲット６に接続されている。したがって、ターゲット６には負電圧が印加される。なお、ＤＣ電源８は供給する電力が一定になるように制御されている。
【００２０】
スパッタリング装置は上記のように構成されており、以下に半導体基板３上に、例えばアルミニウム膜を形成する動作について説明する。まず、チャンバ１内にアルゴンガスを導入する。そして、ＤＣ電源８により、ターゲット６に負電圧を印加する。すると、ターゲット６と半導体基板３の間の空間に高電圧が発生し、この高電圧によってチャンバ１内に導入されているアルゴンガスがプラズマ化する。すなわち、アルゴンが正イオンにイオン化する。正電荷を帯びているイオン化したアルゴンは、負電圧を印加されたターゲット６に加速しながら衝突し、この衝突の反跳で、ターゲット６を構成するアルミニウム原子がチャンバ１内へ弾き出される。そして、弾き出されたアルミニウム原子が半導体基板３上に付着することにより、半導体基板３上にアルミニウム膜が形成される。
【００２１】
このようにしてスパッタリング装置を動作させる際、ＤＣ電源８は供給する電力が一定になるように制御されている。このとき、ターゲット６に印加される負電圧は、ターゲット６の使用時間に伴って経時的に変化する。図２は、ＤＣ電源８を電力一定で制御した場合におけるターゲット６の使用時間とターゲット６に印加される電圧の電圧値との関係を示したグラフである。図２に示すように、ターゲット６の使用時間に伴って、ターゲット６に印加される電圧は−５００Ｖから−４３０Ｖに変化することがわかる。このことから、ターゲット６に印加される電圧は、スパッタリング装置を正常に動作させている場合でもターゲット６の使用時間に応じて変化することがわかる。
【００２２】
一方、スパッタリング装置の異常によってもターゲット６に印加する電圧が変動することがある。図３は、スパッタリング装置の異常によりターゲット６に印加される電圧が変動した様子を示した図である。図３において、縦軸はターゲット６に印加される電圧の電圧値を示しており、横軸はターゲット６の使用時間を示している。図３に示すように、ターゲット６に印加される電圧の電圧値は約−５００Ｖから約−６３０Ｖに変化する。そして、約−５７０Ｖに変化した後、再び約−６２０Ｖになり、最終的に約−５００Ｖに戻る。このようにターゲット６に印加される電圧が変動すると、半導体基板３上に形成される膜の膜厚が変動し、規定膜厚を確保することができなくなる。したがって、ターゲット６に印加する電圧の変動を検知することが必要となる。
【００２３】
ここで、ターゲット６に印加する電圧の電圧値の変動を検知する方法として、インターロックを使用することが考えられる。インターロックは通常１、０判定であるため、正常時には一定値を示し、異常時には値が変動するパラメータについては有効である。しかし、ターゲット６に印加する電圧は、上述したように正常時においても経時変化する。この場合、正常に経時変化する範囲を含むように固定した上限値と下限値を設定し、設定した上限値を超えた場合あるいは設定した下限値を下回った場合にインターロックがかかるようにする必要がある。このときターゲット６に印加する電圧の経時変化が大きく、上限値と下限値との間の許容幅が大きい場合、この許容幅内でパラメータの異常変動が生じてもインターロックはかからない。したがって、正常時においても経時変化するパラメータでは異常変動をインターロックで検知することが困難である。
【００２４】
そこで、本実施の形態１では、正常時に経時変化するパラメータにおいて異常変動が生じた場合でも、異常を検知できる異常検出システムについて説明する。
【００２５】
図４は、本実施の形態１における異常検出システムの構成を示した図である。図４において、本実施の形態１における異常検出システムは、スパッタリング装置１Ａ〜１Ｃ、端末装置１０Ａ〜１０Ｃ、管理システム１１、異常検出部１２およびエンジニアＰＣ１３を有している。
【００２６】
スパッタリング装置１Ａ〜１Ｃは、それぞれ端末装置１０Ａ〜１０Ｃに接続されている。また、端末装置１０Ａ〜１０Ｃ、管理システム１１、異常検出部１２は互いにＬＡＮ（Local  Area  Network）で接続されており、エンジニアＰＣ１３は、異常検出部１２と上述したＬＡＮあるいはインターネットなどを介して接続されている。
【００２７】
なお、図４中において、端末装置１０Ａ〜１０Ｃ、管理システム１１および異常検出部１２は、有線ＬＡＮで接続されている状態を示しているがこれに限らず、無線ＬＡＮで接続してもよいし、互いにインターネットで接続してもよい。また、図４にはスパッタリング装置１Ａ〜１Ｃの３台を接続する例を示したが、これに限らず台数を多くしてもよいし少なくしてもよい。
【００２８】
スパッタリング装置１Ａ〜１Ｃは、上述したようにウェハ上に膜を形成するための装置である。スパッタリング装置１Ａ〜１Ｃから端末装置１０Ａ〜１０Ｃに対しては、装置の状態を示す装置ログデータが出力されている。この装置ログデータは、スパッタリング装置１Ａ〜１Ｃから定期的だけでなく連続的、断続的または無作為に出力されるようにしてもよい。本実施の形態１では装置ログデータとしてターゲットに印加される電圧の電圧値（以下、印加電圧値という）を使用している。
【００２９】
端末装置１０Ａ〜１０Ｃは、スパッタリング装置１Ａ〜１Ｃと作業者との間のインターフェースとなるものであり、作業者がスパッタリング装置１Ａ〜１Ｃを制御できるように設けられている。また、端末装置１０Ａ〜１０Ｃは、スパッタリング装置１Ａ〜１Ｃから出力された印加電圧値を管理システム１１へ出力するインターフェースの役割を果たしている。
【００３０】
管理システム１１は、スパッタリング装置１Ａ〜１Ｃから出力された印加電圧値を蓄積するデータベースであり、蓄積した印加電圧値を管理している。また、管理システム１１は、端末装置１０Ａ〜１０Ｃから入力した印加電圧値を異常検出部１２に出力する役割も有している。
【００３１】
異常検出部１２は、管理システム１１から印加電圧値を入力し、入力した印加電圧値に異常がないかを判断するように構成されている。そして、入力した印加電圧値に異常がある場合、異常な印加電圧値を出力したスパッタリング装置の端末装置やエンジニアＰＣ１３にアラームデータを出力するように構成されている。
【００３２】
エンジニアＰＣ１３は、エンジニアによって使用されるコンピュータであり、異常検出部１２による検出結果を入力して表示できるように構成されている。
【００３３】
次に、異常検出部１２について説明する。図４に示すように、異常検出部１２は、受信部１４、送信部１５および異常判断部１６を有している。受信部１４は、管理システム１１より出力された印加電圧値を受信できるように構成されている。すなわち、受信部１４は、端末装置１０Ａ〜１０Ｃおよび管理システム１１を介してスパッタリング装置１Ａ〜１Ｃより出力された印加電圧値を受信し記憶できるようになっている。
【００３４】
送信部１５は、異常判断部１６で印加電圧値が異常であると判断された場合に異常判断部１６から出力されるアラームデータを入力し、入力したアラームデータを端末装置およびエンジニアＰＣ１３へ出力するように構成されている。
【００３５】
異常判断部１６は、受信部１４で受信した印加電圧値に異常がないか判断するように構成されている。具体的な判断方法について図５に示したフローチャートを参照しながら説明する。まず、異常判断部１６は、受信部１４より所定時刻（第２時刻）の第２印加電圧値（第２電圧値）を入力する（Ｓ１０１）。そして、所定時刻の直前の時刻（第１時刻）に受信部１４から入力した正常な第１印加電圧値（第１電圧値）に基づいて、許容範囲を設定する（Ｓ１０２）。この許容範囲の設定は、直前に受信した第１印加電圧値を中心値としながら、予め定められた許容幅に対応して上限値と下限値を設定する。例えば、第１印加電圧値が−４８０Ｖで、予め定められた許容幅が１４Ｖである場合、上限値として−４８７Ｖを使用し、下限値として−４７３Ｖを使用することになる。すなわち、第２印加電圧値の異常を判断するための許容範囲は例えば−４７３Ｖから−４８７Ｖとなる。なお、ここでは、以前に入力した第１印加電圧値を中心値としながら、予め定められた許容幅を均等に割り振って上限値と下限値を設定する例を示したが、以前に入力した第１印加電圧値を中心値としなくてもよい。例えば、先程と同様に第１印加電圧値が−４８０Ｖで、予め定められた許容幅が１４Ｖである場合、上限値として−４８５Ｖを使用し、下限値とし−４７１Ｖを使用するようにしてもよい。
【００３６】
続いて、設定した許容範囲に第２印加電圧値が入っているかを判断する（Ｓ１０３）。そして、第２印加電圧値が設定した許容範囲から外れている場合、第２印加電圧値が異常値であると異常判断部１６は判断してアラームを送信部１５に出力する（Ｓ１０４）。一方、第２印加電圧値が設定した許容範囲に入っている場合、第２印加電圧値が正常値であると異常判断部１６は判断する（Ｓ１０５）。以下、同様にして受信部１４で受信した印加電圧値の異常の有無を判断する。
【００３７】
このように印加電圧値の異常を判断する際、直前に受信した印加電圧値に基づいて許容幅一定の許容範囲を設定しているので、印加電圧値が正常な経時変化をするのに追従して、許容範囲も許容幅を一定に保ちながら経時変化する。このため、経時変化する印加電圧値の異常をいつも一定の許容幅で判断することができる。したがって、正常時に経時変化する印加電圧値に異常が発生した場合、的確にその異常を検出することができる。
【００３８】
図６は、異常判断部１６に入力される印加電圧値と異常の有無を判断する許容範囲の上限値と下限値を示したものである。図６において、Ａが印加電圧値を示しており、Ｂ、Ｃがそれぞれ許容範囲における上限値と下限値を示している。図６を見てわかるように、印加電圧値が経時変化するのに伴って、許容範囲の上限値および下限値が許容幅を一定に保ちながら経時変化していることがわかる。したがって、経時変化する印加電圧値の異常をいつも一定の許容幅で判断することができる。すなわち、本実施の形態１における異常検出システムによれば、印加電圧値の経時変化に追従して経時的に中心が変化し、かつ幅が一定である許容範囲を設定しているので、経時変化する印加電圧の異常を的確に検出することができる。言い換えれば、経時的に変化する印加電圧値に対して許容幅を一定に保ちながら経時的に変化する上限値と下限値を設定しているので、経時変化する印加電圧の異常を的確に検出することができる。
【００３９】
なお、本実施の形態１では、ある時刻における印加電圧値の許容範囲を設定する際、直前の印加電圧値に基づいて許容範囲を設定する例について説明したが、直前の印加電圧値ではなくそれ以前の印加電圧値を使用してもよいし、ある時刻以前の複数の印加電圧値に基づいて許容範囲を設定してもよい。特に、直前の印加電圧値が異常値の場合はこの異常値を使用せず、それ以前の正常な印加電圧値を使用する。
【００４０】
また、最初に受信部１４で受信した印加電圧値に対しては、それ以前の印加電圧値がないため、予め設定した許容範囲に基づいて異常の有無が判断される。
【００４１】
次に、本実施の形態１における異常検出システムを使用した半導体装置の製造方法について、図面を参照しながら説明する。
【００４２】
図７に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有する半導体基板２０を用意する。この半導体基板２０は、ｐ型の単結晶シリコンよりなり、その主面には、素子分離領域２１が形成されている。素子分離領域２１は、酸化シリコンよりなり、例えばＳＴＩ（Shallow  Trench  Isolation）法やＬＯＣＯＳ（Local  Oxidization  Of  Silicon）などによって形成される。
【００４３】
次に、半導体基板２０に形成された素子分離領域２１によって分けられた活性領域、すなわちｎチャネル型ＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）Ｑ1を形成する領域にｐ型ウェル２２を形成する。ｐ型ウェル２２は、例えばイオン注入法により、ボロン（Ｂ）やフッ化ボロン（ＢＦ2）を導入することによって形成される。同様に、ｐチャネル型ＭＩＳＦＥＴＱ2を形成する領域にｎ型ウェル２３を形成する。ｎ型ウェル２３は、例えばイオン注入法により、リン（Ｐ）や砒素（Ａｓ）を導入することによって形成される。
【００４４】
続いて、半導体基板２０上に、ゲート絶縁膜２４を形成する。ゲート絶縁膜２４は、例えば薄い酸化シリコン膜からなり、例えば熱酸化法を使用して形成することができる。
【００４５】
そして、ゲート絶縁膜２４上に、ゲート電極２６ａ、２６ｂを形成する。ゲート電極２６ａ、２６ｂは、以下のようにして形成される。まず、半導体基板２０のゲート絶縁膜２４上にポリシリコン膜２５を形成した後、フォトリソグラフィ技術およびエッチング技術を使用してポリシリコン膜２５をパターニングすることにより、ポリシリコン膜２５よりなるゲート電極２６ａ、２６ｂを形成する。
【００４６】
次に、ゲート電極２６ａの両側の領域に低濃度ｎ型不純物拡散領域２７、２８を形成する。低濃度ｎ型不純物拡散領域２７、２８は、例えばイオン注入法を使用してリンなどのｎ型不純物をｐ型ウェル２２内に導入することによって形成される。同様に、ゲート電極２６ｂの両側の領域に低濃度ｐ型不純物拡散領域２９、３０を形成する。低濃度ｐ型不純物拡散領域２９、３０は、例えばイオン注入法を使用してボロンやフッ化ボロンなどのｐ型不純物をｎ型ウェル２３内に導入することによって形成される。
【００４７】
続いて、ゲート電極２６ａ、２６ｂの側壁にサイドウォール３１を形成する。サイドウォール３１は、半導体基板２０上に例えばＣＶＤ法を使用して酸化シリコン膜を堆積し、堆積した酸化シリコン膜を異方性エッチングすることにより形成することができる。
【００４８】
サイドウォール３１を形成した後、ゲート電極２６ａの両側の領域に高濃度ｎ型不純物拡散領域３２、３３を形成する。高濃度ｎ型不純物拡散領域３２、３３は、例えばイオン注入法を使用して、リンなどのｎ型不純物を導入することによって形成することができる。高濃度ｎ型不純物拡散領域３２、３３は、前述した低濃度ｎ型不純物拡散領域２７、２８よりも不純物濃度が高くなっている。同様にして、ゲート電極２６ｂの両側の領域に高濃度ｐ型不純物拡散領域３４、３５を形成する。高濃度ｐ型不純物拡散領域３４、３５は、例えばイオン注入法を使用して、ボロンやフッ化ボロンなどのｐ型不純物を導入することによって形成することができる。この高濃度ｐ型不純物拡散領域３４、３５には、低濃度ｐ型不純物拡散領域２９、３０よりも高濃度にｐ型不純物が導入されている。
【００４９】
次に、半導体基板２０上に例えばＣＶＤ法を使用してコバルト（Ｃｏ）膜を堆積させる。そして、熱処理を施すことによって、コバルトシリサイド膜３６を形成する。これにより、ポリシリコン膜２５とコバルトシリサイド膜３６よりなるゲート電極２６ａ、２６ｂを形成することができる。また、高濃度ｎ型不純物拡散領域３２、３３および高濃度ｐ型不純物拡散領域３４、３５にコバルトシリサイド膜３６を形成することができる。したがって、ゲート電極２６ａ、２６ｂを低抵抗化することができるとともに、高濃度ｎ型不純物拡散領域３２、３３および高濃度ｐ型不純物拡散領域３４、３５のシート抵抗を低抵抗化することができる。その後、未反応のコバルト膜は除去される。
【００５０】
このようにして、ｎチャネル型ＭＩＳＦＥＴＱ1およびｐチャネル型ＭＩＳＦＥＴＱ2を形成することができる。
【００５１】
続いて、配線工程について説明する。図８に示すように、半導体基板２０上に、例えばＣＶＤ法を使用して層間絶縁膜となる絶縁膜３７を堆積する。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜３７を貫通するコンタクトホール３８を形成する。コンタクトホール３８の底部では、高濃度ｎ型不純物拡散領域３２、３３および高濃度ｐ型不純物拡散領域３４、３５に形成されたコバルトシリサイド膜３６が露出される。
【００５２】
次に、図９に示すように、コンタクトホール３８内にチタン／窒化チタン膜３９ａおよびタングステン膜３９ｂを埋め込んだプラグ４０を形成する。プラグ４０は、例えば以下のようにして形成することができる。まず、コンタクトホール３８内を含む絶縁膜３７上に、例えばスパッタリング法を使用して、チタン／窒化チタン膜３９ａを形成した後、例えばＣＶＤ法を使用してタングステン膜３９ｂをコンタクトホール３８内に埋め込むように形成する。そして、絶縁膜３７上に形成された不要なチタン／窒化チタン膜３９ａおよびタングステン膜３９ｂをＣＭＰ法やエッチバック法を使用して除去することにより、プラグ４０を形成する。
【００５３】
続いて、図１０に示すように、プラグ４０を形成した半導体基板２０上に、例えばスパッタリング法を使用してチタン／窒化チタン膜４１ａを形成する。その後、半導体基板２０上にアルミニウム膜を形成するため、例えば図４に示すスパッタリング装置１Ａに半導体基板２０が搬入される。図４に示すスパッタリング装置１Ａは例えば図１に示した構造をしており、このスパッタリング装置１Ａで半導体基板２０上にアルミニウム膜が形成される。具体的には、図１において、ＤＣ電源８によりアルミニウムよりなるターゲット６に負電圧を印加する。すると、チャンバ１内にあるアルゴンガスがプラズマ化する。プラズマ化したアルゴン原子は正電荷を帯びているため、加速してターゲット６に衝突し、衝突した反跳でアルミニウム原子がチャンバ１内へ弾き出される。チャンバ１内に弾き出されたアルミニウム原子は半導体基板２０上に付着する。このようにして、図１１に示すように半導体基板２０上にアルミニウム膜４１ｂが形成される。
【００５４】
半導体基板２０上にアルミニウム膜４１ｂを形成している際、ターゲット６に印加される電圧の電圧値（印加電圧値）は、図４に示すスパッタリング装置１Ａから端末装置１０Ａに送信される。端末装置１０Ａは印加電圧値を受信すると、受信した印加電圧値を管理システム１１に送信する。管理システム１１は、印加電圧値を受信すると受信した印加電圧値をデータベースに蓄積するとともに異常検出部１２へ送信する。
【００５５】
異常検出部１２においては、受信部１４で印加電圧値を受信すると、異常判断部１６は受信した印加電圧値が異常値ではないかを判断する。すなわち、異常判断部１６は異常の有無を判断する印加電圧値の直前に受信した印加電圧値に基づいて、許容範囲を設定する。例えば、直前に受信した印加電圧値を中心値とした許容範囲を設定する（許容幅は一定）。そして、設定した許容範囲に判断の対象となっている印加電圧値が入っているかを判断する。設定した許容範囲に判断の対象となっている印加電圧値が入っている場合は、正常値と判断する。一方、設定した許容範囲に判断の対象となっている印加電圧値が入っていない場合、異常値と判断して異常を知らせるためのアラームデータを送信部１５へ出力する。送信部１５は、異常判断部１６からアラームデータを入力すると、端末装置１０ＡおよびエンジニアＰＣ１３にアラームデータを送信する。以下、同様の動作を繰り返して印加電圧値を監視する。このようにして、本実施の形態１における異常検出システムを使用すれば、スパッタリング装置１Ａで印加電圧値に異常変動が生じても直ちに異常を検出することができる。したがって、本実施の形態１によれば、アルミニウム膜の膜厚が規定膜厚から外れた不良品の作り込みを防止することができ、製品の歩留まり向上を図ることができる。
【００５６】
続いて、図１２に示すように、アルミニウム膜４１ｂ上に例えばスパッタリング法を使用してチタン／窒化チタン膜４１ｃを形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用して、チタン／窒化チタン膜４１ａ、アルミニウム膜４１ｂおよびチタン／窒化チタン膜４１ｃをパターニングすることにより、図１３に示すような配線４２を形成する。このようにして、半導体装置を製造することができる。
【００５７】
本実施の形態１では、経時変化する印加電圧値の異常を検出することで、半導体基板に形成される膜厚の異常を検出する例について説明したが、経時変化する印加電圧値ではなく、ターゲットの使用時間に伴い経時変化する成膜時間データを使用して半導体基板に形成される膜厚の異常を検出してもよい。スパッタリング装置における成膜時間は、この成膜時間データによって決定されるが、この成膜時間データは装置ログデータの一種であり、図１４に示すようにターゲットの使用時間とともになだらかに単調増加する。したがって、ターゲットの使用時間に応じて成膜時間データを定期的に書き換えるが、この成膜時間データの書き換えは手作業で行われることが多い。このため、作業ミスによって誤った成膜時間データが書き込まれる可能性がある。誤った成膜時間データが書き込まれると、形成される膜の膜厚が規定膜厚から外れてしまうが、本実施の形態１における異常検出システムで成膜時間データを監視すれば、作業ミスに起因する突発的な異常を検出することができるため、作業ミスによる不良品の作り込みを防止できる。つまり、経時的に変化する成膜時間データに対して許容幅を一定に保ちながら経時的に変化する上限値と下限値を設定し、設定した上限値と下限値で示される許容範囲から成膜時間データがはずれた場合に成膜時間データは異常であると判断することにより、作業ミスに起因する突発的な異常を検出することができる。許容幅を一定に保ちながら経時的に変化する上限値と下限値を設定するには、例えば、判断する対象となる成膜時間データの直前の時刻に受信した正常な成膜時間データを中心値として許容範囲（許容幅は一定）を設定すればよい。
【００５８】
（実施の形態２）
前記実施の形態１ではスパッタリング装置の異常を検出する例について説明したが、本実施の形態２では、エッチング装置の異常を検出する例について説明する。
【００５９】
図１５は、エッチング装置の概略構成を示した図である。図１５において、エッチング装置は、チャンバ５０、下部電極５１、高周波電源５２、整合器５３、フォーカスリング５４、上部電極５５、シールドリング５６、高周波電源５７、整合器５８およびＶｐｐ検出器５９を有している。
【００６０】
チャンバ５０内には下部電極５１が設けられており、この下部電極５１上に半導体基板３を載置できるようになっている。下部電極５１には、８００ｋＨｚの交流電圧を発生する高周波電源５２が電気接続されており、下部電極５１と高周波電源５２との間にはインピーダンス整合をとるための８００ｋＨｚ整合器５３が設けられている。
【００６１】
下部電極５１の離間した上部には上部電極５５が設けられており、この上部電極５５の外周部にはシールドリング５６が設けられている。上部電極５５には、２７．１２ＭＨｚの交流電圧を発生する高周波電源５７が電気接続されており、この上部電極５５と高周波電源５７との間にはインピーダンス整合をとるための２７．１２ＭＨｚ整合器５８とピーク間電圧値を検出するＶｐｐ検出器５９が設けられている。
【００６２】
ここで、ピーク間電圧値（Ｖｐｐ）とは、高周波電源５７により上部電極５５に印加される交流電圧の極大値と極小値との差を示す電圧値である。別の言い方をすれば、ピーク間電圧値とは、交流電圧の波高値（振幅）の２倍の値を示す電圧値である。
【００６３】
次に、エッチング装置の動作について説明する。まず、チャンバ５０内に半導体基板３を搬入した後、エッチングガスを導入する。続いて、下部電極５１に高周波電源５２により８００ｋＨｚの交流電圧を印加するとともに、上部電極５５に高周波電源５７により２７．１２ＭＨｚの交流電圧を印加する。すると、下部電極５１と上部電極５５の間にあるエッチングガスは高周波電界によりプラズマ化する。プラズマ化したエッチングガスは反応性豊かであるため、半導体基板３上に形成されている膜と反応しエッチングが行なわれる。
【００６４】
上部電極５５に印加されている交流電圧のピーク間電圧値はＶｐｐ検出器５９で検出されるが、チャンバ５０内に異常が発生すると、エッチングガスをプラズマ化している上部電極５５のピーク間電圧値が突発的に変化する。チャンバ５０内に異常が発生すると、プラズマ化したエッチングガスの状態が変化するため、オーバエッチングやエッチング不足が生じる。例えば、図８に示すように、層間絶縁膜となる絶縁膜３７の所定領域をエッチングしてコンタクトホール３８を形成する際に、エッチング不足が生じると、コンタクトホール３８の底面に絶縁膜３７が残ることになる。その後、図９に示すように、コンタクトホール３８に導電材料を埋め込んでプラグ４０を形成するが、プラグ４０の底部に絶縁膜３７が残っているので配線抵抗が増大し、不良品を製造することになる。このため、ピーク間電圧値の突発的な変化を検知する必要がある。
【００６５】
一方、ピーク間電圧値は、エッチング装置の部品の消耗や部品の交換により経時変化する。すなわち、ピーク間電圧値は正常時においても経時変化する。図１６にエッチング装置の使用時間と正常時のピーク間電圧値の関係を示す。図１６において、横軸はエッチング装置の使用時間を示し、縦軸はピーク間電圧値を示している。図１６を見てわかるように正常時においてもピーク間電圧値は経時変化していることがわかる。特に、チャンバ５０内の部品を交換する全掃の前後ではピーク間電圧値は大きく変動していることがわかる。
【００６６】
ここで、ピーク間電圧値の突発的な変化を装置のインターロックで検出することが考えられるが、この場合、正常に経時変化する範囲は許容範囲としなくてはならない。すなわち、図１６の場合、ピーク間電圧値の正常な経時変化を考慮するとインターロックの上限値を７３０Ｖに設定し、下限値を６３０Ｖに設定しなければならない。このとき、ピーク間電圧値の許容幅は１００Ｖにもなる。しかし、ピーク間電圧値の突発的な異常はこれより小さな変化で発生する。したがって、ピーク間電圧値の正常時における経時変化が大きく、上限値と下限値との間の許容幅が大きい場合、この許容幅内でピーク間電圧値の異常変動が生じてもインターロックはかからない。このため、正常時においても経時変化するピーク間電圧値では異常変動をインターロックで検知することが困難である。
【００６７】
そこで、本実施の形態２でも、前記実施の形態１で説明した異常検出システムを使用することにより、ピーク間電圧値の異常を検出することができる。つまり、図４に示すスパッタリング装置１Ａに変えてエッチング装置を異常検出システムに接続し、ピーク間電圧値を装置ログデータとして、異常検出部１２に送信する。そして、異常検出部１２内の異常判断部１６内において、異常の有無を判断するピーク間電圧値の直前に受信したピーク間電圧値に基づいて、許容範囲を設定する。例えば、直前に受信したピーク間電圧値を中心値とした許容範囲を設定する（許容幅は一定）。このようにピーク間電圧値の異常を判断する際、直前に受信したピーク間電圧値に基づいて許容幅一定の許容範囲を設定しているので、ピーク間電圧値の正常な経時変化に追従して、許容範囲も許容幅を一定に保ちながら経時変化する。このため、経時変化する印加電圧値の異常をいつも一定の狭い許容幅で判断することができる。
【００６８】
その後、設定した許容範囲に判断の対象となっているピーク間電圧値が入っているかを判断する。設定した許容範囲に判断の対象となっているピーク間電圧値が入っている場合は、正常値と判断する。一方、設定した許容範囲に判断の対象となっているピーク間電圧値が入っていない場合、異常値と判断して異常を知らせるためのアラームデータを送信部１５へ出力する。送信部１５は、異常判断部１６からアラームデータを入力すると、端末装置１０ＡおよびエンジニアＰＣ１３にアラームデータを送信する。このようにして、正常時に経時変化するピーク間電圧値に異常が発生した場合、的確にその異常を検出することができる。
【００６９】
ここで、チャンバ内の部品を交換する全掃時にはエッチング装置は停止しており、停止しているエッチング装置について異常検出システムは機能しない。そして、全掃が終了して再びエッチング装置を稼働すると異常検出システムに接続されることになる。図１６に示すように、全掃前の最後のピーク間電圧値と全掃後の最初のピーク間電圧値は大きく異なるが、全掃後の最初のピーク間電圧値について異常の有無を判断する際、全掃前の最後のピーク間電圧値は使用せず、予め設定した許容範囲に基づいて、異常の有無を判断する。これにより、全掃後の最初のピーク間電圧値について正常値を異常値と判断することを防止できる。
【００７０】
本実施の形態２では、ある時刻におけるピーク間電圧値の許容範囲を設定する際、直前のピーク間電圧値に基づいて許容範囲を設定する例について説明したが、直前のピーク間電圧値ではなくそれ以前の印加電圧値を使用してもよいし、ある時刻以前の複数のピーク間電圧値に基づいて許容範囲を設定してもよい。特に、直前のピーク間電圧値が異常値の場合はこの異常値を使用せず、それ以前の正常なピーク間電圧値を使用する。
【００７１】
また、本実施の形態２では、ピーク間電圧値の異常を検出する場合について説明したが、ピーク間電圧値と同等な波高値を使用してもよい。ここで、波高値は交流電圧の振幅を示すものであり、ピーク間電圧値の半分の値を有するものである。
【００７２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００７３】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【００７４】
【図１】スパッタリング装置の概略構成を示した図である。
【図２】ターゲットの使用時間とターゲットに印加される電圧との関係を示したグラフである。
【図３】ターゲットに印加される電圧に異常変動が生じた例を示したグラフである。
【図４】本発明の実施の形態１における異常検出システムの構成を示した図である。
【図５】異常判断部の動作を説明したフローチャートである。
【図６】ターゲットに印加される電圧の電圧値および許容範囲の上限値と下限値の経時変化を示したグラフである。
【図７】本発明の実施の形態１における半導体装置の製造工程を示した断面図である。
【図８】図７に続く半導体装置の製造工程を示した断面図である。
【図９】図８に続く半導体装置の製造工程を示した断面図である。
【図１０】図９に続く半導体装置の製造工程を示した断面図である。
【図１１】図１０に続く半導体装置の製造工程を示した断面図である。
【図１２】図１１に続く半導体装置の製造工程を示した断面図である。
【図１３】図１２に続く半導体装置の製造工程を示した断面図である。
【図１４】ターゲットの使用時間と成膜時間データとの関係を示したグラフである。
【図１５】エッチング装置の概略構成を示した図である。
【図１６】エッチング装置の使用時間とピーク間電圧値（Ｖｐｐ）との関係を示した図である。
【符号の説明】
【００７５】
１  チャンバ
１Ａ  スパッタリング装置
１Ｂ  スパッタリング装置
１Ｃ  スパッタリング装置
２  ヒータ
３  半導体基板
４  昇降機構
５  シールド
６  ターゲット
７  マグネット
８  ＤＣ電源
１０Ａ  端末装置
１０Ｂ  端末装置
１０Ｃ  端末装置
１１  管理システム
１２  異常検出部
１３  エンジニアＰＣ
１４  受信部
１５  送信部
１６  異常判断部
２０  半導体基板
２１  素子分離領域
２２  ｐ型ウェル
２３  ｎ型ウェル
２４  ゲート絶縁膜
２５  ポリシリコン膜
２６ａ  ゲート電極
２６ｂ  ゲート電極
２７  低濃度ｎ型不純物拡散領域
２８  低濃度ｎ型不純物拡散領域
２９  低濃度ｐ型不純物拡散領域
３０  低濃度ｐ型不純物拡散領域
３１  サイドウォール
３２  高濃度ｎ型不純物拡散領域
３３  高濃度ｎ型不純物拡散領域
３４  高濃度ｐ型不純物拡散領域
３５  高濃度ｐ型不純物拡散領域
３６  コバルトシリサイド膜
３７  絶縁膜
３８  コンタクトホール
３９ａ  チタン／窒化チタン膜
３９ｂ  タングステン膜
４０  プラグ
４１ａ  チタン／窒化チタン膜
４１ｂ  アルミニウム膜
４１ｃ  チタン／窒化チタン膜
４２  配線
５０  チャンバ
５１  下部電極
５２  高周波電源
５３  整合器
５４  フォーカスリング
５５  上部電極
５６  シールドリング
５７  高周波電源
５８  整合器
５９  Ｖｐｐ検出器
【図１】
2006024771.tif 000003
【図２】
2006024771.tif 000004
【図３】
2006024771.tif 000005
【図４】
2006024771.tif 000006
【図５】
2006024771.tif 000007
【図６】
2006024771.tif 000008
【図７】
2006024771.tif 000009
【図８】
2006024771.tif 000010
【図９】
2006024771.tif 000011
【図１０】
2006024771.tif 000012
【図１１】
2006024771.tif 000013
【図１２】
2006024771.tif 000014
【図１３】
2006024771.tif 000015
【図１４】
2006024771.tif 000016
【図１５】
2006024771.tif 000017
【図１６】
2006024771.tif 000018