(57)【要約】  【課題】小容量の入力キャパシタを用いながら、入力電流の低周波成分を抑制できるとともに、電力損失を削減できるインバータ回路を提供する。  【解決手段】交流電圧ｖａｃの極性に応じてｎ型ＭＯＳトランジスタＱ２またはＱ３の一方をオンさせ、この状態でｎ型ＭＯＳトランジスタＱ１をスイッチングさせる。これにより、端子ＴＮ３−ＴＮ４から交流電流が出力される。また、この動作と平行して、直流側端子ＴＮ１−ＴＮ２において入力される平均的な電流ｉｄｃが一定になるように、ｎ型ＭＯＳトランジスタＱ４およびＱ５のオンとオフの時比率を制御する。この制御により、直流側端子ＴＮ１−ＴＮにおける入力電流の低周波成分が抑制されるように、キャパシタＣｓと直流側端子ＴＮ１−ＴＮ２との間で双方向に電力が伝達される。【選択図】      図１
2006204000.tif 000002
【特許請求の範囲】
【請求項１】
第１のノード対に入力される直流電圧を交流電流に変換して第２のノード対から出力するインバータ回路であって、
第１の巻線と、タップを備えた第２の巻線とを含んだ変圧器と、
上記第１の巻線に直列に接続された第１のスイッチと、
キャパシタと、
上記キャパシタと上記第１のノード対との間で双方向に電力を伝達することが可能なコンバータ回路と、
上記第２の巻線に並列に接続された、第２のスイッチと第３のスイッチとの直列回路と、
上記第１のスイッチ、上記第２のスイッチおよび上記第３のスイッチのオンとオフをそれぞれ制御する第１の制御回路と、
上記第１のノード対において入力される平均的な電圧または電流が一定となるように、上記コンバータ回路における電力の伝達を制御する第２の制御回路と、
を有し、
上記第１の巻線と上記第１のスイッチとの直列回路は、上記第１のノード対の間に接続され、
上記第２のスイッチと上記第３のスイッチとの接続ノードは、上記第２のノード対の一方のノードに、上記第２の巻線のタップは、該第２のノード対の他方のノードにそれぞれ接続され、
上記第１の制御回路は、第１のモードにおいて、上記第１のスイッチをオンさせるとともに、上記第２のスイッチおよび上記第３のスイッチをオフさせ、上記第１のモードに続く第２のモードにおいて、上記第１のスイッチをオフさせるとともに、上記第２のノード対に印加される交流側の電圧の極性に応じて選択した上記第２のスイッチまたは上記第３のスイッチの何れか一方をオンさせ、上記第１のモードから上記第２のモードまでの制御を周期的に反復する、
インバータ回路。
【請求項２】
上記キャパシタは、その一方の端子が上記第１のノード対の一方のノードに接続されており、
上記コンバータ回路は、
上記第１のノード対に接続されていない上記キャパシタの他方の端子と、上記キャパシタに接続されていない上記第１のノード対の他方のノードとの間に接続された、第４のスイッチと第５のスイッチとの直列回路と、
上記第４のスイッチおよび上記第５のスイッチの接続ノードと、上記第１のノード対に接続された上記キャパシタの一方の端子との間に接続されたインダクタと、
を含み、
上記第２の制御回路は、上記第１のノード対において入力される平均的な電圧または電流が一定となるように、上記第４のスイッチおよび上記第５のスイッチのオンとオフをそれぞれ制御する、
請求項１に記載のインバータ回路。
【請求項３】
上記第１のスイッチに生じるサージ電圧を、上記第１のノード対の電圧と上記キャパシタの電圧との合成電圧にクランプするクランプ回路を有する、
請求項２に記載のインバータ回路。
【請求項４】
上記インダクタは、上記変圧器の第３の巻線を含む、
請求項２または３に記載のインバータ回路。
【請求項５】
上記第２のスイッチおよび上記第３のスイッチは、上記第２のモードにおいて上記第２の巻線から流れるオン電流が絶えた場合にオンからオフへ変化し、
上記第１の制御回路は、上記第２の巻線から上記第２のスイッチまたは上記第３のスイッチに流れるオン電流が絶えた状態において、上記第２のモードから上記第１のモードに移行する、
請求項１乃至４の何れか一に記載のインバータ回路。
【請求項６】
上記第２のスイッチおよび上記第３のスイッチは、直列に接続されたダイオードと半導体スイッチとをそれぞれ含んでおり、上記第２の巻線から上記第２のスイッチを介して上記第２のノード対に流れる電流と、上記第２の巻線から上記第３のスイッチを介して上記第２のノード対に流れる電流とが互いに逆極性になるように、該ダイオードの導通方向がそれぞれ設定されている、
請求項５に記載のインバータ回路。
【請求項７】
上記第１の制御回路は、上記交流電流の極性に応じて選択した上記第２のスイッチまたは上記第３のスイッチの何れか一方における上記半導体スイッチを常にオフさせるとともに、他方のスイッチにおける上記半導体スイッチを少なくとも上記第２のモードにおいてオンさせる、
請求項６に記載のインバータ回路。
【請求項８】
上記第１の巻線に流れる電流を検出する電流検出回路を有し、
上記第１の制御回路は、上記第１のモードにおいて、上記電流検出回路の検出値が上記第２のモード対に流れる交流電流の指令値に達したときに、上記第１のモードから上記第２のモードに移行する、
請求項１乃至７の何れか一に記載のインバータ回路。
【請求項９】
上記第１のスイッチは、直列に接続されたダイオードと半導体スイッチとを含む、
請求項１乃至８の何れか一に記載のインバータ回路。
【請求項１０】
少なくとも１つの光発電セルと、上記光発電セルにおいて発電した電圧を入力して交流電流に変換し、系統ラインへ出力するインバータ回路とを有する光発電装置であって、
上記インバータ回路は、
第１の巻線と、タップを備えた第２の巻線とを含んだ変圧器と、
上記第１の巻線に直列に接続された第１のスイッチと、
キャパシタと、
上記キャパシタと、上記光発電セルの発電電圧が入力される第１のノード対との間で双方向に電力を伝達することが可能なコンバータ回路と、
上記第２の巻線に並列に接続された、第２のスイッチと第３のスイッチとの直列回路と、
上記第１のスイッチ、上記第２のスイッチおよび上記第３のスイッチのオンとオフをそれぞれ制御する第１の制御回路と、
上記第１のノード対において入力される平均的な電圧または電流が一定となるように、上記コンバータ回路における電力の伝達を制御する第２の制御回路と、
を有し、
上記第１の巻線と上記第１のスイッチとの直列回路は、上記第１のノード対の間に接続され、
上記第２のスイッチと上記第３のスイッチとの接続ノードは、上記交流電流を出力する第２のノード対の一方のノードに、上記第２の巻線のタップは、該第２のノード対の他方のノードにそれぞれ接続され、
上記第１の制御回路は、第１のモードにおいて、上記第１のスイッチをオンさせるとともに、上記第２のスイッチおよび上記第３のスイッチをオフさせ、上記第１のモードに続く第２のモードにおいて、上記第１のスイッチをオフさせるとともに、上記第２のノード対に印加される交流側の電圧の極性に応じて選択した上記第２のスイッチまたは上記第３のスイッチの何れか一方をオンさせ、上記第１のモードから上記第２のモードまでの制御を周期的に反復する、
光発電装置。
【請求項１１】
上記キャパシタは、その一方の端子が上記第１のノード対の一方のノードに接続されており、
上記コンバータ回路は、
上記第１のノード対に接続されていない上記キャパシタの他方の端子と、上記キャパシタに接続されていない上記第１のノード対の他方のノードとの間に接続された、第４のスイッチと第５のスイッチとの直列回路と、
上記第４のスイッチおよび上記第５のスイッチの接続ノードと、上記第１のノード対に接続された上記キャパシタの一方の端子との間に接続されたインダクタと、
を含み、
上記第２の制御回路は、上記第１のノード対において入力される平均的な電圧または電流が一定となるように、上記第４のスイッチおよび上記第５のスイッチのオンとオフをそれぞれ制御する、
請求項１０に記載の光発電装置。
【請求項１２】
上記第１のスイッチに生じるサージ電圧を、上記第１のノード対の電圧と上記キャパシタの電圧との合成電圧にクランプするクランプ回路を有する、
請求項１１に記載の光発電装置。
【請求項１３】
上記インダクタは、上記変圧器の第３の巻線を含む、
請求項１１または１２に記載の光発電装置。
【請求項１４】
上記第２のスイッチおよび上記第３のスイッチは、上記第２のモードにおいて上記第２の巻線から流れるオン電流が絶えた場合にオンからオフへ変化し、
上記第１の制御回路は、上記第２の巻線から上記第２のスイッチまたは上記第３のスイッチに流れるオン電流が絶えた状態において、上記第２のモードから上記第１のモードに移行する、
請求項１０乃至１３の何れか一に記載の光発電装置。
【請求項１５】
上記第１の巻線に流れる電流を検出する電流検出回路を有し、
上記第１の制御回路は、上記第１のモードにおいて、上記電流検出回路の検出値が上記第２のモード対に流れる交流電流の指令値に達したときに、上記第１のモードから上記第２のモードに移行する、
請求項１０乃至１４の何れか一に記載の光発電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力される直流電圧を交流電流に変換するインバータ回路、および光発電セルにおいて発電した直流電圧を交流電圧に変換して系統ラインに出力する系統連係型の光発電装置に関するものである。
【背景技術】
【０００２】
特許文献１は、光発電セルの発電電力を系統ラインに交流電流として出力する光発電装置と、これに好適なインバータ回路に関するものである。
一般に、光発電セルが一定光量の元で発電する電力は、特定の電圧と電流において最大になる性質がある。そのため、光発電セルの次段につながるインバータ回路には、この最大電力の動作点からずれが生じないように、入力側の電流を一定に保つ能力が求められる。該文献に記載のインバータ回路は、入力側に大容量のキャパシタを用いることなく、簡易な構成で、入力電流の変動を抑えることを可能にしたものである。
【特許文献１】特開２００３−２８９６７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記文献のインバータ回路は、このように優れた特徴を有するが、次のような不利益もある。
このインバータ回路では、変圧器の励磁とそのエネルギーの開放を、１スイッチング周期の間に２回行う。すなわち、直流側から入力した電力を一旦キャパシタに蓄積させるときと、このキャパシタの電力を交流側に出力するときに、それぞれ変圧器の励磁とエネルギー開放を行う。
【０００４】
そのため、１スイッチング周期の間で、交流側への電力の出力に変圧器を利用できる期間が短くなり、短期間でピーク値の大きな励磁電流を変圧器に流さなくてはならない。一般に、電気信号の実効値は、平均値が等しくてもピーク値が大きくなるほど大きくなるため、トランジスタ等に流れる電流の実効値が大きくなり、これらの素子における電力損失が大きくなる。
【０００５】
本発明はかかる事情に鑑みてなされたものであり、その目的は、直流側に大容量のキャパシタを用いることなく、該直流側の電流や電圧の変動を抑えることができるとともに、電力損失を削減することができるインバータ回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、第１のノード対に入力される直流電圧を交流電流に変換して第２のノード対から出力するインバータ回路であって、第１の巻線と、タップを備えた第２の巻線とを含んだ変圧器と、第１の巻線に直列に接続された第１のスイッチと、キャパシタと、該キャパシタと第１のノード対との間で双方向に電力を伝達することが可能なコンバータ回路と、第２の巻線に並列に接続された、第２のスイッチと第３のスイッチとの直列回路と、第１のスイッチ、第２のスイッチおよび第３のスイッチのオンとオフをそれぞれ制御する第１の制御回路と、第１のノード対において入力される平均的な電圧または電流が一定となるように、コンバータ回路における電力の伝達を制御する第２の制御回路とを有する。
第１の巻線と第１のスイッチとの直列回路は、第１のノード対の間に接続される。
第２のスイッチと第３のスイッチとの接続ノードは、第２のノード対の一方のノードに接続され、第２の巻線のタップは、該第２のノード対の他方のノードに接続される。
第１の制御回路は、第１のモードにおいて、第１のスイッチをオンさせるとともに、第２のスイッチおよび第３のスイッチをオフさせ、第１のモードに続く第２のモードにおいて、第１のスイッチをオフさせるとともに、第２のノード対に印加される交流側の電圧の極性に応じて選択した第２のスイッチまたは第３のスイッチの何れか一方をオンさせ、第１のモードから第２のモードまでの制御を周期的に反復する。
【０００７】
上記本発明によると、第１のモードにおいて、第１のノード対に入力される直流電圧が、第１のスイッチを介して第１の巻線に印加され、第１の巻線が励磁される。次いで第２のモードにおいて、第１の巻線の励磁により蓄積された変圧器の励磁エネルギーが第２の巻線から電流として放出される。この電流は、第２のノード対に印加される交流電圧の極性に応じた第２のスイッチまたは第３のスイッチの何れか一方を介して、第２のノード対より出力される。こうした第１のモードから第２のモードまでの制御が周期的に反復されて、第２のノード対から交流電流が出力される。
したがって、第１のモードと第２のモードとを１周期とした場合に、１周期の間における変圧器の励磁とエネルギー開放は１回になる。
また、上述した制御と平行して、コンバータ回路では、第１のノード対において入力される平均的な電圧または電流が一定となるように、キャパシタと第１のノード対との間で双方向に電力が伝達される。これにより、第１のノード対において入出力される電圧または電流が一定に制御される。
【０００８】
好適には、キャパシタは、その一方の端子が第１のノード対の一方のノードに接続される。また、コンバータ回路は、第１のノード対に接続されていないキャパシタの他方の端子と、キャパシタに接続されていない第１のノード対の他方のノードとの間に接続された、第４のスイッチと第５のスイッチとの直列回路と、第４のスイッチおよび第５のスイッチの接続ノードと、第１のノード対に接続されたキャパシタの一方の端子との間に接続されたインダクタとを含む。そして、第２の制御回路は、第１のノード対において入力される平均的な電圧または電流が一定となるように、第４のスイッチおよび第５のスイッチのオンとオフをそれぞれ制御する。
この場合、本発明は、第１のスイッチに生じるサージ電圧を、第１のノード対の電圧とキャパシタの電圧との合成電圧にクランプするクランプ回路を有しても良い。該クランプ回路は、例えば、第１のノード対に接続されていないキャパシタの他方の端子と、第１の巻線および第１のスイッチの接続ノードとの間に接続されたダイオードを含むものでも良い。
【０００９】
また、好適には、第２のスイッチおよび第３のスイッチは、第２のモードにおいて第２の巻線から流れるオン電流が絶えた場合にオンからオフへ変化し、第１の制御回路は、第２の巻線から第２のスイッチまたは第３のスイッチに流れるオン電流が絶えた状態において、第２のモードから第１のモードに移行する。
【００１０】
更に、好適には、本発明は、第１の巻線に流れる電流を検出する電流検出回路を有し、第１の制御回路は、第１のモードにおいて、電流検出回路の検出値が第２のモード対に流れる交流電流の指令値に達したときに、第１のモードから第２のモードに移行する。
これにより、第２のノード対に流れる電流は、指令値に応じたレベルになるように制御される。
【発明の効果】
【００１１】
本発明によれば、直流側に大容量のキャパシタを用いることなく、該直流側の電流や電圧の変動を抑えることができるとともに、変圧器に流れる励磁電流の実効値を小さくして電力損失の削減を図ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について、図面を参照して説明する。
【００１３】
図１は、光発電モジュールが複数並列に接続されて構成された、本実施形態に係る光発電装置の構成例を示す概略的なブロック図である。
図１に示す光発電装置は、ｎ個の光発電モジュール（ＭＤ１〜ＭＤｎ）を有しており、その電流出力端子が、系統ラインＵＬに対してそれぞれ並列に接続されている。
また、光発電モジュール（ＭＤ１〜ＭＤｎ）は、それぞれ、１つまたは複数の光発電セルＰＶと、その直流電圧を交流電流に変換するインバータ回路ＩＶＴとを含んでいる。
【００１４】
この光発電システムでは、それぞれの光発電モジュール（ＭＤ１〜ＭＤｎ）において、光発電セルＰＶの発電電圧をインバータ回路ＩＮＶにより交流電流に変換し、系統ラインＵＬに出力している。そのため、系統ラインＵＬに接続される負荷に対して光発電モジュール（ＭＤ１〜ＭＤｎ）の発電電力が供給されるとともに、その発電電力が光発電セルＰＶの受光量に応じて変動しても、負荷には系統ラインＵＬから安定した電力が供給される。
【００１５】
図２は、本発明の実施形態に係るインバータ回路ＩＶＴの主回路１００の構成例を示す図である。
主回路１００は、変圧器ＴＲ１と、スイッチＳＷ１，…，ＳＷ５と、ダイオードＤ４と、電流検出部６，８、電圧検出部７と、キャパシタＣｉ，Ｃｏ，Ｃｓと、インダクタＬｏ，Ｌ１と、直流側端子ＴＮ１，ＴＮ２と、交流側端子ＴＮ３，ＴＮ４とを有する。
【００１６】
変圧器ＴＲ１は、巻線Ｗ１と、タップＴＰを備えた巻線Ｗ２とを含む。この巻線Ｗ２において、タップを挟んだ一方の部分が巻線Ｗ２１、他方の部分が巻線Ｗ２２である。
【００１７】
スイッチＳＷ１は、ｎ型ＭＯＳトランジスタＱ１と、ダイオードＤ１と、駆動回路１とを含む。
スイッチＳＷ２は、ｎ型ＭＯＳトランジスタＱ２と、ダイオードＤ２と、駆動回路２とを含む。
スイッチＳＷ３は、ｎ型ＭＯＳトランジスタＱ３と、ダイオードＤ３と、駆動回路３とを含む。
スイッチＳＷ４は、ｎ型ＭＯＳトランジスタＱ４と、駆動回路４とを含む。
スイッチＳＷ５は、ｎ型ＭＯＳトランジスタＱ５と、駆動回路５とを含む。
【００１８】
上述したインバータ回路ＩＶＴの構成において、変圧器ＴＲ１は、本発明の変圧器の一実施形態である。
巻線Ｗ１は、本発明の第１の巻線の一実施形態である。
巻線Ｗ２は、本発明の第２の巻線の一実施形態である。
スイッチＳＷ１は、本発明の第１のスイッチの一実施形態である。
スイッチＳＷ２は、本発明の第２のスイッチの一実施形態である。
スイッチＳＷ３は、本発明の第３のスイッチの一実施形態である。
キャパシタＣｓは、本発明のキャパシタの一実施形態である。
スイッチＳＷ４，ＳＷ５およびインダクタＬ１を含む回路は、本発明のコンバータ回路の一実施形態である。
スイッチＳＷ４は、本発明の第４のスイッチの一実施形態である。
スイッチＳＷ５は、本発明の第５のスイッチの一実施形態である。
インダクタＬ１は、本発明のインダクタの一実施形態である。
ダイオードＤ４は、本発明のクランプ回路の一実施形態である。
【００１９】
まず、上述したインバータ回路ＩＶＴの構成要素の接続について説明する。
【００２０】
正の直流電圧が印加される端子ＴＮ１は、ノードＮ１に接続され、負の直流電圧が印加される端子ＴＮ２は、ノードＮ２に接続される。ただし、端子ＴＮ１とノードＮ１との接続配線上には、電流検出部８が挿入される。
キャパシタＣｉは、ノードＮ１−Ｎ２間に接続される。
【００２１】
スイッチＳＷ１と巻線Ｗ１は、ノードＮ１−Ｎ２間に直列に接続される。すなわち、巻線Ｗ１の第１端子（丸印を付された端子を指す。他の巻線も同じ。）がノードＮ１に接続され、巻線Ｗ１の第２端子（丸印の無い端子を指す。他の巻線も同じ。）がスイッチＳＷ１を介してノードＮ２に接続される。ただし、巻線Ｗ１の第１端子とノードＮ１との接続配線上には、電流検出部６が挿入される。
【００２２】
変圧器ＴＲ１の巻線に付した丸印は、巻線の巻き方向を表している。すなわち、何れかの巻線の第１端子と第２端子との間に電圧を印加すると、これと同じ極性の電圧が他の巻線の第１端子と第２端子との間に生じる。
【００２３】
スイッチＳＷ１において、ｎ型ＭＯＳトランジスタＱ１とダイオードＤ１は互いに直列に接続される。すなわち、ｎ型ＭＯＳトランジスタＱ１のドレインが巻線Ｗ１の第２端子に接続され、そのソースがダイオードＤ１のアノードに接続される。ダイオードＤ１のカソードは、ノードＮ２に接続される。
駆動回路１は、後述する制御部２００の制御信号Ｓｑ１に応じた駆動信号をｎ型ＭＯＳトランジスタＱ１のゲート−ソース間に印加し、これをオンまたはオフさせる。
【００２４】
キャパシタＣｓは、一方の端子がノードＮ１に接続される。
ダイオードＤ４のアノードは、巻線Ｗ１の第２端子に接続され、そのカソードは、キャパシタＣｓのノードＮ１に接続されていない側の端子に接続される。
【００２５】
スイッチＳＷ４とスイッチＳＷ５は直列に接続されており、その直列回路は、キャパシタＣｓのノードＮ１に接続されていない側の端子と、ノードＮ２との間に接続される。
【００２６】
スイッチＳＷ４およびＳＷ５の直列回路において、ｎ型ＭＯＳトランジスタＱ４のドレインは、ダイオードＤ４のカソードとともにキャパシタＣｓに接続され、そのソースは、ｎ型ＭＯＳトランジスタＱ５のドレインに接続される。ｎ型ＭＯＳトランジスタＱ５のソースは、ノードＮ２に接続される。
駆動回路４，５は、後述する制御部３００の制御信号Ｓｑ４，Ｓｑ５に応じた駆動信号をｎ型ＭＯＳトランジスタＱ４，Ｑ５のゲート−ソース間に印加し、これをオンまたはオフさせる。
【００２７】
インダクタＬ１は、スイッチＳＷ４およびＳＷ５の接続ノードＮ５とノードＮ１との間に接続される。
【００２８】
変圧器ＴＲ１の巻線Ｗ２において、巻線Ｗ２１の第１端子は、巻線Ｗ２２の第２端子とともにタップＴＰに接続される。タップＴＰは、ノードＮ４に接続される。
【００２９】
スイッチＳＷ２とスイッチＳＷ３とが直列に接続され、この直列回路が、巻線Ｗ２と並列に接続される。すなわち、巻線Ｗ２１の第２端子とスイッチＳＷ２とが接続され、巻線Ｗ２２の第１端子とスイッチＳＷ３とが接続される。スイッチＳＷ３とスイッチＳＷ４との接続ノードは、ノードＮ３に接続される。
【００３０】
スイッチＳＷ２において、ｎ型ＭＯＳトランジスタＱ２とダイオードＤ２は互いに直列に接続される。すなわち、ｎ型ＭＯＳトランジスタＱ２のドレインが巻線Ｗ２１の第２端子に接続され、そのソースがダイオードＤ２のアノードに接続される。ダイオードＤ２のカソードは、ノードＮ３に接続される。
駆動回路２は、制御部２００の制御信号Ｓｑ２に応じた駆動信号をｎ型ＭＯＳトランジスタＱ２のゲート−ソース間に印加し、これをオンまたはオフさせる。
【００３１】
スイッチＳＷ３において、ｎ型ＭＯＳトランジスタＱ３とダイオードＤ３は互いに直列に接続される。すなわち、ｎ型ＭＯＳトランジスタＱ３のソースが巻線Ｗ２２の第１端子に接続され、そのドレインがダイオードＤ３のカソードに接続される。ダイオードＤ３のアノードは、ノードＮ３に接続される。
駆動回路３は、制御部２００の制御信号Ｓｑ３に応じた駆動信号をｎ型ＭＯＳトランジスタＱ３のゲート−ソース間に印加し、これをオンまたはオフさせる。
【００３２】
ノードＮ３は、インダクタＬｏを介して交流側端子ＴＮ３に接続されるとともに、キャパシタＣｏを介してノードＮ４に接続される。
インダクタＬｏおよびキャパシタＣｓは、交流側端子ＴＮ３−ＴＮ４におけるインバータ回路のスイッチング成分を減衰させるための平滑回路である。
【００３３】
交流側端子ＴＮ３とＴＮ４との間には、電圧検出部７が接続される。また、交流側端子ＴＮ４は、ノードＮ４に接続される。
【００３４】
次に、本実施形態に係るインバータ回路ＩＶＴの制御部２００および３００について、図３および図４を参照して述べる。
【００３５】
図３は、制御部２００の構成の一例を示した図である。
制御部２００は、交流指令値生成部２０１と、極性判定部２０２と、シーケンス制御部２０３とを有する。
なお、制御部２００は、本発明の第１の制御回路の一実施形態である。
【００３６】
交流指令値生成部２０１は、電圧検出部７において検出される交流側端子ＴＮ３−ＴＮ４間の電圧検出信号Ｓｖａｃを全波整流し、更に、振幅設定信号Ｓａｍｐに応じてその振幅を調節することにより、交流電流の指令値信号ＳＬ２を生成する。インバータ回路の動作時に巻線Ｗ１に流れるパルス電流のピーク包絡線は、出力の交流電流ｉａｃを全波整流した波形になる。交流指令値生成部２０１は、このピーク包絡線と同様な波形を有する指令値信号ＳＬ２を生成する。
【００３７】
極性判定部２０２は、電圧検出部７の検出信号Ｓｖａｃに基づいて、交流側端子ＴＮ３−ＴＮ４間の電圧ｖａｃの極性を判定し、該判定結果を極性判定信号ＳＰとして出力する。
【００３８】
シーケンス制御部２５は、交流電流の指令値信号ＳＬ２、交流電圧ｖａｃの極性判定信号ＳＰ、および電流検出部６の電流検出信号Ｓｉ１を入力し、これらの信号に基づいて、ｎ型ＭＯＳトランジスタＱ１〜Ｑ３をオンオフさせるための制御信号Ｓｑ１〜Ｓｑ３を生成する。
【００３９】
図４は、制御部３００の構成の一例を示す図である。
制御部３００は、誤差増幅部３０１と、ＰＷＭ信号発生部３０２と、制御信号出力部３０３とを有する。
なお、制御部３００は、本発明の第２の制御回路の一実施形態である。
【００４０】
誤差増幅部３０１は、電流検出部８による直流端子ＴＮ１−ＴＮ２の入力電流ｉｄｃの検出信号Ｓｉｄｃとその指令値信号ＳＬ３との誤差を増幅し、誤差信号として出力する。
【００４１】
ＰＷＭ（pulse width modulation）信号発生部３０２は、誤差増幅部３０１より出力される誤差信号に応じてパルス幅変調された論理信号を発生する。
【００４２】
制御信号出力部３０３は、ＰＷＭ信号発生部３０２より出力される論理信号に応じて、ｎ型ＭＯＳトランジスタＱ４またはＱ５の何れか一方をオン、他方をオフさせる制御信号Ｓｑ４およびＳｑ５を生成する。
なお、この制御信号Ｓｑ４およびＳｑ５において、ｎ型ＭＯＳトランジスタＱ４およびＱ５が同時にオフする期間（デッドタイム）を設けることにより、これらのトランジスタが同時にオンすること防いでも良い。
【００４３】
ここで、上述した構成を有するインバータ回路ＩＶＴの動作について説明する。
【００４４】
まず、図５に示すスイッチング・シーケンスを例にして、制御部２００の制御に基づくｎ型ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のスイッチング動作を述べる。
【００４５】
図５は、本実施形態に係るインバータ回路ＩＶＴのスイッチング・シーケンスの一例を示す図である。記号‘○’は該当する欄のトランジスタやダイオードがオンすることを意味し、記号‘×’はそれらのオフを意味する。
【００４６】
図５における‘交流電圧極性’は、端子ＴＮ３−ＴＮ４における電圧ｖａｃの極性を示す。ここでは、端子ＴＮ３の電位が端子ＴＮ４の電位より高い場合を‘正’とし、その逆の場合を‘負’としている。
【００４７】
図５に示すように、シーケンス制御部２０３におけるスイッチング・シーケンスのパターンは、交流電圧極性が正または負になる２つのパターンに分かれる。シーケンス制御部２０３は、交流電圧ｖａｃの極性を示す極性判定信号ＳＰに基づいて、この２パターンの何れのスイッチング・シーケンスを用いるかを決定する。
【００４８】
以下では、２つのスイッチング・シーケンスのそれぞれにおける動作を詳しく説明する。
【００４９】
（１）交流電圧極性が‘正’の場合
【００５０】
図６は、交流電圧極性が‘正’の場合におけるインバータ回路ＩＶＴの各部の信号波形と動作状態の一例を示す図である。
図６（Ａ）は、電流検出部６の電流検出信号Ｓｉ１の波形例を示す図である。巻線Ｗ１には、この図と同様な波形の電流ｉ１が流れる。
図６（Ｂ）は、巻線Ｗ１の電圧ｖ１の波形例を示す図である。
図６（Ｃ）は、ノードＮ３から交流側端子ＴＮ３へ流れる電流ｉ２の波形例を示す図である。
図６（Ｄ）〜（Ｆ）は、ｎ型ＭＯＳトランジスタＱ１〜Ｑ３のオン・オフ状態の一例を示す図である。
【００５１】
この図６を参照しながら、交流電圧極性が‘正’の場合における２つの動作モード（Ｍ１ｐ，Ｍ２ｐ）を説明する。
【００５２】
／／モードＭ１ｐ：期間Ｔ１／／
モードＭ１ｐでは、ｎ型ＭＯＳトランジスタＱ１およびＱ２がオンし、他のトランジスタがオフする。
この場合、スイッチＳＷ１を介して巻線Ｗ１に直流側端子ＴＮ１−ＴＮ２の電圧Ｖｉが印加されるため（図６（Ｂ））、巻線Ｗ１には、直線的に増加する励磁電流ｉ１が流れる（図６（Ａ））。また、このとき、巻線Ｗ２１の第２端子には負の電圧が発生するため、ダイオードＤ２がオフし、電流ｉ２は流れない（図６（Ｃ））。すなわち、ｎ型ＭＯＳトランジスタＱ２がオンしているものの、スイッチＳＷ２としてはオフ状態になる。
【００５３】
なお、本例では、次のモードＭ２ｐにおいてオンするｎ型ＭＯＳトランジスタＱ２をモードＭ１ｐにおいて予めオンさせているが、モードＭ１ｐでは少なくともスイッチＳＷ２がオフの状態になれば良いため、ｎ型ＭＯＳトランジスタＱ２はオフさせても良い。
【００５４】
／／モードＭ２ｐ：期間Ｔ２およびＴ３／／
電流ｉ１が直線的に増大し、その電流検出信号Ｓｉ１が交流電流の指令値信号ＳＬ２に達すると（図６（Ａ））、シーケンス制御部２０３は、モードＭ１ｐからモードＭ２ｐに移行する。モードＭ２ｐでは、ｎ型ＭＯＳトランジスタＱ２がオンし、他のトランジスタがオフする。
【００５５】
モードＭ１ｐからモードＭ２ｐへの移行時に、ｎ型ＭＯＳトランジスタＱ１がオンからオフへ切り替わると、この切り替わり前の励磁電流ｉ１による磁束が維持されるように、変圧器ＴＲ１の各巻線に電圧が発生する。この電圧により、巻線Ｗ２１の第２端子には正の電圧が生じ、ｎ型ＭＯＳトランジスタＱ２を介してダイオードＤ２に順方向電圧が印加され、ダイオードＤ２がオンする。これにより、期間Ｔ１において変圧器ＴＲ１に蓄積された励磁エネルギーが、巻線Ｗ２１より電流として放出され、この電流がスイッチＳＷ２を介して交流側に出力される（図６（Ｃ））。
【００５６】
変圧器ＴＲ１の励磁エネルギーの放出が終わり、巻線Ｗ２１より出力される電流が絶えると、ダイオードＤ２はオフ状態になる（期間Ｔ３）。
【００５７】
この期間Ｔ１〜Ｔ３を１周期Ｔｓ１として、上述したスイッチング・シーケンスが周期的に反復されることにより、交流側端子ＴＮ３−ＴＮ４から交流電流が出力される。
【００５８】
（２）交流電圧極性が‘負’の場合
【００５９】
この場合も、上述の（１）と同様に、２つの動作モード（Ｍ１ｎ，Ｍ２ｎ）を有する。モードＭ１ｎ，Ｍ２ｎは、それぞれ上述のモードＭ１ｐ，Ｍ２ｐに対応するモードであり、直流側スイッチ（ＳＷ１）の動作に関して、両者は同じである。上述の（２）と異なるのは、交流側スイッチ（ＳＷ３，ＳＷ４）の動作である。
【００６０】
／／モード１ｎ／／
モードＭ１ｎでは、ｎ型ＭＯＳトランジスタＱ１およびＱ３がオンし、他のトランジスタがオフする。
これにより、スイッチＳＷ１を介して巻線Ｗ１に直流側端子ＴＮ１−ＴＮ２の電圧Ｖｉが印加され、巻線Ｗ１に励磁電流が流れる。また、このとき、巻線Ｗ２２の第１端子には正の電圧が発生するため、ダイオードＤ３がオフする。すなわち、ｎ型ＭＯＳトランジスタＱ３がオンしているものの、スイッチＳＷ３としてはオフ状態になる。
【００６１】
なお、本例では、次のモードＭ２ｎにおいてオンするｎ型ＭＯＳトランジスタＱ３をモードＭ１ｎにおいて予めオンさせているが、モードＭ１ｎでは少なくともスイッチＳＷ３がオフの状態になれば良いため、ｎ型ＭＯＳトランジスタＱ３はオフさせても良い。
【００６２】
／／モードＭ２ｎ／／
巻線Ｗ１の励磁電流ｉ１が直線的に増大し、その電流検出信号Ｓｉ１が交流電流の指令値信号ＳＬ２に達すると、シーケンス制御部２０３は、モードＭ１ｎからモードＭ２ｎに移行する。モードＭ２ｎでは、ｎ型ＭＯＳトランジスタＱ３がオンし、他のトランジスタがオフする。
【００６３】
モードＭ１ｎからモードＭ２ｎへの移行時に、ｎ型ＭＯＳトランジスタＱ１がオンからオフへ切り替わると、巻線Ｗ２２の第１端子には負の電圧が生じ、ｎ型ＭＯＳトランジスタＱ３を介してダイオードＤ３に順方向電圧が印加され、ダイオードＤ３がオンする。これにより、モードＭ１ｎの期間において変圧器ＴＲ１に蓄積された励磁エネルギーが、巻線Ｗ２２より電流として放出され、この電流がスイッチＳＷ３を介して交流側に出力される。
変圧器ＴＲ１の励磁エネルギーの放出が終わり、巻線Ｗ２２より出力される電流が絶えると、ダイオードＤ３はオフ状態になる。
【００６４】
上述したスイッチング・シーケンスが周期的に反復されることにより、交流側端子ＴＮ３−ＴＮ４から交流電力が出力される。
【００６５】
以上、制御部２００の制御に基づくｎ型ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のスイッチング動作について述べた。
【００６６】
上述したスイッチング動作により、交流側端子ＴＮ３−ＴＮ４から交流電流ｉａｃを出力することが可能になるが、この動作のみでは、直流側の電圧、電流に交流側の低い周波数の振動が生じてしまう。
本実施形態に係るインバータ回路ＩＶＴでは、この低周波の振動を除くために、スイッチＳＷ４，ＳＷ５およびインダクタＬ１で構成されるコンバータ回路を設けている。このコンバータ回路は、キャパシタＣｓと直流側端子ＴＮ１−ＴＮ２との間で双方向に電力を伝達することが可能な回路である。制御部３００は、直流側端子ＴＮ１−ＴＮ２において入力される電流ｉｄｃが一定となるようにスイッチＳＷ４およびＳＷ５をスイッチングさせて、コンバータ回路における電力の伝達を制御する。
【００６７】
以下では、このコンバータ回路における電力の伝達動作を説明する。
【００６８】
図７は、コンバータ回路の各部の波形と動作状態を説明するための図である。
図７（Ａ）は、インダクタＬ１に流れる電流ｉＬの波形例を示す図である。
図７（Ｂ）は、ｎ型ＭＯＳトランジスタＱ５に流れる電流ｉｑ５の波形例を示す図である。
図７（Ｃ）は、ｎ型ＭＯＳトランジスタＱ４に流れる電流ｉｑ４の波形例を示す図である。
図７（Ｄ）は、ｎ型ＭＯＳトランジスタＱ５のオン・オフ状態を示す図である。
図７（Ｅ）は、ｎ型ＭＯＳトランジスタＱ４のオン・オフ状態を示す図である。
【００６９】
期間Ｔ４において、制御部３００は、ｎ型ＭＯＳトランジスタＱ５をオン、ｎ型ＭＯＳトランジスタＱ４をオフに設定する。これにより、インダクタＬ１と直流側端子ＴＮ１−ＴＮ２とが並列に接続され、期間Ｔ４の直前にインダクタＬ１に流れていた電流を初期値として、直流側端子ＴＮ１−ＴＮ２からインダクタＬ１に電流が流れる。この電流は、直流側端子ＴＮ１−ＴＮ２の電圧ＶｉによってインダクタＬ１が励磁されることにより、一定の時間的傾斜で変化する。
【００７０】
次いで期間Ｔ５において、制御部３００は、ｎ型ＭＯＳトランジスタ５をオフ、ｎ型ＭＯＳトランジスタＱ４をオンに設定する。これにより、インダクタＬ１とキャパシタＣｓとが並列に接続され、期間Ｔ４の最後にインダクタＬ１に流れていた電流を初期値として、キャパシタＣｓに電流が流れる。この電流は、キャパシタＣｓの電圧ＶｃｓによってインダクタＬ１が励磁されることにより、一定の時間的傾斜で変化する。ただし、インダクタＬ１に印加される電圧の極性は期間Ｔ４と逆であるため、インダクタＬ１の電流は、期間Ｔ４における変化分を打ち消す向きに変化する。
【００７１】
制御部３００は、この期間Ｔ４およびＴ５を１スイッチング周期Ｔｓ２として、ｎ型ＭＯＳトランジスタＱ４およびＱ５を交互にオンさせるスイッチング動作を周期的に繰り返す。これにより、インダクタＬ１の電流は、図７（Ａ）に示すように、スイッチング動作にともなって交互に逆の極性へ変化する。
【００７２】
ここで、ノードＮ１からノードＮ５へ流れる向きを‘正’、この逆向きを‘負’としてインダクタＬ１に流れる電流ｉＬの極性を定義すると、ｎ型ＭＯＳトランジスタＱ５のオン期間がｎ型ＭＯＳトランジスタＱ４のオン期間に対して長くなるほど、１スイッチング周期において電流ｉＬが‘正’に変化する分が‘負’に変化する分より大きくなるため、電流ｉＬは‘正’に増大する。逆に、ｎ型ＭＯＳトランジスタＱ５のオン期間がｎ型ＭＯＳトランジスタＱ４のオン期間に対して短くなるほど、電流ｉＬは‘負’に増大する。
【００７３】
一方、電流ｉＬが‘正’の場合、直流側端子ＴＮ１−ＴＮ２からインダクタＬ１へ向かって平均的に電流が流れ込むとともに、インダクタＬ１からキャパシタＣｓに向かって平均的に電流が流れ込む。すなわち、直流側端子ＴＮ１−ＴＮ２からキャパシタＣｓへ電力が伝達される。逆に、電流ｉＬが‘負’の場合は、キャパシタＣｓから直流側端子ＴＮ１−ＴＮ２へ電力が伝達される。
【００７４】
したがって、制御部３００によってｎ型ＭＯＳトランジスタＱ４およびＱ５のオン期間とオフ期間の比率が制御されることにより、直流側端子ＴＮ１−ＴＮ２とキャパシタＣｓとの間で伝達される電力の向きとその大きさが制御される。
【００７５】
例えば、電流検出部８で検出された電流値が指令値信号ＳＬ３の電流値より大きい場合、その誤差分が誤差増幅部３０１において増幅されてＰＷＭ信号発生部３０２によりパルス幅の変化分に変換され、ｎ型ＭＯＳトランジスタＱ５のオン期間が長くなるように制御信号Ｓｑ４，Ｓｑ５が生成される。これにより、キャパシタＣｓから直流側端子ＴＮ１−ＴＮ２へ伝達される電力が減少（もしくは、直流側端子ＴＮ１−ＴＮ２からキャパシタＣｓへ伝達される電力が増大）し、直流側端子ＴＮ１−ＴＮ２の入力電流ｉｄｃが小さくなる。
逆に、電流検出部８で検出された電流値が指令値信号ＳＬ３の電流値より小さい場合は、ｎ型ＭＯＳトランジスタＱ５のオン期間が短くなるように制御信号Ｓｑ４，Ｓｑ５が生成されるため、直流側端子ＴＮ１−ＴＮ２の入力電流ｉｄｃが大きくなる。
このような負帰還の働きにより、直流側端子ＴＮ１−ＴＮ２の入力電流ｉｄｃは、指令値信号ＳＬ３の電流に近づくように制御される。
【００７６】
以上説明したように、本実施形態に係るインバータ回路ＩＶＴによれば、第１のモード（Ｍ１ｐ，Ｍ１ｎ）において、直流側端子ＴＮ１−ＴＮ２に入力される電圧Ｖｉが、スイッチＳＷ１を介して巻線Ｗ１に印加され、巻線Ｗ１が励磁される。次いで第２のモード（Ｍ２ｐ，Ｍ２ｎ）において、巻線Ｗ１の励磁により蓄積された変圧器ＴＲ１の励磁エネルギーが巻線Ｗ２１またはＷ２２から電流として放出される。この電流は、交流側端子ＴＮ３−ＴＮ４の交流電圧ｖａｃの極性に応じて選択されたスイッチＳＷ２またはＳＷ３の何れか一方を通り、平滑回路（Ｌｏ，Ｃｏ）を経て、交流側端子ＴＮ３−ＴＮ４に出力される。こうした第１のモードから第２のモードまでの制御が周期的に反復されて、交流側端子ＴＮ３−ＴＮ４から交流電流が出力される。
このように、本実施形態によれば、直流側端子ＴＮ１−ＴＮ４より入力される直流電圧を交流電流に変換して交流側端子ＴＮ３−ＴＮ４から出力することが可能である。
【００７７】
また、本実施形態に係るインバータ回路ＩＶＴによれば、上述した制御と平行して、直流側端子ＴＮ１−ＴＮ２において入力される平均的な電流が一定となるように、コンバータ回路によってキャパシタＣｓと直流側端子ＴＮ１−ＴＮ２との間で双方向に電力が伝達される。
【００７８】
図８は、本実施形態に係るインバータ回路ＩＶＴの直流側端子ＴＮ１−ＴＮ２に入力される電力Ｐ１２、交流側端子ＴＮ３−ＴＮ４から出力される電力Ｐ３４、およびキャパシタＣｓから放出される電力Ｐｃｓの波形例を示す図である。
図８（Ａ）に示すように、交流側端子ＴＮ３−ＴＮ４の電力Ｐ３４は、交流電圧ｖａｃの２倍の周波数で変動する。仮に上述したコンバータ回路を設けない場合、この低周波の電力変動が直流側端子ＴＮ１−ＴＮ２に現れるため、電圧、電流のリップル成分を減衰させるためには、キャパシタＣｉの静電容量を非常に大きくする必要が生じる。
一方、上述したコンバータ回路を設けて、直流側端子ＴＮ１−ＴＮ２の平均的な入力電流が一定となるように制御すると、図８（Ａ）に示すように、直流側端子ＴＮ１−ＴＮ２の電力Ｐ１２が交流側端子ＴＮ３−ＴＮ４の電力Ｐ３４の平均値に応じた一定のレベルになる。一方で、キャパシタＣｉの電力Ｐｃｓは、図２１（Ｂ）に示すように、電力Ｐ３４の変動に追従して変動する。これは、直流側端子ＴＮ１−ＴＮ２の電力変動を均一化するように、直流側端子ＴＮ１−ＴＮ２とキャパシタＣｉとの間で電力が双方向に伝達されるためである。
したがって、本実施形態によれば、インバータ回路の直流側における電圧や電流の低周波成分を効果的に抑えながら、入力キャパシタＣｉの静電容量を非常に小さくすることができる。
【００７９】
入力キャパシタＣｉの静電容量を小さくできることから、従来のインバータ回路において用いられていた電解コンデンサのような体積の大きいキャパシタを、フィルムコンデンサのような体積の小さいキャパシタに置き換えることが可能になり、装置の小型化や軽量化を図ることができる。また、電解コンデンサに特有な寿命の問題を回避できるため、装置の信頼性を向上させることができる。
【００８０】
更に、本実施形態に係るインバータ回路ＩＶＴによれば、変圧器ＴＲ１の励磁とそのエネルギーの開放が、１スイッチング周期の間に１回で良いため、変圧器ＴＲ１に流れる励磁電流の実効値を小さくすることができる。これにより、トランジスタやダイオード等の回路素子における電力損失を小さくすることができる。
【００８１】
しかも、制御部２００の制御に基づくｎ型ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のスイッチング動作と、制御部３００の制御に基づくｎ型ＭＯＳトランジスタＱ４，Ｑ５のスイッチング動作とが互いに独立しているため、それぞれのスイッチング周波数を独自に設定することが可能である。制御部２００のスイッチング周波数は、交流電流の追従制御性を高めるためにある程度高いことが望ましいが、制御部３００のスイッチング周波数については、キャパシタＣｓのリップル成分の振幅を多少大きくしても問題ないので、制御部２００より低くすることができる。
そのため、制御部３００のスイッチング周波数を低くすることで、コンバータ回路の損失を小さくすることが可能になる。これにより、コンバータ回路を設けることによる電力損失の増加分を、励磁電流の実効値が低下することによる電力損失分の削減分より小さく抑えることが可能になり、インバータ回路の総合的な効率の改善を図ることができる。
【００８２】
また、巻線Ｗ１とスイッチＳＷ１との接続ノードが、ダイオードＤ４を介してキャパシタＣｓに接続されているため、スイッチＳＷ１において生じるサージ電圧は、キャパシタＣｓの電圧Ｖｉと端子Ｔ１−Ｔ２の電圧Ｖｉとの合成電圧（Ｖｃｓ＋Ｖｉ）にクランプされる。したがって、サージ電圧によるスイッチＳＷ１のストレスを軽減することが可能になる。
【００８３】
ここまで、本発明の好ましい種々の実施形態について述べてきたが、本発明はこれらの形態にのみ限定されるものではなく、種々の改変が可能である。
【００８４】
例えば、図２に示す主回路１００におけるインダクタＬ１の少なくとも一部を、図９に示すように変圧器の巻線を使って実現しても良い。
【００８５】
図９は、コンバータ回路のインダクタＬ１として変圧器の巻線を用いる一例を示す図である。同図では、インバータ回路の主回路のうち、変圧器の直流側の回路を抜き出して示しており、交流側の回路については図示を省略している。
この図９に示す主回路は、上述した主回路１００における３巻線の変圧器ＴＲ１を変圧器ＴＲ２に置き換え、その巻線の１つをインダクタＬ１の代わりに用いるとともに、巻線Ｗ１の電流検出部６ＡをスイッチＳＷ１とノードＮ２との接続配線上に挿入したものである。シーケンス制御部２５（図３）は、電流検出信号Ｓｉ１の代わりに電流検出部６Ａの電流検出信号Ｓｉ１Ａを入力する。
【００８６】
変圧器ＴＲ２は、変圧器ＴＲ１の巻線Ｗ１，Ｗ２１，Ｗ２２に加えて巻線Ｗ３を有している。巻線Ｗ３の第２端子は、巻線Ｗ１の第１端子と接続され、巻線Ｗ３の第１端子は、スイッチＳＷ４とＳＷ５との接続ノードＮ５に接続される。
このような構成にすることで、図２の例では独立していた一次側インダクタ（Ｌ１）と変圧器（ＴＲ１）のコアを共通化することができるため、部品の体積が小さくなり、装置の小型化を図ることができる。
【００８７】
本実施形態で用いるスイッチはｎ型ＭＯＳトランジスタに限られるものではなく、他の種々の半導体スイッチ（例えばＩＧＢＴやサイリスタなど）を用いても良い。
【００８８】
また、図２や図９に示す一次側のコンバータ回路（スイッチＳＷ４およびＳＷ５とインダクタ（Ｌ１，Ｗ３）で構成される回路）は一例であり、本発明はこれに限定されない。少なくとも、キャパシタＣｓと直流側端子ＴＮ１−ＴＮ２との間で双方向に電力を伝達することを可能にする回路であれば良いため、そのような機能を有する他の種々のコンバータ回路をこれに適用しても良い。
【００８９】
更に、上述した実施形態では、直流側端子ＴＮ１−ＴＮ２の入力電流が一定に保たれるようにコンバータ回路を制御する例が示されているが、これに限らず、例えば直流側端子ＴＮ１−ＴＮ２において入出力される平均的な電圧が一定となるようにコンバータ回路を制御しても良い。図２や図９に示すインバータ回路の場合、例えば、キャパシタＣｉによってスイッチング成分が平滑された直流側端子ＴＮ１−ＴＮ２の電圧を検出し、これが一定となるようにコンバータ回路を制御しても良い。
【図面の簡単な説明】
【００９０】
【図１】本実施形態に係る光発電装置の構成例を示す概略的なブロック図である。
【図２】本発明の実施形態に係るインバータ回路の主回路の構成例を示す図である。
【図３】本発明の実施形態に係る第１の制御部の構成の一例を示した図である。
【図４】本発明の実施形態に係る第２の制御部の構成の一例を示す図である。
【図５】本実施形態に係るインバータ回路のスイッチング・シーケンスの一例を示す図である。
【図６】交流電圧極性が‘正’の場合におけるインバータ回路の各部の信号波形と動作状態の一例を示す図である。
【図７】コンバータ回路の各部の波形と動作状態を説明するための図である。
【図８】本実施形態に係るインバータ回路の各部における瞬時電力の波形例を示す図である。
【図９】コンバータ回路のインダクタとして変圧器の巻線を用いる一例を示す図である。
【符号の説明】
【００９１】
ＭＤ１〜ＭＤｎ…光発電モジュール、ＰＶ…光発電セル、ＩＶＴ…インバータ回路、ＴＲ１，ＴＲ２…変圧器、Ｗ１〜Ｗ３…巻線、ＴＰ…タップ、ＳＷ１〜ＳＷ５…スイッチ、Ｑ１〜Ｑ５…ｎ型ＭＯＳトランジスタ、Ｄ１〜Ｄ４…ダイオード、Ｃｉ，Ｃｓ，Ｃｏ…キャパシタ、Ｌ１，Ｌｏ…インダクタ、ＴＮ１，ＴＮ２…直流側端子、ＴＮ３，ＴＮ４…交流側端子、１〜５…駆動回路、６，８…電流検出部、７…電圧検出部、２００，３００…制御部、２０１…交流指令値生成部、２０２…極性判定部、２０３…シーケンス制御部、３０１…誤差増幅部、３０２…ＰＴＭ信号発生部、３０３…制御信号出力部
【図１】
2006204000.tif 000003
【図２】
2006204000.tif 000004
【図３】
2006204000.tif 000005
【図４】
2006204000.tif 000006
【図５】
2006204000.tif 000007
【図６】
2006204000.tif 000008
【図７】
2006204000.tif 000009
【図８】
2006204000.tif 000010
【図９】
2006204000.tif 000011