(57)【要約】【課題】半導体基板上でトランジスタ等と混載される抵抗素子としての抵抗値を、半導体装置としての微細化を妨げることなく、しかも高い自由度をもって制御性よく設定することのできる半導体装置およびその製造方法を提供する。【解決手段】半導体基板１上に、素子分離膜３を介してトランジスタＴＲ１が形成されるトランジスタ形成領域と抵抗素子Ｒ１が形成される抵抗素子形成領域とが区画形成されており、抵抗素子形成領域には、抵抗素子Ｒ１として基板１中の低濃度拡散層１２ａを利用した拡散抵抗が形成される。トランジスタ形成領域にあってトランジスタＴＲ１のＬＤＤ層を形成する低濃度拡散層１２ｂと、抵抗素子形成領域にあって抵抗素子Ｒ１を形成する低濃度拡散層１２ａとを備え、低濃度拡散層１２ｂの不純物濃度をＡ、低濃度拡散層１２ａの不純物濃度をＢとするとき、それら不純物濃度が「Ａ≠Ｂ」なる関係に設定される。【選択図】図１
2006203141.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、素子分離膜を介してトランジスタが形成されるトランジスタ形成領域と抵抗素子が形成される抵抗素子形成領域とが区画形成されてなり、前記抵抗素子形成領域には、前記抵抗素子として基板中の不純物拡散層を利用した拡散抵抗が形成されてなる半導体装置であって、
前記トランジスタ形成領域にあって前記トランジスタのＬＤＤ層を形成する第１の不純物拡散層と、前記抵抗素子形成領域にあって前記拡散抵抗からなる抵抗素子を形成する第２の不純物拡散層とを備え、前記第１の不純物拡散層の不純物濃度をＡ、前記第２の不純物拡散層の不純物濃度をＢとするとき、それら不純物濃度が「Ａ≠Ｂ」なる関係に設定されてなる
ことを特徴とする半導体装置。
【請求項２】
前記不純物濃度が「Ａ＞Ｂ」なる関係に設定されてなる
請求項１に記載の半導体装置。
【請求項３】
前記トランジスタはそのソース・ドレイン領域として、前記第１の不純物拡散層と電気的に接続されて該第１の不純物拡散層よりも２桁以上不純物濃度の高い不純物拡散層をさらに備え、前記抵抗素子はその電極部として、前記第２の不純物拡散層と電気的に接続されて該第２の不純物拡散層よりも２桁以上不純物濃度の高い不純物拡散層をさらに備えてなる
請求項１または２に記載の半導体装置。
【請求項４】
前記トランジスタのソース・ドレイン領域を形成する不純物拡散層、および前記抵抗素子の電極部を形成する不純物拡散層には、前記トランジスタのゲート電極と共々、シリサイドが形成されてなる
請求項３に記載の半導体装置。
【請求項５】
半導体基板上に、素子分離膜を介してトランジスタが形成されるトランジスタ形成領域と抵抗素子が形成される抵抗素子形成領域とを区画形成し、前記抵抗素子形成領域には、前記抵抗素子として基板中の不純物拡散層を利用した拡散抵抗を形成する半導体装置の製造方法であって、
各々絶縁膜で覆われた半導体基板上の前記トランジスタ形成領域にゲート電極を形成する工程と、
前記抵抗素子形成領域を選択的にマスクした状態で前記基板中に不純物を導入し、前記基板中の前記トランジスタ形成領域に前記トランジスタのＬＤＤ層とする第１の不純物拡散層を形成する工程と、
前記ゲート電極の両側壁にスペーサを形成する工程と、
前記抵抗素子形成領域の少なくとも前記抵抗素子を形成すべき部分を選択的にマスクした状態で前記基板中に不純物を導入し、前記基板中の前記トランジスタ形成領域には前記トランジスタのソース・ドレイン領域とする不純物拡散層を、前記抵抗素子形成領域には前記抵抗素子の電極部とする不純物拡散層をそれぞれ形成する工程と、
前記マスクを除去した後、前記基板の全面に前記抵抗素子として所望される濃度の不純物を導入し、前記基板中の前記抵抗素子形成領域に前記抵抗素子とする第２の不純物拡散層を形成する工程とを備える、
ことを特徴とする半導体装置の製造方法。
【請求項６】
前記第１の不純物拡散層の不純物濃度をＡ、前記第２の不純物拡散層の不純物濃度をＢとするとき、それら不純物濃度を「Ａ＞Ｂ」なる関係に設定する
請求項５に記載の半導体装置の製造方法。
【請求項７】
前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記抵抗素子の電極部とする不純物拡散層の不純物濃度を、前記第１の不純物拡散層の不純物濃度および第２の不純物拡散層の不純物濃度のいずれよりも２桁以上高く設定する
請求項５または６に記載の半導体装置の製造方法。
【請求項８】
請求項５〜７のいずれか一項に記載の半導体装置の製造方法において、
前記第２の不純物拡散層を形成する工程の後工程として、前記抵抗素子の電極部および前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記トランジスタのゲート電極の表面に選択的にシリサイドを形成する工程をさらに備える
ことを特徴とする半導体装置の製造方法。
【請求項９】
半導体基板上に、素子分離膜を介してトランジスタが形成されるトランジスタ形成領域と抵抗素子が形成される抵抗素子形成領域とを区画形成し、前記抵抗素子形成領域には、前記抵抗素子として基板中の不純物拡散層を利用した拡散抵抗を形成する半導体装置の製造方法であって、
各々絶縁膜で覆われた半導体基板上の前記トランジスタ形成領域にゲート電極を形成する工程と、
前記抵抗素子形成領域を選択的にマスクした状態で前記基板中に不純物を導入し、前記基板中の前記トランジスタ形成領域に前記トランジスタのＬＤＤ層とする第１の不純物拡散層を形成する工程と、
前記トランジスタ形成領域を選択的にマスクした状態で前記基板中に前記抵抗素子として所望とされる濃度の不純物を導入し、前記基板中の前記抵抗素子形成領域に前記抵抗素子とする第２の不純物拡散層を形成する工程と、
前記抵抗素子形成領域の少なくとも前記抵抗素子の本体とする部分、および前記ゲート電極の両側壁に選択的に絶縁膜を形成する工程と、
前記絶縁膜をマスクとして基板の全面に不純物を導入し、前記基板中の前記トランジスタ形成領域には前記トランジスタのソース・ドレイン領域とする不純物拡散層を、前記抵抗素子形成領域には前記抵抗素子の電極部とする不純物拡散層をそれぞれ形成する工程とを備える、
ことを特徴とする半導体装置の製造方法。
【請求項１０】
前記第１の不純物拡散層の不純物濃度をＡ、前記第２の不純物拡散層の不純物濃度をＢとするとき、それら不純物濃度を「Ａ＞Ｂ」なる関係に設定する
請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記抵抗素子の電極部とする不純物拡散層の不純物濃度を、前記第１の不純物拡散層の不純物濃度および第２の不純物拡散層の不純物濃度のいずれよりも２桁以上高く設定する
請求項９または１０に記載の半導体装置の製造方法。
【請求項１２】
請求項９〜１１のいずれか一項に記載の半導体装置の製造方法において、
前記トランジスタのソース・ドレイン領域とする不純物拡散層を形成する工程の後工程として、前記抵抗素子の電極部および前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記トランジスタのゲート電極の表面に選択的にシリサイドを形成する工程をさらに備える
ことを特徴とする半導体装置の製造方法。
【請求項１３】
半導体基板上に、素子分離膜を介してトランジスタが形成されるトランジスタ形成領域と抵抗素子が形成される抵抗素子形成領域とを区画形成し、前記抵抗素子形成領域には、前記抵抗素子として基板中の不純物拡散層を利用した拡散抵抗を形成する半導体装置の製造方法であって、
各々絶縁膜で覆われた半導体基板上の前記トランジスタ形成領域にゲート電極を形成する工程と、
前記抵抗素子形成領域を選択的にマスクした状態で前記基板中に不純物を導入し、前記基板中の前記トランジスタ形成領域に前記トランジスタのＬＤＤ層とする第１の不純物拡散層を形成する工程と、
前記抵抗素子形成領域の少なくとも前記抵抗素子の本体とする部分、および前記ゲート電極の両側壁に選択的に不純物の透過可能な膜厚にて絶縁膜を形成する工程と、
前記基板の全面に前記抵抗素子として所望される濃度の不純物を導入し、前記基板中の前記抵抗素子形成領域に前記抵抗素子とする第２の不純物拡散層を形成する工程と、
前記抵抗素子形成領域の少なくとも前記抵抗素子を形成すべき部分を選択的にマスクした状態で前記基板中に不純物を導入し、前記基板中の前記トランジスタ形成領域には前記トランジスタのソース・ドレイン領域とする不純物拡散層を、前記抵抗素子形成領域には前記抵抗素子の電極部とする不純物拡散層をそれぞれ形成する工程とを備える
ことを特徴とする半導体装置の製造方法。
【請求項１４】
前記第１の不純物拡散層の不純物濃度をＡ、前記第２の不純物拡散層の不純物濃度をＢとするとき、それら不純物濃度を「Ａ＞Ｂ」なる関係に設定する
請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記抵抗素子の電極部とする不純物拡散層の不純物濃度を、前記第１の不純物拡散層の不純物濃度および第２の不純物拡散層の不純物濃度のいずれよりも２桁以上高く設定する
請求項１３または１４に記載の半導体装置の製造方法。
【請求項１６】
請求項１３〜１５のいずれか一項に記載の半導体装置の製造方法において、
前記トランジスタのソース・ドレイン領域とする不純物拡散層を形成する工程の後工程として、前記抵抗素子の電極部および前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記トランジスタのゲート電極の表面に選択的にシリサイドを形成する工程をさらに備える
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランジスタ等の素子を備える半導体基板と同一の基板に抵抗素子を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ（大規模集積回路）等の半導体装置にあっては通常、トランジスタ等の能動素子とともに当該回路を構成するキャパシタや抵抗素子といった各種素子が同一の半導体基板上に混載されることが多い。特に近年は、半導体装置としての高集積化、高密度化、高速化等に対する要求の高まりとともに、このような各種素子についても、その小型化、微細化に関する要求が高まりつつある。そして従来、微細構造のトランジスタと抵抗素子とが同一基板上に混載される半導体装置およびその製造方法としては、例えば特許文献１〜特許文献３に記載されているものが知られている。このうち特許文献１および特許文献２に記載されている半導体装置は、半導体基板上にポリシリコン膜からなる抵抗素子を備えるものである。そして、この抵抗素子のうち特に電極部が形成される領域をシリサイド構造とすることでその低抵抗化を図りつつ、同抵抗素子のその他の領域上へのシリサイドの形成を防止することで抵抗素子として高抵抗化を維持する構造としている。このうち、特に特許文献２に記載されている半導体装置は、このような高抵抗の抵抗素子とトランジスタとを同一基板上に備えるものである。この特許文献２に記載されている半導体装置も含めて、このような半導体装置の製造に一般的に採用されている製造方法の一例を、図６を参照して説明する。
【０００３】
図６（ａ）〜（ｇ）は、こうした半導体装置の断面構造をその製造プロセスにしたがって模式的に示したものである。
まず図６（ａ）に示されるように、シリコンからなる半導体基板１に、例えばＰ型不純物であるホウ素イオンを１×１０13／ｃｍ2程度のドーズ量でイオン注入した後、これを１０００〜１０５０℃で熱拡散することによって、ウェル２を形成する。そしてこのウェル２は、例えば周知のＳＴＩ（シャロー・トレンチ分離）技術により形成される素子分離膜３により分離される。このＳＴＩ技術による素子分離膜３の形成工程の詳細は図示しないが、具体的には以下のように行われる。まず８５０〜９００℃で基板１を熱酸化処理して厚さ４０〜５０ｎｍの熱酸化膜を形成する。次いで、ＬＰＣＶＤ法（低圧気相化学堆積法）によりシリコン窒化膜を成膜し、この工程で基板１上の上記素子分離膜が形成される領域以外の表面をホトレジストマスクで覆う。この状態で、上記シリコン窒化膜および熱酸化膜をドライエッチングし、さらに上記基板１もドライエッチングして０．４〜０．６μｍの深さに掘ることによりトレンチを形成する。次いで、上記ホトレジストマスクを除去し、熱酸化処理を行った後、例えば厚さ０．８〜１．５μｍのＣＶＤ酸化膜からなる埋込酸化膜を成膜する。そして、上記埋込酸化膜を１０００〜１０５０℃で熱処理し、ＣＭＰ（化学的機械的研磨）により、上記シリコン窒化膜をストッパとして研磨し、その後、同シリコン窒化膜を除去する。これにより上記素子分離膜３が形成される。そしてこのように形成された素子分離膜３によって、上記基板１上には抵抗素子が形成される抵抗素子形成領域とトランジスタが形成されるトランジスタ形成領域とがそれぞれ区画形成される。
【０００４】
次いで、上記基板１に例えば８５０℃のウェット熱酸化処理、あるいは９５０〜１０５０℃のドライ酸化処理を施す。これにより、基板１表面の上記抵抗素子形成領域とトランジスタ形成領域には、厚さ数ｎｍ〜２０ｎｍの酸化膜（ゲート酸化膜）４が形成される。ここで、形成されるトランジスタが駆動可能となる閾値を決定するために、図示しないホトレジストマスクで上記抵抗素子形成領域を覆い、この状態で上記トランジスタ形成領域のみに例えば燐イオンあるいはホウ素イオンを１×１０10〜１×１０11／ｃｍ2程度のドーズ量でイオン注入してトランジスタの閾値調整を行う。
【０００５】
次いで、上記基板１全面にＣＶＤ法（化学気相堆積法）によりポリシリコン膜を成膜し、同時に同ポリシリコン膜中に燐イオンを導入する。そして、このポリシリコン膜を図示しないホトレジストマスクを用いてドライエッチングすることによりポリシリコン膜のパターンが形成される。すなわち、抵抗素子形成領域にはポリシリコン層５１ａが形成され、トランジスタ形成領域にはゲート電極用のポリシリコン層５１ｂが形成される。ここで、例えば８５０℃のウェット熱酸化処理、あるいは９５０〜１０５０℃のドライ酸化処理を施し、上記ポリシリコン層５１ａ、５１ｂに厚さ数ｎｍ〜２０ｎｍの図示しない酸化膜を成膜する。これにより、後工程においてトランジスタのＬＤＤ層を形成する際にトランジスタの電極下部への不純物のチャネリングが抑制されるようになる。
【０００６】
次に図６（ｂ）に示されるように、抵抗素子形成領域をホトレジスト５８ａで覆い、このホトレジスト５８ａおよびポリシリコン層５１ｂをマスクとして基板１中に例えば燐イオンを１×１０13／ｃｍ2程度のドーズ量でイオン注入する。これにより、トランジスタ形成領域にはトランジスタのＬＤＤ層（電界緩和層）となる低濃度拡散層５２ｂが形成される。
【０００７】
次に、上記ホトレジスト５８ａを除去した後、基板１の全面に例えばＣＶＤ法により厚さ１００〜２００ｎｍの絶縁膜（ＣＶＤ酸化膜）を成膜し、これを反応性イオンエッチング（ＲＩＥ）などの異方性エッチング（ドライエッチング）によりエッチバックする。この結果、図６（ｃ）に示されるように、上記ポリシリコン層５１ａ、５１ｂの両側壁にそれぞれ上記絶縁膜からなるスペーサ（サイドウォール）５３ａ、５３ｂが形成される。こうして形成されるスペーサ５３ａ、５３ｂによって、トランジスタのＬＤＤ層およびゲート電極と後工程で形成されるトランジスタのソース・ドレイン領域とが分離されるようになる。ちなみにこのエッチング工程では、上記ポリシリコン層５１ａ、５１ｂおよびスペーサ５３ａ、５３ｂが形成されていない領域上の上記酸化膜４がエッチングされて、基板１が表出する。またここで、例えば８５０℃のドライ酸化処理を施すと、後工程においてトランジスタのソース・ドレイン領域を形成する際にトランジスタの電極下部への不純物のチャネリングが抑制されるようになる。
【０００８】
次いで、図６（ｄ）に示されるように、再び抵抗素子形成領域をホトレジスト５８ｂで覆い、このホトレジスト５８ｂ、ポリシリコン層５１ｂおよびスペーサ５３ｂをマスクとして、基板１中に上記低濃度拡散層５２ｂを形成する工程における不純物濃度より高い不純物濃度にてイオン注入する。これにより、トランジスタ形成領域には上記低濃度拡散層５２ｂに隣接するかたちで上記トランジスタのソース・ドレイン領域となる高濃度拡散層５５が形成される。
【０００９】
さらに上記ホトレジスト５８ｂを除去した後、図６（ｅ）に破線で示されるように基板１の全面に絶縁膜５６を成膜する。そして抵抗素子形成領域のポリシリコン層５１ａ上のうち、高抵抗の抵抗素子が形成されるべき領域を部分的にホトレジスト５８ｃで覆う。次いで、このホトレジスト５８ｃをマスクとして上記絶縁膜５６をエッチングすると、上記高抵抗の抵抗素子が形成されるべき領域上に絶縁膜５６ａが残留する。そして、上記ホトレジスト５８ｃを除去した後、図６（ｆ）に示されるように、基板１全面に高融点金属膜であるチタン膜５を成膜し、これを熱処理することにより周知のシリサイド化反応を行い、さらにその後、未反応のチタン膜５を除去する。これにより、図６（ｇ）に示されるように、基板１上に選択的にシリサイド５ａ、５ｂが形成される。すなわち、上記チタン膜５は半導体基板１の表面、素子分離膜３、スペーサ５３ａ、５３ｂおよび絶縁膜５６ａとは反応しないため、これら領域上にはシリサイドが形成されず、その他の領域上にはシリサイド５ａ、５ｂが形成される。
【００１０】
このようにして抵抗素子Ｒ５およびトランジスタＴＲ５を同一基板上に備える半導体装置が形成される。このようなこの半導体装置の製造方法においては、抵抗素子形成領域のポリシリコン層５１ａ上にシリサイドブロックとなる絶縁膜５６ａを形成するいわばシリサイドブロック形成工程を備えることにより、抵抗素子上へのシリサイドの形成が抑制され、その高抵抗化が図られている。
【００１１】
これに対し、特許文献３に記載されている半導体装置は、ポリシリコン膜からなる抵抗素子に代えて、基板中に形成される拡散抵抗を抵抗素子として用いることにより、該抵抗素子としてのさらなる高抵抗化を図るようにしている。次に、この特許文献３に記載されている装置も含めて、このような半導体装置の製造に一般に採用されている製造方法の一例を、図７を参照して説明する。
【００１２】
図７（ａ）〜（ｅ）は、こうした半導体装置の断面構造をその製造プロセスにしたがって模式的に示したものである。
まず図７（ａ）に示されるように、基板１には上述同様にウェル２が形成されており、このウェル２は、素子分離膜３によって、抵抗素子形成領域とトランジスタ形成領域とに分離されている。そしてこの半導体装置は、先の図６に示した半導体装置とは異なり、上記基板１上のトランジスタ形成領域にのみゲート電極用のポリシリコン層６１が形成されている。そして、このポリシリコン層６１をマスクとして上記基板１中に不純物をイオン注入することにより、抵抗素子形成領域およびトランジスタ形成領域にそれぞれ低濃度拡散層６２ａ、６２ｂが形成される。このうち低濃度拡散層６２ａは拡散抵抗として、また低濃度拡散層６２ｂはトランジスタのＬＤＤ層として機能する。
【００１３】
次いで、図７（ｂ）に破線で示す態様で基板１全面に絶縁膜６３を成膜した後、抵抗素子形成領域を部分的に覆うようにホトレジスト６８を形成する。そして、これをマスクとして反応性イオンエッチング（ＲＩＥ）等の異方性エッチングによりエッチバックすると、上記ホトレジスト６８下に絶縁膜６３ａが残留し、ポリシリコン層６１の両側壁にはスペーサ６３ｂが形成される。また、このエッチバック工程により、上記ポリシリコン層６１、絶縁膜６３ａおよびスペーサ６３ｂが形成されない領域では上記酸化膜４がエッチバックされて基板１が表出する。
【００１４】
次いで、上記ホトレジスト６８を除去した後、図７（ｃ）に示されるように、絶縁膜６３ａ、スペーサ６３ｂおよびポリシリコン層６１をマスクとして、先の低濃度拡散層６２ａ、６２ｂを形成する工程における不純物濃度より高い不純物濃度にてイオン注入する。これにより、抵抗素子形成領域には低濃度拡散層６２ａに隣接するかたちで電極部となる高濃度拡散層６５ａが形成される。また、トランジスタ形成領域には上記低濃度拡散層６２ｂに隣接するかたちでトランジスタのソース・ドレイン領域となる高濃度拡散層６５ｂが形成される。
【００１５】
次いで、図７（ｄ）に示されるように、基板１全面に高融点金属膜であるチタン膜５を成膜した後シリサイド化反応を行い、未反応のチタン膜５を除去することにより、図７（ｅ）に示されるように、基板１上に選択的にシリサイド５ａ、５ｂが形成される。すなわち、こうしたシリサイドは、半導体基板１表面、素子分離膜３、絶縁膜６３ａおよびスペーサ６３ｂ上には形成されず、その他領域上にのみ選択的に形成されるようになる。
【００１６】
このようにして、抵抗素子Ｒ６およびトランジスタＴＲ６を同一基板１上に備える半導体装置が形成される。そしてこの半導体装置の製造方法においては、抵抗素子としてポリシリコン膜よりもシート抵抗の高い拡散抵抗を用いることで、抵抗素子の高抵抗化が図られている。また、拡散抵抗となる低濃度拡散層６２ａの形成工程をトランジスタＴＲ６のＬＤＤ層となる低濃度拡散層６２ｂの形成と同一工程で行い、またシリサイドブロックとなる絶縁膜６３ａの形成をトランジスタＴＲ６のスペーサ６３ｂの形成と同一工程で行うことにより、その製造プロセスの簡略化を図っている。
【特許文献１】特公平６−８０７９７号公報
【特許文献２】特公平８−２１６２９号公報
【特許文献３】特開２００２−１３４６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ところで、上記特許文献１および２に記載されているように、抵抗素子にポリシリコン膜を用いる半導体装置では、上記抵抗素子上へのシリサイドの形成を阻止することで高抵抗化が図られているが、こうした抵抗値は、上記ポリシリコン膜にドープされる不純物濃度に大きく影響されてしまい、そのシート抵抗の抵抗値は数百Ω／□程度となる。このため、こうした抵抗値の変更は容易ではなく、例えば同抵抗素子のさらなる高抵抗化を図ろうとすると、抵抗素子としての長さを増大するしかなく、これにともなう基板上の占有面積の増大や集積度の低下も避けられない。
【００１８】
これに対して、特許文献３に記載されているように、抵抗素子に拡散抵抗を用いる半導体装置では、基板中に形成される拡散層の接合深さや不純物濃度によっては例えばそのシート抵抗を数千Ω／□程度に高抵抗化することが可能となる。またこの場合、特許文献１および２に記載されている半導体装置とは異なり、シリサイドの形成を阻止するシリサイドブロックの形成工程が不要であるため、製造方法としての簡略化も図られている。しかしながらこの製造方法では、拡散抵抗となる不純物拡散層の不純物濃度がトランジスタのＬＤＤ層を形成する不純物拡散層の不純物濃度に依存することとなり、この、拡散抵抗の抵抗値も同一基板上に形成されるトランジスタの特性に応じて自ずと決定されることとなる。このため、抵抗値の設定に関する自由度という面では、未だ改良の余地を残すものとなっている。
【００１９】
この発明は、こうした実情に鑑みてなされたものであり、半導体基板上でトランジスタ等と混載される抵抗素子としての抵抗値を、半導体装置としての微細化を妨げることなく、しかも高い自由度をもって制御性よく設定することのできる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
こうした目的を達成するため、請求項１に記載の半導体装置では、半導体基板上に、素子分離膜を介してトランジスタが形成されるトランジスタ形成領域と抵抗素子が形成される抵抗素子形成領域とが区画形成されており、前記抵抗素子形成領域には、前記抵抗素子として基板中の不純物拡散層を利用した拡散抵抗が形成される半導体装置として、前記トランジスタ形成領域にあって前記トランジスタのＬＤＤ層を形成する第１の不純物拡散層と、前記抵抗素子形成領域にあって前記拡散抵抗からなる抵抗素子を形成する第２の不純物拡散層とを備え、前記第１の不純物拡散層の不純物濃度をＡ、前記第２の不純物拡散層の不純物濃度をＢとするとき、それら不純物濃度が「Ａ≠Ｂ」なる関係に設定する構造とした。
【００２１】
半導体装置としてのこのような構造によれば、抵抗素子を形成する第２の不純物拡散層の不純物濃度を、トランジスタのＬＤＤ層とする第１の不純物拡散層の不純物濃度に依存しない任意の濃度に設定することができるようになる。すなわち、上記第２の不純物拡散層の不純物濃度を、上記抵抗素子と同一基板上に形成されるトランジスタの特性による制約を受けることなく所望の濃度に設定することができるようになり、上記抵抗素子としての抵抗値を高い自由度をもって制御性よく設定することができるようになる。
【００２２】
この場合、特に請求項２に記載の発明によるように、前記不純物濃度を「Ａ＞Ｂ」なる関係に設定するようにすれば、上記抵抗素子を形成する第２の不純物拡散層の不純物濃度をより低濃度に設定することができるようになるため、例えばシート抵抗が数千Ω／□程度となる高抵抗の抵抗素子を形成することができるようになる。また、このように抵抗素子の高抵抗化を図ることにより、基板上の占有面積を低減することができることから、さらなる半導体素子の微細化を図ることもできるようになる。
【００２３】
また、これら請求項１または２に記載の構造に関しては、さらに請求項３に記載の発明によるように、前記トランジスタはそのソース・ドレイン領域として、前記第１の不純物拡散層と電気的に接続されて該第１の不純物拡散層よりも２桁以上不純物濃度の高い不純物拡散層をさらに備え、前記抵抗素子はその電極部として、前記第２の不純物拡散層と電気的に接続されて該第２の不純物拡散層よりも２桁以上不純物濃度の高い不純物拡散層をさらに備えることが望ましい。このような構造とすることで、上記トランジスタおよび抵抗素子の各電極部の低抵抗化を図ることができるようになり、半導体装置としての高速化を図ることができるようになる。
【００２４】
またこの場合、請求項４に記載の発明によるように、前記トランジスタのソース・ドレイン領域を形成する不純物拡散層、および前記抵抗素子の電極部を形成する不純物拡散層には、前記トランジスタのゲート電極と共々、シリサイドを形成する構造とすることが特に有効である。このように、上記基板上に選択的にシリサイドを形成する構造とすることで、これら各電極部のさらなる低抵抗化を図ることができ、ひいては半導体装置としてのさらなる高速化を図ることができるようになる。
【００２５】
一方、半導体基板上に、素子分離膜を介してトランジスタが形成されるトランジスタ形成領域と抵抗素子が形成される抵抗素子形成領域とを区画形成し、前記抵抗素子形成領域には、前記抵抗素子として基板中の不純物拡散層を利用した拡散抵抗を形成する半導体装置の製造方法として、請求項５に記載の発明では、
（ａ）各々絶縁膜で覆われた半導体基板上の前記トランジスタ形成領域にゲート電極を形成する。
【００２６】
（ｂ）前記抵抗素子形成領域を選択的にマスクした状態で前記基板中に不純物を導入し、前記基板中の前記トランジスタ形成領域に前記トランジスタのＬＤＤ層とする第１の不純物拡散層を形成する。
【００２７】
（ｃ）前記ゲート電極の両側壁にスペーサを形成する。
（ｄ）前記抵抗素子形成領域の少なくとも前記抵抗素子を形成すべき部分を選択的にマスクした状態で前記基板中に不純物を導入し、前記基板中の前記トランジスタ形成領域には前記トランジスタのソース・ドレイン領域とする不純物拡散層を、前記抵抗素子形成領域には前記抵抗素子の電極部とする不純物拡散層をそれぞれ形成する。
【００２８】
（ｅ）前記マスクを除去した後、前記基板の全面に前記抵抗素子として所望される濃度の不純物を導入し、前記基板中の前記抵抗素子形成領域に前記抵抗素子とする第２の不純物拡散層を形成する。
といった工程を備える。
【００２９】
このような製造方法によれば、トランジスタのＬＤＤ層とする第１の不純物拡散層を形成する上記（ｂ）の工程と、抵抗素子とする第２の不純物拡散層を形成する上記（ｅ）の工程とが異なる工程からなるため、それぞれの工程において第１の不純物拡散層および第２の不純物拡散層を形成するための基板中への不純物の導入条件をそれぞれ独立して設定することができる。すなわち上記抵抗素子は、これと同一基板上に形成されるトランジスタの特性による制約を受けることがないため、上記第２の不純物拡散層の不純物濃度を所望の濃度に設定することができるようになり、ひいては上記抵抗素子としての抵抗値を高い自由度をもって制御性よく設定することができるようになる。また、上記製造方法によれば、上記ゲート電極の両側壁にスペーサを形成する上記（ｃ）の工程よりも後工程にて、抵抗素子とする第２の不純物拡散層を形成する上記（ｅ）の工程を行うこととしている。一般に、上記（ｃ）の工程で示されるスペーサは、基板上に絶縁膜を堆積した後に、これを異方性エッチング処理することにより形成され、同絶縁膜および上記（ａ）の工程で形成された絶縁膜がエッチバックされて基板が表出する。このため、上記エッチバックが過剰に行われると、上記基板あるいは基板中に形成されている不純物拡散層がエッチングされて、抵抗素子としての抵抗値にばらつきが生じることが避けられない。上記製造方法によれば、上記第２の不純物拡散層の形成を上記（ｃ）の工程後に行うため、こうした過剰エッチングに起因する抵抗値のばらつきを抑制することができるようになる。
【００３０】
この場合、請求項６に記載の発明によるように、前記第１の不純物拡散層の不純物濃度をＡ、前記第２の不純物拡散層の不純物濃度をＢとするとき、それら不純物濃度を「Ａ＞Ｂ」なる関係に設定する構造とすれば、上記抵抗素子を形成する第２の不純物濃度をより低濃度に設定することができるようになる。このため、例えばシート抵抗が数千Ω／□程度となる高抵抗の抵抗素子を形成することができるようになる。また、このように抵抗素子の高抵抗化を図ることにより、基板上の占有面積を低減することができることから、さらなる半導体素子の微細化を図ることもできるようになる。
【００３１】
また、これら請求項５または６に記載の製造方法に関しては、請求項７に記載の発明によるように、前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記抵抗素子の電極部とする不純物拡散層の不純物濃度を、前記第１の不純物拡散層の不純物濃度および第２の不純物拡散層の不純物濃度のいずれよりも２桁以上高く設定することが特に望ましい。このような製造方法によれば、上記トランジスタおよび抵抗素子の各電極部の低抵抗化を図ることができるようになり、半導体装置としての高速化を図ることができるようになる。また、上記製造方法によれば、上記（ｅ）の工程において基板中に導入する不純物濃度は上記（ｄ）の工程において基板中に導入する不純物濃度よりも２桁以上低い。このため、上記（ｅ）の工程における不純物の導入をマスク等を用いることなく上記基板の全面に対して行った場合であれ、上記（ｄ）の工程で形成される不純物拡散層の不純物濃度を安定に維持することができる。
【００３２】
また、これら請求項５〜７のいずれか一項に記載の半導体装置の製造方法に関しては、請求項８に記載の発明によるように、前記（ｅ）の後工程として、
（ｆ）前記抵抗素子の電極部および前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記トランジスタのゲート電極の表面に選択的にシリサイドを形成する。
といった工程をさらに備えることが望ましい。
【００３３】
このような製造方法によれば、上記基板上に選択的にシリサイドを形成することで、上記抵抗素子の電極部および上記トランジスタの各電極部のさらなる低抵抗化を図ることができるようになり、半導体装置としての高速化を図ることができるようになる。
【００３４】
また同様に、半導体基板上に、素子分離膜を介してトランジスタが形成されるトランジスタ形成領域と抵抗素子が形成される抵抗素子形成領域とを区画形成し、前記抵抗素子形成領域には、前記抵抗素子として基板中の不純物拡散層を利用した拡散抵抗を形成する半導体装置の製造方法として、請求項９に記載の発明では、
（ａ）各々絶縁膜で覆われた半導体基板上の前記トランジスタ形成領域にゲート電極を形成する。
【００３５】
（ｂ）前記抵抗素子形成領域を選択的にマスクした状態で前記基板中に不純物を導入し、前記基板中の前記トランジスタ形成領域に前記トランジスタのＬＤＤ層とする第１の不純物拡散層を形成する。
【００３６】
（ｃ）前記トランジスタ形成領域を選択的にマスクした状態で前記基板中に前記抵抗素子として所望とされる濃度の不純物を導入し、前記基板中の前記抵抗素子形成領域に前記抵抗素子とする第２の不純物拡散層を形成する。
【００３７】
（ｄ）前記抵抗素子形成領域の少なくとも前記抵抗素子の本体とする部分、および前記ゲート電極の両側壁に選択的に絶縁膜を形成する。
（ｅ）前記絶縁膜をマスクとして基板の全面に不純物を導入し、前記基板中の前記トランジスタ形成領域には前記トランジスタのソース・ドレイン領域とする不純物拡散層を、前記抵抗素子形成領域には前記抵抗素子の電極部とする不純物拡散層をそれぞれ形成する。
といった工程を備える。
【００３８】
このような製造方法によれば、上記トランジスタのＬＤＤ層とする第１の不純物拡散層を形成する上記（ａ）の工程と、上記抵抗素子となる第２の不純物拡散層を形成する上記（ｃ）の工程とが異なる工程からなるため、それぞれの工程において第１の不純物拡散層および第２の不純物拡散層を形成するための基板中への不純物の導入条件をそれぞれ独立して設定することができる。すなわち上記抵抗素子は、これと同一基板上に形成されるトランジスタの特性に制約を受けることがないため、上記第２の不純物拡散層の不純物濃度を所望の濃度に設定することができるようになり、ひいては上記抵抗素子としての抵抗値を高い自由度をもって制御性よく設定することができるようになる。また、上記製造方法によれば、上記抵抗素子の本体とする部分、および上記ゲート電極の両側壁に絶縁膜を形成する上記（ｄ）の工程よりも前工程にて、抵抗素子とする第２の不純物拡散層を形成する上記（ｃ）の工程を行うこととしている。上述のように、一般に上記（ｄ）の工程で示される絶縁膜の形成工程において過剰にエッチバックが行われる場合には、上記基板あるいは基板中に形成されている不純物拡散層がエッチングされて、抵抗素子としての抵抗値にばらつきが生じることがある。上記製造方法によれば、上記（ｃ）の工程で形成された２の不純物拡散層が絶縁膜に覆われた状態で上記（ｄ）の工程を経るため、こうした過剰エッチングに起因する抵抗値のばらつきを抑制することができる。
【００３９】
この場合、請求項１０に記載の発明によるように、前記第１の不純物拡散層の不純物濃度をＡ、前記第２の不純物拡散層の不純物濃度をＢとするとき、それら不純物濃度を「Ａ＞Ｂ」なる関係に設定する構造とすれば、上記抵抗素子を形成する第２の不純物濃度をより低濃度に設定することができるようになる。このため、例えばシート抵抗が数千Ω／□程度となる高抵抗の抵抗素子を形成することができるようになる。また、このように抵抗素子の高抵抗化を図ることにより、基板上の占有面積を低減することができることから、さらなる半導体素子の微細化を図ることもできるようになる。
【００４０】
また、これら請求項９または１０に記載の製造方法に関しては、請求項１１に記載の発明によるように、前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記抵抗素子の電極部とする不純物拡散層の不純物濃度を、前記第１の不純物拡散層の不純物濃度および第２の不純物拡散層の不純物濃度のいずれよりも２桁以上高く設定することが特に望ましい。このような製造方法によれば、上記トランジスタおよび抵抗素子の各電極部の低抵抗化を図ることができるようになり、半導体装置としての高速化を図ることができるようになる。
【００４１】
また、これら請求項９〜１１のいずれか一項に記載の半導体装置の製造方法に関しては、請求項１２に記載の発明によるように、前記（ｅ）の後工程として、
（ｆ）前記抵抗素子の電極部および前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記トランジスタのゲート電極の表面に選択的にシリサイドを形成する。
といった工程をさらに備えることが望ましい。
【００４２】
このような製造方法によれば、上記基板上に選択的にシリサイドを形成することで、上記抵抗素子の電極部および上記トランジスタの各電極部のさらなる低抵抗化を図ることができるようになり、半導体装置としての高速化を図ることができるようになる。
【００４３】
また同様に、半導体基板上に、素子分離膜を介してトランジスタが形成されるトランジスタ形成領域と抵抗素子が形成される抵抗素子形成領域とを区画形成し、前記抵抗素子形成領域には、前記抵抗素子として基板中の不純物拡散層を利用した拡散抵抗を形成する半導体装置の製造方法として、請求項１３に記載の発明では、
（ａ）各々絶縁膜で覆われた半導体基板上の前記トランジスタ形成領域にゲート電極を形成する。
【００４４】
（ｂ）前記抵抗素子形成領域を選択的にマスクした状態で前記基板中に不純物を導入し、前記基板中の前記トランジスタ形成領域に前記トランジスタのＬＤＤ層とする第１の不純物拡散層を形成する。
【００４５】
（ｃ）前記抵抗素子形成領域の少なくとも前記抵抗素子の本体とする部分、および前記ゲート電極の両側壁に選択的に不純物の透過可能な膜厚にて絶縁膜を形成する。
（ｄ）前記基板の全面に前記抵抗素子として所望される濃度の不純物を導入し、前記基板中の前記抵抗素子形成領域に前記抵抗素子とする第２の不純物拡散層を形成する。
【００４６】
（ｅ）前記抵抗素子形成領域の少なくとも前記抵抗素子を形成すべき部分を選択的にマスクした状態で前記基板中に不純物を導入し、前記基板中の前記トランジスタ形成領域は前記トランジスタのソース・ドレイン領域とする不純物拡散層を、前記抵抗素子形成領域には前記抵抗素子の電極部とする不純物拡散層をそれぞれ形成する。
といった工程を備える。
【００４７】
このような製造方法によれば、上記トランジスタのＬＤＤ層とする第１の不純物拡散層を形成する上記（ａ）の工程と、上記抵抗素子となる第２の不純物拡散層を形成する上記（ｄ）の工程とが異なる工程からなるため、それぞれの工程において第１の不純物拡散層および第２の不純物拡散層を形成するための基板中への不純物の導入条件をそれぞれ独立して設定することができる。すなわち上記抵抗素子は、これと同一基板上に形成されるトランジスタの特性に制約を受けることがないため、上記第２の不純物拡散層の不純物濃度を所望の濃度に設定することができるようになり、ひいては上記抵抗素子としての抵抗値を高い自由度をもって制御性よく設定することができるようになる。また、上記製造方法によれば、上記抵抗素子の本体とする部分、および上記ゲート電極の両側壁に絶縁膜を形成する上記（ｃ）の工程よりも後工程にて、抵抗素子とする第２の不純物拡散層を形成する上記（ｄ）の工程を行うこととしている。上述のように、上記（ｃ）の工程で示される絶縁膜の形成工程において過剰にエッチバックが行われる場合には、上記基板あるいは基板中に形成されている不純物拡散層がエッチングされて、抵抗素子としての抵抗値にばらつきが生じることがある。上記製造方法によれば、上記第２の不純物拡散層の形成を上記（ｃ）の工程後に行うため、こうした過剰エッチングに起因する抵抗値のばらつきを抑制することができる。さらに、上記製造方法によれば、上記（ｃ）の工程では上記抵抗素子の本体とする部分、および上記ゲート電極の両側壁に不純物の透過可能な膜厚にて絶縁膜を形成することとしている。これにより、上記（ｄ）の工程において、上記基板中に導入される不純物は、上記抵抗素子の本体とする部分に形成された絶縁膜を通過して上記抵抗素子となる第２の不純物拡散層を形成する。一方、上記ゲート電極の両側壁に形成された絶縁膜の膜厚（基板に垂直方向の膜厚）は、上記ポリシリコン層の膜厚に依存するため、上記不純物の基板への導入が抑制される。このため、上記抵抗素子となる第２の不純物拡散層を、マスク等を用いることなく、また基板中に選択的に形成することができるようになり、製造プロセスの簡略化を図ることができるようになる。
【００４８】
この場合、請求項１４に記載の発明によるように、前記第１の不純物拡散層の不純物濃度をＡ、前記第２の不純物拡散層の不純物濃度をＢとするとき、それら不純物濃度を「Ａ＞Ｂ」なる関係に設定する構造とすれば、上記抵抗素子を形成する第２の不純物濃度をより低濃度に設定することができるようになる。このため、例えばシート抵抗が数千Ω／□程度となる高抵抗の抵抗素子を形成することができるようになる。また、このように抵抗素子の高抵抗化を図ることにより、基板上の占有面積を低減することができることから、さらなる半導体素子の微細化を図ることもできるようになる。
【００４９】
また、これら請求項１３または１４に記載の製造方法に関しては、請求項１５に記載の発明によるように、前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記抵抗素子の電極部とする不純物拡散層の不純物濃度を、前記第１の不純物拡散層の不純物濃度および第２の不純物拡散層の不純物濃度のいずれよりも２桁以上高く設定することが特に望ましい。このような製造方法によれば、上記トランジスタおよび抵抗素子の各電極部の低抵抗化を図ることができるようになり、半導体装置としての高速化を図ることができるようになる。
【００５０】
また、これら請求項１３〜１５のいずれか一項に記載の半導体装置の製造方法に関しては、請求項１６に記載の発明によるように、前記（ｄ）の後工程として、
（ｅ）前記抵抗素子の電極部および前記トランジスタのソース・ドレイン領域とする不純物拡散層、および前記トランジスタのゲート電極の表面に選択的にシリサイドを形成する。
といった工程をさらに備えることが望ましい。
【００５１】
このような製造方法によれば、上記基板上に選択的にシリサイドを形成することで、上記抵抗素子の電極部および上記トランジスタの各電極部のさらなる低抵抗化を図ることができるようになり、半導体装置としての高速化を図ることができるようになる。
【発明を実施するための最良の形態】
【００５２】
（第１の実施の形態）
以下、この発明にかかる半導体装置およびその製造方法の第１の実施の形態について図１および図２を参照して説明する。
【００５３】
まず図１は、この実施の形態にかかる半導体装置の断面構造を模式的に示したものである。図１に示されるように、この半導体装置は、拡散抵抗からなる抵抗素子Ｒ１とＭＯＳ型トランジスタＴＲ１とを同一基板１上に備えている。これら抵抗素子Ｒ１とトランジスタＴＲ１とは、基板１上に形成される素子分離膜３により区画形成されたそれぞれの領域内に形成されている。このうちトランジスタＴＲ１は、大きくは上記基板１上に酸化膜（ゲート酸化膜）４を介して形成されてゲート電極となるポリシリコン層１１と、同基板１中に形成されてそのＬＤＤ層（電界緩和層）となる低濃度拡散層（第１の不純物拡散層（ｎ−））１２ｂと、そのソース・ドレイン領域となる高濃度拡散層（ｎ＋）１５ｂとからなる。また、このポリシリコン層１１の両側壁には絶縁膜からなるスペーサ（サイドウォール）１３が形成されている。
【００５４】
一方、抵抗素子Ｒ１は、基板１上に絶縁膜１４を介して形成される絶縁膜（ＣＶＤ酸化膜）１６ａの下方の同基板１中に形成される低濃度拡散層（第２の不純物拡散層（ｎ−））１２ａを利用した拡散抵抗からなる。そして上記低濃度拡散層１２ａと隣接する領域には、上記抵抗素子Ｒ１の電極部となる高濃度拡散層（ｎ＋）１５ａが形成されている。
【００５５】
そして、この実施の形態にかかる半導体装置では、上記抵抗素子Ｒ１の拡散抵抗となる低濃度拡散層１２ａの不純物濃度が、上記トランジスタＴＲ１のＬＤＤ層とする低濃度拡散層１２ｂの不純物濃度よりも低濃度に設定されており、上記抵抗素子Ｒ１の低抵抗化が図られている。また、上記抵抗素子Ｒ１の電極部とする高濃度拡散層１５ａの不純物濃度およびトランジスタのソース・ドレイン領域とする高濃度拡散層１５ｂの不純物濃度は、上記低濃度拡散層１２ａ、１２ｂいずれの不純物濃度よりも２桁程度高く設定されている。そして、これら抵抗素子Ｒ１の電極部、およびトランジスタＴＲ１の各電極部の上部には、選択的にシリサイド５ａ、５ｂが形成されており、これら各電極部の低抵抗化が図られている。
【００５６】
次に図２を参照して、この実施の形態にかかる半導体装置の製造工程について説明する。図２（ａ）〜（ｆ）は、この実施の形態にかかる半導体装置の断面構造を、その製造プロセスにしたがって模式的に示したものである。
【００５７】
図２（ａ）に示されるように、シリコンからなる基板１にＰ型不純物として例えばホウ素イオンをイオン注入法により１×１０13／ｃｍ2程度のドーズ量で導入し、約１０００〜１０５０℃で熱処理を行うことにより、ウェル２を形成する。次いで、このｐ−ウェル２を周知のＳＴＩ技術により形成される素子分離膜３により分離し、抵抗素子Ｒ１が形成される抵抗素子形成領域とトランジスタＴＲ１が形成されるトランジスタ形成領域とに区画形成する。このＳＴＩ技術による素子分離膜３の形成方法は、先に示した従来の半導体装置の製造方法で採用したものと同様である。
【００５８】
次に、上記基板１に例えば８５０℃のウェット熱酸化処理や９５０〜１０５０℃のドライ酸化処理等を施し、基板１の抵抗素子形成領域およびトランジスタ形成領域の表面に、厚さ数ｎｍ〜２０ｎｍの絶縁膜からなる酸化膜（ゲート酸化膜）４を成膜する。ここで、トランジスタが駆動できる閾値を決定するために、図示しないホトレジストマスクを用いて抵抗素子形成領域を覆い、トランジスタ形成領域に例えばホウ素イオンを１×１０10〜１×１０11／ｃｍ2程度でのドーズ量でイオン注入して閾値の調整を行う。次いで、上記素子分離膜３および上記酸化膜４上の全面にＣＶＤ法により、ポリシリコン膜を成膜する。このポリシリコン膜としては、あらかじめ燐が堆積されたものや、燐イオンがドープされたものを用いることができる。このポリシリコン膜の上面に図示しないレジストを成膜してホトリソグラフィ技術によりパターンを形成し、これをマスクとしてドライエッチングにより上記ポリシリコン膜をパターニングした後、上記レジストを除去することにより、トランジスタ形成領域の酸化膜４上にゲート電極用のポリシリコン層１１を形成する。そして、例えば８５０℃のウェット熱酸化処理や９５０〜１０５０℃のドライ酸化処理等を施し、ポリシリコン層１１の側面に厚さ数ｎｍ〜２０ｎｍの図示しない酸化膜を成膜する。これにより、後工程においてトランジスタのＬＤＤ層を形成するために不純物を注入する際に、トランジスタの電極下部への不純物のチャネリングが抑制されるようになる。
【００５９】
次いで、上記抵抗素子形成領域をホトレジスト１８ａで覆い、このホトレジスト１８ａおよびポリシリコン層１１をマスクとして、上記基板１中に例えば燐イオンを１×１０13／ｃｍ2程度のドーズ量でイオン注入すると、トランジス形成領域にトランジスタのＬＤＤ層とする低濃度拡散層（第１の不純物拡散層（ｎ−））１２ｂが形成される。
【００６０】
次いで、図２（ｂ）に示されるように、上記ホトレジスト１８ａを除去した後、基板１全面に例えばＣＶＤ法により厚さ１００〜２００ｎｍ程度の絶縁膜（ＣＶＤ酸化膜）を成膜する。そしてこの絶縁膜をドライエッチング処理することにより、上記ポリシリコン層１１の両側壁にスペーサ１３が形成される。このスペーサ１３の形成によって、トランジスタのＬＤＤ層およびゲート電極と、後工程で形成されるソース・ドレイン領域とが分離されるようになる。また同工程では、上記スペーサ１３が形成されていない領域上の酸化膜４がエッチバックにより除去されて上記基板１の表面が露出するとともに、上記ポリシリコン層１１の上面も露出する。このため、露出した上記基板１の上面に例えば８５０℃のドライ酸化処理等により絶縁膜１４を形成し、後工程における不純物を注入する際のチャネリングを防止する。
【００６１】
次いで、図２（ｃ）に示されるように、抵抗素子形成領域の抵抗素子Ｒ１を形成すべき領域を選択的にホトレジスト１８ｂで覆い、このホトレジスト１８ｂ、ポリシリコン層１１、およびスペーサ１３をマスクとして、例えば不純物に砒素イオンを用い、１×１０15／ｃｍ2程度のドーズ量でイオン注入する。これにより、上記基板１の抵抗素子形成領域には上記抵抗素子Ｒ１の電極部となる高濃度拡散層（ｎ＋）１５ａが形成され、トランジスタ形成領域には上記低濃度拡散層１２ｂと隣接するかたちでトランジスタＴＲ１のソース・ドレイン領域となる高濃度拡散層（ｎ＋）１５ｂが形成される。
【００６２】
次に、図２（ｄ）に示されるように上記ホトレジスト１８ｂを除去した後、基板１全面に不純物の導入を行う。すなわち、ホトレジスト等を用いることなく、ポリシリコン層１１およびスペーサ１３をマスクとして、例えば不純物に燐イオンを用い、１×１０12〜１×１０13／ｃｍ2程度のドーズ量でイオン注入する。これにより、上記基板１の抵抗素子形成領域に、上記高濃度拡散層１５ａと隣接するかたちで低濃度拡散層（第２の不純物拡散層（ｎ−））１２ａが形成され、この低濃度拡散層１２ａの不純物濃度に依存して、この不純物拡散層を利用する抵抗素子Ｒ１の抵抗値が決定されることになる。ここで、この不純物導入工程における不純物濃度は、先の図２（ｃ）で示した高濃度拡散層１５ａ、１５ｂを形成する工程における不純物濃度よりも約２桁低く設定されているため、これら高濃度拡散層１５ａ、１５ｂの不純物濃度は安定に維持される。また、上記低濃度拡散層１２ｂもその上部にスペーサ１３が形成されているため、その不純物濃度は安定に維持される。したがって、このような上記基板１全面への不純物導入工程により、基板１中に選択的に低濃度拡散層１２ａを形成することができる。さらにこの後、上記基板１を８５０℃程度でアニール処理することにより、基板１中の低濃度拡散層１２ａ、１２ｂ、高濃度拡散層１５ａ、１５ｂ中の不純物イオンを活性化させる。
【００６３】
次いで、図２（ｅ）に破線で示されるように、上記基板１全面に例えばＣＶＤ法により厚さ数十ｎｍの絶縁膜（ＣＶＤ酸化膜）１６を成膜した後、上記抵抗素子Ｒ１を形成すべき領域をホトレジスト１８ｃで覆う。このホトレジスト１８ｃをマスクとしてドライエッチング処理すると、上記絶縁膜１４、１６が除去され、上記ホトレジスト１８ｃの下部にのみ絶縁膜１４および絶縁膜１６ａ残留する。この絶縁膜１６ａが、後述するシリサイドの形成工程においてシリサイドが形成されるのを防止するシリサイドブロックの役割を有することになる。
【００６４】
そして、上記ホトレジスト１８ｃを除去した後、図２（ｆ）に示されるように、上記基板１の全面に例えばスパッタリング法により、高融点金属膜として例えばチタン膜５を成膜する。次いで、上記基板１を６５０℃で熱処理を行うと、同基板１上で選択的にシリサイド化反応が起こり、シリサイドが形成される。すなわち、上記チタン膜５は、絶縁膜１６、スペーサ１３、素子分離膜３と接する部分では反応せず、その他の領域ではシリサイド化合物（チタン酸シリサイド）からなるシリサイドが形成される。次いで、ウェットエッチング処理により未反応のチタン膜５を除去し、８００℃程度の熱処理を行うことにより、最終的に先の図１に示されるように、上記高濃度拡散層１５ａ、１５ｂ、ポリシリコン層１１上にシリサイド５ａ、５ｂが形成される。このように、この実施の形態にかかる半導体装置の製造方法によれば、トランジスタＴＲ１の特性による制約を受けることなく、抵抗素子形成領域に不純物濃度の低い低濃度拡散層１２ａを形成することができ、またその上部へのシリサイドの形成を防止することにより、抵抗素子Ｒ１としての高抵抗化が図られている。
【００６５】
以上説明したように、この第１の実施の形態にかかる半導体装置およびその製造方法によれば、以下に列記するような効果が得られるようになる。
（１）上記抵抗素子Ｒ１を形成する低濃度拡散層１２ａの不純物濃度を、上記トランジスタＴＲ１のＬＤＤ層を形成する低濃度拡散層１２ｂの不純物よりも低濃度に設定する構造とした。これにより、上記低濃度拡散層１２ａの不純物濃度を、トランジスタＴＲ１の特性による制約を受けることなく所望の濃度に設定することができるようになり、上記抵抗素子Ｒ１としての抵抗値を高い自由度をもって制御性よく設定することができるようになる。特に、この低濃度拡散層１２ａの不純物濃度をより低濃度に設定すれば、例えばシート抵抗が数千Ω／□程度となる高抵抗の抵抗素子を形成することもできるようになり、さらにこうした抵抗素子の高抵抗化を図ることで、基板上の占有面積を低減し、さらなる半導体素子の微細化を図ることもできるようになる。
【００６６】
（２）上記トランジスタＴＲ１は、そのソース・ドレイン領域として上記低濃度拡散層１２ｂと電気的に接続されてこの低濃度拡散層１２ｂよりも２桁以上不純物濃度の高い高濃度拡散層１５ｂを備える構造とした。また、上記抵抗素子Ｒ１はその電極部として上記低濃度拡散層１２ａと電気的に接続されてこの低濃度拡散層１２ａよりも２桁以上不純物濃度の高い高濃度拡散層１５ａを備える構造とした。また、これら高濃度拡散層１５ａ、１５ｂにはゲート電極と共々、シリサイド５ａ、５ｂを形成する構造とした。これにより、これらトランジスタＴＲ１および抵抗素子Ｒ１の各電極部の低抵抗化を図ることができるようになり、半導体装置としての高速化を図ることができるようになる。
【００６７】
（３）また、その製造に際しては、上記トランジスタのＬＤＤ層とする低濃度拡散層１２ｂを形成する工程と、上記抵抗素子Ｒ１とする低濃度拡散層１２ａを形成する工程とを別工程とした。これにより、これら各工程における不純物の導入条件を独立して設定することができ、特に上記抵抗素子としての抵抗値を高い自由度をもって制御性よく設定することができるようになる。すなわち上記低濃度拡散層１２ａを形成するための不純物の導入条件を低濃度に設定すれば、例えばシート抵抗が数千Ω／□程度の高抵抗の抵抗素子を形成することもできるようになり、基板上の占有面積を低減することができることから、半導体素子の微細化を図ることもできるようになる。また、この製造方法では、上記ゲート電極の両側壁にスペーサ１３を形成する工程よりも後工程にて、上記抵抗素子Ｒ１とする低濃度拡散層１２ａを形成することとしている。このため、上記低濃度拡散層１２ａを、上記スペーサ１３の形成に際して一般的に行われるエッチバック工程を経ることなく形成することができるため、こうした不純物拡散層が過剰にエッチバックされることに起因する抵抗素子としての抵抗値のばらつきを抑制することもできる。
【００６８】
（４）また、上記低濃度拡散層１２ａの形成の後工程として、上記抵抗素子Ｒ１およびトランジスタＴＲ１の各電極部上にシリサイド５ａ、５ｂを形成した。このような製造方法によれば、こうした各電極部の低抵抗化を図ることができるようになり、半導体装置としての高速化を図ることができるようになる。
【００６９】
（第２の実施の形態）
次に、この発明にかかる半導体装置の第２の実施の形態について、図３および図４を参照して説明する。なお、この実施の形態にかかる半導体装置もその基本的な構造は先の第１の実施の形態と同様であり、その製造方法を中心に説明する。なお、これら各図において、先の図１および図２に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
【００７０】
まず図３は、この実施の形態にかかる半導体装置の断面構造を模式的に示したものである。図３に示されるように、この半導体装置は、抵抗素子Ｒ２と、トランジスタＴＲ２とを同一基板１上に備えている。このうち抵抗素子Ｒ２は、基板１上に絶縁膜からなる酸化膜（ゲート酸化膜）４を介して形成される絶縁膜２３ａの下方の同基板１中に形成される低濃度拡散層（第２の不純物拡散層（ｎ−））２２ａを利用した拡散抵抗からなる。
【００７１】
次に、図４を参照してこの実施の形態にかかる半導体装置の製造方法について説明する。図４（ａ）〜（ｅ）は先の図３に対応する断面構造を製造プロセスにしたがって模式的に示したものである。なお、この製造プロセスの説明においても、先の第１の実施の形態と重複する説明についてはこれを割愛する。
【００７２】
図４（ａ）に示されるように、先の第１の実施の形態と同様に、半導体基板１上にウェル２を形成した後、ＳＴＩ技術により素子分離膜３を形成することによって、上記基板１上に抵抗素子形成領域およびトランジスタ形成領域とを区画形成する。次いで、上記基板１の抵抗素子形成領域およびトランジスタ形成領域の表面に、絶縁膜からなる酸化膜（ゲート酸化膜）４を成膜した後、上記トランジスタ形成領域にイオン注入を行うことにより、上記トランジスタＴＲ２の閾値の調整を行う。次いで、上記素子分離膜３および上記酸化膜４上の全面にポリシリコン膜を成膜し、これを図示しないホトレジストを用いてパターニングすることにより、上記トランジスタ形成領域の酸化膜４上にゲート電極用のポリシリコン層２１を形成し、さらにその側面に図示しない酸化膜を成膜する。
【００７３】
次いで、上記抵抗素子形成領域上をホトレジスト２８ａで覆い、このホトレジスト２８ａおよびポリシリコン層２１をマスクとして、上記基板１中に例えば燐イオンを１×１０13／ｃｍ2程度のドーズ量でイオン注入すると、トランジスタ形成領域にトランジスタのＬＤＤ層とする低濃度拡散層（第１の不純物拡散層（ｎ−））２２ｂが形成される。
【００７４】
次いで、図４（ｂ）に示されるように、上記ホトレジスト２８ａを除去した後、今度は上記トランジスタ形成領域をホトレジスト２８ｂで覆い、このホトレジスト２８ｂをマスクとして、上記基板１中に例えば燐イオンを１×１０12〜１×１０13／ｃｍ2程度のドーズ量でイオン注入する。これにより、上記抵抗素子形成領域に低濃度拡散層（第２の不純物拡散層（ｎ−））２２ａが形成される。そして、この低濃度拡散層２２ａの不純物濃度に依存して、この低濃度拡散層２２ａを利用する抵抗素子Ｒ２の抵抗値が決定されることになる。
【００７５】
次いで、図４（ｃ）に破線で示されるように、上記基板１全面に例えばＣＶＤ法により厚さ１００〜２００ｎｍ程度の絶縁膜（ＣＶＤ酸化膜）２３を成膜する。そして、上記抵抗素子形成領域の上記抵抗素子Ｒ１を形成すべき部分を選択的にホトレジスト２８ｃで覆い、このホトレジスト２８ｃをマスクとして反応性イオンエッチング（ＲＩＥ）等の異方性エッチングによりエッチバックする。これにより、上記ホトレジスト２８ｃの下部に上記絶縁膜２３ａが残留するとともに、上記ポリシリコン層２１の両側壁にスペーサ２３ｂが形成される。ここで形成される絶縁膜２３ａが後述するシリサイドの形成工程においてシリサイドが形成されるのを防止するシリサイドブロックの役割を有することになる。また同工程では、上記絶縁膜２３ａおよびスペーサ２３ｂが形成されていない領域上の酸化膜４がエッチバックにより除去されて上記基板１の表面が露出するとともに、上記ポリシリコン層２１の上面も露出する。
【００７６】
次いで、図４（ｄ）に示されるように、上記ホトレジスト２８ｃを除去した後、上記絶縁膜２３ａ、ポリシリコン層２１およびスペーサ２３ｂをマスクとして、例えば不純物に砒素イオンを用い、１×１０15／ｃｍ2程度のドーズ量でイオン注入する。これにより、上記基板１の抵抗素子形成領域には上記低濃度拡散層２２ａと隣接するかたちで上記抵抗素子Ｒ２の電極部となる高濃度拡散層（ｎ＋）２５ａが形成され、トランジスタ形成領域には上記低濃度拡散層２２ｂと隣接するかたちでトランジスタのソース・ドレイン領域となる高濃度拡散層（ｎ＋）２５ｂが形成される。さらに先の第１の実施の形態と同様に上記基板１をアニール処理することにより、基板１中の低濃度拡散層２２ａ、２２ｂ、高濃度拡散層２５ａ、２５ｂ中の不純物イオンを活性化させる。そして、このとき上記絶縁膜２３ａの下部の基板１中には上記低濃度拡散層２２ａを利用した抵抗素子Ｒ２の本体が形成されることになる。なお、これら高濃度拡散層２５ａ、２５ｂを形成する工程における不純物濃度は、先の図４（ｂ）で示した低濃度拡散層２２ａを形成する工程における不純物濃度よりも約２桁高く設定されている。
【００７７】
次いで、図４（ｅ）に示されるように、これも先の第１の実施の形態と同様の態様でシリサイドの形成を行う。すなわち、上記基板１の全面に例えばチタン膜５を成膜した後、上記基板１を６５０℃で熱処理を行うと、同基板１上で選択的にシリサイド化反応が起こり、シリサイドが形成される。すなわち、上記チタン膜５は、絶縁膜２３ａ、スペーサ２３ｂ、素子分離膜３と接する部分では反応せず、その他の領域ではシリサイド化合物（チタン酸シリサイド）からなるシリサイドが形成される。そして、ウェットエッチング処理により未反応のチタン膜５を除去し、８００℃程度の熱処理を行うことにより、最終的に先の図３に示されるように、上記高濃度拡散層２５ａ、２５ｂおよびポリシリコン層２１上にシリサイド５ａ、５ｂが形成される。このように、この実施の形態にかかる半導体装置の製造方法によっても、トランジスタＴＲ２の特性による制約を受けることなく、抵抗素子形成領域に不純物濃度の低い低濃度拡散層２２ａを形成することができ、またその上部へのシリサイドの形成を防止することにより、抵抗素子Ｒ２としての高抵抗化が図られている。
【００７８】
以上説明したように、この第２の実施の形態にかかる半導体装置およびその製造方法によっても、先の第１の実施の形態による前記（１）、（２）および（４）の効果と同等、もしくはそれに準じた効果が得られるとともに、さらに以下のような効果が得られるようになる。
【００７９】
（５）上記製造方法に際しても、上記トランジスタのＬＤＤ層とする低濃度拡散層２２ａを形成する工程と、上記抵抗素子Ｒ２とする低濃度拡散層２２ｂを形成する工程とを別工程とした。これにより、これら各工程における不純物の導入条件を独立して設定することができ、特に上記抵抗素子Ｒ２としての抵抗値を高い自由度をもって制御性よく設定することができるようになる。すなわち上記低濃度拡散層２２ａを形成するための不純物の導入条件を低濃度に設定すれば、例えばシート抵抗が数千Ω／□程度の高抵抗の抵抗素子を形成することもできるようになり、基板上の占有面積を低減することができることから、半導体素子の微細化を図ることもできるようになる。これに加えて、上記製造方法では、上記低濃度拡散層２２ａ上に形成されてシリサイドブロックの役割を有する絶縁膜２３ａの形成を、上記トランジスタＴＲ２のスペーサ２３ｂの形成と同一工程にて行うこととしたため、先の第１の実施の形態で示した製造方法よりも製造工数を低減することができる。また、この製造方法では、上記絶縁膜２３ａおよびスペーサ２３ｂを形成する工程において、上記抵抗素子Ｒ２とする低濃度拡散層２２ａを同絶縁膜２３ａで覆うようにしている。このため、上記低濃度拡散層２２ａを、上記工程に際して一般的に行われるエッチバック工程を経ることなく形成することができるため、こうした低濃度拡散層２２ａが過剰にエッチバックされることに起因する抵抗素子としての抵抗値のばらつきを抑制することができる。
【００８０】
（その他の実施の形態）
なお、こうした半導体装置およびその製造方法は、上記実施の形態として示した構造およびその製造方法に限らず、これらを適宜変更した、以下に例示する態様にて実施することもできる。
【００８１】
・上記第１の実施の形態では、上記高濃度拡散層１５ａ、１５ｂを形成する工程の後工程で、上記低濃度拡散層１２ａを形成することとしたが、これらの順序を入れ替えてもよい。このように後工程で基板１中に高い不純物濃度で不純物を導入したとしても、前工程で形成された上記低濃度拡散層１２ａは上記ホトレジスト１８ｂに覆われているため、この工程で基板中に導入される不純物の影響を受けることがなく、所望とする不純物濃度を有する低濃度拡散層１２ａを形成することができる。
【００８２】
・上記第２の実施の形態に例示した半導体装置の製造方法では、上記絶縁膜２３の形成工程で、その厚さを１００〜２００ｎｍ程度とすることとしたが、この厚さを変更することもでき、特に厚さを３０〜５０ｎｍ程度とする場合には、製造プロセスを図５に示すように変更することもできる。図５（ａ）〜（ｅ）は先の図３に対応する断面構造を製造プロセスにしたがって模式的に示したものである。なお、この図５においても先の図３および図４に示した要素と同一の要素には各々同一の符号を付して示しており、先の第２の実施の形態と重複する説明についてはこれを割愛する。すなわち図５（ａ）に示されるように、トランジスタ形成領域にゲート電極用のポリシリコン層２１を形成し、トランジスタのＬＤＤ層とする低濃度拡散層（ｎ−）２２ｂを形成した後、図５（ｂ）に破線で示されるように基板１全面に厚さ３０〜５０ｎｍ程度の絶縁膜（ＣＶＤ酸化膜）２３’を成膜する。次いで、抵抗素子形成領域の抵抗素子を形成すべき部分を選択的にホトレジスト２８ｃで覆い、このホトレジスト２８ｃをマスクとして反応性イオンエッチング（ＲＩＥ）等の異方性エッチングによりエッチバックする。これにより、上記ホトレジスト２８ｃの下部に上記絶縁膜２３ａ’が残留するとともに、上記ポリシリコン層２１の両側壁にスペーサ２３ｂ’が形成される。ここで形成される絶縁膜２３ａ’が後述するシリサイドの形成工程においてシリサイドが形成されるのを防止するシリサイドブロックの役割を有することになる。また同工程では、上記絶縁膜２３ａ’およびスペーサ２３ｂ’が形成されていない領域上の酸化膜４がエッチバックにより除去されて上記基板１の表面が露出するとともに、上記ポリシリコン層２１の上面も露出する。次いで、図５（ｃ）に示されるように、上記ホトレジスト２８ｃを除去した後、上記ポリシリコン層２１およびスペーサ２３ｂ’をマスクとして、例えば不純物に燐イオンを用い、加速エネルギー３０〜５０ＫｅＶ、１×１０12〜１×１０13／ｃｍ2程度のドーズ量でイオン注入する。この場合、上記絶縁膜２３ａは不純物が透過できる程度にその膜厚が薄いため、上記抵抗素子形成領域に低濃度拡散層（ｎ−）２２ａが形成される。なお、上記スペーサ２３ｂ’はその膜厚が上記ポリシリコン層２１の膜厚に依存して決定されるため上記不純物は透過せずマスクとして用いることができる。次いで、図５（ｄ）に示されるように上記抵抗素子形成領域の上記抵抗素子を形成すべき部分を選択的にホトレジスト２８ｄで覆い、このホトレジスト２８ｄをマスクとして、例えば不純物イオンに砒素イオンを用い、１×１０15／ｃｍ2程度のドーズ量でイオン注入する。これにより、上記基板１の抵抗素子形成領域には上記低濃度拡散層２２ａと隣接するかたちで上記抵抗素子の電極部となる高濃度拡散層（ｎ＋）２５ａが形成され、トランジスタ形成領域には上記低濃度拡散層２２ｂと隣接するかたちでトランジスタのソース・ドレイン領域となる高濃度拡散層（ｎ＋）２５ｂが形成される。なお、この場合にもこれら高濃度拡散層２５ａ、２５ｂを形成する工程における不純物濃度は、低濃度拡散層２２ａを形成する工程における不純物濃度よりも約２桁高く設定されている。そして、図５（���）に示されるようにシリサイドの形成が行われる。このような製造方法によれば、上記抵抗素子の形成にかかるイオン注入を、マスクを用いることなく実現することができる。また、上記トランジスタのソース・ドレイン領域の形成にかかるイオン注入に用いるマスクを上記基板上に形成される他のデバイスの形成と共通に用いることができるため、新たなマスク追加を要することなくその実現を図ることができる。
【００８３】
・上記各実施の形態では、抵抗素子とする不純物拡散層の不純物濃度を、トランジスタのＬＤＤ層とする不純物拡散層の不純物濃度よりも低濃度に設定することとしたが、これら各不純物拡散層の不純物濃度はこれに限らず任意に設定することができる。すなわち、こうした不純物拡散層の不純物濃度を所望の値に設定することで、所望の抵抗値を有する抵抗素子を形成することができるとともに、半導体装置としての設計自由度についてもこれを高めることができるようになる。
【００８４】
・上記各実施の形態では、抵抗素子形成領域に、上記抵抗素子Ｒ１、Ｒ２の電極部とする高濃度拡散層１５ａ、２５ａを形成することとしたが、半導体装置としての十分な動作速度が確保できれば、こうした不純物拡散層の形成を割愛することもできる。
【００８５】
・また、上記各実施の形態では、上記基板１に選択的に高導電率のシリサイドを形成することとし、こうした領域の低抵抗化を図ることとしたが、半導体装置として十分に低抵抗が確保できれば、こうしたシリサイドの形成自体を割愛することもできる。
【００８６】
・上記各実施の形態で、ウェル２の形成、不純物拡散層の形成は基板中に不純物をイオン注入することにより行うこととした。これら各工程で導入される不純物はｐ型またはｎ型の導電型を与えるものであればその種類は任意である。例えば、ｐ型の不純物であればホウ素、インジウムなど、ｎ型の不純物であれば、燐、砒素、アンチモン等を適宜採用することができる。
【００８７】
・上記各実施の形態に例示した半導体装置を構成する各種材料や、成膜方法、パターニング方法なども上述した例に限定されるものではない。例えばシリサイド形成に際して成膜されるチタン膜についても高融点金属材料であれば他の任意の材料を採用することができる。
【００８８】
・上記各実施の形態では、半導体基板上にトランジスタと抵抗素子とを備える半導体装置に、この発明にかかる半導体装置の構造およびその製造方法を適用する場合について言及したが、この発明はその他上記基板上に各種素子が混載される任意の半導体装置の構造およびその製造方法に適用することができる。
【図面の簡単な説明】
【００８９】
【図１】この発明にかかる半導体装置の第１の実施の形態についてその断面構造を模式的に示す断面図。
【図２】（ａ）〜（ｆ）は同第１の実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図３】この発明にかかる半導体装置の第２の実施の形態についてその断面構造を模式的に示す断面図。
【図４】（ａ）〜（ｅ）は同第２の実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図５】（ａ）〜（ｅ）はその他の実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図６】（ａ）〜（ｇ）は従来の半導体装置の製造方法について、その製造手順を模式的に示す断面図。
【図７】（ａ）〜（ｅ）は従来の半導体装置の製造方法について、その製造手順を模式的に示す断面図。
【符号の説明】
【００９０】
１…半導体基板、２…ウェル、３…素子分離膜、４…酸化膜（ゲート酸化膜）、５…チタン膜、５ａ、５ｂ…シリサイド、１１、２１、５１ａ、５１ｂ、６１…ポリシリコン層、１２ａ、１２ｂ、２２ａ、２２ｂ、５２ｂ、６２ａ、６２ｂ…低濃度拡散層、１３、２３ｂ、２３ｂ’、５３ｂ、６３ｂ…スペーサ、１４…絶縁膜、１５ａ、１５ｂ、２５ａ、２５ｂ、５５、６５ａ、６５ｂ…高濃度拡散層、１６、１６ａ、５６、５６ａ…絶縁膜（ＣＶＤ酸化膜）、１８ａ〜１８ｃ、２８ａ〜２８ｄ、５８ａ〜５８ｃ、６８…ホトレジスト、２３、２３ａ、２３’、２３ａ’、５３ａ、６３、６３ａ…絶縁膜、Ｒ１、Ｒ２、Ｒ５、Ｒ６…抵抗素子、ＴＲ１、ＴＲ２、ＴＲ５、ＴＲ６…トランジスタ。
【図１】
2006203141.tif 000003
【図２】
2006203141.tif 000004
【図３】
2006203141.tif 000005
【図４】
2006203141.tif 000006
【図５】
2006203141.tif 000007
【図６】
2006203141.tif 000008
【図７】
2006203141.tif 000009