(57)【要約】【課題】帰還容量(Cre)の低減を図り、Ｃ／Ｎ特性とＰｕｓｈｉｎｇ特性の良好な半導体装置を提供する。【解決手段】Ｎ+型シリコン基板１上にＮ型エピタキシャル成長層２が形成されている。Ｎ型エピタキシャル成長層２の表面からこれを貫通し、Ｎ+型シリコン基板１にくい込んで埋込酸化膜(素子分離)３が形成されている。この埋込酸化膜(素子分離)３は、後に形成されるベース引出し高濃度層(Ｐ+型)５の底部に位置するように形成される。さらに、Ｎ型エピタキシャル成長層２の上には、ベース形成層４が例えばエピタキシャル成長によって形成され、埋込酸化膜(素子分離)３の上部からベース形成層４にくい込むように、ベース引出し高濃度層(Ｐ+型)５がベース電極取出しの為にストライプ状に形成されている。【選択図】図１
2006173322.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、このシリコン基板上に形成されたエピタキシャル成長層と、このエピタキシャル成長層表面からこれを貫通し、前記シリコン基板にくい込んで形成された素子分離のための埋込酸化膜と、前記エピタキシャル成長層と前記埋込酸化膜を跨って形成されたベース形成層と、所望の電極取出しの為の開口部を有し、前記ベース形成層を覆う様に形成された酸化膜絶縁層と、前記ベース形成層を基体とし、前記埋込酸化膜上に位置して、ベース電極取出しのために形成された複数のベース引出し層と、前記ベース引出し層の間に形成されたエミッタ拡散層と、前記エミッタ拡散層の拡散源となり、前記酸化膜絶縁層上に開口部を埋め込んで形成されたポリシリコン層と、前記ベース引出し層上の前記開口部を覆う様に形成されたエミッタ配線電極と、前記ポリシリコン層上に形成されたベース配線電極とを備えたことを特徴とする半導体装置。
【請求項２】
前記酸化膜絶縁層の上に形成された窒化膜絶縁層と、前記エミッタ拡散層の下方であって、前記シリコン基板と前記エピタキシャル成長層の境界領域に形成されたコレクタ引出し層とを、更に備えたことを特徴とする請求項１記載の半導体装置。
【請求項３】
フィールド領域に前記埋込酸化膜が形成され、エミッタコンタクト領域パターンとベースコンタクト領域パターンと前記エピタキシャル層がそれぞれストライプ状に配置され、前記エピタキシャル層のコーナー部を避けて、前記ベース形成層が配置されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記埋込酸化膜の領域パターンが前記ベース形成層の領域パターンの内側に配設されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記シリコン基板は、コレクタ層をなすＮ+型シリコン基板であることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置にかかり、特にシリコン基板上に形成されＶＣＯ（電圧制御型発振器）の発振用として使用される半導体装置に関するものである。
【背景技術】
【０００２】
携帯電話などの通信機器の送受信用の無線周波数を生成するものとして、ＶＣＯ（電圧制御型発振器）が、使用されている。ＶＣＯモジュールに要求される重要特性として、発振信号レベルと隣接領域のノイズレベルの差であるＣ／Ｎ特性と電源電圧変動時の発振周波数の変動量であるＰｕｓｈｉｎｇ特性があり、OSC（発振器）部に使用される高周波用バイポーラ・トランジスタの特性による影響が顕著である。この高周波用バイポーラ・トランジスタに求められる高周波特性として、Ｃ／Ｎ特性に対しては高周波ノイズ及び低周波ノイズの低減と利得の向上、及び、Ｐｕｓｈｉｎｇ特性に対しては寄生容量の電圧変化時の変化量の低減が必要である。寄生容量を低減し、良好なゲイン特性を得るものとして、種々の提案がなされている（例えば、特許文献１参照。）
従来、シリコン基板上に形成され、高周波用バイポーラ・トランジスタとして形成される半導体装置の構成を図６に示す。
【０００３】
図６において、Ｎ+型シリコン基板１上に、Ｎ型エピタキシャル成長層２が形成されている。Ｎ型エピタキシャル成長層２の表面層には、トランジスタのベースとしてベース形成層４が所望のパターニングで形成されている。隣り合うベース形成層４間には、ベース引出し高濃度層(Ｐ+型)５が形成されている。隣り合うベース形成層４上とベース引出し高濃度層(Ｐ+型)５上を跨いで熱酸化膜絶縁層７が選択的に形成されている。熱酸化膜絶縁層７上には、Sｉ界面に影響を与える可動イオンの影響を抑制するための窒化膜絶縁層１１が形成されている。複数のベース引出し高濃度層(Ｐ+型)５の間に、エミッタ拡散に対するコンタクト開口部が形成され、これを覆う様に拡散源となるポリシリコン層８が形成されている。このポリシリコン層８の下には、例えば熱拡散によりエミッタ拡散層６が形成されている。さらに、エミッタ拡散層(Ｎ+型)６の拡散源となるポリシリコン層８と、コンタクト開口部を覆う様にベース配線電極１０とエミッタ配線電極９がそれぞれ形成されている。
【０００４】
上述した構造では、コレクタ−ベース間の接合部面積の低減は、専ら微細化加工に依存し、電極構造形成(高アスペクト比での加工制限)などの制限で限界が生じ、帰還容量(Cre)の低減が出来なかった。また、横方向の空乏層の伸びが抑制されない為に、帰還容量(Cre)の電圧依存が顕著である。更に、ベース抵抗と帰還容量(Cre)が微細化に対し依存しており最適化が困難であった。これら要因により、ＶＣＯ（電圧制御型発振器）モジュールの重要特性であるＣ／Ｎ特性とＰｕｓｈｉｎｇ特性の改善が困難であった。
【特許文献１】特開２０００−２５２２８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、帰還容量(Cre)の低減を図り、Ｃ／Ｎ特性とＰｕｓｈｉｎｇ特性の良好な半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本願発明の一態様によれば、シリコン基板と、このシリコン基板上に形成されたエピタキシャル成長層と、このエピタキシャル成長層表面からこれを貫通し、前記シリコン基板にくい込んで形成された素子分離のための埋込酸化膜と、前記エピタキシャル成長層と前記埋込酸化膜を跨って形成されたベース形成層と、所望の電極取出しの為の開口部を有し、前記ベース形成層を覆う様に形成された酸化膜絶縁層と、前記ベース形成層を基体とし、前記埋込酸化膜上に位置して、ベース電極取出しの為に形成された複数のベース引出し層と、前記ベース引出し層の間に形成されたエミッタ拡散層と、前記エミッタ拡散層の拡散源となり、前記酸化膜絶縁層上に開口部を埋め込んで形成されたポリシリコン層と、前記ベース引出し層上の前記開口部を覆う様に形成されたエミッタ配線電極と、前記ポリシリコン層上に形成されたベース配線電極とを備えた半導体装置が提供される。
【０００７】
また、本願発明の別の一態様によれば、前記酸化膜絶縁層の上に形成された窒化膜絶縁層と、前記エミッタ拡散層の下方であって、前記シリコン基板と前記エピタキシャル成長層の境界領域に形成されたコレクタ引出し層とを、更に備えた半導体装置が提供される。
【発明の効果】
【０００８】
本発明によれば、帰還容量(Cre)の低減を図り、Ｃ／Ｎ特性とＰｕｓｈｉｎｇ特性の良好な半導体装置が提供される。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について、図面を参照しながら説明する。尚、各図において、同一箇所には、同一の符号を付している。
【００１０】
図１に本発明の実施の形態に係る半導体装置の略断面構成を示す。
【００１１】
図１において、Ｎ+型シリコン基板１上にＮ型エピタキシャル成長層２が形成されている。Ｎ型エピタキシャル成長層２の表面からこれを貫通し、Ｎ+型シリコン基板１にくい込んで 素子分離膜として埋込酸化膜３が形成されている。この埋込酸化膜(素子分離)３は、後に形成されるベース引出し層(Ｐ+型)５の底部に位置するように形成される。
【００１２】
さらに、Ｎ型エピタキシャル成長層２の上には、ベース形成層４が例えばエピタキシャル成長によって形成され、埋込酸化膜(素子分離)３の上部からベース形成層４にくい込むように、高濃度のベース引出し層(Ｐ+型)５がベース電極取出しの為にストライプ状に形成されている。ベース形成層４とベース引出し層(Ｐ+型)５を覆うように、熱酸化による熱酸化膜絶縁層７が形成されている。尚、この熱酸化膜絶縁層７は、ベース形成層４上と、ベース引出し層(Ｐ+型)５に電極取出しの為のコンタクト開口部がそれぞれ形成されている。
【００１３】
ベース形成層４のコンタクト開口部には、エミッタ拡散層(Ｎ+型)６がストライプ状に形成され、さらにエミッタ拡散層(Ｎ+型)６の上には、エミッタ拡散層(Ｎ+型)６の拡散源となるポリシリコン層８と、コンタクト開口部を覆う様に配置されたベース配線電極１０が形成されている。ベース引出し層(Ｐ+型)５のコンタクト開口部には、エミッタ配線電極９が形成されている。
【００１４】
図２に、本発明の実施形態にかかる半導体装置の平面パターン例を示す。図２において、フィールド領域に埋込酸化膜(素子分離層)３が形成され、エミッタコンタクト領域パターン１３とベースコンタクト領域パターン１４とN型エピタキシャル層２がそれぞれストライプ状に配置されている。応力集中し、結晶欠陥が発生し易いN型エピタキシャル層２のコーナー部を避けて、P型エピタキシャル層のベース形成層４を配置している。
【００１５】
これに限られず、埋込酸化膜(素子分離層)３領域パターンをP型エピタキシャル層のベース形成層４パターンの内側に設けることもできる。図３は、かかる構成の平面パターン例を示している。この場合、埋込酸化膜(素子分離層)３の薄化などの応力低減を図る措置を講ずることが望ましい。かかる構成によれば、電圧依存性のある帰還容量(Cre)に対して、電圧依存を抑制する効果が向上できる。
【００１６】
本発明の実施形態では、上述したように埋込酸化膜(素子分離)３が形成されているので、コレクタ−ベース間の接合面積が、従来に比べて大幅に減っている。また、コレクタ−ベース間接合部から電圧印加により伸びる空乏層が埋込酸化膜(素子分離)３により制限されるように構成されているので、電圧依存性のある帰還容量(Cre)を低減し、しかも容量変化量が小さく出来る。
【００１７】
埋込酸化膜(素子分離)３とベース引出し層(Ｐ+型)５は、加工方法に応じてサイズを制御できるので、ベース形成層４によるベース抵抗と帰還容量(Cre)の最適化を図ることで高周波ノイズ低減が出来る。また、ベース形成層４を熱酸化膜絶縁層７で覆うことで界面準位が安定化して低周波ノイズの低減を図れる。ＶＣＯ（電圧制御型発振器）モジュールの重要特性であるＣ／Ｎ特性とＰｕｓｈｉｎｇ特性が改善される。
【００１８】
次に、別の実施形態として、本発明を高周波用バイポーラ・トランジスタに適用した例ついて説明する。図４は、本発明の別の実施形態に係る半導体装置の略断面構成を示している。この実施の形態にあっては、図１に示される構成に加えて、熱酸化膜絶縁層７の上に、Sｉ界面に影響を与える可動イオンの影響を抑制するための窒化膜絶縁層１１が形成されている。さらに、エミッタ拡散層(Ｎ+型)６の下方であって、Ｎ+型シリコン基板１とＮ型エピタキシャル成長層２の境界領域に、高濃度のコレクタ引出し層１２が形成されている。このコレクタ引出し層１２はコレクタ層として機能するもので、例えば選択的イオン注入工程で形成することができる。
【００１９】
かかる実施の形態によれば、帰還容量(Cre)の増加を抑制しコレクタ抵抗を低減させるので、トランジション周波数(fT)が大幅に改善させることができる。
【００２０】
次に、本実施の形態にかかる半導体装置の製造方法について、図５Ａ、図５Ｂを参照して説明する。
【００２１】
まず図５Ａ（１）に示すように、Ｎ+型シリコン基板１上に、Ｎ型エピタキシャル成長層２を形成する。このＮ型エピタキシャル成長層２は、例えば厚さ1.5μｍ以下と耐圧特性が維持できる範囲に薄く形成することが望ましい。これは、後に形成するベース形成層４からの空乏層の伸びを抑制するためである。
【００２２】
次いで、図５Ａ（２）に示すように、Ｎ型エピタキシャル成長層２にSiエッチングを施し、これを貫通してＮ+型シリコン基板１にくい込むまでの深さにエッチング加工する。
【００２３】
加工後の溝に素子分離領域形成ための埋込酸化膜３を気相成長させる。尚、エッチングを施す箇所のSi表面の結晶欠陥を回復させる為に、例えば100nm程度の薄い熱酸化膜を形成した後に、埋込酸化膜を形成し、例えば化学的機械研磨（ＣＭＰ）などの表面研磨による平坦化加工を施すのが好ましい。
【００２４】
次に、図５Ａ（３）に示すように、Ｎ型エピタキシャル成長層２及び埋込酸化膜３の上に、ベース形成層４をエピタキシャル成長にて形成し、所望の領域にパターニングを施す。尚、図４に示すパターン配置とする場合は、事前のパターニングにて、ベース形成層４をエッチングする箇所のＮ型エピタキシャル成長層２表面に、保護膜としての熱酸化膜を形成しておくのが望ましい。
【００２５】
次に、図５Ａ（４）に示すように、ベース形成層４を覆うように熱酸化膜絶縁層７を形成する。熱酸化膜絶縁層７形成後、選択的にベース引出し高濃度層(Ｐ+型)５をイオン注入により形成する。この時、ベース引出し高濃度層(Ｐ+型)５は、埋込酸化膜(素子分離)３上に位置させる。
【００２６】
次いで、図５Ａ（５）に示すように、熱酸化膜絶縁層７及び埋込酸化膜３を覆うように、窒化膜絶縁層１１を形成する。この窒化膜絶縁層１１は、Sｉ界面に影響を与える可動イオンの影響を抑制するものである。
【００２７】
次に、図５Ｂ（６）に示すように、ストライプ状に形成した複数のベース引出し高濃度層(Ｐ+型)５の間に、エミッタ拡散に対するコンタクト開口部を形成し、これを覆う様に拡散源となるポリシリコン層８を形成する。この時のポリシリコンは不純物含有ポリシリコン、又は、不純物を含まないポリシリコンを形成した後にイオン注入工程により形成してもよい。その後、熱拡散によりエミッタ拡散層(Ｎ+型)６を形成し、NPN型バイポーラトランジスタ構造にする。さらに、ベース引出し高濃度層(Ｐ+型)５のコンタクト開口部を形成する。
【００２８】
次いで、図５Ｂ（７）に示すように、エミッタ拡散層(Ｎ+型)６の拡散源となるポリシリコン層８と、コンタクト開口部を覆う様にベース配線電極１０とエミッタ配線電極９を形成する。
【００２９】
本発明の実施形態によれば、埋込酸化膜(素子分離)３を用いることでコレクタ−ベース間接合面積を減らし帰還容量(Cre)を低減し利得向上、また、コレクタ−ベース間接合部から電圧印加により伸びる空乏層が埋込酸化膜(素子分離)３により制限されることで電圧による容量変化量が低減出来る。更に埋込酸化膜(素子分離)３とベース引出し高濃度層(Ｐ+型)５の寸法調整でベース形成層４によるベース抵抗と帰還容量(Cre)の最適化が容易であり高周波ノイズ低減が出来、及び、ベース形成層４を熱酸化膜絶縁層７で覆うことで界面準位が安定化して低周波ノイズの低減を図れる。ＶＣＯ（電圧制御型発振器）モジュールの重要特性であるＣ／Ｎ特性とＰｕｓｈｉｎｇ特性の改善を可能とする。
【００３０】
本発明は上記した実施の形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態に係る半導体装置の構成を示す略断面図である。
【図２】本発明の実施形態にかかる半導体装置の平面パターン例を示す図である。
【図３】本発明の実施形態にかかる半導体装置の別の平面パターン例を示す図である。
【図４】本発明の別の実施の形態に係る半導体装置の平面図である。
【図５Ａ】本発明の実施の形態に係る半導体装置の製造工程を説明する図である。
【図５Ｂ】本発明の実施の形態に係る半導体装置の製造工程を説明する図である。
【図６】従来の半導体装置の構成を示す略断面図である。
【符号の説明】
【００３２】
１・・・N＋型シリコン基板、  ２・・・N型エピタキシャル成長層、  ３・・・埋込酸化膜、  ４・・・ベース形成層、  ５・・・ベース引出し高濃度層、  ６・・・エミッタ拡散層、  ７・・・酸化膜絶縁層、  ８・・・ポリシリコン層、  ９・・・エミッタ配線電極、  １０・・・ベース配線電極、  １１・・・窒化膜絶縁層、  １２・・・コレクタ引出し高濃度層、  １３・・・エミッタコンタクト領域パターン、  １４・・・ベースコンタクト領域パターン。
【図１】
2006173322.tif 000003
【図２】
2006173322.tif 000004
【図３】
2006173322.tif 000005
【図４】
2006173322.tif 000006
【図５Ａ】
2006173322.tif 000007
【図５Ｂ】
2006173322.tif 000008
【図６】
2006173322.tif 000009