(57)【要約】【課題】一つの出力ステージ回路を用いて多数のゲイン状態を具現することが可能なマルチゲインＰＤＩＣを提供する。【解決手段】マルチゲインＰＤＩＣは、入力される光信号に応じて発生する電流信号を電圧信号に変換して出力する電流−電圧変換部と、第１入力端によって前記電流−電圧変換部に連結され、前記電圧信号を受信して増幅する入力増幅段と、前記入力増幅段の第２入力端に連結された基準抵抗部と、前記入力増幅段の出力端に連結された１つの出力増幅段と、前記入力増幅段の前記第２入力端と前記出力増幅段の出力端との間に並列に連結され、互いに異なる抵抗値を有する複数の抵抗素子を含むフィードバック抵抗部と、前記フィードバック抵抗部の複数の抵抗素子のいずれか一つを選択的に連結するスイッチング部とを含む。【選択図】図２
2006211629.tif 000002
【特許請求の範囲】
【請求項１】
入力される光信号に応じて発生する電流信号を電圧信号に変換して出力する電流−電圧変換部と、
第１入力端によって前記電流−電圧変換部に連結され、前記電圧信号を受信して増幅する入力増幅段と、
前記入力増幅段の第２入力端に連結された基準抵抗部と、
前記入力増幅段の出力端に連結された１つの出力増幅段と、
前記入力増幅段の前記第２入力端と前記出力増幅段の出力端との間に並列に連結され、互いに異なる抵抗値を有する複数の抵抗素子を含むフィードバック抵抗部と、
前記フィードバック抵抗部の複数の抵抗素子のいずれか一つを選択的に連結するスイッチング部とを含むことを特徴とするマルチゲインホトダイオード集積回路。
【請求項２】
前記スイッチングは、入力される信号に応じて前記フィードバック抵抗部の前記複数の抵抗素子のいずれか一つを選択的に連結するマルチプレクサを含むことを特徴とする請求項１記載のマルチゲインホトダイオード集積回路。
【請求項３】
入力される光信号に応じて発生する電流信号を電圧信号に変換して出力し、可変オフセット電圧を有する電流−電圧変換部と、
第１入力端によって前記電流−電圧変換部に連結され、前記電圧信号を受信して増幅する入力増幅段と、
前記入力増幅段の第２入力端に連結された基準抵抗と、
前記入力増幅段の出力端に連結された一つの出力増幅段と、
前記入力増幅段の前記第２入力端と前記出力増幅段の出力端との間に並列に連結され、互いに異なる抵抗値を有する複数の抵抗素子を含むフィードバック抵抗部と、
前記フィードバック抵抗部の複数の抵抗素子のいずれか一つを選択的に連結する第１スイッチング部とを含むことを特徴とするマルチゲインホトダイオード集積回路。
【請求項４】
前記第１スイッチング部は、入力される信号に応じて前記フィードバック抵抗部の前記複数の抵抗素子のいずれか一つを選択的に連結するマルチプレクサを含むことを特徴とする請求項３記載のマルチゲインホトダイオード集積回路。
【請求項５】
前記電流−電圧変換部は、
光信号を受信して電流信号を生成する光電変換素子と、
第１入力端によって前記光電変換素子に連結され、前記電流信号を受信して電圧信号に変換し増幅する増幅素子と、
前記増幅素子の第２入力端に並列に連結された複数の基準抵抗を含む基準抵抗部と、
前記基準抵抗部の複数の基準抵抗のいずれか一つを選択的に連結する第２スイッチング部と、
前記増幅素子の出力端と前記第１入力端との間に連結されたフィードバック抵抗素子とを含むことを特徴とする請求項３記載のマルチゲインホトダイオード集積回路。
【請求項６】
前記第２スイッチング部は、入力される信号に応じて前記基準抵抗部の前記複数の基準抵抗のいずれか一つを選択的に連結するマルチプレクサを含むことを特徴とする請求項５記載のマルチゲインホトダイオード集積回路。
【請求項７】
光信号を受信し、この光信号に応じて発生する電流信号を電圧信号に変換して出力し、可変オフセット電圧を有する電流−電圧変換部と、
第１入力端によって前記電流−電圧変換部に連結され、前記電圧信号を受信して増幅する入力増幅段と、
前記入力増幅段の第２入力端に連結された基準抵抗と、
前記入力増幅段の出力端に連結された複数の出力増幅段と、
前記入力増幅段の前記第２入力端と前記複数の出力増幅段の共通出力端との間に連結されたフィードバック抵抗と、
前記フィードバック抵抗それぞれに連結されたスイッチング素子とを含むことを特徴とするマルチゲインホトダイオード集積回路。
【請求項８】
前記電流−電圧変換部は、
光信号を受信して電流信号を生成する光電変換素子と、
第１入力端によって前記光電変換素子に連結され、前記電流信号を受信して電圧信号に変換し増幅する１つの増幅素子と、
前記増幅素子の第２入力端に並列に連結された複数の基準抵抗を含む基準抵抗部と、
前記基準抵抗部の複数の基準抵抗のいずれか一つを選択的に連結する第２スイッチング部と、
前記増幅素子の出力端と前記第１入力端との間に連結されたフィードバック抵抗素子とを含むことを特徴とする請求項７記載のマルチゲインホトダイオード集積回路。
【請求項９】
前記スイッチング部は、入力される信号に応じて前記基準抵抗部の前記複数の基準抵抗のいずれか一つを選択的に連結するマルチプレクサを含むことを特徴とする請求項８記載のマルチゲインホトダイオード集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチゲイン状態を有するホトダイオード集積回路（Photo diode integrated circuit）（以下、「ＰＤＩＣという）に係り、より詳しくは、マルチプレクサを用いて一つの出力ステージでマルチゲインを具現することが可能なマルチゲイン状態を有するＰＤＩＣに関するものである。
【０００２】
また、本発明は、マルチゲイン状態を有する電流−電圧変換回路を使用することにより増幅部の入力オフセット電圧を安定化することが可能なマルチゲインＰＤＩＣに関するものである。
【背景技術】
【０００３】
光記憶装置（optical storage）市場の主流は、最近ＣＤ−ＲＯＭからＤＶＤ記録系市場に急激に変化している。
【０００４】
このような趨勢と共に、光記憶装置ドライバー会社は、高倍速のＤＶＤディスクに記録するために多くの技術開発を行っている。ドライバー会社は、高倍速にするために様々なサーボ方式を研究して実際製品に適用している。
【０００５】
大部分のドライバー会社は、４倍速の以前まではサンプルアンドホールド（Sample and Hold）方式を採用したが、８倍速以後には別のサーボ方式であるアベレージサーボ（Average servo）方式を採用する趨勢にある。
【０００６】
アベレージサーボ方式とは、ディスクから反射されてきた出力パルスのレベルを平均して基準電圧と比較した後０か１かを判別するので、アベレージサーボ方式の場合、様々なレベルの出力が必要である。したがって、ＰＤＩＣでは、様々なゲイン状態が必要であり、１０状態以上のゲインが必要な場合も発生する。
【０００７】
ドライバー会社でアベレージサーボ方式を採用する場合、ＰＤＩＣではマルチゲイン状態が必要である。すなわち、８倍速光記憶装置に対応するためには８個のゲイン状態が必要であり、１６倍速光記憶装置に対応するためには１６個のゲイン状態が必要である。
【０００８】
図１は従来の通常の方式に係る２つのゲイン状態、すなわち高利得状態と低利得状態を有するＰＤＩＣを示す。一般に、記録系用ＰＤＩＣの場合、２つのゲイン状態は書き込み動作のための低利得状態と読み出し動作のための高利得状態とから構成される。書き込み動作時のゲインと読み出し動作時のゲインとを異にすることにより、ＰＤＩＣの発光素子であるレーザダイオードのパワーによる出力レベルを一定に維持する。
【０００９】
ＰＤＩＣは、入力される光信号によって発生する電流を電圧に変換させる電流−電圧変換部１１と、電圧信号を動作状態に応じて互いに異なるゲインによって増幅して出力する増幅部１２から構成される。
【００１０】
電流−電圧変換部１１は、光電変換素子であるフォトダイオードＰＤ、増幅器１３、フィードバック抵抗ＲIVおよび基準抵抗ＲREF1から構成される。
【００１１】
増幅部１２は、入力ステージを構成する入力増幅段１４、高利得用出力増幅段１５、高利得用フィードバック抵抗ＲHG、第１スイッチＳＷ1、低利得用出力増幅段１６、低利得用フィードバック抵抗ＲLG、第２スイッチＳＷ2および基準抵抗ＲREF2から構成される。入力増幅段１４は基準抵抗ＲREF2およびフィードバック抵抗ＲHG、ＲLGの比に応じて所定のゲインを有し、出力増幅段１５、１６のゲインは１である。
【００１２】
高利得動作の際には、第１スイッチＳＷ1はオン、第２スイッチＳＷ2はオフになり、出力電圧は次の数式１で表わされる。
【００１３】
【数１】
2006211629.tif 000003
【００１４】
ここで、ＶINは電流−電圧変換部１１から増幅部１２の入力ステージ１４の非反転入力端に伝達される電圧値である。
【００１５】
同様に、低利得動作の際には、第１スイッチＳＷ1はオフ、第２スイッチＳＷ2はオンになり、出力電圧は次の数式２で表わされる。
【００１６】
【数２】
2006211629.tif 000004
【００１７】
書き込み動作の際には、強い光信号によって強い入力電圧が伝達されるので、低利得状態で入力電圧ＶINを増幅させて出力し、読み出し動作の際には、相対的に弱い光信号によって弱い入力電圧が伝達されるので、高利得状態で入力電圧ＶINを増幅させて出力する。
【００１８】
現在まで多くの光記憶装置生産会社は、図１に示すように、要求される動作状態それぞれに対して別途の出力ステージ、すなわち別途のバッファ１５、１６およびフィードバック抵抗ＲHG、ＲLGを設け、これをゲインスイッチング（gain switching）する方式を取っている。
【００１９】
ところが、図１に示した方式の場合、高利得動作状態と低利得動作状態それぞれを同時に満足することが可能なオフセットを合わせることが難しいという欠点がある。
【００２０】
すなわち、高利得状態時のフィードバック抵抗と低利得状態時のフィードバック抵抗は互いに異なる値を有し、互いに異なるフィードバック抵抗値のため、高利得状態におけるフィードバック抵抗ＲHGを流れるフィードバック電流と、低利得状態におけるフィードバック抵抗ＲLGを流れるフィードバック電流とも互いに異なる値を有する。したがって、増幅部１２の基準抵抗ＲREF2にかかる電圧もゲイン状態によって異なり、結果として入力増幅段１４の入力端にかかるオフセット電圧も高利得状態か低利得状態かによって異なる。このようにゲイン状態によって異なるオフセット電圧を正確に合わせることができなければ、出力レベルに変化をもたらして誤差発生の原因となる。
【００２１】
また、２つの動作状態に対して２つの出力ステージを使用することにより、回路上のクロストーク（crosstalk）が発生するという問題点がある。ＰＤＩＣにおけるクロストーク現象とは、次の場合をいう。
【００２２】
例えば、低利得動作状態では、高利得用出力ステージ１５が動作を行わないようにしなければならないが、図１に示した従来の回路では低利得動作状態で高利得用出力ステージ１５が完全に動作オフ状態とならずに一定の信号が出る。高利得動作状態でも同様の現象が現れる。このようなクロストーク現象は、出力電圧レベルＶOUTに影響を与えて出力電圧レベルに誤差を発生させる。
【００２３】
図１を参照して、ＰＤＩＣが２つのゲイン状態、すなわち読み出し動作状態および書き込み動作状態を有する場合を例として説明したが、前記のような問題点は、２つ以上の動作状態、すなわち８個または１６個のゲイン状態を有する場合にはより激しくなる可能性がある。
【００２４】
これと関連し、特許文献１には、フィードバックキャパシタにマルチプレクサを装着した利得可変反転増幅回路を開示しているが、これは単純にフィードバックキャパシタの利得値のみを可変させることが可能な構成であって、ＰＤＩＣでより適切に適用できる回路構成にはなれない。ＰＤＩＣ用回路では、一つの増幅段を用いて可変利得を提供し、同時に入力端側におけるオフセット電圧も適用例に応じて可変させることが可能な回路が要求される。
【００２５】
【特許文献１】特開２０００−１３８５４８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
そこで、本発明はこのような問題点に鑑みてなされたもので、その目的とするところは、一つの出力ステージ回路を用いて多数のゲイン状態を具現することが可能なマルチゲインＰＤＩＣを提供することにある。
【００２７】
また、本発明は、駆動入力段としてマルチプレクサを用いて従来のマルチゲインＰＤＩＣのクロストーク現象を除去することを目的とする。
【００２８】
また、本発明は、高利得のときと低利得のときのいずれも最適のオフセット値を有するＰＤＩＣを具現することを目的とする。
【００２９】
最近、ピックアップ（pickup device）装置のスリム化によってＰＤＩＣのサイズも相当重要な要素となってきたので、さらに多くの機能を具現可能としながら同時にＩＣチップサイズを減らさなければならない。本発明は、かかる課題を解決するために一つの出力ステージでマルチゲイン状態を具現することにより、ＰＤＩＣのチップサイズを減らすことを目的とする。
【課題を解決するための手段】
【００３０】
上記課題を解決するために、本発明のある観点によれば、入力される光信号に応じて発生する電流信号を電圧信号に変換して出力する電流−電圧変換部と、第１入力端によって前記電流−電圧変換部に連結され、前記電圧信号を受信して増幅する入力増幅段と、前記入力増幅段の第２入力端に連結された基準抵抗部と、前記入力増幅段の出力端に連結された１つの出力増幅段と、前記入力増幅段の第２入力端と前記出力増幅段の出力との間に並列に連結され、互いに異なる抵抗値を有する複数の抵抗素子を含むフィードバック抵抗部と、前記フィードバック抵抗部の複数の抵抗素子のいずれか一つを選択的に連結するスイッチング部とを含む、マルチゲインＰＤＩＣが提供される。
【００３１】
また、本発明の他の観点によれば、入力される光信号に応じて発生する電流信号を電圧信号に変換して出力し、可変オフセット電圧を有する電流−電圧変換部と、第１入力端によって前記電流−電圧変換部に連結され、前記電圧信号を受信して増幅する入力増幅段と、前記入力増幅段の第２入力端に連結された基準抵抗と、前記入力増幅段の出力端に連結された一つの出力増幅段と、前記入力増幅段の前記第２入力端と前記出力増幅段の出力端との間に並列に連結され、互いに異なる抵抗値を有する複数の抵抗素子を含むフィードバック抵抗部と、前記フィードバック抵抗部の複数の抵抗素子のいずれか一つを選択的に連結する第１スイッチング部とを含む、マルチゲインＰＤＩＣが提供される。
【００３２】
また、本発明の別の観点によれば、光信号を受信し、この光信号に応じて発生する電流信号を電圧信号に変換して出力し、可変オフセット電圧を有する電流−電圧変換部と、第１入力端によって前記電流−電圧変換部に連結され、前記電圧信号を受信して増幅する入力増幅段と、前記入力増幅段の第２入力端に連結された基準抵抗と、前記入力増幅段の出力端に連結された複数の出力増幅段と、前記入力増幅段の前記第２入力端と前記複数の出力増幅段の共通出力端との間に連結されたフィードバック抵抗と、前記フィードバック抵抗それぞれに連結されたスイッチング素子とを含む、マルチゲインＰＤＩＣが提供される。
【発明の効果】
【００３３】
本発明は、駆動入力段としてＭＵＸを使用することにより、クロストーク現象を除去することが可能なマルチゲインＤＩＣ回路を提供することができる。
【００３４】
本発明のＰＤＩＣによれば、一つの出力ステージ回路を用いて、多数のゲイン状態を有するマルチゲイン状態を具現することができる。すなわち、８×１マルチプレクサ、１６×１マルチプレクサを使用することにより、一つの出力ステージ回路を用いて、８個のゲイン状態を有するＰＤＩＣ、または１６個のゲイン状態を有するＰＤＩＣを具現することができる。このようなマルチゲイン状態は、アベレージサーボ（Average Servo）方式を採用する場合に要求される。
【００３５】
本発明によれば、高利得のときと低利得のときのいずれも最適のオフセット値を有するＰＤＩＣを具現することができる。
【００３６】
本発明のＰＤＩＣは、一つの出力ステージでマルチゲイン状態を具現するために、ＰＤＩＣのチップサイズを減らすことができる。
【発明を実施するための最良の形態】
【００３７】
以下に添付図面を参照しながら、本発明の好適な実施例について詳細に説明する。
【００３８】
図２は本発明の一実施例に係るマルチゲインＰＤＩＣを示す。図２に示すように、本発明に係るマルチゲインを有するＰＤＩＣは、マルチプレクサＭＵＸを用いて、一つの出力ステージ回路によって具現される。
【００３９】
図２に示すように、本発明に係るマルチゲインＰＤＩＣは、光信号から発生する電流を電圧に変換させる電流−電圧変換部２１と、電圧信号を動作状態に応じて互いに異なるゲインによって増幅して出力する増幅部２２とから構成される。
【００４０】
電流−電圧変換部２１は、光電変換素子であるフォトダイオードＰＤ、増幅器２３、フィードバック抵抗ＲIVおよび基準抵抗ＲREF1から構成される。
【００４１】
増幅部２２は、入力ステージを構成する入力増幅段２４と、出力ステージを構成する出力増幅段２５と、並列に連結された高利得用フィードバック抵抗ＲHGおよび低利得用フィードバック抵抗ＲLGと、端子ＳＷ3に入力される信号に応じて高利得用フィードバック抵抗ＲHGと低利得用フィードバック抵抗ＲLGの中のいずれか一つを選択的に連結する２×１マルチプレクサ２６と、基準抵抗ＲREF2とから構成される。入力増幅段２４は基準抵抗ＲREF2およびフィードバック抵抗ＲHGまたはＲLGの比によって所定のゲインを有し、出力増幅段２５のゲインは１である。
【００４２】
高利得と低利得の２つのゲイン状態を有するマルチゲインＰＤＩＣを例として説明するが、ゲイン状態が２つ以上の場合、すなわちゲイン状態が３個、４個、５個またはそれ以上の場合も同様に、図２の２×１マルチプレクサの代わりに３×１マルチプレクサ、４×１マルチプレクサ、５×１マルチプレクサなどを使用し、フィードバック抵抗ＲHG、ＲLGの代わりに必要なゲインに応じて互いに異なる抵抗値を有する複数のフィードバック抵抗を並列に連結することにより、多数の本発明に係るマルチゲインＰＤＩＣを具現することができる。
【００４３】
図２のマルチプレクサ２６の端子ＳＷ3に印加される信号に応じて、ゲイン状態が高利得状態から低利得状態へあるいはその逆にスイッチングされる。
【００４４】
さらに図２を参照すると、高利得動作の際には端子ＳＷ3にゲイン選択信号としてＯＮ信号、例えば１Ｖが入力され、高利得フィードバック抵抗ＲHGが連結され、低利得フィードバック抵抗ＲLGは連結されない。この際、出力電圧ＶOUTは次の数式１で表わされる。
【００４５】
【数３】
2006211629.tif 000005
【００４６】
ここで、ＶINは電流−電圧変換部２１から増幅部２２の入力ステージ２４の非反転入力端に伝達される電圧値である。
【００４７】
同様に、低利得動作の際には、マルチプレクサ２６の端子ＳＷ3にゲイン選択信号としてＯＦＦ信号、例えば０Ｖが入力され、高利得フィードバック抵抗ＲHGが連結され、低利得フィードバック抵抗ＲLGは連結されない。この際、出力電圧ＶOUTは次の数式２で表わされる。
【００４８】
【数４】
2006211629.tif 000006
【００４９】
図３は図２に示した本発明の一実施例に係るマルチゲインＰＤＩＣのマルチプレクサ２６の内部構成図である。
【００５０】
Ｖｃｃには駆動電圧が印加され、ＧＮＤには接地が連結される。端子ＳＷ3に印加される電圧によって高利得状態または低利得状態と決定される。
【００５１】
図３を参照すると、端子ＳＷ3に例えば１Ｖが印加される場合、ＮＭＯＳトランジスタＧ２がオンになり、ＰＭＯＳトランジスタＧ５がオンになって、入力端Ａに入力された入力信号が出力端Ｙを介して出力値として出力される。
【００５２】
端子ＳＷ3に０Ｖが印加される場合は、ＮＭＯＳトランジスタＧ１がオンになり、ＰＭＯＳトランジスタＧ７がオンになって、入力端Ｂに入力された入力信号が出力端Ｙを介して出力値として出力される。
【００５３】
したがって、入力端Ａに高利得フィードバック抵抗ＲHGを連結し、入力端Ｂに低利得フィードバック抵抗ＲLGを連結すると、図２のマルチプレクサ２６として動作するように、端子ＳＷ3にオン信号が入力されるときには高利得状態になり、端子ＳＷ3にオフ信号が入力されるときには低利得状態になる。それと逆に連結すると、端子ＳＷ3にオフ信号が入力されるときには高利得状態になり、オン信号が入力されるときには低利得状態になる。
【００５４】
図３のマルチプレクサは、ＰＤＩＣが２つのゲイン状態を有する場合にのみ適用されるもので、２つ以上のゲイン状態を有する場合には、ゲイン状態の数に合う出力値を有するマルチプレクサを使用しなければならない。
【００５５】
ゲイン状態が２つ以上の場合には、マルチプレクサ２６の端子ＳＷ3にゲイン選択信号としてオン、オフ信号ではなく様々な電圧値の入力信号を印加し、適切なゲインを得るためのフィードバック抵抗値を選択することができる。
【００５６】
図４は本発明の他の実施例に係るＰＤＩＣの構成を示す。
【００５７】
本発明に係るマルチゲインＰＤＩＣは、光信号から発生する電流を電圧に変換させる電流−電圧変換部２１と、電圧信号を動作状態に応じて互いに異なるゲインによって増幅して出力する増幅部２２とから構成される。
【００５８】
増幅部２２は、図２に示した実施例における増幅部２２と同様の構成および動作を有する。
【００５９】
電流−電圧変換部２１は、光電変換素子であるフォトダイオードＰＤ、増幅器２３、フィードバック抵抗ＲIV、高利得基準抵抗ＲREF(HG)、低利得基準抵抗ＲREF(LG)、および基準抵抗ＲREF(HG)またはＲREF(LG)を選択的に連結する２×１マルチプレクサ２７から構成される。
【００６０】
マルチプレクサ２７は図２のマルチプレクサ２６と同様の構成を持つことができる。
【００６１】
増幅部２２の入力ステージを構成する増幅器２４は、駆動電圧が５Ｖの場合、オフセット電圧として約２．１Ｖを有する。増幅器２４に駆動電圧として＋５Ｖと−５Ｖを使用する場合には、増幅器２４のオフセット電圧は理想的に０Ｖである。
【００６２】
ところが、従来のＰＤＩＣの場合、高利得状態時のフィードバック抵抗ＲHGと低利得状態時のフィードバック抵抗ＲＲLGとは互いに異なる値を有し、互いに異なるフィードバック抵抗値のため、高利得状態におけるフィードバック抵抗ＲHGを流れるフィードバック電流と、低利得状態からフィードバック抵抗ＲLGを流れるフィードバック電流とも互いに異なる値を有する。したがって、基準抵抗ＲREF2にかかる電圧もゲイン状態によって異なり、結果として入力増幅段２４の入力端にかかるオフセット電圧も高利得状態か低利得状態かによって異なる。
【００６３】
動作状態によって、入力増幅段２４の入力端にかかるオフセット電圧が異なると、それにより出力電圧レベルも異なってくるが、これはＰＤＩＣの誤差発生原因となる。
【００６４】
図４に示すように、電流−電圧変換部２１の基準抵抗ＲREF(HG)、ＲREF(LG)を動作状態に応じて変更して電流−電圧変換部２１のゲインを調整することにより、入力増幅段２４の入力端にかかるオフセット電圧を状態の変化に関係なく一定に調整することができる。
【００６５】
高利得状態と低利得状態それぞれにおける入力電圧ＶINを測定した後、高利得状態の入力電圧ＶINと低利得状態の入力電圧ＶINとが同一となるように、電流−電圧変換部２１の基準抵抗ＲREF(HG)、ＲREF(LG)を設定する。
【００６６】
その後、図４に示すように、高利得基準抵抗ＲREF(HG)と低利得基準抵抗ＲREF(LG)をマルチプレクサ２７と基準電圧端子ＶREFとの間に並列に連結する。マルチプレクサ２７は図３に示されている構成をもつことができ、Ａ端子には高利得基準抵抗ＲREF(HG)を、Ｂ端子には低利得基準抵抗ＲREF(LG)を連結するか、あるいはその逆に連結する。
【００６７】
図２の実施例を参照して説明したのと同様に、マルチプレクサ２７の端子ＳＷ3に入力される信号に応じて高利得基準抵抗ＲREF(HG)または低利得基準抵抗ＲREF(LG)が選択的に連結される。
【００６８】
このように、動作状態に応じて適切なオフセット電圧を持つように電流−電圧変換部２１のゲインを変更することにより、入力増幅段２４のオフセット電圧を一定に維持して出力電圧の誤差を減らすことができる。
【００６９】
２つ以上のゲイン状態を有する場合には、ゲイン状態ごとに適切なゲインを持つように別途の基準抵抗を設け、ゲイン状態の数に対応するマルチプレクサ２７を使用することにより、入力増幅段２４のオフセット電圧を一定に調整することができる。
【００７０】
図５は本発明の別の実施例に係るマルチゲインＰＤＩＣの構成を示す。
【００７１】
図５に示すように、電流−電圧変換部２１は、図４に示されている実施例と同様に、光電変換素子であるフォトダイオードＰＤ、増幅器２３、フィードバック抵抗ＲIV、高利得基準抵抗ＲREF(HG)、低利得基準抵抗ＲREF(LG)、および基準抵抗ＲREF(HG)またはＲREF(LG)を選択的に連結する２×１マルチプレクサ２７から構成される。
【００７２】
増幅部２２は、入力ステージを構成する入力増幅段２４、高利得用出力増幅段２８、高利得用フィードバック抵抗ＲHG、第１スイッチＳＷ1、低利得用出力増幅段２９、低利得用フィードバック抵抗ＲLG、第２スイッチＳＷ2および基準抵抗ＲREF2から構成される。入力増幅段２４は基準抵抗ＲREF2およびフィードバック抵抗の比によって所定のゲインを有し、出力増幅段２８、２９のゲインは１である
すなわち、図５に示した実施例において、増幅部２２は、ゲイン状態に対して２つの出力増幅段２８、２９を使用し、高利得状態の場合にはＳＷ1をオン、ＳＷ2をオフにし、低利得状態の場合にはＳＷ1をオフ、ＳＷ2をオンにすることにより、マルチゲインＰＤＩＣを具現する。
【００７３】
電流−電圧変換部２１は、図４に示した実施例と同様に動作状態によって増幅器２３のゲインを調整することにより、入力増幅段２４のオフセット電圧を動作状態の変更に関係なく一定に維持して出力電圧レベルの誤差を減らす。
【００７４】
同様に、２つ以上のゲイン状態を有する場合には、ゲイン状態毎に別途の基準抵抗を設け、ゲイン状態数に対応するマルチプレクサ２７を使用することにより、入力増幅段２４のオフセット電圧を調整することができる。
【００７５】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかである。本発明の範囲は特許請求の範囲の解釈によってのみ限定される。
【図面の簡単な説明】
【００７６】
【図１】従来の２つのゲイン状態を有するＰＤＩＣを示す図である。
【図２】本発明の一実施例に係るマルチゲインＰＤＩＣを示す図である。
【図３】本発明の一実施例に係るマルチゲインＰＤＩＣを構成するマルチプレクサの内部構成を示す図である。
【図４】本発明の他の実施例に係るＰＤＩＣの構成を示す図である。
【図５】本発明の別の実施例に係るＰＤＩＣの構成を示す図である。
【符号の説明】
【００７７】
２１  電流−電圧変換部
２２  増幅部
２３  増幅器
２４  入力増幅段
２５、２８、２９  出力増幅段
２６、２７  マルチプレクサ
【図１】
2006211629.tif 000007
【図２】
2006211629.tif 000008
【図３】
2006211629.tif 000009
【図４】
2006211629.tif 000010
【図５】
2006211629.tif 000011