(57)【要約】【課題】  機器に搭載すべきデバイス点数を削減することができ、かつ、チップ面積の増大を阻止するプログラマブルロジックデバイスを提供する。【解決手段】  磁気抵抗素子16と、第１の論理エレメントから引き出され磁気抵抗素子16の第１磁性層15に接続された第１信号線12aと、第２の論理エレメントから引き出され磁気抵抗素子16の第２磁性層15に接続された第２信号線12bと、磁気抵抗素子16の第１磁性層13の磁化の向きに略直交する磁場を磁気抵抗素子16の第２磁性層15に与える第１プログラム線10aと、第１プログラム線10aが磁場を与えるとき、磁気抵抗素子16の第１磁性層13の磁化の向きと同一又は逆の向きの磁場を磁気抵抗素子16の第２磁性層15に与える第２プログラム線10bとを備える。【選択図】  図１
2006024714.tif 000002
【特許請求の範囲】
【請求項１】
複数の論理エレメントと、論理エレメント間の接続を開閉するスイッチ素子とを備えるプログラマブルロジックデバイスであって、
前記スイッチ素子は、
高抵抗状態と低抵抗状態との２つの状態を有し、印加された磁場に基づいて前記２つの状態のうちの一方の状態に遷移し、かつ、その印加が停止されても遷移した状態を維持する磁気抵抗素子であること
を特徴とするプログラマブルロジックデバイス。
【請求項２】
前記磁気抵抗素子は、
磁化の向きが固定された第１磁性層、前記第１磁性層の磁化の向きと同一又は逆の向きに磁化の向きが設定される第２磁性層、及び前記第１磁性層と前記第２磁性層とに挟まれた中間層からなり、前記第１磁性層は、第１の論理エレメントに接続され、前記第２磁性層は、第２の論理エレメントに接続されており、
前記プログラマブルロジックデバイスは、さらに、
前記第１磁性層の磁化の向きに略直交する磁場を前記第２磁性層に与える第１プログラム線と、
前記第１プログラム線が磁場を与えるとき、前記第１磁性層の磁化の向きと同一又は逆の向きの磁場を前記第２磁性層に与える第２プログラム線と
を備えることを特徴とする請求項１に記載のプログラマブルロジックデバイス。
【請求項３】
前記第１プログラム線は、
前記磁気抵抗素子近傍で略直線形状をとり、前記磁気抵抗素子の積層方向について前記第１磁性層側に、前記第１磁性層の磁化方向と平行に配置されており、
前記第２プログラム線は、
前記磁気抵抗素子近傍で略直線形状をとり、前記磁気抵抗素子の積層方向について前記第２磁性層側に、前記第１磁性層の磁化方向と直交して配置されていること
を特徴とする請求項２に記載のプログラマブルロジックデバイス。
【請求項４】
前記プログラマブルロジックデバイスは、さらに、
前記磁気抵抗素子と同一構造を有し、前記磁気抵抗素子の積層方向に配置されるとともに、その第１磁性層は、第３の論理エレメントに接続され、その第２磁性層は、第４の論理エレメントに接続された他の磁気抵抗素子と、
前記他の磁気抵抗素子の第１磁性層の磁化の向きに略直交する磁場を前記第２磁性層に与える第３プログラム線と、
前記第３プログラム線が磁場を与えるとき、前記他の磁気抵抗素子の第１磁性層の磁化の向きと同一又は逆の向きの磁場を前記他の磁気抵抗素子の第２磁性層に与える第４プログラム線と
を備えることを特徴とする請求項２に記載のプログラマブルロジックデバイス。
【請求項５】
前記第３プログラム線は、
前記他の磁気抵抗素子近傍で略直線形状をとり、前記他の磁気抵抗素子の積層方向について前記第１磁性層側に、前記第１磁性層の磁化方向と平行に配置されており、
前記第４プログラム線は、
前記他の磁気抵抗素子近傍で略直線形状をとり、前記他の磁気抵抗素子の積層方向について前記第２磁性層側に、前記第１磁性層の磁化方向と直交して配置されていること
を特徴とする請求項４に記載のプログラマブルロジックデバイス。
【請求項６】
前記第３プログラム線は、
前記第１プログラム線又は前記第２プログラム線と共通の配線であること
を特徴とする請求項４に記載のプログラマブルロジックデバイス。
【請求項７】
前記第４プログラム線は、
前記前記第１プログラム線又は前記第２プログラム線と共通の配線であること
を特徴とする請求項４に記載のプログラマブルロジックデバイス。
【請求項８】
前記磁気抵抗素子は、
TMR(Tunnel Magneto Resistance)素子またはGMR(Giant Magneto Resistance)素子であること
を特徴とする請求項１に記載のプログラマブルロジックデバイス。
【請求項９】
複数の論理エレメントと、論理エレメント間の接続を開閉するスイッチ素子とを備えるプログラマブルロジックデバイスであって、
前記スイッチ素子は、
高抵抗状態と低抵抗状態との２つの状態を有し、印加された電場に基づいて前記２つの状態のうちの一方の状態に遷移し、かつ、その印加が停止されても遷移した状態を維持するCMR(Colossal Magneto Resistance)素子であること
を特徴とするプログラマブルロジックデバイス。
【請求項１０】
前記CMR素子は、一の向きに閾値以上の強度の電場が印加されたとき高抵抗状態に遷移し、一の向きと逆向きに前記閾値以上の強度の電場が印加されたとき低抵抗状態に遷移するものであり、
前記プログラマブルロジックデバイスは、さらに、
前記一の向き又は逆の向きに前記閾値以上の電場を前記CMR素子に印加する印加手段を備えること
を特徴とする請求項９に記載のプログラマブルロジックデバイス。
【請求項１１】
前記CMR素子は、
ペロブスカイト構造を有する金属酸化物であることを特徴とする請求項１０に記載のプログラマブルロジックデバイス。
【請求項１２】
複数の論理エレメントと、論理エレメント間の接続を開閉するスイッチ素子とを備えるプログラマブルロジックデバイスであって、
前記スイッチ素子は、
アモルファス状態と結晶状態との２つの状態を有し、印加された熱量に基づいて前記２つの状態のうちの一方の状態に遷移し、かつ、その印加が停止されても遷移した状態を維持する相変化素子であること
を特徴とするプログラマブルロジックデバイス。
【請求項１３】
前記相変化素子は、閾値以上の熱量が印加されたとき高抵抗状態に遷移し、前記閾値未満の熱量が印加されたとき低抵抗状態に遷移するものであり、
前記プログラマブルロジックデバイスは、さらに、
前記閾値以上又は閾値未満の熱量を前記相変化素子に印加する印加手段を備えること
を特徴とする請求項１２に記載のプログラマブルロジックデバイス。
【請求項１４】
前記相変化素子は、少なくとも一のカルコゲンを含む材料からなること
を特徴とする請求項１３に記載のプログラマブルロジックデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブルロジックデバイスに関し、特に、論理エレメント間の接続状態を変更するスイッチ素子に関する。
【背景技術】
【０００２】
近年、FPGA（Field Programmable Gate Array）に代表されるプログラマブルロジックデバイスが広く普及している。プログラマブルロジックデバイスは、複数の論理エレメントを内蔵しており、論理エレメント間の接続状態を変更することにより任意の機能を実現することができる集積回路である。ここで、論理エレメントとは、任意の機能を実現するために組み合わされる加算器、乗算器あるいは比較器などの単位要素である。各論理エレメントは、他のあらゆる論理エレメントとスイッチ素子を介して接続されている。ユーザは、スイッチ素子の各々について開閉設定を行うことにより、論理エレメント間の接続状態を任意に設定することができる。
【０００３】
このようなユーザによる設定が可能なスイッチ素子として、SRAMメモリセルを用いたパストランジスタが従来から利用されている。パストランジスタは、その制御端子にSRAMメモリセルが配されており、SRAMメモリセルに保持されている開閉設定に従って接続を開閉する。したがって、ユーザは、SRAMメモリセルに保持させる開閉設定を各々変更することにより、論理エレメント間の接続状態を変更することができる（特許文献１参照）。
【特許文献１】特開平５−２５９２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、SRAMメモリセルは、電源からの給電の停止によりその保持内容が消去されてしまう。そのため、プログラマブルロジックデバイスを搭載する機器は、プログラマブルロジックデバイスだけではなく各スイッチ素子に対する開閉設定を記憶させておくためのPROMやEEPROMを搭載する必要がある。その結果、搭載すべきデバイス点数が増加することにより、機器の小型化が妨げられるという問題が生ずる。
【０００５】
また、近年SRAMメモリセルに強誘電体キャパシタなどを組み込むことにより、これを不揮発性メモリとする技術が開発されている。これをプログラマブルロジックデバイスに転用すれば、PROMやEEPROMが不要となることが容易に想像できる。
しかしながら、SRAMメモリセルを用いたパストランジスタは、５個又は６個のトランジスタを必要とするので、プログラマブルロジックデバイスのチップ面積の小型化が困難である。その上、強誘電体キャパシタなどが組み込まれると、プログラマブルロジックデバイスのチップ面積が増大する。したがって、単にSRAMメモリセルを不揮発メモリにするというだけでは機器の小型化が十分ではない。
【０００６】
そこで、本発明は、機器に搭載すべきデバイス点数を削減することができ、かつ、チップ面積の増大を阻止することができるプログラマブルロジックデバイスを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るプログラマブルロジックデバイスは、複数の論理エレメントと、論理エレメント間の接続を開閉するスイッチ素子とを備えるプログラマブルロジックデバイスであって、前記スイッチ素子は、高抵抗状態と低抵抗状態との２つの状態を有し、印加された磁場に基づいて前記２つの状態のうちの一方の状態に遷移し、かつ、その印加が停止されても遷移した状態を維持する磁気抵抗素子である。
【発明の効果】
【０００８】
上記構成によれば、スイッチ素子として磁気抵抗素子が採用される。磁気抵抗素子は、印加された磁場に基づいて高抵抗状態又は低抵抗状態に遷移するのでスイッチ素子として使用することができる。また、磁気抵抗素子は、磁場の印加が停止されても遷移した状態を維持するので、電源からの給電が停止しても、開閉設定が消去されない。したがって、プログラマブルロジックデバイスが搭載される機器において、開閉設定を記憶させておくためのPROMやEEPROMを搭載する必要がなくなる。すなわち、機器に搭載すべきデバイス点数を削減することができる。
【０００９】
さらに、磁気抵抗素子は、それ自体にトランジスタを必要としない。したがって、SRAMメモリセルを用いたパストランジスタに比べてプログラマブルロジックデバイスのチップ面積を削減することができる。
また、前記磁気抵抗素子は、磁化の向きが固定された第１磁性層、前記第１磁性層の磁化の向きと同一又は逆の向きに磁化の向きが設定される第２磁性層、及び前記第１磁性層と前記第２磁性層とに挟まれた中間層からなり、前記第１磁性層は、第１の論理エレメントに接続され、前記第２磁性層は、第２の論理エレメントに接続されており、前記プログラマブルロジックデバイスは、さらに、前記第１磁性層の磁化の向きに略直交する磁場を前記第２磁性層に与える第１プログラム線と、前記第１プログラム線が磁場を与えるとき、前記第１磁性層の磁化の向きと同一又は逆の向きの磁場を前記第２磁性層に与える第２プログラム線とを備えることとしてもよい。
【００１０】
上記構成によれば、第２プログラム線は、第１磁性層の磁化の向きと同一又は逆の向きの磁場を第２磁性層に与える。第２磁性層の磁化の向きは、第２プログラム線の磁場の向きに揃う。磁気抵抗素子は、第１磁性層と第２磁性層とで磁化の向きが同一であれば低抵抗状態となり、それが逆であれば高抵抗状態となるものである。したがって、磁気抵抗素子は、第２プログラム線が生成する磁場により高抵抗状態又は低抵抗状態へと遷移する。
【００１１】
このように第１、第２プログラム線の相互作用により第２磁性層の磁化の向きを変化させれば、第２プログラム線が発生させる磁場を、それのみによっては磁化の向きが変化しない程度に弱めることができる。したがって、複数の磁気抵抗素子に第２プログラム線を共有させて配線効率を向上させることができる。
また、前記第１プログラム線は、前記磁気抵抗素子近傍で略直線形状をとり、前記磁気抵抗素子の積層方向について前記第１磁性層側に、前記第１磁性層の磁化方向と平行に配置されており、前記第２プログラム線は、前記磁気抵抗素子近傍で略直線形状をとり、前記磁気抵抗素子の積層方向について前記第２磁性層側に、前記第１磁性層の磁化方向と直交して配置されていることとしてもよい。
【００１２】
上記構成によれば、第１プログラム線は、第１磁性層の磁化の向きに直交する磁場を第２磁性層に与えることができる。また、第２プログラム線は、第１磁性層の磁化の向きに平行な磁場を第２磁性層に与えることができる。
また、前記プログラマブルロジックデバイスは、さらに、前記磁気抵抗素子と同一構造を有し、前記磁気抵抗素子の積層方向に配置されるとともに、その第１磁性層は、第３の論理エレメントに接続され、その第２磁性層は、第４の論理エレメントに接続された他の磁気抵抗素子と、前記他の磁気抵抗素子の第１磁性層の磁化の向きに略直交する磁場を前記第２磁性層に与える第３プログラム線と、前記第３プログラム線が磁場を与えるとき、前記他の磁気抵抗素子の第１磁性層の磁化の向きと同一又は逆の向きの磁場を前記他の磁気抵抗素子の第２磁性層に与える第４プログラム線とを備えることとしてもよい。
【００１３】
上記構成によれば、磁気抵抗素子は、その積層方向に複数配置されている。すなわち、当該プログラマブルロジックデバイスは、多層構造となっている。通常、トランジスタは基板に設ける必要があるので、SRAMメモリセルを用いたパストランジスタは、積層することができない。ところが、磁気抵抗素子はトランジスタを必要としないので、容易に同一基板上に積層することができる。その結果、磁気抵抗素子の数量が同一であれば、一層構造のプログラマブルロジックデバイスに比べてプログラマブルロジックデバイスのチップ面積を削減することができる。
【００１４】
また、前記第３プログラム線は、前記他の磁気抵抗素子近傍で略直線形状をとり、前記他の磁気抵抗素子の積層方向について前記第１磁性層側に、前記第１磁性層の磁化方向と平行に配置されており、前記第４プログラム線は、前記他の磁気抵抗素子近傍で略直線形状をとり、前記他の磁気抵抗素子の積層方向について前記第２磁性層側に、前記第１磁性層の磁化方向と直交して配置されていることとしてもよい。
【００１５】
上記構成によれば、第３プログラム線は、第１磁性層の磁化の向きに直交する磁場を第２磁性層に与えることができる。また、第４プログラム線は、第１磁性層の磁化の向きに平行な磁場を第２磁性層に与えることができる。
また、前記第３プログラム線は、前記第１プログラム線又は前記第２プログラム線と共通の配線であることとしてもよい。
【００１６】
上記構成によれば、磁気抵抗素子が多層構造となっているプログラマブルロジックデバイスにおいてプログラム線の共通化を図ることができる。したがって、単に多層構造としたプログラマブルロジックデバイスに比べてプログラマブルロジックデバイスのチップの厚みを減少させることができる。
また、前記第４プログラム線は、前記第１プログラム線又は前記第２プログラム線と共通の配線であることとしてもよい。
【００１７】
上記構成によれば、磁気抵抗素子が多層構造となっているプログラマブルロジックデバイスにおいてプログラム線の数を減らすことができる。したがって、単に多層構造としたプログラマブルロジックデバイスに比べてプログラマブルロジックデバイスのチップの厚みを減少させることができる。
また、前記磁気抵抗素子は、TMR(Tunnel Magneto Resistance)素子またはGMR(Giant Magneto Resistance)素子であることとしてもよい。
【００１８】
これにより、機器に搭載すべきデバイス点数を削減することができ、かつ、チップ面積の増大を阻止することができるプログラマブルロジックデバイスを実現することができる。
本発明に係るプログラマブルロジックデバイスは、複数の論理エレメントと、論理エレメント間の接続を開閉するスイッチ素子とを備えるプログラマブルロジックデバイスであって、前記スイッチ素子は、高抵抗状態と低抵抗状態との２つの状態を有し、印加された電場に基づいて前記２つの状態のうちの一方の状態に遷移し、かつ、その印加が停止されても遷移した状態を維持するCMR(Colossal Magneto Resistance)素子である。
【００１９】
上記構成によれば、スイッチ素子としてCMR素子が採用される。CMR素子は、印加された電場に基づいて高抵抗状態又は低抵抗状態に遷移するのでスイッチ素子として使用することができる。また、CMR素子は、電場の印加が停止されても遷移した状態を維持するので、電源からの給電が停止しても、開閉設定が消去されない。したがって、プログラマブルロジックデバイスが搭載される機器において、開閉設定を記憶させておくためのPROMやEEPROMを搭載する必要がなくなる。すなわち、機器に搭載すべきデバイス点数を削減することができる。
【００２０】
さらに、CMR素子を採用すれば、当該CMR素子に必要なトランジスタは２個となる。したがって、SRAMメモリセルを用いたパストランジスタに比べてプログラマブルロジックデバイスのチップ面積を削減することができる。
また、前記CMR素子は、一の向きに閾値以上の強度の電場が印加されたとき高抵抗状態に遷移し、一の向きと逆向きに前記閾値以上の強度の電場が印加されたとき低抵抗状態に遷移するものであり、前記プログラマブルロジックデバイスは、さらに、前記一の向き又は逆の向きに前記閾値以上の電場を前記CMR素子に印加する印加手段を備えることとしてもよい。
【００２１】
上記構成によれば、CMR素子を高抵抗状態又は低抵抗状態に動的に遷移させることができる。
また、前記CMR素子は、ペロブスカイト構造を有する金属酸化物であることとしてもよい。
これにより、機器に搭載すべきデバイス点数を削減することができ、かつ、チップ面積の増大を阻止することができるプログラマブルロジックデバイスを実現することができる。
【００２２】
本発明に係るプログラマブルロジックデバイスは、複数の論理エレメントと、論理エレメント間の接続を開閉するスイッチ素子とを備えるプログラマブルロジックデバイスであって、前記スイッチ素子は、アモルファス状態と結晶状態との２つの状態を有し、印加された熱量に基づいて前記２つの状態のうちの一方の状態に遷移し、かつ、その印加が停止されても遷移した状態を維持する相変化素子である。
【００２３】
上記構成によれば、スイッチ素子として相変化素子が採用される。相変化素子は、印加された熱量に基づいてアモルファス状態又は結晶状態に遷移する。アモルファス状態の抵抗値は高く結晶状態の抵抗値は低いので、相変化素子は、スイッチ素子として使用することができる。また、相変化素子は、熱の印加が停止されても遷移した状態を維持するので、電源からの給電が停止しても、開閉設定が消去されない。したがって、プログラマブルロジックデバイスが搭載される機器において、開閉設定を記憶させておくためのPROMやEEPROMを搭載する必要がなくなる。すなわち、機器に搭載すべきデバイス点数を削減することができる。
【００２４】
さらに、相変化素子を採用すれば、当該相変化素子に必要なトランジスタは２個となる。したがって、SRAMメモリセルを用いたパストランジスタに比べてプログラマブルロジックデバイスのチップ面積を削減することができる。
また、前記相変化素子は、閾値以上の熱量が印加されたとき高抵抗状態に遷移し、前記閾値未満の熱量が印加されたとき低抵抗状態に遷移するものであり、前記プログラマブルロジックデバイスは、さらに、前記閾値以上又は閾値未満の熱量を前記相変化素子に印加する印加手段を備えることとしてもよい。
【００２５】
上記構成によれば、相変化素子を高抵抗状態又は低抵抗状態に動的に遷移させることができる。
また、前記相変化素子は、少なくとも一のカルコゲンを含む材料からなることとしてもよい。
これにより、機器に搭載すべきデバイス点数を削減することができ、かつ、チップ面積の増大を阻止することができるプログラマブルロジックデバイスを実現することができる。
【発明を実施するための最良の形態】
【００２６】
以下に、本発明の実施の形態について、図面を用いて説明する。
（実施の形態１）
図１は実施の形態１に係る不揮発性リプログラマブルスイッチセルの構成を示す図である。
不揮発性リプログラマブルスイッチセルとは、プログラマブルロジックデバイスが備える複数の論理エレメント間の接続状態を変更するためのスイッチ素子である。
【００２７】
実施の形態１に係る不揮発性リプログラマブルスイッチセルにおいては、半導体基板上に直線状の第１プログラム線10aが形成されている。第１プログラム線10aの上方には第１絶縁層11aを介して第１信号線12aが第１プログラム線10aに平行するように形成されている。
第１信号線12a上には、所定の位置にTMR(Tunnel Magneto Resistance)素子16が電気的に接続されて配置されている。
【００２８】
TMR素子16の上方には、第１信号線12aに平面視直交するように第２信号線12bがTMR素子16に電気的に接続されて形成されている。第２信号線12bの上方には第２絶縁層11bを介して第２プログラム線10bが第２信号線12bに平行するように形成されている。
ここで、第１信号線12aは、第１の論理エレメントから引き出されており、第２信号線12ｂは、第２の論理エレメントから引き出されているものとする。
【００２９】
また、第１プログラム線10a及び第２プログラム線10bは、TMR素子16に外部磁場を印加するための配線である。
TMR素子16は、磁化の向きが固定されている第１磁性層13、トンネル電流を流すための中間層14、及び、磁化の向きが可変な第２磁性層15がこの順に積層された素子である。
第１磁性層13は、磁化の向きを固定するために、反強磁性体（FeMn、IrMn、PtMn、NiMnなど）と強磁性体（主に、遷移金属磁性元素Fe、Co、Ni、または、それら合金CoFe、CoFeNi、NiFeなど）とが接合されている。
【００３０】
中間層14は、絶縁体（酸化アルミニウム、酸化マグネシウムなど）からなり、その層厚は10nm以下である。
第２磁性層15は、強磁性体（主に、遷移金属磁性元素Fe、Co、Ni、または、それら合金CoFe、CoFeNi、NiFeなど）からなる。
このように、磁性層／中間層／磁性層の３層構造をとり、かつ、一方の磁性層に反強磁性体を付与することにより磁化の向きを固定した構造は、交換結合型（spin-valvetype）と称される。通常、交換結合型の構造では、反強磁性層で磁化の向きが固定された磁性層を、固着層（Pinned layer）と呼び、もう一方の磁性層を自由層（free layer）と呼ぶ。
【００３１】
上記のTMR素子16の特徴は、第１磁性層13の磁化の向きと第２磁性層15の磁化の向きとが同一（平行）であれば電気抵抗率が低く、それらが逆（反平行）であれば電気抵抗率が高いことである。また、外部からの磁場の印加により第２磁性層15の磁化の向きは反転させることができる。それに伴い、TMR素子16は、高抵抗状態又は低抵抗状態に遷移するので、第１信号線12aと第２信号線12bとの接続を開閉するスイッチ素子として使用することができる。なお、Fe/MgO/Fe(001)の構造を有するTMR素子の磁気抵抗比を試算すれば、1000%を超えることが報告されている（Physical Review B．Volume 63、220403  J.Mathon and Umerski）。
【００３２】
さらに、TMR素子16は、外部磁場の印加が停止されても遷移した状態を維持する。したがって、プログラマブルロジックデバイスが搭載される機器において、開閉設定を保持させておくためのPROMやEEPROMを搭載する必要がなくなる。すなわち、機器に搭載すべきデバイス点数を削減することができる。
さらに、TMR素子16は、それ自体にトランジスタを必要としない。したがって、SRAMメモリセルを用いたパストランジスタに比べてプログラマブルロジックデバイスのチップ面積を削減することができる。具体的には、スイッチ素子をTMR素子とすることにより、SRAMベースのプログラマブルロジックデバイスに比べてチップ面積を約３分の１にすることができる。
【００３３】
さらに、SRAMメモリセルは、開閉設定を保持するために電源供給が必要となるが、TMR素子16は、開閉設定の保持に電源供給が必要でない。したがって、従来よりも低消費電力のプログラマブルロジックデバイスを実現することができる。
次に、不揮発性リプログラマブルスイッチセルの動作原理を説明する。
図２は、不揮発性リプログラマブルスイッチセルの動作原理を示す模式図である。
【００３４】
TMR素子16の抵抗状態の遷移は、プログラマブルロジックデバイス外部のコンフィギュレーション装置からのプログラムにより実現される。プログラムは、プログラム線10aと10bとにそれぞれ流れる電流がつくる磁場の合成磁場を利用する。
図２(a)は、TMR素子16を高抵抗状態に遷移させる場合の動作を示す。
コンフィギュレーション装置は、第１プログラム線10aに第１の方向に電流を流す。これにより、第２磁性層15には、第１磁性層13の磁化の向きに直交する向きの磁場が印加される。その一方で、コンフィギュレーション装置は、第２プログラム線10bが第１磁性層13の磁化の向きと逆向きの磁場を生成するように、第２プログラム線10bに電流を流す。これにより、第２磁性層15の磁化の向きは、第１磁性層13の磁化の向きに逆（反平行）の向きに揃う。なお、第１磁性層13の磁化の向きは、固定されているので反転しない。
【００３５】
図２(b)は、TMR素子16を低抵抗状態に遷移させる場合の動作を示す。
コンフィギュレーション装置は、第１プログラム線10aに第１の方向に電流を流す。これにより、第２磁性層15には、第１磁性層13の磁化の向きに直交する向きの磁場が印加される。その一方で、コンフィギュレーション装置は、第２プログラム線10bが第１磁性層13の磁化の向きと同じ向きの磁場を生成するように、第２プログラム線10bに電流を流す。これにより、第２磁性層15の磁化の向きは、第１磁性層13の磁化の向きと同一（平行）の向きに揃う。なお、第１磁性層13の磁化の向きは、固定されているので反転しない。
【００３６】
図３は、実施の形態１の不揮発リプログラマブルスイッチセルが格子状に配列されて構成された不揮発リプログラマブルスイッチアレイを示す図である。
第１プログラム線10a及び10nは、半導体基板上に互いに平行に配置され、この第１プログラム線10a及び10n上にそれぞれ第１絶縁層11aを挟んで第１信号線12a及び12nが配置されている。TMR素子16a、16 b、16c及び16dは、第１信号線12a及び12n上の所定の位置に配置される。さらに、第１信号線12a及び12nと直交する方向に第２信号線12bがTMR素子16a及び16cを挟んで配置されるとともに、第２信号線12mがTMR素子16b及び16dを挟んで配置される。そして、この第２信号線12b及び12m上にそれぞれ第２絶縁層11bを挟んで第２信号線10b及び10mが配置されている。
【００３７】
このとき、半導体基板に垂直な方向から見ると、即ち平面視で、第１プログラム線10a及び10nはそれぞれ第１信号線12a及び12nに重なり、第２プログラム線10b及び10mはそれぞれ第２信号線12b及び12mに重なる。また、第１プログラム線10a及び10nと第２プログラム線10b及び10mとは格子状に交差し、第１信号線12a及び12nと第２信号線12b及び12mとは格子状に交差している。
【００３８】
上記構成にすることにより、TMR素子16a、16bは、第１プログラム線10aを共通に利用することができる。また、TMR素子16c、16dは、第１プログラム線10nを共通に利用することができる。
さらに、TMR素子16a、16cは、第２プログラム線10bを共通に利用することができる。また、TMR素子16b、16dは、第２プログラム線10mを共通に利用することができる。
【００３９】
したがって、TMR素子毎に第１プログラム線及び第２プログラム線を設ける場合に比べてプログラマブルロジックデバイスのチップ面積を削減することができる。
図４は、実施の形態１に係る不揮発性リプログラマブルスイッチセルを多層構造とした場合の構成を示す図である。
TMR素子16はトランジスタを必要としないので、容易に同一基板上に積層することができる。その結果、TMR素子16の数量が同一であれば、一層構造のプログラマブルロジックデバイスに比べてプログラマブルロジックデバイスのチップ面積を削減することができる。
【００４０】
図４(a)は、実施の形態１に係る第１の多層構造の例を示す。
これは、図１に示す不揮発性リプログラマブルスイッチセルが第５絶縁層11eを挟んで積層方向に２個積まれており、かつ、第１プログラム線10aと第３プログラム線10cとが平行であるものである。
すなわち、半導体基板上に直線状の第１プログラム線10aが形成されている。第１プログラム線10aの上方には第１絶縁層11aを介して第１信号線12aが第１プログラム線10aに平行するように形成されている。
【００４１】
第１信号線12a上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第１信号線12aに平面視直交するように第２信号線12bがTMR素子16に電気的に接続されて形成されている。第２信号線12bの上方には第２絶縁層11bを介して第２プログラム線10bが第２信号線12bに平行するように形成されている。
第２プログラム線10bの上方には、第５絶縁層11eが形成される。
【００４２】
第５絶縁層11e上に直線状の第３プログラム線10cが前記第１プログラム線10aに平行するように形成されている。第３プログラム線10cの上方には第３絶縁層11cを介して第３信号線12cが第３プログラム線10cに平行するように形成されている。
第３信号線12c上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第３信号線12cに平面視直交するように第４信号線12dがTMR素子16に電気的に接続されて形成されている。第４信号線12dの上方には第４絶縁層11dを介して第４プログラム線10dが第４信号線12dに平行するように形成されている。
【００４３】
図４(b)は、実施の形態１に係る第２の多層構造の例を示す。
これは、図１に示す不揮発性リプログラマブルスイッチセルが第５絶縁層11eを挟んで積層方向に２個積まれており、かつ、第１プログラム線10aと第３プログラム線10cとが直交するものである。
すなわち、半導体基板上に直線状の第１プログラム線10aが形成されている。第１プログラム線10aの上方には第１絶縁層11aを介して第１信号線12aが第１プログラム線10aに平行するように形成されている。
【００４４】
第１信号線12a上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第１信号線12aに平面視直交するように第２信号線12bがTMR素子16に電気的に接続されて形成されている。第２信号線12bの上方には第２絶縁層11bを介して第２プログラム線10bが第２信号線12bに平行するように形成されている。
第２プログラム線10bの上方には、第５絶縁層11eが形成される。
【００４５】
第５絶縁層11e上に直線状の第３プログラム線10cが前記第１プログラム線10aに平面視直交するように形成されている。第３プログラム線10cの上方には第３絶縁層11cを介して第３信号線12cが第３プログラム線10cに平行するように形成されている。
第３信号線12c上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第３信号線12cに平面視直交するように第４信号線12dがTMR素子16に電気的に接続されて形成されている。第４信号線12dの上方には第４絶縁層11dを介して第４プログラム線10dが第４信号線12dに平行するように形成されている。
【００４６】
図４(c)は、実施の形態１に係る第３の多層構造の例を示す。
これは、図４(b)に示す多層構造において、第２プログラム線10bと第３プログラム線10cとを共通化して第５プログラム線10eとしたものである。これらを共通化することにより、図４(a)や図４(b)のように単純に２層構造としたプログラマブルロジックデバイスに比べてプログラマブルロジックデバイスのチップの厚みを減少させることができる。
【００４７】
すなわち、半導体基板上に直線状の第１プログラム線10aが形成されている。第１プログラム線10aの上方には第１絶縁層11aを介して第１信号線12aが第１プログラム線10aに平行するように形成されている。
第１信号線12a上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第１信号線12aに平面視直交するように第２信号線12bがTMR素子16に電気的に接続されて形成されている。第２信号線12bの上方には第２絶縁層11bを介して第５プログラム線10eが第２信号線12bに平行するように形成されている。
【００４８】
第５プログラム線10eの上方には第３絶縁層11cを介して第３信号線12cが第５プログラム線10eに平行するように形成されている。
第３信号線12c上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第３信号線12cに平面視直交するように第４信号線12dがTMR素子16に電気的に接続されて形成されている。第４信号線12dの上方には第４絶縁層11dを介して第４プログラム線10dが第４信号線12dに平行するように形成されている。
（実施の形態２）
図５は実施の形態２に係る不揮発性リプログラマブルスイッチセルの構成を示す図である。
【００４９】
実施の形態２に係る不揮発性リプログラマブルスイッチセルにおいては、半導体基板上に直線状の第１プログラム線20aが形成されている。第１プログラム線20aの上方には第１絶縁層21aを介して第１信号線22aが第１プログラム線20aに平面視直交するように形成されている。
第１信号線22a上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
【００５０】
TMR素子16の上方には、第１信号線22aに平面視直交するように第２信号線22bがTMR素子16に電気的に接続されて形成されている。第２信号線22bの上方には第２絶縁層21bを介して第２プログラム線20bが第２信号線22bに平面視直交するように形成されている。
なおTMR素子16については、実施の形態１と同様なので説明を省略する。
実施の形態２は、上記の通り、第１信号線22aが第１プログラム線20aと直交する点、及び、第２信号線22bが第２プログラム線20bと直交する点が実施の形態１と異なる。
【００５１】
しかしながら、TMR素子16をプログラムするには第１プログラム線20a、TMR素子16及び第２プログラム線20bの相対的位置関係が重要であり、第１信号線22a及び第２信号線22bの相対的位置関係は重要でない。上述のように、実施の形態２は、第１プログラム線20a、TMR素子16及び第２プログラム線20bの相対的位置関係は、実施の形態１のそれと同様である。
【００５２】
したがって、実施の形態２のプログラマブルロジックデバイスも実施の形態１と同様の効果を奏する。
図６は、実施の形態２の不揮発リプログラマブルスイッチセルが格子状に配列されて構成された不揮発リプログラマブルスイッチアレイを示す図である。
第１プログラム線20a及び20nは、半導体基板上に互いに平行に配置され、この第１プログラム線20a及び20n上に第１絶縁層21aが設けられる。第１絶縁層21a上に、第１信号線22a及び22mがそれぞれ第１プログラム線20a及び20nに直交するように配置されている。TMR素子16a、16 b、16c及び16dは、第１信号線22a及び22m上の所定の位置に配置される。さらに、第１信号線22a及び22mと直交する方向に第２信号線22bがTMR素子16a及び16bを挟んで配置されるとともに、第２信号線22nがTMR素子16c及び16dを挟んで配置される。そして、この第２信号線22b及び22n上に第２絶縁層21bが設けられる。第２絶縁層21b上に、第２プログラム線20b及び20mがそれぞれ第２信号線22b及び22nに直交するように配置されている。
【００５３】
このとき、半導体基板に垂直な方向から見ると、即ち平面視で、第１プログラム線20a及び20nはそれぞれ第２信号線22b及び22nに重なり、第２プログラム線20b及び20mはそれぞれ第１信号線22a及び22mに重なる。また、第１プログラム線20a及び20nと第２プログラム線20b及び20mとは格子状に交差し、第１信号線22a及び22mと第２信号線22b及び22nとは格子状に交差している。
【００５４】
図７は、実施の形態２に係る不揮発性リプログラマブルスイッチセルを多層構造とした場合の構成を示す図である。
図７(a)は、実施の形態２に係る第１の多層構造の例を示す。
これは、図５に示す不揮発性リプログラマブルスイッチセルが第５絶縁層21eを挟んで積層方向に２個積まれており、かつ、第１プログラム線20aと第３プログラム線20cとが平行であるものである。
【００５５】
すなわち、半導体基板上に直線状の第１プログラム線20aが形成されている。第１プログラム線20aの上方には第１絶縁層21aを介して第１信号線22aが第１プログラム線20aに平面視直交するように形成されている。
第１信号線22a上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第１信号線22aに平面視直交するように第２信号線22bがTMR素子16に電気的に接続されて形成されている。第２信号線22bの上方には第２絶縁層21bを介して第２プログラム線20bが第２信号線22bに平面視直交するように形成されている。
【００５６】
第２プログラム線20bの上方には、第５絶縁層21eが形成される。
第５絶縁層21e上には直線状の第３プログラム線20cが前記第１プログラム線20aに平行するように形成されている。第３プログラム線20cの上方には第３絶縁層21cを介して第３信号線22cが第３プログラム線20cに平面視直交するように形成されている。
第３信号線22c上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
【００５７】
TMR素子16の上方には、第３信号線22cに平面視直交するように第４信号線22dがTMR素子16に電気的に接続されて形成されている。第４信号線22dの上方には第４絶縁層21dを介して第４プログラム線20dが第４信号線22dに平面視直交するように形成されている。
図７(b)は、実施の形態２に係る第２の多層構造の例を示す。
これは、図５に示す不揮発性リプログラマブルスイッチセルが第５絶縁層21eを挟んで積層方向に２個積まれており、かつ、第１プログラム線20aと第３プログラム線20cとが平面視直交するものである。
【００５８】
すなわち、半導体基板上に直線状の第１プログラム線20aが形成されている。第１プログラム線20aの上方には第１絶縁層21aを介して第１信号線22aが第１プログラム線20aに平面視直交するように形成されている。
第１信号線22a上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第１信号線22aに平面視直交するように第２信号線22bがTMR素子16に電気的に接続されて形成されている。第２信号線22bの上方には第２絶縁層21bを介して第２プログラム線20bが第２信号線22bに平面視直交するように形成されている。
【００５９】
第２プログラム線20bの上方には、第５絶縁層21eが形成される。
第５絶縁層21e上には直線状の第３プログラム線20cが前記第１プログラム線20aに平面視直交するように形成されている。第３プログラム線20cの上方には第３絶縁層21cを介して第３信号線22cが第３プログラム線20cに平面視直交するように形成されている。
第３信号線22c上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
【００６０】
TMR素子16の上方には、第３信号線22cに平面視直交するように第４信号線22dがTMR素子16に電気的に接続されて形成されている。第４信号線22dの上方には第４絶縁層21dを介して第４プログラム線20dが第４信号線22dに平面視直交するように形成されている。
図７(c)は、実施の形態２に係る第３の多層構造の例を示す。
これは、図７(b)に示す多層構造において、第２プログラム線20bと第３プログラム線20cとを共通化して第５プログラム線20eとしたものである。これらを共通化することにより、図７(a)や図７(b)のように単純に２層構造としたプログラマブルロジックデバイスに比べてプログラマブルロジックデバイスのチップの厚みを減少させることができる。
【００６１】
すなわち、半導体基板上に直線状の第１プログラム線20aが形成されている。第１プログラム線20aの上方には第１絶縁層21aを介して第１信号線22aが第１プログラム線20aに平面視直交するように形成されている。
第１信号線22a上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第１信号線22aに平面視直交するように第２信号線22bがTMR素子16に電気的に接続されて形成されている。第２信号線22bの上方には第２絶縁層21bを介して第５プログラム線20eが第２信号線22bに平面視直交するように形成されている。
【００６２】
第５プログラム線20eの上方には第３絶縁層21cを介して第３信号線22cが第５プログラム線20eに平面視直交するように形成されている。
第３信号線22c上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第３信号線22cに平面視直交するように第４信号線22dがTMR素子16に電気的に接続されて形成されている。第４信号線22dの上方には第４絶縁層21dを介して第４プログラム線20dが第４信号線22dに平面視直交するように形成されている。
（実施の形態３）
図８は実施の形態３に係る不揮発性リプログラマブルスイッチセルの構成を示す図である。
【００６３】
実施の形態３に係る不揮発性リプログラマブルスイッチセルにおいては、半導体基板上に直線状の第１プログラム線30aが形成されている。第１プログラム線30aの上方には第１絶縁層31aを介して第１信号線32aが第１プログラム線30aに平行するように形成されている。
第１信号線32a上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
【００６４】
TMR素子16の上方には、第１信号線32aに平行するように第２信号線32bがTMR素子16に電気的に接続されて形成されている。第２信号線32bの上方には第２絶縁層31bを介して第２プログラム線30bが第２信号線32bに平面視直交するように形成されている。
なおTMR素子16については、実施の形態１と同様なので説明を省略する。
実施の形態３は、上記の通り、第２信号線32bが第２プログラム線30bと直交する点が実施の形態１と異なる。
【００６５】
しかしながら、TMR素子16をプログラムするには第１プログラム線30a、TMR素子16及び第２プログラム線30bの相対的関係が重要であり、第２信号線32bの相対的関係は重要でない。上述のように、実施の形態３は、第１プログラム線30a、TMR素子16及び第２プログラム線30bの相対的位置関係は、実施の形態１のそれと同様である。
したがって、実施の形態３のプログラマブルロジックデバイスも実施の形態１と同様の効果を奏する。
【００６６】
図９は、実施の形態３の不揮発リプログラマブルスイッチセルが格子状に配列されて構成された不揮発リプログラマブルスイッチアレイを示す図である。
第１プログラム線30a及び30nは、半導体基板上に互いに平行に配置され、この第１プログラム線30a及び30n上にそれぞれ第１絶縁層31aを挟んで第１信号線32a及び32nが配置されている。TMR素子16a、及び16cは、第１信号線32a及び32n上の所定の位置に配置される。さらに、第１信号線32aと平行な方向に第２信号線32bがTMR素子16aを挟んで配置されるとともに、第１信号線32nと平行な方向に第２信号線32mがTMR素子16aを挟んで配置される。そして、この第２信号線32b及び32m上に第２絶縁層31bが設けられる。第２絶縁層31b上に、第２プログラム線30bが第２信号線32b及び32mに直交するように配置されている。
【００６７】
このとき、半導体基板に垂直な方向から見ると、即ち平面視で、第１プログラム線30a及び30nはそれぞれ第１信号線32a及び32nに重なる。また、第１プログラム線30a及び30nと第２プログラム線30bは格子状に交差する。
図１０は、実施の形態３に係る不揮発性リプログラマブルスイッチセルを多層構造とした場合の構成を示す図である。
【００６８】
図１０(a)は、実施の形態３に係る第１の多層構造の例を示す。
これは、図８に示す不揮発性リプログラマブルスイッチセルが第５絶縁層31eを挟んで積層方向に２個積まれており、かつ、第１プログラム線30aと第３プログラム線30cとが平行であるものである。
すなわち、半導体基板上に直線状の第１プログラム線30aが形成されている。第１プログラム線30aの上方には第１絶縁層31aを介して第１信号線32aが第１プログラム線30aに平行するように形成されている。
【００６９】
第１信号線32a上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第１信号線32aに平行するように第２信号線32bがTMR素子16に電気的に接続されて形成されている。第２信号線32bの上方には第２絶縁層31bを介して第２プログラム線30bが第２信号線32bに平面視直交するように形成されている。
第２プログラム線30bの上方には、第５絶縁層31eが形成される。
【００７０】
第５絶縁層31e上には直線状の第３プログラム線30cが前記第１プログラム線30aに平行するように形成されている。第３プログラム線30cの上方には第３絶縁層31cを介して第３信号線32cが第３プログラム線30cに平行するように形成されている。
第３信号線32c上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第３信号線32cに平行するように第４信号線32dがTMR素子16に電気的に接続されて形成されている。第４信号線32dの上方には第４絶縁層31dを介して第４プログラム線30dが第４信号線32dに平面視直交するように形成されている。
【００７１】
図１０(b)は、実施の形態３に係る第２の多層構造の例を示す。
これは、図８に示す不揮発性リプログラマブルスイッチセルが第５絶縁層31eを挟んで積層方向に２個積まれており、かつ、第１プログラム線30aと第３プログラム線30cとが直交するものである。
すなわち、半導体基板上に直線状の第１プログラム線30aが形成されている。第１プログラム線30aの上方には第１絶縁層31aを介して第１信号線32aが第１プログラム線30aに平行するように形成されている。
【００７２】
第１信号線32a上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第１信号線32aに平行するように第２信号線32bがTMR素子16に電気的に接続されて形成されている。第２信号線32bの上方には第２絶縁層31bを介して第２プログラム線30bが第２信号線32bに平面視直交するように形成されている。
第２プログラム線30bの上方には、第５絶縁層31eが形成される。
【００７３】
第５絶縁層31e上には直線状の第３プログラム線30cが前記第１プログラム線30aに平面視直交するように形成されている。第３プログラム線30cの上方には第３絶縁層31cを介して第３信号線32cが第３プログラム線30cに平行するように形成されている。
第３信号線32c上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第３信号線32cに平行するように第４信号線32dがTMR素子16に電気的に接続されて形成されている。第４信号線32dの上方には第４絶縁層31dを介して第４プログラム線30dが第４信号線32dに平面視直交するように形成されている。
【００７４】
図１０(c)は、実施の形態３に係る第３の多層構造の例を示す。
これは、図１０(b)に示す多層構造において、第２プログラム線30bと第３プログラム線30cとを共通化して第５プログラム線30eとしたものである。これらを共通化することにより、図１０(a)や図１０(b)のように単純に２層構造としたプログラマブルロジックデバイスに比べてプログラマブルロジックデバイスのチップの厚みを減少させることができる。
【００７５】
すなわち、半導体基板上に直線状の第１プログラム線30aが形成されている。第１プログラム線30aの上方には第１絶縁層31aを介して第１信号線32aが第１プログラム線30aに平行するように形成されている。
第１信号線32a上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第１信号線32aに平行するように第２信号線32bがTMR素子16に電気的に接続されて形成されている。第２信号線32bの上方には第２絶縁層31bを介して第５プログラム線30eが第２信号線32bに平面視直交するように形成されている。
【００７６】
第５プログラム線30eの上方には第３絶縁層31cを介して第３信号線32cが第５プログラム線30eに平行するように形成されている。
第３信号線32c上には、所定の位置にTMR素子16が電気的に接続されて配置されている。
TMR素子16の上方には、第３信号線32cに平行するように第４信号線32dがTMR素子16に電気的に接続されて形成されている。第４信号線32dの上方には第４絶縁層31dを介して第４プログラム線30dが第４信号線32dに平面視直交するように形成されている。
（実施の形態４）
図１１は実施の形態４に係る不揮発性リプログラマブルスイッチセルの構成を示す図である。
【００７７】
実施の形態４に係る不揮発性プログラマブルスイッチセルにおいては、不図示の半導体基板上にいずれも直線状の第１プログラム線40a、40b及び第１信号線42aが互いに平行に形成されている。第１信号線42aは、第１プログラム線40a、40bに挟まれており、かつ、これらと電気的に絶縁されている。
第１信号線42a上にはコンタクト47aが形成され、コンタクト47a上にTMR素子16が形成されている。なお、第１プログラム線40a、40bは第１絶縁層41aによってTMR素子16から絶縁されている。TMR素子16の構成は、実施の形態１と同様なので説明を省略する。
【００７８】
TMR素子16の上方には、前記第１プログラム線40a等と平面視直交するように直線状の第２プログラム線40c、40d及び第２信号線42bが前記半導体基板から略同じ高さのところに形成されている。第２信号線42bはコンタクト47bを介してTMR素子16に電気的に接続されており、第２プログラム線40c、40dは絶縁層41bによってTMR素子16から電気的に絶縁されている。
【００７９】
このように、TMR素子16の同側に形成されるプログラム線と信号線とを半導体基板から略同じ高さに形成すれば、実施の形態１に係る不揮発性プログラマブルスイッチセルよりも高さを抑えることができるので、プログラマブルロジックデバイスをさらに小型化することができる。
図１２は、実施の形態４の不揮発リプログラマブルスイッチセルが格子状に配列されて構成された不揮発リプログラマブルスイッチアレイを示す図である。
【００８０】
第１プログラム線40a、40b及び40m、40nは、半導体基板上に互いに平行に配置され、この第１プログラム線40a、40b及び40m、40nにそれぞれ挟まれるように第１信号線42a、42nが設けられている。TMR素子16a、16 b、16c及び16dは、第１信号線42a及び42n上の所定の位置に配置される。第２プログラム線40c、40d及び40s、40tは、互いに平行に配置され、この第２プログラム線40c、40d及び40s、40tにそれぞれ挟まれるように第２信号線42b、42mが設けられている。
【００８１】
このとき、半導体基板に垂直な方向から見ると、即ち平面視で、第１プログラム線40a、40b及び40m、40nと第２プログラム線40c、40d及び40s、40tとは格子状に交差し、第１信号線42a及び42nと第２信号線42b及び42mとは格子状に交差している。
図１３は、実施の形態４に係る不揮発性リプログラマブルスイッチセルを多層構造とした場合の構成を示す図である。
【００８２】
図１３(a)は、実施の形態４に係る第１の多層構造の例を示す。
これは、図１１に示す不揮発性リプログラマブルスイッチセルが第５絶縁層41eを挟んで積層方向に２個積まれており、かつ、第１プログラム線40a、40bと第３プログラム線40e、40fとが平行であるものである。
すなわち、半導体基板上にいずれも直線状の第１プログラム線40a、40b及び第１信号線42aが互いに平行に形成されている。第１信号線42aは、第１プログラム線40a、40bに挟まれており、かつ、これらと電気的に絶縁されている。
【００８３】
第１信号線42a上にはコンタクト47aが形成され、コンタクト47a上にTMR素子16が形成されている。なお、第１プログラム線40a、40bは第１絶縁層41aによってTMR素子16から絶縁されている。
TMR素子16の上方には、前記第１プログラム線40a等と平面視直交するように直線状の第２プログラム線40c、40d及び第２信号線42bが前記半導体基板から略同じ高さのところに形成されている。第２信号線42bはコンタクト47bを介してTMR素子16に電気的に接続されており、第２プログラム線40c、40dは絶縁層41bによってTMR素子16から電気的に絶縁されている。
【００８４】
第２プログラム線40c、40d及び第２信号線42bの上方には、第５絶縁層41eが形成される。
第５絶縁層41e上にはいずれも直線状の第３プログラム線40e、40f及び第３信号線42cが互いに平行に、かつ、前記第１プログラム線40a等に平行するように形成されている。第３信号線42cは、第３プログラム線40e、40fに挟まれており、かつ、これらと電気的に絶縁されている。
【００８５】
第３信号線42c上にはコンタクト47cが形成され、コンタクト47c上にTMR素子16が形成されている。なお、第３プログラム線40e、40fは第３絶縁層41cによってTMR素子16から絶縁されている。
TMR素子16の上方には、前記第３プログラム線40e等と平面視直交するように直線状の第４プログラム線40g、40h及び第４信号線42dが前記半導体基板から略同じ高さのところに形成されている。第４信号線42dはコンタクト47dを介してTMR素子16に電気的に接続されており、第４プログラム線40g、40hは第４絶縁層41dによってTMR素子16から電気的に絶縁されている。
【００８６】
図１３(b)は、実施の形態４に係る第２の多層構造の例を示す。
これは、図１１に示す不揮発性リプログラマブルスイッチセルが第５絶縁層41eを挟んで積層方向に２個積まれており、かつ、第１プログラム線40a、40bと第３プログラム線40e、40fとが直交するものである。
すなわち、半導体基板上にいずれも直線状の第１プログラム線40a、40b及び第１信号線42aが互いに平行に形成されている。第１信号線42aは、第１プログラム線40a、40bに挟まれており、かつ、これらと電気的に絶縁されている。
【００８７】
第１信号線42a上にはコンタクト47aが形成され、コンタクト47a上にTMR素子16が形成されている。なお、第１プログラム線40a、40bは第１絶縁層41aによってTMR素子16から絶縁されている。
TMR素子16の上方には、前記第１プログラム線40a等と平面視直交するように直線状の第２プログラム線40c、40d及び第２信号線42bが前記半導体基板から略同じ高さのところに形成されている。第２信号線42bはコンタクト47bを介してTMR素子16に電気的に接続されており、第２プログラム線40c、40dは絶縁層41bによってTMR素子16から電気的に絶縁されている。
【００８８】
第２プログラム線40c、40d及び第２信号線42bの上方には、第５絶縁層41eが形成される。
第５絶縁層41e上にはいずれも直線状の第３プログラム線40e、40f及び第３信号線42cが互いに平行に、かつ、前記第１プログラム線40a等に平行するように形成されている。第３信号線42cは、第３プログラム線40e、40fに挟まれており、かつ、これらと電気的に絶縁されている。
【００８９】
第３信号線42c上にはコンタクト47cが形成され、コンタクト47c上にTMR素子16が形成されている。なお、第３プログラム線40e、40fは第３絶縁層41cによってTMR素子16から絶縁されている。
TMR素子16の上方には、前記第３プログラム線40e等と平面視直交するように直線状の第４プログラム線40g、40h及び第４信号線42dが前記半導体基板から略同じ高さのところに形成されている。第４信号線42dはコンタクト47dを介してTMR素子16に電気的に接続されており、第４プログラム線40g、40hは第４絶縁層41dによってTMR素子16から電気的に絶縁されている。
【００９０】
図１３(c)は、実施の形態４に係る第３の多層構造の例を示す。
これは、図１３(b)に示す多層構造において、第２プログラム線40c、40dと第３プログラム線40e、40fとを共通化して第５プログラム線40j、40kとしたものである。さらに、第２信号線42bと第３信号線42cとを共通化して第５信号線42eとしたものである。これらを共通化することにより、図１０(a)や図１０(b)のように単純に２層構造としたプログラマブルロジックデバイスに比べてプログラマブルロジックデバイスのチップの厚みを減少させることができる。
【００９１】
すなわち、半導体基板上にいずれも直線状の第１プログラム線40a、40b及び第１信号線42aが互いに平行に形成されている。第１信号線42aは、第１プログラム線40a、40bに挟まれており、かつ、これらと電気的に絶縁されている。
第１信号線42a上にはコンタクト47aが形成され、コンタクト47a上にTMR素子16が形成されている。なお、第１プログラム線40a、40bは絶縁層41aによってTMR素子16から絶縁されている。
【００９２】
TMR素子16の上方には、前記第１プログラム線40a等と平面視直交するように直線状の第５プログラム線40j、40k及び第５信号線42eが前記半導体基板から略同じ高さのところに形成されている。第５信号線42eはコンタクト47bを介してTMR素子16に電気的に接続されており、第５プログラム線40j、40kは絶縁層41bによってTMR素子16から電気的に絶縁されている。
【００９３】
第５信号線42e上にはコンタクト47cが形成され、コンタクト47c上にTMR素子16が形成されている。なお、第５プログラム線40j、40kは絶縁層41cによってTMR素子16から絶縁されている。
TMR素子16の上方には、前記第５プログラム線40j等と平面視直交するように直線状の第４プログラム線40g、40h及び第４信号線42dが前記半導体基板から略同じ高さのところに形成されている。第４信号線42dはコンタクト47dを介してTMR素子16に電気的に接続されており、第４プログラム線40g、40hは第４絶縁層41dによってTMR素子16から電気的に絶縁されている。
（実施の形態５）
図１４は実施の形態５に係るプログラマブルロジックデバイスの構成を示す図である。
【００９４】
プログラマブルロジックデバイス１は、論理エレメント2a及び2b 、論理エレメント2aから引き出された第１信号線52a、論理エレメント2bから引き出された第２信号線52b、及び不揮発性リプログラマブルスイッチセル4を備える。
不揮発性リプログラマブルスイッチセル4は、CMR(Colossal Magneto Resistance)素子53、第１トランジスタ55a、第２トランジスタ55bからなる。
【００９５】
実施の形態５においては、CMR素子53としてペロブスカイト構造を有する金属酸化物Pr0.7Ca0.3MnO3を用いる。一般的に、Mn系ペロブスカイト型酸化物は、強電場が所定方向に印加されると高抵抗状態となり、その逆方向に強電場が印加されると低抵抗状態となる（App,Phy,Lett,76,19(2000) S.Q.Liu N.J.Wu A.Ignatiev）。CMR素子53の材料は、かかる巨大磁気抵抗効果を示すものであれば、Pr0.7Ca0.3MnO3に限定されないことは言うまでもなく、La1-xCaxMnO3、LaSrMnO3、GdBaCoxOyなどを用いてもよい（米国特許６４７３３３２号参照）。
【００９６】
さらに、CMR素子53は、外部電場の印加が停止されても遷移した状態を維持する。したがって、プログラマブルロジックデバイスが搭載される機器において、開閉設定を保持させておくためのPROMやEEPROMを搭載する必要がなくなる。すなわち、機器に搭載すべきデバイス点数を削減することができる。
さらに、CMR素子53の抵抗状態の遷移に必要なトランジスタは、第１トランジスタ55a及び第２トランジスタ55bの２個である。したがって、SRAMメモリセルを用いたパストランジスタに比べてプログラマブルロジックデバイスのチップ面積を削減することができる。
【００９７】
不揮発性リプログラマブルスイッチセル4の動作原理は、以下の通りである。
コンフィギュレーション装置9は、プログラマブルロジックデバイス1の外部端子tv1、tc1、tc2、tv2に接続される。コンフィギュレーションの際には、不揮発性リプログラマブルスイッチセル4は、コンフィギュレーション装置9のC1、C2から制御電圧が印加されて、第１トランジスタ55a及び第２トランジスタ55bが「閉」に設定される。CMR素子53は、コンフィギュレーション装置9から電場が与えられる。この電場は、例えば、CMR素子53を高抵抗状態にする場合には、電圧をV1=+5V、V2=0Vとすることにより印加し、CMR素子53を低抵抗状態にする場合には電圧をV1=0V、V2=+5Vとすることにより印加する。
【００９８】
これにより抵抗状態が遷移すれば、第１トランジスタ55a及び第２トランジスタ55bが「開」に設定される。
なお、CMR素子53は、その抵抗状態を遷移させるための閾値が5V程度である。一方、論理エレメント間の信号電圧は1.8V程度である。したがって、信号電圧により、予期せずその抵抗状態が遷移するというようなことはない。
【００９９】
図１５は、不揮発性リプログラマブルスイッチセル4の構造を示す基板断面図である。
不揮発性リプログラマブルスイッチセル4は、基板58に第１トランジスタ55a及び第２トランジスタ55bが形成される。第１トランジスタ55aは、ゲート56aに電圧が印加されるとドレイン領域とソース領域とが導通し、ゲート56aに電圧が印加されなければドレイン領域とソース領域とが非導通となる。第２トランジスタ55bについても同様である。なお、第１トランジスタ55aと第２トランジスタ55bとの間には電気的に絶縁するための絶縁部59が設けられる。
【０１００】
基板58上には、第１プログラム線50a、第２プログラム線50b、第１信号線52a及び第２信号線52bが形成される。なお、第１プログラム線50a、第２プログラム線50b、及び第２信号線52bは、紙面に垂直に配線されている。
第１プログラム線50aは、コンタクト57aを介して第１トランジスタ55aに接続される。第２プログラム線50bは、コンタクト57dを介して第２トランジスタ55bに接続される。第１信号線52aは、コンタクト57bを介して第１トランジスタ55aに接続される。また、第２信号線52bは、コンタクト57cを介して第２トランジスタ55bに接続される。
【０１０１】
CMR素子53は、第１電極54aと第２電極54bとに挟まれるように形成されている。第１電極54aは、第１信号線52aに接続され、第２電極54bは、第２信号線52bに接続されている。
（実施の形態６）
図１６は、実施の形態６に係る不揮発リプログラマブルスイッチアレイの構成を示す図である。
【０１０２】
行方向の水平信号線R1〜Rmが、それぞれスイッチ素子として利用する不揮発可逆抵抗変調素子F11〜Fmnを介して列方向の垂直信号線C1〜Cnに接続されている。また、不揮発可逆抵抗変調素子をプログラムするため、プログラム回路P11〜Pmnを用いる。プログラム回路P11〜Pmnにより不揮発可逆抵抗変調素子F11〜Fmnの抵抗状態が制御される。その結果、信号線R1〜RmとC1〜Cnの間に接続の開閉が制御される。
【０１０３】
以上、本発明に係るプログラマブルロジックデバイスについて、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限られない。例えば、以下のような変形例が考えられる。
（１）実施の形態では、多層構造の一例として２層構造を説明したが、これに限らず３層以上積層させてもかまわない。
（２）実施の形態１から４まで、TMR素子を用いて説明している。しかし、高抵抗状態と低抵抗状態との２つの状態を有し、印加された磁場に基づいて前記２つの状態のうちの一方の状態に遷移し、かつ、その印加が停止されても遷移した状態を維持するものであればTMR素子に限らない。例えば、GMR(Giant Magneto Resistance)素子を用いてもよい。
（３）実施の形態５では、CMR素子を用いて説明している。しかし、高抵抗状態と低抵抗状態との２つの状態を有し、当該２つの状態のうちの一方の状態に選択的に遷移させるものであれば、CMR素子に限らない。例えば、アモルファス状態と結晶状態との２つの状態を有し、印加された熱量に基づいて前記２つの状態のうちの一方の状態に遷移し、かつ、その印加が停止されても遷移した状態を維持する相変化素子でもかまわない。相変化素子は、閾値以上の熱量が印加されると結晶状態に遷移し、閾値未満の熱量が印加されるとアモルファス状態に遷移するものである。一般に、アモルファス状態のとき抵抗値は高く、結晶状態のとき抵抗値は低くなる。したがって、相変化素子はスイッチ素子として利用可能である。
【０１０４】
また、相変化素子を採用した場合、熱量の印加方法としては、実施の形態５におけるCMR素子53の代わりに相変化素子を形成したものとなる。そして、上部電極から下部電極へ（その逆でもかまわない）電流を流すことにより相変化素子にジュール熱を発生させることとする。ここで、ジュール熱により発生する熱量と、電流を流す時間とは一定の関係がある。したがって、電流を流す時間を調整することにより、ジュール熱により発生する熱量を調整することができる。
【０１０５】
また、その場合、相変化素子は、少なくとも一のカルコゲンを含むものとしてもよい。
（４）実施の形態５では、CMR素子16をプログラムするため、プログラマブルロジックデバイスに、第１トランジスタ55a及び第２トランジスタ55bの２個のトランジスタを設けている。しかし、これに限らず、トランジスタを一切設けず、第１プログラム線50aが直接第１電極54aに接続され、第２プログラム線50bが直接第２電極54bに接続されている構成であってもよい。この場合、プログラマブルロジックデバイスのチップ面積をさらに減少させることができる。
【産業上の利用可能性】
【０１０６】
本発明は、プログラマブルロジックデバイスに利用可能である。
【図面の簡単な説明】
【０１０７】
【図１】実施の形態１に係る不揮発性リプログラマブルスイッチセルの構成を示す図である。
【図２】不揮発性リプログラマブルスイッチセルの動作原理を示す模式図である。
【図３】実施の形態１の不揮発リプログラマブルスイッチセルが格子状に配列されて構成された不揮発リプログラマブルスイッチアレイを示す図である。
【図４】実施の形態１に係る不揮発性リプログラマブルスイッチセルを多層構造とした場合の構成を示す図である。
【図５】実施の形態２に係る不揮発性リプログラマブルスイッチセルの構成を示す図である。
【図６】実施の形態２の不揮発リプログラマブルスイッチセルが格子状に配列されて構成された不揮発リプログラマブルスイッチアレイを示す図である。
【図７】実施の形態２に係る不揮発性リプログラマブルスイッチセルを多層構造とした場合の構成を示す図である。
【図８】実施の形態３に係る不揮発性リプログラマブルスイッチセルの構成を示す図である。
【図９】実施の形態３の不揮発リプログラマブルスイッチセルが格子状に配列されて構成された不揮発リプログラマブルスイッチアレイを示す図である。
【図１０】実施の形態３に係る不揮発性リプログラマブルスイッチセルを多層構造とした場合の構成を示す図である。
【図１１】実施の形態４に係る不揮発性リプログラマブルスイッチセルの構成を示す図である。
【図１２】実施の形態４の不揮発リプログラマブルスイッチセルが格子状に配列されて構成された不揮発リプログラマブルスイッチアレイを示す図である。
【図１３】実施の形態４に係る不揮発性リプログラマブルスイッチセルを多層構造とした場合の構成を示す図である。
【図１４】実施の形態５に係るプログラマブルロジックデバイスの構成を示す図である。
【図１５】不揮発性リプログラマブルスイッチセル4の構造を示す基板断面図である。
【図１６】実施の形態６に係る不揮発リプログラマブルスイッチアレイの構成を示す図である。
【符号の説明】
【０１０８】
１０、２０、３０、４０、５０     プログラム線
１１、２１、３１、４１           絶縁層
１２、２２、３２、４２、５２     信号線
１６                             TMR素子
５３                             CMR素子
５５                             トランジスタ
【図１】
2006024714.tif 000003
【図２】
2006024714.tif 000004
【図３】
2006024714.tif 000005
【図４】
2006024714.tif 000006
【図５】
2006024714.tif 000007
【図６】
2006024714.tif 000008
【図７】
2006024714.tif 000009
【図８】
2006024714.tif 000010
【図９】
2006024714.tif 000011
【図１０】
2006024714.tif 000012
【図１１】
2006024714.tif 000013
【図１２】
2006024714.tif 000014
【図１３】
2006024714.tif 000015
【図１４】
2006024714.tif 000016
【図１５】
2006024714.tif 000017
【図１６】
2006024714.tif 000018