(57)【要約】    【課題】  列電極が行電極と共に前面基板側に設けられた構成のプラズマディスプレイパネルにおいて選択消去アドレス法を適用しても誤放電を防止することができる駆動方法を提供する。    【解決手段】  サブフィールド各々においてアドレス行程が終了した後でサスティン行程が開始する前に、対をなす行電極各々に維持パルスと同一極性の壁電荷調整パルスを所定期間同時に印加する。【選択図】  図１０
2006259516.tif 000002
【特許請求の範囲】
【請求項１】
放電空間を挟んで対向する一対の基板と、前記一対の基板間に表示ラインに対応し行方向に延びる複数の行電極対と列方向に伸びる複数の列電極とが設けられ、各行電極対を構成する行電極と互いに隣接する列電極とに囲まれた領域に対向する放電空間の部分にそれぞれ放電セルが形成され、前記行電極対を構成する行電極のうちの少なくとも一方の行電極と前記列電極とが前記一対の基板のうちの一方の基板に形成されたプラズマディスプレイパネルを、画像信号に応じて駆動する駆動方法であって、
前記画像信号の１フィールドの表示期間を複数のサブフィールドで構成し、前記サブイールド各々において、
走査パルスを前記行電極対の一方の行電極に順次印加すると共に前記画像信号に対応した画素データパルスを前記列電極に印加することにより前記放電セル各々を点灯セル状態及び消灯セル状態のいずれか一方に設定する選択消去放電を生起せしめるアドレス行程と、
前記行電極対を構成する行電極に維持パルスを前記サブフィールドの重み付けに対応した回数だけ印加し、前記点灯セル状態にある前記放電セルのみに維持放電を生じせしめるサスティン行程と、を実行し、
前記サブフィールド各々において前記アドレス行程が終了した後で前記サスティン行程が開始する前に、対をなす前記行電極各々に前記維持パルスと同一極性の壁電荷調整パルスを所定期間同時に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記アドレス行程において選択消去放電が生じた放電セルにおいてのみ、前記壁電荷調整パルスの同時印加時において前記行電極各々と前記列電極との間に放電が生じて、前記行電極各々と前記列電極上の壁電荷の極性が反転することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記行電極対の他方に印加される壁電荷調整パルスのパルス幅を前記行電極対の一方に印加される壁電荷調整パルスのパルス幅よりも長く設定することを特徴とする請求項１又は２記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記アドレス行程において点灯セル状態に設定された放電セルにおいてのみ、前記行電極対の一方に印加される壁電荷調整パルスが終了しかつ前記行電極対の他方に印加される壁電荷調整パルスが継続している期間に維持放電を生じせしめることを特徴とする請求項３記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記壁電荷調整パルスは、維持パルスに比して緩やかな立ち上がり期間を有することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記一方の基板は表示面側となる前面基板であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記行電極対を構成する行電極各々及び前記列電極が前記前面基板側に形成されていることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記行電極対の内の前記走査パルスが印加される一方の電極と前記列電極が前記前面基板側に設けられ、前記行電極対の内の他方の行電極が放電空間を介して対向する他方の基板に設けられていることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
マトリクス表示方式のディスプレイパネルの一つとしてＡＣ（交流放電）型のプラズマディスプレイパネルが知られている。ＡＣ型のプラズマディスプレイパネルは、複数の列電極（アドレス電極）と、これら列電極と直交して配列されておりかつ一対にて１走査ラインを形成する複数の行電極対とを備えている。これら各行電極対及び列電極は、放電空間に対して誘電体層で被覆されており、行電極対と列電極との交点にて１画素に対応した放電セルが形成される構造となっている。
【０００３】
かかるプラズマディスプレイパネルに対して中間調表示を実施させる方法の一つとして、１フィールド期間を、Ｎビットの画素データの各ビット桁の重み付けに対応した時間だけ発光するＮ個のサブフィールドに分割して表示する、いわゆるサブフィールド法が知られている。図１は、かかるサブフィールド法による１フィールド期間中での発光駆動フォーマットを示す図である。
【０００４】
図１に示される一例においては、供給される画素データが６ビットの場合を想定し、１フィールドの期間をＳＦ１、ＳＦ２...、ＳＦ６からなる６個のサブフィールドに分割して発光駆動を行う。これら６個のサブフィールドによる発光を１通り実行することにより、１フィールド分の画像に対する６４階調表現が可能となるのである。
【０００５】
各サブフィールドは、アドレス期間Ｗｃとサスティン期間Ｉｃとによって構成される。ただし、第１サブフィールドでは、アドレス期間Ｗｃの前にリセット期間Ｒｃが設けられる。リセット期間Ｒｃでは、プラズマディスプレイパネルの全放電セルを一斉に放電励起（リセット放電）せしめることにより、全放電セル内に一様に壁電荷を形成させる。次のアドレス期間Ｗｃでは、各放電セル毎に、画素データに応じた選択的な消去放電を励起せしめる。この際、かかる消去放電が実施された放電セル内の壁電荷は消滅して「消灯セル」となる。一方、消去放電が実施されなかった放電セルは壁電荷が残留したままとなっているので「点灯セル」となる。サスティン期間Ｉｃでは、上記点灯セルに対してのみ各サブフィールドの重み付けに対応した時間だけ放電発光状態を継続させる。これにより、各サブフィールドＳＦ１〜ＳＦ６では、順に１：２：４：８：１６：３２の発光期間比にて維持発光が行われるのである。このように、サブフィールドＳＦ１の最初において全表示セル内に壁電荷を形成させ、その後のサブフィールドＳＦ１〜ＳＦ６のアドレス期間Ｗｃで選択的に各表示セル内に形成されている壁電荷を消去させる駆動方法を選択消去アドレス法という。
【０００６】
プラズマディスプレイパネルにおいては、前面ガラス基板側に、複数の行電極対の各々が行方向に延びるように互いに平行に配置され、背面基板側に列方向に延びる複数の列電極が設けられた構成が一般的である。
【０００７】
図２は、列電極が背面基板側に設けられた構成のプラズマディスプレイパネルの１つの放電セル内の行電極Ｘ，Ｙ及び列電極Ｄにアドレス期間及びサスティン期間に印加される各種の駆動パルスの印加タイミングを示している。アドレス期間においては、入力された映像信号に対応した１行分毎の画素データパルス群ＤＰが順次、複数の列電極Ｄに印加されると共に、各画素データパルス群ＤＰの印加タイミングにて走査パルスＳＰが発生され、その走査パルスＳＰが行電極Ｙｉ順次印加される。この際、走査パルスＳＰが印加されて行くと、高電圧の画素データパルスが印加された列との交差部の放電セルにのみ放電（選択消去放電）が生じて壁電荷が消去される。これにより、上記のリセット期間において「点灯セル」の状態に初期化された放電セルは、「消灯セル」に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスが印加された行及び列に交叉して形成されている放電セルには選択消去放電は生起されず、リセット期間にて初期化された状態、つまり「点灯セル」の状態が保持される。
【０００８】
サスティン期間においては、維持パルスＩＰXが繰り返し行電極Ｘに印加されると共に維持パルスＩＰXとはそのタイミングをずらして維持パルスＩＰYが繰り返し行電極Ｙに印加される。維持パルスＩＰX，ＩＰYが印加される毎に「点灯セル」の状態の放電セルの行電極間において維持放電が生じる。各サブフィールド内において維持パルスＩＰX及びＩＰYが印加される回数は、図１に示した如く、各サブフィールドの重み付けに応じて設定されている。
【０００９】
図２には放電セル内の行電極Ｘ，Ｙ及び列電極Ｄの放電よるそれら電極における電荷の変移が示されている。サブフィードＳＦｉ−１のサスティン期間において行電極Ｘに維持パルスＩＰXが印加されることにより行電極Ｘと行電極Ｙとの間において矢印の方向に放電電流が流れて維持放電が生じると、行電極Ｘには負の壁電荷−が形成され、行電極Ｙには正の壁電荷＋が形成される。次に、行電極Ｙに維持パルスＩＰYが印加されることにより行電極Ｘと行電極Ｙとの間において矢印の方向に放電電流が流れて維持放電が生じる。それにより行電極Ｘには正の壁電荷＋が形成され、行電極Ｙには負の壁電荷−が形成される。その状態でサブフィードＳＦｉ−１が終了し、次のサブフィードＳＦｉが開始される。サブフィードＳＦｉ−１時には、列電極Ｄには正の壁電荷＋が形成されているとする。
【００１０】
サブフィードＳＦｉのアドレス期間において、高電圧の画素データパルスが印加された列電極Ｄと同時に走査パルスが行電極Ｙに印加されると、その列電極Ｄと行電極Ｙとの間において矢印の方向に放電電流が流れて選択消去放電が生じる。よって、この放電セルは「消灯セル」に変化する。そのアドレス期間の終了時には行電極Ｘ及びＹには共に正の壁電荷＋が形成され、列電極Ｄには負の壁電荷−が形成される。よって、サブフィードＳＦｉのその後のサスティン期間において、行電極Ｙに維持パルスＩＰYが印加されても、或いは行電極Ｘに維持パルスＩＰXが印加されても行電極Ｙと行電極Ｘとの間において維持放電が生じることはない。
【００１１】
プラズマディスプレイパネルとしては、列電極が背面基板側に設けられた構成のパネルの他に、前面ガラス基板側に、複数の行電極対の各々が行方向に延びるように互いに平行に配置され、更に複数の列電極が列方向に平行に配置され、各放電セルにおいて行電極対の放電ギャップ間に列電極の突出部が形成された同一面構成のパネルも知られている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
列電極が行電極対と共に前面ガラス基板側に設けられた構成のプラズマディスプレイパネルについて、選択消去アドレス法の駆動方法を適用した場合には、図３に示すように、サブフィードＳＦｉのアドレス期間の終了までの放電セル内の行電極Ｘ，Ｙ及び列電極Ｄの放電よるそれら電極における電荷の変移は、図２に示した列電極が背面基板側に設けられた構成のプラズマディスプレイパネルの場合と同一である。しかしながら、サブフィードＳＦｉのアドレス期間に選択消去放電が生じて「消灯セル」に設定された放電セルにおいては、続くサスティン期間における第１維持パルスＩＰYの印加により、行電極Ｙと列電極Ｄとの間に誤放電が生じることがあり、行電極Ｙ及び列電極Ｄの壁電荷の状態が反転して点灯セル状態となってしまうという欠点があった。
【００１３】
本発明が解決しようとする課題には、上記の欠点が一例として挙げられ、列電極が行電極と共に前面基板側に設けられた構成のプラズマディスプレイパネルにおいて選択消去アドレス法を適用しても誤放電を防止することができる駆動方法を提供することが本発明の目的である。
【課題を解決するための手段】
【００１４】
請求項１に係る発明のプラズマディスプレイパネルの駆動方法は、放電空間を挟んで対向する一対の基板と、前記一対の基板間に表示ラインに対応し行方向に延びる複数の行電極対と列方向に伸びる複数の列電極とが設けられ、各行電極対を構成する行電極と互いに隣接する列電極とに囲まれた領域に対向する放電空間の部分にそれぞれ放電セルが形成され、前記行電極対を構成する行電極のうちの少なくとも一方の行電極と前記列電極とが前記一対の基板のうちの一方の基板に形成されたプラズマディスプレイパネルを、画像信号に応じて駆動する駆動方法であって、前記画像信号の１フィールドの表示期間を複数のサブフィールドで構成し、前記サブイールド各々において、走査パルスを前記行電極対の一方の行電極に順次印加すると共に前記画像信号に対応した画素データパルスを前記列電極に印加することにより前記放電セル各々を点灯セル状態及び消灯セル状態のいずれか一方に設定する選択消去放電を生起せしめるアドレス行程と、前記行電極対を構成する行電極に維持パルスを前記サブフィールドの重み付けに対応した回数だけ印加し、前記点灯セル状態にある前記放電セルのみに維持放電を生じせしめるサスティン行程と、を実行し、前記サブフィールド各々において前記アドレス行程が終了した後で前記サスティン行程が開始する前に、対をなす前記行電極各々に前記維持パルスと同一極性の壁電荷調整パルスを所定期間同時に印加することを特徴としている。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１６】
図４は、本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【００１７】
図４に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、Ｘ行電極駆動回路５１、Ｙ行電極駆動回路５３、列電極駆動回路５５、及び駆動制御回路５６から構成される。
【００１８】
ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に各々伸張して配列された列電極Ｄ1〜Ｄm、横方向（水平方向）に各々伸張して配列された行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ1，Ｘ1）、（Ｙ2，Ｘ2）、（Ｙ3，Ｘ3）、……、（Ｙn，Ｘn）が各々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ1〜Ｄm各々との各交叉部(図４中の一点鎖線にて囲まれた領域)には、画素を担う放電セルＣが形成されている。すなわち、ＰＤＰ５０には、第１表示ラインに属する放電セルＣ1、1〜Ｃ1、m、第２表示ラインに属する放電セルＣ2、1〜Ｃ2、m、……、第ｎ表示ラインに属する放電セルＣn、1〜Ｃn、mの各々がマトリクス状に配列されているのである。
【００１９】
ＰＤＰ５０の列電極Ｄ1〜Ｄm各々は列電極駆動回路５５に接続され、行電極Ｘ1〜Ｘn各々はＸ行電極駆動回路５１に接続され、行電極Ｙ1〜Ｙn各々はＹ行電極駆動回路５３に接続されている。
【００２０】
駆動制御回路５６は、上記構造を有するＰＤＰ５０を後述の図９に示す如きサブフィールド法（サブフレーム法）を採用した発光駆動シーケンスに従って駆動させるべき各種制御信号をＸ行電極駆動回路５１、Ｙ行電極駆動回路５３、及び列電極駆動回路５５の各々に供給する。Ｘ行電極駆動回路５１、Ｙ行電極駆動回路５３、及び列電極駆動回路５５は、図９に示す発光駆動シーケンスに従ってＰＤＰ５０を駆動すべき各種駆動パルスを生成してＰＤＰ５０に供給する。Ｘ行電極駆動回路５１はリセットパルス発生回路５１ａ、維持パルス発生回路５１ｂ及び壁電荷調整パルス発生回路５１ｃとを有している。Ｙ行電極駆動回路５３はリセットパルス発生回路５３ａ、走査パルス発生回路５３ｂ、維持パルス発生回路５３ｃ及び壁電荷調整パルス発生回路５３ｄを有している。リセットパルス発生回路５１ａ，５３ａ、維持パルス発生回路５１ｂ、走査パルス発生回路５３ｂ及び壁電荷調整パルス発生回路５１ｃ，５３ｄは後述するようにパルスを発生する。
【００２１】
図５〜図８は、ＰＤＰ５０の一例を示すものであって、図５はこの例におけるＰＤＰを模式的に示す正面図であり、図６は図５のＶ１−Ｖ１線における断面図，図７は図５のＶ２−Ｖ２線における断面図，図８は図５のＷ−Ｗ線における断面図である。
【００２２】
この図５〜図８において、表示面である前面ガラス基板１の背面に、複数の行電極対（Ｘ，Ｙ）が、前面ガラス基板１の行方向（図５の左右方向）に延びるように平行に配列されている。
【００２３】
行電極Ｘは、Ｔ字形状に形成されたＩＴＯ等の透明導電膜からなる透明電極Ｘａと、前面ガラス基板１の行方向に延びて透明電極Ｘａの狭小の基端部に接続された黒色または暗色の金属膜からなるバス電極Ｘｂによって構成されている。
【００２４】
行電極Ｙも同様に、Ｔ字形状に形成されたＩＴＯ等の透明導電膜からなる透明電極Ｙａと、前面ガラス基板１の行方向に延びて透明電極Ｙａの狭小の基端部に接続された黒色または暗色の金属膜からなるバス電極Ｙｂによって構成されている。
【００２５】
この行電極ＸとＹは、前面ガラス基板１の列方向（図５の上下方向）に交互に配列されており、バス電極ＸｂとＹｂに沿って並列されたそれぞれの透明電極ＸａとＹａが互いに対となる相手の行電極側に延びて、透明電極ＸａとＹａの幅広端部の先端が、それぞれ所要の間隔の放電ギャップｇを介して互いに対向されている。この各行電極対（Ｘ，Ｙ）によって、パネルの１つの表示ラインＬが構成される。
【００２６】
前面ガラス基板１の背面には、更に、列方向において隣接する行電極対（Ｘ，Ｙ）の互いに平行になったバス電極ＸｂとＹｂの間に、このバス電極Ｘｂ，Ｙｂに沿って行方向に延びる黒色または暗色の光吸収層（遮光層）２が形成されている。
【００２７】
前面ガラス基板１の背面に第１誘電体層３が形成されて、行電極対（Ｘ，Ｙ）および光吸収層２が被覆されている。
【００２８】
第１誘電体層３の背面側には、列電極Ｄを構成する帯状の列電極本体部Ｄａが、行電極Ｘ，Ｙのバス電極Ｘｂ，Ｙｂに沿って行方向に等間隔に並ぶ透明電極Ｘａ，Ｙａのそれぞれの中間位置に対向する位置において行電極対（Ｘ，Ｙ）と直交する方向（列方向）に延びるように、互いに所定の間隔を開けて平行に配列されている。
【００２９】
この第１誘電体層３の背面側には、更に、列電極Ｄを構成する帯状の列電極放電部Ｄｂが、その先端部がそれぞれ行電極対（Ｘ，Ｙ）の各透明電極ＸａとＹａ間の放電ギャップｇの中間位置に対向する位置に位置されるように、表示ラインＬごとに、各列電極本体部Ｄａの側部から行方向に延びるように一体的に形成されている。
【００３０】
第１誘電体層３の背面に第２誘電体層４が形成されて、この列電極Ｄの列電極本体部Ｄａと列電極放電部Ｄｂが被覆されている。
【００３１】
第２誘電体層４の背面側には、互いに隣接する行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂと、その間に位置する光吸収層２に対向する位置に、第２誘電体層４の背面側に突出する嵩上げ誘電体層４Ａが、バス電極Ｘｂ，Ｙｂに沿って行方向に延びるように形成されている。更に、第２誘電体層４と嵩上げ誘電体層４Ａの背面側には、ＭｇＯからなる図示しない保護層が形成されている。
【００３２】
一方、前面ガラス基板１と放電空間を介して対向する背面ガラス基板５の表示側の面上には、前面ガラス基板１側の列電極本体部Ｄａと対向する位置にそれぞれ列方向に延びるように形成された帯状の縦壁６Ａと、互いに隣接する行電極対（Ｘ，Ｙ）の背中合わせに位置するバス電極ＸｂとＹｂおよびその間に位置する光吸収層２に対向する位置にそれぞれ行方向に延びるように形成された帯状の横壁６Ｂとによって構成される井桁状の隔壁６が形成されており、この隔壁６によって、前面ガラス基板１と背面ガラス基板５の間の放電空間が、各行電極対（Ｘ，Ｙ）において対となった透明電極ＸａとＹａに対向する部分毎に区画されて、それぞれ方形の放電セルＣが形成されている。
【００３３】
この隔壁６の縦壁６Ａの表示側の面は嵩上げ誘電体層４Ａを被覆する保護層に当接されておらず（図７及び図８参照）、その間に隙間ｒが形成されているが、横壁６Ｂの表示側の面が、保護層の嵩上げ誘電体層４Ａを被覆している部分に当接されていて、列方向において隣接する放電セルＣとの間がそれぞれ閉じられている（図６参照）。
【００３４】
放電セルＣに面する隔壁６の縦壁６Ａおよび横壁６Ｂの側面と背面ガラス基板５の表面には、これらの五つの面を全て覆うように蛍光体層７が形成されており、この蛍光体層７の色は、赤，緑，青の三原色分の放電セルＣが行方向に順に並ぶように配列されている。
【００３５】
また、前面ガラス基板１と背面ガラス基板５の間の放電空間内には、キセノンＸｅを含む放電ガスが封入されている。
【００３６】
かかるプラズマディスプレイ装置においては、図９に示す如き発光駆動シーケンスにて選択消去アドレス法が適用されており、１フィールド（１フレーム）の表示期間内のサブフィールドＳＦ１〜ＳＦＮ各々において、アドレス期間Ｗにアドレス行程、そしてサスティン期間Ｉにサスティン行程が各々実行される。また、先頭のサブフィールドＳＦ１に限り、アドレス期間Ｗに先立ちリセット期間Ｒにリセット行程が実行される。
【００３７】
サブフィールドＳＦ１〜ＳＦＮ各々のアドレス期間Ｗ終了後のサスティン期間において、行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに第１維持パルスＩＰX及びＩＰYが印加される前に、行電極Ｘ1〜Ｘnには第１壁電荷調整パルスが、行電極Ｙ1〜Ｙnには第２壁電荷調整パルスが同時に印加される。
【００３８】
図１０は、サブフィールドＳＦ１〜ＳＦＮのうちからＳＦｉ−１のサスティン期間並びにＳＦｉのアドレス期間及びサスティン期間を抜粋して、ＰＤＰ５０の１つの放電セルの列電極Ｄ、行電極Ｘ及びＹに印加される各種駆動パルスの印加タイミング及び各電極における電荷の変移を示している。
【００３９】
サブフィードＳＦｉ−１及びＳＦｉの各サスティン期間の最初において行電極Ｘに第１壁電荷調整パルスが、行電極Ｙには第２壁電荷調整パルスが同時に印加される。これにより、サブフィードＳＦｉのように、直前のアドレス期間において、選択消去放電が生じた放電セルにおいてのみ、行電極対Ｘ、Ｙと列電極間で図１０の矢印の如き方向に放電電流が流れて放電が各々生じる。よって、行電極Ｘ及び行電極Ｙには負の壁電荷−が各々形成され、列電極Ｄには正の壁電荷＋が形成される。すなわち、サブフィードＳＦｉのアドレス期間終了時点の行電極Ｘ、行電極Ｙ及び列電極Ｄの壁電荷の極性が第１壁電荷調整パルス及び第２壁電荷調整パルスの印加によって各々反転する。このように極性が反転したことによって、その後、行電極対Ｘ、Ｙに第１維持パルスが印加されても行電極Ｘ又はＹと列電極Ｄと間において誤放電が生じることが防止されるので、アドレス期間に「消灯セル」に設定された放電セルが「点灯セル」になることが回避される。
【００４０】
サブフィードＳＦｉのアドレス期間に選択消去放電が生じない放電セルでは、行電極対及び列電極各々の壁電荷の極性はサブフィードＳＦｉ−１のサスティン期間終了時と同一の状態のままであるので、「点灯セル」の設定状態が継続される。よって、サブフィードＳＦｉのサスティン期間に第１及び第２壁電荷調整パルスが印加されても行電極と列電極との間での放電は生じず、その後の第１維持パルスＩＰX及びＩＰY各々の印加により、維持放電が個別に生じ、以降、維持パルスが印加される毎に維持放電発光が繰り返される。
【００４１】
図１１は、他の実施例として、上記のサブフィールドＳＦ１〜ＳＦＮのうちからＳＦｉ−１のサスティン期間並びにＳＦｉのアドレス期間及びサスティン期間を抜粋して、ＰＤＰ５０の１つの放電セルの列電極Ｄ、行電極Ｘ及びＹに印加される各種駆動パルスの印加タイミング及び各電極における電荷の変移を示している。
【００４２】
この図１１に示した実施例においては、サブフィールドの各サスティン期間の最初において行電極Ｘに第１壁電荷調整パルスが、行電極Ｙには第２壁電荷調整パルスが同時に印加開始されるが、第１壁電荷調整パルスのパルス幅が第２壁電荷調整パルスのパルス幅より大である。すなわち、図１１のサブフィールドＳＦｉに示したように、第１壁電荷調整パルスの印加期間Ｔ１＋Ｔ２に対して第２壁電荷調整パルスの印加期間はＴ１である。これにより、そのサスティン期間直前のアドレス期間において、選択消去放電が生じた放電セルにおいてのみ、第１及び第２壁電荷調整パルスが共に印加されている期間Ｔ１内で、行電極対Ｘ、Ｙと列電極間で図１１の矢印の如き方向に放電電流が流れて放電が各々生じる。よって、期間Ｔ１の終了時には行電極Ｘ及び行電極Ｙには負の壁電荷−が各々形成され、列電極Ｄには正の壁電荷＋が形成される。その後、行電極対Ｘ、Ｙに第１維持パルスが印加されても行電極Ｘ又はＹと列電極Ｄと間において誤放電が生じることが防止されるので、アドレス期間に「消灯セル」に設定された放電セルが「点灯セル」になることが回避される。
【００４３】
サブフィードＳＦｉのアドレス期間に選択消去放電が生じない放電セルにおいては、第１及び第２壁電荷調整パルスが共に印加されている期間Ｔ１内で行電極対及び列電極各々の壁電荷の極性はサブフィードＳＦｉ−１のサスティン期間終了時と同一の状態のままであるので、「点灯セル」の設定状態が継続される。よって、サブフィードＳＦｉのサスティン期間に第１及び第２壁電荷調整パルスが共に印加されても行電極と列電極との間での放電は生じず、その後の第１維持パルスＩＰX及びＩＰY各々の印加により、維持放電が個別に生じ、以降、維持パルスが印加される毎に維持放電発光が繰り返される。
【００４４】
図１２は、更に他の実施例として、上記のサブフィールドＳＦ１〜ＳＦＮのうちからＳＦｉ−１のサスティン期間並びにＳＦｉのアドレス期間及びサスティン期間を抜粋して、ＰＤＰ５０の１つの放電セルの列電極Ｄ、行電極Ｘ及びＹに印加される各種駆動パルスの印加タイミング及び各電極における電荷の変移を示している。この実施例においては、図１１の各駆動パルスの極性が図１２の場合と逆極性にされている。
【００４５】
図１３は、更に他の実施例として、上記のサブフィールドＳＦ１〜ＳＦＮのうちからＳＦｉ−１のサスティン期間並びにＳＦｉのアドレス期間及びサスティン期間を抜粋して、ＰＤＰ５０の１つの放電セルの列電極Ｄ、行電極Ｘ及びＹに印加される各種駆動パルスの印加タイミング及び各電極における電荷の変移を示している。この図１３に示した実施例においては、サブフィールドの各サスティン期間の最初において行電極Ｘに第１壁電荷調整パルスが、行電極Ｙには第２壁電荷調整パルスが同時に印加開始されるが、第１及び第２壁電荷調整パルス各々の立ち上がりが緩やかにされている。すなわち、図１３に示した第１及び第２壁電荷調整パルスは上記した図１０〜図１２に示した第１及び第２壁電荷調整パルスよりも長時定数をもって立ち上がる。また、図１３のサブフィールドＳＦｉに示したように、第１壁電荷調整パルスの印加期間Ｔ１＋Ｔ２に対して第２壁電荷調整パルスの印加期間はＴ１である。
【００４６】
ＰＤＰ５０としては、図５〜図８に示した構造のパネルに限らず、例えば、図１４に示すような構造のパネルでも良い。図１４のパネルにおいては、行電極対（Ｘ，Ｙ）のバス電極Ｘｂ，Ｙｂ各々が透明電極Ｘａ，Ｙａの幅広端部の位置で平行に配置され、バス電極Ｘｂ，Ｙｂが放電セルＣ内の維持放電ギャップｇiを形成している。列電極Ｄの本体部Ｄａから突出した列電極放電部Ｄｂは透明電極Ｙａの幅広端部とは逆の基端部との間に選択放電ギャップｇsを形成している。
【００４７】
また、ＰＤＰ５０として、前面ガラス基板に行電極対の一方の行電極（行電極Ｙ）と列電極Ｄとを設け、行電極対の他方の行電極（行電極Ｘ）を背面基板に設け、維持放電を対向放電で行う方式のパネルを用いることもできる。
【００４８】
上記した実施例においては、１フィールドを複数のサブフィールドで構成し、先頭のサブフィールドにおいてのみアドレス期間に先立って全放電セルを点灯セル状態に設定し、いずれか１のサブフィールドのアドレス期間において、画素データに応じて選択的に消去放電を生じせしめ、消去放電が生じるまでのサブフィールドを点灯状態とする１リセット１選択消去アドレス法が用いられている。このアドレス法ではＮ個のサブフィールドでＮ+１階調の表示を行うことができる。本発明は、この１リセット１選択消去アドレス法に限らず、サブフィールド各々において、リセット行程で一旦全放電セルを点灯状態とし、続くアドレス行程において画素データに応じて選択的に消去放電を生じせしめ、Ｎ個のサブフィールドで２Ｎ階調表示するシーケンスにも適用することができる。
【００４９】
以上の如く、本発明によれば、サブフィールド各々においてアドレス期間が終了した後でサスティン期間が開始する前に、対をなす行電極各々に維持パルスと同一極性の壁電荷調整パルスを所定期間同時に印加するので、その後、行電極対に第１維持パルスが印加されても行電極と列電極と間において誤放電が生じることが防止されるので、アドレス期間に消灯セル状態に設定された放電セルが点灯セル状態になることが回避される。
【図面の簡単な説明】
【００５０】
【図１】従来のプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図２】列電極が背面基板側に設けられた構成のＰＤＰに印加される各種の駆動パルスの印加タイミング及び電極における電荷の変移を示す図である。
【図３】列電極が行電極対と共に前面ガラス基板側に設けられた構成のＰＤＰに印加される各種の駆動パルスの印加タイミング及び電極における電荷の変移を示す図である。
【図４】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図５】図４のＰＤＰの内部構造を模式的に示す正面図である。
【図６】図５のＶ１−Ｖ１線における断面図である。
【図７】図５のＶ２−Ｖ２線における断面図である。
【図８】図５のＷ−Ｗ線における断面図である。
【図９】図４の装置において採用される発光駆動シーケンスの一例を示す図である。
【図１０】図９に示す発光駆動シーケンスに従ってＰＤＰに印加される各種駆動パルスの印加タイミング及びび電極における電荷の変移を示す図である。
【図１１】本発明の他の実施例として、ＰＤＰに印加される各種駆動パルスの印加タイミング及び各電極における電荷の変移を示す図である。
【図１２】本発明の他の実施例として、ＰＤＰに印加される各種駆動パルスの印加タイミング及び各電極における電荷の変移を示す図である。
【図１３】本発明の他の実施例として、ＰＤＰに印加される各種駆動パルスの印加タイミング及び各電極における電荷の変移を示す図である。
【図１４】図４の装置に用いることができる他のＰＤＰの内部構造を模式的に示す正面図である。
【符号の説明】
【００５１】
５０  ＰＤＰ
５６  駆動制御回路
５１  Ｘ行電極駆動回路
５３  Ｙ行電極駆動回路
５５  列電極駆動回路
【図１】
2006259516.tif 000003
【図２】
2006259516.tif 000004
【図３】
2006259516.tif 000005
【図４】
2006259516.tif 000006
【図５】
2006259516.tif 000007
【図６】
2006259516.tif 000008
【図７】
2006259516.tif 000009
【図８】
2006259516.tif 000010
【図９】
2006259516.tif 000011
【図１０】
2006259516.tif 000012
【図１１】
2006259516.tif 000013
【図１２】
2006259516.tif 000014
【図１３】
2006259516.tif 000015
【図１４】
2006259516.tif 000016