(57)【要約】  【課題】基板表面を完全に平坦化し、配向膜表面の段差や凹凸を無くし、配向膜の配向特性を改善して、表示品質の向上を実現する。  【解決手段】互いに対向する一対の基板１０，２０間に液晶５０が配置され、素子基板１０に複数の画素電極９ａが配設されているものにおいて、素子基板１０は画素電極９ａと、画素電極９ａの直下の層に設けた第３層間絶縁膜４３と、この第３層間絶縁膜４３の下層にマトリクス状に設けた配線３ａと、この配線３ａの直下の層に設けた第２層間絶縁膜４２とを具備し、第３層間絶縁膜４３の画素電極９ａに対応する部位に電極用溝４３ａが形成され、この電極用溝４３ａに画素電極９ａが埋設され、画素電極９ａ及び第３層間絶縁膜４３の表面が同一平面になるように平坦化され、配線３ａの下層に、この配線３ａに対応した配線用溝４２ａが形成され、この配線用溝４２ａに配線６ａが埋設され、配線６ａ及び第２層間絶縁膜４２の表面が同一平面になるように平坦化される。【選択図】図４
2006078722.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、
上記一方の基板は、上記画素電極と、上記画素電極の直下の層に設けられた第１絶縁膜と、該第１絶縁膜の下層にマトリクス状に設けられた配線と、該配線の直下の層に設けられた第２絶縁膜とを具備し、
上記第１絶縁膜の上記画素電極に対応する部位に電極用溝が形成され、該電極用溝に該画素電極が埋設され、該画素電極及び上記第１絶縁膜の表面が同一平面になるように平坦化され、
上記配線の下層には該配線に対応した配線用溝が形成され、該配線用溝に該配線が埋設され、該配線及び上記第２絶縁膜の表面が同一平面になるように平坦化されている
ことを特徴とする電気光学装置。
【請求項２】
互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、
上記一方の基板はマトリクス状に設けられた配線を有し、
上記配線の上層に積層された絶縁膜において該配線に対応する部位が該配線により盛り上げられて上記画素電極に対応する部位に凹部が形成され、
上記凹部に上記画素電極が配設され、
上記画素電極及び上記絶縁膜の表面が同一平面になるように平坦化されている
ことを特徴とする電気光学装置。
【請求項３】
互いに交差する走査線及びデータ線と容量線とが設けられ、上記画素電極は該走査線及び該データ線の交差に対応して設けられており、上記配線は上記走査線、上記データ線、及び上記容量線のうち少なくとも一つである
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
上記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されている
ことを特徴とする請求項１乃至３のいずれかに記載の電気光学装置。
【請求項５】
上記第１絶縁膜の厚さは上記画素電極の厚さよりも厚い
ことを特徴とする請求項１に記載の電気光学装置。
【請求項６】
上記絶縁膜の厚さは上記画素電極の厚さよりも厚い
ことを特徴とする請求項２に記載の電気光学装置。
【請求項７】
上記配線用溝は上記第２絶縁膜に形成される
ことを特徴とする請求項１に記載の電気光学装置。
【請求項８】
上記配線用溝は上記一方の基板に形成される
ことを特徴とする請求項１に記載の電気光学装置。
【請求項９】
上記凹部に電極用溝が形成され、
上記電極用溝に上記画素電極が埋設されて、上記絶縁膜及び上記画素電極の表面が同一平面になるように平坦化されている
ことを特徴とする請求項２に記載の電気光学装置。
【請求項１０】
互いに対向する一対の基板間に電気光学物質が介在され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置の製造方法において、
上記一方の基板に第１絶縁膜を成膜する工程と、
上記第１絶縁膜の上記画素電極を配設する部位に電極用溝を形成する工程と、
上記第１絶縁膜上に導電性膜を用いて上記画素電極を成膜する工程と、
上記絶縁膜及び上記画素電極の表面を研磨して該絶縁膜及び該画素電極の表面が同一平面になるように平坦化するする工程と
を備えることを特徴とする電気光学装置の製造方法。
【請求項１１】
前記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されている請求項１０に記載の電気光学装置の製造方法であって、
上記画素電極の上層に配向膜を形成する工程を含む
ことを特徴とする電気光学装置の製造方法。
【請求項１２】
上記一方の基板は互いに交差する走査線及びデータ線と容量線とを有する請求項１０又は１１に記載の電気光学装置の製造方法であって、
上記一方の基板に第２絶縁膜を成膜する工程と、
上記第２絶縁膜に上記走査線、上記データ線、上記容量線のうち少なくとも一つの配線を配設する部位に配線用溝を形成する工程と、
上記第２絶縁膜に上記少なくとも一つの配線を成膜する工程と、
上記第２絶縁膜及び上記少なくとも一つの配線の表面を研磨して該第２絶縁膜及び上記少なくとも一つの配線の表面が同一平面になるように平坦化する工程と、
上記配線の上層に上記第１絶縁膜を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項１３】
上記走査線又は上記データ線に対応する部位の盛り上がりによって形成された凹部に上記導電性膜を埋設することにより上記画素電極を形成する
ことを特徴とする請求項１０乃至１２のいずれかに記載の電気光学装置の製造方法。
【請求項１４】
上記第１絶縁膜の厚さを上記画素電極の厚さよりも厚く成膜する
ことを特徴とする請求項１０乃至１３のいずれかに記載の電気光学装置の製造方法。
【請求項１５】
上記請求項１乃至９の何れかに記載の電気光学装置を用いて構成されている
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に形成される画素電極を有する電気光学装置、及びその製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
従来、この種の電気光学装置としては、一対の基板間に液晶等の電気光学物質が介在され、両基板の一方にマトリクス状に構成された複数の画素電極が設けられる。ここで、画素電極表面に段差や凹凸があると、液晶の配向不良等による表示不良の原因となる。すなわち、このような段差や凹凸は画素電極表面に設けられる配向膜表面の段差や凹凸となって表れ、表面に表れた段差や凹凸がラビング処理時におけるラビングむらを招き、液晶の配向不良が引き起こされて、最終的には画像表示品質の低下を招くことになる。
【０００３】
そのため、例えば特許文献１（特開２００１−１００６５８号公報）には、第１層間絶縁膜上の溝内にダマシン法を用いてデータ線を形成して平坦化し、その上に第２層間絶縁膜を介して画素電極を形成する技術が開示されている。
【０００４】
特許文献１によれば、第１層間絶縁膜の上面を平坦化することで、画素電極が平坦化され、その表面に設けられる配向膜表面の段差や凹凸が低くなり、配向特性を改善することができる。
【特許文献１】特開２００１−１００６５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に開示されている技術では、画素電極が第２層間絶縁膜の上面に形成されているため、配向膜の配向特性をより向上させるには限界がある。すなわち、画素電極の高さは、おおよそ８０ｎｍ程度有しており、この高さ分だけ、配向膜表面に段差や凹凸が表れる。この配向膜表面に表される段差や凹凸にて配向特性が低下することになる。
【０００６】
本発明は、上記事情に鑑み、基板表面を完全に平坦化し、配向膜表面の段差や凹凸を無くし、配向膜の配向特性を改善して、表示品質の向上を実現することのできる電気光学装置、電気光学装置の製造方法、及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため第１発明は、互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、上記一方の基板は、上記画素電極と、上記画素電極の直下の層に設けられた第１絶縁膜と、該第１絶縁膜の下層にマトリクス状に設けられた配線と、該配線の直下の層に設けられた第２絶縁膜とを具備し、上記第１絶縁膜の上記画素電極に対応する部位に電極用溝が形成され、該電極用溝に該画素電極が埋設され、該画素電極及び上記第１絶縁膜の表面が同一平面になるように平坦化され、上記配線の下層には該配線に対応した配線用溝が形成され、該配線用溝に該配線が埋設され、該配線及び上記第２絶縁膜の表面が同一平面になるように平坦化されていることを特徴とする。
【０００８】
このような構成では、画素電極、及び配線を、それらの下層に設けた各絶縁膜に埋設して、画素電極、及び配線と、それに対応する各絶縁膜との表面が同一面となるように平坦化したので、基板表面を完全に平坦化することができ、配向膜表面の段差や凹凸が無くなり、配向膜の配向特性を改善して、表示品質の向上を実現することができる。
【０００９】
第２発明は、互いに対向する一対の基板間に電気光学物質が配置され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置において、上記一方の基板はマトリクス状に設けられた配線を有し、上記配線の上層に積層された絶縁膜において該配線に対応する部位が該配線により盛り上げられて上記画素電極に対応する部位に凹部が形成され、上記凹部に上記画素電極が配設され、上記画素電極及び上記絶縁膜の表面が同一平面になるように平坦化されていることを特徴とする。
【００１０】
このような構成では、配線の上層に積層された絶縁膜の、配線に対応する部位が、この該配線により盛り上げられている場合は、この盛り上がりにより画素電極に対応する部位に凹部が形成されるので、この凹部に画素電極を配設することで、画素電極と絶縁膜との表面を同一平面になるように平坦化させることができる。その結果、基板表面を完全に平坦化することができ、配向膜表面の段差や凹凸が無くなり、配向膜の配向特性を改善して、表示品質の向上を実現することができる。
【００１１】
第３発明は、第１、第２発明において、互いに交差する走査線及びデータ線と容量線とが設けられ、上記画素電極は該走査線及び該データ線の交差に対応して設けられており、上記配線は上記走査線、上記データ線、及び上記容量線のうち少なくとも一つであることを特徴とする。
【００１２】
このような構成では、画素電極を走査線及びデータ線の交差に対応して設け、配線を走査線、データ線、及び容量線のうち少なくとも一つとすることで、各配線、及び画素電極と及び絶縁膜とにより、少なくとも画素電極と絶縁膜との表面を同一平面になるように平坦化させることができる。
【００１３】
第４発明は、第１乃至第３発明において、上記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されていることを特徴とする。
【００１４】
このような構成では、画素電極とそれを埋設する絶縁膜との表面が平坦化されているので、その表面に配設されている配向膜を平坦化することができ、配向膜表面の段差や凹凸が無くなり、良好な配向特性を得ることができる。
【００１５】
第５発明は、第１発明において、上記第１絶縁膜の厚さは上記画素電極の厚さよりも厚いことを特徴とする。
【００１６】
このような構成では、第１絶縁膜の厚さを画素電極の厚さよりも厚くしたので、第１絶縁膜に画素電極を容易に埋設させることができる。
【００１７】
第６発明は、第２発明において、上記絶縁膜の厚さは上記画素電極の厚さよりも厚いことを特徴とする。
【００１８】
このような構成では、絶縁膜の厚さを画素電極の厚さよりも厚くしたので、この絶縁膜に画素電極を容易に埋設させることができる。
【００１９】
第７発明は、第１発明において、上記配線用溝は上記第２絶縁膜に形成されることを特徴とする。
【００２０】
このような構成では、配線用溝を第２絶縁膜に形成したので、この第２絶縁膜に形成した配線溝に配線を埋設することで、この配線と第２絶縁膜と表面を容易に平坦化させることができる。
【００２１】
第８発明は、第１発明において、上記配線用溝は上記一方の基板に形成されることを特徴とする。
【００２２】
このような構成では、配線用溝を一方の基板に形成したので、この配線溝に配線を埋設することで、この配線と第２絶縁膜と表面を容易に平坦化させることができる。
【００２３】
第９発明は、第２発明において、上記凹部に電極用溝が形成され、上記電極用溝に上記画素電極が埋設されて、上記絶縁膜及び上記画素電極の表面が同一平面になるように平坦化されていることを特徴とする。
【００２４】
このような構成では、凹部に電極用溝を形成することで、電極用溝の深さを浅くすることができ、その分、電極用溝の成形に要する時間を短縮することができる。
【００２５】
第１０発明は、互いに対向する一対の基板間に電気光学物質が介在され、該一対の基板の一方の基板上に複数の画素電極が配設されている電気光学装置の製造方法において、上記一方の基板に第１絶縁膜を成膜する工程と、上記第１絶縁膜の上記画素電極を配設する部位に電極用溝を形成する工程と、上記第１絶縁膜上に導電性膜を用いて上記画素電極を成膜する工程と、上記絶縁膜及び上記画素電極の表面を研磨して該絶縁膜及び該画素電極の表面が同一平面になるように平坦化するする工程とを備えることを特徴とする。
【００２６】
このような構成では、先ず、第１絶縁膜上に絶縁膜を成膜し、この第１絶縁膜の画素電極を配設する部位に電極用溝を形成する。そして、この第１絶縁膜上に導電性膜を用いて画素電極を成膜し、次いで、絶縁膜及び画素電極の表面を研磨して、それらの表面が同一面となるように平坦化する。画素電極が絶縁膜に埋設されて、その両者の表面が平坦化されるため、その上に配設される配向膜の表面が平坦化され、良好な配向特性を得ることができる。
【００２７】
第１１発明は、前記電気光学物質は液晶であり、上記画素電極の上層に配向膜が配設されている第１０発明の電気光学装置の製造方法であって、上記画素電極の上層に配向膜を形成する工程を含むことを特徴とする。
【００２８】
このような構成では、表面化が同一面となっている画素電極と第１絶縁膜の上層に形成される配向膜は、その表面に段差や凹凸が形成されず、良好な配向膜の配向特性を得ることができる。
【００２９】
第１２発明は、上記一方の基板は互いに交差する走査線及びデータ線と容量線とを有する第１０，第１１発明に記載の電気光学装置の製造方法であって、上記一方の基板に第２絶縁膜を成膜する工程と、上記第２絶縁膜に上記走査線、上記データ線、上記容量線のうち少なくとも一つの配線を配設する部位に配線用溝を形成する工程と、上記第２絶縁膜に上記少なくとも一つの配線を成膜する工程と、上記第２絶縁膜及び上記少なくとも一つの配線の表面を研磨して該第２絶縁膜及び上記少なくとも一つの配線の表面が同一平面になるように平坦化する工程と、上記配線の上層に上記第１絶縁膜を形成する工程とを含むことを特徴とする。
【００３０】
このような構成では、一方の基板に成膜した第２絶縁膜に、走査線、データ線、容量線のうち少なくとも一つの配線を配設する部位に配線用溝を形成し、更に、第２絶縁膜に少なくとも一つの配線を成膜する。そして、第２絶縁膜及び少なくとも一つの配線の表面を研磨すると、配線用溝に配線が埋設された状態となり、第２絶縁膜及び少なくとも一つの配線の表面が平坦化される。従って、その上層に形成される第１絶縁膜も平坦化される。
【００３１】
第１３発明は、第１０乃至第１２発明において、上記走査線又は上記データ線に対応する部位の盛り上がりによって形成された凹部に上記導電性膜を埋設することにより上記画素電極を形成することを特徴とする。
【００３２】
このような構成では、走査線又はデータ線に対応する部位の盛り上がりによって形成された凹部に導電性膜を埋設することにより画素電極を形成するようにしたので、電極用溝を形成する工程を省略することができ、工程の簡略化を実現することができる。
【００３３】
第１４発明は、第１０乃至第１３発明において、上記第１絶縁膜の厚さを上記画素電極の厚さよりも厚く成膜することを特徴とする。
【００３４】
このような構成では、第１絶縁膜を画素電極の厚さよりも厚く成膜することで、画素電極の埋設が容易になる。
【００３５】
第１５発明は、電子機器を第１乃至第９発明の何れかに記載の電気光学装置を用いて構成したことを特徴とする。
【００３６】
このような構成では、第１乃至第９発明の何れかに記載の電気光学装置を用いて電子機器を構成したので、電子機器の表示品質をより一層向上させることができる。
【発明を実施するための最良の形態】
【００３７】
以下、図面に基づいて本発明の一形態を説明する。図１〜図６に本発明の第１形態を示す。図１は素子基板をその上に形成された各構成要素と共に対向基板の側から見た平面図、図２は図１のＨ−Ｈ’断面図である。
【００３８】
図１、図２には電気光学装置の一例である液晶装置が示されている。この液晶装置は、例えば電子機器の一例である投影型表示装置のライトバルブとして用いられる。同図に示す液晶装置は、駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置であり、半導体装置を構成する素子基板１０と対向基板２０とが対向配置されている。
【００３９】
又、素子基板１０と対向基板２０との間に、電気光学物質の一例である液晶５０が封入されている。素子基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４０】
又、対向基板２０の４隅には、上下導通材１０６が設けられており、素子基板１０に設けられた上下導通端子と対向基板２０に設けられた対向電極２１との間で電気的な導通が取られる。更に、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａを規定する遮光性の額縁５３が設けられている。
【００４１】
又、画像表示領域の周辺に広がる周辺領域のうち、シール材５２が配置されたシール領域の外側部分には、データ線駆動回路１０１及び外部回路接続端子１０２が素子基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更に、素子基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。
【００４２】
図２に示すように、素子基板１０上には、画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜１６（図４参照）が形成されている。他方、対向基板２０上には、対向電極２１の他、最上層部分に配向膜２２（図４参照）が形成されている。
【００４３】
次に、液晶装置の画素部の構成について、図３を参照して説明する。図３はデータ線、走査線、画素電極等が形成された液晶装置の相隣接する複数の画素群の平面図である。
【００４４】
図３に示すように、液晶装置の素子基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ、及び容量線３００が設けられている。尚、以下の説明では、データ線６ａ、走査線３ａ、容量線３００等、各画素電極９ａの境界に配設された配線をＴＦＴ配線と総称する。
【００４５】
データ線６ａは、コンタクトホール８１を介して例えばポリシリコン膜からなる半導体層１ａのうち後述のソース領域に電気接続されている。又、画素電極９ａは、コンタクトホール８５を介して半導体層１ａのうち後述のドレイン領域１ｅ（図４参照）に電気接続されている。
【００４６】
又、半導体層１ａのうち図中右下がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用ＴＦＴ３０が設けられている。又、容量線３００は、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って、図の上方へ突出した突出部とを有する。
【００４７】
図４に基づき素子基板１０の断面構造について説明する。図４は図３のＡ−Ａ’断面図である。尚、図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４８】
ガラスや石英等からなる素子基板１０上には、下側遮光膜１１ａ、及び第１下地絶縁膜１２を介してＬＤＤ構造をなすＴＦＴ３０が形成されている。ＴＦＴ３０は半導体層１ａを有し、この半導体層１ａに、チャネル領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅが形成されている。更に、この半導体層１ａに絶縁膜２を介してゲート電極をなす走査線３ａが設けられている。
【００４９】
尚、下側遮光膜１１ａは、ＴＦＴ３０の形成領域に対応する領域、データ線６ａ及び走査線３ａ等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この下側遮光膜１１ａによって、入射光がＴＦＴ３０のチャネル領域１ａ’、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。
【００５０】
更に、ＴＦＴ３０上には第１層間絶縁膜４１が積層され、この第１層間絶縁膜４１上に
ドレイン電極３０２が形成されており、このドレイン電極３０２の一部からなる画素電位側容量電極上に、誘電体膜３０１を介して容量線３００が形成されている。本形態では、ドレイン電極３０２の一部と、容量線３００の一部とが誘電体膜３０１を介して対向配置されることで蓄積容量７０を構築している。
【００５１】
又、第１層間絶縁膜４１上に、これと同じ膜質の、第２絶縁膜としての第２層間絶縁膜４２が形成され、この第２層間絶縁膜４２にデータ線６ａが形成されている。このデータ線６ａが、第２、第１層間絶縁膜４２，４１を貫通するコンタクトホール８１を介してドレイン領域１ｅに接続されている。
【００５２】
更に、第２層間絶縁膜４２上に、第１絶縁膜としての第３層間絶縁膜４３が形成され、この第３層間絶縁膜４３上に画素電極９ａが形成されている。この画素電極９ａが、第３、第２層間絶縁膜４３，４２を貫通するコンタクトホール８５を介してドレイン電極３０２に接続されている。そして、第３層間絶縁膜４３上に、ラビング処理等の所定の配向処理が施された配向膜１６が配設されている。
【００５３】
一方、素子基板１０に対して液晶５０を介して対設する対向基板２０の対向面に、その全面に渡って対向電極２１が形成されており、その表面に、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。尚、対向電極２１は、ＩＴＯ（Indium Tin Oxide）膜等の透明導電性膜で形成されている。又、配向膜１６，２２はポリイミド膜などの有機膜から形成されている。
【００５４】
ところで、本形態によるデータ線６ａは、第２層間絶縁膜４２上に形成された溝に埋設されたダマシン構造を採用している。更に、画素電極９ａも第３層間絶縁膜４３に形成された溝に埋設されたダマシン構造を採用している。従って、画素電極９ａの表面が、第３層間絶縁膜４３の表面と同一面となり、配向膜１６の表面に段差や凹凸が表れることが無く、完全に平坦化されている。
【００５５】
次に、素子基板１０の製造工程について、図５〜図６の工程図を参照しながら説明する。尚、素子基板１０上に形成される下側遮光膜１１ａ〜第２層間絶縁膜４２迄の製造工程は、従来と同様であるため説明を省略する。又、説明を簡素化するため、図３のＣ−Ｃ’断面部分に基づいて説明する。
【００５６】
（ａ）第１層間絶縁膜４１上に誘電体膜３０１を介して容量線３００を形成した後、その上に、シリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第２層間絶縁膜４２を、常圧ＣＶＤ(Chemical Vapor Deposition)法、又は減圧ＣＶＤ法等を用いて成膜する。
【００５７】
（ｂ）次いで、第２層間絶縁膜４２のデータ線６ａを配設する位置に対し、このデータ線６ａを埋設するための溝（配線用溝）４２ａを形成する。この配線用溝４２ａは、例えばフォトリソグラフィ、及びエッチングにより、予め設定された深さに形成する。
【００５８】
（ｃ）第２層間絶縁膜４２の表面及び配線用溝４２ａに対し、Ａｌ金属等の低抵抗金属膜６０をスパッタリング法等により成膜する。その後、ＣＭＰ（化学的機械研磨）等により、低抵抗金属膜６０及び第２層間絶縁膜４２の表面を、第２層間絶縁膜４２の膜厚が所定厚みとなる一点鎖線で示す位置まで研磨する。
【００５９】
（ｄ）その結果、第２層間絶縁膜４２の表面が平坦化されると共に、配線用溝４２ａ内に低抵抗金属膜６０によってデータ線６ａが埋設される。
【００６０】
（ｅ）次いで、第２層間絶縁膜４２の表面に第３層間絶縁膜４３を成膜する。この第３層間絶縁膜４３は、第２層間絶縁膜４２と同様、シリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなり、又、データ線６ａがＡｌ金属等、低融点金属の場合は、高温処理の必要な減圧ＣＶＤ法を用いず、常圧ＣＶＤ法等、低温による成膜が可能な成膜方法を選択する。
【００６１】
（ｆ）第３層間絶縁膜４３上の画素電極９ａを配設する位置に対し、この画素電極９ａを埋設するための溝（電極用溝）４３ａ、及びコンタクトホール８５（図４参照）を各々形成する。この電極用溝４３ａ、及びコンタクトホール８５は、例えばフォトリソグラフィ、及びエッチングにより形成する。その際、電極用溝４３ａは、予め設定された深さ（例えば８０〜１００ｎｍ程度）に形成する。
【００６２】
（ｇ）第３層間絶縁膜４３の表面及び電極用溝４３ａに対し、例えばスパッタリング法等によりＩＴＯ（Indium Tin Oxide）膜等の透明導電性膜９０を成膜する。その後、ＣＭＰ等により、透明導電性膜９０及び第３層間絶縁膜４３の表面を、電極用溝４３ａに埋設された透明導電性膜９０が設定膜厚（例えば８０ｎｍ）となる一点鎖線で示す位置まで研磨する。
【００６３】
（ｈ）その結果、第３層間絶縁膜４３の表面が平坦化されると共に、電極用溝４３ａ内に埋設された透明導電性膜９０によって画素電極９ａが形成される。尚、その後、第３層間絶縁膜４３上に配向膜１６を配設し、所定にラビング処理等の配向処理が施される。
【００６４】
このように、本形態では、第２層間絶縁膜４２の表面をＣＭＰ等により平坦化した後、更に、第３層間絶縁膜４３の表面をＣＭＰ等により平坦化したので、第３層間絶縁膜４３の表面に凹凸が表れ難くなり、従って、第３層間絶縁膜４３の膜厚を比較的薄くすることができる。又、画素電極９ａが第３層間絶縁膜４３に埋設されているので、配向膜１６の表面に段差や凹凸が表れることが無く、完全に平坦化することができ、配向膜１６の配向特性をより向上させることができる。
【００６５】
又、図７〜図９に本発明の第２形態を示す。上述した第１形態では、データ線６ａを第２層間絶縁膜４２に埋設するダマシン配線としたが、本形態では、データ線６ａはダマシン配線とせず、画素電極９ａのみをダマシン配線としたものである。
【００６６】
従って、図７に示すように、データ線６ａは第２層間絶縁膜４２上にフォトリソグラフィ、及びエッチングにより通常どおり形成されており、画素電極９ａのみが第３層間絶縁膜４３に埋設されている。
【００６７】
又、図３に示すように、ＴＦＴ配線（走査線３ａ、容量線３００、データ線６ａ等）は、画素電極９ａの縦横の境界上に積層されており、従って、図８に示すように、画素電極９ａが配設される領域が凹部４３ｂとなり、その周囲が盛り上がった構造となる。本形態では、凹部４３ｂを利用して画素電極９ａを埋設するようにしたものである。
【００６８】
本形態による素子基板１０の製造工程について、図８〜図９の工程図を参照しながら説明する。尚、素子基板１０上に形成される下側遮光膜１１ａ〜第２層間絶縁膜４２迄の工程は、従来と同様であるため説明を省略する。又、説明を簡素化するため、図３のＣ−Ｃ’断面部分に基づいて説明する。
【００６９】
（ａ）第２層間絶縁膜４２上にデータ線６ａをフォトリソグラフィ、及びエッチングにより形成する。
【００７０】
（ｂ）次いで、第２層間絶縁膜４２の表面に、常圧ＣＶＤ法等を用いて第３層間絶縁膜４３を厚め（例えば３０００〜４０００ｎｍ）に成膜する。各層間絶縁膜４１〜４３の成膜過程において、ＴＦＴ配線（走査線３ａ、容量線３００、データ線６ａ等）が配設されている部位は、他の部位に比し次第に盛り上がった状態で成膜される。従って、第３層間絶縁膜４３は、画素電極９ａが配設される部位に凹部４３ｂが形成される。従って、この凹部４３ｂを利用することで画素電極９ａを容易に埋設することが可能となる。
【００７１】
（ｃ）第３層間絶縁膜４３上の画素電極９ａを配設する位置に対し、この画素電極９ａを埋設するための電極用溝４３ａ、及びコンタクトホール８５を形成する。この電極用溝４３ａ、及びコンタクトホール８５は、例えばフォトリソグラフィ、及びエッチングにより形成する。その際、電極用溝４３ａは、予め設定された深さ（例えば８０〜１００ｎｍ程度）に形成する。
【００７２】
（ｄ）第３層間絶縁膜４３の表面及び電極用溝４３ａに対し、例えばスパッタリング法等によりＩＴＯ膜等の透明導電性膜９０を成膜する。その後、ＣＭＰ等により、透明導電性膜９０及び第３層間絶縁膜４３の表面を、電極用溝４３ａに埋設された透明導電性膜９０が所定膜厚（例えば８０ｎｍ）となる一点鎖線で示す位置まで研磨する。
【００７３】
（ｅ）その結果、第３層間絶縁膜４３の表面が平坦化されると共に、電極用溝４３ａ内に埋設された透明導電性膜９０によって画素電極９ａが形成される。尚、その後、第３層間絶縁膜４３上に配向膜１６を配設し、所定にラビング処理等の配向処理が施される。
【００７４】
このように、本形態では、画素電極９ａのみをダマシン配線としたので、製造工程を簡素化することができ、生産効率が向上し、製品コストの低減を実現することができる。
【００７５】
尚、上述した工程（ｂ）において、凹部４３ｂの深さが、必要とする画素電極９ａの膜厚（例えば８０ｎｍ）以上である場合は、第３層間絶縁膜４３に形成する電極用溝４３ａを省略し、第３層間絶縁膜４３上に透明導電性膜９０をそのまま成膜し、ＣＭＰ等により研磨して、画素電極９ａを形成するようにしても良い。又、凹部４３ｂの深さが、必要とする画素電極９ａの膜厚（例えば８０ｎｍ）よりも浅い場合であっても、その不足分だけ電極用溝４３ａを形成するようにすれば、その分、電極用溝４３ａの深さを浅くすることができ、電極用溝４３ａの成形に要する時間を短縮することができる。
【産業上の利用可能性】
【００７６】
本発明は、各種電気光学装置に適用することが可能である。例えば、ＴＦＴアクティブマトリクス駆動方式の液晶装置、パッシブマトリックス型の液晶装置、ＴＦＤ（薄型ダイオード）をスイッチング素子として備えた液晶装置等の液晶装置以外に、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Field Emission Dispiay、及びSurface-Conductin Electron-Emitter Display）、更には、ＤＬＰ（Digital Light Processing）やＤＭＤ（Digital Micromirror Device）等に組み込むことが可能である。
【図面の簡単な説明】
【００７７】
【図１】第１形態による素子基板をその上に形成された各構成要素と共に対向基板の側から見た平面図
【図２】同、図１のＨ−Ｈ’断面図
【図３】同、データ線、走査線、画素電極等が形成された液晶装置の相隣接する複数の画素群の平面図
【図４】同、図３のＡ−Ａ’断面図
【図５】同、素子基板の製造工程を示す説明図（その１）
【図６】同、素子基板の製造工程を示す説明図（その２）
【図７】第２形態によるデータ線、走査線、画素電極等が形成された液晶装置の相隣接する複数の画素群の平面図
【図８】同、素子基板の製造工程を示す説明図（その１）
【図９】同、素子基板の製造工程を示す説明図（その２）
【符号の説明】
【００７８】
１ａ’…チャネル領域、１ａ…半導体層、３ａ…走査線、６ａ…データ線、９ａ…画素電極、１０…素子基板、１０ａ…画像表示領域、１６，２２…配向膜、４２…第２層間絶縁膜、４２ａ…配線用溝、４３…第３層間絶縁膜、４３ａ…電極用溝、４３ｂ…凹部、６０…低抵抗金属膜、８１，８５…コンタクトホール、９０…透明導電性膜
【図１】
2006078722.tif 000003
【図２】
2006078722.tif 000004
【図３】
2006078722.tif 000005
【図４】
2006078722.tif 000006
【図５】
2006078722.tif 000007
【図６】
2006078722.tif 000008
【図７】
2006078722.tif 000009
【図８】
2006078722.tif 000010
【図９】
2006078722.tif 000011