(57)【要約】【課題】  ピーク値の検出可能範囲が制限されることなく、高速なピークホールド回路及びこれを搭載した電子機器を提供すること。【解決手段】  本発明に係るピークホールド回路１０では、オペアンプＯＰ２に入力される参照信号Ｖadjを調整することで、オペアンプＯＰ１の参照信号Ｖrefをシフトすることができる。その結果、オペアンプＯＰ１の最大出力範囲が上下方向にシフトすることとなり、当該出力範囲が狭い高速なオペアンプが用いられる場合であっても、ピーク値の範囲が制限されることはない。【選択図】図１
2006211072.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の電圧値である第１の電圧値と第１の参照信号の第２の電圧値との差動出力である第１の差動信号を出力する第１のコンパレータと、
前記第１の差動信号の電圧値のピーク値を保持するための第１のコンデンサと、
前記第１の参照信号を生成し、前記第１のコンデンサが保持する前記ピーク値に基づき前記第１の参照信号の第２の電圧値をシフト可能なシフト手段と
を具備することを特徴とするピークホールド回路。
【請求項２】
請求項１に記載のピークホールド回路であって、
前記第１のコンデンサは、第１の静電容量を有し、
当該ピークホールド回路は、
前記第１のコンパレータの出力側と前記第１のコンデンサとの間に接続され、前記第１の静電容量より小さい第２の静電容量を有する第２のコンデンサと、
前記第１のコンパレータの出力側と前記第１のコンデンサとの間で、前記第２のコンデンサに並列接続された抵抗と、
前記第１のコンパレータの出力側にアノードが接続され、前記第２のコンデンサ側にカソードが接続された第１のダイオードと、
前記第２のコンデンサ側にアノードが接続され、前記第１のコンデンサ側にカソードが接続された第２のダイオードと
をさらに具備することを特徴とするピークホールド回路。
【請求項３】
請求項１に記載のピークホールド回路であって、
前記シフト手段は、
前記ピーク値と第２の参照信号の第３の電圧値との差動出力である第２の差動信号を、前記第１の参照信号として前記第１のコンパレータに出力する第２のコンパレータと、
前記第２の参照信号を生成するとともに前記第３の電圧値を可変する可変手段と
を有することを特徴とするピークホールド回路。
【請求項４】
請求項３に記載のピークホールド回路であって、
前記可変手段は、前記ピーク値が前記第１の差動信号の出力範囲のほぼ中央になるように前記第３の電圧値を可変することを特徴とするピークホールド回路。
【請求項５】
請求項３に記載のピークホールド回路であって、
前記可変手段は、
前記ピーク値をモニターするモニター手段と、
前記第１のコンパレータが出力する第１の差動信号の出力範囲に、前記モニターされるピーク値が入るように、前記第３の電圧値を調整する調整手段と
を有することを特徴とするピークホールド回路。
【請求項６】
レーザ光を出射する光源と、
前記出射されたレーザ光の強度を電圧値に変換する変換手段と、
前記変換された電圧値である第１の電圧値と参照信号の第２の電圧値との差動信号を出力するコンパレータと、前記差動信号の電圧値のピーク値を保持するためのコンデンサと、前記第１の参照信号を生成し、前記コンデンサが保持する前記ピーク値に基づき前記参照信号の第２の電圧値をシフト可能なシフト手段とを有するピークホールド回路と
を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ある信号のピーク値を所定時間一定に保つピークホールド回路及びこれを搭載した電子機器に関する。
【背景技術】
【０００２】
従来から、ピークホールド回路として、例えばコンパレータ（オペアンプ）とホールド用のコンデンサとの間に２つの抵抗を直列に接続し、これら２つの抵抗で分圧された信号を上記コンパレータに帰還することにより高速化を図った回路がある（例えば、特許文献１参照。）。また、その他、高速化を実現する回路として、特許文献２が開示されている。
【特許文献１】特許第２５７９２４４号公報（明細書の[作用]、図１等）
【特許文献２】特開平１−９４２６８号公報（図４）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、コンパレータへの入力信号が例えばナノ秒オーダのピークパルスになると、その信号への追従が難しくなる。追従が難しくなる主な原因としては、コンパレータの出力遷移時間により生じる時間遅れが挙げられるが、単にスルーレートの速いコンパレータを使えばよいという訳ではなく、次のような問題が生じる。
【０００４】
出力振幅範囲が比較的大きいコンパレータでは、スルーレートが速くてもダイオードのスイッチ動作電圧に復帰するまでに時間がかかる。また、スルーレートを高くするために出力電流を大きくした場合には、グランド電圧を揺らすことになりノイズの発生を招きやすい。逆に、振幅範囲が比較的狭いコンパレータでは、電圧の時間変化が速いためスルーレートの高速化に寄与する反面、ホールド用コンデンサへ充電できる電圧範囲が狭くなり、ピーク値の検出可能範囲が制限される。
【０００５】
以上のような事情に鑑み、本発明の目的は、ピーク値の検出可能範囲が制限されることなく、高速なピークホールド回路及びこれを搭載した電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係るピークホールド回路は、入力信号の電圧値である第１の電圧値と第１の参照信号の第２の電圧値との差動出力である第１の差動信号を出力する第１のコンパレータと、前記第１の差動信号の電圧値のピーク値を保持するための第１のコンデンサと、前記第１の参照信号を生成し、前記第１のコンデンサが保持する前記ピーク値に基づき前記第１の参照信号の第２の電圧値をシフト可能なシフト手段とを具備する。
【０００７】
本発明では、第１のコンパレータとして、高速化を図るために第１の差動信号の出力振幅範囲が狭いコンパレータが用いられる場合、すなわち、第１のコンデンサが保持する電圧範囲も狭くなる場合であっても、第２の電圧値がシフト可能であることから、適切な範囲内にピーク値を設定することができる。すなわち、ピーク値の検出可能範囲が制限されず、また、高速化を達成することができる。
【０００８】
本発明において、シフト手段は、自動でシフトされる構成であってもよいし、あるいはピークホールド回路の設計段階でマニュアルでシフトされる構成であってもよい。
【０００９】
本発明の一の形態によれば、前記第１のコンデンサは、第１の静電容量を有し、当該ピークホールド回路は、前記第１のコンパレータの出力側と前記第１のコンデンサとの間に接続され、前記第１の静電容量より小さい第２の静電容量を有する第２のコンデンサと、前記第１のコンパレータの出力側と前記第１のコンデンサとの間で、前記第２のコンデンサに並列接続された抵抗と、前記第１のコンパレータの出力側にアノードが接続され、前記第２のコンデンサ側にカソードが接続された第１のダイオードと、前記第２のコンデンサ側にアノードが接続され、前記第１のコンデンサ側にカソードが接続された第２のダイオードとをさらに具備する。
【００１０】
スルーレートが速く、出力電流の変化が高速なコンパレータでは、ホールド用コンデンサの充電電圧がオーバーシュートしやすい。特に、入力信号とホールド電圧とが大きく離れている場合にはオーバーシュートが起こりやすい。オーバーシュートを避けるためには、ホールド用コンデンサの容量を大きくすればよい。これは、ｄＱ／ｄｔ＝Ｃ・ｄＶ／ｄｔ（Ｑ：電荷量、Ｃ：静電容量、Ｖ：電圧、ｔ：時間）の式より、電流が一定であれば、Ｃを大きくすることによりｄＶ／ｄｔが小さくなる、つまり電圧の時間変化が小さくなることによる。しかしながら、単にホールド用コンデンサの容量を大きくしただけでは、充電電圧がピーク値に到達するまで時間がかかるため、例えば入力信号がバースト的なパルスの場合（パルスのある区間とパルスのない区間が混ざっているケース）には、電圧ホールドコンデンサの充電電圧がピーク値に達する前にパルスが無くなるケースも考えられ、正確にピークホールドすることが難しい。本発明では、以下のような作用によりオーバーシュートを防止することができる。
【００１１】
本発明では、第１のコンデンサのホールド電圧値（ピーク値）より、入力信号の第１の電圧値が高い場合、第１のコンパレータの出力側から電流が流れ、第１及び第２のコンデンサの両者に電圧がかかる。つまり、高周波やパルス波である入力信号の場合、第２のコンデンサがショート状態となり、上記並列接続された抵抗がないものとすることができる。この場合、静電容量の小さい第２の静電容量を有する第２のコンデンサにかかる電圧の方が、第１のコンデンサのそれより高くなる。このように、第１のコンパレータから電流が流れているときは、第２のコンデンサで電圧を分担することで、第１のコンデンサの充電電圧のオーバーシュートを回避することができる。さらに詳述すると、例えば第１のコンパレータとして出力範囲が狭いものが用いられる場合、高速化に寄与するが、オーバーシュートの問題も生じる。本発明では、そのような高速化によって生じるオーバーシュートの問題を解消している。
【００１２】
本発明の一の形態によれば、前記シフト手段は、前記ピーク値と第２の参照信号の第３の電圧値との差動出力である第２の差動信号を、前記第１の参照信号として前記第１のコンパレータに出力する第２のコンパレータと、前記第２の参照信号を生成するとともに前記第３の電圧値を可変する可変手段とを有していればよい。
【００１３】
本発明の一の形態によれば、前記調整手段は、前記ピーク値が前記第１の差動信号の出力範囲のほぼ中央になるように前記第３の電圧値を調整する。これにより、ピーク値をダイナミックレンジで検出可能となり、検出精度が向上する。
【００１４】
本発明の一の形態によれば、前記可変手段は、前記ピーク値をモニターするモニター手段と、前記第１のコンパレータが出力する第１の差動信号の出力範囲に、前記モニターされるピーク値が入るように、前記第３の電圧値を調整する調整手段とを有する。このように、ピーク値がモニターされていれば、自動で第３の電圧値を調整することができる。特に、例えば、レーザ光によりディスク状の記録媒体にデータを記録し、記録されたデータを再生する光ディスク装置に本発明のピークホールド回路が搭載される場合に有効である。すなわち、第１のオペアンプに入力される当該レーザ光のパワーレベルが、例えばデータの記録時と再生時とで異なるので、第３の電圧値が自動調整されることは非常に有効である。
【００１５】
本発明に係る電子機器は、レーザ光を出射する光源と、前記出射されたレーザ光の強度を電圧値に変換する変換手段と、前記変換された電圧値である第１の電圧値と参照信号の第２の電圧値との差動信号を出力するコンパレータと、前記差動信号の電圧値のピーク値を保持するためのコンデンサと、前記第１の参照信号を生成し、前記コンデンサが保持する前記ピーク値に基づき前記参照信号の第２の電圧値をシフト可能なシフト手段とを有するピークホールド回路とを具備する。
【００１６】
本発明では、高速化を図るために第１の差動信号の出力振幅範囲が狭いコンパレータが用いられる場合、すなわち、第１のコンデンサが保持する電圧範囲も狭くなる場合であっても、第２の電圧値がシフト可能であることから、ピーク値の検出可能範囲が制限されず、また、高速化を達成することができる。電子機器としては、レーザ光を利用する機器が挙げられ、例えば光通信機器や光ディスク装置が挙げられる。光ディスク装置としては、光源は、信号を記録可能なディスクにレーザ光を照射するために該レーザ光を出射する光源である。
【発明の効果】
【００１７】
以上のように、本発明によれば、ピーク値の検出可能範囲が制限されることなく、高速化を図ることができる。また、高速化を実現しつつオーバーシュートを回避することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づき説明する。
【００１９】
図１は、本発明の一実施の形態に係るピークホールド回路を示す図である。
【００２０】
ピークホールド回路１０は、コンパレータとして前段にオペアンプＯＰ１及び後段にオペアンプＯＰ２を有している。オペアンプＯＰ１の非反転入力端子には、所定の信号Ｖ１が入力される。この入力信号Ｖ１としては、交流信号、パルス信号等が入力される。オペアンプＯＰ１の反転入力端子には、オペアンプＯＰ２の出力が参照信号Ｖrefとして入力される。これにより、オペアンプＯＰ１は、入力信号Ｖ１と参照信号Ｖrefとの差を出力する。
【００２１】
オペアンプＯＰ１の出力インターフェースとして、例えば高速なＰＥＣＬ（Positive Emitter Coupled Logic）が用いられる。ＰＥＣＬに限られず、ＥＣＬ（Emitter Coupled Logic）、ＣＭＬ（Current Mode Logic）、ＬＶＤＳ（Low Voltage Differential Signaling）等が用いられてもよい。ＰＥＣＬの出力には、通常、抵抗Ｒ１、Ｒ２が接続されて使用される。抵抗Ｒ１はグランド、抵抗Ｒ２は電源（例えば３．３[Ｖ]）に接続されている。ＰＥＣＬの出力電圧範囲は、Ｌ論理が１．５[Ｖ]、Ｈ論理が２．４[Ｖ]となっている。図２は、ＰＥＣＬの回路例を示している。
【００２２】
オペアンプＯＰ１の出力側には、後述するオーバーシュート防止用の回路３を介して、ダイオードＤ１のアノードが接続されている。ダイオードＤ１のカソードには、オペアンプＯＰ１の出力電圧をホールドするホールド用コンデンサＣ１の第１の電極が接続されている。ダイオードＤ１は、ホールド用コンデンサＣ１の放電の際に電流の逆流を阻止するために設けられている。ホールド用コンデンサＣ１の第２の電極はグランドに接続されている。ホールド用コンデンサＣ１の第１の電極は、抵抗Ｒ４及び抵抗Ｒ５を介してグランドされており、さらにオペアンプＯＰ２の非反転入力端子に接続されている。Ｃ１の静電容量と、抵抗Ｒ４及びＲ５の抵抗値により、コンデンサＣ１の放電時定数が設定される。例えば、この放電時定数は、入力信号のパルス間隔に対して十分に長くなるように設定されている。
【００２３】
オペアンプＯＰ２の反転入力端子には、所定の値に調整された電圧信号Ｖadjが入力される。通常のピークホールド回路の場合、ホールド用コンデンサＣ１のピーク電圧値がオペアンプＯＰ１に帰還されるが、本実施の形態では、オペアンプＯＰ２は、ホールド用コンデンサＣ１のピーク電圧値と、電圧信号Ｖadjとの差をオペアンプＯＰ１に出力する。抵抗Ｒ６及びＲ７は、オペアンプＯＰ２の増幅度（Ｒ６／Ｒ７）を設定するものであり、この値は、通常、非反転入力端子側のＲ４／Ｒ５と同じ値になるように設定されている。オペアンプＯＰ２、抵抗Ｒ４、Ｒ５、Ｒ６及びＲ７により、レベルシフト回路５が構成される。
【００２４】
オーバーシュート防止用回路３は、アノードがオペアンプＯＰ１に接続されたダイオードＤ２、このダイオードＤ２のカソード側に並列接続されたコンデンサＣ２及び抵抗Ｒ３を有する。ダイオードＤ２は、後述するようにコンデンサＣ２が放電する際に、オペアンプＯＰ１側への電流の流れを阻止するために接続されている。
【００２５】
各抵抗の抵抗値やコンデンサの静電容量は、例えば、Ｒ１＝８２Ω、Ｒ２＝１２０Ω、Ｒ３＝１００Ω、Ｒ４＝１００ｋΩ、Ｒ５＝１００ｋΩ、Ｒ６＝１００ｋΩ、Ｒ７＝１００ｋΩ、Ｃ１＝１０００ｐＦ、Ｃ２＝１０ｐＦとされている。しかし、これらの値に限られないことは言うまでもない。
【００２６】
以上のように構成されたピークホールド回路１０の動作について説明する。
【００２７】
まず、レベルシフト回路５以外の部分について説明する。図３に示すように、例えばパルス状の入力信号Ｖ１がオペアンプＯＰ１の非反転入力端子に入力される。図３中、Ｖ２で示す電圧が、ホールド用コンデンサＣ１に充電される電圧である。
【００２８】
今、図３中、１つのパルスだけを含む期間Ｔ１だけに注目する。ホールド用コンデンサＣ１と、コンデンサＣ２とは直列接続であるため、入力信号Ｖ１が入力されると、入力信号Ｖ１の上昇中は、コンデンサＣ１とＣ２とに同じ電荷量が充電されていき、充電電圧Ｖ２は上昇していく。入力信号Ｖ１がピークに達すると、ホールド用コンデンサＣ１がこれまで充電された電圧Ｖ２を保持する。最終的にＶ１とＶ２が同じになるまでこのような動作を繰り返す。
【００２９】
そして、入力信号の電圧値Ｖ１と、最終的なホールド用コンデンサＣ１の充電電圧Ｖ２のピーク値とが同じになったとき、抵抗Ｒ３があるために、コンデンサＣ２が抵抗Ｒ３を介して放電するとともに、オペアンプＯＰ１の出力電圧のほとんどをホールド用コンデンサＣ１が負担する。「ほとんど」というのは、ダイオードＤ１による電圧降下分を考慮したものである。
【００３０】
なお、ＰＥＣＬの場合、その出力電圧範囲が１．５[Ｖ]〜２．４[Ｖ]であるので、ホールド用コンデンサＣ１が取り得る電圧範囲は、ダイオードＤ１の電圧降下を無視すれば、同じように１．５[Ｖ]〜２．４[Ｖ]となる。
【００３１】
図４は、オーバーシュート防止用回路３がない場合の入力信号Ｖ１、ホールド用コンデンサＣ１の電圧Ｖ２を示す図である。図から判るように、オーバーシュート防止用回路３がない場合、Ｖ２がオーバーシュートを引き起こしてしまう。これに対し、オーバーシュート防止用回路３がある場合であって、例えば入力信号Ｖ１のような高速なパルス信号の場合、抵抗Ｒ３がないものとすることができ、静電容量がＣ１>Ｃ２であるため、コンデンサＣ２の方がコンデンサＣ１より電圧が高くなる。つまり、ホールド用コンデンサＣ１に比べ、コンデンサＣ２で大部分の電圧を負担することができる。その結果、ホールド用コンデンサＣ１には、図３に示すように徐々に充電されるため、オーバーシュートを回避することができる。
【００３２】
次に、レベルシフト回路５の動作について説明する。
【００３３】
例えば、図５に示すように、オペアンプＯＰ１にパルス状の入力信号Ａ−１があったとする。ホールド用コンデンサＣ１は、この入力信号Ａ−１のピーク値を保持し、オペアンプＯＰ２の非反転入力端子には、このピーク値が入力される。オペアンプＯＰ２は、当該ピーク値と、所定の電圧値に調整された参照信号Ｖadjとの差動出力を行い、その電圧値をオペアンプＯＰ１に出力する。
【００３４】
このときオペアンプＯＰ１の反転入力端子に入力される参照信号Ｖrefは、例えばＢ１−ＬからＢ１−Ｈの範囲内のレベルなるように、オペアンプＯＰ２の参照信号Ｖadjが調整されているとする。そうすると、オペアンプＯＰ１は、入力信号Ａ−１と参照信号Ｖrefとをコンパレートし、Ｌ論理Ｂ１−Ｌ及びＨ論理Ｂ１−Ｈを出力する。
【００３５】
しかし、本実施の形態では、高速化を図るためにオペアンプＯＰ１として極力出力範囲の狭いオペアンプが用いられる。したがって、図５中、右側に示したような、比較的大きなパルスＡ−２がオペアンプＯＰ１に入力された場合、Ｂ１−ＬからＢ１−Ｈの範囲内の参照信号Ｖrefと比較してしまうと、オペアンプＯＰ１の出力は常にＨ論理Ｂ１−Ｈであり、ピーク値を検出することができなくなる。
【００３６】
そこで、本実施の形態に係るピークホールド回路１０は、このような不都合を回避するため、オペアンプＯＰ２の参照信号Ｖadjを調整することで、入力信号Ａ−２のピーク値Ｖp−２を検出している。図５に示す例では、Ｖadjをマイナス側に下降させることで、オペアンプＯＰ２の出力を増加させることができ、例えばＢ１−ＬからＢ２−Ｌまでレベルを上昇させることができる。その結果、オペアンプＯＰ１のコンパレート動作可能範囲が、例えばＢ２−ＨとＢ２−Ｌの間の範囲にシフトすることになり、ピーク値Ｖp−２を検出できるようになる。逆に、ピーク値が小さすぎて検出できないときは、Ｖadjをプラス側に上昇させればよい。
【００３７】
例えばＰＥＣＬ出力の場合、出力電圧は上述したように１．５〜２．４[Ｖ]の範囲であり、したがって、ダイオードの電圧降下を無視すると、電圧ホールドコンデンサが取りうる値は、１．５〜２．４[Ｖ]となる。通常のピークホールド回路では、この値をコンパレータにフィードバックするので、入力信号のピークホールドが可能な範囲は１．５〜２．４[Ｖ]となる。レベルシフト回路５により、ピークホールド検出可能範囲を１．５−Ｖadj〜２．４−Ｖadj[Ｖ]にシフトすることができる。
【００３８】
また、例えばホールド用コンデンサＣ１のピーク値がオペアンプＯＰ１の出力範囲のほぼ中央となるように、Ｖadjが調整されるようにすることもできる。これにより、ピーク値をダイナミックレンジで検出可能となり、検出精度が向上する。
【００３９】
参照信号Ｖadjは、例えば、入力信号Ａ−１の電圧範囲や、オペアンプＯＰ１の出力電圧範囲に応じて、設計者により予め設定されていてもよい。つまり、この場合は、設計段階でＶadjが調整可能になっている。しかし、以下のように、ピーク値が自動検出されることにより、参照信号Ｖadjが自動調整されるようにしてもよい。
【００４０】
例えば図６に示すように、コンデンサＣ１に蓄積されたピーク値を検出するレベル検出器６で、ピーク値をモニターしておき、レベル検出器６はこのピーク値を参照信号調整器７に出力する。参照信号調整器７は、入力されたピーク値に基づいてＶadjを調整する。具体的には、参照信号調整器７は、Ｖadjのレベルを上下方向にスキャンさせることにより、ピーク値を検出できるようなる。また、このようにスキャンする場合に、上述のように、ホールド用コンデンサＣ１のピーク値がオペアンプＯＰ１の出力範囲のほぼ中央となるように、Ｖadjが調整されるようにしてもよい。
【００４１】
ピークホールド回路１０が、例えば、レーザ光によりディスク状の記録媒体にデータを記録し、記録されたデータを再生する光ディスク装置に搭載される場合に、上記Ｖadjのスキャンするタイミングとして、以下のような例が考えられる。
【００４２】
例えば１つの例として、当該光ディスク装置において、データ記録時のレーザパワーのレベルと、再生時のレベルとは異なるので、その記録前、再生前等にスキャンする場合が考えられる。あるいは、消去時においても、記録時と再生時との間のレーザパワー（イレーズレベル）が用いられる場合があるので、消去前にもスキャンすることができる。あるいは、他の例として、上記光ディスク装置でｎ倍速記録等が行われる場合に、通常速書き込みとｎ倍速記録とでは、レーザパワーが異なるため、それらの記録前にスキャンすることも考えられる。
【００４３】
図７は、以上のようなピークホールド回路１０が搭載される電子機器として、例えば光ディスク装置の全体構成を示すブロック図である。
【００４４】
この光ディスク装置１０１は、ＤＶＤ±Ｒ／ＲＷ、ＣＤ−Ｒ／ＲＷ、ブルーレイディスクのような光ディスク１０２を回転駆動するスピンドルモータ１０３、図示しないＰＤ（フォト・ディテクタ）やレーザ光源を有する光ピックアップ１０４、この光ピックアップ１０４を光ディスク１０２の半径方向に移動する送りモータ１０５を有する。
【００４５】
また、光ディスク装置１０１は、スピンドルモータ１０３、光ピックアップ１０４及び送りモータ１０５を駆動制御するサーボ制御部１０６、装置全体及び信号処理やサーボ制御などの個別制御を行うシステムコントローラ１０７、光ピックアップ１０４に搭載されたＰＤから出力される各種の信号に基づいてフォーカスエラー信号、トラッキングエラー信号、ＲＦ信号を生成するプリアンプ１０９、生成されたＲＦ信号から同期検出を行い、デジタル信号に変換する同期検出&Ａ／Ｄ変換器１１０、信号の変調、復調及びＥＣＣの付加、ＥＣＣに基づくエラー訂正処理を行う信号変復調器&ＥＣＣ部１１１、変復調されたデータやエラー訂正処理されたデータを一時的に蓄積するバッファメモリ１１２、映像／音声データをデコード等する映像音声処理部１１３、アナログ出力のためのＤ／Ａ変換器１１４を有する。
【００４６】
さらに、光ディスク装置１０１は、光ディスク１０２に書き込まれるデータを保有する外部コンピュータ１３０を接続するためのインターフェース１１５、信号変復調器&ＥＣＣ部１１１によりエラー訂正符号が付加されて変調されたデータを基に、レーザパルスを生成し、レーザ光源を駆動するレーザ制御部１０８を有している。上述したピークホールド回路１０は、レーザ制御部１０８等に組み込まれていればよい。
【００４７】
以上のように構成された光ディスク装置１０１の記録再生動作について説明する。
【００４８】
データ記録時においては、外部コンピュータ１３０からインターフェース１１５に入力されたデジタルデータは、信号変復調器&ＥＣＣ部１１１でエラー訂正符号が付加されて変調される。変調されたデータに基づき、レーザ制御部１０８によりパルスが生成され、光ピックアップ１０４を介して光ディスク１０２にレーザ光が照射されることで、データが記録される。データ記録の際、サーボ制御部１０６により、適宜サーボ制御がなされる。
【００４９】
一方、データ再生時においては、レーザ光が光ディスク１０２に照射されると、その戻り反射光が図示しないＰＤにより検出される。ＰＤにより検出された反射光は、プリアンプで増幅され、同期検出&Ａ／Ｄ変換器１１０により同期検出及びＡ／Ｄ変換がなされ、信号変復調&ＥＣＣ部１１１により信号復調及びエラー訂正が行われる。復調された信号から、映像音声処理部１１３により映像データ及び音声データに分離され、Ｄ／Ａ変換がなされてアナログ出力される。データ再生の際、サーボ制御部１０６により、適宜サーボ制御がなされる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施の形態に係るピークホールド回路を示す図である。
【図２】ＰＥＣＬの回路例を示す図である。
【図３】オーバーシュート用回路がある場合の入力信号及びホールド用コンデンサの電圧を示すグラフである。
【図４】オーバーシュート用回路がない場合の入力信号及びホールド用コンデンサの電圧を示すグラフである。
【図５】レベルシフト回路の動作を説明するための図である。
【図６】オペアンプＯＰ２の参照信号を調整するためのモニター手段を示すブロック図である。
【図７】本実施の形態に係るピークホールド回路が搭載される光ディスク装置の全体構成を示すブロック図である。
【符号の説明】
【００５１】
Ｒ１．Ｒ２…抵抗
Ｒ１〜Ｒ７…抵抗
Ｄ１、Ｄ２…ダイオード
Ｃ１…ホールド用コンデンサ
Ｃ２…コンデンサ
ＯＰ１、ＯＰ２…オペアンプ
３…オーバーシュート用回路
５…レベルシフト回路
６…レベル検出器
７…参照信号調整器
１０…ピークホールド回路
１０１…光ディスク装置
【図１】
2006211072.tif 000003
【図２】
2006211072.tif 000004
【図３】
2006211072.tif 000005
【図４】
2006211072.tif 000006
【図５】
2006211072.tif 000007
【図６】
2006211072.tif 000008
【図７】
2006211072.tif 000009