(57)【要約】【課題】回路基板上の面積を費消することが少なくまた電子システムの保守やアップグレードが容易な電磁妨害の低減手段を提供する。【解決手段】本発明の電子システム（１００）は、回路基板（１０３）と、該回路基板の第１の表面に取り付けられる電子デバイス（１０６）と、前記回路基板の前記第１の表面に取り外し可能に取り付けられ、前記電子デバイスを収容する部屋を画定する電磁妨害遮蔽部材（１０２）と、前記回路基板の第２の表面に取り付けられる導電性部材（１１０）と、前記回路基板の前記第１の表面から前記第２の表面まで延びて、前記電磁妨害遮蔽部材を前記導電性部材に電気的に接続する少なくとも１つの導電性構造とを備えている。【選択図】図１
2006173609.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、
該回路基板の第１の表面に取り付けられる電子デバイスと、
前記回路基板の前記第１の表面に取り外し可能に取り付けられ、前記電子デバイスを収容する部屋を画定する電磁妨害遮蔽部材と、
前記回路基板の第２の表面に取り付けられる導電性部材と、
前記回路基板の前記第１の表面から前記第２の表面まで延びて、前記電磁妨害遮蔽部材を前記導電性部材に電気的に接続する少なくとも１つの導電性構造と
を備えることを特徴とする電子システム。
【請求項２】
前記導電性構造は、前記回路基板を貫通して延びる貫通導体を含むことを特徴とする請求項１に記載の電子システム。
【請求項３】
前記回路基板を貫通して延びて、前記電磁妨害遮蔽部材を前記導電性部材に接続する追加の貫通導体をさらに備えることを特徴とする請求項２に記載の電子システム。
【請求項４】
前記導電性構造は、前記回路基板の表面上に形成される層であって、前記第１の表面から前記第２の表面まで延びる層を含むことを特徴とする請求項１に記載の電子システム。
【請求項５】
前記電磁妨害遮蔽部材は、前記回路基板のほぼ周縁に取り付けられることを特徴とする請求項１に記載の電子システム。
【請求項６】
前記電磁妨害遮蔽部材は、前記回路基板から単体として取り外し可能である剛性電磁妨害遮蔽部材であることを特徴とする請求項１に記載の電子システム。
【請求項７】
前記電磁妨害遮蔽部材は、前記電子デバイスを収容する前記部屋を画定する金籠を含み、
該電子システムは、前記部屋内に気流を発生させる気流発生装置をさらに備えることを特徴とする請求項６に記載の電子システム。
【請求項８】
前記部屋は、気流により前記電子デバイスを冷却することを可能にすることを特徴とする請求項１に記載の電子システム。
【請求項９】
前記導電性部材は、前記回路基板の前記第２の表面を覆う導電性板材を含むことを特徴とする請求項１に記載の電子システム。
【請求項１０】
前記回路基板の前記第２の表面に取り付けられる少なくとももう１つの電子デバイスをさらに備え、前記導電性部材は、該少なくとももう１つの電子デバイスを収容する部屋を画定するもう１つの電磁妨害遮蔽部材を含み、該もう１つの電磁妨害遮蔽部材は、前記回路基板の前記第２の表面に取り付けられることを特徴とする請求項１に記載の電子システム。
【請求項１１】
前記回路基板の前記第２の表面に取り付けられる他の電子デバイスを複数さらに備え、前記導電性部材は、該他の電子デバイスを収容する部屋を画定するもう１つの電磁妨害遮蔽部材を含み、該もう１つの電磁妨害遮蔽部材は、前記回路基板の前記第２の表面に取り付けられることを特徴とする請求項１に記載の電子システム。
【請求項１２】
前記回路基板は、第１の回路基板を構成し、前記電磁妨害遮蔽部材は、第１の電磁妨害遮蔽部材を構成し、前記導電性部材は、第２の電磁妨害遮蔽部材を構成し、該電子システムは、第２の回路基板をさらに備え、前記第２の電磁妨害遮蔽部材は、前記第１の回路基板の第２の表面及び前記第２の回路基板の第１の表面に取り付けられ、それによって、前記第１の回路基板、前記第２の電磁妨害遮蔽部材、及び前記第２の回路基板が第２の部屋を画定するようにすることを特徴とする請求項１に記載の電子システム。
【請求項１３】
前記第１の回路基板の前記第２の表面及び前記第２の回路基板の前記第１の表面のうちの少なくとも１つに取り付けられる追加の電子デバイスをさらに備え、該追加の電子デバイスは、前記第２の部屋内に収容されることを特徴とする請求項１２に記載の電子システム。
【請求項１４】
第３の回路基板と、前記第２の回路基板の第２の表面と前記第３の回路基板の第１の表面の間に取り付けられる第３の電磁妨害遮蔽部材と、前記第３の回路基板の第２の表面に取り付けられる第４の電磁妨害遮蔽部材とをさらに備えることを特徴とする請求項１３に記載の電子システム。
【請求項１５】
前記第２の回路基板、前記第３の電磁妨害遮蔽部材、及び前記第３の回路基板は、第３の部屋を画定し、前記第３の回路基板及び前記第４の電磁妨害遮蔽部材は、第４の部屋を画定し、該電子システムは、前記第３の部屋及び前記第４の部屋内に収容される追加の電子デバイスをさらに備えることを特徴とする請求項１４に記載の電子システム。
【請求項１６】
電子デバイスを回路基板の第１の表面に取り付けること、
前記電子デバイスを収容する部屋を画定する電磁妨害遮蔽部材を前記回路基板の前記第１の表面に取り外し可能に取り付けること、
導電性部材を前記回路基板の第２の表面に取り付けること、及び
前記回路基板を介して前記電磁妨害遮蔽部材を前記導電性部材に電気的に接続すること
を含むことを特徴とする電子システムの構成方法。
【請求項１７】
前記電磁妨害遮蔽部材を前記回路基板の前記第１の表面に取り付けることは、前記電磁妨害遮蔽部材を前記回路基板のほぼ周縁に取り付けることを含むことを特徴とする請求項１６に記載の電子システムの構成方法。
【請求項１８】
前記電磁妨害遮蔽部材を前記導電性部材に電気的に接続することは、前記回路基板を貫通する導体を用いて行われることを特徴とする請求項１６に記載の電子システムの構成方法。
【請求項１９】
前記電磁妨害遮蔽部材を単体として前記回路基板の前記第１の表面から取り外すことをさらに含むことを特徴とする請求項１６に記載の電子システムの構成方法。
【請求項２０】
前記取り外した電磁妨害遮蔽部材を前記回路基板の前記第１の表面に再び取り付けることをさらに含むことを特徴とする請求項１９に記載の電子システムの構成方法。
【請求項２１】
前記部屋内に気流を発生させることであって、それによって、前記電子デバイスを冷却する、気流を発生させることをさらに含むことを特徴とする請求項１６に記載の電子システムの構成方法。
【請求項２２】
前記気流を発生させることは、前記電磁妨害遮蔽部材に取り付けられた気流発生装置を用いることを含むことを特徴とする請求項２１に記載の電子システムの構成方法。
【請求項２３】
前記導電性部材を前記回路基板の前記第２の表面に取り付けることは、該回路基板の該第２の表面を覆う導電性板材を取り付けることを含むことを特徴とする請求項１６に記載の電子システムの構成方法。
【請求項２４】
少なくとももう１つの電子デバイスを前記回路基板の前記第２の表面に取り付けること
をさらに含み、前記導電性部材は、前記少なくとももう１つの電子デバイスを収容する部屋を画定するもう１つの電磁妨害遮蔽部材を含むことを特徴とする請求項１６に記載の電子システムの構成方法。
【請求項２５】
前記回路基板は、第１の回路基板を構成し、前記電磁妨害遮蔽部材は、第１の電磁妨害遮蔽部材を構成し、前記導電性部材は、第２の電磁妨害遮蔽部材を構成し、該電子システムの構成方法は、
第２の回路基板を設けること、
前記第２の電磁妨害遮蔽部材を前記第１の回路基板の前記第２の表面及び前記第２の基板の第１の表面に取り付けることであって、それによって、前記第１の回路基板、前記第２の電磁妨害遮蔽部材、及び前記第２の回路基板が第２の部屋を画定するようにする、前記第２の電磁妨害遮蔽部材を前記第１の回路基板の前記第２の表面及び前記第２の基板の第１の表面に取り付けること、
をさらに含むことを特徴とする請求項２４に記載の電子システムの構成方法。
【請求項２６】
追加の電子デバイスを前記第１の回路基板の前記第２の表面及び前記第２の回路基板の第１の表面のうちの少なくとも１つに取り付けて、該追加の電子デバイスは、前記第２の部屋内に収容されるようにすることをさらに含むことを特徴とする請求項２５に記載の電子システムの構成方法。
【請求項２７】
電子デバイスを取り付ける第１の表面及び第２の表面を有する回路基板と共に使用する装置であって、
前記回路基板の前記第１の表面に取り外し可能に取り付けられる第１の電磁妨害遮蔽部材であって、前記回路基板の前記第１の表面に取り付けられる少なくとも１つの電子デバイスを収容する部屋を画定する第１の電磁妨害遮蔽部材と、
前記回路基板の前記第２の表面に取り外し可能に取り付けられる第２の電磁妨害遮蔽部材であって、前記回路基板の前記第２の表面に取り付けられる少なくとも１つの電子デバイスを収容する部屋を画定する第２の電磁妨害遮蔽部材と、
前記回路基板の前記第１の表面から前記第２の表面まで延びて前記第１の電磁妨害遮蔽部材と前記第２の電磁妨害遮蔽部材を電気的に接続する少なくとも１つの導電性構造と
を備えることを特徴とする、回路基板と共に使用する装置。
【請求項２８】
前記導電性構造は、前記回路基板を貫通して延びる貫通導体を含むことを特徴とする請求項２７に記載の回路基板と共に使用する装置。
【請求項２９】
前記回路基板を貫通して延びて、前記電磁妨害遮蔽部材を前記導電性部材に接続する追加の貫通導体をさらに備えることを特徴とする請求項２８に記載の回路基板と共に使用する装置。
【請求項３０】
前記導電性構造は、前記回路基板の表面に形成される層であって、前記第１の表面から前記第２の表面まで延びる層を含むことを特徴とする請求項２７に記載の回路基板と共に使用する装置。
【請求項３１】
前記第１の電磁妨害遮蔽部材は、前記回路基板のほぼ周縁に取り付けられることを特徴とする請求項２７に記載の回路基板と共に使用する装置。
【請求項３２】
前記第１の電磁妨害遮蔽部材によって画定される前記部屋は、前記第１の表面に取り付けられた前記少なくとも１つの電子デバイスを気流により冷却することを可能にすることを特徴とする請求項２７に記載の回路基板と共に使用する装置。
【請求項３３】
回路基板と、該回路基板の第１の表面に取り付けられた電子デバイスとを有する電子システム内で使用する装置であって、
電磁妨害遮蔽部材を提供する手段であって、前記回路基板の前記第１の表面に取り外し可能に取り付けられるとともに、前記電子デバイスを収容する部屋を画定する電磁妨害遮蔽部材手段と、
前記回路基板の第２の表面に取り付けるための導電手段と、
前記回路基板を介して前記電磁妨害遮蔽部材手段を前記導電手段に電気的に接続する手段と
を備えることを特徴とする、電子システム内で使用する装置。
【請求項３４】
前記導電手段は、電磁妨害遮蔽部材を提供する第２の手段であって、前記回路基板の前記第２の表面に取り付けられる電子デバイスを収容するもう１つの部屋を画定する、第２の電磁妨害遮蔽部材手段を備えることを特徴とする請求項３３に記載の電子システム内で使用する装置。
【請求項３５】
前記第１の電磁妨害遮蔽部材手段によって画定される前記部屋内に気流を発生させる手段をさらに備えることを特徴とする請求項３３に記載の電子システム内で使用する装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子システムに関し、特に電磁妨害を低減する為の技術に関する。
【背景技術】
【０００２】
コンピュータシステムのような電子システム内の電子デバイスの動作速度の絶え間ない増加に伴い、動作中の電子デバイスは比較的大量の電磁放射を発生する。このような電磁放射は、他の電子システムの動作に干渉する可能性がある電磁妨害を発生する。このため、政府機関は、電子システムからの電磁放射を減らすための規制を制定してきた。
【０００３】
電磁妨害を減らすために広く用いられている技法は、電磁妨害遮蔽部材の使用である。多くの場合、電磁妨害遮蔽部材は、電子システムの外側キャビネット又はハウジングによって提供される遮蔽された囲いの形態である。他の事例では、金籠の形態の電磁妨害遮蔽部材がシステム囲い内に設けられて、個々の電子デバイスを覆い、そうした個々の電子デバイスの動作中に電磁妨害を抑制している。
【０００４】
電子システムは通常、電子デバイスが取り付けられる１つ又は複数の回路基板を含む。個々の電子デバイスに金籠を使用すると、電子デバイスを取り付ける回路基板表面の貴重な面積を多く取ってしまう場合が多い。電子デバイスの取り付けに利用できる回路基板の表面積の減少は、同数の電子デバイスの取り付けにより大きな回路基板を使用しなければならないことを意味する可能性があり、これは製造コストの増加につながる可能性がある。
【０００５】
使用されている別の形態の電磁妨害遮蔽部材として、回路基板表面上にある電子デバイスに施される電磁妨害コーティングがある。電磁妨害コーティングは、電子デバイスの形状に適合する。しかし、電磁妨害コーティングに伴う問題は、保守又はアップグレードを行うために電子デバイスにアクセスしたい場合のコーティングの除去に伴う困難さである。電磁妨害コーティングの任意の部分を除去するには、電磁妨害コーティングの一部を切り取らねばならず、これは電磁妨害コーティングが破損することを意味する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、上記を踏まえて、回路基板上の面積を費消することが少なくまた電子システムの保守やアップグレードが容易な電磁妨害の低減手段を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の課題を解決するための一態様での電子システムは、回路基板と、該回路基板の第１の表面に取り付けられる電子デバイスと、前記回路基板の前記第１の表面に取り外し可能に取り付けられ、前記電子デバイスを収容する部屋を画定する電磁妨害遮蔽部材と、
前記回路基板の第２の表面に取り付けられる導電性部材と、前記回路基板の前記第１の表面から前記第２の表面まで延びて、前記電磁妨害遮蔽部材を前記導電性部材に電気的に接続する少なくとも１つの導電性構造とを備えている。
【０００８】
また、前記電磁妨害遮蔽部材は、前記回路基板から単体として取り外し可能である剛性電磁妨害遮蔽部材としてもよいし、また、前記電磁妨害遮蔽部材は、前記電子デバイスを収容する前記部屋を画定する金籠を含み、該電子システムは、前記部屋内に気流を発生させる気流発生装置をさらに備え、気流により前記電子デバイスを冷却することを可能にしてもよい。
【０００９】
さらに、前記回路基板の前記第２の表面に取り付けられる少なくとももう１つの電子デバイスをさらに備え、前記導電性部材は、該少なくとももう１つの電子デバイスを収容する部屋を画定するもう１つの電磁妨害遮蔽部材を含み、該もう１つの電磁妨害遮蔽部材は、前記回路基板の前記第２の表面に取り付けられるようにしてもよい。
【００１０】
また、前記回路基板は、第１の回路基板を構成し、前記電磁妨害遮蔽部材は、第１の電磁妨害遮蔽部材を構成し、前記導電性部材は、第２の電磁妨害遮蔽部材を構成し、該電子システムは、第２の回路基板をさらに備え、前記第２の電磁妨害遮蔽部材は、前記第１の回路基板の第２の表面及び前記第２の回路基板の第１の表面に取り付けられ、それによって、前記第１の回路基板、前記第２の電磁妨害遮蔽部材、及び前記第２の回路基板が第２の部屋を画定するようにしてもよい。
【００１１】
本発明の第二の態様の電子システムの構成方法には、電子デバイスを回路基板の第１の表面に取り付けること、前記電子デバイスを収容する部屋を画定する電磁妨害遮蔽部材を前記回路基板の前記第１の表面に取り外し可能に取り付けること、導電性部材を前記回路基板の第２の表面に取り付けること、及び、前記回路基板を介して前記電磁妨害遮蔽部材を前記導電性部材に電気的に接続することが含まれる。
【００１２】
本発明の第三の態様の電子デバイスを取り付ける第１の表面及び第２の表面を有する回路基板と共に使用する装置は、前記回路基板の前記第１の表面に取り外し可能に取り付けられる第１の電磁妨害遮蔽部材であって、前記回路基板の前記第１の表面に取り付けられる少なくとも１つの電子デバイスを収容する部屋を画定する第１の電磁妨害遮蔽部材と、前記回路基板の前記第２の表面に取り外し可能に取り付けられる第２の電磁妨害遮蔽部材であって、前記回路基板の前記第２の表面に取り付けられる少なくとも１つの電子デバイスを収容する部屋を画定する第２の電磁妨害遮蔽部材と、前記回路基板の前記第１の表面から前記第２の表面まで延びて前記第１の電磁妨害遮蔽部材と前記第２の電磁妨害遮蔽部材を電気的に接続する少なくとも１つの導電性構造とを備える。
【００１３】
本発明の第四の態様は、回路基板と、該回路基板の第１の表面に取り付けられた電子デバイスとを有する電子システム内で使用する装置であって、電磁妨害遮蔽部材を提供する手段であって、前記回路基板の前記第１の表面に取り外し可能に取り付けられるとともに、前記電子デバイスを収容する部屋を画定する電磁妨害遮蔽部材手段と、前記回路基板の第２の表面に取り付けるための導電手段と、前記回路基板を介して前記電磁妨害遮蔽部材手段を前記導電手段に電気的に接続する手段とを備える。
【発明を実施するための最良の形態】
【００１４】
図１は、電子デバイス１０６が取り付けられる第１の表面１０４を有する回路基板１０３を含むアセンブリ１００を示す。このアセンブリ１００は、コンピュータシステムのような電子システムの一部である。電子デバイス１０６の例としては、プロセッサ、メモリデバイス、入出力（Ｉ／Ｏ）コントローラ、ビデオコントローラ、ネットワークインタフェースコントローラ、周辺デバイス等がある。
【００１５】
動作中、電子デバイス１０６は、電磁妨害を起こす可能性がある電磁放射を発生する。電磁妨害を低減するために、回路基板１０３の第１の表面１０４に電磁妨害遮蔽部材１０２を取り付ける。この電磁妨害遮蔽部材１０２は少なくとも部分的に、金属又は導電性の非金属材料のような導電性材料で形成する。１実施形態において、電磁妨害遮蔽部材１０２は、電子デバイス１０６が収まることのできる内部部屋１０５を画定する籠である。電子デバイス１０６を取り付けるための回路基板１０３の第１の表面１０４の表面積をより大きくするために、電磁妨害遮蔽部材１０２の側壁１０７は、（図１に示すように）回路基板１０３の周縁に配置する。電磁妨害遮蔽部材１０２の側壁１０７は、回路基板１０３の（周縁を画定する）ほぼ縁部に配置する。
【００１６】
電磁妨害遮蔽部材１０２は、側壁１０７及び上部カバー１０１を有して、部屋１０５を画定するほぼカップ型の構造を提供する。図１において、ほぼカップ型の構造は、側壁１０７と上部カバー１０１の間が直角である。代替構成では、上部カバー１０１と側壁１０７の間の遷移をより湾曲したものにしてもよい。
【００１７】
回路基板１０３に対する電磁妨害遮蔽部材１０２の取り付け構成を図２により詳細に示す。図２は、図１の破線枠内の細部を示す。電磁妨害遮蔽部材１０２の下部接触縁部１０９を電磁妨害ガスケット１１２に接触させ、この電磁妨害ガスケット１１２を導電性表面パッド２００に接触させる。電磁妨害ガスケット１１２は、弾性導電性材料で形成され、電磁妨害遮蔽部材１０２の接触縁部１０９と表面パッド２００との間の優れた電気接触を可能にする。表面パッド２００は、導電性材料を含み、回路基板１０３の第１の表面１０４上に導電性材料の層を堆積させることによって形成することができる。
【００１８】
さらに図２に示すように、回路基板１０３の貫通孔内に、回路基板１０３の第１の表面１０４から第２の表面２０６まで貫通導体（ビア）２０２が延びる。回路基板１０３の第１の表面１０４及び第２の表面２０６は、回路基板１０３の両側にある。貫通導体２０２は、導電性材料で形成され、（回路基板１０３の第１の表面１０４上の）表面パッド２００と、回路基板１０３の第２の表面２０６に取り付けられる導電性部材１１０との間の電気的接続を可能にする。１実施形態において、導電性部材１１０は、回路基板の特定の用途（例えば、電子デバイスの動作周波数、電子デバイスの配置及び位置、並びに他の要因）に応じて適切な電磁妨害遮蔽部材を提供するのに十分な回路基板１０３の第２の表面２０６の領域を覆う板材である。導電性板材１１０は、貫通導体２０２、表面パッド２００、電磁妨害ガスケット１１２、及び電磁妨害遮蔽部材１０２と協働して、部屋１０５（図１）内から電磁妨害遮蔽部材１０２の外側の領域への電磁放射を抑制する完全な囲いを提供する。また、電磁妨害遮蔽部材は、外部電磁妨害放射が囲い内に入ることも抑制することができる。
【００１９】
さらに図１に示すように、回路基板１０３の第２の表面２０６にコネクタ１０８を設けて、アセンブリ１００をシステムの他の何らかの部分に電気的に接続する。コネクタ１０８は、信号ピン及び電源電圧ピンを有する。コネクタ１０８は、導電性板材１１０に電気的に接続された遮蔽部材を含んで、アセンブリ１００の部屋１０５からのコネクタ１０８を介した、又はコネクタ１０８周辺における電磁放射を抑制する、遮蔽されたコネクタである。
【００２０】
電磁妨害遮蔽部材１０２を、取り付け機構１１４（図２）により回路基板１０３の第１の表面１０４に取り外し可能に取り付ける。取り付け機構１１４を用いて、電磁妨害遮蔽部材１０２を単体として回路基板１０３から取り外し、その後、回路基板１０３に再び取り付けることができる。電磁妨害遮蔽部材１０２を単体として取り外すことができるということは、電磁妨害遮蔽部材のいずれの部分も破壊したり切断したりすることなく、電磁妨害遮蔽部材全体を取り外すことができることを意味する。取り付け機構１１４の例には、ねじ、ナット及びボルト機構、リベット、ラッチ、ファスナー、又は他のタイプの取り付け機構がある。取り付け機構１１４は、電磁妨害遮蔽部材１０２のフランジ部分１１６（このフランジ部分１１６は電磁妨害遮蔽部材１０２から外部に突出する）を回路基板１０３の周縁に取り付ける。他の実施形態では、電磁妨害遮蔽部材１０２を回路基板１０３に取り外し可能に取り付けるための他の技法を用いてもよい。例えば、電磁妨害遮蔽部材１０２は、はんだ付け又は他の接合技法により回路基板１０２に永久的又は半永久的に取り付けてもよい。
【００２１】
電磁妨害遮蔽部材１０２を回路基板の表面１０４に取り外し可能に取り付けることによって、電磁妨害遮蔽部材１０２を容易に且つ便宜よく取り外して、回路基板１０３に取り付けられた電子デバイス１０６へのアクセスを可能にできる。したがって、例えば、アップグレード（ＣＰＵ又はメモリデバイスのアップグレード等）又は保守を行うために、ユーザは、電磁妨害遮蔽部材１０２を取り外し、選択した電子デバイスを交換し、同一の電磁妨害遮蔽部材１０２を回路基板１０３に再び取り付けることができる。
【００２２】
図３は、２つの電磁妨害遮蔽部材１０２Ａ及び２５４を含むアセンブリの別の実施形態を示す。電磁妨害遮蔽部材１０２Ａは、電磁妨害遮蔽部材１０２Ａに気流発生装置２５０を設けて電磁妨害遮蔽部材１０２Ａの部屋１０５内に気流を発生させることを除いて、図１に示す電磁妨害遮蔽部材１０２とほぼ同じである。図示していないが、電磁妨害遮蔽部材１０２Ａ及び２５４は、（図２の１１４と同様の）取り付け機構により図３の回路基板１０３に取り付ける。
【００２３】
気流発生装置２５０は、部屋１０５内から電磁妨害遮蔽部材１０２Ａの外側の位置へ気流を導く。この気流により、電磁妨害遮蔽部材１０２Ａの部屋１０５内に取り付けられた電子デバイス１０６を冷却することができる。気流発生装置２５０内に導電性スクリーンを設けて電磁妨害を閉じ込めるようにしてもよい。
【００２４】
図３の実施形態では、回路基板１０３の第２の表面２０６を覆う導電性板材１１０（図１）の代わりに、導電性板材１１０Ａが回路基板１０３の第２の表面２０６を部分的に覆う。回路基板１０３の第２の表面２０６の残りの部分は、１つ又は複数の電子デバイス２５６を内部に設けることができる部屋２５３を画定する電磁妨害遮蔽部材２５４で覆う。電子デバイス（複数可）２５６は、回路基板１０３の第２の表面２０６に取り付ける。
【００２５】
電磁妨害遮蔽部材２５４の接触縁部を電磁妨害ガスケット２５２に接触させ、電磁妨害遮蔽部材２５４と、導電性板材１１０Ａ、及び貫通導体（図２に示す貫通導体２０２等）によって回路基板１０３の反対側１０４にある表面パッド２００に電気的に接続される導電性表面パッドのような導電性構造との間の電気的接続を高める。
【００２６】
図３の構成を使用することによって、電子デバイスの取り付けに利用できる表面積をより大きくする一方で、同時に、電磁放射を抑制する効果的な電子遮蔽部材を提供する。
【００２７】
図４は、それぞれの貫通導体２０２（図２）を収容して、電磁妨害遮蔽部材（電磁妨害遮蔽部材１０２又は１０２Ａ等）を、回路基板１０３の反対側にある導電性構造（図２の導電性板材１１０、又は図３の導電性板材１１０Ａ又は電磁妨害遮蔽部材２５４等）に電気的に接続する貫通孔３０２を設けた回路基板１０３の上面図である。電磁放射を効果的に抑制するために、隣接する貫通孔３０２の中心線間の間隔Ｄ１を定める。貫通孔３０２間の距離Ｄ１は、回路基板１０３上に取り付けられる電子デバイスについて予期される最高動作周波数に基づいて選択する。周波数は、波長と関連する。したがって、間隔Ｄ１は、（最高動作周波数に関連する）最短の波長と比べて十分に小さくなるように選択し、電磁放射を効果的に閉じ込めるようにする。
【００２８】
図５は、（破線３００で示す矩形領域によって表される）利用可能な表面積を示す上面図である。回路基板１０３の（周縁を画定する）縁部の近くに電磁妨害遮蔽部材１０２（又は１０２Ａ）の側壁１０７（図１）を設けることによって、電子デバイスの取り付けに利用できる表面積３００をより大きくする。結果として、より多数の電子デバイス及び／又はより高密度の電子デバイスを回路基板１０３上に設ける一方で、電磁妨害遮蔽部材１０２又は１０２Ａを用いて電磁放射の効果的な抑制を依然として達成することができる。電磁妨害遮蔽部材１０２（又は１０２Ａ）の側壁１０７は、回路基板のほぼ周縁にある。電磁妨害遮蔽部材１０２の側壁は、回路基板の対応する側縁部に可能な限り近付けた場合、回路基板の「ほぼ」周縁にある一方で、電磁妨害遮蔽部材を回路基板に取り付けるための任意の取り付け機構のための余地が依然としてある。
【００２９】
図６は、複数の回路基板４０２、４１６、及び４３２を含み、異なる実施形態を示す。図６には３つの回路基板を示すが、異なる実施形態では、より少ない又は多い数の回路基板を使用できることが考えられる。各回路基板は、電子デバイスを取り付けることのできる２つの表面を有する。回路基板の表面に取り付けられるこうした電子デバイスの電磁放射を閉じ込めるために、電磁妨害遮蔽部材４００、４２２、４３８、及び４４２を設ける。電磁妨害遮蔽部材４００及び４４２は、図１の電磁妨害遮蔽部材１０２と同様の形状（ほぼカップ型）である。一方、電磁妨害遮蔽部材４２２及び４３８の各々は、側壁を有するが、上部カバーも底部カバーも有しない。
【００３０】
回路基板４０２は、電子デバイス４０４が取り付けられる第１の表面４１０を有する。回路基板４０２はまた、第１の表面４１０とは反対側に、１つ又は複数の電子デバイス４１４を取り付けることのできる第２の表面４１２を有する。
【００３１】
同様に、電子デバイス４２０を回路基板４１６の第１の表面４１８に取り付けるのに対し、電子デバイス４２６及び電子デバイス４３０を回路基板４１６の第２の表面４２４に取り付ける。同様に、電子デバイス４２８及び４３０を回路基板４３２の第１の表面４３４に取り付ける一方で、電子デバイス４４０を回路基板４３２の第２の表面４３６に取り付ける。
【００３２】
回路基板４０２の第１の表面４１０に電磁妨害遮蔽部材４００を取り付ける。電磁妨害遮蔽部材４００の接触縁部は、電磁妨害ガスケット４４８、導電性構造（図７に示す導電性表面パッド５０２及び５０６並びに貫通導体５００等）、及び電磁妨害ガスケット４５０を介して電磁妨害遮蔽部材４２２に電気的に接続する。
【００３３】
図７に示すように、貫通導体５００は、回路基板４０２を貫通して延びる。別法として、貫通導体５００を用いる代わりに、（回路基板表面に形成される）導電層５０３が、回路基板の側面５０４を包み込んで、回路基板の対向表面５０８及び５１０上にある表面パッド５０２及び５０６を電気的に接続してもよい。層５０３は、回路基板処理技法を用いて回路基板の表面に形成することができる。層５０３は、図１又は図３の構成の電磁妨害遮蔽部材にも適用することができる。層５０３及び貫通導体５００は、回路基板の（電子デバイスのような構成部品を取り付けるための）一方の取り付け表面から回路基板のもう一方の取り付け表面まで延びる導電性構造の例である。
【００３４】
図６にさらに示すように、電磁妨害遮蔽部材４２２を同様に、電磁妨害ガスケット４５２、導電性構造（５００、５０２、５０６）、及び電磁妨害ガスケット４５４によって電磁妨害遮蔽部材４３８に電気的に接続する。同様に、電磁妨害遮蔽部材４３８を、電磁妨害ガスケット４５６、導電性構造（５００、５０２、５０６）、及び電磁妨害ガスケット４５８によって電磁妨害遮蔽部材４４２に電気的に接続する。
【００３５】
電磁妨害遮蔽部材４００、４２２、４３８、４４２、ガスケット４４８、４５０、４５２、４５４、４５６、及び４５８、並びにそれぞれの導電性構造５００、５０２、５０６の組の組み合わせが、電磁妨害保護を行う完全な囲い（電磁妨害容器）を形成する。このようにして、複数の電磁妨害保護部屋を設けて、電子デバイスを収容するとともに、部屋内の構成部品を外部電磁妨害から保護する。図６に示すように、電磁妨害遮蔽部材の各々は、回路基板の周縁に設けられる側壁を有して、電子デバイスを取り付けるための回路基板上の表面積をより大きくする。
【００３６】
図６の例において、回路基板４１６は、他の回路基板４１０及び４３２よりもさらに外部へ延びる部分４１６Ａを有する。回路基板部分４１６Ａは、電磁妨害遮蔽部材で包囲されていない。この回路基板部分４１６Ａの表面４４４に１つ又は複数の電子デバイス４４６を取り付ける。電子デバイス（複数可）４４６は、低周波デバイス、又は高電磁放射を発生しない何らかの他の構成部品であってもよい。
【００３７】
回路基板部分４１６Ａは、電磁妨害容器の外側に突出するが、連続する遮蔽部材４２２及び４３８を電気的に接続する貫通導体５００の使用により、電磁放射を閉じ込めることができる。
【００３８】
図８は、上述のアセンブリのいずれか１つを伴ういくつかの実施形態によるプロセスを示す。電子デバイスを回路基板の第１の表面に取り付ける（６０２）。次に、第１の電磁妨害遮蔽部材を回路基板の第１の表面に取り外し可能に取り付けて（６０４）、第１の表面上の電子デバイスを覆う。任意で、電子デバイスを回路基板の第２の表面に取り付けてもよい（６０６）。その場合、第２の電磁妨害遮蔽部材を回路基板の第２の表面に取り付けて（６０８）、第２の表面上の電子デバイスを覆う。第２の電磁妨害遮蔽部材は、図３の電磁妨害遮蔽部材２５４、又は図６の電磁妨害遮蔽部材４２２、４３８若しくは４４２のいずれかであってもよい。代替フローでは、全ての電子構成部品を先ず回路基板に取り付け、その後に電磁妨害遮蔽部材を取り付けてもよい。
【００３９】
しかし、回路基板の第２の表面に電子デバイスを取り付けない場合、別のタイプの導電性部材（図２の板材１１０等）を回路基板の第２の表面に取り付けてもよい（又は、板材を回路基板の一部として一体的に形成してもよい）。第１の電磁妨害遮蔽部材は、回路基板を介して第２の電磁妨害遮蔽部材又は導電性部材のいずれかに電気的に接続される（６１０）。
【００４０】
上記の説明では、本発明の理解が得られるよう多くの詳細を記載している。しかし、当業者であれば、これらの詳細を用いずに本発明を実施してもよいことを理解するであろう。本発明を限られた数の実施形態に関して開示してきたが、当業者であれば、それらの実施形態から様々な変更及び変形を理解するであろう。添付の特許請求の範囲は、本発明の真の精神及び範囲に入る変更及び変形を網羅することが意図される。
【図面の簡単な説明】
【００４１】
【図１】１実施形態による、回路基板表面に取り付けられて電子デバイスを覆う電磁妨害遮蔽部材を含むアセンブリの断面図である。
【図２】図１の電磁妨害遮蔽部材を回路基板に取り付ける様式を詳細に示す図である。
【図３】別の実施形態による、回路基板に取り付けられた電磁妨害遮蔽部材を含むアセンブリの断面図である。
【図４】回路基板に形成されて、図１又は図３の電磁妨害遮蔽部材と、回路基板のもう一方の面にある導電性部材との間の電気的接続を可能にする導体孔の上面図である。
【図５】１実施形態による、回路基板上への電子デバイスの取り付けに利用できる表面積を示す、回路基板の上面図である。
【図６】別の実施形態による、複数の回路基板と、この複数の回路基板に取り付けられた電子デバイスを包囲する複数の電磁妨害遮蔽部材とを有するアセンブリの断面図である。
【図７】図６のアセンブリ内の電磁妨害遮蔽部材を電気的に接続する方法を詳細に示す図である。
【図８】いくつかの実施形態によるプロセスのフロー図である。
【符号の説明】
【００４２】
１００  アセンブリ
１０１  上部カバー
１０２、１０２Ａ  電磁妨害遮蔽部材
１０３  回路基板
１０４  第１の表面
１０５，２５３  部屋
１０６、２５６  電子デバイス
１０７  側壁
１０８  コネクタ
１０９  接触縁部
１１０  導電性板材
１１２，２５２  電磁妨害ガスケット
１１４  取り付け機構
１１６  フランジ部分
２００  表面パッド
２０２  貫通導体
２５０  気流発生装置
【図１】
2006173609.tif 000003
【図２】
2006173609.tif 000004
【図３】
2006173609.tif 000005
【図４】
2006173609.tif 000006
【図５】
2006173609.tif 000007
【図６】
2006173609.tif 000008
【図７】
2006173609.tif 000009
【図８】
2006173609.tif 000010