(57)【要約】  【課題】CMOSイメージセンサのカラムにＡ/Ｄ変換器を集積化し、ディジタル出力とするとともに、高分解能のＡ/Ｄ変換及び低雑音のイメージセンサ信号読み出しを可能にする。  【解決手段】イメージアレイの画素部(1)からの信号レベルとリセットレベルのそれぞれに対して、Ａ/Ｄ変換器(2)でＡ/Ｄ変換を行うとともに、信号レベルを第１のレジスタ(3)に、リセットレベルを第２のレジスタ(3')に格納する。それぞれのレベル信号を加算器(4)でディジタル信号のまま差分を求める。ディジタル領域で、そのレベル信号差を求めることで、高精度の固定パターン雑音除去能力と、低いランダムノイズでの信号読み出しを可能にするとともに、高分解能のＡ/Ｄ変換を可能にする。  【選択図】  図１
2006025189.tif 000002
【特許請求の範囲】
【請求項１】
光信号を電荷に変換する手段(PD)と、この電荷を与えられて電位が変化する信号電荷検出手段(FD)と、前記信号電荷検出手段(FD)がゲートに接続された電界効果トランジスタからなるバッファ(BF)とを備え、前記電界効果トランジスタのソースに流れる電流によってゲートの電位に依存した信号を読み出すとともに、前記信号電荷検出手段(FD)に蓄えられた信号電荷をリセットする手段(G2)とからなる画素(1)を、１次元、または２次元のアレイ状に配置してなり、そのアレイに対し、ノイズを含む第１の入力レベルと前記ノイズと相関を持つノイズ及び有意な信号成分を含む第２の入力レベルを交互に出力させる走査信号発生手段(7)を備える撮像回路と、その出力に対して信号処理を行なうための、Ａ/Ｄ変換器(2)と、第１の入力レベルに対してＡ/Ｄ変換を行った結果をディジタル記憶する第１のレジスタ(3)と、第２の入力レベルに対してＡ/Ｄ変換を行った結果をディジタル記憶する第２のレジスタ(3')と、前記第１のレジスタ(3)と第２のレジスタ(3')とに格納された値の差を求める加算器(4)とを備えてなるＡ/Ｄ変換回路とからなるディジタルノイズキャンセル機能をもつイメージセンサ。
【請求項２】
前記撮像回路の走査信号発生手段(7)は、第１の入力レベルと第２の入力レベルとを交互に１行の単位で出力させるものであり、前記Ａ/Ｄ変換回路は１次元アレイ状に配置されて前記画素(1)の群からの第１の入力レベルと第２の入力レベルとを１行の単位で並列に受け取り、１行分の画素信号に対してＡ/Ｄ変換を並行して行うものである請求項１記載のイメージセンサ。
【請求項３】
前記Ａ/Ｄ変換器は、１サイクルあたりNビットのＡ/Ｄ変換を行う回路要素と、その結果に基づくＤ/Ａ変換値を入力から引いて増幅する増幅機能付きＤ/Ａ変換器とを備え、前記増幅機能付きＤ/Ａ変換器の出力を、前記Ａ/Ｄ変換を行う回路要素の入力に与えて巡回させることで多ビットのＡ/Ｄ変換を行うことを特徴とする請求項１記載のイメージセンサ。
【請求項４】
前記Ａ/Ｄ変換器は、１サイクルあたり、１，０，−１の３値にＡ/Ｄ変換を行う回路要素と、その結果に基づくＤ/Ａ変換値を入力から引いて２倍に増幅する増幅機能付きＤ/Ａ変換器とを備え、前記増幅機能付きＤ/Ａ変換器は、第１と第２のキャパシタを、入力信号サンプル時には、反転増幅回路の入力と入力端子との間に接続し、その後、第１のキャパシタをＤ/Ａ変換器の出力と反転増幅回路の入力とに接続し、第２のキャパシタを、反転増幅回路の入力と出力の間に接続するように構成されており、巡回型の多ビットのＡ/Ｄ変換を行うことを特徴とする請求項１記載のイメージセンサ。
【請求項５】
前記Ａ/Ｄ変換回路は、第１の入力レベルと第２の入力レベルのそれぞれに対してＮＮ(ＮＮは２以上の整数)回のＡ/Ｄ変換を行って、第１の入力レベル、第２の入力レベルそれぞれに対するＮＮ回のＡ/Ｄ変換値をディジタル領域で加算し、その両者の差を求めることでさらにノイズ低減を図ることを特徴とする請求項１記載のイメージセンサ。
【請求項６】
前記Ａ/Ｄ変換回路は、第１の入力レベルと第２の入力レベルのそれぞれに対して２×ＮＮ(ＮＮは１以上の整数)回のＡ/Ｄ変換を行って、それらの２×ＮＮ回のＡ/Ｄ変換値をディジタル領域で加算し、その両者の差を求めるものであって、かつ、前記増幅機能付Ｄ/Ａ変換の第１のキャパシタと第２のキャパシタを、加算の奇数回目と偶数回目とで入れ替えることで、キャパシタのばらつきに起因する誤差を低減し、Ａ/Ｄ変換の精度を高めたことを特徴とする請求項１記載のイメージセンサ。
【請求項７】
前記Ａ/Ｄ変換回路は、１次元または２次元アレイの複数の出力に対して、この複数の出力より少ない数のＡ/Ｄ変換器を割り当て、逐次切り替えてＡ/Ｄ変換を行うことで、１次元に並べるＡ/Ｄ変換器の数を減らすことを特徴とする請求項１記載のイメージセンサ。
【請求項８】
前記Ａ/Ｄ変換回路は、ランプ信号発生器と比較器とカウンタと制御回路とラッチ回路とを具備する積分型Ａ/Ｄ変換回路であって、前記ランプ信号発生器は第１の入力レベルに対しては小振幅のランプ信号を発生し、第２の入力レベルに対しては大振幅のランプ信号を発生することを特徴とする請求項１記載のイメージセンサ。
【請求項９】
さらに、前記撮像回路とＡ/Ｄ変換回路との間に、１以上の利得をもつ前置増幅器を備え、該前置増幅器により入力信号を増幅後、第１の入力レベル及び第２の入力レベルのそれぞれに対してＡ/Ｄ変換を行い、かつ、ディジタル領域で差を求めることを特徴とする請求項１記載のイメージセンサ。
【請求項１０】
前記前置増幅器は、反転増幅器(10)と、該反転増幅器の入力と信号入力端子との間に接続される第３のキャパシタ(ＣA1)と、前記反転増幅器の入力と、参照電圧または前記反転増幅器の出力に切換接続される第４のキャパシタ(ＣA2)と、該第４のキャパシタの接続切換を行うトランジスタスイッチとを備え、信号入力端子に出力の動作基準電圧を定めるための電圧が与えられるときに、前記第４のキャパシタの接続を参照電圧側に切換えて該キャパシタに電圧を記憶し、その後、前記第４のキャパシタの接続を出力側に切換え、前記前置増幅器の入力に順次第１の入力レベルと第２の入力レベルを与え、これによる前記前置増幅器のそれぞれの出力に対して、Ａ/Ｄ変換を行って記憶し、ディジタル領域で差分を求めることを特徴とする請求項９記載のイメージセンサ。
【請求項１１】
前記前置増幅器に設けられたキャパシタのスイッチング動作を、入力信号の１フレームの先頭でのみ１回行い、画素部の第１の入力レベルと第２の入力レベルの読み出しの際には、前置増幅器のスイッチング動作を行わないようにすることを特徴とする請求項１０記載のイメージセンサ。
【請求項１２】
前記前置増幅器に設けられたキャパシタのスイッチング動作を、入力信号の複数の水平行の読み出し動作毎に１回行い、画素部の第１の入力レベルと第２の入力レベルの読み出しの際には、前置増幅器のスイッチング動作を行わないようにすることを特徴とする請求項１０記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ特にCMOSイメージセンサのカラムにＡ/Ｄ変換器を集積化し、ディジタル出力とするとともに、高分解能のＡ/Ｄ変換及び低雑音のイメージセンサ信号読み出しを可能にする技術に関する。
【背景技術】
【０００２】
カラムにおいてＡ/Ｄ変換を行う従来技術としては、以下の文献に記載がある。
[１] 特許第２５３２３７４号
[２] A. Simoni, A. Sartori, M. Gottaidi, A. Zorat, "A digital vision sensor", "Sensors and Actuators", A46-47, pp. 439-443, 1995.
[３] T. Sugiki, S. Ohsawa, H. Miura, M. Sasaki, N. Nakamura, I. Inoue, M. Hoshino, Y. Tomizawa, T. Arakawa, "A 60mW 10b CMOS image sensor with column-to-column FPN reduction", "Dig. Tech. Papers, Int. Solid-State Circuits Conf.", pp.108-109,2000.
[４] B. Mansoorian, H.Y. Yee, S. Huang, E. Fossum, "A 250mW 60frames/s 1280x 720 pixel 9b CMOS digital image sensor", "Dig. Tech. Papers, Int. Solid-State Circuits Conf.", pp.312-313,1999.
[５] S. Decker, R. D. McGrath, K. Bremer, C. G. Sodini, "A 256 x 256 CMOS imaging array with wide dynamic range pixels and column-parallel digital output", "IEEE J. Solid-State Circuits", vol. 33, no. 12, Dec. 1998. 
[６]特開平１０−１９１１６９号公報
【０００３】
上記[１]は、ランプ信号発生器、比較器、レジスタを用いた８-bitの積分型Ａ/Ｄ変換器要素をカラムに集積化するものである。同様なものが[２]にも報告されている。また[３]は、同様に積分型Ａ/Ｄ変換器要素をカラムに集積化するものであるが、精度向上した比較器を用いて１０bitを実現している。これら積分型Ａ/Ｄ変換器は、変換時間が長く、特に分解能をあげようとすると指数関数的に変換時間が長くなるので、そのままではこれ以上の分解能の実現は困難である。しかし、線形性に優れる利点がある。
また、[４]は、キャパシタを用いた逐次比較型Ａ/Ｄ変換器をカラムに並べて動作させるもので、高速なＡ/Ｄ変換が可能であるため、高フレームレート、多画素数のイメージセンサに適している。しかし、これも実際の精度としては、８bit程度にとどまっている。
また、[５]は２段の巡回型Ａ/Ｄ変換器要素をカラムに並べて動作させるもので、これも高速Ａ/Ｄ変換に適している。これはイメージセンサのカラムでまずノイズキャンセルを行い、サンプル＆ホールドされた信号に対して、Ａ/Ｄ変換を行うものであって、そのランダムノイズは、サンプル＆ホールド回路の以前の回路要素が発生するノイズで決まる。また、固定パターン雑音除去能力も、ノイズキャンセル回路の性能に依存している。
［６］は、CCDイメージセンサ出力のフィードスルーレベルと信号レベルのそれぞれに対してＡ/Ｄ変換を行いディジタル領域で差分を求めることでリセットノイズをキャンセルするものである。しかしながら、CCDイメージセンサの場合、信号周波数が非常に高く、外部の負荷を駆動するために、イメージセンサ出力の最終段ではソースフォロワを2段または3段カスケード接続する必要がある。ソースフォロワのようなゲインが１以下の回路を縦続接続すると、ノイズが増える。また、信号周波数が高いことから、フィードスルーレベルと信号レベルに対する回路の応答が一致せず、正確なノイズキャンセルがしにくくなり、ノイズが増大する。また、高速な信号読み出しを行うためには、非常に高速のＡ/Ｄ変換器が必要になるが、高速かつ低雑音・高精度のＡ/Ｄ変換器は実現が困難であるとともに、消費電力が増大する。
なお、これら以外に、画素内にＡ/Ｄ変換要素をもつイメージセンサが幾つか報告されているが、本発明と直接関係しないため割愛する。
【０００４】
【特許文献１】特許第２５３２３７４号
【特許文献２】特開平１０−１９１１６９号公報
【非特許文献１】A. Simoni, A. Sartori, M. Gottaidi, A. Zorat, "A digital vision sensor", "Sensors and Actuators", A46-47, pp. 439-443, 1995.
【非特許文献２】T. Sugiki, S. Ohsawa, H. Miura, M. Sasaki, N. Nakamura, I. Inoue, M. Hoshino, Y. Tomizawa, T. Arakawa, "A 60mW 10b CMOS image sensor with column-to-column FPN reduction", "Dig. Tech. Papers, Int. Solid-State Circuits Conf.", pp.108-109,2000.
【非特許文献３】B. Mansoorian, H.Y. Yee, S. Huang, E. Fossum,"A 250mW 60frames/s 1280x 720 pixel 9b CMOS digital image sensor", "Dig. Tech. Papers, Int. Solid-State Circuits Conf.", pp.312-313,1999.
【非特許文献４】S. Decker, R. D. McGrath, K. Bremer, C. G. Sodini, "A 256 x 256 CMOS imaging array with wide dynamic range pixels and column-parallel digital output", " IEEE J. Solid-State Circuits", vol. 33, no. 12, Dec. 1998.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
イメージセンサのカラムにおいて、ノイズキャンセルとＡ/Ｄ変換を共に行う場合に、信号読み出し時のランダムノイズを低くし、かつ画素部やカラムに設けた回路で発生する固定パターン雑音を効果的に除去することを目的とする。
特に、Ａ/Ｄ変換器としても効率のよい回路構成で、高い分解能を保ちながらＡ/Ｄ変換ができること、また、Ａ/Ｄ変換器をカラムに集積化しても回路の全体規模が大きくならないようにシンプルなＡ/Ｄ変換器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、CCDイメージセンサに対するディジタルノイズキャンセルの問題点を解決するため、イメージセンサのカラムにおいてＡ/Ｄ変換器をアレイ状に並べ、画素部からの出力に対し直接Ａ/Ｄ変換を行いつつ、ディジタル領域でのノイズキャンセルを行う手段を提供するものである。特に、これはCMOSイメージセンサにおいて、カラムにおいてＡ/Ｄ変換を行う場合に有効な手段となる。
イメージアレイからの出力信号である、ノイズを含む第１の入力レベル(以下「リセットレベル」という)と、前記ノイズと相関関係をもつノイズ及び有意な信号成分を含む第２の入力レベル(以下「信号レベル」という)に対してカラムに並べたＡ/Ｄ変換器によりＡ/Ｄ変換を行い、カラムに設けたレジスタに別々に記憶した後、ディジタル領域で両者間の差を求め、画素部のノイズキャンセルを行うことで、低雑音のディジタルイメージセンサを実現する。
そのＡ/Ｄ変換器として巡回型を用いる場合におけるキャパシタのばらつきをディジタル領域での加算による平均化により自動的に補正する。さらに、イメージアレイ出力の信号レベルとリセットレベルの両方に対して、この加算をディジタル領域で多数回にわたって行った後、ディジタル領域で差を求め、ノイズキャンセルを行うことで低雑音化を図る。
また、巡回型Ａ/Ｄ変換器では面積が大きくなる可能性があり、画素ピッチがＡ/Ｄ変換器を並べるためのピッチで制約される可能性もある。
そこで、複数のカラムのイメージアレイの出力を１個のＡ/Ｄ変換器でまかなうことにより、画素ピッチよりもＡ/Ｄ変換器を並べるピッチを大きくすることができる。
これらにより、特性の同じＡ/Ｄ変換器で、イメージアレイの出力信号レベルとリセットレベルとをＡ/Ｄ変換し、ディジタル領域で差を求めれば、非常に精度の高いノイズキャンセルが可能となる。これは、Ａ/Ｄ変換器のオフセットばらつきもキャンセルされるため縦筋ノイズの原因となるカラム回路のばらつきノイズも完全にキャンセルされる。さらに巡回型を用いれば、ノイズの問題がなければ、巡回の数を増やすことで、分解能をいくらでも上げることができる。従って、多数回にわたるディジタル加算の処理を併用すれば、イメージセンサのカラムでの極めて分解能の高いＡ/Ｄ変換が可能となる。
【発明の効果】
【０００７】
これによって、以下のような優れた特徴がもたらされる。
(a)  個々のＡ/Ｄ変換器の動作周波数が、CCDイメージセンサのように最終出力に対して行うのに比べて、数十分の１になるため、画素部のバッファアンプの出力を直接、Ａ/Ｄ変換を行うことができ、低ノイズ化において有利であるとともに、十分な応答時間をもたせられるのでノイズキャンセルの精度が高く、その意味でも低ノイズ化に有利である。
(b)  高速な信号読み出しを行いたい場合には、カラムにＡ/Ｄ変換器を並べて並列に動作させるのが有効な手段となるが、この場合、個々のＡ/Ｄ変換器の特性ばらつき（特にオフセットばらつき）が問題となるが、これがディジタル領域でのノイズキャンセルを行うことによって、特にオフセットばらつきに関しては、ほぼ完全にキャンセルすることができ、高速で高画質の信号読み出しが可能となる。
(c)  特に、Ａ/Ｄ変換器として巡回型Ａ/Ｄ変換器を用いる場合には、原理的には高速で非常に高分解能化が可能な方式であるので、高速で高分解能な信号読み出しが可能であるが、カラムに並べた際には、それらのオフセットばらつきによって縦筋状の固定パターン雑音を生じやすいことが問題となるのに対してディジタルノイズキャンセルを行うことによって、この問題が解決でき、従来困難であった高速で高分解能のディジタル出力をもつイメージセンサが実現される。
(d)  特に、Ａ/Ｄ変換器として、積分型Ａ/Ｄ変換器を用いる場合には、原理的には極めて高分解能で線形性の良いＡ/Ｄ変換が行えるが、イメージセンサのカラムに集積化する場合、個々のＡ/Ｄ変換要素回路の特性ばらつき、特にオフセットばらつきによって縦筋状の固定パターン雑音を生じやすいことが問題となるのに対してディジタルノイズキャンセルを行うことによって、この問題が解決でき、従来困難であった高分解能で線形性に優れたディジタル出力をもつイメージセンサが実現される。ディジタルノイズキャンセルの際、画素部のリセットレベルに対するＡ/Ｄ変換は、固定パターンによるばらつきの範囲をカバーする狭い電圧振幅範囲に対してＡ/Ｄ変換を行えばよいので、積分型Ａ/Ｄ変換器の場合、その変換時間を、大きな振幅範囲をもつ信号出力成分に対するＡ/Ｄ変換に比べて大幅に短縮することができる。ディジタルノイズキャンセルを行う場合、信号成分出力に対してだけＡ/Ｄ変換を行う場合に比べて、２倍の変換時間がかかるのが一般的であるが、積分型Ａ/Ｄ変換を用いることで、ディジタルノイズキャンセルよる読み出し時間の増加をわずかな値に済ませることができる。
(e)  さらに、イメージセンサのカラムにおいてプリアンプで増幅を行った信号に対してＡ/Ｄ変換を行いディジタルノイズキャンセルを行うことによって、読み出しランダムノイズの影響を大場に低減し、低雑音のディジタル出力をもったイメージセンサを実現することができる。これは、CCDイメージセンサのように、イメージセンサの出力に対してディジタルノイズキャンセルを行う場合には、極めて困難である。
【発明を実施するための最良の形態】
【０００８】
本発明は、イメージセンサのカラムにおいて、アナログ領域でのノイズキャンセル回路をなくし、イメージアレイの信号レベルとリセットレベルのそれぞれに対して、Ａ/Ｄ変換を行い、ディジタル領域で、その差を求めることで、高精度の固定パターン雑音除去能力と、低いランダムノイズでの信号読み出しを可能にするとともに、高分解能のＡ/Ｄ変換を可能にするものである。
さらに、そのＡ/Ｄ変換器として巡回型を用いる場合にキャパシタのばらつきをディジタル領域での加算による平均化により自動的に補正するものである。さらに、イメージアレイ出力の信号レベルとリセットレベルの両方に対して、多数回サンプルし、Ａ/Ｄ変換後、それらをディジタル領域で多数回にわたって加算した後、ディジタル領域で両者の差を求め、ノイズキャンセルを行う。これによって、ランダムノイズを低減することができる。
【０００９】
特に、巡回型Ａ/Ｄ変換は、ノイズの問題がなければ、巡回の数を増やすことで、分解能をいくらでも上げることができる。従って、多数回にわたるディジタル加算の処理と巡回型を組み合わせることで、イメージセンサのカラムでの極めて分解能の高いＡ/Ｄ変換が可能となる。
ディジタル領域でのノイズキャンセルを用いれば、特性の同じＡ/Ｄ変換器で、イメージアレイの出力信号レベルとリセットレベルと別々にＡ/Ｄ変換し、ディジタル領域で差を求めるので、非常に精度の高いノイズキャンセルが可能となる。これは、Ａ/Ｄ変換器のオフセットばらつきもキャンセルされるため縦筋ノイズの原因となるカラム回路のばらつきノイズも完全にキャンセルされる。
【実施例１】
【００１０】
図１に、カラムでディジタルノイズキャンセルを行うイメージセンサの構成を示す。画素部(１)は、図２に示す埋め込みフォトダイオード(PD)を用いて、画素内電荷転送を行う４トランジスタの構成を用いることができるが、３トランジスタ型など、画素の構成に対する制限はない。
図１のカラムに並べて並列に動作させるＡ/Ｄ変換器(ADC)(２)には、積分型、逐次比較型、パイプライン型など様々な方式を用いることができるが、図３に示す１サイクルあたり１．５ビットのＡ/Ｄ変換を行う巡回型Ａ/Ｄ変換器を単位回路とするのが高分解能を得る上で特に有用である。イメージセンサの画素部からの信号読みだし動作を含めたＡ/Ｄ変換とディジタルノイズキャンセルのタイミングを図４に示す。
【００１１】
図３の巡回型Ａ/Ｄ変換器の変換特性を、図５に示す。図３のディジタル出力Ｄ0，Ｄ1と図５のＤ、及び比較器への入力信号Ｖinとの関係は、次式のようになる。
【数１】
2006025189.tif 000003
すなわち、入力を(１)−ＶRから−ＶR/4，(２)−ＶR/4からＶR/4，(３)ＶR/4からＶRの３領域に分割し、これらの領域に対して３値のＡ/Ｄ変換を行って−１，０，１のディジタルコードを割り当てる。
【００１２】
そのディジタルコードを用いて１．５ビットのＤ/Ａ変換器の制御信号（φ0, φP, φM）を図５のように生成する。図３の巡回型Ａ/Ｄ変換器は、図５の特性に従って演算し、出力を生成する。その演算は、次式で表される。
【数２】
2006025189.tif 000004
すなわちこれは、上位桁から順にＡ/Ｄ変換し、入力を２倍して、そのＡ/Ｄ変換値によって、一定値をさしひくことで、その出力が必ず±ＶRの範囲になるようにし、これを再び入力に与えて同じことを繰り返すことで、多ビットのＡ/Ｄ変換を行うというものである。このときに１回あたり(１桁)、３値でＡ/Ｄ変換を行うので、ディジタル値には冗長性が生じる。この冗長性により、比較器の精度要求が大きく緩和され、高精度なＡ/Ｄ変換が可能となる。
２進数では、各桁毎に０と１の２値を取るが、各桁毎に−１，０，１の３値を取るので、１段あたり１．５ビットのＡ/Ｄ変換を行っていると考えることができる。
【００１３】
画素部からの読み出し動作を含めた実際の動作は、以下のようになる。
図１における各画素(１)には、図２に示すように垂直走査信号発生回路(７)により画素選択信号(Ｓ)，リセット信号（Ｒ），転送ゲート制御信号(TX)が与えられる。
図２において、転送ゲート制御信号(TX)は第１のゲート(Ｇ１)の制御電極に印加される。また、リセット信号（Ｒ）は第２のゲート(Ｇ２)の制御電極に印加される。画素選択信号(Ｓ)は第３のゲート(Ｇ３)の制御電極に印加される。入射した光は埋め込みフォトダイオード(PD)により電荷に変換される。
第３のゲート(Ｇ３)と電源(ＶDD)との間にあるのは電界効果トランジスタからなるバッファ(ＢＦ)であり、浮遊拡散層(ＦＤ)に転送された電荷を緩衝増幅し出力線に伝送するためのものである。バッファ(BF)における電界トランジスタはそのゲートが浮遊拡散層(FD)にドレインが電源(VDD)に、ソースが第３のゲート(G3)に接続され、ソースフォロアとして使用されるのが一般的である。
図４のタイミングは、画素部のある１水平行が選択されて読み出される場合のタイミング図を示しており、画素選択信号は、省略している。まず、リセット信号(Ｒ)を与えて、ゲート(Ｇ２)を開き、画素部の浮遊拡散層(ＦＤ)を初期化する。
【００１４】
このときのリセットレベルの電圧を図３に示す２つの容量(Ｃ1，Ｃ2)にサンプルする。これは、スイッチφs, φsdを一旦"１"にして"０"にもどすことによりなされる(以下、スイッチオンの状態を論理値"１"，オフの状態を論理値"０"と表す)。また、その電圧を２つの比較器に与えて、１，０，−１の３値のＡ/Ｄ変換を行う。その後、演算増幅器の入力を共通として、Ｃ1はＤ/Ａ変換器(以下「DAC」という)用スイッチと、演算増幅器の入力との間に接続し、Ｃ2は、演算増幅器の入出力間に接続する。これにより、次式の演算が実行される。
【数３】
2006025189.tif 000005
Ｃ1＝Ｃ2であれば、これは、式(２)と等価である。ここで、Ｖout(0)は、最初のサイクルの出力、D(0)は、最初のＡ/Ｄ変換値、つまり最上位桁の値である。次のサイクルのため、演算増幅器の出力をC１にサンプルする。これは、スイッチφ１，φ１dを一旦"１"にして"０"にもどすことによりなされる。
【００１５】
また、演算増幅器の出力電圧を２つの比較器に与えて、１，０，−１の３値のＡ/Ｄ変換を行う。Ｃ2にはもともとＶout(0)が記憶されている。そこで、Ｃ1を用いてＶout(0)と接地点との間の電圧を記憶し、次いで、Ａ/Ｄ変換の結果に従って、これをDACとアンプの仮想接地点の間に接続し直せば、その差に比例した電荷Ｑ＝Ｃ1(Ｖout(0)−Ｄ(1)ＶR) が、Ｃ2に転送され、その結果次式の演算が実行される。
【数４】
2006025189.tif 000006
これを必要なサイクル数だけ繰り返す。Ｎ回繰り返せば、Ｎ＋１ビットの分解能が原理的には得られる。リセットレベルのＡ/Ｄ変換結果を一旦レジスタ(３)に記憶する。ついで画素への電荷転送制御信号(ＴＸ)を与え、ゲート(Ｇ1)を開き、フォトダイオード(PD)に蓄積された電荷を信号電荷検出手段としての浮遊拡散層(ＦＤ)に転送する。このとき画素からの出力は、転送される電荷量に応じて変化する。その信号レベルをリセットレベルに対して行ったのと同じ動作によりサンプルし、Ａ/Ｄ変換を行う。リセットレベルに対するＡ/Ｄ変換と同じ分解能となるようＮ回繰り返す。その信号レベルのＡ/Ｄ変換結果を別のレジスタ(３')に記憶する。信号電荷検出手段は、半導体中の信号電荷の変化を絶縁物を介した浮遊ゲートの電位の変化として捉えるよう、浮遊ゲートで代替してもよい。
【００１６】
ディジタルノイズキャンセルは、２つのレジスタ(３，３')に記憶したリセットレベルと信号レベルに対するＡ/Ｄ変換値の差を求めることで行う。これは、カラム毎にディジタル加算器（減算器）を設けて行うこともできるが、これは、２つのレジスタの値を水平走査により読み出して、出力に加算器（図１の４）を設けて行う方が回路規模の点で有利である。水平走査は、複数のＤ型フリップ・フロップ(５)からなるシフトレジスタによりゲート(９)を開閉して行う。電流源トランジスタ(６)は、出力ラインの負荷となっている。
【実施例２】
【００１７】
次に、読み出し時のランダムノイズを低減することができる多数回サンプルと加算を用いた方式を説明する。 図６に、イメージセンサのブロック図を、図７にその垂直読み出しとＡ/Ｄ変換のタイミングを示す。先に説明した、リセットレベル、信号レベルに対するＮビットのＡ/Ｄ変換をそれぞれＭ回行い、Ａ/Ｄ変換器出力に設けたレジスタ(３，３')と加算器(８)を用いてＭ回の加算を行った値どうしの差を求めてディジタルノイズキャンセルを行うもので、Ｍ回の加算を行えば、信号に対する雑音の比を、振幅で１/√Mに改善する効果がある。
さらに、このような加算を行う場合、巡回型Ａ/Ｄ変換器に用いるキャパシタのバラツキによる誤差を低減することができる。その場合の巡回型Ａ/Ｄ変換器の単位回路を図８に示す。これは図９に示すように、２つの容量Ｃ1とＣ2の役割を変えてＡ/Ｄ変換を行い、その和を求めることで、キャパシタのバラツキ誤差の大部分がキャンセルされることを用いる。
【００１８】
図９(a)のように、Ｃ1とＣ2で入力信号ＶINをサンプリングしたあと、演算時にＣ1をDACに、Ｃ2をアンプの入出力間に接続すれば、その出力ＶOUTは、式(３)と同様
【数５】
2006025189.tif 000007
の演算がなされ、図９(b)のように演算時にＣ2をDACに、Ｃ1をアンプの入出力間に接続すれば、次式の演算がなされる。
【００１９】
【数６】
2006025189.tif 000008
Ｃ1とＣ2は、同じ値に設計するが、バラツキにより誤差が生じたとし、その誤差を
【数７】
2006025189.tif 000009
で表すと、
【数８】
2006025189.tif 000010
であるので、式(５)，式(６)はそれぞれ、次式のようになる。
【００２０】
(図９(a)の場合)
【数９】
2006025189.tif 000011
(図９(b)の場合)
【数１０】
2006025189.tif 000012
【００２１】
これは、式(２)と比較すると、１サイクルのＡ/Ｄ変換あたりに、図９(a)の場合にはαＶIN−Ｄ×α×ＶRの誤差が、図９(b)の場合には−αＶIN＋Ｄ×α×ＶRの誤差が発生することを意味している。つまり、もしＤが同じであれば、その絶対値が等しく極性が逆の誤差が生じる。実際には、これを必要な回数巡回させるが、そのときの全体の誤差を計算すると、α<<１であれば、全体の誤差についても、図９(a)で演算を行った場合と、図９(b)で演算を行った場合とでは、ほぼ絶対値が等しく、極性が逆となる。従って、図９(a)と図９(b)によってＡ/Ｄ変換を行った結果を加算すれば、ほぼその誤差が相殺される。実際には、例えば図７のＭ回加算処理を行う場合（Ｍが２以上の偶数）のタイミング図において、奇数番目のＡ/Ｄ変換は、図９(a)の動作、偶数番目のＡ/Ｄ変換は、図９(b)の動作になるようにすればよい。  また、リセットレベルに対するＡ/Ｄ変換、信号レベルに対するＡ/Ｄ変換、ともに同じ動作を行う。
【００２２】
図８の単位Ａ/Ｄ変換回路は、図３の回路を基本として、図９(a)と図９(b)の両方の動作を行えるようにしたものである。図１０は、図８が、図３の回路の動作と同じになるようにするための制御信号の与え方を示している。
このようなキャパシタのバラツキを低減するキャンセルする処理は、同時に平均化により、ランダムノイズに関しても低減の効果がある。
【実施例３】
【００２３】
ディジタル領域でのノイズキャンセルを行うもう１つの利点は、１つのＡ/Ｄ変換器でイメージアレイの出力の複数のカラムに対して、マルチプレクスしながら逐次Ａ/Ｄ変換を行えることである。この場合の構成例を図１１に示す。巡回型Ａ/Ｄ変換器は、回路がやや複雑であるので画素ピッチが小さくなると単位のＡ/Ｄ変換器をカラムに並べるのが困難になる。その場合、複数のカラムの出力を１つのＡ/Ｄ変換器でまかなえばよい。ディジタル領域でノイズキャンセルする場合は、図１１に示したように複数のカラムの出力をマルチプレクスしながら直接順に、Ａ/Ｄ変換器に接続することで容易に行える。これをアナログ領域で、アンプと容量を用いてノイズキャンセルしようとするとアナログ回路が複雑となり、精度を出しにくい。図１１に示すように、レジスタは、カラムの数だけ必要になり、Ａ/Ｄ変換器の出力に対して切り替えることになるが、レジスタはディジタル回路であるので面積を小さくするのはアナログ回路であるＡ/Ｄ変換器に比べてはるかに容易であり、Ａ/Ｄ変換器を複数のカラムで共有するのは非常に有用である。
【実施例４】
【００２４】
図３及び図８は、簡単のため、シングルエンドの演算増幅器を用いた回路になっているが、これを全差動型回路にすることもできる。図３に対応する回路を全差動型で構成した回路を図１２に示す。イメージアレイからの出力は、図１２のＶINの入力に与え、図１２のもう１つの入力ＶREFには、参照電圧を与える。この参照電圧は、Ａ/Ｄ変換される電圧の直流レベルを決める。
なお、図３の回路に対しての全差動回路の構成を示したが、同様に図８についても全差動回路とすることは可能であり、これは図３と図１２から容易に類推できる。
なお、図３の演算増幅器の代わりに、カスコードのソース接地増幅器のような簡単な構成の増幅器を用いても実現できることは明らかである。
【実施例５】
【００２５】
次に、別の実施例として、イメージセンサのカラムにおいて、プリアンプ(前置増幅器)によるアナログノイズキャンセルと、プリアンプのノイズに対してディジタルノイズキャンセルを行う方式について説明する。
図１３に示すように、画素部からの信号を一旦プリアンプ(１０)で増幅した信号レベル、リセットレベルそれぞれを、Ａ/Ｄ変換し、そのディジタルデータを、２つのレジスタに記憶し、ディジタル領域でノイズキャンセルを行う。その具体的な回路例と、タイミング図を、図１４と、図１５に示す。プリアンプは、２つの容量と、スイッチ、アンプを用いた例を示している。ＶINには、画素部のリセットレベルと、信号レベルが交互に与えられる。先にリセットレベルが出力される画素回路を用いた場合について考える。画素部をリセットし、画素内のアンプを経由して、リセットレベルがＶINに与えられる。これをスイッチφs1，φs1dを"１"にして、容量ＣA1にサンプルする。その後、スイッチφs1，φs1dを"０"に戻したあと、スイッチφs2を"１"にすることで、増幅されたリセットレベルがプリアンプの出力に現れる。このときのプリアンプの出力をＶout1とする。
ここで、説明を一般化するために、ＣA2をＶRAに接続し、切り離した瞬間に、ＶINに与えられる入力レベルをＶSR0とし、ＣA2を出力に接続し、次の段で出力がサンプルされて記憶される瞬間にＶINに与えられる入力レベルをＶSRとする。このときに、ノイズ成分を無視すれば、
【００２６】
【数１１】
2006025189.tif 000013
と表される。ここでＶRAは、プリアンプに与えられる参照電圧である。ＶSR0は、動作基準電圧を定めるための電圧であり、好ましくは安定した直流電圧、実用上はリセットレベルを、上記期間においてプリアンプのＶINに与える。
もし、ＶSR、ＶSR0として、画素部をリセットしたときの出力が与えられ、リセットレベルがノイズの影響などでの変動がないとすれば、ＶSR＝ＶSR0であり、Ｖout1＝ＶRAとなる。一般的には、リセットレベルに変動があることを想定し、リセットレベルが与えられたときの出力を式(１１)と考える。その出力(Ｖout1)に対して、図１４の後段の巡回型Ａ／Ｄ変換器でＡ／Ｄ変換を行う。Ａ/Ｄ変換結果は、レジスタに記憶する。Ａ/Ｄ変換の動作は、図３の場合と同様であるので、省略する。その後、プリアンプのスイッチ(φs1，φs1d，φs2)は、次の信号レベルのＡ/Ｄ変換器でのサンプルが完了するまで変化させないことが重要である。
リセットレベルのＡ/Ｄ変換完了後、画素内の電荷転送制御信号TXを高い電位にすることで、フォトダイオードの電荷を浮遊拡散層に転送する。これにより、画素内のアンプを経由して、ＶINに信号が現れる。その変化によって、プリアンプの出力には、ＣA1/ＣA2の比で増幅された信号レベルが現れる。このときの出力をＶout2とすると、ノイズ成分を無視すれば、次式となる。
【００２７】
【数１２】
2006025189.tif 000014
ここで、ＶSSは、ＶINに与えられる信号レベルである。このように、ＶRAを基準として、画素部のノイズキャンセルがなされた信号成分がＣA1/ＣA2の比で増幅された信号が現れる。これを、その後段の巡回型Ａ/Ｄ変換器によりＡ/Ｄ変換を行ってレジスタに記憶する。
このように、Ａ/Ｄ変換され、レジスタに記憶されたディジタル値の差をディジタル領域で求めることで、非常に低雑音の読み出しが可能になる。Ａ/Ｄ変換前のアナログ動作は、同じ動作が行われるので、アナログ領域での誤差が生じても、２つの信号に同じ影響が生じる。したがってディジタル領域で差を求めることで、効果的に回路のばらつきにより生じる固定パターン雑音が効果的に除去される。さらに、プリアンプにおいて、リセットレベルの増幅と信号レベルの増幅において、スイッチの状態を変えないようにすることで、プリアンプの容量に蓄えられているノイズ電荷が変化しないため、Ｖout1，Ｖout2をＡ/Ｄ変換した後、ディジタル領域で差を求めれば、プリアンプの雑音の一部である容量に蓄えられた雑音成分を除去することができる。その成分は、特にプリアンプの利得が高い場合に支配的なノイズ成分となるため、その除去効果は非常に大きい。
【００２８】
なお、以上は、プリアンプへのサンプリング動作を、１水平行毎に、毎回行う場合について説明したが、図１５に示した、プリアンプのスイッチ(φs1，φs1d，φs2)を制御することによるサンプリング動作は、フレームの先頭で１回のみ行い、信号読み出し時は、φs1＝φs1d＝"０"，φs2＝"１"のままにしておき、読み出しタイミングとしては、図４と同じ動作をする方法も考えられる。この場合、毎回プリアンプのスイッチング動作を行わなくてよいため、信号を高速に読み出したり、消費電力を下げる上で効果がある。なお、フレームの先頭で与えられるＶINは、式(１１)(１２)のＶSR0に相当するものとなり、これには適当な参照電圧を与えるか、ダミー画素を設けて、そのリセットレベルを利用するなどの方法が考えられる。どのような電圧を与えたとしても原理的には、式(１１)，(１２)に対応する電圧をディジタル化して、ディジタル領域で差分を求めれば、ＶSR0とは無関係に、各画素部の読み出し時のリセットレベルと信号レベルの差分が求められることになり、ディジタル領域でノイズキャンセルが行えることがわかる。また、フレームの先頭ではなく、複数の水平読み出しごとに、図１５のようなプリアンプのサンプリング動作を行い、その他の水平読み出しでは、リセット動作を行い、図４と同じ動作とするという方法も考えられる。これも信号を高速に読み出したり、消費電力を下げる上で効果がある。
【実施例６】
【００２９】
別の実施例として、Ａ/Ｄ変換器に積分型を用いたディジタルノイズキャンセルを説明する。図１６に、その構成を示す。一点鎖線で囲まれたＡ/Ｄ変換器(20)は、カラムに並べる１チャネル分を示しており、ランプ信号発生器(26)、多段分解能Grayコードカウンタ(27)、制御回路(28)はカラムに並べた全てのチャンネルのＡ/Ｄ変換回路に対して共通である。図１６のＡ/Ｄ変換器(20)の１チャネル分は、図１のＡ/Ｄ変換器(2)に相当する回路を示している。この図１６では、図１３のプリアンプ(10)はプリアンプ(21)としてＡ/Ｄ変換器(20)の内部に取り込まれている。しかしながらプリアンプ(21)は必須の構成ではなく省略できるものである。
ディジタルノイズキャンセルをイメージセンサのカラムにおいて行うため、積分時間の異なる２回の積分型Ａ/Ｄ変換を行う。積分型Ａ/Ｄ変換器は、１個の比較器(22)、ランプ信号発生器(26)とこれに同期して動作するカウンタ(27)及びカウント値を記憶（ラッチ）するラッチ回路(24)からなる。0Vから徐々に電圧が上昇するランプ信号を発生させ、ランプ信号のスタートと同時にディジタル値がインクリメントするカウンタを動作させる。このときランプ信号とＡ/Ｄ変換したい入力信号を比較器(22)に与え、ランプ信号が、入力信号を超えた瞬間に比較器(22)の出力が"０"から"１"に変化する。この比較器(22)の出力によって、ラッチ回路(24)にカウンタの値を記憶する。この記憶されたディジタル値が、入力されたアナログ信号がＡ/Ｄ変換された値となる。このカウンタとしては、ディジタルノイズがＡ/Ｄ変換特性に与える影響を減らすため、全てのコードで遷移するビットが１ビットだけであるグレイコードを用いるのが一般的である。積分型Ａ/Ｄ変換器は、非常に線形性に優れ、低雑音の読み出しには有利である。カウンタを用いた積分型Ａ/Ｄ変換器は、例えば10ビット分解能で行うと最大で1024回のカウントが必要になる。従って分解能を高くすると、変換時間が長くなり、イメージセンサの読み出し速度に影響する。23はＲＳフリップフロップである。また必要に応じて、グレイコードをバイナリコードに変換する変換器(25)を設ける。
ディジタルノイズキャンセルを行う場合は、雑音成分と信号成分の両方に対してＡ/Ｄ変換を行う必要がある。そのため一般的には、アナログ領域でノイズキャンセルを行う場合に比べて、一般的には２倍の変換時間を必要とする。本発明では、積分型Ａ/Ｄ変換の特徴を利用し、この変換時間を節約し、高速のＡ/Ｄ変換を行うものである。
図１７は、リセットレベル用と、信号レベル用のＡ/Ｄ変換に使用するランプ波形と、最大カウント数の関係を図示している。
動作は、以下の通りである。まず、入力に画素部のリセットレベルを与え、プリアンプ(21)で増幅されたレベルに対してＡ/Ｄ変換を行う。このとき、リセットレベルが取りうる範囲は、固定パターンノイズ、ランダムノイズの変動の範囲であるので、その範囲は小さい範囲に限定されており、これをＡ/Ｄ変換するときのランプ信号の振幅は小さくてよく、またカウント値も、少ない回数ですみ、短時間でのＡ/Ｄ変換が可能である。次いで、信号レベルを与えて、大きな振幅のランプ波形を用い、十分な最大カウント数を使ってＡ/Ｄ変換を行う。このようにすることで、信号レベルだけに対するＡ/Ｄ変換に必要な時間に、その何割（図１７では、１/M）かの時間を追加することで、ノイズレベルに対するＡ／Ｄ変換が行え、線形性に優れた積分型Ａ/D変換を用いてディジタルノイズキャンセルが比較的容易に行える。  
【００３０】
巡回型Ａ/Ｄ変換について補足説明を行う。
巡回型Ａ/Ｄ変換として、１サイクルあたり、例えば２進で−１，０，１の３値を取る冗長表現を用いるが、最終的にはデータ出力線数を減らすために、非冗長表現に変換した後に、そのディジタルデータを、水平走査（あるいは並列出力のときは部分的水平走査）を行って出力する。なお出力のデータレートが低い場合には、水平走査後、冗長表現から非冗長表現に変換してもよい。この変換は、Ｎビットの場合には、Ｎ＋１桁の加算を行う加算器を用いて行うことができる。図３、図８は１サイクルで１．５ビットの巡回型Ａ/Ｄ変換を行う構成であるが、より高速に動作させるため、演算要素を多段に接続して巡回させる方式なども考えられる。さらに図３、図８では、比較器を二つ用いているが、比較器を１つ用いて１ビットのＡ/Ｄ変換を繰り返す方法、比較器を複数用いて、さらにアンプでの増幅も４倍、８倍、１６倍として、１サイクルあたり多ビットのＡ/Ｄ変換を巡回する方法も考えられ、これらを排除するものではない。
また、ここまでの説明では、画素選択手段として第３のゲート(G3)を用いる構成を示したが、他の構成によっても画素の選択は可能であり、本発明は上述の第３のゲート(G3)を用いる構成に限定されるものではない。たとえば図１８に示すように、リセット電位を固定せずに走査信号発生手段から可変のリセット電位として制御信号ＶRを与えることによっても画素選択可能である。この回路の動作の概略を説明すると、選択していない画素の浮遊拡散層(FD)の電位を、電界効果トランジスタからなるバッファ(BF)がオフ状態となる低い電位(たとえば１Ｖ)に保つようにして、選択している画素については、浮遊拡散層の電位の初期化レベルを十分高く(たとえば２.５Ｖ)設定する。このように設定すれば、信号電荷が転送され、浮遊拡散層(FD)の電位が下がったとしても、バッファ(BF)がソースフォロア回路として線形性をもって信号読み出しがなされる範囲(たとえば１.５Ｖ)となり、他の選択されていない画素からの信号を抑圧できる。
【産業上の利用可能性】
【００３１】
本発明の構成により、イメージセンサのカラムにおいて、アナログ領域でのノイズキャンセル回路をなくし、イメージアレイの信号レベルとリセットレベルのそれぞれに対して、Ａ/Ｄ変換を行い、ディジタル領域で、その差を求めることで、高精度の固定パターン雑音除去能力と、低いランダムノイズでの信号読み出しを可能にするとともに、高分解能のＡ/Ｄ変換を可能にする。
【図面の簡単な説明】
【００３２】
【図１】カラムでディジタルノイズキャンセルを行うイメージセンサの構成を示す図
【図２】画素回路とフォトダイオード構造の一例を示す図
【図３】カラム集積化用巡回型Ａ/Ｄ変換器（単位回路）を示す図
【図４】巡回型Ａ/Ｄ変換と、ノイズキャンセルのタイミングを示す図
【図５】一サイクルあたり１．５bitのＡ/Ｄ変換を行う巡回型Ａ/Ｄ変換器の変換特性の図
【図６】信号、リセットレベルの多数回サンプルと加算を用いてカラムでディジタルノイズキャンセルを行うイメージセンサの構成図
【図７】Ｍ回加算処理を用いたディジタルノイズキャンセルのためのＡ/Ｄ変換の様子を示す図
【図８】キャパシタのバラツキを補正する機能を持たせた巡回型Ａ/Ｄ変換器の単位回路を示す図
【図９】キャパシタバラツキ補正の原理を示す図
【図１０】図８のＡ/Ｄ変換器の制御信号の与え方（図３の制御信号との対応関係）を示す図
【図１１】２つのカラムの出力をマルチプレクスしてＡ/Ｄ変換を行う場合の構成図
【図１２】図３の回路を全差動回路構成とした回路例を示す図
【図１３】前置増幅後、ディジタルノイズキャンセルを行うイメージセンサを示す図
【図１４】プリアンプと巡回型Ａ/Ｄ変換器を示す図
【図１５】前置増幅後、ディジタルノイズキャンセルを行うタイミングを示す図
【図１６】Ａ/Ｄ変換器として積分型を用いる実施例を示す図
【図１７】リセットレベルに対するランプ波形と信号レベルに対するランプ波形とを示す図
【図１８】画素回路とフォトダイオード構造の他の例を示す図
【符号の説明】
【００３３】
１  画素部
２  Ａ/Ｄ変換器
３，３’  レジスタ
４  加算器
５  Ｄ型フリップフロップ
６  電流源トランジスタ
７  垂直走査信号発生回路
ＦＤ  浮遊拡散層
Ｇ１，Ｇ２  ゲート
【図１】
2006025189.tif 000015
【図２】
2006025189.tif 000016
【図３】
2006025189.tif 000017
【図４】
2006025189.tif 000018
【図５】
2006025189.tif 000019
【図６】
2006025189.tif 000020
【図７】
2006025189.tif 000021
【図８】
2006025189.tif 000022
【図９】
2006025189.tif 000023
【図１０】
2006025189.tif 000024
【図１１】
2006025189.tif 000025
【図１２】
2006025189.tif 000026
【図１３】
2006025189.tif 000027
【図１４】
2006025189.tif 000028
【図１５】
2006025189.tif 000029
【図１６】
2006025189.tif 000030
【図１７】
2006025189.tif 000031
【図１８】
2006025189.tif 000032