(57)【要約】【課題】二酸化シリコン換算膜厚が５ｎｍ未満の極薄ゲート絶縁膜上にメタルゲート電極を形成したＭＩＳＦＥＴにおいて、メタルゲート電極を酸化させることなくゲート絶縁膜の欠陥を修復する。【解決手段】単結晶シリコン基板１の主面上に形成した二酸化シリコン換算膜厚が５ｎｍ未満のゲート絶縁膜９Ａ上にゲート電極材料であるＷ膜１１Ａを形成した後、水分／水素分圧比がＷ膜１１Ａを実質的に酸化せず、シリコンを酸化するような割合に設定された水分＋水素混合ガス雰囲気中でシリコン基板１を熱処理することにより、Ｗ膜１１Ａ直下のゲート絶縁膜９Ａの欠陥を修復する。【選択図】図１２
2006203228.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程からなる半導体集積回路装置の製造方法；
（ａ）水分と水素とを含むガス雰囲気中における酸化還元平衡曲線がシリコンのそれよりも低水分側にある第１の高融点金属を主要な成分とする第１の膜を、ウエハの第１の主面上のシリコン表面に形成する工程、
（ｂ）水分／水素分圧比が前記シリコン表面を実質的に酸化せず、前記第１の高融点金属を酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記第１の膜が形成された前記第１の主面に対して熱処理を行ない、前記第１の高融点金属をその酸化物に変換することによって、前記シリコン表面にゲート絶縁膜を形成する工程、
（ｃ）前記（ｂ）工程の前または後に、前記水分と水素とを含むガス雰囲気中における酸化還元平衡曲線がシリコンのそれよりも高水分側にある第２の高融点金属のゲート電極を形成する工程。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法において、前記第１の高融点金属は、チタン、ジルコニウム、またはハフニウムであることを特徴とする半導体集積回路装置の製造方法。
【請求項３】
請求項２記載の半導体集積回路装置の製造方法において、前記（ｂ）工程における前記水分と水素とを含むガス雰囲気は、触媒を用いて水分を合成することによって形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項４】
以下の工程からなる半導体集積回路装置の製造方法；
（ａ）水分と水素とを含むガス雰囲気中における酸化還元平衡曲線がシリコンのそれよりも低水分側にある第１の高融点金属の酸化物を主要な成分とするゲート絶縁膜を、ウエハの第１の主面上のシリコン表面に形成する工程、
（ｂ）水分／水素分圧比が前記シリコン表面を実質的に酸化せず、前記第１の高融点金属の酸化物を生成するような割合に設定された水分と水素とを含むガス雰囲気中において、前記ゲート絶縁膜が形成された前記第１の主面に対して熱処理を行い、前記第１の高融点金属の酸化物に酸素を供給することによって、前記ゲート絶縁膜中の欠陥を修復する工程、
（ｃ）前記（ｂ）工程の前または後に、前記ゲート絶縁膜上にゲート電極を形成する工程。
【請求項５】
請求項４記載の半導体集積回路装置の製造方法において、前記（ａ）工程における前記ゲート絶縁膜は、前記シリコン表面上に酸化シリコン膜を介して形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項６】
請求項５記載の半導体集積回路装置の製造方法において、前記第１の高融点金属は、チタン、ジルコニウム、またはハフニウムであることを特徴とする半導体集積回路装置の製造方法。
【請求項７】
請求項６記載の半導体集積回路装置の製造方法において、前記（ｂ）工程における前記水分と水素とを含むガス雰囲気は、触媒を用いて水分を合成することによって形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項８】
以下の工程からなる半導体集積回路装置の製造方法；
（ａ）水分と水素とを含むガス雰囲気中における酸化還元平衡曲線がシリコンのそれよりも高水分側にある第１の高融点金属を主要な成分とするメタル膜をパターニングすることによって、ウエハの第１の主面上のシリコン表面にゲート電極を形成する工程、
（ｂ）前記ゲート電極が形成された状態で前記第１の主面に対して、水分／水素分圧比が前記ゲート電極を実質的に酸化せず、前記シリコン表面を酸化するような割合に設定された水分と水素とを含むガス雰囲気中において熱処理を行なうことによって、前記ゲート電極直下の前記シリコン表面に、二酸化シリコン換算膜厚が５nm未満の膜厚を有し、酸化シリコンを主要な成分とするゲート絶縁膜を形成する工程。
【請求項９】
請求項８記載の半導体集積回路装置の製造方法において、前記第１の高融点金属は、モリブデンまたはタングステンであることを特徴とする半導体集積回路装置の製造方法。
【請求項１０】
以下の工程からなる半導体集積回路装置の製造方法；
（ａ）水分および水素を含む雰囲気中における酸化還元平衡曲線がシリコンのそれよりも低水分側にある第１の高融点金属を主要な成分とするゲート絶縁膜となるべき第１の膜を、ウエハの第１の主面上のシリコン表面に形成する工程、
（ｂ）前記第１の膜が形成された状態で、前記酸化還元平衡曲線がシリコンのそれよりも高水分側にある第２の高融点金属を主要な成分とするゲート電極となるべき第２の膜を、前記第１の膜上に形成する工程、
（ｃ）前記第１の膜および前記第２の膜をパターニングすることによって、前記ゲート電極を形成する工程、
（ｄ）前記ゲート電極が形成された状態で前記第１の主面に対して水分／水素分圧比が前記第２の膜を実質的に酸化せず、前記第１の膜を酸化するような割合に設定された水分と水素とを含むガス雰囲気中において熱処理を行い、前記第２の膜直下の前記第１の膜を酸化処理することによって、ゲート絶縁膜に形成する工程。
【請求項１１】
請求項１０記載の半導体集積回路装置の製造方法において、前記第２の高融点金属は、モリブデンまたはタングステンであることを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
請求項１１記載の半導体集積回路装置の製造方法において、前記第１の高融点金属は、チタン、ジルコニウムまたはハフニウムであることを特徴とする半導体集積回路装置の製造方法。
【請求項１３】
以下の工程からなる半導体集積回路装置の製造方法；
（ａ）水分と水素とを含むガス雰囲気中における酸化還元平衡曲線がシリコンのそれよりも低水分側にある第１の高融点金属を主要な成分とする第１の膜を、ウエハの第１の主面上のシリコン表面に形成する工程、
（ｂ）水分／水素分圧比が前記シリコン表面を実質的に酸化せず、前記第１の高融点金属を酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記第１の膜が形成された前記第１の主面に対して熱処理を行ない、前記第１の高融点金属をその酸化物に変換することによって、前記シリコン表面にゲート絶縁膜を形成する工程、
（ｃ）前記（ｂ）工程の前または後に、前記ゲート絶縁膜上にゲート電極を形成する工程。
【請求項１４】
請求項１３記載の半導体集積回路装置の製造方法において、前記（ａ）工程における前記第１の膜は、前記シリコン表面上に酸化シリコン膜を介して形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項１５】
請求項１３記載の半導体集積回路装置の製造方法において、前記第１の高融点金属は、チタン、ジルコニウム、またはハフニウムであることを特徴とする半導体集積回路装置の製造方法。
【請求項１６】
請求項１３記載の半導体集積回路装置の製造方法において、前記（ｂ）工程における前記水分と水素とを含むガス雰囲気は、触媒を用いて水分を合成することによって形成されることを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の製造技術に関し、特に、メタルゲート電極を備えたＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)を有する半導体集積回路装置の製造に適用して有効な技術に関する。
【背景技術】
【０００２】
特許文献１（特開昭５９−１３２１３６号公報（小林等））は、Ｓｉ（シリコン）基板上にＷ膜（またはＭｏ膜）からなるメタル構造のゲート電極を形成した後、水分と水素の混合雰囲気中で酸化を行うことにより、Ｗ（Ｍｏ）膜を酸化することなしにＳｉのみを選択的に酸化する技術を開示している。これは、酸化還元反応が平衡となる水分／水素分圧比がＷ（Ｍｏ）とＳｉとで異なる性質を利用したもので、この分圧比を、Ｗ（Ｍｏ）は還元されるがＳｉは酸化されるような範囲内に設定することによって、Ｓｉの選択的酸化を実現している。
【０００３】
特許文献２（特開平７−９４７１６号公報（村岡等））は、Ｓｉ基板上にゲート酸化膜を介してＴｉＮなどの窒化金属層とＷなどの金属層とを含むポリメタル構造のゲート電極を形成した後、還元性気体（水素）と酸化性気体（水分）とを窒素で希釈した雰囲気中で酸化を行う技術を開示している。この公報によれば、金属層を酸化することなしにＳｉのみを選択的に酸化できると共に、水分＋水素混合ガスを窒素で希釈することによって、窒化金属層からの脱窒素反応が阻止されるので、窒化金属層の酸化も同時に防止できるとされている。
【０００４】
特許文献３（特開昭６０−１６０６６７号公報（吾妻））は、シリコン基板上にＷやＭｏなどの高融点金属からなる薄膜を形成した後、非酸化性雰囲気中で熱処理を行い、上記薄膜中に吸蔵されている酸素を基板表面に拡散させることによって、両者の界面に極めて薄い膜厚の酸化シリコン膜を形成する技術を開示している。
【０００５】
特許文献４（特開平１１−３３０４６８号（特願平１０−１３８９３９号）公報）は、ポリメタルゲートにおいて水素ガスおよび酸素ガスと水素ガスとから触媒により合成された水蒸気を含む混合ガスを半導体ウエハの主面に供給し、エッチングによって削られたポリメタルゲート電極の端部下のゲート絶縁膜のプロファイルを改善する熱処理を、ゲート電極の一部を構成する高融点金属膜が実質的に酸化されず、ゲート絶縁膜を酸化する条件で行う方法を開示している。
【０００６】
特許文献５（特開平１０−２３３５０５号公報の［００４３］）には、半導体基板の表面上にゲート酸化膜３を形成する工程と、前記ゲート酸化膜３の表面上に、タングステン、モリブデン、クロム、タンタル、ニオブ、バナジウムなどの金属の窒化物あるいはこれらの金属および金属窒化物の複合物でゲート電極４を形成する工程と、その後、タングステン平衡蒸気圧曲線（水分によるタングステンの酸化と水素によるタングステン酸化物の還元反応が平衡する水分添加量と温度の関係）と、同様に熱力学的に求められるシリコンの酸化還元の平衡蒸気圧曲線で囲まれる範囲内の水分を添加した雰囲気で熱処理することにより、シリコンの選択酸化による熱処理を施す開示がある。
【０００７】
特許文献６（特開平９−２９８１７０号公報の［００２８］）には、低抵抗金属膜と下地であるシリコンの間の接着性を向上するために間に水および酸素を捕獲できる捕獲層を設けて電極配線を構成し、金属膜とシリコン膜との間に設けた捕獲膜の構成元素の少なくとも一種類の金属として、酸化−還元反応平衡烝気圧曲線における水分添加量が、上層を構成する金属における平衡蒸気圧曲線での水分添加量より少なくなる元素を用いることにより、上層の金属は酸化されないでこの金属のみが酸化され、この金属にシリコン酸化膜と反応してその酸素を捕獲する機能を持たせ、その下層のシリコンは酸化されない方法の開示がある。
【特許文献１】特開昭５９−１３２１３６号公報
【特許文献２】特開平７−９４７１６号公報
【特許文献３】特開昭６０−１６０６６７号公報
【特許文献４】特開平１１−３３０４６８号（特願平１０−１３８９３９号）公報
【特許文献５】特開平１０−２３３５０５号公報、段落［００４３］
【特許文献６】特開平９−２９８１７０号公報、段落［００２８］
【発明の開示】
【発明が解決しようとする課題】
【０００８】
（１）ゲート長が０．１８μｍ以下の微細なＭＩＳＦＥＴで回路を構成するＣＭＯＳ−ＬＳＩは、低電圧動作時においてもゲート遅延を低減して高速動作を確保するために、金属を含む低抵抗導電材料を使ってゲート電極を形成することが要求される。
【０００９】
この種の低抵抗ゲート電極材料として有力視されているのは、多結晶シリコン膜の上部に高融点金属膜を積層した複合導電膜（以下、ポリメタルという）である。ポリメタルは、そのシート抵抗が２Ω／□程度と低いことから、ゲート電極材料としてのみならず配線材料として利用することもできる。高融点金属としては、８００℃以下の低温プロセスでも良好な低抵抗性を示し、かつエレクトロマイグレーション耐性の高いＷ（タングステン）、Ｍｏ（モリブデン）、Ｔｉ（チタン）などが使用される。なお、多結晶シリコン膜の上に直接これらの高融点金属膜を積層すると両者の接着力が低下したり、高温熱処理プロセスで両者の界面に高抵抗のシリサイド層が形成されたりする。そこで、実際のポリメタルゲートは多結晶シリコン膜と高融点金属膜との間にＴｉＮ（チタンナイトライド）やＷＮ（タングステンナイトライド）などの金属窒化膜からなる導電性バリア膜を介在させた３層構造で構成される。
【００１０】
（２）ゲート長が０．１８μｍ以下の微細なＭＩＳＦＥＴで回路を構成するＣＭＯＳ−ＬＳＩは、低電圧動作化に伴ってしきい値電圧（Ｖth）を低く設定するために、ポリメタルゲートの一部を構成する多結晶シリコン膜の導電型をｎチャネル型ＭＩＳＦＥＴはｎ型、ｐチャネル型ＭＩＳＦＥＴはｐ型とする、いわゆるデュアルゲート(Dual Gate)構造の採用が進められている。この場合、ｎチャネル型ＭＩＳＦＥＴのゲート電極は、Ｐ（リン）などのｎ型不純物がドープされたｎ型多結晶シリコン膜の上に高融点金属膜が積層された構造となり、ｐチャネル型ＭＩＳＦＥＴのゲート電極は、ｐ型不純物であるＢ（ホウ素）がドープされたｐ型多結晶シリコン膜の上に高融点金属膜が積層された構造となる。
【００１１】
しかし、上記（１）の問題点として、ＭＩＳＦＥＴのゲート長が０．１８μｍ以下になった場合、多結晶シリコン膜の上部に高融点金属膜を積層した２層構造、さらにはそれらの間に導電性バリア膜を介在させた３層構造のゲート電極は、そのアスペクト比が極めて大きくなるために、ゲート電極の加工が困難となる点が挙げられる。
【００１２】
また、上記（２）の問題点として、ｐチャネル型ＭＩＳＦＥＴのゲート電極の一部を構成するｐ型多結晶シリコン膜中のＢ（ホウ素）がゲート酸化膜を通って基板側に拡散し、ｐチャネル型ＭＩＳＦＥＴのフラットバンド電圧（Ｖfb）を変化させることによって、しきい値電圧(Ｖth)を変動させてしまう点が挙げられる。
【００１３】
そこで、これらの問題を回避するために、ゲート酸化膜の上部に多結晶シリコン膜などの中間層を介することなく、ＷやＭｏなどの高融点金属膜を直接形成する、いわゆるメタルゲート電極の開発が進められている。
【００１４】
一方、ＭＩＳＦＥＴの高速化、高性能化を実現するためには、ＭＩＳＦＥＴの微細化に比例してゲート酸化膜を薄膜化する必要があり、例えばゲート長が０．２５μｍ〜０．２μｍ程度のＭＩＳＦＥＴの場合は、５ｎｍよりも薄い膜厚のゲート酸化膜が要求される。
【００１５】
しかし、ゲート酸化膜の膜厚を５ｎｍよりも薄くすると、直接トンネル電流の発生やストレス起因のホットキャリアなどによる絶縁耐圧の低下が顕在化する。また、このような薄いゲート酸化膜上にＷやＭｏなどの高融点金属膜を直接形成すると、両者の界面近傍のゲート酸化膜にも欠陥が生じて絶縁耐圧が低下する。
【００１６】
ゲート酸化膜の欠陥は、主としてＳｉ−Ｏ結合の酸素欠損に起因する。従って、この欠陥は、酸化性雰囲気中で基板を熱処理し、酸素欠損箇所に酸素を供給することによって修復させることが可能である。ところが、酸化性雰囲気中で基板の熱処理を行うと、ゲート酸化膜上に堆積されたゲート電極材料である高融点金属膜も同時に酸化されてしまうために、ゲート絶縁膜の抵抗が大きくなってしまう。
【００１７】
ゲート酸化膜の薄膜化による絶縁耐圧の低下を回避する対策としては、酸化シリコンよりも誘電率が大きい酸化タンタルなどの絶縁性金属酸化物をゲート絶縁膜材料に使用することで、その実効膜厚を大きくする選択肢も考えられる。
【００１８】
これらの絶縁性金属酸化物は結晶性材料であるため、本来の絶縁特性を得るためには、成膜後に酸素雰囲気中で熱処理を行い、膜中に酸素を供給するプロセスが不可欠である。しかし、酸化性雰囲気中で基板を熱処理すると、ゲート絶縁膜上に堆積されたゲート電極材料である高融点金属膜も酸化されてしまうために、ゲート絶縁膜の抵抗が大きくなってしまう。
【００１９】
本発明の目的は、極薄ゲート絶縁膜上にメタルゲート電極を形成したＭＩＳＦＥＴの信頼性および製造歩留まりを向上させる技術を提供することにある。
【００２０】
本発明の他の目的は、酸化シリコンよりも誘電率が高い金属酸化物を含むゲート絶縁膜上にメタルゲート電極を形成したＭＩＳＦＥＴの信頼性および製造歩留まりを向上させる技術を提供することにある。
【００２１】
本発明の他の目的は、二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有するゲート絶縁膜の形成方法を提供することにある。
【００２２】
本発明の他の目的は、二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有するゲート絶縁膜の欠陥修復方法を提供することにある。
【００２３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２５】
本発明の半導体集積回路装置の製造方法は、（ａ）水分と水素とを含むガス雰囲気中における酸化還元平衡曲線がシリコンのそれよりも低水分側にある第１の高融点金属を主要な成分とする第１の膜を、ウエハの第１の主面上のシリコン表面に形成する工程と、（ｂ）水分／水素分圧比が前記シリコン表面を実質的に酸化せず、前記第１の高融点金属を酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記第１の膜が形成された前記第１の主面に対して熱処理を行ない、前記第１の高融点金属をその酸化物に変換することによって、前記シリコン表面にゲート絶縁膜を形成する工程と、（ｃ）前記（ｂ）工程の前または後に、前記水分と水素とを含むガス雰囲気中における酸化還元平衡曲線がシリコンのそれよりも高水分側にある第２の高融点金属のゲート電極を形成する工程とからなる。
【００２６】
上記した発明以外の本願発明の概要を簡単に項分けして記載すれば、以下の通りである。すなわち、
１．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有し、酸化シリコンを主要な成分とする単一絶縁膜またはそれと他の絶縁膜とを含む複合絶縁膜からなるゲート絶縁膜を、ウエハの第１の主面上のシリコン表面に形成する工程、（ｂ）前記ゲート絶縁膜上に、多結晶シリコンを主要な構成要素とする中間層を介することなく、高融点金属を主要な成分とするメタル膜を形成した後、前記メタル膜をパターニングしてメタルゲート電極を形成する工程、（ｃ）水分／水素分圧比が前記高融点金属を実質的に酸化せず、シリコンを酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記メタルゲート電極が形成された前記第１の主面に対して熱処理を行なうことによって、前記メタルゲート電極直下の前記ゲート絶縁膜中の欠陥を修復する工程。
【００２７】
２．本発明の半導体集積回路装置の製造方法は、前記項１において、前記高融点金属は、モリブデンまたはタングステンである。
【００２８】
３．本発明の半導体集積回路装置の製造方法は、前記項１または２において、前記ゲート絶縁膜の二酸化シリコン換算膜厚は、４ｎｍ未満である。
【００２９】
４．本発明の半導体集積回路装置の製造方法は、前記項１または２において、前記ゲート絶縁膜の二酸化シリコン換算膜厚は、３ｎｍ未満である。
【００３０】
５．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有し、窒化シリコンを主要な成分とする単一絶縁膜またはそれと他の絶縁膜とを含む複合絶縁膜からなるゲート絶縁膜を、ウエハの第１の主面上のシリコン表面に形成する工程、（ｂ）前記ゲート絶縁膜上に、多結晶シリコンを主要な構成要素とする中間層を介することなく、高融点金属を主要な成分とするメタル膜を形成した後、前記メタル膜をパターニングしてメタルゲート電極を形成する工程、（ｃ）水分／水素分圧比が前記高融点金属を実質的に酸化せず、シリコンを酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記メタルゲート電極が形成された前記第１の主面に対して熱処理を行なうことによって、前記メタルゲート電極直下の前記ゲート絶縁膜中の欠陥を修復する工程。
【００３１】
６．本発明の半導体集積回路装置の製造方法は、前記項５において、前記高融点金属は、モリブデンまたはタングステンである。
【００３２】
７．本発明の半導体集積回路装置の製造方法は、前記項５または項６において、前記水分と水素とを含むガスは、さらに窒素またはアンモニアガスを含む。
【００３３】
８．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有し、二酸化シリコンよりも誘電率が大きい金属酸化物を主要な成分とする単一絶縁膜またはそれと他の絶縁膜とを含む複合絶縁膜からなるゲート絶縁膜を、ウエハの第１の主面上のシリコン表面に形成する工程、（ｂ）前記ゲート絶縁膜上に、多結晶シリコンを主要な構成要素とする中間層を介することなく、高融点金属を主要な成分とするメタル膜を形成した後、前記メタル膜をパターニングしてメタルゲート電極を形成する工程、（ｃ）水分／水素分圧比が前記高融点金属を実質的に酸化せず、シリコンを酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記メタルゲート電極が形成された前記第１の主面に対して熱処理を行なうことによって、前記メタルゲート電極直下の前記ゲート絶縁膜中の欠陥を修復する工程。
【００３４】
９．本発明の半導体集積回路装置の製造方法は、前記項８において、前記金属酸化膜を構成する金属は、チタン、ジルコニウム、またはハフニウムである。
【００３５】
１０．本発明の半導体集積回路装置の製造方法は、前記項８において、前記金属酸化膜を構成する金属は、タンタルである。
【００３６】
１１．本発明の半導体集積回路装置の製造方法は、前記項８において、前記金属酸化膜を構成する金属は、アルミニウムである。
【００３７】
１２．本発明の半導体集積回路装置の製造方法は、前記項８において、前記金属酸化膜は、ＡＢＯ３型の広義のペロブスカイト型構造を含む高誘電体であって、動作温度において常誘電相にあるものである。
【００３８】
１３．本発明の半導体集積回路装置の製造方法は、前記項１２において、前記高誘電体は、ＢＳＴである。
【００３９】
１４．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）水分と水素とを含むガス雰囲気中における酸化還元平衡曲線がシリコンのそれよりも低水分側にある第１の高融点金属を主要な成分とする第１の膜を、ウエハの第１の主面上のシリコン表面に形成する工程、（ｂ）水分／水素分圧比が前記シリコン表面を実質的に酸化せず、前記第１の高融点金属を酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記第１の膜が形成された前記第１の主面に対して熱処理を行ない、前記第１の高融点金属をその酸化物に変換することによって、前記シリコン表面にゲート絶縁膜を形成する工程、（ｃ）前記（ｂ）工程の前または後に、ゲート電極を形成する工程。
【００４０】
１５．本発明の半導体集積回路装置の製造方法は、前記項１４において、前記第１の高融点金属は、チタン、ジルコニウム、またはハフニウムである。
【００４１】
１６．本発明の半導体集積回路装置の製造方法は、前記項１４または項１５において、前記（ｂ）工程における前記水分と水素とを含むガス雰囲気は、触媒を用いて水分を合成することによって形成される。
【００４２】
１７．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）水分と水素とを含むガス雰囲気中における酸化還元平衡曲線がシリコンのそれよりも低水分側にある第１の高融点金属の酸化物を主要な成分とするゲート絶縁膜を、ウエハの第１の主面上のシリコン表面に形成する工程、（ｂ）水分／水素分圧比が前記シリコン表面を実質的に酸化せず、前記第１の高融点金属の酸化物を生成するような割合に設定された水分と水素とを含むガス雰囲気中において、前記第１の膜が形成された前記第１の主面に対して熱処理を行ない、前記第１の高融点金属をその酸化物に変換することによって、前記ゲート絶縁膜中の欠陥を修復する工程、（ｃ）前記（ｂ）工程の前または後に、前記ゲート絶縁膜上にゲート電極を形成する工程。
【００４３】
１８．本発明の半導体集積回路装置の製造方法は、前記項１７において、前記（ａ）工程における前記ゲート絶縁膜は、前記シリコン表面上に酸化シリコン膜を介して形成される。
【００４４】
１９．本発明の半導体集積回路装置の製造方法は、前記項１７または項１８において、前記第１の高融点金属は、チタン、ジルコニウム、またはハフニウムである。
【００４５】
２０．本発明の半導体集積回路装置の製造方法は、前記項１７、項１８または項１９において、前記（ｂ）工程における前記水分と水素とを含むガス雰囲気は、触媒を用いて水分を合成することによって形成される。
【００４６】
２１．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）水分と水素とを含むガス雰囲気中における酸化還元平衡曲線がシリコンのそれよりも高水分側にある第１の高融点金属を主要な成分とするメタル膜をパターニングすることによって、ウエハの第１の主面上のシリコン表面にゲート電極を形成する工程、（ｂ）前記ゲート電極が形成された状態で前記第１の主面に対して熱処理を行なうことによって、前記ゲート電極直下の前記シリコン表面に、二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有し、酸化シリコンを主要な成分とするゲート絶縁膜を形成する工程。
【００４７】
２２．本発明の半導体集積回路装置の製造方法は、前記項２１において、前記第１の高融点金属は、モリブデンまたはタングステンである。
【００４８】
２３．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）水分および水素を含む雰囲気中における酸化還元平衡曲線がシリコンのそれよりも低水分側にある第１の高融点金属を主要な成分とするゲート絶縁膜となるべき第１の膜を、ウエハの第１の主面上のシリコン表面に形成する工程、（ｂ）前記第１の膜が形成された状態で、前記酸化還元平衡曲線がシリコンのそれよりも高水分側にある第２の高融点金属を主要な成分とするゲート電極となるべき第２の膜を、前記第１の主面上に形成する工程、（ｃ）前記第１の膜および前記第２の膜をパターニングすることによって、前記ゲート電極を形成する工程、（ｄ）前記ゲート電極が形成された状態で前記第１の主面に対して熱処理を行い、前記ゲート電極直下の前記第１の膜を酸化処理することによって、ゲート絶縁膜に変換する工程。
【００４９】
２４．本発明の半導体集積回路装置の製造方法は、前記項２３において、前記第２の高融点金属は、モリブデンまたはタングステンである
２５．本発明の半導体集積回路装置の製造方法は、前記項２３において、前記第１の高融点金属は、チタン、ジルコニウムまたはハフニウムである。
【００５０】
２６．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）第１の主面にシリコン表面を有する半導体集積回路基板、（ｂ）前記シリコン表面に設けられた酸化ジルコニウム、酸化ハフニウムまたはこれらと酸化チタンのうちの２種以上の酸化物を含む二元または多元酸化物を主要な成分とするゲート絶縁膜、（ｃ）前記ゲート絶縁膜上に設けられたゲート電極。
【００５１】
２７．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有し、酸化シリコンを主要な成分とする単一絶縁膜またはそれと他の絶縁膜とを含む複合絶縁膜からなるゲート絶縁膜を、ウエハの第１の主面上のシリコン表面に形成する工程、（ｂ）前記ゲート絶縁膜上に導電性バリア膜を形成する工程、（ｃ）前記バリア膜上に、多結晶シリコンを主要な構成要素とする中間層を介することなく、第１の高融点金属を主要な成分とするメタル膜を形成する工程、（ｄ）前記バリア膜および前記メタル膜をパターニングすることによって、ゲート電極を形成する工程、（ｅ）水分／水素分圧比が前記高融点金属を実質的に酸化せず、シリコンを酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記ゲート電極が形成された前記第１の主面に対して熱処理を行なうことによって、前記ゲート電極直下の前記ゲート絶縁膜中の欠陥を修復する工程。
【００５２】
２８．本発明の半導体集積回路装置の製造方法は、前記項２７において、前記第１の高融点金属は、タングステンである。
【００５３】
２９．本発明の半導体集積回路装置の製造方法は、前記項２７において、前記導電性バリア膜は、窒化チタンを主要な成分として含む。
【００５４】
３０．本発明の半導体集積回路装置の製造方法は、前記項２７、項２８または項２９において、前記水分と水素とを含むガスは、さらに窒素またはアンモニアガスを含む。
【００５５】
３１．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）シリコン基板の主面上に二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有するゲート絶縁膜を形成する工程、（ｂ）前記ゲート絶縁膜上に高融点金属を主要な成分とするメタル膜を形成した後、水分／水素分圧比が前記高融点金属を実質的に酸化せず、シリコンを酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記メタル膜が形成された前記シリコン基板の主面を熱処理することによって、前記メタル膜直下の前記ゲート絶縁膜中の欠陥を修復する工程、（ｃ）前記メタル膜をパターニングしてメタルゲート電極を形成する工程。
【００５６】
３２．本発明の半導体集積回路装置の製造方法は、前記３１項において、前記ゲート絶縁膜は、酸化シリコンを主要な成分とする。
【００５７】
３３．本発明の半導体集積回路装置の製造方法は、前記３２項において、前記ゲート絶縁膜は、触媒を用いて合成された水分と酸素とを含むガス雰囲気中で前記シリコン基板の主面を熱酸化することによって形成する。
【００５８】
３４．本発明の半導体集積回路装置の製造方法は、前記３１項において、前記ゲート絶縁膜は、酸窒化シリコンを主要な成分とする。
【００５９】
３５．本発明の半導体集積回路装置の製造方法は、前記３４項において、前記ゲート絶縁膜は、前記基板の表面に酸化シリコン膜を形成した後、前記基板を含窒素ガス雰囲気中で熱処理することによって形成する。
【００６０】
３６．本発明の半導体集積回路装置の製造方法は、前記３１項において、前記ゲート絶縁膜は、窒化シリコンを主要な成分とする。
【００６１】
３７．本発明の半導体集積回路装置の製造方法は、前記３６項において、前記ゲート絶縁膜は、前記基板上にＣＶＤ法で窒化シリコン膜を堆積することによって形成する。
【００６２】
３８．本発明の半導体集積回路装置の製造方法は、前記３１〜３７項のいずれか一項において、前記高融点金属は、モリブデンまたはタングステンである。
【００６３】
３９．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）シリコン基板の主面上に二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有するゲート絶縁膜を形成する工程、（ｂ）前記ゲート絶縁膜上に高融点金属の窒化物からなる導電性バリア膜を介して高融点金属を主要な成分とするメタル膜を形成した後、水分／水素分圧比が前記高融点金属を実質的に酸化せず、シリコンを酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記メタル膜および前記導電性バリア膜が形成された前記シリコン基板の主面を熱処理することによって、前記導電性バリア膜直下の前記ゲート絶縁膜中の欠陥を修復する工程、（ｃ）前記メタル膜および前記導電性バリア膜をパターニングしてメタルゲート電極を形成する工程。
【００６４】
４０．本発明の半導体集積回路装置の製造方法は、前記３９項において、前記導電性バリア膜を構成する前記高融点金属は、モリブデンまたはタングステンである。
【００６５】
４１．本発明の半導体集積回路装置の製造方法は、前記３９項において、前記導電性バリア膜を構成する前記高融点金属は、チタンである。
【００６６】
４２．本発明の半導体集積回路装置の製造方法は、前記４１項において、前記水分と水素とを含むガス雰囲気の水分濃度は、１％以下である。
【００６７】
４３．本発明の半導体集積回路装置の製造方法は、前記４１項において、前記水分と水素とを含むガス雰囲気に、さらに窒素またはアンモニアを添加する。
【００６８】
４４．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）シリコン基板の主面上に二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有し、かつ二酸化シリコンよりも誘電率が大きい金属酸化物からなるゲート絶縁膜を形成する工程、（ｂ）前記ゲート絶縁膜上に高融点金属を主要な成分とするメタル膜を形成した後、水分／水素分圧比が前記高融点金属を実質的に酸化せず、シリコンを酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記金属酸化物が形成された前記シリコン基板の主面を熱処理することによって、前記メタル膜直下の前記ゲート絶縁膜中の欠陥を修復する工程、（ｃ）前記ゲート絶縁膜中の欠陥を修復する工程の前または後に、前記メタル膜をパターニングしてメタルゲート電極を形成する工程。
【００６９】
４５．本発明の半導体集積回路装置の製造方法は、前記４４項において、前記高融点金属は、モリブデンまたはタングステンである。
【００７０】
４６．本発明の半導体集積回路装置の製造方法は、前記４４または４５項において、前記金属酸化物は、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化アルミニウムまたはＢＳＴである。
【００７１】
４７．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）シリコン基板の主面上に第１高融点金属膜を形成する工程、（ｂ）前記第１高融点金属膜上に第２高融点金属を主要な成分とするメタル膜を形成した後、水分／水素分圧比が前記第２高融点金属を実質的に酸化せず、前記第１高融点金属を酸化するような割合に設定された水分と水素とを含むガス雰囲気中において熱処理を行ない、前記第１高融点金属をその酸化物に変換することによって、前記シリコン基板の表面に二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有するゲート絶縁膜を形成する工程、（ｃ）前記熱処理工程の前または後に、前記メタル膜をパターニングしてメタルゲート電極を形成する工程。
【００７２】
４８．本発明の半導体集積回路装置の製造方法は、前記４７項において、前記高融点金属は、モリブデンまたはタングステンである。
【００７３】
４９．本発明の半導体集積回路装置の製造方法は、前記４７または４８項において、前記第１高融点金属は、チタン、ジルコニウム、ハフニウムまたはタンタルである。
【００７４】
５０．以下の工程からなる半導体集積回路装置の製造方法；
（ａ）シリコン基板の主面上に高融点金属膜を形成した後、水分／水素分圧比が前記高融点金属膜を実質的に酸化しないような割合に設定された水分と水素とを含むガス雰囲気中において熱処理を行ない、前記基板と前記高融点金属膜との界面に二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有する酸化シリコンからなるゲート絶縁膜を形成する工程、（ｂ）前記熱処理工程の前または後に、前記高融点金属膜をパターニングしてメタルゲート電極を形成する工程。
【００７５】
５１．本発明の半導体集積回路装置の製造方法は、前記５０項において、前記高融点金属は、モリブデンまたはタングステンである。
【００７６】
５２．本発明の半導体集積回路装置の製造方法は、前記３１〜５１項のいずれか一項において、前記ゲート絶縁膜の二酸化シリコン換算膜厚は、４ｎｍ未満である。
【００７７】
５３．本発明の半導体集積回路装置の製造方法は、前記３１〜５２項のいずれか一項において、前記ゲート絶縁膜の二酸化シリコン換算膜厚は、３ｎｍ未満である。
【００７８】
５４．本発明の半導体集積回路装置の製造方法は、前記３１〜５３項のいずれか一項において、前記ゲート絶縁膜の二酸化シリコン換算膜厚は、１．５ｎｍ〜２ｎｍである。
【００７９】
５５．本発明の半導体集積回路装置の製造方法は、前記３１〜５４項のいずれか一項において、前記メタルゲート電極のゲート長は、０．２５μｍ以下である。
【００８０】
５６．本発明の半導体集積回路装置の製造方法は、前記３１〜５５項のいずれか一項において、前記メタルゲート電極のゲート長は、０．１８μｍ以下である。
【００８１】
５７．本発明の半導体集積回路装置の製造方法は、前記３１〜５６項のいずれか一項において、前記メタルゲート電極のゲート長は、０．１μｍ以下である。
【発明の効果】
【００８２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００８３】
本願の一発明によれば、極薄ゲート絶縁膜上にメタルゲート電極を形成したＭＩＳＦＥＴの信頼性および製造歩留まりを向上させることができる。
【００８４】
本願の一発明によれば、酸化シリコンよりも誘電率が高い金属酸化物を含むゲート絶縁膜上にメタルゲート電極を形成したＭＩＳＦＥＴの信頼性および製造歩留まりを向上させることができる。
【００８５】
本願の一発明によれば、二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有する高品質なゲート絶縁膜を歩留まりよく形成することできるので、ＣＭＯＳ−ＬＳＩの高集積化を推進することができる。
【発明を実施するための最良の形態】
【００８６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００８７】
さらに、以下の実施の形態では、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲などを含む）に言及する場合、特に明示したときおよび原理的に明らかに特定の数に限定されるときを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等を含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものではないことは言うまでもない。
【００８８】
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合を除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。
【００８９】
また、本願で半導体集積回路装置（あるいは電子装置、電子回路装置など）というときは、シリコンウエハ上に作られるものだけでなく、特にそうでない旨明示された場合を除き、ＳＯＩ(Silicon On Insulator)基板、ＴＦＴ液晶などの他の基板上に作られるものも含むものとする。
【００９０】
（実施の形態１）
本実施形態は、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴとで集積回路を構成するＣＭＯＳ−ロジックＬＳＩの製造に適用したものである。
【００９１】
まず、図１に示すように、比抵抗が１０Ωｃｍ程度の単結晶シリコン基板（以下、基板あるいはウエハという）１を８５０℃程度で熱処理してその主面に膜厚１０ｎｍ程度の薄い酸化シリコン膜２を形成し、続いて酸化シリコン膜２の上部にＣＶＤ(Chemical Vapor Deposition)法で膜厚１２０ｎｍ程度の窒化シリコン膜３を堆積した後、フォトレジスト膜（図示しない）をマスクにしたドライエッチングで素子分離領域の窒化シリコン膜３を除去する。
【００９２】
上記酸化シリコン膜２は、後の工程で素子分離溝の内部に埋め込まれる酸化シリコン膜を熱処理するときに基板１に加わるストレスを緩和したり、イオン注入による基板１表面のダメージを緩和したりする目的で形成する。また、窒化シリコン膜３は、その下部（活性領域）の基板１表面の酸化を防止する保護膜および素子分離溝内に埋め込まれる酸化シリコン膜の表面を研磨する際のストッパとして使用する。
【００９３】
次に、図２に示すように、窒化シリコン膜３をマスクにしたドライエッチングで素子分離領域の基板１に深さ３５０ｎｍ程度の素子分離溝４を形成した後、上記のエッチングで素子分離溝４の内壁に生じたダメージ層を除去するために基板１を約１０００℃で熱処理し、素子分離溝４の内壁に膜厚１０ｎｍ程度の薄い酸化シリコン膜５を形成する。
【００９４】
次に、図３に示すように、上記素子分離溝４の内部に酸化シリコン膜６を埋め込んだ後、その表面を平坦化する。酸化シリコン膜６の埋め込みおよび平坦化を行うには、まず基板１上にＣＶＤ法で膜厚６００ｎｍ程度の酸化シリコン膜６を堆積した後、酸化シリコン膜６の膜質を改善するために基板１を約１０００℃で熱処理する。次に、窒化シリコン膜３をストッパに用いた化学機械研磨(ChemicalMechanical Polishing；ＣＭＰ）法で酸化シリコン膜６を研磨し、素子分離溝４の内部のみに酸化シリコン膜６を残す。
【００９５】
次に、基板１の活性領域上に残った窒化シリコン膜３を熱リン酸を用いたウェットエッチングで除去した後、図４に示すように、基板１の一部にＢ（ホウ素）をイオン注入してｐ型ウエル７を形成し、他の一部にＰ（リン）をイオン注入してｎ型ウエル８を形成する。
【００９６】
次に、ｐ型ウエル７およびｎ型ウエル８のそれぞれの表面近傍にＭＩＳＦＥＴのしきい値電圧（Ｖｔｈ）を調整するための不純物（ＢまたはＰ）をイオン注入した後、図５に示すように、ｐ型ウエル７およびｎ型ウエル８のそれぞれの表面の酸化シリコン膜２をＨＦ（フッ酸）系の洗浄液で除去することによって、活性領域の基板１（ｐ型ウエル７およびｎ型ウエル８）の表面を露出させる。
【００９７】
次に、上記ｐ型ウエル７およびｎ型ウエル８のそれぞれの表面に、以下のような方法でゲート絶縁膜を形成する。
【００９８】
一般に、ＭＩＳデバイスの高速化、高性能化を実現するためには、ＭＩＳＦＥＴを微細化するにつれてゲート絶縁膜を薄膜化する必要があり、例えばゲート長が０．２５μｍ〜０．２μｍ程度のロジックデバイス用ＭＩＳＦＥＴの場合は、膜厚５ｎｍ未満のゲート絶縁膜が要求される。また、ＭＩＳデバイスの種類にもよるが、ゲート長が０．１８μｍ〜０．１４μｍ程度の場合は４ｎｍ未満、さらにゲート長が０．１３μｍ〜０．１μｍ程度の場合は３ｎｍ未満のゲート絶縁膜が要求される。
【００９９】
周知のように、単結晶シリコン基板の表面を高温で酸化してゲート絶縁膜（ゲート酸化膜）を形成する方法として、酸素雰囲気中で水素を燃焼させて水分を生成し、この水分を酸素と共に基板表面に供給して酸化膜を形成するウエット酸化（パイロジェニック酸化）法がある。しかし、この燃焼方式を利用した酸化膜形成方法では、膜厚が５ｎｍ未満で、かつ高品質の極薄ゲート絶縁膜を再現性よく形成することが難しい。
【０１００】
すなわち、燃焼方式を利用した上記の酸化膜形成方法は、酸化種である水＋酸素混合ガスの水分濃度が１８〜４０％程度の高濃度範囲内でしか制御できない。そのため、このような水分濃度の水＋酸素混合ガス雰囲気中で熱処理を行うと、水分に起因するＯＨ基や水素が酸化膜中に多量に取り込まれ、シリコン基板との界面にＳｉ−Ｈ結合やＳｉ−ＯＨ結合などの構造欠陥が生じ易い。そして、この構造欠陥はホットキャリア注入などの電圧ストレスの印加により切断されて電荷トラップを形成し、しきい値電圧の変動や絶縁耐圧の低下といった電気特性の劣化を引き起こす。
【０１０１】
また、薄い熱酸化膜を均一な膜厚で再現性よく形成するためには、比較的厚い酸化膜を形成するときに比べて膜の成長速度を下げ、より安定な酸化条件で成膜を行う必要がある。ところが、上記の燃焼方式の場合は水分濃度が高いために膜の成長速度が速く、極めて短時間に膜が形成されてしまうので、膜厚が５ｎｍ未満の極薄酸化膜を安定に形成することができない。
【０１０２】
さらに、清浄なゲート絶縁膜を形成するためには、シリコン基板の表面に形成される低品質の酸化膜をあらかじめウエット洗浄で除去する必要があるが、このウエット洗浄を行ってから基板（ウエハ）を酸化するまでの間には、その表面に薄い自然酸化膜(native oxide)が不可避的に形成される。さらに酸化工程では、本来の酸化が行われる前に酸化種中の酸素との接触によって基板の表面に不所望な初期酸化膜が形成される。特に、前記の燃焼方式の場合は、水素が爆発する危険を回避するためにあらかじめ酸素を十分に流してから水素を燃焼させるので、基板の表面が酸素に曝される時間が長くなり、初期酸化膜が厚く形成されてしまう。
【０１０３】
このように、実際のゲート酸化膜は、本来の熱酸化によって形成される酸化膜の他に自然酸化膜と初期酸化膜とを含んだ構成になっているが、これらの自然酸化膜や初期酸化膜は、目的とする本来の酸化膜に比べて低品質である。従って、高品質のゲート絶縁膜を得るためには、酸化膜中に占めるこれら低品質の酸化膜の割合をできるだけ低くしなければならないが、燃焼方式によって薄い酸化膜を形成した場合には、これら低品質の絶縁膜の割合がむしろ増加してしまう。
【０１０４】
例えば燃焼方式によって膜厚が９ｎｍの酸化膜を形成したときに、この酸化膜中の自然酸化膜と初期酸化膜の膜厚がそれぞれ０．７ｎｍ、０．８ｎｍであったとすると、本来の酸化膜の膜厚は、９−（０．７＋０．８）＝７．５ｎｍとなるので、この酸化膜中に占める本来の酸化膜の割合は約８３．３％になる。ところが、この燃焼方法を用いて膜厚が４ｎｍの酸化膜を形成した場合、自然酸化膜と初期酸化膜の膜厚はそれぞれ０．７ｎｍ、０．８ｎｍと変わらないので、本来の酸化膜の膜厚は、４−（０．７＋０．８）＝２．５ｎｍとなり、その割合は６２．５％に低下してしまう。すなわち、従来の燃焼方式（パイロジェニック酸化方式）によって極薄酸化シリコン膜を形成しようとすると、膜厚の均一性や再現性が確保できなくなるのみならず、膜の品質も低下する。
【０１０５】
そこで本実施形態では、以下に説明する方法によって高品質な極薄ゲート絶縁膜を形成する。ただし、ゲート絶縁膜の形成は、この方法に限定されるものではなく、後述する水分＋水素混合ガスを使って形成することもできる。
【０１０６】
図６は、ゲート絶縁膜の形成に使用する枚葉式の成膜装置１００を示す概略図である。図示のように、この成膜装置１００は、ゲート絶縁膜の形成に先だって基板（ウエハ）１の表面の酸化膜をウェット洗浄方式で除去する洗浄装置１０１を備えている。このような洗浄−酸化一貫処理システムを採用することにより、洗浄装置１０１内で洗浄処理に付されたウエハ１を大気に接触させることなく、かつ短時間で成膜装置１００へ搬送できるので、不要な酸化シリコン膜２を除去してからゲート絶縁膜を形成するまでの間にウエハ１の表面に不所望な自然酸化膜が形成されるのを極力抑制することができる。
【０１０７】
洗浄装置１０１のローダ１０２にロードされたウエハ１は、まず洗浄室１０３に搬送され、例えばＮＨ４ＯＨ＋Ｈ２Ｏ２＋Ｈ２Ｏなどの洗浄液による洗浄処理に付された後、フッ酸洗浄室１０４に搬送され、希フッ酸（ＨＦ＋Ｈ２Ｏ）による洗浄処理に付されて表面の酸化シリコン膜２が除去される。その後、ウエハ１は乾燥室１０５に搬送されて乾燥処理に付され、表面の水分が除去される。ウエハ１の表面に残留した水分は、ゲート絶縁膜中やゲート絶縁膜／シリコン基板界面にＳｉ−Ｈ、Ｓｉ−ＯＨなどの構造欠陥を引き起こして電荷トラップを形成する原因となるので、十分に除去しておく必要がある。
【０１０８】
乾燥処理の終わったウエハ１は、直ちに成膜装置１００のバッファ１０６に搬送される。この成膜装置１００は、例えば酸化膜形成室１０７、酸窒化膜形成室１０８、熱処理室１０９、ローダ／アンローダ１１０、メタル膜形成室１１１などを備えたマルチチャンバ方式で構成されており、装置中央の搬送系１１２は、ウエハ１を上記各処理室に（から）搬入（搬出）するためのロボットハンド１１３を備えている。搬送系１１２の内部は、大気の混入によってウエハ１の表面に自然酸化膜が形成されるのを極力抑制するために、窒素などの不活性ガス雰囲気に保たれる。また、搬送系１１２の内部は、ウエハ１の表面に水分が付着するのを極力抑制するために、ｐｐｂレベルの超低水分雰囲気に保たれる。成膜装置１００に搬入されたウエハ１は、ロボットハンド１１３を介してまず酸化膜形成室１０７に１枚あるいは２枚単位で搬送される。
【０１０９】
図７（ａ）は、酸化膜形成室１０７の具体的な構成の一例を示す概略平面図、図７（ｂ）は、図７（ａ）のＢ−Ｂ’線に沿った断面図である。
【０１１０】
この酸化膜形成室１０７は、多重壁石英管で構成されたチャンバ１２０を備えており、その上部および下部にはウエハ１を加熱するランプ１３０が設置されている。チャンバ１２０の内部には、このランプ１３０から供給される熱をウエハ１の全面に均等に分散させる円盤状の均熱リング１２２が設置され、その上部にウエハ１を水平に保持するサセプタ１２３が載置されている。均熱リング１２２は、石英あるいはＳｉＣ（シリコンカーバイド）などの耐熱材料で構成され、チャンバ１２０の壁面から延びる支持アーム１２４によって支持されている。均熱リング１２２の近傍には、サセプタ１２３に保持されたウエハ１の温度を測定する熱電対１２５が設置されている。
【０１１１】
チャンバ１２０の壁面の一部には、チャンバ１２０内に水、酸素およびパージガスを導入するためのガス導入管１２６の一端が接続されている。このガス導入管１２６の他端は、後述する触媒方式の水分生成装置に接続されている。ガス導入管１２６の近傍には、多数の貫通孔１２７を備えた隔壁１２８が設けられており、チャンバ１２０内に導入されたガスは、この隔壁１２８の貫通孔１２７を通過してチャンバ１２０内に均等に行き渡る。チャンバ１２０の壁面の他の一部には、チャンバ１２０内に導入された上記ガスを排出するための排気管１２９の一端が接続されている。
【０１１２】
図８は、上記酸化膜形成室１０７のチャンバ１２０に接続された触媒方式の水分＋酸素混合ガス生成装置１４０を示す概略図である。このガス生成装置１４０は、耐熱耐食性合金（例えば商品名「ハステロイ(Hastelloy)」として知られるＮｉ合金など）で構成された反応器１４１を備えており、その内部にはＰｔ（プラチナ）、Ｎｉ（ニッケル）あるいはＰｄ（パラジウム）などの触媒金属からなるコイル１４２およびこのコイル（または曲面対向板）１４２を加熱するヒータ１４３が設置されている。
【０１１３】
上記反応器１４１には、水素および酸素からなるプロセスガスと、窒素あるいはＡｒ（アルゴン）などの不活性ガスからなるパージガスとがガス貯留槽１４４ａ、１４４ｂ、１４４ｃから配管１４５を通じて導入される。配管１４５の途中には、ガスの量を調節するマスフローコントローラ１４６ａ、１４６ｂ、１４６ｃと、ガスの流路を開閉する開閉バルブ１４７ａ、１４７ｂ、１４７ｃとが設置され、反応器１４１内に導入されるガスの量および成分比がこれらによって精密に制御される。
【０１１４】
反応器１４１内に導入されたプロセスガス（水素および酸素）は、３５０〜４５０℃程度に加熱されたコイル（または曲面対向板）１４２に接触して励起され、水素分子からは水素ラジカルが生成し（Ｈ２→２Ｈ＊）、酸素分子からは酸素ラジカルが生成する（Ｏ２→２Ｏ＊）。これら２種のラジカルは化学的に極めて活性であるために、速やかに反応して水分を生成する（２Ｈ＊＋Ｏ＊→Ｈ２Ｏ）。この水分は、接続部１４８内で酸素と混合されて低濃度に希釈され、前記ガス導入管１２６を通って酸化膜形成室１０７のチャンバ１２０に導入される。
【０１１５】
上記のような触媒方式の水分＋酸素混合ガス生成装置１４０は、水分の生成に関与する水素と酸素の量を高精度に制御できるので、酸素と共に酸化膜形成室１０７のチャンバ１２０に導入される水分濃度をｐｐｔ以下の極超低濃度から数１０％程度の高濃度まで広範囲に、かつ高精度に制御することができる。また、反応器１４１にプロセスガスを導入すると瞬時に水分が生成するので、所望する水分濃度がリアルタイムで得られる。従って、反応器１４１内に水素と酸素を同時に導入することができ、燃焼方式を採用する従来の水分生成システムのように、水素の導入に先立って酸素を導入する必要はない。なお、反応器１４１内の触媒金属は、水素や酸素をラジカル化できるものであれば前述した金属以外の材料を使用してもよい。また、触媒金属はコイル状に加工して使用する他、例えば中空の管あるいは細かい繊維フィルタなどに加工してその内部にプロセスガスを通してもよい。
【０１１６】
上記成膜装置１００を使ってゲート絶縁膜を形成するには、まず酸化膜形成室１０７のチャンバ１２０を開放し、その内部にパージガス（窒素またはＡｒ）を導入しながらウエハ１をサセプタ１２３の上にロードする。その後、チャンバ１２０を閉鎖し、引き続きパージガスを導入してチャンバ１２０内のガス交換を十分に行う。サセプタ１２３は、ウエハ１が速やかに加熱されるよう、あらかじめランプ１３０で加熱しておく。ウエハ１の加熱温度は、８００〜９００℃の範囲内、好ましくは８５０℃程度とする。ウエハ１の温度が８００℃以下ではゲート絶縁膜の品質が低下し、９００℃以上ではウエハ１の表面が荒れ易くなる。
【０１１７】
次に、水分＋酸素混合ガス生成装置１４０の反応器１４１に酸素と水素とを導入し、生成した水分を酸素と共にチャンバ１２０に導入してウエハ１の表面を数分間酸化することによって、ウエハ１の表面に酸化シリコンからなるゲート絶縁膜９Ａを形成する（図９）。
【０１１８】
成膜装置１００の反応器１４１に酸素と水素とを導入する際は、水素を酸素より先に導入しないようにする。水素を酸素より先に導入すると、未反応の水素が高温のチャンバ１２０に流入するため危険である。他方、酸素を水素より先に導入すると、この酸素がチャンバ１２０に流入し、待機中のウエハ１の表面に低品質の酸化膜（初期酸化膜）を形成する。従って、水素は酸素と同時に導入するか、あるいは作業の安全性を考慮して酸素よりも僅かに遅いタイミング（〜５秒以内）で導入する。このようにすると、ウエハ１の表面に不所望に形成される初期酸化膜の膜厚を最小限に抑制することができる。
【０１１９】
図１０は、酸化膜成長速度に対する水分濃度の依存性を示すグラフであり、横軸は酸化時間、縦軸は酸化膜厚を示している。図示のように、酸化膜成長速度は、水分濃度が０（ドライ酸化）のときに最も遅く、水分濃度が高くなるにつれて速くなる。従って、膜厚が５ｎｍ未満の極薄ゲート絶縁膜９Ａを再現性よく、かつ均一な膜厚で形成するためには、水分濃度を低くして酸化膜成長速度を遅らせ、安定な酸化条件で成膜を行うことが有効である。
【０１２０】
酸化膜形成室１０７のチャンバ１２０に導入する水分の好ましい濃度は、ドライ酸化（水分濃度＝０）で形成したときよりも優れた初期耐圧が得られる濃度を下限とし、従来の燃焼方式を採用した場合の上限である４０％程度までの範囲内とする。特に、膜厚が５ｎｍ未満の極薄ゲート絶縁膜９Ａを均一な膜厚で再現性よく、しかも高品質で形成するためには、水分の濃度を０．５％〜５％の範囲内とするのが好ましい。
【０１２１】
ここで、水分＋酸素混合ガスの「水分濃度」とは、チャンバ１２０に導入する水分＋酸素混合ガスに含まれる水分の割合を百分率で示した値である。従って、例えば図１１に示すように、チャンバ１２０に導入する酸素の流量がＦＯ、水分の流量がＦＷであるとき、この水分＋酸素混合ガスの水分濃度Ｃは、Ｃ＝｛ＦＷ／（ＦＷ＋ＦＯ）｝×１００（％）である。なお、チャンバ１２０に導入する水分＋酸素混合ガスは、常圧である場合の他、減圧または高圧とする場合もある。さらに、窒素やＡｒなどのパージガスを含む場合もある。
【０１２２】
一方、後述する水分＋水素混合ガスの「水分濃度」とは、水分＋水素混合ガスに含まれる水分の対水素分圧比を百分率で示した値と定義される。すなわち、水分＋水素混合ガスに含まれる水素の分圧をＰＨ、水分の分圧をＰＷとしたとき、この水分＋水素混合ガスの水分濃度は、（ＰＷ／ＰＨ）×１００（％）である。従って、例えば水素の分圧を９９、水分の分圧を１としたとき、この水分＋水素混合ガスの水分濃度は、［（１／９９）×１００］≒１．０１％である。
【０１２３】
本実施形態では、ウエハ１の加熱温度を８５０℃、水分＋酸素混合ガスの水分濃度を０．８％に設定してウエハ１の主面を酸化することにより、ｐ型ウエル７およびｎ型ウエル８のそれぞれの表面にゲート絶縁膜９Ａを形成する。ゲート絶縁膜９Ａの膜厚は、次の工程でその上部に形成するゲート電極のゲート長が０．２５μｍ〜０．２μｍの場合は５ｎｍ未満、０．１８μｍ〜０．１４μｍの場合は４ｎｍ未満、０．１３μｍ〜０．１μｍの場合は３ｎｍ未満とする。なお、ここでいうゲート絶縁膜９Ａの膜厚とは、二酸化シリコン換算膜厚であり、実際の膜厚と一致しない場合もある。
【０１２４】
その後、酸化シリコンからなるゲート絶縁膜９Ａを次のような方法によって酸窒化シリコン(Oxynitride)膜に変換してもよい。すなわち、上記ゲート絶縁膜９Ａが形成されたウエハ１を前記図６に示す成膜装置１００の酸窒化膜形成室１０８に搬送し、ＮＯ（酸化窒素）あるいはＮ２Ｏ（亜酸化窒素）などの含窒素ガス雰囲気中で熱処理を行うことによって、酸化シリコン膜中に窒素を偏析させる。
【０１２５】
上記の酸窒化処理は必須の工程ではないが、ゲート絶縁膜９Ａの膜厚が５ｎｍ未満になるとシリコン基板との熱膨張係数差に起因して両者の界面に生じるストレスが顕在化し、ホットキャリアの発生を誘発するようになる。酸窒化シリコン膜はこのストレスを緩和するので、上記の酸窒化処理を行うと極薄ゲート絶縁膜９Ａの信頼性、絶縁耐圧がさらに向上する。酸窒化シリコン膜からなるゲート絶縁膜９Ａは、窒素またはアンモニアを添加した水分＋酸素混合ガス中でウエハ１を熱処理することによって形成することもできる。
【０１２６】
次に、ゲート絶縁膜９Ａが形成されたウエハ１を成膜装置１００のメタル膜形成室１１１に搬送し、図１２に示すように、ゲート絶縁膜９Ａの上部にゲート電極となるべきＷ（タングステン）膜１１Ａを堆積する。Ｗ膜１１Ａはスパッタリング法またはＣＶＤ法で堆積し、その膜厚は５０ｎｍ程度とする。また、Ｗ膜１１Ａに代わるゲート電極材料として、Ｍｏ膜を使用することもできる。ＭｏはＷよりもさらに電気抵抗が低い利点がある。
【０１２７】
酸化シリコン（または酸窒化シリコン）からなる上記ゲート絶縁膜９Ａの膜中には、その成膜時に主としてＳｉ−Ｏ結合の欠損に起因する欠陥が発生する。また、ゲート絶縁膜９Ａの上部に多結晶シリコン膜のような中間層を介することなくＷ膜１１Ａを直接堆積した場合は、成膜時にＷ膜１１Ａの膜中に発生したストレスがその直下のゲート絶縁膜９Ａに加わるために、両者の界面近傍のゲート絶縁膜９Ａ中に欠陥が発生する。さらに、スパッタリング法によってゲート絶縁膜９Ａの上部にＷ膜１１Ａを堆積した場合は、ゲート絶縁膜９Ａの表面がスパッタされてダメージが発生したり、Ｗイオンが基板１に侵入してゲート絶縁膜９Ａの膜厚を目減りさせたりする。他方、Ｗ膜１１ＡをＣＶＤ法で堆積した場合は、反応ガス（ＷＦ６）中のフッ素によってゲート絶縁膜９Ａの表面がエッチングされ、実際の膜厚が所望する膜厚よりも薄くなってしまう。従って、いずれの方法でＷ膜１１Ａを形成する場合でも、その直下のゲート絶縁膜９Ａに欠陥が発生することは避けられない。特に、膜厚が５ｎｍ未満の極薄ゲート絶縁膜９Ａは、上記のような欠陥が膜中にわずかに存在しただけでも絶縁耐圧やＴＤＤＢ(Time-dependent dielectric breakdown；経時絶縁破壊）耐性が劣化し、膜の品質および信頼性が低下する。
【０１２８】
そこで、次に酸化性雰囲気中でウエハ１を熱処理し、ゲート絶縁膜９Ａに生じた上記の欠陥を修復する。すなわち、Ｗ膜１１Ａを通じてその直下のゲート絶縁膜９Ａに酸素を供給し、ゲート絶縁膜９Ａを構成する酸化シリコン膜に存在するＳｉ−Ｏ結合の欠損箇所に酸素を導入して欠損箇所を補修する。
【０１２９】
しかし、ゲート絶縁膜９Ａの欠陥修復を通常の酸化性雰囲気、例えばドライ酸素雰囲気中で行うと、ゲート絶縁膜９Ａを覆っているＷ膜１１Ａも同時に酸化されてしまうのでゲート電極の抵抗が大きくなってしまう。従って、ゲート絶縁膜９Ａの欠陥修復は、ゲート電極材料であるＷを実質的に酸化することなしにＳｉのみを選択的に酸化することのできる方法で行わなければならない。
【０１３０】
図１３は、水分＋水素混合ガスを使った酸化還元反応の平衡蒸気圧比（ＰＨ２Ｏ／ＰＨ２）の温度依存性を示すグラフであり、図中の曲線（ａ）〜（ｅ）は、それぞれＷ、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｓｉ、Ｔｉ（チタン）の平衡蒸気圧比を示している。
【０１３１】
図示のように、水分／水素分圧比を曲線（ａ）と曲線（ｄ）とに挟まれた領域の範囲内に設定することにより、Ｗを酸化することなしにＳｉのみを選択的に酸化することができる。すなわち、水分／水素分圧比が曲線（ａ）と曲線（ｄ）とに挟まれた領域にある水分＋水素混合ガス雰囲気中でウエハ１を熱処理することにより、Ｗ膜１１Ａを酸化することなくゲート絶縁膜９Ａを酸化してその欠陥を修復することができる。
【０１３２】
同様に、水分／水素分圧比を図の曲線（ｂ）と曲線（ｄ）とに挟まれた領域の範囲内に設定することにより、Ｍｏを酸化することなしにＳｉのみを選択的に酸化することができる。すなわち、ゲート電極材料がＭｏの場合は、水分／水素分圧比がこの領域の範囲内に設定された水分＋水素混合ガス雰囲気中でウエハ１を熱処理することにより、Ｍｏ膜を酸化することなくゲート絶縁膜９Ａの欠陥修復を行うことができる。
【０１３３】
ゲート絶縁膜９Ａの欠陥修復は、Ｗ膜１１Ａを形成したウエハ１を前記成膜装置１００のメタル膜形成室１１１から熱処理室１０９に搬送して行う。熱処理室１０９のチャンバは、ゲート絶縁膜９Ａの形成に用いた前記酸化膜形成室１０７のチャンバ１０１と同じ構造であるため、その図示は省略する。
【０１３４】
図１４は、上記熱処理装置１０９に接続された触媒方式の水分＋水素混合ガス生成装置２４０と水素ガス除害装置２５０とを示す概略図である。
【０１３５】
水分＋水素混合ガス生成装置２４０は、ゲート絶縁膜９Ａの形成に用いた前記水分＋酸素混合ガス生成装置１４０と類似した構造になっている。すなわち、水分＋水素混合ガス生成装置２４０は、耐熱耐食性合金で構成された反応器２４１ａを備えており、その内部には触媒金属からなるコイル２４２およびこのコイル２４２を加熱するヒータ２４３が設置されている。
【０１３６】
上記反応器２４１ａには、水素および酸素からなるプロセスガスと、窒素あるいはＡｒなどの不活性ガスからなるパージガスとがそれぞれガス貯留槽２４４ａ、２４４ｂ、２４４ｃから配管２４５を通じて導入される。ガス貯留槽２４４ａ、２４４ｂ、２４４ｃと配管２４５との間には、ガス量を調節するマスフローコントローラ２４６ａ、２４６ｂ、２４６ｃと、ガスの流路を開閉する開閉バルブ２４７ａ、２４７ｂ、２４７ｃとが設置され、反応器２４１ａ内に導入されるガスの量および成分比がこれらによって精密に制御される。
【０１３７】
反応器２４１ａ内に導入されたプロセスガス（水素および酸素）は、３５０〜４５０℃程度に加熱されたコイル２４２に接触して励起され、水素分子からは水素ラジカルが生成し（Ｈ２→２Ｈ＊）、酸素分子からは酸素ラジカルが生成する（Ｏ２→２Ｏ＊）。これら２種のラジカルは化学的に極めて活性であるために、速やかに反応して水分を生成する（２Ｈ＊＋Ｏ＊→Ｈ２Ｏ）。そこで、水分が生成するモル比（水素：酸素＝２：１）よりも過剰の水素を含んだ水素／酸素混合ガスを反応器２４１ａ内に導入することによって、水分＋水素混合ガスを生成することができる。ここで生成した水分＋水素混合ガスは、ガス導入管２０８を通って前記熱処理室２０９のチャンバに導入される。
【０１３８】
上記のような触媒方式のガス生成装置２４０は、前述した水分＋酸素混合ガス生成装置１４０と同様、水分の生成に関与する水素と酸素の量およびそれらの比率を高精度に制御できるので、熱処理室２０９のチャンバに導入される水分＋水素混合ガス中の水分濃度をｐｐｂ  オーダの極超低濃度から数１０％程度の高濃度まで広範囲、かつ高精度に制御することができる。また、反応器２４１ａにプロセスガスを導入すると瞬時に水分が生成するので、所望する水分濃度の水分＋水素混合ガスがリアルタイムで得られる。これにより、異物の混入も最小限に抑えられるので、クリーンな水分＋水素混合ガスを熱処理室２０９に導入することができる。
【０１３９】
ゲート絶縁膜９Ａの欠陥修復を行うには、まず熱処理室２０９のチャンバ内にパージガス（窒素またはＡｒ）を導入しながらウエハ１を搬入した後、チャンバを閉鎖し、引き続きパージガスを導入してチャンバ内のガス交換を十分に行ってからチャンバ内に水分＋水素混合ガスを導入する。このときのウエハ１の加熱温度は、好ましくは７００℃〜８００℃の範囲内、より好ましくは７５０℃程度とする。また、水分＋水素混合ガスの水分濃度は、好ましくは０．５％〜３０％の範囲内、より好ましくは１％〜２０％の範囲内とする。
【０１４０】
上記の条件で熱処理を行うことにより、水分＋水素混合ガス中の水分に由来する酸化種（ＯＨ基）がＷ膜１１Ａを通じてゲート絶縁膜９Ａに侵入し、Ｓｉ−Ｏ結合の酸素不足欠陥部に酸素を供給して欠陥を修復する。また、この条件で熱処理を行ってもＷ膜１１Ａが酸化されることはないので、ゲート電極の抵抗が増加することはない。
【０１４１】
なお、Ｗ膜１１Ａはその成膜時に膜中にストレスが蓄積されるので、Ｗ膜１１Ａをパターニングしてゲート電極を形成すると膜中の残留ストレスがゲート電極の側壁端部に集中し、この領域におけるゲート絶縁膜９Ａのホットキャリア耐性を低下させる。ゲート絶縁膜９Ａの欠陥修復のための上記熱処理を行うと、Ｗ膜１１Ａ中に蓄積されたストレスが緩和されるので、ゲート電極の形成後にその側壁端部でゲート絶縁膜９Ａのホットキャリア耐性が低下する不具合を同時に抑制することができる。
【０１４２】
上記したゲート絶縁膜９Ａの欠陥修復作業が完了した後、熱処理室２０９内の水分＋水素混合ガスは、前記図１４に示す排気管２１１を通じて排出され、冷却器２５６で５００℃以下に冷却された後、水素ガス除害装置２５０の反応器２４１ｂに導入される。このとき、配管２５１を通じてガス貯留槽２４４ａから排気管２１１内に酸素ガスが供給され、水分＋水素混合ガスと共に反応器２４１ｂに導入される。ガス貯留槽２４４ａと配管２５１との間には、酸素ガスの量を調節するマスフローコントローラ２４６ｄと酸素ガスの流路を開閉する開閉バルブ２４７ｄとが設置され、反応器２４２ｂに導入される酸素ガスの量がこれらによって精密に制御される。また、排気管２１１の途中には、この酸素ガスが熱処理室２０９内に逆流するのを防止する逆止弁２５２が設けられている。
【０１４３】
水素ガス除害装置２５０の反応器２４１ｂは、前記ガス生成装置２４０の反応器２４１ａと同様、耐熱耐食性合金で構成され、その内部には触媒金属からなるコイル２４２とこのコイル２４２を加熱するヒータ２４３とが設置されている。この反応器２４１ｂ内に導入された水分＋水素混合ガスと酸素ガスは、３５０〜４５０℃程度に加熱されたコイル２４２に接触して励起され、水素分子から生成した水素ラジカルと酸素分子から生成した酸素ラジカルとが速やかに反応して水分を生成する。
【０１４４】
そこで、熱処理室２０９から排出された水分＋水素混合ガスを反応器２４１ｂ内に導入する際は、この混合ガス中の水素量の少なくとも１／２以上（モル比）の酸素を同時に導入し、水素ガスを完全に酸化して水に変換する。この酸素ガスは、水分＋水素混合ガスの導入に先立って反応器２４１ｂ内に導入しておいてもよく、あるいは配管２５１および排気管２１１を通じて反応器２４１ｂ内に常時流し続けてもよい。反応器２４１ｂ内で生成した水分は、過剰の酸素ガスと共に排気管２５３を通じて外部に排出される。この排気管２５３の途中には、水素ガスが完全に水に変換されたか否かを確認するための水素ガスセンサ２５４と、排出された高温の水分（水蒸気）を液化するための冷却器２５５とが設けられている。
【０１４５】
次に、図１５に示すように、Ｗ膜１１Ａの上部にＣＶＤ法で膜厚５０ｎｍ〜１００ｎｍ程度の窒化シリコン膜１３を堆積し、フォトレジスト膜１４をマスクにしたドライエッチングで窒化シリコン膜１３とＷ膜１１Ａとをパターニングすることによってゲート電極１１を形成する。ゲート電極１１のゲート長は、０．２５μｍ〜０．１μｍの範囲とする。Ｗで構成されたゲート電極１１は、そのシート抵抗が２Ω／□以下になるので、ＭＩＳＦＥＴの動作速度を向上させることができる。なお、Ｗ膜１１Ａの上部に窒化シリコン膜１３を堆積した後、Ｗ膜１１Ａをパターニングしてゲート電極１１を形成する工程に先立ち、前記水分＋水素混合ガスを使った熱処理をもう一度行うことによって、窒化シリコン膜１３の堆積によって生じたＷ膜１１Ａ中のストレスを低減してもよい。
【０１４６】
次に、ゲート電極１１の加工に用いたフォトレジスト膜１４をアッシング（灰化）処理で除去した後、基板１の表面に残ったドライエッチング残渣やアッシング残渣をフッ酸などのエッチング液で除去する。図１６に示すように、このウェットエッチングを行うと、ゲート電極１１の下部を除いた領域のゲート絶縁膜９Ａが削られると同時に、ゲート電極１１の側壁下部のゲート絶縁膜９Ａも等方的にエッチングされてアンダーカットが生じるためにゲート絶縁膜９Ａの耐圧が低下する。そこで次に、上記のウェットエッチングで削れたゲート絶縁膜９Ａを再生するための熱処理（再酸化処理）を行う。なお、この再酸化処理に関連する技術として、本発明者らによる日本特願平１０−１３８９３９号、日本特開平１０−３３５６５２号公報およびこれに対応する米国特許出願０９／０８６５６８がある。
【０１４７】
上記再酸化処理は、前述したゲート絶縁膜９Ａの欠陥修復処理と同様、ゲート電極１１を構成するＷ膜（１１Ａ）を酸化することなくＳｉ（基板１）を酸化しなければならないため、ウエハ（基板）１を前記熱処理装置２０９に搬入し、触媒方式の水分＋水素混合ガス生成装置２４０で生成した水分＋水素混合ガス雰囲気中で熱処理を行う。この水分＋水素混合ガスの水分濃度は、ゲート絶縁膜９Ａの欠陥修復に用いた水分＋水素混合ガスのそれと同じでよい。また、熱処理温度は、ゲート絶縁膜９Ａの欠陥修復時の温度と同じまたはそれよりも僅かに低い温度とする。
【０１４８】
この熱処理を行うことにより基板（Ｓｉ）１の表面が酸化され、前記のウェットエッチング工程で削られて薄くなったゲート酸化膜９の膜厚がエッチング前の状態に回復するために、アンダーカットされたゲート電極１１の側壁端部のプロファイルが改善される（図１７）。
【０１４９】
なお、上記の再酸化処理を長時間行うと、ゲート電極１１の端部近傍の酸化膜厚が必要以上に厚くなり、ゲート電極１１の端部でオフセットが生じたり、ＭＩＳＦＥＴのしきい値電圧（Ｖth）が設計値からずれたりする。また、実効チャネル長がゲート電極１１の加工値よりも短くなるといった問題も生じる。特に、ゲート長が０．２５μｍ未満の微細なＭＩＳＦＥＴは、ゲート加工寸法の設計値からの細り許容量が素子設計の面から厳しく制限される。これは、細り量が僅かに増加しただけでも短チャネル効果によって、しきい値電圧が急激に減少するからである。従って、上記再酸化処理によって成長させる酸化膜の膜厚は、ゲート絶縁膜９Ａの膜厚の５０％増し程度を上限とするのが望ましい。
【０１５０】
前述したゲート絶縁膜９Ａの欠陥修復は、Ｗ膜１１Ａをパターニングしてゲート電極１１を形成した後に行うこともできる。すなわち、ゲート絶縁膜９Ａの欠陥修復とゲート絶縁膜９Ａの再酸化処理とを一括して行うこともできる。この場合、ゲート電極１１の上部は窒化シリコン膜１３で覆われているため、ゲート電極１１の直下のゲート絶縁膜９Ａには、ゲート電極１１の側壁を通じて酸素が供給される。
【０１５１】
次に、図１８に示すように、ｐ型ウエル７にｎ型不純物、例えばＰ（リン）をイオン注入してゲート電極１１の両側のｐ型ウエル７にｎ−型半導体領域１６を形成する。また、ｎ型ウエル８にｐ型不純物、例えばＢ（ホウ素）をイオン打ち込みしてゲート電極１１の両側のｎ型ウエル８にｐ−型半導体領域１７を形成する。
【０１５２】
次に、図１９に示すように、ゲート電極１１の側壁にサイドウォールスペーサ１８を形成する。サイドウォールスペーサ１８は、例えば基板１上にＣＶＤ法で堆積した膜厚５０ｎｍ程度の窒化シリコン膜を異方的にエッチングし、この窒化シリコン膜をゲート電極１１の側壁に残すことによって形成する。
【０１５３】
次に、ｐ型ウエル７にｎ型不純物、例えばＡｓ（ヒ素）をイオン打ち込みしてｎ＋型半導体領域２０（ソース、ドレイン）を形成し、ｎ型ウエル８にｐ型不純物、例えばＢ（ホウ素）をイオン打ち込みしてｐ＋型半導体領域２１（ソース、ドレイン）を形成する。ここまでの工程により、ｐ型ウエル７にｎチャネル型ＭＩＳＦＥＴＱｎが形成され、ｎ型ウエル８にｐチャネル型ＭＩＳＦＥＴＱｐが形成される。
【０１５４】
次に、図２０に示すように、基板１上にＣＶＤ法で酸化シリコン膜２２を堆積し、化学機械研磨法を用いてその表面を平坦化した後、フォトレジスト膜（図示せず）をマスクにして酸化シリコン膜２２をドライエッチングすることにより、ｎ＋型半導体領域２０（ソース、ドレイン）の上部にコンタクトホール２３形成し、ｐ＋型半導体領域２１（ソース、ドレイン）の上部にコンタクトホール２４を形成する。
【０１５５】
次に、図２１に示すように、酸化シリコン膜２２の上部にＣＶＤ法またはスパッタリング法でＷ膜を堆積した後、フォトレジスト膜（図示せず）をマスクにしてＷ膜をパターニングすることにより、酸化シリコン膜２２の上部に配線２５〜３０を形成する。
【０１５６】
（実施の形態２）
酸化シリコンからなるゲート絶縁膜の上部にＷ膜やＭｏ膜などのメタル膜を直接堆積して熱処理を行うと、両者の界面に高抵抗のシリサイド化合物が生成し、ゲート絶縁膜の耐圧を劣化させることがある。その対策としては、ゲート電極材料であるＷ膜（またはＭｏ膜）とその下部の酸化シリコンからなるゲート絶縁膜との間に両者の界面反応を防ぐ導電性バリア膜を形成する方法が周知である。この導電性バリア膜として好適な材料は、それ自身の反応性が低く、かつ耐熱性が高い導電性材料である窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化モリブデン（ＭｏＮ）などの高融点金属窒化物である。また、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などの窒化物を使用することもできる。
【０１５７】
Ｗ膜（またはＭｏ膜）とその下部の酸化シリコンからなるゲート絶縁膜との間に上記導電性バリア膜を形成する場合、ゲート絶縁膜９Ａの欠陥修復は、次のような方法で行う。
【０１５８】
まず、図２２に示すように、前記実施形態１と同様の方法でｐ型ウエル７およびｎ型ウエル８のそれぞれの表面に酸化シリコン（または酸窒化シリコン）からなる膜厚５ｎｍ未満のゲート絶縁膜９Ａを形成した後、ゲート絶縁膜９Ａの上部に導電性バリア膜１２を形成し、さらに導電性バリア膜１２の上部にスパッタリング法またはＣＶＤ法で膜厚５０ｎｍ程度のＷ膜１１Ａ（またはＭｏ膜）を形成する。導電性バリア膜１２はＣＶＤ法またはスパッタリング法で堆積したＷＮ膜、ＭｏＮ膜またはＴｉＮ膜で構成し、その膜厚は５ｎｍ程度とする。
【０１５９】
次に、この状態でゲート絶縁膜９Ａの欠陥を修復するための熱処理を行う。この熱処理は、ゲート電極材料であるＷ（またはＭｏ）および導電性バリア膜を構成するメタル（Ｗ、ＴｉまたはＭｏ）を酸化することなしにＳｉのみを選択的に酸化できる方法で行う。
【０１６０】
例えばゲート電極材料がＷ、バリア材料がＷＮである場合は、水分／水素分圧比を前記図１３の曲線（ａ）と曲線（ｄ）とに挟まれた領域の範囲内に設定した水分＋水素混合ガス雰囲気中で熱処理を行うことにより、ゲート電極材料およびバリア材料を酸化することなしにゲート絶縁膜９Ａの欠陥を修復することができる。また、ゲート電極材料がＭｏ、バリア材料がＭｏＮである場合は、水分／水素分圧比を曲線（ｂ）と曲線（ｄ）とに挟まれた領域の範囲内に設定した水分＋水素混合ガス雰囲気中で熱処理を行うことにより、ゲート電極材料およびバリア材料を酸化することなしにゲート絶縁膜９Ａの欠陥を修復することができる。すなわち、これらの場合は、前記実施形態１と同様の方法でゲート絶縁膜９Ａの欠陥を修復することができる。
【０１６１】
一方、ゲート電極材料がＷ（またはＭｏ）、バリア材料がＴｉＮである場合、Ｔｉは、前記図１３に示すように水分＋水素混合ガス雰囲気中でＳｉよりも酸化速度が大きいので、Ｔｉを実質的に酸化することなしにＳｉのみを選択的に酸化することはできない。すなわち、この場合は、前記実施形態１と同様の方法でゲート絶縁膜９Ａの欠陥修復を行うとバリア材料も酸化されるので、ゲート電極の抵抗が大きくなってしまう。
【０１６２】
しかし、この場合も前記触媒方式の水分＋水素混合ガス生成装置を使用し、水分＋水素混合ガス中の水分を極く低濃度に設定することにより、ＴｉおよびＳｉの酸化速度を遅くすることができるので、バリア材料の酸化を最小限にとどめてゲート電極の抵抗増加を実用上問題とならない範囲に抑えることができる。具体的には、水分濃度が１％以下、好ましくは数ｐｐｍ〜１００ｐｐｍ程度の水分＋水素混合ガス雰囲気中で熱処理を行えばよい。
【０１６３】
ゲート電極材料の酸化を防ぎ、かつバリア材料の酸化も最小限にとどめてゲート絶縁膜９Ａの欠陥を修復する他の方法として、水分／水素分圧比を図１３の曲線（ａ）（ゲート電極材料がＭｏの場合は（ｂ））と曲線（ｄ）とに挟まれた領域の範囲内に設定した水分＋水素混合ガスに窒素またはアンモニアを添加したガス雰囲気中で熱処理を行う方法もある。
【０１６４】
窒素またはアンモニアを添加した水分＋水素混合ガス雰囲気中で熱処理を行うと、Ｗ膜１１Ａ（またはＭｏ）膜を通じて導電性バリア膜１２中にＯＨ基と窒素とが拡散し、ＯＨ基によるＴｉの酸化反応と窒素によるＴｉの窒化反応とが競合する。そのため、導電性バリア膜１２の酸化を抑制しながらゲート絶縁膜９Ａの欠陥を修復することができる。この場合も、水分濃度を下げ、導電性バリア膜１２の酸化速度をできるだけ遅くすることが望ましい。また、このガスを使用した場合は、酸化シリコン膜で構成されたゲート絶縁膜９Ａの一部が酸窒化シリコン膜に変換されるので、極薄ゲート絶縁膜９Ａの信頼性、絶縁耐圧がさらに向上する。
【０１６５】
次に、図２３に示すように、Ｗ膜１１Ａの上部にＣＶＤ法で膜厚５０ｎｍ〜１００ｎｍ程度の窒化シリコン膜１３を堆積した後、フォトレジスト膜１４をマスクにしたドライエッチングで窒化シリコン膜１３とＷ膜１１Ａとをパターニングすることによりゲート電極１１を形成する。その後、上記エッチングで削れたゲート絶縁膜９Ａを再生するために、前記実施形態１と同様の熱処理（再酸化処理）を行う。なお、本実施形態においても、ゲート電極１１を形成した後にゲート絶縁膜９Ａの欠陥修復と再酸化処理とを一括して行うことができる。
【０１６６】
（実施の形態３）
酸化シリコンからなるゲート絶縁膜を二酸化シリコン換算膜厚で５ｎｍ未満、特に３ｎｍ未満まで薄くすると、直接トンネル電流の発生やストレス起因のホットキャリアなどによる絶縁耐圧の低下が顕在化する。本実施形態では、その対策としてゲート絶縁膜を窒化シリコン膜あるいは酸化シリコン膜と窒化シリコン膜との複合絶縁膜で形成する。
【０１６７】
窒化シリコン膜は、酸化シリコン膜よりも誘電率が高いために、その二酸化シリコン換算膜厚は実際の膜厚よりも薄くなる。従って、ゲート絶縁膜を単一の窒化シリコン膜あるいはそれと酸化シリコンとの複合膜で構成することにより、酸化シリコン膜で構成されたゲート絶縁膜に比べてその実効膜厚を厚くすることができるので、上記の問題を改善することができる。また、酸化シリコン膜で構成されたゲート絶縁膜の上部にＷ膜を直接堆積した場合に生じる前記の問題も改善することができる。
【０１６８】
ここで、単一絶縁膜または複合絶縁膜の二酸化シリコン換算膜厚（以下、単に換算膜厚ともいう）ｄｒとは、対象となる絶縁膜の比誘電率をεｉ、その膜厚をｄｉ、二酸化シリコンの比誘電率をεｓとしたときに、図２４に示す式で定義される膜厚である。
【０１６９】
酸化シリコン（ＳｉＯ２）および窒化シリコン（Ｓｉ３Ｎ４）の誘電率は、それぞれ４〜４．２および８である。そこで、窒化シリコンの誘電率を酸化シリコンの誘電率の２倍として計算すると、例えば膜厚６ｎｍの窒化シリコン膜の二酸化シリコン換算膜厚は３ｎｍとなる。すなわち、膜厚６ｎｍの窒化シリコン膜からなるゲート絶縁膜と膜厚３ｎｍの酸化シリコン膜からなるゲート絶縁膜とは容量が等しい。また、膜厚２ｎｍの酸化シリコン膜と膜厚２ｎｍの窒化シリコン膜（換算膜厚＝１ｎｍ）との複合膜からなるゲート絶縁膜の容量は、膜厚３ｎｍの単一酸化シリコン膜からなるゲート絶縁膜の容量と同じである。
【０１７０】
ゲート絶縁膜を窒化シリコン膜（窒化シリコン膜を主成分とする単一もしくは複合絶縁膜）で構成した場合の欠陥修復は、次のような方法で行う。まず、図２５に示すように、前記実施形態１と同様の方法で基板１にｐ型ウエル７およびｎ型ウエル８を形成し、続いてそれらの表面を洗浄して不要な絶縁膜を除去した後、それらの上部にＣＶＤ法で窒化シリコン膜を堆積してゲート絶縁膜９Ｂを形成する。この窒化シリコン膜は、プラズマＣＶＤ法で堆積するよりも、基板１に与えるダメージが少ない低圧ＣＶＤ法で形成した方がよい。また、基板１の表面をプラズマ窒化処理することによって窒化シリコン膜を形成してもよい。
【０１７１】
上記ゲート絶縁膜９Ｂ（窒化シリコン膜）の二酸化シリコン換算膜厚は、次の工程でその上部に形成するゲート電極のゲート長が０．２５μｍ〜０．２μｍ程度の場合は５ｎｍ未満、ゲート長が０．１８μｍ〜０．１４μｍ程度の場合は４ｎｍ未満、さらにゲート長が０．１３μｍ〜０．１μｍ程度の場合は３ｎｍ未満とする。この場合、ゲート絶縁膜９Ｂ（窒化シリコン膜）の実際の膜厚は、それぞれ１０ｎｍ未満、８ｎｍ未満および６ｎｍ未満である。
【０１７２】
次に、図２６に示すように、ゲート絶縁膜９Ｂの上部にスパッタリング法またはＣＶＤ法で膜厚５０ｎｍ程度のＷ膜１１Ａ（またはＭｏ膜）を形成する。
【０１７３】
窒化シリコンからなるゲート絶縁膜９Ｂの膜中には、その成膜時に主としてＳｉ−Ｎ結合の欠損に起因する欠陥が発生する。また、ゲート絶縁膜９Ｂの上部にＷ膜１１Ａを直接堆積すると、成膜時にＷ膜１１Ａの膜中に発生したストレスがその直下のゲート絶縁膜９Ｂ（窒化シリコン膜）に加わるので、両者の界面近傍のゲート絶縁膜９Ｂ中にも欠陥が発生する。二酸化シリコン換算膜厚が５ｎｍ未満の極薄ゲート絶縁膜９Ｂは、上記のような欠陥が膜中にわずかに存在しただけでも絶縁耐圧やＴＤＤＢ耐性が劣化し、膜の信頼性低下を引き起こす。
【０１７４】
そこで、酸化性雰囲気中でウエハ１を熱処理し、Ｗ膜１１Ａを通じてその下部のゲート絶縁膜９Ｂに酸素を供給することによって、ゲート絶縁膜９Ｂの欠陥を修復する。この場合の欠陥修復は、ゲート絶縁膜９Ｂを構成する窒化シリコン膜に存在するＳｉ−Ｎ結合の欠損箇所に酸素を導入し、Ｓｉ−Ｏ結合を形成することによって行う。また、この欠陥修復のための熱処理は、ゲート電極材料であるＷを酸化することなしにＳｉのみを選択的に酸化しなければならないので、前記実施形態１と同様、水分／水素分圧比を前記図１３の曲線（ａ）と曲線（ｄ）とに挟まれた領域の範囲内に設定した水分＋水素混合ガス雰囲気中で行う。さらに、ゲート電極材料がＭｏ膜である場合は、水分／水素分圧比を曲線（ｂ）と曲線（ｄ）とに挟まれた領域の範囲内に設定した水分＋水素混合ガス雰囲気中で熱処理を行う。また、この水分＋水素混合ガスは、その水分濃度を高精度に制御できる前記触媒方式の水分＋水素混合ガス生成装置を使用して生成する。
【０１７５】
窒化シリコン膜と酸化シリコン膜との複合膜からなるゲート絶縁膜９Ｂを形成するには、例えば基板１（ｐ型ウエル７、ｎ型ウエル８）の表面を熱酸化して酸化シリコン膜を形成した後、その上部にＣＶＤ法で窒化シリコン膜を堆積する。この場合も、上記水分＋水素混合ガスを使って熱処理を行い、窒化シリコン膜に存在するＳｉ−Ｎ結合の欠損箇所および酸化シリコン膜に存在するＳｉ−Ｏ結合の欠損箇所にそれぞれ酸素を導入することによって欠陥を修復する。
【０１７６】
窒化シリコン膜と酸化シリコン膜との複合膜で構成されたゲート絶縁膜９Ｂの欠陥修復は、水分＋水素混合ガスに窒素またはアンモニアを添加したガス雰囲気中で行ってもよい。この場合は、ゲート絶縁膜９Ｂの一部である酸化シリコン膜が酸窒化膜に変換されるので、ゲート絶縁膜９Ｂの信頼性および絶縁耐圧がさらに向上する。
【０１７７】
次に、図２７に示すように、Ｗ膜１１Ａの上部にＣＶＤ法で膜厚５０ｎｍ〜１００ｎｍ程度の窒化シリコン膜１３を堆積した後、フォトレジスト膜１４をマスクにしたドライエッチングで窒化シリコン膜１３とＷ膜１１Ａとをパターニングしてゲート電極１１を形成する。
【０１７８】
（実施の形態４）
前記実施形態３では、酸化シリコン膜の約２倍の誘電率を持った窒化シリコン膜やそれを主要な成分とする絶縁膜を使ってゲート絶縁膜を形成したが、窒化シリコン膜よりもさらに高い誘電率の絶縁材料を使用した場合は、二酸化シリコン換算膜厚が５ｎｍ未満の絶縁膜を窒化シリコン膜よりも厚い膜厚で形成できるので、微細なＭＩＳＦＥＴの形成が一層容易になる。
【０１７９】
窒化シリコン膜よりも高い誘電率を有するゲート絶縁膜材料としては、酸化タンタル（Ｔａ２Ｏ５）や酸化チタン（ＴｉＯ２）などの高融点金属酸化物を挙げることができる。酸化タンタルはその誘電率が２０〜２５と高く、ＣＶＤ法による成膜も容易であることから、従来よりＤＲＡＭ(Dynamic Random Access Memory)のキャパシタ材料などに使用されており、既存の半導体製造プロセスとの整合性が高い。また、誘電率が８０〜１２０とさらに高い酸化チタンも、Ｔｉがシリサイド材料として半導体製造プロセスで使用されているので、既存の半導体製造プロセスとの整合性が高い。その他、チタンと同じ４Ａ族金属であるジルコニウム（Ｚｒ）やハフニウム（Ｈｆ）の酸化物（ＺｒＯ２、ＨｆＯ２）も酸化チタンとほぼ同程度の高い誘電率を有しており、かつ化学的も安定であることから、極薄ゲート絶縁膜材料として使用することができる。
【０１８０】
例えば、酸化チタンで構成されたゲート絶縁膜を有するＭＩＳＦＥＴを形成するには、まず図２８に示すように、前記実施形態１と同様の方法で基板１にｐ型ウエル７およびｎ型ウエル８を形成し、続いてそれらの表面を洗浄して不要な絶縁膜を除去した後、それらの上部にスパッタリング法で酸化チタン膜を堆積してゲート絶縁膜９Ｃを形成する。このとき、酸化チタン膜の膜厚を約４０ｎｍ〜６０ｎｍとすることにより、二酸化シリコン換算膜厚が２ｎｍのゲート絶縁膜９Ｃが得られる。
【０１８１】
次に、図２９に示すように、ゲート絶縁膜９Ｃの上部にスパッタリング法またはＣＶＤ法で膜厚５０ｎｍ程度のＷ膜１１Ａ（またはＭｏ膜）を形成する。
【０１８２】
上記ゲート絶縁膜９Ｃを構成する酸化チタンのような結晶性金属酸化物は、成膜直後の膜中に電流のリークパスとなる欠陥（主として結晶中や結晶粒界に存在する酸素欠損）を多く含んでいる。また、ゲート絶縁膜９Ｃの上部にＷ膜１１Ａを直接堆積すると、成膜時にＷ膜１１Ａの膜中に発生したストレスがその直下のゲート絶縁膜９Ｃに加わるため、両者の界面近傍のゲート絶縁膜９Ｃにも欠陥が発生する。従って、ゲート絶縁膜としての使用に耐える絶縁特性を持った酸化チタン膜を得るためには、これらの欠陥を修復する必要がある。
【０１８３】
酸化チタンのような高融点金属酸化物からなるゲート絶縁膜９Ｃの欠陥を修復するには、酸化性雰囲気中で基板１を熱処理し、Ｗ膜１１Ａを通じてゲート絶縁膜９Ｃの酸素欠損箇所に酸素を導入して膜を改質・結晶化する。
【０１８４】
高融点金属酸化物が酸化チタンである場合、上記熱処理は、その上部に堆積されたゲート電極材料であるＷを実質的に酸化することなしにＴｉを酸化する雰囲気中で行わなければならない。従って、この熱処理は、水分／水素分圧比を前記図１３に示す曲線（ａ）と曲線（ｅ）とに挟まれた領域の範囲内に設定した水分＋水素混合ガス雰囲気中で行う必要がある。しかし、図示のように、Ｔｉは水分＋水素混合ガス雰囲気中での平衡蒸気圧曲線がＳｉよりも僅かに低水分分圧側にあるだけなので、水分濃度が高い水分＋水素混合ガス雰囲気中で熱処理を行った場合は基板１も酸化される。その結果、ゲート絶縁膜９Ｃとその直下の基板１との界面に酸化シリコン膜が形成され、ゲート絶縁膜９Ｃの実効的な二酸化シリコン換算膜厚が大きくなる。
【０１８５】
そこで、酸化シリコン膜の成長をできるだけ抑制したいときは、前記触媒方式の水分＋水素混合ガス生成装置を使い、水分＋水素混合ガス中の水分を極く低濃度に設定して熱処理を行う。これにより、Ｓｉの酸化速度が遅くなるために、基板１の酸化を最小限にとどめてゲート絶縁膜９Ｃの欠陥を修復することができる。具体的には、水分＋水素混合ガス雰囲気中の水分濃度を数ｐｐｍ〜１００ｐｐｍ程度に設定し、４００℃〜７００℃の温度範囲で熱処理を行う。
【０１８６】
前述したＺｒやＨｆは、Ｔｉと同様、水分＋水素混合ガス雰囲気中における酸化還元平衡曲線がＳｉのそれよりも低水分側にある。従って、これらの高融点金属酸化物（ＺｒＯ２、ＨｆＯ２）の薄膜を基板１上に堆積したゲート絶縁膜９Ｃを形成した場合、その欠陥修復は、酸化チタンで構成された前記ゲート絶縁膜９Ｃの欠陥修復と同様の方法で行う。すなわち、水分／水素分圧比がゲート電極材料（Ｗ）を酸化せず、これらの金属（Ｚｒ、Ｈｆ）のみを選択的に酸化するような割合に設定された水分＋水素混合ガス雰囲気中で熱処理を行う。
【０１８７】
一方、酸化タンタルで構成されたゲート絶縁膜を有するＭＩＳＦＥＴを形成するには、まず基板１（ｐ型ウエル７、ｎ型ウエル８）の上部にＣＶＤ法で酸化タンタル膜を堆積してゲート絶縁膜９Ｃを形成する。このとき、酸化タンタル膜の膜厚を約１０ｎｍ〜１２ｎｍとすることにより、二酸化シリコン換算膜厚が２ｎｍのゲート絶縁膜９Ｃが得られる。
【０１８８】
酸化タンタルからなるゲート絶縁膜９Ｃの欠陥を修復するには、その上部に堆積されたゲート電極材料であるＷを実質的に酸化することなしにＴａを酸化する雰囲気中で熱処理を行う。すなわち、ゲート絶縁膜９Ｃの上部にＷ膜１１Ａを堆積した後、水分／水素分圧比を前記図１３の曲線（ａ）と曲線（ｃ）とに挟まれた領域の範囲内に設定した水分＋水素混合ガス雰囲気中で基板１を熱処理する。しかし、図示のように、Ｔａは水分＋水素混合ガス雰囲気中でＳｉよりも酸化速度が小さいので、Ｓｉを実質的に酸化することなしにＴａのみを酸化することはできない。すなわち、酸化タンタルからなるゲート絶縁膜９Ｃの欠陥を修復する場合は基板１も同時に酸化される。その結果、ゲート絶縁膜９Ｃとその直下の基板１との界面に酸化シリコン膜が形成され、ゲート絶縁膜９Ｃの実効的な二酸化シリコン換算膜厚が大きくなる。
【０１８９】
しかし、この場合も前記触媒方式の水分＋水素混合ガス生成装置を使い、水分＋水素混合ガス中の水分を極く低濃度に設定して熱処理を行う。これにより、ＴａおよびＳｉの酸化速度が遅くなるために、基板１の酸化を最小限にとどめてゲート絶縁膜９Ｃの欠陥を修復することができる。具体的には、水分＋水素混合ガスの水分濃度を１％〜５０％程度に設定し、４００℃〜７００℃の温度範囲で熱処理を行う。
【０１９０】
上記した酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル膜などの高融点金属酸化物からなるゲート絶縁膜９Ｃの欠陥修復は、その上部にゲート電極材料（Ｗ膜１１Ａ）を堆積する前に行ってもよい。この場合は、ゲート絶縁膜９Ｃを構成する金属酸化物に十分な酸素を供給することができるので、膜中の欠陥をより確実に修復することができる。ただし、Ｗ膜１１Ａの堆積によってゲート絶縁膜９Ｃに生じる欠陥を修復するためには、Ｗ膜１１Ａの堆積後に上記の熱処理をもう一度行う必要がある。
【０１９１】
上記した高融点金属酸化物からなるゲート絶縁膜９Ｃの欠陥修復は、その上部に堆積したＷ膜やＭｏ膜などをパターニングしてゲート電極を形成した後に行ってもよい。また、ゲート電極の形成前および形成後にそれぞれ行ってもよい。
【０１９２】
金属酸化物からなるゲート絶縁膜は、誘電率が８〜１０のアルミナ（Ａｌ２Ｏ３）を使って形成することもができる。また、ＡＢＯ３型の広義のペロブスカイト型構造を含む高誘電体であって、動作温度において常誘電相にある金属酸化物（例えばＢＳＴ（チタン酸バリウムストロンチウム）など）を使って形成することもできる。さらに、金属酸化物の２種以上を含む二元または多元酸化物を主要な成分とするものや、これらの金属酸化物と酸化シリコン膜あるいは窒化シリコン膜との複合膜を使って形成することもできる。
【０１９３】
（実施の形態５）
酸化チタン、酸化ジルコニウム、酸化ハフニウムなど、水分＋水素混合ガス雰囲気中における酸化還元反応の平衡曲線がＳｉのそれよりも低水分側にある高融点金属の酸化物からなるゲート絶縁膜９Ｃは、次のような方法によって形成することもできる。
【０１９４】
まず、図３０に示すように、前記実施形態１と同様の方法で基板１にｐ型ウエル７およびｎ型ウエル８を形成し、続いてそれらの表面を洗浄して不要な絶縁膜を除去した後、それらの上部にスパッタリング法でＴｉ膜３１を堆積する。
【０１９５】
次に、図３１に示すように、水分／水素分圧比がＳｉを実質的に酸化せず、Ｔｉのみを選択的に酸化するような割合（前記図１３の曲線（ｄ）と曲線（ｅ）とに挟まれた領域の範囲内）に設定された水分＋水素混合ガス雰囲気中で基板１を熱処理する。これにより、上記Ｔｉ膜３１が酸化されて酸化チタン膜に変換される結果、酸化チタンからなるゲート絶縁膜９Ｃが得られる。
【０１９６】
同様の方法で酸化ジルコニウム膜（または酸化ハフニウム膜）からなるゲート絶縁膜９Ｃを形成する場合は、基板１上にＺｒ膜（またはＨｆ膜）を堆積した後、水分／水素分圧比が基板１（Ｓｉ）を実質的に酸化せず、Ｚｒ（またはＨｆ）のみを選択的に酸化するような割合に設定された水分＋水素混合ガス雰囲気中で基板１を熱処理する。これにより、Ｚｒ膜（またはＨｆ膜）が酸化されて酸化ジルコニウム膜（または酸化ハフニウム膜）に変換される結果、酸化ジルコニウム膜（または酸化ハフニウム膜）からなるゲート絶縁膜９Ｃが得られる。
【０１９７】
基板１上に堆積した高融点金属膜をその酸化物に変換するための熱処理は、高融点金属膜の上部にＷ膜などのゲート電極材料を堆積してから行ってもよい。この場合は、まず、図３２に示すように、基板１（ｐ型ウエル７およびｎ型ウエル８）の上部にスパッタリング法でＴｉ膜３１を堆積した後、Ｔｉ膜３１の上部にスパッタリング法またはＣＶＤ法で膜厚５０ｎｍ程度のＷ膜１１Ａ（またはＭｏ膜）を形成する。
【０１９８】
次に、水分／水素分圧比がＳｉを実質的に酸化せず、Ｔｉのみを選択的に酸化するような割合（前記図１３の曲線（ｄ）と曲線（ｅ）とに挟まれた領域の範囲内）に設定された水分＋水素混合ガス雰囲気中で基板１を熱処理する。これにより、水分＋水素混合ガス中の水分に由来する酸化種（ＯＨ基）がＷ膜１１Ａ（またはＭｏ膜）を通じてＴｉ膜３１に侵入し、Ｔｉ膜３１を酸化チタン膜に変換する結果、図３３に示すように、ゲート電極材料であるＷ膜１１Ａ（またはＭｏ膜）の直下に酸化チタン膜からなるゲート絶縁膜９Ｃが形成される。また、水分／水素分圧比が上記の割合に設定された水分＋水素混合ガス雰囲気中で熱処理を行ってもＷ膜１１Ａ（またはＭｏ膜）が酸化されることはないので、ゲート電極の抵抗が大きくなることはない。
【０１９９】
酸化ジルコニウム膜や酸化ハフニウム膜からなるゲート絶縁膜９Ｃも、ジルコニウム膜やハフニウム膜を上記の方法で酸化することによって形成することができる。
【０２００】
（実施の形態６）
二酸化シリコン換算膜厚が５ｎｍ未満の膜厚を有し、酸化シリコンを主要な成分とするゲート絶縁膜９Ａは、次のような方法によって形成することもできる。
【０２０１】
まず、図３４に示すように、前記実施形態１と同様の方法で基板１にｐ型ウエル７およびｎ型ウエル８を形成し、続いてそれらの表面を洗浄して不要な絶縁膜を除去した後、それらの上部にスパッタリング法またはＣＶＤ法で膜厚５０ｎｍ程度のＷ膜１１Ａ（またはＭｏ膜）を形成する。
【０２０２】
次に、Ｗ膜１１Ａが形成された上記基板１を熱処理する。この熱処理は、水分／水素分圧比を前記図１３の曲線（ａ）と曲線（ｄ）とに挟まれた領域の範囲内に設定した水分＋水素混合ガス雰囲気、すなわちＷを酸化することなしにＳｉのみを選択的に酸化するように水分濃度を設定した水分＋水素混合ガス雰囲気中で行う。この水分＋水素混合ガスは、その水分濃度を高精度に制御できる前記触媒方式の水分＋水素混合ガス生成装置を使用して生成するとよい。
【０２０３】
上記の熱処理を行うことにより、水分＋水素混合ガス中の水分に由来する酸化種（ＯＨ基）がＷ膜１１Ａを通じて基板１に侵入し、その表面が酸化される。この結果、図３５に示すように、Ｗ膜１１Ａと基板１との界面に極めて薄い酸化シリコン膜で構成されたゲート絶縁膜９Ａが形成される。この方法によれば、膜厚１ｎｍ以下の極めて薄い酸化シリコン膜で構成されたゲート絶縁膜を形成することもできる。
【０２０４】
なお、基板１の表面を酸化するときの熱処理温度が５５０℃〜６００℃を越えると、Ｗ膜１１Ａと基板１とが反応してそれらの界面にシリサイド化合物が生成するので、このシリサイド反応が生じない低温領域で熱処理を行う必要がある。同様に、ゲート電極用のメタル膜がＭｏの場合は、熱処理温度が５００℃を越えるとシリサイド反応が生じるので、それ以下の温度領域で熱処理を行う必要がある。
【０２０５】
Ｗ膜１１Ａと基板１との界面に酸化シリコンからなるゲート絶縁膜９Ｄを形成するための熱処理は、ゲート電極を形成した後に行ってもよい。この場合は、まず、図３６に示すように、基板１（ｐ型ウエル７およびｎ型ウエル８）の上部にスパッタリング法またはＣＶＤ法で膜厚５０ｎｍ程度のＷ膜１１Ａを形成した後、フォトレジスト膜（図示せず）をマスクにしてＷ膜１１Ａをドライエッチングすることにより、ゲート電極１１を形成する。ゲート電極１１は、Ｍｏ膜をドライエッチングして形成してもよい。
【０２０６】
次に、ゲート電極１１が形成された上記基板１を熱処理する。この熱処理は、水分／水素分圧比を前記図１３の曲線（ａ）と曲線（ｄ）とに挟まれた領域の範囲内に設定した水分＋水素混合ガス雰囲気、すなわちＷを酸化することなしにＳｉのみを選択的に酸化するように水分濃度を設定した水分＋水素混合ガス雰囲気中で行う。
【０２０７】
上記の熱処理を行うことにより基板１の表面が酸化され、図３７に示すように、酸化シリコンからなるゲート絶縁膜９Ａ’が形成される。このとき、ゲート電極１１を構成するＷ膜（１１Ａ）を通じてゲート電極１１の直下の基板１にも酸化種（ＯＨ基）が供給されるので、この領域の基板１も酸化される。しかし、ゲート電極１１の直下の基板１は、他の領域の基板１に比べて酸化量が少ないため、Ｗ膜１１Ａと基板１との界面には極めて薄い酸化シリコン膜で構成されたゲート絶縁膜９Ａが形成される。この方法によれば、膜厚１ｎｍ以下の極めて薄い酸化シリコン膜で構成されたゲート絶縁膜を形成することもできる。
【０２０８】
なお、この場合も、ゲート電極１１を構成するＷ膜（１１Ａ）と基板１との界面にシリサイド化合物が生成しない温度領域で熱処理を行う必要がある。
【０２０９】
（実施の形態７）
本実施形態は、ダマシン(Damascene)法を使ってゲート電極を形成するＭＩＳＦＥＴの製造に適用したものである。
【０２１０】
まず、図３８に示すように、前記実施形態１と同様の方法で基板１にｐ型ウエル７およびｎ型ウエル８を形成した後、ｐ型ウエル７およびｎ型ウエル８のそれぞれの表面に残った酸化シリコン膜２の上部にＣＶＤ法で膜厚５０ｎｍ程度の多結晶シリコン膜４１Ａを堆積する。
【０２１１】
次に、図３９に示すように、フォトレジスト膜（図示せず）をマスクにしたドライエッチングで多結晶シリコン膜４１Ａをパターニングしてゲート電極４１を形成した後、前記実施形態１と同様の方法でゲート電極１１の側壁にサイドウォールスペーサ１８を形成し、さらにｐ型ウエル７にｎ＋型半導体領域２０（ソース、ドレイン）、ｎ型ウエル８にｐ＋型半導体領域２１（ソース、ドレイン）をそれぞれ形成する。なお、上記ゲート電極４１を構成する材料は多結晶シリコンでなくともよく、例えば窒化シリコンなど構成することもできる。
【０２１２】
次に、図４０に示すように、基板１上にＣＶＤ法で酸化シリコン膜４２を堆積した後、化学機械研磨法で酸化シリコン膜４２を平坦化することによって、その表面の高さをゲート電極１１の高さに合わせる。
【０２１３】
次に、図４１に示すように、酸化シリコン膜４２をマスクにしたドライエッチングでゲート電極１１を除去することによって、ゲート電極１１の下部の基板１（ｐ型ウエル７、ｎ型ウエル８）表面を露出させる。
【０２１４】
次に、図４２に示すように、ゲート電極１１の除去によって露出した基板１（ｐ型ウエル７、ｎ型ウエル８）表面に膜厚１ｎｍ以下の極めて薄い酸化シリコン膜４３を形成する。この酸化シリコン膜４３は、水分／水素分圧比がＳｉを酸化するように設定された水分＋水素混合ガス雰囲気中で基板１を熱処理することによって形成する。このときの水分濃度は、例えば１％〜３０％程度、熱処理温度は、例えば７００℃〜８００℃程度とする。
【０２１５】
次に、図４３に示すように、上記酸化シリコン膜４２、４３の上部に二酸化シリコン換算膜厚が１ｎｍ以下の極めて薄い酸化チタン膜４４をスパッタリング法で堆積する。このとき堆積する絶縁膜は、酸化ジルコニウム、酸化ハフニウム、酸化タンタル膜など、前述した高誘電率のゲート絶縁膜用金属酸化物であればいずれでもよい。
【０２１６】
次に、図４４に示すように、酸化シリコン膜４２の上部の酸化チタン膜４４を化学機械研磨法で除去する。これによって、次の工程でゲート電極が形成される領域の基板１（ｐ型ウエル７、ｎ型ウエル８）表面に酸化シリコン膜４３とその上部の酸化チタン膜４４との複合膜からなるゲート絶縁膜９Ｅが形成される。このとき、ゲート絶縁膜９Ｅの一部（酸化チタン膜４４）は、サイドウォールスペーサ４８の側壁にも形成される。
【０２１７】
次に、上記ゲート絶縁膜９Ｅを構成する酸化シリコン膜４３および酸化チタン膜４４の欠陥を修復するための熱処理を行う。この熱処理は、水分／水素分圧比がＳｉおよびＴｉを酸化するように設定された水分＋水素混合ガス雰囲気中で基板１を熱処理することによって行う。このときの水分濃度は、例えば１％〜３０％程度、熱処理温度は、例えば６００℃〜８００℃程度とする。
【０２１８】
次に、図４５に示すように、酸化シリコン膜４２およびゲート絶縁膜９Ｅの上部にスパッタリング法またはＣＶＤ法でＷ膜を形成した後、酸化シリコン膜４２の上部のＷ膜を化学機械研磨法で除去することによってゲート電極１１を形成する。ゲート電極１１は、Ｍｏ、Ｃｕ、Ａｌなどで構成してもよい。ここまでの工程でｐ型ウエル７にｎチャネル型ＭＩＳＦＥＴＱｎが形成され、ｎ型ウエル８にｐチャネル型ＭＩＳＦＥＴＱｐが形成される。
【０２１９】
上記したダマシン法によってゲート電極１１を形成した場合は、ゲート絶縁膜９Ｅの一部がゲート電極１１にも形成されるため、ゲート電極１１の側壁下部におけるゲート絶縁膜９Ｅの耐圧が向上する。
【０２２０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０２２１】
本発明は、メタルゲート電極を備えたＭＩＳＦＥＴを有する半導体集積回路装置の製造に利用されるものである。
【図面の簡単な説明】
【０２２２】
【図１】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図２】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図３】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図４】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図５】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図６】ゲート絶縁膜の形成に使用する枚葉式の成膜装置を示す概略図である。
【図７】（ａ）は、酸化膜形成室の具体的な構成の一例を示す概略平面図、（ｂ）は、（ａ）のＢ−Ｂ’線に沿った断面図である。
【図８】触媒方式の水分＋酸素混合ガス生成装置を示す概略図である。
【図９】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図１０】酸化膜成長速度に対する水分濃度の依存性を示すグラフである。
【図１１】（ａ）は、水分＋酸素混合ガスの水分濃度を定義するための説明図、（ｂ）は、水分＋水素混合ガスの水分濃度を定義するための説明図である。
【図１２】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図１３】水分＋水素混合ガスを使った酸化還元反応の平衡蒸気圧比（ＰＨ２Ｏ／ＰＨ２）の温度依存性を示すグラフである。
【図１４】触媒方式の水分＋水素混合ガス生成装置と水素ガス除害装置とを示す概略図である。
【図１５】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図１６】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部拡大断面図である。
【図１７】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部拡大断面図である。
【図１８】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図１９】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図２０】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図２１】本発明の実施形態１であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図２２】本発明の実施形態２であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図２３】本発明の実施形態２であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図２４】絶縁膜の二酸化シリコン換算膜厚を定義する式である。
【図２５】本発明の実施形態３であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図２６】本発明の実施形態３であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図２７】本発明の実施形態３であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図２８】本発明の実施形態４であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図２９】本発明の実施形態４であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図３０】本発明の実施形態５であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図３１】本発明の実施形態５であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図３２】本発明の実施形態５であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図３３】本発明の実施形態５であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図３４】本発明の実施形態６であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図３５】本発明の実施形態６であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図３６】本発明の実施形態６であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図３７】本発明の実施形態６であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部拡大断面図である。
【図３８】本発明の実施形態７であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図３９】本発明の実施形態７であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図４０】本発明の実施形態７であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図４１】本発明の実施形態７であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図４２】本発明の実施形態７であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図４３】本発明の実施形態７であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図４４】本発明の実施形態７であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【図４５】本発明の実施形態７であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。
【符号の説明】
【０２２３】
１  半導体集積回路装置用シリコン基板（ウエハ）
２  酸化シリコン膜
３  窒化シリコン膜
４  素子分離溝
５  酸化シリコン膜
６  酸化シリコン膜
７  ｐ型ウエル
８  ｎ型ウエル
９Ａ〜９Ｅ  ゲート絶縁膜
１１Ａ  Ｗ膜
１１  ゲート電極
１２  導電性バリア膜
１３  窒化シリコン膜
１４  フォトレジスト膜
１５  窒化シリコン膜
１６  ｎ−型半導体領域
１７  ｐ−型半導体領域
１８  サイドウォールスペーサ
２０  ｎ＋型半導体領域（ソース、ドレイン）
２１  ｐ＋型半導体領域（ソース、ドレイン）
２２  酸化シリコン膜
２３  コンタクトホール
２４  コンタクトホール
２５〜３０  配線
３１  Ｔｉ膜
４１Ａ  多結晶シリコン膜
４１  ゲート電極
４２  酸化シリコン膜
４３  酸化シリコン膜
４４  酸化チタン膜
１００  成膜装置
１０１  洗浄装置
１０２  ローダ
１０３  洗浄室
１０４  フッ酸洗浄室
１０５  乾燥室
１０６  バッファ
１０７  酸化膜形成室
１０８  酸窒化膜形成室
１０９  熱処理室
１１０  ローダ／アンローダ
１１１  メタル膜形成室
１１２  搬送系
１１３  ロボットハンド
１２０  チャンバ
１２２  均熱リング
１２３  サセプタ
１２４  支持アーム
１２５  熱電対
１２６  ガス導入管
１２７  貫通孔
１２８  隔壁
１２９  排気管
１３０  ランプ
１４０  水分＋酸素混合ガス生成装置
１４１  反応器
１４２  コイル
１４３  ヒータ
１４４ａ〜１４４ｃ  ガス貯留槽
１４５  配管
１４６ａ〜１４６ｃ  マスフローコントローラ
１４７ａ〜１４７ｃ  開閉バルブ
１４８  接続部
２４０  水分＋水素混合ガス生成装置
２４１ａ  反応器
２４１ｂ  反応器
２４２  コイル
２４３  ヒータ
２４４ａ〜１４４ｃ  ガス貯留槽
２４５  配管
２４６ａ〜２４６ｅ  マスフローコントローラ
２４７ａ〜２４７ｅ  開閉バルブ
２５０  水素ガス除害装置
２５１  配管
２５２  逆止弁
２５３  排気管
２５４  水素ガスセンサ
２５５、２５６  冷却器
Ｑｎ  ｎチャネル型ＭＯＳＦＥＴ
Ｑｐ  ｐチャネル型ＭＯＳＦＥＴ
【図１】
2006203228.tif 000003
【図２】
2006203228.tif 000004
【図３】
2006203228.tif 000005
【図４】
2006203228.tif 000006
【図５】
2006203228.tif 000007
【図６】
2006203228.tif 000008
【図７】
2006203228.tif 000009
【図８】
2006203228.tif 000010
【図９】
2006203228.tif 000011
【図１０】
2006203228.tif 000012
【図１１】
2006203228.tif 000013
【図１２】
2006203228.tif 000014
【図１３】
2006203228.tif 000015
【図１４】
2006203228.tif 000016
【図１５】
2006203228.tif 000017
【図１６】
2006203228.tif 000018
【図１７】
2006203228.tif 000019
【図１８】
2006203228.tif 000020
【図１９】
2006203228.tif 000021
【図２０】
2006203228.tif 000022
【図２１】
2006203228.tif 000023
【図２２】
2006203228.tif 000024
【図２３】
2006203228.tif 000025
【図２４】
2006203228.tif 000026
【図２５】
2006203228.tif 000027
【図２６】
2006203228.tif 000028
【図２７】
2006203228.tif 000029
【図２８】
2006203228.tif 000030
【図２９】
2006203228.tif 000031
【図３０】
2006203228.tif 000032
【図３１】
2006203228.tif 000033
【図３２】
2006203228.tif 000034
【図３３】
2006203228.tif 000035
【図３４】
2006203228.tif 000036
【図３５】
2006203228.tif 000037
【図３６】
2006203228.tif 000038
【図３７】
2006203228.tif 000039
【図３８】
2006203228.tif 000040
【図３９】
2006203228.tif 000041
【図４０】
2006203228.tif 000042
【図４１】
2006203228.tif 000043
【図４２】
2006203228.tif 000044
【図４３】
2006203228.tif 000045
【図４４】
2006203228.tif 000046
【図４５】
2006203228.tif 000047