(57)【要約】【課題】複数のメモリカードを並列動作させて高速化したメモリカードドライブにおいて、アドレス変換テーブルまたは変換テーブルの管理情報の更新による記録レートの劣化を最小限に抑えるメモリカードドライブを提供する。【解決手段】メモリカードに、論理アドレスと内蔵する不揮発性メモリの物理アドレスの対応関係を示すアドレス変換情報の記録アドレスの更新タイミングを制御可能なアドレス変換情報更新コマンドを備え、前記アドレス変換情報更新コマンドを、搭載したすべてのメモリカードに同時発行することにより、各メモリカードのアドレス変換情報の更新を同期化し、書き込み転送レートの劣化を抑制することができる。【選択図】図２
2006155129.tif 000002
【特許請求の範囲】
【請求項１】
ホスト機器とデータの入出力を行う外部インタフェイス手段と、
複数のメモリカードと、
前記外部インタフェイス手段からのコマンドに基づいて前記メモリカードを制御する制御手段とを備え、
前記複数のメモリカードの各々は、記録すべきデータと共に、前記メモリカードに発行された前記データの記録先の論理アドレスと前記メモリカードが内蔵する不揮発性メモリの物理アドレスとの対応関係を示すアドレス変換情報と前記アドレス変換情報の記録先アドレスとを前記不揮発性メモリに保持すると共に、前記アドレス変換情報の記録先アドレスの更新を外部から制御可能なアドレス変換情報更新コマンドを備え、
前記制御手段は、前記複数のメモリカードの各々に前記アドレス変換情報更新コマンドを同時に発行するメモリカードドライブ。
【請求項２】
前記制御手段は、前記メモリカードを認識する初期化工程において、前記アドレス変換情報更新コマンドを前記複数のメモリカードに同時に発行する請求項１記載のメモリカードドライブ。
【請求項３】
前記制御手段は、前記アドレス変換情報更新コマンド発行以後の前記複数のメモリカードの各々への書き込みコマンド発行回数を計数し、前記書き込みコマンド発行回数の最大値が所定回数に到達すると、前記アドレス変換情報更新コマンドを前記複数のメモリカードの各々に同時に発行する請求項１及び請求項２のいずれかに記載のメモリカードドライブ。
【請求項４】
前記制御手段は、前記アドレス変換情報更新コマンド発行以後の前記複数のメモリカードの各々への書き込みデータ量を計数し、前記書き込みデータ量の最大値が所定量に到達すると、前記アドレス変換情報更新コマンドを前記複数のメモリカードの各々に同時に発行する請求項１及び請求項２のいずれかに記載のメモリカードドライブ。
【請求項５】
前記複数のメモリカードの各々は、前記アドレス変換情報更新コマンド受信後の書き込みコマンド発行回数を更新位相として記憶すると共に、前記更新位相を外部に通知する位相検出コマンドを備え、
前記制御手段は、前記位相検出コマンドにより検出された前記更新位相に基づいて前記アドレス変換情報更新コマンドを前記複数のメモリカードに同時発行する請求項１記載のメモリカードドライブ。
【請求項６】
ホスト機器より転送されたデータを、内蔵する不揮発性メモリに書き込むメモリカードであって、
前記ホスト機器が指定した記録先の論理アドレスと前記不揮発性メモリの物理アドレスとの対応関係を示すアドレス変換情報と前記アドレス変換情報の記録先アドレスとを前記不揮発性メモリに保持し、
前記アドレス変換情報の更新が、データの書き込みのタイミングに基づいて周期的に実施され、
前記ホスト機器より発行されるアドレス変換情報更新コマンドに基づいて前記アドレス変換情報の記録先アドレスの更新が実施されるメモリカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発メモリを内蔵したメモリカードにアクセスするためのメモリカードドライブに関し、特に複数のメモリカードに動画像データ等を書き込むための方式に関する。
【背景技術】
【０００２】
近年、不揮発性メモリを用いたメモリカードは、音声のみならず、映像信号の記録メディアとしても民生ディジタル機器に拡がりつつある。しかしながら、現在発売されているメモリカードの記録最大容量は１ギガバイト（ＧＢ）であり、実効記録レートは２メガバイト（ＭＢ）／ｓｅｃである。上記のようなメモリカードに、ＤＶ（ディジタルビデオ）の映像信号と音声信号を記録するには、約４ＭＢ／ｓｅｃの帯域が必要であり、１ＧＢのメモリカードには約４分程度しか記録することができない。そこで、複数のメモリカードに並行してデータを記録することで、帯域と容量を増加させる方法が提案されている。特許文献１には、外部インタフェイスを有するメモリカードドライブ本体に、複数のメモリカードの装着部を設け、これらの装着部に複数のメモリカードを装着することによって、１枚のメモリカードドライブで大容量の情報を記録可能にする技術が開示されている。
【０００３】
一方、メモリカードは年率５０％以上で大容量化が進んでいる。しかしながら、不揮発性メモリで構成されるメモリカードでは、書き換え回数が約１０万回に制限される。よって、特定の記録ページに書き換えが集中するのを避けるため、メモリカードにアクセスするホスト機器が発行する論理アドレスを、メモリカード内部で物理アドレスに変換して書き換えを行う。つまり、同一の論理アドレスを発行しても、メモリカード上では別の物理アドレスにライトされるような処理が行われる。上記のように、記録する物理アドレスを循環させながら記録していく手法をレベリングという。
【０００４】
このように、レベリングを実施しながら記録する場合は、論理アドレスと物理アドレスの変換テーブル（以下、ＡＴテーブルと略す。）を、メモリカード内部の不揮発性メモリに記録していくことが必要になってくる。上記のようなメモリカードの記録ステップは、以下のようになる。
（１） 不揮発性メモリに格納されているＡＴテーブルをリードし、ホスト機器内の揮発性メモリに格納する。
（２） ホスト機器から発行される論理アドレスを、ＡＴテーブルを参照して物理アドレスに変換し、物理アドレスで示される不揮発性メモリの記録ページにデータをライトする。オーバーライトを繰り返す等によりレベリングが必要な場合は、揮発性メモリ上で、ＡＴテーブルを更新する。
（３） 所定のタイミングで揮発性メモリ上のＡＴテーブルを不揮発性メモリに反映する。
【０００５】
メモリカードの大容量化に比例して、このＡＴテーブルも大きくなっていく。例えば、記録ページが５１２バイト（Ｂ）で構成されている１ＧＢのメモリカードの場合、記録ページは約２，０００，０００個であるが、４ＧＢのメモリカードでは８，０００，０００個の記録ページになり、記録ページ数に比例してＡＴテーブルも増大していくので、前記の（１）および（３）に要する時間も長くなっていく。なお、前記（１）はＡＴテーブルの初期化に要する時間であり、（３）はＡＴテーブルへのライトに要する時間である。
【０００６】
また、特許文献２では、複数個に分割されたＡＴテーブルと、前記ＡＴテーブルを書き込む物理アドレスを示す情報であるＡＴＩ情報を不揮発性メモリに記録し、ＡＴテーブルの更新が所定回数実施される毎にＡＴＩ情報を更新することにより、ＡＴテーブルを書き込む物理アドレスを適宜遷移していくことで、同じ物理アドレスに対するＡＴテーブルの書き換え回数の増加を防止している。
【特許文献１】特開２００２−１８９９９２号公報
【特許文献２】特開２００４−１９９６０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のメモリカードでは、記録容量の増加に比例して、論理アドレスと物理アドレスの変換テーブル（ＡＴテーブル）が増大していくため、ＡＴテーブルやＡＴＩ情報の更新が記録レートに与える影響が無視できなくなってくる。この特性に加えて、大容量のメモリカードを複数個使用して並列動作させる従来のメモリカードドライブでは、メモリカード毎にＡＴテーブルやＡＴＩ情報の更新が発生するために、より一層これらの更新処理が記録レートに与える影響が大きくなるという問題点があった。
【０００８】
例えば、ＡＴテーブルの管理を揮発性メモリでおこない、タイマーや書き込み回数等の条件で不揮発性メモリ上のＡＴテーブルを更新するようなメモリカードを並列動作させた場合は、各メモリカードが同一の動作をするとは限らないため、不揮発性メモリ上のＡＴテーブルの更新が同時に行われない可能性が高い。よって、４枚のメモリカードで構成されたメモリカードドライブでは、最悪ＡＴテーブルの更新が別々の時間に発生するため、ＡＴテーブル更新による記録レートの劣化量は４倍になってしまう。
【０００９】
また、従来のメモリカードドライブでは、電源の瞬断または予期せぬメモリカードの取り外し等においても書き込まれたデータを保証するために、ＡＴテーブルの更新をデータの書き込み毎におこない、ＡＴテーブルを書き込む物理アドレスを示すＡＴＩ情報を不揮発性メモリに記録し、ＡＴテーブルの更新が所定回数実施されるとＡＴＩ情報を更新することにより、ＡＴテーブルを書き込む物理アドレスを適宜遷移していく手法がとられている。しかしながらこの方法では、ＡＴＩ情報の更新によって一時的に書き込みに遅延が発生する。このため、メモリカードを並列動作させた場合は、各メモリカードのＡＴテーブルの更新回数が同一とは限らないため、各メモリカードのＡＴＩ情報の更新が非同期で発生する。ゆえに、４枚のメモリカードで構成されたメモリカードドライブでは、最悪ＡＴＩ情報の更新が別々の時間に発生しＡＴＩ情報の更新による書き込みの遅延は４倍になってしまう。
【００１０】
このような問題点に鑑み本発明の目的は、複数枚のメモリカードで構成され、メモリカードを並列動作させて高速化したメモリカードドライブにおいて、ＡＴテーブルまたはＡＴテーブルを管理するＡＴＩ情報の更新による記録レートの劣化を最小限に抑えるメモリカードドライブ及びメモリカードシステムを提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明のメモリカードドライブは、外部インタフェイス手段と、複数枚のメモリカードと、前記メモリカードの制御手段を備え、前記メモリカードは、データと共に、当該メモリカードに発行された論理アドレスと内蔵する不揮発性メモリの物理アドレスの対応関係を示すアドレス変換情報を前記不揮発性メモリに保持し、前記アドレス変換情報の更新が周期的に実施され、前記アドレス変換情報の更新位相を制御可能なアドレス変換情報更新コマンドを備え、前記メモリカードの制御手段は、搭載されたすべてのメモリカードに前記アドレス変換情報更新コマンドを、搭載したすべてのメモリカードに同時発行することを特徴としている。
【００１２】
また、前記メモリカードの制御手段は、メモリカードを認識する初期化工程において、前記アドレス変換情報更新コマンドを搭載された全てのメモリカードに発行することを特徴としている。
【００１３】
さらに、メモリカードの制御手段は、アドレス変換情報更新コマンド発行以後の各メモリカードの書き込みコマンド発行回数を計数し、前記書き込みコマンド発行回数の最大値が所定回数に到達すると、前記アドレス変換情報更新コマンドを搭載された全てのメモリカードに発行することを特徴としている。
【発明の効果】
【００１４】
上記の構成により、各メモリカードのアドレス変換情報更新を同期化することができるので、書き込み転送レートの劣化を最小限にすることが可能である。
【００１５】
また、メモリカードの制御手段は、メモリカードを認識する初期化工程において、前記アドレス変換情報更新コマンドを搭載された全てのメモリカードに発行し、以後ホスト機器が本メモリカードに発行する書き込みコマンドを、各メモリカードへの書き込みコマンドの発行回数を均一になるように制限すれば、各メモリカードのアドレス変換情報更新を同期化することができるので書き込み転送レートの劣化を最小限にすることができる。
【００１６】
さらに、アドレス変換情報更新コマンド発行以後の各メモリカードの書き込みコマンド発行回数を計数し、前記書き込みコマンド発行回数の最大値が所定回数に到達すると、前記アドレス変換情報更新コマンドを搭載された全てのメモリカードに発行すれば、ホスト機器のコマンドに制限を与えることなく、各メモリカードのアドレス変換情報更新を同期化することができるので書き込み転送レートの劣化を最小限にすることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係るメモリカードドライブの実施形態について説明する。先ず始めに、本発明に係るメモリカードドライブの実施行為のうち、使用行為についての形態を説明する。図１は、本発明に係るメモリカードドライブの、使用行為についての形態を示す図である。図１において、本発明に係るメモリカードドライブの使用形態は、ホスト機器１、メモリカードドライブ２により形成される映像信号の記録再生装置において、映像信号をメモリカードドライブ内部のメモリカード（５ａ，５ｂ，５ｃ，５ｄ）に記録するという用途に供される。
【００１８】
同図において、１ａは映像信号の入出力手段である。１ｂは信号処理手段で、映像信号入出力手段１ａを介して送受信する映像信号の圧縮および伸長を行う。１ｃはドライブ制御手段で、メモリカードドライブ２を制御し、また、メモリカードドライブ２に対するデータの読み書きを行う。一方、メモリカードドライブ２は、外部インタフェイス手段３、メモリカードに対する制御手段としてのメモリカードコントローラ４及びメモリカード５ａ，ｂ，ｃ，ｄを有する。外部インタフェイス手段３は、ホスト機器１からのコマンドを受け付け、また、ホスト機器とのデータの入出力を行う。メモリカードコントローラ４は、ホスト機器からのコマンドに基づいて各メモリカードを制御し、また、各メモリカードに対するデータの読み書きを行う。記録再生装置の用途では、デジタルビデオテープ（ＤＶ）並みの映像品質、音声品質が要求される。かかる品質の実現には、２５Ｍｂｐｓの帯域が確保されねばならず、本記録再生装置には、かかる帯域確保のために４枚のメモリカード５ａ，ｂ，ｃ，ｄを並列動作させる。
【００１９】
メモリカードの並列動作については、ストライピングにてなされる。ストライピングとは、書き込むべきデータを記録ブロック単位に分割して複数の記録媒体に並列に書き込むことである。本実施の形態においては、連装されているメモリカードは４枚なので、書き込むべきデータはブロック単位毎に４分割される。例えば、書き込むべきセクタ番号において、（セクタ番号）％４（％は剰余を示す）をメモリカード番号として（メモリカード０、メモリカード１、メモリカード２、メモリカード３）、各々のメモリカードにデータを書き込んでいく。読み出し時は、（セクタ番号）％４をメモリカード番号として、当該メモリカードからデータを読み出す。
【００２０】
かかるストライピングにより、メモリカード５ａ，ｂ，ｃ，ｄは１つの仮想ドライブを構成することになる。かかるストライピングでは、書き込むべきセクタ数が分割数以上であれば（つまり分割数が４なら４ブロック以上）、書き込み効率は高くなり、３以下であれば書き込み効率は低下することになる。以上が、メモリカードドライブの実施形態の一例である。
【００２１】
次に、メモリカードの書き込み動作について説明する。書き込み時には、メモリカードコントローラ４は、ホスト機器１によりデータの記録先として指定された論理アドレスを各メモリカードに内蔵された不揮発性メモリの論理アドレスにアドレス変換し、メモリカードに対する書き込み命令とともに、各メモリカードの書き込み先頭の論理アドレスをアサートし、書き込みデータを順次各メモリカードに転送していく。
【００２２】
次に、メモリカードの内部動作について図５を参照しながら説明する。図５はメモリカード内部のアドレスマップを示している。メモリカードに内蔵された不揮発性メモリは、管理領域１０１とデータ領域１０２によって構成される。データ領域１０２はホスト機器１から読み書きされるデータを格納する領域であり、例えば１０２４ブロック毎に４つの領域（データ領域０〜データ領域３）に分割される。管理領域１０１は、後述するアドレス変換テーブル等の管理情報を格納する領域であり、アドレス変換情報としてのアドレス変換テーブル（以下、ＡＴテーブルと略す）とアドレス変換テーブルの記録先アドレスとしてのインデックス（以下、ＡＴＩ情報と略す）とが記録されている。メモリカードコントローラ４は、ＡＴテーブル及びＡＴＩテーブルを用いてアドレス変換を行う。
【００２３】
ここでＡＴテーブル及びＡＴＩ情報について、簡単に説明する。メモリの論理アドレスと物理アドレスの管理はＡＴＩ情報と、複数のＡＴテーブル群によって行われる。各ＡＴテーブルには、所定の範囲における論理アドレスと物理アドレスの対応関係を示す変換テーブルが記載されている。ＡＴＩ情報には、各ＡＴテーブルが記録されている物理アドレスが格納されている。例えば、論理アドレス０にアクセスする場合、まずＡＴＩ情報をリードし、論理アドレス０に対応する物理アドレス変換テーブルが格納されているＡＴテーブルが存在する位置情報を得、その後ＡＴテーブルを読み出し実際に論理アドレス０に対応する物理アドレス情報を得るようにする。
【００２４】
ＡＴテーブル１０４は上記データ領域０〜３を夫々管理するためにＡＴ０〜ＡＴ３から構成される。ＡＴ０〜ＡＴ３が管理するエントリ数はブロック数と一致し、各論理アドレスに対応する物理アドレスとアロケーションフラグを持つ。アロケーションフラグとは、当該物理アドレスに有効なデータが割り当てられているか否かを識別するフラグである。
ＡＴＩ情報１０３は、ＡＴ０〜ＡＴ３が記録されている物理アドレスとそのアロケーションフラグを持つ。
【００２５】
以上のように構成されたメモリカードの書き込み動作について説明する。例えば、ホスト機器から論理アドレス０の書き込みが指定されると、ＡＴＩ情報１０３を読み出し、ＡＴテーブル１０４の格納されている物理アドレス情報を得る。論理アドレス０〜論理アドレス１０２３はデータ領域０に書き込まれるので、論理アドレス０に対応するアドレス変換テーブルはＡＴ０に格納されていることがわかる。そこで次に、ＡＴ０を読み出し、データ領域０に対応するアドレス変換テーブルを得る。論理アドレス０に対応するアロケーションフラグが未アロケートの場合は、当該論理アドレスに対応するデータ領域０の物理ブロックにデータを書き込み、アロケーションフラグをアロケートする。また、論理アドレス０に対応するアロケーションフラグがアロケートされている場合は、論理アドレス０〜１０２３に対応する全物理ブロックから、未アロケートの物理アドレス番号をサーチし（例えば物理アドレス１０番）、物理アドレス番号１０に対応する領域０の物理ブロックにデータを書き込む。さらに、ＡＴ０の論理アドレス０に対応する物理アドレス番号を更新し（物理アドレス０を物理アドレス１０に更新）、データ領域０において既にアロケートされていた論理アドレス０に対応する物理ブロックを消去する。このような処理をおこなうことでレベリングの機能が実現できる。以上が、メモリカードの書き込みの基本動作であり、オーバーライトの際はＡＴテーブルの更新とデータの書き込みが発生する。
【００２６】
しかしながら、不揮発性メモリは書き換え回数に制限があるメモリであり、データ容量の増大に従い、ＡＴテーブルの書き換え回数が無視できなくなる。例えば、１ＧＢのカードに対して１ＭＢ単位でデータを書き込んだ場合、１ＧＢのカード全てに書き込むのに要するＡＴテーブルの書き換え回数は１０００回であるのに対して、４ＧＢのカードの場合は４０００回になる。したがってこの方法では、メモリカード内でＡＴテーブルの領域が最初に寿命を迎え、それによりメモリカード自体が使用不能になってしまう。そこで、ＡＴテーブルの書き換えが所定回数発生するごとに、ＡＴテーブルの格納されている物理アドレスを示すＡＴＩ情報を更新してＡＴテーブルの格納位置を変更していくことによって、ＡＴテーブルの記録領域に対する書き換え回数の増加を抑制する。
【００２７】
以上のアルゴリズムによると、１回の書き込みコマンドで、
（ａ）データの書き込みとＡＴテーブルの更新
（ｂ）データの書き込みとＡＴテーブルの更新、及びＡＴＩ情報の更新
のいずれかが発生する。例えば、ＡＴテーブルの更新が２０回発生する毎にＡＴＩ情報を更新する場合は、１／２０の割合でＡＴテーブルのみの更新と比較してＡＴＩ情報更新の分だけ遅延が発生する。本発明のメモリカードは、上記（ｂ）、すなわちＡＴＩ情報更新のタイミングを外部から制御可能なアドレス変換情報更新コマンドを有する。前記アドレス変換情報更新コマンドがメモリカードコントローラ４から発行されると、各メモリカードのＡＴＩ情報が同時に強制的に更新される。
【００２８】
図２は本発明のメモリカードドライブ２の内部構成図であり、同図では、図１におけるメモリカードコントローラ４の内部を詳細に示す。同図の４ａはコマンド解析・変換手段で、外部インタフェイス手段３を介して発行されたコマンドを解析してメモリカード用のコマンドに変換する。４ｂはライトコマンド数計測手段で、メモリカード（５ａ〜５ｄ）に発行されたライトコマンド数（書き込みコマンド発行回数）を計数する。４ｃは発行ライトコマンド数比較手段で、ライトコマンド数計測手段４ｂで計数された各メモリカードに発行されたライトコマンド数の最大値を予め設定された数と比較する。アドレス変換情報更新コマンド発行手段４ｄは、発行ライトコマンド数比較手段４ｃの比較結果に従って、アドレス変換情報更新コマンドを、搭載された全てのメモリカード（５ａ〜５ｄ）に同時に発行する。アドレス変換情報更新コマンドが発行されると、各メモリカードのＡＴＩ情報が同時に強制的に更新され、その結果、ＡＴテーブルを格納する物理アドレスが変更される。また、これと同時に、ライトコマンド数計測手段４ｂで計数しているライトコマンド数は各々０にリセットされる。
【００２９】
上記の構成を有するメモリカードドライブの動作について、以下説明する。メモリカードドライブ２に電源が供給されると、メモリカードコントローラ４は各メモリカード（５ａ〜５ｄ）の認識をするとともにメモリカードの初期化を行い、各メモリカードにアドレス変換情報更新コマンドを発行すると共に、各メモリカードのライトコマンド数を初期状態に遷移させる。すなわち、ライトコマンド数計測手段４ｂが各々０にリセットされる。上記初期化工程終了後、ホスト機器１はメモリカードドライブ２に対してデータの書き込み・読み出しを行う。外部インタフェイス手段３を介してメモリカードコントローラ４に発行されたコマンドは、コマンド解析・変換手段４ａにより、コマンドを解析後、メモリカード毎のコマンドに変換される。本実施の形態では、（セクタ番号）％４をメモリカード番号に対応させ、（セクタ番号）／４をメモリカードの論理アドレスとしている。例えば、ホスト機器１からの発行コマンドがセクタ番号０から連続する６セクタのライトであれば、各メモリカードに以下のような書き込みコマンドに変換される。
セクタ番号０とセクタ番号４への書き込み  →  メモリカード０の論理アドレス０からの連続２セクタの書き込み
セクタ番号１とセクタ番号５の書き込み  →  メモリカード１の論理アドレス０からの連続２セクタの書き込み
セクタ番号２の書き込み  →  メモリカード２の論理アドレス０への書き込み
セクタ番号３の書き込み  →  メモリカード３の論理アドレス０への書き込み
次にホスト機器１がセクタ番号６から連続２セクタの書き込みを発行すれば、各メモリカードへのコマンドは、
セクタ番号６の書き込み  →  メモリカード２の論理アドレス１への書き込み
セクタ番号７の書き込み  →  メモリカード３の論理アドレス１への書き込み
となり、メモリカード０とメモリカード１にはコマンドは発行されない。
【００３０】
さらにホスト機器１がセクタ番号１１への書き込みを発行すれば、各メモリカードへのコマンドは、メモリカード３の論理アドレス２への書き込みとなる。
【００３１】
ホスト機器１から上記３個のコマンドが発行された場合、ライトコマンド数計測手段４ｂは、
メモリカード０へのライトコマンド数  ＝  １、
メモリカード１へのライトコマンド数  ＝  １、
メモリカード２へのライトコマンド数  ＝  ２、
メモリカード３へのライトコマンド数  ＝  ３、
と計測する。
【００３２】
上記各メモリカードへのライトコマンド数は発行ライトコマンド数比較手段４ｃに入力され、ここで最大値が求められる。上記のように現在の最大値は３であり、メモリカードのＡＴＩ情報の更新周期を２０回とすると、３＜２０となり、アドレス変換情報更新コマンドは発行されない。この後書き込みを繰り返すことにより前記最大値が２０に到達すれば、アドレス変換情報更新コマンド発行手段４ｄによって、アドレス変換情報更新コマンドが搭載された全てのメモリカード（５ａ〜５ｄ）に対して発行される。アドレス変換情報更新コマンドが発行されると、ライトコマンド数は各々０にリセットされる。
【００３３】
図３は、ホスト機器が上記３個のコマンドを発行後に、セクタ０から連続４セクタのライトコマンドを２０回発行した場合のタイミング図である。同図（ａ）はアドレス変換情報更新コマンドの発行タイミング、同図（ｂ）はホスト機器１が発行する書き込みコマンドのタイミングで、Ｗ１８、Ｗ１９，Ｗ２０，Ｗ２１，Ｗ２２，Ｗ２３は夫々１８回目、１９回目、２０回目、２１回目、２２回目、２３回目の書き込みコマンドの発行タイミングであることを示す。同図（ｃ）はメモリカード０の書き込みに要するタイミングであり、図中の符号はメモリカード０に発行されたライトコマンド数を示し、上述のようにライトコマンド数計測手段４ｂに記憶されている。このライトコマンド数は、アドレス変換情報更新コマンドが発行されると０にリセットされ、メモリカードに書き込みコマンドが発行される毎に＋１される。同図（ｄ）はメモリカード１の書き込みに要するタイミングであり、図中の符号は同図（ｃ）と同様に付している。同図（ｅ）はメモリカード２の書き込みに要するタイミングであり、図中の符号は同図（ｃ）と同様に付している。同図（ｆ）はメモリカード３の書き込みに要するタイミングであり、図中の符号は同図（ｃ）と同様に付している。
【００３４】
本タイミング図に示すように、２０回目の書き込みにおいてメモリカード３へのライトコマンド数が最初に２０回に到達し、メモリカードへのライトコマンド数の最大値が２０になると、アドレス変換情報更新コマンドが発行される。その結果、次回（２１回目）の書き込みにおいて、ＡＴＩ情報の更新が全てのメモリカード同時に実施されるため、４つのメモリカードすべてにおいて書き込みに遅延が発生する。しかしながら、この遅延は同時に発生するために、ＡＴＩ情報の更新にかかる書き込み遅延による書き込みレートの劣化を最小限にすることができる。
【００３５】
図４は、アドレス変換情報更新コマンドを発行しない場合のタイミング図であり、同図の（ａ）〜（ｆ）は図３と同一要素のタイミングを示す。同図では、ＡＴＩ情報の更新を示す（ｃ）〜（ｆ）の１の符号を付された書き込みが４枚のメモリカードで同時には行われない。例えば２１回目の書き込みにおいては、メモリカード３で遅延が発生するため、他の３つのメモリカードでは書き込みが完了した後で待ち時間が発生している。このため、図３と比較してＡＴＩ情報の書き込みによる遅延の影響が大きい。転送レートで計算すると、通常の書き込みに要する時間をｔ、ＡＴＩ情報の更新を伴う書き込みに要する時間を２ｔとすると、図３では２０回の書き込みに２１ｔを要するのに対して、図４では２３ｔを要することになる。最悪の場合はメモリカード０とメモリカード１のＡＴＩ情報の更新タイミングも異なるので２４ｔの時間を要することになり、それと比較すると、本実施の形態によれば約１４％（２４ｔ／２１ｔ＝１．１４）転送レートを改善することができる。
【００３６】
以上説明したように、本実施の形態で示した構成により、各メモリカードのアドレス変換情報更新を同期化することができるので、書き込み転送レートを改善することができる。
【００３７】
なお、本実施の形態のメモリカードは書き込みコマンドの発行回数が２０回に到達するとアドレス変換情報を更新する場合について説明したが、更新の周期は２０回に限らないことはいうまでもない。
【００３８】
また、論理アドレスと物理アドレスの変換テーブル（ＡＴテーブル）は、書き込みコマンドが実施されると、不揮発性メモリのＡＴテーブルを更新するようなメモリカードを例にとって説明したが、電源投入後にＡＴテーブルを揮発性メモリに展開し、所定のタイミングで揮発性メモリに展開されたＡＴテーブルを不揮発性メモリに書き戻して反映するようなメモリカードであってもよい。この場合は、ＡＴテーブルを不揮発性メモリに反映するタイミングの決定はメモリカードへの書き込みコマンド発行回数に基づくとは限らない。
【００３９】
例えば、不揮発性メモリに、ＡＴテーブルの差分情報のみを書き込んで、前記差分データが所定量に到達すると、ＡＴテーブルを更新するようなメモリカードであれば、ＡＴテーブルの更新タイミングは書き込みデータ量によって管理される。よって、メモリカードコントローラで、各メモリカードに書き込んだデータ量を管理し、データ量が所定数に到達すると、全てのメモリカードに同時にアドレス変換情報更新コマンドを発行してもよい。
【００４０】
さらに、本実施の形態では各メモリカードへのライトコマンド数をメモリカードコントローラが管理するようにしたが、各メモリカードが管理するようにしても同様の効果が得られる。すなわち、メモリカード自体が、アドレス変換情報更新コマンド受信後のライトコマンド数を更新位相（本実施の形態では図３（ｃ）〜（ｆ）に付した符号に相当する）として記憶すると共に、この更新位相を外部に通知する位相検出コマンドを備えるようにし、メモリカードコントローラが、位相検出コマンドにより検出された各メモリカードの更新位相の最大値が所定値（例えば２０回）に到達したときに、搭載されたすべてのメモリカードに前記アドレス変換情報更新コマンドを同時発行するようにしてもよい。
【産業上の利用可能性】
【００４１】
本発明に係るメモリカードドライブは、メモリカードへの書き込み時における転送レートを高めることができるため、動画データの記録という用途にメモリカードを用いる場合等に最適である。動画データの記録という用途に適していることから、本発明に係るメモリカードドライブは、映像機器の製造に関連する映像機器産業にて利用される可能性が高い。
【図面の簡単な説明】
【００４２】
【図１】本発明に係るメモリカードドライブの、使用行為についての形態を示す図
【図２】メモリカードドライブ２の内部構成を示す図
【図３】本発明のメモリカードドライブの書き込みにおけるタイミング図
【図４】従来のメモリカードドライブの書き込みにおけるタイミング図
【図５】メモリカード内部のアドレスマップを示す図
【符号の説明】
【００４３】
１          ホスト機器
１ａ        映像信号入出力手段
１ｂ        信号処理手段
１ｃ        ドライブ制御手段
２          メモリカードドライブ
３          外部インタフェイス手段
４          メモリカードコントローラ
４ａ        コマンド解析・変換手段
４ｂ        ライトコマンド数計測手段
４ｃ        発行ライトコマンド数比較手段
４ｄ        アドレス変換情報更新コマンド発行手段
５ａ〜５ｄ  メモリカード
【図１】
2006155129.tif 000003
【図２】
2006155129.tif 000004
【図３】
2006155129.tif 000005
【図４】
2006155129.tif 000006
【図５】
2006155129.tif 000007