(57)【要約】【課題】  大判でピン数の多い固体撮像素子チップであっても、実装基板サイズの増大を抑えることが可能な固体撮像装置及び固体撮像システムを提供する。【解決手段】  画素部１と該画素部の上下に配置した奇数列及び偶数列水平読み出し手段８，９と該水平読み出し手段に接続した出力アンプ10，11と第１の接続端子20とを有する方形状の固体撮像素子チップ24と、該固体撮像素子チップを内包して実装し、第２の接続端子21と該第２の接続端子及び外部回路に接続されるパッケージピン22とを有する方形状のパッケージ25とを備えた固体撮像装置において、上記出力アンプに接続された該出力アンプに接近した第１の接続端子を、ワイヤ12，13と第２の接続端子とパッケージ内配線14，15を介して、上記パッケージの隅部近傍のパッケージピンに電気的に接続して構成する。【選択図】        図  １
2006019536.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と複数の第１の接続端子を有する方形状固体撮像素子チップと、前記第１の接続端子の各々と電気的に接続される第２の接続端子及び外部回路と接続されると共に前記第２の接続端子の各々と電気的に接続される複数のパッケージピンを有し、前記固体撮像素子チップを内包して実装する方形状パッケージとを含む固体撮像装置であって、前記固体撮像素子チップの第１の接続端子は、画素信号を出力する複数の信号出力端子を含み、該複数の信号出力端子は、前記パッケージの第２の接続端子を介して、前記パッケージの隅部近傍のパッケージピンと電気的に接続されていることを特徴とする固体撮像装置。
【請求項２】
前記複数の信号出力端子の内の第１の信号出力端子と、この第１の信号出力端子とは異なる第２の信号出力端子とは、前記パッケージの異なる隅部近傍のパッケージピンにそれぞれ接続されていることを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記固体撮像素子チップは、隣接する画素に係る各信号出力線が、異なる隅部近傍に位置する前記信号出力端子に接続されていることを特徴とする請求項２に係る固体撮像装置。
【請求項４】
請求項１〜３のいずれか１項に係る固体撮像装置と、該固体撮像装置の前記パッケージの側縁部に対向する位置に配置し且つ前記パッケージピンと電気的に接続され、前記固体撮像装置を駆動する駆動回路部とを有する固体撮像システム。
【請求項５】
前記画素信号を増幅する信号増幅回路を、前記複数の信号出力端子の各端子に対応して複数、更に有し、前記複数の信号増幅回路は、各々、対応する前記パッケージの隅部近傍のパッケージピンとの間の負荷が略同一となる位置に配置されていることを特徴とする請求項４に係る固体撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、端子の接続手法を考慮した固体撮像装置に関し、特に大型で端子数が多い固体撮像装置に好適な構成の固体撮像装置及び固体撮像システムに関する。
【背景技術】
【０００２】
近年、デジタル一眼レフカメラに代表される高画質向けのデジタルスチルカメラでは、固体撮像装置に関して、光学サイズが１インチを超えるという固体撮像素子チップの大判化や、ブロック読み出し等の特殊読み出し、信号の多線出力による高速読み出しなどの高機能化が行われている。
【０００３】
まず、従来の固体撮像素子チップの基本構成及び読み出し方法について、図３を用いて説明する。図３において、101 は単位画素100 が２次元の行列状に複数配置された画素アレイ、102 は垂直読み出し手段、103 は水平読み出し手段、104 は出力アンプを示す。
【０００４】
そして、このように構成されている固体撮像素子チップにおいては、撮像光学系を通して入射した光は単位画素100 で光電変換され、電気信号として蓄積される。この電気信号は垂直読み出し手段102 に伝達され、行毎に並列に転送される。更に、水平読み出し手段103 により順次読み出され、出力アンプ104 で増幅され、１フレーム分の画像信号として外部に出力されるようになっている。このとき出力アンプ104 では、外部に信号を出力するために通常数ｍＡ程度の駆動電流が流れる。
【０００５】
次に、固体撮像装置における信号の多線出力による高速読み出しについて、図４を用いて説明する。図４は、図３に示した固体撮像素子チップの基本構成に、第２の水平読み出し手段110 及び第２の出力アンプ111 が追加されたものであり、それ以外は図３に示した固体撮像素子チップの構成と同じであるのでその他の構成の説明は省略する。このような複数の水平読み出し手段を有する固体撮像装置は、例えば特許第２７９９００８号公報に記載されている。
【０００６】
このように構成された固体撮像素子チップにおいて、例えば偶数列の単位画素100 の信号を水平読み出し手段103 及び出力アンプ104 で読み出し、奇数列の単位画素100 の信号を第２の水平読み出し手段110 及び第２の出力アンプ111 で読み出しを行うと、図３で示した固体撮像素子チップの場合に比べて水平読み出しを行う時間が半分になり、高速な読み出しが可能となる。
【０００７】
次に、固体撮像素子チップを実装するパッケージ及び実装方法について、図５〜図７を用いて説明する。図５は具体的な固体撮像素子チップの概略図である。120 は固体撮像素子チップ123 を外部と電気的に接続するための端子を示し、固体撮像素子チップ123 の駆動電源端子や駆動パルス端子と１対１に接続される。121 及び122 は、端子120 のうち出力アンプ104 及び第２の出力アンプ111 とそれぞれ接続された出力端子を表す。
【０００８】
図６は、固体撮像素子チップ123 を内包して実装するためのパッケージ130 の概略図である。パッケージ130 上には、固体撮像素子チップ123 を配置するためのチップ配置領域134 ，固体撮像素子チップ123 の端子120 を１対１に接続するための該チップ配置領域134 に沿って配置された接続端子131 ，パッケージ130 の外部と電気的接続を行うためのパッケージ130 の外周部に設けたパッケージピン133 が配置されている。
【０００９】
そして、このように配置構成されているパッケージ130 においては、接続端子131 とパッケージピン133 とはパッケージ内配線132 により接続されており、チップ配置領域134 に配置された撮像素子チップ123 の上部は封止ガラスで覆われ、パッケージ130 内に気密封止されるようになっている。
【００１０】
図７は、実装基板144 上に配置された、固体撮像素子チップ123 を内包して実装したパッケージ130 と電気部品の配置図である。実装基板144 上には、パッケージ130 ，駆動回路145 及びアンプ回路142 ，143 が配置されている。アンプ回路142 ，143 は信号配線140 ，141 を介して、固体撮像素子チップ123 の出力アンプ104 ，111 とそれぞれ接続されている。
【００１１】
このように構成された固体撮像システムにおいては、駆動回路145 により駆動された撮像素子チップ123 から画像信号が出力され、アンプ回路142 ，143 により増幅やＡ／Ｄ変換が行われ、その後種々の信号処理が行われて画像化されるようになっている。
【特許文献１】特許第２７９９００８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
一般に固体撮像素子チップが大きくなると、駆動回路の負荷が大きくなる一方、高速駆動も要求される。そのため、駆動パルスの遅延や配線からのノイズを考慮し、固体撮像素子チップの駆動回路は、できるだけ固体撮像素子チップのパッケージの近くに配置される。また、固体撮像素子チップから出力される信号を増幅する外部アンプ回路は、信号の多線出力時において信号出力配線の負荷のばらつきを抑えると共に、信号出力配線へのノイズの混入を抑えるために、やはりできるだけ固体撮像素子チップのパッケージの近くに配置される。
【００１３】
しかしながら、固体撮像素子チップの高機能化、信号の多線出力化にともない、配線数及び電気部品数が増加するため、実装基板サイズが大きくなるだけでなく、駆動回路及び外部アンプ回路を同時に固体撮像素子チップのパッケージ近くに配置することが難しくなってきている。
【００１４】
本発明は、従来の固体撮像装置における上記課題を解決するためになされたものであり、特に大判でピン数の多い固体撮像素子チップであっても、実装基板サイズの増大を抑えることが可能な固体撮像装置及び固体撮像システムを提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、請求項１に係る発明は、複数の画素と複数の第１の接続端子を有する方形状固体撮像素子チップと、前記第１の接続端子の各々と電気的に接続される第２の接続端子及び外部回路と接続されると共に前記第２の接続端子の各々と電気的に接続される複数のパッケージピンを有し、前記固体撮像素子チップを内包して実装する方形状パッケージとを含む固体撮像装置であって、前記固体撮像素子チップの第１の接続端子は、画素信号を出力する複数の信号出力端子を含み、該複数の信号出力端子は、前記パッケージの第２の接続端子を介して、前記パッケージの隅部近傍のパッケージピンと電気的に接続されていることを特徴とするものである。
【００１６】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記複数の信号出力端子の内の第１の信号出力端子と、この第１の信号出力端子とは異なる第２の信号出力端子とは、前記パッケージの異なる隅部近傍のパッケージピンにそれぞれ接続されていることを特徴とするものである。
【００１７】
請求項３に係る発明は、請求項２に係る固体撮像装置において、前記固体撮像素子チップは、隣接する画素に係る各信号出力線が、異なる隅部近傍に位置する前記信号出力端子に接続されていることを特徴とするものである。
【００１８】
請求項４に係る発明は、請求項１〜３のいずれか１項に係る固体撮像装置と、該固体撮像装置の前記パッケージの側縁部に対向する位置に配置し且つ前記パッケージピンと電気的に接続され、前記固体撮像装置を駆動する駆動回路部とを備えて固体撮像システムを構成するものである。
【００１９】
請求項５に係る発明は、請求項４に係る固体撮像システムにおいて、前記画素信号を増幅する信号増幅回路を、前記複数の信号出力端子の各端子に対応して複数、更に有し、前記複数の信号増幅回路は、各々、対応する前記パッケージの隅部近傍のパッケージピンとの間の負荷が略同一となる位置に配置されていることを特徴とするものである。
【発明の効果】
【００２０】
請求項１に係る発明によれば、画素信号を出力する信号出力端子を方形状パッケージの隅部近傍のパッケージピンに接続することにより、隅部間のパッケージピンを、駆動回路から出力される固体撮像素子チップを駆動するための信号を入力する端子として纏めて割当てることが可能となるので、駆動回路をパッケージの側部に、画素信号を増幅する外部アンプ回路をパッケージの隅部に、それぞれ近接して配置することが可能となり、固体撮像素子チップの大判化に際しても、実装基板サイズの増大を抑えることが可能となる。
請求項２に係る発明によれば、複数の信号出力端子が特定の隅部に集中することを避けることができるので、外部アンプ回路をパッケージとより近い位置に配置することができる。
請求項３に係る発明によれば、請求項２の効果に加え、画素と第１の接続端子の間に出力アンプを接続した場合であっても、出力アンプが固体撮像素子チップ内の特定個所に集中して配置されることを避けられるので、出力アンプで発生する熱量が分散されることにより固体撮像素子チップ内の温度勾配を低減することができ、その結果、暗電流ムラや回路特性ムラなどのシェーディングを低減することができる。
請求項４に係る発明によれば、請求項１〜３のいずれか１項に係る固体撮像装置の効果を有し、更に駆動回路を有する小型化された固体撮像システムを得ることができる。
請求項５に係る発明によれば、請求項４の効果に加え、複数の信号増幅回路の各々と、対応するパッケージピンとの間の負荷が略同一となるので、複数の出力間のばらつきが低減される。
【発明を実施するための最良の形態】
【００２１】
次に、発明を実施するための最良の形態について説明する。
【実施例】
【００２２】
まず、実施例１に係る固体撮像装置及び固体撮像システムの構成を図１に基づいて説明する。図１は、固体撮像素子チップ24が実装された方形状パッケージ25を搭載した実装基板26上のパッケージ近傍に配置された主要な電気部品の配置構成を示している。実装基板26上には、２次元行列状に配列された複数の画素からなる画素部１と第１の接続端子20とを有する固体撮像素子チップ24を内包して実装したパッケージ25の他に、その周辺に固体撮像素子の駆動回路23，及び外部アンプ回路18，19が配置されている。ここでは容量、抵抗などの受動素子、電源等は図示説明を省略している。
【００２３】
図１に示した実施例１の各構成要素の配置接続構成は、図７に示した従来例とは、固体撮像素子チップ24内の水平読み出し手段及び出力アンプ並びに外部出力アンプの配置と、固体撮像素子チップ24の信号出力と外部アンプ回路との接続態様を異にしている。すなわち、画素部１の出力信号のうち奇数列の画素の出力信号は、図１における画素部１の上側の水平読み出し手段８及び出力アンプ10を介して順次に増幅され出力されるようになっている。
【００２４】
そして、出力アンプ10とできるだけ近接した固体撮像素子チップ24上の第１の接続端子（信号出力端子）20と、この第１の接続端子20にパッケージ25内の第２の接続端子21のうちできるだけ近接した第２の接続端子21と、パッケージピン22のうちできるだけ方形状パッケージ25の右上隅部に近接した隅部近傍のパッケージピン22と、パッケージ25の右上隅部近傍に配置された外部アンプ回路18とが、それぞれワイヤ12，パッケージ内配線14，信号出力配線16を介して接続されている。
【００２５】
このように接続することで、出力アンプ10から出力された奇数列の出力信号は、最短の配線を介して外部アンプ回路18に入力して増幅され、図示しない後段の信号処理回路へ入力される。
【００２６】
また、画素部１の出力信号のうち偶数列の画素の出力信号は、図１における画素部１の下側の水平読み出し手段９及び出力アンプ11を介して順次に増幅され出力されるようになっている。
【００２７】
そして、出力アンプ11とできるだけ近接した固体撮像素子チップ24上の第１の接続端子（信号出力端子）20と、この第１の接続端子20にパッケージ25内の第２の接続端子21のうちできるだけ近接した第２の接続端子21と、パッケージピン22のうちできるだけ方形状パッケージ25の右下隅部に近接した隅部近傍のパッケージピン22と、パッケージ25の右下隅部近傍に配置された外部アンプ回路19とが、それぞれワイヤ13，パッケージ内配線15，信号出力配線17を介して接続されている。
【００２８】
このように接続することで、出力アンプ11から出力された偶数列の出力信号は、最短の配線を介して外部アンプ回路19に入力して増幅され、図示しない後段の信号処理回路へ入力される。
【００２９】
ここで、第１及び第２の接続端子間を接続するワイヤ12と13，パッケージ内配線14と15，及びパッケージピンと外部アンプ回路とを接続する信号出力配線16と17を、それぞれ例えば等しい長さにすることなどにより、負荷が等しくなるように配線する。それにより、信号を伝達する配線の特性ばらつきを低減することができる。
【００３０】
駆動回路23は、固体撮像素子チップ24内に配置された図示を省略した垂直読み出し手段、水平読み出し手段８，９及び出力アンプ10，11などを駆動するために、固体撮像素子チップ１上の第１の接続端子20，パッケージ25内の第２の接続端子21，パッケージピン22を介して電気的に接続され、パッケージ25の側部に近接して配置されている。
【００３１】
このように、画素信号を出力する第１の接続端子（信号出力端子）20をパッケージ25の隅部近傍のパッケージピン22に接続することにより、駆動回路23をパッケージ25の側部に近接し、且つ纏めて配置することができると同時に、外部アンプ回路18，19をパッケージ25の隅部に近接して配置することができるので、固体撮像素子チップ24の大判化に際しても、実装基板26のサイズの増大を抑えることが可能となる。また、出力信号及び駆動信号の伝達する配線長を最短にすることができるので、信号へのノイズの混入を低減することが可能となる。
【００３２】
また、出力アンプ10，11を画素部１の上下の別の方向に分散して配置することにより、出力アンプ付近の温度勾配を低減し、温度勾配に起因する暗電流ムラや回路特性ムラなどのシェーディングを低減することができる。
【００３３】
次に、本発明の実施例２について、図２に基づいて説明する。図１に示した実施例１と同様に、図２においても、固体撮像素子チップ24が実装された方形状パッケージ25を搭載した実装基板26上のパッケージ近傍に配置された主要な電気部品の配置構成を示している。
【００３４】
この実施例が、図１に示した実施例１の構成と異なる点は、固体撮像素子チップにおける水平読み出し手段を４個に増設し、それに対応して出力アンプと外部アンプ回路を増設し、４つの出力回路を設けた点である。すなわち、固体撮像素子チップ24において、画素部１の出力信号のうち、第１の奇数列（１，５，９，・・・）の画素の出力信号を読み出す第１の奇数列水平読み出し手段８ａと、第２の奇数列（３，７，11，・・・）の画素の出力信号を読み出す第２の奇数列水平読み出し手段８ｂとを、画素部１の上側に設け、各奇数列水平読み出し手段８ａ，８ｂに接続される出力アンプ10ａ，10ｂを画素部１の左右に分けて配置する。
【００３５】
また、画素部１の出力信号のうち、第１の偶数列（２，６，10，・・・）の画素の出力信号を読み出す第１の偶数列水平読み出し手段９ａと、第２の偶数列（４，８，12，・・・）の画素の出力信号を読み出す第２の偶数列水平読み出し手段９ｂとを、画素部１の下側に設け、各偶数列水平読み出し手段９ａ，９ｂに接続される出力アンプ11ａ，11ｂを画素部１の左右に分けて配置する。
【００３６】
そして、実装基板26上において、方形状パッケージ25の四隅部に近接した隅部近傍に、４つの外部アンプ回路18ａ，18ｂ，19ａ，19ｂを配置し、第１の奇数列水平読み出し手段８ａに接続された出力アンプ10ａと外部アンプ回路18ａとは、出力アンプ10ａに近接した第１の接続端子（信号出力端子）20と、この第１の接続端子に最も近いパッケージ25の第２の接続端子21と、パッケージ右上隅部近傍のパッケージピン22と、それらを接続するワイヤ12ａ，パッケージ内配線14ａ，信号出力線16ａを介して接続されている。
【００３７】
また、第２の奇数列水平読み出し手段８ｂに接続された出力アンプ10ｂと、対応する外部アンプ回路18ｂとは、同様に最短の経路となるように、第１の接続端子（信号出力端子）20，パッケージ25の第２の接続端子21，パッケージ左上隅部近傍のパッケージピン22，並びにワイヤ12ｂ，パッケージ内配線14ｂ，信号出力配線16ｂを介して接続されている。
【００３８】
同様に、第１の偶数列水平読み出し手段９ａに接続された出力アンプ11ａと、対応する外部アンプ回路19ａとは、最短の経路となるように、第１の接続端子（信号出力端子）20，パッケージ25の第２の接続端子21，パッケージ右下隅部近傍のパッケージピン22，並びにワイヤ13ａ，パッケージ内配線15ａ，信号出力配線17ａを介して接続されている。
【００３９】
また同様に、第２の偶数列水平読み出し手段９ｂに接続された出力アンプ11ｂと、対応する外部アンプ回路19ｂとは、同様に最短の経路となるように、第１の接続端子（信号出力端子）20，パッケージ25の第２の接続端子21，パッケージ左下隅部近傍のパッケージピン22，並びにワイヤ13ｂ，パッケージ内配線15ｂ，信号出力配線17ｂを介して接続されている。
【００４０】
このように構成することにより、水平読み出し速度を４倍にすることができ、且つ出力信号の出力ばらつきも低減することができる。なお、この実施例では出力経路を４としたものを示したが、出力経路の数は、配線長が大きくならない程度であれば、特に限定されるものではない。
【００４１】
また、上記各実施例の他に、種々の変形例が実施可能である。例えば、画素部にベイヤー配列のカラーフィルタを配置し、色分解機能をもたせてもよく、この場合は、各色毎の出力を複数の各出力経路に振り分けてもよい。すなわち、赤色（Ｒ）信号、緑色（Ｇｒ，Ｇｂ）信号、青色（Ｂ）信号を、各出力経路に割り当てて出力させるようにしてもよい。
【００４２】
また、固体撮像素子チップの出力アンプの出力方向、その配置位置はできるだけ分散するように設ければよく、配置順も特に限定されない。また、外部アンプ回路は、エミッタフォロア回路でもよいし、ゲイン可変アンプ及びＡ／Ｄ変換機能等を有するＡＦＥ（アナログフロントエンド）等、どのような増幅器を用いても構わない。
【００４３】
また、上記各実施例では、固体撮像素子チップの接続端子とパッケージの接続端子の接続は、ワイヤリングによる例をあげて説明しているが、フリップチップ実装のような手段を用いて接続してもよく、耐環境性があり外部に電気的接続を可能とするものであれば、特に限定されるものではない。また、上記各実施例における固体撮像素子チップは、撮像機能以外の、例えばタイミング発生器、メモリ部や信号処理回路等の回路機能が搭載されていてもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明に係る固体撮像装置及び固体撮像システムの実施例１の構成を示す概略平面図である。
【図２】本発明の実施例２に係る固体撮像装置及び固体撮像システムの構成を示す概略平面図である。
【図３】従来の固体撮像素子チップの基本構成を示す概略図である。
【図４】従来の多線出力固体撮像素子チップの基本構成を示す概略図である。
【図５】従来の多線出力固体撮像素子チップの具体的な構成を示す概略図である。
【図６】固体撮像素子チップを実装するためのパッケージの構成例を示す概略図である。
【図７】固体撮像素子チップを実装したパッケージ、駆動回路、アンプ回路等を実装基板上に搭載した固体撮像システムの構成例を示す概略図である。
【符号の説明】
【００４５】
１  画素部
８  奇数列水平読み出し手段
８ａ  第１の奇数列水平読み出し手段
８ｂ  第２の奇数列水平読み出し手段
９  偶数列水平読み出し手段
９ａ  第１の偶数列水平読み出し手段
９ｂ  第２の偶数列水平読み出し手段
10，10ａ，10ｂ，11，11ａ，11ｂ  出力アンプ
12，12ａ，12ｂ，13，13ａ，13ｂ  ワイヤ
14，14ａ，14ｂ，15，15ａ，15ｂ  パッケージ内配線
16，16ａ，16ｂ，17，17ａ，17ｂ  信号出力配線
18，18ａ，18ｂ，19，19ａ，19ｂ  外部アンプ回路
20  第１の接続端子
21  第２の接続端子
22  パッケージピン
23  駆動回路
24  固体撮像素子チップ
25  パッケージ
【図１】
2006019536.tif 000003
【図２】
2006019536.tif 000004
【図３】
2006019536.tif 000005
【図４】
2006019536.tif 000006
【図５】
2006019536.tif 000007
【図６】
2006019536.tif 000008
【図７】
2006019536.tif 000009