(57)【要約】【課題】  表面伝導型の電子放出素子を用いてなる電子源において、高抵抗膜を用いて素子部の帯電防止を図ると同時に、該高抵抗膜の存在により発生するリーク電流を防止する。【解決手段】  導電性膜４を形成後、該導電性膜４とその周囲を除く領域に高抵抗膜７を形成し、フォーミング処理を施して導電性膜４に亀裂５を形成した後、炭素化合物含有雰囲気下において素子電極２，３間に電圧を印加することにより、亀裂５内及び亀裂５の端部から高抵抗膜７に渡るカーボン膜６を堆積させる。【選択図】      図１
2006019248.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、
該絶縁性基板上に配置された一対の素子電極と、
前記一対の素子電極間に跨って配置され、一部に亀裂を有する導電性膜と、
前記導電性膜の端部と前記亀裂との交点から前記絶縁性基板上に渡る領域、及び前記亀裂部分に位置するカーボン膜と、
前記一対の素子電極と電気的に接続し、前記導電性膜の端部より所定の距離を含む領域を除いて、絶縁性基板を覆う高抵抗膜とを有する電子放出素子であって、
前記導電性膜の端部と前記亀裂との交点から前記絶縁性基板上に渡る領域に位置する前記カーボン膜は、前記高抵抗膜と接触していることを特徴とする電子放出素子。
【請求項２】
前記高抵抗膜のシート抵抗が１×１０8〜１×１０12Ω／□である請求項１に記載の電子放出素子。
【請求項３】
前記導電性膜の端部と前記亀裂との交点から前記絶縁性基板上に渡る領域に位置する前記カーボン膜のシート抵抗が１×１０8〜１×１０12Ω／□である請求項１または２に記載の電子放出素子。
【請求項４】
前記導電性膜の端部と前記亀裂との交点から前記絶縁性基板上に渡る領域に位置する前記カーボン膜の厚さが５０ｎｍ以下である請求項１〜３のいずれかに記載の電子放出素子。
【請求項５】
絶縁性基板上に、複数の電子放出素子と、該電子放出素子を接続する配線とを備えた電子源であって、該電子放出素子が請求項１〜４のいずれかに記載の電子放出素子であることを特徴とする電子源。
【請求項６】
絶縁性基板上に、複数の電子放出素子と、該電子放出素子を接続する配線とを備えた電子源、及び、上記電子放出素子から放出された電子の照射によって発光する発光部材を備えた画像表示装置であって、前記電子源が請求項５に記載の電子源であることを特徴とする画像表示装置。
【請求項７】
電子放出素子の製造方法であって、
絶縁性基板上に、一対の素子電極と、該一対の素子電極間に渡る導電性膜とを形成する工程と、
前記導電性膜上及び該導電性膜の端部から前記絶縁性基板上の一部に渡って撥水膜を形成する工程と、
前記撥水膜の形成領域を除く前記絶縁性基板上、及び前記一対の素子電極上に高抵抗膜の前駆体を形成する工程と、
前記撥水膜及び前記高抵抗膜の前駆体が形成された前記絶縁性基板を焼成し、該高抵抗膜の前駆体から、前記導電性膜と距離を隔てた高抵抗膜を形成する工程と、
前記一対の素子電極を介して前記導電性膜に通電し、該導電性膜の一部に亀裂を形成する工程と、
炭素を含有するガス雰囲気下において、前記一対の素子電極を介して前記亀裂を有する導電性膜に通電し、該亀裂部分、及び該導電性膜の端部と該亀裂との交点から前記高抵抗膜におよぶ前記絶縁性基板上の領域にカーボン膜を形成する工程、
とを有することを特徴とする電子放出素子の製造方法。
【請求項８】
電子放出素子の製造方法であって、
絶縁性基板上に、一対の素子電極と、該一対の素子電極間に渡る導電性膜とを形成する工程と、
前記導電性膜上及び該導電性膜の端部から前記絶縁性基板上に渡って高抵抗膜の前駆体を形成する工程と、
前記高抵抗膜の前駆体が形成された絶縁性基板上の、前記導電性膜の形成領域及び該導電性膜の端部から前記絶縁性基板上の一部の領域に撥水膜を形成する工程と、
前記撥水膜及び前記高抵抗膜の前駆体が形成された前記絶縁性基板を焼成し、該高抵抗膜の前駆体から、前記導電性膜と距離を隔てた高抵抗膜を形成する工程と、
前記一対の素子電極を介して前記導電性膜に通電し、該導電性膜の一部に亀裂を形成する工程と、
炭素を含有するガス雰囲気下において、前記一対の素子電極を介して前記亀裂を有する導電性膜に通電し、該亀裂部分、及び該導電性膜の端部と該亀裂との交点から前記高抵抗膜におよぶ前記絶縁性基板上の領域にカーボン膜を形成する工程、
とを有することを特徴とする電子放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は帯電防止策を図った表面伝導型の電子放出素子、及びこれを用いた電子源、さらには該電子源を用いてなる画像表示装置と、これらの製造方法に関するものである。
【背景技術】
【０００２】
近年、表面伝導型の電子放出素子を用いた、平板型の表示装置の開発が盛んである。当該電子放出素子は、通常ガラス基板からなる絶縁性基板上に、互いに所定の距離をおいて配置した一対の素子電極と、該素子電極間を跨いで配置する導電性膜を形成し、該導電性膜に通電処理を施して該薄膜内に亀裂を形成してなり、上記素子電極間に電圧を印加することによって上記亀裂より電子を放出する。画像表示装置においては、該電子放出素子を絶縁性基板上に複数形成し、マトリクス配線してなる電子源基板と、該電子放出素子から放出された電子の照射によって発光する発光部材とを対向配置させて表示パネルが構成される。
【０００３】
このような電子源基板においては、電子放出素子からの電子放出により、絶縁性基板表面の電位が不安定になり、放出された電子ビームの起動が不安定となるという問題を生じていた。また、絶縁性基板表面に電子、イオン等の荷電粒子が注入されると二次電子が発生するが、特に高電界下では異常放電に至るため、素子の電子放出特性が著しく低下し、最悪の場合、素子が破壊することが実験的に確かめられている。これら、真空中での電子放出特性の不安定性、素子の放電劣化を防止するためには、絶縁性の表面が露出しないように適当な高抵抗膜で被覆することが効果的である。そのため従来の電子放出素子では絶縁性表面を所定のシート抵抗を持つ高抵抗膜で覆って帯電防止を図っていた。（特許文献１，２、３参照）
【特許文献１】特開平８−１８０８０１号公報
【特許文献２】特開平１１−３１７１４９号公報
【特許文献３】特開平０２−０６００２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、電子放出素子を含めて基板表面全体に高抵抗膜を形成した場合、この高抵抗膜を介して素子電極間にリーク電流が流れるが、その電流量が予想外に大きい場合がある。多大なリーク電流が流れる要因としては高抵抗膜自体の膜厚制御がうまくいかず、所望の膜厚より厚くなってしまうことが上げられる。高抵抗膜の膜厚が厚く、シート抵抗が下がってしまうとその高抵抗膜自身で非駆動時の低電圧時におけるリーク電流が大きく流れてしまい、駆動用のドライバＩＣに大きな負担をかけるという問題があった。
【０００５】
また、電子放出素子上の高抵抗膜が厚すぎる場合には、その構造によっては電子放出を阻害することもわかった。
【０００６】
そのため、帯電防止のために高抵抗膜を設ける場合には、その膜厚を精密に制御する必要があった。しかしながら、この高抵抗膜の膜厚制御だけではリーク電流を低減することが難しいことが分かってきた。
【０００７】
その要因として、現在の電子放出素子はその製造工程において、導電性膜に電圧を印加して電子放出部となる亀裂を形成した後、さらに、炭素化合物含有ガス雰囲気下において該導電性膜に電圧を印加する活性化工程を施している。この活性化工程によって、炭素及び／または炭素化合物を主成分とするカーボン堆積物を亀裂部分近傍に形成し、放出電子の増大を図っているが、活性化工程の条件を考慮せずに、前述の高抵抗膜を形成すると、この堆積カーボンが導電性膜端部において高抵抗膜と積層され、結果上述のように放出部近傍においてシート抵抗が下がってしまい、リーク電流の増大を招いてしまう。
【０００８】
これらのリーク電流が流れることで、素子の見かけの効率が低下するという問題が生じていた。ここで素子の効率とは、表面伝導型電子放出素子の一対の対向する素子電極に電圧を印加したとき、流れる電流（以下、素子電流Ｉｆと呼ぶ）に対する真空中に放出される電流（以下、放出電流Ｉｅと呼ぶ）との電流比を指す。つまり、素子電流Ｉｆはできるだけ小さく、放出電流Ｉｅはできるだけ大きいことが望ましいが、上記のように高抵抗膜を被覆した場合には、高抵抗膜によるリーク電流が素子電流に加算されるため、効率が低下する。また、単に、導電性膜から帯電防止膜を離して形成すると、絶縁性基板の一部が露出してしまい、この露出部分が帯電してしまう。特に導電性膜近傍、特に電子放出部近傍での帯電は、電子放出部から放出される電子への帯電の影響が大きいため、放出電子の電子軌道を歪ませやすい。
【０００９】
本発明は、上記電子放出素子及び該電子放出素子を用いてなる電子源、画像表示装置において、電子放出特性の安定化を図るための高抵抗膜を容易に形成して帯電による不具合を防止すると同時に、前記、非駆動時の低電圧における微弱なリーク電流を抑え、ドライバＩＣの負荷を低減することで安価なドライバＩＣの使用を可能にし、パネルコストを大幅に低減することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は電子放出素子の導電性膜端部と帯電を防止するための高抵抗膜との間に間隙を設けて配置し、かつその部分を電子放出素子を被覆するカーボン膜で接続することによって帯電防止効果を得ると同時に微弱なリーク電流が流れることを防止するものである。
【００１１】
即ち本発明の第１は、絶縁性基板と、
該絶縁性基板上に配置された一対の素子電極と、
前記一対の素子電極間に跨って配置され、一部に亀裂を有する導電性膜と、
前記導電性膜の端部と前記亀裂との交点から前記絶縁性基板上に渡る領域、及び前記亀裂部分に位置するカーボン膜と、
前記一対の素子電極と電気的に接続し、前記導電性膜の端部より所定の距離を含む領域を除いて、絶縁性基板を覆う高抵抗膜とを有する電子放出素子であって、
前記導電性膜の端部と前記亀裂との交点から前記絶縁性基板上に渡る領域に位置する前記カーボン膜は、前記高抵抗膜と接触していることを特徴とする。
【００１２】
本発明の第２は、電子放出素子の製造方法であって、
絶縁性基板上に、一対の素子電極と、該一対の素子電極間に渡る導電性膜とを形成する工程と、
前記導電性膜上及び該導電性膜の端部から前記絶縁性基板上の一部に渡って撥水膜を形成する工程と、
前記撥水膜の形成領域を除く前記絶縁性基板上、及び前記一対の素子電極上に高抵抗膜の前駆体を形成する工程と、
前記撥水膜及び前記高抵抗膜の前駆体が形成された前記絶縁性基板を焼成し、該高抵抗膜の前駆体から、前記導電性膜と距離を隔てた高抵抗膜を形成する工程と、
前記一対の素子電極を介して前記導電性膜に通電し、該導電性膜の一部に亀裂を形成する工程と、
炭素を含有するガス雰囲気下において、前記一対の素子電極を介して前記亀裂を有する導電性膜に通電し、該亀裂部分、及び該導電性膜の端部と該亀裂との交点から前記高抵抗膜におよぶ前記絶縁性基板上の領域にカーボン膜を形成する工程、
とを有することを特徴とする。
【００１３】
本発明の第３は、絶縁性基板上に、一対の素子電極と、該一対の素子電極間に渡る導電性膜とを形成する工程と、
前記導電性膜上及び該導電性膜の端部から前記絶縁性基板上に渡って高抵抗膜の前駆体を形成する工程と、
前記高抵抗膜の前駆体が形成された絶縁性基板上の、前記導電性膜の形成領域及び該導電性膜の端部から前記絶縁性基板上の一部の領域に撥水膜を形成する工程と、
前記撥水膜及び前記高抵抗膜の前駆体が形成された前記絶縁性基板を焼成し、該高抵抗膜の前駆体から、前記導電性膜と距離を隔てた高抵抗膜を形成する工程と、
前記一対の素子電極を介して前記導電性膜に通電し、該導電性膜の一部に亀裂を形成する工程と、
炭素を含有するガス雰囲気下において、前記一対の素子電極を介して前記亀裂を有する導電性膜に通電し、該亀裂部分、及び該導電性膜の端部と該亀裂との交点から前記高抵抗膜におよぶ前記絶縁性基板上の領域にカーボン膜を形成する工程、
とを有することを特徴とする。
【発明の効果】
【００１４】
以上説明したように、本発明の電子放出素子においては、導電性膜上に高抵抗膜がないため、導電性膜に亀裂の切れ残りがなく、良好な電子放出特性が得られる。また、導電性膜と高抵抗膜とがカーボン膜で接続されているため、従来と同様の良好な帯電防止効果が得られ、該帯電によって引き起こされる放電による素子破壊が防止される。また、亀裂の長手方向の端部において導電性膜上に高抵抗膜がないことにより、リーク電流の発生が防止され、リーク電流による駆動ＩＣへの負担も軽減される。
【００１５】
本発明においては、上記カーボンの付着量を適当な値に管理することで帯電防止と非選択電流低減を両立させることも可能である。
【００１６】
よって、本発明においては、（１）非選択の電子放出素子に流れるリーク電流、（２）電子放出素子の不要な帯電、（３）電子放出部である亀裂の形成不良、が同時に防止され、長時間表示でも画質の劣化や電子放出素子の損傷のない、信頼性の高い画像表示装置が提供される。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明の電子放出素子、電子源、画像表示装置、及びこれらの製造方法を実施形態を挙げて説明する。
【００１８】
図１は、本発明の電子放出素子の好ましい実施形態の模式図であり、図２〜図６はその製造工程を示す模式図である。図１〜図６において、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。図中、１は絶縁性基板、２，３は素子電極、４は導電性膜、５は導電性膜４に形成された亀裂、６はカーボン膜、７は高抵抗膜、３１は撥水膜、４１は高抵抗膜の前駆体である。以下に図１の電子放出素子の製造工程を例に、本発明の電子放出素子及びその製造方法を説明する。
【００１９】
〔工程１〕
絶縁性基板１上に素子電極２，３及び該素子電極２，３間を跨いで配置する導電性膜４を形成する（図２）。
【００２０】
絶縁性基板１としては、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラスにスパッタ法等によりＳｉＯ2を積層した積層体、アルミナ等のセラミックス及びＳｉ基板等を用いることができる。
【００２１】
また、素子電極２，３の材料としては、一般的導体材料を用いることができる。これは例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或いは合金及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ2，Ｐｄ−Ａｇ等の金属或いは金属酸化物とガラス等から構成される印刷導体、Ｉｎ2Ｏ3−ＳｎＯ2等の透明導電体及びポリシリコン等の半導体材料等から適宜選択することができる。
【００２２】
素子電極間隔Ｌは、数十ｎｍ〜数百μｍであり、素子電極２，３の製法の基本となるフォトリソグラフィー技術、即ち、露光機の性能とエッチング方法等、及び、素子電極２，３間に印加する電圧により設定されるが、好ましくは、数μｍ〜数十μｍである。
【００２３】
素子電極２，３の長さＷ２、及び膜厚は、電極の抵抗値、配線との結線、電子放出素子が多数配置される電子源の配置上の問題より適宜設計され、通常は、長さＷ２は数μｍ〜数百μｍであり、膜厚は数ｎｍ〜数μｍである。
【００２４】
導電性膜４としては、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いるのが好ましい。その膜厚は、素子電極２，３へのステップカバレージ、素子電極２，３間の抵抗値及び後述するフォーミング条件等を考慮して適宜設定される。
【００２５】
また、素子電極２，３間に流れる素子電流Ｉｆ、及び放出電流Ｉｅの大きさは、導電性膜４の幅Ｗ１に依存するので、上記素子電極２，３の形状と同様に、電子放出素子のサイズが限定された中で十分な放出電流が得られるように設計される。
【００２６】
導電性膜４の熱的安定性は電子放出特性の寿命を支配する場合があり、導電性膜４の材料としては、より高融点な材料を用いるのが望ましい。しかしながら、通常、導電性膜４の融点が高いほど後述する通電フォーミングのためにより大きな電力が必要となる。さらに、その結果得られる電子放出部の形態によって、電子放出し得る印加電圧（しきい値電圧）が上昇する等、電子放出特性に問題が生じる場合がある。
【００２７】
本発明においては、導電性膜４の材料として特に高融点のものを必要とはせず、比較的小さいフォーミング電力で良好な電子放出部が形成可能な材料・形態のものを選ぶことができる。
【００２８】
上記条件を満たす材料の例として、Ｎｉ、Ａｕ、ＰｄＯ、Ｐｄ、Ｐｔ等の導電材料をＲｓ（シート抵抗）が１×１０2〜１×１０7Ω／□の抵抗値を示す膜厚で形成したものが好ましく用いられる。尚Ｒｓは、厚さがｔ、幅がｗで長さがｌの薄膜の長さ方向に測定した抵抗Ｒを、Ｒ＝Ｒｓ（ｌ／ｗ）とおいたときに現れる値で、抵抗率をρとすればＲｓ＝ρ／ｔである。上記抵抗値を示す膜厚はおよそ５ｎｍ〜５０ｎｍの範囲にある。この膜厚範囲において、それぞれの材料の薄膜は微粒子膜の形態を有していることが好ましい。
【００２９】
ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造は、微粒子が個々に分散配置した状態或いは微粒子が互いに隣接、或いは重なり合った状態（いくつかの微粒子が集合し、全体として島状構造を形成している場合も含む）をとっている。
【００３０】
微粒子の粒径は、数Å〜数百ｎｍの範囲、好ましくは、１ｎｍ〜２０ｎｍの範囲である。
【００３１】
さらに、先に例示した材料の中でも、ＰｄＯは、有機Ｐｄ化合物の大気中焼成により容易に薄膜形成できること、半導体であるため比較的電気伝導度が低く上記範囲の抵抗値Ｒｓを得るための膜厚のプロセスマージンが広いこと、導電性膜４に亀裂５を形成した後等に、容易に還元して金属Ｐｄとすることができるので膜抵抗を低減し得ること、等から好適な材料である。しかしながら、本発明の効果はＰｄＯに限られることなく、また、上記例示した材料に限られるものではない。
【００３２】
導電性膜４の具体的な形成方法としては、例えば、絶縁性基板１上に設けられた素子電極２と素子電極３との間に、有機金属溶液を塗布して乾燥することにより、有機金属膜を形成する。尚、有機金属溶液とは、前記導電性膜材料のＰｄ、Ｎｉ、Ａｕ、Ｐｔ等の金属を主元素とする有機金属化合物の溶液である。この後、有機金属膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、導電性膜４を形成する。また、真空蒸着法、スパッタ法、ＣＶＤ法、分散塗布法、ディッピング法、スピンナー法、インクジェット法等によって形成することも可能である。
【００３３】
図１〜図６においては、インクジェット方式により有機金属溶液を絶縁性基板１上に塗布して焼成し、導電性膜４を形成した例を示す。
【００３４】
〔工程２〕
導電性膜４と、該導電性膜４の端部から所定の距離を含む領域を撥水膜３１で覆う（図３）。当該撥水膜３１は、後工程において絶縁性基板１上に全面に（従って素子電極２，３及び導電性膜４を含む）高抵抗膜材４１を付与した際に、該高抵抗膜材４１をはじいて除去する部材である。具体的には、撥水性を有するジメチルジアセトキシシラン、ジエチルエトキシシランなどのシランカップリング材を用いることができる。
【００３５】
撥水膜３１の形成方法としては、特に限定されないが、導電性膜４と同様にインクジェット方式を用いることができる。撥水膜３１は、導電性膜４の端部から０．５〜１０μｍ程度の領域を含むように（Ｗ３＝Ｗ１＋１〜２０μｍ）形成する。
【００３６】
〔工程３〕
絶縁性基板１の全面に高抵抗膜の前駆体４１を付与する。この時、導電性膜４と、該導電性膜４の端部から所定の距離を含む領域には撥水膜３１が形成されているため、該撥水膜３１上の高抵抗膜の前駆体４１ははじかれる（図４）。
【００３７】
高抵抗膜７の材料としては、容易に且つ大面積に均一な膜が得られるものが好ましく、炭素材料や酸化スズ、酸化クロム等の金属酸化物、或いは導電性材料が酸化シリコンなどに分散されたものが好ましい。また、高抵抗膜の前駆体４１の付与方法としては、スプレー塗布法、スピンナー法、ディッピング法などが好ましく用いられる。
【００３８】
尚、本発明においては〔工程２〕と〔工程３〕を入れ替えても図４の形態を得ることができる。即ち、導電性膜４の形成後、高抵抗膜の前駆体４１を絶縁性基板１の全面に付与し、次いで、導電性膜４上に撥水膜３１の材料溶液をインクジェット方式で付与すると、該材料溶液が導電性膜４上の高抵抗膜の前駆体４１を押しのけるようにして除去し、該撥水膜３１の材料溶液が導電性膜４を覆う形態を得ることができる。
【００３９】
〔工程４〕
高抵抗膜の前駆体４１を２５０℃〜４００℃程度で乾燥、焼成して高抵抗膜７を形成する（図５）。この時、撥水膜３１は焼成によって焼失し、撥水膜３１の有った領域に、高抵抗膜７が存在しない領域５１が形成される。本発明で用いられる高抵抗膜７は、シート抵抗で１×１０8〜１×１０12Ω／□程度が好ましい。
【００４０】
〔工程５〕
還元雰囲気下において、素子電極２，３間にフォーミングと呼ばれる通電処理を行い、亀裂５を形成する（図６）。フォーミングは、素子電極２，３間に電圧を印加することによって、導電性膜４を局所的に破壊、変形若しくは変質させることにより、電気的に高抵抗な状態の電子放出部を形成する工程である。この時、還元雰囲気下、例えば若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって導電性膜４の還元が促進される。例えば、導電性膜４がＰｄＯで形成されている場合には、Ｐｄ膜に変化する。そして還元変化時に、膜の還元収縮によって一部に亀裂５が形成される。
【００４１】
本発明においては、高抵抗膜７が導電性膜４の端部（外周）に接していないことから、フォーミングによる亀裂５が導電性膜４の端部にまで確実に達し、切れ残り現象を生じない。切れ残り現象とは、従来の高抵抗膜７の如く導電性膜４にも積層され、該導電性膜４の端部に高抵抗膜７が接している時に発生しやすい現象であり、フォーミング時に導電性膜４が印加電圧と水素導入により真空中で還元しながら亀裂５を形成している過程で、導電性膜４の端部において還元不良を生じさせるために該亀裂５が端部まで形成できない現象をいう。このような切れ残り現象が生じると駆動時にその部分でリーク電流が流れてしまうのである。
【００４２】
尚、フォーミング処理以降の電気的処理は、適当な真空装置内で行う。
【００４３】
フォーミング処理は、パルス波高値が定電圧のパルスを印加する場合と、パルス波高値を増加させながら、電圧パルスを印加する場合とがある。まず、パルス波高値が定電圧のパルスを印加する場合の電圧波形を図７の（ａ）に示す。
【００４４】
図７（ａ）中、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜１００ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）は適宜選択する。
【００４５】
次に、パルス波高値を増加させながら、電圧パルスを印加する場合の電圧波形を図７（ｂ）に示す。
【００４６】
図７（ｂ）中、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜１００ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）は、例えば０．１Ｖステップ程度ずつ、増加させる。
【００４７】
尚、フォーミング処理の終了は、フォーミング用パルスの間に、導電性膜４を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗の１０００倍以上の抵抗を示した時、フォーミングを終了とする。
【００４８】
以上説明した亀裂５を形成する際に、素子電極２，３間に三角波パルスを印加してフォーミング処理を行っているが、素子電極２，３間に印加する波形は三角波に限定することはなく、矩形波など所望の波形を用いてもよく、その波高値及びパルス幅、パルス間隔等についても上述の値に限ることなく、亀裂５が良好に形成されるように、電子放出素子の抵抗値等にあわせて、適当な値を選択する。
【００４９】
〔工程６〕
フォーミングが終了した素子に活性化処理を施す。活性化処理は、炭素化合物含有ガス雰囲気の適当な真空度のもとで、素子電極２，３間に電圧を印加することで行い、この処理により、雰囲気中に存在する炭素化合物から、炭素及び／または炭素化合物を主成分とするカーボン膜６が導電性膜４の亀裂５内に堆積すると同時に、該亀裂５と導電性膜４の端部との交点から高抵抗膜７に向かってカーボン膜６が堆積し、該カーボン膜６が導電性膜４と高抵抗膜７とを接続する。
【００５０】
ここで、炭素及び／または炭素化合物とは、例えばグラファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するものであり、ＨＯＰＧはほぼ完全なグラファイトの結晶構造、ＰＧは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさらに大きくなったものを指す。）、及び非晶質カーボン（アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す）である。
【００５１】
活性化工程に用いる適当な炭素化合物としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることができ、具体的には、メタン、エタン、プロパンなどＣnＨ2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣnＨ2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、ベンゾニトリル、トルニトリル、蟻酸、酢酸、プロピオン酸等或いはこれらの混合物を使用できる。
【００５２】
本工程で用いられる電圧波形を図８に示した。印加電圧の最大値は、１０〜２４Ｖの範囲で適宜選択される。図８（ａ）中、Ｔ１は印加電圧のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図８（ｂ）中のＴ１，Ｔ１’はそれぞれ、印加電圧の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’で、電圧値は正負の絶対値が等しく設定されている。尚、活性化時の電圧波形や、印加時間の調整、また炭素雰囲気等の諸条件によって、カーボン膜の堆積状態（堆積領域、厚み等）が決定される。本発明においては、活性化条件を所望に制御することで、導電性膜４と高抵抗膜７とをカーボン膜でつなぐようにすることも可能では有るが、活性化の条件は、所望の電子放出量を得るように設定されるため、活性化によって形成されるカーボンの領域に応じるように、撥水膜３１の形成領域を決定するのが好ましい。
【００５３】
本工程で得られるカーボン膜６は、シート抵抗で換算するとほぼ高抵抗膜７のシート抵抗と同様の１×１０8〜１×１０12Ω／□を有する。また、導電性膜４の端部と高抵抗膜７とを接続するカーボン膜６の膜厚としては、２〜５０ｎｍ程度が好ましい。
【００５４】
このような工程を経て得られた電子放出素子は、安定化工程を行うことが好ましい。この工程は、真空容器内の有機物質を排気する工程である。真空容器を排気する真空排気装置は、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ等の真空排気装置を挙げることができる。
【００５５】
前記活性化の工程で、排気装置として油拡散ポンプを用い、これから発生するオイル成分に由来する有機物質ガスを用いた場合は、この成分の分圧を極力低く抑える必要がある。真空容器内の有機物質成分の分圧は、上記の炭素及び炭素化合物がほぼ新たに堆積しない分圧で１．３×１０-6Ｐａ以下が好ましく、さらには１．３×１０-8Ｐａ以下が特に好ましい。さらに真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した有機物質分子を排気しやすくするのが好ましい。このときの加熱条件は８０〜２００℃で５時間以上が望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。真空容器内の圧力は極力低くすることが必要で、１．３×１０-5Ｐａ以下が好ましく、さらに１．３×１０-6Ｐａ以下が特に好ましい。
【００５６】
安定化工程を行った後の駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、真空度自体は多少低下しても十分安定な特性を維持することができる。このような真空雰囲気を採用することにより、新たな炭素或いは炭素化合物の堆積を抑制でき、結果として素子電流Ｉｆ、放出電流Ｉｅが、安定する。
【００５７】
本発明の電子放出素子の基本特性について図１１、図１２を用いて説明する。
【００５８】
図１１は、本発明の電子放出素子の電子放出特性を測定するための測定評価装置の概略図である。図中、１１１は素子に素子電圧Ｖｆを印加するための電源、１１０は素子電極２，３間の電子放出部を含む導電性膜４を流れる素子電流Ｉｆを測定するための電流計、１１４は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極、１１３はアノード電極１１４に電圧を印加するための高圧電源、１１２は素子の亀裂５より放出される放出電流Ｉｅを測定するための電流計である。
【００５９】
本発明の電子放出素子及びアノード電極１１４は真空容器内１１５に設置され、その真空容器には排気ポンプ１１６及び真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。尚、アノード電極１１４の電圧は１ｋＶ〜１０ｋＶ、アノード電極１１４と電子放出素子との距離Ｈは２ｍｍ〜８ｍｍの範囲で測定した。
【００６０】
図１１に示した測定評価装置により測定された放出電流Ｉｅ及び素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を図１２に示す。尚、放出電流Ｉｅと素子電流Ｉｆは大きさが著しく異なるが、図１２ではＩｆ、Ｉｅの変化の定性的な比較検討のために、リニアスケールで縦軸を任意単位で表記した。
【００６１】
本発明によって、電子放出素子の複数個を基板上に配列して電子源を構成することができ、さらには該電子源と、電子放出素子から放出された電子によって発光する発光部材とを組み合わせて画像表示装置を構成することができる。
【００６２】
図１０は、本発明の電子源の好ましい実施形態の平面模式図を示し、図中、９１は電子源基板（図１の絶縁性基板１に相当する）、９２は列方向配線（Ｙ方向配線）、９３は層間絶縁層、９４は行方向配線（Ｘ方向配線）である。
【００６３】
本発明の電子源の製造方法は、基本的には先に説明した本発明の電子放出素子の製造方法と同様であり、図９に示すように、絶縁性の電子源基板９１上に素子電極２，３からなる電極対を複数個形成した後、素子電極３を列毎に共通に接続する列方向配線９２、列方向配線９２と行方向配線９４を電気的に絶縁するための層間絶縁層９３、素子電極２を行毎に共通に接続する行方向配線９４をそれぞれ形成し、次いで、図２，図３の工程により、各電極対に導電性膜４を形成（ユニットを形成）し、該導電性膜４を覆う撥水膜３１を形成する。列方向配線９２、行方向配線９４は、真空蒸着法、印刷法、スパッタ法等で形成し、所望のパターンとした導電性金属等からなり、多数の電子放出素子にほぼ均等な電圧が供給される様に、材料、膜厚、配線幅が設定される。
【００６４】
次いで、図５，図６に示した工程により、高抵抗膜の前駆体４１を基板９１上に付与し、焼成して、図１０に示すように、撥水膜３１で除去された領域、即ち各ユニットの導電性膜４と該導電性膜４の端部より所定の距離を含む領域を除いて、基板９１、素子電極２，３、さらに配線９２，９４を高抵抗膜７で覆う。
【００６５】
このようにして製造される電子源を用いた本発明の画像表示装置の好ましい実施形態を図１３に示す。図１３は画像表示装置の表示パネルを部分的に切り欠いて基本構成を模式的に示した斜視図である。図１３において、１３２は電子源基体９１を固定したリアプレート、１３１はガラス基板１３６の内面に蛍光膜１３７とメタルバック１３８等が形成されたフェースプレート、１３３は支持枠、１３４はスペーサー、１３９は電子放出素子である。尚、便宜上、電子源基板９１上の高抵抗膜は省略した。図１３のパネルにおいては、リアプレート１３２、支持枠１３３及びフェースプレート１３１をフリットガラスを塗布し、大気中或いは、窒素中で、４００〜５００℃で、１０分以上焼成することで封着して、外囲器を構成する。
【００６６】
外囲器は、上述の如く、フェースプレート１３１、支持枠１３３、リアプレート１３２で構成したが、リアプレート１３２は主に電子源基板９１の強度を補強する目的で設けられるため、基板９１自体で十分な強度を持つ場合は別体のリアプレート１３２は不要であり、基板９１に直接支持枠１３３を封着し、フェースプレート１３１、支持枠１３３及び基板９１で外囲器を構成してもよい。
【００６７】
図１３のパネルにおいては、フェースプレート１３１、リアプレート１３２間に、スペーサー１３４と呼ばれる支持体を設置することにより、大気圧に対して十分な強度を持つ外囲器を構成している。
【００６８】
フェースプレート１３１には、さらに蛍光膜１３７の導電性を高めるため、蛍光膜１３７の外面側に透明電極（不図示）を設けてもよい。
【００６９】
外囲器は、不図示の排気管を通じ、１．３×１０-5Ｐａ程度の真空度にした後、封止が行われる。また、外囲器の封止後の真空度を維持するために、ゲッター処理を行う場合もある。これは、外囲器の封止を行う直前或いは封止後に、抵抗加熱或いは高周波加熱等の加熱法により、外囲器内の所定の位置に配置されたゲッター（不図示）を加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例えば１．３×１０-3Ｐａ〜１．３×１０-5Ｐａの真空度を維持するものである。
【００７０】
以上により完成した画像表示装置において、各電子放出素子１３９には、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎより行方向配線９４及び列方向配線９２に電圧を印加することにより、電子放出させ、高圧端子Ｈｖを通じ、メタルバック１３８或いは透明電極（不図示）に数ｋＶ以上の高圧を印加し、電子ビームを加速し、蛍光膜１３７に衝突させ、励起・発光させることで画像を表示するものである。
【００７１】
尚、以上述べた構成は、表示等に用いられる好適な画像表示装置を作製する上で必要な概略構成であり、例えば各部材の材料等、詳細な部分は上述内容に限られるものではなく、画像表示装置の用途に適するよう適宜選択する。
【実施例】
【００７２】
（実施例１）
図１０に示した構成の電子源を、図２〜図６に示した工程に従って作製した。
【００７３】
電子源基板９１として、アルカリ成分が少ないＰＤ２００（旭ガラス（株）社製）の２．８ｍｍ厚ガラスの上にナトリウムブロック層としてＳｉＯ2膜１００ｎｍを塗布焼成したものを用いた。
【００７４】
上記基板９１上にスパッタリング法によってまず下引層としてＴｉを５ｎｍ、その上にＰｔを４０ｎｍの厚さにそれぞれ成膜した後、フォトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングし、素子電極２，３を形成した。
【００７５】
Ａｇペースト（ノリタケカンパニー製）を用い、素子電極３に接する厚さ約１０μｍ、線幅５０μｍのライン状のパターンをスクリーン印刷法で印刷し、その後５８０℃、８分で焼成し、列方向配線９２を形成した。
【００７６】
次に、行方向配線９４と列方向配線９２を絶縁するために層間絶縁層９３を形成した。本例ではペースト材料としてＰｂＯを主成分としてガラスバインダーを混合したものを使用し、列方向配線９２と同様にスクリーン印刷法で印刷し、５８０℃、８分の焼成工程を、絶縁性を確保するために２回繰り返して行った。この層間絶縁層９３の厚みは約３０μｍ、線幅１５０μｍで形成した。この時、行方向配線９４と素子電極２が接触できるように絶縁層９３にはコンタクトホールを形成した。
【００７７】
上記絶縁層９３の上に、列方向配線と同様のＡｇペーストを用いてスクリーン印刷法で素子電極２に接するライン状のパターンを印刷し、４８０℃、１０分で焼成し、行方向配線９４を形成した。配線の厚さは約１５μｍとした。
【００７８】
図示していないが、外部駆動回路への引き出し端子もこれと同様の方法で形成した。
【００７９】
素子電極２，３の間にインクジェット塗布方法により導電性膜４を形成した。本工程では基板９１上における個々の素子電極２，３の平面的ばらつきを補償するために、基板９１上の数箇所においてパターンの配置ずれを観測し、観測結果に基づいて、導電性膜材料を含む溶液を塗付する事によって、全画素の位置ずれをなくして、対応した位置に的確に塗付するようにした。
【００８０】
本例では、導電性膜４としてＰｄ膜を得る目的で、先ず水８５質量％：イソプロピルアルコール（ＩＰＡ）１５質量％からなる水溶液に、Ｐｄ−プロリン錯体０．１５質量％を溶解し、有機パラジウム含有溶液を得た。この他若干の添加剤を加えた。
【００８１】
この溶液の液滴を、液滴付与手段として、ピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように液滴量を調整して素子電極２，３間に付与した。その後この基板９１を空気中にて、３５０℃で３０分間の加熱焼成処理をしてＰｄＯとした。焼成完了後のドットの直径（図２のＷ１）は約６０μｍ、厚みは最大で１０ｎｍの導電性膜４が得られた。
【００８２】
次いで、導電性膜４の上にさらにインクジェット法により撥水膜３１を形成した。インクとして、シランカップリング材（ＤＤＳ）を用い、導電性膜４の端部から１．５μｍ広がるように直径６３μｍの大きさに形成した。
【００８３】
高抵抗膜の前駆体４１として、酸化スズの微粒子を分散させた微粒子分散系溶液をスプレー塗布により、基板９１全面に均一に塗布した。この時、撥水膜３１上では高抵抗膜の前駆体４１がはじかれていた。塗布された高抵抗膜材４１を、３８０℃で３０分間、乾燥、焼成し、高抵抗膜７を得た。また、撥水膜３１はベークの熱によりほぼ焼失していた。得られた高抵抗膜７はシート抵抗で１．２×１０10Ω／□であった。
【００８４】
若干の水素を導入した還元雰囲気において、図７の（ａ）の電圧波形で、Ｔ１を１ｍｓｅｃ、Ｔ２を８０ｍｓｅｃに設定し、フォーミング処理を行った。フォーミング処理の終了は、フォーミング用パルスの間に、導電性膜を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、フォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で、フォーミングを終了とした。
【００８５】
本例では、上記のフォーミング処理により、導電性膜４には端部から端部まで切れ残り現象のない亀裂５が形成されていた。
【００８６】
次に、活性化工程を行った。カーボン源としてトルニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０-4Ｐａを維持した。この状態で、図８の（ａ）の電圧波形で、Ｔ１を１ｍｓｅｃ、Ｔ２を２０ｍｓｅｃ、電圧値の絶対値を２２Ｖに設定して電圧パルスを印加し、導電性膜４の端部と亀裂５の交点から高抵抗膜７に達するようにカーボン膜６を堆積させた。電圧パルス印加から約６０分後に放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。得られた電子放出素子を図１に示す。
【００８７】
得られたカーボン膜６のサンプルを分析した結果、導電性膜４と高抵抗膜７の間のカーボン膜６はシート抵抗で換算するとほぼ高抵抗膜と同じ１．０×１０10Ω／□のシート抵抗を有することが分かった。また、カーボン膜の膜厚としては１５ｎｍ程度であった。
【００８８】
本例の電子源の電子放出特性を図１１の測定評価装置を用いて評価した。素子電極２，３間に印加する電圧は１７Ｖを標準電圧として測定した。その時の行方向配線９４側の走査線電圧は−１１Ｖとし、列方向配線９２側の信号線電圧は＋６Ｖとした。アノード電極１１４と電子源との間に印加するＶａは１ｋＶで測定した結果、Ｉｆ＝１ｍＡ、Ｉｅ＝１．２μＡ、効率＝０．１２％の値を得た。この時選択されていない素子には非選択電圧として６Ｖが印加されることになる。図１２に示すＩ−Ｖ特性曲線から分かるように、非選択電圧印加時においても素子には素子電流Ｉｆが流れることとなり、駆動ＩＣにはこの非選択電流が非選択素子の数だけ流れることになる。
【００８９】
本例のような導電性膜４が高抵抗膜７との間に距離を有する電子源においては、非選択の電子放出素子に６Ｖが印加された場合でもそのリーク電流は０．１μＡ以下と非常に微弱なものであり、駆動ドライバＩＣへの負荷はほとんど問題ならないものであった。
【００９０】
同時に電子放出素子近傍の帯電状態も電子放出効率の変動と言う形で計測したが、帯電による効率変動もなく、放電による素子ダメージも観測されなかった。
【００９１】
（実施例２）
本実施例においては、導電性膜４を形成した後、高抵抗膜の前駆体４１を先に基板９１全面に塗布し、次に各ユニットの導電性膜４上に撥水膜３１の材料溶液をインクジェット方式で付与して該導電性膜４上の高抵抗膜の前駆体４１を除去する以外は、実施例１と同様にして電子源を作製した。
【００９２】
得られた電子源は、各電子放出素子において、導電性膜４の端部と亀裂５の交点から高抵抗膜７に達するカーボン膜６が形成されており、高抵抗膜７及びカーボン膜６のシート抵抗は実施例１と同様であった。また、得られた電子源の電子放出特性を実施例１と同様にして評価したところ、実施例１と同様の結果が得られた。
【００９３】
（比較例）
撥水膜３１を形成せずに、スプレー塗布方法で基板９１全面に高抵抗膜７を形成する以外は実施例１と同様にして電子源を作製した。フォーミング後の電子放出素子をＳＥＭ（走査型電子顕微鏡）で観察したところ、導電性膜４の端部まで亀裂５が形成されておらず、いわゆる切れ残り状態を発生していた。また、活性化後の電子放出素子をＳＥＭで観察したところ導電性膜４の端部で高抵抗膜７の上に活性化で生じるカーボンが大量に堆積していた。得られた電子源の電子放出特性を実施例１と同様にして評価したところ、非選択時に流れるリーク電流は初期ですでに１〜２ｍＡ／Ｌｉｎｅに達し、駆動とともにさらに上昇し、ついには駆動用ドライバＩＣの容量オーバーとなり、表示パネルを構成した際に暗線結果が多数発生するようになった。
【図面の簡単な説明】
【００９４】
【図１】本発明の電子放出素子の好ましい実施形態の構成を示す模式図である。
【図２】図１の電子放出素子の製造工程を示す模式図である。
【図３】図１の電子放出素子の製造工程を示す模式図である。
【図４】図１の電子放出素子の製造工程を示す模式図である。
【図５】図１の電子放出素子の製造工程を示す模式図である。
【図６】図１の電子放出素子の製造工程を示す模式図である。
【図７】本発明の電子放出素子の製造方法に用いるフォーミング電圧波形を示す図である。
【図８】本発明の電子放出素子の製造方法に用いる活性化電圧波形を示す図である。
【図９】本発明の電子源の好ましい実施形態の製造工程を示す図である。
【図１０】本発明の電子源の好ましい実施形態の構成を示す模式図である。
【図１１】本発明の電子放出素子の電子放出特性の測定評価装置の構成を示す模式図である。
【図１２】本発明の電子放出素子の電子放出特性を示す図である。
【図１３】本発明の画像表示装置の好ましい実施形態の表示パネルの構成を示す模式図である。
【符号の説明】
【００９５】
１  絶縁性基板
２，３  素子電極
４  導電性膜
５  亀裂
６  カーボン膜
７  高抵抗膜
３１  撥水膜
４１  高抵抗膜材
５１  高抵抗膜材のない領域
９１  電子源基板
９２  列方向配線
９３  層間絶縁層
９４  行方向配線
１１０，１１２  電流計
１１１，１１３  電源
１１５  真空容器
１１６  排気ポンプ
１３１  フェースプレート
１３２  リアプレート
１３３  側壁
１３４  スペーサー
１３６  ガラス基板
１３７  蛍光膜
１３８  メタルバック
１３９  電子放出素子
【図１】
2006019248.tif 000003
【図２】
2006019248.tif 000004
【図３】
2006019248.tif 000005
【図４】
2006019248.tif 000006
【図５】
2006019248.tif 000007
【図６】
2006019248.tif 000008
【図７】
2006019248.tif 000009
【図８】
2006019248.tif 000010
【図９】
2006019248.tif 000011
【図１０】
2006019248.tif 000012
【図１１】
2006019248.tif 000013
【図１２】
2006019248.tif 000014
【図１３】
2006019248.tif 000015