(57)【要約】【課題】  ノイズフィルタのコンデンサに残留した電荷の放電による電源レベル変動が防止された電源装置を提供する。【解決手段】  直流電源Ｅからの電圧を所定の電圧に変換して負荷１３０に供給する絶縁型のＯＢＰ１２０と、ＯＢＰ１２０の一次側において、このＯＢＰ１２０に対して直流電源Ｅからの電圧を伝送する負電源ラインおよびＣＧラインにそれぞれ直列に接続されたコモンモードチョークコイルＬ１，Ｌ２、および、負電源ラインとＣＧラインとの間に接続された１つ以上のコンデンサＣ３〜Ｃ９からなるノイズフィルタと、負電源ラインとＣＧラインとの間にコンデンサＣ３〜Ｃ９と並列に接続され、ＯＢＰ１２０と直流電源Ｅとの間が通電状態のときに開放され、非通電状態のときに短絡されるスイッチＳＷ１およびＳＷ２とを備える。【選択図】  図１
2006280131.tif 000002
【特許請求の範囲】
【請求項１】
直流電源からの電圧を負荷に供給する電源装置において、
前記直流電源からの電圧を所定の電圧に変換して前記負荷に供給する絶縁型のオンボード電源回路と、
前記オンボード電源回路の一次側において、前記オンボード電源回路に対して前記直流電源からの電圧を伝送する電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルと、前記電源ラインと前記接地ラインとの間に接続された１つ以上のコンデンサとからなるノイズフィルタと、
前記電源ラインと前記接地ラインとの間に前記ノイズフィルタのコンデンサと並列に接続され、前記オンボード電源回路と前記直流電源との間が通電状態のときに開放され、非通電状態のときに短絡されるスイッチ回路と、
を有することを特徴とする電源装置。
【請求項２】
前記ノイズフィルタを構成するコンデンサとして、前記電源ラインと前記接地ラインとの間に直列接続され、それぞれの接続点が前記接地ラインと分離されたフレーム接地ラインに接続された第１および第２のコンデンサを備え、
前記スイッチ回路として、前記電源ラインと前記接地ラインとの間に直列接続され、それぞれの接続点が前記フレーム接地ラインに接続された第１および第２のスイッチ回路を備えたことを特徴とする請求項１記載の電源装置。
【請求項３】
前記第１および第２のスイッチ回路には、少なくとも１つの放電抵抗が直列に接続されたことを特徴とする請求項２記載の電源装置。
【請求項４】
前記電源ラインと前記接地ラインとの間の電圧を検出し、検出電圧が一定値以下のときに前記スイッチ回路を短絡させるスイッチ制御回路をさらに有することを特徴とする請求項１記載の電源装置。
【請求項５】
絶縁型のオンボード電源回路と、前記オンボード電源回路の出力電圧により駆動されるデータ処理回路とを含む複数のパッケージが挿抜可能に搭載され、前記複数のパッケージに共通の直流電源が供給されるデータ処理装置において、
前記各パッケージは、
前記オンボード電源回路の一次側において、前記オンボード電源回路に対して前記直流電源からの電圧を伝送する電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルと、前記電源ラインと前記接地ラインとの間に接続された１つ以上のコンデンサとからなるノイズフィルタと、
前記電源ラインと前記接地ラインとの間に前記ノイズフィルタのコンデンサと並列に接続され、前記オンボード電源回路と前記直流電源との間が通電状態のときに開放され、非通電状態のときに短絡されるスイッチ回路と、
を有することを特徴とするデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源からの電圧を負荷に供給する電源装置、およびこの電源装置とデータ処理回路とを含むパッケージが挿抜可能に搭載されたデータ処理装置に関し、特に、電源装置内の電源ラインおよび接地ラインを伝導するノイズを低減するフィルタを備えた電源装置およびデータ処理回路に関する。
【背景技術】
【０００２】
通信事業者の局舎などにおいては、通信処理のための回路が搭載された多数のパッケージがシェルフに対して挿抜可能に搭載され、このような多数のシェルフが共通の局舎電源に接続されて、各パッケージに電源が供給されるようなシステムが存在する。このようなシェルフ内のパッケージにはそれぞれオンボード電源回路（ＯＢＰ：On Board Power-supply）が搭載され、局舎電源からの電圧をパッケージ内の処理回路の電圧に変換している。また、ＯＢＰの一次側回路には、電源ラインにおけるＥＭＩ（Electro Magnetic Compatibility）伝導ノイズを防止するためのフィルタ回路が一般的に設けられている。
【０００３】
図１３は、従来の局舎内装置の電源部の構成例を示す図である。
図１３に示すように、局舎電源には負電圧（例えば−４８Ｖ）を発生する直流電源Ｅが設けられている。そして、この直流電源Ｅの正電極側のコモングランド（ＣＧ）ラインと負電極側の負電源ラインとにより、シェルフを通じてパッケージに電源が供給されるようになっている。また、これらとは別にパッケージにはフレームグランド（ＦＧ）ラインが設けられ、このＦＧラインは局舎電源においてＣＧラインと共通接続される。またＦＧラインは、シェルフ内において、ＣＧラインおよび負電源ラインとラインバイパスコンデンサＣ１およびＣ２を介してそれぞれ接続されている。
【０００４】
パッケージの内部では、負電源ラインにはコモンモードチョークコイルＬ１、突入電流制御用のＦＥＴ（Field-Effect Transistor）１１０、ヒューズＨ１、および整流用のダイオードＤ１が直列に接続され、ＣＧラインにはコモンモードチョークコイルＬ２が直列に接続されている。そして、負電源ラインおよびＣＧラインは入出力絶縁型のオンボード電源回路１２０に接続され、ＯＢＰ１２０により電圧変換された電源電圧が負荷１３０に供給される。また、ＯＢＰ１２０の一次側の回路では、負電源ラインとＣＧラインとの間に電源監視制御回路１４０が接続されている。電源監視制御回路１４０は、負電源ラインとＣＧラインと間の電圧を検出してＦＥＴ１１０のオン／オフを制御し、突入電流がパッケージ内の回路に流れ込むことを防止する。
【０００５】
さらに、一次側の回路では、コモンモードチョークコイルＬ１およびＬ２との組み合わせによりノイズ低減や電源発振防止のためのフィルタ機能を果たすコンデンサおよび抵抗が、負電源ラインとＣＧラインとの間に並列に接続されている。コンデンサＣ３は、ノーマルモードのＥＭＩ伝導ノイズを低減する。コンデンサＣ４およびＣ５は、負電源ラインとＣＧラインとの間に直列に設けられ、それらの中間点でＦＧラインと接続することで、それぞれ負電源側コモンモード、ＣＧ側コモンモードのＥＭＩ伝導ノイズを低減する。
【０００６】
コンデンサＣ６およびＣ７は、負電源ラインとＣＧラインとの間に直列に設けられ、それらの中間点でＦＧラインと接続することで、ＯＢＰ１２０および負荷１３０の回路側からのＥＭＩ伝導ノイズを低減する。コンデンサＣ８および抵抗Ｒ１は、負電源ラインとＣＧラインとの間に直列に設けられ、これらと並行に設けられたコンデンサＣ９とにより、局舎電源に対する接続ケーブルを含む入力寄生インダクタンスによる電源発振を防止する。
【０００７】
また、二次側の回路では、平滑用のコンデンサＣ１０が負荷１３０と並列に接続されている。なお、この図１３の例では、負荷１３０の信号グランド（ＳＧ）ラインがＦＧラインと共通化されているが、これらのラインが独立して設けられていてもよい。
【０００８】
なお、従来の電源装置としては、交流入力電源を平滑するためのコンデンサと、このコンデンサに並列接続された放電手段を設けて、電源制御信号により電源断を検出すると、放電手段によりコンデンサの端子電圧を自動的に放電させるようにした電源装置があった（例えば、特許文献１参照）。また、商用交流電源の電源ノイズを防止するコンデンサと、このコンデンサに並列接続された放電用抵抗と、放電用抵抗に直列接続されたスイッチを具備して、電源が通電状態でないときにスイッチを閉じるようにした電源装置もあった（例えば、特許文献２参照）。
【特許文献１】特開昭６２−１０７６７８号公報（第２頁−第３頁、図１）
【特許文献２】特開２００２−２１８７５７号公報（段落番号〔００２２〕〜〔００２３〕、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、図１３に示したような電源部の回路では、負荷１３０への電源供給後に、パッケージをシェルフから抜き取った場合には、回路内のコンデンサＣ３〜Ｃ９に電荷が蓄積されたままとなる。そして、この状態から再びパッケージをシェルフに差し込むと、コンデンサＣ３〜Ｃ９の残留電荷が放電し、この放電によるノイズが、直流電源Ｅを共用する他のパッケージへの電源電圧レベルを変動させてしまう。直流電源Ｅの出力をオフにした後、再びオンした場合にも同様な放電によるノイズが発生する。直流電源Ｅを共用する他の装置は例えば、このようなノイズを検出すると動作をリセットする場合もあり、放電により局舎内の装置の動作が不安定になることが問題であった。
【００１０】
本発明はこのような点に鑑みてなされたものであり、ノイズフィルタのコンデンサに残留した電荷の放電による電源レベル変動が防止された電源装置を提供することを目的とする。
【００１１】
また、本発明の他の目的は、電源回路とデータ処理回路とを含むパッケージが挿抜可能に搭載されている場合に、ノイズフィルタのコンデンサに残留した電荷の放電による電源レベル変動が防止されたデータ処理装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明では上記課題を解決するために、図１に示すような、直流電源Ｅからの電圧を負荷１３０に供給する電源装置において、前記直流電源Ｅからの電圧を所定の電圧に変換して前記負荷１３０に供給する絶縁型のオンボード電源回路１２０と、前記オンボード電源回路１２０の一次側において、前記オンボード電源回路１２０に対して前記直流電源Ｅからの電圧を伝送する電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルＬ１およびＬ２と、前記電源ラインと前記接地ラインとの間に接続された１つ以上のコンデンサＣ３〜Ｃ９とからなるノイズフィルタと、前記電源ラインと前記接地ラインとの間に前記ノイズフィルタのコンデンサＣ３〜Ｃ９と並列に接続され、前記オンボード電源回路１２０と前記直流電源Ｅとの間が通電状態のときに開放され、非通電状態のときに短絡されるスイッチ回路とを有することを特徴とする電源装置が提供される。
【００１３】
このような電源装置では、直流電源Ｅからの電圧が、オンボード電源回路１２０により所定の電圧に変換された後、負荷１３０に供給される。また、オンボード電源回路１２０の一次側には、電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルＬ１およびＬ２と、各ラインとの間に接続された１つ以上のコンデンサＣ３〜Ｃ９とからなるノイズフィルタが設けられ、このノイズフィルタにより各ラインを伝導するＥＭＩ伝導ノイズなどが低減される。
【００１４】
さらに、電源ラインと接地ラインとの間には、ノイズフィルタのコンデンサＣ３〜Ｃ９と並列となるスイッチ回路（例えば図中のスイッチＳＷ１およびＳＷ２）が接続されている。このスイッチ回路は、オンボード電源回路１２０と直流電源Ｅとの間が通電状態のときに開放され、例えば直流電源Ｅとの接続が切断される、あるいは直流電源Ｅの出力が停止するなど、非通電状態のときに短絡される。オンボード電源回路１２０と直流電源Ｅとが通電状態から非通電状態に移行すると、ノイズフィルタのコンデンサＣ３〜Ｃ９には電荷が残留するが、このときにスイッチ回路が短絡されることで、各コンデンサＣ３〜Ｃ９の電荷が放電される。
【発明の効果】
【００１５】
本発明の電源装置によれば、オンボード電源回路と直流電源とが通電状態から非通電状態に移行したときに、スイッチ回路が短絡されることで、ノイズフィルタのコンデンサに残留した電荷が放電されるので、その後に再び通電状態としたときに残留電荷の放電が発生しなくなる。従って、残留電荷の放電により直流電源の発生電圧が変動することが防止され、例えば、共通の直流電源で駆動される他の装置において、電源レベル変動による動作障害が発生するといった事態が回避されて、周辺装置の動作を安定化できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面を参照して説明する。ここでは、通信事業者の局舎内に設置された局舎内装置に対して本発明を適用した例について説明する。
図２は、実施の形態に係る局舎内装置の全体構成を示す図である。
【００１７】
図２に示す局舎内装置では、１つの局舎電源１０から３つのデータ処理装置２１〜２３に対して電力が共通に供給されている。局舎電源１０は、例えば−４８Ｖの負電源を出力する。データ処理装置２１〜２３は、各種の通信処理回路が搭載されたシェルフ３１、３２ａおよび３２ｂ、３３をそれぞれ具備している。これらのうちデータ処理装置２２は、例えば２つのシェルフ３２ａおよび３２ｂを具備し、各シェルフ３２ａおよび３２ｂの間で情報を送受信して処理するようになっている。さらに、データ処理装置２１〜２３の間で互いに情報の送受信が行われるようにしてもよい。なお、後述するように、局舎電源１０とデータ処理装置２１〜２３との間は、負電源ライン、コモングランド（ＣＧ）ライン、信号グランド（ＳＧ）ライン（または、フレームグランド（ＦＧ）ラインでもよい）の各電源ラインによって接続されている。
【００１８】
図３は、シェルフの構成例を示す斜視図である。
この図３に示すシェルフ３０には、各種の通信処理回路と、この通信処理回路に対して局舎電源１０からの電源電圧を変換して供給するオンボード電源回路（ＯＢＰ）とが搭載された複数のパッケージ４０が、挿抜可能な状態で装着されている。シェルフ３０の内部には、各パッケージ４０を装着するための装着溝や配線部（ともに図示せず）などが設けられている。このような構成により、通信システムの拡充や更新、点検などに容易に対応できるようになっている。
【００１９】
図１は、各パッケージに設けられる電源回路の第１の構成例を示す図である。
図１では、パッケージ４０内の電源回路とともに、局舎電源１０およびシェルフ３０の内部回路の概略構成も示している。この図１において、局舎電源１０に設けられた直流電源Ｅは負電圧を発生し、この直流電源Ｅの正電極側のＣＧラインと負電極側の負電源ラインにより、シェルフ３０を通じてパッケージ４０に電源が供給されるようになっている。また、これらとは別にパッケージ４０にはＦＧラインが設けられ、このＦＧラインは局舎電源１０の内部においてＣＧラインと共通接続される。またＦＧラインは、シェルフ３０内において、ＣＧラインおよび負電源ラインとラインバイパスコンデンサＣ１およびＣ２を介してそれぞれ接続されている。
【００２０】
パッケージ４０の内部では、負電源ラインにはコモンモードチョークコイルＬ１、突入電流制御用のＦＥＴ（Field-Effect Transistor）１１０、ヒューズＨ１、および整流用のダイオードＤ１が直列に接続され、ＣＧラインにはコモンモードチョークコイルＬ２が直列に接続されている。ＯＢＰ１２０は、例えば内部にトランスを備えた入出力絶縁型のＤＣ／ＤＣコンバータであり、負電源ラインおよびＣＧラインを通じて供給された電圧を、負荷１３０を構成する通信処理回路を駆動するための所定の電圧に変換して、負荷１３０に出力する。
【００２１】
また、ＯＢＰ１２０の一次側の回路では、負電源ラインとＣＧラインとの間に電源監視制御回路１４０が接続されている。電源監視制御回路１４０は、負電源ラインとＣＧラインと間の電圧を検出してＦＥＴ１１０のオン／オフを制御し、突入電流がパッケージ内の回路に流れ込むことを防止する。
【００２２】
さらに、一次側の回路では、コモンモードチョークコイルＬ１およびＬ２との組み合わせによりノイズ低減や電源発振防止のためのフィルタ機能を果たすコンデンサおよび抵抗が、負電源ラインとＣＧラインとの間に並列に接続されている。コンデンサＣ３は、ノーマルモードのＥＭＩ伝導ノイズを低減する。コンデンサＣ４およびＣ５は、負電源ラインとＣＧラインとの間に直列に設けられ、それらの中間点でＦＧラインと接続することで、それぞれ負電源側コモンモード、ＣＧ側コモンモードのＥＭＩ伝導ノイズを低減する。
【００２３】
コンデンサＣ６およびＣ７は、負電源ラインとＣＧラインとの間に直列に設けられ、それらの中間点でＦＧラインと接続することで、ＯＢＰ１２０および負荷１３０の回路側からのＥＭＩ伝導ノイズを低減する。コンデンサＣ８および抵抗Ｒ１は、負電源ラインとＣＧラインとの間に直列に設けられ、これらと並行に設けられたコンデンサＣ９とにより、局舎電源に対する接続ケーブルを含む入力寄生インダクタンスによる電源発振を防止する。
【００２４】
また、二次側の回路では、平滑用のコンデンサＣ１０が負荷１３０と並列に接続されている。なお、この図１の例では、負荷１３０のＳＧラインがＦＧラインと共通化されているが、これらのラインが独立して設けられていてもよい。
【００２５】
ところで、このような電源回路では、負荷１３０への電源供給後に、パッケージ４０をシェルフ３０から抜き取った場合には、回路内のコンデンサＣ３〜Ｃ９に電荷が蓄積されたままとなる。そして、この状態から再びパッケージ４０をシェルフ３０に差し込むと、コンデンサＣ３〜Ｃ９の残留電荷が放電し、この放電によるノイズが、直流電源Ｅを共用する他のパッケージへの電源電圧レベルを変動させてしまい、これらのパッケージでの動作リセットなどが発生して動作が不安定になることがある。また、直流電源Ｅの出力をオフにした後、再びオンした場合にも同様な放電によるノイズが発生し得る。
【００２６】
そこで、図１の電源回路では、一次側回路の負電源ラインとＣＧラインとの間に、放電抵抗Ｒ１１、スイッチＳＷ１、放電抵抗Ｒ１２、およびスイッチＳＷ２を直列に接続し、スイッチＳＷ１と放電抵抗Ｒ１２との間をＳＧラインに接続している。さらに、電源監視制御回路１４０による負電源ラインとＣＧラインとの間の検出電圧に応じてスイッチＳＷ１およびＳＷ２の開閉を制御するスイッチ制御回路１５０を設けている。
【００２７】
ここで、パッケージ４０がシェルフ３０に差し込まれ、直流電源Ｅからの電源電圧が供給された状態では、スイッチ制御回路１５０の制御によりスイッチＳＷ１およびＳＷ２は開放状態とされる。そしてその後、パッケージ４０がシェルフ３０から引き抜かれる、あるいは直流電源Ｅの出力がオフされると、電源監視制御回路１４０により負電源ラインとＣＧラインとの間の電圧降下が検出される。スイッチ制御回路１５０は、電源監視制御回路１４０の検出結果より電源オフの状態と判断して、スイッチＳＷ１およびＳＷ２を閉じさせ、これによりコンデンサＣ３〜Ｃ９に蓄積された電荷が放電される。
【００２８】
例えば、コンデンサＣ５およびＣ７については、これらの一方の端子とＣＧラインのノードＮ１，放電抵抗Ｒ１１，スイッチＳＷ１，ＦＧラインのノードＮ２、コンデンサＣ５およびＣ７の他方の端子からなる閉ループが形成されることで、蓄積電荷が放電される。また、コンデンサＣ４およびＣ６については、これらの一方の端子と負電源ラインのノードＮ３，スイッチＳＷ２，放電抵抗Ｒ１２，ＦＧラインのノードＮ２，コンデンサＣ４およびＣ６の他方の端子からなる閉ループにより蓄積電荷が放電される。また、コンデンサＣ３，Ｃ８およびＣ９は、スイッチＳＷ１およびＳＷ２により負電源ラインとＣＧラインとの間が短絡されることにより蓄積電荷が放電される。
【００２９】
このように、電源オフの状態のとき、コンデンサＣ３〜Ｃ９の蓄積電荷を放電し、パッケージ４０内における電源ラインとＣＧラインとの間の電圧を低下させておくことにより、その後にパッケージ４０をシェルフ３０に差し込んだときや、直流電源Ｅからの電源供給が再開されたときに、この直流電源Ｅを共用する同シェルフ内の他のパッケージ４０や、他のシェルフ内のパッケージ４０に対して、それらの電源供給端子の電圧を変動させるノイズが発生されなくなる。従って、他のパッケージ４０でのリセット発生などが防止されて、直流電源Ｅを共用するシステム内の動作を安定化し、信頼性を高めることができる。また、信頼性の向上によりパッケージ４０のシェルフ３０への挿抜試験のコストを低減できる。
【００３０】
さらに、システム内の動作の不安定要因が除去されたことで、各コンデンサＣ３〜Ｃ９の容量の制限がなくなり、これらの容量を大きくできるため、ＥＭＩ伝導ノイズや電源発振などを防止するために最適な仕様のフィルタ回路を構成できるようになる。従って、ＥＭＩ規格をクリアするための設計開発が容易になり、製造コストを低減できる。
【００３１】
また、スイッチＳＷ１およびＳＷ２を設けたことで、電源オンの状態では放電抵抗Ｒ１１およびＲ１２に電流が流れないため、余分な電力消費が抑制される。
また、通信装置などの場合、ＯＢＰ１２０の一次側と二次側との絶縁耐圧を高くして、一次側での電源電圧変動が負荷１３０でのデータ処理に対して影響を与えないようにする必要があり、そのために図１の回路では入出力絶縁型のＯＢＰ１２０を用いるとともに、一次側と二次側とのグランド（すなわちＣＧとＳＧ）を分離している。しかし、スイッチＳＷ１およびＳＷ２を設けずに放電抵抗Ｒ１１およびＲ１２を設けて、各抵抗の接続点でＦＧラインと接続した場合、絶縁耐圧を高めるためには放電抵抗Ｒ１１およびＲ１２として高耐圧の部品を使用する必要が生じる。これに対して、図１のようにスイッチＳＷ１およびＳＷ２を設け、電源オンの状態でこれらを開放しておくことで、特に高耐圧の放電抵抗Ｒ１１およびＲ１２を使用することなく、一次側との二次側との絶縁性を確保でき、高耐圧部品の使用により部品コストや実装面積、消費電力が増大することを防止できる。
【００３２】
次に、図１に示した電源回路の変形例を図４〜図７に示す。なお、これらの図では、図１に対応する構成には同じ符号を付して示し、それらの説明を省略する。
図４は、各パッケージに設けられる電源回路の第２の構成例を示す図である。
【００３３】
図４では、電源オンの状態で放電抵抗Ｒ１１およびＲ１２への放電を防止するためのスイッチとしてリレースイッチを用いた例を示している。この図４においては、負電源ラインとＣＧラインとの間に接続されたコイルＬ１１およびＬ１２により電圧を検出し、これらの検出電圧が一定値以下に低下したときに、放電抵抗Ｒ１１およびＲ１２に直列に設けられたスイッチＳＷ１１およびＳＷ１２が短絡するような、ノーマリオン（Normally On）型のリレースイッチが構成されている。これにより、パッケージ４０を引き抜いたこと、あるいは直流電源Ｅの出力がオフになったことを自動的に検出して、コンデンサＣ３〜Ｃ９の蓄積電荷を放電させることができ、図１の回路と同様の効果が得られる。
【００３４】
図５は、各パッケージに設けられる電源回路の第３の構成例を示す図である。
図５では、図４の構成から放電抵抗Ｒ１１およびＲ１２を除いた構成の電源回路を示している。このような構成により、コンデンサＣ３〜Ｃ９の放電時間を短縮できる。
【００３５】
図６は、各パッケージに設けられる電源回路の第４の構成例を示す図である。
図６では、電源オンの状態での放電を防止するためのスイッチとして、フォトＭＯＳＦＥＴ（Metal Oxide Semiconductor-FET）によるリレースイッチを用いた例を示している。この図６においては、負電源ラインとＣＧラインとの間に接続されたフォトダイオードＰＤ１およびＰＤ２と、放電抵抗Ｒ１１およびＲ１２に直列接続されたスイッチＳＷ２１およびＳＷ２２とによってそれぞれノーマリオン型のリレースイッチが構成され、フォトダイオードＰＤ１およびＰＤ２の光量が一定量以下に低下したときにスイッチＳＷ２１およびＳＷ２２が短絡される。
【００３６】
図７は、各パッケージに設けられる電源回路の第５の構成例を示す図である。
図７では、図６の構成から放電抵抗Ｒ１１およびＲ１２を除いた構成の電源回路を示している。このような構成により、コンデンサＣ３〜Ｃ９の放電時間を短縮できる。
【００３７】
なお、図示しないが、図１の構成においても、放電抵抗Ｒ１１およびＲ１２を取り除いて放電時間を短縮することもできる。
ところで、上記の各回路構成例ではＦＧラインを放電経路として使用していたが、以下の図８〜図１２に示すように、負電源ラインとＣＧラインのみを用いてコンデンサＣ３〜Ｃ９の蓄積電荷を放電させる構成としてもよい。なお、以下の図８〜図１２では、図１に対応する構成には同じ符号を付して示し、それらの説明を省略する。
【００３８】
図８は、各パッケージに設けられる電源回路の第６の構成例を示す図である。
図８では、ＯＢＰ１２０の一次側の回路において、負電源ラインとＣＧラインとの間にスイッチＳＷ３１および放電抵抗Ｒ２１を直列接続している。また、図１の場合と同様に、電源監視制御回路１４０による負電源ラインとＣＧラインとの間の検出電圧に応じてスイッチＳＷ３１の開閉を制御するスイッチ制御回路１５０を設けている。
【００３９】
すなわち、パッケージ４０がシェルフ３０から抜き取られる、あるいは直流電源Ｅの出力がオフになることで、負電源ラインとＣＧラインとの間の電圧が一定値以下に低下すると、スイッチ制御回路１５０は電源オフ状態になったと判断して、スイッチＳＷ３１を短絡状態にする。これにより、各コンデンサＣ３〜Ｃ９の蓄積電荷が、負電源ラインやＣＧライン、放電抵抗Ｒ２１を放電路として放電される。
【００４０】
これにより、その後に電源オン状態に復帰したときに、直流電源Ｅを共用する他のパッケージへの供給電源電圧を変動させるノイズが発生しなくなり、装置全体の動作が安定化される。また、ＯＢＰ１２０の一次側と二次側とでグランドラインが分離された状態のままとなるので、一次側と二次側との絶縁耐圧が低下せず、負荷１３０におけるデータ処理に対する電源電圧変動の影響を抑制できる。
【００４１】
図９は、各パッケージに設けられる電源回路の第７の構成例を示す図である。
図９では、電源オンの状態での放電を防止するためのスイッチとしてリレースイッチを用いた例を示している。この図９においては、負電源ラインとＣＧラインとの間に接続されたコイルＬ１３により電圧を検出し、これらの検出電圧が一定値以下に低下したときに、放電抵抗Ｒ２１に直列に設けられたスイッチＳＷ４１が短絡するような、ノーマリオン型のリレースイッチが構成されている。これにより、パッケージ４０を引き抜いたこと、あるいは直流電源Ｅの出力がオフになったことを自動的に検出して、コンデンサＣ３〜Ｃ９の蓄積電荷を放電させることができる。
【００４２】
図１０は、各パッケージに設けられる電源回路の第８の構成例を示す図である。
図１０では、図９の構成から放電抵抗Ｒ２１を除いた構成の電源回路を示している。このような構成により、コンデンサＣ３〜Ｃ９の放電時間を短縮できる。
【００４３】
図１１は、各パッケージに設けられる電源回路の第９の構成例を示す図である。
図１１では、電源オンの状態での放電を防止するためのスイッチとして、フォトＭＯＳＦＥＴによるリレースイッチを用いた例を示している。この図１１においては、負電源ラインとＣＧラインとの間に接続されたフォトダイオードＰＤ３と、放電抵抗Ｒ２１に直列接続されたスイッチＳＷ５１とによってノーマリオン型のリレースイッチが構成され、フォトダイオードＰＤ３の光量が一定量以下に低下したときにスイッチＳＷ５１が短絡されて、コンデンサＣ３〜Ｃ９の蓄積電荷が放電される。
【００４４】
図１２は、各パッケージに設けられる電源回路の第１０の構成例を示す図である。
図１２では、図１１の構成から放電抵抗Ｒ２１を除いた構成の電源回路を示している。このような構成により、コンデンサＣ３〜Ｃ９の放電時間を短縮できる。
【００４５】
なお、図示しないが、図８の構成においても、放電抵抗Ｒ２１を取り除いて放電時間を短縮することもできる。
また、電源オンの状態での放電を防止するためのスイッチや、負電源ラインとＣＧラインとの間の電圧検出手段としては、上記の図１〜図１２で用いたものに限らず、様々な構成の回路を用いることができる。また、電圧検出手段の代わりに、パッケージ４０のシェルフ３０への挿抜状態を機械的あるいは電気的に検出する回路など、直流電源Ｅからの通電の有無を検出する手段を設けて、通電状態でなくなったときにスイッチを短絡させるようにしてもよい。
【００４６】
さらに、パッケージ４０としては、通信処理回路以外の様々な情報処理回路が搭載されたものも適用することができる。また、パッケージ４０は、例えば半導体集積回路や各種電気部品が搭載された１枚のプリント配線基板としてもよく、あるいはこのようなプリント配線基板が複数搭載され、各基板同士が配線されたものとしてもよい。
【００４７】
（付記１）  直流電源からの電圧を負荷に供給する電源装置において、
前記直流電源からの電圧を所定の電圧に変換して前記負荷に供給する絶縁型のオンボード電源回路と、
前記オンボード電源回路の一次側において、前記オンボード電源回路に対して前記直流電源からの電圧を伝送する電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルと、前記電源ラインと前記接地ラインとの間に接続された１つ以上のコンデンサとからなるノイズフィルタと、
前記電源ラインと前記接地ラインとの間に前記ノイズフィルタのコンデンサと並列に接続され、前記オンボード電源回路と前記直流電源との間が通電状態のときに開放され、非通電状態のときに短絡されるスイッチ回路と、
を有することを特徴とする電源装置。
【００４８】
（付記２）  前記ノイズフィルタを構成するコンデンサとして、前記電源ラインと前記接地ラインとの間に直列接続され、それぞれの接続点が前記接地ラインと分離されたフレーム接地ラインに接続された第１および第２のコンデンサを備え、
前記スイッチ回路として、前記電源ラインと前記接地ラインとの間に直列接続され、それぞれの接続点が前記フレーム接地ラインに接続された第１および第２のスイッチ回路を備えたことを特徴とする付記１記載の電源装置。
【００４９】
（付記３）  前記第１および第２のスイッチ回路には、少なくとも１つの放電抵抗が直列に接続されたことを特徴とする付記２記載の電源装置。
（付記４）  前記第１および第２のスイッチ回路は、前記コモンモードチョークコイルより前記直流電源側において前記電源ラインと前記接地ラインとに接続されたことを特徴とする付記２記載の電源装置。
【００５０】
（付記５）  前記第１および第２のスイッチ回路は、前記コモンモードチョークコイルと前記オンボード電源回路との間で前記電源ラインと前記接地ラインとに接続されたことを特徴とする付記２記載の電源装置。
【００５１】
（付記６）  前記フレーム接地ラインは、前記オンボード電源回路の２次側における信号接地ラインと共通接続されたことを特徴とする付記２記載の電源装置。
（付記７）  前記電源ラインと前記接地ラインとの間の電圧を検出し、検出電圧が一定値以下のときに前記スイッチ回路を短絡させるスイッチ制御回路をさらに有することを特徴とする付記１記載の電源装置。
【００５２】
（付記８）  前記スイッチ回路として、前記電源ラインと前記接地ラインとの間の電圧に応じて開閉するノーマリオン型のリレー回路を備えたことを特徴とする付記１記載の電源装置。
【００５３】
（付記９）  前記スイッチ回路として、フォトダイオードにより前記電源ラインと前記接地ラインとの間の電圧に応じて開閉するノーマリオン型のフォトＭＯＳリレー回路を備えたことを特徴とする付記１記載の電源装置。
【００５４】
（付記１０）  絶縁型のオンボード電源回路と、前記オンボード電源回路の出力電圧により駆動されるデータ処理回路とを含む複数のパッケージが挿抜可能に搭載され、前記複数のパッケージに共通の直流電源が供給されるデータ処理装置において、
前記各パッケージは、
前記オンボード電源回路の一次側において、前記オンボード電源回路に対して前記直流電源からの電圧を伝送する電源ラインおよび接地ラインにそれぞれ直列に接続されたコモンモードチョークコイルと、前記電源ラインと前記接地ラインとの間に接続された１つ以上のコンデンサとからなるノイズフィルタと、
前記電源ラインと前記接地ラインとの間に前記ノイズフィルタのコンデンサと並列に接続され、前記オンボード電源回路と前記直流電源との間が通電状態のときに開放され、非通電状態のときに短絡されるスイッチ回路と、
を有することを特徴とするデータ処理装置。
【図面の簡単な説明】
【００５５】
【図１】実施の形態に係る局舎内装置において、各パッケージに設けられる電源回路の第１の構成例を示す図である。
【図２】実施の形態に係る局舎内装置の全体構成を示す図である。
【図３】シェルフの構成例を示す斜視図である。
【図４】各パッケージに設けられる電源回路の第２の構成例を示す図である。
【図５】各パッケージに設けられる電源回路の第３の構成例を示す図である。
【図６】各パッケージに設けられる電源回路の第４の構成例を示す図である。
【図７】各パッケージに設けられる電源回路の第５の構成例を示す図である。
【図８】各パッケージに設けられる電源回路の第６の構成例を示す図である。
【図９】各パッケージに設けられる電源回路の第７の構成例を示す図である。
【図１０】各パッケージに設けられる電源回路の第８の構成例を示す図である。
【図１１】各パッケージに設けられる電源回路の第９の構成例を示す図である。
【図１２】各パッケージに設けられる電源回路の第１０の構成例を示す図である。
【図１３】従来の局舎内装置の電源部の構成例を示す図である。
【符号の説明】
【００５６】
１０  局舎電源
２１〜２３  データ処理装置
３０，３１，３２ａ，３２ｂ，３３  シェルフ
４０  パッケージ
１１０  ＦＥＴ
１２０  オンボード電源回路（ＯＢＰ）
１３０  負荷
１４０  電源監視制御回路
１５０  スイッチ制御回路
Ｃ１〜Ｃ１０  コンデンサ
Ｄ１  ダイオード
Ｅ  直流電源
Ｈ１  ヒューズ
Ｌ１，Ｌ２コモンモードチョークコイル
Ｎ１〜Ｎ３  ノード
Ｒ１  抵抗
Ｒ１１，Ｒ１２  放電抵抗
ＳＷ１，ＳＷ２  スイッチ
【図１】
2006280131.tif 000003
【図２】
2006280131.tif 000004
【図３】
2006280131.tif 000005
【図４】
2006280131.tif 000006
【図５】
2006280131.tif 000007
【図６】
2006280131.tif 000008
【図７】
2006280131.tif 000009
【図８】
2006280131.tif 000010
【図９】
2006280131.tif 000011
【図１０】
2006280131.tif 000012
【図１１】
2006280131.tif 000013
【図１２】
2006280131.tif 000014
【図１３】
2006280131.tif 000015