(57)【要約】【課題】  コストアップを小さく抑えたまま、受信機のジッタ耐性を確実にテストすることができる通信装置を提供する。【解決手段】  送信機１０を構成するパラレル・シリアル変換器１１でパラレル・データＰＤをシリアル・データに変換しジッタ付加回路１２でジッタを付加して内部ループバック経路３０を経由して受信機２０を構成する入力経路切替器２２に入力し、ＣＤＲ２３でクロックとデータを抽出し、さらにシリアル・パラレル変換器２４でパラレル・データＰＤに変換して、受信機２０のジッタ耐性テストをテストする。【選択図】        図１
2006025114.tif 000002
【特許請求の範囲】
【請求項１】
データを外部に向けて送信する送信機と外部から送信されてきたデータを受信する受信機とを備えた通信装置において、
前記送信機が、データにジッタを付加するジッタ付加回路を備えたことを特徴とする通信装置。
【請求項２】
前記ジッタ付加回路によりジッタが付加されたデータを内部を経由して前記受信機に伝達する内部ループバック経路を備えたことを特徴とする請求項１記載の通信装置。
【請求項３】
前記ジッタ付加回路が、データ依存性ジッタを付加するジッタ付加回路であることを特徴とする請求項１記載の通信装置。
【請求項４】
前記ジッタ付加回路が、デジタルローパスフィルタを用いてデータ依存性ジッタを付加するジッタ付加回路であることを特徴とする請求項３記載の通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを外部に向けて送信する送信機と外部から送信されてきたデータを受信する受信機とを備えた通信装置に関する。
【背景技術】
【０００２】
従来より、データを外部に向けて送信する送信機と外部から送信されてきたデータを受信する受信機とを備え、高速にシリアル通信を行なう通信装置が知られている。このような通信装置を構成する受信機の特性の１つにジッタ耐性がある。ジッタを多く含むシリアル・データは、受信機においてエラーの発生を招き、通信の品質を低下させることとなる。このため、高速シリアル通信においては、ジッタの少ないシリアル・データを送信することができる送信機、送信機から受信機にシリアル・データが到達する間にジッタが付加されないようなケーブルやプリント基板等の媒体、およびシリアル・データに多くのジッタが含まれていても正常に受信することができる受信機を用いることが望ましい。
【０００３】
受信機に入力されるシリアル・データに含まれるジッタには、送信機が本来持っているジッタと、送信機から送信されたシリアル・データが受信機に到達する間にケーブルやプリント基板上の伝送経路を伝達することで付加されるデータ依存性ジッタと呼ばれるジッタとがある。データ依存性ジッタは、媒体の周波数帯域が限られていることに起因して生じる。例えば、シリアル通信のデータ・レートが２．５Ｇｂｐｓ（ギガビット／秒）である場合、シリアル・データには１．２５ＧＨｚ、０．６２５ＧＨｚ、０．３１２５ＧＨｚ、０．１５６２５ＧＨｚ、０．０７８１２５ＧＨｚ、０．０３９０６２５ＧＨｚ…という基本周波数を持つ波形が含まれる。ここで、媒体の透過周波数特性が一定ではなく高周波側で低下している場合、例えば１．２５ＧＨｚの周波数における波形の振幅は比較的大きく減衰し、０．０３９０６２５ＧＨｚの周波数における波形の振幅はさほど減衰しないこととなる。その結果、媒体を通過した後のシリアル・データで構成される波形は、周波数成分毎に異なる振幅をもち、これがデータ依存性ジッタそのものとなる。このように、データ依存性ジッタは、高周波側における波形の振幅の減衰が大きいことに起因して発生する。
【０００４】
高速シリアル通信を行なう通信装置のテストの中で、通信装置を構成する受信機のジッタ耐性テストは重要である。一般に、通信装置のテストにおいては、ループバックテスト（もしくは折返し通信テスト）と称される技術がしばしば用いられる。この技術は、送信機から出力されるシリアル・データを受信機へ入力することで実現される。例えば、通信装置の内部で送信機と受信機を直接接続（内部ループバック）して、送信機が正常にシリアル・データを出力することができることや、受信機が正常にシリアル・データを受信することができることを確認する技術が提案されている（特許文献１参照）。
【特許文献１】特開２００３−３２４４９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したループバックテストでは、送信機が本来持っているジッタに対する受信機のジッタ耐性のみをテストすることはできるものの、送信機と受信機の間にはケーブルやプリント基板などの媒体が存在しないため、データ依存性ジッタ耐性をテストすることは困難である。
【０００６】
受信機のデータ依存性ジッタ耐性をテストするには、送信機からシリアル・データを一旦通信装置の外部に出力し、ケーブルやプリント基板などの媒体を介することでデータ依存性ジッタを意図的に付加し、ジッタが付加されたシリアル・データを受信機に入力する方法が考えられる。このように、通信装置の内部から外部へ、一旦シリアル・データを出力することを外部ループバックと称する。
【０００７】
しかしながら、外部ループバックで受信機のデータ依存性ジッタ耐性をテストするには、そのテストを行なうためのテスト・システムに、ケーブルやプリント基板等を備えた付帯設備が必要となる。ケーブルやプリント基板によって付加されるデータ依存性ジッタの量はケーブルやプリント基板の長さに依存して増加する。例えば、テストの対象となる通信装置に、１ｍのプリント基板を伝送するための伝送距離能力が求められており、その能力をテストする場合は１ｍのプリント基板を追加する必要がある。このため、テスト・システムのコストや、付帯設備の設計工数の増加に伴うコストが増加するという問題がある。
【０００８】
また、通信装置が多数個搭載されている回路装置をテストしようとする場合、テスト・システムヘ追加する付帯設備はさらに複雑さを増す。例えば、１ｍの伝送距離能力が求められている通信装置が４８個搭載された回路装置をテストする場合は、１ｍのプリント基板を４８枚用意する必要がある。このような追加は、多くのテスト・システムにおいては現実的ではなく、このような付帯設備をテスト・システムに追加すると、そのテスト・システムが複雑化するため、テスト・システムの安定性が損なわれたり操業効率が低下するという問題が発生する。
【０００９】
本発明は、上記事情に鑑み、コストアップを小さく抑えたまま、受信機のジッタ耐性を確実にテストすることができる通信装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成する本発明の通信装置は、データを外部に向けて送信する送信機と外部から送信されてきたデータを受信する受信機とを備えた通信装置において、
上記送信機が、データにジッタを付加するジッタ付加回路を備えたことを特徴とする。
【００１１】
本発明の通信装置は、データを外部に向けて送信する送信機が、データにジッタを付加するジッタ付加回路を備えたものであるため、外部から送信されてきたデータを受信する受信機のジッタ耐性をテストするにあたり、上記送信機の内部であらかじめジッタが含まれるデータを発生し、内部ループ経路や外部ループ経路を経由して上記受信機に入力すれば済む。従って、テストに伴うコストアップを小さく抑えたまま、受信機のジッタ耐性を確実にテストすることができる。
【００１２】
ここで、本発明の通信装置は、上記ジッタ付加回路によりジッタが付加されたデータを内部を経由して上記受信機に伝達する内部ループバック経路を備えたものであることが好ましい。
【００１３】
このような内部ループバック経路を備えると、コストアップを一層小さく抑えたまま、受信機のジッタ耐性を確実にテストすることができる。
【００１４】
また、上記ジッタ付加回路が、データ依存性ジッタを付加するジッタ付加回路であることも好ましい態様である。
【００１５】
上記ジッタ付加回路が、データ依存性ジッタを付加するジッタ付加回路であると、データ依存性ジッタを意図的に付加するための付帯設備は不要である。従って、コストアップを小さく抑えたまま、受信機のデータ依存性ジッタ耐性を簡単に且つ確実にテストすることができる。
【００１６】
さらに、上記ジッタ付加回路が、デジタルローパスフィルタを用いてデータ依存性ジッタを付加するジッタ付加回路であることも好ましい。
【００１７】
データ依存性ジッタは、送信機からのデータが受信機に到達する間にケーブルやプリント基板上の伝送経路を伝達することでデータに付加されるジッタであり、高周波側で振幅減衰が大きいことに起因して発生する。そこで、デジタルローパスフィルタを用いて送信機からのデータの高周波帯域を制限すると、後述する実施形態に示すように簡単な回路構成でデータ依存性ジッタを付加することができる。
【発明の効果】
【００１８】
本発明の通信装置によれば、コストアップを小さく抑えたまま、受信機のジッタ耐性を確実にテストすることができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施の形態を説明する。
【００２０】
図１は、本発明の第１実施形態の通信装置の回路構成を示すブロック図である。
【００２１】
図１には、本発明の第１実施形態の通信装置１とテスト・システム２の一部が示されている。
【００２２】
通信装置１には、シリアル・データを外部に向けて送信する送信機１０と、外部から送信されてきたシリアル・データを受信する受信機２０と、内部ループバック経路３０とが備えられている。
【００２３】
送信機１０には、パラレル・シリアル変換器１１と、ジッタ付加回路１２が備えられている。パラレル・シリアル変換器１１には、パラレル・データＰＤが入力される。このパラレル・シリアル変換器１１は、入力されたパラレル・データＰＤをシリアル・データに変換してジッタ付加回路１２に向けて出力する。
【００２４】
ジッタ付加回路１２には、シリアル・データが入力される。また、このジッタ付加回路１２には、ジッタ・コントロール信号Ａが入力される。ジッタ付加回路１２は、ジッタ・コントロール信号Ａに応じた量のジッタを、入力されたシリアル・データに付加する。
【００２５】
一方、受信機２０には、入力バッファ２１と、入力経路切替器２２と、クロック・データ・再生器（ＣＤＲ）２３と、シリアル・パラレル変換器２４とが備えられている。入力バッファ２１には、ジッタ付加回路１２によりジッタが付加されたシリアル・データが、テスト・システム２を構成する外部ループバック経路２＿１を経由して入力される。
【００２６】
また、入力経路切替器２２の一方には、ジッタ付加回路１２によりジッタが付加されたシリアル・データが、通信装置１を構成する内部ループバック経路３０を経由して伝達される。また、入力経路切替器２２の他方には、入力バッファ２１からのシリアル・データが入力される。さらに、入力経路切替器２２の制御端子には、入力経路切替信号Ｂが入力される。この入力経路切替器２２は、入力経路切替信号Ｂのレベルに応じて内部ループバック経路３０を経由して入力されるシリアル・データもしくは入力バッファ２１からのシリアル・データを出力する。
【００２７】
ＣＤＲ２３には、入力経路切替器２２からのシリアル・データが入力される。このＣＤＲ２３は、入力されたシリアル・データからクロックとデータを抽出してシリアル・パラレル変換器２４に出力する。
【００２８】
シリアル・パラレル変換器２４には、上記クロックおよびデータが入力される。このシリアル・パラレル変換器２４は、これらクロックおよびデータに基づいてパラレル・データＰＤを生成して、図示しない内部回路に向けて出力する。
【００２９】
このように構成された通信装置１において、送信機１０のジッタ付加機能と受信機２０のジッタ耐性テストの関係について詳細に説明する。
【００３０】
送信機１０を構成するパラレル・シリアル変換器１１は、パラレル・データＰＤをシリアル・データに変換する。変換されたシリアル・データは、ジッタ付加回路１２に入力される。ジッタ付加回路１２は、ジッタ・コントロール信号Ａにより、通常動作時にはそのままシリアル・データを出力するように制御され、受信機２０のジッタ耐性テストを行なうテスト動作時には適切な量のジッタがシリアル・データに付加されるように制御される。
【００３１】
上記テスト動作時において、ジッタが付加されてジッタ付加回路１２から出力されたシリアル・データは、通信装置１の外部に出力されるとともに、内部ループバック経路３０を経由して受信機２０を構成する入力経路切替器２２に入力される。
【００３２】
ここで、内部ループバック経路３０を経由して受信機２０のジッタ耐性テストを行なう場合は、内部ループバック経路３０側からのジッタが付加されたシリアル・データがＣＤＲ２３に入力されるように、入力経路切替器２２が入力経路切替信号Ｂで切り替えられる。ＣＤＲ２３では、このシリアル・データからクロックとデータを抽出する。ここで、受信機２０のジッタ耐性とは、ＣＤＲ２３のジッタ耐性に他ならない。これらクロックとデータはシリアル・パラレル変換器２４に入力され、そのシリアル・パラレル変換器２４でパラレル・データＰＤに変換されて受信機２０の内部に取り込まれる。
【００３３】
尚、外部ループバック経路２＿１を経由して受信機２０のジッタ耐性テストを行なう場合は、入力バッファ２１側からのジッタが付加されたシリアル・データがＣＤＲ２３に入力されるように、入力経路切替器２２を入力経路切替信号Ｂで切り替えればよい。
【００３４】
第１実施形態の通信装置１は、送信機１０が、データにジッタを付加するジッタ付加回路１２を備えたものであるため、受信機２０のジッタ耐性テストにあたり、送信機１０のジッタ付加回路１２でシリアル・データにジッタを付加し、そのジッタが付加されたシリアル・データを、内部ループバック経路３０を経由して受信機２０に入力すれば済む。また、外部ループバック経路２＿１を用いて受信機２０のジッタ耐性をテストする場合であっても、テスト・システム２に要求される外部ループバック経路２＿１は単純な構造で良く、従ってジッタ耐性テストに伴うコストアップを小さく抑えたまま、受信機２０のジッタ耐性を確実にテストすることができる。
【００３５】
さらに、第１実施形態の通信装置１によれば、テスト・システム２に変更をさほど加えないため、テスト・システム２の安定性が保たれ、操業効率の低下を招くことが防止される。
【００３６】
次に、本発明の第２実施形態の通信装置について説明する。尚、本発明の第２実施形態の通信装置の回路構成は、図１に示す通信装置１の回路構成と比較し、ジッタ付加回路が異なっている点を除いて、図１に示す通信装置１の回路構成と同じであるため、本発明の第２実施形態の通信装置の回路構成については図示省略する。
【００３７】
図２は、本発明の第２実施形態の通信装置の送信機を構成するジッタ付加回路を示す図である。
【００３８】
図２に示すジッタ付加回路１２０は、入力されるシリアル・データＩＤの高周波帯域を制限することでそのシリアル・データＩＤにデータ依存性ジッタを付加するものであり、具体的には、以下に説明するデジタルローパスフィルタを用いてデータ依存性ジッタを付加する。
【００３９】
このジッタ付加回路１２０には、メインの出力バッファ１２１と、高周波帯域の増幅率を抑制するためのバッファ１２２，１２３，１２４が備えられている。また、各バッファ１２１，１２２，１２３，１２４に対応して各フリップ・フロップ１２５（Ｆ１），１２６（Ｆ２），１２７（Ｆ３），１２８（Ｆ４）および各電流制限回路１３１，１３２，１３３，１３４が備えられている。各バッファ１２１，１２２，１２３，１２４の各一端は共通接続され抵抗素子１２９を介して電源Ｖｄｄに接続されるとともに、各バッファ１２１，１２２，１２３，１２４の各他端は、各電流制限回路１３１，１３２，１３３，１３４の各一端に接続されている。さらに、各電流制限回路１３１，１３２，１３３，１３４の各他端はグラウンドＧＮＤに接続されている。ここで、各電流制限回路１３２，１３３，１３４に流れる各電流Ｉ１，Ｉ１，Ｉ１は、電流制限回路１３１に流れる電流Ｉ０の０．０７倍（Ｉ１＝Ｉ０×０．０７）である。また、各フリップ・フロップ１２５，１２６，１２７，１２８の各クロック端子にはクロック信号ＣＬＫが入力され、フリップ・フロップ１２８にはシリアル・データＩＤが入力される。
【００４０】
このように構成されたジッタ付加回路１２０は、入力されるシリアル・データＩＤ側から順に、バッファ１２４，電流制限回路１３４，フリップ・フロップ１２８からなる１ビット目の組と、バッファ１２３，電流制限回路１３３，フリップ・フロップ１２７からなる２ビット目の組と、バッファ１２２，電流制限回路１３２，フリップ・フロップ１２６からなる３ビット目の組と、バッファ１２１，電流制限回路１３１，フリップ・フロップ１２５からなる４ビット目の組とからなる４ビット構成のデジタルローパスフィルタの機能を有する。
【００４１】
ここで、バッファ１２１，１２２，１２３，１２４に流れる電流Ｉ０，Ｉ１，Ｉ１，Ｉ１，Ｉ１を適当に制御することで、入力されるシリアル・データＩＤに対してデータ依存性ジッタを付加することができる。このようにして、ジッタ付加回路１２０からデータ依存性ジッタが付加されたシリアル・データＯＵＴが出力される。
【００４２】
図３は、図２に示すジッタ付加回路から出力されるシリアル・データのアイ・ダイアグラムの一例を示す図である。
【００４３】
図３の横軸は時間ｔ（ｎｓｅｃ）を示し、図３の縦軸は電圧（Ｖ）を示す。このアイ・ダイアグラムは、２．５Ｇｂｐｓのランダムなシリアル・データＩＤを、図２に示すジッタ付加回路１２０を介して出力した結果を表わしており、ジッタ付加回路１２０から出力されるシリアル・データＯＵＴの時間領域トレースの連続的なフレームを重複させることにより形成されている。各フレームの持続時間は、シリアル・データＯＵＴの１ビット期間に対応している。
【００４４】
図３から明らかなように、例えば、１ビット毎に変化する高周波信号を表わすシリアル・データＯＵＴ１と、４ビット毎に変化する低周波信号を表わすシリアル・データＯＵＴ４とを比較すると、高周波信号を表わすシリアル・データＯＵＴ１の振幅のほうが低周波信号を表わすシリアル・データＯＵＴ４の振幅よりも小さくなっている。このように、バッファ１２１，１２２，１２３，１２４に流れる電流Ｉ０，Ｉ１，Ｉ１，Ｉ１，Ｉ１を適当に制御することで、高周波側の振幅減衰が大きいことに起因するデータ依存性ジッタが生成されて、ジッタ付加回路１２０からデータ依存性ジッタが付加されたシリアル・データＯＵＴが出力される。
【００４５】
第２実施形態の通信装置は、上述したデータ依存性ジッタを付加するジッタ付加回路１２０を備えたものであるため、データ依存性ジッタを意図的に付加するためのケーブルやプリント基板等を備えた付帯設備は不要である。従って、テストに伴うコストを小さく抑えたまま、受信機のデータ依存性ジッタ耐性を簡単に且つ安定的にテストすることができる。また、ジッタ付加回路１２０は、図２に示すデジタルローパスフィルタを用いてデータ依存性ジッタを付加するものであるため、簡単な回路構成で済む。さらに、従来のテスト・システムでは実現が困難である多数の通信装置を備えた回路構成の場合であっても、対応が容易である。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１実施形態の通信装置の回路構成を示すブロック図である。
【図２】本発明の第２実施形態の通信装置の送信機を構成するジッタ付加回路を示す図である。
【図３】図２に示すジッタ付加回路から出力されるシリアル・データのアイ・ダイアグラムの一例を示す図である。
【符号の説明】
【００４７】
１  通信装置
２  テスト・システム
２＿１  外部ループバック経路
１０  送信機
１１  パラレル・シリアル変換器
１２，１２０  ジッタ付加回路
２０  受信機
２１  入力バッファ
２２  入力経路切替器
２３  クロック・データ・再生器（ＣＤＲ）
２４  シリアル・パラレル変換器
３０  内部ループバック経路
１２１，１２２，１２３，１２４  バッファ
１２５，１２６，１２７，１２８  フリップ・フロップ
１２９  抵抗素子
１３１，１３２，１３３，１３４  電流制限回路
【図１】
2006025114.tif 000003
【図２】
2006025114.tif 000004
【図３】
2006025114.tif 000005