(57)【要約】【課題】  階調電圧生成回路が備える演算増幅器に必要なチップ面積を削減する。【解決手段】  本発明にかかる階調電圧生成回路１０は、高電位基準電圧ＶＤＤと低電位基準電圧ＶＳＳとの間に直列接続された複数の抵抗Ｒ０乃至Ｒｎを備えるラダー抵抗１１と、ラダー抵抗１１が備える抵抗間の電圧から１の電圧を選択するセレクタ回路１２と、セレクタ回路１２により選択された電圧を入力電圧とする入力段・駆動段回路１３と、入力段・駆動段回路１３に駆動されて階調電圧を出力する複数の出力段回路１４及び１５と、入力段・駆動段回路１３から出力段回路１４及び１５に印加される駆動電圧を保持するコンデンサＣＰ１、ＣＮ１、ＣＰ２及びＣＮ２と、入力段・駆動段回路１３の接続先を前記複数の出力段回路１４及び１５の間で切り替えるスイッチとを備えるものである。【選択図】  図１
2006078731.tif 000002
【特許請求の範囲】
【請求項１】
高電位基準電圧と低電位基準電圧との間に直列接続された複数の抵抗を備えるラダー抵抗と、
前記ラダー抵抗が備える抵抗間の電圧から１の電圧を選択するセレクタと、
前記セレクタにより選択された電圧を入力電圧とする入力・駆動段と、
前記入力・駆動段に駆動されて階調電圧を出力する複数の出力段と、
前記入力・駆動段から前記出力段に印加される駆動電圧を保持するコンデンサと、
前記入力・駆動段の接続先を前記複数の出力段の間で切り替えるスイッチと、
を備える階調電圧生成回路。
【請求項２】
前記出力段は、相補型トランジスタであり、
前記コンデンサは、前記相補型トランジスタのゲートとソースの間に設けたことを特徴とする請求項１に記載の階調電圧生成回路。
【請求項３】
第１の階調電圧を出力する第１の相補型トランジスタと、
第２の階調電圧を出力する第２の相補型トランジスタと、
前記第１の相補型トランジスタのゲートとソースの間に設けた第１のコンデンサと、
前記第２の相補型トランジスタのゲートとソースの間に設けた第２のコンデンサと、
前記第１の相補型トランジスタ及び前記第２の相補型トランジスタを駆動可能な入力・駆動段と、
前記入力・駆動段の接続先を、前記第１の相補型トランジスタ又は前記第２の相補型トランジスタの間で切り替えるスイッチとを備え、
前記スイッチを切り替えて前記入力・駆動段と前記第１の相補型トランジスタを接続することにより、前記入力・駆動段と前記第１の相補型トランジスタが１の演算増幅器として動作して、前記第１の階調電圧を出力するとともに、前記第１のコンデンサを充電して前記第１の相補型トランジスタのゲート・ソース間電圧を保持し、
前記スイッチを切り替えて前記入力・駆動段と前記第２の相補型トランジスタを接続することにより、前記入力・駆動段と前記第２の相補型トランジスタが１の演算増幅器として動作して、前記第２の階調電圧を出力するとともに、前記第２のコンデンサを充電して前記第２の相補型トランジスタのゲート・ソース間電圧を保持し、
前記入力・駆動段の接続先を前記第２の相補型トランジスタに切り替えた後も、前記第１のコンデンサに保持されたゲート・ソース間電圧によって前記第１の相補型トランジスタを駆動し、前記第１の階調電圧を引き続き出力する階調電圧生成回路。
【請求項４】
高電位基準電圧と低電位基準電圧の間を分圧して得られる複数の電圧から１の電圧を選択可能なセレクタを備え、
前記セレクタにより選択された１の電圧を前記入力・駆動段の入力電圧とする、請求項３に記載の階調電圧生成回路。
【請求項５】
前記高電位基準電圧と前記低電位基準電圧との間は、前記高電位基準電圧と前記低電位基準電圧との間に直列接続された複数の可変抵抗によって分圧する、請求項４に記載の階調電圧生成回路。
【請求項６】
表示素子を駆動するための階調電圧の生成方法であって、
前記階調電圧を出力する複数の相補型トランジスタのうちの第１の相補型トランジスタと前記複数の相補型トランジスタを駆動するための駆動回路とを接続し、
前記第１の相補型トランジスタから第１の階調電圧を出力するとともに、前記第１の相補型トランジスタのゲートとソースの間に設けた第１のコンデンサを充電してゲート・ソース間電圧を保持し、
前記駆動回路の接続先を、前記複数の相補型トランジスタのうちの第２の相補型トランジスタに切り替え、
前記第２の相補型トランジスタから第２の階調電圧を出力するとともに、前記第２の相補型トランジスタのゲートとソースの間に設けた第２のコンデンサを充電してゲート・ソース間電圧を保持し、
前記駆動回路の接続先を前記第２の相補型トランジスタに切り替えた後も、前記第１のコンデンサに保持されたゲート・ソース間電圧によって前記第１の相補型トランジスタを駆動して前記第１の階調電圧を引き続き出力する階調電圧生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多階調の表示装置を駆動するための階調電圧生成回路及び階調電圧生成方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス方式の液晶表示装置における液晶パネルの輝度調整は、液晶パネルの各画素が備えるＴＦＴのソース端子に対する印加電圧を変更することによって行われる。このため液晶表示装置は、所望の階調数に応じた印加電圧（以下、階調電圧と呼ぶ）を生成することができる階調電圧生成回路を備えている。
【０００３】
図３は、階調数が８階調の場合における階調番号とＴＦＴのソース端子に対する印加電圧の関係の一例を示したものである。点２１乃至点２８は、８階調の階調電圧を示している。図３に示す８階調の輝度調整を行う液晶表示装置であれば、８階調の階調電圧を生成できる階調電圧生成回路を備える必要がある。同様に６４階調の輝度調整を行う液晶表示装置であれば、６４階調の階調電圧を生成可能な階調電圧生成回路が必要となる。このような階調電圧生成回路は、例えば特許文献１乃至３に開示されている。
【０００４】
階調電圧生成回路を備えた液晶表示装置の構成例を図４に示す。階調電圧生成回路４１において生成された階調電圧信号は、信号線ドライバ４２に入力される。信号線ドライバ４２は、液晶パネル４３の信号線、すなわち画素が備えるＴＦＴのソース端子に電圧を印加するためのソース線に対して、階調電圧を供給する。信号線ドライバ４２は、階調電圧生成回路４１の出力する階調電圧信号から画像データ信号Ｓｄに対応した階調電圧を選択し、選択した階調電圧を信号線に供給して液晶パネル４３を駆動する。
【０００５】
図４において、走査線ドライバ４４は、液晶パネル４３の走査線、すなわちＴＦＴにゲート電圧を印加するためのゲート線に電圧を供給する。上述した信号線ドライバ４２が、走査線ドライバ４４の走査タイミングに合わせて、全ての信号線に各画素の輝度に応じた階調電圧を印加していくことによって、液晶パネル４３に１フレーム分の画像を表示することができる。
【０００６】
ここで、従来の階調電圧生成回路４１の構成例を図５に示す。高電位基準電圧ＶＤＤ及び低電位基準電圧ＶＳＳの間がラダー抵抗５１によって分圧され、ｎ点の階調電圧が生成される。ラダー抵抗５１によって分圧された階調電圧は、演算増幅器ＯＰ１乃至ＯＰｎの非反転入力端子に入力される。演算増幅器ＯＰ１乃至ＯＰｎは、出力端子と反転入力端子とを接続する負帰還回路を備え、入力電圧と等しい電圧を出力することによって出力インピーダンスの変換を行う電圧フォロアである。演算増幅器ＯＰ１乃至ＯＰｎの出力電圧Ｖ１乃至Ｖｎが、階調電圧信号として信号線ドライバ４２に出力される。例えば、階調数が８の場合、８個の演算増幅器ＯＰ１乃ＯＰ８の出力電圧Ｖ１乃至Ｖ８が階調電圧として信号線ドライバ４２に出力される。
【０００７】
さらに、図５の階調電圧生成回路４１は、演算増幅器ＯＰ１乃至ＯＰｎの出力側に設けたラダー抵抗５２によって演算増幅器ＯＰ１乃至ＯＰｎの出力電圧をさらに分圧して、より多階調の階調電圧を生成することもできる。特許文献３には、１０個の演算増幅器の出力電圧をさらに抵抗分割することにより、６４階調の階調電圧を得る構成例が示されている。
【０００８】
また、図５に示すように、ラダー抵抗５１を構成している直列接続された抵抗を可変抵抗とした階調電圧生成回路もある（例えば特許文献１又は３を参照）。可変抵抗の抵抗値を変更すると演算増幅器のＯＰ１乃至ＯＰｎに対する入力電圧が変化し、これによって演算増幅器ＯＰ１乃至ＯＰｎの出力電圧Ｖ１乃至Ｖｎが変化する。したがって、ラダー抵抗５１を構成する可変抵抗の抵抗値を変更することにより、所望の階調特性となるよう階調電圧を調整することができる。
【特許文献１】特開平６−３４８２３５号公報
【特許文献２】特開平１１−２８１９５３号公報
【特許文献３】特開２００２−３６６１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した従来の階調電圧生成回路では、階調電圧を出力するための演算増幅器を階調数に応じて多数用いる必要がある。通常、８階調の階調電圧生成回路であれば、８個の演算増幅器を用いて階調電圧を生成する。また、特許文献３に開示された６４階調の階調電圧を生成する階調電圧生成回路は、１０個の演算増幅器を用いている。このように多階調の階調電圧を生成する階調電圧生成回路は、チップ上に多数の演算増幅器を配置しなければならず、チップ面積が大きくなるという問題がある。
【００１０】
本発明は上述の事情を考慮してなされたものであり、階調電圧生成回路のチップ面積を削減可能な階調電圧生成回路及び階調電圧生成方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明にかかる階調電圧生成回路は、高電位基準電圧と低電位基準電圧との間に直列接続された複数の抵抗を備えるラダー抵抗と、前記ラダー抵抗が備える抵抗間の電圧から１の電圧を選択するセレクタと、前記セレクタにより選択された電圧を入力電圧とする入力・駆動段と、前記入力・駆動段に駆動されて階調電圧を出力する複数の出力段と、前記入力・駆動段から前記出力段に印加される駆動電圧を保持するコンデンサと、前記入力・駆動段の接続先を前記複数の出力段の間で切り替えるスイッチとを備えるものである。このような構成により、階調電圧を出力するために必要な複数の演算増幅器の間で入力・出力段を共通化することができるため、チップ面積を削減できる。
【００１２】
なお、前記出力段は相補型トランジスタであり、前記コンデンサは前記相補型トランジスタのゲートとソースの間に設けることとすればよい。
【００１３】
また、本発明にかかる階調電圧生成回路は、第１の階調電圧を出力する第１の相補型トランジスタと、第２の階調電圧を出力する第２の相補型トランジスタと、前記第１の相補型トランジスタのゲートとソースの間に設けた第１のコンデンサと、前記第２の相補型トランジスタのゲートとソースの間に設けた第２のコンデンサと、前記第１の相補型トランジスタ及び前記第２の相補型トランジスタを駆動可能な入力・駆動段と、前記入力・駆動段の接続先を、前記第１の相補型トランジスタ又は前記第２の相補型トランジスタの間で切り替えるスイッチとを備え、前記スイッチを切り替えて前記入力・駆動段と前記第１の相補型トランジスタを接続することにより、前記入力・駆動段と前記第１の相補型トランジスタが１の演算増幅器として動作して、前記第１の階調電圧を出力するとともに、前記第１のコンデンサを充電して前記第１の相補型トランジスタのゲート・ソース間電圧を保持し、前記スイッチを切り替えて前記入力・駆動段と前記第２の相補型トランジスタを接続することにより、前記入力・駆動段と前記第２の相補型トランジスタが１の演算増幅器として動作して、前記第２の階調電圧を出力するとともに、前記第２のコンデンサを充電して前記第２の相補型トランジスタのゲート・ソース間電圧を保持し、前記入力・駆動段の接続先を前記第２の相補型トランジスタに切り替えた後も、前記第１のコンデンサに保持されたゲート・ソース間電圧によって前記第１の相補型トランジスタを駆動し、前記第１の階調電圧を引き続き出力することを特徴とするものである。このような構成によっても、階調電圧を出力するために必要な複数の演算増幅器の間で入力・出力段を共通化することができるため、チップ面積を削減できる。
【００１４】
なお、前記階調電圧生成回路は、高電位基準電圧と低電位基準電圧の間を分圧して得られる複数の電圧から１の電圧を選択可能なセレクタを備え、前記セレクタにより選択された１の電圧を前記入力・駆動段の入力電圧とするよう構成することが望ましい。
【００１５】
さらに、前記高電位基準電圧と前記低電位基準電圧との間は、前記高電位基準電圧と前記低電位基準電圧との間に直列接続された複数の可変抵抗によって分圧することが望ましい。
【００１６】
一方、本発明にかかる階調電圧生成方法は、表示素子を駆動するための階調電圧の生成方法であって、前記階調電圧を出力する複数の相補型トランジスタのうちの第１の相補型トランジスタと前記複数の相補型トランジスタを駆動するための駆動回路とを接続し、前記第１の相補型トランジスタから第１の階調電圧を出力するとともに、前記第１の相補型トランジスタのゲートとソースの間に設けた第１のコンデンサを充電してゲート・ソース間電圧を保持し、前記駆動回路の接続先を、前記複数の相補型トランジスタのうちの第２の相補型トランジスタに切り替え、前記第２の相補型トランジスタから第２の階調電圧を出力するとともに、前記第２の相補型トランジスタのゲートとソースの間に設けた第２のコンデンサを充電してゲート・ソース間電圧を保持し、前記駆動回路の接続先を前記第２の相補型トランジスタに切り替えた後も、前記第１のコンデンサに保持されたゲート・ソース間電圧によって前記第１の相補型トランジスタを駆動して前記第１の階調電圧を引き続き出力するものである。このような方法により、階調電圧生成回路において階調電圧を出力するために必要な複数の演算増幅器の間で入力・出力段を共通化することができるため、階調電圧生成回路のチップ面積を削減できる。
【発明の効果】
【００１７】
本発明により、階調電圧生成回路において階調電圧を出力するために必要な複数の演算増幅器の間で入力・出力段を共通化することができるため、階調電圧生成回路のチップ面積を削減可能な階調電圧生成回路及び階調電圧生成方法を提供することができる。
【発明を実施するための最良の形態】
【００１８】
発明の実施の形態１．
一般的な演算増幅器は、入力段回路、駆動段回路及び出力段回路から構成される。ここで入力段回路は、非反転入力端子の入力電圧と反転入力端子への入力電圧との差電圧を増幅して駆動段回路に出力する。駆動段回路は、入力段回路が出力する差電圧を出力段回路へ伝達する。また、出力段回路は、駆動段回路から入力された電圧信号に従って、液晶素子等の外部負荷を駆動するための電圧を出力する。本発明の実施の形態にかかる階調電圧生成回路１０は、上述した従来の階調電圧生成回路４１等が備える演算増幅器（電圧フォロア）の構成において、入力段回路及び出力段回路を複数の演算増幅器の間で共通化し、出力段回路のみを個別に設けたことを特徴としている。
【００１９】
本実施の形態にかかる階調電圧生成回路の構成を図１に示す。図１に示すラダー抵抗１１は、直列接続された抵抗Ｒ０乃至Ｒｎによって、高電位基準電圧ＶＤＤと低電位基準電圧ＶＳＳの間を分圧する。なお、抵抗Ｒ０乃至Ｒｎは固定抵抗であってもよいが、図１に示すように可変抵抗としてもよい。抵抗Ｒ０乃至Ｒｎを可変抵抗とすると、背景技術において説明したように、抵抗Ｒ０乃至Ｒｎの抵抗値を変更することによって、所望の階調特性となるよう階調電圧を調整することができる。
【００２０】
セレクタ回路１２は、抵抗Ｒ０乃至Ｒｎによって分割された各点のいずれかを選択することにより、入力段・駆動段回路１３の非反転入力端子１３１に入力する電圧を選択する回路である。なお、セレクタ回路１２は、入力段・駆動段回路１３に入力する電圧を選択できればよいから、例えば、抵抗Ｒ０乃至Ｒｎによって分割された各点に対して設けたｎ個のスイッチのオン・オフ動作によって、入力段・駆動回路１３への入力電圧を選択する構成としてもよい。
【００２１】
一方、入力段・駆動段回路１３は、演算増幅器を構成する入力段回路及び駆動段回路に該当する回路である。入力段・駆動段回路１３は、後述する出力段回路１４又は１５と組み合わせることによって、出力インピーダンスの変換を行う１台の電圧フォロアとして動作する。入力段・駆動段回路１３の出力段駆動端子１３２及び１３３は、後述する出力段回路１４又は１５を構成するトランジスタのゲート端子に接続される。また、反転入力端子１３４は、後述する出力段回路１４又は１５の出力と接続される。
【００２２】
出力段回路１４及び１５は、演算増幅器を構成する出力段回路に該当する回路である。
出力段回路１４は、ＰチャネルＭＯＳトランジスタＭＰ１のドレインとＮチャネルＭＯＳトランジスタＭＮ１のドレインとを接続して構成されている。トランジスタＭＰ１及びＭＮ１のドレインが、ラダー抵抗１６と接続され、かつ、入力段・駆動段回路１３の反転入力端子１３４に接続される。また、トランジスタＭＰ１のゲートが入力段・駆動段回路１３の出力段駆動端子１３２と接続され、トランジスタＭＮ１のゲートが、入力段・駆動段回路１３の出力段駆動端子１３３と接続される。さらに、出力段回路１４は、ＰチャネルＭＯＳトランジスタＭＰ１のゲートとソースの間にコンデンサＣＰ１を備えており、ＮチャネルＭＯＳトランジスタＭＮ１のゲートとソースの間にコンデンサＣＮ１を備えている。さらに出力段回路１４は、入力段・駆動段回路１３との接続をオン・オフするためのスイッチＳＷ１を備えている。
【００２３】
なお、出力段回路１５の構成は、出力段回路１４の構成と同じであるため、説明を省略する。また、図１では説明の簡略化のために、出力段回路１４及び１５以外の出力段回路の記載を省略しているが、本実施の形態にかかる階調電圧生成回路１０は、ｎ階調の階調電圧Ｖ１乃至Ｖｎを生成するために合計ｎ個の出力段回路を備えている。つまり、階調電圧生成回路１０は、１つの入力段・駆動段回路１３に対してｎ個の出力段回路が接続される構成となっている。
【００２４】
図１に示した階調電圧生成回路１０は、出力段回路の出力電圧の数と等しい階調数の階調電圧を出力する構成であるが、ラダー抵抗１６によって出力段回路の出力電圧をさらに分圧することにより、さらに多階調の階調電圧を生成することとしてもよい。
【００２５】
続いて、階調電圧生成回路１０の動作について説明する。以下では、セレクタ回路１２において図１の端子Ｔ１を選択した場合の非反転入力端子１３１に入力される電圧を出力段回路１４からの出力電圧Ｖ１として出力する場合の動作、及びセレクタ回路１２において端子Ｔ２を選択した場合の非反転入力端子１３１に入力される電圧を出力段回路１５からの出力電圧Ｖｎとして出力する場合の動作について説明を行う。なお、端子Ｔ１の電圧をＶｉｎ１、端子Ｔ２の電圧をＶｉｎ２とする。
【００２６】
（１）まず始めに、セレクタ回路１２において端子Ｔ１を選択する。さらに、出力段回路１４が備えるスイッチＳＷ１をオン状態とし、スイッチＳＷ２を含む出力段回路１４以外の出力段回路が備えるスイッチをオフ状態にする。これにより、入力段・出力段回路１３と出力段回路１４によって１つの演増増幅器、具体的には電圧フォロアが構成される。このとき、非反転入力端子１３１に入力された端子Ｔ１の電圧Ｖｉｎ１が、入力段・駆動段回路１３及び出力段回路１４を伝達して電圧Ｖ１として出力される。また、コンデンサＣＰ１及びＣＮ１が充電され、コンデンサＣＰ１及びＣＮ１は、それぞれトランジスタＭＰ１、ＭＮ１のゲートとソース間の電圧ＶＧＳを保持する。
【００２７】
（２）次に、スイッチＳＷ１をオフ状態として、出力段回路が備える全てのスイッチをオフ状態とする。このとき、コンデンサＣＰ１及びＣＮ１に保持された電圧によって、スイッチＳＷ１をオフ状態にする前と同様のゲート・ソース間電圧がトランジスタＭＰ１及びＭＮ１に印加され、出力段回路１４の出力電圧Ｖ１が保持される。
【００２８】
（３）セレクタ回路１２において端子Ｔ２を選択する。さらに、出力段回路１５が備えるスイッチＳＷ２をオン状態とし、スイッチＳＷ１を含む出力段回路１５以外の出力段回路が備えるスイッチをオフ状態にする。これにより、入力段・出力段回路１３と出力段回路１５によって１つの演増増幅器、具体的には電圧フォロアが構成される。このとき、非反転入力端子１３１に入力された端子Ｔ２の電圧Ｖｉｎ２が、入力段・駆動段回路１３及び出力段回路１５を伝達して電圧Ｖｎとして出力される。また、コンデンサＣＰｎ及びＣＮｎが充電され、コンデンサＣＰｎ及びＣＮｎは、それぞれトランジスタＭＰｎ、ＭＮｎのゲートとソース間の電圧ＶＧＳを保持する。
【００２９】
（４）スイッチＳＷ２をオフして、全てのスイッチをオフ状態とする。このとき、コンデンサＣＰｎ及びＣＮｎに保持された電圧によって、スイッチＳＷ２をオフ状態にする前と同様のゲート・ソース間電圧がトランジスタＭＰｎ及びＭＮｎに印加され、出力段回路１５の出力電圧Ｖｎが保持される。
【００３０】
上記の（１）から（４）の動作を行うことによって、出力段回路１４及び１５の出力電圧を所望の階調電圧に調整することができる。なお、上記の（１）から（４）の動作においては、出力電圧Ｖ１を調整すると出力電圧Ｖｎにずれが生じ、逆に、出力電圧Ｖｎを調整すると出力電圧Ｖ１にずれが生じるという状況が発生する。しかしながら、上記の（１）から（４）の動作を繰り返し実施することにより、上述のずれの発生は小さくなり、最終的な出力電圧は所望の電圧値に収束する。上記の（１）から（４）の動作をｍ回行った際の出力電圧Ｖ１及びＶｎの電圧値は以下の式により表すことができる。
Ｖ１＝Ｖｉｎ１−（Ｖｉｎ１／４ｍ − Ｖｉｎ２／（２・４ｍ−１））
Ｖｎ＝Ｖｉｎ２−（Ｖｉｎ２／４ｍ − Ｖｉｎ１／（２・４ｍ））
これらの式から、上記の動作を繰り返すことによりＶ１はＶｉｎ１に収束し、ＶｎはＶｉｎ２に収束することが分かる。
【００３１】
図２は、出力電圧Ｖ１及びＶｎが収束していく様子を示すシミュレーション波形である。なお、図２に示すシミュレーションでは、Ｖｉｎ１＝＋４Ｖ、Ｖｉｎ２＝＋３．５Ｖとし、（１）から（４）の一連の動作を０．０４ｍｓ周期で繰り返し行った。図２から、数回の繰り返し動作によって、出力電圧Ｖ１及びＶｎが所望の電圧値に収束することが分かる。
【００３２】
以上に説明したように、従来の階調電圧生成回路は、階調数に応じた演算増幅器を必要としていたところ、本発明にかかる階調電圧生成回路は、１つの入力段・駆動段回路と複数の出力段回路で構成できる。このため、階調電圧生成回路に必要なチップ面積を削減することが可能となる。また、図４に示した従来の液晶表示装置の階調電圧生成回路４１を本発明にかかる階調電圧生成回路１０に置き換えることにより、階調電圧生成回路のチップ面積を削減した液晶表示装置を構成することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明にかかる階調電圧生成回路１０の構成図である。
【図２】本発明にかかる階調電圧生成回路の出力電圧を示す波形図である。
【図３】階調番号と液晶パネルへの印加電圧との関係を示す図である。
【図４】従来の液晶表示装置の構成図である。
【図５】従来の階調電圧生成回路の構成図である。
【符号の説明】
【００３４】
１０  階調電圧生成回路
１１、１６  ラダー抵抗
１２  セレクタ回路
１３  入力段・駆動段回路
１３１  非反転入力端子
１３２、１３３  出力段駆動端子
１３４  反転入力端子
１４、１５  出力段回路
ＭＰ１、ＭＰ２  ＰチャネルＭＯＳトランジスタ
ＭＮ１、ＭＮ２  ＮチャネルＭＯＳトランジスタ
ＳＷ１、ＳＷ２  スイッチ
ＣＰ１、ＣＮ１、ＣＰ２、ＣＮ２  コンデンサ
【図１】
2006078731.tif 000003
【図２】
2006078731.tif 000004
【図３】
2006078731.tif 000005
【図４】
2006078731.tif 000006
【図５】
2006078731.tif 000007