(57)【要約】【課題】  入力信号の１／３の周波数を持った鋸波信号を生成するためのパルス信号を安定的に生成する分周回路を提供する。【解決手段】  Ｔフリップフロップ２１は、発振器１０が生成するパルス信号Ｂの立上りエッジに同期して出力状態を反転させる。Ｔフリップフロップ２２は、Ｔフリップフロップ２１のＱ＿端子から出力される論理信号Ｃの立上りエッジに同期して出力状態を反転させる。論理和回路２６は、論理信号ＣとＴフリップフロップ２２のＱ＿端子から出力される論理信号Ｄとの論理和を出力する。遅延回路２７は、論理和回路２６の出力信号の立上りエッジを遅延させることにより遅延信号Ｅを生成する。論理積回路２８は、遅延信号Ｅを利用してＴフリップフロップ２１をリセットする。遅延信号Ｅの論理を反転させることにより得られるパルス信号は、鋸波生成回路３０に与えられる。【選択図】      図１
2006319446.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数の入力信号の立上りエッジまたは立下りエッジの一方に同期して出力の状態が反転する第１のフリップフロップと、
上記第１のフリップフロップから出力される信号の立上りエッジまたは立下りエッジの一方に同期して出力の状態が反転する第２のフリップフロップと、
上記第１のフリップフロップの出力信号と上記第２のフリップフロップの出力信号が入力され、上記第１のフリップフロップのリセット時に出力される信号と反転された信号が第１のフリップフロップから出力されるとともに、第２のフリップフロップから反転信号と非反転信号のどちらか一方が出力された時に出力の状態を反転する論理信号を出力する論理回路と、
上記論理信号に基づいて上記第１のフリップフロップをリセットするリセット回路、
を有する分周回路。
【請求項２】
上記論理信号の立上りエッジまたは立下りエッジの一方を遅延させる遅延回路を有し、上記リセット回路は上記遅延回路の出力に応じて上記第１のフリップフロップをリセットすることを特徴とする請求項１に記載の分周回路。
【請求項３】
上記入力信号は、鋸波信号を生成する際に得られるパルス信号である
ことを特徴とする請求項１に記載の分周回路。
【請求項４】
一定の電流を生成する第１の電流源と、
上記第１の電流源により充電される第１のコンデンサと、
上記第１のコンデンサの電圧と参照電圧とを比較するコンパレータと、
上記第１のコンデンサの電圧が上記参照電圧よりも大きくなったときに、上記第１のコンデンサを放電させる第１のスイッチ、をさらに有し、
上記コンパレータの出力が上記第１のフリップフロップへの入力信号であることを特徴とする請求項１に記載の分周回路。
【請求項５】
上記論理信号の立上りエッジまたは立下りエッジの一方を遅延させる遅延回路と、
一定の電流を生成する第２の電流源と、
上記第２の電流源により充電される第２のコンデンサと、
上記遅延回路の出力に従って上記第２のコンデンサを放電させる第２のスイッチ、
をさらに有することを特徴とする請求項１に記載の分周回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を１／３分周する分周回路に係わり、特に、入力信号の１／３の周波数の鋸波信号を生成するための分周回路に係わる。
【背景技術】
【０００２】
従来より、各種電気回路において鋸波信号が利用されている。そして、様々な周波数の鋸波信号が必要となる場合がある。
図３は、所望の周波数の鋸波信号を生成する従来の信号生成回路の構成を示す図である。図３に示す信号生成回路１００は、入力矩形波信号の１／３の周波数の鋸波信号を生成するものとする。
【０００３】
分周回路１０１は、入力信号ａを１／３分周する分周回路であり、例えば、特許文献１に記載されている。なお、特許文献１に記載の１／３分周回路は、排他的論理和ゲートおよび２個のフリップフロップから構成され、入力矩形波信号を１／３分周して５０パーセントデューティの矩形波信号を生成する。
【０００４】
分周回路１０１から出力される分周信号ｂは、排他的論理和回路１０２の入力端子Ａに与えられる。また、遅延回路１０３は、分周信号ｂを遅延させることにより遅延信号ｃを生成し、排他的論理和回路１０２の入力端子Ｂに与える。なお、遅延回路１０３は、分周信号ｂの立上りエッジのみを遅延させる。そして、鋸波信号生成回路１１０は、排他的論理和回路１０２から出力されるパルス信号ｄを利用して鋸波信号ｅを生成する。なお、鋸波信号生成回路１１０は、電流源１１１、電流源１１１が生成する電流を充電するコンデンサＣ、パルス信号ｄに従ってコンデンサＣを放電するｎＭＯＳトランジスタから構成される。
【０００５】
図４は、図３に示す信号生成回路１００の動作を説明するタイミングチャートである。図４において、分周信号ｂは、入力信号ａの周波数の１／３であり、そのデューティは５０パーセントである。なお、特許文献１に記載の１／３分周回路は、５０パーセントデューティの分周信号を生成する。
【０００６】
遅延信号ｃは、分周信号ｂの立上りエッジのみを遅延させた矩形波信号である。したがって、排他的論理和回路１０２により生成されるパルス信号ｄは、分周信号ｂの立上りエッジから遅延信号ｃの立上りエッジまでの期間のみＨレベルとなる。これにより、幅の狭いパルスが所定周期で繰り返されるパルス信号ｄが得られる。そして、このパルス信号ｄは、鋸波信号生成回路１１０が備えるｎＭＯＳトランジスタのゲートに与えられる。
【０００７】
ｎＭＯＳトランジスタは、そのゲートにＬレベルが与えられている期間は、オフ状態である。この期間は、コンデンサＣが充電されてゆき、出力電圧は時間経過に対して直線的に上昇していく。続いて、ゲートにＨレベルが与えられると、ｎＭＯＳトランジスタがオン状態になり、コンデンサＣは放電される。これにより、出力電圧は急速に低下する。そして、パルス信号ｄに従ってこの動作が繰り返されることによって、鋸波信号ｅが生成される。このように、鋸波信号を生成するためには、パルス幅の狭い所定周波数のパルス信号が必要である。
【０００８】
ここで、図３に示す信号生成回路１００においては、排他的論理和回路１０２に入力される分周信号ｂおよび遅延信号ｃからパルス信号ｄが生成されるが、分周信号ｂおよび遅延信号ｃの立下りエッジのタイミングを互いに完全に一致させることは困難である。そして、分周信号ｂおよび遅延信号ｃの立下りエッジのタイミングが互いに一致しないと、図４において破線で示すように、そのタイミングのずれに応じてパルスｘが生成されてしまう。そうすると、このパルスｘによりｎＭＯＳトランジスタがターンオンされ、コンデンサＣが放電されて電圧が低下するので、鋸波信号の波形が変形してしまう。すなわち、安定した鋸波信号が得られなくなってしまう。
【０００９】
このように、従来の技術では、入力信号の１／３の周波数を持った鋸波信号を生成するためのパルス幅の狭いパルス信号を生成することは困難であった。このため、入力信号の１／３の周波数を持った安定した鋸波信号を得ることができなかった。
【特許文献１】特開平５−４８４３２号公報（図１、図２、明細書の段落００１０〜００１６）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、入力信号の１／３の周波数を持った安定した鋸波信号または入力信号の１／３の周波数を持った鋸波信号を生成するためのパルス信号を生成する分周回路を提供することである。
【課題を解決するための手段】
【００１１】
本発明の分周回路は、所定の周波数の入力信号の立上りエッジまたは立下りエッジの一方に同期して出力の状態が反転する第１のフリップフロップと、上記第１のフリップフロップから出力される信号の立上りエッジまたは立下りエッジの一方に同期して出力の状態が反転する第２のフリップフロップと、上記第１のフリップフロップの出力信号と上記第２のフリップフロップの出力信号が入力され、上記第１のフリップフロップのリセット時に出力される信号と反転された信号が第１のフリップフロップから出力されるとともに、第２のフリップフロップから反転信号と非反転信号のどちらか一方が出力された時に出力の状態を反転する論理信号を出力する論理回路と、上記論理信号に基づいて上記第１のフリップフロップをリセットするリセット回路、を有する。
【００１２】
上記分周回路において、第１および第２のフリップフロップが所定の初期状態にあるときに、入力信号の１つ目のエッジ（立上りエッジまたは立下りエッジの一方）が与えられると、第１のフリップフロップの出力が反転する。続いて、２つ目のエッジにより第１のフリップフロップの出力が反転すると、第２のフリップフロップの出力も反転する。さらに、３つ目のエッジにより第１のフリップフロップの出力が反転すると、論理回路の出力が変化し、第１のフリップフロップがリセットされる。そうすると、第１のフリップフロップの出力が反転して初期状態に戻り、第２のフリップフロップの出力も再び反転して初期状態に戻る。これにより、論理回路の出力も元の状態に戻る。このように、入力信号の３個のエッジに対して、論理回路の出力において１個のパルスが生成される。すなわち、１／３分周が実現される。
【００１３】
論理回路から出力されるパルスの幅（時間）は、第１のフリップフロップをリセットするのに要する時間に相当するので、狭く（短く）なる。よって、必要に応じて遅延回路を併用することで、安定した鋸波信号を生成するために好適なパルス幅の狭いパルス信号が得られる。
【００１４】
また、論理和回路への１組の入力は、第１および第２のフリップフロップの出力信号である。ここで、第２のフリップフロップは、第１のフリップフロップの出力信号に従って動作するので、第１および第２のフリップフロップの出力信号のタイミングが互いにずれることはない。このため、論理和回路の出力において不要なパルスが生成されることはない。したがって、この信号を利用して鋸波信号を生成すれば、安定した鋸波信号が得られる。
【００１５】
上記分周回路において、上記論理信号の立上りエッジまたは立下りエッジの一方を遅延させる遅延回路をさらに備え、上記リセット回路は上記遅延回路の出力に応じて上記第１のフリップフロップをリセットするようにしてもよい。この構成によれば、第１のフリップフロップを確実にリセットできる。
【００１６】
また、上記分周回路において、上記入力信号は、鋸波信号を生成する際に得られるパルス信号であるようにしてもよい。この場合、一例としては、一定の電流を生成する第１の電流源と、上記第１の電流源により充電される第１のコンデンサと、上記第１のコンデンサの電圧と参照電圧とを比較するコンパレータと、上記第１のコンデンサの電圧が上記参照電圧よりも大きくなったときに上記第１のコンデンサを放電させる第１のスイッチ、をさらに設ける。そして、上記コンパレータの出力を上記第１のフリップフロップへの入力信号とする。この構成によれば、鋸波信号の１／３の周波数の信号を生成できる。
【００１７】
さらに、上記分周回路は、上記論理信号の立上りエッジまたは立下りエッジの一方を遅延させる遅延回路と、一定の電流を生成する第２の電流源と、上記第２の電流源により充電される第２のコンデンサと、上記遅延回路の出力に従って上記第２のコンデンサを放電させる第２のスイッチ、をさらに有するようにしてもよい。この構成によれば、入力信号の１／３の周波数の安定した鋸波信号が生成される。
【発明の効果】
【００１８】
本発明によれば、入力信号の１／３の周波数を持った鋸波信号または入力信号の１／３の周波数を持った鋸波信号を生成するためのパルス信号を安定的に生成できる。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明の実施形態の分周回路の構成を示す図である。図１に示す実施形態の分周回路１は、発振器１０、分周器２０、鋸波信号生成回路３０を備える。
発振器１０は、電流源（第１の電流源）１１、コンデンサ（第１のコンデンサ）Ｃ１、コンパレータ１２、ｎＭＯＳトランジスタ（第１のスイッチ）Ｍ１を備え、所定の周波数の鋸波信号Ａおよびパルス信号Ｂを生成する。電流源１１は、一定の電流を生成する。コンデンサＣ１は、電流源１１とグランド（接地）との間に設けられ、電流源１１が生成する電流により充電される。したがって、ｎＭＯＳトランジスタＭ１がオフ状態である期間は、コンデンサＣ１の両端電圧Ｖc1は、時間経過に対して直線的に上昇していく。コンパレータ１２は、電圧Ｖc1と予め設定されている参照電圧Ｖref とを比較する。そして、電圧Ｖc1よりも参照電圧Ｖref の方が高ければ「Ｌ」を出力し、参照電圧Ｖref よりも電圧Ｖc1の方が高ければ「Ｈ」を出力する。
【００２０】
ｎＭＯＳトランジスタＭ１のドレインは、コンデンサＣ１の正側端子に接続され、そのソースは接地されている。さらに、ｎＭＯＳトランジスタＭ１のゲートには、コンパレータ１２の出力信号が与えられる。そして、ｎＭＯＳトランジスタＭ１がオン状態に制御されると、コンデンサＣ１に充電されている電荷がそのｎＭＯＳトランジスタＭ１を介して放電される。
【００２１】
上記構成の発振器１０において、電圧Ｖc1は、鋸波信号Ａとして出力される。また、コンパレータ１２の出力は、鋸波信号Ａに同期したパルス信号Ｂとして出力される。
分周器２０は、Ｔフリップフロップ２１、２２、反転回路２３、２４、２５、論理和回路２６（論理回路）、遅延回路２７、論理積回路２８を備える。なお、Ｔフリップフロップは、入力エッジ（立上りエッジまたは立下りエッジ）により出力の状態（Ｈレベル／Ｌレベル）が反転する回路素子である。また、Ｔフリップフロップのリセット端子（Ｒ＿）にＬレベル信号が与えられると、Ｑ出力およびＱ＿出力は、それぞれ強制的に「Ｌ」および「Ｈ」になる。すなわち、リセット時には、Ｑ出力は「Ｌ」となり、Ｑ＿出力は「Ｈ」となる。
【００２２】
発振器１０により生成されるパルス信号Ｂは、Ｔフリップフロップ２１のＴ入力に与えられる。また、このパルス信号Ｂは、反転回路２３により論理が反転させられた後、Ｔフリップフロップ２１のＴ＿入力に与えられる。そして、Ｔフリップフロップ２１のＱ＿出力は、論理信号ＣとしてＴフリップフロップ２２のＴ入力に与えられる。また、この論理信号Ｃは、反転回路２４により論理が反転させられた後、Ｔフリップフロップ２２のＴ＿入力に与えられる。
【００２３】
Ｔフリップフロップ２２のＱ＿出力は、論理信号Ｄとして論理和回路２６の一方の入力端子に与えられる。論理和回路２６の他方の入力端子には、論理信号Ｃが与えられる。すなわち、論理和回路２６は、Ｔフリップフロップ２１のＱ＿出力である論理信号Ｃが、リセット時に出力される信号（Ｈレベル）が反転された信号（Ｌレベル）となるとともに、Ｔフリップフロップ２２のＱ＿出力が反転信号と非反転信号の一方であるＬレベルとなると、出力状態をＨレベルからＬレベルへ反転する論理信号を出力する。
【００２４】
そして、遅延回路２７は、論理和回路２６の出力を遅延させることにより遅延信号Ｅを生成する。ここで、遅延回路２７は、論理和回路２６の出力信号の立上りエッジのみを遅延させる。さらに、反転回路２５は、遅延信号Ｅの論理を反転させることによりパルス信号Ｆを生成する。
【００２５】
論理積回路（リセット回路）２８の一方の入力端子には固定的にＨレベル信号が与えられ、他方の入力端子には遅延信号Ｅが与えられる。そして、論理積回路２８の出力は、リセット信号としてＴフリップフロップ２１のリセット端子Ｒ＿に与えられる。
【００２６】
鋸波信号生成回路３０は、分周器２０から出力されるパルス信号Ｆを利用して鋸波信号Ｇを生成する。ここで、電流源（第２の電流源）３１は、一定の電流を生成する。コンデンサ（第２のコンデンサ）Ｃ２は、電流源３１とグランド（接地）との間に設けられ、電流源３１が生成する電流により充電される。ｎＭＯＳトランジスタ（第２のスイッチ）Ｍ２のドレインは、コンデンサＣ２の正側端子に接続され、そのソースは接地されている。さらに、ｎＭＯＳトランジスタＭ２のゲートには、パルス信号Ｆが与えられる。そして、パルス信号ＦによりｎＭＯＳトランジスタＭ２がオン状態に制御されると、コンデンサＣ２に充電されている電荷が放電される。
【００２７】
次に、実施形態の分周回路１の動作を説明する。まず、発振器１０の動作は以下の通りである。
電圧Ｖc1が参照電圧Ｖref よりも低いときは、コンパレータ１２の出力がＬレベルであり、ｎＭＯＳトランジスタＭ１はオフ状態である。よって、電流源１１によりコンデンサＣ１が充電されてゆき、電圧Ｖc1（すなわち、鋸波信号Ａの電位）は、時間経過に対して直線的に上昇していく。そして、電圧Ｖc1が参照電圧Ｖref を超えると、コンパレータ１２の出力がＬレベルからＨレベルに変化し、ｎＭＯＳトランジスタＭ１はオン状態に制御される。そうすると、コンデンサＣ１が急速に放電され、電圧Ｖc1は瞬時に接地電位に下がる。この結果、電圧Ｖc1が参照電圧Ｖref よりも低くなるので、再びｎＭＯＳトランジスタＭ１がオフ状態になり、電圧Ｖc1が上昇していく。
【００２８】
上記動作が繰り返されることにより、鋸波信号Ａが生成される。ここで、鋸波信号Ａの周波数は、電流源１１が生成する電流、コンデンサＣ１の容量、参照電圧Ｖref により決まる。また、コンパレータ１２の出力は、パルス信号Ｂとして出力される。すなわち、パルス信号Ｂは、鋸波信号Ａを生成する際に得られるものであり、鋸波信号Ａと同じ周波数である。
【００２９】
続いて、図２に示すタイミングチャートを参照しながら、実施形態の分周回路１の動作を説明する。なお、時刻Ｔ１以前は、Ｔフリップフロップ２１、２２のＱ＿出力がいずれもＨレベルであるものとする。
【００３０】
時刻Ｔ１においてパルス信号Ｂの立上りエッジがＴフリップフロップ２１のＴ入力に与えられる（パルス信号Ｂの立下りエッジがＴフリップフロップ２１のＴ＿入力に与えられる）。そうすると、Ｔフリップフロップ２１のＱ＿出力（論理信号Ｃ）は、ＨレベルからＬレベルに変化する。この場合、Ｔフリップフロップ２２のＴ入力には立下りエッジが与えられるので、そのＱ＿出力（論理信号Ｄ）は変化せずにＨレベルを保つ。このときＴフリップフロップ２１のＱ＿出力がリセット時に出力される信号（Ｈレベル）が反転された信号（Ｌレベル）となるが、Ｔフリップフロップ２２のＱ＿出力がＨレベルであるので、論理和回路２６の出力はＨレベルを保つ。
【００３１】
時刻Ｔ２においてパルス信号Ｂの次の立上りエッジがＴフリップフロップ２１のＴ入力に与えられると、Ｔフリップフロップ２１のＱ＿出力（論理信号Ｃ）は、ＬレベルからＨレベルに変化する。この場合、Ｔフリップフロップ２２のＴ入力に立上りエッジが与えられるので、Ｑ＿出力（論理信号Ｄ）はＨレベルからＬレベルに変化する。
【００３２】
時刻Ｔ３においてパルス信号Ｂのさらに次の立上りエッジがＴフリップフロップ２１のＴ入力に与えられると、Ｔフリップフロップ２１のＱ＿出力（論理信号Ｃ）は、ＨレベルからＬレベルに変化する。すなわち、Ｔフリップフロップ２１のＱ＿出力がリセット時に出力される信号（Ｈレベル）が反転された信号（Ｌレベル）となる。このとき、Ｔフリップフロップ２２のＱ＿出力（論理信号Ｄ）はＬレベルである。よって、論理和回路２６の出力がＨレベルからＬレベルに変化し、遅延回路２７の出力（遅延信号Ｅ）もＬレベルになる。そうすると、論理積回路２８の出力がＬレベルとなり、Ｔフリップフロップ２１がリセットされる。
【００３３】
Ｔフリップフロップ２１がリセットされると、そのＱ＿出力（論理信号Ｃ）が強制的にＨレベルに固定される。そうすると、Ｔフリップフロップ２２のＴ入力に立上りエッジが与えられることになるので、Ｔフリップフロップ２２のＱ＿出力（論理信号Ｄ）はＬレベルからＨレベルに変化する。この結果、論理和回路２６の出力がＬレベルからＨレベルに変化し、遅延回路２７の出力（遅延信号Ｅ）もＨレベルになる。すなわち、Ｔフリップフロップ２１は、リセット状態から解放される。これにより、Ｔフリップフロップ２１、２２は、時刻Ｔ１以前の状態に戻る。
【００３４】
パルス信号Ｆは、遅延回路２７の出力（遅延信号Ｅ）の論理を反転させることにより得られる。すなわち、パルス信号Ｆは、時刻Ｔ３においてパルスを有する。ここで、このパルスのパルス幅（パルス信号ＦがＨレベルである時間）は、遅延回路２７の遅延時間に相当し、鋸波信号生成回路３０のコンデンサＣ２を十分に放電させることができる時間である。
【００３５】
以降、上述の動作が繰り返される。この結果、パルス信号Ｂの３個のパルスに対して、パルス信号Ｆのパルスが１個だけ生成される。すなわち、分周器２０において１／３分周が実現される。また、遅延回路２７を介して論理積回路２８へ信号を出力しているので、遅延回路２７の遅延時間だけ論理積回路２８の出力がＬレベルに維持され、Ｔフリップフロップ２１のリセット時間が長い場合でも確実にリセットすることができる。
【００３６】
鋸波信号生成回路３０は、パルス信号Ｆを利用して鋸波信号Ｇを生成する。まず、パルス信号ＦがＬレベルである期間は、ｎＭＯＳトランジスタＭ２がオフ状態であり、コンデンサＣ２は電流源３１により充電されていく。すなわち、コンデンサＣ２の電位は時間経過に対して直線的に上昇していく。そして、パルス信号Ｆのパルスが与えられると、ｎＭＯＳトランジスタＭ２がターンオンし、コンデンサＣ２は急速に放電される。この結果、コンデンサＣ２の電位は瞬時に接地レベルに低下する。以降、この動作を繰り返すことにより、鋸波信号Ｇが生成される。つまり１／３分周されたＰＷＭ信号を生成することなく鋸歯信号Ｇが生成される。
【００３７】
このように、実施形態の分周回路１によれば、パルス信号Ｂの１／３の周波数を持った安定した鋸波信号Ｇが生成される。
また、Ｔフリップフロップ２２のリセット端子Ｒ＿はリセットされることがなく、Ｔフリップフロップ２１の出力にのみ依存して動作する。したがって、回路構成が複雑にならず、Ｔフリップフロップ２２のリセット状態での出力について考慮する必要がなく、設計が容易である。
【００３８】
なお、分周器２０は、上述したように、論理信号Ｃ、Ｄの論理和を求める論理和回路２６を含んで構成される。このため、仮に、例えば時刻Ｔ２の近傍において、論理信号Ｃの立上りエッジよりも先に論理信号Ｄの立下りエッジが生じるものとすると、パルス信号Ｆが瞬間的にＨレベルとなり、鋸波信号Ｇの波形が崩れてしまう。しかし、実際は、論理信号Ｄの立下りエッジは、論理信号Ｃの立上りエッジに起因して生じるので、論理信号Ｃの立上りエッジよりも先に論理信号Ｄの立下りエッジが生じることはあり得ない。したがって、パルス信号Ｆは、パルス信号Ｂを１／３分周することにより得られるパルス以外の不要なパルスを含むことはなく、鋸波信号Ｇの波形は安定する。
【００３９】
また、上述の実施例における鋸波信号Ａ、Ｇは、ｎＭＯＳトランジスタＭ１、Ｍ２がターンオンされると急激に接地レベルに下降する波形であるが、これに限定されるものではない。すなわち、鋸波信号Ａ、Ｇは、例えば、時間経過に対して直線的に上昇する区間および直線的に下降する区間を交互に繰り返す波形であってもよい。このような波形は、ｎＭＯＳトランジスタＭ１、Ｍ２と接地との間に抵抗を設けることにより実現される。
【００４０】
また、上述の実施例ではＴフリップフロップ２１、２２とも立上りエッジに同期して出力を反転させていたが、立下りエッジに同期させてもよく、Ｔフリップフロップ２１、２２それぞれで立上りエッジ、立下りエッジ別々に同期してもよい。
【００４１】
また、上述の実施例では入力信号としてパルス信号Ｂが分周器２０に入力されたが、任意のデューティのＰＷＭ信号でもよい。所定の周波数で第１のフリップフロップが立上りエッジまたは立下りエッジを認識できる信号であればよい。
【００４２】
また、上述の実施例では、論理和回路２６はＴフリップフロップ２１のＱ＿出力である論理信号Ｃが、リセット時に出力される信号（Ｈレベル）が反転された信号（Ｌレベル）となるとともに、Ｔフリップフロップ２２のＱ＿出力が反転信号と非反転信号の一方であるＬレベルとなると、出力状態をＨレベルからＬレベルへ反転する論理信号を出力する構成したが、この構成に限らない。例えば、Ｔフリップフロップ２２のＱ＿出力が反転信号と非反転信号の他方であるＨレベルとなるときに論理和回路２６は出力状態をＨレベルからＬレベルへ反転する論理信号を出力してもよい。
【００４３】
さらに、上述の実施例では、２個のＴフリップフロップが設けられているが、同等の機能を他の回路（例えば、ＪＫフリップフロップ）で実現してもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態の分周回路の構成を示す図である。
【図２】実施形態の分周回路の動作を説明するタイミングチャートである。
【図３】所望の周波数の鋸波信号を生成する従来の信号生成回路の構成を示す図である。
【図４】図３に示す信号生成回路の動作を説明するタイミングチャートである。
【符号の説明】
【００４５】
１      分周回路
１０    発振器
１１    電流源
１２    コンパレータ
２０    分周器
２１、２２  Ｔフリップフロップ
２３〜２５  反転回路
２６    論理和回路
２７    遅延回路
２８    論理積回路
３０    鋸波信号生成回路
３１    電流源
【図１】
2006319446.tif 000003
【図２】
2006319446.tif 000004
【図３】
2006319446.tif 000005
【図４】
2006319446.tif 000006