(57)【要約】【課題】光電変換装置に用いられる半導体装置において静電気ノイズが寄生素子に入力されることによる誤動作を防止できるようにする。【解決手段】本発明は、外部より入射される光信号に応じた電気信号を出力する光電変換素子７と該電気信号の処理を行う内部回路９と、内部回路９へ信号を入力または出力する信号端子１と、内部回路９に第1電位電圧を供給する第１電位端子２と内部回路９に第1電位よりも低い第２電位電圧を供給する第２電位端子３からなる半導体装置であって信号端子１と第1電位間に電気的に逆方向に接続され少なくとも１つのPN接合を有する第１保護素子４と第1電位と第2電位間に電気的に逆方向に接続した少なくとも１つのPN接合を有する第2保護素子５を設け静電気ノイズに対する耐性をあげるともに静電気破壊と光電変換素子誤作動を低減することが可能となった。【選択図】図１
2006319180.tif 000002
【特許請求の範囲】
【請求項１】
外部より入射される光信号に応じた電気信号を出力する光電変換素子と、該電気信号が入力される内部回路と、該内部回路へ信号を入力または出力する信号端子と、第１電圧を供給する第１電圧端子と、第１電圧よりも低い第２電圧を供給する第２電圧端子とを有する半導体装置であって、前記信号端子と第１電圧端子間に電気的に逆方向に接続され少なくとも１つのPN接合を有する第１保護素子と、前記第１電圧端子と前記第２電圧端子間に電気的に逆方向に接続した少なくとも１つのPN接合を有する第２保護素子とを設けたことを特徴とする半導体装置。
【請求項２】
１つの半導体基板上の前記信号端子と前記第１保護素子との間に前記第２保護素子を配置したことを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体チップ長辺側の一方の辺より、前記光電変換素子、前記内部回路、順に配置され、他方の辺の近傍に、前記信号端子、前記第１保護素子、前記第１保護素子より前記信号端子より近接に設けられた第２保護素子が配置されていることを特徴とする請求項１乃至請求項２に記載の半導体装置。
【請求項４】
P型半導体基板と、該P型半導体基板に形成された前記内部回路に接続された第１高濃度N型半導体領域と、第２電圧端子に接続された第１高濃度P型半導体領域によって構成される前記光電変換素子と、前記P型半導体基板に形成された低濃度N型半導体領域と、該低濃度Ｎ型半導体領域に形成され第１電圧端子に接続された第２高濃度N型半導体領域と、前記信号端子に接続された第２高濃度P型半導体領域によって構成される前記第1保護素子と、前記低濃度N型半導体領域に隣接するように前記P型基板上に設けられ第1電圧端子に接続された第３高濃度N型半導体領域と、第２電圧端子に接続された第３高濃度P型半導体領域によって構成される第２保護素子と、前記光電変換素子から出力された電気信号と前記入力端子より入力された電気信号とが入力された内部回路とを有して成ることを特徴とする請求項１乃至請求項３に記載の半導体装置。
【請求項５】
前記入力端子の近傍に第１電圧端子に接続された第３高濃度N型半導体領域を有することを特徴とする請求項１乃至請求項２に記載の半導体装置。
【請求項６】
前記第２高濃度N型半導体領域と前記第３高濃度N型半導体領域間の配線抵抗が０．１ｍΩから１００Ωであることを特徴とする請求項４乃至請求項５に記載の半導体装置。
【請求項７】
外部より入射される光信号に応じた電気信号を出力する光電変換素子と、該電気信号が入力される内部回路と、該内部回路へ信号を入力または出力する信号端子と、第1電圧を供給する第１電圧端子と、第1電圧よりも低い第２電圧を供給する第２電圧端子とを有する半導体装置であって、前記信号端子と第２電圧端子間に電気的に逆方向に接続され少なくとも１つのPN接合を有する第１保護素子と、前記第1電圧端子と前記第２電圧端子間に電気的に逆方向に接続した少なくとも１つのPN接合を有する第２保護素子とを設けたことを特徴とする半導体装置。
【請求項８】
１つの半導体基板上に前記入力端子と前記第１保護素子との間に前記第２保護素子を配置したことを特徴とする請求項７に記載の半導体装置。
【請求項９】
半導体チップ長辺側の一方の辺より、前記光電変換素子、前記内部回路、順に配置され、他方の辺の近傍に、前記信号端子、前記第１保護素子、前記第１保護素子より前記信号端子より近接に設けられた第２保護素子が配置されていることを特徴とする請求項７乃至請求項８に記載の半導体装置。
【請求項１０】
N型半導体基板と、該N型半導体基板に形成された前記内部回路に接続された第1高濃度P型半導体領域と、第１電圧端子に接続された第1高濃度N型半導体領域によって構成される前記光電変換素子と、前記N型半導体基板に形成され低濃度P型半導体領域と、該低濃度P型半導体領域に形成され、第２電圧端子に接続された第２高濃度P型半導体領域と、前記信号端子に接続された第２高濃度N型半導体領域によって構成される前記第1保護素子と、前記低濃度P型半導体領域に隣接するように前記N型基板上に設けられ第1電圧端子に接続された第３高濃度N型半導体領域と、第２電圧端子に接続された第３高濃度P型半導体領域によって構成される第２保護素子と、前記光電変換素子から出力された電気信号と前記入力端子より入力された電気信号とが入力された内部回路
とを有して成ることを特徴とする請求項６乃至請求項７に記載の半導体装置。
【請求項１１】
前記入力端子の近傍に第２電位に接続された第３高濃度P型半導体領域を有することを特徴とする請求項６乃至請求項８に記載の半導体装置。
【請求項１２】
前記第２高濃度P型半導体領域と前記第３高濃度P型半導体領域間の配線抵抗が０．１ｍΩから１００Ωであることを特徴とする請求項１０乃至請求項１１に記載の半導体装置。
【請求項１３】
前記信号端子に印加される信号の周波数が０．２MHz以上であることを特徴とする請求項１乃至請求項１２に記載の半導体装置。
【請求項１４】
長方形の形状をした半導体チップにおいてM個（Mは２以上の整数）の前記半導体装置の前記光電変換素子が前記長方形の長辺方向に沿って並べられていることを特徴とする請求項１乃至請求項１３に記載の半導体チップ。
【請求項１５】
長方形の形状をした光電変換装置においてＮ個（Nは２以上の整数）の請求項１４に記載されている半導体チップが前記長方形の長辺方向に沿って並べられていることを特徴とする光電変換装置。
【請求項１６】
イメージセンサ部に請求項１３記載の光電変換装置を用いたことを特徴とするスキャナ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号を電気信号に変換する半導体装置に関し、新たな保護素子を所定の位置に配置することにより静電破壊に対する耐性を向上させるとともに、静電気ノイズによる誤動作を防止するよう構成したことを特徴とする半導体装置とそれを用いた光電変換装置、もしくは当該光電変換装置を用いたスキャナに関する。
【背景技術】
【０００２】
種々の画像データを読み込むスキャナは、例えば図７に示すようにガラス面５４上に原稿を固定し下方から光を原稿に照射し、画像を読み取るイメージセンサ部５１を動かして原稿より反射された光を光電変換素子を介し、電気信号に変換し、コンピュータ等の情報機器にデータを転送する。フラットベッドスキャナ５００は、画像を読み取るイメージセンサ部５１、イメージセンサ部５１と入力された信号を処理しコンピュータ等に出力する制御部５２、制御部５２とイメージセンサ部５１を接続するフレキシブルケーブル５３、イメージセンサ部５１の上面に設けられたガラス部５４と筐体５５とからなっている。さらにイメージセンサ部は、図８示すよう複数の半導体チップ６００ａ、６００ｂ乃至６００ｎが、その長辺方向へ複数個並べられている。
【０００３】
例えば画像読み取り中にスキャナ、あるいはスキャナ周辺を人が触ったときに人体から静電気が放電される。当該パルス状の過大な静電気ノイズが半導体チップに印加されることによって半導体チップの内部回路が破壊される怖れがあった。
【０００４】
そこで従来これらの半導体チップにおいても、例えば特許文献１に示されるように、半導体装置６００の外部より入力される電気的信号が伝送される配線と電源電圧線間、半導体装置６００の外部より入力される電気的信号が伝送される配線と基準電圧線の間に電気的に逆方向に接続したダイオードを保護素子として挿入することにより、所定の電圧以上あるいは、所定電圧以下のパルス状静電気ノイズが印加された場合でも、内部回路６９が破壊されることを防止している。
【０００５】
図９は、従来のイメージセンサ部を構成する半導体装置６００の構成を示す図である。半導体装置６００は、第１静電気保護回路６０、電気的信号が入力される入力端子６１、電源電圧Vccが与えられる第１電圧端子６２、基準電圧Vssが与えられる第２電圧端子６３、一方が入力端子６１に接続されている第１抵抗６４、第１抵抗６４の他端にアノードが接続され、カソードが第１電位端子６２に接続されている第１ダイオード６５、第１抵抗６４の他端にカソードが接続され、アノードが第2電位端子６３に接続されている第２ダイオード６６、第１抵抗６４、第１保護素子６５のアノード、第２保護素子６６のカソードが接続されている点に一端が接続されている第２抵抗６７で構成されている。
【０００６】
さらに、入力される光を電気信号へと変換するフォトダイオード７０と、入力端子６１より第１静電保護回路６０、第１バッファ６８を介して電気的信号が入力され、これらの入力信号を処理し電気信号を出力する内部回路６９、内部回路６９の出力にアノード側が、第１電位端子６２にカソード側が接続されている第３ダイオード８１、内部回路６９の出力にカソード側が、第２電位端子６３にアノード側が接続されている第４ダイオード８２、第３ダイオード８１のアノード側、第４ダイオード８２のカソード側、内部回路６９の出力が接続されている点に接続されている出力端子８３で構成されている第２静電気保護回路８０で構成されている。
【０００７】
所定の異常電圧（Ｖｃｃ＋Ｖｆ１（Ｖ）、以下 第1正の過電圧とする。）以上の電圧が入力端子６１に印加された場合について図１０（ａ）の等価回路図を用いて説明する。ここで第１ダイオード６５の順方向電圧Ｖｆ１、第２ダイオード６６の順方向電圧Ｖｆ２とする。入力端子６１に第１正の過電圧以上の電圧が印加されても、第１ダイオード６５が順方向となるため、Ｉ＋の経路にて電流が流れるので、内部回路６９には第1正の過電圧以上の電圧が印加されることはない。
【０００８】
次に、入力端子に所定の異常電圧（Ｖｓｓ−Ｖｆ２  （Ｖ）、以下 第1負の過電圧とする。）以下の電圧が印加された場合について図１０（ｂ）の等価回路図を用いて説明する。入力端子６１に第１負の過電圧以下の電圧が印加された場合、第２ダイオード６６が順方向となるので、Ｉ−の経路にて電流が流れるため、内部回路６９には第１負の過電圧以下の電圧が印加されることはない。
【０００９】
ところで静電保護回路のダイオード６５、６６部および内部回路６９、光信号入力部７０は、半導体基板上Ｐｓｕｂでは、図９（ｂ）のような構造となっている。
Ｐ型基板Ｐｓｕｂ上に第１高濃度Ｎ型領域７０ａ、第１高濃度Ｐ型領域７０ｂで光電変換素子７０を、低濃度Ｎ型領域Ｎｗ内に第２高濃度Ｎ型領域６５ａ、第２高濃度Ｐ型領域６５ｂで第１保護素子６５を、第３高濃度Ｎ型領域６６ａ、第３高濃度Ｐ型領域６６ｂで第２保護素子６６を形成している。このように半導体基板上には規定の動作が行われるように様々な素子が形成される一方で、その素子の構造に起因して当初から意図していない素子、いわゆる寄生素子が形成される。
【００１０】
ここで図９（ｂ）において実線で示されている回路記号は目的をもって設けられた素子、一方破線で示された回路記号は、寄生素子とする。この場合寄生素子として寄生ＮＰＮトランジスタＰＴが第１高濃度Ｎ型領域７０ａ、第１高濃度Ｐ型領域７０ｂと第３高濃度Ｎ型領域６６ａによって形成されていることが示されている。
【００１１】
ここで寄生素子が有る場合、入力端子６１に第１正の過電圧以上の電圧が印加された場合の動作を説明する。入力端子６１に第１正の過電圧以上の電圧が印加されたときは、第１ダイオード６５が順方向となるため、Ｉ＋の経路にて電流が流れる。この場合は、図１０(ａ）の等価回路図で示される電流の経路Ｉ＋と同様、第１正の過電圧以上の電圧より内部回路６９は保護されるである。
【００１２】
次に、入力端子に第１負の過電圧以下の電圧が印加されたときの動作について説明する。この場合、第２ダイオード６６が順方向となるため、Ｉ−の経路にて電流が流れる。このとき内部回路６９に対しては図１０（ｂ）の等価回路図で示されるよう第１正の過電圧以上の電圧が印加されることはない。しかし、寄生トランジスタＰＴのベースである第１高濃度Ｐ型領域７０ｂが基準電圧Ｖｓｓに固定されている状態では、入力端子には、この場合寄生トランジスタＰＴが起動することとなり、不要な電流Ｉｐが第１高濃度Ｎ型領域７１ａから第２高濃度Ｎ型領域６６ａに流れることとなる、この電流Ｉｐは、光信号を電気信号に変換した時に発生する信号とは区別されないためノイズとして内部回路６９に伝達される。
【００１３】
特に光電変換素子７として用いられるフォトダイオードは、通常のダイオードに比べて増幅率が高いため、印加された静電気ノイズ信号までも増幅されてしまうこととなる。例えば、本来黒色で読み取られるべき箇所（フォトダイオードには電流が流れない。）を読み取り中に静電気ノイズが印加された場合、その部分の画素データは白点になってしまう等の画質の劣化が引き起こされていた。なお、入力回路について説明をおこなったが出力端子８３の近傍で静電気ノイズが発生した場合でも適用される。
【００１４】
特に図７に示すような、フラットベッドスキャナ５００においては、データの送受信を行っているフレキシブルケーブル５３と長辺方向に配置された半導体チップにつながる配線により制御部５２から半導体チップの端子に至までの電気配線が６０ｃｍから１ｍぐらいまでの長さとなっている。この電気配線が静電気ノイズを拾う一種のアンテナの役割を果たすので静電気ノイズが半導体チップに対して印加されやすい環境下で使用されていた。一般的に静電気ノイズを防止する方法として、画像を読み取るガラス５３への導電物質の混合や、金属を用いたガラス面へのシールドを用いる手段があるが、画像を読み込む為には光信号入力手段の上部または、その上方は無色透明であること不可欠であるため、そのような静電気ノイズ防止する手段を用いることは困難であった。
【特許文献１】特開平１１−５４７０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
解決しようとする問題点は、光電変換装置に用いられる半導体装置において静電破壊に対する耐性を保持すると同時に静電気ノイズが寄生素子に入力されることによる誤動作を防止できるようにする。
【課題を解決するための手段】
【００１６】
本発明は、外部より入射される光信号に応じた電気信号を出力する光電変換素子７と該電気信号の処理を行う内部回路９と、内部回路９へ信号を入力または出力する信号端子１と、第1電圧を供給する第１電圧端子２と第1電圧よりも低い第２電圧を供給する第２電圧端子３からなる半導体装置であって信号端子１と第1電圧端子間に電気的に逆方向に接続され少なくとも１つのPN接合を有する第１保護素子４と第1電圧端子と第２電圧端子間に電気的に逆方向に接続した少なくとも１つのPN接合を有する第２保護素子５を設けたことを特徴とする。
【００１７】
半導体装置１００は、１つの半導体基板上に入力端子１と第１保護素子４との間に第２保護素子５が配置されているのが望ましい。
【００１８】
前記半導体装置は、半導体チップ長辺側の一方の辺より、光電変換素子７、内部回路９、順に配置され、他方の辺の近傍に、信号端子１、第１保護素子４、第１保護素子４より信号端子１より近接に設けられた第２保護素子５が配置されていることが望ましい。
【００１９】
半導体装置１００は、P型半導体基板Ｐｓｕｂと、P型半導体基板Ｐｓｕｂに形成された内部回路９に接続された第1高濃度N型半導体領域7ａと、第2電圧端子に接続された第1高濃度P型半導体領域７ｂによって構成される光電変換素子７と、P型半導体基板Ｐｓｕｂに形成された低濃度N型半導体領域Ｎｗと、低濃度Ｎ型半導体領域Ｎｗに形成され第1電圧端子１に接続された第２高濃度N型半導体領域4ａと、信号端子１に接続された第２高濃度P型半導体領域４ｂによって構成される第1保護素子４と、低濃度N型半導体領域Ｎｗに隣接するようにＰ型基板上Ｐｓｕｂに設けられ第1電位に接続された第３高濃度N型半導体領域５ａと、第2電位に接続された第３高濃度P型半導体領域５ｂによって構成される第２保護素子５と、光電変換素子７から出力された電気信号と前記入力端子より入力された電気信号を処理する内部回路９とを有していることが望ましい。
【００２０】
半導体装置１００において信号端子１の近傍に第1電圧端子に接続された第３高濃度N型半導体領域５ａが配置されているのがより望ましい。
【００２１】
上記半導体装置において第２高濃度N型半導体領域4ａと第3高濃度N型半導体領域５ａ間の抵抗が０．１ｍΩから１００Ωであることが望ましい。
【００２２】
第２の特徴としては、外部より入射される光信号に応じた電気信号を出力する光電変換素子２７と該電気信号の処理を行う内部回路２９と、内部回路２９へ信号を入力または出力する信号端子２１と、第1電圧を供給する第１電圧端子２２と第1電圧よりも低い第２電圧を供給する第２電圧端子２３からなる半導体装置２００であって信号端子２１と第２電位間に電気的に逆方向に接続され少なくとも１つのPN接合を有する第１保護素子２４と前記第1電圧端子と前記第2電圧端子間に電気的に逆方向に接続した少なくとも１つのPN接合を有する第2保護素子２５を設けたことである。
【００２３】
半導体装置２００において、１つの半導体基板上に信号端子２１と第１保護素子２４との間に第２保護素子２５を配置されているのが望ましい。
【００２４】
前記半導体装置２００は、半導体チップ長辺側の一方の辺より、光電変換素子２７、内部回路２９、順に配置され、他方の辺の近傍に、信号端子２１、第１保護素子２４、第１保護素子より信号端子２１より近接に設けられた第２保護素子２５が配置されていることを特徴とする。
【００２５】
半導体装置２００は、N型半導体基板Ｎｓｕｂと、N型半導体基板Ｎｓｕｂに形成された内部回路２９に接続された第1高濃度P型半導体領域２７ｂと、第１電位に接続された第1高濃度N型半導体領域２７ａによって構成される光電変換素子２７と、N型半導体基板Ｎｓｕｂに形成された低濃度P型半導体領域Ｐｗと、低濃度Ｐ型基板Ｐｗに形成され第２電圧端子２３に接続された第２高濃度P型半導体領域２４ｂと、信号端子２１に接続された第２高濃度N型半導体領域２４ａによって構成される第1保護素子２４と、低濃度P型半導体領域Ｐｗに隣接するようにＮ型基板上Ｎｓｕｂに設けられ第1電圧端子に接続された第３高濃度N型半導体領域２５ａと、第２電圧端子に接続された第３高濃度P型半導体領域２５ｂによって構成される第２保護素子２５と、光電変換素子２７から出力された電気信号と入力端子２１より入力された電気信号を処理する内部回路２９とを有していることが望ましい。
【００２６】
半導体装置２００において入力端子２１の近傍に第２電圧端子に接続された第３高濃度P型半導体領域２５ｂが配置されているのがより望ましい。
【００２７】
半導体装置２００において第２高濃度Ｐ型半導体領域２４ｂと前記第3高濃度Ｐ型半導体領域２５ｂ間の抵抗が０．１ｍΩから１００Ωであることが望ましい。
【００２８】
半導体装置１００、２００において信号端子２１に入力される信号の周波数が０．２MHz以上であることが望ましい。
【００２９】
長方形の形状をした半導体チップ６００ａにおいてM個（Mは２以上の整数）の半導体装置１０の光電変換素子７が前記長方形の長辺方向に沿って並べられてもよい。
【００３０】
例えばイメージセンサの様に長方形の形状をした光電変換装置においてＮ個（Ｎは２以上の整数）の半導体チップ６００ａが長方形の長辺方向に沿って配置して用いられてもよい。
【００３１】
フラットベッドスキャナ５００や、シートフィードスキャナ４００、複写装置のイメージセンサ部に本願の半導体チップを用いた光電変換装置を用いてもよい。
【発明の効果】
【００３２】
本発明の半導体装置を用いることにより、当該半導体装置に対し、静電気ノイズの様なパルス状のノイズが入力された場合でも、縦構造に起因する寄生素子を構成する不純物領域の電位を固定することで寄生素子が起動することを抑制することができるので、画像への横筋の発生等の画像劣化を抑制することができる。さらに、従来入出力端子の電源電位側、基準電位側にそれぞれ電気的に逆方向接続していたダイオードの一方を設けずとも、基準電位と電源電位の間に電気的に逆方向に接続したダイオードを設けることで静電気破壊に耐性を向上させるとともに静電気ノイズによる内部回路の破壊を抑制することも可能となった。
【発明を実施するための最良の形態】
【００３３】
半導体装置に光電変換素子と静電気破壊防止回路を搭載している半導体装置において、その信号端子に静電気ノイズが印加された際でも、静電破壊への耐性をあげるとともに、静電ノイズによって光電変換素子が誤動作すること防止することを実現した。
【実施例１】
【００３４】
図１（a）は、本発明半導体装置の一実施例の構成を示す図である。本発明の半導体装置１００は、変動する電気的信号が入力される信号端子１、例えば電源電圧として第１電位Ｖｃｃが印加されている第１電圧端子２、例えば接地電圧として第１電圧より低い第２電圧Ｖｓｓが印加されている第２電圧端子３が端子として設けられている。アノードに信号端子１が、カソードが第1電位端子に接続されている第１保護素子４（保護素子の一例としてダイオードを示す。）、第１電圧端子にカソード側が、第２電圧端子３にアノード側が接続されている第２保護素子５、信号端子１と第１保護素子４のアノードが接続されている点に一端が接続されている抵抗６で静電保護回路１０を構成している。さらに、入力される光を電気信号へと変換する光電変換素子７と、光電変換素子７から出力された電気的信号と、信号端子１より第１静電保護回路１０、第１バッファ８を介して信号が入力され、これらの入力信号が入力され、これらの信号を用いて演算を行い、出力する内部回路９で構成されている。
【００３５】
図２（ａ）において、信号端子１に所定の電圧（Ｖｃｃ＋Ｖｆ１＋Ｖｂ２（Ｖ）、以下  第２正の過電圧）以上の電圧が印加された場合について説明をおこなう。ここで第１電圧を電源電圧Vcc、第２電圧を接地電圧Ｖｓｓ、第１保護素子の順方向電圧をＶｆ１、降伏電圧をＶｂ１、第２保護素子の順方向電圧をＶｆ２、降伏電圧をＶｂ２とする。信号端子１に第２正の過電圧以上の電圧が印加されたときは、第１保護素子４に対しては順方向、第２保護素子５に対しては逆方向である、Ｉ＋の経路にて電流が流れる。したがって第２正の過電圧以上の電圧が内部回路９に印加されることはない。
【００３６】
次に、図２（ｂ）において、信号端子１に所定の電圧（Ｖｓｓ−Ｖｆ２−Ｖｂ１  （Ｖ）、以下  第２負の過電圧）以下の電圧が印加されたときの動作について説明する。信号端子１に第２負の過電圧以下の電圧が印加された場合、第２保護素子５に対しては順方向、第１保護素子４に対しては逆方向である、Ｉ−の経路にて電流が流れる。したがって第２負の過電圧以下の電圧が内部回路６９に印加されることはない。
【００３７】
図１（ｂ）で示すよう半導体装置１００は、P型半導体基板Ｐｓｕｂと、P型半導体基板Ｐｓｕｂに形成された内部回路９、内部回路９に接続された第1高濃度N型半導体領域7ａと、第2電位に接続された第1高濃度P型半導体領域７ｂによって構成される光電変換素子７と、P型半導体基板Ｐｓｕｂに形成され低濃度N型半導体領域Ｎｗに形成され第1電位端子１に接続された第２高濃度N型半導体領域4ａと、信号端子１に接続された第２高濃度P型半導体領域４ｂによって構成される第1保護素子４と、低濃度N型半導体領域Ｎｗに隣接するように設けられ第1電位に接続された第３高濃度N型半導体領域５ａと、第2電位に接続された第３高濃度P型半導体領域５ｂによって構成される第２保護素子５と、光電変換素子７から出力された電気信号と信号端子より入力された入力信号とが入力され、これらの信号を用いて演算を行い、出力する内部回路９で構成されている。
【００３８】
ここで寄生素子として寄生トランジスタＰＴを考慮した動作について図１（ｂ）を用いて説明する。ここで第１電圧を電源電圧Vcc、第２電圧を接地電圧Ｖｓｓ、第１保護素子の順方向電圧をＶｆ１、降伏電圧をＶｂ１、第２保護素子の順方向電圧をＶｆ２、降伏電圧をＶｂ２とする。信号端子１に第２正の過電圧以上の電圧が印加されたときは、第１保護素子４に対しては順方向、第２保護素子５に対しては逆方向である、Ｉ＋の経路にて電流が流れる。したがって第２正の過電圧以上の電圧が内部回路９に印加されることはない。この場合は、図１０(ａ）の等価回路図で示される電流の経路Ｉ＋と同様、第２の正の過電圧以上の電圧より内部回路６９は保護される。また、静電ノイズによって寄生トランジスタＰＴが起動することは抑制されている
【００３９】
次に信号端子１に第２負の過電圧以下の電圧が印加されたときの動作について説明する。寄生トランジスタＰＴのコレクタである第1高濃度Ｎ型領域７ａは内部回路に、ベースである第１高濃度Ｐ型領域７ｂが第２電位Ｖｓｓに固定され、エミッタである第3高濃度状態５ａは第1電圧Ｖｃｃに固定されている。信号端子１に、第２負の過電圧以下の電圧が印加されても、寄生トランジスタＰＴのエミッタとなるはずの第３高濃度領域Ｎ型領域が第１電圧Ｖｃｃに固定されている。第１電圧Ｖｃｃ以下の電位には降下しないので、寄生トランジスタＰＴは動作しない。
【００４０】
従来の構造であれば図９（ｂ）に示す寄生トランジスタＰＴが起動することにより、不要な電流が流れ光電変換素子７が動作していたが、本願発明の場合、第１高濃度Ｎ型領域７ａから第１高濃度Ｐ型領域７ｂに負の異常電圧印加に基づく電流が流れない。したがって従来の様な静電気ノイズ信号による光電変換素子７の誤動作が抑制される。例えば本来黒色で読み取られるべき画像の一部が白点になる様な、画質の劣化が低減され、かつ負の異常電圧による内部回路９の破壊も低減することも可能となる。ここでは、入力回路を用いて説明をおこなったが、出力端子の近傍で同様な静電ノイズが発生した場合でも適用できる。
【実施例２】
【００４１】
図３（ａ）は、本発明半導体装置２００の他の実施例の構成を示す図である。本発明の半導体装置２００は、変動する電気的信号が入力される信号端子２１、例えば電源電圧として第１電圧Ｖｃｃが印加されている第１電圧端子２２、例えば接地電圧として第１電圧より低い第２電圧Ｖｓｓが印加されている第２電圧端子２３が端子として設けられ、カソードに信号端子２１が、アノードに第2電位端子２３が接続されている第１保護素子２４、第１電位端子２２にカソード側が、第２電位端子２３にアノード側が接続されている第２保護素子２５、信号端子２１と第１保護素子２４のカソードが接続されている点に一端が接続されている抵抗２６で静電保護回路２０を構成している。入力される光を電気信号へと変換する光電変換素子２７と、光電変換素子２７から出力された電気的信号と、信号端子２１より第１静電保護回路２０、第１バッファ２８を介して信号が入力され、これらの入力信号が入力され、これらの信号を用いて演算を行い、出力する内部回路２９で構成されている。
【００４２】
図４（ａ）において、信号端子２１に所定の電圧（Ｖｃｃ＋Ｖｆ２＋Ｖｂ１  （Ｖ）、以下  第３正の過電圧）以上の電圧が印加された場合について説明をおこなう。ここで第１保護素子の順方向電圧をＶｆ１、降伏電圧をＶｂ１、第２保護素子の順方向電圧Ｖｆ２を、降伏電圧をＶｂ２とする。信号端子２１に第３正の過電圧以上の電圧が印加されたときは、第１保護素子に対して順方向、第２保護素子に対して逆方向であるＩ＋の経路にて電流が流れる。したがって第３正の過電圧以上の電圧が内部回路２９に印加されることはない。
【００４３】
次に、図４（ｂ）において、信号端子２１に所定の電圧（Ｖｓｓ−Ｖｆ１（Ｖ）、以下  第３負の過電圧）以下の電圧が印加されたときの動作について説明する。信号端子２１に第３負の過電圧以下の電圧が印加された場合、第１保護素子に対して順方向であるＩ−の経路にて電流が流れる。したがって第３負の過電圧以下の電圧が内部回路２９に印加されることはない。
【００４４】
図３（ｂ）でしめすよう半導体装置２００は、N型半導体基板Ｎｓｕｂと、N型半導体基板Ｎｓｕｂに形成された内部回路２９に接続された第1高濃度P型半導体領域２７ｂと、第１電圧端子に接続された第1高濃度N型半導体領域２７ａによって構成される光電変換素子２７と、N型半導体基板Ｎｓｕｂに形成され低濃度P型半導体領域Ｐｗに形成され第２電圧端子２３に接続された第２高濃度P型半導体領域２４ｂと、信号端子２１に接続された第２高濃度N型半導体領域２４ａによって構成される第1保護素子２４と、低濃度P型半導体領域Ｐｗに隣接するように設けられ第1電位に接続された第３高濃度N型半導体領域２５ａと、第２電位に接続された第３高濃度P型半導体領域２５ｂによって構成される第２保護素子２５と、光電変換素子７から出力された電気信号と信号端子より入力された入力信号とが入力され、これらの信号を用いて演算を行い、出力する内部回路９で構成されている。
【００４５】
ここで寄生素子として寄生トランジスタＰＴを考慮した動作について図１（ｂ）を用いて説明する。信号端子２１に第３負の過電圧以下の電圧が印加されたときの動作について説明する。信号端子２１に第３負の過電圧以下の電圧が印加された場合、第１保護素子に対して順方向であるＩ−の経路にて電流が流れる。したがって第３負の過電圧以下の電圧が内部回路２９に印加されることはない。また、静電ノイズによって寄生トランジスタＰＴが起動することは抑制されている
【００４６】
次に信号端子１に第３正の過電圧以下の電圧が印加されたときの動作について説明する。寄生トランジスタＰＴのコレクタである第1高濃度Ｐ型領域２７ｂは内部回路２９に、ベースである第１高濃度Ｎ型領域２７ａが第１電位Ｖｃｃに固定され、エミッタである第3高濃度Ｐ型領域２５ｂは第2電位Ｖｓｓに固定されている。信号端子に、Ｖｃｃ＋Ｖｆ２＋Vb１（Ｖ）以上の電圧が印加されても、寄生トランジスタＰＴのエミッタとなるはずの第３高濃度領域Ｐ型領域が第２電位に固定されているため、寄生トランジスタＰＴは動作しない。従来の構造であれば静電ノイズによる不要な電流が流れ寄生トランジスタが起動していたが、第１高濃度Ｎ型領域から第１高濃度Ｐ型領域に静電ノイズ印加に基づく電流が流れない。
【００４７】
したがって従来の様な静電気ノイズ信号による光電変換素子２７の誤動作が抑制される。例えば本来黒色で読み取られるべき画像の一部が白点になる様な、画質の劣化が低減され、かつ静電保護回路を設けることにより正の異常電圧による内部回路２９の破壊も低減することも可能となる。ここでは、入力回路を用いて説明をおこなったが、出力端子の近傍で同様な静電ノイズが発生した場合でも適用できる。
【００４８】
図５は、本願光電変換素子と静電保護回路のレイアウトの模式図である。チップ長辺側の一方の辺より、光電変換素子７であるフォトダイオード、内部回路９、順に配置され、他方の辺の近傍には、信号端子であるパッド１、第１保護素子４、第１保護素子よりパッドより近接に設けられた第２保護素子５が設けられている。両保護素子に隣接して光電変換素子側に第1電圧が印加されている第１電圧線ＶｄｄＬ  ３２、他辺側に第２電圧が印加されている第２電圧線ＶｓｓＬ  ３３が配線されている。
【００４９】
さらに内部回路は、フォトダイオードの近傍にはアナログ回路部９ａを、パッド等が設けられている方にはデジタル回路部９ｂを設けられている。当該アナログ回路部９ａにおいては、例えば光電変換素子から出力された信号を増幅、演算を行う。アナログ回路部９aより出力された信号は、アナログ・デジタル変換部（図示せず）でデジタル信号へと変換される。デジタル回路部９ｂは、アナログ・デジタル変換部より出力されたデジタル信号および、信号端子６１から入力されたデジタル信号を処理・演算した後にデジタル回路部より出力端子を介してチップ外部へと出力する。
【００５０】
信号端子１において、信号端子１を経由して外部からの静電ノイズが印加されることにより、寄生トランジスタＰＴが動作してしまう。つまり、光電変換素子７とパッドにつながる高濃度領域によって構成されている寄生トランジスタＰＴが動作しないように寄生素子が構成されていればよい。
【００５１】
例えば、信号端子１の近傍に、電源電圧もしくは、基準電圧のような一定の固定電圧が与えられている高濃度領域を配置することで、光電変換素子７のPN接合と従来入出力端子に接続されていた高濃度領域とで構成されていた寄生トランジスタＰＴは、光電変換素子７のPN接合と固定電圧に接続された高濃度領域で構成されることとなる。光電変換素子を形成する高濃度領域と、固定電圧が印加された高濃度領域で構成される寄生トランジスタは、異常電圧が信号端子１に印加された場合でも、信号端子の近傍の高濃度領域を固定電圧にしているため、寄生トランジスタＰＴは起動しない。
【００５２】
また、この高濃度領域と逆の電気的特性を持つ他の高濃度領域でダイオードを構成することにより、寄生トランジスタの起動を抑えるとともに異常電圧による内部回路の破壊を防止することも可能となる。
【００５３】
さらに、アナログ回路部９ａを、デジタル回路部９ｂより光電変換素子７の近傍にもうけるほうが望ましい。光電変換素子７から出力された電気信号を効率良く増幅等するためだけでなく、デジタル回路部９ｂの高速動作によるノイズ信号の影響をできるだけ光電変換素子７に及ばさないようにするためである。
【００５４】
ここでP型基板を用いた場合について説明する。第２高濃度N型領域４ａと第３高濃度Ｎ型領域５ａ間の抵抗が０．１mΩから１００Ωであることが望ましい。第２高濃度N型領域４ａと第３高濃度Ｎ型領域５ａ間の抵抗を上記の様に設定されていると第１保護素子４から第２保護素子５へ、逆に第２保護素子５から第１保護素子４へ電流が流れやすくより本発明の効果を得ることができる。
【００５５】
さらに入出力端子のうち周波数の高い信号が入力されるクロック端子に本願発明を用いるとより効果的である。スタート信号やイネーブル信号の様に一度チップに入力されるとチップの機能を停止させるまで信号の遷移がみられないような信号の場合は、このような所定範囲外の電圧が入力されない限りは、このような不具合は発生しにくい。
【００５６】
しかし、クロック信号の様にチップ動作中は常に動作しているような信号の場合、異常電圧に至らなくともオーバーシュートやアンダーシュートの発生回数が頻繁であれば、従来寄生トランジスタのエミッタとなっていた入出力端子の高濃度領域の近傍に電荷が蓄積されるので、異常電圧が印加された時と同様の現象が発生する。
【００５７】
本発明の様な半導体装置を用いれば寄生トランジスタを構成する領域には、電荷が蓄積するような現象は発生しないので不具合が発生しにくい。チップサイズの関係上、全端子に第2保護素子を設けることが困難である場合チップの起動から終了まで常に動作しているクロック端子に用いることが望ましい。なお、このクロック端子に入力される信号の周波数は０．２MHz以上であればよく、さらに３MHzから２０MHzであればより好ましい。
【産業上の利用可能性】
【００５８】
半導体装置１００、２００は、静電気による破壊と誤動作を抑制することができるので、例えば図７に示すフラットベッドスキャナ５００や、コピー機等の複写装置のイメージセンサ部５１などに用いることができる。
【００５９】
半導体装置１００、２００は、静電気による破壊と誤動作を抑制することができるので、静電ノイズの影響を受けやすいアンテナ状に配置、つまり図８に示す様に長尺に方向に配置したイメージセンサなどに用いることができる。
【００６０】
ここまで図７に記載されたフラットベッドスキャナ５００を一例として説明してきたが、ファックス等の通信装置などの画像入力装置として用いられているシートフィードスキャナの入力部４００においても有効である。
【００６１】
シートフィードスキャナ４００は図６に示すようにイメージセンサ４１と、原稿４３を移動させるプラテン４２からなっており、イメージセンサ部は、半導体装置１００もしくは２００で構成される入力装置４１ａ、原稿に光を照射する光源４１ｂ、光源から発せられた光を効率よく原稿まで導く導光部４１ｃ、原稿４３と接するガラス部４１ｄ、および入力装置４１ａと光源４１ｃが載置されている基板４１ｅからなっている。
【００６２】
このシートフィードスキャナ４００のイメージセンサ４１は、原稿４３を読み込むためには、プラテン４２とイメージセンサ５１で原稿５３を挟み、プラテン５２を回転させることにより原稿５３を移動させる。同時に、光源４１ｂ、導光部４１ｃを経由し原稿に光を照射させ、原稿４３の表面より反射された光を再び照射の際とは異なる経路を経由し、入力装置４１ａに光を入力する。
【００６３】
前記フラットベッドスキャナ５００のイメージセンサ５１とは異なり、読み取り装置の内部に配置されていることから人体等からの静電気が入力されることは殆ど無い。しかしイメージセンサ４１、プラテン４２、原稿４３の間には摩擦による静電気が生じており、その近傍に電荷が帯電する。フラットベッドスキャナ５００と同様に入力装置４１の近傍には、透明な絶縁体から成る導光部４１ｃを設けるため、前記帯電した電荷を逃がすことができない。そこで静電気によるノイズに対して高い耐性を示す半導体装置１００、若しくは２００をもちいた入力装置を用いれば、静電気ノイズが印加されても誤動作が生じにくいシートフィードスキャナを得ることができる。
【００６４】
光電変換素子としては、フォトダイオードをもちいて説明したがCMOS、フォト
トランジスタなどを用いることが出来る、即ち光電変換ができスイッチ動作ができればどのような形態でも良いし、第1保護素子および第2保護素子についてもダイオード構造で説明をおこなったが、そのダイオードを構成する方法には、ダイオードをそのまま形成するだけでなく例えばMOSトランジスタやバイポーラトランジスタを用いても構わない。また、チップサイズで規定される範囲内でこれらの保護素子についても単数でなく複数個並列設けても構わない。
【図面の簡単な説明】
【００６５】
【図１】本発明を用いた光電変換素子を用いた半導体装置の回路図である。
【図２】本発明を用いた半導体装置に異常電圧が印加された場合の電流経路を示した説明図である。
【図３】本発明の第2実施例を用いた光電変換素子を用いた半導体装置の回路図である。
【図４】本発明の第2実施例を用いた半導体装置に異常電圧が印加された場合の電流経路を示した説明図である。
【図５】本発明を用いた半導体装置の回路配置図の模式図である。
【図６】シートフィードスキャナ入力部の断面図である。
【図７】フラットベッドスキャナの概略図である。
【図８】フラットベッドスキャナのイメージセンサ部の模式図である。
【図９】従来の光電変換素子を用いた半導体装置の回路構成図である。
【図１０】従来の光電変換素子を用いた半導体装置に異常電圧が印加された場合の電流経路を示した説明図である。
【符号の説明】
【００６６】
信号端子  １、２１
入力端子  ６１
出力端子  ８３
第1電位端子  ２、２２、６２
第2電位端子  ３、２３、６３
保護素子  ４、５、２４、２５、６５、６６、８１、８２
光電変換素子  ７、２７、７０
内部回路  ９、２９、６９
イメージセンサ部  ４１、５１
プラテン  ４２
原稿  ４３
制御部  ５２
フレキシブルケーブル  ５３
ガラス板  ５４
筐体  ５５
【図１】
2006319180.tif 000003
【図２】
2006319180.tif 000004
【図３】
2006319180.tif 000005
【図４】
2006319180.tif 000006
【図５】
2006319180.tif 000007
【図６】
2006319180.tif 000008
【図７】
2006319180.tif 000009
【図８】
2006319180.tif 000010
【図９】
2006319180.tif 000011
【図１０】
2006319180.tif 000012