(57)【要約】【課題】  感度の低下及び配線間のクロストークを抑制する。【解決手段】  フォトダイオードＰＤと、フォトダイオードをリセットするリセットトランジスタＭ４と、フォトダイオードからの信号を受けるソースフォロワの入力トランジスタＭ３とを備えた画素の複数を一方向に列状に配置した画素列を、他方向に複数配置し、各画素に対しておのおの独立した読み出し配線１６を設け、一の画素列内のフォトダイオード列と、隣接して配置される他の画素列内のフォトダイオード列との間に、一の画素列の画素又は他の画素列の画素に備えられる、リセットトランジスタと入力トランジスタとを配置した。【選択図】      図２
2006211363.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、該光電変換素子をリセットするリセットトランジスタと、該光電変換素子からの信号を受けるソースフォロワの入力トランジスタとを備えた画素の複数を一方向に列状に配置した画素列を、該一方向と異なる他方向に複数配置し、
各画素に対しておのおの独立した読み出し配線を設け、
一の画素列内の光電変換素子列と、該一の画素列に隣接して配置される他の画素列内の光電変換素子列との間に、前記一の画素列の各画素又は前記他の画素列の各画素に備えられる、前記リセットトランジスタと前記ソースフォロワの入力トランジスタとを配置したことを特徴とする光電変換装置。
【請求項２】
光電変換素子と、該光電変換素子からの信号を転送する転送トランジスタと、該転送トランジスタからの該信号を受けるフローティングディフュージョン部と、該フローティングディフュージョン部と接続されるソースフォロワの入力トランジスタと、少なくとも該フローティングディフュージョン部をリセットするリセットトランジスタとを備えた画素の複数を一方向に列状に配置した画素列を、該一方向と異なる他方向に複数配置し、
各画素に対しておのおの独立した読み出し配線を設け、
一の画素列内の光電変換素子列と、該一の画素列に隣接して配置される他の画素列内の光電変換素子列との間に、前記一の画素列の画素又は前記他の画素列の画素に備えられる、前記転送トランジスタと前記フローティングディフュージョン部と前記リセットトランジスタと前記ソースフォロワの入力トランジスタとを配置したことを特徴とする光電変換装置。
【請求項３】
光電変換素子と、該光電変換素子からの信号を受けるソースフォロワの入力トランジスタとを備えた画素の複数を一方向に列状に配置した画素列を、該一方向と異なる他方向に複数配置した画素領域と、
各画素に対しておのおの独立して設けられた読み出し配線と、
前記読み出し配線に接続された信号転送用トランジスタと、
前記信号転送用トランジスタと前記画素領域との間で前記読み出し配線に接続された前記ソースフォロワの電流源と、
を有することを特徴とする光電変換装置。
【請求項４】
前記読み出し配線が前記入力トランジスタの主電極と接続されていることを特徴とする請求項１から３のいずれか１項に記載の光電変換装置。
【請求項５】
前記読み出し配線の少なくとも二つが互いに隣接して配置されることを特徴とする請求項１、２又は４に記載の光電変換装置。
【請求項６】
各画素からそれぞれの読み出し配線に、ほぼ同時に信号が読み出されることを特徴とする請求項１、２、４又は５に記載の光電変換装置。
【請求項７】
前記画素列は３列である請求項１〜６のいずれか１項に記載の光電変換装置。
【請求項８】
各画素列がそれぞれ異なる波長の光を受光する請求項１〜７のいずれか１項に記載の光電変換装置。
【請求項９】
請求項１から８のいずれか１項に記載の光電変換装置の端部どうしが隣接するように複数列状に配置したマルチチップ型イメージセンサ。
【請求項１０】
請求項９に記載のマルチチップ型イメージセンサと、被読取体に光を照射する光源と、該被読取体からの光を前記マルチチップ型イメージセンサへ導く光学系とを備えた密着型イメージセンサ。
【請求項１１】
請求項１０に記載の密着型イメージセンサと、前記密着型イメージセンサに前記被読取体となる原稿を搬送するローラと、を備えた画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置、マルチチップ型イメージセンサ、密着型イメージセンサおよび画像読取装置に係わり、特に複数画素を配列した画素列を複数配置し、各画素に対しておのおの独立した読み出し配線を設けた光電変換装置、この光電変換装置を複数実装してなるマルチチップ型イメージセンサ、密着型イメージセンサおよび画像読取装置に関するものである。
【背景技術】
【０００２】
近年、情報処理システムの分野ではライン状の画像読取装置として、従来の光学系を用いた縮尺系のラインセンサに対して、複数のイメージセンサチップをマルチチップ実装した、等倍系の密着型イメージセンサの開発が積極的に行なわれている。
【０００３】
例えば、特許文献１にその構造が開示されている。特許文献１では１ラインの受光素子アレイを有するイメージセンサチップをマルチチップ実装した例が記載されているが、ここでは、図６に上記特許文献１に記載されたイメージセンサチップの１ラインの受光素子アレイを３ラインの受光素子アレイに拡張したカラーイメージセンサの場合の等価回路図を示す。
【０００４】
図６において、光電変換装置となるイメージセンサチップ１，１’がマルチ実装されており、各イメージセンサチップを駆動するクロックCLK、及びスタートパルスSPが各イメージセンサチップに入力される。イメージセンサチップ１，１’はＮビットの遅延手段（Ｎビットプレシフトレジスタ）２，２’、Ｋ×３ビットのシフトレジスタ１１，１１’を含む読み出しブロック３，３’、Kビット×３列の受光素子アレイ（３つの画素列）４，４’、タイミング発生回路５，５’、信号出力アンプ６，６’を有している。
【０００５】
また、次チップスタート信号ＳＤ，ＳＤ’は各イメージセンサチップのビットが読み出し終了する時よりNビット前（Ｋ‐Ｎビット）時の信号を、シフトレジスタ１１，１１’の最終レジスタの手前Ｎビット部分から次チップのスタート信号として出力する。
【０００６】
また、クロック信号ＣＬＫとスタートパルス信号ＳＰにより駆動されるタイミング発生回路５，５’により受光素子アレイ４，４’を駆動するパルスと、シフトレジスタ１１，１１’を駆動するパルスφ１、φ２とを生成する。パルスφ１は駆動線７，７’に出力され、パルスφ２は駆動線８，８’に出力される。スタートパルス信号ＳＰが各イメージセンサチップに共通に出力されるのは、各イメージセンサチップの動作開始の同期をとるためである。
【０００７】
また、信号出力アンプ６，６’は、受光素子アレイ４，４’からシフトレジスタ１１，１１’のシフト信号によってオン／オフするスイッチを介して１本の信号出力線に読み出される画像信号を増幅し、タイミング発生回路５，５’の制御信号によって信号Ｖｏｕｔが出力される。なお、信号出力アンプ６，６’内には定電流回路が備えられ、スタート信号の入力と同時に、電源供給が始まり、スタート信号からＮビットのクロック信号入力時には定常の増幅動作を可能としている。
【０００８】
図７はクロックＣＬＫに対するシフトレジスタ１１の駆動パルスφ１、φ２のタイミングチャートである。
【０００９】
尚、図７は図６における遅延手段２を４ビットとした場合のタイミングである。従って、シフトレジスタ１１，１１’はスタートパルス信号ＳＰから４ビット遅延して、最初のシフトレジスタ動作を開始する。
【００１０】
ここで、図７に示すように、シフトレジスタ１１，１１’の駆動パルスφ１はクロックＣＬＫのハイレベルに同期したパルスとなり、駆動パルスφ２はクロックＣＬＫのローレベルに同期したパルスとなる。信号出力Ｖｏｕｔは駆動パルスφ１、φ２に同期して取り出される。従ってシフトレジスタ１１の１ビット目が駆動パルスφ１に対応する場合、奇数ビットは駆動パルスφ１に同期の信号出力となり、偶数ビットは駆動パルスφ２に同期の信号出力となる。
【００１１】
図７のＳＡはイメージセンサチップ１の信号出力、図７のＳＣはイメージセンサチップ１’の信号出力であり、全体の信号出力Ｖｏｕｔは図７に示すようになる。また、各々のイメージセンサチップは、最終ビットの４ビット前の信号を次のイメージセンサチップのスタート信号ＳＢとして出力している。
【００１２】
こうしてマルチチップ型イメージセンサとして大きな原稿を直接読み出すことが可能となり、チップ間の読み出し休息時間や信号出力レベルの差異をなくすことができる。
【００１３】
図８は図６における読み出し回路ブロック３と受光素子アレイ４（２画素×３列分の受光素子のみを示す）との等価回路である。各々の受光素子（画素を構成する）ｒ１〜ｂ２は、光電変換素子となるフォトダイオードＰＤｒ１〜ＰＤｂ２で構成される。各フォトダイオード列上には例えば赤（ＲＥＤ）、緑（ＧＲＥＥＮ）、青（ＢＬＵＥ）各色のカラーフィルタが配置されている。
【００１４】
読み出し回路ブロック３は読み出しスイッチ（Ｍ１ｂ１，Ｍ１ｒ１，・・・，Ｍ１ｇ２）、信号転送スイッチ（Ｍ２ｂ１，Ｍ２ｒ１，・・・，Ｍ２ｇ２）、ＭＯＳソースフォロワの入力トランジスタ（Ｍ３ｂ１，Ｍ３ｒ１，・・・，Ｍ３ｇ２）、ＭＯＳソースフォロワの定電流負荷（ＣＳｂ１，ＣＳｒ１，・・・，ＣＳｇ２）、フォトダイオードＰＤｒ１〜ＰＤｂ２をリセットする手段であるリセットスイッチ（Ｍ４ｂ１，Ｍ４ｒ１，・・・，Ｍ４ｇ２）、一時的に電荷を蓄積する蓄積容量（ＣＡＰｂ１，ＣＡＰｒ１，・・・，ＣＡＰｇ２）、シフトレジスタ１１、共通出力線１４、共通出力線リセットスイッチ１５で構成されている。受光素子ｒ１〜ｂ２と読み出し回路ブロック３は読み出し配線（１６ｂ１，１６ｒ１，・・・，１６ｇ２）で接続されている。
【００１５】
図８に示す各受光素子ｒ１〜ｂ２のフォトダイオードＰＤｒ１〜ＰＤｂ２にて光電変換により生成した光キャリアは、読み出し配線（１６ｂ１，１６ｒ１，・・・，１６ｇ２）を介してＭＯＳソースフォロワの入力トランジスタ（Ｍ３ｂ１，Ｍ３ｒ１，・・・，Ｍ３ｇ２）のゲートに送られて電荷電圧変換され、信号転送パルスφＴがハイレベルとなって信号転送スイッチ（Ｍ２ｂ１，Ｍ２ｒ１，・・・，Ｍ２ｇ２）が全てオン状態とされて、全画素一括で蓄積容量（ＣＡＰｂ１，ＣＡＰｒ１，・・・，ＣＡＰｇ２）に転送される。続いて、シフトレジスタ１１から順次ハイになる読み出しパルスφＳＲ１〜φＳＲ６によって順次読み出しスイッチ（Ｍ１ｂ１，Ｍ１ｒ１，・・・，Ｍ１ｇ２）をオン状態にし、共通出力線１４に信号電圧が容量分割し読み出される。
【００１６】
図９は図８の受光素子４の模式平面図である。ＲＥＤ、ＧＲＥＥＮ、ＢＬＵＥはフォトダイオードＰＤｒ１〜ＰＤｂ２上に形成された赤色、緑色、青色のカラーフィルタである。カラーフィルタとしては染料または顔料といった材料が一般に用いられる。各フォトダイオードＰＤ（以下、フォトダイオードＰＤｒ１〜ＰＤｂ２の各フォトダイオードをＰＤと記す）からの読み出し配線１６ｒ１〜１６ｂ２は入射する光を妨げないためにフォトダイオードとフォトダイオードとの間を通って読み出し回路ブロック３まで敷設される。
【００１７】
フォトダイオードＰＤｒ１〜ＰＤｂ２の信号はまず一括で蓄積容量（ＣＡＰｂ１，ＣＡＰｒ１，・・・，ＣＡＰｇ２）に転送された後に、ＰＤｂ１、ＰＤｒ１、ＰＤｇ１、ＰＤｂ２、ＰＤｒ２、ＰＤｇ２、に対応する信号の順に信号出力アンプ６を介して読み出される。
【特許文献１】特開平１１−２３４４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら図９に示したような画素配置を行なった場合、フォトダイオードＰＤとＭＯＳソースフォロワの入力トランジスタＭ３（ＭＯＳソースフォロワの入力トランジスタ（Ｍ３ｂ１，Ｍ３ｒ１，・・・，Ｍ３ｇ２）の各ＭＯＳソースフォロワの入力トランジスタをＭ３と記す）を接続する読み出し配線１６（読み出し配線１６ｒ１〜１６ｂ２の各読み出し配線を１６と記す）の長さが少なくとも画素ピッチ分だけ各画素列間（受光素子アレイ間）で異なってしまい、この読み出し配線１６に付随する配線容量に差が生じてしまう。フォトダイオードＰＤで光電変換により生成した光キャリアはフォトダイオードＰＤに付随する容量により信号電圧に変換されるのであるが、上記のように各画素列間で読み出し配線１６の配線容量が異なると、列ごとに感度に差が生じるという問題があった。また読み出し配線１６を読み出し回路ブロック３まで敷設することでフォトダイオードＰＤに付随する容量の総量が増大して感度の低下を招くという問題を生じていた。
【００１９】
また図８を用いて説明したように各画素列からの信号を同時タイミングで読み出す場合、図９に示したようにフォトダイオードＰＤとＭＯＳソースフォロワの入力トランジスタＭ３を接続する読み出し配線１６が各画素列からそれぞれ読み出し回路ブロック３まで敷設されるために、おのおのの読み出し配線１６間（例えば読み出し配線１６ｇ１，１６ｂ２間）の寄生容量によりクロストークが生じ、混色を招きカラー画像の画質を著しく損なうという問題を生じていた。これは、エリアセンサの場合は生じなかった新たな問題である。すなわち、図８のシフトレジスタ１１に対応する水平シフトレジスタの他に垂直シフトレジスタを設け、画素列ごとに設けられた共通の読み出し配線（垂直信号線）に垂直シフトレジスタにより画素行ごとに読み出しタイミングを変えて信号を読み出すエリアセンサの場合は、図９の読み出し配線１６ｇ１，１６ｂ２のように隣接して読み出し配線を配置しても画素行が異なるために、読み出し配線１６ｇ１と読み出し配線１６ｂ２とで同時に信号が読み出されることはないからである。しかし、マルチチップ型イメージセンサの場合はチップ端部まで画素列が配置されるために垂直シフトレジスタを配置することができず上記問題を回避することは困難であった。
【００２０】
また、上記クロストークの問題はカラーフィルタを搭載したセンサに限るものではなかった。カラーフィルタを搭載していないモノクロ画像を撮像するイメージセンサチップおよびマルチチップ型イメージセンサにおいても、複数の画素列（複数の受光素子アレイ）からの信号を同時に読み出しており、且つ同配線同士が互いに隣接している場合には、クロストークが生じると画像のコントラストが悪化するといった問題が発生していた。
【課題を解決するための手段】
【００２１】
上記問題を解決するために本発明は、光電変換素子と、該光電変換素子をリセットするリセットトランジスタと、該光電変換素子からの信号を受けるソースフォロワの入力トランジスタとを備えた画素の複数を一方向に列状に配置した画素列を、該一方向と異なる他方向に複数配置し、
各画素に対しておのおの独立した読み出し配線を設け、
一の画素列内の光電変換素子列と、該一の画素列に隣接して配置される他の画素列内の光電変換素子列との間に、前記一の画素列の各画素又は前記他の画素列の各画素に備えられる、前記リセットトランジスタと前記ソースフォロワの入力トランジスタとを配置したことを特徴とする。
【００２２】
また本発明は、光電変換素子と、該光電変換素子からの信号を転送する転送トランジスタと、該転送トランジスタからの該信号を受けるフローティングディフュージョン部と、該フローティングディフュージョン部と接続されるソースフォロワの入力トランジスタと、少なくとも該フローティングディフュージョン部をリセットするリセットトランジスタとを備えた画素の複数を一方向に列状に配置した画素列を、該一方向と異なる他方向に複数配置し、
各画素に対しておのおの独立した読み出し配線を設け、
一の画素列内の光電変換素子列と、該一の画素列に隣接して配置される他の画素列内の光電変換素子列との間に、前記一の画素列の画素又は前記他の画素列の画素に備えられる、前記転送トランジスタと前記フローティングディフュージョン部と前記リセットトランジスタと前記ソースフォロワの入力トランジスタとを配置したことを特徴とする。
【００２３】
また本発明は、光電変換素子と、該光電変換素子からの信号を受けるソースフォロワの入力トランジスタとを備えた画素の複数を一方向に列状に配置した画素列を、該一方向と異なる他方向に複数配置した画素領域と、
各画素に対しておのおの独立して設けられた読み出し配線と、
前記読み出し配線に接続された信号転送用トランジスタと、
前記信号転送用トランジスタと前記画素領域との間で前記読み出し配線に接続された前記ソースフォロワの電流源と、
を有すること特徴とする。
【００２４】
本発明のマルチチップ型イメージセンサは上記本発明の光電変換装置を備えたものである。また本発明の画像読み取り装置は本発明の密着型イメージセンサを備えたものである。
【発明の効果】
【００２５】
本発明によれば、光電変換装置に付随する容量の影響による画素列ごとの感度差、感度の低下を抑制することができる。
【００２６】
また、本発明によれば、読み出し配線間の信号のクロストークを防止して、混色をなくし、またはコントラストの低下を生じさせずに高画質の画像を得ることができる。
【００２７】
また本発明によれば、ソースフォロワの電流源と信号転送用トランジスタとの間の配線長を一定にして、配線長のばらつきによる蓄積容量への信号のバラツキを抑制することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
［第１の実施形態］
図１は本発明の光電変換装置の第１の実施形態の構成を示す図であり、図６における読み出し回路ブロック３と受光素子アレイ４（２画素×３列分の受光素子（３列の画素列）のみを示す）との等価回路である。本実施形態におけるカラーイメージセンサの等価回路は図６の等価回路図と同じであり、その構成及び動作は既に説明したので記載を省略する。また図８の構成部材と同一構成部材については同一符号を付する。
【００２９】
図１において、各々の受光素子（画素を構成する）ｒ１〜ｂ２は、光電変換素子となるフォトダイオードＰＤｒ１〜ＰＤｂ２、ＭＯＳソースフォロワの入力トランジスタＭ３ｒ１〜Ｍ３ｂ２、及びフォトダイオードＰＤｒ１〜ＰＤｂ２をφRにより一括してリセットする手段であるリセットスイッチ（リセットトランジスタ）Ｍ４ｒ１〜Ｍ４ｂ２で構成されている。なお、受光素子（画素）ｒ１〜ｂ２が配置される領域（受光素子間の読み出し配線が配される領域も含まれる）を画素領域と呼ぶ。
【００３０】
読み出し回路ブロック３は、読み出しスイッチ（Ｍ１ｂ１，Ｍ１ｒ１，・・・，Ｍ１ｇ２）、信号転送スイッチ（信号転送用トランジスタ）（Ｍ２ｂ１，Ｍ２ｒ１，・・・，Ｍ２ｇ２）、ＭＯＳソースフォロワの定電流負荷（電流源）（ＣＳｂ１，ＣＳｒ１，・・・，ＣＳｇ２）、一時的に電荷を蓄積する蓄積容量（ＣＡＰｂ１，ＣＡＰｒ１，・・・，ＣＡＰｇ２）、シフトレジスタ１１、共通出力線１４、共通出力線１４を所定の電位ＶＣＨＲにリセットする共通出力線リセットスイッチ１５で構成されている。
ＭＯＳソースフォロワの定電流負荷（電流源）（ＣＳｂ１，ＣＳｒ１，・・・，ＣＳｇ２）は画素領域外に列状に配置することで、定電流の値を決める基準値を一律に設定しやすい。また定電流負荷（ＣＳｂ１，ＣＳｒ１，・・・，ＣＳｇ２）と信号転送スイッチ（Ｍ２ｂ１，Ｍ２ｒ１，・・・，Ｍ２ｇ２）との間の配線長を一定にすることができる。蓄積容量（ＣＡＰｂ１，ＣＡＰｒ１，・・・，ＣＡＰｇ２）への信号書き込みは信号転送スイッチ（Ｍ２ｂ１，Ｍ２ｒ１，・・・，Ｍ２ｇ２）を介して、信号の大小に応じてＭＯＳソースフォロワの定電流負荷（電流源）（ＣＳｂ１，ＣＳｒ１，・・・，ＣＳｇ２）若しくはＭＯＳソースフォロワの入力トランジスタからの充放電で行われるので、定電流負荷（ＣＳｂ１，ＣＳｒ１，・・・，ＣＳｇ２）と信号転送スイッチ（Ｍ２ｂ１，Ｍ２ｒ１，・・・，Ｍ２ｇ２）との間の配線長を一定にすることで、配線長のばらつきによる蓄積容量への信号のバラツキを抑制することができる。
【００３１】
図１３は受光素子、ＭＯＳソースフォロワの定電流負荷（電流源）、信号転送スイッチのレイアウト図である。図１３に示すレイアウトにおいて、ＭＯＳソースフォロワの定電流負荷は、信号転送スイッチと各受光素子（画素領域）との間で読み出し配線に接続されている。
【００３２】
受光素子ｒ１〜ｂ２と読み出し回路ブロック３は読み出し配線（１６ｂ１，１６ｒ１，・・・，１６ｇ２）で接続されている。
【００３３】
図１に示す各受光素子ｒ１〜ｂ２において、フォトダイオードＰＤｒ１〜ＰＤｂ２にて光電変換により生成した光キャリアは、ＭＯＳソースフォロワの入力トランジスタＭ３ｒ１〜Ｍ３ｂ２で電荷電圧変換され、信号転送パルスφＴがハイレベルとなって信号転送スイッチ（M２ｂ１，Ｍ２ｒ１，・・・，Ｍ２ｇ２）が全てオン状態とされて、読み出し配線（１６ｂ１，１６ｒ１，・・・，１６ｇ２）と信号転送スイッチ（M２ｂ１，Ｍ２ｒ１，・・・，Ｍ２ｇ２）とを介して全画素一括で蓄積容量（CAPｂ１，ＣＡＰｒ１，・・・，ＣＡＰｇ２）に転送される。続いて、シフトレジスタ１１から順次ハイになる読み出しパルスφＳＲ１〜φＳＲ６によって順次読み出しスイッチ（M１ｂ１，Ｍ１ｒ１，・・・，Ｍ１ｇ２）をオン状態にし、共通出力線１４に信号電圧が容量分割し読み出される。
【００３４】
図２は図１の受光素子ｒ１〜ｂ２のレイアウトを示す模式的平面図である。フォトダイオードは３列に配列され、各フォトダイオード列の上にはそれぞれに対応する赤色、緑色、青色のカラーフィルタ（RED、GREEN、BLUE）が形成されている。
【００３５】
各フォトダイオード列（光電変換素子列）とフォトダイオード列（光電変換素子列）の間（ＰＤｒ１，ＰＤｒ２とＰＤｇ１，ＰＤｇ２との間及びＰＤｇ１，ＰＤｇ２とＰＤｂ１，ＰＤｂ２との間）には、ＭＯＳソースフォロワの入力トランジスタ（M３ｇ１とＭ３ｇ２、Ｍ３ｂ１とＭ３ｂ２）とリセットスイッチ（Ｍ４ｇ１とＭ４ｇ２、Ｍ４ｂ１とＭ４ｂ２）が配置され、ＭＯＳソースフォロワの入力トランジスタ（M３ｇ１とＭ３ｇ２、Ｍ３ｂ１とＭ３ｂ２）にて電流増幅された信号が各入力トランジスタのドレイン（主電極）と接続される読み出し配線（１６ｇ１，１６ｇ２，１６ｂ１，１６ｂ２）を介して読み出しブロック３に転送される。また、ＭＯＳソースフォロワの入力トランジスタＭ３ｒ１，Ｍ３ｒ２、リセットスイッチＭ４ｒ１，Ｍ４ｒ２はフォトダイオードＰＤｒ１，ＰＤｒ２の読み出しブロック３側に隣接して配され、ＭＯＳソースフォロワの入力トランジスタＭ３ｒ１，Ｍ３ｒ２にて電流増幅された信号が各入力トランジスタのドレイン（主電極）と接続される読み出し配線１６ｒ１，１６ｒ２を介して読み出しブロック３に転送される。
なお、別の見方をすると、本実施形態の構成は、ＭＯＳソースフォロワの入力トランジスタとリセットスイッチとが各フォトダイオードの読み出しブロック３側に隣接してそれぞれ設けられた構成ととらえることができる。
ここで本実施形態では、ＭＯＳソースフォロワの入力トランジスタ、リセットスイッチは図２において対応するフォトダイオードの上側（読み出し回路ブロック３配置側）に隣接して設けられているが、フォトダイオードの下側（読み出し回路ブロック３配置側と反対側）に隣接して設けられてもよい。
【００３６】
画素列は３列に限られず、２列以上であればよい。またカラーフィルタは赤色、緑色、青色に限られず、各画素列がそれぞれ異なる波長の光を受光するように、あるいは複数のカラーフィルタが繰り返し配置されるように、任意のカラーフィルタを配置することができる。
【００３７】
本実施形態のように、フォトダイオードに隣接してＭＯＳソースフォロワの入力トランジスタとリセットトランジスタを配置し、入力トランジスタからの信号を読み出し回路ブロックまで出力する構成をとることで、上述したようなフォトダイオード部に付随する容量の列ごとの差による感度差、容量の総量が増大することによる感度低下を抑制することができる。
【００３８】
また本実施形態において、読み出し配線１６（例えば、読み出し配線１６ｇ１と読み出し配線１６ｂ２）は図９に示したレイアウト図と同じく互いに隣接しているが、同配線間に寄生容量によるクロストークが一時的に生じても同配線の電位は最終的にMOSソースフォロワの入力トランジスタのゲート電位に対応する出力で決定されるため、複数の画素列（複数の受光素子アレイ）からの信号を同時に読み出しても、結果的に読み出される信号は混色を起こさないものである。
【００３９】
［第２の実施形態］
図３は本発明の光電変換装置の第２の実施形態の構成を示す図であり、図６における読み出し回路ブロック３と受光素子アレイ４（２画素×３列分の受光素子のみを示す）との等価回路である。本実施形態におけるカラーイメージセンサの等価回路は図６の等価回路図と同じであり、その構成及び動作は既に説明したので記載を省略する。また図８の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００４０】
本実施形態は、本発明を空乏転送型画素を有する光電変換装置に適用した例である。図３において、第２の信号転送スイッチＭ６ｒ１〜Ｍ６ｂ２は一括してオン状態とされ、フォトダイオードPDｒ１〜Ｐｄｂ２からMOSソースフォロワの入力トランジスタＭ３ｒ１〜Ｍ３ｂ２へ信号電荷を一括して完全空乏転送するものである。
【００４１】
空乏転送型画素の構成は、例えば、特開平１１−２７４４５４号公報や特開２００４−３４２８３６号公報等に記載された構成をとることができる。特開２００４−３４２８３６号公報に開示された空乏転送型画素の構成について図１２を用いて説明する。
【００４２】
図１２において、７０１は半導体基板であり、７０２は撮像領域に形成されたウェルである。ウェル７０２は、ここではＰタイプの半導体で形成されている。７０３は画素に蓄積された信号電荷をドレイン７０４に転送するための転送ゲートであり、７０５はゲート酸化膜である。フォトダイオードの蓄積領域７０７はＮタイプの半導体で形成されており、表面は濃いＰ層７０６で覆われている。濃いＰ層７０６を形成することで蓄積領域７０７から伸びる空乏層がゲート酸化膜７０５に届くのを防止し、暗電流を抑制することができる。このような埋め込みフォトダイオードにおいて、蓄積領域７０７の電荷をドレイン７０４に転送する際には、ゲート酸化膜７０５に対して深い場所からの電荷の転送が求められる。これを実現するためには、電荷転送用領域７０８を形成すればよい。転送に必要なゲート電圧は、電荷転送用領域７０８の濃度と巾で制約を受ける。すなわち、電荷転送用領域７０８の巾と濃度を十分に確保することができれば、所望の電源電圧において、フォトダイオード内の電荷を完全に転送することが可能であり、フォトダイオードの完全リセット、信号電荷の完全転送が可能となる。
【００４３】
一般に光電変換装置の感度を向上させるためにフォトダイオードPDのサイズを大きくし信号電荷量を増す方法がとられるが、それに伴いフォトダイオードＰＤに付随する容量が大きくなり効率よく感度を向上できないという問題点があったが本実施形態の構造をとりMOSソースフォロワの入力トランジスタの入力ゲートの容量値をフォトダイオードの容量値より小さく設計しておき、そこに信号電荷を完全空乏転送することで感度を向上させることができる。
【００４４】
図４は図３の受光素子ｒ１〜ｂ２のレイアウトを示す模式的平面図である。フォトダイオードは３列に配列され、各フォトダイオード列の上にはそれぞれに対応する赤色、緑色、青色のカラーフィルタ（RED、GREEN、BLUE）が形成されている。各フォトダイオード列とフォトダイオード列の間にはＭＯＳソースフォロワの入力トランジスタ（M３ｇ１とＭ３ｇ２、Ｍ３ｂ１とＭ３ｂ２）とリセットスイッチ（Ｍ４ｇ１とＭ４ｇ２、Ｍ４ｂ１とＭ４ｂ２）、第２の信号転送スイッチ（Ｍ６ｇ１とＭ６ｇ２、Ｍ６ｂ１とＭ６ｂ２）が配置され、ＭＯＳソースフォロワの入力トランジスタ（M３ｇ１とＭ３ｇ２、Ｍ３ｂ１とＭ３ｂ２）にて電流増幅された信号が各入力トランジスタのドレイン（主電極）と接続される読み出し配線（１６ｇ１，１６ｇ２，１６ｂ１，１６ｂ２）を介して読み出しブロック３に転送される。なお、図４において第２の信号転送スイッチ（転送用トランジスタ）のドレイン領域とリセットスイッチのドレイン領域とは同一の半導体拡散領域で構成され、この半導体拡散領域はフォトダイオードからの信号を受けるフローティングディフュージョン部（ＦＤ部）となる。
【００４５】
また、第２の信号転送スイッチＭ６ｒ１，Ｍ６ｒ２、ＭＯＳソースフォロワの入力トランジスタＭ３ｒ１，Ｍ３ｒ２及びリセットスイッチＭ４ｒ１，Ｍ４ｒ２はフォトダイオードＰＤｒ１，ＰＤｒ２の読み出しブロック３側に隣接して配され、ＭＯＳソースフォロワの入力トランジスタＭ３ｒ１，Ｍ３ｒ２にて電流増幅された信号が各入力トランジスタのドレイン（主電極）と接続される読み出し配線１６ｒ１，１６ｒ２を介して読み出しブロック３に転送される。
【００４６】
なお、別の見方をすると、本実施形態の構成は、第２の信号転送スイッチ、ＭＯＳソースフォロワの入力トランジスタ及びリセットスイッチが各フォトダイオードの読み出しブロック３側に隣接してそれぞれ設けられた構成ととらえることができる。
ここで本実施形態では、第２の信号転送スイッチ、ＭＯＳソースフォロワの入力トランジスタ、リセットスイッチは図４において対応するフォトダイオードの上側（読み出し回路ブロック３配置側）に隣接して設けられているが、フォトダイオードの下側（読み出し回路ブロック３配置側と反対側）に隣接して設けられてもよい。
【００４７】
画素列は３列に限られず、２列以上であればよい。またカラーフィルタは赤色、緑色、青色に限られず、各画素列がそれぞれ異なる波長の光を受光するように、あるいは複数のカラーフィルタが繰り返し配置されるように、任意のカラーフィルタを配置することができる。
【００４８】
本実施形態のように、フォトダイオードに隣接してＭＯＳソースフォロワの入力トランジスタとリセットトランジスタを配置し、入力トランジスタからの信号を読み出し回路ブロックまで出力する構成をとることで、上述したようなフォトダイオード部に付随する容量の列ごとの差による感度差、容量の総量が増大することによる感度低下を抑制することができる。
【００４９】
また本実施形態において、読み出し配線１６（例えば、読み出し配線１６ｇ１と読み出し配線１６ｂ２）は図９に示したレイアウト図と同じく互いに隣接しているが、同配線間に寄生容量によるクロストークが一時的に生じても同配線の電位は最終的にMOSソースフォロワの入力トランジスタのゲート電位に対応する出力で決定されるため、複数の画素列（複数の受光素子アレイ）からの信号を同時に読み出しても、結果的に読み出される信号は混色を起こさないものである。
【００５０】
［第３の実施形態］
図５は本発明の光電変換装置の第３の実施形態を示す図であり、６列の受光素子を３列づつに分けて上下に振り分けて出力するように構成したものである。１１０１は受光素子、３−１，３−２は読み出し回路ブロック、６は信号出力アンプである。実施形態１，２では受光素子列が３列の場合を例にとって説明したが、図５に示したように画素列数が増えていくと受光素子の間に敷設される読み出し配線１６の数が増えていきフォトダイオードの開口面積を縮小して配線領域を確保する必要が生じ、感度が低下することになる。しかし本実施形態のように読み出し配線を上下に振り分けることで、実施形態１，２の2倍の受光素子列数でも本発明の効果をそこなうことなく実施形態１，２と同等のフォトダイオードの開口面積を確保し同等の感度を得ることができるものである。
【００５１】
上記実施形態はカラーフィルタを搭載した光電変換装置、およびマルチチップ型イメージセンサについての例であるが、本発明はこれに限るものではなくモノクロ画像を読み取るセンサにおいても複数の画素列（複数の受光素子アレイ）からの信号を同時に読み出しており、且つ同配線同士が互いに隣接している場合にはクロストークが生じるので、本発明をかかるモノクロ画像を読み取るセンサに適用しても画像のコントラスト低下を防ぐという効果が得られるものである。
【００５２】
また、本発明は受光素子からの読み出し配線１６が半導体プロセス上の同一工程の配線層で形成した場合を示しているがこれに限るものではなく、例えば図９においてGREENのフィルタを上に形成したフォトダイオードからの配線（１６ｇ１、１６ｇ２）とBLUEのフィルタを上に形成したフォトダイオードからの配線（１６ｂ１、１６ｂ２）が半導体プロセスの異なる工程で形成された場合でも隣接して配置した場合のクロストークは無視し得ないものであり、そのため本発明はこのような場合にも有効なものである。
【００５３】
また、マルチチップ型イメージセンサの場合は、各光電変換装置の端部までフォトダイオード配置して隣接する光電変換装置内のフォトダイオードとの距離を最小にしなければならないという制約から、画素列部をまたぐ配線数をできる限り少なくする必要があるため、図６に示したように例えば受光素子列を下側のチップ端に寄せて配置した場合は読み出し回路をその上側にまとめて配置する。この場合必然的に図６の３列の受光素子列からの信号線は上側に引き出さなければならず、同配線同士が隣接する箇所は回避し得なかったものであるが、本発明により配線が隣接してもクロストークの問題が生じなくなり、従来のマルチチップ型イメージセンサに用いていた光電変換装置内の最適なブロック配置を変更することなく、複数受光素子列から同時に読み出す光電変換装置が実現できるものである。
【００５４】
［第４の実施形態］
図１０、図１１に基づいて、本発明の光電変換装置を用いたマルチチップ型イメージセンサをシートフィード式の原稿画像記録装置に適用した場合の一実施例について詳述する。
【００５５】
図１０は、原稿画像を読み取る原稿画像読取装置の概略図である。
【００５６】
２０１は、密着型のイメージセンサ（以下“ＣＩＳ”とも呼ぶ）であり、マルチチップ型イメージセンサ（光電変換装置）２０２、セルフォックレンズ２０３、ＬＥＤアレイ２０４及びコンタクトガラス２０５から構成されている。
【００５７】
搬送ローラ２０６は、ＣＩＳ１の前後に配置されており、原稿を配置させるために使用される。コンタクトシート２０７は、原稿をＣＩＳ１に接触させる為に使用される。２１０は、制御回路であり、ＣＩＳ２０１からの信号の処理を行う。
【００５８】
原稿検知レバー２０８は、原稿が差し込まれたことを検知するためのレバーであり、原稿が差し込まれたことを検知すると、原稿検知レバー２０８が傾くことにより、原稿検知センサー２０９の出力が変化することにより、その状態を制御回路２１０内のＣＰＵ３１５（図１１）に伝達することにより、原稿が差し込まれたと判断して、原稿搬送ローラ２０６の駆動用モータ（図示せず）を駆動させることにより、原稿搬送を開始させ読み取り動作を行う。
【００５９】
図１１は、図１０の制御回路２１０を詳細に説明するための電気的構成を示すブロック図である。以下に図１１を用いて、その回路動作を説明する：
図１１において、３０１は密着型イメージセンサ（図１０のＣＩＳ２０１）であり、光源である各色Ｒ，Ｇ，ＢのＬＥＤ３０２も一体化されており、図１０に示したＣＩＳ２０１のコンタクトガラス２０５上を原稿を搬送させながら、ＬＥＤ制御（ドライブ）回路３０３にて１ライン毎に各色Ｒ，Ｇ，ＢのＬＥＤ３０２を切り替えて点灯させることにより、Ｒ，Ｇ，Ｂ線順次のカラー画像を読み取ることが可能である。
【００６０】
ＡＭＰ３０４は、ＣＩＳ３０１より出力された信号を増幅させる増幅器であり、３０５はこの増幅出力のＡ／Ｄ変換を行って、例えば８ビットのディジタル出力を得るＡ／Ｄ変換器である。シェーディングＲＡＭ３０６は、キャリブレーション用のシートを予め読み取ることにより、シェーディング補正用のデータが記憶されており、シェーディング補正回路３０７は、前記シェーディングＲＡＭ３０６のデータに基づいて読み取られた画像信号のシェーディング補正を行う。ピーク検知回路３０８は、読み取られた画像データにおけるピーク値を、ライン毎に検知する回路であり、原稿の先端を検知する為に使用される。
【００６１】
ガンマ変換回路３０９は、ホストコンピュータより予め設定されたガンマーカーブに従って読み取られた画像データのガンマ変換を行う。
【００６２】
バッファＲＡＭ３１０は、実際の読み取り動作とホストコンピュータとの通信におけるタイミングを合せる為に、画像データを１次的に記憶させるためのＲＡＭであり、パッキング／バッファＲＡＭ制御回路３１１は、ホストコンピュータより予め設定された画像出力モード（２値、４ビット多値、８ビット多値、２４ビット多値）に従ったパッキング処理を行った後に、そのデータをバッファＲＡＭ３１０に書き込む処理と、インターフェース回路３１２にバッファＲＡＭ３１０から画像データを読み込んで出力させる。
【００６３】
インターフェース回路３１２は、パーソナルコンピュータなどの本実施形態に係る画像読み取り装置のホスト装置となる外部装置との間でコントロール信号の受容や画像信号の出力を行う。
【００６４】
３１５は、例えばマイクロコンピュータ形態のＣＰＵで有り、処理手順を格納したＲＯＭ３１５Ａ及び作業用のＲＡＭ３１５Ｂを有し、ＲＯＭ３１５Ａに格納された手順に従って、各部の制御を行う。
【００６５】
３１６は、例えば水晶発振器、３１４は、ＣＰＵ３１５の設定に応じて発振器３１６の出力を分周して動作の基準となる各種タイミング信号を発生するタイミング信号発生回路である。３１３は、インターフェース回路３１２を介して制御回路と接続される外部装置であり、外部装置の一例としてはパーソナルコンピュータ等が挙げられる。
【産業上の利用可能性】
【００６６】
本発明は複数画素を配列した画素列を複数配置し、各画素に対しておのおの独立した読み出し配線を設けたイメージセンサチップ、それを用いたマルチチップ型イメージセンサ、密着型イメージセンサおよび画像読取装置に適用される。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施形態の読み出し回路ブロックと受光素子の等価回路図である。
【図２】本発明の第１の実施形態における受光素子の模式平面図である。
【図３】本発明の第２の実施形態の読み出し回路ブロックと受光素子の等価回路図である。
【図４】本発明の第２の実施形態における受光素子の模式平面図である。
【図５】本発明の第３の実施形態の読み出し回路ブロックと受光素子の等価回路図である。
【図６】従来技術におけるイメージセンサチップの等価回路図である。
【図７】従来技術におけるタイミングチャートである。
【図８】従来技術における読み出し回路ブロックと受光素子の等価回路図である。
【図９】従来技術における受光素子の模式平面図である。
【図１０】原稿画像を読み取る原稿画像読取装置の概略図である。
【図１１】図１０の制御回路２１０を詳細に説明するための電気的構成を示すブロック図である。
【図１２】空乏転送型画素の構成を説明する図である。
【図１３】受光素子、ＭＯＳソースフォロワの定電流負荷（電流源）、信号転送スイッチのレイアウト図である。
【符号の説明】
【００６８】
１、１’  光電変換装置
２、２’  プレシフトレジスタ
３、３’  読み出し回路ブロック
４、４’  受光素子アレイ
５、５’  タイミング発生回路
６、６’  信号出力アンプ
７、７’、 ８、８’    駆動線
φ１、φ２  シフトレジスタ駆動パルス
ＳＤ、ＳＤ’  次チップスタート信号線
１１，１１’     シフトレジスタ
ｒ１〜ｂ２       受光素子
PDｒ１〜PDｂ２  フォトダイオード
Ｍ１ｒ１〜Ｍ１ｂ２      読み出しスイッチ
Ｍ２ｒ１〜Ｍ２ｂ２      信号転送スイッチ
Ｍ３ｒ１〜Ｍ３ｂ２      MOSソースフォロワ
Ｍ４ｒ１〜Ｍ４ｂ２      リセットスイッチ
Ｍ６ｒ１〜Ｍ６ｂ２      第２の信号転送スイッチ
ＣＡＰｒ１〜ＣＡＰｂ２  蓄積容量
ＣＳｒ１〜ＣＳｂ２      ソースフォロワ回路の定電流負荷
１４  共通出力線
１５  共通出力線リセットスイッチ
１６  読み出し配線
RED、GREEN、BLUE  カラーフィルタ
【図５】
2006211363.tif 000003
【図１２】
2006211363.tif 000004
【図１３】
2006211363.tif 000005
【図１】
2006211363.tif 000006
【図２】
2006211363.tif 000007
【図３】
2006211363.tif 000008
【図４】
2006211363.tif 000009
【図６】
2006211363.tif 000010
【図７】
2006211363.tif 000011
【図８】
2006211363.tif 000012
【図９】
2006211363.tif 000013
【図１０】
2006211363.tif 000014
【図１１】
2006211363.tif 000015