(57)【要約】【課題】制御した結果の状態変化の監視を確実に行うと共に平均の切り替え時間を最小化することのできる光スイッチファブリック制御監視システムを提供する。【解決手段】制御部（１０）と、複数個の光スイッチ（５０）と、制御部の指令に応じて所要個数の光スイッチに切り替え／切り戻し駆動パルスを出力し、当該駆動パルスに応じて切り替え／切り戻し動作した所要個数の光スイッチから入力される状態変化情報に基づいて、当該各状態変化情報の読み出しを促す割り込みトリガを制御部に伝える駆動部（３０）とを備える。また、所要個数の光スイッチのうち駆動部に最初に入力した光スイッチからの状態変化情報に基づくトリガに、複数個の光スイッチに想定される遅延変動の最大値に相当する時間を遅延時間として付加する遅延時間付加回路（４２）と、遅延時間付加回路の出力により割り込みトリガを発生する割り込みパルス生成回路（４３）とを備える。【選択図】図５
2006319813.tif 000002
【特許請求の範囲】
【請求項１】
制御部と、複数個の光スイッチと、前記制御部の指令に応じて所要個数の前記光スイッチに切り替え／切り戻し駆動パルスを出力し、当該駆動パルスに応じて切り替え／切り戻し動作した前記所要個数の光スイッチから入力される状態変化情報に基づいて、当該各状態変化情報の読み出しを促す割り込みトリガを前記制御部に伝える駆動部とを備えた光スイッチファブリックシステムにおいて、
前記所要個数の光スイッチのうち前記駆動部に最初に入力した光スイッチからの前記状態変化情報に基づくトリガに、前記複数個の光スイッチに想定される遅延変動の最大値に相当する時間を遅延時間として付加する遅延時間付加回路と、
前記遅延時間付加回路の出力により前記割り込みトリガを発生する割り込みパルス生成回路と、
を備えたことを特徴とする光スイッチファブリック制御監視システム。
【請求項２】
制御部と、駆動部と、前記制御部の指令に応じて前記駆動部から出力される切り替え／切り戻し駆動パルスに対し非同期に切り替え／切り戻し動作するとともに、当該動作にともなう状態変化情報を前記駆動部に送出する複数個の光スイッチとを備えた光スイッチファブリック制御監視システムであって、
前記複数個の光スイッチに対応し、前記送出された前記状態変化情報を検出してトリガパルスを発生する複数個のトリガ回路と、
前記複数個のトリガ回路のうち最初にトリガパルスを発生したトリガ回路のトリガパルスに、前記複数個の光スイッチに想定される遅延変動の最大値に相当する時間を遅延時間として付加する遅延時間付加回路と、
前記遅延時間付加回路の出力により、前記最初に発生したトリガパルスおよび前記遅延時間中に発生した各トリガ回路のトリガパルスに対応する前記各状態変化情報の読み出しを前記制御部に促す割り込みトリガを発生する割り込みパルス生成回路と、
前記割り込みトリガの発生と同時に前記複数個のトリガ回路による前記状態変化情報の検出を禁止する複数個の状態検出禁止回路と、
を備えたことを特徴とする光スイッチファブリック制御監視システム。
【請求項３】
前記遅延時間付加回路は、前記複数個の光スイッチに想定される遅延変動の最大値に相当する時間および遅延変動マージンに相当する時間の合計を遅延時間として付加することを特徴とする請求項１または請求項２記載の光スイッチファブリック制御監視システム。
【請求項４】
光スイッチ駆動部がほぼ同時に発した複数個の切り替え／切り戻し制御パルスに対し非同期に切り替え／切り戻し動作するとともに非同期に切り替え／切り戻し状態情報を送出する複数個の光スイッチと、
前記光スイッチのチャタリングの検出を防止するチャタリング検出防止回路及び当該チャタリング検出防止回路を経由した切り替え／切り戻し状態変化情報を検出する状態変化検出回路を有する複数のトリガ回路と、
前記複数のトリガ回路により得られた複数個のトリガパルスのうち最初に入力したトリガパルスを光スイッチ制御部に対する割り込みトリガパルスとし、後続のトリガパルスは割り込みパルスとさせない割り込みパルス生成回路と、
前記割り込みパルス生成回路の出力に対し前記複数個の光スイッチの遅延変動の最大値に相当する時間及び遅延変動マージンに相当する時間の合計を遅延時間として付加することで割り込みを遅らせる割り込みオンディレイ回路と、
前記割り込み発生と同時に前記複数個の光スイッチの状態変化検出回路の状態変化検出を禁止する光スイッチ状態検出禁止回路と、
を備えたことを特徴とする光スイッチファブリック制御監視システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光クロスコネクト装置に用いられる光スイッチファブリック制御監視システムに関するものである。
【背景技術】
【０００２】
一般に、光スイッチファブリック（ＰＳＦ：Photonic Switch Fabric）は、光スイッチを用いて複数個（ｎ個）の入力ポートと複数個（ｎ個）の出力ポート間の相互接続を行うものである。
【０００３】
そして、光スイッチファブリック（ＰＳＦ）システムの制御系は、上位システムから転送されてくる光スイッチ切り替え／切り戻し制御信号を、光スイッチ制御部（ＰＳＦ制御部）としてのＭＰＵ及び光スイッチ駆動部（ＰＳＦ駆動部）としての専用ＬＳＩにて光スイッチ駆動に適した制御パルスに変換し、光スイッチを駆動すると共に、光スイッチから上がってくる状態監視情報を上位システムに通知するようになっている。
【０００４】
このようなＰＳＦシステムにおいて、光スイッチの応答速度が制御系に比べ十分早い場合、光スイッチは制御系に対し多少のジッタを有するにしても同期して動作する。しかし、ＭＰＵからなるＰＳＦ制御部及び主に専用ＬＳＩからなるＰＳＦ駆動部の動作速度が数百ＭＨｚ（遅延時間で数十ｎｓオーダ）と高速であるのに対し、光スイッチの切り替えに要する時間（遅延時間）は１０ｍｓ程度と低速であり、また、遅延時間のバラツキも数ｍｓのオーダで生じるため、実質的に制御系に対し光スイッチは非同期に動作していると言える。
【０００５】
従って、複数のポートに対し制御信号を発した場合、即ち光スイッチに対する制御指令が数十ｎｓオーダで一斉に書き込まれたとしても、光スイッチの遅延バラツキによって、
（ａ）複数ステータス情報がＰＳＦ駆動部に上がる時間はｍｓオーダで大きく変動する。  
（ｂ）複数ステータス情報がＰＳＦ駆動部に上がる順序はマチマチになる。  
（ｃ）割り込みが立て続けにかかったり、逆に大きく離れる。  
（ｄ）また、ある１つのステータス情報の読み出し中に、他のステータスが変化する。  
という現象が起こりうる。
【０００６】
これらの非同期動作現象に対し、ＭＰＵの負担軽減のため、割り込みをかけることが一般に行われている。
【特許文献１】特開平１１−１４３７２２号公報
【特許文献２】特許第３２８０２０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、割り込み信号に対し、複数の非同期動作する光スイッチから上がる状態変化情報がＰＳＦ駆動部のレジスタに蓄えられるタイミング及び読み出しのタイミングによっては、状態変化情報の読み出し検出漏れを起こすというリスクがある。
【０００８】
例えば、ある１つの光スイッチの割り込みによるレジスタに蓄えられたステータス情報に対する読み出しが完了し、割り込みクリアが出た直後に、別の光スイッチのステータス変化が生じ、割り込みトリガが発生した場合、割り込みクリアと割り込みトリガが競合し、割り込みトリガがクリアされ、割り込みが発生しない場合がありうる。
【０００９】
その場合、当該別の光スイッチのステータス情報は読み出されないままであり、実際の光スイッチの状態とＭＰＵが読み込んだステータス情報が食い違うという問題が起こりうる。
【００１０】
この発明は、上記課題を解決するために為されたものであり、光スイッチファブリックシステムのように制御に対し非同期に応答する制御非制御系において、制御した結果の状態変化の監視を確実に行うと共に平均の切り替え時間を最小化することのできる光スイッチファブリック制御監視システムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明の請求項１に係る光スイッチファブリック制御監視システムは、制御部と、複数個の光スイッチと、前記制御部の指令に応じて所要個数の前記光スイッチに切り替え／切り戻し駆動パルスを出力し、当該駆動パルスに応じて切り替え／切り戻し動作した前記所要個数の光スイッチから入力される状態変化情報に基づいて、当該各状態変化情報の読み出しを促す割り込みトリガを前記制御部に伝える駆動部とを備えた光スイッチファブリックシステムにおいて、前記所要個数の光スイッチのうち前記駆動部に最初に入力した光スイッチからの前記状態変化情報に基づくトリガに、前記複数個の光スイッチに想定される遅延変動の最大値に相当する時間を遅延時間として付加する遅延時間付加回路と、前記遅延時間付加回路の出力により前記割り込みトリガを発生する割り込みパルス生成回路と、を備えたことを特徴とするものである。
【００１２】
この発明の請求項２に係る光スイッチファブリック制御監視システムは、制御部と、駆動部と、前記制御部の指令に応じて前記駆動部から出力される切り替え／切り戻し駆動パルスに対し非同期に切り替え／切り戻し動作するとともに、当該動作にともなう状態変化情報を前記駆動部に送出する複数個の光スイッチとを備えた光スイッチファブリック制御監視システムであって、前記複数個の光スイッチに対応し、前記送出された前記状態変化情報を検出してトリガパルスを発生する複数個のトリガ回路と、前記複数個のトリガ回路のうち最初にトリガパルスを発生したトリガ回路のトリガパルスに、前記複数個の光スイッチに想定される遅延変動の最大値に相当する時間を遅延時間として付加する遅延時間付加回路と、前記遅延時間付加回路の出力により、前記最初に発生したトリガパルスおよび前記遅延時間中に発生した各トリガ回路のトリガパルスに対応する前記各状態変化情報の読み出しを前記制御部に促す割り込みトリガを発生する割り込みパルス生成回路と、前記割り込みトリガの発生と同時に前記複数個のトリガ回路による前記状態変化情報の検出を禁止する複数個の状態検出禁止回路と、を備えたことを特徴とするものである。
【００１３】
この発明の請求項３に係る光スイッチファブリック制御監視システムは、請求項１または請求項２記載の光スイッチファブリック制御監視システムにおいて、前記遅延時間付加回路は、前記複数個の光スイッチに想定される遅延変動の最大値に相当する時間および遅延変動マージンに相当する時間の合計を遅延時間として付加することを特徴とするものである。
【００１４】
この発明の請求項４に係る光スイッチファブリック制御監視システムは、光スイッチ駆動部がほぼ同時に発した複数個の切り替え／切り戻し制御パルスに対し非同期に切り替え／切り戻し動作するとともに非同期に切り替え／切り戻し状態情報を送出する複数個の光スイッチと、前記光スイッチのチャタリングの検出を防止するチャタリング検出防止回路及び当該チャタリング検出防止回路を経由した切り替え／切り戻し状態変化情報を検出する状態変化検出回路を有する複数のトリガ回路と、前記複数のトリガ回路により得られた複数個のトリガパルスのうち最初に入力したトリガパルスを光スイッチ制御部に対する割り込みトリガパルスとし、後続のトリガパルスは割り込みパルスとさせない割り込みパルス生成回路と、前記割り込みパルス生成回路の出力に対し前記複数個の光スイッチの遅延変動の最大値に相当する時間及び遅延変動マージンに相当する時間の合計を遅延時間として付加することで割り込みを遅らせる割り込みオンディレイ回路と、前記割り込み発生と同時に前記複数個の光スイッチの状態変化検出回路の状態変化検出を禁止する光スイッチ状態検出禁止回路と、を備えたことを特徴とするものである。
【発明の効果】
【００１５】
この発明は以上のように、制御部と、複数個の光スイッチと、前記制御部の指令に応じて所要個数の前記光スイッチに切り替え／切り戻し駆動パルスを出力し、当該駆動パルスに応じて切り替え／切り戻し動作した前記所要個数の光スイッチから入力される状態変化情報に基づいて、当該各状態変化情報の読み出しを促す割り込みトリガを前記制御部に伝える駆動部とを備えた光スイッチファブリックシステムにおいて、前記所要個数の光スイッチのうち前記駆動部に最初に入力した光スイッチからの前記状態変化情報に基づくトリガに、前記複数個の光スイッチに想定される遅延変動の最大値に相当する時間を遅延時間として付加する遅延時間付加回路と、前記遅延時間付加回路の出力により前記割り込みトリガを発生する割り込みパルス生成回路とを備えた構成としたので、制御した結果の状態変化の監視を確実に行うことができると共に平均の切り替え時間を最小化することができる。
【発明を実施するための最良の形態】
【００１６】
この発明の実施の形態を、図面を参照して説明する。
【００１７】
図１は、この発明による光スイッチファブリック制御監視システムの一実施形態を示すブロック図であり、この光スイッチファブリック制御監視システム１は、制御部すなわち光スイッチ制御部（ＰＳＦ制御部）１０と、駆動部すなわち光スイッチ駆動部（ＰＳＦ駆動部）３０と、複数個の光スイッチ５０とを備えている。
【００１８】
ＰＳＦ制御部１０とＰＳＦ駆動部３０はＰＳＦ制御系を構成し、ＰＳＦ制御系は、上位システムから転送されてくる光スイッチ切り替え／切り戻し制御信号を、ＰＳＦ制御部１０としてのＭＰＵ及びＰＳＦ駆動部３０としての専用ＬＳＩにて光スイッチ駆動に適した制御パルスに変換し、光スイッチ５０を駆動すると共に、光スイッチ５０から上がってくる状態監視情報を上位システムに通知するものである。
【００１９】
ＰＳＦ制御部１０は、ＭＰＵ（ＣＰＵ）１１を中心に、ＯＳ格納用ＦＲＯＭ１２、ＳＤＲＡＭ１３、イーサネット（登録商標）ＰＨＹ（Ethernet（登録商標） PHYsical Layer）１４、ＰＣＭＣＩＡ１５、Ｉ／Ｏ１６等を備えて構成される。
【００２０】
ＰＳＦ制御部１０とＰＳＦ駆動部３０とは、拡張バス（ＥＸＴ１）２１及びパラレルＩ／Ｏ（ＥＸＴ２）２２を介してデータの授受を行う。また、拡張バス（ＥＸＴ１）２１を介して、別のＳＤＲＡＭ２３ともデータの授受を行うことができる。
【００２１】
ＰＳＦ駆動部３０は、主に専用ＬＳＩとしてのＦＰＧＡ（Field Programmable Gate Array）からなり、ＭＰＵ１１（ＰＳＦ制御部１０）からの各種制御情報をデコードしコントロール情報を蓄えるデコード／コントロールレジスタ回路３１、制御情報を光スイッチ駆動に適した制御パルスに変換するパルス変換回路３２およびパルス発生回路３３、光スイッチ５０から上がってくる切り替え状態情報を蓄えるステータスレジスタ３４、ステータス情報から割り込み信号を出す割り込み生成回路３５、タイマ３６等を備えて構成される。
【００２２】
切り替え処理時間を極力短くし、ＭＰＵ１１への負荷軽減のために、制御と応答のソケットを個別に実装し非同期で動作させる方式としている。
【００２３】
複数個の光スイッチ５０は、さまざまな光スイッチ回路として構成することができるものであり、例えば、一例として図２に示すような光スイッチ回路として構成することが可能である。
【００２４】
すなわち、図２に示す光スイッチ回路は、２種類の光スイッチ素子Ｓ０，Ｓ１で構成される。
【００２５】
一方の光スイッチ素子Ｓ０は、光路を通過／遮断するＯＮ／ＯＦＦスイッチであり、他方の光スイッチ素子Ｓ１は、２×２（２入力ポート、２出力ポート）の光路切り替えスイッチであり、ＢＡＲ状態とＣＲＯＳＳ状態をとるものである。
【００２６】
このような光スイッチ素子Ｓ０，Ｓ１を図２に示すように組み合わせることで、入り３ポート、出３ポート（ポート当たり送受２ファイバを含む）を相互接続する３×３ＰＳＦ（光スイッチファブリック）が構成される。
【００２７】
すなわち、光スイッチ素子Ｓ１を３個並べて１段とし、これを３段にしてリンク接続することで、９個の光スイッチ素子Ｓ１を用いて３×３の光クロスコネクトスイッチを構成し、６個の光スイッチ素子Ｓ０で入力を遮断し、無入力時の漏洩を防止する。
【００２８】
３×３の光クロスコネクトスイッチを構成するための光スイッチ素子Ｓ１のリンク接続条件は、任意の６ポート（３パス）間で相互接続ができること、１つのポートではＣＲＯＳＳするスイッチは１個に限られること、そして、表裏（送受）ペアとなること、である。図２に示す光スイッチ回路は、この条件を満たしている。
【００２９】
この光スイッチ回路では、１つのパスにはＣＲＯＳＳするスイッチは１個しかない。従って、１つのパスを成立させるために複数のスイッチを操作する必要はない。
【００３０】
この光スイッチ回路（３×３ＰＳＦシート）について想定される接続状態６パターンの模式図を図３に示す。
【００３１】
図３において、例えば、初期の状態パス１→１、２→２、３→３から１→１、２→３、３→２にパス変更する場合、
（１）ＳＷ１−２：ＣＲＯＳＳ→ＢＡＲ操作とＳＷ２−３：ＢＡＲ→ＣＲＯＳＳ操作
（２）ＳＷ１−３：ＣＲＯＳＳ→ＢＡＲ操作とＳＷ３−２：ＢＡＲ→ＣＲＯＳＳ操作
の２回の操作で、パス変更できることがわかる。
【００３２】
同様に、初期の状態パス１→１、２→２、３→３から１→２、２→３、３→１にパス変更する場合、
（１）ＳＷ１−１：ＣＲＯＳＳ→ＢＡＲ操作とＳＷ２−２：ＢＡＲ→ＣＲＯＳＳ操作
（２）ＳＷ１−２：ＣＲＯＳＳ→ＢＡＲ操作とＳＷ２−３：ＢＡＲ→ＣＲＯＳＳ操作
（３）ＳＷ１−３：ＣＲＯＳＳ→ＢＡＲ操作とＳＷ２−１：ＢＡＲ→ＣＲＯＳＳ操作
の３回の操作で、パス変更できることがわかる。
【００３３】
他の場合も同様に、２回または３回の操作でパス変更できる。
【００３４】
なお、図３では光スイッチが３個ともＣＲＯＳＳしている例を示しているが、パスは表裏ポートごとに独立に制御される。
【００３５】
図４は、図１の光スイッチファブリック制御監視システム１における制御手順を示す図であり、まず、その制御手順の概要を説明する。
【００３６】
すなわち、光スイッチファブリック制御監視システム１は、上位システムから設定制御コマンドを受けて、ＰＳＦ制御部１０及びＰＳＦ駆動部３０が、拡張バス（ＥＸＴ１）及びパラレルＩ／ＯとしてのＧＰＩＯ（ＥＸＴ２）を介して、下記のプロセスで光スイッチ５０に対し制御及び状態監視情報の授受を行う。
【００３７】
（１）ＰＳＦ制御部１０が、上位システムからパス設定コマンド（path connect）を受け取る。
【００３８】
（２）ＰＳＦ制御部１０は、パス設定コマンド（path connect）を受け取ると、現状の設定状態と比較し相違点を割り出し、ＰＳＦ駆動部３０に対し所定のパス設定に必要なスイッチのＣＲＯＳＳ／ＢＡＲ命令として書き込み（write）コマンド、コントロールデータを発する。
【００３９】
（３）ＰＳＦ駆動部３０は、書き込み（write）コマンドをデコードし、コントロールレジスタに制御データを書き込み、更に光スイッチ駆動に適したパルスに変換し、光スイッチ５０を駆動する。
【００４０】
（４）光スイッチ５０は、切り替え／切り戻しを行い、同時にＰＳＦ駆動部３０に対しステータス情報を上げる。
【００４１】
（５）ＰＳＦ駆動部３０は、受け取ったステータス情報をステータスレジスタ３４に蓄えると共に、ステータス状態変化を元にＰＳＦ制御部１０に対し割り込みを上げる。
【００４２】
（６）ＰＳＦ制御部１０は、割り込み情報を受け取ると、ＰＳＦ駆動部３０に対し読み出し（read）コマンドを発信する。
【００４３】
（７）読み出し（read）コマンドを元に、ＰＳＦ駆動部３０のステータスレジスタ３４に蓄えられたステータス情報が読み出される。
【００４４】
（８）ＰＳＦ制御部１０は、読み出しが完了すると、ＰＳＦ駆動部３０に対し割り込みクリアを発出する。
【００４５】
（９）ＰＳＦ制御部１０から上位システムに対し、ステータス情報が送出される。
【００４６】
この光スイッチファブリック制御監視システム１は、上記の制御手順の（５）において、光スイッチ５０の切り替え／切り戻しの実行にともなう状態変化に基づいて、ＰＳＦ駆動部３０からＰＳＦ制御部１０に対し割り込みを上げる際に、その割り込みトリガと、上記制御手順（８）の割り込みクリアとが競合しないように工夫してある。
【００４７】
図５は、図１の光スイッチファブリック制御監視システム１における割り込み制御回路を示すブロック図である。
【００４８】
この割り込み制御回路４０は、各光スイッチ５０に対応し、光スイッチ５０から送出された状態変化情報を検出してトリガパルスを発生する複数個のトリガ回路４１と、各トリガ回路４１のうち最初にトリガパルスを発生したトリガ回路４１のトリガパルスに所定の遅延時間を付加する遅延時間付加回路（オンディレイ回路）４２と、遅延時間付加回路４２の出力により割り込みトリガを発生する割り込みパルス生成回路４３とを備えている。
【００４９】
遅延時間付加回路（オンディレイ回路）４２は、各トリガ回路４１のうち最初にトリガパルスを発生したトリガ回路４１のトリガパルスに、各光スイッチ５０に想定される遅延変動の最大値に相当する時間を遅延時間として、または、各光スイッチ５０に想定される遅延変動の最大値に相当する時間および遅延変動マージンに相当する時間の合計を遅延時間として、付加するものである。
【００５０】
割り込みパルス生成回路４３は、遅延時間付加回路４２の出力により、最初に発生したトリガパルスおよび遅延時間中に発生した各トリガ回路４１のトリガパルスに対応する各状態変化情報の読み出しをＰＳＦ制御部１０に促す割り込みトリガを発生するものである。
【００５１】
各トリガ回路４１は、光スイッチ５０のチャタリング（誤切り替え／誤切り戻し）の検出を防止するチャタリング検出防止回路４４と、チャタリング検出防止回路４４を経由した切り替え／切り戻し状態変化情報を検出する状態変化検出回路４５と、チャタリング検出防止回路４４と状態変化検出回路４５との間に配置される状態保持回路４６とを備えている。
【００５２】
状態保持回路４６は、割り込みパルス生成回路４３が発生する割り込みトリガにより、割り込みトリガの発生と同時に、状態変化検出回路４５による状態変化情報の検出を禁止する状態検出禁止回路として機能し、また、ステータスレジスタ３４をホールドしてその内容（ステータス）の変更を禁止する。
【００５３】
図５において、４７はデコーダ、４８はラッチ回路、４９は割り込みクリアレジスタである。
【００５４】
図６は、図５の割り込み制御回路の動作を示すタイミングチャートである。割り込み制御回路４０の動作を、光スイッチ５０が図２に示すような光スイッチ回路（３×３ＰＳＦ）として構成された場合について説明すると次のようになる。
【００５５】
すなわち、監視情報（状態変化情報）の上がり方の順序に左右されず、ポート１，２，３の光スイッチ５０で先に上がったステータスで割り込みを掛けるようにしている。同時に、チャタリング検出防止回路４４を併用する。
【００５６】
ステータスの変化検出直後に割り込みを掛けるのではなく、ある一定時間後に割り込みを上げるようにする（オンディレイの設定）ことで、オンディレイ中に発生した別ポートの割り込み情報は同一の割り込みに集約し、同一タイミングの読み出し（read）コマンド（ポート１，２，３用の３readコマンドが出る）により状態を読み取れるようにしている。
【００５７】
割り込みを掛けるのと同時に、ステータスレジスタの情報をホールドし、読み出し（read）タイミングで確実に読み込めるようにしている。
【００５８】
また、上位システムでは、制御と応答間の順序は見ないで、応答があったか否かのみを監視する。
【００５９】
図７は、従来の割り込み制御回路を示すブロック図であり、図５の割り込み制御回路と同様の部分に、図５で用いた符号に１００を加えた符号を付けて示す。図８は、図７の割り込み制御回路の動作を示すタイミングチャートである。
【００６０】
図７に示すように、従来の割り込み制御回路１４０は、各トリガ回路４１のうち最初にトリガパルスを発生したトリガ回路４１のトリガパルスに、各光スイッチ５０に想定される遅延変動の最大値に相当する時間を遅延時間として、または、各光スイッチ５０に想定される遅延変動の最大値に相当する時間および遅延変動マージンに相当する時間の合計を遅延時間として、付加する遅延時間付加回路（オンディレイ回路）４２を備えておらず、また、割り込みトリガの発生と同時に、状態変化検出回路４５による状態変化情報の検出を禁止し、また、ステータスレジスタ３４をホールドしてその内容（ステータス）の変更を禁止する状態保持回路４６を備えていない。
【００６１】
そのため、図８に示すように、読み出し完了後の割り込みクリアと、別の光スイッチの割り込みトリガが競合し、ステータス情報の取りこぼしが発生することがありうる。
【００６２】
以上のように、この光スイッチファブリック制御監視システム１によれば、従来問題となっていた、ステータスレジスタからの読み出し完了後の割り込みクリアと、別の光スイッチの割り込みが競合することがないため、ステータス情報の取りこぼし、あるいは誤検出することはない。
【００６３】
また、仮に設定したオンディレイ時間より光スイッチの遅れが大きかった場合、即ち、同一タイミングの読み出し（read）コマンドで読み取れなかった場合は、一旦割り込みをクリアした後に再割り込みがかかるが、その場合もオンディレイ時間後に割り込みがかかるため、立て続けに割り込みがかかることはない。従って、割り込みクリアと、次の光スイッチの割り込みは競合しないため、ＰＳＦ制御部での割り込み漏れはなく、ステータス情報検出漏れを防止できる。
【図面の簡単な説明】
【００６４】
【図１】この発明による光スイッチファブリック制御監視システムの一実施形態を示すブロック図である。
【図２】複数個の光スイッチで構成される光スイッチ回路の一例を示す構成図である。
【図３】図２の光スイッチ回路について想定される接続状態を示す模式図である。
【図４】図１の光スイッチファブリック制御監視システムにおける制御手順を示す図である。
【図５】図１の光スイッチファブリック制御監視システムにおける割り込み制御回路を示すブロック図である。
【図６】図５の割り込み制御回路の動作を示すタイミングチャートである。
【図７】従来の割り込み制御回路を示すブロック図である。
【図８】従来の割り込み制御回路の動作を示すタイミングチャートである。
【符号の説明】
【００６５】
１  光スイッチファブリック制御監視システム
１０  制御部／光スイッチ制御部（ＰＳＦ制御部）
１１  ＭＰＵ（ＣＰＵ）
１２  ＦＲＯＭ
１３  ＳＤＲＡＭ
１４  イーサネット（登録商標）ＰＨＹ（Ethernet（登録商標） PHYsical Layer）
１５  ＰＣＭＣＩＡ
１６  Ｉ／Ｏ
２１  拡張バス（ＥＸＴ１）
２２  パラレルＩ／Ｏ（ＥＸＴ２）
２３  ＳＤＲＡＭ
３０  駆動部／光スイッチ駆動部（ＰＳＦ駆動部）
３１  デコード／コントロールレジスタ回路
３２  パルス変換回路
３３  パルス発生回路
３４  ステータスレジスタ
３５  割り込み生成回路
３６  タイマ
４０  割り込み制御回路
４１  トリガ回路
４２  遅延時間付加回路（オンディレイ回路）
４３  割り込みパルス生成回路
４４  チャタリング検出防止回路
４５  状態変化検出回路
４６  状態保持回路
４７  デコーダ
４８  ラッチ回路
４９  割り込みクリアレジスタ
５０  光スイッチ
【図１】
2006319813.tif 000003
【図２】
2006319813.tif 000004
【図３】
2006319813.tif 000005
【図４】
2006319813.tif 000006
【図５】
2006319813.tif 000007
【図６】
2006319813.tif 000008
【図７】
2006319813.tif 000009
【図８】
2006319813.tif 000010