(57)【要約】      （修正有）【課題】電源電圧のレベルが低くなっても高電圧を安定的に発生可能とする。【解決手段】高電圧レベル検出器と、制御信号発生器と、高電圧発生器とを備える。高電圧発生器は、第１ポンピング部及び第２ポンピング部を有する。第１ポンピング部は、第１及び第２キャパシタを含み、第１ポンピング制御信号に応答して第１及び第２キャパシタを直列に接続して第１出力ノードをポンピングし、第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる。第２ポンピング部は、第３及び第４キャパシタを含み、第２ポンピング制御信号に応答して第３及び第４キャパシタを直列に接続して第２出力ノードをポンピングし、第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる。高電圧発生器はプリチャージ制御信号に応答して第１、第２、第３、及び第４キャパシタを第１プリチャージ電圧レベルと第２プリチャージ電圧レベルとの間に接続する。【選択図】図５
2006211890.tif 000002
【特許請求の範囲】
【請求項１】
高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出器と、
前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生器と、
高電圧発生器とを備え、
前記高電圧発生器は、
第１及び第２キャパシタを含み、前記第１ポンピング制御信号に応答して前記第１及び第２キャパシタを直列に接続して第１出力ノードをポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる第１ポンピング部と、
第３及び第４キャパシタを含み、前記第２ポンピング制御信号に応答して前記第３及び第４キャパシタを直列に接続して前記第２出力ノードをポンピングし、前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる第２ポンピング部とを有し、
前記プリチャージ制御信号に応答して前記第１、第２、第３、及び第４キャパシタを第１プリチャージ電圧レベルと第２プリチャージ電圧レベルとの間に接続する、
ことを特徴とする高電圧発生回路。
【請求項２】
前記第１ポンピング部は、
前記プリチャージ制御信号に応答して第１ノードを前記第１プリチャージ電圧レベルにプリチャージする第１プリチャージ回路と、
前記プリチャージ制御信号に応答して第２ノードを前記第２プリチャージ電圧レベルにプリチャージする第２プリチャージ回路と、
前記プリチャージ制御信号に応答して前記第１出力ノードを前記第１プリチャージ電圧レベルにプリチャージする第３プリチャージ回路と、
前記第１ポンピング制御信号に応答して前記第１ノードと前記第２ノードとを接続する第１スイッチと、
前記第１ポンピング制御信号に応答して前記第１出力ノードと前記第２出力ノードとの間で電荷共有動作を実行させるようにする第２スイッチと、を備え、
前記第１キャパシタは前記第１ポンピング制御信号と前記第１ノードよの間に接続され、前記第２キャパシタは前記第２ノードと前記第１出力ノードとの間に接続される、
ことを特徴とする請求項１記載の高電圧発生回路。
【請求項３】
前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルであることを特徴とする請求項２記載の高電圧発生回路。
【請求項４】
前記第２ポンピング部は、
前記プリチャージ制御信号に応答して第３ノードを前記第１プリチャージ電圧レベルにプリチャージする第４プリチャージ回路と、
前記第２ポンピング制御信号の反対位相の信号に応答して第４ノードを前記第２プリチャージ電圧レベルにプリチャージする第５プリチャージ回路と、
前記プリチャージ制御信号に応答して前記第２出力ノードを前記第１プリチャージ電圧レベルにプリチャージする第６プリチャージ回路と、
前記第２ポンピング制御信号に応答して前記第３ノードと前記第４ノードを接続する第３スイッチと、
前記第２ポンピング制御信号に応答して前記第２出力ノードと前記高電圧発生端子との間で電荷共有動作を実行させるようにする第４スイッチと、を備え、
前記第３キャパシタは前記第２ポンピング制御信号と前記第３ノードとの間に接続され、前記第４キャパシタは前記第４ノードと前記第２出力ノードとの間に接続される、
ことを特徴とする請求項１記載の高電圧発生回路。
【請求項５】
前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルであることを特徴とする請求項４記載の高電圧発生回路。
【請求項６】
前記第１及び第２キャパシタのキャパシタンスは、前記第３及び第４キャパシタのキャパシタンスの２倍であることを特徴とする請求項１記載の高電圧発生回路。
【請求項７】
高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出器と、
前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生器と、
高電圧発生器とを備え、
前記高電圧発生器は、
第１キャパシタを含み、前記第１ポンピング制御信号に応答して第１出力ノードをポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる第１ポンピング部と、
第２及び第３キャパシタを含み、前記第２ポンピング制御信号に応答して前記第２及び第３キャパシタを直列に接続して前記第２出力ノードをポンピングし、前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる第２ポンピング部とを有し、
前記プリチャージ制御信号に応答して前記第１、第２、及び第３キャパシタを第１プリチャージ電圧レベルと第２プリチャージ電圧レベルとの間に接続する、
ことを特徴とする高電圧発生回路。
【請求項８】
前記第１ポンピング部は、
前記プリチャージ制御信号に応答して第１出力ノードを前記第１プリチャージ電圧レベルにプリチャージする第１プリチャージ回路と、
前記第１ポンピング制御信号に応答して前記第１出力ノードと前記第２出力ノードとの間で電荷共有動作を実行させるようにする第１スイッチと、を備え、
前記第１キャパシタは前記第１ポンピング制御信号と前記第１出力ノードとの間に接続されることを特徴とする請求項７記載の高電圧発生回路。
【請求項９】
前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルであることを特徴とする請求項８記載の高電圧発生回路。
【請求項１０】
前記第２ポンピング部は、
前記プリチャージ制御信号に応答して第１ノードを前記第１プリチャージ電圧レベルにプリチャージする第２プリチャージ回路と、
前記第２ポンピング制御信号の反対位相の信号に応答して第２ノードを前記第２プリチャージ電圧レベルにプリチャージする第３プリチャージ回路と、
前記プリチャージ制御信号に応答して前記第２出力ノードを前記第１プリチャージ電圧レベルにプルチャージする第４プリチャージ回路と、
前記第２ポンピング制御信号に応答して前記第１ノードと前記第２ノードを接続する第２スイッチと、
前記第２ポンピング制御信号に応答して前記第２出力ノードと前記高電圧発生端子との間で電荷共有動作を実行させる第３スイッチと、を備え、
前記第２キャパシタは前記第２ポンピング制御信号と前記第１ノードとの間に接続され、前記第３キャパシタは前記第２ノードと前記第２出力ノードとの間に接続される、
ことを特徴とする請求項７記載の高電圧発生回路。
【請求項１１】
前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルであることを特徴とする請求項１０記載の高電圧発生回路。
【請求項１２】
前記第１、２、及び３キャパシタのキャパシタンスは同一であることを特徴とする請求項７記載の高電圧発生回路。
【請求項１３】
高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出段階と、
前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生段階と、
前記プリチャージ制御信号に応答して第１、第３ノード、第１、第２出力ノードを第１プリチャージ電圧レベルに、第２及び第４ノードを第２プリチャージ電圧レベルにプリチャージするプリチャージ段階と、
前記第１ポンピング制御信号に応答して前記第１ノードを第１キャパシタによってポンピングし、前記第１ノードと前記第２ノードを接続し、前記第２ノードのレベルに応答して前記第１出力ノードを第２キャパシタによってポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行する第１ポンピング段階と、
前記第２ポンピング制御信号に応答して前記第３ノードを第３キャパシタによってポンピングし、前記第３ノードと前記第４ノードを接続し、前記第４ノードのレベルに応答して前記第２出力ノードを第４キャパシタによってポンピングし、前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行する第２ポンピング段階と、
を含むことを特徴とする高電圧発生方法。
【請求項１４】
前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルであることを特徴とする請求項１３記載の高電圧発生方法。
【請求項１５】
高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出段階と、
前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生段階と、
前記プリチャージ制御信号に応答して第１、第２出力ノード及び第１ノードを第１プリチャージ電圧レベルに、第２ノードを第２プリチャージ電圧レベルにプリチャージするプリチャージ段階と、
前記第１ポンピング制御信号に応答して前記第１出力ノードを第１キャパシタによってポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる第１ポンピング段階と、
前記第２ポンピング制御信号に応答して前記第１ノードを第２キャパシタによってポンピングし、前記第１ノードと前記第２ノードを接続し、前記第２ノードのレベルに応答して前記第２出力ノードを第３キャパシタによってポンピングし、前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる第２ポンピング段階と、
を含むことを特徴とする高電圧発生方法。
【請求項１６】
前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルであることを特徴とする請求項１５記載の高電圧発生方法。
【請求項１７】
高電圧発生回路を備える半導体メモリ装置において、
前記高電圧発生回路は、
高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出器と、
前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生器と、
高電圧発生器とを備え、
前記高電圧発生器は、
第１及び第２キャパシタを含み、前記第１ポンピング制御信号に応答して前記第１及び第２キャパシタを直列に接続して第１出力ノードをポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる第１ポンピング部と、
第３及び第４キャパシタを含み、前記第２ポンピング制御信号に応答して前記第３及び第４キャパシタを直列に接続して前記第２出力ノードをポンピングし、前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる第２ポンピング部とを有し、
前記プリチャージ制御信号に応答して前記第１、第２、第３、及び第４キャパシタを第１プリチャージ電圧レベルと第２プリチャージ電圧レベル間に接続する、
ことを特徴とする半導体メモリ装置。
【請求項１８】
前記第１ポンピング部は、
前記プリチャージ制御信号に応答して第１ノードを前記第１プリチャージ電圧レベルにプリチャージする第１プリチャージ回路と、
前記プリチャージ制御信号に応答して第２ノードを前記第２プリチャージ電圧レベルにプリチャージする第２プリチャージ回路と、
前記プリチャージ制御信号に応答して前記第１出力ノードを前記第１プリチャージ電圧レベルにプリチャージする第３プリチャージ回路と、
前記第１ポンピング制御信号に応答して前記第１ノードと前記第２ノードとを接続する第１スイッチと、
前記第１ポンピング制御信号に応答して前記第１出力ノードと前記第２出力ノードとの間で電荷共有動作を実行させる第２スイッチと、を備え、
前記第１キャパシタは前記第１ポンピング制御信号と前記第１ノードとの間に接続され、前記第２キャパシタは前記第２ノードと前記第１出力ノードとの間に接続され、
前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルであることを特徴とする請求項１７記載の半導体メモリ装置。
【請求項１９】
前記第２ポンピング部は、
前記プリチャージ制御信号に応答して第３ノードを前記第１プリチャージ電圧レベルにプリチャージする第４プリチャージ回路と、
前記第２ポンピング制御信号の反対位相の信号に応答して第４ノードを前記第２プリチャージ電圧レベルにプリチャージする第５プリチャージ回路と、
前記プリチャージ制御信号に応答して前記第２出力ノードを前記第１プリチャージ電圧レベルにプリチャージする第６プリチャージ回路と、
前記第２ポンピング制御信号に応答して前記第３ノードと前記第４ノードを接続する第３スイッチと、
前記第２ポンピング制御信号に応答して前記第２出力ノードと前記高電圧発生端子との間で電荷共有動作を実行させる第４スイッチと、を備え、
前記第３キャパシタは前記第２ポンピング制御信号と前記第３ノードとの間に接続され、前記第４キャパシタは前記第４ノードと前記第２出力ノードとの間に接続され、
前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルであることを特徴とする請求項１７記載の半導体メモリ装置。
【請求項２０】
高電圧発生回路を備える半導体メモリ装置において、
前記高電圧発生回路は、
高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出器と、
前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生器と、
高電圧発生器とを備え、
前記高電圧発生器は、
第１キャパシタを含み、前記第１ポンピング制御信号に応答して第１出力ノードをポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる第１ポンピング部と、
第２及び第３キャパシタを含み、前記第２ポンピング制御信号に応答して前記第２及び第３キャパシタを直列に接続して前記第２出力ノードをポンピングし、前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる第２ポンピング部とを有し、
前記プリチャージ制御信号に応答して前記第１、第２、及び第３キャパシタを第１プリチャージ電圧レベルと第２プリチャージ電圧レベルとの間に接続する、
ことを特徴とする半導体メモリ装置。
【請求項２１】
前記第１ポンピング部は、
前記プリチャージ制御信号に応答して第１出力ノードを前記第１プリチャージ電圧レベルにプリチャージする第１プリチャージ回路と
前記第１ポンピング制御信号に応答して前記第１出力ノードと前記第２出力ノードとの間で電荷共有動作を実行させる第１スイッチと、を備え、
前記第１キャパシタは前記第１ポンピング制御信号と前記第１出力ノードとの間に接続され、
前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルであることを特徴とする請求項２０記載の半導体メモリ装置。
【請求項２２】
前記第２ポンピング部は、
前記プリチャージ制御信号に応答して第１ノードを前記第１プリチャージ電圧レベルにプリチャージする第２プリチャージ回路と、
前記第２ポンピング制御信号の反対位相の信号に応答して第２ノードを前記第２プリチャージ電圧レベルにプリチャージする第３プリチャージ回路と、
前記プリチャージ制御信号に応答して前記第２出力ノードを前記第１プリチャージ電圧レベルにプリチャージする第４プリチャージ回路と、
前記第２ポンピング制御信号に応答して前記第１ノードと前記第２ノードを接続する第２スイッチと、
前記第２ポンピング制御信号に応答して前記第２出力ノードと前記高電圧発生端子との間で電荷共有動作を実行させる第３スイッチと、を備え、
前記第２キャパシタは前記第２ポンピング制御信号と前記第１ノードとの間に接続され、前記第３キャパシタは前記第２ノードと前記第２出力ノードとの間に接続され、
前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルであることを特徴とする請求項２０記載の半導体メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧発生回路に関し、特に、電源電圧よりも高い高電圧を発生することができる高電圧発生回路及び高電圧発生方法、並びに該高電圧発生回路を有する半導体メモリ装置に関するものである。
【背景技術】
【０００２】
従来の半導体メモリ装置のメモリセルは、一つのキャパシタと一つのＮＭＯＳトランジスタとで構成されている。ＮＭＯＳトランジスタのゲートはワードラインに接続されていて、そのゲートに電源電圧が印加されるとオンする。このとき、ＮＭＯＳトランジスタを通して接地電圧レベルについてはスレッショルド電圧の損失なしに転送されるが、電源電圧レベルについては電源電圧レベルからスレッショルド電圧を引いたレベルが転送される。ＮＭＯＳトランジスタが電源電圧をスレッショルド電圧の損失なしに転送するためには、ゲートに対して電源電圧よりも高いレベルの高電圧を印加しなければならない。一般的に、高電圧は、電源電圧にＮＭＯＳトランジスタのスレッショルド電圧を加えた電圧よりも大きい電圧に設定され、半導体メモリ装置は、高電圧を発生するための高電圧発生回路を備える。
【０００３】
図１は、従来の高電圧発生回路の一構成例を示している。従来の高電圧発生回路は、高電圧レベル検出器１０、制御信号発生器１２、及び高電圧発生器１４で構成され、高電圧発生器１４は、キャパシタＣ１〜Ｃ４、及びスイッチＳＷ１〜ＳＷ８で構成されている。
【０００４】
次に、図１の構成それぞれの機能について説明する。
【０００５】
高電圧レベル検出器１０は、高電圧ＶＰＰのレベルを検出して、高電圧ＶＰＰのレベルが目標とする高電圧ＶＰＰのレベルより低ければ、高電圧レベル検出信号ＶＰＰＥＮを発生する。制御信号発生器１２は、高電圧レベル検出信号ＶＰＰＥＮに応答してプリチャージ制御信号Ｐ１、及びポンピング制御信号Ｐ２〜Ｐ４を発生する。スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ６のそれぞれは、プリチャージ制御信号Ｐ１に応答してノードｎ１、ｎ２、ｎ３、ｎ４のそれぞれを電圧ＶＤＤレベルにプリチャージする。キャパシタＣ１、Ｃ２は、ポンピング制御信号Ｐ２に応答してノードｎ１、ｎ２それぞれをポンピングする。キャパシタＣ３はポンピング制御信号Ｐ３に応答してノードｎ３をポンピングし、キャパシタＣ４はポンピング制御信号Ｐ４に応答してノードｎ４をポンピングする。スイッチＳＷ４、ＳＷ５それぞれは、ポンピング制御信号Ｐ２に応答してオンとなって、ノードｎ２、ｎ３間及びノードｎ１、ｎ４間で電荷共有動作を実行する。スイッチＳＷ７は、ポンピング制御信号Ｐ３に応答してオンとなって、ノードｎ３、ｎ４間で電荷共有動作を実行する。スイッチＳＷ８は、ポンピング制御信号Ｐ４に応答してオンとなって、ノードｎ４と高電圧発生端子との間で電荷共有動作を実行する。
【０００６】
図２は、図１に示す高電圧発生回路の動作を説明するための動作タイミング図である。
【０００７】
プリチャージ期間Ｔ１において、制御信号発生器１２がハイレベルのプリチャージ制御信号Ｐ１を発生すると、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ６がオンとなってノードｎ１〜ｎ４が電源電圧ＶＤＤレベルにプリチャージされる。
【０００８】
第１ポンピング期間Ｔ２において、制御信号発生器１２がハイレベルのポンピング制御信号Ｐ２を発生すると、キャパシタＣ１、Ｃ２がノードｎ１、ｎ２を電圧２ＶＤＤレベルにポンピングする。そして、ハイレベルのポンピング制御信号Ｐ２に応答してスイッチＳＷ４、ＳＷ５がオンとなって、ノードｎ１、ｎ４間及びノードｎ２、ｎ３間で電荷共有動作が実行されて、ノードｎ１〜ｎ４が電圧１．５ＶＤＤレベルとなる。
【０００９】
第２ポンピング期間Ｔ３において、制御信号発生器１２がハイレベルのポンピング制御信号Ｐ３を発生すると、キャパシタＣ３がノードｎ３を電圧２．５ＶＤＤレベルにポンピングする。そして、ハイレベルのポンピング制御信号Ｐ３に応答してスイッチＳＷ７がオンとなって、ノードｎ３、ｎ４間で電荷共有動作が実行されて、ノードｎ３、ｎ４が電圧２ＶＤＤレベルとなる。
【００１０】
第３ポンピング期間Ｔ４において、制御信号発生器１２がハイレベルのポンピング制御信号Ｐ４を発生すると、キャパシタＣ４がノードｎ４を電圧３ＶＤＤレベルにポンピングする。そして、ハイレベルのポンピング制御信号Ｐ４に応答してスイッチＳＷ８がオンとなってノードｎ４と高電圧発生端子との間で電荷共有動作が実行されて、ノードｎ４と高電圧発生端子は電圧αレベルになる。このような方法で動作を実行することによって、高電圧発生端子は、最大電圧３ＶＤＤレベルの高電圧ＶＰＰを発生することができる。
【００１１】
図１に示す高電圧発生回路は、４個のポンピングキャパシタＣ１〜Ｃ４を備え、３回のポンピング動作を実行して最大電圧３ＶＤＤレベルまでポンピングすることができる。
【００１２】
図３は、従来の高電圧発生回路の他の構成例を示している。この構成例の高電圧発生回路は、高電圧レベル検出器２０、制御信号発生器２２、及び高電圧発生器２４で構成されている。高電圧発生器２４は、キャパシタＣ５、Ｃ６、及びスイッチＳＷ１０〜ＳＷ１５で構成されている。
【００１３】
次に、図３に示す構成それぞれの機能について説明する。
【００１４】
高電圧レベル検出器２０は、高電圧ＶＰＰのレベルを検出して、高電圧ＶＰＰのレベルが目標とする高電圧ＶＰＰのレベルよりも低ければ、高電圧レベル検出信号ＶＰＰＥＮを発生する。制御信号発生器２２は、高電圧レベル検出信号ＶＰＰＥＮに応答してプリチャージ制御信号Ｐ１とポンピング制御信号Ｐ２とを発生する。スイッチＳＷ１０、ＳＷ１１、ＳＷ１３、ＳＷ１４は、プリチャージ制御信号Ｐ１に応答してノードｎ５、ｎ７を接地電圧レベルにプリチャージし、ノードｎ６、ｎ８を電源電圧ＶＤＤレベルにプリチャージする。スイッチＳＷ１２、ＳＷ１５は、ポンピング制御信号Ｐ２に応答して、ノードｎ６、ｎ７間、及び、ノードｎ８と高電圧発生端子との間を接続する。
【００１５】
図４は、図３に示す高電圧発生回路の動作を説明するための動作タイミング図である。
【００１６】
プリチャージ期間Ｔ１において、制御信号発生器２２がハイレベルのプリチャージ制御信号Ｐ１を発生すると、スイッチＳＷ１０、ＳＷ１１、ＳＷ１３、ＳＷ１４がすべてオンとなって、ノードｎ５、ｎ７が接地電圧レベルにプリチャージされ、ノードｎ６、ｎ８が電源電圧ＶＤＤレベルにプリチャージされる。
【００１７】
ポンピング期間Ｔ２において、制御信号発生器２２がハイレベルのポンピング制御信号Ｐ２を発生すると、ノードｎ５が電源電圧ＶＤＤレベルとなって、キャパシタＣ５によってポンピング動作が実行されてノードｎ６を電圧２ＶＤＤレベルにポンピングする。そして、スイッチＳＷ１２がオンになっているので、ノードｎ７はノードｎ６と同様に電圧２ＶＤＤレベルとなり、キャパシタＣ６によってポンピング動作が実行されてノードｎ８を電圧３ＶＤＤレベルにポンピングする。そして、スイッチＳＷ１５がオンになっているので、ノードｎ８と高電圧発生端子との間で電荷共有動作が実行されて、ノードｎ８と高電圧発生端子は電圧αレベルになる。このような方法で動作を実行して、高電圧発生端子は、最大電圧３ＶＤＤレベルの高電圧ＶＰＰを発生することができる。
【００１８】
すなわち、図３に示す高電圧発生回路は、２つのポンピングキャパシタを備え、１回のポンピング動作を実行して最大３ＶＤＤレベルまでポンピングすることができる。
【００１９】
よって、図１の高電圧発生回路に比べて図３の高電圧発生回路は少ない数のポンピングキャパシタを備えて、ただ１回のポンピング動作により目標とする高電圧を発生することはできる。
【００２０】
しかしながら、半導体メモリ装置は、低電源電圧化及び高速化されつつあって、それによって目標とする高電圧のレベルが低くなると、従来の高電圧発生回路をそのまま用いて高電圧を発生することもできるが、電源電圧のレベルの低下に応じて目標とする高電圧のレベルを比例的に減少させることができない。これは、ＮＭＯＳトランジスタのスレッショルド電圧を所定の値以上に低くさせることが容易でないからである。そして、高速化によって高電圧レベル検出信号の周期が短くなるのでポンピングの回数を減らす必要性がある。
【００２１】
したがって、従来の高電圧発生回路よりもポンピングの回数を必要以上に増加せず、目標とする高電圧が発生できるポンピング能力の優れた高電圧発生回路が必要とされる。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明の目的は、電源電圧のレベルが低下して、高電圧レベル検出信号の周期が短くなっても目標とする高電圧を発生可能な高電圧発生回路及び方法を提供することにある。
【００２３】
本発明の他の目的は、前記のような高電圧発生回路を備えた半導体メモリ装置を提供することにある。
【課題を解決するための手段】
【００２４】
前記技術的課題を解決するために本発明の高電圧発生回路の第１形態は、高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出器と、前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生器と、高電圧発生器とを備える。前記高電圧発生器は、第１ポンピング部と、第２ポンピング部とを有する。前記第１ポンピング部は、第１及び第２キャパシタを含み、前記第１ポンピング制御信号に応答して前記第１及び第２キャパシタを直列に接続して第１出力ノードをポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる。前記第２ポンピング部は、第３及び第４キャパシタを含み、前記第２ポンピング制御信号に応答して前記第３及び第４キャパシタを直列に接続して前記第２出力ノードをポンピングし、前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる。前記高電圧発生器は、前記プリチャージ制御信号に応答して、前記第１、第２、第３、及び第４キャパシタを第１プリチャージ電圧レベルと第２プリチャージ電圧レベルとの間に接続する。
【００２５】
前記第１ポンピング部は、前記プリチャージ制御信号に応答して第１ノードを前記第１プリチャージ電圧レベルにプリチャージする第１プリチャージ回路と、前記プリチャージ制御信号に応答して第２ノードを前記第２プリチャージ電圧レベルにプリチャージする第２プリチャージ回路と、前記プリチャージ制御信号に応答して前記第１出力ノードを前記第１プリチャージ電圧レベルにプリチャージする第３プリチャージ回路と、前記第１ポンピング制御信号に応答して前記第１ノードと前記第２ノードを接続する第１スイッチと、前記第１ポンピング制御信号に応答して前記第１出力ノードと前記第２出力ノードとの間で電荷共有動作を実行させる第２スイッチと、を備えうる。前記第１キャパシタは前記第１ポンピング制御信号と前記第１ノードとの間に接続され、前記第２キャパシタは前記第２ノードと前記第１出力ノードとの間に接続されうる。例えば、前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルである。
【００２６】
前記第２ポンピング部は、前記プリチャージ制御信号に応答して第３ノードを前記第１プリチャージ電圧レベルにプリチャージする第４プリチャージ回路と、前記第２ポンピング制御信号の反対位相の信号に応答して第４ノードを前記第２プリチャージ電圧レベルにプリチャージする第５プリチャージ回路と、前記プリチャージ制御信号に応答して前記第２出力ノードを前記第１プリチャージ電圧レベルにプリチャージする第６プリチャージ回路と、前記第２ポンピング制御信号に応答して前記第３ノードと前記第４ノードを接続する第３スイッチと、前記第２ポンピング制御信号に応答して前記第２出力ノードと前記高電圧発生端子との間で電荷共有動作を実行させる第４スイッチと、を備えうる。前記第３キャパシタは前記第２ポンピング制御信号と前記第３ノードとの間に接続され、前記第４キャパシタは前記第４ノードと前記第２出力ノードとの間に接続されうる。例えば、前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルである。
【００２７】
前記技術的課題を解決するために本発明の高電圧発生回路の第２形態は、高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出器と、前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生器と、高電圧発生器とを備える。前記高電圧発生器は、第１ポンピング部と、第２ポンピング部とを有する。前記第１ポンピング部は、第１キャパシタを含み、前記第１ポンピング制御信号に応答して第１出力ノードをポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる。前記第２ポンピング部は、第２及び第３キャパシタを含み、前記第２ポンピング制御信号に応答して前記第２及び第３キャパシタを直列に接続して前記第２出力ノードをポンピングし、前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる。前記高電圧発生器は、前記プリチャージ制御信号に応答して前記第１、第２、及び第３キャパシタを第１プリチャージ電圧レベルと第２プリチャージ電圧レベルとの間に接続する。
【００２８】
前記第１ポンピング部は、前記プリチャージ制御信号に応答して第１出力ノードを前記第１プリチャージ電圧レベルにプリチャージする第１プリチャージ回路と、前記第１ポンピング制御信号に応答して前記第１出力ノードと前記第２出力ノードとの間で電荷共有動作を実行させる第１スイッチを備えうる。前記第１キャパシタは、前記第１ポンピング制御信号と前記第１出力ノードとの間に接続されうる。例えば、前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルである。
【００２９】
前記第２ポンピング部は、前記プリチャージ制御信号に応答して第１ノードを前記第１プリチャージ電圧レベルにプリチャージする第２プリチャージ回路と、前記第２ポンピング制御信号の反対位相の信号に応答して第２ノードを前記第２プリチャージ電圧レベルにプリチャージする第３プリチャージ回路と、前記プリチャージ制御信号に応答して前記第２出力ノードを前記第１プリチャージ電圧レベルにプルチャージする第４プリチャージ回路と、前記第２ポンピング制御信号に応答して前記第１ノードと前記第２ノードを接続する第２スイッチと、前記第２ポンピング制御信号に応答して前記第２出力ノードと前記高電圧発生端子との間で電荷共有動作を実行させる第３スイッチと、を備えうる。前記第２キャパシタは前記第２ポンピング制御信号と前記第１ノードとの間に接続され、前記第３キャパシタは前記第２ノードと前記第２出力ノードとの間に接続されうる。例えば、前記第１プリチャージレベルは電源電圧レベルであり、前記第２プリチャージレベルは接地電圧レベルであることを特徴とする。
【００３０】
前記技術的課題を解決するために本発明の高電圧発生方法の第１形態は、高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出段階と、前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生段階と、前記プリチャージ制御信号に応答して第１、第３ノード、第１、第２出力ノードを第１プリチャージ電圧レベルに、第２及び第４ノードを第２プリチャージ電圧レベルにプルチャージするプリチャージ段階と、前記第１ポンピング制御信号に応答して前記第１ノードを第１キャパシタによってポンピングし、前記第１ノードと前記第２ノードとを接続し、前記第２ノードのレベルに応答して前記第１出力ノードを第２キャパシタによってポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる第１ポンピング段階と、前記第２ポンピング制御信号に応答して前記第３ノードを第３キャパシタによってポンピングし前記第３ノードと前記第４ノードとを接続し、前記第４ノードのレベルに応答して前記第２出力ノードを第４キャパシタによってポンピングし前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる第２ポンピング段階と、を含む。
【００３１】
前記技術的課題を解決するために本発明の高電圧発生方法の第２形態は、高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出段階と、前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生段階と、前記プリチャージ制御信号に応答して第１、第２出力ノード及び第１ノードを第１プリチャージ電圧レベルに、第２ノードを第２プリチャージ電圧レベルにプリチャージするプリチャージ段階と、前記第１ポンピング制御信号に応答して前記第１出力ノードを第１キャパシタによってポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる第１ポンピング段階と、前記第２ポンピング制御信号に応答して前記第１ノードを第２キャパシタによってポンピングし、前記第１ノードと前記第２ノードを接続し、前記第２ノードのレベルに応答して前記第２出力ノードを第３キャパシタによってポンピングし前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる第２ポンピング段階と、を含む。
【００３２】
前記他の技術的課題を解決するために本発明の半導体メモリ装置は、高電圧発生回路を備える半導体メモリ装置において、前記高電圧発生回路は、高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出器と、前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生器と、高電圧発生器とを備える。前記高電圧発生器は、第１ポンピング部と、第２ポンピング部とを有する。前記第１ポンピング部は、第１及び第２キャパシタを含み、前記第１ポンピング制御信号に応答して前記第１及び第２キャパシタを直列に接続して第１出力ノードをポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる。第２ポンピング部は、第３及び第４キャパシタを含み、前記第２ポンピング制御信号に応答して前記第３及び第４キャパシタを直列に接続して前記第２出力ノードをポンピングし、前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる。前記高電圧発生器は、前記プリチャージ制御信号に応答して前記第１、第２、第３、及び第４キャパシタを第１プリチャージ電圧レベルと第２プリチャージ電圧レベルとの間に接続する。
【００３３】
前記他の技術的課題を解決するために本発明の半導体メモリ装置は高電圧発生回路を備える半導体メモリ装置において、前記高電圧発生回路は、高電圧のレベルを検出して高電圧レベル検出信号を発生する高電圧レベル検出器と、前記高電圧レベル検出信号に応答してプリチャージ制御信号及び第１、第２ポンピング制御信号を発生する制御信号発生器と、高電圧発生器とを備える。前記高電圧発生器は、第１ポンピング部と、第２ポンピング部とを有する。前記第１ポンピング部は、第１キャパシタを含み、前記第１ポンピング制御信号に応答して第１出力ノードをポンピングし、前記第１出力ノードと第２出力ノードとの間で電荷共有動作を実行させる。前記第２ポンピング部は、第２及び第３キャパシタを含み、前記第２ポンピング制御信号に応答して前記第２及び第３キャパシタを直列で接続して前記第２出力ノードをポンピングし、前記第２出力ノードと高電圧発生端子との間で電荷共有動作を実行させる。前記高電圧発生器は、前記プリチャージ制御信号に応答して前記第１、第２、及び第３キャパシタを第１プリチャージ電圧レベルと第２プリチャージ電圧レベルとの間に接続する。
【発明の効果】
【００３４】
本発明の高電圧発生回路及び方法は、電源電圧のレベルが低くなって高電圧レベル検出信号の周期が短くなる場合であっても目標とする高電圧を安定的に発生することができる。
【００３５】
したがって、本発明の高電圧発生回路は半導体メモリ装置に適用されて装置の動作信頼性を高める。
【発明を実施するための最良の形態】
【００３６】
以下、添付した図面を参照しながら本発明の高電圧発生回路及び高電圧発生方法並びに該高電圧発生回路を有する半導体メモリ装置を説明する。
【００３７】
図５は、本発明に係る高電圧発生回路の一実施形態の構成を示す回路図である。本発明の一実施形態の高電圧発生回路は、高電圧レベル検出器３０、制御信号発生器３２、及び高電圧発生器３４を備えて構成されている。高電圧発生器３４は、第１ポンピング部３４−１と第２ポンピング部３４−２とを備えて構成されている。第１ポンピング部３４−１は、キャパシタＣ７、Ｃ８及びスイッチＳＷ２０〜ＳＷ２３、ＳＷ２８を含み、第２ポンピング部３４−２は、キャパシタＣ９、Ｃ１０及びスイッチＳＷ２４〜ＳＷ２７、ＳＷ２９を含む。
【００３８】
次に、図５に示す構成それぞれの機能について説明する。
【００３９】
高電圧レベル検出器３０は、高電圧ＶＰＰのレベルを検出して、高電圧ＶＰＰのレベルが目標とする高電圧ＶＰＰのレベルよりも低ければ、高電圧レベル検出信号ＶＰＰＥＮを発生する。制御信号発生器３２は、高電圧レベル検出信号ＶＰＰＥＮに応答して、プリチャージ制御信号Ｐ１とポンピング制御信号Ｐ２、Ｐ３を発生する。スイッチＳＷ２０、ＳＷ２３、ＳＷ２４、ＳＷ２７は、プリチャージ制御信号Ｐ１に応答して、ノードｎ１０、ｎ１２、ｎ１３、ｎ１５それぞれを電源電圧ＶＤＤレベルにプリチャージする。スイッチＳＷ２２は、プリチャージ制御信号Ｐ１に応答してノードｎ１１を接地電圧レベルにプリチャージする。スイッチＳＷ２１はポンピング制御信号Ｐ２に応答してノードｎ１０、ｎ１１間を接続し、スイッチＳＷ２８はポンピング制御信号Ｐ２に応答してノードｎ１２、ｎ１５間を接続する。スイッチＳＷ２５はポンピング制御信号Ｐ３に応答してノードｎ１３、ｎ１４間を接続し、スイッチＳＷ２９はポンピング制御信号Ｐ３に応答して、ノードｎ１５と高電圧ＶＰＰを発生する高電圧発生端子との間を接続する。そして、スイッチＳＷ２６は反転ポンピング制御信号Ｐ３Ｂに応答してノードｎ１４を接地電圧レベルにプリチャージする。キャパシタＣ７、Ｃ８はポンピング制御信号Ｐ２に応答してポンピング動作を実行し、キャパシタＣ９、Ｃ１０はポンピング制御信号Ｐ３に応答してポンピング動作を実行する。
【００４０】
図６は、図５に示す高電圧発生回路の動作を説明するための動作タイミング図である。
【００４１】
プリチャージ期間Ｔ１において、制御信号発生器３２がハイレベルのプリチャージ制御信号Ｐ１を発生すると、スイッチＳＷ２０、ＳＷ２２、ＳＷ２３、ＳＷ２４、ＳＷ２７がオンして、ノードｎ１０、ｎ１２、ｎ１３、ｎ１５が電源電圧ＶＤＤレベルにプリチャージされ、また、スイッチＳＷ２２がオンして、ノードｎ１１が接地電圧レベルにプリチャージされる。そして、この際、反転ポンピング制御信号Ｐ３Ｂはハイレベルなので、スイッチＳＷ２６がオンして、ノードｎ１４は接地電圧レベルにプリチャージされる。
【００４２】
第１ポンピング期間Ｔ２において、制御信号発生器３２がハイレベルのポンピング制御信号Ｐ２を発生すると、スイッチＳＷ２１がオンしてノードｎ１０、ｎ１１が接続され、キャパシタＣ７によってポンピング動作が実行されてノードｎ１０、ｎ１１が電圧２ＶＤＤレベルとなる。そして、ノードｎ１１が電圧２ＶＤＤレベルになると、キャパシタＣ８によってポンピング動作が実行されてノードｎ１２は電圧３ＶＤＤレベルとなる。そして、ハイレベルのポンピング制御信号Ｐ２に応答してスイッチＳＷ２８がオンとなってノードｎ１２、ｎ１５間で電荷共有動作が実行されてノードｎ１２、ｎ１５のそれぞれが電圧２ＶＤＤレベルとなる。この際、反転ポンピング制御信号Ｐ３Ｂがハイレベルであるので、スイッチＳＷ２６がオンとなってノードｎ１４は接地電圧レベルを維持する。ノードｎ１２、ｎ１５間で電荷共有動作が実行される際において、キャパシタＣ７、Ｃ８の総キャパシタンスとキャパシタＣ１０のキャパシタンスとが同一値になるように設計するのが好ましい。すなわち、キャパシタＣ７、Ｃ８のキャパシタンスをそれぞれＣとして設計したとしたら、直列に接続されたキャパシタＣ７、Ｃ８の総キャパシタンスはＣ／２なので、キャパシタＣ１０はキャパシタンスがＣ／２となるように設計することが好ましい。そして、直列に接続されるキャパシタＣ９、Ｃ１０のキャパシタンスは同一値になるように設計した方がよいで、キャパシタＣ９のキャパシタンスはＣ／２となるように設計した方が好ましい。
【００４３】
第２ポンピング期間Ｔ３において、制御信号発生器３２がハイレベルのポンピング制御信号Ｐ３を発生すると、スイッチＳＷ２５、ＳＷ２９がオンとなって、スイッチＳＷ２６はオフとなり、ノードｎ１３、ｎ１４間及びノードｎ１５と高電圧発生端子（ＶＰＰ）との間が接続される。そして、ハイレベルのポンピング制御信号Ｐ３に応答してキャパシタＣ９によるポンピング動作が実行されて、ノードｎ１３、ｎ１４は電圧２ＶＤＤレベルとなり、ノードｎ１４が電圧２ＶＤＤレベルになるとキャパシタＣ１０によるポンピング動作が実行されてノードｎ１５は電圧４ＶＤＤレベルとなる。この際、スイッチＳＷ２９はオンになっているので、ノードｎ１５と高電圧発生端子（ＶＰＰ）との間で電荷共有動作が実行されて、ノードｎ１５と高電圧発生端子は電圧βレベルとなる。このような方法で動作を実行することによって最大電圧４ＶＤＤレベルの高電圧ＶＰＰを発生することができる。
【００４４】
すなわち、図５に示す本発明の高電圧発生回路は、２回のポンピング動作で最大４ＶＤＤレベルまでポンピングすることができる。よって、高電圧レベル検出信号ＶＰＰＥＮの周期が短くなっても高電圧ＶＰＰを維持することができるし、電源電圧のレベルが低くなっても最大ポンピング電圧のレベルが高くなって目標とする高電圧ＶＰＰを発生することができる。
【００４５】
図７は、本発明に係る他の実施形態の高電圧発生回路の構成を示している。本発明に係る他の実施形態の高電圧発生回路は、高電圧レベル検出器４０、制御信号発生器４２、及び高電圧発生器４４を備えて構成されている。高電圧発生器４４は、第１ポンピング部４４−１と第２ポンピング部４４−２とを備えて構成されている。第１ポンピング部４４−１は、キャパシタＣ１１及びスイッチＳＷ３０、ＳＷ３５とを含み、第２ポンピング部４４−２は、キャパシタＣ１２、Ｃ１３及びスイッチＳＷ３１〜ＳＷ３４、ＳＷ３６とを含む。
【００４６】
次に、図７に示す構成それぞれの機能について説明する。
【００４７】
高電圧レベル検出器４０は、高電圧ＶＰＰのレベルを検出して、高電圧ＶＰＰのレベルが目標とする高電圧ＶＰＰのレベルよりも低ければ、高電圧レベル検出信号ＶＰＰＥＮを発生する。制御信号発生器４２は、高電圧レベル検出信号ＶＰＰＥＮに応答してプリチャージ制御信号Ｐ１とポンピング制御信号Ｐ２、Ｐ３を発生する。スイッチＳＷ３０、ＳＷ３１、ＳＷ３４は、ポンピング制御信号Ｐ１に応答してノードｎ２０、ｎ２１、ｎ２３を電源電圧ＶＤＤレベルにプリチャージする。スイッチＳＷ３５は、ポンピング制御信号Ｐ２に応答してノードｎ２０、ｎ２３間で電荷共有動作を実行させる。スイッチＳＷ３２はポンピング制御信号Ｐ３に応答してノードｎ２１、ｎ２２を接続し、スイッチＳＷ３６はポンピング制御信号Ｐ３に応答して、ノードｎ２３と高電圧ＶＰＰを発生する高電圧発生端子との間で電荷共有動作を実行させる。スイッチＳＷ３３は反転ポンピング制御信号Ｐ３Ｂに応答してノードｎ２２を接地電圧レベルにプリチャージする。
【００４８】
図８は、図７に示す高電圧発生回路の動作を説明するための動作タイミング図である。
【００４９】
プリチャージ期間Ｔ１において、制御信号発生器４２がハイレベルのプリチャージ制御信号Ｐ１を発生すると、スイッチＳＷ３０、ＳＷ３１、ＳＷ３４がオンして、ノードｎ２０、ｎ２１、ｎ２３が電源電圧ＶＤＤレベルにプリチャージされる。また、この期間Ｔ１において、制御信号発生器４２がハイレベルの反転ポンピング制御信号Ｐ３Ｂを発生し、スイッチＳＷ３３がオンとなってノードｎ２２が接地電圧レベルにプリチャージされる。
【００５０】
第１ポンピング期間Ｔ２において、制御信号発生器４２がハイレベルのポンピング制御信号Ｐ２を発生すると、キャパシタＣ１１がポンピング動作を実行してノードｎ２０は電圧２ＶＤＤレベルになり、ハイレベルのポンピング制御信号Ｐ２に応答してスイッチ３５がオンしてノードｎ２０、ｎ２３間で電荷共有動作が実行されてノードｎ２０、ｎ２３は電圧１．５ＶＤＤレベルとなる。この際、制御信号発生器４２がハイレベルの反転ポンピング制御信号Ｐ３Ｂを継続的に発生するので、スイッチＳＷ３３がオンしていて、ノードｎ２２は接地電圧レベルで維持される。ノードｎ２０、ｎ２３間で電荷共有動作が実行される際にキャパシタＣ１１のキャパシタンスとキャパシタＣ１３のキャパシタンスとが同一値になるように設計する方が好ましい。すなわち、キャパシタＣ１１のキャパシタンスをＣとして設計したら、キャパシタＣ１３のキャパシタンスはＣとして設計する方が好ましい。そして、直列で接続されるキャパシタＣ１２、Ｃ１３のキャパシタンスは、同一値になるように設計するのが好ましいので、キャパシタＣ１２のキャパシタンスはＣになるように設計する方が好ましい。
【００５１】
第２ポンピング期間Ｔ２において、制御信号発生器４２がハイレベルのポンピング制御信号Ｐ３を発生すると、スイッチＳＷ３２、ＳＷ３６がオンし、スイッチＳＷ３３はオフして、ノードｎ２１、ｎ２２間及びノードｎ２３と高電圧発生端子（ＶＰＰ）との間が接続される。そして、ハイレベルのポンピング制御信号Ｐ３に応答してキャパシタＣ１２によるポンピング動作が実行されて、ノードｎ２１、ｎ２２は電圧２ＶＤＤレベルとなり、ノードｎ２２が電圧２ＶＤＤレベルになると、キャパシタＣ１３によるポンピング動作が実行されてノードｎ２３が電圧３．５ＶＤＤレベルとなる。この際、スイッチＳＷ３６はオンになっているので、ノードｎ２３と高電圧発生端子（ＶＰＰ）との間で電荷共有動作が実行されて、ノードｎ２３及び高電圧発生端子が電圧γレベルとなる。このような方法で動作を実行するによって、最大電圧３．５ＶＤＤレベルの高電圧ＶＰＰを発生することができる。
【００５２】
すなわち、図７に示す高電圧発生回路は、２回のポンピング動作で最大３．５ＶＤＤレベルまでポンピングすることができる。もちろん、図５に示す高電圧発生回路に比べて最大ポンピング電圧レベルは低くなるが、図５に示す高電圧発生回路に比べてキャパシタの数を減らすことができる。
【００５３】
したがって、図７に示す高電圧発生回路、及び、図５に示す高電圧発生回路は、高電圧レベル検出信号ＶＰＰＥＮの周期が短くなっても、高電圧ＶＰＰを維持することができるし、電源電圧のレベルが低くなっても最大ポンピング電圧のレベルが高くなって目標とする高電圧ＶＰＰを発生することができる。
【００５４】
上述の高電圧発生回路に関しては、プリチャージ期間Ｔ１にすべてのプリチャージノードが同時にプリチャージされる動作を説明しているが、プリチャージ期間Ｔ１にすべてのプリチャージノードを同時にプリチャージせずに、第１ポンピング期間Ｔ２を終了した直後に図５のプリチャージノードｎ１０、ｎ１１、ｎ１２のそれぞれをプリチャージ電圧レベルにプリチャージし、図７のプリチャージノードｎ２０をプリチャージ電圧レベルにプリチャージしても構わない。
【００５５】
上述の実施形態の高電圧発生回路は、低電源電圧が印加され、高速動作を実行する半導体メモリ装置に適用されて安定的な高電圧レベルを発生することができる。
【００５６】
上述では、本発明の好ましい実施形態を参照しながら説明したが、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しなし範囲で、本発明を多様に修正及び変更させることができる。
【図面の簡単な説明】
【００５７】
【図１】従来の高電圧発生回路の一構成例を示す図である。
【図２】図１に示す高電圧発生回路の動作を説明するための動作タイミング図である。
【図３】従来における高電圧発生回路の他の構成例を示す図である。
【図４】図３に示す高電圧発生回路の動作を説明するための動作タイミング図である。
【図５】本発明に係る高電圧発生回路の一実施形態の構成を示す回路図である。
【図６】図５に示す高電圧発生回路の動作を説明するための動作タイミング図である。
【図７】本発明に係る高電圧発生回路の他の実施形態の構成を示す図である。
【図８】図７に示す高電圧発生回路の動作を説明するための動作タイミング図である。
【符号の説明】
【００５８】
３０  高電圧レベル検出器
３２  制御信号発生器
３４  高電圧発生器
３４−１、３４−２  第１及び第２ポンピング部
Ｃ７〜Ｃ１０  キャパシタ
ｎ１０〜ｎ１５  ノード
Ｐ１  プリチャージ制御信号
Ｐ２、Ｐ３  ポンピング制御信号
ＳＷ２０〜ＳＷ２９  スイッチ
ＶＤＤ  電源電圧
ＶＰＰ  高電圧
ＶＰＰＥＮ  高電圧レベル検出信号
【図１】
2006211890.tif 000003
【図２】
2006211890.tif 000004
【図３】
2006211890.tif 000005
【図４】
2006211890.tif 000006
【図５】
2006211890.tif 000007
【図６】
2006211890.tif 000008
【図７】
2006211890.tif 000009
【図８】
2006211890.tif 000010