(57)【要約】【課題】  一括電子シャッタ動作のための回路を付加する事なく読み出し走査にかかる時間による画像のゆがみのない高速電子シャッタを行うことを課題とする。【解決手段】  ２つの受光部に対して１つの蓄積部を持つ撮像素子において、１回目の転送で受光部から蓄積部に転送できる光電荷は電子シャッタにより露光量を制御し、この時に転送できなかった受光部の光電荷はメカニカルシャッタにより露光量を制御し、電子シャッタの露光量を元にしてメカニカルシャッタの露光量を補正する。【選択図】  図１
2006211216.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じて光電荷を発生し蓄積する受光部と、
受光部の数よりも少ない受光部の光電荷を一時的に蓄える蓄積部と、
を有し、受光部の数よりも蓄積部の数が少ない撮像素子、
および、
前記撮像素子の電荷蓄積開始走査を行う第１の走査手段と、
受光部の光電荷を転送可能な蓄積部に転送する事で前記撮像素子の蓄積終了走査を行う第２の走査手段と、
前記蓄積部の信号を読み出す第３の走査手段と、
第２の走査手段で転送されなかった受光部の光電荷を第３の走査手段により転送可能になった蓄積部に転送することで蓄積完了走査を行う第４の走査手段と、
再度前記蓄積部の信号を読み出す第５の走査手段と、
を有する撮像装置において、
第１の走査手段により行を順次蓄積開始し、第２の走査手段もしくは第４の走査手段により転送終了した行より順次、第３の走査手段もしくは第５の走査手段により読み出しを行い、第３の走査手段により読み出された信号を元にして第５の走査手段により読み出された信号を補正することを特徴とする撮像装置。
【請求項２】
請求項１の撮像装置において、前記第２の走査手段の動作の後に、同方向に走査し前記受光部を遮光するメカニカルなシャッタを有することを特徴とする撮像装置。
【請求項３】
請求項１もしくは請求項２の撮像装置において、前記第３の走査手段により読み出された信号と前記第５の走査手段により読み出された信号との補正係数をあらかじめ求めておき、この補正係数により前記第５の走査手段により読み出された信号を補正することを特徴とする撮像装置。
【請求項４】
請求項３の撮像装置において、前記第３の走査手段により読み出された信号と前記第５の走査手段により読み出された信号との補正係数は露光時間によって変更することを特徴とする撮像装置。
【請求項５】
請求項１もしくは請求項２の撮像装置において、前記第３の走査手段により読み出された信号と前記第５の走査手段により読み出された信号とから補正係数を求め、この補正係数により前記第５の走査手段により読み出された信号を補正することを特徴とする撮像装置。
【請求項６】
請求項５の撮像装置において、前記第３の走査手段により読み出された信号もしくは前記第５の走査手段により読み出された信号が著しく大きい場合には前記第５の走査手段により読み出された信号を補正しないことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子を用いた撮像装置およびシステムで、正確で高速なシャッタ動作を実現するための固体撮像素子の構成、駆動方法に関する。
【背景技術】
【０００２】
従来、撮像装置においては機械的な遮光部材であるメカシャッタを用いて撮像素子の露光時間を制御していた。この場合、短秒時の露光では、シャッタを非常に高速に動作させる必要があり、機械的な精度、制御が難しくなる。一部の撮像素装置においては、制御精度を向上させたフォーカルプレーンシャッタを用いている物もあるが、複雑な機構と、精度が要求され、コストが高くなってしまう。また、機械的なシャッタでは高速シャッタに対して限界があり、更なる高速シャッタを実現するためには、電子的なシャッタ動作が必要不可欠である。
【０００３】
以下、従来のＸＹアドレス型の走査方法を採る撮像素子を用いた電子シャッタ動作について説明する。
【０００４】
まず、画素毎に又はライン毎に画素に蓄積された不要電荷を除去する走査すなわちリセット走査を実行し、その後、一画素又はライン毎に、それぞれ所定の時間を経過してから信号電荷を読み出す走査を行う事で実現出来る事が知られている。このような電子シャッタを以下ローリング電子シャッタとよぶ。
【０００５】
図１、図３を用いて従来の撮像素子の構造と駆動方法について述べ、ローリング電子シャッタ動作を説明する。
【０００６】
図１はＸＹアドレス型の走査方法を採る撮像素子の構成を表したものである。１０１は駆動の単位で２つの画素を表している。１０２と１０４は光を電荷に変換するフォトダイオード（以下ＰＤと表す）であり、１０２が偶数ライン用、１０４が奇数ライン用である。１０３と１０５は転送パルスφＴＸによってＰＤで発生した電荷を後述するＦＤに転送する転送スイッチであり、１０３が偶数ライン用、１０５が奇数ライン用である。１０６は電荷を一時的に蓄積しておく領域（以下ＦＤと表す）であり、１０７はソースフォロアとして機能する増幅ＭＯＳアンプである。１０８は選択パルスφＳＥＬによって画素を選択する選択スイッチであり、１０９はリセットパルスφＲＥＳによってＦＤに蓄積された電荷を除去するリセットスイッチである。ＦＤ１０６、増幅ＭＯＳアンプ１０７、及び後述する定電流源１１１でフローティングディフュージョンアンプが構成されている。選択スイッチ１０８で選択された画素のＦＤ１０６に蓄積された信号電荷を増幅ＭＯＳ１０７と定電流源１１１による電荷・電圧変換で電圧に変換し信号出力線１１０を経て読み出し回路１１５に出力される。定電流源１１１は増幅ＭＯＳアンプ１０７の負荷となる定電流源である。
【０００７】
１１２は読み出し回路１１５から出力信号を選択する選択スイッチであり、水平走査回路１１６によって駆動される。また、１１４はスイッチ１０３、１０５、１０９、１０９を選択するための垂直走査回路である。
【０００８】
φＴＸ、φＲＥＳ、φＳＥＬそれぞれにおいて垂直走査回路１１４によって走査選択されたｎ番目の走査ラインをφＴＸｎ、ｎ＋１番目の走査ラインをφＴＸｎ＋１、ｎ番目とｎ＋１番目を走査する走査ラインをφＲＥＳｍ、φＳＥＬｍとする。そして、ｍ＝ｎ／２＋１（ｎ＝１，２，３・・・、ｍ＝１，２，３・・・）の関係が成り立っている。
【０００９】
図３はローリング電子シャッタ動作における駆動パルスと動作シーケンスを表したものである。なお図３では垂直走査回路１１４によって走査選択されたｎラインからｎ＋５ラインに関して記述している。
【００１０】
ローリング電子シャッタ動作では、ｎラインにおいて、まず時刻ｔ３１からｔ３２の間、φＲＥＳｍとφＴＸｎにパルスを印加され転送スイッチ１０３及びリセットスイッチ１０９をオンにし、ｎライン目のＰＤ１０２とＦＤ１０６に蓄積されている不要電荷を除去するリセット動作を行う。時刻ｔ３２で転送スイッチ１０３がオフになり、ＰＤ１０２に発生した光電荷が蓄積される蓄積動作が始まる。
【００１１】
同様にｎ＋１ラインの動作は、時刻ｔ３３からｔ３４の間、φＲＥＳｍとφＴＸｎ＋１にパルスを印加され転送スイッチ１０５及びリセットスイッチ１０９をオンにし、ｎ＋１ライン目のＰＤ１０４とＦＤ１０６に蓄積されている不用電荷を除去するリセット動作を行う。時刻ｔ３４で転送スイッチ１０５がオフになり、ＰＤ１０４に発生した光電荷が蓄積される蓄積動作が始まる。
【００１２】
次に時刻ｔ３５においてφＴＸｎにパルスを印加され転送スイッチ１０３をオンにし、ＰＤ１０２に蓄積された光電荷をＦＤ１０６に転送する転送動作を行う。なお、リセットスイッチ１０９は、転送動作に先んじてオフする必要があり、本図では、時刻ｔ３４で転送スイッチ１０５と同時にオフとなる。ここで、時刻ｔ３２から時刻ｔ３６までが蓄積時間となる。ｎライン目の転送動作終了後φＳＥＬｍにパルスが印加され選択スイッチ１０８がオンする事により、ＦＤ１０６で保持した電荷が電圧に変換され、読み出し回路１１５に出力される。読み出し回路１１５で一時的に保持された信号が水平走査回路１１６によって時刻ｔ３７より順次出力される。同様にｎ＋１の動作は、時刻ｔ３８においてφＴＸｎ＋１にパルスを印加され転送スイッチ１０５をオンにし、ＰＤ１０４に蓄積された光電荷をＦＤ１０６に転送する転送動作を行う。ここで、時刻ｔ３４から時刻ｔ３９までが蓄積時間となる。ｎ＋１ライン目の転送動作終了後φＳＥＬｍにパルスが印加され選択スイッチ１０８がオンする事により、ＦＤ１０６で保持した電荷が電圧に変換され、読み出し回路１１５に出力される。読み出し回路１１５で一時的に保持された信号が水平走査回路１１６によって時刻ｔ３７より順次出力される。時刻ｔ３５の転送開始から時刻ｔ３８の読み出し終了までをＴ３ｒｅａｄとし、時刻ｔ３１から時刻ｔ３３までの時間をＴ３ｗａｉｔとする。他のラインにおいても同様に、転送開始から読み出し終了までの時間がＴ３ｒｅａｄとなり、あるラインのリセット開始から次のラインのリセット開始までの間の時間がＴ３ｗａｉｔとなる。
【００１３】
図３の上段のシーケンスよりローリング電子シャッタは画面の上部と下部で蓄積時刻が画面の走査に要した時間だけずれるという問題がある。これは、あるラインのリセットおよび転送走査から次のラインのリセットおよび転送走査の時間Ｔ３ｗａｉｔがＴ３ｒｅａｄ以上の時間を設定しないといけないためである。このＴ３ｗａｉｔ時間がＴ３ｒｅａｄ時間より短いと読み出し動作が完了していない画素の情報が次のラインの情報が読み出し回路に入り欠落してしまうためである。従って、高速に信号出力の読み出し走査ができないと、特に画素数が多い場合、このずれが大きくなってしまう。
【００１４】
また、特開２００３−１７６７７に記載されていているような、リセット動作および読み出し動作を一括で行うＭＯＳ型撮像素子も存在する。このような動作における各ラインのシーケンスを図４に示す。図４において、時刻ｔ４０１から時刻ｔ４０２にすべてのラインのリセット動作が同時に行われる。時刻ｔ４０３から時刻ｔ４０４までの転送動作も同時に行われる。このような電子シャッタを以下一括電子シャッタとよぶ。一括電子シャッタを行うと蓄積時間は全ラインでｔ４０２からｔ４０４までとなり、蓄積時刻が画面の上下でずれない電子シャッタが得られる。しかしながら、リセット動作、転送動作は一括で選択が行われ、読み出し動作は行毎に走査が行われるため、一括選択動作を実現するための回路が新たに必要となるので、チップ面積の増大にともないコストの上昇を招いてしまう。
【特許文献１】特開２００３−１７６７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところで電子シャッタで静止画を撮影する場合、電子シャッタでの蓄積終了後にメカニカルシャッタで遮光後に読み出しを行う場合が多い。これは、撮像素子で電子シャッタ動作を行った後も撮像素子面には光が当たっているため、その撮像素子にＣＣＤを用いている場合、ＣＣＤのうち特にフレームトランスファー型ＣＣＤやインターラインの２フィールド読出し型のＣＣＤを用いた場合、電荷の読出しは光を遮断した状態で行う必要があったからである。また、その他のＣＣＤでもスミア（ＣＣＤ画素からあふれた電荷が転送部に流れ込み、画面の上下方向に光が筋を引くように現れる現象）を積極的に防止して高画質化を追求するには、同様にＣＣＤへの光を遮断して読出しを行う必要がある。
【００１６】
また、ＭＯＳ型の撮像素子を用いる場合は、ＦＤに光が漏れこむような撮像素子があると、ＦＤにおいて光電子が発生してしまうので、転送後はメカニカルシャッタにより遮光しなければならない。更に、撮像画素の増大に対するセンサ開口部の縮小を防ぐためにＦＤを２つ画素で共通に利用する撮像素子もあるが、このような撮像素子はそのままでは電子シャッタによる制御を行うことができない。
【００１７】
ここで、メカニカルなフォーカルプレーンシャッタを用いて一括電子シャッタを用いる場合にシャッタの走査時間がメカニカルシャッタと一括電子シャッタで異なるのでメカニカルシャッタの走査方向に蓄積部での露光むらが発生してしまう。
【００１８】
そこで本発明では、一括電子シャッタ動作のための回路を付加する事なく読み出し走査にかかる時間による画像のゆがみのない高速電子シャッタを行うことを課題とする。
【００１９】
また、メカニカルシャッタを併用する際に撮像素子上で蓄積期間後も露光むらのない撮影を行うことを課題とする。
【課題を解決するための手段】
【００２０】
上記課題を解決するために、本発明は、受光量に応じて光電荷を発生し蓄積する受光部と受光部の光電荷を一時的に蓄える蓄積部と有し、２つの受光部に対して１つの蓄積部しかない撮像素子で、前記撮像素子の電荷蓄積開始の走査を画面上部から行う第１の走査手段と、偶数行の受光部の光電荷を蓄積部に転送することで前記撮像素子の蓄積終了走査を行う第２の走査手段と、前記蓄積部の信号を読み出す第３の走査手段と第２の走査手段により転送されなかった奇数行の受光部の光電荷を蓄積部に転送することで蓄積終了走査を行う第４の走査手段と再度前記蓄積部の信号を読み出す第５の走査手段とこの第５の走査手段により読み出される信号の露光量を制御するメカニカルシャッタとを有する撮像装置において、第１の走査手段により行を順次蓄積開始し、第２の走査手段もしくは第４の走査手段により転送終了した行より順次、第３の走査手段もしくは第５の走査手段により読み出しを行い第３の走査手段により読み出された信号を元にして第５の走査手段により読み出された信号を補正する。
【００２１】
この第５の走査手段により読み出された信号を補正するための補正係数は工場での調整などであらかじめ計算して記憶しておく。
【００２２】
または、撮影が行われたときに、第３の走査手段により読み出された信号と第５の走査手段により読み出された信号から補正係数を計算して、第５の走査手段により読み出された信号を補正する。
【発明の効果】
【００２３】
チップ面積増大が伴わない高速電子シャッタ動作が実現可能である。
【００２４】
さらに露光むらのない静止画撮影が実現可能である。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態について図面を用いて説明する。
【００２６】
図１は撮像素子を示したものである。１０１は駆動の単位である２つの画素を表している。１０２と１０４は光を電荷に変換するＰＤである。１０６は電荷を一時的に蓄積しておく蓄積領域ＦＤであり、１０３と１０５はＰＤで発生した電荷を転送パルスφＴＸによってＦＤに転送する転送スイッチである。１０７はソースフォロアとして機能する増幅ＭＯＳアンプである。１０９はリセットパルスφＲＥＳによってＦＤをリセットするリセットスイッチである。１０８は選択パルスφＳＥＬによって画素を選択する選択スイッチであり、選択された画素信号が信号出力線１１０にて読み出し回路１１５に転送される。読み出し回路１１５では転送された画素信号を保持する機能を持つ。１１１は負荷電流源である。１１２は読み出し回路で保持された出力信号を選択する選択スイッチであり、水平走査回路１１６によって順次選択される。また、１１４はスイッチ１０３、１０５、１０８、１０９を選択するための垂直走査回路である。水平走査回路１１６によって選択された画素信号は出力アンプ１１３で増幅され出力される。φＴＸ、φＲＥＳ、φＳＥＬそれぞれにおいてｎ番目の走査ラインをφＴＸｎ、ｎ＋１番目のφＴＸｎ＋１、ｎ番目とｎ＋１番目を走査する走査ラインをφＲＥＳｍ、φＳＥＬｍとする。そして、ｍ＝ｎ／２＋１（ｎ＝１，２，３・・・、ｍ＝１，２，３・・・）の関係が成り立っている。ここでは、簡素化のため画素が行６×列４で構成された撮像素子を示しているが、画素数を行６×４に限るものではない。
【００２７】
図５は本発明の実施の形態における駆動方法と動作シーケンスを示したものである。ｎライン目のリセット動作として、まず時刻ｔ５１からｔ５２までφＲＥＳｍとφＴＸｎにパルスを印加する。ただし、ｔ５２後もφＲＥＳｍはオンのままである。これによって、スイッチ１０９と１０３をオンにし、ｎライン目のＰＤ１０２とＦＤ１０６に蓄積されている不要電荷を除去するリセット動作を行う。φＴＸｎをオフした時刻ｔ５２よりｎライン目のＰＤに光電荷が発生する蓄積動作が始まる。
【００２８】
続いてｎ＋１ライン目のリセット動作として、ｔ５２からｔ５３までφＲＥＳｍとφＴＸｎ＋１にパルスを印加する。φＲＥＳｍはｔ５１からオンのままである。これによって、スイッチ１０９と１０５がオンし、ｎ＋１ライン目のＰＤ１０４とＦＤ１０６に蓄積されているを不要電荷を除去するリセット動作を行う。ＦＤ１０６に関しては、リセット動作を行った直後であるがＰＤ１０４のリセット動作を行う必要があるため、再びリセット動作を行っている。この後も同様の動作を行い、ｔ５４で最終ラインまでのリセット動作が完了する。
【００２９】
ｎライン目の読み出し動作として、時刻ｔ５５からｔ５６においてφＴＸｎにパルスを印加してスイッチ１０３をオンにし、ＰＤ１０２で溜まった光電荷をＦＤ１０６に転送する転送動作を行う。時刻ｔ５２からｔ５５までがｎライン目の蓄積時間となる。転送動作終了後、時刻ｔ５６からｔ５７までφＳＥＬｍにパルスが印加されスイッチ１０８がオンする。これによって、ＦＤ１０６で保持した信号電荷を増幅ＭＯＳ１０７と定電流源１１１とで構成された電荷・電圧変換で電圧に変換してから読み出し回路１１５に読み出される。読み出し回路１１５で一時的に保持された信号が水平走査回路１１６によって時刻ｔ５７より順次出力される。時刻ｔ５８でｎライン目の読み出しが完了する。
【００３０】
続いてｎ＋１ライン目の読み出し動作として、時刻ｔ５８からｔ５９においてφＴＸｎ＋１にパルスを印加してスイッチ１０５をオンにし、ＰＤ１０４に溜まった光電荷をＦＤ１０６に転送する転送動作を行う。時刻ｔ５３からｔ５８までがｎ＋１ライン目の蓄積時間となる。転送動作終了後、時刻ｔ５９からｔ６０までφＳＥＬｍにパルスが印加されスイッチ１０８がオンする。これによって、ＦＤ１０６で保持した信号電荷を増幅ＭＯＳ１０７と定電流源１１１とで構成された電荷・電圧変換で電圧に変換してから読み出し回路１１５に読み出される。読み出し回路１１５で一時的に保持された信号が水平走査回路１１６によって時刻ｔ６０より順次出力される。時刻ｔ６１でｎ＋１ライン目の読み出しが完了する。
【００３１】
ｎ＋２ライン目、ｎ＋３ライン目の読み出しについても上記と同様に行われるのだが、ｎ＋２ライン目の読み出しは時刻ｔ６１以降、ｎ＋３ライン目の読み出しは時刻ｔ６２以降に行われる。
【００３２】
なお図５において、全てのラインのリセットが完了してから転送を開始しているが、リセットが完了する前に転送を開始してもよい。また、ｎ、ｎ＋２、ｎ＋４等のｎ＋偶数のラインは蓄積時間が同じになるが、ｎ＋１、ｎ＋３、ｎ＋５等のｎ＋奇数のラインは下のラインになるほど蓄積時間が長くなる。
【００３３】
上記駆動方法によって、ｎ＋偶数のあるラインの走査開始から次のラインの走査開始までの時間が読み出し時間に依存せず決定できるため、ローリング電子シャッタによる画像の歪みを低減することができる。ｎ＋偶数のラインについての露光量については後で説明を行う。
【００３４】
図２に基づいて、上記で説明した実施の撮像素子の駆動方法を撮像装置であるデジタルカメラに適用した場合の一実施例について詳述する。
【００３５】
図２において、２０１は被写体の光学像を撮像素子２０５に結像させるレンズ部で、レンズ駆動装置２０２によってフォーカスレンズ制御、絞り制御などが行われる。これらの制御は被写体までの距離を測定する測距装置２１４と被写体の輝度を測定する測光装置２１３の出力信号を基にして行われる。２０３はシャッタでいわゆる一眼レフカメラに使用されるフォーカルプレーン型のシャッタの後幕に相当するシャッタ幕を有するシャッタ手段であり、シャッタ制御手段２０４によって制御される。２０５はレンズ部２０１により結像された被写体を画像信号として取り込むための撮像素子、２０６は固体撮像素子２０５より出力される画像信号の増幅や、アナログーディジタル変換を行うＡ／Ｄ変換、Ａ／Ｄ変換後の画像データに各種の補正を行ったりデータを圧縮する撮像信号処理回路である。２０７は固体撮像素子２０５、撮像信号処理回路２０６に、各種タイミング信号を出力する駆動手段であるタイミング発生回路、２０９は各種演算と撮像装置全体を制御する制御回路、２０８は画像データを一時的に記憶する為のメモリ、２１０は記録媒体に記録または読み出しを行うためのインターフェース、２１１は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、２１２は外部コンピュータ等と通信する為のインターフェースである。
【００３６】
次に、前述の構成における撮影時のデジタルカメラの動作について説明する。
【００３７】
メイン電源がオンされると、コントロール系の電源がオンし、更に撮像信号処理回路２０６などの撮像系回路の電源がオンされる。
【００３８】
それから、図示しないレリーズボタンが押されると、露光量を制御する為に、制御回路２０９は測光装置２１３で被写体輝度を測定し、その結果に応じてレンズ駆動装置は光学系の絞りを制御する。
【００３９】
次に、測距装置２１４から出力された被写体距離信号を基に、レンズ駆動装置２０２での必要な駆動量を制御回路２０９で演算する。その演算結果を基にして、レンズ駆動装置２０２によりレンズ部２０１を駆動する。駆動後、測距装置２１４から出力された被写体距離信号を基に、合焦したか否かを判断し、合焦していないと判断した時は、再びレンズの駆動量演算を行いレンズ部２０１を駆動する。そして、合焦が確認された後に撮影動作が開始する。
【００４０】
撮影動作のシーケンスを図６に基づいて説明する。まず撮像素子のリセットを開始する。このリセット動作は、撮像素子のライン方向に順次行われ、メカニカルシャッタとある程度同じような走査速度で行われる。その後、所定の蓄積時間Ｔ６１後に電荷転送１が開始される。転送開始が行われると電荷の転送動作が撮像素子のライン方向に順次行われ、これもメカニカルシャッタとある程度同じような走査速度で行われる。この電荷転送１で電荷を転送できるのはＦＤに接続可能な画素だけである。その後、電荷転送２と電荷の読み出しが開始されるが、電荷転送２＆読み出し中に撮像素子が露光することを防ぐためにメカニカルシャッタを走査することで遮光を行う。このメカニカルシャッタの走査は電荷の転送からＴ６２後に行われる。但し、メカニカルシャッタは走査速度が変化するため、電荷転送１からメカニカルシャッタ走査までの時間は走査位置に対して一定にはならない。また、このメカニカルシャッタは、電荷転送１で転送された画素に対しては蓄積時間の制御を行わないが、電荷転送２で転送される画素に対しては蓄積時間の制御を行っている。よって、電荷転送１で転送される画素はリセット走査から電荷転送１までが蓄積時間であるが、電荷転送２で転送される画素はリセット走査からメカニカルシャッタ走査までが蓄積時間となる。
【００４１】
リセット走査と電荷転送１の動作は撮像素子での電子シャッタなので、時間Ｔ６１は撮像素子の上下で大きく異なることなく、精度の高いシャッタ動作が可能となる。
【００４２】
メカニカルシャッタは電荷転送１後に撮像素子の遮光を行うために用いられるので、通常の一眼レフカメラタイプのいわゆる先幕と後幕の２枚羽根タイプのものでもよいが、先幕が無く後幕のみの１枚羽根タイプのものであっても良い。１枚羽根タイプのものであれば、２枚羽根タイプのフォーカルプレーンシャッタに比べてシャッタユニットの厚さを薄くすることが可能となり、スペース的に有利なものとなる。
【００４３】
撮影動作が終了すると、固体撮像素子２０５から出力された画像信号は撮影信号処理回路２０６で増幅、Ａ／Ｄ変換などの処理をされ、制御回路２０９によりメモリ２０８に書き込まれる。
【００４４】
その後、メモリ２０８に蓄積されたデータは、再度制御回路２０９の制御により記録媒体制御Ｉ／Ｆ部２１０を通り半導体メモリ等の着脱可能な記録媒体２１１に記録される。また、外部Ｉ／Ｆ部２１２を通り直接コンピュータ等に送ることも可能である。
【００４５】
上記撮像素子で時間Ｔ６２でＰＤが飽和するような被写体からの光量が多い場合には、ＰＤで発生した電荷がＦＤにもれこんでしまうが、これは特開２０００−２６０９７１のような余った電荷をはき捨てる機能のある撮像素子を使用することで防ぐことが可能である。
【００４６】
図７は図６のライン毎の動作をさらに詳しく示したものである。
【００４７】
ここで、ｎ、ｎ＋２、ｎ＋４…は図６の電荷転送１に相当し、読み出しのタイミングよりも前に電荷を転送することが可能で蓄積時間はリセットから転送までの時間Ｔ７１となる。これはまさに電子シャッタの制御で蓄積時間は走査位置によらず一定となる。
【００４８】
また、ｎ＋１、ｎ＋２、ｎ＋５…は図６の電荷転送２に相当し、読み出しのタイミングよりも前に電荷を転送することが出来ず読み出しのタイミングで電荷を転送している。このとき、蓄積時間はリセットからメカニカルシャッタの走査までの時間Ｔ７２となる。ここではメカニカルシャッタの走査を直線で示しているが実際には等速で移動しているわけではないので、蓄積時間には変化がある。また電子シャッタによる蓄積時間の制御をメカニカルシャッタが邪魔しないようにメカニカルシャッタの制御は電子シャッタの制御後に行うためＴ７２の時間はＴ７１よりも少し長い時間となってしまう。
【００４９】
図８は画素の並びを示している。
【００５０】
この図を用いて図７で示したＴ７１とＴ７２との蓄積時間のズレをどのように補正してゆくかを説明する。
【００５１】
この図では、左上から右方向にＧ：緑Ｂ：青Ｇ：緑Ｂ：青…と並んでおり、２ライン目一番左から右方向にＲ：赤Ｇ：緑Ｒ：赤Ｇ：緑…という順序で並んでいる。本実施形では特にＧ：緑に注目して処理を行うので図ではＧに丸を付けている。
【００５２】
また１ライン目一番左の緑をＧ（１，１）次の青をＢ（２，１）次の緑をＧ（３，１）次の青をＢ（４，１）…と番号を付ける。
【００５３】
同様に、２ライン目一番左の赤をＲ（１，２）次の緑をＧ（２，２）次の赤をＲ（３，２）次の緑をＢ（４，２）…と番号を付ける。
【００５４】
ここで、Ｇ（１，１）、Ｒ（１，２）等は、その点の画素の明るさを示しているものとする。
【００５５】
ｎライン目のＧの平均の明るさを求める。
【００５６】
同様にｎ＋１、ｎ＋２、ｎ＋３、ｎ＋４、ｎ＋５ライン目のＧの平均の明るさを求める。
【００５７】
但し、この平均の明るさを求めるときに、Ｇの明るさが飽和していたらその画素の明るさは平均を求めるときに使用しないようにする。
【００５８】
ＶＳＨ（ｎ）＝（Ｇ（１，ｎ）＋Ｇ（３，ｎ）＋Ｇ（５，ｎ）＋Ｇ（７，ｎ）＋…）／（水平のＧの個数）
ＶＳＨ（ｎ＋１）＝（Ｇ（２，ｎ＋１）＋Ｇ（４，ｎ＋１）＋Ｇ（６，ｎ＋１）＋Ｇ（８，ｎ＋１）＋…）／（水平のＧの個数）
ＶＳＨ（ｎ＋２）＝（Ｇ（１，ｎ＋２）＋Ｇ（３，ｎ＋２）＋Ｇ（５，ｎ＋２）＋Ｇ（７，ｎ＋２）＋…）／（水平のＧの個数）
ＶＳＨ（ｎ＋３）＝（Ｇ（２，ｎ＋３）＋Ｇ（４，ｎ＋３）＋Ｇ（６，ｎ＋３）＋Ｇ（８，ｎ＋３）＋…）／（水平のＧの個数）
ＶＳＨ（ｎ＋４）＝（Ｇ（１，ｎ＋４）＋Ｇ（３，ｎ＋４）＋Ｇ（５，ｎ＋４）＋Ｇ（７，ｎ＋４）＋…）／（水平のＧの個数）
ＶＳＨ（ｎ＋５）＝（Ｇ（２，ｎ＋５）＋Ｇ（４，ｎ＋５）＋Ｇ（６，ｎ＋５）＋Ｇ（８，ｎ＋５）＋…）／（水平のＧの個数）
…
式１
上記の式の様に計算することにより各ライン毎の明るさの平均値ＶＳＨを求めることが出来る。このライン毎の平均値ＶＳＨを用いて次に補正係数を求める。ｎ，ｎ＋２，ｎ＋４のラインは電子シャッタによって露光量が制御されているので補正を行う必要が無いので補正係数を求める必要も無い。残りのｎ＋１，ｎ＋３，ｎ＋５に対して補正を行うため補正係数を求め必要がある。
【００５９】
α（ｎ＋１）＝（ＶＳＨ（ｎ）＋ＶＳＨ（ｎ＋２））／（２×ＶＳＨ（ｎ＋１））
α（ｎ＋３）＝（ＶＳＨ（ｎ＋２）＋ＶＳＨ（ｎ＋４））／（２×ＶＳＨ（ｎ＋３））
α（ｎ＋５）＝（ＶＳＨ（ｎ＋４）＋ＶＳＨ（ｎ＋６））／（２×ＶＳＨ（ｎ＋５））
…
式２
上記の式の様にｎ＋１ライン目の補正係数を求める場合には、上下のラインのＶＳＨとＶＳＨ（ｎ＋１）との比を求めて補正係数とする。図７の説明でも少し触れたが、上下のＶＳＨ（ｎ），ＶＳＨ（ｎ＋２））とＶＳＨ（ｎ＋１）とではＶＳＨ（ｎ＋１）の方が大きくなるので、α（ｎ＋１）は１以下の値になる。また、同様に補正係数α（ｎ＋３），α（ｎ＋５）も求める。この補正係数を使用して各画素の明るさを補正する。
【００６０】
Ｒ’（１，ｎ＋１）＝α（ｎ＋１）×Ｒ（１，ｎ＋１）
Ｇ’（２，ｎ＋１）＝α（ｎ＋１）×Ｒ（２，ｎ＋１）
Ｒ’（３，ｎ＋１）＝α（ｎ＋１）×Ｒ（３，ｎ＋１）
Ｇ’（４，ｎ＋１）＝α（ｎ＋１）×Ｒ（４，ｎ＋１）
…
…
Ｒ’（１，ｎ＋３）＝α（ｎ＋３）×Ｒ（１，ｎ＋３）
Ｇ’（２，ｎ＋３）＝α（ｎ＋３）×Ｒ（２，ｎ＋３）
Ｒ’（３，ｎ＋３）＝α（ｎ＋３）×Ｒ（３，ｎ＋３）
Ｇ’（４，ｎ＋３）＝α（ｎ＋３）×Ｒ（４，ｎ＋３）
…
…
Ｒ’（１，ｎ＋５）＝α（ｎ＋５）×Ｒ（１，ｎ＋５）
Ｇ’（２，ｎ＋５）＝α（ｎ＋５）×Ｒ（２，ｎ＋５）
Ｒ’（３，ｎ＋５）＝α（ｎ＋５）×Ｒ（３，ｎ＋５）
Ｇ’（４，ｎ＋５）＝α（ｎ＋５）×Ｒ（４，ｎ＋５）
…
…
式３
上記の式の様に、ライン毎に求めた補正係数を使用して各画素の補正を行う。Ｒ’，Ｇ’が補正された明るさとなり、メカシャッタにより制御された明るさを電子シャッタで制御された場合の明るさ相当に補正したこととなる。但し、画素の明るさが飽和したいた場合には補正を行わずにＲもしくはＧをそのまま使用する。
【００６１】
補正係数αを計算するタイミングとしては、工場での調整の時とユーザーによる撮影が行われた時とが考えられるが、まず最初に、工場での調整について説明する。
【００６２】
補正係数αを求めるための画像データは輝度箱等の均一輝度面を撮影し、その画像を用いて式１、式２の計算を行い補正係数αを求める。この補正係数αを調整補正係数データαａとしてカメラ内に保存しておく。また、調整補正係数αａは露光時間によって値が変化するのでシャッタスピード毎にデータを取りそれを元に計算しカメラに保持しておく必要がある。
【００６３】
次に、撮影者の撮影した画像に対しての補正について説明する。
【００６４】
最初に撮影画像に対して調整で求めた調整補正係数αａを式３のαの変わりに用いて画像を補正する。この補正によって、電子シャッタとメカシャッタでの露光量の差をほぼ補正できるのであるが、更に、メカシャッタの揺らぎがある場合も考え再度補正を行う。
【００６５】
この場合、調整補正係数αａで補正を行った画像に対して式１と式２を用いて再度補正係数αを求め、これを撮影補正係数αｉとする。
【００６６】
この撮影補正係数αｉを式３のαの変わりに用いて画像を補正する。この補正によって、電子シャッタとメカシャッタでの露光量の差を完全に補正できる。この時、調整補正係数αａである程度画像が補正されているにもかかわらず、撮影補正係数αｉの値が極端に“１．０”からずれている場合には、画像内に補正係数を適正に求められない部分があるということなので撮影補正係数αｉでの画像の補正は行わない。
【００６７】
ここでは、調整時の調整補正係数αａと撮影時の撮影補正係数αｉとを用いて撮影画像を補正したが、調整補正係数が前もって計算し保存されていなかった場合には、撮影補正係数αｉのみで補正を行う。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施の形態の撮像装置に用いられる撮像素子。
【図２】本発明の実施の形態の撮像装置。
【図３】従来の駆動方法のタイミングチャート。
【図４】従来の駆動方法のタイミングチャート。
【図５】駆動方法のタイミングチャート。
【図６】撮影動作のタイミングチャート。
【図７】電子シャッタとメカシャッタのタイミングチャート。
【図８】画素の配置。
【符号の説明】
【００６９】
１０１  単位画素
１０２  フォトダイオード
１０３  転送スイッチ
１０４  蓄積領域
１０５  増幅ＭＯＳアンプ
１０６  選択スイッチ
１０７  リセットスイッチ
１０８  信号出力線
１０９  負荷電流源
１１０  水平選択スイッチ
１１１  出力アンプ
１１２  垂直走査回路
１１３  読み出し回路
１１４  水平走査回路
２０１  レンズ部
２０２  レンズ駆動装置
２０３  シャッタ
２０４  シャッタ駆動装置
２０５  撮像素子
２０６  撮像信号処理回路
２０７  タイミング発生部
２０８  メモリ部
２０９  全体制御・演算部
２１０  記録媒体制御Ｉ／Ｆ部
２１１  記録媒体
２１２  外部Ｉ／Ｆ部
２１３  測光装置
２１４  測距装置
【図１】
2006211216.tif 000003
【図２】
2006211216.tif 000004
【図３】
2006211216.tif 000005
【図４】
2006211216.tif 000006
【図５】
2006211216.tif 000007
【図６】
2006211216.tif 000008
【図７】
2006211216.tif 000009
【図８】
2006211216.tif 000010