(57)【要約】【課題】  プリント配線板の劣化、動作不良を検出できるプリント配線板を低コストで提供できるようにする。【解決手段】  プリント配線板において、切削油等の異物１１で汚染しやすい箇所にＡＮＤゲート１’のＩＣ１を装着する。一方の入力端子１ａには所定電圧Ｖｃｃが、他方の入力端子１ｂは接地されるように接続する。ＡＮＤゲート１’の出力端子１ｃの出力は、通常はＬｏｗレベルである。しかし、入力端子間に導電性の異物１１が付着すると、Ｈｉｇｈレベルのアラーム信号を出力する。ＡＮＤゲートに代えて、ＮＡＮＤ，ＯＲ，ＮＯＲ等の汎用の論理ゲートのＩＣでもよい。さらには、差動レシーバ回路や出力イネーブル端子を持つ回路のＩＣでもよい。同様に入力端子間のプリント配線板の導電パターンの断線をも検出する。汎用の論理ＩＣ等で検出回路を構成するから、低コストとなる。【選択図】          図１
2006019405.tif 000002
【特許請求の範囲】
【請求項１】
絶縁材料からなる基板上に導電性材料からなる回路を設けたプリント配線板において、前記プリント配線板上に設けられた配線接続部に複数の外部ピンで接続されると共に、該外部ピン間の絶縁不良を検出する、論理回路、差動レシーバ回路又は出力イネーブル回路で構成された集積回路を設けたことを特徴とするプリント配線板。
【請求項２】
前記集積回路は正常時の出力レベルからの出力レベルの変化を検出することにより隣合う外部ピンの絶縁を検出する回路であることを特徴とする前記請求項１記載のプリント配線板。
【請求項３】
絶縁材料からなる基板上に導電性材料からなる回路を設けたプリント配線板において、
前記プリント配線板上に設けられた配線接続部に複数の外部ピンで接続されると共に、該外部ピン間の断線を検出する、論理回路、差動レシーバ回路又は出力イネーブル回路で構成された集積回路を設けたことを特徴とするプリント配線板。
【請求項４】
前記集積回路は正常時の出力レベルからの出力レベルの変化を検出することにより隣合う外部ピン間の断線を検出する回路であることを特徴とする前記請求項３記載のプリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、環境不良によって生じるプリント基板上の電子回路の動作不良を検出するプリント配線板に関する。
【背景技術】
【０００２】
各種装置の電気、電子回路には、絶縁材料からなる基板上に導電性材料からなる回路パターンを設けたプリント配線板を使用するものが多く用いられている。このようなプリント配線板を用いた装置等を使用する環境においては、プリント配線板は粉塵や切削油等で汚染され、動作不良を生じる場合がある。例えば図８に示すようにプリント配線板上に装着された集積回路（以下ＩＣという）チップ１０の２つの足１０ａ間に切削油や切り屑等の異物１１が付着し、該異物１１が導電性のある場合には、両足１０ａ間の絶縁抵抗が減少し、電気的不具合が発生する。又、この付着した異物が腐食性のあるものである場合には、プリント配線板上の導電パターンが断線され動作不良の原因となる。
【０００３】
このようなプリント配線板の劣化を検出する方法として、劣化検出用パターン、Ａ／Ｄコンバータ、判定回路、表示回路等を備えたプリント板を、予防保全対象のプリント板ユニットにコネクタにより接続して配置し、劣化検出用パターンの両端に電圧を印加して、Ａ／Ｄコンバータで検出電圧をデジタル値に変換し、デジタル値に変換された検出データを判定回路で解析して、劣化を判定し表示回路で表示するようにした発明が知られている（特許文献１参照）。
【０００４】
【特許文献１】特開平１０−６２４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した特許文献１に記載された発明によるプリント配線板劣化検出方法では、劣化検出用パターンやＡ／Ｄコンバータ、検出レベルを判定するための判定回路及び表示回路を必要とし、多数のＩＣチップを必要とし、コストアップとなる。  
そこで、本発明の目的は、低コストでプリント配線板の劣化、動作不良を検出できるプリント配線板を提供することにある。
【課題を解決するための手段】
【０００６】
本願請求項１に係わる発明は、絶縁材料からなる基板上に導電性材料からなる回路を設けたプリント配線板において、前記プリント配線板上に設けられた配線接続部に複数の外部ピンで接続されると共に、該外部ピン間の絶縁不良を検出する、論理回路、差動レシーバ回路又は出力イネーブル回路で構成された集積回路を設けたものであり、汎用の集積回路を用いることで安価にプリント配線板の劣化、動作不良を検出することができるものである。請求項２に係わる発明は、前記集積回路が正常時の出力レベルからの出力レベルの変化を検出することにより隣合う外部ピンの絶縁を検出する回路としたものである。
【０００７】
又、請求項３に係わる発明は、絶縁材料からなる基板上に導電性材料からなる回路を設けたプリント配線板において、前記プリント配線板上に設けられた配線接続部に複数の外部ピンで接続されると共に、該外部ピン間の断線を検出する、論理回路、差動レシーバ回路又は出力イネーブル回路で構成された集積回路を設けたものであり、汎用の集積回路を用いることで安価にプリント配線板の導電パターンの断線を検出できるようにしたものである。又、請求項４に係わる発明は、請求項３に係わる発明において、前記集積回路の出力レベルの変化を検出することにより隣合う外部ピン間の断線を検出するようにしたものである。
【発明の効果】
【０００８】
プリント配線板の劣化による動作不良、導電パターンの断線を、汎用の論理集積回路等を用いて検出できるから、安価に構成することができる。
【発明を実施するための最良の形態】
【０００９】
本発明は、汎用の論理ＩＣを用いて、プリント配線板の劣化、動作不良検出ＩＣとするもので、この検出回路用ＩＣをプリント配線板における空気導入口の近く等のプリント配線板が汚染される可能性が高い場所に実装する。これにより、実際に使用するプリント配線板と同位置の条件のもとで、かつ、最も汚染しやすい箇所に検出回路用ＩＣを配置することにより、より確実にプリント配線板の劣化、動作不良を検出することができるようにしたものである。
【００１０】
本発明に用いる検出回路用ＩＣは汎用の論理ＩＣを用いるもので、ＡＮＤ、ＮＡＮＤ，ＯＲ，ＮＯＲ，ＥＸＯＲ，ＥＸＮＯＲ等の論理ＩＣを用いるものである。  
図１は、検出回路用ＩＣをＡＮＤゲートで構成したときの第１の実施形態である。ＩＣ１に設けられたＡＮＤゲート１’の一方の入力端子１ａには所定電圧Ｖｃｃが印加され、他方の入力端子１ｂは、抵抗Ｒを介して接地されるようにプリント配線板に装着されている。正常な状態では、ＩＣ１（ＡＮＤゲート１’）の出力端子２ｃからは、Ｌｏｗレベルの信号が出力されている。しかし、導電性の塵芥、切削油等の異物１１がこの端子１ａ，１ｂ間に付着すると、ＡＮＤゲート１’の入力は共にＨｉｇｈレベルとなることから、出力端子１ｃから出力される出力信号はＨｉｇｈレベルとなる。このＨｉｇｈレベル信号をアラーム信号として用いる。
【００１１】
図２は、検出回路用ＩＣ２を３入力端子のＡＮＤゲートで構成したときの第２の実施形態である。  
ＩＣ２に設けられた３入力のＡＮＤゲート２’の中央の入力端子２ｂには所定電圧Ｖｃｃが印加され、両側の入力端子２ａ，２ｃは、抵抗Ｒを介して接地されるようにプリント配線板に装着されている。正常な状態では出力端子２ｄからは、Ｌｏｗレベルの信号が出力されている。しかし、導電性の塵芥、切削油等の異物が入力端子２ａ，２ｂ間又は入力端子２ｂ，２ｃに付着すると、ＡＮＤゲート２’の入力は共にＨｉｇｈレベルとなることから、出力端子２ｄからＨｉｇｈレベルのアラーム信号が出力されることになる。
【００１２】
この第２の実施形態では、３入力のＡＮＤゲート２’で構成された検出回路用ＩＣ２の例を示したが、３入力以上のＡＮＤゲートを用いてもよい。その場合、所定電圧Ｖｃｃに接続される端子と、接地された抵抗Ｒに接続される入力端子が交互に配列されるように接続することによって、隣り合う２つの入力端子が異物で導通した場合、全ての入力端子がＨｉｇｈレベルの入力となり、出力端子からＨｉｇｈレベル信号のアラームが出力されることになる。
【００１３】
図３は、検出回路用ＩＣ３をＯＲゲートで構成したときの第３の実施形態である。  
ＩＣ３に設けられたＯＲゲート３’の一方の入力端子３ａには抵抗Ｒを介して所定電圧Ｖｃｃが印加され、他方の入力端子３ｂは接地されるようにプリント配線板に装着されている。正常な状態では出力端子３ｃからは、Ｈｉｇｈレベルの信号が出力されている。しかし、導電性の塵芥、切削油等の異物が入力端子３ａ，３ｂ間に付着すると、ＯＲゲート３の入力は共にＬｏｗレベルとなることから、出力端子３ｃからＬｏｗレベルの信号が出力され、このＬｏｗレベルの信号をアラーム信号とする。
【００１４】
図４は、検出回路用ＩＣ４を３入力端子のＯＲゲート４’で構成したときの第４の実施形態である。
【００１５】
ＩＣ４に設けられた３入力のＯＲゲート４’の中央の入力端子４ｂには所定電圧Ｖｃｃが抵抗Ｒを介して印加され、両側の入力端子４ａ，４ｃは接地されるようにプリント配線板に装着されている。正常な状態では出力端子４ｄからは、Ｈｉｇｈレベルの信号が出力されている。しかし、導電性の塵芥、切削油等の異物が入力端子４ａ，４ｂ間又は入力端子４ｂ，４ｃに付着すると、ＯＲゲート４’の入力は共にＬｏｗレベルとなることから、出力端子４ｄからＬｏｗレベルのアラーム信号が出力されることになる。
【００１６】
又、３入力以上のＯＲゲートからなる検出回路用ＩＣ１で構成した場合も、接地する入力端子と、一旦に所定電圧が印加された抵抗の他端に接続される入力端子を交互に配置されるように接続すればよい。この場合も、隣り合う２つの入力端子が異物で導通した場合、全ての入力端子がＬｏｗレベルの入力となり、出力端子からＬｏｗレベル信号のアラームが出力されることになる。
【００１７】
上述した各実施形態は、ＡＮＤゲートやＯＲゲートを用いたものであるが、このＡＮＤゲートやＯＲゲート以外に、ＮＡＮＤ，ＮＯＲ，ＥＸＯＲ，ＥＸＮＯＲの各論理回路を用いることができる。ＮＡＮＤ，ＯＲ，ＮＯＲ，ＥＸＯＲ，ＥＸＮＯＲを用いる場合も上述した第１〜第４の実施形態と同等なものであることから、その詳細な説明は省略する。また、これら論理回路は、特殊なものである必要がなく、汎用の論理回路のＩＣでよいものである。
【００１８】
さらに、論理回路以外にも、汎用の差動レシーバ回路のＩＣを用いることもできる。  
図５は、汎用の差動入力のレシーバ回路５’のＩＣ５を使用した本発明の第５の実施形態の説明図である。差動入力のレシーバ回路５’の一方の入力端子５ａは接地され、他方の入力端子５ｂは抵抗Ｒを介して所定電圧Ｖｃｃが印加されている。通常は入力端子５ａ，５ｂ間に電圧の差があるから、その差信号が出力されている。しかし、入力端子５ａ，５ｂ間が導電性の異物で汚染されると、その電圧差が小さく又は無くなり、出力端子５ｃから出力される信号レベルが変化する。この変化した信号をアラーム信号とする。
【００１９】
図６は、出力イネーブル端子を持つ回路６’のＩＣ６を検出回路とした第６の実施形態の説明図である。出力イネーブル端子を持つ回路６’の入力端子６ａは抵抗Ｒを介して所定電圧Ｖｃｃが印加され、出力イネーブル端子６は接地されている。正常の状態で出力端子６ｃから正常信号（Ｈｉｇｈレベル信号）が出力されているが、入力端子６と出力イネーブル端子６ｂ間に導電性のある異物が付着し、入力端子６ａがＬｏｗレベルに代わることにより、出力端子６ｃから出力される信号レベルが変化する（Ｌｏｗレベル信号に変化）。この出力信号の変化をアラーム信号とする。
【００２０】
上述した各実施形態は、プリント配線板に切削油や粉塵等の導電性の異物が付着して絶縁が低下したことを検出するものであったが、切削油等の異物の中には導電性はないがプリント配線板のパターンを腐蝕させるようなものがある。このような導電パターンの腐蝕による断線を、本発明は汎用論理回路等のＩＣによって検出する。図７は、ＡＮＤゲート７’のＩＣ７によって、プリント配線板のパターンの断線を検出する本発明の第７の実施形態の説明図である。
【００２１】
ＡＮＤゲート７’を備えたＩＣ７のＡＮＤゲート７’の入力端子７ａ，７ｂをプリント配線板の異物が付着しやすいパターン部８の両端部に接続する。そして、一方の入力端子７ａ側は、抵抗Ｒを介して所定電圧Ｖｃｃを印加し、他方の入力端子７ｂには抵抗Ｒを介して接地する。
【００２２】
入力端子７ａ，７ｂ間のプリント配線板のパターン部８が断線していなければ、両入力端子７ａ，７ｂの入力はＨｉｇｈレベルであるから、出力端子７ｃからはＨｉｇｈレベルの信号が出力されている。しかし、入力端子７ａ，７ｂ間のパターン部８が断線すると、入力端子７の入力がＬｏｗレベルとなることから、出力端子７から出力される信号はＬｏｗレベルとなる。このＬｏｗレベル信号をアラーム信号とする。
【００２３】
断線検出回路については、図７でＡＮＤゲートを用いたもののみを示したが、この断線検出回路についても、２端子以上のＡＮＤ，ＮＡＮＤ，ＯＲ，ＮＯＲ，ＥＸＯＲ，ＥＸＮＯＲ等の論理ゲートで構成することもできる。さらに、差動レシーバ回路や出力イネーブル端子を持つ回路のＩＣで構成することもできるものである。
【００２４】
なお、上述した各実施形態において、出力されるアラーム信号は、プリント配線板を用いた制御装置等のＣＰＵの処理への割り込み信号としたり、ＤＩ（入力回路）にアラーム信号として入力したり、ＬＥＤの点灯等に使用し、プリント配線板の劣化、動作不良を知らせるようにする。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態の説明図である。
【図２】本発明の第２の実施形態の説明図である。
【図３】本発明の第３の実施形態の説明図である。
【図４】本発明の第４の実施形態の説明図である。
【図５】本発明の第５の実施形態の説明図である。
【図６】本発明の第６の実施形態の説明図である。
【図７】本発明の第７の実施形態の説明図である。
【図８】プリント配線板に付着した異物により動作不良が発生する原因の説明図である。
【符号の説明】
【００２６】
１〜７  ＩＣ（集積回路）
１’、２’、７’  ＡＮＤゲート
３’、４’  ＯＲゲート
５’  差動レシーバ回路
６’  出力イネーブル端子を有する回路
８  パターン部
【図１】
2006019405.tif 000003
【図２】
2006019405.tif 000004
【図３】
2006019405.tif 000005
【図４】
2006019405.tif 000006
【図５】
2006019405.tif 000007
【図６】
2006019405.tif 000008
【図７】
2006019405.tif 000009
【図８】
2006019405.tif 000010