(57)【要約】【課題】暗電流の発生を抑制し、画像信号に重畳するノイズを低減する。【解決手段】半導体基板９の表面領域に行列状に形成された複数の画素と、半導体基板９の表面上に画素毎に複数配置された転送電極３０−１，３０−３と、画素毎に半導体基板９の最表面が一導電型である領域１６と、領域１６と逆導電型である領域１５と、を備え、外部からの光を受けて発生させた情報電荷を転送電極３０−１，３０−３に電圧を印加することによって転送する固体撮像素子により上記課題を解決できる。【選択図】図１
2006019468.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面領域に行列状に形成された複数の画素と、
前記半導体基板の表面上に前記画素毎に複数配置された転送電極と、を備え、
外部からの光を受けて発生させた情報電荷を前記転送電極に電圧を印加することによって転送する固体撮像素子であって、
前記画素毎に、前記半導体基板の最表面が一導電型である第１の領域と、前記第１の領域以外の領域であって前記半導体基板の最表面が前記第１の領域と逆導電型である第２の領域とが設けられ、前記情報電荷は前記第１の領域を通過して転送されることを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
前記転送電極の延伸方向に交差するように互いに所定の間隔を設けて前記半導体基板の表面領域に形成された分離領域を備え、
前記分離領域における前記半導体基板の最表面の導電型が前記第１の領域と同じ導電型であることを特徴とする固体撮像素子。
【請求項３】
請求項１又は２に記載の固体撮像素子において、
前記第１の領域の少なくとも一部が前記転送電極間に配置されていることを特徴とする固体撮像素子。
【請求項４】
請求項３に記載の固体撮像素子において、
前記第１の領域が配置されている前記転送電極の間隔は、前記第１の領域が配置されていない前記転送電極の間隔よりも広いことを特徴とする固体撮像素子。
【請求項５】
請求項１〜４のいずれか１つに記載の固体撮像素子において、
前記第１の領域における半導体基板の最表面はＰ型の導電型であることを特徴とする固体撮像素子。
【請求項６】
請求項１に記載の固体撮像素子において、
前記画素の各々は前記転送電極を２本備え、
前記画素の各々に備わる前記転送電極のそれぞれには２相のクロックパルスのいずれか１つが印加されることを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報電荷へのノイズを低減した固体撮像素子に関する。
【背景技術】
【０００２】
ＣＣＤ固体撮像素子は、デジタルカメラ、デジタルビデオ等に組み込まれる撮像素子として広く利用されるようになっている。近年、特にノイズの発生が少ない高画質の画像を撮像できるＣＣＤ固体撮像素子が求められている。
【０００３】
フレーム転送方式のＣＣＤ固体撮像素子は、図９に示すように、撮像部２ｉ、蓄積部２ｓ、水平転送部２ｈ及び出力部２ｄを含んで構成される。撮像部２ｉは、垂直方向（図９の縦方向）に互いに平行に延伸された複数のシフトレジスタからなる垂直シフトレジスタを備える。各シフトレジスタの各ビットはそれぞれ２次元行列として配置され、外部からの光を受けて情報電荷を発生するように構成されている。蓄積部２ｓも、垂直方向（図９の縦方向）に互いに平行に延伸された複数のシフトレジスタからなる垂直シフトレジスタを備える。蓄積部２ｓの垂直シフトレジスタは撮像部２ｉの垂直シフトレジスタに連続して形成されており、外部からの光が入射しないように遮光されている。蓄積部２ｓの各シフトレジスタの各ビットが情報電荷を蓄積する蓄積画素として機能する。水平転送部２ｈは、水平方向（図９の横方向）に延伸して配置される水平シフトレジスタを含んで構成される。水平シフトレジスタの各ビットに蓄積部２ｓの各シフトレジスタの出力が接続される。出力部２ｄは、水平転送部２ｈの水平シフトレジスタから転送されてくる電荷を一時的に蓄積する容量及びその容量に蓄積された電荷を排出するリセットトランジスタを含んで構成される。
【０００４】
撮像部２ｉでは、外部から入射された光によって、各ビットで光電変換が行われて情報電荷が生成される。撮像部２ｉにおいて生成された情報電荷の２次元配列は、撮像部２ｉの垂直シフトレジスタにより蓄積部２ｓに高速で転送される。これにより、１フレーム分の情報電荷が蓄積部２ｓの垂直シフトレジスタに保持される。その後、情報電荷は１行分ずつ蓄積部２ｓから水平転送部２ｈへ転送される。さらに、情報電荷は１画素単位で水平転送部２ｈから出力部２ｄへ転送される。出力部２ｄは１画素毎の電荷量を電圧値に変換し、その電圧値の変化がＣＣＤ出力とされる。
【０００５】
図１０に、撮像部２ｉ及び蓄積部２ｓの垂直シフトレジスタの構成を示す。図１０（ａ）は従来の撮像部２ｉの一部を示す模式的な平面図、図１０（ｂ）及び図１０（ｃ）はそれぞれＡ−Ａ線及びＢ−Ｂ線に沿った側断面図である。
【０００６】
垂直シフトレジスタは以下のように形成される。Ｎ型半導体基板９内にＰウェル（ＰＷ）１１が形成され、その上にＮウェル１２が形成される。すなわち、Ｎ型の半導体基板９に、Ｐ型の不純物が添加されたＰウェル１１が形成される。このＰウェル１１の表面領域に、Ｎ型の不純物が高濃度に添加されたＮウェル１２が形成され、Ｎウェル１２の表面領域にＮ型の不純物が高濃度に添加されたＮ+領域１５が形成される。
【０００７】
また、垂直シフトレジスタのチャネル領域間を分離するために分離領域１４が設けられる。Ｎウェル１２に、所定の間隔をもって互いに平行にＰ型の不純物をイオン注入することによってＰ型不純物領域からなる分離領域１４が形成される。Ｎウェル１２は、隣接する分離領域１４によって電気的に区画され、分離領域１４に挟まれた領域が情報電荷の転送経路であるチャネル領域２２となる。分離領域１４は、隣接するチャネル領域の間にポテンシャル障壁を形成し、各チャネル領域２２を電気的に分離する。
【０００８】
半導体基板９の表面上には絶縁膜１３が成膜される。この絶縁膜１３を介してチャネル領域２２の延伸方向に直交するように、ポリシリコン膜からなる複数の転送電極２４が互いに平行に配置される。隣接する３つの転送電極２４−１，２４−２，２４−３の組が１つの画素に相当する。
【０００９】
図１１に、撮像時におけるチャネル領域２２に沿ったＮウェル１２内のポテンシャル分布の様子を示す。撮像時には、１組の転送電極２４のうち１つの転送電極２４−２をオン状態にしてその転送電極２４−２下のチャネル領域２２にポテンシャル井戸５０を形成し、残りの転送電極２４−１，２４−３をオフ状態にすることによりオン状態の転送電極下のポテンシャル井戸５０に情報電荷を蓄積する。転送時には、例えば、隣接する３つの転送電極２４−１，２４−２，２４−３の組み合わせ毎に３相の転送クロックφ1〜φ3が印加され、転送電極２４−１，２４−２，２４−３の下にあるチャネル領域２２のポテンシャルが制御されて情報電荷が転送される。
【００１０】
【特許文献１】特開平６−１１２４６７号公報
【特許文献２】特開平６−７７４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記従来技術におけるＣＣＤ固体撮像素子では、情報電荷を蓄積又は転送するために、転送電極２４下にポテンシャル井戸５０を形成する。このとき、ポテンシャル井戸５０が形成された転送電極２４下の絶縁膜１３とＮウェル１２との界面の欠陥準位の存在によって電子が伝導帯へ熱的に励起されて暗電流が発生する。この欠陥準位による暗電流は、ポテンシャル井戸５０に保持された情報電荷に対するノイズとして重畳し、ＣＣＤ固体撮像素子で撮像される画像を劣化させる原因となる。
【００１２】
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも１つを解決すべく、情報電荷へのノイズを低減できる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、半導体基板の表面領域に行列状に形成された複数の画素と、前記半導体基板の表面上に前記画素毎に複数配置された転送電極と、を備え、外部からの光を受けて発生させた情報電荷を前記転送電極に電圧を印加することによって転送する固体撮像素子であって、前記画素毎に、前記半導体基板の最表面が一導電型である第１の領域と、前記第１の領域以外の領域であって前記半導体基板の最表面が前記第１の領域と逆導電型である第２の領域と、が設けられ、前記情報電荷は前記第１の領域を通過して転送されることを特徴とする。
【００１４】
より具体的には、前記転送電極の延伸方向に交差するように互いに所定の間隔を設けて前記半導体基板の表面領域に形成された分離領域によって前記画素を区画し、前記分離領域における前記半導体基板の最表面の導電型を前記第１の領域と同じ導電型とする。
【００１５】
ここで、前記第１の領域における半導体基板の最表面をＰ型とすることによって、前記半導体基板と前記転送電極との間に設けられた絶縁層と前記第１の領域との界面における欠陥準位を正孔で満たし、欠陥準位による暗電流の発生を抑制することができる。
【００１６】
ここで、前記第１の領域の少なくとも一部が前記転送電極間に配置されていることが好適である。特に、前記第１の領域が配置されている前記転送電極の間隔は、前記第１の領域が配置されていない前記転送電極の間隔よりも広くすることが好適である。
【００１７】
このように、前記第１の領域を前記転送電極間の領域に配置し、その間隔を他の転送電極間の間隔よりも広くすることによって受光画素としての感度を高くすることができる。
【００１８】
さらに、前記画素の各々は前記転送電極を２本備え、前記画素の各々に備わる前記転送電極のそれぞれに２相のクロックパルスのいずれか１つを印加することが好適である。
【発明の効果】
【００１９】
本発明によれば、ＣＣＤ固体撮像素子によって撮像された画像のノイズを低減することができる。すなわち、暗電流の発生を抑制することによって、情報電荷に重畳するノイズを低減することができる。従って、固体撮像素子で撮影された画像の品質を向上することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態におけるＣＣＤ固体撮像素子の基本的構造は、図９に既に示したように、撮像部２ｉ、蓄積部２ｓ、水平転送部２ｈ及び出力部２ｄを含んで構成される。以下では、特徴部となる撮像部２ｉに限定して説明を行うが、蓄積部２ｓについても同様に構成することができる。
【００２１】
図１は撮像部２ｉの一部を示す模式的な平面図、図２はＣ−Ｃ線に沿った側断面図、図３はＤ−Ｄ線に沿った側断面図を示している。なお、蓄積部２ｓについても撮像部２ｉと同様の構造とすることができる。また、従来構造と同等の構成については同一の符号を付して説明を簡略する。
【００２２】
撮像部２ｉは、図１〜図３に示すように、Ｎ型の半導体基板９の表面領域に形成された複数のシフトレジスタから構成される。半導体基板９としては、砒素（Ａｓ）、燐（Ｐ）、アンチモン（Ｓｂ）等のＮ型の不純物が添加されたシリコン基板等の一般的な半導体材料を用いることができる。半導体基板９としては、１×１０14／ｃｍ3以上１×１０15／ｃｍ3以下のドーピング濃度を有するシリコン基板を用いることが好適である。
【００２３】
Ｎ型の半導体基板９に、Ｐ型の不純物が添加されることによってＮ型の基板領域１０上にＰウェル（ＰＷ）１１が形成される。Ｐ型の不純物としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等を用いることができる。Ｐ型ウェル１１のドーピング濃度は、半導体基板９のドーピング濃度よりも高くすることが好ましく、２×１０14／ｃｍ3以上２×１０15／ｃｍ3以下とすることが好適である。このＰウェル１１の表面領域に、Ｎ型の不純物が高濃度に添加されたＮウェル（ＮＷ）１２が形成される。Ｎウェル１２のドーピング濃度は、Ｐウェル１１のドーピング濃度よりも高くすることが好ましく、１×１０16／ｃｍ3以上１×１０17／ｃｍ3以下とすることが好適である。
【００２４】
Ｎウェル１２の最表面領域には、更に高ドーピング濃度のＮ+型領域１５が形成される。Ｎ+型領域１５は、Ｎウェル１２のドーピング濃度よりも高くすることが好ましく、５×１０16／ｃｍ3以上５×１０17／ｃｍ3以下とすることが好適である。一方、Ｎウェル１２の表面領域には、所定の間隔をもって情報電荷の転送方向に沿って互いに平行にＰ型の不純物が高濃度に添加されたＰ型不純物領域からなる分離領域１４が形成される。この分離領域１４のドーピング濃度は、Ｎウェル１２のドーピング濃度と同程度とすることが好ましく、１×１０16／ｃｍ3以上５×１０17／ｃｍ3以下とすることが好適である。分離領域１４に挟まれた領域が情報電荷の転送経路であるチャネル領域２２となる。分離領域１４は、隣接するチャネル領域２２間にポテンシャル障壁を形成し、チャネル領域２２を電気的に分離する役割を果たす。
【００２５】
半導体基板９の表面上には絶縁膜１３が成膜される。絶縁膜１３は、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮ）等の半導体集積装置に用いられる絶縁材とすることができる。この絶縁膜１３を介して分離領域１４の延伸方向に直交するように複数の転送電極３０が互いに平行に配置される。転送電極３０は、ポリシリコン膜、金属膜、又はこれらの組み合わせを材料とすることができる。本実施の形態では、転送電極３０は、隣接する２つの転送電極３０−１，３０−３の組が１つの画素に相当する。ここで、図１に示すように、連続する２つの画素を構成する転送電極３０−３及び転送電極３０−１の間隔ｄ１よりも、１つの画素を構成する転送電極３０−１及び転送電極３０−３の間隔ｄ２が広くなるようにすることが好ましい。例えば、従来のＣＣＤ固体撮像素子における転送電極２４−２を排除して、転送電極２４−１と転送電極２４−３のみを残したような構成とすることができる。
【００２６】
１つの画素を構成する転送電極３０−１及び転送電極３０−３の間隔ｄ２を有する領域では、他の領域のＮ+型領域１５よりも基板表面から深くＮ+型領域１５’を形成し、その表面領域に高ドーピング濃度のＰ+型領域１６を形成する。このＰ+型領域１６とＮ+型領域１５’のＰＮ接合はダイオードを構成する。Ｐ+型領域１６とＮ+型領域１５’とを含むダイオードは、１つの画素に相当する２つの転送電極３０−１，３０−３の組に少なくとも１つ設けられる。
【００２７】
Ｐ+型領域１６とＮ+型領域１５’とは、転送電極３０−１，３０−３とをマスクとして利用して、半導体基板９の表面にＮ型又はＰ型の不純物をイオン注入して形成することができる。また、フォトリソグラフィ技術等を利用してレジストによるマスクを形成し、そのマスクを用いてＰ+型領域１６とＮ+型領域１５’とを形成しても良い。
【００２８】
まず、図１に示したように、転送電極３０−１及び転送電極３０−３の間隔ｄ２を有する領域のＮウェル１２に対してＮ型の不純物をイオン注入する。これにより、Ｎ+型領域１５’が形成される。Ｎ+型領域１５’のドーピング濃度は、Ｎウェル１２のドーピング濃度よりも高くすることが好ましく、１×１０16／ｃｍ3以上５×１０17／ｃｍ3以下とすることが好適である。続いて、Ｎウェル１２の表面領域にＰ型の不純物を高濃度にイオン注入して、基板表層に高濃度のＰ+型領域１６を形成する。Ｐ+型領域１６のドーピング濃度は、Ｎ+型領域１５のドーピング濃度と同程度又はより高くすることが好ましく、１×１０16／ｃｍ3以上５×１０17／ｃｍ3以下とすることが好適である。
【００２９】
ここで、Ｐ+型領域１６は、図１に示すように、分離領域１４と同電位に維持される程度に分離領域１４に近接するように形成されることが好適である。これにより、分離領域１４に所定の電圧を印加した場合に、分離領域１４とＰ+型領域１６とを常に同電位に維持することができる。分離領域１４は、転送電極２４とは独立に、外部から常時一定の電位に保たれているため、Ｐ+型領域１６も同時に一定電位に保たれる。従って、Ｐ+型領域１６とチャネル領域２２内とを異なる電位に制御し、チャネル領域２２内のポテンシャル分布を変化させることができる。
【００３０】
ＣＣＤ固体撮像素子は、外部から入射してくる光を受け、光電変換によりその外部光の強度に応じた情報電荷を発生させる。本実施の形態におけるＣＣＤ固体撮像素子では、撮像時において撮像部２ｉのＰ+型領域１６及びＮ+型領域１５’の領域に情報電荷を蓄積する。
【００３１】
次に、本実施の形態におけるＣＣＤ固体撮像素子の制御方法について説明する。図４に転送時、転送中断時及び転送開始時のタイミングチャートを示す。クロックパルスφ1，φ3は、それぞれ転送電極３０−１，３０−３に印加されるパルス信号である。基板領域１０には、基板電位Ｖsubが印加される。
【００３２】
図５〜図７に撮像時及び情報電荷の転送時におけるＸ−Ｘ線，Ｙ−Ｙ線，Ｚ−Ｚ線（図３参照）に沿った深さ方向のポテンシャル分布をそれぞれ示す。横軸は半導体基板９の表面からの深さを示し、また縦軸が各位置でのポテンシャルを示し、下が正電位側、上が負電位側となる。また、図８に情報電荷の転送方向に沿ったチャネル領域２２のポテンシャル井戸の時間変化を示す。横軸が時間を示し、縦軸が各位置でのポテンシャルを示し、下が正電位側、上が負電位側となる。
【００３３】
時刻ｔ0では、基板電位Ｖsubが高い正電位Ｖsub1に維持されると共に、転送電極３０−１，３０−３にそれぞれ印加されるクロックパルスφ1，φ3が負電位に設定される。これによって、図５に示すように、Ｙ−Ｙ線に沿ったポテンシャルは基板表面から基板深部に向けてなだらかに下がるラインＬ１のような分布となり、Ｘ−Ｘ線，Ｚ−Ｚ線に沿ったポテンシャルも基板表面から基板深部に向けてなだらかに下がるラインＬ２のような分布となる。その結果、図８（ａ）に示すように、チャネル領域２２に形成される各部のポテンシャル井戸が浅くなり、外部からの光の入射によって発生する情報電荷が基板の深部へ排出される。
【００３４】
時刻ｔ1から撮像が開始される。時刻ｔ2では、基板電位Ｖsubが電位Ｖsub1よりも低い正電位Ｖsub2に変更されると共に、転送電極３０−１，３０−３にそれぞれ印加されるクロックパルスφ1，φ3が負電位に設定される。これによって、図６に示すように、転送電極３０−１及び転送電極３０−３の下のＸ−Ｘ線及びＺ−Ｚ線に沿ったポテンシャルは基板表面から基板深部に向けてなだらかに下がるラインＬ３のような分布となる。一方、Ｐ+型領域１６が分離領域１４と同電位に維持されていることによって、Ｐ+型領域１６とＮ+型領域１５’を含むＹ−Ｙ線に沿ったポテンシャルは、図６に示すように、Ｐ+型領域１６からＮ+型領域１５’に向けてなだらかに下がり、その後Ｐウェル１１に向けて上昇し、基板領域１０に向けて再び下降するラインＬ４のような分布となる。すなわち、Ｎ+型領域１５’内にポテンシャル井戸４０が形成される。その結果、図８（ｂ）に示すように、撮像時に外部からチャネル領域２２に入射する光によって発生した情報電荷は、Ｐ+型領域１６とＮ+型領域１５’とが形成された領域下のポテンシャル井戸４０に蓄積されることとなる。
【００３５】
ここで、Ｐ+型領域１６と絶縁膜１３との界面に存在する欠陥準位は、Ｐ+型領域１６から供給される正孔によって満たされる。その結果、界面で発生する電子が減少するため、撮像時における暗電流の発生による画像信号へのノイズの重畳を抑制することができる。
【００３６】
さらに、従来の転送電極２４−２を取り除いた領域、すなわちＰ+型領域１６とＮ+型領域１５’とが形成された領域において発生した情報電荷を画像信号として蓄積するので、従来の転送電極２４−２の透過による光の強度の低下がなくなるため撮像素子としての感度を向上させることかできる。また、感度を増大できる分だけ転送電極３０−１及び転送電極３０−３の間隔ｄ２を狭くしても従来の画素と同程度の感度を得ることができるので、各画素の占有面積を低減することもできる。その結果、高感度かつ高解像度のＣＣＤ固体撮像素子を実現することができる。
【００３７】
時刻ｔ3からは情報電荷の転送が開始される。時刻ｔ4では、基板電位Ｖsubが電位Ｖsub2に維持されると共に、クロックパルスφ3が正電位に設定される。これによって、図７に示すように、転送電極３０−３下のＺ−Ｚ線に沿ったポテンシャルは、基板表面からＮウェル１２に向けてなだらかに下がり、その後Ｐウェル１１に向けて上昇し、基板領域１０に向けて再び下降するラインＬ５のような分布となる。すなわち、Ｎウェル１２内にポテンシャル井戸４２が形成される。また、Ｐ+型領域１６とＮ+型領域１５’を含むＹ−Ｙ線に沿ったポテンシャルも、図７に示すように、Ｐ+型領域１６からＮ+型領域１５’に向けてなだらかに下がり、その後Ｐウェル１１に向けて上昇し、基板領域１０に向けて再び下降するラインＬ６のような分布となる。すなわち、Ｎ+型領域１５’内にポテンシャル井戸４０が形成される。一方、転送電極３０−１下のＸ−Ｘ線に沿ったポテンシャルは基板表面から基板深部に向けてなだらかに下がるラインＬ７のような分布となる。
【００３８】
このとき、クロックパルスφ3を適切に調整することによって、Ｐ+型領域１６からＮ+型領域１５’とが形成される領域下のポテンシャル井戸４０よりも、転送電極３０−３下に形成されるポテンシャル井戸４２が深くなるようにすることができる。これによって、図８（ｃ）に示すように、撮像時においてＰ+型領域１６とＮ+型領域１５’とが形成された領域下のポテンシャル井戸４０に蓄積されていた情報電荷が転送電極３０−３下に形成されたポテンシャル井戸４２に転送される。
【００３９】
時刻ｔ5では、基板電位Ｖsubが電位Ｖsub2に維持されると共に、クロックパルスφ1及びφ3が正電位に設定される。これによって、図７に示すように、転送電極３０−１，３０−３下のＸ−Ｘ線、Ｚ−Ｚ線に沿ったポテンシャルは、基板表面からＮウェル１２に向けてなだらかに下がり、その後Ｐウェル１１に向けて上昇し、基板領域１０に向けて再び下降するラインＬ５のような分布となる。すなわち、Ｎウェル１２内にポテンシャル井戸４２が形成される。また、Ｐ+型領域１６とＮ+型領域１５’を含むＹ−Ｙ線に沿ったポテンシャルは時刻ｔ2と同様にラインＬ６のような分布に維持される。
【００４０】
時刻ｔ4と同様に、クロックパルスφ1，φ3を適切に調整することによって、Ｐ+型領域１６からＮ+型領域１５’とが形成される領域下のポテンシャル井戸４０よりも、転送電極３０−１，３０−３下に形成されるポテンシャル井戸４２が深くなるようにすることができる。これによって、図８（ｄ）に示すように、情報電荷が転送電極３０−１，３０−３下に形成されたポテンシャル井戸４２に蓄積される。
【００４１】
時刻ｔ6では、基板電位Ｖsubが電位Ｖsub2に維持されると共に、クロックパルスφ3が負電位に設定される。これによって、図７に示すように、転送電極３０−１下のＸ−Ｘ線に沿ったポテンシャルは、時刻ｔ5と同様にＬ５のような分布に維持される。また、Ｐ+型領域１６とＮ+型領域１５’を含むＹ−Ｙ線に沿ったポテンシャルも、図７に示すように、ラインＬ６のような分布に維持される。一方、転送電極３０−３下のＺ−Ｚ線に沿ったポテンシャルは基板表面から基板深部に向けてなだらかに下がるラインＬ７のような分布となる。これによって、図８（ｅ）に示すように、情報電荷が転送電極３０−３下から転送電極３０−１下に形成されたポテンシャル井戸４２に転送される。
【００４２】
時刻ｔ7では、撮像時の時刻ｔ2と同様に基板電位Ｖsubが正電位Ｖsub2に維持されると共に、転送電極３０−１，３０−３に印加されるクロックパルスφ1，φ3が負電位に設定される。これによって、図８（ｂ）に示すように、情報電荷が転送電極３０−１下からＰ+型領域１６からＮ+型領域１５’とが形成される領域下のポテンシャル井戸４０に転送される。
【００４３】
以降、時刻ｔ4〜ｔ7を繰り返すことによって情報電荷を転送電極３０−１，３０−３の延伸方向に対して直交する転送方向に向けてＰ+型領域１６が形成される領域を通過して転送することができる。
【００４４】
以上のように、本実施の形態によれば、撮像時に情報電荷が蓄積される領域において欠陥準位を正孔で終端させることによって、撮像時の暗電流の発生を低減し、画像信号に重畳されるノイズを抑制することができる。また、高感度かつ高解像度のＣＣＤ固体撮像素子を実現することができる。さらに、制御すべきクロックパルスを従来の３相から２相に低減することができるので、制御が簡素化され、制御回路等を簡素化及び小型化することも可能となる。
【００４５】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得る。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態における固体撮像素子の平面図を示す図である。
【図２】本発明の実施の形態における固体撮像素子の側断面図を示す図である。
【図３】本発明の実施の形態における固体撮像素子の側断面図を示す図である。
【図４】固体撮像素子の制御方法におけるタイミングチャートを示す図である。
【図５】撮像前における固体撮像素子の深さ方向のポテンシャル分布を示す図である。
【図６】撮像時における固体撮像素子の深さ方向のポテンシャル分布を示す図である。
【図７】転送時における固体撮像素子の深さ方向のポテンシャル分布を示す図である。
【図８】固体撮像素子の転送方向に沿ったポテンシャルの時間変化を示す図である。
【図９】固体撮像素子の構成を示す概念図である。
【図１０】従来の固体撮像素子の構成を示す平面図及び側断面図である。
【図１１】固体撮像素子における電荷の蓄積の様子を説明する図である。
【符号の説明】
【００４７】
２ｄ  出力部、２ｉ  撮像部、２ｈ  水平転送部、２ｓ  蓄積部、９  半導体基板、１０  基板領域、１１  Ｐウェル、１２  Ｎウェル、１３  絶縁膜、１４  分離領域、１５，１５’  Ｎ+型領域、１６  Ｐ+型領域、２２  チャネル領域、２４  転送電極、３０  転送電極、４０，４２，５０  ポテンシャル井戸。
【図１１】
2006019468.tif 000003
【図１】
2006019468.tif 000004
【図２】
2006019468.tif 000005
【図３】
2006019468.tif 000006
【図４】
2006019468.tif 000007
【図５】
2006019468.tif 000008
【図６】
2006019468.tif 000009
【図７】
2006019468.tif 000010
【図８】
2006019468.tif 000011
【図９】
2006019468.tif 000012
【図１０】
2006019468.tif 000013