(57)【要約】【課題】  製品の仕様に合わせてプルアップ、プルダウン、又はハイインピーダンスに自由に設定できる出力可変回路を提供する。【解決手段】  所定のプログラムをダウンロードすることによって所定の出力を設定できるデバイスと、一端が該デバイスの出力に接続され他端が配線に接続される抵抗を有する出力可変回路であって、前記デバイスは、該デバイスにダウンロードされるプログラムによって出力がハイ（Ｈ）、ロー（Ｌ）、又はハイインピーダンスに設定される構成を備え、前記出力がハイ（Ｈ）に設定された場合には前記抵抗をプルアップ抵抗として動作させ、前記出力が（Ｌ）に設定された場合には前記抵抗をプルダウン抵抗として動作させ、前記出力がハイインピーダンスに設定された場合には前記抵抗の効果を無効とし、プルアップ及びプルダウンとして動作させない。【選択図】      図６
2006203534.tif 000002
【特許請求の範囲】
【請求項１】
所定のプログラムをダウンロードすることによって所定の出力を設定できるデバイスと、一端が該デバイスの出力に接続され他端が配線に接続される抵抗を有する出力可変回路であって、
前記デバイスは、該デバイスにダウンロードされるプログラムによって出力がハイ（Ｈ）、ロー（Ｌ）又はハイインピーダンスに設定される構成を備え、
前記出力がハイ（Ｈ）に設定された場合には前記抵抗をプルアップ抵抗として動作させ、前記出力が（Ｌ）に設定された場合には前記抵抗をプルダウン抵抗として動作させ、前記出力がハイインピーダンスに設定された場合には前記抵抗の効果を無効とし、プルアップ及びプルダウンとして動作させないことを特徴とする、出力可変回路。
【請求項２】
前記デバイスは、書き替え可能な半導体素子又はマイクロプロセッサである、請求項１に記載の出力可変回路。
【請求項３】
前記デバイスは、書き替え可能な半導体素子又はマイクロプロセッサであり、該半導体素子又はマイクロプロセッサから信号を受けて出力が制御される書き替えできない半導体素子が前記書き替え可能な半導体素子又はマイクロプロセッサに接続され、
該書き替え可能な半導体素子又はマイクロプロセッサは、ダウンロードされたプログラムによって前記書き替えできない半導体素子に出力する信号が設定され、
該書き替えできない半導体素子は、該書き替え可能な半導体素子又はマイクロプロセッサから出力される信号によって出力がハイ（Ｈ）、ロー（Ｌ）又はハイインピーダンスに設定され、
前記出力がハイ（Ｈ）に設定された場合には前記抵抗をプルアップ抵抗として動作させ、前記出力が（Ｌ）に設定された場合には前記抵抗をプルダウン抵抗として動作させ、前記出力がハイインピーダンスに設定された場合には前記抵抗の効果を無効とし、プルアップ及びプルダウンとして動作させないことを特徴とする、請求項１に記載の出力可変回路。
【請求項４】
前記デバイスの出力部に、一端が該デバイスの出力部に接続され他端がそれぞれ異なる配線に接続される複数の抵抗を有する、請求項１又は２に記載の出力可変回路。
【請求項５】
前記デバイスは複数の出力部を有し、一端が該デバイスの複数の出力部にそれぞれ接続され、他端が同じ配線に接続される複数の抵抗を有し、前記複数の出力部の出力の各々を前記ダウンロードされるプログラムによってハイ（Ｈ）、ロー（Ｌ）、及びハイインピーダンスのいずれかに設定し、プルアップ抵抗値及びプルダウン抵抗値をそれぞれ可変に設定可能とした、請求項１又は２に記載の出力可変回路。
【請求項６】
前記デバイスは複数の出力部を有し、一端が該デバイスの複数の出力部にそれぞれ接続され、他端が同じ配線に接続される複数の抵抗を有し、前記複数の出力部の出力の各々を前記ダウンロードされるプログラムによってハイ（Ｈ）、ロー（Ｌ）、及びハイインピーダンスのいずれかに設定し、入力端子の終端抵抗値を可変に設定可能とした、請求項１又は２に記載の出力可変回路。
【請求項７】
前記デバイスには、外部からの信号に基いて該デバイスの出力部の出力を切り替えるプログラムがダウンロードされており、外部からハイ（Ｈ）、ロー（Ｌ）、又はハイインピーダンスの設定信号を与える手段を設け、該デバイスに前記設定信号を与えることにより該デバイスの出力を切り替えることを特徴とする、請求項１又は２に記載の出力可変回路。
【請求項８】
前記デバイス、抵抗、及び配線が同じ回路基板に設けられており、前記デバイスには、該デバイスの出力をハイ（Ｈ）に固定し前記抵抗をプルアップ抵抗として動作させるプログラム、該デバイスの出力をロー（Ｌ）に固定し前記抵抗をプルダウン抵抗として動作させるプログラム、及び該デバイスの出力をハイインピーダンスに固定するプログラムをそれぞれダウンロードできることを特徴とする、請求項１又は２に記載の出力可変回路。
【請求項９】
所定のプログラムをダウンロードすることによって所定の出力を設定できるデバイスと、一端が該デバイスの出力に接続され他端が配線に接続される抵抗を有する出力可変回路であって、前記デバイスの出力により前記抵抗を調節することを特徴とする、出力可変回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力をプルアップ、プルダウン、及びハイインピーダンス用に可変できる回路に関する。
【背景技術】
【０００２】
従来、配線のプルアップ及びプルダウンは、回路設計時に決定されており、ユーザはプルアップ及びプルダウンを自由に設定することができなかった。
図１は、従来の配線のプルアップ及びプルダウンの構成を示したものである。図１（ａ）は、プルアップの構成を示したもので、配線Ｌ１がプルアップ抵抗Ｒ１を介して電源Ｖccに接続されている。図１（ｂ）は、プルダウンの構成を示したもので、配線Ｌ２がプルダウン抵抗Ｒ２を介して接地されている。
【０００３】
図２は、従来のプルアップ・プルダウン切替可変構成を示したものである。図において、ＳＷは配線Ｌのプルアップとプルダウンを切り替えるスイッチである。ＳＷが接点がａに接続されれば、配線Ｌは抵抗Ｒを介して電源Ｖccに接続され、プルアップ構成となり、ＳＷが接点がｂに接続されれば、配線Ｌは抵抗Ｒを介して接地され、プルダウン構成となる。
【０００４】
図３は、従来のプルアップ、プルダウン、及びハイインピーダンス切替可変構成を示したものである。図において、ＳＷは配線Ｌのプルアップ、プルダウン、及びハイインピーダンスを切り替えるスイッチである。ＳＷが接点がａに接続されれば、配線Ｌは抵抗Ｒを介して電源Ｖccに接続され、プルアップ構成となり、ＳＷが接点がｂに接続されれば、配線Ｌは抵抗Ｒを介して接地され、プルダウン構成となる。また、接点ｃはオープン端子に接続されているため、ＳＷが接点ｃに接続されれば、ハイインピーダンスとなる。
【０００５】
図４は、従来の別のプルアップ、プルダウン、及びハイインピーダンス切替可変構成を示したものである。図において、ＳＷ１及びＳＷ２は，配線Ｌのプルアップ、プルダウン、及びハイインピーダンスを切り替えるスイッチである。ＳＷ１が接点がｄに接続され、ＳＷ２が接点ａに接続されれば、配線Ｌは抵抗Ｒを介して電源Ｖccに接続され、プルアップ構成となり、ＳＷ１が接点がｄに接続され、ＳＷ２が接点がｂに接続されれば、配線Ｌは抵抗Ｒを介して接地され、プルダウン構成となる。また、接点ｃはオープン端子に接続されているため、ＳＷ１が接点ｃに接続されれば、ハイインピーダンスとなる。
【０００６】
図５は、プルアップとプルダウンを同時に作用させて終端抵抗を構成したものを示した図である。入力配線Ｌと電源Ｖccとの間にプルアップ抵抗Ｒ１を設け、入力配線Ｌと接地間にプルダウン抵抗Ｒ２を設けて終端抵抗値を決め、入力端子の電気的ノイズを除去するようにした構成を示したものである。
【０００７】
本願発明に関連するものとして、外部に接続された制御対象機器の接続状態に応じて制御内容を切り替えることができる電子制御ユニットが開示されている（特許文献１）。
また、高電位側電源と低電位側電源との間に、プルアップ側出力トランジスタとプルダウン側出力トランジスタを直列に接続し、異なる電源電圧に対応しながら、動作速度の低下及び消費電力の増大及び故障の発生等を未然に防止し得る出力回路が開示されている（特許文献２）。
【０００８】
また、基板上に実装されたＦＰＧＡ、ゲートアレイ、専用ＬＳＩ等各種インターフェース回路を有する複数のＬＳＩ間において、その終端回路としてプルアップ回路、プルダウン回路、インピーダンス整合回路、ダンピング抵抗回路、及び過電圧保護回路を有するように構成し、いずれかを選択可能にした終端用ＬＳＩが開示されている（特許文献３）。
【０００９】
【特許文献１】特開２００４−８６３７５号公報
【００１０】
【特許文献２】特開平８−６５１３１号公報
【００１１】
【特許文献３】特開２００１−７６９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、同一の回路基板を用いて複数の製品を提供する際、同じ箇所の配線を、製品Ａではプルアップとし、製品Ｂではプルダウンとし、製品Ｃではハイインピーダンスとする等、製品の仕様に合わせてプルアップ、プルダウン、又はハイインピーダンスに自由に設定できる出力可変装置を提供することを目的とする。
また、配線が入力端子の場合は、製品の仕様や基板外部の配線等の条件に合わせて、並列終端抵抗値をユーザーが選択できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
本発明の出力可変装置は、所定のプログラムをダウンロードすることによって所定の出力を設定できるデバイスと、一端が該デバイスの出力に接続され他端が配線に接続される抵抗を有し、前記デバイスは、該デバイスにダウンロードされるプログラムによって出力がハイ（Ｈ）又はロー（Ｌ）に設定される構成を備え、前記出力がハイ（Ｈ）に設定された場合には前記抵抗をプルアップ抵抗として動作させ、前記出力がロー（Ｌ）に設定された場合には前記抵抗をプルダウン抵抗として動作させる。
前記デバイスはさらに、該デバイスにダウンロードされるプログラムによって出力がハイインピーダンスに設定される構成を備え、前記出力がハイインピーダンスに設定された場合には前記抵抗の効果を無効とし、プルアップ及びプルダウンとして動作させない。
【００１４】
本発明によれば、前記デバイスの出力部に、一端が該デバイスの出力部に接続され他端がそれぞれ異なる配線に接続される複数の抵抗を有する。
また、前記デバイスは複数の出力部を有し、一端が該デバイスの複数の出力部にそれぞれ接続され、他端が同じ配線に接続される複数の抵抗を有し、前記複数の出力部の出力の各々を前記ダウンロードされるプログラムによってハイ（Ｈ）、ロー（Ｌ）、及びハイインピーダンスのいずれかに設定し、プルアップ抵抗値及びプルダウン抵抗値をそれぞれ可変に設定可能とする。
【００１５】
本発明によれば、前記デバイスは複数の出力部を有し、一端が該デバイスの複数の出力部にそれぞれ接続され、他端が同じ配線に接続される複数の抵抗を有し、前記複数の出力部の出力の各々を前記ダウンロードされるプログラムによってハイ（Ｈ）、ロー（Ｌ）、及びハイインピーダンスのいずれかに設定し、終端抵抗値を可変に設定可能とする。
本発明によれば、前記デバイスには、外部からの信号に基いて該デバイスの出力部の出力を切り替えるプログラムがダウンロードされており、外部からハイ（Ｈ）、ロー（Ｌ）、又はハイインピーダンスの設定信号を与える手段を設け、該デバイスに前記設定信号を与えることにより該デバイスの出力を切り替える。
【００１６】
また、前記デバイス、抵抗、及び配線が同じ回路基板に設けられており、前記デバイスには、該デバイスの出力をハイ（Ｈ）に固定し前記抵抗をプルアップ抵抗として動作させるプログラム、該デバイスの出力をロー（Ｌ）に固定し前記抵抗をプルダウン抵抗として動作させるプログラム、及び該デバイスの出力をハイインピーダンスに固定するプログラムをそれぞれダウンロードできる。
【発明の効果】
【００１７】
本発明によれば、ユーザは所定のプログラムをダウンロードすることによって、配線をプルアップ、プルダウン、又はハイインピーダンスとするように自由に設定することができる。また、プルアップ、プルダウン及びハイインピーダンスを組み合わせることによって、入力端子の電気的ノイズを除去するための終端抵抗値を変更することができる。
また、異なるプログラムをダウンロードすることによって、同一回路基板を別の製品にすることができる。
また、プログラムをダウンロードすることによって、配線をプルアップ、プルダウン、又はハイインピーダンスとするように自由に設定することができるため、回路基板上の部品点数を削減することができるとともに、基板製造時又は出荷時にプルアップ、プルダウン、又はハイインピーダンスに設定するための工程を削減することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施例について説明する。
【実施例１】
【００１９】
図６は、本発明の実施例１の構成を示す図である。図に示すように、回路基板の配線Ｌを抵抗Ｒを介して、プログラミングで動作を自由に設定できる構成を有するデバイス１（以下、単に「デバイス」と記す。）を接続する。デバイス１は、出力部１１と出力部１１のハイインピーダンス制御素子１２を備えている。そして、ユーザがデバイス１にプログラムをダウンロードすることによってデバイス１の出力を設定し、抵抗Ｒを介して配線Ｌをプルアップ、プルダウン、及びハイインピーダンスとするように制御することができる。
【００２０】
図７は、図６の構成において、デバイス１にそれぞれプログラムＡ、Ｂ、Ｃをダウンロードし、デバイス１からの出力により配線Ｌをプルアップ、プルダウン、及びハイインピーダンスとして動作させることを説明するための図である。
図７（ａ）に示すように、デバイス１にプルアップ用プログラムＡをダウンロードすると、出力部１１からの出力がハイ（Ｈ）となり、抵抗Ｒを介して配線ＬにＶccが印加され、プルアップとして動作する。また、図７（ｂ）に示すように、デバイス１にプルダウン用プログラムＢをダウンロードすると、出力部１１からの出力がロー（Ｌ）となり、抵抗Ｒを介して配線Ｌが接地され、プルダウンとして動作する。
このようにプログラムを設定することによって、プルアップ又はプルダウンとして動作させることができる。
また、図７（ｃ）に示すように、デバイス１にハイインピーダンス用プログラムＣをダウンロードすると、デバイス１の出力部のハイインピーダンス制御素子１２によって出力部１１がオープンとなって抵抗Ｒの効果が無効にされ、プルアップ及びプルダウンが行われず、ハイインピーダンスとされる。
【実施例２】
【００２１】
図８は、デバイス１として書き替え可能なＦＰＧＡ等の半導体素子（以下、「ＦＰＧＡ」と記す。）、又はマイクロプロセッサ（以下、「ＭＰＵ」と記す。）を用い、ユーザがデバイス１にプログラムをダウンロードすることによってデバイス１の出力を設定し、抵抗Ｒを介して配線Ｌをプルアップ、プルダウン、及びハイインピーダンスとするように制御することができるようにした実施例２の構成を示したものである。
図８（ａ）に示すように、ＦＰＧＡ又はＭＰＵで構成したデバイス１にプルアップ用プログラムＡをダウンロードすると、出力部１１からの出力がハイ（Ｈ）となり、抵抗Ｒを介して配線ＬにＶccが印加され、プルアップとして動作する。また、図８（ｂ）に示すように、ＦＰＧＡ又はＭＰＵで構成したデバイス１にプルダウン用プログラムＢをダウンロードすると、出力部１１からの出力がロー（Ｌ）となり、抵抗Ｒを介して配線Ｌが接地され、プルダウンとして動作する。
【００２２】
このようにプログラムを設定することによって、プルアップ又はプルダウンとして動作させることができる。
また、図８（ｃ）に示すように、ＦＰＧＡ又はＭＰＵで構成したデバイス１にハイインピーダンス用プログラムＣをダウンロードすると、デバイス１の出力部のハイインピーダンス制御素子１２によって、出力部１１がオープンとなって抵抗Ｒの効果が無効にされ、プルアップ及びプルダウンが行われず、ハイインピーダンスとされる。
【実施例３】
【００２３】
図９は、デバイス１としてＦＰＧＡ等の書き替え可能な半導体素子又はＭＰＵを用い、該デバイス１と回路の書き替えができない半導体素子２を組み合わせ、ユーザがデバイス１にプログラムをダウンロードすることによってデバイス１から半導体素子２の出力を制御する信号を設定し、半導体素子２の出力に応じて抵抗Ｒを介して配線Ｌをプルアップ、プルダウン、及びハイインピーダンスとするように制御することができるようにした実施例３の構成を示したものである。
半導体素子２は回路の書き替えができないが、外部から信号を与えることによって半導体素子２の出力を制御することはできる。そこで、半導体素子２を制御するための信号をＦＰＧＡ又はＭＰＵで構成されたデバイス１から与え、半導体素子２の出力を制御できるようにしたものである。
ＦＰＧＡ又はＭＰＵから与える信号は、ＦＰＧＡ又はＭＰＵにダウンロードするプログラムによって制御することができる。
【００２４】
図９（ａ）に示すように、ＦＰＧＡ又はＭＰＵで構成したデバイス１にプルアップ用プログラムＡをダウンロードすると、デバイス１から半導体素子２にその出力がハイ（Ｈ）となる信号を与えられ、抵抗Ｒを介して配線ＬにＶccが印加され、プルアップとして動作する。また、図９（ｂ）に示すように、ＦＰＧＡ又はＭＰＵで構成したデバイス１にプルダウン用プログラムＢをダウンロードすると、デバイス１から半導体素子２にその出力がロー（Ｌ）となる信号が与えられ、抵抗Ｒを介して配線Ｌが接地され、プルダウンとして動作する。
【００２５】
このようにプログラムを設定することによって、配線Ｌをプルアップ又はプルダウンとして動作させることができる。
また、図９（ｃ）に示すように、ＦＰＧＡ又はＭＰＵで構成したデバイス１にハイインピーダンス用プログラムＣをダウンロードすると、デバイス１から半導体素子２にその出力がオープンとなる信号が与えられ、抵抗Ｒの効果が無効にされてプルアップ及びプルダウンが行われず、ハイインピーダンスとされる。
【実施例４】
【００２６】
図１０は、実施例４の構成を示した図であり、プルアップ、プルダウン、及びハイインピーダンス制御を行う配線が、例えばバスの場合、デバイス１の出力端子を複数のバス毎に接続されている複数の抵抗に接続し、デバイス１の１つの出力端子で同時に複数の配線のプルアップ、プルダウン、及びハイインピーダンス制御を行うものである。
図１０において、デバイス１の出力部を、それぞれ抵抗Ｒ１、Ｒ２、Ｒ３を介してバスＬ１、Ｌ２、Ｌ３に接続する。一方、デバイス１にプルアップ用プログラムＡ、プルダウン用プログラムＢ、又はハイインピーダンス用プログラムＣをダウンロードすると、出力部１１からの出力がハイ（Ｈ）、ロー（Ｌ）、又はハイインピーダンスとなり、抵抗Ｒ１、Ｒ２、Ｒ３を介してバスＬ１、Ｌ２、Ｌ３にＶccが印加され、又はバスＬ１、Ｌ２、Ｌ３が接地され、又はハイインピーダンスとなり、それぞれプルアップ、プルダウン、又はハイインピーダンスとして動作する。
【実施例５】
【００２７】
図１１は、実施例５の構成を示したもので、デバイス１に複数の出力部を設け（図１１に示されたものは出力部の数が２の場合）、該複数の出力部をそれぞれ抵抗を介して１つの配線に接続し、プルアップ抵抗値及びプルダウン抵抗値を可変制御をするようにしたものである。以下、出力部の数が２の場合を例に説明する。
図１１（ａ）において、デバイス１に２つの出力部１１ａ、１１ｂが設けられ、該出力部はそれぞれ抵抗Ｒ１、Ｒ２を介して１つの配線に接続されている。
【００２８】
図１１（ａ）に示されたデバイス１にプルアップ用のプログラムＡをダウンロードすると、出力部１１ａ、１１ｂからの出力が共にハイ（Ｈ）となり、抵抗Ｒ１、Ｒ２を介して配線ＬにＶccが印加され、プルアップとして動作する。このときのプルアップ抵抗値Ｒは、
Ｒ＝Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）
となる。
また、デバイス１にプルアップ用及びハイインピーダンス用のプログラムをダウンロードすると、一方の出力部１１ａからの出力がハイ（Ｈ）となり、抵抗Ｒ１を介して配線ＬにＶccが印加され、プルアップとして動作する。また、他方の出力部１１ｂはオープンとなってハイインピーダンスとなり、プルアップ抵抗値はＲ１となる。
同様に、一方の出力部１１ａをオープンにしてハイインピーダンスとし、他方の出力部１１ｂからの出力をハイ（Ｈ）とすると、抵抗Ｒ２を介して配線ＬにＶccが印加され、プルアップとして動作し、プルアップ抵抗値はＲ２となる。
また、デバイス１にハイインピーダンスのプログラムをダウンロードすると、出力部１１ａ、１１ｂからの出力はオープンとなり、プルアップとして動作しない。
上記のように複数の出力部を設け、それぞれを抵抗を介して配線Ｌに接続することにより、プルアップ抵抗値を制御することができる。
【００２９】
上記のように制御した場合のプルアップ抵抗値を、表１に示す。
【表１】
2006203534.tif 000003
【００３０】
同様に、デバイス１の出力部１１ａ、１１ｂからの出力を、ロー（Ｌ）とハイインピーダンスを組み合わせることにより、プルダウン抵抗値を制御することができる。
上記のように制御した場合のプルダウン抵抗値を、表２に示す。
【表２】
2006203534.tif 000004
【実施例６】
【００３１】
図１２は、実施例６の構成を示したもので、デバイス１に複数の出力部を設け（図１２に示されたものは出力部の数が２の場合）、該複数の出力部をそれぞれ抵抗を介して１つの配線Ｌに接続し、プルアップ、プルダウン及びハイインピーダンスを組み合わせることによって、入力端子の終端抵抗値を可変制御をするようにしたものである。以下、出力部の数が２の場合を例に説明する。
図１２において、デバイス１に２つの出力部１１ａ、１１ｂが設けられ、該出力部はそれぞれ抵抗Ｒ１、Ｒ２を介して１つの配線に接続されている。デバイス１に所定のプログラムをダウンロードし、一方の出力部１１ａからの出力をハイ（Ｈ）とし、抵抗Ｒ１を介して配線ＬにＶccを印加し、プルアップとして動作させる。また、他方の出力部１１ｂからの出力をロー（Ｌ）とし、抵抗Ｒ２を介して接地し、プルダウンとして動作させる。このときの終端抵抗は図１３（ａ）に示すようになる。
【００３２】
同様に、出力部１１ａからの出力をロー（Ｌ）とし、抵抗Ｒ１を介して接地し、プルダウンとして動作させる。また、出力１１ｂからの出力をハイ（Ｈ）とし、抵抗Ｒ２を介して配線ＬにＶccを印加し、プルアップとして動作させる。このときの終端抵抗は図１３（ｂ）に示すようになる。
【００３３】
図１２において、デバイス１に所定のプログラムをダウンロードし、一方の出力部１１ａからの出力をハイ（Ｈ）とし、抵抗Ｒ１を介して配線ＬにＶccを印加し、プルアップとして動作させる。また、他方の出力部１１ｂをハイインピーダンス（Ｈi−Ｚ）とする。この場合終端抵抗は図１３（ｃ）に示すようになり、抵抗Ｒ１のみが終端抵抗となる。
【００３４】
同様に、出力部１１ｂからの出力をハイ（Ｈ）とし、抵抗Ｒ２を介して配線ＬにＶccを印加し、プルアップとして動作させる。また、出力部１１ａをハイインピーダンス（Ｈi−Ｚ）とする。この場合終端抵抗は図１３（ｄ）に示すようになり、抵抗Ｒ２のみが終端抵抗となる。
【００３５】
図１２において、デバイス１に所定のプログラムをダウンロードし、一方の出力部１１ａをオープンとしてハイインピーダンス（Ｈi−Ｚ）とする。また、他方の出力部１１ｂからの出力をロー（Ｌ）とし、抵抗Ｒ２を介して接地し、プルダウンとして動作させる。この場合終端抵抗は図１３（ｅ）に示すようになり、抵抗Ｒ２のみが終端抵抗となる。
【００３６】
同様に、出力部１１ｂをオープンとしてハイインピーダンス（Ｈi−Ｚ）とする。また、出力部１１ａからの出力をロー（Ｌ）とし、抵抗Ｒ１を介して接地し、プルダウンとして動作させる。この場合終端抵抗は図１３（ｆ）に示すようになり、抵抗Ｒ１のみが終端抵抗となる。
【００３７】
また、出力部１１ａ及び１１ｂをオープンとしてともにハイインピーダンス（Ｈi−Ｚ）とする。この場合終端抵抗は図１３（ｇ）に示すようになり、抵抗Ｒ１及びＲ２は終端抵抗に含まれない。
上記のように組み合わせて動作させることにより、入力端子の終端抵抗値を可変制御することができる。
【実施例７】
【００３８】
図１４は、実施例７の構成を示したもので、デバイス１として、例えばＦＰＧＡ等のプログラム可能なデバイスを用い、デバイスに設けられたプログラムによって出力部１１からハイ（Ｈ）、ロー（Ｌ）、及びハイインピーダンスの設定信号を出力できるようにした構成を示した図である。
先の実施例においては、各種プログラムをダウンロードすることによりデバイス１をプルアップ、プルダウン、及びハイインピーダンスに設定している。そのため、回路が動作中のときに設定を切り替える場合には、回路の動作を止め、改めて別のプログラムをダウンロードしなければならない。
そこで、この実施例では、回路が動作中でも装置を止めずにデバイスの設定を切り替えることができる出力可変回路を提供するものである。
【００３９】
図１４において、デバイス１はＦＰＧＡ等のプログラム可能なデバイスであり、出力部１１、及び出力部のハイインピーダンス制御素子１２を備えている。デバイス１の出力は抵抗Ｒを介して配線Ｌに接続されている。
デバイス１には、外部からデバイス１の出力を制御する機能を有した共通プログラムＸがダウンロードされる。この共通プログラムは外部からの信号に基いて出力部１１の出力を切り替えることができる機能を備えている。
そして、共通プログラムがダウンロードされたデバイス１に外部からハイ（Ｈ）、ロー（Ｌ）、又はハイインピーダンス（Ｈi−Ｚ）の設定信号を与える手段を設け、該手段によりデバイス１にハイ（Ｈ）、ロー（Ｌ）、又はハイインピーダンス（Ｈi−Ｚ）の設定信号を与えることにより、装置が動作しているときでもデバイス１の出力を切り替えることができる。例えば、出力がハイ（Ｈ）で動作しているときに、外部からロー（Ｌ）の設定信号を与えると、この信号がデバイス１にダウンロードされたプログラムＸに送られ、出力部の出力をハイ（Ｈ）からロー（Ｌ）に切り替え、配線Ｌをプルアップからプルダウンに切り替えることができる。
上記のように、プログラムを変えるのではなく、ダウンロードされたプログラムに外部から設定信号を与えることによって、回路が動作しているときでも出力部１１の出力を切り替えることができる。
【実施例８】
【００４０】
図８に示されているように、デバイス１を有した回路基板を、それぞれプルアップ、プルダウン、及びハイインピーダンス用に作成するため、３種類の製品を用意する必要があった。この実施例では、同じ回路基板に対してダウンロードするプログラムを変えることによって、プルアップ、プルダウン、及びハイインピーダンスとするようにデバイス１の出力を切り替えることができるようにしたものである。
図１５は、実施例８の構成を示したもので、回路基板３はデバイス１、抵抗Ｒ、配線Ｌを有している。デバイス１はＦＰＧＡ等のプログラム可能なデバイスであり、出力部１１、及び出力部のハイインピーダンス制御素子１２を備えており、デバイス１の出力は抵抗Ｒを介して配線Ｌに接続されている。
【００４１】
本実施例では、回路基板３のデバイス１に、デバイス１の出力をハイ（Ｈ）に固定し、Ｖccを出力して抵抗Ｒをプルアップ抵抗として動作させる製品Ａ用のプログラム、デバイス１の出力をロー（Ｌ）に固定し、接地電位として抵抗Ｒをプルダウン抵抗として動作させる製品Ｂ用プログラム、及びデバイス１の出力をハイインピーダンスに固定する製品Ｃ用プログラムをそれぞれダウンロードできるようにしている。
上記構成とすることにより、必要に応じて異なるプログラムをデバイス１にダウンロードし、同じ回路基板３に複数の機能を持たせ、製品Ａ用、製品Ｂ用、製品Ｃ用とすることができる。
【図面の簡単な説明】
【００４２】
【図１】従来のプルアップ及びプルダウンの構成を示し図である。
【図２】従来のプルアップ、プルダウン切り替え構成を示し図である。
【図３】従来のプルアップ、プルダウン及びハイインピーダンス切り替え構成を示し図である。
【図４】従来のプルアップ、プルダウン及びハイインピーダンス切り替え構成を示し図である。
【図５】従来のプルアップとプルダウンを同時に作用させる構成を示し図である。
【図６】本発明の実施例１の構成を示す図である。
【図７】本発明の実施例１を説明するための図である。
【図８】本発明の実施例２の構成を示す図である。
【図９】本発明の実施例３の構成を示す図である。
【図１０】本発明の実施例４の構成を示す図である。
【図１１】本発明の実施例５の構成を示す図である。
【図１２】本発明の実施例６の構成を示す図である。
【図１３】本発明の実施例６を説明するための図である。
【図１４】本発明の実施例７を構成を示す図である。
【図１５】本発明の実施例８を構成を示す図である。
【符号の説明】
【００４３】
１    プログラミングで動作を自由に設定できる構成を有するデバイス
１１    出力部
１２    出力部のハイインピーダンス制御素子
２    半導体素子
３    回路基板
Ｒ    抵抗
Ｌ    配線
ＳＷ    切り替えスイッチ
ＦＰＧＡ    書き替え可能な半導体素子
ＭＰＵ    マイクロプロセッサ
【図１】
2006203534.tif 000005
【図２】
2006203534.tif 000006
【図３】
2006203534.tif 000007
【図４】
2006203534.tif 000008
【図５】
2006203534.tif 000009
【図６】
2006203534.tif 000010
【図７】
2006203534.tif 000011
【図８】
2006203534.tif 000012
【図９】
2006203534.tif 000013
【図１０】
2006203534.tif 000014
【図１１】
2006203534.tif 000015
【図１２】
2006203534.tif 000016
【図１３】
2006203534.tif 000017
【図１４】
2006203534.tif 000018
【図１５】
2006203534.tif 000019