(57)【要約】【課題】  ＰＮ寄生ダイオードの耐圧を低くしたい場合と高くした場合に、ＩＧＢＴ特性であるオン損失、スイッチングスピード、サージ耐量を最適に設定することができるＩＧＢＴを提供する。【解決手段】  シリコン基板１の近傍をＮ型不純物の濃度が濃い第１バッファ層２ａとし、それ以外の部分を濃度が薄い第２バッファ層２ｂとして濃度差をつける。これにより、シリコン基板１の近傍においてＮ型不純物の濃度を高くすることができ、スイッチングスピードが速く、Ｌ負荷サージ耐量も十分得られるＩＧＢＴとすることが可能となる。そして、バッファ層すべてにおいてＮ型不純物の濃度が濃くされた訳ではないため、オン電圧が高くなり過ぎず、オン損失を少ないままにすることが可能になる。【選択図】        図１
2006173297.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の基板（１）と、
前記第１導電型の基板（１）の主表面側に形成された、第２導電型の第１バッファ層（２ａ）と、
前記第１バッファ層（２ａ）の表面に形成され、前記第１バッファ層（２ａ）よりも不純物濃度が低く構成された第２導電型の第２バッファ層（２ｂ）と、
前記第２バッファ層（２ｂ）の上に形成され、前記第２バッファ層（２ｂ）よりも不純物濃度が低く構成された第２導電型のドリフト層（３）と、
前記第２導電型のドリフト層（３）の表層部に形成された第１導電型のベース領域（５）と、
前記ベース領域（５）の表層部において、該ベース領域（５）内で終端するように形成された第２導電型のエミッタ領域（６）と、
前記エミッタ領域（６）と前記ドリフト領域（３）との間をチャネル領域として、該チャネル領域の表面に形成されたゲート絶縁膜（７）と、
前記ゲート絶縁膜（７）の表面に形成されたゲート電極（８）と、
前記エミッタ領域（６）および前記ベース領域（５）と電気的に接続されるように構成されたエミッタ電極（１０）と、
前記基板（１）の裏面に形成されたコレクタ電極（１１）と、を有していることを特徴とするＩＧＢＴ。
【請求項２】
前記第１バッファ層（２ａ）における第２導電型不純物の濃度がピークとなる位置から前記第１バッファ層（２ａ）と前記基板（１）とによるＰＮ接合までの距離をＤ１とし、逆バイアス時における該ＰＮ接合での空乏層幅をＷ１とした場合に、Ｗ１≦Ｄ１≦Ｗ１＋３μｍの関係が成り立つように、前記第１バッファ層（２ａ）における前記第２導電型不純物の濃度が設定されていることを特徴とする請求項１に記載のＩＧＢＴ。
【請求項３】
前記基板（１）の主表面上または表層部には、該基板（１）よりも第１導電型不純物の濃度が高くされた第１導電型層（１ａ）が形成され、この第１導電型層（１ａ）の上に、前記第１バッファ層（２ａ）が形成されていることを特徴とする請求項１に記載のＩＧＢＴ。
【請求項４】
前記第１バッファ層（２ａ）における第２導電型不純物の濃度がピークとなる位置から前記第１バッファ層（２ａ）と前記第１導電型層（１ａ）とによるＰＮ接合までの距離をＤ１とし、逆バイアス時における該ＰＮ接合での空乏層幅をＷ１とした場合に、Ｗ１≦Ｄ１≦Ｗ１＋３μｍの関係が成り立つように、前記第１バッファ層（２ａ）における前記第２導電型不純物の濃度が設定されていることを特徴とする請求項３に記載のＩＧＢＴ。
【請求項５】
第１導電型の基板（１）と、
前記第１導電型の基板（１）の表層部に形成された、第２導電型の第１バッファ層（２ａ）と、
前記第１バッファ層（２ａ）の表面に形成され、前記第１バッファ層（２ａ）よりも不純物濃度が低く構成された第２導電型の第２バッファ層（２ｂ）と、
前記第２バッファ層（２ｂ）の上に形成され、前記第２バッファ層（２ｂ）よりも不純物濃度が低く構成された第２導電型のドリフト層（３）と、
前記第２導電型のドリフト層（３）の表層部に形成された第１導電型のベース領域（５）と、
前記ベース領域（５）の表層部において、該ベース領域（５）内で終端するように形成された第２導電型のエミッタ領域（６）と、
前記エミッタ領域（６）と前記ドリフト領域（３）との間をチャネル領域として、該チャネル領域の表面に形成されたゲート絶縁膜（７）と、
前記ゲート絶縁膜（７）の表面に形成されたゲート電極（８）と、
前記エミッタ領域（６）および前記ベース領域（５）と電気的に接続されるように構成されたエミッタ電極（１０）と、
前記基板（１）の裏面に形成されたコレクタ電極（１１）と、を有していることを特徴とするＩＧＢＴ。
【請求項６】
前記第１バッファ層（２ａ）は、前記基板（１）の端面よりも内側で終端するように構成されていることを特徴とする請求項５に記載のＩＧＢＴ。
【請求項７】
前記基板（１）の表層部のうち、前記第１バッファ層（２ａ）が形成されていない場所には、前記基板（１）よりも第１導電型不純物の濃度が高く設定された第１導電型層（１ａ）が形成されていることを特徴とする請求項５または６に記載のＩＧＢＴ。
【請求項８】
前記第１バッファ層（２ａ）の第１導電型不純物の濃度が１×１０17〜１×１０19ｃｍ-3、前記第２バッファ層（２ｂ）の第１導電型不純物の濃度が１×１０16〜５×１０17ｃｍ-3となっていることを特徴とする請求項１ないし７のいずれか１つに記載のＩＧＢＴ。
【請求項９】
第１導電型の基板（１）と、
前記第１導電型の基板（１）の主表面に形成された第２導電型のバッファ層（２）と、
前記バッファ層（２）の上に形成され、前記バッファ層（２）よりも不純物濃度が低く構成された第２導電型のドリフト層（３）と、
前記第２導電型のドリフト層（３）の表層部に形成された第１導電型のベース領域（５）と、
前記ベース領域（５）の表層部において、該ベース領域（５）内で終端するように形成された第２導電型のエミッタ領域（６）と、
前記エミッタ領域（６）と前記ドリフト領域（３）との間をチャネル領域として、該チャネル領域の表面に形成されたゲート絶縁膜（７）と、
前記ゲート絶縁膜（７）の表面に形成されたゲート電極（８）と、
前記エミッタ領域（６）および前記ベース領域（５）と電気的に接続されるように構成されたエミッタ電極（１０）と、
前記基板（１）の裏面に形成されたコレクタ電極（１１）と、を有し、
前記バッファ層（２）は、前記基板（１）から前記ドリフト層にかけて連続的に第２導電型不純物の濃度が低くなる濃度勾配となっていることを特徴とするＩＧＢＴ。
【請求項１０】
前記バッファ層（２）における第２導電型不純物の濃度がピークとなる位置から前記バッファ層（２）と前記基板（１）とによるＰＮ接合までの距離をＤ１とし、逆バイアス時における該ＰＮ接合での空乏層幅をＷ１とした場合に、Ｗ１≦Ｄ１≦Ｗ１＋３μｍの関係が成り立つように、前記バッファ層（２）における前記第２導電型不純物の濃度が設定されていることを特徴とする請求項９に記載のＩＧＢＴ。
【請求項１１】
第１導電型の基板（１）と、
前記基板（１）の主表面上または表層部に形成され、該基板（１）よりも第１導電型不純物の濃度が高くされた第１導電型層（１ａ）と、
前記第１導電型層（１ａ）の表面に形成された第２導電型のバッファ層（２）と、
前記バッファ層（２）の上に形成され、前記バッファ層（２）よりも不純物濃度が低く構成された第２導電型のドリフト層（３）と、
前記第２導電型のドリフト層（３）の表層部に形成された第１導電型のベース領域（５）と、
前記ベース領域（５）の表層部において、該ベース領域（５）内で終端するように形成された第２導電型のエミッタ領域（６）と、
前記エミッタ領域（６）と前記ドリフト領域（３）との間をチャネル領域として、該チャネル領域の表面に形成されたゲート絶縁膜（７）と、
前記ゲート絶縁膜（７）の表面に形成されたゲート電極（８）と、
前記エミッタ領域（６）および前記ベース領域（５）と電気的に接続されるように構成されたエミッタ電極（１０）と、
前記基板（１）の裏面に形成されたコレクタ電極（１１）と、を有していることを特徴とするＩＧＢＴ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＮダイオード耐圧の調整を容易に行えるＩＧＢＴの構造に関するものである。
【背景技術】
【０００２】
図２８に、従来から用いられているＩＧＢＴの一例として、パンチスルー型のＮ型ＩＧＢＴの断面構成を示す。この図に示されるように、パンチスルー型のＮ型ＩＧＢＴでは、Ｐ＋型基板Ｊ１の上にＮ＋型バッファ層Ｊ２が形成され、そのバッファ層Ｊ２の上にＮ−型ドリフト層Ｊ３が形成された構成となっている（例えば、特許文献１、２参照）。
【０００３】
一般的に、バッファ層Ｊ２におけるＮ型不純物濃度を高くすればする程、また、バッファ層Ｊ２の厚みを厚くすればする程、ＩＧＢＴのスイッチングスピードが速くなり、Ｌ負荷サージ耐量が向上するが、その反面、オン電圧は上昇してしまうことが知られている。
【０００４】
また、ＩＧＢＴが車両搭載用として使用される場合、バッテリの端子が逆接続されたとしてもＩＧＢＴへの通電が行われないように、Ｐ＋型基板Ｊ１とバッファ層Ｊ２とによるＰＮ寄生ダイオードの耐圧が利用される。このようなＰＮ寄生ダイオードの耐圧は、素子設計に応じて設定される。ＰＮ寄生ダイオードの耐圧を低く設定したい場合には、例えば２５Ｖ以下の設計とされ、高く設定したい場合には、例えば４０Ｖ以上の設計とされる。
【特許文献１】特許第２９１８３９９号公報
【特許文献２】特許第２５２６６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、バッファ層がバッファ機能を果たすようにするためには、ある程度、不純物濃度や厚みが決まってくる。したがって、バッファ層すべてをほぼ均一の不純物濃度で構成した場合には、必然的に、バッファ層の不純物濃度や厚みが決まることになる。このため、次のような問題が発生する。
【０００６】
すなわち、ＰＮ寄生ダイオードの耐圧を低くしたい場合には、バッファ層の不純物濃度が高いために、オン電圧が上昇してしまい、結果的に、チップサイズを大きくしなければならないという問題が発生する。また、ＰＮ寄生ダイオードの耐圧を高くしたい場合には、バッファ層の濃度が低いために、スイッチングスピードが遅くなるという問題がある。したがって、ＰＮ寄生ダイオードの耐圧を低くしたい場合と高くした場合、いずれの場合にもＩＧＢＴ特性であるオン損失、スイッチングスピード、サージ耐量を最適に設定することができず、不十分である。
【０００７】
なお、特許文献１において、バッファ層の上に、不純物濃度が低い中間層を設ける構成が示されているが、これはターンオフ時のサージ電圧上昇を抑えるために、中間層の濃度が非常に低くしており、バッファ層としての機能を果たすものではない。
【０００８】
本発明は上記点に鑑みて、ＰＮ寄生ダイオードの耐圧を低くしたい場合と高くした場合に、ＩＧＢＴ特性であるオン損失、スイッチングスピード、サージ耐量を最適に設定することができるＩＧＢＴを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、第１導電型の基板（１）の主表面側に第２導電型の第１バッファ層（２ａ）を形成し、この第１層（２ａ）の表面に第１バッファ層（２ａ）よりも不純物濃度が低くされた第２導電型の第２バッファ層（２ｂ）を形成することを特徴としている。
【００１０】
このような構成によれば、基板（１）の近傍において第２導電型不純物の濃度を高くすることができるため、スイッチングスピードが速く、Ｌ負荷サージ耐量も十分得られるＩＧＢＴとすることが可能となる。そして、バッファ層すべてにおいて第２導電型不純物の濃度が濃くされた訳ではないため、オン電圧が高くなり過ぎず、オン損失を少ないままにすることが可能になる。これにより、ＰＮ寄生ダイオードの耐圧を低くしたい場合に関して、ＩＧＢＴ特性であるオン損失、スイッチングスピード、サージ耐量を最適に設定することができるＩＧＢＴとすることができる。
【００１１】
請求項２に記載の発明では、第１バッファ層（２ａ）における第２導電型不純物の濃度がピークとなる位置から第１バッファ層（２ａ）と基板（１）とによるＰＮ接合までの距離をＤ１とし、逆バイアス時における該ＰＮ接合での空乏層幅をＷ１とした場合に、Ｗ１≦Ｄ１≦Ｗ１＋３μｍの関係が成り立つように、第１バッファ層（２ａ）における第２導電型不純物の濃度を設定することを特徴としている。
【００１２】
このように、第１バッファ層（２ａ）内における第２導電型不純物の濃度がピークとなる場所からコレクタ層までの距離Ｄ１の位置を決めることにより、第１バッファ層（２ａ）の膜厚が不必要に厚くなることを抑えることができる。これにより、第２導電型不純物の濃度が高くなる第１バッファ層（２ａ）の膜厚を極力薄く抑えることが可能となり、オン電圧の上昇を小さくすることが可能となる。
【００１３】
請求項３に記載の発明では、基板（１）の主表面上または表層部には、該基板（１）よりも第１導電型不純物の濃度が高くされた第１導電型層（１ａ）が形成され、この第１導電型層（１ａ）の上に、第１バッファ層（２ａ）が形成されていることを特徴としている。
【００１４】
このように、基板（１）の主表面上または表層部に該基板（１）よりも第１導電型不純物の濃度が高くされた第１導電型層（１ａ）を形成することで、より第１導電型層（１ａ）と第１バッファ層（２ａ）との間に形成されるＰＮ寄生ダイオードの耐圧の小さいＩＧＢＴとして利用することが可能となる。
【００１５】
このような構成の場合においても、請求項４に示されるように、第１バッファ層（２ａ）における第２導電型不純物の濃度がピークとなる位置から第１バッファ層（２ａ）と第１導電型層（１ａ）とによるＰＮ接合までの距離をＤ１とし、逆バイアス時における該ＰＮ接合での空乏層幅をＷ１とした場合に、Ｗ１≦Ｄ１≦Ｗ１＋３μｍの関係が成り立つようにすれば、請求項２と同様の効果を得ることができる。
【００１６】
請求項５に記載の発明では、第１導電型の基板（１）の表層部に第２導電型の第１バッファ層（２ａ）を形成したことを特徴としている。
【００１７】
このように、請求項１に示した第１バッファ層（２ａ）を基板（１）の表層部に形成することも可能である。
【００１８】
この場合、請求項６に示されるように、第１バッファ層（２ａ）は、基板（１）の端面よりも内側で終端するようにすると好ましい。このようにすれば、基板（１）の端面における電流のリークを防止することが可能となる。
【００１９】
請求項７に記載の発明では、基板（１）の表層部のうち、第１バッファ層（２ａ）が形成されていない場所には、基板（１）よりも第１導電型不純物の濃度が高く設定された第１導電型層（１ａ）が形成されていることを特徴としている。
【００２０】
このように、請求項３で示した第１導電型層（１ａ）を基板（１）の表層部のうち第１バッファ層（２ａ）が形成されていない場所に形成することもできる。
【００２１】
なお、上述した第１、第２バッファ層（２ａ、２ｂ）の第１導電型不純物の濃度は、例えば、請求項８に示されるように、第１バッファ層（２ａ）が１×１０17〜１×１０19ｃｍ-3、第２バッファ層（２ｂ）が１×１０16〜５×１０17ｃｍ-3に設定される。
【００２２】
請求項９に記載の発明では、バッファ層（２）は、基板（１）からドリフト層にかけて連続的に第２導電型不純物の濃度が低くなる濃度勾配となっていることを特徴としている。
【００２３】
このように、基板（１）からドリフト層にかけて連続的に第２導電型不純物の濃度が低くなる濃度勾配を設けてバッファ層（２）を形成しても、請求項１と同様の効果を得ることができる。
【００２４】
この場合、請求項１０に示すように、バッファ層（２）における第２導電型不純物の濃度がピークとなる位置からバッファ層（２）と基板（１）とによるＰＮ接合までの距離をＤ１とし、逆バイアス時における該ＰＮ接合での空乏層幅をＷ１とした場合に、Ｗ１≦Ｄ１≦Ｗ１＋３μｍの関係が成り立つように、バッファ層（２）における第２導電型不純物の濃度を設定すれば、請求項２と同様の効果を得ることができる。
【００２５】
請求項１１に記載の発明では、基板（１）の主表面上または表層部に、該基板（１）よりも第１導電型不純物の濃度が高くされた第１導電型層（１ａ）を形成することを特徴としている。
【００２６】
このように、基板（１）の主表面上または表層部に第１導電型層（１ａ）を形成すれば、第１導電型層（１ａ）とバッファ層（２）との間のＰＮ接合ダイオードの耐圧を低くすることができるため、請求項３と同様の効果を得ることができる。
【００２７】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２９】
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、逆バイアス時におけるコレクタ層−バッファ層間のＰＮ寄生ダイオードの耐圧が２０Ｖ程度（例えば２３Ｖ以下）と低くされる場合について説明する。
【００３０】
図１は、本発明の第１実施形態が適用されたＩＧＢＴの断面構成を示したものである。また、図２は、図１におけるＡ−Ａ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。以下、これらの図を参照して、本実施形態におけるＩＧＢＴの構成について説明する。
【００３１】
図１に示されるように、ＩＧＢＴは、コレクタ層として機能するＰ＋型のシリコン基板１の一面を主表面とし、この主表面上にＮ＋型の第１バッファ層２ａおよびＮ＋＋型第２バッファ層２ｂからなるバッファ層２およびＮ−型のドリフト層３が形成されたものを半導体基板４として用いて形成されている。
【００３２】
ドリフト層３の表層部には、Ｐ型のベース領域５が形成されていると共に、このＰ型ベース領域５の表層部においてＰ型のベース領域５内で終端するようにＮ＋型のエミッタ領域６が形成されている。
【００３３】
また、Ｐ型のベース領域５の表面部のうちドリフト層３とエミッタ領域６との間に挟まれる部分をチャネル領域として、このチャネル領域上には、ゲート絶縁膜７を介してゲート電極８が形成されている。このゲート電極８は、層間絶縁膜９で覆われている。
【００３４】
層間絶縁膜９には、コンタクトホールが形成されており、このコンタクトホールを通じて、エミッタ領域６およびベース領域５と接触するエミッタ電極１０が形成されている。そして、シリコン基板１の裏面側に、コレクタ電極１１が形成されている。以上のようにして、本実施形態のＩＧＢＴが構成されている。
【００３５】
このような構成において、本実施形態では、第１バッファ層２ａ、第２バッファ層２ｂおよびドリフト層３の不純物濃度Ｃ１、Ｃ２、Ｃ３は、図２に示されるように、第１バッファ層２ａが最も高く、ドリフト層３が最も低くなるという関係（Ｃ１＞Ｃ２＞Ｃ３）が成り立っている。また、第１バッファ層２ａ、第２バッファ層２ｂおよびドリフト層３の厚さｔ１、ｔ２、ｔ３は、第１バッファ層２ａが最も薄く、ドリフト層３が最も厚くなるという関係（ｔ１＞ｔ２＞ｔ３）が成り立っている。
【００３６】
ここで、第１、第２バッファ層２ａ、２ｂは、これら２つのバッファ層によって一般的なバッファ機能を奏するような半導体層となるものである。このため、第１、第２バッファ層２ａ、２ｂのうちＮ型不純物の濃度が低い第２バッファ層２ｂであっても、ドリフト層３に対して少なくとも１桁以上濃い濃度（１０倍以上の濃度）、好ましくは２０倍以上の濃度となっている。
【００３７】
例えば、半導体基板４の各部について、シリコン基板１のＰ型不純物の濃度が１〜５×１０18ｃｍ-3、第１バッファ層２ａのＮ型不純物の濃度が１×１０17〜１×１０19ｃｍ-3、第２バッファ層２ｂのＮ型不純物の不純物濃度が１×１０16〜５×１０17ｃｍ-3、ドリフト層３の１〜５×１０14ｃｍ-3となるようにしている。
【００３８】
さらに、第１バッファ層２ａに関しては、図２に示されるように、逆バイアス時にコレクタ層−バッファ層間に発生する空乏層の幅Ｗ１に対して、第１バッファ層２ａ内におけるＮ型不純物の濃度がピークとなる場所からコレクタ層までの距離Ｄ１が、Ｗ１≦Ｄ１≦Ｗ１＋３μｍの関係が成り立つように濃度設定が為されている。
【００３９】
また、第１、第２バッファ層２ａ、２ｂの膜厚に関しては、これら２つのバッファ層によって従来のバッファ層におけるバッファ機能と同等の機能が得られるような値に設定されている。例えば、従来構造のＩＧＢＴに備えられていた１層構造のバッファ層の膜厚が１５μｍ、不純物濃度から決まるシート抵抗値が０．０５Ω・ｃｍであったとすると、本実施形態のＩＧＢＴでは、第１バッファ層２ａの膜厚が５μｍ、シート抵抗値が０．０２３Ω・ｃｍ、第２バッファ層２ｂの膜厚が１０μｍ、シート抵抗値が０．０８７Ω・ｃｍとされる。
【００４０】
この第１、第２バッファ層２ａ、２ｂの膜厚やシート抵抗値に関しては、適宜調整可能であり、例えば、第１バッファ層２ａに関しては、膜厚を３〜８μｍ、シート抵抗値を０．０２〜０．０３Ω・ｃｍ、第２バッファ層２ｂに関しては、膜厚を５〜１０μｍ、シート抵抗値を０．０５〜０．２Ω・ｃｍとすることができる。
【００４１】
このような構成のＩＧＢＴによれば、以下の効果を得ることができる。
【００４２】
コレクタ層として機能するＰ＋型のシリコン基板１とバッファ層２との間に形成されるＰＮ寄生ダイオードの耐圧は、バッファ層２の一部、つまりバッファ層2のうちのシリコン基板１の近傍のみである。このため、本実施形態のように、シリコン基板１の近傍をＮ型不純物の濃度が濃い第１バッファ層２ａとし、それ以外の部分を濃度が薄い第２バッファ層２ｂとして濃度差をつけている。
【００４３】
したがって、シリコン基板１の近傍においてＮ型不純物の濃度を高くすることができるため、スイッチングスピードが速く、Ｌ負荷サージ耐量も十分得られるＩＧＢＴとすることが可能となる。そして、バッファ層すべてにおいてＮ型不純物の濃度が濃くされた訳ではないため、オン電圧が高くなり過ぎず、オン損失を少ないままにすることが可能になる。これにより、ＰＮ寄生ダイオードの耐圧を低くしたい場合に関して、ＩＧＢＴ特性であるオン損失、スイッチングスピード、サージ耐量を最適に設定することができるＩＧＢＴとすることができる。
【００４４】
そして、本実施形態では、逆バイアス時にコレクタ層−バッファ層間に発生する空乏層の幅Ｗ１に対して、第１バッファ層２ａ内におけるＮ型不純物の濃度がピークとなる場所からコレクタ層までの距離Ｄ１が、Ｗ１≦Ｄ１≦Ｗ１＋３μｍの関係が成り立つように濃度設定を行っている。
【００４５】
これは、第１バッファ層２ａの膜厚をコントロールするためであり、第１バッファ層２ａ内におけるＮ型不純物の濃度がピークとなる場所からコレクタ層までの距離Ｄ１の位置を決めることにより、第１バッファ層２ａの膜厚が不必要に厚くなることを抑えることができる。これにより、Ｎ型不純物の濃度が高くなる第１バッファ層２ａの膜厚を極力薄く抑えることが可能となり、オン電圧の上昇を小さくすることが可能となる。
【００４６】
さらに、本実施形態では、第１バッファ層２ａだけでなく、第１バッファ層２ａよりもＮ型不純物の濃度が低い第２バッファ層２ｂを設けた構成としている。このため、第１バッファ層２ａのみでバッファ層を構成する場合よりもバッファ層のトータルの膜厚を厚くすることができる。
【００４７】
これにより、Ｐ＋型で構成されたシリコン基板１からのＰ型不純物の拡散により、Ｐ型不純物がドリフト層３まで達してしまうことを防止することができる。したがって、Ｌ負荷サージ耐量の向上を図ることが可能となる。
【００４８】
次に、本実施形態のＩＧＢＴの製造方法について、図３に示すＩＧＢＴの製造工程図を参照して説明する。
【００４９】
まず、図３（ａ）に示されるように、例えば１〜５×１０18ｃｍ-3の不純物濃度を有するＰ＋型のシリコン基板１を用意し、このシリコン基板１の主表面に、図３（ｂ）に示されるように、Ｎ＋＋型の第１バッファ層２ａを形成する。このとき、第１バッファ層２ａのＮ型不純物の濃度が１×１０17〜１×１０19ｃｍ-3となるように、エピタキシャル成長を行うようにしている。
【００５０】
次に、図３（ｃ）に示されるように、第１バッファ層２ａの表面に、Ｎ＋型の第２バッファ層２ｂを形成する。このとき、第２バッファ層２ｂのＮ型不純物の濃度が１×１０16〜５×１０17ｃｍ-3となるように、エピタキシャル成長を行うようにしている。
【００５１】
続いて、図３（ｄ）に示されるように、第２バッファ層２ｂの表面に、Ｎ−型のドリフト層３を形成する。このとき、ドリフト層３のＮ型不純物の濃度が１〜５×１０14ｃｍ-3となるようにエピタキシャル成長を行うようにしている。このように、第１バッファ層２ａ、第２バッファ層２ｂ、ドリフト層３を３連続してエピタキシャル成長によって形成するトリプルエピを行っている。これら各層の形成に関しては、同じエピタキシャル成長であることから、同じエピタキシャル成長装置を用いて、その成長条件を調整することにより、Ｎ型不純物の濃度の調整を行うようにしている。
【００５２】
この後、イオン注入を行うことでＰ型のベース領域５、Ｎ＋型のエミッタ領域６を形成したり、ゲート酸化によってゲート絶縁膜７を形成したり、ドープトポリシリコンをパターニングすることでゲート電極８を形成するなど、周知のＩＧＢＴ製造工程を行うことで、図１に示したＩＧＢＴを製造することができる。
【００５３】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態も、逆バイアス時におけるコレクタ層−バッファ層間のＰＮ寄生ダイオードの耐圧が２０Ｖ程度（例えば２３Ｖ以下）と低くされる場合について説明する。
【００５４】
図４は、本実施形態におけるＩＧＢＴの断面構成を示した図であり、図５は、図４のＢ−Ｂ断面における不純物濃度分布を示した模式図である。以下、これらの図を参照して、本実施形態におけるＩＧＢＴの構成について説明するが、本実施形態のＩＧＢＴの基本構造に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
【００５５】
本実施形態では、第１実施形態のような第１、第２バッファ層２ａ、２ｂという２層構造のバッファ層ではなく、図４および図５に示されるように、深さ方向において、濃度分布に勾配を持たせ、浅くなるほど（ドリフト層３に近くなる程）Ｎ型不純物の濃度が連続的に低くなるようなバッファ層としている。その他の部分に関しては、第１実施形態と同様である。
【００５６】
このバッファ層は、基本的には、Ｐ＋型のシリコン基板１側からＮ−型のドリフト層３にかけて順にＮ型不純物の濃度が低くなるような構成となっているが、Ｐ＋型のシリコン基板１との境界部において、Ｎ型不純物の濃度がその境界部から離れた位置よりも低くされたものとなっている。つまり、バッファ層のうちＰ＋型のシリコン基板１との境界部から若干離れた位置でＮ型不純物の濃度がピークとなっている。そして、このピークとなる場所からコレクタ層までの距離Ｄ１が、逆バイアス時にコレクタ層−バッファ層間に発生する空乏層の幅Ｗ１に対して、Ｗ１≦Ｄ１≦Ｗ１＋３μｍの関係が成り立つように濃度設定が為されている。
【００５７】
このような構成のバッファ層としても、第１実施形態と同様の効果を得ることができる。なお、本実施形態のＩＧＢＴの製造方法に関しては、バッファ層を形成する際のエピタキシャル成長において、導入するＮ型不純物の量を徐々に少なくする点以外は第１実施形態と同様である。
【００５８】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態も、逆バイアス時におけるコレクタ層−バッファ層間のＰＮ寄生ダイオードの耐圧が２０Ｖ程度（例えば２３Ｖ以下）と低くされる場合について説明する。
【００５９】
図６は、本実施形態におけるＩＧＢＴの断面構成を示した図であり、図７は、図６のＣ−Ｃ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。以下、これらの図を参照して、本実施形態におけるＩＧＢＴの構成について説明するが、本実施形態のＩＧＢＴの基本構造に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
【００６０】
本実施形態では、第１、第２実施形態のようにバッファ層を工夫するのではなく、図６および図７に示されるように、Ｐ＋型のシリコン基板１の表面、つまり、シリコン基板１とバッファ層との間にシリコン基板１よりもＰ型不純物の濃度が濃いＰ＋＋型層１ａを配置した構造としている。その他の部分に関しては、第１、第２実施形態と同様である。
【００６１】
例えば、このＰ＋＋型層１ａは、Ｐ型不純物の濃度が１〜９×１０19ｃｍ-3程度とされている。そして、Ｐ＋＋型層１ａのうち最もＰ型不純物の濃度がピークとなる位置からＰ＋＋型層１ａおよびバッファ層によるＰＮ接合までの距離をＤｐとすると、逆バイアス時にＰ＋＋型層１ａ−バッファ層間に発生する空乏層の幅Ｗｐに対して、Ｗｐ≦Ｄ１≦Ｗ１＋３μｍの関係が成り立つように濃度設定が為されている。
【００６２】
このような構成によれば、Ｐ＋＋型層１ａにより、逆バイアス時におけるＰ＋＋型層１ａとバッファ層との間に形成されるＰＮ寄生ダイオードの耐圧を下げることができる。このため、オン電圧の上昇を抑えることができ、第１実施形態と同様の効果を得ることが可能となる。
【００６３】
次に、本実施形態のＩＧＢＴの製造方法について、図８に示すＩＧＢＴの製造工程図を参照して説明する。
【００６４】
まず、図８（ａ）に示されるように、例えば１〜５×１０18ｃｍ-3の不純物濃度を有するＰ＋型のシリコン基板１を用意し、このシリコン基板１の主表面に、図８（ｂ）に示されるように、Ｐ＋＋型層１ａを形成する。このとき、Ｐ＋＋型層１ａのＰ型不純物の濃度が１〜９×１０19ｃｍ-3となるように、エピタキシャル成長を行うようにしている。
【００６５】
次に、図８（ｃ）に示されるように、Ｐ＋＋型層１ａの表面に、Ｎ＋型のバッファ層を形成する。このとき、バッファ層のＮ型不純物の濃度が１×１０16〜５×１０17ｃｍ-3となるように、エピタキシャル成長を行うようにしている。
【００６６】
この後の図８（ｄ）、（ｅ）では、第１実施形態における図３（ｄ）、（ｅ）に示される工程と同様の工程を行う。これにより、本実施形態のＩＧＢＴを製造することができる。
【００６７】
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態と第３実施形態を組み合わせたものであり、逆バイアス時におけるコレクタ層−バッファ層間のＰＮ寄生ダイオードの耐圧が例えば１０Ｖ以下と低くされる場合に適用される。
【００６８】
図９は、本実施形態におけるＩＧＢＴの断面構成を示した図であり、図１０は、図９のＤ−Ｄ断面における不純物濃度分布を示した模式図である。この図に示されるように、本実施形態のＩＧＢＴは、第１実施形態で説明したような第１、第２バッファ層２ａ、２ｂが備えられていると共に、Ｐ＋型のシリコン基板１と第１バッファ層２ａとの間に第３実施形態で示したＰ＋＋型層１ａが備えられた構造となっている。第１バッファ層２ａの濃度分布やＰ＋＋型層１ａの濃度分布に関して、不純物濃度がピークとなる位置が、これら第１バッファ層２ａとＰ＋＋型層１ａとによって形成されるＰＮ接合からの距離によって決められていることが第１、第３実施形態と異なるが、その距離関係に関しては、第１、第３実施形態と同様である。その他の部分に関しても、第１、第３実施形態と同様である。
【００６９】
このように、第１実施形態と第３実施形態と組み合わせることもできる。このような構成によれば、より第１バッファ層２ａとＰ＋＋型層１ａとの間に形成されるＰＮ寄生ダイオードの耐圧の小さいＩＧＢＴとして利用することが可能となる。
【００７０】
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第２実施形態と第３実施形態を組み合わせたものであり、逆バイアス時におけるコレクタ層−バッファ層間のＰＮ寄生ダイオードの耐圧が例えば１０Ｖ以下と低くされる場合に適用される。
【００７１】
図１１は、本実施形態におけるＩＧＢＴの断面構成を示した図であり、図１２は、図１１のＥ−Ｅ断面における不純物濃度分布を示した模式図である。この図に示されるように、本実施形態のＩＧＢＴは、第２実施形態で説明したような濃度分布に勾配を持たせたバッファ層が備えられていると共に、Ｐ＋型のシリコン基板１とバッファ層との間に第３実施形態で示したＰ＋＋型層１ａが備えられた構造となっている。バッファ層の濃度分布やＰ＋＋型層１ａの濃度分布に関して、不純物濃度がピークとなる位置が、これらバッファ層とＰ＋＋型層１ａとによって形成されるＰＮ接合からの距離によって決められていることが第１、第３実施形態と異なるが、その距離関係に関しては、第２、第３実施形態と同様である。その他の部分に関しても、第２、第３実施形態と同様である。
【００７２】
このように、第２実施形態と第３実施形態と組み合わせることもできる。このような構成によれば、よりバッファ層とＰ＋＋型層１ａとの間に形成されるＰＮ寄生ダイオードの耐圧の小さいＩＧＢＴとして利用することが可能となる。
【００７３】
（第６実施形態）
本発明の第６実施形態について説明する。本実施形態は、第１実施形態で示した第１バッファ層２ａをＰ＋型のシリコン基板１に部分的に形成するものである。したがって、本実施形態も、逆バイアス時におけるコレクタ層−バッファ層間のＰＮ寄生ダイオードの耐圧が２０Ｖ程度（例えば２３Ｖ以下）と低くされる場合に適用される。
【００７４】
図１３は、本実施形態におけるＩＧＢＴの断面構成を示した図であり、図１４は、図１３のＦ−Ｆ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。以下、これらの図を参照して、本実施形態におけるＩＧＢＴの構成について説明するが、本実施形態のＩＧＢＴの基本構造に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
【００７５】
図１３から分かるように、本実施形態では、第１バッファ層２ａがＰ＋型のシリコン基板１の表層部に、複数個互いに離間して配置されている。この第１バッファ層２ａは、半導体基板４の端面、つまりＩＧＢＴがチップ単位に分割される際に、ダイシングカットされる部分となるダイシング領域には形成されないような構成とされている。
【００７６】
このような構成によれば、基本的に第１実施形態と同様の効果を得ることが可能になると共に、ダイシング領域に第１バッファ層２ａが形成されていないことから、半導体基板４の端面からの電流のリークが発生しないようにすることができるという効果も得られる。つまり、半導体基板４の端面は、ダイシングによる欠陥層が形成されるため、この部分だけはＰＮ寄生ダイオードの耐圧を低下させないようにすることで、電流耐量を挙げることが可能となるのである。
【００７７】
また、本実施形態では、第１バッファ層２ａを複数箇所互いに離間して配置したものとしている。このような構成とすれば、複数の第１バッファ層２ａ間の距離を調整することにより、オン電圧やスイッチングの速度を調整することが可能となる。したがって、より要望に応じたＩＧＢＴ設計を行うことが可能となる。
【００７８】
続いて、本実施形態のＩＧＢＴの製造方法について、図１５に示すＩＧＢＴの製造工程図を参照して説明する。
【００７９】
まず、図１５（ａ）に示されるように、例えば１〜５×１０18ｃｍ-3の不純物濃度を有するＰ＋型のシリコン基板１を用意し、このシリコン基板１の主表面に、図８（ｂ）に示されるように、イオン注入や気相拡散等を行うことで、シリコン基板１の表層部に第１バッファ層２ａを形成する。このとき、第１バッファ層２ａのＮ型不純物の濃度が１×１０17〜１×１０19ｃｍ-3となるように調整している。
【００８０】
次に、図１５（ｃ）に示されるように、第１バッファ層２ａの表面を含むシリコン基板１の表面にＮ＋型の第２バッファ層２ｂを形成する。このとき、バッファ層のＮ型不純物の濃度が１×１０16〜５×１０17ｃｍ-3となるように、エピタキシャル成長を行うようにしている。
【００８１】
この後の図１５（ｄ）、（ｅ）では、第１実施形態における図３（ｄ）、（ｅ）に示される工程と同様の工程を行う。これにより、本実施形態のＩＧＢＴを製造することができる。
【００８２】
（第７実施形態）
本発明の第７実施形態について説明する。図１６は、本発明の第７実施形態におけるＩＧＢＴの断面図である。本実施形態は、第３実施形態で示したＰ＋＋型層１ａを第６実施形態のようにＰ＋型のシリコン基板１の表層部に形成したものである。このように、Ｐ＋＋型層１ａをシリコン基板１の表層部に形成しても、第３実施形態と同様の効果を得ることができると共に、第６実施形態と同様に、半導体基板４の端面における電流のリークを防止することが可能となるという効果を得ることもできる。
【００８３】
なお、本実施形態のＩＧＢＴの製造方法に関しては、第６実施形態で示した第１バッファ層２ａを形成する工程（図１５（ｂ）の工程）の不純物をＮ型からＰ型に変更するだけでその他は同様であるため、説明を省略する。
【００８４】
（第８実施形態）
本発明の第８実施形態について説明する。図１７は、本発明の第８実施形態におけるＩＧＢＴの断面図である。本実施形態は、第６実施形態で示した第１バッファ層２ａと第７実施形態で示したＰ＋＋型層１ａを共にＰ＋型のシリコン基板１の表層部に部分的に形成するものである。このような構成とすれば、第６実施形態の効果に加え、第７実施形態の効果を得ることも可能となり、よりＰＮ寄生ダイオードの耐圧の小さいＩＧＢＴとして利用することが可能となる。
【００８５】
（第９実施形態）
本発明の第９実施形態について説明する。本実施形態では、上記第１〜第８実施形態とは異なり、逆バイアス時におけるコレクタ層−バッファ層間のＰＮ寄生ダイオードの耐圧が４０Ｖ以上と高くされる場合について説明する。
【００８６】
図１８は、本発明の第９実施形態が適用されたＩＧＢＴの断面構成を示したものである。また、図１９は、図１８におけるＧ−Ｇ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。以下、これらの図を参照して、本実施形態におけるＩＧＢＴの構成について説明する。
【００８７】
図１８に示されるように、本実施形態も、第１実施形態と同様に、Ｐ＋型のシリコン基板１の表面に、第１、第２バッファ層２ａ、２ｂを形成している。ただし、本実施形態では、第１バッファ層２ａが第２バッファ層２ｂよりもＮ型不純物の濃度が低くなるような濃度設定とされている。
【００８８】
このように、ＰＮ寄生ダイオードを構成するＰＮ接合部分の境界位置において、第１バッファ層２ａのＮ型不純物の濃度を低く設定することで、オン電圧を低くすることができ、ＰＮ寄生ダイオードの耐圧を高く設定することが可能となる。これにより、ＰＮ寄生ダイオードの耐圧が高いＩＧＢＴに利用することが可能となる。
【００８９】
なお、本実施形態のＩＧＢＴの製造方法に関しては、第１、第２バッファ層２ａ、２ｂの濃度を第１実施形態と異ならせること以外はすべて同様であるため、省略する。
【００９０】
（第１０実施形態）
本発明の第２実施形態について説明する。本実施形態も、逆バイアス時におけるコレクタ層−バッファ層間のＰＮ寄生ダイオードの耐圧が４０Ｖ以上と高くされる場合について説明する。
【００９１】
図２０は、本実施形態におけるＩＧＢＴの断面構成を示した図であり、図２１は、図２０のＨ−Ｈ断面における不純物濃度分布を示した模式図である。以下、これらの図を参照して、本実施形態におけるＩＧＢＴの構成について説明するが、本実施形態のＩＧＢＴの基本構造に関しては第９実施形態と同様であるため、異なる部分についてのみ説明する。
【００９２】
本実施形態では、第９実施形態のような第１、第２バッファ層２ａ、２ｂという２層構造のバッファ層ではなく、図２０および図２１に示されるように、深さ方向において、濃度分布に勾配を持たせ、浅くなるほど（ドリフト層３に近くなる程）Ｎ型不純物の濃度が連続的に高くなるようなバッファ層としている。その他の部分に関しては、第９実施形態と同様である。つまり、第２実施形態と逆の濃度分布となるような設定としている。
【００９３】
このような構成のバッファ層としても、第９実施形態と同様の効果を得ることができる。なお、本実施形態のＩＧＢＴの製造方法に関しても、バッファ層の濃度を第２実施形態と異ならせること以外はすべて同様であるため、ここでは省略する。
【００９４】
（第１１実施形態）
本発明の第１１実施形態について説明する。本実施形態も、逆バイアス時におけるコレクタ層−バッファ層間のＰＮ寄生ダイオードの耐圧が４０Ｖ以上と高くされる場合について説明する。
【００９５】
図２２は、本実施形態におけるＩＧＢＴの断面構成を示した図であり、図２３は、図２２のＩ−Ｉ断面における不純物濃度分布を示した模式図である。以下、これらの図を参照して、本実施形態におけるＩＧＢＴの構成について説明するが、本実施形態のＩＧＢＴの基本構造に関しては第９実施形態と同様であるため、異なる部分についてのみ説明する。
【００９６】
本実施形態では、第９、第１０実施形態のようにバッファ層を工夫するのではなく、図２２および図２３に示されるように、Ｐ＋型のシリコン基板１の表面、つまり、シリコン基板１とバッファ層との間にシリコン基板１よりもＰ型不純物の濃度が薄いＰ−型層を配置した構造としている。例えば、このＰ−型層は、Ｐ型不純物の濃度が０．１〜５×１０17ｃｍ-3程度とされている。その他の部分に関しては、第９、第１０実施形態と同様である。
【００９７】
このような構成のＰ−型層を用いれば、逆バイアス時におけるＰ−型層とバッファ層との間に形成されるＰＮ寄生ダイオードの耐圧を上げることができる。このため、オン電圧を上昇させないようにすることができ、第９、第１０実施形態と同様の効果を得ることが可能となる。
【００９８】
なお、このようなＩＧＢＴの製造方法に関しても、Ｐ−型層の濃度を第３実施形態に示したＰ＋＋型層１ａと異ならせること以外はすべて同様であるため、ここでは省略する。
【００９９】
（第１２実施形態）
本発明の第１２実施形態について説明する。本実施形態は、第９実施形態と第１１実施形態を組み合わせたものであり、逆バイアス時におけるコレクタ層−バッファ層間のＰＮ寄生ダイオードの耐圧が非常に高くされる場合に適用される。
【０１００】
図２４は、本実施形態におけるＩＧＢＴの断面構成を示した図であり、図２５は、図２４のＪ−Ｊ断面における不純物濃度分布を示した模式図である。この図に示されるように、本実施形態のＩＧＢＴは、第９実施形態で説明したような第１、第２バッファ層２ａ、２ｂが備えられていると共に、Ｐ＋型のシリコン基板１と第１バッファ層２ａとの間に第１１実施形態で示したＰ−型層が備えられた構造となっている。その他の部分に関しても、第９、第１１実施形態と同様である。
【０１０１】
このように、第９実施形態と第１１実施形態と組み合わせることもできる。このような構成によれば、より第１バッファ層２ａとＰ−型層との間に形成されるＰＮ寄生ダイオードの耐圧の大きいＩＧＢＴとして利用することが可能となる。
【０１０２】
（第１３実施形態）
本発明の第１３実施形態について説明する。本実施形態は、第１０実施形態と第１１実施形態を組み合わせたものであり、逆バイアス時におけるコレクタ層−バッファ層間のＰＮ寄生ダイオードの耐圧が高くされる場合に適用される。
【０１０３】
図２６は、本実施形態におけるＩＧＢＴの断面構成を示した図であり、図２７は、図２６のＫ−Ｋ断面における不純物濃度分布を示した模式図である。この図に示されるように、本実施形態のＩＧＢＴは、第１０実施形態で説明したような濃度分布に勾配を持たせたバッファ層が備えられていると共に、Ｐ＋型のシリコン基板１とバッファ層との間に第１１実施形態で示したＰ−型層が備えられた構造となっている。その他の部分に関しても、第１０、第１１実施形態と同様である。
【０１０４】
このように、第１０実施形態と第１１実施形態と組み合わせることもできる。このような構成によれば、よりバッファ層とＰ−型層との間に形成されるＰＮ寄生ダイオードの耐圧の高いＩＧＢＴとして利用することが可能となる。
【０１０５】
（他の実施形態）
上記各実施形態で示した各部の不純物濃度はあくまで例示であり、ここに示されていない不純物濃度の適用を除外するものではない。
【０１０６】
また、上記各実施形態では、ＮチャネルタイプのＩＧＢＴを例に挙げて説明したが、各部の導電型が反転したＰチャネルのＩＧＢＴについても同様に本発明を適用することが可能である。
【図面の簡単な説明】
【０１０７】
【図１】本発明の第１実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図２】図１におけるＡ−Ａ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。
【図３】図１に示すＩＧＢＴの製造工程図である。
【図４】本発明の第２実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図５】図４におけるＢ−Ｂ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。
【図６】本発明の第３実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図７】図６におけるＣ−Ｃ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。
【図８】図６に示すＩＧＢＴの製造工程図である。
【図９】本発明の第４実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図１０】図９におけるＤ−Ｄ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。
【図１１】本発明の第５実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図１２】図１１におけるＥ−Ｅ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。
【図１３】本発明の第６実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図１４】図１３におけるＦ−Ｆ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。
【図１５】図１３に示すＩＧＢＴの製造工程図である。
【図１６】本発明の第７実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図１７】本発明の第８実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図１８】本発明の第９実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図１９】図１８におけるＧ−Ｇ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。
【図２０】本発明の第１０実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図２１】図２０におけるＨ−Ｈ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。
【図２２】本発明の第１０実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図２３】図２２におけるＩ−Ｉ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。
【図２４】本発明の第１１実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図２５】図２４におけるＪ−Ｊ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。
【図２６】本発明の第１１実施形態が適用されたＩＧＢＴの断面構成を示した図である。
【図２７】図２２におけるＫ−Ｋ断面における不純物濃度分布や逆バイアス時における空乏層幅を示した模式図である。
【図２８】従来のＩＧＢＴの断面構成を示した図である。
【符号の説明】
【０１０８】
１…シリコン基板、１ａ…Ｐ＋＋型層、２…バッファ層、２ａ…第１バッファ層、２ｂ…第２バッファ層、３…ドリフト層、４…半導体基板、５…ベース領域、６…エミッタ領域、７…ゲート絶縁膜、８…ゲート電極、９…層間絶縁膜、１０…エミッタ電極、１１…コレクタ電極。
【図１】
2006173297.tif 000003
【図２】
2006173297.tif 000004
【図３】
2006173297.tif 000005
【図４】
2006173297.tif 000006
【図５】
2006173297.tif 000007
【図６】
2006173297.tif 000008
【図７】
2006173297.tif 000009
【図８】
2006173297.tif 000010
【図９】
2006173297.tif 000011
【図１０】
2006173297.tif 000012
【図１１】
2006173297.tif 000013
【図１２】
2006173297.tif 000014
【図１３】
2006173297.tif 000015
【図１４】
2006173297.tif 000016
【図１５】
2006173297.tif 000017
【図１６】
2006173297.tif 000018
【図１７】
2006173297.tif 000019
【図１８】
2006173297.tif 000020
【図１９】
2006173297.tif 000021
【図２０】
2006173297.tif 000022
【図２１】
2006173297.tif 000023
【図２２】
2006173297.tif 000024
【図２３】
2006173297.tif 000025
【図２４】
2006173297.tif 000026
【図２５】
2006173297.tif 000027
【図２６】
2006173297.tif 000028
【図２７】
2006173297.tif 000029
【図２８】
2006173297.tif 000030