(57)【要約】      （修正有）【課題】単純な仕組みで振幅レベルの調整を可能とし且つ調整された振幅レベルの温度変化に対する安定化を図る。【解決手段】可変電流源の可変電流を、第１乃至第１３のトランジスタで構成される４組のカレントミラーよって第７および第９のトランジスタに移し、第１及び第２導電型トランジスタを直列接続して構成されて第７又は第９トランジスタの電流レベルに応じた出力信号を生成するインバータ部を構成する。更に第１５、第１４トランジスタにより構成され且つ第１５トランジスタの電流が第１４トランジスタに複製され且つ第１４トランジスタの電流が第７トランジスタからの吐出電流となる第５カレントミラー部と、第５、第４トランジスタにより構成され且つ第５トランジスタの電流が第４トランジスタに複製され且つ第４トランジスタの電流が第９トランジスタへの吸込電流となる第６カレントミラー部と、を有する振幅調整回路。【選択図】  図１
2006203418.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じた出力信号の振幅レベルを調整する振幅調整回路において、
可変電流を生成する可変電流源（Ｉ１）と、
ソース電源ラインとシンク電源ラインとの間に互いに逆の導電型となる第１導電型トランジスタ（Ｍ１）と第２導電型トランジスタ（Ｍ２）を直列接続させて構成され、入力信号の論理レベルを反転させた出力信号を生成するインバータ部と、
前記ソース電源ライン側に設けられるとともに、互いの制御電極が共通接続された二組の第１ソース側トランジスタのうち、一方の第１ソース側トランジスタ（Ｑ６）がダイオード接続され、他方の第１ソース側トランジスタ（Ｑ７）が前記ソース電源ラインと前記第１導電型トランジスタ（Ｍ１）との間に設けられ、前記可変電流に応じた電流が前記一方の第１ソース側トランジスタ（Ｑ６）に流れる第１ソース側カレントミラー部と、
前記シンク電源ライン側に設けられるとともに、互いの制御電極が共通接続された二組の第１シンク側トランジスタのうち、一方の第１シンク側トランジスタ（Ｑ８）がダイオード接続され、他方の第１シンク側トランジスタ（Ｑ９）が前記第２導電型トランジスタ（Ｍ２）と前記シンク電源ラインとの間に設けられ、前記可変電流に応じた電流が前記一方の第１シンク側トランジスタ（Ｑ８）に流れる第１シンク側カレントミラー部と、
前記シンク電源ライン側に設けられるとともに、互いの制御電極が共通接続された二組の第２シンク側トランジスタのうち、一方の第２シンク側トランジスタ（Ｑ１５）がダイオード接続され、他方の第２シンク側トランジスタ（Ｑ１４）が前記他方の第１ソース側トランジスタ（Ｑ７）と前記第１導電型トランジスタ（Ｍ１）の接続部と前記シンク電源ラインとの間に設けられ、前記可変電流に応じた電流が前記一方及び前記他方の第２シンク側トランジスタ（Ｑ１５、Ｑ１４）に流れるとともに当該電流が前記他方の第１ソース側トランジスタ（Ｑ７）においても流れる第２シンク側カレントミラー部と、
前記ソース電源ライン側に設けられるとともに、互いの制御電極が共通接続された二組の第２ソース側トランジスタのうち、一方の第２ソース側トランジスタ（Ｑ５）がダイオード接続され、他方の第２ソース側トランジスタ（Ｑ４）が前記ソース電源ラインと前記第２導電型トランジスタ（Ｍ２）と前記他方の第１シンク側トランジスタ（Ｑ９）との接続部との間に設けられ、前記可変電流に応じた電流が前記一方及び前記他方の第２ソース側トランジスタ（Ｑ５、Ｑ４）に流れるとともに当該電流が前記他方の第１シンク側トランジスタ（Ｑ９）においても流れる第２ソース側カレントミラー部と、
を有しており、前記出力信号の振幅レベルが前記可変電流に応じて調整されるとともに、前記一方及び前記他方の第１ソース側トランジスタ（Ｑ６，Ｑ７）に夫々流れる電流を等しくさせ、且つ、前記一方及び前記他方の第１シンク側トランジスタ（Ｑ８、Ｑ９）に夫々流れる電流を等しくさせたこと、を特徴とする振幅調整回路。
【請求項２】
前記第２導電型トランジスタ（Ｍ２）、前記他方の第１シンク側トランジスタ（Ｑ９）及び前記他方の第２ソース側トランジスタ（Ｑ４）の共通接続部に対して、一方の電極が前記シンク電源ラインと接続された第１容量素子（Ｃ１）の他方の電極を接続し、
前記第１導電型トランジスタ（Ｍ１）、前記他方のソース側トランジスタ（Ｑ７）及び前記他方のシンク側トランジスタ（Ｑ１４）の共通接続部に対して、一方の電極が前記シンク電源ラインと接続された第２容量素子（Ｃ２）の他方の電極を接続したこと、
を特徴とする請求項１に記載の振幅調整回路。
【請求項３】
前記一方の第１ソース側トランジスタ（Ｑ６）と前記一方の第１シンク型トランジスタ（Ｑ８）の間を、直列接続させた第１抵抗素子（Ｒ１）及び第２抵抗素子（Ｒ２）を介して接続し、且つ、前記第１及び前記第２抵抗素子の接続部に、前記インバータ部の後段に接続させる所定の増幅回路の動作電圧と同一レベルの基準電圧を印加させたこと、を特徴とする請求項１に記載の振幅調整回路。
【請求項４】
前記基準電圧を、前記ソース電源ラインにおける電源電位の１／２としたこと、を特徴とする請求項３に記載の振幅調整回路。
【請求項５】
前記第１及び前記第２ソース側トランジスタならびに前記第１及び前記第２シンク側トランジスタを、バイポーラトランジスタとしたこと、を特徴とする請求項１に記載の振幅調整回路。
【請求項６】
前記可変電流源を、正弦波状の可変電圧を発生する可変電圧源（Ｖ５）、及び、前記可変電圧が印加されて前記可変電流を生成する電流生成用抵抗素子（Ｒ５）へと置き換えたこと、を特徴とする請求項１に記載の振幅調整回路。
【請求項７】
前記第１抵抗素子（Ｒ１）と、前記基準電圧を印加させる前記第１及び前記第２抵抗素子（Ｒ１、Ｒ２）の接続部との間に、第３抵抗素子（Ｒ３）を設けるとともに、
前記第２抵抗素子（Ｒ２）と、前記基準電圧を印加させる前記第１及び前記第２抵抗素子（Ｒ１、Ｒ２）の接続部との間に、第４抵抗素子（Ｒ４）を設けることとし、
前記第１及び前記第３抵抗素子（Ｒ１、Ｒ３）の温度係数を互いに逆特性とし且つ抵抗比を当該温度係数の逆比にするとともに、
前記第２及び前記第４抵抗素子（Ｒ２、Ｒ４）の温度係数を互いに逆特性とし且つ抵抗比を当該温度係数の逆比にしたこと、
を特徴とする請求項３に記載の振幅調整回路。
【請求項８】
前記電流生成用抵抗素子（Ｒ５）と直列接続させる抵抗素子を有しており、
前記電流生成用抵抗素子（Ｒ５）と前記直列接続させる抵抗素子の温度係数を互いに逆特性とし且つ抵抗比を当該温度係数の逆比にしたこと、を特徴とする請求項６に記載の振幅調整回路。
【請求項９】
前記第１抵抗素子（Ｒ１）と並列接続させる第３抵抗素子（Ｒ３）を設けるとともに、
前記第２抵抗素子（Ｒ２）と並列接続させる第４抵抗素子（Ｒ４）を設けることとし、
前記第１及び前記第３抵抗素子（Ｒ１、Ｒ３）の温度係数を互いに逆特性とし且つ抵抗比を当該温度係数の比と同一にするとともに、
前記第２及び前記第４抵抗素子（Ｒ２、Ｒ４）の温度係数を互いに逆特性とし且つ抵抗比を当該温度係数の比と同一にしたこと、を特徴とする請求項３に記載の振幅調整回路。
【請求項１０】
前記電流生成用抵抗素子（Ｒ５）と並列接続させる抵抗素子を有しており、
前記電流生成用抵抗素子（Ｒ５）と前記並列接続させる抵抗素子の温度係数を互いに逆特性とし且つ抵抗比を当該温度係数の比と同一にしたこと、を特徴とする請求項６に記載の振幅調整回路。
【請求項１１】
入力信号に応じた出力信号の振幅レベルを調整する振幅調整回路において、
可変電流を生成する可変電流源（Ｉ１）と、
ソース電源ライン側に設けた第１、第２、第３トランジスタ（Ｑ１、Ｑ２、Ｑ３）の各制御電極が共通接続されるとともに、前記第１トランジスタ（Ｑ１）がダイオード接続されて構成され、前記可変電流がダイオード接続された第１０トランジスタ（Ｑ１０）に流れることで前記第１乃至前記第３トランジスタ（Ｑ１、Ｑ２、Ｑ３）に夫々複製される第１カレントミラー部と、
シンク電源ライン側に設けた第１１、第１２、第１３トランジスタ（Ｑ１１、Ｑ１２、Ｑ１３）の各制御電極が共通接続されるとともに、前記第１１トランジスタ（Ｑ１１）がダイオード接続されて構成され、前記可変電流が前記第１０トランジスタ（Ｑ１０）に流れることで前記第１１乃至前記第１３トランジスタ（Ｑ１１、Ｑ１２、Ｑ１３）に夫々複製される第２カレントミラー部と、
前記第２トランジスタ（Ｑ２）の前記シンク電源ライン側に直列接続され且つダイオード接続された第６トランジスタ（Ｑ６）と、自身の制御電極が前記第６トランジスタ（Ｑ６）の制御電極と接続された第７トランジスタ（Ｑ７）とにより構成され、前記可変電流を複製した前記第２トランジスタ（Ｑ２）の電流が第６トランジスタ（Ｑ６）に流れる第３カレントミラー部と、
前記第１２トランジスタ（Ｑ１２）の前記ソース電源ライン側に直列接続され且つダイオード接続された第８トランジスタと、自身の制御電極が前記第８トランジスタ（Ｑ８）の制御電極と接続された第９トランジスタ（Ｑ９）とにより構成され、前記可変電流を複製した前記第１２トランジスタ（Ｑ１２）の電流が前記第８トランジスタ（Ｑ８）に流れる第４カレントミラー部と、
前記第７トランジスタ（Ｑ７）の前記シンク電源ライン側に直列接続される第１導電型トランジスタ（Ｍ１）と、前記第９トランジスタ（Ｑ９）の前記ソース電源ライン側と直列接続される第２導電型トランジスタ（Ｍ２）とを直列接続させて構成され、前記第７トランジスタ（Ｑ７）の電流が前記第１導電型トランジスタ（Ｍ１）に流れるとともに前記第９トランジスタ（Ｑ９）の電流が前記第２導電型トランジスタ（Ｍ２）に流れ、且つ、入力信号の論理レベルに応じて前記第１導電型トランジスタ（Ｍ１）を導通させて得られる前記第７トランジスタ（Ｑ７）の電流レベルに応じた一方の論理レベル、又は、前記第２導電型トランジスタ（Ｍ２）を導通させて得られる前記第９トランジスタ（Ｑ９）の電流レベルに応じた他方の論理レベルのうち、いずれか一方を有した出力信号を生成するインバータ部と、
前記第３トランジスタ（Ｑ３）の前記シンク電源ライン側に直列接続され且つダイオード接続された第１５トランジスタ（Ｑ１５）と、自身の制御電極が前記第１５トランジスタ（Ｑ１５）の制御電極と接続された第１４トランジスタ（Ｑ１４）とによって構成され且つ前記第１４トランジスタ（Ｑ１４）の前記ソース電源ライン側が前記第７トランジスタ（Ｑ７）と前記第１導電型トランジスタ（Ｍ１）の接続部と共通接続されており、前記可変電流を複製した前記第３トランジスタ（Ｑ３）の電流が前記第１５トランジスタ（Ｑ１５）に流れるとともに前記第１５トランジスタ（Ｑ１５）の電流が前記第１４トランジスタ（Ｑ１４）に複製され且つ前記第１４トランジスタ（Ｑ１４）の電流が前記第７トランジスタからの吐出電流となる第５カレントミラー部と、
前記第１３トランジスタ（Ｑ１３）の前記ソース電源ライン側に直列接続され且つダイオード接続された第５トランジスタ（Ｑ５）と、自身の制御電極が前記第５トランジスタ（Ｑ５）の制御電極と接続された第４トランジスタ（Ｑ４）とによって構成され且つ前記第４トランジスタ（Ｑ４）の前記シンク電源ライン側が前記第２導電型トランジスタ（Ｍ２）と前記第９トランジスタ（Ｑ９）の接続部と共通接続されており、前記可変電流を複製した前記第１３トランジスタ（Ｑ１３）の電流が前記第５トランジスタ（Ｑ１５）に流れるとともに前記第５トランジスタ（Ｑ５）の電流が前記第４トランジスタ（Ｑ４）に複製され且つ前記第４トランジスタ（Ｑ４）の電流が前記第９トランジスタへの吸込電流となる第６カレントミラー部と、を有することを特徴とする振幅調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振幅調整回路に関する。
【背景技術】
【０００２】
オフィスのＬＡＮや自動車の車載ネットワーク等の通信ネットワークにおいて、様々な規格の信号によって機器間のデジタル信号の伝送が行われている。すなわち、通信ネットワークは、コンピュータ及びその周辺機器相互をつなぐ形態だけではなく、コンピュータ以外の各種デジタル機器の接続にも用いられつつある。車載ネットワークは、その一例であり、例えば、この車載ネットワークの１つの規格として、ＭＯＳＴ（Media Oriented Systems Transport）システムが提案されている。ＭＯＳＴシステムでは、リング形状の車載ネットワークが構成され、これに、カーナビゲーションシステム、ＣＤ／ＤＶＤプレイヤー、スピーカー、ディスプレイ、電話機等の各種機器が接続される。例えば、ＣＤプレイヤーが再生したデジタル信号を車載ネットワークを介してスピーカーへと伝送する。そして、スピーカーにおいてデジタル信号を音声に変換して出力する形態で利用される。
【０００３】
なお、通信ネットワーク内でのデジタル信号の伝送方式としては、デジタル信号をそのまま伝送するベースバンド方式や、デジタル信号で搬送波を変調して得られるアナログ信号を伝送するブロードバンド方式がある。ここで、ブロードバンド方式の一つとして振幅偏移変調（Amplitude Shift Keying）方式について詳述する。
【０００４】
図８は、従来のＡＳＫ変調回路の構成を示す図である。なお、図８に示す従来のＡＳＫ変調回路は、シリアルのデジタルデータである送信データＤが入力され、送信データＤのビット値の時間的な変化に応じて振幅が変化するＡＳＫ変調信号Ｓを生成して、ネットワークへと出力するものである。  
以下、図９に示す従来のＡＳＫ変調回路の主要信号の波形図を適宜参照しつつ、図８に示すＡＳＫ変調回路の構成を説明する。
【０００５】
基準クロック生成回路１０は、送信データＤのビットレートに同期した周波数のクロック信号ＣＬを生成する。すなわち、送信データＤのビットレートを“ｒ（ｂｐｓ）”とすると、クロック信号ＣＬの周波数は“ｎ（自然数）×ｒ（Ｈｚ）”である。  
アンプ１２、１４は、矩形波状のクロック信号ＣＬが夫々入力され、その振幅レベルを所定利得に従って設定するものである。例えば、アンプ１２、１４は、夫々接地電位（０レベル）を基準としてピーク側とボトム側へと振幅する矩形波状のクロック信号ＣＬ１、ＣＬ２を生成する（図９（ａ）、（ｂ）参照）。なお、クロック信号ＣＬ１、ＣＬ２は、互いに振幅レベルが異なるように設定されてある。
【０００６】
切替制御回路２０は、送信データＤのビット値をクロック信号ＣＬに同期してラッチし、そのラッチしたビット値に基づいて、スイッチ回路１６、１８のオン／オフを制御するための制御信号ＳＷを生成する（図９（ｃ）参照）。  
スイッチ回路１６、１８は、切替制御回路２０から供給される制御信号ＳＷに基づいて、夫々を相補的にオン／オフするものである。例えば、制御信号ＳＷがＨレベルとのとき、スイッチ回路１６はオフ且つスイッチ回路１８はオンとなり、制御信号ＳＷがＬレベルのとき、スイッチ回路１６はオン且つスイッチ回路１８はオフとなる。なお、スイッチ回路１６、１８の各出力を合成した信号がＬＰＦ２２へと入力される。
【０００７】
ＬＰＦ２２は、スイッチ回路１６、１８の各出力を合成した信号に含まれる高周波成分を除去し、滑らかな正弦波状のＡＳＫ変調信号Ｓを生成するものである（図９（ｅ）参照）。
【０００８】
なお、このような従来のＡＳＫ変調回路としては、例えば、以下に示す特許文献１に開示される。
【特許文献１】特開２００１−１１９４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、図８に示したアンプ１２、１４のような出力信号の振幅レベルを設定する回路（以下、従来の『振幅設定回路』と称する。）としては、アンプ内部の回路素子が温度特性を有しており、夫々の利得が温度変化によって変化する問題がある。この結果として、振幅レベルが設定された出力信号は、温度変化に伴ってバラツキが生じることとなる。また、出力信号の振幅レベルを変更する際には、それに応じた利得を有するアンプへと置換する必要がある。
【００１０】
そこで、前述した振幅設定回路のような固定利得型のアンプではなく、抵抗ラダー型の電子ボリウムやアッテネータ等といった、出力信号の振幅レベルを抵抗の選択によって任意に調整可能とする回路（以下、従来の『振幅調整回路』と称する。）が採用される場合が多い。しかしながら、従来の振幅調整回路は、従来の振幅設定回路と同様に、温度変化の影響を受けやすく、出力信号の振幅レベルの変動が大きいことが知られている。また、従来の振幅調整回路は、有限個数の抵抗の選択によって出力信号の振幅レベルを調整する仕組みである以上、きめ細やかな振幅レベルの調整をするには制約が大きく、また、後段回路の動作基準電圧を任意に選択しづらいという問題もあった。さらに、従来の振幅調整回路は、その構成自体が複雑であり、システム全体としての規模が大きくなる問題も生じていた。
【課題を解決するための手段】
【００１１】
前述した課題を解決する主たる本発明は、入力信号に応じた出力信号の振幅レベルを調整する振幅調整回路において、可変電流を生成する可変電流源（Ｉ１）と、ソース電源ラインとシンク電源ラインとの間に互いに逆の導電型となる第１導電型トランジスタ（Ｍ１）と第２導電型トランジスタ（Ｍ２）を直列接続させて構成され、入力信号の論理レベルを反転させた出力信号を生成するインバータ部と、前記ソース電源ライン側に設けられるとともに互いの制御電極が共通接続された二組の第１ソース側トランジスタのうち、一方の第１ソース側トランジスタ（Ｑ６）がダイオード接続され、他方の第１ソース側トランジスタ（Ｑ７）が前記ソース電源ラインと前記第１導電型トランジスタ（Ｍ１）との間に設けられ、前記可変電流に応じた電流が前記一方の第１ソース側トランジスタ（Ｑ６）に流れる第１ソース側カレントミラー部と、前記シンク電源ライン側に設けられるとともに互いの制御電極が共通接続された二組の第１シンク側トランジスタのうち、一方の第１シンク側トランジスタ（Ｑ８）がダイオード接続され、他方の第１シンク側トランジスタ（Ｑ９）が前記第２導電型トランジスタ（Ｍ２）と前記シンク電源ラインとの間に設けられ、前記可変電流に応じた電流が前記一方の第１シンク側トランジスタ（Ｑ８）に流れる第１シンク側カレントミラー部と、前記シンク電源ライン側に設けられるとともに互いの制御電極が共通接続された二組の第２シンク側トランジスタのうち、一方の第２シンク側トランジスタ（Ｑ１５）がダイオード接続され、他方の第２シンク側トランジスタ（Ｑ１４）が前記他方の第１ソース側トランジスタ（Ｑ７）と前記第１導電型トランジスタ（Ｍ１）の接続部と前記シンク電源ラインとの間に設けられ、前記可変電流に応じた電流が前記一方及び前記他方の第２シンク側トランジスタ（Ｑ１５、Ｑ１４）に流れるとともに当該電流が前記他方の第１ソース側トランジスタ（Ｑ７）にも流れる第２シンク側カレントミラー部と、前記ソース電源ライン側に設けられるとともに互いの制御電極が共通接続された二組の第２ソース側トランジスタのうち、一方の第２ソース側トランジスタ（Ｑ５）がダイオード接続され、他方の第２ソース側トランジスタ（Ｑ４）が前記ソース電源ラインと前記第２導電型トランジスタ（Ｍ２）と前記他方の第１シンク側トランジスタ（Ｑ９）との接続部との間に設けられ、前記可変電流に応じた電流が前記一方及び前記他方の第２ソース側トランジスタ（Ｑ５、Ｑ４）に流れるとともに当該電流が前記他方の第１シンク側トランジスタ（Ｑ９）にも流れる第２ソース側カレントミラー部と、を有しており、前記出力信号の振幅レベルが前記可変電流に応じて調整されるとともに、前記一方及び前記他方の第１ソース側トランジスタ（Ｑ６，Ｑ７）に夫々流れる電流を等しくさせ、且つ、前記一方及び前記他方の第１シンク側トランジスタ（Ｑ８、Ｑ９）に夫々流れる電流を等しくさせる、こととする。
【発明の効果】
【００１２】
本発明によれば、単純な仕組みで振幅レベルの調整を可能とし且つ調整された振幅レベルの温度変化に対する安定化を図った振幅調整回路を提供することができる。
【発明を実施するための最良の形態】
【００１３】
＜第１実施形態＞
＝＝＝第１振幅調整回路の構成／動作＝＝＝
図１は、本発明の第１実施形態に係る第１振幅調整回路１００の構成を示す図である。なお、第１振幅調整回路１００は、矩形波状の入力信号ＶＩＮ１を論理反転させた出力信号ＶＯＵＴ１の振幅レベルを調整するものである。第１振幅調整回路１００は、例えば、ＡＳＫ変調回路におけるクロック信号の振幅レベルを調整する回路（例えば、図８に示すアンプ１２、１４）として利用される。
【００１４】
第１カレントミラー部１１０は、電源電位Ｖｃｃのソース電源ライン側に設けた第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３夫々の制御電極（例えば、後述のベース電極）同士が並列接続されるとともに、第１トランジスタＱ１をダイオード接続して構成される。この構成により、可変電流源１０５の可変電流Ｉ１がダイオード接続された第１０トランジスタＱ１０に流れることで、可変電流Ｉ１は第１乃至第３トランジスタ（Ｑ１、Ｑ２、Ｑ３）に夫々複製される。
【００１５】
なお、本実施形態において、第１乃至第３トランジスタ（Ｑ１、Ｑ２、Ｑ３）としては、ＰＮＰ型バイポーラトランジスタを採用する。よって、第１乃至第３トランジスタ（Ｑ１、Ｑ２、Ｑ３）において、各エミッタ電極がソース電源ラインと共通接続され、各ベース電極が共通接続される。また、第１トランジスタＱ１のベース電極とコレクタ電極を短絡させてそのダイオード接続を実現する。さらに、第１トランジスタＱ１と第１１トランジスタＱ１１はソース電源ラインとシンク電源ラインとの間に直列接続して設けられることとする。この構成により、可変電流Ｉ１は、第１乃至第３トランジスタ（Ｑ１、Ｑ２、Ｑ３）のコレクタ電流として複製される。
【００１６】
第２カレントミラー部１２０は、接地電位Ｇｎｄのシンク電源ライン側に設けた第１１トランジスタＱ１１、第１２トランジスタＱ１２、第１３トランジスタＱ１３夫々の制御電極（例えば、後述のベース電極）同士が並列接続されるとともに、第１１トランジスタＱ１１をダイオード接続して構成される。この構成により、可変電流源１０５の可変電流Ｉ１がダイオード接続された第１０トランジスタＱ１０に流れることで、可変電流Ｉ１は第１１乃至第１３トランジスタ（Ｑ１１、Ｑ１２、Ｑ１３）に夫々複製される。
【００１７】
なお、本実施形態において、第１１乃至第１３トランジスタ（Ｑ１１、Ｑ１２、Ｑ１３）としては、ＮＰＮ型バイポーラトランジスタを採用する。よって、第１１乃至第１３トランジスタ（Ｑ１１、Ｑ１２、Ｑ１３）において、各エミッタ電極がシンク電源ラインと共通接続され、各ベース電極が共通接続される。また、第１１トランジスタＱ１のベース電極とコレクタ電極を短絡させてそのダイオード接続を実現する。この構成により、可変電流Ｉ１は、第１１乃至第１３トランジスタ（Ｑ１１、Ｑ１２、Ｑ１３）のエミッタ電流として複製される。
【００１８】
さらに、本実施形態において、第１０トランジスタＱ１０としては、ＰＮＰ型バイポーラトランジスタを採用する。よって、第１０トランジスタＱ１０において、コレクタ電極に対して可変電流源１０５の可変電流Ｉ１を供給させ、エミッタ電極をシンク電源ラインと接続させ、さらに、ベース電極とコレクタ電極を短絡させてそのダイオード接続を実現する。また、第１０トランジスタＱ１０のベース電極は、第２カレントミラー部１２０における第１１乃至第１３トランジスタ（Ｑ１１、Ｑ１２、Ｑ１３）の各ベース電極と共通接続させる。この構成により、可変電流源１０５の可変電流Ｉ１が第１０トランジスタＱ１０に流れることで、可変電流Ｉ１は第１乃至第３トランジスタ（Ｑ１、Ｑ２、Ｑ３）のコレクタ電流として、また、第１１乃至第１３トランジスタ（Ｑ１１、Ｑ１２、Ｑ１３）のエミッタ電流として夫々複製される。なお、第１０トランジスタＱ１０として、ＮＰＮ型バイポーラトランジスタを採用した場合、可変電流源１０５ならびに第１０トランジスタＱ１０は、第１カレントミラー部１１０側に接続される構成となる。
【００１９】
第３カレントミラー部１３０は、本発明に係る『第１ソース側カレントミラー部』の一実施形態である。第３カレントミラー部１３０は、第２トランジスタＱ２のシンク電源ライン側に直列接続され且つダイオード接続された第６トランジスタＱ６（『一方の第１ソース側トランジスタ』）と、自身の制御電極（例えば、後述のベース電極）が第６トランジスタＱ６の制御電極（例えば、後述のベース電極）と接続された第７トランジスタＱ７（『他方の第１ソース側トランジスタ』）と、によって構成される。この構成により、可変電流Ｉ１を複製した第２トランジスタＱ２のコレクタ電流が第６トランジスタＱ６に流れる。
【００２０】
なお、本実施形態において、第６、第７トランジスタ（Ｑ６、Ｑ７）としては、ＮＰＮ型バイポーラトランジスタを採用する。よって、第６、第７トランジスタ（Ｑ６、Ｑ７）のベース電極は夫々共通接続される。また、第６トランジスタＱ６において、コレクタ電極が第２トランジスタＱ２のコレクタ電極と接続され、エミッタ電極が第１抵抗素子Ｒ１を介して基準電圧印加部１８０と接続され、さらに、コレクタ電極とベース電極を短絡させてそのダイオード接続を実現する。一方、第７トランジスタＱ７において、コレクタ電極がソース電源ラインと接続され、エミッタ電極がインバータ部１５０の第１導電型トランジスタＭ１のソース電源ライン側の電極（例えば、後述のソース電極）と接続される。
【００２１】
第４カレントミラー部１４０は、本発明に係る『第１シンク側カレントミラー部』の一実施形態である。第４カレントミラー部１４０は、第１２トランジスタＱ１２のソース電源ライン側に直列接続され且つダイオード接続された第８トランジスタＱ８（『一方の第１シンク側トランジスタ』）と、自身の制御電極（例えば、後述のベース電極）が第８トランジスタＱ８の制御電極（例えば、後述のベース電極）と接続された第９トランジスタＱ９（『他方の第１シンク側トランジスタ』）と、によって構成される。この構成により、可変電流Ｉ１を複製した第１２トランジスタＱ１２のエミッタ電流が前記第８トランジスタに流れる。
【００２２】
なお、本実施形態において、第８、第９トランジスタ（Ｑ８、Ｑ９）としては、ＰＮＰ型バイポーラトランジスタを採用する。よって、第８、第９トランジスタ（Ｑ８、Ｑ９）のベース電極は夫々共通接続される。また、第８トランジスタＱ８において、コレクタ電極が第１２トランジスタＱ２のコレクタ電極と接続され、エミッタ電極が第２抵抗素子Ｒ２を介して基準電圧印加部１８０と接続され、さらに、コレクタ電極とベース電極を短絡させてそのダイオード接続を実現する。一方、第９トランジスタＱ９において、コレクタ電極がソース電源ラインと接続され、エミッタ電極がインバータ部１５０の第２導電型トランジスタＭ２のシンク電源ライン側の電極（例えば、後述のソース電極）と接続される。
【００２３】
インバータ部１５０は、第７トランジスタＱ７のシンク電源ライン側に直列接続される第１導電型トランジスタＭ１と、第９トランジスタＱ９のソース電源ライン側と直列接続される第２導電型トランジスタＭ２とを直列接続させて構成される。なお、第１及び第２導電型トランジスタとは、例えば、Ｐ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタのように、互いに逆の導電型とするものである。
【００２４】
インバータ部１５０において、第７トランジスタＱ７のエミッタ電流が第１導電型トランジスタＭ１に流れるとともに第９トランジスタＱ９のエミッタ電流が第２導電型トランジスタＭ２に流れる。さらに、インバータ部１５０は、矩形波状電圧Ｖ１の入力信号ＶＩＮ１の論理レベルに応じて第１導電型トランジスタＭ１を導通させて得られる第７トランジスタＱ７のエミッタ電流レベルに応じた一方の論理レベル（Ｈレベル）、又は、第２導電型トランジスタＭ２を導通させて得られる第９トランジスタＱ９のエミッタ電流レベルに応じた他方の論理レベル（Ｌレベル）のうち、いずれか一方を有した出力信号ＶＯＵＴ１を生成する。この出力信号ＶＯＵＴ１は、インバータ部１５０と直接的に接続された後段増幅回路５０へと入力される。なお、後段増幅回路５０は、入力エッジの変化の際に電流が流れて、所定の増幅動作を行う回路とする。
【００２５】
なお、本実施形態において、第１導電型トランジスタＭ１及び第２導電型トランジスタＭ２としては、電圧駆動のＭＯＳ型トランジスタを採用する。すなわち、第１導電型トランジスタＭ１と第２導電型トランジスタＭ２において、ゲート電極同士、ドレイン電極同士が夫々接続される。また、第１導電型トランジスタＭ１において、ソース電極がトランジスタＱ７のエミッタ電極と接続される。一方、第２導電型トランジスタＭ２において、ソース電極がトランジスタＱ９のエミッタ電極と接続される。
【００２６】
第５カレントミラー部１６０は、本発明に係る『第２シンク側カレントミラー部』の一実施形態である。第５カレントミラー部１６０は、第３トランジスタＱ３のシンク電源ライン側に直列接続され且つダイオード接続された第１５トランジスタＱ１５（『一方の第２シンク側トランジスタ』）と、自身の制御電極（例えば、後述のベース電極）が第１５トランジスタＱ１５の制御電極（例えば、後述の制御電極）と接続された第１４トランジスタＱ１４（『他方の第２シンク側トランジスタ』）とによって構成される。また、第１４トランジスタＱ１４のソース電源ライン側が第７トランジスタＱ７と第１導電型トランジスタＭ１の接続部と共通接続される。この構成により、可変電流Ｉ１を複製した第３トランジスタＱ３のコレクタ電流が第１５トランジスタＱ１５に流れるとともに、第１５トランジスタＱ１５の電流が第１４トランジスタＱ１４に複製され、且つ、第１４トランジスタＱ１４の電流が第７トランジスタＱ１７から吐出する吐出電流（ソース電流）となる。
【００２７】
なお、本実施形態において、第１４、第１５トランジスタ（Ｑ１４、Ｑ１５）としては、ＮＰＮ型バイポーラトランジスタを採用する。よって、第１４、第１５トランジスタ（Ｑ１４、Ｑ１５）のベース電極同士が夫々共通接続される。また、第１５トランジスタＱ１５において、コレクタ電極がトランジスタＱ３のコレクタ電極と接続され、エミッタ電極がシンク電源ラインと接続され、さらに、コレクタ電極とベース電極を短絡させてそのダイオード接続を実現する。一方、第１４トランジスタＱ１４において、コレクタ電極がトランジスタＱ７のエミッタ電極及び第１導電型トランジスタＭ１のソース電極と共通接続され、エミッタ電極がシンク電源ラインと接続される。
【００２８】
第６カレントミラー部１７０は、本発明に係る『第２ソース側カレントミラー部』の一実施形態である。第６カレントミラー部１７０は、第１３トランジスタＱ１３のソース電源ライン側に直列接続され且つダイオード接続された第５トランジスタＱ５（『一方の第２ソース側トランジスタ』）と、自身の制御電極（例えば、後述のベース電極）が第５トランジスタＱ５の制御電極と接続された第４トランジスタＱ４（『他方の第２ソース側トランジスタ』）とによって構成される。また、第４トランジスタＱ４のシンク電源ライン側が第２導電型トランジスタＭ２と第９トランジスタＱ９の接続部と共通接続される。この構成により、可変電流Ｉ１を複製した第１３トランジスタＱ１３の電流が第５トランジスタＱ５に流れるとともに、第５トランジスタＱ５のコレクタ電流が第４トランジスタに複製され、且つ、第４トランジスタＱ４のコレクタ電流が第９トランジスタＱ９へと吸い込まれる吸込電流（シンク電流）となる。
【００２９】
なお、本実施形態において、第４、第５トランジスタ（Ｑ４、Ｑ５）としては、ＰＮＰ型バイポーラトランジスタを採用する。よって、第４、第５トランジスタ（Ｑ４、Ｑ５）のベース電極同士が夫々共通接続される。また、第５トランジスタＱ５において、コレクタ電極がトランジスタＱ１３のコレクタ電極と接続され、エミッタ電極がソース電源ラインと接続され、さらに、コレクタ電極とベース電極を短絡させてそのダイオード接続を実現する。一方、第４トランジスタＱ４において、コレクタ電極がトランジスタＱ９のエミッタ電極及び第２導電型トランジスタＭ２のソース電極と共通接続され、エミッタ電極がソース電源ラインと接続される。
【００３０】
前述した構成を呈する第１振幅調整回路１００において、まず、第２カレントミラー部１２０、第４カレントミラー部１４０、第６カレントミラー部１７０、さらにインバータ部１５０に着目して説明する。
【００３１】
可変電流源１０５の可変電流Ｉ１が、第２カレントミラー部１２０における第１１乃至第１３トランジスタ（Ｑ１１、Ｑ１２、Ｑ１３）のエミッタ電流として夫々複製される。つぎに、可変電流Ｉ１を複製した第１２トランジスタＱ１２のエミッタ電流が第４カレントミラー部１４０の第８トランジスタＱ８に流れる。ここで、第８トランジスタＱ８に流れる電流は、可変電流源１０５の可変電流Ｉ１と概略等しく設定される。
【００３２】
一方、可変電流Ｉ１を複製した第１３トランジスタＱ１３のエミッタ電流が第６カレントミラー部１７０の第５トランジスタＱ５に流れる。ここで、第５トランジスタＱ５に流れる電流は、可変電流源１０５の可変電流Ｉ１と概略等しく設定される。さらに、第６カレントミラー部１７０内において、第５トランジスタＱ５のコレクタ電流は第４トランジスタＱ４のコレクタ電流として複製される。この第４トランジスタＱ４のコレクタ電流は、第９トランジスタＱ９への吸込電流となる。なお、この吸込電流は、可変電流源１０５の可変電流Ｉ１と概略等しく設定される。
【００３３】
前述した説明により、第４カレントミラー部１４０内において、第８トランジスタＱ８のエミッタ電流と、第９トランジスタＱ９のエミッタ電流（シンク電流）は概略等しく設定されたことになる。この結果、第８トランジスタＱ８のＶＢＥ（ベース／エミッタ間電圧）と、第９トランジスタＱ９のＶＢＥ（ベース／エミッタ間電圧）も同様に概略等しく設定される。すなわち、可変電流源１０５の可変電流Ｉ１を調整する単純な仕組みによって、第９トランジスタＱ９のエミッタ電流ならびにＶＢＥが任意に調整可能となる。さらに、第９トランジスタＱ９のエミッタ電流ならびにＶＢＥを任意に調整可能としたことで、インバータ部１５０を構成する第２導電型トランジスタＭ２のソース電圧、ひいては、インバータ部１５０の出力信号ＶＯＵＴ１のボトム側の振幅レベルもまた同様に任意に調整可能となる。
【００３４】
さらに、第８トランジスタＱ８と第９トランジスタＱ９のエミッタ電流ならびにＶＢＥが概略等しく設定されたことに伴って、第８トランジスタＱ８と第９トランジスタＱ９との間の温度特性の相違に起因した、第９トランジスタＱ９のエミッタ電流ならびにＶＢＥの変化が安定化することとなる。なお、第８トランジスタＱ８のＶＢＥは、基準電圧印加部１８０に印加された基準電圧と第２抵抗素子Ｒ２の電圧によって定まるものである。この結果、インバータ部１５０を構成する第２導電型トランジスタＭ２のソース電圧およびその温度変化が安定化し、ひいては、インバータ部１５０の出力信号ＶＯＵＴ１のボトム側の振幅レベルが温度変化に因らず安定化することとなる。
【００３５】
つぎに、前述した構成を呈する第１振幅調整回路１００において、第１カレントミラー部１１０、第３カレントミラー部１３０、第５カレントミラー部１６０、さらにインバータ部１５０に着目して説明する。
【００３６】
可変電流源１０５の可変電流Ｉ１が、第１カレントミラー部１１０における第１乃至第３トランジスタ（Ｑ１、Ｑ２、Ｑ３）に夫々複製される。そして、可変電流Ｉ１を複製した第２トランジスタＱ２のコレクタ電流が第３カレントミラー部１３０の第６トランジスタＱ６に流れる。ここで、第６トランジスタの電流は、可変電流源１０５の可変電流Ｉ１と概略等しく設定される。
【００３７】
一方、可変電流Ｉ１を複製した第３トランジスタＱ３のコレクタ電流が第５カレントミラー部１６０の第１５トランジスタＱ１５に流れる。ここで、第１５トランジスタＱ１５の電流は、可変電流源１０５の可変電流Ｉ１と概略等しく設定される。さらに、第５カレントミラー部１６０内において、第１５トランジスタＱ１５のエミッタ電流は第１４トランジスタＱ１４のエミッタ電流として複製される。この第１４トランジスタＱ１４のエミッタ電流は、第７トランジスタからの吐出電流となる。なお、この吐出電流は、可変電流源１０５の可変電流Ｉ１と概略等しく設定される。
【００３８】
前述した説明により、第３カレントミラー部１３０内において、第６トランジスタＱ６のエミッタ電流と、第７トランジスタＱ７のエミッタ電流は概略等しく設定されたことになる。この結果、第６トランジスタＱ６のＶＢＥ（ベース／エミッタ間電圧）と、第７トランジスタＱ７のＶＢＥ（ベース／エミッタ間電圧）も同様に概略等しく設定される。すなわち、可変電流源１０５の電流Ｉ１を調整する単純な仕組みによって、第７トランジスタＱ７のエミッタ電流ならびにＶＢＥが任意に調整可能となる。さらに、第７トランジスタＱ７のエミッタ電流ならびにＶＢＥが任意に調整可能としたことに伴って、インバータ部１５０を構成する第１導電型トランジスタＭ１のソース電圧、ひいては、インバータ部１５０の出力信号ＶＯＵＴ１のピーク側の振幅レベルもまた同様に任意に調整可能となる。
【００３９】
さらに、第６トランジスタＱ６と第７トランジスタＱ７のエミッタ電流ならびにＶＢＥが概略等しく設定されたことに伴って、第６トランジスタＱ６と第７トランジスタＱ７との間の温度特性の相違に起因した、第７トランジスタＱ７のエミッタ電流ならびにＶＢＥの変化が安定化することとなる。なお、第６トランジスタＱ６のＶＢＥは、基準電圧印加部１８０に印加された基準電圧と第１抵抗素子Ｒ１の電圧によって定まるものである。この結果、インバータ部１５０を構成する第１導電型トランジスタＭ１のソース電圧およびその温度変化が安定化し、ひいては、インバータ部１５０の出力信号ＶＯＵＴ１のピーク側の振幅レベルが温度変化に因らず安定化することとなる。
【００４０】
＝＝＝容量素子＝＝＝
図１に示す第１振幅調整回路１００において、第４トランジスタＱ４、第２導電型トランジスタＭ２及び第９トランジスタＱ９の共通接続部に対して、一方の電極がシンク電源ラインと接続された第１容量素子Ｃ１の他方の電極を接続するようにした。また、第１４トランジスタＱ１４、第７トランジスタＱ７及び第１導電型トランジスタＭ１の共通接続部に対して、一方の電極がシンク電源ラインと接続された第２容量素子Ｃ２の他方の電極を接続するようにした。
【００４１】
これら容量素子Ｃ１、Ｃ２の効果について、図２を用いて説明する。  
図２（ａ）は、２．５０Ｖを基準としてピーク側及びボトム側の振幅レベルが２．５０Ｖとする矩形波状の入力信号ＶＩＮ１の波形図である。図２（ｂ）は、図２（ａ）に示す入力信号ＶＩＮ１に応答するインバータ部１５０の出力信号ＶＯＵＴ１の波形図である。なお、図２（ｂ）に示す出力信号ＶＯＵＴ１は、可変電流源１０５の可変電流Ｉ１を、１０μＡから１００μＡまで１０μＡのステップにて増加させた場合の波形を示す。例えば、可変電流Ｉ１が１００μＡの場合、出力信号ＶＯＵＴ１は２．５０Ｖを基準としてピーク側及びボトム側の振幅レベルが１．００Ｖの波形となる。また、図２（ｂ）に示す点線の波形は、容量素子Ｃ１、Ｃ２が無い場合の出力信号ＶＯＵＴ１の波形図である。
【００４２】
ここで、図２（ｂ）に示す出力信号ＶＯＵＴ１の波形は、各可変電流Ｉ１の場合においても、ピーク側及びボトム側の振幅レベルが上下対象に設定されることが分かる。なお、図２（ｂ）に示すように容量素子Ｃ１、Ｃ２が無い場合、入力信号ＶＩＮ１の論理レベルの切り替わりの際に応答する出力信号ＶＯＵＴ１の振幅レベルとしては波形鈍りが生じることが分かる。例えば、入力信号ＶＩＮ１がＨレベルからＬレベルへと切り替わった際に、第１導電型トランジスタＭ１が非導通状態から導通状態へと切り替わる。この切り替わりにおいて、第１導電型トランジスタＭ１に流れる電流が、後段増幅回路５０へと流れ込むことになる。この結果、出力信号ＶＯＵＴ１に波形鈍りが生じることとなる。
【００４３】
そこで、この場合、第１導電型トランジスタＭ１が非導通状態の場合に、容量素子Ｃ２は予め充電された状態にある。よって、出力信号ＶＯＵＴ１の波形鈍りが、容量素子Ｃ２の充電電圧によって解消することが可能となる。なお、第２導電型トランジスタＭ２の非導通状態から導通状態への切り替わりの場合についても、容量素子Ｃ１の充電電圧を用いて同様なことがいえる。このように、入力信号ＶＩＮ１に対する出力信号ＶＯＵＴ１の追従性が改善される。
【００４４】
＝＝＝基準電圧＝＝＝
図１に示す第１振幅調整回路１００において、第１及び前記第２抵抗素子（Ｒ１、Ｒ２）の接続部である基準電圧印加部１８０に印加させる基準電圧を、インバータ部１５０の後段に接続され且つ出力信号ＶＯＵＴ１が供給される後段増幅回路５０の動作電圧と同一レベルとする。一般的に、後段増幅回路５０のような増幅回路には所定のバイアス電圧を供給する必要がある。このため、インバータ部１５０の出力信号ＶＯＵＴ１は、その直流成分をそのバイアス電圧に変更した上で後段増幅回路５０へと供給する必要がある。よって、基準電圧印加部１８０に印加させる基準電圧を後段増幅回路５０の基準動作電圧と同一としたことで、前述した事象を回避することができる。この結果、コンデンサ結合が不要となり、インバータ部１５０に後段増幅回路５０を直接接続することができる。
【００４５】
また、図１に示す第１振幅調整回路１００において、基準電圧印加部１８０に印加させる基準電圧を、ソース電源ラインの電源電位Ｖｃｃの１／２とする。この結果、インバータ部１５０の出力信号ＶＯＵＴ１のピーク側及びボトム側の振幅レベルのいずれか一方が飽和して振幅調整が不能となる事態を回避することが容易となり、出力信号ＶＯＵＴ１のピーク側及びボトム側の振幅レベルのバランス調整に適したものとなる。
【００４６】
＝＝＝バイポーラトランジスタ＝＝＝
図１に示す第１振幅調整回路１００において、第１乃至第１５トランジスタ（Ｑ１乃至Ｑ１５）としてバイポーラトランジスタを採用した。ここで、第１乃至第１５トランジスタ（Ｑ１乃至Ｑ１５）としてＭＯＳトランジスタを採用した場合と比較して、第１振幅調整回路１００全体の消費電流を低減することができる。また、低電圧駆動のＭＯＳトランジスタを採用した場合と比較して、動作電圧範囲が広いため、インバータ部１５０の出力信号ＶＯＵＴ１の振幅レベルの調整範囲を拡大することができる。
【００４７】
＜第２実施形態＞
図３は、本発明の第２実施形態に係る第２振幅調整回路２００の構成を示す図である。なお、図１に示した第１振幅調整回路１００との相違点は、可変電流源１０５を、正弦波状の可変電圧Ｖ５を発生する可変電圧源２０５と、可変電圧Ｖ５が印加されて可変電流Ｉ１を生じる電流生成用抵抗素子Ｒ３とによって構成される電圧電流変換部２１０へと置き換えたことにある。
【００４８】
ここで、図４（ａ）は、２．５０Ｖを基準としてピーク側及びボトム側の振幅レベルが２．５０Ｖとする矩形波状の入力信号ＶＩＮ１と、同じく２．５０Ｖを基準としてピーク側及びボトム側の最大振幅レベルが１．０Ｖとなる可変電圧Ｖ５と、の波形図である。また、図４（ｂ）は、図４（ａ）に示した入力信号ＶＩＮ１と可変電圧Ｖ５に対して応答するインバータ部１５０の出力信号ＶＯＵＴ１の波形図である。ここで、図４（ｂ）に示されるように、可変電圧Ｖ５を用いたことによって、出力信号ＶＯＵＴ１の振幅レベルを多段階に振幅変調させた信号を容易且つ単純に生成することが可能となる。
【００４９】
＜第３実施形態＞
＝＝＝抵抗素子の温特キャンセルの概要＝＝＝
図１に示した第１振幅調整回路１００、図３に示した第２振幅調整回路２００において、第６トランジスタＱ６と第８トランジスタＱ８との間には、第１及び第２抵抗素子（Ｒ１、Ｒ２）が直列接続させて設けられる。また、第１及び第２抵抗素子（Ｒ１、Ｒ２）の接続部は、基準電圧印加部１８０が設けられてある。
【００５０】
ここで、第１及び第２抵抗素子（Ｒ１、Ｒ２）は、当然のことながら、温度特性を有することとなる。そして、温度特性に起因した第１及び第２抵抗素子（Ｒ１、Ｒ２）の電圧変動が影響して、トランジスタＱ６、Ｑ８のＶＢＥが変動し、ひいては、インバータ部１５０の出力信号ＶＯＵＴ１についても変動が起こり得る。
【００５１】
そこで、以下では、第１及び第２抵抗素子（Ｒ１、Ｒ２）の温度特性の影響を減じるための対策について説明する。  
まず、抵抗素子の一般的な温度特性を加味した抵抗値としては、つぎの式（１）で表現される。  
ＲＴ＝Ｒ０（１＋Ｃ１・Ｔ＋Ｃ２・Ｔ＾２）        ・・・  式（１）
但し、ＲＴ：Ｔ（Ｋ）での抵抗値（Ω）
Ｒ０：３００Ｋ（２７℃）での抵抗値（Ω）
Ｔ：周囲温度（Ｋ）−３００Ｋ
Ｃ１、Ｃ２：温度係数
【００５２】
ここで、抵抗素子を構成する材料によって電気伝導の仕組みが異なり、金属のように正の温度特性を示す抵抗素子と、半導体のように負の温度特性を示す抵抗素子の２とおりの場合が存在する。例えば、Ｒ０を“１０ｋΩ”とし、正の温度特性を示す抵抗素子として、温度係数Ｃ１を“０．８ｍ”、温度係数Ｃ２を“１μ”とした場合、また、負の温度特性を示す抵抗素子として、温度係数Ｃ１を“−２ｍ”、温度係数Ｃ２を“８μ”とした場合、夫々の抵抗値ＲＴの温度特性を図６に示す。
【００５３】
そこで、正の温度特性を示す抵抗素子と、負の温度特性を示す抵抗素子とを直列接続又は並列接続することによって、抵抗素子の温度特性をキャンセルする仕組みを以下に説明する。
【００５４】
＝＝＝直列接続の場合＝＝＝
２つの抵抗素子を直列接続する場合（以下、単に直列接続の場合と称する。）を考える。ここで、２つの抵抗素子夫々について、前述の２次の項を無視した式（１）において、正の温度特性の場合をａとし負の温度特性の場合をｂとし、Ｒ０をＲａとＲｂとし、温度係数Ｃ１をＣ１ａとＣ１ｂとし、合成抵抗値をＲとして表現する。
【００５５】
この場合、合成抵抗値Ｒは、つぎの式（２）で表現される。  
Ｒ＝ＲＴａ＋ＲＴｂ
＝Ｒａ（１＋Ｃ１ａ・Ｔ）＋Ｒｂ（１＋Ｃ１ｂ・Ｔ）
＝Ｒａ＋Ｒａ・Ｃ１ａ・Ｔ＋Ｒｂ＋Ｒｂ・Ｃ１ｂ・Ｔ
＝Ｒａ＋Ｒｂ＋Ｔ（Ｒａ・Ｃ１ａ＋Ｒｂ・Ｃ１ｂ）      ・・・  式（２）
【００５６】
ここで、温度の項が“０”の場合、合成抵抗値Ｒの温度変化が無くなることになるので、つぎの式（３）が成立すればよいこととなる。  
Ｒａ・Ｃ１ａ＋Ｒｂ・Ｃ１ｂ＝０
⇒  Ｒａ／Ｒｂ  ＝  −Ｃ１ｂ／Ｃ１ａ                  ・・・  式（３）
【００５７】
つまり、温度係数が互いに逆特性であり、且つ、夫々の抵抗値の比を温度係数の逆比にすればよいことが分かる。ここで、直接接続の場合の数値例を示す。なお、Ｃ１ａを“０．８”、Ｃ１ｂを“−２”とし、合成抵抗値Ｒを“１０ｋΩ”の場合とする。この場合、Ｃ１ａとＣ１ｂの比はつぎの式（４）となる。なお、式（４）では、便宜上、比の和が“１”となるよう正規化する。  
Ｃ１ａ：Ｃ１ｂ＝０．８：２
＝０．４：１
＝０．７１４２８６：０．２８５７１４    ・・・  式（４）
【００５８】
従って、直列接続させる二つの抵抗素子のＲａ及びＲｂは、つぎの式（５ａ）及び（５ｂ）で求められる。  
Ｒａ＝１０（ｋΩ）×０．７１４２８６
＝７．１４２８５７（ｋΩ）            ・・・  式（５ａ）
Ｒｂ＝１０（ｋΩ）×０．２８５７１４
＝２．８５７１４３（ｋΩ）            ・・・  式（５ｂ）
【００５９】
＝＝＝並列接続の場合＝＝＝
２つの抵抗素子を並列接続する場合（以下、単に並列接続の場合と称する。）を考える。ここで、２つの抵抗素子夫々について、前述した式（２）の各係数をコンダクタンス表現としたものを、式（６ａ）〜（６ｇ）に示す。  
１／Ｒ＝Ｇ          ・・・  式（６ａ）
１／ＲＴａ＝ＧＴａ  ・・・  式（６ｂ）
１／ＲＴｂ＝ＧＴｂ  ・・・  式（６ｃ）
１／Ｒ０＝Ｇ０      ・・・  式（６ｄ）
１／Ｃ１ａ＝Ｄ１ａ  ・・・  式（６ｅ）
１／Ｃ１ｂ＝Ｄ１ｂ  ・・・  式（６ｆ）
１／Ｔ＝Ｔ’        ・・・  式（６ｇ）
【００６０】
この場合、合成コンダクタンス値Ｇは、つぎの式（７）で表現される。  
Ｇ＝ＧＴａ＋ＧＴｂ
＝Ｇａ（１＋Ｄ１ａ・Ｔ’）＋Ｇｂ（１＋Ｄ１ｂ・Ｔ’）
＝Ｇａ＋Ｇａ・Ｄ１ａ・Ｔ’＋Ｇｂ＋Ｇｂ・Ｄ１ｂ・Ｔ’
＝Ｇａ＋Ｇｂ＋Ｔ’（Ｇａ・Ｄ１ａ＋Ｇｂ・Ｄ１ｂ）    ・・・  式（７）
ここで、温度の項が“０”の場合、合成コンダクタンス値Ｇの温度変化が無くなることになるので、つぎの式（８）が成立すればよいこととなる。  
Ｇａ・Ｄ１ａ＋Ｇｂ・Ｄ１ｂ＝０
⇒  Ｇａ／Ｇｂ  ＝  −Ｄ１ｂ／Ｄ１ａ                  ・・・  式（８）
【００６１】
つまり、温度係数が互いに逆特性であり、且つ、夫々のコンダクタンス値の比を温度係数の逆比にすればよいことが分かる。換言すると、温度係数が互いに逆特性であり、且つ、夫々の抵抗値の比を温度係数の比と等しくすればよいことになる。ここで、並列接続の場合の数値例を示す。なお、直列接続の場合のパラメータと同様の値を用いる。よって、並列接続させる二つの抵抗素子のＧａ及びＧｂは、つぎの式（９ａ）及び（９ｂ）で求められる。  
Ｇａ＝１００（ｍＳ）×０．７１４２８６
＝７１．４２８５７（ｍＳ）            ・・・  式（９ａ）
Ｇｂ＝１００（ｍＳ）×０．２８５７１４
＝２８．５７１４３（ｍＳ）            ・・・  式（９ｂ）
【００６２】
＝＝＝２次の項の影響  ＝＝＝
前述の直列接続の場合と並列接続の場合夫々において、抵抗素子の温度特性の２次の項を無視した。ここでは、抵抗素子の温度特性の２次の項が合成抵抗値に与える影響について詳述する。なお、図７は、前述の各パラメータを用い且つ抵抗素子の温度特性の２次の項を用いた場合における、直列接続の場合と、並列接続の場合夫々の抵抗素子の温度特性を示した図である。図７によれば、並列接続の場合は、直列接続の場合と比較して、温度変化が小さくなることが分かる。この現象は、正の温度特性を示す抵抗素子の抵抗値ＲＴａと比較して、負の温度特性を示す抵抗素子の抵抗値ＲＴｂの２次の項が大きいことに起因する。
【００６３】
ここで、直列接続の場合と並列接続の場合夫々における、抵抗素子の温度特性の２次の項の寄与率について、正／負の温度特性の２次の温度係数Ｃ２ａ、Ｃ２ｂの比を用いて説明する。前述したパラメータを用いた場合、直列接続の場合の温度係数Ｃ２ａ、Ｃ２ｂの比はつぎの式（１０）で求まり、並列接続の場合の温度係数Ｃ２ａ、Ｃ２ｂの比はつぎの式（１１）で求まる。  
（直列接続の場合）
Ｃ２ａ：Ｃ２ｂ＝１μ×０．２８５７１４：８μ×０．７１４２８６
＝０．２８５７１４μ：０．７１４２８６μ
＝１：２０                          ・・・  式（１０）
（並列接続の場合）
Ｃ２ａ：Ｃ２ｂ＝１μ×０．７１４２８６：８μ×０．２８５７１４
＝０．７１４２８６μ：２．２８５７１４μ
＝１：３．２                        ・・・  式（１１）
【００６４】
よって、直列接続の場合と比較して、並列接続の場合の方が抵抗素子の温度係数の２次の項の寄与率が低いことが分かる。よって、直列接続の場合と比較して、並列接続の場合方が、正／負の温度特性を示す２つの抵抗素子の抵抗値Ｒａ、Ｒｂを適切に選択できる可能性が高くなる。なお、並列接続の場合、直列接続の場合と比較して、得られる抵抗値が減少することとなる。よって、高抵抗値が要求される場合には、直列接続の場合の方が適切となる。
【００６５】
＝＝＝第３振幅調整回路の構成＝＝＝
図５は、本発明の第３実施形態に係る第３振幅調整回路３００の構成を示す図である。なお、第１振幅調整回路１００との相違点は、温特補正部３１０を設けた点にある。
【００６６】
温特補正部３１０は、前述した直列接続の場合を採用したものである。すなわち、第１抵抗素子Ｒ１と基準電圧印加部１８０との間に第３抵抗素子Ｒ３を設ける。さらに、第２抵抗素子Ｒ２と基準電圧印加部１８０との間に第４抵抗素子Ｒ４を設ける。なお、本実施形態において、第１抵抗素子Ｒ１は負の温度特性を示す抵抗素子とし、第３抵抗素子Ｒ３は正の温度特性を示す抵抗素子としたが、逆にしてもよい。また、第２抵抗素子Ｒ２は負の温度特性を示す抵抗素子とし、第４抵抗素子Ｒ４は正の温度特性を示す抵抗素子としたが、逆にしてもよい。
【００６７】
ここで、前述した式（３）に基づいて、第１及び第３抵抗素子（Ｒ１、Ｒ３）の一次の温度係数を互いに逆特性とし且つ抵抗比を当該一次の温度係数の逆比に設定した。さらに、
第２及び第４抵抗素子（Ｒ２、Ｒ４）の一次の温度係数を互いに逆特性とし且つ抵抗比を当該一次の温度係数の逆比に設定した。この結果として、第１、第２抵抗素子（Ｒ１、Ｒ２）の温度特性に起因した出力振幅レベルの変化を補正することが可能となる。
【００６８】
なお、温特補正部３１０は、前述した並列接続の場合を採用してもよい。すなわち、第１及び第３抵抗素子（Ｒ１、Ｒ３）を並列接続するとともに、第２及び第４抵抗素子（Ｒ２、Ｒ４）を並列接続する。この場合、前述した式（８）に基づいて、第１及び第３抵抗素子（Ｒ１、Ｒ３）の一次温度係数を互いに逆特性とし且つ抵抗比を当該温度係数の比と同一に設定した。さらに、第２及び第４抵抗素子（Ｒ２、Ｒ４）の一次温度係数を互いに逆特性とし且つ抵抗比を当該温度係数の比と同一に設定した。この結果として、第１、第２抵抗素子（Ｒ１、Ｒ２）の温度特性に起因した出力振幅レベルの変化を補正することが可能となる。
【００６９】
また、同様に、第２振幅調整回路２００における電流生成用抵抗素子Ｒ５についても同様な温特キャンセルの対策、すなわち、前述した直列接続の場合又は並列接続の場合のいずれかを採用することが可能である。この結果、電流生成用抵抗素子Ｒ５の温度特性がキャンセルされ、最終的に、インバータ部１５０の出力信号ＶＯＵＴ１の振幅レベルが安定化することとなる。
【００７０】
以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１実施形態に係る第１振幅調整回路の構成を示す図である。
【図２】本発明の第１実施形態に係る第１振幅調整回路において、入力信号ＶＩＮ１の波形と、それに応答する出力信号ＶＯＵＴ１の波形を示す図である。
【図３】本発明の第２実施形態に係る第２振幅調整回路の構成を示す図である。
【図４】本発明の第２実施形態に係る第２振幅調整回路において、入力信号ＶＩＮ１と可変電圧Ｖ５の波形と、それに応答する出力信号ＶＯＵＴ１の波形を示す図である。
【図５】本発明の第３実施形態に係る第３振幅調整回路の構成を示す図である。
【図６】正の温度特性を示す抵抗素子及び負の温度特性を示す抵抗素子夫々の温度特性の例を示す図である。
【図７】正の温度特性を示す抵抗素子及び負の温度特性を示す抵抗素子を直列接続した場合と並列接続した場合夫々の温度特性の例を示す図である。
【図８】従来のＡＳＫ変調回路の構成を示す図である。
【図９】従来のＡＳＫ変調回路の主要信号の波形を示す図である。
【符号の説明】
【００７２】
１０  基準クロック生成回路
１２、１４  アンプ
１６、１８  スイッチ回路
２０  切替制御回路
２２  ＬＰＦ
５０  後段増幅回路
１００  第１振幅調整回路
１０５  可変電流源
１１０  第１カレントミラー部
１２０  第２カレントミラー部
１３０  第３カレントミラー部
１４０  第４カレントミラー部
１５０  インバータ部
１６０  第５カレントミラー部
１７０  第６カレントミラー部
１８０  基準電圧印加部
２００  第２振幅調整回路
２０５  可変電圧源
２１０  電圧電流変換部
３００  第３振幅調整回路
３１０  温特補正部
【図１】
2006203418.tif 000003
【図２】
2006203418.tif 000004
【図３】
2006203418.tif 000005
【図４】
2006203418.tif 000006
【図５】
2006203418.tif 000007
【図６】
2006203418.tif 000008
【図７】
2006203418.tif 000009
【図８】
2006203418.tif 000010
【図９】
2006203418.tif 000011