(57)【要約】【課題】記録速度が非常に早く、更に、半導体プロセスにおいても特性劣化、特性バラツキの非常に少ない大容量の記憶素子を製造する製造方法を提供する。【解決手段】本発明は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に接続された可変抵抗材料と、を備え、前記第１の端子と前記第２の端子との間に電気的パルスを印加して前記可変抵抗材料の抵抗値を増加または減少させることにより情報を記録し、前記可変抵抗材料の抵抗値の大きさの違いに基づいて記録情報の読み出しを行う記憶素子の製造方法である。そして、前記可変抵抗材料として、Fe2O3を形成する工程と、前記Fe2O3を、Fe2O3とFe3O4との２相に分離させる水素還元工程と、を備えている。【選択図】  図１
2006319166.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に接続された可変抵抗材料と、を備え、前記第１の端子と前記第２の端子との間に電気的パルスを印加して前記可変抵抗材料の抵抗値を増加または減少させることにより情報を記録し、前記可変抵抗材料の抵抗値の大きさの違いに基づいて記録情報の読み出しを行う記憶素子の製造方法であって、
前記可変抵抗材料として、Fe2O3を形成する工程と、
前記Fe2O3を、Fe2O3とFe3O4との２相に分離させる水素還元工程と、
を備えていることを特徴とする記憶素子の製造方法。
【請求項２】
前記Fe2O3を形成する温度が450℃以下であることを特徴とする請求項１記載の記憶素子の製造方法。
【請求項３】
前記水素還元工程の条件を変えることにより、前記Fe2O3と前記Fe3O4との混相比が変わることを特徴とする記憶素子の製造方法。
【請求項４】
前記第１の端子および前記第２の端子のうち少なくとも１つは、Ag，Au，Pt，Ru，RuO2，Ir，IrO2のうちのいずれかを用いて構成された電極であることを特徴とする記憶素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化材料を用いた記憶素子の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器におけるデジタル技術の進展に伴い、画像などのデータを保存するため、固体記憶素子に対して、容量の増大の要求およびデータの転送の高速化の要求がますます高まりつつある。こうした要求に対し、特許文献１などには、与えられる電気的パルスに応じてその抵抗値が変化するペロブスカイト材料（例えば、Pr1-xCaxMnO3(PCMO)，LaSrMnO3(LSMO)，GdBaCoxOy(GBCO)など）を用いて固体記憶素子を構成する技術が開示されている。これらの酸化物材料（以下、「可変抵抗材料」と記す。）は、所定の電気的パルスに応じてその抵抗値を増大もしくは減少させ、その結果、変化した抵抗値の状態を異なる数値の記憶に用いることにより、不揮発性の記憶素子として用いられる。
【特許文献１】米国特許第6,204,139号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述のように、可変抵抗材料として、高温超伝導材料やCMR材料などのペロブスカイト構造を有する酸化物材料が、開示されている。そして、基板上などに形成された電極上にペロブスカイト構造を有する材料を成膜するためには、通常、成膜時にその基板の温度を700℃以上にする必要がある。しかし、基板を700℃以上とすると、CMOSなどが破壊してしまうという課題がある。
【０００４】
また、CMOSの特性を安定化させるために行われる水素還元工程において、可変抵抗材料中の酸素が還元されてしまい、可変抵抗材料の所望の特性が大きく劣化するという課題もある。
【０００５】
本発明の目的は、高温によるCMOSの破壊等を防ぐために成膜時の基板温度を450℃以下にし、さらに、水素還元工程を有する半導体プロセスとの整合性がよい新たな可変抵抗材料を用いた記憶素子の製造方法を提供するものである。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に接続された可変抵抗材料と、を備え、前記第１の端子と前記第２の端子との間に電気的パルスを印加して前記第１の可変抵抗薄膜の抵抗値を増加または減少させることにより情報を記録し、前記可変抵抗材料の抵抗値の大きさの違いに基づいて記録情報の読み出しを行う記憶素子の製造方法であって、前記可変抵抗材料として、Fe2O3を形成する工程と、前記Fe2O3を、Fe2O3とFe3O4との２相に分離させる水素還元工程と、を備えていることを特徴とする記憶素子の製造方法である。
【発明の効果】
【０００７】
以上のように、本発明における抵抗変化材料は、Fe2O3とFe3O4との混相材料から構成されている。そして、その製造方法は、Fe2O3を450℃以下で形成し、その後の水素還元工程において、先に形成したFe2O3をFe2O3とFe3O4との２相に分離する。これにより、CMOSを破壊することなく、また、水素還元工程での抵抗変化材料の特性劣化が生じることもなく、安定した特性の記憶素子を実現することができる。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の実施の形態を図面を参照して詳しく説明する。
【０００９】
（第１の実施形態）
この発明の第１の実施形態による記憶素子の構成を図２に示す。この記憶素子では、Si基板２５上に設けられたソース２２およびドレイン２３とゲート２４とからなるCMOSのコンタクトプラグ２１上に下部電極（第１の端子）３が設けられ、下部電極３上に可変抵抗材料２が形成され、可変抵抗材料２上に上部電極（第２の端子）１が設けられている。そして、それらのまわりは、絶縁材料２６で覆われている。この記憶素子は、可変抵抗材料２の抵抗値の状態によって情報を記憶し、その抵抗値は、上部電極１および下部電極３によって印加される電気的パルスに応じて増加あるいは減少する。上部電極１および下部電極３に用いる材料としては、例えば、Pt，Ru，Ir，Ag，Au，RuO2，IrO2であることが望ましい。ただし、下部電極３上に可変抵抗薄膜２を形成する際、通常、Si基板２５を加熱して成膜するので、下部電極３はこの加熱温度においても安定なものを用いる必要がある。本実施形態で用いた可変抵抗材料２はFe2O3とFe3O4との２相からなり、その混相比はFe2O3：Fe3O4=1：5であり、膜厚は100nmである。
【００１０】
図３に可変抵抗材料２としてFe2O3とFe3O4との混相材料を用いる記憶素子の典型的な製造方法を示す。まず、通常のCMOSのドレイン２３上にコンタクトプラグ２１を形成し、その上に下部電極３を形成する。次に、スパッタ法等により可変抵抗材料２となるFe2O3とFe3O4との混相材料を形成する。このとき、通常は、成膜時にArとO2混合ガス比を変化させることでFe2O3とFe3O4との混層比を調整し、Si基板温度２５を450℃とすることでFe2O3とFe3O4との２相からなる抵抗変化材料２を形成する。
【００１１】
図４に、上記の製造方法により作製された記憶素子の抵抗値が電気的パルスによる変化する様子を示す。このとき、２種類の電気的パルス（正極性パルスおよび負極性パルス）が、上部電極１と下部電極３との間に交互に印加される。また、可変抵抗材料の抵抗値は、電気的パルスを１回印加するたびに測定された値である。正極性パルスは、上部電極１が下部電極３に対して電気的に正極性となる電気的パルスであり、パルス幅が100nsであり電圧が+2Vである。負極性パルスは、上部電極１が下部電極３に対して電気的に負極性となる電気的パルスであり、パルス幅が100nsであり電圧が-2Vである。図４に示すように、正極性パルスおよび負極性パルスを交互に印加すると、可変抵抗材料の抵抗値は大小交互に変化していくが、その変化は安定な変化ではなくパルス数の増加とともにその変化の幅が小さくなっていく傾向を示した。そこで、可変抵抗材料を分析すると、可変抵抗材料形成時ではFe2O3とFe3O4との混相比が1：5であったものが、記憶素子の状態ではほぼFe3O4単相になっていることがわかった。これは、図３に示すように、通常の記憶素子の製造方法では、最後にCMOSの特性を安定化させるために水素還元工程（水素雰囲気中で400℃の熱処理）を行うためであり、この工程において、Fe2O3とFe3O4との混相状態から酸素が還元され、Fe3O4単相になったものと考えられる。また、Fe3O4単相では、電気的パルスによる抵抗変化も安定ではないと考えられる。
【００１２】
一方、本実施形態の可変抵抗材料２の形成工程では、図１に示すように、スパッタ法等により、基板温度450℃で、下部電極上３に可変抵抗材料２を形成する。そして、最後の水素還元工程（水素雰囲気中で400℃の熱処理）においてFe2O3の一部を還元することにより、先に形成したFe2O3をFe2O3とFe3O4との２相に相分離させ、また、その水素還元条件により、抵抗変化材料２としての所望の混相比にすることができた。本実施形態での水素還元工程の条件は400℃1hr.であり、得られた可変抵抗材料２の混相比はFe2O3：Fe3O4=1：5であることが確認できた。
【００１３】
図５に本発明の製造方法により作製された記憶素子の抵抗値が電気的パルスにより変化する様子を示す。このときの電気的パルスの条件は、先程の通常の製造方法で作製した記憶素子に与えた条件と同じ（±2V、100ns）である。図５に示すように、本実施形態に示す製造方法で作製された記憶素子の抵抗変化材料における抵抗変化は、複数回の電圧パルスを印可してもその幅が小さくなることはなく、安定した抵抗変化を実現することができた。なお、図５には、電圧パルスを100回印加したときの可変抵抗材料における抵抗変化を示しているが、本願発明者らは、電圧パルスを1000000回以上印加しても安定した抵抗変化が得られたことを確認している。
【００１４】
図６は、本発明の製造方法で作製した記憶素子１セル分の回路図を示す。本実施形態では、パルス電圧の極性を、便宜上、抵抗変化材料の材料表面（上部電極）に与える電圧として定義して説明したが、回路図で説明する場合は材料の表裏の定義は意味を持たないので、ここでは使用したメモリセル６を図６で示すような記号で表記することにする。すなわちメモリセルを符号６のように表し、符号６の中で矢印の先端に＋極性のパルス電圧が印加されると可変抵抗材料２の抵抗値が増加して高抵抗状態にセットされ、矢印の先端にー極性のパルス電圧が印加されると可変抵抗材料２の抵抗値が減少して低抵抗状態にリセットされる特性を有すると定義している。本実施例の記憶素子は、メモリセル６を選択するワード線７とトランジスタ１１および信号の入出力を行うビット線８およびプレート線９から構成され、記録は、ビット線８にパルス電圧を印加してメモリセルの抵抗値を不可逆的に変化させることにより行い、再生は、センスアンプ１２に流れる電流値を検出することで行なう構成となっている。このような本実施形態における記憶素子は、従来の課題であった半導体プロセスによる特性劣化や特性バラツキもなく、また、低電力で非常に高速な記録再生を可能とする。
【００１５】
（第２の実施形態）
第１の実施形態では、水素還元工程の条件を水素雰囲気中400℃、1Hr.としたが、本実施形態では、水素還元工程の条件を水素雰囲気中380℃、1Hr.とした。その結果、本実施形態では、可変抵抗材料であるFe2O3とFe3O4との混相比がFe2O3：Fe3O4=1：4となり、電気的パルスによる抵抗変化が高抵抗状態では約8000Ω、低抵抗状態では約1500Ωとなり、第１の実施形態の時に比べて各状態における抵抗値の絶対値が大きくなった。図６に示すような記憶素子では、セル選択用として使用するトランジスタ１０の抵抗値は約１ｋΩであるので、可変抵抗材料の抵抗値の絶対値が１ｋΩ以上で変化する方が、異なる状態でのセンスアンプに流れる電流の差が大きくなり、記憶状態の再生不良を大きく低減することができ、良好な記憶素子を実現することができる。
【００１６】
このように、本発明の製造方法により、半導体プロセスとの整合性が良好な記憶素子を実現することができた。
【００１７】
なお、可変抵抗材料として用いるFe2O3とFe3O4との混相材料は、その混相比により、抵抗値の絶対値や電気的パルスによる抵抗値の変化幅を変えることが可能である。従って、水素還元工程の条件を変更することで、各記憶素子の回路や構造などに応じてその可変抵抗材料の抵抗値を適切な値にコントロールすることが可能である。
【産業上の利用可能性】
【００１８】
本発明の製造方法により作製された記憶素子は、情報を書き込む速度が速くかつ多くの情報を記憶することができる不揮発性メモリ等として有用である。
【図面の簡単な説明】
【００１９】
【図１】本発明の記憶素子の製造プロセスを示す図。
【図２】本発明の製造方法で作製された記憶素子の構造を示す図。
【図３】Fe2O3とFe3O4との混相材料を可変抵抗材料２として用いる記憶素子の通常の製造プロセスを示す図。
【図４】通常の製造プロセスで作製された記憶素子の、電気的パルスによる抵抗変化を示す図。
【図５】本発明の製造プロセスで作製された記憶素子の、電気的パルスによる抵抗変化を示す図。
【図６】本発明の製造方法で作製された記憶素子（１セル分）の回路図。
【符号の説明】
【００２０】
１    上部電極（第１の端子、または、第２の端子）
２    可変抵抗材料
３    下部電極（第１の端子、または、第２の端子）
【図１】
2006319166.tif 000003
【図２】
2006319166.tif 000004
【図３】
2006319166.tif 000005
【図４】
2006319166.tif 000006
【図５】
2006319166.tif 000007
【図６】
2006319166.tif 000008