(57)【要約】【課題】アクティブマトリクス型の画像表示装置に生じる電流リーク性の画素電位の偏りをモニタリングして是正可能にする。【解決手段】画素アレイ部は、画像を表示する画面を構成する有効画素３と、画面の両側に少なくとも一行分づつ配されたダミー画素３ＤＵ，３ＤＬとを含む。片側の行のダミー画素３ＤＵに含まれる各表示電極ＤＥには一方のモニタ線Ｍ１が共通接続しており、もう片側の行のダミー画素３ＤＬに含まれる各表示電極ＤＥには他方のモニタ線Ｍ２が共通接続している。一対のモニタ線Ｍ１，Ｍ２に接続して検出回路１２が配されており、一対のモニタ線Ｍ１，Ｍ２に現れる電位に基づいてダミー画素３ＤＵ，３ＤＬの行によって両側からはさまれた有効画素３の各表示電極ＤＥに書き込まれた映像信号の保持状態を検出可能にする。【選択図】図３
2006078925.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部と走査回路とを備え、
前記画素アレイ部は、行状のゲート線と、列状のデータ線と、各ゲート線と各データ線とが交差する部分に配された行列状の画素とを含み、
各画素は、少なくともトランジスタと表示電極とを含み、
該トランジスタは、そのゲートが対応するゲート線に接続し、そのソースが対応するデータ線に接続し、そのドレインが該表示電極に接続しており、
前記走査回路は、該行状のゲート線に順次パルスを印加して行単位で各画素のトランジスタを開閉制御し、列状のデータ線から供給された映像信号を各画素の表示電極に書き込んで画像を表示する画像表示装置において、
前記画素アレイ部は、画像を表示する画面を構成する有効画素と、該画面の両側に少なくとも一行分づつ配されたダミー画素とを含み、
片側の行のダミー画素に含まれる各表示電極には一方のモニタ線が共通接続しており、もう片側の行のダミー画素に含まれる各表示電極には他方のモニタ線が共通接続しており、
該一対のモニタ線に接続して検出回路が配されており、前記検出回路は、該一対のモニタ線に現れる電位に基づいて該ダミー画素の行によって両側からはさまれた有効画素の各表示電極に書き込まれた映像信号の保持状態を検出可能にしたことを特徴とする画像表示装置。
【請求項２】
前記検出回路は、該一対のモニタ線に現れる電位を比較して有効画素の各表示電極に書き込まれた映像信号の保持状態を検出し、比較結果を差分信号として出力することを特徴とする請求項１記載の画像表示装置。
【請求項３】
該検出回路から出力された該差分信号に応じて、該データ線に供給する映像信号にフィードバックをかけ、以って各表示電極に書き込まれた映像信号の保持状態の偏よりを補正する信号補正回路を備えることを特徴とする請求項２記載の画像表示装置。
【請求項４】
前記信号補正回路は、該一対のモニタ線に現れる電位の差分を打ち消す様に、両側の行のダミー画素間で映像信号に加えるべき補正量を決定することを特徴とする請求項３記載の画像表示装置。
【請求項５】
前記信号補正回路は、該決定された補正量に基づいて、両側から該ダミー画素の行ではさまれた有効画素の各行に書き込む映像信号の補正量を補間することを特徴とする請求項４記載の画像表示装置。
【請求項６】
前記信号補正回路は、電源投入時毎に、該映像信号に加えるべき補正量の決定及びその補間処理を行うことを特徴とする請求項５記載の画像表示装置。
【請求項７】
前記信号補正回路は、全面均一グレーのラスタ表示に設定された映像信号をデータ線に供給して、該補正量を決定することを特徴とする請求項４記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリクス型の画像表示装置に関する。より詳しくは、ダミー画素を用いて有効画素に保持された信号電位をモニタし、その結果を映像信号にフィードバックして補正を加える画素電位のモニタリング技術に関する。
【背景技術】
【０００２】
液晶ディスプレイなどによって代表されるアクティブマトリクス型の画像表示装置は、画素アレイ部と走査回路とを備えている。画素アレイ部は、行状のゲート線と、列状のデータ線と、各ゲート線と各データ線とが交差する部分に配された行列状の画素とを含む。各画素は少なくともトランジスタと表示電極とを含む。表示電極は画素電極とも呼ばれており、所定の間隙を介して対向配置された対向電極との間に液晶層を挟んで液晶セルを構成する。トランジスタはポリシリコンまたはアモスファスシリコン等の半導体薄膜からなる電界効果型トランジスタであり、そのゲートが対応するゲート線に接続し、そのソースが対応するデータ線に接続し、そのドレインが表示電極に接続している。走査回路は行状のゲート線に順次パルスを印加して行単位で各画素のトランジスタを開閉制御し、列状のデータ線から供給された映像信号を各画素の表示電極に書き込んで画像を表示する。かかる構成を有する画像表示装置は、例えば以下の特許文献１に開示されている。
【特許文献１】特開２００３−２３３３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
アクティブマトリクス型の画像表示装置は、各画素のトランジスタを開閉制御し、データ線から供給された映像信号を各画素の表示電極に書き込んで画像を表示する。表示電極に書き込まれた映像信号はトランジスタが閉じた後１フィールドにわたって保持される。しかしながら、薄膜トランジスタはオフ状態であってもリーク電流が流れるため、各表示電極に書き込まれた信号電位は徐々に低下していく傾向がある。各画素の表示電極に保持された画素電位の変動量がパネル面内で大きく異なると、画質不良として目立つようになる。従来から、トランジスタの電流リークに起因する画素電位の変動を抑制するため、製造プロセスやデバイス技術さらには駆動方法など様々な面から対策が図られている。しかしながら、フィールド毎に映像信号の極性を反転するフィールド反転駆動を行うと、トランジスタを間にしてデータ線側と表示電極側との間の電位差が大きくなるため、トランジスタの電流リークが目立つようになる。この結果、面フリッカやシェーディングといった電流リーク性の画質不良が目立つようになり、解決すべき課題となっている。
【課題を解決するための手段】
【０００４】
上述した従来の技術の課題に鑑み、本発明は、アクティブマトリクス型の画像表示装置に生じる電流リーク性の画素電位の偏りを信号処理技術によって是正することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち、画素アレイ部と走査回路とを備え、前記画素アレイ部は、行状のゲート線と、列状のデータ線と、各ゲート線と各データ線とが交差する部分に配された行列状の画素とを含み、各画素は、少なくともトランジスタと表示電極とを含み、該トランジスタは、そのゲートが対応するゲート線に接続し、そのソースが対応するデータ線に接続し、そのドレインが該表示電極に接続しており、前記走査回路は、該行状のゲート線に順次パルスを印加して行単位で各画素のトランジスタを開閉制御し、列状のデータ線から供給された映像信号を各画素の表示電極に書き込んで画像を表示する画像表示装置において、前記画素アレイ部は、画像を表示する画面を構成する有効画素と、該画面の両側に少なくとも一行分づつ配されたダミー画素とを含み、片側の行のダミー画素に含まれる各表示電極には一方のモニタ線が共通接続しており、もう片側の行のダミー画素に含まれる各表示電極には他方のモニタ線が共通接続しており、該一対のモニタ線に接続して検出回路が配されており、前記検出回路は、該一対のモニタ線に現れる電位に基づいて該ダミー画素の行によって両側からはさまれた有効画素の各表示電極に書き込まれた映像信号の保持状態を検出可能にしたことを特徴とする。
【０００５】
好ましくは、前記検出回路は、該一対のモニタ線に現れる電位を比較して有効画素の各表示電極に書き込まれた映像信号の保持状態を検出し、比較結果を差分信号として出力する。又、該検出回路から出力された該差分信号に応じて、該データ線に供給する映像信号にフィードバックをかけ、以って各表示電極に書き込まれた映像信号の保持状態の偏よりを補正する信号補正回路を備えている。前記信号補正回路は、該一対のモニタ線に現れる電位の差分を打ち消す様に、両側の行のダミー画素間で映像信号に加えるべき補正量を決定する。又、前記信号補正回路は、該決定された補正量に基づいて、両側から該ダミー画素の行ではさまれた有効画素の各行に書き込む映像信号の補正量を補間する。また前記信号補正回路は、電源投入時毎に、該映像信号に加えるべき補正量の決定及びその補間処理を行う。また前記信号補正回路は、全面均一グレーのラスタ表示に設定された映像信号をデータ線に供給して、該補正量を決定する。
【発明の効果】
【０００６】
本発明によれば、画素電位の偏りを検出するため、ダミー画素を用いてモニタリングしている。モニタリングされた画素電位を信号処理画側にフィードバックして、画素電位の偏りを打ち消すように映像信号に補正をかける。これにより、パネル面内の画素電位を均一に制御することができる。特にフィールド反転駆動によって従来生じていた面フリッカやシェーディングといった画素リーク性の画質不良を顕著に改善することが可能である。
【発明を実施するための最良の形態】
【０００７】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる画像表示装置の要部を構成するパネルの模式的な外観平面図である。図示するようにパネル１は中央の画素アレイ部３０と、これを囲む周辺の額縁部とに分かれている。周辺額縁部には本発明に従って走査回路や検出回路が集積形成されているが、図では理解を容易にするため省略してある。画素アレイ部３０は行状のゲート線と列状のデータ線と両者が交差する部分に配された行列状の画素とで構成されている。図では理解を容易にするため小さな矩形で画素を表し、ゲート線及びデータ線は図示を省略してある。画素アレイ部３０は画面を構成する有効画素領域３１とこれを囲むダミー画素領域３２とに分かれている。有効画素領域３１に配された画素を特に有効画素３と呼ぶ。一方、有効画素領域３１の左右上下四辺に配された画素をダミー画素３Ｄと呼ぶ。有効画素３は画像の表示に寄与する一方、ダミー画素３Ｄは通常マスクなどによって遮蔽されており、様々な用途を担って画面の四辺に配されている。本発明では特に枠状のダミー画素領域３２の内、上辺部を上側モニタ領域３２Ｕとして用い、下辺側を下側モニタ領域３２Ｌとして用いる。
【０００８】
上側モニタ領域３２Ｕに含まれる少なくとも１行分のダミー画素３Ｄと下側モニタ領域３２Ｌに含まれる少なくとも１行分のダミー画素３Ｄとの間に、画面を構成する有効画素３が挟まれた構造となっている。
【０００９】
一般に画面は上側の行から下側の行に向かって線順次で走査され、行ごとに映像信号が書き込まれていく。上から下に向かって線順次走査を行うと、特にフィールド反転駆動を行った場合など、上側の行の画素に比べ下側の行の画素のリークが顕著になる傾向がある。例えば前のフィールドで負極性の映像信号を書き込み、現在のフィールドで正極性の映像信号を書き込むと、下側の行の画素では正極性の映像信号が書き込まれるまで、画素電位は前のフィールドで書き込まれた負極性に保持されている。その間データ線には現在のフィールドの正極性の映像信号が供給され続けているため、画素駆動用のトランジスタを間にしてデータ線と表示電極との間で大きな電位差が生じる。これにより、線順次走査の始めで映像信号がすぐに書き換えられる上側の行の画素電位に比べ、下側の行の画素電位がリークの影響を大きく受ける。このように画面の上側と下側で画素電位の偏りが生じる。これをモニタするため、本発明では有効画素領域３１を両側から挟む上側モニタ領域３２Ｕと下側モニタ領域３２Ｌに配されたダミー画素３Ｄを画素電位の偏り検出に用いる。
【００１０】
図２は、図１に示した画素アレイ部３０の具体的な構成を示す模式的な回路図である。図示するように、画素アレイ部３０は行状のゲート線Ｘと列状のデータ線Ｙと両者が交差する部分に配された行列状の画素とで構成されている。画素アレイ部３０の中央に位置する画面は有効画素３で構成されている。有効画素３で構成された画面の上側モニタ領域には少なくとも１行分の上側ダミー画素３ＤＵが配されている。同様に画面の下側モニタ領域にも少なくとも１行分の下側ダミー画素３ＤＬが配されている。
【００１１】
図から明らかなように、有効画素３もダミー画素３Ｄも基本的に同一の構造となっている。例えば有効画素３は、トランジスタＴＲと表示電極ＤＥとからなる。トランジスタＴＲはポリシリコンあるいはアモルファスシリコン薄膜を活性層とする電界効果型のトランジスタからなり、そのゲートが対応するゲート線Ｘに接続し、そのソースが対応するデータ線Ｙに接続し、そのドレインが対応する表示電極ＤＥに接続している。なお図示を省略しているが各有効画素３の表示電極ＤＥには対向電極が対面配置されており、両者の間に液晶が保持されて液晶セルを構成している。
【００１２】
上側ダミー画素３ＤＵの各表示電極ＤＥは画像表示に寄与しないため、液晶セルは構成しない。その代わり各表示電極はモニタ線Ｍ１に共通接続されている。図ではモニタ線Ｍ１によって検出されるダミー画素３ＤＵの表示電極の電位を第一モニタリング電位Ｖｍ１としてある。同様に下側ダミー画素３ＤＬの各表示電極も別のモニタ線Ｍ２に共通接続しており、このモニタ線Ｍ２によって検出される電位を第二モニタリング電位Ｖｍ２と表してある。
【００１３】
単一のダミー画素ではその容量が非常に小さいため、外部からのノイズを受けやすく、電位を正確にモニタリングすることはできない。そこで、有効画素群の上下に配されたダミー画素の行をそれぞれモニタ線Ｍ１，Ｍ２で連結して画素電位をモニタリングする。連結されたダミー画素のゲートは全て共通のゲート線Ｘに接続することでダミー画素の１行分を同一タイミングで開閉制御する。またデータ線は有効画素３とダミー画素３Ｄとで共通にすることで、有効画素と同様の映像信号をダミー画素に入力できるようにしてある。モニタリングに用いるダミー画素は、有効領域上端に位置する１行分のダミー画素をモニタ線Ｍ１で連結させた上側ダミー画素３ＤＵと、有効領域下端の１行分のダミー画素をモニタ線Ｍ２で連結させた下側ダミー画素３ＤＬとなっている。
【００１４】
図３は、図１に示したパネル１の構成例を示す回路図である。図示するように、パネル１は中央の画素アレイ部と周辺の垂直走査回路１１及び差分検出回路１２とで構成されている。前述したように、画素アレイ部は、行状のゲート線Ｘ１・・・Ｘｎと、列状のデータ線Ｙと、各ゲート線Ｘと各データ線Ｙとが交差する部分に配された行列状の画素３，３ＤＵ，３ＤＬとを含んでいる。各画素３，３ＤＵ，３ＤＬは、少なくともトランジスタＴＲと表示電極ＤＥとを含む。トランジスタＴＲはそのゲートが対応するゲート線Ｘに接続し、そのソースが対応するデータ線Ｙに接続し、そのドレインが対応する表示電極ＤＥに接続している。一方垂直走査回路１１は、行状のゲート線Ｘ１・・・Ｘｎに順次上から下に向かってパルスΦを印加して行単位で各画素のトランジスタＴＲを開閉制御し、列状のデータ線Ｙから供給された映像信号を各画素の表示電極ＤＥに書き込んで画像を表示する。
【００１５】
画素アレイ部は、画像を表示する画面を表示する有効画素３と、画面の両端に少なくとも１行分ずつ配された上側ダミー画素３ＤＵ及び下側ダミー画素３ＤＬとを含んでいる。上側の行のダミー画素３ＤＵに含まれる各表示電極ＤＥには一方のモニタ線Ｍ１が共通接続している。下側の行のダミー画素３ＤＬに含まれる各表示電極ＤＥには他方のモニタ線Ｍ２が共通接続いている。
【００１６】
差分検出回路１２は一対のモニタ線Ｍ１，Ｍ２に接続している。この差分検出回路１２は一対のモニタ線Ｍ１，Ｍ２にそれぞれ現れるモニタリング電位Ｖｍ１，Ｖｍ２に基づいて、ダミー画素３ＤＵ，３ＤＬの行によって両側から挟まれた有効画素３の各表示電極ＤＥに書き込まれた映像信号の保持状態を検出可能にしている。具体的には、この差分検出回路１２は、一対のモニタ線Ｍ１，Ｍ２に現れるモニタ電位Ｖｍ１、Ｖｍ２を比較して有効画素３の各表示画素ＤＥに書き込まれた映像信号の保持状態を検出し、比較結果を差分信号として出力する。なおこの差分検出回路１２は制御用の信号として上側のダミー画素３ＤＵのゲート線Ｘ１に印加されるゲートパルスΦ１と、同じく下側のダミー画素３ＤＬに接続したゲート線Ｘｎに印加されるゲートパルスΦ２が供給されている。
【００１７】
図４は、本発明にかかる画像表示装置の全体構成を示すブロック図であり、図３に示したパネル１に加え信号処理ＩＣ２が配されている。前述したように、パネル１側はダミー画素３ＤＵ，３ＤＬなどを含む画素アレイ部に加え、周辺に垂直走査回路１１や差分検出回路１２を含んでいる。一方信号処理ＩＣ２は、γ補正回路２１、信号補正回路２２、ＤＡコンバータ２３、Ｓ／Ｈ（サンプル／ホールド）ドライバ２４などを含んでいる。γ補正回路２１は外部から供給された元の映像信号にγ補正をかけて信号補正回路２２に供給する。信号補正回路２２はパネル１側の差分検出回路１２から出力された差分信号に応じて、データ線Ｙに供給する映像信号にフィードバックをかけ、以って各表示電極に書き込まれた映像信号の保持状態の偏りを補正する。ＤＡコンバータ２３はこのように補正されたデジタルの映像信号をアナログの映像信号に変換する。Ｓ／Ｈドライバ２４はアナログの映像信号をサンプル／ホールドし、垂直走査回路１１側の線順次走査に同期して映像信号を列状のデータ線Ｙに供給する。
【００１８】
具体的な補正動作であるが、信号補正回路２２は一対のモニタ線Ｍ１，Ｍ２に現れるモニタリング電位の差分を打ち消すように、両側の行のダミー画素３ＤＵ，３ＤＬ間で映像信号に加えるべき補正量を決定する。この後信号補正回路２２は、決定された補正量に基づいて両側からダミー画素３ＤＵ，３ＤＬの行で挟まれた有効画素の各行に書き込む映像信号の補正量を補間する。この補間された映像信号をＤＡコンバータ２３側に供給する。信号補正回路２２は、電源投入時毎に映像信号に加えるべき補正量の決定及びその補間処理を行う。信号補正回路２２は、全面均一グレーのラスタ表示に設定された映像信号をデータ線Ｙに供給して、前述した補正量を決定する。
【００１９】
図５は、図４に示した差分検出回路の構成例並びにフィードバック動作を示す模式図である。（Ａ）に示すように差分検出回路１２はコンパレータであって、一対のモニタリング電位Ｖｍ１，Ｖｍ２の大小関係によって、出力の論理レベルがＨとＬで切り替わる。図示の差分検出回路１２は１個のインバータＩＮＶと1個の容量素子Ｃと４個のスイッチＳＷ１〜ＳＷ４とで構成されている。動作であるが、信号処理ＩＣ２から全面グレーのラスタ表示用映像信号を各データ線に供給しながら、垂直走査回路１１を駆動して一回目の線順次走査（ラスタスキャン）を行う。１番目のゲートパルスΦ１が垂直走査回路１１から出力された段階で上側のダミー画素からモニタリング電位Ｖｍ１が供給される。このときゲートパルスΦ１に応答してスイッチＳＷ１とＳＷ３がオンする一方、スイッチＳＷ２とＳＷ４はオフしている。従って差分検出回路１２に入力したモニタリング電位Ｖｍ１は容量素子Ｃに保持される。１回目のラスタスキャンが進行し垂直走査回路１１から最終のゲートパルスΦ２が出力されると、下側のダミー画素からモニタリング電位Ｖｍ２が供給される。このときゲートパルスΦ２に応答してスイッチＳＷ２及びＳＷ４がオンする一方スイッチＳＷ１及びＳＷ３はオフ状態である。差分検出回路１２に入力されたモニタリング電位Ｖｍ２は結合容量Ｃを介してインバータＩＮＶの入力端子に伝えられる。ここでモニタリング電位Ｖｍ２がＶｍ１より低い場合、インバータＩＮＶの出力が反転してオン状態のＳＷ４からハイレベルＨの出力が得られる。前述したように、フィールド反転駆動などでは上側画素のリーク量に比べ下側画素のリーク量が大きい。従って１回目のラスタスキャンではＶｍ１＞Ｖｍ２の関係がある。この結果差分検出回路１２の出力はＨとなる。
【００２０】
Ｈレベルの差分検出信号を受けた信号処理ＩＣ２側の信号補正回路２２はこの差分を打ち消すべく、映像信号に補正をかける。すなわち上側のダミー画素に書き込まれる映像信号に比べ、下側のダミー画素に書き込まれる映像信号を相対的に大きくする。例えは、その差を１０ｍＶに設定する。
【００２１】
このように補正した映像信号をパネル１側に供給して２回目のラスタスキャンを行う。これにより上側のダミー画素に比べ下側のダミー画素の書き込み電位が１０ｍＶだけ高くなる。従って、２回目のラスタスキャンでサンプリングされたモニタリング電位Ｖｍ１とＶｍ２の差は１回目のラスタスキャンに比べ小さくなる。しかしながら依然としてＶｍ１＞Ｖｍ２の関係にある場合が多い。従って差分検出回路１２の差分検出信号出力は引き続きＨレベルである。差分検出回路１２の出力がＨレベルにある限り、信号補正回路２２は１０ｍＶ分の補正を繰り返し行う。例えば１０回行うと、上側ダミー画素と下側ダミー画素の映像信号の差が１００ｍＶになる。このとき初めてモニタリング電位Ｖｍ１がＶｍ２より下回る。この結果インバータＩＮＶの出力が反転し、ローレベルＬとなる。信号補正回路２２はローレベルの差分検出信号を受けて、補正量を１００ｍＶに決定する。
【００２２】
（Ｂ）の表図は、上述した差分検出回路１２の動作をまとめたものである。モニタリング電位がＶｍ１＞Ｖｍ２の関係にとどまる限り、差分検出回路の出力はＨレベルとなっている。この間映像信号の補正を段階的に行い、モニタリング電位がＶｍ１＜Ｖｍ２またはＶｍ１＝Ｖｍ２の関係になったとき、差分検出回路の出力がＬレベルに反転し、この時点で補正量が決定される。
【００２３】
最後に図６は、図４に示した本発明にかかる画像表示装置の動作説明に供するフローチャートである。まずステップＳ１でシステムの電源が導入されると、ステップＳ２に進み１回目のラスタスキャンを行う。このとき全画面グレー表示の映像信号をデータ線に供給してラスタスキャンを行う。１回目のラスタスキャンを行ってモニタリング電位Ｖｍ１，Ｖｍ２を読み取り、ステップＳ３に進む。ここで差分信号判定を行う。判定の結果Ｖｍ１＞Ｖｍ２であればステップＳ４に進みラスタ表示用の映像信号の補正量を更新する。例えば上側ダミー画素に書き込まれる映像信号のレベルに比べて下側のダミー画素に書き込まれる映像信号のレベルを１０ｍＶだけ増加する。
【００２４】
再びステップＳ２で２回目のラスタスキャンを行い、ステップＳ３に進んで差分信号判定を行う。ステップＳ２，Ｓ３，Ｓ４のループを、Ｖｍ１＞Ｖｍ２の判定結果が反転するまで行う。数回のラスタスキャンを繰り返し補正量をそのつど更新した結果、ステップＳ３の判定が反転したとき、初めてステップＳ５に進み補正量を決定する。例えばラスタスキャンを１０回繰り返した場合には、最終的に累積した１００ｍＶが補正量として決定される。この後ステップＳ６に進み、ステップＳ５で決定した補正量に基づき、実際の画像表示に使われる映像信号の補間処理を行う。例えば、上側のダミー画素と下側のダミー画素との間に挟まれた有効画素の行数（ライン数）が１０００本の場合、各ラインに書き込まれる映像信号を１０ｍＶ／１０００本の比率で直線補間する。この直線補間された映像信号をパネル１に供給することで実際の画像が表示される。映像信号はあらかじめ画面の上下で生じる画素リークを打ち消すように補正が施されている。なお、上記実施例ではスッテプＳ５で決定した補正量に基づき映像信号の直線補間を行っているが、これに限られるものではなくパネルのリーク特性に応じて適切な補間方法を採用すればよい。
【図面の簡単な説明】
【００２５】
【図１】本発明にかかる画像部表示装置の主要部を構成するパネルの概観平面図である。
【図２】図１に示したパネルの画素アレイ部の具体的な構成を示す配線図である。
【図３】図１に示したパネルの周辺回路を含めた構成図である。
【図４】パネルに加えて信号処理ＩＣを接続した本発明にかかる画像表示装置の全体構成を示すブロック図である。
【図５】図４に示した画像表示装置に含まれる差分検出回路の構成並びに動作を示す模式図である。
【図６】図４に示した画像表示装置の動作説明に供するフローチャートである。
【符号の説明】
【００２６】
１・・・パネル、３・・・有効画素、３Ｄ・・・ダミー画素、３１・・・有効画素領域、１１・・・垂直走査回路、１２・・・差分検出回路、２・・・信号処理ＩＣ、２１・・・γ補正回路、２２・・・信号補正回路
【図１】
2006078925.tif 000003
【図２】
2006078925.tif 000004
【図３】
2006078925.tif 000005
【図４】
2006078925.tif 000006
【図５】
2006078925.tif 000007
【図６】
2006078925.tif 000008