(57)【要約】【課題】  簡便にソフトウェア無線機におけるプログラムを書き込む方法を提供すること。【解決手段】  半導体記憶素子を用いた小型記憶媒体に所定の通信プロトコルに係る電子回路構成のプログラムを記録しておき、表示装置又は信号処理装置のいずれかに付設した小型記憶媒体読出部に、使用者が該小型記憶媒体を接続する工程、表示装置の状態表示処理部が、該表示装置に、小型記憶媒体に記録された通信プロトコルの一覧を表示する工程、表示装置の入力部を用いて使用者が該一覧から所望の通信プロトコルを選択する工程、該プログラムを信号処理装置上のメモリ空間に転送する工程、ソフトウェア無線機において当該通信プロトコルを用いる際に、該メモリ空間から該プログラマブル電子素子に該プログラムを書込する工程を含む。【選択図】 図１
2006173666.tif 000002
【特許請求の範囲】
【請求項１】
ソフトウェア無線機におけるプログラムの書込方法であって、
該ソフトウェア無線機が表示装置及び信号処理装置から構成され、
信号処理装置に、電子回路構成をプログラム可能なプログラマブル電子素子を備える構成において、
半導体記憶素子を用いた小型記憶媒体に所定の通信プロトコルに係る電子回路構成のプログラムを記録しておき、
表示装置又は信号処理装置のいずれかに付設した小型記憶媒体読出部に、使用者が該小型記憶媒体を接続する工程、
表示装置の状態表示処理部が、該表示装置に、小型記憶媒体に記録された通信プロトコルの一覧を表示する工程、
表示装置の無線通信ボード情報表示処理部が、該表示装置に、ソフトウェア無線機内に存在する無線通信ボードのなかにあらかじめ書き込まれている無線の周波数帯、出力可能なパワー、出力可能なもしくは受信可能な帯域幅、対応できるシステム名の少なくとも一つの情報を読み出し、表示する工程、
表示装置の入力部を用いて使用者が該一覧から所望の通信プロトコルを選択し、それを駆動させる無線通信ボードも選択する工程、
該プログラムを信号処理装置上のメモリ空間に転送する工程、
ソフトウェア無線機において当該通信プロトコルを用いる際に、該メモリ空間から該プログラマブル電子素子に該プログラムを書込する工程、
を含むことを特徴とするソフトウェア無線機におけるプログラムの書込方法。
【請求項２】
前記プログラムの書込方法において、
前記ソフトウェア無線機の信号処理装置が、
中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボードから構成され、
該中央制御信号処理装置が、複数のＣＰＵ（Central Processing Unit）を備えてＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る一方、
該プログラマブル信号処理装置が、電子回路構成をプログラム可能なプログラマブル電子素子を用い、カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備えて物理層の信号処理を少なくとも司るように構成し、
少なくとも該プログラマブル信号処理装置のプログラマブル電子素子に上記方法によりプログラムの書込を行う
ことを特徴とする請求項１に記載のソフトウェア無線機におけるプログラムの書込方法。
【請求項３】
前記小型記憶媒体が、コンパクトフラッシュ（登録商標）カード、メモリースティックカード、スマートメディア、ＳＤカード、マルチメディアカード、ｘＤピクチャカードの少なくともいずれかである
ことを特徴とする請求項１又は２に記載のソフトウェア無線機におけるプログラムの書込方法。
【請求項４】
前記プログラマブル電子素子が、ＦＰＧＡ又はＤＳＰの少なくともいずれかである
ことを特徴とする請求項１ないし３のいずれかに記載のソフトウェア無線機におけるプログラムの書込方法。
【請求項５】
表示装置及び信号処理装置から構成されるソフトウェア無線機であって、
表示装置又は信号処理装置の少なくともいずれかに半導体記憶素子を用いた小型記憶媒体の読出部を備えると共に、
信号処理装置に、
電子回路構成をプログラム可能なプログラマブル電子素子と、
プログラマブル電子素子用の所定の通信プロトコルに係る電子回路構成のプログラムを記憶するメモリ空間と、
該小型記憶媒体読出部から読み出した該プログラムをメモリ空間に転送する転送部と、
メモリ空間から該プログラムをプログラマブル電子素子に書込する書込部と
を備える一方、
表示装置に、
小型記憶媒体に記録された通信プロトコルの一覧を表示する状態表示処理部と
ソフトウェア無線機内に存在する無線通信ボードのなかにあらかじめ書き込まれている無線の周波数帯、出力可能なパワー、出力可能なもしくは受信可能な帯域幅、対応できるシステム名の少なくとも一つの情報を読み出し、表示する無線通信ボード情報表示処理部と、
使用者が該一覧から所望の通信プロトコルを選択する入力部と
を備えたことを特徴とするソフトウェア無線機。
【請求項６】
前記小型記憶媒体が、コンパクトフラッシュ（登録商標）カード、メモリースティックカード、スマートメディア、ＳＤカード、マルチメディアカード、ｘＤピクチャカードの少なくともいずれかである
ことを特徴とする請求項４又は５に記載のソフトウェア無線機。
【請求項７】
前記プログラマブル電子素子が、ＦＰＧＡ又はＤＳＰの少なくともいずれかである
ことを特徴とする請求項４ないし６のいずれかに記載のソフトウェア無線機。
【請求項８】
前記ソフトウェア無線機におけるプログラムの書込方法に用いる小型記憶媒体であって、
プログラマブル電子素子用の所定の通信プロトコルに係る電子回路構成のプログラムを記憶させた半導体記憶素子である
ことを特徴とする小型記憶媒体。
【請求項９】
前記小型記憶媒体が、コンパクトフラッシュ（登録商標）カード、メモリースティックカード、スマートメディア、ＳＤカード、マルチメディアカード、ｘＤピクチャカードの少なくともいずれかである
ことを特徴とする請求項８に記載の小型記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はソフトウェア無線機におけるプログラムの書込方法に関し、特にメモリカード等の小型記憶媒体を用いて、効率よくプログラムを書き込む方法に係るものである。
【背景技術】
【０００２】
近年、携帯電話やＰＨＳ等のセルラー移動通信手段が広く普及し、どこでも音声通信やインターネットアクセスが可能になってきた。また、セルラー移動通信以外の無線アクセスシステムとしては、2.4GHz、5GHzおよび25GHz帯を用いた無線ＬＡＮ系無線アクセスシステムや、通信速度が100Mbps以上である22GHz、26GHz、38GHz帯を用いたＦＷＡ(Fixed  Wireless Access)に代表される固定系無線アクセスシステムがあり、その普及も進んでいる。
【０００３】
このように、ユーザは今後たくさんの無線アクセスシステムを利用できるようになる。しかし、これらの無線アクセスシステムをすべて利用できる端末をユー ザが持ち歩くことは現在の技術では困難である。
また、相異なる無線アクセスシステム間での通信や、および複数の無線通信システムを利用しての通信を行う技術は一般的に提供されていない。
【０００４】
加えてこれらの無線アクセスシステムは、複数のIEEE802系の無線ＬＡＮやBluetooth等が混在している2.4GHz帯のように、同じ無線周波数帯を用いることも予定されている。すなわち、干渉が多数存在する中で一定の品質で通信を行う必要性がある。
このような複数の通信システムが混在する環境で所要の品質を満たしつつ通信を行うためには、端末を持つユーザの観点からすると、ユーザのいる位置や、その位置における周波数の混み具合(干渉の度合い、受信信号強度)、ユーザが端末に対して思っている条件 (例えば料金を安くしたいとか省電力にしたいといったもの)にあわせてユーザが必要としている情報量をユーザが希望している時間内に一番よい通信回線を有線無線問わずに選択し、情報を通信の相手方に伝えることが必要である。
【０００５】
また、基地局の観点からすると、自局がカバーしているエリア内に存在する同一周波数を用いた他の基地局の状態を認識（認知）して、ユーザに対して最高の通信品質を与えることができる通信システムを選択する必要がある。
このように「複数の通信システムが混在した中で各無線機が自身のおかれている環境を自らが認知し、その認知結果に応じて必要な通信システムを選択する」機構を無線機内に構築し、それを用いて複数システム間をつなぎ目なく通信を行うシステムが新世代モバイル通信として考えられている。
【０００６】
また、新世代モバイル通信を実現するために不可欠な技術として着目されているものがソフトウェア無線技術である。
ソフトウェア無線技術は、非特許文献１に開示されるように通信機器内で生じたバグ、アップグレード等に迅速に対応する技術として提案されている。
また、本件発明者らによって非特許文献２及び３に開示されるように、車等の環境の中で省スペースに複数の無線機の機能を実現するための手段としてもその有効性が示されてきた。
【０００７】
【非特許文献１】J. Mitra, IEEE Communications Magazine, vol.33, no. 5,  pp.26-38, 1995年
【非特許文献２】原田他,信学技報, SR99-12, pp. 81-88, 1999年
【非特許文献３】H. Harada et.al., IEICE Trans. Commun., Vol. E85-B, No.  12, pp. 2703-2715, 2002年
【０００８】
また、ソフトウェア無線技術に関する特許文献としては、本件出願人が提案した特許文献４がある。
特許文献４の技術では、制御部が、信号処理部にセットされているソフトウェア情報の機能及び情報記憶部に記憶されている複数のソフトウェア情報それぞれの機能を管理する。一方、信号処理部は、サービス機能を実行している状態で、他のサービス機能の要求に応じて、他のサービス機能に対応するソフトウェア情報を情報記憶部から読み出して信号処理部にセットし、信号処理部に複数のサービス機能を並行して実行させるように構成している。
本技術は、利用可能な複数のサービス機能を同時に利用することができるようにするものであり、ユーザの利便性を高めた技術である。
【０００９】
本技術は、例えばＥＴＣ（Ｅｌｅｃｔｒｉｃ Ｔｏｌｌ Ｃｏｌｌｅｃｔｉｏｎ）、ＦＭラジオ、ＡＭラジオ、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）のいずれか１つの機能を切り替えて実行するというように、用途の異なる通信システムを切り替えることを想定している。従って、インターネットアクセスのように１つのアクセスの途中で別の通信システムに切り替える場合には、本技術では切り替えに時間がかかる問題がある。
上述したように各種の無線アクセスシステム間でつなぎ目のない通信を行う際に、そのまま適用することができない。
【００１０】
【特許文献４】特開2004-153662号公報
【００１１】
上記特許文献３及び４に示されるように、ソフトウェア無線機では切り替える無線通信システムに対応したプログラムをソフトウェア無線機に書き込んで、機能を切り替えることが行われている。
そして、従来の書込方法は、例えば特許文献５に開示されるように有線又は無線の経路で書き換えプログラムを伝送し、ソフトウェア無線機におけるプログラムを書き換えることが行われている。
【００１２】
しかし、この方法ではプログラムを何らかの伝送路によって書き込まなければならず、伝送路なくしてプログラムを書き換えることはできない。従って、特許文献５のように通信制御用プログラムの修正を行うような場合には良いが、全く新しい通信プロトコルを書き込む場合には、対応が困難な問題がある。
【００１３】
【特許文献５】特開2002-094639号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記従来技術の有する問題点に鑑みて創出されたものであり、簡便にソフトウェア無線機におけるプログラムを書き込む方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、上記の課題を解決するために、次のようなソフトウェア無線機におけるプログラムの書込方法を提供する。
すなわち、請求項１に記載の発明は、ソフトウェア無線機が表示装置及び信号処理装置から構成され、信号処理装置に、電子回路構成をプログラム可能なプログラマブル電子素子を備える構成において、半導体記憶素子を用いた小型記憶媒体に所定の通信プロトコルに係る電子回路構成のプログラムを記録しておき、次の各工程を備える。
【００１６】
（１）表示装置又は信号処理装置のいずれかに付設した小型記憶媒体読出部に、使用者が該小型記憶媒体を接続する工程、
（２）表示装置の状態表示処理部が、該表示装置に、小型記憶媒体に記録された通信プロトコルの一覧を表示する工程、
（３）表示装置の無線通信ボード情報表示処理部が、ソフトウェア無線機内に存在する無線通信ボードのなかにあらかじめ書き込まれている無線の周波数帯、出力可能なパワー、出力可能なもしくは受信可能な帯域幅、対応できるシステム名の少なくとも一つの情報を読み出し、表示する工程、
（４）表示装置の入力部を用いて使用者が該一覧から所望の通信プロトコルを選択する工程、
（５）該プログラムを信号処理装置上のメモリ空間に転送する工程、
（６）ソフトウェア無線機において当該通信プロトコルを用いる際に、該メモリ空間から該プログラマブル電子素子に該プログラムを書込する工程。
【００１７】
また、請求項２に記載の発明は、前記プログラムの書込方法において、前記ソフトウェア無線機の信号処理装置が、中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボードから構成され、該中央制御信号処理装置が、複数のＣＰＵ（Central Processing Unit）を備えてＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る構成である。
そして、プログラマブル信号処理装置が、電子回路構成をプログラム可能なプログラマブル電子素子を用い、カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備えて少なくとも物理層の信号処理を司るように構成し、少なくとも該プログラマブル信号処理装置のプログラマブル電子素子に上記方法によりプログラムの書込を行うことを特徴とする。
【００１８】
請求項３に記載の発明によれば、小型記憶媒体として、コンパクトフラッシュ（登録商標）カード、メモリースティックカード、スマートメディア、ＳＤカード、マルチメディアカード、ｘＤピクチャカードの少なくともいずれかを用いることができる。
【００１９】
請求項４に記載の発明によれば、プログラマブル電子素子として、ＦＰＧＡ又はＤＳＰの少なくともいずれかを用いることができる。
【００２０】
本発明は、次のようなソフトウェア無線機を提供することもできる。
すなわち、請求項５に記載の発明では、表示装置及び信号処理装置から構成されるソフトウェア無線機を提供する。表示装置又は信号処理装置の少なくともいずれかに半導体記憶素子を用いた小型記憶媒体の読出部を備える。
そして、信号処理装置に、電子回路構成をプログラム可能なプログラマブル電子素子と、プログラマブル電子素子用の所定の通信プロトコルに係る電子回路構成のプログラムを記憶するメモリ空間と、該小型記憶媒体読出部から読み出した該プログラムをメモリ空間に転送する転送部と、メモリ空間から該プログラムをプログラマブル電子素子に書込する書込部とを備える。
また、表示装置に、小型記憶媒体に記録された通信プロトコルの一覧を表示する状態表示処理部と、ソフトウェア無線機内に存在する無線通信ボードのなかにあらかじめ書き込まれている無線の周波数帯、出力可能なパワー、出力可能なもしくは受信可能な帯域幅、対応できるシステム名の少なくとも一つの情報を読み出し、表示する無線通信ボード情報表示処理部と、使用者が該一覧から所望の通信プロトコルを選択する入力部とを備えることを特徴とする。
【００２１】
請求項６に記載の発明は、小型記憶媒体としてコンパクトフラッシュ（登録商標）カード、メモリースティックカード、スマートメディア、ＳＤカード、マルチメディアカード、ｘＤピクチャカードの少なくともいずれかであるソフトウェア無線機を提供する。
【００２２】
請求項７に記載の発明は、プログラマブル電子素子としてＦＰＧＡ又はＤＳＰの少なくともいずれかであるソフトウェア無線機を提供するものである。
【００２３】
本発明では、請求項８に記載のように、ソフトウェア無線機におけるプログラムの書込方法に用いる小型記憶媒体を提供することができる。本小型記憶媒体は、プログラマブル電子素子用の所定の通信プロトコルに係る電子回路構成のプログラムを記憶させた半導体記憶素子であることを特徴とする。
【００２４】
請求項９に記載の発明は、前記小型記憶媒体が、コンパクトフラッシュ（登録商標）カード、メモリースティックカード、スマートメディア、ＳＤカード、マルチメディアカード、ｘＤピクチャカードの少なくともいずれかであることを特徴とするものである。
【発明の効果】
【００２５】
本発明は、上記構成を備えることにより、小型記憶媒体に所望の通信プロトコルを記憶させ、それを接続する簡便な操作だけでソフトウェア無線機に必要な電子回路構成を書き込むことができる。
これによりソフトウェア無線機に予め通信プロトコルを備えておかなくとも、必要なプロトコルのみを実装させることができる。さらに、新しい通信規格などにも適宜対応可能なソフトウェア無線機を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態を、図面に示す実施例を基に説明する。なお、実施形態は下記に限定されるものではない。
図１に示すように、本発明によるソフトウェア無線機（１）は、表示装置（２）と、信号処理装置（３）とから構成される。表示装置（２）と信号処理装置（３）とは電気的に接続されている。
【００２７】
表示装置（２）には、ＣＲＴ又は液晶モニタと、その表示制御手段からなる表示部（４）と、表示部（４）に対応して、ユーザが表示部（４）で表示中の内容から所望の情報を選択するための入力部（５）が含まれる。入力部（５）としてはキーボード、マウス、タッチパネルなどを用いる。このような装置（２）は例えば公知のパーソナルコンピュータにより容易に構成することができる。
【００２８】
信号処理装置（３）は無線通信に係る信号処理と送受信を司るものであり、詳細な構成は後述するが、本発明の特徴として電子回路構成をプログラム可能なプログラマブル電子素子（６）を備えている。プログラマブル電子素子（６）の例としてＦＰＧＡやＤＳＰが知られている。その他、メモリ空間（７）と、半導体素子で構成した小型記憶媒体の読出部（８）、小型記憶媒体（９）を有する。
【００２９】
そして本発明では信号処理装置（３）のソフトウェア無線機機能に対して、小型記憶媒体（９）に記録した電子回路構成のプログラムを、該読出部（８）から読み込み、メモリ空間（７）に転送した後、必要な契機にＦＰＧＡ（６）に書き込むことで簡便にソフトウェア無線機のプログラムの更新を行うことができるように構成している。
【００３０】
次に、信号処理装置（３）の詳細な構成を説述する。
信号処理装置（３）は図２のように、中央制御信号処理装置であるＣＰＵボード（１０）と、プログラマブル信号処理装置であるＦＰＧＡボード（２０）と、無線通信ボード（３０）から構成される。
【００３１】
本発明の装置で用いる通信プロトコルは任意であるが、例えば無線通信ボード（３０）で受信した信号をＦＰＧＡボード（２０）でデコード等の信号処理し、ＣＰＵボード（１０）でTCP/IPパケットに変換して、接続したパーソナルコンピュータから動静止画像や音声の形で出力することができる。
また無線送信時には、撮影した動静止画像や音声信号をＣＰＵボード（１０）でTCP/IPパケットの形にしてＦＰＧＡボード（２０）に入力するように作用する。
【００３２】
ＣＰＵボード（１０）には、メインＣＰＵ（１１）及びサブＣＰＵ（１２）の２個のＣＰＵを有し、それぞれに対応するシステムバス（１３）（１４）を備えている。
ＣＰＵボード（１０）とＦＰＧＡボード（２０）とはコネクタ（１５）（１６）により接続されている。本発明は各ボードを別個に提供し、コネクタ（１５）（１６）で簡便に接続することができる。
【００３３】
ＦＰＧＡボード（２０）には、電子回路構成をプログラム可能なプログラマブル電子素子であるＦＰＧＡが用いられる。本発明の特徴として、２基にカテゴリ化されたＦＰＧＡ群（便宜上、左右のチャネルと呼ぶ。）（２１）（２２）が形成され、各チャネルには各々２個ずつＦＰＧＡ（２３）（２４）が配置される。
【００３４】
そして、上記ＣＰＵボード（１０）のメインＣＰＵ（１１）及びサブＣＰＵ（１２）が、左右チャネルのＦＰＧＡ群のいずれかを制御可能に構成している。両者の作用は、メインＣＰＵ（１１）が一方のチャネルのＦＰＧＡ群を用いて無線通信を行っている間に、サブＣＰＵ（１２）が切り替え先の通信方式に他方のチャネルのＦＰＧＡ群を設定して通信可能な状態で待機する。
【００３５】
ユーザからの切り替え指示や、所定の切り替え契機で待機している通信方式へ切り替える際には、信号処理がメインＣＰＵ（１１）からサブＣＰＵ（１２）に切り替えられる。この切り替えはすでに通信が確立した状態で、単に回路上の信号経路を切り替えるだけであるから、途切れることなく瞬時に通信システムが切り替えられる。
【００３６】
本発明で提供する信号処理装置（３）は、このように複数のＣＰＵを備えたＣＰＵボードと、複数のＦＰＧＡを備えたＦＰＧＡボードを用いることを特徴としたソフトウェア無線機である。
さらに、各構成要素について以下に詳述する。
【００３７】
図３には、ＦＰＧＡボード（２０）の詳細な構成を示す。
各チャネルのＦＰＧＡ群には、無線通信ボード（３０）を制御するシリアルインターフェース（４０）、外部接続用デジタルインターフェース（４１）、無線通信ボードで送受信した信号を入出力するための複数のＡＤ・ＤＡ変換器（４２）、ＦＰＧＡに電子回路構成をプログラムするためのインターフェース（４３）等を備える。
【００３８】
シリアルインターフェース（４０）には、デジタル出力及び、アナログ入力、アナログ出力に係るＡＤ・ＤＡ変換器と、バッファが含まれる。
【００３９】
また、無線通信ボード（３０）から動作クロックを入力する。図１のように１系統の入力クロックを所定の倍数のクロックに分周してそれぞれのFPGA群に分配して入力する。図３は分配後のクロック入力インターフェース（４４）である。
このように１つの入力クロックを分周して用いることにより、FPGA群に複数種類の周波数を持つクロックを供給するのみならず、２つのチャネルが完全に同期した状態で作動させることもできる。
【００４０】
ＦＰＧＡボードでは、主にＯＳＩ参照モデルにおける第１層（物理層）の処理及び第２層以上の処理のうち高速処理を必要とする処理を全て行う。すなわち、データを通信回線に送出するための電気的な変換や機械的処理やユーザー間での通信調整を行う場合の高速処理である。
図に示すように２基のＦＰＧＡ群で１つのシステムを構成しており、本ＦＰＧＡボードには４基のFPGAがのっているため、少なくとも２つの通信システムを同時に動作可能である。
【００４１】
なお、本発明のＣＰＵ数、ＦＰＧＡ群数は、複数で任意に構成することができる。すなわち、多数の通信システムから高速で最適なシステムを選択する場合には、１個のアクティブなシステムと共に、待機する２個以上のシステムを稼働させてもよく、その場合ＣＰＵ、ＦＰＧＡ群は３基以上の構成を用いてもよい。
【００４２】
さらに、各ＦＰＧＡ（２３）にはそれぞれにコンパクトフラッシュ（登録商標）を読み出すための読出部としてコンパクトフラッシュ（登録商標）インターフェース部（４５）を備え、コンパクトフラッシュ（登録商標）（４６）を挿入すると、該プログラムの情報がコネクタ（１５）を介してメインＣＰＵ（１１）の処理によってメモリ空間（７）であるフラッシュＲＯＭに転送される。
そして、メインＣＰＵ（１１）がフラッシュＲＯＭからＦＰＧＡ（２３）にプログラムを書き込み動作する。
転送及び書き込みの契機は後述する。
【００４３】
なお、本実施例では小型記憶媒体としてコンパクトフラッシュ（登録商標）を用いているが、小型記憶媒体としては半導体素子を用いたものであればどのようなものを用いてもよく、例えばコンパクトフラッシュ（登録商標）カードの他に、メモリースティックカード、スマートメディア、ＳＤカード、マルチメディアカード、ｘＤピクチャカードなどを用いることができる。
【００４４】
本実施例で用いたＦＰＧＡボードの仕様は、ＡＤ変換器は２チャンネルで変換レートが１７０Ｍｓｐｓ、１２ビットであり、ＤＡ変換器は２チャンネルで変換レートが５００Ｍｓｐｓ、１２ビットである。
ＦＰＧＡには、ザイリンクス（Xilinx）（登録商標）のXC2V4000、XC2V6000,XC2V8000（いずれも製品名）を用いている。
【００４５】
図４には、ＣＰＵボード（１０）の詳細な構成を示す。
各ＣＰＵ（１１）（１２）には、ＲＳ２３２Ｃインターフェース（５０）が接続される。
また、システムバス（１３）（１４）には、メモリとしてＳＤＲＡＭ（５１）、フラッシュＲＯＭ（５２）が接続され、フラッシュＲＯＭ（５２）には信号処理にかかるソフトウェアが記憶される。
【００４６】
システムバスには、イーサネット（登録商標）等のネットワークアダプタ（５３）や、音声コーデック処理回路（５４）、ＵＳＢ等のデータ伝送バス（５５）が接続される。これらはシステムの要求に応じて、いずれか１つを設けてもよいし、複数備えてもよい。またその他のインターフェースを含んでもよい。
また、システムバスには上記ＦＰＧＡボードとは別に、ＦＰＧＡ（５６）をそれぞれ配設している。
【００４７】
そして、外部からＣＰＵの処理を規定するプログラムはインターフェース（５７）もしくは（５８）を用いて、フラッシュＲＯＭ（５２）に書き込まれる。その後、該フラッシュＲＯＭからＣＰＵ（１１）（１２）で必要となるプログラムをそれぞれＣＰＵ（１１）に必要なものはＳＤＲＡＭ（５１）、ＣＰＵ（１２）で必要なものはＳＤＲＡＭ（５２）に展開し、プログラムを駆動させる。また、ＤＰＲＡＭはＣＰＵ（１１）（１２）間で共有される情報をやりとりするために用いる。
また、各種通信システムを実現するプログラムは、フラッシュＲＯＭ（５２）及びＦＰＧＡ（５６）に書き込まれ、後述する信号処理を行う。
【００４８】
ＣＰＵボード（１０）に備えられたコンパクトフラッシュ（登録商標）インターフェース部（５７）にコンパクトフラッシュ（登録商標）（５８）を挿入すると、メインＣＰＵ（１１）又はサブＣＰＵ（１２）が各システムバス（１３）（１４）上のフラッシュＲＯＭ（５２）にプログラムを転送する。
プログラムＲＯＭ（５２）からは必要な際にＦＰＧＡ（５６）もしくはＣＰＵ（１１）（１２）を駆動させる場合はそのプログラムをＳＤＲＡＭ（５１）、（５２）にプログラムが書き込みされて、所定の通信システムを実現するデバイスとして機能する。
【００４９】
なお、本実施例のＣＰＵボードは、携帯端末でも使用可能になるよう240MHzで動作する430MIPSのμ-ITRONで動作するＣＰＵ２個から構成されている。
本実施例では、そして以上のプラットフォーム上でW-CDMA及びIEEE802.11a無線ＬＡＮのＩＰ層以下の機能をソフト化した。これらのソフトはユーザの希望、 伝搬路情報等にあわせ自由に変更可能である。
【００５０】
転送及び書込の契機については次の通りである。
本発明はソフトウェア無線機に対するプログラムの書込方法を提供するが、その手順を図５に示す。
プログラムのインストールの際に、まずユーザがＣＰＵボード（１０）、ＦＰＧＡボード（２０）のコンパクトフラッシュ（登録商標）インターフェース部にコンパクトフラッシュ（登録商標）（ＣＦ）を挿入（Ｓ１）する。
【００５１】
そして、ユーザが表示部（２）からＣＦからの読み出しを指示（Ｓ２）すると、図６に示すような画面が表示される。
画面では、コラム（６０）に、ＣＦ中のプログラム一覧が表示（Ｓ３）され、ユーザは所望のプロトコルを選択してインストールボタン（６１）を押下する（Ｓ４）ことにより、フラッシュＲＯＭへの転送（Ｓ５）ができる。
転送の状況はインジケータ（６２）に表示される。
【００５２】
フラッシュＲＯＭにインストールされたプログラム一覧（プロトコル一覧）はコラム（６３）に表示される。ユーザは不要なプロトコルを指示してアンインストールボタン（６４）を押下することにより、いつでも削除することができる。
【００５３】
無線通信ボード（３０）の情報は、本信号制御装置（３）の起動時に自動的にＣＰＵボードのＳＤＲＡＭ（５１）に転送されて、各ＦＰＧＡに書き込まれたプログラムの一覧（６５）の右側にある無線通信ボード情報表示処理部（６６）に表示される。
この表示画面では４つの無線通信ボードが接続された状態を示している。無線通信ボード（３０）の情報とは、無線の周波数帯、出力可能なパワー、出力可能なもしくは受信可能な帯域幅、対応できるシステム名の少なくとも一つの情報が含まれている。
【００５４】
情報欄（６７）から設定対象とする無線通信ボードを選択してユーザがクリックすると、図７のような画面が表示される。
左欄（７０）にはプロトコルの一覧が表示され、追加又は削除のボタン（７１）を押下することで右欄（７２）に該無線通信ボードにおいて使用するプロトコルが選択できる。
【００５５】
右欄（７２）における並びは、上から優先度の高いものであり、無線通信ボードで複数のプロトコルに対応する場合、通信可能な順に上位のプロトコルから選択して用いられる。
【００５６】
フラッシュＲＯＭ（５２）からＣＰＵボード（１０）のＦＰＧＡ及びＦＰＧＡボード（２０）への電子回路構成を示すプログラムの書込の例を図８に示す。
通常、無線通信ボード（３０）からＦＰＧＡボード（２０）の無線通信インターフェース部（４０）を介して受信信号電力、ビット誤り率に代表される切り替えに必要とされるパラメータが測定される。そのパラメータが所定の閾値に達した場合（Ｓ６）、メインＣＰＵ（１１）で検知（Ｓ７）される。
【００５７】
そして、上記で設定した優先度に従いプログラムが所定の時間に実際使用するサブＣＰＵ（１２）とＦＰＧＡ（２３）（２４）に書込処理（Ｓ８）（Ｓ９）される。
このように本発明の書込方法は、サブＣＰＵ及び待機中のＦＰＧＡにプログラムを書き込むことで複数の通信システムに対応することができる。
【００５８】
次に、ＦＰＧＡボード及びＣＰＵボードに上記の異なる通信システムを導入する例を説述する。
まず、W-CDMA用ソフトウェアは、ＦＰＧＡボードに物理層がインストールされる。さらに、ＦＰＧＡ１（２３）には、コーデック処理部が、ＦＰＧＡ２（２４）には変復調処理部がそれぞれインストールされる。
【００５９】
このときの電子回路構成を図９及び図１０に示す。図９はＦＰＧＡ１（２３）で構成する電子回路であり、図中の各ブロック名が示す機能は、次の表１の通りである。なお、表１には該機能に必要なスライス数を示している。
【００６０】
【表１】
2006173666.tif 000003
【００６１】
図１０はＦＰＧＡ２（２４）で構成する電子回路であり、図中の各ブロック名が示す機能は、次の表２の通りである。なお、表２には該機能に必要なスライス数を示している。
【００６２】
【表２】
2006173666.tif 000004
【００６３】
表から分かるように、物理層の容量として、ターボ復号器の容量が大きいがこれはこのソフトがHSDPA対応であるためである。以上の結果からＦＰＧＡ１（２３）は８００万ゲートクラスのＦＰＧＡが、ＦＰＧＡ２（２４）には６００万ゲートクラスのＦＰＧＡが必要になることがわかる。
【００６４】
一方、ＣＰＵボードにはデータリンク層（第２層）、ネットワーク層（第３層）に係る信号処理のプログラムがインストールされる。これによって、例えばＩＰプロトコルによる入出力が可能になる。
ＩＰプロトコルに変換された後は、本装置に設けられるイーサネット（登録商標）アダプタによりパーソナルコンピュータ等と接続し、ＩＰ通信を行うことができる
なお、本装置のＣＰＵボードには第２層及び第３層の処理を少なくとも行うことを要件としており、それ以上のレイヤの処理を行う処理回路を付設してもよい。
【００６５】
本発明は、異なる通信システム間の切り替えが可能であり、例えば上記W-CDMAを左チャネルのＦＰＧＡ群にインストールした状態で、右チャネルのＦＰＧＡ群にIEEE802.11a 無線ＬＡＮシステムをインストールすることができる。
【００６６】
具体的には、W-CDMAのときと同様にＦＰＧＡに物理層(ＦＰＧＡ１ にコーデック、ＦＰＧＡ２に変復調器)、ＣＰＵにデータリンク層、ネットワーク層がインストールされる。なお、IEEE802.11aではコーデック処理を要さないため、実際にはＦＰＧＡ１にはＣＰＵボードとのインターフェースのみになる。
IEEE802.11a用のＦＰＧＡ１およびＦＰＧＡ２に入るソフトウェアの構成を図１１に、そして各ブロック名の内容及び使用するＦＰＧＡスライス数を表３に示す。
【００６７】
【表３】
2006173666.tif 000005
【００６８】
表３より、ＦＰＧＡ２は20000スライスすなわち600万ゲートクラスのＦＰＧＡが必要になるが、ＦＰＧＡ１はＣＰＵインターフェースのみなので700スライスである。
すなわち本来600万ゲートクラスのＦＰＧＡ１つで構築可能であることがわかる。また、W-CDMA、IEEE802.11a 共通して、直交変復調はデジタル信号処理で行っている。
【００６９】
そして、ＦＰＧＡボード（２０）と接続する無線通信ボード（３０）としては、例えば５ＧＨｚ帯用のボード及び２ＧＨｚ帯用のボードを備えておく。該無線通信ボードには予め対応する周波数帯域等の情報を保持させておき、上記シリアルインターフェース（４０）を通して、接続した無線通信ボード（３０）の種類を通知する。また該インターフェース（４０）を通しては、受信信号レベルやビット誤り率等の受信状況に関する情報も通知することができる。
【００７０】
無線通信ボードには、無線周波数信号と、中間周波数信号又はベースバンド信号とを周波数変換する周波数変換回路を備えている。周波数変換回路では、周波数シンセサイザから出力された局部発振信号とミキシングされて周波数変換を行う。本技術は周知である。もちろん、無線通信ボードには図示しないアンテナが付設される。
周波数シンセサイザから発生される局部発振信号の周波数はＦＰＧＡボードからの制御信号によって指示される。
【００７１】
アナログ信号である中間周波数信号又はベースバンド信号は、送信時にはＦＰＧＡボードのＤＡ変換器（４２）により出力するものであり、受信時には無線通信ボードからＦＰＧＡボードのＡＤ変換器（４２）に送出されるものである。
ＦＰＧＡボード（２０）では、無線通信ボード（３０）に対して可能な無線通システムを対応付けし、ＣＰＵボード（１０）、ＦＰＧＡボード（２０）、無線通信ボード（３０）が連携して無線通信を行う。
【図面の簡単な説明】
【００７２】
【図１】本発明のソフトウェア無線機の全体構成図である。
【図２】本発明のソフトウェア無線機における信号処理装置の全体構成図である。
【図３】本発明のプログラマブル信号処理装置の構成図である。
【図４】本発明の中央制御信号処理装置の構成図である。
【図５】フラッシュＲＯＭへの転送手順を示す流れ図である。
【図６】本発明による書込手順を実現する表示部の表示画像である。
【図７】本発明による書込手順を実現する表示部の表示画像である。
【図８】ＦＰＧＡへの書込手順を示す流れ図である。
【図９】W-CDMA通信時にFPGA1にプログラムする電子回路の構成図である。
【図１０】W-CDMA通信時にFPGA2にプログラムする電子回路の構成図である。
【図１１】IEEE802.11a通信時にFPGA群にプログラムする電子回路の構成図である。
【符号の説明】
【００７３】
１    ソフトウェア無線機
２    表示装置
３    信号処理装置
４    表示部
５    入力部
６    ＦＰＧＡ
７    メモリ空間
８    読出部
９    コンパクトフラッシュ（登録商標）
１０    ＣＰＵボード
１１    メインＣＰＵ
１２    サブＣＰＵ
１３    システムバス
１４    システムバス
１５    コネクタ
１６    コネクタ
２０    ＦＰＧＡボード
２１    左チャネルのＦＰＧＡ群
２２    右チャネルのＦＰＧＡ群
２３    ＦＰＧＡ
２４    ＦＰＧＡ
３０    無線通信ボード
【図１】
2006173666.tif 000006
【図２】
2006173666.tif 000007
【図３】
2006173666.tif 000008
【図４】
2006173666.tif 000009
【図５】
2006173666.tif 000010
【図６】
2006173666.tif 000011
【図７】
2006173666.tif 000012
【図８】
2006173666.tif 000013
【図９】
2006173666.tif 000014
【図１０】
2006173666.tif 000015
【図１１】
2006173666.tif 000016