(57)【要約】【課題】撮像装置において隣接画素への電荷の漏れ込みが効果的に低減される構造を提供する。【解決手段】撮像装置は、光電変換部（２０２、２０３）と、導電線（Ｖｃｃ）に接続されていて、光電変換部（２０２、２０３）で生成された電荷のうち余剰電荷を収集して導電線（Ｖｃｃ）に排出する半導体領域（３０６）と、素子分離領域（２０９）の下に形成されたチャネルストッパー領域（２０７）とを備える。半導体領域（３０６）は、その下端がチャネルストッパー領域（２０７）の下端よりも深くなるように形成される。【選択図】図３
2006319003.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、
導電線に接続されていて、前記光電変換部で生成された電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、
前記光電変換部の周囲に形成された素子分離領域と、
前記素子分離領域の下に形成されたチャネルストッパー領域とが半導体基板に配され、
前記半導体領域は、前記半導体基板の前記光電変換部が配された一主面を基準に、前記半導体基板の前記チャネルストッパー領域よりも深くまで形成されている、
ことを特徴とする撮像装置。
【請求項２】
前記導電線は、電源線を含むことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記光電変換部で生成された電荷に対応する信号を増幅する増幅部を更に備え、
前記導電線は、前記増幅部から出力される信号を伝送する出力線を含む、
ことを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記光電変換部の周囲に前記光電変換部で生成された第１導電型の電荷に対するポテンシャル障壁を形成するポテンシャル障壁領域を更に備え、
前記半導体領域は、前記ポテンシャル障壁領域に接触している、
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の撮像装置。
【請求項５】
前記半導体領域の不純物濃度は、前記チャネルストッパー領域及び前記ポテンシャル障壁領域の不純物濃度よりも高いことを特徴とする請求項４に記載の撮像装置。
【請求項６】
１つの前記光電変換部に対して複数の前記半導体領域を備えることを特徴とする請求項１乃至請求項５のいずれか１項に記載の撮像装置。
【請求項７】
前記光電変換部で生成された電荷が転送されるフローティングディフュージョン領域と、
前記フローティングディフュージョン領域の電荷をリセットするリセットトランジスタとを備え、
前記半導体領域は、前記リセットトランジスタの、前記導電線に接続された拡散領域を含む、
ことを特徴とする請求項１に記載の撮像装置。
【請求項８】
前記光電変換部で生成された電荷が転送されるフローティングディフュージョン領域と、
前記フローティングディフュージョン領域に転送された電荷に対応する信号を増幅する増幅トランジスタとを備え、
前記半導体領域は、前記増幅トランジスタの、前記導電線に接続された拡散領域を含む、
ことを特徴とする請求項１に記載の撮像装置。
【請求項９】
光電変換部と、
導電線に接続されていて、前記光電変換部で生成された第１導電型の電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、
前記光電変換部の周囲に前記第１導電型の電荷に対するポテンシャル障壁を形成するポテンシャル障壁領域とを備え、
前記半導体領域は、前記ポテンシャル障壁領域に接触している、
ことを特徴とする撮像装置。
【請求項１０】
前記導電線は、電源線を含むことを特徴とする請求項９に記載の撮像装置。
【請求項１１】
前記光電変換部で生成された電荷に対応する信号を増幅する増幅部を更に備え、
前記導電線は、前記増幅部から出力される信号を伝送する出力線を含む、
ことを特徴とする請求項９に記載の撮像装置。
【請求項１２】
光電変換部と、
導電線に接続されていて、前記光電変換部で生成された電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、
前記光電変換部で生成された電荷が転送されるフローティングディフュージョン領域とを備え、
前記半導体領域は、前記半導体領域の下端が前記フローティングディフュージョン領域の下端よりも深くなるように形成されている、
ことを特徴とする撮像装置。
【請求項１３】
前記導電線は、電源線を含むことを特徴とする請求項１２に記載の撮像装置。
【請求項１４】
前記導電線は、出力線を含み、
前記出力線には、前記フローティングディフュージョン領域に転送された電荷の量に対応する信号を増幅した信号が出力される、
ことを特徴とする請求項１２に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関する。
【背景技術】
【０００２】
従来は、撮像装置としては、ＣＣＤ型撮像装置を用いる例が多かったが、最近では、画素内に増幅素子を有する増幅型撮像装置（ＣＭＯＳ型撮像装置）の利点が見直されている。ＣＭＯＳ型撮像装置は、ＣＣＤ型撮像装置に比較して画質が劣るといわれてきた。しかしながら、ＣＭＯＳ型撮像装置は、１）低ノイズ、２）低消費電力、３）単一電源駆動が可能、４）受光部と周辺回路とを同一プロセスで製造可能、という様々な利点を有する。
【０００３】
ＣＭＯＳ型撮像装置では、フォトダイオードで得られた信号電荷が隣接画素へ漏れ込むことが画質の低下の一因となりうる。このような課題に関連して、特許文献１には、画素を微細化したＣＭＯＳ型撮像装置に適したオーバーフロードレイン構造として、フォトダイオードの少なくとも２方向を囲む拡散領域で構成された横型オーバーフロードレイン構造が開示されている。
【０００４】
なお、特許文献２には、フォトダイオードの周囲にポテンシャル障壁を設けることにより、フォトダイオードで生成された信号電荷が隣接するトランジスタのソース・ドレイン領域に吸収されにくくすることにより感度を高める構成が開示されている。
【特許文献１】特開２０００−２６０９７１号公報
【特許文献２】特開２００４−１９３５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
横型オーバーフロードレイン構造を有する撮像装置において、画素が小さくなると隣接画素間の距離が縮まるので、隣接画素への電荷の漏れ込みの防止に対する要求が更に厳しくなる。なお、特許文献１では、横型オーバーフロードレイン構造における深さ方向の構造については言及されていない。
【０００６】
本発明は、上記の課題に鑑みてなされたものであり、例えば、隣接画素への電荷の漏れ込みが効果的に低減される構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の側面は、撮像装置に係り、光電変換部と、導電線に接続されていて、前記光電変換部で生成された電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、前記光電変換部の周囲に形成された素子分離領域と、前記素子分離領域の下に形成されたチャネルストッパー領域とが半導体基板に配され、前記半導体領域が、前記半導体基板の前記光電変換部が配された一主面を基準に、前記半導体基板の前記チャネルストッパー領域よりも深くまで形成されていることを特徴とする。
【０００８】
本発明の第２の側面に係る撮像装置は、光電変換部と、導電線に接続されていて、前記光電変換部で生成された第１導電型の電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、前記光電変換部の周囲に前記第１導電型の電荷に対するポテンシャル障壁を形成するポテンシャル障壁領域とを備え、前記半導体領域が前記ポテンシャル障壁領域に接触していることを特徴とする。
【０００９】
本発明の第３の側面に係る撮像装置は、光電変換部と、導電線に接続されていて、前記光電変換部で生成された電荷のうち余剰電荷を収集して前記導電線に排出する半導体領域と、前記光電変換部で生成された電荷が転送されるフローティングディフュージョン領域とを備え、前記半導体領域は、前記半導体領域の下端が前記フローティングディフュージョン領域の下端よりも深くなるように形成されていることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、隣接画素への電荷の漏れ込みが効果的に低減される構造を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
【００１２】
［第１実施形態］
図１は、本発明の好適な実施形態の撮像装置（ＣＭＯＳ型撮像装置）における１つの画素の等価回路図である。図２は、図１に示す１つの画素１０の構成例を示すレイアウト図である。なお、撮像装置を構成する画素は、図１及び図２に示す例に限定されるものではなく種々の構成を有しうる。
【００１３】
図１及び図２に示す画素１０は、フォトダイオード（光電変換部）１００、転送トランジスタ１０１、リセットトランジスタ１０２、増幅トランジスタ１０３、選択トランジスタ１０４、電源線Ｖｃｃ、出力線１０６を含んで構成される。
【００１４】
フォトダイオード１００は、そのアノードが接地線に接続され、そのカソードが転送トランジスタ１０１のソースに接続されている。転送トランジスタのソースがフォトダイオードのカソードを兼ねることも可能である。転送トランジスタ１０１のドレインがフローティングディフュージョン領域ＦＤを構成し、そのゲート１０１ｇが転送信号線に接続されている。リセットトランジスタ１０２は、そのドレインが電源線Ｖｃｃに接続され、そのソースがフローティングディフュージョン領域ＦＤを構成し、そのゲート１０２ｇがリセット信号線に接続されている。増幅トランジスタ１０３は、そのドレインが電源線Ｖｃｃに接続され、そのソースが選択トランジスタ１０４のドレインに接続され、そのゲート１０３ｇがフローティングディフュージョン領域ＦＤに接続されている。選択トランジスタ１０４は、そのドレインが増幅トランジスタ１０３のソースに接続され、そのソースが出力線１０６に接続され、そのゲート１０４ｇが垂直選択回路（不図示）によって駆動される垂直選択線に接続されている。なお、図１及び図２に示す構成は、第１実施形態のほか、第２〜第６実施形態においても参照される。
【００１５】
本発明の第１実施形態では、電源線Ｖｃｃに接続される拡散領域をその下端がチャネルストッパーの下端よりも深くなるように形成することにより該拡散領域をオーバーフロードレインとして機能させ、余剰電荷を該拡散領域を通して吸い出して電源線に排出する。なお、ここでいう“下”とは、半導体基板の素子が形成される一主面を基準に、半導体基板の深さ方向を下方向としている。よって、半導体基板の光電変換部が配された一主面を基準に、チャネルストッパー領域よりも深くまで形成しているということもできる。また、各半導体領域が存在する領域の外縁は、周囲の領域と不純物濃度が略一致する箇所である。周囲の領域が反対導電型である場合には、ＮＥＴ濃度が略ゼロとなる箇所である。
【００１６】
図３は、本発明の第１実施形態の撮像装置の模式的な断面図であり、図２のレイアウト図におけるＡ−Ａ’断面に相当する。図４は、本発明の第１実施形態の撮像装置の模式的な断面図であり、図２のレイアウト図におけるＢ−Ｂ’断面に相当する。
【００１７】
２０１は、第１導電型（ここでは、例示としてＮ型）の半導体基板である。２０３は、第１導電型の半導体としてのＮ型半導体領域（Ｎ型エピ領域）である。ここで、Ｎ型半導体領域２０３は、ウェルではなく、Ｎ型半導体基板２０１の上層部であってもよい。２０２は、Ｎ型半導体領域２０３と共にフォトダイオード１００を構成する第２導電型の半導体領域としてのＰ形半導体領域である。またこのＰ型半導体領域は基板側に電荷が漏れ出ないためのポテンシャル障壁としても機能している。２０５は、フォトダイオード１００で発生した信号電荷を蓄積するための第１導電型の信号電荷蓄積領域であり、Ｎ型半導体領域２０３よりも不純物濃度が濃い領域である。
【００１８】
２０８は、フォトダイオード１００を埋め込み型のフォトダイオードとするための表面Ｐ型領域である。２０４は、Ｎ型半導体と反対の導電型であるＰ型のポテンシャル障壁領域である。本実施形態では、光電変換によって発生した電荷のうち、電子を信号電荷として用いる。この電子に対してポテンシャル障壁となる様にＰ型のポテンシャル障壁領域としている。ここで、ポテンシャル障壁領域は、その周囲の領域と比較して、電子の移動の妨げになるような領域である。２０７は、素子分離用絶縁膜２０９の下にＰ型半導体で形成されたチャネルストッパー領域である。Ｖｃｃは、導電線で構成された電源線であり、リセットトランジスタ１０２の第１導電型のドレイン領域（拡散領域）３０６と接続されている。
【００１９】
４０３は、第１導電型のフローティングディフュージョン領域ＦＤとコンタクトプラグを介してオーミック接触するとともに増幅トランジスタ１０３のゲート電極１０３ｇとコンタクトプラグを介して接続するための導電線である。１０２ｇは、リセットトランジスタ１０２のゲート電極、４０２は、増幅トランジスタ１０３の第１導電型のソース領域（拡散領域）であり、選択トランジスタ１０４のドレイン領域（拡散領域）でもある。１０４ｇは、選択トランジスタ１０４のゲート電極、２１０は、選択トランジスタ１０４の第１導電型のソース領域（拡散領域）であり、出力線１０６に接続されたコンタクトプラグとオーミック接触する。
【００２０】
図３及び図４に例示的に示すように、第１導電型の拡散領域３０６の下端がチャネルストッパー２０７の下端よりも深くなるように拡散領域３０６が形成されている。拡散領域３０６は、オーバーフロードレインとして機能する。信号電荷蓄積部２０５の深い位置から溢れ出した余剰電荷は、拡散領域３０６を通して効果的に吸い出されて電源線Ｖｃｃに排出される。これによって、隣接画素及び自身の画素内のＦＤへの電荷の漏れこみが抑制される。
【００２１】
オーバーフロードレインとして機能する第１導電型の拡散領域３０６は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域３０６は、例えば、拡散領域３０６とすべき領域に砒素や燐を打ち込むことによって形成されうる。
【００２２】
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域３０６の下端をＰ型のポテンシャル障壁領域２０４の最もポテンシャルが低い位置より深くし、拡散領域３０６とポテンシャル障壁領域２０４とを接触させるとより効果的である。ここで、接触させるとは、拡散領域３０６の周囲の一部が、ポテンシャル障壁領域２０４に囲まれている状態をいう。接触させるためには、製造工程において、２０４が存在すると考えられる領域まで拡散領域３０６が配されるように、イオン注入時のドーズ量、加速電圧、熱処理条件を決めて形成すればよい。
【００２３】
図４に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域３０６の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域３０６は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。
【００２４】
拡散領域３０６の不純物濃度は、Ｐ型のチャネルストッパー２０７及びＰ形のポテンシャル障壁領域２０４よりも濃くされることが好ましい。
【００２５】
オーバーフロードレインとして機能する第１導電型の拡散領域３０６は、過剰電荷が他の第１導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオード１００に近い位置に形成されるのが好ましい。
【００２６】
なお、ここでは、材料基板である基板２０１を「半導体基板」と表現しているが、このような材料基板が処理されて、例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を半導体基板と呼ぶこともできる。
［第２実施形態］
本発明の第２実施形態では、出力線に接続された拡散領域をその下端がチャネルストッパーの下端よりも深くなるように形成することにより該拡散領域をオーバーフロードレインとして機能させ、余剰電荷を該拡散領域を通して吸い出して出力線に排出する。
【００２７】
図５は、本発明の第２実施形態の撮像装置の模式的な断面図であり、図２のレイアウト図におけるＣ−Ｃ’断面に相当する。図６は、本発明の第２実施形態の撮像装置の模式的な断面図であり、図２のレイアウト図におけるＢ−Ｂ’断面に相当する。なお、図１〜図４に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
【００２８】
図５及び図６において、２０６は、増幅トランジスタ１０３のドレイン領域としての第１導電型の拡散領域である。この実施形態では、拡散領域２０６は、その下端がチャネルストッパー２０７の下端と同一深さ又はチャネルストッパー２０７の下端よりも浅くなるように形成されている。
【００２９】
図５及び図６において、５１０は、選択トランジスタ１０４の第１導電型のソース領域（拡散領域）であり、出力線１０６に接続されたコンタクトプラグとオーミック接触する。第１導電型の拡散領域５１０は、オーバーフロードレインとして機能する。第１導電型の拡散領域５１０は、その下端がチャネルストッパー２０７の下端よりも深くなるように形成されている。
【００３０】
電荷蓄積部２０５の深い位置から溢れ出した余剰電荷は、拡散領域５１０を通して効果的に吸い出されて出力線１０６に排出される。これによって、隣接画素及び自身の画素内のＦＤへの電荷の漏れこみが抑制される。
【００３１】
オーバーフロードレインとして機能する第１導電型の拡散領域５１０は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域５１０は、例えば、拡散領域５１０とすべき領域に砒素や燐を打ち込むことによって形成されうる。余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域５１０の下端をＰ型のポテンシャル障壁領域２０４の最もポテンシャルが低い位置より深くし、拡散領域５１０とポテンシャル障壁領域２０４を接触させるとより効果的である。
【００３２】
図６に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域５１０の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域５１０は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。
【００３３】
拡散領域５１０の不純物濃度は、Ｐ型のチャネルストッパー２０７及びＰ形のポテンシャル障壁領域２０４よりも濃くされることが好ましい。
【００３４】
オーバーフロードレインとして機能する第１導電型の拡散領域５１０は、過剰電荷が他の第１導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオード１００に近い位置に形成されるのが好ましい。
【００３５】
［第３実施形態］
図７は、本発明の第３実施形態の撮像装置の模式的な断面図であり、図２のレイアウト図におけるＢ−Ｂ’断面に相当する。なお、図１〜図６に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
【００３６】
この実施形態では、リセットトランジスタ１０２の第１導電型のドレイン領域（拡散領域）３０６の下端と選択トランジスタ１０３の第１導電型のソース領域（拡散領域）５１０の下端がチャネルストッパー２０７の下端よりも深くなっている。第１導電型の拡散領域３０６、第１導電型の拡散領域５１０は、共にオーバーフロードレインとして機能し、余剰電荷をそれぞれ電源線Ｖｃｃ、出力線１０６に排出する。これによって、隣接画素及び自身の画素内のＦＤへの画素の漏れこみが抑制される。
【００３７】
以上のように、この実施形態では、１画素について２つのオーバーフロードレインが設けられている。更に、１画素について３以上のオーバーフロードレインを設けることもできる。
【００３８】
オーバーフロードレインとして機能する第１導電型の拡散領域３０６、５１０は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域３０６、５１０は、例えば、拡散領域３０６、５１０とすべき領域に砒素や燐を打ち込むことによって形成されうる。余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域３０６、５１０の下端は、Ｐ型のポテンシャル障壁２０４の最もポテンシャルが低い位置より深くするとより効果的である。
【００３９】
図７に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域３０６、５１０の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域３０６、５１０は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。
【００４０】
拡散領域３０６、５１０の不純物濃度は、Ｐ型のチャネルストッパー２０７及びＰ形のポテンシャル障壁２０４よりも濃くされることが好ましい。
【００４１】
また、オーバーフロードレインとして機能する第１導電型の拡散領域３０６、５１０は、過剰電荷が他の第１導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオードに近い位置に形成されるのが好ましい。
【００４２】
［第４実施形態］
図８は、本発明の第４実施形態の撮像装置の模式的な断面図であり、図２のレイアウト図におけるＡ−Ａ’断面に相当する。図９は、本発明の第４実施形態の撮像装置の模式的な断面図であり、図２のレイアウト図におけるＢ−Ｂ’断面に相当する。
【００４３】
８０１は、第１導電型（ここでは、例示としてＮ形）の半導体基板である。８０２は、第２導電型の半導体としてのＰ型ウェル領域である。８０５は、Ｐ型ウェル領域８０２と共にフォトダイオード１００を構成する第１導電型半導体領域としてのＮ型半導体領域である。入射光によって発生した信号電荷は、Ｎ型半導体領域（信号電荷蓄積領域）８０５に蓄積される。
【００４４】
８０７は、素子分離用絶縁膜８０９の下に形成されたチャネルストッパーであり、Ｐ型ウェル８０２より不純物濃度が高い。Ｖｃｃは、電源線であり、リセットトランジスタ１０２の第１導電型のドレイン領域８０６と接続されている。第１導電型のドレイン領域（拡散領域）８０６は、増幅トランジスタ１０３のドレイン領域でもある。
【００４５】
９０３は、第１導電型のフローティングディフュージョン領域ＦＤとコンタクトプラグを介してオーミック接触するとともに増幅トランジスタ１０３のゲート電極１０３ｇとコンタクトプラグを介して接続される。１０２ｇは、リセットトランジスタ１０２のゲート電極、９０２は、増幅トランジスタ１０２の第１導電型のソース領域（拡散領域）であり、選択トランジスタ１０４のドレイン領域（拡散領域）でもある。１０４ｇは、選択トランジスタ１０４のゲート電極、９１０は、選択トランジスタ１０４の第１導電型のソース領域（拡散領域）であり、出力線１０６に接続されたコンタクトプラグとオーミック接触する。
【００４６】
図８及び９に例示的に示すように、第１導電型の拡散領域８０６の下端がチャネルストッパー８０７の下端よりも深くなるように拡散領域８０６が形成されている。電荷蓄積部８０５の深い位置から溢れ出した余剰電荷は、拡散領域８０６によって効果的に吸い出されて電源線Ｖｃｃに排出される。これによって、隣接画素及び自身の画素内のＦＤへの電荷の漏れこみが抑制される。
【００４７】
一般に、図８及び図９に示すようなウェル構造では、溢れた余剰電荷が基板の深さ方向（縦方向）と横（水平）方向へ拡散するが、その拡散成分が隣接画素へ流入する確率は、画素の微細化が進むにつれて高くなる。また感度を向上させるためにＰウェルを深く形成した場合にも同様に高くなる。したがって、微細化が進むにつれて、深い拡散領域で構成されるオーバーフロードレインの効果が顕著になる。
【００４８】
オーバーフロードレインとして機能する第１導電型の拡散領域８０６は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域８０６は、例えば、拡散領域８０６とすべき領域に砒素や燐を打ち込むことによって形成されうる。
【００４９】
図９に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域８０６の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域８０６は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。拡散領域８０６の不純物濃度は、Ｐ型のチャネルストッパー８０７よりも濃くされることが好ましい。
【００５０】
オーバーフロードレインとして機能する第１導電型の拡散領域８０６は、過剰電荷が他の第１導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオードに近い位置に形成されるのが好ましい。
【００５１】
なお、ここでは、材料基板である基板８０１を「半導体基板」と表現しているが、このような材料基板が処理されて、例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を半導体基板と呼ぶこともできる。
［第５実施形態］
図１０は、本発明の第５実施形態の撮像装置の模式的な断面図であり、図２のレイアウト図におけるＣ−Ｃ’断面に相当する。図１１は、本発明の第５実施形態の撮像装置の模式的な断面図であり、図２のレイアウト図におけるＢ−Ｂ’断面に相当する。なお、図８及び図９に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
【００５２】
図１０及び図１１において、１００６は、増幅トランジスタ１０３のドレイン領域としての第１導電型の拡散領域である。この実施形態では、拡散領域１００６は、その下端がチャネルストッパー８０７の下端と同一深さ又はチャネルストッパー８０７の下端よりも浅くなるように形成されている。
【００５３】
図１０及び図１１において、１０１０は、選択トランジスタ１０４の第１導電型のソース領域（拡散領域）であり、コンタクトプラグを介して出力線１０６とオーミック接触する。第１導電型の拡散領域１０１０は、オーバーフロードレインとして機能する。第１導電型の拡散領域１０１０は、その下端がチャネルストッパー８０７の下端よりも深くなるように形成されている。
【００５４】
電荷蓄積部８０５の深い位置から溢れ出した余剰電荷は、拡散領域１０１０によって効果的に吸い出されて出力線１０６に排出される。これによって、隣接画素及び自身の画素内のＦＤへの電荷の漏れこみが抑制される。  オーバーフロードレインとして機能する第１導電型の拡散領域１０１０は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域１０１０は、例えば、拡散領域１０１０とすべき領域に砒素や燐を打ち込むことによって形成されうる。図１０及び図１１に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域１０１０の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域１０１０は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。
【００５５】
拡散領域１０１０の不純物濃度は、Ｐ型のチャネルストッパー８０７よりも濃くされることが好ましい。
【００５６】
オーバーフロードレインとして機能する第１導電型の拡散領域１０１０は、過剰電荷が他の第１導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオードに近い位置に形成されるのが好ましい。
【００５７】
［第６実施形態］
図１２は、本発明の第６実施形態の撮像装置の模式的な断面図であり、図２のレイアウト図におけるＢ−Ｂ’断面に相当する。なお、図８〜図１１に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
【００５８】
この実施形態では、リセットトランジスタ１０２の第１導電型のドレイン領域８０６の下端と選択トランジスタ１０３の第１導電型のソース領域１０１０の下端がチャネルストッパー８０７の下端よりも深くなっている。第１導電型のドレイン領域８０６及び第１導電型のソース領域１０１０は、共にオーバーフロードレインとして機能し、それぞれ余剰電荷を吸い出して電源線Ｖｃｃ、出力線１０６に排出する。これによって、隣接画素及び自身の画素内のＦＤへの画素の漏れこみが抑制される。
【００５９】
以上のように、この実施形態では、１画素について２つのオーバーフロードレインが設けられている。更に、１画素について３以上のオーバーフロードレインを設けることもできる。
【００６０】
オーバーフロードレインとして機能する第１導電型の拡散領域８０６、１０１０は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域８０６、１０１０は、例えば、拡散領域８０６、１０１０とすべき領域に砒素や燐を打ち込むことによって形成されうる。また、図１２に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域８０６、１０１０の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域８０６、１０１０は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。拡散領域８０６、１０１０の不純物濃度は、Ｐ型のチャネルストッパー２０７よりも濃くされることが好ましい。
【００６１】
また、オーバーフロードレインとして機能する第１導電型の拡散領域８０６、１０１０は、過剰電荷が他の第１導電型の拡散領域に漏れこむ確率をより低減させるために、フォトダイオードに近い位置に形成されるのが好ましい。
【００６２】
［第７実施形態］
図１３（ａ）は、本発明の好適な実施形態の撮像装置における２つの画素で増幅素子が共通に配されて構成される画素ユニットの等価回路図である。図１３（ｂ）は、図１３（ａ）に示す画素ユニット２０の構成例を示すレイアウト図である。この実施形態の撮像装置では、１つの画素ユニット２０が２つの画素で構成され、２つの画素のフローティングディフュージョン領域が相互に導電線によって連結されている。画素ユニット２０は、図１３（ｂ）において上下及び左右にマトリクス状に配列される。
【００６３】
なお、撮像装置を構成する画素ユニットは、図１３（ａ）、（ｂ）に示す例に限定されるものではなく種々の構成を有しうる。図１３（ａ）、（ｂ）に示す構成は、第７実施形態のほか、第８、第９実施形態においても参照される。
【００６４】
図１４は、本発明の第７実施形態の撮像装置の模式的な断面図であり、図１３（ｂ）のレイアウト図におけるＢ−Ｂ’断面に相当する。図１５は、本発明の第７実施形態の撮像装置の模式的な断面図であり、図１３（ｂ）のレイアウト図におけるＡ−Ａ’断面に相当する。
【００６５】
図１３（ａ）、（ｂ）において、１３００ａは、第１画素のフォトダイオード（光電変換部）、１３０１ａは、第１画素の転送トランジスタである。１３００ｂは、第２画素のフォトダイオード（光電変換部）、１３０１ｂは、第２画素の転送トランジスタである。１３０２はリセットランジスタ、１３０３は増幅トランジスタ、Ｖｃｃは電源線、１３０５は出力線である。この構成例では、出力線１３０５の電位によってフォトダイオード１３００ａ、１３００ｂ及びフローティングディフュージョン領域ＦＤａ、ＦＤｂがリセットされる。
【００６６】
フォトダイオード１３００ａ、１３００ｂは、そのアノードが接地線に接続され、そのカソードが転送トランジスタ１３０１ａ、１３０１ｂのソースに接続されている。もしくは転送トランジスタのソースがフォトダイオードのカソードを兼ねていてもよい。転送トランジスタ１３０１ａ、１３０１ｂは、そのソースがフォトダイオード１３００ａ、１３００ｂのカソードに接続され、そのドレインがフローティングディフュージョン領域ＦＤａ、ＦＤｂを構成し、そのゲート１３０１ａｇ、１３０１ｂｇが転送信号線に接続されている。リセットトランジスタ１３０２は、そのドレインが出力線１３０５に接続され、そのソースがフローティングディフュージョン領域ＦＤｂを構成し、そのゲート１３０２ｇがリセット信号線に接続されている。増幅トランジスタ１３０３は、そのドレインが電源線Ｖｃｃに接続され、そのソースが出力線１３０５に接続され、そのゲート１３０３ｇがフローティングディフュージョン領域ＦＤａ、ＦＤｂに接続されている。
【００６７】
図１４及び図１５において、１４０１は、第１導電型（ここでは、例示としてＮ型）の半導体基板である。１４０３は、第１導電型の半導体としてのＮ型半導体領域（Ｎ型エピ領域）である。ここで、Ｎ型半導体領域１４０３は、Ｎ型半導体基板１４０１の上層部であってもよい。１４０２は、Ｎ型半導体領域１４０３と共にフォトダイオードを構成する第２導電型の半導体領域としてのＰ型半導体領域である。１４０５ａ、１４０５ｂは、それぞれ第１画素、第２画素のフォトダイオード１３００ａ、１３００ｂで発生した信号電荷を集めて蓄積するための第１導電型の信号電荷蓄積領域であり、Ｎ型半導体領域１４０３よりも不純物濃度が濃い領域である。
【００６８】
１４０８ａ、１４０８ｂは、フォトダイオード１３００ａ、１３００ｂを埋め込み型のフォトダイオードとするための表面Ｐ型領域である。１４０４は、Ｎ型半導体と反対の導電型であるＰ型のポテンシャル障壁領域である。１４０６は、素子分離用絶縁膜１４０７の下にＰ型半導体で形成されたチャネルストッパーである。
【００６９】
１４０９は、リセットトランジスタ１３０２の第１導電型のドレイン領域（拡散領域）であり、コンタクトプラグを介して出力線１３０５とオーミック接触する。１４１０は、増幅トランジスタ１３０３の第１導電型のソース領域（拡散領域）であり、コンタクトプラグを介して出力線１３０５とオーミック接触する。１４１１は、増幅トランジスタ１３０３の第１導電型のドレイン領域（拡散領域）であり、コンタクトプラグを介して電源線Ｖｃｃとオーミック接触する。１３０３ｇは、増幅トランジスタ１３０３のゲート電極である。
【００７０】
リセットトランジスタ１３０２のドレイン領域１４０９と増幅トランジスタ１３０３のソース領域１４１０は、その下端がチャネルストッパー１４０６又は他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端よりも深くなるように形成されている。第１画素の信号電荷蓄積領域１４０５ａから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット（図１３（ｂ）において上方側に配置されている画素ユニット）のリセットトランジスタ１３０２のドレイン領域１４０９を通して出力線１３０５に吸い出され、第２画素の信号電荷蓄積領域１４０５ｂから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ１３０３のソース領域１４１０を通して出力線１３０５に吸い出される。
【００７１】
自ユニットのリセットトランジスタ１３０２のドレイン領域１４０９は、自ユニットに隣接する画素ユニット（図１３（ｂ）において下方側に配置されている画素ユニット）における第１画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。このように、余剰電荷が出力線１３０５に吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
【００７２】
オーバーフロードレインとして機能する第１導電型の拡散領域１４０９、１４１０は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域１４０９、１４１０は、例えば、拡散領域１４０９、１４１０とすべき領域に砒素や燐を打ち込むことによって形成されうる。
【００７３】
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域１４０９、１４１０の下端をＰ型のポテンシャル障壁領域１４０４の最もポテンシャルが低い位置より深くし、拡散領域１４０９、１４１０とポテンシャル障壁領域１４０４とを接触させるとより効果的である。
【００７４】
図１４に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域１４０９、１４１０の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域１４０９、１４１０は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。拡散領域１４０９、１４１０の不純物濃度は、Ｐ型のチャネルストッパー１４０６及びＰ形のポテンシャル障壁領域１４０４よりも濃くされることが好ましい。
【００７５】
なお、ここでは、材料基板である基板１４０１を「半導体基板」と表現しているが、このような材料基板が処理されて、例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を半導体基板と呼ぶこともできる。
［第８実施形態］
図１６は、本発明の第８実施形態の撮像装置の模式的な断面図であり、図１３（ｂ）のレイアウト図におけるＢ−Ｂ’断面に相当する。図１７は、本発明の第８実施形態の撮像装置の模式的な断面図であり、図１３（ｂ）のレイアウト図におけるＡ−Ａ’断面に相当する。なお、図１４及び図１５に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
【００７６】
図１６及び図１７に例示的に示すように、リセットトランジスタ１３０２のドレイン領域１４０９と増幅トランジスタ１３０３のドレイン領域１６１１は、その下端がチャネルストッパー１４０６又は他の第１導電型の拡散領域の下端よりも深くなるように形成されている。第１画素の信号電荷蓄積領域１６０５ａから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット（図１３（ｂ）において上方側に配置される画素ユニット）のリセットトランジスタ１３０２のドレイン領域１４０９を通して出力線に吸い出される。第２画素の信号電荷蓄積領域１４０５ｂから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ１３０３の第１導電型のドレイン領域１６１１を通して電源線Ｖｃｃに吸い出される。
【００７７】
自ユニットのリセットトランジスタ１３０２のドレイン領域１４０９は、自ユニットに隣接する画素ユニット（図１３（ｂ）において下方側に配置されている画素ユニット）における第１画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。
【００７８】
このように、余剰電荷が出力線１３０５及び電源線Ｖｃｃに吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
【００７９】
オーバーフロードレインとして機能する第１導電型の拡散領域１４０９、１６１１は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域１４０９、１６１１は、例えば、拡散領域１４０９、１６１１とすべき領域に砒素や燐を打ち込むことによって形成されうる。
【００８０】
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域１４０９、１６１１の下端をＰ型のポテンシャル障壁領域１４０４の最もポテンシャルが低い位置より深くし、拡散領域１４０９、１６１１とポテンシャル障壁領域１４０４とを接触させるとより効果的である。
【００８１】
図１６及び図１７に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域１４０９、１６１１の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域１４０９、１６１１は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。拡散領域１４０９、１６１１の不純物濃度は、Ｐ型のチャネルストッパー１４０６及びＰ形のポテンシャル障壁１４０４よりも濃くされることが好ましい。
【００８２】
［第９実施形態］
図１８は、本発明の第９実施形態の撮像装置の模式的な断面図であり、図１３（ｂ）のレイアウト図におけるＢ−Ｂ’断面に相当する。図１９は、本発明の第９実施形態の撮像装置の模式的な断面図であり、図１３（ｂ）のレイアウト図におけるＡ−Ａ’断面に相当する。なお、図１４〜図１７に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
【００８３】
リセットトランジスタ１３０２のドレイン領域１４０９と増幅トランジスタ１３０３のソース領域１４１０及びドレイン領域１６１１は、その下端がチャネルストッパー１４０６又は他の第１導電型の拡散領域の下端よりも深くなるように形成されている。第１画素の信号電荷蓄積領域１４０５ａから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット（図１３（ｂ）において上方側に配置される画素ユニット）のリセットトランジスタ１３０２のドレイン領域１４０９を通して出力線に吸い出される。第２画素の信号電荷蓄積領域１４０５ｂから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ１３０３の第１導電型のソース領域１６１０を通して出力線１３０５に吸い出されるとともに、増幅トランジスタ１３０３の第１導電型のドレイン領域１６１１を通して電源線Ｖｃｃに吸い出される。
【００８４】
自ユニットのリセットトランジスタ１３０２のドレイン領域１４０９は、自ユニットに隣接する画素ユニット（図１３（ｂ）において下方側に配置されている画素ユニット）における第１画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。
【００８５】
このように、余剰電荷が出力線１３０５及び電源線Ｖｃｃに吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
【００８６】
以上のように、この実施形態では、１画素ユニット（２画素）について３つのオーバーフロードレインが設けられている。更に、１画素ユニット（２画素）について４以上のオーバーフロードレインを設けることもできる。
【００８７】
オーバーフロードレインとして機能する第１導電型の拡散領域１４０９、１４１０、１６１１は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域１４０９、１４１０、１６１１は、例えば、拡散領域１４０９、１４１０、１６１１とすべき領域に砒素や燐を打ち込むことによって形成されうる。
【００８８】
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域１４０９、１４１０、１６１１の下端をＰ型のポテンシャル障壁領域１４０４の最もポテンシャルが低い位置より深くし、拡散領域１４０９、１４１０、１６１１とＰ型のポテンシャル障壁領域１４０４とを接触させるとより効果的である。
【００８９】
図１８及び図１９に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域１４０９、１４１０、１６１１の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域１４０９、１４１０、１６１１は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。
【００９０】
拡散領域１４０９、１４１０、１６１１の不純物濃度は、Ｐ型のチャネルストッパー１４０６及びＰ型のポテンシャル障壁１４０４よりも濃くされることが好ましい。
【００９１】
［第１０実施形態］
図２０（ａ）は、本発明の好適な実施形態の撮像装置における２つの画素で構成される画素ユニットの等価回路図である。図２０（ｂ）は、図２０（ａ）に示す画素ユニット２０の構成例を示すレイアウト図である。この実施形態の撮像装置では、１つの画素ユニット３０が２つの画素で構成され、２つの画素のフローティングディフュージョン領域が相互に連結されている。画素ユニット２０は、図２０（ｂ）において上下及び左右に敷き詰めて配列される。
【００９２】
なお、撮像装置を構成する画素ユニットは、図２０（ａ）、（ｂ）に示す例に限定されるものではなく種々の構成を有しうる。図２０（ａ）、（ｂ）に示す構成は、第１０実施形態のほか、第１１、第１２実施形態においても参照される。
【００９３】
図２１は、本発明の第１０実施形態の撮像装置の模式的な断面図であり、図２０（ｂ）のレイアウト図におけるＢ−Ｂ’断面に相当する。図２２は、本発明の第１０実施形態の撮像装置の模式的な断面図であり、図２０（ｂ）のレイアウト図におけるＡ−Ａ’断面に相当する。
【００９４】
図２０（ａ）、（ｂ）において、２０００ａは、第１画素のフォトダイオード（光電変換部）、２００１ａは、第１画素の転送トランジスタである。２０００ｂは、第２画素のフォトダイオード（光電変換部）、２００１ｂは、第２画素の転送トランジスタである。２００２はリセットランジスタ、２００３は増幅トランジスタ、Ｖｃｃは電源線、２００５は出力線である。この構成例では、電源線Ｖｃｃの電位によってフォトダイオード２０００ａ、２０００ｂ及びフローティングディフュージョン領域ＦＤａ、ＦＤｂがリセットされる。
【００９５】
フォトダイオード２０００ａ、２０００ｂは、そのアノードが接地線に接続され、そのカソードが転送トランジスタ２００１ａ、２００１ｂのソースに接続されている。転送トランジスタ２００１ａ、２００１ｂは、そのソースがフォトダイオード２０００ａ、２０００ｂのカソードに接続され、そのドレインがフローティングディフュージョン領域ＦＤａ、ＦＤｂを構成し、そのゲート２００１ａｇ、２００１ｂｇが転送信号線に接続されている。もしくは転送トランジスタのソースがフォトダイオードのカソードを兼ねていてもよい。リセットトランジスタ１３０２は、そのドレインが電源線Ｖｃｃに接続され、そのソースがフローティングディフュージョン領域ＦＤｂを構成し、そのゲート１３０２ｇがリセット信号線に接続されている。増幅トランジスタ１３０３は、そのドレインが電源線Ｖｃｃに接続され、そのソースが選択トランジスタ１３０４のドレインに接続され、そのゲート１３０３ｇがフローティングディフュージョン領域ＦＤａ、ＦＤｂに接続されている。
【００９６】
図２１及び２２において、２１０１は、第１導電型（ここでは例示として、Ｎ形）の半導体基板である。２１０３は、第１導電型の半導体としてのＮ型半導体領域（Ｎ型エピ領域）である。ここで、Ｎ型半導体領域２１０３は、Ｎ型半導体基板２１０１の上層部であってもよい。２１０２は、Ｎ型半導体領域２１０３と共にフォトダイオードを構成する第２導電型の半導体領域としてのＰ形半導体領域である。またこのＰ型半導体領域は基板側に電荷が漏れ出ないためのポテンシャル障壁としても機能している。２１０５ａ、２１０５ｂは、それぞれ第１画素、第２画素のフォトダイオード２０００ａ、２０００ｂで発生した信号電荷を集めて蓄積するための第１導電型の信号電荷蓄積領域であり、Ｎ型半導体領域２１０３よりも不純物濃度が濃い領域である。
【００９７】
２１０８ａ、２１０８ｂは、フォトダイオード２０００ａ、２０００ｂを埋め込み型フォトダイオードとするための表面Ｐ型領域である。２１０４は、Ｎ型半導体と反対の導電型であるＰ型のポテンシャル障壁である。２１０６は、素子分離用絶縁膜２１０７の下にＰ型半導体で形成されたチャネルストッパーである。
【００９８】
２１０９は、リセットトランジスタ２００２の第１導電型のドレイン領域（拡散領域）であり、コンタクトプラグを介して電源線Ｖｃｃとオーミック接触する。２１１０は、増幅トランジスタ２００３の第１導電型のドレイン領域（拡散領域）であり、コンタクトプラグを介して電源線Ｖｃｃとオーミック接触する。２１１１は、増幅トランジスタ２００３の第１導電型のソース領域（拡散領域）であり、コンタクトプラグを介して出力線２００５とオーミック接触する。２００３ｇは、増幅トランジスタ２００３のゲート電極である。
【００９９】
リセットトランジスタ２００２のドレイン領域２１０９と増幅トランジスタ２００３のドレイン領域２１１０は、その下端がチャネルストッパー２１０６又は他の第１導電型の拡散領域よりも深く形成されている。第１画素の信号電荷蓄積領域２１０５ａから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット（図２０（ｂ）において上方側に配置されている画素ユニット）のリセットトランジスタ２００２のドレイン領域２１０９を通して電源線Ｖｃｃに吸い出される。第２画素の信号電荷蓄積領域２１０５ｂから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ２００３の第１導電型のドレイン領域２１１０を通して電源線Ｖｃｃに吸い出される。
【０１００】
自ユニットのリセットトランジスタ２００２のドレイン領域２１０９は、自ユニットに隣接する画素ユニット（図２０（ｂ）において下方側に配置されている画素ユニット）における第１画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。このように、余剰電荷が電源線Ｖｃｃへ吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
【０１０１】
オーバーフロードレインとして機能する第１導電型の拡散領域２１０９、２１１０は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域２１０９、２１１０は、例えば、拡散領域２１０９、２１１０とすべき領域に砒素や燐を打ち込むことによって形成されうる。
【０１０２】
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域２１０９、２１１０の下端は、Ｐ型のポテンシャル障壁２１０４の最もポテンシャルが低い位置より深くするとより効果的である。
【０１０３】
図２１及び図２２に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域２１０９、２１１０の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域２１０９、２１１０は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。
【０１０４】
拡散領域２１０９、２１１０の不純物濃度は、Ｐ型のチャネルストッパー２１０６及びＰ型のポテンシャル障壁領域２１０４より濃くされることが好ましい。
【０１０５】
なお、ここでは、材料基板である基板２１０１を「半導体基板」と表現しているが、このような材料基板が処理されて、例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を半導体基板と呼ぶこともできる。
［第１１実施形態］
図２３は、本発明の第１１実施形態の撮像装置の模式的な断面図であり、図２０（ｂ）のレイアウト図におけるＢ−Ｂ’断面に相当する。図２４は、本発明の第１１実施形態の撮像装置の模式的な断面図であり、図２０（ｂ）のレイアウト図におけるＡ−Ａ’断面に相当する。なお、図２１及び図２２に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
【０１０６】
リセットトランジスタ２００２のドレイン領域２１０９と増幅トランジスタ２００３のソース領域２３１１は、その下端がチャネルストッパー２１０６又は他の第１導電型の拡散領域の下端よりも深く形成されている。第１画素の信号電荷蓄積領域２３０５ａから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット（図２０（ｂ）において上方側に配置される画素ユニット）のリセットトランジスタ２００２のドレイン領域２１０９を通して電源線Ｖｃｃに吸い出される。第２画素の信号電荷蓄積領域２３０５ｂから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ２００３の第１導電型のソース領域２３１１を通して出力線２００５に吸い出される。
【０１０７】
自ユニットのリセットトランジスタ２００２のドレイン領域２１０９は、自ユニットに隣接する画素ユニット（図２０（ｂ）において下方側に配置されている画素ユニット）における第１画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。
【０１０８】
このように、余剰電荷が出力線２００５及び電源線Ｖｃｃに吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
【０１０９】
オーバーフロードレインとして機能する第１導電型の拡散領域２１０９、２３１１は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域２１０９、２３１１は、例えば、拡散領域２１０９、２３１１とすべき領域に砒素や燐を打ち込むことによって形成されうる。
【０１１０】
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域２１０９、２３１１の下端をＰ型のポテンシャル障壁領域２１０４の最もポテンシャルが低い位置より深くし、拡散領域２１０９、２３１１とポテンシャル障壁領域２１０４とを接触させるとより効果的である。
【０１１１】
図２３及び図２４に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域２１０９、２３１１の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域２１０９、２３１１は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。
【０１１２】
拡散領域２１０９、２３１１の不純物濃度は、Ｐ型のチャネルストッパー２１０６及びＰ型のポテンシャル障壁領域２１０４より濃くされることが好ましい。
【０１１３】
［第１２実施形態］
図２５は、本発明の第１２実施形態の撮像装置の模式的な断面図であり、図２０（ｂ）のレイアウト図におけるＢ−Ｂ’断面に相当する。図２６は、本発明の第９実施形態の撮像装置の模式的な断面図であり、図２０（ｂ）のレイアウト図におけるＡ−Ａ’断面に相当する。なお、図２１〜図２４に示す構成要素と同一の構成要素には同一の参照符号を付して説明を省略する。
【０１１４】
リセットトランジスタ２００２のドレイン領域２１０９と増幅トランジスタ２００３のドレイン領域２１１０及びソース領域２３１１は、その下端がチャネルストッパー２１０６又は他の第１導電型の拡散領域の下端よりも深く形成されている。第１画素の信号電荷蓄積領域２１０５ａから溢れた余剰電荷は、主に自ユニットに隣接する画素ユニット（図２０（ｂ）において上方側に配置される画素ユニット）のリセットトランジスタ２００２のドレイン領域２１０９を通して電源線Ｖｃｃに吸い出される。第２画素の信号電荷蓄積領域２１０５ｂから溢れ出た余剰電荷は、主に自ユニット内の増幅トランジスタ２００３の第１導電型のドレイン領域２１１０を通して電源線Ｖｃｃに吸い出されるとともに、増幅トランジスタ２００３のソース領域２３１１を通して出力線２００５に吸い出される。
【０１１５】
自ユニットのリセットトランジスタ２００２のドレイン領域２１０９は、自ユニットに隣接する画素ユニット（図２０（ｂ）において下方側に配置されている画素ユニット）における第１画素の信号電荷蓄積領域より溢れ出した余剰電荷を吸い出す。
【０１１６】
このように、余剰電荷が出力線２００５及び電源線Ｖｃｃに吸い出されることにより、隣接画素及び自画素内のフローティングディフュージョン領域への電荷の漏れこみが抑制される。
【０１１７】
以上のように、この実施形態では、１画素ユニット（２画素）について３つのオーバーフロードレインが設けられている。更に、１画素ユニット（２画素）について４以上のオーバーフロードレインを設けることもできる。
【０１１８】
オーバーフロードレインとして機能する第１導電型の拡散領域２１０９、２１１０、２３１１は、イオンインプランテーションにより形成されうる。Ｎ型の拡散領域２１０９、２１１０、２３１１は、例えば、拡散領域２１０９、２１１０、２３１１とすべき領域に砒素や燐を打ち込むことによって形成されうる。
【０１１９】
余剰電荷はポテンシャルの低い場所から溢れやすいため、拡散領域２１０９、２１１０、２３１１の下端をＰ型のポテンシャル障壁領域２１０４の最もポテンシャルが低い位置より深くし、拡散領域２１０９、２１１０、２３１１とポテンシャル障壁領域２１０４とを接触させるとより効果的である。
【０１２０】
図２５及び図２６に例示的に示すように、オーバーフロードレインとして機能する第１導電型の拡散領域２１０９、２１１０、２３１１の下端は、他の第１導電型の拡散領域（図示されていないが、フローティングディフュージョン領域も含まれうる）の下端より深いことが好ましい。例えば、第１導電型の拡散領域２１０９、２１１０、２３１１は、その下端が他の第１導電型の拡散領域の下端よりも０．５μｍ〜１．２μｍ程度深くなるように形成されることが好ましい。
【０１２１】
拡散領域２１０９、２１１０、２３１１の不純物濃度は、Ｐ型のチャネルストッパー２１０６及びＰ形のポテンシャル障壁２１０４よりも濃くされることが好ましい。
【０１２２】
［有用性］
上記の実施形態に係る撮像装置は、光電変換部と、電源線及び／又は出力線等の導電線に接続されていて、該光電変換部で生成された電荷のうち余剰電荷を収集して該導電線に排出する半導体領域（拡散領域）と、素子分離領域の下に形成されたチャネルストッパー領域とを備え、該半導体領域は、その下端が該チャネルストッパー領域の下端よりも深くなるように形成される。このような構成によれば、例えば、光電変換部に強い光が照射され、信号電荷蓄積領域から溢れ出した電荷は、オーバーフロードレインとして機能する半導体領域（拡散領域）を通して電源線及び／又は出力線等の導電線に排出される。したがって、ブルーミング現象や黒沈みが抑制され、画質を向上させることができる。
【０１２３】
また、溢れ出た電荷がオーバーフロードレインに流れ込む構造によれば、ＣＣＤセンサなどで用いられている、ラテラル構造のオーバーフロードレインのポテンシャルを制御するためのゲート電極及び駆動パルスを必要とせず、駆動回路が単純化されるとともに高密度化が容易である。
【図面の簡単な説明】
【０１２４】
【図１】本発明の第１〜第６実施形態の撮像装置における１つの画素の等価回路図である。
【図２】図１に示す１つの画素の構成例を示すレイアウト図である。
【図３】本発明の第１実施形態の撮像装置の模式的な断面図（図２におけるＡ−Ａ’断面）である。
【図４】本発明の第１実施形態の撮像装置の模式的な断面図（図２におけるＢ−Ｂ’断面）図である。
【図５】本発明の第２実施形態の撮像装置の模式的な断面図（図２におけるＣ−Ｃ’断面）である。
【図６】本発明の第２実施形態の撮像装置の模式的な断面図（図２におけるＢ−Ｂ’断面）である。
【図７】本発明の第３実施形態の撮像装置の模式的な断面図（図２におけるＢ−Ｂ’断面）である。
【図８】本発明の第４実施形態の撮像装置の模式的な断面図（図２におけるＡ−Ａ’断面）である。
【図９】本発明の第４実施形態の撮像装置の模式的な断面図（図２におけるＢ−Ｂ’断面）である。
【図１０】本発明の第５実施形態の撮像装置の模式的な断面図（図２におけるＣ−Ｃ’断面）である。
【図１１】本発明の第５実施形態の撮像装置の模式的な断面図（図２におけるＢ−Ｂ’断面）である。
【図１２】本発明の第６実施形態の撮像装置の模式的な断面図（図２におけるＢ−Ｂ’断面）である。
【図１３】本発明の第７〜第９実施形態の撮像装置における２つの画素で構成される画素ユニットの等価回路図（ａ）及びその構成例を示すレイアウト図（ｂ）である。
【図１４】本発明の第７実施形態の撮像装置の模式的な断面図（図１３におけるＢ−Ｂ’断面）である。
【図１５】本発明の第７実施形態の撮像装置の模式的な断面図（図１３におけるＡ−Ａ’断面）である。
【図１６】本発明の第８実施形態の撮像装置の模式的な断面図（図１３におけるＢ−Ｂ’断面）である。
【図１７】本発明の第８実施形態の撮像装置の模式的な断面図（図１３におけるＡ−Ａ’断面）である。
【図１８】本発明の第９実施形態の撮像装置の模式的な断面図（図１３におけるＢ−Ｂ’断面）である。
【図１９】本発明の第９実施形態の撮像装置の模式的な断面図（図１３におけるＡ−Ａ’断面）である。
【図２０】本発明の第１０〜第１２実施形態の撮像装置における２つの画素で構成される画素ユニットの等価回路図（ａ）及びその構成例を示すレイアウト図（ｂ）である。
【図２１】本発明の第１０実施形態の撮像装置の模式的な断面図（図２０におけるＢ−Ｂ’断面）である。
【図２２】本発明の第１０実施形態の撮像装置の模式的な断面図（図２０におけるＡ−Ａ’断面）である。
【図２３】本発明の第１１実施形態の撮像装置の模式的な断面図（図２０におけるＢ−Ｂ’断面）である。
【図２４】本発明の第１１実施形態の撮像装置の模式的な断面図（図２０におけるＡ−Ａ’断面）である。
【図２５】本発明の第１２実施形態の撮像装置の模式的な断面図（図２０におけるＢ−Ｂ’断面）である。
【図２６】本発明の第９実施形態の撮像装置の模式的な断面図（図２０におけるＡ−Ａ’断面）である。
【図１】
2006319003.tif 000003
【図２】
2006319003.tif 000004
【図３】
2006319003.tif 000005
【図４】
2006319003.tif 000006
【図５】
2006319003.tif 000007
【図６】
2006319003.tif 000008
【図７】
2006319003.tif 000009
【図８】
2006319003.tif 000010
【図９】
2006319003.tif 000011
【図１０】
2006319003.tif 000012
【図１１】
2006319003.tif 000013
【図１２】
2006319003.tif 000014
【図１３】
2006319003.tif 000015
【図１４】
2006319003.tif 000016
【図１５】
2006319003.tif 000017
【図１６】
2006319003.tif 000018
【図１７】
2006319003.tif 000019
【図１８】
2006319003.tif 000020
【図１９】
2006319003.tif 000021
【図２０】
2006319003.tif 000022
【図２１】
2006319003.tif 000023
【図２２】
2006319003.tif 000024
【図２３】
2006319003.tif 000025
【図２４】
2006319003.tif 000026
【図２５】
2006319003.tif 000027
【図２６】
2006319003.tif 000028