(57)【要約】  【課題】本発明は、簡単な構成で従来同様な効果を得るための差動入力回路、及び、自身の内部オフセットを取り除くことが可能な受信回路、並びに、これを用いた送受信装置の提供を目的とする。  【解決手段】本発明に係る差動入力回路２２１は、非反転入力端と反転入力端に各々入力される差動入力信号を所定ゲインで増幅して出力端から送出する差動増幅器ＡＭＰと、前記非反転入力端への信号入力経路に設けられた第１抵抗Ｒ１と、前記反転入力端への信号入力経路に設けられた第２抵抗Ｒ２と、前記非反転入力端を所定電位に引き上げるプルアップ経路に設けられた第３抵抗Ｒ３と、前記出力端から前記反転入力端への負帰還ループに設けられた第４抵抗Ｒ４と、差動増幅器ＡＭＰの入力経路を開閉する第１、第２スイッチ回路Ｓ１、Ｓ２と、を有して成る構成とされている。【選択図】      図３
2006211448.tif 000002
【特許請求の範囲】
【請求項１】
非反転入力端と反転入力端に各々入力される差動入力信号を所定のゲインで増幅して出力端から送出する差動増幅器と、前記非反転入力端への信号入力経路に設けられた第１抵抗と、前記反転入力端への信号入力経路に設けられた第２抵抗と、前記非反転入力端を所定電位に引き上げるプルアップ経路に設けられた第３抵抗と、前記出力端から前記反転入力端への負帰還ループに設けられた第４抵抗と、前記非反転入力端への信号入力経路を開閉する第１スイッチ回路と、前記反転入力端への信号入力経路を開閉する第２スイッチ回路と、を有して成ることを特徴とする差動入力回路。
【請求項２】
第１スイッチ回路と同一の回路構成から成る少なくとも一のスイッチ回路を含み、常時閉結された状態で前記プルアップ経路に設けられた第３スイッチ回路と；第２スイッチ回路と同一の回路構成から成る少なくとも一のスイッチ回路を含み、常時閉結された状態で前記負帰還ループに設けられた第４スイッチ回路と、を有して成ることを特徴とする請求項１に記載の差動入力回路。
【請求項３】
第１スイッチ回路と第３スイッチ回路、並びに、第２スイッチ回路と第４スイッチ回路は、互いに同一の製造プロセスで形成されていることを特徴とする請求項２に記載の差動入力回路。
【請求項４】
第３、第４スイッチ回路は、各々、第１、第２スイッチ回路と同一の回路構成から成る複数のスイッチ回路を直列若しくは並列に接続して成ることを特徴とする請求項３に記載の差動入力回路。
【請求項５】
第１、第２スイッチ回路が開放されているときに前記負帰還ループをショートさせる第５スイッチ回路を有することを特徴とする請求項１〜請求項４のいずれかに記載の差動入力回路。
【請求項６】
差動入力されるアナログベースバンド信号を所定のゲインで増幅する差動入力回路と、増幅後のアナログベースバンド信号をディジタルベースバンド信号に変換するアナログ／ディジタル変換部と、前記ディジタルベースバンド信号に含まれるオフセット成分を取り除くオフセットキャンセラと、を有する受信回路であって、前記差動入力回路として、請求項１〜請求項５のいずれかに記載の差動入力回路を有することを特徴とする受信回路。
【請求項７】
送受信アンテナと、前記送受信アンテナに対する信号送信経路及び信号受信経路が互いにショートされた送信回路及び受信回路と、を有して成り、時分割多重方式を用いて信号の双方向伝送を行う送受信装置であって、前記受信回路として、請求項６に記載の受信回路を有して成り、かつ、その受信スロット中には、第１、第２スイッチ回路を閉結した上で、通常の受信動作を行う一方、その送信スロット中には、第１、第２スイッチ回路を開放した上で、前記オフセットキャンセラを機能させることを特徴とする送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動入力信号を所定のゲインで増幅する差動入力回路、及び、これを用いた受信回路並びに送受信装置に関するものである。
【背景技術】
【０００２】
従来より、時分割多重方式を用いて信号の双方向伝送を行う送受信装置（携帯電話機など）が知られている。時分割多重方式とは、データ伝送路を一定時間毎のフレームに区切った上で、さらに、そのフレームを一定時間毎のタイムスロットに区切り、各タイムスロットに送受信するデータを割り当てることで、装置間の双方向伝送を行う通信方式のことである（図２を参照）。
【０００３】
なお、上記送受信装置の受信回路は、一般に、受信信号に含まれるオフセット成分を取り除くために、オフセットキャンセラを有する構成とされていた（例えば、特許文献１、２を参照）。
【特許文献１】特開平１０−３０８６８４号公報
【特許文献２】特開２００４−２０１１８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
確かに、上記文献のようなオフセットキャンセラを備えた従来の受信回路であれば、その受信信号からオフセット成分を取り除くことができるので、受信状態変動や経年変化、或いは、回路構成素子の特性ばらつき等に依ることなく、その受信精度を向上することが可能となる。
【０００５】
本発明は、上記文献と同様な問題点に鑑み、簡単な構成で同様な効果を得るための差動入力回路、及び、自身の内部オフセットを取り除くことが可能な受信回路、並びに、これらを用いた送受信装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る差動入力回路は、非反転入力端と反転入力端に各々入力される差動入力信号を所定のゲインで増幅して出力端から送出する差動増幅器と、前記非反転入力端への信号入力経路に設けられた第１抵抗と、前記反転入力端への信号入力経路に設けられた第２抵抗と、前記非反転入力端を所定電位に引き上げるプルアップ経路に設けられた第３抵抗と、前記出力端から前記反転入力端への負帰還ループに設けられた第４抵抗と、前記非反転入力端への信号入力経路を開閉する第１スイッチ回路と、前記反転入力端への信号入力経路を開閉する第２スイッチ回路と、を有して成る構成にするとよい。このような構成とすることにより、入力信号を許可／遮断して、差動入力回路のオフセットを確認することが可能となる。
【０００７】
また、上記構成から成る差動入力回路は、第１スイッチ回路と同一の回路構成から成る少なくとも一のスイッチ回路を含み、常時閉結された状態で前記プルアップ経路に設けられた第３スイッチ回路と；第２スイッチ回路と同一の回路構成から成る少なくとも一のスイッチ回路を含み、常時閉結された状態で前記負帰還ループに設けられた第４スイッチ回路と、を有して成る構成にするとよい。このような構成とすることにより、入力許可時のゲイン変動を生じることなく入力信号の許可／遮断を行うことが可能となる。
【０００８】
また、上記の構成から成る差動入力回路において、第１スイッチ回路と第３スイッチ回路、並びに、第２スイッチ回路と第４スイッチ回路は、互いに同一の製造プロセスで形成されている構成にするとよい。このような構成とすることにより、製造プロセスの相違に起因する回路素子の特性ばらつき（すなわち、各スイッチ回路のオン抵抗ばらつき）に依ることなく、高精度に差動増幅器のゲインを合わせ込むことが可能となる。
【０００９】
また、上記構成から成る差動入力回路において、第３、第４スイッチ回路は、各々、第１、第２スイッチ回路と同一の回路構成から成る複数のスイッチ回路を直列若しくは並列に接続して成る構成にするとよい。このような構成とすることにより、上記した各スイッチ回路毎のオン抵抗ばらつきを相殺しつつ、差動増幅器のゲインを任意に調整することが可能となる。
【００１０】
また、上記いずれかの構成から成る差動入力回路は、第１、第２スイッチ回路が開放されているときに前記負帰還ループをショートさせる第５スイッチ回路を有する構成にするとよい。このような構成とすることにより、入力遮断時の不正発振を生じることなく、入力信号の許可／遮断を行うことが可能となる。
【００１１】
また、本発明に係る受信回路は、差動入力されるアナログベースバンド信号を所定のゲインで増幅する差動入力回路と、増幅後のアナログベースバンド信号をディジタルベースバンド信号に変換するアナログ／ディジタル変換部と、前記ディジタルベースバンド信号に含まれるオフセット成分を取り除くオフセットキャンセラと、を有する受信回路であって、前記差動入力回路として、上記いずれかの構成から成る差動入力回路を有する構成にするとよい。このような構成とすることにより、入力許可時のゲイン変動や入力遮断時の不正発振を生じることなく、入力信号の許可／遮断を行い、自身の内部オフセットを取り除くことが可能となる。
【００１２】
また、本発明に係る受信回路は、送受信アンテナと、前記送受信アンテナに対する信号送信経路及び信号受信経路が互いにショートされた送信回路及び受信回路と、を有して成り、時分割多重方式を用いて信号の双方向伝送を行う送受信装置であって、前記受信回路として上記構成から成る受信回路を有して成り、かつ、その受信スロット中には、第１、第２スイッチ回路を閉結した上で通常の受信動作を行う一方、その送信スロット中には、第１、第２スイッチ回路を開放した上で前記オフセットキャンセラを機能させる構成にするとよい。このような構成とすることにより、送信スロット中に受信回路の内部オフセット成分を取り除き、その受信精度を向上することが可能となる。
【発明の効果】
【００１３】
上記したように、本発明に依れば、簡単な構成で差動入力回路のオフセットを確認できるようになるとともに、入力許可時のゲイン変動や入力遮断時の不正発振を防止することが可能な差動入力回路、及び、自身の内部オフセットを取り除くことが可能な受信回路、並びに、これらを用いた送受信装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下では、時分割多重方式を用いて信号の双方向伝送を行う携帯電話機に本発明を適用した場合を例に挙げて詳細な説明を行う。
【００１５】
図１は、本発明に係る携帯電話機の送受信部周辺を示すブロック図である。本図に示す通り、本発明に係る携帯電話機は、その送受信部周辺に、送受信アンテナ１と、アナログ信号処理部２と、ディジタル信号処理部３と、を有して成り、時分割多重方式を用いて信号の双方向伝送を行う送受信装置である。なお、時分割多重方式とは、先述した通り、データ伝送路を一定時間毎のフレームに区切った上で、さらに、そのフレームを一定時間毎のタイムスロットに区切り、各タイムスロットに送受信するデータを割り当てることで、装置間の双方向伝送を行う通信方式のことである（図２を参照）。
【００１６】
上記のアナログ信号処理部２は、送受信アンテナ１に対する信号送信経路及び信号受信経路が互いにショートされた送信回路２１及び受信回路２２を有して成る。以下では、受信回路２２の内部構成及び動作について、図３及び図４を参照しながら詳細に説明する。
【００１７】
図３は、受信回路２２の一実施形態を示す回路図である。本図に示す通り、本実施形態の受信回路２２は、送受信アンテナ１から高周波信号処理部（不図示）を介して差動入力されるアナログベースバンド信号を所定のゲインで増幅する差動入力回路２２１と、増幅後のアナログベースバンド信号をディジタルベースバンド信号に変換してディジタル信号処理部３に送出するアナログ／ディジタル変換部２２２（以下、Ａ／Ｄ変換部２２２と呼ぶ）と、ディジタルベースバンド信号に含まれるオフセット成分を取り除くオフセットキャンセラ２２３と、を有して成る。なお、オフセットキャンセラ２２３は、オフセット補正部として機能する差動増幅器２２３ａと、補正値演算部２２３ｂと、ディジタル／アナログ変換部２２３ｃ（以下、Ｄ／Ａ変換部２２３ｃと呼ぶ）と、を有して成る。
【００１８】
Ａ／Ｄ変換部２２２は、差動増幅器２２３ａから出力されるアナログベースバンド信号をサンプルホールドし、所定ビット数（例えば、１０ビット）のディジタルベースバンド信号に変換する。
【００１９】
オフセットキャンセラ２２３において、補正値演算部２２３ｂは、所定回数分のディジタルベースバンド信号を平均化して所定の基準値と比較し、両者の誤差をなくすようにオフセット補正値の算出を行う。Ｄ／Ａ変換部２２３ｃは、上記オフセット補正値をアナログ変換してオフセット補正値信号とし、該オフセット補正値信号を差動増幅器２２３ａの非反転入力端に送出する。差動増幅器２２３ａは、非反転入力端への入力信号（Ｄ／Ａ変換部２２３ｃから入力されるオフセット補正値信号）と反転入力端への入力信号（差動入力回路２２１から入力される未補正のアナログベースバンド信号）との差分信号を求め、該差分信号を補正済みのアナログベースバンド信号として、Ａ／Ｄ変換部２２２に送出する。このようなオフセットキャンセル動作により、受信状態変動や経年変化、或いは、回路構成素子の特性ばらつき等に依らず、その受信精度を向上することが可能となる。
【００２０】
本発明の特徴部分である差動入力回路２２１は、本図に示すように、差動増幅器ＡＭＰと、第１〜第４抵抗Ｒ１〜Ｒ４と、第１〜第５スイッチ回路Ｓ１〜Ｓ５と、インバータＩＮＶと、を有して成る。差動増幅器ＡＭＰの非反転入力端（＋）は、第１抵抗Ｒ１の一端と第３スイッチ回路Ｓ３の一端に接続されており、反転入力端（−）は、第２抵抗Ｒ２の一端、第４抵抗Ｒ４の一端、及び、第５スイッチ回路Ｓ５の一端に各々接続されている。第１、第２抵抗Ｒ１、Ｒ２の他端は、各々、第１、第２スイッチ回路Ｓ１、Ｓ２の一端に接続されている。第１、第２スイッチ回路Ｓ１、Ｓ２の他端は、各々、差動入力回路２２１の差動入力端に相当する。第３スイッチ回路Ｓ３の他端は、第３抵抗Ｒ３を介して電源ラインに接続されている。第４抵抗Ｒ４の他端は、第４スイッチ回路Ｓ４の一端に接続されている。第４、第５スイッチ回路Ｓ４、Ｓ５の他端は、いずれも差動増幅器ＡＭＰの出力端に接続されている。
【００２１】
上記のように、本実施形態の差動入力回路２２１は、非反転入力端（＋）と反転入力端（−）に各々入力される差動入力信号を所定のゲインで増幅して出力端から送出する差動増幅器ＡＭＰと、非反転入力端（＋）への信号入力経路に設けられた第１抵抗Ｒ１と、反転入力端（−）への信号入力経路に設けられた第２抵抗Ｒ２と、非反転入力端（＋）を所定電位に引き上げるプルアップ経路に設けられた第３抵抗Ｒ３と、差動増幅器ＡＭＰの出力端から反転入力端（−）への負帰還ループに設けられた第４抵抗Ｒ４と、非反転入力端（＋）への信号入力経路を開閉する第１スイッチ回路Ｓ１と、反転入力端（−）への信号入力経路を開閉する第２スイッチ回路Ｓ２と、を有して成る構成とされている。このような構成とすることにより、入力信号を許可／遮断して、差動入力回路２２１のオフセットを確認することが可能となる。
【００２２】
第１、第２スイッチ回路Ｓ１、Ｓ２の制御端には、いずれもスイッチ切替信号が直接入力されており、両スイッチ回路Ｓ１、Ｓ２は、前記スイッチ切替信号に応じて開閉制御される。それに対して、第５スイッチ回路Ｓ５の制御端には、上記のスイッチ切替信号がインバータＩＮＶで論理反転されて入力されており、第５スイッチ回路Ｓ５は、当該反転スイッチ切替信号に応じて開閉制御される。すなわち、本実施形態の差動入力回路２２１では、第１、第２スイッチ回路Ｓ１、Ｓ２が閉結状態のときに、第５スイッチ回路Ｓ５が開放され、逆に、第１、第２スイッチ回路Ｓ１、Ｓ２が開放状態のときに、第５スイッチ回路Ｓ５が閉結されることになる。
【００２３】
このように、本実施形態の差動入力回路２２１は、第１、第２スイッチ回路Ｓ１、Ｓ２が開放されているときに、差動増幅器ＡＭＰの負帰還ループをショートさせる第５スイッチ回路Ｓ５を有する構成とされている。このような構成とすることにより、第１、第２スイッチ回路Ｓ１、Ｓ２の開放時には、差動増幅器ＡＭＰがバッファアンプとして機能することになる。従って、本実施形態の差動入力回路２２１では、入力遮断時の不正発振を生じることなく、入力信号の許可／遮断を行うことが可能となる。
【００２４】
なお、本実施形態の携帯電話機は、その受信スロット中に、第１、第２スイッチＳ１、Ｓ２を閉結した上で通常の受信動作を行う一方、その送信スロット中には、第１、第２スイッチＳ１、Ｓ２を開放した上でオフセットキャンセラ２２３を機能させるように、前記スイッチ切替信号を生成する。このような構成とすることにより、送信スロット中に受信回路２２の内部オフセット成分を取り除き、その受信精度を向上することが可能となる。
【００２５】
一方、第３、第４スイッチ回路Ｓ３、Ｓ４は、第１、第２スイッチ回路Ｓ１、Ｓ２を閉結して前段からのアナログベースバンド信号の入力を受け付ける場合に、第１、第２スイッチ回路Ｓ１、Ｓ２のオン抵抗値が影響して差動増幅器ＡＭＰのゲインが所望値とは異なる値とならように設置されたダミースイッチ回路である。より具体的に述べると、第３スイッチ回路Ｓ３は、第１スイッチ回路Ｓ１と同一の回路構成から成る少なくとも一のスイッチ回路を含み、常時閉結された状態でプルアップ経路に設けられている。同様に、第４スイッチ回路Ｓ４は、第２スイッチ回路Ｓ２と同一の回路構成から成る少なくとも一のスイッチ回路を含み、常時閉結された状態で負帰還ループに設けられている。
【００２６】
このように、本実施形態の差動入力回路２２１は、第１、第２スイッチ回路Ｓ１、Ｓ２の閉結時（すなわち、アナログベースバンド信号の入力許可時）における差動増幅器ＡＭＰのゲイン調整手段として、ダミーの第３、第４スイッチ回路Ｓ３、Ｓ４を有する構成とされている。このような構成とすることにより、第３、第４スイッチ回路Ｓ３、Ｓ４に適切なオン抵抗値を持たせることで、第１、第２スイッチ回路Ｓ１、Ｓ２の閉結時における差動増幅器ＡＭＰのゲインを所望値に合わせ込むことができる。従って、本実施形態の差動入力回路２２１では、入力許可時のゲイン変動を生じることなく、入力信号の許可／遮断を行うことが可能となる。
【００２７】
なお、本実施形態の差動入力回路２２１において、第１スイッチ回路Ｓ１と第３スイッチ回路Ｓ３、並びに、第２スイッチ回路Ｓ２と第４スイッチ回路Ｓ４は、互いに同一の製造プロセスで形成されている。このような構成とすることにより、製造プロセスの相違に起因する回路素子の特性ばらつき（すなわち、各スイッチ回路のオン抵抗ばらつき）に依ることなく、高精度に差動増幅器ＡＭＰのゲインを合わせ込むことが可能となる。
【００２８】
また、上記したダミーの第３、第４スイッチ回路Ｓ３、Ｓ４については、各々、第１、第２スイッチ回路Ｓ１、Ｓ２と同一の回路構成から成る複数のスイッチ回路を直列若しくは並列に接続して成る構成にするとよい。このような構成とすることにより、上記した各スイッチ回路毎のオン抵抗ばらつきを相殺しつつ、差動増幅器ＡＭＰのゲインを任意に調整することが可能となる。
【００２９】
例えば、第１、第２スイッチ回路Ｓ１、Ｓ２の閉結時（入力許可時）における差動増幅器ＡＭＰのゲインを１／２（−６［ｄＢ］）とする場合には、図４に示すように、第１、第２抵抗Ｒ１、Ｒ２に対して、第３、第４抵抗Ｒ３、Ｒ４の抵抗値を各々１／２に設定するとともに、第３スイッチ回路Ｓ３は、第１スイッチ回路Ｓ１と同一の回路構成から成るスイッチ回路Ｓ３１、Ｓ３２を並列に接続して成る構成とし、第４スイッチ回路Ｓ４は、第２スイッチ回路Ｓ２と同一の回路構成から成るスイッチ回路Ｓ４１、Ｓ４２を並列に接続して成る構成にするとよい。
【００３０】
このような構成とすることにより、以下の（１）式に基づいて、差動増幅器ＡＭＰのゲインＧを所望値である１／２（−６［ｄＢ］）に合わせ込むことができる。なお、以下の（１）式において、ｒ１〜ｒ４は、第１〜第４抵抗Ｒ１〜Ｒ４の各抵抗値を表わすパラメータであり、ｒｓ１〜ｒｓ４は、第１〜第４スイッチ回路Ｓ１〜Ｓ４の各オン抵抗値を表わすパラメータである。
【００３１】
【数１】
2006211448.tif 000003
【００３２】
また、上例のように、差動増幅器ＡＭＰのゲインを０［ｄＢ］以下とする場合、第１、第２スイッチ回路Ｓ１、Ｓ２は、図４に示すように、第１、第２抵抗Ｒ１、Ｒ２よりも差動増幅器ＡＭＰの入力端近傍に挿入するとよい。このような構成とすることにより、各抵抗がノイズを発生したとしても、そのノイズ分を減衰できるようになる。
【００３３】
なお、上記の実施形態では、時分割多重方式を用いて信号の双方向伝送を行う携帯電話機に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、携帯電話機以外の送受信装置やそれに搭載される受信回路を含め、差動入力回路全般に広く適用することが可能である。例えば、ゲイン変動や発振マージンを気にしなければ、図５（ａ）〜（ｃ）のような構成でも構わない。ただし、図５（ａ）の構成でオフセットを確認するためには、各入力を外部に引き出さなければならない。
【００３４】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００３５】
本発明は、例えば、携帯電話機などの受信精度向上を図る上で有用な技術である。
【図面の簡単な説明】
【００３６】
【図１】は、本発明に係る携帯電話機の送受信部周辺を示すブロック図である。
【図２】は、携帯電話機の時分割多重通信動作を説明するための概念図である。
【図３】は、受信回路２２の一実施形態を示す回路図である。
【図４】は、受信回路２２の具体例を示す回路図である。
【図５】は、受信回路２２の他の構成例を示す回路図である。
【符号の説明】
【００３７】
１    送受信アンテナ
２    アナログ信号処理部
３    ディジタル信号処理部
２１    送信回路
２２    受信回路
２２１    差動入力回路
２２２    アナログ／ディジタル変換部
２２３    オフセットキャンセラ
２２３ａ    オフセット補正部（差動増幅器）
２２３ｂ    補正値演算部
２２３ｃ    ディジタル／アナログ変換部
Ｒ１〜Ｒ４    第１〜第４抵抗
Ｓ１、Ｓ２    第１、第２スイッチ回路（入力遮断用）
Ｓ３（Ｓ３１、Ｓ３２）    第３スイッチ回路（ダミースイッチ）
Ｓ４（Ｓ４１、Ｓ４２）    第４スイッチ回路（ダミースイッチ）
Ｓ５    第５スイッチ回路（負帰還ループショート用）
ＡＭＰ    差動増幅器
ＩＮＶ    インバータ
【図１】
2006211448.tif 000004
【図２】
2006211448.tif 000005
【図３】
2006211448.tif 000006
【図４】
2006211448.tif 000007
【図５】
2006211448.tif 000008