(57)【要約】【課題】  入力されるＲＦ信号が小信号レベルであっても電源効率の低下や利得の低下が少なく、かつ、集積化に適した多段電力増幅回路を提供する。【解決手段】  複数段からなる電力増幅回路の増幅用トランジスタ５，６のバイアス回路４０，５０を各段ごとに有する多段電力増幅回路であって、バイアス回路４０，５０を駆動するためのバイアス電流を一括して供給するカレントミラー回路１２０を有し、各段のバイアス回路４０，５０の電流調整端子は電流調整用抵抗１０９，１１０を介してカレントミラー回路１２０の出力端子に接続される。そして、各段のバイアス回路４０，５０のバイアス電流をカレントミラー回路１２０により供給するとともに、小信号レベル時に終段の増幅回路の電流を減らし、初段の増幅回路の電流を増やす。【選択図】  図１
2006019885.tif 000002
【特許請求の範囲】
【請求項１】
複数段からなる電力増幅回路の増幅用トランジスタのバイアス回路を各段ごとに有し、前記バイアス回路はカレントミラー回路を有し、前記バイアス回路から抵抗を含むバイアス印加素子を介して前記増幅用トランジスタにバイアス電流を供給する構成の多段電力増幅回路であって、
前記バイアス回路を駆動するためのバイアス電流を一括して供給する第１のカレントミラー回路を有し、前記第１のカレントミラー回路は前記バイアス回路にバイアス電流を供給する出力端子を有し、前記バイアス回路は前記増幅用トランジスタに流れる電流を調整するための電流調整端子を有し、前記各段のバイアス回路の電流調整端子は電流調整用抵抗を介して前記第１のカレントミラー回路の出力端子に接続されていることを特徴とする多段電力増幅回路。
【請求項２】
請求項１記載の多段電力増幅回路において、
前記各段のバイアス回路は、前記カレントミラー回路と、エミッタホロワ回路とを有し、前記カレントミラー回路から出力されるバイアス電流は前記エミッタホロワ回路を介して前記増幅用トランジスタに供給されることを特徴とする多段電力増幅回路。
【請求項３】
請求項１または２記載の多段電力増幅回路において、
前記バイアス回路から前記増幅用トランジスタにバイアス電流を供給する端子と前記抵抗を含むバイアス印加素子との接続点は容量を含む接地素子により高周波的に接地されていることを特徴とする多段電力増幅回路。
【請求項４】
請求項１〜３のいずれか１項記載の多段電力増幅回路において、
前記第１のカレントミラー回路は、バイアス電流を出力する出力端子を複数有する多出力型のカレントミラー回路であり、前記各段のバイアス回路の電流調整端子はそれぞれ電流調整用抵抗を介して前記第１のカレントミラー回路の異なる出力端子に接続されていることを特徴とする多段電力増幅回路。
【請求項５】
請求項１〜４のいずれか１項記載の多段電力増幅回路において、
前記第１のカレントミラー回路は、ＰＮＰ型のトランジスタもしくはｐチャネル型の電界効果トランジスタを有することを特徴とする多段電力増幅回路。
【請求項６】
請求項１〜５のいずれか１項記載の多段電力増幅回路において、
入力されるＲＦ信号が小信号レベルの場合は、大信号レベルの場合に比べて、初段の増幅用トランジスタに流れる電流を大きく、最終段の増幅用トランジスタに流れる電流が小さくなるように前記カレントミラー回路から前記各段のバイアス回路に供給するバイアス電流が調整されていることを特徴とする多段電力増幅回路。
【請求項７】
請求項１〜６のいずれか１項記載の多段電力増幅回路において、
前記増幅用トランジスタと、前記バイアス回路と、前記第１のカレントミラー回路とが同一半導体基板上に集積化されていることを特徴とする多段電力増幅回路。
【請求項８】
受信したＲＦ周波信号を増幅して出力する低雑音増幅回路と、前記低雑音増幅回路より出力されたＲＦ周波信号を局部発振信号により中間周波信号に周波数変換出力する受信用ミクサ回路と、前記受信用ミクサ回路より出力された中間周波信号を復調する復調回路とを有する受信機であって、
前記低雑音増幅回路は、請求項１〜７のいずれか１項記載の多段電力増幅回路を用いていることを特徴とする受信機。
【請求項９】
変調回路において変調出力される中間周波信号を局部発振信号によりＲＦ周波信号に周波数変換出力する送信用ミクサ回路と、前記送信用ミクサ回路より出力されたＲＦ周波信号を増幅する電力増幅回路とを有する送信機であって、
前記電力増幅回路は、請求項１〜７のいずれか１項記載の多段電力増幅回路を用いていることを特徴とする送信機。
【請求項１０】
受信したＲＦ周波信号を増幅して出力する低雑音増幅回路と、前記低雑音増幅回路より出力されたＲＦ周波信号を局部発振信号により中間周波信号に周波数変換出力する受信用ミクサ回路と、前記受信用ミクサ回路より出力された中間周波信号を復調する復調回路からなる受信部と、
変調回路において変調出力される中間周波信号を局部発振信号によりＲＦ周波信号に周波数変換出力する送信用ミクサ回路と、前記送信用ミクサ回路より出力されたＲＦ周波信号を増幅する電力増幅回路からなる送信部とを有する送受信機であって、
前記低雑音増幅回路および前記電力増幅回路は、請求項１〜７のいずれか１項記載の多段電力増幅回路を用いていることを特徴とする送受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線ＬＡＮやセルラ電話等の送受信機や、ＴＶ、ＣＡＴＶ、衛星放送、衛星通信等の受信機と、それらに用いられる低雑音増幅回路、電力増幅回路に適用して有効な技術に関する。
【背景技術】
【０００２】
本発明者が検討した技術として、多段電力増幅回路の従来技術に関しては、たとえば一例として図９に示すような構成のものが考えられる。
【０００３】
図９に示す多段電力増幅回路は、無線ＬＡＮシステムにおいて、変調された無線周波信号（ＲＦ信号）をアクセスポイントあるいは無線ＬＡＮシステムを搭載している他のパーソナルコンピュータ等に送信するための送信部の最終段に用いられる電力増幅回路の一例を示したもので、図９の多段電力増幅回路に入力されるＲＦ信号周波数は２．４ＧＨｚ帯のＲＦ信号であり、電源電圧は３．３Ｖである。
【０００４】
図９の多段電力増幅回路は、ＲＦ信号入力端子１と、ＲＦ信号出力端子２と、増幅回路の電源端子３と、バイアス電源端子４と、増幅用トランジスタ５，６と、バイアス用抵抗７，１０と、負荷インダクタ８と、結合容量９と、接地用容量１１，１２，１３と、入力整合回路２０と、出力整合回路３０と、バイアス回路４０，５０を有しており、増幅用トランジスタ５と増幅用トランジスタ６による２段増幅の電力増幅回路を構成している。
【０００５】
図９において、初段の増幅段である増幅用トランジスタ５はエミッタを接地し、ベースを入力整合回路２０を介してＲＦ信号入力端子１に接続するとともに、バイアス回路４０にバイアス用抵抗７を介して接続し、コレクタを負荷インダクタ８を介して電源端子３に接続する。
【０００６】
さらに、終段の増幅段である増幅用トランジスタ６はエミッタを接地し、ベースを結合容量９を介して前段の増幅用トランジスタ５のコレクタに接続するとともに、バイアス回路５０にバイアス用抵抗１０を介して接続し、コレクタを出力整合回路３０を介してＲＦ信号出力端子２と電源端子３に接続する。
【０００７】
また、バイアス回路４０は、バイアス用トランジスタ４３，４４，４５と、電流調整用抵抗４１，４２を有し、エミッタが接地されたバイアス用トランジスタ４３のベースをバイアス用トランジスタ４４のエミッタに接続し、コレクタをバイアス用トランジスタ４４のベースに接続するとともに、電流調整用抵抗４２，４１を介してバイアス電源端子４に接続し、電流調整用抵抗４１，４２の接続点にバイアス用トランジスタ４５のベースを接続する。
【０００８】
そして、バイアス用トランジスタ４４のコレクタとバイアス用トランジスタ４５のコレクタをバイアス電源端子４に接続し、バイアス用トランジスタ４５のエミッタはバイアス用抵抗７を介して、増幅用トランジスタ５のベースにバイアス電流を供給する。
【０００９】
また、バイアス用トランジスタ５３，５４，５５と、電流調整用抵抗５１，５２より構成されるバイアス回路５０はバイアス回路４０と同一の構成であり、バイアス用抵抗１０を介して、増幅用トランジスタ６のベースにバイアス電流を供給する。
【００１０】
さらに、入力整合回路２０は、容量２１，２２と、インダクタ２３を有し、増幅用トランジスタ５のベースとＲＦ信号源インピーダンスとのインピーダンス整合を図り、出力整合回路３０は、インダクタ３１，３３と、容量３２を有し、増幅用トランジスタ６のコレクタと負荷インピーダンスとのインピーダンス整合を図るとともに、電源端子３の電圧を増幅用トランジスタ５のコレクタに供給する働きも兼ねている。
【００１１】
以上の多段電力増幅回路は、ＲＦ信号入力端子１に入力された２．４ＧＨｚ帯のＲＦ信号を増幅用トランジスタ５により増幅し、増幅されたＲＦ信号を結合容量９を介して増幅用トランジスタ６により更に増幅して、ＲＦ信号出力端子２に出力する。
【００１２】
このとき、増幅用トランジスタ５にバイアス電流を供給するバイアス回路４０において、電流調整用抵抗４１，４２の抵抗値を適当に選ぶことで、増幅用トランジスタ５に流れる電流を調整可能であるとともに、温度変化により増幅用トランジスタ５のベースとコレクタ間電圧ＶＢＥが変化することによるバイアス電流の変動をバイアス回路４０のバイアス用トランジスタ４３，４４により構成されるカレントミラー回路とバイアス用トランジスタ４５のエミッタホロワ回路のベースとコレクタ間電圧の温度変化による変動で打ち消すことにより、増幅用トランジスタ５のコレクタ電流の温度依存性を抑えている（例えば、非特許文献１参照）。さらに、カレントミラー回路と増幅用トランジスタ間をエミッタホロワ回路によるバッファを介して接続することにより、電力増幅回路における高出力時のドライブ能力が不足しないようにしている。
【００１３】
また、増幅用トランジスタ５に流れるコレクタ電流は、電流調整用抵抗４１，４２の値により調整し、増幅用トランジスタ５のベースとバイアス回路４０間の接続は、バイアス用抵抗７を介することにより、バイアス回路４０のインピーダンスの影響による利得の低下を抑えるとともに、増幅用トランジスタ５のベースに入力されたＲＦ信号がバイアス用抵抗７を介してバイアス回路４０に漏れ込むことで、バイアス用トランジスタ４５において歪が発生し、増幅用トランジスタ５の歪特性が劣化することを抑えている。
【００１４】
以上は、初段の増幅段のバイアス回路４０の動作の説明であるが、バイアス回路５０とバイアス用抵抗１０と増幅用トランジスタ６により構成される終段も同一の構成であり、また、その動作も同様であり、説明を省略する。
【非特許文献１】社団法人  電子情報通信学会  信学技報  「Ｗ−ＣＤＭＡ用２段パワーアンプＨＢＴ  ＭＭＩＣにおける歪相殺を用いた効率向上手法」、ＥＤ２００１−２０７、図７
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところで、上記従来技術で示す多段電力増幅回路では、終段は初段の増幅されたＲＦ信号を更に増幅するため、初段よりも高出力のトランジスタを用いる必要があるので、終段は初段の増幅用トランジスタに比べ、トランジスタサイズを大きくするとともに、コレクタ電流を大きくする必要がある。また、所望の電力利得と最大出力パワーを確保するため、各増幅段に流す電流は入力されるＲＦ信号が小信号レベルであってもある程度流しておく必要がある。
【００１６】
このため、入力されるＲＦ信号が小信号レベルの場合、出力されるＲＦ信号レベルも小さいので、出力信号パワーに対する消費電力の比で表される電源効率が悪化するため、上記従来技術で示す多段電力増幅回路を携帯電話の送信部の電力増幅回路やノート型のパーソナルコンピュータに搭載された無線ＬＡＮシステムの送信部の電力増幅回路等に用いた場合、電力増幅回路の電源効率の悪化によりバッテリーの消耗が大きくなるので、使用時間が短くなってしまうという課題を有していた。
【００１７】
また、多段電力増幅回路の出力パワーの一部を検波回路により検波すれば電力増幅回路からの出力レベルが分かるので、もし、出力レベルが低ければ、増幅用トランジスタのバイアス電流を減らすことにより電源効率を改善する手段も考えられる。しかし、入力されるＲＦ信号が小信号レベルの時に増幅用トランジスタに流れる電流を減らした場合、電力利得が低下するという課題を有していた。
【００１８】
また、上記従来技術で示す電力増幅回路では、例えば初段の場合、入力されたＲＦ信号がバイアス回路４０に漏れ込むことによりバイアス用トランジスタ４５において歪が発生することによる歪の劣化を小さくするためにはバイアス用抵抗７の抵抗値を大きくすればよい。しかし、増幅用トランジスタのベースとエミッタ間がダイオードとしてオン動作するような強レベルのＲＦ信号が入力された場合、増幅用トランジスタのベースとエミッタ間の電圧ＶＢＥの平均値が減少し、ベース電流が増加するため、例えば、図９で示した電力増幅回路の従来技術では、バイアス用抵抗７による電圧降下がより大きくなり、増幅用トランジスタへのバイアス電流の供給が不足するので、入出力特性が劣化し、十分な出力パワーが得られない。
【００１９】
このため、バイアス用抵抗７の代わりにＲＦ信号に対し大きなインピーダンスとなるインダクタを用いればインダクタによる電圧降下はなくなるので入出力特性は改善される。しかし、電力増幅回路を集積化することを考えた場合、インダクタ部分のチップ面積が非常に大きくなるため、インダクタを用いての電力増幅回路の集積化は困難であるという課題を有していた。
【００２０】
そこで、本発明の目的は、入力されるＲＦ信号が小信号レベルであっても電源効率の低下や利得の低下が少なく、かつ、集積化に適した多段電力増幅回路を提供することにある。
【課題を解決するための手段】
【００２１】
本発明は、上記目的を達成するために、上記課題である小信号レベル入力時の電源効率悪化および利得の低下を解決するための手段、上記課題である集積化に適した多段電力増幅回路を得るための手段として、以下のような特徴を有するものである。なお、ここでは、本発明の特徴を分かり易くするために、上記図９の従来技術で示した多段電力増幅回路と比較して説明する。
【００２２】
本発明において、上記課題である小信号レベル入力時の電源効率悪化および利得の低下を解決するための第１の手段は、上記図９の従来技術で示した多段電力増幅回路に対して、ＰＮＰ型のトランジスタにより構成されるカレントミラー回路を新たに設け、このＰＮＰ型のカレントミラー回路のバイアス電流出力を各増幅段のバイアス回路（４０，５０）の電流調整用抵抗（４１，５１）を介して各増幅段のバイアス回路にバイアス電流を供給するようにした。
【００２３】
以上の構成とすることにより、各増幅段のバイアス回路（４０，５０）の電流調整用抵抗（４１，５１）に流れる電流に対応して各増幅段の増幅用トランジスタ（５，６）に流れる電流を調整することが可能となるため、電流調整用抵抗の抵抗値により、初段と終段の増幅用トランジスタに流れる電流の配分を調整できるとともに、ＰＮＰ型のカレントミラー回路から出力されるバイアス電流を調整することにより、各段の増幅用トランジスタ全体に流れる電流を調整できるようにした。さらに、初段と終段の増幅用トランジスタに流れる電流の配分を小信号レベル時には、大信号レベル時に比べ初段の増幅用トランジスタに流れる電流を大きく、終段の増幅用トランジスタに流れる電流を小さくなるように電流調整用抵抗の値を調整した。
【００２４】
次に、以上の構成についての動作を説明する。一般的な多段電力増幅回路の例として２段構成の増幅回路を考えた場合、増幅回路から出力される信号をできるだけ大きくしようとした場合、終段の増幅用トランジスタは初段の増幅されたＲＦ信号が入力されるため、終段の増幅用トランジスタのサイズを初段の増幅用トランジスタに比べ大きくするとともに、コレクタ電流も大きくする必要がある。このため、一般的には初段よりも消費電流の大きい終段のほうが電源効率が悪く、これが小信号レベル入力時の電源効率の悪化の一因となっていた。したがって、入力されるＲＦ信号が小信号レベルの場合、終段の増幅回路の電流を歪特性が劣化しない程度に絞ることにより、電源効率の低下を防ぐことは可能であるが、この場合、終段の増幅用トランジスタの電流が減ることにより電力利得が低下する。このため、小信号時には終段の増幅用トランジスタに流れる電流を小さくするとともに、初段の増幅用トランジスタに流れる電流を大きくすることにより、終段の増幅用トランジスタの利得の低下を初段の増幅用トランジスタの電流増による利得の上昇で小信号レベル時の利得の低下を抑えることができる。更に小信号レベル時は、電源効率の良い初段の増幅回路の電流を増やして利得を大きくし、電源効率の悪い終段の増幅回路の電流を減らして利得を小さくしているため、上記従来技術で示した増幅回路に比べ、多段電力増幅回路全体の電源効率を改善することが可能となる。
【００２５】
また、入力されるＲＦ信号が大信号レベルの場合、多段電力増幅回路から出力されるＲＦ信号パワーが大きくなるにしたがって、終段の増幅用トランジスタに流れる電流が増加するため、電流調整用抵抗（５１）を介して終段のバイアス回路（５０）に流れるＰＮＰ型のカレントミラー回路からの電流が増加し、これにしたがって、ＰＮＰ型のカレントミラー回路からの電流は定電流であるので、ＰＮＰ型のカレントミラー回路から電流調整用抵抗（４１）を介して初段のバイアス回路（４０）に流れる電流が減り、初段の増幅用トランジスタに流れる電流は減少する。したがって、入力されるＲＦ信号が大信号レベルの場合は、終段の増幅用トランジスタに流れる電流は大きく、初段の増幅用トランジスタに流れる電流は小さくなり、上記図９の従来技術で示した多段電力増幅回路と同様の動作となる。
【００２６】
また、上記課題である集積化に適した多段電力増幅回路を得るための第１の手段は、上述の小信号レベル入力時の電源効率悪化および利得の低下を解決するための第１の手段において、ＰＮＰ型のトランジスタにより構成されるカレントミラー回路を多出力型のカレントミラー回路とし、このカレントミラー回路からの各バイアス電流出力を上記図９の従来技術で示した多段電力増幅回路に対して、電流調整用抵抗（４１，５１）を介して各増幅段のバイアス回路にそれぞれ別々にバイアス電流を供給するようにした。
【００２７】
以上の構成とすることにより、ＰＮＰ型のカレントミラー回路を多出力型とすることにより各増幅段のバイアス回路に電流を別々に供給することができるので、ＰＮＰ型のカレントミラー回路で各段の増幅回路に流れる電流配分を変えることが可能となる。これにより、ＰＮＰ型のカレントミラー回路を含めて多段電力増幅回路を集積しようとした場合、ＰＮＰ型のカレントミラー回路が多出力型でない場合、各段の増幅用トランジスタに流れる電流を調整するために、上記図９の従来技術で示した多段電力増幅回路に対して、電流調整用抵抗（４１，５１）を外付けとする必要があるが、上述の手段を用いれば、電流調整用抵抗を含めて集積化が可能となる。
【００２８】
次に、上記課題である集積化に適した多段電力増幅回路を得るための第２の手段は、上記図９の従来技術で示した多段電力増幅回路に対して、初段のバイアス回路（４０）のバイアス用トランジスタ（４５）のエミッタからのバイアス電流をバイアス用抵抗と集積化可能な大きさのバイアス用インダクタを介して、増幅用トランジスタ（５）のベースに供給するとともに、バイアス用トランジスタのエミッタを容量と抵抗による直列接続体により接地した。また、終段のバイアス回路（５０）についても同様の構成とした。
【００２９】
以上の構成とすることにより、例えば初段の場合、バイアス用トランジスタ（４５）のエミッタを容量と抵抗による直列接続体により接地することにより、増幅用トランジスタ（５）のベースに入力されたＲＦ信号がバイアス回路に漏れ込むことが抑えられるため、バイアス回路で歪が生じることによる増幅用トランジスタの歪特性の劣化が抑えられる。このため、バイアス用インダクタの値を小さくしても歪特性の劣化の影響は小さいので、電力増幅回路を集積化した場合、よりチップ面積を小さくすることができる。
【００３０】
さらに、上述の小信号レベル入力時の電源効率悪化および利得の低下を解決するための第１の手段において、ＰＮＰ型のカレントミラー回路をＰチャネル型の電界効果トランジスタを用いる構成とした。
【００３１】
以上の構成とすることにより、ＰＮＰ型のカレントミラー回路を含めて電力増幅回路を集積化しようとした場合、ＰＮＰトランジスタを用いた場合に比べ、チップ面積を小さくすることができる。
【発明の効果】
【００３２】
本発明によれば、入力されるＲＦ信号が小信号レベルの時の電源効率の低下が小さく、集積化に優れた多段電力増幅回路が得られるとともに、これを送信機、受信機ならびに送受信機に用いることにより、これら機器の低消費電力化や小型化を図ることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態を図面を用いて説明する。
【００３４】
図１は、本発明による多段電力増幅回路の第１の実施の形態を示す回路図である。図１により、第１の実施の形態の多段電力増幅回路の構成および動作の一例を説明する。
【００３５】
図１に示すように、第１の実施の形態の多段電力増幅回路は、ＲＦ信号入力端子１、ＲＦ信号出力端子２、増幅回路の電源端子３、バイアス電源端子４、増幅用トランジスタ５，６、負荷インダクタ８、結合容量９、接地用容量１１，１２，１３、入力整合回路２０、出力整合回路３０、バイアス回路４０，５０の他に、接地用容量１０１，１０５、接地用抵抗１０２，１０６、バイアス用インダクタ１０３，１０７、バイアス用抵抗１０４，１０８、電流調整用抵抗１０９，１１０、ＰＮＰ型トランジスタを用いたカレントミラー回路１２０等から構成される。
【００３６】
カレントミラー回路１２０は、ＰＮＰ型トランジスタ１２１，１２２、電流調整用抵抗１２３，１２４，１２５より構成される。ＰＮＰ型のトランジスタ１２１，１２２のエミッタはそれぞれ電流調整用抵抗１２３，１２４を介してバイアス電源端子４に接続し、それぞれのベースを共通接続とするとともに、ＰＮＰ型トランジスタ１２２のコレクタと共通接続し、電流調整用抵抗１２５により接地する。また、ＰＮＰ型トランジスタ１２１のコレクタは電流調整用抵抗１０９，１１０を介して、それぞれバイアス用トランジスタ４５のベースと電流調整用抵抗４２との接続点とバイアス用トランジスタ５５のベースと電流調整用抵抗５２との接続点に接続される。
【００３７】
このカレントミラー回路１２０においては、ＰＮＰ型トランジスタ１２１のコレクタがバイアス回路４０，５０にバイアス電流を供給する出力端子となる。また、バイアス回路４０，５０においては、バイアス用トランジスタ４５，５５のベースが増幅用トランジスタ５，６に流れる電流を調整するための電流調整端子となり、さらにバイアス用トランジスタ４５，５５のエミッタが増幅用トランジスタ５，６にバイアス電流を供給する端子となる。
【００３８】
その他、上記図９に対応する部分については同一符号を付けて説明を省略する。
【００３９】
図１において、第１の実施の形態の多段電力増幅回路は、ＲＦ信号入力端子１に入力されたＲＦ信号が、入力整合回路２０を介して増幅用トランジスタ５と増幅用トランジスタ６により増幅され、出力整合回路３０を介してＲＦ信号出力端子２より出力される。
【００４０】
なお、各増幅段に流れる電流は、電流調整用抵抗１０９，１１０に流れる電流に対応して各増幅段の増幅用トランジスタ５，６に流れる電流を調整することが可能となるため、電流調整用抵抗１０９，１１０の抵抗値により、初段と終段の増幅用トランジスタ５，６に流れる電流の配分を調整するとともに、ＰＮＰ型のカレントミラー回路１２０の電流調整用抵抗１２３，１２４，１２５の抵抗値により、多段電力増幅回路全体の電流を調整する。
【００４１】
さらに、初段と終段の増幅用トランジスタ５，６に流れる電流の配分を入力されるＲＦ信号が大信号レベル時に比べ小信号レベル時には、初段の増幅用トランジスタ５に流れる電流を大きく、終段の増幅用トランジスタ６に流れる電流が小さくなるように電流調整用抵抗１０９，１１０の値を調整する。
【００４２】
このような構成とすることにより、小信号レベル入力時の電源効率の悪化を改善するため、終段の増幅用トランジスタ６に流れる電流を削減したことによる利得の低下を初段の増幅用トランジスタ５の電流増による利得の上昇で小信号レベル入力時の利得の低下を抑えることができる。更に小信号レベル入力時は、電源効率の良い初段の増幅回路の電流を増やし、電源効率の悪い終段の増幅回路の電流を減らしているため、小信号レベル入力時の利得の低下を招かずに増幅回路全体の電源効率を改善することが可能となる。
【００４３】
なお、上述の第１の実施の形態は、２段構成の電力増幅回路の場合を示したが、３段以上の多段電力増幅回路であっても同様に、入力されるＲＦ信号が小信号レベルの場合、初段の増幅用トランジスタの電流を増やすとともに、最終段の増幅用トランジスタの電流を減らすことにより、小信号レベル入力時の電源効率の低下を小さくすることができる。
【００４４】
また、バイアス用トランジスタ４５のエミッタからのバイアス電流は、バイアス印加素子であるバイアス用インダクタ１０３とバイアス用抵抗１０４を介して増幅用トランジスタ５のベースに供給されるとともに、バイアス用トランジスタ４５のエミッタは、接地素子である接地用抵抗１０２と接地用容量１０１の直列接続体により高周波的に接地される。同様に、バイアス用トランジスタ５５のエミッタからのバイアス電流は、バイアス用インダクタ１０７とバイアス用抵抗１０８を介して増幅用トランジスタ６のベースに供給されるとともに、バイアス用トランジスタ５５のエミッタは、接地用抵抗１０６と接地用容量１０５の直列接続体により高周波的に接地される。
【００４５】
このような構成にすることにより、エミッタホロワ回路のバイアス用トランジスタ４５，５５のエミッタを容量と抵抗による直列接続体により接地することにより、増幅用トランジスタ５，６のベースに入力されたＲＦ信号がバイアス回路４０，５０に漏れ込むことが抑えられるため、バイアス用抵抗１０４，１０８およびバイアス用インダクタ１０３，１０７の値を小さくしても歪特性の劣化が抑えられ、集積化に適した電力増幅回路を得ることができる。
【００４６】
図２は、本発明による多段電力増幅回路の第２の実施の形態を示す回路図である。図２により、第２の実施の形態の多段電力増幅回路の構成および動作の一例を説明する。
【００４７】
図２において、２００，２１０はバイアス回路であり、バイアス回路２００は、バイアス用トランジスタ２０１，２０２により構成され、同様に、バイアス回路２１０は、バイアス用トランジスタ２１１，２１２により構成され、その他、上記図１に対応する部分については同一符号を付けて説明を省略する。
【００４８】
図２において、バイアス回路２００は、エミッタが接地されたバイアス用トランジスタ２０１のベースをバイアス用トランジスタ２０２のエミッタに接続し、バイアス用トランジスタ２０１のコレクタをバイアス用トランジスタ２０２のベースに接続するとともに、電流調整用抵抗１０９を介してＰＮＰ型トランジスタ１２１のコレクタに接続する。同様に、バイアス回路２１０は、エミッタが接地されたバイアス用トランジスタ２１１のベースをバイアス用トランジスタ２１２のエミッタに接続し、バイアス用トランジスタ２１１のコレクタをバイアス用トランジスタ２１２のベースに接続するとともに、電流調整用抵抗１１０を介してＰＮＰ型トランジスタ１２１のコレクタに接続する。
【００４９】
さらに、バイアス用トランジスタ２０１のベースとバイアス用トランジスタ２０２のエミッタの接続点をバイアス用インダクタ１０３とバイアス用抵抗１０４を介して増幅用トランジスタ５のベースに接続するとともに、接地用抵抗１０２と接地用容量１０１の直列接続体により接地する。同様に、バイアス用トランジスタ２１１のベースとバイアス用トランジスタ２１２のエミッタの接続点をバイアス用インダクタ１０７とバイアス用抵抗１０８を介して増幅用トランジスタ６のベースに接続するとともに、接地用抵抗１０６と接地用容量１０５の直列接続体により接地する。
【００５０】
以上の構成は、上記第１の実施の形態と比較してバイアス電流をエミッタホロワ回路を介さず、増幅用トランジスタ５および増幅用トランジスタ６に供給する構成であり、その動作およびその効果も上記第１の実施の形態と同様であるのに加え、バイアス回路２００，２１０にエミッタホロワ回路を用いていないために回路の簡略化を図ることができる。
【００５１】
図３は、本発明による多段電力増幅回路の第３の実施の形態を示す回路図である。図３により、第３の実施の形態の多段電力増幅回路の構成および動作の一例を説明する。
【００５２】
図３において、３００はＰＮＰ型トランジスタにより構成される多出力型のカレントミラー回路であり、カレントミラー回路３００は、ＰＮＰ型トランジスタ３０１，３０２，３０３、電流調整用抵抗３０４，３０５，３０６，３０７より構成され、ＰＮＰ型トランジスタ３０１，３０２，３０３のエミッタはそれぞれ電流調整用抵抗３０４，３０５，３０６を介してバイアス電源端子４に接続し、それぞれのベースを共通接続とするとともに、ＰＮＰ型トランジスタ３０３のコレクタと共通接続し、電流調整用抵抗３０７により接地する。また、ＰＮＰ型トランジスタ３０１のコレクタは電流調整用抵抗１０９を介して、バイアス用トランジスタ４５のベースと電流調整用抵抗４２との接続点に接続し、ＰＮＰ型トランジスタ３０２のコレクタは電流調整用抵抗１１０を介して、バイアス用トランジスタ５５のベースと電流調整用抵抗５２との接続点に接続する。その他、上記図１に対応する部分については同一符号を付けて説明を省略する。
【００５３】
以上の構成にすることにより、上記第１の実施の形態と同様の効果が得られる他に、各増幅段に流れる電流は、電流調整用抵抗３０４，３０５によっても調整することが可能となるため、バイアス回路４０，５０およびカレントミラー回路３００を含めて電力増幅回路を集積しようとした場合、電流調整用抵抗１０９，１１０を外付けとする必要がないため、より集積化しやすい構成が得られる。
【００５４】
図４は、本発明による多段電力増幅回路の第４の実施の形態を示す回路図である。図４により、第４の実施の形態の多段電力増幅回路の構成および動作の一例を説明する。
【００５５】
図４において、４００はｐチャネル型の電界効果トランジスタにより構成される多出力型のカレントミラー回路であり、カレントミラー回路４００は、ｐチャネル型電界効果トランジスタ４０１，４０２，４０３、電流調整用抵抗４０４，４０５，４０６，４０７より構成され、ｐチャネル型電界効果トランジスタ４０１，４０２，４０３のソースはそれぞれ電流調整用抵抗４０４，４０５，４０６を介してバイアス電源端子４に接続し、それぞれのゲートを共通接続とするとともに、ｐチャネル型電界効果トランジスタ４０３のドレインと共通接続し、電流調整用抵抗４０７により接地する。
【００５６】
また、ｐチャネル型電界効果トランジスタ４０１のドレインは電流調整用抵抗１０９を介して、バイアス用トランジスタ４５のベースと電流調整用抵抗４２との接続点に接続し、ｐチャネル型電界効果トランジスタ４０２のドレインは電流調整用抵抗１１０を介して、バイアス用トランジスタ５５のベースと電流調整用抵抗５２との接続点に接続する。その他、上記図３に対応する部分については同一符号を付けて説明を省略する。
【００５７】
図４の電力増幅回路は、上記図３で示した第３の実施の形態と比較して、ＰＮＰ型トランジスタで構成されるバイアス回路のカレントミラー回路をｐチャネル型電界効果トランジスタ４０１，４０２，４０３により構成しており、その動作およびその効果は上記第３の実施の形態と同様であるのに加え、ｐチャネル型電界効果トランジスタ４０１，４０２，４０３を用いたことにより、電力回路を集積化した場合、チップ面積をより小さくすることができる。
【００５８】
図５は、本発明による多段電力増幅回路の第５の実施の形態を示す回路図である。図５により、第５の実施の形態の多段電力増幅回路の構成および動作の一例を説明する。
【００５９】
図５において、５００はＩＣパッケージであり、その他、上記図３に対応する部分については同一符号を付けて説明を省略する。
【００６０】
図５の多段電力増幅回路は、上記図３で示した第３の実施の形態の多段電力増幅回路を集積化した場合の構成を模式的に示したものであり、図５において、増幅用トランジスタ５，６と負荷インダクタ８と結合容量９とバイアス回路４０，５０が同一の半導体基板上に集積化され、ＩＣパッケージ５００に封入されている。また、入力整合回路２０と出力整合回路３０および電流調整用抵抗３０４，３０５を外付けとしている。
【００６１】
以上の構成にすることにより、上記第１の実施の形態と同様の効果が得られる他に、電流調整用抵抗３０４，３０５によって各増幅段に流れる電流を調整することが可能となるため、電力増幅回路をバイアス回路４０，５０およびカレントミラー回路３００を含めて集積しようとした場合、より集積化しやすい構成が得られる。
【００６２】
次に、本発明の実施の形態における効果を図６および図７を参照して説明する。
【００６３】
図６は、上記図１の多段電力増幅回路の第１の実施の形態と、上記図９の従来技術の多段電力増幅回路における入出力特性のシミュレーション結果の比較を示したものである。
【００６４】
図６において、シミュレーションは２．４ＧＨｚ帯無線ＬＡＮの送信部の最終段の電力増幅回路について行ったもので、ＲＦ信号入力レベル−１５ｄＢｍ、電源電圧３．３Ｖを印加したときの入出力特性をシミュレーションしたものであり、横軸は入力ＲＦ信号レベル、縦軸は出力信号レベルである。
【００６５】
また、図７は、上記図１の多段電力増幅回路の第１の実施の形態と、上記図９の従来技術の多段電力増幅回路において、入力されるＲＦ信号レベルに対する消費電流をシミュレーションしたものである。
【００６６】
図６の入出力特性より、図１の多段電力増幅回路の第１の実施の形態と、図９の従来技術の多段電力増幅回路では、ほぼ同等の利得が得られていることか分かる。また、図７の入力信号レベルに対する消費電流については、入力信号レベルが、例えば、−１０ｄＢｍ以下の小信号レベルとみなせるレベルでは図１の多段電力増幅回路の第１の実施の形態の方が消費電流が２０ｍＡ以上小さく、電源効率が良いことが分かる。
【００６７】
次に、上述した実施の形態における多段電力増幅回路を用いた、送信機および受信機を含む送受信機を図８を参照して説明する。
【００６８】
図８は、２．４ＧＨｚ帯の無線ＬＡＮシステムの送受信機のブロック図を示したものである。図８により、本実施の形態における多段電力増幅回路を用いた送受信機の構成および動作の一例を説明する。
【００６９】
図８に示すように、本実施の形態の送受信機は、送受信兼用アンテナ８０１、切替え回路８０２、低雑音増幅回路８０３、バンドパスフィルタ（ＢＰＦ）８０４，８０６，８１４，８１６、ミクサ回路８０５，８１３、直交信号復調部８０７、ベースバンド信号処理部８０８、制御部８０９、局部発振回路８１０、ＰＬＬ回路（ＰＬＬ）８１１、直交信号変調部８１２、電力増幅回路８１５等から構成される。
【００７０】
図８の送受信機は、同一の周波数帯域を用いて送信と受信を交互に切替えてデータの送受が行われ、図８の低雑音増幅回路８０３および電力増幅回路８１５には、少なくとも上記図１〜図５に示した多段電力増幅回路のいずれかを用いている。
【００７１】
図８の無線ＬＡＮシステムにおける送受信機について、まず無線ＬＡＮのアクセスポイントあるいは他の無線ＬＡＮを搭載したパーソナルコンピュータより送信された２．４ＧＨｚ帯のＲＦ信号を受信する場合について説明する。
【００７２】
図８において、ベースバンド信号処理部８０８の制御部８０９は、切替え回路８０２を受信側に切替えるとともに、送信部をオフ状態とし、受信部をオン状態とする。
【００７３】
そして、アクセスポイントあるいは他のパーソナルコンピュータから送信されたＲＦ信号は、送受信兼用アンテナ８０１より受信され、切替え回路８０２を介して、低雑音増幅回路８０３に入力される。入力されたＲＦ信号は増幅され、バンドパスフィルタ８０４を介して、ミクサ回路８０５に入力される。ミクサ回路８０５では、ＰＬＬ回路８１１により発振周波数を制御された送受信兼用の局部発振回路８１０からの局部発振信号により、入力されたＲＦ信号をＲＦ信号周波数より低い周波数の中間周波信号に周波数変換し、バンドパスフィルタ８０６を介して直交信号復調部８０７に入力する。直交信号復調部８０７では入力された中間周波信号はＩ／Ｑの直交信号に復調された後、ベースバンド信号処理部８０８により、ベースバンドのデータ信号に復調される。そして、この復調されたデータ信号はインターフェイスを介して、この送受信機を搭載しているパーソナルコンピュータ等のメモリに格納される。
【００７４】
次に、無線ＬＡＮの送受信機からアクセスポイントあるいは無線ＬＡＮを搭載している他のパーソナルコンピュータにデータ信号を送信する場合について説明する。
【００７５】
図８において、ベースバンド信号処理部８０８の制御部８０９は、切替え回路８０２を送信側に切替えるとともに、受信部をオフ状態とし、送信部をオン状態とする。
【００７６】
ベースバンド信号処理部８０８ではデータ信号をＩ／Ｑの直交信号に変調し、直交信号変調部８１２に入力する。入力されたＩ／Ｑの直交信号は、直交信号変調部８１２において中間周波信号として変調出力され、ミクサ回路８１３に入力される。入力された中間周波信号はミクサ回路８１３において、ＰＬＬ回路８１１により発振周波数を制御された送受信兼用の局部発振回路８１０からの局部発振信号により、２．４ＧＨｚ帯のＲＦ信号に周波数変換出力され、バンドパスフィルタ８１４を介して電力増幅回路８１５に入力される。電力増幅回路８１５では、入力されたＲＦ信号を電力増幅し、バンドパスフィルタ８１６と切替え回路８０２を介して送受信兼用アンテナ８０１により送信する。
【００７７】
以上の図８の無線ＬＡＮシステムにおける送受信機において、低雑音増幅回路８０３および電力増幅回路８１５に上記図１〜図５に示した多段電力増幅回路のいずれかを用いることにより、入力されるＲＦ信号が小信号レベルの時の電源効率に優れた送受信機を得ることができる。さらに、低雑音増幅回路８０３および電力増幅回路８１５を集積化した場合には、チップサイズをより小さくできるので、ＩＣパッケージの小型化が可能となり、より小型な送受信機を得ることができる。
【００７８】
なお、本実施の形態における多段電力増幅回路は、送受信機の他に、低雑音増幅回路、局部発振回路、ミクサ回路、直交信号復調部等からなる受信機や、直交信号変調部、局部発振回路、ミクサ回路、電力増幅回路等からなる送信機にも適用可能であり、この場合も送受信機と同様の効果が得られる。
【産業上の利用可能性】
【００７９】
本発明の多段電力増幅回路は、無線ＬＡＮやセルラ電話等の送受信機や、ＴＶ、ＣＡＴＶ、衛星放送、衛星通信等の受信機と、それらに用いられる低雑音増幅回路、電力増幅回路に良好に適用可能である。
【図面の簡単な説明】
【００８０】
【図１】本発明による多段電力増幅回路の第１の実施の形態を示す回路図である。
【図２】本発明による多段電力増幅回路の第２の実施の形態を示す回路図である。
【図３】本発明による多段電力増幅回路の第３の実施の形態を示す回路図である。
【図４】本発明による多段電力増幅回路の第４の実施の形態を示す回路図である。
【図５】本発明による多段電力増幅回路の第５の実施の形態を示す回路図である。
【図６】本発明による多段電力増幅回路の第１の実施の形態と従来技術の多段電力増幅回路の入出力特性のシミュレーション結果を示す特性図である。
【図７】本発明による多段電力増幅回路の第１の実施の形態と従来技術の多段電力増幅回路の入力レベルに対する消費電流のシミュレーション結果を示す特性図である。
【図８】本発明による多段電力増幅回路を用いて構成した送受信機を示すブロック図である。
【図９】多段電力増幅回路の従来技術の一例を示す回路図である。
【符号の説明】
【００８１】
１…ＲＦ信号入力端子、２…ＲＦ信号出力端子、３…電源端子、４…バイアス電源端子、５，６…増幅用トランジスタ、７，１０，１０４，１０８…バイアス用抵抗、８…負荷インダクタ、９…結合容量、１１，１２，１３，１０１，１０５…接地用容量、２０…入力整合回路、２１，２２，３２…容量、２３，３１，３３…インダクタ、３０…出力整合回路、４０，５０，２００，２１０…バイアス回路、４１，４２，５１，５２，１０９，１１０，１２３，１２４，１２５，３０４，３０５，３０６，３０７，４０４，４０５，４０６，４０７…電流調整用抵抗、４３，４４，４５，５３，５４，５５，２０１，２０２，２１１，２１２…バイアス用トランジスタ、１０２，１０６…接地用抵抗、１０３，１０７…バイアス用インダクタ、１２０，３００，４００…カレントミラー回路、１２１，１２２，３０１，３０２，３０３…ＰＮＰ型トランジスタ、４０１，４０２，４０３…ｐチャネル型電界効果トランジスタ、５００…ＩＣパッケージ、８０１…送受信兼用アンテナ、８０２…切替え回路、８０３…低雑音増幅回路、８０４，８０６，８１４，８１６…バンドパスフィルタ、８０５，８１３…ミクサ回路、８０７…直交信号復調部、８０８…ベースバンド信号処理部、８０９…制御部、８１０…局部発振回路、８１１…ＰＬＬ回路、８１２…直交信号変調部、８１５…電力増幅回路。
【図１】
2006019885.tif 000003
【図２】
2006019885.tif 000004
【図３】
2006019885.tif 000005
【図４】
2006019885.tif 000006
【図５】
2006019885.tif 000007
【図６】
2006019885.tif 000008
【図７】
2006019885.tif 000009
【図８】
2006019885.tif 000010
【図９】
2006019885.tif 000011