(57)【要約】【課題】  ＣＣＤシフトレジスタの出力端において、出力ゲート電極（ＯＧ）と最終段転送電極との容量結合によりＯＧの電位が転送クロックに応じて変動する結果、出力信号にノイズが生じやすい。【解決手段】  最終段転送電極５６-2及びＯＧ７６それぞれのチャネル領域６０に応じた位置に水平方向へ突き出た凸部を形成し、この部分のみにて両電極間のオーバーラップを生じさせる。凸部が設けられた箇所以外ではＯＧ７６と転送電極５６-2との間には間隙が形成される。特にＯＧ７６、転送電極５６-2をそれぞれ配線７８，５４に向けて比較的長く引き延ばした部分において、両電極は互いに重ならない。このようにして両電極間の容量結合を緩和する。【選択図】        図２
2006203103.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面に形成された電荷転送チャネル領域と、
それぞれ前記電荷転送チャネル領域に交差し、互いにオーバーラップ部分を有して隣接配置され、当該電荷転送チャネル領域の電位を制御する第１の転送電極及び第２の転送電極と、
を有し、
前記オーバーラップ部分は、チャネル幅の方向に関して前記電荷転送チャネル領域に応じた位置に選択的に形成されること、
を特徴とする電荷結合装置。
【請求項２】
請求項１に記載の電荷結合装置において、
前記電荷転送チャネル領域から出力される電荷を受け、その電荷量に応じた電位変化を生じる電荷検出領域を有し、
前記電荷転送チャネル領域は、漸次、前記チャネル幅を減少させて前記電荷検出領域に接続され、
前記第１の転送電極は、前記電荷転送チャネル領域の出力端に配置され、当該出力端を所定の基準電位に保つ出力ゲート電極であり、
前記第２の転送電極は、転送クロックを印加される転送電極のうちの最終段電極であること、
を特徴とする電荷結合装置。
【請求項３】
半導体基板上に形成され、撮像部から電荷転送チャネル領域に読み出された信号電荷を転送クロックを印加される複数の転送電極により転送する水平シフトレジスタと、当該水平シフトレジスタから出力される前記信号電荷を電圧信号に変換する電荷検出領域と、を備える固体撮像装置において、
前記電荷転送チャネル領域の出力側端部である出力端側チャネル領域と、
最終段の前記転送電極に隣接して前記出力端側チャネル領域と前記電荷検出領域との境界部分に配置され、当該境界部分を所定の基準電位に保つ出力ゲート電極と、
を有し、
前記出力ゲート電極は、前記最終段の転送電極とオーバーラップ部分を有し、
前記オーバーラップ部分は、チャネル幅の方向に関して前記出力端側チャネル領域に応じた位置に選択的に形成されること、
を特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷結合装置（Charge Coupled Device：ＣＣＤ）及びＣＣＤイメージセンサに関し、特に電荷転送時のノイズ低減に関する。
【背景技術】
【０００２】
ＣＣＤは、半導体基板の主面に形成されたチャネル領域（電荷転送チャネル領域）と、このチャネル領域上に電荷転送方向に沿って配列された複数の転送電極とを有する。隣接する転送電極は、例えば２層のポリシリコンを用いて形成することによって、互いにオーバーラップさせることができ、これにより転送電極同士の境界下に好適にフリンジ電界を発生させ、電荷転送効率の向上が図られる。
【０００３】
従来のＣＣＤの一例として、ＣＣＤイメージセンサの水平シフトレジスタを取り上げ、従来技術を説明する。図３は、従来のＣＣＤイメージセンサの水平シフトレジスタの出力端側の構成を示す模式的な平面図である。この水平シフトレジスタは２相の転送クロックφ1，φ2で駆動され、チャネル領域２に沿って配置された２本のアルミ（Ａｌ）配線４，６がそれぞれ転送クロックφ1，φ2を転送電極に供給する。
【０００４】
転送電極として、第１層のポリシリコン（以下、１polyと記す）で形成された電極と第２層のポリシリコン（以下、２polyと記す）で形成された電極とがチャネル領域２に沿って交互に配列され、それら転送電極は隣接する２本ずつを対にして１つの転送クロックに対応付けられる。１poly電極１０の形成後に形成される２poly電極８は、隣接する１poly電極１０との間に目合わせずれなどによって間隙が生じないように、両側の１poly電極１０それぞれの縁の上へオーバーラップされる。
【０００５】
水平シフトレジスタは、撮像部から信号電荷を垂直転送されるメイン部分１２に続いて、チャネル幅が徐々に狭くなる延長部分１４を有し、この延長部分１４の出力端に出力部１６が接続される。
【０００６】
出力部１６は、水平シフトレジスタから転送される信号電荷量に応じて電位を変化させる浮遊拡散層領域（Floating Diffusion：ＦＤ）１８を有する。水平シフトレジスタの転送クロックを印加される最終段の転送電極１０とＦＤ１８との間には出力ゲート電極（ＯＧ）２０が配置される。ＯＧ２０はポリシリコンで形成され、転送電極１０に並んで伸びる細長い形状に形成され、Ａｌ配線２２に接続される。ここでは、ＯＧ２０は隣接する１polyの転送電極１０との隙間を抑制するために２polyで形成され、最終段の転送電極１０に向いた縁が当該転送電極１０の上にオーバーラップするように構成される。ＯＧ２０は一定の基準電位を印加され、その下のチャネル電位を一定に保つ。そのチャネル電位はＦＤ１８のリセット電位より浅く設定され、ＯＧ２０下のチャネル電位とＦＤ１８のリセット電位との差に応じてＦＤ１８に蓄積可能な最大信号電荷量が定まる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
電極８，１０やＯＧ２０といったＣＣＤシフトレジスタの転送電極は、チャネル領域の外側にも延在される。特にチャネル領域のチャネル幅が狭くなる部分では、チャネル領域と転送電極に電圧を印加する配線との距離が大きくなりがちであり、それに応じて転送電極がチャネル領域外へ引き延ばされる長さも長くなる。従来の構成では、チャネル領域外においても隣接する転送電極同士がオーバーラップされ、その分、転送電極間の容量が大きくなる。そのため、或る転送電極に転送クロックを印加すると、隣接する転送電極下のチャネル電位まで引きずられて変動するという問題があった。この問題は、具体的には、ＣＣＤシフトレジスタの転送効率の劣化、取り扱い電荷量の減少、ノイズ増加といった不都合として現れ得る。
【０００８】
特に、転送クロックを印加される転送電極の最終段とＯＧとのオーバーラップは、当該転送クロックに応じてＯＧ下のチャネル電位の変動を生じ、ＦＤに蓄積可能な最大信号電荷量の変動や、ＦＤの容量の変動を生じ得る。その結果、ＦＤを用いて信号電荷量に基づいて取り出される出力信号にノイズが生じやすくなるという問題があった。
【０００９】
本発明は上述の問題点を解決して、ＣＣＤシフトレジスタの特性改善を図ることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る電荷結合装置は、半導体基板の主面に形成された電荷転送チャネル領域と、それぞれ前記電荷転送チャネル領域に交差し、互いにオーバーラップ部分を有して隣接配置され、当該電荷転送チャネル領域の電位を制御する第１の転送電極及び第２の転送電極と、を有し、前記オーバーラップ部分が、チャネル幅の方向に関して前記電荷転送チャネル領域に応じた位置に選択的に形成されるものである。
【００１１】
他の本発明に係る電荷結合装置は、前記電荷転送チャネル領域から出力される電荷を受け、その電荷量に応じた電位変化を生じる電荷検出領域を有し、前記電荷転送チャネル領域が、漸次、前記チャネル幅を減少させて前記電荷検出領域に接続され、前記第１の転送電極が、前記電荷転送チャネル領域の出力端に配置され、当該出力端を所定の基準電位に保つ出力ゲート電極であり、前記第２の転送電極が、転送クロックを印加される転送電極のうちの最終段電極であるものである。
【００１２】
本発明に係る固体撮像装置は、半導体基板上に形成され、撮像部から電荷転送チャネル領域に読み出された信号電荷を転送クロックを印加される複数の転送電極により転送する水平シフトレジスタと、当該水平シフトレジスタから出力される前記信号電荷を電圧信号に変換する電荷検出領域と、を備えるものにおいて、前記電荷転送チャネル領域の出力側端部である出力端側チャネル領域と、最終段の前記転送電極に隣接して前記出力端側チャネル領域と前記電荷検出領域との境界部分に配置され、当該境界部分を所定の基準電位に保つ出力ゲート電極と、を有し、前記出力ゲート電極が、前記最終段の転送電極とオーバーラップ部分を有し、前記オーバーラップ部分が、チャネル幅の方向に関して前記出力端側チャネル領域に応じた位置に選択的に形成されるものである。
【発明の効果】
【００１３】
本発明によれば、転送クロックを印加される転送電極又は出力ゲート電極とこれに隣接する転送電極とのチャネル領域の外側でのオーバーラップが抑制されるため、それら電極間の容量結合が低減される。その結果、或る転送電極に転送クロックを印加したときに隣接する転送電極下のチャネル電位が受ける影響が軽減され、出力信号のノイズ低減等が図られる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１５】
図１は、本実施形態に係るＣＣＤイメージセンサの全体構成を示す模式的な平面図である。このＣＣＤイメージセンサはフレーム転送型のものであり、撮像部３０、蓄積部３２、水平シフトレジスタ３４、出力部３６を含んで構成される。
【００１６】
撮像部３０は複数の垂直シフトレジスタ４０を水平方向に配列して構成される。また蓄積部３２は、各垂直シフトレジスタ４０に対応して設けられる複数の垂直シフトレジスタ４２を水平方向に配列して構成される。これら垂直シフトレジスタ４０，４２は、撮像部３０の画素にて受光光量に応じて生じた信号電荷を、水平シフトレジスタ３４へ向けて順次転送する。
【００１７】
水平シフトレジスタ３４は、垂直シフトレジスタ４２の各出力端にビットを接続され、垂直シフトレジスタ群から並列に出力される信号電荷を対応するビットに蓄積する部分（メイン部分４４）と、メイン部分４４の後に設けられ、当該メイン部分４４を水平転送された信号電荷を出力部３６へ導く延長部分４６とを有する。水平シフトレジスタ３４は、チャネル領域の傍らに延在された２本のＡｌ配線を有し、これら配線によりメイン部分４４及び延長部分４６の転送電極に転送クロックφ1，φ2を供給する。
【００１８】
図２は、水平シフトレジスタ３４の出力端側に位置する延長部分４６及び出力部３６の構成を示す模式的な平面図である。延長部分４６は、出力部３６に向かってチャネル幅を徐々に狭める構成を有している。この構成により、チャネル幅が大きいメイン部分４４からサイズの小さい出力部３６のＦＤ５０への信号電荷の円滑な転送が図られる。
【００１９】
ちなみに、メイン部分４４における水平シフトレジスタの１ビットの水平方向の寸法は画素の水平ピッチに対応して微細となるので、メイン部分４４のチャネル幅は取り扱い電荷量を確保できるよう大きく定められる。一方、ＦＤ５０に付随する容量を小さくすることで、信号電荷に応じた電位変化を大きくすることができるため、ＦＤ５０のサイズは一般に小さく設計される。その結果、延長部分４６は上述のようにチャネル幅を徐々に狭める構成を有することとなる。なお、延長部分４６においては、チャネル幅を狭める一方で、転送電極の幅（電荷転送方向の寸法）は拡大され、これにより延長部分４６における取り扱い電荷量が維持される。
【００２０】
延長部分４６はメイン部分４４と同様に２相駆動される。メイン部分４４のチャネル領域に並行に配置された、転送クロックφ1，φ2を供給する２本のＡｌ配線５２，５４が延長部分４６にまで延在され、これら配線５２，５４から延長部分４６の転送電極に転送クロックφ1，φ2が供給される。
【００２１】
転送電極として、１poly電極５６と２poly電極５８とがチャネル領域６０上に電荷転送方向に交互に配列される。各電極５６，５８は、チャネル幅方向に伸びた細長い形状を有し、チャネル領域６０に跨って配置され、その両端はチャネル領域６０の外側の局所酸化膜（ＬＯＣＯＳ）の上にまで伸びる。特に各電極５６，５８の一方端は配線５２，５４まで延在され、それら配線に接続される。
【００２２】
電荷転送方向に交互に配列された１poly電極５６及び２poly電極５８は隣接する２本ずつを対にして１つの転送クロックに対応付けられる。例えば、２poly電極５８とその出力端側に隣接する１poly電極５６とが対とされ、これら電極対が交互に配線５２，５４に接続される。具体的には、配線５２には１poly電極５６-1及び２poly電極５８-1の対が接続され、その隣に位置する１poly電極５６-2及び２poly電極５８-2の対が配線５４に接続される。ちなみに、１poly電極５６及び２poly電極５８に同じ電圧を印加したときに、２poly電極５８下より１poly電極５６下のチャネル電位が深くなるように構成されており、これにより出力端側へ向けた電荷転送方向が２相の転送クロックφ1，φ2で実現される。
【００２３】
出力部３６は、ＦＤ５０、ＦＤ５０の電位を電気信号として取り出す出力トランジスタ、及びＦＤ５０の電位をリセットするリセットトランジスタを含んで構成される。ＦＤ５０は、Ｎ型不純物拡散層であり、その下のＰ型不純物拡散層（Ｐウェル）と共にＰＮ接合ダイオードを構成する。
【００２４】
このダイオードは後述するようにリセットトランジスタにより逆バイアス状態とされ、キャパシタの役割を果たす。水平シフトレジスタの最終段まで転送された信号電荷はＦＤ５０に転送され、ＦＤ５０はその信号電荷量に応じて電位を変化させる。
【００２５】
出力トランジスタのゲート電極６２はＦＤ５０に接続され、ＦＤ５０の電位に応じて変化するソース−ドレイン間電流に基づいて、このＣＣＤイメージセンサの出力信号が生成される。出力トランジスタのソース、ドレインにはそれぞれＡｌ配線６４，６６が接続される。
【００２６】
リセットトランジスタは、ＦＤ５０及びこれに隣接するＮ型拡散層であるリセットドレイン（ＲＤ）６８をソース、ドレインとし、さらにＦＤ５０及びＲＤ６８の間の電位を制御するゲート電極としてリセットゲート（ＲＧ）７０を有する。ＲＤ６８には所定のリセット電圧がＡｌ配線７２を介して供給され、ＲＧ７０に印加するリセットパルスφRDにより、リセットトランジスタをオン状態とすると、ＦＤ５０はＲＤ６８の電位にリセットされる。ちなみに、ＲＧ７０はポリシリコンで形成され、φRDを供給するＡｌ配線７４に接続される。
【００２７】
水平シフトレジスタには転送クロックを印加される最終段の転送電極５６-2とＦＤ５０との間にＯＧ７６が配置される。ＯＧ７６はポリシリコンで形成され、一定の基準電圧を供給するＡｌ配線７８に接続される。ここでは、ＯＧ７６は隣接する１polyの転送電極５６-2との隙間を抑制するために２polyで形成される。
【００２８】
ＯＧ７６は、最終段の転送電極５６-2に向いた縁のうち、チャネル領域に応じた部分においてのみ当該転送電極５６-2とのオーバーラップ部分８０を有する。例えば、ＯＧ７６に転送電極５６-2側へ突き出る凸部を設けること、及び最終段の転送電極５６-2にＯＧ７６側へ突き出る凸部を設けることのいずれか一方、又は両方により、その凸部にオーバーラップ部分８０が形成される。凸部が設けられた箇所以外ではＯＧ７６と転送電極５６-2との間には間隙が形成される。特にＯＧ７６、転送電極５６-2をそれぞれ配線７８，５４に向けて比較的長く引き延ばした部分において、両電極は互いに重なることなく並行に延在される。このように両電極のオーバーラップをチャネル領域に応じた位置に限定することで両電極間の容量が低減されるので、転送電極５６-2に印加される転送クロックφ2の影響によるＯＧ７６下のチャネル電位の変動が抑制され、ノイズ低減が図られる。
【００２９】
なお、オーバーラップ部分８０を形成する凸部は、ＯＧ７６や転送電極５６をリソグラフィ技術を用いて形成する際に生じ得るマスクの目合わせずれ量等に応じて、チャネル領域６０の外側に或る程度拡大してもよい。
【００３０】
また、図２に示す構成では、隣接する転送電極を一対として同相の転送クロックを印加する、いわゆる二相駆動方式であるが、隣接する転送電極に異なる位相の転送クロックを印加する他の駆動方式でも良い。そして、互いに隣接する１poly電極５６と２poly電極５８とは従来と同様、そのチャネル幅方向の任意の箇所にてオーバーラップしているが、これら電極５６，５８に対しても上述のＯＧ７６及び最終段の転送電極５６-2と同様の構成を適用することができる。すなわち、電極５６，５８のチャネル領域に対応する部分にて凸部を設けて電極間のオーバーラップを生じさせる一方で、チャネル領域以外の大半の部分にて電極間に間隙を設けることによって電極間の容量を低減することができる。その結果、延長部分４６における転送効率や取り扱い電荷量の確保等が図られる。
【図面の簡単な説明】
【００３１】
【図１】実施形態に係るＣＣＤイメージセンサの全体構成を示す模式的な平面図である。
【図２】実施形態に係る水平シフトレジスタの出力端側に位置する延長部分及び出力部の構成を示す模式的な平面図である。
【図３】従来のＣＣＤイメージセンサの水平シフトレジスタの出力端側の構成を示す模式的な平面図である。
【符号の説明】
【００３２】
３４  水平シフトレジスタ、３６  出力部、４４  メイン部分、４６  延長部分、５０  浮遊拡散層領域（ＦＤ）、５６，５８  転送電極、６０  チャネル領域、６８  リセットドレイン（ＲＤ）、７０  リセットゲート（ＲＧ）、７６  出力ゲート電極（ＯＧ）。
【図１】
2006203103.tif 000003
【図２】
2006203103.tif 000004
【図３】
2006203103.tif 000005