(57)【要約】  【課題】  電源装置の安全性を向上させた保護回路を提供する。  【解決手段】  ブートストラップ回路１０６が正常に動作している場合、当該ブートストラップ回路１０６は、内部のコンデンサＣ５及びＣ６がエネルギーの充電と放電とを繰り返し行うことによって、スイッチング素子Ｓ２をオン、オフさせる。一方、ブートストラップ回路１０６内のダイオードＤ３がショートして制御ＩＣのＶｂｏｏｔ端子の電圧が上昇すると、ダイオードＤ５が導通し、これによりトランジスタＴｒ１がオン状態になる。このため、入力とＧＮＤ間がショートしてヒューズＦ２が溶断する。これにより、スイッチング素子Ｓ２への電力供給が遮断されて当該スイッチング素子Ｓ２の動作が停止する。【選択図】  図３
2006280014.tif 000002
【特許請求の範囲】
【請求項１】
ＮチャネルＭＯＳＦＥＴをスイッチング素子として使用した電源装置の保護回路であって、
ブートストラップ回路と、
前記ブートストラップ回路の電圧を検出する電圧検出手段と、
前記電圧検出手段により検出されたブートストラップ回路の電圧が所定値以上である場合に、前記スイッチング素子への電力供給を遮断するスイッチ手段とを有することを特徴とする電源装置の保護回路。
【請求項２】
ＮチャネルＭＯＳＦＥＴをスイッチング素子として使用した第１の電源装置の保護回路であって、
ブートストラップ回路と、
前記ブートストラップ回路の電圧を検出する電圧検出手段と、
前記第１の電源装置の電力源である第２の電源装置と、
前記電圧検出手段により検出されたブートストラップ回路の電圧を伝達する伝達手段と、
前記伝達手段により伝達されるブートストラップ回路の電圧が所定値以上である場合に、前記第２の電源装置から前記第１の電源装置への電力供給を遮断する制御回路とを有することを特徴とする電源装置の保護回路。
【請求項３】
外部信号により動作するＮチャネルＭＯＳＦＥＴをスイッチング素子として使用した電源装置の保護回路であって、
ブートストラップ回路と、
前記ブートストラップ回路の電流を検出する電流検出手段と、
前記電流検出手段により検出されたブートストラップ回路の電流に異常が生じた場合に、前記スイッチング素子へ入力される外部信号を遮断するスイッチ手段とを有することを特徴とする電源装置の保護回路。
【請求項４】
ＮチャネルＭＯＳＦＥＴをスイッチング素子として使用した電源装置の保護回路であって、
ブートストラップ回路と、
前記ブートストラップ回路の電流を検出する電流検出手段と、
前記電流検出手段により検出されたブートストラップ回路の電流に異常が生じた場合に、前記スイッチング素子への電力供給を遮断するスイッチ手段とを有することを特徴とする電源装置の保護回路。
【請求項５】
請求項１乃至請求項４に記載した保護回路を有する電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置を保護する保護回路に関する。
【背景技術】
【０００２】
電源装置のスイッチング素子としてＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を使用する場合、当該ＭＯＳＦＥＴのゲート電極の電圧を電源電圧以上に昇圧する必要がある（例えば、特許文献１乃至３参照）。そのための回路としてブートストラップ回路が提案されている。
【０００３】
ブートストラップ回路を使用した電源装置の回路図の一例を図１に示す。図１において、ブートストラップ回路５００は、コンデンサＣ１、Ｃ２及びダイオードＤ１により構成される。コンデンサＣ１、Ｃ２は、制御ＩＣ５１０におけるＶｂｏｏｔ端子より電圧が供給されることによって電荷を蓄積する。その結果、制御ＩＣ５１０におけるＶｂ端子の電圧は、入力電圧と出力電圧とを加算した分だけ昇圧される。次に、スイッチング素子Ｓ１は、ＰＷＭ信号によりオン状態となった後、オフ状態に移行するが、ＰＷＭ信号ではオフ状態に移行することができないため、制御ＩＣ５１０におけるＶｂ端子の昇圧された電圧を利用してオフ状態に移行する。その後は、再びスイッチング素子Ｓ１は、ＰＷＭ信号によりオン状態となる。スイッチング素子Ｓ１がオフ状態に移行するために、ブートストラップ回路５００内のコンデンサＣ１、Ｃ２に蓄積された電荷は消失する。このため、コンデンサＣ１、Ｃ２は、再度、制御ＩＣ５１０におけるＶｂｏｏｔ端子より電圧が供給されることによってエネルギーを蓄積する。このように、ブートストラップ回路５００は、スイッチング素子Ｓ１の動作のためにエネルギーの充電と放電とを繰り返し行っている。
【特許文献１】特開平５−３８１３４号公報
【特許文献２】特開平９−２１９９７６号公報
【特許文献３】特開２００２−８４７６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来のブートストラップ回路５００では、次のような課題があった。すなわち、ブートストラップ回路５００では、制御ＩＣ５１０のＶｂ端子に印加されている電圧がＶｂｏｏｔ端子に印加されている電圧より大きくなる。このため、ブートストラップ回路５００内のダイオードＤ１は、電荷の逆流を阻止することを目的に設けられている。しかし、何らかの異常によりダイオードＤ１がショートすると、Ｖｂｏｏｔ端子にＶｂ端子の高い電圧がそのまま印加される。その結果、制御ＩＣ５１０の内部に異常が発生し、スイッチング素子Ｓ１を正常にオン、オフさせることができなくなり、当該スイッチング素子Ｓ１が異常に発熱して破損し、十分な安全性を確保されない場合がある。
【０００５】
本発明の目的は、上述した問題を解決するものであり、電源装置の安全性を向上させた保護回路を提供するものである。
【課題を解決するための手段】
【０００６】
本発明に係る電源装置の保護回路は、ＮチャネルＭＯＳＦＥＴをスイッチング素子として使用した電源装置を保護するものであって、ブートストラップ回路と、前記ブートストラップ回路の電圧を検出する電圧検出手段と、前記電圧検出手段により検出されたブートストラップ回路の電圧が所定値以上である場合に、前記スイッチング素子への電力供給を遮断するスイッチ手段とを有する。
【０００７】
この構成により、ブートストラップ回路の電圧が大きくなって、スイッチング素子を正常にオン、オフさせることができなくなった場合には、当該スイッチング素子への電力供給が遮断されるため、スイッチング素子の破損を防止して安全性を向上させることができる。
【０００８】
また、本発明に係る電源装置の保護回路は、ＮチャネルＭＯＳＦＥＴをスイッチング素子として使用した第１の電源装置を保護するものであって、ブートストラップ回路と、前記ブートストラップ回路の電圧を検出する電圧検出手段と、前記第１の電源装置の電力源である第２の電源装置と、前記電圧検出手段により検出されたブートストラップ回路の電圧を伝達する伝達手段と、前記伝達手段により伝達されるブートストラップ回路の電圧が所定値以上である場合に、前記第２の電源装置から前記第１の電源装置への電力供給を遮断する制御回路とを有する。
【０００９】
この構成により、ブートストラップ回路の電圧が大きくなって、スイッチング素子を正常にオン、オフさせることができなくなった場合には、当該スイッチング素子を使用した第１の電源装置への電力供給が遮断されるため、スイッチング素子の破損を防止して安全性を向上させることができる。
【００１０】
また、本発明に係る電源装置の保護回路は、外部信号により動作するＮチャネルＭＯＳＦＥＴをスイッチング素子として使用した電源装置を保護するものであって、ブートストラップ回路と、前記ブートストラップ回路の電流を検出する電流検出手段と、前記電流検出手段により検出されたブートストラップ回路の電流に異常が生じた場合に、前記スイッチング素子へ入力される外部信号を遮断するスイッチ手段とを有する。
【００１１】
この構成により、ブートストラップ回路の電流に異常が生じて、スイッチング素子を正常にオン、オフさせることができなくなった場合には、当該スイッチング素子を動作させるための外部信号が遮断されるため、スイッチング素子の破損を防止して安全性を向上させることができる。
【００１２】
また、本発明に係る電源装置の保護回路は、ＮチャネルＭＯＳＦＥＴをスイッチング素子として使用した電源装置を保護するものであって、ブートストラップ回路と、前記ブートストラップ回路の電流を検出する電流検出手段と、前記電流検出手段により検出されたブートストラップ回路の電流に異常が生じた場合に、前記スイッチング素子への電力供給を遮断するスイッチ手段とを有する。
【００１３】
この構成により、ブートストラップ回路の電流に異常が生じて、スイッチング素子を正常にオン、オフさせることができなくなった場合には、当該スイッチング素子への電力供給が遮断されるため、スイッチング素子の破損を防止して安全性を向上させることができる。
【発明の効果】
【００１４】
本発明によれば、スイッチング素子への電力供給等を遮断させることにより、当該スイッチング素子の破損を防止して安全性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を参照して具体的に説明する。まず、第１実施例について説明する。図２は、第１実施例における電源装置のブロック図である。同図に示す電源装置１００ａは、ＭＯＳＦＥＴ１０２と、制御回路１０４、ブートストラップ回路１０６、電圧検出部１０８、入力遮断部１１０、入力平滑部１１２及び出力平滑部１１４により構成される。
【００１６】
図３は、電源装置１００ａの回路図である。ＭＯＳＦＥＴ１０２は、スイッチング素子Ｓ２が対応する。制御回路１０４は、制御ＩＣを含む。ブートストラップ回路１０６は、コンデンサＣ５、Ｃ６及びダイオードＤ３によってブートストラップ回路１０６が構成される。また、電圧検出部１０８は、ダイオードＤ５によって構成され、入力遮断部１１０は、トランジスタＴｒ１によって構成される。更には、入力平滑部１１２は、コンデンサＣ７及びヒューズＦ２によって構成され、出力平滑部１１４は、ダイオードＤ４、コイルＬ２及びコンデンサＣ８によって構成される。
【００１７】
ブートストラップ回路１０６内のコンデンサＣ６の一端は接地され、他端はダイオードＤ３のアノード端子及び制御回路１０４を構成する制御ＩＣのＶｂｏｏｔ端子に接続される。コンデンサＣ５の一端は、ＭＯＳＦＥＴ１０２に対応するスイッチング素子Ｓ２のソース端子に接続され、他端はダイオードＤ３のカソード端子及び制御回路１０４を構成する制御ＩＣのＶｂ端子に接続される。更に、ダイオードＤ３のアノード端子には、電圧検出部１０８を構成するダイオードＤ５のカソード端子が接続される。また、ダイオードＤ５のアノード端子と、制御回路１０４を構成する制御ＩＣのＶｂｏｏｔ端子、及び、入力遮断部１１０を構成するトランジスタＴｒ１のベース端子とが接続され、当該トランジスタＴｒ１のコレクタ端子はスイッチング素子Ｓ２のドレイン端子と接続され、エミッタ端子は接地される。
【００１８】
ブートストラップ回路１０６が正常に動作している場合、当該ブートストラップ回路１０６は、内部のコンデンサＣ５及びＣ６がエネルギーの充電と放電とを繰り返し行うことによって、スイッチング素子Ｓ２をオン、オフさせる。
【００１９】
一方、何らかの異常により、ブートストラップ回路１０６内のダイオードＤ３がショートして制御ＩＣのＶｂｏｏｔ端子の電圧が上昇すると、ダイオードＤ５が導通し、これによりトランジスタＴｒ１がオン状態になる。このため、入力とＧＮＤ間がショートしてヒューズＦ２が溶断する。このような動作によって、スイッチング素子Ｓ２への電力供給が遮断されて当該スイッチング素子Ｓ２の動作が停止する。このため、スイッチング素子Ｓ２の破損を防止し、安全性を向上させることができる。
【００２０】
次に、第２実施例について説明する。図４は、第２実施例における電源装置と、当該電源装置の電力減である他の電源装置とのブロック図である。同図に示す電源装置１００ａは、ＭＯＳＦＥＴ１０２と、制御回路１０４、ブートストラップ回路１０６、電圧検出部１０８、入力平滑部１１２、出力平滑部１１４及び信号伝達部１１６により構成される。一方、電源装置１００ｂの電力源である電源装置１５０は、制御回路１５２により構成される。
【００２１】
図５は、電源装置１００ａの回路図、図６は、電源装置１５０の回路図である。ＭＯＳＦＥＴ１０２は、スイッチング素子Ｓ３が対応する。制御回路１０４及び制御回路１５２は、制御ＩＣを含む。ブートストラップ回路１０６は、コンデンサＣ９、Ｃ１０及びダイオードＤ６によって構成される。また、電圧検出部１０８は、ダイオードＤ８によって構成され、入力平滑部１１２は、コンデンサＣ１１及びヒューズＦ３によって構成され、出力平滑部１１４は、ダイオードＤ７、コイルＬ３及びコンデンサＣ１２によって構成される。更に、信号伝達部１１６は、フォトカプラＰＣ１−１により構成される。
【００２２】
ブートストラップ回路１０６内のコンデンサＣ１０の一端は接地され、他端はダイオードＤ６のアノード端子及び制御回路１０４を構成する制御ＩＣのＶｂｏｏｔ端子に接続される。コンデンサＣ５の一端は、ＭＯＳＦＥＴ１０２に対応するスイッチング素子Ｓ３のソース端子に接続され、他端はダイオードＤ６のカソード端子及び制御回路１０４を構成する制御ＩＣのＶｂ端子に接続される。更に、ダイオードＤ６のアノード端子には、電圧検出部１０８を構成するダイオードＤ８のカソード端子が接続される。また、ダイオードＤ８のアノード端子と、制御回路１０４を構成する制御ＩＣのＶｂｏｏｔ端子、及び、フォトカプラＰＣ１−１の発光側アノード端子とが接続される。更に、フォトカプラＰＣ１−１のカソード端子が接地され、当該フォトカプラＰＣ１−１の受光側であるコレクタ端子は電力源である電源装置１５０を構成する制御ＩＣのＶｃｃ端子に接続され、エミッタ端子は同じく電力源である電源装置１５０を構成する制御ＩＣのＯＶＰ端子と接続される。
【００２３】
ブートストラップ回路１０６が正常に動作している場合、当該ブートストラップ回路１０６は、内部のコンデンサＣ５及びＣ６がエネルギーの充電と放電とを繰り返し行うことによって、スイッチング素子Ｓ２をオン、オフさせる。
【００２４】
一方、何らかの異常により、ブートストラップ回路１０６内のダイオードＤ６がショートして制御ＩＣのＶｂｏｏｔ端子の電圧が上昇すると、ダイオードＤ８が導通し、これによりフォトカプラＰＣ１−１の発光側が発光し、受光側がオン状態となって、電力源である電源装置１５０を構成する制御ＩＣのＶｃｃ端子からＯＶＰ端子に電流が流れ、電源装置１５０の動作は停止する。このような動作によって、電力源である電源装置１５０から電源装置１００ｂへの電力供給が遮断されるため、スイッチング素子Ｓ３の破損を防止し、安全性を向上させることができる。本実施例では、ヒューズＳ３の用談に依存した手法ではないため、第１実施例と比較して、より安全性を向上させることが可能となる。
【００２５】
次に、第３実施例について説明する。図７は、第３実施例における電源装置のブロック図である。同図に示す電源装置１００ｃは、ＭＯＳＦＥＴ１０２と、制御回路１０４、ブートストラップ回路１０６、電流検出部１０９、入力平滑部１１２、出力平滑部１１４及び強制オフ部１１８により構成される。
【００２６】
図８は、電源装置１００ｃの回路図である。ＭＯＳＦＥＴ１０２は、スイッチング素子Ｓ４が対応する。制御回路１０４は、制御ＩＣ及びコンデンサＣ１６を含む。ブートストラップ回路１０６は、コンデンサＣ１３、Ｃ１４及びダイオードＤ８によって構成される。電流検出部１０９は、トランスＴ１を含む。入力平滑部１１２は、コンデンサＣ１５及びヒューズＦ４によって構成され、出力平滑部１１４は、ダイオードＤ９、コイルＬ４及びコンデンサＣ１７によって構成される。
【００２７】
ブートストラップ回路１０６内のコンデンサＣ１４の一端は接地され、他端はダイオードＤ８のアノード端子及び制御回路１０４を構成する制御ＩＣのＶｂｏｏｔ端子に接続される。コンデンサＣ１３の一端は、ＭＯＳＦＥＴ１０２に対応するスイッチング素子Ｓ４のソース端子に接続され、他端は、制御回路１０４を構成する制御ＩＣのＶｂ端子及び電流検出部１０９を構成するトランスＴ１の一次側の一端に接続される。更に、ダイオードＤ８のカソード端子には、電流検出部１０９を構成するトランスＴ１の一次側の他端が接続される。
【００２８】
また、トランスＴ１の二次側には、抵抗Ｒ１が並列に接続され、当該抵抗Ｒ１の一端は、コンデンサＣ１８の接地側に接続され、他端は、ダイオードＤ１０のアノード端子に接続される。ダイオードＤ１０のカソード端子は、コンデンサＣ１８のプラス側及び抵抗Ｒ２の一端に接続される。抵抗Ｒ２の他端は、トランジスタＴｒ３のベース端子と抵抗Ｒ３の一端とに接続される。トランジスタＴｒ３のエミッタ端子は、抵抗Ｒ３の他端及びダイオードＤ１２のカソード端子と接続され、コレクタ端子は、抵抗Ｒ４の一端及びＯＮ／ＯＦＦ信号のラインに接続される。ダイオードＤ１２のアノード端子は、サイリスタＴｈ１のベース端子と接続され、当該サイリスタＴｈ１のエミッタ端子は接地され、コレクタ端子はダイオードＤ１１のアノード端子及び抵抗Ｒ４の他端に接続される。ダイオードＤ１１のカソード端子は、抵抗Ｒ５の一端に接続され、当該抵抗Ｒ５の他端は、トランジスタＴｒ２のベース端子と抵抗Ｒ６の一端に接続される。トランジスタＴｒ２のエミッタ端子は、接地されるとともに抵抗Ｒ６の他端に接続され、コレクタ端子は、制御回路１０４を構成する制御ＩＣのＯＮ／ＯＦＦ端子に接続される。
【００２９】
ブートストラップ回路１０６が正常に動作している場合、外部からのＯＮ信号によりトランジスタＴｒ２がオン状態となり、電源装置１００ｃは出力側に電圧を発生する。
【００３０】
一方、何らかの異常により、ブートストラップ回路１０６内のダイオードＤ８がショートして、異常な電流がトランスＴ１によって検出されると、トランジスタＴｒ３がオン状態となり、更に、サイリスタＴｈ１がオン状態となる。これにより、外部からのＯＮ信号は、トランジスタＴｒ２に流れなくなるため、当該トランジスタＴｒ２はオフ状態となる。このため、電源装置１００ｃのスイッチ動作が停止し、スイッチング素子Ｓ４の破損を防止し、安全性を向上させることができる。
【００３１】
次に、第４実施例について説明する。図９は、第４実施例における電源装置のブロック図である。同図に示す電源装置１００ｄは、ＭＯＳＦＥＴ１０２と、制御回路１０４、ブートストラップ回路１０６、電流検出部１０９、入力平滑部１１２、出力平滑部１１４及び強制オフ部１１８により構成される。
【００３２】
図１０は、電源装置１００ｄの回路図である。ＭＯＳＦＥＴ１０２は、スイッチング素子Ｓ５が対応する。制御回路１０４は、制御ＩＣ及びコンデンサＣ２１を含む。ブートストラップ回路１０６は、コンデンサＣ１８、Ｃ１９及びダイオードＤ１３によって構成される。電流検出部１０９は、トランスＴ２を含む。入力平滑部１１２は、コンデンサＣ２０及びヒューズＦ５によって構成され、出力平滑部１１４は、ダイオードＤ１４、コイルＬ４及びコンデンサＣ２３によって構成される。
【００３３】
ブートストラップ回路１０６内のコンデンサＣ１９の一端は接地され、他端はダイオードＤ１３のアノード端子及び制御回路１０４を構成する制御ＩＣのＶｂｏｏｔ端子に接続される。コンデンサＣ１８の一端は、ＭＯＳＦＥＴ１０２に対応するスイッチング素子Ｓ５のソース端子に接続され、他端は、制御回路１０４を構成する制御ＩＣのＶｂ端子及び電流検出部１０９を構成するトランスＴ２の一次側の一端に接続される。更に、ダイオードＤ１３のカソード端子には、電流検出部１０９を構成するトランスＴ２の一次側の他端が接続される。
【００３４】
また、トランスＴ２の二次側には、抵抗Ｒ７が並列に接続され、当該抵抗Ｒ７の一端は、コンデンサＣ２２の接地側に接続され、他端は、ダイオードＤ１５のアノード端子に接続される。ダイオードＤ１５のカソード端子は、コンデンサＣ２２のプラス側及び抵抗Ｒ８の一端に接続される。抵抗Ｒ８の他端は、トランジスタＴｒ４のベース端子と抵抗Ｒ９の一端とに接続される。トランジスタＴｒ４のエミッタ端子は、抵抗Ｒ９の他端及びダイオードＤ１６のカソード端子と接続され、コレクタ端子は、ＭＯＳＦＥＴ１０２に対応するスイッチング素子Ｓ５のゲート端子に接続される。ダイオードＤ１６のアノード端子は、サイリスタＴｈ２のベース端子と接続され、当該サイリスタＴｈ２のエミッタ端子は接地され、コレクタ端子は、ＭＯＳＦＥＴ１０２に対応するスイッチング素子Ｓ５のゲート端子に接続される。
【００３５】
ブートストラップ回路１０６が正常に動作している場合、トランスＴ２により図１１（ａ）に示す電流が検出されるが、ダイオードＤ１５が逆極性のため、トランジスタＴｒ４はオン状態にはならない。このため、スイッチング素子Ｓ５のゲート端子には、オン、オフ動作に必要なパルス電圧が発生し、当該スイッチング素子Ｓ５は正常にオン、オフ動作を行う。
【００３６】
一方、何らかの異常により、ブートストラップ回路１０６内のダイオードＤ１３がショートして、図１１（ｂ）に示すような異常な電流がトランスＴ２によって検出されると、トランジスタＴｒ４がオン状態となる。これによりサイリスタＴｈ２はオン状態となり、スイッチング素子Ｓ５のゲート端子とＧＮＤ間がショートする。このため、スイッチング素子Ｓ５のオン、オフ動作が停止して当該スイッチング素子Ｓ５には電流が流れない。従って、スイッチング素子Ｓ５の破損を防止し、安全性を向上させることができる。
【産業上の利用可能性】
【００３７】
以上、説明したように、本発明に係る電源装置の保護回路は、電源装置の安全性を向上させるという効果を奏し、保護回路として有用である。
【図面の簡単な説明】
【００３８】
【図１】従来の電源装置の回路図の一例である。
【図２】第１実施例の電源装置のブロック図である。
【図３】第１実施例の電源装置の回路図である。
【図４】第２実施例の電源装置及び当該電源装置に電力供給を行う他の電源装置のブロック図である。
【図５】第２実施例の電源装置の回路図である。
【図６】第２実施例の電源装置に電力供給を行う他の電源装置の回路図である。
【図７】第３実施例の電源装置のブロック図である。
【図８】第３実施例の電源装置の回路図である。
【図９】第４実施例の電源装置のブロック図である。
【図１０】第４実施例の電源装置の回路図である。
【図１１】正常電流と異常電流の一例を示す図である。
【符号の説明】
【００３９】
１００ａ、１００ｂ、１００ｃ、１００ｄ、１５０  電源装置
１０２  ＭＯＳＦＥＴ
１０４、１５２  制御回路
１０６  ブートストラップ回路
１０８  電圧検出部
１０９  電流検出部
１１０  入力遮断部
１１２  入力平滑部
１１４  出力平滑部
１１８  強制オフ部
【図１】
2006280014.tif 000003
【図２】
2006280014.tif 000004
【図３】
2006280014.tif 000005
【図４】
2006280014.tif 000006
【図５】
2006280014.tif 000007
【図６】
2006280014.tif 000008
【図７】
2006280014.tif 000009
【図８】
2006280014.tif 000010
【図９】
2006280014.tif 000011
【図１０】
2006280014.tif 000012
【図１１】
2006280014.tif 000013