(57)【要約】【課題】  薄いベース領域を持つ従来のトランジスタに見られた高抵抗や高ノイズ等を抑制する。【解決手段】  非選択的エピタキシ法により基板１０上に真性ベース１２を形成するステップと、真性ベース１２上に持ち上げられた外因性ベース１６を形成するステップと含んでなる、トランジスタの形成方法を提供する。【選択図】        図４
2006024942.tif 000002
【特許請求の範囲】
【請求項１】
非選択的エピタキシ法により基板上に真性ベースを形成するステップと、
持ち上げられた外因性ベースを該真性ベース上に形成するステップと
含んでなる、トランジスタの形成方法。
【請求項２】
前記真性ベースを形成するステップが、シリコンガリウム層を前記基板上に形成することを含むものである請求項１に記載の方法。
【請求項３】
前記持ち上げられた外因性ベースを形成するステップが、非選択的エピタキシ法を用いてポリシリコン材料を置くことを含むものである請求項１に記載の方法。
【請求項４】
前記真性ベース上にエッチストップを形成するステップと、
前記エッチストップをパターニングするステップと
を更に含む請求項３に記載の方法。
【請求項５】
非選択的エピタキシ法を用いて前記持ち上げられた外因性ベースを形成するステップが、前記エッチストップ及び前記真性ベース上に、前記持ち上げられた外因性ベースを形成することを含むものである請求項４に記載の方法。
【請求項６】
前記持ち上げられた外因性ベース上に誘電体を形成するステップを更に含む請求項５に記載の方法。
【請求項７】
前記誘電体及び前記持ち上げられた外因性ベース中に、前記エッチストップまで通じる開口をエッチングするステップと、
該開口中にエミッタを形成するステップと
を更に含む請求項６に記載の方法。
【請求項８】
前記エミッタを形成するステップが、前記開口中に一群のスペーサを形成することと、
ポリシリコン材料を前記開口中に形成することと
を含む請求項７に記載の方法。
【請求項９】
前記持ち上げられた外因性ベース上にベース接触を形成するステップを更に含む請求項１に記載の方法。
【請求項１０】
非選択的エピタキシ法を用いて基板上に形成された真性ベースと、
持ち上げられた位置にあって、該真性ベース上にある外因性ベースと
を含んでなるトランジスタ。
【発明の詳細な説明】
【背景技術】
【０００１】
バイポーラ・トランジスタは、アナログ及びデジタル・アプリケーションに幅広い利用可能性を備える半導体デバイスである。バイポーラ・トランジスタのベースに印加される微弱な信号は、そのエミッタ及びコレクタを通る電流に大きな変化を生じさせるために使うことができる。
【０００２】
拡散技術及び／又はエピタキシャル成膜技術を利用してエミッタ、ベース及びコレクタを形成することにより、バイポーラ・トランジスタを製作することができる。バイポーラ・トランジスタの形成に利用することができる半導体材料は多数あるが、例えばシリコンやシリコンゲルマニウム合金やＩＩＩ〜Ｖ族及びＩＩ〜ＶＩ族半導体を挙げることができる。
【０００３】
バイポーラ・トランジスタのベースは、基板上にエピタキシ法により半導体材料を成膜することにより形成することができる。エピタキシ法、即ちエピタキシャル成長は、単結晶材料の薄膜を、例えば化学蒸着法（chemical vapor deposition：以下、「ＣＶＤ」とよぶ）により単結晶基板上に形成するプロセスであると定義することができる。選択的エピタキシ法とは、基板の選択された領域上に半導体材料のエピタキシャル成長を実施するプロセスであると定義することができる。非選択的エピタキシ法とは、基板の全領域へと半導体材料のエピタキシャル成長を実施するプロセスであると定義することができる。
【０００４】
バイポーラ・トランジスタのベースは、選択的エピタキシ法（selective epitaxy）により形成することができる。選択的エピタキシ法によりベースを形成するためのプロセスの一例として、誘電材料を基板上へと形成するステップと、誘電材料中に窓(window)を設けて基板の選択領域の表面を露出するステップと、その窓を通じて基板表面上へとベース用の半導体材料をエピタキシ法により形成するステップとを含む方法が挙げられる。残念なことに、選択的エピタキシ法によりそのベースを形成したバイポーラ・トランジスタは高価であり、相対的に複雑な選択的エピタキシ法のプロセス・ステップに起因する欠陥が生じやすいものである。
【０００５】
バイポーラ・トランジスタのベースは、非選択的エピタキシ法を使って形成することもできる。非選択的エピタキシ法によりベースを形成するためのプロセスの一例として、エピタキシ法により基板上へとベース用の半導体材料を形成するステップと、形成された半導体材料上にベース接触を形成するステップとを含む方法が挙げられる。残念ながら、エピタキシャル成長させた材料上にベース接触を形成することは、薄いベース領域を持つ高速トランジスタにおいては困難な場合がある。更に、高速トランジスタの薄いベース領域は、より高い抵抗と、より低い利得と、より大きいノイズとを呈する場合がある。
【発明の開示】
【課題を解決するための手段】
【０００６】
非選択的エピタキシ法を用いて真性ベース（intrinsic base）を基板上に形成し、その真性ベース上に持ち上げられた位置にある（raised）外因性ベース(extrinsic base)を形成することを含む、トランジスタの形成方法が開示される。選択的エピタキシ法の高コスト性と複雑性と欠陥とを生じる可能性を、真性ベースの形成に用いられる非選択的エピタキシ法により排除する一方で、薄いベース領域を有する従来のトランジスタに見られた高抵抗と高ノイズと低利得とベース接触との問題を、持ち上げられた位置にある外因性ベースによって回避する。
【０００７】
本発明の他の特徴及び利点は、以下の詳細な説明により明らかとなるであろう。
【発明を実施するための最良の形態】
【０００８】
特定の実施例に基づいて、添付図を参照しつつ本発明を説明する。
【０００９】
図１Ａ〜図３Ｅは、本発明の技術に基づいてトランジスタ１００を形成するための一連のプロセス・ステップを示したものである。トランジスタ１００は基板１０上に形成される。一実施例では、基板１０はシリコン基板である。代わりに、基板１０はシリコン・オン・インシュレータ基板であっても良い。基板上にはトランジスタ１００の絶縁用に一群の誘電体領域５２、５４が形成されている。
【００１０】
半導体材料１２は、エピタキシャル法により（例えば、基板１０を含むウエハ全体にわたり）非選択的に基板１０全体に形成されている（図１Ａ）。一実施例においては、半導体材料１２は単結晶シリコンゲルマニウムである。半導体材料１２は、トランジスタ１００の真性ベースを形成するものである。
【００１１】
一実施例においては、半導体材料１２のエピタキシャル成長と共にボロンが形成される。例えば、半導体材料１２中へとボロンを含ませるように反応するジボランを含んだ反応炉へと、基板１０を含むウエハを入れることができる。
【００１２】
一対のエッチストップ層１４、１５が、半導体材料１２上に形成される（図１Ａ）。エッチストップ層１４、１５は、後のプロセス・ステップにおいてエッチストップとして働く。エッチストップ層１４、１５は、窒化シリコン及び／又は酸化シリコン誘電体を含みうる。
【００１３】
そして、エッチストップ層１４、１５は、トランジスタ１００の活性領域上のみに残されるようにパターニングされる（図１Ｂ）。
【００１４】
トランジスタ１００の持ち上げられた（高い位置にある）外因性ベース用にポリシリコン材料１６（図２Ｃ）が、半導体材料１２とパターニングされたエッチストップ層１４との上に非選択的に形成される。一実施例においては、ポリシリコン材料１６は化学蒸着法を用いて形成される。そして、ポリシリコン材料が打ち込みステップにより高濃度にドーピング（ｐ型）される。ポリシリコン材料１６がｉｎ−ｓｉｔｕのｐ型ドーピングにより形成される場合には、打ち込みを実施しなくて良い。
【００１５】
誘電材料１８（図２Ｃ）がポリシリコン材料１６上に形成される。誘電材料１８は、トランジスタ１００のエミッタ接合部及びベース接合部を絶縁するものである。一実施例における誘電材料１８は二酸化シリコンである。
【００１６】
そして、ポリシリコン材料１６及び誘電材料１８へと開口２０（図２Ｃ）をパターニングするためにフォトリソグラフィー・ステップが実施される。誘電材料１８とポリシリコン材料１６とを通じてエッチングし、エッチストップ層１５にてエッチングを止めることにより、開口が形成される。そして、フォトリソグラフィー・ステップで塗布されたフォトレジストが除去される。
【００１７】
そして、一群のスペーサ２２、２４（図２Ｄ）が開口２０中に形成される。例えば、スペーサ２２、２４は、窒化シリコン及び／又は酸化シリコン誘電体を含みうる。
【００１８】
トランジスタ１００のエミッタを形成するために、ポリシリコン材料３０（図３Ｅ）が形成される。ポリシリコン材料３０は、ｉｎ−ｓｉｔｕドーピング又は打ち込みにより形成することができる。
【００１９】
そして、ポリシリコン材料３０から半導体材料１２中へとドーパントを拡散させ、トランジスタ１００のエミッタ−ベース接合を形成するために、一連の熱サイクルが適用される。
【００２０】
スペーサ２２、２４は、（持ち上げられた外因性ベースである）ポリシリコン材料１６から（エミッタである）ポリシリコン材料３０を絶縁する。
【００２１】
そして、フォトリソグラフィー・ステップによりベース接触領域が画定される。デバイスへと接続していないポリシリコン及び半導体材料は、エッチングにより除去される。そして、金属シリサイド領域が形成され、その後に相互接続が設けられる。
【００２２】
図４は、この結果完成した、持ち上げられた位置にある外因性ベース１６を含むトランジスタ１００を示すものである。同じく図示されているのは、エミッタ接触４０とベース接触４２とコレクタ接触４４であり、これらの各々は自動整合された（self-aligned）シリサイドである。加えて、コレクタ接触４４からエミッタ接触４０を絶縁する誘電材料５４と、基板１０上に含まれる他のデバイスからトランジスタ１００を絶縁する深いトレンチを含む誘電体領域５２、５３とが図示されている。
【００２３】
持ち上げられた位置にある外因性ベース１６は、ベースへのインプラントを実施するためのものであって、トランジスタ１００の活性領域を避け、シリサイドを使ってベース接触を形成するための位置を提供している。加えて、持ち上げられた外因性ベース１６は、選択的エピタキシの高コスト性や複雑性を生じることなく、トランジスタ１００の活性領域への接触を直接得るために利用することができる。更に、持ち上げられた外因性ベース１６中の開口２０は、複雑なフォトリソグラフィーを要することなく最小のエミッタ寸法を作る上ために、より頑丈（robust）でより再現性が高い自動整合型のスペーサ２２、２４を利用できるようにしている。
【００２４】
本発明は、（しばしばフィンガ又はストライプと呼ばれる）複数のエミッタを持つトランジスタの形成に適用することができる。本発明に基づく複数のエミッタを持つデバイスは、アンプ等のより高出力アプリケーションに採用することができる。
【００２５】
上述した本発明に関する記述は説明目的に限られたものであり、網羅的であること、または本発明を開示した実施例へと限定することを意図したものではない。従って、本発明の範囲は、特許請求の範囲によって規定される。
【図面の簡単な説明】
【００２６】
【図１】ＡおよびＢは、本発明の技術に基づいてトランジスタを形成するための一連のプロセスのステップを示す図である。
【図２】ＣおよびＤは、本発明の技術に基づいてトランジスタを形成するための一連のプロセスのステップを示す図である。
【図３】Ｅは、本発明の技術に基づいてトランジスタを形成するための一連のプロセスのステップを示す図である。
【図４】本発明の技術に基づく持ち上げられた位置にある外因性ベースを含むトランジスタを示す図である。
【符号の説明】
【００２７】
１０  基板
１２  真性ベース
１６  高い位置にある外因性ベース
３０  エミッタ
４２  ベース接触
【図１】
2006024942.tif 000003
【図２】
2006024942.tif 000004
【図３】
2006024942.tif 000005
【図４】
2006024942.tif 000006