(57)【要約】【課題】  画像処理において、メモリアクセスを高速化する。【解決手段】  演算を行うためのデータを保持する記憶手段と、演算を行うＣＰＵと、記憶手段からデータを読出す制御を行う記憶制御手段とを備え、記憶制御手段は１回の演算で使用する所定数のアドレスを保持するアドレスレジスタと、アドレスレジスタが保持するアドレスに対応するデータを保持するデータレジスタと、先の演算で使用したアドレスと今回の演算で使用するアドレスが同じであるか否かを判断し、同じアドレスであれば、データレジスタから読出しを行い、異なるアドレスであれば、記憶手段からデータの読出しを行う。【選択図】  図１
2006048655.tif 000002
【特許請求の範囲】
【請求項１】
所定の演算を行うためのデータテーブルを備える記憶手段と、前記所定の演算を行うＣＰＵと、前記ＣＰＵからの指示を受けて前記データテーブルからデータを読出す制御を行う記憶制御手段とを備えた画像処理回路であって、
前記記憶制御手段は、
前記データテーブルから読み出したアドレスを保持するもので、１回の演算で使用する所定数のアドレスを保持するアドレスレジスタと、
前記アドレスレジスタのそれぞれに対応し、前記アドレスレジスタが保持するアドレスに対応するデータを保持するデータレジスタと、
前記ＣＰＵが前記所定の演算処理を実行する際、前記所定数のアドレスのそれぞれについて、先の演算で使用したアドレスと今回の演算で使用するアドレスが同じであるか否かを判断する判断手段と、
前記判断手段が同じアドレスであると判断したアドレスについては、そのアドレスを保持するアドレスレジスタに対応するデータレジスタから読出しを行い、前記判断手段が異なるアドレスであると判断したアドレスについては、前記記憶手段からデータの読出しを行う制御手段とを含み、
前記ＣＰＵは、前記記憶制御手段から受け取ったデータを用いて前記所定の演算を行うことを特徴とする画像処理回路。
【請求項２】
前記ＣＰＵはキャッシュメモリを備え、前記所定の演算の結果を前記キャッシュメモリに格納することを特徴とする請求項１に記載の画像処理回路。
【請求項３】
前記画像処理回路はＲＧＢデータに変換する変換手段を備え、前記記憶手段はＪＰＥＧデータを格納するバッファを備え、前記色変換手段が前記ＪＰＥＧデータを読みだす場合、前記キャッシュメモリに格納することを特徴とする請求項２に記載の画像処理回路。
【請求項４】
前記演算は四面体補間の演算であることを特徴とする請求項１に記載の画像処理回路。
【請求項５】
前記演算はＲＧＢデータからＣＭＹＫデータへの変換であることを特徴とする請求項１に記載の画像処理回路。
【請求項６】
前記データテーブルが変更された場合には、前記記憶制御手段は、前記ＣＰＵからの指示を受けたアドレスについてアドレスの一致／不一致にかかわらず、アドレスレジスタに格納することを特徴とする請求項１に記載の画像処理回路。
【請求項７】
前記画像処理回路の処理モードの変更に応じて、前記データテーブルの変更が行われることを特徴とする請求項１に記載の画像処理回路。
【請求項８】
３次元空間について情報を格納する記憶手段と、所定の演算を行うＣＰＵと、前記ＣＰＵからの指示を受けて前記記憶手段からデータを読出す制御を行う記憶制御手段とを備えた画像処理回路であって、
前記記憶制御手段は、
前記記憶手段から前記３次元空間の格子の位置情報を保持するもので、１回の演算で使用する所定数の格子の位置情報を保持する第１のレジスタと、
前記第１のそれぞれに対応し、前記第１のレジスタが保持する格子の位置に対応する情報を保持する第２のレジスタと、
前記ＣＰＵが前記所定の演算を実行する際、前記第１のレジスタが保持している格子の位置について、先の演算で使用した位置と今回の演算で使用する位置が同じであるか否かを判断する判断手段と、
前記判断手段が同じであると判断した位置については、その位置情報を保持する第１のレジスタに対応する第２のデータレジスタから読出しを行い、前記判断手段が異なると判断した位置については、前記記憶手段からデータの読出しを行う制御手段を備え、
前記ＣＰＵは、前記記憶制御手段から受け取ったデータを用いて前記所定の演算を行うことを特徴とする画像処理回路。
【請求項９】
請求項５に記載の画像処理回路を備えた電子機器であって、前記電子機器は、記録ヘッドを用いて被記録媒体に対して前記ＣＭＹＫデータに基づき記録を行うことを特徴とする電子機器。
【請求項１０】
所定の演算を行うためのデータテーブルを備える記憶手段と、前記所定の演算を行うＣＰＵと、前記ＣＰＵからの指示を受けて前記データテーブルからデータを読出す制御を行う記憶制御手段とを用いた画像処理方法であって、
入力した色空間情報に基づき前記ＣＰＵが前記記憶手段に対して読み出すべき所定数のアドレス情報を出力する出力工程と、
前記所定数のアドレスのそれぞれについて、先の演算で使用したアドレスと今回の演算で使用するアドレスが同じであるか否かを判断する判断工程と、
前記判断手工程において、同じアドレスであると判断したアドレスについては、そのアドレスを保持するアドレスレジスタに対応するデータレジスタから読出しを行う読出し行い、異なるアドレスであると判断したアドレスについては、前記記憶手段からデータの読出しを行う読出し工程と、
前記読出し工程で読み出したデータを用いて前記所定の演算を行う演算工程を備えることを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理回路、画像処理回路を備えた電子機器、画像処理方法に関するものである。
【背景技術】
【０００２】
従来、電子機器や画像処理回路において、ＣＰＵ（中央処理装置）が主記憶装置に対して高速にアクセスを行う（データの格納処理やデータの読み出し処理）技術には様々な方法がある。
【０００３】
例えば、ＣＰＵにキャッシュメモリを設けて、ＣＰＵが主記憶装置（メインメモリ）から読み出したデータやアドレスをキャッシュメモリに保持する方法がある。ここで、読出すべきデータのアドレスが非連続あるいはランダムであるとキャッシュミスが生じ、この場合にはデータを新たに格納する処理（フィルまたはリフィルと呼ばれる）がなされる。（特許文献１）。
【０００４】
また、記録装置などの電子機器に設けられている画像処理回路において、画像データについてＲＧＢ信号をＣＭＹＫ信号に変換する色変換処理がある。例えば色変換処理として四面体補間処理がある。この補間処理を行うために、ルックアップテーブルが記憶手段に設けられる（特許文献２）。
【０００５】
一方、主記憶装置へのアクセス回数を減らす技術として、主記憶装置にアクセスするアドレスが前回アクセスしたアドレスと等しい時には、主記憶制御装置に設けられているデータレジスタからデータを読み出し、データをマージして格納する（特許文献３）技術がある。
【特許文献１】特開平５−１４３４５６号公報
【特許文献２】特開２０００−２２９７５号公報
【特許文献３】特開平６−１１９２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献２において、ルックアップテーブルを構成するデータ量は、データのビット数や、色数によって異なるが、例えば２０ｋバイトから４０ｋバイト程度である。このテーブルのサイズはデータのビット数や、色数が増えれば飛躍的増加し、キャッシュメモリのメモリサイズより大きくなる。
【０００７】
この四面体補間処理は１回の演算処理を行うために、４つのアドレスからデータを読出す。この４つのアドレスは、それぞれ格子点に対応したもので、入力値である１画素毎の色情報（例えば、Ｒ成分、Ｇ成分、Ｂ成分）に基づいている。
【０００８】
そして、この色情報は、処理すべき画像データの内容に依存するものである。従って、色情報の値は１画素ごとに異なる値をもつ場合もあれば、複数画素において同じ値をもつ場合がある。
【０００９】
以上の理由から、キャッシュメモリを使用した場合には、色情報の値が１画素ごとに異なるときにはキャッシュミスが発生し、このキャッシュミスが発生するたびにフィル処理を実行することになり、画像処理のスループットを低下させてしまう。
【００１０】
また、特許文献３のような技術は、１つのアドレスについて繰り返し格納処理を行う場合を想定してなされた発明であり、上述した四面体補間処理のような、１回の演算処理を行う際、主記憶装置の複数のアドレスに対して読出し処理を行う制御には適用することはできず、効率良い演算処理を行うことができない。
【００１１】
本発明の目的は、主記憶装置の複数のアドレスからのデータを読み出しを行い、画像処理の演算を効率良く行うことである。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明の画像処理回路は、所定の演算を行うためのデータテーブルを備える記憶手段と、前記所定の演算を行うＣＰＵと、前記ＣＰＵからの指示を受けて前記データテーブルからデータを読出す制御を行う記憶制御手段とを備えた画像処理回路であって、前記記憶制御手段は、前記データテーブルから読み出したアドレスを保持するもので、１回の演算で使用する所定数のアドレスを保持するアドレスレジスタと、前記アドレスレジスタのそれぞれに対応し、前記アドレスレジスタが保持するアドレスに対応するデータを保持するデータレジスタと、前記ＣＰＵが前記所定の演算処理を実行する際、前記所定数のアドレスのそれぞれについて、先の演算で使用したアドレスと今回の演算で使用するアドレスが同じであるか否かを判断する判断手段と、前記判断手段が同じアドレスであると判断したアドレスについては、そのアドレスを保持するアドレスレジスタに対応するデータレジスタから読出しを行い、前記判断手段が異なるアドレスであると判断したアドレスについては、前記記憶手段からデータの読出しを行う制御手段とを含み、前記ＣＰＵは、前記記憶制御手段から受け取ったデータを用いて前記所定の演算を行う。
【００１３】
上記目的を達成するため、本発明の別の画像処理回路は、３次元空間について情報を格納する記憶手段と、所定の演算を行うＣＰＵと、前記ＣＰＵからの指示を受けて前記記憶手段からデータを読出す制御を行う記憶制御手段とを備えた画像処理回路であって、前記記憶制御手段は、前記記憶手段から前記３次元空間の格子の位置情報を保持するもので、１回の演算で使用する所定数の格子の位置情報を保持する第１のレジスタと、前記第１のそれぞれに対応し、前記第１のレジスタが保持する格子の位置に対応する情報を保持する第２のレジスタと、前記ＣＰＵが前記所定の演算を実行する際、前記第１のレジスタが保持している格子の位置について、先の演算で使用した位置と今回の演算で使用する位置が同じであるか否かを判断する判断手段と、前記判断手段が同じであると判断した位置については、その位置情報を保持する第１のレジスタに対応する第２のデータレジスタから読出しを行い、前記判断手段が異なると判断した位置については、前記記憶手段からデータの読出しを行う制御手段を備え、前記ＣＰＵは、前記記憶制御手段から受け取ったデータを用いて前記所定の演算を行う。
【００１４】
上記目的を達成するため、本発明の画像処理方法は、所定の演算を行うためのデータテーブルを備える記憶手段と、前記所定の演算を行うＣＰＵと、前記ＣＰＵからの指示を受けて前記データテーブルからデータを読出す制御を行う記憶制御手段とを用いた画像処理方法であって、入力した色空間情報に基づき前記ＣＰＵが前記記憶手段に対して読み出すべき所定数のアドレス情報を出力する出力工程と、前記所定数のアドレスのそれぞれについて、先の演算で使用したアドレスと今回の演算で使用するアドレスが同じであるか否かを判断する判断工程と、前記判断手工程において、同じアドレスであると判断したアドレスについては、そのアドレスを保持するアドレスレジスタに対応するデータレジスタから読出しを行う読出し行い、異なるアドレスであると判断したアドレスについては、前記記憶手段からデータの読出しを行う読出し工程と、前記読出し工程で読み出したデータを用いて前記所定の演算を行う演算工程を備える。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、同じアドレスに対するメモリアクセスを行う場合には、再びメモリからデータを読み出すという不要な処理の実行を防止できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を用いて本発明の内容を説明する。
【００１７】
＜第１の実施形態＞
図１は、本発明が適用される記録装置などの電子機器のブロック図である。図１において、１は中央処理装置（ＣＰＵ）である。このＣＰＵ１にはキャッシュメモリ１３を備えている。このキャッシュメモリがデータを保持できるサイズは例えば４ｋバイトである。
【００１８】
２は主記憶装置（例えばＳＤ−ＲＡＭ）である。主記憶装置２は四面体補間用のルックアップテーブル（ＬＵＴ）２１と演算結果を格納する領域２２を備えている。このルックアップテーブル（ＬＵＴ）２１のサイズは約３０ｋバイトである。３は主記憶制御装置であり、ＡＳＩＣに設けられている。
【００１９】
主記憶制御装置３は、アドレスレジスタ４、比較器５、ゲート回路６、ＤＭＡ手段７、ＤＭＡ手段を起動するレジスタ８、データレジスタ９、読み出し済みか否かを示すレジスタ１０、比較結果を保持するレジスタ１１を含む。
【００２０】
４は中央処理装置からのアドレスを保持するアドレスレジスタである。ここでは、４面体補間を行うために４つのアドレスを保持できるように４つのレジスタを備えている。
【００２１】
５は比較器（比較回路）で、中央処理装置１から指示された四面体補間用のルックアップテーブル２１から読出すべきアドレスとアドレスレジスタ４に保持されているアドレスとの比較を行う。ここで、中央処理装置１からは１画素分の四面体補間を行うために、４アドレス分の指示が順に出される。最初の指示のアドレスは、第１アドレスレジスタの値と比較する。２つ目の指示のアドレスは、第２アドレスレジスタの値と比較する。３つ目の指示のアドレスは、第３アドレスレジスタの値と比較する。４つ目の指示のアドレスは、第４アドレスレジスタの値と比較する。
【００２２】
これらの比較結果は、レジスタ１１に各アドレスレジスタに対応して保持される。
【００２３】
６はＡＮＤゲートであり、比較器５によりアドレスが異なるという結果であれば、中央処理装置１からのアドレスの書きこみを有効にする。
【００２４】
ＤＭＡ手段１１は起動レジスタ８からの信号（矢印Ｄ）をうけて、ＤＭＡ手段を用いて読み出すべきアドレスのデータを読み出し（矢印Ｂ）、その読み出したデータをアドレスレジスタに対応したデータレジスタに格納する（矢印Ｃ）。
【００２５】
９はＤＭＡ手段によりメモリリードを行った結果（読み出したデータ）を格納されるデータレジスタである。
【００２６】
図２を用いて主記憶制御装置３の動作の説明を行う。ここでは、第１アドレスについて説明する。中央処理装置１から四面体補間用のルックアップテーブル２１について読み出すべき第１アドレスのデータ読出し指示を受ける（Ｓ１０１）と、比較器５により第１アドレスレジスタの値と比較を行う（Ｓ１０２）。比較結果はレジスタ１１に格納される。
【００２７】
比較を行ってアドレスが一致した場合には、何も処理をせず終了する。一方、アドレスが一致しない場合には、第１アドレスレジスタの値を更新する（Ｓ１０３）。そして、中央処理装置１からトリガ信号（図１の矢印Ａ）により、主記憶装置２に設けられているテーブル２１の指定されたアドレスに格納されているデータの読出しを行い（Ｓ１０４）、第１アドレスレジスタに対応するデータレジスタに格納する（Ｓ１０５）。
【００２８】
第２アドレスから第４アドレスについても、第１アドレスの読出し指示と同じであるので説明を省く。
【００２９】
ここで、読み出し済みか否かを示すレジスタ１０について説明する。
【００３０】
このレジスタ１０は４つの読出し済みであることを示すフラグを備え、それぞれのフラグは、４つのアドレスレジスタにそれぞれ対応している。このフラグは、実際に読出し処理が行われた場合に、フラグがセットされる。４つのフラグが全てセットされると終了フラグがセットされる。
【００３１】
中央処理装置１は、この終了フラグのポーリングを行い、終了フラグがセットされたことを認識して、１画素分の読出し処理が完了したとみなす。なお、このこれらのフラグは、次の１画素分の読出し処理につかうために、終了フラグがセットされたことを確認した後リセットされる。
【００３２】
なお、読出し済みであることを示すフラグは、比較器によりアドレスの比較結果に応じてセットされる。即ちアドレスが一致した場合、そのアドレスに対応するフラグはセットされる。これは、読出し処理がなされないアドレスレジスタについては、既に読み出したものとしてセットを行うのである。これにより、読出し処理が終わった後に、全てのフラグがセットされることになり、読出し処理の進捗を容易に管理することができる。
【００３３】
例えば、アドレス比較した結果、第１アドレスレジスタのみ一致した場合に、第１アドレスレジスタに対応するフラグのみセットする。他のフラグについては、実際の読出し処理がなされた時、対応するフラグがそれぞれセットされる。
【００３４】
図８を用いて四面体補間の概念を簡単に説明すると、ＲＧＢの色空間を表す３次元テーブル３０は６４個の単位立法体３１を有する。この図８においては、テーブル３０には１２５個（５×５×５）の格子点（サンプリング点）があるが、この数に限定するものではない。
【００３５】
１画素ごとに、色情報に基づき、１２５個の単位立法体から１つの単位立法体を選択し、その単位立法体を決める８つの格子点（頂点）の中から４つの格子を選択する。ルックアップテーブルには、それぞれの格子点に対応するＣ成分、Ｍ成分、Ｙ成分、Ｋ成分の情報（出力値）が保持されている。この４つの格子点についての情報を用いて、四面体補間の演算処理を行う。
【００３６】
次に、上述した図２のフローの比較器５による比較処理に関して説明する。例えば、次の演算を行う際、先の画素の色情報と値が異なり、先に選択した単位立法体から離れた位置の単位立法体を選択する場合には、４つの格子点はすべて異なる。この場合、図２で説明したアドレスの比較を行うと、４つのアドレスレジスタについて行うと、すべて一致しない結果となる。
【００３７】
また、先の画素の色情報と値が異なった場合でも、先に選択した単位立法体と同じ単位立法体を選択する場合には、４つのうち１部の格子点が異なっているので、図２で説明したアドレスの比較を４つのアドレスレジスタについて行うと、一部のレジスタが一致しない結果となる。
【００３８】
図５を用いて、１画素についての四面体補間処理の流れを説明する。まず、中央処理装置１は、第１アドレスのデータ読出し要求を出す（Ｓ５０１）。次に、第２アドレスのデータ読出し要求を出す（Ｓ５０２）。次に、第３アドレスのデータ読出し要求を出す（Ｓ５０３）。次に、第４アドレスのデータ読出し要求を出す（Ｓ５０４）。
【００３９】
そして、第１データレジスタから第４データレジスタのデータを読出して、中央処理装置１は、四面体補間の演算を行う（Ｓ５０５）。そして、中央処理装置１は、演算結果をキャッシュメモリ１３を介して、主記憶装置２の演算結果領域２２に格納する（図１、矢印Ｅ）。
【００４０】
この図５の処理は、１画素毎に行われる。従って、たとえば３０万画素のＪＰＥＧ画像データをすべて四面体補間処理するために、３０万回の処理が行われることになる。
【００４１】
図６は、１画素毎に行われる読出し処理と四面体補間の計算処理のタイミングについて説明する図である。
【００４２】
ここでは、説明を簡単にするためにＮ画素目の処理とＮ＋１画素目の処理について説明する。
【００４３】
Ｎ画素目の処理においては、２つのアドレスの読出しを省くことができた場合であり、ＤＭＡ手段により２つのアドレスについて読出し処理Ｒ（期間６０１、６０２）が行われる。この読出し処理Ｒの後に、中央処理装置１により計算処理Ｃ（期間７０１），計算結果の格納処理Ｗ（期間７０２）が行われる。この格納処理はキャッシュメモリ１３を利用して行われる。
【００４４】
Ｎ＋１画素目の処理においては、１つのアドレスの読出しを省くことができた場合であり、ＤＭＡ手段により３つのアドレスについて読出し処理Ｒ（期間６０３〜６０５）を行っている。
【００４５】
中央処理装置１が計算処理Ｃと格納処理Ｗを行っている間、ＤＭＡ手段は次の画素（Ｎ＋１画素目）の読出しを行うことができる。このように、四面体補間処理のスループットあるいは画像処理全体のスループットを向上させることができる。
【００４６】
図３は、データアクセスの適用例を示す図である。図３（Ａ）は、四面体補間を説明する図である。この四面体は、ＲＧＢの色処理において画像データにおける１画素単位の処理で使用される。既に説明した図８を格子の位置とアドレスとが対応している。
【００４７】
図３（Ｂ）は、６４ビットの読出し処理（ＤＭＡによる）を行うことを説明する図である。図１で説明した主記憶装置（例えばＳＤ−ＲＡＭ）には、この四面体補間用のルックアップテーブル（ＬＵＴ）２１が格納されている。
【００４８】
各アドレスは、図１で説明したアドレスレジスタで示されるアドレス値に基づき６４ビットのデータの読出しを４回行うことを示す。
【００４９】
ここで、アドレス＃０は、第１アドレスレジスタに格納されているアドレス値であり、アドレス＃１は第２アドレスレジスタに格納されているアドレス値、アドレス＃２は第３アドレスレジスタに格納されているアドレス値、アドレス＃３は第４アドレスレジスタに格納されているアドレス値である。
【００５０】
図４は、電子機器の四面体補間処理を含む画像処理ブロックの説明図である。４１は受信バッファに格納されているＪＰＥＧ画像データを入力して色変換を行う色変換部（ＹｃｂＣｒをＲＧＢに変換）である。
【００５１】
この受信バッファには、１画素ごとに所定の色順にデータが格納されており、いわゆる点順次で格納されている。従って、受信バッファから読み出したデータは、キャッシュメモリ１３に格納された後に、キャッシュメモリ１３から読み出して色変換処理が実行される。
【００５２】
４２は１６ビットのＣＭＹＫデータに変換する色処理部である。４３は拡大処理部（３００ｄｐｉから６００ｄｐｉへ変換）である。
【００５３】
４４は誤差拡散部である。誤差拡散部４４から出力されたデータは、記録デバイスに合った形式のデータに変換され、記録デバイスへ転送される。記録装置は、例えば、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）のそれぞれのデータに対応する記録デバイスを備えている。記録デバイスがインクジェットヘッドであれば、データに基づきインクが吐出され記録用紙に対して行われる。
【００５４】
なお、この誤差拡散部４４は、読みだすべきアドレスが連続ではないので、主記憶装置２に格納されているデータをキャッシュメモリ１３に格納されることなく、ＤＭＡ手段を用いて読み出される。
【００５５】
この色処理部４２には、上述した四面体補間部の他に、ｐｈｏｔｏ−ｏｐｔｉｍｉｚｅｒ部、Ａｕｔｏ−ｔｏｎｅ−ｃｏｎｔｒｏｌ部、ＡｄｏｂｅＲＧＢ変換部等を備えている。
【００５６】
４５は、主記憶装置（ＳＤ−ＲＡＭ）であり、図１の主記憶装置２に相当する。四面体補間用のルックアップテーブル（ＬＵＴ）２１と演算結果を格納する領域２２、外部から受信したＪＰＥＧ画像データを格納する受信バッファ２３である。
【００５７】
４６はＲＯＭで、例えばＹｃｂＣｒをＲＧＢに変換するテーブルを格納している。４７はＳ−ＲＡＭである。
【００５８】
主記憶装置４５、ＲＯＭ４６、Ｓ−ＲＡＭ４７は、４１〜４４とともにＡＳＩＣに設けられている。
【００５９】
図の矢印（ａ，ｂ，ｃ，ｄ）は、各ブロックで処理されたデータの流れを示し、また各記憶手段（４５、４６、４７）と各ブロックの間の矢印は、データの読出し／書込みあるいはテーブルの読出しなどを示している。
【００６０】
以上説明したように、読出しを行うテーブルのサイズがキャッシュメモリのサイズより大きく、あるいは、読出しを行うアドレスが離散的であるために、テーブルキャッシュメモリでは効率良く処理できない画像処理を効率良く行うことができる。これにより、画像処理回路のスループットあるいは電子機器のスループットを向上させることができる。
【００６１】
具体的には、この電子機器が記録装置であれば、１ページ分の画像データを入力してから記録用紙（被記録媒体）への記録を完了するまでのスループットを向上させることができる。
【００６２】
図１０は、電子機器の一例である記録装置の斜視図である。１００５は記録ヘッドであり、キャリッジ１００４上に搭載されている。記録ヘッドはシャフト１００３に沿って長手方向に往復移動が可能となっている。
【００６３】
記録ヘッドより吐出されたインクは、記録ヘッドと微小な間隔をおいて、プラテン１００１に記録面を規制された被記録媒体１００２に到達し、その上に画像を形成する。
【００６４】
記録ヘッドには、フレキシブルケーブル１０１９を介して画像データに応じて吐出信号が供給される。なお、１０１４はキャリッジ１００４をシャフト１００３に沿って走査させるためのキャリッジモーターである。１０１３はモーター１０１４の駆動力をキャリッジ１００４に伝達するワイヤである。また、１０１８はプラテンローラー１００１に結合して被記録媒体１００２を搬送させるための搬送モーターである。
【００６５】
この記録装置は記録ヘッドを１走査させて記録を行い、所定量の搬送動作を行う。このため、上述した画像処理回路は、例えば、１回の走査で使用するデータ量に対応して画像処理が行われる。
【００６６】
＜第２の実施形態＞
次に第２の実施形態について説明をする。第１の実施形態と内容が同じものに関しては説明を省く。
【００６７】
図７は第２の実施形態での電子機器のブロック図である。図１と異なる部分を説明する。１２は読み出し許可レジスタである。この読み出し許可レジスタ１２は、アドレスレジスタに対応してそれぞれフラグが設けられており、このフラグがセットされているアドレスレジスタについては、中央処理装置１が出力したアドレスとアドレスレジスタに保持されているアドレスとが同じであっても、主記憶装置から読出しを行う。
【００６８】
図９は、制御フローであり、図２と異なる部分について説明し、図２と内容が同じ個所については説明を省く。
【００６９】
読み出し許可レジスタのフラグがセットされている場合（Ｓ１０２ＡにおいてＹｅｓ）にはステップＳ１０３へ進み、アドレスレジスタを更新する。つまり、アドレスが一致した場合であってもステップＳ１０３からＳ１０５までの処理がなされる。
【００７０】
言い換えると、読み出し許可レジスタのフラグがセットされている場合には、アドレスが一致／不一致にかかわらず、ステップＳ１０３からＳ１０５までの処理がなされる。
【００７１】
一方、読み出し許可レジスタのフラグがセットされていない場合（Ｓ１０２ＡにおいてＮｏ）にはステップＳ１０２へ進み、アドレスが一致するか否かチェックする。
【００７２】
このように、読み出し許可レジスタ１２のフラグがセットされているアドレスレジスタについては、必ず主記憶装置から読出しが行われるのである。なお、第１の実施形態と同様に、第２アドレスレジスタ、第３アドレスレジスタ、第４アドレスレジスタについても同様に処理がなされる。
【００７３】
例えば、読み出し許可レジスタのフラグが全てセットされている場合、４つのアドレスレジスタがそれぞれ保持しているアドレス値が、中央処理装置１が出力したアドレス値と同じであっても、主記憶装置２のテーブル２１から、各アドレスレジスタのアドレスに基づいて、データの読出しを行う。
【００７４】
このような構成を設けた理由は、読み出すべきテーブルの内容が変更される場合があるからである。この場合、同じアドレスであってもテーブルに保持されているデータの値が異なっている場合、データレジスタに保持されているデータはテーブルに保持されている値と異なるため、正しい色変換が行えないからである。
【００７５】
このテーブルの内容変更は、画像処理モードの変更に応じて行われる。電子機器が記録装置である場合には、記録を行う記録媒体の種類の変更や記録モードの変更によりテーブルが変更される。
【００７６】
以上説明したように、画像処理全体のスループットあるいは電子機器の制御のスループットを向上させるだけでなく、途中で読み出すべきメモリのデータが変更になった場合にも、対応することができ適切な制御を実行することができる。
【００７７】
＜その他の実施形態＞
なお、本発明は四面体補間に処理について４つのアドレスについて説明したが、これに限定するものではなく、六面体補間処理などに適用しても構わない。
【００７８】
なお、上述した電子機器が記録装置である場合には、記録ヘッドへのデータの転送を制御するブロックや、記録ヘッドの駆動制御を行うブロックなどを上述したＡＳＩＣに組み込んでも構わない。また、ＡＳＩＣにＣＰＵや主メモリ装置を組み込んでも構わない。
【００７９】
なお、この電子機器の一例としては、上述した記録装置のほか画像読取装置や複写機などが挙げられる。また、この電子機器はホスト装置と接続し、ホスト装置から画像データを入力する形態に限らず、例えば、メモリカードをアクセスするメモリスロットを備え、ホスト装置を介さずに直接入力する形態であっても構わない。
【図面の簡単な説明】
【００８０】
【図１】第１の実施形態における電子機器のブロック図である。
【図２】第１の実施形態における処理のフローである。
【図３】メモリアクセスの説明図である。
【図４】電子機器の画像処理ブロックの説明図である。
【図５】第１の実施形態における処理のフローである。
【図６】第１の実施形態における処理のタイミングの説明図である。
【図７】第２の実施形態における電子機器のブロック図である。
【図８】第１、第２の実施形態における色空間についての説明図ある。
【図９】第２の実施形態における処理のフローである。
【図１０】第１、第２の実施形態における記録装置の斜視図である。
【符号の説明】
【００８１】
１  中央処理装置
２  主記憶装置
３  主記憶制御装置
４  アドレスレジスタ
５  比較器
６  ゲート回路
７  ＤＭＡ手段
８  ＤＭＡ手段を起動するレジスタ
９  データレジスタ
【図１】
2006048655.tif 000003
【図２】
2006048655.tif 000004
【図３】
2006048655.tif 000005
【図４】
2006048655.tif 000006
【図５】
2006048655.tif 000007
【図６】
2006048655.tif 000008
【図７】
2006048655.tif 000009
【図８】
2006048655.tif 000010
【図９】
2006048655.tif 000011
【図１０】
2006048655.tif 000012