(57)【要約】【課題】  電源回路の動作に悪影響を与えることなく、飽和を検出することのできる電源装置を提供する。【解決手段】  オペアンプ２とトランジスタ３と帰還回路４とで構成される電源回路１と、電源回路１の飽和を検出する飽和検出回路５と、電源回路１を制御する制御電圧から飽和検出回路５の出力電圧を減算し、減算した電圧を電源回路１へ入力電圧として与える減算回路６とを備える。電源回路１は、減算回路６からの電圧に応じた電圧を出力し、電源回路１が飽和したときに、電源回路１の出力電圧を制御する制御電圧から飽和検出回路５からの出力電圧を減算し、電源回路１へ出力する電圧を減少させることにより電源回路１の飽和を防止する。【選択図】        図１
2006323493.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧に応じた出力電圧を発生して負荷へ供給する電源回路と、
前記電源回路の入力電圧と出力電圧とから前記電源回路の飽和を検出して所定の電圧を出力する飽和検出回路と、
前記電源回路の出力電圧を制御する制御電圧から前記飽和検出回路の出力電圧を減算し、減算結果の電圧を前記電源回路へ入力電圧として与える減算回路とを備えた電源装置。
【請求項２】
前記飽和検出回路が、前記電源回路への入力電圧に対して、前記電源回路における入力電圧に対する出力電圧の電圧変換比を乗算する乗算回路と、前記乗算回路の出力電圧と前記電源回路の出力電圧との差を出力する比較回路と、前記比較回路の出力電圧を前記電圧変換比で除算して前記減算回路へ前記所定の電圧として入力する除算回路とで構成されている請求項１記載の電源装置。
【請求項３】
前記飽和検出回路が、前記電源回路の出力電圧を前記電源回路における入力電圧に対する出力電圧の電圧変換比で除算する除算回路と、前記電源回路の入力電圧と前記除算回路の出力電圧との差を出力して前記減算回路へ前記所定の電圧として入力する比較回路とで構成されている請求項１記載の電源装置。
【請求項４】
前記電源回路がオペアンプとトランジスタと帰還回路とで構成され、前記オペアンプは前記電源回路への入力電圧と前記帰還回路からの帰還電圧とが入力され、前記トランジスタは前記オペアンプの出力電圧が制御端子に入力され、一方の主端子が電源に接続され他方の主端子が前記負荷に接続され、前記帰還回路は前記トランジスタの他方の主端子に現れる前記電源回路の出力電圧から前記帰還電圧を生成する請求項１、２または３記載の電源装置。
【請求項５】
増幅器と、前記増幅器へ電源電圧を供給する電源装置とを備え、
前記電源装置は、入力電圧に応じた出力電圧を発生して前記増幅器へ供給する電源回路と、前記電源回路の入力電圧と出力電圧とから前記電源回路の飽和を検出して所定の電圧を出力する飽和検出回路と、前記電源回路の出力電圧を制御する制御電圧から前記飽和検出回路の出力電圧を減算し、減算結果の電圧を前記電源回路へ入力電圧として与える減算回路とを備えた増幅装置。
【請求項６】
前記飽和検出回路が、前記電源回路への入力電圧に対して、前記電源回路における入力電圧に対する出力電圧の電圧変換比を乗算する乗算回路と、前記乗算回路の出力電圧と前記電源回路の出力電圧との差を出力する比較回路と、前記比較回路の出力電圧を前記電圧変換比で除算して前記減算回路へ前記所定の電圧として入力する除算回路とで構成されている請求項５記載の増幅装置。
【請求項７】
前記飽和検出回路が、前記電源回路の出力電圧を前記電源回路における入力電圧に対する出力電圧の電圧変換比で除算する除算回路と、前記電源回路の入力電圧と前記除算回路の出力電圧との差を出力して前記減算回路へ前記所定の電圧として入力する比較回路とで構成されている請求項５記載の増幅装置。
【請求項８】
前記電源回路がオペアンプとトランジスタと帰還回路とで構成され、前記オペアンプは前記電源回路への入力電圧と前記帰還回路からの帰還電圧とが入力され、前記トランジスタは前記オペアンプの出力電圧が制御端子に入力され、一方の主端子が電源に接続され他方の主端子が前記増幅器に接続され、前記帰還回路は前記トランジスタの他方の主端子に現れる前記電源回路の出力電圧から前記帰還電圧を生成する請求項５、６または７記載の増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、飽和を防止する機能を備える電源装置およびそれを用いた増幅装置に関するものである。
【背景技術】
【０００２】
従来の電源装置としては、例えば図６に示すようなものがある。この電源装置は、基準電圧を増幅する増幅器１０と、増幅器１０の出力端に抵抗１１を介してベースが接続されたトランジスタ１２と、抵抗１１の両端の電圧差を検出する差動増幅器１３と、差動増幅器１３の出力電圧と基準電圧とを比較し、比較結果に基づいて増幅器１０を制御する比較器１４とを有している。
【０００３】
この構成により、抵抗１１の両端の電圧差を検出し、この電圧差を基準電圧と比較し、比較結果に基づいて増幅器１０を制御することにより、トランジスタの飽和を防止することができる。
【特許文献１】特開平５−１９１１７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の電源装置は、電源装置の飽和を検出するために、増幅器１０とトランジスタ１２との間に抵抗１１を挿入した構成となっている。そのため、たとえ抵抗１１が低抵抗値であっても、その抵抗１１により出力電圧の低下、遅延、狭帯域化が生じるなど、電源装置の特性が劣化するという問題がある。
【０００５】
したがって、本発明の目的は、特性が劣化することなく、飽和を防止することのできる電源装置およびそれを用いた増幅装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の電源装置は、入力電圧に応じた出力電圧を発生して負荷へ供給する電源回路と、電源回路の入力電圧と出力電圧とから電源回路の飽和を検出して所定の電圧を出力する飽和検出回路と、電源回路の出力電圧を制御する制御電圧から飽和検出回路の出力電圧を減算し、減算結果の電圧を電源回路へ入力電圧として与える減算回路とを備えている。
【０００７】
この構成によれば、電源回路が飽和したときに、電源回路の出力電圧を制御する制御電圧から飽和検出回路の出力電圧を減算し、それによって電源回路への入力電圧を減少させる。これによって、電源回路の飽和を防止することができる。また、電源回路の入力電圧と出力電圧とから電源回路の飽和を検出するので、電源回路の動作に悪影響を与えることがない。
【０００８】
上記の電源装置においては、飽和検出回路は、例えば電源回路への入力電圧に対して、電源回路における入力電圧に対する出力電圧の電圧変換比を乗算する乗算回路と、乗算回路の出力電圧と電源回路の出力電圧との差を出力する比較回路と、比較回路の出力電圧を電圧変換比で除算して減算回路へ所定の電圧として入力する除算回路とで構成されている。
【０００９】
この構成によれば、出力負荷と比較回路とが直接に接続されている。これによって、電源回路の出力電圧を直接比較対象とすることができる。
【００１０】
また、上記の電源装置においては、飽和検出回路は、電源回路の出力電圧を電源回路における入力電圧に対する出力電圧の電圧変換比で除算する除算回路と、電源回路の入力電圧と除算回路の出力電圧との差を出力して減算回路へ所定の電圧として入力する比較回路とで構成されていてもよい。
【００１１】
この構成によれば、減算回路を介して供給される外部からの制御電圧と比較回路とが直接に接続されている。これによって、減算回路を介して供給される外部からの制御電圧を直接比較対象とすることができる。
【００１２】
また、上記の電源装置においては、電源回路が例えばオペアンプとトランジスタと帰還回路とで構成される。オペアンプは電源回路への入力電圧と帰還回路からの帰還電圧とが入力される。トランジスタはオペアンプの出力電圧が制御端子に入力され、一方の主端子が電源に接続され他方の主端子が負荷に接続される。帰還回路はトランジスタの他方の主端子に現れる電源回路の出力電圧から帰還電圧を生成する。
【００１３】
また、本発明の増幅装置は、増幅器と、増幅器へ電源電圧を供給する電源装置とを備えている。電源装置は、入力電圧に応じた出力電圧を発生して増幅器へ供給する電源回路と、電源回路の入力電圧と出力電圧とから電源回路の飽和を検出して所定の電圧を出力する飽和検出回路と、電源回路の出力電圧を制御する制御電圧から飽和検出回路の出力電圧を減算し、減算結果の電圧を電源回路へ入力電圧として与える減算回路とを備えている。
【００１４】
この構成によれば、上記本発明の電源装置と同様の作用効果を有する。
【００１５】
上記の増幅装置においては、飽和検出回路は、例えば電源回路への入力電圧に対して、電源回路における入力電圧に対する出力電圧の電圧変換比を乗算する乗算回路と、乗算回路の出力電圧と電源回路の出力電圧との差を出力する比較回路と、比較回路の出力電圧を電圧変換比で除算して減算回路へ所定の電圧として入力する除算回路とで構成されている。
【００１６】
また、上記の増幅装置においては、飽和検出回路は、電源回路の出力電圧を電源回路における入力電圧に対する出力電圧の電圧変換比で除算する除算回路と、電源回路の入力電圧と除算回路の出力電圧との差を出力して減算回路へ所定の電圧として入力する比較回路とで構成されていてもよい。
【００１７】
また、上記の増幅装置においては、電源回路が例えばオペアンプとトランジスタと帰還回路とで構成される。オペアンプは電源回路への入力電圧と帰還回路からの帰還電圧とが入力される。トランジスタはオペアンプの出力電圧が制御端子に入力され、一方の主端子が電源に接続され他方の主端子が増幅器に接続される。帰還回路はトランジスタの他方の主端子に現れる電源回路の出力電圧から帰還電圧を生成する。
【発明の効果】
【００１８】
本発明の電源装置は、電源回路の入力電圧と出力電圧とを比較して電源回路の飽和を検出する飽和検出回路を配置して、入力電圧と出力電圧の電圧差を検出する。これにより、電源回路の動作に悪影響を与えることなく、具体的には、例えば電源回路を構成するオペアンプとトランジスタの間の経路に影響を与えることなく電源回路の飽和の有無を判断することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００２０】
（実施の形態１）
本発明の実施の形態１における電源装置について、図１〜図３を参照しながら説明する。
【００２１】
図１は、本発明の実施の形態１における電源装置のブロック図であり、図２および図３は、それぞれ図１の回路を、具体的な回路素子を用いて示した回路図である。
【００２２】
図１に示すように、電源装置は、オペアンプ２とトランジスタ３と帰還回路４とを含む電源回路１と、電源回路１の入力電圧と出力電圧と比較し、両者の差を求めることにより電源回路１の飽和を検出する飽和検出回路５と、制御電圧から飽和検出回路５の出力電圧を減じる減算回路６とを有している。符号１５は電源回路１から給電される出力負荷を示している。
【００２３】
この電源装置では、飽和検出回路５は飽和を検出したとき、電源回路１の入力電圧と出力電圧の差の電圧に応じた電圧を減算回路６に出力する。減算回路６では、電源回路１の出力電圧を制御する制御電圧から飽和検出回路５の出力電圧を減算し、減算結果の電圧を電源回路１へ入力電圧として与える。ただし、電源回路１の入力電圧と出力電圧の差は、電源回路１における入力電圧と出力電圧との間の電圧変換比で、電源回路１の入力電圧と出力電圧の何れか一方を補正した状態で求められる。
【００２４】
図２は、図１で示した電源装置の一つの具体例を示した回路図である。電源回路１は、オペアンプ２と、トランジスタ３と、帰還回路４とで構成され、減算回路６を介して供給される外部からの制御電圧に比例して出力電圧を変化させる。また、電源回路１は、帰還回路４を構成する抵抗により、電圧変換比を変更することができる。減算回路６は、図２に示すようにオペアンプ等により実現される。
【００２５】
減算回路６を介して供給される外部からの制御電圧は、乗算回路７にも入力される。乗算回路７は、オペアンプ７Ａと、電源回路１と同じ電圧変換比の帰還回路４Ｂとを備え、入力電圧に対して、電源回路１と同じ電圧変換比を乗算し、比較回路８に出力する。
【００２６】
乗算回路７から比較回路８に入力された電圧は、比較回路８において電源回路１の出力電圧と比較される。つまり、比較回路８は、入力された２つの電圧の差の電圧を除算回路９に出力する。比較回路８は、図２に示すようにオペアンプ等により実現される。
【００２７】
除算回路９に入力された電圧は、電源回路１及び乗算回路７と同じ電圧変換比で除算され、減算回路６に出力される。
【００２８】
減算回路６では、電源回路１の出力電圧を制御する制御電圧から除算回路９の出力電圧を減算し、減算結果の電圧を電源回路１へ出力する。
【００２９】
この構成によれば、出力負荷１５と比較回路８とが直接に接続されている。これによって、電源回路１の出力電圧を直接比較対象とすることができる。
【００３０】
図３は、図１で示した電源装置の他の具体例を示した回路図であり、飽和検出回路５の構成が図２と相違する。電源回路１は、オペアンプ２と、トランジスタ３と、帰還回路４とで構成され、減算回路６を介して供給される外部からの制御電圧に比例して出力電圧を変化させる。また、電源回路１は、帰還回路４の電圧変換比により、入力電圧に対する出力電圧の傾き（電圧変換比）を変更することができる。減算回路６は、図２に示すようにオペアンプ等により実現される。
【００３１】
電源回路１の出力電圧は、除算回路９Ｂに入力され、電源回路１と同じ電圧変換比で除算され、比較回路８Ｂに出力される。
【００３２】
比較回路８Ｂでは、除算回路９Ｂの出力電圧と電源回路１の入力電圧とが比較され、２つの電圧の差の電圧を減算回路６に出力する。比較回路８Ｂは、図２に示すようにオペアンプ等により実現される。
【００３３】
減算回路６では、電源回路１の出力電圧を制御する制御電圧から除算回路９Ｂからの出力電圧を減算し、減算結果の電圧を電源回路１へ出力する。
【００３４】
この構成によれば、減算回路６を介して供給される外部からの制御電圧と比較回路８Bとが直接に接続されている。これによって、減算回路６を介して供給される外部からの制御電圧を直接比較対象とすることができる。
【００３５】
つぎに、図２を例に回路の飽和が検出されないとき（飽和しないとき）と、検出されたとき（飽和したとき）の回路動作について説明する。図３についても同様である。
【００３６】
電源回路１が飽和しない状態では、比較回路８において、減算回路６を介して供給される外部からの制御電圧が乗算回路７で所定の電圧変換比と乗算された電圧と、電源回路１の出力電圧との差がない。したがって、比較回路８より０Ｖの電圧が出力され、除算回路９に入力される。除算回路９は、比較回路８から０Ｖが入力されるため、０Ｖの電圧を減算回路６に出力する。減算回路６では、除算回路９から０Ｖの電圧が入力されるため、外部からの制御電圧と同じ電圧を電源回路１に出力する。
【００３７】
電源回路１が飽和した状態では、比較回路8において、電源回路１の出力電圧が、減算回路６を介して外部から供給される制御電圧が乗算回路７で所定の電圧変換比と乗算された電圧よりも小さくなり、電圧の差が生じる。比較回路８は、その差の電圧を除算回路９に出力する。除算回路９は、比較回路８からの出力電圧を所定の電圧変換比で除算し、減算回路６に出力する。減算回路６は、外部からの制御電圧から除算回路９の出力電圧を減算し、減算結果の電圧を電源回路１へ出力する。したがって、電源回路１に入力される電圧が減少することになり、飽和を防止することができる。
【００３８】
この構成によれば、電源回路１が飽和したときに、電源回路１の出力電圧を制御する制御電圧から飽和検出回路５の出力電圧を減算し、電源回路１へ出力する電圧を減少させる。これによって、電源回路１の飽和を防止することができる。また、電源回路１の入力電圧と出力電圧とから電源回路１の飽和を検出するので、電源回路１の動作に悪影響を与えることがない。
【００３９】
（実施の形態２）
図４は、本発明の実施の形態２における増幅装置の回路図である。図５は、ＧＳＭ、ＰＤＣ等の時分割多重方式の携帯電話の送信規格と、その送信規格を満足するように増幅装置を制御した場合の増幅装置の飽和時、非飽和時の増幅装置の出力波形である。本実施の形態における増幅装置は、実施の形態１における電源回路の出力負荷を増幅器で構成しているところが異なっているが、動作に関しては同様である。
【００４０】
図４に示すように、増幅装置は、実施の形態１で示した図２の出力負荷１５として増幅器１０を用いた以外は、図２と同じ構成をしており、同様の飽和検出機能を有している。また、増幅器１０は、増幅器１０に入力される入力信号波形を電源回路１からの出力電圧に応じて増幅して出力信号波形を出力する。また、電源回路１は減算回路６を介して供給される外部からの制御電圧に比例して出力電圧を変化させる。
【００４１】
増幅器１０は、増幅器１０の出力を図５に示すような時間対出力の規格を満足させるために電源回路１に減算回路６を介して入力される制御電圧をパルス状に変化させる。電源回路１が飽和していない状態での時間対出力の波形は図５の非飽和時の波形（実線）のように規格を満足する。
【００４２】
電源回路１が飽和検出の機能を有しておらず、電源回路１が飽和した場合、増幅器１０の時間対出力の特性において、出力の立ち上がりは非飽和時と同様に立ち上がる。しかし、出力の最大値は、電源回路１が飽和しているため、非飽和時よりも下がる（点線）。また、出力の最大値から出力を下げようと制御電圧を下げ始めても、電源回路１が飽和しているため、制御電圧の下げ始めは、電源回路１の出力電圧が制御電圧に比例して下がらず、増幅器１０の出力も下がらないため、図５の点線で示すように時間対出力の規格を逸脱する。
【００４３】
したがって、電源回路１に飽和を検出する機能を有することにより、実施の形態１と同様の動作をするため電源回路１の飽和を防止することができ、増幅器１０の時間対出力の規格を逸脱することを防止することができる。
【００４４】
なお、図２から図４は、トランジスタをＭＯＳトランジスタとしているが、バイポーラトランジスタを用いても良い。
【産業上の利用可能性】
【００４５】
本発明は、増幅器とトランジスタの間の経路に対して影響を与えず、電源回路の飽和を検出することのできる電源装置として有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１における電源装置のブロック図である。
【図２】本発明の実施の形態１における電源装置の具体例の回路図である。
【図３】本発明の実施の形態１における電源装置の他の具体例の回路図である。
【図４】本発明の実施の形態２における増幅装置の回路図である。
【図５】本発明の実施の形態２における増幅装置が時分割で動作する場合の時間対出力の規格を示す図である。
【図６】従来の電源装置の回路図である。
【符号の説明】
【００４７】
１  電源回路
２  オペアンプ
３  トランジスタ
４，４Ｂ  帰還回路
５  飽和検出回路
６  減算回路
７  乗算回路
８，８Ｂ  比較回路
９，９Ｂ  除算回路
１０  増幅器
１１  抵抗
１２  トランジスタ
１３  差動増幅器
１４  比較器
１５  出力負荷
【図１】
2006323493.tif 000003
【図２】
2006323493.tif 000004
【図３】
2006323493.tif 000005
【図４】
2006323493.tif 000006
【図５】
2006323493.tif 000007
【図６】
2006323493.tif 000008