(57)【要約】 【課題】  軽負荷時のスイッチング・レギュレータのエネルギー変換効率を向上すること。【解決手段】軽負荷時には、スイッチング・レギュレータの発振周波数を下げ、かつ、スイッチ素子の駆動能力を低下させた。【選択図】  図１
2006203987.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を発生する基準電圧回路と、
スイッチング・レギュレータが出力する出力電圧を分圧するための分圧回路と、
前記分圧回路の電圧と、前記基準電圧回路の電圧を入力し、両電圧の差電圧を増幅するエラー・アンプ回路と、
発振信号を出力する発振回路と、
前記エラー・アンプの出力電圧と、前記発振回路の出力電圧とを比較するＰＷＭコンパレータと、
該スイッチング・レギュレータのコイルの電流を制御する第一のスイッチ素子と、
前記コイルのエネルギーを転流するための第二のスイッチ素子を含み、
前記第一と第二のスイッチ素子を交互にON/OFFさせる同期整流方式のスイッチング・レギュレータ回路において、
外部信号によって、前記発振回路の周波数と前記第一及び第二のスイッチ素子の少なくともいずれか一つの駆動能力（ON抵抗）を変更する手段とを有することを特徴とするスイッチング・レギュレータ回路。
【請求項２】
前記第一及び第二のスイッチ素子の駆動能力（ON抵抗）と同時に、前記第一及び第二のスイッチ素子を駆動するためのプリドライバの駆動能力（ON抵抗）も変更することを特徴とする請求項１記載のスイッチング・レギュレータ回路。
【請求項３】
前記発振回路の周波数を下げる時に、同時に前記第一または第二のスイッチ素子の少なくとも、いずれか一方の駆動能力を下げる（ON抵抗を上げる）ことを特徴とする請求項１または２記載のスイッチング・レギュレータ回路。
【請求項４】
スイッチング・レギュレータの負荷電流に応じて、前記発振回路の周波数と前記第一及び第二のスイッチ素子の駆動能力（ON抵抗）を変更する手段とを有することを特徴とする請求項１または２または３記載スイッチング・レギュレータ回路。
【請求項５】
基準電圧を発生する基準電圧回路と、
スイッチング・レギュレータが出力する出力電圧を分圧するための分圧回路と、
前記分圧回路の電圧と、前記基準電圧回路の電圧を入力し、両電圧の差電圧を増幅する第一のエラー・アンプ回路と、
発振信号を出力する発振回路と、
前記第一のエラー・アンプの出力電圧と、前記発振回路の出力電圧とを比較するＰＷＭコンパレータと、
スイッチング・レギュレータの出力と電源間に接続されたトランジスタと、
前記分圧回路の電圧と、前記基準電圧回路の電圧を入力し、両電圧の差電圧を増幅する第二のエラー・アンプ回路と、
該スイッチング・レギュレータのコイルの電流を制御する第一のスイッチ素子と、
前記コイルのエネルギーを転流するための第二のスイッチ素子を含み、
前記第一と第二のスイッチ素子を交互にON/OFFさせる同期整流方式のスイッチング・レギュレータ回路において、
外部信号によって、前記スイッチング・レギュレータの動作を停止し、かつ、前記スイッチング・レギュレータの出力と電源間に接続されたトランジスタのゲート電圧を前記第二のエラー・アンプの出力にて制御することを特徴とするスイッチング・レギュレータ回路。
【請求項６】
スイッチング・レギュレータの負荷電流に応じて、前記スイッチング・レギュレータの動作を停止し、前記スイッチング・レギュレータの出力と電源間に接続されたトランジスタのゲート電圧を制御することを特徴とする請求項５記載スイッチング・レギュレータ回路。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
【技術分野】
【０００２】
この発明は、広い負荷電流領域で高効率を得るスイッチング・レギュレータ回路に関する。
【背景技術】
【０００３】
従来の同期整流方式のスイッチング・レギュレータ回路としては、図１６に示されるような回路が知られていた（例えば、特許文献１参照。）。
即ち、図１６に示すように、電源１０に、スイッチング・レギュレータ制御回路５０と第一のスイッチ回路１１１が接続され、第二のスイッチ回路１１５は、第一のスイッチ回路の他端（X端子）とGNDの間に接続されている。その第二のスイッチ回路１１５に並列に転流ダイオード１１４が接続され、前記第一及び第二のスイッチ回路１１１と１１５の接続点にコイル１１２が接続され、前記コイル１１２の他端はスイッチング・レギュレータの出力端子OUTに接続されている。また出力端子OUTとGNDの間には、コンデンサ１１３が接続されている。さらに、出力端子OUTとGND間には、負荷１５が接続されている。
【０００４】
第１のスイッチ回路１１１が導通している間、入力端子ＩＮに入力された電源１０の電圧Ｖｉｎは、コイル１１２および第１のスイッチ回路１１１を介して、出力端子ＯＵＴに印加される。また、出力電圧Ｖｏｕｔを一定に保つために、出力端子ＯＵＴは、平滑コンデンサ１１３を介して接地されている。
この状態では、コイル１１２には、エネルギーが蓄積され、コイル１１２にて、出力端子ＯＵＴへの方向に流れるコイル電流ＩL は、図１７に示すように、（Ｖｉｎ−Ｖｏｕｔ）／Ｌの傾きで増加する（図１７のTａからTｂまでの期間）。
【０００５】
一方、上記コイル１１２および平滑コンデンサ１１３の直列回路には、転流ダイオード１１４および第２のスイッチ回路１１５が、それぞれ並列に設けられており、第１のスイッチ回路１１１が遮断されると（Tｂの時点）、コイル１１２を流れる電流Ｉは、当該転流ダイオード１１４と、導通した第２のスイッチ回路１１５とによって維持される。この状態では、コイル１１２に蓄積されたエネルギーは、放出され、コイル電流ＩL は、−Ｖｏｕｔ／Ｌの傾きで減少する（TbからTcまでの期間）。Tcの時点になると、上記第１スイッチ回路１１１が再び導通して、コイル１１２へエネルギーを蓄積しはじめる。
【０００６】
上記第１および第２のスイッチ回路１１１と１１５は、スイッチング・レギュレータ制御回路５０によって制御されており、OLE_LINK1スイッチング・レギュレータ制御回路５０OLE_LINK1は出力電圧Ｖｏｕｔを監視して、一定の値になるように、第１のスイッチ回路１１１の導通期間と遮断期間との割合を制御する。第１および第２のスイッチ回路１１１と１１５は、図１８（ａ）、（ｂ）に示すように、プリドライバ回路１２０、１２４とＭＯＳトランジスタ１２１、１２５で構成されており、スイッチング・レギュレータ制御回路５０からの信号Vcによって、プリドライバ回路１２０、１２４を介してＭＯＳトランジスタ１２１、１２５のゲート電圧を制御することで、スイッチ回路のＯＮ／ＯＦＦを行う。プリドライバ回路１２０、１２４は、MOSトランジスタのゲート容量を高速に充放電する必要があり、高い駆動能力が必要となる。
【０００７】
ここで、上記両スイッチ１１１と１１５が同時に導通すると、入力端子ＩＮは、両スイッチ１１１及び１１５を介して接地され、非常に大きな貫通電流が流れてしまう。したがって、スイッチング・レギュレータ制御回路５０は、第１スイッチ１１１の切り換えタイミングと、第２スイッチ１１５の切り換えタイミングとの間に、所定のデッドタイムを設け、両スイッチ１１１と１１５が同時に導通しないように制御している。
【０００８】
第２のスイッチ回路１１５がＯＮすることで、第１スイッチ１１１がＯＦＦした時、コイル１１２のエネルギーを放出する事ができるので、前記転流ダイオード１１４は、省略可能である。
【０００９】
従来の同期整流回路では、一定の周波数で、第一及び第二のスイッチ回路が、ON／OFFを行うため、そのスイッチングによる損失によって、軽負荷時の効率が大きく悪化する。
【特許文献１】特許第3469172号（第２０図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来のスイッチング・レギュレータ回路では、負荷電流が小さいときに、電力変換効率が大きく低下するという課題があった。
【００１１】
そこで、この発明の目的は従来のこのような課題を解決するために、負荷電流が小さいときの電力変換効率を上げることを目的としている。
【課題を解決するための手段】
【００１２】
本願発明にかかるスイッチング・レギュレータ回路は、基準電圧を発生する基準電圧回路と、スイッチング・レギュレータが出力する出力電圧を分圧するための分圧回路と、前記分圧回路の電圧と、前記基準電圧回路の電圧を入力し、両電圧の差電圧を増幅するエラー・アンプ回路と、発振信号を出力する発振回路と、前記エラー・アンプの出力電圧と、前記発振回路の出力電圧とを比較するＰＷＭコンパレータと、該スイッチング・レギュレータのコイルの電流を制御する第一のスイッチ素子と、前記コイルのエネルギーを転流するための第二のスイッチ素子を含み、前記第一と第二のスイッチ素子を交互にON/OFFさせる同期整流方式のスイッチング・レギュレータ回路において、
外部信号によって、前記発振回路の周波数と前記第一及び第二のスイッチ素子の少なくともいずれか一つの駆動能力（ON抵抗）を変更するようにした。
【００１３】
さらに、前記第一及び第二のスイッチ素子の駆動能力（ON抵抗）と同時に、前記第一及び第二のスイッチ素子を駆動するためのプリドライバの駆動能力（ON抵抗）も変更するようにした。
【００１４】
さらに、前記発振回路の周波数を下げる時に、同時に前記第一または第二のスイッチ素子の少なくとも、いずれか一方の駆動能力を下げるようにした（ON抵抗を上げるようにした）。
【００１５】
さらに、スイッチング・レギュレータの負荷電流に応じて、前記発振回路の周波数と前記第一及び第二のスイッチ素子の駆動能力（ON抵抗）を変更するようにした。
また、基準電圧を発生する基準電圧回路と、スイッチング・レギュレータが出力する出力電圧を分圧するための分圧回路と、前記分圧回路の電圧と、前記基準電圧回路の電圧を入力し、両電圧の差電圧を増幅する第一のエラー・アンプ回路と、発振信号を出力する発振回路と、前記第一のエラー・アンプの出力電圧と、前記発振回路の出力電圧とを比較するＰＷＭコンパレータと、スイッチング・レギュレータの出力と電源間に接続されたトランジスタと、前記分圧回路の電圧と、前記基準電圧回路の電圧を入力し、両電圧の差電圧を増幅する第二のエラー・アンプ回路と、該スイッチング・レギュレータのコイルの電流を制御する第一のスイッチ素子と、前記コイルのエネルギーを転流するための第二のスイッチ素子を含み、前記第一と第二のスイッチ素子を交互にON/OFFさせる同期整流方式のスイッチング・レギュレータ回路において、外部信号によって、前記スイッチング・レギュレータの動作を停止し、かつ、前記スイッチング・レギュレータの出力と電源間に接続されたトランジスタのゲート電圧を前記第二のエラー・アンプの出力にて制御するようにした。
【００１６】
さらに、スイッチング・レギュレータの負荷電流に応じて、前記スイッチング・レギュレータの動作を停止し、前記スイッチング・レギュレータの出力と電源間に接続されたトランジスタのゲート電圧を制御するようにした。
【発明の効果】
【００１７】
本願発明にかかるスイッチング・レギュレータ回路は、負荷電流が小さい時の電力変換効率を改善する効果がある。
【発明を実施するための最良の形態】
【００１８】
上記課題を解決するために、この発明ではスイッチング・レギュレータにおいて、負荷が軽い時に、スイッチングの周波数を下げ、かつ、スイッチ素子の駆動能力を下げるようにした。また、負荷が軽い時には、スイッチング・レギュレータを停止し、ボルテージ・レギュレータから負荷に電力を供給するようにした。
【実施例１】
【００１９】
以下に、本発明の実施例を図面に基づいて説明する。図１は、本発明の第一の実施例を示すスイッチング・レギュレータである。従来の図１６との違いは、スイッチング・レギュレータ制御回路５は、外部からの入力端子Sを備えている。また、スイッチ素子を含む第一のスイッチ回路１とスイッチ素子を含む第二のスイッチ回路２は、スイッチング・レギュレータ制御回路５からの信号によって、それぞれのスイッチ素子の駆動能力が変化するようになっている。さらに入力端子Sの電圧によって、スイッチング・レギュレータ制御回路５の内部の発振周波数が変化すると同時に、第一のスイッチ素子１と第二のスイッチ素子２の駆動能力が変化する。
【００２０】
図２に本発明のスイッチング・レギュレータ制御回路５のブロック図を示す。基準電圧回路３は、ある一定の電圧を出力する。スイッチング・レギュレータの出力端子OUTには、電圧を分圧する抵抗２０及び２１からなる分圧回路が接続され、前記分圧回路の出力電圧と基準電圧回路３の出力電圧の差を増幅するエラー・アンプ２２があり、前記エラー・アンプ２２の出力と、発振回路２４の出力を比較するコンパレータ２３がある。発振回路２４は、ある周波数の三角波を発生する。前記コンパレータ２３は、エラー・アンプ２２の出力と発振回路２４の出力を比較して出力信号Vcを発生し、スイッチ素子を駆動する。
【００２１】
スイッチング・レギュレータの出力端子の電圧Voutが所望の電圧よりも下がると、エラー・アンプ２２の出力が上がり、結果としてコンパレータ２３の出力信号Vcの“H狽フ期間が延びる。今、コンパレータ２３の出力信号Vcが禰狽フ時に、第一のスイッチ回路１のスイッチ素子がONするようにすれば、スイッチング・レギュレータの出力端子の電圧Voutが、所望の電圧よりも下がった時に、第一のスイッチ回路１のスイッチ素子のONデューティを上げることで、出力端子の電圧を一定に保つように制御が働く。
【００２２】
本発明のスイッチング・レギュレータでは、入力端子Sの電圧Vsによって、発振回路２４の発振周波数が変化すると同時に、スイッチ素子の駆動能力も変化する。スイッチ回路１のブロック図を図３に示す。スイッチ回路１は、スイッチ素子を駆動するプリドライバ３１と、スイッチ素子であるMOSトランジスタ１A、１Bとゲート制御回路３０とからなる。端子ＩＮは、電源１０に接続され、端子Ｘは、コイル１１２及び、転流ダイオード１１４等の接続点に接続される。プリドライバ３１は、コンパレータ２３の出力電圧Vcを、バッファリングし、低インピーダンスで、MOSトランジスタ１A、１Bのゲートを駆動して、MOSトランジスタ１A、１BのON/OFFを制御する。ゲート制御回路３０は、入力端子Sの電圧VsによってMOSトランジスタ１Bのゲートを、プリドライバ３１の出力に接続するか、または、電源端子INのどちらかに接続する。
【００２３】
MOSトランジスタ１Aと１Bは、その駆動能力、即ちON抵抗が異なり、MOSトランジスタ１AのON抵抗をR1A、MOSトランジスタ１BのON抵抗をR1Bとすれば、
R1A＞＞R1B      ・・・・・（１）
の関係があるものとする。
【００２４】
例えば入力端子Sの電圧Vsが、禰狽フ時に、ゲート制御回路３０のスイッチ３０BがONし、３０AがOFFするようにし、同時に、図２の発振回路２４の発振周波数は、高いものとするとする(ex.1MHz)。この状態では、MOSトランジスタ１Aと１Bは、２つともプリドライバ３１の出力によって、同時にON/OFFを行う。
【００２５】
次に、入力端子Sの電圧Vsが、猫狽フ時には、ゲート制御回路３０のスイッチ３０AがONし、３０BがOFFするようにし、同時に、図２の発振回路２４の発振周波数は、低くなるものとするとする(ex.10kHz)。この状態では、MOSトランジスタ１BはOFFし、MOSトランジスタ１Aは、プリドライバ３１の出力によって、ON/OFFを行う。スイッチ３０Ａ及び、３０ＢはＭＯＳトランジスタで構成され、当該ＭＯＳトランジスタのゲート電圧を制御することで、スイッチ３０Ａ及び３０ＢのON/OFFを行う。
【００２６】
すなわち、負荷が軽い時に、入力端子Sの電圧Vsを、猫狽ノすることで、スイッチング周波数が下がり、かつ、プリドライバ３１の負荷となるMOSトランジスタ１Bのゲート容量を充放電する必要がなくなるため、スイッチング損失を減少させることができる。
【００２７】
同様にスイッチ回路２のブロック図を図４に示す。端子Xは、図３の端子Xと接続される。スイッチ素子２は、スイッチ素子を駆動するプリドライバ３３と、MOSトランジスタ２A、２Bとゲート制御回路３２とからなる。プリドライバ３３は、コンパレータ２３の出力電圧Vcを、バッファリングし、低インピーダンスで、MOSトランジスタ２A、２BのゲートをON/OFFする。ゲート制御回路３２は、入力端子Sの電圧VsによってMOSトランジスタ２Bのゲートを、プリドライバ３３の出力に接続するか、または、GND端子のどちらかに接続する。
【００２８】
MOSトランジスタ２Aと２Bは、その駆動能力、即ちON抵抗が異なり、MOSトランジスタ２AのON抵抗をR2A、MOSトランジスタ２BのON抵抗をR2Bとすれば、
R2A＞＞R2B      ・・・・・（２）
の関係があるものとする。
【００２９】
MOSトランジスタのON抵抗Ronは、非飽和領域では、ゲート幅Wに反比例する。即ち、あるゲート長Lに対して、ゲート幅Wが大きいとMOSトランジスタのON抵抗は下がり、ゲートWが小さいとMOSトランジスタのON抵抗は上がる。即ち、MOSトランジスタのON抵抗が大きいということは、ゲート幅Wが小さいことを意味する。一般にMOSトランジスタのゲート容量は、ゲート幅Wに比例するため、ON抵抗が大きい時、MOSトランジスタのゲート容量は小さい。
【００３０】
今、入力端子Sの電圧Vsが、禰狽フ時に、ゲート制御回路３２のスイッチ３２BがONし、３２AがOFFするようにし、同時に、図２の発振回路２４の発振周波数は、高いものとするとする(ex.1MHz)。この状態では、MOSトランジスタ２Aと２Bは、２つともプリドライバ３３の出力によって、同時にON/OFFを行う。
【００３１】
次に、入力端子Sの電圧Vsが、猫狽フ時に、ゲート制御回路３２のスイッチ３２AがONし、３２BがOFFするようにし、同時に、図２の発振回路２４の発振周波数は、低くなるものとするとする(ex.10kHz)。この状態では、MOSトランジスタ２BはOFFし、MOSトランジスタ２Aは、プリドライバ３３の出力によって、ON/OFFを行う。スイッチ３２Ａ及び、３２ＢはＭＯＳトランジスタで構成され、当該ＭＯＳトランジスタのゲート電圧を制御することで、スイッチ３０Ａ及び３０ＢのON/OFFを行う。
【００３２】
すなわち、負荷が軽い時に、入力端子Sの電圧Vsを、猫狽ノすることで、スイッチング周波数が下がり、かつ、プリドライバ３３の負荷となるMOSトランジスタ２Bのゲート容量を充放電する必要がなくなるため、スイッチング損失を減少させることができる。
【００３３】
ここで、入力端子Sの電圧Vsによって、発振周波数を下げた時には、スイッチ回路１及び２の駆動能力を下げている（ON抵抗を上げている）ため、従来例と同じようには、コイル電流は流れなくなる。
すなわち、従来の場合、スイッチング・レギュレータ回路では、スイッチングの損失を減少させるために、スイッチ素子のON抵抗をできるだけ下げているのに対して、本発明では、発振周波数を下げた時に、スイッチ素子のON抵抗を上げている。即ちスイッチ素子１AがONし、スイッチ素子１BがOFFしているときは、コイル１１２にて、出力端子ＯＵＴへの方向に流れる電流ＩL は、従来例のように、時間ｔに対して、ＩＬ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ×ｔとはならず、図５に示すように、
ＩＬ＝（Ｖｉｎ−Ｖｏｕｔ）／（Ｌ×ｔ+Ｒ1A）・・・（３）
となる。仮に、Ｌ×ｔ＜＜Ｒ1Aであれば、
ＩＬ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｒ1A・・・（４）
となる。（４）式により、ＭＯＳトランジスタ１ＡのＯＮ抵抗Ｒ1Aが、大きい時には、コイル電流ＩＬは、時間にあまり依存せずに、ＭＯＳトランジスタ１ＡのＯＮ抵抗Ｒ1Aによって決まる、ほぼ一定の電流が流れることになる（図５のTａからTｂまでの期間）。
同様に、スイッチ素子１ＡがＯＦＦして、スイッチ素子２AがONし、スイッチ素子２BがOFFしているときは、コイル１１２にて、出力端子ＯＵＴへの方向に流れる電流ＩL は、従来例のように時間ｔに対して、ＩＬ＝−Ｖｏｕｔ／Ｌ×ｔとはならず、図５に示すように、
ＩＬ＝−Ｖｏｕｔ／（Ｌ×ｔ＋Ｒ2A）・・・（５）
となる。仮に、Ｌ×ｔ＜＜Ｒ2Aであれば、
ＩＬ＝−Ｖｏｕｔ／Ｒ2A・・・（６）
となる。（６）式により、ＭＯＳトランジスタ２ＡのＯＮ抵抗Ｒ2Aが、大きい時には、コイル電流ＩＬは、時間にあまり依存せずに、ＭＯＳトランジスタ２ＡのＯＮ抵抗Ｒ2Aによって決まる、ほぼ一定の電流が流れることになる（図５のTｂからTｃまでの期間）。
【００３４】
一般に同期整流回路では、コイル電流ＩＬは、ＩＬ＝−Ｖｏｕｔ／Ｌ×ｔによって時間に比例してマイナス方向に電流が増大するので、時間ｔによっては、コイルのエネルギーを開放したのちも、出力端子Ｖｏｕｔから、ＧＮＤにスイッチ素子を介して電流が流れるが、式（６）によれば、仮に電流が流れても、その電流値は、ＭＯＳトランジスタ２ＡのＯＮ抵抗Ｒ2Aによって制限することができる。
【００３５】
上述の説明において、転流ダイオード１１４が、存在する場合、スイッチ回路１がＯＦＦした時に、スイッチ回路２以外に、転流ダイオード１１４にも電流が流れ、（６）式が成立しなくなる。従って、転流ダイオード１１４としては、抵抗が高い物を使用するか（転流ダイオードに直列に抵抗を挿入する）、または、省略することも可能である。
【００３６】
次に、スイッチング・レギュレータのエネルギー変換効率の改善の効果について述べる。スイッチング・レギュレータでは、その損失分を減少すれば、エネルギー変換効率は向上する。仮に、１MHｚでスイッチングを行っている時の、スイッチング損失（スイッチ素子をドライブするための損失も含む）が、１００mWある場合、スイッチング周波数を１／１００（１０ｋHz）にするだけで、スイッチング損失は１／１００（１ｍW）となり、さらに、スイッチ素子のON抵抗を上げることで、ゲート容量を充放電量が少なくなるため、０．１ｍW以下に下げることが可能となる。一方、スイッチ素子のON抵抗を上げることで、以下に示すようなスイッチ素子による損失Pswが発生する。
【００３７】
Psw＝（Ｖｉｎ−Ｖｏｕｔ）2／Ｒ1A×Ton＋Ｖｏｕｔ2／Ｒ2A×Toff・・・（７）
ここで、Tonは、MOSトランジスタ１AがONしているデューティであり、Toffは、MOSトランジスタ１AがOFFしているデューティ（１−Ton）である。
【００３８】
すなわち、Psw＋0.1ｍW＜１００ｍWを満足するように、Ｒ1A及びＲ2Aの値を決定することで、スイッチング・レギュレータのエネルギー変換効率の改善効果があると言える。
【実施例２】
【００３９】
図６に、本発明の第二の実施例を示すスイッチング・レギュレータのスイッチ回路１のブロック図を示す。図３との違いはプリドライバ３１の代わりに、プリドライバ４１及び４２が存在し、ゲート制御回路３０が削除されている。プリドライバは、スイッチ素子をドライブするための回路であり、大きなスイッチ素子を駆動するには、駆動能力の高いプリドライバ回路が必要とされ、駆動能力の高いプリドライバ回路ほど、一般にスイッチングの損失が大きくなる。プリドライバ４１は、ＭＯＳトランジスタ１Aをドライブするための回路であり、プリドライバ４２は、ＭＯＳトランジスタ１Bドライブするための回路である。図３と同様にMOSトランジスタ１Aと１Bは、その駆動能力、即ちON抵抗が異なり、MOSトランジスタ１AのON抵抗をR1A、MOSトランジスタ１BのON抵抗をR1Bとすれば、前述の（１）式の関係があるものとする。従って、より駆動能力の小さいＭＯＳトランジスタ１Ａを駆動するプリドライバ４１のスイッチング損失の方が、プリドライバ４２のスイッチング損失よりも小さく、両者のプリドライバのスイッチング損失の和が、図３のプリドライバ３１の損失とほぼ等しい。図３では、プリドライバ３１によって、スイッチ素子１Aと１Bの両方をドライブしていたが、入力端子Sの電圧Vsによって、スイッチ素子１BをOFFするときに、プリドライバ４２の動作も止める。また、プリドライバ４２の動作を停止したときに、スイッチ素子１BがOFFするようにする。このようにすることで、スイッチ素子１BをOFFしている時には、不必要なプリドライバの動作を停止し、プリドライバ４２の損失分を削減することができる。
【００４０】
同様に、図７に、本発明の第二の実施例を示すスイッチング・レギュレータのスイッチ回路２のブロック図を示す。図４との違いはプリドライバ３３の代わりに、プリドライバ４３及び４４が存在し、ゲート制御回路３２が削除されている。
【００４１】
動作は、図６と同様に、入力端子Sの電圧Vsによって、スイッチ素子２BをOFFするときに、プリドライバ４４の動作も止める。このようにすることで、スイッチ素子２BをOF Fしている時には、不必要なプリドライバの動作を停止し、プリドライバ４４の損失分を削減することができる。
【００４２】
また、図６及び図７の代わりに、図８及び図９に示すように、入力端子Sの電圧Vsによって、スイッチ素子１Aまたは１B、及び、２Aまたは２Bのどちらかを動作させることも可能である。図６と図８の違いは、プリドライバ回路４１が４５となっている点である。同様に、図７と図９の違いは、プリドライバ回路４３が４６となっている点である。
【００４３】
すなわち、図８において入力端子Sの電圧Vsの電圧によって、スイッチ素子１Aを動作させるときには、プリドライバ回路４５を動作させて、スイッチ素子１AをON/OFFさせ、その時は、スイッチ素子１Bは、OFFさせて、プリドライバ回路４２も停止させる。次に入力端子Sの電圧Vsの電圧が、逆の論理になると、プリドライバ回路４２を動作させて、スイッチ素子１BをON/OFFさせ、その時は、スイッチ素子１Aは、OFFさせて、プリドライバ回路４５も停止させる。
【００４４】
軽負荷の時に、駆動能力の高い方のスイッチ素子及びそれを駆動するプリドライバをOFFすることで、軽負荷時のスイッチング損失を減らすことが可能である。
【実施例３】
【００４５】
図１０は、本発明の第三の実施例を示すスイッチング・レギュレータである。図１との違いは、入力端子Sがなくなり、コイル１１２と出力端子OUTの間に電流センス用の抵抗６０が追加されており、前記電流センス抵抗の両端の信号が、スイッチング・レギュレータ制御回路６１に接続されている。スイッチング・レギュレータ制御回路６１では、図１１に示すように、増幅回路６２が、抵抗の両端の電圧を増幅し、その電圧を基準電圧回路６４の電圧とコンパレータ６３で比較し、そのコンパレータの出力を前記図１で外部から入力としていた信号V sとする。このようにすることで、負荷電流が多いときには、増幅回路６２の出力が高くなり、負荷電流が少ない時には、増幅回路６２の出力が低くなり、ある負荷電流以下では、コンパレータ６３の出力、すなわち、Vsが“L狽ニなり、スイッチング・レギュレータ制御回路６１の発振周波数を下げ、スイッチ素子の駆動能力を下げる。
【００４６】
このようにすることで、外から制御されることなく、自動的に負荷電流に応じて、負荷が軽くなった時に、発振周波数を下げ、スイッチ素子の駆動能力を下げることで、効率を改善することができる。
【実施例４】
【００４７】
図１２は、本発明の第四の実施例を示すスイッチング・レギュレータである。従来の図１６との違いは、スイッチング・レギュレータ制御回路７０は、外部からの入力端子Sを備えている。また、入力端子Sの電圧Vsによって、スイッチング・レギュレータ制御回路７０の発振動作が停止すると同時に、スイッチング・レギュレータの出力端子OUTと入力端子ＩＮ間のパス・トランジスタを制御して、出力端子OUTの電圧Voutを一定に保つように制御する。
【００４８】
図１３に、スイッチング・レギュレータ制御回路７０のブロック図を示す。基準電圧回路２０、電圧を分圧する抵抗２０及び２１からなる分圧回路、エラー・アンプ２２、コンパレータ２３は、図２と同様である。ただし、入力端子Sの電圧Vsによって、発振回路２４、エラー・アンプ２２及びコンパレータ２３は、ON/OFF制御される（発振回路２４は、入力端子Sの電圧Vsによって、ON/OFF制御されるのみで、図２の場合のように発振周波数は変化しない）。また、第二のエラー・アンプ７１は、入力端子Sの電圧Vsの信号をインバータ７３によって反転された信号で、ON/OFF制御される。エラー・アンプ７１は、パス・トランジスタ７２のゲート電圧を制御する。また、発振回路２４、エラー・アンプ２２及びコンパレータ２３がOFF状態の時には、図１２のスイッチ回路１１１及び１１５は非導通状態となるようにし、スイッチング・レギュレータとしての動作を停止する。スイッチ回路１１１及び１１５は、入力端子Sの電圧Vsの信号と論理信号処理することで、入力端子Sの電圧Vsが、猫狽フ時に、スイッチ回路１１１及び１１５を非導通状態にすることが可能である。
【００４９】
仮に、入力端子Sの電圧Vsが“H狽フ時には、発振回路２４、エラー・アンプ２２及びコンパレータ２３がONとなり、通常のスイッチング・レギュレータの動作をしているとすれば、その時は、エラー・アンプ７１はＯＦＦし、パス・トランジスタ７２をＯＦＦするようにする。また、Vsが“L狽フ時には、発振回路２４、エラー・アンプ２２及びコンパレータ２３がOFFとなり、エラー・アンプ７１、パス・トランジスタ７２、基準電圧回路３及び分圧抵抗２０、２１からなるシリーズ・レギュレータが動作し、出力端子OUTの電圧Voutを一定に保つように制御する。
【００５０】
一般に、シリーズ・レギュレータは入出力電圧差が大きい時、損失が増大する。仮に、入力電圧が出力電圧の2倍とすると、シリーズ・レギュレータの動作電流を絞った場合でも５０％程度のエネルギー変換効率となるが、スイッチング・レギュレータではスイッチング損失によって、軽負荷時は５０％以下の効率になることが良くある。
【００５１】
軽負荷時には、動作をスイッチング・レギュレータからシリーズ・レギュレータに切り替えることで、軽負荷時のエネルギー変換効率を向上させることが可能である。
【実施例５】
【００５２】
図１４は、本発明の第五の実施例を示すスイッチング・レギュレータである。
図１２との違いは、入力端子Sがなくなり、コイル１１２と出力端子OUTの間に電流センス用の抵抗６０が追加されており、前記電流センス抵抗の両端の信号が、スイッチング・レギュレータ制御回路７１に接続されている。スイッチング・レギュレータ制御回路７１では、図１１に示すように、増幅回路６２が、抵抗の両端の電圧を増幅し、その電圧の基準電圧回路６４の電圧とコンパレータ６３で比較し、そのコンパレータの出力を前記図１０で外部から入力としていた信号Vsとする。このようにすることで、負荷電流が多いときには、増幅回路６２の出力が高くなり、負荷電流が少ない時には、増幅回路６２の出力が低くなり、ある負荷電流以下では、コンパレータ６３の出力、すなわち、Vsが“L狽ニなり、発振回路２４、エラー・アンプ２２及びコンパレータ２３がOFFとなり、エラー・アンプ７１、パス・トランジスタ７２、基準電圧回路３及び分圧抵抗２０、２１からなるシリーズ・レギュレータがONし、出力端子OUTの電圧Voutを一定に保つように制御する。
【００５３】
このようにすることで、負荷電流に応じて、負荷が軽くなった時に、外部端子で制御されることなく、自動的にスイッチング動作を停止し、シリーズ・レギュレータを動作させることで効率を改善することができる。
【００５４】
なおスイッチ素子のＯＮ抵抗は、スイッチ素子がＭＯＳトランジスタで構成されている場合、そのゲート幅やゲート長によって、調整することが可能であるが、スイッチ素子に直列に抵抗を付加して、その抵抗値を利用する事もできる。図１５に、スイッチ素子に抵抗を直列に挿入した例を示す。図４との違いは、スイッチ素子２Aのドレインと端子Ｘとの間に、抵抗８０が挿入されている点である。このようにすることで、スイッチ素子２Aのソースと端子Ｘとの間の抵抗値を、スイッチ素子２ＡのＯＮ抵抗と抵抗８０の抵抗値の和にすることができる。この方法は、図３、図６、図７にも適用可能な事は明白である。      
【００５５】
以上説明したように、本発明によればスイッチング・レギュレータにおいて、軽負荷時のエネルギー変換効率を向上させることが可能となる。
【産業上の利用可能性】
【００５６】
本発明のスイッチング・レギュレータは、軽負荷時のエネルギー変換効率を向上させる技術として利用可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の第一の実施例のスイッチング・レギュレータ
【図２】本発明の第一の実施例のスイッチング・レギュレータ制御回路
【図３】本発明のスイッチ素子１のブロック図
【図４】本発明のスイッチ素子２のブロック図
【図５】本発明の第一の実施例の電流波形
【図６】本発明の第二の実施例のスイッチ素子１のブロック図
【図７】本発明の第二の実施例のスイッチ素子２のブロック図
【図８】本発明の第二の実施例のスイッチ素子１のブロック図
【図９】本発明の第二の実施例のスイッチ素子２のブロック図
【図１０】本発明の第三の実施例のスイッチング・レギュレータ
【図１１】負荷電流検出回路の例
【図１２】本発明の第四の実施例のスイッチング・レギュレータ
【図１３】本発明の第四の実施例のスイッチング・レギュレータ制御回路
【図１４】本発明の第五の実施例のスイッチング・レギュレータ
【図１５】本発明のスイッチ素子２のブロック図
【図１６】従来のスイッチング・レギュレータ
【図１７】従来のスイッチング・レギュレータの電流波形
【図１８】従来のスイッチング・レギュレータのスイッチ回路の例
【符号の説明】
【００５８】
１、２            スイッチ回路
３                基準電圧回路
５                スイッチング・レギュレータ制御回路
１０              電源
２０、２１        分圧抵抗
２２、７１        エラー・アンプ
２３              コンパレータ
２４              発振回路
【図１】
2006203987.tif 000003
【図２】
2006203987.tif 000004
【図３】
2006203987.tif 000005
【図４】
2006203987.tif 000006
【図５】
2006203987.tif 000007
【図６】
2006203987.tif 000008
【図７】
2006203987.tif 000009
【図８】
2006203987.tif 000010
【図９】
2006203987.tif 000011
【図１０】
2006203987.tif 000012
【図１１】
2006203987.tif 000013
【図１２】
2006203987.tif 000014
【図１３】
2006203987.tif 000015
【図１４】
2006203987.tif 000016
【図１５】
2006203987.tif 000017
【図１６】
2006203987.tif 000018
【図１７】
2006203987.tif 000019
【図１８】
2006203987.tif 000020