(57)【要約】【課題】  いわゆる重ね合わせ転送電極構造を有する電荷転送素子とマイクロレンズとを備えたＣＣＤ型の固体撮像素子では、光電変換素子の高集積化に伴ってマイクロレンズの焦点位置が光電変換素子から遠のき、感度の低下をもたらす。【解決手段】光電変換素子の上方に開口を有する光遮蔽膜を覆うように、シリコン酸化物系材料によって形成され、平坦な上面を有する層間絶縁膜を形成する。層間絶縁膜の上に、パッシベーション膜を形成する。【選択図】 図７
2006019756.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一表面に複数行、複数列に亘って行列状に配置減された多数個の光電変換素子と、
１列の光電変換素子列に１つずつ対応して配置され、各々が、対応する光電変換素子の各々からの電荷の読み出し、および該電荷の転送を行うことができる第１の電荷転送素子と、
前記第１の電荷転送素子の各々と電気的に接続可能な第２の電荷転送素子と、
前記第１の電荷転送素子の全て、および前記第２の電荷転送素子から電気的に分離されて該第１の電荷転送素子の各々および該第２の電荷転送素子を平面視上覆い、前記光電変換素子それぞれの上方に開口部を１つずつ有する光遮蔽膜と、
シリコン酸化物系材料によって形成されて前記光遮蔽膜および前記開口部を平面視上覆い、平坦な上面を有する層間絶縁膜と、
前記層間絶縁膜上に配置されたパッシベーション膜と
を備えた固体撮像素子。
【請求項２】
半導体基板と、
前記半導体基板の一表面に少なくとも１列に配置された多数個の光電変換素子と、
１列の光電変換素子列に１つずつ対応して配置された電荷転送素子と、
シリコン酸化物系材料によって形成されて前記電荷転送素子の全てを平面視上覆い、平坦な上面を有する層間絶縁膜と、
前記層間絶縁膜上に配置されたパッシベーション膜と
を備えた固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関する。
【背景技術】
【０００２】
半導体基板の一表面に、ＭＯＳ（金属−酸化物−半導体）型電界効果トランジスタ、電荷結合素子（ＣＣＤ）等の能動素子や、光電変換素子、容量素子等の受動素子を形成し、これらの素子同士を配線によって電気的に接続することにより、あるいは、これらの素子に信号線を接続して外部から所定の信号を供給することにより、所望の機能を備えた半導体装置を得ることができる。
【０００３】
例えば、半導体基板の一表面に、多数個の光電変換素子と、これらの光電変換素子に蓄積された電荷を読み出して転送する１種類または２種類の電荷転送素子と、電荷転送素子から出力される電荷を検出して増幅する電荷検出回路とを形成することにより、固体撮像素子を得ることができる。固体撮像素子は、従来より、リニア・イメージセンサとして、あるいはエリア・イメージセンサとして、広く利用されている。
【０００４】
ＣＣＤ型の固体撮像素子では、上記の電荷転送素子がＣＣＤによって構成される。ＣＣＤは、半導体基板の一表面にチャネルを形成し、その上に電気的絶縁膜を介して複数の電極（以下、「転送電極」という。）を並列に配置することによって得ることができる。ＣＣＤの電荷転送効率を高めるためには、隣り合う転送電極同士をできるだけ近づけて配置することが望まれる。
【０００５】
このため、固体撮像素子で電荷転送素子として利用されるＣＣＤでは、一般に、いわゆる重ね合わせ転送電極構造がとられている。この構造では、１本おきに選択された転送電極それぞれの線幅方向の縁部が、隣り合う光電変換素子同士の平面視上の間において、この転送電極に隣り合う他の転送電極の線幅方向の縁部に重なる。
【０００６】
近年、特にエリア・イメージセンサとして利用される固体撮像素子では、高解像度化を図るために光電変換素子の高集積化が進められており、それに伴って個々の光電変換素子のサイズが低減している。
【０００７】
【特許文献１】特開２００１−３０８２９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
エリア・イメージセンサとして利用される固体撮像素子、特に単板式の固体撮像素子では、一般に、個々の光電変換素子の上方にパッシベーション膜および有機平坦化膜を介してマイクロレンズを１個ずつ配置し、このマイクロレンズによって集光効率を高めている。リニア・イメージセンサとして利用される固体撮像素子においても、必要に応じて、個々の光電変換素子の上方に有機平坦化膜を介してマイクロレンズが１個ずつ配置される。
【０００９】
これらのマイクロレンズは、例えば、透明樹脂（フォトレジストを含む。）層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却することによって得られる。１つの区画が１つのマイクロレンズに成形される。これらのマイクロレンズのサイズは、光電変換素子の高集積化に伴って、低下の一途を辿っている。
【００１０】
上述の方法でサイズの小さなマイクロレンズを作製すると、その焦点位置が所望の位置よりも上方（マイクロレンズ側）になりやすい。マイクロレンズの焦点位置を所望の位置にするためには、マイクロレンズと、これに対応する光電変換素子との距離を短くすることが望まれる。
【００１１】
しかしながら、いわゆる重ね合わせ転送電極構造のＣＣＤによって固体撮像素子用の電荷転送素子を構成すると、上記の距離を短くし難い。
【００１２】
ＣＣＤを単層電極構造にすれば、すなわち、１つの導電膜をパターニングしてＣＣＤ用の転送電極を形成すれば、上記の距離を短くすることができる。
【００１３】
ただし、フォトリソグラフィ技術を利用して１つの導電膜をパターニングして転送電極を形成すると、隣り合う転送電極間の距離が比較的長くなる。実用上十分な電荷転送効率を有する単層電極構造のＣＣＤを得るためには、隣り合う転送電極間の距離を例えば０．２μｍ程度ないしはそれよりも短くすることが望まれる。
【００１４】
勿論、高度なフォトリソグラフィ技術を利用すれば、隣り合う転送電極間の距離を０．１３μｍ程度にまで短縮することが可能である。所望の電荷転送効率を有する単層電極構造のＣＣＤを得ることが可能である。しかしながら、製造コストの上昇を招く。
【００１５】
本発明の目的は、光電変換素子の上方にマイクロレンズを配置する場合でも、このマイクロレンズと光電変換素子との距離を短くすることが容易であり、製造コストも比較的低い固体撮像素子を提供することである。
【課題を解決するための手段】
【００１６】
本発明の一観点によれば、(I) 半導体基板と、(II)前記半導体基板の一表面に複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、(III)１列の光電変換素子列に１つずつ対応して配置され、各々が、対応する光電変換素子の各々からの電荷の読み出し、および該電荷の転送を行うことができる第１の電荷転送素子と、(IV)前記第１の電荷転送素子の各々と電気的に接続可能な第２の電荷転送素子と、(V)前記第１の電荷転送素子の全て、および前記第２の電荷転送素子から電気的に分離されて該第１の電荷転送素子の各々および該第２の電荷転送素子を平面視上覆い、前記光電変換素子それぞれの上方に開口部を１つずつ有する光遮蔽膜と、(VI)シリコン酸化物系材料によって形成されて前記光遮蔽膜および前記開口部を平面視上覆い、平坦な上面を有する層間絶縁膜と、(VII)前記層間絶縁膜上に配置されたパッシベーション膜とを備えた固体撮像素子が提供される。
【００１７】
本発明の他の観点によれば、(I) 半導体基板と、(II)前記半導体基板の一表面に少なくとも１列に配置された多数個の光電変換素子と、(III)１列の光電変換素子列に１つずつ対応して配置された電荷転送素子と、(IV)シリコン酸化物系材料によって形成されて前記電荷転送素子の全てを平面視上覆い、平坦な上面を有する層間絶縁膜と、(V)前記層間絶縁膜上に配置されたパッシベーション膜とを備えた固体撮像素子が提供される。
【発明の効果】
【００１８】
層間絶縁膜をパッシベーション膜の下地層とする場合に、この層間絶縁膜をシリコン酸化物系材料によって形成してその上面を平坦化すると、パッシベーション膜の膜厚をほぼ均一にすることができると共に、パッシベーション膜上に有機平坦化膜を形成する必要がなくなる。
【００１９】
その結果として、例えば光電変換素子の上方にマイクロレンズを配置する場合でも、マイクロレンズと光電変換素子との距離を容易に短くすることが可能になり、光電変換素子を高集積化した場合でも、マイクロレンズの焦点位置を所望の位置にすることが容易になる。また例えば、屈折率の高い材料によってパッシベーション膜を形成したとしても、このパッシベーション膜での光の屈折がほぼ一様になることから、より多くの光を光電変換素子へ入射させることが容易になる。
【００２０】
なお、本明細書でいう「シリコン酸化物系材料」とは、シリコン酸化物（スピンオンガラスを含む。）、ボロホスホシリケートガラス（ＢＰＳＧ）、ホスホシリケートガラス（ＰＳＧ）、およびボロシリケートガラス（ＢＳＧ）の総称である。
【発明を実施するための最良の形態】
【００２１】
図１は、第１の参考例による固体撮像素子１００での光電変換素子１０、第１の電荷転送素子（以下、「垂直電荷転送素子」という。）２０、読出しゲート３０、第２の電荷転送素子（以下、「水平電荷転送素子」という。）４０、および電荷検出回路５０の平面配置を概略的に示す。同図においては図示を省略しているが、個々の光電変換素子１０の上方には、所定の層を介してマイクロレンズが１個ずつ配置されている。
【００２２】
図示の固体撮像素子１００はエリア・イメージセンサとして利用される固体撮像素子であり、この固体撮像素子１００では、半導体基板１の一表面に多数個の光電変換素子１０が複数行、複数列に亘って画素ずらし配置されている。エリア・イメージセンサとして利用される実際の固体撮像素子での光電変換素子１０の総数は、例えば数１０万個〜数１００万個である。
【００２３】
ここで、本明細書でいう「画素ずらし配置」とは、奇数番目に当たる光電変換素子列中の各光電変換素子に対し、偶数番目に当たる光電変換素子列中の光電変換素子の各々が、光電変換素子列内での光電変換素子のピッチの約１／２、列方向にずれ、奇数番目に当たる光電変換素子行中の各光電変換素子に対し、偶数番目に当たる光電変換素子行中の光電変換素子の各々が、光電変換素子行内での光電変換素子のピッチの約１／２、行方向にずれ、光電変換素子列の各々が奇数行または偶数行の光電変換素子のみを含むような、多数個の光電変換素子の配置を意味する。「画素ずらし配置」は、多数個の光電変換素子を複数行、複数列に亘って行列状に配置する際の一形態である。
【００２４】
上記の「光電変換素子列内での光電変換素子のピッチの約１／２」とは、１／２を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって１／２からはずれてはいるものの、得られる固体撮像素子の性能およびその画像の画質からみて実質的に１／２と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子のピッチの約１／２」についても同様である。
【００２５】
個々の光電変換素子１０は例えば埋込型のｐｎフォトダイオードによって構成され、平面視上、例えば八角形を呈す。光電変換素子１０に光が入射すると、この光電変換素子１０に電荷が蓄積される。
【００２６】
個々の光電変換素子１０に蓄積された電荷を電荷検出回路５０へ転送するために、１つの光電変換素子列に１つずつ、この光電変換素子列に沿って垂直電荷転送素子２０が配置される。
【００２７】
各垂直電荷転送素子２０はＣＣＤによって構成され、例えば８相の駆動信号φＶ１〜φＶ８によって駆動されて、電荷転送を行う。図１には、８相の駆動信号Ｖ１〜φＶ８のうちの４つ駆動信号φＶ１、φＶ３、φＶ５およびφＶ７を、読出しパルスが重畳されるタイミングの違いからそれぞれＡ、Ｂの２種類に更に分けて供給する際の配線例を示す。
【００２８】
光電変換素子１０から垂直電荷転送素子２０への電荷の読出しを制御するために、１つの光電変換素子１０に１つずつ、読出しゲート３０が隣接配置される。個々の読出しゲート３０は、半導体基板１に形成された読出しゲート用チャネル領域（図示せず。）と、このチャネル領域を平面視上覆っている第１転送電極２５ａの一領域とを含む。図１においては、読出しゲート３０の位置を判りやすくするために、各読出しゲート３０にハッチングを付してある。
【００２９】
第１転送電極２５ａに読出しパルス（電位は例えば１５Ｖ程度）を供給すると、この第１転送電極２５ａに対応する光電変換素子１０の各々から、各垂直電荷転送素子２０へ電荷が読み出される。光電変換素子１０から垂直電荷転送素子２０への電荷の読出しは、光電変換素子行単位で行われる。
【００３０】
光電変換素子行単位で各垂直電荷転送素子２０へ読み出された電荷は、各垂直電荷転送素子２０によって同じ位相の下に水平電荷転送素子４０へ転送される。
【００３１】
水平電荷転送素子４０もＣＣＤによって構成され、例えば２相の駆動信号φＨ１〜φＨ２によって駆動されて、各垂直電荷転送素子２０から受け取った電荷を電荷検出回路５０へ順次転送する。
【００３２】
電荷検出回路５０は、水平電荷転送素子４０から転送された電荷を検出して信号電圧を生成し、この信号電圧を増幅して画素信号を生成する。この画素信号が固体撮像素子１００の出力となる。
【００３３】
以下、固体撮像素子１００の特徴部分の１つである垂直電荷転送素子２０の構成について、詳述する。
【００３４】
図１に示すように、各垂直電荷転送素子２０は、半導体基板１に形成された１本の第１電荷転送チャネル２３（以下、「垂直電荷転送チャネル２３」ということがある。）と、半導体基板１上に第１の電気的絶縁膜（図示せず。）を介して形成されて光電変換素子列方向ＤV に並存する５種類の第１転送電極２５ａ〜２５ｅとを有する。
【００３５】
垂直電荷転送チャネル２３の各々は、例えばｎ型チャネルによって構成される。個々の垂直電荷転送チャネル２３は、対応する光電変換素子列に沿って蛇行しつつ、１本のチャネル全体としては光電変換素子列方向ＤV に延在する。
【００３６】
各光電変換素子行の下流側に第１転送電極２５ａが１本ずつ配置され、上流側に第１転送電極２５ｂが１本ずつ配置され、最も下流の第１転送電極２５ａの下流側に３本の第１転送電極２５ｃ〜２５ｅがこの順番で並列に配置される。これらの第１転送電極２５ａ〜２５ｅは、いずれも、垂直電荷転送チャネル２３の各々を平面視上横切る。個々の第１転送電極２５ａ〜２５ｅは、全ての垂直電荷転送素子２０について、その一部を構成する。
【００３７】
なお、本明細書では、光電変換素子１０から電荷検出回路５０へ転送される電荷の移動を１つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定するものとする。
【００３８】
図２は、図１に示したII−II線に沿った断面での第１転送電極２５ａ、２５ｂの構成および配置を概略的に示す。
【００３９】
同図に示すように、これらの第１転送電極２５ａ、２５ｂは、半導体基板１の一表面上に第１の電気的絶縁層５を介して配置される。
【００４０】
個々の第１転送電極２５ａは、帯状を呈する第１主電極層２５ａＭと、第１主電極層２５ａＭの側面に形成され、肩が丸まった断面形状を有する第１副電極層２５ａＳとを有する。第１転送電極２５ｂについても同様である。第１転送電極２５ｂにおける第１主電極層を参照符号２５ｂＭで示し、第１副電極層を参照符号２５ｂＳで示す。
【００４１】
第１主電極層２５ａＭ、２５ｂＭは、例えばポリシリコン（ドナーまたはアクセプタが添加されたポリシリコンを含む。以下同じ。）や、アルミニウム、タングステン、チタン等の金属、あるいはタングステンシリサイド等の金属シリサイドによって形成される。
【００４２】
第１副電極層２５ａＳ、２５ｂＳについても同様である。第１主電極層２５ａＭ、２５ｂＭをポリシリコンで形成した場合には、例えば後述する方法によって、金属シリサイド製の第１副電極層２５ａＳ、２５ｂＳを形成することができる。第１主電極層２５ａＭ、２５ｂＭおよび第１副電極層２５ａＳ、２５ｂＳをポリシリコンで形成した場合には、これらの電極層上に金属シリサイド層を形成することもできる。金属シリサイドの例としては、コバルトシリサイド、クロムシリサイド、ニッケルシリサイド、タングステンシリサイド、チタンシリサイド、モリブデンシリサイド、タンタルシリサイド等が挙げられる。
【００４３】
第１転送電極２５ａ、２５ｂは、いずれも、隣り合う他の第１転送電極２５ａ、２５ｂから例えば０．１μｍ程度離れている。第１転送電極２５ａ、２５ｂそれぞれの上面は、同一の平面上にほぼ位置する。各第１転送電極２５ａ、２５ｂは、電気的絶縁膜（例えば熱酸化膜）ＩＦによって覆われる。
【００４４】
第１の電気的絶縁層５を、例えば膜厚が１０〜７０ｎｍ程度のシリコン酸化膜と、膜厚が２０〜８０ｎｍ程度のシリコン窒化膜と、膜厚が５〜５０ｎｍ程度のシリコン酸化膜とをこの順番で半導体基板１上に積層した積層膜（以下、「ＯＮＯ膜」という。）で形成した場合には、第１副電極層２５ａＳ、２５ｂＳを形成する際にＯＮＯ膜における上層のシリコン酸化膜と中層のシリコン窒化膜とを局所的に除去してもよい。図２は、この例を示す。
【００４５】
例えば、隣り合う第１転送電極間に電荷転送チャネルが形成されている領域では、第１転送電極の作製過程で電荷転送チャネルのポテンシャルが変化することがある。隣り合う第１転送電極間の下方でのポテンシャルと第１転送電極の下方でのポテンシャルとの間に差異が生じることがある。この差異を緩和ないし解消するためには、隣り合う第１転送電極間の下方に所定の導電型を有する不純物を添加することが望まれる。隣り合う第１転送電極間において第１の電気的絶縁膜５を薄肉化すると、この部分を介してその下方に不純物を注入しやすくなる。
【００４６】
図２には示されていないが、第１転送電極２５ｃ〜２５ｄの各々も、上述した第１転送電極２５ａ、２５ｂと同様に、帯状を呈する第１主電極層と、この第１主電極層の側面上に形成され、肩が丸まった断面形状を有する第１副電極層とを有する。各第１転送電極２５ｃ〜２５ｅも、電気的絶縁膜（例えば熱酸化膜）によって覆われる。
【００４７】
これらの第１転送電極２５ｃ〜２５ｅも、隣り合う他の第１転送電極から例えば０．１μｍ程度離れている。第１転送電極２５ｃ〜２５ｅそれぞれの上面は、第１転送電極２５ａ、２５ｂの上面と同一の平面上にほぼ位置する。
【００４８】
上述した構成を有する第１転送電極２５ａ〜２５ｅは、例えば次のようにして作製することができる。以下の説明は、図１または図２で用いた参照符号を引用しつつ行う。
【００４９】
図３（Ａ）〜図３（Ｅ）は、それぞれ、第１転送電極２５ａ〜２５ｅの製造工程を概念的に示す。
【００５０】
まず、半導体基板１の一表面に垂直電荷転送チャネル２３や、後述するチャネルストップ、水平電荷転送チャネル等の不純物添加領域を所定箇所に形成し、その上に第１の電気的絶縁層５および素子分離絶縁膜（図示せず。）を形成する。第１の電気的絶縁層５は、光電変換素子１０、垂直電荷転送素子２０、および水平電荷転送素子４０を形成しようとする領域に配置され、その周囲に素子分離絶縁膜が配置される。
【００５１】
図３（Ａ）に示すように、主電極層の材料として用いる第１の導電層１１０を第１の電気的絶縁層５上に堆積させ、その上に、後述する第２の導電層のエッチング（以下、「ＲＩＥ」と略記する。）の際にエッチングストッパとして機能する層（以下、「ストッパ層」という）１１５を堆積させる。ポリシリコンによって第１の導電層１１０を形成する場合、その膜厚は例えば０．４μｍ程度にすることができる。ストッパ層１１５としては、例えば膜厚０．０５μｍ程度のシリコン窒化膜を用いることができる。
【００５２】
図３（Ｂ）に示すように、所定箇所にスリット状の開口部ＯＰを有するレジストマスク１２０をストッパ層１１５上に形成し、このレジストマスク１２０をエッチングマスクとして用いてストッパ層１１５および第１の導電層１１０をエッチングする。第１転送電極用の主電極層ＥＭが得られる。
【００５３】
レジストマスク１２０は、例えば、フォトレジスト層の所定箇所をフォトリソグラフィによって露光し、その後に現像処理を施すことによって作製することができる。開口部ＯＰの幅は、例えば０．３μｍ程度にすることができる。主電極層ＥＭを形成した後に、レジストマスク１２０を除去する。
【００５４】
図３（Ｃ）に示すように、副電極層の材料として用いる第２の導電層１２５を、ストッパ層１１５上および第１の電気的絶縁層５の露出面上に堆積させる。主電極層ＥＭ上での第２の導電層１２５の膜厚は、隣り合う２つの主電極層ＥＭ間の距離の１／２未満にすることが好ましい。
【００５５】
隣り合う主電極層ＥＭの間隔が狭いときには、第２の導電層１２５の膜厚が主電極層ＥＭ上で相対的に厚くなり、隣り合う主電極層ＥＭ間の第１の電気的絶縁層５上で相対的に薄くなりやすくなる。図３（Ｃ）は、この例を示す。
【００５６】
第１の導電層１１０をポリシリコンで形成した場合には、第２の導電層１２５の堆積に先立って、主電極層ＥＭの表面に形成された自然酸化膜を例えば気相フッ酸処理によって除去する。
【００５７】
あるいは、第２の導電層１２５を堆積させた後、もしくは後述する副電極層ＥＳを形成した後に、リン等のドナーを第２の導電層１２５もしくは副電極層ＥＳから主電極層ＥＭにかけて拡散させる。この場合、第２の導電層１２５もポリシリコンで形成することが好ましい。
【００５８】
図３（Ｄ）に示すように、ストッパ層１１５をエッチングストッパとして利用してＲＩＥ等の異方性エッチングを行い、各主電極層ＥＭの側面上にのみ第２の導電層１２５を残す。主電極層ＥＭの側面に残った第２の導電層１２５が副電極層ＥＳとなり、主電極層ＥＭと副電極層ＥＳとを有する第１転送電極が得られる。副電極層ＥＳは、肩が丸まった断面形状を有する。
【００５９】
このとき、第２の導電層１２５をＲＩＥによってパターニングすることから、マイクロローディング効果が発現しにくい。第２の導電膜１２５を所望形状にパターニングしやすい。
【００６０】
ＲＩＥによって第２の導電層１２５をエッチングする場合、ＲＩＥで使用するエッチングガスは、第２の導電層１２５の材料に応じて適宜選択される。例えば、第２の導電層１２５をポリシリコンによって形成した場合には、塩素ガスを用いてＲＩＥを行うことができる。第２の導電層１２５をタングステンによって形成した場合には、例えば六フッ化硫黄（ＳＦ6 ）ガスまたはテトラフルオロメタン（ＣＦ4 ）ガスを用いてＲＩＥを行うことができる。
【００６１】
第１の電気的絶縁層５がＯＮＯ膜によって構成されている場合には、図２に示したように、ＯＮＯ膜における上層のシリコン酸化膜と中層のシリコン窒化膜とを第２の導電層１２５のエッチング時に局所的に除去してもよい。第２の導電層１２５の膜厚が主電極層ＥＭ上で相対的に厚く、隣り合う主電極層ＥＭ間の第１の電気的絶縁層５上で相対的に薄ければ、第２の導電層１２５のエッチング時に、ＯＮＯ膜での上層のシリコン酸化膜と中層のシリコン窒化膜とを隣り合う主電極層ＥＭ間において容易に除去することができる。
【００６２】
例えばｎ型不純物添加領域によって電荷転送チャネルを形成した場合には、第２の導電層１２５のエッチングによって、隣り合う第１転送電極間の下方において電荷転送チャネルのポテンシャルが深くなり、ここに電荷溜まりが形成されることがある。このような場合には、隣り合う第１転送電極間に平面視上介在する第１の電気的絶縁層５を介して硼素等のｐ型不純物を電荷転送チャネルに注入して、第１転送電極の下方での電荷転送チャネルのポテンシャルと、隣り合う第１転送電極間の下方での電荷転送チャネルのポテンシャルとをほぼ同じにすることが好ましい。
【００６３】
転送電極の形成後に光電変換素子１０を形成する場合には、一般に、光電変換素子１０の形成に先立って、当該光電変換素子１０を形成しようとする領域において半導体基板１の表面を露出させ、ここに新たなシリコン酸化膜（例えば熱酸化膜）が形成される。隣り合う第１転送電極間に平面視上介在する第１の電気的絶縁層５を第２の導電層１２５のエッチング時に薄肉化しておけば、その後に光電変換素子１０を作成する場合でも、光電変換素子１０を形成しようとする領域上に、上記のシリコン酸化膜を形成しやすくなる。
【００６４】
図３（Ｅ）に示すように、ストッパ層１１５を除去する。例えば、ストッパ層１１５としてシリコン窒化膜を用いた場合には、熱リン酸によってこのストッパ層１１５（シリコン窒化膜）を除去することができる。
【００６５】
図示の方法によって第１転送電極２５ａ〜２５ｅを作製すると、第２の導電膜１２５の膜厚にほぼ相当する膜厚（主電極層ＥＭの側面上での膜厚）を有する副電極層ＥＳが主電極層ＥＭの側面上に形成されることから、たとえ、フォトリソグラフィ技術を利用して前述のように０．３μｍ程度の間隔で各主電極層ＥＭを形成した場合でも、最終的に得られる第１転送電極２５ａ〜２５ｅ同士の間隔を容易に０．３μｍ未満にすることができる。第２の導電層１２５の膜厚は、フォトリソグラフィ技術を利用したパターニング精度よりも更に高精度に制御しやすい。複数の第１転送電極２５ａ〜２５ｅを所望の間隔の下に配置しやすい。
【００６６】
隣り合う第１転送電極同士の間隔を概ね０．２μｍ以下にすれば、実用上十分な電荷転送効率を有する垂直電荷転送素子２０を得ることが可能である。隣り合う第１転送電極同士の間隔を概ね０．１μｍ以下にすれば、例えば垂直駆動信号φＶ１〜φＶ８それぞれのハイレベルを０（ゼロ）Ｖ、ローレベルを−８Ｖにして各垂直電荷転送素子２０を駆動させる場合でも、実用上十分な電荷転送効率を容易に得ることができる。
【００６７】
第１転送電極２５ａ〜２５ｅを上述のように構成することにより、個々の光電変換素子１０の上方に１個ずつマイクロレンズを配置する場合でも、第１転送電極をいわゆる重ね合わせ転送電極構造としたときに比べて、マイクロレンズと光電変換素子１０との距離を容易に短くすることができる
図４および図５は、図１において図示を省略したマイクロレンズも含めた固体撮像素子１００の断面構造を概略的に示す。図４は、図１に示したIV−IV線に沿った断面を示し、図５は図１に示したII−II線に沿った断面を示す。これらの図に示した構成要素のうち、既に図１または図２に示した構成要素については図１または図２で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００６８】
これらの図に示すように、半導体基板１は、例えばｎ型シリコン基板１ａと、その一表面に形成されたｐ- 型不純物添加領域１ｂとを有する。以下の説明においては、同じ導電型を有する不純物添加領域間での不純物濃度の大小を区別するために、不純物濃度が相対的に低いものから順番に、ｐ-型、ｐ型、ｐ+ 型、あるいはｎ- 型、ｎ型、ｎ+ 型と表記する。
【００６９】
光電変換素子１０は、例えば、ｐ- 型不純物添加領域１ｂの所定箇所にｎ型不純物添加領域１０ａを設け、このｎ型不純物添加領域１０ａ上にｐ+ 型不純物添加領域１０ｂを設けることによって形成された埋込型のフォトダイオードによって構成される。ｎ型不純物添加領域１０ａは、電荷蓄積領域として機能する。
【００７０】
各光電変換素子１０（ｎ型不純物添加領域１０ａ）における図４での右側縁部に沿って、ｐ型不純物添加領域３０ａが１つずつ配置される。このｐ型不純物添加領域３０ａは、読出しゲート３０用のチャネル領域（以下、「チャネル領域３０ａ」という。）として利用される。
【００７１】
必要に応じて、個々の垂直電荷転送チャネル２３の下方にも、ｐ型不純物添加領域２３ａが配置される。
【００７２】
チャネル領域３０ａが形成されている箇所を除き、チャネルストップ領域ＣＳが各光電変換素子１０の平面視上の周囲、各垂直電荷転送チャネル２３の平面視上の周囲および後述する水平電荷転送チャネル４３（後掲の図６参照）の平面視上の周囲に形成される。このチャネルストップ領域ＣＳは、例えばｐ+ 型不純物添加領域によって構成される。
【００７３】
各不純物添加領域は、例えば、所望の不純物のイオン注入と、その後のアニールとによって形成することができる。ｐ- 型不純物添加領域１ｂはエピタキシャル成長法によって形成することもできる。各光電変換素子１０は、垂直電荷転送素子２０を作製する前に形成することもできるし、垂直電荷転送素子２０を作製した後に形成することもできる。
【００７４】
各垂直電荷転送素子２０、水平電荷転送素子４０（図１参照）、および各光電変換素子１０の上方には、第２の電気的絶縁膜６０、光遮蔽膜６５、層間絶縁膜７０、パッシベーション膜７５、第１の平坦化膜８０、色フィルタアレイ８５、および第２の平坦化膜９０がこの順番で順次形成される。第２の平坦化膜９０上に、前述したマイクロレンズ９５が配置される。
【００７５】
第２の電気的絶縁層６０は、例えばシリコン酸化物によって形成されて、光遮蔽膜６５とその下の第１転送電極２５ａ〜２５ｅとの電気的な分離を十分なものとする。
【００７６】
光遮蔽膜６５は、タングステン、アルミニウム、クロム、チタン、モリブデン等の金属材料や、これらの金属の２種以上からなる合金材料によって形成されて各垂直電荷転送素子２０および水平電荷転送素子４０を覆い、光電変換素子１０以外の領域で無用の光電変換が行われるのを防止する。この光遮蔽膜６５は、個々の光電変換素子１０の上方に開口部６５ａを１つずつ有する。個々の光電変換素子１０表面において開口部６５ａ内に平面視上位置する領域が、この光電変換素子１０における光入射面となる。
【００７７】
垂直電荷転送素子２０の駆動信号が供給される配線や水平電荷転送素子４０の駆動信号が供給される配線を、光遮蔽膜６５の材料とは異なる材料によって形成する場合には、図４および図５に示したように、層間絶縁膜７０が形成される。この層間絶縁膜７０は、例えばシリコン酸化膜によって構成されて、第１転送電極２５ａ〜２５ｅと前記の配線との短絡、および水平電荷転送素子４０を構成する転送電極と前記の配線との短絡を防止する。前記の配線を光遮蔽膜６５の材料と同じ材料によって形成する場合には、層間絶縁膜７０を省略する代わりに第２の電気的絶縁膜６０を厚膜化して、当該第２の電気的絶縁層を層間絶縁膜として利用することも可能である。
【００７８】
パッシベーション膜７５は、例えばシリコン窒化膜等によって構成されて、その下の部材を保護する。
【００７９】
第１の平坦化膜８０はフォトレジスト等の有機材料によって形成されて、色フィルタアレイ８５を形成するための平坦面を提供する。
【００８０】
色フィルタアレイ８５は、カラー撮影用の固体撮像素子に配置される。白黒撮影用の固体撮像素子では、色フィルタアレイを省略することができる。カラー撮影用の単板式固体撮像素子では、原色系または補色系の色フィルタアレイが利用される。図４においては２個の緑色フィルタ８５Ｇが示されており、図５においては１個の青色フィルタ８５Ｂと１個の赤色フィルタ８５Ｒとが示されている。
【００８１】
第２の平坦化膜９０はフォトレジスト等の有機材料によって形成されて、マイクロレンズ９５を形成するための平坦面を提供する。
【００８２】
マクロレンズ９５は、１つの光電変換素子１０に１つずつ対応して配置される。これらのマイクロレンズ９５は、例えば前述したように、透明樹脂（フォトレジストを含む。）層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却することによって得られる。１つの区画が１つのマイクロレンズ９５に成形される。
【００８３】
図４および図５から容易に理解されるように、光電変換素子１０の上面と、この光電変換素子１０に対応するマイクロレンズ９５の下面との間には、比較的多くの層が介在する。ここに介在する層の数は、光電変換素子１０の集積度を高めても変わらない。
【００８４】
光電変換素子１０の高集積化によって個々の光電変換素子１０のサイズ（平面視上のサイズ）が小さくなると、マイクロレンズ９５のサイズも小さくなることから、前述の方法でマイクロレンズを作製したときにその焦点が所望の位置よりも上方（マイクロレンズ９５側）になりやすい。
【００８５】
しかしながら、第１転送電極２５ａ〜２５ｅを前述のように構成すると、第１転送電極をいわゆる重ね合わせ転送電極構造とした場合に比べて、光電変換素子１０の上面と第１転送電極２５ａ〜２５ｅの上面との最大較差を小さくすることができる。光電変換素子１０の上面と、この光電変換素子１０に対応するマイクロレンズ９５の下面との距離を比較的短くすることができる。
【００８６】
このため、光電変換素子１０のサイズを小さくしても、マイクロレンズ９５の焦点位置を所望の位置に制御しやすい。
【００８７】
また、第１転送電極をいわゆる重ね合わせ転送電極構造とした場合に比べて、光電変換素子１０の周囲に形成される段差、特に光電変換素子行方向に形成される段差が低くなることから、半導体基板１表面に対する入射角の大きな光も、光電変換素子１０に入射しやすくなる。
【００８８】
これらの理由から、固体撮像素子１００の感度の低下を抑制しつつ、光電変換素子１０の高集積化によって固体撮像素子１００の解像度を向上させやすくなる。また、固体撮像素子１００を利用した撮像装置では、撮像光学系のＦ値に応じて固体撮像素子１００の感度が大きく変動することも抑制される。
【００８９】
一般に、垂直電荷転送素子２０を構成する第１転送電極２５ａ〜２５ｅと、水平電荷転送素子４０を構成する転送電極（以下、「第２転送電極」という。）とは、同じ工程で作製される。第１転送電極２５ａ〜２５ｅの構成を前述の構成にする際には、第２転送電極も同様の構成にすることが好ましい。
【００９０】
図６は、第２転送電極の構成を第１転送電極２５ａ〜２５ｅと同様の構成にした水平電荷転送素子４０の一例（以下、「水平電荷転送素子４０Ａ」という。）を概略的に示す。同図には、電荷検出回路５０の具体的構成の一例も併記する。
【００９１】
同図に示した構成要素のうち、既に図１に示した構成要素については図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００９２】
図示の水平電荷転送素子４０Ａは、半導体基板１に形成された１本の第２電荷転送チャネル４３（以下、「水平電荷転送チャネル４３」という。）と、この水平電荷転送チャネル４３を平面視上横断する２種類の第２転送電極４５ａ〜４５ｂとを有する。
【００９３】
水平電荷転送チャネル４３は、例えば、ｎ型不純物添加領域４３ａとｎ- 型不純物添加領域４３ｂとを、下流側から上流側に向かってこの順番で繰り返し配置した構成を有する。１個の垂直電荷転送素子２０に、ｎ型不純物添加領域４３ａとｎ-型不純物添加領域４３ｂとが２つずつ対応する。図６においては、ｎ型不純物添加領域４３ａとｎ- 型不純物添加領域４３ｂとを判りやすくするために、ｎ型不純物添加領域４３ａにハッチングを付してある。
【００９４】
１個の垂直電荷転送素子２０あたり、２種類の第２転送電極４５ａ〜４５ｂがこの順番で下流側から上流側に向かって１本ずつ配置される。１本の第２転送電極４５ａまたは４５ｂは、１つのｎ型不純物添加領域４３ａと、その上流側に配置された１つのｎ- 型不純物添加領域４３ｂとを平面視上覆う。
【００９５】
第２転送電極４５ａの各々は水平駆動信号φＨ２の供給を受け、第２転送電極４５ｂの各々は水平駆動信号φＨ１の供給を受ける。各第２転送電極４５ｂは、垂直電荷転送素子２０から水平電荷転送素子４０Ａへの電荷の転送を制御するゲート電極としても機能する。
【００９６】
これらの第２転送電極４５ａ〜４５ｂは、それぞれ、図２を用いて説明した第１転送電極２５ａ、２５ｂと同様に、帯状を呈する主電極層（以下、「第２主電極層」という。）と、この第２主電極層の側面上に形成され、肩が丸まった断面形状を有する副電極層（以下、「第２副電極層」ということがある。）とを有する。各第２転送電極４５ａ〜４５ｂの上面は、同一の平面上にほぼ位置する。
【００９７】
個々の第２転送電極４５ａ〜４５ｂは、例えばシリコン酸化膜（熱酸化膜）によって構成された電気的絶縁膜によって覆われる。
【００９８】
水平電荷転送素子４０Ａを上述のように構成すると、その製造過程で必要となるフォトマスクの枚数を、当該水平電荷転送素子４０をいわゆる重ね合わせ転送電極構造にするに場合に比べて、１枚減らすことができる。
【００９９】
水平電荷転送素子４０Ａは、２相の水平駆動信号φＨ１、φＨ２によって駆動されて、垂直電荷転送素子２０の各々から受け取った電荷を電荷検出回路５０へ順次転送する。
【０１００】
電荷検出回路５０は、水平電荷転送素子４０Ａの出力端に接続された出力ゲート５１と、出力ゲート５１に隣接して半導体基板１に形成されたフローティングディフュージョン領域５２（以下、「ＦＤ領域５２」と略記する。）と、このＦＤ領域５２に電気的に接続されたフローティングディフュージョンアンプ５３（以下、「ＦＤＡ５３」と略記する。）と、ＦＤ領域５２に隣接して配置されたリセットゲート５４と、リセットゲート５４に隣接して半導体基板１に形成されたドレイン領域５５とを有する。ＦＤ領域５２と、リセットゲート５４と、ドレイン領域５５とは、リセットトランジスタを構成する。
【０１０１】
出力ゲート５１は、直流電圧ＶOGの供給を受けて、水平電荷転送素子４０ＡからＦＤ領域５２への電荷転送を行う。
【０１０２】
ＦＤＡ５３は、水平電荷転送素子４０ＡからＦＤ領域５２に転送された電荷をＦＤ領域５２の電位変動に基づいて検出して信号電圧を生成し、この信号電圧を増幅して画素信号を生成する。この画素信号が、固体撮像素子１００からの出力となる。
【０１０３】
ＦＤＡ５３によって検出された後の電荷、あるいは、ＦＤＡ５３によって検出する必要のない電荷は、リセットゲート５４を介してドレイン領域５５へ掃き出され、例えば電源電圧ＶDDに吸収される。リセットゲート５４の動作は、駆動信号φＲＳによって制御される。
【０１０４】
次に、第１の実施例による固体撮像素子について説明する。図７は、第１の実施例による固体撮像素子１５０の断面構造を概略的に示す。同図に示した構成要素のうち、既に図５に示した構成要素と共通するものについては図５で用いた参照符号と同じ参照符号を付して、その説明を省略する。ただし、層間絶縁膜には新たな参照符号７０Ａを付してある。
【０１０５】
図７と図５との対比から明らかなように、固体撮像素子１５０は、(i) 層間絶縁膜７０Ａおよびパッシベーション膜７５が平坦な上面を有する点、および(ii)第１の平坦化膜８０が省略されている点で、第１の参考例による固体撮像素子１００と構成上大きく異なる。
【０１０６】
層間絶縁膜７０Ａは、例えばシリコン酸化物系材料、すなわち、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、またはシリコン酸化物（スピンオンガラスを含む。）によって形成される。この層間絶縁膜７０Ａは、図５に示した層間絶縁膜７０よりも若干厚く、光電変換素子１０の中央部上方での膜厚が例えば１μｍ程度である。
【０１０７】
層間絶縁膜７０Ａの平坦化は、リフロー、エッチバック、ケミカルメカニカルドリリング等によって行うことができる。スピンオンガラスによって層間絶縁膜７０Ａを形成する場合、光電変換素子１０の集積度がある程度高ければ、特に平坦化の処理を行わなくても、その上面を平坦化することが可能である。
【０１０８】
層間絶縁膜７０Ａを平坦化することにより、その上に形成されるパッシベーション膜７５も自ずと平坦化される。図５に示した第１の平坦化膜８０を省略して、パッシベーション膜７５上に色フィルタアレイ８５、第２の平坦化膜９０、およびマイクロレンズ９５を順次形成することができる。
【０１０９】
図５に示した層構成にする場合に比べて、光電変換素子１０の上面と、この光電変換素子１０に対応するマイクロレンズ９５の下面との距離を短くすることができる。光電変換素子１０のサイズを小さくしたときでも、マイクロレンズ９５の焦点位置を更に容易に制御することができる。
【０１１０】
図５に示した層構成にした場合と同様に、半導体基板１表面に対する入射角の大きな光も、光電変換素子１０に入射しやすい。さらに、パッシベーション膜７５の膜厚がほぼ一定であることから、このパッシベーション膜７５での光の屈折がほぼ一様になり、より多くの光を光電変換素子１０へ入射させることが可能になる。
【０１１１】
図示の固体撮像素子１５０では、前述した固体撮像素子１００に比べて、感度の低下を抑制しつつ、光電変換素子１０の高集積化によって解像度を向上させやすい。また、固体撮像素子１５０を利用した撮像装置では、固体撮像素子１００を利用した撮像装置に比べて、撮像光学系のＦ値に応じて感度が大きく変動することが抑制される。
【０１１２】
いわゆる重ね合わせ転送電極構造の垂直電荷転送素子を備えた固体撮像素子について、層間絶縁膜の平坦化に伴う感度および水平シェーディング率の変化を検証すると共に、撮像光学系のＦ値と感度との関係を検証した。
【０１１３】
図８は、検証に用いた固体撮像素子２００（以下、「被験品」という。）での光電変換素子１０、垂直電荷転送素子２０、読出しゲート３０、水平電荷転送素子４０、および電荷検出回路５０の平面配置を概略的に示す。図８においては図示を省略しているが、個々の光電変換素子１０の上方には赤色、緑色、または青色の色フィルタが１つずつ配置され、その上にマイクロレンズが１個ずつ配置されている。被験品では、光電変換素子行の数よりも光電変換素子列の数の方が多く、光電変換素子列方向の幅よりも光電変換素子行方向の幅の方が広い。
【０１１４】
図９は、図８において図示を省略したマイクロレンズまで含めた被験品の断面構造を概略的に示す。同図は、図８に示したIX−IX線に沿った断面に相当する。
【０１１５】
これらの図に示した固体撮像素子２００は、垂直電荷転送素子２０がいわゆる重ね合わせ転送電極構造を有している点で、図１または図４に示した固体撮像素子１００と大きく異なる。固体撮像素子２００については、第１転送電極の各々に図４で用いた参照符号に１００を加えた新たな参照符号を付す以外は、図１または図４で用いた参照符号と同じ参照符号を付して、その説明を省略する。
【０１１６】
図８および図９に示すように、固体撮像素子２００では、第１転送電極１２５ａの線幅方向の縁部が、その隣の第１転送電極１２５ｂの線幅方向の縁部に重なっている。層間絶縁膜７０Ａは、光電変換素子１０の中央部上方での膜厚が約１．７μｍのＢＰＳＧ膜によって形成され、パッシベーション膜７５は膜厚が約０．２μｍのシリコン窒化膜によって形成されている。
【０１１７】
個々の光電変換素子１０上において光遮蔽膜６５に形成されている開口部６５ａは、平面視上、ほぼ矩形を呈し、その大きさは概ね０．８×１．０μｍである。個々の光電変換素子１０の上面からマイクロレンズ９５の下面までの距離は約３．５μｍである。各マイクロレンズ９５は、平面視上、ほぼ矩形を呈し、その大きさは概ね２．８５×２．８５μｍである。
【０１１８】
比較のため、(i) 図４に示した第１の平坦化膜８０を有している点、ならびに(ii)層間絶縁膜およびパッシベーション膜それぞれの上面に下地の凹凸が反映されている点をそれぞれ除いた他の構成が被験品と同様である固体撮像素子（以下、「対照品」という。）を用意した。
【０１１９】
この対照品では、光電変換素子の中央部上方での膜厚が約０．７μｍのＢＰＳＧ膜によって層間絶縁膜が形成され、光電変換素子の中央部上方での膜厚が約０．２μｍのシリコン窒化膜によってパッシベーション膜が形成されている。第１の平坦化膜は、光電変換素子の中央部上方での膜厚が約２．０μｍのフォトレジスト層によって形成され、光電変換素子の上面からマイクロレンズの下面までの距離は約４．５μｍである。
【０１２０】
図１０は、色温度５１００°Ｋの白色光に対する被験品の感度を、対照品の感度を１としたときの相対値で示す。感度は、被験品および対照品のいずれについても、赤色画素、緑色画素、および青色画素ごとに測定した。
【０１２１】
ここで、赤色画素とは、上方に赤色の色フィルタが配置された光電変換素子を意味し、緑色画素とは、上方に緑色の色フィルタが配置された光電変換素子を意味し、青色画素とは、上方に青色の色フィルタが配置された光電変換素子を意味する。
【０１２２】
同図から明らかなように、被験品では、赤色画素、緑色画素、および青色画素のいずれの感度も、対照品の感度より１０％以上高い。
【０１２３】
図１１は、被験品の水平シェーディング率を、対照品の水平シェーディング率を１としたときの相対値で示す。
【０１２４】
水平シェーディング率は、被験品および対照品のいずれについても、均一光を照射したときに電荷検出回路５０から出力される１フレーム分の画素信号の値を測定し、下式により、赤色画素、緑色画素、および青色画素ごとに算出した。
【０１２５】
【数１】
2006019756.tif 000003
【０１２６】
同図から明らかなように、被験品では、赤色画素、緑色画素、および青色画素のいずれの水平シェーディング率も、対照品より２０％以上低い。
【０１２７】
図１２は、固体撮像素子を用いた撮像装置での撮像光学系のＦ値と被験品および対照品の感度との関係を、Ｆ値が８のときの各々の感度を１としたときの相対値で示す。
【０１２８】
同図から明らかなように、被験品では、対照品に比べて、感度のＦ値依存性が低い。
【０１２９】
被験品での感度の向上、水平シェーディング率の低下、および撮像光学系のＦ値に対する感度の依存性の低下は、いずれも、(i) 第１の平坦化膜８０を省略したことに伴う光電変換素子１０−マイクロレンズ９５間の距離の短縮によって、マイクロレンズ９５の焦点の位置が光電変換素子１０に近づき、光電変換素子１０への入射光量が増加したこと、および(ii)層間絶縁膜７０Ａの平坦化に伴うパッシベーション膜７５の膜厚の均一化により、パッシベーション膜で不所望の方向に屈折してしまう光が低減し、光電変換素子１０への入射光量が増加したことによるものであると推察される。
【０１３０】
いわゆる重ね合わせ転送電極構造の垂直電荷転送素子を備えた被験品（固体撮像素子２００）において上述した効果が得られたことから、図７に示した第１の実施例による固体撮像素子１５０では、感度の向上、水平シェーディング率の低下、および撮像光学系のＦ値に対する感度の依存性の低下が更に期待される。
【０１３１】
あるいは、光電変換素子１０の集積度を更に高めた場合でも、感度の低下、水平シェーディング率の増加、および撮像光学系のＦ値に対する感度の依存性の増加をそれぞれ抑制しやすくなるものと期待される。
【０１３２】
次に、第２の実施例による固体撮像素子について説明する。図１３は、第２の実施例による固体撮像素子での光電変換素子、電荷転送素子、読出しゲート、電荷検出回路、および掃き出しドレインの平面配置を概略的に示す。同図に示した構成要素のうち、構成上、図１または図６に示した構成要素と共通するものについては、図１または図６で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１３３】
同図に示す固体撮像素子３００は、白黒およびカラー撮影用のリニア・イメージセンサとして利用される固体撮像素子であり、この固体撮像素子３００では、半導体基板１の一表面に多数個の光電変換素子１０が４列に亘って配置される。
【０１３４】
個々の光電変換素子１０に１つずつ対応して、半導体基板１に読出しゲート用のチャネル領域が形成される。１列の光電変換素子列に対応する読出しゲート用のチャネル領域の各々は、半導体基板１上に電気的絶縁膜を介して配置された１本の読出しゲート電極３３５によって平面視上覆われて、読出しゲート３０を構成する。各読出しゲート３０の動作は、読出しゲート電極３３５に供給される駆動信号φＲ１、φＲ２、φＲ３、またはφＲ４によって制御される。図１３においては、読出しゲート３０の位置を判りやすくするために、個々の読出しゲート３０にハッチングを付してある。
【０１３５】
１列の光電変換素子列に１つずつ、この光電変換素子列に沿って電荷転送素子４０Ｂが配置される。個々の電荷転送素子４０Ｂは、例えば、１つ光電変換素子１０あたり４本の転送電極を有し、図６に示した第２転送電極４５ｂに代えて例えば同図に示した第２転送電極４５ａと同様の形状を有する転送電極を有する２相駆動型のＣＣＤによって構成される。
【０１３６】
電荷転送素子４０Ｂの各々は、読出しゲート３０を介して、対応する光電変換素子１０に電気的に接続可能である。各電荷転送素子４０Ｂの出力端に、電荷検出回路５０が１つずつ接続される。
【０１３７】
１列の光電変換素子列に１つずつ、この光電変換素子列に沿ってドレイン領域３６０が配置される。個々のドレイン領域３６０は、例えば、半導体基板１に形成されたｎ+ 型不純物添加領域によって構成される。１つのドレイン領域３６０と、これに対応する光電変換素子列との間には、チャネル領域が介在する。このチャネル領域は、半導体基板１上に電気的絶縁膜を介して配置された１本の掃き出しゲート電極３６５によって平面視上覆われて、掃き出しゲートを構成する。各掃き出しゲートの動作は、掃き出しゲート電極３６５に供給される駆動信号φＤ１、φＤ２、φＤ３、またはφＤ４によって制御される。
【０１３８】
図示の固体撮像素子３００では、上側の３列の光電変換素子列に蓄積された電荷に基づいて、カラー画像用の画素信号が生成される。１列の光電変換素子列の上方に赤色の色フィルタが配置され、他の１列の光電変換素子列の上方に緑色の色フィルタが配置され、残りの１列の光電変換素子列の上方に青色の色フィルタが配置される。これらの光電変換素子列に対応する各電荷転送素子４０Ｂは、２相の駆動信号φ１、φ２によって駆動されて、対応する各光電変換素子１０から読み出した電荷を電荷検出回路５０へ転送する。
【０１３９】
残りの１列の光電変換素子列に蓄積された電荷は、白黒画像用の画素信号の生成に使用される。この光電変換素子列の上方には、例えば、カラー撮影に使用される色フィルタに相当する単色の着色層、または、この着色層に代わる透明層が配置される。当該光電変換素子列に対応する電荷転送素子４０Ｂは、２相の駆動信号φ３，φ４によって駆動されて、対応する各光電変換素子１０から読み出した電荷を電荷検出回路５０へ転送する。
【０１４０】
リニア・イメージセンサとして使用される固体撮像素子では、多くの場合、光遮蔽膜が設けられない。また、多くの場合、固体撮像素子の上方に集光素子が配置されない。光遮蔽膜やマイクロレンズは、必要に応じて設けられる。マイクロレンズに代えて、１列の光電変換素子列に１個ずつシリンドリカルレンズが配置されることもある。
【０１４１】
このため、エリア・イメージセンサとして使用される固体撮像素子に比べれば、リニア・イメージセンサとして使用される固体撮像素子では、光電変換素子の上面と集光素子の下面との距離を短縮させることが必要となるケースは少ない。
【０１４２】
しかしながら、電荷転送素子を構成する転送電極を例えば図６に示した第２転送電極４５ａ〜４５ｂと同様の構成にすれば、個々の光電変換素子の上方に１個ずつマイクロレンズを配置したときに、前述した第１の参考例による固体撮像素子１００と同様の効果を得ることができる。
【０１４３】
また、製造コストを低減させることが容易になる。例えば、フォトリソグラフィ技術を利用して重ね合わせ転送電極構造をなす転送電極を形成するためには、第１層目の転送電極を作製する工程と第２層目の転送電極を作製する工程とのそれぞれにおいて別々に、導電層のパターニングに必要な所定形状のマスクを用意することが必要になる。
【０１４４】
これに対して、転送電極を前述した第２転送電極４５ａ〜４５ｂと同様の構成にすれば、これらの転送電極の作製に必要なマスクの枚数を１枚減らすことができる。
【０１４５】
さらに、図７に示したように層間絶縁膜を平坦化すれば、その後の工程において下地パターン依存性を考慮することなく所望の層を形成することができる他、第１の平坦化膜を省略することもできるので、歩留まりを向上させやすい。
【０１４６】
これらの理由から、製造コストを低減させることが容易になる。同様のことが、第１の参考例による固体撮像素子１００や第１の実施例による固体撮像素子１５０等、エリア・イメージとして使用される固体撮像素子についてもいえる。
【０１４７】
次に、第２の参考例による半導体装置について説明する。図１４は、第２の参考例による半導体装置の断面構造を概略的に示す。同図に示す半導体装置４００は、ｐ型半導体基板４０１と、ｐ型半導体基板４０１の一表面に形成されて第１および第２の活性領域４０３、４０６を画定するフィールド酸化膜４１０と、活性領域４０３に配置されたｐチャネルＭＯＳ型電界効果トランジスタ（以下、このトランジスタを「ｐチャネルＭＯＳＦＥＴ」と略記する。）４２０と、活性領域４０６に配置されたｎチャネルＭＯＳ型電界効果トランジスタ（以下、このトランジスタを「ｎチャネルＭＯＳＦＥＴ」と略記する。）４３０と、フィールド酸化膜４１０上に配置された複数本の信号線４５０と、これらを覆う層間絶縁膜４６０とを有する。
【０１４８】
第１の活性領域４０３はｎ型ウェル領域によって構成され、その中には、ｐ型の第１ドレイン領域４２１とｐ型の第１ソース領域４２２とが間隔をあけて形成される。例えばポリシリコンによって形成された第１ゲート電極４２５が、第１活性領域４０３上に第１ゲート絶縁膜４２７を介して配置される。第１ドレイン領域４２１、第１ソース領域４２２、第１ゲート絶縁膜４２７、および第１ゲート電極４２５は、ｐチャネルＭＯＳＦＥＴ４２０を構成する。
【０１４９】
第２の活性領域４０６はｐ型ウェル領域によって構成され、その中には、ｎ型の第２ドレイン領域４３１とｎ型の第２ソース領域４３２とが間隔をあけて形成される。例えばポリシリコンによって形成された第２ゲート電極４３５が、第２活性領域４０６上に第２ゲート絶縁膜４３７を介して配置される。第２ドレイン領域４３１、第２ソース領域４３２、第２ゲート絶縁膜４３７、および第２ゲート電極４３５は、ｎチャネルＭＯＳＦＥＴ４３０を構成する。
【０１５０】
第１ドレイン領域４２１と第２ドレイン領域４３１とは、層間絶縁膜４６０および第１ゲート電極４２７を貫通して第１ドレイン領域４２１に接する第１コンタクトプラグＰ１と、層間絶縁膜４６０および第２ゲート電極４３７を貫通して第２ドレイン領域４３１に接する第２コンタクトプラグＰ２と、第１上層配線４７０とによって電気的に接続される。ｐチャネルＭＯＳＦＥＴ４２０とｎチャネルＭＯＳＦＥＴ４３０とは、相補型のＭＯＳ型電界効果トランジスタ４４０を構成する。
【０１５１】
第１ソース領域４２２は、層間絶縁膜４６０および第１ゲート電極４２７を貫通する第３コンタクトプラグによって第２上層配線４７１に接続され、第２ソース領域４３２は、層間絶縁膜４６０および第２ゲート電極４３７を貫通する第４コンタクトプラグによって第３上層配線４７２に接続される。
【０１５２】
信号線４５０の各々は、図２に示した第１転送電極２５ａ、２５ｂと同様に、帯状を呈する主電極層４５０Ｍと、主電極層４５０Ｍの側面に形成され、肩が丸まった断面形状を有する副電極層４５０Ｓとを有する。各信号線４５０は、それぞれが別々の電気的絶縁膜ＩＦによって覆われる。
【０１５３】
図示の半導体装置４００では、たとえ主電極層４５０Ｍの各々を０．３μｍ程度の間隔の下に形成したとしても、隣り合う信号線４５０同士の間隔を容易に０．２μｍ程度ないしは更に小さくことができ、前記の間隔を０．１μｍ程度ないしは更に小さくすることも容易である。比較的低い製造コストの下に集積度を高めることが容易である。
【０１５４】
以上、実施例による固体撮像素子について説明したが、本発明は上述した実施例に限定されるものではない。
【０１５５】
特に、電荷転送素子を構成する転送電極の構成および配置をそれぞれ除いた他の構成は、種々変更可能である。
【０１５６】
例えば、エリア・イメージとして使用される固体撮像素子は、多数個の光電変換素子を複数行、複数列に亘って正方行列状に配置したものであってもよい。ここで、「正方行列状」とは、行数と列数とが異なる場合を含む。
【０１５７】
また、エリア・イメージとして使用される固体撮像素子で垂直電荷転送素子として利用する電荷転送素子は、１行の光電変換素子行に１本、または３本以上の転送電極を有するものであってもよい。水平電荷転送素子として利用する電荷転送素子は、１つの垂直電荷転送素子あたり２本以上の転送電極を配置することによって構成可能である。
【０１５８】
垂直電荷転送素子や水平電荷転送素子を何相の駆動信号で駆動するかは、１行の光電変換素子行に対応する転送電極の数、または１つの垂直電荷転送素子に対応する転送電極の数や、垂直電荷転送素子または水平電荷転送素子の駆動方法等に応じて、適宜選定可能である。リニア・イメージセンサとして利用される固体撮像素子での電荷転送素子についても同様である。
【０１５９】
リニア・イメージセンサとして使用される固体撮像素子での光電変換素子列の数は、その用途に応じて適宜選定可能である。
【０１６０】
転送電極の製造方法は、図３（Ａ）〜図３（Ｅ）を用いて説明した方法に限定されるものではなく、主電極層および副電極層それぞれの材料に応じて適宜選定される。
【０１６１】
例えば、図１５（Ａ）〜図１５（Ｅ）は、主電極層ＥＭをポリシリコンで形成し、副電極層ＥＳを金属シリサイドで形成する際の製造工程を概念的に示す。これらの図に示した構成要素のうち、図３（Ａ）〜図３（Ｅ）に示した構成要素と共通するものについては図３（Ａ）〜図３（Ｅ）で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１６２】
まず、図１５（Ａ）および図１５（Ｂ）に示すように、図３（Ａ）、図３（Ｂ）に示した工程と同様の工程を行って第１の導電層１１０をパターニングし、主電極層ＥＭを形成する。このとき、第１の導電層１１０上には、図３（Ａ）、図３（Ｂ）に示したストッパ層１１５に代えて、シリコン酸化膜、シリコン窒化膜等の第２の電気的絶縁層１１５Ａを堆積させる。第２の電気的絶縁層１１５Ａは、エッチングストッパとしての機能を有していてもよいし、有していなくてもよい。主電極層ＥＭを形成した後に、レジストマスク１２０を除去する。
【０１６３】
図１５（Ｃ）に示すように、副電極層の材料として用いる第２の導電層１３０を、第２の電気的絶縁層１１５Ａ上および第１の電気的絶縁層５の露出面上に堆積させる。
【０１６４】
第２の導電層１３０は、例えばコバルト、クロム、ニッケル、タングステン、チタン、モリブデン、タンタル等、シリサイドとなり得る金属によって形成される。第２の導電層１３０の膜厚は、隣り合う２つの主電極層ＥＭ間の距離の１／２未満にすることが好ましい。
【０１６５】
第１の導電層１１０をポリシリコンで形成した場合には、第２の導電層１２５の堆積に先立って、主電極層ＥＭの表面に形成された自然酸化膜を例えば気相フッ酸処理によって除去することが好ましい。
【０１６６】
この後、第２の導電層１３０に短時間アニール装置（ＲＴＡ）等を用いて熱処理を施す。この熱処理は、窒素ガスやアルゴンガス等の不活性ガス雰囲気中で行う。熱処理条件は、第２の導電層１３０を何によって形成したかに応じて適宜選定される。
【０１６７】
上記の熱処理によって、主電極層ＥＭと第２の導電層１３０とが直接接している領域上においてのみ、主電極層ＥＭ側から熱処理条件に応じた範囲に亘って第２の導電層１３０がシリサイドになる。他の箇所においては第２の導電層１３０はシリサイドにならない。いわゆるサリサイド（セルフアラインシリサイド）である。
【０１６８】
図１５（Ｄ）に示すように、シリサイドにならなかった第２の導電層１３０をアンモニア、過酸化水素等を用いて除去し、各主電極層ＥＭの側面上にのみ、シリサイド化された第２の導電層１３０を残す。シリサイド化された第２の導電層１３０が副電極層ＥＳとなる。主電極層ＥＭと副電極層ＥＳとを有する転送電極が得られる。
【０１６９】
図１５（Ｅ）に示すように、第２の電気的絶縁層１１５Ａを除去する。例えば、第２の電気的絶縁層１１５Ａとしてシリコン窒化膜を用いた場合には、熱リン酸によって当該第２の電気的絶縁層１１５Ａを除去することができる。
【０１７０】
副電極層ＥＳを形成した後、必要に応じて、副電極層ＥＳに短時間アニール装置等を用いて熱処理を施し、その導電性を向上させる。この熱処理は、窒素ガスやアルゴンガス等の不活性ガス雰囲気中で行い、その条件は、副電極層ＥＳの組成に応じて適宜選定される。当該熱処理は、図１５（Ｅ）に示した工程を行う前に実施することもできるし、図１５（Ｅ）に示した工程を行った後に実施することもできる。
【０１７１】
第２の電気的絶縁膜１１５Ａを省略すれば、主電極層ＥＭ上にも金属シリサイド層を形成することができる。
【０１７２】
なお、金属シリサイドによって構成された副電極層ＥＳは、サリサイド技術を利用して形成する他に、図３に示した第２の導電層１２５として金属シリサイド相を堆積することによっても形成することができる。
【０１７３】
図２、図３（Ａ）〜図３（Ｅ）、および図１５（Ａ）〜図１５（Ｅ）を用いて説明した転送電極の構成および配置は、固体撮像素子以外の種々の半導体装置においても、信号線の構成および配置として適用することができる。この構成および配置を利用して信号線を形成すれば、半導体装置の集積度を向上させることが可能になる。
【０１７４】
その他、種々の変更、改良、組み合わせ等が可能であることは、当業者に自明であろう。
【図面の簡単な説明】
【０１７５】
【図１】第１の参考例による固体撮像素子での光電変換素子、第１の電荷転送素子、読出しゲート、第２の電荷転送素子および電荷検出回路の平面配置を示す概略図である。
【図２】図１に示したII−II線に沿った断面での第１転送電極の構成および配置を示す概略図である。
【図３】図３（Ａ）〜図３（Ｅ）は、それぞれ、第１転送電極の製造工程の一例を示す概念図である。
【図４】図１に示したIV−IV線に沿った断面を示す概略図である。
【図５】図１に示したII−II線に沿った断面を示す概略図である。
【図６】第２転送電極の構成および配置を図２に示した第１転送電極の構成および配置と同様にした水平電荷転送素子の一例を示す概略図である。
【図７】第１の実施例による固体撮像素子の断面構造を示す概略図である。
【図８】層間絶縁膜の平坦化に伴う効果を検証するために用いた固体撮像素子での光電変換素子、垂直電荷転送素子、読出しゲート、水平電荷転送素子、および電荷検出回路の平面配置を示す概略図である。
【図９】図８に示したIX−IX線に沿った断面を示す概略図である。
【図１０】図８に示した固体撮像素子での赤色画素、緑色画素、および青色画素それぞれの感度を、対照品での赤色画素、緑色画素、および青色画素それぞれの感度を１としたときの相対値で示すグラフである。
【図１１】図８に示した固体撮像素子での赤色画素、緑色画素、および青色画素それぞれの水平シェーディング率を、対照品での赤色画素、緑色画素、および青色画素それぞれの水平シェーディング率を１としたときの相対値で示すグラフである。
【図１２】図８に示した固体撮像素子の感度と撮像光学系のＦ値との関係を、Ｆ値が８のときの感度を１としたときの相対値で示すグラフである。
【図１３】第２の実施例による固体撮像素子での光電変換素子、電荷転送素子、読出しゲート、電荷検出回路、および掃き出しドレインの平面配置を示す概略図である。
【図１４】第２の参考例による半導体装置での信号線の構成および配置を概略的に示す断面図である。
【図１５】図１５（Ａ）〜図１５（Ｅ）は、それぞれ、転送電極の主電極層をポリシリコンで形成し、副電極層を金属シリサイドで形成する際の製造工程の一例を示す概念図である。
【符号の説明】
【０１７６】
１…半導体基板、 １０…光電変換素子、 ２０…第１の電荷転送素子、２３…第１の電荷転送チャネル（垂直電荷転送チャネル）、２５ａ〜２５ｅ…第１転送電極、２５ａＭ、２５ｂＭ、ＥＭ…主電極層、 ２５ａＳ、２５ｂＳ、ＥＳ…副電極層、 ３０…読出しゲート、 ４０、４０Ａ…第２の電荷転送素子、４０Ｂ…電荷転送素子、４３…第２の電荷転送素子（水平電荷転送素子）、４５ａ〜４５ｂ…第２転送電極、５０…電荷検出回路、６５…光遮蔽膜、７０、７０Ａ…層間絶縁膜、７５…パッシベーション膜、８０…第１の平坦化膜、９５…マイクロレンズ、１００、１５０、２００、３００…固体撮像素子、 １１０…第１の導電層、 １２５、１３０…第２の導電層。
【図１】
2006019756.tif 000004
【図２】
2006019756.tif 000005
【図３】
2006019756.tif 000006
【図４】
2006019756.tif 000007
【図５】
2006019756.tif 000008
【図６】
2006019756.tif 000009
【図７】
2006019756.tif 000010
【図８】
2006019756.tif 000011
【図９】
2006019756.tif 000012
【図１０】
2006019756.tif 000013
【図１１】
2006019756.tif 000014
【図１２】
2006019756.tif 000015
【図１３】
2006019756.tif 000016
【図１４】
2006019756.tif 000017
【図１５】
2006019756.tif 000018