(57)【要約】 【課題】  より劣悪な動作環境においても確実に動作すると共に、より長時間動作することができる演算処理装置を提供する。【解決手段】  メイン演算処理部１は、入力データ４０１に基づいて、演算処理装置１０ａにおける主要な演算を行い、出力データ４０２として出力する。演算能力判定部２は、メイン演算処理部１の処理能力を判定する。回路構成制御部３は、演算能力判定部２による判定の結果に応じて、回路構成の変更を要求するための要求信号４０５および４０６を出力する。メイン演算処理部１および演算能力判定部２は、それぞれ要求信号４０５および４０６に従って、内部の回路構成を変更する。【選択図】    図１
2006155145.tif 000002
【特許請求の範囲】
【請求項１】
入力される第１の制御信号に応じて回路構成の再構成が可能であって、主要な演算処理を行うメイン演算処理部と、
入力される第２の制御信号に応じて回路構成の再構成が可能であって、前記メイン演算処理部の処理能力を判定する演算能力判定部と、
前記演算能力判定部による判定の結果に応じて、前記第１および第２の制御信号を出力する回路構成制御部と、
を具備することを特徴とする演算処理装置。
【請求項２】
前記演算能力判定部は、
前記メイン演算処理部内において、所要の演算時間を必要とする演算処理を担う回路構成に対応した回路構成を有するダミークリティカルパス部と、
前記ダミークリティカルパス部の後段に演算負荷回路が追加された構成を有する負荷付きダミークリティカルパス部と、
前記ダミークリティカルパス部の出力と前記負荷付きダミークリティカルパス部の出力を比較する比較部と、
を具備することを特徴とする請求項１に記載の演算処理装置。
【請求項３】
前記演算能力判定部は、
前記メイン演算処理部内において、所要の演算時間を必要とする演算処理を担う回路構成に対応した回路構成を有するダミークリティカルパス部と、
前記ダミークリティカルパス部の後段に演算負荷回路が追加された構成を有する負荷付きダミークリティカルパス部と、
テストデータを生成し、前記ダミークリティカルパス部と前記負荷付きダミークリティカルパス部に前記テストデータを出力するテストデータ生成部と、
前記ダミークリティカルパス部の出力および前記負荷付きダミークリティカルパス部の出力を、前記テストデータに対応した既定の演算結果と比較する比較部と、
を具備することを特徴とする請求項１に記載の演算処理装置。
【請求項４】
前記演算能力判定部を複数備え、前記回路構成制御部は、各演算能力判定部による判定の結果に応じて前記第１の制御信号を出力することを特徴とする請求項１に記載の演算処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電池を電源として使用する携帯電子機器等の機器に用いられる演算処理装置に関する。
【背景技術】
【０００２】
電池を電源として使用する場合、電池の消耗に伴う電圧の低下は避けられない課題である。一般に、デジタル回路のゲート遅延Ｔｐｄと電源電圧ＶＤＤは以下の（１）式を満足する。なお、Ｖｔｈはトランジスタの閾値電圧、Ａは速度飽和の影響を受ける係数である。なお、Ａの値は、通常１から２の間である。
Ｔｐｄ  ∝  ＶＤＤ／（ＶＤＤ−Ｖｔｈ）Ａ  ・・・（１）
よって、（１）式から明らかなように、電源電圧が降下してＶＤＤとＶｔｈとの差分が小さくなると、演算回路の遅延が増加し、結果的に動作速度が低下する。動作速度の低下は電源電圧の低下と共に深刻さを増していき、最終的には回路の誤動作を引き起こす。
【０００３】
このような問題を解決する方法として、例えば特許文献１に記載されるような装置が提案されている。以下、図１２を用いて、特許文献１に記載の携帯端末装置の動作を簡単に説明する。アプリケーションの起動要求があった場合、実行手段４５は、判断手段４４に対して判断要求Ｅを出力する。判断要求Ｅを受けた判断手段４４は、残量算出手段４３に残量算出要求Ｆを出力する。続いて、残量算出手段４３は、電圧検出手段４２に電圧検出要求Ｇを出力し、この要求を受けた電源電圧検出手段４２は電源４１の電圧Ａを検出し、現在の電圧値Ｂを残量算出手段４３に出力する。残量検出手段４３は現在の電圧値Ｂから電源の残量検出を行い、その検出結果Ｃを判断手段４４に出力する。判断手段４４は残量算出結果から、起動要求があった動作が現在の電源の残量で動作可能かどうかを判断し、判断結果Ｄを実行手段４５に出力する。実行手段４５は、判断結果Ｄが“実行可能”という判断であった場合には、要求のあった動作を実行し、“実行不可能”の場合には、実行不可能であることを示すエラー表示を行う。
【０００４】
以上のように、この従来の技術は、電源電圧の値に基づいて、これから行う処理が安定動作するか否かを判断することにより、回路が誤動作することを未然に防ぐというものである。なお、演算回路の動作速度を低下させる要因は電源電圧の低下だけではない。一般に、動作時の温度上昇が回路動作の速度低下を引き起こすことが知られている。携帯電子機器は、空調の効いた室内から、直射日光があたる炎天下の屋外まで、さまざまな環境で使用される。よって、機器の温度上昇が回路の誤動作につながることは容易に推測可能である。
【０００５】
このような問題を解決する方法として、例えば特許文献２に記載されるような半導体集積回路が提案されている。以下、図１３を用いて、特許文献２に記載の半導体集積回路の動作を簡単に説明する。ＬＳＩ内部の温度センサ５１からの出力はクロック入力制御部１２に入力される。クロック入力制御部５２は、温度センサ５１によって検出された温度に応じて、信号処理部５０へのクロックの供給を停止する。以上のように、この従来技術は、ＬＳＩ内部の温度が、回路が安定して動作する範囲を超過した場合に、クロックの供給を停止し、誤動作する前に動作自体を停止してしまうというものである。
【特許文献１】特開平１０−７８８３５号公報
【特許文献２】特開平１０−３２００７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載された技術においては、回路が安定動作するかどうかの判断材料として、電源電圧が利用されている。また、特許文献２に記載された技術においては、チップ内の温度が安定動作の指針として使用されている。前述した通り、電源電圧の低下およびチップ温度が回路の動作速度に影響を与えることは確実である。しかし、これらは客観的かつ間接的な指標であり、実際にその値（電圧値、温度）で回路が誤動作するかどうかはわからない。また、一般的に半導体デバイスは、あらゆる動作環境を想定して、若干のマージンを持たせて設計されている。さらに、装置全体の設計においても、限界ぎりぎりの条件で動作させることは避ける傾向にあるため、ここでも若干のマージンが載っていることになる。
【０００７】
本発明は、上述した問題点に鑑みてなされたものであって、より劣悪な動作環境においても確実に動作すると共に、より長時間動作することができる演算処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、入力される第１の制御信号に応じて回路構成の再構成が可能であって、主要な演算処理を行うメイン演算処理部と、入力される第２の制御信号に応じて回路構成の再構成が可能であって、前記メイン演算処理部の処理能力を判定する演算能力判定部と、前記演算能力判定部による判定の結果に応じて、前記第１および第２の制御信号を出力する回路構成制御部とを具備することを特徴とする演算処理装置である。
【０００９】
請求項２に記載の発明は、請求項１に記載の演算処理装置において、前記演算能力判定部は、前記メイン演算処理部内において、所要の演算時間を必要とする演算処理を担う回路構成に対応した回路構成を有するダミークリティカルパス部と、前記ダミークリティカルパス部の後段に演算負荷回路が追加された構成を有する負荷付きダミークリティカルパス部と、前記ダミークリティカルパス部の出力と前記負荷付きダミークリティカルパス部の出力を比較する比較部とを具備することを特徴とする。
【００１０】
請求項３に記載の発明は、請求項１に記載の演算処理装置において、前記演算能力判定部は、前記メイン演算処理部内において、所要の演算時間を必要とする演算処理を担う回路構成に対応した回路構成を有するダミークリティカルパス部と、前記ダミークリティカルパス部の後段に演算負荷回路が追加された構成を有する負荷付きダミークリティカルパス部と、テストデータを生成し、前記ダミークリティカルパス部と前記負荷付きダミークリティカルパス部に前記テストデータを出力するテストデータ生成部と、前記ダミークリティカルパス部の出力および前記負荷付きダミークリティカルパス部の出力を、前記テストデータに対応した既定の演算結果と比較する比較部とを具備することを特徴とする。
【００１１】
請求項４に記載の発明は、請求項１に記載の演算処理装置において、前記演算能力判定部を複数備え、前記回路構成制御部は、各演算能力判定部による判定の結果に応じて前記第１の制御信号を出力することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、動作時の動作環境に応じてメイン演算処理部の最適な回路構成を選択するようにしたので、より劣悪な動作環境においても確実に動作すると共に、より長時間動作することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照し、本発明を実施するための最良の形態について説明する。図１は、本発明の第１の実施形態による演算処理装置１０ａの構成を示すブロック図である。本実施形態による演算処理装置１０ａは、外部からの制御信号に応じて回路構成を変更することができるデバイス（以下、動的再構成デバイス）によって構成されている。このデバイスは、複数の演算器間の結線状態が変更可能に構成され、ハードウェア処理の高速性とソフトウエア処理の柔軟性といった両者の長所を同時に持ち、色々な機能への切り替えが極めて高速に行われるというものである。この機能の変更に際して、従来のデバイス、例えばＦＰＧＡ等においては、プログラムの書き換えに時間を要し、高速性が要求されるアプリケーションでは実用化が難しかった。ところが、動的再構成デバイスにおいては、この機能変更が非常に高速に行われるのが最大の特長である。
【００１４】
以下、演算処理装置１０ａの各構成について説明する。メイン演算処理部１は、入力データ４０１に基づいて、演算処理装置１０ａにおける主要な演算を行い、出力データ４０２として出力するモジュールである。また、メイン演算処理部１は、内部の所定のクリティカルパス部への入力信号を演算能力判定部２への入力信号４０３として出力する。この入力信号４０３は、入力データ４０１と同一のデータを示す信号であってもよいし、入力データ４０１に対して所定の演算処理が行われた結果を示す信号であってもよい。
【００１５】
演算能力判定部２は、メイン演算処理部１が、現在の動作環境（電圧値、温度）において、どの程度の演算処理能力を発揮することができるか否かを判定するモジュールである。演算能力判定部２は、この判定の結果を示す判定信号４０４を回路構成制御部３に出力する。回路構成制御部３は、演算能力判定部２による判定結果に基づいて、回路構成の変更を要求するための要求信号４０５（第１の制御信号）および４０６（第２の制御信号）を出力するモジュールである。
【００１６】
図２は、演算能力判定部２の構成を示すブロック図である。以下、演算能力判定部２の構成について説明する。ダミークリティカルパス部２００は、メイン演算処理部１において所要の演算時間を要する演算処理（クリティカルパス）と同じ演算処理を行う回路である。ただし、メイン演算処理部１は、動的再構成可能なデバイスにより構成されているため、その時の回路構成に応じて、ダミークリティカルパス部２００の内容は変化する。なお、所要の演算時間を要する演算処理としては、メイン演算処理部１において最も演算時間を要する演算処理が望ましい。
【００１７】
負荷付きダミークリティカルパス部２０１は、ダミークリティカルパス部２０２および負荷２０３を備えている。ダミークリティカルパス部２０２はダミークリティカルパス部２００と同一の構成である。負荷２０３は簡単な演算回路である。ダミークリティカルパス部２０２の後段にこの負荷２０３を配置することにより、ダミークリティカルパス部２００よりも演算処理完了に要する時間を若干長くした負荷付きダミークリティカルパス部２０１が構成されている。負荷２０４は負荷２０３と同一の構成である。レジスタ２０６、２０７、２０８、２０９、２１０、２１１は値を一時的に保持しておく記憶素子である。比較部２０５は、ダミークリティカルパス部２００の処理系の処理結果と負荷付きダミークリティカルパス部２０１の処理系の処理結果とを比較し、比較結果を示す判定信号４０４を出力するモジュールである。
【００１８】
次に、本実施形態以下全ての実施形態におけるクリティカルパスの定義を、図３を用いて説明する。クリティカルパスとは、図３に示される演算処理部２１２のような、前後をレジスタにはさまれた一連の演算処理部のことを指している。すなわち、ダミークリティカルパス部は、順序回路を含む何らかの処理の全てを抜き出したものではなく、単純な算術演算または論理演算の処理回路によって構成されている。
【００１９】
次に、本実施形態による演算処理装置１０ａの動作について説明する。図１において、入力データ４０１が演算処理装置１０ａに入力されると、メイン演算処理部１は、その時の回路構成に基づいた演算を行う。同時に、メイン演算処理部１は、予め決められたクリティカルパス部への入力信号を分岐し、演算能力判定部２への入力信号４０３として出力する。メイン演算処理部１によって処理された結果は、そのまま出力信号４０２として後段に出力される。
【００２０】
演算能力判定部２への入力信号４０３は、図２のレジスタ２０６および２０７によって保持された後、ダミークリティカルパス部２００および負荷付きダミークリティカルパス部２０１へ出力される。ダミークリティカルパス部２００および負荷付きダミークリティカルパス部２０１は、入力信号４０３に基づいた値を用いて演算を行う。ダミークリティカルパス部２００の演算結果は、レジスタ２０８によって保持される。負荷付きダミークリティカルパス部２０１においては、ダミークリティカルパス部２０２の後段に負荷２０３が配置されているため、クリティカルパス相当の演算に対して、さらに負荷２０３の演算が加えられた演算結果が、レジスタ２０９によって保持される。
【００２１】
この時点で、ダミークリティカルパス部２００と負荷付きダミークリティカルパス部２０１の演算内容に違いが生じるため、つじつまを合わせるために、レジスタ２０８の値に負荷２０４の演算を加え、その結果をレジスタ２１０によって保持する。レジスタ２０９の内容を変更する必要はないが、レジスタ２１１を挿入することにより、タイミングを調整する。比較部２０５は、レジスタ２１０および２１１それぞれによって保持された演算結果を比較し、両者の“一致”または“不一致”を示す判定信号４０４を出力する。負荷付きダミークリティカルパス部２０１が正常に動作している場合には、判定信号４０４は“一致”となり、負荷付きダミークリティカルパス部２０１が誤動作している場合には、判定信号４０４は“不一致”となる。
【００２２】
回路構成制御部３は、判定信号４０４に基づいて、回路変更の必要があるかどうかを判断する。すなわち、判定信号４０４が“一致”であった場合には、演算能力にはまだ余裕があると判断できるため、回路構成制御部３は、現状の構成を維持すると判定する。判定信号４０４が“不一致”であった場合には、メイン演算処理部１（およびダミークリティカルパス部２００）は今のところ正常動作しているものの、演算能力の限界が迫っていると判断できるため、回路構成制御部３は、メイン演算処理部１および演算能力判定部２に対して、回路変更を要求する要求信号４０５および４０６を出力する。要求信号４０５が入力されたメイン演算処理部１は、要求信号４０５に従って、内部の回路構成を変更（再構成）する。また、要求信号４０６が入力された演算能力判定部２も同様に、要求信号４０６に従って、内部の回路構成を、メイン演算処理部１による回路変更に合わせて変更（再構成）する。
【００２３】
図４はメイン演算処理部１の回路変更例を示している。この例では、パイプラインレジスタ１０４および１０５を挿入することにより、クリティカルパス１０１を２つの演算パス１０２および１０３に分割している。演算パス１０２および１０３のそれぞれの演算に要する時間は、クリティカルパス１０１の演算に要する時間よりも短いため、動作環境が悪化しても、誤動作するまでには至らない。しかし、パイプラインレジスタの挿入により、回路規模が増加する。動的再構成デバイスに搭載されている利用可能な回路領域に限界がある場合には、その時点で停止してもシステム全体に大きな影響がない機能を停止し、その分の回路リソースを回路変更に割り当てることでこれに対処すればよい。
【００２４】
一方、メイン演算処理部１の回路を変更するということは、クリティカルパスの発生個所が変わるということでもある。例えば、図５において、メイン演算処理部１のクリティカルパスがクリティカルパス１０６だとすると、演算能力判定部２のダミークリティカルパス部２００および負荷付きダミークリティカルパス部２０１にはクリティカルパス１０６と同じ回路が組み込まれる。動作環境の悪化により、図５（ａ）の構成による動作が限界に達し、低処理能力構成（図５（ｂ））による動作に移行すると、クリティカルパス１０６に対して、例えばパイプラインレジスタが挿入されて高速化される。
【００２５】
このようにして高速化されたクリティカルパス１０７は、図５（ｂ）の構成においてはもはやクリティカルパスではなくなり、新たに演算パス１０８がクリティカルパスとして設定される。図５（ｂ）の構成による演算能力を正確に判断するため、演算能力判定部２のダミークリティカルパス部２００および負荷付きダミークリティカルパス部２０１は、図示されるように、新クリティカルパスの構成を反映させたものに変更される。
【００２６】
以上の動作を、回路が動作する限界まで段階的に繰り返すことにより、その動作環境における実際の演算能力に基づいた回路構成が、自動的に選択されていく。これにより、本実施形態による演算処理装置１０ａを備えた電子機器等は、従来の間接的な判断要因に基づいてマージンを持たされて設計された機器と比較すると、より悪条件でも、より長時間動作することができる。
【００２７】
また、ダミークリティカルパス部２００の後段に配置される負荷は、安定動作を継続できる猶予時間と見ることができる。すなわち、負荷が重い場合には、負荷付きダミークリティカルパス部２０１が誤動作するようになってから、メイン演算処理部１の実際のクリティカルパス部が誤動作するまでの猶予時間を長くとることができる。システムの性質上、瞬時に回路構成を変更できないという場合には負荷を大きくすればよい。反対に、瞬時に回路構成を変更できる場合には、負荷を小さくしておくことで、極限までマージンを削ることができる。
【００２８】
なお、本実施形態による各構成は、当然、各種の変形、変更が可能である。例えば、本実施形態では、演算能力判定部２にダミークリティカルパス部２００と負荷付きダミークリティカルパス部２０１が格納されているが、ダミークリティカルパス部２００とメイン演算処理部１内の実際のクリティカルパス部は同じものなので、メイン演算処理部１の演算結果に悪影響を与えないのであれば、これらをひとつにまとめてもよい（図６参照）。また、負荷２０３で実行される演算の内容に関しては特に規定しない。ダミークリティカルパス部２００の処理結果と負荷付きダミークリティカルパス部２０１の処理結果が同じになるような負荷を設定できれば、負荷２０４とそれに付随するレジスタは不要になる。また、処理能力低下時のメイン回路の構成変更も、パイプラインレジスタの挿入に限定する必要はない。回路リソースが豊富にあれば、回路を並列化する等の変更も考えられる。
【００２９】
上述したように本実施形態によれば、外部からの制御信号に応じて回路構成を変更可能なデバイスを活用し、動作時の動作環境に応じてメイン演算処理部１の最適な回路構成を選択することにより、電源電圧の低下やチップ温度の上昇といった悪条件下でも、安定した演算処理を実現することができる。また、従来の機器においては動作を停止していた低い電圧値でも動作するので、より長時間動作することができる。
【００３０】
動作環境が悪化するにつれて、回路の演算速度は徐々に低下する。よって、動作環境が悪化するに従って、負荷を有する負荷付きダミークリティカルパス部２０１が、負荷のないダミークリティカルパス部２００よりも先に誤動作する。この時、両者の処理結果が一致しないことをもって、現状の回路構成における動作限界が近づいていると判断することができる。
【００３１】
次に、本発明の第２の実施形態について説明する。図７は、本実施形態による演算処理装置１０ｂの構成を示している。なお、第１の実施形態による演算処理装置１０ａと同一の機能を有する構成には同一の符号を付与し、説明を省略する。本実施形態による演算処理装置１０ｂは、演算能力判定部２がメイン演算処理部１から独立していることを特徴とする。本実施形態による演算能力判定部２の詳細を図８に示す。
【００３２】
第１の実施形態では、演算能力判定部２には、メイン演算処理部１のクリティカルパスに入力されるデータと同じデータが入力されていた。本実施形態によるダミークリティカルパス部２００および負荷付きダミークリティカルパス部２０１には、テストデータ生成部２１３によって生成されたテストデータが入力される。テストデータ生成部２１３が生成するテストデータは、ダミークリティカルパス部２００および２０２にとって最も処理時間が必要となるデータであることが望ましい。また、常時同じデータを出力していたのでは、誤動作をしたのか判定できないため、何通りかのパターンのテストデータを発生させる必要がある。
【００３３】
生成されたテストデータは第１の実施形態と同様に、ダミークリティカルパス部２００および負荷付きダミークリティカルパス部２０１の処理系を通り、それぞれの処理系による処理結果は、レジスタ２１０および２１１によって保持されてから比較部２１４に入力される。第１の実施形態による比較部２０５は、レジスタ２１０とレジスタ２１１の内容の一致、不一致を検出していたが、本実施形態による比較部２１４は、レジスタ２１０および２１１の出力と、テストデータ生成部２１３から出力される基準データ４０７との比較を行う。
【００３４】
すなわち、比較部２１４は、レジスタ２１０のデータと基準データ４０７の一致、不一致の検出と、レジスタ２１１のデータと基準データ４０７の一致、不一致の検出を行い、レジスタ２１０および２１１のデータどうしの直接比較は行わない。この基準データ４０７とは、テストデータ生成部２１３から入力された所定の入力データ（テストデータ）に対するダミークリティカルパス部の出力の期待値（正しく演算された場合の演算結果）であり、あらかじめ判明している。テストデータ生成部２１３は、テストデータとダミークリティカルパス部の出力の期待値との対応関係を予めテーブル等によって記憶している。なお、基準データ４０７は、実際には比較部２１４に入力される際にタイミング調整が必要であるが、ここでは図示していない。
【００３５】
本実施形態の最大の特徴は、ダミークリティカルパス部２００と負荷付きダミークリティカルパス部２０１の両方が誤動作したことを検出できるという点である。第１の実施形態では、ダミークリティカルパス部２００と負荷付きダミークリティカルパス部２０１の処理結果の一致、不一致しか判定できないため、片方が誤動作している場合と両方とも誤動作している場合の判別がつかない。しかし、本実施形態によれば、何らかの要因で動作環境が急激に悪化し、どちらの処理系も突然誤動作するという状況が発生した場合でも、そのような動作環境の急変を検出することができる。
【００３６】
なお、本実施形態の各構成は、当然、各種の変形、変更が可能である。前述した通り、テストデータとして事前に決められたデータがテストデータ生成部２１３から出力されており、そのデータを処理した正しい演算結果も事前に判明している。さらに、演算能力判定部２に配置される負荷の演算内容も事前に判明している。すなわち、ダミークリティカルパス部２００の処理結果も、その処理結果に負荷演算を加えた処理結果も事前に判明している。よって、ダミークリティカルパス部２００に対応する基準データのみならず、負荷付きダミークリティカルパス部２０１に対応する基準データも用意すれば、負荷２０４とそれに付随するレジスタを省略することが可能である。
【００３７】
次に、本発明の第３の実施形態について説明する。図９は、本実施形態による演算処理装置１０ｃの構成を示している。なお、第１の実施形態による演算処理装置１０ａと同一の機能を有する構成には同一の符号を付与し、説明を省略する。本実施形態による演算処理装置１０ｃは、演算能力判定部２として、メイン演算処理部１の構成に対応した複数の演算能力判定部（演算能力判定部２ａおよび２ｂ）を備えることを特徴とする。
【００３８】
例えば、動作状況が悪化して、通常モードから低処理能力モードに移行したが、動作状況の悪化は一時的なものであったという場合、状況が改善すると共に、メイン演算処理部１の構成も、通常モードに対応した構成に復帰させることが望ましい。このためには、動作状況の改善を検出する必要があるが、第１および第２の実施形態による演算能力判定部２は、状況の悪化を検出する機能は有しているものの、状況が改善したことを検出する機能は有していない。本実施形態の目的は、状況の改善を検出することである。
【００３９】
図９のメイン演算処理部１が、通常モードの構成Ａと、低処理能力モードの構成Ｂの２種類の回路構成に対応しているとする。また、構成Ａに対応する演算能力判定部を演算能力判定部２ａ、構成Ｂに対応する演算能力判定部を演算能力判定部２ｂとする。図１０は、演算能力判定部２ａおよび２ｂが出力する判定信号の内容と、回路構成制御部３が選択するメイン演算処理部１の回路構成との対応関係を示している。ここで、図示せぬ電源の電圧値が、図１１に示されるように変化した場合の演算処理装置１０ｃの動作について説明する。
【００４０】
メイン演算処理部１が構成Ａで動作しているときに動作環境が悪化すると、演算能力判定部２ａは“不一致”の信号を出力する。このとき、演算能力判定部２ｂは“一致”の信号を出力しているものとする。回路構成制御部３は、図１０に示される関係に基づいて、メイン演算処理部１に要求信号４０５を出力し、メイン演算処理部１に対して、構成Ｂへの変更を指示する（図１１の時刻ｔ１）。動作状況が改善され、演算能力判定部２ａの出力が再び“一致”になると（図１１の時刻ｔ２）、回路構成制御部３は、図１０に示される関係に基づいて、メイン演算処理部１に対して、再び構成Ａへの復帰を指示する。以上のように、本実施形態によれば、演算能力判定部を２系統以上設けることにより、動作条件の悪化だけでなくその向上をも検出することができる。したがって、動作環境の一時的な悪化に対して的確な対応を取ることができる。
【００４１】
なお、本実施形態の各構成は、当然、各種の変形、変更が可能である。ここでは構成Ａと構成Ｂの２つの構成があるとして説明したが、３つ以上の構成があってもよい。この場合には、構成の数だけ演算能力判定部を設けてもよいし、演算能力判定部は２系統とし、構成変更時にその内容を切り替えるようにしてもよい。後者の場合、現在の構成と、その一段階上位の構成（現在よりも好条件でしか動作しない構成）の二系統を用意すればよい。また、図９においては、第１の実施形態と同様に、メイン演算処理部１から演算能力判定部群にデータを入力する構成になっているが、第２の実施形態のような予め決められたテストデータを入力する構成としてもよい。
【００４２】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施形態による演算処理装置１０ａの構成を示すブロック図である。
【図２】同第１の実施形態による演算能力判定部２の構成を示すブロック図である。
【図３】クリティカルパスを説明するためのブロック図である。
【図４】メイン演算処理部１の回路変更例を説明するためのブロック図である。
【図５】メイン演算処理部１および演算能力判定部２の回路変更例を説明するためのブロック図である。
【図６】メイン演算処理部１および演算能力判定部２の変形例を示すブロック図である。
【図７】本発明の第２の実施形態による演算処理装置１０ｂの構成を示すブロック図である。
【図８】同第２の実施形態による演算能力判定部２の構成を示すブロック図である。
【図９】本発明の第３の実施形態による演算処理装置１０ｃの構成を示すブロック図である。
【図１０】同第３の実施形態による回路構成制御部３の動作を説明するための参考図である。
【図１１】同第３の実施形態による演算処理装置１０ｃの動作を説明するための参考図である。
【図１２】従来の携帯端末装置の構成を示すブロック図である。
【図１３】従来の半導体集積回路の構成を示すブロック図である。
【符号の説明】
【００４４】
１・・・メイン演算処理部、２，２ａ，２ｂ・・・演算能力判定部、３・・・回路構成制御部、１０ａ，１０ｂ，１０ｃ・・・演算処理装置、４１・・・電源、４２・・・電圧検出手段、４３・・・残量算出手段、４４・・・判断手段、４５・・・実行手段、５０・・・信号処理部、５１・・・温度センサ、５２・・・クロック入力制御部、１０１，１０６，１０７・・・クリティカルパス、１０２，１０３，１０８・・・演算パス、１０４，１０５，２０６，２０７，２０８，２０９，２１０，２１１・・・レジスタ、２００，２０２・・・ダミークリティカルパス部、２０１・・・負荷付きダミークリティカルパス部、２０３，２０４・・・負荷、２０５，２１４・・・比較部、２１２・・・演算処理部、テストデータ生成部・・・２１３。
【図１】
2006155145.tif 000003
【図２】
2006155145.tif 000004
【図３】
2006155145.tif 000005
【図４】
2006155145.tif 000006
【図５】
2006155145.tif 000007
【図６】
2006155145.tif 000008
【図７】
2006155145.tif 000009
【図８】
2006155145.tif 000010
【図９】
2006155145.tif 000011
【図１０】
2006155145.tif 000012
【図１１】
2006155145.tif 000013
【図１２】
2006155145.tif 000014
【図１３】
2006155145.tif 000015