(57)【要約】【課題】  高集積化に有効な複数の配線パターンを含む配線パターン群を備えた半導体装置を提供すること。【解決手段】  半導体装置は、半導体基板１３と、半導体基板１３に設けられ、配線パターンＰ１−Ｐ４を備えた配線パターン群であって、配線パターンＰ１−Ｐ４の各々は、前記配線パターン群とは別の配線郡内の配線パターンと電気的に接続するためのフリンジ２を含み、配線パターンＰ１−Ｐ４は、配線パターンＰ１と、配線パターンｐ１の長手方向と異なる一方向に配置された配線パターンＰ２−Ｐ４（Ｐｉ）とを含み、配線パターンＰ２−Ｐ４は、ｉの値が大きいほど、配線パターンＰ１から離れた位置に配置され、かつ、長手方向の寸法が長い、前記配線パターン群とを具備している。【選択図】      図５
2006173186.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に設けられ、Ｎ（Ｎ≧２）本の配線パターンを備えた配線パターン群であって、前記Ｎ本の配線パターンの各々の一端は、前記配線パターン群とは別の配線パターン郡内の配線パターンと電気的に接続するための接続領域を含み、前記Ｎ本の配線パターンは、配線パターンＮ１と、該配線パターンＮ１の長手方向と異なる一方向に配置された少なくとも一つ以上の配線パターンＮｉ（ｉ≧２）とを含み、該少なくとも一つ以上の配線パターンＮｉは、前記ｉの値が大きいほど、前記配線パターンＮ１から離れた位置に配置され、かつ、前記少なくとも一つ以上の配線パターンＮｉのうち、前記接続領域が同じ側の端にあるものについては、前記ｉの値が大きいほど、前記接続領域は前記長手方向に関してより遠い位置に配置される、前記配線パターン群と
を具備してなることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板に設けられ、Ｎ（Ｎ≧３）本の配線パターンを含む配線パターン群であって、前記Ｎ本の配線パターンの各々は、前記配線パターン群とは別の配線郡内の配線パターンと電気的に接続するための接続領域を含み、前記Ｎ本の配線パターンは、配線パターンＮ１と、該配線パターンＮ１の長手方向と異なる一方向に配置された二つ以上の配線パターンＮｉ（ｉ≧２）とを含み、該二つ以上の配線パターンＮｉは、前記ｉの値が大きいほど、前記配線パターンＮ１から離れた位置に配置され、かつ、前記二つ以上の配線パターンＮｉは、少なくとも一つ以上の配線パターンＮｐ（２≦ｐ＜Ｎ）と、少なくとも一つ以上の配線パターンＮｑ（ｐ＜ｑ≦Ｎ）とを含み、前記少なくとも一つ以上の配線パターンＮｐは、前記ｐの値が大きいほど、前記長手方向の寸法が長く、前記少なくとも一つ以上の配線パターンＮｑは、前記ｑの値が大きいほど、前記長手方向の寸法が短い、前記配線パターン群と
を具備してなることを特徴とする半導体装置。
【請求項３】
前記少なくとも一つ以上の配線パターンＮｐの本数が、前記少なくとも一つ以上の配線パターンＮｑの本数よりも少ない場合、前記ｑの値が最も小さい前記配線パターンＮｑの前記長手方向の寸法は、前記ｐの値が最も大きい前記配線パターンＮｐの前記長手方向の寸法よりも大きく、
前記少なくとも一つ以上の配線パターンＮｐの本数が、前記少なくとも一つ以上の配線パターンＮｑの本数よりも多い場合、前記ｑの値が最も小さい前記配線パターンＮｑの前記長手方向の寸法は、前記ｐの値が最も大きい前記配線パターンＮｐの前記長手方向の寸法よりも小さいことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記配線パターンＮｊ（ｊ≧１）のそれぞれにおいて、前記接続領域の幅が配線パターン幅よりも広いことを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
【請求項５】
前記配線パターン群は、ダミーパターンをさらに備えていることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項６】
前記ダミーパターンは、光近接効果補正の対象となるダミーパターンと、光近接効果補正の対象とならないダミーパターンとを含むことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記ダミーパターンはライン＆スペースパターンおよび前記ライン＆スペースパターンのサイズを規定する寸法よりも大きな寸法で規定されるサイズを有する大パターンを含むことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記配線パターンＮｊ（ｊ≧１）の接続領域と、前記配線パターンＮｊ＋１の接続領域とが、前記一方向に関して、オーバーラップしないように、前記Ｎ本の配線パターンが配置されていることを特徴とする請求項１ないし７のいずれか１項に記載の半導体装置。
【請求項９】
配線パターン群内のＮ（Ｎ≧２）本の配線パターンを配置する際の基準となる配線パターンＮ１を規定する工程であって、前記Ｎ本の配線パターンの各々は前記配線パターン群とは別の配線郡内の配線パターンと電気的に接続するための接続領域を含む、前記工程と、
前記配線パターンＮ１の長手方向とは異なる一方向に、少なくとも一つ以上の配線パターンＮｉ（ｉ≧２）を配置する工程であって、前記ｉの値が大きいほど前記配線パターンＮ１から離れた位置に、前記少なくとも一つ以上の配線パターンＮｉを配置する工程と、
前記ｉの値が大きいほど、前記少なくとも一つ以上の配線パターンＮｉの前記長手方向の寸法を長くする工程と
を含むことを特徴するパターンレイアウト作成方法。
【請求項１０】
配線郡内のＮ（Ｎ≧３）本の配線パターンを配置する際の基準となる配線パターンＮ１および配線パターンＮ１’とを規定する工程であって、前記配線パターンＮ１と前記配線パターンＮ１’とは長手方向が同じであり、該長手方向とは異なる一方向に前記配線パターンＮ１’は前記配線パターンＮ１から一定距離離れた位置に配置され、かつ、前記Ｎ本の配線パターンの各々は前記配線パターン群とは別の配線郡内の配線パターンと電気的に接続するための接続領域を含む、前記工程と、
前記Ｎ（Ｎ≧３）本の配線パターンから前記配線パターンＮ１および前記配線パターンＮ１’を除いた残りの配線パターンを、前記配線パターンＮ１と前記配線パターンＮ１’との間に配置する工程であって、少なくとも一つ以上の配線パターンＮｐ（２≦ｐ＜Ｎ）を前記ｐの値が大きいほど前記配線パターンＮ１から離れた位置に配置し、前記一つ以上の配線パターンＮｐを配置した後に、前記残りの配線パターン内に少なくとも一つ以上の配線パターンＮｑ（ｐ＜ｑ＜Ｎ）が残っている場合には、前記ｑの値が大きいほど前記配線パターンＮ１’から離れた位置、かつ、前記ｐの値が最も大きい前記配線パターンＮｐから一定距離離れた位置に、前記少なくとも一つ以上の配線パターンＮｑを配置する工程と、
前記ｐの値が大きいほど、前記少なくとも一つ以上の配線パターンＮｐの前記長手方向の寸法を長くし、かつ、前記少なくとも一つ以上の配線パターンＮｑが残っている場合には、前記ｑの値が大きいほど、前記少なくとも一つ以上の配線パターンＮｑの前記長手方向の寸法を小さくし、かつ、前記ｑの値が最も小さい前記配線パターンＮｑの前記長手方向の寸法を、前記ｐの値が最も大きい前記配線パターンＮｐの前記長手方向の寸法よりも大きくまたは小さくする工程と
を含むことを特徴するパターンレイアウト作成方法。
【請求項１１】
前記少なくとも一つ以上の配線パターンＮｐの本数が、前記少なくとも一つ以上の配線パターンＮｑの本数が少ない場合、前記ｑの値が最も小さい前記配線パターンＮｑの前記長手方向の寸法を、前記ｐの値が最も大きい前記配線パターンＮｐの前記長手方向の寸法よりも大きくし、
前記少なくとも一つ以上の配線パターンＮｐの本数が、前記少なくとも一つ以上の配線パターンＮｑの本数が多い場合、前記ｑの値が最も小さい前記配線パターンＮｑの前記長手方向の寸法を、前記ｐの値が最も大きい前記配線パターンＮｐの前記長手方向の寸法よりも小さくすることを特徴とする請求項１０に記載のパターンレイアウト作成方法。
【請求項１２】
前記配線パターンＮｊ（ｊ≧１）のそれぞれにおいて、前記接続領域の幅が配線パターン幅よりも広いことを特徴とする請求項９ないし１１のいずれか１項に記載のパターンレイアウト作成方法。
【請求項１３】
前記配線パターン群は、ダミーパターンをさらに備えていることを特徴とする請求項９ないし１２のいずれか１項に記載のパターンレイアウト作成方法。
【請求項１４】
前記ダミーパターンは、光近接効果補正の対象となるダミーパターンと、光近接効果補正の対象とならないダミーパターンとを含むことを特徴とする請求項１３に記載のパターンレイアウト作成方法。
【請求項１５】
前記光近接効果補正の対象となるダミーパターンはライン＆スペースパターンを含み、前記光近接効果補正の対象とならないダミーパターンは前記ライン＆スペースパターンのサイズを規定する寸法よりも大きな寸法で規定されるサイズを有する大パターンを含むことを特徴とする請求項１４に記載のパターンレイアウト作成方法。
【請求項１６】
前記配線パターンＮｋ（ｋ≧１）の接続領域と、前記配線パターンＮｋ＋１の接続領域とが、前記一方向に関して、オーバーラップしないように、前記Ｎ本の配線パターンが配置されていることを特徴とする請求項９ないし１５のいずれか１項に記載のパターンレイアウト作成方法。
【請求項１７】
露光光に対して透明基板と、
前記透明基板上に設けられ、請求項１ないし８のいずれかに１項に記載された配線パターン群の複数の配線パターンに対応したパターンと
を具備してなることを特徴とする露光マスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線パターン群を備えた半導体装置、配線パターン群内の複数の配線パターンのパターンレイアウト作成方法および露光マスクに関する。
【背景技術】
【０００２】
近年の半導体製造技術の進歩は非常に目覚ましい。現在、最小加工寸法が９０ｎｍの半導体デバイスが量産されている。半導体デバイスの微細化は、微細パターン形成技術の飛躍的な進歩により実現されている。代表的な微細パターン形成技術としては、マスクプロセス技術、リソグラフィプロセス技術、エッチングプロセス技術があげられる。
【０００３】
パターンサイズが十分大きい時代には、設計パターンと同じ形状のマスクパターンを備えたマスクを作成し、そのマスクを露光装置内にセットし、ウェハ上に塗布されたレジスト上にマスクパターンを転写することにより、ウエハ上に設計とおりのパターンを比較的容易に形成することができた。
【０００４】
しかし、パターンサイズの微細化が進んだ現在では、ウェハ上に設計とおりのパターンを形成することが困難となってきている。その理由としては、露光光の回折がウェハ上のパターンの寸法に及ぼす影響が大きくなったこと、微細パターンを精度良く形成するためのマスクを製造することが困難になってきていること、および、ウェハあるいはその上の膜（金属膜、絶縁膜、半導体膜）を微細加工することが困難になってきていることがあげられる。
【０００５】
設計パターンの忠実度を向上させるための技術として、光近接効果補正（Optical Proximity Correction : OPC）や、プロセス近接効果補正（Process Proximity Correction : PPC ）と呼ばれる補正方法が知られている。
【０００６】
ＯＰＣ、ＰＰＣ（以下、ＯＰＣも含めてＰＰＣと表現する。）の補正方法は、大きくルール・ベースＯＰＣと、モデル・ルールＯＰＣとに分類される。
【０００７】
ルール・ベースＯＰＣは、設計パターンの幅、もしくはパターン同士の最近接パターン間距離等に応じて、設計パターンを構成するエッジの移動量をルール（テーブル）として規定し、そのルール（テーブル）に従って、最適なエッジの移動量（補正量）を取得する方法である。
【０００８】
一方、モデル・ルールＯＰＣは、露光光の回折光強度分布を高精度に予測できるリソグラフィシミュレータを用いて、設計パターンと同じパターンがウェハ上に形成されるように、最適なエッジの移動量（補正量）を計算により取得する方法である。
【０００９】
ルール・ベースＯＰＣとモデル・ルールＯＰＣとを組み合わせることにより、より高精度な補正を実現する補正方法も提案されている。
【００１０】
近年では、ＯＰＣ（マスクパターンを補正する技術）のみならず、設計者が描いた設計パターンもあるルールに従って補正する技術、いわゆる、ターゲットＭＤＰ（Mask Data Processing）処理と呼ばれている補正方法も提案されている。
【００１１】
ターゲットＭＤＰ処理では、ウェハ上に形成することが困難であると予測される特定のパターン種については、そのパターン種がウェハ上に容易に形成されるように、そのパターン種が補正される。
【００１２】
ターゲットＭＤＰ処理では、最終的な設計パターンがもともとの設計者が描いたパターンと変わってしまう。そのため、予め設計者とパターンの変形のさせ方を合意した上で、ターゲットＭＤＰ処理を進める必要がある。したがって、ターゲットＭＤＰ処理の実施は煩雑である。
【００１３】
また、近年、リソグラフィプロセスでのプロセスマージンの確保が困難になってきている。そのため、より複雑に設計パターンを変形させるための技術がターゲットＭＤＰ処理には必要とされている。しかし、そのような変形技術の確立は困難である。
【００１４】
ところで、不揮発性半導体記憶装置の一つとして、ＮＡＮＤ型フラッシュメモリが知られている。ＮＡＮＤ型フラッシュメモリは、複数のメモリセルを直列に接続してなるメモリセルアレイを備えたものである。上記メモリセルは、フローティングゲートとコントロールゲートとが積層されたもＭＯＳ構造を備えている。ＮＡＮＤ型フラッシュメモリは、高集積化に適しているという利点を持っている。
【００１５】
しかし、上記のとおり、リソグラフィプロセスの進歩が半導体デバイスの微細化に十分には対応できていないことから、ＮＡＮＤ型フラッシュメモリの高集積化が困難になりつつあるのが現状である。具体的には、従来のＮＡＮＤ型フラッシュメモリの配線パターンのレイアウト（特許文献１）をそのまま縮小して、高集積化することは困難である。
【特許文献１】特開２００２−６４０４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、高集積化に有効な複数の配線パターンを含む配線パターン群を備えた半導体装置、前記配線パターン群内の複数の配線パターンのパターンレイアウト作成方法および前記配線パターン群を形成するための露光マスクを提供することにある。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記のとおりである。
【００１８】
すなわち、本発明に係る半導体装置は、半導体基板と、前記半導体基板に設けられ、Ｎ（Ｎ≧２）本の配線パターンを備えた配線パターン群であって、前記Ｎ本の配線パターンの各々の一端は、前記配線パターン群とは別の配線パターン郡内の配線パターンと電気的に接続するための接続領域を含み、前記Ｎ本の配線パターンは、配線パターンＮ１と、該配線パターンＮ１の長手方向と異なる一方向に配置された少なくとも一つ以上の配線パターンＮｉ（ｉ≧２）とを含み、該少なくとも一つ以上の配線パターンＮｉは、前記ｉの値が大きいほど、前記配線パターンＮ１から離れた位置に配置され、かつ、前記少なくとも一つ以上の配線パターンＮｉのうち、前記接続領域が同じ側の端にあるものについては、前記ｉの値が大きいほど、前記接続領域は前記長手方向に関してより遠い位置に配置される、前記配線パターン群とを具備してなることを特徴とする。
【００１９】
本発明に係る他の半導体装置は、半導体基板と、前記半導体基板に設けられ、Ｎ（Ｎ≧３）本の配線パターンを含む配線パターン群であって、前記Ｎ本の配線パターンの各々は、前記配線パターン群とは別の配線郡内の配線パターンと電気的に接続するための接続領域を含み、前記Ｎ本の配線パターンは、配線パターンＮ１と、該配線パターンＮ１の長手方向と異なる一方向に配置された二つ以上の配線パターンＮｉ（ｉ≧２）とを含み、該二つ以上の配線パターンＮｉは、前記ｉの値が大きいほど、前記配線パターンＮ１から離れた位置に配置され、かつ、前記二つ以上の配線パターンＮｉは、少なくとも一つ以上の配線パターンＮｐ（２≦ｐ＜Ｎ）と、少なくとも一つ以上の配線パターンＮｑ（ｐ＜ｑ≦Ｎ）とを含み、前記少なくとも一つ以上の配線パターンＮｐは、前記ｐの値が大きいほど、前記長手方向の寸法が長く、前記少なくとも一つ以上の配線パターンＮｑは、前記ｑの値が大きいほど、前記長手方向の寸法が短い、前記配線パターン群とを具備してなることを特徴とする。
【００２０】
本発明に係るパターンレイアウト作成方法は、配線パターン群内のＮ（Ｎ≧２）本の配線パターンを配置する際の基準となる配線パターンＮ１を規定する工程であって、前記Ｎ本の配線パターンの各々は前記配線パターン群とは別の配線郡内の配線パターンと電気的に接続するための接続領域を含む、前記工程と、前記配線パターンＮ１の長手方向とは異なる一方向に、少なくとも一つ以上の配線パターンＮｉ（ｉ≧２）を配置する工程であって、前記ｉの値が大きいほど前記配線パターンＮ１から離れた位置に、前記少なくとも一つ以上の配線パターンＮｉを配置する工程と、前記ｉの値が大きいほど、前記少なくとも一つ以上の配線パターンＮｉの前記長手方向の寸法を長くする工程とを含むことを特徴する。
【００２１】
本発明に係る他のパターンレイアウト作成方法は、配線郡内のＮ（Ｎ≧３）本の配線パターンを配置する際の基準となる配線パターンＮ１および配線パターンＮ１’とを規定する工程であって、前記配線パターンＮ１と前記配線パターンＮ１’とは長手方向が同じであり、該長手方向とは異なる一方向に前記配線パターンＮ１’は前記配線パターンＮ１から一定距離離れた位置に配置され、かつ、前記Ｎ本の配線パターンの各々は前記配線パターン群とは別の配線郡内の配線パターンと電気的に接続するための接続領域を含む、前記工程と、前記Ｎ（Ｎ≧３）本の配線パターンから前記配線パターンＮ１および前記配線パターンＮ１’を除いた残りの配線パターンを、前記配線パターンＮ１と前記配線パターンＮ１’との間に配置する工程であって、少なくとも一つ以上の配線パターンＮｐ（２≦ｐ＜Ｎ）を前記ｐの値が大きいほど前記配線パターンＮ１から離れた位置に配置し、前記一つ以上の配線パターンＮｐを配置した後に、前記残りの配線パターン内に少なくとも一つ以上の配線パターンＮｑ（ｐ＜ｑ＜Ｎ）が残っている場合には、前記ｑの値が大きいほど前記配線パターンＮ１’から離れた位置、かつ、前記ｐの値が最も大きい前記配線パターンＮｐから一定距離離れた位置に、前記少なくとも一つ以上の配線パターンＮｑを配置する工程と、前記ｐの値が大きいほど、前記少なくとも一つ以上の配線パターンＮｐの前記長手方向の寸法を長くし、かつ、前記少なくとも一つ以上の配線パターンＮｑが残っている場合には、前記ｑの値が大きいほど、前記少なくとも一つ以上の配線パターンＮｑの前記長手方向の寸法を小さくし、かつ、前記ｑの値が最も小さい前記配線パターンＮｑの前記長手方向の寸法を、前記ｐの値が最も大きい前記配線パターンＮｐの前記長手方向の寸法よりも大きくまたは小さくする工程とを含むことを特徴する。
【００２２】
本発明に係る露光マスクは、露光光に対して透明基板と、前記透明基板上に設けられ、本発明に係る配線パターン群複数の配線パターンに対応したパターンとを具備してなることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、高集積化に有効な複数の配線パターンを含む配線パターン群を備えた半導体装置、前記配線パターン群内の複数の配線パターンのパターンレイアウト作成方法および前記配線パターン群を形成するための露光マスクを提供することができるようになる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照しながら本発明の実施形態を説明する。
【００２５】
図１には、６５ｎｍ世代に対応する従来のＮＡＮＤ型フラッシュメモリのコントロールゲート配線パターン（ＣＧ配線パターン）のレイアウトが示されている。図１には、４つのＣＧ配線パターン１が示されている。
【００２６】
ＣＧ配線パターン１は、ＣＧ配線パターンの本体である部分（ゲートパターン部）と、ゲートパターン部を他の層の配線パターンと電気的に接続するための部分（ゲート引き出し部）とを備えている。図１においては、破線の右側がゲートパターン部（メインパターン部）、破線の左側がゲート引き出し部である。
【００２７】
ゲートパターン部とゲート引き出し部との境は、一般には、露光の影響（露光裕度）に基づいて決定される。一般には、ゲートパターン部は、ゲート引き出し部よりも、露光の影響が少ない領域（露光裕度が大きい領域）内に設けられる。
【００２８】
ゲート引き出し部は、フリンジ２と呼ばれる部分を備えている。フリンジ２内において他の層の配線パターンとコンタクトが取られる。図中、参照符号３はフリンジ２と他の層の配線パターンとの間のコンタクト部を示している。以下、ゲート引き出し部のフリンジ２を除いた部分を引き出し配線部という。
【００２９】
フリンジ２の面積が小さいと、露光時の合わせずれ等の原因によって、コンタクト不良が生じる恐れがある。したがって、フリンジ２の面積には、ある程度の大きさが求められる。しかし、これは微細化（高集積化）の妨げとなる。
【００３０】
図１に示されるように、４つのＣＧ配線パターン１のゲート引き出し部は、不規則なパターンレイアウトとなっている。それは、必要な大きさの面積を有するフリンジ２が配置されるように、４つのＣＧ配線パターン１のレイアウト（ＣＧ配線パターンレイアウト）が決定された結果である。
【００３１】
一方、近年になって、微細なＣＧ配線パターンは、変形照明を用いたリソグラフィプロセスにより、形成されるようになってきている。変形照明を用いたリソグラフィプロセスにとって、Ｌ＆Ｓ以外のパターンレイアウト、つまり、不規則なパターンレイアウトを形成することは非常に困難である。
【００３２】
上述したとおり、図１に示されたＣＧ配線パターンレイアウトの規則性は、フリンジ２の配置の関係上、崩れている。したがって、図１に示されたゲート引き出し部を、変形照明を用いたリソグラフィプロセスにより形成することは、非常に困難である。すなわち、従来の変形照明を用いたリソグラフィプロセスと従来のＣＧ配線パターンレイアウトとの相性は悪い。
【００３３】
ところで、ＮＡＮＤ型フラッシュメモリでは、高電圧が印加されたＣＧ配線パターン（第１のＣＧ配線パターン）と電圧が印加されてないＣＧ配線パターン（第２のＣＧ配線パターン）とが隣接する状態が起こり得る。
【００３４】
このとき、第１のＣＧ配線パターンに印加された高電圧が第２のＣＧ配線パターンに影響を与えたり、あるいは、第１のＣＧ配線パターンと第２のＣＧ配線パターンとの間に絶縁破壊が起こる恐れがある。
【００３５】
そのため、少なくとも第１のＣＧ配線パターンの高電圧が印加される部分と第２のＣＧ配線パターンとの間隔が、上記不都合（絶縁破壊等）が起こらない大きさになるように、第１のＣＧ配線パターンと第２のＣＧ配線パターンとは配置される必要がある。しかし、これは微細化（高集積化）の妨げとなる。
【００３６】
また、コンタクトホールと素子分離領域（ＳＴＩ）との間に合わせずれが生じた場合、素子分離領域上に達するコンタクトプラグが形成される恐れがある。この場合、素子分離領域に電圧が印加されるという不都合が生じる。
【００３７】
上記不都合を防止するためには、生じる得る合わせずれ分に相当する分だけ、フリンジのサイズを大きくする必要がある。しかし、これは高集積化の妨げとなる。
【００３８】
本実施形態では、メモリセルの高集積化（微細化）が進んでも、ウエハ上に半導体メモリ集積回路を実現するために有効な複数の配線パターン（ここではコントロールＣＧ配線パターン）を含む配線パターン群を備えたＮＡＮＤ型フラッシュメモリについて説明する。
【００３９】
ここでは、４５ｎｍ世代のＮＡＮＤ型フラッシュメモリについて説明する。そのため、ＮＡＮＤ型フラッシュメモリを製造するためのフォトリソグラフィプロセスには、変形照明が用いられる。本実施形態は、６５ｎｍ世代、５５ｎｍ世代、あるいは４５ｎｍ世代よりも微細化（高集積化）が進んだ世代のＮＡＮＤ型フラッシュメモリにも適用できる。微細化（高集積化）の程度によっては、変形照明を用いずに済む場合もある。一般には、微細化（高集積化）が進んだ世代においては、変形照明を用いる必要がある。
【００４０】
図２は、本実施形態のＣＧ配線パターンレイアウトを示す平面図である。選択ゲート（select gate）１０，１１、３２本のＣＧ配線ゲートパターンＰ（Ｐ１−Ｐ７，Ｐ１’−Ｐ２５’）を含む配線パターン群は、半導体基板（ウェハ）１３の上方に配置されている。
【００４１】
３２本のＣＧ配線ゲートパターンＰは、選択ゲート１０，１１の間に、一定のピッチで配置されている。ピッチは必ずしも一定である必要ない。３２本のＣＧ配線ゲートパターンＰの長手方向は同じであり、該長手方向と垂直な方向に３２本のＣＧ配線ゲートパターンＰは配置されている。図２において、簡単のため、参照符号Ｐ１’−Ｐ２５’のうち、Ｐ１’，Ｐ２’，Ｐ３’，Ｐ２５’のみが記載されている。
【００４２】
選択ゲート１０下に配置されているＣＧ配線パターンＰ１−Ｐ７は、下側に配置されたものほど、ゲートパターン部の長手方向の寸法が長くなっている。
【００４３】
ＣＧ配線パターンＰ２のゲートパターン部の長手方向の寸法は、一定寸法だけ、ＣＧ配線パターンＰ１のゲートパターン部の長手方向の寸法よりも長い。同様に、ＣＧ配線パターンＰ３のゲートパターン部の長手方向の寸法は、一定寸法だけ、ＣＧ配線パターンＰ２のゲートパターン部の長手方向の寸法よりも長い。
【００４４】
すなわち、ＣＧ配線パターンＰｉ（ｉ＝２−７）のゲートパターン部の長手方向の寸法は、一定寸法だけ、ＣＧ配線パターンＰｉ−１のゲートパターン部の長手方向の寸法よりも長くなっている。
【００４５】
ＣＧ配線パターンＰｉのゲートパターン部の長手方向の寸法とＣＧ配線パターンＰｉ−１のゲートパターン部の長手方向の寸法との差（一定寸法）は、各ｉで必ずしも同じである必要はない。
【００４６】
ＣＧ配線パターンＰ１よりも一定寸法だけ長いＣＧ配線パターンＰ２の部分上には、ＣＧ配線パターンＰ１のゲート引き出し部が配置されている。同様に、ＣＧ配線パターンＰ２よりも一定寸法だけ長いＣＧ配線パターンＰ３の部分上には、ＣＧ配線パターンＰ２のゲート引き出し部が配置されている。
【００４７】
すなわち、ＣＧ配線パターンＰｉ−１よりも一定寸法だけ長いＣＧ配線パターンＰｉの部分上（オープン・スペース内）には、ＣＧ配線パターンＰｉのゲート引き出し部が配置されている。したがって、ＣＧ配線パターンＰｉ−１のゲート引き出し部とＣＧ配線パターンＰｉのゲート引き出し部とが、ＣＧ配線パターンＰの配列方向に関して、オーバーラップしないように、ＣＧ配線パターンＰ１−Ｐ７は配置されることになる。
【００４８】
一方、選択ゲート１１上に配置されているＣＧ配線パターンＰ１’−Ｐ２５’は、上側に配置されたものほど、ゲートパターン部の長手方向の寸法が長くなっている。
【００４９】
ＣＧ配線パターンＰ２’のゲートパターン部の長手方向の寸法は、一定寸法だけ、ＣＧ配線パターンＰ１’のゲートパターン部の長手方向の寸法よりも長い。同様に、ＣＧ配線パターンＰ３’のゲートパターン部の長手方向の寸法は、一定寸法だけ、ＣＧ配線パターンＰ２’のゲートパターン部の長手方向の寸法よりも長い。
【００５０】
すなわち、ＣＧ配線パターンＰｊ’（ｊ＝２−２５）のゲートパターン部の長手方向の寸法は、一定寸法だけ、ＣＧ配線パターンＰｊ−１’のゲートパターン部の長手方向の寸法よりも長くなっている。
【００５１】
ＣＧ配線パターンＰｊ’のゲートパターン部の長手方向の寸法とＣＧ配線パターンＰｊ−１’のゲートパターン部の長手方向の寸法との差（一定寸法）は、各ｊで必ずしも同じである必要はない。
【００５２】
ＣＧ配線パターンＰ１’よりも一定寸法だけ長いＣＧ配線パターンＰ２’の部分上には、ＣＧ配線パターンＰ１’のゲート引き出し部が配置されている。同様に、ＣＧ配線パターンＰ２’よりも一定寸法だけ長いＣＧ配線パターンＰ３’の部分上には、ＣＧ配線パターンＰ２’のゲート引き出し部が配置されている。
【００５３】
すなわち、ＣＧ配線パターンＰｊ−１’よりも一定寸法だけ長いＣＧ配線パターンＰｊ’の部分上（オープン・スペース内）には、ＣＧ配線パターンＰｊのゲート引き出し部が配置されている。したがって、ＣＧ配線パターンＰｊ−１’のゲート引き出し部とＣＧ配線パターンＰｊ’のゲート引き出し部とが、ＣＧ配線パターンＰの配列方向に関して、オーバーラップしないように、ＣＧ配線パターンＰ１’−Ｐ２５’は配置されることになる。
【００５４】
本実施形態のＣＧ配線パターンレイアウトは、上から下に配置された７個のゲート引き出し部と、下から上に配置された２５個のゲート引き出し部とによって構成された、非対称な山型のパターンレイアウトを備えている。このようなパターンレイアウトを採用する理由を以下に述べる。
【００５５】
図３には、上から下に配置されたゲート引き出し部の個数と下から上に配置されたゲート引き出し部の個数とが同じである、対称な山型のパターンレイアウトが示されている。すなわち、ＣＧ配線パターンＰ４を中心にして上下対称に配置された複数のゲート引き出し部を備えたＣＧ配線パターンレイアウトが示されている。
【００５６】
ＣＧ配線パターンＰ４の引き出し配線部の上下には、隣接するＣＧ配線パターンＰ３，Ｐ５のフリンジ２が配置されている。この場合、リソグラフィマージンが不十分となり、ＣＧ配線パターンＰ４の引き出し配線部とＣＧ配線パターンＰ３，Ｐ５のフリンジ２とが接触する恐れがある。
【００５７】
図４には、上から下に配置されたゲート引き出し部の個数と下から上に配置されたゲート引き出し部の個数とが異なる、非対称な山型のパターンレイアウトが示されている。これは、図２のＣＧ配線パターンレイアウトを簡略したものに相当する。 
ＣＧ配線パターンＰ２の引き出し配線部上には、それに隣接したＣＧ配線パターンＰ１のフリンジ２が配置されているが、ＣＧ配線パターンＰ２の引き出し配線部下には、それに隣接したＣＧ配線パターンＰ３のフリンジ２は配置されていない。ＣＧ配線パターンＰ３の引き出し配線部の上下には、それに隣接したＣＧ配線パターンＰ３，５のフリンジ２は配置されていない。ＣＧ配線パターンＰ４の引き出し配線部下には、それに隣接したＣＧ配線パターンＰ５のフリンジ２が配置されているが、ＣＧ配線パターンＰ４の引き出し配線部上には、それに隣接したＣＧ配線パターンＰ３のフリンジ２は配置されていない。すなわち、引き出し配線部がそれに隣接した上下二つのＣＧ配線パターンのフリンジで挟まれたＣＧ配線パターンは存在しない。
【００５８】
図４のＣＧ配線パターンレイアウトの場合、必要なリソグラフィマージンが取れることが確認された。図５に示すように、一方向に対して長手方向の寸法が単調に増大する鋸形状のＣＧ配線パターンレイアウトの場合でも同様に必要なリソグラフィマージンが取れることが確認された。
【００５９】
本実施形態の場合、図６に示すように、ＣＧ配線パターンＰの引き出し部の一方の端部側の領域Ｒ内にフリンジが配置される。そのため、ＣＧ配線パターンＰの引き出し部の一方および他方の端部の間では、周期性（対称性）が崩れることになる。この場合、両端部においてリソグラフィマージンが低下する。これによって必要なリソグラフィマージンを確保できなくなる場合には、図７に示すＣＧ配線パターンレイアウトを採用すると良い。
【００６０】
図７のＣＧ配線パターンレイアウトは以下のような処理（１）−（３）が施されたものである。
【００６１】
（１）フリンジ２と隣接するＣＧ配線パターンＰとの間の距離Ｌを広げる。
【００６２】
（２）フリンジ２とＣＧ配線パターンとを斜めに傾いたパターンを含む接続部（引き出し配線部）４で接続する。
【００６３】
（３）フリンジ２の角部を斜め形状にする。図７では、フリンジ２の一つの角部Ｃが斜め形状となっているが、複数の角部が斜め形状になっていても構わない。
【００６４】
図７のＣＧ配線パターンレイアウトには、上記処理（１）−（３）以外の図示されていない処理が施されている。具体的には、フリンジ２のサイズを露光条件によってさらに調整する処理、接続部（引き出し配線部）４の近傍でＣＧ配線パターンの太さを変化させる処理などがあげられる。
【００６５】
これらの全ての処理を必ずしも行う必要はなく、必要なリソグラフィマージンを確保できる範囲で、取捨選択することができる。
【００６６】
図２のＣＧ配線パターンレイアウトの作成方法の一例を以下に示す。
【００６７】
まず、ＣＧ配線郡内の３２本のＣＧ配線パターンＰ１−Ｐ７，Ｐ１’−Ｐ２５’を配置する際の基準となる配線パターンＰ１および配線パターンＰ１’とが規定される。ＣＧ配線パターンＰ１とＣＧ配線パターンＰ１’とは長手方向が同じであり、該長手方向とは異なる一方向にＣＧ配線パターンＰ１’はＣＧ配線パターンＰ１の下に配置される。３２本のＣＧ配線パターンＰ１−Ｐ７，Ｐ１’−Ｐ２５’の各々は、前記ＣＧ配線パターン群とは異なる配線パターン群内の配線パターンと電気的に接続するためのフリンジを含む。前記ＣＧ配線パターン群と前記配線パターン群とは互いに異なる層に配置されている。
【００６８】
次に、３２本のＣＧ配線パターンＰ１−Ｐ７，Ｐ１’−Ｐ２５’からＣＧ配線パターンＰ１，Ｐ１’を除いた残りの配線パターンが、ＣＧ配線パターンＰ１とＣＧ配線パターンＰ１’との間に配置される。このとき、６本のＣＧ配線パターンＰ２−Ｐ７（Ｐｉ）はｉの値が大きいほどＣＧ配線パターンＰ１から離れた位置に配置され、かつ、２４本のＣＧ配線パターンＰ２’−Ｐ２５’（Ｐｊ’）は、ｊの値が大きいほどＣＧ配線パターンＰ１’から離れた位置、かつ、ＣＧ配線パターンＰ７よりも下の位置（ＣＧ配線パターンＰ７から一定距離離れた位置）に配置される。
【００６９】
最後に、ｉの値が大きいほど、ＣＧ配線パターンＰ２−Ｐ７（Ｐｉ）の長手方向の寸法を長くし、かつ、ｊの値が大きいほど、ＣＧ配線パターンＰ２’−Ｐ２５’の長手方向の寸法を大きくし、かつ、ＣＧ配線パターンＰ２５’の長手方向の寸法を、ＣＧ配線パターンＰ７の長手方向の寸法よりも大きくする。
【００７０】
本実施形態では、ＣＧ配線パターンＰ２５’の長手方向の寸法が、ＣＧ配線パターンＰ７の長手方向の寸法よりも長いが、逆に、ＣＧ配線パターンＰ７の長手方向の寸法が、ＣＧ配線パターンＰ２５’の長手方向の寸法よりも長くなるように、３２本のＣＧ配線パターンＰ１−Ｐ７，Ｐ１’−Ｐ２５’を配置しても構わない。
【００７１】
一般には、上から配置されるＣＧ配線パターンの本数（ここでは７本）と、下から配置されるＣＧ配線パターンの本数（ここでは２５本）とを比べて、本数が多い方の複数のＣＧ配線パターン側の方が上記長手方向の寸法は大きくなる。本数が多い方の複数のＣＧ配線パターンのフリンジのサイズを、本数が少ない方の複数のＣＧ配線パターンのフリンジのサイズよりも小さくできる場合には、上記長手方向の寸法の大小関係は逆にすることも可能である。特に、上から配置されるＣＧ配線パターンの本数と、下から配置されるＣＧ配線パターンの本数との差が小さい場合には、上記長手方向の寸法の大小関係を逆にしやすい。
【００７２】
また、ここでは、３２本のＣＧ配線パターンを７本（上から配置されるＣＧ配線パターンの本数）と２５本（下から配置されるＣＧ配線パターンの本数）に分けて非対称な山型のレイアウトを作成したが、３２本のＣＧ配線パターンを１本と３１本とに分ける場合には、下から配置されるＣＧ配線パターンの本数はゼロとなる。すなわち、基準となる配線パターンＰ１’は規定されるが、配線パターンＰ１’から上に向かって配置されるＣＧ配線パターンはない。
【００７３】
次に、図５のＣＧ配線パターンレイアウトの作成方法の一例を以下に示す。
【００７４】
まず、ＣＧ配線パターン群内の４本のＣＧ配線パターンＰ１−Ｐ４を配置する際の基準となる配線パターンＰ１が規定される。４本のＣＧ配線パターンＰ１−Ｐ４の各々は前記ＣＧ配線パターン群と異なる配線郡内配線パターンと電気的に接続するためのフリンジ２を含む。前記ＣＧ配線パターン群と前記配線パターン群とは互いに異なる層に配置されている。
【００７５】
次に、ＣＧ配線パターンＰ１の長手方向とは異なる一方向に、３本のＣＧ配線パターンＮｉ（ｉ＝２，３，４）が配置される。このとき、ｉの値が大きいほどＣＧ配線パターンＮ１から離れた位置に、３本のＣＧ配線パターンＮｉは配置される。
【００７６】
最後に、ｉの値が大きいほど、３本のＣＧ配線パターンＮｉの長手方向の寸法を長くする。
【００７７】
ところで、ゲートパターン部およびフリンジに対する光強度のコントラストは、ゲートパターン部のスペース部内にダミーパターンを配置することにより、向上させることができる。図８はこのことを示す実験結果（光強度分布）である。
【００７８】
図８には、ダミーパターンなし（被覆率０％）、ダミーパターンあり（被覆率５０％）およびダミーパターンあり（被覆率１００％）の三つのＣＧ配線パターンレイアウトの光強度分布の位置依存性が示されている。
【００７９】
ＣＧ配線パターンレイアウトの光強度分布は、ＣＧ配線パターンレイアウトに対してＯＰＣを施し、該ＯＰＣを施して得られたＣＧ配線パターンレイアウトのマスクデータを用いて光学像計算を行い、該光学計算の結果に基づいてウエハ上の光強度分布を算出することにより、取得された。
【００８０】
図９（ａ）−９（ｃ）には、ダミーパターンなし（被覆率０％）、ダミーパターンあり（被覆率５０％）およびダミーパターンあり（被覆率１００％）の三種類のＣＧ配線パターンレイアウトの平面図が示されている。図１０（ａ）−１０（ｃ）には、図９（ａ）−９（ｃ）のＣＧ配線パターンレイアウトを三次元的に示した斜視図が示されている。
【００８１】
図８の光強度分布は、図９（ａ）−９（ｃ）において、太い破線で囲まれた領域（フリンジ近傍を含む領域）内の横方向（Ｘ方向）に延びた細い破線上における光強度分布方向を示している。
【００８２】
図８から、ゲートパターン部およびフリンジに対する光強度のコントラストは、ダミーパターンなし（被覆率０％）、ダミーパターン（被覆率１００％）、ダミーパターン（被覆率５０％）の順で向上していることが分かった。すなわち、ゲートパターン部のスペース部内に、ゲートパターン部と同程度の周期を有するＬ＆Ｓパターン（ダミーパターン）を配置することにより、コントラストが高くなり、特に、被覆率５０％のダミーパターンを配置することにより、最もコントラストが高くなることが確認された。
【００８３】
レチクル作成時のＥＢ露光時間を低減させるためには、必要なところだけに微細なダミーパターン（ゲートパターン部と同程度の周期を有するＬ＆Ｓパターン）を配置し、その他のところには大きなダミーパターン（大型ダミーパターン）を配置すると良い。大型ダミーパターンは、上記Ｌ＆Ｓパターンのスペース幅（ライン幅）よりも大きな寸法で規定されるパターンを含むものである。
【００８４】
図１１−図２０に、実施形態の他のＣＧ配線パターンレイアウトの平面図を示す。
【００８５】
図１１はＯＰＣが施されるダミーパターン（ＯＰＣ対象ダミーパターン）ＤＰ１とＯＰＣが施されないダミーパターン（ＯＰＣ非対称ダミーパターン）ＤＰ２を含むＣＧ配線パターンレイアウトを示している。図１１の例では、ＯＰＣ非対称ダミーパターンＤＰ２の対象となるダミーパターンは限定されていない。
【００８６】
図１２は、ＯＰＣ対象ダミーパターンＤＰ１およびＯＰＣ非対称ダミーパターンＤＰ２’を含む、ＣＧ配線パターンレイアウトを示している。ＯＰＣ非対称ダミーパターンＤＰ２’の対象となるダミーパターンは、大型ダミーパターンを含む。大型ダミーパターンにＯＰＣを施さないことにより、ＯＰＣの処理時間を短縮できる。ＭＤＰを行う場合、大型ダミーパターンにＭＤＰを施さないことにより、ＭＤＰの処理時間を短縮できる。
【００８７】
図１３は、短冊状のダミーパターンＤＰ３を含む、ＣＧ配線パターンレイアウトを示している。
【００８８】
図１４は、ダミーパターンを含まない他のＣＧ配線パターンレイアウトを示している。
【００８９】
図１５は、選択ゲート１０，１１間に配置されたＳＲＡＦ（Sub Resolution Assist Feature）用のパターン（補助パターン）ＳＰを含む、ＣＧ配線パターンレイアウトを示している。図１５に示されたＣＧ配線パターンレイアウトは、露光マスク上のレイアウトであるが、その他の実施形態のＣＧ配線パターンレイアウトは、ウェハ上のレイアウトでも構わないし、あるいは露光マスク上のレイアウトでも構わない。
【００９０】
図１６は、選択ゲート１０，１１の端がＣＧ配線パターンのゲートパターン部の長手方向にシフトしたＣＧ配線パターンレイアウトを示している。
【００９１】
図１７は、１５本のＣＧ配線パターンが周期的に配置されているＣＧ配線パターンレイアウトを示している。その他に、１６、６４または３２（１６または３２の整数倍）本のＣＧ配線パターンが周期的に配置されているＣＧ配線パターンレイアウトでも構わない。さらに、８本のＣＧ配線パターンが周期的に配置されているＣＧ配線パターンレイアウトでも構わない。すなわち、ＣＧ配線パターンの本数は特に限定されない。
【００９２】
図１８は、フリンジ２が左右に分配されて配置されているＣＧ配線パターンレイアウトを示している。
【００９３】
図１９は、ＣＧ配線パターンの左端部および右端部にゲート引し出し部（フリンジ２）が交互に配置されたＣＧ配線パターンレイアウトを示している。図１９では、１本のＣＧ配線毎にゲート引し出し部（フリンジ２）が左右入れ替わっているが、２本以上のＣＧ配線毎に左右入れ替えても構わない。
【００９４】
図２０は、１ブロック単位でゲート引し出し部（フリンジ２）の配置位置が左右入れ替わっているＣＧ配線パターンレイアウトを示している。２ブロック以上を単位にしても構わない。１ブロック中のＣＧ配線パターンの本数は３２本以外でも構わない。
【００９５】
図２１は、図４に示した鋸形状のＣＧ配線パターンレイアウトよりも詳細な鋸形状のＣＧ配線パターンレイアウトを示している。
【００９６】
図２２は、図５に示したＣＧ配線パターンレイアウトの変形例を示している。図５では複数のＣＧ配線パターンのフリンジ２と反対側の端部の位置は揃っているが、図２２では揃っていない。図２２では、選択ゲートＳＧ１１に最も近いＣＧ配線パターンＰ（基準ＣＧ配線パターン）から離れたＣＧ配線パターンＰのフリンジ２ほど、配線長手方向に関してより遠い位置に配置されている。つまり、フリンジ２側だけを見ると、基準ＣＧ配線パターンから離れたＣＧ配線パターンＰほど、長手方向の寸法が長くなっている。
【００９７】
図２３は、図５に示したＣＧ配線パターンレイアウトの他の変形例を示している。図５では複数のＣＧ配線パターンのフリンジ２は全て同じ側（左側）に配置されている。しかし、図５では複数のＣＧ配線パターンのフリンジ２のフリンジ２は一つ置きに左右が入れ替わって配置されている。さらに、フリンジ２が同じ側に配置された複数のＣＧ配線パターンについて見ると、図２２と同様に、基準ＣＧ配線パターンから離れたＣＧ配線パターンＰのフリンジ２ほど、配線長手方向に関してより遠い位置に配置されている。図５ではフリンジ２は一つ置きに左右が入れ替わって配置されているが、二つ置き以上、あるいは一つ置きと二つ置き以上が混在していても構わない。
【００９８】
以上の説明では、変形の種類については特に言及しなかったが、二つ目照明、四つ目のいずれでも構わない。すなわち、本実施形態のレイアウトは、変形照明の種類に関係なく有効である。
【００９９】
図２４（ａ）および２４（ｂ）に、変形照明の照明形状の例を示す。図２４（ａ）に示された照明形状２１には、二つ目照明に対応した二つの照明２２が含まれている。図２４（ａ）に示された照明形状２１には、二つの照明２２の他に、四つの照明２３が含まれている。これらの四つの照明２３は、二つ目照明の補助に用いられる。
【０１００】
また、本実施形態は、変形照明を用いたリソグラフィプロセスだけではなく、光の偏向状態を調整することにより解像度を向上させるリソグラフィプロセスを用いた場合にも有効である。具体的には、液浸露光を用いたリソグラフィプロセスがあげられる。
【０１０１】
また、本実施形態の露光マスクは、透明基板と、該当透明基板上に設けられ、本実施形態のＣＧ配線パターンレイアウトに対応したパターンとを備えている。前記透明基板は、例えば、ガラス基板である。上記パターンは、例えば、Ｃｒ膜等の遮光膜を含む膜で形成されたものである。前記ＣＧ配線パターンレイアウトに対応した部分に前記膜が前記透明基板上に存在する。
【０１０２】
また、本実施形態では、ＣＧ配線パターンレイアウトについて説明したが、本発明は、他のＮＡＮＤ型フラッシュメモリ内の他の配線パターンのレイアウトに対しても有効である。さらに、本発明は、ＮＡＮＤ型フラッシュメモリ以外の半導体装置内の配線パターンのレイアウトに対しても有効である。
【０１０３】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【０１０４】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【図面の簡単な説明】
【０１０５】
【図１】従来のＮＡＮＤ型フラッシュメモリのコントロールゲート（ＣＧ）配線パターンのレイアウトを示す平面図。
【図２】実施形態のＮＡＮＤ型フラッシュメモリのＣＧ配線パターンのレイアウトを示す平面図。
【図３】非対称なＣＧ配線パターンのレイアウトを示す平面図。
【図４】実施形態の対称なＣＧ配線パターンのレイアウトを示す平面図。
【図５】実施形態の他の対称なＣＧ配線パターンのレイアウトを示す平面図。
【図６】実施形態のフリンジの配置領域を説明するための図。
【図７】実施形態のリソグラフィのマージンの低下が防止されたＣＧ配線パターンのレイアウトを示す平面図。
【図８】ダミーパターンの効果を説明するための光強度分布を示す図。
【図９】ダミーパターンを含むＣＧ配線パターンおよびダミーパターンを含まないＣＧ配線パターンのレイアウトを示す平面図。
【図１０】ダミーパターンを含むＣＧ配線パターンおよびダミーパターンを含まないＣＧ配線パターンのレイアウトを示す斜視図。
【図１１】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図１２】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図１３】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図１４】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図１５】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図１６】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図１７】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図１８】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図１９】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図２０】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図２１】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図２２】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図２３】実施形態の他のＣＧ配線パターンのレイアウトを示す平面図。
【図２４】変形照明の照明形状を示す平面図。
【符号の説明】
【０１０６】
１…ゲートパターン、２…フリンジ、３…コンタクト部、４…引き出し配線部、１０，１１…選択ゲート、１３…半導体基板、ＤＰ１，ＤＰ２，ＤＰ２’，ＤＰ３…ダミーパターン、Ｐ，Ｐ１−Ｐ７，Ｐ１’−Ｐ２５’…ＣＧパターン、ＳＰ…補助パターン。
【図１】
2006173186.tif 000003
【図２】
2006173186.tif 000004
【図３】
2006173186.tif 000005
【図４】
2006173186.tif 000006
【図５】
2006173186.tif 000007
【図６】
2006173186.tif 000008
【図７】
2006173186.tif 000009
【図８】
2006173186.tif 000010
【図９】
2006173186.tif 000011
【図１０】
2006173186.tif 000012
【図１１】
2006173186.tif 000013
【図１２】
2006173186.tif 000014
【図１３】
2006173186.tif 000015
【図１４】
2006173186.tif 000016
【図１５】
2006173186.tif 000017
【図１６】
2006173186.tif 000018
【図１７】
2006173186.tif 000019
【図１８】
2006173186.tif 000020
【図１９】
2006173186.tif 000021
【図２０】
2006173186.tif 000022
【図２１】
2006173186.tif 000023
【図２２】
2006173186.tif 000024
【図２３】
2006173186.tif 000025
【図２４】
2006173186.tif 000026