(57)【要約】【課題】  異種の無線通信システムの通信を高速かつ継ぎ目無く切り替える方法を提供すること。【解決手段】  複数のＣＰＵ、ＦＰＧＡを備えたソフトウェア無線機を用いた異なる無線通信システム間の通信切り替え方法を提供する。一方のＣＰＵ及びプログラマブル電子素子群が、現在の無線通信を行いながら通信状態値を測定する。その値が第１の閾値よりも悪化した場合には、他のＣＰＵ、ＦＰＧＡに対して現在の無線通信システムのプログラムを書き込んで通信可能な次候補の無線通信システムを探索する。次候補無線通信システムが見つかると、その状態で待機し、さらに、現在の通信状態値が第２の閾値よりも悪化すると、該次候補無線通信システムに現在の無線通信システムを切り替える。【選択図】 図１
2006173665.tif 000002
【特許請求の範囲】
【請求項１】
中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボードから構成されるソフトウェア無線機における異なる無線通信システム間の通信切り替え方法であって、
ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る該中央制御信号処理装置には複数のＣＰＵを備えると共に、
物理層もしくは物理層と物理層よりもＯＳＩ階層モデルの上の層のうち高速で信号処理を必要とする部分の信号処理を司る該プログラマブル信号処理装置には、複数のプログラマブル電子素子群（１群は単数又は複数のプログラマブル電子素子から構成される）を備え、
一方のＣＰＵ及びプログラマブル電子素子群が、現在の無線通信を行いながら、
現在の無線通信システムにおける所定の通信状態値を測定する工程、
該通信状態値が第１の閾値よりも悪化した場合には、
他の少なくともいずれかのＣＰＵ及びプログラマブル電子素子群に対して現在の無線通信システムとは異なる無線通信システムに係るプログラムを書き込んで通信可能な次候補の無線通信システムを探索する工程、
該次候補無線通信システムが見つかると、その状態で待機をする工程、
さらに、現在の無線通信システムにおける所定の通信状態値が、第１の閾値よりも状態の悪い第２の閾値よりも悪化すると、
該次候補無線通信システムを構成するＣＰＵ及びプログラマブル電子素子群に現在の無線通信システムを切り替える工程
を含むことを特徴とするソフトウェア無線機における無線通信システム切り替え方法。
【請求項２】
前記所定の通信状態値が、受信電力値、ビット誤り率値、パケット誤り率値のいずれかである
請求項１に記載のソフトウェア無線機における無線通信システム切り替え方法。
【請求項３】
前記第１の閾値及び第２の閾値の少なくともいずれかがユーザーによって選択される
請求項１又は２に記載のソフトウェア無線機における無線通信システム切り替え方法。
【請求項４】
前記通信可能な次候補の無線通信システムを探索する工程において、複数の次候補無線通信システムが見つかった場合に、
あらかじめ定義された優先順位に従って最も順位の高い無線通信システムを次候補無線通信システムと選択した後、
当該次候補無線通信システムに設定した状態で待機をする工程に進む
請求項１ないし３のいずれかに記載のソフトウェア無線機における無線通信システム切り替え方法。
【請求項５】
前記あらかじめ定義された優先順位として、通信料金の安い順に従って最も順位の高い無線通信システムを次候補無線通信システムと選択することを特徴とする
請求項４に記載のソフトウェア無線機における無線通信システム切り替え方法。
【請求項６】
前記あらかじめ定義された優先順位として、通信速度の速い順に従って最も順位の高い無線通信システムを次候補無線通信システムと選択することを特徴とする
請求項４に記載のソフトウェア無線機における無線通信システム切り替え方法。
【請求項７】
中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボードから構成されるソフトウェア無線機であって、該ソフトウェア無線機には、
ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る該中央制御信号処理装置には複数のＣＰＵを備えると共に、
物理層もしくは物理層と物理層よりもＯＳＩ階層モデルの上の層のうち高速で信号処理を必要とする部分の信号処理を司る該プログラマブル信号処理装置には、複数のプログラマブル電子素子群（１群は単数又は複数のプログラマブル電子素子から構成される）を備え、
無線通信ボードに、現在の無線通信システムにおける所定の通信状態値を測定する通信状態測定手段と、
中央制御信号処理装置に、予め第１の閾値及びそれよりも通信状態値が悪い第２の閾値を設定し、該通信状態値が各閾値よりも悪化したことを検出する検出手段と、
中央制御信号処理装置に、検出手段により通信状態値が第１の閾値よりも悪化したことを検出すると、他の少なくともいずれかのＣＰＵ及びプログラマブル電子素子群に対して現在の無線通信システムとは異なる無線通信システムに係るプログラムを書き込んで通信可能な次候補の無線通信システムを探索する次候補無線通信システム探索手段と、
現在の無線通信システムにおける所定の通信状態値が、検出手段により第２の閾値よりも悪化したことを検出すると、該次候補無線通信システムを構成するＣＰＵ及びプログラマブル電子素子群に現在の無線通信システムを切り替える無線通信システム切り替え手段と
を備えたことを特徴とするソフトウェア無線機。
【請求項８】
前記所定の通信状態値が、受信電力値、ビット誤り率値、パケット誤り率値のいずれかである
請求項７に記載のソフトウェア無線機。
【請求項９】
前記中央制御信号処理装置に、
前記第１の閾値及び第２の閾値の少なくともいずれかがユーザーによって選択する選択手段を設けた
請求項７又は８に記載のソフトウェア無線機。
【請求項１０】
前記次候補システム探索手段が、
通信可能な次候補の無線通信システムを探索して複数の次候補無線通信システムが見つかった場合に、
あらかじめ定義された優先順位に従って最も順位の高い無線通信システムを次候補無線通信システムとする
請求項７ないし９のいずれかに記載のソフトウェア無線機。
【請求項１１】
前記あらかじめ定義された優先順位として、通信料金の安い順に従って最も順位の高い無線通信システムを次候補無線通信システムと選択することを特徴とする
請求項１０に記載のソフトウェア無線機
【請求項１２】
前記あらかじめ定義された優先順位として、通信速度の速い順に従って最も順位の高い無線通信システムを次候補無線通信システムと選択することを特徴とする
請求項１０に記載のソフトウェア無線機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はソフトウェア無線機における無線通信システム切り替え方法と、それを用いたソフトウェア無線機に関し、特にソフトウェア無線機の構成に特徴を有して高速かつ連続した切り替えを可能にする技術に係るものである。
【背景技術】
【０００２】
近年、携帯電話やＰＨＳ等のセルラー移動通信手段が広く普及し、どこでも音声通信やインターネットアクセスが可能になってきた。また、セルラー移動通信以外の無線アクセスシステムとしては、2.4GHz、5GHzおよび25GHz帯を用いた無線ＬＡＮ系無線アクセスシステムや、通信速度が100Mbps以上である22GHz、26GHz、38GHz帯を用いたＦＷＡ(Fixed  Wireless Access)に代表される固定系無線アクセスシステムがあり、その普及も進んでいる。
【０００３】
このように、ユーザーは今後たくさんの無線アクセスシステムを利用できるようになる。しかし、これらの無線アクセスシステムをすべて利用できる端末をユーザーが持ち歩くことは現在の技術では困難である。
また、相異なる無線アクセスシステム間での通信や、および複数の無線通信システムを利用しての通信を行う技術は一般的に提供されていない。
【０００４】
加えてこれらの無線アクセスシステムは、複数のIEEE802系の無線ＬＡＮやBluetooth等が混在している2.4GHz帯のように、同じ無線周波数帯を用いることも予定されている。すなわち、干渉が多数存在する中で一定の品質で通信を行う必要性がある。
このような複数の通信システムが混在する環境で所要の品質を満たしつつ通信を行うためには、端末を持つユーザーの観点からすると、ユーザーのいる位置や、その位置における周波数の混み具合(干渉の度合い、受信信号強度)、ユーザーが端末に対して思っている条件 (例えば料金を安くしたいとか省電力にしたいといったもの)にあわせてユーザーが必要としている情報量をユーザーが希望している時間内に一番よい通信回線を有線無線問わずに選択し、情報を通信の相手方に伝えることが必要である。
【０００５】
また、基地局の観点からすると、自局がカバーしているエリア内に存在する同一周波数を用いた他の基地局の状態を認識（認知）して、ユーザーに対して最高の通信品質を与えることができる通信システムを選択する必要がある。
このように「複数の通信システムが混在した中で各無線機が自身のおかれている環境を自らが認知し、その認知結果に応じて必要な通信システムを選択する」機構を無線機内に構築し、それを用いて複数システム間をつなぎ目なく通信を行うシステムが新世代モバイル通信として考えられている。
【０００６】
また、新世代モバイル通信を実現するために不可欠な技術として着目されているものがソフトウェア無線技術である。
ソフトウェア無線技術は、非特許文献１に開示されるように通信機器内で生じたバグ、アップグレード等に迅速に対応する技術として提案されている。
また、本件発明者らによって非特許文献２及び３に開示されるように、車等の環境の中で省スペースに複数の無線機の機能を実現するための手段としてもその有効性が示されてきた。
【０００７】
【非特許文献１】J. Mitra, IEEE Communications Magazine, vol.33, no. 5,  pp.26-38, 1995年
【非特許文献２】原田他,信学技報, SR99-12, pp. 81-88, 1999年
【非特許文献３】H. Harada et.al., IEICE Trans. Commun., Vol. E85-B, No.  12, pp. 2703-2715, 2002年
【０００８】
また、ソフトウェア無線技術に関する特許文献としては、本件出願人が提案した特許文献４がある。
特許文献４の技術では、制御部が、信号処理部にセットされているソフトウェア情報の機能及び情報記憶部に記憶されている複数のソフトウェア情報それぞれの機能を管理する。一方、信号処理部は、サービス機能を実行している状態で、他のサービス機能の要求に応じて、他のサービス機能に対応するソフトウェア情報を情報記憶部から読み出して信号処理部にセットし、信号処理部に複数のサービス機能を並行して実行させるように構成している。
本技術は、利用可能な複数のサービス機能を同時に利用することができるようにするものであり、ユーザーの利便性を高めた技術である。
【０００９】
本技術は、例えばＥＴＣ（Ｅｌｅｃｔｒｉｃ Ｔｏｌｌ Ｃｏｌｌｅｃｔｉｏｎ）、ＦＭラジオ、ＡＭラジオ、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）のいずれか１つの機能を切り替えて実行するというように、用途の異なる通信システムを切り替えることを想定している。従って、インターネットアクセスのように１つのアクセスの途中で別の通信システムに切り替える場合には、本技術では切り替えに時間がかかる問題がある。
上述したように各種の無線アクセスシステム間でつなぎ目のない通信を行う際に、そのまま適用することができない。
【００１０】
【特許文献４】特開2004-153662号公報
【００１１】
上記特許文献３及び４に示されるように、ソフトウェア無線機では切り替える無線通信システムに対応したプログラムをソフトウェア無線機に書き込んで、機能を切り替えることが行われている。
そして、従来の書込方法は、例えば特許文献５及び６に開示されるように有線又は無線等の伝送路で書き換えプログラムを伝送し、ソフトウェア無線機におけるプログラムを書き換えることが行われている。
【００１２】
特許文献６にも開示される通り、ソフトウェア無線に書き込まれるソフトウェアには中央制御信号処理装置を構成するＣＰＵ(Central Processing Unit)のプログラムや、プログラマブル信号処理装置を構成するＤＳＰ(Digital Signal Processor)等のプログラム、ＦＰＧＡ(Field Programmable Gate Array)の電子回路構成を示すコンフィギュレーションデータ、アナログ・ディジタル変換部やアナログ処理部の制御情報等が含まれる。
【００１３】
このように伝送路等を介してプログラムを書き込むためには一定の時間を必要とし、高速で無線通信システムを切り替える場合などにはこのような手法では対応できない。また、伝送工程でエラーを生じていると、通信が続行できない問題もある。
【００１４】
【特許文献５】特開2002-094639号公報
【特許文献６】特開2004-274727号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、上記従来技術の有する問題点に鑑みて創出されたものであり、異種の無線通信システムの通信を高速かつ継ぎ目無く切り替える方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、上記の課題を解決するために、次のようなソフトウェア無線機における異なる無線通信システム間の通信切り替え方法を提供する。
本発明で用いるソフトウェア無線機は、中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボードから構成される。
そして、ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る該中央制御信号処理装置には複数のＣＰＵを備えると共に、物理層もしくは物理層と物理層よりもＯＳＩ階層モデルの上の層のうち高速で信号処理を必要とする部分の信号処理を司る該プログラマブル信号処理装置には、複数のプログラマブル電子素子群（１群は単数又は複数のプログラマブル電子素子から構成される）を備える。
【００１７】
請求項１に記載の発明は、一方のＣＰＵ及びプログラマブル電子素子群が、現在の無線通信を行いながら、現在の無線通信システムにおける所定の通信状態値を測定する工程、該通信状態値が第１の閾値よりも悪化した場合には、他の少なくともいずれかのＣＰＵ及びプログラマブル電子素子群に対して現在の無線通信システムとは異なる無線通信システムに係るプログラムを書き込んで通信可能な次候補の無線通信システムを探索する工程、該次候補無線通信システムが見つかると、その状態で待機をする工程、さらに、現在の無線通信システムにおける所定の通信状態値が、第１の閾値よりも状態の悪い第２の閾値よりも悪化すると、
該次候補無線通信システムを構成するＣＰＵ及びプログラマブル電子素子群に現在の無線通信システムを切り替える工程を含むことを特徴とする。
【００１８】
請求項２に記載の発明は、上記の所定の通信状態値が、受信電力値、ビット誤り率値、パケット誤り率値のいずれかであることを特徴とするものである。
【００１９】
請求項３に記載の発明は、上記第１の閾値及び第２の閾値の少なくともいずれかがユーザーによって選択されることを特徴とするものである。
【００２０】
請求項４に記載の発明は、前記通信可能な次候補の無線通信システムを探索する工程において、複数の次候補無線通信システムが見つかった場合に、あらかじめ定義された優先順位に従って最も順位の高い無線通信システムを次候補無線通信システムと選択した後、当該次候補無線通信システムに設定した状態で待機をする工程に進む構成を提供する。
【００２１】
請求項５に記載の発明は、前記あらかじめ定義された優先順位として、通信料金の安い順に従って最も順位の高い無線通信システムを次候補無線通信システムと選択することを特徴とするものである。
【００２２】
請求項６に記載の発明は、前記あらかじめ定義された優先順位として、通信速度の速い順に従って最も順位の高い無線通信システムを次候補無線通信システムと選択することを特徴とするものである。
【００２３】
本発明は次のようなソフトウェア無線機を提供することもできる。
すなわち、請求項７に記載の発明は、中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボードから構成されるソフトウェア無線機であって、該ソフトウェア無線機には、ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る該中央制御信号処理装置には複数のＣＰＵを備えると共に、物理層もしくは物理層と物理層よりもＯＳＩ階層モデルの上の層のうち高速で信号処理を必要とする部分の信号処理を司る該プログラマブル信号処理装置には、複数のプログラマブル電子素子群（１群は単数又は複数のプログラマブル電子素子から構成される）を備える。
【００２４】
そして、無線通信ボードに、現在の無線通信システムにおける所定の通信状態値を測定する通信状態測定手段と、中央制御信号処理装置に、予め第１の閾値及びそれよりも通信状態値が悪い第２の閾値を設定し、該通信状態値が各閾値よりも悪化したことを検出する検出手段とを備える。
【００２５】
また、中央制御信号処理装置に、検出手段により通信状態値が第１の閾値よりも悪化したことを検出すると、他の少なくともいずれかのＣＰＵ及びプログラマブル電子素子群に対して現在の無線通信システムとは異なる無線通信システムに係るプログラムを書き込んで通信可能な次候補の無線通信システムを探索する次候補無線通信システム探索手段と、現在の無線通信システムにおける所定の通信状態値が、検出手段により第２の閾値よりも悪化したことを検出すると、該次候補無線通信システムを構成するＣＰＵ及びプログラマブル電子素子群に現在の無線通信システムを切り替える無線通信システム切り替え手段とを備える。
【００２６】
請求項８に記載の発明は、前記所定の通信状態値が、受信電力値、ビット誤り率値、パケット誤り率値のいずれかであることを特徴とするものである。
【００２７】
請求項９に記載の発明は、前記中央制御信号処理装置に、前記第１の閾値及び第２の閾値の少なくともいずれかがユーザーによって選択する選択手段を設けたことを特徴とするものである。
【００２８】
請求項１０に記載の発明は、前記次候補システム探索手段が、通信可能な次候補の無線通信システムを探索して複数の次候補無線通信システムが見つかった場合に、あらかじめ定義された優先順位に従って最も順位の高い無線通信システムを次候補無線通信システムとする構成を提供する。
【００２９】
請求項１１に記載の発明は、前記あらかじめ定義された優先順位として、通信料金の安い順に従って最も順位の高い無線通信システムを次候補無線通信システムと選択することを特徴とするものである。
【００３０】
請求項１２に記載の発明は、前記あらかじめ定義された優先順位として、通信速度の速い順に従って最も順位の高い無線通信システムを次候補無線通信システムと選択することを特徴とするものである。
【発明の効果】
【００３１】
本発明は、上記の通り、２つ以上のＣＰＵやプログラマブル電子素子群を用いて、現在通信中の無線通信システムを用いながらその通信状態を監視し、２段階の閾値で次候補の無線通信システムの準備を行う。
そして、２段目の閾値よりも悪化すると、準備していた次候補無線通信システムに接続する無線通信システムを切り替えする。
本構成によって、無線通信システムの高速で継ぎ目のない切り替えができると共に、予め次候補の無線通信システムの接続が確認できるため、上記伝送エラーによる通信の遮断が回避できる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施形態を、図面に示す実施例を基に説明する。なお、実施形態は下記に限定されるものではない。
図１に示すように、本発明によるソフトウェア無線機（１）は、中央制御信号処理装置（１０）、プログラマブル信号処理装置（２０）、無線通信ボード（３０）からなる。
【００３３】
無線通信ボード（３０）ではアンテナ（７）からの受信信号電力や、ビット誤り率（ＢＥＲ）、パケット誤り率（ＰＥＲ）を通信状態測定部（６）で測定する。これらの測定方法は公知である。
無線通信ボード（３０）には複数の無線通信システムを備えており、本発明による中央制御信号処理装置（１０）やプログラマブル信号処理装置（２０）の無線通信システムの切り替えに連動して作動する。
【００３４】
本ソフトウェア無線機（１）は図２のように、中央制御信号処理装置であるＣＰＵボード（１０）と、プログラマブル信号処理装置であるＦＰＧＡボード（２０）と、無線通信ボード（３０）から構成される。
【００３５】
本発明の装置で用いる通信プロトコルは任意であるが、例えば無線通信ボード（３０）で受信した信号をＦＰＧＡボード（２０）でデコード等の信号処理し、ＣＰＵボード（１０）でTCP/IPパケットに変換して、接続したパーソナルコンピュータから動静止画像や音声の形で出力することができる。
また無線送信時には、撮影した動静止画像や音声信号をＣＰＵボード（１０）でTCP/IPパケットの形にしてＦＰＧＡボード（２０）に入力するように作用する。
【００３６】
ＣＰＵボード（１０）には、メインＣＰＵ（１１）及びサブＣＰＵ（１２）の２個のＣＰＵを有し、それぞれに対応するシステムバス（１３）（１４）を備えている。
ＣＰＵボード（１０）とＦＰＧＡボード（２０）とはコネクタ（１５）（１６）により接続されている。本発明は各ボードを別個に提供し、コネクタ（１５）（１６）で簡便に接続することができる。
【００３７】
ＦＰＧＡボード（２０）には、電子回路構成をプログラム可能なプログラマブル電子素子であるＦＰＧＡが用いられる。本発明の特徴として、２基にカテゴリ化されたＦＰＧＡ群（便宜上、左右のチャネルと呼ぶ。）（２１）（２２）が形成され、各チャネルには各々２個ずつＦＰＧＡ（２３）（２４）が配置される。
【００３８】
そして、上記ＣＰＵボード（１０）のメインＣＰＵ（１１）及びサブＣＰＵ（１２）が、左右チャネルのＦＰＧＡ群のいずれかを制御可能に構成している。両者の作用は、メインＣＰＵ（１１）が一方のチャネルのＦＰＧＡ群を用いて無線通信を行っている間に、サブＣＰＵ（１２）が切り替え先の通信方式に他方のチャネルのＦＰＧＡ群を設定して通信可能な状態で待機する。
【００３９】
ユーザーからの切り替え指示や、所定の切り替え契機で待機している通信方式へ切り替える際には、信号処理がメインＣＰＵ（１１）からサブＣＰＵ（１２）に切り替えられる。この切り替えはすでに通信が確立した状態で、単に回路上の信号経路を切り替えるだけであるから、途切れることなく瞬時に通信システムが切り替えられる。
【００４０】
本発明で提供する信号処理装置（３）は、このように複数のＣＰＵを備えたＣＰＵボードと、複数のＦＰＧＡを備えたＦＰＧＡボードを用いることを特徴としたソフトウェア無線機である。
さらに、各構成要素について以下に詳述する。
【００４１】
図３には、ＦＰＧＡボード（２０）の詳細な構成を示す。
各チャネルのＦＰＧＡ群には、無線通信ボード（３０）を制御するシリアルインターフェース（４０）、外部接続用デジタルインターフェース（４１）、無線通信ボードで送受信した信号を入出力するための複数のＡＤ・ＤＡ変換器（４２）、ＦＰＧＡに電子回路構成をプログラムするためのインターフェース（４３）等を備える。
【００４２】
シリアルインターフェース（４０）には、デジタル出力及び、アナログ入力、アナログ出力に係るＡＤ・ＤＡ変換器と、バッファが含まれる。
【００４３】
また、無線通信ボード（３０）から動作クロックを入力する。図１のように１系統の入力クロックを所定の倍数のクロックに分周してそれぞれのFPGA群に分配して入力する。図３は分配後のクロック入力インターフェース（４４）である。
このように１つの入力クロックを分周して用いることにより、FPGA群に複数種類の周波数を持つクロックを供給するのみならず、２つのチャネルが完全に同期した状態で作動させることもできる。
【００４４】
ＦＰＧＡボードでは、主にＯＳＩ参照モデルにおける第１層（物理層）の処理及び第２層以上の処理のうち高速処理を必要とする処理を全て行う。すなわち、データを通信回線に送出するための電気的な変換や機械的処理やユーザー間での通信調整を行う場合の高速処理である。
図に示すように２基のＦＰＧＡ群で１つのシステムを構成しており、本ＦＰＧＡボードには４基のFPGAがのっているため、少なくとも２つの通信システムを同時に動作可能である。
【００４５】
なお、本発明のＣＰＵ数、ＦＰＧＡ群数は、複数で任意に構成することができる。すなわち、多数の通信システムから高速で最適なシステムを選択する場合には、１個のアクティブなシステムと共に、待機する２個以上のシステムを稼働させてもよく、その場合ＣＰＵ、ＦＰＧＡ群は３基以上の構成を用いてもよい。
【００４６】
さらに、各ＦＰＧＡ（２３）にはそれぞれにコンパクトフラッシュ（登録商標）を読み出すための読出部としてコンパクトフラッシュ（登録商標）インターフェース部（４５）を備え、コンパクトフラッシュ（登録商標）（４６）を挿入すると、該プログラムの情報がコネクタ（１５）を介してメインＣＰＵ（１１）の処理によってメモリ空間（７）であるフラッシュＲＯＭに転送される。
そして、メインＣＰＵ（１１）がフラッシュＲＯＭからＦＰＧＡ（２３）にプログラムを書き込み動作する。
【００４７】
本実施例で用いたＦＰＧＡボードの仕様は、ＡＤ変換器は２チャンネルで変換レートが１７０Ｍｓｐｓ、１２ビットであり、ＤＡ変換器は２チャンネルで変換レートが５００Ｍｓｐｓ、１２ビットである。
ＦＰＧＡには、ザイリンクス（Xilinx）（登録商標）のXC2V4000、XC2V6000,XC2V8000（いずれも製品名）を用いている。
【００４８】
図４には、ＣＰＵボード（１０）の詳細な構成を示す。
各ＣＰＵ（１１）（１２）には、ＲＳ２３２Ｃインターフェース（５０）が接続される。
また、システムバス（１３）（１４）には、メモリとしてＳＤＲＡＭ（５１）、フラッシュＲＯＭ（５２）が接続され、フラッシュＲＯＭ（５２）には信号処理にかかるソフトウェアが記憶される。
【００４９】
システムバスには、イーサネット（登録商標）等のネットワークアダプタ（５３）や、音声コーデック処理回路（５４）、ＵＳＢ等のデータ伝送バス（５５）が接続される。これらはシステムの要求に応じて、いずれか１つを設けてもよいし、複数備えてもよい。またその他のインターフェースを含んでもよい。
また、システムバスには上記ＦＰＧＡボードとは別に、ＦＰＧＡ（５６）をそれぞれ配設している。
【００５０】
そして、外部からＣＰＵの処理を規定するプログラムはインターフェース（５７）もしくは（５８）を用いて、フラッシュＲＯＭ（５２）に書き込まれる。その後、該フラッシュＲＯＭからＣＰＵ（１１）（１２）で必要となるプログラムをそれぞれＣＰＵ（１１）に必要なものはＳＤＲＡＭ（５１）、ＣＰＵ（１２）で必要なものはＳＤＲＡＭ（５２）に展開し、プログラムを駆動させる。また、ＤＰＲＡＭはＣＰＵ（１１）（１２）間で共有される情報をやりとりするために用いる。
また、各種通信システムを実現するプログラムは、フラッシュＲＯＭ（５２）及びＦＰＧＡ（５６）に書き込まれ、後述する信号処理を行う。
プログラムは、フラッシュＲＯＭ（５２）及びＦＰＧＡ（５６）に書き込まれ、後述する信号処理を行う。
【００５１】
ＣＰＵボード（１０）にも、コンパクトフラッシュ（登録商標）インターフェース部（５７）を備え、コンパクトフラッシュ（登録商標）（５８）を挿入すると、メインＣＰＵ（１１）又はサブＣＰＵ（１２）が各システムバス（１３）（１４）上のフラッシュＲＯＭ（５２）にプログラムを転送する。
プログラムＲＯＭ（５２）からは必要な際にＦＰＧＡ（５６）にプログラムが書き込みされて、所定の通信プロトコルを実現するデバイスとして機能する。
【００５２】
なお、本実施例のＣＰＵボードは、携帯端末でも使用可能になるよう240MHzで動作する430MIPSのμ-ITRONで動作するＣＰＵ２個から構成されている。
本実施例では、そして以上のプラットフォーム上でW-CDMA及びIEEE802.11a無線ＬＡＮのＩＰ層以下の機能をソフト化した。これらのソフトはユーザーの希望、 伝搬路情報等にあわせ自由に変更可能である。
【００５３】
図５には本発明にかかる無線通信システムの切り替え手順を示す。
まず現在の通信（Ｓ１）状態から、無線通信ボード（３０）において通信状態値を測定する。測定には図１に示す通信状態測定部（６）を用いる。本実施例は一例としてビット誤り率を測定する。（Ｓ２）
【００５４】
そして、中央制御信号処理装置（１０）の閾値比較部（２）が、ＢＥＲが予めユーザーが設定した第１閾値を下回っているか否かを監視し、下回った場合（Ｓ３）には次の処理に進む。
すなわち、ソフトウェア無線機が移動すると、無線通信システムのエリアから徐々に外れ、他のアクセス可能な無線通信システムに切り替える必要がある。
このとき、図６のように移動に伴ってＢＥＲが低下し、第１閾値を下回った時点を検出する。
【００５５】
中央制御信号処理装置（１０）の次候補通信システム探索部（３）は、少なくともプログラマブル信号処理装置（２０）のＦＰＧＡ群（５）のうち、現在のシステム以外のいずれかのＦＰＧＡ群（５）に対して書き込みが可能なプログラムを順に書き込んでいく。そして、それぞれの無線通信システムが通信可能な状態か否か、通信状態測定部（６）により検出し、試行する。（Ｓ４）
【００５６】
さらに、本発明ではユーザーがあらかじめ各無線通信システムについての使用優先順位を設定しておき、複数の無線通信システムが利用可能な場合には最も優先順位の高いものを選択（Ｓ５）する。
最終的に優先順位が１番高いものについて、ＦＰＧＡ群やサブＣＰＵ（サブシステムと呼ぶ）に対して当該無線通信システムの通信プロトコル等のプログラムを書き込みする。
この状態でサブシステムは待機する。
【００５７】
さらに、通信状態測定部（６）が現在の通信状態の監視を続け、図６に示す変化のように、第２の閾値を下回ったことを検出（Ｓ７）すると、無線通信システム切り替え部が、現在の無線通信システムから次候補無線通信システムに切り替えを行う。（Ｓ８）
このときは単に受け持つＣＰＵ、ＦＰＧＡ群が切り替わるだけの処理であり、高速かつ、つなぎ目無く処理が行われる。
【００５８】
次に、ＦＰＧＡボード及びＣＰＵボードに上記の異なる通信システムを導入する具体例を説述する。
まず、W-CDMA用ソフトウェアは、ＦＰＧＡボードに物理層がインストールされる。さらに、ＦＰＧＡ１（２３）には、コーデック処理部が、ＦＰＧＡ２（２４）には変復調処理部がそれぞれインストールされる。
【００５９】
このときの電子回路構成を図７及び図８に示す。図７はＦＰＧＡ１（２３）で構成する電子回路であり、図中の各ブロック名が示す機能は、次の表１の通りである。なお、表１には該機能に必要なスライス数を示している。
【００６０】
【表１】
2006173665.tif 000003
【００６１】
図８はＦＰＧＡ２（２４）で構成する電子回路であり、図中の各ブロック名が示す機能は、次の表２の通りである。なお、表２には該機能に必要なスライス数を示している。
【００６２】
【表２】
2006173665.tif 000004
【００６３】
表から分かるように、物理層の容量として、ターボ復号器の容量が大きいがこれはこのソフトがHSDPA対応であるためである。以上の結果からＦＰＧＡ１（２３）は８００万ゲートクラスのＦＰＧＡが、ＦＰＧＡ２（２４）には６００万ゲートクラスのＦＰＧＡが必要になることがわかる。
【００６４】
一方、ＣＰＵボードにはデータリンク層（第２層）、ネットワーク層（第３層）に係る信号処理のプログラムがインストールされる。これによって、例えばＩＰプロトコルによる入出力が可能になる。
ＩＰプロトコルに変換された後は、本装置に設けられるイーサネット（登録商標）アダプタによりパーソナルコンピュータ等と接続し、ＩＰ通信を行うことができる
なお、本装置のＣＰＵボードには第２層及び第３層の処理を少なくとも行うことを要件としており、それ以上のレイヤの処理を行う処理回路を付設してもよい。
【００６５】
本発明は、異なる通信システム間の切り替えが可能であり、例えば上記W-CDMAを左チャネルのＦＰＧＡ群にインストールした状態で、右チャネルのＦＰＧＡ群にIEEE802.11a 無線ＬＡＮシステムをインストールすることができる。
【００６６】
具体的には、W-CDMAのときと同様にＦＰＧＡに物理層(ＦＰＧＡ１ にコーデック、ＦＰＧＡ２に変復調器)、ＣＰＵにデータリンク層、ネットワーク層がインストールされる。なお、IEEE802.11aではコーデック処理を要さないため、実際にはＦＰＧＡ１にはＣＰＵボードとのインターフェースのみになる。
IEEE802.11a用のＦＰＧＡ１およびＦＰＧＡ２に入るソフトウェアの構成を図９に、そして各ブロック名の内容及び使用するＦＰＧＡスライス数を表３に示す。
【００６７】
【表３】
2006173665.tif 000005
【００６８】
表３より、ＦＰＧＡ２は20000スライスすなわち600万ゲートクラスのＦＰＧＡが必要になるが、ＦＰＧＡ１はＣＰＵインターフェースのみなので700スライスである。
すなわち本来600万ゲートクラスのＦＰＧＡ１つで構築可能であることがわかる。また、W-CDMA、IEEE802.11a 共通して、直交変復調はデジタル信号処理で行っている。
【００６９】
そして、ＦＰＧＡボード（２０）と接続する無線通信ボード（３０）としては、例えば５ＧＨｚ帯用のボード及び２ＧＨｚ帯用のボードを備えておく。該無線通信ボードには予め対応する周波数帯域等の情報を保持させておき、上記シリアルインターフェース（４０）を通して、接続した無線通信ボード（３０）の種類を通知する。また該インターフェース（４０）を通しては、受信信号レベルやビット誤り率等の受信状況に関する情報も通知することができる。
【００７０】
無線通信ボードには、無線周波数信号と、中間周波数信号又はベースバンド信号とを周波数変換する周波数変換回路を備えている。周波数変換回路では、周波数シンセサイザから出力された局部発振信号とミキシングされて周波数変換を行う。本技術は周知である。もちろん、無線通信ボードには図示しないアンテナが付設される。
周波数シンセサイザから発生される局部発振信号の周波数はＦＰＧＡボードからの制御信号によって指示される。
【００７１】
アナログ信号である中間周波数信号又はベースバンド信号は、送信時にはＦＰＧＡボードのＤＡ変換器（４２）により出力するものであり、受信時には無線通信ボードからＦＰＧＡボードのＡＤ変換器（４２）に送出されるものである。
ＦＰＧＡボード（２０）では、無線通信ボード（３０）に対して可能な無線通システムを対応付けし、ＣＰＵボード（１０）、ＦＰＧＡボード（２０）、無線通信ボード（３０）が連携して無線通信を行う。
【図面の簡単な説明】
【００７２】
【図１】本発明のソフトウェア無線機の全体構成図である。
【図２】本発明のソフトウェア無線機における信号処理装置の全体構成図である。
【図３】本発明のプログラマブル信号処理装置の構成図である。
【図４】本発明の中央制御信号処理装置の構成図である。
【図５】無線通信システムの切り替え手順を示す流れ図である。
【図６】本発明による書込手順を実現する表示部の表示画像である。
【図７】W-CDMA通信時にFPGA1にプログラムする電子回路の構成図である。
【図８】W-CDMA通信時にFPGA2にプログラムする電子回路の構成図である。
【図９】IEEE802.11a通信時にFPGA群にプログラムする電子回路の構成図である。
【符号の説明】
【００７３】
１    ソフトウェア無線機
２    閾値比較部
３    次候補無線通信システム探索部
４    無線通信システムの切り替え部
５    ＦＰＧＡ群
６    通信状態測定部
７    アンテナ
１０    ＣＰＵボード
１１    メインＣＰＵ
１２    サブＣＰＵ
１３    システムバス
１４    システムバス
１５    コネクタ
１６    コネクタ
２０    ＦＰＧＡボード
２１    左チャネルのＦＰＧＡ群
２２    右チャネルのＦＰＧＡ群
２３    ＦＰＧＡ
２４    ＦＰＧＡ
３０    無線通信ボード
【図１】
2006173665.tif 000006
【図２】
2006173665.tif 000007
【図３】
2006173665.tif 000008
【図４】
2006173665.tif 000009
【図５】
2006173665.tif 000010
【図６】
2006173665.tif 000011
【図７】
2006173665.tif 000012
【図８】
2006173665.tif 000013
【図９】
2006173665.tif 000014