(57)【要約】【課題】  ゲート電極６の両側壁部の少なくとも何れか一方側にサイドウォール状の電荷蓄積部８を配置してなる半導体記憶装置において、電荷蓄積部８下方のトンネル酸化膜３、または、当該トンネル酸化膜３と半導体基板１の界面に発生したダングリングボンドを効率的且つ強固に水素終端させ、メモリ特性、特にデータ保持特性を向上させる。【解決手段】  電荷蓄積部８の内部または表面上に、成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含む絶縁膜１１が形成されている。更に、当該絶縁膜１１に接する位置に、水分と反応して酸化可能な被酸化物質膜１２が形成され、絶縁膜１１から供給される水分を分解して水素を生成し、ダングリングボンドの終端に用いる。【選択図】        図１
2006319186.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの不揮発性メモリセルを備えてなる半導体記憶装置であって、
前記不揮発性メモリセルが、
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の両側壁部の少なくとも何れか一方側に形成された電荷を蓄積可能な電荷蓄積部と、
前記ゲート電極下に位置するチャネル領域と、
前記チャネル領域の両側の前記半導体基板表面に形成された２つの拡散層領域と、を備え、
前記ゲート電極への電圧印加によって前記２つの拡散層領域の一方から他方へ流れる電流量を前記電荷蓄積部に蓄積された電荷量の多寡により変化可能に構成されており、
前記電荷蓄積部の内部または表面上に、成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含む絶縁膜が形成されていることを特徴とする半導体記憶装置。
【請求項２】
前記不揮発性メモリセルにおいて、
前記電荷蓄積部が、前記半導体基板側より第１絶縁膜、電荷保持膜、及び、第２絶縁膜の順に積層されて形成され、
前記第２絶縁膜が、成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含んでいることを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記第２絶縁膜がシリコン酸化膜であることを特徴とする請求項２に記載の半導体記憶装置。
【請求項４】
前記シリコン酸化膜が、テトラエトキシシラン（ＴＥＯＳ）を原料とし、オゾンと反応する化学気相堆積法で成膜されることを特徴とする請求項３に記載の半導体記憶装置。
【請求項５】
前記不揮発性メモリセルが、前記電荷蓄積部を覆う第３絶縁膜を更に備え、
前記電荷蓄積部が、前記半導体基板側より第１絶縁膜、電荷保持膜、及び、第２絶縁膜の順に積層されて形成され、
前記第２絶縁膜と前記第３絶縁膜の内の少なくとも何れか一方が、成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含んでいることを特徴とする請求項１に記載の半導体記憶装置。
【請求項６】
前記第２絶縁膜と前記第３絶縁膜がシリコン酸化膜であることを特徴とする請求項５に記載の半導体記憶装置。
【請求項７】
前記第２絶縁膜と前記第３絶縁膜の少なくとも何れか一方が、テトラエトキシシラン（ＴＥＯＳ）を原料とし、オゾンと反応する化学気相堆積法で成膜されたシリコン酸化膜であることを特徴とする請求項５または６に記載の半導体記憶装置。
【請求項８】
前記第２絶縁膜に接し、且つ、前記電荷保持膜に接しない位置に、前記第２絶縁膜に含まれる水分と反応して酸化可能な被酸化物質膜が形成されていることを特徴とする請求項２〜４の何れか１項に記載の半導体記憶装置。
【請求項９】
前記第２絶縁膜または前記第３絶縁膜に接し、且つ、前記電荷保持膜に接しない位置に、前記第２絶縁膜と前記第３絶縁膜の内の少なくとも何れか一方に含まれる水分と反応して酸化可能な被酸化物質膜が形成されていることを特徴とする請求項５〜７の何れか１項に記載の半導体記憶装置。
【請求項１０】
前記被酸化物質膜が金属または金属化合物であることを特徴とする請求項８または９に記載の半導体記憶装置。
【請求項１１】
前記被酸化物質膜が、チタン、タンタル、アルミニウム、ニッケル、コバルト、シリコン、クロム、マグネシウム、及び、タングステンの内から選択される少なくとも１種の元素を含んで構成される物質であることを特徴とする請求項８または９に記載の半導体記憶装置。
【請求項１２】
前記被酸化物質膜が、チタン、タンタル、及び、アルミニウムの内から選択される少なくとも１種の元素の窒化物または酸化物、或いは、それらの組み合わせで構成される金属化合物であることを特徴とする請求項８または９に記載の半導体記憶装置。
【請求項１３】
前記被酸化物質膜を覆うように、シリコン窒化膜が形成されていることを特徴とする請求項８〜１２の何れか１項に記載の半導体記憶装置。
【請求項１４】
前記電荷保持膜がシリコン窒化膜であることを特徴とする請求項２〜１３の何れか１項に記載の半導体記憶装置。
【請求項１５】
前記電荷蓄積部表面またはその近傍に、触媒作用による水素活性化能を有する貴金属膜が形成されていることを特徴とする請求項１〜１４の何れか１項に記載の半導体記憶装置。
【請求項１６】
前記貴金属膜が、白金、ロジウム、及び、パラジウムの内の何れか、または、これらの組み合わせからなることを特徴とする請求項１５に記載の半導体記憶装置。
【請求項１７】
少なくとも１つの不揮発性メモリセルを備えてなる半導体記憶装置であって、
前記不揮発性メモリセルが、
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の両側壁部の少なくとも何れか一方側に形成された電荷蓄積部と、
前記ゲート電極下に位置するチャネル領域と、
前記チャネル領域の両側の前記半導体基板表面に形成された２つの拡散層領域と、を備え、
前記ゲート電極への電圧印加によって前記２つの拡散層領域の一方から他方へ流れる電流量を前記電荷蓄積部に保持された電荷量の多寡により変化可能に構成されており、
前記電荷蓄積部表面またはその近傍に触媒作用による水素活性化能を有する貴金属膜が形成されていることを特徴とする半導体記憶装置。
【請求項１８】
前記貴金属膜が、白金、ロジウム、及び、パラジウムの内の何れか、または、これらの組み合わせからなることを特徴とする請求項１７に記載の半導体記憶装置。
【請求項１９】
前記貴金属膜を覆うように、シリコン窒化膜が形成されていることを特徴とする請求項１７または１８に記載の半導体記憶装置。
【請求項２０】
請求項８〜１３の何れか１項に記載の半導体記憶装置の製造方法であって、
成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含んで形成される前記絶縁膜と前記被酸化物質膜を形成した後の工程において、加熱処理を施し、当該絶縁膜に含まれる水分を離脱させて周囲に拡散させ、前記被酸化物質膜と反応させて水素を発生させることを特徴とする半導体記憶装置の製造方法。
【請求項２１】
前記加熱処理は、前記被酸化物質膜を形成した後の層間絶縁膜形成時の平坦化処理における加熱処理であることを特徴とする請求項２０に記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に関し、より具体的には、ゲート電極のサードウォール部に電荷を保持可能な電荷蓄積部を有するＭＯＳＦＥＴ構造の不揮発性メモリセルを備えた不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
フラッシュメモリ等に代表される不揮発性メモリは、大容量で小型の情報記録媒体として、コンピュータ、通信、計測機器、自動制御装置、及び、一般家庭で用いられる家庭用機器等の分野において広く用いられている。より安価でより大容量の不揮発性メモリに対する需要は非常に大きく、開発が盛んに行われている。
【０００３】
多数回の電気的書き換え可能な不揮発性メモリには、浮遊ゲート（ＦＧ：Ｆｌｏａｔｉｎｇ  Ｇａｔｅ）型構造のフラッシュメモリ、ＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型構造のＭＯＮＯＳ型メモリ（またはＭＮＯＳ型メモリ）、強誘電体材料等の新材料を用いた新型メモリ等が挙げられる。最も広く用いられているのは、浮遊ゲート型のフラッシュメモリであり、大容量化を実現し安価に製造できるためである。その他の新型メモリは、製造技術の未熟さと高製造コストのため、その特性を活かした高速読み書きを必要とする用途にのみ限定されている。また、新型メモリにおいては、ビットコストを下げる一手段であるメモリセル当たりの多値化は殆ど進展していない。一方、ＭＯＮＯＳ型メモリは、従来から提案されていたものの、データの保持特性が劣っていたことや、デバイス設計の困難さから広くは普及していなかった。
【０００４】
フラッシュメモリのような浮遊ゲート型メモリは、電荷蓄積部が多結晶シリコン等の導電体で形成されており、浮遊ゲートの電荷蓄積部を基板と絶縁するトンネル酸化膜の一部にでも絶縁不良があれば、蓄積した電荷が全て抜けてしまう。そのため、トンネル酸化膜を薄膜化すれば、一部のメモリセルにおいてメモリ特性の劣化が発生する。よって、トンネル酸化膜を薄膜化することは、困難である。このことは、メモリセル自体の微細化が将来的に困難になることを示唆している。
【０００５】
一方、ＭＯＮＯＳ型メモリはＮＲＯＭ（Ｎｉｔｒｉｄｅ  ＲＯＭ）とも呼ばれ、その電荷蓄積部は一般にシリコン窒化膜で構成されている。電荷蓄積部が絶縁膜であり、電子はシリコン窒化膜のトラップに離散的に捕獲される。そのため、基板と電荷蓄積部との間にあるトンネル酸化膜に欠陥があっても、一度に全ての電荷が抜けることはなく、トンネル酸化膜の薄膜化が可能であり、微細化に有利である。しかしながら、上述のように、ある一定の割合で電荷は僅かながら徐々に抜けてしまうため、データの保持特性を保つ工夫が必要である。
【０００６】
このＭＯＮＯＳ型メモリへのデータの書き込みは、浮遊ゲート型メモリと同様に、Ｆ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル電流を用いる方法と、ＭＯＮＯＳ型独自の狭い領域に絞ってホットキャリア注入を用いる方法がある。Ｆ−Ｎトンネル電流を用いる場合には、書き込み・消去に高電圧を要するのに対し、ホットキャリア注入を用いる場合には、高電圧を要しない。そのため、昇圧回路や高圧回路が不要となるため、ホットキャリア注入タイプのＭＯＮＯＳ型メモリは、プロセス工程数の少なさに加え、チップ面積を縮小できるため、低コスト化が図れ、ロジック回路との混載も容易となる。そのため、フラッシュメモリの後継メモリとしての期待が高まっている。
【０００７】
また一般に、半導体基板上にメモリセルを平面的に形成するゲート電極直下に電荷保持部のある所謂プレーナー型メモリのビット容量は、フォトリソグラフィー技術の解像限界である最小加工寸法（Ｆｅａｔｕｒｅ  Ｓｉｚｅ）に律速される。フォトリソグラフィー技術の改善に依存すること無く、次世代における高集積度と、ビット当たりの製造コストの低減を達成させる手段として、メモリセルの多値化技術が検討されている。
【０００８】
メモリセルの多値化技術は、メモリセルの閾値分布を３種類以上に設定する閾値制御型と、電荷を保持する領域を１メモリセル内において離散させ、各々の領域に独立して電荷を蓄積する電荷蓄積領域離散型に大別される。前者の閾値制御型は、フラッシュメモリのような浮遊ゲート型メモリ及びＭＯＮＯＳ型メモリの両方において採用可能であるが、後者の電荷蓄積領域離散型は、特にＭＯＮＯＳ型メモリに適している。電荷蓄積領域離散型のＭＯＮＯＳ型多値メモリには、例えば、下記の特許文献１及び特許文献２等に開示されたものが挙げられる。
【０００９】
図８は、特許文献１に開示されている電荷蓄積領域離散型のＭＯＮＯＳ型多値メモリのメモリセルの概略断面図であり、電荷蓄積部が、ゲート電極２６の直下において、酸化膜２３−窒化膜２４−酸化膜２５のＯＮＯ膜として形成され、半導体基板２１の表面のゲート電極２６の両側に拡散層領域２２が形成されている。この従来例では、電荷蓄積部を酸化膜−窒化膜−酸化膜（ＯＮＯ膜）で形成することで、１つのメモリセルに２つの電荷を保持する領域が配置され、１メモリセル当たり２ビットの情報が記憶可能な構成となっている。
【００１０】
また、図９は、特許文献２に開示されている電荷蓄積領域離散型のＭＯＮＯＳ型多値メモリのメモリセルの概略断面図であり、サイドウォール状の電荷蓄積部８がゲート電極６の両側壁部に配置され、１メモリセル当たり２ビットの情報が記憶可能な構成となっている。この従来例では、図８に例示したＭＯＮＯＳ型多値メモリとは異なり、ゲート電極６の両側壁部に配置される電荷蓄積部８は酸化膜３−窒化膜４−酸化膜５（ＯＮＯ膜）に限定されず、例えば多結晶シリコン等の導電体の浮遊ゲートにより形成されていてもよく、電荷蓄積部の材料や形状が１つの形態に限定されないという利点がある。
【００１１】
図９に示すサイドウォール状構造の電荷蓄積領域離散型のＭＯＮＯＳ型多値メモリセルでは、ゲート電極下の絶縁膜を電荷蓄積部として用いないので、ゲート電極長を小さくしても、ゲート電極の両側に配置される電荷蓄積部の距離を十分確保することが可能となる。そのため、ゲート電極両側に夫々配置された電荷蓄積部に記憶された２ビットの情報が互いに干渉することなく、分離した状態を維持することが可能であり、微細化の点で非常に有利である。
【００１２】
また、当該メモリセルは低電圧動作が可能な構造であることから、既存のロジック回路の製造プロセスに対する整合性が良く、既存の製造プロセスに対して低コストで容易に不揮発性メモリを付加できるという点でも有利である。
【００１３】
その反面、電荷蓄積部下に形成されるトンネル酸化膜は、ゲート電極を形成する際に加工損傷を与えられたＳｉ基板を酸化して形成するため、半導体基板とトンネル酸化膜の界面、また、トンネル酸化膜中にＳｉの結合手が切れたダングリングボンド（未結合手）が形成される等のダメージを受け易い。
【００１４】
【特許文献１】特開２００１−７７２２０号公報
【特許文献２】国際公開第０３／０４４８６８号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述のように、電荷蓄積領域離散型のＭＯＮＯＳ型多値メモリで、ゲート電極の両側にサイドウォール状の電荷蓄積部を配置する場合、ゲート電極を形成する際に加工損傷を与えられたＳｉ基板を酸化してトンネル酸化膜を形成するため、半導体基板とトンネル酸化膜の界面、また、トンネル酸化膜中にＳｉの結合手が切れたダングリングボンドが形成される問題があった。ダングリングボンドは、不対電子の形成であり、界面準位やトラップ密度が増大させ、デバイス特性の悪化、特にデータ保持特性の悪化や、メモリ特性の制御性を困難化させ、大容量化を阻害していた。集積度の向上に不利な平面型のＭＯＮＯＳ型メモリでは、電荷蓄積部はプラズマ等の加工損傷に晒されることはなく、このような問題は発生し難い。
【００１６】
より具体的には、上記ＭＯＮＯＳ型多値メモリを従来のサイドウォール状構造で作製し、電荷蓄積部のトンネル酸化膜、半導体基板、及び、それらの界面を電子スピン共鳴法で評価すると、約１０１４個／ｃｍ２の不対電子が観測された。当該不対電子が存在すると、この準位を介して、電荷が移動してしまい、電荷蓄積部の窒化膜に保持されている電荷の保持特性が悪化し、当該窒化膜に対する電荷の注入・放出を正確に制御することが困難となる。そのため、より高信頼性、高歩留まりのデバイスを作製するには、この不対電子をなくすことが望まれる。従って、不対電子密度は、電子スピン共鳴法での検出下限界である１０１２個／ｃｍ２個程度、望ましくはそれ以下に抑える必要があった。
【００１７】
また、一般にシリコン窒化膜は、水素を透過させ難い性質を持っている。特に、電荷蓄積部のメモリ膜（電荷を保持する電荷保持膜）に用いるような高品質なシリコン窒化膜は、その製法からＬＰ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ）−ＳｉＮ膜と呼ばれ、非常に緻密であり、粒子径の小さな水素でも透過し難い。
【００１８】
また、図１０に示すように、ゲート電極の両側にサイドウォール状の電荷蓄積部を配置する電荷蓄積領域離散型のＭＯＮＯＳ型多値メモリでは、層間絶縁膜１３へのコンタクトホール１０の開口時におけるエッチングストッパーとするため、ゲート電極６及び電荷蓄積部８をシリコン窒化膜９が厚く覆っている。このシリコン窒化膜９は、その製法からＰ（Ｐｌａｓｍａ）−ＳｉＮ膜と呼ばれ、シラン、アンモニアガスを原料とし、ＬＰ−ＳｉＮ膜と比較して低温で、プラズマ中で成膜される。Ｐ―ＳｉＮ膜は、ＬＰ−ＳｉＮ膜と比べると厚い膜を形成することが可能である。そのため、シリコン窒化膜９の成膜後に通常の水素シンター処理を行っても、十分に水素が所望の個所まで拡散浸透せず、シリコン窒化膜９に覆われた内側の下部にあるダングリングボンドを終端させることが困難であった。
【００１９】
上述のダングリングボンドは、一般的に水素により、Ｓｉ−Ｈ結合を形成させて終端させることで消滅させることができる。ところが、Ｓｉ−Ｈ結合は、結合エネルギーが比較的小さい。４００℃程度の比較的低温で終端させた水素原子は、温度、光、電気的ストレス等の外的要因で、解離してしまう。よって、後工程で形成されるメタル配線に損傷を与えない程度の温度帯である４００℃程度の低温での水素シンターを実施しても、それ以降の後工程での熱エネルギー、紫外光の照射等の外的要因により、再び容易に解離してしまい、水素シンターの効果が充分に活かされないことが分かっている。この問題は、一般にメタル配線の形成前に、８００℃程度の高温で水素シンターを行うことによって、ある程度の抑制は可能である。
【００２０】
しかしながら、実際に高温水素シンターを８００〜８５０℃の水素雰囲気で実施したところ、メモリデバイスに混載する回路部のトランジスタの閾値の変動や、トランジスタの接合位置が深くなることによる短チャネル効果が、顕著になって回路動作に支障をきたした。この結果、新たに混載回路部を形成する製造プロセスを組み立て直す必要が生じていた。かかる問題が生じると、既存のロジック製造プロセスに対して低コストで容易に不揮発性メモリを付加できるという大きな利点が損なわれてしまう。
【００２１】
本発明は上記の問題点に鑑みてなされたものであり、その目的は、ゲート電極の両側壁部の少なくとも何れか一方側にサイドウォール状の電荷蓄積部を配置してなるＭＯＮＯＳ型等の半導体記憶装置において、電荷蓄積部下方のトンネル酸化膜、または、当該トンネル酸化膜と半導体基板界面に発生したダングリングボンドを効率的且つ強固に水素終端させ、メモリ特性、特にデータ保持特性を向上させる点にある。
【課題を解決するための手段】
【００２２】
上記目的を達成するための本発明に係る半導体記憶装置は、少なくとも１つの不揮発性メモリセルを備えてなる半導体記憶装置であって、前記不揮発性メモリセルが、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の両側壁部の少なくとも何れか一方側に形成された電荷を蓄積可能な電荷蓄積部と、前記ゲート電極下に位置するチャネル領域と、前記チャネル領域の両側の前記半導体基板表面に形成された２つの拡散層領域と、を備え、前記ゲート電極への電圧印加によって前記２つの拡散層領域の一方から他方へ流れる電流量を前記電荷蓄積部に蓄積された電荷量の多寡により変化可能に構成されており、前記電荷蓄積部の内部または表面上に、成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含む絶縁膜が形成されていることを第１の特徴とする。
【００２３】
更に、上記第１の特徴の半導体記憶装置は、前記不揮発性メモリセルにおいて、前記電荷蓄積部が、前記半導体基板側より第１絶縁膜、電荷保持膜、及び、第２絶縁膜の順に積層されて形成され、前記第２絶縁膜が、成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含んでいることを第２の特徴とする。
【００２４】
更に、上記第１の特徴の半導体記憶装置は、前記不揮発性メモリセルが、前記電荷蓄積部を覆う第３絶縁膜を更に備え、前記電荷蓄積部が、前記半導体基板側より第１絶縁膜、電荷保持膜、及び、第２絶縁膜の順に積層されて形成され、前記第２絶縁膜と前記第３絶縁膜の内の少なくとも何れか一方が、成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含んでいることを第３の特徴とする。
【００２５】
更に、上記第２または第３の特徴の半導体記憶装置は、前記第２絶縁膜、または、前記第２絶縁膜と前記第３絶縁膜が、シリコン酸化膜であることを特徴とする。
【００２６】
更に、上記第２または第３の特徴の半導体記憶装置は、前記第２絶縁膜と前記第３絶縁膜の少なくとも何れか一方が、テトラエトキシシラン（ＴＥＯＳ）を原料とし、オゾンと反応する化学気相堆積法で成膜されたシリコン酸化膜であることを特徴とする。
【００２７】
更に、上記第２の特徴の半導体記憶装置は、前記第２絶縁膜に接し、且つ、前記電荷保持膜に接しない位置に、前記第２絶縁膜と前記第３絶縁膜の内の少なくとも何れか一方に含まれる水分と反応して酸化可能な被酸化物質膜が形成されていることを第４の特徴とする。
【００２８】
更に、上記第３の特徴の半導体記憶装置は、前記第２絶縁膜または前記第３絶縁膜に接し、且つ、前記電荷保持膜に接しない位置に、前記第２絶縁膜と前記第３絶縁膜の内の少なくとも何れか一方に含まれる水分と反応して酸化可能な被酸化物質膜が形成されていることを第５の特徴とする。
【００２９】
更に、上記第４または第５の特徴の半導体記憶装置は、前記被酸化物質膜が金属または金属化合物であることを特徴とする。
【００３０】
更に、上記第４または第５の特徴の半導体記憶装置は、前記被酸化物質膜を覆うように、シリコン窒化膜が形成されていることを特徴とする。
【００３１】
更に、上記第４または第５の特徴の半導体記憶装置は、前記被酸化物質膜が、チタン、タンタル、アルミニウム、ニッケル、コバルト、シリコン、クロム、マグネシウム、及び、タングステンの内から選択される少なくとも１種の元素を含んで構成される物質、または、前記被酸化物質膜が、チタン、タンタル、及び、アルミニウムの内から選択される少なくとも１種の元素の窒化物または酸化物、或いは、それらの組み合わせで構成される金属化合物であることを特徴とする。
【００３２】
更に、上記第２乃至第５の何れかの特徴の半導体記憶装置は、前記電荷保持膜がシリコン窒化膜であることを特徴とする。
【００３３】
更に、上記何れかの特徴の半導体記憶装置は、前記電荷蓄積部表面またはその近傍に、触媒作用による水素活性化能を有する貴金属膜が形成されていることを特徴とする。
【００３４】
更に、上記目的を達成するための本発明に係る半導体記憶装置は、少なくとも１つの不揮発性メモリセルを備えてなる半導体記憶装置であって、前記不揮発性メモリセルが、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の両側壁部の少なくとも何れか一方側に形成された電荷蓄積部と、前記ゲート電極下に位置するチャネル領域と、前記チャネル領域の両側の前記半導体基板表面に形成された２つの拡散層領域と、を備え、前記ゲート電極への電圧印加によって前記２つの拡散層領域の一方から他方へ流れる電流量を前記電荷蓄積部に保持された電荷量の多寡により変化可能に構成されており、前記電荷蓄積部表面またはその近傍に触媒作用による水素活性化能を有する貴金属膜が形成されていることを第６の特徴とする。
【００３５】
更に、上記第６の特徴の半導体記憶装置は、前記貴金属膜が、白金、ロジウム、及び、パラジウムの内の何れか、または、これらの組み合わせからなることを特徴とする。
【００３６】
更に、上記第６の特徴の半導体記憶装置は、前記貴金属膜を覆うように、シリコン窒化膜が形成されていることを特徴とする。
【００３７】
更に、上記目的を達成するための本発明に係る半導体記憶装置の製造方法は、上記第４または第５の特徴の半導体記憶装置の製造方法であって、成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含んで形成される前記絶縁膜と前記被酸化物質膜を形成した後の工程において、加熱処理を施し、当該絶縁膜に含まれる水分を離脱させて周囲に拡散させ、前記被酸化物質膜と反応させて水素を発生させることを特徴とする。
【発明の効果】
【００３８】
上記第１乃至第３の何れかの特徴の半導体記憶装置によれば、電荷を保持してメモリ機能を担う電荷保持膜上に形成される第２絶縁膜または第３絶縁膜等の電荷蓄積部の内部または表面上に形成された絶縁膜が成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含んでいることから、当該絶縁膜内の水分が分解して、電荷蓄積部下方のトンネル酸化膜、または、当該トンネル酸化膜と半導体基板界面に発生したダングリングボンドを終端させる水素源となり得るため、半導体記憶装置のメモリ特性、特にデータ保持特性を向上させることが可能となる。ここで、第２絶縁膜または第３絶縁膜が成膜時における水分子個数は、上記データ保持特性の実験において有意な改善効果を現した絶縁膜に対し、後述するＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：昇温脱離ガス分析）法による脱離ガス分析を行った結果、２×１０２１個／ｃｍ３個以上の水分子が検出されていることから、水素供給源となる第２絶縁膜または第３絶縁膜等の電荷蓄積部の内部または表面上に形成された絶縁膜が成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含んでいることが本発明の要件となる。
【００３９】
更に、第４または第５の特徴の半導体記憶装置によれば、成膜時において少なくとも２×１０２１個／ｃｍ３の水分子を含む第２絶縁膜または第３絶縁膜中の水分は、工程中の加熱処理において、周囲の電荷保持膜や第１絶縁膜中を拡散し、金属または金属化合物等である被酸化物質膜に接触して、被酸化物質膜を酸化させると同時に水素を発生させる。被酸化物質膜の酸化により生成された水素は、外方から水素シンター等で拡散してくる水素に比べて、電荷保持膜、トンネル酸化膜となる第１絶縁膜、半導体基板、及び、これらの界面の近傍で発生して拡散するため、トンネル酸化膜、または、当該トンネル酸化膜と半導体基板界面に発生した多くのダングリングボンドを効率的且つ強固に終端することが期待される。特に、電荷保持膜が緻密な膜の場合や、コンタクトホール等の精密な加工を実現するために、電荷蓄積部やゲート電極をＰ−ＳｉＮ膜等で覆っている場合、つまり、被酸化物質膜を覆うシリコン窒化膜が存在する場合には、その影となる部分への水素の拡散に対して、本特徴構成は非常に有効である。つまり、電荷蓄積部等をＰ−ＳｉＮ膜等で覆うことで、当該シリコン窒化膜がエッチングストッパーとしての従来の機能を発揮するとともに、当該シリコン窒化膜の内側の電荷蓄積部またはその近傍で発生した水素が、外方へ拡散するのを防止し、効率的にトンネル酸化膜となる第１絶縁膜、半導体基板、及び、これらの界面等の所望の個所へ水素を供給し、多くのダングリングボンドをより効率的に終端することが可能となる。
【００４０】
尚、被酸化物質膜としては、チタン、タンタル、アルミニウム、ニッケル、コバルト、シリコンクロム、マグネシウム、及び、タングステン等の物質、または、チタン、タンタル、及び、アルミニウム等の窒化物または酸化物の金属化合物が使用される。これらの被酸化物質膜は、４００℃〜１０００℃の温度で水分と接触することで、容易に酸化し水素が生成され、生成された水素が、ダングリングボンドの終端に用いることができる。
【００４１】
更に、上記第６の特徴の半導体記憶装置によれば、電荷蓄積部表面またはその近傍に触媒作用による水素活性化能を有する貴金属膜が形成されているので、電荷蓄積部の近傍において活性水素を発生でき、その活性水素によりダングリングボンドを効率的に終端させることができ、半導体記憶装置のメモリ特性、特にデータ保持特性を向上させることが可能となる。拡散係数の大きな活性水素は、その周囲に拡散することにより、ダングリングボンドが効率的に水素終端される。また、上記第６の特徴の半導体記憶装置によれば、電荷蓄積部またはその上部の絶縁膜中の水分が少ない場合においても、貴金属膜の水素活性化能によりダングリングボンドの水素終端が促進される。尚、本特徴の半導体記憶装置では、触媒を失活させる触媒毒も電荷蓄積部の周囲にないため、製造工程を経る際の温度や可視光、ドライエッチング工程のプラズマから生じる紫外光等により触媒作用を持続させることが可能である。
【００４２】
また、上記第６の特徴の半導体記憶装置において、貴金属膜として白金を用いた場合における、電荷蓄積部のトンネル酸化膜、半導体基板、及び、それらの界面において約１０１３個／ｃｍ２の不対電子が観測され、従来の約１０１４個／ｃｍ２個の不対電子と比較して改善が見られた。
【００４３】
更に、上記第６の特徴の半導体記憶装置と上記第２または第３の特徴の半導体記憶装置を組み合わせると、貴金属膜として白金を用いた場合において、電荷蓄積部のトンネル酸化膜、半導体基板、及び、それらの界面の不対電子数は、電子スピン共鳴法での検出下限界である１０１２個／ｃｍ２個以下となり、大幅な改善が見られた。例えば、白金−酸化チタン等を電荷蓄積部表面またはその近傍に設けた場合には、電荷蓄積部またはその上部の絶縁膜（上記第１または第２の特徴の半導体記憶装置における第２絶縁膜または第３絶縁膜に相当）中から拡散する水分が酸化チタンに吸着し、水素が生成される一方で、白金による還元反応で水素化が促進され活性な水素が発生する。
【００４４】
また、上記第１乃至第６の何れかの特徴の半導体記憶装置によれば、メモリセルの拡散層領域へのコンタクトホールの開口時におけるエッチングストッパーとするために、シリコン窒化膜等の水素遮断性に優れる物質でゲート電極及び電荷蓄積部が厚く覆われる場合においても、外方から水素シンター等で拡散してくる水素だけでなく、電荷蓄積部の内側でも水素供給が可能であるため、上述の各特徴の作用効果により、電荷蓄積部の電荷保持特性の悪化を防ぎ、データ保持特性に優れた信頼性の高い半導体記憶装置を提供できる。
【発明を実施するための最良の形態】
【００４５】
以下、本発明に係る半導体記憶装置及びその製造方法（以下、適宜「本発明装置」及び「本発明方法」と略称する）の実施形態を図面に基づいて説明する。尚、図９及び図１０に示す従来の半導体記憶装置のメモリセルの構成要素と同じものについては同じ符号を付して説明する。
【００４６】
〈第１実施形態〉
図１は、本発明装置の不揮発性メモリセルのメタル配線形成後の模式的な構造を示す素子断面図である。図２（ａ）及び（ｂ）は、本発明装置のメモリセルが形成される前の活性領域１５と素子分離領域１６を模式的に示す平面図と断面図である。図２（ｂ）の断面図は、同図（ａ）のＡ−Ａ’断面における断面図であり、図１の断面図は、図２（ａ）のＢ−Ｂ’断面（活性領域１５の延伸方向）における断面図である。
【００４７】
本実施形態における不揮発性メモリセルは、図１及び図２に示すように、半導体基板１の少なくとも一部を活性領域１５とし、活性領域１５の表面の少なくとも一部にゲート絶縁膜７が形成され、ゲート絶縁膜７の少なくとも一部を覆うように、例えば多結晶シリコンからなるゲート電極６が形成され、更に、ゲート絶縁膜７の下部にチャネル領域１６が形成され、チャネル領域１７の両側に半導体基板１とは逆導電型の拡散層領域２が形成されている。更に、ゲート電極６の両側壁部にサイドウォール状の電荷蓄積部８が形成されている。この電荷蓄積部８は、半導体基板１側より、例えば熱酸化によるシリコン酸化膜からなるＬ字状の第１絶縁膜３、例えばシリコン窒化膜からなるＬ字状の電荷保持膜４、及び、例えばシリコン酸化膜からなる第２絶縁膜５の順に積層され、サイドウォール状に形成されている。更に、ゲート電極６の一部とサイドウォール状の電荷蓄積部８を覆うように、水分を多く含むシリコン酸化膜からなる第３絶縁膜１１が形成され、第３絶縁膜１１の表面の一部に金属膜からなる被酸化物質膜１２が形成され、それらがシリコン窒化膜９で覆われている。更に、その上に、層間絶縁膜１３が形成され、層間絶縁膜１３に拡散層領域２と接続するためのコンタクトホール１０が開口され、メタル配線１４が形成されている。
【００４８】
次に、図１に示すメモリセルを形成する工程を、工程順に説明する。尚、以下の説明では、フォトレジストの塗布、露光、現像、及び、除去の各工程、洗浄工程等の一般的な工程の説明は、当該工程が公知であるため、詳細な説明は割愛する。
【００４９】
先ず、半導体基板として、例えば、ｐ型シリコン基板１に、公知の技術により素子分離領域１６を形成する。尚、素子分離領域１６は、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）等により形成され、本実施形態では、その断面形状を問わず、素子分離の目的を達するものであれば、その断面形状及び製造方法は問わない。ｐ型シリコン基板１の素子分離領域１６を除く領域が活性領域１５である。
【００５０】
次に、必要に応じて例えばイオン注入により、シリコン基板１の活性領域１５の表面に不純物を導入し、シリコン基板１の表面やバルクを所望の不純物濃度にする。引き続き、シリコン基板１の表面を例えば熱酸化することでゲート絶縁膜７となるシリコン酸化膜を形成する。
【００５１】
次に、ゲート電極６となる例えば多結晶シリコンを３００ｎｍの膜厚に堆積し、公知のフォトリソグラフィー技術によりパターニングした後、多結晶シリコンとその下部のゲート絶縁膜７を、例えば反応性イオンエッチング等の異方性エッチングによりエッチングして、ゲート電極６を形成する。尚、ゲート電極６の幅（ゲート長を規定する）は、例えば５０ｎｍ〜３００ｎｍ程度が好ましいが、その範囲は特に限定されない。
【００５２】
次に、ゲート電極６の両側壁部に、ゲート電極６と電荷保持膜４との間のエネルギー障壁となるトンネル酸化膜と呼ばれる第１絶縁膜３となるシリコン酸化膜を形成する。これは、ゲート電極６の側壁面の多結晶シリコン、及び、ゲート電極６の両側壁部下方のシリコン基板１の表面を、熱酸化することで５ｎｍの膜厚のシリコン酸化膜を形成する。
【００５３】
次に、電荷保持膜４となるシリコン窒化膜を、ジクロロシランとアンモニアガスを用い、低圧で熱分解することで反応させて膜厚１０ｎｍに形成する。このシリコン窒化膜は膜厚が５〜５０ｎｍ程度であることが望ましい。更に、電荷保持膜４の上層に、シランと一酸化窒素を低圧下において８００℃程度の温度で反応させて、第２絶縁膜５となるシリコン酸化膜を形成する。
【００５４】
この状態で、メモリセル部を少なくとも全て含む広範囲に亘って、異方性エッチングによりエッチバックを行い、上層部から順次エッチングすることで、ゲート電極６の両側の段差部（両側壁部）のみにサイドウォール状にシリコン酸化膜（第１絶縁膜３）−シリコン窒化膜（電荷保持膜４）−シリコン酸化膜（第２絶縁膜５）を残し、ゲート電極６の両側壁部にサイドウォール状の電荷蓄積部８を形成する。この結果、第１絶縁膜３と電荷保持膜４はＬ字状に形成される。
【００５５】
次に、ゲート電極６とその両側の電荷蓄積部８をマスクとして、例えばイオン注入法により不純物注入し、ｎ型の拡散層領域２を形成する。尚、図１においては、上記エッチバックの実施後に、例えばイオン注入法によりｎ型の拡散層領域２を形成した場合の概略断面形状を示している。尚、拡散層領域２は、第２絶縁膜５となるシリコン酸化膜の形成前後、或いは、シリコン窒化膜４の堆積後等の工程にて、例えばイオン注入法により形成してもよい。
【００５６】
引き続き、第２絶縁膜５の上層に、ゲート電極６と電荷蓄積部８を覆うように、第３絶縁膜１１として、ＴＥＯＳ（テトラエトキシシラン）を熱分解してオゾンと反応形成したシリコン酸化膜が３００ｎｍの膜厚で形成される。第２絶縁膜５または第３絶縁膜１１の内の少なくとも何れか一方は、ＴＥＯＳを原料としてオゾン、酸素と混合して気相成長させるＣＶＤ法で形成される必要がある。このような膜は、多くの水分を含んでいることが、ＴＤＳ法による脱離ガス分析で判明した。
【００５７】
次に、第３絶縁膜１１となるシリコン酸化膜に対して異方性エッチングを行い、電荷蓄積部８の表面とゲート電極６の側壁面の上部のみを覆う第３絶縁膜１１を形成する。この結果、第３絶縁膜１１に覆われず表面が露出しているのは、ゲート電極６の上面、活性領域１５の拡散層領域２、及び、素子分離領域１６の表面となる。
【００５８】
更に、被酸化物質膜１２として金属チタン膜をスパッタリング法により１０ｎｍ堆積し、熱処理を加えることにより、活性領域１５のシリコン基板とゲート電極６の多結晶シリコン表面のサリサイド化を行う。第３絶縁膜１１の表面を覆う金属チタン膜１２は、上記熱処理による反応はせずに金属のまま状態で残っている。尚、このままの状態では、拡散層領域２とゲート電極６間が金属チタン膜１２を介して導通しているので、この残留部分の金属チタン膜１２を、加熱した硫酸等に浸さずに、異方性エッチングを行うことにより第３絶縁膜１１の一部表面に僅かに残して両端部を除去する。これにより、拡散層領域２とゲート電極６間の導通を未然に防ぐ。本実施形態では、被酸化物質膜１２として金属チタン膜を使用したが、後工程の熱処理温度で酸化され得る金属であれば、チタン以外の材料を用いても、同様の効果が得られる。
【００５９】
次いで、シランとアンモニアをプラズマで分解し反応させてシリコン窒化膜９（Ｐ−ＳｉＮ）を堆積し、ゲート電極６とそのサイドウォール部（両側壁部）だけを覆うように形成する。この状態で、ゲート電極６、電荷蓄積膜８、水分を多く含む第３絶縁膜１１、及び、金属チタンからなる被酸化物質膜１２が、水素遮断性のよいシリコン窒化膜９で覆われたことになる。
【００６０】
引き続いて、ボロンとリンを添加したシリコン酸化膜（ＢＰＳＧ膜）を層間絶縁膜１３として堆積し、８００℃程度の熱処理を加え、その際の流動性を利用して平坦性を上げる。この熱処理は後述するように、水素を発生させるためにも機能している。更に、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）を用いて層間絶縁膜１３の平坦化を行う。次に、拡散層領域２との接続用のコンタクトホール１０の形成を行う。この際に、シリコン窒化膜９は、コンタクトホール１０が拡散層領域２上に開口する際にドライエッチングで電荷蓄積膜８、第３絶縁膜１１、及び、被酸化物質膜１２等に対する無用のエッチングが進行しないように、該エッチングを精度良く行うために使用される。
【００６１】
ここで、第３絶縁膜１１に含まれる水分が、層間絶縁膜１３の平坦性を向上させるために行った熱処理中に、被酸化物質膜１２の金属チタンと反応し、シリコン基板１とシリコン窒化膜９に囲まれた領域内で生成された水素が電荷蓄積部８を中心としたサイドウォール部に充分に拡散する。ここで、水素遮断性に優れたシリコン窒化膜９は、エッチングストッパーとしての上記機能に加えて、当該領域内で生成された水素が外方へ拡散するのを防止し、水素が効率的にサイドウォール部内に拡散するのを促進する機能を発揮する。この結果、電荷蓄積部８の第１絶縁膜３（トンネル酸化膜）、半導体基板１、及び、それらの間の界面に生成されたダングリングボンドを水素終端させ、ダングリングボンドに起因する不対電子数を低減でき、不対電子による準位を介して電荷が外部に移動するのを防止でき、電荷保持特性が向上する。
【００６２】
シリコン窒化膜９は、電荷蓄積部８を含むサイドウォール部を覆って形成されており、シリコン窒化膜９の形成後でアルミニウム等のメタル配線形成前に水素シンターを行っても、シリコン窒化膜９の良好な水素遮断性のためにサイドウォール部に対する水素シンターの効果は十分には発揮されない。しかしながら、メタル配線形成後では、更に厚いメタル配線自体によって水素が遮断されるので、４００℃、２％水素雰囲気で、水素シンター処理を実施する。その後、アルミニウムを主たる構成物とするメタル配線１４を公知の技術で形成する。
【００６３】
以上の工程を経て、半導体基板１、半導体基板１上に形成されたゲート絶縁膜７、ゲート絶縁膜７上に形成されたゲート電極６、ゲート電極６の両側壁部に半導体基板１側より第１絶縁膜３、電荷保持膜４、及び、第２絶縁膜５の順に積層された電荷蓄積部８、ゲート電極６下に位置するチャネル領域１７、及び、チャネル領域１７の両側の半導体基板１表面に形成された２つの拡散層領域２を備えてなる本発明装置の不揮発性メモリセルが形成される。尚、上記説明で例示した拡散層領域２との接続用のコンタクトホール１０及びメタル配線１４は、必ずしもメモリセル単位に設ける必要はなく、図１に示す構成に限定されるものではない。
【００６４】
上記各工程を経て形成された本発明装置の不揮発性メモリセルは、ゲート電極６への電圧印加によって、２つの拡散層領域２の一方（ドレイン領域）から他方（ソース領域）へ流れる電流量が、電荷蓄積部８の電荷保持膜４に保持された電荷量の多寡により変化する。ここで、何れの拡散層領域２をドレイン側とするかによって、何れの電荷蓄積部８の電荷蓄積量がドレイン・ソース電流の電流量に影響するかが決定し、電流方向を切り替えることで、２ビットのデータが読み出せる。尚、本発明装置は、当該不揮発性メモリセルを行方向及び列方向に複数配列してなるメモリセルアレイを少なくとも１つ備え、当該メモリセルアレイに対してデータの読み出し、書き込み、消去の各メモリ動作を実行する周辺回路を備えて構成される。データの読み出し、書き込み、消去の各メモリ動作は、特許文献２に詳細に記載されており、また、当該周辺回路は、当該メモリ動作の処理に基づいて公知の技術に基づいて構成されるので、詳細な説明は割愛する。
【００６５】
本実施形態では、第３絶縁膜１１に水分を多く含むシリコン酸化膜を用いたが、第３絶縁膜１１中の水分量の違いによる電荷保持特性の改善効果を比較検討するために、第３絶縁膜１１であるシリコン酸化膜の堆積温度を変化させ、含有水分量を変化させたシリコン酸化膜、及び、シランと一酸化窒素を用いて高温で堆積させたシリコン酸化膜を用いた場合の膜中水分量と、電子スピン共鳴法で測定した不対電子数の相関関係を調べた。図３に示すように、含有水分量（単位体積当たりの水分子個数）が２×１０２１個／ｃｍ３以上になると、急激に不対電子数が減少している。このことは、電荷保持特性の改善を行うには、少なくとも２×１０２１個／ｃｍ３程度の水分量を膜中に保持していないと、効果的に水分が拡散せずにダングリングボンドが十分に水素終端せず、不対電子が消滅しないことを示唆している。
【００６６】
本実施形態では、第３絶縁膜１１を、ＴＥＯＳを原料とし、オゾンと反応するＣＶＤ法（化学気相堆積法）を用い、成膜温度４００℃で成膜した。この第３絶縁膜１１の水分量は、ＴＤＳ法による脱離ガス分析で２×１０２１個／ｃｍ３であり、電子スピン共鳴法で測定した不対電子数は、約５×１０１２個／ｃｍ２であった。従来のサイドウォール状構造のＭＯＮＯＳ型多値メモリでは、不対電子数が約１０１４個／ｃｍ２であったので、水分を多く含む第３絶縁膜１１を用いることによる電荷保持特性の改善効果が確認できた。
【００６７】
〈第２実施形態〉
次に、本発明装置の不揮発性メモリセルの第２実施形態につき、図４に基づいて説明する。図４は、第２実施形態に係る不揮発性メモリセルのメタル配線形成後の模式的な構造を示す素子断面図である。図４の断面図は、図２（ａ）のＢ−Ｂ’断面（活性領域１５の延伸方向）における断面図である。
【００６８】
第２実施形態における不揮発性メモリセルは、図４及び図２に示すように、半導体基板１の少なくとも一部を活性領域１５とし、活性領域１５の表面の少なくとも一部にゲート絶縁膜７が形成され、ゲート絶縁膜７の少なくとも一部を覆うように、例えば多結晶シリコンからなるゲート電極６が形成され、更に、ゲート絶縁膜７の下部にチャネル領域１６が形成され、チャネル領域１７の両側に半導体基板１とは逆導電型の拡散層領域２が形成されている。更に、ゲート電極６の両側壁部にサイドウォール状の電荷蓄積部８が形成されている。この電荷蓄積部８は、半導体基板１側より、例えば熱酸化によるシリコン酸化膜からなるＬ字状の第１絶縁膜３、例えばシリコン窒化膜からなるＬ字状の電荷保持膜４、及び、例えばシリコン酸化膜からなる第２絶縁膜５の順に積層され、サイドウォール状に形成されている。更に、電荷蓄積部８の表面の第２絶縁膜５に接し、電荷保持膜４に接しない位置に金属膜からなる被酸化物質膜１２が形成され、サイドウォール状の電荷蓄積部８と被酸化物質膜１２とゲート電極６を覆うように、水分を多く含むシリコン酸化膜からなる第３絶縁膜１１が形成され、シリコン窒化膜９で覆われている。更に、その上に、層間絶縁膜１３が形成され、層間絶縁膜１３に拡散層領域２と接続するためのコンタクトホール１０が開口され、メタル配線１４が形成されている。尚、各部の形成方法は、第１実施形態と同じであるので、重複する説明は省略する。
【００６９】
第１実施形態の不揮発性メモリセルとの相違点は、第１実施形態では、第３絶縁膜１１の上に被酸化物質膜１２が形成されていたのに対し、第２実施形態では、被酸化物質膜１２が第３絶縁膜１１と第２絶縁膜５の間に形成されている点で相違する。しかしながら、第２実施形態においても、水分を多く含む第３絶縁膜１１と被酸化物質膜１２が、シリコン基板１とシリコン窒化膜９に囲まれた領域内に存在するため、当該領域内で生成された水素が電荷蓄積部８を中心としたサイドウォール部に充分に拡散し、第１実施形態と同様に、電荷蓄積部８の第１絶縁膜３（トンネル酸化膜）、半導体基板１、及び、それらの間の界面に生成されたダングリングボンドを水素終端させ、ダングリングボンドに起因する不対電子数を低減でき、不対電子による準位を介して電荷が外部に移動するのを防止でき、電荷保持特性が向上する。
【００７０】
尚、被酸化物質膜１２の形成個所は、図１及び図４に図示する位置に限定されるものではなく、水素遮断性の優れたシリコン窒化膜９で覆われている領域内における、水分を多く含む第３絶縁膜１１に接し、電荷保持膜４に接しない位置であればどこでもよい。
【００７１】
〈第３実施形態〉
次に、本発明装置の不揮発性メモリセルの第３実施形態につき、図５に基づいて説明する。図５は、第３実施形態に係る不揮発性メモリセルのメタル配線形成後の模式的な構造を示す素子断面図である。図５の断面図は、図２（ａ）のＢ−Ｂ’断面（活性領域１５の延伸方向）における断面図である。
【００７２】
第３実施形態における不揮発性メモリセルは、図５及び図２に示すように、半導体基板１の少なくとも一部を活性領域１５とし、活性領域１５の表面の少なくとも一部にゲート絶縁膜７が形成され、ゲート絶縁膜７の少なくとも一部を覆うように、例えば多結晶シリコンからなるゲート電極６が形成され、更に、ゲート絶縁膜７の下部にチャネル領域１６が形成され、チャネル領域１７の両側に半導体基板１とは逆導電型の拡散層領域２が形成されている。更に、ゲート電極６の両側壁部にサイドウォール状の電荷蓄積部８が形成されている。この電荷蓄積部８は、半導体基板１側より、例えば熱酸化によるシリコン酸化膜からなるＬ字状の第１絶縁膜３、例えばシリコン窒化膜からなるＬ字状の電荷保持膜４、及び、例えばシリコン酸化膜からなる水分を多く含む第２絶縁膜５の順に積層され、サイドウォール状に形成されている。更に、電荷蓄積部８の表面の第２絶縁膜５に接し、電荷保持膜４に接しない位置に金属膜からなる被酸化物質膜１２が形成され、サイドウォール状の電荷蓄積部８と被酸化物質膜１２とゲート電極６がシリコン窒化膜９で覆われている。更に、その上に、層間絶縁膜１３が形成され、層間絶縁膜１３に拡散層領域２と接続するためのコンタクトホール１０が開口され、メタル配線１４が形成されている。尚、各部の形成方法は、第１実施形態と同じであるので、重複する説明は省略する。
【００７３】
第１実施形態の不揮発性メモリセルとの相違点は、第１実施形態では、水分を多く含むが第３絶縁膜１１がゲート電極６の一部とサイドウォール状の電荷蓄積部８を覆うように形成されていたのに対し、第３実施形態では、水分を多く含む第３絶縁膜１１を形成せずに、その代わりに、電荷蓄積部８の第２絶縁膜５が水分を多く含むシリコン酸化膜で形成されている点で相違する。しかしながら、第３実施形態においても、水分を多く含む第２絶縁膜５と被酸化物質膜１２が、シリコン基板１とシリコン窒化膜９に囲まれた領域内に存在するため、当該領域内で生成された水素が電荷蓄積部８を中心としたサイドウォール部に充分に拡散し、第１実施形態と同様に、電荷蓄積部８の第１絶縁膜３（トンネル酸化膜）、半導体基板１、及び、それらの間の界面に生成されたダングリングボンドを水素終端させ、ダングリングボンドに起因する不対電子数を低減でき、不対電子による準位を介して電荷が外部に移動するのを防止でき、電荷保持特性が向上する。
【００７４】
尚、第１実施形態及び第２実施形態において第３絶縁膜１１を設けることの優位点は、第３絶縁膜１１は、第２絶縁膜５より低温（約４００℃）での成長が可能で、その分多くの水分を含有可能であり、その分多くの水素を発生できる点で有利である。
【００７５】
〈第４実施形態〉
次に、本発明装置の不揮発性メモリセルの第４実施形態につき、図１、図４、及び、図５を参照して説明する。
【００７６】
第４実施形態における不揮発性メモリセルは、図１、図４、または、図５に各別に示す第１実施形態、第２実施形態、または、第３実施形態における不揮発性メモリセル中の被酸化物質膜１２に代えて、白金等の触媒作用による水素活性化能を有する貴金属膜が形成されている。被酸化物質膜１２が貴金属膜に交代している以外は、第１実施形態、第２実施形態、または、第３実施形態の各不揮発性メモリセルの構成要素及びその形成工程が同様であり、重複する説明は省略する。
【００７７】
第４実施形態における不揮発性メモリセルでは、電荷蓄積部８の表面またはその近傍に触媒作用による水素活性化能を有する貴金属膜が形成されているので、電荷蓄積部８の近傍において活性水素を発生でき、その活性水素によりダングリングボンドを効率的に終端させることができ、半導体記憶装置のメモリ特性、特にデータ保持特性を向上させることが可能となる。拡散係数の大きな活性水素は、その周囲に拡散することにより、ダングリングボンドが効率的に水素終端される。また、第３絶縁膜１１または第２絶縁膜５中の水分が少ない場合においても、貴金属膜の水素活性化能によりダングリングボンドの水素終端が促進される。つまり、第３絶縁膜１１または第２絶縁膜５中から脱離する水分が少ない場合でも、通常の低温水素シンター処理を実施すれば、外方から拡散してくる水素をより効率的にダングリングボンドに結合させることが可能となり、水素シンター処理の効果が得られる。
【００７８】
〈第５実施形態〉
次に、本発明装置の不揮発性メモリセルの第５実施形態につき、図１、図４、及び、図５を参照して説明する。
【００７９】
第５実施形態における不揮発性メモリセルは、図１、図４、または、図５に各別に示す第１実施形態、第２実施形態、または、第３実施形態における不揮発性メモリセル中の被酸化物質膜１２に加えて、白金等の触媒作用による水素活性化能を有する貴金属膜が更に形成されている。貴金属膜の形成位置は、被酸化物質膜１２と同様の形成位置とし、必ずしも被酸化物質膜１２と貴金属膜が同位置に重ねて形成される必要はない。例えば、第１実施形態の不揮発性メモリセルに対して、第２実施形態の不揮発性メモリセルの被酸化物質膜１２の形成位置に貴金属膜を形成するようにしても構わない。第５実施形態における不揮発性メモリセルは、貴金属膜が追加されている以外は、第１実施形態、第２実施形態、または、第３実施形態の各不揮発性メモリセルの構成要素及びその形成工程が同様であり、重複する説明は省略する。
【００８０】
第５実施形態における不揮発性メモリセルでは、電荷蓄積部８の表面またはその近傍に、シリコン酸化膜中の水分を分解する被酸化物質膜１２と、触媒作用による水素活性化能を有する貴金属膜の両方が形成されているので、第４実施形態に比較して電荷蓄積部８の近傍において活性水素を容易に発生でき、その活性水素によりダングリングボンドをより効率的且つ強固に終端させることができ、半導体記憶装置のメモリ特性、特にデータ保持特性を大幅に向上させることが可能となる。拡散係数の大きな活性水素は、その周囲に拡散することにより、ダングリングボンドが効率的に水素終端される。また、第３絶縁膜１１または第２絶縁膜５中の水分が少ない場合においても、貴金属膜の水素活性化能によりダングリングボンドの水素終端が促進される。
【００８１】
次に、上記各実施形態における電荷保持特性を比較評価する。図６に、第１実施形態（矢示Ａ）、第４実施形態（矢示Ｂ）、第５実施形態（矢示Ｃ）、及び、２つの従来例（矢示Ｄ、Ｅ）における各不揮発性メモリセルの単体での電荷保持特性を夫々示す。矢示Ｄの従来例は、従来のサイドウォール状構造のＭＯＮＯＳ型多値メモリであり、矢示Ｅの従来例は、矢示Ｄの従来例に対して８５０℃の水素シンターを実施した場合の電荷保持特性である。
【００８２】
図６において、横軸は、１ビットの書き込みのために電荷蓄積部８の一方側の電荷保持膜４に電子を注入した状態の読み出し電流から、電荷注入前の読み出し電流を差し引いた電流差（書き込み量）を示し、単純には単一ビットの読み出し動作マージンを示す。縦軸は、一種の加速試験である２５０℃１５分のベークを行った後に、書き込み（電子注入）状態の読み出し電流が、加速試験の前後でどれだけ変化したかを示す読み出し電流の変動量である。図６は、単一ビットでの電荷保持特性を示しており、メモリセルアレイのように多数のメモリセルを動作させる際には、メモリセル間の特性バラツキを考慮する必要がある。その上で、読み出し電流の差異を検出するセンスアンプ等の回路的要求から、単一ビットでの読み出し動作マージンとして６０μＡが必要である。この場合にデバイスの信頼性を確保するためには、加速試験の前後における電流変化を好ましくは１μＡ以下にする必要がある。
【００８３】
矢示Ｄの従来例の電荷保持特性では、６０μＡの書き込み量に対して、２５μＡの電流変化があり、所望のデータ保持特性を確保するには不十分である。矢示Ｅの従来例は、矢示Ｄの従来例に対して電荷保持特性の改善が見られるものの、実際には、好ましくないトランジスタの閾値変動等が起こり、実現が困難である。
【００８４】
矢示Ａ〜Ｃの本発明の第１実施形態（矢示Ａ）、第４実施形態（矢示Ｂ）、及び、第５実施形態（矢示Ｃ）では、電荷保持特性の改善効果が得られている。中でも、矢示Ｃの第５実施形態の電荷保持特性では、上記加速試験の前後における電流変化が０．７２μＡと極めて良好な結果を示しており、所望のデータ保持特性要求を十分に満たしている。
【００８５】
また、図７の表に、図６の各系列Ａ〜Ｅの電荷保持特性における６０μＡの書き込み量に対する加速試験の前後における読み出し電流の電流変化と、電子スピン共鳴法で測定した不対電子数を示す。図７の表より、不対電子数と読み出し電流の電流変化の間に強い相関関係が見られ、この結果からも、上述と同様の結論が得られる。
【００８６】
次に、本発明装置及び本発明方法の別実施形態について説明する。
【００８７】
〈１〉上記各実施形態において、電荷を保持してメモリ機能を担う電荷保持膜４として、シリコン窒化膜を使用したが、これは量産工場に導入し易く、非常に好ましいためである。しかし、電荷蓄積部８の膜構成及び材料は、上記実施形態に限定されるものではなく、電荷保持機能を有する膜または材料、例えば、シリコン窒化膜、リン・ボロン等の不純物を含むシリケートガラス、シリコンカーバイド、アルミナ、ハフニウムオキサイド、ジルコニウムオキサイド、タンタルオキサイド、酸化亜鉛、強誘電体材料等、絶縁膜の積層構造膜、若しくは、絶縁体中に離散的に電荷保持機能を有する材料を含んでいれば、基本的に本発明装置の不揮発性メモリセルを実現することが可能である。
【００８８】
〈２〉上記各実施形態において、電荷蓄積部８がゲート電極６の両側壁部に夫々形成されている場合を説明したが、電荷蓄積部８がゲート電極６の両側壁部の何れか一方側にのみ存在するメモリセル構造に対しても、本発明は適用可能であり、本発明によるデータ保持特性の改善効果は十分に期待できる。
【００８９】
〈３〉上記第１、第２、第３または第５実施形態において、被酸化物質膜１２の材料として金属チタン膜を使用したが、被酸化物質膜１２の材料は、上記実施形態に限定されるものではなく、水分と反応して酸化し、水素を生成可能な材料であればよい。例えば、被酸化物質膜１２は、チタン以外に、タンタル、アルミニウム、ニッケル、コバルト、シリコン、クロム、マグネシウム、及び、タングステンの内から選択される少なくとも１種の元素を含んで構成される物質、または、チタン、タンタル、及び、アルミニウムの内から選択される少なくとも１種の元素の窒化物または酸化物、或いは、それらの組み合わせで構成される金属化合物であるのも好ましい。尚、被酸化物質膜１２の材料として金属チタン膜を使用する場合は、他の材料と比較して低温で酸化し易いので、処理温度の低温化を図ることができ、好適である。
【００９０】
〈４〉上記第４または第５実施形態において、触媒作用による水素活性化能を有する貴金属膜の一例として白金を例示したが、当該貴金属膜は、触媒作用による水素活性化能を有していれば、白金に限定されるものではない。例えば、貴金属膜として、白金単体以外に、ロジウム、パラジウム、または、白金、ロジウム、及び、パラジウムの２種以上の組み合わせでも構わない。
【００９１】
〈５〉上記各実施形態において、半導体基板としてｐ型シリコン基板１を使用する場合を示したが、半導体基板１の導電型はｐ型に限定されるものではなく、ｎ型であっても構わない。半導体基板１がｎ型の場合、拡散層領域２の導電型がｐ型となるのは言うまでもない。また、半導体基板１は、バルクの基板に限らず、絶縁体上に結晶成長させた半導体基板や、バルク基板上に不純物注入により形成されたウェルであっても構わない。
【００９２】
〈６〉上記各実施形態において、メタル配線１４の上部に別の層間絶縁膜及びビアホールを介して、２層目のメタル配線を形成してもよく、メタル配線の層数については、特に限定されない。一般にメタル配線層数が増えれば、最終工程で行う水素シンターの効果は、所望の個所に到達するまでの拡散距離が大きくなることと、メタル配線自体が水素の拡散を阻害するため、水素シンターの効果が得にくくなるので、本発明を導入することによる効果がより顕著となる。
【００９３】
〈７〉上記各実施形態において、ゲート電極６は多結晶シリコンを使用したが、ゲート電極６の材料としては、多結晶シリコンに限定されるものではなく、例えば、アルミニウム、タングステン、または、銅等の元素を含む金属を用いてもよい。ゲート電極６に金属を用いることにより、メモリセルアレイを構成した場合のワード線抵抗の低減が可能となり、ワード線上の信号遅延等の抑制が可能となり、メモリ動作における電気的特性の改善が図れる。
【産業上の利用可能性】
【００９４】
本発明に係る半導体記憶装置及びその製造方法は、不揮発性半導体記憶装置に利用可能であり、より詳細には、ゲート電極のサードウォール部に電荷を保持可能な電荷蓄積部を備えたＭＯＳＦＥＴ構造の不揮発性メモリセルを備えた不揮発性半導体記憶装置に利用することで、データ保持特性の改善が図れる。
【図面の簡単な説明】
【００９５】
【図１】本発明に係る半導体記憶装置のメモリセルの第１実施形態における概略構成を示す素子断面図
【図２】本発明に係る半導体記憶装置のメモリセルの一実施形態におけるメモリセル形成前の平面構造を示す平面図
【図３】本発明に係る半導体記憶装置のメモリセルの第１実施形態における第３絶縁膜中の水分濃度と不対電子数の関係を示す図
【図４】本発明に係る半導体記憶装置のメモリセルの第２実施形態における概略構成を示す素子断面図
【図５】本発明に係る半導体記憶装置のメモリセルの第３実施形態における概略構成を示す素子断面図
【図６】本発明に係る半導体記憶装置及び従来の電荷蓄積領域離散型のＭＯＮＯＳ型多値メモリの各メモリセルにおける電荷保持特性の一例を示す特性図
【図７】本発明に係る半導体記憶装置及び従来の電荷蓄積領域離散型のＭＯＮＯＳ型多値メモリの各メモリセルにおける不対電子数と読み出し電流の電流変化の相関関係を示す比較表
【図８】特許文献１に開示されている電荷蓄積領域離散型のＭＯＮＯＳ型多値メモリのメモリセルの概略構成を示す素子断面図
【図９】特許文献２に開示されている電荷蓄積領域離散型のＭＯＮＯＳ型多値メモリのメモリセルの概略構成を示す素子断面図
【図１０】図９に示す従来例のメモリセルの上部に、Ｐ−ＳｉＮ膜と層間絶縁膜とコンタクトホールが形成された状態での概略構成を示す素子断面図
【符号の説明】
【００９６】
１：    半導体基板
２：    拡散層領域
３：    第１絶縁膜（トンネル酸化膜）
４：    電荷保持膜
５：    第２絶縁膜
６：    ゲート電極
７：    ゲート絶縁膜
８：    電荷蓄積部
９：    シリコン窒化膜
１０：  コンタクトホール  
１１：  第３絶縁膜
１２：  被酸化物質膜（チタン膜）
１３：  層間絶縁膜（ＢＰＳＧ膜）
１４：  メタル配線
１５：  活性領域
１６：  素子分離領域
１７：  チャネル領域
２１：  半導体基板
２２：  拡散層領域
２３：  第１絶縁膜（酸化膜）
２４：  電荷保持膜（窒化膜）
２５：  第２絶縁膜（酸化膜）
２６：  ゲート電極
【図１】
2006319186.tif 000003
【図２】
2006319186.tif 000004
【図３】
2006319186.tif 000005
【図４】
2006319186.tif 000006
【図５】
2006319186.tif 000007
【図６】
2006319186.tif 000008
【図７】
2006319186.tif 000009
【図８】
2006319186.tif 000010
【図９】
2006319186.tif 000011
【図１０】
2006319186.tif 000012