(57)【要約】【課題】Ａ／Ｄ変換器の分解能の4倍の分解能を得ることができるＡ／Ｄ変換の高分解能化の方法を提供する。【解決手段】Ａ／Ｄ変換器の最小分解能幅の1／２に相当する正極性の信号＋Ｖｂをアナログ信号に重畳するステップＳＴ４と、信号＋Ｖｂを重畳する前後におけるＡ／Ｄ変換器のディジタル出力の変化を比較演算するステップＳＴ５と、Ａ／Ｄ変換器の最小分解能幅の1／４に相当する正極性の信号＋Ｖｃ、または、Ａ／Ｄ変換器の最小分解能幅の1／４に相当する負極性の信号−Ｖｃをアナログ信号に重畳するステップＳＴ６、８と、信号＋Ｖｃまたは、信号−Ｖｃを重畳する前後におけるＡ／Ｄ変換器のディジタル出力の変化を比較演算するステップＳＴ７、９とを備える。【選択図】図１
2006211075.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をディジタル信号に変換するＡ／Ｄ変換器を用いたＡ／Ｄ変換の高分解能化の方法において、
前記Ａ／Ｄ変換器の最小分解能幅の1／２に相当する正極性の第１の信号（＋Ｖｂ）を前記アナログ信号に重畳するステップ（ＳＴ４）と、
前記第１の信号（＋Ｖｂ）を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップ（ＳＴ５）と、
前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する正極性の第３の信号（＋Ｖｃ）、または、前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する負極性の第４の信号（−Ｖｃ）を前記アナログ信号に重畳するステップ（ＳＴ６、８）と、
前記第３の信号（＋Ｖｃ）または、前記第４の信号（−Ｖｃ）を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップ（ＳＴ７、９）と、を備えることにより、前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能のディジタル信号を得ることを特徴とするＡ／Ｄ変換の高分解能化の方法。
【請求項２】
アナログ信号をディジタル信号に変換するＡ／Ｄ変換器を用いたＡ／Ｄ変換の高分解能化の方法において、
前記Ａ／Ｄ変換器の最小分解能幅の1／２に相当する負極性の第２の信号（−Ｖｂ）を前記アナログ信号に重畳するステップ（ＳＴ２１）と、
前記第２の信号（−Ｖｂ）を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップ（ＳＴ２２）と、
前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する負極性の第４の信号（−Ｖｃ）、または、前記Ａ／Ｄ変換器の最小分解能幅の３／４に相当する負極性の第６の信号（−Ｖd）を前記アナログ信号に重畳するステップ（ＳＴ２３、２５）と、
前記第４の信号（−Ｖｃ）または、前記第６の信号（−Ｖd）を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップ（ＳＴ２４、２６）とを備えることにより、前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能のディジタル信号を得ることを特徴とする請求項１記載のＡ／Ｄ変換の高分解能化の方法。
【請求項３】
アナログ信号をディジタル信号に変換するＡ／Ｄ変換器を用いたＡ／Ｄ変換の高分解能化の方法において、
前記Ａ／Ｄ変換器の最小分解能幅の1／２に相当する正極性の第１の信号（＋Ｖｂ）を前記アナログ信号に重畳するステップ（ＳＴ３１）と、
前記第１の信号（＋Ｖｂ）を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップ（ＳＴ３２）と、
前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する正極性の第３の信号（＋Ｖｃ）、または、前記Ａ／Ｄ変換器の最小分解能幅の３／４に相当する正極性の第５の信号（＋Ｖd）を前記アナログ信号に重畳するステップ（ＳＴ３３、３５）と、
前記第３の信号（＋Ｖｃ）または、前記第５の信号（＋Ｖd）を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップ（ＳＴ３４、３６）とを備えることにより、前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能のディジタル信号を得ることを特徴とする請求項１記載のＡ／Ｄ変換の高分解能化の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本発明は、Ａ／Ｄ変換器を用いてアナログ信号をディジタル信号に変換する装置におけるＡ／Ｄ変換の高分解能化の方法に関する。
【背景技術】
【０００２】
従来の技術について、従来例を２つ引用して説明をおこなう。
図５は、従来例１のＡ／Ｄ変換の高分解能化の方法を示す説明図であり、（ａ）は原理説明図、（ｂ）はフローチャートである(例えば特許文献１参照)。
図６は、従来例２のＡ／Ｄ変換の高分解能化の方法を示す説明図であり、（ａ）は原理説明図、（ｂ）はフローチャートである(例えば特許文献２参照)。
【０００３】
先ず、図５（ａ）、（ｂ）を用いて従来例１の説明をおこなう。
図５（ａ）において、５１はアンプ、５２はセンサ、５３は信号重畳回路、５４はＡ／Ｄ変換器、５５は演算処理部、５６はパルス発振回路である。
センサ５２の信号をアンプ５１で増幅したアナログ信号Ａｓに対してパルス発振回路５６で生成された所定の繰り返し周波数を有するパルス信号の反復信号を、信号重畳回路５３により重畳し（ステップＳＴ５１）、ハイレベル信号Ａｘとローレベル信号Ａｙが繰り返されるアナログ重畳信号Ａｗを生成し（ステップＳＴ５２）、このアナログ重畳信号Ａｗのハイレベル信号Ａｘ及びローレベル信号Ａｙを、Ａ／Ｄ変換器５４によって、それぞれディジタル重畳信号Ｄｘ及びＤｙに変換し（ステップＳＴ５３）、各ディジタル重畳信号Ｄｘ及びＤｙを演算処理部５５で演算することにより目的のディジタル検出信号Ｄｓを取得し（ステップＳＴ５４）、複数の周期に渡って得られたＤｓの平均値を求める（ステップＳＴ５５）。
以上の手順により、雑音の影響を少なくし、Ａ／Ｄ変換時の分解能を高めていた。
【０００４】
次に、従来例２について図６（ａ）、（ｂ）を用いて説明する。
図６（ａ）において、７０は加算回路、７１は減算回路である。図５と同じ説明符号のものは図５と同じ構成要素を示している。
加算回路７０において、外部から入力される第１のアナログ入力信号Ａ１にＡ／Ｄ変換器５４の最小分解能の整数倍に相当する電圧Ｖｅを加算して  第２のアナログ入力信号Ａ２を生成し（ステップＳＴ７１）、減算回路７１において前記第１のアナログ入力信号Ａ１から、前記最小分解能の整数倍に相当する電圧Ｖｅを減算して第３のアナログ入力信号Ａ３を生成し（ステップＳＴ７２）、Ａ／Ｄ変換器５４により、前記第１、第２、第３のアナログ入力信号Ａ１〜Ａ３を第１、第２、第３のディジタル信号ＡＤ、ＡＤ＋、ＡＤ−に変換し（ステップＳＴ７３）、演算処理部５５により、前記第１、第２、第３のディジタル信号ＡＤ、ＡＤ＋、ＡＤ−を平均することによりディジタル出力を得ていた(ステップＳＴ７４)。
【０００５】
【特許文献１】特開平６−３１８８６８号公報（第３−４頁、第１図）
【特許文献２】特開平７−９５０７４号公報（第２−３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来例１の方法では、Ａ／Ｄ変換時の分解能を十分高めるには複数の周期に渡って求めた平均値を用いることが必要であり、さらに、パルス信号の反復信号を重畳させたため、前記アナログ重畳信号が前記Ａ／Ｄ変換器のＡ／Ｄ変換可能な範囲を越えるような場合においては、Ａ／Ｄ変換時の分解能を高めることが出来ないという問題があった。
また従来例２の方法では、アナログ入力との誤差は前記Ａ／Ｄ変換器の最小分解能電圧の１／２に近づき、精度は向上されるものの、分解能自体を高めることは出来ないという問題があった。
【０００７】
本発明はこのような問題点に鑑みてなされたものであり、前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能のディジタル信号を得ることが出来るＡ／Ｄ変換の高分解能化の方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記問題を解決するため、請求項１に記載の発明は、アナログ信号をディジタル信号に変換するＡ／Ｄ変換器を用いたＡ／Ｄ変換の高分解能化の方法において、前記Ａ／Ｄ変換器の最小分解能幅の1／２に相当する正極性の第１の信号を前記アナログ信号に重畳するステップと、前記第１の信号を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップと、前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する正極性の第３の信号、または、前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する負極性の第４の信号を前記アナログ信号に重畳するステップと、前記第３の信号または、前記第４の信号を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップと、を備えることにより、前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能のディジタル信号を得ることを特徴とするものである。
【０００９】
また、請求項２に記載の発明は、アナログ信号をディジタル信号に変換するＡ／Ｄ変換器を用いたＡ／Ｄ変換の高分解能化の方法において、前記Ａ／Ｄ変換器の最小分解能幅の1／２に相当する負極性の第２の信号を前記アナログ信号に重畳するステップと、前記第２の信号を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップと、前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する負極性の第４の信号、または、前記Ａ／Ｄ変換器の最小分解能幅の３／４に相当する負極性の第６の信号を前記アナログ信号に重畳するステップと、前記第４の信号または、前記第６の信号を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップとを備えることにより、前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能のディジタル信号を得ることを特徴とするものである。
【００１０】
また、請求項３に記載の発明は、アナログ信号をディジタル信号に変換するＡ／Ｄ変換器を用いたＡ／Ｄ変換の高分解能化の方法において、前記Ａ／Ｄ変換器の最小分解能幅の1／２に相当する正極性の第１の信号を前記アナログ信号に重畳するステップと、前記第１の信号を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップと、前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する正極性の第３の信号、または、前記Ａ／Ｄ変換器の最小分解能幅の３／４に相当する正極性の第５の信号を前記アナログ信号に重畳するステップと、前記第３の信号または、前記第５の信号を重畳する前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算するステップとを備えることにより、前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能のディジタル信号を得ることを特徴とするものである。
【発明の効果】
【００１１】
請求項１に記載の発明によると、Ａ／Ｄ変換器の最小分解能幅の1／２に相当する正極性の信号＋Ｖｂをアナログ信号に重畳し、信号＋Ｖｂ重畳前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算し、前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する正極性の信号＋Ｖｃ、または、前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する負極性の信号−Ｖｃを前記アナログ信号に重畳し、信号＋Ｖｃまたは、信号−Ｖｃ重畳前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算しているので、前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能のディジタル信号を得ることができる。
【００１２】
また、請求項２に記載の発明によると、Ａ／Ｄ変換器の最小分解能幅の1／２に相当する負極性の信号−Ｖｂを前記アナログ信号に重畳し、信号−Ｖｂ重畳前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算し、前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する負極性の信号−Ｖｃ、または、前記Ａ／Ｄ変換器の最小分解能幅の３／４に相当する負極性の信号−Ｖdを前記アナログ信号に重畳し、信号−Ｖｃまたは、信号−Ｖd重畳前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算しているので、前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能のディジタル信号を得ることができる。
【００１３】
請求項３に記載の発明によると、Ａ／Ｄ変換器の最小分解能幅の1／２に相当する正極性の信号＋Ｖｂを前記アナログ信号に重畳し、信号＋Ｖｂ重畳前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算し、前記Ａ／Ｄ変換器の最小分解能幅の1／４に相当する正極性の信号＋Ｖｃ、または、前記Ａ／Ｄ変換器の最小分解能幅の３／４に相当する正極性の信号＋Ｖdを前記アナログ信号に重畳し、信号−Ｖｃまたは、信号−Ｖd重畳前後における前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算しているので、前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能のディジタル信号を得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図に基づいて説明する。
【実施例１】
【００１５】
図１、２、３は、本発明のＡ／Ｄ変換の高分解能化の方法を示すフロー図である。
また、図４は本発明のＡ／Ｄ変換の高分解能化の方法を示す説明図である。
先ず、図１および図４を用いて、基準電圧＋refと-ref間のアナログ信号をＮ＝２ビットＡ／Ｄ変換器でディジタル信号に変換する場合で、且つ、４つの信号、すなわち、Ａ／Ｄ変換後のデータが２．７５以上３未満に相当するアナログ信号「○」印（Ａ１）、２．５以上２．７５未満に相当するアナログ信号「○」印（Ｂ１）、２．２５以上２．５未満に相当するアナログ信号「Ｘ」印（Ｃ１）、および２以上２．２５未満に相当するアナログ信号「Ｘ」印（Ｄ１）がある場合を例に、本発明の方法を説明する。
【００１６】
Ａ／Ｄ変換器のディジタル出力を取得する（ステップＳＴ１）。この場合、一般的なＡ／Ｄ変換方法を用いたＡ／Ｄ変換器のディジタル出力、すなわち、前記４つの信号の場合の出力値はいずれも「２」となる。
次に、ステップＳＴ１で取得した前記Ａ／Ｄ変換器のディジタル出力が最大値（２ビットＡ／Ｄ変換器の場合は３）か、最小値（２ビットＡ／Ｄ変換器の場合は０）であるか判別し(ステップＳＴ２、ステップＳＴ３)、最大値の場合は後述する図２のステップＳＴ２１に、最小値の場合は後述する図３のステップＳＴ３１に進む。
次に、前記Ａ／Ｄ変換器の最小分解能幅Ｖaの1／２に相当する正極性信号+Ｖbを前記アナログ信号に重畳し（ステップＳＴ４）、前記アナログ信号に前記信号+Ｖbを重畳する前の前記Ａ／Ｄ変換器のディジタル出力と、前記信号+Ｖｂを重畳した後の前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算し、Ａ／Ｄ変換データが２．５以上３未満か、２以上２．５未満かを判別する（ステップＳＴ５）。すなわち、前記Ａ／Ｄ変換器のディジタル出力は、２．５以上３未満に相当するアナログ信号「○」印（Ａ１およびＢ１）の場合は「３」に変わるが、２以上２．５未満に相当するアナログ信号「Ｘ」（Ｃ１およびＤ１）の場合は「２」のままであることから判別が可能である。
次に、前記ステップＳＴ５でＡ／Ｄ変換データが２．５以上３未満と判別された場合は、前記Ａ／Ｄ変換器の最小分解能幅Ｖaの1／４に相当する正極性信号+Ｖｃを前記アナログ信号に重畳する(ステップＳＴ６)。
次に、前記信号+Ｖｃを重畳した時の前記Ａ／Ｄ変換器のディジタル出力を取得し、Ａ／Ｄ変換データが２．５以上２．７５未満か、２．７５  以上３未満に相当するアナログ信号か、を判別する(ステップＳＴ７)。すなわち、前記信号+Ｖｃを重畳した時の前記Ａ／Ｄ変換器のディジタル出力が「３」である場合は、２．７５以上３未満に相当するアナログ信号「○」（Ａ２）であり、前記信号+Ｖｃを重畳した時の前記Ａ／Ｄ変換器のディジタル出力が「２」である場合は２．５以上２．７５未満に相当するアナログ信号「○」（Ｂ２）であると判別できる。
一方、前記ステップＳＴ５でＡ／Ｄ変換データが２以上２．５未満と判断された場合は、前記Ａ／Ｄ変換器の最小分解能幅Ｖaの1／４に相当する負極性信号‐Ｖｃを前記アナログ信号に重畳する(ステップＳＴ８)。
次に、前記信号−Ｖｃを重畳した時の前記Ａ／Ｄ変換器のディジタル出力を取得し、Ａ／Ｄ変換データが２．２５以上２．５未満か、２以上２．２５未満に相当するアナログ信号か、を判別する(ステップＳＴ９)。すなわち、前記信号−Ｖｃを重畳した時の前記Ａ／Ｄ変換器のディジタル出力が「２」で変わらない場合は２．２５以上２．５未満に相当するアナログ信号「Ｘ」（Ｃ２）であり、前記Ａ／Ｄ変換器のディジタル出力が「１」に変化した場合は２以上２．２５未満に相当するアナログ信号「Ｘ」（Ｄ２）と判別できる。
以上述べたように、前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算し、Ａ／Ｄ変換データが２．５以上３未満か、２以上２．５未満かを判別した(ステップＳＴ５)後、その結果によって前記Ａ／Ｄ変換器の最小分解能幅の１／４である信号+Ｖｃまたは‐Ｖｃを前記アナログ信号に重畳し(ステップＳＴ６、ＳＴ８)、その時の前記Ａ／Ｄ変換器のディジタル出力の変化を比較演算することにより、図４（ｂ）に示すようにＡ／Ｄ変換データが２以上２．２５未満か、２．２５以上２．５未満か、２．５以上２．７５未満か、２．７５以上３未満か、を判別する(ステップＳＴ７、ＳＴ９)ことが可能である。すなわち、前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能を持つＡ／Ｄ変換が実現できるのである。
【００１７】
（重畳前のＡ／Ｄ変換器３の出力データが最大の場合）
次に、前記ステップＳＴ２でＡ／Ｄ変換器のディジタル出力が最大（前述の例では「３」）であった場合を考える。
ここで、仮にＡ／Ｄ変換後のデータが３．７５以上４未満に相当するアナログ信号、３．５以上３．７５未満に相当するのアナログ信号、３．２５以上３．５未満に相当するアナログ信号、および３以上３．２５未満に相当するアナログ信号があるとする。
Ａ／Ｄ変換後のデータが３．７５以上４未満、または３．５以上３．７５未満に相当するアナログ信号の場合、前記アナログ信号に前記信号+Ｖbを重畳すると前記Ａ／Ｄ変換器の入力電圧が+ｒｅｆを越えてしまい、前述の方法は使えない。  
そこで、前記ステップＳＴ２で前記Ａ／Ｄ変換器のディジタル出力が最大（前記の例では「３」）の場合について、図２のフローを用いて、説明する。
【００１８】
先ず、前記Ａ／Ｄ変換器の最小分解能幅Ｖaの1／２に相当する負極性信号‐Ｖbを前記アナログ信号に重畳し（ステップＳＴ２１）、その時の前記Ａ／Ｄ変換器のディジタル出力を取得し、Ａ／Ｄ変換データが３．５以上４未満か、３  以上３．５未満に相当するアナログ信号か、を判別する(ステップＳＴ２２)。すなわち、３．５以上４未満に相当するアナログ信号の場合は、前記Ａ／Ｄ変換器のディジタル出力は「３」のまま変わらないが、３以上３．５未満に相当するアナログ信号の場合は、前記Ａ／Ｄ変換器のディジタル出力は「２」に変わることで判別できる。  
次に、前記ステップＳＴ２２により、３以上３．５未満に相当するアナログ信号と判別された場合は、前記Ａ／Ｄ変換器の最小分解能幅の１／４に相当する負極性信号‐Ｖｃを前記アナログ信号に重畳し(ステップＳＴ２３)、その時の前記Ａ／Ｄ変換器のディジタル出力を取得し、Ａ／Ｄ変換データが３以上３．２５未満か、３．２５  以上３．５未満に相当するアナログ信号か、を判別するする(ステップＳＴ２４)。すなわち、３．２５以上３．５未満に相当するアナログ信号の場合は前記Ａ／Ｄ変換器のディジタル出力は「３」のまま変わらないが、３以上３．２５未満に相当するアナログ信号の場合は前記Ａ／Ｄ変換器のディジタル出力は「２」に変わることで判別できる。
一方、前記ステップＳＴ２２により、３．５以上４未満に相当するアナログ信号と判別された場合は、前記Ａ／Ｄ変換器の最小分解能幅Ｖaの３／４に相当する負極性信号‐Ｖｄを前記アナログ信号に重畳し(ステップＳＴ２５)、その時の前記Ａ／Ｄ変換器のディジタル出力を取得し、Ａ／Ｄ変換データが３．５以上３．７５未満か、３．７５  以上４未満に相当するアナログ信号か、を判別する(ステップＳＴ２６)。すなわち、３．７５以上４未満に相当するアナログ信号の場合は前記Ａ／Ｄ変換器のディジタル出力は「３」のまま変わらないが、３．５以上３．７５未満に相当するアナログ信号の場合は、前記Ａ／Ｄ変換器３の出力は「２」に変わることで判別できる。
以上により３以上３．２５未満、３．２５以上３．５未満、３．５以上３．７５未満および３．７５以上４未満が判別できる。すなわち、重畳前の前記Ａ／Ｄ変換器のディジタル出力が最大の場合においても、前記Ａ／Ｄ変換器の最小分解能の４倍の分解能を持つＡ／Ｄ変換が実現できる。
【００１９】
（重畳前のＡ／Ｄ変換器３の出力データが最小の場合）
次に、重畳前のＡ／Ｄ変換器３のディジタル出力が最小（前述の例では「０」）の場合を考える。ここで、仮にＡ／Ｄ変換後のデータが０．７５以上１未満に相当するアナログ信号、０．５以上０．７５未満に相当するのアナログ信号、０．２５以上０．５未満に相当するアナログ信号、および０以上０．２５未満に相当するアナログ信号があるとする。０．２５以上０．５未満、および０以上０．２５未満に相当するアナログ信号であった場合は、前記アナログ信号に前記信号−Ｖcを重畳すると前記Ａ／Ｄ変換器の入力電圧が−ｒｅｆを越えてしまい、前述の方法は使えない。そこで、前記ステップＳＴ３で重畳前の前記Ａ／Ｄ変換器のディジタル出力が最小（前記の例では「０」）の場合について、図３のフローを用いて説明する。
【００２０】
先ず、前記Ａ／Ｄ変換器の最小分解能幅Ｖaの1／２に相当する正極性信号+Ｖbを前記アナログ信号に重畳し(ステップＳＴ３１)、その時の前記Ａ／Ｄ変換器のディジタル出力を取得し、Ａ／Ｄ変換データが０以上０．５未満か、０．５  以上１未満に相当するアナログ信号か、を判別する(ステップＳＴ３２)。すなわち、０以上０．５未満に相当するアナログ信号の場合は、前記Ａ／Ｄ変換器３の出力は「０」のまま変わらないが、０．５以上１未満に相当するアナログ信号の場合は、前記Ａ／Ｄ変換器３の出力は「１」に変わることで判別できる。前記ステップＳＴ３２で０．５以上１未満に相当するアナログ信号と判別された場合は、前記Ａ／Ｄ変換器の最小分解能幅の１／４に相当する正極性信号+Ｖｃを前記アナログ信号に重畳し(ステップＳＴ３３)、その時の前記Ａ／Ｄ変換器のディジタル出力を取得し、Ａ／Ｄ変換データが０．５以上０．７５未満か、０．７５以上１未満に相当するアナログ信号か、を判別する(ステップＳＴ３４)。すなわち、０．５以上０．７５未満に相当するアナログ信号の場合は、前記Ａ／Ｄ変換器の出力は「０」のままだが、０．７５以上１未満に相当するアナログ信号の場合は前記Ａ／Ｄ変換器の出力は「１」に変わることで判別できる。一方、前記ステップＳＴ３２で０以上０．５未満に相当するアナログ信号と判別された場合は、前記Ａ／Ｄ変換器３の最小分解能幅Ｖaの３／４に相当する正極性信号+Ｖｄを前記アナログ信号１２に重畳し(ステップＳＴ３５)、その時の前記Ａ／Ｄ変換器のディジタル出力を取得し、Ａ／Ｄ変換データが０以上０．２５未満か、０．２５以上０．５未満に相当するアナログ信号か、を判別する(ステップＳＴ３６)。すなわち、０以上０．２５未満に相当するアナログ信号の場合は、前記Ａ／Ｄ変換器３の出力は「０」のままだが、０．２５以上０．５未満に相当するアナログ信号の場合は、前記Ａ／Ｄ変換器のディジタル出力は「１」となり判別できる。
以上により、０以上０．２５未満、０．２５以上０．５未満、０．５以上０．７５未満および０．７５以上１未満が判別できる。すなわち、重畳前のＡ／Ｄ変換器のディジタル出力が最小のときでも前記Ａ／Ｄ変換器の最小分解能の４倍に相当する分解能を持つＡ／Ｄ変換が実現できる。
【産業上の利用可能性】
【００２１】
アナログ信号をディジタル信号に変換するＡ／Ｄ変換器を用いたＡ／Ｄ変換装置に広く適用が可能である。
【図面の簡単な説明】
【００２２】
【図１】本発明のＡ／Ｄ変換の高分解能化の方法を示すフロー図
【図２】本発明のＡ／Ｄ変換の高分解能化の方法を示すフロー図
【図３】本発明のＡ／Ｄ変換の高分解能化の方法を示すフロー図
【図４】本発明のＡ／Ｄ変換の高分解能化の方法を示す説明図
【図５】従来例１のＡ／Ｄ変換の高分解能化の方法を示す説明図（ａ）は原理説明図、（ｂ）はフローチャート
【図６】従来例２のＡ／Ｄ変換の高分解能化の方法を示す説明図（ａ）は原理説明図、（ｂ）はフローチャート
【符号の説明】
【００２３】
５１  アンプ
５２  センサ
５３  信号重畳回路
５４  Ａ／Ｄ変換器
５５  演算処理部
５６  パルス発振回路
７０  加算回路
７１  減算回路
【図１】
2006211075.tif 000003
【図２】
2006211075.tif 000004
【図３】
2006211075.tif 000005
【図４】
2006211075.tif 000006
【図５】
2006211075.tif 000007
【図６】
2006211075.tif 000008