(57)【要約】【課題】低いコストおよび単純な工程で製造することを可能とし且つ早期不良検出を可能とする、電子部品を内蔵した基板の製造方法の提供。【解決手段】第１金属箔の一側に電子部品を実装する第１段階と、積層材と第２銅箔を準備し、電子部品が実装された前記第１金属箔の一側に前記積層材、前記第２銅箔の順に整列する第２段階と、前記第１金属箔、前記積層材および前記第２金属箔を加圧してコア層を形成する第３段階と、前記第１金属箔および前記第２金属箔に回路パターンを形成する第４段階とを含んでなる。【選択図】図３Ａ
2006319339.tif 000002
【特許請求の範囲】
【請求項１】
第１金属箔の一側に電子部品を実装する第１段階と、
積層材と第２銅箔を準備し、電子部品が実装された前記第１金属箔の一側に前記積層材、前記第２銅箔の順に整列する第２段階と、
前記第１金属箔、前記積層材および前記第２金属箔を加圧してコア層を形成する第３段階と、
前記第１金属箔および前記第２金属箔に回路パターンを形成する第４段階とを含んでなることを特徴とする、電子部品を内蔵した基板の製造方法。
【請求項２】
前記第２段階の前に、前記第２金属箔の一側に電子部品を実装する段階をさらに含んでなることを特徴とする、請求項１に記載の電子部品を内蔵した基板の製造方法。
【請求項３】
前記第１金属箔と前記第２金属箔は、銅箔であることを特徴とする、請求項１に記載の電子部品を内蔵した基板の製造方法。
【請求項４】
前記第１段階の前記第１金属箔と前記電子部品とは、半田ボール、異方性伝導フィルム（ＡＣＦ）、および非電導性ペースト(ＮＣＰ)等のいずれか一つによって電気的に接合されて実装されることを特徴とする、請求項１に記載の電子部品を内蔵した基板の製造方法。
【請求項５】
前記電子部品は、能動素子および／または受動素子であることを特徴とする、請求項１に記載の電子部品を内蔵した基板の製造方法。
【請求項６】
前記積層材は、Ｂ−ステージ(B-stage)熱硬化層であることを特徴とする、請求項１に記載の電子部品を内蔵した基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品を内蔵した基板の製造方法に係り、より詳しくは、積層によって電子部品内蔵のコア層を形成し、その上に追加的な回路層を形成することにより、工程数を画期的に減らして最小コストでコア層を形成し、その後にビルドアップ(Build-up)を施す、電子部品内蔵基板の製造方法に関する。
【背景技術】
【０００２】
最近、携帯電話機、デジタルビデオカメラ、デジタルカメラ、携帯情報端末機、モバイルコンピュータなどの小型携帯機器に関して回路実装技術の高密度化が重要なテーマとなっている。このような流れに伴い、回路部品を高密度で実装する方法の一環として配線板を多層化する傾向が現れている。
【０００３】
従来のガラス−エポキシ樹脂含浸基板では、ドリルによる貫通口の構造を用いて多層化しているが、これは、信頼性には優れるが、高密度実装には適しない。このため、回路の高密度化を図ることが可能な別の方法として、内部ビアによる接続を用いた多層配線板も使用されている。
【０００４】
内部ビア接続により、ＬＳＩ間または部品間の配線パターンを最短距離で接続することができ、必要な各層間のみの接続が可能になり、回路部品の実装性にも優れる。
【０００５】
また、部品内蔵基板の開発は、次世代多機能性および小型パッケージ技術の一環として注目を浴びている。これは、部品内蔵基板が多機能性および小型化の利点と共に、高機能化の側面も一定の程度含んでおり、高周波で配線距離を最小化することができる上、場合によってはＦＣまたはＢＧＡで使用されるＷ／Ｂ或いは半田ボール(solder ball)を用いた部品の連結からくる信頼性の問題を改善することができる手段を提供するためである。
【０００６】
図１は従来のＳＩＭＰＡＣＴ工法によって製作された電子部品内蔵片面基板の断面図である。
【０００７】
図１において、部品内蔵モジュールは、電気絶縁層１０１、配線パターン１０２、ビアホール１０３、部品１０４および半田１０５を含み、さらに配線パターン１０６、１０８と内部ビアホール１０７とを有する片面基板１０９を含んでなる。
【０００８】
前記電子部品内蔵片面基板の製造方法は、回路パターンが形成された基板上に部品を実装することにより発生する熱放出問題を解決するために内部ビアホール１０７を別途に構成することにより、レーザまたは機械的なドリリングによって内部ビアホール１０７を開ける工程がさらに必要とされる。
【０００９】
また、基板に回路パターンを形成した後、積層工程によって内蔵基板を形成するので、不良検出工程を早期に行うことができないという問題点がある。
【００１０】
図２は従来のＳＩＭＰＡＣＴ工法によって製作された電子部品内蔵両面基板の断面図である。
【００１１】
図２において、部品内蔵モジュールは、電子部品（能動部品２１４ａおよび受動部品２１４ｂ）が埋め込まれる絶縁層２１２の両主面に、回路基板２１１が配置されている。回路基板２１１は、樹脂を含む絶縁基材２１１ａに配線パターン２１７が形成され、多層に配線された構造を持つ。また、主面上および内部に配線パターン２１７が配置され、絶縁層２１２に埋め込まれる電子部品２１４ａおよび２１４ｂは、回路基板２１１の主面上に形成される配線パターン２１７と電気的に接続されている。絶縁層２１２には、インナービア２１３が形成されているが、このインナービア２１３は、互いに対向配置される一対の回路基板２１１にそれぞれ形成される配線パターン２１７間を電気的に接続している。また、能動部品２１４ａは、バンプ(bump)２１５を用いて配線パターン２１７と電気的に接続されており、この接続される部分は、樹脂２１８でシールドされている。受動部品２１４ｂは、接続部材２１６によって配線パターン２１７に電気的に接続されている。
【００１２】
前記部品内蔵モジュールは、図１に示した従来の発明と同様に回路パターンが形成された基板上に部品を実装したので、部品実装の際に熱放出問題が常に存在しており、基板に回路パターンを形成した後積層工程によって内蔵基板を形成するので、不良検出工程を早期に実施することができないという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
そこで、本発明はこのような問題点に鑑みてなされたもので、その目的とするところは、高密度集積回路などを内蔵した部品内蔵基板を低いコストおよび単純な工程で製造することができる、電子部品内蔵基板の製造方法を提供することにある。
【００１４】
また、本発明の他の目的は、電子部品を実装した後、早期に接続状態を検査する不良検出工程を行うことができるから、早期に不良検出が可能な、電子部品内蔵基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明によれば、第１金属箔の一側に電子部品を実装する第１段階と、積層材と第２銅箔を準備し、電子部品が実装された前記第１金属箔の一側に前記積層材、前記第２銅箔の順に整列する第２段階と、前記第１金属箔、前記積層材および前記第２金属箔を加圧してコア層を形成する第３段階と、前記第１金属箔および前記第２金属箔に回路パターンを形成する第４段階とを含んでなることを特徴とする、電子部品を内蔵した基板の製造方法が提供される。
【発明の効果】
【００１６】
本発明の電子部品内蔵基板の製造方法によれば、コア層を形成した後、１次的に不良探し出しを行うことができるので、従来の回路層形成の後に不良を検出する方法に比べて基板の不良を早期に確認することができる。これにより、従来の公知技術とは異なり、不良検出までの回路層形成工程の前、コア層形成の後に不良を探し出すことにより、不良基板と判定される場合に追加的な回路層形成工程を行わずに廃棄するので、製造コストを著しく減らすことができる。
【００１７】
また、本発明の電子部品内蔵基板の製造方法によれば、従来の電子部品内蔵の場合、大部分が空洞確保のためにレーザまたは機械的なドリリングを施すが、本発明の場合、このような工程なしに内蔵が可能であり、ひいては必須不可欠であると認識されていたレーザ加工などによるＢＶＨ(Blind Via Hole)形成工程の省略も可能であって、工程数を減らすことができるとともに製造コストを著しく低めることができるという利点がある。
【００１８】
また、本発明の電子部品内蔵基板の製造方法によれば、加圧の際に第１銅箔および第２銅箔に実装された部品および前記銅箔に対して緩衝の役割をするＢ−ステージ熱硬化層を使用することにより、加圧によって基板および薄膜に層間剥離が発生する問題点を著しく改善することができる。
【発明を実施するための最良の形態】
【００１９】
以下に添付図面を参照しながら、本発明の好適な実施例に係る電子部品内蔵基板の製造方法について詳細に説明する。
【００２０】
図３Ａ〜図３Ｏは、本発明の第１実施例に係る電子部品内蔵基板の製造方法を示す工程図である。
【００２１】
まず、図３Ａによれば、１次接合において第１金属箔３１０ａに電子部品３２０を電気的に連結されるように実装する。
この際、前記第１金属箔３１０ａは、銅箔(copper foil)とすることが好ましい。前記銅箔は、剛性を保つために厚い材質を使用し、或いは補強板(stiffener)をテープで付着させて活用することができるが、この場合、テープは、積層のために、熱またはＵＶなどによって分離可能なタイプ(heat or UV detachable type)が好ましい。
【００２２】
前記第１金属箔３１０ａに銅箔を使用することにより、大部分が空洞(cavity)確保のためにレーザまたは機械的なドリリングを実施しなければならなかった従来の電子部品内蔵の場合とは異なり、本発明は、前述したような工程なしに内蔵が可能であり、ひいては必須不可欠であると認識されていたレーザ加工などによるＢＶＨ(Blind Via Hole)形成工程の省略も可能であって、工程数を減らすことができるとともに製造コストを著しく低めることができるという利点がある。
【００２３】
また、前記電子部品３２０は、入力と出力を備えており、電気を加えるだけで入力と出力に一定の関係を持つ素子である能動素子（例えば、トランジスタまたは演算増幅器（ＯＰＡＭＰ）など）、または自らは何の動作も行うことができないが、能動素子と組み合わせられるとその機能を発揮する素子である受動素子（例えば、抵抗やインダクタ、キャパシタなど）の少なくとも一つで構成できる。
【００２４】
銅箔の一面にスクリーン印刷などの方法を用いて非導電性ペースト(ＮＣＰ)、異方性伝導フィルム(Anisotropic Conductive Film、ＡＣＦ)、および半田ボール等のいずれか一つを予め形成することができる。
【００２５】
また、前記電子部品の電極は、銅(copper)、異方性伝導フィルムまたは半田ボールのいずれか一つを使用することができ、特に銅の場合には、ギャングボンディング(gang bonding)も可能である。この際、前記ギャングボンディングまたはＦＣ連結を行う場合には、ギャングボンディングまたはＦＣ連結の後にアンダーフィル(underfill)が必要とされることがある。前記アンダーフィルを行うことにより、物理的耐性、例えば落下衝撃およびＰＣＢ変位衝撃（生産工程中の機構物とＰＣＢを組み立てる時あるいは使用中にＰＣＢたわみが発生しうる）などに対する耐性だけでなく、化学的衝撃の耐性、例えば使用温度の変化による熱衝撃および鉛から出るα−ｒａｙによる誤作動予防などに対する耐性も確保することができるという利点がある。
【００２６】
図３Ｂによれば、第１金属箔３１０ａの電子部品実装面全体を覆うように積層材３３０を整列し、前記積層材３３０の非実装面（例えば、電子部品３２０の表面と当接している部分の反対側面）に第２金属箔３１０ｂを整列する。この際、前記積層材３３０は、状況に応じて変動可能であるが、Ｂ−ステージ熱硬化層を使用することが好ましい。前記Ｂ−ステージ熱硬化層を使用することにより、加圧によって基板および薄膜に発生する層間剥離を著しく改善することができるという利点がある。
【００２７】
図３Ｃによれば、前記第１金属箔３１０ａ、積層材３３０、および第２金属箔３１０ｂを加圧してコア層３４０を形成する。前記加圧は、外部から熱を加えながら加圧する熱加圧で行われる。この際、前記実施により熱が発生するが、発生した熱は前記Ｂ−ステージ熱硬化層を軟らかい状態に変化させる。変化した状態により、積層材３３０は前記第１金属箔および第２金属箔間の空間に隙間無く充填され、コア層３４０を形成する。前記変化したＢ−ステージ熱硬化層は、軟らかい状態により、加圧の際に第１金属箔３１０ａ、第２金属箔３１０ｂに実装された部品３２０および前記金属箔３１０ａ、３１０ｂに対して緩衝役割を担うことにより、基板および薄膜への層間剥離（デラミネーション）の発生問題を著しく改善することができる。
【００２８】
この際、一般に、Ｂ−ステージ熱硬化層の場合、ガラス繊維(Glass-Fiber)によって強化されるが、これにより加圧／成形の際に電子部品に損傷を与えるおそれがある。よって、高レジン含量の材質を使用し、あるいは損傷を与えるおそれのある部分に予め空洞を加工する方法を活用することができる。
【００２９】
また、前記コア層３４０を形成した後、回路形成工程を行い、一次的に不良検出を行うことができるので、従来の最終回路層形成の後に不良を探し出す方法に比べて基板不良を早期に確認することができる。これにより、従来の公知技術とは異なり、不良検出までの回路層形成工程の前、コア層３４０形成の後に不良を検出することにより、不良基板と判定される場合に追加的な回路層形成工程を行わずに廃棄するので、製造コストを著しく減らすことができるという利点がある。
【００３０】
図３Ｄによれば、回路基板の回路パターンを形成するために、感光性材料３５０を整列する。画像形成工程としてはフォトリソグラフィ法またはスクリーン印刷法などの方法があるが、本発明の製造方法は、フォトリソグラフィ法を用いることが好ましい。
【００３１】
また、フォトリソグラフィ法は、ドライフィルムを感光性材料として用いるドライフィルム法と、液状の感光材を用いる液状感光材法などに区分されるが、本発明は、ドライフィルムを用いるのが好ましいので、前記感光性材料としてドライフィルム３５０を用いる。前記ドライフィルム３５０は、フィルム状の感光材（フォトレジスト）、伸縮性を与えるための絶縁膜フィルムおよびカバーフィルムからなっている。カバーフィルムはラミネーション工程で剥がし、絶縁膜フィルムはラミネーション工程の後にも残ってフォトレジストフィルムを保護するが、現像工程に先立って剥がされる。
【００３２】
図３Ｅによれば、ドライフィルム３５０の整列されたコア層３４０に、ドライフィルム３５０による配線パターン３５１を形成する。前記配線パターン３５１を形成するために、露光および現像を順次行う。
【００３３】
露光と関連し、形成される配線パターン３５１の形状を有するアートワークフィルム（図示せず）を、基板にコートされたドライフィルム３５０に密着させた後、紫外線を照らして感光材が光に反応するようにする。アートワークフィルム上の配線パターンには紫外線が透過しない特性により、アートワークフィルムを基板と密着させた状態で紫外線に晒す（露光する）と、配線パターン３５１部位では紫外線が透過せず、それ以外の部分には紫外線が透過する。紫外線に晒されたドライフィルム３５０は重合反応によって硬化し、それ以外の部位は変化しない。
【００３４】
また、現像は、紫外線に晒されて硬化した部分は残し、それ以外の部分は溶解させて除去する工程である。現像により、アートワークフィルム上の配線パターン３５１が基板に現れる。現像液としては、炭酸ナトリウム（１％のＮａ２ＣＯ３）液または炭酸カリウム（Ｋ２ＣＯ３）液が使用される。
【００３５】
図３Ｆによれば、ドライフィルム３５０による配線パターンをエッチングレジストとして用いてコア層３４０の内層配線パターン３５２を形成する。前記画像形成工程は、ドライフィルムによる配線パターンを基板上に形成するだけであり、実際配線の役割を行うものは、銅箔による配線パターンである。
【００３６】
銅箔の配線パターンを形成するためにエッチング法、アディティブ法、導電性ペーストを印刷するスクリーン印刷法を使用することができ、好ましくはエッチング法を使用する。エッチング液としては、塩化鉄溶液、塩化銅（II）（ＣｕＣｌ２）溶液、アルカリエッチング液および過酸化水素−硫酸系溶液のいずれか一つが使用可能である。
【００３７】
図３Ｇによれば、前記金属箔３１０ａ、３１０ｂによる内層配線パターン３５２を形成した後、エッチングレジストとして用いられたドライフィルム３５０を剥離させて内層配線パターン３５２を形成する。
【００３８】
前記剥離液としては、好ましくは水酸化ナトリウムまたは水酸化カリウムのいずれか一つを用いる。ここでは、剥離液の水酸化基とドライフィルムのカルボキシル基との結合過程でドライフィルムが基板から浮き上がる剥離現象を利用する。
【００３９】
図３Ｈによれば、露出した配線パターンに絶縁層３６０を整列する。
【００４０】
一般的に積層する方法では、プリプレグーと銅箔あるいはレジン被覆銅箔を使用するが、フィルムタイプのような、より簡単、より応力の低い積層が可能な方法もある。いずれも適用可能であるが、ここで示したのはフィルムタイプである。
【００４１】
前記絶縁層３６０は、配線パターンが形成されたコア層３４０の表面全体に整列する。
【００４２】
前記絶縁層３６０が整列されることにより、前記金属箔の金属パターンが後述の無電解銅メッキ層３８０ａおよび電解銅メッキ層３８０ｂと直接接触しないようにする効果がある。
【００４３】
図３Ｉによれば、前記絶縁層３６０の整列されたコア層３４０にビアホール３７０を開ける。
【００４４】
前記ビアホール３７０は、第１金属箔３１０ａおよび第２金属箔３１０ｂ間の配線を連結するためのもので、ドリリングによりホールを加工し、加工中に発生する各種汚染と異物を除去するデバリングおよびデスミアを行う。基板に加工されるホールは、部品が挿入されて反対側の配線と導通するためのものと、２層間の電気的な連結のみのためのものの２種があるが、本発明は、好ましくは２層間の電気的な連結のみのためのものを採用する。
【００４５】
前記デバリングとは、ドリリングの際に発生する銅箔のバリ(burr)（ギザギザ）およびホール内壁の粉塵粒子と銅箔表面の埃および指紋などを取り除く作業をいう。また、前記デバリングは、銅箔の表面に粗さを与えることにより、後述するメッキ工程の際に銅の密着力を高めるという効果がある。
【００４６】
前記デスミアは、ドリリングの際に発生する熱により、基板を構成する樹脂などが融けて生ずるスミアを取り除く作業である。前記スミアは、ホールの内壁に対する銅メッキの品質を低下させる決定的な作用をするので、前記作業によって除去されるべきである。
【００４７】
図３Ｊによれば、前記ビアホール３７０の内壁に対する銅メッキの後、ビアホールを充填材３７１で充填する。
【００４８】
前記ビアホール３７０の内壁に対する銅メッキは、無電解銅メッキ３８０ａ、電解銅メッキ３８０ｂの順に施す。前記無電解銅メッキ３８０ａは、樹脂、セラミック、ガラスなどの不導体の表面に導電性を与えるための唯一なメッキ方法である。本発明では、ビアホール３７０の内壁を銅でメッキして層間の配線を電気的に連結する。
【００４９】
前記電解銅メッキ３８０ｂは、無電解銅メッキ３８０ａが行われた結果、導電性が与えられたので、電解分解を用いて施す。電解銅メッキ３８０ｂは、厚いメッキ皮膜を形成し易く、膜の物性も無電解銅メッキ３８０ａに比べて優れるという利点がある。
【００５０】
また、前記充填材３７１は、好ましくは導電性ペーストである。
【００５１】
図３Ｋによれば、外層配線パターンを形成するために、ドライフィルム３５０を、内層配線パターン３５２が形成されたコア層３４０の表面全体を覆うように整列する。
【００５２】
図３Ｌによれば、画像形成工程を行って外装配線パターン３９０を形成する。外層配線パターン３９０を形成する過程は、内層配線パターン３５３形成過程と同様である。
【００５３】
図３Ｍによれば、画像形成工程の後、ドライフィルム３５０を除去して外層配線パターン３９０を形成する。外層配線パターン３９０を形成する過程は、内層配線パターン３５２の形成過程と同様である。
【００５４】
図３Ｎによれば、外層配線パターン３９０に絶縁層３９１ａ、３９１ｂを積層し、上部に回路層３９２を形成して多層基板を形成する。
【００５５】
図３Ｏによれば、上述したような方式でビルドアップ(build-up)により多層印刷して多層基板を形成する。
【００５６】
図４Ａ〜図４Ｎは、本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【００５７】
前記電子部品内蔵両面基板の製造方法は、前記第２金属箔３１０ｂの代わりに、電子部品の実装された第２金属箔４１０ｂを用いて両面に基板を製造する方法であって、その製造方法は、前記電子部品内蔵片面基板の製造方法と同様である。
【００５８】
図４Ａによれば、１次接合において、第１金属箔４１０ａおよび第２金属箔４１０ｂに電子部品４２０を電気的に連結されるように実装した後、第１金属箔４１０ａの電子部品実装面全体を覆うように積層材４１０を整列し、前記積層材４１０の非実装面（例えば、電子部品４２０の表面と当接している部分の反対側面）に、電子部品４２０が実装された第２金属箔４１０ｂを電子部品実装面と積層材４１０が当接するように整列する。
この際、前記第１金属箔４１０ａおよび第２金属箔４１０ｂは、銅箔とすることが好ましい。前記銅箔は、剛性を保つために厚い材質を使用し、或いは補強板(stiffener)をテープで付着させて活用することができるが、この場合、テープは、積層のために、熱またはＵＶなどによって分離可能なタイプ(heat or UV detachable type)が好ましい。
【００５９】
前記第１金属箔４１０ａおよび第２金属箔４１０ｂに銅箔を使用することにより、従来の回路層形成の後に電子部品４２０を回路基板上に実装する方法とは異なり、熱放出ビアホールなどを備えることなく、熱伝導率に優れる銅箔から直接熱が放出されるので、追加的にレーザまたは機械的なドリリングを行う工程なしにも、高密度集積回路を実装する場合に発生する熱放出問題を著しく改善することができるという利点がある。
【００６０】
また、前記電子部品４２０は、入力と出力を備えており、電気を加えるだけで入力と出力に一定の関係を持つ素子である能動素子（例えば、トランジスタまたは演算増幅器（ＯＰＡＭＰ）など）、または自らは何の動作も行うことができないが、能動素子と組み合わせられるとその機能を発揮する素子である受動素子（例えば、抵抗やインダクタ、キャパシタなど）の少なくとも一つで構成できる。
【００６１】
銅箔の一面にスクリーン印刷などの方法を用いて非導電性ペースト(Non Conductive Paste, NCP) 、異方性伝導フィルム(Anisotropic Conductive Film、ＡＣＦ)、半田ボールのいずれか一つを予め形成することができる。
【００６２】
また、電子部品の電極としては、銅、異方性伝導フィルムまたは半田ボールのいずれか一つを使用することができ、特に銅の場合には、ギャングボンディング(gang bonding)も可能である。
【００６３】
また、前記積層材４２０は、状況に応じて変動可能であるが、Ｂ−ステージ熱硬化層を使用することが好ましい。前記Ｂ−ステージ熱硬化層を使用することにより、加圧によって基板および薄膜に発生する層間剥離（デラミネーション）を著しく改善することができるという利点がある。
【００６４】
図４Ｂによれば、第１金属箔４１０ａ、積層材４１０、および第２金属箔４１０ｂを加圧してコア層４４０を形成する。前記加圧工程では、外部から熱を加えながら加圧する熱加圧を行う。この際、前記実施により熱が発生するが、発生した熱は前記Ｂ−ステージ熱硬化層を軟らかい状態に変化させる。変化した状態により、積層材は前記第１金属箔および第２金属箔間の空間を隙間無く充填し、コア層４４０を形成する。前記変化したＢ−ステージ熱硬化層は、軟らかい状態により、加圧の際に第１金属箔、第２金属箔に実装された部品４２０および前記金属箔４１０ａ、４１０ｂに対して緩衝の役割を行うことにより、基板および薄膜への層間剥離の発生問題を著しく改善することができる。
【００６５】
この際、一般に、Ｂ−ステージ熱硬化層の場合、ガラス繊維によって強化されるが、これにより加圧／成形の際に電子部品に損傷を加えるおそれがある。よって、樹脂含量の高い材質を使用し、あるいは損傷を加えるおそれのある部分に予め空洞を加工する方法を活用することができる。
【００６６】
また、前記コア層４４０を形成した後、回路形成工程を行い、一次的に不良検出を行うことができるので、従来の最終回路層形成の後に不良を探し出す方法に比べて基板不良を早期に確認することができる。これにより、従来の公知技術とは異なり、不良検出までの回路層形成工程の前、コア層４４０形成の後に不良を検出することにより、不良基板と判定される場合に追加的な回路層形成工程を行わずに廃棄するので、製造コストを著しく減らすことができるという利点がある。
【００６７】
図４Ｃによれば、回路基板の回路パターンを形成するために、感光性材料４５０を整列する。画像形成工程としてはフォトリソグラフィ法またはスクリーン印刷法などの方法があるが、本発明の製造方法は、フォトリソグラフィ法を用いることが好ましい。
【００６８】
図４Ｄによれば、ドライフィルム４５０の整列されたコア層４４０にドライフィルム４５０による配線パターン４５１を形成する。前記配線パターン４５１を形成するために露光および現像を順次行う。
【００６９】
図４Ｅによれば、ドライフィルム４５０による配線パターンをエッチングレジストとして用いてコア層４４０の内層配線パターン４５２を形成する。
【００７０】
図４Ｆによれば、ドライフィルムのエッチングレジストを剥離させて前記金属箔４１０ａ、４１０ｂによる内層配線パターン４５２を露出させる。
【００７１】
図４Ｇによれば、露出した配線パターンに絶縁層４６０を整列する。
【００７２】
一般的に積層する方法では、プリプレグと銅箔あるいはレジン被覆銅箔を使用するが、フィルムタイプのより簡単、より応力の低い積層が可能な方法もある。いずれも適用可能であるが、ここで示したのはフィルムタイプである。
前記絶縁層４６０は、配線パターンが形成されたコア層４４０の表面全体に整列する。
【００７３】
前記絶縁層４６０が整列されることにより、前記金属箔の配線パターンが後述の無電解銅メッキ層４８０ａおよび電解銅メッキ層４８０ｂと直接接触しないようにする効果がある。
【００７４】
図４Ｈによれば、前記絶縁層４６０の整列されたコア層４４０にビアホール４７０を開ける。
【００７５】
図４Ｉによれば、前記ビアホール４７０の内壁に対する銅メッキの後、ビアホールを充填材４７１で充填する。
【００７６】
前記ビアホール４７０の内壁に対する銅メッキは、無電解銅メッキ４８０ａ、電解銅メッキ４８０ｂの順に施す。
【００７７】
また、前記充填材４７１は、好ましくは非導電性ペーストである。
【００７８】
図４Ｊによれば、外層配線パターンを形成するために、ドライフィルム４５０を、内層配線パターン４５２が形成されたコア層４４０ｅの表面全体を覆うように整列する。
【００７９】
図４Ｋによれば、画像形成工程を行って外層配線パターン４９０を形成する。外層配線パターン４９０の形成過程は、内層配線パターン４５２の形成過程と同様である。
【００８０】
図４Ｌによれば、画像形成工程の後、ドライフィルム４５０を除去して外層配線パターン４９０を形成する。外層配線パターン４９０の形成過程は、内層配線パターン４５２の形成過程と同様である。
【００８１】
図４Ｍによれば、外層配線パターン４９０に絶縁層４９１ａ、４９１ｂを積層し、上部に回路層４９２を形成して多層基板を形成する。
【００８２】
図４Ｎによれば、上述したような方式でビルドアップにより多層印刷して多層基板を形成する。
【図面の簡単な説明】
【００８３】
【図１】従来のＳＩＭＰＡＣＴ(System in module using passive and active component embedding technology)工法によって製作された電子部品内蔵片面基板の断面図である。
【図２】従来のＳＩＭＰＡＣＴ工法によって製作された電子部品内蔵両面基板の断面図である。
【図３Ａ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｂ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｃ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｄ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｅ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｆ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｇ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｈ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｉ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｊ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｋ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｌ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｍ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｎ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図３Ｏ】本発明の第１実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ａ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｂ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｃ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｄ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｅ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｆ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｇ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｈ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｉ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｊ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｋ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｌ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｍ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【図４Ｎ】本発明の第２実施例に係る電子部品内蔵基板の製造方法の工程断面図である。
【符号の説明】
【００８４】
３１０ａ、３１０ｂ    金属箔
３２０    電子部品
３３０    積層材
３４０    コア層
４１０ａ、４１０ｂ    金属箔
４２０    電子部品
４１０    積層材
４４０    コア層
【図１】
2006319339.tif 000003
【図２】
2006319339.tif 000004
【図３Ａ】
2006319339.tif 000005
【図３Ｂ】
2006319339.tif 000006
【図３Ｃ】
2006319339.tif 000007
【図３Ｄ】
2006319339.tif 000008
【図３Ｅ】
2006319339.tif 000009
【図３Ｆ】
2006319339.tif 000010
【図３Ｇ】
2006319339.tif 000011
【図３Ｈ】
2006319339.tif 000012
【図３Ｉ】
2006319339.tif 000013
【図３Ｊ】
2006319339.tif 000014
【図３Ｋ】
2006319339.tif 000015
【図３Ｌ】
2006319339.tif 000016
【図３Ｍ】
2006319339.tif 000017
【図３Ｎ】
2006319339.tif 000018
【図３Ｏ】
2006319339.tif 000019
【図４Ａ】
2006319339.tif 000020
【図４Ｂ】
2006319339.tif 000021
【図４Ｃ】
2006319339.tif 000022
【図４Ｄ】
2006319339.tif 000023
【図４Ｅ】
2006319339.tif 000024
【図４Ｆ】
2006319339.tif 000025
【図４Ｇ】
2006319339.tif 000026
【図４Ｈ】
2006319339.tif 000027
【図４Ｉ】
2006319339.tif 000028
【図４Ｊ】
2006319339.tif 000029
【図４Ｋ】
2006319339.tif 000030
【図４Ｌ】
2006319339.tif 000031
【図４Ｍ】
2006319339.tif 000032
【図４Ｎ】
2006319339.tif 000033