(57)【要約】【課題】  半導体装置の外形寸法を拡大せずに接続端子の数を増加させる。【解決手段】  外縁に沿って接続用の電極が列状に配置されている半導体装置において、前記電極の列を複数形成し、前記複数列の内側に配置された列の電極の高さを、外側に配置された列の電極の高さよりも高くする。  この半導体装置を基板に実装した電子装置において、前記基板には基板表面に形成された配線と、前記基板表面に絶縁膜を介して形成された配線とがあり、前記基板表面に形成された配線に、前記内側に配置された電極を接続し、前記基板表面に形成された絶縁膜上に形成された配線に、前記外側に配置された電極を接続する。【選択図】        図３
2006173332.tif 000002
【特許請求の範囲】
【請求項１】
外縁に沿って接続用の電極が列状に配置されている半導体装置において、
前記電極の列を複数形成し、前記複数列の内側に配置された列の電極の高さが、外側に配置された列の電極の高さよりも高いことを特徴とする半導体装置。
【請求項２】
前記電極が柱状のバンプ電極であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接続用のバンプ電極が、金を用いてメッキ形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
外縁に沿って接続用のバンプ電極が列状に配置され、前記バンプ電極の列が複数形成されている半導体装置の製造方法において、
半導体基板主面に、内側外側の双方のバンプ電極形成領域を露出させて外側のバンプ電極の高さに合わせた厚さの第１のレジストマスクを形成する工程と、
この第１のレジストマスクを用いて、電解メッキによって内側外側の双方のバンプ電極を外側のバンプ電極の高さに形成する工程と、
半導体基板主面に、内側のバンプ電極形成領域を露出させて内側のバンプ電極の高さに合わせた厚さの第２のレジストマスクを、前記第１のレジストマスク上に形成する工程と、
この第２のレジストマスクを用いて、電解メッキによって内側のバンプ電極を内側のバンプ電極の高さに形成する工程とによって、内側に配置された列のバンプ電極の高さが、外側に配置された列のバンプ電極の高さよりも高くなることを特徴とする半導体装置の製造方法。
【請求項５】
外縁に沿って接続用のバンプ電極が列状に配置されている半導体装置を基板に実装した電子装置において、
前記バンプ電極の列が複数形成され、内側に配置された列のバンプ電極の高さが、外側に配置された列のバンプ電極の高さよりも高くなっており、
前記基板には基板表面に形成された配線と、前記基板表面に絶縁膜を介して形成された配線とがあり、前記基板表面に形成された配線に、前記内側に配置されたバンプ電極を接続し、前記基板表面に形成された絶縁膜上に形成された配線に、前記外側に配置されたバンプ電極を接続したことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法或いは半導体装置を用いた電子装置に関し、特に、多くの接続用電極を必要とする半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
近年、移動体通信の端末機、所謂携帯電話機、或いは小型コンピュータ、ナビゲーションシステム、テレビ等の多様な電子装置に、情報を視覚的に表示するために液晶表示装置が組み込まれている。この液晶表示装置では、液晶駆動用のドライバＬＳＩ等の半導体素子が実装されており、その実装方法の一つとして、液晶を挟んで対向する一対の透明基板の一方に半導体素子を直接に実装するＣＯＧ（Chip On Glass）方式が採用されている。このＣＯＧ方式は、液晶表示装置の薄型化、軽量化、接続ピッチの微細化等に有効である。
【０００３】
このような液晶表示装置では、組み込まれる電子装置を小型化するために、半導体装置の小型化が求められており、このため半導体素子をリード等とに接続するための接続端子となるバンプ電極も小型化・狭ピッチ化が進められている。
【０００４】
こうした半導体素子の縮小化に伴うバンプ電極の狭ピッチ化によって、隣接する電極間の距離か接近し、バンプ電極を基板に接続する導電性接着剤が隣接する電極に接触して接続不良を起こす場合がある。このため、列状に配置されたバンプ電極を交互に位置を変えて配置する所謂千鳥状の配置として隣接するバンプ電極間の距離を確保する方法が採用されている。
【０００５】
例えば、下記特許文献１には、ＣＯＧ方式の液晶表示装置のバンプ電極を千鳥状に配置する技術が記載されている。
【０００６】
【特許文献１】特開２００３−３０３８５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、液晶表示装置では、諧調の多ビット化或いは表示解像度を高めるために画素数の増加が求められており、このため液晶表示装置を駆動するドライバＬＳＩについても、より多くの接続端子か求められている。より多くの接続端子を配置するために、半導体装置の底面に面状に接続端子を配置したＢＧＡ(Ball Grid Array)型の半導体装置があるが、中央に配置された端子と接続するためには、セラミック等を用いた多層基板が必要となり、液晶表示装置の透明基板に実装するドライバＬＳＩには採用することが困難である。
【０００８】
また、液晶表示装置では、表示領域を確保した上で外形寸法を低減するために、画素の形成される表示領域の周囲の領域が額縁と称されており、表示領域を確保した上で液晶表示装置の小型化を図るために、この額縁の幅を狭くする狭額縁化が求められている。このため、額縁に実装されるドライバも極力小型化することが求められている。しかし、バンプ電極の数と配置ピッチによって外形寸法が制約を受けることから、バンプ電極の配置が半導体装置小型化の障害となることがある。
【０００９】
本発明の課題は、これらの問題点を解決し、液晶表示装置等の半導体装置の外形寸法を拡大せずに接続端子の数を増加させる、或いは接続端子間の距離を確保することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
外縁に沿って接続用の電極が列状に配置されている半導体装置において、前記電極の列を複数形成し、前記複数列の内側に配置された列の電極の高さを、外側に配置された列の電極の高さよりも高くする。
【００１１】
また、外縁に沿って接続用のバンプ電極が列状に配置され、前記バンプ電極の列が複数形成されている半導体装置の製造方法において、半導体基板主面に、内側外側の双方のバンプ電極形成領域を露出させて外側のバンプ電極の高さに合わせた厚さの第１のレジストマスクを形成する工程と、この第１のレジストマスクを用いて、電解メッキによって内側外側の双方のバンプ電極を外側のバンプ電極の高さに形成する工程と、半導体基板主面に、内側のバンプ電極形成領域を露出させて内側のバンプ電極の高さに合わせた厚さの第２のレジストマスクを、前記第１のレジストマスク上に形成する工程と、この第２のレジストマスクを用いて、電解メッキによって内側のバンプ電極を内側のバンプ電極の高さに形成する工程とによって、内側に配置された列のバンプ電極の高さを、外側に配置された列のバンプ電極の高さよりも高くする。
【００１２】
また、外縁に沿って接続用のバンプ電極が列状に配置されている半導体装置を基板に実装した電子装置において、前記バンプ電極の列が複数形成され、内側に配置された列のバンプ電極の高さが、外側に配置された列のバンプ電極の高さよりも高くなっており、前記基板には基板表面に形成された配線と、前記基板表面に絶縁膜を介して形成された配線とがあり、前記基板表面に形成された配線に、前記内側に配置されたバンプ電極を接続し、前記基板表面に形成された絶縁膜上に形成された配線に、前記外側に配置されたバンプ電極を接続する。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、複数列のバンプ電極を基板表面の配線に接続することが可能になるという効果がある。
（２）本発明によれば、上記効果（１）により、バンプ電極の数を増加させることができるという効果がある。
（３）本発明によれば、上記効果（２）により、バンプ電極の配置によって半導体装置の外形寸法が制約されることを回避することができるという効果がある。
（４）本発明によれば、上記効果（１）により、バンプ電極間の間隔を充分に確保することができるという効果がある。
（５）本発明によれば、上記効果（４）により、バンプ電極の接続信頼性が向上するという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
図１は、本発明の一実施の形態である半導体装置が実装された電子装置の一例として液晶表示装置を示す平面図であり、図２は、図１中のａ‐ａ線に沿った部分拡大縦断面図であり、図３は、図２中のｂ部を拡大して示す部分縦断面図である。
【００１６】
液晶表示装置は、おもに、液晶パネル１と、この液晶パネルの画素を駆動する半導体素子であるドライバ２と、液晶パネルに接続されるＦＰＣ（Flexible Printed Circuit）基板３とで構成されており、ドライバ２は、半導体チップの状態で、回路形成面を液晶パネルに対向させフェイスダウンで液晶パネル１に直接実装するＣＯＧ（Chip On Glass）方式となっている。
【００１７】
液晶パネル１は、ガラス、石英あるいはプラスチックなどを用いた２枚の透明基板４，５がシール材６を挟んで所定の間隙で接着固定され、画像等の表示される表示領域１ａの前記間隙に液晶７が注入されている。表示領域１ａでは、上側の透明基板４及び下側の透明基板５の夫々に、互いに直交する方向で駆動用のセグメント電極或いはコモン電極が透明なＩＴＯ(Indium Tin Oxide)膜などによってストライプ状に形成されている。
【００１８】
液晶パネル１の表示領域１ａの周囲は額縁と称されており、この液晶パネル１では、下側の透明基板５は上側の透明基板４よりも額縁が広く、下辺の額縁が上側の透明基板４の端縁から張り出している。この下側の透明基板５の張り出し部分にドライバ２を実装し、下側の透明基板５の端縁にてＦＰＣ基板３と接続してある。透明基板４，５にはアルミニュウム、銀を主とした金属膜或いはＩＴＯ膜等によって配線８が形成されており、この配線８によって表示領域１ａの電極とドライバ２の出力用の接続端子とを接続し、同様にドライバ２の入力用の接続端子とＦＰＣ基板３とを接続している。
【００１９】
ドライバ２は、他の基板に搭載されたアプリケーションプロセッサ等から送られる表示データを入力し、各画素のアドレス信号及び表示信号といった駆動信号を生成し、透明基板４，５の配線８を介して表示領域１ａの電極に駆動信号を供給する。近年、液晶表示装置では、表示色の増加・画素数の増加等により出力信号線の数が増加して、出力側には基板と接続するための多数の接続端子が必要となるため、出力側では接続端子となるバンプ電極９が最小ピッチで等間隔に、ドライバ２の図１，２中左側の長辺に沿って配置されている。
【００２０】
図４は出力側のバンプ電極９の配置を示す部分平面図であり、図５は、図４中のａ‐ａ線に沿った縦断面図である。出力用のバンプ電極９は、複数列、本実施の形態では２列に配置されており、ドライバ２の外縁に近い側（以下、外側という）に配置された列のバンプ電極９ａの高さよりも、ドライバ２の外縁から遠い側（以下、内側という）に配置された列のバンプ電極９ｂの高さが高くなっている。
【００２１】
バンプ電極９は金を用いており、接続部部分の面積を確保してバンプ電極９のピッチを縮小するために、配置の列に沿った辺が短い断面が長方形の角柱状に形成されている。具体的には、短辺が３０μｍ程度で長辺が５０μｍ程度であり、外側のバンプ電極９ａの高さは５μｍ程度で内側のバンプ電極９ｂの高さは１５μｍ〜２０μｍ程度となっている。
【００２２】
透明基板５には、図６に部分平面図を示すように、表面に形成された配線８ａと、透明基板５表面に絶縁膜１０（図６では透過させて示す）を介して形成された配線８ｂとがある。絶縁膜１０は、外側のバンプ電極９ａの接続される領域からドライバ２の外縁周囲まで形成されており、この絶縁膜１０を介して形成される配線８ｂは、絶縁膜１０の外縁から透明基板５の表面に延在している。透明基板５の表面に形成された配線８ａは、絶縁膜１０内で位置を変えて、透明基板５の表面に延在する配線８ｂ間に延在している。
【００２３】
ドライバ２の実装では、図３に示す縦断面図のように或いは図６にドライバ２を破線にて示すように、透明基板５表面に形成された配線８ａに、内側に配置されたバンプ電極９ｂを接続し、透明基板５表面に形成された絶縁膜１０上に形成された配線８ｂに、外側に配置されたバンプ電極９ａを接続してある。
【００２４】
バンプ電極９と配線８との接続では、例えば、接着剤に径が３μｍ〜４μｍ程度の微小導電体を混入させた異方導電性の接着テープＡＣＦ(Anisotropic Conductive Film)膜１１を用い、接着剤に混入させた微小導電体を加圧によって接触導通させた状態で、接着剤を硬化させて、電気的な接続を行なっている。
【００２５】
ドライバ２の入力側のバンプ電極９については、出力側と比較して信号線の数が少ないために、バンプ電極９の配置については余裕があり、間隔が広くなっており、入力用のバンプ電極９は、ドライバ２の図中右側の長辺に沿って１列に配置されている。
【００２６】
ＦＰＣ基板３は、ポリイミド等の樹脂を用いた可撓性フィルム１２に例えば銅からなる配線パターン１３が形成されている。配線パターン１３の一端は透明基板５との接続端子となっており、透明基板５の配線８とＡＣＦ膜１４によって接続されており、配線パターン１３の他端には他の基板と接続するためのコネクタ１５が取り付けられている。
【００２７】
図７に従来のドライバのバンプ電極の配置を示す部分平面図を示し、図８に図７中のａ‐ａ線に沿った縦断面図を示すように、バンプ電極９を千鳥状に配置した場合には、一見すると２列に配置されているようであるが、本発明の場合とは異なりバンプ電極９の高さが同じであるために、図９に示すように、透明基板５に形成される配線８は平面であり、内側のバンプ電極９と接続する配線を外側のバンプ電極９間に通さなければならなくなる。このため、バンプ電極９の間隔を狭めた場合には、外側のバンプ電極９と配線８との短絡が問題になることがある。
【００２８】
これに対して、本実施の形態では内側のバンプ電極９ｂと接続する配線８ａは、絶縁膜１０を介して外側のバンプ電極９ａと接続する配線８ｂの下を通るために、短絡等の問題は生じない。なお、本実施の形態の液晶表示装置でも、２列に配列されたバンプ電極９ａ，９ｂを、図１０に示すように夫々千鳥状に配置して、バンプ電極９ａ，９ｂ間の間隔を確保することも可能である。
【００２９】
続いて、この半導体装置の製造におけるバンプ電極９ａ，９ｂの形成について、図１１乃至図１９を用いて工程毎に説明する。
先ず、図１１に部分縦断面図を示すように、単結晶シリコン等の半導体基板１６にはアルミニュウム等を用いた金属配線による接続端子１７が設けられており、保護絶縁膜１８を開口して接続端子１７が部分的に露出している。この状態で、半導体基板全面にＴｉＷ／ＡｕまたはＴｉ／Ｐｄ等の積層膜からなるＵＢＭ（Under Bump Metal）膜１９を形成する。
【００３０】
次に、図１２に部分縦断面図を示すように、バンプ電極９ａ，９ｂの形成される半導体基板１６主面の全面に外側のバンプ電極９ａの高さに合わせた厚さでホトレジスト２０´を塗布形成し、図１３に部分縦断面図を示すように、このホトレジスト２０´をホトリソグラフィによってパターニングしたレジストマスク２０として、半導体基板１６主面に形成されたＵＢＭ膜１９のバンプ電極９ａ，９ｂ形成領域を露出させて不要部分を覆った状態とする。
【００３１】
次に、図１４に部分縦断面図を示すように、このレジストマスク２０から露出したＵＢＭ膜１９部分に、金等の金属膜９´を、電解メッキによって外側のバンプ電極９ａの高さに形成する。
【００３２】
次に、図１５に部分縦断面図を示すように、バンプ電極９ａ，９ｂの形成される半導体基板の全面に内側のバンプ電極９ｂの高さに合わせた厚さでホトレジスト２１´を塗布形成し、図１６に部分縦断面図を示すように、このホトレジスト２１´をホトリソグラフィによってパターニングしたレジストマスク２１として、内側のバンプ電極９ｂの形成領域のみを露出させて外側のバンプ電極９ａの形成領域及び不要部分を覆った状態とする。
【００３３】
本実施の形態ではバンプ電極９ａ，９ｂの高さを均一化するために、ホトレジスト２０´，２１´の厚さを正確に制御する必要がある。このため、通常はホトレジスト２１´の塗布前に下のレジストマスク２０を除去するが、本実施の形態では下のレジストマスク２０を残しておくことによって、上のホトレジスト２１´の塗布面を平坦化して、塗布するホトレジスト２１´の厚さの均一化を図ることができる。
【００３４】
次に、図１７に部分縦断面図を示すように、このレジストマスク２１から露出した金属膜９´に、金等の金属を電解メッキによって内側のバンプ電極９ｂの高さまで形成した後に、図１８に部分縦断面図を示すように、レジスト剥離剤を用いて両方のレジストマスク２０，２１を除去する。
【００３５】
次に、図１９に部分縦断面図を示すように、バンプ電極９ａ，９ｂをマスクとしたエッチングを行ない、不用部分のＵＢＭ膜１９を除去して、図４或いは図５に示す状態となる。
【００３６】
バンプ電極９ａ，９ｂを形成したドライバ２は、下側の透明基板５ドライバ実装領域の全面に貼り付けたＡＣＦ膜１１に、圧着ヘッドを用いて押圧し加熱を加えて、透明基板５に熱圧着する。ＡＣＦ膜１１の樹脂が溶融しドライバ２のバンプ電極９ａ，９ｂはＡＣＦ膜１１に含まれている導電粒子を介して透明基板５の配線８ｂ，８ａと電気的に接続されて、図１乃至図３に示す状態となる。
【００３７】
なお前述した説明では、ＣＯＧの場合について説明したが、ＦＰＣ基板にドライバを実装するＣＯＦ（Chip On Film）方式を採用した場合にも、適用が可能であり、液晶表示装置以外の半導体装置にも適用が可能である。
【００３８】
例えば、カード状の樹脂等に半導体チップ(ＩＣ:Integrated Circuit)を埋め込んだＩＣカードが定期乗車券或いはクレジットカード等に用いられている。ＩＣカードに用いられる半導体チップでは、筐体等により強度的に保護されておらず、カードが薄く容易に曲がることから、半導体チップに直接外力が加えられ、破損する可能性がある。このため、チップの厚さが同一であれば、チップ面積を縮小することにより機械的強度を向上させることができるので、半導体チップサイズの縮小が求められている。
【００３９】
また、無線通信機能を有する半導体チップを商品等に取り付けて、例えばその商品等の管理を行なう無線タグ(ＲＦＩＤ:Radio Frequency IDentification タグ)が実用化され始めているが、紙に漉きこむ等の多様な取り付けられ方をするために、用いられる半導体チップサイズは強力小さくすることが求められる。
【００４０】
半導体チップを微小サイズにした場合には、接続端子の配置によって辺の長さが規定されてしまい、チップサイズの縮小が困難になることがある。こうした場合に、本発明を適用することによって、更なるチップサイズの縮小を可能にすることができる。
【００４１】
また、前述した説明では、半導体チップの接続端子として高さの異なる柱状のバンプ電極を形成したが、マッシュルーム状のバンプ電極であってもよいし、外側の接続端子をパッドのみとし、内側の接続端子にバンプ電極を形成して、高さを変えることも可能である。また本発明は、半導体チップを実装する場合に限らず、封止体に半導体チップを封止した半導体装置の実装についても、同様に適用が可能である。
【００４２】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施の形態である半導体装置が実装された電子装置の一例として液晶表示装置を示す平面図である。
【図２】図１中のａ‐ａ線に沿った部分拡大縦断面図である。
【図３】図２中のｂ部を拡大して示す部分縦断面図である。
【図４】出力側のバンプ電極９の配置を示す部分平面図である。
【図５】図４中のａ‐ａ線に沿った縦断面図である。
【図６】本実施の形態の透明基板の要部を示す部分拡大平面図である。
【図７】従来のドライバのバンプ電極の配置を示す部分平面図である。
【図８】図７中のａ‐ａ線に沿った縦断面図である。
【図９】従来のドライバのバンプ電極と配線との接続状態を示す部分平面図である。
【図１０】本発明の一実施の形態の変形例を示す部分平面図である。
【図１１】本発明の一実施の形態である半導体装置のバンプ電極形成を製造工程ごとに示す部分縦断面図である。
【図１２】本発明の一実施の形態である半導体装置のバンプ電極形成を製造工程ごとに示す部分縦断面図である。
【図１３】本発明の一実施の形態である半導体装置のバンプ電極形成を製造工程ごとに示す部分縦断面図である。
【図１４】本発明の一実施の形態である半導体装置のバンプ電極形成を製造工程ごとに示す部分縦断面図である。
【図１５】本発明の一実施の形態である半導体装置のバンプ電極形成を製造工程ごとに示す部分縦断面図である。
【図１６】本発明の一実施の形態である半導体装置のバンプ電極形成を製造工程ごとに示す部分縦断面図である。
【図１７】本発明の一実施の形態である半導体装置のバンプ電極形成を製造工程ごとに示す部分縦断面図である。
【図１８】本発明の一実施の形態である半導体装置のバンプ電極形成を製造工程ごとに示す部分縦断面図である。
【図１９】本発明の一実施の形態である半導体装置のバンプ電極形成を製造工程ごとに示す部分縦断面図である。
【符号の説明】
【００４４】
１…液晶パネル、１ａ…表示領域、２…ドライバ、３…ＦＰＣ基板、４…上側の透明基板、５…下側の透明基板、６…シール材、７…液晶、８，８ａ，８ｂ…配線、９…バンプ電極、９ａ…外側のバンプ電極、９ｂ…内側のバンプ電極、９´…金属膜、１０…絶縁膜、１１，１４…ＡＣＦ膜、１２…可撓性フィルム、１３…配線パターン、１５…コネクタ、１６…半導体基板、１７…接続端子、１８…保護絶縁膜、１９…ＵＢＭ膜、２０，２１…レジストマスク、２０´，２１´…ホトレジスト。
【図１】
2006173332.tif 000003
【図２】
2006173332.tif 000004
【図３】
2006173332.tif 000005
【図４】
2006173332.tif 000006
【図５】
2006173332.tif 000007
【図６】
2006173332.tif 000008
【図７】
2006173332.tif 000009
【図８】
2006173332.tif 000010
【図９】
2006173332.tif 000011
【図１０】
2006173332.tif 000012
【図１１】
2006173332.tif 000013
【図１２】
2006173332.tif 000014
【図１３】
2006173332.tif 000015
【図１４】
2006173332.tif 000016
【図１５】
2006173332.tif 000017
【図１６】
2006173332.tif 000018
【図１７】
2006173332.tif 000019
【図１８】
2006173332.tif 000020
【図１９】
2006173332.tif 000021