(57)【要約】【課題】  コモン反転駆動法として、フレーム反転駆動法を採用した場合に、動作が安定するまでの時間を短くする。【解決手段】  画素電極と前記画素電極に対向する対向電極とを有する複数の画素と、  前記複数の画素を駆動する駆動回路とを備えた表示装置であって、  前記駆動回路は、前記対向電極に共通電圧を供給する共通電圧生成回路を有し、  前記共通電圧生成回路は、非表示期間には第１の周期で前記共通電圧の電圧レベルを切り換え、表示期間には前記第１の周期よりも長い第２の周期で前記共通電圧の電圧レベルを切り換えることを特徴とする。【選択図】        図３
2006323068.tif 000002
【特許請求の範囲】
【請求項１】
画素電極と前記画素電極に対向する対向電極とを有する複数の画素と、
前記複数の画素を駆動する駆動回路とを備えた表示装置であって、
前記駆動回路は、前記対向電極に共通電圧を供給する共通電圧生成回路を有し、
前記共通電圧生成回路は、非表示期間には第１の周期で前記共通電圧の電圧レベルを切り換え、表示期間には前記第１の周期よりも長い第２の周期で前記共通電圧の電圧レベルを切り換えることを特徴とする表示装置。
【請求項２】
前記共通電圧生成回路は、前記非表示期間には第１の傾きで前記共通電圧の電圧レベルを減衰させ、前記表示期間には前記第１の傾きよりも小さい第２の傾きで前記共通電圧の電圧レベルを減衰させることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１の周期は、１水平走査期間周期であることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記共通電圧生成回路は、１フレーム期間内の前記表示期間の間は前記共通電圧の電圧レベルの切り換えを行わないことを特徴とする請求項１から請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記表示装置は液晶表示装置であることを特徴とする請求項１から請求項４のいずれか１項に記載の表示装置。
【請求項６】
画素電極と前記画素電極に対向する対向電極とを有する複数の画素と、
前記複数の画素を駆動する駆動回路とを備えた表示装置であって、
前記駆動回路は、前記対向電極に共通電圧を供給する共通電圧生成回路を有し、
前記共通電圧生成回路は、一方の端子に第１の電圧が印加され、他方の端子が前記共通電圧の出力となる容量素子と、
一方の端子が前記容量素子の前記他方の端子に接続され、他方の端子に第２の電圧が印加される抵抗素子とを有し、
前記第１の電圧は、第１電圧レベルから前記第１電圧レベルよりも低電位の第２電圧レベルへ、あるいは、前記第２電圧レベルから前記第１電圧レベルへ、電圧レベルが交互に変化する電圧であり、
１フレーム期間内に、第１期間と、前記第１期間に連続する前記第１期間よりも長い第２期間とを有し、
前記第１期間では、前記第１の電圧は、前記第１電圧レベルから前記第２電圧レベルへの変化の回数と、前記第２電圧レベルから前記第１電圧レベルへの変化の回数との合計が２回以上であり、
前記第２期間では、前記第１の電圧は、電圧レベルが、前記第１電圧レベル、あるいは、前記第２電圧レベルのうちのいずれか一方のままであることを特徴とする表示装置。
【請求項７】
前記１フレーム期間の前記第２期間内における前記抵抗素子の抵抗値が、前記１フレーム期間の前記第１期間内における前記抵抗素子の抵抗値よりも高抵抗であることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記抵抗素子の前記他方の端子に接続されるスイッチング素子を有し、
前記抵抗素子は、前記スイッチング素子を介して前記抵抗素子の前記他方の端子に前記第２の電圧が印加され、
前記スイッチング素子は、前記１フレーム期間の前記第１期間内にオンとされ、前記１フレーム期間の前記第２期間内にオフとされることを特徴とする請求項６に記載の表示装置。
【請求項９】
前記１フレーム期間の前記第１期間は、垂直ブランキング期間であることを特徴とする請求項６から請求項８のいずれか１項に記載の表示装置。
【請求項１０】
前記１フレーム期間の前記第１期間は、非表示期間であり、前記１フレーム期間の前記第２期間は、表示期間であることを特徴とする請求項６から請求項９のいずれか１項に記載の表示装置。
【請求項１１】
前記１フレーム期間の前記第１期間では、前記第１の電圧は、１水平走査期間周期で、前記第１電圧レベルから前記第２電圧レベルへ、あるいは、前記第２電圧レベルから前記第１電圧レベルへ、電圧レベルが変化することを特徴とする請求項６から請求項１０のいずれか１項に記載の表示装置。
【請求項１２】
前記表示装置は液晶表示装置であることを特徴とする請求項６から請求項１１のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に、液晶表示装置の共通電圧生成回路に適用して有効な技術に関する。
【背景技術】
【０００２】
小型の液晶パネルを有するＴＦＴ（Thin Film Transistor）方式の液晶表示モジュールは、携帯電話機などの携帯機器の表示部として広く使用されている。
一般に、液晶は、直流電圧を印加すると寿命が劣化するので、交流で駆動する必要があり、この交流駆動方式の一つとして、コモン反転駆動法が知られている。
このコモン反転駆動法では、液晶層内の電界方向が、画素電極から対向電極（共通電極、または、コモン電極ともいう）に向かう方向（以下、正極性の書き込みという）、あるいは、対向電極から画素電極に向かう方向（以下、負極性の書き込みという）に、１画面（フレーム）毎（以下、フレーム反転駆動法という）、あるいは、１水平走査期間毎（１ライン反転駆動法という）に交互に切り換えられる。
例えば、全面に黒を書き込む場合、正極性の書き込みの時には、画素電極に印加する映像電圧の電位が５Ｖ、対向電極に印加する共通電圧（コモン電圧ともいう）（Vcom）の電位が１Ｖとされ、負極性の書き込みの時には、画素電極に印加する映像電圧の電位が１Ｖ、対向電極に印加する共通電圧（Vcom）の電位が５Ｖとされる。
コモン反転駆動法に用いられる従来の共通電圧生成回路の一例の基本回路を、図６（ａ）、図７（ａ）に示す。
この図６（ａ）、図７（ａ）に示す回路は、カップリングコンデンサ（容量素子）（Ｃ）と抵抗素子（Ｒ）とを有し、カップリングコンデンサ（Ｃ）の一方の端子に、第１の電圧（Vcom Swing）が印加され、また、抵抗素子（Ｒ）の他方の端子に、第２の電圧（Vcom Center）が印加される。第２の電圧（Vcom Center）は、共通電圧（Vcom）の中心電圧である。
そして、カップリングコンデンサ（Ｃ）の他方の端子と抵抗素子（Ｒ）の一方の端子との接続点から、対向電極に印加される、振幅（VcomW）、中心電圧（Vcom Center）の共通電圧（Vcom）が出力される。
【０００３】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開２００４−２５８２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図６（ｂ）は、１ライン反転駆動法の場合の第１の電圧（Vcom Swing）の電圧波形を、図６（ｃ）は、１ライン反転駆動法の場合の第２の電圧（Vcom Center）の電圧波形を、図６（ｄ）は、１ライン反転駆動法の場合の共通電圧（Vcom）を示す。
また、図７（ｂ）は、１フレーム反転駆動法の場合の第１の電圧（Vcom Swing）の電圧波形を、図７（ｃ）は、１フレーム反転駆動法の場合の第２の電圧（Vcom Center）の電圧波形を、図７（ｄ）は、１フレーム反転駆動法の場合の共通電圧（Vcom）を示す。なお、図６（ｂ）〜図６（ｄ）、および図７（ｂ）〜図７（ｄ）において、Ｖは電圧、Ｔは時間を示す。
今、カップリングコンデンサ（Ｃ）の容量値をＣａ、抵抗素子（Ｒ）の抵抗値をＲａとするとき、図６（ａ）、図７（ａ）に示す回路において、共通電圧（Vcom）の平均電圧は、第２の電圧（Vcom Center）に、時定数（Ｒａ×Ｃａ）で収束する。
また、図６（ｄ）の拡大図（図中の丸で囲った部分）に示すように、共通電圧（Vcom）のＨｉｇｈレベル、およびＬｏｗレベルは、傾き（ＶｃｏｍＷ／（２×Ｒａ×Ｃａ））で、第２の電圧（Vcom Center）に向かって減衰する。
１ライン反転駆動法の場合は、反転周期が早いので、図６（ｄ）のＡに示すように、第２の電圧（Vcom Center）に早く収束するので問題はない。
しかしながら、図７に示す１フレーム反転駆動法の場合には、反転周期が遅いので、共通電圧（Vcom）の減衰（図７（ｄ）のＢ）が大きくなり、液晶表示パネルにフリッカが生じる虞がある。
減衰を小さくするためには、時定数（Ｒａ×Ｃａ）を大きくする必要があるが、（Ｒａ×Ｃａ）を大きくすると、第２の電圧（Vcom Center）に収束するのが遅くなってしまう。
例えば、共通電圧（Vcom）の安定度を振幅（VcomW）の０．１％とした場合、下記（１）式を満足する必要があるが、仮に、ｆＦＬＭ（フレームリフレッシュレート）が６０Ｈｚ（ｆＦＬＭ＝６０Ｈｚ）の時は、Ｒａ×Ｃａ＞８．３３秒となり、表示の開始が滑らかでなくなる。
［数１］
ＶｃｏｍＷ／（２×Ｒａ×Ｃａ×ｆＦＬＭ）＜ＶｃｏｍＷ×０．１％
・・・・・・・・・・・・・・・・・・  （１）
【０００５】
前述した問題点を解決するために、フレーム反転駆動法の際に、所定期間内に抵抗素子（Ｒ）として第１の抵抗を用い、所定期間経過後は、抵抗素子（Ｒ）として、第１の抵抗よりも高抵抗の第２の抵抗を用いることが、前述の特許文献１に開示されている。
この特許文献１に開示されている方法によれば、前述図７に示す場合よりも改善はされているものの、依然として、第２の電圧（Vcom Center）への収束が遅いという問題がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置において、コモン反転駆動法として、フレーム反転駆動法を採用した場合に、動作が安定するまでの時間を短くすることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）、画素電極と前記画素電極に対向する対向電極とを有する複数の画素と、
前記複数の画素を駆動する駆動回路とを備えた表示装置であって、
前記駆動回路は、前記対向電極に共通電圧を供給する共通電圧生成回路を有し、
前記共通電圧生成回路は、非表示期間には第１の周期で前記共通電圧の電圧レベルを切り換え、表示期間には前記第１の周期よりも長い第２の周期で前記共通電圧の電圧レベルを切り換えることを特徴とする。
（２）、（１）において、前記共通電圧生成回路は、前記非表示期間には第１の傾きで前記共通電圧の電圧レベルを減衰させ、前記表示期間には前記第１の傾きよりも小さい第２の傾きで前記共通電圧の電圧レベルを減衰させることを特徴とする。
（３）、（１）または（２）において、前記第１の周期は、１水平走査期間周期であることを特徴とする。
（４）、（１）から（３）のいずれかにおいて、前記共通電圧生成回路は、１フレーム期間内の前記表示期間の間は前記共通電圧の電圧レベルの切り換えを行わないことを特徴とする。
（５）、（１）から（３）のいずれかにおいて、前記表示装置は液晶表示装置であることを特徴とする請求項１から請求項４のいずれか１項に記載の表示装置。
（６）、画素電極と前記画素電極に対向する対向電極とを有する複数の画素と、
前記複数の画素を駆動する駆動回路とを備えた表示装置であって、
前記駆動回路は、前記対向電極に共通電圧を供給する共通電圧生成回路を有し、
前記共通電圧生成回路は、一方の端子に第１の電圧が印加され、他方の端子が前記共通電圧の出力となる容量素子と、
一方の端子が前記容量素子の前記他方の端子に接続され、他方の端子に第２の電圧が印加される抵抗素子とを有し、
前記第１の電圧は、第１電圧レベルから前記第１電圧レベルよりも低電位の第２電圧レベルへ、あるいは、前記第２電圧レベルから前記第１電圧レベルへ、電圧レベルが交互に変化する電圧であり、
１フレーム期間内に、第１期間と、前記第１期間に連続する前記第１期間よりも長い第２期間とを有し、
前記第１期間では、前記第１の電圧は、前記第１電圧レベルから前記第２電圧レベルへの変化の回数と、前記第２電圧レベルから前記第１電圧レベルへの変化の回数との合計が２回以上であり、
前記第２期間では、前記第１の電圧は、電圧レベルが、前記第１電圧レベル、あるいは、前記第２電圧レベルのうちのいずれか一方のままであることを特徴とする。
（７）、（６）において、前記１フレーム期間の前記第２期間内における前記抵抗素子の抵抗値が、前記１フレーム期間の前記第１期間内における前記抵抗素子の抵抗値よりも高抵抗であることを特徴とする。
（８）、（６）において、前記抵抗素子の前記他方の端子に接続されるスイッチング素子を有し、
前記抵抗素子は、前記スイッチング素子を介して前記抵抗素子の前記他方の端子に前記第２の電圧が印加され、
前記スイッチング素子は、前記１フレーム期間の前記第１期間内にオンとされ、前記１フレーム期間の前記第２期間内にオフとされることを特徴とする。
（９）、（６）から（８）のいずれかにおいて、前記１フレーム期間の前記第１期間は、垂直ブランキング期間であることを特徴とする。
（１０）、（６）から（９）のいずれかにおいて、前記１フレーム期間の前記第１期間は、非表示期間であり、前記１フレーム期間の前記第２期間は、表示期間であることを特徴とする。
（１１）、（６）から（１０）のいずれかにおいて、前記１フレーム期間の前記第１期間では、前記第１の電圧は、１水平走査期間周期で、前記第１電圧レベルから前記第２電圧レベルへ、あるいは、前記第２電圧レベルから前記第１電圧レベルへ、電圧レベルが変化することを特徴とする。
（１２）、（６）から（１１）のいずれかにおいて、前記表示装置は液晶表示装置であることを特徴とする。
【０００７】
尚、以上に列記した構成はあくまで一例であり、本発明はこれらに限定されず、本発明の技術的思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【０００８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の表示装置によれば、コモン反転駆動法として、フレーム反転駆動法を採用した場合に、動作が安定するまでの時間を短くすることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［本発明が採用される液晶表示モジュール］
図１は、本発明が採用される液晶表示モジュールの概略構成を示すブロック図である。
液晶パネル（ＰＮＬ）には、複数の走査線（またはゲート線）（Ｇ1〜Ｇ320）と、映像線（ソース線またはドレイン線とも呼ばれる）（Ｓ1〜Ｓ720）とが各々並列して設けられる。
走査線（Ｇ）と映像線（Ｓ）との交差する部分に対応して画素部が設けられる。複数の画素部はマトリックス状に配置され、各画素部には、画素電極（ＩＴＯ１）と薄膜トランジスタ（ＴＦＴ）が設けられる。図１では、液晶パネル（ＰＮＬ）のサブピクセル数は、２４０×３２０×３である。
液晶を挟み、各画素電極（ＩＴＯ１）に対向するように、対向電極（共通電極、または、コモン電極ともいう）（ＩＴＯ２）が設けられる。そのため、各画素電極（ＩＴＯ１）と対向電極（ＩＴＯ２）との間には液晶容量（ＬＣ）が形成される。
液晶パネル（ＰＮＬ）は、画素電極（ＩＴＯ１）、薄膜トランジスタ（ＴＦＴ）等が設けられたガラス基板（第１の基板）（ＧＬＡＳＳ）と、カラーフィルタ等が形成されるガラス基板（第２の基板）（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
なお、本発明は、液晶パネルの内部構造とは関係がないので、液晶パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶パネルであっても適用可能である。例えば、縦電界方式の場合、対向電極は第２の基板に形成される。横電界方式の場合、対向電極は第１の基板に形成される。また、カラーフィルタを第１の基板に設けても良い。
【００１０】
図１に示す液晶表示モジュールにおいて、ガラス基板（ＧＬＡＳＳ）上には、駆動回路（ＤＲＶ）が搭載される。
駆動回路（ＤＲＶ）は、コントローラ回路１００と、液晶パネル（ＰＮＬ）の映像線（Ｓ）を駆動するソースドライバ（ドレインドライバ）１３０と、液晶パネル（ＰＮＬ）の走査線（Ｇ）を駆動するゲートドライバ１４０と、液晶パネル（ＰＮＬ）に画像を表示するために必要な電源電圧（例えば、液晶パネル（ＰＮＬ）の対向電極（ＩＴＯ２）に供給する共通電圧（Vcom））などを生成する液晶駆動電源発生回路１２０と、メモリ回路（以下、ＲＡＭという）１５０とを有する。また、図１において、ＦＰＣはフレキシブル配線基板である。
なお、図１では、駆動回路（ＤＲＶ）は、１個の半導体チップで構成される場合を図示しているが、駆動回路（ＤＲＶ）を、例えば、半導体層に低温ポリシリコンを使用する薄膜トランジスタを用いて、ガラス基板（ＧＬＡＳＳ）上に直接形成するようにしてもよい。
同様に、駆動回路（ＤＲＶ）の一部の回路を分割し、駆動回路（ＤＲＶ）を複数個の半導体チップで構成してもよく、駆動回路（ＤＲＶ）の一部の回路を、例えば、半導体層に低温ポリシリコンを使用する薄膜トランジスタを用いて、ガラス基板（ＧＬＡＳＳ）上に直接形成するようにしてもよい。
さらに、駆動回路（ＤＲＶ）あるいは駆動回路（ＤＲＶ）の一部の回路を、ガラス基板（ＧＬＡＳＳ）上に搭載する代わりに、フレキシブル配線基板上に形成するようにしてもよい。
【００１１】
コントローラ回路１００には、本体側のマイコン（Micro controller Unit；以下、ＭＣＵという）から、または、グラフィックコントローラなどから、表示データと表示コントロール信号が入力される。
図１において、ＳＩは、システムインターフェースのことであり、ＭＣＵ等から各種コントロール信号および画像データが入力される系である。
ＤＩは、表示データインターフェース（ＲＧＢインターフェース）のことであり、外部のグラフィックコントローラで形成された画像データと、データ取り込み用のクロックが連続的に入力される系（外部データ）である。
この表示データインターフェース（ＤＩ）では、従来のパーソナルコンピュータに使用されるドレインドライバと同様に取り込み用クロックに合わせて画像データを順次取り込む。
コントローラ回路１００は、システムインターフェース（ＳＩ）、および表示データインターフェース（ＤＩ）から受け取った画像データを、ソースドライバ１３０、ＲＡＭ１５０に送り表示を制御する。
【００１２】
［実施例１］
図２は、本発明の実施例１の共通電圧生成回路の回路構成を示す回路図である。本実施例の共通電圧生成回路は、図１に示す液晶駆動電源発生回路１２０内に設けられる。
本実施例の共通電圧生成回路は、カップリングコンデンサ（Ｃ）と可変抵抗素子（ＶＲ）とを有し、カップリングコンデンサ（Ｃ）の一方の端子に、第１の電圧（Vcom Swing）が印加され、カップリングコンデンサ（Ｃ）の他方の端子と可変抵抗素子（ＶＲ）との接続点から、対向電極に印加される振幅がVcomWの共通電圧（Vcom）が出力される。
また、可変抵抗素子（ＶＲ）の他方の端子には、第２の電圧（Vcom Center）が印加される。ここで、第２の電圧（Vcom Center）は、オペアンプ（ＯＰ）を使用するボルテージホロワ回路を介して、可変抵抗素子（ＶＲ）の他方の端子に印加される。
第２の電圧（Vcom Center）は、共通電圧（Vcom）の中心電圧であり、この第２の電圧（Vcom Center）は、基準電圧（Ｖｃｉ）を、可変抵抗素子（Ｒ１）と抵抗素子（Ｒ２）からなる分圧回路で分圧して生成される。ここで、可変抵抗素子（Ｒ１）は、共通電圧（Vcom）の中心電圧である第２の電圧（Vcom Center）を調整するためのものである。
カップリングコンデンサ（Ｃ）の一方の端子に、第１の電圧（Vcom Swing）が印加されるが、この第１の電圧（Vcom Swing）は、インバータ（ＩＮＶ）から出力される。
インバータ（ＩＮＶ）には、大きさがVcomWの電源電圧が供給され、インバータ（ＩＮＶ）の入力端には、コントローラ回路１００から供給される極性反転信号（交流化信号）（Ｍ）が入力される。したがって、インバータ（ＩＮＶ）からは、第１の電圧（Vcom Swing）として、極性反転信号（Ｍ）の反転出力が、極性反転信号（Ｍ）の周期で、かつ、VcomWの振幅で出力される。
【００１３】
図３（ａ）は、本実施例の共通電圧生成回路の基本回路、図３（ｂ）は、本実施例の共通電圧生成回路の第１の電圧（Vcom Swing）の電圧波形を、図３（ｃ）は、本実施例の共通電圧生成回路の第２の電圧（Vcom Center）の電圧波形を、図３（ｄ）は、本実施例の共通電圧生成回路の共通電圧（Vcom）を示す。なお、図３（ｂ）〜図３（ｄ）において、Ｖは電圧、Ｔは時間を示す。
本実施例のコモン反転駆動法は、基本的には、フレーム反転駆動法である。本実施例では、１フレーム期間の第１の期間（ｎ）（非表示期間で、垂直ブランキング期間）では、可変抵抗素子（ＶＲ）の抵抗値をＲｓ（小さい値）とし、さらに、通常のフレーム反転駆動法とは異なり、所定の周期（例えば、１水平走査期間毎）で、第１の電圧（Vcom Swing）をスイングさせる。
即ち、第１の期間（ｎ）に、第１の電圧（Vcom Swing）を、第１電圧レベル（VcomWの電位）および第２電圧レベル（GND)のうち一方の電圧レベルから他方の電圧レベルへ変化した後、他方の電圧レベルから一方の電圧レベルへ１回以上変化させる。別の言い方をすれば、第１の期間（ｎ）に、第１の電圧は、第１電圧レベルから第２電圧レベルへの変化の回数と、第２電圧レベルから第１電圧レベルへの変化の回数との合計が２回以上である。この合計の回数は３回以上であることが好ましい。図３（ｂ）に示した実施例では、この合計の回数が５回である場合を示している。尚、通常のフレーム反転であれば、図７（ｂ）に示すように、この合計の回数は１回のみであるため、本実施例は従来技術とは大きく異なっている。
これによって、本実施例では、図３（ｄ）のＡに示すように、共通電圧（Vcom）の平均電圧を、第２の電圧（Vcom Center）にいち早く収束させることが可能となる。
【００１４】
１フレーム期間の第１の期間（ｎ）に連続する第２の期間（ａ）（表示期間）では、可変抵抗素子（ＶＲ）の抵抗値をＲｂ（大きい値、Ｒｂ＞Ｒｓ）とし、さらに、第２の期間（ａ）では、第１の電圧（Vcom Swing）を、通常のフレーム反転駆動法と同様にスイングさせない。
即ち、第２の期間（ａ）に、第１の電圧（Vcom Swing）の電圧レベルの切り換えを行わず、第１電圧レベル（VcomWの電位）、あるいは、第２電圧レベル（GND)のままとする。
これによって、本実施例では、共通電圧（Vcom）の減衰を抑えることが可能となり、液晶表示パネルにフリッカが生じるのを防止することが可能となる。
尚、第２の期間（ａ）は、第１の期間（ｎ）よりも長い期間となっている。
本実施例における第１の電圧（Vcom Swing）は、例えば、図４に示す方法により生成することが可能である。
図４において、ＰＯＬａは、図３（ｂ）の第１の期間（ｎ）における、第１の電圧（Vcom Swing）の電圧波形の極性反転信号１、ＰＯＬｂは、図３（ｂ）の第２の期間（ａ）における、第１の電圧（Vcom Swing）の電圧波形の極性反転信号２であり、ＤＩＳＰＴＭＧは、表示データが有効となる範囲（表示期間）を示す信号である。
また、ｎ型ＭＯＳトランジスタ（ＴＲ１）のゲートには、ＤＩＳＰＴＭＧ信号の反転信号が入力され、ｎ型ＭＯＳトランジスタ（ＴＲ２）のゲートには、ＤＩＳＰＴＭＧ信号が入力される。
図４に示す回路では、図３（ｂ）の第１の期間（ｎ）に、ｎ型ＭＯＳトランジスタ（ＴＲ１）をオン、ｎ型ＭＯＳトランジスタ（ＴＲ２）をオフとし、図３（ｂ）の第２の期間（ａ）に、ｎ型ＭＯＳトランジスタ（ＴＲ１）をオフ、ｎ型ＭＯＳトランジスタ（ＴＲ２）をオンとして、図３（ｂ）に示す第１の電圧（Vcom Swing）を生成する。
【００１５】
［実施例２］
図５は、本発明の実施例２の共通電圧生成回路の回路構成を示す回路図である。
本実施例の共通電圧生成回路は、可変抵抗素子（ＶＲ）に代えて、抵抗素子（Ｒ）を使用する点と、抵抗素子（Ｒ）の他方の端子に、スイッチング素子（ＳＷ）を介して第２の電圧（Vcom Center）が印加される点で、前述の実施例１の共通電圧生成回路と相違する。
尚、本実施例における電圧波形は、前述の実施例１の図３（ｂ）、図３（ｃ）、図３（ｄ）と同じである。
本実施例では、１フレーム期間の第１の期間（ｎ）（非表示期間で、垂直ブランキング期間）において、スイッチング素子（ＳＷ）がオンとされる。これは、前述の実施例１において可変抵抗素子（ＶＲ）の抵抗値をＲｓ（小さい値）にした場合に相当する。さらに、実施例１の場合と同様に、通常のフレーム反転駆動法とは異なり、所定の周期（例えば、１水平走査期間毎）で、第１の電圧（Vcom Swing）をスイングさせる。
即ち、第１の期間（ｎ）に、第１の電圧（Vcom Swing）を、第１電圧レベル（VcomWの電位）および第２電圧レベル（GND)のうち一方の電圧レベルから他方の電圧レベルへ変化した後、他方の電圧レベルから一方の電圧レベルへ１回以上変化させる。
これによって、本実施例でも、共通電圧（Vcom）の平均電圧を、第２の電圧（Vcom Center）にいち早く収束させることが可能となる。
【００１６】
次に、１フレーム期間の第１の期間（ｎ）に連続する第２の期間（ａ）（表示期間）では、スイッチング素子（ＳＷ）がオフとされる。これは、前述の実施例１において、可変抵抗素子（ＶＲ）の抵抗値をＲｂ（大きい値、Ｒｂ＞Ｒｓ；ここではＲｂ≒無限大）にした場合に相当する。
さらに、第２の期間（ａ）では、第１の電圧（Vcom Swing）を、通常のフレーム反転駆動法と同様にスイングさせない。
これによって、本実施例でも、共通電圧（Vcom）の減衰を抑えることが可能となり、液晶表示パネルにフリッカが生じるのを防止することが可能となり、さらに、本実施例は、前述の実施例１よりも構成が簡単になるという利点がある。
【００１７】
［実施例３］
本実施例は、図３（ｄ）の拡大図（図中の丸で囲った部分）に示した波形図に着目した実施例である。
本実施例では、共通電圧（Vcom）の生成の際に、第１の期間（ｎ）（非表示期間）には第１の周期で共通電圧（Vcom）の電圧レベルを切り換え、第２の期間（ａ）（表示期間）には第１の周期よりも長い第２の周期で共通電圧（Vcom）の電圧レベルを切り換える。
これによって、本実施例でも、共通電圧（Vcom）の平均電圧を、第２の電圧（Vcom Center）にいち早く収束させることが可能となる。
尚、第１の周期は、１水平走査期間周期であることが望ましい。ただし、これに限定されるものではなく、２水平走査期間周期や、それ以外の周期であっても良い。
また、１フレーム期間内の表示期間の間は共通電圧の電圧レベルの切り換えを行わないことが望ましい。例えば、第２の周期は、表示期間の周期であることが望ましい。これによって、フレーム反転駆動が可能となる。ただし、これに限定されるものではなく、表示期間の途中で切り換えを行うものに対して適用することも可能である。その場合でも、第２の周期は第１の周期よりも長い周期に設定する。
本実施例は、非表示期間には第１の傾きθ１で共通電圧（Vcom）の電圧レベルを減衰させ、表示期間には第１の傾きθ１よりも小さい第２の傾きθ２で共通電圧（Vcom）の電圧レベルを減衰させることで、さらに高い効果を得ることができる。これによって、共通電圧（Vcom）の平均電圧を、第２の電圧（Vcom Center）に収束させる早さが向上するだけでなく、表示期間における共通電圧（Vcom）の電圧レベルの減衰を低減できる。なお、このような電圧波形の減衰の傾きの制御は、例えば実施例１や実施例２で説明した方法で減衰の時定数を制御することにより実現できる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
また、本発明は、液晶表示装置に限られず、周期的に電圧レベルを切り換える表示装置に対して適用が可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明が採用される液晶表示モジュールの概略構成を示すブロック図である。
【図２】本発明の実施例１の共通電圧生成回路の回路構成を示す回路図である。
【図３】本発明の実施例１の共通電圧生成回路の動作を説明するための図である。
【図４】図３（ａ）に示す第１の電圧（Vcom Swing）の生成方法の一例を示す図である。
【図５】本発明の実施例１の共通電圧生成回路の回路構成を示す回路図である。
【図６】コモン反転駆動法に用いられる従来の共通電圧生成回路の一例の動作を説明するための図である。
【図７】コモン反転駆動法に用いられる従来の共通電圧生成回路の一例の動作を説明するための図である。
【符号の説明】
【００１９】
１００  コントローラ回路
１２０  液晶駆動電源発生回路
１３０  ソースドライバ
１４０  ゲートドライバ
１５０  メモリ回路
ＰＮＬ  液晶パネル
Ｓ  映像線（ソース線またはドレイン線）
Ｇ  走査線（またはゲート線）
ＴＦＴ  薄膜トランジスタ
ＩＴＯ１  画素電極
ＩＴＯ２  対向電極（共通電極、または、コモン電極）
ＬＣ  液晶容量
ＧＬＡＳＳ  ガラス基板
ＤＲＶ  駆動回路
ＴＲ１，ＴＲ２  ｎ型ＭＯＳトランジスタ
ＯＰ  オペアンプ
Ｃ  カップリングコンデンサ
Ｒ，Ｒ２  抵抗素子
ＶＲ，Ｒ１  可変抵抗素子
ＩＮＶ  インバータ
ＳＷ  スイッチング素子
【図１】
2006323068.tif 000003
【図２】
2006323068.tif 000004
【図３】
2006323068.tif 000005
【図４】
2006323068.tif 000006
【図５】
2006323068.tif 000007
【図６】
2006323068.tif 000008
【図７】
2006323068.tif 000009