(57)【要約】【課題】  この発明は、ＳＯＩ基板上に形成するうえで好適な構造を有する横型バイポーラトランジスタに関し、ＭＯＳプロセスの流用による形成を可能とし、かつ、十分なコレクタ電流を確保することを目的とする。【解決手段】  埋め込み酸化膜１１を有するＳＯＩ基板上に、複数のベース・エミッタ領域を形成する。個々のベース・エミッタ領域には、ベース引き出しＰ＋拡散層（例えば１４Ａ）と、エミッタＮ＋拡散層（例えば１５Ａ，１５Ｂ）を含ませる。隣接するベース・エミッタ領域の間にコレクタＮ＋拡散層１６を配置する。各拡散層の間を埋めるように低濃度のＰ型ウェル拡散層（例えば１２Ｂ，１２Ｃ）を配置する。全てのベース引き出しＰ＋拡散層１４Ａ〜１４Ｅをベースコンタクト８に接続し、全てのエミッタＮ＋拡散層１５Ａ〜１５Ｉをエミッタコンタクト９に接続する。【選択図】      図１
2006173336.tif 000002
【特許請求の範囲】
【請求項１】
互いに離間した第１導電型のベース引き出し拡散層と第２導電型のエミッタ拡散層とを含むベース・エミッタ領域を複数備えると共に、
隣接するベース・エミッタ領域のそれぞれに含まれる２つのエミッタ拡散層の間に、それらから離間して配置される第２導電型のコレクタ拡散層と、
前記ベース引き出し拡散層と、前記エミッタ拡散層と、前記コレクタ拡散層との間のスペースを埋めるように形成された第１導電型の低濃度拡散層と、
複数の前記ベース引き出し拡散層と導通するベースコンタクトと、
複数の前記エミッタ拡散層と導通するエミッタコンタクトと、
前記コレクタ拡散層と導通するコレクタコンタクトと、
を備えることを特徴とする横型バイポーラトランジスタ。
【請求項２】
前記低濃度拡散層の上層に、前記ベース引き出し拡散層と、前記エミッタ拡散層と、前記コレクタ拡散層との間に介在するように形成された分離絶縁膜を備えることを特徴とする請求項１記載の横型バイポーラトランジスタ。
【請求項３】
前記低濃度拡散層は、前記ベース引き出し拡散層、前記エミッタ拡散層、および前記コレクタ拡散層のそれぞれと、実質的に等しい膜厚を有し、それらの拡散層の境界部分が、ほぼ平坦面を形成していることを特徴とする請求項１記載の横型バイポーラトランジスタ。
【請求項４】
前記低濃度拡散層の上層に、ゲート絶縁膜とゲート電極とを含むＭＯＳ型ゲート電極を備えることを特徴とする請求項１または３記載の横型バイポーラトランジスタ。
【請求項５】
前記ゲート電極と、前記エミッタ拡散層とが短絡されていることを特徴とする請求項４記載の横型バイポーラトランジスタ。
【請求項６】
前記エミッタ拡散層と前記低濃度拡散層との境界部分に、エミッタ拡散層に比して薄い不純物濃度を有し、かつ、前記低濃度拡散層側に突出するように形成された第２導電型拡散層を備えることを特徴とする請求項５記載の横型バイポーラトランジスタ。
【請求項７】
前記コレクタ拡散層と前記低濃度拡散層との境界部分に、コレクタ拡散層に比して薄い不純物濃度を有し、かつ、前記低濃度拡散層側に突出するように形成された第２導電型拡散層を備えることを特徴とする請求項５または６記載の横型バイポーラトランジスタ。
【請求項８】
個々のベース・エミッタ領域は、前記ベース引き出し拡散層と、その両側に配置された２つのエミッタ拡散層とを含むことを特徴とする請求項１乃至７の何れか１項記載の横型バイポーラトランジスタ。
【請求項９】
前記ベース引き出し拡散層、前記エミッタ拡散層、前記コレクタ拡散層、および前記低濃度拡散層は、ＳＯＩ基板上に形成されていることを特徴とする請求項１乃至８の何れか１項記載の横型バイポーラトランジスタ。
【請求項１０】
前記ＳＯＩ基板には、前記ベース引き出し拡散層、前記エミッタ拡散層、前記コレクタ拡散層、および前記低濃度拡散層を含むトランジスタ素子の他にも素子が形成されており、
前記トランジスタ素子と前記他の素子との間には、ＳＯＩ基板に含まれる埋め込み絶縁膜まで到達する分離絶縁膜が介在していることを特徴とする請求項９記載の横型バイポーラトランジスタ。
【請求項１１】
前記コレクタ拡散層の表面がシリサイド化されていることを特徴とする請求項１乃至１０の何れか１項記載の横型バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、横型バイポーラトランジスタに係り、特に、ＳＯＩ基板上に形成するうえで好適な構造を有する横型バイポーラトランジスタに関する。
【背景技術】
【０００２】
従来の横型バイポーラトランジスタの一般的な構造を図３４を用いて説明する。図３４は、トランジスタの断面を上方向より鳥瞰した構造を示す。図３４において、１はシリコン基板、２はＮ型ウエル拡散層、３Ａおよび３Ｂは分離酸化膜領域、４はＰ型ウエル拡散層、５はベース引き出しＰ＋拡散層、６はエミッタＮ＋拡散層、７はコレクタＮ＋拡散層を示す。また、８はベースのコンタクトと配線を模式化したもの、９はエミッタのコンタクトと配線を模式化したもの、１０はコレクタのコンタクトと配線を模式化したものをそれぞれ表している。
【０００３】
エミッタＮ＋拡散層６は、分離酸化膜領域３Ａ，３Ｂによりその周囲が取り囲まれている。更に、分離酸化膜領域３Ａ，３Ｂの周囲を、コレクタＮ＋拡散層が取り囲む構造となっている。
【０００４】
各パターンの寸法、不純物濃度は、おおよそ以下の通りである。
・エミッタＮ＋拡散層６の面積：３×３〜５０×５０μｍ２
・分離酸化膜領域３Ａ，３Ｂの幅：０．１〜５μｍ
・ベース引き出しＰ＋拡散層５の幅：０．５〜１０μｍ
・分離酸化膜領域３Ａ，３Ｂの厚さ：０．２〜１μｍ
・エミッタＮ＋拡散層６の深さ：０．２〜２μｍ
・コレクタＮ＋拡散層７の深さ：０．２〜２μｍ
・ベース引き出しＰ＋拡散層５の深さ：０．２〜２μｍ
・Ｐ型ウエル拡散層４の深さ：０．５〜３μｍ
・Ｎ型ウエル拡散層２の深さ：０．７〜５μｍ
・エミッタＮ＋拡散層６の不純物濃度：１０１９〜１０２２ｃｍ−３
・コレクタＮ＋拡散層７の不純物濃度：１０１９〜１０２２ｃｍ−３
・ベース引き出しＰ＋拡散層５の不純物濃度：１０１９〜１０２２ｃｍ−３
・Ｐ型ウエル拡散層４の不純物濃度：１０１７〜１０１９ｃｍ−３
・Ｎ型ウエル拡散層２の不純物濃度：１０１６〜１０１８ｃｍ−３
【０００５】
次に、このトランジスタの動作について説明する。図３４に示す構造においては、Ｐ型ウエル拡散層４のうち、分離酸化膜領域３Ａ，３Ｂの直下に位置する部分が真性ベースとして働き、ＮＰＮ型のバイポーラトランジスタとしての動作が実現される。上記の真性ベースに流れる電流は、ベースコンタクト８に繋がったベース引き出しＰ＋拡散層５からＰ型ウエル拡散層４を通って供給される。Ｎ型ウエル拡散層２は、トランジスタとシリコン基板１とを電気的に分離する機能を果たす。
【０００６】
ＭＯＳ(Metal Oxide Semiconductor)型のアナログ回路では、バンドギャップリファレンス回路等に、ＭＯＳプロセスで形成することのできる寄生の横型バイポーラトランジスタが用いられることがある。図３４に示した構造において、エミッタＮ＋拡散層６およびコレクタＮ＋拡散層７は、何れもＮ型ソース・ドレイン層と同時に形成することができる。また、ベース引き出しＰ＋拡散層５は、Ｐ型ソース・ドレイン層と同時に形成することができる。更に、Ｎ型およびＰ型ウエル２，４は、ＭＯＳ構造において用いられるウエルをそのまま用いることができる。このため、この構造によれば、ＭＯＳ構造を形成するのに必要なフォトマスクのみを用いて横型トランジスタを実現することができる。尚、導電型を逆にすることにより、ＰＮＰ型のバイポーラトランジスタを形成することも可能である。
【０００７】
ところで、半導体集積回路の分野においては、ＳＯＩ(Silicon On Insulator)基板が用いられることがある。ＳＯＩ基板は、トランジスタ等を形成するためのシリコン層の下に埋め込み酸化膜等の絶縁層を備えている。このような構造によれば、寄生容量を減らして、集積回路の高速化を図ることができる。
【０００８】
ＳＯＩ基板を用いたＭＯＳ型の集積回路においては、埋め込み酸化膜までソース・ドレイン拡散層を到達させることにより、接合容量を減らしてトランジスタの高速化が図られる。このような集積回路上でアナログ回路を形成する場合にも、バイポーラトランジスタの使用は望まれる。しかしながら、図３４に示すような従来の構造は、エミッタＮ＋拡散層６やコレクタＮ＋拡散層７の下にＰ型ウエル拡散層４を形成することを必要とする。他方、ＳＯＩ基板を用いる構造においては、そのようなウエルを形成することができない。このため、ＳＯＩ基板を用いる集積回路に図３４に示すような構造を適用しようとすると、真性ベースの領域にベース電流が供給できないという問題が生ずる。
【０００９】
ＳＯＩ基板上にバイポーラトランジスタを形成する構成としては、例えば、特開２００２−２９９４６６号公報、或いは特許０２５０３４６０号公報に開示されるような構成が知られている。前者の公報には、ＳＯＩ基板上に、縦型のバイポーラトランジスタ、つまり、コレクタ領域、ベース領域、およびエミッタ領域を積層させたトランジスタを形成する構成が開示されている。また、後者の公報には、それぞれが埋め込み酸化膜に到達するように、コレクタ領域、ベース領域、およびエミッタ領域を構成した横型バイポーラトランジスタが開示されている。
【００１０】
【特許文献１】特開２００２−２９９４６６号公報
【特許文献２】特許０２５０３４６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、前者の構成は、ソース・ドレイン領域を埋め込み酸化膜まで到達させることを前提としたＭＯＳプロセスのみでは形成することができない。このため、この構成によっては、ＭＯＳ型集積回路中に、バイポーラトランジスタを安価に作り込むことはできない。
【００１２】
また、横型トランジスタは、その構成上、コレクタ電流が十分に確保し難いという特性を示す。このため、上記後者の公報に開示される構成によっては、ＭＯＳ型集積回路中に、十分なコレクタ電流を流通させ得るバイポーラトランジスタを形成することが必ずしも容易ではない。
【００１３】
この発明は、上述のような課題を解決するためになされたもので、ＭＯＳプロセスの流用により形成することができ、かつ、十分なコレクタ電流を確保することのできる横型バイポーラトランジスタを提供するものである。
【課題を解決するための手段】
【００１４】
この発明は、上記の目的を達成するため、横型バイポーラトランジスタであって、
互いに離間した第１導電型のベース引き出し拡散層と第２導電型のエミッタ拡散層とを含むベース・エミッタ領域を複数備えると共に、
隣接するベース・エミッタ領域のそれぞれに含まれる２つのエミッタ拡散層の間に、それらから離間して配置される第２導電型のコレクタ拡散層と、
前記ベース引き出し拡散層と、前記エミッタ拡散層と、前記コレクタ拡散層との間のスペースを埋めるように形成された第１導電型の低濃度拡散層と、
複数の前記ベース引き出し拡散層と導通するベースコンタクトと、
複数の前記エミッタ拡散層と導通するエミッタコンタクトと、
前記コレクタ拡散層と導通するコレクタコンタクトと、
を備えることを特徴とするものである。
【発明の効果】
【００１５】
本発明によれば、ベース引き出し拡散層とエミッタ拡散層とを含むベース・エミッタ領域の近傍にコレクタ拡散層を配置し、それらの間のスペースを低濃度拡散層で埋めることにより、低濃度拡散層が真性ベースとして機能するバイポーラトランジスタを実現することができる。また、本発明によれば、単一のコレクタ拡散層が複数のエミッタ・ベース領域につき共通に用いられると共に、複数のベース引き出し拡散層および複数のエミッタ拡散層が、それぞれ共通のベースコンタクト、或いはエミッタコンタクトに接続される。このような構成によれば、複数のトランジスタが並列に接続されているのと同じ状況を作り出すことができ、かつ、それらのトランジスタを高い密度で配置することができる。このため、本発明によれば、小型で十分な電流流通能力を有する横型バイポーラトランジスタを実現することができる。
【発明を実施するための最良の形態】
【００１６】
実施の形態１．
以下、図１乃至図６を参照して、この発明の実施の形態１について説明する。図１は、本発明の実施の形態１の横型バイポーラトランジスタの断面を、上方向から鳥瞰した図である。図１において、１はシリコン基板、１１は埋め込み酸化膜である。１２Ａ〜１２Ｃは、埋め込み酸化膜１１の上層に形成されたＰ型ウェル拡散層（つまり、ＳＯＩ層）である。１３Ａ〜１３Ｇは分離酸化膜、１４Ａ〜１４Ｅはベース引き出しＰ＋拡散層、１５Ａ〜１５ＩはエミッタＮ＋拡散層、１６はコレクタＮ＋拡散層である。また、８はベースのコンタクトと配線を模式化したもの、９はエミッタのコンタクトと配線を模式化したもの、１０はコレクタのコンタクトと配線を模式化したものをそれぞれ表している。
【００１７】
ベース引き出しＰ＋拡散層１４Ａの両側には、エミッタＮ＋拡散層１５Ａ，１５Ｂが配置されている。それらの周囲には、分離酸化膜１３ＢとＰ型ウェル拡散層１２Ｂとの積層構造が形成されている。以下、それらを総称して「ベース・エミッタ領域」と称す。図１に示すシリコン基板１上には、所定の間隔を空けて複数のベース・エミッタ領域が、規則的に並んでいる。
【００１８】
本実施形態では、複数のベース・エミッタ領域に対して一つのコレクタＮ＋拡散層１６が設けられている。コレクタＮ＋拡散層１６は、上記複数のベース・エミッタ領域の最外周部分に位置する枠部分と、隣接するベース・エミッタ領域の間に介在する格子部分とを備えている。それらの枠部分と格子部分とは、コレクタＮ＋拡散層１６が一体の構造物となるように形成されている。
【００１９】
シリコン基板１上には、図１に示す横型バイポーラトランジスタの他に、種々の素子が形成される。コレクタＮ＋拡散層１６の枠部分の側部には、それら他の素子と本実施形態の横型バイポーラトランジスタとを電気的に分離するための分離酸化膜１３Ａが形成されている。
【００２０】
図１に示す横型バイポーラトランジスタにおいて、ベースコンタクト８は、配線により全てのベース引き出しＰ＋拡散層１４Ａ〜１４Ｅに結線されている。同様に、エミッタコンタクト９も、全てのエミッタＮ＋拡散層１５Ａ〜１５Ｉと結線されている。このため、ベースコンタクト８によれば、全てのベース引き出しＰ＋拡散層１４Ａ〜１４Ｅに対して等しく給電を行うことができ、また、エミッタコンタクト９によれば、全てのエミッタＮ＋拡散層１５Ａ，１５Ｂに対して等しく給電を行うことができる。
【００２１】
図１に示す構成において、各パターンの寸法、および各部の不純物濃度は、おおよそ以下の通りである。
・エミッタＮ＋拡散層１５Ａ〜１５Ｉの面積：０．２×０．２〜２×２μｍ２
・エミッタＮ＋拡散層１５Ａ〜１５Ｉとベース引き出しＰ＋拡散層１４Ａ〜１４Ｅとの間における分離酸化膜１３Ｂ〜１３Ｇの幅：０．１〜２μｍ
・ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅの面積：０．２×０．２〜２×２μｍ２
・エミッタＮ＋拡散層１５Ａ〜１５ＩとコレクタＮ＋拡散層１６との間における分離酸化膜１３Ｂ〜１３Ｇの幅：０．１〜２μｍ
・コレクタＮ＋拡散層１６の幅：０．２〜１０μｍ
・コレクタＮ＋拡散層１６とベース引き出しＰ＋拡散層１４Ａ〜１４Ｅとの間における分離酸化膜１３Ｂ〜１３Ｇの幅：０．１〜２μｍ
・埋め込み酸化膜１１の厚さ：０．１〜０．５μｍ
・Ｐ型ウェル拡散層１２Ａ〜１２ＣとなるＳＯＩ層の厚さ：０．０２〜０．３μｍ
・分離酸化膜１３Ａ，１３Ｂの厚さ：０．０５〜０．３μｍ
・エミッタＮ＋拡散層１５Ａ〜１５Ｅの深さ：０．０５〜０．５μｍ
・コレクタＮ＋拡散層１６の深さ：０．０５〜０．５μｍ
・ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅの深さ：０．０５〜０．５μｍ
・エミッタＮ＋拡散層１５Ａ〜１５Ｅの不純物濃度：１０１９〜１０２２ｃｍ−３
・コレクタＮ＋拡散層１６の不純物濃度：１０１９〜１０２２ｃｍ−３
・ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅの不純物濃度：１０１９〜１０２２ｃｍ−３
・Ｐ型ウェル拡散層１２Ａ〜１２Ｃの不純物濃度：１０１７〜１０１９ｃｍ−３
【００２２】
次に、図２乃至図６を参照して、本実施形態の横型バイポーラトランジスタを製造する方法について説明する。本実施形態の横型バイポーラトランジスタの製造工程では、先ず、図２に示すように、シリコン基板１、埋め込み酸化膜１１、およびシリコン層（ＳＯＩ層）５０の積層構造が形成される。次に、上記積層構造を有するＳＯＩ基板に、トレンチエッチングが施される。トレンチエッチングは、真性ベースが形成され、かつ、分離酸化膜１３Ａ〜１３Ｇが埋め込まれるべき領域に対して行われる。
【００２３】
トレンチエッチングが終了すると、次に、分離酸化膜１３Ａ〜１３Ｇを構成するための絶縁膜の埋め込みと、ポリッシングによる平坦化とが順次行われる。その結果、ＳＯＩ基板上に、図２に示すような分離酸化膜１３Ａ〜１３Ｇが形成される。
【００２４】
次に、図３に示すように、ボロン等のＰ型不純物５１が、イオン注入等の手法でＳＯＩ層５０に導入される。次いで、不純物を活性化させるための熱処理が実行される。その結果、Ｐ型ウェル拡散層１２Ａ〜１２Ｃが形成される。
【００２５】
次に、図４に示すように、ＳＯＩ基板上にフォトレジスト５２のパターンが形成される。フォトレジスト５２は、ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅとなるべき領域と、その近傍の分離酸化膜１３Ｂ〜１３Ｇの領域とを除き、ＳＯＩ基板の全域を覆うように形成される。次いで、分離酸化膜１３Ｂ〜１３Ｇもマスクとして機能するような条件（エネルギ）で、ボロン等のＰ型不純物５３が更にイオン注入される。
【００２６】
上記のフォトレジスト５２を剥離した後、図５に示すように、ＳＯＩ基板上に再びフォトレジスト５４のパターンが形成される。今度は、エミッタＮ＋拡散層１５Ａ〜１５Ｉ、或いはコレクタＮ＋拡散層１６となるべき領域を除いて、ＳＯＩ基板の全域が覆われるようにフォトレジスト５４がパターニングされる。次いで、分離酸化膜１３Ａ〜１３Ｇもマスクとして機能するような条件（エネルギ）で、砒素等のＮ型不純物５５がイオン注入される。
【００２７】
次いで、不純物の活性化と拡散を促すために熱処理が実行される。その結果、図６に示すように、ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅ、エミッタＮ＋拡散層１５Ａ〜１５Ｉ、およびコレクタＮ＋拡散層１６が形成される。この際、それらの拡散層によりＳＯＩ層５０に形成されていたＰウエルが分断され、その結果、Ｐ型ウェル拡散層１２Ａ〜１２Ｃが形成される。
【００２８】
以後、ＳＯＩ基板の表面に絶縁膜（図示略）が形成され、ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅ、エミッタＮ＋拡散層１５Ａ〜１５Ｉ、およびコレクタＮ＋拡散層１６のそれぞれに開口するコンタクトホールが開口される。そして、それらの各拡散層と導通するコンタクトおよびメタル配線、並びに、ベースコンタクト８、エミッタコンタクト９、およびコレクタコンタクト１０が形成されることにより、図１に示す構成が実現される。
【００２９】
以上説明した構成、および製造方法は、ＮＰＮ型のトランジスタに関するものであるが、不純物の導電型を逆にすることにより、同様の製造方法で、ＰＮＰ型の横型バイポーラトランジスタを実現することが可能である。
【００３０】
図１に示す構成において、例えば、左前方に描かれているベース・エミッタ領域では、Ｐ型ウェル拡散層１２Ｂのうち、エミッタＮ＋拡散層１５ＡとコレクタＮ＋拡散層１６との間、およびエミッタＮ＋拡散層１５ＢとコレクタＮ＋拡散層１６との間に介在する部分が真性ベースとして機能する。そして、このベース・エミッタ領域において、ベース電流は、ベース引き出しＰ＋拡散層１４Ａに隣接する部分からＰ型ウェル拡散層１２Ｂに流入して上記の真性ベース部に供給される。その結果、コレクタＮ＋拡散層１６とエミッタＮ＋拡散層１５Ａとの間にベース電流に応じた電流が流通し、バイポーラトランジスタとしての機能が実現される。
【００３１】
本実施形態の横型バイポーラトランジスタにおいては、既述した通り、シリコン基板１上に形成された複数のベース引き出しＰ＋拡散層１４Ａ〜１４Ｅが、単一のベースコンタクト８に接続されている。また、複数のエミッタＮ＋拡散層１５Ａ〜１５Ｉが、単一のエミッタコンタクト９に接続されている。そして、コレクタＮ＋拡散層１６は、複数のベース・エミッタ領域について共通に設けられている。
【００３２】
このような構成によれば、シリコン基板１上に形成された全てのベース・エミッタ領域と、コレクタＮ＋拡散層１６とは、常に、互いに並列接続された複数のトランジスタとして機能することになる。このため、本実施形態の横型バイポーラトランジスタによれば、複数のバイポーラトランジスタを並列接続することで得られるコレクタ電流を確保することが可能である。
【００３３】
ＳＯＩ基板上に形成されるＰ型ウェル拡散層１２Ａ〜１２Ｂは、高い抵抗を示すため、エミッタＮ＋拡散層１５Ａ〜１５Ｉを大きくする（トランジスタを大型化する）等の手だてを施しても、個々のバイポーラトランジスタにおけるベース電流を効果的に増やすことはできない。このため、ＳＯＩ基板上に横型バイポーラトランジスタを形成する場合、単一のトランジスタ要素により、大きなコレクタ電流を確保することは容易ではない。
【００３４】
これに対して、本実施形態では、個々のベース引き出しＰ＋拡散層１４Ａ〜１４Ｅ、おおびエミッタＮ＋拡散層１５Ａ〜１５Ｉを十分に小型化して、ＳＯＩ基板上に多数のベース・エミッタ領域を形成し、そのうえで複数のトランジスタを並列接続したのと同様の構造を形成することとしている。また、コレクタＮ＋拡散層１６を複数のベース・エミッタ領域において共用させることにより、独立したトランジスタを複数形成する場合に比して、単位面積当たりのトランジスタ密度の向上を可能としている。このため、本実施形態の横型バイポーラトランジスタによれば、十分な小型化と、十分な電流駆動能力の双方を実現することが可能である。
【００３５】
ところで、図１には、単一のコレクタＮ＋拡散層１６に対応させて、少なくとも６つのベース・エミッタ領域が形成されている例を示しているが、本発明はこのような構成に限定されるものではない。すなわち、ベース・エミッタ領域は、単一のコレクタＮ＋拡散層１６に対して少なくとも２つ形成されればよい。この点は、以下に説明する他の実施形態においても同様である。
【００３６】
また、上述した実施の形態１においては、個々のベース・エミッタ領域中に、単一のベース引き出しＰ＋拡散層（１４Ａ〜１４Ｅ）と、２つのエミッタＮ＋拡散層（１５Ａ〜１５Ｉ）とを含めることとしている。ベース引き出しＰ＋拡散層の両側にエミッタＮ＋拡散層を配置する構成は、小さな占有面積で大きなコレクタ電流を確保するうえで有効ではあるが、その構成はこれに限定されるものではない。すなわち、個々のベース・エミッタ領域に配置するベース引き出しＰ＋拡散層やエミッタＮ＋拡散層の数は、個々のバイポーラトランジスタに求められる仕様に応じて適宜設定すればよい。この点も、以下に説明する他の実施形態おいて同様である。
【００３７】
実施の形態２．
次に、図７乃至図９を参照して、本発明の実施の形態２について説明する。図７は、本実施形態の横型バイポーラトランジスタの断面図を上方向から鳥瞰した図を示す。図７に示す横型バイポーラトランジスタは、隣接する他の素子との分離を確保するための分離酸化膜１７、つまり、コレクタＮ＋拡散層１６の枠部に隣接して形成される分離酸化膜１７の構成が異なる点を除き、実施の形態１の場合と同様である。本実施形態において、分離酸化膜１７は、具体的には、実施の形態１の場合より厚く、埋め込み酸化膜１１に接するように構成される。
【００３８】
図８および図９は、図７に示す横型バイポーラトランジスタの製造方法を説明するための断面図である。この製造方法においては、先ず、図８に示すように、シリコン基板１、埋め込み酸化膜１１、およびシリコン層（ＳＯＩ層）５０が積層された基板上に、エッチングストッパ膜５６が堆積される。次に、真性ベースが形成されるべき領域、および分離酸化膜１７が形成されるべき領域において、エッチングストッパ膜５６が除去される。この状態で、ＳＯＩ層５０の膜厚が所定値に達するまでトレンチエッチングが実行される。
【００３９】
次に、基板上にフォトレジストパターン５７が形成される。フォトレジストパターン５７は、分離酸化膜１７を形成するべき領域を除き、基板の全面が覆われるように形成される。この状態で、エッチングストッパ膜５６が十分な耐性を示す条件でトレンチエッチングが実行される。以上の処理が実行されることにより図８に示す構造が実現される。
【００４０】
フォトレジストパターン５７を除去した後、一般的な絶縁膜の埋め込み処理、およびポリッシングによる平坦化処理が実行される。次いで、エッチングストッパ膜５７が除去される。その結果、図９に示すように、ＳＯＩ基板中に、分離酸化膜１３Ｂ〜１３Ｅ、および１７が形成される。以後、実施の形態１の場合と同様の処理を実行することで、図７に示すような実施の形態２の横型バイポーラトランジスタが形成される。
【００４１】
上述した実施の形態１の構成によると、横型バイポーラトランジスタと、他の素子とを分離する領域に、ＰＮ接合が含まれることとなる（分離酸化膜１３Ａの直下の部分）。このＰＮ接合は、不要な接合容量を発生させて動作速度を低下させる原因となる。また、素子分離の領域にＰＮ接合が存在すると、ノイズの影響を受けやすくなり、素子の安定性が損なわれ易い。本実施形態の構成によれば、分離酸化膜１７が埋め込み酸化膜１１に達しているため、寄生の接合容量を最小限にすることができ、また、横型バイポーラトランジスタと他の素子とのアイソレーション特性を十分に優れたものとすることができる。
【００４２】
実施の形態３．
次に、図１０乃至図１２を参照して、本発明の実施の形態３について説明する。図１０は、本実施形態の横型バイポーラトランジスタの断面図を上方向から鳥瞰した図を示す。図１０に示す横型バイポーラトランジスタは、上述した実施の形態２の構成において、エミッタＮ＋拡散層１５Ａ〜１５Ｉ、コレクタＮ＋拡散層１６、およびベース引き出しＰ＋拡散層１４Ａ〜１４Ｅの表面にシリサイド膜１８Ａ〜１８Ｏを配置した構造を有している。シリサイド膜１８Ａ〜１８Ｏは、概ね、１０〜３０ｎｍ程度の膜厚を有し、３〜１０Ω/□程度のシート抵抗を有している。
【００４３】
図１１および図１２は、図１０に示す横型バイポーラトランジスタの製造方法を説明するための断面図である。本実施形態の製造方法は、ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅ、エミッタＮ＋拡散層１５Ａ〜１５Ｉ、およびコレクタＮ＋拡散層１６を形成する工程までは実施の形態２の場合と同様である。それらが形成された後、本実施形態の製造方法では、図１１に示すように、ＳＯＩ基板上に金属膜１９が堆積される。金属膜１９は、コバルトやチタンなど、シリコンとの反応性に富んだ材質で構成される。
【００４４】
金属膜１９が堆積された後、４００〜６００℃程度で熱処理が行われる。この熱処理により、金属膜１９とシリコンとが反応してシリサイド膜１８Ａ〜１８Ｏが形成される。この際、シリサイド膜は、酸化膜の上、つまり、分離酸化膜１３Ｂ〜１３Ｇおよび１７の上には形成されない（図１１参照）。
【００４５】
金属膜１９の未反応部分は、ウェットエッチング等により除去される。その結果、図１２に示すように、シリコン領域の表面のみが低抵抗化される。以後、実施の形態１の場合と同様の手法で、ＳＯＩ基板を覆う絶縁膜（図示略）や、ベースコンタクト８、エミッタコンタクト９、並びにコレクタコンタクト１０などが形成されることにより、図１０に示すような実施の形態３の横型バイポーラトランジスタが形成される。
【００４６】
上述した実施の形態１または２の構成によると、バイポーラ動作の起こる位置からコレクタコンタクト１０までの電流流路がＮ＋拡散層であった。これに対して、本実施形態の構成によれば、その電流流路の大部分が、Ｎ＋拡散層に比して著しく抵抗の小さなシリサイド膜１８Ａとなる。このため、本実施形態の構成によれば、寄生のコレクタ抵抗を十分に抑制して、横型バイポーラトランジスタの高速化を図ることができる。
【００４７】
実施の形態４．
次に、図１３乃至図１７を参照して、本発明の実施の形態４について説明する。図１３は、本実施形態の横型バイポーラトランジスタの断面図を上方向から鳥瞰した図を示す。図１３に示す横型バイポーラトランジスタは、上述した実施の形態２の構成において、真性ベースとなる領域の表面から分離酸化膜１３Ｂ〜１３Ｇを取り除いた構成を有している。つまり、本実施形態の横型バイポーラトランジスタは、真性ベースとなるＰ型ウェル拡散層１２Ｂ〜１２Ｆが、エミッタＮ＋拡散層１５Ａ〜１５ＩやコレクタＮ＋拡散層１６と同じ膜厚を有する点に特徴を有している。
【００４８】
図１４乃至図１７は、図１３に示す横型バイポーラトランジスタの製造方法を説明するための断面図である。この製造方法においては、先ず、図１４に示すように、シリコン基板１、埋め込み酸化膜１１、およびシリコン層（ＳＯＩ層）５０が積層された基板に、分離酸化膜１７が形成される。分離酸化膜１７は、実施の形態２の場合と同様の手法で形成される。但し、本実施形態では、実施の形態２の場合と異なり、真性ベースを形成するべき領域にトレンチエッチングの影響が及ばないように、分離酸化膜１７の形成処理が実行される。
【００４９】
次に、ＳＯＩ層５０に、ボロン等のＰ型不純物５１がイオン注入される。次いで、不純物を活性化させるための熱処理が実行される。その結果、図１５に示すように、Ｐ型ウェル１２が形成される。
【００５０】
ＳＯＩ基板上には、フォトレジストパターン５２が形成される。フォトレジストパターン５２は、ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅを形成するべき領域を除き、ＳＯＩ基板の全域が覆われるように形成される。その後、フォトレジストパターン５２をマスクとして、ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅを形成するべき領域に、ボロン等のＰ型不純物５３がイオン注入される。
【００５１】
フォトレジストパターン５２を除去した後、図１６に示すように、別のフォトレジストパターン５４が基板上に形成される。フォトレジストパターン５４は、エミッタＮ＋拡散層１５Ａ〜１５ＩおよびコレクタＮ＋拡散層１６を形成するべき領域を除き、ＳＯＩ基板の全域が覆われるように形成される。その後、フォトレジストパターン５４をマスクとして、ＳＯＩ基板に砒素等のＮ型不純物５５がイオン注入される。
【００５２】
注入された不純物を活性化させ、拡散させるための熱処理が実行される。その結果、図１７に示すように、ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅ、エミッタＮ＋拡散層１５Ａ〜１５Ｉ、およびコレクタＮ＋拡散層１６が形成される。また、その結果、Ｐウェル１２が分断され、Ｐ型ウェル拡散層１２Ｂ〜１２Ｆが形成される。
【００５３】
以後、実施の形態１の場合と同様の手法で、ＳＯＩ基板を覆う絶縁膜（図示略）や、ベースコンタクト８、エミッタコンタクト９、並びにコレクタコンタクト１０などが形成されることにより、図１３に示すような実施の形態４の横型バイポーラトランジスタが形成される。
【００５４】
本実施形態の横型バイポーラトランジスタは、真性ベースの領域に分離酸化膜を有していないため、その分、実施の形態１乃至３の場合に比して、真性ベース部分の断面積を増やし、トランジスタのベース抵抗を下げることができる。シリコン表面での準位の影響を受けやすくなるという不利も有してはいるが、本実施形態の構成によれば、ベース抵抗の低下に起因して、トランジスタの更なる高速化を図ることができる。
【００５５】
実施の形態５．
次に、図１８乃至図２１を参照して、本発明の実施の形態５について説明する。図１８は、本実施形態の横型バイポーラトランジスタの断面図を上方向から鳥瞰した図を示す。図１８に示す横型バイポーラトランジスタは、上述した実施の形態４の構成（図１３参照）において、エミッタＮ＋拡散層１５Ａ〜１５Ｉ、コレクタＮ＋拡散層１６、およびベース引き出しＰ＋拡散層１４Ａ〜１４Ｅの表面にシリサイド膜１８Ａ〜１８Ｏを配置した構造を有している。また、本実施形態においては、シリサイド膜１８Ａ〜１８Ｏによる各拡散層の短絡を防ぐために、ＳＯＩ基板上に酸化膜２０Ａ〜２０Ｆが設けられている。
【００５６】
図１９および図２１は、図１８に示す横型バイポーラトランジスタの製造方法を説明するための断面図である。本実施形態の製造方法は、ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅ、エミッタＮ＋拡散層１５Ａ〜１５Ｉ、およびコレクタＮ＋拡散層１６を形成する工程までは実施の形態４の場合と同様である（図１７参照）。それらが形成された後、本実施形態の製造方法では、図１９に示すように、ＳＯＩ基板上に酸化膜が堆積され、更にその上にフォトレジストパターン５８Ａ，５８Ｂが形成される。
【００５７】
フォトレジストパターン５８Ａ，５８Ｂは、真性ベースとなるべき領域、つまり、Ｐ型ウェル拡散層１２Ｂ〜１２Ｆより僅かに大きな領域を覆うように形成される。フォトレジストパターン５８Ａ，５８Ｂをマスクとして酸化膜がエッチングされることにより、ＳＯＩ基板上には、Ｐ型ウェル拡散層１２Ｂ〜１２Ｆより僅かに大きな領域を覆うように、酸化膜２０Ａ〜２０Ｆが形成される。
【００５８】
次に、ＳＯＩ基板上には、図２０に示すように、金属膜１９が堆積される。金属膜１９は、コバルトやチタンなど、シリコンとの反応性に富む材質で構成される。その後、４００〜６００℃程度の熱処理が施されることにより、金属膜１９とシリコンとが反応してシリサイド膜１８Ａ〜１８Ｏが形成される。この際、シリサイド膜は、酸化膜２０Ａ〜２０Ｆの上には形成されない。
【００５９】
金属膜１９の未反応部分は、ウェットエッチング等により除去される。その結果、図２１に示すように、シリコン領域の表面のみが低抵抗化される。以後、実施の形態１の場合と同様の手法で、ＳＯＩ基板を覆う絶縁膜（図示略）や、ベースコンタクト８、エミッタコンタクト９、並びにコレクタコンタクト１０などが形成されることにより、図１８に示すような実施の形態５の横型バイポーラトランジスタが形成される。
【００６０】
上述した実施の形態４（図１３参照）の構成では、バイポーラ動作の起こる位置からコレクタコンタクト１０までの電流流路がＮ＋拡散層であった。これに対して、本実施形態の構成によれば、その電流流路の大部分が、Ｎ＋拡散層に比して著しく抵抗の小さなシリサイド膜１８Ａとなる。このため、本実施形態の構成によれば、寄生のコレクタ抵抗を十分に抑制して、横型バイポーラトランジスタの高速化を図ることができる。
【００６１】
実施の形態６．
次に、図２２乃至図２７を参照して、本発明の実施の形態６について説明する。図２２は、本実施形態の横型バイポーラトランジスタの断面図を上方向から鳥瞰した図を示す。また、図２３は、本実施形態の横型バイポーラトランジスタの変形例の断面図を上方向から鳥瞰した図を示す。
【００６２】
図２２に示す構成は、上述した実施の形態１の場合と同様に、横型バイポーラトランジスタと他の素子とを分離するための領域に、Ｐ型ウェル拡散層１２Ａと分離酸化膜１３Ａの積層構造を有している。一方、図２３に示す構成は、その分離酸化膜１３Ｂの領域に、埋め込み酸化膜１１まで到達する分離酸化膜１７を有している。両者は、その分離の構成が異なる点を除き、同様の構成を有している。以下、便宜上、図２３に示す構成を両者の代表例として、以下の説明を行う。
【００６３】
図２３に示す横型バイポーラトランジスタは、実施の形態４の場合（図１３参照）と同様に、真性ベースとなる領域が、分離酸化膜を含むことなく、Ｐ型ウェル拡散層１２Ｂ，１２Ｃ等のみで構成されている。そして、本実施形態の構成は、それらのＰ型ウェル拡散層１２Ｂ，１２Ｃ等の上に、ＭＯＳトランジスタにおいて用いられるゲートが設けられている点に特徴を有している。
【００６４】
具体的には、図２３に示す構成において、真性ベースとなるＰ型ウェル拡散層１２Ｂ，１２Ｃ等の上には、ゲート酸化膜２１Ａ，２１Ｂ等、ゲート電極２２Ａ〜２２Ｅ等、およびサイドウォール酸化膜２３Ａ〜２３Ｆ等が配置されている。ゲート電極２２Ａ〜２２Ｅ等は、金属配線によって、エミッタＮ＋拡散層１５Ａ〜１５Ｉ等と接続されている。ここで、ゲート酸化膜膜２１Ａ，２１Ｂ等の膜厚は２〜２０ｎｍ程度であり、ゲート電極２２Ａ〜２２Ｅ等の膜厚は１００〜２００ｎｍ程度であり、また、ゲート電極２２Ａ〜２２Ｅ等における不純物濃度は１０１９〜１０２２ｃｍ−３程度である。
【００６５】
図２４乃至図２７は、図２３に示す横型バイポーラトランジスタの製造方法を説明するための断面図である。この製造方法においては、先ず、図２４に示すように、シリコン基板１、埋め込み酸化膜１１、およびシリコン層（ＳＯＩ層）５０が積層された基板に、分離酸化膜１７と、Ｐ型ウェル１２が形成される。分離酸化膜１７およびＰ型ウェル１２は、実施の形態４の場合（図１４参照）と同様の手法で形成される。
【００６６】
次に、ＭＯＳプロセスであるゲート酸化と、ポリシリコンの堆積とが順次行われる。その結果、図２４に示すように、ＳＯＩ基板上に、ゲート酸化膜２１と、ポリシリコン膜２２が形成される。真性ベースとなるべき領域を覆うようにフォトレジストパターン（図示略）を形成して、これをマスクとしてポリシリコン膜２２がパターニングされる。その結果、ゲート電極２２Ａ，２２Ｄ等が形成される。
【００６７】
フォトレジストパターンを除去した後、ＳＯＩ基板上に酸化膜が堆積され、異方性エッチングが施されることによりサイドウォール酸化膜２３Ａ，２３Ｄ等が形成される。この際、同時に、ゲート酸化膜２１が個々のゲート酸化膜２１Ａ，２１Ｂ等にパターニングされる。
【００６８】
次に、図２５に示すように、ＳＯＩ基板上にフォトレジストパターン５２が形成される。フォトレジストパターン５２は、ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅとなるべき領域を除き、ＳＯＩ基板を覆うように形成される。フォトレジストパターン５２をマスクとしてボロン等のＰ型不純物５３がＳＯＩ基板にイオン注入される。
【００６９】
フォトレジストパターン５２を除去した後、図２６に示すように、ＳＯＩ基板上には、別のフォトレジストパターン５４が形成される。フォトレジストパターン５４は、エミッタＮ＋拡散層１５Ａ〜１５ＩＢ、およびコレクタＮ＋拡散層１６を形成するべき領域に開口を有するように形成される。フォトレジストパターン５４をマスクとして、砒素等のＮ型不純物５５がＳＯＩ基板にイオン注入される。
【００７０】
注入された不純物を活性化させ、拡散させるための熱処理が実行される。その結果、図２７に示すように、ベース引き出しＰ＋拡散層１４Ａ，１４Ｄ等、エミッタＮ＋拡散層１５Ａ〜１５Ｈ等、およびコレクタＮ＋拡散層１６が形成される。また、その結果、Ｐウェル１２が分断され、Ｐ型ウェル拡散層１２Ｂ，１２Ｃ等が形成される。
【００７１】
以後、実施の形態１の場合と同様の手法で、ＳＯＩ基板を覆う絶縁膜（図示略）や、ベースコンタクト８、エミッタコンタクト９、並びにコレクタコンタクト１０などが形成されることにより、図２３に示すような実施の形態６の横型バイポーラトランジスタが形成される。
【００７２】
本実施形態の構成によれば、真性ベースが、分離酸化膜を含むことなくＰ型ウェル拡散層のみで構成される。このため、本実施形態の横型バイポーラトランジスタによっても、上述した実施の形態４の場合と同様の効果、つまり、トランジスタのベース抵抗を十分に小さくするという効果を得ることができる。また、本実施形態の構成によれば、微細化の進んだゲート電極２２Ａ〜２２Ｆのパターン幅で真性ベースの幅を決めることができる。このため、本実施形態の構成によれば、トランジスタのｈＦＥやｆＴを改善し得るという効果も達成することができる。更に、本実施形態の構成によれば、ゲート電極２２Ａ〜２２Ｆを、最低電位であるエミッタＮ＋拡散層１５Ａ〜１５Ｉに短絡することとしている。このような構成によれば、ゲート酸化膜２１Ａ，２１Ｂ等の下層におけるチャネルの発生を抑制することが可能である。
【００７３】
実施の形態７．
次に、図２８乃至図３１を参照して、本発明の実施の形態７について説明する。図２８は、本実施形態の横型バイポーラトランジスタの断面図を上方向から鳥瞰した図を示す。図２８に示す構成は、以下の点を除いて、図２３に示す構成、つまり、実施の形態６の構成と同様である。
【００７４】
すなわち、図２８に示す横型バイポーラトランジスタにおいては、ベース引き出しＰ＋拡散層（例えば１４Ａ）の側面上部に、Ｐ型拡散層（例えば２４Ａ）が形成されている。また、エミッタＮ＋拡散層（例えば１５Ａ）の側面上部には、Ｎ型拡散層（例えば２５Ａ）が形成されている。更に、コレクタＮ＋拡散層１６の側面上部には、Ｎ型拡散層２６が形成されている。Ｎ型拡散層２５Ａ，２６等の不純物濃度、およびＰ型拡散層２４Ａ等の不純物濃度は、何れも１０１８〜１０２０ｃｍ−３程度である。
【００７５】
図２９乃至図３１は、図２８に示す横型バイポーラトランジスタの製造方法を説明するための断面図である。この製造方法においては、先ず、図２９に示すように、シリコン基板１、埋め込み酸化膜１１、およびシリコン層（ＳＯＩ層）５０が積層された基板に、分離酸化膜１７と、Ｐ型ウェル１２が形成される。また、ＳＯＩ基板上には、ゲート酸化膜２１が形成されると共に、ポリシリコン膜のパターニングによるゲート電極２２Ａ，２２Ｄ等が形成される。これらの処理は、実施の形態６の場合（図２４および図２５参照）と同様であるため、ここでは、これ以上の説明は省略する。
【００７６】
上記の処理に次いで、ＳＯＩ基板上には、フォトレジストパターン５９が形成される。フォトレジストパターン５９は、ベース引き出しＰ＋拡散層（例えば１４Ａ）を形成するべき領域に開口を有するようにパターニングされる。フォトレジストパターン５９をマスクとして、ボロン等のＰ型不純物６０がＳＯＩ基板にイオン注入される。
【００７７】
フォトレジストパターン５９を除去した後、ＳＯＩ基板上には、図３０に示すように、別のフォトレジストパターン６１が形成される。フォトレジストパターン６１は、エミッタＮ＋拡散層（例えば１５Ａ，１５Ｂ）、およびコレクタＮ＋拡散層１６を形成するべき領域に、開口を有するようにパターニングされる。これをマスクとして、砒素等のＮ型不純物６２がＳＯＩ基板にイオン注入される。上記の各工程において実行されるイオン注入は、微細ＭＯＳプロセスでは、エクステンション層の形成に標準的に用いられているものである。
【００７８】
その後、上述した実施の形態６の場合と同様の手順で、サイドウォール酸化膜（例えば２３Ａ，２３Ｄ）の形成や、ゲート酸化膜（例えば２１Ａ，２１Ｂ）のパターニングが行われる。これらの処理が終わった段階で、ＳＯＩ基板は、ベース引き出しＰ＋拡散層１４Ａ等、エミッタＮ＋拡散層１５Ａ等、およびコレクタＮ＋拡散層１６を形成するべき領域において、シリコンが露出した状態となる。
【００７９】
次に、シリコンが露出した領域に、Ｐ型不純物、およびＮ型不純物を適宜注入する。具体的には、ベース引き出しＰ＋拡散層１４Ａ等となるべき領域にはＰ型不純物を、また、エミッタＮ＋拡散層１５Ａ等或いはコレクタＮ＋拡散層１６となるべき領域にはＮ型不純物を、それぞれ注入する。
【００８０】
注入された不純物を活性化させ、拡散させるための熱処理が実行される。その結果、図３１に示すように、ベース引き出しＰ＋拡散層１４Ａ，１４Ｄ等、エミッタＮ＋拡散層１５Ａ〜１５Ｈ等、およびコレクタＮ＋拡散層１６が形成される。更に、本実施形態においては、上記の熱処理により、Ｐ型拡散層２４Ａ，２４Ｂ等、並びにＮ型拡散層２５Ａ〜２５Ｄ，２６が形成される。この際、Ｐウェル１２が各拡散層により分断され、Ｐ型ウェル拡散層１２Ｂ，１２Ｃ等が形成される。
【００８１】
以後、実施の形態１の場合と同様の手法で、ＳＯＩ基板を覆う絶縁膜（図示略）や、ベースコンタクト８、エミッタコンタクト９、並びにコレクタコンタクト１０などが形成されることにより、図２８に示すような実施の形態７の横型バイポーラトランジスタが形成される。
【００８２】
本実施形態の構成によれば、真性ベースは、エミッタＮ＋拡散層（例えば１５Ａ）の側面上部に接するＮ型拡散層（例えば２５Ａ）と、コレクタＮ＋拡散層１６の側面上部に接するＮ型拡散層２６との間に形成される。つまり、本実施形態の構成によれば、Ｎ型拡散層１５Ａおよび１６の幅の分だけ、真性ベースの幅を実施の形態６の場合に比して狭くすることができる。このため、本実施形態の構成によれば、実施の形態６の場合に比して、トランジスタのｈＦＥやｆＴを更に改善することが可能である。
【００８３】
実施の形態８．
次に、図３２および図３３を参照して、本発明の実施の形態８について説明する。図３２は、本実施形態の横型バイポーラトランジスタの断面図を上方向から鳥瞰した図を示す。図３２に示す構成は、シリサイド膜１８Ａ〜１８Ｏおよび２７Ａ〜２７Ｆを備えている。シリサイド膜１８Ａ〜１８Ｏは、エミッタＮ＋拡散層１５Ａ〜１５Ｉ、コレクタＮ＋拡散層１６、およびベース引き出しＰ＋拡散層１４Ａ〜１４Ｅの表面に形成されている。一方、シリサイド膜２７Ａ〜２７Ｆは、ゲート電極２２Ａ〜２２Ｆの表面に形成されている。本実施形態の構成は、それらのシリサイド膜１８Ａ〜１８Ｏ，２７Ａ〜２７Ｆを備えている点を除いて、図２８に示す構成、つまり、実施の形態７の構成と同様である。
【００８４】
図３３は、図３２に示す横型バイポーラトランジスタの製造方法を説明するための断面図である。図３２に示す横型バイポーラトランジスタを製造するにあたっては、先ず、上述した実施の形態７の場合と同様のプロセスにより、図３１に示す構造を製造する。次に、ＳＯＩ基板の全面に、コバルトやチタン等、シリコンとの反応性に富む金属が堆積される。その後、４００〜６００℃程度の熱処理が施される。
【００８５】
図３１に示す構造においては、ベース引き出しＰ＋拡散層１４Ａ〜１４Ｅ、エミッタＮ＋拡散層１５Ａ〜１５Ｉ、コレクタＮ＋拡散層１６、並びにゲート電極２２Ａ〜２２Ｆの表面にのみシリコンが露出している。このため、上記の処理によれば、それらシリコンが露出した領域の上のみに、自己整合的にシリサイド膜１８Ａ〜１８Ｏ，２７Ａ〜２７Ｆを形成することができ、図３３に示す構成を実現することができる。
【００８６】
以後、実施の形態１の場合と同様の手法で、ＳＯＩ基板を覆う絶縁膜（図示略）や、ベースコンタクト８、エミッタコンタクト９、並びにコレクタコンタクト１０などが形成されることにより、図３２に示すような実施の形態８の横型バイポーラトランジスタが形成される。
【００８７】
上述した実施の形態７（図２８参照）の構成では、バイポーラ動作の起こる位置からコレクタコンタクト１０までの電流流路がＮ＋拡散層であった。これに対して、本実施形態の構成によれば、その電流流路の大部分が、Ｎ＋拡散層に比して著しく抵抗の小さなシリサイド膜１８Ａとなる。このため、本実施形態の構成によれば、寄生のコレクタ抵抗を十分に抑制して、横型バイポーラトランジスタの高速化を図ることができる。また、本実施形態の構成によれば、シリサイド膜２７Ａ〜２７Ｆの作用によりゲート電極２２Ａ〜２２Ｆの表面抵抗の低減が図られるため、ゲート電極２２Ａ〜２２Ｆの電位的な浮き上がりを抑制し得るという効果をも達成することができる。
【図面の簡単な説明】
【００８８】
【図１】本発明の実施の形態１の構成を説明するための図である。
【図２】図１に示す横型バイポーラトランジスタの製造方法を説明するための図（その１）である。
【図３】図１に示す横型バイポーラトランジスタの製造方法を説明するための図（その２）である。
【図４】図１に示す横型バイポーラトランジスタの製造方法を説明するための図（その３）である。
【図５】図１に示す横型バイポーラトランジスタの製造方法を説明するための図（その４）である。
【図６】図１に示す横型バイポーラトランジスタの製造方法を説明するための図（その５）である。
【図７】本発明の実施の形態２の構成を説明するための図である。
【図８】図７に示す横型バイポーラトランジスタの製造方法を説明するための図（その１）である。
【図９】図７に示す横型バイポーラトランジスタの製造方法を説明するための図（その２）である。
【図１０】本発明の実施の形態３の構成を説明するための図である。
【図１１】図１０に示す横型バイポーラトランジスタの製造方法を説明するための図（その１）である。
【図１２】図１０に示す横型バイポーラトランジスタの製造方法を説明するための図（その２）である。
【図１３】本発明の実施の形態４の構成を説明するための図である。
【図１４】図１３に示す横型バイポーラトランジスタの製造方法を説明するための図（その１）である。
【図１５】図１３に示す横型バイポーラトランジスタの製造方法を説明するための図（その２）である。
【図１６】図１３に示す横型バイポーラトランジスタの製造方法を説明するための図（その３）である。
【図１７】図１３に示す横型バイポーラトランジスタの製造方法を説明するための図（その４）である。
【図１８】本発明の実施の形態５の構成を説明するための図である。
【図１９】図１８に示す横型バイポーラトランジスタの製造方法を説明するための図（その１）である。
【図２０】図１８に示す横型バイポーラトランジスタの製造方法を説明するための図（その２）である。
【図２１】図１８に示す横型バイポーラトランジスタの製造方法を説明するための図（その３）である。
【図２２】本発明の実施の形態６の構成を説明するための図（その１）である。
【図２３】本発明の実施の形態６の構成を説明するための図（その２）である。
【図２４】図２３に示す横型バイポーラトランジスタの製造方法を説明するための図（その１）である。
【図２５】図２３に示す横型バイポーラトランジスタの製造方法を説明するための図（その２）である。
【図２６】図２３に示す横型バイポーラトランジスタの製造方法を説明するための図（その３）である。
【図２７】図２３に示す横型バイポーラトランジスタの製造方法を説明するための図（その４）である。
【図２８】本発明の実施の形態７の構成を説明するための図である。
【図２９】図２８に示す横型バイポーラトランジスタの製造方法を説明するための図（その１）である。
【図３０】図２８に示す横型バイポーラトランジスタの製造方法を説明するための図（その２）である。
【図３１】図２８に示す横型バイポーラトランジスタの製造方法を説明するための図（その３）である。
【図３２】本発明の実施の形態８の構成を説明するための図である。
【図３３】図３２に示す横型バイポーラトランジスタの製造方法を説明するための図である。
【図３４】従来の横型バイポーラトランジスタの構成を説明するための図である。
【符号の説明】
【００８９】
１  シリコン基板
１１  埋め込み酸化膜
５０  ＳＯＩ層
１２  Ｐウェル
１３Ａ〜１３Ｇ，１７  分離酸化膜
１２Ａ〜１２Ｃ  Ｐ型ウェル拡散層
１４Ａ〜１４Ｅ  ベース引き出しＰ＋拡散層
１５Ａ〜１５Ｉ  エミッタＮ＋拡散層
１６  コレクタＮ＋拡散層
１８Ａ〜１８Ｏ；２７Ａ〜２７Ｏ  シリサイド膜
２０Ａ〜２０Ｆ  酸化膜
２１Ａ，２１Ｂ  ゲート酸化膜
２２Ａ〜２２Ｆ  ゲート電極
２４Ａ，２４Ｂ  Ｐ型拡散層
２５Ａ〜２５Ｄ，２６  Ｎ型拡散層
【図１】
2006173336.tif 000003
【図２】
2006173336.tif 000004
【図３】
2006173336.tif 000005
【図４】
2006173336.tif 000006
【図５】
2006173336.tif 000007
【図６】
2006173336.tif 000008
【図７】
2006173336.tif 000009
【図８】
2006173336.tif 000010
【図９】
2006173336.tif 000011
【図１０】
2006173336.tif 000012
【図１１】
2006173336.tif 000013
【図１２】
2006173336.tif 000014
【図１３】
2006173336.tif 000015
【図１４】
2006173336.tif 000016
【図１５】
2006173336.tif 000017
【図１６】
2006173336.tif 000018
【図１７】
2006173336.tif 000019
【図１８】
2006173336.tif 000020
【図１９】
2006173336.tif 000021
【図２０】
2006173336.tif 000022
【図２１】
2006173336.tif 000023
【図２２】
2006173336.tif 000024
【図２３】
2006173336.tif 000025
【図２４】
2006173336.tif 000026
【図２５】
2006173336.tif 000027
【図２６】
2006173336.tif 000028
【図２７】
2006173336.tif 000029
【図２８】
2006173336.tif 000030
【図２９】
2006173336.tif 000031
【図３０】
2006173336.tif 000032
【図３１】
2006173336.tif 000033
【図３２】
2006173336.tif 000034
【図３３】
2006173336.tif 000035
【図３４】
2006173336.tif 000036