(57)【要約】【課題】ＳｉＧｅ層を有する歪みシリコンウェーハにおいて、ＳｉＧｅ層上に形成される歪みＳｉ層における貫通転位密度の一層の低減化を図ることができる歪みシリコンウェーハの製造方法を提供する。【解決手段】単結晶シリコン基板上にＧｅ濃度を上げながら組成傾斜ＳｉＧｅ層（Ｓｉ１−ｘＧｅｘ層のＧｅ濃度比ｘが０＜x≦0.5）を厚さ０．１〜３μｍにエピタキシャル形成し、その上に厚さ０．１〜１μｍのＧｅ組成比が一定である歪み緩和Ｓｉ１−ｘＧｅｘ層を形成し、更に、厚さ５〜３０ｎｍの第１歪みＳｉ層を形成し、その上に第２歪みＳｉ層として、第１歪みＳｉ層の成膜温度より低い温度で厚さ１０ｎｍ以下の歪みＳｉ層をエピタキシャル成長させる。【選択図】図１
2006173323.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコン基板上に、
Ｇｅ濃度を順次上げた組成傾斜Ｓｉ1-xＧｅx層（０＜ｘ≦0.5）を厚さ0.1〜３μｍにエピタキシャル成長させる工程と、
前記組成傾斜Ｓｉ1-xＧｅx層の上に所定のＧｅ濃度の歪み緩和Ｓｉ1-xＧｅx層（0.1≦ｘ≦0.5）を厚さ0.1〜１μｍにエピタキシャル成長させる工程と、
前記歪み緩和Ｓｉ1-xＧｅx層の上に第１の歪みＳｉ層を厚さ５〜30ｎｍにエピタキシャル成長させる工程と、
前記第１の歪みＳｉ層の上に第２の歪みＳｉ層を厚さ10ｎｍ以下に前記第１の歪みＳｉ層のエピタキシャル成長温度よりも低温でエピタキシャル成長させる工程と、
を備えたことを特徴とする歪みシリコンウェーハの製造方法。
【請求項２】
前記第１の歪みＳｉ層の成長温度を８００〜９００℃とし、前記第２の歪みＳｉ層の成長温度を６００〜７５０℃とすることを特徴とする請求項１に記載の歪みシリコンウェーハの製造方法。
【請求項３】
前記組成傾斜エピタキシャル層と歪み緩和エピタキシャル層の組成が、Ｓｉ１−ｘＣｘ（１＞ｘ＞0.1）、または、Ｓｉ１−ｘＮｘ（１＞x≧0.1）であることを特徴とする請求項１に記載の歪みシリコンウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶シリコン基板上にＳｉＧｅ層および歪みＳｉ層をエピタキシャル成長させる方法において、歪みＳｉ層の貫通転位密度を低減した歪みシリコンウェーハの製造方法に関する。
【背景技術】
【０００２】
近年、単結晶シリコン基板上にＳｉＧｅ層をエピタキシャル成長させ、該ＳｉＧｅ層の上に歪みＳｉ層をエピタキシャル成長させた歪みシリコンウェーハが提案されている。
【０００３】
上記歪みＳｉ層には、Ｓｉに比べて格子定数が大きいＳｉＧｅ層によって、引っ張り歪みが生じており、この歪みにより、Ｓｉのバンド構造が変化し、縮退が解けてキャリア移動度が高まる。
【０００４】
したがって、この歪みＳｉ層をチャネル領域として用いることによって、通常のバルクシリコンを用いた半導体基板の場合と比べて、１．５倍以上のキャリア移動の高速化が可能となる。
【０００５】
このため、歪みシリコンウェーハは、高速ＭＯＳＦＥＴ、ＭＯＤＦＥＴ、ＨＥＭＴ等に好適なシリコンウェーハとして注目されている。
【０００６】
上記のような歪みシリコンウェーハにおいて、良質な歪みＳｉ層を得るためには、その下地として、シリコン基板上に良質なＳｉＧｅ層、すなわち、貫通転位密度が低く、歪みが緩和され、平滑な表面を有するＳｉＧｅ層をエピタキシャル成長させることが必要である。
【０００７】
しかしながら、ＳｉとＳｉＧｅの格子定数の違いから、シリコン基板上へのＳｉＧｅ層のエピタキシャル成長の際、ミスフィット転位が発生する。そして、ミスフィット転位に起因する貫通転位が高密度で表面まで達し、ＳｉＧｅ層上に形成される歪みＳｉ層にまで転位が高密度のまま伝播するという問題が生じていた。
【０００８】
歪みＳｉ層における転位は、そこに形成されたデバイス素子において、接合リーク電流が増大する原因となる。さらに、貫通転位と残留歪みエネルギーにより、歪みＳｉ層表面にクロスハッチ模様と呼ばれる凹凸が発生するという問題も生ずる。
【０００９】
このようにデバイスの活性領域となる歪みＳｉ層に誘起される転位と表面の肌荒れは、デバイスの良・不良に直接係わるので、原因である貫通転位密度を低減させるため様々な提案がなされてきた。
【００１０】
例えば、単結晶シリコン基板上に、Ｇｅ成分が約２５％／μｍ以下の濃度勾配で増加させたＳｉＧｅ階層化層（組成傾斜ＳｉＧｅ層）をエピタキシャル成長させ、さらに、Ｇｅ組成比が一定である歪み緩和ＳｉＧｅ層をエピタキシャル成長させた後、前記歪み緩和ＳｉＧｅ層の上に、歪みＳｉ層をエピタキシャル成長させる歪みシリコンウェーハの製造方法が開示されている（例えば、特許文献１参照。）。しかし、この方法で貫通転位の密度を改善しても高々１０５／ｃｍ２オーダーでありデバイスプロセスでの製造歩留りは、やはり危惧される。
【００１１】
また、シリコン基板上に、Ｇｅ組成比を漸次増加させたＳｉＧｅ層のステップ組成傾斜層の上に、Ｇｅ組成比が一定であるＳｉＧｅ緩和層、さらに、その上に歪みＳｉ層を備えた歪みシリコンウェーハにおいて、ステップ数を増加させることにより、貫通転位密度を低減させることが提案されている（例えば、特許文献２参照。）。しかし、この方法においても歪みＳｉ層の貫通転位密度を１×１０５／ｃｍ２未満にまで低減することは難しい。
【特許文献１】特許第２７９２７８５号公報
【特許文献２】特開２００２−１１８２５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のように、様々な方法により、歪みシリコンウェーハにおける貫通転位密度の低減化を図ることが試みられている。
【００１３】
しかしながら、従来技術のように高い貫通転位密度のままでは、デバイスプロセスにおける歩留りに大きな影響を及ぼすことになる。
【００１４】
本発明は、上記技術的課題を解決するためになされたものであり、ＳｉＧｅ層を有する歪みシリコンウェーハにおいて、ＳｉＧｅ層上に形成される歪みＳｉ層における貫通転位密度のより一層の低減化を図ることができる歪みシリコンウェーハの製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明に係る歪みシリコンウェーハの製造方法は、単結晶シリコン基板上に、Ｇｅ濃度を順次上げた組成傾斜Ｓｉ1-xＧｅx層（０＜ｘ≦0.5）を厚さ0.1〜３μｍにエピタキシャル成長させる工程と、前記組成傾斜Ｓｉ1-xＧｅx層の上に所定のＧｅ濃度の歪み緩和Ｓｉ1-xＧｅx層（0.1≦ｘ≦0.5）を厚さ0.1〜１μｍにエピタキシャル成長させる工程と、前記歪み緩和Ｓｉ1-xＧｅx層の上に第１の歪みＳｉ層を厚さ５〜30ｎｍにエピタキシャル成長させる工程と、前記第１の歪みＳｉ層の上に第２の歪みＳｉ層を厚さ10ｎｍ以下に前記第１の歪みＳｉ層のエピタキシャル成長温度よりも低温でエピタキシャル成長させる工程と、を備えたことを特徴とする歪みシリコンウェーハの製造方法を提供する。
【００１６】
なお、前記第１の歪みＳｉ層の成長温度を８００〜９００℃とし、第２の歪みＳｉ層の成長温度を６００〜７５０℃とすることが好ましい。
【発明の効果】
【００１７】
上述したとおり、本発明によれば、歪みシリコンウェーハにおける貫通転位密度を大幅に低減でき、更に、積層欠陥等の欠陥密度を従来よりもはるかに低減することができる。したがって、本発明に係る歪みシリコンウェーハは、上記のような高品質の歪みＳｉ層を有しているため、デバイスプロセスにおける自由度が向上し、かつキャリア移動度の高速化が図られ、次世代以降のＬＳＩや個別半導体デバイス等に好適に利用することができる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明の実施の形態に係る歪みシリコンウェーハの製造方法による歪みシリコンウェーハの概略断面図である。本発明にかかる製造方法において用いられる単結晶シリコン基板としては、例えば窒素とボロンをドープし、チョクラルスキー法（ＣＺ法）で引き上げた単結晶インゴットを切り出し、スライスした基板が好適に用いられる。もちろん、ＣＺ基板以外の基板、例えば、ＦＺ基板等も用いることができる。この単結晶シリコン基板は、表面を鏡面研磨しておくことが好ましい。
【００１９】
この単結晶シリコン基板上に、Ｓｉ１−ｘＧｅｘ層を形成する。このＳｉ１−ｘＧｅｘ層は、Ｇｅ濃度を所定の値とした一定組成層でも可能であるが、転位密度のより一層の低減化を図るためには、単結晶シリコン基板から外層に向かいＧｅ濃度ｘが次第に増加するような組成傾斜層であることが好ましい。
【００２０】
また、組成傾斜Ｓｉ１−ｘＧｅｘ層におけるＧｅ濃度xは０＜x≦0.5であることが好ましく、Ｇｅ濃度が２０％／μｍ未満の傾斜で増加するように形成することが好ましい。Ｇｅ濃度が２０％／μｍを超える場合は、濃度傾斜が急激すぎるため、エピタキシャル成長時に転位や欠陥を生じ易いからである。
【００２１】
更に、組成傾斜ＳｉＧｅ層の厚さが０．１μｍ未満の場合は歪みが不十分となり、一方、３μｍを超えても望ましい歪み量はあまり変わらないことから、組成傾斜ＳｉＧｅ層の
厚さは０．１〜３μｍであることが好ましい。
【００２２】
上記Ｓｉ１−ｘＧｅｘ層を、組成傾斜層とする場合、このＳｉ１−ｘＧｅｘ層により生じた歪みを緩和するため、Ｇｅ濃度を最も高くした最上層の膜厚を厚く形成するのが好ましい。
【００２３】
すなわち、歪み緩和層として、組成傾斜Ｓｉ１−ｘＧｅｘ層の上に、組成傾斜層の最上層において到達したＧｅ濃度と同じＧｅ濃度を有するＧｅ組成比が一定の歪み緩和Ｓｉ１−ｘＧｅｘ層をエピタキシャル成長させて形成する。
【００２４】
この歪み緩和Ｓｉ１−ｘＧｅｘ層は組成傾斜層より生じた歪みを充分に緩和させる観点から、厚さを０．１〜１μｍで形成することが好ましい。
【００２５】
次に、この歪み緩和Ｓｉ１−ｘＧｅｘ層の上に、厚さ５〜３０ｎｍの第１の歪みＳｉ層をエピタキシャル成長させて形成する。尚、この時の成長温度としては、例えば８００〜９００℃の比較的高温が好ましい。
【００２６】
次いで、第１の歪みＳｉ層の上に、厚さ１０ｎｍ以下の第２の歪みＳｉ層をエピタキシャル成長させる。第２の歪みＳｉ層の成膜温度は、第１の歪みＳｉ層の成膜温度より低い温度とし、好ましくは６００〜７５０℃とする。このことにより、第２の歪みＳｉ層に擬似格子整合（Ｐｓｅｕｄｏｍｏｒｐｈｉｃ）成長が維持され、貫通転位密度を１×１０３／ｃｍ２以下まで低減できる。
【００２７】
なお、Ｓｉ１−ｘＧｅｘ層およびＳｉ層のエピタキシャル成長方法としては、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等により行うことができる。
【００２８】
成長条件は、成長させるＳｉＧｅ層のＳｉとＧｅの組成比や、膜厚、用いる成長方法、装置等により異なり、適宜設定されるが、例えば、キャリアガス：Ｈ２、原料ガス：ＳｉＨ４、ＧｅＨ４、チャンバ圧：１０００〜１００００Ｐaの下で行われ、成長温度は、Ｓｉ１−ｘＧｅｘ層の形成の場合には、高いほど、転位密度の低減化に有効であり、好ましくは、８００〜１１００℃である。
【００２９】
なお、ＳｉＧｅ層の表面は、例えばＨ２気流中８５０〜１２００℃、圧力１０００〜１０００００Ｐa程度での高温水素熱処理等により、平滑化しておくことが好ましい。
【００３０】
これにより、その上に形成される歪みＳｉ層の表面が平滑になり、かつ、転位の発生も抑制される。
【００３１】
また、歪みＳｉ層は、上記のようにして形成されたＳｉ１−ｘＧｅｘ層上に、例えばＣＶＤ法等による単結晶Ｓｉ層をエピタキシャル成長によって積層される。
【００３２】
上記ＣＶＤ法による歪みＳｉ層の形成は、例えばキャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２またはＳｉＨ４、チャンバ圧：１０００〜１０００００Ｐa、温度：６００〜１０００℃の条件下で行われる。
【００３３】
一方、前記組成傾斜エピタキシャル層と歪み緩和エピタキシャル層の組成が、Ｓｉ１−ｘＣｘ（１＞ｘ＞0.1）、または、Ｓｉ１−ｘＮｘ（１＞x≧0.1）でもＳｉＧｅ層と同様な効果がある。
【００３４】
具体的には、Ｃのソースガスとしてハイドロカーボン系ガス、Ｎのソースとして窒素あるいはＮＨ３を、キャリアガスとして水素を用いた。
【００３５】
上記のような貫通転位密度の低い歪みＳｉ層が形成された歪みシリコンウェーハは、該歪みＳｉ層において、キャリア移動の高速化が図られ、高速デバイスを形成する上で好適な基板として用いることができる。
【実施例】
【００３６】
以下に本発明の実施例を挙げて説明するが、本発明は実施例の記載によって何ら限定されるものではない。
【００３７】
（実施例と比較例）
歪みシリコンウェーハを形成するに際し、チョクラルスキー法で引き上げた単結晶インゴットをスライスして作製したＰ型、抵抗率０．１〜１．０Ω／cm、面方位（１００）の鏡面研磨シリコンウェーハを供した。ウェーハの初期酸素濃度は１５×１０１７ａｔｏｍｓ／ｃｍ３以下であった。まずウェーハ鏡面に、前述したＣＶＤ法によりＧｅ濃度を外層に向かって増加させながら最外表面での組成がＳｉ７０Ｇｅ３０となる組成傾斜ＳｉＧｅ層をエピタキシャル生成し、厚さ２μmまで成長させた。その上に厚さ１μmのＧｅ組成比が一定である歪み緩和Ｓｉ７０Ｇｅ３０層を９００℃でエピタキシャル生成した。その上に、第１歪みＳｉ層を８００℃でエピタキシャル生成し、厚さ２０ｎｍの層を形成した。さらに、この第１歪みＳｉ層の上に、第２歪みＳｉ層を種々のエピタキシャル成長温度で厚さ１０ｎｍに形成した。
【００３８】
図２に第２歪みＳｉ層の生成温度を５００〜９００℃で変化させたエピタキシャル成膜温度と貫通転位密度の関係結果を示す。図２から明らかなように、第２歪みＳｉ層のエピタキシャル成長温度を６００〜７５０℃に設定することにより、貫通転位密度が１０３／ｃｍ２以下になった。なお、５５０℃以下の低温エピタキシャル成長温度だと貫通転位密度が増加することがわかった。
【００３９】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態に係る歪みシリコンウェーハの製造方法による歪みシリコンウェーハの概略断面図である。
【図２】貫通転位密度と第２の歪みＳｉ層のエピタキシャル成長温度の関係を示す線図である。
【符号の説明】
【００４１】
１・・・単結晶シリコン基板、２・・・組成傾斜ＳｉＧｅ層、３・・・緩和ＳｉＧｅ層、
４・・・第１の歪みＳｉ層、５・・・第２の歪みＳｉ層。
【図１】
2006173323.tif 000003
【図２】
2006173323.tif 000004