(57)【要約】【課題】  高画素の信号を高速で処理する撮像装置を提供する。【解決手段】  撮像装置１０は、画像信号生成ユニット１１、タイミングジェネレータ１２、サンプルホールド回路５０、及び第１、第２出力部１３、１４を有する。画像信号生成ユニット１１に、第１出力部１３及び第２出力部１４を並列に並べて接続する。画像信号生成ユニット１１と第２出力部１４との間にサンプルホールド回路５０を設ける。画像信号生成ユニット１１は、被写体像に相当する被写体画像信号と黒色に相当する黒色画像信号を出力する。タイミングジェネレータ１２から出力される第１サンプルホールド信号によりサンプルホールド回路５０は、黒色画素信号をサンプルホールドする。第１出力部１３は、被写体画像信号と黒色画像信号を出力する。第２出力部１４は、サンプルホールド回路５０に保持された黒色画像信号を出力する。【選択図】        図１
2006203308.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた電荷を発生させる第１光電変換手段と、
前記第１光電変換手段と同一の特性を有し、受光面が遮光される第２光電変換手段と、
前記第１光電変換手段、及び／または第２光電変換手段において発生した電荷を受取り、受取った前記電荷に応じた第１信号を生成する第１信号生成手段と、
前記第１信号生成手段に受取られた電荷をリセットし、リセットされた状態におけるリセット信号を出力させる第１リセット手段と、
前記第１信号と前記リセット信号とに基づいて生成される画像信号をサンプルホールドする第１サンプリング手段と、
前記第２光電変換手段において発生した電荷に基づいて生成される前記画像信号である黒色画像信号を前記第１サンプリング手段から取得して、サンプルホールドする第２サンプリング手段と、
前記画像信号を出力するための第１出力手段と、
前記第１出力手段と同一の特性を有し、第２サンプリング手段にサンプルホールドされた前記黒色画像信号を出力するための第２出力手段とを備える
ことを特徴とする撮像装置。
【請求項２】
前記第１サンプリング手段から前記第２サンプリング手段に取得される期間中の黒色画像信号の平均値が、前記第２サンプリング手段にサンプルホールドされ、前記第２出力手段から出力されることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１、第２光電変換手段、前記第１信号生成手段、前記第１リセット手段、及び前記第１、第２サンプリング手段が単一のチップに集積されることを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記第１リセット手段によりリセットされるときに、前記第１信号生成手段の出力端の電位が入力端の電位である基準入力電位に応じて前記リセット信号に相当するリセット電位に変わり、
前記第１信号生成手段と同一の特性を有し、出力端が前記第２サンプリング手段の一端に接続される第２信号生成手段と、
前記第１リセット手段と同一の特性を有し、前記第２信号生成手段の入力端の電位を前記基準入力電位にセットする第２リセット手段とを備える
ことを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記第１サンプリング手段が、
前記第１サンプリング手段の入力端に接続されるリセット信号保持手段と、
前記リセット信号保持手段の出力端と、前記第２信号生成手段の出力端との導通のＯＮ／ＯＦＦを切替える第１スイッチと、
前記リセット信号保持手段の出力端と、前記第１サンプリング手段の出力端との導通のＯＮ／ＯＦＦを切替える第２スイッチと、
前記第１サンプリング手段の出力端と前記第２スイッチとの間に設けられ、前記画像信号を保持するための画像信号保持手段とを備える
ことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記第１、第２光電変換手段、前記第１、第２信号生成手段、前記第１、第２リセット手段、及び前記第１、第２サンプリング手段が単一のチップに集積されることを特徴とする請求項４に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換により得られた画像信号を、利得を制御してからデジタル信号に変換する撮像装置に関する。
【背景技術】
【０００２】
近年撮像素子の高画素化が進む一方、フレームレートを確保するため撮像素子の読出しレートの高速化が進んでいる。また、撮像素子からの画像信号を画像圧縮しながら大容量のメモリへの格納や液晶モニタへの映像出力など、多機能化しつつ小型化も進んでいる。さらには、電源投入から撮影開始までの時間を短くし使い勝手の向上も求められている。このように、撮像装置では処理速度の高速化と小型化が進んでおり、撮像素子で得られるアナログ信号をデジタルデータに変換する過程で混入するノイズを低減することが求められている。
【０００３】
これに対し、撮像素子を有する撮像装置から、基準信号をクランプさせた画像信号と、基準信号とをそれぞれ同一の特性を有する第１、第２ドライバにより信号処理部側に出力させ、信号処理部側で減算処理を行う撮像装置が提案されている（特許文献１）。
【０００４】
特許文献１の撮像装置は、増幅回路等の信号処理回路を撮像素子と離れた信号処理部側に設け、撮像素子及び撮像素子基板の小型化を実現するものであり、基準信号にクランプさせた画像信号と基準信号とをそれぞれ第１、第２ドライバから出力させ、信号処理部側で減算することにより伝送中の画像信号に混入するノイズの低減が図られている。
【０００５】
しかし、撮像素子からの画像信号を基準信号にクランプさせるためにクランプ回路を用いるため、クランプ回路において発生するノイズが画像信号に混入されることが問題であった。また、クランプ回路が安定するまでに要する過渡応答時間に関しては考慮されていなかった。
【特許文献１】特開２００１−８６４１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明では、従来の問題点に鑑み、高画素の信号を高速で処理する撮像装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明の撮像装置は、受光量に応じた電荷を発生させる第１光電変換手段と、第１光電変換手段と同一の特性を有し受光面が遮光される第２光電変換手段と、第１光電変換手段及び／或いは第２光電変換手段において発生した電荷を受取り受取った電荷に応じた第１信号を生成する第１信号生成手段と、第１信号生成手段に受取られた電荷をリセットしリセットされた状態におけるリセット信号を出力させる第１リセット手段と、第１信号とリセット信号とに基づいて生成される画像信号をサンプルホールドする第１サンプリング手段と、第２光電変換手段において発生した電荷に基づいて生成される画像信号である黒色画像信号を第１サンプリング手段から取得してサンプルホールドする第２サンプリング手段と、画像信号を出力するための第１出力手段と、第１出力手段と同一の特性を有し第２サンプリング手段にサンプルホールドされた黒色画像信号を出力するための第２出力手段とを備えることを特徴としている。
【０００８】
なお、第１サンプリング手段から第２サンプリング手段に取得される期間中の黒色画像信号の平均値が、第２サンプリング手段にサンプルホールドされ、第２出力手段から出力されることが好ましい。
【０００９】
また、第１リセット手段によりリセットされるときに第１信号生成手段の出力端の電位が入力端の電位である基準入力電位に応じてリセット信号に相当するリセット電位に変わり、第１信号生成手段と同一の特性を有し出力端が第２サンプリング手段の一端に接続される第２信号生成手段と、第１リセット手段と同一の特性を有し第２信号生成手段の入力端の電位を基準入力電位にセットする第２リセット手段とを備えることが好ましい。
【００１０】
さらに、第１サンプリング手段が、第１サンプリング手段の入力端に接続されるリセット信号保持手段と、リセット信号保持手段の出力端と第２信号生成手段の出力端との導通のＯＮ／ＯＦＦを切替える第１スイッチと、リセット信号保持手段の出力端と第１サンプリング手段の出力端との導通のＯＮ／ＯＦＦを切替える第２スイッチと、第１サンプリング手段の出力端と第２スイッチとの間に設けられ画像信号を保持するための画像信号保持手段とを備えることが好ましい。
【００１１】
また、第１、第２光電変換手段、第１信号生成手段、第１リセット手段、及び第１、第２サンプリング手段が単一のチップに集積されることが好ましい。さらには、第２信号生成手段と第２リセット手段とも、第１、第２光電変換手段、第１信号生成手段、第１リセット手段、及び第１、第２サンプリング手段とともに単一のチップに集積されることが好ましい。
【発明の効果】
【００１２】
本発明によれば、高画素の信号を高速で処理した場合でも高精度の画像信号を得ることが可能となる。また、本発明によれば、クランプ回路を必要としないのでノイズが増加することなく、起動時の速度を早くすることが可能となる。また、画像信号の黒レベルと略等しい基準電位を作成でき、後段で用いる増幅器の増幅率を幅広く設定することが出来るので高感度の設定が可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の第１の実施形態を適用した撮像装置と撮像装置に接続される信号処理部の内部構成を概略的に示すブロック図である。
【００１４】
撮像装置１０と信号処理部６０とは、第１、第２線路Ｌ１、Ｌ２を介して接続される。撮像装置１０に受光された被写体像を形成する光は画像信号として、第１、第２線路Ｌ１、Ｌ２を通じて信号処理部６０に出力される。信号処理部６０において、出力された画像信号に所定の信号処理が行われる。
【００１５】
撮像装置１０は、画像信号生成ユニット１１、タイミングジェネレータ（ＴＧ）１２、サンプルホールド（ＳＨ）回路５０（第２サンプリング手段）、第１出力部１３（第１出力手段）、及び第２出力部１４（第２出力手段）によって構成される。画像信号生成ユニット１１は、第１出力部１３と、ＳＨ回路５０を介して第２出力部１４とに並列に接続される。
【００１６】
画像信号生成ユニット１１によって、被写体像に相当する被写体画像信号及び基準となる黒色に相当する黒色画像信号が生成される。両画像信号は、第１出力部１３を介して撮像装置１０から出力される。また、黒色画像信号は、ＴＧ１２から出力される第１サンプルホールド（ＳＨ）信号ΦSH1に基づいてＳＨ回路５０によってサンプルホールドされる。ＳＨ回路５０によって保持された黒色画像信号は、第２出力部１４を介して撮像装置１０から出力される。
【００１７】
なおＳＨ回路５０は、ＳＨスイッチ５１と第１サンプルホールド（ＳＨ）キャパシタ５２とによって構成される。画像信号生成ユニット１１と第２出力部１４との間に、第１ＳＨ信号ΦSH1によってＯＮ／ＯＦＦが切替えられるＳＨスイッチ５１が設けられる。第１ＳＨキャパシタ５２は、ＳＨスイッチ５１と第２出力部１４との間に設けられる。ＳＨスイッチ５１がＯＮとなるときに、画像信号生成ユニット１１から出力される画像信号が第１ＳＨキャパシタ５２にサンプルホールドされる。
【００１８】
信号処理部６０には、差分出力回路６１、増幅回路６２、及びクランプ回路６３が設けられる。撮像装置１０の第１、第２出力部１３、１４は、それぞれ第１、第２線路Ｌ１、Ｌ２を介して差分出力回路６１に接続される。差分出力回路６１において、第１出力部１３から伝送される画像信号から第２出力部１４から伝送される黒色画像信号が減算される。
【００１９】
第１出力部１３と第２出力部１４は特性が同じものであり、撮像装置１０から信号処理部６０への画像信号の伝送中にノイズが発生した場合であっても、第１、第２出力部１３、１４から伝送されるそれぞれの信号には同じノイズ成分が混入する。従って、差分出力回路６１における減算により、ノイズ成分の除去された被写体画像信号及び黒色画像信号が得られる。
【００２０】
ノイズ成分の除去された被写体画像信号及び黒色画像信号が、増幅回路６２によって増幅される。増幅回路６２の出力端にはクランプ回路６３が設けられ、増幅回路６２から出力される信号にクランプ処理が行われる。クランプ処理が行われた信号は信号処理回路（図示せず）に出力され、ＡＤ変換、色補完処理等の所定の信号処理が行われた後に、ＬＣＤ（図示せず）に送られ、画像が表示される。
【００２１】
次に図２を用いて、画像信号生成ユニット１１の構成について説明する。図２は撮像装置１０の概略構成を示す図である。画像信号生成ユニット１１はＣＭＯＳ撮像素子であり、撮像部２０と相関２重サンプリング・サンプルホールド（ＣＤＳ／ＳＨ）回路４０（第１サンプリング手段）とが設けられる。撮像部２０は２次元状に配列された画素によって構成される。
【００２２】
撮像部２０は、撮像領域ＰＡと黒色検出領域ＢＡとを有する。撮像領域ＰＡを構成する撮像画素２１Ｐから受光量に応じた信号電荷が発生する。一方、黒色検出領域ＢＡを構成する黒色画素２１Ｂの撮像面は遮光膜（図示せず）によって遮光されており、黒色画素２１Ｂからは黒色に相当する信号電荷が発生する。撮像画素２１Ｐにおいて発生する信号電荷に基づいて、被写体画像信号が生成される。黒色２１Ｂにおいて発生する信号電荷に基づいて、黒色画像信号が生成される。
【００２３】
図３を用いて、画像信号が生成される過程を説明する。図３は撮像画素２１ＰとＣＤＳ／ＳＨ回路４０の構成を示す図である。任意の撮像画素２１Ｐの構成について説明するが、他の撮像画素２１Ｐの構成も同様である。撮像画素２１Ｐには、フォトダイオード（ＰＤ）２２（第１光電変換手段）、フローティングディフュージョン（ＦＤ）２３、転送トランジスタ２４、リセットトランジスタ２５（第１リセット手段）、増幅トランジスタ２６、及び選択トランジスタ２７が設けられる。
【００２４】
ＰＤ２２において、撮像画素２１Ｐにおける受光量に応じた電荷が発生し、発生した電荷が蓄積される。ＰＤ２２は、転送トランジスタ２４を介してＦＤ２３に接続される。転送トランジスタ２４にＯＮ信号が入力されるとき、ＰＤ２２に蓄積された電荷はＦＤ２３に転送される。ＦＤ２３の電位は、転送された電荷に応じた電位に変わる。
【００２５】
ＦＤ２３は、リセットトランジスタ２５を介して所定の電位（基準入力電位）に維持された電源線ＶDDに接続される。リセットトランジスタ２５にＯＮ信号が入力されるとき、ＦＤ２３に転送された電荷は電源線ＶDDに掃出されてリセットされる。またＦＤ２３の電位は、電源線ＶDDの電位にリセットされる。
【００２６】
また、ＦＤ２３は増幅トランジスタ２６の副電極に接続される。ＦＤ２３の電位に応じた信号電圧が、画素信号として撮像画素２１Ｐから出力可能になる。従って、ＦＤ２３と増幅トランジスタ２６とが、ＰＤ２２から受取った電荷に応じた画素信号を生成する信号生成ユニット（第１信号生成手段）として機能する。
【００２７】
増幅トランジスタ２６の主電極は、選択トランジスタ２７を介して垂直読出し線２８に接続される。選択トランジスタ２７にＯＮ信号が出力されるとき、画素信号は垂直読出し線２８に出力される。なお、垂直読出し線２８は、撮像画素２１Ｐ、或いは黒色画素２１Ｂが並ぶ各列に設けられる。
【００２８】
なお、転送トランジスタ２４、リセットトランジスタ２５、及び選択トランジスタ２７にはパルス状のＯＮ／ＯＦＦ信号であるΦT、ΦR、ΦSLが交互に出力される。トランジスタ２４、２５、２７それぞれに出力されるＯＮ／ＯＦＦ信号のタイミングは、ＴＧ１２により制御される。
【００２９】
後述するタイミングで転送トランジスタ２４、リセットトランジスタ２５、及び選択トランジスタ２７のＯＮ／ＯＦＦの切替を行うことにより、ＰＤ２２から電荷が転送されたときの画素信号である第１画素信号（第１信号）、或いはＦＤ２３に転送された電荷がリセットされたときの画素信号であるリセット信号が垂直読出し線２８に出力される。
【００３０】
なお、黒色画素２１Ｂの構成は、前述のように遮光膜（図示せず）によって遮光されるＰＤ（第２光電変換手段）が用いられる以外、撮像画素２１Ｐの構成と同じである。撮像部２０の製造プロセスにおいて撮像画素２１Ｐと黒色画素２１Ｂとは同時に一体的に形成され、撮像画素２１Ｐ及び黒色画素２１Ｂを構成するＰＤ２２、ＦＤ２３、転送トランジスタ２４、リセットトランジスタ２５、増幅トランジスタ２６、及び選択トランジスタ２７の特性は同じになる。
【００３１】
垂直読出し線２８の一端は、ＣＤＳ／ＳＨ回路４０に接続される。他端は電流源Ｉssに接続される。ＣＤＳ／ＳＨ回路４０は、クランプキャパシタ４１（リセット信号保持手段）、第２サンプルホールド（ＳＨ）キャパシタ４２（画像信号保持手段）、クランプトランジスタ４３（第１スイッチ）、サンプルホールド（ＳＨ）トランジスタ４４（第２スイッチ）によって構成される。
【００３２】
クランプキャパシタ４１の一端は、ＣＤＳ／ＳＨ回路４０の入力端として垂直読出し線２８に接続される。クランプキャパシタ４１の他端は、クランプトランジスタ４３とＳＨトランジスタ４４とに並列に接続される。クランプトランジスタ４３にＯＮ信号が出力されるとき、リセット信号がクランプキャパシタ４１によって保持される。
【００３３】
ＳＨトランジスタ４４の出力端は、第２ＳＨキャパシタ４２とＣＤＳ／ＳＨ回路４０の出力端とに並列に接続される。すなわち、第２ＳＨキャパシタ４２は、ＳＨトランジスタ４４の出力側とＣＤＳ／ＳＨ回路４０の出力端との間に設けられる。ＳＨトランジスタ４４にＯＮ信号が出力されるとき、第１画素信号からリセット信号が減算された画像信号が第２ＳＨキャパシタ４２にサンプルホールドされる。
【００３４】
ＣＤＳ／ＳＨ回路４０の出力端は列選択トランジスタ２９を介して、水平信号線３０に接続される。列選択トランジスタ２９にＯＮ信号が出力されるとき、第２ＳＨキャパシタ４２にサンプルホールドされた画像信号が画像信号生成ユニット１１から出力される。
【００３５】
なお、撮像画素２１Ｐから出力される第１画素信号とリセット信号とに基づいて生成される画像信号が、被写体画像信号として後段の回路において処理される。また黒色画素２１Ｂから出力される第１画素信号とリセット信号とに基づいて生成される画像信号が、黒色画像信号として後段の回路において処理される。
【００３６】
なお、クランプトランジスタ４３、ＳＨトランジスタ４４、及び列選択トランジスタ２９にはパルス状のＯＮ／ＯＦＦ信号であるΦCL、ΦSH2、ΦSが交互に出力される。トランジスタ４３、４４、２９それぞれに出力されるＯＮ／ＯＦＦ信号のタイミングは、ＴＧ１２により制御される。
【００３７】
なお、画像信号生成ユニット１１から出力される黒色画像信号はアナログ信号であるため、黒色画像信号の信号電圧は時間の変化に対して変動する。従って、画像信号生成ユニット１１からＳＨ回路５０に出力される間も信号電圧は変動するが、信号電圧の変動は第１ＳＨキャパシタ５２により平均化される。すなわち、第１ＳＨキャパシタ５２にサンプルホールドされる黒色画像信号である信号電圧は、ＳＨスイッチ５１がＯＮである間に変動しながら第１ＳＨキャパシタ５２に取得される信号電圧の平均値である。
【００３８】
従って、差分出力回路６１において、減算のために用いられる第２出力部１４から伝送される黒色画像信号は、変動しながら第１ＳＨキャパシタ５２にサンプルされる信号電圧の平均値である。
【００３９】
次に、上述のような構成である撮像装置１０の動作について図４のタイミングチャートを用いて説明する。ｎ行ｊ〜ｊ＋ｍ列の画素の動作について説明するが、他の画素の動作も同様である。なお、ｊ＋ｍ列の画素は、黒色画素２１Ｂである。
【００４０】
まず、ｔ０のタイミングにおいてｎ行のすべての画素の選択トランジスタ２７にＯＮ信号が出力され（符号ΦSLn参照）、ｎ行の画素が選択される。すなわち、ｎ行の画素からｊ〜ｊ＋ｍ列垂直信号線２８ｊ〜２８ｊ＋ｍに画素信号が出力可能になる。
【００４１】
次に、ｔ１のタイミングでは、リセットトランジス２５と転送トランジスタ２４とにＯＮ信号が出力されることによりＦＤ２３とＰＤ２２とがリセットされ、ｊ〜ｊ＋ｍ列垂直信号線２８ｊ〜２８ｊ＋ｍにリセット信号が出力される。ｔ２のタイミングでは、クランプトランジスタ４３にＯＮ信号が出力され、ｊ〜ｊ＋ｍ列のＣＤＳ／ＳＨ回路４０において、リセット信号がクランプキャパシタ４１によってクランプされる。
【００４２】
ｔ３のタイミングで、転送トランジスタ２４にＯＮ信号が出力され、ＰＤ２２に蓄積された電荷がＦＤ２３に転送され、ｊ〜ｊ＋ｍ列垂直信号線２８ｊ〜２８ｊ＋ｍに第１画素信号が出力される。ｔ４のタイミングで、ＳＨトランジスタ４４にＯＮ信号が出力される。ＳＨトランジスタ４４がＯＮになると、第１画素信号からリセット信号が減算されることによりリセットノイズが除去された画像信号が第２ＳＨキャパシタ４２にサンプルホールドされる。
【００４３】
ｔ５のタイミングで、ｊ列選択トランジスタ２９にＯＮ信号が出力される（符号Φsj参照）。ｊ列選択トランジスタ２９がＯＮになることにより、ｊ列の第２ＳＨキャパシタ４２にサンプルホールドされた画像信号が水平信号線３０を介して画像信号生成ユニット１１から出力される。
【００４４】
ｔ６のタイミングで、ｊ＋１列選択トランジスタ２９にＯＮ信号が出力される（符号Φsj+1参照）。ｊ＋１列選択トランジスタ２９がＯＮになることにより、ｊ＋１列の第２ＳＨキャパシタ４２にサンプルホールドされた画像信号が画像信号生成ユニット１１から出力される。同様にして、ｊ＋２列〜ｊ＋ｍ−１列の第２ＳＨキャパシタ４２にサンプルホールドされた画像信号が出力される。
【００４５】
ｔ７のタイミングでは、ｊ＋ｍ列選択トランジスタ２９にＯＮ信号が出力され（符号Φsj+m参照）、黒色画像信号が出力される。ｔ５〜ｔ７のタイミングで画像信号生成ユニット１１から出力される画像信号は、第１出力部１３を介して撮像装置１０から出力される。
【００４６】
また、ｔ７のタイミングでは、ＳＨ回路５０にＯＮ信号が入力され、黒色画像信号がＳＨ回路５０にサンプルホールドされる。サンプルホールドされた黒色画像信号は、ｎ＋１行の画素の画像信号が第１出力部を介して出力される間、第２出力部１４から出力される。なお、ｎ行の画素の画像信号が第１出力部１３を介して出力される間は、ｎ−１行ｊ＋ｍ列の黒色画素から生成された黒色画像信号が第２出力部１４から出力される。
【００４７】
次にｔ８のタイミングでは、ｎ行の選択トランジスタ２７にＯＦＦ信号が出力され、ｎ行の画素の選択が解除される。また、ｔ８のタイミングでは、ｎ＋１行のすべての画素の選択トランジスタ２７にＯＮ信号が出力され（符号ΦSLn+1参照）、ｎ＋１行の画素が選択される。以後、ｎ＋１行の画素において、ｔ１〜ｔ８のタイミングの処理が行われる。さらに全行の画素について同様の動作が行われ、全画素の画像信号が撮像装置１０から出力される。
【００４８】
以上のような構成である本実施形態を適用した撮像装置によれば、画像信号と画像信号の基準となる黒色画像信号の両者を同時に後段の信号処理部に供給することにより、伝送中に発生するノイズ成分を信号処理部で除去することが可能になる。また、後段の回路に送る前の画像信号にクランプ処理を行わないため、クランプ処理を行うためのクランプ回路で発生するノイズの混入を回避することが可能になる。
【００４９】
また、ＳＨ回路において、キャパシタを用いて黒色画像信号である信号電圧の取得期間中の平均値を伝送中のノイズ除去用の信号として用いるので、サンプル期間中の変動の影響が除去される。
【００５０】
次に本発明の第２の実施形態について説明する。本実施形態においては、ＣＤＳ／ＳＨ回路のクランプキャパシタの基準となる電位及び第１ＳＨキャパシタの基準となる電位が第１の実施形態と異なる。なお、第１の実施形態と同じ機能を有する部位は同じ符号をつけている。
【００５１】
図５は、本実施形態を適用した撮像装置１００の概略構成を示す図である。画像信号生成ユニット１１０の撮像部２００には、撮像領域ＰＡ、黒色検出領域ＢＡ、及び基準領域ＳＡが設けられる。基準領域ＳＡは基準画素２１Ｓを有する。基準画素２１ＳはＣＤＳ／ＳＨ回路４００及びＳＨ回路５００に接続される。
【００５２】
撮像領域ＰＡ、黒色検出領域ＢＡ、ＴＧ１２、及び第１、第２出力部１３、１４の構成及び機能は第１の実施形態と同じである。従って、第１出力部１３からは、被写体画像信号及び黒色画像信号が出力される。第２出力部１４からは、ＳＨ回路５００にサンプルホールドされた黒色画像信号が出力される。
【００５３】
基準画素２１Ｓ、ＣＤＳ／ＳＨ回路４００、及びＳＨ回路５００の構成について、図６を用いて説明する。基準画素２１Ｓは、ＦＤ２３Ｓ、リセットトランジスタ２５Ｓ（第２リセット手段）、増幅トランジスタ２６Ｓ、及び選択トランジスタ２７Ｓによって構成される。
【００５４】
増幅トランジスタ２６Ｓの主電極は、電源線ＶDDと基準画素出力線３１とに接続される。増幅トランジスタ２６Ｓと基準画素出力線３１との間は、選択トランジスタ２７Ｓと定電流源Ｉssを介して接地される。リセットトランジスタ２５Ｓの主電極は、電源線ＶDDとＦＤ２３Ｓに接続され、ＦＤ２３Ｓは増幅トランジスタ２６Ｓの副電極に接続される。
【００５５】
リセットトランジスタ２５Ｓの副電極と選択トランジスタ２７Ｓの副電極とが、電源線ＶDDに接続される。すなわち、基準画素２１Ｓは、ＰＤと転送トランジスタが省かれ、リセットトランジスタの副電極と選択トランジスタの副電極とが電源線ＶDDに接続される点で撮像画素２１Ｐと異なっている。
【００５６】
なお、撮像部２００の製造プロセスにおいて撮像画素２１Ｐ、黒色画素２１Ｂ、基準画素２１Ｓは同時に形成される。基準画素２１Ｓを構成するＦＤ２３Ｓ、リセットトランジスタ２５Ｓ、増幅トランジスタ２６Ｓ、及び選択トランジスタ２７Ｓの特性は、撮像画素２１Ｐ或いは黒色画素２１Ｂを構成するＦＤ２３、リセットトランジスタ２５、増幅トランジスタ２６、及び選択トランジスタ２７の特性と同じである。
【００５７】
以上のような基準画素２１Ｓの構成により基準画素出力線３１の電位は、リセットトランジスタ２５Ｓと増幅トランジスタ２６Ｓとを介した基準電位となる。基準電位は、撮像画素２１Ｐまたは黒色画素２１Ｂから出力されるリセット信号に相当するリセット電位と略等しく、リセット電位からリセットトランジスタ２５をＯＦＦにしたときに生じるリセットノイズを除去した電位と同じ電位である。また、黒色画像信号に相当する電位も基準電位と略等しくなる。
【００５８】
基準画素出力線３１はクランプトランジスタ４３を介してクランプキャパシタ４１の一端に接続される。また、基準画素出力線３１は第１ＳＨキャパシタ５２の一端に接続される。従って、クランプトランジスタ４３をＯＮにしたときのクランプキャパシタ４１の基準となる電位、及び第１ＳＨキャパシタ５２の基準となる電位は、基準画素出力線３１の電位である基準電位となる。
【００５９】
以上のような構成である本実施形態の撮像装置によれば、第１の実施形態の撮像装置と同じ効果が得られる。また、クランプキャパシタ４１及び第１ＳＨキャパシタ５２の基準となる電位が基準電位となるため、クランプキャパシタ４１によってリセット信号がクランプされるとき、或いはＳＨ回路に黒色画素信号がサンプルホールドされるときにキャパシタ４１、５２の両端の電位差が小さく、動作開始時の過渡電流を低減させるとともに、動作速度を早くすることが可能になる。
【００６０】
なお、第１、第２の実施形態において画像信号生成ユニットがＣＭＯＳ撮像素子、すなわちＣＭＯＳ／ＬＳＩ製造プロセスを元に製造された撮像素子であるが、ＴＧ、ＳＨ回路も一体的に集積させたＣＭＯＳ撮像素子として得ることも可能である。このように一体的に単一のチップに集積させた撮像素子によれば、画像信号生成ユニット、ＴＧ、及びＳＨ回路間に混入するノイズ成分を低減させることが可能であり、更に撮像装置全体の小型化を可能にする。
【００６１】
次に第１の実施形態の変形例について説明する。第１の実施形態においては画像信号生成ユニットをＣＭＯＳ撮像素子としたが、本変形例では画像信号生成ユニットにＣＣＤが用いられる点で異なっている。
【００６２】
図７は、本変形例における撮像装置１０１を示す図である。画像信号生成ユニット１１１は、撮像部２０１、ＣＤＳ／ＳＨ回路４０１によって構成される。撮像部２０１はＣＣＤイメージセンサである。なお、第１の実施形態と同じ機能を有する部位は同じ符号をつけている。
【００６３】
撮像部２０１の受光面には、撮像画素２１Ｐと黒色画素２１Ｂとがマトリックス状に配列される。画素が並ぶ列毎に垂直ＣＣＤ３２が設けられる。各垂直ＣＣＤ３２は、下端において水平ＣＣＤ３３に接続される。水平ＣＣＤ３３の出力端はＦＤ２３１に接続される。
【００６４】
撮像画素２１ＰにはＰＤが設けられ、受光量に応じた電荷が発生し、発生した電荷が蓄積される。黒色画素２１Ｂには撮像画素２１ＰのＰＤと同じ特性を持ち、受光面が遮光されたＰＤが設けられる。撮像画素２１ＰのＰＤ及び黒色画素２１ＢのＰＤで蓄積された電荷は、垂直ＣＣＤ３２及び水平ＣＣＤ３３を介してＦＤ２３１に出力される。垂直ＣＣＤ３２及び水平ＣＣＤ３３はＴＧ１２１から発せられる駆動パルスによって各画素からの電荷をＦＤ２３１まで転送するように駆動される。
【００６５】
ＦＤ２３１は、リセットトランジスタ２５１を介して電源線ＶDDに接続される。リセットトランジスタ２５１にＯＮ信号が入力されるとき、ＦＤ２３１に転送された電荷は電源線ＶDDに掃出されてリセットされる。またＦＤ２３１の電位は、電源線ＶDDの電位にリセットされる。
【００６６】
また、ＦＤ２３１は、増幅トランジスタ２６１の副電極に接続される。ＦＤ２３１の電位に応じた信号電圧が、画素信号としてＣＤＳ／ＳＨ回路４０１に出力される。ＦＤ２３１に電荷が転送されたときの画素信号である第１画素信号、或いはＦＤ２３１がリセットされたときの画素信号であるリセット信号がＣＤＳ／ＳＨ回路４０１に出力される。
【００６７】
第１の実施形態と同様に第１画素信号とリセット信号とに基づいて画像信号が生成され、出力される。ＳＨ回路５０、及び第１、第２出力部１３、１４の構成及び機能は第１の実施形態と同じである。以上のように第１の実施形態にＣＣＤを用いることも可能であり、同じ効果を得ることが可能である。
【００６８】
また、第２の実施形態も第１の実施形態の変形例と同様に変形させることが可能である。図８に示すように基準画素２１１Ｓを設け、基準画素２１１Ｓによって作成される電位をクランプキャパシタ４１の基準となる電位、及び第１ＳＨキャパシタ５２の基準となる電位とすることにより、第２の実施形態と同じ効果を得ることが可能になる。
【００６９】
第２の変形例では、第１の変形例と同様に画像信号生成ユニットにＣＣＤが用いられる点、及び基準画素の構成が第２の実施形態と異なっている。第２の変形例について図８を用いて説明する。なお、第１、第２の実施形態と同じ機能を有する部位は同じ符号をつけている。
【００７０】
本変形例において、基準画素２１１Ｓは、ＦＤ２３１Ｓ、リセットトランジスタ２５１Ｓ、及び増幅トランジスタ２６１Ｓによって構成される。増幅トランジスタ２６１Ｓの主電極は、電源線ＶDDと基準画素出力線３１とに接続される。また、基準画素出力線３１に接続される増幅トランジスタ２６１Ｓの主電極は、定電流源Ｉssを介して接地される。リセットトランジスタ２５１Ｓの主電極は、電源線ＶDDとＦＤ２３１Ｓに接続され、ＦＤ２３１Ｓは増幅トランジスタ２６１Ｓの副電極とに接続される。
【００７１】
リセットトランジスタ２５１Ｓの副電極が、電源線ＶDDに接続される。すなわち、基準画素２１１Ｓは、ＣＣＤにおける水平ＣＣＤ３３からＣＣＤの出力端までの回路と同様の回路であって、リセットトランジスタ２５１Ｓの副電極が電源線ＶDDに接続される構成である。
【００７２】
なお、撮像部２０１の製造プロセスにおいて、リセットトランジスタ２５１Ｓ、ＦＤ２３１Ｓ、増幅トランジスタ２６１Ｓ、は基準画素２１１Ｓと同時に一体的に形成される。基準画素２１１Ｓを構成するＦＤ２３１Ｓ、リセットトランジスタ２５１Ｓ及び増幅トランジスタ２６１Ｓの特性はそれぞれ、水平ＣＣＤ３３に接続されるＦＤ２３１、ＦＤ２３１に接続されるリセットトランジスタ２５１、及び撮像部２０１の出力端に接続される増幅トランジスタ２６１（図７参照）の特性と同じである。
【００７３】
以上の基準画素２１１によって、第２の実施形態における基準画素２１Ｄと同様にリセット電位と略同じ電位である基準電位が作成される。
【００７４】
なお、第１、第２の実施形態においてＣＭＯＳ撮像素子、変形例においてＣＣＤを用いたがどのような撮像素子でもよく、被写体像を受光するための光電変換手段、遮光された光電変換手段、光電変換手段から出力される電荷を信号として出力する出力手段、出力される電荷をリセットしてリセットした状態における信号を出力手段に出力させるリセット手段を備える撮像素子であれば、これらの実施形態或いは変形例と同じ効果が得られる。
【００７５】
なお、第１、第２の実施形態及び変形例では、ＣＤＳ／ＳＨ回路において画像信号と黒色画像信号とを信号電圧としてサンプルホールドし、ＳＨ回路、第１、第２出力部に出力する構成であるが、信号電流などの他の形態の信号としてサンプルホールドなど行う構成であってもよい。
【００７６】
なお、第１、第２の実施形態及び変形例では、ＳＨ回路にキャパシタを用いる構成であるが、黒色画像信号に相当する信号電圧の平均値をサンプルホールド可能である機器を用いてもよい。あるいは前述のように信号電圧でなく他の形態の信号としてＳＨ回路にサンプルホールドする場合は、他の形態の信号の平均値をサンプルホールド可能である機器を用いれば、本実施形態及び本変形例の効果を有する。
【００７７】
なお、第１、第２の実施形態及び変形例では、ＳＨ回路に黒色画像信号の平均値をサンプルホールドする構成であるが、平均値でなくてもよく、ＳＨ回路に取得される期間中の任意の１ポイントをサンプルホールドする構成であっても、または、ピークホールドする構成であっても、本発明の効果を十分に得ることが可能である。
【００７８】
なお、第１、第２の実施形態及び変形例では、行毎に黒色画素を設ける構成であるが、単一の黒色画素を設け、黒色画像信号を出力させる構成であってもよい。
【００７９】
また、第１、第２の実施形態において、撮像面における画素の配列はマトリックス状であるが、２次元状のいかなる配列であってもよい。
【図面の簡単な説明】
【００８０】
【図１】本発明の第１の実施形態を適用した撮像装置と撮像装置に接続される信号処理部の内部構成を概略的に示す図である。
【図２】第１の実施形態を適用した撮像装置の概略構成を示す図である。
【図３】撮像画素とＣＤＳ／ＳＨ回路の構成を示す図である。
【図４】撮像装置における動作を示すタイミングチャートである。
【図５】本発明の第２の実施形態を適用した撮像装置の概略構成を示す図である。
【図６】基準画素、ＣＤＳ／ＳＨ回路、及びＳＨ回路の構成を示す図である。
【図７】第１の実施形態の変形例を示す図である。
【図８】第２の実施形態の変形例を示す図である。
【符号の説明】
【００８１】
１０、１００、１０１  撮像装置
１１、１１０、１１１  画像信号生成ユニット
１２、１２１  タイミングジェネレータ（ＴＧ）
１３  第１出力部
１４  第２出力部
２１Ｐ  撮像画素
２１Ｂ  黒色画素
２１Ｓ、２１１Ｓ  基準画素
２２  フォトダイオード（ＰＤ）
２３、２３Ｓ、２３１、２３１Ｓ  フローティングディフュージョン（ＦＤ）
２５、２５Ｓ、２５１、２５１Ｓ  リセットトランジスタ
２６、２６Ｓ、２６１、２６１Ｓ  増幅トランジスタ
４０、４００、４０１  相関２重サンプリング・サンプルホールド（ＣＤＳ／ＳＨ）回路
４１  クランプキャパシタ
４２  第２サンプルホールド（ＳＨ）キャパシタ
４３  クランプトランジスタ
４４  サンプルホールド（ＳＨ）トランジスタ
５０、５００  サンプルホールド（ＳＨ）回路
５１  ＳＨスイッチ
５２  第１サンプルホールド（ＳＨ）キャパシタ
６０  信号処理部
６１  差分出力回路
Ｌ１、Ｌ２  第１、第２線路
ＢＡ  黒色検出領域
ＰＡ  撮像領域
ＳＡ  基準領域
【図１】
2006203308.tif 000003
【図２】
2006203308.tif 000004
【図３】
2006203308.tif 000005
【図４】
2006203308.tif 000006
【図５】
2006203308.tif 000007
【図６】
2006203308.tif 000008
【図７】
2006203308.tif 000009
【図８】
2006203308.tif 000010