(57)【要約】【課題】  電源電圧の遮断時における貫通電流を防止し、且つ、異なる電源電圧相互の大小関係にかかわらず不要な電流経路を作らない。【解決手段】  スリープ信号ＳＬＰがＨレベルになると電源電圧Ｖａが遮断され、ＮＯＲゲート４５、４６はＬレベルの信号を出力する。レベル変換回路４０のトランジスタＱ７、Ｑ８はともにオフとなり、電源線３６からグランド線３７に流れる貫通電流を阻止する。ＮＡＮＤゲート４１は、レベル変換回路４０の出力状態にかかわらずＨレベルに固定された信号を出力する。【選択図】  図１
2006173889.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源線とグランド線とから第１の電源電圧の供給を受けて動作する第１の回路ブロックと、第２の電源線と前記グランド線とから第２の電源電圧の供給を受けて動作する第２の回路ブロックとが縦続に接続されて構成され、
前記第２の回路ブロックは、
前記グランド線に対しソース接地されたＮチャネル型の第１および第２のＦＥＴと、前記第２の電源線と前記第１のＦＥＴとの間に接続され、ゲートが前記第２のＦＥＴのドレインに接続されたＰチャネル型の第３のＦＥＴと、前記第２の電源線と前記第２のＦＥＴとの間に接続され、ゲートが前記第１のＦＥＴのドレインに接続されたＰチャネル型の第４のＦＥＴとからなるレベル変換回路と、
このレベル変換回路から出力される信号レベルを固定化するレベル固定化回路と、
前記第１の電源電圧の給電状態を示す給電状態信号を出力する信号出力回路とを備え、
前記第１の回路ブロックは、
入力信号と前記信号出力回路から出力された給電状態信号とを入力し、前記第２のＦＥＴのゲート信号を出力する第１のＣＭＯＳＮＯＲゲートと、
前記第２のＦＥＴのゲート信号と前記信号出力回路から出力された給電状態信号とを入力し、前記第１のＦＥＴのゲート信号を出力する第２のＣＭＯＳＮＯＲゲートとを備えていることを特徴とするレベルシフト回路。
【請求項２】
前記レベル固定化回路は、前記信号出力回路から出力される給電状態信号と前記レベル変換回路から出力される信号とを入力とするゲート回路により構成されていることを特徴とする請求項１記載のレベルシフト回路。
【請求項３】
前記レベル固定化回路は、前記レベル変換回路から出力される信号を入力とする第１のインバータとこの第１のインバータの入出力端子間に逆並列に接続された第２のインバータとからなるラッチ回路により構成されていることを特徴とする請求項１記載のレベルシフト回路。
【請求項４】
前記第１の電源電圧は、前記給電状態信号に対応して電圧出力を停止する定電圧電源回路から供給され、前記第２の電源電圧は、電池から供給されることを特徴とする請求項１ないし３の何れかに記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なる電源電圧の下で動作する回路ブロック相互間でデジタル信号を伝達するレベルシフト回路に関する。
【背景技術】
【０００２】
回路の消費電流を低減する手段として、比較的低い電源電圧で動作する低電圧回路ブロックと比較的高い電源電圧で動作する高電圧回路ブロックとに分け、外部回路とのインターフェース回路や高速動作が必要となる回路部分のみを高電圧回路ブロックとし、その他の回路を低電圧回路ブロックとする技術が用いられている。この場合、低電圧回路ブロックと高電圧回路ブロックとの間の信号伝達にレベルシフト回路が必要となる。
【０００３】
最近では、電池電圧を用いたシステムにおける消費電流の低減を目的として、電源回路を積極的にシャットダウンするシステム設計もなされている。例えば、高速動作が必要な内部回路に対しては、昇圧型定電圧電源回路を用いることにより一定値以上の電源電圧を保証し、電源電圧変動の許容幅が大きい回路に対しては電池電圧を用いる場合がある。こうしたシステムでは、昇圧型定電圧電源回路のシャットダウンや電池電圧の低下により、レベルシフト回路を挟んで存在する２つの電源電圧の大小関係が逆転する場合が生じる。
【０００４】
図６は、特許文献１に記載されたレベルシフト回路の回路構成を示している。このレベルシフト回路１は、低電圧電源（電圧ＶＬ）により動作する入力回路部２と高電圧電源（電圧ＶＨ）により動作する出力回路部３とを備え、これら入力回路部２と出力回路部３との間に高電圧電源により動作するスイッチ回路４、５を設けた構成を備えている。スイッチ回路４、５は、それぞれトランジスタＱ１、Ｑ２、トランジスタＱ３、Ｑ４により構成されている。
【０００５】
低電圧電源が遮断されたとき、制御信号Ｓｃに基づいてスイッチ回路４、５がオフとなり、入力回路部２と出力回路部３とが切り離される。これとともに、トランジスタＱ５、Ｑ６がオンしてトランジスタＱ７、Ｑ８のゲートがグランド電位に固定され、さらにトランジスタＱ１１がオフして出力回路部３から高電圧電源が切り離される。その結果、トランジスタＱ９、Ｑ７およびトランジスタＱ１０、Ｑ８を介して流れる貫通電流が阻止される。
【０００６】
図７は、特許文献２に記載されたレベルシフト回路の回路構成を示しており、図６と対応する部分には同一符号を付している。このレベルシフト回路６は、トランジスタＱ１０とＱ８との間にトランジスタＱ１２が接続され、高電圧電源線と出力線との間にトランジスタＱ１３が接続されている。入力データＤinを送出する回路に低電圧電源が供給されていない時、制御信号Ｓｃに基づいてトランジスタＱ１２がオフし、トランジスタＱ１３がオンする。その結果、トランジスタＱ９、Ｑ１０を通した貫通電流が遮断され、出力データはＬレベルに固定されて不定となることを防止する。
【特許文献１】特開平２００４−１２８５９０号公報
【特許文献２】特開平１０−８４２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記レベルシフト回路１では、高電圧電源の電圧ＶＨが低電圧電源の電圧ＶＬに対してＰＮ接合の順方向電圧Ｖｆ以上低くなると、Ｐチャネル型トランジスタＱ１またはＱ３のボデーダイオード（ドレインまたはソースと基板との間のＰＮ接合）を通して電流が流れる。その結果、例えば低電圧電源が電池の場合、電池寿命を低下させる。また、上記レベルシフト回路６では、トランジスタＱ１２が接続されているため、最低動作可能電圧が上昇してしまうという問題がある。その結果、例えば電池電圧で動作するシステムの場合、電池寿命を低下させる。
【０００８】
本発明は上記事情に鑑みてなされたもので、その目的は、電源電圧の遮断時における貫通電流を防止し、且つ、異なる電源電圧相互の大小関係にかかわらず不要な電流経路が生じないレベルシフト回路を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１に記載した手段によれば、第１の電源電圧と第２の電源電圧がともに供給されている場合、信号出力回路は、第１の電源電圧の「供給状態」を示す給電状態信号を出力する。このとき、第１、第２のＣＭＯＳＮＯＲゲートはそれぞれインバータとして動作し、入力されたデジタル信号は、一対の相補信号（ＨレベルとＬレベル）になってレベル変換回路の第１、第２のＦＥＴのゲートに与えられる。レベル変換回路は、この入力信号を第１の電源電圧から第２の電源電圧にレベル変換して出力する。このレベル変換回路からの出力信号は、レベル固定化回路を通して出力される。
【００１０】
これに対し、第１の電源電圧が遮断または所定値以下に低下した場合、信号出力回路は、第１の電源電圧の「遮断（または低下）状態」を示す給電状態信号（例えばＨレベル）を出力する。このとき、第１、第２のＣＭＯＳＮＯＲゲートは、レベル変換回路の第１、第２のＦＥＴをオフさせるＬレベルの信号を出力する。これにより、第１、第２のＦＥＴがともにオフとなり、第３および第１のＦＥＴを通して流れる貫通電流と第４および第２のＦＥＴを通して流れる貫通電流とを阻止できる。
【００１１】
この場合、レベル変換回路の出力がハイインピーダンスとなり出力信号が不定となるが、レベル固定化回路がその信号レベルを固定化する。また、本レベルシフト回路は、第１の電源電圧と第２の電源電圧との間に半導体スイッチ回路を具備していないため、第２の電源電圧が遮断または低下した場合であっても、第１の電源と第２の電源との間でボデーダイオード等を介した不要な電流経路が生じない。
【００１２】
請求項２に記載した手段によれば、レベル固定化回路は、信号出力回路から出力される給電状態信号とレベル変換回路から出力される信号とを入力とするゲート回路により構成される。例えばＮＡＮＤゲート回路で構成した場合、そのＮＡＮＤゲート回路は、第１の電源電圧の「供給状態」を示す給電状態信号（例えばＨレベル）が入力されると、レベル変換回路の出力信号を反転して出力し、第１の電源電圧の「遮断状態」を示す給電状態信号（例えばＬレベル）が入力されると、レベル変換回路の出力信号にかかわらず固定化されたＨレベルの信号を出力する。
【００１３】
請求項３に記載した手段によれば、レベル固定化回路は、ラッチ回路により構成されているので、レベル変換回路の出力信号が不定状態（ハイインピーダンス状態）になった場合でも、レベル固定化回路の出力信号は上記不定状態となる前の信号レベルを保持する。
【００１４】
請求項４に記載した手段によれば、レベルシフト回路の入力側の第１の電源電圧は、給電状態信号に対応して電源電圧を出力または停止（シャットダウン）する定電圧電源回路から供給されているので、スリープ状態などの低消費電力動作モードにおいて、第１の電源を停止させて消費電流を低減することができる。第１の電源電圧を第２の電源電圧である電池から生成するシステムに適用すれば、電池の寿命を高めることができる。
【発明を実施するための最良の形態】
【００１５】
（第１の実施形態）
以下、本発明を車載用ＩＣに適用した第１の実施形態について図１ないし図４を参照しながら説明する。
図３は、車載用ＩＣの概略的な機能ブロック構成と、当該ＩＣと電源との接続態様を示している。このＩＣ２１は、例えば車両の電子ナンバープレート装置に係る制御装置の回路基板（図示せず）に搭載されており、その回路基板には外部インターフェース回路、不揮発性メモリ（一例としてＥＥＰＲＯＭ）などの周辺回路（図示せず）も搭載されている。この装置は、無線により送られてきたデータを受信し、その受信データを必要に応じてＥＥＰＲＯＭに格納し、無線によりデータの読み出し要求があった場合には、ＥＥＰＲＯＭに格納されているデータを読み出してそれを送受信用のＩＣ（図示せず）に送るようになっている。
【００１６】
このＩＣ２１は、通常動作モードにあっては、電池２２の電圧Ｖｂと該電池電圧Ｖｂを電源回路２３（定電圧電源回路に相当）で昇圧または降圧して得た電源電圧Ｖａの供給を受けて動作し、スリープモードにあっては、電池電圧Ｖｂのみの供給を受けて動作するようになっている。ＩＣ２１の端子２４、２５はそれぞれ電源電圧Ｖａ、Ｖｂの供給端子であり、端子２６はグランド端子である。
【００１７】
参考のため電圧Ｖａ、Ｖｂの数値例を示せば、電池２２の電圧Ｖｂは、満充電時において３．３Ｖ〜３．６Ｖ程度であり、それが１．８Ｖに低下するまでＩＣ２１は動作可能となっている。一方、電源回路２３は、ＩＣ２１から与えられるスリープ信号ＳＬＰがＬレベルである場合、電池電圧Ｖｂを入力して２．５Ｖの定電圧Ｖａを出力し、スリープ信号ＳＬＰがＨレベルである場合、定電圧動作および電圧出力を停止するようになっている。
【００１８】
さて、ＩＣ２１は、ＣＭＯＳプロセスにより製造されており、電源電圧Ｖａの下で動作する制御回路２７、電源電圧Ｖｂの下で動作する制御回路２８と入出力インターフェース回路２９、および制御回路２７と２８との間に接続されたレベルシフト回路３０、３１を備えている。このうち制御回路２７は、通信データの送受信に関する通信制御を行うとともに、スリープモードへの移行を判定してスリープ要求信号ＳＬＰＲＱを出力するスリープ判定制御を行うものである。
【００１９】
制御回路２８は、スリープ制御、ウェイクアップ制御および通信制御を行うものである。ここで、スリープ制御とは、制御回路２７からのスリープ要求信号ＳＬＰＲＱを受けた時に、スリープ信号ＳＬＰをＨレベルにしてＩＣ２１を通常動作モードからスリープモードに移行させる制御であり、ウェイクアップ制御とは、端子３３を介して接続された外部インターフェース回路からウェイクアップ要因となる信号が入力された時に、スリープ信号ＳＬＰをＬレベルにしてＩＣ２１をスリープモードから通常動作モードに復帰させる制御である。
【００２０】
また、通信制御とは、制御回路２７からレベルシフト回路３０を介して入力したデータを、入出力インターフェース回路２９を介して（複数の）端子３４からＥＥＰＲＯＭのＩＣや送受信用のＩＣ（何れも図示せず）に送る制御、並びに、上記ＥＥＰＲＯＭから入出力インターフェース回路２９を介して読み出したデータまたは上記送受信用のＩＣにより受信したデータを、レベルシフト回路３１を介して制御回路２７に送る制御である。
【００２１】
図１は、レベルシフト回路３０の構成を示しており、図６、図７と対応する構成部分には同一符号を付している。レベルシフト回路３０は、電源線３５（第１の電源線に相当）とグランド線３７とから電源電圧Ｖａ（第１の電源電圧に相当）の供給を受けて動作する回路ブロック３８（第１の回路ブロックに相当）と、電源線３６（第２の電源線に相当）とグランド線３７とから電源電圧Ｖｂ（第２の電源電圧に相当）の供給を受けて動作する回路ブロック３９（第２の回路ブロックに相当）とが縦続に接続されて構成されている。
【００２２】
回路ブロック３９において、Ｎチャネル型ＭＯＳトランジスタＱ７、Ｑ８とＰチャネル型ＭＯＳトランジスタＱ９、Ｑ１０とによりレベル変換回路４０が構成されている。トランジスタＱ７〜Ｑ１０は、それぞれ本発明でいう第１〜第４のＦＥＴに相当する。トランジスタＱ７、Ｑ８は、ともにグランド線３７に対しソース接地されており、電源線３６とトランジスタＱ７、Ｑ８との間には、それぞれトランジスタＱ９、Ｑ１０が接続されている。トランジスタＱ９、Ｑ１０の各ゲートは、それぞれトランジスタＱ８、Ｑ７の各ドレインに接続されており、トランジスタＱ８、Ｑ１０のドレインがレベル変換回路４０の出力端子になっている。
【００２３】
このレベル変換回路４０からの出力信号は、ＮＡＮＤゲート４１（レベル固定化回路、ゲート回路に相当）とインバータ４２を介してデータＤoutとして出力される。また、スリープ信号ＳＬＰは、インバータ４３、４４（信号出力回路に相当）を介して回路ブロック３８に与えられるとともに、インバータ４３を介してＮＡＮＤゲート４１に入力され、ＮＡＮＤゲート４１に対するレベル固定化制御信号として機能する。
【００２４】
一方、回路ブロック３８において、ＮＯＲゲート４５（第１のＣＭＯＳＮＯＲゲートに相当）には、入力データＤinとインバータ４４からのスリープ信号ＳＬＰとが入力され、ＮＯＲゲート４６（第２のＣＭＯＳＮＯＲゲートに相当）には、ＮＯＲゲート４５の出力信号（つまりトランジスタＱ８のゲート信号）とスリープ信号ＳＬＰとが入力されるようになっている。ＮＯＲゲート４５、４６の出力信号は、それぞれトランジスタＱ８、Ｑ７のゲートに与えられている。なお、ＮＯＲゲート４５、４６は、図４に示すようにＮチャネル型ＭＯＳトランジスタＱ１４、Ｑ１５とＰチャネル型ＭＯＳトランジスタＱ１６、Ｑ１７とから構成されている。
【００２５】
図２は、レベルシフト回路３１の構成を示しており、図１と対応する構成部分には同一符号を付している。レベルシフト回路３１は、電源電圧Ｖｂの供給を受けて動作する回路ブロック４７と、電源電圧Ｖａの供給を受けて動作する回路ブロック４８とから構成されている。回路ブロック４７において、入力データＤinは、インバータ４９、５０を介してトランジスタＱ７のゲートに与えられるとともに、インバータ４９を介してトランジスタＱ８のゲートに与えられている。回路ブロック４８において、レベル変換回路４０の出力信号は、インバータ５１、５２を縦続に介してデータＤoutとして出力されるようになっている。
【００２６】
次に、本実施形態の作用および効果について説明する。
制御回路２８は、端子３３を介して接続された外部インターフェース回路からウェイクアップ信号が入力されると、スリープ信号ＳＬＰをＬレベルにしてＩＣ２１をスリープモードから通常動作モードに復帰させる。スリープ信号ＳＬＰがＬレベルになると、電源回路２３は、電池電圧Ｖｂを入力して一定の電源電圧Ｖａを生成して出力する。ＩＣ２１には電源電圧Ｖａと電池電圧Ｖｂとが与えられ、制御回路２７と２８の間でレベルシフト回路３０、３１を介してデータの授受が行われる。
【００２７】
このとき、レベルシフト回路３０において、インバータ４３、４４の出力信号がそれぞれＨレベル、Ｌレベルとなり、ＮＡＮＤゲート４１およびＮＯＲゲート４５、４６はインバータとして動作する。入力データＤinがＬレベル（０Ｖ）のとき、トランジスタＱ７、Ｑ１０がオフ、トランジスタＱ８、Ｑ９がオンとなり、回路ブロック３９はＬレベル（０Ｖ）のデータＤoutを出力する。一方、入力データＤinがＨレベル（電圧Ｖａ）のとき、トランジスタＱ７、Ｑ１０がオン、トランジスタＱ８、Ｑ９がオフとなり、回路ブロック３９はＨレベル（電圧Ｖｂ）のデータＤoutを出力する。レベルシフト回路３１の動作も同様となる。
【００２８】
制御回路２７は、データ通信の終了を検出すると、制御回路２８に対しスリープ要求信号ＳＬＰＲＱを出力する。制御回路２８は、レベルシフト回路３０を介してスリープ要求信号ＳＬＰＲＱを入力すると、スリープ信号ＳＬＰをＨレベルにしてＩＣ２１を通常動作モードからスリープモードに移行させる。スリープ信号ＳＬＰがＨレベルになると、電源回路２３は、電源電圧Ｖａの生成および出力を停止する。
【００２９】
このとき、レベルシフト回路３０において、インバータ４３、４４の出力信号がそれぞれＬレベル、Ｈレベルとなる。回路ブロック３８のＮＯＲゲート４５、４６は、図４に示す回路構成を備えているため、たとえ電源電圧Ｖａが遮断されてもトランジスタＱ１４、Ｑ１５がオンとなり、Ｌレベルの信号を出力することができる。これにより、レベル変換回路４０のトランジスタＱ７、Ｑ８はともにオフとなり、電源線３６からトランジスタＱ９、Ｑ７を介してグランド線３７に流れる貫通電流および電源線３６からトランジスタＱ１０、Ｑ８を介してグランド線３７に流れる貫通電流を阻止することができる。
【００３０】
このとき、レベル変換回路４０の出力はハイインピーダンスとなっており、その出力信号レベルは不定となる。しかしながら、ＮＡＮＤゲート４１は、レベル変換回路４０の出力状態にかかわらずＨレベルに固定された信号を出力するので、回路ブロック３９は固定されたＬレベル（０Ｖ）のデータＤoutを出力することができる。なお、レベルシフト回路３１においては、回路ブロック４８の電源電圧Ｖａが遮断されるため、レベル変換回路４０での貫通電流は発生しない。
【００３１】
以上説明したように、本実施形態のＩＣ２１はレベルシフト回路３０、３１を備えているため、制御回路２８と入出力インターフェース回路２９を電池電圧Ｖｂにより動作させ、データを高速処理する必要のある制御回路２７を電源回路２３で生成した電源電圧Ｖａにより動作させることができる。
【００３２】
レベルシフト回路３０は、スリープモード中遮断される電源電圧Ｖａで動作するデータ入力側の回路ブロック３８と、常時供給される電池電圧Ｖｂで動作するデータ出力側の回路ブロック３９とから構成されている。回路ブロック３８は、回路ブロック３９に設けられたインバータ４３、４４から与えられるスリープ信号ＳＬＰを入力とするＮＯＲゲート４５、４６を備えており、回路ブロック３９は、そのＮＯＲゲート４５、４６の出力信号により制御されるレベル変換回路４０を備えている。
【００３３】
従って、電源電圧Ｖａの遮断中（スリープモード中）、レベル変換回路４０を構成するトランジスタＱ７、Ｑ８をともにオフ状態に維持することができ、貫通電流を阻止することができる。また、レベル変換回路４０の後段にスリープ信号ＳＬＰの反転信号をレベル固定化制御信号とするＮＡＮＤゲート４１を接続したので、レベル変換回路４０の出力が定まらなくてもインバータ４２内部で貫通電流が流れることがなく、出力データＤoutのレベルを固定化することができる。
【００３４】
レベルシフト回路３０は、回路ブロック３８と３９との間に半導体スイッチ回路を備えていないので、電源電圧Ｖａ、Ｖｂの大小関係によらず電源線３５と３６との間で不要な電流パスが生じない。そのため、従来の回路構成に比べ、電池２２の寿命を高めることができる。また、レベル変換回路４０の基本構成にトランジスタを付加していないので、最小動作可能電圧が上昇するという不都合も生じない。
【００３５】
（第２の実施形態）
図５は、本発明の第２の実施形態に係るレベルシフト回路の構成を示しており、既に説明した図１と同一部分には同一符号を付してある。このレベルシフト回路５３は、電源電圧Ｖｂの供給を受けて動作する回路ブロック５４において、レベル固定化回路としてラッチ回路５５を用いている。ラッチ回路５５は、インバータ５６（第１のインバータに相当）と、このインバータ５６の入出力端子間に逆並列に接続されたインバータ５７（第２のインバータに相当）とから構成されている。
【００３６】
この構成によれば、通常動作モードからスリープモードに移行して、レベル変換回路４０の出力がハイインピーダンスになった場合でも、ラッチ回路５５は、スリープモードへの移行直前の保持信号を出力し続けるので、レベルシフト回路５３の出力信号が不定状態とならないように固定化することができる。
【００３７】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１、第２の電源は、それぞれ電池、定電圧電源の何れであってもよい。
本発明の信号出力回路は、第２の電源電圧の供給を受けて動作する第２の回路ブロックに設けられていればよく、その回路形態はインバータに限られない。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態を示すレベルシフト回路の構成図
【図２】レベルシフト回路の構成図
【図３】車載用ＩＣの概略的な機能ブロック構成および当該ＩＣと電源との接続態様を示す図
【図４】ＮＯＲゲートの構成図
【図５】本発明の第２の実施形態を示す図１相当図
【図６】第１の従来技術を示す図１相当図
【図７】第２の従来技術を示す図１相当図
【符号の説明】
【００３９】
２２は電池、２３は電源回路（定電圧電源回路）、３０、５３はレベルシフト回路、３５は電源線（第１の電源線）、３６は電源線（第２の電源線）、３７はグランド線、３８は回路ブロック（第１の回路ブロック）、３９、５４は回路ブロック（第２の回路ブロック）、４０はレベル変換回路、４１はＮＡＮＤゲート（レベル固定化回路、ゲート回路）、４３、４４はインバータ（信号出力回路）、４５はＮＯＲゲート（第１のＣＭＯＳＮＯＲゲート）、４６はＮＯＲゲート（第２のＣＭＯＳＮＯＲゲート）、５５はラッチ回路（レベル固定化回路）、５６はインバータ（第１のインバータ）、５７はインバータ（第２のインバータ）、Ｑ７〜Ｑ１０はＭＯＳトランジスタ（第１〜第４のＦＥＴ）である。
【図１】
2006173889.tif 000003
【図２】
2006173889.tif 000004
【図３】
2006173889.tif 000005
【図４】
2006173889.tif 000006
【図５】
2006173889.tif 000007
【図６】
2006173889.tif 000008
【図７】
2006173889.tif 000009