(57)【要約】【課題】素子不良の発生を防ぐことができて、その上、半導体レーザ素子の信頼性を向上でき、半導体レーザ素子の電気抵抗を下げることができる半導体レーザ素子の製造方法及びその半導体レーザ素子を提供する。【解決手段】レジストパターン２４をエッチング用マスクとして用いるエッチングを行うことにより、Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０の上面上にある誘電体膜を除去して、Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０の上面の全部を露出させる。Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０を除去することによって、Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０の上面に誘電体膜の残留があっても、この誘電体膜の残留をＩｎ０．５Ｇａ０．５Ｐ選択除去層１０と共に除去することができる。【選択図】図１Ｇ
2006203054.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に化合物半導体層を形成する工程と、
上記化合物半導体層上に、複数の層から成って最上層がコンタクト層であるストライプ状のリッジ部を形成する工程と、
上記コンタクト層上に、上記コンタクト層とは材料または組成が異なる選択除去層を形成する工程と、
上記化合物半導体層及び上記選択除去層上に誘電体膜を形成する工程と、
上記誘電体膜上に、上記誘電体膜の上記リッジ部上の部分が露出するようにレジストパターンを形成する工程と、
上記レジストパターンから露出した上記誘電体膜の上記リッジ部上の部分をエッチングで除去することにより、上記選択除去層の上面の全部を露出させる工程と、
上記選択除去層のエッチング速度が上記コンタクト層のエッチング速度よりも速い選択エッチングを行うことにより、上記選択除去層を除去して、上記コンタクト層の上面の全部を露出させる工程と、
上記コンタクト層の上面の全部に接触するリッジ上電極を形成する工程と
を備えたことを特徴とする半導体レーザ素子の製造方法。
【請求項２】
請求項１に記載の半導体レーザ素子の製造方法において、
上記選択除去層上に、上記リッジ部の上記複数の層のうちの少なくとも１つとは材料または組成が異なる保護層を形成する工程を備えたことを特徴とする半導体レーザ素子の製造方法。
【請求項３】
請求項２に記載の半導体レーザ素子の製造方法において、
上記選択除去層と上記保護層とのうちの少なくとも一方は、上記コンタクト層のキャリア濃度よりも小さいキャリア濃度を有する、または、上記コンタクト層の導電型の逆の導電型を有することを特徴とする半導体レーザ素子の製造方法。
【請求項４】
請求項１に記載の半導体レーザ素子の製造方法において、
上記コンタクト層のキャリア濃度を１×１０１９ｃｍ−３以上にし、
上記コンタクト層の層厚を０．３μｍ以下にすることを特徴とする半導体レーザ素子の製造方法。
【請求項５】
請求項１に記載の半導体レーザ素子の製造方法において、
上記コンタクト層の上部のキャリア濃度を１×１０１９ｃｍ−３以上にし、
上記コンタクト層の下部のキャリア濃度を上記コンタクト層の上部のキャリア濃度より小さくすることを特徴とする半導体レーザ素子の製造方法。
【請求項６】
請求項１に記載の半導体レーザ素子の製造方法において、
上記リッジ上電極としてノンアロイ電極を形成することを特徴とする半導体レーザ素子の製造方法。
【請求項７】
請求項１に記載の半導体レーザ素子の製造方法によって製造される半導体レーザ素子であって、
上記リッジ部の両側に形成されたテラス部と、
上記リッジ部と上記テラス部との間に形成された溝部と
を備え、
上記テラス部の最上層は、上記選択除去層の組成と同じ組成を有することを特徴とする半導体レーザ素子。
【請求項８】
請求項２に記載の半導体レーザ素子の製造方法で製造される半導体レーザ素子であって、
上記リッジ部の両側に形成されたテラス部と、
上記リッジ部と上記テラス部との間に形成された溝部と
を備え、
上記テラス部の最上層は、上記選択除去層の組成と同じ組成を有する層上に形成されて上記保護層の組成と同じ組成を有することを特徴とする半導体レーザ素子。
【請求項９】
請求項７または８に記載の半導体レーザ素子において、
上記誘電体膜の上端は上記コンタクト層の下面よりも上記半導体基板から離れていることを特徴とする半導体レーザ素子。
【請求項１０】
請求項７または８に記載の半導体レーザ素子において、
上記テラス部の最上層は、上記コンタクト層のキャリア濃度よりも小さいキャリア濃度を有する、または、上記コンタクト層の導電型の逆の導電型を有することを特徴とする半導体レーザ素子。
【請求項１１】
請求項８に記載の半導体レーザ素子において、
上記選択除去層の組成と同じ組成を有する上記層の層厚と、上記テラス部の最上層の層厚との和が２．０μｍ以下であることを特徴とする半導体レーザ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザ素子の製造方法及びその半導体レーザ素子に関する。
【背景技術】
【０００２】
従来、電流狭窄及び光閉じ込めを効果的に実現できる半導体レーザ素子の構造としてはリッジ導波路型構造が知られている。このリッジ導波路型構造は、半導体基板上の化合物半導体層上に形成されたストライプ状のリッジ部と、このリッジ部の両側方に形成された誘電体膜（埋め込み層）とを備えている。上記リッジ部の上部であるコンタクト層の平坦な上面には、リッジ部に電流注入を行うためのオーミック電極等の通電用電極が接続されている。
【０００３】
このようなリッジ導波路型構造を備えた半導体レーザ素子では、レーザ発振の横モード制御のためには、リッジ部の側面を所定の膜厚の誘電体膜で確実に覆うことが必要である一方、低電流駆動のためには、コンタクト層と通電用電極との接触面積を大きくし、コンタクト層と通電用電極との間の電気抵抗を低く抑えることが必要である。
【０００４】
図１３に、従来のリッジ導波路型の半導体レーザ素子の概略断面図を示す（例えば特許文献１（特開平６−７７５８７号公報）参照。）。
【０００５】
上記半導体レーザ素子は、ｎ−ＧａＡｓ基板１１１１上に順次積層されたｎ−ＡｌＧａＡｓグレイデッドクラッド層１１１２、ｎ−ＡｌＧａＡｓ第１クラッド層１１１３、ｎ−ＡｌＧａＡｓグレイデッドクラッド層１１１４、ｎ−ＡｌＧａＡｓ第２クラッド層１１１５、ｎ−ＡｌＧａＡｓグレイデッドクラッド層１１１６、ＧａＡｓ／ＩｎＧａＡｓ歪み量子井戸活性層１１１７、ｎ−ＡｌＧａＡｓグレイデッドクラッド層１１１８及びｐ−ＩｎＧａＰ第３クラッド層１１１９を備えている。
【０００６】
上記ｐ−ＩｎＧａＰ第３クラッド層１１１９上には、ｐ−ＡｌＧａＡｓグレイデッドクラッド層１１２０、ｐ−ＡｌＧａＡｓ第４クラッド層１１２１、ｐ−ＡｌＧａＡｓグレイデッドクラッド層１１２２及びｐ−ＧａＡｓコンタクト層１１２３から成るストライプ状のリッジ部が形成されている。
【０００７】
また、上記ｐ−ＩｎＧａＰ第３クラッド層１１１９の上面とリッジ部の側面とはＳｉＯ2絶縁膜１１２４で覆われている。そして、上記ｐ−ＧａＡｓコンタクト層１１２３及びＳｉＯ2絶縁膜１１２４上にはｐ側電極１１２５が形成されている。一方、上記ｎ−ＧａＡｓ基板１１１１下にはｎ側電極１１２６が形成されている。
【０００８】
上記ＳｉＯ2絶縁膜１１２４は、ｐ−ＩｎＧａＰ第３クラッド層１１１９及びリッジ部の全てをＳｉＯ2で覆った後、露光工程及びエッチング工程によって、リッジ部の上部であるｐ−ＧａＡｓコンタクト層１１２３上のＳｉＯ2のみを除去して得られる。
【０００９】
上記構成の半導体レーザ素子によれば、ＳｉＯ2絶縁膜１１２４を形成するための露光工程及びエッチング工程は、ｐ−ＧａＡｓコンタクト層１１２３上のＳｉＯ2のみを確実に除去するために、プロセスマージンを考慮して行われている。その結果、上記ＳｉＯ2絶縁膜１１２４がｐ−ＧａＡｓコンタクト層１１２３の上面の縁部も覆ってしまって、ｐ−ＧａＡｓコンタクト層１１２３とｐ側電極１１２５との接触面積がｐ−ＧａＡｓコンタクト層１１２３の上面の面積より小さくなってしまう。つまり、上記リッジ部の上面では、半導体層よりも熱伝導率の悪いＳｉＯ２絶縁膜１１２３で覆われる領域が増えてしまう。したがって、上記半導体レーザ素子では高温動作不良が生じる恐れがあり、信頼性が劣化しているという問題がある。
【００１０】
ところで、近年、半導体レーザ素子に求められる特性として、高次モードが発生しない基本横モード発振がある。この基本横モード発振を図１３の半導体レーザ素子で得るには、リッジ幅を２〜３μｍ以下に制限し、かつ、ｐ−ＧａＡｓコンタクト層１１２３の上面の幅を２〜３μｍ以下に制限する必要がある。
【００１１】
しかしながら、図１３の半導体レーザ素子において、リッジ幅を２〜３μｍ以下に制限し、かつ、ｐ−ＧａＡｓコンタクト層１１２３の上面の幅を２〜３μｍ以下に制限した場合、ｐ−ＧａＡｓコンタクト層１１２３とｐ側電極１１２５との接触面積がさらに小さくなって、半導体レーザ素子の電気抵抗がさらに高くなるという問題が発生してしまう。
【００１２】
この問題を解決できるリッジ導波路型の半導体レーザ素子としては、特許文献２（特開２００３−１１５６３２号公報）に記載されたものがある。
【００１３】
図１４Ａ〜図１４Ｅに、上記特許文献２のリッジ導波路型の半導体レーザ素子の製造工程図を示す。以下、この製造工程図にしたがって特許文献２のリッジ導波路型の半導体レーザ素子の製造方法を説明する。
【００１４】
まず、図１４Ａに示すように、ｎ−ＩｎＰ基板１２０１上に、ｎ−ＩｎＰクラッド層１２０２、ＩｎＧａＡｓＰ活性層１２０３、ｐ−ＩｎＰクラッド層１２０４及びｐ−ＩｎＧａＡｓコンタクト層１２０５を順次積層した後、これらの層に対してｐ−ＩｎＰクラッド層１２０４の一部が残るまでエッチングすることで、リッジ部１２１７を形成する。このリッジ部１２１７の形成に伴って、リッジ部１２１７の両側に溝部１２１８Ａ，１２１８Ｂが形成されると共に、溝部１２１８Ａ，１２１８Ｂの外側（リッジ部１２１７とは反対側）にテラス部２１９Ａ、２１９Ｂを形成している。なお、上記リッジ部１２１７を形成するためのエッチングには、ＳｉＯ２マスク層１２０７を使用している。つまり、上記ＳｉＯ２マスク層１２０７をエッチング用マスクとして用いている。
【００１５】
次に、図１４Ｂに示すように、ＳｉＯ２マスク層１２０７除去後に、ウエハ全面にＳｉＯ２膜よりなる絶縁体層１２０８を形成した後、絶縁体層１２０８の上から、ウエハ全面がなだらかになるようにポジ型のレジスト層１２０９Ａを塗布する。この時、上記溝部１２１８Ａ，１２１８Ｂ内で最も薄いレジスト層厚ｄ１２よりも、リッジ部１２１７の上面上におけるレジスト層厚ｄ１１の方が薄くなるように、レジストの粘性、スピンコート条件を調整する。
【００１６】
次に、上記レジスト層厚さｄ１１のレジスト層１２０９Ａをちょうど完全に除去するためのいわゆるジャスト露光をレジスト層１２０９Ａに施した後、レジスト層１２０９Ａの一部をエッチング除去する。上記ジャスト露光は、図１４Ｃに示す露光用マスク２１０を用いて行う。この時、上記露光用マスク２１０の透過領域下において、リッジ部１２１７の上面以外のレジスト層１２０９Ａはハーフ露光状態となる。このため、現像（エッチング除去）によってリッジ部１２１７の上部の上面上の全てのレジスト層１２０９を完全に除去しても、リッジ部１２１７の上面以外の領域ではレジスト層１２０９Ａが残って、レジストパターン１２０９が得られる。
【００１７】
次に、図１４Ｄに示すように、リッジ部１２１７の上面上の絶縁体層１２０８をエッチングにより除去して、コンタクト層１２０５を露出させる。
【００１８】
その後、図１４Ｅに示すように、コンタクト層１２０５の上面上にｐ側電極１２１２及びパッド電極１２１３を順次形成して、ｎ−ＩｎＰ基板１２０１の裏面を研磨した後、ｎ−ＩｎＰ基板１２０１下にｎ側電極１２１４を形成すると、リッジ導波路型半導体レーザウエハの積層構造が完成する。なお、上記ｐ側電極１２１２及びｎ側電極１２１４の材料にはＡｕ（金）を用いる。
【００１９】
このような製造方法では、コンタクト層１２０５の上面の全てを露出させた状態で、ｐ側電極１２１２を形成するので、コンタクト層１２０５とｐ側電極１２１２との接触面積は図１３の半導体レーザ素子よりも大きくなる。したがって、上記特許文献２のリッジ導波路型の半導体レーザ素子は、図１３の半導体レーザ素子よりも電気抵抗を下げることができる。
【００２０】
ところで、上記特許文献２のリッジ導波路型の半導体レーザ素子の製造方法では、図１４Ｂの拡大図である図１５Ａに示すレジスト層厚ｄ１１には再現ばらつきがあること、及び、レジスト層１２０９Ａの現像除去量にも再現ばらつきがあることから、コンタクト層１２０５上のレジスト層１２０９Ａを確実に現像により完全除去するには、コンタクト層１２０５上のレジスト層１２０９Ａのみを現像除去する露光条件よりも強い露光条件で露光した後、現像する必要がある。
【００２１】
しかしながら、上記コンタクト層１２０５上のレジスト層１２０９Ａのみを現像除去する露光条件よりも強い露光条件で露光した後、現像を行うと、レジスト層１２０９Ａの現像後の図１４Ｃの拡大図である図１５Ｂに示すように、レジスト層１２０９Ａの現像後には、コンタクト層１２０５上にある絶縁体層１２０８だけでなく、コンタクト層１２０５の側方にある絶縁体層１２０８も露出する。つまり、上記レジスト層１２０９Ａの現像後には、絶縁体層１２０８に関して基板１２０１の表面に略平行な部分だけでなく、絶縁体層１２０８に関して基板１２０１の表面に対して傾斜する部分も露出する。
【００２２】
図１５Ｂに示すような状態にした後、コンタクト層１２０５の上面を露出させるためのエッチングを行った場合、そのエッチングは、図１５Ｃに示すように、絶縁体層１２０８の上面からだけでなく、絶縁体層１２０８の側面からも進行する。このため、上記絶縁体層１２０８のエッチング時間が長い場合、図１５Ｅで示すように、絶縁体層１２０８のエッチング境界（図１５Ｅの「絶縁体層の開口部境界」）がクラッド層１２０４に達することがあり、次工程で形成するｐ側電極１１２５がコンタクト層１２０５のみならずクラッド層１２０４にも付着することがある。上記ｐ側電極１１２５がクラッド層１２０４に付着すると、ｐ側電極１１２５の材料であるＡｕがクラッド層１２０４に拡散して、レーザ素子特性が悪化するという問題が発生してしまう。
【００２３】
特に、上記クラッド層は構成元素としてＰ（燐）を含むので、Ａｕが拡散しやすく、時間の経過とともに発光領域までＡｕが拡散する。このＡｕが拡散した領域では光吸収が増大するため、発振効率の低下が生じる。したがって、ｐ側電極１１２５がクラッド層１２０４にも付着すると、半導体レーザ素子の素子寿命が低下するという問題が生じてしまう。つまり、半導体レーザ素子の信頼性が低いという問題がある。
【００２４】
上記問題を回避するためには、コンタクト層１２０５の上面上の絶縁体層１２０８をエッチング除去する時間を必要最低限のエッチング時間にして、図１５Ｄで示す状態にするのが好ましい。つまり、上記コンタクト層１２０５の上面上の絶縁体層１２０８が完全に除去され、かつ、絶縁体層１２０８のエッチング境界（図１５Ｄの「絶縁体層の開口部境界」）がコンタクト層１２０５の側面内に位置する状態が望ましい。
【００２５】
しかしながら、実際には露光工程及び現像工程の再現ばらつきが存在し、必要最低限のエッチング時間に設定した場合、上記再現ばらつきにより、図１５Ｆで示すように、コンタクト層１２０５の上面上に絶縁体層１２０８の薄膜が残ることがある。この薄膜の厚みが０．０５μｍ以下であった場合、エッチング後にウエハ表面を顕微鏡観察しても、コンタクト層１２０５の上面上に絶縁体層１２０８の薄膜が残っていることを確認するのが難しい。
【００２６】
したがって、上記コンタクト層１２０５の上面上に絶縁体層１２０８の薄膜が残っている状態でｐ側電極１１２５が形成されてしまう結果、製造された半導体レーザ素子は、電流注入ができず、レーザ発振できない不良素子となる問題が生じてしまう。
【００２７】
以上より、上記絶縁体層１２０８のエッチング工程では、絶縁体層１２０８のエッチング境界をコンタクト層１２０５の側面内に位置させ、かつ、コンタクト層１２０５の上面上にある絶縁体層１２０８が確実にエッチング除去されるように、エッチング制御することが難しいという問題がある。
【特許文献１】特開平６−７７５８７号公報
【特許文献２】特開２００３−１１５６３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
そこで、本発明の課題は、素子不良の発生を防ぐことができて、その上、半導体レーザ素子の信頼性を向上でき、半導体レーザ素子の電気抵抗を下げることができる半導体レーザ素子の製造方法及びその半導体レーザ素子を提供することにある。
【課題を解決するための手段】
【００２９】
上記課題を解決するため、第１の発明の半導体レーザ素子の製造方法は、
半導体基板上に化合物半導体層を形成する工程と、
上記化合物半導体層上に、複数の層から成って最上層がコンタクト層であるストライプ状のリッジ部を形成する工程と、
上記コンタクト層上に、上記コンタクト層とは材料または組成が異なる選択除去層を形成する工程と、
上記化合物半導体層及び上記選択除去層上に誘電体膜を形成する工程と、
上記誘電体膜上に、上記誘電体膜の上記リッジ部上の部分が露出するようにレジストパターンを形成する工程と、
上記レジストパターンから露出した上記誘電体膜の上記リッジ部上の部分をエッチングで除去することにより、上記選択除去層の上面を露出させる工程と、
上記選択除去層のエッチング速度が上記コンタクト層のエッチング速度よりも速い選択エッチングを行うことにより、上記選択除去層を除去して、上記コンタクト層の上面の全部を露出させる工程と、
上記コンタクト層の上面の全部に接触するリッジ上電極を形成する工程と
を備えたことを特徴としている。
【００３０】
上記構成の半導体レーザ素子の製造方法によれば、上記コンタクト層上に形成された選択除去層を選択エッチングで除去することによって、選択エッチング上に誘電体膜の残留があったとしても、この誘電体膜の残留が選択除去層と共に確実に除去されるので、誘電体膜の残留による素子不良の発生を確実に防ぐことができる。
【００３１】
また、上記誘電体膜の残留を確実に除去できるので、誘電体膜のリッジ部上の部分をエッチングで除去する時間を必要最小限にすることができる。したがって、上記誘電体膜のリッジ部側方の部分が過剰にエッチングされなくなり、リッジ部の側面の大部分を誘電体膜で確実に覆うことができる。よって、上記リッジ部の最下層が例えばクラッド層であっても、そのクラッド層の側面を誘電体膜で確実に覆うことができる。その結果、上記リッジ上電極の構成元素の例えばＡｕがリッジ部内に拡散するのを誘電体膜で防げるから、素子寿命の低下を防ぐことができる。つまり、半導体レーザ素子の信頼性を向上させることができる。
【００３２】
また、上記コンタクト層の上面の全部に接触するリッジ上電極を形成することによって、コンタクト層とリッジ上電極との接触面積が大きくなるから、半導体レーザ素子の電気抵抗を低減できる。
【００３３】
また、上記リッジ部の側面の大部分を誘電体膜で確実に覆えるから、半導体レーザ素子の電流狭窄及び光閉じ込めを効果的に行え、半導体レーザ素子の横モード制御を向上させることができる。
【００３４】
上記リッジ部を形成する工程と、選択除去層を形成する工程とは、同時に行うことが好ましいが、別々に行っても良い。つまり、上記リッジ部と選択除去層とを同一工程で一度に形成するのが好ましいが、リッジ部と選択除去層とを別工程で形成しても良い。
【００３５】
また、上記選択除去層の材料で半導体材料であることが好ましい。
【００３６】
一実施形態の半導体レーザ素子の製造方法では、上記選択除去層上に、上記リッジ部の上記複数の層のうちの少なくとも１つとは材料または組成が異なる保護層を形成する工程を備える。
【００３７】
上記実施形態の半導体レーザ素子の製造方法によれば、上記保護層は、リッジ部の複数の層のうちの少なくとも１つとは材料または組成が異なるので、リッジ部を形成するためのエッチャントでエッチングされない。つまり、上記リッジ部の形成時に保護層が除去されるのを防ぐことができる。したがって、上記保護層を選択除去層上に形成することによって、リッジ部を形成するためのエッチャントでエッチングされる材料を選択除去層の材料として用いることができる。その結果、上記選択除去層の材料の選択範囲を広げることができる。
【００３８】
上記リッジ部を形成する工程と、選択除去層を形成する工程と、保護層を形成する工程とは、同時に行うことが好ましいが、別々に行っても良い。つまり、上記リッジ部と選択除去層と保護層とを同一工程で一度に形成するのが好ましいが、リッジ部と選択除去層と保護層とを別工程で形成しても良い。
【００３９】
また、上記保護層の材料は半導体材料であることが好ましい。
【００４０】
一実施形態の半導体レーザ素子の製造方法では、上記選択除去層と上記保護層とのうちの少なくとも一方は、上記コンタクト層のキャリア濃度よりも小さいキャリア濃度を有する、または、上記コンタクト層の導電型の逆の導電型を有する。
【００４１】
上記実施形態の半導体レーザ素子の製造方法によれば、上記選択除去層と保護層とのうちの少なくとも一方は、コンタクト層のキャリア濃度よりも小さいキャリア濃度を有する、または、コンタクト層の導電型の逆の導電型を有することによって、コンタクト層近傍におけるコンタクト層の導電型のドーパント総量が少なくなる。したがって、上記半導体レーザ素子作製プロセス上の熱履歴による上記ドーパントの拡散を防止する。その結果、上記ドーパントの拡散によるしきい値増大や温度特性低下を防止することができる。
【００４２】
一実施形態の半導体レーザ素子の製造方法では、
上記コンタクト層のキャリア濃度を１×１０１９ｃｍ−３以上にし、
上記コンタクト層の層厚を０．３μｍ以下にする。
【００４３】
上記実施形態の半導体レーザ素子の製造方法によれば、上記コンタクト層のキャリア濃度を１×１０１９ｃｍ−３以上とすることによって、半導体レーザ素子の電気抵抗を低減することができる。
【００４４】
また、上記コンタクト層の層厚を０．３μｍ以下とすることによって、コンタクト層のドーパント総量を制限し、コンタクト層のドーパントの拡散を防止することができる。
【００４５】
また、上記コンタクト層上に選択除去層を形成していることによって、コンタクト層の層厚を０．３μｍ以下と薄くしても、誘電体膜の上端がコンタクト層の下面よりも下側に位置するのを防ぐことができる。つまり、上記誘電体膜の上端をコンタクト層の下面よりも上側に位置させるエッチング制御は容易である。
【００４６】
一実施形態の半導体レーザ素子の製造方法では、
上記コンタクト層の上部のキャリア濃度を１×１０１９ｃｍ−３以上にし、
上記コンタクト層の下部のキャリア濃度を上記コンタクト層の上部のキャリア濃度より小さくする。
【００４７】
上記実施形態の半導体レーザ素子の製造方法によれば、上記コンタクト層の上部のキャリア濃度を１×１０１９ｃｍ−３以上とし、コンタクト層の下部のキャリア濃度をコンタクト層の上部のキャリア濃度より小さくすることによって、コンタクト層内のドーパント総量を制限し、ドーパントの拡散を防止することができる。したがって、上記ドーパントの拡散によるしきい値増大や温度特性低下を防止することができる。
【００４８】
一実施形態の半導体レーザ素子の製造方法では、上記リッジ上電極としてノンアロイ電極を形成する。
【００４９】
上記実施形態の半導体レーザ素子の製造方法によれば、上記リッジ上電極としてノンアロイ電極を形成するので、誘電体膜エッチング除去時に誘電体膜の開口部位置がコンタクト層下面よりも下側になった場合においても、ノンアロイ電極の構成元素の例えばＡｕがリッジ部内に拡散する量を低減することができる。
【００５０】
第２の発明の半導体レーザ素子は、
上記第１の発明の半導体レーザ素子の製造方法で製造される半導体レーザ素子であって、
上記リッジ部の両側に形成されたテラス部と、
上記リッジ部と上記テラス部との間に形成された溝部と
を備え、
上記テラス部の最上層は、上記選択除去層の組成と同じ組成を有することを特徴としている。
【００５１】
上記構成の半導体レーザ素子を製造する場合、上記コンタクト層上に形成した選択除去層を選択エッチングで除去するので、選択エッチング上に誘電体膜の残留があったとしても、この誘電体膜の残留が選択除去層と共に確実に除去される。したがって、上記誘電体膜の残留による素子不良の発生を確実に防ぐことができる。
【００５２】
また、上記誘電体膜の残留を確実に除去できるので、誘電体膜のリッジ部上の部分をエッチングで除去する時間を必要最小限にすることができる。したがって、上記誘電体膜のリッジ部側方の部分が過剰にエッチングされなくなり、リッジ部の側面の大部分を誘電体膜で確実に覆うことができる。よって、上記リッジ部の最下層が例えばクラッド層であっても、そのクラッド層の側面を誘電体膜で確実に覆うことができる。その結果、上記リッジ上電極の構成元素の例えばＡｕがリッジ部内へ拡散するのを誘電体膜で防げるから、素子寿命の低下を防ぐことができる。つまり、半導体レーザ素子の信頼性を向上させることができる。
【００５３】
また、上記コンタクト層の上面の全部に接触するリッジ上電極を形成することによって、コンタクト層とリッジ上電極との接触面積が大きくなるから、半導体レーザ素子の電気抵抗を低減できる。
【００５４】
また、上記リッジ部の側面の大部分を誘電体膜で確実に覆えるから、半導体レーザ素子の電流狭窄及び光閉じ込めを効果的に行え、半導体レーザ素子の横モード制御を向上させることができる。
【００５５】
第３の発明の半導体レーザ素子では、
上記第１の発明の一実施形態の半導体レーザ素子の製造方法で製造される半導体レーザ素子であって、
上記リッジ部の両側に形成されたテラス部と、
上記リッジ部と上記テラス部との間に形成された溝部と
を備え、
上記テラス部の最上層は、上記選択除去層の組成と同じ組成を有する層上に形成されて上記保護層の組成と同じ組成を有する。
【００５６】
上記構成の半導体レーザ素子を製造する場合、上記コンタクト層上に形成した選択除去層を選択エッチングで除去するので、選択エッチング上に誘電体膜の残留があったとしても、この誘電体膜の残留が選択除去層と共に確実に除去される。したがって、上記誘電体膜の残留による素子不良の発生を確実に防ぐことができる。
【００５７】
また、上記誘電体膜の残留を確実に除去できるので、誘電体膜のリッジ部上の部分をエッチングで除去する時間を必要最小限にすることができる。したがって、上記誘電体膜のリッジ部側方の部分が過剰にエッチングされなくなり、リッジ部の側面の大部分を誘電体膜で確実に覆うことができる。よって、上記リッジ部の最下層が例えばクラッド層であっても、そのクラッド層の側面を誘電体膜で確実に覆うことができる。その結果、上記リッジ上電極の構成元素のＡｕがリッジ部内へ拡散するのを誘電体膜で防げるから、素子寿命の低下を防ぐことができる。つまり、半導体レーザ素子の信頼性を向上させることができる。
【００５８】
また、上記コンタクト層の上面の全部に接触するリッジ上電極を形成することによって、コンタクト層とリッジ上電極との接触面積が大きくなるから、半導体レーザ素子の電気抵抗を低減できる。
【００５９】
また、上記リッジ部の側面の大部分を誘電体膜で確実に覆えるから、半導体レーザ素子の電流狭窄及び光閉じ込めを効果的に行え、半導体レーザ素子の横モード制御を向上させることができる。
【００６０】
一実施形態の半導体レーザ素子では、上記誘電体膜の上端は上記コンタクト層の下面よりも上記半導体基板から離れている。
【００６１】
上記実施形態の半導体レーザ素子を製造する場合、上記誘電体膜の上端はコンタクト層の下面よりも半導体基板から離れているから、つまり、上記誘電体膜の上端はコンタクト層の下面よりも上側に位置するから、リッジ部におけるコンタクト層の下面より半導体基板側の部分内にリッジ上電極の構成元素の例えばＡｕが拡散するのをより確実に防止することができる。
【００６２】
一実施形態の半導体レーザ素子では、上記テラス部の最上層は、上記コンタクト層のキャリア濃度よりも小さいキャリア濃度を有する、または、上記コンタクト層の導電型の逆の導電型を有する。
【００６３】
上記実施形態の半導体レーザ素子によれば、上記テラス部の最上層は、コンタクト層のキャリア濃度よりも小さいキャリア濃度を有する、または、コンタクト層の導電型の逆の導電型を有するので、テラス部上の誘電体膜が剥がれたとしても、テラス部を経由する無効電流を低減することができる。
【００６４】
一実施形態の半導体レーザ素子では、上記選択除去層の組成と同じ組成を有する上記層の層厚と、上記テラス部の最上層の層厚との和が２．０μｍ以下である。
【００６５】
上記実施形態の半導体レーザ素子を例えばロウ材で実装した場合、上記選択除去層の組成と同じ組成を有する上記層の層厚と、テラス部の最上層の層厚との和が２．０μｍ以下であるから、リッジ部へのロウ材の這い上がりを確保することができる。つまり、上記リッジ部近傍の例えばＡｕメッキに対する例えばロウ材の密着性を向上させることができる。したがって、上記半導体レーザ素子の放熱性を向上させることができる。
【発明の効果】
【００６６】
第１の発明の半導体レーザ素子の製造方法は、コンタクト層上に形成された選択除去層を選択エッチングで除去することによって、選択エッチング上に誘電体膜の残留があったとしても、この誘電体膜の残留が選択除去層と共に確実に除去されるので、誘電体膜の残留による素子不良の発生を確実に防ぐことができる。
【００６７】
また、上記誘電体膜の残留を確実に除去できるので、誘電体膜のリッジ部上の部分をエッチングで除去する時間を必要最小限にすることができる。したがって、上記誘電体膜のリッジ部側方の部分が過剰にエッチングされなくなり、リッジ部の側面の大部分を誘電体膜で確実に覆うことができる。よって、上記リッジ部の最下層が例えばクラッド層であっても、そのクラッド層の側面を誘電体膜で確実に覆うことができる。その結果、リッジ上電極の構成元素の例えばＡｕがリッジ部内に拡散するのを誘電体膜で防げるから、素子寿命の低下を防ぐことができる。つまり、半導体レーザ素子の信頼性を向上させることができる。
【００６８】
また、上記コンタクト層の上面の全部に接触するリッジ上電極を形成することによって、コンタクト層とリッジ上電極との接触面積が大きくなるから、半導体レーザ素子の電気抵抗を低減できる。
【００６９】
また、上記リッジ部の側面の大部分を誘電体膜で確実に覆えるから、半導体レーザ素子の電流狭窄及び光閉じ込めを効果的に行え、半導体レーザ素子の横モード制御を向上させることができる。
【００７０】
第２の発明の半導体レーザ素子は、製造時、コンタクト層上に形成した選択除去層を選択エッチングで除去するので、選択エッチング上に誘電体膜の残留があったとしても、この誘電体膜の残留が選択除去層と共に確実に除去される。したがって、上記誘電体膜の残留による素子不良の発生を確実に防ぐことができる。
【００７１】
また、上記誘電体膜の残留を確実に除去できるので、誘電体膜のリッジ部上の部分をエッチングで除去する時間を必要最小限にすることができる。したがって、上記誘電体膜のリッジ部側方の部分が過剰にエッチングされなくなり、リッジ部の側面の大部分を誘電体膜で確実に覆うことができる。よって、上記リッジ部の最下層が例えばクラッド層であっても、そのクラッド層の側面を誘電体膜で確実に覆うことができる。その結果、リッジ上電極の構成元素の例えばＡｕがリッジ部内へ拡散するのを誘電体膜で防げるから、素子寿命の低下を防ぐことができる。つまり、半導体レーザ素子の信頼性を向上させることができる。
【００７２】
また、上記コンタクト層の上面の全部に接触するリッジ上電極を形成することによって、コンタクト層とリッジ上電極との接触面積が大きくなるから、半導体レーザ素子の電気抵抗を低減できる。
【００７３】
また、上記リッジ部の側面の大部分を誘電体膜で確実に覆えるから、半導体レーザ素子の電流狭窄及び光閉じ込めを効果的に行え、半導体レーザ素子の横モード制御を向上させることができる。
【００７４】
第３の発明の半導体レーザ素子は、製造時、上記コンタクト層上に形成した選択除去層を選択エッチングで除去するので、選択エッチング上に誘電体膜の残留があったとしても、この誘電体膜の残留が選択除去層と共に確実に除去される。したがって、上記誘電体膜の残留による素子不良の発生を確実に防ぐことができる。
【００７５】
また、上記誘電体膜の残留を確実に除去できるので、誘電体膜のリッジ部上の部分をエッチングで除去する時間を必要最小限にすることができる。したがって、上記誘電体膜のリッジ部側方の部分が過剰にエッチングされなくなり、リッジ部の側面の大部分を誘電体膜で確実に覆うことができる。よって、上記リッジ部の最下層が例えばクラッド層であっても、そのクラッド層の側面を誘電体膜で確実に覆うことができる。その結果、リッジ上電極の構成元素のＡｕがリッジ部内へ拡散するのを誘電体膜で防げるから、素子寿命の低下を防ぐことができる。つまり、半導体レーザ素子の信頼性を向上させることができる。
【００７６】
また、上記コンタクト層の上面の全部に接触するリッジ上電極を形成することによって、コンタクト層とリッジ上電極との接触面積が大きくなるから、半導体レーザ素子の電気抵抗を低減できる。
【００７７】
また、上記リッジ部の側面の大部分を誘電体膜で確実に覆えるから、半導体レーザ素子の電流狭窄及び光閉じ込めを効果的に行え、半導体レーザ素子の横モード制御を向上させることができる。
【発明を実施するための最良の形態】
【００７８】
後述する実施形態においてはＡｌＧａＩｎＰ系の赤色半導体レーザ素子について説明するが、本発明が赤色半導体レーザ素子の製造方法及びその製造方法に特に限定されるものではない。
【００７９】
また、後述する実施形態では、リッジ部での電流狭窄、光閉じ込めを誘電体膜で行っているが、その誘電体膜と同機能があれば、誘電体膜以外の膜でリッジ部での電流狭窄、光閉じ込めを行っても良い。例えば誘電体膜の代わりに絶縁膜を用いても良い。
【００８０】
以下、実施形態により本発明を具体的に説明するが、本発明は以下の実施形態に限定されるものではない。
【００８１】
（第１実施形態）
図１Ａ〜図１Ｌに、本発明の第１実施形態による半導体レーザ素子の製造方法の製造工程図を示す。
【００８２】
上記半導体レーザ素子の製造方法では、まず、図１Ａに示すように、厚さ３００〜３５０μｍのｎ−ＧａＡｓ基板１Ａ上に、厚さ２．０μｍのｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第１クラッド層２、量子井戸活性層３、厚さ０．２〜０．３μｍのｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第２クラッド層４、厚さ５０Åのｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ａ、厚さ０．０３μｍのｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ａ、厚さ０．４μｍのｐ−ＧａＡｓコンタクト層７Ａ、及び、厚さ０．０６μｍのｐ−Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０Ａを順次積層する。このｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第１クラッド層２からｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５までの層が化合物半導体層の一例を構成している。
【００８３】
上記第１クラッド層２及び第２クラッド層４は、量子井戸活性層３よりも大きい禁制帯の半導体で構成され、量子井戸活性層３にキャリア及び光を閉じ込めるために設けられる。
【００８４】
上記量子井戸活性層３は、閉じ込められるキャリアである電子及び正孔を発光再結合し、この発光再結合によって発生するレーザ光を増幅して外方へ出力可能に構成される。具体的には、上記量子井戸活性層３は、複数のＩｎ０．５Ｇａ０．５Ｐウエル層と、複数の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐバリア層と、複数の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐガイド層とで構成されている。上記Ｉｎ０．５Ｇａ０．５Ｐウエル層の各厚みを８０Åに設定し、（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐバリア層の各厚さ５０Åを設定し、（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐガイド層の各厚みを厚さ３００Åに設定する。
【００８５】
上記中間層６Ａは、禁制帯が異なる第３クラッド層１４Ａとコンタクト層７Ａとの間に生じる障壁を緩和する。すなわち、上記中間層６Ａは、第３クラッド層１４Ａとコンタクト層７Ａとの間における禁制帯の不連続性を緩衝する。これにより、上記コンタクト層７Ａから中間層６Ａを介して第３クラッド層１４Ａに確実に動作電流が流れるようになっている。
【００８６】
上記コンタクト層７Ａは、ｐ側電極３１（図１Ｊ参照）に対してオーミック接触できるように、ｐ−ＧａＡｓ層で形成されている。
【００８７】
上記選択除去層１０Ａは、コンタクト層７Ａに対してエッチングが進行しない選択エッチャントでエッチングされる半導体層で構成されている。つまり、上記コンタクト層７Ａは上記選択エッチャントでエッチングできず、かつ、選択除去層１０Ａは上記選択エッチャントでエッチングできるように、選択除去層１０Ａの材料が選択されている。上記選択エッチャントとしてはＨＣｌ系エッチャントがある。このＨＣｌ系エッチャントのエッチングは、ｐ−ＧａＡｓコンタクト層７Ａに対してほとんど進行しない一方、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０Ａに対して進行する。
【００８８】
上記第３クラッド層１４Ａは、第２クラッド層４と同様に、量子井戸活性層３に光を閉じ込めるために禁制帯が量子井戸活性層３よりも大きい半導体で構成される。
【００８９】
次に、上記選択除去層１０Ａ上にＣＶＤ法を用いてＳｉＯ２膜を形成し、さらに、そのＳｉＯ２膜をフォトリソグラフィ法で成形して、図１Ｂに示すＳｉＯ２パターン２３を得る。
【００９０】
上記ＳｉＯ２パターン２３は、後工程でリッジ部１１（図１Ｄ参照）を形成するための領域上に幅１．５〜３μｍのＳｉＯ２ストライプと、ＳｉＯ２ストライプの両側に幅１９μｍ程度の開口部とを有している。
【００９１】
次に、上記ＳｉＯ２パターン２３の上記開口部下の領域に、第３クラッド層１４Ａが０．１μｍ厚程度残るようにドライエッチングを行って、図１Ｃに示すように、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｂ、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６、ｐ−ＧａＡｓコンタクト層７Ｂ及びｐ−Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０Ｂを得る。
【００９２】
次に、リン酸系エッチャント、例えば７０℃の熱リン酸により、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｂのエッチングを行う。上記リン酸系エッチャントでは、ｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５はエッチングされないため、深さ方向のエッチングはｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５で止まる。これにより、上記エッチング停止層５上に、図１Ｄに示すように、幅１．５〜３μｍのストライプ状のリッジ部１１が形成される。また、上記リッジ部１１の両側には、溝部１３を隔ててストライプ状のテラス部１２が形成される。
【００９３】
上記リッジ部１１は、ｐ−ＧａＡｓコンタクト層７、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６及びｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４から成っている。上記リッジ部１１上にはｐ−Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０が残っている。
【００９４】
上記テラス部１２は、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０Ｃ、ｐ−ＧａＡｓコンタクト層７Ｃ、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｃ及びｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｃから成っている。また、一方のテラス部１２と他方のテラス部１２との間の距離Ｗｔは４０μｍに設定されている。
【００９５】
次に、図１Ｅに示すように、ウエハ全面上に膜厚０．２μｍの誘電体膜２１Ａを形成した後、ウエハ全面にレジストを塗布して、ポジ型のレジスト層２４Ａを誘電体膜２１Ａ上に形成する。
【００９６】
上記レジスト層２４Ａを形成する時、リッジ部１１とテラス部１２とが溝部１３を挟んでいるので、レジスト層２４Ａで容易に埋めて、ウエハ全体を容易になだらかにできる。
【００９７】
また、上記レジスト層２４Ａを形成する時、溝部１３内で最も薄いレジスト層厚ｄ２よりも、リッジ部１１上のレジスト層厚ｄ１の方が薄くなるように、レジストの粘性、スピンコート条件を調整する。
【００９８】
次に、上記レジスト層２４Ａを、図１Ｆに示すように、露光用マスク２７で露光した後、レジスト層２４Ａに対して現像を行って、レジストパターン２４を形成し、リッジ部１１上の誘電体膜２１Ａを露出させる。
【００９９】
次に、上記レジストパターン２４をエッチング用マスクとして用いて、Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０の上面（基板１Ａとは反対側の表面）上にある誘電体膜２１Ａをバッファードフッ酸でエッチング除去して、図１Ｇに示すように、誘電体膜２１を形成し、Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０の上面を露出させる。このＩｎ０．５Ｇａ０．５Ｐ選択除去層１０の上面は実質的に平坦であれば良い。
【０１００】
上記バッファードフッ酸のエッチング除去で形成した誘電体膜２１の開口部境界２２はｐ−ＧａＡｓコンタクト層７の側面内に位置している。
【０１０１】
次に、ＨＣｌ系エッチャントにより、図１Ｈに示すように、リッジ部１１の上部のＩｎ０．５Ｇａ０．５Ｐ選択除去層１０をエッチング除去し、ｐ−ＧａＡｓコンタクト層７の上面の全部を露出させる。
【０１０２】
上記ＨＣｌ系エッチャントでは、ｐ−ＧａＡｓコンタクト層７のエッチングは進行しないので、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０のみを除去することができる。
【０１０３】
また、上記ＨＣｌエッチャントでは、誘電体膜２１のエッチングも進行しないので、誘電体膜２１の開口部境界２２はｐ−ＧａＡｓコンタクト層７の側面内に位置したままである。
【０１０４】
また、上記Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０上に部分的に誘電体膜２１Ａの残留があった場合においても、Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０を除去することにより、その誘電体膜２１Ａの残留はＩｎ０．５Ｇａ０．５Ｐ選択除去層１０と共に除去されるので、ｐ−ＧａＡｓコンタクト層７を完全に露出させることができる。
【０１０５】
また、上記Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０を除去しても、テラス部１２の上部であるＩｎ０．５Ｇａ０．５Ｐ選択除去層１０Ｃはレジストパターン２４で覆われているので除去されずに残ることになるが、半導体レーザ素子形成後、テラス部１２には電流は流さないため、テラス部１２のｐ−ＧａＡｓコンタクト層７Ｃを露出させる必要はない。よって、上記テラス部１２にＩｎ０．５Ｇａ０．５Ｐ選択除去層１０Ｃを残しても良く、テラス部１２にＩｎ０．５Ｇａ０．５Ｐ選択除去層１０Ｃを残す方が半導体レーザ素子形成は容易である。
【０１０６】
次に、図１Ｉに示すように、誘電体膜エッチング除去時のレジストパターン２４を残した状態のウエハ全面にＡｕＺｎ層３１Ａを膜厚４００〜３０００Åで蒸着する。
【０１０７】
次に、上記レジストパターン２４上のＡｕＺｎ層３１Ａをリフトオフ法で除去すると、図１Ｊに示すように、ＡｕＺｎから成るストライプ状のｐ側電極３１がｐ−ＧａＡｓコンタクト層７上に形成される。
【０１０８】
次に、上記ウエハの全表面に、Ｍｏを膜厚３００〜２０００Åで蒸着した後、さらに、Ａｕを膜厚５００〜３０００Åで蒸着する。これにより、図１Ｋに示すように、Ｍｏ膜とＡｕ膜とから成るｐ側電極３２が形成される。このｐ側電極３２がリッジ上電極の一例である。
【０１０９】
次に、上記ｐ側電極３２上に、図１Ｌに示すように、厚さ０．５〜５．０μｍのＡｕメッキ３５を形成する。このＡｕメッキ３５がリッジ部１１を覆うので、リッジ部１１を保護できると共に、発光領域であるリッジ部１１の放熱性を向上させることができる。
【０１１０】
上記Ａｕメッキ形成方法としては、例えば、ｐ側電極３２をメッキ用下地電極とする電解Ａｕメッキで形成する方法がある。より詳しくは、上記電解Ａｕメッキでは、フォトリソグラフィ技術でｐ側電極３２上にレジストパターン（図示せず）を形成した後、ウエハ端のｐ側電極３２が露出する部分に給電することによると、Ａｕから成る膜厚０．５〜５．０μｍのメッキ電極３５が得られる。
【０１１１】
上記レジストパターンは、半導体レーザウエハを半導体レーザ素子に分割するための分割部分を覆っている。これにより、上記分割部分上にはメッキ電極３５が形成されないから、後工程において、半導体レーザウエハを半導体レーザ素子に容易に分割することができる。
【０１１２】
次に、上記レジストパターンを除去した後、ｎ−ＧａＡｓ基板１Ａの下面（リッジ部１１とは反対側の表面）に対して基板研磨を行って、半導体レーザ素子分割に適したウエハ厚（５０〜１３０μｍ厚）のｎ−ＧａＡｓ基板１を得る。
【０１１３】
最後に、上記ｎ−ＧａＡｓ基板１の下面にｎ側電極３４を形成して、リッジ導波路型半導体レーザウエハの積層構造が完成する。
【０１１４】
図２に、上記半導体レーザウエハを分割して得られる半導体レーザ素子の概略断面図を示す。また、図３に、上記半導体レーザ素子の概略斜視図を示す。
【０１１５】
本実施形態の半導体レーザ素子の製造方法によれば、図１Ｇ，図１Ｈに示すように、リッジ部１１上にＩｎ０．５Ｇａ０．５Ｐ選択除去層１０を形成するので、Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０上に誘電体膜２１Ａが残留しても、その残留している誘電体膜２１ＡをＩｎ０．５Ｇａ０．５Ｐ選択除去層１０と共に再現性良く確実に除去できる。したがって、上記誘電体膜２１Ａの残留による、リッジ部１１に電流が注入できなくなる素子不良を回避することができる。
【０１１６】
また、上記Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０を除去するためのエッチャントではｐ−ＧａＡｓコンタクト層７がエッチングされないので、Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０のみを確実に選択エッチングすることができる。
【０１１７】
また、上記Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０上に誘電体膜２１Ａが残留しても、その残留している誘電体膜２１ＡをＩｎ０．５Ｇａ０．５Ｐ選択除去層１０と共に再現性良く確実に除去できるから、Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０上にある誘電体膜２１Ａを除去するためのエッチング時間を必要最小限にして、リッジ部１１の側方にある誘電体膜２１Ａのエッチング量を少なくすることができる。したがって、上記Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０上にある誘電体膜２１Ａの除去に伴って形成される誘電体膜２１の開口部境界２２をｐ−ＧａＡｓコンタクト層７の側面に容易かつ確実に位置させることができる。つまり、上記ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４の側面が誘電体膜２１から露出するのを容易かつ確実に防ぐことができる。その結果、上記ＡｕＺｎ層３１Ａがｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４の側面に付着せず、ＡｕＺｎ層３１ＡのＡｕがｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４に拡散しないので、半導体レーザ素子の信頼性を向上させることができる。
【０１１８】
また、上記ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４の側面が誘電体膜２１から露出するのを防ぐことによって、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４の側面を誘電体膜２１で覆えるから、半導体レーザ素子の電流狭窄及び光閉じ込めを効果的に行え、半導体レーザ素子の横モード制御を向上させることができる。
【０１１９】
また、上記Ｉｎ０．５Ｇａ０．５Ｐ選択除去層１０を除去することによって、ｐ−ＧａＡｓコンタクト層７の上面の全部を確実かつ容易に露出させることができる。したがって、上記ｐ側電極３１とｐ−ＧａＡｓコンタクト層７との接触面積を広げて、半導体レーザ素子の電気抵抗を下げることができる。
【０１２０】
（第２実施形態）
図４Ａ〜図４Ｏに、本発明の第２実施形態による半導体レーザ素子の製造方法の製造工程図を示す。
【０１２１】
上記半導体レーザ素子の製造方法では、まず、図４Ａに示すように、厚さ３００〜３５０μｍのｎ−ＧａＡｓ基板１Ａ上に、厚さ２．０μｍのｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第１クラッド層２、量子井戸活性層３、厚さ０．２〜０．３μｍのｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第２クラッド層４、厚さ５０Åのｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ａ、厚さ０．０３μｍのｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ａ、厚さ０．３μｍのｐ−ＧａＡｓコンタクト層７Ａ、厚さ０．０２μｍのｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ａ、及び、厚さ０．２μｍのｐ−ＧａＡｓ保護層９Ａを順次積層する。ｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第１クラッド層２からｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５までの層が化合物半導体層の一例を構成している。
【０１２２】
上記選択除去層８Ａは、コンタクト層７Ａに対してエッチングが進行しない選択エッチャントでエッチングされる半導体層で構成されている。上記選択エッチャントとしては例えば希フッ酸を用いることができる。この希フッ酸によるエッチングは、ｐ−ＧａＡｓコンタクト層７Ａに対してほとんど進行しない一方、ｐ−ＧａＡｓコンタクト層７Ａに対しては進行する。
【０１２３】
上記保護層９Ａは、後述するリッジ部１１（図４Ｇ参照）を形成するためのエッチャントでエッチングされない半導体層で構成されている。上記リッジ部１１を形成するためのエッチャントとしては例えばフッ酸系エッチャントがある。このフッ酸系エッチャントのエッチングは保護層９Ａに対してほとんど進行しない。
【０１２４】
次に、上記保護層９Ａ上にＣＶＤ法を用いてＳｉＯ２膜を形成し、さらに、そのＳｉＯ２膜をフォトリソグラフィ法で成形して、図４Ｂに示すＳｉＯ２パターン２３を得る。
【０１２５】
上記ＳｉＯ２パターン２３は、上記リッジ部１１を形成するための領域上に幅１．５〜３μｍのＳｉＯ２ストライプと、ＳｉＯ２ストライプの両側に幅１９μｍ程度の開口部とを有している。
【０１２６】
次に、上記ＳｉＯ２パターン２３の上記開口部の下の領域に、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ａが０．１μｍ厚程度残るようにドライエッチングを行って、図４Ｃに示すように、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｂ、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｂ、ｐ−ＧａＡｓコンタクト層７Ｂ、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｂ及びｐ−ＧａＡｓ保護層９Ｂを得る。
【０１２７】
次に、上記ｐ−ＧａＡｓコンタクト層７Ｂ及びｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｂ及びｐ−ＧａＡｓ保護層９Ｂに対して、硫酸過酸化水素系エッチャントによるサイドエッチングを行って、図４Ｄに示すように、ｐ−ＧａＡｓコンタクト層７、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９を得る。
【０１２８】
上記硫酸過酸化水素系エッチャントは、例えば、硫酸と過酸化水素水と水との混合溶液である。この混合溶液は、ｐ−ＧａＡｓコンタクト層７Ｂ、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｂ、ｐ−ＧａＡｓ保護層９Ｂをエッチングするが、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｂ、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｂをエッチングせず、また、ＳｉＯ２パターン２３もエッチングしない。このため、上記ｐ−ＧａＡｓコンタクト層７Ｂ及びｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｂ及びｐ−ＧａＡｓ保護層９Ｂのサイドエッチングのみが進行する。
【０１２９】
上記ｐ−ＧａＡｓコンタクト層７Ｂ及びｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｂ及びｐ−ＧａＡｓ保護層９Ｂのサイドエッチング量は、後工程で使用するフッ酸系エッチャントによるｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｂのサイドエッチング量と略同じになるように、エッチング時間を調節している。
【０１３０】
次に、ウエハ全面に対して、レジスト塗布、全面露光及び現像を順次行い、図４Ｅに示すように、上記硫酸過酸化水素系エッチャントでサイドエッチングしたｐ−ＧａＡｓコンタクト層７、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８、ｐ−ＧａＡｓ保護層９の側方の凹部を覆うレジストパターン２２４を形成する。
【０１３１】
次に、フッ酸系エッチャントによりｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｂのエッチングを行って、図４Ｆに示すように、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４を得る。
【０１３２】
上記フッ酸系エッチャントでは、ｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５はエッチングされないため、深さ方向のエッチングはｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５で止まる。
【０１３３】
また、上記ＳｉＯ２パターン２３はフッ酸系エッチャントでエッチング除去されるが、ｐ−ＧａＡｓ保護層９はフッ酸系エッチャントでエッチングされない。このｐ−ＧａＡｓ保護層９がｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８上に形成されていることにより、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８はフッ酸系エッチャントでエッチングされることはない。
【０１３４】
次に、上記硫酸過酸化水素系エッチャント及びフッ酸系エッチャントでエッチングされずに残ったｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｂの張り出し部Ｘをレジストパターン２２４と共に除去して、図４Ｇに示すように、幅１．５〜３μｍのストライプ状のリッジ部１１を得る。また、上記リッジ部１１の両側には、溝部１３を隔ててストライプ状のテラス部２１２が得られる。
【０１３５】
上記ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｂの張り出し部Ｘの除去は、浴槽（図示せず）に溜めた液体にウエハを浸し、浴槽に超音波振動を付与することによって、液体を介してｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６の張り出し部Ｘに超音波振動を加えることで行う。この超音波振動をｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６の張り出し部Ｘに加えると、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６の張り出し部Ｘが破断するので、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６の張り出し部Ｘを除去できる。
【０１３６】
上記リッジ部１１は、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｂ、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｂ及びｐ−ＧａＡｓコンタクト層７Ｂで構成されている。上述したように、上記ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｂ、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｂ及びｐ−ＧａＡｓコンタクト層７Ｂの幅を略均等にし、かつ、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６の張り出し部Ｘを除去して、リッジ部１１の側面における段差を少なくしている。これは、上記リッジ部１１の側面に段差があると、後工程で形成する誘電体膜２１（図４Ｊ参照）やｐ側電極３２（図４Ｎ参照）において、段差で遮蔽される部分の膜厚が薄くなり、膜厚ばらつきが発生し、素子特性ばらつきの原因となる問題が生じるからである。すなわち、本実施形態では、上記リッジ部１１の側面における段差を少なくして、誘電体膜２１やｐ側電極３２の膜厚均一化を図っている。
【０１３７】
上記テラス部２１２は、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｃ、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｃ、ｐ−ＧａＡｓコンタクト層７Ｃ、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｃ及びｐ−ＧａＡｓ保護層９Ｃで構成されている。また、一方のテラス部２１２と他方のテラス部２１２との間の距離Ｗｔは４０μｍに設定されている。
【０１３８】
次に、ウエハ全面上に誘電体材料を膜厚０．２μｍで積層して、図４Ｈに示すように、誘電体膜２１Ａを形成した後、上記第１実施形態と同様にレジスト塗布を行って、ポジ型のレジスト層２４Ａを誘電体膜２１Ａ上に形成する。
【０１３９】
次に、図４Ｉに示すように、露光用マスク２７を用いて、リッジ部１１を含む２０μｍ幅領域のみの露光を行った後、レジスト層２４Ａの現像する。これにより、上記ｐ−ＧａＡｓ保護層９上のレジスト層２４Ａが除去され、リッジ部１１上以外のレジスト層２４Ａは残って、レジストパターン２４が形成される。
【０１４０】
上記露光は、露光量調整により、ｐ−ＧａＡｓ保護層９上のレジスト層２４Ａをちょうど完全に除去するためのいわゆるジャスト露光となっている。
【０１４１】
次に、上記レジストパターン２４をエッチング用マスクとして用い、リッジ部１１上部のｐ−ＧａＡｓ保護層９の上面（基板１Ａとは反対側の表面、つまり、上面）上にある誘電体膜２１Ａをバッファードフッ酸でエッチング除去して、図４Ｊに示すように、誘電体膜２１を形成し、ｐ−ＧａＡｓ保護層９の上面を露出させる。このｐ−ＧａＡｓ保護層９の上面は実質的に平坦であれば良い。
【０１４２】
上記バッファードフッ酸のエッチング除去で得た誘電体膜２１の開口部境界２２はｐ−ＧａＡｓ保護層９の側面内に位置している。
【０１４３】
次に、上記レジストパターン２４をエッチング用マスクとして用い、ｐ−ＧａＡｓ保護層９をアンモニア系エッチャントでエッチング除去して、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８の上面（基板１Ａとは反対側の表面）を露出させた後、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８を希フッ酸でエッチング除去して、図４Ｋに示すように、ｐ−ＧａＡｓコンタクト層７の上面の全部を露出させる。
【０１４４】
上記アンモニア系エッチャントは、例えばアンモニア水と過酸化水素水と水の混合溶液である。この混合溶液は、アンモニア水と過酸化水素水との体積比をＨ２Ｏ２／ＮＨ４ＯＨ＝１０に調整することにより、ｐ−ＧａＡｓ保護層９をエッチングするが、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８をエッチングしなくなる。
【０１４５】
上記希フッ酸では、ｐ−ＧａＡｓコンタクト層７のエッチングは進行せず、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８のみを除去することができる。
【０１４６】
また、上述したように、ｐ−ＧａＡｓ保護層９及びｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８をエッチング除去することによって、ｐ−ＧａＡｓ保護層９上に部分的に誘電体膜２１Ａの残留があった場合においても、その誘電体膜２１Ａの残留はｐ−ＧａＡｓ保護層９と共に除去されるため、ｐ−ＧａＡｓコンタクト層７の上面を完全かつ確実に露出させることができる。
【０１４７】
また、上記ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８のエッチング時に誘電体膜２１のエッチングも進行するが、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８は、０．０２μｍの薄層であり、誘電体膜２１よりもエッチング速度が速くなるように、高Ａｌ比としているため、エッチング量が少ない。つまり、上記希フッ酸による誘電体膜２１のエッチング量は少ない。
【０１４８】
また、上記ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８の除去後における誘電体膜２１の開口部境界２２はｐ−ＧａＡｓコンタクト層７の上面と略一致している。
【０１４９】
また、上記ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８をエッチングしても、テラス部２１２のｐ−ＧａＡｓコンタクト層７Ｃ上には、ｐ−ＧａＡｓ保護層９Ｂ、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｃが残ることになるが、半導体レーザ素子形成後、テラス部２１２には電流は流さないため、テラス部２１２のｐ−ＧａＡｓコンタクト層７Ｃを露出させる必要はなく、テラス部２１２にｐ−ＧａＡｓ保護層９Ｃ、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｃをｐ−ＧａＡｓコンタクト層７Ｃ上に残しても良く、テラス部２１２にｐ−ＧａＡｓ保護層９Ｂ、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｃを残す方が半導体レーザ素子形成は容易である。
【０１５０】
次に、図４Ｌに示すように、誘電体膜エッチング除去時のレジストパターン２４を残した状態のウエハ全面にＡｕＺｎ層３１Ａを膜厚４００〜３０００Åで蒸着する。
【０１５１】
次に、上記レジストパターン２４上のＡｕＺｎ層３１Ａをリフトオフ法で除去して、図４Ｍに示すように、ＡｕＺｎから成るストライプ状のリッジ上ｐ側電極３１がｐ−ＧａＡｓコンタクト層７上に形成される。
【０１５２】
次に、ウエハの全表面に、Ｍｏを膜厚３００〜２０００Åで蒸着した後、さらに、Ａｕを膜厚５００〜３０００Åで蒸着する。これにより、図４Ｎに示すように、Ｍｏ膜とＡｕ膜とから成るｐ側電極３２が形成される。このｐ側電極がリッジ上電極の一例である。
【０１５３】
次に、上記ｐ側電極３２上に、図４Ｏに示すように、厚さ０．５〜５．０μｍのＡｕメッキ３５を形成する。このＡｕメッキ３５がリッジ部１１を覆うので、リッジ部１１を保護できると共に、発光領域であるリッジ部１１の放熱性を向上させることができる。
【０１５４】
次に、上記ｎ−ＧａＡｓ基板１Ａの下面（リッジ部１１とは反対側の表面）に対して基板研磨を行って、半導体レーザ素子分割に適したウエハ厚（５０〜１３０μｍ厚）のｎ−ＧａＡｓ基板１を得る。
【０１５５】
最後に、上記ｎ−ＧａＡｓ基板１の下面にｎ側電極３４を形成して、リッジ導波路型半導体レーザウエハの積層構造が完成する。
【０１５６】
図５に、上記半導体レーザウエハを分割して得られる半導体レーザ素子の概略断面図を示す。図６に、上記半導体素子の実装状態の概略面図を示す。
【０１５７】
上記半導体レーザ素子の実装は、図６に示すように、サブマウント２５０のサブマウント電極２５１にＡｕメッキ３５をロウ材２５２で電気的に接続して行う。このように、上記半導体レーザ素子をサブマウント２５０に実装する場合、ｐ−ＧａＡｓ保護層９Ｃの層厚とｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｃの層厚との和が２．０μｍよりも大きいと、リッジ部１１とテラス部２１２との段差が大きくなるため、リッジ部１１近傍のＡｕメッキ３５に対するロウ材３５の密着性が悪くなり、発光領域であるリッジ部１１の放熱性が悪くなる問題が生じる。したがって、上記問題の発生を防ぐ観点上、ｐ−ＧａＡｓ保護層９、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８の層厚の和は、２．０μｍ以下であることが望ましい。
【０１５８】
本実施形態の半導体レーザ素子の製造方法によれば、図４Ｊ，図４Ｋに示すように、ｐ−ＧａＡｓ保護層９及びｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８をエッチング除去することによって、ｐ−ＧａＡｓ保護層９上に部分的に誘電体膜２１Ａの残留があった場合においても、その残留した誘電体膜２１Ａをｐ−ＧａＡｓ保護層９と共に再現性良く確実に除去できる。したがって、上記誘電体膜２１Ａの残留による、リッジ部１１に電流が注入できなくなる素子不良を回避することができる。
【０１５９】
また、上記ｐ−ＧａＡｓ保護層９上に部分的に誘電体膜２１Ａが残留しても、その残留した誘電体膜２１Ａをｐ−ＧａＡｓ保護層９と共に再現性良く確実に除去できるから、ｐ−ＧａＡｓ保護層９上にある誘電体膜２１Ａを除去するためのエッチング時間を必要最小源にして、リッジ部１１の側方にある誘電体膜２１Ａのエッチング量を少なくすることができる。したがって、上記ｐ−ＧａＡｓ保護層９上にある誘電体膜２１Ａの除去に伴って形成される誘電体膜２１の開口部境界２２をｐ−ＧａＡｓ保護層９の側面に容易かつ確実に位置させることができる。したがって、上記ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８を除去するためのエッチングを行っても、そのエッチングは誘電体膜２１に対してほとんど進行しないので、誘電体膜２１からｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４が露出するのを防ぐことができる。その結果、上記ＡｕＺｎ層３１Ａはｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４の側面に付着せず、ＡｕＺｎ層３１ＡのＡｕがｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４へ拡散しないから、半導体レーザ素子の信頼性を向上させることができる。
【０１６０】
また、上記誘電体膜２１からｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４が露出するのを防ぐことによって、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４の側面を誘電体膜２１で覆えるから、半導体レーザ素子の電流狭窄及び光閉じ込めを効果的に行え、半導体レーザ素子の横モード制御を向上させることができる。
【０１６１】
また、上記ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８上にｐ−ＧａＡｓ保護層９を形成しているので、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｂをフッ酸系エッチャントでエッチングしても、フッ酸系エッチャントがｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８をエッチングするのを防ぐことができる。したがって、上記ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８の代わりに、Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８とは異なる材料で構成した選択除去層を用いることができる。つまり、上記選択除去層にすべき半導体層の選択範囲を増やすことができる。
【０１６２】
また、上記ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｂ上に、ｐ−ＧａＡｓコンタクト層７Ｂ、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｂ及びｐ−ＧａＡｓ保護層９Ｂを形成するから、ｐ−ＧａＡｓコンタクト層７Ｂ、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｂ及びｐ−ＧａＡｓ保護層９Ｂの３層に対して、硫酸過酸化水素系エッチャントによるサイドエッチングが同時に進行させることができる。つまり、上記硫酸過酸化水素系エッチャントは、ｐ−ＧａＡｓコンタクト層７Ｂ、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｂ及びｐ−ＧａＡｓ保護層９Ｂを同時にエッチングする。
【０１６３】
また、上記ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８を除去することによって、ｐ−ＧａＡｓコンタクト層７の上面の全部を確実かつ容易に露出させることができる。したがって、上記ｐ側電極３１とｐ−ＧａＡｓコンタクト層７との接触面積を広げて、半導体レーザ素子の電気抵抗を下げることができる。
【０１６４】
（第３実施形態）
図７Ａ〜図７Ｇに、本発明の第３実施形態による半導体レーザ素子の製造方法の製造工程図を示す。
【０１６５】
上記半導体レーザ素子の製造方法では、まず、図７Ａに示すように、厚さ３００〜３５０μｍのｎ−ＧａＡｓ基板１Ａ上に、厚さ２．０μｍのｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第１クラッド層２、量子井戸活性層３、厚さ０．２〜０．３μｍのｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第２クラッド層４、厚さ５０Åのｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ａ、厚さ０．０３μｍのｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ａ、厚さ０．３μｍのｐ−ＧａＡｓコンタクト層７Ａ、厚さ０．０２μｍのｎ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層３０８Ａ、及び、厚さ０．２μｍのｎ−ＧａＡｓ保護層３０９Ａを順次積層する。このｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第１クラッド層２からｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５までの層が化合物半導体層の一例を構成している。
【０１６６】
上記ｐ−ＧａＡｓコンタクト層７Ａ上の選択除去層３０８Ａ及び保護層３０９Ａの導電型をコンタクト層７Ａの導電型と逆のｎ型としているのは、ｐ−ＧａＡｓコンタクト層７Ａ近傍のｐ型ドーパント総量低減して、半導体レーザウエハ形成プロセスにおける熱履歴によるｐ型ドーパントの拡散を防止するためである。
【０１６７】
より詳しくは、上記ｐ−ＧａＡｓコンタクト層７Ａは、後工程で形成するｐ側電極３１（図７Ｅ参照）とオーミック接触し、電気抵抗が低くなるようにするように、キャリア濃度を大きくするため高濃度ドープされている。ところが、上記ｐ−ＧａＡｓコンタクト層７Ａ内のｐ型ドーパント量が多くなると、半導体レーザウエハ形成プロセスにおける熱履歴により、ｐ−ＧａＡｓコンタクト層７Ａが含むｐ型ドーパントが第１クラッド層２及び量子井戸活性層３に拡散し易くなるという問題が生じる。また、上記ｐ型ドーパントが量子井戸活性層３近傍まで拡散した場合、半導体レーザ素子のしきい値増大や温度特性の悪化を引き起こす問題が生じる。これらの問題の発生を防ぐには、ｐ−ＧａＡｓコンタクト層６Ａ近傍のｐ型ドーパント総量を少なくすることが有効であることから、選択除去層３０８Ａ及び保護層３０９Ａの導電型をｎ型としている。
【０１６８】
上記選択除去層３０８Ａ及び保護層３０９Ａにすべき半導体層の選択については、上記第２実施形態と同様の理由で行っているので、説明は省略する。
【０１６９】
次に、上記第２実施形態と同様の工程を行って、図７Ｂに示すように、ストライプ状のリッジ部１１を得る。また、上記リッジ部１１の両側には、溝部１３を隔ててストライプ状のテラス部３１２が得られる。
【０１７０】
上記リッジ部１１は、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６、ｐ−ＧａＡｓコンタクト層７で構成されている。このｐ−ＧａＡｓコンタクト層７上には、ｎ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層３０８及びｎ−ＧａＡｓ保護層３０９が残っている。
【０１７１】
上記テラス部３１２は、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｃ、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｃ、ｐ−ＧａＡｓコンタクト層７Ｃ、ｎ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層３０８Ｃ及びｎ−ＧａＡｓ保護層３０９Ｃで構成されている。
【０１７２】
次に、上記第２実施形態と同様の工程を行って、図７Ｃに示すように、レジストパターン２４及び誘電体膜２１を形成し、ｎ−ＧａＡｓ保護層３０９の上面を露出させる。このｎ−ＧａＡｓ保護層３０９の上面は実質的に平坦であれば良い。
【０１７３】
次に、上記ｎ−ＧａＡｓ保護層３０９をアンモニア系エッチャントでエッチング除去した後、ｎ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層３０８を希フッ酸でエッチング除去して、図７Ｄに示すように、ｐ−ＧａＡｓコンタクト層７の上面（基板１Ａとは反対側の表面）の全部を露出させる。
【０１７４】
上記ｎ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層３０８の除去後における誘電体膜２１の開口部境界２２はｐ−ＧａＡｓコンタクト層７の上面と略一致している。
【０１７５】
次に、上記第２実施形態と同様の工程を行って、図７Ｅに示すように、ｐ側電極３１を形成する。
【０１７６】
次に、ウエハの全表面に、Ｍｏを膜厚３００〜２０００Åで蒸着した後、さらに、Ａｕを膜厚５００〜３０００Åで蒸着する。これにより、図７Ｆに示すように、Ｍｏ膜とＡｕ膜とから成るｐ側電極３２が形成される。このｐ側電極３２がリッジ上電極の一例である。
【０１７７】
最後に、上記第２実施形態と同様の工程を行って、図７Ｇに示すように、リッジ部１１をＡｕメッキ３５で覆った後、ｎ−ＧａＡｓ基板１及びｎ側電極３４を形成して、リッジ導波路型半導体レーザウエハの積層構造が完成する。
【０１７８】
図８に、上記リッジ導波路型半導体レーザウエハを分割して得られる半導体レーザ素子の概略断面図を示す。
【０１７９】
上記半導体レーザ素子によれば、リッジ部１１上にあったｎ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層３０８及びｎ−ＧａＡｓ保護層３０９Ａは、上記第２実施形態と同様にｐ−ＧａＡｓコンタクト層７をエッチングせずに、選択エッチング除去されているので、リッジ部１１への電流注入は問題なく行うことができる。
【０１８０】
また、上記テラス部３１２のｐ−ＧａＡｓコンタクト層７Ｃ上には、ｎ−ＧａＡｓ保護層３０８Ｃ及びｎ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層３０９Ｃが残っているので、テラス部３１２に逆バイアス構造が形成されている。その結果、上記テラス部３１２上で誘電体膜剥がれ等のプロセス不良が発生した場合においても、テラス部３１２を介して無効電流が流れることがないため、半導体レーザ素子の歩留りを向上させることができる。
【０１８１】
以上から明らかなように、本実施形態の半導体レーザ素子の製造方法は、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ａ及びｎ−ＧａＡｓ保護層９Ａの代わりにｎ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層３０８Ａ及びｎ−ＧａＡｓ保護層３０９Ａを用いている点のみが上記第２実施形態と異なっている。
【０１８２】
本実施形態の半導体レーザ素子の製造方法は、上記第１，第２実施形態の効果に加えて、ｐ−ＧａＡｓコンタクト層７上に積層する選択除去層及び保護層の導電型をｎ型とすることによって、ｐ−ＧａＡｓコンタクト層７近傍のｐ型ドーパント総量を抑えることができている。その結果、半導体レーザウエハ形成プロセス中の熱履歴によるｐ型ドーパントの拡散を防止でき、ドーパント拡散による特性悪化が無い半導体レーザ素子を製造することができる。
【０１８３】
本実施形態では、選択除去層及び保護層の導電型をｐ−ＧａＡｓコンタクト層の逆導電型のｎ型としたが、選択除去層及び保護層をｐ型とした場合でも、選択除去層及び保護層のキャリア濃度がｐ−ＧａＡｓコンタクト層のキャリア濃度よりも低くなるように制限することで、ｐ−ＧａＡｓコンタクト層近傍のｐ型ドーパント総量を抑えることでき、半導体レーザウエハ形成プロセス中の熱履歴によるｐ型ドーパントの拡散を防止する効果が得られる。
【０１８４】
（第４実施形態）
図９Ａ〜図９Ｇに、本発明の第４実施形態による半導体レーザ素子の製造方法の製造工程図を示す。
【０１８５】
上記半導体レーザ素子の製造方法では、まず、図９Ａに示すように、厚さ３００〜３５０μｍのｎ−ＧａＡｓ基板１Ａ上に、厚さ２．０μｍのｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第１クラッド層２、量子井戸活性層３、厚さ０．２〜０．３μｍのｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第２クラッド層４、厚さ５０Åのｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ａ、厚さ０．０３μｍのｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ａ、厚さ０．２μｍのキャリア濃度２×１０１９ｃｍ−３のｐ−ＧａＡｓコンタクト層４０７Ａ、厚さ０．０２μｍのｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ａ、及び、厚さ０．３μｍのｐ−ＧａＡｓ保護層９Ａを順次積層する。このｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第１クラッド層２からｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５までの層が化合物半導体層の一例を構成している。
【０１８６】
上記ｐ−ＧａＡｓコンタクト層４０７Ａは、キャリア濃度２×１０１９ｃｍ−３とキャリア濃度を高くすることで、後工程で形成されるｐ側電極とオーミック接触し、電気抵抗が低くなるようにしている。しかしながら、上記ｐ−ＧａＡｓコンタクト層４０７のキャリア濃度を１×１０１９ｃｍ−３以上にすると、ｐ−ＧａＡｓコンタクト層４０７内のｐ型ドーパント総量が増え、ｐ型ドーパントの活性化率が低下し、ｐ型ドーパントは拡散し易くなる。したがって、上記ｐ−ＧａＡｓコンタクト層４０７Ａの電気抵抗を低くしながら、ｐ−ＧａＡｓコンタクト層４０７Ａによるｐ型ドーパントの拡散を防止するためには、ｐ−ＧａＡｓコンタクト層４０７Ａのキャリア濃度を１×１０１９ｃｍ−３以上にすることが望ましい。また、上記ｐ−ＧａＡｓコンタクト層４０７Ａの層厚はｐ型ドーパントの総量制限のため０．３μｍ以下とすることが望ましい。
【０１８７】
次に、上記第２実施形態と同様の工程を行って、図９Ｂに示すように、ストライプ状のリッジ部４１１を得る。また、上記リッジ部４１１の両側には、溝部１３を隔ててストライプ状のテラス部４１２が得られる。
【０１８８】
上記リッジ部４１１は、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６及びｐ−ＧａＡｓコンタクト層４０７で構成されている。このｐ−ＧａＡｓコンタクト層４０７上には、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９が残っている。
【０１８９】
上記テラス部４１２は、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｃ、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｃ、ｐ−ＧａＡｓコンタクト層４０７Ｃ、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｃ及びｐ−ＧａＡｓ保護層９Ｃで構成されている。
【０１９０】
次に、上記第２実施形態と同様の工程を行って、図９Ｃに示すように、レジストパターン２４及び誘電体膜２１を形成し、ｐ−ＧａＡｓ保護層９の上面を露出させる。このｐ−ＧａＡｓ保護層９の上面は実質的に平坦であれば良い。
【０１９１】
次に、上記第２実施形態と同様の工程を行って、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９をエッチング除去して、図９Ｄに示すように、ｐ−ＧａＡｓコンタクト層４０７の上面の全部を露出させる。このｐ−ＧａＡｓコンタクト層４０７の上面も実質的に平坦であれば良い。
【０１９２】
上記ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９をエッチング除去する時、ｐ−ＧａＡｓ保護層９の層厚を０．３μｍ以下と薄く設定しているので、リッジ部４１１の上部がｐ−ＧａＡｓコンタクト層４０７のみであれば、誘電体膜２１の開口部境界２２をｐ−ＧａＡｓコンタクト層４０７の側面内に位置させることは難しいが、ｐ−ＧａＡｓコンタクト層４０７上にｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９を積層していることで、誘電体膜２１の開口部境界２２をｐ−ＧａＡｓコンタクト層７の側面内またはその側面よりも上側に位置するようにエッチングを制御することは容易となる。本実施形態では、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９をエッチング除去した後に、誘電体膜２１の開口部境界２２がｐ−ＧａＡｓコンタクト層７の側面より上側に位置するようにエッチングを制御している。
【０１９３】
次に、上記レジストパターン２４を除去して、図９Ｅに示すように、誘電体膜１２を露出させる。
【０１９４】
次に、上記誘電体膜２１及びｐ−ＧａＡｓコンタクト層４０７上に、図９Ｆに示すように、Ｔｉ膜、Ｐｔ膜及びＡｕ膜を順次積層して、Ｔｉ膜とＰｔ膜とＡｕ膜とから成るｐ側ノンアロイ電極４３２を形成する。このｐ側ノンアロイ電極４３２がリッジ上電極の一例である。
【０１９５】
次に、上記ｐ側ノンアロイ電極４３２上に、厚さ０．５〜５．０μｍのＡｕメッキ３５を形成し、ｎ−ＧａＡｓ基板１Ａの下面（リッジ部１１とは反対側の表面）に対して基板研磨を行い、図９Ｇに示すように、半導体レーザ素子分割に適したウエハ厚（５０〜１３０μｍ厚）のｎ−ＧａＡｓ基板１を得る。
【０１９６】
最後に、上記ｎ−ＧａＡｓ基板１の下面にｎ側電極３４を形成すると、リッジ導波路型半導体レーザウエハの積層構造が完成する。
【０１９７】
図１０に、上記半導体レーザウエハを分割して得られる半導体レーザ素子の概略断面図を示す。
【０１９８】
本実施形態の半導体レーザ素子の製造方法によれば、ｐ−ＧａＡｓコンタクト層４０７のキャリア濃度を１×１０１９ｃｍ−３以上とすることで、半導体レーザ素子の電気抵抗の低減を行うと共に、ｐ−ＧａＡｓコンタクト層４０７の層厚を０．３μｍ以下とすることで、ｐ−ＧａＡｓコンタクト層４０７のｐ型ドーパント総量の制限を行い、半導体レーザウエハ作製プロセス中の熱履歴によるｐ型ドーパントの拡散を防止し、ドーパント拡散による特性悪化が無い半導体レーザ素子を製造することができる。
【０１９９】
また、本実施形態の半導体レーザ素子の製造方法よれば、ｐ−ＧａＡｓ保護層９及びｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８をエッチング除去することによって、ｐ−ＧａＡｓ保護層９上に部分的に誘電体膜の残留があった場合においても、その残留した誘電体膜をｐ−ＧａＡｓ保護層９と共に再現性良く確実に除去できる。したがって、上記誘電体膜の残留による、リッジ部４１１に電流が注入できなくなる素子不良を回避することができる。
【０２００】
また、上記ｐ−ＧａＡｓコンタクト層４０７の層厚を０．３μｍ以下と薄く制限しているが、ｐ−ＧａＡｓコンタクト層４０７上にｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９を形成しているので、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９の除去後において、誘電体膜２１の開口部境界２２をｐ−ＧａＡｓコンタクト層７の側面内またはその側面よりも上側に位置するようにエッチングを制御することは容易となる。したがって、上記ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４の側面が誘電体膜１２から露出しないようにすることができ、ｐ側ノンアロイ電極４３２の形成時にＡｕ膜がｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４の側面に付着するのを防げる。その結果、上記ｐ側ノンアロイ電極４３２のＡｕがｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４へ拡散するのを防止することができ、半導体レーザ素子の信頼性を向上させることができる。
【０２０１】
また、上記ｐ−ＧａＡｓコンタクト層４０７上に残ったｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９の除去エッチングは、ｐ−ＧａＡｓコンタクト層４０７に対して進行せず、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９のみを選択エッチングする。したがって、キャリア濃度が高いｐ−ＧａＡｓコンタクト層４０７の上面の全面を確実に露出させ、その上面上にｐ側ノンアロイ電極４３２を形成することで、半導体レーザ素子の電気抵抗を低減できる。
【０２０２】
また、上記ｐ−ＧａＡｓコンタクト層４０７上のｐ側電極としてｐ側ノンアロイ電極３３を形成しているが、ｐ側ノンアロイ電極３３はアロイ電極と比較して半導体層内へのＡｕ拡散を小さくできる。したがって、上記半導体レーザ素子の信頼性をさらに向上させることができる。
【０２０３】
また、仮に、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９の除去エッチンで誘電体膜２１の開口部が大きくなって、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４の側面の一部が露出したとしても、ｐ側電極としてｐ側ノンアロイ電極３３を採用しているので、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４へのＡｕ拡散を低減でき、半導体レーザ素子の良品歩留りの低下を防ぐことができる。
【０２０４】
（第５実施形態）
図１１Ａ〜図１１Ｇに、本発明の第５実施形態による半導体レーザ素子の製造方法の製造工程図を示す。
【０２０５】
上記半導体レーザ素子の製造方法では、まず、図１１Ａに示すように、厚さ３００〜３５０μｍのｎ−ＧａＡｓ基板１Ａ上に、厚さ２．０μｍのｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第１クラッド層２、量子井戸活性層３、厚さ０．２〜０．３μｍのｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第２クラッド層４、厚さ５０Åのｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ａ、厚さ０．０３μｍのｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ａ、厚さ０．１５μｍのキャリア濃度２×１０１８ｃｍ−３のｐ−ＧａＡｓ第１コンタクト層５０７Ａ、厚さ０．０５μｍのキャリア濃度２×１０１９ｃｍ−３のｐ−ＧａＡｓ第２コンタクト層５５７Ａ、厚さ０．０２μｍのｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８、及び、厚さ０．３μｍのｐ−ＧａＡｓ保護層９を順次積層する。このｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第１クラッド層２からｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層５までの層が化合物半導体層の一例を構成している。
【０２０６】
上記ｐ−ＧａＡｓ第２コンタクト層５５７Ａは、キャリア濃度２×１０１９ｃｍ−３とキャリア濃度を高くすることで、後工程で形成するｐ側電極（図１１Ｆ参照）とオーミック接触し、電気抵抗が低くなるようにしている。また、コンタクト層内のｐ型ドーパントの総量増大によるｐ型ドーパントの拡散を防止するため、コンタクト層の構造を、キャリア濃度が高いｐ−ＧａＡｓ第２コンタクト層５５７と、この第２コンタクト層５５７よりもキャリア濃度を低くしたｐ−ＧａＡｓ第１コンタクト層５０７との２層構造として、コンタクト層内のｐ型ドーパントの総量低減を行っている。
【０２０７】
次に、上記第２実施形態と同様の工程を行って、図１１Ｂに示すように、ストライプ状のリッジ部５１１を得る。また、上記リッジ部５１１の両側には、溝部１３を隔ててストライプ状のテラス部５１２が得られる。
【０２０８】
上記リッジ部５１１は、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６、ｐ−ＧａＡｓ第１コンタクト層５０７及びｐ−ＧａＡｓ第２コンタクト層５５７で構成されている。このｐ−ＧａＡｓ第２コンタクト層５５７上には、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９が残っている。
【０２０９】
上記テラス部５１２は、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４Ｃ、ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層６Ｃ、ｐ−ＧａＡｓ第１コンタクト層５０７Ｃ、ｐ−ＧａＡｓ第２コンタクト層５５７Ｃ、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８Ｃ及びｐ−ＧａＡｓ保護層９Ｃで構成されている。
【０２１０】
次に、上記第２実施形態と同様の工程を行って、図１１Ｃに示すように、レジストパターン２４及び誘電体膜２１を形成し、ｐ−ＧａＡｓ保護層９の上面を露出させる。このｐ−ＧａＡｓ保護層９の上面は実質的に平坦であれば良い。
【０２１１】
次に、上記ｐ−ＧａＡｓ保護層９をアンモニア系エッチャントでエッチング除去した後、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８を希フッ酸でエッチング除去して、図１１Ｄに示すように、ｐ−ＧａＡｓ第２コンタクト層５５７Ｃの上面（基板１Ａとは反対側の表面）の全部を露出させる。
【０２１２】
上記ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８の除去後における誘電体膜２１の開口部境界２２はｐ−ＧａＡｓ第２コンタクト層５５７Ｃの上面と略一致している。
【０２１３】
次に、上記第２実施形態と同様の工程を行って、図１１Ｅに示すように、ｐ側電極３１を形成する。
【０２１４】
次に、ウエハの全表面に、Ｍｏを膜厚３００〜２０００Åで蒸着した後、さらに、Ａｕを膜厚５００〜３０００Åで蒸着する。これにより、図１１Ｆに示すように、Ｍｏ膜とＡｕ膜とから成るｐ側電極３２が形成される。
【０２１５】
最後に、上記第２実施形態と同様の工程を行って、図１１Ｇに示すように、リッジ部５１１をＡｕメッキ３５で覆った後、ｎ−ＧａＡｓ基板１及びｎ側電極３４を形成して、リッジ導波路型半導体レーザウエハの積層構造が完成する。
【０２１６】
図１２に、上記リッジ導波路型半導体レーザウエハを分割して得られる半導体レーザ素子の概略断面図を示す。
【０２１７】
本実施形態の半導体レーザ素子の製造方法によれば、ｐ−ＧａＡｓ保護層９及びｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８をエッチング除去することによって、ｐ−ＧａＡｓ保護層９上に部分的に誘電体膜の残留があった場合においても、その残留した誘電体膜をｐ−ＧａＡｓ保護層９と共に再現性良く確実に除去できる。したがって、上記誘電体膜の残留による、リッジ部５１１に電流が注入できなくなる素子不良を回避することができる。
【０２１８】
また、上記ｐ−ＧａＡｓ保護層９上に部分的に誘電体膜が残留しても、その残留した誘電体膜をｐ−ＧａＡｓ保護層９と共に再現性良く確実に除去できるから、ｐ−ＧａＡｓ保護層９上にある誘電体膜を除去するためのエッチング時間を必要最小源にして、リッジ部５１１の側方にある誘電体膜のエッチング量を少なくすることができる。したがって、上記ｐ−ＧａＡｓ保護層９上にある誘電体膜の除去に伴って形成される誘電体膜２１の開口部境界２２をｐ−ＧａＡｓ保護層９の側面に容易かつ確実に位置させることができる。したがって、上記ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８を除去するためのエッチングを行っても、そのエッチングは誘電体膜２１に対してほとんど進行しないので、誘電体膜２１からｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４が露出するのを防ぐことができる。その結果、上記ｐ側電極３２のＡｕはｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４の側面に付着せず、ｐ側電極３２のＡｕがｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層１４へ拡散しないから、半導体レーザ素子の信頼性を向上させることができる。
【０２１９】
本実施形態の半導体レーザ素子の製造方法によれば、コンタクト層の構造を、キャリア濃度が１×１０１９ｃｍ−３以上のｐ−ＧａＡｓ第２コンタクト層５５７と、ｐ−ＧａＡｓ第２コンタクト層５５７よりもキャリア濃度の低いｐ−ＧａＡｓ第１コンタクト層５０７の２層構造とすることで、ｐ−ＧａＡｓ第１コンタクト層５０７及びｐ−ＧａＡｓ第２コンタクト層５５７のうちｐ側電極３１の近くに位置すべきｐ−ＧａＡｓ第２コンタクト層５５７のキャリア濃度が高くなる。したがって、上記半導体レーザ素子の電気抵抗を低減できると共に、コンタクト層のｐ型ドーパント総量の制限を行い、半導体レーザウエハ作製プロセス中の熱履歴によるｐ型ドーパントの拡散を防止し、ドーパント拡散による特性悪化が無い半導体レーザ素子を製造することができる。
【０２２０】
また、上記ｐ−ＧａＡｓ第２コンタクト層５５７上に残ったｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９の除去エッチングは、ｐ−ＧａＡｓ第２コンタクト層５５７に対して進行することなく、ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層８及びｐ−ＧａＡｓ保護層９のみを選択エッチングする。したがって、キャリア濃度が高いｐ−ＧａＡｓ第２コンタクト層５５７の上面の全面を確実に露出させ、その上面上にｐ側電極３１を形成することで、半導体レーザ素子の電気抵抗を低減できる。
【０２２１】
本実施形態では、コンタクト層をキャリア濃度の異なる２層で構成して、その２層のうちの上面側（基板とは反対側）に位置するｐ−ＧａＡｓ第２コンタクト層５５７のキャリア濃度を２×１０１９ｃｍ−３とし、その２層のうちの下面側（基板側）のｐ−ＧａＡｓ第１コンタクト層５０７のキャリア濃度を２×１０１８ｃｍ−３としているが、コンタクト層をキャリア濃度の異なる３層以上の層で構成して、その３層以上の層のうち最上層（基板から最も離れている層）のキャリア濃度を１×１０１９ｃｍ−３以上にし、その３層以上のうち少なくとも１つの他の層のキャリア濃度を１×１０１９ｃｍ−３より低くしても良い。このようにしても、半導体レーザ素子の電気抵抗の低減効果とｐ型ドーパントの拡散防止効果とが得られる。
【０２２２】
また、コンタクト層をキャリア濃度の異なる３層以上の層で構成する場合、その３層以上の層のうち最上層のキャリア濃度を１×１０１９ｃｍ−３以上にし、その３層以上の層において、最上層から基板へ近づくにしたがってキャリア濃度を傾斜的に下げても良い。つまり、上記３層以上の層において、最上層から基板へ近づくにしたがってキャリア濃度を段階的に下げても良いし、あるいは、最上層から基板へ近づくにしたがってキャリア濃度を連続的に下げても良い。
【図面の簡単な説明】
【０２２３】
【図１Ａ】図１Ａは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１Ｂ】図１Ｂは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１Ｃ】図１Ｃは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１Ｄ】図１Ｄは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１Ｅ】図１Ｅは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１Ｆ】図１Ｆは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１Ｇ】図１Ｇは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１Ｈ】図１Ｈは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１Ｉ】図１Ｉは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１Ｊ】図１Ｊは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１Ｋ】図１Ｋは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１Ｌ】図１Ｌは本発明の第１実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図２】図２は上記第１実施形態の半導体レーザ素子の概略断面図である。
【図３】図３は上記第１実施形態の半導体レーザ素子の概略斜視図である。
【図４Ａ】図４Ａは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｂ】図４Ｂは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｃ】図４Ｃは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｄ】図４Ｄは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｅ】図４Ｅは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｆ】図４Ｆは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｇ】図４Ｇは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｈ】図４Ｈは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｉ】図４Ｉは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｊ】図４Ｊは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｋ】図４Ｋは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｌ】図４Ｌは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｍ】図４Ｍは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｎ】図４Ｎは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図４Ｏ】図４Ｏは本発明の第２実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図５】図５は上記第２実施形態の半導体レーザ素子の概略断面図である。
【図６】図６は上記第２実施形態の半導体レーザ素子の実装状態の概略断面図である。
【図７Ａ】図７Ａは本発明の第３実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図７Ｂ】図７Ｂは本発明の第３実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図７Ｃ】図７Ｃは本発明の第３実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図７Ｄ】図７Ｄは本発明の第３実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図７Ｅ】図７Ｅは本発明の第３実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図７Ｆ】図７Ｆは本発明の第３実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図７Ｇ】図７Ｇは本発明の第３実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図８】図８は上記第３実施形態の半導体レーザ素子の概略断面図である。
【図９Ａ】図９Ａは本発明の第４実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図９Ｂ】図９Ｂは本発明の第４実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図９Ｃ】図９Ｃは本発明の第４実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図９Ｄ】図９Ｄは本発明の第４実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図９Ｅ】図９Ｅは本発明の第４実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図９Ｆ】図９Ｆは本発明の第４実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図９Ｇ】図９Ｇは本発明の第４実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１０】図１０は上記第４実施形態の半導体レーザ素子の概略断面図である。
【図１１Ａ】図１１Ａは本発明の第５実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１１Ｂ】図１１Ｂは本発明の第５実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１１Ｃ】図１１Ｃは本発明の第５実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１１Ｄ】図１１Ｄは本発明の第５実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１１Ｅ】図１１Ｅは本発明の第５実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１１Ｆ】図１１Ｆは本発明の第５実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１１Ｇ】図１１Ｇは本発明の第５実施形態の半導体レーザ素子の製造方法の製造工程図である。
【図１２】図１２は上記第５実施形態の半導体レーザ素子の概略断面図である。
【図１３】図１３は従来の半導体レーザ素子の概略断面図である。
【図１４Ａ】図１４Ａは他の従来の半導体レーザ素子の製造方法の製造工程図である。
【図１４Ｂ】図１４Ｂは他の従来の半導体レーザ素子の製造方法の製造工程図である。
【図１４Ｃ】図１４Ｃは他の従来の半導体レーザ素子の製造方法の製造工程図である。
【図１４Ｄ】図１４Ｄは他の従来の半導体レーザ素子の製造方法の製造工程図である。
【図１４Ｅ】図１４Ｅは他の従来の半導体レーザ素子の製造方法の製造工程図である。
【図１５Ａ】図１５Ａは他の従来の半導体レーザ素子の製造方法の製造工程図の拡大図である。
【図１５Ｂ】図１５Ｂは他の従来の半導体レーザ素子の製造方法の製造工程図の拡大図である。
【図１５Ｃ】図１５Ｃは他の従来の半導体レーザ素子の製造方法の製造工程図の拡大図である。
【図１５Ｄ】図１５Ｄは他の従来の半導体レーザ素子の製造方法の製造工程図の拡大図である。
【図１５Ｅ】図１５Ｅは他の従来の半導体レーザ素子の製造方法の製造工程図の拡大図である。
【図１５Ｆ】図１５Ｆは他の従来の半導体レーザ素子の製造方法の製造工程図の拡大図である。
【符号の説明】
【０２２４】
１  ｎ‐ＧａＡｓ基板
２  ｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第１クラッド層
３  量子井戸活性層
４  ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第２クラッド層
５  ｐ−Ｉｎ０．５Ｇａ０．５Ｐエッチング停止層
６  ｐ−Ｉｎ０．５Ｇａ０．５Ｐ中間層
７，４０７  ｐ‐ＧａＡｓコンタクト層
８  ｐ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層
９  ｐ‐ＧａＡｓ保護層
１０  ｐ−Ｉｎ０．５Ｇａ０．５Ｐ選択除去層
１１，４１１，５１１  リッジ部
１２，２１２，３１２，４１２，５１２  テラス部
１３  溝部
１４  ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ第３クラッド層
２１  誘電体膜
２２  開口部境界
２３  ＳｉＯ２パターン
２４  レジストパターン
２７  露光用マスク
３１，３２  ｐ側電極
３４  ｎ側電極
３５  メッキ電極
３０８  ｎ−Ａｌ０．９Ｇａ０．１Ａｓ選択除去層
３０９  ｎ−ＧａＡｓ保護層
４３２  ｐ側ノンアロイ電極
５０７  ｐ−ＧａＡｓ第１コンタクト層
５５７  ｐ−ＧａＡｓ第２コンタクト層
【図１Ａ】
2006203054.tif 000003
【図１Ｂ】
2006203054.tif 000004
【図１Ｃ】
2006203054.tif 000005
【図１Ｄ】
2006203054.tif 000006
【図１Ｅ】
2006203054.tif 000007
【図１Ｆ】
2006203054.tif 000008
【図１Ｇ】
2006203054.tif 000009
【図１Ｈ】
2006203054.tif 000010
【図１Ｉ】
2006203054.tif 000011
【図１Ｊ】
2006203054.tif 000012
【図１Ｋ】
2006203054.tif 000013
【図１Ｌ】
2006203054.tif 000014
【図２】
2006203054.tif 000015
【図３】
2006203054.tif 000016
【図４Ａ】
2006203054.tif 000017
【図４Ｂ】
2006203054.tif 000018
【図４Ｃ】
2006203054.tif 000019
【図４Ｄ】
2006203054.tif 000020
【図４Ｅ】
2006203054.tif 000021
【図４Ｆ】
2006203054.tif 000022
【図４Ｇ】
2006203054.tif 000023
【図４Ｈ】
2006203054.tif 000024
【図４Ｉ】
2006203054.tif 000025
【図４Ｊ】
2006203054.tif 000026
【図４Ｋ】
2006203054.tif 000027
【図４Ｌ】
2006203054.tif 000028
【図４Ｍ】
2006203054.tif 000029
【図４Ｎ】
2006203054.tif 000030
【図４Ｏ】
2006203054.tif 000031
【図５】
2006203054.tif 000032
【図６】
2006203054.tif 000033
【図７Ａ】
2006203054.tif 000034
【図７Ｂ】
2006203054.tif 000035
【図７Ｃ】
2006203054.tif 000036
【図７Ｄ】
2006203054.tif 000037
【図７Ｅ】
2006203054.tif 000038
【図７Ｆ】
2006203054.tif 000039
【図７Ｇ】
2006203054.tif 000040
【図８】
2006203054.tif 000041
【図９Ａ】
2006203054.tif 000042
【図９Ｂ】
2006203054.tif 000043
【図９Ｃ】
2006203054.tif 000044
【図９Ｄ】
2006203054.tif 000045
【図９Ｅ】
2006203054.tif 000046
【図９Ｆ】
2006203054.tif 000047
【図９Ｇ】
2006203054.tif 000048
【図１０】
2006203054.tif 000049
【図１１Ａ】
2006203054.tif 000050
【図１１Ｂ】
2006203054.tif 000051
【図１１Ｃ】
2006203054.tif 000052
【図１１Ｄ】
2006203054.tif 000053
【図１１Ｅ】
2006203054.tif 000054
【図１１Ｆ】
2006203054.tif 000055
【図１１Ｇ】
2006203054.tif 000056
【図１２】
2006203054.tif 000057
【図１３】
2006203054.tif 000058
【図１４Ａ】
2006203054.tif 000059
【図１４Ｂ】
2006203054.tif 000060
【図１４Ｃ】
2006203054.tif 000061
【図１４Ｄ】
2006203054.tif 000062
【図１４Ｅ】
2006203054.tif 000063
【図１５Ａ】
2006203054.tif 000064
【図１５Ｂ】
2006203054.tif 000065
【図１５Ｃ】
2006203054.tif 000066
【図１５Ｄ】
2006203054.tif 000067
【図１５Ｅ】
2006203054.tif 000068
【図１５Ｆ】
2006203054.tif 000069