(57)【要約】【課題】  ＲＴＡによるアニール法は、微細化に限界がある。ＲＴＡによるアニール法は、加熱時間が数秒で、半導体基板全体が高温に加熱されるために不純物が半導体基板の深部へ拡散する恐れがあるため、今後のさらなる微細化に対応することが困難である。【解決手段】レーザ光を非線形光学素子に通すことなく基本波のままとし、高強度、且つ、繰り返し周波数の高いパルスのレーザ光を不純物拡散層に照射してレーザアニールを行って不純物を電気的に活性化させることを特徴とする。本発明により、シリコン基板表面の薄い層を局所的に溶かして活性化することができる。また、一度のレーザ走査で活性化される領域の幅を拡大することができるため、格段に生産性を向上させることができる。【選択図】  図１
2006173587.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に選択的に不純物を導入して不純物領域を形成する工程と、
基本波であるレーザビームを前記不純物領域の表面にて長いビームに加工し、前記長いビームに対して前記不純物領域の表面を相対的に移動しながらレーザビームを走査して前記不純物を活性化する工程と、を含むことを特徴とする半導体装置の作製方法。
【請求項２】
ＳＯＩ基板の半導体層上にゲート絶縁膜を形成する工程と、
ゲート絶縁膜上にゲート電極を形成する工程と、
ＳＯＩ基板の半導体層に選択的に不純物を導入して不純物領域を形成する工程と、
基本波であるレーザビームを前記不純物領域の表面にて長いビームに加工し、前記長いビームに対して前記不純物領域の表面を相対的に移動しながらレーザビームを走査して前記不純物を活性化する工程と、を含むことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、前記不純物領域は、電界効果トランジスタのソース領域またはドレイン領域であることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１または請求項２において、前記不純物領域は、電界効果トランジスタのエクステンション領域であることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、前記基本波であるレーザビームは、パルス幅が１フェムト秒以上１０ピコ秒以下で発振することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、前記基本波であるレーザビームは、Ｓａｐｐｈｉｒｅ、ＹＡＧ、セラミックスＹＡＧ、セラミックスＹ２Ｏ３、ＫＧＷ、ＫＹＷ、Ｍｇ２ＳｉＯ４、ＹＬＦ、ＹＶＯ４、またはＧｄＶＯ４の結晶に、Ｎｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒのドーパントをいずれか１つまたは複数添加したレーザから選ばれる１種のレーザ発振器から射出されるレーザビームであることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、前記レーザビームは、繰り返し周波数１０ＭＨｚ以上のパルス発振のレーザ光であることを特徴とする半導体装置の作製方法。
【請求項８】
電界効果トランジスタを含む集積回路を有する半導体装置であり、
半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート絶縁膜を介して前記ゲート電極の下方に位置する半導体層に形成されるチャネル形成領域と、
前記チャネル形成領域の両側にｎ型またはｐ型の不純物元素が導入されたエクステンション領域と、
前記エクステンション領域に接するソース領域またはドレイン領域とを有し、
前記エクステンション領域は、前記ソース領域またはドレイン領域よりも接合深さが浅く形成され、
前記チャネル形成領域の長さが５ｎｍ以上８０ｎｍ以下であることを特徴とする半導体装置。
【請求項９】
請求項８において、前記チャネル形成領域の長さと前記ゲート電極の幅は同一であることを特徴とする半導体装置。
【請求項１０】
請求項８または請求項９において、前記集積回路は、コントローラ、ＣＰＵ、またはメモリのうち少なくとも一つを含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ光を被処理物に照射するためのレーザ照射装置を用いた半導体装置の作製方法に関する。具体的には、本発明は電界効果トランジスタ（以下、ＦＥＴという）で構成された回路を有する半導体装置に関する。例えば、大規模集積回路（ＬＳＩ）や、液晶表示パネルに代表される電気光学装置や、有機発光素子を有する発光表示装置や、ラインセンサなどのセンサ装置や、ＳＲＡＭ、ＤＲＡＭなどのメモリ装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、ＬＳＩの微細化および高集積化はますます進みつつあり、例えば、半導体基板に形成されたＭＯＳトランジスタのゲート長はサブミクロンレベルにまで縮小されつつある。ＭＯＳトランジスタを単純に微細化すると、実効的なチャネル長が短くなり、ソースドレイン間で短チャネル効果が生じ、ＭＯＳトランジスタのしきい値電圧が低下してしまう。加えて、短チャネル効果によりパンチスルーの多発や、リーク電流の増大等が顕著になってしまう。
【０００４】
短チャネル効果を防ぐためにＬＤＤ構造を採用したり、トランジスタに形成される拡散層の接合深さを浅くする構造を採用したりしている。拡散層の接合深さを浅くする構造は、極浅接合と呼ばれているものである。なお、極浅接合は、エクステンションとも呼ばれる。
【０００５】
所望の領域や深さに不純物をドーピングする技術とともに、ドーピングされた不純物を活性化させるためのアニール技術が検討されている。
【０００６】
このような従来のアニール技術の一つとして、不純物が添加された半導体基板全体を１０００℃程度に赤外線ランプ等を用いて加熱するＲＴＡ法が知られ、多用されている。しかしながら、ＲＴＡ法は、微細化に限界がある。ＲＴＡによるアニール法は、加熱時間が数秒で、半導体基板全体が高温に加熱されるために不純物が半導体基板の深部へ拡散する恐れがあるため、今後のさらなる微細化に対応することが困難である。
【０００７】
そこで、今後のさらなる微細化に対応する技術としてレーザーアニール法が注目されている。レーザを用いた従来技術としては、３０８ｎｍのＸｅＣｌエキシマレーザを照射してシリコン基板の表面を溶融した後、シリコン原子を再結晶化する技術がアニール法として知られている。
【０００８】
レーザアニール法の特徴は、輻射加熱あるいは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体基板を選択的に加熱して、基板に殆ど熱的損傷を与えないことなどがあげられている。
【０００９】
レーザアニール法に用いられるレーザ発振器はその発振方法により、パルス発振と連続発振の２種類に大別される。レーザアニール法には、しばしばパルス発振のエキシマレーザから発振されたレーザ光（レーザビームとも言う）が用いられる。エキシマレーザは出力が大きく、高い繰り返し周波数での繰り返し照射が可能であるという利点を有している。
【００１０】
また、エキシマレーザから発振されるレーザ光は半導体としてよく用いられるシリコンに対する吸収係数が高いという利点を有する。
【００１１】
例えば、レーザ光の照射の際には、照射面におけるレーザ光の形状が線状となるように光学系（ビームホモジナイザーなど）にて整形し、レーザ光の照射位置を照射面に対し相対的に移動させて照射する。この方法は、一度に広い面積の半導体をアニールすることができ、高い生産性を持つため工業的に優れている。（以下、照射面において、線状の形状を有するレーザ光を線状ビームと称する。）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
レーザーアニール法によるシリコンの再結晶化の主たる目的は、不純物イオンの打ち込みにより損傷を受けた不純物領域をできるだけ単結晶に近づけ、不純物領域を電気的に活性化することである。
【００１３】
パルス発振のエキシマレーザから発振されたレーザ光を用いた従来のレーザアニール法においても解決すべきいくつかの課題を抱えており、例えばレーザーアニールによって発生する溶融再結晶化時における結晶欠陥の発生といった課題を抱えている。
【００１４】
そこで、これらの課題を解決するための方法の一つとして、ＡｒレーザやＹＶＯ４レーザのような連続発振のレーザ発振器（以下、ＣＷレーザと称す。）、あるいは繰り返し周波数が１０ＭＨｚ以上と非常に高いパルス発振のレーザ発振器（以下、擬似ＣＷレーザと称す）を用いる方法が挙げられる。
【００１５】
しかし、レーザ媒質が固体であるＣＷレーザまたは擬似ＣＷレーザを適用する場合、その基本波の波長域は赤から近赤外域であり、半導体でのレーザ光吸収効率は極めて低い。ちなみに、半導体への吸収効率が良いレーザ光は、可視あるいは紫外域の波長を持ったレーザ光である。
【００１６】
従って、ＣＷレーザまたは擬似ＣＷレーザをレーザアニール法に使用する場合は、非線形光学素子を用いて波長を可視域以下の高調波に変換して用いる。例えば、大出力を得やすい近赤外の基本波を第二高調波であるグリーンのレーザ光に変換する方法において、最も変換効率が高くなると考えられている。
【００１７】
高調波はレーザ媒質から発振した基本波を非線形光学素子に入射させることで得られる。しかし、レーザの出力が大きくなると、多光子吸収などの非線形光学効果により、非線形光学素子にダメージが与えられ、ブレークダウンにつながるなどの問題がある。よって、現在、生産されている可視域のＣＷレーザは、非線形光学素子の問題から、最大でも１５Ｗ程度である。
【００１８】
また、ＣＷレーザまたは擬似ＣＷレーザを用いてレーザアニールを行った場合、エキシマレーザを用いた場合に比べ生産性が悪く、更なる生産性の向上が必要である。例えば、１０Ｗの５３２ｎｍのＣＷレーザを長手方向が３００μｍ、短手方向が１０μｍ程度の線状に整形してレーザアニールを行う場合、一度の走査でアニールできる領域の幅は２００μｍ程度となる。このため、量産プロセスで用いられる直径が１００ｍｍ〜３００ｍｍの半導体ウェーハ全面に照射するためには、ビームスポットの走査を無数に繰り返す必要がある。なお、本明細書では、照射面においてレーザビームがどんな形を有していても、照射面におけるレーザビームの長い側を長手方向、短い側を短手方向と言う。
【課題を解決するための手段】
【００１９】
そこで、本発明は、レーザ光を非線形光学素子に通すことなく基本波のままとし、高強度、且つ、繰り返し周波数の高いパルスのレーザ光を半導体ウェーハに照射してレーザアニールを行うことを特徴とする。
【００２０】
なお、高強度とは、単位時間あたり単位面積あたりに高い尖頭出力を持つことを指しており、本発明におけるレーザ光の尖頭出力の範囲は、１ＧＷ／ｃｍ２〜１ＴＷ／ｃｍ２とする。
【００２１】
波長が１μｍ程度の基本波は、半導体ウェーハに照射してもあまり吸収されず、吸収効率が低いが、本発明者らは、パルス幅をピコ秒台、或いはフェムト秒（１０−１５秒）台のパルスレーザから射出される基本波であれば、高強度のレーザ光が得られ、照射領域に非線形光学効果（多光子吸収）が生じ、半導体ウェーハに吸収させることができることを見いだした。
【００２２】
通常、半導体のエネルギーギャップに比べ、１光子あたりのエネルギーが小さい場合には、光子は半導体に吸収されない。そのため、従来では前述したように非線形光学素子を用いて基本波を高調波に変換することで、１光子あたりのエネルギーを増大させて用いている。波長λのｎ次の高調波を用いた場合、１光子あたりのエネルギーＥはプランク定数、光速ｃを用いて次式で表すことができる。
【００２３】
【数１】
2006173587.tif 000003
【００２４】
高強度のレーザ光を用いると、レーザ光が照射された材料中で高電磁場が生じ、非線形光学効果（多光子吸収）が起こる。多光子吸収により、１光子あたりのエネルギーが半導体のエネルギーバンドギャップに比べて小さい場合にも、光子を同時に多段的に吸収することができ、光を通過することなく吸収することができる。
【００２５】
本発明は、非線形光学素子を用いず、且つ、高調波に変換しないため、１５Ｗよりも大きな出力、例えば４０Ｗの出力を有するレーザ発振器をレーザアニール法に用いることが可能となる。従って、一度の走査で活性化される不純物領域の幅を拡大することができるため、格段に生産性を向上させることができる。
【００２６】
本明細書で開示する本明細書で開示する発明の構成は、
半導体基板に選択的に不純物を導入して不純物領域を形成する工程と、基本波であるレーザビームを前記不純物領域の表面にて長いビームに加工し、前記長いビームに対して前記不純物領域の表面を相対的に移動しながらレーザビームを走査して前記不純物を活性化する工程と、を含むことを特徴とする半導体装置の作製方法である。
【００２７】
また、上記各構成において、前記半導体基板は、単結晶シリコン基板または化合物半導体基板であり、代表的には、Ｎ型またはＰ型の単結晶シリコン基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイヤ基板、又はＺｎＳｅ基板である。また、半導体基板を用いて集積回路を形成した半導体素子としては、代表的には、電源回路、送受信回路、メモリ、又は音声処理回路のアンプを含む。
【００２８】
また、ＳＯＩ基板を用いてもよく、他の発明の構成は、ＳＯＩ基板の半導体層上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ＳＯＩ基板の半導体層に選択的に不純物を導入して不純物領域を形成する工程と、基本波であるレーザビームを前記不純物領域の表面にて長いビームに加工し、前記長いビームに対して前記不純物領域の表面を相対的に移動しながらレーザビームを走査して前記不純物を活性化する工程と、を含むことを特徴とする半導体装置の作製方法である。
【００２９】
上記各構成において、前記不純物領域は、電界効果トランジスタのソース領域またはドレイン領域であることを特徴としている。ソース領域またはドレイン領域にはｎ型の導電型を半導体に付与する不純物（Ａｓ、Ｐ等）、或いは、ｐ型の導電型を半導体に付与する不純物（Ｂ）を高濃度に含ませて低抵抗化を図っている。本発明により、選択的にレーザー光を照射することによって、所望の箇所のみを活性化して低抵抗化させることができる。
【００３０】
また、上記各構成において、前記不純物領域は、電界効果トランジスタのエクステンション領域であることを特徴としている。エクステンション領域の接合深さは、前記ソース領域及びドレイン領域の接合深さよりも浅く形成されている。また、エクステンション領域にはｎ型の導電型を半導体に付与する不純物、或いは、ｐ型の導電型を半導体に付与する不純物を含んでいる。加えて、ｎ型の導電型を半導体に付与する不純物とｐ型の導電型を半導体に付与する不純物との両方を含んでもよい。
【００３１】
また、上記各構成において、前記基本波であるレーザビームは、パルス幅が１フェムト秒以上１０ピコ秒以下で発振することを特徴としている。パルス幅を１フェムト秒以上１０ピコ秒以下の範囲とすることで、多光子吸収を引き起こすのに十分な高強度を得ることができる。パルス幅が１０ピコ秒より長い数十ピコ秒のレーザビームでは多光子吸収が生じない。また、パルス幅が１５０フェムト秒のレーザビームを用いて半導体の加熱を行う実験を実施したところ、加熱されたことが確認でき、このことから多光子吸収が引き起こされたと思われる。
【００３２】
多光子吸収を引き起こすのに十分な高強度を得ることができるレーザとして、パルス幅がピコ秒あるいはフェムト秒のパルスレーザがある。該パルスレーザとして用いることができるのは、Ｓａｐｐｈｉｒｅ、ＹＡＧ、セラミックスＹＡＧ、セラミックスＹ２Ｏ３、ＫＧＷ、ＫＹＷ、Ｍｇ２ＳｉＯ４、ＹＬＦ、ＹＶＯ４、ＧｄＶＯ４などの結晶に、Ｎｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒなどのドーパントを添加したものが挙げられる。
【００３３】
なお、本発明で用いるレーザの繰り返し周波数は１０ＭＨｚ以上とすることも特徴の一つである。本発明で用いるレーザの繰り返し周波数は、従来のパルス発振のレーザで用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いる。パルス発振でレーザ光を半導体に照射してから半導体が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われており、１０ＭＨｚ以上のパルスレーザ発振器を用いると、半導体がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。
【００３４】
この数十ｎｓｅｃ〜数百ｎｓｅｃの時間内に同一箇所に再びレーザ光が照射されれば、溶融状態を保つことができるため、１０ＭＨｚ以上の繰り返し周波数のパルスレーザであれば、擬似的にＣＷレーザと同様に考えることができ、そのようなレーザは、擬似ＣＷレーザと呼ぶ。
【００３５】
なお、本明細書でいうレーザアニール法とは、半導体基板又は半導体膜に形成された損傷層やアモルファス層を再結晶化する技術や、基板上に形成された非晶質半導体膜を結晶化させる技術、及び、半導体層に添加されたドーパントを活性化する技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。
【００３６】
また、本明細書で「多光子吸収」とは、２つ以上の光子の同時吸収のことで、同じエネルギーの一光子だけの吸収ではエネルギー的に到達できない反応性のある電子励起状態に達するようなものを意味する。なお、「同時」とは１０−１４秒以下の時間内に発生する２つの事象を意味する。また、「電子励起状態」とは分子の電子基底状態より高いエネルギーにある分子の電子的状態のことであり、電磁放射の吸収により達成され、寿命が１０−１３秒より長い状態を意味する。
【００３７】
また、上記作製方法により得られるデバイスも本発明の一つであり、その構成は、電界効果トランジスタを含む集積回路を有する半導体装置であり、半導体層上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート絶縁膜を介して前記ゲート電極の下方に位置する半導体層に形成されるチャネル形成領域と、前記チャネル形成領域の両側にｎ型またはｐ型の不純物元素が導入されたエクステンション領域と、前記エクステンション領域に接するソース領域またはドレイン領域とを有し、前記エクステンション領域は、前記ソース領域またはドレイン領域よりも接合深さが浅く形成され、前記チャネル形成領域の長さ（チャネル長）が５ｎｍ以上８０ｎｍ以下であることを特徴とする半導体装置である。
【００３８】
本発明により、極めて精密にレーザー光を選択的に照射して活性化することができるため、電界効果トランジスタのチャネル形成領域の長さを５ｎｍ以上８０ｎｍ以下の範囲で自由に設定することが可能である。
【００３９】
また、上記構成において、前記チャネル形成領域の長さと前記ゲート電極の幅は同一であることを特徴としている。ゲート電極と重なる位置に存在するチャネル形成領域にはレーザー光は照射されず、拡散もほとんど生じないため、チャネル形成領域の長さと前記ゲート電極の幅が同一となる。
【００４０】
また、上記構成において、前記集積回路は、コントローラ、ＣＰＵ、またはメモリのうち少なくとも一つを含むことを特徴としている。
【発明の効果】
【００４１】
本発明により、波長変換のための非線形光学素子を必要とせず、非常に大出力なレーザビーム、例えば高調波の２倍以上のエネルギーをもつもの、を得ることができる。また、本発明により、活性化した不純物が基板の深部へ不必要に拡散することを防止することができる。従って、再結晶化時において、半導体基板を十分低い基板温度に保った状態において、照射領域の不純物を効率よく活性化することができ、より高性能なデバイスの開発に利用できる。
【００４２】
また、本発明により、接合深さの浅い極浅接合を形成することができる。極浅接合を形成することができれば、リーク電流を低減することができ、低消費電力を実現することもできる。加えて、半導体集積回路のさらなる微細化や高集積度化が可能となる。
【００４３】
また、非線形光学素子は変質しやすいため、固体レーザの利点であるメンテフリーの状態を長く保てないという欠点があったが、本発明は非線形光学素子を用いないため、その欠点を克服することができる。即ち、本発明によりレーザ照射装置自体の安定性および信頼性が向上する。
【発明を実施するための最良の形態】
【００４４】
本発明の実施形態について、以下に説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更できる。
【００４５】
（実施の形態１）
図１は、本発明のレーザ照射装置の一例を示す斜視図である。
【００４６】
図１に示すレーザ発振器１０１は、パルス幅がフェムト秒（１０−１５秒）台で発振するレーザ（フェムト秒レーザともいう）のレーザ発振器を用いる。該レーザ発振器として用いることができるのは、Ｓａｐｐｈｉｒｅ、ＹＡＧ、セラミックスＹＡＧ、セラミックスＹ２Ｏ３、ＫＧＷ、ＫＹＷ、Ｍｇ２ＳｉＯ４、ＹＬＦ、ＹＶＯ４、ＧｄＶＯ４などの結晶に、Ｎｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒなどのドーパントを添加したレーザなどが挙げられる。なお、レーザ発振器１０１は、非線形光学素子を内蔵しておらず、レーザビームの基本波が射出される。レーザ発振器１０１は、レーザ媒質より発振された光を高調波に変換するための非線形光学素子を含まないが、半導体において十分に非線形光学効果（多光子吸収）を起こすだけの光の強度を持つものである。
【００４７】
まず、レーザ発振器１０１から射出されたレーザビームは、スリット１０２を通る。スリット１０２は、レーザビームにおけるエネルギーの弱い部分を遮断することができ、照射面におけるレーザビームの長尺方向の長さを調整することができる。本発明において使用するスリット１０２については特に制限されることはなく、スリットを通過した際に強度の弱い部分を遮断できる構造あるいは形状のものを使用することができる。
【００４８】
次いで、スリット１０２を通ったレーザビームはミラー１０３で方向を変えられて、半導体基板１０６の方向に偏向される。なお、方向を変えた後のレーザビームの方向は、半導体基板に対して垂直方向でも斜め方向でも構わない。
【００４９】
次いで、ミラー１０３で方向を変えられたレーザビームは、一方向にのみ作用する第１のシリンドリカルレンズ１０４によって、スリット１０２の像を照射面である半導体基板１０６上に投影する。さらに、レーザビームは第１のシリンドリカルレンズ１０４と９０度回転した一方向にのみ作用する第２のシリンドリカルレンズ１０５によって集光され、半導体基板１０６に照射される。第１のシリンドリカルレンズ１０４、と第２のシリンドリカルレンズ１０５により、照射面にて線状または楕円状または矩形状のビーム照射領域１１１が得られる。第１のシリンドリカルレンズ１０４は、ビーム照射領域１１１の長尺方向にビームの整形を行い、第２のシリンドリカルレンズ１０５は、ビーム照射領域１１１の短尺方向にビームの整形を行っている。本発明で用いるシリンドリカルレンズとしては、入射側、射出側のいずれか一方に凸面が形成されているものでも、両側に凸面が形成されているものでもよいが、低収差、精度の面で入射側に凸面が形成されているものを使用することが好ましい。
【００５０】
図２を用いて、本発明の光学系について詳しく説明する。なお、図２中にて用いている符号は、図１で用いたものと共通の符号を用いている。図２（ａ）はビーム照射領域の長尺方向を表し、図２（ｂ）は短尺方向を表している。レーザ発振器１０１から射出したレーザビームはスリット１０２によってレーザビームの一部を遮られ、レーザビームの強度が強い部分のみがスリットを通過する。通過したレーザビームは第１のシリンドリカルレンズ１０４によってスリット１０２でできた像を半導体基板１０６に投影するものである。なお、図１中の実線で示すレーザビーム１１０は、ビーム照射領域１１１の中心を通るレーザビームを示している。
【００５１】
ここで、本発明の特徴の一つである、第１のシリンドリカルレンズ１０４と、スリット１０２と、照射面となる半導体基板１０６との間の位置関係について詳しく説明する。スリット１０２を用いる理由は、レーザビームにおけるエネルギーの弱い部分が半導体基板に照射されるのを防ぐためである。そのようなレーザビームが半導体基板に照射されると表面に凹凸を多く有する比較的結晶粒の小さな多結晶の領域（ここでは結晶性不良領域と称する。）が形成され、好ましくない。そこで、スリット１０２を用い、そのような領域が半導体基板に形成されないようにする。なお、通常、レーザビームをスリットで一部遮光するとレーザの干渉性に起因する回折と呼ばれる現象が起こるが、これによりレーザビームに回折縞が発生する。以下は、そのような回折縞が照射面において発生しない方法について説明する。
【００５２】
以下の２式において第１のシリンドリカルレンズ１０４の焦点距離をｆとし、スリット１０２の開口の幅をｓとする。このとき、スリット１０２と第１のシリンドリカルレンズ１０４の間隔をＭ１とし、第１のシリンドリカルレンズ１０４と半導体基板１０６の間隔をＭ２とする。また、照射面となる半導体基板１０６上での線状レーザビームの長尺方向の長さをＬとする。このとき、次の２式が成り立つ。
【００５３】
【数２】
2006173587.tif 000004
【００５４】
【数３】
2006173587.tif 000005
【００５５】
上記２つの数式より、次の２式が成り立つ。
【００５６】
【数４】
2006173587.tif 000006
【００５７】
【数５】
2006173587.tif 000007
【００５８】
これらの関係を満たす位置にスリット、第１のシリンドリカルレンズ、照射面を配置することで、回折による縞は半導体基板に伝達されなくなる。これにより、結晶性不良領域がほとんど発生しないレーザ照射が実現できる。
【００５９】
また、射出したレーザビームのビーム径、出力、ビームの形状をそのまま用いることができる場合は、シリンドリカルレンズを必ずしも２つ用いる必要はない。また、射出したレーザビームの長尺と短尺の長さの比を保ったまま集光を行う場合は、シリンドリカルレンズの代わりに、球面レンズを用いても良い。
【００６０】
そして、半導体基板１０６を適切な速度にて移動させてレーザ照射を行う。半導体基板１０６は、レーザ照射の際に基板が落ちないように、吸着手段または機械的に固定する手段によって基板固定ステージ１０７に固定されている。また、基板固定ステージ１０７は、Ｘステージ１０８、Ｙステージ１０９を用いて半導体基板の表面と平行な基板固定ステージの面内をＸ方向またはＹ方向に移動させることができるようになっている。Ｘステージ１０８、およびＹステージ１０９は、基板固定ステージ１０７に固定された半導体基板を１００〜１０００ｍｍ／ｓｅｃの速度で移動させることが可能である。ここでは、固定されたレーザビームの照射領域に対して、半導体基板が設置されたステージをＸ方向（またはＹ方向）に移動させてレーザ光を走査させる方式としている。なお、本発明人らの経験から予想される最適な走査の速度は、４００ｍｍ／ｓｅｃ前後である。
【００６１】
また、Ｘステージ１０８、およびＹステージ１０９を移動させる方式に限定されず、ガルバノミラーやポリゴンミラーによりレーザ光を走査させてもよく、基板の縦方向（Ｙ方向）に沿って、
帯状に形成されたレーザビームを照射し、その照射領域を基板に対して相対的に横方向（Ｘ方向）に移動させてレーザ光を走査させることができればよい。
【００６２】
本発明によりレーザ照射を活性化処理に用いて、適宜、ＦＥＴなどの半導体素子を作製することで、より高性能なデバイスの開発に利用できる。
【００６３】
また、レーザのパルス幅に対する不純物の拡散距離を次に示す式で求めることができる。
【００６４】
【数６】
2006173587.tif 000008
【００６５】
ここで、τＬは時間、即ちレーザのパルス幅を指している。また、ＤＦは材料の熱拡散係数であり、ＤＦ＝ＫＴ／ρＣＰである。ただし、ＫＴは熱伝導率、ρは密度、ＣＰは比熱容量である。結晶シリコンの熱伝導率ＫＴは、１４８Ｗ／ｍ・Ｋであり、結晶シリコンの密度ρは、２３３０ｋｇ／ｃｍ３であり、結晶シリコンの比熱容量ＣＰは、７００Ｊ／（ｋｇ・Ｋ）である。従って、結晶シリコンの熱拡散係数ＤＦは、９．０７４×１０−５ｍ２／ｓとなる。
【００６６】
例えば、レーザのパルス幅を１ｐｓとした時、結晶シリコンの熱拡散距離ＬＤは、９．５２５８５３ｎｍと算出できる。このようにパルス幅をピコ秒台、或いはフェムト秒（１０−１５秒）台のパルスレーザから射出されるレーザビームを用いた場合、結晶シリコンの熱拡散距離は極めて小さく、レーザビームで照射された部分のみが高温高密度エネルギー状態となり、熱拡散により熱影響層がほとんどでないことを示している。即ち、パルス幅をピコ秒台、或いはフェムト秒（１０−１５秒）台のパルスレーザから射出されるレーザビームを半導体に添加された不純物の活性化に用いた場合、接合深さの浅い極浅接合を形成することができる。
【００６７】
また、本発明において、レーザのパルス幅などの照射条件を適宜設定することで接合深さを自由に調節することもできる。
【００６８】
また、ここでは活性化に用いた例を示したが、特に限定されず、シリサイド形成処理などで代表される様々なレーザアニール処理に適用することができる。
【００６９】
（実施の形態２）
以下に本発明を用いたＦＥＴの作製手順を簡略に図３（Ａ）及び図３（Ｂ）を用いて示す。ここでは不純物が導入された不純物領域に対して、近赤外領域の波長をもつ基本波であり、且つ、パルス幅が１０ｐｓ程度以下のレーザ光を照射し、照射領域に非線形光学効果（多光子吸収）を生じさせて活性化を行う例を示す。
【００７０】
まず、単結晶シリコンからなるシリコン基板３０１を用意する。そして、シリコン基板の主面（素子形成面または回路形成面）の第１の素子形成領域にｎ型ウェル３０２を、第２の素子形成領域にｐ型ウェル３０３をそれぞれ選択的に形成する。
【００７１】
次いで、第１の素子形成領域と第２の素子形成領域とを区画するための素子分離領域となるフィールド酸化膜３０６を形成する。フィールド酸化膜３０６は厚い熱酸化膜であり、公知のＬＯＣＯＳ法を用いて形成すればよい。なお、素子分離法は、ＬＯＣＯＳ法に限定されず、例えば素子分離領域はトレンチ分離法を用いてトレンチ構造を有していてもよいし、ＬＯＣＯＳ構造とトレンチ構造の組み合わせであってもよい。
【００７２】
次いで、シリコン基板の表面を、例えば熱酸化させることによってゲート絶縁膜を形成する。ゲート絶縁膜は、ＣＶＤ法を用いて形成してもよく、酸化窒化珪素膜や酸化珪素膜や窒化珪素膜やそれらの積層膜を用いることができる。例えば、熱酸化により得られる膜厚５ｎｍの酸化珪素膜とＣＶＤ法で得られる膜厚１０ｎｍ〜１５ｎｍの酸化窒化珪素膜の積層膜を形成する。
【００７３】
次いで、ポリシリコン層３１１ａ、３１７ａとシリサイド層３１１ｂ、３１７ｂとの積層膜を全面に形成し、リソグラフィ技術およびドライエッチング技術に基づき積層膜をパターニングすることによってゲート絶縁膜上にポリサイド構造を有するゲート電極３１１、３１７を形成する。ポリシリコン層３１１ａ、３１７ａは低抵抗化するために予め、１０２１／ｃｍ３程度の濃度でリン（Ｐ）をドープしておいても良いし、ポリシリコン膜３１１ａ、３１７ａを形成した後で濃いｎ型不純物を拡散させても良い。また、シリサイド層３１１ｂ、３１７ｂを形成する材料はモリブデンシリサイド（ＭｏＳｉｘ）、タングステンシリサイド（ＷＳｉｘ）、タンタルシリサイド（ＴａＳｉｘ）、チタンシリサイド（ＴｉＳｉｘ）などを適用することが可能であり、公知の方法に従い形成すれば良い。
【００７４】
次いで、エクステンション領域を形成するために、ゲート絶縁膜を介してシリコン半導体基板にイオン注入を行う。本実施の形態においては、各ソース領域およびドレイン領域とチャネル形成領域との間に形成された不純物領域をエクステンション領域と呼ぶ。エクステンション領域３０７、３１３の不純物濃度は、ソース領域およびドレイン領域の不純物濃度よりも低い場合もあるし、同等の場合もあるし、高い場合もある。即ち、エクステンション領域の不純物濃度は、半導体装置に要求される特性に基づいて決定すればよい。
【００７５】
本実施の形態は、ＣＭＯＳを製造する場合であるので、ｐチャネル型ＦＥＴを形成すべき第１の素子形成領域をレジスト材料で被覆し、ｎ型不純物であるヒ素（Ａｓ）やリン（Ｐ）をシリコン基板に注入する。また、ｎチャネル型ＦＥＴを形成すべき第２の素子形成領域をレジスト材料で被覆し、ｐ型不純物であるボロン（Ｂ）をシリコン基板に注入する。
【００７６】
次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコン基板における結晶欠陥を回復するために、第１回目の活性化処理を行う。本実施の形態においては、実施の形態１に示すように、基本波であり、且つ、パルス幅が１０ｐｓ以下のレーザ光を照射し、非線形光学効果（多光子吸収）を生じさせて活性化を行う。本プロセスを効率よく行うため、レーザの繰り返し周波数は、１０ＭＨｚ以上としてもよい。Ｓｉの融点程度の温度まで半導体基板を加熱し、表面の薄い層を局所的に加熱して活性化する。このとき、Ｓｉ内の不純物は非常に短い時間で加熱されるため、その間に移動できる距離は極めて短い。しかしながら、Ｓｉの格子点に移動するには十分な距離であるため、本プロセスにより、注入されている不純物を十分に活性化することができる。また、先の議論でも述べたとおり、本プロセスによる不純物の移動距離は１ｎｍ程度以下と短く、これによって不純物の拡散を極力抑えることができる。
【００７７】
次いで、ゲート電極の側壁にサイドウォール３１２、３１８を形成する。例えば酸化珪素からなる絶縁材料層を全面にＣＶＤ法にて体積させ、かかる絶縁材料層をエッチバックすることによってサイドウォールを形成すればよい。エッチバックの際に自己整合的にゲート絶縁膜を選択的に除去してもよい。また、エッチバック後にゲート絶縁膜のエッチングを行ってもよい。こうして、ゲート電極の幅と、そのゲート電極の側壁の両側に設けられたサイドウォールの幅とを合計した幅を有するゲート絶縁膜３１０、３１６が形成される。
【００７８】
次いで、ソース領域およびドレイン領域を形成するために、露出したシリコン基板にイオン注入を行う。ＣＭＯＳを製造する場合であるので、ｐチャネル型ＦＥＴを形成すべき第１の素子形成領域をレジスト材料で被覆し、ｎ型不純物であるヒ素（Ａｓ）やリン（Ｐ）をシリコン基板に注入してソース領域３１４及びドレイン領域３１５を形成する。また、ｎチャネル型ＦＥＴを形成すべき第２の素子形成領域をレジスト材料で被覆し、ｐ型不純物であるボロン（Ｂ）をシリコン基板に注入してソース領域３０８及びドレイン領域３０９を形成する。
【００７９】
次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコン基板における結晶欠陥を回復するために、第２回目の活性化処理を行う。第２回目の活性化処理も基本波であり、且つ、パルス幅が１０ｐｓ以下のレーザ光を照射し、非線形光学効果（多光子吸収）を生じさせて活性化を行う。この段階での断面図が図３（Ａ）に相当する。
【００８０】
そして、活性化後に層間絶縁膜やプラグ電極やメタル配線等を形成する。第１の層間絶縁膜３３１は、プラズマＣＶＤ法や減圧ＣＶＤ法を用いて酸化シリコン膜や酸化窒化シリコン膜などで１００〜２０００ｎｍの厚さに形成する。さらにその上にリンガラス（ＰＳＧ）、あるいはボロンガラス（ＢＳＧ）、もしくはリンボロンガラス（ＰＢＳＧ）の第２の層間絶縁膜３３２が形成する。第２の層間絶縁膜３３２は、平坦性を上げるため、スピンコート法や常圧ＣＶＤ法で作製する。
【００８１】
ソース電極３３３、３３５、及びドレイン電極３３４、３３６は、第１の層間絶縁膜３３１および第２の層間絶縁膜３３２にそれぞれのＦＥＴのソース領域及びドレイン領域に達するコンタクトホールを形成した後に形成するもので、低抵抗材料として通常良く用いられるアルミニウム（Ａｌ）を用いると良い。また、Ａｌとチタン（Ｔｉ）の積層構造としても良い。
【００８２】
また、ここでは図示していないが、第１の層間絶縁膜３３１および第２の層間絶縁膜３３２にゲート電極に達するコンタクトホールが設けられ、第２の層間絶縁膜上に設けられている配線と電気的に接続する電極が開口部において第１の層間絶縁膜の一部上に形成する。
【００８３】
最後に、パッシベーション膜３４１と第３の層間絶縁膜３４２を形成し、図３（Ｂ）の状態を得る。図３（Ｂ）において向かって左側のトランジスタがｐチャネル型ＦＥＴ２０１であり、右側のトランジスタがｎチャネル型ＦＥＴ２０２である。
【００８４】
パッシベーション膜３４１は、プラズマＣＶＤ法で窒化シリコン膜、または酸化シリコン膜、あるいは窒化酸化シリコン膜で形成されている。さらに、第３の層間絶縁膜３４２は有機樹脂材料で１μｍ〜２μｍの厚さに形成する。有機樹脂材料として、ポリイミド、ポリアミド、アクリル、ベンゾシクロブテン（ＢＣＢ）などを用いることができる。有機樹脂膜を用いることの利点は、膜の形成方法が簡単である点や、比誘電率が低いので寄生容量を低減できる点、平坦化するのに適している点などがある。勿論、上述した以外の有機樹脂膜を用いても良い。
【００８５】
本発明により、パンチスルーや、ゲートリーク等の短チャネル効果を抑制することができ、半導体装置のさらなる微細化を進展させることができる。また、本発明により、ＦＥＴのソース領域とドレイン領域の間隔やエクステンション領域の幅を自由に設計することが可能となる。従って、本発明によりＦＥＴのチャネル長を５ｎｍ〜８０ｎｍの範囲で自由に設計することが可能である。
【００８６】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【００８７】
（実施の形態３）
本発明の半導体装置の作製方法について図面を参照して説明する。本実施の形態は、絶縁層と単結晶半導体層とが積層されたＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板を用いる例を示す。
【００８８】
ＳＯＩ基板としては、例えば、ＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ  ｂｙ  ｉｍｐｌａｎｔｅｄ  ｏｘｙｇｅｎ）基板が挙げられる。ＳＩＭＯＸ基板５１０は、単結晶半導体層の表面からわずかに深い部分に酸素分子を埋め込み、それを高熱で酸化させることにより、絶縁層とその絶縁層上に単結晶半導体層を作製した基板であり、第１の単結晶半導体層５１１と、絶縁層５１２と、第２の単結晶半導体層５１３とが積層された基板である（図４（Ａ）参照）。
【００８９】
ＳＩＭＯＸ基板５１０を用いた本発明の半導体装置の作製方法について説明する。まず、ＳＩＭＯＸ基板５１０の一表面の第１の単結晶半導体層５１１を活性層とした電界効果トランジスタなどの第１の素子を複数形成する。続いて、第１の単結晶半導体層５１１上に、第２の素子を含む層５１４を形成する（図４（Ｂ）参照）。次に、ＳＩＭＯＸ基板５１０の一表面とは反対の表面の第２の単結晶半導体層５１３をエッチングして除去する（図４（Ｃ）参照）。そうすると、絶縁層５１２と、第１の単結晶半導体層５１１と、第２の素子を含む層５１４とが順に積層された半導体装置５１６が完成する（図４（Ｄ）参照）。
【００９０】
なお、第２の単結晶半導体層５１３の除去は、砥石等の研削研磨装置５１５を用いて行ってもよいし、エッチング剤を用いて行ってもよいし、研削研磨装置５１５とエッチング剤を併用して行ってもよい。好ましくは、第２の単結晶半導体層５１３がある程度の薄さになるまでは研削研磨し、その後、絶縁層５１２が露出するまで、エッチング剤により第２の単結晶半導体層５１３を除去するとよい。エッチング剤は、ウエットエッチングであれば、フッ酸を水やフッ化アンモニウムで希釈した混液、フッ酸と硝酸の混液、フッ酸と硝酸と酢酸の混液、過酸化水素と硫酸の混液、過酸化水素とアンモニウム水と水の混液、過酸化水素と塩酸と水の混液等を用いる。また、ドライエッチングであれば、フッ素等のハロゲン系の原子や分子を含む気体、又は酸素を含む気体を用いる。好ましくは、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を用いるとよい。
【００９１】
ＳＩＭＯＸ基板５１０が含む第２の単結晶半導体層５１３の厚さは、数十〜数百μｍの厚さであるのに対し、第１の単結晶半導体層５１１の厚さは０．３μｍ以下と大変薄い。従って、第１の単結晶半導体層５１１を用いて電界効果トランジスタを複数形成した後に、第２の単結晶半導体層５１３を除去すれば、小型、薄型、軽量を実現した半導体装置、例えば、超大規模集積回路（ＵＬＳＩ）やＳＲＡＭ、ＤＲＡＭなどのメモリ装置を提供することができる。
【００９２】
さらに詳しく説明するため、第１の素子を電界効果トランジスタとし、第２の素子を記憶素子としてＤＲＡＭを作製する方法を図５、図６を用いて以下に示す。
【００９３】
まず、図５（Ａ）に示すように、第１の単結晶半導体層５１１と、絶縁層５１２と、第２の単結晶半導体層５１３とが積層されたＳＩＭＯＸ基板上に無機絶縁膜６１４を形成する。
【００９４】
次いで、導電材料からなるゲート電極６１６を形成し、ゲート電極６１６をマスクとして無機絶縁膜を自己整合的にエッチングしてゲート絶縁膜６１５を形成する。この段階で図５（Ｂ）の状態が得られる。
【００９５】
次いで、エクステンション領域を形成するため、不純物をプラズマドーピング法により導入して第１の不純物領域６１７ａを形成する。プラズマドーピング法を用いることによって極浅の不純物注入を行うことができる。この段階で図５（Ｃ）の状態が得られる。
【００９６】
次いで、導入した不純物を極浅、且つ、高濃度のプロファイル（分布）のまま活性化を行うために、基本波であり、且つ、パルス幅が１０ｐｓ以下のレーザ光を照射し、照射領域に非線形光学効果（多光子吸収）を生じさせるレーザアニールを行う。こうして、電気的に活性化された第１の不純物領域６１７ｂが形成される。この段階で図５（Ｄ）の状態が得られる。
【００９７】
次いで、ゲート電極６１６を覆うように窒化珪素膜を成膜し、膜厚分だけ異方的にドライエッチングする。こうして、図５（Ｅ）に示すように、ゲート電極６１６の側壁部に窒化珪素膜を部分的に残したサイドウォール６１８を形成する。このサイドウォール６１８を形成することによってゲート電極６１６端部で不純物の濃度勾配を形成して、電界効果トランジスタの信頼性を向上させている。
【００９８】
次いで、ソース領域およびドレイン領域を形成するため、不純物をイオンドーピング法により導入して第２の不純物領域６１９を形成する。イオンドーピング法を用いることによって第１の不純物領域よりも深く不純物注入を行う。この段階で図５（Ｆ）の状態が得られる。
【００９９】
次いで、第２の不純物領域６１９の活性化を行う。ここでの活性化としては、ＹＡＧレーザ或いはＸｅＣｌレーザを用いてエネルギ密度０．１〜１Ｊ／ｃｍ２程度のレーザアニールを行う。なお、このレーザアニールに代えて、基本波であり、且つ、パルス幅が１０ｐｓ以下のレーザ光を用いるレーザアニールを行うことも可能である。
【０１００】
次いで、第１の酸化珪素膜６２０をＣＶＤ法により形成した後、ＣＭＰで平坦化し、コンタクトホールをフォトリソグラフィ工程で形成する。第１の酸化珪素膜６２０をエッチングして形成されたコンタクトホールをポリシリコンで充填し、第２の不純物領域６１９と接する引出端子（プラグとも呼ぶ）６２１を形成する。なお、キャパシタ用のプラグ６２４、６２５も同時に形成される。次いで、第２の酸化珪素膜６２２を全面に成膜した後、ビット線を形成する部分を開口する。次いで、スパッタ法によりＴｉＮ膜とＷ膜とを積層成膜し、パターニングしてビット線６２３を形成する。なお、ビット線６２３は２つのメモリセルで共通とする。
【０１０１】
次いで、ビット線６２３のさらに上にキャパシタを形成するために、第３の酸化珪素膜６２６と窒化珪素膜６２７をＣＶＤ法により形成した後、ＣＭＰで平坦化し、コンタクトホールのフォトリソグラフィを行う。第３の酸化珪素膜６２６及び窒化珪素膜６２７をエッチングして形成されたコンタクトホールをポリシリコンで充填し、キャパシタ用の第１のプラグ６２４、６２５と接するキャパシタ用の第２のプラグ６２８、６２９を形成する。
【０１０２】
次いで、円筒形状のキャパシタを形成するため、形成しようとするキャパシタの高さに相当する膜厚で第４の酸化珪素膜をＣＶＤ法により形成する。キャパシタの孔パターンをフォトリソグラフィで形成してエッチングする。なお、キャパシタは隣のキャパシタと接触しない範囲で極力大きく設計する。
【０１０３】
次いで、第４の酸化珪素膜の孔の内面を含めて全面に薄いポリシリコン膜をＣＶＤ法により形成する。次いで、エッチバックを行って部分的にポリシリコン膜を除去すると孔の内面だけにポリシリコン膜が残って円筒形状の電極（キャパシタの下部電極）６３０が形成される。
【０１０４】
また、本発明は図６に示すメモリセルの構造に限定されず、たとえば、プレーナ型、スタック型、トレンチ型としてもよい。
【０１０５】
次いで、Ｔａ２Ｏ５膜と、ＴｉＮ膜をＣＶＤ法により形成した後、パターニングしてＴｉＮ膜からなる上部電極（プレートとも呼ばれる）６３１を形成する。以上の工程でメモリセルが完成する。なお、Ｔａ２Ｏ５膜に代わる誘電体としてＢａＳｒＴｉＯ３やＳｉＯ２やＳｉ３Ｎ４などを用いることができる。
【０１０６】
そして、第１の層間絶縁膜６３２または第２の層間絶縁膜６３３を形成し、周辺に設けられたＣＭＯＳ回路（図示しない）を第１の配線と第２の配線とで接続する。上下の配線間は、コンタクトホールの形成とプラグの形成とで電気的に接続させる。
【０１０７】
ＣＭＯＳ回路を第１の配線と第２の配線とで接続する。なお、図６に示すようにメモリアレイ上は第１の配線と、第２の配線とが横切るだけである。周辺の電界効果トランジスタに対して、ビット線と、第１の配線と、第２の配線との計３層の配線構造が組まれている。
【０１０８】
また、第１の配線は、ＴｉＮ膜６３４ａと、Ａｌを主成分とする膜６３４ｂの積層で形成する。また、第２の配線もＴｉＮ膜６３５ａと、Ａｌを主成分とする膜６３５ｂの積層で形成する。
【０１０９】
そして、いろいろな工程を経たダメージ回復などのために水素雰囲気下でアニールを行う。そして、酸化珪素膜または窒化珪素膜からなる最終保護膜６３６を形成して、ボンディングパッド（パッケージへの接続端子部分）において第２の配線が露出するように開口する。
【０１１０】
最後に、第２の単結晶半導体層５１３を削り、薄くする。こうして、図６に構造の一部を示したＤＲＡＭが完成する。
【０１１１】
そして、ウェーハからＤＲＡＭを有するチップを個々に分離するためにダイシングを行う。ついで、ウェーハからチップを一つずつピックアップし、リードフレームに搭載する。そして、チップの電極端子とリードフレームのインナリードとの間を、直径約２０〜３０μｍの金ワイヤーで電気的導通できるように繋ぐ。次いで、取り扱いが容易になるようにモールド樹脂層で封止する。次いで、リードをはんだメッキして錆を防ぐ。次いで、リードフレームから個々のパッケージに切り離し、リードを成形する。こうして、パッケージを行う。
【０１１２】
図７に、パッケージが行われたデバイスの断面構造を表す斜視図を示す。図７に示す構造は、ワイヤボンディング法でチップ７０２がリードフレーム７０１に接続されている。また、チップ７０２は、モールド樹脂層７０３によって封止されている。また、チップ７０２はリードフレーム７０１上に、マウント用の接着剤７０４によりマウントされている。
【０１１３】
また、リードフレーム７０１は、ソルダーボール７０５が設けられたボールグリッドアレイ型である。ソルダーボール７０５は、リードフレーム７０１のチップ７０２がマウントされている面とは反対の面に設けられている。そしてリードフレーム７０１に設けられた配線７０６は、リードフレームに設けられたコンタクトホールを介して、ソルダーボール７０５と電気的に接続している。
【０１１４】
なお、本実施の形態では、チップ７０２とソルダーボール７０５との電気的な接続をするための配線７０６を、リードフレーム７０１のチップがマウントされている面上に設けているが、リードフレームはこれに限定されない。例えば、リードフレームの内部において配線が多層化されて設けられていても良い。
【０１１５】
そして、図７では、チップ７０２と配線７０６とが、金ワイヤー７０７によって電気的に接続されている。チップ７０２には半導体素子が設けられており、またチップ７０２のリードフレーム７０１が設けられている面とは反対の面に、パッドが設けられている。パッドは該半導体素子と電気的に接続されている。そしてパッドは、リードフレーム７０１に設けられた配線７０６と、金ワイヤー７０７によって接続されている。
【０１１６】
また、本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。
【０１１７】
（実施の形態４）
本発明のレーザアニール法を用いて作製したＦＥＴを集積したＩＣチップを搭載し、様々な電子機器を完成させることができる。また、本発明のレーザアニール法を用いて作製したＦＥＴをスイッチング素子とし、該スイッチング素子に接続する反射電極を設けることによって反射型のアクティブマトリクス基板とした。その反射型のアクティブマトリクス基板を用いて電子機器の表示部を構成し、様々な電子機器を完成させることができる。
【０１１８】
そのような電子機器としては、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、ビデオカメラ、デジタルカメラ、反射型プロジェクター、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ））等の記録媒体を再生し、その画像を表示しうるディスプレイとＩＣチップを備えた装置）などが挙げられる。
【０１１９】
本発明の電子機器の１つである携帯電話を例に挙げ、パッケージが実際に電子機器に実装されている様子を図８（Ａ）に示す。
【０１２０】
図８（Ａ）に示す携帯電話のモジュールは、プリント配線基板８１６に、メモリ８０２上に積層されたＣＰＵ８１１、電源回路８０３、音声処理回路８０１に積層されたコントローラ８２９、送受信回路８０４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル８００がＦＰＣ８０８によってプリント配線基板８１６に実装されている。パネル８００には、画素部８０５と、該画素部８０５が有する画素を選択する走査線駆動回路８０６と、選択された画素にビデオ信号を供給する信号線駆動回路８０７とが設けられている。
【０１２１】
プリント配線基板８１６への電源電圧及びキーボードなどから入力された各種信号は、複数の入力端子が配置されたプリント配線基板用のインターフェース部８０９を介して供給される。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート８１０が、プリント配線基板８１６に設けられている。
【０１２２】
なお、図８（Ａ）ではパネル８００にプリント配線基板８１６がＦＰＣを用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式を用い、コントローラ８２９、音声処理回路８０１、メモリ８０２、ＣＰＵ８１１または電源回路８０３をパネル８００に直接実装させるようにしても良い。
【０１２３】
また、プリント配線基板８１６において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント配線基板８１６に容量素子、バッファ等の各種素子を設けることで、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐことができる。
【０１２４】
また、図８（Ｂ）は、ＦＰＣ上に搭載された集積回路が備えられたモジュールの例を示している。
【０１２５】
図８（Ｂ）に示すように、ＦＰＣ９０８上には、集積回路（コントローラ９０１、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）９０２、メモリ９０３）が搭載されている。パネル９００には、画素部９０５、および駆動回路（信号線駆動回路９０７、走査線駆動回路９０６）が設けられており、これらと外部に設けられた外部電源等（図示せず）を電気的に接続するためのＦＰＣ９０８が、接着剤９０９によりパネル９００上に貼り付けられている。ＦＰＣ９０８上に半導体基板を用いた集積回路（コントローラ９０１、ＣＰＵ９０２、メモリ９０３）を設けることで、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防いでいる。
【０１２６】
また、本実施の形態は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
【０１２７】
（実施の形態５）
本発明のレーザアニール法を用いて作製したＦＥＴを集積したＩＣチップを薄膜集積回路、または非接触型薄膜集積回路装置（無線ＩＣタグ、ＲＦＩＤ（無線認証、Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれる）として用いることもできる。
【０１２８】
アンテナとして機能する導電層１５１７が設けられたカード状基板１５１８に本発明のＩＣチップ１５１６を貼り付けたＩＤカードの例を図９に示す。このように、本発明のＩＣチップ１５１６は、小型、薄型、軽量であり、多種多様の用途が実現し、物品に貼り付けても、その物品のデザイン性を損なうことがない。
【０１２９】
なお、本発明のＩＣチップ１５１６は、カード状基板１５１８に貼り付ける形態に制約されず、曲面や様々な形状の物品に貼り付けることもできる。例えば、ＩＣチップを紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、衣類、生活用品類等に設けて使用することができる。
【０１３０】
また、本実施の形態は実施の形態１、実施の形態２、実施の形態３、または実施の形態４と自由に組み合わせることができる。
【０１３１】
（実施の形態６）
本発明のレーザアニール法を用いて作製したＦＥＴを用いたＩＣチップとして搭載し、様々な電子機器を完成させることができる。その具体例を図１０を用いて説明する。
【０１３２】
図１０（Ａ）は表示装置であり、筐体１９０１、支持台１９０２、表示部１９０３、スピーカー部１９０４、ビデオ入力端子１９０５などを含む。この表示装置は、他の実施の形態で示した作製方法により形成したＦＥＴを駆動ＩＣに用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１３３】
図１０（Ｂ）はコンピュータであり、筐体１９１１、表示部１９１２、キーボード１９１３、外部接続ポート１９１４、ポインティングマウス１９１５などを含む。上述した実施の形態で示した作製方法を用いてＦＥＴを形成することにより、その形成したＦＥＴを表示部の駆動ＩＣや、本体内部のＣＰＵ、メモリなどにも適用が可能である。
【０１３４】
また、図１０（Ｃ）は携帯電話であり、携帯情報端末の１つの代表例である。この携帯電話は筐体１９２１、表示部１９２２、センサ部１９２４、操作キー１９２３などを含む。センサ部１９２４は、光センサ素子を有しており、センサ部１９２４で得られる照度に合わせて表示部１９２２の輝度コントロールを行ったり、センサ部１９２４で得られる照度に合わせて操作キー１９２３の照明制御を行うことで携帯電話の消費電流を抑えることができる。また、ＣＣＤなどの撮像機能を有する携帯電話であれば、光学ファインダーの近くに設けられたセンサ部１９２４のセンサ受光量が変化することで撮影者が光学ファインダーを覗いたか否かを検出する。撮影者が光学ファインダーを覗いている場合には、表示部１９２２をオフとすることで消費電力を抑えることができる。
【０１３５】
上記の携帯電話を初めとして、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ、情報携帯端末）、デジタルカメラ、小型ゲーム機などの電子機器は携帯情報端末であるため、表示画面が小さい。従って、上述した実施の形態で示したＦＥＴを用いてＣＰＵ、メモリ、センサなどの機能回路を形成して、小型・軽量化を図ることができる。
【０１３６】
また、ＩＣタグを様々な電子機器に貼り付けることにより、電子機器の流通経路などを明確にすることができる。図１０（Ｄ）は、パスポート１９４１に無線ＩＣタグ１９４２を付けている状態を示している。また、パスポート１９４１に無線ＩＣタグを埋め込んでもよい。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラベラーズチェック（Ｔ／Ｃ）、健康保険証、住民票、戸籍謄本などに無線ＩＣタグを付けたり埋め込むことができる。この場合、本物であることを示す情報のみを無線ＩＣタグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権を設定する。これは、他の実施の形態で示したメモリを用いることにより実現できる。このようにそのようなタグを利用することによって、偽造されたものと区別することが可能になる。
【０１３７】
このほかに、無線ＩＣタグをメモリとして用いることも可能である。図１０（Ｅ）は無線ＩＣタグ１９５１を野菜の包装に貼り付けるラベルに用いた場合の例を示している。また、包装そのものに無線ＩＣタグを貼り付けたり埋め込んだりしても構わない。無線ＩＣタグ１９５１には、生産地、生産者、製造年月日、加工方法などの生産段階のプロセスや、商品の流通プロセス、価格、数量、用途、形状、重量、賞味期限、各種認証情報などを記録することが可能になる。無線ＩＣタグ１９５１からの情報は、リーダ１９５２のアンテナ部１９５３で受信して読み取り、リーダ１９５２の表示部１９５４に表示することによって、卸売業者、小売業者、消費者が把握することが容易になる。また、生産者、取引業者、消費者のそれぞれに対してアクセス権を設定することによって、アクセス権を有しない場合は読み込み、書き込み、書き換え、消去ができない仕組みになっている。
【０１３８】
また、無線ＩＣタグは以下のように用いることができる。会計の際に無線ＩＣタグに会計を済ませたことを記入し、出口にチェック手段を設け、会計済みであることを無線ＩＣタグに書き込まれているかをチェックする。会計を済ませていないで店を出ようとすると、警報が鳴る。この方法によって、会計のし忘れや万引きを予防することができる。
【０１３９】
さらに、顧客のプライバシー保護を考慮すると、次のような方法にすることも可能である。レジで会計をする段階で、（１）無線ＩＣタグに入力されているデータを暗証番号などでロックする、（２）無線ＩＣタグに入力されているデータそのものを暗号化する、（３）無線ＩＣタグに入力されているデータを消去する、（４）無線ＩＣタグに入力されているデータを破壊する、のいずれかを行う。これらは他の実施の形態にて挙げたメモリを用いることによって実現することができる。そして、出口にチェック手段を設け、（１）〜（４）のいずれかの処理が行われたか、または無線ＩＣタグのデータに何も処理が行われていない状態であるかをチェックすることによって、会計の有無をチェックする。このようにすると、店内では会計の有無を確認することが可能であり、店外では所有者の意志に反して無線ＩＣタグの情報を読み取られることを防止することができる。
【０１４０】
本発明を用いることによって、短チャネル効果を抑えつつ、さらなる微細化を図ることができ、無線ＩＣタグに設けられたＩＣチップの小型化を実現できる。ＩＣチップはサイズが小さくなればなるほど耐衝撃強度が増すため、信頼性が向上する。また、本発明のレーザーアニール法により、どの無線ＩＣタグも品質が高く、かつ性能のばらつきがないように製作することができる。
【０１４１】
以上のように、本発明により作製された半導体装置の適用範囲は極めて広く、本発明により作製された半導体装置を様々な分野の電子機器に用いることができる。
【０１４２】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、または実施の形態５と自由に組み合わせることができる。
【産業上の利用可能性】
【０１４３】
本発明により、波長変換のための非線形光学素子を必要とせず、非常に大出力なレーザビームで活性化を行うことができる。従って、一度の走査で活性化できる領域の幅を拡大することができるため、格段に生産性を向上させることができる。
【０１４４】
また、本発明により、半導体集積回路のさらなる微細化を進めることができ、ＩＣの高集積度化を進めることができる。加えて、本発明により、ウェーハ１枚当たりのチップ数を増やすことができる。
【図面の簡単な説明】
【０１４５】
【図１】レーザ照射装置の一例を示す斜視図。
【図２】レーザ照射装置の光学系を示す図である。
【図３】本発明のＦＥＴの作製工程の断面図である。
【図４】ＳＩＭＯＸ基板の作製工程を示す図。
【図５】ＳＩＭＯＸ基板を用いたＦＥＴの作製工程を示す図。
【図６】ＳＩＭＯＸ基板を用いたＤＲＡＭの断面構造図。
【図７】パッケージが行われたデバイスの断面構造を表す斜視図。
【図８】パネルモジュールに本発明のＩＣチップを搭載した例を示す上面図。
【図９】カードに本発明のＩＣチップを搭載した例を示す上面図。
【図１０】電子機器の一例を示す図。
【符号の説明】
【０１４６】
１０１  レーザ発振器
１０２  スリット
１０３  ミラー
１０４  第１のシリンドリカルレンズ
１０５  第２のシリンドリカルレンズ
１０６  半導体基板
１０７  基板固定ステージ
１０８  Ｘステージ
１０９  Ｙステージ
１１０  レーザビーム
１１１  ビーム照射領域
２０１  ｐチャネル型ＦＥＴ
２０２  ｎチャネル型ＦＥＴ
３０１  基板
３０２  ｎ型ウェル
３０３  ｐ型ウェル
３０６  フィールド酸化膜
３０７  エクステンション領域
３０８  ソース領域
３０９  ドレイン領域
３１０  ゲート絶縁膜
３１１  ゲート電極
３１１ａ  ポリシリコン層
３１１ｂ  シリサイド層
３１２  サイドウォール
３１３  エクステンション領域
３１４  ソース領域
３１５  ドレイン領域
３１６  ゲート絶縁膜
３１７  ゲート電極
３１７ａ  ポリシリコン層
３１７ｂ  シリサイド層
３１８  サイドウォール
３３１  第１の層間絶縁膜
３３２  第２の層間絶縁膜
３３３  ソース電極
３３４  ドレイン電極
３３５  ソース電極
３３６  ドレイン電極
３４１  パッシベーション膜
３４２  第３の層間絶縁膜
５１０  ＳＩＭＯＸ基板
５１１  第１の単結晶半導体層
５１２  絶縁層
５１３  第２の単結晶半導体層
５１４  第２の素子を含む層
５１５  研削研磨装置
５１６  半導体装置
６１４  無機絶縁膜
６１５  ゲート絶縁膜
６１６  ゲート電極
６１７ａ  第１の不純物領域
６１７ｂ  第１の不純物領域
６１８  サイドウォール
６１９  第２の不純物領域
６２０  第１の酸化珪素膜
６２１  引出端子
６２２  第２の酸化珪素膜
６２３  ビット線
６２４  プラグ
６２５  プラグ
６２６  第３の酸化珪素膜
６２７  窒化珪素膜
６２８  プラグ
６２９  プラグ
６３０  電極
６３１  上部電極
６３２  第１の層間絶縁膜
６３３  第２の層間絶縁膜
６３４ａ  ＴｉＮ膜
６３４ｂ  主にＡｌを含む膜
６３５ａ  ＴｉＮ膜
６３５ｂ  主にＡｌを含む膜
６３６  最終保護膜
７０１  リードフレーム
７０２  チップ
７０３  モールド樹脂層
７０４  接着剤
７０５  ソルダーボール
７０６  配線
７０７  金ワイヤー
８００  パネル
８０１  音声処理回路
８０２  メモリ
８０３  電源回路
８０４  送受信回路
８０５  画素部
８０６  走査線駆動回路
８０７  信号線駆動回路
８０８  ＦＰＣ
８０９  インターフェース部
８１０  アンテナ用ポート
８１１  ＣＰＵ
８１６  プリント配線基板
８２９  コントローラ
９００  パネル
９０１  コントローラ
９０２  ＣＰＵ
９０３  メモリ
９０５  画素部
９０６  走査線駆動回路
９０７  信号線駆動回路
９０８  ＦＰＣ
９０９  接着剤
１５１６  ＩＣチップ
１５１７  導電層
１５１８  カード状基板
１９０１  筐体
１９０２  支持台
１９０３  表示部
１９０４  スピーカー部
１９０５  ビデオ入力端子
１９１１  筐体
１９１２  表示部
１９１３  キーボード
１９１４  外部接続ポート
１９１５  ポインティングマウス
１９２１  筐体
１９２２  表示部
１９２３  操作キー
１９２４  センサ部
１９４１  パスポート
１９４２  無線ＩＣタグ
１９５１  無線ＩＣタグ
１９５２  リーダ
１９５３  アンテナ部
１９５４  表示部
【図１】
2006173587.tif 000009
【図２】
2006173587.tif 000010
【図３】
2006173587.tif 000011
【図４】
2006173587.tif 000012
【図５】
2006173587.tif 000013
【図６】
2006173587.tif 000014
【図７】
2006173587.tif 000015
【図８】
2006173587.tif 000016
【図９】
2006173587.tif 000017
【図１０】
2006173587.tif 000018