(57)【要約】      （修正有）【課題】半導体素子が配置された絶縁性フィルムに熱損傷を与えない静電吸着装置、および真空処理方法を提供する。【解決手段】電極層１１の表面の絶縁層１２に溝を形成しておき、処理対象物のフィルムを、溝１２間に位置する突起１４の上端部に乗せ、溝１３内を真空排気した後、電極層１１に電圧を印加し、フィルム上の半導体デバイスを静電吸着する。フィルムと突起の接触面積が大きく、その間の熱伝導率が高いので、フィルムの熱が均一に静電吸着装置１０側に流れ、フィルムの熱損傷が無い。【選択図】図４
2006019374.tif 000002
【特許請求の範囲】
【請求項１】
可撓性を有するフィルム上に複数の半導体素子が配置された処理対象物の前記フィルム側の面を静電吸着装置上に配置し、真空雰囲気中で前記処理対象物を吸着して処理する真空処理方法であって、
前記静電吸着装置には、電極層と、前記電極層上に配置された絶縁層と、前記絶縁層に形成された複数の溝と、
前記電極層と絶縁層を貫通し、前記溝に接続された通気孔とを有する静電吸着装置を用い、
前記フィルムを前記溝間に位置する突起の上端に接触させ、前記通気孔から前記溝内の気体を真空排気し、
前記半導体素子表面近傍にプラズマを形成し、
前記電極層に電圧を印加し、前記半導体素子を静電吸着する真空処理方法。
【請求項２】
前記半導体素子間は互いに離間され、前記各半導体素子の表面上にプラズマを生成し、前記半導体素子側面をエッチングする請求項１記載の真空処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は処理対象物を静電吸着して真空処理する技術に係り、特に、半導体素子がフィルム上に配置された処理対象物を処理する技術に関する。
【背景技術】
【０００２】
半導体装置の製造工程では、シリコン等からなる基板の表面に複数個の回路パターンを形成して多数の素子を一つの基板上に形成する。この基板上に形成した素子は0.5ｍｍから20ｍｍ程度のサイズであり、各素子間には掘削領域があり、掘削領域を掘削することで各素子を分離する。素子分離を行うと、各素子は分離されている為に各素子をまとめての取扱いが出来なくなる事から予め補強用の保護テープを基板に貼着することが行われている。
【０００３】
一方、半導体装置の薄型化にともない、素子の厚さを薄くする加工も行われる。この薄化工程は、基板表面に複数個の回路パターンを形成した後に、回路形成面の裏面を機械研磨することによって行われる。このような薄化処理に際しても、脆化した基板の破損を防止するため、予め補強用の保護テープを基板の回路形成面に貼着することが行われる。
【０００４】
素子分離工程と薄化工程は、薄化工程の後に素子分離工程を行う場合もあれば、素子分離工程の後に薄化工程を行う場合もあり、2つの工程を同時に行うことも可能である。
【０００５】
素子分離工程の掘削部分にはストレスや破砕層が発生し、薄化工程では基板の裏面に機械研磨によって発生するマイクロクラックを含むストレス層が生成されている。
そこで、この破砕層やストレス層による基板の強度低下を防止するため、ストレス層を除去するエッチング処理が行われる。
【０００６】
その工程を説明すると、図１(ａ)に示すように、基板１１０上の半導体素子１１１は、溝１１２によって互いに分離されている。接着剤により、半導体素子１１１は表面側がフィルム１１５に貼付されている。このフィルム１１５は樹脂フィルムであり、可撓性、柔軟性を有しており、曲げることができる。また、フィルム１１５は絶縁性を有している。
図１(ａ)〜(ｃ)の符号１２５は、その状態の半導体素子１１１とフィルム１１５から成る処理対象物を示している。
【０００７】
次いで、この処理対象物１２５をエッチング室内部に搬入し、フィルム１１５を静電吸着装置の表面に密着させて配置し、半導体素子１１１の研磨面や溝１１２の内周面をプラズマに曝すと、溝１１２を形成したダイシング工程で発生した破砕層がエッチング除去される。
上記のように分離された半導体素子１１１がフィルム１１５に貼付された状態では、移動や配置の際にフィルム１１５が撓みやすい。
【０００８】
各半導体素子１１１は、フィルム１１５に貼付された側の距離は一定であるが、その反対側の上端部分の距離は、撓むことによって変化する。図１(ｂ)にように、フィルム１１５の中央が半導体素子１１１側に膨らんだ場合は、半導体素子１１１の上端部間の距離は広がるが、逆に、フィルム１１５の中央部が沈み込むように撓んだ場合は半導体素子１１１の上端部間の距離は狭くなり、隣接する半導体素子１１１同士が接触してしまう。接触すると、欠けや傷ができてしまい、半導体素子１１１が不良品となる虞がある。
【０００９】
また、基板ホルダ上に置く際に、撓みなどによってフィルム１１５と基板ホルダの間に隙間が生じると、プラズマに曝されたときの温度分布が不均一になり、フィルム１１５は、基板ホルダと密着していない部分が熱損傷を受ける。
静電吸着装置の技術分野には、下記のような技術がある。
【特許文献１】特開平８−５５９０５号公報
【特許文献２】特開２００２−３０５２３４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の課題は、絶縁性のフィルム上に半導体素子が配置された処理対象物を静電吸着し、熱損傷が生じないように真空処理する技術に関する。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明は、可撓性を有するフィルム上に複数の半導体素子が配置された処理対象物の前記絶縁性フィルム側の面を静電吸着装置上に配置し、真空雰囲気中で前記処理対象物を吸着して処理する真空処理方法であって、前記静電吸着装置には、電極層と、前記電極層上に配置された絶縁層と、前記絶縁層に形成された複数の溝と、前記電極層と絶縁層を貫通し、前記溝に接続された通気孔とを有する静電吸着装置を用い、前記フィルムを前記溝間に位置する突起の上端に接触させ、前記通気孔から前記溝内の気体を真空排気し、前記半導体素子表面近傍にプラズマを形成し、前記電極層に電圧を印加し、前記半導体素子を静電吸着する真空処理方法である。
【００１２】
また、本発明は、前記半導体素子間は互いに離間され、前記各半導体素子の表面上にプラズマを生成し、前記半導体素子上面や側面をエッチングする真空処理方法である。
【００１３】
本発明は、上記のように、絶縁層に複数の溝が形成されており、溝によって形成された突起の上端部が半導体デバイスの真裏位置のフィルムに当接され、フィルムと絶縁層の間の溝内を真空排気すると、突起とフィルム間に残留する気体が排気されるので、気泡が生じないようになっている。その状態で静電吸着すると、フィルムと突起上端部の接触面積が大きくなる。
【発明の効果】
【００１４】
フィルムが熱損傷を受けないため、半導体素子の歩留まりが向上する。
【発明を実施するための最良の形態】
【００１５】
図２の符号５は、本発明を適用できる真空処理装置の一例であり、真空槽３１の底壁上に台２０が配置されている。台２０上には静電吸着装置１０が配置されている。
この静電吸着装置１０の斜視図を図３に示し、その一部の断面図を図４に示す。また、一部の表面を図５(ａ)に示す。
【００１６】
該吸着装置１０は、金属やカーボン等の導電性の膜から成り、平面形状が円形の電極層１１と、該電極層１１上に配置された絶縁層１２とを有している。
絶縁層１２の平面形状も円形であり、その表面の縁より一定距離だけ内側の領域に複数の溝１３が形成されている。図３の符号１７は、溝１３が形成されていないリング状の周辺領域を示している。
【００１７】
複数の溝１３は、周辺領域１７によって囲まれた領域に縦横に配置されており、横方向の溝と縦方向の溝は互いに交差し隣接する二本の横方向の溝１３と隣接する二本の縦方向の溝１３で囲まれた部分により、絶縁層１２の表面部分から成る突起１４が構成されている。
【００１８】
突起１４の高さは周辺領域１７の高さと同じであり、上記半導体素子１１１を上方に向けて処理対象物１２５を静電吸着装置１０上に乗せると、フィルム１１５は突起１４の上端部に接触する。
【００１９】
図５(ｂ)は、処理対象物１２５を静電吸着装置１０上に乗せた状態の平面図であり、フィルム１１５は省略してある。同図に示されたとおり、突起１４の上端部の平面形状と半導体素子１１１の平面形状は四角形であり、半導体素子１１１が一辺１ｍｍのとき、突起１４の一辺は１００μｍ〜３００μｍであり、突起１４の一辺は半導体素子１１１の一辺の３／１０以下にされている。
【００２０】
溝１３の幅は突起１４の一辺よりも狭く、５０μｍ〜１００μｍである。溝１３の深さ、即ち突起１４の高さは７０μｍ程度である。
溝１３が形成された領域の直径は、処理対象物１２５の直径よりも小さくされており、従って、処理対象物１２５を静電吸着装置１０の略中央に乗せたときに、溝１３は処理対象物１２５からはみ出さず、溝１３は処理対象物１２５で蓋をされるようになる。
この状態ではフィルム１１５は突起４の上端に接触しており、溝１３の内部空間は、絶縁層１２とフィルム１１５とで囲まれ、格子状の空間が形成される。
【００２１】
静電吸着装置１０には、絶縁層１２と電極層１１を貫通する通気孔１５が形成されている。この通気孔１５は、溝１３と交差しており、従って、溝１３内部から成る格子状の空間は通気孔１５に接続されている。
【００２２】
真空槽３１と通気孔１５は真空排気系３６、３７に接続されており、真空槽３１内を真空排気するとき、溝１３内の空間も通気孔１５を介して真空排気すると、処理対象物１２５と静電吸着装置１０の間に残留する気体は真空排気され、突起１４の上端はフィルム１１５に密着する。
【００２３】
真空槽３１の外部には、静電吸着装置１０用の電源３４とプラズマ生成用の電源３５が配置されている。ガス導入系３２から真空槽３１内にエッチングガスを導入し、真空槽３７を接地させた状態でプラズマ生成用の電源３５を動作させると、真空槽３１内にエッチングガスのプラズマが生成される。そのプラズマは処理対象物１１１に接触し、処理対象物１２５はプラズマ用電源３５に電気的に接続される。
【００２４】
プラズマ生成用の電源３５と共に静電吸着装置用の電源３４を動作させ、電極層１１に電圧を印加すると半導体素子１１１と電極層１１の間に形成されたコンデンサが充電され、半導体素子１１１が静電吸着装置１０に吸着される。
溝１３内が真空排気された後、電極層１１に電圧が印加されるので、フィルム１１５を挟んで半導体素子１１１が突起１４上に強く押しつけられる。
【００２５】
電極層１１は円形でありその直径は、処理対象物の直径と同じか、それよりも大きく形成されている。従って、四辺に欠落の無い全ての半導体素子１１１の真裏位置に電極層１１が存在している。
【００２６】
処理対象物１２５の縁付近では、処理対象物１２５の周辺方向が欠落した半導体素子１１１が形成されているが、そのような半導体素子１１１の真裏位置にも電極層１１が位置するので周辺部分も静電吸着され、フィルム１１５は周辺部分も含めて、突起１４の上端や周辺領域１７の表面に押しつけられる。
【００２７】
台２０内には冷却装置が配置されており、静電吸着装置１０を冷却することで、間接的に処理対象物１２５が冷却され、処理対象物１２５が一定温度以上に昇温しないようにされている。これによる、フィルム１１５が熱損傷せずに半導体素子１１１がプラズマによってエッチングされる。
【００２８】
以上説明したように、本発明の静電吸着装置１０は単極型であり、双極型のように電極層１１を分割する必要がない。従って、１枚の電極層１１上に全ての半導体素子１１１を配置することができるため、半導体装置１１１を強く吸着することができる。
【００２９】
また、フィルム１１５と静電吸着装置１０間に巻き込まれた気体は溝１３を通って排出されるから、フィルム１１５は静電吸着装置１０に密着し、フィルム１１５の温度分布は均一になる。
【００３０】
なお、通気孔１５には、ガス導入系３８も接続されており、溝１３内にＨｅガス等のプラズマ中に混入しても反応系に影響を与えない熱媒体ガスを供給すると、処理対象物１２５と静電吸着装置１０の間の熱伝導性が向上し、処理対象物１２５の冷却効率が高くなる。
【００３１】
溝１３の端部は周辺領域１７によって閉塞されており、上部はフィルム１１５によって蓋がされている。従って、溝１３内に供給された熱媒体ガスは、真空槽３１内に流出しにくくなっている。
【００３２】
上記実施例では処理対象物１２５を冷却したが、台２０内に加熱装置を配置し、処理対象物を過熱することもできる。また、冷却装置と加熱装置の両方を配置し、処理対象物１２５の温度制御を正確に行うこともできる。
【図面の簡単な説明】
【００３３】
【図１】(ａ)〜(ｃ)：処理対象物の研磨後の取り扱いを説明するための図
【図２】本発明が用いられる真空処理装置の一例
【図３】本発明に用いられる静電吸着装置の概略斜視図
【図４】その一部の斜視断面図
【図５】(ａ)：その一部の平面図、(ｂ)：半導体素子を乗せた状態を説明するための平面図
【符号の説明】
【００３４】
１０……静電吸着装置
１１……電極層
１２……絶縁層
１４……突起
１５……通気孔
１１１……半導体素子
１１５……フィルム
１２５……処理対象物
【図１】
2006019374.tif 000003
【図２】
2006019374.tif 000004
【図３】
2006019374.tif 000005
【図４】
2006019374.tif 000006
【図５】
2006019374.tif 000007