(57)【要約】      （修正有）【課題】バイポーラトランジスタを形成する半導体層のうち、ベース層とコレクタ層とで構成されるＰＮ接合及びバイポーラトランジスタを用いて同一半導体基板上に容量成分と直列に繋がる抵抗成分の小さい可変容量素子を備えた電圧制御発振回路を形成できるようにした半導体装置を提供する。【解決手段】バイポーラトランジスタ（ＢＰＴ）を形成する半導体層のうちベース層とコレクタ層とによって形成されるＰＮ接合を、単一のコレクタ層８に複数のベース層９を形成することによって複数個のＰＮ接合を形成すると共に、各ＰＮ接合を上記コレクタ層を共通として逆直列接続し、各ベース層間に発生する容量が共通のコレクタ層に印加する電圧に応じて変化するようにした可変容量素子３１を同一半導体基板６上に形成されたＢＰＴ１０と組み合わせて接続することにより電圧制御発振回路を形成する構成とする。【選択図】図１
2006024731.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラトランジスタを形成する半導体層のうちベース層とコレクタ層とによって形成されるＰＮ接合を、単一のコレクタ層に複数のベース層を形成することによって複数個のＰＮ接合を形成すると共に、各ＰＮ接合を上記コレクタ層を共通として逆直列接続し、上記各ベース層間に発生する容量が共通のコレクタ層に印加する電圧に応じて変化するようにした可変容量素子を同一半導体基板上に形成されたバイポーラトランジスタと組み合わせて接続することにより電圧制御発振回路を形成することを特徴とする半導体装置。
【請求項２】
上記可変容量素子は、単一のコレクタ層上に複数のベース層を電気的に分離して形成したことを特徴とする請求項１記載の半導体装置。
【請求項３】
上記可変容量素子は、複数のベース層のうち所定のベース層に接続された電極と、上記所定のベース層の両側に位置するベース層に接続された他の電極とを有し、上記両電極がそれぞれくし型の電極を構成するようにしたことを特徴とする請求項１または請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置、特にバイポーラトランジスタを形成する例えばＮＰＮ層のうち、ベースのＰ層とコレクタのＮ層を用いた可変容量素子を同一半導体基板上に形成されたバイポーラトランジスタと組み合わせて接続することにより電圧制御発振回路を形成するようにした半導体装置に関するものである。
【背景技術】
【０００２】
図３（Ａ）は従来のバイポーラトランジスタと可変容量素子を同一半導体基板上に形成して組み合わせることにより形成した電圧制御発振回路の一例を示す。
また、図３（Ｂ）は図３（Ａ）において破線で囲んだ可変容量素子の構成を示す平面図、図３（Ｃ）は図３（Ｂ）におけるＢ−Ｂ線に沿った側面構造を示す断面図、図３（Ｄ）は可変容量素子の小信号等価回路である。
【０００３】
これらの図に示すように、バイポーラトランジスタ１０と可変容量素子３０を同一半導体基板６上に構成する場合、図３（Ｃ）に示すように、半絶縁性の半導体基板６上にコンタクトとしてのＮ＋層７を形成し、その上にバイポーラトランジスタを形成する例えばＮＰＮ層のうちのコレクタのＮ層８とベースのＰ層９を形成し、ベース層９の上に電極１と接続用の配線３を設け、また、コンタクト層７の上にコレクタ層８の電極２と、この電極２を他の回路要素に接続する配線５をコレクタ層８の両側に形成し、配線５は図３（Ｂ）に示すように、両電極２を共通接続する。
【０００４】
更に、半導体基板６上には図３（Ａ）に示す回路要素が設けられ電圧制御発振回路が形成されている。即ち、発振回路の能動部分を形成するＮＰＮ形バイポーラトランジスタ１０のベースに直流成分を外部回路から分離するための容量１２を接続し、この容量１２とバイポーラトランジスタ１０のエミッタにバイポーラトランジスタへの帰還量を決定するインダクタ１１を接続する。
【０００５】
また、バイポーラトランジスタのベース側のインダクタ１１に可変容量素子３０のコレクタ層８に接続された配線５及びその制御用電源１３と交流成分を制御用電源１３から分離するためのチョークコイル１４の直列接続体を接続している。
１５は発振回路の出力端子である。
【０００６】
このような構成において、可変容量素子３０は、ＰＮ接合を形成するベース層９とコレクタ層８間に発生する容量が制御用電源１３の電圧の変化に応じて変化する現象を利用してきた。（例えば特許文献１参照）。
【０００７】
【特許文献１】特開２０００−１２４４７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の半導体装置は上記のように構成され、可変容量素子３０としてＰＮ接合ダイオードのベース層９とコレクタ層８間に発生する容量変化を利用しているが、この場合、特に上記ＰＮ接合ダイオードへの順方向電圧印加時にＰＮ接合ダイオードのベース層９側からコンタクト層７方向に向けて発生する空乏層が縮小し、図３（Ｃ）において空乏層の下端からコンタクト層７に至るまでのコレクタ領域が増大して図３（Ｄ）に示すダイオードの抵抗１６とダイオードの容量１７の容量成分に直列に繋がる抵抗成分１８が増大するため、共振回路のＱ値が低下し、電圧制御発振回路の雑音特性が劣化するという問題点があった。なお、図３（Ｄ）の２０はコンタクト層７の抵抗、２１はコレクタ電極２のコンタクト抵抗を示す。
【０００９】
この発明は上記のような問題点を解消するためになされたもので、ベース層９とコレクタ層８とで構成されるＰＮ接合及びバイポーラトランジスタ１０を用いて同一半導体基板６上に、容量成分と直列に繋がる抵抗成分の小さい可変容量素子３０を備えた電圧制御発振回路を形成できるようにした半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る半導体装置は、バイポーラトランジスタを形成する半導体層のうちベース層とコレクタ層とによって形成されるＰＮ接合を、単一のコレクタ層に複数のベース層を形成することによって複数個のＰＮ接合を形成すると共に、各ＰＮ接合を上記コレクタ層を共通として逆直列接続し、上記各ベース層間に発生する容量が共通のコレクタ層に印加する電圧に応じて変化するようにした可変容量素子を同一半導体基板上に形成されたバイポーラトランジスタと組み合わせて接続することにより電圧制御発振回路を形成するようにしたものである。
【発明の効果】
【００１１】
この発明に係る半導体装置は上記のように構成されているため、各ベース層間の水平方向の抵抗成分の減少によって結果的に可変容量素子の直列抵抗成分を減少させ、雑音特性の優れた電圧制御発振回路を得ることが可能となる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１（Ａ）は実施の形態１における可変容量素子の構成を示す平面図、図１（Ｂ）は図１（Ａ）のＡ−Ａ線に沿った側面構造を示す断面図、図１（Ｃ）は可変容量素子の小信号等価回路、図１（Ｄ）は実施の形態１の可変容量素子とＮＰＮ形バイポーラトランジスタとを同一半導体基板上に形成して組み合わせることにより形成された電圧制御発振回路の一例を示す。
【００１３】
この実施の形態の特徴は、バイポーラトランジスタを形成する半導体層のうち、単一のコレクタ層上に島状の２つ以上のベース層を電気的に分離して形成することにより、２つ以上のＰＮ接合ダイオードを形成すると共に、各ＰＮ接合ダイオードを共通のコレクタ層を通じて逆直列接続し、なおかつ２つ以上のＰＮ接合ダイオードのベース端子間に発生する容量が共通のコレクタ端子に電圧を印加する制御用電源の電圧の変化に応じて変化する現象を利用して可変容量素子を構成した点にある。
【００１４】
図１（Ｂ）に示すように、半絶縁性の半導体基板６上にコンタクトとしてのＮ＋層７を形成し、その上にバイポーラトランジスタを形成する例えばＮＰＮ層のうちのコレクタのＮ層８と、電気的に分離して形成された複数個のベースのＰ層９を設け、複数個の逆直列接続されたＰＮ接合ダイオードを形成し、これらのＰＮ接合ダイオードの各ベース層９の上にそれぞれ電極１と、接続用の配線３と４を交互に設け、配線３同士及び４同士を図１（Ａ）に示すように接続してそれぞれが交互に入り組んだくし型の電極を構成するようにしている。
【００１５】
また、コンタクト層７の上にコレクタ層８の電極２と、この電極２を他の回路要素と接続する配線５をコレクタ層８の両側に形成し、配線５は共通接続してこの部分に図１（Ｄ）に示すチョークコイル１４と制御用電源１３が接続されている。
更に、半導体基板６上には図１（Ｄ）に示す他の回路要素が設けられ、電圧制御発振回路が形成されている。
【００１６】
この電圧制御発振回路の基本構成は図３（Ａ）に示した回路と同等であるため、同一部分には同一符号を付して説明を省略するが、図１（Ａ）と異なる点は、可変容量素子３１を、図１（Ａ）（Ｂ）で説明した逆直列接続の複数個のＰＮ接合ダイオードで形成する点及びこのＰＮ接合ダイオードのベース層９のうちの配線３とチョークコイル１４とをバイポーラトランジスタ１０のベース側のインダクタ１１に接続した点である。
【００１７】
なお、図１（Ｃ）の１６はＰＮ接合ダイオードの抵抗成分、１７は同じくＰＮ接合ダイオードの容量成分、１８はＰＮ接合ダイオードへの電圧印加時に図１（Ｂ）のベース層９側からコンタクト層７方向に向けて発生する空乏層の先端（下端）からコンタクト層７に至るまでの中性半導体領域の垂直方向の抵抗成分、１９はＰＮ接合ダイオードの空乏層の先端からコンタクト層７に至るまでの中性半導体領域の水平方向の抵抗成分、即ち配線３と４とに接続されているコレクタ層８の断面積、つまり、（空乏層の先端とコンタクト層７との間隔）と（図１における電極１の上下方向の長さ）との積に反比例する抵抗成分である。また、２０はコンタクト層７の抵抗、２１はコレクタ電極２のコンタクト抵抗である。
【００１８】
これらにおいて、ベース配線３と４とを接地し、コレクタ配線５に制御用電源１３の電圧を印加した時の配線３と４の間の容量成分に直列に繋がる抵抗成分の変化の様子を、従来のＰＮ接合ダイオードで同じ容量を実現した場合の容量成分に直列に繋がる抵抗成分の変化の様子と比較した特性図を図２（Ａ）に示す。
【００１９】
従来のＰＮ接合ダイオードを利用した可変容量素子３０と比較して、実施の形態１における可変容量素子３１は、容量成分に直列に接続される抵抗成分の制御電圧依存性が小さいことが分かる。これは、従来のＰＮ接合ダイオードを利用した可変容量素子３０では、ベース層９とコレクタ層８間に順バイアスを印加すると図３（Ｃ）において垂直方向に空乏層の幅が縮小し、ＰＮ接合の空乏層先端からコンタクト層７に至るまでの中性半導体領域の垂直方向の抵抗成分１８が増加するため、図３（Ｄ）から明らかなように、容量に直列に繋がる抵抗成分１８が増大するのに対し、実施の形態１における可変容量素子３１は２つ以上のＰＮ接合ダイオードのＮ形コレクタ層８とＮ＋形コレクタコンタクト層７が共通であることから、ベース層９とコレクタ層８間に順バイアスを印加すると図１（Ｂ）の垂直方向に空乏層の幅が縮小し、ＰＮ接合の空乏層先端からコンタクト層７に至るまでの中性半導体領域の垂直方向の抵抗成分１８は従来と同様に増加するが、配線３と４との間の水平方向の抵抗成分１９は（空乏層の先端とコンタクト層７との間隔）と（図１における電極１の上下方向の長さ）との積で定まる断面積に反比例するため空乏層の幅が縮小すると上記の断面積が大きくなる結果、抵抗成分１９は減少し、結果として直列抵抗成分の制御電圧依存性が小さくなることによる。
【００２０】
この効果は水平方向の抵抗成分１９が減少することを利用しているため、図１（Ｂ）の断面図に示すように、容量を発生する２つ以上のベース層９（配線３と４）の対向する方向の幅（図１（Ａ）における電極１の上下方向の長さ）を広くとれるように、対向するくし型のベース層９の電極１と、その両側にコレクタ層８の電極２を図１（Ａ）のように配置すれば、水平方向の抵抗１９をより効果的に低減することができる。
【００２１】
実施の形態１における可変容量素子３１を用いた場合の電圧制御発振回路の位相雑音特性と、従来のＰＮ接合ダイオードに電圧を印加することにより得られるアノード−カソード間の容量変化を利用した可変容量素子３０を用いた場合の電圧制御発振回路の位相雑音特性とを比較した特性図を図２（Ｂ）に示す。この特性図から従来のベース−コレクタ容量素子３０を用いた場合に比べ、実施の形態１における可変容量素子３１を用いた電圧制御発振回路の雑音特性が優れていることが分かる。
【００２２】
なお、上述の実施の形態では、可変容量素子３１をバイポーラトランジスタ１０のベース端子に接続した直列帰還形発振回路を例示したが、可変容量素子３１をバイポーラトランジスタ１０のコレクタ端子あるいはエミッタ端子のいずれに直列接続しても良いし、また、バイポーラトランジスタ１０のエミッタ、ベース、コレクタ端子のいずれか２つの端子間に接続する並列帰還形発振回路としても同様な作用効果を期待することができる。
【００２３】
また、交流成分を制御用電源１３から分離するための素子としてチョークコイル１４を設けた例を示したが、交流成分を制御用電源１３から分離するための素子として抵抗を用いてもよいことは言うまでもない。
【００２４】
実施の形態１は以上のように構成されているため、バイポーラトランジスタ構造を用いて寄生抵抗成分の小さい可変容量素子を実現することができ、この可変容量素子とバイポーラトランジスタとを同一半導体基板上で組み合わせることにより雑音の低い電圧制御発振回路を得ることができる。
【図面の簡単な説明】
【００２５】
【図１】この発明の実施の形態１の構成を示す概略図であり、（Ａ）は可変容量素子の平面図、（Ｂ）は（Ａ）のＡ−Ａ線に沿った側面構造を示す断面図、（Ｃ）は可変容量素子の小信号等価回路、（Ｄ）は電圧制御発振回路を示す図である。
【図２】（Ａ）は実施の形態１における可変容量素子の容量成分に直列に繋がる抵抗成分の制御電圧依存性と、従来の可変容量素子を構成するＰＮ接合ダイオードの容量成分に直列に繋がる抵抗成分の制御電圧依存性を比較した特性図、（Ｂ）は実施の形態１における可変容量素子を用いた場合の電圧制御発振回路の位相雑音特性と、従来のＰＮ接合ダイオードによる可変容量素子を用いた場合の電圧制御発振回路の位相雑音特性とを比較した特性図である。
【図３】従来の半導体装置の構成を示す概略図であり、（Ａ）は電圧制御発振回路図、（Ｂ）は可変容量素子の平面図、（Ｃ）は（Ｂ）のＢ−Ｂ線に沿った側面構造を示す断面図、（Ｄ）は可変容量素子の小信号等価回路を示す図である。
【符号の説明】
【００２６】
１、２  電極、  ３、４、５  配線、  ６  半導体基板、  ７  コンタクト層、
８  コレクタ層、  ９  ベース層。
【図１】
2006024731.tif 000003
【図２】
2006024731.tif 000004
【図３】
2006024731.tif 000005