(57)【要約】【課題】  ワイヤボンディング用の端子電極の平坦度が高く、且つ内部欠陥の無い積層基板を提供する。【解決手段】  複数の誘電体層を積層してなり、電子部品を搭載するためのキャビティ部を有し、前記キャビティ部内の電子部品と積層基板とを接続するために、前記キャビティ部を囲むように隣接して形成された複数の端子電極と、前記誘電体層の層間のうち少なくとも１つ以上の層間に形成された電極パターンと、前記誘電体層の層間のうち少なくとも1つ以上の層間であって、前記キャビティ部の周辺領域に形成された絶縁パターンとを有する積層基板において、前記絶縁パターンは、平面視で前記端子電極に対応して分割配置すると共にキャビティ部内壁に露出しないように配置した積層基板。【選択図】        図１
2006019643.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を積層してなり、電子部品を搭載するためのキャビティ部を有し、前記キャビティ部内の電子部品と積層基板とを接続するために、前記キャビティ部を囲むように隣接して形成された複数の端子電極と、前記誘電体層の層間のうち少なくとも１つ以上の層間に形成された電極パターンと、前記誘電体層の層間のうち少なくとも1つ以上の層間であって、前記キャビティ部の周辺領域に形成された絶縁パターンとを有する積層基板において、
前記絶縁パターンは、前記キャビティ部内壁に露出しないように配置したことを特徴とする積層基板。
【請求項２】
前記絶縁パターンは、平面視で前記端子電極に対応して分割配置したことを特徴とする請求項１記載の積層基板。
【請求項３】
前記絶縁パターンは、前記キャビティ部内壁から５０μｍ以上離した位置から積層体の内部方向へ配置したことを特徴とする請求項１または２記載の積層基板。
【請求項４】
前記絶縁パターンは、前記電極パターンと２０μｍ以上離して配置したことを特徴とする請求項１〜３の何れかに記載の積層基板。
【請求項５】
平面視で前記端子電極と前記絶縁パターンとが重複している寸法が、前記端子電極幅の１／２以下であることを特徴とする請求項１〜４の何れかに記載の積層基板。
【請求項６】
複数の誘電体層を積層してなり、電子部品を搭載するためのキャビティ部を有し、前記キャビティ部内の電子部品と積層基板とを接続するために、前記キャビティ部を囲むように隣接して形成された複数の端子電極と、前記誘電体層の層間のうち少なくとも１つ以上の層間に形成された電極パターンと、前記誘電体層の層間のうち少なくとも1つ以上の層間であって、前記キャビティ部の周辺領域に形成された絶縁パターンとを有する積層基板であって、
断面視において、前記キャビティ部周辺に生じる傾斜面のキャビティ部内壁からの水平距離をL１、前記キャビティ部内壁から前記端子電極の内壁側端部までの距離をL2とし、前記キャビティ部内壁からの水平距離Aの領域には前記絶縁パターンを配置しないとするとき、前記絶縁パターンの幅Xは、L1−L2≦X≦L1−Aにより設定されることを特徴とする積層基板。
【請求項７】
前記端子電極の平坦度は、断面視における傾斜角度が３度以下であることを特徴とする請求項１〜６の何れかに記載の積層基板。
【請求項８】
請求項１〜７の何れかに記載の積層基板の製造方法であって、焼成後の前記誘電体層となる複数のグリーンシートの何れかの表面に、焼成後に前記電極パターンとなる導電ペーストを塗布する工程と、少なくとも一部の前記グリーンシートの表面に、焼成後に前記絶縁パターンとなる絶縁ペーストを塗布する工程とを含み、前記絶縁ペーストを塗布する工程後に前記絶縁パターンがキャビティ部内壁に露出しないように前記グリーンシートを積層して前記キャビティ部を形成することを特徴とする積層基板の製造方法。
【請求項９】
請求項１〜７の何れかに記載の積層基板の製造方法であって、焼成後の前記誘電体層となる複数のグリーンシートの何れかの表面に、焼成後に前記電極パターンとなる導電ペーストを塗布する工程と、少なくとも一部の前記グリーンシートの表面に、焼成後に前記絶縁パターンとなる絶縁ペーストをキャビティ部内壁に露出しないように塗布する工程の後、少なくとも１つ以上のグリーンシートを積層圧着する工程とを含み、前記グリーンシートを積層圧着する工程後に前記キャビティ部を一括形成することを特徴とする積層基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数のセラミックを積層した多層配線セラミック基板に関し、上表面にキャビティを有し、キャビティ部に電子部品を搭載し、電子部品とキャビティ部周囲の端子電極との間をボンディングワイヤによって接続してなる電子部品およびその製造方法に関するものである。
【背景技術】
【０００２】
携帯通信機の小型軽量化の要求は依然として強く、使用される電子部品の共有化や機能を集約したモジュール化が進められている。これらの市場要求に応えるため、電子部品パッケージとして、ＬＴＣＣ（Low Temperature Co-fired Ceramics）積層基板が採用されることが多くなっている。この基板を利用すれば、インダクタ、伝送線路、および、コンデンサのような、従来、ディスクリートで構成していた部品の大半を基板内に立体的に取り込め、基板表面には半導体素子、抵抗等の基板内に取り込めない部品のみを搭載すれば良いことになる。このため、理想的には部品のサイズは取り込めない部品の搭載面積だけで済み、モジュール部品の小型、高集積化に非常に有利とされている。
【０００３】
一般に、積層基板は図７に示すように複数の誘電体シートを垂直方向に積層した誘電体層１ａ〜１ｅからなり、半導体素子６を搭載するためのキャビティ部５が表層付近に形成されている。また、積層基板１を構成する各誘電体層１ａ〜１ｅの層間には内部電極パターン２が配置されており、単なる配線、グランド電極のみならず、所望の回路を構成するインダクタ、伝送線路、および、コンデンサ等が形成されている。なお、内部電極は基板端部、すなわち、基板外周周辺Ａ（外端から２００μｍ程度）と、キャビティ部周辺Ｂ（キャビティ部内壁から２００μｍ程度）には内部電極を形成しない禁止領域を設けている。このため、この領域には電極パターンを形成できない。この領域を設ける理由は、後工程にて施されるメッキによって、層間が短絡される不具合を防止することと、基板端部での層間密着力を向上させ、層間剥離（デラミネーション）等の不具合を防止することである。同時に、印刷、積層等の工程での製造ばらつきによる位置ずれを考慮し設定する。更に、各誘電体層１ａ〜１ｅ間には垂直厚み方向に延びるビアホール電極４が形成されており、これにより、各層の内部電極パターン間を接続している。一方、積層基板１の表面には半導体素子とのワイヤボンディング用の端子電極３１や受動部品搭載用のランド等を構成する表面電極パターン３２が形成されており、キャビティ部５には半導体素子６が搭載され、この半導体素子６の入出力電極と端子電極３１との間をボンディングワイヤ７によって接続される。また、上記ビアホールは積層基板の裏面側に延び、積層基板の裏面端子８へ接続される。裏面端子８は積層基板自身を他の更に大規模な基板、例えば、携帯端末等の内部を主構成しているPCB基板等へ実装、電気的接続するための接続端子であり、略格子状に配置されている。
【０００４】
次に、上述した積層回路基板の製造方法を簡単に説明する。まず、誘電体層１ａ〜１ｅとなる所定形状のグリーンシートを作成し、ビアホール用の貫通孔を所定の位置へ形成し、グリーンシート１ａと１ｂについてはビアホールと同時にキャビティ部用の貫通孔を形成する。その後、ビアホール電極４、ワイヤボンディング用の端子電極３１、表面電極パターン３２、内部電極パターン２、および、裏面端子８を導電性ペーストのスクリーン印刷により形成する。次に、これらのグリーンシートを積層基板１の積層順序で積層し熱圧着して、未焼成状態の積層基板を形成する。その後、一体焼成することにより完成品となる。さらに最終的には、積層基板の表裏面に配置されている表面電極には、金めっき等により表面処理が施される。
ところが、このような従来の積層基板では、焼成後、キャビティ部５の周囲に配置されたワイヤボンディング用の端子電極３１が図６のようにキャビティ部に落ち込んでしまい傾斜面Zが発生し、基板表面の平坦性が安定して得られないという問題が生じていた。この問題の原因は、上記のように誘電体層１ａ〜１ｂにおいて、キャビティ部５の周囲は禁止領域Bとなっており、全く内部電極パターン２が形成されていないが、その領域の外周側には内部電極パターン２が形成されているため、局所的に積層厚みの差が生じるためである。加えて、積層圧着時に各グリーンシートは積層方向に圧着力を印加されるが、キャビティ部５内には圧力の受けがなく、キャビティ部５周辺の物質はキャビティ部５内へ変形しようとすることにより、更にこの傾斜が助長されることになる。この傾斜面Zの形成により、ボンディングワイヤ７の先端が端子電極３１と安定に接触することができなくなり、十分な加熱や超音波振動等による圧着が行えず、ワイヤ外れ、ワイヤ切れ等のボンディング接続に関する不具合が発生することがあった。
【０００５】
このキャビティ部周辺の傾斜対策に関する従来技術として、積層基板の積層間でキャビティ部内壁を縁取るように絶縁スペーサを挿入する技術が特許文献１〜４に開示されている。例えば、特許文献２に記載の従来技術は、キャビティ部に搭載する部品を気密封止する際、キャビティ部周辺の平坦度により、封止用蓋と積層基板間の接合性が劣化することがあり、これにより、キャビティ部の気密性が劣化する不具合が発生する。この不具合を解消するため、積層基板の内部にキャビティ部内壁に面した絶縁スペーサを挿入して、気密封止に必要なキャビティ部周辺の平坦度の改善に係わる技術を開示している。
また、特許文献１に記載の従来技術は、上記した文献２と同様、気密封止に関連するものであるが、積層基板上のキャビティ部周囲の四辺に設置されるワイヤボンディング用の端子電極が、キャビティ部の四隅には設置されないことがあり、これによりキャビティ部の四辺部と角部との間で平坦度が損なわれる場合に限定して適用される。即ち、積層基板の内部でキャビティ部の四隅のみに絶縁スペーサを挿入し、キャビティ部の四隅の平坦度を改善する技術である。このように、特許文献１、２はキャビティ部の気密封止を目的とした技術であり、表面電極のボンディング接続性を向上させる上での問題点及び解決手段については言及していない。
【０００６】
一方、特許文献３、４に記載の従来技術は、表面電極のボンディング接続性の向上を目的としており、キャビティ部周辺の積層体がキャビティ部内へ倒れこむことを防止するためのものである。即ち、積層体内部でキャビティ部周辺にある内部電極とキャビティ部内壁までの隙間を埋めるように、一端がキャビティ部内壁に面し、かつ他端が内部電極まで達して接触するように、あるいは極狭い隙間を保つように、絶縁スペーサを介在させるものである。これにより、キャビティ部周辺の平坦度を改善できることが開示されている。
【０００７】
【特許文献１】特開平１０−１８９８１０号公報
【特許文献２】特開２００３−２２４２２２号公報
【特許文献３】特開平１０−２８９９６４号公報
【特許文献４】特開２００１−２８４８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献３、４の技術では、積層基板のキャビティ部周辺に内部欠陥（クラック）が発生する不具合が確認されている。通常、積層圧着時には積層体は上下面から圧着力を受ける。このとき、キャビティ部には物質が無く、圧力の受け手が無いため、キャビティ部周辺の物質はキャビティ部内へ変形しようとする。絶縁スペーサを挿入した場合、この現象がより顕著になり、密度が高くなったキャビティ部周辺では圧縮力がより大きくなり、キャビティ部内への変形もより大きくなる。したがって、キャビティ部周辺では垂直方向の圧縮力とキャビティ部内への変形力がより強く作用し、偏った応力分布が発生した状態となっている。このような応力分散が十分に行われていない積層基板を焼成した場合、焼成時の収縮変形に伴い応力を開放するため、内部欠陥のような不具合が発生する。このとき、キャビティ部底面と壁面との接触角部に内部応力が集中しやすいこともあり、接触角部（底辺隅部）を起点とした、すり鉢状の内部欠陥が発生する場合が多い。以上より、特許文献３、４は表面電極のボンディング接続性を向上させる技術ではあるが、積層基板のキャビティ部周辺において内部欠陥を発生する不具合を伴うため、実使用レベルには達していない。無論、このような問題は特許文献１、２においても同様に生じる。
よって、従来技術では、キャビティ部の周囲に配置されたワイヤボンディング用の端子電極に傾斜面が発生し、平坦性が安定して得られないという問題に対して、十分にキャビティ部周囲の平坦性を改善し、ボンディング接続性を向上させるのと同時に、キャビティ部周辺で内部欠陥が発生するような弊害を発生させずに、実施できるまでには至っていないのが現状である。
【０００９】
本発明はこのような問題に鑑み、キャビティ部周囲に配置したワイヤボンディング用の端子電極へのボンディング接続信頼性を向上させ、キャビティ部内に搭載される半導体素子等の電子部品と積層基板内の回路との接続が確実に行えるのと同時に、内部欠陥の無い機械的信頼性が十分確保された積層基板およびその製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明は、複数の誘電体層を積層してなり、電子部品を搭載するためのキャビティ部を有し、前記キャビティ部内の電子部品と積層基板とを接続するために、前記キャビティ部を囲むように隣接して形成された複数の端子電極と、前記積層基板を形成の層間のうち少なくとも１つ以上の層間に形成された電極パターンと、前記誘電体層の層間のうち少なくとも１つ以上の層間であって、前記キャビティ部の周辺領域に形成された絶縁パターンとを有する積層基板において、前記絶縁パターンは、前記キャビティ部内壁に露出しないように配置したことを特徴とする積層基板である。
このように、絶縁パターンを積層基板に挿入することにより、ワイヤボンディング用の端子電極の平坦度を改善することができる。このとき、絶縁パターンをキャビティ部の内壁に露出しない、つまり、積層体の内部で留めることにより、キャビティ部周辺がキャビティ部内へ変形するのを抑制できるため、平坦度の改善が効果的になる。同時に、キャビティ部周辺の応力分散が促進されることにより、内部欠陥を抑制できる。尚、本発明で「キャビティ部内壁に露出しない」とは、焼結後の積層基板において絶縁パターンが露出していないことを指している。
更に、本発明では、複数の端子電極に対応して複数の絶縁パターンを分割配置することが望ましい。これにより、平坦度の改善効果を保持しながら、必要以上の介在物質の量を減らせ、密度の高まりを抑えることができる。したがって、内部応力の分散効果が高まり、内部欠陥を抑制することができる。尚、端子電極に対応する絶縁パターンは１対１が望ましいが、２対１等の複数個の端子電極に対応するものでも良い。
【００１１】
更に、前記絶縁パターンは、前記キャビティ部内壁から５０μｍ以上離した位置から積層体の内部方向へ配置することが望ましい。これは、キャビティ部の開口面に面しないように５０μｍ以上離した内部で留めることにより、キャビティ部周辺がキャビティ部内へ変形するのを抑制できるためである。したがって、キャビティ部周辺の応力分散が促進され、内部欠陥を抑制することができる。逆に、これより狭く設定し過ぎた場合、絶縁パターンとキャビティ部内壁との距離が近くなり過ぎ、キャビティ部周辺では圧着力が十分に作用できなくなり、層間密着力が著しく減少する。これにより、キャビティ部内壁に層間剥離（デラミネーション）による開口隙間等の不具合が発生する。また、上限は電極パターンの配置によって変更されるが、ボンディング用端子電極のキャビティ部壁面より距離を離しては傾斜補正効果がなくなり、絶縁パターン追加の意味をなさないため、通常は、端子電極端面の位置より離さないようキャビティ部近くへ設定することが望ましい。
【００１２】
また、同一層上において絶縁パターンと電極パターンとの重複部があると、その部分の垂直方向での介在物質量が多くなるため、その直上の表面が局所的に凸形状に変形し、表面の平坦性が劣化する。したがって、絶縁パターンと電極パターンとの重複部を極力減らすために、前記絶縁パターンは、前記電極パターンと離して配置することが望ましく、更に望ましくは２０μｍ以上離して配置するのが良い。但し５０μｍ以上離しても効果は期待できないし現実的ではない。
他方、端子電極が傾斜し、ボンディング接続性が劣化するような状態においては、キャビティ部内壁から見て端子電極の端部よりも離れた位置まで傾斜の影響を受けているはずである。このとき、キャビティ部周辺において、端子電極の傾斜部を含む領域に絶縁パターンを配置することが必要である。しかし、必要以上に絶縁パターンを配置しては、絶縁パターンと端子電極の傾斜していない部分との重複部が増えてしまう。つまり、傾斜を補正する必要がないところまで、絶縁パターンにより傾斜を補正されてしまうため、その直上の表面では局所的に凸形状に変形し、表面の平坦性が劣化することになる。したがって、前記端子電極と前記絶縁パターンとが重複している寸法は無いことが最善ではあるが、本発明では重なる部分があることは必要であると考えている。この場合、表面の端子電極と内部層間の絶縁パターンとが重複している寸法は前記端子電極幅の１／２以下であることが望ましい。
【００１３】
また、本発明は、複数の誘電体層を積層してなり、電子部品を搭載するためのキャビティ部を有し、前記キャビティ部内の電子部品と積層基板とを接続するために、前記キャビティ部を囲むように隣接して形成された複数の端子電極と、前記誘電体層の層間のうち少なくとも１つ以上の層間に形成された電極パターンと、前記誘電体層の層間のうち少なくとも1つ以上の層間であって、前記キャビティ部の周辺領域に形成された絶縁パターンとを有する積層基板であって、断面視において、前記キャビティ部周辺の傾斜面の水平距離をL１、前記キャビティ部内壁から前記端子電極端部までの距離をL2としたとき、前記キャビティ部内壁から水平距離Aの領域には前記絶縁パターンを配置しないとするとき、前記絶縁パターンの幅XはL1−L2≦X≦L1−Aにより設定した積層基板である。これは、キャビティ部周辺に発生する傾斜面の水平距離Ｌ１は、キャビティ部の深さ、キャビティ部層数、内部電極パターンの配置状態、禁止領域、キャビティ部内壁から端子電極までの距離等多くの設計値に依存するものであり、かつ、各工程での製造条件にも依存するため、絶縁パターンの寸法値を一意に規定することは難しい。しかしながら、この設定手段によれば、上記諸条件が異なる場合においても設計指針となり、効果的な結果が得られる。
以上の本発明の積層基板によれば、端子電極の平坦度は、断面視における傾斜角度が３度以下を安定的に実現できる。これにより、ボンディング接続不良が発生しなくなる。
【００１４】
また、本発明の積層基板の製造方法は、焼成後の前記誘電体層となる複数のグリーンシートの何れかの表面に、焼成後に前記電極パターンとなる導電ペーストを塗布する工程と、少なくとも一部の前記グリーンシートの表面に、焼成後に前記絶縁パターンとなる絶縁ペーストを塗布する工程とを含み、前記絶縁ペーストを塗布する工程後に前記絶縁パターンがキャビティ部内壁に露出しないように前記グリーンシートを積層して前記キャビティ部を形成することを特徴とする製造方法によって製造される。前述のように、従来の製造工程ではキャビティ部を形成後に印刷、積層と工程を進めていたが、キャビティ部のような大きな空孔を多数形成されたグリーンシートでは、シート強度が低下し、不具合の発生確率も上がる。シート変形が発生すると、製品の寸法精度の悪化や、上下層間の接続が不安定となり、製品状態での歩留を下げる要因となる。また、絶縁パターン印刷の際、ペーストに含まれる溶剤がグリーンシートへ付着し、キャビティ部周囲が波打つような変形が発生し、積層後のキャビティ部壁面が精度良く揃わず、焼成後のキャビティ部の寸法不良を引き起こす可能性があった。本発明の製造方法によれば、これらの不具合を解消し、キャビティ部壁面の形状を安定化させ、精度の向上が可能である。
【００１５】
更に、本発明の積層基板の製造方法は、焼成後の前記誘電体層となる複数のグリーンシートの何れかの表面に、焼成後に前記電極パターンとなる導電ペーストを塗布する工程と、少なくとも一部の前記グリーンシートの表面に、焼成後に前記絶縁パターンとなる絶縁ペーストをキャビティ部内壁に露出しないように塗布する工程の後、少なくとも１つ以上のグリーンシートを積層圧着する工程とを含み、前記グリーンシートを積層圧着する工程後に前記キャビティ部を一括形成することを特徴とするものである。これは、積層後に一括でキャビティ部を形成する方法では、積層時にキャビティ部が充填されているので、前述の従来の製造方法と比較し、圧着力がキャビティ部へ逃げにくくなり、傾斜の抑制に効果的である。また、キャビティ部周辺の密着力も増加し、層間剥離等の不具合を抑制できる。
【発明の効果】
【００１６】
本発明によればキャビティ部周囲に配置したワイヤボンディング用の端子電極へのボンディング接続信頼性が安定し、キャビティ部内に搭載される半導体素子等の電子部品と積層基板内の回路との接続が確実に行えるのと同時に、内部欠陥の無い機械的信頼性が十分確保された積層基板およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
本発明に先立って、本発明者はボンディング用の端子電極の傾斜量とボンディング接続不良との関係について調査した。調査では、実際の製品において、ボンディング接続不良が発生した不具合品と不良が発生しなかった良品を使用し、それぞれの端子電極の傾斜量を触針式平坦度測定器によって測定した。端子電極の端部付近はプロセス的に平坦度が悪化しやすいこともあり、測定は端部より内側に入ったところから測定した。今回の調査では５０μｍ内側に入ったところから、１００μｍの距離を測定し、そのデータの最大値と最小値との差によって傾斜量を算出した。なお、この測定箇所は、実際にワイヤボンディングが行われる箇所とほぼ同等の位置であり、特に断わらない限り、以後に記載する測定値は同様の測定手法、条件によるものである。また、一般的な議論に展開するため、端子電極の寸法や測定距離に依存しないような指標として、傾斜量から換算した傾斜角も必要に応じて併記する。後述するが図４の調査結果から傾斜角が３度より大きくなると不具合が発生することも判った。したがって、端子電極の傾斜角が３度以下となるように改善すれば、ボンディング接続不良が対策できる。
【００１８】
さて、本発明の積層基板を図面に基づいて説明する。図１は本発明による積層基板の一形態を示す断面図である。積層基板は複数の誘電体シートを垂直方向に積層した誘電体層１ａ〜１ｅからなり、半導体素子６を搭載するためのキャビティ部５が表層付近に形成されている。また、積層基板１を構成する各誘電体層１ａ〜１ｅの層間には内部電極パターン２が配置されており、単なる配線、グランド電極のみならず、所望の回路を構成するインダクタ、伝送線路、および、コンデンサ等が形成されている。なお、前述した通り内部電極は基板端部、すなわち、基板周辺Ａとキャビティ部周辺Ｂには禁止領域を設けているため、この領域には電極パターンを形成できない。この領域を設ける理由は、後工程にて施されるメッキによって、層間が短絡される不具合を防止することと、基板端部での層間密着力を向上させ、層間剥離等の不具合を防止することである。同時に、印刷、積層等の工程での製造ばらつきによる位置ずれを考慮し設定する。更に、各誘電体層１ａ〜１ｅ間には垂直厚み方向に延びるビアホール電極４が形成されており、これにより、各層の内部電極パターン間を接続している。一方、積層基板１の表面には半導体素子とのワイヤボンディング用の端子電極３１や受動部品搭載用のランド等を構成する表面電極パターン３２が形成されており、キャビティ部５には半導体素子６が搭載され、この半導体素子６の入出力電極と端子電極３１との間をボンディングワイヤ（図示せず）によって接続される。また、上記ビアホールは積層基板の裏面側に延び、積層基板の裏面端子８へ接続される。裏面端子は積層基板自身を他の更に大規模な基板、例えば、携帯端末等の内部を主構成しているPCB基板等へ実装、電気的接続するための接続端子であり、略格子状に配置されている。
【００１９】
更に、本発明による積層基板では禁止領域Ｂ、すなわち、内部電極パターンが形成された誘電体層の層間、例えば１ａと１ｂとの間の領域にキャビティ部内壁から距離ａだけ入り込んだ位置に絶縁パターン９が配置されている。尚、絶縁パターンの厚さはキャビティ部周辺の傾斜量によって調節される。
この絶縁パターン９は、上述の積層基板を構成する誘電体シートを製造する際のスラリーをペースト状に加工したものからなる。このペーストを所定位置に印刷して、所望の絶縁パターンを形成する。この絶縁パターンは周辺の誘電体と全く同じ物質であることが好ましく、焼成時には周囲の誘電体シートと一体焼結されることにより一体化する。この絶縁パターンの設置によって、キャビティ部周辺の傾斜部を持ち上げ、キャビティ部への落込みを補填することができる。これによって、誘電体シートと絶縁パターンとの界面における剥離等の内部欠陥が発生することを回避できる。また、ボンディング用の端子電極の傾斜が無くなるか、著しく緩和されるため、ワイヤボンディング時の接続信頼性が格段に向上する。
【００２０】
ここで、より良好な改善効果を得るため、絶縁パターンの配置条件を検討した結果について述べる。表１に種々の条件の試料において、端子電極の傾斜量、傾斜角、ボンディング接続不良、内部欠陥の発生状況をまとめた結果を示す。試料は、（１）絶縁パターンの厚さ、（２）絶縁パターンの配置状態（キャビティ部壁面からの距離）等の製造条件を変化させて作製したが、他の絶縁パターンと電極パターンとの距離や端子電極と絶縁パターンとの重複加減等については同一条件である。尚、便宜上、絶縁パターンの厚さは使用する印刷用スクリーンマスクの設定厚さで呼んでおり、実際の絶縁パターンの厚さはマスク設定値の約６０〜７０％程度の厚さである。
【００２１】
【表１】
2006019643.tif 000003
【００２２】
まず、図中の試料A〜Cの比較から、絶縁パターンの厚さに比例して傾斜角が改善され、絶縁パターンの厚さが２０μｍの際には、ボンディング接続不良は発生しなくなることが判る。しかし、絶縁パターンの厚さが１０μｍ以上では積層基板に内部欠陥が発生する。これは、キャビティ部周辺に絶縁パターンを追加すると、傾斜角は改善する反面、積層圧着時にこの領域が受ける圧着力が大きくなり、キャビティ部内への変形力も大きくなるためと考えられる。したがって、単に絶縁パターンを追加することのみでは、不具合を解決するまでには至らない。また、追加した絶縁パターンの厚さに比較し、傾斜量の変化が少ないことが判る、これは、積層圧着時にキャビティ部内へ変形させられたと考えられる。換言すれば、それほど大きな変形力が発生しているのである。
【００２３】
次に、図中の試料Ｃ〜Fの比較から、絶縁パターンをキャビティ部に接触して配置するより、キャビティ部から離して配置した方が傾斜角は改善し、内部欠陥も発生し難くなることが判る。これは、上記したキャビティ部内への変形力は、キャビティ部壁面からの距離と逆比例するため、水平方向に逃げる力が減り、垂直方向に傾斜を補正する効果が大きくなると同時に、内部欠陥の発生も抑制されたと考えられる。また、配置距離をある程度離してしまうと、ほぼ一定の改善効果となっている。これは、キャビティ部周辺の密度が低下することにより、この領域がキャビティ部内への変形力を和らげる緩衝帯のような役割を果たすためと考えられる。
【００２４】
更に、説明を加えると、試料Dでは他の試料で発生したクラックを主とした内部欠陥とは異なり、キャビティ部内壁が開口する剥離（デラミネーション）が発生した。これは、印刷、積層等の製造ばらつきによる位置ズレ等により、設定値より更に狭くなる部分が発生し、その部分では積層圧着時に十分な層間密着力が得られなかったためと考えられる。
また、ほぼ全試料において、特定の端子電極でボンディング接続不良の発生率が高かった。これは、不具合のあった端子電極の下層において、絶縁パターンと電極パターンとが重なっていた部分や、重ならないまでも非常に近接していた部分があったためと考えられる。つまり、絶縁パターンと電極パターンとが近接、もしくは、重なるような配置の場合、印刷、積層等の製造ばらつきによる位置ズレ等により、絶縁パターンと電極パターンとが重なった部分の表層に不要な凹凸が発生し、その結果、ボンディング接続性の劣化を招いたと考えられる。この点から絶縁パターンと電極パターンの相互の距離は、ある程度離す必要があることが判る。
以上のことより、絶縁パターンはキャビティ部端から露出しないように設けること、このとき５０μｍ以上と言う望ましい距離があること、さらに電極パターンと絶縁パターンは相互に距離を置いて配置し、望ましい距離があることが判る。
そこで、以下では具体的な絶縁パターンの実施例について、図面に基づき説明する。
【００２５】
（実施例１）
実施の一形態として、絶縁パターンの平面視での配置状態を図２（ａ）に示し、ワイヤボンディング用の端子電極との重なり状態を図２（ｂ）に示す。この例では各絶縁パターンは分割されており、各端子電極と１対１に対応して配置されている。これにより、各端子電極に対する傾斜効果を十分に確保しながら、キャビティ部周辺の物質量を極力減らし、必要以上の密度の高まりを抑制できるため、内部欠陥が発生しなくなる。具体的には、上記の検討に基づき、絶縁パターンの厚さは２０μｍ、キャビティ部内壁から５０μm内部に入ってから２００μmの幅（内部方向へ向かう長さ）で絶縁パターンを配置した。また、隣接する各端子電極同士の間隔が１００μｍに対して、各絶縁パターンの間隔は５０μｍに設定し、製造ばらつき等の影響があっても、表面の端子電極と内部の絶縁パターンとの重なりが保持できるようにしている。更に、絶縁パターンの内部側の端部は周囲の電極パターンの配置状況に応じて伸縮させた。例えば、絶縁パターンを配置したい領域に、電極パターンが張り出している場合には、絶縁パターンが電極パターンに重ならないように形状を縮めた。本実施例では、絶縁パターンと電極パターンとの隙間（図１のｂ参照）を２０μm程度確保するように絶縁パターンを縮めた。このとき、印刷精度や製造ばらつきが向上すれば、更にこの距離は狭めても構わない。また、積層方向において、電極パターンの配置数が少なくて周辺領域より低密度となっている場合は、絶縁パターンと電極パターンとを重ねることによって、周辺領域と密度を平均化させることになり表面の平坦度が向上することもある。
【００２６】
（実施例２）
図３には他の実施例を示す。図は絶縁パターンの平面視での配置状態を図３（ａ）に示し、ワイヤボンディング用の端子電極との重なり状態を図３（ｂ）に示す。このように端子電極２個に対し絶縁パターンを２個以上の複数個を接続した形としても良い。例えば、各端子電極の間隔が狭く、各絶縁パターンの間隔を十分に取れない場合に適用可能である。ただし、極端に複数個を接続し過ぎると、キャビティ部周辺の密度が不要に高まることや、絶縁パターン自体の変形しやすさが減少してしまうことにより、キャビティ部周辺の応力分散を阻害する要因となる。このような弊害を引き起こさない絶縁パターンの長さの限界値は、絶縁パターンの厚さ、使用する材料、製造条件等にも依存するため、明確な値を示すことは難しいが、本実施例で使用した諸条件において、絶縁パターンを連ねた長さが１．０mm程度で不具合は発生しなかった。
【００２７】
（実施例３）
図示は省略するが、上記の設計条件を満たしながら、絶縁パターンの厚さの収縮率を調整することで、傾斜量を最適化することが可能である。絶縁パターンは印刷により形成されるが、基本的に絶縁パターンの厚さは印刷工程で使用するスクリーンマスクの厚さで決まる。このスクリーンマスクは製造上、例えば、５μm刻み設定のような厚さ設定値の制約があり、このマスク設定値以下での絶縁パターンの厚さ設定が不可能である。したがって、マスク設定値以下で絶縁パターンの厚さを調整する場合、別のパラメータを調整する必要がある。例えば、本実施例で示した絶縁パターンの収縮率を調整する方法が簡易な手法として有効である。反面、実際に絶縁パターンの収縮率を調整するには、ペースト作製時に通常と異なる配合が必要となるため、製造工数が増加し、生産性に多少影響を与えることがある。また、絶縁パターンの厚さを調整する他の方法として、印刷、積層等の製造条件の変更でも可能である。
【００２８】
以下において、本発明の効果を確認した実験結果について説明する。実験で使用した積層基板は、外形寸法がおおよそ横１０ｍｍ、縦８ｍｍ、厚さ０．７５ｍｍであり、キャビティ部の形状はおおよそ横２ｍｍ、縦２ｍｍ、深さ０．３５ｍｍのものを使用した。また、ボンディング用の端子電極はおおよそ２００μｍ角の矩形形状であり、キャビティ部内壁から１５０μｍの位置にその端面を揃え、複数個の端子電極が１００μｍ間隔でキャビティ部周囲に並んでいる。一方、積層体内部は１３層の誘電体から構成されており、キャビティ部は６層の誘電体から構成されている。キャビティ部周辺の禁止領域Bは２００μｍであり、従来の積層基板では、傾斜面Zはキャビティ部内壁からの水平距離で２５０μｍ程度まで及んでいた。実験では上記実施例１〜３の製造条件（絶縁パターンの条件は実施例１〜３とも実施例１と同様とし、実施例２は絶縁パターンを２個接続、実施例３は収縮率を１０％小さく調整した）、比較のため本発明を適用しない従来の製造条件により積層基板を作製した。表２はこれらの積層基板の傾斜量、傾斜角、ボンディング接続不良、内部欠陥の発生状況をまとめたものである。
【００２９】
【表２】
2006019643.tif 000004
【００３０】
まず、比較例である絶縁パターンが内壁に露出している積層基板では、傾斜角が３度以上あり、ボンディング接続不良も多発した。一方、本発明による実施例１〜３による積層基板は、どの基板においても傾斜角が３度以下であり、ボンディング接続不良の発生はない。更に、内部欠陥の発生も無いことも確認した。また、実施例３による積層基板では、実施例１と同様な絶縁パターンで、収縮率を小さく（収縮しない方向）変化させたものであるが、実施例１よりも傾斜角を減少させることができた。
また、傾斜角とボンディング接続不良率との関係を図４に示す。このように傾斜角３度以下とすることによって品質が安定することが確認されている。
以上により、本発明によれば、キャビティ部周辺の端子電極の傾斜量が少なく、ワイヤボンディングの接続信頼性が十分確保できると同時に、内部欠陥の発生しない機械的信頼性が十分確保できた積層基板を実現することが可能である。
【００３１】
ここで、本実施例で使用したグリーンシートは９５０℃以下の低温同時焼成が可能なＬＴＣＣ材料からなる。例えば、Ａｌ２Ｏ３換算で１０〜６０質量％、ＳｉＯ２換算で２５〜６０質量％、ＳｒＯ換算で７．５〜５０質量％、ＴｉＯ２換算で２０質量％以下のＡｌ，Ｓｉ，Ｓｒ，Ｔｉと、Ｂｉ２Ｏ３換算で０．１〜１０質量％、Ｎａ２Ｏ換算で０．１〜５質量％、Ｋ２Ｏ換算で０．１〜５質量％、ＣｕＯ換算で０．０１〜５質量％、ＭｎＯ２換算で０．０１〜５質量％のＢｉ、Ｎａ、Ｋ、Ｃｕ、Ｍｎをそれぞれ含有した誘電体組成物が用いられる。
また、グリーンシートは伝送線路や容量を形成しやすいようにシート厚みは４０〜２００μｍのものを使用した。電極材は銀系のものを用いた。このセラミックグリーンシートの各層に伝送線路やコンデンサ容量を電極パターンにより形成し、適宜スルーホールを設けて回路を構成した。このセラミックグリーンシートを順次積層圧着し、９５０℃で焼成することにより積層基板が得られる。但し、本発明は上述した形態に限定されるものではない。
【００３２】
次に、絶縁パターンの配置位置に関する設計手法を説明する。図５はキャビティ部周辺の傾斜領域において、ボンディング用の端子電極と絶縁パターンとの関係を断面図として示したものである。本図を用いて、絶縁パターンの配置位置に関する設計手法を説明する。尚、図中の記号において、Xは絶縁パターン幅（キャビティ部壁面と垂直方向でのパターン寸法）、Yはボンディング用の端子電極の傾斜距離、L1はキャビティ部壁面から傾斜領域の水平距離、L2はキャビティ部壁面から端子電極端面までの距離、Aはキャビティ部壁面から絶縁パターン端面までの距離を意味する。ここで、Ｌ１はキャビティ部の深さ、キャビティ部層数、内部電極パターンの配置状態、禁止領域、キャビティ部内壁から端子電極までの距離等多くの設計値に依存し、かつ、各工程での製造条件にも依存する寸法で、これら各条件により製造した結果として発生する寸法である。ただし、傾斜領域は禁止領域Ｂより数１０μｍから１００μｍ程度広い領域に及ぶことが経験的に判っているため、L1も同程度の寸法となると言える。
【００３３】
さて、まず、図５より端子電極の傾斜距離はY＝L1−L2で表せる。このとき、絶縁パターンは端子電極の傾斜を補正するために追加されるものなので、絶縁パターン幅はX≧Y＝L1−L2である必要がある。また、絶縁パターンは傾斜領域外まで配置すると、逆に表層の平坦度を悪化させるため、それ以下となるように設定すべきであり、かつ、キャビティ部内壁からA以上離す必要もあるため、X≦L1−Aの条件となる。以上から、絶縁パターンは、
L1−L2≦X≦L1−A・・・（式１）
の領域で設計するのが適当である。更に、製造ばらつきによる位置ずれ等も許容するように、マージンBを考慮すると、
L1−L2−B≦X≦L1−A＋B・・・（式２）
の領域が得られる。この式を基本として、絶縁パターン幅、配置領域を設定することができる。例えば、上記実施例１で示した例では、L1＝２５０μｍ、L2＝１５０μｍ、A＝B＝５０μｍであり、これらを代入すると、（式１）より理想条件として、１００μｍ≦X≦２００μｍ、（式２）より現実条件として、５０μｍ≦X≦２５０μｍを得る。つまり、キャビティ部壁面から５０μｍ積層基板内へ入った位置から２５０μｍの位置に配置が可能であることを示している。上記実施例では、この基本設計を元として、前述のように周辺の電極パターン等との調整をおこなった。このように、この設計手法を用いれば、幾何学的関係から表現した設計条件であるため、上記した寸法が製品毎により変化したとしても、十分に対応でき、効果を発揮できる条件を導くことができる。
【００３４】
最後に製造方法について説明する。前述のように、従来の製造工程ではキャビティ部を形成後に電極パターン、絶縁パターン等の印刷、積層と工程を進めていたが、本発明ではこれらの印刷後にキャビティ部を形成することを特徴としている。これは、積層基板をより機能的、つまり、単位面積あたりの内蔵素子密度を上げる際、使用するグリーンシートの厚さを薄くし、多層化することによって実現することが多い。しかしながら、グリーンシートが薄くなればシート強度も低下するため、工程でのハンドリング等によるシート変形等による不具合が発生しやすい。そこに、キャビティ部のような大きな空孔を多数形成すると、更にシート強度が低下し、不具合の発生確率も上がる。シート変形が発生すると、製品の寸法精度の悪化や、上下層間の接続が不安定となり、製品状態での歩留を下げる要因となる。また、キャビティ部を形成後にキャビティ部周辺にペースト状態の絶縁パターンを印刷すると、ペーストに含まれる溶剤がグリーンシートへ付着し、キャビティ部周囲が波打つような変形が発生することもある。これにより、積層後のキャビティ部壁面が精度良く揃わず、焼成後のキャビティ部の寸法不良を引き起こす可能性がある。この点で本発明の製造方法によれば、積層工程直前まで、キャビティ部は形成されず、工程でのシート変形等による不具合を抑制できる。また、印刷後にキャビティ部を形成することにより、キャビティ部壁面の形状を安定化させ、精度の向上が可能である。
【００３５】
更に、本発明ではグリーンシートを積層した後に、一括でキャビティ部を形成する製造方法をとることが出来る。これは、電極パターン、絶縁パターン等の印刷後に、最終的にキャビティ部が形成される部分の積層基板の半完成体Ｃ１とキャビティ部が形成されない部分の積層基板の半完成体Ｃ２とを別々に積層圧着し、積層基板の半完成体Ｃ１には所望のキャビティ部を一括形成するものである。その後、積層基板Ｃ１とＣ２とを積層圧着することにより、完成体である積層基板を得ることができる。従来また上記の製造方法では積層時にそれぞれのグリーンシートにキャビティ部となる空孔が既に形成されているが、この製造方法の場合、グリーンシートのまま積層するので、キャビティ部はなく誘電体が充填されている状態である。このため、積層時の圧着力がキャビティ部へ逃げ難くなり、キャビティ部へ傾斜する変形力が発生し難いため、傾斜面の発生を抑制することができる。また、同時に、圧着力がより強く働き、キャビティ部周辺の密着力も増加するため、層間剥離等の不具合を抑制できる。
【００３６】
尚、本発明の積層基板は、キャビティ部が数段の階段状に形成されており、その段差周囲に端子電極が配置されている場合も含まれる。また、キャビティ部に搭載される半導体素子は複数でも構わず、半導体素子が数段に重なるようなＭＣＭ（マルチチップモジュール）にも適用可能である。更に、キャビティ部内に搭載する電子部品は、トランジスタ、FEＴ等のような半導体素子に限らず、コンデンサ、抵抗、インダクタ、ＳＡＷフィルタ等の表面実装素子であれば構わない。
【産業上の利用可能性】
【００３７】
本発明の積層基板およびその製造技術は、携帯電話やPDA等の情報端末等の通信機、コンピュータ、計測機器等の電子装置で使用される精密電子部品等に利用できる。
【図面の簡単な説明】
【００３８】
【図１】本発明の積層基板の一形態を示す断面図である。
【図２】本発明の積層基板の表面端子電極と内層絶縁パターンの一例を示す平面視での配置例である。
【図３】本発明の積層基板の表面端子電極と内層絶縁パターンの他の一例を示す平面視での配置例である。
【図４】本発明による傾斜角度とボンディング不良率の相関関係を示す図である。
【図５】本発明による内層の絶縁パターンと表層のワイヤボンディング用端子電極との配置関係を説明する図である。
【図６】従来の積層基板の問題点を示す断面図である。
【図７】従来の積層基板の一形態を示す断面図である。
【符号の説明】
【００３９】
１：積層基板
１ａ〜１ｅ：誘電体層
２：内部電極パターン
４：ビアホール
５：キャビティ部
６：半導体素子
７：ワイヤ
８：裏面電極パターン
９：絶縁パターン
３１：ワイヤボンディング用端子電極
３２：表面電極パターン
Ａ、Ｂ：内部電極配置の禁止領域
【図１】
2006019643.tif 000005
【図２】
2006019643.tif 000006
【図３】
2006019643.tif 000007
【図４】
2006019643.tif 000008
【図５】
2006019643.tif 000009
【図６】
2006019643.tif 000010
【図７】
2006019643.tif 000011