(57)【要約】【課題】  半導体抵抗を使用して基準電圧を生成する時に、高温になるとリーク電流が増大し、基準電圧を正確に得ることが不可能になった。【解決手段】  カレントミラー回路５と温度補償用トランジスタＱ３との組み合せによって基準電圧生成装置を構成する。カレントミラー回路５の１つのコレクタ抵抗Ｒ２のリーク電流Ileakをリーク電流検出回路２３で検出する。リーク電流を検出したコレクタ抵抗Ｒ２が接続されたトランジスタＱ２とそのエミッタ抵抗Ｒ３との直列回路に対して並列に分流回路２４を接続し、この分流回路２４を流れる電流をリーク電流検出回路２３の出力で制御する。分流回路２４を流れる電流は、コレクタ抵抗Ｒ２のリーク電流を抜き取るために使用する。【選択図】  図５
2006293502.tif 000002
【特許請求の範囲】
【請求項１】
第1導電型の第1の半導体領域と前記第1の半導体領域に隣接配置され且つ前記第1導電型と反対の第2導電型を有している第2の半導体領域とを有する半導体基体と、前記第1の半導体領域に電気的に接続された第1及び第2の主電極と、前記第2の半導体領域に電気的に接続された補助電極と、前記第1及び第2の半導体領域間のｐｎ接合が順バイアス状態になることを阻止するための電圧を前記補助電極に印加するための手段とを備えた半導体抵抗と、
前記半導体抵抗の前記第1及び第2の主電極に所定電流を供給するために前記第1及び第2の主電極に接続された電流供給回路と、
前記半導体抵抗の前記第1及び第2の主電極間の電圧に対応する基準電圧を取り出すために前記半導体抵抗に接続された出力手段と、
前記補助電極を通って流れるリーク電流に基づく前記基準電圧の変化を補償する補償回路と
を備えていることを特徴とする基準電圧生成装置。
【請求項２】
前記補償回路は、
前記補助電極を通って流れるリーク電流を検出するためのリーク電流検出回路と、
前記リーク電流検出回路及び前記電流供給回路に接続され且つ前記リーク電流検出回路の出力に応答して前記リーク電流に基づく前記基準電圧の変化を補償するように前記半導体抵抗を流れる電流を制御する制御手段と
を備えていることを特徴とする請求項1記載の基準電圧生成装置。
【請求項３】
前記電流供給回路は、直流電圧を供給するための第1及び第2の電源端子と、  前記第1の電源端子と前記半導体抵抗の前記第1の主電極との間に接続された電流源回路と、前記電流源回路と前記第2の電源端子との間に接続されたカレントミラー回路とを有し、
前記半導体抵抗は前記カレントミラー回路の出力電流通路に接続されていることを特徴とする請求項1記載の基準電圧生成装置。
【請求項４】
前記カレントミラー回路は、
前記電流源回路に接続された一端を有する第１のカレントミラー用抵抗と、
前記第１のカレントミラー用抵抗の他端に接続された第１の主電極と前記第２の電源端子に接続された第２の主電極と前記第１の主電極に接続された制御電極とを有する第１のカレントミラー用半導体制御素子と、
前記半導体抵抗の前記第２の主電極に接続された第１の主電極と第２のカレントミラー用抵抗を介して前記第２の電源端子に接続された第２の主電極と前記第１のカレントミラー用半導体制御素子の前記制御電極に接続された制御電極とを有する第２のカレントミラー用半導体制御素子と
を有していることを特徴とする請求項３記載の基準電圧生成装置。
【請求項５】
前記補償回路は、
前記補助電極を通って流れるリーク電流を検出するためのリーク電流検出回路と、
前記第２のカレントミラー用半導体制御素子と前記第２のカレントミラー用抵抗との直列回路に対して並列に接続された分流用半導体制御素子を含み、前記分流用半導体制御素子の制御電極が前記リーク電流検出回路に接続されている分流回路と
から成ることを特徴とする請求項４記載の基準電圧生成装置。
【請求項６】
前記リーク電流検出回路は、
前記半導体抵抗の前記補助電極に接続された第１の主電極と前記第１の電源端子に接続された第２の主電極と前記第１の主電極に接続された制御電極とを有する第１のリーク電流検出用半導体制御素子と、
前記分流用半導体制御素子の制御電極に接続された第１の主電極と前記第１の電源端子に接続された第２の主電極と前記第１のリーク電流検出用半導体制御素子の前記制御電極に接続された制御電極とを有する第２のリーク電流検出用半導体制御素子と
から成ることを特徴とする請求項５記載の基準電圧生成装置。
【請求項７】
前記第１のリーク電流検出用半導体制御素子の前記第１の主電極は前記第２のリーク電流検出用半導体制御素子の前記第１の主電極よりも広い面積を有していることを特徴とする請求項５記載の基準電圧生成装置。
【請求項８】
前記分流回路は、
前記半導体抵抗の前記第２の主電極に接続された第１の主電極と前記第２の電源端子に接続された第２の主電極と前記第２のリーク電流検出用半導体制御素子の前記第１の主電極に接続された制御電極とを有する第１の分流用半導体制御素子と、
前記第２のリーク電流検出用半導体制御素子の前記第１の主電極に接続された第１の主電極と前記第２の電源端子に接続された第２の主電極と前記第１の分流用半導体制御素子の前記制御電極及び前記第２のリーク電流検出用半導体制御素子の前記第１の主電極に接続された制御電極とを有する第２の分流用半導体制御素子と
から成ることを特徴とする請求項６又は７記載の基準電圧生成装置。
【請求項９】
前記補償回路は、前記第２のカレントミラー用半導体制御素子と前記第２のカレントミラー用抵抗との直列回路に対して並列に接続されたダイオードであり、前記ダイオードは前記半導体抵抗に前記リーク電流が流れる時に逆バイアス状態となる方向性を有し且つ前記半導体抵抗の前記リーク電流に対応した逆方向電流が流れる特性を有していることを特徴とする請求項４記載の基準電圧生成装置。
【請求項１０】
前記補償回路は、第１導電型の半導体領域と前記第１の半導体領域を隣接配置され且つ前記第１導電型と反対の第２導電型を有している第２の半導体領域とを有する半導体基体と、前記第１の半導体領域に電気的に接続され且つ前記第２の電源端子にも接続された第１及び第２の主電極と、前記第１及び第２の半導体領域間のｐｎ接合が順バイアス状態になることを阻止することができる電圧を前記第２の半導体領域に印加するために前記第２の半導体領域に電気的に接続され且つ前記半導体抵抗の前記第２の主電極にも接続された補助電極とを備えた半導体抵抗から成ることを特徴とする請求項４記載の基準電圧生成装置。
【請求項１１】
更に、前記電流源回路又は別の電流源回路を介して前記第１の電源端子に接続された第１の主電極と、前記第２の電源端子に接続された第２の主電極と、前記半導体抵抗の前記第２の主電極に接続された制御電極とを有する温度補償用半導体制御素子を備えていることを特徴とする請求項４記載の基準電圧生成装置。
【請求項１２】
前記温度補償用半導体制御素子が前記半導体抵抗と同一の半導体基体に形成されていることを特徴とする請求項１１記載の基準電圧生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体抵抗を利用して基準電圧を生成させる基準電圧生成装置に関する。
【背景技術】
【０００２】
スイッチング電源装置の制御回路等の基準電圧源としてツェナーダイオードが使用されている。しかし、ツェナーダイオードによって比較的低い基準電圧を得ること、又は所望の基準電圧値を有するツェナーダイオードを容易に製造することが困難であった。
【０００３】
ツェナーダイオードを使用しない基準電圧生成装置として、ワイドラー型基準電圧生成回路と呼ばれることもあるバンドギャプ型基準電圧源が例えば非特許文献１等によって知られている。図１に示す従来のバンドギャプ型基準電圧生成装置は、電圧Ｖccを供給するための電源端子１と、グランド端子２と、基準電圧出力端子３とを有する。電源端子１とグランド端子２との間に第１の電流源回路４を介してカレントミラー回路５が接続されている。第１の電流源回路４は一定又はほぼ一定の電流Ｉｏ１を供給する周知の回路であって、カレントミラー回路５の内部抵抗よりも十分に大きな内部抵抗を有する。
【０００４】
カレントミラー回路５は、ｎｐｎ型の第１及び第２のトランジスタQ1、Q2と第１、第２及び第３の抵抗R1、R2、R3とから成り、第１の電流源回路４とグランド端子２との間に接続されている。第１のトランジスタQ1のコレクタは第１の抵抗R1を介して第１の電流源回路４に接続され、このエミッタはグランド端子２に接続されている。第２のトランジスタQ2のコレクタは第２の抵抗R2を介して第１の電流源回路４に接続され、このエミッタは第３の抵抗R3を介してグランド端子２に接続され、このベースは第１のトランジスタQ1のベースに接続されている。なお、第１のトランジスタQ1のコレクタはそのベースに接続されている。
【０００５】
図１の従来の基準電圧生成装置は、半導体集積回路で構成されており、第１、第２及び第３の抵抗R1、R2、R3は周知の半導体抵抗で構成されている。従って、第１、第２及び第３の抵抗R1、R2、R3は、第１の主電極６a、６b、6ｃと第２の主電極７a、７b、７cとの他に、補助電極８a、8ｂ、8cを有する。補助電極８a、8ｂ、8cは、例えば特許文献１等で周知のものであって、第１、第２及び第３の抵抗R1、R2、R3が形成された半導体領域とこれを囲む半導体領域との間の電気的分離を良好に行うためのものであり、図１の例では第１の電流源回路４にそれぞれ接続されている。なお、補助電極８a、８ｂ、8cは、素子分離用電極又はタンク電極と呼ばれることもある。
【０００６】
図１の基準電圧生成装置は、この基準電圧生成装置の温度補償を行うために、更に、第２の電流源回路９とｎｐｎ型の第３のトランジスタQ3を有する。電源端子１に接続された第２の電流源回路９は、第１の電流源回路４と同様に一定又はほぼ一定の電流Ｉｏ２を供給するものであって、第３のトランジスタQ3の導通動作時の抵抗よりも十分に大きな内部抵抗を有する。第３のトランジスタQ3のコレクタは第２の電流源回路９に接続され、このエミッタはグランド端子２に接続され、このベースは第２の抵抗R2の第２の主電極７ｂに接続されている。なお、第２の電流源回路９を省いて第３のトランジスタQ3のコレクタを第１の電流源回路４に接続することもできる。
【０００７】
基準電圧としての出力電圧Voutを得るための出力端子３は第２の抵抗R2の第１の主電極６bに接続されている。図１の出力端子３とグランド端子２との間には、第３のトランジスタQ3のベース・エミッタ間電圧VBEと第２の抵抗R2の両端子間電圧Vｒ2との和の電圧VBE＋Vr2が得られる。第３のトランジスタQ3のベース・エミッタ間電圧VBEはほぼ一定であるので、第２の抵抗R2に流れる電流が一定であれば、ほぼ一定の出力電圧Voutが得られる。従って、この出力電圧Voutを基準電圧として使用することができる。
【０００８】
第３のトランジスタQ３のベース・エミッタ間電圧VBEの温度変化率は負の値（約―２ｍV）を有する。一方、第２の抵抗R2の両端子間電圧Vｒ2は正の温度変化率を有する。従って、第２の抵抗R2の電圧Vｒ2の温度による変化を第３のトランジスタQ3のベース・エミッタ間電圧VBEで補償することができる。
【０００９】
図２は、集積回路中の半導体抵抗から成る第２の抵抗R2の構成を概略的に示す。半導体集積回路を構成する例えばシリコンから成る半導体基体１０の半導体抵抗部分は、第２の抵抗R2の抵抗体としてのｐ型半導体領域（第１の半導体領域）１１と、このp型半導体領域１１を隣接して囲むように配置されたｎ型半導体領域（第２の半導体領域）１２と、このｎ型半導体領域１２に隣接配置され且つｎ型半導体領域１２よりも高い不純物濃度を有しているｎ+型コンタクト半導体領域１３と、ｎ型半導体領域１２の下方に配置されたｐ型基板領域１４と、ｎ型半導体領域１２の側面に配置されたｐ型分離領域１５と、ｎ型半導体領域１２とｐ型基板領域１４との間に配置され且つｎ型半導体領域１２よりも高い不純物濃度を有しているｎ型埋め込み層１６とを備えている。素子分離用のｎ型半導体領域１２は、ｐ型基板領域１４の上にｎ型埋め込み層１６を介してエピタキシャル成長された層から成る。抵抗体として機能するｐ型半導体領域１１はｐ型不純物をｎ型半導体領域１２に拡散することによって形成されている。
【００１０】
半導体基体１０の一方の主面１７に、第１及び第２の主電極６ｂ、７ｂと補助電極８ｂとが設けられている。第１及び第２の主電極６ｂ、７ｂはｐ型半導体領域１１の一方及び他方の端近傍にオーミック接触している。補助電極８ｂはｎ+型コンタクト領域１３にオーミック接触している。第１及び第２の主電極６ｂ、７ｂ間の抵抗値は、これ等の相互間の距離、ｐ型半導体領域１１の抵抗率及び断面積によって決定される。
【００１１】
補助電極８ｂは、第１の主電極６ｂと同一又はこれよりも高い電位を有する点に接続される。図１では補助電極８ｂが第１の主電極６ｂと同一電位点に接続されている。補助電極８ｂは図２に示すようにｎ型半導体領域１２の端に配置されているので、この補助電極８ｂの電位は、ｐ型半導体領域１１とｎ型半導体領域１２との界面の大部分よりも高い。この結果、ｐ型半導体領域１１とｎ型半導体領域１２との間のｐｎ接合１８即ち図２において点線で等価的に示す寄生ダイオードＤ１、Ｄ２、・・・Ｄｎ、Ｄｎ＋１が逆方向バイアスされる。これにより、抵抗体としてのｐ型半導体領域１１と素子分離用のｎ型半導体領域１２との間のｐｎ接合１８の順方向バイアスが阻止され、またｐｎｐ寄生トランジスタ動作が抑制され、抵抗体としてのｐ型半導体領域１１の電気的分離が良好に達成される。
【００１２】
ところで、半導体基体１０が比較的低い温度（例えば１００℃よりも低い温度）の時には、図２で等価的に示す寄生ダイオードＤ１〜Ｄｎ＋１の逆方向リーク電流を無視することができるが、半導体基体１０の温度が図３に示すように比較的高い所定温度Ｔｃ、例えば１００℃、以上になると、寄生ダイオードＤ１〜Ｄｎ＋１の逆方向電流即ちリーク電流Ileakが図３に示すように急激に高くなる。このように半導体基体１０が所定温度Ｔｃよりも高くなって寄生ダイオードＤ１〜Ｄｎ＋１のリーク電流Ileakが増大すると、図１の基準電圧生成装置の出力電圧Voutが図４に示すように低下し、所望の基準電圧を得ることができなくなる。
【００１３】
次に、リーク電極Ileakと出力電圧Voutとの関係を更に詳しく説明する。図２において、第１及び第２の主電極６ｂ、７ｂ間をｎ等分した微小抵抗ｒ１、ｒ２、・・・ｒｎのそれぞれの値を△Ｒ、ｎ個の微小抵抗ｒ１〜ｒｎの入力端、相互間、及び出力端とｎ型半導体領域１２との間のｎ＋１個微小寄生ダイオードを流れるリーク電流のそれぞれをＩｄ、第２のトランジスタＱ２のエミッタ電流をIout´、第３のトランジスタＱ３のベース・エミッタ間電圧をＶBE、第１の主電極６ｂを流れる電流をIin、第２の主電極７ｂを流れる電流をIout  とし、且つ第２及び第３のトランジスタＱ２、Ｑ３のベース電流は第２の主電極７ｂの電流Ioutに比べて十分に小さいので、これを無視してIout＝Iout´とすれば、第１及び第２のトランジスタQ1、Q2がカレントミラー回路を構成しているので、次の（１）式が成立する。
Iout＝Iin＋Ileak＝Iin＋Id（ｎ＋１）
＝一定            （１）
従って、出力電圧Voutは次の（２）式で示すことができる。
Vout＝ＶBE＋R2（Iin＋Ileak）
＝ＶBE＋ｎ△Ｒ｛Iin＋Id（ｎ＋１）／２｝
＝ＶBE＋ｎ△Ｒ｛Iout−Id（ｎ＋１）／２｝    （２）
上記（１）式から明らかなようにIoutは一定であり、且つ上記（２）式において、ＶBEは一定と見做すことができるので、リーク電流の変動によって出力電圧Voutが変化することを示している。半導体基体１０の温度が１００℃よりも低い一般的な使用状態では、上記（２）式のリーク電流Ｉｄを無視することができるので、出力電圧Voutを次の（３）式で示すことができる。
Vout＝ＶBE＋ｎ△R×Iout
＝ＶBE＋Ｒ２×Iout＝一定      （３）
なお、上記説明は、第２のトランジスタＱ２の増幅率ｈfeが十分大きく、且つ第１及び第２のコレクタ電流が互いに等しいものとしてなされている。
【００１４】
図１の第１及び第３の抵抗Ｒ１、Ｒ３においても第２の抵抗R2と同様、高温時にリーク電流が流れる。しかし、第２の抵抗Ｒ２は、第１及び第３の抵抗Ｒ１、Ｒ３よりも大きな抵抗値を有するように形成される。従って、半導体基体において第２の抵抗Ｒ２が占める面積は第１及び第３の抵抗Ｒ１、Ｒ３が占める面積よりも大きくなり、第２の抵抗Ｒ２におけるリーク電流は第１及び第３の抵抗Ｒ１、Ｒ３におけるリーク電流よりも大きくなり、第２の抵抗Ｒ２のリーク電流の出力電圧Voutの変動に対する影響が大きい。
【非特許文献１】著者：ALAN Ｂ．GREBENE著の刊行物      「Bipolar  and  MOS  Analog  Integrated  Circuit  Dcsign」    発行者：Wiley−Interscience  ２００３年発行
【特許文献１】特開平５−２９１５０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従って、本発明が解決しようとする課題は、半導体抵抗を使用する基準電圧生成装置において、高温時にリーク電流が増大し、所望の基準電圧を得ることができないことである。
【課題を解決するための手段】
【００１６】
上記課題を解決するための本発明は、第1導電型の第1の半導体領域と前記第1の半導体領域に隣接配置され且つ前記第1導電型と反対の第2導電型を有している第2の半導体領域とを有する半導体基体と、前記第1の半導体領域に電気的に接続された第1及び第2の主電極と、前記第2の半導体領域に電気的に接続された補助電極と、前記第1及び第2の半導体領域間のｐｎ接合が順バイアス状態になることを阻止するための電圧を前記補助電極に印加するための手段とを備えた半導体抵抗と、前記半導体抵抗の前記第1及び第2の主電極に所定電流を供給するために前記第1及び第2の主電極に接続された電流供給回路と、前記半導体抵抗の前記第1及び第2の主電極間の電圧に対応する基準電圧を取り出すために前記半導体抵抗に接続された出力手段と、前記補助電極を通って流れるリーク電流に基づく前記基準電圧の変化を補償する補償回路とを備えていることを特徴とする基準電圧生成装置に係わるものである。
【００１７】
なお、請求項２に示すように、前記補償回路は、前記補助電極を通って流れるリーク電流を検出するためのリーク電流検出回路と、前記リーク電流検出回路及び前記電流供給回路に接続され且つ前記リーク電流検出回路の出力に応答して前記リーク電流に基づく前記基準電圧の変化を補償するように前記半導体抵抗を流れる電流を制御する制御手段とを備えていることが望ましい。
また、請求項３に示すように、前記電流供給回路は、直流電圧を供給するための第1及び第2の電源端子と、  前記第1の電源端子と前記半導体抵抗の前記第1の主電極との間に接続された電流源回路と、前記電流源回路と前記第2の電源端子との間に接続されたカレントミラー回路とを有し、前記半導体抵抗は前記カレントミラー回路の出力電流通路に接続されていることが望ましい。
また、請求項４に示すように、前記カレントミラー回路は、前記電流源回路に接続された一端を有する第１のカレントミラー用抵抗と、前記第１のカレントミラー用抵抗の他端に接続された第１の主電極と前記第２の電源端子に接続された第２の主電極と前記第１の主電極に接続された制御電極とを有する第１のカレントミラー用半導体制御素子と、前記半導体抵抗の前記第２の主電極に接続された第１の主電極と第２のカレントミラー用抵抗を介して前記第２の電源端子に接続された第２の主電極と前記第１のカレントミラー用半導体制御素子の前記制御電極に接続された制御電極とを有する第２のカレントミラー用半導体制御素子とを有していることが望ましい。
また、請求項５に示すように、前記補償回路は、前記補助電極を通って流れるリーク電流を検出するためのリーク電流検出回路と、前記第２のカレントミラー用半導体制御素子と前記第２のカレントミラー用抵抗との直列回路に対して並列に接続された分流用半導体制御素子を含み、前記分流用半導体制御素子の制御電極が前記リーク電流検出回路に接続されている分流回路とから成ることが望ましい。
また、請求項６に示すように、前記リーク電流検出回路は、前記半導体抵抗の前記補助電極に接続された第１の主電極と前記第１の電源端子に接続された第２の主電極と前記第１の主電極に接続された制御電極とを有する第１のリーク電流検出用半導体制御素子と、前記分流用半導体制御素子の制御電極に接続された第１の主電極と前記第１の電源端子に接続された第２の主電極と前記第１のリーク電流検出用半導体制御素子の前記制御電極に接続された制御電極とを有する第２のリーク電流検出用半導体制御素子とから成ることが望ましい。
また、請求項７に示すように、前記第１のリーク電流検出用半導体制御素子の前記第１の主電極は前記第２のリーク電流検出用半導体制御素子の前記第１の主電極よりも広い面積を有していることが望ましい。
また、請求項８に示すように、前記分流回路は、前記半導体抵抗の前記第２の主電極に接続された第１の主電極と前記第２の電源端子に接続された第２の主電極と前記第２のリーク電流検出用半導体制御素子の前記第１の主電極に接続された制御電極とを有する第１の分流用半導体制御素子と、前記第２のリーク電流検出用半導体制御素子の前記第１の主電極に接続された第１の主電極と前記第２の電源端子に接続された第２の主電極と前記第１の分流用半導体制御素子の前記制御電極及び前記第２のリーク電流検出用半導体制御素子の前記第１の主電極に接続された制御電極とを有する第２の分流用半導体制御素子とから成ることが望ましい。
また、請求項９に示すように、前記補償回路を、前記第２のカレントミラー用半導体制御素子と前記第２のカレントミラー用抵抗との直列回路に対して並列に接続されたダイオードで構成することができる。前記ダイオードは前記半導体抵抗に前記リーク電流が流れる時に逆バイアス状態となる方向性を有し且つ前記半導体抵抗の前記リーク電流に対応した逆方向電流が流れる特性を有していることが望ましい。
また、請求項１０に示すように、前記補償回路を、第１導電型の半導体領域と前記第１の半導体領域を隣接配置され且つ前記第１導電型と反対の第２導電型を有している第２の半導体領域とを有する半導体基体と、前記第１の半導体領域に電気的に接続され且つ前記第２の電源端子にも接続された第１及び第２の主電極と、前記第１及び第２の半導体領域間のｐｎ接合が順バイアス状態になることを阻止することができる電圧を前記第２の半導体領域に印加するために前記第２の半導体領域に電気的に接続され且つ前記半導体抵抗の前記第２の主電極にも接続された補助電極とを備えた半導体抵抗で構成することができる。
また、請求項１１に示すように、更に、前記電流源回路又は別の電流源回路を介して前記第１の電源端子に接続された第１の主電極と、前記第２の電源端子に接続された第２の主電極と、前記半導体抵抗の前記第２の主電極に接続された制御電極とを有する温度補償用半導体制御素子を備えていることが望ましい。
また、請求項１２に示すように、前記温度補償用半導体制御素子が前記半導体抵抗と同一の半導体基体に形成されていることが望ましい。
【発明の効果】
【００１８】
本発明によれば、半導体抵抗における補助電極を通って流れるリーク電流に基づく基準電圧の変化を補償する補償回路を備えているので、リーク電流の変動にも拘らず基準電圧を所望値に保つことが可能になる。
【発明を実施するための最良の形態】
【００１９】
次に、図２〜図１０を参照して本発明の実施形態を説明する。
【実施例１】
【００２０】
図５に示す実施例１に従う基準電圧生成装置は、図１の従来の基準電圧生成装置にリーク電流検出回路２３と分流回路２４から成るリーク電流補償回路２１を付加し、この他は図１と同一に形成したものである。従って、図５において図１と実質的に同一の部分には同一の符号が付されている。
【００２１】
図５の基準電圧生成装置は、大別して半導体抵抗から成る第２の抵抗Ｒ２と、この第２の抵抗Ｒ２に所定電流を供給するための電流供給回路２０と、リーク電流補償回路２１と、温度補償回路２２と、基準電圧出力手段としての出力端子３とから成り、半導体集積回路で構成されている。なお、図示を簡単にするために、第２の抵抗Ｒ２が電流供給回路２０に含められている。
【００２２】
図５のリーク電流補償対象の第２の抵抗Ｒ２は、図１で同一符号で示すものと同様に図２に示すように構成されている。即ち、半導体集積回路を構成する例えばシリコンから成る半導体基体１０の第２の抵抗Ｒ２のための半導体抵抗部分は、第２の抵抗Ｒ２の抵抗体としてのｐ型半導体領域（第１の半導体領域）１１と、このｐ型半導体領域１１を隣接して囲むように配置されたｎ型半導体領域（第２の半導体領域）１２と、このｎ型半導体領域１２に隣接配置され且つｎ型半導体領域１２よりも高い不純物濃度を有しているｎ+型コンタクト半導体領域１３と、ｎ型半導体領域１２の下方に配置されたｐ型基板領域１４と、ｎ型半導体領域１２の側面に配置されたｐ型分離領域１５と、ｎ型半導体領域１２とｐ型基板領域１４との間に配置され且つｎ型半導体領域１２よりも高い不純物濃度を有しているｎ型埋め込み層１６とを備えている。素子分離用のｎ型半導体領域１２はｐ型基板領域１４の上にｎ型埋め込み層１６を介してエピタキシャル成長された層から成る。抵抗体としてのｐ型半導体領域１１はｐ型不純物をｎ型半導体領域１２に拡散することによって形成されている。
半導体基体１０の一方の主面１７に、第１及び第２の主電極６ｂ、７ｂと補助電極８ｂとが設けられている。第１及び第２の主電極６ｂ、７ｂはｐ型半導体領域１１の一方及び他方の端近傍にオーミック接触又は低抵抗接触している。補助電極８ｂはｎ+コンタクト領域１３にオーミック又は低抵抗接触接触している。
【００２３】
第２の抵抗Ｒ２に対する電流供給回路２０は、正の直流電圧Vccを供給する電源端子（第１の電源端子）１と、第２の電源端子としてのグランド（共通）端子２と、第１の電流源回路４と、第２の抵抗Ｒ２に一定電流を供給するためのカレントミラー回路５とから成る。
【００２４】
電源端子１に接続された第１の電流源回路４は、例えばカレントミラー回路５の内部抵抗よりも十分に大きい抵抗値を有する抵抗から成る回路、又はｎチャネル絶縁ゲート型ＦＥＴとソース抵抗から成る回路等で形成された定電流回路から成り、一定又はほぼ一定の電流Io１を供給する周知の回路である。ＦＥＴで定電流回路を構成する場合には、例えばドレインをカレントミラー回路５に接続し、ソースをソース抵抗を介して電源端子１に接続し、ゲートをソースに接続し、且つ内部抵抗をカレントミラー回路５の内部抵抗よりも十分に大きい値に設定する。なお、第１の電流源回路４をカレントミラー回路５の一部と考えることもできる。
【００２５】
図５のカレントミラー回路５は、図１で同一の符号で示すものと同一であって、第１及び第２のカレントミラー用半導体制御素子としてのｎｐｎ型の第１及び第２のトランジスタＱ１、Ｑ２と、第１の抵抗（コレクタ抵抗）Ｒ１と、第３の抵抗（エミッタ抵抗）Ｒ３とから成り、第１の電流源回路４とグランド端子２との間に接続されている。なお、図示の都合上、第２の抵抗（コレクタ抵抗）Ｒ２が電流供給回路２０及びカレントミラー回路５の中に示されている。
【００２６】
第１、第２及び第３の抵抗Ｒ１、Ｒ２、Ｒ３は図１の場合と同様に半導体抵抗で構成されており、それぞれの一端の第１の主電極６ａ、６ｂ、６ｃとそれぞれ他端の第２の主電極７ａ、７ｂ、７ｃとの他に、タンク電極又は素子分離用電極と呼ぶこともできる補助電極８ａ、８ｂ、８ｃを有する。第１及び第３の抵抗Ｒ１、Ｒ３の補助電極８ａ、８ｃは図１と同様に第１の電流源回路４を介して電源端子１にそれぞれ接続されている。第２の抵抗Ｒ２の補助電極８ｂは本発明に従うリーク電流補償回路２１の第４のトランジスタＱ４を介して電源端子１に接続されている。第１の抵抗（第１のカレントミラー用抵抗）Ｒ１及びリーク電流補償対象半導体抵抗としての第２の抵抗Ｒ２の第１の主電極６ａ、６ｂは第１の電流源回路４にそれぞれ接続され且つ出力端子３にもそれぞれ接続されている。
【００２７】
第１のトランジスタＱ１は、第１の抵抗（第１のカレントミラー用抵抗）Ｒ１の第２の主電極７ａに接続されたコレクタ（第１の主電極）と、グランド端子２に接続されたエミッタ（第２の主電極）と、第１の抵抗Ｒ１の第２の主電極７ａに接続されたベース（制御電極）とを有する。第２のトランジスタＱ２は、第２の抵抗Ｒ２の第２の主電極７ｂに接続されたコレクタ（第１の主電極）と、第３の抵抗（第２のカレントミラー用抵抗）Ｒ３の第１の主電極６ｃに接続されたエミッタ（第２の主電極）と、第１のトランジスタＱ１のベース（制御電極）に接続されたこのベース（制御電極）とを有する。第２のカレントミラー用抵抗としての第３の抵抗Ｒ３の第２の主電極７ｃはグランド端子２に接続されている。
【００２８】
第２の抵抗Ｒ２は既に説明した図２と同一に構成されている。また、第１及び第３の抵抗Ｒ１、Ｒ３も図２と同様な構成の半導体抵抗から成る。
【００２９】
第１、第２及び第３の抵抗Ｒ１、Ｒ２、Ｒ３はいずれも半導体抵抗であるので、図２で既に説明した例えば１００℃以上の高温時に補助電極８ａ、８ｂ、８ｃを通ってリーク電流Ileakが流れるという問題を有する。しかし、カレントミラー回路５において第２の抵抗Ｒ２が第１及び第３の抵抗Ｒ１、Ｒ３よりも大きな抵抗値であって大きな面積を有しているので、第２の抵抗Ｒ２のリーク電流が第１及び第３の抵抗Ｒ１、Ｒ３のリーク電流よりも大きくなり、第２の抵抗Ｒ２のリーク電流に基づく出力電圧Voutの変動を補償することが重要になる。即ち、第１の抵抗Ｒ１に流れる電流をIref、第３の抵抗Ｒ３に流れる電流をIoutとすれば、両者の関係を次式で示すことができる。
Vt  ln（Iref／Iout）＝Iout×R３
ここで、Vtは熱電圧即ち熱エネルギーであって、ｋＴ／ｑ（但し、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷である。）で示すことができる値（室温で約２６ｍＶ）を有する。ｌｎは自然対数を示す。上記式の右辺は必ず正の値になるので、Iref＞Ioutの関係即ち（Iref／Iout）＞０の関係を有する。
一方、出力電圧Voutを次式で示すことができる。
Vout＝ＶBE１＋Iref×R１
＝ＶBE3＋Iout×Ｒ２
ここで、ＶBE1、ＶBE3は第１及び第３のトランジスタＱ１、Ｑ３のベース・エミッタ間電圧を示し、互いにほぼ同一の値を有する。
従って、Iref／Iout＝Ｒ２／Ｒ１＞０の関係、即ちＲ２＞Ｒ１の関係が成立する。
また、出力電圧Voutを次の式で示すこともできる。
Vout＝ＶBE3＋（Ｒ２／Ｒ３）（ＶBE1−Ｖ BE2）
ここで、ＶBE2は第２のトランジスタＱ２のベース・エミッタ間電圧を示す。出力電圧Voutとして１〜２Ｖを得る時には、ＶBE3は約０．７Ｖ、またＶBE1−ＶBE2は数ｍＶであるので、第２の抵抗Ｒ２の値を第３の抵抗Ｒ３の値よりも大きくなることが必要になる。従って、第２の抵抗Ｒ２のサイズは第１及び第３の抵抗Ｒ１、Ｒ３のサイズよりも大きくなり、第２の抵抗Ｒ２のリーク電流も第１及び第３の抵抗Ｒ１、Ｒ３のリーク電流よりも大きくなる。このため、第２の抵抗Ｒ２のリーク電流に基づく出力電圧Voutの変動を補償すれば、出力電圧Voutを一定にするための改善効果が大きくなる。
【００３０】
本発明に従って新たに設けられたリーク電流補償回路２１は、リーク電流検出回路２３とリーク電流制御手段と呼ぶこともできるリーク電流分流回路２４とから成る。
【００３１】
リーク電流検出回路２３は、第１及び第２のリーク電流検出用半導体素子としてのｐnｐ型の第４及び第５のトランジスタＱ４、Ｑ５から成る。第４のトランジスタＱ４は、電源端子１に接続されたエミッタ（第２の主電極）と、第２の抵抗Ｒ２の補助電極８ｂに接続されたコレクタ（第１の主電極）と、この第４のトランジスタＱ４のコレクタに接続されたこのベース（制御電極）とを有している。第５のトランジスタＱ５は、電源端子１に接続されたエミッタ（第２の主電極）と、分流回路２４に接続されたコレクタ（第１の主電極）と、第４のトランジスタＱ４ベースに接続されたベース（制御電極）とを有している。第２の抵抗Ｒ２の補助電極８ｂは電源端子１の電位に近い電位を有するので、図２に示すｐｎ接合１８は逆バイアス状態となり、半導体基体１０が所定温度（例えば図３のＴｃ）よりも低い時には、ｐｎ接合１８において逆方向電流即ちリーク電流Ileakがほとんど流れない。しかし、半導体基体１０が所定温度Ｔｃ以上になると、リーク電流Ileakが増大する。このリーク電流Ileakは、第３のトランジスタQ3を流れるベース電流は無視できるほど小さいので、電源端子１、第４のトランジスタＱ４、補助電極８ｂ、及び第２の主電極７ｂ、第２のトランジスタＱ２、第３の抵抗Ｒ３及びグランド端子２の経路と、第２のトランジスタＱ２と第３の抵抗Ｒ３との直列回路をバイパスする分流回路２４を通る経路とで流れる。第４及び第５のトランジスタＱ４、Ｑ５はカレントミラー回路を構成しているので、第４のトランジスタＱ4にリーク電流が流れると、実質的に同一の電流が第５のトランジスタＱ５のコレクタにも流れる。従って、第５のトランジスタＱ５のコレクタから第２の抵抗Ｒ２の補助電極８ｂを流れるリーク電流Ileakに相当する値を有するリーク電流検出信号を得ることができる。
【００３２】
分流回路２４は第１及び第２の分流用半導体制御素子としてのｎｐｎ型の第６及び第７のトランジスタＱ６、Ｑ７から成る。第６のトランジスタＱ６は、第２のトランジスタＱ２のコレクタに接続されたコレクタ（第１の主電極）と、グランド端子２に接続されたエミッタ（第２の主電極）と、カレントミラー回路を構成するために第７のトランジスタＱ７のベース（制御電極）に接続されていると共にリーク電流検出回路２３の第５のトランジスタＱ５のコレクタに接続されているベース（制御電極）とを有する。第７のトランジスタＱ７は、リーク電流検出回路２３の第５のトランジスタＱ５のコレクタに接続されているコレクタ（第１の主電極）と、グランド端子２に接続されたエミッタ（第２の主電極）と、第６のトランジスタＱ６のベース及びこの第７のトランジスタＱ７のコレクタに接続されたベース（制御電極）とを有する。第６及び第７のトランジスタＱ６、Ｑ７はカレントミラー回路を構成しているので、リーク電流検出回路２３の第５のトランジスタＱ５のコレクタ電流即ちリーク電流Ileakに相当する電流が第７のトランジスタＱ７のエミッタに流れると、これに相当する補償電流Icompが第６のトランジスタＱ６のエミッタに流れる。第６のトランジスタＱ６を流れる補償電流Icompの大きさを、前述した（２）式のリーク電流成分Id（ｎ＋１）／２と同一にすることによって、第２の抵抗R２におけるリーク電流Ileakによる電圧低下分を補償してVout＝ＶBE＋Ｒ２×Ioutの関係を保つことができ、出力端子３とグランド端子２との間の出力電圧Vout即ち基準電圧を安定化できる。なお、分流回路２４に補償電流Icompを流すということは、第２の抵抗Ｒ２の第１の主電極６ｂを通る入力電流Iinが補償電流Icomp分だけ増大することを意味する。入力電流Iinが補償電流Icomp分だけ増大すれば、リーク電流Ileakによる電圧低下分を補償電流Icompによる電圧上昇分で補うことができる。
【００３３】
温度補償回路２２は、図１と同様に温度補償用半導体制御素子としての第３のトランジスタＱ３と第２の電流源回路９とから成る。第３のトランジスタＱ３は第２の電流源回路９を介して電源端子１に接続されたコレクタ（第１の主電極）と、グランド端子２に接続されたエミッタ（第２の主電極）と、第２の抵抗Ｒ２の第２の主電極７ｂに接続されたベース（制御電極）とを有する。第２の電流源回路９は第１の電流源回路４と同様に構成されており、一定又はほぼ一定の電流Ｉｏ２を供給する周知の定電流回路であり、第３のトランジスタＱ３よりも大きい内部インピーダンスを有する。なお、第２の電流源回路９を省いて第３のトランジスタＱ３のコレクタを図５において点線２５で示すように第１の電流源回路４に接続することもできる。
【００３４】
既に説明したように第３のトランジスタＱ３のベース・エミッタ間電圧ＶBEは負の温度変化率を有し、第２の抵抗Ｒ２の両端子間電圧Ｖｒ２は正の温度変化率を有するので、第３のトランジスタＱ３は温度補償素子として機能する。
【００３５】
図５に示す基準電圧生成装置は、半導体集積回路（ＩＣ）によって構成されており、図６に概略的に示すように共通の半導体基体１０の中及び上に形成された第２の抵抗Ｒ２と電流供給回路２０とリーク電流補償回路２１と温度補償回路２２と出力端子３とを有する。基準電圧生成装置の全部を同一の半導体基体１０に基づいて形成することが望ましいが、第２の抵抗Ｒ２と電流供給回路２１と温度補償回路２２と出力端子３とを任意の複数の半導体基板に分散して形成することもできる。また、本発明に従う基準電圧生成装置を、これを使用する例えばスイッチング電源装置の制御回路等と同一の半導体基板に集積化して形成することもできる。
【００３６】
本実施例は次の効果を有する。
（１）  リーク電流による出力電圧Voutの変動を低減するための補償電流Icompをリーク電流補償回路２１によって流すので、第２の抵抗Ｒ２のリーク電流Ileakが高温時に増大しても、出力電圧Voutの変動が小さくなる。
（２）  リーク電流補償回路２１をリーク電流検出回路２３と分流回路２４との組み合せによって構成したので、目的とする補償電流Icompを容易且つ正確に流すことができる。
（３）  リーク電流検出回路２３及び分離回路２４がそれぞれカレントミラー回路に構成されているので、リーク電流の検出及び補償電流の供給をより正確且つ容易に達成できる。
（４）  第１、第２及び第３の抵抗Ｒ１、Ｒ２、Ｒ３の中で最も抵抗値及び半導体基体の占有面積の大きい第２の抵抗Ｒ２のリーク電流Ileakを検出し、これに基づいて補償電流Icompを流すので、比較的簡単な回路によって出力電圧Voutの温度に基づく変化を低減できる。
（５）  第２の抵抗Ｒ２、電流供給回路２０、リーク電流補償回路２１、及び温度補償回路２２が半導体集積回路で形成されているので、各部を容易且つ低コストに形成することができ、且つ相互に熱結合されているので、温度特性に優れた基準電圧生成装置を提供することができる。
【実施例２】
【００３７】
次に、図７を参照して実施例２に従う基準電圧生成装置を説明する。但し、図７及び後述する図８〜図１０において図５と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００３８】
図７の基準電圧生成装置は、変形されたリーク電流補償回路２１ａを設け、この他は図５と同一に形成したものである。図７の変形されたリーク電流補償回路２１ａは、変形されたリーク電流検出回路２３ａを有する他は図５と同一に形成されている。
【００３９】
変形されたリーク電流検出回路２３ａは、図５の第４のトランジスタＱ４の代りに変形された第４のトランジスタＱ４´を有する他は図５のリーク電流検出回路２３と同一に形成されている。変形された第４のトランジスタＱ４´は第５のトランジスタＱ５のコレクタの面積のｍ倍（ｍは任意の正の数値）の面積のコレクタを有する。即ち、第４のトランジスタＱ４´は等価的にｍ個のコレクタを有し、ｍ個のコレクタが第２の抵抗Ｒ２の補助電極８ｂに接続されている。第４のトランジスタＱ４´のエミッタは図５と同様に電源端子１に接続されている。第４のトランジスタＱ４´のベースはそのコレクタに接続されている共に第５のトランジスタＱ５のベースに接続されている。
【００４０】
図７の第４のトランジスタＱ４´のコレクタの面積は補償電流Icompを調整するためにｍ倍にされている。もし、第６のトランジスタＱ６を流れる補償電流Icompが大き過ぎると、過補償となって出力電圧Voutが所望値よりも高くなることがある。そこで、図７の実施例２では第４のトランジスタＱ４のコレクタの面積を第５のトランジスタＱ５のコレクタの面積のｍ倍として補償電流Icompを最適値に調整している。
【００４１】
図７の変形されたリーク電流検出回路２３ａでは、第２の抵抗Ｒ２のリーク電流Ileakの１／ｍの電流が第５のトランジスタＱ５のコレクタに流れる。ｍの値は、図２に示したｐ型半導体領域１１及びｎ型半導体領域１２等の構造に依存した値であり、シミュレーション又は実測で決定される。第５のトランジスタＱ５のコレクタ電流がリーク電流Ileakの１／ｍになると、第６のトランジスタＱ６のエミッタに流れる補償電流IcompもIleak（１／ｍ）となり、過補償が抑制される。なお、（２）式と同一形成で図７の出力電圧Voutを示すと次式になる。
Vout＝ＶBE＋Ｒ２（Iout−Ileak＋Ileak／ｍ）
＝ＶBE＋ｎ△Ｒ〔Iout−｛Id（ｎ＋１）／２｝／ｍ〕
【００４２】
実施例２は実施例１と同一の効果を有する他に、リーク電流検出値の調整即ち補償電流Icompの調整ができるという効果を有する。
【実施例３】
【００４３】
図８に示す実施例３の基準電圧発生装置は、変形された第１の電流源回路４ａと変形されたリーク電流補償回路２１ｂとを設け、この他は図５と同一に構成したものである。
【００４４】
変形された第１の電流源回路４ａは、例えばＦＥＴのゲートを制御することによって電流Io１を制御することが可能に構成されている。
【００４５】
変形されたリーク電流補償回路２１ｂは、図５の分流回路２４の代りに電流制御回路２６を設け、この他は図５と同一に構成したものである。電流制御回路２６はリーク電流検出回路２３の出力に応答して第２の抵抗Ｒ２のリーク電流Ileakによる出力電圧Voutの低下を補償するための制御信号を形成し、第１の電流源回路４ａに送る。これにより、図８の実施例３によっても図５の実施例と同一の効果を得ることができる。なお、図８において、カレントミラー回路５の第１及び第２のトランジスタQ1、Q2、第１及び第３の抵抗R1、R3、及び温度補償回路２２を省くことができる、
【実施例４】
【００４６】
図９に示す実施例４の基準電圧生成装置は、変形されたリーク電流補償回路２１ｃを設け、この他は図５と同一に構成したものである。
【００４７】
図９の変形されたリーク電流補償回路２１ｃは、第２のトランジスタＱ２と第３の抵抗Ｒ３との直列回路に対して並列に接続されたダイオードＤ１から成る。ダイオードＤ１は電源端子１とグランド端子２との間の電源電圧によって逆バイアスされる方向性を有し、且つ図３に示す寄生ダイオードＤ１〜Ｄｎ＋１のリーク電流特性と同一の特性を有する。このため、このダイオードＤ１の温度が所定温度Ｔｃ（例えば１００℃）よりも低い時にはほとんどリーク電流が流れないが、所定温度Ｔｃ以上になると比較的大きなリーク電流が流れる。このダイオードＤ１に流れる電流は図５の分流回路２４と同様に補償電流Icompとして機能する。従って、図９の実施例４によっても図５の実施例１と同様な効果を得ることができる。更に、実施例９は極めて簡単な回路でリーク電流を補償できるという効果を有する。
【実施例５】
【００４８】
図１０に示す実施例５の基準電圧生成装置は、変形されたリーク電流補償回路２１ｄを設け、この他は図５と同一に形成したものである。図１０のリーク電流補償回路２１ｄは、図２の第２の抵抗Ｒ２と同様に半導体抵抗で構成された第４の抵抗Ｒ４から成る。この第４の抵抗Ｒ４は第２の抵抗Ｒ２と同様に第１及び第２の主電極６ｄ、７ｄと補助電極８ｄとを有する。図１０では第４の抵抗Ｒ４の第１及び第２の主電極６ｄ、７ｄがグランド端子２に接続され、補助電極８ｄが第２のトランジスタＱ２のコレクタに接続されている。従って、第４の抵抗Ｒ４の補助電極８ｄの電位は第１及び第２の主電極６ｄ、７ｄの電位よりも高く、図２のｐ型半導体領域１１とｎ型半導体領域１２とのｐｎ接合に相当するｐｎ接合（ダイオード）が逆バイアスされる。この第４の抵抗Ｒ４は図３と同様な温度特性を有するので、第４の抵抗Ｒ４が所定温度Ｔｃ以上になると、補助電極８ｄから第１及び第２の主電極６ｄ、７ｄに向って比較的大きなリーク電流が流れる。この結果、第４の抵抗Ｒ４の補助電極８ｄを通って流れる電流は、図５の実施例と同様に補償電流Icompとして機能し、図１０の実施例５によっても図５の実施例１と同一の効果を得ることができる。
【００４９】
本発明は上述の実施例１〜５に限定されるものでなく、例えば次の変形が可能なものである。
（１）  第１〜第７のトランジスタＱ１〜Ｑ７の一部又は全部をＦＥＴ（電界効果トランジスタ）等の別の半導体制御素子に置き換えることができる。
また、第４及び第７のトランジスタQ4、Q7のいずれか一方又は両方をダイオードに置き換えることができる。
（２）  定電流供給用のカレントミラー回路５を、第１のトランジスタＱ１にエミッタ抵抗を追加したカレントミラー回路、又は定電流精度を向上等のための他の回路を追加したカレントミラー回路に置き換えることもできる。
（３）  第１及び第３の抵抗Ｒ１、Ｒ３のリーク電流を補償する回路を設けることもできる。
（４）  第２の抵抗Ｒ２に対してカレントミラー回路５以外の定電流回路で電流を供給することができる。例えば、定電流源回路に第２の抵抗Ｒ２と同一構造の半導体抵抗を接続し、この半導体抵抗の両端子間電圧を基準電圧として取り出すことができる。この場合には図８の実施例３と同様に定電流源回路の出力電流を半導体抵抗のリーク電流の検出値で制御する。
【図面の簡単な説明】
【００５０】
【図１】従来の基準電圧生成装置を示す回路図である。
【図２】図１及び図５〜図１０の第２の抵抗の構造を示す断面図である。
【図３】図１及び図５〜図１０に示す第２の抵抗の温度とリーク電流との関係を示す図である。
【図４】図１の基準電圧生成装置の温度と出力電圧との関係を示す図である。
【図５】本発明の実施例１の基準電圧生成装置を示す回路図である。
【図６】図５の基準電圧生成装置の各部の半導体基体における配置を概略的に示す平面図である。
【図７】本発明の実施例２の基準電圧生成装置を示す回路図である。
【図８】本発明の実施例３の基準電圧生成装置を示す回路図である。
【図９】本発明の実施例４の基準電圧生成装置を示す回路図である。
【図１０】本発明の実施例５の基準電圧生成装置を示す回路図である。
【符号の説明】
【００５１】
１    電源端子
２    グランド端子
３    出力端子
４    第１の電流源回路
５    カレントミラー回路
６ａ、６ｂ、６ｃ、６ｄ    第１の主電極
７ａ、７ｂ、７ｃ、７ｄ    第２の主電極
８ａ、８ｂ、８ｃ、８ｄ    補助電極
９    第２の電流源回路
２０  電流供給回路
２１、２１ａ、２１ｂ、２１ｃ、２１ｄ    リーク電流補償回路
２２  温度補償回路
２３、２３ａ  リーク電流検出回路
Ｒ１〜Ｒ４    抵抗
Ｑ１〜Ｑ７    トランジスタ
【図１】
2006293502.tif 000003
【図２】
2006293502.tif 000004
【図３】
2006293502.tif 000005
【図４】
2006293502.tif 000006
【図５】
2006293502.tif 000007
【図６】
2006293502.tif 000008
【図７】
2006293502.tif 000009
【図８】
2006293502.tif 000010
【図９】
2006293502.tif 000011
【図１０】
2006293502.tif 000012