(57)【要約】【課題】  不良メモリセルキャパシタの検出効率を改善でき、さらにメモリセルのリークに起因する不安定さを回避できる半導体記憶装置及びそのテスト方法を提供することを目的とする。【解決手段】  メモリセルのプレート電極へ供給するメモリセルプレート電圧を可変して出力するメモリセルプレート電圧可変制御回路１を備え、テスト時にこの制御回路１によりメモリセルプレート電圧を可変して、通常動作時よりもよりメモリセルのキャパシタリークが発生しやすい状態に設定する。こうすることにより、通常状態でのテストでは定常的に発生しなかったメモリセルのキャパシタリークを定常的に発生させることが可能となり、テスト時に確実にリーク発生メモリセルをスクリーニングすることができ、結果的にこの半導体記憶装置の品質の向上並びに歩留の向上を実現できる。【選択図】      図１
2006323949.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルがマトリクス状に配列されたダイナミック型半導体記憶装置であって、
前記メモリセルのプレート電極へ、そのメモリセルプレート電圧を可変制御して供給するメモリセルプレート電圧可変制御回路と、
前記メモリセルプレート電圧をモニターまたは外部から供給するためのパッドと
を備えたことを特徴とする半導体記憶装置。
【請求項２】
前記メモリセルプレート電圧可変制御回路は、
前記メモリセルプレート電圧のリファレンス電圧を発生するリファレンス電位発生回路と、
前記リファレンス電位発生回路に対して前記リファレンス電圧を可変するリファレンス電位制御信号を発生するリファレンス電位制御回路と、
前記リファレンス電位発生回路により発生されたメモリセルプレート電圧のリファレンス電圧、あるいは所定のメモリセルプレート電圧を指令するモード切替信号に応じて、前記メモリセルプレート電圧を発生し、前記メモリセルのプレート電極へ供給するメモリセルプレート電圧制御回路と
を備えることを特徴とする請求項１記載の半導体記憶装置。
【請求項３】
前記メモリセルプレート電圧制御回路は、
前記モード切替信号により、前記メモリセルプレート電圧を接地電位に固定する回路
を有することを特徴とする請求項２記載の半導体記憶装置。
【請求項４】
請求項３に記載の半導体記憶装置のテスト方法であって、
前記メモリセルにＨｉｇｈデータを書込み、所定時間の後、前記Ｈｉｇｈデータを読み出すよう制御し、且つその間前記メモリセルプレート電圧制御回路により前記メモリセルプレート電圧を接地電位に固定すること
を特徴とする半導体記憶装置のテスト方法。
【請求項５】
前記メモリセルプレート電圧制御回路は、
前記モード切替信号により、前記メモリセルプレート電圧を電源電位に固定する回路
を有することを特徴とする請求項２記載の半導体記憶装置。
【請求項６】
請求項５に記載の半導体記憶装置のテスト方法であって、
前記メモリセルにＬｏｗデータを書込み、所定時間の後、前記Ｌｏｗデータを読み出すよう制御し、且つその間前記メモリセルプレート電圧制御回路により前記メモリセルプレート電圧を電源電位に固定すること
を特徴とする半導体記憶装置のテスト方法。
【請求項７】
前記メモリセルプレート電圧制御回路は、
前記モード切替信号により、メモリセルプレート電圧の供給を遮断する回路
を有することを特徴とする請求項２記載の半導体記憶装置。
【請求項８】
請求項７に記載の半導体記憶装置のテスト方法であって、
前記メモリセルプレート電圧制御回路によりメモリセルのプレート電極へ印加するメモリセルプレート電圧を遮断し、前記パッドを介して、外部より直接所望のメモリセルプレート電圧を供給すること
を特徴とする半導体記憶装置のテスト方法。
【請求項９】
前記リファレンス電位制御回路は、
ヒューズの切断によりリファレンス電位制御信号を任意に設定するヒューズ回路とこのヒューズ回路より出力されたリファレンス電位制御信号をラッチするラッチ回路で構成されたリファレンス電位プログラム回路と、
前記リファレンス電位プログラム回路により設定されたリファレンス電位制御信号と外部より入力されたリファレンス電位制御信号とのいずれかを選択し、選択したリファレンス電位制御信号を前記リファレンス電位発生回路へ出力するセレクタ回路
を備えることを特徴とする請求項２記載の半導体記憶装置。
【請求項１０】
請求項９の半導体記憶装置のテスト方法であって、
前記リファレンス電位制御回路のセレクタ回路により、外部から入力されたリファレンス電位制御信号を選択するように設定し、前記メモリセルプレート電圧のリファレンス電位を外部から任意に設定しテストを行うこと
を特徴とする半導体記憶装置のテスト方法。
【請求項１１】
前記メモリセルプレート電圧可変制御回路は、
前記半導体記憶装置への書込み動作時と読み出し動作時のメモリセルプレート電圧をリアルタイムに可変するリファレンス電位制御信号を発生し、このリファレンス電位制御信号を、前記リファレンス電位制御回路へ外部入力として出力するリードライトリファレンス電位切替回路
を備えることを特徴とする請求項１記載の半導体記憶装置。
【請求項１２】
前記リードライトリファレンス電位切替回路は、
複数のリード用リファレンス電位制御信号と複数のライト用リファレンス電位制御信号を発生するレジスタ回路を備え、
前記レジスタ回路は、一つの外部端子よりシリアル入力可能な構成であって、リード用リファレンス電位設定信号とライト用リファレンス電位設定信号とのいずれかをリードライトフラグ信号により選択して出力するセレクタ回路を有すること
を特徴とする請求項１１記載の半導体記憶装置。
【請求項１３】
請求項１１または請求項１２に記載の半導体記憶装置のテスト方法であって、
前記リードライトリファレンス電位切替回路により、前記半導体記憶装置への書込み動作時と読み出し動作時の前記メモリセルプレート電圧のリファレンス電位をリアルタイムに可変しながらテストすること
を特徴とする半導体記憶装置のテスト方法。
【請求項１４】
前記メモリセルプレート電圧可変制御回路より出力されるメモリセルプレート電圧と、前記パッドを介して外部より入力されるメモリセルプレート電圧とを、切り替えて前記メモリセルのプレート電極へ供給するスイッチング素子
を備えることを特徴とする請求項１記載の半導体記憶装置。
【請求項１５】
請求項１４の半導体記憶装置のテスト方法であって、
前記スイッチング素子を制御し、前記メモリセルプレート電圧可変制御回路より出力されるメモリセルプレート電圧を電気的に遮断し、前記パッドを介して外部より直接所望のメモリセルプレート電圧を供給しながらテストを行うこと
を特徴とする半導体記憶装置のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に関し、特にダイナミック型記憶装置のメモリセルプレート電圧を可変する一連の機能を有する半導体記憶装置及びその機能を用いたテスト方法に関するものである。
【背景技術】
【０００２】
ダイナミック型記憶装置（ＤＲＡＭ）のメモリセルのプレート電極へ供給される電圧（以下メモリセルプレート電圧と呼ぶ）は、セルキャパシタの電界緩和の関係でＤＲＡＭの動作電源電圧（以下ＶＤＤと呼ぶ）の１／２（以下１／２ＶＤＤと呼ぶ）にすること、さらにビット線プリチャージ電圧も、プリチャージ電圧をメモリセルの読み出し時に、センスアンプのリファレンス電圧として活用するために、１／２ＶＤＤにすることが広く知られている（例えば、特許文献１参照）。
【特許文献１】特開平８−９６５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、メモリセルのセルキャパシタのリークに伴い、メモリセル記憶ノードの電位は最終的にメモリセルプレート電圧と同じ１／２ＶＤＤとなり、またセンスアンプのリファレンス電圧であるプリチャージ電圧も１／２ＶＤＤのため、メモリセルの電荷をビット線に読み出し、センス動作で“１”又は“０”を増幅判定させても、“１”又は“０”の判定ができず誤動作する恐れがある。この誤動作は、確実に発生するのではなく、何回かに一回、発生したり、また正常に読めたりする不安定な動作であり、このＤＲＡＭを使ったシステムを不安定なものとしてしまうという問題があった。
【０００４】
また、このリークしているメモリセルのキャパシタを検出するテストについても、不安定であり、確実な検出手段が無いといった問題もあった。
特に、近年のように高集積化が進み、メモリセルの微細化や新材料の使用等に伴い、上記の様なメモリセルのリークに起因する不安定さが大きな問題となってきている。
【０００５】
そこで、本発明は、メモリセルの電荷をビット線に読み出し、センス動作で“１”又は“０”を増幅判定する際の誤動作を回避できるとともに、不良メモリセルキャパシタの検出効率を改善でき、さらにメモリセルのリークに起因する不安定さを回避できる半導体記憶装置及びそのテスト方法を提供することを目的としたものである。
【課題を解決するための手段】
【０００６】
前述した目的を達成するために、本発明の半導体記憶装置及びそのテスト方法は、ＤＲＡＭのメモリセルプレート電圧を任意の値に設定するメモリセルプレート可変制御回路を備え、メモリセルのキャパシタに書き込まれている電圧に対して、よりリークが顕著に現れる状態になるようにメモリセルプレート電圧を印加することを特徴とするものである。
【０００７】
この半導体記憶装置及びそのテスト方法によれば、リーク不良メモリセルキャパシタの検出効率が著しく改善される。
【発明の効果】
【０００８】
本発明の半導体記憶装置及びそのテスト方法は、メモリセルのキャパシタに書き込まれている電圧に対して、よりリークが顕著に現れる状態になるようにメモリセルプレート電圧を印加することにより、リーク不良メモリセルキャパシタは、通常動作時に比べメモリセルリークが起こり易くなり、その結果、故障検出率が高められ、より効率の良いスクリーニングテストができ、従ってＤＲＡＭ及びＤＲＡＭを混載したシステムＬＳＩの品質向上及び歩留の改善を実現できる、という効果を有している。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を、図面を参照しながら説明する。
図１は本発明の実施の形態における半導体記憶装置のメモリセルプレート電圧（ＶＣＰ）可変制御回路の構成図である。
＜メモリセルプレート電圧可変制御回路＞
メモリセルプレート電圧可変制御回路１は、メモリセルのプレート電極へ、そのメモリセルプレート電圧を可変制御して供給する回路であり、メモリセルプレート電圧制御回路１０と、リファレンス電位発生回路３０と、リファレンス電位制御回路４０と、リードライトリファレンス電位切替回路５０から構成されている。
【００１０】
メモリセルプレート電圧制御回路１０は、リファレンス電位発生回路３０により発生されたメモリセルプレート電圧のリファレンス電圧、あるいは所定のメモリセルプレート電圧を指令するモード切替信号（後述する）に応じて、メモリセルプレート電圧を発生し、メモリセルのプレート電極へ供給する。
【００１１】
前記リファレンス電位発生回路３０は、メモリセルプレート電圧のリファレンス電圧を発生し、メモリセルプレート電圧制御回路１０へ出力する。
また前記リファレンス電位制御回路４０は、リファレンス電位発生回路３０に対して前記リファレンス電圧を可変するリファレンス電位制御信号を発生する。
【００１２】
また前記リードライトリファレンス電位切替回路５０は、半導体記憶装置への書込み動作時と読み出し動作時のメモリセルプレート電圧をリアルタイムに可変するリファレンス電位制御信号を発生し、このリファレンス電位制御信号を、リファレンス電位制御回路４０へ外部入力として出力する。
【００１３】
またメモリセルプレート電圧制御回路１０の内部に、外部から入力されたモード切替信号によりメモリセルプレート電圧を所望の電圧に切り替え、保持する、メモリセルプレート電圧モード別切替回路１１が設けられている。
【００１４】
また図１において、７０はメモリセルプレート電圧をモニターするため、またはメモリセルプレート電圧を外部から供給するためのパッド、８０はテスト時のモード設定信号を出力するテストモード設定回路、９０はメモリセルプレート電圧可変制御回路１より出力されるメモリセルプレート電圧と、パッド７０を介して外部より入力されるメモリセルプレート電圧とを、切り替えてメモリセルのプレート電極へ供給するスイッチング素子である。テストモード設定回路８０は、モード設定信号として、モード切替信号（テストモード信号）ＭＯＤＥ（２：０）（詳細は後述する）をメモリセルプレート電圧モード別切替回路１１へ出力し、通常／テスト切替信号ＮＴＳＥＬとテストモード選択信号ＩＮＥＸＳＥＬ（詳細は後述する）をリファレンス電位制御回路４０へ出力する。またスイッチング素子９０により、メモリセルプレート電圧可変制御回路１より出力されるメモリセルプレート電圧を電気的に遮断し、パッド７０を介して外部より直接所望のメモリセルプレート電圧を供給しながらテストを行うことができる。
＜リードライトリファレンス電位切替回路＞
まず、リードライトリファレンス電位切替回路５０を、図６を用いて詳細に説明する。
【００１５】
図６において、５１〜６２は、連続して直列に接続された、一般的に知られたフリップフロップ回路であり、入力端子ＴＶＣＰＤＴより、リード時とライト時でリファレンス電位を切替る際に使用するリード時ライト時それぞれのＨｉｇｈ側及びＬｏｗ側リファレンス電位制御信号（Ｒｅｌ信号、Ｗｅｌ信号、Ｒｅｈ信号、Ｗｅｈ信号）を、シフトクロックＴＣＬＫを用いてシリアルに入力し、順にシフトし、シフトクロックＴＣＬＫが停止された後（ＴＣＬＫ＝Ｌに固定された後）、設定されたデータを保持する。またこれらフリップフロップ回路５１〜６２はリセット信号ＶＣＰＲＥＳＥＴによりリセットされる。
【００１６】
また６３Ａ〜６３Ｃは、リード時のＬｏｗ側リファレンス電位制御信号（以降Ｒｅｌ信号と呼ぶ）とライト時のＬｏｗ側リファレンス電位制御信号（以降Ｗｅｌ信号と呼ぶ）を切り替えるセレクタ回路である。セレクタ回路６３Ａは、リードライト動作選択信号ＲＷＦＬＧに応じてフリップフロップ回路５１の出力信号とフリップフロップ回路５４の出力信号の一方を選択し、リードライトＬｏｗ側リファレンス電位制御信号ＲＷＣＳＰ０として出力し、セレクタ回路６３Ｂは、リードライト動作選択信号ＲＷＦＬＧに応じてフリップフロップ回路５２の出力信号とフリップフロップ回路５５の出力信号の一方を選択し、リードライトＬｏｗ側リファレンス電位制御信号ＲＷＣＳＰ１として出力し、セレクタ回路６３Ｃは、リードライト動作選択信号ＲＷＦＬＧに応じてフリップフロップ回路５３の出力信号とフリップフロップ回路５６の出力信号の一方を選択し、リードライトＬｏｗ側リファレンス電位制御信号ＲＷＣＳＰ２として出力する。
【００１７】
また６４Ａ〜６４Ｃはリード時のＨｉｇｈ側リファレンス電位制御信号（以降Ｒｅｈ信号と呼ぶ）とライト時のＨｉｇｈ側リファレンス電位制御信号（以降Ｗｅｈ信号と呼ぶ）を切り替えるセレクタ回路である。セレクタ回路６４Ａは、リードライト動作選択信号ＲＷＦＬＧに応じてフリップフロップ回路５７の出力信号とフリップフロップ回路６０の出力信号の一方を選択し、リードライトＨｉｇｈ側リファレンス電位制御信号ＲＷＣＳＮ０として出力し、セレクタ回路６４Ｂは、リードライト動作選択信号ＲＷＦＬＧに応じてフリップフロップ回路５８の出力信号とフリップフロップ回路６１の出力信号の一方を選択し、リードライトＨｉｇｈ側リファレンス電位制御信号ＲＷＣＳＮ１として出力し、セレクタ回路６４Ｃは、リードライト動作選択信号ＲＷＦＬＧに応じてフリップフロップ回路５９の出力信号とフリップフロップ回路６２の出力信号の一方を選択し、リードライトＨｉｇｈ側リファレンス電位制御信号ＲＷＣＳＮ２として出力する。
【００１８】
上記リードライト動作選択信号ＲＷＦＬＧは、半導体記憶装置がリード動作している時は、Ｈｉｇｈレベルに、ライト動作している時はＬｏｗレベルに設定する事でセレクタ回路６３，６４を制御し、リード時のリファレンス電位とライト動作時のリファレンス電位を制御するための選択信号である。
【００１９】
またリードライトＬｏｗ側リファレンス電位制御信号ＲＷＣＳＰ（２：０）は、リードライト動作選択信号ＲＷＦＬＧにより選択されて、リファレンス電位制御回路４０へ外部入力として出力され、リードライトＨｉｇｈ側リファレンス電位制御信号は、ＲＷＣＳＮ（２：０）はリードライト動作選択信号ＲＷＦＬＧにより選択されて、リファレンス電位制御回路４０へ外部入力として出力される。
【００２０】
図７はリードライトリファレンス電位切替回路５０のタイミング図である。
Ｒｅｈ０〜Ｒｅｈ２はメモリセルからデータをリードする時の図４のリファレンス電位発生回路３０のＲＥＰＮＴ０〜２を制御するＨｉｇｈ側リファレンス電位制御信号であり、Ｗｉｈ０〜２はメモリセルにデータをライトする時の図４のリファレンス電位発生回路３０のＲＥＰＮＴ０〜２を制御するＨｉｇｈ側リファレンス電位制御信号である。また、Ｒｅｌ０〜Ｒｅｌ２はメモリセルからデータをリードする時の図４のリファレンス電位発生回路３０のＲＥＰＰＴ０〜２を制御するＬｏｗ側リファレンス電位制御信号であり、Ｗｉｌ０〜２はメモリセルにデータをライトする時の図４のリファレンス電位発生回路３０のＲＥＰＰＴ０〜２を制御するＬｏｗ側リファレンス電位制御信号である。
【００２１】
＊リードライトリファレンス電位切替動作
この図７のタイミング図を用いてリードライトリファレンス電位切替回路５０におけるリードライトリファレンス電位切替動作について説明する。
【００２２】
図７に示すように、入力端子ＴＶＣＰＤＴよりシリアル入力されたリードライトリファレンス電位制御信号はシフトクロックＴＶＣＰＣＬＫで順次シフトされＴＶＣＰＣＬＫの立ち上がり信号を１２回受けることにより、全フリップフロップ５１〜６２にＲｅｌ信号、Ｗｅｌ信号、Ｒｅｈ信号、Ｗｅｈ信号がそれぞれセットされる。この時点でシフトクロックＴＶＣＰＣＬＫをＬｏｗレベルに固定し、フリップフロップ回路５１〜６２がシフト動作しないようにする。そうすることによって、各フリップフロップ回路５１〜６２の（出力ライン）ノードａ〜ｌに設定されたＲｅｌ信号、Ｗｅｌ信号、Ｒｅｈ信号、Ｗｅｈ信号が固定される。
【００２３】
そして、リードライト動作選択信号ＲＷＦＬＧをリード動作時にはＨｉｇｈに設定することにより、リードライトＬｏｗ側リファレンス電位制御信号ＲＷＣＳＰ（２：０）にはＲｅｌ０〜Ｒｅｌ２が、リードライトＨｉｇｈ側リファレンス電位制御信号ＲＥＣＳＮ（２：０）にはＲｅｈ０〜Ｒｅｈ２がそれぞれ設定され、リファレンス電位制御回路４０へ出力される。また、リードライト動作選択信号ＲＥＦＬＧをライト動作時にはＬｏｗに設定することにより、リードライトＬｏｗ側リファレンス電位制御信号ＲＷＣＳＰ（２：０）にはＷｉｌ０〜Ｗｉｌ２が、リードライトＨｉｇｈ側リファレンス電位制御信号ＲＥＣＳＮ（２：０）にはＷｉｈ０〜Ｗｉｈ２がそれぞれ設定され、リファレンス電位制御回路４０へ出力される。
【００２４】
以上のように、リードライト動作選択信号ＲＥＦＬＧに基づいて、リード動作時とライト動作時におけるメモリセルプレート電圧リファレンス電位の設定をリアルタイムに切替えることができる。
＜リファレンス電位発生回路３０とリファレンス電位制御回路４０＞
次に、リファレンス電位発生回路３０とリファレンス電位制御回路４０について、図４と図５を用いて詳細に説明する。
【００２５】
図５はリファレンス電位制御回路４０の詳細回路図である。
図５において、４１，４５はそれぞれ、リファレンス電位制御信号を任意に設定する為のＦｕｓｅ回路であり、４２，４６はそれぞれ、Ｆｕｓｅ回路４１、４５中のＦｕｓｅ素子の切断により設定された信号を保持するラッチ回路であり、これらＦｕｓｅ回路４１、４５とラッチ回路４２，４６により、リファレンス電位プログラム回路４９が構成されている。
【００２６】
また４３は、Ｌｏｗ側のリファレンス電位を設定する為のリファレンス電位制御信号を、テストモード設定回路８０から出力される通常／テスト切替信号ＮＴＳＥＬに応じて、リファレンス電位プログラム回路４９（Ｆｕｓｅ回路４１）で設定されたリファレンス電位制御信号を選択するか、後述するセレクタ回路４４の出力信号を選択するかを切り替える為のセレクタ回路であり、選択した信号をＬｏｗ側リファレンス電位制御信号ＲＥＰＰＴ（２：０）としてリファレンス電位発生回路３０へ出力する。４７は、Ｈｉｇｈ側のリファレンス電位を設定する為のリファレンス電位制御信号を、テストモード設定回路８０から出力される通常／テスト切替信号ＮＴＳＥＬに応じて、リファレンス電位プログラム回路４９（Ｆｕｓｅ回路４５）で設定されたリファレンス電位制御信号を選択するか、後述するセレクタ回路４８の出力信号を選択するかを切り替える為のセレクタ回路であり、選択した信号をＨｉｇｈ側リファレンス電位制御信号ＲＥＰＮＴ（２：０）としてリファレンス電位発生回路３０へ出力する。
【００２７】
また４４は、テストモード設定回路８０から出力されるテストモード選択信号ＩＮＥＸＳＥＬに応じて、リードライトリファレンス電位切替回路５０より入力されるＬｏｗ側リードライトリファレンス電位制御信号ＲＷＣＳＰ（２：０）を選択するか、外部より入力されるＬｏｗ側リファレンス電位外部制御信号ＶＣＰトＲＥＸＳＰ（２：０）を選択するか切替えるセレクタ回路である。４８は、テストモード設定回路８０から出力されるテストモード選択信号ＩＮＥＸＳＥＬに応じて、リードライトリファレンス電位切替回路５０より入力されるＨｉｇｈ側リードライトリファレンス電位制御信号ＲＷＣＳＮ（２：０）を選択するか、外部より入力されるＨｉｇｈ側リファレンス電位外部制御信号ＶＣＰトＲＥＸＳＮ（２：０）を選択するか切替えるセレクタ回路である。
【００２８】
また、上述したようにＲＷＣＳＮ（２：０）はメモリセルへのリード時とライト時にそれぞれＨｉｇｈ側リファレンス電位を切り替える際に使用するＨｉｇｈ側リードライト切替リファレンス電位制御信号であり、ＲＷＣＳＰ（２：０）は同様に、Ｌｏｗ側リードライト切替リファレンス電位制御信号である。
【００２９】
また、上記ＶＣＰＲＥＸＳＰ（２：０）はＬｏｗ側リファレンス電位設定信号を外部パッドを介して直接入力したＬｏｗ側リファレンス電位外部制御信号であり、ＶＣＰトＲＥＸＳＮ（２：０）はＨｉｇｈ側リファレンス電位設定信号を外部パッドを介して直接入力したＨｉｇｈ側リファレンス電位外部制御信号である。
【００３０】
更に、テストモード設定回路８０から出力されるテストモード選択信号ＩＮＥＸＳＥＬは、Ｈｉｇｈ側又はＬｏｗ側リファレンス電位外部制御信号とＨｉｇｈ側又はＬｏｗ側リードライト切替リファレンス電位制御信号を切り替える切替信号である。
【００３１】
またテストモード設定回路８０から出力される通常／テスト切替信号ＮＴＳＥＬは、ラッチ４２，４６で保持されたリファレンス電位制御信号とセレクタ４４及び４８を切替える切替信号であり、通常動作時にはＬｏｗレベル、テスト時にはＨｉｇｈレベルとされる。
【００３２】
また出力するＲＥＰＰＴ（２：０）はＬｏｗ側のリファレンス電位を制御する為のＬｏｗ側リファレンス電位制御信号であり、ＲＥＰＮＴ（２：０）はＨｉｇｈ側のリファレンス電位を設定する為のＨｉｇｈ側リファレンス電位制御信号である。
【００３３】
尚、ここではＦｕｓｅ回路４１と記載したが、これは一般的な半導体材料で形成されたＦｕｓｅ素子でもよいし、電気Ｆｕｓｅを用いても良い。
図４はリファレンス電位発生回路３０の詳細回路図である。
【００３４】
３１〜３６はリファレンス電位を設定する為に使用するＮ型トランジスタであり、３７は電源電位ＶＤＤ、３８は接地電位ＶＳＳであり、Ｒ１〜Ｒ７はリファレンス電位を抵抗分割により設定する為の抵抗素子である。抵抗素子Ｒ１〜Ｒ７は直列に接続され、両端にＶＤＤ３７とＶＳＳ３８が接続されている。また抵抗素子Ｒ３とＲ４の接続点にメモリセルプレート電圧のＨｉｇｈ側のリファレンス電位ＲＥＦＮが発生され、抵抗素子Ｒ４とＲ５の接続点にメモリセルプレート電圧のＬｏｗ側のリファレンス電位ＲＥＦＰが発生される。
【００３５】
また、Ｎ型トランジスタ３１〜３３のゲートに、リファレンス電位制御回路４０からＨｉｇｈ側リファレンス電位制御信号ＲＥＰＮＴ２，１，０｛ＲＥＰＮＴ（２：０）｝が入力され、Ｎ型トランジスタ３４〜３６のゲートに、Ｌｏｗ側リファレンス電位制御信号ＲＥＰＰＴ２，１，０｛ＲＥＰＰＴ（２：０）｝が入力される。
＊リファレンス電位発生動作
次に、リファレンス電位発生回路３０とリファレンス電位制御回路４０による、リファレンス電位発生動作について説明する。
【００３６】
まず、図５のリファレンス電位制御回路４０において、一般的に知られている方法によりＦｕｓｅ回路４１および４５中のＦｕｓｅ素子を切断することにより、Ｆｕｓｅ回路４１，４５の出力端子には、設計者が所望のＨｉｇｈレベル又はＬｏｗレベルの信号が設定される。このＦｕｓｅ素子切断により得られたＨｉｇｈ又はＬｏｗレベルの信号はラッチ４２で保持される。ラッチ４２で保持されたレベルが、通常状態で使用するＬｏｗ側のメモリセルプレート電圧リファレンス制御信号（Ｌｏｗ側固定リファレンス信号）となり、ラッチ４５で保持されたレベルが、通常状態で使用するＨｉｇｈ側のメモリセルプレート電圧リファレンス制御信号（Ｈｉｇｈ側固定リファレンス制御信号）となる。
【００３７】
またセレクタ４４において、リファレンス電位制御信号として、テストモード選択信号ＩＮＥＸＳＥＬ＝Ｌの場合は外部のＶＣＰＲＥＸＳＰ（２：０）が選択され、テストモード選択信号ＩＮＥＸＳＥＬ＝Ｈの場合は、リードライトリファレンス電位切替回路５０から出力されたＲＷＣＳＰ（２：０）が選択される。同様に、セレクタ４８において、テストモード選択信号ＩＮＥＸＳＥＬ＝Ｌの場合は外部のＶＣＰＲＥＸＳＮ（２：０）が選択され、テストモード選択信号ＩＮＥＸＳＥＬ＝Ｈの場合は、リードライトリファレンス電位切替回路５０から出力されたＲＷＣＳＮ（２：０）が選択される。
【００３８】
また通常動作時は、メモリセルプレート電圧を設計者の所望の値に設定して使用するため、通常／テスト切替信号ＮＴＳＥＬをＬｏｗレベル（通常動作側）に固定して使用し、半導体記憶装置のテスト時には、通常／テスト切替信号ＮＴＳＥＬをＨｉｇｈレベル（テスト動作側）にしてやることにより、セレクタ回路４４及び４８の出力がリファレンス電位制御信号として用いられる。
【００３９】
このように、リファレンス電位制御回路４０において、リファレンス電位制御信号ＲＥＰＰＴ（２：０），ＲＥＰＮＴ（２：０）が発生されてリファレンス電位発生回路３０へ出力され、これらリファレンス電位制御信号ＲＥＰＰＴ（２：０），ＲＥＰＮＴ（２：０）に応じたリファレンス電位ＲＥＦＮ，ＲＥＦＰが発生される。
【００４０】
このセレクタ回路４４及び４８の出力信号を用いたテスト方法について説明する。
まず、セレクタ回路４４及び４８のテストモード選択信号ＩＮＥＸＳＥＬをＬｏｗレベルに設定する。そうすると、Ｈｉｇｈ側及びＬｏｗ側のリファレンス電位外部制御信号である、ＶＣＰＲＥＸＳＰ（２：０）及びＶＣＰＲＥＸＳＮ（２：０）が選択される。この信号は外部端子より直接制御することができるため、テスト時において半導体テスター等を用いて直接、外部制御信号であるこのＶＣＰＲＥＸＳＰ（２：０）及びＶＣＰＲＥＸＳＮ（２：０）を入力してやることにより、通常動作で使用するメモリセルプレート電圧制御回路１０を用いてメモリセルプレート電圧特性テストが可能となる。
【００４１】
また、セレクタ回路４４及び４８のテストモード選択信号ＩＮＥＸＳＥＬをＨｉｇｈレベルに設定すると、Ｈｉｇｈ側及びＬｏｗ側リードライト切替リファレンス電位制御信号である、ＲＷＣＳＮ（２：０）及びＲＷＣＳＰ（２：０）が選択される。この信号は、上述したように、リード動作時とライト動作時でそれぞれ別のリファレンス電位が設定される様な制御信号になっており、この信号を選択することにより、リード動作時のメモリセルプレート電圧特性とライト動作時のメモリセルプレート電圧特性をリアルタイムに別々にテストすることができる。
【００４２】
以上のように、様々なリファレンス電位制御信号が図５のリファレンス電位制御回路４０から出力され、それらは図４のリファレンス電位発生回路３０に入力され、リファレンス電位制御用Ｎ型トランジスタ３１〜３６が制御され、所望のリファレンス電位ＲＥＦＮ及びＲＥＦＰがメモリセルプレート電圧制御回路１０へ出力される。
【００４３】
本実施の形態では、簡単のためにリファレンス電位の設定を図４のＲ１〜Ｒ７の抵抗７個で設定したが、場合に応じて、増減する事はもちろん可能であり、何ら問題ではない。その場合、図５で示したリファレンス電位制御回路も設定に合わせた形に増減させることは言うまでも無い。
【００４４】
以上の制御により、通常／テスト切替信号ＮＴＳＥＬとテストモード選択信号ＩＮＥＸＳＥＬに基づいて、メモリセルプレート電圧可変動作が容易に、且つリアルタイムに実施でき、さらにリファレンス電位制御信号ＲＥＰＰＴ（２：０），ＲＥＰＮＴ（２：０）に応じたリファレンス電位ＲＥＦＮ，ＲＥＦＰが発生されることから、メモリセルの電荷をビット線に読み出し、センス動作で“１”又は“０”を増幅判定する際の誤動作を回避でき、メモリセルのリークに起因する不安定さを回避できる。
＜メモリセルプレート電圧制御回路１０とメモリセルプレート電圧モード別切替回路１１＞
メモリセルプレート電圧制御回路１０とメモリセルプレート電圧モード別切替回路１１について、図２と図３を使用して詳細に説明する。
【００４５】
図２はメモリセルプレート電圧制御回路１０の詳細回路図である。
図２において、１２は、メモリセルプレート電圧ＶＣＰと、リファレンス電位発生回路３０により発生されるリファレンス電位ＲＥＦＰ，ＲＥＦＮの比較を行い、差があった場合、補正用信号ＲＥＦＰＮ，ＲＥＦＮＮを出力する、一般的な差動増幅回路である。
【００４６】
また、メモリセルプレート電圧出力バッファを形成する電源電位ＶＤＤ１３、Ｐ型トランジスタ１４、Ｎ型トランジスタ１５、接地電位ＶＳＳ１６が設けられている。Ｐ型トランジスタ１４とＮ型トランジスタ１５は直列に接続され、この直列回路の両端にＶＤＤ１３とＶＳＳ１６に接続されており、Ｐ型トランジスタ１４とＮ型トランジスタ１５の接続点にメモリセルプレート電圧ＶＣＰが発生される。Ｐ型トランジスタ１４とＮ型トランジスタ１５のゲートに、メモリセルプレート電圧モード別切替回路１１から出力される制御信号ＲＥＦＰＳ，ＲＥＦＮＳ（詳細は後述する）が入力される。
【００４７】
上述したようにＲＥＦＮはメモリセルプレート電圧のＨｉｇｈ側のリファレンス電位であり、ＲＥＦＰはメモリセルプレート電圧のＬｏｗ側のリファレンス電位である。ＶＣＰはメモリセルプレートへ接続される出力電圧である。
【００４８】
図３はメモリセルプレート電圧制御回路１０の内部にあるメモリセルプレート電圧モード別切替回路１１の詳細回路図である。
図３において、１７Ａ，１７Ｂ，１７Ｃは、テストモード設定回路８０より出力される各モード切替信号ＭＯＤＥ２，１，０｛ＭＯＤＥ（２：０）｝をそれぞれ反転するインバータ回路であり、１８Ａ，１８Ｂ，１８Ｃは各モード切替信号ＭＯＤＥ２，１，０とその反転信号（インバータ回路１７Ａ，１７Ｂ，１７Ｃの出力信号）それぞれのＡＮＤをとる第１のＡＮＤ回路である。また、２０は各モード切替信号ＭＯＤＥ２，１，０のＮＯＲをとる第１のＮＯＲ回路である。
【００４９】
また１９Ａは、第１のＮＯＲ回路２０から出力された信号と、上記メモリセルプレート電圧制御回路１０の差動増幅回路１２から出力された補正用信号ＲＥＦＰＮのＡＮＤをとる第２のＡＮＤ回路、１９Ｂは、第１のＮＯＲ回路２０から出力された信号と、上記メモリセルプレート電圧制御回路１０の差動増幅回路１２から出力された補正用信号ＲＥＦＮＮのＡＮＤをとる第３のＡＮＤ回路である。
【００５０】
また２１Ａは、モード切替信号ＭＯＤＥ０と第１のＡＮＤ回路１８Ｂの出力信号と第１のＡＮＤ回路１８Ａの出力信号ＯＲをとる第１のＯＲ回路、２１Ｂは、モード切替信号ＭＯＤＥ１と第１のＡＮＤ回路１８Ｃの出力信号と第１のＡＮＤ回路１８Ａの出力信号ＯＲをとる第２のＯＲ回路である。
【００５１】
２２は第３のＡＮＤ回路１９Ｂの出力信号と第２のＯＲ回路２１Ｂの出力信号のＯＲを取り、制御信号ＲＥＦＮＳを出力する第３のＯＲ回路、２３は第２のＡＮＤ回路１９Ａの出力信号と第１のＯＲ回路２１Ａの出力信号のＮＯＲを取り、制御信号ＲＥＦＰＳを出力る第２のＮＯＲ回路である。
【００５２】
上述したように、ＭＯＤＥ（２：０）はメモリセルプレート電圧を制御するモード切替信号であり、メモリセルプレート電圧制御回路１０より入力される補正用信号ＲＥＦＰＮとＲＥＦＮＮは通常動作時のメモリセルプレート電圧制御信号であり、制御信号ＲＥＦＰＳとＲＥＦＮＳは後段の図２の１３〜１６で構成された上記メモリセルプレート電圧出力バッファの制御信号である。
＊メモリセルプレート電圧モード別切替動作
図２のメモリセルプレート電圧可変制御回路１０と図３のメモリセルプレート電圧モード別切替回路１１と表１のメモリセルプレート電圧モード別切替回路モード別動作一覧表を用いて図１のメモリセルプレート電圧モード別切替動作について説明する。
【００５３】
【表１】
2006323949.tif 000003
まず、メモリセルプレート電圧モード別切替回路１１には通常動作時に使用する、Ｈｉｇｈ側リファレンス電位信号ＲＥＦＮＮとＬｏｗ側リファレンス電位信号ＲＥＦＰＮ及びテスト時に使用するモード切替信号ＭＯＤＥ（２：０）が入力される。
・モード設定がＭＯＤＥ０＝Ｈ、ＭＯＤＥ１＝Ｌ、ＭＯＤＥ２＝Ｌの時について説明する。
【００５４】
ＭＯＤＥ（２：０）がそれぞれ入力されると、メモリセルプレート電圧モード別切替回路１１の論理回路を介して、図２の１３〜１６で構成される出力バッファのＰ型トランジスタ１４のゲートに繋がっている制御信号ＲＥＦＰＳがＬｏｗに、またＮ型トランジスタ１５のゲートに繋がっている制御信号ＲＥＦＮＳがＬｏｗにそれぞれ設定される。こうすることによって、図２のＰ型トランジスタ１４がＯＮし、図２のＮ型トランジスタ１５がＯＦＦ制御される事から図２のＰ型トランジスタ１４のみＯＮすることとなり、結果的にメモリセルプレート電圧出力であるメモリセルプレートが電源電位ＶＤＤに固定される。この時、通常Ｈｉｇｈ側リファレンス電位信号ＲＥＦＰＮ及び通常Ｌｏｗ側リファレンス電位信号ＲＥＦＮＮは図３の第２のＡＮＤ回路１９Ａ及び第３のＡＮＤ回路１９Ｂにより接地電位ＶＳＳに固定される為、モード設定時にはメモリセルプレート設定に何ら影響を与えない。
・次に、モード設定が、ＭＯＤＥ０＝Ｌ、ＭＯＤＥ１＝Ｈ、ＭＯＤＥ２＝Ｌの時について説明する。
【００５５】
ＭＯＤＥ（２：０）がそれぞれ入力されると、論理回路を介して図２の１３〜１６で構成される出力バッファのＰ型トランジスタ１４のゲートに繋がっている制御信号ＲＥＦＰＳがＨｉｇｈに、またＮ型トランジスタ１５のゲートに繋がっている制御信号ＲＥＦＮＳがＨｉｇｈにそれぞれ設定される。こうすることによって、図２のＰ型トランジスタ１４がＯＦＦし、図２のＮ型トランジスタ１５がＯＮ制御されることから図２のＮ型トランジスタ１５のみＯＮすることとなり、結果的にメモリセルプレート電圧出力であるメモリセルプレートが接地電位ＶＳＳに固定される。上述したように通常Ｈｉｇｈ側リファレンス電位信号ＲＥＦＰＮ及び通常Ｌｏｗ側リファレンス電位信号ＲＥＦＮＮは、接地電位ＶＳＳに固定されるため、モード設定時にはメモリセルプレート設定に何ら影響を与えない。
・次に、モード設定が、ＭＯＤＥ０＝Ｌ、ＭＯＤＥ１＝Ｌ、ＭＯＤＥ２＝Ｈの時について説明する。
【００５６】
ＭＯＤＥ（２：０）がそれぞれ入力されると、論理回路を介して図２の１３〜１６で構成される出力バッファのＰ型トランジスタ１４のゲートに繋がっている制御信号ＲＥＦＰＳがＨｉｇｈに、またＮ型トランジスタ１５のゲートに繋がっている制御信号ＲＥＦＮＳがＬｏｗにそれぞれ設定される。こうすることによって、図２のＰ型トランジスタ１４がＯＦＦし、図２のＮ型トランジスタ１５がＯＮ制御されることから図２のＰ型トランジスタ１４、Ｎ型トランジスタ１５共にＯＦＦすることとなり、結果的にメモリセルプレート電圧出力であるメモリセルプレート電極が高インピーダンス状態となり、メモリセルプレート電圧がＯＦＦされたことと同様の状態となる。上述したように通常Ｈｉｇｈ側リファレンス電位信号ＲＥＦＰＮ及び通常Ｌｏｗ側リファレンス電位信号ＲＥＦＮＮは、接地電位ＶＳＳに固定されるため、モード設定時にはメモリセルプレート電圧の設定に何ら影響を与えない。
【００５７】
なお、リファレンス電位ＲＥＦＰ，ＲＥＦＮに基づくメモリセルプレート電圧ＶＣＰを発生させるとき、モード設定がＭＯＤＥ０＝Ｌ、ＭＯＤＥ１＝Ｌ、ＭＯＤＥ２＝Ｌとされる。
【００５８】
このようにＭＯＤＥ（２：０）がそれぞれ入力されると、メモリセルプレート電圧モード別切替回路１１の論理回路を介して、図２の１３〜１６で構成される出力バッファのＰ型トランジスタ１４のゲートに繋がっているＲＥＦＰＳ信号としてＲＥＦＰＮ信号が出力され、またＮ型トランジスタ１５のゲートに繋がっているＲＥＦＮＳ信号としてＲＥＦＮＮ信号が出力され、差動増幅回路１２より出力された、メモリセルプレート電圧ＶＣＰとリファレンス電位発生回路３０により発生されるリファレンス電位ＲＥＦＰ，ＲＥＦＮとの差である補正用信号ＲＥＦＰＮ，ＲＥＦＮＮによりメモリセルプレート電圧出力バッファが駆動され、リファレンス電位ＲＥＦＰ，ＲＥＦＮに基づくメモリセルプレート電圧ＶＣＰが出力される。このとき、上記通常／テスト切替信号ＮＴＳＥＬ、テストモード選択信号ＩＮＥＸＳＥＬに基づいて、リファレンス電位ＲＥＦＰ，ＲＥＦＮが出力され、上述したようにメモリセルプレート電圧を可変することができる。このように、メモリセルプレート電圧可変動作が容易に、且つリアルタイムに実施できることから、半導体記憶装置の加速試験や特性評価等が容易に且つ効率的に実施できる。またリードライト動作選択信号ＲＥＦＬＧに基づいて、リード動作時とライト動作時におけるメモリセルプレート電圧リファレンス電位の設定をリアルタイムに切替えることができることから、半導体記憶装置のリード動作時におけるメモリセルプレート特性と、ライト動作時におけるメモリセルプレート電圧特性とを容易に切り分けることが可能となり、詳細な特性評価を容易に且つ効率的に行うことが可能となる。
＊半導体記憶装置のテスト方法
次に、以上で説明した図２のメモリセルプレート電圧制御回路１０と図３のメモリセルプレート電圧モード別切替回路１１の動作を利用した半導体記憶装置のテスト方法について説明する。
【００５９】
まず、メモリセルプレート電圧を電源電位ＶＤＤまたは接地電位ＶＳＳに固定する機能を用いたテスト方法について説明する。
通常動作では、前述した様にメモリセルプレートは１／２ＶＤＤにするのが一般的である。しかしながら、メモリセルのキャパシタにリークが発生していた場合、前述した様に、メモリセル記憶ノードの電位は、最終的にメモリセルプレート電圧と同じ１／２ＶＤＤとなり、またセンスアンプのリファレンス電圧である、プリチャージ電圧も１／２ＶＤＤの為、メモリセルの電荷をビット線に読み出し、センス動作で“１”又は“０”を増幅判定させても、“１”又は“０”の判定ができず誤動作する。そこで、メモリセルプレート電圧をＶＳＳ又はＶＤＤに固定する機能を用いて以下の様なテストを行う。
【００６０】
例えば、メモリセルキャパシタに接地電位ＶＳＳを印加している場合には、その逆電圧であるＶＤＤをモード設定｛モード信号ＭＯＤＥ（２：０）による設定｝によりメモリセルプレートに印加する。こうすることにより、メモリセルプレートに１／２ＶＤＤが印加されている通常状態に比べメモリセルキャパシタに蓄えられている電圧とメモリセルプレートに印加されている電圧の差が広がることでリークの発生がより顕著となり、より高効率な、リーク発生メモリセルキャパシタの検出テストが可能となり、不良メモリセルキャパシタの検出効率を改善できる。また、逆にメモリセルキャパシタにＶＤＤを印加している場合は、モード設定｛モード信号ＭＯＤＥ（２：０）による設定｝によりメモリセルプレートにＶＳＳを印加することにより、上記と同様に、高効率な、リーク発生メモリセルキャパシタの検出テストが可能となり、不良メモリセルキャパシタの検出効率を改善できる。
【００６１】
また、もう一つの動作である、メモリセルプレート電圧を遮断する機能を用いることで、上記テストと同様のテストを行う方法に関して説明する。
例えば、メモリセルキャパシタにＶＳＳを印加している場合には、まずモード設定｛モード信号ＭＯＤＥ（２：０）による設定｝により、メモリセルプレート電圧を遮断する。その後、メモリセルプレート電圧として、外部から供給する為のパッド７０を介して外部よりＶＤＤを印加する。こうすることで、メモリセルプレートにＶＤＤが印加され、メモリセルプレートに１／２ＶＤＤが印加されている通常状態に比べメモリセルキャパシタに蓄えられている電圧とメモリセルプレートに印加されている電圧の差が広がることでリークの発生がより顕著となり、より高効率な、リーク発生メモリセルキャパシタの検出テストが可能となる。また、逆にメモリセルキャパシタにＶＤＤを印加している場合は、同様にメモリセルプレート電圧を遮断した後、外部パッド７０を介して外部よりＶＳＳをメモリセルプレートへ印加することにより、上記と同様に、高効率な、リーク発生メモリセルキャパシタの検出テストが可能となる。
【００６２】
以上のように、メモリセルプレート電圧制御回路１０のモード設定をテストモード設定回路８０により切り替えることにより、メモリセルプレート電圧を電源電位ＶＤＤ又は接地電位ＶＳＳに固定することができ、またメモリセルプレートを高インピーダンス状態に移還することも可能となる。またこの機能を用いることで、より高効率なリークメモリセルキャパシタの検出テストが可能となる。
【００６３】
なお、上記モード設定｛モード信号ＭＯＤＥ（２：０）による設定｝はテストモード設定回路８０からに限ることはなく、外部パッドを介して直接制御しても何ら問題無い。
以上の様に、本実施の形態によれば、メモリセルリークが起こっている不良メモリセルキャパシタをメモリセルプレート電圧を様々な方法で可変させてやることにより通常使用状態とは異なる様々な状態に設定する事が可能となり、より効率の良いスクリーニングテスト及びより詳細な特性評価が可能となり、ＤＲＡＭ及びＤＲＡＭを混載したシステムＬＳＩの品質向上及び歩留の改善を容易に実現できる。
【産業上の利用可能性】
【００６４】
本発明の半導体記憶装置及びそのテスト方法は、メモリセルプレート電圧を任意の値に変化させる機能を有しており、高品質な半導体記憶装置の実現に有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態の半導体記憶装置のメモリセルプレート電圧可変制御回路の構成図である。
【図２】同半導体記憶装置のメモリセルプレート電圧制御回路の回路図である。
【図３】同半導体記憶装置のメモリセルプレート電圧モード別切替回路の回路図である。
【図４】同半導体記憶装置のリファレンス電位発生回路の回路図である。
【図５】同半導体記憶装置のリファレンス電位制御回路の回路図である。
【図６】同半導体記憶装置のリードライトリファレンス電位切替回路の回路図である。
【図７】同半導体記憶装置のリードライトリファレンス電位切替回路のタイミング図である。
【符号の説明】
【００６６】
１    メモリセルプレート電圧可変制御回路
１０  メモリセルプレート電圧可変制御回路
１１  メモリセルプレート電圧モード別切替回路
１２  差動アンプ
Ｒ１〜Ｒ７  リファレンス電位設定用抵抗
３０  リファレンス電位発生回路
４０  リファレンス電位制御回路
４１  Ｆｕｓｅ回路
４２  ラッチ回路
５０  リードライトリファレンス電位切替回路
５１〜６２  フリップフロップ回路
６３，６４  セレクタ回路
７０  外部パッド
８０  テストモード設定回路
９０  スイッチング素子
【図１】
2006323949.tif 000004
【図２】
2006323949.tif 000005
【図３】
2006323949.tif 000006
【図４】
2006323949.tif 000007
【図５】
2006323949.tif 000008
【図６】
2006323949.tif 000009
【図７】
2006323949.tif 000010