(57)【要約】【課題】  マトリクス構造におけるスイッチング素子などの特性不良などに起因する点状の欠陥を容易に検出可能にするマトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法を提供する。【解決手段】  Ｘ軸方向に配置された複数のゲート線とＹ軸方向に配置された複数のデータ線とが格子状に交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子を流れる信号で駆動される駆動素子とを有するマトリクス構造の検査方法であって、前記ゲート線は、前記スイッチング素子の開閉状態を制御する信号が与えられるものであり、前記マトリクス構造における通常動作時に前記ゲート線に印加される走査信号に比べて、周波数がほぼ同一であって、パルス幅ｄ２が狭い信号である検査用信号を、前記ゲート線に印加することを特徴とする。【選択図】    図２
2006259486.tif 000002
【特許請求の範囲】
【請求項１】
Ｘ軸方向に配置された複数のゲート線とＹ軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置された画素電極とを有してなるマトリクス構造の検査方法であって、
前記ゲート線は、前記スイッチング素子の導通状態を制御する信号が与えられるものであり、
前記マトリクス構造における通常動作時に前記ゲート線に印加される走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加することを特徴とするマトリクス構造の検査方法。
【請求項２】
前記スイッチング素子は、前記データ線と前記画素電極との間の信号伝送について制御するものであり、
少なくとも前記ゲート線への検査用信号の印加時において、前記データ線に対して、前記スイッチング素子が導通状態であるならば前記画素電極に駆動レベル信号を印加し、
前記検査用信号のパルス幅は、前記スイッチング素子を介して前記画素電極に供給されて駆動される駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることを特徴とする請求項１に記載のマトリクス構造の検査方法。
【請求項３】
前記検査用信号のハイレベルは、前記スイッチング素子を導通状態にするレベルであることを特徴とする請求項１又は２に記載のマトリクス構造の検査方法。
【請求項４】
前記検査用信号のパルス幅は、前記走査信号のパルス幅の１／３から２／３であることを特徴とする請求項１から３のいずれか一項に記載のマトリクス構造の検査方法。
【請求項５】
前記ゲート線に検査用信号を印加したときに、前記駆動素子の状態を検出し、
前記検出の結果に基づいて、前記スイッチング素子に欠陥があるか否か判断することを特徴とする請求項２から４のいずれか一項に記載のマトリクス構造の検査方法。
【請求項６】
前記マトリクス構造は、液晶表示装置の構成要素であり、
前記駆動素子は、前記画素電極と対向電極とで挟持された液晶を有してなる画素であり、
前記スイッチング素子は、薄膜トランジスタであり、
前記薄膜トランジスタのゲートは、前記ゲート線に接続されており、
前記薄膜トランジスタは、前記データ線から前記画素電極に流れる信号の量又はレベルを制御するものであることを特徴とする請求項１から５のいずれか一項に記載のマトリクス構造の検査方法。
【請求項７】
前記駆動素子の中間状態は、前記画素における中間調の表示状態であることを特徴とする請求項６に記載のマトリクス構造の検査方法。
【請求項８】
前記検査用信号のパルス幅を複数の幅にすることを特徴とする請求項１から７のいずれか一項に記載のマトリクス構造の検査方法。
【請求項９】
前記検査用信号のパルス幅を変化させることを特徴とする請求項１から７のいずれか一項に記載のマトリクス構造の検査方法。
【請求項１０】
Ｘ軸方向に配置された複数のゲート線とＹ軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置される画素電極とを有してなるマトリクス構造の検査装置であって、
前記マトリクス構造における通常動作時に前記ゲート線に与えられる走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加する検査用信号印加手段を有することを特徴とするマトリクス構造の検査装置。
【請求項１１】
前記検査用信号を前記ゲート線に印加するとき、前記マトリクス構造における通常動作時に前記データ線に与えられるデータ信号における最大レベルの信号を、該データ線に印加するデータ信号印加手段を有することを特徴とする請求項１０に記載のマトリクス構造の検査装置。
【請求項１２】
前記マトリクス構造におけるスイッチング素子は、ゲート線に印加される信号で導通状態が制御されるものであり、
前記検査用信号のパルス幅は、前記スイッチング素子を介して前記画素電極に供給されて駆動される駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることを特徴とする請求項１０又は１１に記載のマトリクス構造の検査装置。
【請求項１３】
前記検査用信号印加手段は、前記マトリクス構造におけるゲート線又は該ゲート線の電極に容量結合するプローブを有することを特徴とする請求項１０から１２のいずれか一項に記載のマトリクス構造の検査装置。
【請求項１４】
Ｘ軸方向に配置された複数のゲート線とＹ軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置される画素電極とを有してなるマトリクス構造の製造方法であって、
前記ゲート線は、前記スイッチング素子の導通状態を制御する信号が与えられるものであり、
前記マトリクス構造における通常動作時に前記ゲート線に与えられる走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加するとともに、
少なくとも前記ゲート線への検査用信号の印加時において、前記データ線に対して、前記スイッチング素子が導通状態であるならば前記画素電極に駆動レベル信号を印加し、
前記検査用信号及び駆動レベル信号を印加したときに、前記画素電極を介して駆動される駆動素子の状態を検出し、
前記検出の結果に基づいて、前記マトリクス構造の一部を修正又は形成することを特徴とするマトリクス構造の製造方法。
【請求項１５】
前記検査用信号のパルス幅は、前記駆動レベル信号の印加時において、前記スイッチング素子及び前記画素電極を介して駆動される前記駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることを特徴とする請求項１４に記載のマトリクス構造の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法に関するものである。
【背景技術】
【０００２】
液晶表示装置の各画素領域を薄膜トランジスタ（Thin Film Transistor,TFT）を用いて表示制御するＴＦＴ液晶表示装置は、薄型テレビ、パソコンのモニタ、ＰＤＡ（Personal Digital Assistants）、携帯電話などへの応用により、急速に市場が拡大している。また従来では、ＴＦＴ液晶表示装置などの表示装置の製造工程において、画素欠陥及び輝度ムラなどの表示欠陥を、テストプローブを用いて検査する方法があった。また、液晶表示装置における走査信号のオン期間又はオフ期間を通常表示時と比べて長くして、画素電極部の充電不良又はリーク不良を検査する方法も考え出されている（例えば、特許文献１参照）。
【特許文献１】特開平９−２９２４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１に記載の従来の検査方法では、走査信号のオン期間又はオフ期間を通常表示時と比べて長く検査しているので、検査時の走査信号の周期が通常表示時の周期よりも長くなってしまう。これにより、従来の検査方法では、検査時間が長時間となり、製造コストを上昇させてしまう。例えば、従来の検査方法では、走査信号のオフ期間を通常表示時の２倍にする。すると、スイッチング用トランジスタでのリーク量が通常表示時の２倍となりリーク不良の検出が容易化されるが、その検査時間に長時間を要してしまう。
【０００４】
また、上記特許文献１に記載の従来の検査方法では、検査時の走査信号の周期が通常表示時の周期よりも長くなり、検査時と通常表示時とで検査対象（スイッチング素子など）の動作状態が大きく異なり、欠陥検出精度の向上を阻害しているという問題点もあった。
【０００５】
本発明は、上記事情に鑑みてなされたもので、マトリクス構造におけるスイッチング素子などの特性不良などに起因する点状の欠陥を容易に検出可能にするマトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法の提供を目的とする。
また、本発明は、マトリクス構造におけるスイッチング素子などの特性不良などに起因する点状の欠陥を、高精度に且つ低コストで検出することができるマトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明のマトリクス構造の検査方法は、Ｘ軸方向に配置された複数のゲート線とＹ軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置された画素電極とを有してなるマトリクス構造の検査方法であって、前記ゲート線は、前記スイッチング素子の導通状態を制御する信号が与えられるものであり、前記マトリクス構造における通常動作時に前記ゲート線に印加される走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加することを特徴とする。
本発明によれば、検査用信号のパルス幅が通常動作時の走査信号のパルス幅よりも狭いので、例えばスイッチング素子の開閉端の入力側（例えばデータ線）に充分にハイレベルの信号（最大値）を印加しても、スイッチング素子の導通（開閉）端の出力側に接続された画素電極（駆動素子）を所定状態（標準状態：例えば中間調表示）に駆動させることができる。ところが、例えばスイッチング素子にＯＮ抵抗が過大となるＯＮ不足不良がある場合は、検査用信号印加時において駆動素子への電流移動量が少なくなり、駆動素子は標準状態よりも低レベルの状態（例えば白表示）となる。また、スイッチング素子にＯＦＦ時電流リークがあるＯＦＦリーク不良がある場合は、検査用信号印加時において駆動素子への電流移動量が多くなり、駆動素子は標準状態よりも高レベルの状態（例えば黒表示）となる。したがって、本発明によれば、例えば駆動素子の状態をみることにより、スイッチング素子などが正常であるか否か簡便に検査することができる。そして、本発明によれば、検査用信号を前記ゲート線に印加することにより、簡便に上記検査をすることができるので、マトリクス構造におけるスイッチング素子などの特性不良などに起因する点状の欠陥などを容易に検出することができる。
さらに本発明によれば、検査用信号の周波数が通常動作時の走査信号の周波数とほぼ同一である。ここで通常動作時とは、マトリクス構造における検査時以外の動作時をいう。例えば、マトリク構造が液晶表示装置又は情報処理装置などに組み込まれて製品として動作するときが通常動作時に該当する。したがって、本発明によれば、検査用信号の周期が通常動作時の走査信号の周期とほぼ同一であるので、特許文献１などの従来の検査方法に比べて、検査時間を短縮することができる。また、本発明によれば、検査用信号の周波数が通常動作時の走査信号の周波数とほぼ同一であるので、スイッチング素子及び駆動素子などを通常動作時の状態に近づけて検査することができる。そこで、本発明は、スイッチング素子などの特性不良などに起因する点状の欠陥を、高精度に且つ低コストで検出することができる。
【０００７】
また、本発明のマトリクス構造の検査方法は、前記スイッチング素子が前記データ線と前記画素電極との間の信号伝送について制御するものであり、少なくとも前記ゲート線への検査用信号の印加時において、前記データ線に対して、前記スイッチング素子が導通状態であるならば前記画素電極に駆動レベル信号を印加し、前記検査用信号のパルス幅は前記スイッチング素子を介して前記画素電極に供給されて駆動される駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることが好ましい。
本発明によれば、検査用信号のパルス幅の期間だけ、スイッチング素子は駆動レベル信号（例えば最大レベル信号）を駆動素子側へ流し、駆動素子を中間状態（例えば中間調表示）にすることができる。しかし、スイッチング素子にＯＮ不足不良がある場合は、そのパルス幅の期間に流れる電流が少なくなり駆動素子側の電位が中間状態まで上昇しない等の現象が生じ、駆動素子は低レベルの状態（例えば白表示）となる。また、スイッチング素子にＯＦＦリーク不良がある場合は、そのパルス幅の期間に流れる電流が多くなり駆動素子側の電位が中間状態よりも上昇する等の現象が生じ、駆動素子は高レベルの状態（例えば黒表示）となる。そこで、本発明によれば、例えば駆動素子の状態をみることにより、スイッチング素子などが正常であるか否か簡便に検査することができる。
また、本発明によれば、駆動素子における中間状態を正常な状態（標準状態）とすることができる。ここで、駆動素子における中間状態は、一般に、最大状態及び最低状態に比べて状態が変化し易い。すなわち、最大状態はこれ以上大きくなりにくい状態であり、最低状態はこれ以上小さくなりにくい状態である。そこで、本発明は、検査用信号が駆動素子を中間状態にするための信号であるので、高精度にスイッチング素子の特性などを検査することができる。
【０００８】
また、本発明のマトリクス構造の検査方法は、前記検査用信号のハイレベルが前記スイッチング素子を導通状態にするレベルであることが好ましい。
本発明によれば、検査用信号のパルス幅の期間において駆動素子側へ電流を充分に流すことができ、検査期間を短縮することができる。また、検査用信号のパルス幅をより狭くしても駆動素子を中間状態にすることができ、スイッチング素子の立ち上がり特性などをより正確に検査することができる。
【０００９】
また、本発明のマトリクス構造の検査方法は、前記検査用信号のパルス幅が前記走査信号のパルス幅の１／３から２／３であることが好ましい。
本発明によれば、検査用信号によって駆動素子を所定の中間状態にすることができる。
【００１０】
また、本発明のマトリクス構造の検査方法は、前記ゲート線に検査用信号を印加したときに、前記駆動素子の状態を検出し、前記検出の結果に基づいて、前記スイッチング素子に欠陥があるか否か判断することが好ましい。
本発明によれば、例えば前記ゲート線に検査用信号を印加したときに駆動素子の状態が所定の中間状態でない場合、その駆動素子を制御するスイッチング素子に欠陥があると判断することができる。そこで、本発明は、スイッチング素子などの特性不良などに起因する点状の欠陥を高精度に且つ低コストで検出することができる。
【００１１】
また、本発明のマトリクス構造の検査方法は、前記マトリクス構造が液晶表示装置の構成要素であり、前記駆動素子は前記画素電極と対向電極とで挟持された液晶を有してなる画素であり、前記スイッチング素子は薄膜トランジスタであり、前記薄膜トランジスタのゲートは前記ゲート線に接続されており、前記薄膜トランジスタは前記データ線から前記画素電極に流れる信号の量又はレベルを制御するものであることが好ましい。
本発明によれば、マトリクス構造が正常である場合、検査用信号の印加などにより、画素の表示状態を所定の中間状態（例えば灰色表示）にすることができる。一方、薄膜トランジスタにＯＮ不足不良又はＯＦＦリーク不良などの特性不良がある場合は、検査対象の画素が所定の中間状態とはならない。そこで、本発明は、マトリクス構造の各画素の表示状態に基づいて、薄膜トランジスタの特性不良などを高精度に且つ低コストで検出することができる。
【００１２】
また、本発明のマトリクス構造の検査方法は、前記駆動素子の中間状態が前記画素における中間調の表示状態であることが好ましい。
本発明によれば、検査用信号の印加時に、画素が中間調の表示状態（例えば灰色表示）になったか否かで、スイッチング素子の特性不良などを検出することができる。
【００１３】
また、本発明のマトリクス構造の検査方法は、前記検査用信号のパルス幅を複数の幅にすることが好ましい。
本発明によれば、例えば、検査用信号のパルス幅として、駆動素子の駆動状態を中間状態にする第１の幅と、第１の幅よりも僅かに大きい第２の幅と、第１の幅よりも僅かに小さい第３の幅とを有するものとすることができる。そして、各パルス幅の検出用信号を印加したときの駆動素子の状態を第１から第３状態とする。第１から第３状態が所定の状態となれば、スイッチング素子などは正常であり、そうでない場合は不良と判断することができる。これらにより、本発明は、より高精度に、スイッチング素子の特性不良などを検出することができる。
【００１４】
また、本発明のマトリクス構造の検査方法は、前記検査用信号のパルス幅を変化させることが好ましい。
本発明によれば、例えば、検査用信号のパルス幅を、駆動素子の駆動状態を中間状態にするレベルを含む範囲で変化させて、そのときの駆動素子の駆動状態を観察する。そして駆動素子の駆動状態が所定状態であれば、スイッチング素子などは正常であり、そうでない場合は不良と判断することができる。これらにより、本発明は、より高精度に、スイッチング素子の特性不良などを検出することができる。また、パルス幅の変化速度は一定でもよく可変させてもよい。また、パルス幅を周期的に変化させて、駆動状態の観察時に、その周期以外の周期のノイズを除去することとしてもよい。
【００１５】
上記目的を達成するために、本発明のマトリクス構造の検査装置は、Ｘ軸方向に配置された複数のゲート線とＹ軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置される画素電極とを有してなるマトリクス構造の検査装置であって、前記マトリクス構造における通常動作時に前記ゲート線に与えられる走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加する検査用信号印加手段を有することを特徴とする。
本発明によれば、検査用信号印加手段は、検査用信号をゲート線に印加することができる。そして、検査用信号は、通常動作時の信号である走査信号と比べて周波数が同一で且つパルス幅が狭い矩形波などの信号で構成できる。そして、例えばスイッチング素子の開閉端の入力側（例えばデータ線）に充分にハイレベルの信号（最大値）を印加しても、スイッチング素子の開閉端の出力側に接続された駆動素子を標準状態（例えば中間調表示）に駆動させることができる。ところが、例えばスイッチング素子に特性不良がある場合は、検査用信号印加時において駆動素子が標準状態とはならない。したがって、本発明によれば、例えば駆動素子の状態をみることにより、スイッチング素子などが正常であるか否か簡便に検査することができる。
さらに本発明によれば、検査用信号の周波数が通常動作時の走査信号の周波数とほぼ同一であるので、特許文献１などの従来の検査方法に比べて、検査時間を短縮することができる。また、本発明によれば、検査用信号の周波数が通常動作時の走査信号の周波数とほぼ同一であるので、スイッチング素子及び駆動素子などを通常動作時の状態に近づけて検査することができる。そこで、本発明は、スイッチング素子などの特性不良などに起因する点状の欠陥を、高精度に且つ低コストで検出することができる。
【００１６】
また、本発明のマトリクス構造の検査装置は、前記検査用信号を前記ゲート線に印加するとき、前記マトリクス構造における通常動作時に前記データ線に与えられるデータ信号における最大レベルの信号を、該データ線に印加するデータ信号印加手段を有することが好ましい。
本発明によれば、データ信号印加手段によってデータ線に印加された最大レベルの信号は、検査用信号における狭いパルス幅のハイレベル期間だけスイッチング素子を通りぬけることができる。これにより、駆動素子は中間状態（例えば灰色表示）になることができる。しかし、スイッチング素子にＯＮ不足不良又はＯＦＦリーク不良などがある場合は、スイッチング素子を通り抜ける電流が正常時よりも多く又は少なくなり、最大状態（例えば黒表示）又は最低状態（例えば白表示）に近い状態になる。そこで、本発明によれば、例えば駆動素子の状態をみることにより、スイッチング素子などが正常であるか否か簡便に検査することができる。
【００１７】
また、本発明のマトリクス構造の検査装置は、前記マトリクス構造におけるスイッチング素子がゲート線に印加される信号で導通状態が制御されるものであり、前記検査用信号のパルス幅は前記スイッチング素子を介して前記画素電極に供給されて駆動される駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることが好ましい。
本発明によれば、例えば、検査用信号のパルス幅を、駆動素子の駆動状態における最大状態と最低状態との中間の状態である閾値状態にする幅とすることができる。そこで、本発明によれば、例えば駆動素子の状態をみることにより、スイッチング素子などが正常であるか否かを、より正確に且つ簡便に検査することができる。
【００１８】
また、本発明のマトリクス構造の検査装置は、前記検査用信号印加手段が前記マトリクス構造におけるゲート線又は該ゲート線の電極に容量結合するプローブを有することが好ましい。
本発明によれば、ゲート線又はゲート線の電極に対して、機械的にプローブを接触させることなく、検査用信号を印加することができる。したがって、本発明によれば、ゲート線又はゲート線の電極を損傷させることなく確実かつ容易に検査用信号を印加することができる。
【００１９】
上記目的を達成するために、本発明のマトリクス構造の製造方法は、Ｘ軸方向に配置された複数のゲート線とＹ軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置される画素電極とを有してなるマトリクス構造の製造方法であって、前記ゲート線は、前記スイッチング素子の導通状態を制御する信号が与えられるものであり、前記マトリクス構造における通常動作時に前記ゲート線に与えられる走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加するとともに、少なくとも前記ゲート線への検査用信号の印加時において、前記データ線に対して、前記スイッチング素子が導通状態であるならば前記画素電極に駆動レベル信号を印加し、前記検査用信号及び駆動レベル信号を印加したときに、前記画素電極を介して駆動される駆動素子の状態を検出し、前記検出の結果に基づいて、前記マトリクス構造の一部を修正又は形成することを特徴とする。
本発明によれば、検査用信号及び駆動レベル信号を印加して駆動素子の状態を検出することにより、マトリクス構造におけるスイッチング素子などの欠陥を高精度に検出することができる。さらに、本発明によれば、欠陥を検出したときはその欠陥に係るスイッチング素子を他のスイッチング素子に置き換えるなどの修正をすることができる。そこで、マトリクス構造の一部に欠陥があった場合でも、修正等してその欠陥を解消でき、高品位なマトリクス構造を安価に且つ迅速に提供することができる。
【００２０】
また、本発明のマトリクス構造の製造方法は、前記検査用信号のパルス幅が、前記駆動レベル信号の印加時において、前記スイッチング素子及び前記画素電極を介して駆動される前記駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることが好ましい。
本発明によれば、駆動素子を中間状態にして検査するので、マトリクス構造におけるスイッチング素子などの欠陥を、より高精度に検出することができる。したがって、本発明は、さらに高品位なマトリクス構造を安価に且つ迅速に提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態に係るマトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法について、図面を参照して説明する。以下に示す実施形態では、マトリクス構造の一例として液晶表示装置の表示部を挙げる。
【００２２】
図１は本発明の実施形態に係るマトリクス構造の検査装置の一例を示す回路図である。本マトリクス構造の検査装置は、本発明に係るマトリクス構造の検査方法の実施に用いることができる。そこで、本マトリクス構造の検査装置の構成及び動作の説明に伴って本発明に係るマトリクス構造の検査方法を説明する。本実施形態に係るマトリクス構造の検査装置は、検査用信号印加手段２０とデータ信号印加手段３０とを有して構成されている。そして、本マトリクス構造の検査装置は、マトリクス構造１００を検査する装置である。
【００２３】
先ず、マトリクス構造１００について説明する。マトリクス構造１００は、ＴＦＴ駆動によるアクティブマトリクス方式の液晶表示装置の表示部をなすものである。そして、マトリクス構造１００は、Ｙ軸方向に配置された複数のデータ線３ａ，３ｂと、Ｘ軸方向に配置された複数のゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅとが格子状に交差している構造を有してなる。そして、マトリクス構造１００におけるデータ線３ａ，３ｂとゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅとの交差部位毎にＴＦＴ（スイッチング素子）２が配置されている。ＴＦＴ２は、スイッチング素子であり、データ線３ａ，３ｂと駆動素子である液晶画素１との間の信号伝送について制御するものである。このＴＦＴ２は、例えばｎチャネルＴＦＴとする。データ線３ａ，３ｂには、そのデータ線３ａ，３ｂの近傍に配置されているＴＦＴ２のソースが電気的に接続されている。ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅには、そのゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅの近傍に配置されているＴＦＴ２のゲートが電気的に接続されている。
【００２４】
また、マトリクス構造１００におけるデータ線３ａ，３ｂとゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅとの交差部位毎に、液晶画素（駆動素子）１が配置されている。液晶画素１は、ＴＦＴ２を流れる信号で駆動される駆動素子をなす。そして、液晶画素１は、液晶を画素電極１ａと対向電極１ｂとで挟持する構成を有してなる。画素電極１ａは、ＴＦＴ２のドレインに電気的に接続されている。対向電極１ｂには基準電位（例えば０ボルト、あるいは数ボルト）が印加されている構成となっている。また、各ＴＦＴ２のドレインには、補助容量５が電気的に接続されている。
【００２５】
このような構成のマトリクス構造１００は、ＴＦＴ２によって明暗などの表示状態が駆動制御される複数の液晶画素１が碁盤の目のように配置されており、所望形状の画像を表示することができる。画像表示においては、データ線３ａ，３ｂに画像信号（データ信号）が供給され、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅには走査信号が供給されることとなる。例えば、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに順次印加されるパルス状の走査信号によって、各ＴＦＴ２が一定期間だけＯＮ（導通状態）となる。この一定期間に、データ線３ａ，３ｂに印加されている画像信号がＴＦＴ２を通って画素電極１ａに印加される。画素電極１ａに印加されされた画像信号（電位）は、補助容量５によって一定期間保持される。画素電極１ａと対向電極１ｂで挟持されている液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化して、光の透過率を変調し、階調表示を可能にする。これにより、その液晶画素１は、一定期間、画像信号に応じたほぼ一定の明度になる。
【００２６】
例えば、マトリクス構造１００は、ノーマリホワイト型の表示部をなすものとする。すると、画像信号のレベルがゼロレベルのとき、その液晶画素１は白表示（最低状態）となる。画像信号のレベルが最大レベルのとき、その液晶画素１は黒表示（最大状態）となる。画像信号のレベルが中間レベルのとき、その液晶画素１は灰色（中間調）表示となる。なお、図１においては、画像信号を供給する画像信号供給部及び走査信号を供給する走査信号供給部は示していない。また、各液晶画素１にカラーフィルタを重ねることにより、カラー画像を表示する構成ともなる。
【００２７】
また、図１に示すマトリクス構造１００においては、データ線３ａとゲート線４ｃとの交差部位の近傍に、１つの短絡欠陥１１１ａがある。この短絡欠陥１１１ａは、ＯＦＦリーク不良をなすものである。すなわち、短絡欠陥１１１ａは、データ線３ａとゲート線４ｃと交差部位近傍のＴＦＴ２のドレインとソース間を短絡する欠陥、又はそのドレインとソース間のＯＦＦ抵抗を設計値よりも大幅に低下させる欠陥である。
【００２８】
また、マトリクス構造１００においては、データ線３ｂとゲート線４ｄとの交差部位の近傍に、１つの開放欠陥１１１ｂがある。この開放欠陥１１１ｂは、ＯＮ不足不良をなすものである。すなわち、開放欠陥１１１ｂは、データ線３ｂとゲート線４ｄとの交差部位近傍のＴＦＴ２のドレインとソース間を開放する欠陥、又はそのドレインとソース間のＯＮ抵抗を設計値よりも大幅に大きくする欠陥である。
【００２９】
短絡欠陥１１１ａ及び開放欠陥１１１ｂは、例えばマトリクス構造１００において静電破壊が起こり、ＴＦＴ２のドレイン・ソース間についての物性が変化したことで生じる。あるいは、マトリクス構造１００の製造工程において、配線などをなす金属パターンの残渣などからなる微小な導電性異物がＴＦＴ２の形成層に混入することにより、短絡欠陥１１１ａ及び開放欠陥１１１ｂをなす場合もある。また、かかる製造工程において、ＴＦＴ２の形成層が設計通りに形成されないことにより、短絡欠陥１１１ａ及び開放欠陥１１１ｂが生じる場合もある。
【００３０】
次に、図１におけるマトリクス構造の検査装置について説明する。データ信号印加手段３０は、データ線３ａ，３ｂに対して、駆動レベル信号を印加することができるものである。ここで、駆動レベル信号は、ＴＦＴ２が充分に導通状態（閉状態）であるならば液晶画素１を最大の駆動状態（黒表示状態）にする電位レベルを有する信号である。換言すれば、駆動レベル信号は、前記画像信号における最大レベルの信号である。
【００３１】
また、データ信号印加手段３０は、出力プローブ３１を有している。そして、データ信号印加手段３０は、出力プローブ３１に駆動レベル信号を出力する。そこで、出力プローブ３１をマトリクス構造１００のデータ線３ａ，３ｂの電極１７に接触させることにより、データ線３ａ，３ｂに駆動レベル信号を印加することができる。なお、データ信号印加手段３０は、全てのデータ線３ａ，３ｂに同時に駆動レベル信号を出力してもよく、各データ線３ａ，３ｂについて個別に、タイミングをずらすなどして駆動レベル信号を出力してもよい。また、データ信号印加手段３０は、出力についての電流制限手段を有する構成としてもよい。マトリクス構造１００における短絡欠陥１１１ａなどにより、過大電流が流れることを回避するためである。
【００３２】
次に、本マトリクス構造の検査装置における主要部をなす検査用信号印加手段２０について説明する。検査用信号印加手段２０は、マトリクス構造１００における通常動作時にゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに与えられる走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに印加するものである。また、検査用信号印加手段２０は、出力プローブ２１を有している。そして、検査用信号印加手段２０は、出力プローブ２１に検査用信号を出力する。そこで、出力プローブ２１をマトリクス構造１００のゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅの電極１６に接触させることにより、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに検査用信号を印加することができる。なお、検査用信号印加手段２０は、全てのゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに同時に検査用信号を出力してもよく、各ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅについて個別に、タイミングをずらすなどして検査用信号を出力してもよい。また、検査用信号印加手段２０は、出力についての電流制限手段を有する構成としてもよい。マトリクス構造１００における短絡欠陥１１１ａなどにより、過大電流が流れることを回避するためである。
【００３３】
図２は、検査用信号印加手段２０が出力する検査用信号の一例を示す波形図である。この波形図において、横軸は時間を示し、縦軸は信号レベルを示している。そして、図２（ａ）では実線で検査用信号を示すとともに、点線で走査信号を示している。また図２（ｂ）では走査信号のみを示し、図２（ｃ）では検査用信号のみを示している。走査信号は、上記のように、マトリクス構造１００における通常動作時にゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに与えられる信号である。ここで、ここで、通常動作時とは、マトリクス構造１００が完成品として液晶表示装置に組み込まれたときの動作時であり、液晶表示装置が所望の設計通りの動作をするときをいう。
【００３４】
検査用信号の周期Ｔは、走査信号の周期Ｔと同一である。なお、ここでの「同一」は理論的な同一まで要求するものではない。例えば、マトリクス構造１００においてゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅが２００本あり、１／６０秒で全てのゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに走査信号を印加する構成の場合、周期Ｔ＝（１／６０）／２００＝約８３マイクロ秒となる。
【００３５】
検査用信号のハイレベルＬは、走査信号のハイレベルＬと同一となっている。したがって、検査用信号のハイレベルＬは、一般的な表示装置の走査信号のハイレベルと同様に、ＴＦＴ２を充分に導通状態にするレベルであることが好ましい。具体的には検査用信号のハイレベルＬは、１０ボルトから１５ボルトとすることができる。
【００３６】
検査用信号のパルス幅ｄ２は、走査信号のパルス幅ｄ１よりも狭くなっている。走査信号のパルス幅ｄ１は、液晶画素１及び補助容量５の容量などによって規定される。例えば検査用信号のパルス幅ｄ２は、走査信号のパルス幅ｄ１の１／３から２／３とすることができる。また、検査用信号のパルス幅ｄ２は、ＴＦＴ２を流れる電流により液晶画素１の駆動状態を最大状態（黒表示）と最低状態（白表示）との間の状態である中間状態（中間調の灰色表示）にするパルス幅であることが好ましい。
【００３７】
図３はマトリクス構造１００の構成要素であるＴＦＴ２の動作特性例を示す図である。この動作特性例では、マトリクス構造１００に設けられたＴＦＴ２について検査した例を示すものである。その検査対象のＴＦＴ２のゲートには、上記検査用信号のハイレベルＬと同レベルの信号が印加されるものとする。また、検査対象のＴＦＴ２のソースには、データ線３ａ，３ｂに印可される上記駆動レベル信号と同レベルの信号を印加しているものとする。また、検査対象のＴＦＴ２のドレイン側には、図１に示すように液晶画素１及び補助容量５が接続されている。図３において、横軸はＴＦＴ２のゲートに検査用信号のハイレベルＬと同レベルの信号を加えてからの経過時間を示している。図３において、縦軸はＴＦＴ２のドレイン側（液晶画素１）の電位を示している。
【００３８】
図３における実線は、正常なＴＦＴ２の動作特性を示している。正常なＴＦＴ２に対して検査用信号及び駆動レベル信号を印加すると、ソース側からドレイン側に電流が流れ、ドレイン側の電位が徐々に上昇する。この電位上昇は、検査用信号及び駆動レベル信号のレベルで規定される電位まで続き、その規定される電位で飽和する。
【００３９】
図３における点線は、短絡欠陥１１１ａすなわちＯＦＦリーク不良のあるＴＦＴ２の動作特性を示している。ＯＦＦリーク不良のあるＴＦＴ２は、時間経過とともにドレイン側の電位が徐々に上昇するが、正常なＴＦＴ２に比べて、その電位上昇が急激であり、短時間で飽和電位となる。
【００４０】
図３における破線は、開放欠陥１１１ｂすなわちＯＮ不足不良のあるＴＦＴ２の動作特性を示している。ＯＮ不足不良のあるＴＦＴ２は、時間経過とともにドレイン側の電位が徐々に上昇するが、正常なＴＦＴ２に比べて、その電位上昇が遅く、長時間の経過後に飽和電位となる。
【００４１】
また、図３における時間ｔ１は、走査信号のパルス幅ｄ１に相当する時間である。この時間ｔ１では、正常なＴＦＴ２とＯＦＦリーク不良のあるＴＦＴ２との電位の差Ｖｄ１１は比較的小さく、正常なＴＦＴ２とＯＮ不足不良のあるＴＦＴ２との電位の差Ｖｄ１２も比較的小さい。したがって、時間ｔ１では、正常なＴＦＴ２と特性不良のＴＦＴ２とで駆動される各液晶画素１は、ほぼ同様な黒表示となり、その表示状態を識別することは困難となる。したがって、走査信号を用いてＴＦＴ２の特性不良を検出することは困難であることが分かる。
【００４２】
図３における時間ｔ２は、検査用信号のパルス幅ｄ２に相当する時間である。この時間ｔ２では、正常なＴＦＴ２とＯＦＦリーク不良のあるＴＦＴ２との電位の差Ｖｄ２１は比較的大きく、正常なＴＦＴ２とＯＮ不足不良のあるＴＦＴ２との電位の差Ｖｄ２２も比較的大きい。したがって、時間ｔ２では、正常なＴＦＴ２で駆動される液晶画素１は中間調の灰色表示となり、ＯＦＦリーク不良のあるＴＦＴ２で駆動される液晶画素１は黒表示となり、ＯＮ不足不良のあるＴＦＴ２で駆動される液晶画素１は白っぽい表示となる。そこで、検査用信号のパルス幅ｄ２に相当する時間ｔ２では、正常なＴＦＴ２と特性不良のＴＦＴ２とで駆動される各液晶画素１は、表示状態が大きく異なり、その表示状態を識別することは容易となる。
【００４３】
これらにより、本実施形態によれば、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに検査用信号を印加し、そのときのマトリクス構造１００の表示状態を検査することにより、ＴＦＴ２の特性不良などに起因する点欠陥を効率的かつ確実に検出することができる。
【００４４】
図４は、本実施形態のマトリク構造の検査装置によりマトリクス構造１００を検査している状態を示す図である。すなわち、図４は、マトリクス構造１００に対して、検査用信号印加手段２０により検査用信号を印加するとともに、データ信号印加手段３０により駆動レベル信号を印加している状態を示している。換言すれば、全てのゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに検査用信号が印加されているとともに、全てのデータ線３ａ，３ｂに駆動レベル信号が印加されている。
【００４５】
ここで、マトリクス構造１００のＴＦＴ２及び液晶画素１などが正常であり欠陥がない場合、検査用信号及び駆動レベル信号により、各液晶画素１は図４に示すように中間調の「灰」色表示となる。
【００４６】
一方、短絡欠陥１１１ａがある場合、その短絡欠陥１１１ａを含むＴＦＴ２において、最大レベルの画像信号である駆動レベル信号がリークしてしまう。したがって、短絡欠陥１１１ａを含むＴＦＴ２では、正常なＴＦＴ２よりも大きな電流を液晶画素１に供給する。これにより短絡欠陥１１１ａを含むＴＦＴ２で駆動制御される液晶画素１は、図４に示すように最大状態の「黒」表示又は「黒」表示に近い状態となる。
【００４７】
また、開放欠陥１１１ｂがある場合、その開放欠陥１１１ｂを含むＴＦＴ２において、最大レベルの画像信号である駆動レベル信号の伝達が阻害される。したがって、開放欠陥１１１ｂを含むＴＦＴ２では、正常なＴＦＴ２よりも小さな電流を液晶画素１に供給する。これにより開放欠陥１１１ｂを含むＴＦＴ２で駆動制御される液晶画素１は、図４に示すように最小状態の「白」表示又は「白」表示に近い状態となる。
【００４８】
そこで、マトリクス構造１００に対して検査用信号及び駆動レベル信号を印加してそのときのマトリクス構造１００の表示状態を検出することにより、ＴＦＴ２に短絡欠陥１１１ａ又は開放欠陥１１１ｂなどの特性異常があるか否かを検査することができる。すなわち、上記表示状態の検出において、全ての液晶画素１が所定の灰色表示であれば、そのマトリクス構造１００は欠陥がないと判断することができる。一方、上記表示状態の検出において、「黒」表示又は「黒に近い灰色」表示の液晶画素１がある場合、その液晶画素１を駆動制御するＴＦＴ２にＯＦＦリーク不良をなす短絡欠陥１１１ａがあると判断することができる。また、上記表示状態の検出において、「白」表示又は「白に近い灰色」表示の液晶画素１がある場合、その液晶画素１を駆動制御するＴＦＴ２にＯＮ不足不良をなす開放欠陥１１１ｂがあると判断することができる。
【００４９】
これらにより、本実施形態のマトリクス構造の検査装置及び検査方法によれば、ＴＦＴ２の特性不良等について、簡便に且つ正確に検査することができる。また、本実施形態によれば、検査用信号の周期Ｔが走査信号の周期Ｔと同一であるので、従来の検査装置及び方法に比べて、検査時間を短縮することができる。また、本実施形態によれば、通常の駆動状態に近い状態で検査することができるので、ＴＦＴ２の特性不良などに起因する点状の欠陥を高精度に且つ低コストで検出することができる。
【００５０】
また、本実施形態において、検査用信号のパルス幅ｄ２を複数の幅にしてもよい。例えば、検査用信号は、パルス幅ｄ２として、液晶画素１を中間調にする第１の幅と、第１の幅よりも僅かに大きい第２の幅と、第１の幅よりも僅かに小さい第３の幅とを有するものとする。すなわち、検査用信号は、あるタイミングではパルス幅ｄ２が第１の幅となり、他のタイミングではパルス幅ｄ２が第２の幅となり、さらに他のタイミングではパルス幅ｄ２が第３の幅となることとしてもよい。そして、各パルス幅に対応する液晶画素１の表示状態を第１，第２，第３状態とする。第１，第２，第３状態が所定の状態となれば、ＴＦＴ２などは正常であり、そうでない場合は不良と判断することができる。これらにより、ＴＦＴ２の特性不良などを、より高精度に検出することができる。
【００５１】
また、本実施形態においては、検査用信号のパルス幅ｄ２が変化するものとしてもよい。例えば検査用信号のパルス幅ｄ２は、液晶画素１を中間調にする幅を含む範囲で変化するものとする。その変化させたときの液晶画素１の表示状態を観察する。そして液晶画素１の表示状態が所定状態であれば、ＴＦＴ２などは正常であり、そうでない場合は不良があると判断することができる。これらにより、ＴＦＴ２の特性不良などを、より高精度に検出することができる。
【００５２】
図５及び図６は、本実施形態に係るマトリクス構造の検査装置についての他の構成例を示す回路図である。図５及び図６において、図１の構成要素と同一のものには同一符号を付けている。図５に示すマトリクス構造の検査装置における図１に示す検査装置との相違点は、検査用信号印加手段２０の出力プローブ２１が共通プローブ２１ａを有している点である。
【００５３】
共通プローブ２１ａは、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅの複数の電極１６に同時に接触可能な棒状の電極を有している。検査用信号印加手段２０は、共通プローブ２１ａに検査用信号を出力する。これにより、共通プローブ２１ａを介して複数のゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに同一の検査用信号を印加することができる。したがって、本マトリクス構造の検査装置によれば、複数の電極１６にそれぞれ出力プローブ２１を接触させるよりも、簡便に、複数の電極１６に共通プローブ２１ａを接触させることができる。そこで、本マトリクス構造の検査装置は、マトリクス構造１００の検査をより容易化することができる。
【００５４】
図６に示すマトリクス構造の検査装置における図５に示す検査装置との相違点は、検査用信号印加手段２０における共通プローブ２１ｂがゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅの複数の電極１６に対して容量結合するものである点である。すなわち、検査時において共通プローブ２１ｂと複数の電極１６とは、接触させずに、所定の隙間をもって配置される。共通プローブ２１ｂには、交流又は脈流の検査用信号が印加される。その検査用信号は、容量結合により、共通プローブ２１ｂから複数の電極１６に伝送される。そこで、本マトリクス構造の検査装置は、共通プローブ２１ｂが電極１６に接触する必要がないので、検査による電極１６などの損傷を回避することができるとともに、より簡便かつ信頼性高く検査用信号を複数の電極１６に印加することができる。
【００５５】
図７は、本実施形態に係るマトリクス構造の検査装置についての変形例を示す回路図である。なお、図７において図１に示す構成要素と同一のものには同一符号を付けている。本変形例のマトリクス構造の検査装置では、図１から図６に示す上記実施形態の構成に加えて、撮像手段２０１、パターン認識手段２０２、同期化手段２０３及び制御手段２０４を有している。
【００５６】
撮像手段２０１は、例えばＣＣＤカメラなどで構成する。そして、撮像手段２０１の被写体はマトリクス構造１００の表示領域とする。本構成例によれば、マトリクス構造１００において点状の欠陥が、例えば灰色の領域における「黒」点又は「白」点の画像パターンとして表示される。そこで、撮像手段２０１の感度及び解像度などを上げることなく、高精度に点状の欠陥などを検出することができる。
【００５７】
パターン認識手段２０２は、撮像手段２０１が入力した画像について、例えば点状のパターンがあるか否かについてパターン認識するものである。したがって、本変形例によれば、撮像手段２０１の入力画像全体についての外乱光などのノイズなどがあっても、誤検出を低減でき、高精度に点状の欠陥を検出することができる。
【００５８】
同期化手段２０３は、検査用信号印加手段２０による信号の印加のタイミングと、撮像手段２０１が画像を検出するタイミングとを同期させるものである。制御手段２０４は、本マトリクス構造の検査装置全体の動作を制御するものである。本変形例によれば、同期化手段２０３による同期タイミングに非同期な外乱光などのノイズを除去することができる。したがって、より高精度に点状の欠陥などを検出することができる。
【００５９】
（製造方法）
次に、図４を参照して、本発明の実施形態に係るマトリクス構造の製造方法について説明する。本マトリクス構造の製造方法は、図４に示すマトリクス構造１００のようなマトリクス構造を製造するための方法である。そして、一旦、マトリクス構造１００を製造して、そのマトリクス構造１００に対して、上記実施形態のマトリクス構造の検査装置又は検査方法を用いて検査する。
【００６０】
この検査においてマトリクス構造１００の一部に欠陥にあることを検出した場合、その欠陥について修正して、マトリクス構造１００全体を正常な構造にする。これにより、マトリクス構造１００についての製造が完了する。例えば、図４に示すように、マトリクス構造１００におけるデータ線３ａとゲート線４ｃとの交差部位近傍のＴＦＴ２に短絡欠陥１１１ａがあることを検出した場合、そのＴＦＴ２を予め予備としてマトリクス構造１００内に形成してある正常なＴＦＴに置き換える。また、正常なＴＦＴに置き換えるかわりに、短絡欠陥１１１ａのあるＴＦＴ２を正常なＴＦＴに修復することとしてもよい。また短絡欠陥１１１ａのあるＴＦＴ２の近傍に正常なＴＦＴを別途形成してもよい。マトリクス構造１００におけるデータ線３ｂとゲート線４ｄとの交差部位近傍のＴＦＴ２に開放欠陥１１１ｂがある場合も、上記短絡欠陥１１１ａの場合と同様にして修復することができる。
【００６１】
これらにより、本実施形態のマトリクス構造の製造方法によれば、高品位なマトリクス構造を安価に且つ迅速に提供することができる。例えば、大画面の液晶表示装置を安価に且つ迅速に提供することができる。
【００６２】
（応用例）
図８は、本実施形態の応用例に係る液晶表示装置の要部を示す平面図である。この液晶表示装置の要部は、上記本実施形態に係るマトリクス構造の検査方法及びマトリク構造の検査装置で欠陥検査されるマトリクス構造を有してなるものである。なお、図８において図１に示す構成要素と同一のものには同一符号を付けている。
【００６３】
本液晶表示装置の要部は、マトリクス構造１００に相当する構成をなすＴＦＴアレイ基板７を有する。そして、図８に示すように、ＴＦＴアレイ基板７上に、インジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜からなる複数の画素電極１ａ（輪郭を破線で示す）がマトリクス状に配置されており、画素電極１ａの紙面縦方向に延びる辺に沿ってデータ線３（輪郭を２点鎖線で示す）が設けられ、紙面横方向に延びる辺に沿ってゲート線（走査線）４および容量線６（ともに輪郭を実線で示す）が設けられている。
【００６４】
本液晶表示装置の要部において、ゲート線４は、複数のデータ線３に交差する主ゲート線４Ａと、該主ゲート線４Ａから分岐して延びた分岐ゲート線４Ｂとを備え、ポリシリコン膜からなる半導体層（第１の容量電極）８（輪郭を１点鎖線で示す）には、分岐ゲート線４Ｂおよび主ゲート線４Ａに交差するＬ字状部８ａが形成されている。すなわち、このＬ字状部８ａは、主ゲート線４Ａおよび分岐ゲート線４Ｂと交差して、２つのチャネル領域を形成している。
【００６５】
半導体層８のＬ字状部８ａの両端にコンタクトホール９，１０が形成され、一方のコンタクトホール９はデータ線３と半導体層８のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール１０はドレイン電極１１（輪郭を２点鎖線で示す）と半導体層８のドレイン領域とを電気的に接続するドレインコンタクトホールとなっている。すなわち、ソースコンタクトホール９とドレインコンタクトホール１０とは、ゲート線４を挟んで互いに反対側に配設されている。また、ドレイン電極１１上のドレインコンタクトホール１０が設けられた側と反対側の端部には、ドレイン電極１１と画素電極１ａとを電気的に接続するための画素コンタクトホール１２が形成されている。
【００６６】
本液晶表示装置の要部におけるＴＦＴ２は、半導体層８のＬ字状部８ａで主ゲート線４Ａおよび分岐ゲート線４Ｂに交差しており、半導体層８とゲート線４が２回交差していることになるため、１つの半導体層上に２つのゲートを有するＴＦＴ、いわゆるデュアルゲート型ＴＦＴを構成する。また、容量線６はゲート線４に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部６ａがデータ線３に沿って紙面縦方向に延びている。そこで、ともにデータ線３に沿った半導体層８と容量線６とによって蓄積容量５が形成されている。なお、本実施形態では、分岐ゲート線４Ｂの半分を、データ線３の幅を拡げた幅広部３Ａで覆うことにより、この部分のチャネル領域に光が入ることを抑制している。
【００６７】
図９は、ＴＦＴアレイ基板７の断面構造を示す図である。図９に示すように、ＴＦＴアレイ基板７はガラス基板４１を支持基板として内面上に下地絶縁膜４２を介してＴＦＴ２が形成されている。該ＴＦＴ２は、ゲート線４、該ゲート線４からの電界によりチャネルが形成される半導体層８のチャネル領域５０、ゲート線４と半導体層８とを絶縁する絶縁薄膜であるゲート絶縁膜４４、データ線３、半導体層８のソース領域４９及びドレイン領域５１を備えている。
【００６８】
また、ゲート線４及びゲート絶縁膜４４上を含むガラス基板４１上には、ソース領域４９へ通じるソースコンタクトホール９及びドレイン領域５１へ通じるドレインコンタクトホール１０がそれぞれ形成された第１層間絶縁層５２が形成されている。つまり、データ線３は、第１層間絶縁層５２を貫通するソースコンタクトホール９を介してソース領域４９に電気的に接続されている。さらに、データ線３及び第１層間絶縁層５１上には、ドレイン領域５１へ通じるドレインコンタクトホール１０が形成された第２層間絶縁層５３が形成されている。つまり、ドレイン領域５１は、第１層間絶縁層５２及び第２層間絶縁層５３を貫通するドレインコンタクトホール１０を介してドレイン電極１１及び画素電極１ａに電気的に接続されている。また、第２層間絶縁層５３及び画素電極１ａ上には、ラビング処理により一定のラビング方向Ｙに配向処理が施された配向膜５４が設けられている。この配向膜５４は、ポリイミド系の高分子樹脂からなる水平配向膜である。
【００６９】
なお、上記幅広部（遮光層）３Ａ及び容量線（遮光層）６は、各画素の表示領域以外の領域を遮光するいわゆるブラックマトリクスとして機能する。すなわち、幅広部３Ａ及び容量線６は、ディスクリネーション部を隠す機能に加え、対向基板１５の側からの入射光がＴＦＴ２の半導体層８におけるチャネル領域５０、ソース領域４９及びドレイン領域５１等に侵入することを防止すると共に、コントラスト比の向上、カラーフィルタ色材の混色防止等の機能を有している。
【００７０】
本液晶表示装置の要部では、幅広部３Ａ及び容量線６と画素電極１ａとの重なり部（図８中のハッチング部分）が、画素電極１ａの周縁部分のうちラビング方向Ｙの逆方向側の周縁部分（ディスクリネーションが大きい領域）と重なる領域がラビング方向Ｙの順方向側の周縁部分（ディスクリネーションが小さい領域）よりも広く形成されている。すなわち、重なり部ａより重なり部ｂの幅が広いとともに、重なり部ｄより重なり部ｃの幅が広く設定され、重なり部が左右及び上下で非対称になっている。なお、これらの重なり部ａ，ｂ，ｃ，ｄの幅は、その部分で生じるディスクリネーションの範囲に応じて決定される。
【００７１】
図１０はＴＦＴアレイ基板７を有してなる液晶表示装置４０の全体構成を示す平面図である。すなわち、図１０は本実施形態の応用例に係る液晶表示装置４０の全体構成を示している。図１１は図１０に示す液晶表示装置４０の断面図である。液晶表示装置４０は、ＴＦＴアレイ基板７と対向基板１５とで液晶層１１６を挟持した構成を有している。
【００７２】
図１０および図１１において、ＴＦＴアレイ基板７の上には、シール材２８がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜２９が設けられている。シール材２８の外側の領域には、データ線駆動回路１３０および外部回路接続端子３１がＴＦＴアレイ基板７の一辺に沿って設けられており、ゲート線駆動回路３２がこの一辺に隣接する２辺に沿って設けられている。ゲート線４に供給される走査信号遅延が問題にならないのならば、ゲート線駆動回路３２は片側だけでも良いことは言うまでもない。また、データ線駆動回路１３０を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線３は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線３は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線３を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、ＴＦＴアレイ基板７の残る一辺には、画像表示領域の両側に設けられたゲート線駆動回路３２間をつなぐための複数の配線３３が設けられている。また、内側に対向電極が形成された対向基板１５のコーナー部の少なくとも１箇所には、ＴＦＴアレイ基板７と対向基板１５との間で電気的導通をとるための導通材３４が設けられている。そして、シール材２８とほぼ同じ輪郭を持つ対向基板１５が該シール材２８によりＴＦＴアレイ基板７に固着されている。
【００７３】
本液晶表示装置４０では、幅広部３Ａ及び容量線６と画素電極１ａとの重なり部において、画素電極１ａの周縁部分のうちラビング方向Ｙの逆方向側の周縁部分と重なる領域がラビング方向Ｙの順方向側と重なる領域よりも広く形成されているので、ラビング方向で決まるディスクリネーションの大きさに応じて適切な大きさのブラックマトリクス（重なり部）が配置されて、開口部からディスクリネーションが出ることを防ぐことができるとともに、ディスクリネーションが小さい部分において必要以上に遮光しないことにより開口率を向上させることができる。
【００７４】
なお、上記液晶表示装置４０では、遮光層としてデータ線３の一部である幅広部３Ａ及び容量線６を用いたが、これらとは別に遮光層を設けても構わない。例えば、対向基板１５の内側にブラックマトリクスを形成してもよい。但し、本液晶表示装置４０のようにデータ線３の幅広部３Ａ及び容量線６をブラックマトリクスとしても機能させれば、別個にブラックマトリクスとなる遮光層を対向基板１５等に設ける必要が無く、構造の簡略化及び製造工程の削減を図ることができる。
【００７５】
さらに、液晶表示装置４０の構成要素であるＴＦＴアレイ基板７の製造工程では、本発明の実施形態に係るマトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法を用いている。これにより、ＴＦＴ２の特性不良などが高精度に且つ低コストで検出されており、その不良を回避又は修正した液晶表示装置４０を製造することができる。したがって、本応用例によれば、高品位且つ低価格の液晶表示装置４０を提供することができる。
【００７６】
（電子機器）
次に上記応用例の液晶表示装置４０を構成要素とする他の電子機器について説明する。
図１２（ａ）は、携帯電話の一例を示した斜視図である。図１２（ａ）において、符号５００は携帯電話本体を示し、符号５０１は上記応用例の液晶表示装置４０を有してなる表示部を示している。図１２（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図１２（ｂ）において、符号６００は時計本体を示し、符号６０１は上記応用例の液晶表示装置４０を有してなる表示部を示している。図１２（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１２（ｃ）において、符号７００は情報処理装置、符号７０１はキーボードなどの入力部、符号７０２は上記応用例の液晶表示装置４０を有してなる表示部、符号７０３は情報処理装置本体を示している。
【００７７】
図１２に示す電子機器は、上記応用例の液晶表示装置４０を有しているので、信頼性が高く、高性能であり、かつ低コストで製造できる電子機器となることができる。
【００７８】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。
【００７９】
例えば、上記実施形態では、マトリクス構造の一例として液晶表示装置に用いられるものを挙げて説明したが、本発明はこれに限定されるものではなく、マトリクス構造を有する各種装置に適用することができる。すなわち、本発明に係るマトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法の適用対象は、有機エレクトロルミネッセンス表示装置、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などからなるメモリ集積回路又は撮像素子集積回路などのマトリクス構造が挙げられる。
【００８０】
また、上記実施形態ではノーマリホワイト型の液晶表示装置について説明したが、ノーマリブラック型の表示装置にも本発明を適用することができる。また、上記実施形態では検査用信号として矩形波を挙げているが、矩形波以外の波形（例えば三角波、ノコギリ波、サイン波など）を検査用信号に適用してもよい。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施形態に係るマトリクス構造の検査装置を示す回路図である。
【図２】同上の検査装置が出力する検査用信号の一例を示す波形図である。
【図３】ＴＦＴの動作特性例を示す図である。
【図４】同上の検査装置によりマトリクス構造を検査している状態を示す図である。
【図５】本発明の実施形態に係るマトリクス構造の検査装置の別例の回路図である。
【図６】本発明の実施形態に係るマトリクス構造の検査装置の別例の回路図である。
【図７】本実施形態に係るマトリクス構造の検査装置の変形例を示す回路図である。
【図８】同上の検査装置で検査されるマトリクス構造例を示す平面図である。
【図９】同上のマトリクス構造例の断面図である。
【図１０】同上のマトリクス構造例を有してなる液晶表示装置を示す平面図である。
【図１１】同上の液晶表示装置の断面図である。
【図１２】本発明の実施形態に係る電子機器の一例を示す図である。
【符号の説明】
【００８２】
１…液晶画素、１ａ…画素電極、１ｂ…対向電極、２…ＴＦＴ、３ａ，３ｂ…データ線、４ａ，４ｂ，４ｃ，４ｄ，４ｅ…ゲート線（走査線）、５…補助容量、１６，１７…電極、２０…検査用信号印加手段、３０…データ信号印加手段、１００…マトリクス構造、１１１ａ…短絡欠陥、１１１ｂ…開放欠陥、ｄ１，ｄ２…パルス幅、Ｌ…ハイレベル、Ｔ…周期
【図１】
2006259486.tif 000003
【図２】
2006259486.tif 000004
【図３】
2006259486.tif 000005
【図４】
2006259486.tif 000006
【図５】
2006259486.tif 000007
【図６】
2006259486.tif 000008
【図７】
2006259486.tif 000009
【図８】
2006259486.tif 000010
【図９】
2006259486.tif 000011
【図１０】
2006259486.tif 000012
【図１１】
2006259486.tif 000013
【図１２】
2006259486.tif 000014