(57)【要約】【課題】  同一形状で異なるバージョンの半導体集積回路を表示装置やフレキシブルプリント配線板に実装後に電気的に容易かつ正確にバージョン数を判別する。【解決】 半導体集積回路１０にダミー端子１１ｂ〜１１ｅを設けて、そのバンプ１２ｂ〜１２ｅの有無をバージョン数により設定する。このバージョン数はバンプの有無による２Ｎ通りの２進数値として表される。ＬＣＤ基板２０にダミー端子２１ｂ〜２１ｅを設けて、ダミー端子１１ｂ、１１ｃ、１１ｅはそれぞれバンプ１２ｂ、１２ｃ、１２ｅをそれぞれ介して各電極端子２１ｂ、２１ｃ、２１ｅとそれぞれ接続可能とし、バンプ１２ｄがないダミー端子１１ｄは非接続状態となる。ダミー端子２１ｂ〜２１ｅをグランド側に接続し、ダミー端子１１ｂ〜１１ｅをプルアップして、バージョン検出回路１３にて各ダミー端子の各電位をそれぞれ検出する。【選択図】  図１
2006319289.tif 000002
【特許請求の範囲】
【請求項１】
本来の機能を有する信号端子の他にＮ個（Ｎは自然数）のダミー端子が設けられ、少なくともバージョン数を含む情報に応じて該Ｎ個のダミー端子のそれぞれにバンプを設けるかどうかが設定されており、各バンプの有無によって表される２のＮ乗通りの２進数の値の一つによって該少なくともバージョン数を含む情報を判別可能としている半導体集積回路。
【請求項２】
前記少なくともバージョン数を含む情報は、該バージョン数、メーカ名、生産工場名、生産時期、ロットナンバー、消費電力、動作速度および検査成績のうちの少なくとも該バージョン数を含む請求項１に記載の半導体集積回路。
【請求項３】
前記Ｎ個のダミー端子が全てプルアップまたはプルダウンされ、該Ｎ個のダミー端子が全てプルアップされている場合には、該Ｎ個のダミー端子の各電位をそれぞれ検出可能とする電位検出回路が設けられている請求項１に記載の半導体集積回路。
【請求項４】
前記電位検出回路は、検出した各電位データを記憶するデータ記憶手段を有する請求項３に記載の半導体集積回路。
【請求項５】
請求項１〜３のいずれかに記載の半導体集積回路を製造する半導体集積回路の製造方法であって、ウェハ工程後のバンプ作製時に、マスク処理によって前記各バンプの有無を設定する工程を有する半導体集積回路の製造方法。
【請求項６】
請求項１〜４のいずれかに記載の半導体集積回路が基板上に実装された表示素子であって、
該基板上に、該半導体集積回路からの信号が供給される本来の信号端子の他に、該半導体集積回路側のＮ個のダミー端子に対応する位置に該基板側のＮ個のダミー端子が設けられ、
前記各バンプがそれぞれ設けられた該半導体集積回路側の各ダミー端子は、該基板側の各ダミー端子に該各バンプを介して電気的にそれぞれ接続状態とされ、該バンプが設けられていない該半導体集積回路側の各ダミー端子は該基板側の各ダミー端子に電気的にそれぞれ非接続状態とされている表示素子。
【請求項７】
前記半導体集積回路側のＮ個のダミー電極端子が全てプルアップされている場合には、前記基板側のＮ個のダミー端子は全てプルダウンされている請求項６に記載の表示素子。
【請求項８】
前記半導体集積回路側のＮ個のダミー電極端子が全てプルダウンされている場合には、前記基板側のＮ個のダミー端子は全てプルアップされており、該基板側のＮ個のダミー端子の各電位をそれぞれ検出可能とする電位検出回路が該基板上に設けられている請求項６に記載の表示素子。
【請求項９】
前記電位検出回路は、検出した各電位データを記憶するデータ記憶手段を有する請求項８に記載の表示素子。
【請求項１０】
前記基板は透明材料で構成されており、該基板外側から前記バンプの有無を観察可能とされている請求項６〜９のいずれかに記載の表示素子。
【請求項１１】
請求項１〜４のいずれかに記載の半導体集積回路が実装された配線板であって、
該半導体集積回路からの信号が供給される本来の信号端子の他に、該半導体集積回路側のＮ個のダミー端子に対応する位置に該配線基板側のＮ個のダミー端子が設けられ、
前記各バンプがそれぞれ設けられた該半導体集積回路側の各ダミー端子は、該配線基板側の各ダミー端子に該各バンプを介して電気的にそれぞれ接続状態とされ、該バンプが設けられていない該半導体集積回路側の各ダミー端子は該配線基板側の各ダミー端子に電気的にそれぞれ非接続状態とされている配線板。
【請求項１２】
前記半導体集積回路側のＮ個のダミー電極端子が全てプルアップされている場合には、前記配線基板側のＮ個のダミー端子は全てプルダウンされている請求項１１に記載の配線板。
【請求項１３】
前記半導体集積回路側のＮ個のダミー電極端子が全てプルダウンされている場合には、前記配線基板側のＮ個のダミー端子は全てプルアップされており、該配線基板側のＮ個のダミー端子の各電位をそれぞれ検出可能とする電位検出回路が該配線基板側に設けられている請求項１１に記載の配線板。
【請求項１４】
前記電位検出回路は、検出した各電位データを記憶するデータ記憶手段を有する請求項１３に記載の配線板。
【請求項１５】
該請求項１０に記載の表示素子の基板外側から前記各バンプの有無を光学的に検出可能とするバンプ検出部によって該各バンプの有無を検出することにより、前記半導体集積回路の少なくともバージョン数を含む情報を判別する半導体集積回路の情報判別方法。
【請求項１６】
請求項６〜１０のいずれかに記載の表示素子に対して半導体集積回路の少なくともバージョン数を含む情報を判別する半導体集積回路の情報判別方法であって、前記半導体集積回路側のＮ個のダミー端子の各電位または、前記基板側のＮ個のダミー端子の各電位をそれぞれ検出することによって該半導体集積回路の少なくともバージョン数を含む情報を判別する半導体集積回路の情報判別方法。
【請求項１７】
請求項１１〜１４のいずれかに記載の配線板に対して半導体集積回路の少なくともバージョン数を含む情報を判別する半導体集積回路の情報判別方法であって、前記半導体集積回路側のＮ個のダミー端子の各電位または、前記配線基板側のＮ個のダミー端子の各電位をそれぞれ検出することによって該半導体集積回路の少なくともバージョン数を含む情報を判別する半導体集積回路の情報判別方法。
【請求項１８】
前記検出された各電位のデータをデータ記憶手段に記憶させておき、必要時に、コンピュータ制御手段から該データ記憶手段内のデータを読み取って所定形態で報知する請求項１５〜１７のいずれかに記載の半導体集積回路の情報判別方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくともバージョン数を含む回路情報の判別が可能な半導体集積回路、その製造方法、この半導体集積回路がＬＣＤ基板上に実装された液晶表示素子などの表示素子、この半導体集積回路が配線基板上に実装されたフレキシブルプリント配線板などの配線板、この半導体集積回路の少なくともバージョン数を含む情報を判別する半導体集積回路の情報判別方法に関する。
【背景技術】
【０００２】
この種の半導体集積回路として、最近のＬＳＩ（大規模集積回路）は、内部回路が複雑になってきている。このため、開発完了当初のバージョン（版数）では微細な回路機能上の不都合が存在する場合があり、その後、バージョンアップを繰り返すことによって、当初存在していた回路機能上の不都合を修正するという傾向にある。
【０００３】
このようなＬＳＩのバージョンアップは、通常、ＬＳＩの外観からは判別不能な内部回路のものであり、電気回路的にも判別が困難なものが多い。このように、同一形状で異なるバージョンのＬＳＩが作製されることになる。
【０００４】
液晶表示素子などの表示素子やフレキシブルプリント配線板においては、ドライバＬＳＩが基板上にＣＯＧ（チップ・オン・グラス）実装されている。実装前のドライバは、梱包ケースにバージョンが記載されているため、ケースの表示内容を確認することによって、同一機種で同一形状のＬＳＩのバージョンを確認することが可能であるが、液晶表示素子などのデバイスの製造側では、ＬＳＩの実装後に同一機種で同一形状のＬＳＩのバージョンを区別する必要があり、このバージョンの区別作業は、非常に困難な作業であった。このドライバＬＳＩとして、同一形状で異なるバージョンのものが含まれていると、表示素子やフレキシブルプリント配線板に実装された状態では、視覚的にも、電気的にも、バージョンを明確に判別することが容易ではない。デバイスの製造側でＬＳＩのバージョンを確認できる手法として、次の特許文献１〜３が提案されている。
【０００５】
特許文献１には、液晶駆動用半導体素子の１コーナー部にダミーバンプを設け、これを液晶表示パネルにおける液晶駆動用半導体素子の実装裏面側から視認可能とし、導電粒子の潰れ具合や圧着ツールの平行状態を確認可能としたものが開示されている。
【０００６】
また、特許文献２には、配線によりパッドと接続された複数のヒューズを半導体チップに設けて、レーザ光線を照射して任意のヒューズを焼き切り、各ヒューズが断線しているか否かによる２進数のコードによって、半導体チップの生産工場や生産時期、消費電力や動作速度などの各種情報を設定可能とした半導体装置が開示されている。この半導体装置において、情報読み出しは、テスタなどを用いてパッド間の抵抗値を測定し、ヒューズが断線しているか否かにより、これに対応した当該コードを読み出すことによって、半導体チップの生産工場や生産時期、消費電力や動作速度などの各種情報の読み出しが行われている。
【０００７】
さらに、特許文献３には、半導体チップの封止前の工程で、製造ロットナンバーやメーカー名、検査成績などの各種情報のバーコードを半導体チップに印刷したり、その各種情報を示すテープなどを貼り付けたりする情報表示方法が開示されている。この情報表示方法では、半導体デバイスの表面に刻印された各種情報が焼却されたり、製造元などに保管された記録が廃却されたりしても、半導体デバイスを開封してバーコードやテープを読み取ることにより、製造ロットナンバーやメーカー名、検査成績などの各種情報を読み取ることができる。
【特許文献１】特開平１１−２４０９９号公報
【特許文献２】特開平８−７８２９７号公報
【特許文献３】特開平６−１９６５７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記特許文献１の液晶表示装置では、表示パネルにおける駆動用半導体素子裏面側から視認可能なダミーバンプが設けられているものの、このダミーバンプは導電粒子の潰れ具合や圧着ツールの平行状態を確認するためのものであり、半導体集積回路のバージョンを判別するためのものではなく、導電粒子の潰れ具合確認用のダミーバンプにより目視にてバージョンを判別するのは困難である。
【０００９】
上記特許文献２の半導体装置では、半導体装置のチップ生産工場や生産時期、消費電力や動作速度などの各種情報をヒューズの断線状態により設定したものであるが、これは半導体集積回路のバージョンを判別するためのものではなく、微細なヒューズに断線などの欠陥があると情報が異なってしまう。
【００１０】
上記特許文献３の半導体チップの表面における情報表示方法では、半導体チップのモールド樹脂内などに、製造ロットナンバーやメーカー名、検査成績などの各種情報をバーコード印刷やテープ貼り付けなどにより表示するものであるが、これは半導体集積回路のバージョンを判別するためのものではなく、半導体デバイスを開封して半導体チップのバーコードやテープを読み取る必要がある。
【００１１】
本発明は、上記従来の問題を解決するもので、同一形状で異なるバージョンの半導体集積回路であっても、半導体集積回路実装後に電気的または視覚的に容易かつ正確煮少なくともバージョン数を判別できる半導体集積回路、その製造方法、その半導体集積回路が基板上に実装された表示素子およびフレキシブルプリント配線板などの配線板、並びにこの半導体集積回路のバージョン判別方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の半導体集積回路は、本来の機能を有する信号端子の他にＮ個（Ｎは自然数）のダミー端子が設けられ、少なくともバージョン数を含む情報に応じて該Ｎ個のダミー端子のそれぞれにバンプを設けるかどうかが設定されており、各バンプの有無によって表される２のＮ乗通りの２進数の値の一つによって該少なくともバージョン数を含む情報を判別可能としており、そのことにより上記目的が達成される。
【００１３】
また、好ましくは、本発明の半導体集積回路における少なくともバージョン数を含む情報は、該バージョン数、メーカ名、生産工場名、生産時期、ロットナンバー、消費電力、動作速度および検査成績のうちの少なくとも該バージョン数を含んでいる。
【００１４】
さらに、好ましくは、本発明の半導体集積回路において、前記Ｎ個のダミー端子が全てプルアップまたはプルダウンされ、該Ｎ個のダミー端子が全てプルアップされている場合には、該Ｎ個のダミー端子の各電位をそれぞれ検出可能とする電位検出回路が設けられている。
【００１５】
さらに、好ましくは、本発明の半導体集積回路における電位検出回路は、検出した各電位データを記憶するデータ記憶手段を有する。
【００１６】
本発明の半導体集積回路の製造方法は、本発明の上記半導体集積回路を製造する半導体集積回路の製造方法であって、ウェハ工程後のバンプ作製時に、マスク処理によって前記各バンプの有無を設定する工程を有しており、そのことにより上記目的が達成される。
【００１７】
本発明の表示素子は、本発明の上記半導体集積回路が基板上に実装された表示素子であって、該基板上に、該半導体集積回路からの信号が供給される本来の信号端子の他に、該半導体集積回路側のＮ個のダミー端子に対応する位置に該基板側のＮ個のダミー端子が設けられ、前記各バンプがそれぞれ設けられた該半導体集積回路側の各ダミー端子は、該基板側の各ダミー端子に該各バンプを介して電気的にそれぞれ接続状態とされ、該バンプが設けられていない該半導体集積回路側の各ダミー端子は該基板側の各ダミー端子に電気的にそれぞれ非接続状態とされているものであり、そのことにより上記目的が達成される。
【００１８】
また、好ましくは、本発明の表示素子における導体集積回路側のＮ個のダミー電極端子が全てプルアップされている場合には、前記基板側のＮ個のダミー端子は全てプルダウンされている。
【００１９】
さらに、好ましくは、本発明の表示素子における半導体集積回路側のＮ個のダミー端子が全てプルダウンされている場合には、前記基板側のＮ個のダミー端子は全てプルアップされており、該基板側のＮ個のダミー端子の各電位をそれぞれ検出可能とする電位検出回路が該基板側に設けられている。
【００２０】
さらに、好ましくは、本発明の表示素子における電位検出回路は、検出した各電位データを記憶するデータ記憶手段を有する。
【００２１】
さらに、好ましくは、本発明の表示素子における基板は透明材料で構成されており、該基板外側から前記バンプの有無を観察可能とされている。
【００２２】
本発明の配線板は、本発明の上記半導体集積回路が実装された配線板であって、該半導体集積回路からの信号が供給される本来の信号端子の他に、該半導体集積回路側のＮ個のダミー端子に対応する位置に該配線基板側のＮ個のダミー端子が設けられ、前記各バンプがそれぞれ設けられた該半導体集積回路側の各ダミー端子は、該配線基板側の各ダミー端子に該バンプを介して電気的にそれぞれ接続状態とされ、該バンプが設けられていない該半導体集積回路側の各ダミー端子は該配線基板側の各ダミー端子に電気的にそれぞれ非接続状態とされており、そのことにより上記目的が達成される。
【００２３】
また、好ましくは、本発明の配線板において、前記半導体集積回路側のＮ個のダミー電極端子が全てプルアップされている場合には、前記配線基板側のＮ個のダミー端子は全てプルダウンされている。
【００２４】
さらに、好ましくは、本発明の配線板において、前記半導体集積回路側のＮ個のダミー電極端子が全てプルダウンされている場合には、前記配線基板側のＮ個のダミー端子は全てプルアップされており、該配線基板側のＮ個のダミー端子の各電位をそれぞれ検出可能とする電位検出回路が該配線基板側に設けられている。
【００２５】
さらに、好ましくは、本発明の配線板における電位検出回路は、検出した各電位データを記憶するデータ記憶手段を有する。
【００２６】
本発明の半導体集積回路のバージョン判別方法は、本発明の上記表示素子の基板外側から前記各バンプの有無を光学的に検出可能とするバンプ検出部によって該各バンプの有無を検出することにより、前記半導体集積回路の少なくともバージョン数を含む情報を判別するものであり、そのことにより上記目的が達成される。
【００２７】
本発明の半導体集積回路のバージョン判別方法は、本発明の上記表示素子に対して半導体集積回路の少なくともバージョン数を含む情報を判別する半導体集積回路の情報判別方法であって、前記半導体集積回路側のＮ個のダミー端子の各電位または、前記基板側のＮ個のダミー端子の各電位をそれぞれ検出することによって該半導体集積回路の少なくともバージョン数を含む情報を判別するものであり、そのことにより上記目的が達成される。
【００２８】
本発明の半導体集積回路のバージョン判別方法は、本発明の上記配線板に対して半導体集積回路の少なくともバージョン数を含む情報を判別する半導体集積回路の情報判別方法であって、前記半導体集積回路側のＮ個のダミー端子の各電位または、前記配線基板側のＮ個のダミー端子の各電位をそれぞれ検出することによって該半導体集積回路の少なくともバージョン数を含む情報を判別するものであり、そのことにより上記目的が達成される。
【００２９】
また、好ましくは、本発明の半導体集積回路のバージョン判別方法において、前記検出された各電位のデータをデータ記憶手段に記憶させておき、必要時に、コンピュータ制御手段から該データ記憶手段内のデータを読み取って所定形態（表示部で情報表示したり印字部で情報印字したりする）で報知する。
【００３０】
上記構成により、以下、本発明の作用を説明する。
【００３１】
本発明にあっては、半導体集積回路（ＬＳＩ）にバージョン数を含む情報判別用のＮ個のダミー端子が設けられ、バージョン数を含む情報によってバンプの有無が設定されている。
【００３２】
例えばＬＣＤなどの表示素子の基板上や、フレキシブルプリント配線板などの配線板上に実装されるドライバＬＳＩなどの半導体集積回路（ＬＳＩ）に対して、バージョン数を含む情報判別用にＮ個のダミー端子を設けて、半導体集積回路のバージョン数数を含む情報によって、ダミー端子にバンプを設けるかまたは設けないかを設定する。このバンプの有無によって、２のＮ乗通りの２進数の値の一つを表すことができるため、この値に対応させてバージョン数を含む情報を判別することが可能となる。
【００３３】
半導体集積回路を表示素子や配線板に実装する際には、表示素子や配線板にＮ個のダミー端子を設けて、半導体集積回路に設けられたＮ個のダミー端子のうち、バンプが設けられたものは基板側のダミー端子や配線基板側の各ダミー端子にバンプを介して接続され、バンプが設けられていないものは互いに非接続となる。
【００３４】
バージョン数を検出する場合、各ダミー端子を半導体集積回路内部のグランド側にプルダウンして接続し、表示素子や配線基板側のＮ個の各ダミー端子を高電位（ＶＳＳ）側にプルアップしておいて、その表示素子や配線基板側のＮ個の各ダミー端子の各電位をそれぞれ検出する。この場合、バンプが設けられた箇所ではバンプを介して両ダミー端子が接続されているため表示素子や配線基板側の各ダミー端子が例えば”Ｌ”レベルとなり、バンプが設けられていない箇所では両ダミー端子が互いに非接続状態となるため表示素子や配線基板側のダミー端子が”Ｈ”レベルとなって、バンプが設けられている箇所と、バンプが設けられていない箇所とを電気的にそれぞれ検出することが可能となる。
【００３５】
また、バージョン数を検出する場合、ダミー端子を半導体集積回路内部の高電位（ＶＳＳ）側にプルアップして接続し、表示素子や配線基板側のＮ個の各ダミー端子をグランド側にプルダウンしておいて、その半導体集積回路側のＮ個の各ダミー端子の各電位をそれぞれ検出するようにしてもよい。この場合には、バンプが設けられた箇所ではバンプを介して両ダミー端子が接続されているため半導体集積回路側の各ダミー端子が例えば”Ｌ”レベルとなり、バンプが設けられていない箇所では両ダミー端子が互いに非接続状態となるため半導体集積回路側のダミー端子が”Ｈ”レベルとなって、バンプが設けられている箇所と、バンプが設けられていない箇所とを電気的に検出することが可能となる。
【００３６】
さらに、ＬＣＤパネルなどのように、半導体集積回路が実装される基板がガラスなどの透明材料である場合には、バンプの有無を外観から目視にて確認したり、バンプ検出部により光学的にバンプの有無を検出したりすることによって、バンプが設けられている箇所と、バンプが設けられていない箇所とを電気的に検出して、少なくともバージョン数を容易かつ正確に判別することも可能である。
【００３７】
このようなバンプは、ＬＳＩのウェハ工程後に設けられるため、バンプ形成工程のマスク処理によってこのようなバージョン数判別用のバンプの有無を設定することが可能となる。
【発明の効果】
【００３８】
以上により、本発明によれば、本発明の半導体集積回路を表示素子や配線板に実装した後でも、半導体集積回路の少なくともバージョン数を容易かつ正確に判別することができる。
【００３９】
また、バンプの付加工程は、半導体集積回路のウェハ工程後で行われるため、バンプの有無を調整することは、半導体集積回路内部の回路修正に比べてはるかに容易と考えられる。
【発明を実施するための最良の形態】
【００４０】
以下に、本発明の半導体集積回路を基板上に搭載した本発明の表示素子の実施形態１，２として、液晶表示素子に適用した場合について図面を参照しながら詳細に説明する。
（実施形態１）
図１は、本発明の実施形態１に係る表示素子における要部構成例を示す縦断面図であり、図２は、図１の要部構成例を説明するための回路図である。
【００４１】
図１および図２において、本実施形態１の表示素子１００には、半導体集積回路１０がＬＣＤ基板２０上にＣＯＧ実装されている。
【００４２】
半導体集積回路１０は、本来の機能を有する信号電極端子（以下、信号端子という）１１ａおよび１１ｆの他に、これらの間に、バージョン判別用のＮ個（Ｎは自然数；ここでは４つ）のダミー電極端子（以下、ダミー端子という）１１ｂ、１１ｃ、１１ｄおよび１１ｅが設けられている。これらの４つのダミー端子１１ｂ〜１１ｅはそれぞれ、非接続状態になっても電圧レベルが一定値に固定されるように、内部回路によって電圧源にプルアップまたはプルダウンされている。この事例では、ダミー端子１１ｂ〜１１ｅが所定電圧源にプルアップされている。
【００４３】
また、半導体集積回路１０の信号端子１１ａおよび１１ｆにはそれぞれ、ＬＣＤパネルを構成する透明のＬＣＤ基板２０と接続しやすいように、実装用の不透明の金属バンプ１２ａおよび１２ｆがそれぞれ設けられている。また、ダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅにもそれぞれ、半導体集積回路１０のバージョン数によってバンプを設けるか、または設けないかが設定されており、各ダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅに対するバンプの有無によって表される２のＮ乗通りの２進数の値の一つによって、これに対応する半導体集積回路のバージョン数が表されている。この事例では、ダミー端子１１ｂ、１１ｃおよび１１ｅにそれぞれ各バンプ１２ｂ、１２ｃおよび１２ｅがそれぞれ設けられており、ダミー端子１１ｄにはバンプ１２ｄが設けられていない。このバンプの有無の状態は、半導体集積回路１０のウェハ工程の後でバンプを作製するときに、マスク処理によって調整され得る。
【００４４】
さらに、半導体集積回路１０には、各ダミー端子１１ｂ〜１１ｅの高電圧レベル（”Ｈ”＝”１”）または低電圧（レベル”Ｌ”＝”０”）を内部でデジタル的に読み取り可能な電位検出回路としてのバージョン検出回路１３が設けられており、４つのダミー端子１１ｂ〜１１ｅの各電位の配列を検出するために接続されている。
【００４５】
表示素子のＬＣＤ基板２０上には、半導体集積回路１０からの信号が供給される本来の信号電極端子（以下、信号端子という）２１ａおよび２１ｆの他に、ダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅのそれぞれに対応して、Ｎ個（この事例では４つ）のダミー電極端子（以下、ダミー端子という）２１ｂ、２１ｃ、２１ｄおよび２１ｅがそれぞれ設けられている。これらのダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅは、全て高電圧レベル（”Ｈ”＝”１”）または低電圧レベル（”Ｌ”＝”０”）になるように、グランドまたは高電位（ＶＳＳ）と接続されている。この事例では、ダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅがグランド電位（接地電位）と接続されている。
【００４６】
上記構成により、半導体集積回路１０がＬＣＤ基板２０上に実装されると、半導体集積回路１０に設けられたダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅのうち、ダミー端子１１ｂ、１１ｃおよび１１ｅにはそれぞれ、バンプ１２ｂ、１２ｃおよび１２ｅがそれぞれ設けられているため、ＬＣＤ基板２０上の各ダミー端子２１ｂ、２１ｃおよび２１ｅにそれぞれ各バンプ１２ｂ、１２ｃおよび１２ｅをそれぞれ介して接続される。このとき、ダミー端子１１ｄにはバンプ１２ｄが設けられていないため、半導体集積回路１０のダミー端子１１ｄと、ＬＣＤ基板２０上のダミー端子２１ｄとは非接続状態となっている。
【００４７】
これにより、バンプ１２ｂ、１２ｃおよび１２ｅがそれぞれ設けられた各ダミー端子１１ｂ、１１ｃおよび１１ｅと、バンプ１２ｄが設けられていないダミー端子１１ｄとでは、表示素子１００への電源投入後、半導体集積回路１０内部での電位レベル（高電圧レベル（”Ｈ”＝”１”）または低電圧レベル（”Ｌ”＝”０”））が異なってくる。
【００４８】
このように、半導体集積回路１０が表示素子１００のＬＣＤ基板２０上に実装された状態において、半導体集積回路１０のバージョンを判別する際には、バージョン検出回路１３によって半導体集積回路１０のダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅの電位を検出する。
【００４９】
バージョン検出回路１３では、上記Ｎ個のダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅにおける各バンプ１２ｂ、１２ｃ、１２ｄおよび１２ｅの有無を、２のＮ乗通りの２進数の値の一つとして検知することが可能である。したがって、上記各バンプの有無により、２のＮ乗通りのバージョン数を電気的に判別することが可能となり、半導体集積回路の実装後でもバージョン数を容易かつ正確に検出することができる。
【００５０】
この回路例では、実装により半導体集積回路１０上の各端子と表示素子１００のＬＣＤ基板２０上の各端子との実装が終わった状態で、表示素子１００の電源を入れると、バンプ１２ｂ、１２ｃおよび１２ｅが設けられたダミー端子１１ｂ、１１ｃおよび１１ｅは、”Ｌ”＝”０”レベルとなり、バンプ１２ｄが設けられていないダミー端子１１ｄでは、接地電圧側に接続されたダミー端子２１ｄと非接続であるため、ダミー端子１１ｄは”Ｈ”＝”１”レベルとなる。ここで、ダミー端子１１ｂ側を上位桁と仮定すると、ダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅの電位によって、２進数の４桁の数字”００１０”（１０進数の”２”）を検知することが可能となる。これにより判別可能なバージョン数は、２の４乗＝１６通りである。ここでのバージョン数は、”００１０”で「２」である。
【００５１】
なお、上記実施形態１では、表示素子１００のＮ個のダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅを全てグランドまたは所定の高電位と接続し、半導体集積回路１０のＮ個のダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅの電位が全てプルアップまたはプルダウンして、半導体集積回路１０側に設けられたバージョン検出回路１３によって、ダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅの各電位をそれぞれ検出することによって、半導体集積回路１０のバージョン数を判別するように構成したが、これに限らず、図３に示すような回路構成としてもよい。これを実施形態２で説明する。
（実施形態２）
上記実施形態１では、半導体集積回路１０の４つのダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅが全て所定電位側にプルアップされ、４つのダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅの各電位をそれぞれ検出可能とする電位検出回路としてのバージョン検出回路１３が半導体集積回路１０側に設けられ、ＬＣＤ基板２０側の４つのダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅは全て接地電位側にプルダウンされていたが、本実施形態２では、後述する半導体集積回路１０Ａの４つのダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅが全て接地電位側にプルダウンされ、後述するＬＣＤ基板２０Ａ側の４つのダミー端子子２１ｂ、２１ｃ、２１ｄおよび２１ｅは全て所定電位側にプルアップされており、このＬＣＤ基板２０Ａ側の４つのダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅの各電位をそれぞれ検出可能とする後述の電位検出回路としてのバージョン検出回路２３がＬＣＤ基板２０Ａ上に設けられている場合について説明する。
【００５２】
図３は、本発明の実施形態２に係る表示素子の他の要部構成例を説明するための回路図である。なお、図１の構成部材と同様の作用効果を奏する部材には同一の符号を付して説明する。
【００５３】
図３において、本実施形態２の表示素子２００には、図１と同様に、半導体集積回路１０ＡがＬＣＤ基板２０Ａ上にＣＯＧ実装されている。
【００５４】
半導体集積回路１０Ａには、バンプ１２ｂ、１２ｃおよび１２ｅが設けられたダミー端子１１ｂ、１１ｃおよび１１ｅと、バンプ１２ｄが設けられていないダミー端子１２ｄとがこの順に設けられている。これらのダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅは、全てグランドまたは高電位出力側と接続されている。上記実施形態１と異なるのは、本実施形態２では、ダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅがグランド（接地電圧出力端；０Ｖ）と接続されていることである。
【００５５】
ＬＣＤ基板２０Ａ上には、図２の場合と同様に、ダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅが設けられている。これらのダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅは、内部回路によってプルアップまたはプルダウンされている。上記実施形態１と異なるのは、本実施形態２では、ダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅが所定電圧源にプルアップされていることと、高電圧レベル（”Ｈ”＝”１”）または低電圧レベル”Ｌ”＝”０”）を内部でデジタル的に読み取り可能な電位検出回路としてのバージョン検出回路２３が設けられていることである。このバージョン検出回路２３には、ダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅがそれぞれ接続されている。
【００５６】
このように、半導体集積回路１０Ａが表示素子２００のＬＣＤ基板２０Ａ上に実装された状態で、半導体集積回路１０Ａのバージョン数を判別する際には、バージョン検出回路２３によって表示素子２００のダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅの各電位を検出する。これにより、バージョン検出回路２３においても、上記バンプの有無により、２のＮ乗通りのバージョン数を電気的に判別することが可能となり、半導体集積回路１０Ａの実装後でもバージョン数を容易かつ正確に検出することができる。
【００５７】
上記構成により、半導体集積回路１０Ａ上の各ダミー端子とＬＣＤ基板２０Ａ上の各ダミー端子との実装が終わった状態で、表示素子２００の電源を入れると、バンプ１２ｂ、１２ｃおよび１２ｅを介してダミー端子１１ｂ、１１ｃおよび１１ｅとそれぞれ接続された各ダミー端子２１ｂ、２１ｃおよび２１ｅは”Ｌ”＝”０”レベルとなり、間にバンプ１２ｄがないダミー端子１１ｄとダミー端子２１ｄとは非接続状態で”Ｈ”＝”１”レベルとなっている。ここで、ダミー端子２１ｂ側を上位桁と仮定すると、ダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅの各電位によって、２進数の４桁の数字”００１０”（１０進数の”２”）を検知することが可能となる。これにより判別可能なバージョン数は、２の４乗＝１６通りである。ここでのバージョン数は、”００１０”で「２」である。
【００５８】
以上により、上記実施形態１，２によれば、半導体集積回路１０または１０Ａにダミー端子１１ｂ〜１１ｅを設けて、そのバンプ１２ｂ〜１２ｅの有無をバージョン数により設定する。この回路のバージョン数はバンプの有無による２Ｎ通りの２進数値として表される。表示素子１００または２００のＬＣＤ基板２０または２０Ａにダミー端子２１ｂ〜２１ｅを設けて、ダミー端子１１ｂ、１１ｃ、１１ｅはそれぞれバンプ１２ｂ、１２ｃ、１２ｅをそれぞれ介して各ダミー端子２１ｂ、２１ｃ、２１ｅとそれぞれ接続可能とし、バンプ１２ｄがないダミー端子１１ｄは非接続となる。ダミー端子２１ｂ〜２１ｅをグランドまたは所定電位側に接続し、ダミー端子１１ｂ〜１１ｅをプルアップまたはプルダウンして、バージョン検出回路１３または２３にて各ダミー端子の各電位をそれぞれ検出する。例えばバンプ有りの箇所は”Ｌ”レベル、バンプなしの箇所は”Ｈ”レベルとすれば、各バンプの有無を電気的に所定の情報として検出することができる。よって、同一形状で異なるバージョン数の半導体集積回路１０または１０Ａを表示装置やフレキシブルプリント配線板に実装後に、電気的に容易かつ確実にバージョン数を判別することができる。
【００５９】
なお、上記実施形態１，２では、特に説明しなかったが、ＬＣＤパネルなどの透明な基板では、表示素子２００側からバンプの有無を目視で観察することによって、視覚的に半導体集積回路１０Ａのバージョン数を判別することもできる。
【００６０】
また、上記実施形態１，２において、ダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅの配置位置は、通常の信号端子１１ａおよび１１ｆの間にこの順に並べて配置したが、配線が混雑しない位置であれば他の位置にこの順で配置してもよく、図４に示すように信号端子１１ａとは別の並びで、基板の端縁部の任意の位置に設けてもよい。また逆に、表示素子１００，２００の信号端子の位置は、ダミー端子の位置に合わせて配置することができる。
【００６１】
半導体集積回路１０，１０Ａ上に設けられるダミー端子および、ＬＣＤ基板２０，２０Ａ上に設けられるダミー端子の数Ｎについても、上記実施形態１，２のいように「４」に限らず、半導体集積回路１０，１０Ａのバージョン数に応じて必要な２進数の数値を対応させて設定することができる。
【００６２】
さらに、上記実施形態１，２では、本来の機能を有する信号端子の他に、バージョン判別用のＮ個のダミー端子が設けられ、半導体集積回路のバージョン数によってＮ個のダミー端子にバンプを設けるか、または設けないかが設定されており、各バンプの有無状態によって表される２のＮ乗通りの２進数の値の一つによって、半導体集積回路のバージョン数を表すように構成したが、バージョン数だけではなく、生産工場や生産時期、メーカ名、ロットナンバーなどのトレース情報、消費電力や動作速度、検査成績などのグレード情報などの各種情報についても、各バンプの有無状態によって２進数で表わすことができる。
【００６３】
さらに、上記実施形態１，２では、半導体集積回路１０または１０Ａを液晶表示素子１００のＬＣＤ基板２０または液晶表示素子２００のＬＣＤ基板２０Ａに実装した場合について説明したが、これに限らず、半導体集積回路１０または１０Ａをフレキシブルプリント配線板などの他の配線板（例えばプリント配線板）の配線基板上に実装する場合にも、本発明を適用することができる。
【００６４】
この場合、上記実施形態１，２と同様に説明すると、この配線板において、各バンプ１２ｂ、１２ｃおよび１２ｅがそれぞれ設けられた半導体集積回路１０または１０Ａ側の各ダミー端子１１ｂ、１１ｃおよび１１ｅは、配線基板側の各ダミー端子２１ｂ、２１ｃおよび２１ｅに各バンプを介して電気的にそれぞれ接続状態とされ、バンプ１２ｄが設けられていない半導体集積回路１０または１０Ａ側の各ダミー端子１１ｄは配線基板側の各ダミー端子２１ｄに電気的に非接続状態とされている。
【００６５】
さらに、上記実施形態１と同様に、半導体集積回路１０の４つのダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅが全て所定電位側にプルアップされ、４つのダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅの各電位をそれぞれ検出可能とする電位検出回路１３が半導体集積回路１０側に設けられ、配線基板側の４つのダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅは全て接地電位側にプルダウンされている。
【００６６】
または、上記実施形態２と同様に、半導体集積回路１０Ａの４つのダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅが全て接地電位側にプルダウンされ、配線基板側の４つのダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅは全て所定電位側にプルアップされており、この配線基板側の４つのダミー端子２１ｂ、２１ｃ、２１ｄおよび２１ｅの各電位をそれぞれ検出可能とする後述の電位検出回路２３が配線基板上に設けられている。
【００６７】
この場合、配線基板上に半導体集積回路１０または１０Ａが搭載されたものが配線板である。
【００６８】
さらに、上記実施形態１，２では、特に説明しなかったが、４つのダミー端子１１ｂ、１１ｃ、１１ｄおよび１１ｅの各電位をそれぞれ検出可能とする電位検出回路としてのバージョン検出回路１３、２３は、その検出した各電位データを所定段数（ここでは４段）のシフトレジスタなどのデータ記憶手段に記憶させておき、必要時に、コンピュータ制御手段としてのＣＰＵ（中央演算処理装置）からデータ記憶手段内のデータ（ここでは４桁の２進数）を読みに行ってそのデータを表示部に表示させたり印字部で印字したりして所定情報を報知することができる。
【００６９】
さらに、上記実施形態１，２では、特に説明しなかったが、ＬＣＤパネルなどのように、半導体集積回路１０または１０Ａが実装される基板がガラスなどの透明材料である場合には、各バンプの有無を外観から目視にて確認したり、バンプ検出部により光学的にバンプの有無を検出したりすることによって、バンプが設けられている箇所と、バンプが設けられていない箇所とを電気的に検出して、少なくともバージョン数を容易かつ正確に判別することも可能である。
【００７０】
以上のように、本発明の好ましい実施形態１，２を用いて本発明を例示してきたが、本発明は、この実施形態１，２に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１，２の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００７１】
本発明は、少なくともバージョン数を含む回路情報の判別が可能なドライバＬＳＩなどの半導体集積回路、その製造方法、この半導体集積回路がＬＣＤ基板上に実装された液晶表示素子などの表示素子、この半導体集積回路が実装されたフレキシブルプリント配線板などの配線板、この半導体集積回路の少なくともバージョン数を判別する半導体集積回路の情報判別方法の分野において、半導体集積回路が表示素子やフレキシブルプリント配線板などに実装された後でも、バンプの有無状態によって、半導体集積回路の少なくともバージョン数を容易かつ正確に、さらに電気的または視覚的に判別することが可能となる。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施形態１に係る表示素子の要部構成例を示す縦断面図である。
【図２】図１の表示素子の要部構成例を説明するための回路図である。
【図３】本発明の実施形態２に係る表示素子の他の要部構成例を説明するための回路図である。
【図４】本発明の他の実施形態に係る半導体集積回路のダミー電極端子の配置例を示す平面図である。
【符号の説明】
【００７３】
１０，１０Ａ 半導体集積回路
１１ａ，１１ｆ 本来の機能を有する信号電極端子
１１ｂ，１１ｃ，１１ｄ，１１ｅ ダミー電極端子
１２ａ，１２ｆ 信号電極端子のバンプ
１２ｂ，１２ｃ，１２ｄ，１２ｅ ダミー電極端子のバンプ
１３，２３ バージョン検出回路（電位検出回路）
２０，２０Ａ 表示素子の基板
２１ａ，２１ｆ 本来の機能を有する信号電極端子
２１ｂ，２１ｃ，２１ｄ，２１ｅ ダミー電極端子にバンプを介して接続されるダミー電極端子
【図１】
2006319289.tif 000003
【図２】
2006319289.tif 000004
【図３】
2006319289.tif 000005
【図４】
2006319289.tif 000006