(57)【要約】【課題】フィルタ及びデュプレクサでフィルタ特性を良好に保持しつつ信号端子と基準電位端子間の熱抵抗差を低減し実装時のはんだ付けの信頼性を高める。【解決手段】パッケージの一面に、何れも導体で形成した、外部接続用の信号端子と、基準電位端子と、基準電位端子と電気的に接続された共通基準電位部とを備えたフィルタ又はデュプレクサで、共通基準電位部と基準電位端子との間に当該共通基準電位部と基準電位端子とを部分的に分離するスリット部を設ける。共通基準電位部をパッケージの一面の略全面に亘って形成し、共通基準電位部と基準電位端子との間に前記スリット部と、導体からなる橋絡部とを設け、基準電位端子をソルダーレジストにより画成する。【選択図】図２
2006211620.tif 000002
【特許請求の範囲】
【請求項１】
パッケージの一方の面に、いずれも導体で形成した、外部接続用の信号端子と、外部接続用の基準電位端子と、当該外部接続用の基準電位端子と電気的に接続された共通基準電位部とを備えたフィルタであって、
前記共通基準電位部と前記基準電位端子との間に、当該共通基準電位部と当該基準電位端子とを部分的に分離するスリット部
を設けたことを特徴とするフィルタ。
【請求項２】
前記フィルタが弾性表面波フィルタである請求項１に記載のフィルタ。
【請求項３】
パッケージの一方の面に、いずれも導体で形成した、外部接続用の信号端子と、外部接続用の基準電位端子と、当該外部接続用の基準電位端子と電気的に接続された共通基準電位部とを備えたデュプレクサであって、
前記共通基準電位部と前記基準電位端子との間に、当該共通基準電位部と当該基準電位端子とを部分的に分離するスリット部
を設けたことを特徴とするデュプレクサ。
【請求項４】
前記デュプレクサが弾性表面波デュプレクサである請求項３に記載のデュプレクサ。
【請求項５】
前記共通基準電位部は、前記信号端子の形成部を除いた前記パッケージの一方の面の略全面に亘って形成されて前記基準電位端子と電気的に接続され、
前記共通基準電位部と前記基準電位端子との間には、前記スリット部と、前記共通基準電位部と前記基準電位端子と電気的に接続する導体からなる橋絡部とが形成され、
前記基準電位端子は、前記パッケージの一方の面に配されたソルダーレジストにより画成されている
ことを特徴とする請求項１から４のいずれか一項に記載のフィルタ又はデュプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ及びデュプレクサに係り、特にこれらデバイスのパッケージ底面に設けられる外部接続端子の構造に関する。
【背景技術】
【０００２】
電子機器の小型・高密度・高性能・低コスト化を実現するため、電子部品の実装に表面実装技術が広く用いられている。この技術は、プリント配線板表面の接続パッドに部品端子をはんだで固定するもので、例えば携帯電話機をはじめとする各種の通信機器等で使用されるフィルタやデュプレクサも近年、かかる技術を前提とした表面実装部品（SMD：Surface Mount Device）として製造されることが多い。
【０００３】
図１４及び図１５はそれぞれ、このようなＳＭＤとして構成された従来のデュプレクサの一例を示す底面図である。図１４に示すように従来のデュプレクサは、実装すべきプリント配線板（実装基板）の接続パッドにはんだ接続される外部接続用端子がパッケージの底面に設けられる。これら外部接続用端子は、送信端子１、受信端子２及びアンテナ端子３からなる信号端子と、実装基板の基準電位端子に接続される基準電位端子４とからなる。
【０００４】
また、図１５に示す例では、信号端子部を除くパッケージ底面の略全面に導体層が設けられ、この導体層により各基準電位端子４と、これら基準電位端子４を互いに電気的に接続する共通基準電位部５とが形成されている。尚、各基準電位端子４は、はんだ付けされる領域を限定するために、基準電位端子を形成すべき各領域を抜いて（除いて）当該導体層の表面にソルダーレジスト（図示せず）をコーティングすることにより形成される場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、フィルタやデュプレクサ部品は、その電気的に基準となる電位を、実装すべきプリント配線板の接地電位と、できるだけ同一とすることが、設計された本来の電気特性（フィルタ特性）を得るために必要である。例えば、実装すべきプリント配線板の接地電位とフィルタの基準となる電位との間にインダクタンス成分が存在する場合、周波数の上昇に伴い両者間の電位差が拡大し、フィルタ本来の性能を発揮できない場合がある。特に近年の信号周波数の高域化に伴いその重要性は大きい。
【０００６】
このため、フィルタ部品の各基準電位端子同士を電気的に接続する共通の基準電位部をフィルタのパッケージ内に設けることが行われる。このようにすれば、フィルタ部品内部のインダクタンスやレジスタンスを並列効果により小さくすることが出来る。この場合、インダクタンスやレジスタンスを可能な限り最小にするよう、各基準電位端子間は、接続される。また、フィルタ部品が実装されるプリント配線板側の基準電位端子は、配線板の面積や形状等の制約から、実際には各端子の電位にばらつきが生じてしまうことがあるが、この実装先の基準電位のばらつきの影響を排除ないし軽減するためにも、フィルタ部品内に共通の基準電位部を設けることは有効である。
【０００７】
図１６から図２２はこれを説明する模式図である。まず、図１６に示すデバイスは、パッケージ基板６の上面にフィルタ素子７を備え、この素子７の基準電位端子と、パッケージ基板６の底面に設けた外部接続用の基準電位端子４とをビアホール８を通じて電気的に接続しており、パッケージ内には共通の基準電位部を備えていない。尚、外部接続用の基準端子４は、はんだ９を介して実装基板１０の基準電位端子１１に接続される。
【０００８】
このようなデバイス構造では、図１７に示すように、フィルタ素子７と実装基板の基準電位面との間に前記ビアホール８に起因する寄生インダクタンス成分Ｌ0が生じる。他の何らかの接続方法をもってしても、インダクタンス成分は生じる。そのため、フィルタ素子７の基準電位面は、パッケージの基準電位面に対して、高インピーダンスな状態となる。特に、高周波になるに従い、そのインピーダンスは大きくなる。信号電力を接地により消費させる原理のフィルタの場合、フィルタの減衰特性は、図２１の構造と比較し、構造的に劣化してしまう。また、上述したように実装されるプリント配線板側の基準電位端子に電位の偏差があった場合は、図１８に示すようフィルタ素子７の基準電位端子に電位差が生じることとなる。この場合、フィルタ素子７の動作が、設計条件とは異なる構造となる。そのため、フィルタの電気特性（特に減衰特性）が、図２１の構造と比較し、実装基板側の影響（実装基板の寄生インダクタンス成分Ｌ1）を受け易くなってしまうこととなる。
【０００９】
図２０に示すフィルタは、フィルタ部品内の、パッケージ基板６の内部に共通の基準電位部１２を備えたものである。このフィルタ部品では、フィルタ素子７の基準電位端子４が共通の基準電位部１２によって互いに電気的に接続されることとなるから、実装基板側の基準電位偏差の影響を受け難くなる。しかしながら、共通基準電位部１２と外部接続端子４との間に距離（例えばビアホール８ａ）が存在し、図２０に示すようにこれによる寄生インダクタンス成分Ｌ2は生じてしまう。
【００１０】
さらに図２１に示すフィルタは、前記図１５に示した例のようにフィルタ部品（パッケージ基板６）の底面に共通の基準電位部５を備えたものである。このデバイス構造によれば、図２２に示すようにフィルタ素子７の基準電位端子４が共通の基準電位部５によって互いに電気的に接続され、かつこの共通基準電位部５が実装基板１０に最も近い位置に形成されているから、実装基板側の基準電位偏差の影響を受け難く、かつデバイス内の寄生インダクタンス成分も小さい点で有利である。また、共通基準電位部５を、前記図１５に示すようにフィルタ部品底面の略全面に亘って形成すれば、基準電位端子４同士を接続する共通基準電位部５の寄生インダクタンス成分Ｌ3を最も小さく抑えることが出来る。
【００１１】
一方、上記図１５及び図２１に示したような端子構造は、フィルタの電気特性の観点からは良好な構造であるが、信号端子１〜３と基準電位端子４とで熱抵抗の差が大きく、はんだ実装時における、実装基板とのはんだ接合の信頼性の点で改良の余地がある。
【００１２】
具体的に述べれば、上記図１５の構造では、基準電位端子４は底面の略全面を覆う大きな面積を有する導体部（共通基準電位部５）と一体となって相互に接続されているため、熱抵抗が小さいのに対し、信号端子１〜３は当該導体部５から分離されて小さく孤立しているため、熱抵抗が大きい。したがって、例えばリフロー炉で加熱された場合に、各端子１〜４が均一の温度とならず、信号端子１〜３は基準電位端子４に較べて昇温し難く、接合不良を生じやすい。
【００１３】
特に、フィルタの場合、信号端子１〜３の数に較べ基準電位端子４の数が通常多く、このため信号端子１〜３と基準電位端子４との間の熱抵抗差はより顕著となる傾向にある。
【００１４】
したがって、本発明の目的は、フィルタ及びデュプレクサにおいて電気的特性（フィルタ特性）を良好に保持しつつ、信号端子と基準電位端子間の熱抵抗差を低減して実装時のはんだ付けの信頼性を向上させる点にある。
【課題を解決するための手段】
【００１５】
前記目的を達成して課題を解決するため、本発明に係るフィルタは、パッケージの一方の面に、いずれも導体で形成した、外部接続用の信号端子と、外部接続用の基準電位端子と、当該外部接続用の基準電位端子と電気的に接続された共通基準電位部とを備えたフィルタであって、前記共通基準電位部と前記基準電位端子との間に、当該共通基準電位部と当該基準電位端子とを部分的に分離するスリット部を設けた。
【００１６】
かかる本発明のフィルタ構造によれば、共通基準電位部と基準電位端子との間に設けたスリット部により、良熱導体で形成された基準電位端子が共通基準電位部から部分的に分断されるから、実装されるプリント基板の基準電位端子からの熱抵抗を大きくし、パッケージ表面で他の基準電位端子から電気的に（＝熱的に）分離して設けられる信号端子の熱抵抗値に近づけることが出来る。したがって、基準電位端子と信号端子との熱抵抗差が低減され、実装時の各端子の温度をより均一化にし、はんだ接合の信頼性を向上させることが可能となる。
【００１７】
尚、上記フィルタには、例えば弾性表面波（ＳＡＷ）フィルタやＬＣフィルタ等の接地電極を設けた各種のフィルタが含まれる。下記デュプレクサについても同様である。
【００１８】
また、本発明に係るデュプレクサは、パッケージの一方の面に、いずれも導体で形成した、外部接続用の信号端子と、外部接続用の基準電位端子と、当該外部接続用の基準電位端子と電気的に接続された共通基準電位部とを備えたデュプレクサであって、前記共通基準電位部と前記基準電位端子との間に、当該共通基準電位部と当該基準電位端子とを部分的に分離するスリット部を設けたものである。
【００１９】
このようなデュプレクサ構造によっても、上記フィルタと同様に実装時のはんだ接合の信頼性を向上させることが出来る。
【００２０】
また、上記フィルタ又はデュプレクサでは、前記共通基準電位部は、前記信号端子の形成部を除いた前記パッケージの一方の面の略全面に亘って形成されて前記基準電位端子と電気的に接続されており、前記共通基準電位部と前記基準電位端子との間には、前記スリット部と、前記共通基準電位部と前記基準電位端子と電気的に接続する導体からなる橋絡部とが形成され、前記基準電位端子は、前記パッケージの一方の面に配されたソルダーレジストにより画成されるようにしても良い。
【００２１】
このようなフィルタ又はデュプレクサによれば、上記橋絡部により各基準電位端子が電気的に接続されて実装基板の基準電位偏差の影響を受け難くすることが出来るとともに、共通基準電位部がパッケージの一方の面の略全域に亘って形成されることによりフィルタ部品内の寄生インダクタンス成分を小さく抑えることが可能となる。また、スリット部の形成によって基準電位端子と信号端子との熱抵抗差を低減し、実装時のはんだ接合の信頼性を向上させることも出来る。
【００２２】
尚、本発明においては、上記パッケージの構成材料は限定されず、例えば樹脂あるいは当該樹脂に無機材料を混合した複合材料、セラミックス等であって良い。ただし、樹脂材料はセラミック材料等に較べ熱抵抗が大きいことから、樹脂パッケージを有するフィルタ部品に適用して本発明は特にメリットが大きい。
【発明の効果】
【００２３】
本発明によれば、フィルタ及びデュプレクサの電気的特性（フィルタ特性）を良好に保持しつつ、信号端子と基準電位端子間の熱抵抗差を低減して実装時のはんだ付けの信頼性を向上させることが出来る。
【００２４】
本発明の他の目的、特徴及び利点は、図面に基づく以下の本発明の実施の形態の説明により明らかにする。尚、本発明は下記実施形態に限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。また各図中、同一の符号は、同一又は相当部分を示す。
【発明を実施するための最良の形態】
【００２５】
図１は、本発明の一実施形態に係るデュプレクサを示すものである。同図に示すようにこのデュプレクサ２１は、基板２２の上面に実装された送信用フィルタ素子２４と受信用フィルタ素子２５とを備え、これらのフィルタ素子２４，２５を蓋体２３により封止したものである。基板２２の底面には、デュプレクサ内の各基準電位端子（以下、ＧＮＤ端子という）を互いに電気的に接続する共通ＧＮＤ部（共通基準電位部）３５を設け、さらにその表面（下面）には実装時のはんだによる短絡を防ぎパッケージ底面のＧＮＤ端子４を画成するソルダーレジスト（はんだマスク）４０を配してある。
【００２６】
図２及び図３は上記デュプレクサの底面を示すもので、図２はソルダーレジスト４０を取り除いた状態を、図３はソルダーレジスト４０を配した状態をそれぞれ示している。また、図４は底面端子部（後に述べるスリット）の拡大図である。
【００２７】
図２に示すように基板２２の底面には、当該デュプレクサ２１を実装すべき基板（実装基板）の接続パッドにはんだ接続される複数の外部接続用端子１〜４を設ける。これらの外部接続端子１〜４は、送信端子１、受信端子２及びアンテナ端子３からなる信号端子と、ＧＮＤ端子４とからなり、ＧＮＤ端子４は実装基板のＧＮＤ端子（接続パッド）に接続され、信号端子１〜３は実装基板の対応する接続パッドにそれぞれ接続される。また、フィルタ素子２４，２５や当該デュプレクサ２１内に設けられる他の回路要素と、各外部接続端子１〜４との電気的接続は、ビアホールやキャスタレーション（サイドビア）２６等を介して行う。
【００２８】
また、上記信号端子１〜３の配置部を除くベース基板底面の略全面には導体層を設け、この導体層により、上記各ＧＮＤ端子４と、これらＧＮＤ端子４を互いに電気的に接続する共通ＧＮＤ部３５とを形成する。
【００２９】
ＧＮＤ端子４は、共通ＧＮＤ部３５と同一の導体箔（上記導体層）より一体に形成され、ＧＮＤ端子４の周縁部（ＧＮＤ端子４と共通ＧＮＤ部３５との境界部）は、後に述べるようにソルダーレジスト４０により区切られ画成されるが、各ＧＮＤ端子４の周縁部には、当該ＧＮＤ端子４と共通ＧＮＤ部３５との間を部分的に分断するスリット３６を設ける。ＧＮＤ端子周縁部のうちスリット３６を形成しない部分は、上記導体層により接続されたままの状態とし、これによりＧＮＤ端子４と共通ＧＮＤ部３５とを電気的に接続する橋絡部３７を形成する。
【００３０】
スリット３６及び橋絡部３７の寸法は、特にこれらの値に限定されるものではないが、スリット３６の幅Ｗ１（図４参照）を例えば１００〜２００μｍ、橋絡部３７の幅Ｗ２を例えば５０μｍ程度とすることが出来る。
【００３１】
ソルダーレジスト４０は、図３に示すように、信号端子１〜３の形成部と、ＧＮＤ端子４を形成すべき各領域とを除いた基板底面の略全域に亘り上記導体層の表面にコーティングしてあり、これにより上記導体層を覆ってベース基板底面に各ＧＮＤ端子４が形成され、また実装時に外部接続端子１〜４以外の部分にはんだが付着することが防止される。ＧＮＤ端子の形状は、ソルダーレジストにより任意に形成することが出来る。
【００３２】
本実施形態では、上記のようにＧＮＤ端子４の周縁部にスリット３６を設けてあるから、共通ＧＮＤ部３５との接続部分が制限されることでＧＮＤ端子４の熱抵抗を増大させることができ、ベース基板底面において他の導体から分離して設けられた信号端子１〜３との熱抵抗差を小さくすることが出来る。一方、上記スリット３６を設けても各ＧＮＤ端子４は橋絡部３７によって共通ＧＮＤ部３５及び他のＧＮＤ端子４と互いに電気的に接続されているから、実装基板側の基準電位偏差の影響を受け難い。さらに、共通ＧＮＤ部３５は、デバイス底面の略全面に亘り形成されかつデバイス底面という実装基板に最も近い位置に設けられているから、当該デバイス内の寄生インダクタンス成分を小さく抑えることが出来る。
【００３３】
〔信号端子及びＧＮＤ端子の熱抵抗に関する検討〕
（１）スリット幅と信号端子‐ＧＮＤ端子間の熱抵抗差の関係
図５から図９を参照しつつ、信号端子‐ＧＮＤ端子間の熱抵抗差について検討する。前記図１５に示すような共通ＧＮＤ部を底面に備えた端子構造を考えると、ＧＮＤ端子はデバイス底面の導体と一体に形成されて当該導体の熱抵抗は非常に小さいのに対し、信号端子は周囲の導体から分離され、基板絶縁層（例えば樹脂）の熱抵抗は導体に較べ格段に大きいことから、実装される基板の基準電位端子を基準とした、信号端子‐ＧＮＤ端子間の熱抵抗差は、信号端子周囲の間隙部、すなわち基板絶縁層の熱抵抗に起因するものと考えることが出来る。換言すれば、信号端子と同一形状のＧＮＤ端子を形成すれば、熱抵抗差を小さくし、より均一にすることが出来る。
【００３４】
そこで、図５に示すように、信号端子５１と周囲導体（共通ＧＮＤ部）５との間の間隙５２の幅（スリット幅）によって熱抵抗値がどのようになるか、基板材料として樹脂、ＬＴＣＣ（Low Temperature Co-fired Ceramics／低温同時焼成セラミックス）及びＨＴＣＣ（High Temperature Co-fired Ceramics／高温同時焼成セラミックス）を使用する場合について各々計算を行った。尚、端子５１の縦横寸法ｘは共に１ｍｍ、スリット幅Ｗ１は０．２ｍｍとする。
【００３５】
図６は、樹脂基板の場合の算出結果を示すものである。樹脂材料として一般的なエポキシ樹脂を用いることを想定し、熱抵抗率を３．３３［ｍ・Ｋ／Ｗ］とすると、スリット幅Ｗ１が１０から５００μｍの各値の場合、熱抵抗値は、同図の表に示すようになる。尚、この表において熱通過断面積：３．００×１０-6［ｍ2］は、間隙５２部の樹脂基板の厚さを１ｍｍとして計算したものである（以下同様）。また図７はＬＴＣＣ基板の場合であり、熱抵抗率を０．３３［ｍ・Ｋ／Ｗ］としている。さらに図８はＨＴＣＣ基板の場合であり、熱抵抗率を０．０３［ｍ・Ｋ／Ｗ］とした。またこれらスリット幅と熱抵抗差との関係を図９に線図により示した。
【００３６】
これらの図から明らかなように、例えば、はんだリフロー時の端子の温度（熱抵抗）のばらつきの許容差を±１０℃（１０〔Ｋ/Ｗ〕）とすると、樹脂系材料の場合は、スリット幅を１０μｍ未満にし、ＬＴＣＣ系材料の場合でもスリット幅を１００μｍ未満にすることが必要であることがわかる。ＨＴＣＣ系材料の場合には、スリット幅が１ｍｍ未満であれば、信号端子‐ＧＮＤ端子間の温度差は、１０℃以内にほぼ保たれる。
【００３７】
これら検討結果から、熱抵抗の大きい樹脂系基板については、信号端子と共通ＧＮＤ部との間隔幅（上記スリット幅）が１０μｍ以上、ＬＴＣＣ基板については１００μｍ以上となる場合には、ＧＮＤ端子の周囲にスリットを設けてＧＮＤ端子の熱抵抗を増大させ、信号端子との温度差（熱抵抗差）を小さくすることが必要である。
【００３８】
一方、信号端子と、当該信号端子と同一面にあるＧＮＤパターン（ＧＮＤ端子や共通ＧＮＤ部）との間隔は、一般に電気的特性と基板の製造プロセス上の制約から決定される。
【００３９】
すなわち電気的には、フィルタやデュプレクサの場合、信号端子とＧＮＤパターンとの距離に起因して発生する寄生容量分を小さく抑えるよう両者（信号端子とＧＮＤパターン）の間隔は出来るだけ大きくすることが望ましい。尚、基板材料として通常の比誘電率（３〜１０程度）を有する材料では、当該パターン間隔は５０〜３００μｍ程度とするのが一般的である。
【００４０】
また製造プロセス面からは、樹脂系・セラミック系材料ともにパターン幅／スリット幅で３０／３０μｍ程度が現時点での細線化の限界である。したがって、端子周囲の間隙幅を１０μｍ未満として端子間の熱抵抗差を許容値内に収めることは、製造プロセス面から困難である。
【００４１】
本発明は、かかる状況下で信号端子とＧＮＤパターンとの間隔を確保して電気特性を劣化させることなく、なおかつ信号端子‐ＧＮＤ端子間の熱抵抗差を低減する手段を提供することが出来るものである。
【００４２】
（２）端子構造の違いによる信号端子‐ＧＮＤ端子間の熱抵抗差
図１０は端子の周囲構造を模式的に示す図であり、同図の（ａ）は信号端子５１の周囲にスリット５２を形成した場合、（ｂ）はＧＮＤ端子４の周囲にスリットを全く形成しない場合、（ｃ）はＧＮＤ端子４の周囲にスリット３６を形成した場合、（ｄ）は本発明に基づいてＧＮＤ端子４の周囲にスリット３６と橋絡部３７を形成した場合をそれぞれ示している。尚、各端子４，５１の縦横寸法ｘは共に１ｍｍ、スリット幅Ｗ１は０．２ｍｍとする。
【００４３】
図１１は、上記図１０の（ａ）〜（ｄ）の各端子構造における熱抵抗の算出結果を示す表である。この表に示すように、信号端子の周囲にスリットを形成した場合（ａ）の熱抵抗は２２２［Ｋ／Ｗ］、ＧＮＤ端子の周囲にスリットを形成しない場合（ｂ）の熱抵抗は０．１６９［Ｋ／Ｗ］、ＧＮＤ端子の周囲にスリットを形成した場合（ｃ）の熱抵抗は２２２［Ｋ／Ｗ］、ＧＮＤ端子の周囲にスリットと橋絡部を形成した場合（ｄ）の熱抵抗は６７．２６［Ｋ／Ｗ］となる。
【００４４】
したがって、上記図１０（ａ）及び（ｂ）のように信号端子の周囲にスリット５２を有し且つＧＮＤ端子の周囲にスリットを有しない場合には、信号‐ＧＮＤ両端子間の熱抵抗差は、約２２２（Ｋ／Ｗ）となる。これに対し、上記図１０（ｄ）のようにＧＮＤ端子の周辺の３方向にスリット３６を設け、且つ各スリット部分に橋絡部３７を設けた場合には、信号‐ＧＮＤ両端子間の熱抵抗差は、１５４．７４［Ｋ／Ｗ］に低減することが出来る。
【００４５】
（３）ＧＮＤ端子周囲のスリット幅と信号端子‐ＧＮＤ端子間の熱抵抗差との関係
図１２及び図１３は、ＧＮＤ端子の周囲に幅１０〜５００μｍのスリットを設けたときの信号端子‐ＧＮＤ端子間の熱抵抗差を示す表と線図である。これらの図表において、熱抵抗差（表の右端）は、信号端子周囲のスリット幅が２００μｍで、ＧＮＤ端子の周囲にはスリットがない場合の信号端子‐ＧＮＤ端子間の熱抵抗差：２２２［Ｋ／Ｗ］を基準値とし、この基準値との差をＧＮＤ端子周囲にスリットのみを形成した場合と、スリットと橋絡部を設けた場合とについて算出した結果を示している。これらの図に示すように、ＧＮＤ端子の周囲にスリットを設けた場合には、いずれの場合も熱抵抗差は小さくなる。
【００４６】
（４）（スリット＋橋絡部）構造による熱抵抗差の低減効果
ＧＮＤ端子の周囲にスリットを設けると寄生インダクタンスが生じるが、これを打ち消すには、スリットを跨いでＧＮＤ端子と共通ＧＮＤ部とを電気的に接続する橋絡部を設けることが有効である。
【００４７】
このときの橋絡部のインダクタンスを計算する。橋絡部は、厚さ３５μｍの銅箔で形成することを想定し、幅が５０μｍ、長さはスリット幅と同一の２００μｍであるとすると、橋絡部１つ当りのインダクタンスは、０．１５６ｎＨである。フィルタの減衰量にとって、このインダクタンスが許容できない場合には、熱抵抗差に配慮しながら、橋絡部の幅を大きくするか、数を増やせばインダクタンスを軽減することが出来る。このように本発明では、橋絡部の寸法又は配設個数を調整することによりデバイスの寄生インダクタンスを調整することが可能である。
【００４８】
以上のようにＧＮＤ端子の周囲にスリットを形成し且つ橋絡部を設ける本発明の構造によれば、実装基板のＧＮＤ面と最近傍位置でフィルタ部品のＧＮＤを共通にすることができ、且つ信号‐ＧＮＤ端子間の熱抵抗差にも配慮したデバイスを構成することが出来る。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態に係るデュプレクサを示す側面断面図である。
【図２】前記実施形態に係るデュプレクサ（ソルダーレジストを除去した状態）を示す底面図である。
【図３】前記実施形態に係るデュプレクサ（ソルダーレジストを配した状態）を示す底面図である。
【図４】前記実施形態に係るデュプレクサの底面端子部（スリット及び橋絡部）を拡大して示す図である。
【図５】信号端子の形成部を示す模式図である。
【図６】ベース基板材料として樹脂材を使用した場合におけるスリット幅と熱抵抗値との関係を示す表である。
【図７】ベース基板材料としてＬＴＣＣを使用した場合におけるスリット幅と熱抵抗値との関係を示す表である。
【図８】ベース基板材料としてＨＴＣＣを使用した場合におけるスリット幅と熱抵抗値との関係を示す表である。
【図９】ベース基板材料として樹脂材、ＬＴＣＣ及びＨＴＣＣを使用した各場合のスリット幅と熱抵抗差との関係を示す線図である。
【図１０】外部接続端子（信号端子，ＧＮＤ端子）の形成部を示す模式図であり、（ａ）は信号端子、（ｂ）はＧＮＤ端子（スリットを形成しない場合）、（ｃ）はＧＮＤ端子（スリットを形成した場合）、（ｄ）はＧＮＤ端子（スリットと橋絡部を形成した場合）をそれぞれ示す。
【図１１】前記図１０の（ａ）〜（ｄ）の各端子構造における熱抵抗の算出結果を示す表である。
【図１２】ＧＮＤ端子の周囲に幅１０〜５００μｍのスリットを設けたときの信号端子‐ＧＮＤ端子間の熱抵抗差を示す表である。
【図１３】ＧＮＤ端子の周囲に形成したスリット幅と、信号端子‐ＧＮＤ端子間の熱抵抗差との関係を示す線図である。
【図１４】従来のデュプレクサの一例を示す底面図である。
【図１５】従来のデュプレクサを別の例を示す底面図である。
【図１６】従来のデュプレクサの一例を示す側面断面図である。
【図１７】前記図１６のデュプレクサ（実装基板に基準電位偏差がない場合）における寄生インダクタンスを示す模式図である。
【図１８】前記図１６のデュプレクサ（実装基板に基準電位偏差がある場合）における寄生インダクタンスを示す模式図である。
【図１９】従来のデュプレクサの別の例を示す側面断面図である。
【図２０】前記図１９のデュプレクサにおける寄生インダクタンスを示す模式図である。
【図２１】従来のデュプレクサのさらに別の例を示す側面断面図である。
【図２２】前記図２１のデュプレクサにおける寄生インダクタンスを示す模式図である。
【符号の説明】
【００５０】
１  信号端子（送信端子）
２  信号端子（受信端子）
３  信号端子（アンテナ端子）
４  ＧＮＤ端子
２１  デュプレクサ
２２  ベース基板
２３  蓋体
２４  送信用フィルタ素子
２５  受信用フィルタ素子
３５  共通ＧＮＤ部
３６  スリット
３７  橋絡部
４０  ソルダーレジスト（はんだマスク）
【図１】
2006211620.tif 000003
【図２】
2006211620.tif 000004
【図３】
2006211620.tif 000005
【図４】
2006211620.tif 000006
【図５】
2006211620.tif 000007
【図６】
2006211620.tif 000008
【図７】
2006211620.tif 000009
【図８】
2006211620.tif 000010
【図９】
2006211620.tif 000011
【図１０】
2006211620.tif 000012
【図１１】
2006211620.tif 000013
【図１２】
2006211620.tif 000014
【図１３】
2006211620.tif 000015
【図１４】
2006211620.tif 000016
【図１５】
2006211620.tif 000017
【図１６】
2006211620.tif 000018
【図１７】
2006211620.tif 000019
【図１８】
2006211620.tif 000020
【図１９】
2006211620.tif 000021
【図２０】
2006211620.tif 000022
【図２１】
2006211620.tif 000023
【図２２】
2006211620.tif 000024