(57)【要約】【課題】  アナログ信号を入力しての処理が可能で、しかもアナログ信号を入力しないでも、入力する場合と同等の試験が可能な半導体集積回路を提供する。【解決手段】  ＡＤＣ疑似信号発生器内蔵ＩＣ１の内部回路の動作は、テストモード信号発生回路１３から試験モードを表す信号を発生させて、読出回路５を能動化させて行う。切換回路７を読出回路５の出力が導出されるパラレル信号線８側に切換えることによって、アナログ入力端子１２には試験用のアナログ信号を入力しないで行うことができる。ＲＯＭ４には、試験用のアナログ信号をアナログ入力端子１２に入力する場合に、ＡＤＣ２で変換されるデジタル信号と同等の波形情報を記憶させておく。【選択図】  図１
2006078220.tif 000002
【特許請求の範囲】
【請求項１】
予め定める信号レベル範囲の論理信号を処理するとともに、該論理信号とは異なるアナログ信号を入力して処理する機能を備える半導体集積回路において、
該論理信号を入力し、予め定める処理を行い、処理結果を出力する論理処理手段と、
該アナログ信号を入力し、該論理信号に変換する信号変換手段と、
該アナログ信号が予め定める変化を行う際の信号変換手段による変換結果に相当する波形情報を保持する情報保持手段と、
通常モードと試験モードとを切換えるモード切換手段と、
モード切換手段による切換えに応答して、通常モード時には信号変換手段によるアナログ信号の変換結果を論理処理手段に与え、試験モード時には情報保持手段に保持されている波形情報を論理処理手段に与えるように切換える信号切換手段とを含むことを特徴とする半導体集積回路。
【請求項２】
前記情報保持手段は、
前記波形情報を複数のデータで離散的に記憶する記憶手段と、
記憶手段から波形情報のデータを読出す位置を指定する指定手段とを含み、
前記信号切換手段は、前記試験モード時に、記憶手段に記憶されている波形情報を、指定手段によって指定される位置から読出すことを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記アナログ信号は、複数のチャネルに分けて入力可能であり、
前記指定手段が該複数のチャネルにそれぞれ対応する該複数の位置をそれぞれ指定することによって、
前記記憶手段に記憶されている波形情報は、各チャネル毎に指定される位置から読出されることを特徴とする請求項２記載の半導体集積回路。
【請求項４】
前記チャネル毎に設けられ、前記アナログ信号を入力する複数のアナログ入力手段と、
該複数のアナログ入力手段と前記信号変換手段との間に設けられ、アナログ入力手段を切換えて信号変換手段に接続するアナログ切換手段とを含み、
前記指定手段は、アナログ切換手段によって切換えられるアナログ入力手段のチャネルに対応する位置をそれぞれ指定し、
前記記憶手段に記憶されている波形情報は、チャネル毎に指定された位置から読出されることを特徴とする請求項３記載の半導体集積回路。
【請求項５】
前記チャネル毎に設けられ、前記アナログ信号を変換する複数の信号変換手段と、
前記指定手段によって、該複数の信号変換手段にそれぞれ対応する該複数の位置がそれぞれ指定され、
前記信号切換手段は、前記通常モード時には該複数の信号変換手段によるアナログ信号の変換結果をそれぞれ前記論理処理手段に与え、前記試験モード時には前記記憶手段に記憶されている波形情報を、各信号変換手段に対応して指定手段が指定する位置からそれぞれ読出して論理処理手段に与えるように切換えることを特徴とする請求項３記載の半導体集積回路。
【請求項６】
前記指定手段は、前記複数のチャネルの少なくとも一部に対応して指定する位置を、他のチャネルに対応する位置とは独立した演算処理で算出することを特徴とする請求項３〜５のいずれか１つに記載の半導体集積回路。
【請求項７】
前記信号切換手段は、前記試験モード時に、前記複数のチャネルのうちの少なくとも一部のチャネルに対応して指定手段によって指定される位置からの前記記憶手段の読出しを、他のチャネルに対応して指定手段によって指定される位置からの読出しとは異なる位置の変化量に従って連続的に行うことを特徴とする請求項３〜６のいずれか１つに記載の半導体集積回路。
【請求項８】
前記波形情報は、前記記憶手段の複数の異なるアドレス区画に分けて記憶され、
前記指定手段は、前記複数のチャネルのうちの少なくとも一部のチャネルと、他のチャネルとで、異なるアドレス区画の位置を指定することを特徴とする請求項３〜７のいずれか１つに記載の半導体集積回路。
【請求項９】
前記指定手段は、予め定める数の設定値に対して、前記複数のチャネルの各チャネルに固有の演算処理を施して該複数の位置を指定し、
前記信号切換手段は、前記試験モード時に、指定手段によって指定される該複数の位置から、前記記憶手段に記憶されている波形情報を読出して、情報処理手段にそれぞれ与えることを特徴とする請求項３〜８のいずれか１つに記載の半導体集積回路。
【請求項１０】
前記指定手段は、前記記憶手段から波形情報のデータを読出す位置を、複数の演算処理で算出可能であり、いずれかの演算処理を外部から選択可能であることを特徴とする請求項２〜９のいずれか１つに記載の半導体集積回路。
【請求項１１】
前記波形情報は、前記記憶手段の予め定める範囲のアドレスにわたって記憶され、
前記信号切換手段は、前記試験モード時に、記憶手段に記憶されている波形情報を、指定手段によって指定される位置から読出し、読出す位置が該範囲の最後のアドレスに達すると、該範囲の最初のアドレスに戻って読出しを続けることを特徴とする請求項２〜１０のいずれか１つに記載の半導体集積回路。
【請求項１２】
前記信号変換手段は、入力されるアナログ信号のレベルを予め定めるビット数のデジタルデータに変換することを特徴とする請求項１〜１１のいずれか１つに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通常モードで論理信号の入出力とアナログ信号の入力とを行い、試験モードでアナログ信号の入力時と同等の疑似信号を内部で生成可能な半導体集積回路に関する。
【背景技術】
【０００２】
従来から、ＬＳＩ（Large Scale Integration ：大規模集積回路）などと呼ばれる半導体集積回路は、ウエハの状態で半導体処理プロセスを受けて製造され、個々の半導体集積回路チップに分離されて、パッケージに収納後、各種試験や検査を経て、出荷や電子機器製品への実装による使用がなされている。半導体集積回路では、高集積化や高機能化が進み、電子機器製品の多くの部分を半導体集積回路チップ上の構成で置換えるようになってきている。
【０００３】
半導体集積回路の多機能化が進むと、個々の電子機器製品に特化して、ＡＳＩＣ（
Application Specific Integrated Circuit ）と呼ばれるような特定用途用の半導体集積回路が多く使用されるようになる。ＡＳＩＣを構成する個々の回路要素には、ゲート・アレイやスタンダード・セルなどと呼ばれる汎用的な要素が多く使用され、多様な組合せで高機能化した回路構成が設計ツールを利用して比較的容易に形成されるようになってきている。高機能化された半導体集積回路には、デジタル信号に対するプログラム処理などのデジタル論理レベルでの入出力処理を基本に、アナログ信号処理を含むものがある。たとえば、放送や通信の受信機などに使用する特定用途用の半導体集積回路では、高周波のアナログ信号をデジタル信号に変換し、各種デジタル信号処理を施すようにしている。
【０００４】
高機能化されている半導体集積回路は、試験や検査も多くの項目でかつ長時間にわたって行わなければならない。試験や検査の装置は汎用的なものを使用するとしても、検査の内容は個々の対象となる半導体集積回路の仕様に合わせなければならず、プログラムなどを作成する負担は大きくなる。半導体集積回路には、試験や検査の便宜を図るため、試験や検査に使用する信号やデータなどを内部で保持していたり、自己診断機能を備えるようにしているものもある（たとえば、特許文献１参照）。
【０００５】
特許文献１では、従来技術として自己診断機能付きゲートアレイを対象とし、テストモードで内部信号を外部に出力することを説明している。テストモードでは、出力される内部信号を外部で期待される信号と比較し、良否判定などを行うことができる。特許文献１に係る発明では、ＬＳＩ信頼性を向上させるための冗長回路方式を提案している。この冗長回路方式では、ＬＳＩ内部に外部ＣＰＵと端子間で結線したＣＰＵインターフェイスを設ける。テストモード以外でも外部ＣＰＵの指示で内部信号を選択する手段を持ち、該ＣＰＵインターフェイス端子に選択された内部信号を出力して、外部ＣＰＵが外部ＲＯＭ上に格納した検証データと逐次比較して、異常を検知することができる。
【０００６】
【特許文献１】特開平８−９４７１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
半導体集積回路を製造してから出荷や使用するまでに行う試験には、ダイナミックバーンイン試験と呼ばれるものがある。ダイナミックバーンイン試験では、半導体集積回路を実際の使用に近い状態で比較的長時間、たとえば１〜１０時間程度動作させる。また、動作させる環境も、たとえば温度に対しては動作範囲の上限近くの高温にする。このようなダイナミックバーンイン試験の目的は、半導体集積回路の初期不良を顕在化させて信頼性を高めるためである。半導体集積回路などは、不良が発生するとすれば、初期不良として発生する確率が高く、初期不良が発生しなければ、比較的長期間にわたって低い不良率で使用可能であることが経験上知られている。
【０００８】
ダイナミックバーンイン試験は、比較的長時間、常温よりも高温の環境で行う必要があるので、比較的多数の半導体集積回路を専用の試験基板に装着し、バッチ式で行われる。試験対象の半導体集積回路がデジタルＬＳＩでアナログ信号処理の機能を備える場合、試験設備の都合上、デジタルＬＳＩにアナログ信号を入力させることは難しい。また、そのようなアナログ信号の入力が可能な試験装置は高価であり、半導体集積回路の仕様が異なると、入力するアナログ信号も変更する必要もある。特に、複数のアナログ／デジタル変換器（以下、「ＡＤコンバータ」という）を内蔵し、それぞれが異なる周波数帯域の信号を処理するような半導体集積回路では、内部の構成に所定の動作をさせる活性化のためには、それぞれのＡＤコンバータに適合するアナログ信号を入力する必要があるため、一層、試験が困難となる。
【０００９】
また、特許文献１と同様な外部インターフェイスやテスト入力端子を備えておき、ＡＤコンバータにアナログ信号を入力して変換したデジタル信号と等価なデジタル信号を直接半導体集積回路内部に供給することも考えられる。しかしながら、データ入力用に多数のテスト入力端子を必要とし、半導体集積回路のパッケージに必要な外部端子数を試験や検査のために増やすことになり、パッケージの大形化や製造コストの増大を招いてしまう。
【００１０】
本発明の目的は、アナログ信号を入力しての処理が可能で、しかもアナログ信号を入力しないでも、入力する場合と同等の試験が可能な半導体集積回路を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、予め定める信号レベル範囲の論理信号を処理するとともに、該論理信号とは異なるアナログ信号を入力して処理する機能を備える半導体集積回路において、
該論理信号を入力し、予め定める処理を行い、処理結果を出力する論理処理手段と、
該アナログ信号を入力し、該論理信号に変換する信号変換手段と、
該アナログ信号が予め定める変化を行う際の信号変換手段による変換結果に相当する波形情報を保持する情報保持手段と、
通常モードと試験モードとを切換えるモード切換手段と、
モード切換手段による切換えに応答して、通常モード時には信号変換手段によるアナログ信号の変換結果を論理処理手段に与え、試験モード時には情報保持手段に保持されている波形情報を論理処理手段に与えるように切換える信号切換手段とを含むことを特徴とする半導体集積回路である。
【００１２】
本発明に従えば、半導体集積回路は、予め定める信号レベル範囲の論理信号を処理するとともに、その論理信号とは異なるアナログ信号を入力して処理する機能を備え、論理処理手段と、信号変換手段と、情報保持手段と、モード切換手段と、信号切換手段とを含む。論理処理手段は、論理信号を入力し、予め定める処理を行い、処理結果を出力する。アナログ信号は、信号変換手段に入力して論理信号に変換してから論理処理手段に与える。モード切換手段は、通常モードと試験モードとを切換える。信号変換手段は、モード切換手段による切換えに応答して、通常モード時には信号変換手段によるアナログ信号の変換結果を論理処理手段に与え、試験モード時には情報保持手段に保持されている波形情報を論理処理手段に与えるように切換える。情報保持手段に、アナログ信号が予め定める変化を行う際の信号変換手段による変換結果に相当する波形情報を保持することによって、試験モードではアナログ信号を入力しないでも、予め定める変化を行う場合と等価な変換結果を論理処理手段に与えて、活性化させ、試験や検査を行うことができる。
【００１３】
たとえば、モード切換手段で切換える通常モードと試験モードとを指定するための入力端子を設ければ、試験モードでは情報保持手段が保持している波形データを擬似的に発生することができ、波形情報をデータとして入力する構成は不要となる。パラレルデータとして入力する場合は複数のデータ入力端子が必要となり、シリアルデータとして入力する場合は、シリアル・パラレル変換回路や信号処理のための構成が必要となる。モードを切換える入力が可能であれば、パッケージの小形化と試験装置の簡易化とを図り、半導体集積回路としての材料コストや、試験時間の低減による試験コストの低減も図ることができる。
【００１４】
さらに、アナログ信号を信号変換手段に入力することができても、論理処理手段からの論理信号出力で良否を判定し、不良との判定結果が得られる場合、信号変換手段または論理処理手段のいずれに不良の原因があるのかは判らない。試験モードで波形情報に基づいて論理処理手段で良否の判定を行えば、不良の原因が信号変換手段または論理処理手段のいずれにあるかを容易に判定することができる。
【００１５】
また本発明で、前記情報保持手段は、
前記波形情報を複数のデータで離散的に記憶する記憶手段と、
記憶手段から波形情報のデータを読出す位置を指定する指定手段とを含み、
前記信号切換手段は、前記試験モード時に、記憶手段に記憶されている波形情報を、指定手段によって指定される位置から読出すことを特徴とする。
【００１６】
本発明に従えば、情報保持手段は、波形情報を複数のデータで離散的に記憶する記憶手段と、記憶手段から波形情報のデータを読出す位置を指定する指定手段とを含む。同一の波形情報を記憶しておいても、指定手段で指定する位置を変えれば、異なる波形情報の部分を読出すことができ、効率よく試験用の内部信号を発生することができる。
【００１７】
また本発明で、前記アナログ信号は、複数のチャネルに分けて入力可能であり、
前記指定手段が該複数のチャネルにそれぞれ対応する該複数の位置をそれぞれ指定することによって、
前記記憶手段に記憶されている波形情報は、各チャネル毎に指定される位置から読出されることを特徴とする。
【００１８】
本発明に従えば、記憶手段に記憶されている波形情報を、試験モード時に、アナログ信号が入力可能な複数のチャネルのそれぞれに応じて、各チャネル毎に指定される位置から読出すことができるので、同一の波形情報を複数のチャネルに対応させて、試験モードを実行することができる。複数のアナログ信号を入力したり、その複数のアナログ信号にそれぞれ対応するデジタル信号を外部端子を設けて入力したりする必要がないので、半導体集積回路の製造コストや、試験検査に要するコストを低減することができる。
【００１９】
また本発明では、前記チャネル毎に設けられ、前記アナログ信号を入力する複数のアナログ入力手段と、
該複数のアナログ入力手段と前記信号変換手段との間に設けられ、アナログ入力手段を切換えて信号変換手段に接続するアナログ切換手段とを含み、
前記指定手段は、アナログ切換手段によって切換えられるアナログ入力手段のチャネルに対応する位置をそれぞれ指定し、
前記記憶手段に記憶されている波形情報は、チャネル毎に指定された位置から読出されることを特徴とする。
【００２０】
本発明に従えば、複数のチャネルの各チャネル毎にアナログ入力手段を設け、たとえばマルチプレクサなどのアナログ切換手段でアナログ入力手段を切換えて信号変換手段に接続するので、１つの信号変換手段で複数のアナログ入力手段に入力されるアナログ信号を順次切換えて論理信号に変換することができる。指定手段は、アナログ切換手段によって切換えられられるアナログ入力手段のチャネルに対応する位置をそれぞれ指定し、記憶手段に記憶されている波形情報は、チャネル毎に指定された位置から読出されるので、チャネル毎に利用する部分を独立に指定することができ、たとえば位相をずらすことなどを容易に行うことができる。
【００２１】
また本発明では、前記チャネル毎に設けられ、前記アナログ信号を変換する複数の信号変換手段と、
前記指定手段によって、該複数の信号変換手段にそれぞれ対応する該複数の位置がそれぞれ指定され、
前記信号切換手段は、前記通常モード時には該複数の信号変換手段によるアナログ信号の変換結果をそれぞれ前記論理処理手段に与え、前記試験モード時には情報保持手段に保持されている波形情報を、各信号変換手段に対応して指定手段が指定する位置からそれぞれ読出して論理処理手段に与えるように切換えることを特徴とする。
【００２２】
本発明に従えば、複数のチャネルの各チャネル毎に信号変換手段を設け、通常モード時には複数のチャネルに入力するアナログ信号を同時に論理信号に変換して、信号切換手段で論理処理手段に与えることができる。試験モード時には、信号切換手段は、各チャネル毎に指定される位置から記憶手段に記憶されている波形情報を読出して、信号変換手段の変換結果に切換えてそれぞれ情報処理手段に与えるので、チャネル毎に波形情報を利用する部分を独立に指定することができ、たとえば位相をずらすことなどを容易に行うことができる。
【００２３】
また本発明で、前記指定手段は、前記複数のチャネルのうちで少なくとも一部に対応して指定する位置を、他のチャネルに対応する位置とは独立した演算処理で算出することを特徴とする。
【００２４】
本発明に従えば、試験モード時に記憶手段に記憶されている波形情報を読出す位置を、複数のチャネルのうちで少なくとも一部に対応して、他のチャネルとは独立した演算処理で算出するので、複数のチャネルの一部または全部で、波形情報を読出す位置を変えて、読出す波形情報の位相を変えることも可能となる。
【００２５】
また本発明で、前記信号切換手段は、前記試験モード時に、前記複数のチャネルのうちの少なくとも一部のチャネルに対応して指定手段によって指定される位置からの前記記憶手段の読出しを、他のチャネルに対応して指定手段によって指定される位置からの読出しとは異なる位置の変化量に従って連続的に行うことを特徴とする。
【００２６】
本発明に従えば、記憶手段に記憶されている波形情報の読出しを連続的に行うことによって、その波形に対応するアナログ信号が信号変換手段に入力されて論理信号に変換され、論理処理手段に与えられる場合と同様な論理処理手段の動作を擬似的に行わせることができる。複数のチャネルのうちの少なくとも一部のチャネルに対応して指定手段によって指定される位置からの記憶手段の読出しを、他のチャネルに対応して指定手段によって指定される位置からの読出しとは異なる位置の変化量に従って連続的に行うことによって、一部のチャネルまたは全部のチャネルで、波形情報を読出す部分を異ならせ、アナログ信号の時間軸方向の変化状態を他のチャネルとは異ならせ、アナログ信号の周波数を変えることに相当する変化を実現することができる。
【００２７】
また本発明で、前記波形情報は、前記記憶手段の複数の異なるアドレス区画に分けて記憶され、
前記指定手段は、前記複数のチャネルのうちの少なくとも一部のチャネルと、他のチャネルとで、異なるアドレス区画の位置を指定することを特徴とする。
【００２８】
本発明に従えば、記憶手段に記憶する波形情報を、複数のチャネルの少なくとも一部のチャネルに対応して指定手段によって指定される位置からの記憶手段の読出しを、他のチャネルに対応して指定手段によって指定される位置からの読出しとは異なるアドレス区画の位置を指定して行うことによって、一部のチャネルまたは全部のチャネルで、波形情報を読出す部分を異ならせ、アナログ信号の波形を変えることに相当する変化を実現することができる。
【００２９】
また本発明で、前記指定手段は、予め定める数の設定値に対して、前記複数のチャネルの各チャネルに固有の演算処理を施して該複数の位置を指定し、
前記信号切換手段は、前記試験モード時に、指定手段によって指定される該複数の位置から、前記記憶手段に記憶されている波形情報を読出して、情報処理手段にそれぞれ与えることを特徴とする。
【００３０】
本発明に従えば、アナログ信号は複数のチャネルに分けて入力可能である。記憶手段に記憶されている波形情報は、指定手段によって指定されるその複数の位置から読出される。指定手段は、予め定める数の設定値に各チャネルに固有の演算処理位置を施して、波形情報を記憶手段から読出す位置を算出するので、各チャネルに種々の波形のアナログ信号が入力される場合を擬似的に実現することができる。同一の波形情報でも、演算処理を異ならせれば、異なるチャネルに対して異なったアナログ信号の波形に相当する擬似的な論理信号を論理処理手段に与えることができる。
【００３１】
また本発明で、前記指定手段は、前記記憶手段から波形情報のデータを読出す位置を、複数の演算処理で算出可能であり、いずれかの演算処理を外部から選択可能であることを特徴とする。
【００３２】
本発明に従えば、複数の演算処理を外部から選択して、記憶手段から波形情報を読出して論理処理手段に与える際の位置を選択された演算処理で算出する。記憶手段に記憶されている同一の波形情報から、周波数や位相が異なるアナログ信号が信号変換手段に入力された場合と同様な論理信号への変換結果を擬似的に発生させ、論理処理手段に与えることができる。
【００３３】
また本発明で、前記波形情報は、前記記憶手段の予め定める範囲のアドレスにわたって記憶され、
前記信号切換手段は、前記試験モード時に、記憶手段に記憶されている波形情報を、指定手段によって指定される位置から読出し、読出す位置が該範囲の最後のアドレスに達すると、該範囲の最初のアドレスに戻って読出しを続けることを特徴とする。
【００３４】
本発明に従えば、波形情報を記憶手段の予め定める範囲のアドレスにわたって記憶してあっても、試験モード時に信号切換手段が読出す波形情報は、読出す位置がその範囲の最後のアドレスに達するとその範囲の最初のアドレスに戻るので、波形情報を周期的にかつ無限に読出すことができる。
【００３５】
また本発明で、前記信号変換手段は、入力されるアナログ信号のレベルを予め定めるビット数のデジタルデータに変換することを特徴とする。
【００３６】
本発明に従えば、信号変換手段が入力されるアナログ信号のレベルを予め定めるビット数のデジタルデータに変換するアナログ／デジタル変換器であるとき、試験モード時に、多数の異なるレベルのアナログ信号を入力しないでも、同等の入力をデジタル変換した結果に相当する情報を情報保持手段に保持しておき、論理処理手段では擬似的に同等の動作を行わせることができる。
【発明の効果】
【００３７】
本発明によれば、通常モード時にはアナログ信号を入力して信号変換手段によるアナログ信号の変換結果を論理処理手段に与え、論理処理手段の処理結果を出力させることができる。試験モード時には情報保持手段に保持されている波形情報を論理処理手段に与えるように切換えるので、情報保持手段に、アナログ信号が予め定める変化を行う際の信号変換手段による変換結果に相当する波形情報を保持することによって、試験モードではアナログ信号を入力しないでも、入力する場合と同等の試験が可能となる。
【００３８】
外部から通常モードと試験モードとを指定するための入力端子を設けるとしても、波形情報をパラレルデータとして入力する場合のような複数のデータ入力端子や、シリアルデータとして入力する場合のようなシリアル・パラレル変換回路や信号処理のための構成は不要となり、パッケージの小形化と試験装置の簡易化とを図り、半導体集積回路としての材料コストや、試験時間の低減による試験コストの低減も図ることができる。さらに、アナログ信号を入力して良否判定を行う場合は、信号変換手段と論理処理手段とを総合した良否判定しかできないのに対し、試験モードで論理処理手段のみの良否を判定することができる。
【００３９】
また本発明によれば、記憶手段に同一の波形情報を記憶しておいても、読出す際に指定する位置を変えれば、異なる波形情報の部分を読出すことができ、効率よく試験用の内部信号を発生することができる。
【００４０】
また本発明によれば、同一の波形情報を複数のチャネルに対応させて、試験モードを実行することができ、複数のアナログ信号を入力したり、その複数のアナログ信号にそれぞれ対応するデジタル信号を外部端子を設けて入力したりする必要がないので、半導体集積回路の製造コストや、試験検査に要するコストを低減することができる。
【００４１】
また本発明によれば、通常モード時に１つの信号変換手段で複数のチャネルに対して信号変換を行い、試験モード時に記憶手段に記憶されている波形情報をチャネル毎に指定された位置から読出して、チャネル毎に、たとえば位相をずらすことなどを容易に行うことができる。また、試験モード用に設ける記憶手段のサイズも小さく抑えることができる。
【００４２】
また本発明によれば、通常モード時には複数のチャネルに入力するアナログ信号を同時に論理信号に変換して、信号切換手段で論理処理手段に与えることができる。試験モード時には、チャネル毎に波形情報を利用する部分を独立に指定して、たとえば位相をずらすことなどを容易に行うことができる。
【００４３】
また本発明によれば、複数のチャネルのうちで少なくとも一部に対応して、他のチャネルとは独立した演算処理で算出し、読出す波形情報の位相や周波数を変えることも可能となる。
【００４４】
また本発明によれば、試験モード時に、複数のチャネルの一部または全部で、波形情報を読出す位置の変化量を変えて、波形情報を読出す周波数を変えることも可能となる。
【００４５】
また本発明によれば、複数のチャネルの一部のチャネルまたは全部のチャネルで、波形情報を読出すアドレス区画を異ならせ、アナログ信号の位相や波形を変えることに相当する変化を実現することができる。
【００４６】
また本発明によれば、複数のチャネルに分けて入力されるアナログ信号がそれぞれ固有である場合を、波形情報を読出す位置に対して施す演算処理の違いで実現し、波形情報は共用することができる。
【００４７】
また本発明によれば、複数の演算処理を外部から選択して、記憶手段から波形情報を読出して論理処理手段に与える際の位置を選択された演算処理で算出する。記憶手段に記憶されている同一の波形情報から、周波数や位相が異なるアナログ信号が信号変換手段に入力された場合と同様な論理信号への変換結果を擬似的に発生させ、論理処理手段に与えることができる。
【００４８】
また本発明によれば、記憶手段に記憶されている波形情報を繰返して読出すことができる。
【００４９】
また本発明によれば、通常モード時には入力されるアナログ信号をアナログ／デジタル変換する場合に、試験モード時にはアナログ信号を入力しないでも、同等の入力状態を擬似的に発生して、論理処理手段では擬似的に同等の動作を行わせることができる。
【発明を実施するための最良の形態】
【００５０】
図１は、本発明の実施の一形態として、ＡＤコンバータ（以下、「ＡＤＣ」と略称する）を内蔵し、デジタル信号処理を行うＡＤＣ疑似信号発生器内蔵ＩＣ１の概略的な電気的構成を示す。ＡＤＣ疑似信号発生器内蔵ＩＣ１は、本発明の基本的な形態と、他の実施の形態とも共通する構成を有する。以下に説明する他の実施の形態でも、本形態と共通する部分には同一の参照符を付して、重複する説明を省略する。また、各形態間で対応する部分にも、同一の参照符を付し、先行して説明している事項を後続の部分にも適用する。また、後続の形態で対応する部分について説明している事項を、原則として、先行する形態にも適用するものとする。さらに、各形態の部分同士を、機能が重複しない範囲で組合わせることも、本発明の範囲内とする。
【００５１】
図１に示すＡＤＣ疑似信号発生器内蔵ＩＣ１は、ＡＤＣ２を内蔵するとともに、ＡＤＣ２がアナログ信号をデジタル信号に変換すると同様なデジタル信号を擬似的に発生する疑似信号発生器３も内蔵している。疑似信号発生器３は、ＲＯＭ４、読出回路５およびアクセスポインタ６を含む。ＲＯＭ４には、ＡＤＣ２に予め定める波形のアナログ信号が入力されるときに、入力されたアナログ信号を順次サンプリングしてデジタル値に変換する場合に得られるデジタルデータが波形情報として記憶される。読出回路５は、アクセスポインタ６で指定するアドレスから、ＲＯＭ４に記憶されているデジタルデータを順次的に読出す。
【００５２】
ＡＤＣ２からのデジタル信号と、読出回路５が読出すデジタルデータとは、切換回路７で切換えられる。ＡＤＣ２と切換回路７との間、および読出回路５と切換回路７との間は、デジタルデータのデータ幅分のビット数のパラレル信号線８，９でそれぞれにデータが伝送される。切換回路７では、パラレル信号線８，９のうちのいずれか一方を選択し、信号処理回路１０に、パラレル信号線１１を介して与える。信号処理回路１０は、マイクロコンピュータなどを含み、デジタル信号の処理を行う。ＡＤＣ２には、アナログ入力端子１２にＡＤＣ疑似信号発生器内蔵ＩＣ１の外部から入力されるアナログ信号が与えられ、パラレル信号線８のビット数分のデジタル信号に変換する。また、切換回路７は、テストモード信号発生回路１３から発生するテストモード信号の論理値に応じて、パラレル信号線８，９のいずれかをパラレル信号線１１に接続するように動作する。
【００５３】
ＡＤＣ疑似信号発生器内蔵ＩＣ１のパッケージ外部には、アナログ入力端子１２が設けられるばかりではなく、信号処理回路１０に入力されたり、信号処理回路１０から出力される多くのデジタル入力端子または出力端子も設けられる。また、テストモード信号発生回路１３でのモード切換用のデジタル入力端子が設けられることもある。さらに、電源用の端子も設けられる。これらの端子は図示を省略しているけれども、ＬＳＩでは多数存在している。
【００５４】
テストモード信号発生回路１３は、通常モードと試験モードとを切換えるテストモード信号を発生する。テストモード信号が試験モードを表すようになると、切換回路７を読出回路５からの出力が導出されるパラレル信号線９側に切換え、また読出回路５を能動化してＲＯＭ４から波形情報を順次的に読出させることができる。波形情報を読出すＲＯＭ４のアドレスは、アクセスポインタ６によって指定される。アクセスポインタ６がＲＯＭ４のアドレスを順次的に指定すれば、読出回路５がＲＯＭ４から波形情報を順次的に読出し、ＡＤＣ２でアナログ信号を順次的にデジタルデータに変換する場合と同等の信号を擬似的に発生することができる。
【００５５】
図２は、図１のＡＤＣ疑似信号発生器内蔵ＩＣ１を使用する受信機２０の例を示す。受信機２０は、高周波の無線電波をアンテナ２１で受け、チューナ２２で中間周波数に変換する。中間周波数に変換された受信信号は、中間周波増幅回路２３で増幅や帯域濾波され、信号処理回路２４に入力される。ＡＤＣ疑似信号発生器内蔵ＩＣ１は、信号処理回路２４として好適に使用することができる。信号処理回路２４は、たとえばＤＳＰ（
Digital Signal Processor）やマイクロコンピュータなどの機能を含み、信号処理の対象となる中間周波数の受信信号に対してアナログ／デジタル変換を行うＡＤコンバータを図１のＡＤＣ２として含む。信号処理では、中間周波数の受信信号から、搬送波に対して変調で付加されている低周波成分などを復調し、低周波回路２５で低周波信号として出力させる。デジタルデータを復号化して、ベースバンド信号を再生することもできる。受信機２０の全体的な制御は、マイクロコンピュータなどを含む制御回路２６によって行われる。
【００５６】
図３は、図１のＡＤＣ疑似信号発生器内蔵ＩＣ１を用いて行うダイナミックバーンイン試験の実施時の概略的な電気的構成を示す。ダイナミックバーンイン試験では、ＡＤＣ疑似信号発生器内蔵ＩＣ１の内部回路を動作させた状態で、試験装置３０の恒温槽３１内に収納する。恒温槽３１は、内部の空間の温度を、ＡＤＣ疑似信号発生器内蔵ＩＣ１として想定されている動作温度範囲の上限近くの高温、たとえば数１０℃〜１００数１０℃に保つ。ダイナミックバーンイン試験は、１〜１０時間程度にわたって行われる。試験対象となるＬＳＩなどに動作に必要な電力や信号を供給するために、テスト基板３２が用いられる。ＡＤＣ疑似信号発生器内蔵ＩＣ１は、多くの数がテスト基板３２に装着され、電源３３からの電力と、デジタル信号試験装置３４からのデジタル信号とを受けて信号処理回路１０などの内部回路が動作状態となる。
【００５７】
図１に示すように、ＡＤＣ疑似信号発生器内蔵ＩＣ１の内部回路の動作は、テストモード信号発生回路１３から試験モードを表す信号を発生させて、読出回路５を能動化させ、切換回路７を読出回路５の出力が導出されるパラレル信号線８側に切換えることによって、アナログ入力端子１２には試験用のアナログ信号を入力しないで行うことができる。すなわち、ＲＯＭ４には、試験用のアナログ信号をアナログ入力端子１２に入力する場合に、ＡＤＣ２で変換されるデジタル信号と同等の波形情報を記憶させておけば、記憶されている波形情報を読出すことで、アナログ信号を入力する場合と同等の試験を、信号処理回路１０ではおこなうことができる。図３の試験装置３０としては、アナログ信号用の試験装置が不要となるので、設備費用や、アナログ信号の設定などの手間を低減し、試験に要するコスト低減を図ることができる。
【００５８】
すなわち、ＡＤＣ疑似信号発生器内蔵ＩＣ１は、予め定める信号レベル範囲の論理信号であるデジタル信号を処理するとともに、論理信号とは異なるアナログ信号を入力して処理する機能を備える半導体集積回路であり、デジタル信号を入力し、予め定める処理を行い、処理結果を出力する論理処理手段としての信号処理回路１０と、アナログ信号を入力し、論理信号に変換する信号変換手段としてのＡＤＣ２と、アナログ信号が予め定める変化を行う際の信号変換手段による変換結果に相当する波形情報を保持する情報保持手段としてのＲＯＭ４と、通常モードと試験モードとを切換えるモード切換手段してのテストモード信号発生回路１３と、モード切換手段による切換えに応答して、通常モード時には信号変換手段によるアナログ信号の変換結果を論理処理手段に与え、試験モード時には情報保持手段に保持されている波形情報を論理処理手段に与えるように切換える信号切換手段としての切換回路７とを含む。ＲＯＭ４に、アナログ信号が予め定める変化を行う際のＡＤＣ２による変換結果に相当する波形情報を保持することによって、試験モードではアナログ信号を入力しないでも、予め定める変化を行う場合と等価な変換結果を信号処理回路１０に与えて、活性化させ、試験や検査を行うことができる。
【００５９】
たとえば、テストモード信号発生回路１３で切換える通常モードと試験モードとを指定するための入力端子を設ければ、試験モードではＲＯＭ４が保持している波形データを擬似的に発生することができ、波形情報をデータとして入力する構成は不要となる。パラレルデータとして入力する場合は複数のデータ入力端子が必要となり、シリアルデータとして入力する場合は、シリアル・パラレル変換回路や信号処理のための構成が必要となる。外部からモードを切換える信号を入力するために外部入力端子が専用に必要であっても、１つの入力端子があればよく、他の端子と兼用することも可能である。半導体チップ上の回路は半導体素子や配線パターンの微細化で微小化されても、外部への電極配線が必要な部分のパッドは比較的に大きな面積を必要とする。外部への電極配線の数を減らせば、疑似信号発生器３や切換回路７、テスト信号発生回路１３などの構成が増加しても、全体として必要な半導体チップとしての面積を小さくすることができ、パッケージの小形化と試験装置の簡易化とを図り、半導体集積回路としての材料コストや、試験時間の低減による試験コストの低減も図ることができる。波形情報を保持する情報保持手段と同等の構成としては、ＲＯＭ４ばかりではなく、演算処理による関数値などとして発生することもでき、このような場合は波形情報が演算処理の手順として保持されていることになる。
【００６０】
さらに、アナログ信号をＡＤＣ２に入力する試験検査で、信号処理回路１０からの論理信号出力で良否を判定し、不良との判定結果が得られる場合、ＡＤＣ２または信号処理回路１０のいずれに不良の原因があるのかは判らない。試験モードで波形情報に基づいて論理処理手段で良否の判定を行えば、不良の原因がＡＤＣ２または信号処理回路１０のいずれにあるかを容易に判定することができる。
【００６１】
図４は、本発明の実施の他の形態としての半導体集積回路であるＡＤＣ疑似信号発生器内蔵ＩＣ４１の概略的な電気的構成を示す。ＡＤＣ疑似信号発生器内蔵ＩＣ４１では、１つのＡＤＣ２に対して複数のアナログ入力端子４２ａ，４２ｂ，４２ｃ，４２ｄを備え、複数のチャネルでアナログ信号を入力可能になっている。通常モードで、複数のチャネルで入力されるアナログ信号は、マルチプレクサ（以下、「ＭＰＸ」と略称する）４４で順次的に１つが選択され、ＡＤＣ２に入力され、デジタル信号に変換される。試験モードでは、ＲＯＭ４に記憶されている波形情報を、ＭＰＸ４４での選択に連動して、読出回路４５がアクセスポインタ４６ａ，４６ｂ，４６ｃ，４６ｄからそれぞれ与えられる設定値に基づいて指定するアドレスから読出す。切換回路７で切換えられる通常モードでのＡＤＣ２からのデジタルデータ、または試験モードでの読出回路４５からのデジタルデータは、信号処理回路５０に一つの系統として与えられる。図１の疑似信号発生器３に相当する疑似信号発生器は、ＲＯＭ４、読出回路４５およびアクセスポインタ４６ａ，４６ｂ，４６ｃ，４６ｄを含む。
【００６２】
すなわち、ＡＤＣ疑似信号発生器内蔵ＩＣ４１では、チャネル毎に設けられ、アナログ信号を入力する複数のアナログ入力手段であるアナログ入力端子４２ａ，４２ｂ，４２ｃ，４２ｄと、複数のアナログ入力端子４２ａ，４２ｂ，４２ｃ，４２ｄと信号変換手段であるＡＤＣ２との間に設けられ、アナログ入力端子４２ａ，４２ｂ，４２ｃ，４２ｄを切換えてＡＤＣ２に接続するアナログ切換手段であるＭＰＸ４４とを含む。指定手段であるアクセスポインタ４６ａ，４６ｂ，４６ｃ，４６ｄは、ＭＰＸ４４によって切換えられるアナログ入力端子４２ａ，４２ｂ，４２ｃ，４２ｄのチャネルに対応する位置をそれぞれ指定する。記憶手段であるＲＯＭ４に記憶されている波形情報は、チャネル毎に指定された位置から読出回路４５によって読出される。
【００６３】
図５は、ＲＯＭ４に記憶されている波形情報について示す。ＲＯＭ４には、（ａ）に示すように、下限アドレスＡｍｉｎから上限アドレスＡｍａｘまでのアドレス区画に、離散的なデータが予め記憶される。図では、説明の便宜上、データをアドレスに対して連続的な正弦波曲線として記載しているけれども、どのような任意のデータの変化であっても、波形情報として記憶することができる。たとえば、ＡｍｉｎからＡｍａｘで波形情報が１周期分であるとすれば、読出回路４４による読出がＡｍａｘに達するとＡｍｉｎに戻るようにすれば、二点鎖線で示すように、次の周期も連続するような波形情報として読出すことができる。
【００６４】
すなわち、波形情報を図５（ａ）の実線で示すように、記憶手段であるＲＯＭ４の予め定める範囲のアドレスにわたって記憶してあっても、試験モード時に信号切換手段である切換回路７が読出回路４５を介して読出す波形情報は、読出す位置がその範囲の最後のアドレスＡｍａｘに達するとその範囲の最初のアドレスＡｍｉｎに戻るので、図５（ａ）の二点鎖線で示すように、波形情報を周期的にかつ無限に読出すことができる。
【００６５】
また、ＡｍｉｎからＡｍａｘまでの範囲に、複数種類の波形を記憶させておけば、たとえば前半に正弦波を１周期分、後半に三角波を１周期分、それぞれ記憶させておけば、読出しアドレスを変えるだけで、正弦波か三角波かを選ぶことができる。この場合、読出しアドレスがそれぞれの波形の記憶範囲の上限に達したら、それぞれの波形の記憶範囲の下限に戻すことによって、図５（ａ）の二点差線と同様に、複数周期分の波形情報を順次的に読出すことができる。
【００６６】
すなわち、波形情報は、記憶手段であるＲＯＭ４の複数の異なるアドレス区画に分けて記憶され、指定手段であるアクセスポインタ４６ａ，４６ｂ，４６ｃ，４６ｄは、複数のチャネルのうちの少なくとも一部のチャネルと、他のチャネルとで、異なるアドレス区画の位置を指定する。これによって、一部のチャネルまたは全部のチャネルで、波形情報を読出す部分を異ならせ、アナログ信号の波形を変えることに相当する変化を実現することができる。
【００６７】
図５（ｂ）は、図５（ａ）でＲＯＭ４から波形情報を読出すアドレスを、Ａｍｉｎ＋Δとするときに、順次的に読出されるデータに対応する波形を示す。読出すアドレスをΔだけずらすので、位相が変化した状態で波形のデータを読出すことができる。
【００６８】
複数のチャネルの各チャネル毎にアナログ入力端子４２ａ，４２ｂ，４２ｃ，４２ｄを設け、たとえばＭＰＸ４４などのアナログ切換手段でアナログ入力端子４２ａ，４２ｂ，４２ｃ，４２ｄを切換えてＡＤＣ２に接続するので、１つのＡＤＣ２で複数のアナログ入力端子４２ａ，４２ｂ，４２ｃ，４２ｄに入力されるアナログ信号を順次切換えて論理信号に変換することができる。アクセスポインタ４６ａ，４６ｂ，４６ｃ，４６ｄは、ＭＰＸ４４によって切換えられるアナログ入力端子４２ａ，４２ｂ，４２ｃ，４２ｄのチャネルに対応する位置をそれぞれ指定し、ＲＯＭ４に記憶されている波形情報は、チャネル毎に指定された位置から読出されるので、チャネル毎に利用する部分を独立に指定することができ、たとえば位相をずらすことなどを容易に行うことができる。
【００６９】
図４のＡＤＣ疑似信号発生器内蔵ＩＣ４１では、アナログ信号は、複数のチャネルに分けて入力可能であり、指定手段としてのアクセスポインタ４６ａ，４６ｂ，４６ｃ，４６ｄが複数のチャネルにそれぞれ対応する複数の位置をそれぞれ指定することによって、記憶手段であるＲＯＭ４に記憶されている波形情報は、各チャネル毎に指定される位置から読出される。ＲＯＭ４に記憶されている波形情報を、試験モード時に、アナログ信号が入力可能な複数のチャネルのそれぞれに応じて、各チャネル毎に指定される位置から読出すことができるので、同一の波形情報を複数のチャネルに対応させて位相を変えて読出し、試験モードを実行することができる。複数のアナログ信号を入力したり、その複数のアナログ信号にそれぞれ対応するデジタル信号を外部端子を設けて入力したりする必要がないので、半導体集積回路であるＡＤＣ疑似信号発生器内蔵ＩＣ４１の製造コストや、試験検査に要するコストを低減することができる。
【００７０】
図６は、本発明の実施のさらに他の形態としての半導体集積回路であるＡＤＣ疑似信号発生器内蔵ＩＣ５１の概略的な電気的構成を示す。ＡＤＣ疑似信号発生器内蔵ＩＣ５１は、複数のチャネルチャネル毎に設けられ、アナログ信号を変換する複数の信号変換手段であるＡＤＣ５２ａ，５２ｂ，５２ｃ，５２ｄと、読出回路５５と、読出回路５５がＲＯＭ４から波形情報を読出す位置の指定手段であるアクセスポインタ５６ａ，５６ｂ，５６ｃ，５６ｄと、切換回路５７とを含む。アクセスポインタ５６ａ，５６ｂ，５６ｃ，５６ｄによって、ＲＯＭ４から読出回路５５が波形情報を読出す位置は、複数のＡＤＣ５２ａ，５２ｂ，５２ｃ，５２ｄにそれぞれ対応するようにそれぞれ指定される。信号切換手段である切換回路５７は、通常モード時には数のＡＤＣ５２ａ，５２ｂ，５２ｃ，５２ｄによるアナログ信号の変換結果をそれぞれ論理処理手段である信号処理回路６０に与え、試験モード時にはＲＯＭ４に記憶されている波形情報を、各ＡＤＣ５２ａ，５２ｂ，５２ｃ，５２ｄに対応してアドレスポインタ５６ａ，５６ｂ，５６ｃ，５６ｄが指定する位置からそれぞれ読出して信号処理回路６０に、複数チャネル分同時に与えるように切換える。図１の疑似信号発生器３に相当する疑似信号発生器は、ＲＯＭ４、読出回路５５およびアクセスポインタ５６ａ，５６ｂ，５６ｃ，５６ｄを含む。
【００７１】
すなわち、複数のチャネルの各チャネル毎に信号変換手段であるＡＤＣ５２ａ，５２ｂ，５２ｃ，５２ｄを設け、通常モード時には複数のチャネルに入力するアナログ信号を同時に論理信号に変換して、信号切換手段である切換回路５７で論理処理手段である信号処理回路６０に与えることができる。試験モード時には、信号切換手段である切換回路５７は、各チャネル毎に指定される位置から記憶手段であるＲＯＭ４に記憶されている波形情報を読出して、ＡＤＣ５２ａ，５２ｂ，５２ｃ，５２ｄの変換結果に切換えてそれぞれ信号処理回路６０に与えるので、チャネル毎に波形情報を利用する部分を独立に指定することができ、たとえば位相をずらすことなどを容易に行うことができる。
【００７２】
以上のように、各形態では、情報保持手段は、波形情報を複数のデータで離散的に記憶する記憶手段であるＲＯＭ４と、ＲＯＭ４から波形情報のデータを読出す位置を指定する指定手段であるアドレスポインタ６；４６ａ，４６ｂ，４６ｃ，４６ｄ；５６ａ，５６ｂ，５６ｃ，５６ｄとを含み、信号切換手段である切換回路７，４７，５７は、試験モード時に、ＲＯＭ４に記憶されている波形情報を、アドレスポインタ６；４６ａ，４６ｂ，４６ｃ，４６ｄ；５６ａ，５６ｂ，５６ｃ，５６ｄによって指定される位置から読出す。ＲＯＭ４に同一の波形情報を記憶しておいても、アドレスポインタ６；４６ａ，４６ｂ，４６ｃ，４６ｄ；５６ａ，５６ｂ，５６ｃ，５６ｄで指定する位置を変えれば、異なる波形情報の部分を読出すことができ、それぞれのチャネルの要求に合った信号を与えるように、効率よく試験用の疑似信号を発生することができ、ＲＯＭ４のサイズを小さく抑えることができる。
【００７３】
図７は、本発明の実施のさらに他の形態としてのＡＤＣ疑似信号発生器内蔵ＩＣ６１の概略的な電気的構成を示す。ＡＤＣ疑似信号発生器内蔵ＩＣ６１では、ＭＰＸ４４での選択に対応して、アドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄがアドレスポインタ６による設定値に基づいて算出する位置から、読出回路４５がＲＯＭ４の波形情報を読出す。図１の疑似信号発生器３に相当する疑似信号発生器は、ＲＯＭ４、読出回路４５、アクセスポインタ６およびアドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄを含む。
【００７４】
各アドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄには、それぞれ独立に演算式が設定される。たとえばアドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄは、アクセスポインタ６の設定値をそのまま、２倍、３倍、４倍にして、それぞえれ読出回路４５に与えるようにすると、一定時間毎にＲＯＭ４から読出す波形の周波数を、それぞれ１：２：３：４の比率とすることができる。また、全部のチャネルで演算式を変える必要はなく、少なくとも一部が他と異なっているようにすればよい。
【００７５】
すなわち、指定手段であるアクセスポインタ６およびアドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄは、複数のチャネルのうちで少なくとも一部に対応して指定する位置を、他のチャネルに対応する位置とは独立した演算処理で算出するので、それぞれのチャネルでＡＤＣ２の処理に合った信号を信号処理回路７０に与えることができ、試験用のＲＯＭ４のサイズも小さく抑えることができる。試験モード時に、ＲＯＭ４に記憶されている波形情報を読出す位置を、複数のチャネルのうちで少なくとも一部に対応して、他のチャネルとは独立した演算処理で算出するので、複数のチャネルの一部または全部で、波形情報を読出す位置を変えて、読出す波形情報の位相や周波数を変えることも可能となる。
【００７６】
なお、アクセスポインタ６は、複数の設定値を各アドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄに与え、各チャネルで固有の演算処理でＲＯＭ４から波形情報を読出す位置を算出するようにしてもよい。すなわち、指定手段であるアクセスポインタ６およびアドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄは、予め定める数の設定値に対して、複数のチャネルの各チャネルに固有の演算処理を施してその複数の位置を指定し、信号切換手段である切換回路７は、試験モード時に、指定される複数の位置から、ＲＯＭ４に記憶されている波形情報を読出して、信号処理回路７０にそれぞれ与えることもできる。予め定める数の設定値に各チャネルに固有の演算処理位置を施して、波形情報をＲＯＭ４から読出す位置を算出するので、各チャネルに種々の波形のアナログ信号が入力される場合を擬似的に実現することができる。同一の波形情報でも、演算処理を異ならせれば、異なるチャネルに対して異なったアナログ信号の波形に相当する擬似的な論理信号を信号処理回路７０に与えることができ、ＲＯＭ４のサイズを小さく抑えることができる。
【００７７】
図８は、図７の信号切換手段である切換回路７が試験モード時に、複数のチャネルのうちの少なくとも一部のチャネルに対応してであるアクセスポインタ６およびアドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄによって指定される位置からのＲＯＭ４の読出しを、他のチャネルに対応して指定手段によって指定される位置からの読出しとは異なる位置の変化量に従って連続的に行うことで、波形情報の周波数を変える例を示す。すなわち、図８（ａ）に示すような波形情報がＲＯＭ４に記憶されているときに、波形情報の読出しを連続的に行う際に、複数のチャネルのうちの少なくとも一部のチャネルに対応して指定される位置からの記憶手段の読出しを、他のチャネルに対応して指定される位置からの読出しとは異なる位置の変化量に従って連続的に行うことによって、一部のチャネルまたは全部のチャネルで、波形情報を読出す部分を異ならせ、アナログ信号の時間軸方向の変化状態を他のチャネルとは異ならせ、アナログ信号の周波数を変えることに相当する変化を実現することができる。図８（ｂ）は、ＲＯＭ４からの波形情報の読出しを２倍の間隔で行い、周波数を２倍にして読出している状態を示す。実際に読出す波形情報は離散的なデータであり、図８（ａ）に比べて図８（ｂ）ではより断続的になるけれども、説明の便宜上、いずれも連続的な正弦波の波形で示す。
【００７８】
図９は、本発明の実施のさらに他の形態としてのＡＤＣ疑似信号発生器内蔵ＩＣ７１の概略的な電気的構成を示す。ＡＤＣ疑似信号発生器内蔵ＩＣ７１は、選択用テスト端子７２を有し、外部から与えられる選択信号でスイッチ回路７７を制御し、アドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄの選択を行うことができる。スイッチ回路７７で選択されたアドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄのうちの１つの算出結果は、読出し回路４５に与えられ、ＲＯＭ４から波形情報を読出すために指定する位置となる。図１の疑似信号発生器３に相当する疑似信号発生器は、ＲＯＭ４、読出回路４５、アクセスポインタ６およびアドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄと、スイッチ回路７７とを含む。指定手段であるアクセスポインタ６およびアドレス算出回路６６ａ，６６ｂ，６６ｃ，６６ｄとスイッチ回路７７とは、記憶手段であるＲＯＭ４から波形情報のデータを読出す位置を、複数の演算処理で算出可能であり、いずれかの演算処理を選択用テスト端子７２を介して外部から選択可能である。
【００７９】
すなわち、複数の演算処理を外部から選択して、ＲＯＭ４から波形情報を読出して論理処理手段である信号処理回路８０に与える際の位置を選択された演算処理で算出する。ＲＯＭ４に記憶されている同一の波形情報から、周波数や位相が異なるアナログ信号が信号変換手段であるＡＤＣ２に入力された場合と同様な論理信号への変換結果を擬似的に発生させ、信号処理回路８０に与えることができる。
【００８０】
以上で説明している各形態では、信号変換手段として、入力されるアナログ信号のレベルを予め定めるビット数のデジタルデータに変換するＡＤＣ２；５２ａ，５２ｂ，５２ｃ，５２ｄを用いている。信号変換手段が入力されるアナログ信号のレベルを予め定めるビット数のデジタルデータに変換するアナログ／デジタル変換器であるとき、試験モード時に、多数の異なるレベルのアナログ信号を入力しないでも、同等の入力をデジタル変換した結果に相当する情報をＲＯＭ４などの情報保持手段に保持しておき、論理処理手段である信号処理回路１０，５０，６０，７０，８０には擬似的に同等の動作を行わせて活性化させ、試験や検査を行うことができる。
【００８１】
また、複数のチャネルの例として、４つのチャネルの例を示しているけれども、他の数であってもよいことはもちろんである。また、複数のチャネルの一部にそれぞれＡＤＣを設け、残余のチャネルに１または複数のＭＰＸを設けて、それぞれＡＤＣに選択したアナログ信号を入力するように、図４と図６との構成を併用してもよいことはもちろんである。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施の一形態であるＡＤＣ疑似信号発生器内蔵ＩＣ１の概略的な電気的構成を示すブロック図である。
【図２】図１のＡＤＣ疑似信号発生器内蔵ＩＣ１を使用する受信機２０の一例の概略的な電気的構成を示すブロック図である。
【図３】図１のＡＤＣ疑似信号発生器内蔵ＩＣ１を用いて行うダイナミックバーンイン試験の実施時の概略的な電気的構成を示すブロック図である。
【図４】本発明の実施の他の形態であるＡＤＣ疑似信号発生器内蔵ＩＣ４１の概略的な電気的構成を示すブロック図である。
【図５】各実施形態で、ＲＯＭ４に記憶されている波形情報について示す波形図である。
【図６】本発明の実施のさらに他の形態であるＡＤＣ疑似信号発生器内蔵ＩＣ５１の概略的な電気的構成を示すブロック図である。
【図７】本発明の実施のさらに他の形態であるＡＤＣ疑似信号発生器内蔵ＩＣ６１の概略的な電気的構成を示すブロック図である。
【図８】図７の切換回路７が試験モード時にＲＯＭ４から読出す波形情報の周波数を変える例を示す波形図である。
【図９】本発明の実施のさらに他の形態であるＡＤＣ疑似信号発生器内蔵ＩＣ７１の概略的な電気的構成を示すブロック図である。
【符号の説明】
【００８３】
１，４１，５１，６１，７１  ＡＤＣ疑似信号発生器内蔵ＩＣ
２；５２ａ，５２ｂ，５２ｃ，５２ｄ  ＡＤＣ
３  疑似信号発生器
４  ＲＯＭ
５，４５，５５  読出回路
６；４６ａ，４６ｂ，４６ｃ，４６ｄ；５６ａ，５６ｂ，５６ｃ，５６ｄ  アクセスポインタ
７，５７  切換回路
１０，２４，５０，６０，７０，８０  信号処理回路
２０  受信機
３０  試験装置
３４  デジタル信号試験装置
６６ａ，６６ｂ，６６ｃ，６６ｄ  アドレス算出回路
【図１】
2006078220.tif 000003
【図２】
2006078220.tif 000004
【図３】
2006078220.tif 000005
【図４】
2006078220.tif 000006
【図５】
2006078220.tif 000007
【図６】
2006078220.tif 000008
【図７】
2006078220.tif 000009
【図８】
2006078220.tif 000010
【図９】
2006078220.tif 000011