(57)【要約】【課題】  電源電圧の低下ばかりではなく、電源電圧の上昇に対しても被駆動回路をリセットして、被駆動回路の誤動作を防止することのできる電圧監視回路を実現する。【解決手段】  電源電圧の大きさを検出して、その大きさが所定の範囲を超えた時に被駆動回路をリセットする電圧監視回路において、前記電源電圧を第１の基準値と比較して電源電圧が所定の基準レベルを下回った時に第１の比較出力を発生する低電圧検出回路と、前記電源電圧を第２の基準値と比較して電源電圧が所定の基準レベルを超えた時に第２の比較出力を発生する高電圧検出回路と、前記第１および第２の比較出力を受け前記被駆動回路のリセット信号を発生する論理回路とを具備したことを特徴とする。【選択図】    図１
2006211297.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧の大きさを検出して、その大きさが所定の範囲を超えた時に被駆動回路をリセットする電圧監視回路において、前記電源電圧を第１の基準値と比較して電源電圧が所定の基準レベルを下回った時に第１の比較出力を発生する低電圧検出回路と、前記電源電圧を第２の基準値と比較して電源電圧が所定の基準レベルを超えた時に第２の比較出力を発生する高電圧検出回路と、前記第１および第２の比較出力を受け前記被駆動回路のリセット信号を発生する論理回路とを具備したことを特徴とする電圧監視回路。
【請求項２】
前記高電圧検出回路は、一定の基準電圧を発生する基準電圧源と、前記電源電圧を分圧する分圧回路と、この分圧出力を前記基準電圧と比較して分圧出力の大きさが基準電圧を超えた時に比較出力を発生する比較器とから構成されることを特徴とする請求項１に記載の電圧監視回路。
【請求項３】
前記基準電圧源は、ツエナーダイオードであることを特徴とする請求項２に記載の電圧監視回路。
【請求項４】
前記電源と被駆動回路との間に挿入され、前記高電圧検出回路の比較出力に応じて被駆動回路に対する電源電圧の供給を遮断するスイッチ回路を有することを特徴とする請求項１乃至３のいずれかに記載の電圧監視回路。
【請求項５】
前記高電圧検出回路の比較出力を受け、前記スイッチ回路の動作を制御するラッチ回路を有することを特徴とする請求項４に記載の電圧監視回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源の電圧変動を監視して、電源電圧が所定の範囲を逸脱した時に、被駆動回路をリセットして、被駆動回路の誤動作を防止する電圧監視回路に関するものである。
【背景技術】
【０００２】
図４は、従来の電圧監視回路の一例を示す構成図である。図において、Ｅは電源、１０は電源Ｅにより駆動される、ＣＰＵシステムの如き被駆動回路、ＬＶＰは電源電圧Ｖｏを監視して、電源電圧Ｖｏが所定の値を下回った時にリセット信号ＲＥＳＥＴを発生する低電圧検出回路である。
【０００３】
低電圧検出回路ＬＶＰは、抵抗ＲＬ１、ＲＬ２よりなる分圧回路と、抵抗ＲＬ３、ツエナーダイオードＤｚよりなる基準電圧源と、分圧回路の出力電圧Ｖｏ’を基準電圧Ｖｚと比較する比較器ＣＭＰ１とにより構成されている。
【０００４】
比較器ＣＭＰ１は、電源電圧Ｖｏを分圧した出力Ｖｏ’を所定の基準電圧Ｖｚと比較し、分圧出力Ｖｏ’が基準電圧Ｖｚを下回った時に、リセット信号ＲＥＳＥＴを発生する。  ここで、分圧回路（ＲＬ１、ＲＬ２）は、電源電圧Ｖｏが所定の基準レベルＶＬを下回った時にリセット信号ＲＥＳＥＴが発生されるように、その分圧比が定められている。
また、リセット信号ＲＥＳＥＴは、被駆動回路１０に供給され、被駆動回路１０をリセットする。
【０００５】
したがって、電源電圧Ｖｏが所定の基準レベルＶＬを下回ると、リセット信号ＲＥＳＥＴが発生され、被駆動回路１０が誤動作してしまうのを防止することができる。
【０００６】
【特許文献１】実開平０５−０２３１５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記のような電圧監視回路においては、電源電圧Ｖｏの低下による誤動作は防止することができるが、被駆動回路１０は、電源電圧Ｖｏの上昇によっても誤動作を引き起こす可能性があり、このような電源電圧Ｖｏの上昇による誤動作を防止することはできない。
【０００８】
本発明は、上記のような従来装置の欠点をなくし、電源電圧の低下ばかりではなく、電源電圧の上昇に対しても被駆動回路をリセットして、被駆動回路の誤動作を防止することのできる電圧監視回路を実現することを目的としたものである。
【課題を解決するための手段】
【０００９】
上記のような目的を達成するために、本発明の請求項１では、電源電圧の大きさを検出して、その大きさが所定の範囲を超えた時に被駆動回路をリセットする電圧監視回路において、前記電源電圧を第１の基準値と比較して電源電圧が所定の基準レベルを下回った時に第１の比較出力を発生する低電圧検出回路と、前記電源電圧を第２の基準値と比較して電源電圧が所定の基準レベルを超えた時に第２の比較出力を発生する高電圧検出回路と、前記第１および第２の比較出力を受け前記被駆動回路のリセット信号を発生する論理回路とを具備したことを特徴とする。
【００１０】
請求項２では、請求項１の電圧監視回路において、前記高電圧検出回路は、一定の基準電圧を発生する基準電圧源と、前記電源電圧を分圧する分圧回路と、この分圧出力を前記基準電圧と比較して分圧出力の大きさが基準電圧を超えた時に比較出力を発生する比較器とから構成されることを特徴とする。
【００１１】
請求項３では、請求項２の電圧監視回路において、前記基準電圧源は、ツエナーダイオードであることを特徴とする。
【００１２】
請求項４では、請求項１乃至３のいずれかの電圧監視回路において、前記電源と被駆動回路との間に挿入され、前記高電圧検出回路の比較出力に応じて被駆動回路に対する電源電圧の供給を遮断するスイッチ回路を有することを特徴とする。
【００１３】
請求項５では、請求項４の電圧監視回路において、前記高電圧検出回路の比較出力を受け、前記スイッチ回路の動作を制御するラッチ回路を有することを特徴とする。
【発明の効果】
【００１４】
このように、低電圧検出回路に加えて高電圧検出回路を付加したことにより、電源電圧の低下ばかりではなく、電源電圧の上昇に対しても被駆動回路をリセットして、被駆動回路の誤動作を防止することができる。
また、電源と被駆動回路との間にスイッチ回路を挿入し、高電圧検出回路の比較出力に応じて、このスイッチ回路の動作を制御するように構成すると、動作電圧以上の過電圧が被駆動回路に印加されるのを防止して、被駆動回路を過電圧による破壊から保護することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を用いて、本発明の電圧監視回路を説明する。
【実施例１】
【００１６】
図１は、本発明の電圧監視回路の一実施例を示す構成図である。図において、前記図４と同様のものは同一符号を付して示す。ＯＶＰは電源電圧Ｖｏを所定の基準値と比較して、電源電圧Ｖｏが所定の基準レベルＶＨを超えた時に、比較出力ＯＶＰ＿ＲＳＴを発生する高電圧検出回路、ＯＲは低電圧検出回路ＬＶＰの比較出力ＬＶＰ＿ＲＳＴと高電圧検出回路ＯＶＰの比較出力ＯＶＰ＿ＲＳＴを受け、被駆動回路１０のリセット信号ＲＥＳＥＴを発生する論理和回路である。リセット信号ＲＥＳＥＴは、被駆動回路１０に供給され、被駆動回路１０をリセットする。
【００１７】
したがって、電源電圧Ｖｏが、ＶＬ＝＜Ｖｏ＝＜ＶＨの範囲にある時には、双方の比較出力ＬＶＰ＿ＲＳＴおよびＯＶＰ＿ＲＳＴは発生されず、電源電圧Ｖｏが基準レベルＶＬを下回った時には、前記図４の回路と同様に、低電圧検出回路ＬＶＰから比較出力ＬＶＰ＿ＲＳＴが発生され、論理和回路ＯＲはリセット信号ＲＥＳＥＴを発生する。
【００１８】
また、電源電圧Ｖｏが基準レベルＶＨを超えると、高電圧検出回路ＯＶＰから比較出力ＯＶＰ＿ＲＳＴが発生され、論理和回路ＯＲはリセット信号ＲＥＳＥＴを発生する。
【００１９】
したがって、電源電圧Ｖｏの低下ばかりではなく、電源電圧Ｖｏの上昇に対しても被駆動回路１０をリセットして、被駆動回路１０の誤動作を防止することができる。
【実施例２】
【００２０】
図２は、本発明の電圧監視回路の他の実施例を示す構成図である。図において、前記図１および図４と同様のものは同一符号を付して示す。図に示す例は、高電圧検出回路ＯＶＰの具体的な構成例を示すものである。
【００２１】
高電圧検出回路ＯＶＰは、抵抗ＲＨ１、ＲＨ２よりなる分圧回路と、抵抗ＲＨ３、ツエナーダイオードＤｚよりなる基準電圧源と、分圧回路の出力電圧Ｖｏ”を基準電圧Ｖｚと比較する比較器ＣＭＰ２とにより構成されている。
【００２２】
比較器ＣＭＰ２は、電源電圧Ｖｏを分圧した出力Ｖｏ”を所定の基準電圧Ｖｚと比較し、分圧出力Ｖｏ”が基準電圧Ｖｚを超えた時に、比較出力ＯＶＰ＿ＲＳＴを発生する。
ここで、分圧回路（ＲＨ１、ＲＨ２）は、電源電圧Ｖｏが所定の基準レベルＶＨを超えた時に比較出力ＯＶＰ＿ＲＳＴが発生されるように、その分圧比が定められている。
【００２３】
したがって、電源電圧Ｖｏが所定の基準レベルＶＨを超えた時に、比較回路ＣＭＰ２から比較出力ＯＶＰ＿ＲＳＴを発生することができる。
【実施例３】
【００２４】
図３は、本発明の電圧監視回路の他の実施例を示す構成図である。図において、前記図１と同様のものは同一符号を付して示す。図に示す例は、電源電圧Ｖｏが上昇した時に、被駆動回路１０をリセットするとともに、被駆動回路１０への電源電圧Ｖｏの供給を遮断するように構成したものである。
【００２５】
ＳＷは電源Ｅと被駆動回路１０との間に挿入され、被駆動回路１０に対する電源電圧Ｖｏの供給を遮断するスイッチ回路、ＬＴは高電圧検出回路ＯＶＰの比較出力ＯＶＰ＿ＲＳＴを受け、スイッチ回路ＳＷの動作を制御するラッチ回路である。
【００２６】
電源電圧Ｖｏが基準レベルＶＨより低く、高電圧検出回路ＯＶＰから比較出力ＯＶＰ＿ＲＳＴが発生されていない状態では、ラッチ回路ＬＴはスイッチ回路ＳＷをオンとして、電源電圧Ｖｏを被駆動回路１０に供給する。
【００２７】
また、電源電圧Ｖｏが基準レベルＶＨを超え、高電圧検出回路ＯＶＰから比較出力ＯＶＰ＿ＲＳＴが発生されると、ラッチ回路ＬＴはスイッチ回路ＳＷをオフとして、被駆動回路１０に対する電源電圧Ｖｏの供給を遮断する。
【００２８】
したがって、電源電圧Ｖｏが上昇した時には、被駆動回路１０をリセットして、被駆動回路１０の誤動作を防止するとともに、動作電圧以上の過電圧が被駆動回路１０に印加されるのを防止して、被駆動回路１０を過電圧による破壊から保護することができる。
【００２９】
また、ラッチ回路ＬＴを介してスイッチ回路ＳＷの動作を制御しているので、瞬間的な電圧上昇であっても、確実に被駆動回路１０への電源供給を断つことができる。
【００３０】
なお、上記の説明においては、ラッチ回路ＬＴを介してスイッチ回路ＳＷの動作を制御する場合を例示したが、高電圧検出回路ＯＶＰの比較出力ＯＶＰ＿ＲＳＴにより直接スイッチ回路ＳＷの動作を制御することも可能である。
【００３１】
また、低電圧検出回路ＬＶＰの比較出力ＬＶＰ＿ＲＳＴと高電圧検出回路ＯＶＰの比較出力ＯＶＰ＿ＲＳＴを受け、被駆動回路１０のリセット信号ＲＥＳＥＴを発生する論理回路として、論理和回路を使用した場合を例示したが、論理回路の構成はこれに限られるものではない。
【００３２】
更に、上記の説明においては、基準電圧源としてツエナーダイオードＤｚを使用した場合を例示したが、基準電圧源を構成する要素はこれに限られるものではない。
【００３３】
また、低電圧検出回路ＬＶＰおよび高電圧検出回路ＯＶＰにおいて、基準電圧源（ツエナーダイオードＤｚ）を兼用することも可能である。
【図面の簡単な説明】
【００３４】
【図１】図１は本発明の電圧監視回路の一実施例を示す構成図。
【図２】図２は本発明の電圧監視回路の他の実施例を示す構成図。
【図３】図３は本発明の電圧監視回路の他の実施例を示す構成図。
【図４】図４は従来の電圧監視回路の一例を示す構成図。
【符号の説明】
【００３５】
Ｅ        電源
１０      被駆動回路
ＬＶＰ    低電圧検出回路
ＯＶＰ    高電圧検出回路
ＣＭＰ１、ＣＭＰ２    比較器
ＯＲ      論理和回路
ＳＷ      スイッチ回路
ＬＴ      ラッチ回路
【図１】
2006211297.tif 000003
【図２】
2006211297.tif 000004
【図３】
2006211297.tif 000005
【図４】
2006211297.tif 000006