(57)【要約】【課題】  固体撮像素子においてフォトダイオードが受光する開口を広くする。【解決手段】  撮像素子の撮像面の画素２１i、jはフォトダイオード２２、フローティングディフュージョン２３、転送トランジスタ２４、リセットトランジスタ２５、および増幅トランジスタ２６を備える。転送トランジスタ２４をフォトダイオード２２とフローティングディフュージョン２３の間に接続する。リセットトランジスタ２５をフローティングディフュージョン２３と増幅トランジスタ２６との間に接続する。増幅トランジスタ２６をｊ列垂直読出し線３０jに接続する。ｉ行選択信号線２８iをリセットトランジスタ２５と増幅トランジスタ２６とに接続する。ｉ行選択信号線２８iにＯＮ／ＯＦＦ信号をパルス状に流す。ｉ行選択信号線２８iにＯＮ信号が流れるとき増幅トランジスタ２６が導通する。【選択図】        図２
2006019343.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた電荷を発生させて蓄積する光電変換手段と、
前記光電変換手段において蓄積された電荷を受取るフローティングディフュージョンと、
前記光電変換手段で蓄積した電荷を前記フローティングディフュージョンに転送する転送トランジスタと、
前記フローティングディフュージョンに蓄積された電荷をリセットするリセットトランジスタと、
前記フローティングディフュージョンに受取られた電荷に応じた画素信号を出力する増幅トランジスタと、
前記増幅トランジスタの主電極に接続され、前記増幅トランジスタから前記画素信号を出力させるための選択信号と前記増幅トランジスタから前記画素信号の出力を停止する非選択信号が交互に流れる選択線とを備え、
前記光電変換手段、前記フローティングディフュージョン、前記転送トランジスタ、前記リセットトランジスタ、および前記増幅トランジスタが撮像面を構成する複数の画素毎に設けられたことを特徴とする固体撮像素子。
【請求項２】
前記リセットトランジスタの主電極が前記選択線に接続されたことを特徴とする請求項１に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換手段の開口面積を拡大可能とする固体撮像素子に関する。
【背景技術】
【０００２】
従来公知のＸＹアドレス方式の固体撮像素子としてＣＭＯＳ／ＬＳＩ製造プロセスを流用したＣＭＯＳ固体撮像素子が知られている。ＣＭＯＳ固体撮像素子は単一の信号電荷を発生させる画素毎に電子部品を組込むことが可能であることに特徴を有する。
【０００３】
電子部品を組み込んだＣＭＯＳ固体撮像素子として、画素毎に４つのトランジスタを備えたものが開示されている（特許文献１参照）。この固体撮像素子は図５に示すように、フォトダイオード（ＰＤ）１２２に蓄積された信号電荷を転送する転送トランジスタ１２４、フローティングディフュージョン（ＦＤ）１２３に蓄積された電荷をリセットするリセットトランジスタ１２５、画素１２１から信号が出力されるタイミングを制御する選択トランジスタ１３２、および信号を増幅する増幅トランジスタ１２６を備えるものである。固体撮像素子として機能するためには、これらのトランジスタの果たす機能が発揮されることが必要である。
【０００４】
一方で、各画素１２１において光電変換を行うＰＤ１２２が受光を行うための開口部の面積の割合が画素全体の面積に比べて大きいことが低ノイズ化、広ダイナミックレンジ化、および画素１２１の微細化に有利である。しかし、画素１２１に設けられる回路や電子部品により開口部の面積を大きくすることには限界があった。
【特許文献１】特開２００３−０８７６６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、固体撮像素子として必要な機能を確保しながら、各画素に備えられる電子部品を減らし、画素における開口部の面積を大きくすることが可能な撮像素子の提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明の固体撮像素子は、受光量に応じた電荷を発生させて蓄積する光電変換手段と、光電変換手段において蓄積された電荷を受取るフローティングディフュージョンと、光電変換手段で蓄積した電荷をフローティングディフュージョンに転送する転送トランジスタと、フローティングディフュージョンに蓄積された電荷をリセットするリセットトランジスタと、フローティングディフュージョンに受取られた電荷に応じた画素信号を出力する増幅トランジスタと、増幅トランジスタの主電極に接続され増幅トランジスタから画素信号を出力させるための選択信号と増幅トランジスタから画素信号の出力を停止する非選択信号が交互に流れる選択線とを備え、光電変換手段、フローティングディフュージョン、転送トランジスタ、リセットトランジスタ、および増幅トランジスタが撮像面を構成する複数の画素毎に設けられたことを特徴としている。
【０００７】
リセットトランジスタの主電極が選択線に接続されることが好ましい。
【発明の効果】
【０００８】
本発明によれば、画素の開口部の面積を大きくすることが可能となり、低ノイズ、および広ダイナミックレンジ、あるいは微細な画素を備えた固体撮像素子の提供が可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面を参照して説明する。
図１は、本発明の第１の実施形態を適用した固体撮像素子の全体構成を模式的に示した平面図である。
【００１０】
ＣＭＯＳ固体撮像素子１０は撮像部２０、垂直シフトレジスタ１１、相関二重サンプリング／サンプルホールド（ＣＤＳ／ＳＨ）回路１２、水平シフトレジスタ１３、および水平読出し線１４により構成される。撮像部２０と垂直シフトレジスタ１１は直接接続され、水平読出し線１４はＣＤＳ／ＳＨ回路１２を介して撮像部２０に接続される。
【００１１】
撮像部２０の撮像面には複数の画素２１がマトリックス状に配列される。個々の画素２１において信号電荷が生成される。被写体像全体の画像信号は撮像面すべての画素２１の信号電荷に相当する画素信号の集合により構成される。生成した画素信号の読出しは画素２１毎に行われる。読出しを行う画素２１は垂直シフトレジスタ１１および水平シフトレジスタ１３により選択される。
【００１２】
垂直シフトレジスタ１１により画素２１の行が選択される。選択された画素２１から出力される画素信号がＣＤＳ／ＳＨ回路１２により相関二重サンプリングされる。更にＣＤＳ／ＳＨ回路１２に保持される画素信号は水平シフトレジスタ１３により選択され、水平読出し線１４に読み出される。水平読出し線１４に読み出された画素信号は例えば、信号処理を行うコンピュータ（図示せず）に送られ、所定の処理が行われて被写体像全体の画像信号に加工される。
【００１３】
図２は本発明の第１の実施形態を適用した撮像素子の画素の構成を示す回路図である。ｉ行ｊ列にある画素２１i、jについて説明するが、他の画素２１も構成は同様である。画素２１i、jにはフォトダイオード（ＰＤ）２２、フローティングディフュージョン（ＦＤ）２３、転送トランジスタ２４、リセットトランジスタ２５、および増幅トランジスタ２６が設けられる。
【００１４】
ＰＤ２２には画素２１i、jにおける受光量に応じて発生した電荷が蓄積される。転送トランジスタ２４のソースはＰＤ２２に接続され、ドレインはＦＤ２３に接続される。転送トランジスタ２４のゲートは、ｉ行転送信号線２７iに接続される。ｉ行転送信号線２７iは画素２１i、jと画素２１i+1、jの間を水平方向に延びる信号線であり、パルス状のＯＮ／ＯＦＦ信号が交互に流される。ｉ行転送信号線２７iにＯＮ信号が流れるとき、ＰＤ２２に蓄積された電荷は転送トランジスタ２４によりＦＤ２３に転送される。ＦＤ２３では電荷が受取られ、電荷に応じた電圧に変えられる。
【００１５】
リセットトランジスタ２５のソースはＦＤ２３に接続され、ドレインはｉ行選択信号線２８iに接続される。リセットトランジスタ２５のゲートは、ｉ行リセット信号線２９iに接続される。ｉ行選択信号線２８iおよびｉ行リセット信号線２９iは画素２１i、jと画素２１i+1、jの間を水平方向に延びる信号線であり、パルス状のＯＮ／ＯＦＦ信号が交互に流される。ｉ行リセット信号線２９iにＯＮ信号が流れるとき、リセットトランジスタ２５によりＦＤ２３に蓄積された電荷がｉ行選択信号線２８iに掃き出され、ＦＤ２３の電圧はｉ行選択信号線２８iの電圧にリセットされる。
【００１６】
増幅トランジスタ２６のゲートはＦＤ２３に接続され、ソースはｊ列垂直読出し線３０jに接続される。垂直読出し線３０jは画素２１i、jと画素２１i、j+1の間を垂直方向に延び、ＣＤＳ／ＳＨ回路１２に接続される。増幅トランジスタ２６のドレインはリセットトランジスタ２５のドレインとｉ行選択信号線２８iとの引出し線３２に接続される。ｉ行選択信号線２８iにＯＮ信号が流れるとき、増幅トランジスタ２６のドレイン−ソース間に電圧が印加される。電圧が印加されることにより、増幅トランジスタ２６がＯＮとなり、ＦＤ２３の電圧に応じた信号電圧がｊ列垂直読出し線３０jに出力可能となる。
【００１７】
すなわち、ｉ行選択信号線２８iに流れるＯＮ信号は増幅トランジスタ２６から画素信号を出力させるための信号であり、ＯＦＦ信号は増幅トランジスタ２６から画素信号の出力を停止させる信号である。
【００１８】
なお、ｉ行転送信号線２７i、ｉ行選択信号線２８i、およびｉ行リセット信号線２９iは垂直シフトレジスタ１１に接続される。各信号線２７i、２８i、２９iに流れるＯＮ／ＯＦＦ信号は垂直シフトレジスタ１１により制御される。
【００１９】
増幅トランジスタ２６から出力された信号電圧はＣＤＳ／ＳＨ回路１２にサンプルホールドされる。ＣＤＳ／ＳＨ回路１２はそれぞれＯＮ／ＯＦＦの切替え信号が流される第１サンプルホールド（ＳＨ）信号線１５１、第２サンプルホールド（ＳＨ）信号線１５２、および第３サンプルホールド（ＳＨ）信号線１５３が接続される。第１ＳＨ信号線１５１にＯＮ信号が流れるとき、リセットされたＦＤ２３の電圧に応じた第１信号がサンプルホールドされる。第２ＳＨ信号線１５２にＯＮ信号が流れるとき、ＦＤ２３がＰＤ２２から受取った電荷に相当する第２信号がサンプルホールドされる。第３ＳＨ信号線１５３にＯＮ信号が流れるとき、第１信号から第２信号を減算した第３信号がサンプルホールドされる。
【００２０】
ＣＤＳ／ＳＨ回路１２の出力側はｊ列選択トランジスタ１６jのソースと接続される。ｊ列選択トランジスタ１６jのドレインは水平読出し線１４に接続され、ゲートはｊ列選択信号線１７jを介して水平シフトレジスタ１３に接続される。ｊ列選択トランジスタ１６jのゲートにはパルス状のＯＮ／ＯＦＦ信号が水平シフトレジスタ１３から流される。ｊ列選択トランジスタ１６jのゲートにＯＮ信号が流されるとき、ＣＤＳ／ＳＨ回路１２にサンプルホールドされた第３信号が水平読出し線１４に出力される。
【００２１】
上述のような構成である撮像素子の動作について次に図３のタイミングチャートにより説明する。図２に示す画素２１i、jを例として説明する。
【００２２】
まず、ｔ１のタイミングで増幅トランジスタ２６がＯＮとなり、画素２１i、jの信号電圧が出力可能になる。それと同時に、リセットトランジスタ２５がＯＮとなり、ＦＤ２３の電圧がｉ行選択信号線２８iの電圧にリセットされる。そしてｔ２のタイミングでリセットトランジスタ２５をＯＦＦにすると同時に第１ＳＨ信号線１５１にＯＮ信号を流し、リセットしたときのＦＤ２３の電圧に応じた第１信号がＣＤＳ／ＳＨ回路１２にサンプルホールドされる。
【００２３】
次にｔ３のタイミングで第１ＳＨ信号線１５１にＯＦＦ信号を流し、第１信号のサンプルホールドが終了する。これと同時に転送トランジスタ２４がＯＮとなり、ＰＤ２２で蓄積した電荷がＦＤ２３に蓄積される。そしてｔ４のタイミングで転送トランジスタ２４をＯＦＦにすると同時に第２ＳＨ信号線１５２にＯＮ信号を流し、電荷を蓄積したときのＦＤ２３の電圧に応じた第２信号がＣＤＳ／ＳＨ回路１２にサンプルホールドされる。
【００２４】
さらにｔ５のタイミングで第２ＳＨ信号線１５２にＯＦＦ信号を流し、第２信号のサンプルホールドが終了する。同時に第３ＳＨ信号線１５３にＯＮ信号を流し、第２信号と第１信号の差分である第３信号がサンプルホールドされる。
【００２５】
ｔ６のタイミングで第３ＳＨ信号線１５３にＯＦＦ信号を流し、増幅トランジスタ２６をＯＦＦにする。また同時にｊ列選択トランジスタ１６jがＯＮとなり、ＣＤＳ／ＳＨ回路１２にサンプルホールドされていた第３信号が水平読出し線１４に読み出され、コンピュータ等の外部装置（図示せず）に出力される。
【００２６】
ｔ７のタイミングでｉ行ｊ列の画素２１i、jから出力される第３信号の読出しが終了すると、同時に画素２１i、jと隣接するｉ行ｊ+１列の画素２１i、j+1から出力される第３信号が読み出される。ｉ行にあるすべての画素２１から第３信号が読み出されると、ｉ+１列にある画素２１i+1、1から同様にして第３信号が出力される。同様の動作を全画素２１において行い、全画素２１からの画素信号が得られる。
【００２７】
したがって、行選択信号線２８のＯＮ信号により増幅トランジスタ２６のドレイン−ソース間に電圧を印加して画素信号を出力させるので行選択トランジスタを用いる必要が無い。よって、従来の撮像素子（図５参照）と比べてトランジスタを減らすことが可能になる。画素において一つのトランジスタが占めていた面積をＰＤ２２が受光するための開口に使用することが出来るため、開口を広げることが可能となる。これによりノイズの低下や広ダイナミックレンジ化を図ることが可能となる。
【００２８】
あるいは、開口の面積を変えない場合において画素に占めていたトランジスタの面積が減るので、画素の面積を低減させることも可能となる。すなわち各画素２１の微細化が可能で、撮像素子１０全体の小型化、あるいは撮像素子１０全体の画素数の増加を図ることが可能である。
【００２９】
また、単一の画素２１から外部の信号線２７i、２８i、２９iおよび垂直読出し線３０jに接続する線が４本であり、従来のＣＭＯＳ固体撮像素子（図５参照）における６本に比べて少なくなる。接続する線の低減に伴い、画素２１から接続する線を通すスルーホール１８も減らすことが可能である。したがって、これらの接続する線およびスルーホール１８を画素２１に形成する必要が無いため、ＰＤ２２が受光するための開口を広げることに有利である。
【００３０】
図４は本発明の第２実施形態を適用した撮像素子の画素の構成を示す回路図である。電源電圧線３１は画素２１と画素２１の間を水平方向に延びる信号線であり一定の電圧に保たれる。増幅トランジスタ２６のドレインは行選択信号線２８に接続される。リセットトランジスタ２５のドレインは電源電圧線３１に接続される。リセットトランジスタ２５がＯＮとなるとき、ＦＤ２３が電源電圧線３１の電圧にリセットされる。他の構成は第1の実施形態と同様である。本実施形態においても、行選択トランジスタが不要であり、画素２１毎のＰＤ２２が受光するための開口を広げることができる。
【００３１】
なお、第１および第２の実施形態において、各画素に設けられたトランジスタ２４、２５、２６、およびｊ列選択トランジスタ１６jはｎチャンネル型であるが、ｐチャンネル型であってもよい。ただし、ｐチャンネル型である場合は、各トランジスタ２４、２５、２６、および１６jの接続において電圧の高低を入れ替える必要がある。したがって、いずれのトランジスタであっても増幅トランジスタ２６の主電極、すなわちドレインまたはソースがｉ行選択信号線２８iに接続される。
【００３２】
また、第１および第２の実施形態において、撮像面における画素２１の配列はマトリックス状であるが、２次元状のいかなる配列であってもよい。また、本実施形態における撮像素子はＣＭＯＳ固体撮像素子であるが、ＸＹアドレス方式をとるいかなる固体撮像素子にも適用可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１の実施形態を適用した固体撮像素子の全体構成を模式的に示した平面図である。
【図２】本発明の第１の実施形態を適用した固体撮像素子の画素の構成を示す回路図である。
【図３】画素における動作を示すタイミングチャートである。
【図４】本発明の第２実施形態を適用した固体撮像素子の画素の構成を示す回路図である。
【図５】背景技術の説明のために固体撮像素子の画素の構成を示す回路図である。
【符号の説明】
【００３４】
１０  ＣＭＯＳ固体撮像素子
１１  垂直シフトレジスタ
１２  相関二重サンプリング／サンプルホールド（ＣＤＳ／ＳＨ）回路
１３  水平シフトレジスタ
１４  水平読出し線
１５１  第１サンプルホールド（ＳＨ）信号線
１５２  第２サンプルホールド（ＳＨ）信号線
１５３  第３サンプルホールド（ＳＨ）信号線
１６j  ｊ列選択トランジスタ
１７j  ｊ列選択信号線
１８  スルーホール
２０  撮像部
２１  画素
２２  フォトダイオード（ＰＤ）
２３  フローティングディフュージョン（ＦＤ）
２４  転送トランジスタ
２５  リセットトランジスタ
２６  増幅トランジスタ
２７i  ｉ行転送信号線
２８i  ｉ行選択信号線
２９i  ｉ行リセット信号線
３０j  ｊ列垂直読出し線
【図１】
2006019343.tif 000003
【図２】
2006019343.tif 000004
【図３】
2006019343.tif 000005
【図４】
2006019343.tif 000006
【図５】
2006019343.tif 000007