(57)【要約】【課題】  電力増幅モジュールのコストを低減し、性能を向上させる。【解決手段】  多段構成の電力増幅回路のドライバ段の増幅回路を半導体チップ２のＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２で形成し、出力段の増幅回路を他の半導体チップのＨＢＴにより形成し、これら半導体チップや受動部品を配線基板に搭載し、移動体通信装置用のＲＦパワーモジュールを構成する。半導体チップ２には、複数のＶｃｃパッド３３ａ，３３ｂを含む複数のボンディングパッド３３が形成され、各ボンディングパッド３３と配線基板の端子がボンディングワイヤで接続され、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２とボンディングパッド３３は、半導体チップ２の外周部に配置される。Ｖｃｃパッド３３ａ，３３ｂは、半導体チップ２の外周部のＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２が配置されていない側に形成された配線３６により電気的に接続され、同電位とされる。【選択図】  図５
2006180151.tif 000002
【特許請求の範囲】
【請求項１】
多段構成の電力増幅回路を有する、移動体通信装置用の電力増幅モジュールであって、
配線基板と、
前記配線基板の主面上に搭載された第１および第２の半導体チップと、
を有し、
前記電力増幅回路の最終段の増幅回路が前記第２の半導体チップに形成され、
前記電力増幅回路の最終段よりも前段の増幅回路が前記第１の半導体チップに形成され、
前記第１の半導体チップには複数のパッド電極が形成されており、
前記複数のパッド電極は、前記第１の半導体チップの第１の配線により電気的に接続された同電位の複数の第１パッド電極を含むことを特徴とする電力増幅モジュール。
【請求項２】
請求項１記載の電力増幅モジュールであって、
前記第１の半導体チップでは、前記増幅回路が前記第１の半導体チップの外周部に配置され、
前記複数の第１パッド電極が前記第１の半導体チップの外周部に配置され、
前記複数の第１パッド電極間が、前記第１の半導体チップの外周部に設けられた前記第１の配線により電気的に接続されていることを特徴とする電力増幅モジュール。
【請求項３】
請求項２記載の電力増幅モジュールであって、
前記第１の半導体チップでは、前記複数の第１パッド電極間を接続する前記第１の配線は、前記第１の半導体チップの外周部の前記増幅回路が配置されていない側に設けられていることを特徴とする電力増幅モジュール。
【請求項４】
請求項３記載の電力増幅モジュールであって、
前記複数の第１パッド電極は、前記第１の半導体チップの対向する２辺にそれぞれ配置されていることを特徴とする電力増幅モジュール。
【請求項５】
請求項２記載の電力増幅モジュールであって、
前記電力増幅モジュールは、Ｗ−ＣＤＭＡ方式の移動体通信装置用の電力増幅モジュールであることを特徴とする電力増幅モジュール。
【請求項６】
請求項１記載の電力増幅モジュールであって、
前記電力増幅モジュールは第１系統および前記第１系統よりも高い周波数帯用の第２系統の前記電力増幅回路を有し、
前記第１および第２系統の前記電力増幅回路の最終段の増幅回路が前記第２の半導体チップに形成され、
前記第１および第２系統の前記電力増幅回路の最終段よりも前段の増幅回路が前記第１の半導体チップに形成され、
前記第１の半導体チップでは、前記第１および第２系統の前記増幅回路が前記第１の半導体チップの外周部に配置され、
前記複数の第１パッド電極が前記第１の半導体チップの外周部に配置され、
前記複数の第１パッド電極間が、前記第１の半導体チップの外周部に設けられた前記第１の配線により電気的に接続されていることを特徴とする電力増幅モジュール。
【請求項７】
請求項６記載の電力増幅モジュールであって、
前記第１の半導体チップでは、前記複数の第１パッド電極間を接続する前記第１の配線は、前記第１の半導体チップの外周部の前記第２系統の前記増幅回路が配置されていない側に設けられていることを特徴とする電力増幅モジュール。
【請求項８】
請求項６記載の電力増幅モジュールであって、
前記第１の半導体チップでは、前記複数の第１パッド電極間を接続する前記第１の配線は、前記第１の半導体チップの外周部の前記第２系統の前記増幅回路が配置された側には設けられておらず、前記第１の半導体チップの外周部の前記第１系統の前記増幅回路が配置された側に設けられていることを特徴とする電力増幅モジュール。
【請求項９】
請求項６記載の電力増幅モジュールであって、
前記第１系統の前記電力増幅回路の送信周波数帯は０．９ＧＨｚ帯であり、前記第２系統の前記電力増幅回路の送信周波数帯は１．８ＧＨｚ帯であることを特徴とする電力増幅モジュール。
【請求項１０】
請求項１記載の電力増幅モジュールであって、
前記第１パッド電極は、固定電位供給用のパッド電極であることを特徴とする電力増幅モジュール。
【請求項１１】
請求項１記載の電力増幅モジュールであって、
前記第１の半導体チップでは、前記複数の第１パッド電極間を接続する前記第１の配線の直下には、能動素子が形成されていないことを特徴とする電力増幅モジュール。
【請求項１２】
請求項１記載の電力増幅モジュールであって、
前記第１の半導体チップでは、前記複数の第１パッド電極間を接続する前記第１の配線は、前記複数の第１パッド電極を構成する導電体層と同層の導電体層により形成されていることを特徴とする電力増幅モジュール。
【請求項１３】
請求項１記載の電力増幅モジュールであって、
前記配線基板は、前記第１および第２の半導体チップを搭載した主面に、固定電位供給用の第１端子を含む複数の端子が形成されており、
前記配線基板の前記第１端子は、前記複数の第１パッド電極のうちの前記第１端子に近い前記第１パッド電極に電気的に接続されていることを特徴とする電力増幅モジュール。
【請求項１４】
請求項１３記載の電力増幅モジュールであって、
前記配線基板の前記第１端子は、前記複数の第１パッド電極のうちの前記第１端子に近い前記第１パッド電極にボンディングワイヤを介して電気的に接続されていることを特徴とする電力増幅モジュール。
【請求項１５】
請求項１４記載の電力増幅モジュールであって、
前記複数の第１パッド電極のうちの前記第１端子から遠い前記第１パッド電極には、ボンディングワイヤが接続されていないことを特徴とする電力増幅モジュール。
【請求項１６】
請求項１記載の電力増幅モジュールであって、
前記電力増幅回路を制御する制御回路が前記第１の半導体チップに形成されていることを特徴とする電力増幅モジュール。
【請求項１７】
多段構成の電力増幅回路を有し、移動体通信装置用の電力増幅モジュールの製造方法であって、
（ａ）その主面に固定電位供給用の第１端子を含む複数の端子が形成された配線基板と、複数のパッド電極がそれぞれ形成された第１および第２の半導体チップとを準備する工程、
（ｂ）前記配線基板の前記主面上に前記第１および第２の半導体チップを搭載する工程、
（ｃ）前記第１および第２の半導体チップの前記複数のパッド電極と前記配線基板の前記複数の端子との間を電気的に接続する工程、
を有し、
前記電力増幅回路の最終段の増幅回路は前記第２の半導体チップに形成されており、
前記電力増幅回路の最終段よりも前段の増幅回路は前記第１の半導体チップに形成されており、
前記第１の半導体チップに形成された前記複数のパッド電極は、前記第１の半導体チップの第１の配線で電気的に接続された同電位の複数の第１パッド電極を含み、
前記（ｃ）工程では、前記配線基板の前記主面における前記第１端子の位置に応じて、前記複数の第１パッド電極から、前記配線基板の前記第１端子に接続すべき前記第１パッド電極を選択し、前記選択された第１パッド電極と前記配線基板の前記第１端子とを電気的に接続することを特徴とする電力増幅モジュールの製造方法。
【請求項１８】
請求項１７記載の電力増幅モジュールの製造方法であって、
前記（ｃ）工程では、前記複数の第１パッド電極のうちの前記配線基板の前記第１端子に近い前記第１パッド電極を選択し、前記選択された第１パッド電極と前記配線基板の前記第１端子とを電気的に接続することを特徴とする電力増幅モジュールの製造方法。
【請求項１９】
請求項１７記載の電力増幅モジュールの製造方法であって、
前記（ｃ）工程では、前記選択された第１パッド電極と前記配線基板の前記第１端子とをボンディングワイヤによって電気的に接続することを特徴とする電力増幅モジュールの製造方法。
【請求項２０】
請求項１７記載の電力増幅モジュールの製造方法であって、
前記（ｃ）工程では、前記複数の第１パッド電極のうちの前記配線基板の前記第１端子に近い前記第１パッド電極と前記配線基板の前記第１端子とをボンディングワイヤを介して電気的に接続し、前記複数の第１パッド電極のうちの前記第１端子から遠い前記第１パッド電極にはボンディングワイヤを接続しないことを特徴とする電力増幅モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅モジュールおよびその製造方法に関し、特に、携帯電話用の電力増幅モジュールおよびその製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
近年、ＧＳＭ（Global System for Mobile Communications）方式、ＰＣＳ（Personal Communication Systems）方式、ＰＤＣ（Personal Digital Cellular）方式、ＣＤＭＡ（Code Division Multiple Access）方式といった通信方式に代表される移動体通信装置（いわゆる携帯電話）が世界的に普及している。
【０００３】
一般に、この種の移動体通信装置は、電波の放射と受信をするアンテナ、電力変調された高周波信号を増幅してアンテナへ供給する電力増幅モジュール（高周波電力増幅器）、アンテナで受信した高周波信号を信号処理する受信部、これらの制御を行う制御部、そしてこれらに電源電圧を供給する電池（バッテリー）で構成される。
【０００４】
特開平１１−２０４５９６号公報（特許文献１）には、外部接続パッドと内部回路とを接続する外部入出力用ラインをチップ周縁に沿って引き回して配線した技術が記載されている。
【０００５】
特開平９−２４６４８１号公報（特許文献２）には、本来半導体チップの外部インタフェースとして割り当てられる部分のうち実際には外部インタフェースとして使用されていない空Ｉ／Ｏの部分に、本来チップコア領域内に形成される回路の一部、例えば半導体チップに搭載されるＲＡＭの出力バッファ回路や複数のＲＡＭの中から適宜１つを選択するための制御用論理回路を割り当てて、空Ｉ／Ｏの部分を有効に活用することにより、従来よりもチップサイズが小さくなるようにした技術が記載されている。
【０００６】
特開２００３−１２４３３３号公報（特許文献３）には、半導体集積回路を有しているチップコア部、チップコア部の外側に近接して配置され、チップコア部と外部との電気的接続用端子としてのパッド、ならびにパッドの外側に配置され、チップコア部に電源を供給する電源ラインおよびグランドラインから成り、パッド・チップコア部間接続ラインが電源ラインおよびグランドラインに重ならないようにした半導体ＩＣチップに関する技術が記載されている。
【特許文献１】特開平１１−２０４５９６号公報
【特許文献２】特開平９−２４６４８１号公報
【特許文献３】特開２００３−１２４３３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明者の検討によれば、次のことが分かった。
【０００８】
近年、移動体通信装置（携帯電話機）の小型化、薄型化および高性能化などの要求に伴い、そこに搭載する電力増幅モジュールにも、小型化、薄型化および高性能化が要求されている。また、移動体通信装置の機能追加や新しい通信方式の開発などが急速に進んでいることから、そこに搭載する電力増幅モジュールの開発期間の短縮も要求されている。
【０００９】
携帯電話機のような移動体通信装置を組み立てる顧客側では独自のマザーボードを使用しており、電力増幅モジュールの製造者側では、顧客のマザーボードの仕様に合わせてそこに搭載する電力増幅モジュールをカスタマイズしなければならない。しかしながら、顧客ごとに電力増幅モジュールをカスタマイズし、電力増幅モジュールに使用する半導体チップの設計を変更することは、電力増幅モジュールの開発期間を長くし、電力増幅モジュールのコストを増大させてしまう。
【００１０】
本発明の目的は、電力増幅モジュールのコストを低減できる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明は、多段構成の電力増幅回路を有する移動体通信装置用の電力増幅モジュールであって、配線基板と前記配線基板の主面上に搭載された第１および第２の半導体チップとを有し、前記電力増幅回路の最終段の増幅回路が前記第２の半導体チップに形成され、前記電力増幅回路の最終段よりも前段の増幅回路が前記第１の半導体チップに形成され、前記第１の半導体チップには複数のパッド電極が形成され、前記複数のパッド電極は前記第１の半導体チップの配線により電気的に接続された同電位の複数の第１パッド電極を含むものである。
【００１４】
また、本発明は、多段構成の電力増幅回路を有する移動体通信装置用の電力増幅モジュールの製造方法であって、（ａ）その主面に固定電位供給用の第１端子を含む複数の端子が形成された配線基板と、複数のパッド電極がそれぞれ形成された第１および第２の半導体チップとを準備する工程、（ｂ）前記配線基板の前記主面上に前記第１および第２の半導体チップを搭載する工程、（ｃ）前記第１および第２の半導体チップの前記複数のパッド電極と前記配線基板の前記複数の端子との間を電気的に接続する工程を有し、前記電力増幅回路の最終段の増幅回路は前記第２の半導体チップに形成され、前記電力増幅回路の最終段よりも前段の増幅回路は前記第１の半導体チップに形成され、前記第１の半導体チップに形成された前記複数のパッド電極は前記第１の半導体チップの配線で電気的に接続された同電位の複数の第１パッド電極を含み、前記（ｃ）工程では前記配線基板の前記主面における前記第１端子の位置に応じて、前記複数の第１パッド電極から前記配線基板の前記第１端子に接続すべき前記第１パッド電極を選択し、前記選択された第１パッド電極と前記配線基板の前記第１端子とを電気的に接続するものである。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１６】
電力増幅モジュールのコストを低減できる。また、電力増幅モジュールの性能を向上することができる。
【発明を実施するための最良の形態】
【００１７】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１９】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２０】
（実施の形態１）
本実施の形態は、例えばＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）方式などのネットワークを利用して情報を伝送するデジタル携帯電話（移動体通信装置）に使用されるＲＦ（Radio Frequency）パワーモジュールなどの電力増幅モジュールおよびそれに搭載される半導体素子（半導体装置、半導体チップ）である。
【００２１】
ここで、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）は、デジタル携帯電話に使用されている無線通信方式の１つまたは規格をいう。本実施の形態のＲＦパワーモジュール１は、例えばこのＷ−ＣＤＭＡ方式で使用されるＲＦパワーモジュール（電力増幅モジュール）である。
【００２２】
図１は、本実施の形態のＲＦパワーモジュール（電力増幅モジュール、ＨＰＡ（High Power Amplifier）、パワーアンプモジュール、高周波電力増幅モジュール、電力増幅器モジュール、高周波電力増幅装置、電子装置）１を構成する増幅回路の回路ブロック図を示している。
【００２３】
図１に示されるように、ＲＦパワーモジュール１の回路構成は、３つの増幅段（増幅回路、増幅器）１０２Ａ１，１０２Ａ２，１０２Ａ３からなる電力増幅回路１０２と、電力増幅回路１０２の増幅動作の制御や補佐などを行う制御回路（周辺回路）１０３と、入力端子（ＲＦ信号入力端子）１０４および電力増幅回路１０２間の整合回路（入力整合回路）１０５と、出力端子（ＲＦ信号出力端子）１０６および電力増幅回路１０２間の整合回路（出力整合回路）１０７およびローパスフィルタ（Low Pass Filter）１０８とを有している。また、電力増幅回路１０２の増幅段１０２Ａ１と増幅段１０２Ａ２との間には段間用の整合回路（段間整合回路）１０２ＡＭ１が設けられ、増幅段１０２Ａ２と増幅段１０２Ａ３との間には段間用の整合回路（段間整合回路）１０２ＡＭ２が設けられている。各整合回路はインピーダンスの整合を行う回路であり、ローパスフィルタ１０８は高調波を減衰させる回路である。
【００２４】
制御回路１０３は、入力端子（制御信号入力端子）１１０から制御信号を入力し、入力した制御信号に基づいて、電力増幅回路１０２の各増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３を制御するように構成されている。従って、制御回路１０３は、電力増幅回路１０２の各増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３を制御し、例えば、電力増幅回路１０２の各増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３に印加する所望の電圧（例えば電源電圧）を発生する回路（電源回路、電源制御回路）や、増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３にバイアス電圧を印加するバイアス回路などを有している。制御回路１０３は、例えばＭＩＳＦＥＴ素子（能動素子）および受動素子などから構成されている。制御回路１０３には、上記制御信号や固定電位などが必要に応じて入力される。
【００２５】
上記のように、電力増幅回路１０２は３つの増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３により構成されているが、ドライバ段（出力段（最終段）よりも前段（の増幅段））である１段目および２段目の増幅段１０２Ａ１，１０２Ａ２は、１つの半導体チップ（半導体増幅素子チップ、高周波用電力増幅素子チップ）２内に形成され、出力段（最終段）である３段目の増幅段１０２Ａ３は、他の半導体チップ（半導体増幅素子チップ、高周波用電力増幅素子チップ）３内に形成されている。本実施の形態では、半導体チップ２に形成された各増幅段１０２Ａ１，１０２Ａ２は、ｎチャネル型のＬＤＭＯＳＦＥＴ(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)のようなＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）素子により形成されている。半導体チップ３に形成された増幅段１０２Ａ３は、ヘテロ接合型バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）素子により形成されている。
【００２６】
電力増幅回路１０２を構成する３つの増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３のうち、ドライバ段の増幅段１０２Ａ１，１０２Ａ２は、ノイズを低減することが要求され、上記のように増幅段１０２Ａ１，１０２Ａ２をＬＤＭＯＳＦＥＴにより形成することにより、電力増幅回路１０２およびそれを有するＲＦパワーモジュールのノイズの低減と低コスト化が可能になる。一方、電力増幅回路１０２を構成する３つの増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３のうち、出力段の増幅段１０２Ａ３は、高効率（高増幅率）が要求され、上記のように増幅段１０２Ａ３をＨＢＴにより形成することにより、電力増幅回路１０２およびそれを有するＲＦパワーモジュールの高効率化が可能になる。特に、高周波帯（例えば２ＧＨｚ程度の高周波帯）で使用されるＲＦパワーモジュールでは、増幅段１０２Ａ３をＨＢＴにより形成したことによる高効率化の効果は大きい。このように、本実施の形態では、電力増幅回路１０２を構成する３つの増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３を１つの半導体チップで構成せずに、２つの半導体チップ２，３により構成し、最も効率に影響する出力段の増幅段１０２Ａ３を半導体チップ３に形成したＨＢＴにより構成し、効率への影響が相対的に少ないドライバ段の増幅段１０２Ａ１，１０２Ａ２を半導体チップ２に形成したＬＤＭＯＳＦＥＴにより構成することで、高効率（高増幅率）と低コストや低ノイズとの両立が可能になる。
【００２７】
従って、本実施の形態では、３段の増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３が接続（多段接続、多段階接続）されて電力増幅回路１０２が形成されており、ドライバ段の増幅段１０２Ａ１，１０２Ａ２は、半導体チップ２に形成されたＬＤＭＯＳＦＥＴにより構成され、出力段の増幅段１０２Ａ３は、半導体チップ３に形成されたＨＢＴにより構成されている。このため、電力増幅回路１０２は、２個のｎチャネル型ＬＤＭＯＳＦＥＴ（すなわち増幅段１０２Ａ１を構成するｎチャネル型ＬＤＭＯＳＦＥＴと増幅段１０２Ａ２を構成するｎチャネル型ＬＤＭＯＳＦＥＴ）および１個のＨＢＴ（すなわち増幅段１０２Ａ３を構成するＨＢＴ）が従属接続（多段接続、多段階接続）した回路構成となっている。
【００２８】
このように、ＲＦパワーモジュール１は、多段構成（多段階構成）の電力増幅回路１０２を有する、移動体通信装置用の電力増幅モジュールである。ＲＦパワーモジュール１の電力増幅回路１０２は、３段の増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３として２つのＬＤＭＯＳＦＥＴ（半導体チップ２に形成された後述するＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２に対応）と１つのＨＢＴ（半導体チップ３に形成されたＨＢＴに対応）を順次従属接続（多段接続）した回路構成を有しており、この電力増幅回路１０２の出力レベルは、上記制御回路１０３から供給される電源電圧Ｖｄｄやバイアス電圧などによって制御される。
【００２９】
ＲＦパワーモジュール１の入力端子１０４に入力されたＲＦ入力信号（ＲＦ送信信号）は、整合回路１０５を経て半導体チップ２に入力され、半導体チップ２内の２つの増幅段１０２Ａ１，１０２Ａ２で増幅されて半導体チップ２から出力され、整合回路１０２ＡＭ２を経て半導体チップ３に入力され、半導体チップ３内の増幅段１０２Ａ３で増幅されて半導体チップ３から出力され、整合回路１０７およびローパスフィルタ１０８を経て出力端子１０６からＲＦ出力信号（増幅されたＲＦ送信信号）として出力される。なお、整合回路１０２ＡＭ１が半導体チップ２外部の受動部品（後述する受動部品５に対応）により形成されている場合は、半導体チップ２に入力されて増幅段１０２Ａ１で増幅されたＲＦ信号は、半導体チップ２から一旦出力されて整合回路１０２ＡＭ１を経て再度半導体チップ２に入力され、次は増幅段１０２Ａ２で増幅されてから半導体チップ２から出力され、この半導体チップ２から出力されたＲＦ信号が整合回路１０２ＡＭ２を経て半導体チップ３に入力される。
【００３０】
図２は、本実施の形態のＲＦパワーモジュール１の構造を示す概念的な上面図（平面図）であり、図３は本実施の形態のＲＦパワーモジュール１の概念的な断面図である。図２は封止樹脂６を透視した状態が示されている。また、図３は断面図（側面断面図）に対応するが、ＲＦパワーモジュール１の概念的な構造が示されており、図２の構造を所定の位置で切断した断面とは完全には一致していない。また、図２は平面図であるが、図面を見易くするために、ボンディングワイヤ８が接続された基板側端子１２（端子１２ａを含む）についてはハッチングを付してある。
【００３１】
図２および図３に示される本実施の形態のＲＦパワーモジュール１は、配線基板（モジュール基板）４と、配線基板４上に搭載（実装）された半導体チップ（半導体素子、能動素子）２，３と、配線基板４上に搭載（実装）された受動部品（受動素子、チップ部品）５と、半導体チップ２，３および受動部品５を含む配線基板４の上面４ａを覆う封止樹脂（封止樹脂部）６とを有している。半導体チップ２，３および受動部品５の各電極は、配線基板４の導体層（伝送線路）に電気的に接続されている。また、ＲＦパワーモジュール１は、例えば図示しない外部回路基板またはマザーボード（後述するマザーボード５１に対応）などに実装することもできる。
【００３２】
配線基板４は、例えば、複数の絶縁体層（誘電体層）１１と、複数の導体層または配線層（図示せず）とを積層して一体化した多層基板（多層配線基板）である。図３では、４つの絶縁体層１１が積層されて配線基板４が形成されているが、積層される絶縁体層１１の数はこれに限定されるものではなく種々変更可能である。配線基板４の絶縁体層１１を形成する材料としては、例えばアルミナ（酸化アルミニウム、Ａｌ２Ｏ３）などのようなセラミック材料を用いることができる。この場合、配線基板４はセラミック多層基板である。配線基板４の絶縁体層１１の材料は、セラミック材料に限定されるものではなく種々変更可能であり、例えばガラスエポキシ樹脂などを用いても良い。
【００３３】
配線基板４の上面（表面、主面）４ａ上と下面（裏面、主面）４ｂ上と絶縁体層１１間とには、配線形成用の導体層（配線層、配線パターン、導体パターン）が形成されている。配線基板４の最上層の導体層によって、配線基板４の上面４ａに導電体からなる複数の基板側端子（端子、電極、伝送線路、配線パターン、ストリップライン）１２が形成され、配線基板４の最下層の導体層によって、配線基板４の下面４ｂに導電体からなる複数の外部接続端子（端子、電極、モジュール電極）１３が形成されている。外部接続端子１３は、例えば、図１における入力端子１０４，１１０や出力端子１０６などに対応するものである。配線基板４の内部、すなわち絶縁体層１１の間にも導体層（配線層、配線パターン、導体パターン）が形成されているが、図３では簡略化のために図示を省略している。また、配線基板４の導体層により形成される配線パターンのうち、基準電位供給用の配線パターン（例えば配線基板４の下面４ｂの基準電位供給用端子１３ａなど）は、絶縁体層１１の配線形成面の大半の領域を覆うような矩形パターンで形成し、伝送線路用の配線パターンは帯状のパターンで形成することができる。また、配線基板４の上面４ａには、半導体チップ２へ固定電位（接地電位、電源電位、Ｖｃｃ）を供給（入力）するための端子（基板側端子、電極、伝送線路、配線パターン、ストリップライン）１２ａも、基板側端子１２として形成されている。すなわち、配線基板４の上面４ａには、固定電位供給用の端子１２ａを含む複数の基板側端子１２が形成されている。
【００３４】
配線基板４を構成する各導体層（配線層）は、必要に応じて絶縁体層１１に形成されたビアホール（スルーホール）１４内の導体または導体膜を通じて電気的に接続されている。従って、配線基板４の上面４ａの基板側端子１２は、必要に応じて配線基板４の上面４ａおよび／または内部の配線層（絶縁体層１１間の配線層）やビアホール１４内の導体膜などを介して、配線基板４の下面４ｂの外部接続端子１３に電気的に接続されている。なお、ビアホール１４のうち、半導体チップ２の下方に設けられたビアホール１４ａは、半導体チップ２，３で生じた熱を配線基板４の下面４ｂ側に伝導させるためのサーマルビアとして機能することもできる。
【００３５】
半導体チップ２，３は、半導体基板（半導体ウエハ）に半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離したものである。半導体チップ２は、図１の回路ブロック図において半導体チップ２を示す点線で囲まれた回路構成に対応する半導体集積回路が形成された半導体チップ２である。半導体チップ３は、図１の回路ブロック図において半導体チップ３を示す点線で囲まれた回路構成に対応する半導体集積回路が形成された半導体チップ３である。従って、半導体チップ２内（または表層部分）には、電力増幅回路１０２の増幅段１０２Ａ１，１０２Ａ２を構成する半導体増幅素子としてのＬＤＭＯＳＦＥＴ（後述するＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２に対応）が形成され、半導体チップ３内（または表層部分）には、電力増幅回路１０２の増幅段１０２Ａ３を構成する半導体増幅素子としてのＨＢＴが形成されている。また、制御回路１０３に対応する回路も、半導体チップ２内（または表層部分）に形成されている。
【００３６】
図２および図３に示されるように、半導体チップ２，３は配線基板４の上面４ａの導体層１５に、例えば半田などの接合材（接着材）１６によりフェイスアップでダイボンディングされている。半導体チップ２，３のダイボンディング用の接合材１６には、半田の代わりに銀ペーストなどを用いることもできる。半導体チップ２の表面に形成された複数の電極（ボンディングパッド、パッド電極）２ａおよび半導体チップ３の表面に形成された複数の電極（ボンディングパッド、パッド電極）３ａは、複数のボンディングワイヤ８を介して配線基板４の上面４ａの複数の基板側端子１２に電気的に接続されている。なお、半導体チップ２の電極２ａは後述するボンディングパッド３３に対応する。
【００３７】
また、半導体チップ２の裏面には裏面電極２ｂが形成されており、この半導体チップ２の裏面電極２ｂは、配線基板４の上面４ａの導体層１５に半田などの接合材１６により接続（接合）され、更にビアホール１４内の導体膜などを介して、配線基板４の下面４ｂの基準電位供給用端子１３ａに電気的に接続されている。
【００３８】
受動部品５は、抵抗素子（例えばチップ抵抗）、容量素子（例えばチップコンデンサ）またはインダクタ素子（例えばチップインダクタ）などの受動素子からなり、例えばチップ部品からなる。受動部品５は、例えば整合回路１０２ＡＭ１，１０２ＡＭ２，１０５，１０７、ローパスフィルタ１０８および／または制御回路１１１（制御回路１０３用の一部）などを構成する受動部品である。受動部品５は、配線基板４の上面４ａの基板側端子１２に半田などの導電性の接合材１７により実装されている。また、整合回路１０２ＡＭ１，１０２ＡＭ２は、半導体チップ２または半導体チップ３内に形成された受動素子により構成することもできる。
【００３９】
半導体チップ２，３または受動部品５が電気的に接続された配線基板４の上面４ａの基板側端子１２間は、必要に応じて配線基板４の上面４ａまたは内部の配線層やビアホール１４内の導体膜などを介して結線され、配線基板４の下面４ｂの外部接続端子１３または基準電位供給用端子１３ａに電気的に接続されている。
【００４０】
封止樹脂６は、半導体チップ２，３、受動部品５およびボンディングワイヤ８を覆うように配線基板４の上面４ａ上に形成されている。封止樹脂６は、例えばエポキシ樹脂などの樹脂材料からなり、フィラーなどを含有することもできる。
【００４１】
上記のように、本実施の形態では、２つの半導体チップ２，３により電力増幅回路１０２が形成されており、電力増幅回路１０２の出力段（最終段）の増幅段１０２Ａ３は、半導体チップ３に形成されたＨＢＴ素子により形成され、電力増幅回路１０２のドライバ段（出力段よりも前段）の増幅段１０２Ａ１，１０２Ａ２は、半導体チップ２に形成されたＬＤＭＯＳＦＥＴ素子により形成されている。
【００４２】
図４は、半導体チップ３の要部断面図であり、電力増幅回路１０２の増幅段１０２Ａ３を構成するＨＢＴの形成領域の要部断面図が示されている。
【００４３】
図４に示されるように、半絶縁性のＧａＡｓ基板（半導体基板）１５１上にｎ＋型ＧａＡｓ層よりなるサブコレクタ層１５２が形成され、サブコレクタ層１５２上にＨＢＴ１５３が形成されている。
【００４４】
各ＨＢＴ１５３は、サブコレクタ層１５２上に形成された金などからなるコレクタ電極１５４と、このコレクタ電極１５４とは所定間隔だけ離間して形成されたコレクタメサ１５５を有している。コレクタメサ１５５は、例えばｎ型ＧａＡｓ層より形成され、コレクタメサ１５５とコレクタ電極１５４はサブコレクタ層１５２を介して電気的に接続されている。
【００４５】
コレクタメサ１５５上には、例えばｐ型ＧａＡｓ層よりなるベースメサ１５６が形成されている。ベースメサ１５６上の周辺領域には金等よりなるベース電極１５７が形成されている。ベースメサ１５６の略中央部上にエミッタ層１５８が形成され、エミッタ層１５８上にエミッタ電極１５９が形成されている。エミッタ層１５８は、例えばｎ型ＩｎＧａＰ層、ＧａＡｓ層およびＩｎＧａＡｓ層を積層した層より形成され、エミッタ電極１５９は、例えばタングステンシリサイドから形成されている。このように、ベースメサ(ｐ型ＧａＡｓ層)１５６とエミッタ層（ｎ型ＩｎＧａＰ層）１５８との間には異種半導体接合（ヘテロ接合）が形成されている。
【００４６】
コレクタ電極１５４には、絶縁膜１６１に形成されたコンタクトホール１６２を介してコレクタ配線１６３が接続されている。エミッタ電極１５９には、絶縁膜１６４，１６１に形成されたスルーホール１６５を介してエミッタ配線１６６が接続されている。エミッタ配線１６６よりも上層の構造については、ここでは図示およびその説明を省略する。
【００４７】
図５は、半導体チップ２の平面図（平面レイアウト図）であり、半導体チップ２の回路配置例が示されている。なお、図５は平面図であるが、図面を見易くするために、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２、ボンディングパッド３３、Ｖｃｃパッド３３ａ，３３ｂ、Ｖｃｃ用配線３４および配線３６についてはハッチングを付してある。
【００４８】
図５に示されるように、本実施の形態の半導体チップ２は、上記増幅段１０２Ａ１に対応するＬＤＭＯＳＦＥＴ回路（ＬＤＭＯＳＦＥＴ回路領域、ＬＤＭＯＳＦＥＴ形成領域、高周波増幅用トランジスタ領域、増幅素子形成領域）３１Ａ１と、上記増幅段１０２Ａ２に対応するＬＤＭＯＳＦＥＴ回路（ＬＤＭＯＳＦＥＴ回路領域、ＬＤＭＯＳＦＥＴ形成領域、高周波増幅用トランジスタ領域、増幅素子形成領域）３１Ａ２と、制御回路ブロック（制御回路、制御回路部、周辺回路部）３２とを有している。制御回路ブロック３２は上記制御回路１０３などに対応するものである。半導体チップ２の表面には、複数のボンディングパッド（パッド電極、電極パッド、パッド部）３３が形成されている。
【００４９】
ボンディングパッド３３は、ＬＤＭＯＳＦＥＴ回路３１Ａ１のゲート電極に電気的に接続された入力用のゲートパッド（整合回路１０５を介してＲＦ信号を入力するためのボンディングパッド）、ＬＤＭＯＳＦＥＴ回路３１Ａ１のドレインに電気的に接続された出力用のドレインパッド（ＬＤＭＯＳＦＥＴ回路３１Ａ１で増幅したＲＦ信号を出力するためのボンディングパッド）、ＬＤＭＯＳＦＥＴ回路３１Ａ２のゲート電極に電気的に接続された入力用のゲートパッド（整合回路１０２ＡＭ１を介してＲＦ信号を入力するためのボンディングパッド）、ＬＤＭＯＳＦＥＴ回路３１Ａ２のドレインに電気的に接続された出力用のドレインパッド（ＬＤＭＯＳＦＥＴ回路３１Ａ２で増幅したＲＦ信号を出力するためのボンディングパッド）、および制御回路ブロック３２（制御回路１０３）に制御信号などを入力するためのボンディングパッドなどを含んでいる。また、ボンディングパッド３３は、半導体チップ２に固定電位（接地電位、電源電位、Ｖｃｃ）を供給（入力）するための複数のＶｃｃパッド（ボンディングパッド、パッド電極）３３ａ，３３ｂ（複数の第１のパッド電極）を含んでいる。例えば、図５では、２つのＶｃｃパッド３３ａ，３３ｂが半導体チップ２の表面に形成されている。
【００５０】
また、半導体チップ２において、ＬＤＭＯＳＦＥＴ回路３１Ａ１が形成された領域、ＬＤＭＯＳＦＥＴ回路３１Ａ２が形成された領域および各制御回路ブロック３２が形成された領域は、各領域間に形成された埋込酸化膜などからなる素子分離領域によって、それぞれ他の領域から電気的に分離されている。また、ＬＤＭＯＳＦＥＴ回路３１Ａ１、ＬＤＭＯＳＦＥＴ回路３１Ａ２および各制御回路ブロック３２間や、ＬＤＭＯＳＦＥＴ回路３１Ａ１、ＬＤＭＯＳＦＥＴ回路３１Ａ２および各制御回路ブロック３２とボンディングパッド３３との間は、必要に応じて半導体チップ２の内部配線（後述する配線２３１，２４１と同層の配線）により電気的に接続されている。
【００５１】
例えば、Ｖｃｃパッド３３ａまたはＶｃｃパッド３３ｂは、Ｖｃｃ用配線３４を介して制御回路ブロック３２内の回路に電気的に接続されており、Ｖｃｃパッド３３ａまたはＶｃｃパッド３３ｂに入力された固定電位は、Ｖｃｃ用配線３４を介して各制御回路ブロック３２内の回路に供給されるようになっている。また、半導体チップ２には複数の制御回路ブロック３２が形成されており、各制御回路ブロック３２間は、配線３５（Ｖｃｃ用配線３４とは異なる配線）により必要に応じて電気的に接続されている。また、複数のＶｃｃパッド３３ａ，３３ｂ間は、半導体チップ２に形成された配線（Ｖｃｃパッド接続用の配線）３６により電気的に接続されている。複数のＶｃｃパッド３３ａ，３３ｂ間は配線３６により電気的に接続されているので、複数のＶｃｃパッド３３ａ，３３ｂは同電位のボンディングパッド（パッド電極、電極パッド、パッド部）である。複数のＶｃｃパッド３３ａ，３３ｂは配線３６により電気的に接続されて同電位となっているので、複数のＶｃｃパッド３３ａ，３３ｂのいずれかに固定電位を入力すれば、入力された固定電位をＶｃｃ用配線３４を介して各制御回路ブロック３２内の回路に供給することができる。また、半導体チップ２の最外周部には、半導体チップ２の配線層（内部配線層）などからなるガードリング３８が形成されており、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６は、ボンディングパッド３３とガードリング３８の間の領域（すなわちボンディングパッド３３の外側の領域）に設けられている。
【００５２】
このように、電力増幅回路１０２を構成するドライバ段の増幅段１０２Ａ１，１０２Ａ２（すなわちＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２）は同じ半導体チップ２内に形成されており、更にそれら増幅段１０２Ａ１，１０２Ａ２を制御する制御回路１０３（制御回路ブロック３２）も、増幅段１０２Ａ１，１０２Ａ２が形成された半導体チップ２内に形成されている。なお、本実施の形態では、段間の整合回路１０２ＡＭ１，１０２ＡＭ２用の受動素子を半導体チップ２外の受動素子（受動部品５）により形成したものとして説明しているが、半導体チップ２内に形成した受動素子により、段間の整合回路１０２ＡＭ１，１０２ＡＭ２を形成することもできる。
【００５３】
図６は、半導体チップ２の要部断面図であり、上記ＬＤＭＯＳＦＥＴ回路３１Ａ１またはＬＤＭＯＳＦＥＴ回路３１Ａ２が形成された領域の要部断面図が示されている。
【００５４】
図６に示されるように、ｐ＋型単結晶シリコンからなる半導体基板２０１の主面には、ｐ−型単結晶シリコンからなるエピタキシャル層２０２が形成され、エピタキシャル層２０２の主面の一部には、ＬＤＭＯＳＦＥＴのドレインからソースへの空乏層の延びを抑えるパンチスルーストッパとして機能するｐ型ウエル２０３が形成されている。ｐ型ウエル２０３の表面には、酸化シリコンなどからなるゲート絶縁膜２０４を介してＬＤＭＯＳＦＥＴのゲート電極２０５が形成されている。ゲート電極２０５は、例えばｎ型の多結晶シリコン膜と金属シリサイド膜の積層膜などからなり、ゲート電極２０５の側壁には、酸化シリコンなどからなるサイドウォールスペーサ２０６が形成されている。
【００５５】
エピタキシャル層２０２の内部のチャネル形成領域を挟んで互いに離間する領域には、ＬＤＭＯＳＦＥＴのソース、ドレインが形成されている。ドレインは、チャネル形成領域に接するｎ−型オフセットドレイン領域２０７と、ｎ−型オフセットドレイン領域２０７に接し、チャネル形成領域から離間して形成されたｎ型オフセットドレイン領域２０８と、ｎ型オフセットドレイン領域２０８に接し、チャネル形成領域からさらに離間して形成されたｎ＋型ドレイン領域２０９とからなる。これらｎ−型オフセットドレイン領域２０７、ｎ型オフセットドレイン領域２０８およびｎ＋型ドレイン領域２０９のうち、ゲート電極２０５に最も近いｎ−型オフセットドレイン領域２０７は不純物濃度が最も低く、ゲート電極２０５から最も離間したｎ＋型ドレイン領域２０９は不純物濃度が最も高い。
【００５６】
ＬＤＭＯＳＦＥＴのソースは、チャネル形成領域に接するｎ−型ソース領域２１０と、ｎ−型ソース領域２１０に接し、チャネル形成領域から離間して形成され、ｎ−型ソース領域２１０よりも不純物濃度が高いｎ＋型ソース領域２１１とからなる。ｎ−型ソース領域２１０の下部には、ｐ型ハロー領域２１２が形成されている。
【００５７】
ｎ＋型ソース領域２１１の端部（ｎ−型ソース領域２１０と接する側と反対側の端部）には、ｎ＋型ソース領域２１１と接するｐ型打抜き層２１４が形成されている。ｐ型打抜き層２１４の表面近傍には、ｐ＋型半導体領域２１５が形成されている。ｐ型打抜き層２１４は、ＬＤＭＯＳＦＥＴのソースと半導体基板２０１とを電気的に接続するための導電層であり、例えばエピタキシャル層２０２に形成した溝２１３の内部に埋め込んだｐ型多結晶シリコン膜によって形成される。
【００５８】
ＬＤＭＯＳＦＥＴのｐ型打抜き層２１４（ｐ＋型半導体領域２１５）、ソース（ｎ＋型ソース領域２１１）およびドレイン（ｎ＋型ドレイン領域２０９）のそれぞれの上部には、窒化シリコン膜２２１および酸化シリコン膜２２２の積層膜に形成されたコンタクトホール２２３内を埋めるプラグ２２４が接続されている。
【００５９】
プラグ２２４が埋め込まれた酸化シリコン膜２２２上には、例えばアルミニウム（Ａｌ）合金膜などを主体とした配線（第１配線層）２３１が形成されている。この配線２３１により、ソース電極２３１ａおよびドレイン電極２３１ｂが形成されている。ｐ型打抜き層２１４（ｐ＋型半導体領域２１５）およびソース（ｎ＋型ソース領域２１１）には、プラグ２２４を介してソース電極２３１ａが接続され、ドレイン（ｎ＋型ドレイン領域２０９）には、プラグ２２４を介してドレイン電極２３１ｂが接続されている。
【００６０】
配線２３１を覆うように酸化シリコン膜２２２上に酸化シリコン膜などからなる絶縁膜２３２が形成されており、絶縁膜２３２にはその底部で配線２３１を露出するスルーホール２３３が形成され、スルーホール２３３内にはタングステン（Ｗ）膜を主体とするプラグ２３４が埋め込まれている。プラグ２３４が埋め込まれた絶縁膜２３２上には、アルミニウム（Ａｌ）合金膜などを主体とする配線（第２層配線）２４１が形成されている。この配線２４１により、ソース配線２４１ａおよびドレイン配線２４１ｂが形成されており、ソース配線２４１ａはプラグ２３４を介してソース電極２３１ａに電気的に接続され、ドレイン配線２４１ｂはプラグ２３４を介してドレイン電極２３１ｂに電気的に接続されている。
【００６１】
絶縁膜２３２上には、配線２４１を覆うように、酸化シリコン膜と窒化シリコン膜の積層膜などからなる表面保護膜（パッシベーション膜）２４２が形成されている。図６の要部断面図には示されていないけれども、表面保護膜２４２にはボンディングパッド用の開口部（後述する開口部２６２に対応するが、図６では図示せず）が形成され、この開口部から露出する配線２４１（アルミニウム膜またはアルミニウム合金膜）により、上記ボンディングパッド３３が形成されている。
【００６２】
半導体基板２０１の裏面の全面には、例えばニッケル（Ｎｉ）膜、チタン（Ｔｉ）膜、Ｎｉ膜および金（Ａｕ）膜の積層膜などからなるソース裏面電極（裏面電極、裏面ソース電極）２５１が形成されている。ソース裏面電極２５１は、ｐ型打抜き層２１４、ｐ＋型半導体領域２１５、プラグ２２４、ソース電極２３１ａおよびプラグ２２４を介して、ＬＤＭＯＳＦＥＴのソース（ｎ＋型ソース領域２１１）に電気的に接続されている。このソース裏面電極２５１が、半導体チップ２の上記裏面電極２ｂに対応する。ＬＤＭＯＳＦＥＴのソースをソース裏面電極２５１（裏面電極２ｂ）から引き出すことで、ソースのインダクタンスや抵抗を低減でき、高周波での使用に有利となる。
【００６３】
このように、半導体チップ２に形成されたＬＤＭＯＳＦＥＴ素子（ＭＩＳＦＥＴ素子）により、電力増幅回路１０２のドライバ段の増幅段１０２Ａ１，１０２Ａ２に対応するＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２が形成されている。
【００６４】
図７は、半導体チップ２の他の要部断面図であり、図５のＶｃｃパッド３３ｂから配線３６を経てＶｃｃパッド３３ａまでの領域の要部断面図にほぼ対応する。
【００６５】
図７に示されるように、半導体基板２０１の主面にエピタキシャル層２０２が形成され、その主面に埋込酸化膜などからなる素子分離領域２６１が形成され、その上に、窒化シリコン膜２２１、酸化シリコン膜２２２、絶縁膜２３２、配線２４１および表面保護膜２４２が形成されている。表面保護膜２４２には、ボンディングパッド用の開口部２６２が形成され、この開口部２６２から露出する配線２４１により、ボンディングパッド３３が形成されている。図７では、ボンディングパッド３３としてＶｃｃパッド３３ａ，３３ｂが、表面保護膜２４２の開口部２６２から露出する配線２４１により形成されており、Ｖｃｃパッド３３ａ，３３ｂは、半導体チップ２に固定電位（接地電位、電源電位、Ｖｃｃ）を供給（入力）するためボンディングパッドである。
【００６６】
複数のＶｃｃパッド３３ａ，３３ｂ間は、最上層の配線２４１からなる配線３６により電気的に接続されている。すなわち、配線３６は複数のＶｃｃパッド３３ａ，３３ｂ間を接続するための配線であり、複数のＶｃｃパッド３３ａ，３３ｂを構成する導電体層（配線２４１）と同層の導電体層により形成されている。従って、複数のＶｃｃパッド３３ａ，３３ｂ間は、ビア部（プラグ）を介することなく、同層（一層）の配線層（すなわち配線２４１からなる配線３６）だけによって電気的に接続されている。また、図７にも示されるように、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６の直下（下方）には半導体素子（能動素子）は形成されていない。
【００６７】
半導体チップ２には、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２および制御回路ブロック３２のような半導体集積回路や、それら半導体集積回路に電気的に接続された複数のボンディングパッド３３が形成されているが、図５にも示されるように、複数のボンディングパッド３３およびＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）は、半導体チップ２の外周部（外周領域、外周側、周辺部、周辺領域）に配置（形成）されている。また、半導体チップ２には、ボンディングパッド３３として、半導体チップ２に固定電位（接地電位、電源電位、Ｖｃｃ）を供給（入力）するための同電位の複数のＶｃｃパッド３３ａ，３３ｂも形成されており、これら複数のＶｃｃパッド３３ａ，３３ｂも、半導体チップ２の外周部（外周領域、外周側、周辺部、周辺領域）に配置（形成）されている。例えば、Ｖｃｃパッド３３ａ，３３ｂは、半導体チップ２の対向する２辺にそれぞれ配置されている。更に、複数のＶｃｃパッド３３ａ，３３ｂ間は半導体チップ２の配線３６により電気的に接続されており、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６も半導体チップ２の外周部（外周領域、外周側、周辺部、周辺領域）に配置（形成）されている。複数のＶｃｃパッド３３ａ，３３ｂは固定電位供給（入力）用のボンディングパッド（パッド電極）であり、複数のＶｃｃパッド３３ａ，３３ｂ間は配線３６によって電気的に接続されているので、複数のＶｃｃパッド３３ａ，３３ｂは同電位となり、すなわち同電位のボンディングパッドとなる。
【００６８】
なお、図５では、２つのＶｃｃパッド３３ａ，３３ｂが半導体チップ２に形成され、それら２つのＶｃｃパッド３３ａ，３３ｂが半導体チップ２の内部配線である配線３６により電気的に接続されて同電位とされているが、配線３６により接続されるＶｃｃパッドの数は２つに限定されるものではなく、３つ以上のＶｃｃパッドを配線３６により電気的に接続して同電位とすることもできる。すなわち、半導体チップ２に３つ以上のＶｃｃパッドを設け、それら３つ以上のＶｃｃパッドを半導体チップ２の内部配線である配線３６により電気的に接続して同電位とすることもできる。また、本実施の形態では、半導体チップ２において配線３６で接続して同電位とするボンディングパッドとして、固定電位供給（入力）用のＶｃｃパッド３３ａ，３３ｂを例に挙げたが、高周波信号が通らない（入力も出力もされない）ボンディングパッドであればＶｃｃパッド３３ａ，３３ｂ以外のボンディングパッドに対しても、本実施の形態の複数のＶｃｃパッド３３ａ，３３ｂおよびそれらを接続する配線３６と同様の構成を適用することができる。すなわち、高周波信号が通らない（入力も出力もされない）ボンディングパッドを半導体チップ２に複数設け、それらを配線３６で電気的に接続して同電位とすることもできる。
【００６９】
上記のように、複数のＶｃｃパッド３３ａ，３３ｂ間は、半導体チップ２の外周部に設けられた配線３６により電気的に接続されているが、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６は、図５に示されるように、半導体チップ２の外周部のＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）が配置されていない側に設けられている。すなわち、配線３６は半導体チップ２の外周部に形成されるが、半導体チップ２の外周部を一周しないように形成され、半導体チップ２の外周部において、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）が配置されている側には配線３６は形成されずに、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）が配置されていない側に配線３６が形成されている。
【００７０】
図２および図３にも示されるように、ＲＦパワーモジュール１においては、半導体チップ２は配線基板４の上面４ａに搭載され、半導体チップ２の複数のボンディングパッド３３（電極２ａ）と配線基板の複数の基板側端子１２との間が複数のボンディングワイヤ８を介して電気的に接続されている。配線基板４の上面４ａには、基板側端子１２として、固定電位供給用の端子１２ａも形成されている。配線基板４における固定電位供給用の端子１２ａは、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのいずれかと電気的に接続されて、半導体チップ２に固定電位を供給（入力）するための端子である。本実施の形態では、配線基板４の固定電位供給用の端子１２ａは、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうち、端子１２ａに近い（より近い、最も近い）ボンディングパッドにボンディングワイヤ８を介して電気的に接続されている。図２のＲＦパワーモジュール１では、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうち、Ｖｃｃパッド３３ｂよりもＶｃｃパッド３３ａの方が、配線基板４の端子１２ａにより近い位置にあるので、半導体チップ２のＶｃｃパッド３３ａが配線基板４の端子１２ａとボンディングワイヤ８を介して電気的に接続されており、配線基板４の固定電位供給用の端子１２ａからボンディングワイヤ８を介して半導体チップ２のＶｃｃパッド３３ａに固定電位（接地電位、電源電位、Ｖｃｃ）が供給（入力）されるようになっている。また、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうちの端子１２ａから遠い（より遠い）ボンディングパッドには、ボンディングワイヤ８は接続されていない。図２のＲＦパワーモジュール１では、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうち、Ｖｃｃパッド３３ａよりもＶｃｃパッド３３ｂの方が、配線基板４の固定電位供給用の端子１２ａからより遠い位置にあるので、半導体チップ２のＶｃｃパッド３３ｂにはボンディングワイヤ８は接続されていない。
【００７１】
図８は、本実施の形態のＲＦパワーモジュールを用いたデジタル携帯電話機（移動体通信装置）５０ａを示す説明図である。図９は、他のデジタル携帯電話機（移動体通信装置）５０ｂを示す説明図である。
【００７２】
図８および図９に示されるように、各デジタル携帯電話機５０ａ，５０ｂでは、マザーボード（実装基板、携帯電話端末マザーボード）５１のベースバンド部５２にベースバンドＬＳＩ５３とマイクロコンピュータ５４が搭載され、マザーボード５１のＲＦ部５５に送受信回路５６とＳＡＷフィルタ５７とＶＣＯ（Voltage Controlled Oscillator）５８とＲＦパワーモジュール５９とが搭載されている。マザーボード５１のＲＦ部５５では、送受信回路５６、ＳＡＷフィルタ５７、ＶＣＯ（Voltage Controlled Oscillator）５８およびＲＦパワーモジュール５９がＶｃｃライン（電源ライン）６０によって電気的に接続されている。このＲＦパワーモジュール５９が上記ＲＦパワーモジュール１や後述するＲＦパワーモジュール１ａ，１ｂに対応するものである。このように、ＲＦパワーモジュール５９（すなわちＲＦパワーモジュール１，１ａ，１ｂ）は、携帯電話機に搭載する送信段増幅用高周波部品としての電力増幅モジュール、すなわち移動体通信装置（携帯電話機）用の電力増幅モジュールである。
【００７３】
図８のデジタル携帯電話機５０ａと、図９のデジタル携帯電話機５０ｂとでは、仕様が異なるマザーボード５１が使用されており、マザーボード５１のＲＦ部５５における送受信回路５６、ＳＡＷフィルタ５７、ＶＣＯ５８およびＲＦパワーモジュール５９の配置位置が異なっている。図８のデジタル携帯電話機５０ａのマザーボード５１では、ＲＦパワーモジュール５９に対して図８の右側方向にＶｃｃライン６０を配設してＲＦパワーモジュール５９と接続し、図９のデジタル携帯電話機５０ｂのマザーボード５１では、ＲＦパワーモジュール５９に対して図９の下側方向にＶｃｃライン６０を配設してＲＦパワーモジュール５９と接続している。マザーボード５１のＶｃｃライン６０からＲＦパワーモジュール５９（の外部接続端子）に入力された固定電位（接地電位、電源電位、Ｖｃｃ）は、例えば、上記配線基板４の内部の配線層やビアホール１４内の導体膜、端子１２ａおよびボンディングワイヤ８を介して半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのいずれかに入力される。
【００７４】
携帯電話機を組み立てる複数の顧客側で独自の（異なる）マザーボード５１を使用する場合、例えば図８の場合と図９の場合とで、マザーボード５１の仕様に対応してＲＦパワーモジュール５９の端子（Ｖｃｃライン６０に接続する端子）の位置が変更される可能性がある。このため、携帯電話機を組み立てる複数の顧客側で独自の（異なる）マザーボード５１を使用する場合などに、そのマザーボード５１に搭載されたＲＦパワーモジュール５９とマザーボード５１のＶｃｃライン６０の相対的な位置関係に応じて、ＲＦパワーモジュール５９におけるＶｃｃライン６０に接続する外部接続端子の位置が変更され、それに伴い、ＲＦパワーモジュールを構成する配線基板４の固定電位供給用の端子１２ａの位置の変更が要求される可能性がある。
【００７５】
図１０は、他の実施の形態のＲＦパワーモジュール１ａの構造を示す概念的な上面図（平面図）であり、上記図２に対応する。なお、図１０は平面図であるが、図面を見易くするために、図２と同様、ボンディングワイヤ８が接続された基板側端子１２（端子１２ａを含む）についてはハッチングを付してある。
【００７６】
図２のＲＦパワーモジュール１と図１０のＲＦパワーモジュール１ａとでは、配線基板４の上面４ａにおける固定電位供給用の端子１２ａの形成位置が異なっている。また、図２のＲＦパワーモジュール１では、半導体チップ２のＶｃｃパッド３３ａが配線基板４の固定電位供給用の端子１２ａとボンディングワイヤ８を介して電気的に接続されているのに対して、図１０のＲＦパワーモジュール１ａでは、半導体チップ２のＶｃｃパッド３３ｂが配線基板４の固定電位供給用の端子１２ａとボンディングワイヤ８を介して電気的に接続されている。ＲＦパワーモジュール１ａの他の構成はＲＦパワーモジュール１とほぼ同様であるので、ここではその説明は省略する。従って、ＲＦパワーモジュール１ａもＲＦパワーモジュール１と同様の回路構成（すなわち図１の回路構成）を有している。
【００７７】
上記のように、ＲＦパワーモジュールを搭載するマザーボード５１の仕様に応じて、ＲＦパワーモジュール１の配線基板４の固定電位供給用の端子１２ａの位置が変更される可能性があるが、例えば、図８のデジタル携帯電話機５０ａで使用されるＲＦパワーモジュール５９が上記図２のＲＦパワーモジュール１に相当し、図９のデジタル携帯電話機５０ｂで使用されるＲＦパワーモジュール５９が図１０のＲＦパワーモジュール１ａに相当する。
【００７８】
図２のＲＦパワーモジュール１と図１０のＲＦパワーモジュール１ａとでは、半導体チップ２，３は同じものを用いている。しかしながら、図２のＲＦパワーモジュール１と図１０のＲＦパワーモジュール１ａとでは、配線基板４の固定電位供給用の端子１２ａの位置が異なるため、配線基板４の固定電位供給用の端子１２ａは、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうちの端子１２ａに近い（より近い、最も近い）ボンディングパッドにボンディングワイヤ８を介して電気的に接続する。すなわち、図２のＲＦパワーモジュール１では、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうち、Ｖｃｃパッド３３ｂよりもＶｃｃパッド３３ａの方が、配線基板４の固定電位供給用の端子１２ａにより近い位置にあるので、半導体チップ２のＶｃｃパッド３３ａが配線基板４の固定電位供給用の端子１２ａとボンディングワイヤ８を介して電気的に接続され、図１０のＲＦパワーモジュール１ａでは、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうち、Ｖｃｃパッド３３ａよりもＶｃｃパッド３３ｂの方が、配線基板４の固定電位供給用の端子１２ａにより近い位置にあるので、半導体チップ２のＶｃｃパッド３３ｂが配線基板４の固定電位供給用の端子１２ａとボンディングワイヤ８を介して電気的に接続される。このため、図２のＲＦパワーモジュール１では、配線基板４の固定電位供給用の端子１２ａからボンディングワイヤ８を介して半導体チップ２のＶｃｃパッド３３ａに固定電位（接地電位、電源電位、Ｖｃｃ）が供給（入力）され、図１０のＲＦパワーモジュール１ａでは、配線基板４の固定電位供給用の端子１２ａからボンディングワイヤ８を介して半導体チップ２のＶｃｃパッド３３ｂに固定電位（接地電位、電源電位、Ｖｃｃ）が供給（入力）されるようになっている。また、ＲＦパワーモジュール１とＲＦパワーモジュール１ａのいずれにおいても、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうちの端子１２ａに遠い（より遠い）ボンディングパッド（ＲＦパワーモジュール１の場合はＶｃｃパッド３３ｂに対応し、ＲＦパワーモジュール１ａの場合はＶｃｃパッド３３ａに対応する）には、ボンディングワイヤ８は接続されない。
【００７９】
本実施の形態とは異なり、半導体チップ２に固定電位を供給（入力）するためのボンディングパッド（本実施の形態のＶｃｃパッド３３ａ，３３ｂに対応）を１つだけしか設けなかった場合、例えばＶｃｃパッド３３ｂを設けずにＶｃｃパッド３３ａだけを設けた場合、次のような不具合が生じる可能性がある。すなわち、図２のＲＦパワーモジュール１（で用いられる配線基板４）では、配線基板４の固定電位供給用の端子１２ａと半導体チップ２のＶｃｃパッド３３ａとが相対的に近い位置関係にあるので、配線基板４の固定電位供給用の端子１２ａと半導体チップ２のＶｃｃパッド３３ａとをボンディングワイヤ８で接続することが容易であるが、図１０のＲＦパワーモジュール１ａ（で用いられる配線基板４）では、配線基板４の固定電位供給用の端子１２ａと半導体チップ２のＶｃｃパッド３３ａとが相対的に離れた位置関係にあり、更に半導体チップ２を跨ぐようにワイヤボンディングを行う必要があるので、配線基板４の固定電位供給用の端子１２ａと半導体チップ２のＶｃｃパッド３３ａとをボンディングワイヤ８で接続するのは容易ではない。このため、配線基板４の固定電位供給用の端子１２ａと半導体チップ２のＶｃｃパッド３３ａとの間のワイヤボンディングを可能（容易）にするには、配線基板４の固定電位供給用の端子１２ａの位置を変更する場合は、配線基板４の端子１２ａの位置にあわせて、半導体チップ２におけるＶｃｃパッド３３ａの位置も変更する必要がある。ＲＦモジュールに用いる配線基板４の端子１２ａの位置を変更する毎に半導体チップ２の設計を変更して半導体チップ２におけるＶｃｃパッド３３ａの位置を変更することは、半導体チップ２およびそれを用いたＲＦパワーモジュールの製造コストの増大を招いてしまう。また、携帯電話機を組み立てる各顧客側で異なるマザーボード５１を使用する場合、顧客のマザーボード５１の仕様に合わせてそこに搭載するＲＦパワーモジュールをカスタマイズしなければならず、マザーボード５１のＶｃｃライン６０の配設位置などに応じてＲＦパワーモジュールの配線基板４の端子１２ａの位置に変更が生じると、半導体チップ２の設計を変更して半導体チップ２におけるＶｃｃパッド３３ａの位置も変更しなければならない。顧客ごとに、ＲＦパワーモジュールに使用する半導体チップ２の設計を変更することは、ＲＦパワーモジュールの開発期間を長くし、ＲＦパワーモジュールのコストを増大させてしまう。
【００８０】
それに対して、本実施の形態では、半導体チップ２に固定電位（接地電位、電源電位、Ｖｃｃ）を供給（入力）するための複数のＶｃｃパッド３３ａ，３３ｂを半導体チップ２に設け、これら複数のＶｃｃパッド３３ａ，３３ｂを半導体チップ２の配線３６を介して電気的に接続している。このため、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂは同電位となり、複数のＶｃｃパッド３３ａ，３３ｂのいずれを配線基板４の固定電位供給用の端子１２ａと電気的に接続してもよいことになる。このような構成の半導体チップ２を配線基板４に搭載してＲＦパワーモジュールを製造した場合、配線基板４の固定電位供給用の端子１２ａは、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂから選択した任意のＶｃｃパッド（ボンディングパッド）に電気的に接続することができる。このため、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂからワイヤボンディングが行いやすいＶｃｃパッド（ボンディングパッド）を選択し、その選択されたＶｃｃパッドを配線基板４の固定電位供給用の端子１２ａにボンディングワイヤ８を介して電気的に接続することができる。すなわち、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうちの端子１２ａに近い（より近い、最も近い）Ｖｃｃパッドを選択して、その選択されたＶｃｃパッドを配線基板４の固定電位供給用の端子１２ａにボンディングワイヤ８を介して電気的に接続することができる。これにより、配線基板４の固定電位供給用の端子１２ａからボンディングワイヤ８を介してその選択されたＶｃｃパッドに固定電位が供給（入力）されるようにすることができる。
【００８１】
例えば、図２のＲＦパワーモジュール１では、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうち、Ｖｃｃパッド３３ｂよりもＶｃｃパッド３３ａの方が、配線基板４の固定電位供給用の端子１２ａにより近い位置にあるので、配線基板４の端子１２ａとワイヤボンディングしやすく、このＶｃｃパッド３３ａと配線基板４の端子１２ａとをボンディングワイヤ８を介して電気的に接続し、図１０のＲＦパワーモジュール１ａでは、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうち、Ｖｃｃパッド３３ａよりもＶｃｃパッド３３ｂの方が、配線基板４の固定電位供給用の端子１２ａにより近い位置にあるので、配線基板４の端子１２ａとワイヤボンディングしやすく、このＶｃｃパッド３３ｂと配線基板４の端子１２ａとをボンディングワイヤ８を介して電気的に接続することができる。
【００８２】
このように、本実施の形態では、配線３６で接続した複数のＶｃｃパッド３３ａ，３３ｂを半導体チップ２に設けているので、導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂから、配線基板４の端子１２ａに近く（より近く、最も近く）てワイヤボンディングを行いやすいＶｃｃパッド（ボンディングパッド）を選択して、その選択されたＶｃｃパッドを配線基板４の固定電位供給用の端子１２ａにボンディングワイヤ８を介して電気的に接続することができるので、ワイヤボンディング工程を容易かつ的確に行うことが可能になる。また、配線基板４の固定電位供給用の端子１２ａの位置を変更した場合でも、変更後の端子１２ａの位置に近く（より近く、最も近く）てワイヤボンディングを行いやすいＶｃｃパッド（ボンディングパッド）を複数のＶｃｃパッド３３ａ，３３ｂから選択して、その選択されたＶｃｃパッドを配線基板４の端子１２ａにボンディングワイヤ８を介して電気的に接続することができるので、配線基板４の端子１２ａの位置にあわせて半導体チップ２におけるＶｃｃパッド３３ａ，３３ｂの位置を変更する必要がない。このため、ＲＦモジュールに用いる配線基板４の端子１２ａの位置を変更しても半導体チップ２の設計を変更する必要がなく、ＲＦパワーモジュールに用いる半導体チップ２の汎用性を向上させることができ、同じ（共通の）半導体チップ２を用いて種々の仕様のＲＦパワーモジュールを製造することができる。従って、ＲＦパワーモジュールの製造コストを低減することができる。また、携帯電話機（移動体通信装置）を組み立てる複数の顧客側で独自の（異なる）マザーボード５１を使用する場合でも（例えば図８の場合と図９の場合とで）、同じ（共通の）半導体チップ２を用いて、異なる仕様のマザーボード５１に対応したＲＦパワーモジュール１，１ａを製造することができる。このため、顧客ごとにＲＦパワーモジュールに使用する半導体チップ２の設計を変更する必要がなくなり、顧客側で用いるマザーボード５１に対応したＲＦパワーモジュールの開発期間を短縮し、ＲＦパワーモジュールのコストを低減できる。また、図５のようにＶｃｃパッド３３ａ，３３ｂを半導体チップ２の対向する２辺にそれぞれ配置させれば、配線基板４における端子１２ａの配置位置の自由度が増大し、配線基板４やＲＦパワーモジュールの設計がより容易になる。
【００８３】
また、本実施の形態では、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）は、半導体チップ２の外周部に配置され、複数のＶｃｃパッド３３ａ，３３ｂを含む複数のボンディングパッド３３も、半導体チップ２の外周部に配置され、複数のＶｃｃパッド３３ａ，３３ｂ間は、半導体チップ２の外周部に設けられた配線３６により電気的に接続されている。
【００８４】
本実施の形態とは異なり、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を半導体チップ２の中央部に設けた場合、次のような不具合が生じる可能性がある。すなわち、半導体チップ２の中央部（回路形成領域）には制御回路ブロック３２などの半導体集積回路が比較的高密度（高集積度）で形成されており、配線（制御回路ブロック３２に接続する配線など）も比較的高密度（高密集度）で形成されているが、それらの配線を避けて複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を形成する必要があるため、半導体チップ２の面積の増大や、配線層数の増大などを招いてしまい、半導体チップ２のコストが増大する可能性がある。
【００８５】
それに対して、本実施の形態では、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を、半導体チップ２の中央部（回路形成領域）を避け、配線が高密度（高密集度）には形成されていない半導体チップ２の外周部に設けているので、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を設けたとしても、半導体チップ２の面積の増大や、配線層数の増大などが生じず、半導体チップ２のコストを低減することができる。また、本実施の形態では、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６をボンディングパッド３３とガードリング３８の間の領域（すなわちボンディングパッド３３の外側の領域）に設けるので、半導体チップ２におけるレイアウト設計が容易であり、半導体チップ２の設計期間を短縮することができる。また、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６は、制御回路ブロック３２などの半導体集積回路が比較的高密度（高集積度）で形成された半導体チップ２の中央部（回路形成領域）ではなく、半導体チップ２の外周部に形成されているので、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６の直下（下方）には半導体素子（能動素子）は形成されていない。
【００８６】
また、本実施の形態では、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６は、半導体チップ２の外周部のＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）が配置されていない側に設けられている。
【００８７】
本実施の形態とは異なり、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を、半導体チップ２の外周部のＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）が配置された側に設けた場合、配線３６とＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２とが近接することになる。ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２のような高周波増幅回路では、高周波信号を増幅するため、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６とＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２とが近接していると、高周波による電磁波の干渉やカップリングにより配線３６で高周波ノイズが生じる（配線３６に高周波のノイズがのる）可能性がある。配線３６で高周波ノイズが生じてしまうと、配線基板４の固定電位供給用の端子１２ａからボンディングワイヤ８を介して複数のＶｃｃパッド３３ａ，３３ｂのいずれかに固定電位を供給した際に、この供給された固定電位に高周波ノイズが加わり、それがＶｃｃ用配線３４を介して制御回路ブロック３２に供給されることになり、制御回路ブロック３２の動作に不具合を発生させる可能性がある。また、配線３６で高周波ノイズが生じるのを防止するためには、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２から離れた位置に形成する必要があるが、これは半導体チップ２の面積を増大させ、半導体チップ２のコストを増大させる可能性がある。
【００８８】
それに対して、本実施の形態では、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を、半導体チップ２の外周部のＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）が配置された側には設けずに、半導体チップ２の外周部のＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）が配置されていない側に設けている。このため、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６と、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）とが近接することはない。本実施の形態では、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）を半導体チップ２の外周部に設け、複数のＶｃｃパッド３３ａ，３３ｂを半導体チップ２の外周部に設け、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を、半導体チップ２の外周部のＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）が配置されていない側に設けているので、半導体チップ２において配線３６とＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）とは近接せずに離れることになり、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）で高周波信号を増幅しても、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６で高周波ノイズが生じることはない。このため、配線基板４の固定電位供給用の端子１２ａからボンディングワイヤ８を介して複数のＶｃｃパッド３３ａ，３３ｂのいずれかに固定電位（接地電位、電源電位、Ｖｃｃ）を供給した際に、半導体チップ２に供給（入力）された固定電位に高周波ノイズが加わるのを防止することができ、制御回路ブロック３２（制御回路１０３）をより的確に動作させることができる。従って、半導体チップ２およびそれを用いたＲＦパワーモジュールの性能を向上させることができる。また、本実施の形態では、半導体チップ２において、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６と、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）とは近接せずに離れているので、配線３６を配設する際に、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）と配線３６との干渉を考慮したスペースを設ける必要がない。このため、半導体チップ２の面積をより低減でき、半導体チップ２およびそれを用いたＲＦパワーモジュールのコストをより低減することができる。
【００８９】
このように、本実施の形態では、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を、ＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２（増幅段１０２Ａ１，１０２Ａ２）が形成されていない側の半導体チップ２の外周部に設けることにより、同一電位のボンディングパッドである複数のＶｃｃパッド３３ａ，３３ｂとそれらの間を接続する配線３６とを、ＲＦ信号（高周波信号）が通過する半導体素子形成領域および配線（図５ではＬＤＭＯＳＦＥＴ回路３１Ａ１，３１Ａ２およびそれに接続するボンディングパッドおよび配線）から離れた位置に配置することができ、Ｖｃｃパッド３３ａ，３３ｂとそれらの間を接続する配線３６とに、高周波による電磁波の干渉やカップリングが生じるのを防止することができ、半導体チップ２およびそれを用いたＲＦパワーモジュール１，１ａの性能を向上させることができる。
【００９０】
また、本実施の形態では、半導体チップ２において、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６は、それら複数のＶｃｃパッド３３ａ，３３ｂを構成する導電体層（配線２４１）と同層の導電体層により形成されている。すなわち、複数のＶｃｃパッド３３ａ，３３ｂ間は、ビア部（プラグ部、接続孔を埋込む導体部）を介することなく、同層（一層）の配線層だけによって電気的に接続されている。ビアは製造ばらつきの原因となるので、本実施の形態のように、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を、それら複数のＶｃｃパッド３３ａ，３３ｂを構成する導電体層と同層の導電体層により形成することで、複数のＶｃｃパッド３３ａ，３３ｂに供給された固定電位を安定させることができる。また、本実施の形態では、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を、下層の配線層（例えば配線２３１と同層の配線層）により形成せずに、下層の配線層よりも厚みが厚い最上層の配線層（配線２４１）である複数のＶｃｃパッド３３ａ，３３ｂを構成する導電体層と同層の導電体層により形成しているので、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６に寄生抵抗などが生じるのを防止でき、複数のＶｃｃパッド３３ａ，３３ｂに供給された固定電位をより安定させることができる。
【００９１】
また、低コストを要求されるＲＦパワーモジュール用の半導体チップ（ここでは半導体チップ２に対応）は、２層配線（配線２３１，２４１）が主流であり、本実施の形態とは異なり、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を、半導体チップ２の中央部の制御回路ブロック３２間を通過するように設けようとすると、配線３６を２層配線（配線２３１，２４１）で構成して２層配線間をプラグで結線する必要があり、スルーホールを配置する領域が半導体チップ２の中央部に余分に必要となり、半導体チップ２の面積を増大させ、また、スルーホールは製造ばらつきが比較的大きいので、半導体チップ２の製造歩留まりの低下を招く可能性がある。それに対して、本実施の形態では、複数のＶｃｃパッド３３ａ，３３ｂを接続する配線３６をボンディングパッド３３とガードリング３８との間（すなわち他のボンディングパッド３３の外側の領域）に設けているので、半導体チップ２におけるレイアウトが容易であり、半導体チップ２の設計期間を短縮でき、また、複数のＶｃｃパッド３３ａ，３３ｂを構成する導電体層と同層の導電体層、すなわち１層の配線層（配線２４１）により配線３６を形成できるので、半導体チップ２の面積を低減でき、半導体チップ２の製造歩留まりを向上することができる。
【００９２】
本実施の形態のＲＦパワーモジュール１またはＲＦパワーモジュール１ａは、例えば次のような手法で製造することができる。
【００９３】
図１１〜図１４は、本発明の一実施の形態であるＲＦパワーモジュール１またはＲＦパワーモジュール１ａの製造工程中の要部断面図である。図１５および図１７は、ＲＦパワーモジュール１の製造工程中の要部平面図（上面図）であり、図１６および図１８は、ＲＦパワーモジュール１ａの製造工程中の要部平面図（上面図）である。図１５と図１６は同じ工程段階に対応し、図１２に対応する工程段階、すなわちワイヤボンディング工程を行う前の状態が示されている。図１７と図１８は同じ工程段階に対応し、図１３に対応する工程段階、すなわちワイヤボンディング工程を行った後の状態が示されている。なお、図１５〜１８は平面図であるが、図面を見易くするために、図２や図１０と同様、ボンディングワイヤ８が接続される基板側端子１２（端子１２ａを含む）についてはハッチングを付してある。
【００９４】
まず、図１１に示されるように、配線基板４を準備する。配線基板４は、例えばビルドアップ法、印刷法またはシート積層法などを用いて製造することができる。配線基板４の上面４ａには、上記のように、固定電位供給用の端子１２ａを含む複数の基板側端子１２が形成されている。また、配線基板４に搭載する半導体チップ２，３および受動部品５も準備されるが、半導体チップ２，３の構成は上記の通りであるのでここではその説明は省略する。
【００９５】
次に、図１２、図１５および図１６に示されるように、配線基板４の上面４ａの半導体チップ２，３および受動部品５を搭載予定の領域に半田などの接合材１６，１７を印刷または塗布してから、配線基板４の上面４ａ上に半導体チップ２，３および受動部品５を搭載する。それから、半田リフロー処理などを行って、半導体チップ２，３および受動部品５を配線基板４に半田などの接合材１６，１７を介して固着する。
【００９６】
次に、図１３、図１７および図１８に示されるように、ワイヤボンディング工程を行って、半導体チップ２，３の表面の複数の電極２ａ，３ａと配線基板４の上面４ａの複数の基板側端子１２とを複数のボンディングワイヤ８を介して電気的に接続する。
【００９７】
ワイヤボンディング工程では、配線基板４の上面４ａにおける固定電位供給用の端子１２ａの位置に応じて、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂから、配線基板４の端子１２ａに接続すべきＶｃｃパッド（ボンディングパッド）を選択し、選択されたＶｃｃパッドと配線基板４の端子１２ａとをボンディングワイヤ８を介して電気的に接続する。この際、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうちの配線基板４の端子１２ａに近い（より近い、最も近い）Ｖｃｃパッド（ボンディングパッド）を選択し、選択されたＶｃｃパッドと配線基板４の端子１２ａとをボンディングワイヤ８を介して電気的に接続する。従って、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうちの配線基板４の端子１２ａに近い（より近い、最も近い）Ｖｃｃパッドと配線基板４の端子１２ａとをボンディングワイヤ８を介して電気的に接続し、複数のＶｃｃパッド３３ａ，３３ｂのうちの配線基板４の端子１２ａから遠いＶｃｃパッドにはボンディングワイヤ８を接続しない。例えば、図１５では、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうち、Ｖｃｃパッド３３ｂよりもＶｃｃパッド３３ａの方が、配線基板４の固定電位供給用の端子１２ａにより近い位置にあるので、図１７に示されるように、Ｖｃｃパッド３３ａと配線基板４の端子１２ａとをボンディングワイヤ８を介して電気的に接続する。また、図１６の場合は、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうち、Ｖｃｃパッド３３ａよりもＶｃｃパッド３３ｂの方が、配線基板４の固定電位供給用の端子１２ａにより近い位置にあるので、図１８に示されるように、Ｖｃｃパッド３３ｂと配線基板４の端子１２ａとをボンディングワイヤ８を介して電気的に接続する。
【００９８】
このように、ワイヤボンディング工程において、配線基板４の上面４ａにおける固定電位供給用の端子１２ａの位置に応じて、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂから、ワイヤボンディングが行いやすいＶｃｃパッド、すなわち端子１２ａに近い（より近い、最も近い）Ｖｃｃパッドを配線基板４の端子１２ａに接続すべきＶｃｃパッドとして選択し、その選択されたＶｃｃパッドを配線基板４の固定電位供給用の端子１２ａにボンディングワイヤ８を介して電気的に接続する。これにより、半導体チップ２の固定電位供給（入力）用のボンディングパッド（Ｖｃｃパッド）と配線基板４の固定電位供給用の端子１２ａとをボンディングワイヤ８を介して容易かつ的確に接続することができる。
【００９９】
次に、図１４に示されるように、配線基板４の上面４ａ上に、半導体チップ２，３、受動部品５およびボンディングワイヤ８を覆うように、封止樹脂６を形成する。封止樹脂６は、例えば印刷法またはモールド用金型（例えばトランスファモールド）などを用いて形成することができる。１枚の配線基板４から複数のＲＦパワーモジュールを製造する場合は、封止樹脂６の形成後、配線基板４および封止樹脂６を所定の位置で分割し、各個片としてのＲＦパワーモジュールを得ることができる。
【０１００】
（実施の形態２）
上記実施の形態１では、ＲＦパワーモジュール１は、１系統の電力増幅回路１０２を有していたが、本実施の形態では、ＲＦパワーモジュール１ｂは、２系統の電力増幅回路１０２Ｂ，１０２Ｃを有している。
【０１０１】
本実施の形態は、例えばＧＳＭ方式などのネットワークを利用して情報を伝送するデジタル携帯電話（移動体通信装置）に使用されるＲＦパワーモジュールなどの電力増幅モジュールおよびそれに搭載される半導体素子（半導体装置、半導体チップ）である。
【０１０２】
ここで、ＧＳＭ（Global System for Mobile Communication）は、デジタル携帯電話に使用されている無線通信方式の１つまたは規格をいう。ＧＳＭには、使用する電波の周波数帯が３つあり、９００ＭＨｚ帯をＧＳＭ９００または単にＧＳＭ、１８００ＭＨｚ帯をＧＳＭ１８００またはＤＣＳ（Digital Cellular System）１８００若しくはＰＣＮ、１９００ＭＨｚ帯をＧＳＭ１９００またはＤＣＳ１９００若しくはＰＣＳ（Personal Communication Services）という。なお、ＧＳＭ１９００は主に北米で使用されている。北米ではその他に８５０ＭＨｚ帯のＧＳＭ８５０を使用する場合もある。本実施の形態のＲＦパワーモジュール１ｂは、例えばこれらの周波数帯（高周波帯）で使用されるＲＦパワーモジュール（電力増幅モジュール）である。
【０１０３】
図１９は、本実施の形態のＲＦパワーモジュール（ＨＰＡ（High Power Amplifier）、電力増幅モジュール、パワーアンプモジュール、高周波電力増幅モジュール、電力増幅器モジュール、高周波電力増幅装置、電子装置）１ｂを構成する増幅回路の回路ブロック図を示している。この図には、例えばＧＳＭ９００とＤＣＳ１８００との２つの周波数帯が使用可能（デュアルバンド方式）で、それぞれの周波数帯でＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式とＥＤＧＥ（Enhanced Data GSM Environment）変調方式との２つの通信方式を使用可能なＲＦパワーモジュール１ｂの回路ブロック図（増幅回路）が示されている。
【０１０４】
図１９に示されるように、本実施の形態のＲＦパワーモジュール１ｂの回路構成は、３つの増幅段（増幅回路、増幅器）１０２Ｂ１，１０２Ｂ２，１０２Ｂ３からなるＧＳＭ９００（送信周波数帯が０．９ＧＨｚ帯、すなわち８２４〜９１５ＭＨｚ）用の電力増幅回路（第１系統の電力増幅回路）１０２Ｂと、３つの増幅段（増幅器、増幅回路）１０２Ｃ１，１０２Ｃ２，１０２Ｃ３からなるＤＣＳ１８００（送信周波数帯が１．８ＧＨｚ帯、すなわち１７１０〜１９１０ＭＨｚ）用の電力増幅回路（第２系統の電力増幅回路）１０２Ｃと、それら電力増幅回路１０２Ｂ，１０２Ｃの増幅動作の制御や補佐などを行う制御回路（周辺回路）１０３ａと、ＧＳＭ９００用の入力端子１０４ｂおよび電力増幅回路１０２Ｂ間の整合回路（入力整合回路）１０５Ｂと、ＤＣＳ１８００用の入力端子１０４ｃおよび電力増幅回路１０２Ｃ間の整合回路（入力整合回路）１０５Ｃと、ＧＳＭ９００用の出力端子１０６ｂおよび電力増幅回路１０２Ｂ間の整合回路（出力整合回路）１０７Ｂおよびローパスフィルタ１０８Ｂと、ＤＣＳ１８００用の出力端子１０６ｃおよび電力増幅回路１０２Ｃ間の整合回路（出力整合回路）１０７Ｃおよびローパスフィルタ１０８Ｃとを有している。また、ＧＳＭ９００用の電力増幅回路１０２Ｂの増幅段１０２Ｂ１と増幅段１０２Ｂ２との間には段間用の整合回路（段間整合回路）１０２ＢＭ１が設けられ、増幅段１０２Ｂ２と増幅段１０２Ｂ３との間には段間用の整合回路（段間整合回路）１０２ＢＭ２が設けられ、ＤＣＳ１８００用の電力増幅回路１０２Ｃの増幅段１０２Ｃ１と増幅段１０２Ｃ２との間には段間用の整合回路（段間整合回路）１０２ＣＭ１が設けられ、増幅段１０２Ｃ２と増幅段１０２Ｃ３との間には段間用の整合回路（段間整合回路）１０２ＣＭ２が設けられている。上記実施の形態１と同様に、各整合回路はインピーダンスの整合を行う回路であり、ローパスフィルタ１０８Ｂ，１０８Ｃは高調波を減衰させる回路である。
【０１０５】
上記実施の形態１では、ＲＦパワーモジュール１は、１系統の電力増幅回路１０２を有し、この電力増幅回路１０２は３つの増幅段１０２Ａ１〜１０２Ａ３が接続（多段接続、多段階接続）された多段構成（多段階構成）を有し、ドライバ段（出力段よりも前段）である１段目および２段目の増幅段１０２Ａ１，１０２Ａ２は、半導体チップ２内に形成されたｎチャネル型のＬＤＭＯＳＦＥＴのようなＭＩＳＦＥＴ素子により形成され、出力段（最終段）である３段目の増幅段１０２Ａ３は、他の半導体チップ３内に形成されたＨＢＴ素子により形成されていた。本実施の形態のＲＦパワーモジュール１ｂは、ＧＳＭ９００（０．９ＧＨｚ帯）用およびそれよりも高い周波数帯用であるＤＣＳ１８００（１．８ＧＨｚ帯）用の２系統の電力増幅回路１０２Ｂ，１０２Ｃを有し、各電力増幅回路１０２Ｂ，１０２Ｃは３つの増幅段が接続（多段接続、多段階接続）された多段構成（多段階構成）を有し、電力増幅回路１０２Ｂのドライバ段（出力段（最終段）よりも前段（の増幅段））である１段目および２段目の増幅段１０２Ｂ１，１０２Ｂ２と電力増幅回路１０２Ｃのドライバ段（出力段（最終段）よりも前段（の増幅段））である１段目および２段目の増幅段１０２Ｃ１，１０２Ｃ２とは、半導体チップ２内に形成されたｎチャネル型のＬＤＭＯＳＦＥＴのようなＭＩＳＦＥＴ素子により形成され、電力増幅回路１０２Ｂの出力段（最終段）である３段目の増幅段１０２Ｂ３と電力増幅回路１０２Ｃの出力段（最終段）である３段目の増幅段１０２Ｃ３とは、他の半導体チップ３内に形成されたＨＢＴ素子により形成されている。
【０１０６】
このように、本実施の形態のＲＦパワーモジュール１ｂは、多段構成（多段階構成）の２系統の電力増幅回路１０２Ｂ，１０２Ｃを有する電力増幅モジュールであり、電力増幅回路１０２Ｂ，１０２Ｃを構成する増幅段１０２Ｂ１〜１０２Ｂ３，１０２Ｃ１〜１０２Ｃ３を１つの半導体チップで構成せずに、２つの半導体チップ２，３により構成し、最も効率に影響する出力段の増幅段１０２Ｂ３，１０２Ｃ３を半導体チップ３に形成したＨＢＴにより構成し、効率への影響が相対的に少ないドライバ段の増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｃ１，１０２Ｃ２を半導体チップ２に形成したＬＤＭＯＳＦＥＴにより構成することで、高効率（高増幅率）と低コストや低ノイズとの両立が可能になる。
【０１０７】
制御回路１０３ａは、上記実施の形態１の制御回路１０３に対応するものであり、制御信号を入力し、入力した制御信号に基づいて、電力増幅回路１０２Ｂ，１０２Ｃの各増幅段１０２Ｂ１〜１０２Ｂ３，１０２Ｃ１〜１０２Ｃ３を制御するように構成されている。本実施の形態の制御回路１０３ａは、電力増幅回路１０２Ｂの各増幅段１０２Ｂ１〜１０２Ｂ３を制御する制御信号と電力増幅回路１０２Ｃの各増幅段１０２Ｃ１〜１０２Ｃ３を制御する制御信号とをそれぞれ別に入力することができるようになっており、電力増幅回路１０２Ｂを使用する場合は、入力端子（制御信号入力端子）１１０ｂから入力されたＧＳＭ用の制御信号に基づいて電力増幅回路１０２Ｂを制御し、電力増幅回路１０２Ｃを使用する場合は、入力端子（制御信号入力端子）１１０ｃから入力されたＤＣＳ用の制御信号に基づいて電力増幅回路１０２Ｃを制御するようになっている。制御回路１０３ａは、例えばＭＩＳＦＥＴ素子および受動素子などから構成されており、制御回路には１０３ａには、上記制御信号や固定電位などが必要に応じて入力される。
【０１０８】
ＲＦパワーモジュール１ｂのＧＳＭ９００用の入力端子１０４ｂに入力されたＲＦ入力信号（ＲＦ送信信号）は、整合回路１０５Ｂを経て半導体チップ２に入力され、半導体チップ２内の２つの増幅段１０２Ｂ１，１０２Ｂ２で増幅されて半導体チップ２から出力され、整合回路１０２ＢＭ２を経て半導体チップ３に入力され、半導体チップ３内の増幅段１０２Ｂ３で増幅されて半導体チップ３から出力され、整合回路１０７Ｂおよびローパスフィルタ１０８Ｂを経て出力端子１０６ｂからＲＦ出力信号（増幅されたＲＦ送信信号）として出力される。なお、整合回路１０２ＢＭ１が半導体チップ２外部の受動部品５により形成されている場合は、半導体チップ２に入力されて増幅段１０２Ｂ１で増幅されたＲＦ信号は、半導体チップ２から一旦出力されて整合回路１０２ＢＭ１を経て再度半導体チップ２に入力され、次は増幅段１０２Ｂ２で増幅されてから半導体チップ２から出力され、この半導体チップ２から出力されたＲＦ信号が整合回路１０２ＢＭ２を経て半導体チップ３に入力される。ＲＦパワーモジュール１ｂのＤＣＳ１８００用の入力端子１０４ｃに入力されたＲＦ入力信号（ＲＦ送信信号）は、整合回路１０５Ｃを経て半導体チップ２に入力され、半導体チップ２内の２つの増幅段１０２Ｃ１，１０２Ｃ２で増幅されて半導体チップ２から出力され、整合回路１０２ＣＭ２を経て半導体チップ３に入力され、半導体チップ３内の増幅段１０２Ｃ３で増幅されて半導体チップ３から出力され、整合回路１０７Ｃおよびローパスフィルタ１０８Ｃを経て出力端子１０６ｃからＲＦ出力信号（増幅されたＲＦ送信信号）として出力される。なお、整合回路１０２ＣＭ１が半導体チップ２外部の受動部品５により形成されている場合は、半導体チップ２に入力されて増幅段１０２Ｃ１で増幅されたＲＦ信号は、半導体チップ２から一旦出力されて整合回路１０２ＣＭ１を経て再度半導体チップ２に入力され、次は増幅段１０２Ｃ２で増幅されてから半導体チップ２から出力され、この半導体チップ２から出力されたＲＦ信号が整合回路１０２ＣＭ２を経て半導体チップ３に入力される。
【０１０９】
半導体チップ３には、上記図４のようにＨＢＴ素子が形成されているが、ここではその説明は省略する。
【０１１０】
図２０は、本実施の形態の半導体チップ２の平面図（平面レイアウト図）であり、半導体チップ２の回路配置例が示されており、上記実施の形態１の図５に対応する。なお、図２０は平面図であるが、図面を見易くするために、ＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２，３１Ｃ１，３１Ｃ２、ボンディングパッド３３、Ｖｃｃパッド３３ａ，３３ｂ、Ｖｃｃ用配線３４および配線３６についてはハッチングを付してある。
【０１１１】
図２０に示されるように、本実施の形態の半導体チップ２は、上記増幅段１０２Ｂ１に対応するＬＤＭＯＳＦＥＴ回路（ＬＤＭＯＳＦＥＴ回路領域、ＬＤＭＯＳＦＥＴ形成領域、高周波増幅用トランジスタ領域、増幅素子形成領域）３１Ｂ１と、上記増幅段１０２Ｂ２に対応するＬＤＭＯＳＦＥＴ回路３１Ｂ２と、上記増幅段１０２Ｃ１に対応するＬＤＭＯＳＦＥＴ回路３１Ｃ１と、上記増幅段１０２Ｃ２に対応するＬＤＭＯＳＦＥＴ回路３１Ｃ２と、制御回路ブロック３２とを有している。制御回路ブロック３２は上記制御回路１０３ａなどに対応するものである。半導体チップ２の表面には、複数のボンディングパッド（パッド電極）３３が形成されている。複数のボンディングパッド３３は、半導体チップ２に固定電位（接地電位、電源電位、Ｖｃｃ）を供給（入力）するための複数のＶｃｃパッド（ボンディングパッド、パッド電極）３３ａ，３３ｂ（複数の第１のパッド電極）を含んでいる。例えば、図２０では、２つのＶｃｃパッド３３ａ，３３ｂが半導体チップ２に形成されている。
【０１１２】
半導体チップ２のＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２，３１Ｃ１，３１Ｃ２には、上記図６のようにＬＤＭＯＳＦＥＴ素子が形成されているが、ここではその説明は省略する。また、本実施の形態においても、半導体チップ２のＶｃｃパッド３３ｂから配線３６を経てＶｃｃパッド３３ａまでの領域の断面図は上記図７と同様であるので、ここではその説明は省略する。
【０１１３】
また、半導体チップ２において、各ＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２，３１Ｃ１，３１Ｃ２が形成された領域や各制御回路ブロック３２が形成された領域は、各領域間に形成された埋込酸化膜などからなる素子分離領域によって、それぞれ他の領域から電気的に分離されている。また、ＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２，３１Ｃ１，３１Ｃ２および制御回路ブロック３２間や、ＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２，３１Ｃ１，３１Ｃ２および制御回路ブロック３２とボンディングパッド３３との間は、必要に応じて半導体チップ２の内部配線により電気的に接続されている。
【０１１４】
例えば、Ｖｃｃパッド３３ａまたはＶｃｃパッド３３ｂは、Ｖｃｃ用配線３４を介して制御回路ブロック３２内の回路に電気的に接続されており、Ｖｃｃパッド３３ａまたはＶｃｃパッド３３ｂに入力された固定電位は、Ｖｃｃ用配線３４を介して各制御回路ブロック３２内の回路に供給されるようになっている。また、半導体チップ２の各制御回路ブロック３２間は、配線３５により必要に応じて電気的に接続されている。また、複数のＶｃｃパッド３３ａ，３３ｂ間は、半導体チップ２に形成された配線３６により電気的に接続されている。複数のＶｃｃパッド３３ａ，３３ｂ間は配線３６により電気的に接続されているので、複数のＶｃｃパッド３３ａ，３３ｂは同電位のボンディングパッド（パッド電極）である。複数のＶｃｃパッド３３ａ，３３ｂは配線３６により電気的に接続されて同電位となっているので、複数のＶｃｃパッド３３ａ，３３ｂのいずれかに固定電位を入力すれば、入力された固定電位をＶｃｃ用配線３４を介して各制御回路ブロック３２内の回路に供給することができる。
【０１１５】
本実施の形態においても、上記実施の形態１と同様に、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６は、複数のＶｃｃパッド３３ａ，３３ｂを構成する導電体層と同層の導電体層により形成されており、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６の直下（下方）には半導体素子（能動素子）は形成されていない。
【０１１６】
また、図２０にも示されるように、本実施の形態においても、上記実施の形態１と同様に、ＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２，３１Ｃ１，３１Ｃ２（増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｃ１，１０２Ｃ２）は、半導体チップ２の外周部（外周領域、外周側、周辺部、周辺領域）に配置され、複数のＶｃｃパッド３３ａ，３３ｂを含む複数のボンディングパッド３３も、半導体チップ２の外周部に配置され、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６も半導体チップ２の外周部に設けられている。例えば、Ｖｃｃパッド３３ａ，３３ｂは半導体チップ２の対向する２辺にそれぞれ配置されている。また、半導体チップ２の最外周部には、半導体チップ２の配線層（内部配線層）などからなるガードリング３８が形成されており、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６は、ボンディングパッド３３とガードリング３８の間の領域（すなわちボンディングパッド３３の外側の領域）に設けられている。
【０１１７】
なお、上記実施の形態１と同様に、図２０では、２つのＶｃｃパッド３３ａ，３３ｂが半導体チップ２に形成され、それら２つのＶｃｃパッド３３ａ，３３ｂが半導体チップ２の内部配線である配線３６により電気的に接続されて同電位とされているが、３つ以上のＶｃｃパッドを配線３６により電気的に接続して同電位とすることもできる。また、高周波信号が通らない（入力も出力もされない）ボンディングパッドであればＶｃｃパッド３３ａ，３３ｂ以外のボンディングパッドに対しても、本実施の形態の複数のＶｃｃパッド３３ａ，３３ｂおよびそれらを接続する配線３６と同様の構成を適用することができる。
【０１１８】
本実施の形態では、上記のように、ＧＳＭ９００用およびそれよりも高い周波数帯用であるＤＣＳ１８００用の２系統の電力増幅回路１０２Ｂ，１０２Ｃのドライバ段の増幅段に対応するＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２，３１Ｃ１，３１Ｃ２が半導体チップ２の外周部に形成され、複数のＶｃｃパッド３３ａ，３３ｂが半導体チップ２の外周部に形成され、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６も半導体チップ２の外周部に形成されているが、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６は、半導体チップ２の外周部のＤＣＳ１８００用の電力増幅回路１０２Ｃの増幅段１０２Ｃ１，１０２Ｃ２（ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２）が配置されていない側に設けられている。すなわち、半導体チップ２に形成されている２系統の電力増幅回路１０２Ｂ，１０２Ｃの増幅段のうち、より高い周波数帯用（ここではＤＣＳ１８００用）の電力増幅回路１０２Ｃを構成する増幅段１０２Ｃ１，１０２Ｃ２が配置されていない側の半導体チップ２の外周部に、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を設けている。従って、配線３６は半導体チップ２の外周部に形成されるが、半導体チップ２の外周部を一周しないように形成され、半導体チップ２の外周部において、２系統の電力増幅回路１０２Ｂ，１０２Ｃのうちのより高い周波数帯用（ここではＤＣＳ１８００用）の電力増幅回路１０２Ｃを構成するＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２（増幅段１０２Ｃ１，１０２Ｃ２）が配置されている側には配線３６は形成されずに、ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２（増幅段１０２Ｃ１，１０２Ｃ２）が配置されていない側に配線３６が形成される。
【０１１９】
そして、ＧＳＭ９００用およびＤＣＳ１８００用のＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２，３１Ｃ１，３１Ｃ２（増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｃ１，１０２Ｃ２）を全て回避して配線３６を配設できない場合（例えば図２０のように半導体チップ２の対向する２辺にそれぞれＶｃｃパッド３３ａ，３３ｂが形成される場合）は、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６は、半導体チップ２の外周部のＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２（より高い周波数帯用の増幅段１０２Ｃ１，１０２Ｃ２）が配置された側には設けずに、半導体チップ２の外周部のＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２（より低い周波数帯用の増幅段１０２Ｂ１，１０２Ｂ２）が配置された側に設ける。
【０１２０】
本実施の形態とは異なり、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を、半導体チップ２の外周部のＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２（より高い周波数帯用の増幅段１０２Ｃ１，１０２Ｃ２）が配置された側に設けた場合、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６と、ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２（より高い周波数帯用の増幅段１０２Ｃ１，１０２Ｃ２）とが近接することになる。複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６が、高周波信号を増幅するための増幅回路（ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２）に近接していると、電磁波の干渉やカップリングにより配線３６に高周波ノイズが生じる可能性があるが、この現象は、その増幅回路で増幅する高周波信号の周波数が高いほど、より顕著となる。従って、ＤＣＳ１８００用の増幅段１０２Ｃ１，１０２Ｃ２（ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２）が配置された側に配線３６設けた場合、配線３６で高周波ノイズが生じやすく、配線基板４の固定電位供給用の端子１２ａからボンディングワイヤ８を介して複数のＶｃｃパッド３３ａ，３３ｂのいずれかに固定電位を供給した際に、この供給された固定電位に高周波ノイズが加わり、それがＶｃｃ用配線３４を介して制御回路ブロック３２に供給されることになり、制御回路ブロック３２の動作に不具合を発生させる可能性がある。また、配線３６で高周波ノイズが生じるのを防止するために、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を、ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２（より高い周波数帯用の増幅段１０２Ｃ１，１０２Ｃ２）から離れた位置に形成したとすると、半導体チップ２の面積が増大し、半導体チップ２およびそれを用いたＲＦパワーモジュールのコストを増大させる可能性がある。
【０１２１】
それに対して、本実施の形態では、半導体チップ２にＧＳＭ９００用とＤＣＳ１８００用の２系統の電力増幅回路１０２Ｂ，１０２Ｃを設けているが、２系統の電力増幅回路１０２Ｂ，１０２Ｃのうち、より高い周波帯の高周波信号を増幅するＤＣＳ１８００用の電力増幅回路１０２Ｃを構成する増幅段１０２Ｃ１，１０２Ｃ２（ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２）が配置されていない側に配線３６を設けている。このため、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６と、ＤＣＳ１８００用のＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２（増幅段１０２Ｃ１，１０２Ｃ２）とが近接することはない。
【０１２２】
本実施の形態では、ＧＳＭ９００用およびＤＣＳ１８００用のＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２，３１Ｃ１，３１Ｃ２（増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｃ１，１０２Ｃ２）を半導体チップ２の外周部に設け、複数のＶｃｃパッド３３ａ，３３ｂを半導体チップ２の外周部に設け、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６を半導体チップ２の外周部に設ける。半導体チップ２に形成されたＧＳＭ９００用の増幅段１０２Ｂ１，１０２Ｂ２（ＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２）とＤＣＳ１８００用の増幅段１０２Ｃ１，１０２Ｃ２（ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２）のうち、周囲に高周波ノイズの影響を与えやすいのは、より高い周波数帯の高周波信号を増幅するＤＣＳ１８００用の増幅段１０２Ｃ１，１０２Ｃ２（ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２）である。このため、本実施の形態では、このＤＣＳ１８００用の増幅段１０２Ｃ１，１０２Ｃ２（ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２）が配置されていない側に配線３６を設けることで、半導体チップ２において配線３６とＤＣＳ１８００用の増幅段１０２Ｃ１，１０２Ｃ２（ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２）とが近接せずに離れるようにしている。従って、ＤＣＳ１８００用の増幅段１０２Ｃ１，１０２Ｃ２（ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２）で高周波信号を増幅しても、そこから配線３６に高周波ノイズが加わることはない。これにより、複数のＶｃｃパッド３３ａ，３３ｂのいずれかに固定電位（接地電位、電源電位、Ｖｃｃ）を供給した際に、この供給された固定電位に高周波ノイズが加わるのを抑制または防止でき、制御回路ブロック３２をより的確に動作させることができるので、ＲＦパワーモジュールの性能を向上させることができる。
【０１２３】
また、本実施の形態では、ＧＳＭ９００用およびＤＣＳ１８００用のＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２，３１Ｃ１，３１Ｃ２（増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｃ１，１０２Ｃ２）を全て回避して配線３６を配設できない場合は、図２０に示されるように、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６は、半導体チップ２の外周部のＤＣＳ１８００用の増幅段１０２Ｃ１，１０２Ｃ２（ＬＤＭＯＳＦＥＴ回路３１Ｃ１，３１Ｃ２）が配置された側には設けずに、半導体チップ２の外周部のＧＳＭ９００用の増幅段１０２Ｂ１，１０２Ｂ２（ＬＤＭＯＳＦＥＴ回路３１Ｂ１，３１Ｂ２）が配置された側に設けるようにする。すなわち、半導体チップ２に形成されたＧＳＭ９００用の増幅回路（増幅段１０２Ｂ１，１０２Ｂ２）とＤＣＳ１８００用の増幅回路（増幅段１０２Ｃ１，１０２Ｃ２）のうち、周囲に高周波ノイズの影響を与えやすい（すなわち、より高い周波数帯の高周波信号を増幅する）ＤＣＳ１８００用の増幅回路（増幅段１０２Ｃ１，１０２Ｃ２）が配置された側を避け、周囲に高周波ノイズの影響を与えにくい（すなわち、より低い周波数帯の高周波信号を増幅する）ＧＳＭ９００用の増幅回路（増幅段１０２Ｂ１，１０２Ｂ２）が配置された側に配線３６を設けるようにする。このため、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６で高周波ノイズが生じにくくなる。これにより、複数のＶｃｃパッド３３ａ，３３ｂのいずれかに固定電位（接地電位、電源電位、Ｖｃｃ）を供給した際に、この供給された固定電位に高周波ノイズが加わるのを抑制または防止でき、制御回路ブロック３２（制御回路１０３）をより的確に動作させることができる。従って、ＲＦパワーモジュールの性能を向上させることができる。また、ＤＣＳ１８００用の増幅回路（増幅段１０２Ｃ１，１０２Ｃ２）が配置された側に配線３６を設けた場合に比較して、図２０のように、ＧＳＭ９００用の増幅回路（増幅段１０２Ｂ１，１０２Ｂ２）が配置された側に配線３６を設けた方が、配線３６で高周波ノイズが生じにくい分、配線３６の位置を増幅回路（ここでは増幅段１０２Ｂ１，１０２Ｂ２）に近づけることができるので、半導体チップ２の面積をより低減でき、半導体チップ２およびそれを用いたＲＦパワーモジュールのコストをより低減することができる。
【０１２４】
また、本実施の形態では、電力増幅回路１０２Ｂ，１０２Ｃを構成する増幅段１０２Ｂ１〜１０２Ｂ３，１０２Ｃ１〜１０２Ｃ３を１つの半導体チップで構成せずに、２つの半導体チップ２，３により構成し、出力段（最終段）の増幅段１０２Ｂ３，１０２Ｃ３を半導体チップ３に形成し、ドライバ段（最終段よりも前段）の増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｃ１，１０２Ｃ２を半導体チップ２に形成している。
【０１２５】
本実施の形態とは異なり、ドライバ段の増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｃ１，１０２Ｃ２だけでなく、出力段の増幅段１０２Ｂ３，１０２Ｃ３も半導体チップ２に形成したＬＤＭＯＳＦＥＴ回路により形成した場合、上記のように、より低い周波数帯の高周波信号を増幅するＧＳＭ９００用の増幅回路（増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｂ３）が配置された側に配線３６を設けたとすると、ＧＳＭ９００用の電力増幅回路１０２Ｂの出力段（最終段）の増幅段１０２Ｂ３に配線３６が近接することになる。ドライバ段の増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｃ１，１０２Ｃ２に比較して、出力段の増幅段１０２Ｂ３，１０２Ｃ３では、より大電力の高周波信号が流れるので、周囲に高周波ノイズの影響を与えやすい。このため、たとえより低い周波数帯の高周波信号を増幅するＧＳＭ９００用の増幅回路（増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｂ３）が配置された側に配線３６を設けたとしても、周囲に高周波ノイズの影響を与えやすい出力段の増幅段１０２Ｂ３に配線３６が近接することになるので、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６にノイズが生じやすくなる。また、増幅段１０２Ｂ３から配線３６への高周波ノイズの影響を抑制するために、配線３６をＧＳＭ９００用の増幅回路（増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｂ３）から離れた位置に形成したとすると、半導体チップ２の面積が増大し、半導体チップ２およびそれを用いたＲＦパワーモジュールのコストを増大させる可能性がある。
【０１２６】
それに対して、本実施の形態では、ＧＳＭ９００用およびＤＣＳ１８００用の電力増幅回路１０２Ｂ，１０２Ｃを構成する増幅段１０２Ｂ１〜１０２Ｂ３，１０２Ｃ１〜１０２Ｃ３のうち、ドライバ段（最終段よりも前段）の増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｃ１，１０２Ｃ２は半導体チップ２に形成するが、より大電力の高周波信号が流れる出力段（最終段）の増幅段１０２Ｂ３，１０２Ｃ３は、他の半導体チップ３に形成している。このため、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６が、ＧＳＭ９００用およびＤＣＳ１８００用の電力増幅回路１０２Ｂ，１０２Ｃの出力段の増幅段１０２Ｂ３，１０２Ｃ３に近接することはない。従って、複数のＶｃｃパッド３３ａ，３３ｂ間を接続する配線３６が出力段（最終段）の増幅段１０２Ｂ３，１０２Ｃ３から高周波ノイズの影響を受けるのを的確に防止することができる。これにより、複数のＶｃｃパッド３３ａ，３３ｂのいずれかに固定電位を供給した際に、この供給された固定電位に高周波ノイズが加わるのを抑制または防止でき、制御回路ブロック３２をより的確に動作させることができる。また、配線３６をＧＳＭ９００用の増幅回路により近づけることが可能になるので、半導体チップ２の面積をより低減でき、半導体チップ２およびそれを用いたＲＦパワーモジュールのコストをより低減することができる。
【０１２７】
また、本実施の形態のＲＦパワーモジュール１ｂの構造は、電力増幅回路を２系統設け、半導体チップ２の構成を上記のようにしたこと以外は、上記実施の形態１のＲＦパワーモジュール１，１ａとほぼ同様であり、また、本実施の形態のＲＦパワーモジュール１ｂの製造工程も、上記実施の形態１のＲＦパワーモジュール１，１ａの製造工程と同様であるので、ここではその詳しい説明は省略する。上記実施の形態１と同様、本実施の形態においても、半導体チップ２，３および受動部品５が配線基板４の上面４ａに搭載され、半導体チップ２，３の複数の電極２ａ（ボンディングパッド３３），３ａと配線基板４の複数の基板側端子１２との間が複数のボンディングワイヤ８を介して電気的に接続され、図２（図１７）や図１０（図１８）のように、配線基板４の固定電位供給用の端子１２ａは、半導体チップ２の複数のＶｃｃパッド３３ａ，３３ｂのうちの端子１２ａに近い（より近い）Ｖｃｃパッド（ボンディングパッド）にボンディングワイヤ８を介して電気的に接続され、配線基板４の上面４ａ上に半導体チップ２，３、受動部品５およびボンディングワイヤ８を覆うように封止樹脂６が形成されて、ＲＦパワーモジュール１ｂが構成（製造）される。本実施の形態においても、上記実施の形態１とほぼ同様の効果を得ることができる。例えば、ＲＦモジュールに用いる配線基板４の端子１２ａの位置を変更しても半導体チップ２の設計を変更する必要がなく、同じ（共通の）半導体チップ２を用いて種々の仕様のＲＦパワーモジュールを製造することができ、ＲＦパワーモジュールの製造コストを低減することができる。
【０１２８】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１２９】
本発明は、携帯電話用の電力増幅モジュールおよびその製造技術に適用して好適なものである。
【図面の簡単な説明】
【０１３０】
【図１】本発明の一実施の形態であるＲＦパワーモジュールを構成する増幅回路の回路ブロック図である。
【図２】ＲＦパワーモジュールの構造を示す上面図である。
【図３】ＲＦパワーモジュールの断面図である。
【図４】ＲＦパワーモジュールに用いられる半導体チップの要部断面図である。
【図５】ＲＦパワーモジュールに用いられる半導体チップの平面図である。
【図６】図５の半導体チップの要部断面図である。
【図７】図５の半導体チップの要部断面図である。
【図８】デジタル携帯電話機の説明図である。
【図９】デジタル携帯電話機の説明図である。
【図１０】ＲＦパワーモジュールの構造を示す上面図である。
【図１１】本発明の一実施の形態であるＲＦパワーモジュールの製造工程中の要部断面図である。
【図１２】図１１に続くＲＦパワーモジュールの製造工程中における要部断面図である。
【図１３】図１２に続くＲＦパワーモジュールの製造工程中における要部断面図である。
【図１４】図１３に続くＲＦパワーモジュールの製造工程中における要部断面図である。
【図１５】図２のＲＦパワーモジュールの製造工程中の要部平面図である。
【図１６】図１０のＲＦパワーモジュールの製造工程中の要部平面図である。
【図１７】図１５に続くＲＦパワーモジュールの製造工程中における要部平面図である。
【図１８】図１６に続くＲＦパワーモジュールの製造工程中における要部平面図である。
【図１９】本発明の他の実施の形態であるＲＦパワーモジュールを構成する増幅回路の回路ブロック図である。
【図２０】本発明の他の実施の形態であるＲＦパワーモジュールに用いられる半導体チップの平面図である。
【符号の説明】
【０１３１】
１  ＲＦパワーモジュール
１ａ  ＲＦパワーモジュール
１ｂ  ＲＦパワーモジュール
２  半導体チップ
２ａ  電極
２ｂ  裏面電極
３  半導体チップ
３ａ  電極
４  配線基板
４ａ  上面
４ｂ  下面
５  受動部品
６  封止樹脂
８  ボンディングワイヤ
１１  絶縁体層
１２  基板側端子
１２ａ  端子
１３  外部接続端子
１３ａ  基準電位供給用端子
１４  ビアホール
１４ａ  ビアホール
１５  導体層
１６  接合材
１７  接合材
３１Ａ１，３１Ａ２  ＬＤＭＯＳＦＥＴ回路
３１Ｂ１，３１Ｂ２  ＬＤＭＯＳＦＥＴ回路
３１Ｃ１，３１Ｃ２  ＬＤＭＯＳＦＥＴ回路
３２  制御回路ブロック
３３  ボンディングパッド
３３ａ，３３ｂ  Ｖｃｃパッド
３４  Ｖｃｃ用配線
３５  配線
３６  配線
３８  ガードリング
５０ａ  デジタル携帯電話機
５０ｂ  デジタル携帯電話機
５１  マザーボード
５２  ベースバンド部
５３  ベースバンドＬＳＩ
５４  マイクロコンピュータ
５５  ＲＦ部
５６  送受信回路
５７  ＳＡＷフィルタ
５８  ＶＣＯ
５９  ＲＦパワーモジュール
６０  Ｖｃｃライン
１０２，１０２Ｂ，１０２Ｃ  電力増幅回路
１０２Ａ１，１０２Ａ２，１０２Ａ３  増幅段
１０２ＡＭ１，１０２ＡＭ２  整合回路
１０２Ｂ１，１０２Ｂ２，１０２Ｂ３  増幅段
１０２ＢＭ１，１０２ＢＭ２  整合回路
１０２Ｃ１，１０２Ｃ２，１０２Ｃ３  増幅段
１０２ＣＭ１，１０２ＣＭ２  整合回路
１０３，１０３ａ  制御回路
１０４，１０４ｂ，１０４ｃ  入力端子
１０５，１０５Ｂ，１０５Ｃ  整合回路
１０６，１０６ｂ，１０６ｃ  出力端子
１０７，１０７Ｂ，１０７Ｃ  整合回路
１０８，１０８Ｂ，１０８Ｃ  ローパスフィルタ
１１０，１１０ｂ，１１０ｃ  入力端子
１５１  ＧａＡｓ基板
１５２  サブコレクタ層
１５３  ＨＢＴ
１５４  コレクタ電極
１５５  コレクタメサ
１５６  ベースメサ
１５７  ベース電極
１５８  エミッタ層
１５９  エミッタ電極
１６１  絶縁膜
１６２  コンタクトホール
１６３  コレクタ配線
１６４  絶縁膜
１６５  スルーホール
１６６  エミッタ配線
２０１  半導体基板
２０２  エピタキシャル層
２０３  ｐ型ウエル
２０４  ゲート絶縁膜
２０５  ゲート電極
２０６  サイドウォールスペーサ
２０７  ｎ−型オフセットドレイン領域
２０８  ｎ型オフセットドレイン領域
２０９  ｎ＋型ドレイン領域
２１０  ｎ−型ソース領域
２１１  ｎ＋型ソース領域
２１２  ｐ型ハロー領域
２１３  溝
２１４  ｐ型打抜き層
２１５  ｐ＋型半導体領域
２２１  窒化シリコン膜
２２２  酸化シリコン膜
２２３  コンタクトホール
２２４  プラグ
２３１  配線
２３１ａ  ソース電極
２３１ｂ  ドレイン電極
２３２  絶縁膜
２３３  スルーホール
２３４  プラグ
２４１  配線
２４１ａ  ソース配線
２４１ｂ  ドレイン配線
２４２  表面保護膜
２５１  ソース裏面電極
２６１  素子分離領域
２６２  開口部
【図１】
2006180151.tif 000003
【図２】
2006180151.tif 000004
【図３】
2006180151.tif 000005
【図４】
2006180151.tif 000006
【図５】
2006180151.tif 000007
【図６】
2006180151.tif 000008
【図７】
2006180151.tif 000009
【図８】
2006180151.tif 000010
【図９】
2006180151.tif 000011
【図１０】
2006180151.tif 000012
【図１１】
2006180151.tif 000013
【図１２】
2006180151.tif 000014
【図１３】
2006180151.tif 000015
【図１４】
2006180151.tif 000016
【図１５】
2006180151.tif 000017
【図１６】
2006180151.tif 000018
【図１７】
2006180151.tif 000019
【図１８】
2006180151.tif 000020
【図１９】
2006180151.tif 000021
【図２０】
2006180151.tif 000022