(57)【要約】【課題】  ナノ級半導体素子の製作に必須な均一な厚み及び高品質の良好な界面特性を有する超薄型ＳＯＩ基板の製造方法を提供する。【解決手段】  本発明によるＳＯＩ基板の製造方法は、（ａ）第１ウェーハの所定深さに埋め込み酸化膜層を形成した後、第１ウェーハ上に酸化膜を形成する段階と、（ｂ）埋め込み酸化膜層より深い深さの第１ウェーハに水素埋め込み層を形成する段階と、（ｃ）酸化膜上に第２ウェーハを接合させる段階と、（ｄ）埋め込み酸化膜層と水素埋め込み層との間の第１ウェーハが露出されるように、水素埋め込み層の下部の第１ウェーハを除去する段階と、（ｅ）埋め込み酸化膜層と酸化膜との間の第１ウェーハが露出されるように、（ｄ）段階で露出された第１ウェーハ及び埋め込み酸化膜層を順次に除去する段階と、（ｆ）（ｅ）段階で露出された第１ウェーハの所定厚みを除去する段階と、を備える。【選択図】  図１ｈ
2006173568.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１ウェーハの所定深さに埋め込み酸化膜層を形成した後、前記第１ウェーハ上に酸化膜を形成する段階と、
（ｂ）前記埋め込み酸化膜層より深い深さの前記第１ウェーハに水素埋め込み層を形成する段階と、
（ｃ）前記酸化膜上に第２ウェーハを接合させる段階と、
（ｄ）前記埋め込み酸化膜層と前記水素埋め込み層との間の第１ウェーハが露出されるように、前記水素埋め込み層の下部の第１ウェーハを除去する段階と、
（ｅ）前記埋め込み酸化膜層と前記酸化膜との間の第１ウェーハが露出されるように、前記（ｄ）段階で露出された前記第１ウェーハ及び前記埋め込み酸化膜層を順次に除去する段階と、
（ｆ）前記（ｅ）段階で露出された前記第１ウェーハの所定厚みを除去する段階と、を備えることを特徴とするＳＯＩ基板の製造方法。
【請求項２】
前記段階（ａ）は、
（ａ−１）前記第１ウェーハの表面に酸素イオンを注入し、前記第１ウェーハの所定深さに前記埋め込み酸化膜層を形成する段階と、
（ａ−２）前記埋め込み酸化膜層の界面が均一となり且つ粗い表面の欠陥が除去されるように、熱処理及び酸化工程を実施することによって、前記第１ウェーハ上に前記酸化膜を形成する段階とを含むことを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
【請求項３】
前記酸素イオンは、３０乃至２００ｋｅＶのエネルギー範囲で１乃至５×１０１７〜１８ａｔｏｍｓ／ｃｍ２で注入することを特徴とする請求項２に記載のＳＯＩ基板の製造方法。
【請求項４】
前記熱処理は、１３００乃至１５００℃の温度範囲で実施することを特徴とする請求項２に記載のＳＯＩ基板の製造方法。
【請求項５】
前記段階（ｂ）において、前記水素埋め込み層は、前記埋め込み酸化膜層より１０乃至１０００ｎｍ深く形成することを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
【請求項６】
前記段階（ｃ）は、前記第１ウェーハと接合される前記第２ウェーハ上に、 ５乃至１０００ｎｍの厚み範囲の酸化膜を形成する段階をさらに含むことを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
【請求項７】
前記段階（ｄ）において、前記水素埋め込み層の下部の第１ウェーハは、３００乃至６００℃の温度範囲の窒素又は酸素雰囲気で熱処理するスマートカット方法を実施することによって除去されることを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
【請求項８】
前記段階（ｅ）において、前記段階（ｄ）で露出された前記第１ウェーハは、ウェット又はドライエッチング法により除去することを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
【請求項９】
前記段階（ｅ）において、前記埋め込み酸化膜層は、ウェットエッチング法により除去することを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
【請求項１０】
前記段階（ｆ）において、前記段階（ｅ）で露出された前記第１ウェーハは、その表面層の欠陥低減及び薄膜化のために、酸化／エッチング、化学機械的研磨（ＣＭＰ）又は水素熱処理方法のうち少なくといずれか１つの方法により除去することを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超高集積、超高速及び低電力特性の半導体集積回路の実現において核心である超薄型の上部シリコン膜を有するシリコンオンインシュレーター（Silicon On Insulator、以下、ＳＯＩという）基板の製造方法に関し、より詳細には、ナノ級半導体素子の製作に必須な均一な厚み及び高品質の良好な界面特性を有する超薄型ＳＯＩ基板の製造方法に関する。
【背景技術】
【０００２】
一般的に、ＳＯＩ基板は、多くの電子素子を集積化する時、既存のシリコン基板が有している素子間の不完全な絶縁や寄生静電容量の発生などの問題点を解決できる次世代の電子素子の基板として開発されてきている。
【０００３】
このようなＳＯＩ基板の構造は、シリコンウェーハ（Silicon Wafer）上に絶縁膜が位置し、その上部にさらに単結晶のシリコン膜が存在するものを言い、広義の定義では、下部の基板及び絶縁膜の種類に関係なく、最上部にシリコン単結晶が形成されている構造を言う。
【０００４】
このようなＳＯＩ基板の製造技術は、１９６０年代ＳＯＳ（Silicon On Sapphire）の研究から始まり、初期には、再結晶化法（ＺＭＲ；Zone-Melting and Recrystallization）、多孔質シリコン酸化、シリコンの横面エピタキシャル成長法などが研究されたが、持続的な技術競争と市場の選択に応え、現在はＳＩＭＯＸ（Separation by IMplantation of OXygen）技術、スマートカット（smart cut）を用いたＵＮＩＢＯＮＤ技術、ＥＬＴＲＡＮ（Epitaxial Layer TRANsfer）技術などが主流となっている。
【０００５】
従来のＳＩＭＯＸ技術によれば、まず、シリコンの内部に酸素を約１〜９×１０１７ａｔｏｍｓ／ｃｍ２で注入した後、シリコンの再結晶化と埋没酸化膜の安定化及び欠陥除去のために、約１３００乃至１５００℃の高温で熱処理（anneal）及び酸化を実施する。
【０００６】
しかしながら、従来のＳＩＭＯＸ技術は、厚みが均一で且つ不純物の濃度が低いシリコン層を製作することが難しく、界面と界面付近における高い欠陥密度及び粗度不良など、素子に不利な影響を及ぼすという問題点がある。
【０００７】
また、従来のＵＮＩＢＯＮＤ技術によれば、まず、絶縁膜を形成したシリコンウェーハに水素イオンを注入した後、他のシリコンウェーハと接合し、後続の熱処理過程により水素イオン注入ウェーハからイオン注入位置の下部が剥離して、薄膜のシリコン層を形成するスマートカット（smart cut）方法を利用することによって、従来の他の方法に比べて厚膜ＳＯＩにおいて高結晶性(higher crystal quality)、高ＢＯＸ特性(higher Buried Oxide quality)、低表面粗さ(less surface roughness)及び工程の低費用化(low price process)などの効果を期待することができるが、相変らず厚み均一度（thickness uniformity）が不足すると共に、化学機械的研磨（Chemical Mechanical Polishing；ＣＭＰ）などいろいろな段階の工程により生産性が低くなる問題点がある。
【０００８】
また、従来のＥＬＴＲＡＮ技術は、まず、シリコンウェーハ上に多孔質のシリコン層を形成し、その上部に多結晶シリコン層をエピタキシャル（epitaxial）で形成した後、絶縁膜を形成したシリコンウェーハと接合した後、単結晶を形成したウェーハのシリコンウェーハ全てと多孔質シリコン層を研磨及びエッチング工程で除去することによって、平坦なシリコン層を得る技術であって、シリコン膜の厚み制御が比較的容易ではあるが、既存のＣＭＯＳ工程との整合性が容易でなく、膜質の低下、粒子の発生と表面粗度の悪化及び信頼性問題などに起因して一部の応用に限定されるという不都合がある。
【０００９】
上述のように、例えば、ＵＴＢ  ＳＯＩ  ＣＭＯＳ素子の製造に使われるＵＴＢ  ＳＯＩ基板を製造するための従来の技術（ＳＩＭＯＸ、ＵＮＩＢＯＮＤ及びＥＬＴＲＡＮなど）は、厚み均一度、欠陥密度及び数ｎｍ級の上部シリコン厚みの制御特性などのようなナノ級素子に要求される超薄膜ＳＯＩウェーハ規格を完全に満足していないことが現状である。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、前述のような問題点を解決するためになされたものであって、本発明の目的は、ナノ級半導体素子の製作に必須な均一な厚み及び高品質の良好な界面特性を有する超薄型ＳＯＩ基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明によるＳＯＩ基板の製造方法は、（ａ）第１ウェーハの所定深さに埋め込み酸化膜層を形成した後、前記第１ウェーハ上に酸化膜を形成する段階と、（ｂ）前記埋め込み酸化膜層より深い深さの前記第１ウェーハに水素埋め込み層を形成する段階と、（ｃ）前記酸化膜上に第２ウェーハを接合させる段階と、（ｄ）前記埋め込み酸化膜層と前記水素埋め込み層との間の第１ウェーハが露出されるように、前記水素埋め込み層の下部の第１ウェーハを除去する段階と、（ｅ）前記埋め込み酸化膜層と前記酸化膜との間の第１ウェーハが露出されるように、前記（ｄ）段階で露出された前記第１ウェーハ及び前記埋め込み酸化膜層を順次に除去する段階と、（ｆ）前記（ｅ）段階で露出された前記第１ウェーハの所定厚みを除去する段階と、を備えることを特徴とする 。
【００１２】
ここで、前記段階（ａ）は、（ａ−１）前記第１ウェーハの表面に酸素イオンを注入し、前記第１ウェーハの所定深さに前記埋め込み酸化膜層を形成する段階と、（ａ−２）前記埋め込み酸化膜層の界面が均一となり且つ粗い表面の欠陥が除去されるように、熱処理及び酸化工程を実施することによって、前記第１ウェーハ上に前記酸化膜を形成する段階とを備えることが好ましい。
【００１３】
好ましくは、前記酸素イオンは、３０乃至２００ｋｅＶのエネルギー範囲で１乃至５×１０１７〜１８ａｔｏｍｓ／ｃｍ２で注入する。
【００１４】
好ましくは、前記熱処理は、１３００乃至１５００℃の温度範囲で実施する。
【００１５】
好ましくは、前記段階（ｂ）において、前記水素埋め込み層は、前記埋め込み酸化膜層より１０乃至１０００ｎｍ深く形成する。
【発明の効果】
【００１６】
本発明のＳＯＩ基板の製造方法によれば、ナノ級半導体素子の製作に必須な均一な厚み及び高品質の良好な界面特性を有する超薄型ＳＯＩ基板を提供できるという利点がある。
【００１７】
また、本発明によれば、既存に実施されている技術を活用することができ、高価の化学機械的研磨（ＣＭＰ）工程などを利用しなくてもよいので、工程が比較的単純であり、実施が容易であるという利点がある。
【００１８】
また、本発明によれば、ナノ級半導体素子、次世代新素子の研究、超高性能回路及びシステムの設計・製作とこれらを応用した製品の実用化を促すのに寄与できるという利点がある。
【発明を実施するための最良の形態】
【００１９】
以下、添付の図面を参照して、本発明の好適な実施例を詳細に説明する。下記の実施例は、当業者に本発明の思想が十分に伝達され得るようにするために一例として提示されるものである。したがって、本発明は、下記の実施例に限らず、様々な変形が可能である。なお、図面において、同一の符号は、同一の要素を示す。
【００２０】
図１ａ乃至図１ｈは、本発明の一実施例に係るＳＯＩ基板の製造方法を説明するための断面図である。
【００２１】
図１ａを参照すれば、コントロールウェーハ（control wafer）として使われる第１シリコンウェーハ１００の表面に、所定の酸素イオン（oxygen ion）１０５を注入する。
【００２２】
この際、酸素イオン１０５は、約３０乃至２００ＫｅＶのエネルギー範囲で約１乃至５×１０１７〜１８ａｔｏｍｓ／ｃｍ２で注入することが好ましい。
【００２３】
図１ｂを参照すれば、シリコンを再結晶化させ、欠陥を除去すると同時に、所定深さに埋め込み酸化膜層１１０が形成されるように、熱処理及び酸化工程を実施する。この際、注入した酸素イオン１０５により、第１シリコンウェーハ１００の所定深さには、埋め込み酸化膜層１１０が形成され、表面には、酸化により約５０乃至２００ｎｍの厚み範囲で第１酸化膜１２０が形成される。
【００２４】
したがって、埋め込み酸化膜層１１０の界面が均一となると共に、粗い表面の欠陥が除去される。すなわち、酸化雰囲気で熱処理を追加的に実施すれば、表面の欠陥が埋め込み酸化膜層１１０の界面に集中し、界面状態や膜質が大きく改善されることができる。このような酸化工程は、場合によって省略することができ、必要な場合には、欠陥を低減し、界面粗度を改善し、第１シリコンウェーハ１００の厚みを薄くすることができる方法で積極的に活用できる。
【００２５】
また、第１酸化膜１２０の形成により、第１シリコンウェーハ１００の厚みが一次的に薄くなる。
【００２６】
一方、上記熱処理工程は、約１３００℃乃至１５００℃の温度範囲で実施されることが好ましい。
【００２７】
図１ｃを参照すれば、第１シリコンウェーハ１００内に所定の水素イオンを埋め込み酸化膜層１１０より深く注入することによって、所定厚みの水素埋め込み層１３０を形成する。
【００２８】
この際、水素埋め込み層１３０は、埋め込み酸化膜層１１０より約１０乃至１０００ｎｍ深く形成することが好ましい。
【００２９】
一方、水素埋め込み層１３０は、埋め込み酸化膜層１１０の内部または埋め込み酸化膜層１１０と下部の第１シリコンウェーハ１００との境界面に形成することができる。
【００３０】
図１ｄを参照すれば、ハンドルウェーハ（handle wafer）として使われる第２シリコンウェーハ２００を用意する。この際、第２シリコンウェーハ２００の表面には、約５乃至１０００ｎｍの厚み範囲で第２酸化膜２１０を形成することが好ましい。
【００３１】
図１ｅを参照すれば、第１シリコンウェーハ１００の第１酸化膜１２０と第２シリコンウェーハ２００の第２酸化膜２１０とを、通常のウェーハボンディング（bonding）方法（例えば、水素ボンディング法など）により互いに対向するように接合させる。
【００３２】
図１ｆを参照すれば、埋め込み酸化膜層１１０と水素埋め込み層１３０との間の第１シリコンウェーハ１００が露出されるように、水素埋め込み層１３０下部の第１シリコンウェーハ１００を除去する。
【００３３】
この際、水素埋め込み層１３０下部の第１シリコンウェーハ１００は、約３００乃至６００℃の温度範囲の窒素または酸素雰囲気下で熱処理するスマートカット方法を実施することによって、水素埋め込み層１３０に存在する未結合の水素（Ｈ）が膨脹しながら水素埋め込み層１３０が破壊され、これにより、水素埋め込み層１３０下部の第１シリコンウェーハ１００が分離される。
【００３４】
このようなスマートカット方法により切断された第１シリコンウェーハ１００の表面は、非常に粗く、膜内に欠陥が多く存在するので、例えば、シリコンストリップ（strip）溶液を使用して表面をエッチングすることが好ましい。
【００３５】
図１ｇを参照すれば、露出された第１シリコンウェーハ１００及び埋め込み酸化膜層１１０を順次に除去することによって、埋め込み酸化膜層１１０と第１酸化膜１２０との間の第１シリコンウェーハ１００を露出させる。
【００３６】
この際、露出された第１シリコンウェーハ１００は、例えば、ウェットまたはドライエッチング法により除去し、埋め込み酸化膜層１１０は、例えば、ウェットエッチング法により除去することが好ましい。
【００３７】
図１ｈを参照すれば、埋め込み酸化膜層１１０と第１酸化膜１２０との間に露出された第１シリコンウェーハ１００の所定厚みを除去する。
【００３８】
この際、埋め込み酸化膜層１１０と第１酸化膜１２０との間に露出された第１シリコンウェーハ１００は、その表面層の欠陥低減及び薄膜化を図るために、酸化／エッチング、化学機械的研磨（ＣＭＰ）または水素熱処理方法のうち少なくともいずれか１つの方法により除去することが好ましい。
【００３９】
一方、図１ａ及び図１ｂの工程過程で金属不純物が注入され得るので、注入された金属不純物の影響を低減するために、図１ｂの工程後に、第１酸化膜１２０を除去し、続いて、低温、低濃度の不純物が注入された高品質のシリコンエピタキシャル膜を蒸着すれば、高品質及び高純度のシリコン薄膜を製造することができる。
【００４０】
また、図１ｂの工程後に、上部の第１酸化膜１２０を除去し、ＳｉＧｅバッファ（buffer）層、ＳｉＧｅ緩衝（relaxation）膜及びストレインド（strained）シリコン膜を蒸着することによって、ストレインドシリコン膜を有する超薄型ＳＯＩ基板を製造することができる。
【００４１】
以上、本発明の好適な実施例に係るＳＯＩ基板の製造方法について説明したが、本発明は、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であり、上述した実施例及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００４２】
【図１ａ】本発明の一実施例に係るＳＯＩ基板の製造方法を説明するための断面図である。
【図１ｂ】本発明の一実施例に係るＳＯＩ基板の製造方法を説明するための断面図である。
【図１ｃ】本発明の一実施例に係るＳＯＩ基板の製造方法を説明するための断面図である。
【図１ｄ】本発明の一実施例に係るＳＯＩ基板の製造方法を説明するための断面図である。
【図１ｅ】本発明の一実施例に係るＳＯＩ基板の製造方法を説明するための断面図である。
【図１ｆ】本発明の一実施例に係るＳＯＩ基板の製造方法を説明するための断面図である。
【図１ｇ】本発明の一実施例に係るＳＯＩ基板の製造方法を説明するための断面図である。
【図１ｈ】本発明の一実施例に係るＳＯＩ基板の製造方法を説明するための断面図である。
【符号の説明】
【００４３】
１００  第１シリコンウェーハ
１１０  埋め込み酸化膜層
１２０  第１酸化膜
１３０  水素埋め込み層
２００  第２シリコンウェーハ
２１０  第２酸化膜
【図１ａ】
2006173568.tif 000003
【図１ｂ】
2006173568.tif 000004
【図１ｃ】
2006173568.tif 000005
【図１ｄ】
2006173568.tif 000006
【図１ｅ】
2006173568.tif 000007
【図１ｆ】
2006173568.tif 000008
【図１ｇ】
2006173568.tif 000009
【図１ｈ】
2006173568.tif 000010