(57)【要約】    【課題】  電源配線を敷設する期間を要することなく、電源配線面積を考慮した高精度での信号配線混雑度の推定を実施する。【解決手段】少なくとも2層以上の配線構造を有する多層配線を備えた半導体集積回路の、信号配線敷設時の混雑度を推定する方法であって、前記半導体集積回路内で使用する電源配線面積を予測する工程と、予測された前記電源配線面積を各配線層に分割する工程と、各配線層毎に、予測された前記電源配線面積と、各配線層中の配線仕様に基づいて信号配線敷設時における混雑度を推定する工程とを含む。【選択図】  図１
2006173191.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも2層以上の配線構造を有する多層配線を備えた半導体集積回路の、信号配線敷設時の混雑度を推定する方法であって、
前記半導体集積回路内で使用する電源配線面積を予測する工程と、
予測された前記電源配線面積を各配線層に分割する工程と、
各配線層毎に、予測された前記電源配線面積と、各配線層中の配線仕様に基づいて信号配線敷設時における混雑度を推定する工程とを含む配線混雑度推定方法。
【請求項２】
請求項１に記載の配線混雑度推定方法であって、
前記推定する工程は、
各配線層中の配線仕様に基づいて仮想的な電源配線を信号配線禁止領域として生成し、
前記信号配線禁止領域の大きさに基づいて信号配線敷設時における混雑度を推定する工程である配線混雑度推定方法。
【請求項３】
請求項２記載の半導体集積回路の配線混雑度推定方法であって、
前記電源配線敷設を行う各層毎に電源配線幅が異なっており、前記各層の幅に応じた比率にて各層の電源配線面積に分割し、仮想的な電源配線を信号配線禁止領域として生成するようにした配線混雑度推定方法。
【請求項４】
請求項２記載の半導体集積回路の配線混雑度推定方法であって、
マクロブロックについて、各層の配線敷設の形状が記載されているライブラリから、信号配線の結線時に使用することが出来ない配線層及びその面積を、信号配線を結線する際に使用できない面積として算出し、前記各層で使用する電源配線敷設面積から削除し、仮想的な電源配線を信号配線禁止領域として生成するようにした配線混雑度推定方法。
【請求項５】
請求項１に記載の配線混雑度推定方法であって、
前記推定する工程は、
各配線層中の配線仕様に基づいて、電源配線の面積によって削除されることが想定される信号配線の敷設可能経路を削除することで、信号配線敷設時における混雑度を推定する工程である配線混雑度推定方法。
【請求項６】
請求項５記載の半導体集積回路の配線混雑度推定方法であって、
前記電源配線敷設を行う各層毎に電源配線幅が異なっており、前記各層の幅に応じた比率にて各層の電源配線面積に分割し、電源配線の面積によって削除される事が想定される信号配線の敷設可能経路を削除することで、信号配線敷設時における混雑度を推定する工程である配線混雑度推定方法
【請求項７】
請求項５記載の半導体集積回路の配線混雑度推定方法であって、
各マクロブロックについて、各配線層の配線敷設の面積が記載されているライブラリから、信号配線の結線時に使用することが出来ない配線層及びその面積を抽出し、各層で使用する電源面積に加算し、電源配線の面積によって削除される事が想定される信号配線の敷設可能経路を削除することで、信号配線敷設時における混雑度を推定する工程である配線混雑度推定方法
【請求項８】
請求項１に記載の配線混雑度推定方法であって、
前記推定する工程は、
各層の予測信号配線面積率を入力情報とし、各配線層中の配線仕様に沿って仮想的な電源配線敷設面積を求め、前記予測配線面積率に加算し、信号配線敷設時において前記予測電源面積を考慮した配線面積率と実配線面積率との差分を出力することで信号配線敷設時における混雑度を推定する工程である配線混雑度推定方法。
【請求項９】
請求項８に記載の配線混雑度推定方法であって、
前記電源配線敷設を行う各層毎に電源配線幅が異なっており、前記各層の幅に応じた比率にて各層の電源配線面積に分割し、前記予測配線面積率に予測電源配線面積率を加算し、信号配線敷設時において前記予測電源面積を考慮した配線面積率と実配線面積率との差分を出力することにより信号配線敷設時における混雑度を推定する工程である配線混雑度推定方法。
【請求項１０】
請求項８に記載の配線混雑度推定方法であって、
各配線層の配線敷設の面積が記載されているライブラリから、信号配線の結線時に使用することが出来ない配線層及びその面積を抽出し、各層で使用する電源面積から削除し、前記予測配線面積率に予測電源配線面積率から削除し、信号配線敷設時において前記予測電源面積を考慮した配線面積率と実配線面積率との差分を出力することにより信号配線敷設時における混雑度を推定する工程である配線混雑度推定方法。
【請求項１１】
請求項１乃至１０記載のいずれかに記載の配線混雑度推定方法を用いて設計された半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の信号配線の混雑度推定装置及び方法に係り、特に集積回路の実現可能面積を確定するために、集積回路間を結ぶ配線の混雑度を早期に、かつ高精度で推定する技術である。
【背景技術】
【０００２】
近年、半導体集積回路（以下LSIと称す）は様々な製品に搭載されている。LSIの開発コストを明確にするために、なるべくレイアウト設計の早期の段階でLSIの面積（以下チップサイズと称す）を確定する必要がある。チップサイズ確定のためには、集積回路の物理配置位置を決定し、電源を供給するための電源配線を敷接し、集積回路間を結ぶ配線（以下信号配線と称す）結線を行い、物理配線面積まで含めた実現可能面積の確認を行う必要がある。
【０００３】
一方、物理配線まで含めた実現可能面積の確認を行うためには、LSI設計の信号配線段階までいかなければならず、最終段階において初めて局所的、もしくは全面的に、配線面積が不足することに起因する配線混雑が発生する場合があり、その際にはレイアウト設計の初期からやり直しになるような事態が発生することもある。ところで、配線を行った際の混雑度を確認する方法としては、集積回路の配置後に、LSI内部を数個の格子に分割し、集積回路間を最短で結線する仮想配線を行い、各格子内に何本の配線が存在するかを確認する手法が存在する。（特許文献1参照）
【０００４】
【特許文献１】特開平5−174091号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１にみられるように、従来の手法においては、LSIのレイアウト工程において、集積回路の自動配置を行い、仮想信号配線を行う事で信号配線に必要な面積が確保されているかを確認しようとしている。このような手法は集積回路に電源を供給するための配線面積が少ない場合であってかつ、電源配線の敷設に要する時間が、配置、仮想配線に対して無視できるほど少ない場合には有効である。
【０００６】
しかし、最近のLSIでは、集積回路の規模が増大しており、それに伴い回路内部に電源を供給するための電源配線敷設に要する面積が顕著に増加する傾向にある。又、電源配線敷設面積の増大に伴い、電源配線を敷設するための設計期間も顕著に増加する傾向にある。      
【０００７】
このような状況下では、集積回路に電源を供給するための配線面積を考慮しないで信号配線に要する面積のみで全配線に必要な面積の推定を行い、配線を含めたLSIの面積として推定しても、最終的に電源配線敷設まで行ってから信号配線の敷設を行うと、電源配線による面積増分を考慮していなかったために生ずる面積誤差により、信号配線を行うための十分な面積が確保されず、集積回路配置位置の変更、もしくはチップサイズの変更を実施しなければならない問題が生ずることがある。
【０００８】
又、仮に電源配線敷設を実行してから信号配線の混雑度推定を行おうとしても、前述のように電源配線の１回の敷設にかかる期間が増えているため、電源配線敷設から信号配線の結線を行い配線混雑度の推定を行うまでの期間が多くかかる。また、混雑度の結果によっては、集積回路の配置変更を行う等の変更が加わることが想定され、その際には再度電源配線敷設の期間が必要であり、LSI面積の確定を行うまでの期間が長くなるという問題がある。
【０００９】
しかしながら、仮に電源配線の敷設に要する面積の予測が事前にできていたとすれば、電源配線敷設に要する配線面積を事前に信号配線可能面積から自動的に削除することにより、実際に電源配線の敷設を行う前に信号配線の混雑度を精度良く推測することが出来るようになる。これによって配線混雑度推定のために必要な期間が削減できる。つまり、従来の手法では、信号配線の面積を考慮し、現在のLSI面積においてレイアウト設計が行えるかの確認が不正確、推定までの期間を余分に増大させてしまうことがある。
【００１０】
本発明は、レイアウト段階の信号配線結線後でないと確定する事が出来ない、配線面積まで含めたLSIの面積確定を、より正確にかつ早く実現することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の半導体集積回路の配線混雑度推定手法は、少なくとも2層以上の配線構造を有する多層配線を備えた半導体集積回路の、信号配線敷設時の混雑度を推定する方法であって、前記半導体集積回路内で使用する電源配線面積を予測する工程と、予測された前記電源配線面積を各配線層に分割する工程と、各配線層毎に、予測された前記電源配線面積と、各配線層中の配線仕様に基づいて信号配線敷設時における混雑度を推定する工程とを含む。
【００１２】
この方法では、電源配線の敷設に要する面積を予測することにより、配線混雑の推定を行うために要する電源配線敷設の期間を削減し、かつ電源配線敷設面積を行った際と同等の精度を保ったまま、信号配線の混雑度を推定する事が可能となる。
【００１３】
また本発明の半導体集積回路の配線混雑度推定手法は、前記推定する工程が、各配線層中の配線仕様に基づいて仮想的な電源配線を信号配線禁止領域として生成し、前記信号配線禁止領域の大きさに基づいて信号配線敷設時における混雑度を推定する工程であるものを含む。
【００１４】
これにより、配線混雑の推定を行うために要する電源配線敷設の期間を削減し、かつ電源配線敷設面積を行った際と同等の精度を保ったまま、信号配線の混雑度を推定する事が可能となる。
【００１５】
本発明の半導体集積回路の配線混雑度推定手法において、前記入力された電源配線面積から各電源配線敷設に使用する各配線層への電源面積の分割を行う。より正確に電源配線敷設分の面積を考慮するため、各配線層への予測電源面積分割手法として、各配線層の
電源配線幅に応じた比率を用いた電源面積分割手法があり、状況に応じてこれらを適宜、使い分けることで、より精度の高い信号配線の混雑度推定が可能である。
【００１６】
又、本発明の半導体集積回路の配線混雑度推定手法において、集積回路の“セル”を、一般に、ＮＯＲ、ＮＡＮＤ、インバータ、フリップフロップなどの基本的な論理回路と称し、 “ブロック”を、複数のセル又はトランジスタを組み合わせて所定の機能を有する回路ブロック又はメモリ（本請求項では一括してマクロブロック）と称し、マクロブロックが内部に有する配線面積をライブラリから抽出し、前記入力された電源配線面積から削除する事で、マクロブロック内部の配線面積をも考慮した精度の高い配線混雑度の推定が可能である。
【００１７】
又、本発明の半導体集積回路の配線混雑度推定手法において、前記電源配線を考慮させる手法として、予め信号配線の敷設経路が配線仕様により決定されている際（以下配線経路を配線トラックと称す）には、電源配線が存在することにより、使用不能になる事が予測される配線トラック自体を予め削除し、信号配線を実施し、混雑度の推定を行うことが出来る。このように、予め配線トラックを削除しておくことで、マクロブロックの再配置等の工程が必要になったときも、柔軟に対処可能である。
【００１８】
又、信号配線結線に使用する配線面積をLSI内部の配線可能である全面積で除算した配線面積率を定義し、予測される占有率の値を入力し、前記予測される電源配線面積分をLSIの配線可能面積から除外し、電源配線面積を考慮した信号配線占有率として、信号配線に使用した配線占有率が前記予測値を超えているかを判定し、過度に不足する配線層の特定を行い、実際の電源敷設に要する、各配線層の面積分割に反映する事も可能である。
【発明の効果】
【００１９】
本発明によれば、各層毎に電源配線面積を予測し、信号配線の混雑度を予測することにより、信号配線の面積まで含めた、LSIのチップサイズを、より正確にかつ早く推定する事が可能となる。
【００２０】
また、信号配線の結線に必要な面積が不足しており、配線仕様を変更するためにマクロブロックの配置位置等を変更するような場合において、再度配線混雑度の推定を行う際にも、電源配線敷設の工程を要することなく、かつ電源配線敷設分の面積及び配線形状を考慮した信号配線の混雑度推定を行う事ができるため、かかる事態においても柔軟に、かつ早期に対応することが可能である。結果、LSI開発にかかる期間自体を削減することが可能である。
【発明を実施するための最良の形態】
【００２１】
(実施の形態１)
以下に信号配線の混雑度を高精度に推定するための仮想電源配線作成機能及び動作について具体的に説明する。図１は、仮想電源配線作成の動作手順を示すフロー図である。図示されるように、まず入力されたLSIのレイアウト情報から、端子等、配線を行う事が出来ない領域を除いた、配線可能領域を抽出する（ステップ101）。ここでは、配線可能領域の幅及び高さをH及びLとする。
【００２２】
次に、入力された予測電源面積Spおよび電源配線に使用する配線層の情報から、電源配線を実施する各配線層に対して、Spの分割を行う（ステップ102）。この際、各層で使用する電源面積Sp(n)の算出方法として、電源配線使用総数nによりSp(n) = Wp / nのように均等に分割する。
【００２３】
次に、対象とするLSI内部にマクロブロックが存在するかを判定するステップ103があり、この形態ではマクロブロックが存在しないとして説明を進める。マクロブロックが存在する場合は実施の形態３で説明する。
【００２４】
次に、配線層毎の仮想電源配線の本数Np(n)を算出するため、前記Sp(n)を、各配線層の配線仕様により決定される配線方向の長さ（前記HまたはL）により、Np(n) = W(n)/Lのように算出する。この段階で、仮想電源配線として使用する図形データの形状および本数が決定される（ステップ105）。次に幅Wp、長さL（又はH）の仮想電源配線をNp(n)本だけ、LSI内部の配線可能領域に作成する。前記仮想電源配線の内部領域は、信号配線の結線領域として用いる事は出来ない特性を有する。電源配線に使用する各配線層に付き、前記仮想電源配線を生成する(ステップ106)。
【００２５】
図2は、図1の仮想電源配線の作成方法を具体的に説明している図である。
図中の201はLSIの全面積を示している。202は全面積中の信号及び電源配線を敷設可能である全面積を示している。202の配線可能領域は、更に配線層毎に積層されている。
203および204は、電源を敷設する際に使用する層について、202と同じ高さHおよび長さLを有する配線層である。本実施の形態では、仮に電源配線に使用する層を2層として、第k層と第k+1層と表記する。
【００２６】
まず、本実施の形態では、各配線層毎の電源配線の幅は同一の値Wpで表されるとして、前記予測全電源面積Spより、各電源配線層の面積をSp(k) = Sp / n、及びSp(k+1) = Sp / nに分割し（Sp(k) = Sp(k+1)）、分割された各配線層の電源面積を、各層の電源配線幅と、配線仕様から決定される優先配線方向を用い（図中の第n層ではLが優先配線方向とする）、Np(k) = Sp(k) / (Wp × L )で求められる本数だけ、幅Wp、長さLの仮想電源配線を、配線可能領域内に、均等間隔にて配置する。第k+1層についても同様の算出手法を用いて得られる本数だけ、仮想電源配線を配置する。
【００２７】
図3は、信号配線の結線後、配線混雑度を算出する作業の手順を示したフロー図である。
まず、LSI内部の配線可能領域を、幾つかの領域に分割する（ステップ301）。この作業は主に配線混雑を数値演算する作業について、1回当たりの処理容量をへらし、処理を円滑に行うために選択的に実行される。
【００２８】
次に、分割された各領域について、配線可能経路情報の算出を行う。まずは配線可能領域内部を、規定済みの配線仕様により決定される、最小配線間隔Dおよび各層の優先配線方向を抽出する。次に領域内部の優先配線方向に関して、領域内部に間隔をDとする信号配線が何本結線可能であるか、経路数を算出する。この際、図1のステップ106で生成された仮想電源配線が領域内部に存在する場合は、領域内部に存在する仮想電源配線面積を削除した領域面積を求め、その値から前記配線可能経路を算出する（ステップ302）。
【００２９】
次に、領域内部に実際に存在する信号配線本数を配線層毎に抽出する（ステップ303）、次に、前記配線可能トラック数との差分を算出し、実際に存在する信号配線経路数が配線可能経路数を超えているかを判断する（ステップ304）。実配線数が可能トラック数超えている場合には、領域、及びどの層で超えているかのレポートを出力する（ステップ305）。      
【００３０】
この作業を行うことにより、領域内部においての配線混雑を数値として抽出し、この領域において、現状のフロアプランで信号配線の結線が可能かの判断が可能となる。以下、各領域に関して同様の作業を行う。
【００３１】
このようにして算出された各領域の混雑度を出力することで、電源配線敷設の期間を要することなく、電源配線面積まで考慮した信号配線の混雑度を推定することが可能である。
【００３２】
以下、出力された混雑度の情報を基に、再度フロアプランの変更が必要な場合は、信号配線が十分結線可能な状態になるまで、適宜チップサイズの拡大縮小、マクロブロック配置位置等の変更を行い、再度信号配線混雑度の推定を行う処理を繰り返す。従来では、同様の精度での配線混雑度の推定を行うためには、電源配線の敷設工程を、１回ごとに実施する必要があるが、本発明の方法では、予測電源面積に基づき自動での仮想電源配線を行うため、上記電源配線敷設の工程は不要である。
【００３３】
なお、上記配線混雑度の推定後、結線の工程では、セル間の接続情報と物理配線仕様に基づき、セル間の配線敷設を行なう。その際、前記生成された仮想電源配線、および他の配線からは、物理配線仕様で決定される、最小間隔以下にならないように結線を行なう。
【００３４】
(実施の形態２）
本実施の形態では、実施の形態１より高精度に信号配線の混雑度を推定するための仮想
電源配線作成機能及び動作について具体的に説明する。図１は、仮想電源配線作成の動作手順を示すフロー図である。図示するように、まず入力されたLSIのレイアウト情報から、配線可能領域を抽出する（ステップ101）。ここでは、配線可能領域の幅及び高さをH及びLとする。
【００３５】
次に、入力された予測電源面積Spおよび電源配線に使用する配線層の情報から、電源配線を実施する各配線層に対して、Spの分割を行う（ステップ102）。この際、各層で使用する電源面積Sp(n)の算出方法として、入力された各層の予測電源配線幅Wp(n)および電源配線使用層数nによりSp(n) = Sp×Wp(n) / nのように、電源幅に比例した面積を各配線層に割り振る。
以下、仮想電源の作成及び信号配線の混雑度推定手法を実施の形態１と同様に実施する。
(実施の形態３)
次に本発明の実施の形態３について説明する。本実施の形態では、実施の形態１に加えて、LSI内部にマクロブロックが存在する場合についての信号配線混雑度推定の手法について具体的に説明する。図１は、仮想電源配線作成の動作手順を示すフロー図である。図示されるように、まず入力されたLSIのレイアウト情報から、配線可能領域を抽出する（ステップ101）。ここでは、配線可能領域の幅及び高さをH及びLとする。
【００３６】
次に、入力された予測電源面積Spおよび電源配線に使用する配線層の情報から、電源配線を実施する各配線層に対して、Spの分割を行う（ステップ102）。この際、各層で使用する電源面積Sp(n)の算出方法として、前記実施の形態１又は２の方法を用いて各配線層への電源面積分割を行い、Sp(n)の値を算出する。
【００３７】
次に各配線層について、Sp(n)からLSI内部に存在するマクロブロック内部の配線面積を削除する手法について説明する。図4は、マクロブロック内部配線面積Sm(n)を抽出し、図１のステップ104で算出されるSp(n)からSm(n)を削除する機能の動作手順を示すフロー図である。まずマクロブロックのライブラリから、各配線層の配線面積の和S(n)を算出する。LSI内部の全マクロブロックに関し同様の作業を行い、全てのマクロブロックの各配線層につき、S(n)の和をとった値をSm(n)とする（ステップ401）。次に、前記W(n)からSm(n)を減算した値を算出し、（ステップ402）。その値を用いて、図１のステップ105の処理を実施することで処理を終了する。
【００３８】
図5は、図4のマクロブロック内部配線面積抽出について、具体的に説明している図である。501で示されるマクロブロック内部には、実際には電源配線および信号配線の物理形状の情報（図中の502）がライブラリ等の形で保持されている。前記ライブラリから、各配線層毎の全配線面積を総和した値をSm(n)とする。
【００３９】
以下、Sm(n)の値を用い、実施の形態１と同様に仮想電源の作成及び信号配線の混雑度推定を実施する。
【００４０】
(実施の形態４)
本実施の形態では、配線仕様により決定されている配線トラックが存在する場合に、仮想電源配線を使用することなく、電源配線面積を考慮した信号配線の混雑度を推定する手法について説明する。図6は、配線トラック削除の動作手順を示すフロー図である。図示されるように、まず入力されたLSIのレイアウト情報から、配線可能領域を抽出する（ステップ601）。ここでは、配線可能領域の幅及び高さをH及びLとする。
【００４１】
次に、入力された予測電源面積Spおよび電源配線に使用する配線層の情報から、電源配線を実施する各配線層に対して、Spの分割を行う（ステップ602）。この際、各層で使用する電源面積Sp(n)の算出方法として、電源配線使用総数nによりSp(n)=Wp/nのように均等に分割する。
【００４２】
次に、対象とするLSI内部にマクロブロックが存在するかを判定するステップ603があり、この形態ではマクロブロックが存在しないとして説明を進める。マクロブロックが存在する場合は第6の実施形態で説明する。
【００４３】
次に、配線仕様の定義より、各配線層について、信号配線が結線可能である最低限の配線間隔（配線トラックの間隔）D(n)、および優先配線方向を抽出する（優先配線の方向により、以下のNs(n)を求める際に使用するLかHかが決定される。ここでは便宜上記号をLに統一して以降の説明を行う）。次に、各配線層のNs(n)をNs(n) = L / D(n)の整数部として、各配線層毎の配線可能経路数を算出する（ステップ605）。
【００４４】
次に、電源配線予測面積により、配線トラックのうち使用不能になる本数Np(n)をステップ602にて算出されたSp(n)を用いて Np(n) = Sp(n) / (D(n)×H）の整数部として算出し、Ns(n)からNp(n)を減算した本数を、LSI内部の配線可能領域全体に、均等に配置する（ステップ606）。
【００４５】
図7は、図6のフローを具体的に説明した図である。図中の701はLSIの全面積を示している。702は全面積中の信号及び電源配線を敷設可能である全面積を示している。702の配線可能領域は、更に配線層毎に積層になっている。703は、電源を敷設する際に使用する層について、702と同じ高さHおよび長さLを有する配線層である。本実施の形態では、仮に電源配線に使用する層を第k層と表記する。
【００４６】
まず、本実施の形態では、各配線層の電源配線の幅は同一の値Wpで表されるとして、前記予測全電源面積Spより、各電源配線層の面積をSp(k) = Sp / nのように各配線層に均等に分割し、次に電源配線予測面積により、配線経路として使用不能になるトラックの本数Np(k)を、Np(k) = Sp(n) / (D(n)×H）の整数部とし、Np(k)本だけ、配線トラックを削除する。残った配線トラックを再度配線可能領域内に均等に配置する。
【００４７】
次に前記ステップにて形成した配線トラックに基づき、信号配線の結線を行い、以下実施の形態１と同様の配線混雑度の推定手法により、信号配線の混雑度推定を実施する。
【００４８】
(実施の形態5)
本実施の形態では、実施の形態4より高精度に信号配線の混雑度を推定するための信号配線トラック削除機能及び動作について具体的に説明する。図１は、仮想電源配線作成の動作手順を示すフロー図である。図示されるように、まず入力されたLSIのレイアウト情報から、配線可能領域を抽出する（ステップ601）。ここでは、配線可能領域の幅及び高さをH及びLとする。
【００４９】
次に、入力された予測電源面積Spおよび電源配線に使用する配線層の情報から、電源配線を実施する各配線層に対して、Spの分割を行う（ステップ602）。この際、各層で使用する電源面積Sp(n)の算出方法として、入力された各層の予測電源配線幅Wp(n)および電源配線使用総数nによりSp(n) = Sp×Wp(n) / nのように、電源幅に比例した面積を各配線層に割り振る。
【００５０】
以下、実施の形態４と同様の手法にて、信号配線の混雑度推定を実施する。
【００５１】
(実施の形態6)
本実施の形態では、実施の形態4に加えて、LSI内部にマクロブロックが存在する場合についての信号配線混雑度推定の手法について具体的に説明する。図１は、仮想電源配線作成の動作手順を示すフロー図である。図示されるように、まず入力されたLSIのレイアウト情報から、配線可能領域を抽出する（ステップ601）。ここでは、配線可能領域の幅及び高さをH及びLとする。
【００５２】
次に、入力された予測電源面積Spおよび電源配線に使用する配線層の情報から、電源配線を実施する各配線層に対して、Spの分割を行う（ステップ602）。この際、各層で使用する電源面積Sp(n)の算出方法として、前記実施形態4又は5の各層への電源面積分割手法を用いてSp(n)の算出を実施する。
【００５３】
次に、図４のフローに従いマクロ内部の配線面積を前記Sp(n)から削除し、以下実施の形態4と同様の手法にて配線混雑度の推定を実施する。
【００５４】
(実施の形態7)
本実施の形態では、配線の予測面積率が入力されている場合に、仮想電源配線および信号配線経路の削除を実施することなく、電源配線面積の考慮を行い、信号配線の混雑度を、前記予測面積率と比較して、配線混雑度を推定する手法について説明する。図8は、信号配線面積率の算出手法を示すフロー図である。図示されるように、まず入力されたLSIのレイアウト情報から、配線可能領域を抽出する（ステップ801）。ここでは、配線可能領域の幅及び高さをH及びLとする。
【００５５】
次に、入力された予測電源面積Spおよび電源配線に使用する配線層の情報から、電源配線を実施する各配線層に対して、Spの分割を行う（ステップ802）。この際、各層で使用する電源面積Sp(n)の算出方法として、電源配線使用総数nによりSp(n) = Wp / nのように均等に分割する。
【００５６】
次に、対象とするLSI内部にマクロブロックが存在するかを判定するステップ803があり、この形態ではマクロブロックが存在しないとして説明を進める。マクロブロックが存在する場合は第9の実施の形態で説明する。
【００５７】
次に、前記Sp(n)を配線可能領域から減算した面積を算出する（ステップ805）。この段階において真に配線可能である面積を各配線層について求めることが可能である。
【００５８】
図9は、図8のフローについて具体的に説明している図である。図中の901はLSIの全面積を示している。902は全面積中の信号及び電源配線を敷設可能である全面積を示している。902の配線可能領域は、更に配線層毎に積層になっている。903は、電源を敷設する際に使用する層について、902と同じ高さHおよび長さLを有する配線層である。本実施例では、仮に電源配線に使用する層を第k層と表記する。まず、本実施形態では、各配線層毎の電源配線の幅は同一の値Wpで表されるとして、前記予測全電源面積Spより、各電源配線層の面積をSp(k) = Sp / nのように分割し、分割された第k層の面積を904で表す。実際には903中の領域のうち、904で現される面積は電源配線に使用される面積なので信号配線は行えない。903と904の面積の差分を信号配線可能面積として（図中の905）、905の面積を配線可能面積として、入力された予測配線面積率との差分を抽出する。
【００５９】
次に信号配線の結線後、図3の配線混雑度算出フローを用いて、第1の形態同様に配線混雑度の確認を行う。この際、各層の信号配線面積を抽出し、ステップ805にて算出されている各配線層の信号配線可能面積を用いて、前記入力された予測配線面積率との差分を算出することにより、信号配線の混雑度推定を実施する。本実施形態により、電源配線による信号配線結線領域の除外を考慮した、精度の高い配線混雑度の推定を行うことが可能である。
【００６０】
(実施の形態8)
本実施の形態では、実施の形態7より高精度に信号配線の混雑度を推定するための信号配線面積率算出機能及び動作について具体的に説明する。図１は、仮想電源配線作成の動作手順を示すフロー図である。図示されるように、まず入力されたLSIのレイアウト情報から、配線可能領域を抽出する（ステップ801）。ここでは、配線可能領域の幅及び高さをH及びLとする。
【００６１】
次に、入力された予測電源面積Spおよび電源配線に使用する配線層の情報から、電源配線を実施する各配線層に対して、Spの分割を行う（ステップ802）。この際、各層で使用する電源面積Sp(n)の算出方法として、入力された各層の予測電源配線幅Wp(n)および電源配線使用総数nによりSp(n) = Sp×Wp(n) / nのように、電源幅に比例した面積を各配線層に割り振る。
【００６２】
以下、実施の形態7と同様の手法により、信号配線の混雑度を推定する。
【００６３】
(実施の形態9)
本実施形態では、実施の形態7に加えて、LSI内部にマクロブロックが存在する場合についての信号配線混雑度推定の手法について具体的に説明する。図１は、仮想電源配線作成の動作手順を示すフロー図である。図示されるように、まず入力されたLSIのレイアウト情報から、配線可能領域を抽出する（ステップ801）。ここでは、配線可能領域の幅及び高さをH及びLとする。
【００６４】
次に、入力された予測電源面積Spおよび電源配線に使用する配線層の情報から、電源配線を実施する各配線層に対して、Spの分割を行う（ステップ802）。この際、各層で使用する電源面積Sp(n)の算出方法として、前記実施形態7又は8の各層への電源面積分割手法を用いてSp(n)の算出を実施する。
【００６５】
次に、図8のフローに従いマクロ内部の配線面積を前記Sp(n)から削除し、以下実施の形態7と同様の手法にて配線混雑度の推定を実施する。
【産業上の利用可能性】
【００６６】
本発明の半導体集積回路の配線レイアウト設計装置および方法は、最近の大規模なLSIの開発において、配線結線を行わないと確定することができないLSIのチップサイズ、およびマクロブロックの配置を含むフロアプランの確定作業において、電源配線を行うことなく、電源配線敷設を行った状態とほぼ同じ精度での信号配線混雑度の推定が可能であるため、かかる配線混雑まで考慮したLSIチップサイズ及びフロアプランの確定までの期間を減少することが可能であり、結果として製品の完成までの期間を削減することが可能であり、LSI設計のレイアウト工程のチップサイズ実現性を早期に推定する技術等として有用である。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態の仮想電源配線作成フローの構成を示すブロック図
【図２】本発明の実施の形態1の仮想電源配線の作成について説明するためのレイアウト図
【図３】本発明の実施の形態1の配線混雑度推定フローの構成を示すブロック図
【図４】本発明の実施の形態3のマクロブロック内部配線面積抽出フローの構成を示すブロック図
【図５】本発明の実施の形態3のマクロブロックの内部配線面積抽出について説明するためのレイアウト図
【図６】本発明の実施の形態4の信号配線経路削除フローの構成を示すブロック図
【図７】本発明の実施の形態4の信号配線の経路削除について説明するためのレイアウト図
【図８】本発明の実施の形態7の信号配線面積率算出フローの構成を示すブロック図
【図９】本発明の実施の形態7の信号配線の面積率算出について説明するためのレイアウト図
【符号の説明】
【００６８】
２０１  半導体集積回路全面積
２０２  LSI内の配線可能領域
２０４  仮想電源配線
５０１  マクロブロック
５０２  マクロブロック内部の物理配線
７０４  予測電源面積
７０５  配線トラック
９０４  予測電源面積
９０５  予測電源面積を除外した配線可能領域
【図１】
2006173191.tif 000003
【図２】
2006173191.tif 000004
【図３】
2006173191.tif 000005
【図４】
2006173191.tif 000006
【図５】
2006173191.tif 000007
【図６】
2006173191.tif 000008
【図７】
2006173191.tif 000009
【図８】
2006173191.tif 000010
【図９】
2006173191.tif 000011