(57)【要約】 【課題】  色変換処理の精度を確保した上で、回路規模の複雑化を回避する。【解決手段】  入力画像データＤinが、予め定められた閾値α以下であるか、超えているかを判断する判断回路１１０と、  閾値αを超えたと判断された入力画像データＤinをγ変換するＬＵＴ１１２、所定のマトリクス演算を行う演算回路１１４、および、逆γ変換するＬＵＴ１１６と、閾値α以下であると判断された入力画像データＤi nを所定の特性に変換するＬＵＴ１５２と、入力画像データＤinが閾値αを超えている場合には、ＬＵＴ１１６の出力データを選択する一方、閾値α以下である場合には、ＬＵＴ１５２の出力データを選択して出力するセレクタ１３０とを有する。【選択図】      図１
2006203288.tif 000002
【特許請求の範囲】
【請求項１】
入力画像データが、予め定められた閾値以下であるか、当該閾値を超えているかを判断
する判断回路と、
前記判断回路によって前記閾値を超えたと判断された入力画像データに所定の第１処理
を施す第１処理回路と、
前記判断回路によって前記閾値以下であると判断された入力画像データに所定の第２処
理を施す第２処理回路と、
入力画像データが閾値を超えていた場合には、前記第１処理が施された画像データを選
択する一方、
入力画像データが閾値以下であった場合には、前記第２処理が施された画像データを選
択して、当該入力画像データの出力画像データとして出力する出力回路と
を備えることを特徴とする画像処理回路。
【請求項２】
前記第１処理は、前記閾値を超えている入力画像データを色変換する処理であり、
前記第２処理は、前記閾値以下である入力画像データに対して出力値を予め記憶すると
ともに、前記入力画像データに対応する前記出力値を読み出す処理である
ことを特徴とする請求項１に記載の画像処理回路。
【請求項３】
前記第１処理は、前記閾値を超えている入力画像データを色変換する処理であり、
前記第２処理は、前記閾値以下である入力画像データを、前記第１処理のビット精度に
拡張して、前記第１処理と同一の色変換処理を施す
ことを特徴とする請求項１に記載の画像処理回路。
【請求項４】
前記第１処理は、前記閾値を超えている入力画像データを色変換する処理であり、
前記第２処理は、閾値以下であると判断された入力画像データを２の整数乗で乗算する
処理であり、
前記出力回路は、入力画像データが閾値以下である場合には、前記第２処理回路から出
力される画像データを前記２の整数乗で除算して出力する
ことを特徴とする請求項１に記載の画像処理回路。
【請求項５】
前記色変換は、
各色及び各階調値についてγ変換後の値を予め記憶するとともに入力値に対応する値を
読み出して出力する第１の処理回路と、
当該第１の処理回路で出力された前記各色及び各階調値のデータを演算して出力する演
算回路と、
前記各色及び各階調値について逆γ変換後の値を予め記憶するとともに、前記演算回路
における出力値に対応する値を読み出して出力する第２の処理回路と
によって行われる
ことを特徴とする請求項２乃至４のいずれか１項に記載の画像処理回路。
【請求項６】
入力画像データが、予め定められた閾値以下であるか、当該閾値を超えているかを判断
し、
前記閾値を超えたと判断された入力画像データに所定の第１処理を施す一方、前記閾値
以下であると判断された入力画像データに所定の第２処理を施し、
入力画像データが閾値を超えていた場合には、前記第１処理が施された画像データを選
択する一方、入力画像データが閾値以下であった場合には、前記第２処理が施された画像
データを選択して、当該入力画像データの出力画像データとして出力する
ことを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データの色空間を変換する際における画像処理の技術に関する。
【背景技術】
【０００２】
近年、画像表示装置に対し画像データにしたがった画像を表示させる際に、色空間を変
換する場合がある。色空間を変換する場合には、入力画像データをγ（ガンマ）変換して
、階調特性をリニアな状態とし、この状態で必要な演算をして、逆γ変換して出力画像デ
ータとする構成が一般的である。なお、γ変換におけるγ係数は、液晶表示装置である場
合には、２．２が理想的とされる。
このγ変換は、予め入力階調値と出力階調値との特性を記憶したＬＵＴ（ルックアップ
テーブル）などを利用して行われる（特許文献１参照）。
【０００３】
一方、携帯電話その他の電子機器における近年の高画質化に伴って、階調数を増加させ
ると（画像データのビット数が多くすると）、ＬＵＴに必要な容量が増大してしまう。そ
こで、入力画像データの階調数よりも少ない階調数分の特性データをＬＵＴに記憶し、不
足分は線形近似などにより補間して求める方法も提案されている（例えば特許文献２を参
照）。
【特許文献１】特開平９−２７１０３６号公報
【特許文献２】特表２００２−５３４００７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、γ変換の際に、量子化誤差によって階調表現ができない範囲が生じる場合が
ある。例えば、γ係数が２．２である場合に、入力８ビット（２５６階調）、出力１０ビ
ット（１０２４階調）であれば、入力値が十進表記で「０」〜「７」の範囲にあるときに
、逆γ変換した出力値が「０」となってしまい、精度が低下してしまう。
一方、量子化ビット数を多くすれば、精度が向上するが、上述したようにＬＵＴに必要
な容量が増大してしまうだけでなく、さらに、当該ＬＵＴ以降における演算、および、逆
γ変換の際においても、多ビットで処理しなければならないので、構成が複雑化する。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、色空間を
変換する際に、必要な精度を十分に確保した上で、構成の複雑化を回避した画像処理回路
および画像処理方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明は、入力画像データが、予め定められた閾値以下であ
るか、当該閾値を超えているかを判断する判断回路と、前記判断回路によって前記閾値を
超えたと判断された入力画像データに所定の第１処理を施す第１処理回路と、前記判断回
路によって前記閾値以下であると判断された入力画像データに所定の第２処理を施す第２
処理回路と、入力画像データが閾値を超えていた場合には、前記第１処理が施された画像
データを選択する一方、入力画像データが閾値以下であった場合には、前記第２処理が施
された画像データを選択して、当該入力画像データの出力画像データとして出力する出力
回路とを備えることを特徴とする。本発明によれば、閾値を超えているか否かによって、
第１処理および第２処理という異なる処理が入力画像データに施されて出力される。
【０００６】
本発明において、前記第１処理は、前記閾値を超えている入力画像データを色変換する
処理であり、前記第２処理は、前記閾値以下である入力画像データに対して出力値を予め
記憶するとともに、前記入力画像データに対応する前記出力値を読み出す処理である構成
としても良い。また、本発明において、前記第１処理は、前記閾値を超えている入力画像
データを色変換する処理であり、前記第２処理は、前記閾値以下である入力画像データを
、前記第１処理のビット精度に拡張して、前記第１処理と同一の色変換処理を施す構成と
しても良い。また、本発明において、前記第１処理は、前記閾値を超えている入力画像デ
ータを色変換する処理であり、前記第２処理は、閾値以下であると判断された入力画像デ
ータを２の整数乗で乗算する処理であり、前記出力回路は、入力画像データが閾値以下で
ある場合には、前記第２処理回路から出力される画像データを前記２の整数乗で除算して
出力する構成としても良い。ここで、前記色変換は、各色及び各階調値についてγ変換後
の値を予め記憶するとともに入力値に対応する値を読み出して出力する第１の処理回路と
、当該第１の処理回路で出力された前記各色及び各階調値のデータを演算して出力する演
算回路と、前記各色及び各階調値について逆γ変換後の値を予め記憶するとともに、前記
演算回路における出力値に対応する値を読み出して出力する第２の処理回路とによって行
われる構成とするのが好ましい。
なお、本発明は、画像処理回路のみならず、画像処理方法としても概念することができ
る。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態について図面を参照して説明する。図１は、本発明の第１実施
形態に係る画像処理回路の構成を示すブロック図である。
この図に示される画像処理回路１００は、ＲＧＢの各色の階調値を８ビットでそれぞれ
指定する計２４ビットの入力画像データＤinを、画像処理するとともに、ＲＧＢの各色の
階調値を６ビットにそれぞれ減色して計１８ビットの出力画像データＤoutとして出力す
るものである。
なお、図１において、画像データの経路中に示される「２４」、「３０」、「１８」の
数字はビット数であり、これらの値の１／３が、各色についてのデータビット数となる。
【０００８】
さて、図１において、判断回路１１０は、入力画像データＤinの各色について、十進表
記で閾値α以下であるか、超えているかを判断して、１つの色でも、閾値αを超えている
ものがあれば、当該画像データＤinをＬＵＴ１１２に供給する一方、３色のすべてにわた
って、閾値α以下であれば、当該画像データＤinをＬＵＴ１５２に供給するものである。
ここで、本実施形態では、各色の画像データが８ビットであるので、十進表記では「０
」〜「２５５」の２５６階調が表現可能である。このうち、閾値αは、低い方の例えば「
７」に設定される。
【０００９】
ＬＵＴ１１２は、各色および各階調値についてγ変換後の値を予め記憶するとともに、
入力値に対応する値を読み出して出力するものである。なお、このＬＵＴ１１２では、入
力側が８ビットの３色で計２４ビットであるが、変換後は、１０ビットの３色となり計３
０ビットとなる結果、ビットが拡張されている。
【００１０】
演算回路１１４は、ＬＵＴ１１２で変換された各色１０ビットのデータを色変換処理す
るものである。ここで、図２（ａ）は、演算回路１１４の構成の一例を示す図であり、図
２（ｂ）は、この演算内容を示す図である。
図２（ａ）に示されるように、演算回路１１４は、３つの乗算器１１４１、１１４２、
１１４３と、加算器１１４４と、係数供給部１１４５とを備える。
このうち、係数供給部１１４５は、１画素分の画像データが供給される期間を、第１、
第２および第３の期間に分け、これらの第１〜第３の期間において、それぞれ乗算係数を
乗算器１１４１、１１４２、１１４３に供給するものである。詳細には、係数供給部１１
４５は、第１の期間では、乗算器１１４１に係数ａ１を、乗算器１１４２に係数ａ２を、
乗算器１１４３に係数ａ３をそれぞれ供給し、第２の期間では、乗算器１１４１に係数ｂ
１を、乗算器１１４２に係数ｂ２を、乗算器１１４３に係数ｂ３をそれぞれ供給し、第１
の期間では、乗算器１１４１に係数ｃ１を、乗算器１１４２に係数ｃ２を、乗算器１１４
３に係数ｃ３をそれぞれ供給する。
【００１１】
乗算器１１４１は、ＬＵＴ１１２で変換されたＲのデータＲinに、係数供給部１１４５
から供給された係数を乗算するものであり、同様に、乗算器１１４２、１１４３は、ＬＵ
Ｔ１１２で変換されたＧのデータＧin、ＢのデータＢinに係数をそれぞれ乗算するもので
ある。加算器１１４４は、乗算器１１４１、１１４２、１１４３による乗算結果同士を加
算するものである。
したがって、係数供給部１１４５が第１の期間において係数ａ１、ａ２、ａ３を出力し
たとき、加算器１１４４の加算内容は、ａ１・Ｒin＋ａ２・Ｇin＋ａ３・Ｂinとなり、こ
れは、図２（ｂ）におけるＲoutにほかならない。同様に、係数供給部１１４５が第２の
期間において係数ｂ１、ｂ２、ｂ３を出力したとき、加算器１１４４の加算内容は、ｂ１
・Ｒin＋ｂ２・Ｇin＋ｂ３・ＢinであるＧoutとなり、係数供給部１１４５が第３の期間
において係数ｃ１、ｃ２、ｃ３を出力したとき、加算器１１４４の加算内容は、ｃ１・Ｒ
in＋ｃ２・Ｇin＋ｃ３・ＢinであるＢoutとなる。
このように加算器１１４４の加算内容は、第１の期間ではＲのデータＲoutとなり、第
２の期間ではＧのデータＧoutとなり、第３の期間ではＢのデータＢoutとなる。なお、い
ずれも各色について１０ビットで出力される。
【００１２】
説明を再び図１に戻すと、ＬＵＴ１１６は、各色および各階調値について逆γ変換後の
値を予め記憶するとともに、入力値に対応する値を読み出して出力するものである。なお
、このＬＵＴ１１６では、入力側が１０ビットの３色で計３０ビットであるが、変換後は
、８ビットの３色となるので計２４ビットとなる結果、入力画像データＤinと同じビット
数に戻されている。
【００１３】
一方、ＬＵＴ１５２は、階調値「０」〜「α」（本実施形態ではα＝７）についてＲＧ
Ｂ毎に独立した出力値を予め記憶するとともに、入力値に対応する値を読み出して出力す
るものである。なお、このＬＵＴ１５２では、入力側が８ビットの３色で計２４ビットで
あり、出力側も８ビットの３色で計２４ビットである。
【００１４】
セレクタ（出力回路）１３０は、判断回路１１０によって、入力画像データＤinのうち
、１つの色でも、閾値αを超えていたと判断されれば、ＬＵＴ１１６の変換結果を選択出
力する一方、３色のすべてにわたって、３色すべてが閾値α以下であったと判断されれば
、ＬＵＴ１５２の変換結果を選択出力するものである。
減色回路１３２は、セレクタ１３０によって選択出力された各色の８ビットのデータを
、例えばディザ法などによって６ビットに減色処理して出力画像データＤoutとして出力
するものである。
なお、減色処理する必要がなければ、セレクタ１３０による選択結果がそのまま出力画
像データＤoutとして出力しても良い。
【００１５】
レジスタ１４０は、図示しない上位装置、例えばＣＰＵから、各種の値やデータを各部
にセットするものである。例えば、判断回路１１０における閾値αや、ＬＵＴ１１２、１
１６、１５２の入出力特性、演算回路１１４における係数ａ１〜ａ３、ｂ１〜ｂ３、ｃ１
〜ｃ３、減色回路１３２におけるディザマトリクス係数などの各種値やデータなどがレジ
スタ１４０によって変更可能な構成となっている。
なお、各部は、図示しないクロック信号によって互いに同期して動作する。
【００１６】
このような構成によれば、入力画像データＤinのうち、１つの色でも、閾値αを超えて
いるものがあれば、ＬＵＴ１１２、演算回路１１４およびＬＵＴ１１６経由で色変換処理
される一方、３色のすべてにわたって、閾値α以下であれば、ＬＵＴ１５２の変換結果が
用いられる。
本実施形態では、ＬＵＴ１５２が別途を必要となるものの、その入力階調値「０」〜「
７」のそれぞれに対応して「０」〜「１０」程度のデータ、すなわち、４ビット程度のデ
ータを記憶できれば十分であるので、記憶量はそれほど多くは必要としない。
【００１７】
ここで、本実施形態における効果、および、入力階調値「０」〜「７」のそれぞれに対
応して「０」〜「１０」程度のデータを記憶すれば良い理由について、それぞれ図５を参
照して説明する。
入力階調値は８ビットで表現されるので、十進表記では「０」〜「２５５」となる。こ
れらの入力階調値を、γ係数「２．２」としてγ変換すると、図５の第２列のようになる
。なお、この列の数字は、１０ビットで表現可能な「０」〜「１０２３」に対応するよう
に正規化表現しているために小数点を含んでいる。
ここで、小数点以下については四捨五入し整数化して逆γ変換の入力としなければなら
ないので、入力階調値「０」〜「７」については、逆γ変換の入力が「０」となってしま
う。「０」を逆γ変換しても、出力は「０」のままであるので、入力階調値「０」〜「７
」の範囲では、逆γ変換後の値が一律に「０」となって、階調表現できない領域が存在し
てしまうことになる。
【００１８】
一方、入力階調値「８」〜「１３」については、逆γ変換の入力が「１」となる。「１
」を逆γ変換すると「１０．９」となるので、入力階調値「７」からみれば、一気に上昇
して、階段特性となってしまう。
そこで、本実施形態では、入力値「０」〜「７」の各々に対応して逆γ変換後の値をそ
れぞれＬＵＴ１５２に記憶するとともに、入力階調値「０」〜「７」の範囲であれば、対
応する値をＬＵＴ１５２から読み出す構成となっている。
また、「１」を逆γ変換すると「１０．９」であるので、入力階調値「０」〜「７」に
対応する逆γ変換後の値は「０」〜「１０」の範囲に収まることになる。このため、ＬＵ
Ｔ１５２では、入力階調値「０」〜「７」のそれぞれに対応して４ビット程度のデータを
記憶できれば十分であることが判る。
【００１９】
なお、「０」〜「２５５」の入力階調値を、γ係数「２．２」としてγ変換したときに
、１６ビットで表現可能な「０」〜「６５５３５」に対応するように正規化表現して値が
図５の最右列である。このようにγ変換後に１６ビットで処理すれば、入力階調値が「０
」〜「７」であっても、変換後の整数値が「０」〜「２４」で順当に変化するので、逆γ
変換後であっても階調表現が可能となるが、ＬＵＴ１１２の出力側、演算回路１１４、Ｌ
ＵＴ１１６の入力側が１０ビットの場合と比較して、回路規模が顕著に複雑化する。
特に演算回路１１４は、処理ビットを１ビット増えると（２倍になると）、マトリクス
演算のために回路規模が４倍となる。このため、画像処理回路１００を小型携帯機器に組
み込む場合に大きな障害となる。
【００２０】
これに対して、本実施形態によれば、入力画像データＤinの入力階調値が「０」〜「７
」であるときには、ＬＵＴ１５２で直接変換する一方、それ以外の入力階調値であるとき
には、精度が確保されたＬＵＴ１１２、演算回路１１４およびＬＵＴ１１６を用いて色変
換処理するので、演算精度と小規模の回路構成とを両立することが可能となる。
【００２１】
次に、本発明の第２実施形態に係る画像処理回路について説明する。図３は、第２実施
形態に係る画像処理回路１０２の構成を示すブロック図である。
この図に示される画像処理回路１０２が、図１に示した画像処理回路１００と相違する
点は、判断回路１１０によって、入力画像データＤinにおいて３色のすべてが閾値α以下
であると判断された場合でも、同様にＬＵＴ１６２、演算回路１６４およびＬＵＴ１６６
で色変換処理する点にある。
ただし、ＬＵＴ１６２、演算回路１６４およびＬＵＴ１６６が、ＬＵＴ１１２、演算回
路１１４およびＬＵＴ１１６と一部相違する点がある。その相違点は次の通りである。す
なわち、ＬＵＴ１６２、演算回路１６４およびＬＵＴ１６６は、入力階調値が「０」〜「
７」であり、実質的には３ビットの範囲（８ビットのうち、下位３ビットで定まる範囲）
であるので、上位桁に７ビットだけシフトして、１０ビットの精度に拡張して処理する点
にある。
【００２２】
第２実施形態では、γ変換のためのＬＵＴと、演算回路と、逆γ変換のためのＬＵＴと
が２系列設けられるが、ＬＵＴ１６２、演算回路１６４およびＬＵＴ１６６は、入力階調
値が「０」〜「７」であり、１０ビットの「０」〜「１０２３」の全域にわたって処理す
る必要もないので、１４〜１６ビットの精度で処理する場合と比較すれば、回路規模が小
さくて済む。すなわち、上述したように、特に演算回路は、処理ビット数を上げると、２
の２乗で回路規模が複雑化するので、１４〜１６ビットの精度の処理回路を１系列設ける
よりは、回路規模が遙かに小さくて済む。
【００２３】
次に、本発明の第３実施形態に係る画像処理回路について説明する。図４は、第３実施
形態に係る画像処理回路１０４の構成を示すブロック図である。
この図に示される画像処理回路１０４では、入力画像データＤinにおいて、３色のすべ
てが閾値α以下である場合に、当該入力画像データＤinがシフトレジスタ１７２に供給さ
れる。ここで、シフトレジスタ１７２は、当該入力画像データＤinを７ビット分上位桁に
シフトするものである。すなわち、第２実施形態において、入力階調値が「０」〜「７」
であるときに、実質的に３ビットの入力画像データを上位桁に７ビット分シフトするとい
う動作を、この第３実施形態では、シフトレジスタ１７２によって行わせるものである。
また、除算器１７４は、シフトレジスタ１７２によりシフトされたデータを逆の下位桁
に７ビット分シフトして、すなわち「１２８」で除してセレクタ１３０に供給するもので
ある。なお、シフトレジスタ１７２および除算器１７４では、ＬＵＴ１１２→演算回路１
１４→ＬＵＴ１１６による演算遅延時間に相当する分だけ入力から出力まで遅延させる。
第３実施形態では、除算器１７４とセレクタ１３０によって出力回路が構成されること
になる。
【００２４】
この第３実施形態によれば、入力階調値が「０」〜「７」である場合に、当該入力画像
データＤinがビットシフトだけの演算となるので、回路構成が極めて簡略化される。
【００２５】
なお、上述した実施形態では、閾値αを「７」として説明したが、上述したようにレジ
スタ１４０によって適宜、任意の値に設定可能である。
また、γ係数を「２．２」として説明したが、これに限られることもない。ＬＵＴ１１
２、１１４、１５２、１６２、１６６の入出力特性についても、上述したようにレジスタ
１４０によって適宜、任意の特性に設定可能である。
さらに、液晶表示装置に限られず、他の表示素子、例えば、有機ＥＬ素子や、無機ＥＬ
素子、フィールド・エミッション（ＦＥ）素子、ＬＥＤ、さらには、電気泳動素子、エレ
クトロ・クロミック素子などを用いても良いし、ＣＲＴにも適用可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態に係る画像処理回路の構成を示す図である。
【図２】同画像処理回路におけるマトリクス演算回路の構成を示す図である。
【図３】本発明の第２実施形態に係る画像処理回路の構成を示す図である。
【図４】本発明の第３実施形態に係る画像処理回路の構成を示す図である。
【図５】入力画像データと出力値等との関係を示す図である。
【符号の説明】
【００２７】
１００…画像処理回路、１１０…判断回路、１１２、１１６、１５２、１６２、１６６
…ＬＵＴ、１１４、１６４…演算回路、１３０…セレクタ、１３２…減色回路、１７２…
シフトレジスタ、１７４…除算器
【図１】
2006203288.tif 000003
【図２】
2006203288.tif 000004
【図３】
2006203288.tif 000005
【図４】
2006203288.tif 000006
【図５】
2006203288.tif 000007