(57)【要約】【課題】  簡易な回路構成により、構成素子の特性の製造バラツキにかかわらず、出力特性のバラツキを抑制する調整が可能な、電圧制御発振回路、およびその調整方法を提供すること。【解決手段】  低域通過フィルタ１５、高域通過フィルタ１６は、電圧制御発振回路１１を構成する素子と同一構造の素子で構成され、所定の相関関係が形成される。補正素子１４は、電圧制御発振回路１１において発振周波数制御信号ＶＴが入力される主素子と並列に接続される。目標ゲイン値ＴＧにおいて、低域通過フィルタ１５と高域通過フィルタ１６との周波数−ゲイン特性は互いに逆の傾きを有して交差する。容量値が低くばらつく場合、基準周波数ｆＲＥＦにおいて、出力信号ＳＬ２がＳＨ２よりも出力レベルが大きくなり、出力レベル差ＬＤ２が発生し、ＬＤ２に応じた調整信号ＶＣＮＴ２が出力され、発振周波数ｆＶＣＯが低くされる。【選択図】  図２
2006203552.tif 000002
【特許請求の範囲】
【請求項１】
基準周波数が入力され、周波数−ゲイン特性における減衰帯域の前記基準周波数でのゲイン値が予め設定される目標ゲイン値となるように設定される低域通過フィルタまたは／および高域通過フィルタを備え、
該低域通過フィルタまたは／および該高域通過フィルタは、発振周波数を特定する素子と所定の相関関係を有する素子を備え、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路。
【請求項２】
前記発振周波数を特定する素子は可変容量素子であり、
該可変容量素子は、前記差分に応じて可変に調整される容量値を備えることを特徴とする請求項１に記載の電圧制御発振回路。
【請求項３】
前記可変容量素子は、
前記電圧制御発振回路の前記発振周波数を制御する発振周波数制御信号と、
前記容量値を調整する調整信号と
が入力されることを特徴とする請求項２に記載の電圧制御発振回路。
【請求項４】
前記可変容量素子は、
前記発振周波数制御信号が入力される主素子と、
該主素子と並列に接続され、前記調整信号が入力される補正素子と
を備えることを特徴とする請求項３に記載の電圧制御発振回路。
【請求項５】
前記低域通過フィルタと前記高域通過フィルタとを備え、
該低域通過フィルタおよび該高域通過フィルタの前記目標ゲイン値が一致するように設定されることを特徴とする請求項１に記載の電圧制御発振回路。
【請求項６】
前記低域通過フィルタまたは／および前記高域通過フィルタの遮断周波数が前記基準周波数に一致するように設定されることを特徴とする請求項１に記載の電圧制御発振回路。
【請求項７】
前記低域通過フィルタまたは／および前記高域通過フィルタの出力信号を平滑化するＤＣ変換部と、
前記低域通過フィルタの出力信号と前記高域通過フィルタの出力信号との信号レベル差、または前記低域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差、または前記高域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差に応じた前記調整信号を出力する比較部と
を備えることを特徴とする請求項３に記載の電圧制御発振回路。
【請求項８】
前記比較部は、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を大きくするように前記調整信号を出力し、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を小さくするように前記調整信号を出力することを特徴とする請求項７に記載の電圧制御発振回路。
【請求項９】
発振周波数を特定する素子と所定の相関関係を有する低域通過フィルタまたは／および該高域通過フィルタの、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定され、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路の調整方法。
【請求項１０】
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記出力信号と前記目標ゲイン値との信号レベル差、または前記出力信号同士の信号レベル差に応じて前記電圧制御発振回路の容量値を大きくし、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記電圧制御発振回路の容量値を小さくすることを特徴とする請求項９に記載の電圧制御発振回路の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振回路、およびその調整方法に関するものであり、特に、ＩＣ化した際、構成素子の特性の製造バラツキにかかわらず、出力特性のバラツキを抑制する調整が可能な、電圧制御発振回路、およびその調整方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話等の移動体通信機器に代表されるように、多くの電子機器分野で、部品数の減少が求められている。例えば上述の移動体通信機器では、発振回路をＩＣに内蔵させれば、部品数の減少に寄与できる。このような発振回路の一例として、電圧制御発振回路（以下、「ＶＣＯ回路」という）を図１２に示す。図１２のＶＣＯ回路は、インダクタ部１０１と容量部１０２とによる共振回路を含んでいる。その発振周波数ｆは、インダクタ部１０１のインダクタンスＬと、容量部１０２の容量Ｃとにより、次式（１０）で与えられる。
ｆ＝１／（２π×（Ｌ×Ｃ）１／２）・・・（１０）式  
【０００３】
制御電圧ＶＴにより、容量部１０２中のバリキャップの容量を変化させることができる。このため、制御電圧ＶＴによって発振周波数ｆを調節することができる。そして、このようなＶＣＯ回路により位相ロックループ（以下、「ＰＬＬ」という）を構成する。これにより、ＶＣＯ回路の発振周波数ｆをＰＬＬの設定周波数に一致させて使用するのである。
【０００４】
ここで、特許文献１に開示されている周波数シンセサイザでは、バラツキを補正しＶＣＯ回路から出力される発振周波数の可変範囲を調整する方策が試みられている。すなわち、図１３に示すように、ＶＣＯ１１０の出力信号は分周された上で、位相比較器１６３により、基準発振器１６２からの基準信号と位相比較され、比較結果をＬＰＦ１５０により直流電圧に変換してＶＣＯ１１０の可変容量ダイオード等の可変共振回路に印加する。一方、調整回路１７０は、内部の基準電圧とＬＰＦ１５０の出力制御電圧とを比較してＶＣＯ１１０の出力周波数が希望する可変範囲になるようにＶＣＯ１１０内の共振回路を調整する。
【０００５】
尚、上記の関連技術として、他に特許文献２が開示されている。
【０００６】
【特許文献１】特開２０００−３３２６０６号公報
【特許文献２】特開平１０−２５６９０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記のようなＶＣＯ回路をＩＣに内蔵すると、次のような問題が生じる。すなわち、ＩＣの製造プロセス上不可避的に、内蔵される素子の特性値がばらついてしまう。このため、ＶＣＯ回路の発振特性もばらついてしまうのである。このことを、図１４のグラフにより説明する。図１４は、容量部１０２を構成するバリキャップについて、制御電圧ＶＴに対する容量値Ｃの変化特性（図１４中、（Ａ））、およびＶＣＯ回路において容量値Ｃに対する発振特性に基づいて得られる、制御電圧ＶＴに対する発振周波数ｆの変化特性（図１４中、（Ｂ））を示している。
【０００８】
図１４の特性を有するＶＣＯ回路をＰＬＬに用いる場合、製造バラツキによる容量部１０２の容量値Ｃのバラツキがあると、ＰＬＬは、制御電圧ＶＴを変化させることにより、出力信号の設定周波数へのロックを実現することとなる。製造バラツキによる発振特性のバラツキは、ＰＬＬロック時の制御電圧ＶＴのバラツキとして現れるのである。
【０００９】
容量部１０２の容量値Ｃがさらに大きくばらついた場合には、ＶＣＯ回路の発振周波数帯域がＰＬＬのロックレンジから完全に外れてしまうおそれがある。ＰＬＬのロック不良となり、設定周波数にロックされた出力信号が得られない。また、ロックレンジに入っていたとしても、制御電圧ＶＴが正常値より極端に高い場合や低い場合には、ＰＬＬのループ特性が通常の特性と異なるものとなる。このため、フェーズノイズ特性が劣化したり、設定周波数にロックされるまでのロックアップタイムが長くかかったりしてしまう。
【００１０】
ここで、特許文献１によれば、調整回路１７０により、内部の基準電圧とＬＰＦ１５０の出力制御電圧とを比較してＶＣＯ１１０の出力周波数が希望する可変範囲になるようにＶＣＯ１１０内の共振回路が調整される。
【００１１】
しかしながら、ＶＣＯ回路の発振特性を調整するに当たり、ＶＣＯ回路を含んでＰＬＬ回路を構成する必要がある。調整対象のＶＣＯ回路の他に、基準発振器１６２、位相比較器１６３、およびＬＰＦ１５０を備えなければならず、回路構成が大規模で且つ複雑となるおそれがあり問題である。
【００１２】
特に、携帯機器等に搭載するためには省スペース化が求められ、機能を１チップ化することが必要である。そしてＶＣＯ回路を１チップ化するにあたっては、補正するための制御信号を必要とせず、チップ内部で自動調整が可能であること、すなわち発振特性をＶＣＯ回路の１チップ単独で調整できることが要求される。よってＶＣＯ回路を含む他の回路を構成した上で発振特性を調整する構成をとると、回路構成が大規模で且つ複雑となるおそれがあるため問題である。
【００１３】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、簡易な回路構成により、構成素子の特性の製造バラツキにかかわらず、出力特性のバラツキを抑制する調整が可能な、電圧制御発振回路、およびその調整方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記目的を達成するために、本発明に係る電圧制御発振回路では、基準周波数が入力され、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が予め設定される目標ゲイン値となるように設定される低域通過フィルタまたは／および高域通過フィルタを備え、該低域通過フィルタまたは／および該高域通過フィルタは、発振周波数を特定する素子と所定の相関関係を有する素子を備え、基準周波数における低域通過フィルタのゲイン値と高域通過フィルタのゲイン値との差分に応じて、または、低域通過フィルタまたは高域通過フィルタのうちの一方のゲイン値と目標ゲイン値との差分に応じて電圧制御発振回路の発振周波数が調整されることを特徴とする。
【００１５】
また本発明に係る電圧制御発振回路の調整方法では、発振周波数を特定する素子と所定の相関関係を有する低域通過フィルタまたは／および該高域通過フィルタの、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定され、基準周波数における低域通過フィルタのゲイン値と高域通過フィルタのゲイン値との差分に応じて、または、低域通過フィルタまたは高域通過フィルタのうちの一方のゲイン値と目標ゲイン値との差分に応じて電圧制御発振回路の発振周波数が調整されることを特徴とする。
【００１６】
電圧制御発振回路は、低域通過フィルタまたは／および高域通過フィルタを備える。低域通過フィルタ、高域通過フィルタには基準周波数が入力される。また低域通過フィルタ、高域通過フィルタは、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定されている。電圧制御発振回路における発振周波数を特定する素子と、低域通過フィルタまたは／および高域通過フィルタの素子とは、所定の相関関係を有する。
【００１７】
ここで所定の相関関係とは、同一の素子構造、素子特性、または／および同一の回路構成、回路特性を有し、容量値等に代表される素子パラメータが同一の関数で表現され同一の依存性を有している関係である。そして基準周波数における低域通過フィルタのゲイン値と高域通過フィルタのゲイン値との差分、または、低域通過フィルタまたは高域通過フィルタのゲイン値と目標ゲイン値との差分に応じて、電圧制御発振回路の発振周波数が調整される。
【００１８】
これにより、周波数−ゲイン特性における減衰帯域の基準周波数において、基準周波数を入力した際に得られるゲイン値と目標ゲイン値との差分を検出することで、電圧制御発振回路の発振周波数特性が、所定の特性からどれだけずれているかを把握することができる。ここで発振周波数特性のずれは、製造バラツキ等により存在する容量値変動等に起因して発生する。そしてゲイン値の差分に応じて電圧制御発振回路の発振周波数を調整することで、発振特性を低域通過フィルタまたは／および高域通過フィルタを備える電圧制御発振回路単独で調整することが可能となる。また、ゲイン値の差分量に応じた調整を行うことで、ＰＬＬ回路を構成するなどの大規模なフィードバックループを構成することなく、発振周波数特性を常に所定の特性値へ修正することが可能とされる。よって、電圧制御発振回路を含む他の回路を構成した上で発振特性を調整する必要がなく、回路構成が大規模で且つ複雑となるおそれを回避できる。また、チップ内部で発振特性を自動調整できるため、電圧制御発振回路を１チップ化することが可能となる。よって、携帯機器等に搭載する際に省スペース化を図ることが可能となる。
【発明の効果】
【００１９】
本発明によれば、周波数−ゲイン特性における減衰帯域の基準周波数において、基準周波数を入力した際に得られるゲイン値と目標ゲイン値との差分に応じて電圧制御発振回路の発振周波数を調整することで、発振特性を低域通過フィルタまたは／および高域通過フィルタを備える電圧制御発振回路単独で調整することが可能となる。よって、電圧制御発振回路を含む他の回路を構成した上で発振特性を調整する必要がなくなる。よって、簡易な回路構成により、構成素子の特性の製造バラツキにかかわらず、出力特性のバラツキを抑制する調整が可能な、電圧制御発振回路、およびその調整方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の電圧制御発振回路、およびその調整方法について具体化した実施形態を図１乃至図１０に基づき図面を参照しつつ詳細に説明する。
【００２１】
図１は、本発明の電圧制御発振回路を説明する原理図である。発振周波数制御信号ＶＴを入力して、発振周波数ｆＶＣＯを出力する電圧制御発振回路１の発振周波数特性を調整するためにフィルタ２を備えている。フィルタ２は、低域通過フィルタ（ＬＰＦ）または高域通過フィルタ（ＨＰＦ）の少なくとも一方を備える。フィルタ２には、基準周波数ｆＲＥＦの基準信号ＦＲＥＦが入力される。基準信号ＦＲＥＦは、電圧制御発振回路１１の動作周波数信号とは別の安定した基準信号である。フィルタ２の出力端子は、電圧制御発振回路１に接続される。電圧制御発振回路１における発振周波数を特定する素子のパラメータ値が、フィルタ２の出力信号に応じて可変に調整されることで、電圧制御発振回路１の発振周波数特性が調整される。
【００２２】
低域通過フィルタ（ＬＰＦ）、高域通過フィルタ（ＨＰＦ）は、素子バラツキのない理想状態時において、各フィルタの周波数−ゲイン特性における減衰帯域の基準周波数ｆＲＥＦで得られるゲイン値が、目標ゲイン値となるように設定されている。この場合、低域通過フィルタ（ＬＰＦ）または高域通過フィルタ（ＨＰＦ）の少なくとも一方と、電圧制御発振回路１との間で、同一の素子構造、素子特性、または／および同一の回路構成、回路特性を有し、容量値等に代表される素子パラメータが同一の関数で表現され同一の依存性を有するという相関関係が成立している。そしてフィルタ２を構成する素子にバラツキがない場合には、基準周波数ｆＲＥＦの基準信号ＦＲＥＦがフィルタ２に入力されると、基準周波数ｆＲＥＦで得られるゲイン値と目標ゲイン値とのゲイン差がゼロとされる。この場合、低域通過フィルタ（ＬＰＦ）および高域通過フィルタ（ＨＰＦ）との間で、所定の相関関係を有して備えられている電圧制御発振回路１は、目的となる発振特性を備えていることが分かる。
【００２３】
製造バラツキ等により、低域通過フィルタ、高域通過フィルタのフィルタ特性が設定からずれた場合、低域通過フィルタおよび高域通過フィルタの基準周波数ｆＲＥＦで得られるゲイン値は、目標ゲイン値からずれることとなる。この状態で基準周波数ｆＲＥＦの基準信号ＦＲＥＦが入力されると、低域通過フィルタのゲイン値と目標ゲイン値、および高域通過フィルタのゲイン値と目標ゲイン値との出力信号間でゲイン差が生ずることとなる。この場合には、所定の相関関係を有するように、ゲイン差に応じて電圧制御発振回路１の発振周波数特性が調整される。そして調整により、電圧制御発振回路１の発振周波数特性は、素子バラツキがない状態の発振周波数特性と同等とされる。
【００２４】
これにより、周波数−ゲイン特性における減衰帯域の基準周波数において、目標ゲイン値に対する実ゲイン値の差分を検出することで、製造バラツキ等により、電圧制御発振回路の発振周波数特性がねらい値からずれていることを把握することができる。そしてゲイン値の差分に応じて調整を行うことで、ＰＬＬ回路を構成するなどの大規模なフィードバックループを構成しなくとも、電圧制御発振回路単独で、発振周波数特性を常に狙い値へ修正することが可能とされる。よって、電圧制御発振回路を含む他の回路を構成した上で発振特性を調整する必要がなく、回路構成が大規模で且つ複雑となることを回避することができる。
【００２５】
図２は、本実施形態の電圧制御発振回路を示す回路ブロック図である。本実施形態を説明するにあたり発振周波数制御信号ＶＴを入力して発振周波数ｆＶＣＯを出力する電圧制御発振回路１１を備える半導体装置１０場合を例にとり、説明をする。
【００２６】
半導体装置１０には、電圧制御発振回路１１、フィルタ１２、検知回路１３、補正素子１４が備えられる。フィルタ１２、検知回路１３、補正素子１４により、補正回路Ｈが構成される。
電圧制御発振回路１１は、発振周波数制御信号ＶＴが入力され、出力信号として発振周波数ｆＶＣＯを出力する回路である。その発振周波数ｆＶＣＯは、後述するインダクタ部２０のインダクタンスＬと、容量部２１および補正素子１４の合成容量Ｃとにより、次式で与えられる。
ｆＶＣＯ＝１／（２π×（Ｌ×Ｃ）１／２）・・・（１）式
フィルタ１２は、低域通過フィルタ（ＬＰＦ）１５、高域通過フィルタ（ＨＰＦ）１６を備える。検知回路１３は、ＤＣ変換回路１７および１８、コンパレータ回路１９を備える。低域通過フィルタ１５および高域通過フィルタ１６の出力信号ＳＬ、ＳＨは、各々に備えられているＤＣ変換回路１７、１８を介して直流電圧信号ＶＬ、ＶＨに平滑された後、コンパレータ回路１９において直流電圧レベル比較が行われる。コンパレータ回路１９からは調整信号ＶＣＮＴが出力され、補正素子１４に入力される。補正素子１４は可変容量素子である。補正素子１４は、電圧制御発振回路１１において発振周波数制御信号ＶＴが入力される主素子と並列に接続される。
【００２７】
図３、図４に、低域通過フィルタ（ＬＰＦ）１５、高域通過フィルタ（ＨＰＦ）１６、を、可変容量素子を備えて構成する場合の具体例を示す。低域通過フィルタ１５、高域通過フィルタ１６は、電圧制御発振回路１１を構成する素子と同一構造の素子で構成される。同一構造であれば、素子値は異なっていてもかまわず、所定の相関関係が形成される。ここで所定の相関関係とは、同一の素子構造、素子特性、または／および同一の回路構成、回路特性を有し、容量値等に代表される素子パラメータが同一の関数で表現され同一の依存性を有している関係を言う。よって低域通過フィルタ１５、高域通過フィルタ１６を構成する素子の素子バラツキを知ることにより、電圧制御発振回路１１における素子バラツキを知ることができるものである。具体的には、基準周波数における、目標ゲイン値に対する実ゲイン値の差分に応じて、電圧制御発振回路１１の発振周波数の狙い周波数からの差分を知ることができる。
【００２８】
図３は低域通過フィルタ（ＬＰＦ）１５の具体例である。入力端子（ＩＮ）と出力端子（ＯＵＴ）との間にコイル素子Ｌ１を備え、出力端子（ＯＵＴ）と接地電位との間に可変容量素子Ｃ１を備えて構成される。コイル素子Ｌ１および可変容量素子Ｃ１は、電圧制御発振回路１を構成する素子と同一構造の素子で構成される。コイル素子Ｌ１のインダクタンス値をＬ１とし、可変容量素子Ｃ１の容量値をＣ１とすると、図３に示す低域通過フィルタ（ＬＰＦ）におけるフィルタ特性の一つである遮断周波数ｆＣＵＴＬは、下式（２）となる。
ｆＣＵＴＬ＝１／（２π×（Ｌ１×Ｃ１）１／２）・・・（２）式  
（２）式は、電圧制御発振回路１１の発振周波数ｆＶＣＯを表す（１）式と同じとなる。入力端子（ＩＮ）に基準周波数ｆＲＥＦの基準信号ＦＲＥＦが入力されることにより、出力端子（ＯＵＴ）から出力信号ＳＬが出力されるところ、基準信号ＦＲＥＦの周波数が、遮断周波数ｆＣＵＴＬを越える周波数である場合、所定の傾きに沿って減衰した出力信号ＳＬが出力される。
【００２９】
図４は、高域通過フィルタ（ＨＰＦ）１６の具体例である。入力端子（ＩＮ）と出力端子（ＯＵＴ）との間に可変容量素子Ｃ２を備え、出力端子（ＯＵＴ）と接地電位との間にコイル素子Ｌ２を備えて構成される。コイル素子Ｌ２および可変容量素子Ｃ２は、電圧制御発振回路１を構成する素子と同一構造の素子で構成される。またコイル素子Ｌ２および可変容量素子Ｃ２の素子値は、コイル素子Ｌ１および可変容量素子Ｃ１と同じとされる。コイル素子Ｌ２のインダクタンス値をＬ２とし、可変容量素子Ｃ２の容量値をＣ２とすると、図４に示す高域通過フィルタ（ＨＰＦ）におけるフィルタ特性の一つである遮断周波数は、下式（３）となる。
ｆＣＵＴＨ＝１／（２π×（Ｌ２×Ｃ２）１／２）・・・（３）式
（３）式は、電圧制御発振回路１１の発振周波数ｆＶＣＯを表す（１）式、遮断周波数ｆＣＵＴＬを表す式（２）と同じとなる。入力端子（ＩＮ）に基準周波数ｆＲＥＦの基準信号ＦＲＥＦが入力されることにより、出力端子（ＯＵＴ）から出力信号ＳＨが出力されるところ、基準信号ＦＲＥＦの周波数が、遮断周波数ｆＣＵＴＨより低周波数である場合、所定の傾きに沿って減衰した出力信号ＳＨが出力される。
【００３０】
図５には、ＤＣ変換回路１７、１８の具体例を示す。  ＤＣ変換回路１７、１８は、周波数信号として出力される、低域通過フィルタ１５の出力信号ＳＬおよび高域通過フィルタ１６の出力信号ＳＨを、直流電圧信号に平滑する回路である。ＤＣ変換回路１７、１８は、半波整流回路３０とローパスフィルタ３１とを備える。低域通過フィルタ（ＬＰＦ）１５、高域通過フィルタ（ＨＰＦ）１６から出力される出力信号ＳＬ、ＳＨは、それぞれＤＣ変換回路１７、１８の半波整流回路３０に入力される。半波整流回路３０の出力信号ＲＳＬ、ＲＳＨはローパスフィルタ３１に入力される。ローパスフィルタ３１からは、直流電圧信号ＶＬ、ＶＨが出力され、コンパレータ回路１９に入力される。
【００３１】
ＤＣ変換回路１７、１８の作用を、図６の動作波形を用いて説明する。半波整流回路３０には、図６（Ａ）に示すような出力信号ＳＬ、ＳＨが入力される。半波整流回路３０では、出力信号ＳＬ、ＳＨを受けて、正信号のみをゲイン１倍で半波整流が行われる。そして図６（Ｂ）に示すように、半波整流後の出力信号ＲＳＬ、ＲＳＨが半波整流回路３０から出力され、ローパスフィルタ３１に入力される。ローパスフィルタ３１では、出力信号ＲＳＬ、ＲＳＨの半波整流電圧の交流成分をフィルタ除去して、直流成分のみをコンパレータ回路１９へ出力する動作が行われる。そして図６（Ｃ）に示すように、直流電圧信号に平滑化された直流電圧信号ＶＬ、ＶＨが半波整流回路３０から出力され、コンパレータ回路１９に入力される。
【００３２】
図７には、半導体装置１０におけるコンパレータ回路１９、補正素子１４、電圧制御発振回路１１の具体例を示す。（図２中、領域２５）。コンパレータ回路１９は、ＤＣ変換回路１７、１８で平滑されて出力される直流電圧信号ＶＬ、ＶＨが入力され、直流電圧レベルを比較し、調整信号ＶＣＮＴを出力する回路である。補正素子１４は可変容量素子であり、入力される調整信号ＶＣＮＴに応じて容量値が可変に調整される素子である。電圧制御発振回路１１は、入力される発振周波数制御信号ＶＴに応じて、出力信号ｆＯＵＴとして発振周波数ｆＶＣＯを出力すると共に、補正素子１４の容量値の調整に応じて、発振周波数特性が調整される回路である。
【００３３】
コンパレータ回路１９（図７）の構成を説明する。直流電圧信号ＶＬ、ＶＨが入力される、差動入力対の反転入力端子（ＶＩＮＭ）、非反転入力端子（ＶＩＮＰ）は、エミッタ端子が共通接続されているトランジスタＱ１０、Ｑ１１のベース端子に各々接続される。トランジスタＱ１０、Ｑ１１のコレクタ端子は、それぞれ抵抗素子Ｒ１０、Ｒ１１を介して電源電位ＶＣＣに接続される。またエミッタ端子は、交流電流源Ｂ１を介して接地電位に接続される。トランジスタＱ１０のコレクタ端子は補正素子１４に接続される。そしてトランジスタＱ１０のコレクタ端子電位が、調整信号ＶＣＮＴとして出力される。
【００３４】
補正素子１４は可変容量素子Ｃ５、Ｃ６を備える。可変容量素子Ｃ５、Ｃ６は、ＮＭＯＳトランジスタのソース端子とドレイン端子とが短絡された上で、トランジスタＱ１０のコレクタ端子に接続される、いわゆるバラクタ構成を備える。可変容量素子Ｃ５、Ｃ６のゲートは共に、電圧制御発振回路１１の可変容量素子Ｃ３、Ｃ４のゲートに対して並列に接続される。よって電圧制御発振回路１１の容量値は、可変容量素子Ｃ３とＣ５の合計値、および可変容量素子Ｃ４とＣ６の合計値とされる。
【００３５】
電圧制御発振回路１１の構成を説明する。電圧制御発振回路１１は、インダクタ部２０と容量部２１と補正素子１４とによる共振回路を含んでいる。その発振周波数ｆＶＣＯは、インダクタ部２０のインダクタンスＬと、容量部２１および補正素子１４の合成容量Ｃとにより、前述した式（１）で与えられる。そして発振周波数制御信号ＶＴにより、容量部２１中のバリキャップの容量を変化させることができ、発振周波数ｆＶＣＯを制御することができる。また、調整信号ＶＣＮＴにより、補正素子１４中のバリキャップの容量を変化させることができ、素子バラツキに応じて発振周波数ｆＶＣＯの調整をすることができる。
【００３６】
電圧制御発振回路１１の作用を、図８を用いて説明する。まず、電圧制御発振回路１１の素子の製造バラツキがなく、容量値変動のない理想状態時について説明する（図８中段）。低域通過フィルタ１５および高域通過フィルタ１６は、素子バラツキがない理想状態において、基準周波数ｆＲＥＦを入力した際に得られるゲイン値（目標ゲイン値ＴＧ）が一致するように設定されている。よって素子バラツキがない場合には、低域通過フィルタ１５と高域通過フィルタ１６との基準周波数ｆＲＥＦにおけるゲイン値は、共に目標ゲイン値ＴＧとなり一致する。そのため目標ゲイン値ＴＧにおいて、低域通過フィルタ１５と高域通過フィルタ１６との周波数−ゲイン特性は互いに逆の傾きを有して交差する（図８中段）。すると出力信号ＳＬとＳＨとの出力レベル差はゼロとなるため、ＤＣ変換回路１７、１８でＤＣ変換された直流電圧信号ＶＬとＶＨとの出力レベル差もゼロとなる。そして同一レベルの直流電圧信号ＶＬ、ＶＨがコンパレータ回路１９に入力される。
【００３７】
コンパレータ回路１９での作用を説明する。図７において、交流電流源Ｂ１に流れる電流をＩとする。そして互いに等しいレベルの直流電圧信号ＶＬとＶＨとが入力されると、抵抗素子Ｒ１０、Ｒ１１に流れる電流は均等に分流され、それぞれＩ／２とされる。よって素子バラツキがない場合における調整信号ＶＣＮＴ１の値は、下式とされる。
ＶＣＮＴ１＝ＶＣＣ−Ｒ×（Ｉ／２）・・・式（４）
調整信号ＶＣＮＴ１が補正素子１４に入力されると、可変容量素子Ｃ５、Ｃ６の容量値は、調整信号ＶＣＮＴ１に応じた容量値とされる。電圧制御発振回路１１の発振周波数は、容量部２１と補正素子１４との容量値を合算した共振回路で決まるため、可変容量素子Ｃ５、Ｃ６の容量値が決まると、電圧制御発振回路１１の発振周波数特性ＦＣ１（図８中段）が定められる。すなわち発振周波数特性ＦＣ１は、素子バラツキがない理想状態での電圧制御発振回路１１の発振周波数特性であり、補正の基準となる発振周波数特性である。
【００３８】
次に、製造バラツキにより、電圧制御発振回路１１の容量部２１における可変容量素子Ｃ３、Ｃ４の容量値が低くなるように変動している状態について説明する。（図８上段）。まず、調整信号ＶＣＮＴによる補正がなく、補正素子１４には、発振周波数制御信号ＶＴと同じ電圧値が印加される場合を説明する。製造バラツキにより可変容量素子Ｃ３、Ｃ４の容量値が低くなる場合には、同じ割合で可変容量素子Ｃ１、Ｃ２、Ｃ５、Ｃ６の容量値も低くなっている。すると電圧制御発振回路１１の発振周波数は、容量部２１と補正素子１４との容量値を合算した共振回路で決まるため、（１）式より、電圧制御発振回路１１の発振周波数特性は高周波側に移動し、発振周波数特性ＦＣ２となっている（図８上段）。
【００３９】
そして可変容量素子Ｃ１、Ｃ２が低くなっている場合には、（２）（３）式より、低域通過フィルタ１５の遮断周波数ｆＣＵＴＬ、および高域通過フィルタ１６の遮断周波数ｆＣＵＴＨは、高周波側に変動している。ここで容量値Ｃ１、Ｃ２は、所定の相関関係を有しながら変動している。よって遮断周波数ｆＣＵＴＬと遮断周波数ｆＣＵＴＨとは、所定の相関関係を有して変動する。そのため、図８上段に示すように、目標ゲイン値ＴＧにおいて周波数−ゲイン特性が交差する状態を維持するように、周波数−ゲイン特性が高周波側に平行移動する。
【００４０】
図８上段の周波数−ゲイン特性において、基準周波数ｆＲＥＦにおける低域通過フィルタ１５の出力信号ＳＬ２は目標ゲイン値ＴＧに対して高くなり、また基準周波数ｆＲＥＦにおける高域通過フィルタ１６の出力信号ＳＨ２は目標ゲイン値ＴＧに対して低くなる。すなわち基準周波数ｆＲＥＦにおいて、出力信号ＳＬ２がＳＨ２よりも出力レベルが大きくなり、出力レベル差ＬＤ２が発生する。
【００４１】
出力信号ＳＬ２、ＳＨ２は、ＤＣ変換回路１７、１８でＤＣ変換されるが、ＤＣ変換後においても、直流電圧信号ＶＬがＶＨよりも高くなる。これらの直流電圧信号ＶＬ、ＶＨがコンパレータ回路１９に入力されると、直流電圧信号ＶＬの方が高いため、抵抗素子Ｒ１０に流れる電流の方が抵抗素子Ｒ１１に流れる電流よりも大きくされる。ここで、素子バラツキがない場合に比して増減した電流を電流変化量αとすると、Ｒ１０を流れる電流はＩ／２＋α、Ｒ１１を流れる電流はＩ／２−αとされる。よって容量値が低くばらつく場合における調整信号ＶＣＮＴ２は下式（５）とされる。
ＶＣＮＴ２＝ＶＣＣ−Ｒ×（Ｉ／２＋α）・・・式（５）
すなわち容量値が低くばらつく場合における調整信号ＶＣＮＴ２は、容量値バラツキがない場合の調整信号ＶＣＮＴ１（式（４））よりも低くなる。
【００４２】
調整信号ＶＣＮＴ２は補正素子１４の可変容量素子Ｃ５、Ｃ６に印加される。ここで可変容量素子Ｃ５、Ｃ６の容量値は、図９に示す制御電圧特性を有しており、調整信号ＶＣＮＴの電圧レベルが高くなることに応じて、容量値が減少する特性を有する。よって調整信号ＶＣＮＴ１からＶＣＮＴ２への低下量に応じて、可変容量素子Ｃ５、Ｃ６の容量値は大きくされる。そして可変容量素子Ｃ５、Ｃ６が大きくされることで、電圧制御発振回路１１の合成容量値が大きくなり、式（１）より発振周波数ｆＶＣＯは低周波側に推移する。すなわち調整信号ＶＣＮＴと発振周波数ｆＶＣＯとは図１０に示す相関を有しており、調整信号ＶＣＮＴの電圧レベルが高くなることに応じて、発振周波数ｆＶＣＯが低くされる特性を有する。
【００４３】
よって調整信号ＶＣＮＴによって、出力レベル差に対応して、発振周波数特性の調整を行うことができる。そして、調整後の発振周波数特性が、素子バラツキがない理想状態での発振周波数特性ＦＣ１となるように設定することにより、図８上段の矢印Ｙ２に示すように、発振周波数特性ＦＣ２をＦＣ１に補正することが可能となる。
【００４４】
次に、製造バラツキにより、電圧制御発振回路１１の容量部２１における可変容量素子Ｃ３、Ｃ４の容量値が高くなるように変動している状態について説明する。（図８下段）。調整信号ＶＣＮＴによる補正がなく、補正素子１４には、発振周波数制御信号ＶＴと同じ電圧値が印加される場合を説明する。製造バラツキにより可変容量素子Ｃ３、Ｃ４の容量値が高くなる場合には、同じ割合で可変容量素子Ｃ１、Ｃ２、Ｃ５、Ｃ６の容量値も高くなっている。すると電圧制御発振回路１１の発振周波数は、容量部２１と補正素子１４との容量値を合算した共振回路で決まるため、（１）式より、電圧制御発振回路１１の発振周波数特性は低周波側に移動し、発振周波数特性ＦＣ３となっている（図８下段）。また（２）（３）式より、低域通過フィルタ１５の遮断周波数ｆＣＵＴＬ、高域通過フィルタ１６の遮断周波数ｆＣＵＴＨは、低周波側に変動している。よって図８下段に示すように、基準周波数ｆＲＥＦにおける低域通過フィルタ１５の出力信号ＳＬ３は目標ゲイン値ＴＧに対して低くなり、また基準周波数ｆＲＥＦにおける高域通過フィルタ１６の出力信号ＳＨ３は目標ゲイン値ＴＧに対して高くなる。すなわち基準周波数ｆＲＥＦにおいて、出力信号ＳＬ３がＳＨ３よりも出力レベルが低くなり、出力レベル差ＬＤ３が発生する。
【００４５】
出力信号ＳＬ３、ＳＨ３は、ＤＣ変換回路１７、１８でＤＣ変換されるが、ＤＣ変換後においても、直流電圧信号ＶＬがＶＨよりも低くなる。これらの直流電圧信号ＶＬ、ＶＨがコンパレータ回路１９に入力されると、直流電圧信号ＶＬの方が低いため、抵抗素子Ｒ１０に流れる電流の方が抵抗素子Ｒ１１に流れる電流よりも小さくされる。ここで、素子バラツキがない場合に比して増減した電流を電流変化量αとすると、Ｒ１０を流れる電流はＩ／２−α、Ｒ１１を流れる電流はＩ／２＋αとされる。よって容量値が高くばらつく場合における調整信号ＶＣＮＴ３は下式（６）とされる。
ＶＣＮＴ３＝ＶＣＣ−Ｒ×（Ｉ／２−α）・・・式（６）
すなわち容量値が高くばらつく場合における調整信号ＶＣＮＴ３は、容量値バラツキがない場合の調整信号ＶＣＮＴ１（式（４））よりも高くなる。
【００４６】
調整信号ＶＣＮＴ３は補正素子１４の可変容量素子Ｃ５、Ｃ６に印加される。ここで可変容量素子Ｃ５、Ｃ６の容量値は、図９に示す制御電圧特性を有しており、調整信号ＶＣＮＴの電圧レベルが高くなることに応じて、容量値が減少する特性を有する。よって調整信号ＶＣＮＴ１からＶＣＮＴ３への変化量に応じて、可変容量素子Ｃ５、Ｃ６の容量値は小さくされる。そして可変容量素子Ｃ５、Ｃ６が小さくされることで、電圧制御発振回路１１の合成容量値が小さくなり、式（１）より発振周波数ｆＶＣＯは高周波側に推移する。すなわち調整信号ＶＣＮＴと発振周波数ｆＶＣＯとは図１０に示す相関を有しており、調整信号ＶＣＮＴの電圧レベルが低くなることに応じて、発振周波数ｆＶＣＯが高くされる特性を有する。
【００４７】
よって調整信号ＶＣＮＴによって、出力レベル差に対応して、発振周波数特性の調整を行うことができる。そして、調整後の発振周波数特性が、素子バラツキがない理想状態での発振周波数特性ＦＣ１となるように設定することにより、図８下段の矢印Ｙ３に示すように、発振周波数特性ＦＣ３をＦＣ１に補正することが可能となる。
【００４８】
以上詳細に説明したとおり、本実施形態に係る電圧制御発振回路によれば、低域通過フィルタまたは／および高域通過フィルタの周波数−ゲイン特性における減衰帯域の基準周波数において、目標ゲイン値に対する実ゲイン値の差分を検出することで、製造バラツキ等により、電圧制御発振回路の発振周波数特性がねらい値からずれていることを把握することができる。そして差分に応じて電圧制御発振回路の発振周波数が調整されることで、当該電圧制御発振回路を備える半導体集積回路単独で発振特性を調整することができる。よって集積化の際に、補正するための制御信号を必要としないため、電圧制御発振回路機能を１チップ化することが可能となる。特に、携帯機器等の省スペース実装の要求に対応することが可能とされる。
【００４９】
また差分に応じて発振周波数の調整を行うことができるため、当該電圧制御発振回路を含むＰＬＬ回路等の他の回路を構成した上で発振特性を調整する必要がなく、回路構成が大規模で且つ複雑となるおそれを回避することができる。これによっても、携帯機器等の省スペース実装の要求に対応することが可能とされる。
【００５０】
また、低域通過フィルタと高域通過フィルタとの減衰帯域において、周波数−ゲイン特性は互いに逆の傾きを有して交差する。このため、低域通過フィルタおよび高域通過フィルタの遮断周波数の基準周波数に対する遷移量が僅少な場合でも、ゲイン特性が互いに反対向きであることから、大きなゲイン差として検出することができる。よって素子バラツキの検出感度を高くすることができるため、精度良く発振周波数特性を調整することが可能となる。
【００５１】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本実施形態では、電圧制御発振回路１１と補正回路Ｈとを備えることによって、自身で発振周波数を調整することが可能な半導体装置１０について説明したが、半導体装置１０の用途は、単独での使用に限られない。半導体装置１０を用いてＰＬＬ回路を構成してもよいことは言うまでもない。この場合、補正回路Ｈに入力される基準周波数ｆＲＥＦには、ＰＬＬ回路の基準信号を用いることができるため、基準周波数ｆＲＥＦを発生させるための回路を別途備える必要がない。
【００５２】
また補正回路Ｈに入力される基準周波数ｆＲＥＦは、ＰＬＬ回路の基準信号に限られず、その他の安定した基準信号があれば、当該信号を用いて構成してもよいことは言うまでもない。これにより、半導体装置１０をＰＬＬ回路以外の用途に用いる場合においても、基準周波数ｆＲＥＦを発生させるための回路を別途備える必要がなく、回路構成を簡略化することが可能となる。
【００５３】
また本実施形態ではフィルタ１２は、低域通過フィルタ１５および高域通過フィルタ１６の両方を備えるとしたが、この形態に限られず、何れか一方のみを備えるとしてもよい。低域通過フィルタ１５のみを備える場合には、フィルタ１２からは出力信号ＳＬと目標ゲイン値ＴＧが出力される形態とすればよい。出力信号ＳＬおよび目標ゲイン値ＴＧは、ＤＣ変換回路を介して、それぞれ直流電圧信号ＶＬ、直流電圧信号ＶＴＧとされた上で、コンパレータ回路１９に入力される。コンパレータ回路１９は、直流電圧信号ＶＬの方が直流電圧信号ＶＴＧよりも高い場合には、信号レベル差に応じて補正素子１４の容量値を大きくするように調整信号ＶＣＮＴを出力し、また直流電圧信号ＶＬの方が直流電圧信号ＶＴＧよりも低い場合には、信号レベル差に応じて補正素子１４の容量値を小さくするように調整信号ＶＣＮＴを出力する。
【００５４】
一方、高域通過フィルタ１６のみを備える場合には、フィルタ１２からは出力信号ＳＨと目標ゲイン値ＴＧが出力される形態とすればよい。この場合には、前述したように、ＤＣ変換回路からは直流電圧信号ＶＨおよび直流電圧信号ＶＴＧが出力される。コンパレータ回路１９は、直流電圧信号ＶＴＧの方が直流電圧信号ＶＨよりも高い場合には、信号レベル差に応じて補正素子１４の容量値を大きくするように調整信号ＶＣＮＴを出力し、また直流電圧信号ＶＴＧの方が直流電圧信号ＶＨよりも低い場合には、信号レベル差に応じて補正素子１４の容量値を小さくするように調整信号ＶＣＮＴを出力する。
【００５５】
これにより、低域通過フィルタ１５または高域通過フィルタ１６の一方を備えることで、電圧制御発振回路の発振周波数を調整することが可能となるため、さらに回路構成を縮小化することが可能となる。
【００５６】
また本実施形態では、基準周波数ｆＲＥＦを入力した際に得られるゲイン値を目標ゲイン値ＴＧと設定し、低域通過フィルタ１５と高域通過フィルタ１６とにおける当該目標ゲイン値ＴＧを一致させるとしたが、この形態に限られない。低域通過フィルタ１５または／および高域通過フィルタ１６の遮断周波数ｆＣＵＴＨ、ｆＣＵＴＬが基準周波数ｆＲＥＦに一致するように設定してもよいことは言うまでもない。ここで、遮断周波数が、入力信号が３（ｄＢ）分減衰した部分（減衰帯域の肩部分）の周波数であるとすると、低域通過フィルタ１５および高域通過フィルタ１６の周波数−ゲイン特性は互いに肩の部分で交差することになる。この場合には、電圧制御発振回路１１の容量成分が低くばらつき、遮断周波数が高周波側にずれた場合には、低域通過フィルタ１５からは減衰のない出力信号ＳＬが出力され、高域通過フィルタ１６からは減衰した出力信号ＳＨが出力され、信号差が発生する。また遮断周波数が低周波側にずれた場合には、高域通過フィルタ１６からは減衰のない出力信号ＳＨが出力され、低域通過フィルタ１５からは減衰した出力信号ＳＬが出力され、信号差が発生する。これにより、当該信号差に応じて電圧制御発振回路の発振周波数を調整することが可能となる。
【００５７】
また、目標ゲイン値ＴＧは、周波数−ゲイン特性において１／２減衰したゲイン値であることが好ましい。この場合、減衰帯域のちょうど中間点において、低域通過フィルタ１５と高域通過フィルタ１６との周波数−ゲイン特性が交差することになる。すると、基準周波数ｆＲＥＦからみて、高周波側および低周波側のいずれの方向にも等しいだけの減衰帯域が存在するため、高周波側および低周波側の測定レンジが同等とされる。これにより、測定レンジの最適化を図ることができ、遮断周波数ｆＣＵＴＨ、ｆＣＵＴＬの変動をより的確に検知することが可能となる。
【００５８】
また本実施形態では、図７において、可変容量素子Ｃ３、Ｃ４には発振周波数制御信号ＶＴが入力され、補正素子１４である可変容量素子Ｃ５、Ｃ６には調整信号ＶＣＮＴが入力され、可変容量素子Ｃ３、Ｃ４には可変容量素子Ｃ５、Ｃ６が接続されるとしている。すなわち可変容量素子を複数組備え、また可変容量素子に入力される信号も複数種類ある形態について説明しているが、この形態に限られない。フィルタ１２における目標ゲイン値に対する実ゲイン値の差分に応じて、電圧制御発振回路の容量値を可変に制御することができる形態であればよいことはいうまでもない。
【００５９】
例えば図２の半導体装置１０に代えて、図１１の半導体装置１０ａに示すような形態としてもよい。半導体装置１０ａは、補正素子１４に代えて、発振周波数制御信号調整回路４０を備えている。発振周波数制御信号調整回路４０には、発振周波数制御信号ＶＴおよび調整信号ＶＣＮＴが入力される。発振周波数制御信号調整回路４０では、発振周波数ｆＶＣＯが素子バラツキのない理想状態での発振周波数特性となるように、調整信号ＶＣＮＴに応じて、発振周波数制御信号ＶＴが調整される。そして発振周波数制御信号調整回路４０からは、調整後発振周波数制御信号ＶＴ２が出力される。調整後発振周波数制御信号ＶＴ２は、電圧制御発振回路１１における容量部２１の可変容量素子Ｃ３、Ｃ４（図７）に入力される。よって可変容量素子Ｃ３、Ｃ４の容量値は、フィルタ１２におけるゲイン値の差分に応じて調整され、その結果、電圧制御発振回路１１の発振特性が調整される。これにより、補正素子１４を備えることなく、電圧制御発振回路１１の発振特性を理想状態の特性へと調整することができる。なお、発振周波数制御信号調整回路４０には、例えば一般的なＰＬＬ回路で用いられるような電圧加算器を用いてもよい。
【００６０】
また図３、図４において、低域通過フィルタ（ＬＰＦ）１５および高域通過フィルタ（ＨＰＦ）１６は、コイル素子Ｌ１、Ｌ２を備えるとしたが、コイル素子Ｌ１、Ｌ２に代えて抵抗素子を用いても同等の作用を得られることは言うまでもない。
【００６１】
また図５において、ＤＣ変換回路１７、１８は半波整流回路３０を備えるとしたが、半波整流回路に代えて全波整流回路を用いても同等の作用を得られることは言うまでもない。
【００６２】
なお、製造バラツキによる同様の問題は、容量素子の容量に限られず、他の種類の素子にも存在することは言うまでもない。また本実施形態では、容量値を可変にして制御するとしたが、この形態に限られず、たとえば相互コンダクタンス値を制御するとしても、本実施形態と同様の効果が得られることは言うまでもない。
【００６３】
なお、コンパレータ回路１９は比較部の一例である。
【００６４】
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）  基準周波数が入力され、周波数−ゲイン特性における減衰帯域の前記基準周波数でのゲイン値が予め設定される目標ゲイン値となるように設定される低域通過フィルタまたは／および高域通過フィルタを備え、
該低域通過フィルタまたは／および該高域通過フィルタは、発振周波数を特定する素子と所定の相関関係を有する素子を備え、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路。
（付記２）  前記発振周波数を特定する素子は可変容量素子であり、
該可変容量素子は、前記差分に応じて可変に調整される容量値を備えることを特徴とする付記１に記載の電圧制御発振回路。
（付記３）  前記可変容量素子は、
前記電圧制御発振回路の前記発振周波数を制御する発振周波数制御信号と、
前記容量値を調整する調整信号と
が入力されることを特徴とする付記２に記載の電圧制御発振回路。
（付記４）  前記可変容量素子は、
前記発振周波数制御信号が入力される主素子と、
該主素子と並列に接続され、前記調整信号が入力される補正素子と
を備えることを特徴とする付記３に記載の電圧制御発振回路。
（付記５）  前記低域通過フィルタと前記高域通過フィルタとを備え、
該低域通過フィルタおよび該高域通過フィルタの前記目標ゲイン値が一致するように設定されることを特徴とする付記１に記載の電圧制御発振回路。
（付記６）  前記低域通過フィルタまたは／および前記高域通過フィルタの遮断周波数が前記基準周波数に一致するように設定されることを特徴とする付記１に記載の電圧制御発振回路。
（付記７）  前記目標ゲイン値は、前記周波数−ゲイン特性において、ゲイン値が１／２に減衰したときの値に設定されることを特徴とする付記１に記載の電圧制御発振回路。
（付記８）  前記低域通過フィルタまたは／および前記高域通過フィルタの出力信号を平滑化するＤＣ変換部と、
前記低域通過フィルタの出力信号と前記高域通過フィルタの出力信号との信号レベル差、または前記低域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差、または前記高域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差に応じた前記調整信号を出力する比較部と
を備えることを特徴とする付記３に記載の電圧制御発振回路。
（付記９）  前記比較部は、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を大きくするように前記調整信号を出力し、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を小さくするように前記調整信号を出力することを特徴とする付記８に記載の電圧制御発振回路。
（付記１０）  発振周波数を特定する素子と所定の相関関係を有する低域通過フィルタまたは／および該高域通過フィルタの、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定され、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路の調整方法。
（付記１１）  前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記出力信号と前記目標ゲイン値との信号レベル差、または前記出力信号同士の信号レベル差に応じて前記電圧制御発振回路の容量値を大きくし、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記電圧制御発振回路の容量値を小さくすることを特徴とする付記１０に記載の電圧制御発振回路の調整方法。
【図面の簡単な説明】
【００６５】
【図１】本発明の電圧制御発振回路を説明する原理図である。
【図２】電圧制御発振回路を示す回路ブロック図（その１）である。
【図３】低域通過フィルタ（ＬＰＦ）１５の具体例である。
【図４】高域通過フィルタ（ＨＰＦ）１６の具体例である。
【図５】ＤＣ変換回路１７、１８の具体例である。
【図６】ＤＣ変換回路１７、１８の動作波形図である。
【図７】コンパレータ回路１９、補正素子１４、電圧制御発振回路１１の具体例を示す図である。
【図８】電圧制御発振回路１１の作用を説明する図である。
【図９】調整信号ＶＣＮＴに対する可変容量素子の容量特性を示す図である。
【図１０】調整信号ＶＣＮＴと発振周波数ｆＶＣＯとの相関を示す図である。
【図１１】電圧制御発振回路を示す回路ブロック図（その２）である。
【図１２】従来のＶＣＯ回路の回路図である。
【図１３】従来の周波数シンセサイザのブロック図である。
【図１４】素子の特性値とＶＣＯ回路の発振特性との相関を示す図である。
【符号の説明】
【００６６】
１０  半導体装置
１１  電圧制御発振回路
１２  フィルタ
１３  検知回路
１４  補正素子
１５  低域通過フィルタ（ＬＰＦ）
１６  高域通過フィルタ（ＨＰＦ）
１７、１８  ＤＣ変換回路
１９  コンパレータ回路
２０  インダクタ部
２１  容量部
Ｃ１、Ｃ２、Ｃ５、Ｃ６  可変容量素子
ＦＲＥＦ  基準信号
Ｈ  補正回路
ＴＧ  目標ゲイン値
ＶＣＮＴ  調整信号
ＶＴ  発振周波数制御信号
ｆＣＵＴＨ、ｆＣＵＴＬ  遮断周波数
ｆＶＣＯ  発振周波数
【図１】
2006203552.tif 000003
【図２】
2006203552.tif 000004
【図３】
2006203552.tif 000005
【図４】
2006203552.tif 000006
【図５】
2006203552.tif 000007
【図６】
2006203552.tif 000008
【図７】
2006203552.tif 000009
【図８】
2006203552.tif 000010
【図９】
2006203552.tif 000011
【図１０】
2006203552.tif 000012
【図１１】
2006203552.tif 000013
【図１２】
2006203552.tif 000014
【図１３】
2006203552.tif 000015
【図１４】
2006203552.tif 000016