(57)【要約】【課題】  パッケージのコーナー近傍の端子電極と電気基板間の接続において、パッケージと電気基板の線膨張係数の差に起因する軽度の剥離が生じても、半導体素子チップ内の電気回路の実使用時の動作に影響を与えないようにした半導体装置を提供する。【解決手段】  半導体素子チップ101 が表面から実装封入されたパッケージ102 の側縁に配置された複数の端子電極と、複数の端子電極と接続されるパッケージ内配線と、半導体素子チップ上の複数のパッドとパッケージ内配線とを接続する電気的接続手段とを有し、前記複数の端子電極は、半導体素子チップの主たる機能を実行するために必要な信号を入出力する第１の端子電極108aと、第１の端子電極を除く第２の端子電極103a〜103dとを含み、第２の端子電極をパッケージのコーナー近傍に配置して半導体装置を構成する。【選択図】        図  １
2006024658.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子チップがパッケージの表面から実装されて封入された半導体装置において、前記パッケージ側縁又は裏面部あるいは側縁から裏面部に亘って配置された複数の端子電極と、前記パッケージ内に形成され、前記複数の端子電極に接続される複数のパッケージ内配線と、前記半導体素子チップ上に形成された複数のパッドと前記複数のパッケージ内配線とを接続する電気的接続手段とを有し、前記複数の端子電極は、半導体素子チップの主たる機能を実行するために必要な信号を入出力する第１の端子電極と、前記第１の端子電極を除く第２の端子電極とを含み、前記第２の端子電極が前記パッケージのコーナー近傍に配置されていることを特徴とする半導体装置。
【請求項２】
前記第２の端子電極は、前記半導体素子チップに対してテスト信号を入力又は出力するための端子電極であることを特徴とする請求項１に係る半導体装置。
【請求項３】
前記第２の端子電極は、前記半導体素子チップと電気的に非接続であることを特徴とする請求項１に係る半導体装置。
【請求項４】
半導体素子チップがパッケージの表面から実装されて封入された半導体装置において、前記パッケージ側縁又は裏面部あるいは側縁から裏面部に亘って配置された複数の端子電極と、前記パッケージ内に形成され、前記複数の端子電極に接続される複数の第１のパッケージ内配線と、前記パッケージ内に形成され、前記パッケージのコーナー近傍の端子電極と該コーナー近傍の端子電極を除く端子電極とを接続する第２のパッケージ内配線と、前記半導体素子チップ上に形成された複数のパッドと前記複数の第１のパッケージ内配線とを接続する電気的接続手段とを有することを特徴とする半導体装置。
【請求項５】
前記半導体素子チップは、固体撮像素子チップであることを特徴とする請求項１〜４のいずれか１項に係る半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子チップをパッケージに封入してなる半導体装置に関する。
【背景技術】
【０００２】
大面積を有する半導体素子チップを封入するパッケージにおいては、近年ではＢall Ｇrid Ａrray（以下ＢＧＡ）をはじめとした、表面実装を想定した形態のものが増えてきている。
【０００３】
しかしながら、表面実装形態のパッケージにおいては、例えばアルミナセラミックスに代表されるパッケージの材料の線膨張係数と、該パッケージを実装する例えばＦＲ４に代表される電気基板の材料の線膨張係数に差があるため、外部環境による温度変化や実装時環境の温度変化により、パッケージの特にコーナー部において、端子電極と電気基板の金属配線との間で接続部の剥離がおこるといった問題点が生ずる。
【０００４】
これを解決するため、例えば、特開２００２−２０８６５７号公報に示されるような形状の半導体素子チップ用パッケージが提案されている。図７の（Ａ），（Ｂ）に上記公報開示のパッケージを示す。ここで、図７の（Ａ）はパッケージ本体を示しており、図７の（Ｂ）は図７の（Ａ）に示したパッケージ本体を電気基板に接合した状態を示している。この公報開示のパッケージは、パッケージ201 の所定面上に、はんだボール203 の高さより高い複数のタブ202 を形成しておき、該パッケージ201 を電気基板204 に実装しリフローした後のはんだボール203 の高さをタブ202 により規定することにより、パッケージ201 と電気基板204 との接合部にかかる応力を緩和し、はんだ接合部の信頼性を向上させるものである。
【０００５】
また特開平９−６４２２７号公報には、図８に示すように、セラミック基体301 から引き出された金属配線302 を、第１の弾性体層303 と第２の弾性体層304 で挟み込むことにより、電気基板に直接接合されるはんだボール305 にかかる、電気基板とセラミック基体301 の熱膨張係数の差異に起因する応力を、吸収するようにした構成のパッケージについての提案がなされており、この構成によれば、30mm角を超えるセラミックパッケージについても、はんだボールの剥離が観測されないことが確認されている旨の記載がなされている。
【０００６】
以上述べた手法により、特に大面積の半導体素子チップを封入してなるパッケージにおいても、電気基板との接続信頼性を高めることが可能となっている。
【特許文献１】特開２００２−２０８６５７号公報
【特許文献２】特開平９−６４２２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記公報開示の手法にも以下のような課題がある。すなわち、パッケージの所定面上にタブを配置する手法に関しては、通常のパッケージの製造工程に加え、リフロー温度に耐えうる強度を持ったタブを別途形成せねばならず、そのための工数が発生する。更に、パッケージコーナー部に、前記タブを配置するための領域を確保する必要があるため、パッケージ外形が大きくなる可能性がある。
【０００８】
また、パッケージ裏面に弾性体層を形成する手法に関しては、通常のパッケージの製造工程のほかに、裏面に前記弾性体層を形成するための工程が別途追加されるため、そのための工数が発生する。更には、例えば半導体素子チップとして撮像素子チップを適用した場合などにおいては、弾性体層等の部材を配置することで、パッケージ前面に配置される光学系が有する光軸に対して傾きが生ずる可能性があり、撮像特性の劣化に繋がる恐れがある。
【０００９】
本発明は、従来提案のパッケージにおける上記問題点を解消するためになされたもので、大面積を有する半導体素子チップをパッケージに封入してなる半導体装置において、パッケージ自体に特別な加工をすることなく簡便な構成により、電気基板との接続信頼性に係る不具合の発生の影響を最小限に抑えることの可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、請求項１に係る発明は、半導体素子チップがパッケージの表面から実装されて封入された半導体装置において、前記パッケージ側縁又は裏面部あるいは側縁から裏面部に亘って配置された複数の端子電極と、前記パッケージ内に形成され、前記複数の端子電極に接続される複数のパッケージ内配線と、前記半導体素子チップ上に形成された複数のパッドと前記複数のパッケージ内配線とを接続する電気的接続手段とを有し、前記複数の端子電極は、半導体素子チップの主たる機能を実行するために必要な信号を入出力する第１の端子電極と、前記第１の端子電極を除く第２の端子電極とを含み、前記第２の端子電極が前記パッケージのコーナー近傍に配置されていることを特徴とするものである。
【００１１】
請求項２に係る発明は、請求項１に係る半導体装置において、前記第２の端子電極は、前記半導体素子チップに対してテスト信号を入力又は出力するための端子電極であることを特徴とするものである。
【００１２】
請求項３に係る発明は、請求項１に係る半導体装置において、前記第２の端子電極は、前記半導体素子チップと電気的に非接続であることを特徴とするものである。
【００１３】
請求項４に係る発明は、半導体素子チップがパッケージの表面から実装されて封入された半導体装置において、前記パッケージ側縁又は裏面部あるいは側縁から裏面部に亘って配置された複数の端子電極と、前記パッケージ内に形成され、前記複数の端子電極に接続される複数の第１のパッケージ内配線と、前記パッケージ内に形成され、前記パッケージのコーナー近傍の端子電極と該コーナー近傍の端子電極を除く端子電極とを接続する第２のパッケージ内配線と、前記半導体素子チップ上に形成された複数のパッドと前記複数の第１のパッケージ内配線とを接続する電気的接続手段とを有することを特徴とするものである。
【００１４】
請求項５に係る発明は、請求項１〜４のいずれか１項に係る半導体装置において、前記半導体素子チップは、固体撮像素子チップであることを特徴とするものである。
【発明の効果】
【００１５】
請求項１に係る発明によれば、半導体素子チップ用パッケージの側縁又は裏面部あるいは側縁から裏面部に亘って配置された端子電極と電気基板上の金属配線とを接合したのち、前記パッケージのコーナー近傍の端子電極と電気基板間の接続において、前記パッケージと電気基板の線膨張係数の差に起因する軽度の剥離が生じても、パッケージのコーナー近傍以外の端子電極と電気基板間の接続は保持されるので、半導体素子チップ内の電気回路の実使用時に主たる機能動作は維持することが可能になる。
【００１６】
請求項２に係る発明によれば、前記パッケージのコーナー近傍の第２の端子電極と電気基板間の接続において、パッケージと電気基板の線膨張係数の差に起因する軽度の剥離が生じても、これがテスト端子に割り当てられているため、半導体素子チップ内の電気回路の実動作に対し、影響を与えることのない半導体装置を構成することが可能となる。
【００１７】
請求項３に係る発明によれば、前記パッケージ側縁又は裏面部あるいは側縁から裏面部に亘って配置された第１及び第２の端子電極と電気基板上の金属配線とを接合したのち、前記パッケージのコーナー近傍の第２の端子電極と電気基板間接続において、前記パッケージと電気基板の線膨張係数の差に起因する軽度の剥離が生じない場合にはパッケージと電気基板との機械的強度を保つことができると共に、軽度の剥離が生じても、前記第２の端子電極と半導体素子チップのパッド端子が電気的に接続されていないため、半導体素子チップ内の電気回路に対し、影響を与えることのない半導体装置を構成することが可能になる。
【００１８】
請求項４に係る発明によれば、前記パッケージ側縁又は裏面部あるいは側縁から裏面部に亘って配置された端子電極と電気基板上の金属配線とを接合したのち、前記パッケージのコーナー近傍の端子電極と電気基板間接続において、前記パッケージと電気基板の線膨張係数の差に起因する軽度の剥離が生じても、パッケージのコーナー近傍以外に配置されている端子電極と電気基板の接続が第２のパッケージ配線により確保されているので、電気回路の実使用時の動作が可能になる。
【００１９】
請求項５に係る発明によれば、表面実装タイプの半導体素子チップ用パッケージを固体撮像素子チップに適用することで、従来のパッケージのような弾性体層が不要となるため、パッケージ高さを抑えることができ、例えば、カメラシステムを小型に構成することが可能となる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００２１】
まず、本発明に係る半導体装置の実施例１について説明する。図１は、実施例１に係る半導体装置の構成を示す概略平面図である。図において、101 は半導体素子チップ、102 は半導体素子チップ用パッケージ（以下パッケージと略称する）を示す。106a，106b，106c，106dは、半導体素子チップ101 上のコーナー近傍に形成されたパッド電極、108dは、半導体素子チップ101 上の中間側辺部に形成されたパッド電極を示している。また、半導体素子チップ101 上には、任意の規模の回路ブロック107 が形成されていて、これが任意の金属配線（図示せず）にて、各々の電極パッドに接続されている。
【００２２】
半導体素子チップ101 のコーナー近傍のパッド電極106aは、電気的接続手段105aによって、パッケージ内配線104aに接続され、更にパッケージ内配線104aはパッケージ102 のコーナー近傍に配置された端子電極103aに接続されている。同様にして、コーナー近傍のパッド電極106bは、電気的接続手段105bによって、パッケージ内配線104bに接続され、更にパッケージ内配線104bはパッケージ102 のコーナー近傍の端子電極103bに接続され、同様にコーナー近傍のパッド電極106cは、電気的接続手段105cによって、パッケージ内配線104cに接続され、更にパッケージ内配線104cはパッケージ102 のコーナー近傍の端子電極103cに接続され、同様にコーナー近傍のパッド電極106dは、電気的接続手段105dによって、パッケージ内配線104dに接続され、更にパッケージ内配線104dはパッケージ102 のコーナー近傍の端子電極103dに接続されている。
【００２３】
また、半導体素子チップ101 の中間側辺部に配置されているパッド電極108dは、電気的接続手段108cによって、パッケージ内配線108bに接続され、更にパッケージ内配線108bはパッケージ102 の中間側辺部に配置された端子電極108aに接続されている。ここで、端子電極103a，103b，103c，103dは、パッケージ102 のコーナー近傍の側縁又は裏面、あるいは側縁から裏面に亘って配置される。また、端子電極108aは、パッケージ102 のコーナー近傍以外の側縁又は裏面、あるいは側縁から裏面に亘って配置されている。
【００２４】
そして、パッケージ102 のコーナー近傍以外に配置された端子電極108aには、半導体素子チップ101 の実使用時に用いられる第１の入出力信号を割り当てる。端子電極108aから入力される第１の入出力信号は、各々パッケージ内配線108b，電気的接続手段108cを介し、半導体素子チップ101 の中間側辺部のパッド電極108dに入力される。第１の入出力信号には、半導体素子チップ101 を駆動するためのクロックパルスや、電源及びグラウンド、更には半導体素子チップ101 からの出力などが含まれ、半導体素子チップ101 の主たる機能を実現するのに必要とされる信号が割り当てられる。パッケージ102 のコーナー近傍に配置された端子電極103a，103b，103c，103dには、第１の入出力信号以外の第２の入出力信号が割り当てられる。
【００２５】
第２の入出力信号としては、例えば、テスト用信号がある。テスト用信号には、例えば半導体素子チップ101 内の回路ブロック107 の動作を確認するモニタ信号や、回路ブロック107 のリファレンス電圧のモニタ信号をはじめとした出力信号や、回路ブロック107 のテスト動作を行うために、これを駆動するための駆動パルスや、駆動バイアスを印加する入力電圧信号などが挙げられる。ここで、パッケージ102 のコーナー近傍の端子電極103a，103b，103c，103dはテスト用としてのみ使用するので、パッケージを電気基板に取り付けたのちの、半導体素子チップ内の電気回路の実使用時には使用されない。
【００２６】
なお、本実施例では、第２の入出力信号をパッケージ102 のコーナー近傍の端子電極103a，103b，103c，103dに割り当てる例を示しているが、これをパッケージ側縁又は裏面、あるいは側縁から裏面に亘って配置されている他の端子電極に割り当てて使用しても勿論構わない。
【００２７】
このように構成することにより、パッケージコーナー近傍の端子電極について、該端子電極と電気基板上の金属配線とを接続する前に、半導体素子チップへのテスト信号を入力又は出力することができる上、該端子電極と電気基板上の金属配線とを接合したのち、パッケージコーナー近傍の端子電極と電気基板間の接続において軽度の剥離が生じても、このコーナー近傍の端子電極は、第２の入出力信号が入力される端子電極に割り当てられているため、半導体素子チップ内の電気回路の主たる機能に対し、影響を与えることのない半導体装置を構成することができる。
【００２８】
次に、本発明の実施例２について説明する。図２〜図４は、実施例２及びその変形例に係る半導体装置の構成を示す概略平面図で、図１に示した実施例１と同様な構成要素については、同一の符号を付して示し、その説明を省略し、異なる部分のみについて説明する。
【００２９】
本実施例及びその変形例は、半導体素子チップ101 と、パッケージ102 のコーナー近傍に配置された端子電極103a，103b，103c，103dとが、電気的に絶縁されている点が、実施例１と異なっている。図２には、コーナー近傍の端子電極103bが、どのパッケージ内配線とも接続されないように構成した本実施例を示している。また、図３は、コーナー近傍の端子電極103bが、パッケージ内配線104bと接続されているが、パッケージ内配線104bが半導体素子チップ101 とは電気的に接続されていない変形例を示している。更に、図４は、半導体素子チップ101 上のパッド電極106bが電気的接続手段105bを介して、パッケージ内配線104bと接続されているが、パッケージ内配線104bがコーナー近傍の端子電極103bとは接続されていない変形例を示している。
【００３０】
以上のように構成することにより、パッケージ102 の側縁部又は裏面部、あるいは側縁から裏面に亘って配置された端子電極と電気基板上の金属配線とを接合したのち、パッケージ102 のコーナー近傍の端子電極と電気基板間接続において軽度の剥離が生じない場合にはパッケージと電気基板との機械的強度を保つことができると共に、軽度の剥離が生じても、パッケージのコーナー近傍の端子電極は、半導体素子チップとは電気的に絶縁されているため、半導体素子チップ内の電気回路の主たる機能に対し、影響を与えることのない半導体装置を構成することができる。
【００３１】
次に、本発明の実施例３について説明する。図５は、実施例３に係る半導体装置の構成を示す概略平面図で、実施例１と同様な構成要素については、同一の符号を付して示し、その説明を省略し、異なる部分についてのみ説明する。
【００３２】
本実施例は、半導体素子チップ上において、パッケージ102 のコーナー近傍以外に配置された端子電極108aに接続されたパッケージ内配線108bと、パッケージ102 のコーナー近傍に配置された端子電極103bに接続されたパッケージ内配線104bとを、別のパッケージ内配線120 を介して接続している点が、実施例１の構成と異なる。
【００３３】
例えば、パッケージ102 のコーナー近傍の端子電極103bとコーナー近傍以外に配置された端子電極108aに、半導体素子チップ101 の回路ブロック107 を駆動するバイアス電圧を割り当てた場合について説明する。この場合、パッケージ102 のコーナー近傍の端子電極103bにおいて、電気基板との接続手段の剥離が起こっても、同じくバイアス電圧が割り当てられているパッケージ102 のコーナー近傍以外の端子電極108aと電気基板との接続が確保されていれば、別のパッケージ内配線120 を介して、バイアス電圧が半導体素子チップ101 のパッド電極106bに印加され、回路ブロック107 に入力される。
【００３４】
なお、ここでは、回路ブロック107 へのバイアス電圧の印加に関して例を挙げて説明したが、勿論バイアス電源やグラウンドなどのＤＣ信号だけでなく、例えばその他の入力信号、例えば半導体素子チップ101 を動作させるための駆動パルスであってもよいし、半導体素子チップ101 からの出力信号であってもよい。これらには、半導体素子チップ101 の動作を確認するためのテスト信号の入力や、動作を反映したモニタ出力なども含まれる。
【００３５】
上記のように構成することにより、半導体素子チップを封入する表面実装タイプのパッケージにおいて、パッケージを電気基板に接続したのち、パッケージのコーナー近傍の端子電極と電気基板間の接続で軽度の剥離が生じても、パッケージのコーナー近傍以外に配置されている端子電極と電気基板の接続が確保されていることにより、半導体素子チップ内の電気回路の実使用時の動作が可能になる。
【００３６】
次に、本発明の実施例４について説明する。図６は、実施例４に係る半導体装置の構成を示す概略平面図であり、図１に示した実施例１と対応する構成要素には同一符号を付して示している。この実施例は、実施例１において、半導体素子チップとして固体撮像素子チップを用いた場合の構成を示すものである。
【００３７】
図６において、110 は固体撮像素子チップ、111 は固体撮像素子チップ用パッケージを示す。その他の構成、すなわち、固体撮像素子チップ110 上に形成されるパッド電極、及びパッケージ111 上の構成要素である、端子電極、パッケージ内配線、並びに電気的接続手段に関しては、実施例１の構成と同様である。
【００３８】
ここで、パッケージ111 のコーナー近傍以外に配置された端子電極108aには、固体撮像素子チップ110 における入出力信号が割り当てられる。したがって、この端子電極108aに割り当てられる入出力信号は、各々のパッケージ内配線、電気的接続手段を介し、パッド電極108dに割り当てられる。固体撮像素子チップ110 における入出力信号には、固体撮像素子チップを駆動するためのクロックパルスや、電源及びグラウンド、更には固体撮像素子チップからの出力などが含まれ、固体撮像素子チップの主たる機能を実現するのに必要とされる信号が割り当てられる。一方、パッケージ111 のコーナー近傍に配置された端子電極103a，103b，103c，103dには、固体撮像素子チップ110 における入出力信号以外の信号が割り当てられる。
【００３９】
本実施例においては、固体撮像素子チップとして、ＣＭＯＳイメージセンサ、ＣＣＤを用いたリニアセンサ及びエリアセンサなど、光信号を電気信号に変換して素子チップ外部に出力するデバイスであれば、その種類を問わず適用可能である。また、固体撮像素子チップは、撮像機能以外の例えば、タイミング発生部、メモリ部、信号処理部等の回路機能を搭載していてもよいことは言うまでもない。
【００４０】
以上のように構成することにより、表面実装タイプのパッケージを固体撮像素子チップに適用することで、パッケージ高さを抑えることができ、カメラシステムを小型に構成することが可能となる。
【００４１】
なお、上記各実施例においては、半導体素子チップあるいは固体撮像素子チップの主たる機能を実現するのに必要とされる信号以外の信号を割り当てたパッケージのコーナー近傍に配置された端子電極103a，103b，103c，103dは、パッケージの各コーナー近傍に１端子づつ割り当てられている例を示しているが、パッケージと電気基板の線膨張係数の差に起因する剥離が生じない範囲で、その端子電極の増減を行うことが可能である。
【００４２】
また上記各実施例において、パッケージ内配線には、半導体素子チップあるいは固体撮像素子チップのパッド電極に接続された電気的接続手段との接続を行うための、パッケージ側電極を含むものとする。また、電気的接続手段としては、一般的にワイヤボンディングなどが用いられるが、低抵抗で電気的接続が確保される手段であれば、その手段は問わない。
【００４３】
更に、上記各実施例においては、パッケージとして、パッケージの側縁又は裏面あるいは側縁から裏面に亘って端子電極を配置したタイプのものを例に挙げたが、勿論先に挙げたＢＧＡやＱＦＰ（Quad Flat Package ）をはじめとした、表面実装を可能とするパッケージであれば、その種類は問わないことは言うまでもない。
【図面の簡単な説明】
【００４４】
【図１】本発明に係る半導体装置の実施例１の構成を示す概略平面図である。
【図２】本発明の実施例２に係る半導体装置の構成を示す概略平面図である。
【図３】図２に示した実施例２の変形例の構成を示す概略平面図である。
【図４】図２に示した実施例２の他の変形例の構成を示す概略平面図である。
【図５】本発明の実施例３に係る半導体装置の構成を示す概略平面図である。
【図６】本発明の実施例４に係る半導体装置の構成を示す概略平面図である。
【図７】従来の半導体素子チップ用パッケージの構成例を示す側面図である。
【図８】従来の半導体素子チップ用パッケージの他の構成例を示す断面図である。
【符号の説明】
【００４５】
101   半導体素子チップ
102   半導体素子チップ用パッケージ
103a，103b，103c，103d  端子電極
104a，104b，104c，104d  パッケージ内配線
105a，105b，105c，105d  電気的接続手段
106a，106b，106c，106d  パッド電極
107   半導体素子チップ内回路ブロック
108a  端子電極
108b  パッケージ内配線
108c  電気的接続手段
108d  パッド電極
110   固体撮像素子チップ
111   固体撮像素子チップ用パッケージ
120   パッケージ内配線
【図１】
2006024658.tif 000003
【図２】
2006024658.tif 000004
【図３】
2006024658.tif 000005
【図４】
2006024658.tif 000006
【図５】
2006024658.tif 000007
【図６】
2006024658.tif 000008
【図７】
2006024658.tif 000009
【図８】
2006024658.tif 000010