(57)【要約】【課題】Ｐ型ショットキ障壁を表面に形成するＰ型領域３のできるだけ深い深層域を表面濃度に対し高濃度化して逆方向特性を向上する。【解決手段】Ｎ型半導体基板１上にＮ−型で半導体層２が形成され、その表面から複数のＰ型半導体領域３が形成される。このＰ型半導体領域３は、凹部１３の底部に不純物をイオン注入し、そこから拡散させて形成する。結果、Ｐ型半導体領域３の表面露出部３１は、ショットキ障壁金属膜７とＰ型ショットキ障壁を構成するほど低濃度になり実際に接触してＰ型ショットキ障壁を構成する。Ｐ型半導体領域３の高濃度部３２は、仮にショットキ障壁金属膜７と接触してもＰ型ショットキ障壁を構成しないほど高濃度となり、実際には凹部１３内面に形成した絶縁層１６によりショットキ障壁金属膜７から隔絶して、等価回路（図２８）に示すように、Ｐ型ショットキ障壁に直列逆接続した。【選択図】図１
2006173255.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板上に前記半導体基板より低不純物濃度の第１導電型で形成された半導体層と、
前記半導体層の表面に掘られた複数の凹部と、
前記凹部に接し前記半導体層の前記表面から前記半導体基板に達しない所定の深さまで形成された複数の第２導電型半導体領域と、
前記半導体層上に形成されたショットキ障壁金属膜とを備え、
前記半導体層の第１導電型領域と前記ショットキ障壁金属膜とが第１導電型のショットキ障壁を構成し、
前記複数の第２導電型半導体領域は、前記半導体層の前記表面に露出する第２導電型表面露出部が前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成するものを含み、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域は、前記第２導電型表面露出部の前記半導体基板側に連続するとともに前記凹部の内面に露出する第２導電型高濃度部を有し、
仮に前記ショットキ障壁金属膜と接触しても第２導電型のショットキ障壁を構成しない程度に高濃度の不純物濃度を有する前記第２導電型高濃度部と前記ショットキ障壁金属膜とを少なくとも隔絶する絶縁層が前記凹部の内面に形成され、
前記第２導電型半導体領域と前記半導体層の第１導電型領域とがＰＮ接合を構成し、
前記第２導電型のショットキ障壁と前記ＰＮ接合とが互いに逆方向の直列に接続されてなることを特徴とする半導体装置。
【請求項２】
前記半導体層が前記表面を含む表層に当該表層下の部分よりも低不純物濃度である第１導電型低不純物濃度層を有することを特徴とする請求項１の半導体装置。
【請求項３】
前記半導体層が前記表面を含む表層に当該表層下の部分よりも高不純物濃度である第１導電型高不純物濃度層を有することを特徴とする請求項１の半導体装置。
【請求項４】
請求項１記載の半導体装置を製造する製造方法において、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域を形成するにあたり、
前記半導体基板上に形成された前記半導体層に前記凹部を形成した後、
前記凹部の上端開口面に対し垂直方向が支配的なイオン注入を行って前記凹部の側面に比較し、前記凹部底面に高ドーズ量でイオン注入し、
仮に前記ショットキ障壁金属膜と接触しても第２導電型のショットキ障壁を構成しない程度に高濃度の不純物濃度を有する前記第２導電型高濃度部が露出することとなる前記凹部の内面の露出予定面に少なくとも前記絶縁層を形成し、
その後、押込み拡散することを特徴とする半導体装置の製造方法。
【請求項５】
第１導電型の半導体基板と、
前記半導体基板上に前記半導体基板より低不純物濃度の第１導電型で形成された半導体層と、
前記半導体層中に１．５μｍ以上の深さまで形成された複数の第２導電型半導体領域と、
前記半導体層上に形成されたショットキ障壁金属膜とを備え、
前記半導体層の第１導電型領域と前記ショットキ障壁金属膜とが第１導電型のショットキ障壁を構成し、
前記複数の第２導電型半導体領域は、前記半導体層の前記表面に露出する第２導電型表面露出部が前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成するものを含み、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域は、前記第２導電型表面露出部の前記半導体基板側に連続して前記第２導電型表面露出部の不純物濃度に比べ１０倍以上高い不純物濃度の第２導電型高濃度部を有し、
前記第２導電型半導体領域と前記記半導体層の第１導電型領域とがＰＮ接合を構成し、
前記第２導電型のショットキ障壁と前記ＰＮ接合とが互いに逆方向の直列に接続されてなる半導体装置を製造する製造方法において、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域を形成するにあたり、
前記半導体基板上に形成された前記半導体層の前記表面上から第２導電型の不純物を加速エネルギー200keV以上でイオン注入し、
その後、押込み拡散することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置を製造する製造方法において、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域を形成するにあたり、
前記半導体基板上に形成された前記半導体層に前記凹部を形成した後、
前記半導体層よりも不純物拡散速度の大きい充填層を前記凹部の底に充填形成し、
前記充填層に第２導電型の不純物をイオン注入し、
仮に前記ショットキ障壁金属膜と接触しても第２導電型のショットキ障壁を構成しない程度に高濃度の不純物濃度を有する前記第２導電型高濃度部が露出することとなる前記凹部の内面の露出予定面及び前記充填層上に少なくとも前記絶縁層を形成し、
その後、押込み拡散することを特徴とする半導体装置の製造方法。
【請求項７】
第１導電型の半導体基板と、
前記半導体基板上に前記半導体基板より低不純物濃度の第１導電型で形成された半導体層と、
前記半導体層の表面から前記半導体基板に達しない所定の深さまで形成された複数の第２導電型半導体領域と、
前記半導体層上に形成されたショットキ障壁金属膜とを備え、
前記半導体層の第１導電型領域と前記ショットキ障壁金属膜とが第１導電型のショットキ障壁を構成し、
前記複数の第２導電型半導体領域は、前記半導体層の前記表面に露出する第２導電型表面露出部が前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成するものを含み、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域は、前記第２導電型表面露出部の前記半導体基板側に連続して前記第２導電型表面露出部の不純物濃度よりも高い不純物濃度の第２導電型高濃度部を有し、
前記第２導電型半導体領域と前記記半導体層の第１導電型領域とがＰＮ接合を構成し、
前記第２導電型のショットキ障壁と前記ＰＮ接合とが互いに逆方向の直列に接続されてなる半導体装置を製造する製造方法において、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域を形成するにあたり、
前記半導体基板上に形成された前記半導体層の前記表面から第２導電型の不純物を導入し、
その後、前記半導体層上にノン・ドープのポリシリコン膜を堆積し、
その後、高温アニールすることにより前記半導体層から前記ポリシリコン膜へ第２導電型の不純物を拡散させて、前記第２導電型表面露出部を形成し、
その後、前記ポリシリコン膜を除去することを特徴とする半導体装置の製造方法。
【請求項８】
第１導電型の半導体基板と、
前記半導体基板上に前記半導体基板より低不純物濃度の第１導電型で形成された半導体層と、
前記半導体層の表面から前記半導体基板に達しない所定の深さまで形成された複数の第２導電型半導体領域と、
前記半導体層上に形成されたショットキ障壁金属膜とを備え、
前記半導体層の第１導電型領域と前記ショットキ障壁金属膜とが第１導電型のショットキ障壁を構成し、
前記複数の第２導電型半導体領域は、前記半導体層の前記表面に露出する第２導電型表面露出部が前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成するものを含み、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域は、前記第２導電型表面露出部の前記半導体基板側に連続して前記第２導電型表面露出部の不純物濃度よりも高い不純物濃度の第２導電型高濃度部を有し、
前記第２導電型半導体領域と前記記半導体層の第１導電型領域とがＰＮ接合を構成し、
前記第２導電型のショットキ障壁と前記ＰＮ接合とが互いに逆方向の直列に接続されてなる半導体装置を製造する製造方法において、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域を形成するにあたり、
前記半導体基板上に形成された前記半導体層の前記表面から第２導電型の不純物を導入した後、
前記半導体層の前記表面から第１導電型の不純物を導入して、これによる不純物補償により実効不純物濃度を低下させて前記第２導電型表面露出部を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキ障壁とPIＮ構造による整流部を複合した半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、ジャンクション・バリア・コントロールド・ショットキ(Junction Barrier Controlled Schottky  以下ＪＢＳと呼ぶ) と呼ばれる半導体装置が知られている。
図２９に従来の代表的なＪＢＳの断面図を示す。図２９に示す従来のＪＢＳ１００は、Ｎ＋型半導体基板１と、Ｎ＋型半導体基板１上にＮ−型で形成された半導体層２とを有する。
半導体層２は、半導体層２の表面から形成された複数のＰ型半導体領域３と、半導体層２の表面から形成され、複数のＰ型半導体領域３を包囲するＰ型ガードリング４と、複数のＰ型半導体領域３、Ｐ型ガードリング４及びＮ＋型半導体基板１の各相互間に介在するＮ−型半導体領域５とを有する。
半導体層２の表面には、Ｐ型ガードリング４の内周縁及びＰ型ガードリング４の内側の半導体層２の表面を露出させるようにリング状に形成された絶縁層６と、絶縁層６の内側に敷設され、Ｎ−型半導体領域５とショットキ接触し、複数のＰ型半導体領域３に接触するショットキ障壁金属膜７とが設けられている。
ショットキ障壁金属膜７上に第１電極金属膜８が形成されている。
Ｎ＋型半導体基板１の半導体層２が形成された面と反対の面には、第２電極金属膜９が形成されている。
複数のＰ型半導体領域３はＮ−型半導体領域５とＰＮ接合を形成しており、これにより複数のＰＮ接合が構成されている。
【０００３】
このような複数のＰＮ接合を有したＪＢＳ１００では、逆バイアス時に隣り合う離間配置されたＰＮ接合から伸びる空間電荷層(空乏層)が一体となって結合し、ショットキ障壁金属膜７とＮ−型半導体領域５とが形成するショットキ接合界面の電界を緩和し、ショットキ障壁のバリア高さが低下するのを抑制して逆方向漏洩電流を低減する。
また、順バイアス時にはＰＮ接合よりも順電圧降下が小さいショットキ障壁がＰＮ接合と並列接続した構造をとっている為に通常のPIＮダイオードに比べ順電圧降下を低減できる。
ＪＢＳ１００は、図２７に示すＰ型半導体領域３を有さない通常のショットキバリア・ダイオード１０１にみられる逆方向漏洩電流と順電圧降下のトレードオフ関係を改善した有用なデバイスである。
【０００４】
しかし、図２９に示されるＪＢＳ構造において、ショットキ障壁金属膜７と複数のＰ型半導体領域３がオーミック接触している場合においては、通常のショットキバリア・ダイオード１０１に比較し多数のＰ型領域３が近接して離間配置されている為に、Ｐ型不純物総量が多くなり、これに比例して順バイアス時のＮ−半導体領域５へのＰ型半導体領域３からの少数キャリア(正孔)の注入量が増加し、逆回復時間が伸びてしまうという問題点を有する。
【０００５】
この問題点を解決する為に特許文献１又はこれに対応する特許文献２には、ショットキ障壁金属膜７との接触面においてＰ型不純物濃度をショットキ障壁が形成される十分な低さとすることにより、ショットキ障壁金属膜７と複数のＰ型半導体領域３がショットキ接触した構造のＪＢＳが開示されている。
この構造は、ショットキ障壁金属膜７とＮ−型半導体層５とで構成するＮ型ショットキ接合１０と、Ｐ型半導体領域３とＮ−型半導体層５とで構成するＰＮ接合１１と  ショットキ障壁金属膜７とＰ型半導体領域３とで構成するＰ型ショットキ接合１２とで構成される図２８に示す回路に等価できるものである。
アノード電極である第１電極金属膜８にプラス電位、カソード電極である第２電極金属膜９にマスナス電位を印加すると、図２８の回路図に示すように、Ｐ型半導体領域３とＮ−型半導体層５とで構成する順バイアスされたＰＮ接合１１には、逆バイアスされたＰ型ショットキ接合１２が直列接続される。
従って、ＰＮ接合１１に流れる電流は、Ｐ型ショットキ接合１２の逆方向漏洩電流により制限されて減少し、Ｐ型半導体領域３は不活性化する。その為、順バイアス時のＮ−型半導体領域５へのＰ型半導体領域３からの少数キャリア(正孔)の注入量は減少し、蓄積されるキャリア量が少なくなり逆回復時間(以下Trr.と呼ぶ)が短くなる。
【特許文献１】United States Patent 4,862,229
【特許文献２】特公平7-34479
【特許文献３】特公昭50-8312
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし以上の従来技術にあっても未だ、次のような問題点がある。
特許文献３に開示されているように、Ｐ型シリコンと金属による接触は、大別すると接触面表層のＰ型シリコン半導体領域の不純物濃度により、(1)トンネル電流が支配的なオーミック接触する領域、(2)ショットキ電流が支配的なショットキ接触する領域、(3)2つの濃度領域の間に存在するトンネル電流とショットキ電流が混在する領域の3つの領域に分けられる。
【０００７】
また、二極間理論によりショットキ障壁が形成されて整流性を示すのはショットキ・障壁金属膜と接するＰ型シリコンの不純物濃度が少なくとも2×1017/cm3以下の場合であると言われている。
更に、特許文献１又はこれに対応する特許文献２では、ＪＢＳ構造において電界軽減領域(Ｐ型領域)と金属ベース層が一方の導電型である半導体部分と形成される活性ショットキ障壁(Ｎ型ショットキ障壁)と別のショットキ障壁即ち、Ｐ型ショットキ障壁を形成する不純物濃度として5×1016/cm3未満を述べている。
【０００８】
また、順バイアスされた一方の導電型(Ｎ型)である半導体部分と電界軽減領域(Ｐ型)の構成するＰＮ接合で少数キャリアの注入を制限する為には、電界軽減領域によって形成された別のショットキ障壁(Ｐ型ショットキ障壁)の高さは通常でるだけ高くあるべきであると述べ、好ましくは金属ベース層が一方の導電型(Ｎ型)である半導体部分と形成した活性(Ｎ型)ショットキ障壁の高さの少なくとも半分が望ましいと述べている。
換言すれば、Ｐ型ショットキ障壁を形成する不純物濃度は5×1016/cm3よりも更に低濃度が好ましい実施例であると述べている。
【０００９】
以上の先行公知文献でも明らかなようにＰ型ショットキ障壁を形成する為には、ショットキ障壁金属膜と接する半導体側の不順物濃度を十分に低濃度にすることが必要である。
【００１０】
ところで、拡散によって形成される領域の不純物濃度は不純物導入された場所から半導体内の拡散深さと共に減少する。
上述したＪＢＳ１００のＰ型半導体領域３も、Ｎ−型の半導体層２中にＰ型不純物を拡散して形成したものである。
「熱拡散法」を用いて形成した場合は、プレデポジションとドライブイン (押し込み拡散)の２段階により拡散が行われるが、プレデポジションされたＰ型領域の表面が最も高濃度になり拡散の深さと共に一様に濃度は減少する。
【００１１】
「イオン注入法」を用いて形成した場合も、通常のＪＢＳのＰ型領域を形成するボロンイオンの加速エネルギーは、一般的に80KeV以下で行われている為、半導体層中の最大濃度となる場所(射影飛程の距離)は、表面から約0.25μm以下となる。
その後、押し込み拡散すると最大濃度は低下し、表面濃度は上昇し、最大濃度と表面濃度の差は縮まる。また、射影飛程より深い領域では拡散の深さと共に一様に濃度は減少する。
【００１２】
ところでＪＢＳ１００の場合、逆バイアス時に隣り合うＰ型半導体領域３から伸びる空間電荷層(空乏層)がピンチオフして、Ｎ型ショットキ障壁の半導体層２側表層の電界を緩和し逆方向漏れ電流を減少させる。
上記電界緩和効果は、他の条件が同じならば、上記ピンチオフが半導体層２側表層から深さ方向に長い距離起きている程、電位を長い距離で担うことになるから等電位線の間隔も広くなって効果は大きくなる。
【００１３】
ピンチオフを深さ方向に長い距離起こさせるには射影飛程の場所から押し込み拡散により深い位置までＰ型領域を形成しなければならない。
パワー半導体素子の分野では、1.5μm以上のＰ型領域の深さが望まれる。
従って、「イオン注入法」の場合も、特に、Ｐ型領域の深さを1.5μm以上になるように深く押し込み拡散を行うと、通常のＪＢＳを形成するボロンイオンの加速エネルギーは一般的に８０keV以下で行われている為、表面濃度と最大濃度にあまり差が無く射影飛程(約0.25μm以下)より深い領域では拡散の深さと共に一様に濃度は減少する。
例えば、図２４に示されるように、表面濃度をＰ型ショットキ・障壁を構成する2×1017/cm3とし、注入イオンの加速エネルギーを80keVで行い、その後Ｐ型領域の深さを1.5μmまでドライブインすると射影飛程0.25μmのところの最大濃度は、表面濃度2×1017/cm3の1.2倍程度の高濃度領域にしかならない。
【００１４】
以上より、ショットキ障壁金属膜７と複数のＰ型半導体領域３がショットキ接触した構造のＪＢＳにおいてはショットキ障壁金属膜７に接触するＰ型半導体領域３の表層の半導体不純物濃度が低く、更にその表層から深さと共に不純物濃度が減少するのでＰ型半導体領域３の不純物総量は高められない。
従って、逆バイアス時の印加電圧が高まるとＰ型半導体領域３側への空間電荷層の伸び幅が大きく広がり、空間電荷層がショットキ障壁金属膜７にタッチしそれ以上広がれない空間電荷層に更に電位が印加されるとＰＮ接合部の電界がシリコンの臨界電界を超えてしまい、早期にアバランシェ降伏を起こすという問題点があった。
【００１５】
本発明は、以上の従来技術に鑑みてなされたものであって、ショットキ障壁金属膜に接触するＰ型半導体領域表層の半導体不純物濃度をＰ型ショットキ障壁が形成される十分な低さとした構造のＪＢＳにおいて図２８に示される等価回路のようにＰ型ショットキ障壁１２と直列に逆接続するＰＮダイオード１１を構成するＰ型領域を高濃度に形成する。
そして高い印加電圧に対しもＰ型領域側の空間電荷層の伸び幅を制限しＰ型領域内で空間電荷層がショットキ障壁金属膜にタッチし、電界が高まることに起因するアバランシェ降伏の発生を抑制した半導体装置を提供する。
特に、Ｐ型ショットキ障壁より半導体基板方向に深くＰ型高濃度領域を形成し、ピンチオフをＰ型ショットキ障壁より深い場所で起こし、Ｐ型ショットキ障壁を構成する低濃度Ｐ型領域内での空間電荷層の広がり抑えてショットキ障壁金属膜にタッチするのを抑制する。
同時に、Ｐ型ショットキ障壁により順バイアス時のＮ−型半導体領域へのＰ型半導体領域からの少数キャリア(正孔)の注入量を減少させTrr.の短い半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１６】
以上の課題を解決するための請求項１記載の発明は、第１導電型の半導体基板と、
前記半導体基板上に前記半導体基板より低不純物濃度の第１導電型で形成された半導体層と、
前記半導体層の表面に掘られた複数の凹部と、
前記凹部に接し前記半導体層の前記表面から前記半導体基板に達しない所定の深さまで形成された複数の第２導電型半導体領域と、
前記半導体層上に形成されたショットキ障壁金属膜とを備え、
前記半導体層の第１導電型領域と前記ショットキ障壁金属膜とが第１導電型のショットキ障壁を構成し、
前記複数の第２導電型半導体領域は、前記半導体層の前記表面に露出する第２導電型表面露出部が前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成するものを含み、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域は、前記第２導電型表面露出部の前記半導体基板側に連続するとともに前記凹部の内面に露出する第２導電型高濃度部を有し、
仮に前記ショットキ障壁金属膜と接触しても第２導電型のショットキ障壁を構成しない程度に高濃度の不純物濃度を有する前記第２導電型高濃度部と前記ショットキ障壁金属膜とを少なくとも隔絶する絶縁層が前記凹部の内面に形成され、
前記第２導電型半導体領域と前記半導体層の第１導電型領域とがＰＮ接合を構成し、
前記第２導電型のショットキ障壁と前記ＰＮ接合とが互いに逆方向の直列に接続されてなることを特徴とする半導体装置である。
【００１７】
請求項２記載の発明は、前記半導体層が前記表面を含む表層に当該表層下の部分よりも低不純物濃度である第１導電型低不純物濃度層を有することを特徴とする請求項１の半導体装置である。
【００１８】
請求項３記載の発明は、前記半導体層が前記表面を含む表層に当該表層下の部分よりも高不純物濃度である第１導電型高不純物濃度層を有することを特徴とする請求項１の半導体装置である。
【００１９】
請求項４記載の発明は、請求項１記載の半導体装置を製造する製造方法において、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域を形成するにあたり、
前記半導体基板上に形成された前記半導体層に前記凹部を形成した後、
前記凹部の上端開口面に対し垂直方向が支配的なイオン注入を行って前記凹部の側面に比較し、前記凹部底面に高ドーズ量でイオン注入し、
仮に前記ショットキ障壁金属膜と接触しても第２導電型のショットキ障壁を構成しない程度に高濃度の不純物濃度を有する前記第２導電型高濃度部が露出することとなる前記凹部の内面の露出予定面に少なくとも前記絶縁層を形成し、
その後、押込み拡散することを特徴とする半導体装置の製造方法である。
【００２０】
請求項５記載の発明は、第１導電型の半導体基板と、
前記半導体基板上に前記半導体基板より低不純物濃度の第１導電型で形成された半導体層と、
前記半導体層中に１．５μｍ以上の深さまで形成された複数の第２導電型半導体領域と、
前記半導体層上に形成されたショットキ障壁金属膜とを備え、
前記半導体層の第１導電型領域と前記ショットキ障壁金属膜とが第１導電型のショットキ障壁を構成し、
前記複数の第２導電型半導体領域は、前記半導体層の前記表面に露出する第２導電型表面露出部が前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成するものを含み、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域は、前記第２導電型表面露出部の前記半導体基板側に連続して前記第２導電型表面露出部の不純物濃度に比べ１０倍以上高い不純物濃度の第２導電型高濃度部を有し、
前記第２導電型半導体領域と前記記半導体層の第１導電型領域とがＰＮ接合を構成し、
前記第２導電型のショットキ障壁と前記ＰＮ接合とが互いに逆方向の直列に接続されてなる半導体装置を製造する製造方法において、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域を形成するにあたり、
前記半導体基板上に形成された前記半導体層の前記表面上から第２導電型の不純物を加速エネルギー200keV以上でイオン注入し、
その後、押込み拡散することを特徴とする半導体装置の製造方法である。
【００２１】
請求項６記載の発明は、請求項１記載の半導体装置を製造する製造方法において、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域を形成するにあたり、
前記半導体基板上に形成された前記半導体層に前記凹部を形成した後、
前記半導体層よりも不純物拡散速度の大きい充填層を前記凹部の底に充填形成し、
前記充填層に第２導電型の不純物をイオン注入し、
仮に前記ショットキ障壁金属膜と接触しても第２導電型のショットキ障壁を構成しない程度に高濃度の不純物濃度を有する前記第２導電型高濃度部が露出することとなる前記凹部の内面の露出予定面及び前記充填層上に少なくとも前記絶縁層を形成し、
その後、押込み拡散することを特徴とする半導体装置の製造方法である。
【００２２】
請求項７記載の発明は、第１導電型の半導体基板と、
前記半導体基板上に前記半導体基板より低不純物濃度の第１導電型で形成された半導体層と、
前記半導体層の表面から前記半導体基板に達しない所定の深さまで形成された複数の第２導電型半導体領域と、
前記半導体層上に形成されたショットキ障壁金属膜とを備え、
前記半導体層の第１導電型領域と前記ショットキ障壁金属膜とが第１導電型のショットキ障壁を構成し、
前記複数の第２導電型半導体領域は、前記半導体層の前記表面に露出する第２導電型表面露出部が前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成するものを含み、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域は、前記第２導電型表面露出部の前記半導体基板側に連続して前記第２導電型表面露出部の不純物濃度よりも高い不純物濃度の第２導電型高濃度部を有し、
前記第２導電型半導体領域と前記記半導体層の第１導電型領域とがＰＮ接合を構成し、
前記第２導電型のショットキ障壁と前記ＰＮ接合とが互いに逆方向の直列に接続されてなる半導体装置を製造する製造方法において、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域を形成するにあたり、
前記半導体基板上に形成された前記半導体層の前記表面から第２導電型の不純物を導入し、
その後、前記半導体層上にノン・ドープのポリシリコン膜を堆積し、
その後、高温アニールすることにより前記半導体層から前記ポリシリコン膜へ第２導電型の不純物を拡散させて、前記第２導電型表面露出部を形成し、
その後、前記ポリシリコン膜を除去することを特徴とする半導体装置の製造方法である。
【００２３】
請求項８記載の発明は、第１導電型の半導体基板と、
前記半導体基板上に前記半導体基板より低不純物濃度の第１導電型で形成された半導体層と、
前記半導体層の表面から前記半導体基板に達しない所定の深さまで形成された複数の第２導電型半導体領域と、
前記半導体層上に形成されたショットキ障壁金属膜とを備え、
前記半導体層の第１導電型領域と前記ショットキ障壁金属膜とが第１導電型のショットキ障壁を構成し、
前記複数の第２導電型半導体領域は、前記半導体層の前記表面に露出する第２導電型表面露出部が前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成するものを含み、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域は、前記第２導電型表面露出部の前記半導体基板側に連続して前記第２導電型表面露出部の不純物濃度よりも高い不純物濃度の第２導電型高濃度部を有し、
前記第２導電型半導体領域と前記記半導体層の第１導電型領域とがＰＮ接合を構成し、
前記第２導電型のショットキ障壁と前記ＰＮ接合とが互いに逆方向の直列に接続されてなる半導体装置を製造する製造方法において、
前記ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する前記第２導電型半導体領域を形成するにあたり、
前記半導体基板上に形成された前記半導体層の前記表面から第２導電型の不純物を導入した後、
前記半導体層の前記表面から第１導電型の不純物を導入して、これによる不純物補償により実効不純物濃度を低下させて前記第２導電型表面露出部を形成することを特徴とする半導体装置の製造方法である。
【発明の効果】
【００２４】
本発明の半導体装置によれば、比較的高濃度の半導体基板上に比較的低濃度の半導体層が形成され、半導体層の表面から複数の第２導電型半導体領域が形成されており、複数の第２導電型半導体領域のうちの全部又は一部は、比較的低濃度の第２導電型表面露出部と、比較的高濃度の第２導電型高濃度部とを有する。
半導体層の第１導電型領域は複数の第２導電型半導体領域間において表面に露出しショットキ障壁金属膜と第１導電型のショットキ障壁を構成している。
第２導電型半導体領域の比較的低濃度の第２導電型表面露出部はショットキ障壁金属膜と第２導電型のショットキ障壁を構成している。
請求項１〜４及び６記載の発明において、凹部に接して形成された第２導電型高濃度部は、仮にショットキ障壁金属膜と接触しても第２導電型のショットキ障壁を構成しない程度に高濃度の不純物濃度を有し、実際には接触しないように、ショットキ障壁金属膜と絶縁層を介して隔絶されている。請求項５，７及び８記載の発明においては半導体層表面から隔絶された深部に第２導電型高濃度部が形成される。いずれにしても、第２導電型半導体領域と半導体層の第１導電型領域とのＰＮ接合は、第２導電型のショットキ障壁と互いに逆方向の直列に接続されている。
以上の構造により、逆バイアスされる第２導電型のショットキ障壁の漏れ電流にＰＮ接合に流れる順電流が制限されて、第２導電型領域から第１導電型領域内に注入される少数キャリア数は減少する。
その一方で従来の問題点であった、逆バイアス時に第２導電型領域側に広がった空間電荷層がショットキ障壁金属膜にタッチし、それ以上広がれない空間電荷層に更に電位が印加されることによりＰＮ接合部の電界がシリコンの臨界電界を超えてアバランシェ降伏を引き起こす欠点が、直列接続する相対的に高濃度の第２導電型高濃度部によって第２導電型領域側に広がる空間電荷層の幅を抑制することで改善される。
また、本ＪＢＳ半導体装置の順バイアス時には第２導電型ショットキ障壁によってＰＮ接合を通過する順電流は抑制される。
その為、半導体層の第１導電型領域中への少数キャリアの注入量が減少しTrr.が短くなる。
【００２５】
特に、請求項１記載の発明によれば、半導体層に形成された凹部に接して第２導電型半導体領域が形成されており、この凹部によって容易に深い位置に高濃度の第２導電型高濃度部を形成できる。その為、第２導電型ショットキ障壁を構成する界面より深い位置でＪＢＳ半導体装置の逆バイアス時にピンチオフを起こすことができ、その際、第２導電型半導体領域に広がる空間電荷層の幅はこの第２導電型高濃度部によって抑えられる。
また、上述のようにショットキ障壁金属膜と絶縁層を介して第２導電型高濃度部は隔絶されているので、第２導電型高濃度部と半導体層の第１導電型領域とのＰＮ接合は、第２導電型ショットキ障壁と互いに逆方向の並列に接続されている。その為、従来の問題点であった逆バイアス時に低濃度な第２導電型領域で生じた空間電荷層がショットキ障壁金属膜にタッチし電界が高まり早期にアバランシェ降伏を引き起こす欠点が改善される。それと同時に、順バイアス時に第２導電型半導体領域から半導体層の第１導電型領域中への少数キャリアの注入量が減少しTrr.が短くなる。
【００２６】
請求項４記載の発明により、請求項１記載の半導体装置を製造できる。
半導体基板上に形成された半導体層の表面に凹部を形成した後、この凹部の上端開口面に対し垂直方向が支配的なイオン注入によって第２導電型不純物を注入する。これにより、凹部の側面に比較し、凹部底面が高ドーズ量でイオン注入される。
その後、ドライブインにより、不純物を拡散させる。不純物は凹部直下の射影飛程の距離を最も高濃度な深さ位置として分布し、この最高濃度深さより離れる従い濃度が減少する。半導体層表面方向へ拡散する不純物は凹部側壁及び凹部周囲の半導体層の表面まで到達し、最高濃度深さより浅くなる従い濃度が減少する。
射影飛程の最も高濃度な領域を凹部直下に配置した状態で拡散することにより、この凹部側壁部で表面方向へ拡散する不純物がショットキ障壁を構成する程度に低濃度になった深さ位置から凹部周囲の半導体層表面に掛けて不純物が分布する領域を、第２導電型のショットキ障壁を構成する比較的低濃度の第２導電型表面露出部とすることができ、その下部を射影飛程の最も高濃度な領域を含む第２導電型高濃度部とすることができる。
更に、ショットキ障壁金属膜と第２導電型高濃度部は絶縁層を介して隔絶されるので、これにより、第２導電型高濃度部と半導体層の第１導電型領域とのＰＮ接合は第２導電型ショットキ障壁に対し逆方向の直列に接続される。
【００２７】
また、請求項２の発明によれば、表層の低不純物濃度層によりショットキ障壁金属膜と接する半導体層の表面の不純物濃度（＝キャリア濃度Ｎd）が低くなるので、ショットキ障壁の実効的なバリアの高さφＢは高まり逆方向漏れ電流( Ir )を減少できる。
その理由は、SBDの障壁の高さを決定する要素として障壁金属の種類と接する半導体表面のキャリア濃度があるが、キャリア濃度とショットキ障壁の実効的なバリアの高さの関係は、公知の半導体物性の理論から以下のような関係にある為である。
半導体と障壁金属が接触するとき、熱電子放出(Thermionic Emission)によって支配される場合の電流-電圧特性は、次式により与えられる。
【００２８】
【数１】
2006173255.tif 000003
【００２９】
式（２）から、実効的な障壁の高さφＢを高くすると、飽和電流密度Ｊｓが小さい値となるので、逆方向漏れ電流Ｉrを低下させる関係が成り立つ。
同時に式（１）から、飽和電流密度Ｊｓが減少すると、同じ印加電圧Ｖに対し電流密度Ｊは減少するので、順方向電圧降下Ｖfは高まる関係が成り立つ。同様に、実効的な障壁の高さφＢを低くすると、逆方向漏れ電流Ｉrを高め、順方向電圧降下Ｖfは低下する関係が成り立つ。そして、実効的な障壁の高さφＢは、式（２）から次式の関係にある。
【００３０】
φＢ＝φb0−Δφ−αＥMAX
ここで、式（３）からΔφは、ＥMAXの平方根に比例し、更に式（４）からＥMAXは、キャリア濃度Ｎdの平方根に比例する。
従って、障壁金属と接する半導体表面層のキャリア濃度Ｎdを低めるとショットキ障壁の実効的なバリアの高さφＢは、高まり逆方向漏れ電流Ｉrは減少し順方向電圧降下Ｖfは高まる。
【００３１】
また、請求項３の発明によれば、表層の高不純物濃度層によりショットキ障壁金属膜と接する半導体層の表面の不純物濃度（＝キャリア濃度Ｎd）が高くなるので、上述した半導体物性の理論により、ショットキ接合の実効的な障壁の高さφＢが低下し、順方向電圧降下Vfを低下させることができる。
【００３２】
また、請求項５の発明によれば、注入の高い加速エネルギーによって、第１導電型の半導体層の表面から深い位置に第２導電型の高濃度領域を形成できる。
図２３及び図２４は、不純物濃度5×1014/cm3のＮ-型エピタキシャル層の表面に酸化膜なしで直接にイオン注入し、その後、Ｐ型領域の深さ1.5μmとなるまでドライブインを実施するという条件のもとで、注入の加速エネルギーを変化させたときの結果を、注入の加速エネルギーを横軸に、Ｐ型領域の表面濃度（図２３では5×1016/cm3、図２４では2×1017 /cm3）に対する射影飛程におけるピーク濃度の濃度比を縦軸にしてプロットしたグラフである。
図２３ 及び図２４から分かるように注入の加速エネルギーが低い場合は、 (ピーク濃度/注入面表面濃度)の比は１に近い。また、射影飛程も当然浅い。
即ち、通常実施されている加速エネルギー80keV以下のイオン注入では、注入面表層とショットキ障壁金属膜がＰ型ショットキ障壁を形成する程注入面濃度を低くすると注入面表層から射影飛程分深い位置に形成されるピーク濃度も注入面表層濃度と大差無いほど低くなってしまう。
しかし、本発明のように200keVを超えるほど注入の加速エネルギーを高くすると(ピーク濃度/注入面表面濃度)の比は急激に高まり、10倍を超えるようになり、注入面表層とショットキ障壁金属膜がＰ型ショットキ障壁を形成する程度に注入面濃度を低くしつつ、表面から射影飛程分の深さ位置を含む深層域にショットキ障壁金属膜とショットキ障壁を構成しない程度に高濃度の領域を形成することができる。
【００３３】
また、請求項６の発明によっても請求項１に記載の半導体装置を製造できる。
充填層は、イオン注入により第２導電型の不純物を含有する為、その後ドライブインによって不純物を拡散させると凹部の充填層隣接部が最も高濃度な不純物領域として形成され、半導体層中を拡散するに従い濃度が減少し、半導体層表面方向へ拡散する不純物は凹部側壁及び半導体層表面まで到達し、浅くなる従い濃度が減少する。
凹部の充填層隣接部の最も高濃度な領域を凹部の底に配置した状態で拡散することにより、表面方向へ拡散する不純物がショットキ障壁を構成する程度に低濃度になった深さ位置から凹部周囲の半導体層表面に掛けて不純物が分布する領域を、第２導電型のショットキ障壁を構成する比較的低濃度の第２導電型表面露出部とすることができ、その下部を最も高濃度な領域を含む第２導電型高濃度部とすることができる。
更に、ショットキ障壁金属膜と第２導電型高濃度部は絶縁層を介して隔絶されるので、これにより、第２導電型高濃度部と半導体層の第１導電型領域とのＰＮ接合は第２導電型ショットキ障壁に対し逆方向の直列に接続される。
【００３４】
また、請求項７の発明によれば、第２導電型の不純物が導入された半導体層の表面にノン・ドープのポリシリコン膜を堆積し、その後高温アニールすることにより表層からポリシリコン膜へ第２導電型の不純物を拡散させ引き抜くことができる。これにより、ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する比較的低濃度な第２導電型表面露出部を第２導電型半導体領域内に形成することができる。
同時に表層に比べて相対的に不純物濃度の高い第２導電型高濃度部を第２導電型表面露出部の半導体基板側に残存させることができる。
【００３５】
また、請求項８の発明によれば、第２導電型不純物が導入された半導体層表面から、逆導電型の第１導電型不純物を注入しキャリア濃度を不純物補償で低下させることにより、ショットキ障壁金属膜と第２導電型のショットキ障壁を構成する比較的低濃度な第２導電型表面露出部を第２導電型半導体領域内に形成することができる。
同時に表層に比べて相対的に不純物濃度の高い第２導電型高濃度部を第２導電型表面露出部の半導体基板側に残存させることができる。
【発明を実施するための最良の形態】
【００３６】
以下に本発明の一実施形態につき図面を参照して説明する。以下は、本発明の一実施形態であって本発明を限定するものではない。
以下の実施形態においては、第１導電型は、Ｎ型に対応し、第２導電型は、Ｐ型に対応する。従って、第１導電型のショットキ障壁とは、Ｎ型ショットキ障壁に対応し、第２導電型のショットキ障壁とはＰ型ショットキ障壁に対応する。
【００３７】
[第１実施形態（請求項１と請求項４の実施形態）] 
まず、図１及び図２に示す本発明第１実施形態の半導体装置について説明する。図１は本発明第１実施形態の半導体装置の断面図であり、図２は図１に示す半導体層２の表面を描いた平面図である（第１電極金属８、ショットキ障壁金属膜７、絶縁層６を排して描いたもの）。
本実施形態のＪＢＳ１０２は、図２９に示した従来のＪＢＳ１００に対し、凹部１３が形成された点、凹部１３の内面に絶縁層１４が形成された点、絶縁層１４が形成された凹部１３内に充填層（ポリシリコン）１５が充填された点、複数のＰ型半導体領域３がそれぞれ低濃度表面露出部３１、高濃度部３２及び低濃度深部３３から構成される点で異なる。
【００３８】
以下に、図３から図７を参照して本ＪＢＳ１０２の製造方法について説明する。 なお、耐圧維持構造として本実施形態ではガードリングを採用しているがその形成プロセスは省略する。また、耐圧維持構造はガードリングに限らず、例えばフィールド・プレートを用いても良い。
【００３９】
(工程1)まず、図３(a)に示すようにシリコンバルク結晶に砒素やアンチモン等のＮ型不純物を高濃度に不純物導入したＮ＋型半導体基板１上に、エピタキシャル成長によりＮ−型の半導体層２を形成する。例えば、半導体層２に添加する不純物としては、リン(P)を用いる。
【００４０】
(工程2)次に、図３(b)に示すように熱酸化法又はCVD (chemical vapor deposition)法により半導体層２の表面上にシリコン酸化膜４３を形成する。
シリコン酸化膜４３の厚みは引き続き行なわれる選択的なドライエッチング及びイオン注入のマスクとして十分な厚みに適宜選択すればよい。例えば、シリコン酸化膜４３の厚みを1μm程度とする。
【００４１】
(工程3)次に、図４(c)に示すように半導体層２に凹部１３を形成する際のマスクとする為に周知のホトリソグラフィー技術を用いてシリコン酸化膜４３をパターンエッチングし、開口部４３ａを形成する。
【００４２】
(工程4)次に、図４(d)に示すように開口部４３ａを有するシリコン酸化膜４３をマスクとしてドライエッチングし、半導体層２の表面に凹部１３を形成する。このとき、凹部１３は異方性エッチングされるため、凹部１３の側壁は略垂直に切立つ。
隣り合う凹部１３, １３間の幅、及び凹部１３の深さは逆方向漏電流、順電圧降下等の要求特性に応じて適宜選択すればよい。例えば、隣り合う凹部１３, １３間の幅を5〜20μm、凹部１３の開口幅を1〜3μm、凹部１３の深さを1〜3μmとする。
【００４３】
(工程5)次に、図５(e)に示されるようにボロンを垂直方向が支配的な方向でイオン注入する。この結果、凹部１３の底部の注入量は凹部１３の側部に比較し相対的に多くなる。
【００４４】
(工程6) 次に、図５(f)に示されるように再び熱酸化法又はCVD法により凹部１３の内面を含む表面にシリコン酸化膜４４を形成する。例えば、シリコン酸化膜４４の厚みを0.1μm〜0.2μmとする。
【００４５】
(工程7) 次に、図６(g)に示されるように凹部１３の内面に形成された酸化膜４５の内側の空間に充填されるように減圧CVD法によりポリシリコン４６を堆積する。
なお、図５(f)に示したシリコン酸化膜４３とシリコン酸化膜４４を合せて図６(g)においてはシリコン酸化膜４５として示した。
【００４６】
(工程8)次に、図６(h)に示されるように表面上のポリシリコン４６をエッチバックしドライブインを行い、ボロンを拡散させ凹部１３の底部深層方向及び側部から半導体層２の表面までＰ型拡散領域３を形成する。
この結果、イオン注入により初期に主として凹部１３の底部に存在していたボロンが拡散によって移動する。拡散により形成される領域の不純物濃度は不純物導入された場所から半導体内の拡散距離と共に減少するので、図６(h)に示されるように凹部１３の底部にＰ型半導体領域３の高濃度部３２が形成され、高濃度部３２より浅い側に低濃度表面露出部３１が形成され、高濃度部３２より深い側に低濃度深部３３が形成される。
この濃度変化は連続的であるが、図６(h)は分かり易くする為、便宜上高濃度領域と低濃度領域に境界線を設けて模式的に表現している。実際に階段状に濃度変化しているわけではない。このことは図１、図７及び図８において同様である。
ここで重要なことは、ショットキ障壁金属膜７と接触しＰ型ショットキ障壁構成予定の低濃度表面露出部３１の表面濃度をＰ型ショットキ障壁が形成されるほど低濃度とすることである。この低不純物濃度(キャリア濃度)の値は少なくとも2×1017/cm3以下で好ましくは5×1016/cm3以下である。
一方、Ｐ型半導体領域３の高濃度部３２は、仮にショットキ障壁金属膜７と接触してもＰ型のショットキ障壁を構成しない程度に高濃度の不純物濃度を有する。
そして、Ｐ型ショットキ障壁とＰ型半導体領域３の高濃度部３２が絶縁層としてのシリコン酸化膜４５の介在により図２８に示すように直列に逆接続していることである。
【００４７】
(工程9)次に、図７(i)に示されるように半導体層２上のシリコン酸化膜４５をフッ酸系のエッチング液で除去する。なお、結果として、凹部１３内に残ったシリコン酸化膜４５、ポリシリコン４６はそれぞれ順に図１に示した絶縁層１４、充填層１５に相当するものとなる。
【００４８】
(工程10)次に、図７(j)に示されるように半導体層２上にショットキ障壁金属膜７を被着形成する。
ここでは、ショットキ障壁金属膜７は、所望の要求特性に添ったバリアハイトΦBをもつものを適宜選択し使用すればよい。本実施形態では、モリブデン(Mo)をショットキ障壁金属膜７として用いた。
【００４９】
(工程11)次に、ショットキ障壁金属膜７上に第1電極金属膜８を被着形成する。また、Ｎ＋型半導体基板１の裏面に第2電極金属膜９を被着形成する。ここでは、第1電極金属膜８として、アルミニウム(Al)等 からなる多層電極金属膜を用いた。第2電極金属膜としては、金(Au)等からなる多層電極金属膜を用いた。
【００５０】
以上の実施形態においては、凹部１３の内側は内面全体を絶縁層１４で覆い、隙間に充填層１５を充填したが、本発明はこれに限定されるものではない。
例えば、図８(a)に示されるように、凹部１３内の充填層１５を排して代わりにショットキ障壁金属膜７を充填せしめ、凹部１３の内面には少なくとも高濃度部３２とショットキ障壁金属膜７を隔絶する絶縁層１６を形成しておく。すなわち、絶縁層１６は、凹部１３の底面とこの底面から側面の高濃度部３２よりやや高い位置まで形成される。かかる構造では、ショットキ障壁金属膜７が絶縁層１６で覆われない凹部１３の上部側壁で低濃度表面露出部３１とショットキ障壁を構成する。
また、図８(b)に示されるように、凹部１３内のポリシリコンによる充填層１５を排して代わりに凹部１３内全体を絶縁層１７で埋め尽くしても良い。
【００５１】
〔第２実施形態（請求項１と請求項６の実施形態）〕
次に、図９に示す本発明第２実施形態の半導体装置につき説明する。 図９は、本発明第２実施形態の半導体装置の断面図である。
本実施形態のＪＢＳ１０３は、第１実施形態のＪＢＳ１０２に対し、凹部１３の底にＰ型充填層１８が形成された点、Ｐ型充填層１８上及びＰ型充填層１８より上の凹部１３側面に絶縁層１９が形成された点、絶縁層１９が形成された凹部１３内に充填層（ポリシリコン）２０が充填された点で異なる。以下に、図３、図４及び図１０〜図１２を参照して本ＪＢＳ１０３の製造方法につき説明する。
【００５２】
(工程1〜4) まず、図３(a)〜図４(d)に示すように上記第１実施形態の工程1〜4を実施する。以上により、半導体層２、開口部４３ａを有したシリコン酸化膜４３及び凹部１３の形成まで終了する。  
【００５３】
(工程5)次に、減圧CVD法により図１０(a)に示すように凹部１３内の下部が充填されるようにポリシリコン２１を形成する。そして、酸化膜４３をマスクとして凹部１３内のポリシリコン２１にボロンをイオン注入し、Ｐ型にドーピングしてＰ型充填層１８とする。
【００５４】
(工程6) 次に、図１１(b)に示されるように凹部１３内のＰ型充填層１８上部空間の内面を含む表面に再び熱酸化法又はCVD法によりシリコン酸化膜４７を形成する。例えば、シリコン酸化膜４７の厚みは、0.1μm〜0.2μmとする。
【００５５】
(工程7) 次に、図１１(c)に示されるように凹部１３内のシリコン酸化膜４８内側の空間に充填されるように減圧CVD法によりポリシリコン４９を堆積する。
なお、図１１(b)に示したシリコン酸化膜４３とシリコン酸化膜４７を合せて図１１(c)においてはシリコン酸化膜４８として示した。
【００５６】
(工程8) 次に、図１２(d)に示されるように表面上のポリシリコン４９をエッチバックしドライブインによってポリシリコン中のボロンを拡散させる。拡散係数が半導体層２よりも大きいポリシリコン中をボロンが広がり、ポリシリコンとの界面から半導体層２に拡散する。拡散は半導体基板１側及び、その反対側の半導体層２の表面に広がるが、広がるに従い低濃度となる。
これを利用して図９に示したショットキ障壁金属膜７と接するＰ型半導体領域３の低濃度表面露出部３１をショットキ障壁を生じる程度に低濃度化させる。
Ｐ型ショットキ障壁を形成する所望の濃度は表面までの拡散距離、イオン注入時のドーズ量、ドライブイン時間と温度を適宜選択することにより得られる。ここでも第１実施形態と同様、この濃度変化は連続的であるが、図１２(d)は分かり易くする為、便宜上高濃度領域と低濃度領域に境界線を設けて模式的に表現している。しかし、実際は階段状に濃度変化しているわけではない。このことは図９及び図１２(e)において同様である。
ここでも重要なことは、ショットキ障壁金属膜７と接触しＰ型ショットキ障壁構成予定の低濃度表面露出部３１の表面濃度をＰ型ショットキ障壁が形成されるほど低濃度とすることである。この低不純物濃度(キャリア濃度)の値は少なくとも2×1017/cm3以下で好ましくは5×1016/cm3以下である。
一方、Ｐ型半導体領域３の高濃度部３２は、仮にショットキ障壁金属膜７と接触してもＰ型のショットキ障壁を構成しない程度に高濃度の不純物濃度を有する。
そして、Ｐ型ショットキ障壁とＰ型半導体領域３の高濃度部３２が絶縁層としてのシリコン酸化膜４８の介在により図２８に示すように直列に逆接続していることである。
【００５７】
(工程9)次に、図１２(e) に示されるように半導体層２上のシリコン酸化膜４８をフッ酸系のエッチング液で除去する。なお、結果として、凹部１３内に残ったシリコン酸化膜４８、ポリシリコン４９はそれぞれ順に図９に示した絶縁層１９、充填層２０に相当するものとなる。
【００５８】
(工程10) 次に、図９に示されるように半導体層２上にショットキ障壁金属膜７を被着形成する。ここでは、ショットキ障壁金属膜７は、所望の要求特性に添ったバリアハイトΦBをもつものを適宜選択し使用すればよい。本実施形態では、モリブデン(Mo)をショットキ障壁金属膜として用いた。
【００５９】
(工程11) 次に図９に示されるようにショットキ障壁金属膜７上に第1電極金属膜８を被着形成する。また、Ｎ＋型半導体基板１の裏面に第2電極金属膜９を被着形成する。ここでは、第1電極金属膜８として、アルミニウム(Al)等 からなる多層電極金属膜を用いた。第2電極金属膜としては、金(Au)等からなる多層電極金属膜を用いた。
【００６０】
〔第３実施形態（請求項２の実施形態）〕
次に、図１３に示す本発明の第３の実施形態について説明する。図１３は、本発明第３実施形態の半導体装置の断面図である。
図１３に示すように、本実施形態のＪＢＳ１０４は、上記第１実施形態のＪＢＳ１０２における半導体層２の表面を含む表層に、低濃度Ｎ――型半導体層２１が形成された構造に等しい。
以下に、図３、図４、図５(e)及び図１４〜図１６を参照して製造方法につき説明する。なお、図示省略するが同様に上記第２実施形態のＪＢＳ１０３に、低濃度Ｎ――型半導体層を付加してもよい。
【００６１】
(工程1〜5)まず、図３(a)〜図５(e)に示すように上記第1実施形態の工程1〜5を実施する。以上により、ボロンのイオン注入まで終了する。
【００６２】
(工程10) 次に、図１４(a)に示されるように再び熱酸化法又はCVD法により凹部１３の内面を含む表面にシリコン酸化膜５０を形成する。例えば、シリコン酸化膜５０の厚みを0.1μm〜0.2μmとする。
【００６３】
(工程11) 次に、図１４(b)に示されるように凹部１３の内面に形成された酸化膜５１の内側の空間に充填されるように減圧CVD法によりポリシリコン５２を充填する。
なお、図１４(a)に示したシリコン酸化膜４３とシリコン酸化膜５０を合せて図１４(b)においてはシリコン酸化膜５１として示した。
【００６４】
(工程12) 次に、図１５(c)に示されるように表面上のポリシリコン５２をエッチバックし、さらに表面上のシリコン酸化膜５１をフッ酸系のエッチング液で除去する。
【００６５】
(工程13) 次に、図１５(d)に示されるように減圧CVD法により半導体層２の表面上にノン・ドープのポリシリコン５３を例えば0.5〜1μm程度の厚さ堆積する。
図１５(d)は、図１５(c)の半導体層２が露出した部分の拡大図である。
【００６６】
(工程14)次に、イオン注入したボロンのドライブインと図１６(e)に示されるように図１５(d)の半導体層２のドーパントのノン・ドープポリシリコン中への引き抜きの為に熱処理を行う。この温度と時間については所望の濃度低下を実現する為に適宜選択すればよいが、例えば1150℃、100分程度行なう。
その結果、図１６(e)に示されるように低濃度Ｎ――型半導体層２１が半導体層２の表面側に形成される。また、図１６(e)には示されないが、図１３に示すように、凹部１３底部からのボロン拡散によりＰ型半導体領域３が形成される。
【００６７】
(工程15) 次に、図１６(f)に示されるように図１６(e)に示すポリシリコン５３を酸化させて酸化膜５３ａとした後、この酸化膜５３ａをエッチング除去する。
【００６８】
(工程16)次に、図１３に示されるように、半導体層２上にショットキ障壁金属膜７を被着形成する。
ここでは、ショットキ障壁金属膜は、所望の要求特性に添ったバリアハイトΦBをもつものを適宜選択し使用すればよい。本実施形態では、モリブデン(Mo)をショットキ障壁金属膜として用いた。
【００６９】
(工程17) 次に、図１３に示されるように、ショットキ障壁金属膜７上に第1電極金属膜８を被着形成する。また、Ｎ＋型半導体基板１の裏面に第2電極金属膜９を被着形成する。ここでは、第1電極金属膜８として、アルミニウム(Al)等 からなる多層電極金属膜を用いた。第2電極金属膜としては、金(Au)等からなる多層電極金属膜を用いた。
【００７０】
〔第４実施形態（請求項3の実施形態）〕
次に、図１７に示す本発明の第４実施形態について説明する。図１７は、本発明第４実施形態の半導体装置の断面図である。
図１７に示すように、本実施形態のＪＢＳ１０５は、上記第１実施形態のＪＢＳ１０２における半導体層２の表面を含む表層に、Ｎ型半導体層２２が形成された構造に等しい。
以下に図３〜図７(i)及び図１８を参照して製造方法につき説明する。なお、図示省略するが同様に上記第２実施形態のＪＢＳ１０３に、Ｎ型半導体層を付加してもよい。
【００７１】
(工程1〜9) まず、図３(a)〜図７(i)に示すように上記第１実施形態の工程1〜9を実施する。以上により、凹部１３、絶縁層１４、充填層１５、Ｐ型半導体領域３の拡散形成まで終了する。
【００７２】
(工程10)次に、図１８(a)に示すように燐(元素記号P)をイオン注入する。
図１８(a)は、図７(i)の半導体層２が露出した部分の拡大図である。イオンの加速エネルギー、ドーズ量は、要求される順電圧降下、逆方向漏れ電流、所望のＰ型ショットキ障壁形成濃度により適宜選択されるが、例えば、加速電圧10keV、ドーズ量1×1011/cm2程度で行う。
【００７３】
(工程11) 次に、図１８(b)に示すように図１８(a)の半導体層２を900℃、10分間アニールし、Ｎ型半導体層２２を形成する。
【００７４】
(工程12) 次に、図１７に示すように、半導体層２上にショットキ障壁金属膜７を被着形成する。
ここでは、ショットキ障壁金属膜は、所望の要求特性に添ったバリアハイトΦBをもつものを適宜選択し使用すればよい。本実施形態では、モリブデン(Mo)をショットキ障壁金属膜として用いた。
【００７５】
(工程13) 次に、図１７に示すように、ショットキ障壁金属膜７上に第1電極金属膜８を被着形成する。また、Ｎ＋型半導体基板１の裏面に第2電極金属膜９を被着形成する。ここでは、第1電極金属膜８として、アルミニウム(Al)等 からなる多層電極金属膜を用いた。第2電極金属膜としては、金(Au)等からなる多層電極金属膜を用いた。
【００７６】
〔第５実施形態（請求項５の実施形態）〕
次に、本発明第５実施形態の半導体装置につき説明する。図１９は、本発明第５実施形態の半導体装置の断面図である。図２１は、本発明第５実施形態における凹部を有する実施形態の断面図である。
図１９、図２１に示すように本実施形態のＪＢＳ１０６, ＪＢＳ１０７は、第１実施形態のＪＢＳ１０２に対し、高加速エネルギーでＰ型不純物をイオン注入する点で異なる。ＪＢＳ１０７は、ＪＢＳ１０６と異なり凹部１３を有する。以下に図３、図４(c)、図１９及び図２０を参照してＪＢＳ１０６の製造方法につき説明する。
【００７７】
(工程1〜3) まず、図３(a)〜図４(c)に示すように上記第１実施形態の工程1〜3を実施する。以上により、シリコン酸化膜４３に開口部４３ａを形成するパターンエッチングまで終了する。Ｎ−型エピタキシャル層である半導体層２の濃度は、5×1014/cm3とした。
【００７８】
(工程4)次に、図２０(a)に示すように200keVの加速エネルギーでドーズ量1.5×1014/cm2のボロンを、シリコン酸化膜４３をマスクとして開口部４３ａを介して半導体層２へイオン注入する。このとき、射影飛程は、0.53μmである。
【００７９】
(工程5)次に、図２０(b)に示すように1,050℃、70分のドライブインを実施しボロンを拡散させる。Ｐ型領域３の深さXj=1.5μmとなった。
【００８０】
(工程6)次に、表面のシリコン酸化膜４３をエッチング除去した後、図１９に示すように、半導体層２上にショットキ障壁金属膜７を被着形成する。ここでは、ショットキ障壁金属膜は、所望の要求特性に添ったバリアハイトΦBをもつものを適宜選択し使用すればよい。本実施形態では、モリブデン(Mo)をショットキ障壁金属膜として用いた。
【００８１】
(工程7)次に、図１９に示すように、ショットキ障壁金属膜７上に第1電極金属膜８を被着形成する。また、Ｎ＋型半導体基板１の裏面に第2電極金属膜９を被着形成する。ここでは、第1電極金属膜８として、アルミニウム(Al)等 からなる多層電極金属膜を用いた。第2電極金属膜としては、金(Au)等からなる多層電極金属膜を用いた。
【００８２】
このとき、ショットキ障壁金属膜７と接する低濃度表面露出部３１の表面濃度は、2×1017/cm3でＰ型ショットキ障壁を構成する。Ｐ型ショットキ障壁の位置より射影飛程0.53μmの深さがピーク濃度深さ３４となり、そのピーク濃度は2.4×1018/cm3となった。高濃度部３２がピーク濃度深さ３４を内包する。
この濃度変化は連続的であるが、図１９は分かり易くする為、便宜上高濃度領域と低濃度領域に境界線を設けて模式的に現している。実際に階段状に濃度変化しているわけではない。このことは図２０(b)、図２１、図２２(b)において同様である。
ここで重要なことは、ショットキ障壁金属膜７と接触しＰ型ショットキ障壁構成予定の低濃度表面露出部３１の表面濃度をＰ型ショットキ障壁が形成されるほど低濃度とすることである。この低不純物濃度(キャリア濃度)の値は少なくとも2×1017/cm3以下で好ましくは5×1016/cm3以下である。
一方、Ｐ型半導体領域３の高濃度部３２は、仮にショットキ障壁金属膜７と接触してもＰ型のショットキ障壁を構成しない程度に高濃度の不純物濃度を有する。
そして、Ｐ型ショットキ障壁とＰ型半導体領域３の高濃度部３２が図２８に示すように直列に逆接続していることである。
【００８３】
図２３及び図２４は、不純物濃度5×1014 /cm3のＮ-型エピタキシャル層の表面に酸化膜なしで直接にイオン注入し、その後、Ｐ型領域の深さ1.5μmとなるまでドライブインを実施するという条件のもとで、注入の加速エネルギーを変化させたときの結果を、注入の加速エネルギーを横軸に、Ｐ型領域の表面濃度（図２３では5×1016/cm3、図２４では2×1017/cm3）に対する射影飛程におけるピーク濃度の濃度比を縦軸にしてプロットしたグラフである。
図２３及び図２４から分かるように200keVになるとピーク濃度は表層濃度に対し急激に高まり10倍を超えることが分かる。
本実施形態はこの200keV以上の加速エネルキーを利用して、低濃度表面露出部３１をＰ型ショットキ障壁を形成するほど低濃度に形成しつつ、高濃度部３２をより深くより高濃度に形成している。
【００８４】
以上は、図２１に示されるように、凹部１３を形成してから200keVを超える注入の加速エネルギーで垂直方向が支配的なイオン注入を凹部１３底部に実施した場合も同様であり、更に凹部１３の深さ分深い位置に高濃度部３２を形成することができる。
この場合、図３(a)〜図４(d)に示すように上記第１実施形態の工程1〜4を実施し後、図２２(a)の200keVを超える高加速エネルギーでイオン注入を行い、図２２(b)に示されるようにドライブインを実施することにより同様に図２１に示されるＪＢＳ１０７を製造することができる。
【００８５】
〔第６実施形態（請求項７の実施形態）〕
次に、本発明の第６実施形態につき説明する。本実施形態のＪＢＳは、図１９に示した第５実施形態のＪＢＳ１０６におけるＰ型半導体領域３を図２５(b)に示すＰ型半導体領域６０に置き換えたものに相当する。以下に、図３(a)〜図４(c)、図２０及び図２５を参照して製造方法について説明する。
【００８６】
(工程1〜3) まず、図３(a)〜図４(c)に示すように上記第１実施形態の工程1〜3を実施する。以上により、シリコン酸化膜４３に開口部４３ａを形成するパターンエッチングまで終了する。
【００８７】
(工程4)次に、図２０(a)に示すようにボロンを、シリコン酸化膜４３をマスクとして開口部４３ａより半導体層２へイオン注入する。但し、イオン注入条件として加速エネルギーを200keV以上に限る必要はない。
【００８８】
(工程5)次に、図２０(b)に示すように1,050℃、70分ドライブインを実施する。その後、シリコン酸化膜４３をエッチング除去する。なお、ここでは、図２５(a)に示すＰ型半導体領域６０が形成されたとする。
【００８９】
(工程6)次に、図２５(a)に示すようにＰ型半導体領域６０上に減圧CVD法によりノン・ドープのポリシリコン６３を例えば0.5〜1μm程度の厚さ堆積する。その後Ｐ型半導体領域６０表面の不純物をポリシリコン６３中に吸い出す為に熱処理を行なう。この温度と時間については所望の濃度低下を実現する為に条件を適宜選択すればよいが例えば、1150℃で100分間行なう。
【００９０】
(工程7)次に、ポリシリコン６３を酸化して酸化膜とし、この酸化膜を除去すると図２５(b)に示すように低濃度表面露出部６１と高濃度部６２を有したＰ型半導体領域６０が得られる。
【００９１】
(工程8)次に、上記他の実施形態と同様に、半導体層２上にショットキ障壁金属膜を被着形成する。その後、ショットキ障壁金属膜上と半導体基板裏面に電極金属膜を被着形成する。
以上で本発明の第６実施形態のＪＢＳ半導体装置が完成する。
Ｐ型半導体領域６０表面の不純物をノン・ドープポリシリコン６３中に吸い出すことにより、Ｐ型半導体領域６０表層の不純物濃度がＰ型ショットキ障壁を形成するほど低濃度化されて低濃度表面露出部６１が形成され、低濃度表面露出部６１とショットキ障壁金属膜とで構成するＰ型ショットキ障壁と高濃度部６２が図２８に示すように直列に逆接続する構成が形成される。
【００９２】
〔第７実施形態（請求項８の実施形態）〕
次に、本発明の第７実施形態につき説明する。本実施形態のＪＢＳは、図１９に示した第５実施形態のＪＢＳ１０６におけるＰ型半導体領域３を図２６(b)に示すＰ型半導体領域７０に置き換えたものに相当する。以下に、図３(a)〜図４(c)、図２０及び図２６を参照して製造方法について説明する。
【００９３】
(工程1〜5) まず、図３(a)〜図４(c)、引き続いて図２０(a)〜図２０(b)に示すように上記第６実施形態の工程1〜5を実施する。但し、イオン注入条件として加速エネルギー200keV以上に限る必要はない。以上により、Ｐ型半導体領域７０の形成と表面の酸化膜の除去まで終了する。
ここで、Ｐ型領域７０の形成に関しては  次工程で、燐による低濃度表面露出部７１の補償拡散を実施するにあたりこの領域をあらかじめ真性拡散領域(シリコンの場合5×1018/cm3以下)になるよう、イオン注入及びドライブイン条件を設定することが望ましい。
【００９４】
(工程6)次に、図２６(a)に示すように燐(元素記号P)をイオン注入する。図２６(a)は、図２０(b)のＰ型半導体領域が露出した部分の拡大図である。イオンの加速エネルギー、ドーズ量は、所望の濃度低下を実現する為に条件を適宜選択すればよいが例えば、加速電圧10keV、ドーズ量1×1011/cm2程度で行う。
【００９５】
(工程7) 次に、図２６(b)に示すように図２６(a)のＰ型半導体領域７０を900℃、10分間アニールし、実効不純物濃度の低下によりキャリア濃度の低い表層領域、すなわち、低濃度表面露出部７１を形成する。
【００９６】
(工程8)次に、上記他の実施形態と同様に、半導体層２上にショットキ障壁金属膜を被着形成する。その後、ショットキ障壁金属膜上と半導体基板裏面に電極金属膜を被着形成する。
以上で本発明の第７実施形態のＪＢＳ半導体装置が完成する。
Ｐ型半導体領域７０表層にＮ型不純物を導入し実効不純物濃度を下げることによりＰ型半導体領域７０表層の不純物濃度がＰ型ショットキ障壁を形成するほど低濃度化されて低濃度表面露出部７１が形成され、低濃度表面露出部７１とショットキ障壁金属膜とで構成するＰ型ショットキ障壁と高濃度部７２が図２８に示すように直列に逆接続する構成が形成される。
【００９７】
本発明は、以上説明した第１〜７実施形態に限定されるものではない。全ての実施形態においてＰ型半導体領域は、ショットキ障壁金属膜とＰ型ショットキ障壁を構成するものと、オーミック接触するものとの両方が混在している構成であってもよい。即ち、全てのＰ型半導体領域がオーミック接触している場合に比べ少数キャリア(正孔)のＮ−型半導体領域５への注入を制限し適度にTrr.を低減すると共に、伝導度変調によって順電圧降下を低減したい場合にも本発明は有効である。
【図面の簡単な説明】
【００９８】
【図１】本発明第１実施形態の半導体装置の断面図である。
【図２】図１における半導体層２の表面を描いた平面図である
【図３】本発明第１実施形態の製造方法における主要工程ごとの断面図である。
【図４】図３に続く、本発明第１実施形態の製造方法における主要工程ごとの断面図である。
【図５】図４に続く、本発明第１実施形態の製造方法における主要工程ごとの断面図である。
【図６】図５に続く、本発明第１実施形態の製造方法における主要工程ごとの断面図である。
【図７】図６に続く、本発明第１実施形態の製造方法における主要工程ごとの断面図である。
【図８】（ａ）本発明第１実施形態の半導体装置を基本とした変形例の断面図である。（ｂ）本発明第１実施形態の半導体装置を基本とした他の変形例の断面図である。
【図９】本発明第２実施形態の半導体装置の断面図である。
【図１０】本発明第２実施形態の製造方法における主要工程の断面図である。
【図１１】図１０に続く、本発明第２実施形態の製造方法における主要工程ごとの断面図である。
【図１２】図１１に続く、本発明第２実施形態の製造方法における主要工程ごとの断面図である。
【図１３】本発明第３実施形態の半導体装置の断面図である。
【図１４】本発明第３実施形態の製造方法における主要工程ごとの断面図である。
【図１５】図１４に続く、本発明第３実施形態の製造方法における主要工程ごとの断面図である（（ｄ）は部分拡大図）。
【図１６】図１５に続く、本発明第３実施形態の製造方法における主要工程ごとの部分拡大した断面図である。
【図１７】本発明第４実施形態の半導体装置の断面図である。
【図１８】本発明第４実施形態の製造方法における主要工程ごとの断面図である（（ａ）は部分拡大図）。
【図１９】本発明第５実施形態の半導体装置の断面図である。
【図２０】本発明第５実施形態の製造方法における主要工程ごとの断面図である。
【図２１】本発明第５実施形態における他の半導体装置の断面図である
【図２２】本発明第５実施形態における他の半導体装置を製造する方法における主要工程ごとの断面図である。
【図２３】イオン注入の加速エネルギーを横軸に、Ｐ型領域の表面濃度（5×1016/cm3）に対する射影飛程におけるピーク濃度の濃度比を縦軸にしてプロットしたグラフである。
【図２４】イオン注入の加速エネルギーを横軸に、Ｐ型領域の表面濃度（2×1017 /cm3）に対する射影飛程におけるピーク濃度の濃度比を縦軸にしてプロットしたグラフである。
【図２５】本発明第６実施形態の主要工程ごとの主要部断面図である。
【図２６】本発明第７実施形態の主要工程ごとの主要部断面図である。
【図２７】従来のショットキバリア・ダイオードの断面図である。
【図２８】本発明に係る等価回路図である。
【図２９】従来の代表的なＪＢＳの断面図である。
【符号の説明】
【００９９】
１     半導体基板
２     半導体層
３     Ｐ型半導体領域
４     Ｐ型ガードリング
５     Ｎ−半導体領域
６     絶縁層
７     ショットキ障壁金属膜
８     第１電極金属膜
９     第２電極金属膜
１３   凹部
【図１】
2006173255.tif 000004
【図２】
2006173255.tif 000005
【図３】
2006173255.tif 000006
【図４】
2006173255.tif 000007
【図５】
2006173255.tif 000008
【図６】
2006173255.tif 000009
【図７】
2006173255.tif 000010
【図８】
2006173255.tif 000011
【図９】
2006173255.tif 000012
【図１０】
2006173255.tif 000013
【図１１】
2006173255.tif 000014
【図１２】
2006173255.tif 000015
【図１３】
2006173255.tif 000016
【図１４】
2006173255.tif 000017
【図１５】
2006173255.tif 000018
【図１６】
2006173255.tif 000019
【図１７】
2006173255.tif 000020
【図１８】
2006173255.tif 000021
【図１９】
2006173255.tif 000022
【図２０】
2006173255.tif 000023
【図２１】
2006173255.tif 000024
【図２２】
2006173255.tif 000025
【図２３】
2006173255.tif 000026
【図２４】
2006173255.tif 000027
【図２５】
2006173255.tif 000028
【図２６】
2006173255.tif 000029
【図２７】
2006173255.tif 000030
【図２８】
2006173255.tif 000031
【図２９】
2006173255.tif 000032