(57)【要約】  【課題】妨害波入力によりミキサ回路の出力に発生するＤＣオフセットを補正する際の、製造ばらつきに起因する動的ＤＣオフセット調整誤差を低減する。  【解決手段】ダイレクトコンバージョン用のミキサ回路１と、ＲＦ入力信号レベルを検出する検出器２と、検出器の出力に基づき動的ＤＣオフセットを補正する補正信号を生成する調整器４と、ＤＣオフセットの極性を判別する比較器９と、無入力状態でのＤＣオフセットをゼロにする静的ＤＣオフセット補正信号を生成する静的ＤＣオフセット補正器１３と、調整器が生成する補正信号の大きさを決定する調整信号を生成する調整信号発生器１６とを備える。調整信号の大きさを決定する際に、比較器の出力に基づき、無入力状態での静的ＤＣオフセット補正信号の大きさを決定するキャリブレーションと、妨害波入力状態での調整信号の大きさを決定するキャリブレーションとを交互に複数回繰り返す。【選択図】図１
2006319639.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦ入力信号をキャリア周波数と等しい周波数のローカル信号と合成することにより周波数変換するミキサ回路と、
前記ＲＦ入力信号のレベルを検出するレベル検出器と、
前記レベル検出器の出力に基づき前記ミキサ回路の出力信号に含まれる動的ＤＣオフセットを補正する動的ＤＣオフセット補正信号を生成する調整器と、
前記ミキサ回路の出力信号のＤＣオフセットの極性を判別する比較器と、
無入力状態での前記ミキサ回路の出力信号に含まれるＤＣオフセットをゼロにする静的ＤＣオフセット補正信号を生成する静的ＤＣオフセット補正器と、
前記調整器が生成する前記動的ＤＣオフセット補正信号の大きさを決定する調整信号を生成する調整信号発生器とを備え、
前記調整信号の大きさを決定する際に、無入力状態での前記静的ＤＣオフセット補正信号の大きさを前記比較器の出力に基づき決定するＤＣオフセットキャリブレーションと、妨害波入力状態での前記調整信号の大きさを前記比較器の出力に基づき決定するＤＣオフセットキャリブレーションとを、交互に複数回繰り返すように制御されることを特徴とするＤＣオフセットキャリブレーションシステム。
【請求項２】
ＲＦ入力信号をキャリア周波数と等しい周波数のローカル信号と合成することにより周波数変換するミキサ回路と、
前記ＲＦ入力信号のレベルを検出するレベル検出器と、
前記レベル検出器の出力に基づき前記ミキサ回路の出力信号に含まれる動的ＤＣオフセットを補正する動的ＤＣオフセット補正信号を生成する調整器と、
前記ミキサ回路の出力信号のＤＣオフセットの極性を判別する比較器と、
無入力状態での前記ミキサ回路の出力信号に含まれるＤＣオフセットをゼロにする静的ＤＣオフセット補正信号を生成する静的ＤＣオフセット補正器と、
前記調整器が生成する前記動的ＤＣオフセット補正信号の大きさを決定する調整信号を生成する調整信号発生器と、
無入力状態での前記調整器への入力をゼロにする入力調整フィードバックループとを備え、
前記調整信号の大きさを決定する際に、無入力状態での前記静的ＤＣオフセット補正信号の大きさを前記比較器の出力に基づき決定し、次に、入力調整フィードバックループの動作により無入力状態での前記調整器への入力をゼロに調整し、最後に、妨害波入力状態での前記調整信号の大きさを前記比較器の出力に基づき決定するように制御されることを特徴とするＤＣオフセットキャリブレーションシステム。
【請求項３】
前記入力調整フィードバックループは、前記調整器への入力にＤＣレベルを加算する入力調整部と、前記比較器の出力に基づき無入力状態での前記調整器への入力がゼロになるように前記入力調整部が供給するＤＣレベルを補正する入力調整レベル補正部とを備え、
無入力状態での前記調整器への入力をゼロに調整する際に、前記調整信号に代えて所定の大きさの暫定調整信号を前記調整器に供給した状態で、前記入力調整レベル補正部による補正機能を動作させる請求項２に記載のＤＣオフセットキャリブレーションシステム。
【請求項４】
前記調整器は、前記レベル検出器の出力電流をカレントミラーで折り返し、ミラー比を変えることで前記ミキサ回路の出力信号に含まれる動的ＤＣオフセットを補正する動的ＤＣオフセット補正信号を生成する請求項１または２に記載のＤＣオフセットキャリブレーションシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイレクトコンバージョン方式の無線受信機において妨害波入力時に発生するＤＣオフセットを補正する方式に関する。
【背景技術】
【０００２】
近年、無線受信機の小型化・低価格化に適した方式として、ダイレクトコンバージョン方式を用いる技術が提案されている。この方式によれば、ＲＦ入力信号を低周波のベースバンド信号に直接変換するので、従来の中間周波数を必要とする方式に比べ中間周波数フィルターが不要になるなどの利点がある。
【０００３】
周波数変換はミキサ回路を用い、ＲＦ入力信号周波数と等しい周波数のローカル信号とＲＦ入力信号とをミキシングすることで行われる。しかしながら、ダイレクトコンバージョン方式においては、ミキサ回路に２次の非線形歪が存在すると、入力信号レベルに応じて出力のベースバンド信号にＤＣオフセットが生じる。このＤＣオフセットについて、図５および図６を参照しながら詳しく説明する。
【０００４】
図５はＲＦ入力信号のスペクトルを表し、センター周波数がローカル信号周波数ｆLOと等しい微弱レベルの希望波３０と、ｆLOとは異なる周波数ｆINTに存在する高レベルの妨害波３１が含まれる。このように高レベルの妨害波を伴ったＲＦ入力信号がミキサ回路に入力された結果、ミキサ出力に現れる出力信号のスペクトルは図６に示すようになる。周波数成分３２，３３は、それぞれ、ＲＦ入力の希望波３０および妨害波３１が周波数変換されたミキサ出力に対応する。ミキサ回路に２次の非線形歪が存在した場合、高レベルの妨害波３１により、ＤＣオフセット３４が発生する。このようにダイレクトコンバージョン方式では、ミキサ出力の希望波３２の帯域内にＤＣオフセット３４が発生することにより、受信感度が低下するという問題点を有する。
【０００５】
このＤＣオフセットは、妨害波レベルに応じて値が変動する。妨害波レベルとは無関係に、無入力状態で出力に存在するＤＣオフセットと区別するために、前者を動的ＤＣオフセット、後者を静的ＤＣオフセットと呼ぶことにする。ミキサ回路を構成する差動回路において、差動間のバランスが完全に対称であれば２次の非線形歪は存在しないが、製造ばらつきにより差動回路を構成する素子の対称性は完全にはならないため、２次の非線形歪を解消することは事実上不可能である。
【０００６】
そこで、２次の非線形歪により発生する動的ＤＣオフセットを補正する技術が提案されている。例えば特許文献１には、ＲＦ入力信号に含まれる妨害波を検知して、ミキサ出力に発生する動的ＤＣオフセットを補正する方法が記載されている。以下、特許文献１に示された方法について、図７を参照しながら説明する。図７は、ＤＣオフセットキャリブレーションシステムを構成する回路の概要であり、ミキサ回路１に対して、動的ＤＣオフセット補正器４０を接続することにより構成される。
【０００７】
ミキサ回路１は、ＲＦ入力セル４１と、スイッチングセル４２から構成される。ＲＦ入力セル４１は、バイポーラトランジスタＱ５、Ｑ６、および抵抗Ｒからなる。スイッチングセル４２は、バイポーラトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４からなる。ＲＦ入力端子４３，４４から入力されたＲＦ入力信号は、ＲＦ入力セル４１で増幅され、増幅されたＲＦ信号はスイッチングセル４２で、ローカル入力端子４５，４６から入力されるローカル信号とミキシングされることにより、中心周波数がＤＣであるベースバンド信号に変換されて、出力端子４７，４８から出力される。
【０００８】
スイッチングセル４２を構成するバイポーラトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４が全て、まったく同一の特性であれば、差動回路としてのバランスは完全に対称になる。しかしながら製造ばらつきにより、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４は各々理想特性からずれた特性を持つため、ＲＦ入力信号がベースバンド信号に変換される際に２次の非線形歪が生じる。その結果、図６に示したように、ミキサ出力に動的ＤＣオフセットが発生する。よく知られるように、動的ＤＣオフセットは入力信号強度の自乗に比例するため、入力信号に含まれる妨害波のレベルが高くなるにつれて、出力の動的ＤＣオフセットは大きくなる。
【０００９】
図７に示す動的ＤＣオフセット補正器４０は、ＲＦ入力信号を検知して検波信号を出力する検波器２、および検波信号の大きさを調整して補正信号を生成する調整器４から成る。動的ＤＣオフセット補正器４０の動作により、ミキサに入力されるＲＦ信号の強度に応じて調整器４の出力する補正信号が変化し、ミキサ出力の動的ＤＣオフセットが打ち消される。ミキサ回路１の２次の非線形歪は製造ばらつきによるため、固体ごとに特性が異なるので、動的ＤＣオフセット補正器４０にはさらに、調整器４の生成する補正信号の大きさを決定するための調整信号５を受ける調整信号入力端子４９も含まれる。
【特許文献１】米国特許第６５３５７２５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図７における調整信号５を決定する方法について、特許文献１には具体的な記載はない。そこで、本発明者は、調整信号５を決定するための、図８に示すようなシステム構成を検討した。図７と同様このシステムでは、ミキサ回路１に対して、検波器２、入力調整部３および調整器４からなる動的ＤＣオフセット補正器が接続される。調整器４に動的ＤＣオフセット調整信号５を供給するために、比較器９、切り替えスイッチ１７、静的ＤＣオフセット補正器１３、および調整信号発生器１６からなる回路が設けられている。静的ＤＣオフセット補正器１３は、ＤＡＣ（Ｄ−Ａ変換器）１１、およびレジスタ１２からなる。調整信号発生器１６は、ＤＡＣ１４、およびレジスタ１５からなる。６はＲＦ入力ライン、７はミキサ出力ラインである。８は動的ＤＣオフセット補正信号、１０は静的ＤＣオフセット補正信号を示す。検波器２の検波出力、すなわちＲＦ入力信号のレベルがＩ０＋Ｉｄｅｔで示され、入力調整部３が供給する電流がＩ１で示される。電流Ｉ１は、無入力時の調整器４への入力をゼロにするように設定されたＤＣ電流であり、検波器２の出力から差し引かれる。
【００１１】
検波器２の内部回路として、本発明者は、図９に示すような構成を検討した。ＲＦ入力ライン６から供給されたＲＦ入力信号が、トランジスタ５０，５１，５２，５３からなる検波器により検波されて、検波器出力電流５４として出力される。図１０に、ＲＦ入力レベルに対する検波器出力電流５４の関係を示す。無入力状態の検波器出力電流５４をＩ０とすると、ＲＦ入力レベルが増加するにつれてトランジスタ５０，５１のコレクタ電流に同相成分が発生し、それらを足し合わせた検波器出力電流５４は、妨害波入力による増加分Ｉｄｅｔで示されるように増加する。
【００１２】
図８の比較器９は、妨害波を入力した時にミキサ出力に生じるＤＣオフセットの極性を判別するために設けられる。最初に無入力状態で、比較器９を静的ＤＣオフセット補正器１３に接続するように、切り替えスイッチ１７を設定する。従って、比較器９の出力はレジスタ１２に蓄えられ、ＤＡＣ１１から静的ＤＣオフセットをゼロにする補正信号１０が発生する（静的ＤＣオフセットキャリブレーション）。こうしてミキサ出力の静的ＤＣオフセットをゼロにした後、妨害波を入力して動的ＤＣオフセットが発生した状態で、スイッチ１７を切り替えて、比較器９を調整信号発生器１６に接続する。静的ＤＣオフセットキャリブレーションと同様に、比較器９の出力がレジスタ１５に蓄えられ、ＤＡＣ１４により調整信号５が生成され調整器４に供給される。それにより調整器４が生成する補正信号８がミキサ回路１に供給されて、動的ＤＣオフセットがゼロになるように調整する。
【００１３】
以上のように、比較器９の出力を、初めに静的ＤＣオフセット補正器１３側に入力して静的ＤＣオフセットキャリブレーションを行った後、次に比較器９の出力を調整信号発生器１６側に入力し動的ＤＣオフセットキャリブレーションを行うように設定して、一連のＤＣオフセットキャリブレーションが終了する。
【００１４】
補正信号８がミキサ回路１に作用してミキサ出力に生じさせるＤＣオフセット変化量と、検波器２の入力の相関係数をαとすれば、妨害波入力によりミキサ回路１が発生した動的ＤＣオフセットの大きさＹに対して、Ｙ＝α・（Ｉ０＋Ｉｄｅｔ−Ｉ１）となるように相関係数αが調整される。さらに、Ｉ１＝Ｉ０となるように定数設定すると、α・（Ｉ０＋Ｉｄｅｔ−Ｉ１）＝α・Ｉｄｅｔとなる。調整後に妨害波をオフすると、ミキサ回路１が発生する動的ＤＣオフセットの大きさはゼロになると共に、検波器出力電流５４の妨害波入力による増加分Ｉｄｅｔもゼロになるので、ミキサ出力のＤＣオフセットはゼロに保たれる。
【００１５】
上述の動作における図８の各ブロックのＤＣオフセットの時間変化を、図１１を参照して詳しく説明する。図１１において、（ａ）はミキサ出力のＤＣオフセット（大きさをａとおく）、（ｂ）はミキサ回路８０１が発生するＤＣオフセット（大きさをｂとおく）、（ｃ）は動的ＤＣオフセット補正量（大きさをｃとおく）、（ｄ）は静的ＤＣオフセット補正量（大きさをｄとおく）、（ｅ）は妨害波のオン／オフを示す。ミキサ出力のＤＣオフセットは、ミキサ自身が発生するＤＣオフセットｂと、動的ＤＣオフセット補正量ｃと、静的ＤＣオフセット補正量ｄの和になるので、ａ＝ｂ＋ｃ＋ｄの関係が成り立つ。補正がかかる前の初期状態で、ミキサ回路がＸの大きさの静的ＤＣオフセットを発生しているものとする。
【００１６】
時刻ｔ１で静的ＤＣオフセットキャリブレーションがかかると補正量ｄ＝−Ｘとなり、ミキサ出力のＤＣオフセットは一旦ゼロになる。その後、時刻ｔ２で妨害波がオンすると、ミキサ回路の持つ２次の非線形歪によってミキサ出力に−Ｙの動的ＤＣオフセットが発生する。そして、時刻ｔ３で動的ＤＣオフセットキャリブレーションが行われ、動的ＤＣオフセット補正量ｃ＝Ｙが発生してミキサ出力のＤＣオフセットがゼロになる。最後に時刻ｔ４で妨害波がオフになると、動的ＤＣオフセット補正量ｃはゼロになり、ミキサ回路が発生するＤＣオフセットＸと静的ＤＣオフセット補正量ｄ＝−Ｘが足し合わされて、ミキサ出力のＤＣオフセットはゼロになる。即ち、この状態では、妨害波をオン／オフしても動的ＤＣオフセットは発生しない。
【００１７】
しかし、製造ばらつきによって例えば、Ｉ０＞Ｉ１の状態になっていると、図１２に示すような状態が発生する。図１２は、図１１と同様に、図８の各ブロックのＤＣオフセットの時間変化を示す。時刻ｔ３までは図１１と同様である。時刻ｔ４において動的ＤＣオフセット補正量ｃはゼロにはならず、α・（Ｉ０−Ｉ１）だけ残るため、ミキサ出力のＤＣオフセットはゼロにならない。すなわち、Ｚ＝α・（Ｉ０−Ｉ１）とおくと、この状態では妨害波をオン／オフすることで、Ｚの大きさの動的ＤＣオフセットが発生する。
【００１８】
本発明は、以上のように、製造ばらつきにより発生するＺの大きさの動的ＤＣオフセット調整誤差を低減することを目的とする。
【課題を解決するための手段】
【００１９】
前記の目的を達成するため、本発明の第１の構成のＤＣオフセットキャリブレーションシステムは、ＲＦ入力信号をキャリア周波数と等しい周波数のローカル信号と合成することにより周波数変換するミキサ回路と、前記ＲＦ入力信号のレベルを検出するレベル検出器と、前記レベル検出器の出力に基づき前記ミキサ回路の出力信号に含まれる動的ＤＣオフセットを補正する動的ＤＣオフセット補正信号を生成する調整器と、前記ミキサ回路の出力信号のＤＣオフセットの極性を判別する比較器と、無入力状態での前記ミキサ回路の出力信号に含まれるＤＣオフセットをゼロにする静的ＤＣオフセット補正信号を生成する静的ＤＣオフセット補正器と、前記調整器が生成する前記動的ＤＣオフセット補正信号の大きさを決定する調整信号を生成する調整信号発生器とを備える。そして、前記調整信号の大きさを決定する際に、無入力状態での前記静的ＤＣオフセット補正信号の大きさを前記比較器の出力に基づき決定するＤＣオフセットキャリブレーションと、妨害波入力状態での前記調整信号の大きさを前記比較器の出力に基づき決定するＤＣオフセットキャリブレーションとを、交互に複数回繰り返すように制御されることを特徴とする。
【００２０】
本発明の第２の構成のＤＣオフセットキャリブレーションシステムは、ＲＦ入力信号をキャリア周波数と等しい周波数のローカル信号と合成することにより周波数変換するミキサ回路と、前記ＲＦ入力信号のレベルを検出するレベル検出器と、前記レベル検出器の出力に基づき前記ミキサ回路の出力信号に含まれる動的ＤＣオフセットを補正する動的ＤＣオフセット補正信号を生成する調整器と、前記ミキサ回路の出力信号のＤＣオフセットの極性を判別する比較器と、無入力状態での前記ミキサ回路の出力信号に含まれるＤＣオフセットをゼロにする静的ＤＣオフセット補正信号を生成する静的ＤＣオフセット補正器と前記調整器が生成する前記動的ＤＣオフセット補正信号の大きさを決定する調整信号を生成する調整信号発生器と、無入力状態での前記調整器への入力をゼロにする入力調整フィードバックループとを備える。そして、前記調整信号の大きさを決定する際に、無入力状態での前記静的ＤＣオフセット補正信号の大きさを前記比較器の出力に基づき決定し、次に、入力調整フィードバックループの動作により無入力状態での前記調整器への入力をゼロに調整し、最後に、妨害波入力状態での前記調整信号の大きさを前記比較器の出力に基づき決定するように制御されることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、製造ばらつきに起因するＺの大きさの動的ＤＣオフセット調整誤差を低減でき、ダイレクトコンバージョン方式の無線受信機において妨害波入力時にミキサ出力信号に発生する動的ＤＣオフセットを精度よく補正することが可能になる。
【発明を実施するための最良の形態】
【００２２】
上記第２のＤＣオフセットキャリブレーションシステムにおいて、前記入力調整フィードバックループは、前記調整器への入力にＤＣレベルを加算する入力調整部と、前記比較器の出力に基づき無入力状態での前記調整器への入力がゼロになるように前記入力調整部が供給するＤＣレベルを補正する入力調整レベル補正部とを備え、無入力状態での前記調整器への入力をゼロに調整する際に、前記調整信号に代えて所定の大きさの暫定調整信号を前記調整器に供給した状態で、前記入力調整レベル補正部による補正機能を動作させる構成とすることができる。
【００２３】
前記調整器は、前記レベル検出器の出力電流をカレントミラーで折り返し、ミラー比を変えることで前記ミキサ回路の出力信号に含まれる動的ＤＣオフセットを補正する動的ＤＣオフセット補正信号を生成する構成とすることができる。
【００２４】
以下に、本発明の実施形態について、図面を参照して具体的に説明する。
【００２５】
（第１の実施形態）
以下、本発明の第１の実施形態に係るＤＣオフセットキャリブレーションシステムについて、図面を参照しながら説明する。
【００２６】
図１は、本実施形態に係るキャリブレーションシステムの構成を示すブロック図である。このシステムの基本構成は、図８に示した構成と同様であり、同一の要素については、同一の参照番号を付して説明し、説明を一部簡略化する。
【００２７】
ミキサ回路１に対して、検波器２および調整器４からなる動的ＤＣオフセット補正器が接続されている。調整器４に動的ＤＣオフセット調整信号５を供給するために、比較器９、切り替えスイッチ１７ａ、静的ＤＣオフセット補正器１３、および調整信号発生器１６からなる回路が設けられている。静的ＤＣオフセット補正器１３は、ＤＡＣ１１およびレジスタ１２からなり、調整信号発生器１６は、ＤＡＣ１４およびレジスタ１５からなる。なお、このシステムの動作の制御は、切り替えスイッチ１７ａを所定のタイミングで切り替えるだけであるので、制御部については特に図示しない。
【００２８】
検波器２は、ＲＦ入力ライン６から入力されるＲＦ入力信号のレベルを検出して、Ｉ０＋Ｉｄｅｔの検波信号を出力する。検波信号から入力調整部３が供給する電流Ｉ１が差し引かれた信号は、調整器４で大きさが調整されて補正信号８に変換された後、ミキサ回路１に入力される。ミキサ回路１の２次の非線形歪に起因して、ＲＦ入力信号に含まれた妨害波が、ミキサ出力ライン７から出力されるミキサ出力信号に動的ＤＣオフセットを生じさせるが、補正信号８がミキサ回路１に作用し、ミキサ出力信号に含まれる動的ＤＣオフセットを低減させる。調整器４は、例えば、検波器２の出力電流をカレントミラーで折り返し、ミラー比を変えることでミキサ回路１の出力信号に含まれる動的ＤＣオフセットを補正する補正信号８を生成する構成とすることができる。
【００２９】
本実施形態のキャリブレーションシステムの基本構成は、図８に示した構成と同様であるが、一連のＤＣオフセットキャリブレーションの動作が相違する。すなわち、従来例に従えば、比較器９の出力を、初めに静的ＤＣオフセット補正器１３側に入力して静的ＤＣオフセットキャリブレーションを行った後、次に調整信号発生器１６側に入力して動的ＤＣオフセットキャリブレーションを行なうことにより、一連のＤＣオフセットキャリブレーションが終了する。これに対し、本実施形態では、静的ＤＣオフセットキャリブレーションを行った後、切り替えスイッチ１７ａを切り替えて動的ＤＣオフセットキャリブレーションを行ない、調整信号を保持した状態で、更に切り替えスイッチ１７ａを切り替えて、再度、静的ＤＣオフセットキャリブレーションと動的ＤＣオフセットキャリブレーションを繰り返す動作を行わせ、この動作を一定回数繰り返した後にスイッチ１７ａが中立位置になって終了する点が、従来のシステムとは異なる。
【００３０】
このように、静的ＤＣオフセットキャリブレーションと動的ＤＣオフセットキャリブレーションを複数回繰り返す動作と、それによる効果について、図２を参照して詳しく説明する。
【００３１】
図２中の信号の種類と時刻ｔ４までの動作は、前述の図１２の内容と全く同じである。この時点でＺの大きさの調整誤差が残っているが、相関係数α＝Ｚ／（Ｉ０−Ｉ１）の値を保持したまま、時刻ｔ５で、２回目の静的ＤＣオフセットキャリブレーションを行なう。それにより、静的ＤＣオフセット補正量ｄ＝−Ｘ−Ｚになって、ミキサ出力のＤＣオフセットａをゼロにする。そして、時刻ｔ６で再び妨害波をオンすると、ミキサ回路自身から２次の非線形歪によって発生する動的ＤＣオフセットは−Ｙとなり、静的ＤＣオフセットと足し合わされて、ミキサ回路が発生するＤＣオフセットｂ＝Ｘ−Ｙとなる。動的ＤＣオフセット補正量ｃは、時刻ｔ３と同じＹとなる。この結果、ミキサ出力のＤＣオフセットａは、ａ＝ｂ＋ｃ＋ｄ＝（Ｘ−Ｙ）＋Ｙ＋（−Ｘ−Ｚ）＝−Ｚとなる。
【００３２】
そして時刻ｔ７で、−Ｚをキャンセルするために相関係数αが（Ｙ＋Ｚ）／（Ｉ０＋Ｉｄｅｔ−Ｉ１）に変化する結果、動的ＤＣオフセット補正量ｃが、ｃ＝Ｙ＋Ｚとなる。最後に、時刻ｔ８で妨害波をオフすると、調整器４への入力は、（Ｉ０−Ｉ１）／（Ｉ０＋Ｉｄｅｔ−Ｉ１）＝Ｚ／Ｙとなる。従って、動的ＤＣオフセット補正量ｃは、ｃ＝（Ｙ＋Ｚ）・Ｚ／Ｙ＝Ｚ＋Ｚ2／Ｙとなる。そして、ミキサ出力のＤＣオフセットａは、ｂ＋ｃ＋ｄ＝Ｘ＋（Ｚ＋Ｚ2／Ｙ）＋（−Ｘ−Ｚ）＝Ｚ2／Ｙとなる。即ち、この状態では妨害波をオン／オフすると、Ｚ2／Ｙの動的ＤＣオフセットが発生する。
【００３３】
以上の動作を振り返ると、調整前にＹであった動的ＤＣオフセットが、１回目の調整後はＺとなり、さらに２回目の調整後はＺ2／Ｙとなる。同様にｎ回目の調整後は、Ｙ・（Ｚ／Ｙ）nとなる。ここでＺ／Ｙは（Ｉ０−Ｉ１）／（Ｉ０＋Ｉｄｅｔ−Ｉ１）＜１となるので、調整を繰り返すほど調整誤差がゼロに漸近していくことになる。
【００３４】
以上の動作により、製造ばらつきによるＺの大きさの調整誤差の低減が可能になる。
【００３５】
（第２の実施形態）
次に、本発明の第２の実施形態に係るＤＣオフセットキャリブレーションシステムについて、図面を参照しながら説明する。
【００３６】
図３は、本実施形態に係るキャリブレーションシステムの構成を示すブロック図である。このシステムの要素のうち、図８に示したシステム構成の要素と同一の要素については、同一の参照番号を付して、説明の繰り返しを省略する。
【００３７】
図８の構成と異なる点は、調整器４とミキサ回路１との間に動的ＤＣオフセット補正信号をオン／オフするためのスイッチ２０が挿入されていること、ＤＣ電流Ｉ１を補正するための検波器出力調整電流補正器２１が設けられていること、および調整信号のテスト入力ライン２２を接続するためのスイッチ２３が設けられていることである。検波器出力調整電流補正器２１は、ＤＡＣ２４およびレジスタ２５からなる。また、切り替えスイッチ１７ｂの切り替えにより、比較器９の出力が、静的ＤＣオフセット補正器１３および調整信号発生器１６に加えて、検波器出力調整電流補正器２１にも供給される。
【００３８】
このシステムの動作について、図４を参照して説明する。同図の（ａ）〜（ｄ）が示す対象は、図１１に示されたものと同様である。まず無入力状態で、スイッチ２０をオフとし、時刻ｔ１に比較器９の出力を静的ＤＣオフセット補正器１３側に入力すると、補正量ｄ＝−Ｘとなり、ミキサ回路１の出力の静的ＤＣオフセットがゼロになる。
【００３９】
次に、時刻ｔ２において、切り替えスイッチ１７ｂの切り替えにより、比較器９の出力を検波器出力調整電流補正器２１側に入力すると同時に、図４（ｆ）に示すように、スイッチ２０をオンする。無入力なので、検波器２の出力はＩ０であり、従って、調整器４へは（Ｉ０−Ｉ１）が入力される。この時、調整器４を制御する調整信号を、調整信号テスト入力ライン２２から入力して、ミキサ出力ＤＣオフセット調整量と調整器４の入力の相関係数であるαを、ゼロ以外の一定値（α０とおく）に設定する。それにより、無入力時の補正電流によるオフセット（図４（ｅ））が発生し、Ｉ０とＩ１の差が、α０・（Ｉ０−Ｉ１）（＝Ｗとおく）のＤＣオフセットとしてミキサ出力に現れる（図４（ａ））。このＤＣオフセットＷが比較器９で検出され、時刻ｔ３で行なうＤＣ電流Ｉ１の補正により、検波器出力調整電流補正器２１でＩ０＝Ｉ１となるようにフィードバックがかけられる。すなわち、検波器出力調整電流補正器２１による入力調整部３出力の補正に基づき、無入力状態での調整器４への入力をゼロに調整する入力調整フィードバックループが構成される。
【００４０】
Ｉ０＝Ｉ１とした後は、時刻ｔ４において、スイッチ２３により調整電流５をＤＡＣ１４の出力に切り替え、切り替えスイッチ１７ｂにより検波器９の出力を動的ＤＣオフセット調整信号発生器１６側に入力する。そして、ＲＦ入力より妨害波を入力して、時刻ｔ５において、動的ＤＣオフセットキャリブレーションを行う。それにより、ミキサ出力のＤＣオフセットは図１１の応答と同じになり、調整後に妨害波をオン／オフしても動的ＤＣオフセットが発生することはない。時刻ｔ５の動的ＤＣオフセットキャリブレーション後に、時刻ｔ６で妨害波をオフしても、ミキサ出力にＤＣオフセットが現れることはない。
【００４１】
以上の動作により、製造ばらつきにかかわらずＩ０とＩ１を等しくでき、Ｚ＝α・（Ｉ０−Ｉ１）の動的ＤＣオフセット調整誤差をゼロにすることができる。
【産業上の利用可能性】
【００４２】
本発明により、妨害波入力時にミキサ出力信号に発生する動的ＤＣオフセットを効果的に補正でき、ダイレクトコンバージョン方式の無線受信機等に有用である。
【図面の簡単な説明】
【００４３】
【図１】第１の実施形態に係るＤＣオフセットキャリブレーションシステムの構成を示すブロック図
【図２】同システムの各部におけるＤＣオフセットの時間変化を示す波形図
【図３】第２の実施形態に係るＤＣオフセットキャリブレーションシステムの構成を示すブロック図
【図４】同システムの各部におけるＤＣオフセットの時間変化を示す波形図
【図５】無線受信機のミキサ入力信号のスペクトルを示す図
【図６】同ミキサ出力信号の動的ＤＣオフセット補正を行わない場合のスペクトルを示す図
【図７】ＤＣオフセットキャリブレーションシステムの要部構成例を示す回路図
【図８】ＤＣオフセットキャリブレーションシステムの全体構成例を示すブロック図
【図９】同システムを構成する検波器の回路図
【図１０】同検波器のＲＦ入力レベルに対する出力電流の変化を示す図
【図１１】同システムの一例の各部におけるＤＣオフセットの時間変化を示す波形図
【図１２】同システムの他の例の各部におけるＤＣオフセットの時間変化を示す波形図
【符号の説明】
【００４４】
１  ミキサ回路
２  検波器
３  入力調整部
４  調整器
５  動的ＤＣオフセット調整信号
６  ＲＦ入力ライン
７  ミキサ出力ライン
８  動的ＤＣオフセット補正信号
９  比較器
１０  静的ＤＣオフセット補正信号
１１，１４，２４  ＤＡＣ
１２，１５，２５  レジスタ
１３  静的ＤＣオフセット補正器
１６  調整信号発生器
１７，１７ａ，１７ｂ  切り替えスイッチ
２０、２３  スイッチ
２１  検波器出力調整電流補正器
２２  調整信号テスト入力ライン
３０  ＲＦ入力信号にふくまれる希望波
３１  ＲＦ入力信号にふくまれる妨害波
３２  ミキサ出力に変換された希望波
３３  ミキサ出力に変換された妨害波
３４  ミキサ出力に発生したＤＣオフセット
４０  動的ＤＣオフセット補正器
４１  ＲＦ入力セル
４２  スイッチングセル
４３，４４  ＲＦ入力端子
４５，４６  ローカル入力端子
４７，４８  ミキサ出力端子
４９  調整信号入力端子
５０，５１，５２，５３  トランジスタ
５４  検波器出力電流
【図１】
2006319639.tif 000003
【図２】
2006319639.tif 000004
【図３】
2006319639.tif 000005
【図４】
2006319639.tif 000006
【図５】
2006319639.tif 000007
【図６】
2006319639.tif 000008
【図７】
2006319639.tif 000009
【図８】
2006319639.tif 000010
【図９】
2006319639.tif 000011
【図１０】
2006319639.tif 000012
【図１１】
2006319639.tif 000013
【図１２】
2006319639.tif 000014