(57)【要約】【課題】  マルチチップモジュール及びその製造方法において、複数のデバイス間の配線構造を容易に構築でき、ボンディング作業の簡素化を図ること。【解決手段】  チップ状のデバイス（積層ＤＲＡＭ部Ａ、微細受動素子部Ｂ、ＤＳＰ部Ｃ及びセンサＭＥＭＳ部Ｄ）が表面に実装された第１基板１〜第４基板４を積層状態に接合して構成され、これらの基板には、表裏に貫通して一端がデバイスもしくは他層の配線と接続された貫通配線５が設けられていると共に、下層の全ての基板に実装されたデバイスの実装領域に対応して挿通孔７が設けられている。【選択図】図１
2006173458.tif 000002
【特許請求の範囲】
【請求項１】
チップ状のデバイスが表面に実装された複数の基板を積層状態に接合して構成され、
前記基板には、表裏に貫通して一端が前記デバイスもしくは他層の配線と接続された貫通配線が設けられていると共に、下層の全ての前記基板に実装された前記デバイスの実装領域に対応して挿通孔又は切り欠き領域が設けられていることを特徴とするマルチチップモジュール。
【請求項２】
種類の異なる前記デバイスが、異なる材質の前記基板に実装されていることを特徴とする請求項１に記載のマルチチップモジュール。
【請求項３】
全層の前記基板に実装された前記デバイスの周囲を包囲して気密状態に封止する封止部材が設けられていることを特徴とする請求項１又は２に記載のマルチチップモジュール。
【請求項４】
チップ状のデバイスが表面に実装された複数の基板を作製する工程と、
複数の前記基板を積層して接合する工程と、を備え、
前記基板を作製する工程で、前記基板に、表裏に貫通して一端が前記デバイスもしくは他層の配線と接続された貫通配線を設けると共に、下層の全ての前記基板に実装された前記デバイスの実装領域に対応して挿通孔又は切り欠き領域を設けておくことを特徴とするマルチチップモジュールの製造方法。
【請求項５】
種類の異なる前記デバイスを、異なる材質の前記基板に実装することを特徴とする請求項４に記載のマルチチップモジュールの製造方法。
【請求項６】
前記積層状態での全ての前記デバイスの周囲を封止部材で包囲して気密状態に封止することを特徴とする請求項４又は５に記載のマルチチップモジュールの製造方法。
【請求項７】
前記基板を前記積層状態に接合する前に、最上層の前記基板に前記封止部材を接合しておくことを特徴とする請求項６に記載のマルチチップモジュールの製造方法。
【請求項８】
前記接合する工程は、前記接合の少なくとも一部に常温接合を用いることを特徴とする請求項４から７のいずれか一項に記載のマルチチップモジュールの製造方法。    
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ等の複数のデバイスを搭載して配線接続したマルチチップモジュール及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化及び高性能化に伴う信号伝達の高速化より、デバイス間の配線の高密度化等を図るために、マルチチップモジュールの研究が進められている。このマルチチップモジュールは、半導体ベアチップや受動素子等を複数個相互に接続してモジュール化したものであり、装置の小型化及び高性能化を図るものである。
【０００３】
このマルチチップモジュール技術としては、例えば、特許文献１には、ベース基板上に複数のベアチップ部品が絶縁膜に埋め込まれ、平坦化された絶縁膜上に配線パターンを形成したマルチチップモジュールが開示されている。
また、特許文献２には、基板に形成された窪み部に集積回路チップを配置し、基板上及び集積回路チップ上に形成された絶縁層中にヴィア及び配線を形成して各集積回路チップの電気的接続を行ったマルチチップモジュールが開示されている。
さらに、特許文献３には、チップアダプタに形成された複数の溝に半導体基板が挿入され、各半導体基板の電気的接続をチップアダプタ上で行う配線が設けられたマルチチップモジュールが開示されている。
【０００４】
【特許文献１】特開平１０−２２３８３２号公報（特許請求の範囲、図１）
【特許文献２】特開２０００−１５０７７２号公報（特許請求の範囲、図１、図５）
【特許文献３】特開２００４−２２９０７号公報（特許請求の範囲、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記従来の技術には、以下の課題が残されている。
上述したように、従来のマルチチップモジュール技術では、半導体ベアチップ等の複数のデバイスを基板上に実装した後に、実装したデバイス上で各デバイス間の配線形成を行っているが、異なる種類のデバイスを搭載する場合、その厚さ等の寸法が異なるため、上部の高さが揃わず、上面に複雑な配線構造を形成することが困難であった。特許文献１では、そのために各デバイスを完全に絶縁膜で埋め込んで表面を平坦加工した後に配線パターンを形成しているが、この場合、デバイス実装後に研磨工程が必要になり、製造コストの増大を招いてしまう。
また、各デバイスを実装した後に配線構造を各デバイス上に形成するプロセスが必要となるため、プロセス過程の加熱や応力等により、実装デバイスに悪影響を及ぼすおそれがあった。さらに、異なるデバイスを一つの基板上に実装するために、この基板を種々のボンダーに移し替えながら実装することが必要となり、ボンディング作業が煩雑となってしまっていた。
【０００６】
本発明は、前述の課題に鑑みてなされたもので、複数のデバイス間の配線構造を容易にかつ実装デバイスへの影響を抑えて構築でき、ボンディング作業の簡素化を図ることができるマルチチップモジュール及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のマルチチップモジュールは、チップ状のデバイスが表面に実装された複数の基板を積層状態に接合して構成され、基板には、表裏に貫通して一端がデバイスもしくは他層の配線と接続された貫通配線が設けられていると共に、下層の全ての基板に実装されたデバイスの実装領域に対応して挿通孔又は切り欠き領域が設けられていることを特徴とする。
【０００８】
また、本発明のマルチチップモジュールの製造方法は、チップ状のデバイスが表面に実装された複数の基板を作製する工程と、複数の基板を積層して接合する工程と、を備え、基板を作製する工程で、基板に、表裏に貫通して一端がデバイスもしくは他層の配線と接続された貫通配線を設けると共に、下層の全ての基板に実装されたデバイスの実装領域に対応して挿通孔又は切り欠き領域を設けておくことを特徴とする。
【０００９】
すなわち、これらのマルチチップモジュール及びその製造方法では、上層の基板に、下層の実装されたデバイスの実装領域に対応して挿通孔又は切り欠き領域を設けているので、多様な寸法の実装デバイスであっても挿通孔又は切り欠き領域に配して露出状態とすることができる。そして、各デバイス間の接続は積層接合により各基板の貫通配線で行うことができるため、デバイスの高さに関わりなく配線が可能であると共に、実装後に配線構造を作製する工程が不要となる。また、デバイスのボンディングを基板毎に先に行っておくことができ、後工程のボンディングが不要になる。
【００１０】
本発明のマルチチップモジュールは、種類の異なるデバイスが異なる材質の基板にそれぞれ実装されていることを特徴とする。
また、本発明のマルチチップモジュールの製造方法は、種類の異なるデバイスを異なる材質の基板に実装することを特徴とする。
すなわち、これらのマルチチップモジュール及びその製造方法では、各デバイス（半導体メモリモジュールや受動素子モジュール等）をそれぞれの製造あるいは機能発現において好適な材質の基板（半導体基板やガラス基板等）に実装することで、従来一つの基板に多数のデバイスを実装する場合に比べて、より多機能なマルチチップモジュールを構成することができる。
【００１１】
本発明のマルチチップモジュールは、全層の基板に実装されたデバイスの周囲を包囲して気密状態に封止する封止部材が設けられていることを特徴とする。
また、本発明のマルチチップモジュールの製造方法は、積層状態での全てのデバイスの周囲を封止部材で包囲して気密状態に封止することを特徴とする。
すなわち、これらのマルチチップモジュール及びその製造方法では、封止部材により、全デバイスが気密状態に封止されるので、外部からのガスの侵入等によるデバイスの劣化、信頼性の低下等を防止することができる。
【００１２】
さらに、本発明のマルチチップモジュールの製造方法は、基板を積層状態に接合する前に、最上層の基板に封止部材を接合しておくことが好ましい。すなわち、このマルチチップモジュールの製造方法では、予め最上層の基板に封止部材を接合しておくことで、他の基板と圧接する際に、実装されているデバイスへの影響を防ぐことができる。さらに、接合工程として常温接合を用いる場合、多層積層と同時にデバイス領域の気密封止が可能となるため、工程数を増大させることなくデバイスの信頼性を向上させることができる。
【００１３】
また、本発明のマルチチップモジュールの製造方法は、接合する工程において、上記接合の少なくとも一部に常温接合を用いることを特徴とする。すなわち、このマルチチップモジュールの製造方法では、基板を接合する工程で、基板間の接合、基板を固定する部分や配線部の接合等の少なくとも一部に常温接合を用いることで、強い結合強度を得ることができると共に、熱による歪み等の影響が生じず、信頼性の高い接合が可能になる。
【発明の効果】
【００１４】
本発明によれば、以下の効果を奏する。
すなわち、本発明に係るマルチチップモジュール及びその製造方法によれば、上層の基板に、下層のデバイス実装領域に対応して挿通孔又は切り欠き領域を設けるので、挿通孔又は切り欠き領域から実装デバイスが露出すると共に、各デバイスの高さ等に関わりなく各デバイス間の接続が貫通配線を介して可能になる。これにより、容易に各デバイス間の配線接続ができると共に、実装後に配線構造を作製する工程が不要となる。また、各基板に先にデバイスをボンディングしておくことで、後工程のボンディングが不要になり、ボンディング作業を簡素化することが可能になる。さらに、配線工程を基板毎に行うことで、配線後工程からのモジュールへの影響を排除し、デバイスの信頼性低下を抑制することができる。また、実装完了状態の基板をモジュールとすることで、設計の多様性・仕様変更への即応性を実現可能である。なお、場合によっては、配線パターンつなぎ変えのための間接基板を差し挟むことで、当座の設計変更にも対応可能となる。
このように、本発明によれば、多様な種類のデバイスを複数実装可能であると共に複雑な配線構造も容易に構築することでき、低コストで装置の小型化と高性能化をさらに図ることが可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係るマルチチップモジュール及びその製造方法の一実施形態を、図１から図３を参照しながら説明する。
【００１６】
本実施形態のマルチチップモジュールは、図１に示すように、パッケージ内に、チップ状とされたデバイス（積層ＤＲＡＭ（Dynamic RAM）部Ａ、微細受動素子部Ｂ、ＤＳＰ（Digital Signal Processor）部Ｃ及びセンサＭＥＭＳ（Micro Electro Mechanical Systems）部Ｄ）が表面に実装された複数の基板（第１基板１〜第４基板４）を積層状態に接合して構成された、いわゆるシステムインパッケージである。
すなわち、このマルチチップモジュールは、積層ＤＲＡＭ部Ａが表面実装された第１基板１と、微細受動素子部Ｂが表面実装された第２基板２と、ＤＳＰ部Ｃが表面実装された第３基板３と、センサＭＥＭＳ部Ｄが表面実装された第４基板４と、を備えている。
【００１７】
第１基板１〜第４基板４は、いずれも表裏に貫通し一端が表面のデバイスと接続された貫通配線５が設けられていると共に、表面に貫通配線５及び各デバイスに接続されたパターン配線（図示略）が形成されている。上記貫通配線５は、基板の表裏に貫通した孔に導電性材料が充填されて形成されている。
また、第１基板１〜第３基板３には、それぞれ下層の全ての基板に実装されたデバイスの実装領域に対応して挿通孔７が設けられている。
【００１８】
第１基板１〜第４基板４は、同一材料で形成されたものでも構わないが、それぞれ実装されるデバイスに応じた異なる材質で形成しても構わない。例えば、Ｓｉ基板、ガラス基板、ＳｉＯ2基板、Ａｌ2Ｏ3基板、サファイヤ基板、ＳＯＩ（Silicon on Insulator）基板等を適宜選択して形成されている。
積層ＤＲＡＭ部Ａは、ＤＲＡＭチップを複数段重ねてバンプ接続して構成したメモリモジュールであり、微細受動素子部Ｂは、複数の抵抗、コンデンサ及びインダクタを複数段に重ねて搭載されたモジュールである。また、ＤＳＰ部Ｃは、デジタル信号処理を行う半導体集積回路モジュールであり、センサＭＥＭＳ部Ｄは、例えばＭＥＭＳ技術により形成した加速度センサや磁気センサ等を搭載したものであって、複数の小型部材を組み合わせたモジュールである。
【００１９】
最上層に位置する第１基板１には、全層の基板に実装されたデバイスの周囲を包囲する封止部材６が接合されている。この封止部材６により、パッケージ内部を真空状態又はＡｒ等の不活性ガスで充填された状態で気密状態に封止することもできる。この封止部材６は、各デバイスを周囲を囲むリブ部６ａと、リブ部６ａ上に接合され上方を覆う上板部６ｂとで構成されている。なお、この封止部材６は、例えばＳｉで形成されている。
【００２０】
次に、本実施形態のマルチチップモジュールの製造方法について、図２及び図３を参照して以下に説明する。
【００２１】
まず、図２に示すように、各基板にそれぞれ各デバイスを所定位置に実装する。すなわち、それぞれ第１基板１〜第４基板４となる第１ウェーハ１１〜第４ウェーハ１４の表面または裏面に所定のパターン配線及び表裏に貫通する貫通配線５を所定位置に形成する。さらに、この第１ウェーハ１１〜第４ウェーハ１４の所定領域に挿通孔７を形成する。挿通孔７は、たとえば表面マスクによるパターニングで形成することができる。なお、第１ウェーハ１１〜第４ウェーハ１４は、それぞれ同一材料で形成したものでもよいが、上述したような種々の異なる材質のものを搭載するデバイスに対応して選択してもよい。
【００２２】
これらの挿通孔７は、それぞれ下層のウェーハ上のデバイス実装領域に対応して形成される。すなわち、第１ウェーハ１１は、下層の第２ウェーハ１２〜第４ウェーハ１４のデバイス（微細受動素子部Ｂ、ＤＳＰ部Ｃ及びセンサＭＥＭＳ部Ｄ）の実装領域に対応した領域に挿通孔７が形成される。また、第２ウェーハ１２は、下層の第３ウェーハ１３及び第４ウェーハ１４のデバイス（ＤＳＰ部Ｃ及びセンサＭＥＭＳ部Ｄ）の実装領域に対応した領域に挿通孔７が形成される。さらに、第３ウェーハ１３は、下層の第４ウェーハ１４のデバイス（センサＭＥＭＳ部Ｄ）の実装領域に対応した領域に挿通孔７が形成される。そして、最下層の第４ウェーハ１４には、挿通孔７は形成されない。
【００２３】
このように作製した第１ウェーハ１１〜第４ウェーハ１４の表面の所定位置に、それぞれ積層ＤＲＡＭ部Ａ、微細受動素子部Ｂ、ＤＳＰ部Ｃ及びセンサＭＥＭＳ部Ｄを、バンプやハンダペースト等の導電性接着材料を用いて接着して実装する。
次に、第１ウェーハ１１の表面に封止部材６を、例えば常温接合により接着する。なお、常温接合を行う場合は、接合面となる第１ウェーハ１１の表面及び封止部材６の下面をそれぞれ活性化処理する。
【００２４】
すなわち、通常、接合面の表面には、大気中の酸素等との反応による酸化膜やフォトリソグラフィ工程中のエッチング材料の残渣やその他の不純物や汚染物が存在する。そこで、高真空中において、中性原子ビーム、イオンビーム等を接合面表面に照射し、これらの不純物を接合面表面から排除して、接合面表面を清浄にする。さらに、同時に、接合面表面にダングリングボンドが存在する状態、つまり、接合面表面が活性化された状態にする。
【００２５】
この活性化された状態で、第１ウェーハ１１の表面と封止部材６の下面とを互いに圧接して常温接合させる。この常温接合は、接合面同士が互いのダングリングボンド同士で結合を行うことになり、強い結合強度を得ることができると共に、室温において接合可能であるため、熱による歪みがなく、高精度かつ高効率な生産性の良好な接合法である。
【００２６】
次に、図３に示すように、第１ウェーハ１１〜第４ウェーハ１４を互いに位置決めしたあと積層させて、常温接合等により接合する。まず、第１ウェーハ１１の挿通孔７に微細受動素子部Ｂを挿通させた状態で第１ウェーハ１１の下面に第２ウェーハ１２を接合させる。次に、第１ウェーハ１１及び第２ウェーハ１２の挿通孔７にＤＳＰ部Ｃを挿通させた状態で第２ウェーハ１２の下面に第３ウェーハ１３を接合させる。さらに、第１ウェーハ１１〜第３ウェーハ１３の挿通孔７にセンサＭＥＭＳ部Ｄを挿通させた状態で第２ウェーハ１２の下面に第４ウェーハ１４を接合させる。
なお、少なくとも最後の第４ウェーハ１４の接合を、真空中又はＡｒ等の不活性ガス中で行うことにより、内部が真空状態又は不活性ガスが充填された状態で封止される。また、基板の接合順序は上記に限るものではなく、製造工程に好適な順序で接合しても、或いは、一括して接合しても良い。
【００２７】
この後、接合した状態の第１ウェーハ１１〜第４ウェーハ１４を、封止状態を保持したままダイシングすることで、複数のマルチチップモジュールに切断して分離することで、単体のマルチチップモジュールを得ることができる。
なお、第１ウェーハ１１〜第４ウェーハ１４における積層ＤＲＡＭ部Ａ、微細受動素子部Ｂ、ＤＳＰ部Ｃ及びセンサＭＥＭＳ部Ｄの実装位置は、図１及び図３の断面図ではわかりやすく横一列に図示しているが、実際は小型化のために、例えば図２に示すように、平面視矩形状の領域内の四方等任意の場所にそれぞれ配置される。
【００２８】
このように本実施形態では、下層の基板のデバイス実装領域に対応して挿通孔７を設けているので、下層のデバイスが多様な寸法であっても挿通孔７に配して露出状態とすることができる。そして、各デバイス間の接続は積層接合により各基板の貫通配線５で行うことができるため、デバイスの高さに関わりなく配線が可能であると共に、実装後にデバイス間配線を作製する工程が不要となる。また、デバイス製造プロセスを前工程に集約できると共に、デバイスのボンディングを基板毎に先に行っておくことができ、後工程のボンディングが不要になる。
【００２９】
第１基板１〜第４基板４を、半導体基板やガラス基板等の互いに異なる材質の基板とすることができ、基板毎にこれに対応した異なる種類のデバイス（積層ＤＲＡＭ部Ａ、微細受動素子部Ｂ、ＤＳＰ部Ｃ及びセンサＭＥＭＳ部Ｄ）を実装することで、従来一つの基板に多数のデバイスを実装する場合に比べて、より多機能なマルチチップモジュールを構成することができる。
【００３０】
このように異種基板を用いて、異なるプロセスで作製したデバイスを混在させることができるので、例えば、接合プロセスで作製した構造体のデバイスと、エッチングプロセスで作製した構造体のデバイスとを混在させて実装することが可能である。また、それぞれのデバイスにおいて、実績のある製造プロセスを流用することができ、設計の自由度が拡大すると共に、プロセス開発の期間短縮等を図ることができる。これにより、モジュール全体の高い信頼性や低コストを実現することが可能になる。
【００３１】
また、封止部材６により、全デバイスが気密状態に封止されるので、外部からのガスの侵入等によるデバイス劣化を防止することができる。さらに、予め最上層の第１基板１に封止部材６を接合しておくことで、下層の基板と圧接する際に、実装されているデバイスへの影響を防ぐことができる。
【００３２】
なお、本発明の技術範囲は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００３３】
例えば、上記実施形態では、挿通孔７内に各デバイスを挿通させて各デバイスを表面に露出させているが、その他の例として、図４に示すように、下層の各デバイス（積層ＤＲＡＭ部Ａ、微細受動素子部Ｂ、ＤＳＰ部Ｃ及びセンサＭＥＭＳ部Ｄ）の実装領域に対応して切り欠き領域１７を上層の基板（第１基板２１〜第３基板２３）に形成して、切り欠き領域１７に下層のデバイスを配するようにして構わない。この例では、切り欠き領域１７を設けることにより、各基板が段差状に積層されることで、各デバイスを露出させることができる。
【００３４】
また、上記実施形態では、第１基板１、２１、第２基板２、２２、第３基板３、２３及び第４基板４の互いの接合を常温接合で行ったが、他の接合手段を採用しても構わない。例えば、加熱接合、接着剤接合、共晶接合等に種々の接合が適用可能である。
上記実施形態では、実装するデバイスとして上記モジュール以外に、パワー素子やＬＥＤ等の半導体ディスクリート部品のモジュール、フラッシュメモリ等の半導体メモリモジュール、ＬＳＩ等の半導体集積回路モジュール及び温度センサや光センサ等のセンサモジュールの少なくとも２以上を異なる基板上に実装しても構わない。また、実装するデバイスとして、流路やマイクロポンプを有するバイオチップモジュールを実装しても構わない。
【図面の簡単な説明】
【００３５】
【図１】本発明に係る一実施形態のマルチチップモジュールを示す断面図である。
【図２】本実施形態のマルチチップモジュールの製造方法において、デバイスを実装した第１基板〜第４基板を示す平面図である。
【図３】本実施形態のマルチチップモジュールの製造方法において、第１基板〜第４基板を接合する工程を説明するための断面図である。
【図４】本実施形態において、マルチチップモジュールのその他の例を示す断面図である。
【符号の説明】
【００３６】
１、２１…第１基板、２、２２…第２基板、３、２３…第３基板、４…第４基板、５…貫通配線、６…封止部材、７…挿通孔、１１…第１ウェーハ、１２…第２ウェーハ、１３…第３ウェーハ、１４…第４ウェーハ、１７…切り欠き領域、Ａ…積層ＤＲＡＭ部、Ｂ…微細受動素子部、Ｃ…ＤＳＰ部、Ｄ…センサＭＥＭＳ部                       
【図１】
2006173458.tif 000003
【図２】
2006173458.tif 000004
【図３】
2006173458.tif 000005
【図４】
2006173458.tif 000006