(57)【要約】  【課題】  小型化及び低コスト化できる半導体装置及び半導体装置の製造方法を提供する。  【解決手段】  Ｎ型半導体基板１２下面に形成され、該Ｎ型半導体基板１２よりも高抵抗なＮ型エピタキシャル層１４下面の一部分にＰ型拡散層２２，２２を設け、該Ｐ型拡散層２２，２２及びその周辺のＮ型エピタキシャル層１４下面に第１電極層２０を有する半導体装置１０において、前記Ｎ型エピタキシャル層１４下面の前記第１電極層２０が形成されていない部分の凹部の底に、Ｎ型半導体基板１２に接続された第２電極層２１を有する構成にする。【選択図】      図２  
2006019667.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成され、該半導体基板よりも高抵抗なエピタキシャル層上の一部に第１電極層を有する半導体装置において、
前記エピタキシャル層は前記第１電極層が形成されていない部分に凹部を有し、
該凹部に、前記半導体基板と接続された第２電極層を有することを特徴とする半導体装置。
【請求項２】
Ｎ型半導体基板上に形成され、該Ｎ型半導体基板よりも高抵抗なＮ型エピタキシャル層表面の一部分にＰ型拡散層を有し、該Ｐ型拡散層上及びその周辺のＮ型エピタキシャル層上に第１電極層を有する半導体装置において、
前記Ｎ型エピタキシャル層は前記第１電極層が形成されていない部分に凹部を有し、
該凹部に、前記Ｎ型半導体基板と接続された第２電極層を有することを特徴とする半導体装置。
【請求項３】
第１電極層に電流を印加した場合、Ｎ型エピタキシャル層よりも低抵抗な前記Ｎ型半導体基板内を電流が平面に沿う方向に流れるように構成してあることを特徴とする請求項２記載の半導体装置。
【請求項４】
複数の電極層を同一平面側に有する半導体基板と、
該半導体基板の側面を囲む合成樹脂製の枠体と
を備えることを特徴とする半導体装置。
【請求項５】
複数の電極層を同一平面側に有する複数の半導体装置をウエハに形成するステップと、
該ウエハの半導体装置間に溝を形成するステップと、
該溝を合成樹脂で埋めるステップと、
該合成樹脂部分を切断して、個々の半導体装置に分離するステップと
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電極層を同一平面側に有する半導体装置及び該半導体装置の製造方法に関する。
【背景技術】
【０００２】
ダイオードなどの半導体装置は、ウエハ上に形成した複数のダイオード素子を分離し、分離した各ダイオード素子をリードフレーム上にボンディングしたり、ワイヤーを介してリードフレームに接続した後、合成樹脂などに収容している（例えば特許文献１、２参照）。図９（ａ）及び（ｂ）はショットキーバリアダイオード素子（以下、ダイオード素子という）１１０の例を示す図であり、図９（ａ）は表面図であり、図９（ｂ）は図９（ａ）のＢ−Ｂ線切断断面図である。ダイオード素子１１０は、ヒ素を含有するＮ型Ｓｉサブストレート１１２と、Ｎ型Ｓｉサブストレート１１２上に形成されたＮ型エピタキシャル層１１４と、Ｎ型エピタキシャル層１１４表面側の一部に形成されたＰ型ガード拡散層１２２と、Ｎ型エピタキシャル層１１４上面のＰ型ガード拡散層１２２形成部分及びその周辺部分に形成されたバリアメタル１２０と、Ｎ型エピタキシャル層１１４上面の他の部分に形成された酸化膜１１６とを備える。
【０００３】
図９（ｃ）は、ダイオード素子１１０を合成樹脂に収容したダイオード１１１を示す断面図である。Ｎ型Ｓｉサブストレート１１２の裏面が第２リードフレーム１３１に接続され、バリアメタル１２０がワイヤー１３２によって第１リードフレーム１３０に接続されている。ダイオード素子１１０及びワイヤー１３２と、第１リードフレーム１３０及び第２リードフレーム１３１の一部とは合成樹脂に収容されており、第１リードフレーム１３０及び第２リードフレーム１３１は夫々第１導電体３０及び第２導電体３１に接続されている。第１導電体３０に電流を印加した場合、第１リードフレーム１３０からワイヤー１３２を介してバリアメタル１２０に流れ込んだ電流は、バリアメタル１２０からＮ型Ｓｉサブストレート１１２へ流れ、第２リードフレーム１３１を介して第２導電体３１へ流れる。
【特許文献１】特開平８−６４８４５号公報
【特許文献２】特開２００３−２２９５８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図９（ｃ）に示すようにダイオード素子１１０のダイボンディング及びワイヤーボンディングを行う場合、ダイオード素子１１０のサイズに比べてダイオード１１１が大型化するという問題、及び、ダイボンディング及びワイヤーボンディングなどの組立コストにより製造コストが増加するという問題がある。なお、特許文献２のように、基板を上下に貫くＰ型絶縁分離層を形成し、ウエハから分離されたダイオード素子をリードフレームに接続することにより、サイズ及び組立コストを減少させることも考えられるが、Ｐ型絶縁分離層の形成が容易でないという問題がある。また、特許文献２のダイオード素子においては、湿気による側面からの汚染が生じるという問題がある。
【０００５】
本発明は斯かる事情に鑑みてなされたものであり、半導体基板上のエピタキシャル層の第１電極層が形成されていない部分の凹部に前記半導体基板と接続された第２電極層を有することにより、小型化及び低コスト化できる半導体装置を提供することを目的とする。
【０００６】
また、本発明は、Ｎ型半導体基板上のＮ型エピタキシャル層の第１電極層が形成されていない部分の凹部にＮ型半導体基板と接続された第２電極層を有することにより、小型化及び低コスト化できる半導体装置を提供することを他の目的とする。
【０００７】
また、本発明は、Ｎ型半導体基板内を平面に沿った方向に電流が流れる構成とすることにより、抵抗の増加を抑えることができる半導体装置を提供することを他の目的とする。
【０００８】
また、本発明は、複数の電極層を同一平面側に有する半導体基板の側面を囲む合成樹脂製の枠体を備えることにより、湿気等による半導体基板側面からの汚染を防止することができる半導体装置を提供することを他の目的とする。
【０００９】
また、本発明は、ウエハに形成された半導体装置間に溝を形成し、溝を合成樹脂で埋めて該合成樹脂部分を切断し、個々の半導体装置に分離することにより、半導体装置の側面を合成樹脂で保護することができる半導体装置の製造方法を提供することを他の目的とする。
【課題を解決するための手段】
【００１０】
第１発明に係る半導体装置は、半導体基板上に形成され、該半導体基板よりも高抵抗なエピタキシャル層上の一部に第１電極層を有する半導体装置において、前記エピタキシャル層は前記第１電極層が形成されていない部分に凹部を有し、該凹部に、前記半導体基板と接続された第２電極層を有することを特徴とする。
【００１１】
第２発明に係る半導体装置は、Ｎ型半導体基板上に形成され、該Ｎ型半導体基板よりも高抵抗なＮ型エピタキシャル層表面の一部分にＰ型拡散層を有し、該Ｐ型拡散層上及びその周辺のＮ型エピタキシャル層上に第１電極層を有する半導体装置において、前記Ｎ型エピタキシャル層は前記第１電極層が形成されていない部分に凹部を有し、該凹部に、前記Ｎ型半導体基板と接続された第２電極層を有することを特徴とする。
【００１２】
第３発明に係る半導体装置は、第２発明において、第１電極層に電流を印加した場合、Ｎ型エピタキシャル層よりも低抵抗な前記Ｎ型半導体基板内を電流が平面に沿う方向に流れるように構成してあることを特徴とする。
【００１３】
第４発明に係る半導体装置は、複数の電極層を同一平面側に有する半導体基板と、該半導体基板の側面を囲む合成樹脂製の枠体とを備えることを特徴とする。
【００１４】
第５発明に係る半導体装置の製造方法は、複数の電極層を同一平面側に有する複数の半導体装置をウエハに形成するステップと、該ウエハの半導体装置間に溝を形成するステップと、該溝を合成樹脂で埋めるステップと、該合成樹脂部分を切断して、個々の半導体装置に分離するステップとを有することを特徴とする。
【００１５】
第１発明においては、半導体基板上に形成したエピタキシャル層が有する凹部の例えば底に、半導体基板と接続された第２電極層を有しており、第１電極層が設けられたエピタキシャル層上面側から第２電極層に電気的な接続を行うことができる。また、第１電極層に電流を印加した場合、エピタキシャル層よりも低抵抗な半導体基板内を平面に沿った方向に電流が流れる。第２電極層を第１電極層と同一平面側に設けることにより、第１導電体及び第２導電体の夫々に第１電極層及び第２電極層を直接的に接続することが可能になり、従来のワイヤーボンディングを行う必要がなくなる。そのため、小型化、特に薄型化できると共に、組立コストを低減できる。なお、第１電極層及び第２電極層を同一平面側に設ける場合、電流が流れる経路は長くなるが、電流が流れる半導体基板は低抵抗であるため、抵抗の増加を抑えることができる。
【００１６】
第２、第３発明においては、Ｎ型半導体基板上に形成したＮ型エピタキシャル層が有する凹部の例えば底に、Ｎ型半導体基板と接続された第２電極層を有しており、第１電極層が設けられたＮ型エピタキシャル層上面側から第２電極層に電気的な接続を行うことができる。また、第１電極層に電流を印加した場合、Ｎ型エピタキシャル層よりも低抵抗なＮ型半導体基板内を平面に沿った方向に電流が流れる。第２電極層を第１電極層と同一平面側に設けることにより、第１導電体及び第２導電体の夫々に第１電極層及び第２電極層を直接的に接続することが可能になり、従来のワイヤーボンディングを行う必要がなくなる。そのため、小型化、特に薄型化できると共に、組立コストを低減できる。なお、第１電極層及び第２電極層を同一平面側に設ける場合、電流が流れる経路は長くなるが、電流が流れるＮ型半導体基板は低抵抗であるため、抵抗の増加を抑えることができる。
【００１７】
第４発明においては、半導体基板の側面は合成樹脂製の枠体によって保護されている。そのため、湿気等による半導体基板側面からの汚染を防止することができる。
【００１８】
第５発明においては、ウエハに形成して分離された各半導体装置の側面は合成樹脂に囲まれた構成となる。そのため、半導体装置の側面は合成樹脂で保護され、例えば湿気等による半導体装置側面からの汚染を防止することができる。
【発明の効果】
【００１９】
第１、第２、第３発明によれば、小型化及び低コスト化できる。また、抵抗の増加を抑えることができる。
【００２０】
第４発明によれば、半導体基板の側面を合成樹脂製の枠体で保護し、例えば湿気等による半導体基板側面からの汚染を防止することができる。
【００２１】
第５発明によれば、半導体装置の側面を合成樹脂で保護することができる。例えば湿気等による半導体装置側面からの汚染を防止することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。図１及び図２は本発明に係るショットキーバリアダイオード（半導体装置）１０の例を示す図であり、図１（ａ）は表面図であり、図１（ｂ）は裏面図である。また、図２（ａ）は図１（ａ）のＡ−Ａ線切断断面図である。ただし、図２（ａ）においては左右の端部周辺を誇張して図示している。ショットキーバリアダイオード（以下、ダイオードという）１０は、ヒ素を含有するＮ型Ｓｉサブストレート（Ｎ型半導体基板）１２と、Ｎ型Ｓｉサブストレート１２下面の大部分に形成されたＮ型エピタキシャル層１４と、Ｎ型Ｓｉサブストレート１２下面の一部に形成された電極メタル（第２電極層）２１と、Ｎ型エピタキシャル層１４下面の大部分に形成された酸化膜１６と、Ｎ型エピタキシャル層１４下面の一部に形成されたバリアメタル（第１電極層）２０と、Ｎ型エピタキシャル層１４のバリアメタル２０近傍に形成されたＰ型ガード拡散層（Ｐ型拡散層）２２と、酸化膜１６下面に形成された窒化膜１８と、バリアメタル２０下面及び電極メタル２１下面の一部に夫々形成された第１電極用ハンダ層２６及び第２電極用ハンダ層２７と、バリアメタル２０下面及び電極メタル２１下面の他部及び窒化膜１８下面に形成されたポリイミド樹脂２４と、Ｎ型Ｓｉサブストレート１２上面、第１電極用ハンダ層２６下面及び第２電極用ハンダ層２７下面以外を覆う低応力エポキシ樹脂（以下、エポキシ樹脂という）２８とを備える。
【００２３】
図２（ｂ）は、ダイオード１０の実装例を示す断面図である。第１電極用ハンダ層２６及び第２電極用ハンダ層２７が夫々第１導電体３０及び第２導電体３１に接続されている。従来（図９（ｃ））のワイヤー１３２を使用しないため、本発明（図２（ｂ））のダイオード１０は小型化、特に薄型化できる。第１導電体３０に電流を印加した場合、第１電極用ハンダ層２６からバリアメタル（アノード電極）２０に流れ込んだ電流は、従来と同様にバリアメタル２０からＮ型Ｓｉサブストレート１２へ流れるが、その後はＮ型エピタキシャル層１４よりも低抵抗なＮ型Ｓｉサブストレート１２を通って電極メタル（カソード電極）２１に流れ、第２電極用ハンダ層２７から第２導電体３１へ流れる。
【００２４】
図３及び図４は、ダイオード１０の製造方法の例を示す断面図である。ただし、図３及び図４は、第１電極用ハンダ層２６、第２電極用ハンダ層２７、及びエポキシ樹脂２８を形成する前段階までの製造方法である。ヒ素を含有する不純物濃度の高いＮ型Ｓｉサブストレート１２のウエハの表面洗浄を行い、図３（ａ）に示すように不純物濃度の低いＮ型エピタキシャル層１４を形成する。Ｎ型エピタキシャル層１４は、モノシランガス（ＳｉＨ4 ）又は塩素系シランガスなどの化学反応により、結晶欠陥の少ないシリコンの単結晶を成長させる。Ｎ型Ｓｉサブストレート１２の厚さは３００〜５００μｍであり、Ｎ型エピタキシャル層１４の厚さは２〜１０μｍである。また、Ｎ型Ｓｉサブストレート１２の抵抗値は３ｍΩ以下であり、Ｎ型エピタキシャル層１４の抵抗値は１〜２Ωである。なお、エピタキシャル層１４の厚さ及び抵抗値は、ダイオード１０の耐圧特性に応じた値に調整する。
【００２５】
次に、図３（ｂ）に示すように、Ｎ型エピタキシャル層１４表面に酸化膜（ＳｉＯ2 ）１６を形成する。酸化膜１６は、石英管内で１０００℃〜１２５０℃の温度でドライ酸化（Ｏ2 ガス）又は水蒸気酸化（Ｈ2 Ｏ）を行って形成する。酸化膜１６の厚さは０．８〜１．５μｍである。次に、図３（ｃ）に示すように、フォトレジストを形成して、フッ素系の薬品を用いてエッチングを行い、酸化膜１６の図中左寄りの２個所を除去して第１開口部１７ａ，１７ａを設け、フォトレジストを剥離した後、図３（ｄ）に示すように、ボロン系の不純物を開口部１７ａ，１７ａから熱拡散法又はインプラ法などにより拡散させてＰ型ガード拡散層２２，２２を形成する。
【００２６】
次に、フォトレジストを形成して、図３（ｅ）に示すように、ラジカルイオンエッチングを行い、酸化膜１６の図中右寄りの１個所及びその下のエピタキシャル層１４を除去して第２開口部１５を形成した後、フォトレジストを剥離する。なお、フォトレジストの露光に問題がある場合は、投影露光方式を採用することが可能である。次に、図４（ａ）に示すように、フッ素系の薬品を用いてエッチングを行い、第１開口部１７ａ，１７ａの各内側及び第１開口部１７ａ，１７ａ間の酸化膜１６を除去して第１開口部１７ｂを設けた後、図４（ｂ）に示すように、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いて、ＳｉＨ4 及びＮＨ3 のガス反応により酸化膜１６上に窒化膜１８を形成する。窒化膜１８の厚さは０．５〜１．０μｍである。
【００２７】
次に、図４（ｃ）に示すように、電子ビーム蒸着又はスパッタリングなどにより、第１開口部１７ｂ及び第２開口部１５に夫々Ｍｏ−Ｔｉ−Ａｇなどを積層してバリアメタル２０及び電極メタル２１を形成する。例えばバリアメタル２０及び電極メタル２１のＭｏは０．２〜０．５μｍ、Ｔｉは０．０５〜０．２μｍ、Ａｇは０．５〜１．０μｍの厚さである。次に、窒化膜１８、バリアメタル２０及び電極メタル２１上にポリイミド樹脂２４を塗布する。その後、フォトレジストを用いてエッチングを行い、バリアメタル２０及び電極メタル２１表面の中央部分のポリイミド樹脂２４を除去する。
【００２８】
図５及び図６はダイオード１０の製造方法の例を示す断面図であり、図４（ｄ）に示した製造途中のダイオード素子３２から図２（ａ）に示すダイオード１０を製造する手順を示している。ただし、図５及び図６においては、図２（ａ）に示すダイオード１０を簡略化して図示している。図２（ｃ）は図２（ａ）に示すダイオード１０を簡略化した断面図であり、図４（ｄ）に示した製造途中のダイオード素子３２のバリアメタル２０及び電極メタル２１に夫々第１電極用ハンダ層２６及び第２電極用ハンダ層２７が接続され、ダイオード素子３２上面、第１電極用ハンダ層２６下面及び第２電極用ハンダ層２７下面以外はエポキシ樹脂２８により覆われている。
【００２９】
複数のダイオード素子３２がウエハ上に形成されており、図５（ａ）に示すように、ダイオード素子３２間に溝１２ａを形成する。溝１２ａは幅８０μｍ、深さ１８０μｍであり、ダイシングにより形成する。また、ウエハの厚さは４００μｍである。次に、図５（ｂ）に示すように、ウエハ上にエポキシ樹脂２８を形成すると共に、溝１２ａをエポキシ樹脂２８で埋める。ただし、ダイオード素子３２のバリアメタル２０及び電極メタル２１上には、エポキシ樹脂２８は形成せず、開口部２８ａ，２８ａを設ける。開口部２８ａ，２８ａに生じるバリなどは水圧によるジェット噴射で除去する。開口部２８ａ，２８ａには、スクリーン印刷によりクリームハンダを印刷し、図５（ｃ）に示すように、第１電極用ハンダ層２６及び第２電極用ハンダ層２７を形成する。
【００３０】
次に、図６（ａ）に示すように、溝１２ａ底部のエポキシ樹脂２８が表れるまで、ウエハを研磨する。なお、図６（ａ）では、図５（ｃ）の状態に対して上下逆の裏返した状態になっている。そして、図６（ｂ）に示すように、第１電極用ハンダ層２６及び第２電極用ハンダ層２７がＵＶテープ３４に貼着された状態で、製造途中のダイオード素子３２を挟むエポキシ樹脂２８部分をダイシングにより切断し、ＵＶテープ３４にダイオード１０が貼着された状態にする。
【００３１】
第１電極用ハンダ層２６及び第２電極用ハンダ層２７の形成、及び、エポキシ樹脂２８の形成は、図５及び図６に示した製造方法に限定はされず、例えば以下に説明する方法で製造することも可能である。図７及び図８はダイオード１０の製造方法の例を示す断面図であり、図４（ｄ）に示した製造途中のダイオード素子３２から図２（ａ）に示すダイオード１０を製造する手順を示している。ただし、図７及び図８においては、図２（ａ）に示すダイオード１０を図２（ｃ）に示すように簡略化して図示している。
【００３２】
複数のダイオード素子３２がウエハに形成されており、図７（ａ）に示すように、ダイオード素子３２上に、スクリーン印刷法により、クリームハンダを印刷し、第１電極用ハンダ層２６及び第２電極用ハンダ層２７を形成する。次に、ダイシングにより、図７（ｂ）に示すように、ダイオード素子３２間に溝１２ａを形成する。次に、図７（ｃ）に示すように、液性樹脂によるモールド樹脂印刷を行い、溝１２ａを埋めると共に、第１電極用ハンダ層２６及び第２電極用ハンダ層２７を覆うエポキシ樹脂２８を形成する。
【００３３】
次に、図８（ａ）に示すように、第１電極用ハンダ層２６及び第２電極用ハンダ層２７が表れるまで、エポキシ樹脂２８を研磨する。次に、図８（ｂ）に示すように、溝１２ａ底部のエポキシ樹脂２８が表れるまで、ウエハを研磨する。なお、図８（ｂ）では、図８（ａ）の状態に対して上下逆の裏返した状態になっている。そして、図８（ｃ）に示すように、第１電極用ハンダ層２６及び第２電極用ハンダ層２７がＵＶテープ３４に貼着された状態で、製造途中のダイオード素子３２を挟むエポキシ樹脂２８部分をダイシングにより切断し、ＵＶテープ３４にダイオード１０が貼着された状態にする。
【００３４】
上述した実施の形態においては、Ｎ型半導体基板上に形成され、該Ｎ型半導体基板よりも高抵抗なＮ型エピタキシャル層表面の一部分にＰ型拡散層を有し、該Ｐ型拡散層上及びその周辺のＮ型エピタキシャル層上に第１電極層を有する半導体装置において、前記Ｎ型エピタキシャル層の前記第１電極層が形成されていない部分の凹部に前記Ｎ型半導体基板と接続された第２電極層を有するが、Ｎ型とＰ型とを逆にして、Ｐ型半導体基板上に形成され、該Ｐ型半導体基板よりも高抵抗なＰ型エピタキシャル層表面の一部分にＮ型拡散層を有し、該Ｎ型拡散層上及びその周辺のＰ型エピタキシャル層上に第２電極層を有する半導体装置において、前記Ｐ型エピタキシャル層の前記第２電極層が形成されていない部分の凹部に前記Ｐ型半導体基板と接続された第１電極層を有する構成とすることも可能である。また、前記凹部は、高濃度にドーピングした低抵抗のポリシリコンで埋めることも可能である。また、上述した実施の形態においては、ダイオードを例にして説明したが、トランジスタに本発明を適用することも可能である。
【図面の簡単な説明】
【００３５】
【図１】本発明に係るショットキーバリアダイオード（半導体装置）の例を示す図である。
【図２】（ａ）は図１（ａ）のＡ−Ａ線切断断面図であり、（ｂ）はダイオードの実装例を示す断面図であり、（ｃ）は（ａ）に示すダイオードを簡略化した断面図である。
【図３】ダイオードの製造方法の例を示す断面図である。
【図４】ダイオードの製造方法の例を示す断面図である。
【図５】ダイオードの製造方法の例を示す断面図である。
【図６】ダイオードの製造方法の例を示す断面図である。
【図７】ダイオードの製造方法の他の例を示す断面図である。
【図８】ダイオードの製造方法の他の例を示す断面図である。
【図９】（ａ）は従来のショットキーバリアダイオード素子の表面図であり、（ｂ）は（ａ）のＢ−Ｂ線切断断面図であり、（ｃ）はダイオード素子を合成樹脂に収容した従来のダイオードを示す断面図である。
【符号の説明】
【００３６】
１０  ダイオード
１２  Ｎ型Ｓｉサブストレート
１４  Ｎ型エピタキシャル層
１６  酸化膜
１８  窒化膜
２０  バリアメタル（アノード電極）
２１  電極メタル（カソード電極）
２２  Ｐ型ガード拡散層
２４  ポリイミド樹脂
２６  第１電極用ハンダ層
２７  第２電極用ハンダ層
２８  エポキシ樹脂
【図１】
2006019667.tif 000003
【図２】
2006019667.tif 000004
【図３】
2006019667.tif 000005
【図４】
2006019667.tif 000006
【図５】
2006019667.tif 000007
【図６】
2006019667.tif 000008
【図７】
2006019667.tif 000009
【図８】
2006019667.tif 000010
【図９】
2006019667.tif 000011