(57)【要約】  【課題】  受信レートに応じてステートメトリックの正規化のレイテンシを切り換えることが可能なビタビ復号回路等を提供する。  【解決手段】  このビタビ復号回路２は、ブランチメトリック算出部１１と、ステートメトリック格納部１２と、ＡＣＳ処理部１３と、ステートメトリック最小値抽出部１４と、減算処理部１５と、メトリックリミット処理部１６と、パスメモリ部１７と、最尤復号判定部１８とを具備する。ステートメトリック最小値抽出部１４は、ステートメトリック格納部１２に格納されている複数のステートメトリックの中の最小値を、受信レート判定回路３から供給されるレイテンシ切換信号に応じたレイテンシで抽出する。減算処理部１５は、ＡＣＳ処理部１３によって選択された複数の値の各々からステートメトリック最小値抽出部１４によって抽出された最小値を減算する。【選択図】  図１
2006211009.tif 000002
【特許請求の範囲】
【請求項１】
取り得る複数のデータ系列からサンプリングデータを含むデータ系列へ遷移する確からしさをそれぞれ示す複数のブランチメトリックを算出し、前記複数のブランチメトリックと、１サンプリング前の取り得る複数のデータ系列が元のデータ系列である確からしさをそれぞれ示す複数のステートメトリックとを加算し、加算によって得られた複数の値を比較して確からしさの高い値を選択し、選択した各値に対応する各データ系列に基づき、最も確からしいデータ系列を推定して復号を行うためのビタビ復号回路であって、
前記複数のステートメトリックの正規化のレイテンシを受信レートに応じて切り換える、ビタビ復号回路。
【請求項２】
受信レートが高い場合に前記複数のステートメトリックの正規化のレイテンシを大きな値に切り換え、受信レートが低い場合に前記複数のステートメトリックの正規化のレイテンシを小さな値に切り換える、請求項１記載のビタビ復号回路。
【請求項３】
前記複数のステートメトリックの中の最小値を受信レートに応じたレイテンシで抽出し、抽出した最小値を用いて前記複数のステートメトリックの正規化を行う、請求項１又は２記載のビタビ復号回路。
【請求項４】
前記複数のステートメトリックの中の最小値を、外部から供給されるレイテンシ切換信号に応じたレイテンシで抽出するためのステートメトリック最小値抽出部を具備する、請求項１〜３のいずれか１項に記載のビタビ復号回路。
【請求項５】
前記ステートメトリック最小値抽出部が、
複数段に接続された複数の比較回路と、
前記複数の比較回路の少なくとも１つ以上の段に配置された複数のレイテンシ切換回路であって、各々がその前段に位置する前記比較回路の出力信号のレイテンシを前記レイテンシ切換信号に応じて切り換えるための前記複数のレイテンシ切換回路と、
を具備する、請求項４記載のビタビ復号回路。
【請求項６】
前記サンプリングデータに基づいて前記複数のブランチメトリックを算出するためのブランチメトリック算出部と、
外部から供給されるクロック信号に同期して前記複数のステートメトリックを格納するためのステートメトリック格納部と、
前記複数のブランチメトリック及び前記複数のステートメトリックに基づいてＡＣＳ（Add Compare Select）処理を行うためのＡＣＳ処理部と、
前記ＡＣＳ処理部によって選択された複数の値の各々から前記ステートメトリック最小値抽出部によって抽出された最小値を減算することにより、新たな複数のステートメトリックとなり得る複数の値を算出するための減算処理部と、
を更に具備し、
前記ステートメトリック最小値抽出部が、前記クロック信号に同期して動作する、請求項１〜５のいずれか１項に記載のビタビ復号回路。
【請求項７】
請求項１〜６のいずれか１項に記載のビタビ復号回路を具備する、半導体集積回路。
【請求項８】
前記ビタビ復号回路が出力する復号データの受信レートを判定し、前記複数のステートメトリックの中の最小値を受信レートに応じたレイテンシで前記ステートメトリック最小値抽出部に抽出させるための前記レイテンシ切換信号及び受信レートに応じた周波数を有する前記クロック信号を出力させるためのクロック切換信号を出力するための受信レート判定回路と、
前記クロック切換信号に応じた周波数を有する前記クロック信号を前記ビタビ復号回路に供給するためのクロック供給回路と、
を更に具備する、請求項７記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、畳み込み符号の誤り訂正及び復号を行うためのビタビ復号回路に関する。さらに、本発明は、そのようなビタビ復号回路を具備する半導体集積回路に関する。
【背景技術】
【０００２】
無線通信（例えば、ＩＥＥＥ８０２．１１ａ準拠の無線ＬＡＮ通信）や光磁気ディスクの読取り等によって得られた畳み込み符号の誤り訂正及び復号を行うために、ビタビ復号回路が広く用いられている。ビタビ復号回路は、着目したサンプリングデータの前後のサンプリングデータの値も使用して、データ系列として最も確からしいデータ系列を推定していく復号回路であり、取り得るデータ系列からサンプリングデータを含むデータ系列へ遷移する確からしさをそれぞれ示す複数のブランチメトリックと、それらのデータ系列が元の入力データ系列である確からしさをそれぞれ示す複数のステートメトリックとを加算し、複数のステートメトリックの大小から最も確からしいデータ系列を推定する。なお、ステートメトリックの数（状態数）は、畳み込み符号の拘束長に応じた数となり、ＩＥＥＥ８０２．１１ａ準拠の無線ＬＡＮ通信装置（以下、単に「無線ＬＡＮ通信装置」ともいう）においては、ステートメトリックの数は６４個となる。また、無線ＬＡＮ通信装置においては、各ステートメトリックのビット幅は、６〜７ビット程度が一般的である。
【０００３】
ビタビ復号回路においては、各ステートメトリックにブランチメトリックを次々に加算して行くため、各ステートメトリックの値が大きくなり、各ステートメトリックにオーバーフローが発生し、動作不良となる問題がある。このオーバーフローを防止するために、ステートメトリックレジスタやＡＣＳ（Add Compare Select）演算回路のビット幅を増やすことも考えられるが、ハードウェアの増大及びコストアップを招く。そのため、一般には、ステートメトリックの正規化と呼ばれる処理が行われている。このステートメトリックの正規化は、複数のステートメトリックの中の最小値を抽出し、この最小値を各ステートメトリックから減算するという処理である。
【０００４】
ＩＥＥＥ８０２．１１ａにおいては、ベースバンドの通信レートとして、６、９、１２、１８、２７、３６、又は、５４Ｍｂｐｓが規定されている。ビタビ復号回路は、通常、最大の通信レートを満足するように設計される。そのため、無線ＬＡＮ通信装置においては、ビタビ復号回路を５４ＭＨｚ以上の一定の周波数を有するクロック信号で動作させているのが一般的である。なお、無線ＬＡＮ通信装置においては、多くの場合、Ａ／Ｄコンバータ及びＤ／Ａコンバータを４０ＭＨｚのクロック信号で動作させ、ビタビ復号回路を８０ＭＨｚのクロック信号で動作させていると考えられる。
【０００５】
上記のように、無線ＬＡＮ通信装置においては、６４個のステートメトリックを用いており、これら６４個のステートメトリックの正規化を８０ＭＨｚのクロックサイクル毎に行うことは容易ではない。
このように、ステートメトリックの正規化がビタビ復号回路の動作周波数を高めることを阻害する一因となっている。
そこで、無線ＬＡＮ通信装置においては、ステートメトリックの正規化を数サイクルのレイテンシで行っているのが一般的である。このレイテンシが大きくなるほどビット誤り率等の受信性能が低下するため、このレイテンシを少なくすることが受信性能を保つために重要である。
【０００６】
ところで、下記特許文献１には、ビタビ復号を行う装置であって、連続した時系列の受信信号の有する複数の状態にそれぞれ対応したステートメトリックの最小値を、実質的に所定の間隔を隔てた該受信信号のシンボルおきに順次求め、該最小値に基づいて該ステートメトリックそれぞれを正規化する正規化手段を有し、正規化手段は、受信信号のシンボルごとに最小値を出力し、その他のシンボルにおいては数値０を出力する減算値制御手段と減算値制御手段から出力される数値を、各ステートメトリックから減算して正規化する減算手段とを有することを特徴とするビタビ復号装置（以下、「第１のビタビ復号装置」という）が掲載されている。さらに、特許文献１には、上記所定の間隔は、受信信号の状態数に対応して変更されることを特徴とするビタビ復号装置（以下、「第２のビタビ復号装置」という）も掲載されている。
特許文献１掲載の第１のビタビ復号装置によれば、ステートメトリックの正規化をシンボルおきに間引いて行うことにより、高速動作が可能となる。また、特許文献１掲載の第２のビタビ復号装置によれば、所定の間隔は、受信信号の状態数に対応して変更される。しかしながら、特許文献１掲載のビタビ復号装置は、所定の間隔を受信レートに対応して変更するものではない。
【０００７】
【特許文献１】特開平７−６６７３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、上記の点に鑑み、本発明は、受信レートに応じてステートメトリックの正規化のレイテンシを切り換えることが可能なビタビ復号回路を提供することを目的とする。また、本発明はそのようなビタビ復号回路を具備する半導体集積回路を提供することを更なる目的とする。
【課題を解決するための手段】
【０００９】
以上の課題を解決するため、本発明に係るビタビ復号回路は、取り得る複数のデータ系列からサンプリングデータを含むデータ系列へ遷移する確からしさをそれぞれ示す複数のブランチメトリックを算出し、複数のブランチメトリックと、１サンプリング前の取り得る複数のデータ系列が元のデータ系列である確からしさをそれぞれ示す複数のステートメトリックとを加算し、加算によって得られた複数の値を比較して確からしさの高い値を選択し、選択した各値に対応する各データ系列に基づき、最も確からしいデータ系列を推定して復号を行うためのビタビ復号回路であって、複数のステートメトリックの正規化のレイテンシを受信レートに応じて切り換えることを特徴とする。
【００１０】
このビタビ復号回路において、受信レートが高い場合に複数のステートメトリックの正規化のレイテンシを大きな値に切り換え、受信レートが低い場合に複数のステートメトリックの正規化のレイテンシを小さな値に切り換えることとしても良い。
また、複数のステートメトリックの中の最小値を受信レートに応じたレイテンシで抽出し、抽出した最小値を用いて複数のステートメトリックの正規化を行うこととしても良い。
【００１１】
また、複数のステートメトリックの中の最小値を、外部から供給されるレイテンシ切換信号に応じたレイテンシで抽出するためのステートメトリック最小値抽出部を具備することとしても良い。このステートメトリック最小値抽出部が、複数段に接続された複数の比較回路と、複数の比較回路の少なくとも１つ以上の段に配置された複数のレイテンシ切換回路であって、各々がその前段に位置する比較回路の出力信号のレイテンシをレイテンシ切換信号に応じて切り換えるための複数のレイテンシ切換回路とを具備することとしても良い。
【００１２】
また、サンプリングデータに基づいて複数のブランチメトリックを算出するためのブランチメトリック算出部と、外部から供給されるクロック信号に同期して複数のステートメトリックを格納するためのステートメトリック格納部と、複数のブランチメトリック及び複数のステートメトリックに基づいてＡＣＳ（Add Compare Select）処理を行うためのＡＣＳ処理部と、ＡＣＳ処理部によって選択された複数の値の各々からステートメトリック最小値抽出部によって抽出された最小値を減算することにより、新たな複数のステートメトリックとなり得る複数の値を算出するための減算処理部と、を更に具備し、ステートメトリック最小値抽出部が、クロック信号に同期して動作することとしても良い。
【００１３】
また、本発明に係る半導体集積回路は、本発明に係るビタビ復号回路を具備する。
【００１４】
この半導体集積回路において、ビタビ復号回路が出力する復号データの受信レートを判定し、複数のステートメトリックの中の最小値を受信レートに応じたレイテンシでステートメトリック最小値抽出部に抽出させるためのレイテンシ切換信号及び受信レートに応じた周波数を有するクロック信号を出力させるためのクロック切換信号を出力するための受信レート判定回路と、クロック切換信号に応じた周波数を有するクロック信号をビタビ復号回路に供給するためのクロック供給回路とを更に具備することとしても良い。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の構成要素については、同一の参照番号で示している。
図１は、本発明の一実施形態に係るビタビ復号回路を用いた半導体集積回路の概要を示す図である。この半導体集積回路１は、サンプリングデータを復号するためのビタビ復号回路２と、復号データの受信レートを判定してクロック切換信号及びレイテンシ切換信号を出力するための受信レート判定回路３と、所定の周波数の第１クロック信号を分周して第２クロック信号を出力するための分周回路４とを具備する。なお、本実施形態においては、分周回路４は、クロック切換信号が第１のレベルの場合に所定の第１の周波数のクロック信号を出力し、クロック切換信号が第２のレベルの場合に第１の周波数の１／２の第２の周波数のクロック信号を出力するものとする。
【００１６】
ビタビ復号回路２は、ブランチメトリック算出部１１と、ステートメトリック格納部１２と、ＡＣＳ（Add Compare Select）処理部１３と、ステートメトリック最小値抽出部１４と、減算処理部１５と、メトリックリミット処理部１６と、パスメモリ部１７と、最尤復号判定部１８とを具備する。
【００１７】
ブランチメトリック算出部１１は、サンプリングデータに基づいて、取り得る複数のデータ系列からサンプリングデータを含むデータ系列へ遷移する確からしさをそれぞれ示す複数のブランチメトリックを算出する。
ステートメトリック格納部１２は、１サンプリング前の取り得る複数のデータ系列が元のデータ系列である確からしさをそれぞれ示す複数のステートメトリックを格納する。また、ステートメトリック格納部１２は、第２クロック信号に同期して、メトリックリミット処理部１６が出力する複数の値を新たな複数のステートメトリックとして格納する。
【００１８】
ＡＣＳ処理部１３は、ブランチメトリック算出部１１によって算出された複数のブランチメトリックと、ステートメトリック格納部１２に格納されている複数のステートメトリックとを加算（Add）し、加算によって得られた複数の値を比較（Compare）し、確からしさの高い値を選択（Select）する。
ステートメトリック最小値抽出部１４は、第２クロック信号に同期して動作し、ステートメトリック格納部１２に格納されている複数のステートメトリックの中の最小値（以下、単に「ステートメトリック最小値」ともいう）を、レイテンシ切換信号に応じたレイテンシで抽出する。なお、本実施形態においては、ステートメトリック最小値抽出部１４のレイテンシは、「０」又は「１」とする。
【００１９】
図２は、ステートメトリック最小値抽出部１４の内部構成を示す図である。図２に示すように、ステートメトリック最小値抽出部１４は、比較回路２１〜２７と、レイテンシ切換回路３０、４０とを具備する。
【００２０】
比較回路２１は、ステートメトリックＳＭ１、ＳＭ２の小さい方を値Ｓ２１として比較回路２５に出力し、比較回路２２は、ステートメトリックＳＭ３、ＳＭ４の小さい方を値Ｓ２２として比較回路２５に出力する。また、比較回路２３は、ステートメトリックＳＭ５、ＳＭ６の小さい方を値Ｓ２３として比較回路２６に出力し、比較回路２４は、ステートメトリックＳＭ７、ＳＭ８の小さい方を値Ｓ２４として比較回路２６に出力する。
比較回路２５は、値Ｓ２１、Ｓ２２の小さい方を値Ｓ２５としてレイテンシ切換回路３０に出力し、比較回路２６は、値Ｓ２３、Ｓ２４の小さい方を値Ｓ２６としてレイテンシ切換回路４０に出力する。
【００２１】
レイテンシ切換回路３０は、レジスタ３１と、セレクタ３２とを具備する。
レジスタ３１は、第２クロック信号に同期して、値Ｓ２５をラッチし、値Ｓ３１として出力する。なお、レジスタ３１は、リセット信号入力端子を有しており、初期時、その他の必要な時にリセット信号を供給することにより、リセット可能である。
セレクタ３２は、レイテンシ切換信号に従って、値Ｓ２５又はＳ３１を選択し、値Ｓ３０として出力する。具体的には、セレクタ３２は、レイテンシ切換信号が第１のレベルの場合には値Ｓ３１を選択し、レイテンシ切換信号が第２のレベルの場合には値Ｓ２５を選択する。
【００２２】
レイテンシ切換回路４０は、レジスタ４１と、セレクタ４２とを具備する。
レジスタ４１は、第２クロック信号に同期して、値Ｓ２６をラッチし、値Ｓ４１として出力する。なお、レジスタ４１は、リセット信号入力端子を有しており、初期時、その他の必要な時にリセット信号を供給することにより、リセット可能である。
セレクタ４２は、レイテンシ切換信号に従って、値Ｓ２６又はＳ４１を選択し、値Ｓ４０として出力する。具体的には、セレクタ４２は、レイテンシ切換信号が第１のレベルの場合には値Ｓ４１を選択し、レイテンシ切換信号が第２のレベルの場合には値Ｓ２６を選択する。
【００２３】
比較回路２７は、値Ｓ３０、Ｓ４０の小さい方を値Ｓ２７として出力する。この値Ｓ２７が、ステートメトリックＳＭ１〜ＳＭ８の最小値となる。
このステートメトリック最小値抽出部１４の構成は、一般にトーナメント方式と呼ばれている構成に類似したものとなっており、比較回路２５と比較回路２７との間にレイテンシ切換回路３０が、比較回路２６と比較回路２７との間にレイテンシ切換回路４０が、それぞれ配置されている点で一般のトーナメント方式と異なっている。
また、ここでは、ステートメトリックの数を８個としているが、ステートメトリックの数を減らし又は増やすことも可能である。その場合、比較回路の個数及び段数を減らし又は増やせばよい。
【００２４】
再び図１を参照すると、減算処理部１５は、ＡＣＳ処理部１３によって選択され出力された複数の値の各々からステートメトリック最小値を減算する。
メトリックリミット処理部１６は、減算処理部１５が出力する複数の値の各々が所定の閾値を越えないようにリミット処理する。
【００２５】
パスメモリ部１７は、ＡＣＳ処理部１３によって最も確からしいと推定されたパスに関する情報を順次格納する。
最尤復号判定部１８は、最終的なパスが確定した後に、パスメモリ部１７に格納されている情報をトレースバックすることにより、復号データを出力する。なお、例えば、ＩＥＥＥ８０２．１１ａ準拠の無線ＬＡＮ通信においては、復号データのヘッダ部に受信レートを表す情報が格納されており、受信レート判定回路３が、このヘッダ部を参照することにより受信レートを判定することとしても良い。
【００２６】
次に、ビタビ復号回路２の動作について説明する。図３（Ａ）は、受信レートが所定値より高い場合におけるビタビ復号回路２の動作タイミングを示すタイミングチャートであり、図３（Ｂ）は、受信レートが所定値より低い場合におけるビタビ復号回路２の動作タイミングを示すタイミングチャートである。
【００２７】
まず、受信レートが所定値より高い場合におけるビタビ復号回路２の動作について、図３（Ａ）を参照しながら説明する。なお、受信レートが高い場合、クロック切換信号及びレイテンシ切換信号は第１のレベルとなり、レイテンシ切換回路３０内のセレクタ３２は値Ｓ３１を選択し、レイテンシ切換回路４０内のセレクタ４２は値Ｓ４１を選択する。
第２クロック信号の立ち上がりエッジである時刻ｔ１０において、ステートメトリック格納部１２は、メトリックリミット処理部１６が出力する複数の信号を新たなステートメトリックとして格納する。ステートメトリックＳＭ１〜ＳＭ８の更新に伴い、比較回路２１〜２６はステートメトリックＳＭ１〜ＳＭ８の比較を開始し、比較回路２１〜２６の動作遅延時間の後の時刻ｔ１１において、値Ｓ２５及びＳ２６が確定する。
【００２８】
第２クロック信号の次の立ち上がりエッジである時刻ｔ１２において、レジスタ３１は値Ｓ２５を、レジスタ４１は値Ｓ２６を、それぞれラッチする。レジスタ３１、４１の値Ｓ３０、Ｓ４０の更新に伴い、比較回路２７は、値Ｓ３０と値Ｓ４０の比較を開始する。そして、比較回路２７の動作遅延時間の後の時刻ｔ１３において、ステートメトリックＳＭ１〜ＳＭ８の最小値が確定する。減算処理部１５は、このステートメトリックＳＭ１〜ＳＭ８の最小値を用いて、時刻ｔ１３〜第２クロック信号の次の立ち上がりエッジである時刻ｔ１４の間に減算処理を行い、ステートメトリックの正規化が終了する。
【００２９】
次に、受信レートが低い場合におけるビタビ復号回路２の動作について、図３（Ｂ）を参照しながら説明する。なお、受信レートが低い場合、クロック切換信号及びレイテンシ切換信号は第２のレベルとなり、レイテンシ切換回路３０内のセレクタ３２は値Ｓ２５を選択し、レイテンシ切換回路４０内のセレクタ４２は値Ｓ２６を選択する。
第２クロック信号の立ち上がりエッジである時刻ｔ２０において、ステートメトリック格納部１２は、メトリックリミット処理部１６が出力する複数の信号を新たなステートメトリックとして格納する。ステートメトリックＳＭ１〜ＳＭ８の更新に伴い、比較回路２１〜２７はステートメトリックＳＭ１〜ＳＭ８の比較を開始する。そして、比較回路２１〜２７の動作遅延時間の後の時刻ｔ２１において、ステートメトリックＳＭ１〜ＳＭ８の最小値が確定する。減算処理部１５は、このステートメトリックＳＭ１〜ＳＭ８の最小値を用いて、時刻ｔ２１〜第２クロック信号の次の立ち上がりエッジである時刻ｔ２２の間に減算処理を行い、ステートメトリックの正規化が終了する。
【００３０】
以上説明したように、ビタビ復号回路２においては、受信レートが高い場合にはレイテンシ「１」でステートメトリックの正規化を行い、受信レートが低い場合にはレイテンシ「０」でステートメトリックの正規化を行うことができる。
先に説明したように、ステートメトリックの正規化のレイテンシが小さくなると、ビット誤り率等の受信品質が向上する。従って、ビタビ復号回路２によれば、受信レートが低い場合に、ビット誤り率等の受信品質を向上することが可能となる。
【００３１】
なお、本実施形態においては、ステートメトリック最小値抽出部１４内の２段目の比較回路（比較回路２５、２６）の後ろにレイテンシ切換回路３０、４０を配置することとしているが、他の１つ又は複数の段にレイテンシ切換回路を配置することとしても良い。
また、本実施形態においては、ステートメトリックの数を８個としているが、ステートメトリックの数を他の数としても良い。例えば、本発明を無線ＬＡＮ通信装置に適用する場合においては、ステートメトリックの数を６４個とすれば良い。この場合、ステートメトリック最小値抽出部１４内の比較回路の段数は６段となるが、これらの比較回路の１つ以上の段にレイテンシ切換回路を配置することとすれば良い。
【００３２】
また、本実施形態においては、第２クロック信号の周波数を２つの周波数に切り換えることとしているが、第２クロック信号の周波数を３つ以上の周波数に切り換えることとしても良い。また、本実施形態においては、レイテンシを「０」又は「１」の２段階に切り換えることとしているが、レイテンシをより多段階に切り換えることとしても良い。
また、ステートメトリック最小値抽出部１４を、トーナメント方式に類似した構成（トーナメント方式の比較回路の段間にレイテンシ切換回路を配置した構成）としているが、他の方式に類似した構成（他の方式の比較回路の段間にレイテンシ切換回路を配置した構成）としても良い。
【産業上の利用可能性】
【００３３】
本発明は、畳み込み符号の誤り訂正及び復号を行うためのビタビ復号回路において利用可能である。このビタビ復号回路は、ＩＥＥＥ８０２．１１ａに準拠した無線ＬＡＮ通信装置等に利用可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態に係るビタビ復号回路を用いた回路の概要を示す図。
【図２】図１のステートメトリック最小値抽出部１４の内部構成を示す図。
【図３】図１のビタビ復号回路２の動作タイミングを示すタイミングチャート。
【符号の説明】
【００３５】
２  ビタビ復号回路、  ３  受信レート判定回路、  ４  分周回路、  １１  ブランチメトリック算出部、  １２  ステートメトリック格納部、  １３  ＡＣＳ処理部、  １４  ステートメトリック最小値抽出部、  １５  減算処理部、  １６  メトリックリミット処理部、  １７  パスメモリ部、  １８  最尤復号判定部、  ２１〜２７  比較回路、  ３０、４０  レイテンシ切換回路、  ３１、４１  レジスタ、  ３２、４２  セレクタ
【図１】
2006211009.tif 000003
【図２】
2006211009.tif 000004
【図３】
2006211009.tif 000005