(57)【要約】【課題】ソース配線と反射画素電極を同一層に設けた半透過型液晶表示装置において、ソース配線と反射画素電極との両者の間隔を保持して形成した場合であっても反射コントラストが低下しない半透過型液晶表示装置を提供することを目的とする。【解決手段】反射画素電極６５とソース配線６３との間隔Ｌ上に、第一の補助容量電極２３上に重なる位置に、反射コントラストの低下を防止するためのコントラスト低下防止電極９５を形成する。【選択図】図１
2006078643.tif 000002
【特許請求の範囲】
【請求項１】
画素領域にバックライト光を透過させる透過領域と外部から入射した周囲光を反射させる反射領域とを液晶を駆動させる薄膜トランジスタとともに絶縁性基板上に配して構成される半透過型液晶表示装置において、
前記絶縁性基板上に形成された第１の導電膜からなるゲート電極を備えた複数のゲート配線と補助容量電極を備えた補助容量配線、
前記第１の導電膜上に第１の絶縁膜を介して形成され、前記ゲート配線と交差する第２の導電膜からなるソース電極を備えた複数のソース配線およびドレイン電極、
前記ドレイン電極から延びて形成され、前記反射領域を形成する反射画素電極、
前記第２の導電膜上に第２の絶縁膜を介して形成された、前記透過領域を形成する透過画素電極を備えたＴＦＴアレイ基板と、
前記ＴＦＴアレイ基板と対向して配された対向電極を有する対向基板と、を備え、
前記ソース配線と前記反射画素電極とは、所定の間隔を保持して配置され、前記第２の絶縁膜上の前記間隔にコントラスト低下防止電極を備えたことを特徴とする半透過型液晶表示装置。
【請求項２】
前記コントラスト低下防止電極は、少なくとも前記ソース配線と対向して形成される前記反射画素電極の端部から、前記対向基板のブラックマトリクスが配設される境界に対応する位置まで形成されることを特徴とする請求項１記載の半透過型液晶表示装置。
【請求項３】
前記コントラスト低下防止電極は前記透過画素電極と同じ材料で形成されたことを特徴とする請求項１記載の半透過型液晶表示装置。
【請求項４】
前記コントラスト低下防止電極は前記透過画素電極から延在させて形成されたことを特徴とする請求項１記載の半透過型液晶表示装置。
【請求項５】
画素領域にバックライト光を透過させる透過領域と外部から入射した周囲光を反射させる反射領域とを液晶を駆動させる薄膜トランジスタとともに絶縁性基板上に配して構成される半透過型液晶表示装置の製造方法において、
前記絶縁性基板上に第１の導電膜からなるゲート電極を備えた複数のゲート配線と補助容量電極を備えた補助容量配線を形成する工程、
前記第１の導電膜上に第１の絶縁膜を介して、前記ゲート配線と交差する第２の導電膜からなるソース電極を備えた複数のソース配線およびドレイン電極と、前記ドレイン電極から延びて、前記反射領域に反射画素電極を形成する工程と、
前記第２の導電膜上に第２の絶縁膜を介して、前記透過領域に透過画素電極を形成する工程を含み、
前記ソース配線と前記反射画素電極とが所定の間隔を保持して配置され、前記第２の絶縁膜上の前記間隔にコントラスト低下防止電極を形成する工程を含むことを特徴とする半透過型液晶表示装置の製造方法。
【請求項６】
前記コントラスト低下防止電極を形成する工程は、透過画素電極を形成する工程と同一工程であることを特徴とする請求項５記載の半透過型液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＯＡ機器等の画像、文字情報の表示装置として用いられるアクティブマトリクス方式の液晶表示装置に関し、特に画素領域に光を透過する透過領域と周囲光を反射する反射画素電極を有する半透過型液晶表示装置、およびその製造方法に関するものである。
【背景技術】
【０００２】
従来の一般的な半透過型液晶表示装置に用いられるＴＦＴ（薄膜トランジスタ）アレイ基板の各画素には、表示面の背面に設置したバックライト光を透過させるための透過領域と、液晶層に入射した周囲光を反射させるための反射領域が設けられる。
【０００３】
このような半透過型液晶表示装置用ＴＦＴ基板において、反射領域を構成する反射画素電極と、ソース電極を備えたソース配線およびドレイン電極を同一層に形成して、製造工程を簡略化する構造および製造方法が開示されている（例えば  特許文献１参照）。
【０００４】
下記特許文献１に開示された半透過型液晶表示装置において、当該公報図１、図２に示すように、ソース配線６３と反射画素電極６５とを同一層に設けた場合、両者の短絡による欠損を防止するために、ソース配線６３と反射画素電極６５との間隔を保持して形成しなければならない。この間隔の最下層には補助容量電極および補助容量配線２４を形成している。このため、ＴＦＴアレイ基板と対向する対向基板に設けられた対向電極（図示なし）と、補助容量電極および補助容量配線２４が対向する。
【０００５】
【特許文献１】特願２００４−１１０２９９号（第３−７頁、図１−２）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載のＴＦＴアレイ基板の構造においては、補助容量電極および補助容量配線２４と対向電極は同電位であるため、この保持した間隔に存在する液晶層には電界が加わらない。このため、表示面から入射してソース配線６３と反射画素電極６５との間における補助容量電極および補助容量配線２４で反射する反射光を電界によって抑制できなくなるため、反射コントラストを低下させるという問題があった。
【０００７】
本発明は上記問題を鑑みてなされたものであり、ソース配線と反射画素電極を同一層に設けた半透過型液晶表示装置において、ソース配線と反射画素電極との両者の間隔を保持して形成した場合であっても反射コントラストが低下しない半透過型液晶表示装置を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の半透過型液晶表示装置は、絶縁性基板上に形成された第１の導電膜からなるゲート電極を備えた複数のゲート配線と補助容量電極を備えた補助容量配線、前記第１の導電膜上に第１の絶縁膜を介して形成され、前記ゲート配線と交差する第２の導電膜からなるソース電極を備えた複数のソース配線およびドレイン電極、前記ドレイン電極から延びて形成され、反射領域を形成する反射画素電極、前記第２の導電膜上に第２の絶縁膜を介して形成された、透過領域を形成する透過画素電極を備えたＴＦＴアレイ基板と、前記ＴＦＴアレイ基板と対向して配された、対向電極を有する対向基板とを備え、前記ソース配線と前記反射画素電極とは、所定の間隔を保持して配置され、前記第２の絶縁膜上の前記間隔にコントラスト低下防止電極を備えたことを特徴としている。
【発明の効果】
【０００９】
本発明における半透過型液晶表示装置の構成によれば、ソース配線と反射画素電極との間隔にコントラスト低下防止電極を設けたので、コントラスト低下防止電極と対向電極との間の液晶層に電界が印加され、補助容量電極からの反射光が表示面に出射することがなく、反射コントラストの高い良好な表示特性を得ることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の半透過型液晶表示装置を構成するＴＦＴアレイ基板およびＴＦＴアレイ基板の製造方法についての実施の形態を図面に基づいて説明する。各図において同一の符号は、同一または実質的に同一の構成として説明を省略する。
【００１１】
実施の形態１．
図１は、本発明に係るＴＦＴアレイ基板の概略構成を示す平面図、図２は図１に示すＴＦＴアレイ基板の矢視Ａ−Ａ線（ソース配線部および反射領域：Ｓ）、矢視Ｂ−Ｂ線（透過領域：Ｔ）、矢視Ｃ−Ｃ線（ＴＦＴ部）から見た断面図、図３は本発明のＴＦＴアレイ基板の製造方法について説明するための断面図、図４は本発明のＴＦＴアレイ基板の製造方法について説明するための平面図である。
【００１２】
図１において、ＴＦＴアレイ基板１０上に設けられた各画素は、光を透過させる透過領域Ｔと、液晶層に入射した周囲光を反射させる反射領域Ｓで構成されている。
【００１３】
図１、図２において、ガラス基板等の透明絶縁性基板１上には、第１の導電膜からなるゲート電極２１を備えたゲート配線２２、バックライトからのもれ光を防止するため、および一定期間電圧を保持するために、第１の補助容量電極２３および第２の補助容量電極２５を備えた補助容量配線２４が形成され、この上層に第１の絶縁膜３が設けられる。ゲート電極２１上には、第１の絶縁膜（ゲート絶縁膜）３を介して半導体層である半導体能動膜４およびオーミックコンタクト膜５が形成されている。このオーミックコンタクト膜５は中央部が除去されて２つの領域に分割され、一方には第２の導電膜からなるソース電極６１、他方には同様に第２の導電膜からなるドレイン電極６２が積層されている。これらの半導体能動膜４とソース電極６１およびドレイン電極６２によりスイッチング素子であるＴＦＴ６４が構成されている。
【００１４】
また、ソース電極６１から延びたソース配線６３が、第１の絶縁膜３を介してゲート配線２２と交差するように設けられる。また、この交差部およびソース配線６３には、耐電圧を向上させるために半導体能動膜４およびオーミックコンタクト膜５を残存させる。
【００１５】
反射領域Ｓはドレイン電極６２から延びた反射画素電極６５で形成されている。すなわち、反射画素電極６５は第２の導電膜を用いて形成されており、このため、第２の導電膜としては、少なくともその表面層に反射率の高い金属膜を有する薄膜が用いられる。また、反射画素電極６５とソース配線６３との短絡による欠陥を防止するために、反射画素電極６５はソース配線６３から所定の間隔Ｌ(好ましくは５μm〜10μm程度)を保持して配置する。
【００１６】
上記構成要素を覆うように第２の絶縁膜７を設け、反射画素電極６５上の第２の絶縁膜７の一部を除去してコンタクトホール８１を形成する。その上層に透過率の高い導電膜（以下、透明導電膜と称す）からなる透過画素電極９１が形成され、透過領域Ｔを形成する。透過画素電極９１はコンタクトホール８１を介して反射画素電極６５と電気的に接続され、さらに反射画素電極６５を介してドレイン電極６２と電気的に接続されている。また、反射画素電極６５とソース配線６３との間隔Ｌ上には、第２の絶縁膜７を介して透明導電膜でコントラスト低下防止電極９５を配置する。本実施の形態において、コントラスト低下防止電極９５はソース配線６３に沿うように、ソース配線６３とほぼ平行に形成する。
【００１７】
次に、本実施の形態１における半透過型液晶表示装置の製造工程について、図３および図４を用いて説明する。
【００１８】
まず、図３（ａ）および図４（ａ）に示すように、ガラス基板等の透明絶縁性基板１を洗浄して表面を浄化した後、この透明絶縁性基板１上にスパッタリング法等により第１の導電膜を成膜して、パターニングを行う。第１の導電膜としては、例えばクロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）またはアルミニウム（Ａｌ）これらを主成分とする合金等からなる薄膜が用いられる。本実施の形態では、第１の導電膜として膜厚４００ｎｍのクロム膜を成膜する。
【００１９】
なお、第１の導電膜上には、後述の工程でドライエッチングによりコンタクトホール８１が形成され、コンタクトホール８１内には電気的接続を得るための導電性薄膜（透明導電膜）が形成されるため、表面酸化が生じにくい金属薄膜や酸化されても導電性を有する金属薄膜を第１の導電膜として用いることが好ましい。また、第１の導電膜としてＡｌ系の材料を用いる場合は、表面酸化による導電性の劣化を防止するために、表面に窒化Ａｌ膜を形成するか、Ｃｒ、Ｍｏ、Ｔａ、Ｔｉなどの膜を形成すればよい。
【００２０】
次に、第一の写真製版工程にて第１の導電膜をパターニングし、ゲート電極２１、ゲート配線２２、第１の補助容量電極２３および補助容量配線２４、第２の補助容量電極２５を形成する。第１の補助容量電極２３は反射領域Ｓのほぼ全面に形成し、第２の補助容量電極２５は後述するソース配線６３に沿うように形成する。写真製版工程では、基板を洗浄後、感光性レジストを塗布、乾燥したのちに、所定のパターンが形成されたマスクを通して露光し、現像することにより基板上にマスクパターンを転写したレジストを形成し、感光性レジストを加熱硬化させたのちに第１の導電膜のエッチングを行い、その後感光性レジストを剥離する。
【００２１】
なお、第１の導電膜のエッチングは、公知のエッチャントを用いてウエットエッチング法で行うことができる。例えば、第１の導電膜がクロムで構成されている場合には、第二硝酸セリウムアンモニウムおよび硝酸が混合された水溶液が用いられる。また、第１の導電膜のエッチングにおいては、パターンエッジの段差部における絶縁膜のカバレッジを向上させて他の配線との段差部での短絡を防止するために、パターンエッジ断面が台形状のテーパー形状となるようにテーパーエッチングすることが好ましい。
【００２２】
次に、図３（ｂ）および図４（ｂ）に示すように、プラズマＣＶＤ法等により第１の絶縁膜３、半導体能動膜４、オーミックコンタクト膜５を連続して成膜し、パターニングを行う。ゲート絶縁膜となる第１の絶縁膜３としては、ＳｉＮｘ膜、ＳｉＯｙ膜、ＳｉＯｚＮｗ膜のいずれかの単層膜もしくはこれらを積層した多層膜が用いられる（なお、ｘ、ｙ、ｚ、ｗはそれぞれ化学量論組成を表す正数である）。第１の絶縁膜３の膜厚は、薄い場合にはゲート配線２２とソース配線６３の交差部で短絡を生じやすく、厚い場合にはＴＦＴのＯＮ電流が小さくなり表示特性が低下することから、第１の導電膜より厚く形成するが、なるべく薄くすることが好ましい。また、第１の絶縁膜３はピンホール等の発生による層間ショートを防止するために、複数回に分けて成膜することが好ましい。本実施の形態では、膜厚３００ｎｍのＳｉＮ膜を成膜した後、さらに膜厚１００ｎｍのＳｉＮ膜を成膜することにより、膜厚４００ｎｍのＳｉＮ膜を第１の絶縁膜３として形成する。
【００２３】
半導体能動膜４としては、アモルファスシリコン（ａ―Ｓｉ）膜、ポリシリコン（ｐ―Ｓｉ）膜等が用いられる。半導体能動膜４の膜厚は、薄い場合には後述するオーミックコンタクト膜５のドライエッチング時に膜の消失が発生し、厚い場合にはＴＦＴのＯＮ電流が小さくなることから、オーミックコンタクト膜５のドライエッチング時におけるエッチング量の制御性と、必要とするＴＦＴのＯＮ電流値を考慮して選択する。本実施の形態１では、半導体能動膜４として膜厚１５０ｎｍのａ―Ｓｉ膜を成膜する。
【００２４】
オーミックコンタクト膜５としては、ａ―Ｓｉにリン（Ｐ）を微量にドーピングしたｎ型ａ―Ｓｉ膜、あるいはｎ型ｐ―Ｓｉ膜が用いられる。本実施の形態では、オーミックコンタクト膜５として膜厚３０ｎｍのｎ型ａ―Ｓｉ膜を成膜する。
【００２５】
次に、第二の写真製版工程にて、半導体能動膜４およびオーミックコンタクト膜５を少なくともＴＦＴ部が形成される部分に残存するようにパターニングする。なお、半導体能動膜４およびオーミックコンタクト膜５はＴＦＴ部が形成される部分の他に、ゲート配線２２とソース配線６３が交差する部分およびソース配線６３が形成される部分にも残存させることにより、耐電圧を大きくすることができる。なお、半導体能動膜４およびオーミックコンタクト膜５のエッチングは、公知のガス組成（例えば、ＳＦ６とＯ２の混合ガスまたはＣＦ４とＯ２の混合ガス）を用いてドライエッチング法で行うことができる。
【００２６】
次に、図３（ｃ）および図４（ｃ）に示すように、スパッタリング法等により第２の導電膜を成膜してパターニングを行う。第２の導電膜としては、例えばクロム、モリブデン、タンタル、チタンまたはこれらを主成分とする合金を第１層６ａ、アルミニウム、銀（Ａｇ）またはこれらを主成分とする合金を第２層６ｂとした薄膜を用いて形成する。第１層６ａは、オーミックコンタクト層５および第１の絶縁層３の上に、これらに直接接触するよう成膜され、第２層６ｂをこの第１層６ａ上にそれに直接接触するように重ねて成膜する。第２の導電膜はソース配線６３および反射画素電極６５として用いられるため、配線抵抗および表面層の反射特性を考慮して構成することが必要である。本実施の形態では、第２の導電膜の第１層６ａとして膜厚１００ｎｍのクロム膜、その第２層６ｂとして膜厚３００ｎｍのＡｌＣｕ膜を成膜する。
【００２７】
次に、第三の写真製版工程にて第２の導電膜をパターニングし、ソース電極６１を備えたソース配線６３、ドレイン電極６２を備えた反射画素電極６５を形成する。ドレイン電極６２と反射画素電極６５は同一層で連続して形成されているため、ドレイン電極６２と反射画素電極６５は同一層内で電気的に接続されている。第２の導電膜のエッチングは、公知のエッチャントを用いてウエットエッチング法で行うことができる。
【００２８】
続いて、ＴＦＴ部のオーミックコンタクト膜５の中央部をエッチング除去し、半導体能動膜４を露出させる。オーミックコンタクト膜５のエッチングは、公知のガス組成（例えば、ＳＦ６とＯ２の混合ガスまたはＣＦ４とＯ２の混合ガス）を用いてドライエッチング法で行うことができる。
【００２９】
また、コンタクトホール８１を形成する部分のＡｌＣｕにて形成した第２層６ｂを除去し、コンタクトエリア６６を形成する。第三の写真製版工程の際に、除去部分のフォトレジスト厚が薄く仕上がるようにハーフトーン露光などの方法を用いて露光し、オーミックコンタクト膜５のドライエッチング後に酸素プラズマ等を用いてレジストの減膜処理することにより除去部のレジストのみを除去し、ＡｌＣｕのウエットエッチングを行うことで形成できる。これにより、透明導電膜とコンタクトする第２の導電膜の表面は、第１層6aのクロムとなり、良好な導電率を持つコンタクトが得られる。
【００３０】
ここで、ハーフトーン露光のプロセスについて説明する。ハーフトーン露光では、ハーフトーンのマスク、例えば、マスクのＣｒパターンに濃淡を持たせたマスクを介して露光することにより、露光強度を調整してフォトレジストの残存膜厚を制御する。その後、まず、フォトレジストが完全に除去されている部分の膜のエッチングを行う。次に、フォトレジストを酸素プラズマ等を用いて減膜処理することにより、残存膜厚が少ない部分のフォトレジストが除去される。次に、フォトレジストの残存膜厚が少なかった部分（フォトレジストが除去されている）で膜のエッチングを行う。これにより、１回の写真製版工程により２工程分のパターニングが可能となる。
【００３１】
第２の導電膜の表面に、窒化アルミ合金(ＡｌＣｕＮ)等を形成した場合は、反射率は若干低下するが、後述する透明導電膜９１との良好なコンタクトが得られるため、前記コンタクトエリア６６を形成する工程は省略することが出来る。
【００３２】
次に、プラズマＣＶＤ法等により第２の絶縁膜７を成膜する。第２の絶縁膜７としては、第１の絶縁膜３と同様の材質により形成することができ、膜厚は下層パターンのカバレッジを考慮して決めることが好ましい。本実施の形態では、第２の絶縁膜７として膜厚５００ｎｍのＳｉＮ膜を成膜する。
【００３３】
次に、第四の写真製版工程にて第２の絶縁膜７をパターニングし、反射画素電極６５上にコンタクトホール８１を形成する。第２の絶縁膜７のエッチングは、公知のエッチャントを用いてウエットエッチング法、もしくは公知のガス組成を用いてドライエッチング法で行うことができる。
【００３４】
次に、図３（ｄ）および図４（ｄ）に示すように、スパッタリング法等により透明導電膜を成膜して、パターニングを行う。透明導電膜としてはＩＴＯ、ＳｎＯ２などを用いることができ、特に化学的安定性の観点からＩＴＯを用いることが好ましい。なお、ＩＴＯは、結晶化ＩＴＯまたはアモルファスＩＴＯ（ａ−ＩＴＯ）のいずれでもよいが、ａ−ＩＴＯを用いた場合は、パターニング後、結晶化温度１８０℃以上に加熱して結晶化させる必要がある。本実施の形態では、透明導電膜として膜厚８０ｎｍのａ−ＩＴＯを成膜する。
【００３５】
次に、第五の写真製版工程にて透明導電膜をパターニングし、透過領域Ｔに透過画素電極９１を形成する。パターニング時のずれ等を考慮し、反射領域Ｓと透過領域Ｔとの境界部において、透過画素電極９１は、第２の絶縁膜７を介して反射画素電極６５と一部重なるように形成する。境界部以外の反射領域Ｓには透明導電膜を形成しないようにし、反射率が低下することを防止する。また、透明導電膜と第１の絶縁膜３および第２の絶縁膜７との間の電圧の減少が防止されるため、透過画素電極９１と反射画素電極６５の電圧をほぼ同電位とすることができる。また、反射画素電極６５と透過画素電極９１の接続部にあたるコンタクトホール８１の側壁部は透明導電膜により被覆される。
【００３６】
本実施の形態では、反射画素電極６５とソース配線６３との間隔Ｌ上に、第２の絶縁膜７を介して、反射コントラストの低下を防止するためのコントラスト低下防止電極９５を透明導電膜で形成する。コントラスト低下防止電極９５は、ソース配線６３に沿って、第１の補助容量電極２３上に重なる位置に、ソース配線６３とほぼ平行に形成する。また、図１に示すように、少なくとも前記ソース配線と対向して形成される前記反射画素電極の端部から、ＴＦＴアレイ基板と対向して配置される対向基板（後述）のブラックマトリクスが配設される境界Ｒに対応する位置まで形成する。コントラスト低下防止電極９５は第１絶縁膜３および第２の絶縁膜７を介して反射画素電極６５の一部と重なる位置に形成してもよい。なお、コントラスト低下防止電極９５は透過画素電極９１より延在させて形成することで、製造工程を簡略化することができる。
【００３７】
このようにして形成されたＴＦＴアレイ基板１０は、その後のセル化工程において配向膜が塗布され、一定の方向にラビング処理が施される。同様に、ＴＦＴアレイ基板と対向する対向基板（図示せず）は、他の透明絶縁性基板上に画素領域を包囲するブラックマトリクスを備え、この包囲された領域にカラーフィルタを形成する。カラーフィルタの上層には保護膜、対向透明電極等を堆積し、配向膜が塗布されラビング処理が施される。これらのＴＦＴアレイ基板１０と対向基板とを互いの配向膜が向き合うようにスペーサを介して重ね合わせ、基板周縁部をシール材にて接着し、両基板間に液晶を封止する。このようにして形成された液晶セルの両面に偏光板を貼り付けた後、背面にバックライトユニットに取り付けることにより、半透過型液晶表示装置が完成する。
【００３８】
なお、対向基板における、ＴＦＴアレイ基板上の反射領域Ｓと対向する部分には、透明有機膜を形成し、反射領域Ｓの液晶層の厚みが透過領域Ｔより薄くなるようにすることで、反射と透過の電気光学特性を合わせやすくすることができる。
【００３９】
図５は従来のＴＦＴアレイ基板の断面図と、このＴＦＴアレイ基板と対向する対向基板の断面図、図６は図１に示すＴＦＴアレイ基板の矢視Ａ−Ａ線から見た断面図と、このＴＦＴアレイ基板と対向する対向基板の断面図である。
【００４０】
図５、図６を用いて本発明の動作を説明する。図５、図６において、ＴＦＴアレイ基板１０と対向して配置される対向基板１１０は、対向用透明絶縁性基板１０１上に遮光のためのブラックマトリックス１２０、カラーフィルタ１２１、オーバーコート層１３０、対向透明電極１９５が形成されて成る。
【００４１】
図５に示すように、従来の半透過型液晶表示装置に、一般的なノーマリーホワイトモード(電界の印加が無いときに白表示となるモード)を採用した際に電界を印加すると、ソース配線６３と反射画素電極６５との間に設けた間隔Ｌに形成した補助容量電極２３と、対向する対向電極基板１１０上の対向電極１９５とがほぼ同電位となり、この部分の液晶層１００には電界が加わらず常に白表示状態となってしまう。
【００４２】
よって図中Ｄに示すよう表示面１１１（周囲光入射面）から入った光は、補助容量電極２３で反射して、再び表示面１１１へ出射してしまい、反射コントラスト低下の原因となってしまう。本発明においては図６に示すように、ソース配線６３と反射画素電極６５との間隔Ｌ上に少なくとも前記ソース配線と対向して形成される前記反射画素電極の端部から、対向基板のブラックマトリクスが配設される境界Ｒに対応する位置まで、第１の絶縁膜３および第２の絶縁膜７を介してコントラスト低下防止電極９５を設けることで、コントラスト低下防止電極９５と対向電極１９５との間の液晶層１００に電界が印加されるため、間隔Ｌからの補助容量電極２３の反射光が表示面１１１に出射することがなく、反射コントラストの高い良好な表示特性を得ることができる。
【００４３】
以上のように、本発明における半透過型液晶表示装置は、ソース配線６３と反射画素電極６５との間隔Ｌにコントラスト低下防止電極９５を設けたので、コントラスト低下防止電極９５と対向電極１９５との間の液晶層１００に電界が印加され、上記間隔Ｌに設けた補助容量電極２３からの反射光が表示面１１１に出射することがなく、反射コントラストの高い良好な表示特性を得ることができる。
【００４４】
また、コントラスト低下防止電極９５は透過画素電極９１と電気的に接続し、対向電極１９５との間に電界を印加する構成であればよく、透過画素電極９１と別工程、もしくは別の材料で形成させてもよい。本実施の形態のように透過画素電極９１から延びて形成させることにより、製造工程を増やすことなく形成することができる。
【００４５】
図７は本実施の形態の変形例を示す図である。図７の平面図に示すように、本変形例の反射画素電極６５は第１の絶縁膜３を介して補助容量電極２３を重なる位置に形成される。間隔Ｌには、第２の絶縁膜７を介してコントラスト低下防止電極９５を形成する。その他の構成は図１、２と同様である。
【００４６】
本変形例において、反射画素電極６５は、第１の絶縁膜３を介して補助容量電極２３を重なる位置に形成し、ソース配線６３と反射画素電極６５との間隔Ｌにコントラスト低下防止電極９５を設けたので、コントラスト低下防止電極９５と対向電極との間の液晶層に電界が印加されるため、間隔Ｌからバックライト光が表示面に出射することを防止でき、反射および透過コントラストの高い良好な表示特性を得ることができ、ソース配線６３と第１の補助容量電極２３との間の容量を低減することができ、低消費電力化が可能となる。
【００４７】
図８は本実施の形態の他の変形例を示す図である。図８の平面図に示すように、本変形例の補助容量電極２３をソース配線６３の下部まで延ばして形成する。間隔Ｌには第２の絶縁膜７を介してコントラスト低下防止電極９５を形成する。その他の構成は図１、２と同様である。
【００４８】
本変形例において、補助容量電極２３をソース配線６３の下部まで延ばして形成し、ソース配線６３と反射画素電極６５との間隔Ｌにコントラスト低下防止電極９５を設けることにより、コントラスト低下防止電極９５と対向電極の間の液晶層に電界が印加されるため、間隔Ｌからバックライト光が表示面に出射することがなく、反射および透過コントラストの高い良好な表示特性を得ることができる。なお、補助容量電極２３をソース配線６３の下部まで延ばして形成し、コントラスト低下防止電極９５を延在させて形成することで、ブラックマトリクスを配設して画素領域を包囲する面積を小さくすることができるので、画素開口率を向上させることができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１における半透過型液晶表示装置を構成するＴＦＴアレイ基板の画素を示す平面図である。
【図２】本発明の実施の形態１における半透過型液晶表示装置を構成するＴＦＴアレイ基板の断面図である。
【図３】本発明の実施の形態１における半透過型液晶表示装置を構成するＴＦＴアレイ基板の製造プロセスフローを示す断面図である
【図４】本発明の実施の形態１における半透過型液晶表示装置を構成するＴＦＴアレイ基板の製造プロセスフローを示す平面図である
【図５】従来の半透過型液晶表示装置を構成するＴＦＴアレイ基板および対向基板を示す断面図である。
【図６】本発明の実施の形態１における半透過型液晶表示装置を構成するＴＦＴアレイ基板および対向基板を示す断面図である。
【図７】本発明の実施の形態１における半透過型液晶表示装置を構成するＴＦＴアレイ基板の画素を示す平面図である。
【図８】本発明の実施の形態１における半透過型液晶表示装置を構成するＴＦＴアレイ基板の画素を示す平面図である。
【符号の説明】
【００５０】
１  透明絶縁性基板、２１  ゲート電極、２２  ゲート配線、２３  第１の補助容量電極、２４  第２の補助容量電極、２５  補助容量配線、３  第１の絶縁膜（ゲート絶縁膜）、４  半導体能動膜、５  オーミックコンタクト膜、６１  ソース電極、６２  ドレイン電極、６３  ソース配線、６４  ＴＦＴ、６５  反射画素電極、６６  コンタクトエリア、７  第２の絶縁膜、８１  コンタクトホール、９１  透過画素電極、
９５  コントラスト低下防止電極、１００  液晶層、  １０１  対向用透明絶縁性基板、  １１０  対向基板、１２０  ブラックマトリックス、  １２１  カラーフィルタ
１３０  オーバーコート層、１９５  対向透明電極、Ｔ  透過領域、Ｓ  反射領域  
Ｒ  ブラックマトリクスが配設される境界
【図１】
2006078643.tif 000003
【図２】
2006078643.tif 000004
【図３】
2006078643.tif 000005
【図４】
2006078643.tif 000006
【図５】
2006078643.tif 000007
【図６】
2006078643.tif 000008
【図７】
2006078643.tif 000009
【図８】
2006078643.tif 000010