(57)【要約】  【課題】  従来より小型及び低コストの構成で画像信号の反転処理を行うことができ、また、反転処理による遅延時間を減少することができる画像処理装置を提供する。  【解決手段】  画像信号は、一旦、ＤＰＭ２２ａ（第１メモリ）に書き込まれる。読み出しの際には、ＤＰＭ２２ａのアドレスのうち、ＳＤＲＡＭ２３（第３メモリ）のバースト長に相当する下位アドレスが反転される。ＤＰＭ２２ａから読み出された画像信号は、１ライン分の画像信号の記憶に必要なＳＤＲＡＭ２３のメモリ領域の後尾側のアドレスから先頭側のアドレスにかけて、バースト転送でＳＤＲＡＭ２３に書き込まれる。１ライン分の画像信号が書き込まれた場合、メモリ領域の先頭側のアドレスから後尾側のアドレスにかけて、バースト転送で画像信号が読み出される。そして、ＳＤＲＡＭ２３から読み出された画像信号は、ＤＰＭ２２ｂ（第２メモリ）に書き込まれ、所定の周波数で読み出される。【選択図】        図１
2006025054.tif 000002
【特許請求の範囲】
【請求項１】
信号の書き込み及び読み出しが行われる第１メモリ及び第２メモリと、ロウアドレス及びコラムアドレスによって指定されるアドレスに対して所定のバースト長で信号の書き込み及び読み出しが行われる第３メモリと、前記第１メモリ、前記第２メモリ及び前記第３メモリのアドレスを制御するアドレス制御手段とを備え、外部から複数の走査ライン分の画像信号を受け付けて、該画像信号に係る画像の左右が反転した画像信号を出力する画像処理装置において、
前記アドレス制御手段は、
外部から受け付けた画像信号を前記第１メモリに書き込み、
該第１メモリのアドレスのうちの前記バースト長に相当する下位アドレスを反転して該第１メモリから画像信号を読み出し、
読み出した画像信号を、１ライン分の画像信号の記憶に必要な前記第３メモリのメモリ領域のうち、ロウアドレス及びコラムアドレスによって指定される後尾側のアドレスから先頭側のアドレスにかけて、前記バースト長毎に該第３メモリに書き込み、
１ライン分の画像信号が書き込まれた場合、画像信号が書き込まれているメモリ領域のロウアドレス及びコラムアドレスによって指定される先頭側のアドレスから後尾側のアドレスにかけて、前記バースト長毎に該画像信号を読み出し、
読み出した画像信号を第２メモリに書き込み、
書き込んだ画像信号を第２メモリから読み出すようにしてあること
を特徴とする画像処理装置。
【請求項２】
前記アドレス制御手段は、
前記メモリ領域の先頭アドレスのコラムアドレスが０となるように、前記メモリ領域を設定するようにしてあること
を特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記アドレス制御手段は、
前記１ライン分の画像信号の記憶に必要な前記第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、
前記第３メモリに画像信号を書き込む前に、
前記第１メモリのアドレスを固定し、該アドレスに書き込まれている信号を前記第３メモリの前記剰余数のアドレスに書き込むことによって、画像信号を書き込む前記第３メモリのアドレスにオフセットを設定するようにしてあること
を特徴とする請求項１又は請求項２に記載の画像処理装置。
【請求項４】
信号の書き込み及び読み出しが行われる第１メモリ及び第２メモリと、ロウアドレス及びコラムアドレスによって指定されるアドレスに対して所定のバースト長で信号の書き込み及び読み出しが行われる第３メモリと、前記第１メモリ、前記第２メモリ及び前記第３メモリのアドレスを制御するアドレス制御手段とを備え、外部から複数の走査ライン分の画像信号を受け付けて、該画像信号に係る画像の左右が反転した画像信号を出力する画像処理装置において、
前記アドレス制御手段は、
外部から受け付けた画像信号を前記第１メモリに書き込み、
該第１メモリから画像信号を読み出し、
読み出した画像信号を、１ライン分の画像信号の記憶に必要な前記第３メモリのメモリ領域のうち、ロウアドレス及びコラムアドレスによって指定される先頭側のアドレスから後尾側のアドレスにかけて、前記バースト長毎に該第３メモリに書き込み、
１ライン分の画像信号が書き込まれた場合、画像信号が書き込まれているメモリ領域のロウアドレス及びコラムアドレスによって指定される後尾側のアドレスから先頭側のアドレスにかけて、前記バースト長毎に該画像信号を読み出し、
読み出した画像信号を第２メモリに書き込み、
該第２メモリのアドレスのうちの前記バースト長に相当する下位アドレスを反転して該第２メモリから画像信号を読み出すようにしてあること
を特徴とする画像処理装置。
【請求項５】
前記アドレス制御手段は、
前記メモリ領域の後尾アドレスのコラムアドレスが最大数となるように、前記メモリ領域を設定するようにしてあること
を特徴とする請求項４に記載の画像処理装置。
【請求項６】
前記アドレス制御手段は、
前記１ライン分の画像信号の記憶に必要な前記第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、
前記第３メモリに画像信号を書き込む前に、
前記第１メモリのアドレスを固定し、該アドレスに書き込まれている信号を前記第３メモリの前記剰余数のアドレスに書き込むことによって、画像信号を書き込む前記第３メモリのアドレスにオフセットを設定するようにしてあること
を特徴とする請求項４又は請求項５に記載の画像処理装置。
【請求項７】
前記アドレス制御手段は、
前記１ライン分の画像信号の記憶に必要な前記第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、
前記第３メモリから画像信号を読み出す前に、
前記第３メモリの前記剰余数のアドレスに書き込まれている信号を読み出し、前記第２メモリのアドレスを固定し、固定したアドレスに前記第３メモリから読み出した信号を書き込むことによって、画像信号を読み出す前記第３メモリのアドレスにオフセットを設定するようにしてあること
を特徴とする請求項４又は請求項５に記載の画像処理装置。
【請求項８】
前記アドレス制御手段は、
前記第３メモリのデータバス幅、前記画像信号の１画素あたりのデータ長、及び画像信号の１ライン分の画素数に応じて、前記メモリ領域を設定するようにしてあること
を特徴とする請求項１乃至請求項７のいずれか１つに記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から画像信号を受け付けて、該画像信号に係る画像の左右が反転（以下、単に反転ということがある）した画像信号を出力する画像処理装置に関する。
【背景技術】
【０００２】
デジタルスチールカメラ及びデジタルスチールカメラなどの画像撮像装置、ＤＶＤレコーダ及びＨＤレコーダなどの画像記憶装置、ＣＲＴディスプレイ及び液晶ディスプレイなどの表示装置、並びに、プリンタ及びデジタル複合機などの画像形成装置等、各種電子機器にあっては、画像信号を反転する画像処理部（画像処理装置）を備えているものがある（例えば、特許文献１参照）。
【０００３】
図３２は、従来の画像処理装置の構成を示すブロック図である。従来の画像処理装置１００は、アドレスコントローラ１０１、ＤＰＭ（デュアルポートメモリ）１０２ａ，１０２ｂ、ＳＤＲＡＭ１０３、ラインメモリ（ＬＩＦＯ）１０４ａ，１０４ｂ、スイッチング部１０５ａ，１０５ｂを備える。
スイッチング部１０５ａには外部から画像信号が入力されており、スイッチング部１０５ａは、不図示の制御部からの指示に基づいて、入力された画像信号をラインメモリ１０４ａ，１０４ｂのいずれかのラインメモリへ出力する。ラインメモリ１０４ａ，１０４ｂは、図３３に示すように、入力された画像信号Ｄ０，Ｄ１，…，Ｄ１９１８，Ｄ１９１９を蓄積し、蓄積した画像信号の順序を逆にして、つまり画像信号Ｄ１９１９，Ｄ１９１８，…，Ｄ１，Ｄ０の順にＤＰＭ１０２ａへ出力する。つまり、アドレスをインクリメントしてラインメモリ１０４ａ，１０４ｂへ画像信号を書き込む場合には、アドレスをディクリメントしてラインメモリ１０４ａ，１０４ｂから画像信号を読み出し、アドレスをディクリメントしてラインメモリ１０４ａ，１０４ｂへ画像信号を書き込む場合には、アドレスをインクリメントしてラインメモリ１０４ａ，１０４ｂから画像信号を読み出す。
【０００４】
ＤＰＭ１０２ａは、アドレスコントローラ１０１によってアドレス制御されており、ラインメモリ１０４ａ，１０４ｂから入力された画像信号Ｄ１９１９，Ｄ１９１８，…，Ｄ１，Ｄ０を蓄積し、ＳＤＲＡＭ１０３へ書き込む。このような書込処理を、画像信号の１ライン毎にラインメモリ１０４ａ，１０４ｂに交互に行うことにより、ＳＤＲＡＭ１０３に、左右反転した画像信号を書き込むことができる。一方、ＤＰＭ１０２ｂは、同様にアドレスコントローラ１０１によってアドレス制御されており、ＳＤＲＡＭ１０３に記憶されている画像信号を読み出し、読み出した順序で外部へ出力する。従来の画像処理装置１００では、ラインメモリ１０４ａ，１０４ｂにて１ライン毎に画像信号の反転が行われ、ＳＤＲＡＭ１０３には、左右反転した画像信号が記憶される。そして、ＳＤＲＡＭ１０３から画像信号を順次読み出すことにより、左右反転された画像信号を出力することができる。
【０００５】
また、左右反転前の画像信号をＳＤＲＡＭ１０３に記憶しておき、ＳＤＲＡＭ１０３から画像信号を読み出した後に、左右反転する画像処理装置が知られている。つまり、図３４に示すように、ＤＰＭ１０２ｂが、ＳＤＲＡＭ１０３に記憶されている画像信号を読み出し、読み出した画像信号を、画像の１ライン毎にラインメモリ１０４ａ，１０４ｂへ交互に出力する。ラインメモリ１０４ａ，１０４ｂは、画像信号Ｄ０，Ｄ１，…，Ｄ１９１８，Ｄ１９１９を蓄積し、蓄積した画像信号の順序を逆にして、つまり画像信号Ｄ１９１９，Ｄ１９１８，…，Ｄ１，Ｄ０の順に外部へ出力する。このように、ラインメモリ１０４ａ，１０４ｂにて１ライン毎に画像信号の反転が行われることによって左右反転された画像信号を出力することができる。なお、ＳＤＲＡＭの前段及び後段に、ラインメモリ１０４ａ，１０４ｂをそれぞれ備えるようにしてもよいことはもちろんである。
【特許文献１】特開昭６１−８８６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した画像処理装置は、画像の１ライン分の画像信号を記憶するためのラインメモリが必要であった。また、ＳＤＲＡＭへの画像データの書き込みと読み出しとの両方で左右反転をさせたい場合には、さらに２倍の容量を有するラインメモリが必要になる。したがって、構成の大嵩化及び高コスト化が避けられないという問題があった。ハイビジョン方式のような高精細な画像を左右反転する場合、１ラインの画素数は１９２０画素であるため、ラインメモリを搭載することによって、画像処理装置を構成するＡＳＩＣのゲート数が増加し、消費電力が増加するという問題があった。
【０００７】
また、上述した画像処理装置は、１ライン分の画像信号を蓄積した後に反転処理を行うことから、１ライン分の反転処理に要する時間に相当する遅延時間が発生するという問題があった。この場合にも上述した場合と同様、１ラインの画素数が増加するに従って遅延時間が顕著になってしまう。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、第３メモリのバースト長単位で、第１メモリに書き込まれた画像信号を反転して読み出し、第３メモリのメモリ領域のロウアドレス及びコラムアドレスによって指定される後尾側のアドレスから先頭側のアドレスにかけて、バースト転送にて第３メモリに書き込み、さらに、第２メモリへの書き込み及び読み出し処理を行う構成とすることにより、従来より小型及び低コストの構成であっても、第２メモリへの書き込みの際に画像信号の反転処理を行うことができ、また、反転処理による遅延時間を減少することができる画像処理装置を提供することを目的とする。
【０００９】
また本発明は、１ライン分の画像信号を記憶する第３メモリのメモリ領域の先頭アドレスのコラムアドレスが０となるようにメモリ領域を設定する構成とすることにより、反転した画像信号はコラムアドレスが「０」のアドレスから順次記憶されることになり、読み出しの際、最初に指定するコラムアドレスを「０」にして、反転した画像信号を読み出すことができる画像処理装置を提供することを目的とする。
【００１０】
また本発明は、１ライン分の画像信号を記憶する第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、第１メモリのアドレスを固定し、そのアドレスに書き込まれている信号を剰余数分の第３メモリのアドレスに書き込む構成とすることにより、第３メモリのアドレスがオフセットされ、コラムアドレスが「０」のアドレスを起点に、反転した画像信号が順次第３メモリに記憶されることになり、読み出しの際、最初に指定するコラムアドレスを「０」にして、反転した画像信号を確実に読み出すことができる画像処理装置を提供することを目的とする。
【００１１】
また本発明は、第１メモリに書き込まれた画像信号を反転せずに読み出し、第３メモリのメモリ領域のロウアドレス及びコラムアドレスによって指定される先頭側のアドレスから後尾側のアドレスにかけて、バースト転送にて第３メモリに書き込み、第３メモリのバースト長単位でロウアドレス及びコラムアドレスによって指定されるメモリ領域の後尾側のアドレスから先頭側のアドレスにかけて、バースト転送にて画像信号を読み出して第２メモリに書き込み、さらにバースト長単位で、第２メモリのアドレスを反転して画像信号を読み出す構成とすることにより、従来より小型及び低コストの構成であっても、第２メモリからの読み出しの際に画像信号の反転処理を行うことができる画像処理装置を提供することを目的とする。
【００１２】
また本発明は、１ライン分の画像信号を記憶する第３メモリのメモリ領域の後尾アドレスのコラムアドレスが最大数となるようにメモリ領域を設定する構成とすることにより、非反転の画像信号の記憶が最終のコラムアドレスで完了することになり、読み出しの際、コラムアドレスが最終のアドレスからバースト長単位でディクリメントして、反転した画像信号を読み出すことができる画像処理装置を提供することを目的とする。
【００１３】
また本発明は、１ライン分の画像信号を記憶する第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、第１メモリのアドレスを固定し、そのアドレスに書き込まれている信号を剰余数分の第３メモリのアドレスに書き込む構成とすることにより、第３メモリのアドレスがオフセットされ、非反転の画像信号の記憶が第３メモリの最終のコラムアドレスで完了することになり、読み出しの際、コラムアドレスが最終のアドレスからバースト長単位でディクリメントして画像信号を読み出すことによって、反転した画像信号を確実に読み出すことができる画像処理装置を提供することを目的とする。
【００１４】
また本発明は、１ライン分の画像信号を記憶する第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、剰余数分の第３メモリのアドレスに書き込まれている信号を順に読み出し、第２メモリのアドレスを固定し、そのアドレスに第３メモリから読み出した信号を書き込む構成とすることにより、剰余数分の第３メモリのアドレスに、ダミー信号、すなわち画像とは関連のない無効信号が記憶されていたとしても、先ず第２メモリのアドレスを固定してダミー信号を読み出した後に、第２メモリのアドレスを制御して画像信号を読み出すことによって、ダミー信号を画像信号で書き換えて第２メモリに記憶することができ、反転した画像信号を確実に読み出すことができる画像処理装置を提供することを目的とする。
【００１５】
さらに本発明は、第３メモリのデータバス幅、画像信号の１画素あたりのデータ長、及び画像信号の１ライン分の画素数に応じて、第３メモリのメモリ領域を設定する構成とすることにより、水平画素数がいかなる数値であっても、画像信号の反転処理を行うことができる画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明に係る画像処理装置は、信号の書き込み及び読み出しが行われる第１メモリ及び第２メモリと、ロウアドレス及びコラムアドレスによって指定されるアドレスに対して所定のバースト長で信号の書き込み及び読み出しが行われる第３メモリと、前記第１メモリ、前記第２メモリ及び前記第３メモリのアドレスを制御するアドレス制御手段とを備え、外部から複数の走査ライン分の画像信号を受け付けて、該画像信号に係る画像の左右が反転した画像信号を出力する画像処理装置において、前記アドレス制御手段は、外部から受け付けた画像信号を前記第１メモリに書き込み、該第１メモリのアドレスのうちの前記バースト長に相当する下位アドレスを反転して該第１メモリから画像信号を読み出し、読み出した画像信号を、１ライン分の画像信号の記憶に必要な前記第３メモリのメモリ領域のうち、ロウアドレス及びコラムアドレスによって指定される後尾側のアドレスから先頭側のアドレスにかけて、前記バースト長毎に該第３メモリに書き込み、１ライン分の画像信号が書き込まれた場合、画像信号が書き込まれているメモリ領域のロウアドレス及びコラムアドレスによって指定される先頭側のアドレスから後尾側のアドレスにかけて、前記バースト長毎に該画像信号を読み出し、読み出した画像信号を第２メモリに書き込み、書き込んだ画像信号を第２メモリから読み出すようにしてあることを特徴とする。
【００１７】
本発明にあっては、外部から受け付けた画像信号が第１メモリに書き込まれる。第１メモリは、例えばデュアルポートメモリであり、一方のポートから書き込まれ、他方のポートから読み出される。読み出しの際には、第１メモリのアドレスのうち、第３メモリのバースト長に相当する下位アドレスが反転される。例えば、第３メモリのバースト長が８である場合には、第１メモリのアドレスのうちの下位３ビットのアドレスが反転される。これにより、第１メモリからは、バースト長に対応する画素単位に、左右反転した画像信号が読み出される。第１メモリから読み出された画像信号は、１ライン分の画像信号の記憶に必要な第３メモリのメモリ領域のロウアドレス及びコラムアドレスによって指定される後尾側のアドレスから先頭側のアドレスにかけて、バースト転送にて第３メモリに書き込まれる。これにより、第３メモリには、メモリ領域の先頭側のアドレスから後尾側のアドレスにかけて、反転した画像信号が記憶される。１ライン分の画像信号が書き込まれた場合、画像信号が書き込まれているメモリ領域のロウアドレス及びコラムアドレスによって指定される先頭側のアドレスから後尾側のアドレスにかけて、バースト転送にて画像信号が読み出される。そして、第３メモリから読み出された画像信号は第２メモリに書き込まれる。第２メモリは、第１メモリと同様、デュアルポートメモリであり、一方のポートから書き込まれ、他方のポートから読み出される。また、一般に、画像信号の周波数と第３メモリの動作周波数とが異なるため、第１メモリ及び第２メモリにて、画像信号の周波数を調整するようになっている。よって、従来より小型及び低コストの構成であっても画像信号の反転処理を行うことができる。また、第１メモリに１ライン分の画像信号の蓄積が完了する前に、つまり、１ライン分の画像信号の蓄積中であっても、順次画像信号を読み出して第３メモリに書き込むことができるので、反転処理による遅延時間を減少することができる。
【００１８】
本発明に係る画像処理装置は、上述した発明において、前記アドレス制御手段は、前記メモリ領域の先頭アドレスのコラムアドレスが０となるように、前記メモリ領域を設定するようにしてあることを特徴とする。
【００１９】
本発明にあっては、１ライン分の画像信号を記憶する第３メモリのメモリ領域の先頭アドレスのコラムアドレスが０となるようにメモリ領域を設定することにより、反転した画像信号は、コラムアドレスが「０」のアドレスから順次記憶されるので、読み出す際に最初に指定するコラムアドレスを「０」にして、反転した画像信号を確実に読み出すことができる。第３メモリにオフセットを持たせた状態で画像信号を書き込むことによって、ダミー信号、すなわち画像とは関連のない無効信号が読み出されることはない。
【００２０】
本発明に係る画像処理装置は、上述した各発明において、前記アドレス制御手段は、前記１ライン分の画像信号の記憶に必要な前記第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、前記第３メモリに画像信号を書き込む前に、前記第１メモリのアドレスを固定し、該アドレスに書き込まれている信号を前記第３メモリの前記剰余数のアドレスに書き込むことによって、画像信号を書き込む前記第３メモリのアドレスにオフセットを設定するようにしてあることを特徴とする。
【００２１】
本発明にあっては、１ライン分の画像信号の記憶に必要な第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、先ず、第１メモリのアドレスを固定し、固定したアドレスに書き込まれている信号を剰余数分の第３メモリのアドレスに書き込む。この書き込みによって、第３メモリのアドレスがオフセットされ、第３メモリには、コラムアドレスが「０」のアドレスを起点に、反転した画像信号が順次記憶されることになるので、読み出しの際、最初に指定するコラムアドレスを「０」にして、反転した画像信号を読み出すことができる。第３メモリにオフセットを持たせた状態で画像信号を書き込むことによって、ダミー信号、すなわち画像とは関連のない無効信号が読み出されることはない。
【００２２】
本発明に係る画像処理装置は、信号の書き込み及び読み出しが行われる第１メモリ及び第２メモリと、ロウアドレス及びコラムアドレスによって指定されるアドレスに対して所定のバースト長で信号の書き込み及び読み出しが行われる第３メモリと、前記第１メモリ、前記第２メモリ及び前記第３メモリのアドレスを制御するアドレス制御手段とを備え、外部から複数の走査ライン分の画像信号を受け付けて、該画像信号に係る画像の左右が反転した画像信号を出力する画像処理装置において、前記アドレス制御手段は、外部から受け付けた画像信号を前記第１メモリに書き込み、該第１メモリから画像信号を読み出し、読み出した画像信号を、１ライン分の画像信号の記憶に必要な前記第３メモリのメモリ領域のうち、ロウアドレス及びコラムアドレスによって指定される先頭側のアドレスから後尾側のアドレスにかけて、前記バースト長毎に該第３メモリに書き込み、１ライン分の画像信号が書き込まれた場合、画像信号が書き込まれているメモリ領域のロウアドレス及びコラムアドレスによって指定される後尾側のアドレスから先頭側のアドレスにかけて、前記バースト長毎に該画像信号を読み出し、読み出した画像信号を第２メモリに書き込み、該第２メモリのアドレスのうちの前記バースト長に相当する下位アドレスを反転して該第２メモリから画像信号を読み出すようにしてあることを特徴とする。
【００２３】
本発明にあっては、外部から受け付けた画像信号が第１メモリに書き込まれる。第１メモリは、例えばデュアルポートメモリであり、一方のポートから書き込まれ、他方のポートから読み出される。第１メモリから読み出された画像信号は、１ライン分の画像信号の記憶に必要な第３メモリのメモリ領域のロウアドレス及びコラムアドレスによって指定される先頭側のアドレスから後尾側のアドレスにかけて、バースト転送にて第３メモリに書き込まれる。これにより、第３メモリには、メモリ領域の先頭側のアドレスから後尾側のアドレスにかけて、非反転の画像信号が記憶される。１ライン分の画像信号が書き込まれた場合、画像信号が書き込まれているメモリ領域のロウアドレス及びコラムアドレスによって指定される後尾側のアドレスから先頭側のアドレスにかけて、バースト転送にて画像信号が読み出される。これにより、バースト長単位で、反転した画像信号が読み出されることになる。そして、第３メモリから読み出された画像信号は第２メモリに書き込まれる。第２メモリは、第１メモリと同様、デュアルポートメモリであり、一方のポートから書き込まれ、他方のポートから読み出される。読み出しの際には、第２メモリのアドレスのうち、第３メモリのバースト長に相当する下位アドレスが反転される。例えば、第３メモリのバースト長が８である場合には、第２メモリのアドレスのうちの下位３ビットのアドレスが反転される。これにより、第２メモリからは、反転した画像信号が読み出される。また、一般に、画像信号の周波数と第３メモリの動作周波数とが異なるため、第１メモリ及び第２メモリにて、画像信号の周波数を調整するようになっている。よって、従来より小型及び低コストの構成であっても画像信号の反転処理を行うことができる。また、第１メモリに１ライン分の画像信号の蓄積が完了する前に、つまり、１ライン分の画像信号の蓄積中であっても、順次画像信号を読み出して第３メモリに書き込むことができるので、反転処理による遅延時間を減少することができる。
【００２４】
本発明に係る画像処理装置は、上述した発明において、前記アドレス制御手段は、前記メモリ領域の後尾アドレスのコラムアドレスが最大数となるように、前記メモリ領域を設定するようにしてあることを特徴とする。
【００２５】
本発明にあっては、１ライン分の画像信号を記憶する第３メモリのメモリ領域の後尾アドレスのコラムアドレスが最大数となるようにメモリ領域を設定することにより、コラムアドレスの最終のアドレスで、非反転の画像信号の記憶が完了するので、コラムアドレスが最終のアドレスからディクリメントして画像信号を読み出すようにすれば、反転した画像信号を確実に読み出すことができる。つまり、読み出しの最初に指定するコラムアドレスをコラムアドレスの最終のアドレスにし、バースト長単位でディクリメントして読み出す。このように、第３メモリにオフセットを持たせた状態で画像信号を書き込むことによって、ダミー信号、すなわち画像とは関連のない無効信号が読み出されることはない。
【００２６】
本発明に係る画像処理装置は、上述した各発明において、前記アドレス制御手段は、前記１ライン分の画像信号の記憶に必要な前記第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、前記第３メモリに画像信号を書き込む前に、前記第１メモリのアドレスを固定し、該アドレスに書き込まれている信号を前記第３メモリの前記剰余数のアドレスに書き込むことによって、画像信号を書き込む前記第３メモリのアドレスにオフセットを設定するようにしてあることを特徴とする。
【００２７】
本発明にあっては、１ライン分の画像信号の記憶に必要な第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、先ず、第１メモリのアドレスを固定し、固定したアドレスに書き込まれている信号を剰余数分の第３メモリのアドレスに書き込む。この書き込みによって、第３メモリのアドレスがオフセットされ、第３メモリには、コラムアドレスの最終のアドレスで、非反転の画像信号の記憶が完了することになるので、読み出しの際、コラムアドレスが最終のアドレスからバースト長単位でディクリメントして画像信号を読み出すことによって反転した画像信号を読み出すことができる。第３メモリにオフセットを持たせた状態で画像信号を書き込むことによって、ダミー信号、すなわち画像とは関連のない無効信号が読み出されることはない。
【００２８】
本発明に係る画像処理装置は、上述した各発明において、前記アドレス制御手段は、前記１ライン分の画像信号の記憶に必要な前記第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、前記第３メモリから画像信号を読み出す前に、前記第３メモリの前記剰余数のアドレスに書き込まれている信号を読み出し、前記第２メモリのアドレスを固定し、固定したアドレスに前記第３メモリから読み出した信号を書き込むことによって、画像信号を読み出す前記第３メモリのアドレスにオフセットを設定するようにしてあることを特徴とする。
【００２９】
本発明にあっては、１ライン分の画像信号の記憶に必要な第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、先ず、剰余数分の第３メモリのアドレスに書き込まれている信号を順に読み出し、第２メモリのアドレスを固定し、固定したアドレスに第３メモリから読み出した信号を書き込む。剰余数分の第３メモリのアドレスには、ダミー信号、すなわち画像とは関連のない無効信号が記憶されているが、先ず第２メモリのアドレスを固定してダミー信号を読み出すことにより、第３メモリのアドレスがオフセットされる。そして、第２メモリのアドレスを制御して画像信号を読み出すことによって、ダミー信号を画像信号で書き換えて第２メモリに記憶することができ、ダミー信号、すなわち画像とは関連のない無効信号が読み出されることはない。
【００３０】
本発明に係る画像処理装置は、上述した各発明において、前記アドレス制御手段は、前記第３メモリのデータバス幅、前記画像信号の１画素あたりのデータ長、及び画像信号の１ライン分の画素数に応じて、前記メモリ領域を設定するようにしてあることを特徴とする。
【００３１】
本発明にあっては、第３メモリのデータバス幅、画像信号の１画素あたりのデータ長、及び画像信号の１ライン分の画素数に応じて、第３メモリのメモリ領域を設定することにより、水平方向の画素数（以下、水平画素数）がいかなる数値であっても、画像信号の反転処理を行うことができる。
【発明の効果】
【００３２】
本発明によれば、第３メモリのバースト長単位で、第１メモリに書き込まれた画像信号を反転して読み出し、第３メモリのメモリ領域のロウアドレス及びコラムアドレスによって指定される後尾側のアドレスから先頭側のアドレスにかけて、バースト転送にて第３メモリに書き込み、さらに、第２メモリへの書き込み及び読み出し処理を行う構成としたので、従来より小型及び低コストの構成であっても画像信号の反転処理を行うことができる。また、第１メモリに画像信号の蓄積が完了する前に、つまり、画像信号の蓄積中であっても、順次画像信号を読み出して第３メモリに書き込むことができるので、反転処理による遅延時間を減少することができる。
【００３３】
本発明によれば、１ライン分の画像信号を記憶する第３メモリのメモリ領域の先頭アドレスのコラムアドレスが０となるようにメモリ領域を設定する構成としたので、反転した画像信号はコラムアドレスが「０」のアドレスから順次記憶されることになり、読み出しの際、最初に指定するコラムアドレスを「０」にして、反転した画像信号を読み出すことができる。つまり、第３メモリにオフセットを持たせた状態で画像信号を書き込むことによって、ダミー信号、すなわち画像とは関連のない無効信号が読み出されることはない。
【００３４】
本発明によれば、１ライン分の画像信号の記憶に必要な第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、第１メモリのアドレスを固定し、そのアドレスに書き込まれている信号を剰余数分の第３メモリのアドレスに書き込む構成としたので、第３メモリのアドレスがオフセットされ、第３メモリには、コラムアドレスが「０」のアドレスを起点に、反転した画像信号が順次記憶されることになり、読み出しの際、最初に指定するコラムアドレスを「０」にして、反転した画像信号を読み出すことができる。したがって、第３メモリにオフセットを持たせた状態で画像信号を書き込むことによって、ダミー信号、すなわち画像とは関連のない無効信号が読み出されることはない。
【００３５】
本発明によれば、第１メモリに書き込まれた画像信号を反転せずに読み出し、第３メモリのメモリ領域のロウアドレス及びコラムアドレスによって指定される先頭側のアドレスから後尾側のアドレスにかけて、バースト転送にて第３メモリに書き込み、第３メモリのバースト長単位でロウアドレス及びコラムアドレスによって指定されるメモリ領域の後尾側のアドレスから先頭側のアドレスにかけて、バースト転送にて画像信号を読み出して第２メモリに書き込み、さらにバースト長単位で、第２メモリのアドレスを反転して画像信号を読み出す構成としたので、従来より小型及び低コストの構成であっても画像信号の反転処理を行うことができる。また、第１メモリに画像信号の蓄積が完了する前に、つまり、画像信号の蓄積中であっても、順次画像信号を読み出して第３メモリに書き込むことができるので、反転処理による遅延時間を減少することができる。
【００３６】
本発明によれば、１ライン分の画像信号を記憶する第３メモリのメモリ領域の後尾アドレスのコラムアドレスが最大数となるようにメモリ領域を設定する構成としたので、非反転の画像信号の記憶が最終のコラムアドレスで完了することになり、読み出しの際、コラムアドレスが最終のアドレスからバースト長単位でディクリメントして、反転した画像信号を読み出すことができる。したがって、第３メモリにオフセットを持たせた状態で画像信号を書き込むことによって、ダミー信号、すなわち画像とは関連のない無効信号が読み出されることはない。
【００３７】
本発明によれば、１ライン分の画像信号の記憶に必要な第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、第１メモリのアドレスを固定し、そのアドレスに書き込まれている画像信号を剰余数分の第３メモリのアドレスに書き込む構成としたので、第３メモリのアドレスがオフセットされ、非反転の画像信号の記憶が第３メモリの最終のコラムアドレスで完了することになり、読み出しの際、コラムアドレスが最終のアドレスからバースト長単位でディクリメントして画像信号を読み出すことによって、反転した画像信号を読み出すことができる。したがって、第３メモリにオフセットを持たせた状態で画像信号を書き込むことによって、ダミー信号、すなわち画像とは関連のない無効信号が読み出されることはない。
【００３８】
本発明によれば、１ライン分の画像信号の記憶に必要な第３メモリのメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、剰余数分の第３メモリのアドレスに書き込まれている信号を順に読み出し、第２メモリのアドレスを固定し、そのアドレスに第３メモリから読み出した信号を書き込む構成としたので、剰余数分の第３メモリのアドレスに、ダミー信号、すなわち画像とは関連のない無効信号が記憶されていたとしても、先ず第２メモリのアドレスを固定してダミー信号を読み出した後に、第２メモリのアドレスを制御して画像信号を読み出すことによって、ダミー信号を画像信号で書き換えて第２メモリに記憶することができる。したがって、ダミー信号、すなわち画像とは関連のない無効信号が読み出されることはない。
【００３９】
本発明によれば、第３メモリのデータバス幅、画像信号の１画素あたりのデータ長、及び画像信号の１ライン分の画素数に応じて、第３メモリのメモリ領域を設定する構成としたので、水平画素数がいかなる数値であっても、画像信号の反転処理を行うことができる等、優れた効果を奏する。
【発明を実施するための最良の形態】
【００４０】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
【００４１】
（実施の形態１）
図１は、本発明の実施の形態１に係る画像処理装置を搭載したデジタルビデオカメラの構成を示すブロック図である。デジタルビデオカメラ１は、制御部１０、ＲＯＭ１１，ＲＡＭ１２，レンズユニット１３，撮像部１４，信号処理部１５，操作部１６，表示部１７，画像処理部２０を備えている。
【００４２】
デジタルビデオカメラ１は、従来と同様に、被写体を撮像した画像信号を所定形式（例えばＭＰＥＧ形式）に符号化する機能、符号化した画像信号を記憶する機能、記憶している画像信号を復号化して再生する機能などを有している。また、デジタルビデオカメラ１は、画像信号を反転する機能を有しており、ＲＯＭ１１には、このような機能を実現するための制御プログラムが格納されており、制御部１０は、ＲＯＭ１１に格納された制御プログラムに従って種々の機能を実行する。ＲＡＭ１２は、制御部１０による制御プログラムの実行時に発生する一時的なデータを記憶するもので、例えばＤＲＡＭ、フラッシュメモリ等により構成される。
【００４３】
レンズユニット１３は、レンズ１３ａ及びアイリス（絞り）１３ｂから構成されており、図示しないモータによって、レンズ１３ａ及びアイリス１３ｂの状態が制御されている。レンズ１３ａは、ズームレンズ及びフォーカスレンズなどから構成されており、撮像部１４における被写体の像の大きさ及び焦点が調整される。
【００４４】
撮像部１４は、ＣＣＤ又はＣＭＯＳなどから構成されており、レンズユニット１３を通じて入射される光を光電変換してアナログ形式の電気信号を生成し、信号処理部１５へ出力する。信号処理部１５は、ＡＤＣ１５ａなどを備えており、撮像部１４から出力されたアナログ形式の電気信号をＡＤＣ１５ａにてデジタル形式に変換し、画像処理部２０へ出力する。以下、変換されたデジタル形式の電気信号を画像信号という。なお、ＡＤＣ１５ａによる変換に先だって、ノイズ抑制処理、感度を調整する増幅処理、及びＣＤＳ（Correlated Double Sampling）処理を行い、電気信号を整形するようにしてもよい。
【００４５】
操作部１６は、デジタルビデオカメラ１を操作するための各種のファンクションキーを備えている。本発明に特徴的なファンクションキーとしては反転処理設定キー１６ａであり、反転処理設定キー１６ａを押下されることによって、制御部１０は、画像信号の反転処理を行うことを指示する指示信号を画像処理部２０へ与える。
【００４６】
表示部１７は、液晶モニタ又はＬＥＤモニタなどの表示デバイスで構成されており、デジタルビデオカメラ１の動作状態の表示、利用者へ操作入力を促す画面の表示、画像信号を再生して該画像信号に係る画像の表示などを行う。なお、表示部１７をタッチパネル方式とすることにより、操作部１６の各種のファンクションキーのうちの一部又は全部を代用することも可能である。
【００４７】
画像処理部２０は、本発明に係る画像処理装置であって、制御部１０から与えられた指示信号に基づいて、入力された画像信号を反転させ、元の画像に対して左右が反転した画像信号に変換する機能を有する。画像処理部２０は、ＡＳＩＣで構成されており、アドレスコントローラ２１、ＤＰＭ２２ａ，２２ｂ，ＳＤＲＡＭ２３を備え、アドレスコントローラ２１は、ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のアドレスを制御する。ＤＰＭ２２ａ，２２ｂは本発明の第１メモリ，第２メモリ、ＳＤＲＡＭ２３は本発明の第３メモリ（フレームメモリ）に相当する。
【００４８】
ＤＰＭ２２ａ，２２ｂはデュアルポートメモリであり、一方のポートからデータを書き込むと同時に、他方のポートからデータを読み出すことができるメモリである。ＤＰＭ２２ａは、入力された複数の走査ライン分の画像信号のうち、１ライン分の画像信号毎に、すなわち画像データＤ０，Ｄ１，Ｄ２，…，Ｄ１９１９を、アドレスコントローラ２１によって指示されるアドレスに書き込むとともに、画像信号の周波数をＳＤＲＡＭ２３の動作周波数になるように調整する。
【００４９】
アドレスコントローラ２１は、ＳＤＲＡＭ２３のバースト長に応じて、ＤＰＭ２２ａに書き込まれている１ライン分の画像信号の順序を、ＳＤＲＡＭ２３のバースト長単位で反転して読み出す。以下、画像信号は、図２に示すように、輝度信号Ｙ及びクロマ信号Ｃから構成されており、輝度信号Ｙ及びクロマ信号Ｃは、それぞれ８ビットのデータｙ0，ｙ1，…，ｙ7、及びｃ0，ｃ1，…，ｃ7からなり、１画素当たり１６ビットのデータ長であるとする。
【００５０】
（実施例１）−ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のデータバス幅が３２ビットである場合−
例えば、ＳＤＲＡＭ２３のバースト長が８である場合、図３に示すように、ＤＰＭ２２ａのアドレスの下位３ビット毎、つまり８アドレス毎に順序を反転してデータを読み出す。画像信号は１画素当たり１６ビットのデータ長であるため、１つのメモリアドレスには２画素分の画像信号が書き込まれることから、画像信号Ｄ０〜Ｄ１９１９が入力されると、画像信号Ｄ１５〜Ｄ０，Ｄ３１〜Ｄ１６，…，Ｄ１９１９〜Ｄ１９０４の順序で読み出される。
【００５１】
ＳＤＲＡＭ２３は、コラムアドレス及びロウアドレスによって決定される複数のメモリセルを備えており、メモリバスクロックに同期してアドレスコントローラ２１が指定するコラムアドレス及びロウアドレスにデータを格納する。より具体的には、アドレスコントローラ２１は、ＳＤＲＡＭ２３のアドレスを制御しており、ロウアドレスストローブ信号（／ＲＡＳ信号）、コラムアドレスストローブ信号（／ＣＡＳ信号）、及びライトイネーブル信号（／ＷＥ信号）をＳＤＲＡＭ２３へ出力することにより、各ストローブ信号及びイネーブル信号によって指定されるアドレスにおけるデータの書き込み及び読み出し動作を制御する。
【００５２】
図４は実施例１におけるＳＤＲＡＭの書き込みアドレス制御を示す図であり、図５は実施例１にてＳＤＲＡＭに書き込まれる画像信号のアドレスを示すアドレスマップである。アドレスコントローラ２１は、／ＣＡＳ信号及び／ＲＡＳ信号を制御することによって、図４に示すようなＳＤＲＡＭ２３のアドレス（コラムアドレス，ロウアドレス）に、ＤＰＭ２２ａから読み出した画像信号Ｄ１５〜Ｄ０，Ｄ３１〜Ｄ１６，…，Ｄ１９１９〜Ｄ１９０４を書き込む。図４において、コラムアドレスを例えば２４８に設定することにより、２４８〜２５５のコラムアドレスにバースト転送で画像信号が順次書き込まれる。
【００５３】
アドレスコントローラ２１は、ロウアドレスを「３」、コラムアドレスを「２４８，２４０，…，０」に設定することによって、ロウアドレス「３」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」で指定されるアドレスに、バースト転送（バースト長＝８）で画像信号を順次書き込む。ＤＰＭ２２ａから読み出される画像信号は、Ｄ１５〜Ｄ０，Ｄ３１〜Ｄ１６，…，Ｄ１９１９〜Ｄ１９０４であり、かつ画像信号は１画素当たり１６ビットのデータ長であるため、１つのアドレスには２画素分の画像信号が書き込まれることから、ロウアドレス「３」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」のアドレスには、Ｄ１５〜Ｄ０，Ｄ３１〜Ｄ１６，…，Ｄ５１１〜Ｄ４９６の画像信号が書き込まれる。
【００５４】
次いで、アドレスコントローラ２１は、ロウアドレスをディクリメント、すなわち「２」に設定するとともに、コラムアドレスを「２４８，２４０，…，０」に設定することによって、ロウアドレス「２」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」で指定されるアドレスに、Ｄ５２７〜Ｄ５１２，Ｄ５４３〜Ｄ５２８，…，Ｄ１０２３〜Ｄ１００８の画像信号を書き込む。
【００５５】
そして、アドレスコントローラ２１は、ロウアドレスをディクリメント、すなわち「１」に設定するとともに、コラムアドレスを「２４８，２４０，…，０」に設定することによって、ロウアドレス「１」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」で指定されるアドレスに、Ｄ１０３９〜Ｄ１０２４，Ｄ１０５５〜Ｄ１０４０，…，Ｄ１５３５〜Ｄ１５２０の画像信号を書き込む。
【００５６】
そして、アドレスコントローラ２１は、ロウアドレスをディクリメント、すなわち「０」に設定するとともに、コラムアドレスを「２４８，２４０，…，６４」に設定することによって、ロウアドレス「０」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，６４〜７１」で指定されるアドレスに、Ｄ１５５１〜Ｄ１５３６，Ｄ１５６７〜Ｄ１５５２，…，Ｄ１９１９〜Ｄ１９０４の画像信号を書き込む。このように、画像信号を１ライン分の画像信号の記憶に必要なメモリ領域のロウアドレス及びコラムアドレスによって指定される後尾側のアドレスから先頭側のアドレスにかけて、バースト転送にてＳＤＲＡＭ２３に書き込むことによって、ＳＤＲＡＭ２３には、図５に示すようなアドレスに画像信号Ｄ１９１９〜Ｄ０が書き込まれ、左右が反転した画像信号が記憶されることになる。２ライン目以降の画像信号のＳＤＲＡＭ２３への書き込みについても同様である。
【００５７】
なお、ロウアドレスを「０」に設定する場合、コラムアドレスを「２４８，２４０，…，０」に設定して、ロウアドレス「０」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，６４〜７１」で指定されるアドレスに、Ｄ１５５１〜Ｄ１５３６，Ｄ１５６７〜Ｄ１５５２，…，Ｄ１９１９〜Ｄ１９０４の画像信号を書き込み、ロウアドレス「０」及びコラムアドレス「５８〜６５，６６〜７３，…，０〜７」で指定されるアドレスに、ダミー信号を書き込むようにしてもよい。
【００５８】
また、アドレスコントローラ２１は、ＳＤＲＡＭ２３からの画像信号の読み出しについても制御を行っており、画像信号を読み出す場合には、図６に示すようなバースト転送（バースト長＝８）での読み出しが行われる。ＳＤＲＡＭ２３には、左右が反転した画像信号Ｄ１９１９〜Ｄ０が記憶されていることから、通常のインクリメントモードによる読み出しを行う。なお、画像信号はコラムアドレスが「６４」、ロウアドレスが「０」のアドレスから順次記憶されていることから、最初に指定するコラムアドレスを「６４」、ロウアドレスを「０」にすることによって、左右が反転した画像信号Ｄ１９１９〜Ｄ０を読み出すことができる。つまり、１ライン分の画像信号が記憶されているメモリ領域のロウアドレス及びコラムアドレスによって指定される先頭側のアドレスから後尾側のアドレスにかけて、バースト転送にてＳＤＲＡＭ２３から読み出す。ＳＤＲＡＭ２３から読み出された画像信号は、ＤＰＭ２２ｂへ書き込まれた後、図７に示すように、ＤＰＭ２２ｂのアドレスを「０」からインクリメントして、書き込まれた順序、すなわちＤ１９１９〜Ｄ０の順序で、かつ所定の周波数、例えば元の画像信号の周波数に調整され、表示部１７へ出力される。
【００５９】
（実施例２）−ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のデータバス幅が１６ビットである場合−
例えば、ＳＤＲＡＭ２３のバースト長が８である場合、実施例１と同様、図３に示すように、ＤＰＭ２２ａのアドレスの下位３ビット毎、つまり８アドレス毎に順序を反転してデータを読み出す。ただし、画像信号は１画素当たり１６ビットのデータ長であるため、本例では１つのメモリアドレスに１画素分の画像信号が書き込まれることから、画像信号Ｄ０〜Ｄ１９１９が入力されると、画像信号Ｄ７〜Ｄ０，Ｄ１５〜Ｄ８，…，Ｄ１９１９〜Ｄ１９１２の順序で読み出される。
【００６０】
図８は実施例２におけるＳＤＲＡＭの書き込みアドレス制御を示す図であり、図９は実施例２にてＳＤＲＡＭに書き込まれる画像信号のアドレスを示すアドレスマップである。アドレスコントローラ２１は、／ＣＡＳ信号及び／ＲＡＳ信号を制御することによって、図８に示すようなＳＤＲＡＭ２３のアドレスに、ＤＰＭ２２ａから読み出した画像信号Ｄ７〜Ｄ０，Ｄ１５〜Ｄ８，…，Ｄ１９１９〜Ｄ１９１２を書き込む。
【００６１】
アドレスコントローラ２１は、ロウアドレスを「７」、コラムアドレスを「２４８，２４０，…，０」に設定することによって、ロウアドレス「７」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」で指定されるアドレスに、バースト転送（バースト長＝８）で画像信号を順次書き込む。ＤＰＭ２２ａから読み出される画像信号は、Ｄ７〜Ｄ０，Ｄ１５〜Ｄ８，…，Ｄ１９１９〜Ｄ１９１２であり、かつ画像信号は１画素当たり１６ビットのデータ長であるため、１つのメモリアドレスには１画素分の画像信号が書き込まれることから、ロウアドレス「７」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」のアドレスには、Ｄ７〜Ｄ０，Ｄ１５〜Ｄ８，…，Ｄ２５５〜Ｄ２４８の画像信号を書き込む。
【００６２】
同様に、アドレスコントローラ２１は、ロウアドレスを順次ディクリメントすることによって、ロウアドレスが「６」、コラムアドレスが「２４８〜２５５，２４０〜２４７，…，０〜７」のアドレスに、Ｄ２６３〜Ｄ２５６，Ｄ２７１〜Ｄ２６４，…，Ｄ５１１〜Ｄ５０４の画像信号を書き込む（ロウアドレスが「５」，「４」，「３」，「２」，「１」の場合も同様）。
【００６３】
また、アドレスコントローラ２１は、ロウアドレスを「０」に設定するとともに、コラムアドレスを「２４８，２４０，…，１２８」に設定することによって、ロウアドレス「０」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，１２８〜１３５」で指定されるアドレスに、Ｄ１７９９〜Ｄ１７９２，Ｄ１８０７〜Ｄ１８００，…，Ｄ１９１９〜Ｄ１９１２の画像信号を書き込む。このように、画像信号を１ライン分の画像信号の記憶に必要なＳＤＲＡＭ２３のメモリ領域の後方のアドレスから前方のアドレスにかけて、バースト転送で書き込むことによって、ＳＤＲＡＭ２３には、図９に示すようなアドレスに画像信号Ｄ１９１９〜Ｄ０が書き込まれ、左右が反転した画像信号が記憶されることになる。２ライン目以降の画像信号のＳＤＲＡＭ２３への書き込みについても同様である。
【００６４】
なお、ロウアドレスを「０」に設定する場合、コラムアドレスを「２４８，２４０，…，０」に設定して、ロウアドレス「０」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，１２８〜１３５」で指定されるアドレスに、Ｄ１７９９〜Ｄ１７９２，Ｄ１８０７〜Ｄ１８００，…，Ｄ１９１９〜Ｄ１９１２の画像信号を書き込み、ロウアドレス「０」及びコラムアドレス「１２０〜１２７，１１２〜１１９，…，０〜７」で指定されるアドレスに、ダミー信号を書き込むようにしてもよい。
【００６５】
また、アドレスコントローラ２１は、ＳＤＲＡＭ２３からの画像信号の読み出しについても制御を行っており、画像信号を読み出す場合には、図１０に示すようなバースト転送（バースト長＝８）での読み出しが行われる。ＳＤＲＡＭ２３には、左右が反転した画像信号Ｄ１９１９〜Ｄ０が記憶されていることから、通常のインクリメントモードによる読み出しを行う。なお、画像信号はコラムアドレスが「１２８」、ロウアドレスが「０」のアドレスから順次記憶されていることから、最初に指定するコラムアドレスを「１２８」、ロウアドレスを「０」にする。ＳＤＲＡＭ２３から読み出された画像信号は、ＤＰＭ２２ｂへ書き込まれた後、実施例１と同様、図７に示すように、ＤＰＭ２２ｂのアドレスを「０」からインクリメントして、書き込まれた順序、すなわちＤ１９１９〜Ｄ０の順序で、かつ所定の周波数、例えば元の画像信号の周波数に調整され、表示部１７へ出力される。
【００６６】
上述した如く、いずれの実施例においても、ＳＤＲＡＭ２３への書き込みの際に、画像信号を左右反転して記憶しておき、その順序で画像信号を読み出すことができる。また、従来の構成において必要であったラインメモリが不要となることから、画像処理部２０の構成を簡略化することができ、ＡＳＩＣの構成に必要なゲート数を削減することができる。これにより、画像処理部２０の消費電力を削減することができる。さらに、１ライン分の画像信号を蓄積中に、順次反転処理を行うことができるので、従来と比べて反転処理による遅延時間を減少することができる。
【００６７】
なお、本実施形態では、図５（実施例１）又は図９（実施例２）に示すようなＳＤＲＡＭ２３のアドレスに画像信号が書き込まれる構成の画像処理部２０について説明したが、ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のアドレス制御について限定されるものではない。図１１は実施例１におけるＳＤＲＡＭの書き込みアドレス制御の他の一例を示す図であり、図１２は実施例１にてＳＤＲＡＭに書き込まれる画像信号のアドレスの他の一例を示すアドレスマップである。例えば、実施例１の場合には、図１１に示すようなＳＤＲＡＭ２３のアドレスに、ＤＰＭ２２ａから読み出した画像信号Ｄ１５〜Ｄ０，Ｄ３１〜Ｄ１６，…，Ｄ１９１９〜Ｄ１９０４を書き込み、ＳＤＲＡＭ２３への画像信号の書き込みにオフセットを持たせるようにしてもよい。
【００６８】
アドレスコントローラ２１は、ロウアドレスを「３」、コラムアドレスを「１８４，１７６，…，０」に設定することによって、ロウアドレス「３」及びコラムアドレス「１８４〜１９１，１７６〜１８３，…，０〜７」で指定されるアドレスに、バースト転送（バースト長＝８）で画像信号を順次書き込む。ＤＰＭ２２ａから読み出される画像信号は、Ｄ１５〜Ｄ０，Ｄ３１〜Ｄ１６，…，Ｄ１９１９〜Ｄ１９０４であり、かつ画像信号は１画素当たり１６ビットのデータ長であるため、１つのメモリアドレスには２画素分の画像信号が書き込まれることから、ロウアドレス「３」及びコラムアドレス「１８４〜１９１，１７６〜１８３，…，０〜７」のアドレスには、Ｄ１５〜Ｄ０，Ｄ３１〜Ｄ１６，…，Ｄ３８３〜Ｄ３６８の画像信号が書き込まれる。
【００６９】
次いで、ロウアドレスをディクリメント、すなわち「２」に設定するとともに、コラムアドレスを「２４８，２４０，…，０」に設定することによって、ロウアドレス「２」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」で指定されるアドレスに、Ｄ３９９〜Ｄ３８４，Ｄ４１５〜Ｄ４００，…，Ｄ８９５〜Ｄ８８０の画像信号を書き込む。
【００７０】
そして、ロウアドレスをディクリメント、すなわち「１」に設定するとともに、コラムアドレスを「２４８，２４０，…，０」に設定することによって、ロウアドレス「１」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」で指定されるアドレスに、Ｄ９１１〜Ｄ８９６，Ｄ９２７〜Ｄ９１２，…，Ｄ１４０７〜Ｄ１３９２の画像信号を書き込む。
【００７１】
そして、ロウアドレスをディクリメント、すなわち「０」に設定するとともに、コラムアドレスを「２４８，２４０，…，０」に設定することによって、ロウアドレス「０」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」で指定されるアドレスに、Ｄ１４２３〜Ｄ１４０８，Ｄ１４３９〜Ｄ１４２４，…，Ｄ１９１９〜Ｄ１９０４の画像信号を書き込む。このように、画像信号を１ライン分の画像信号の記憶に必要なＳＤＲＡＭ２３のメモリ領域の後方のアドレスから前方のアドレスにかけて、バースト転送で書き込むことによって、ＳＤＲＡＭ２３には、図１２に示すようなアドレスに画像信号Ｄ１９１９〜Ｄ０が書き込まれ、左右が反転した画像信号が記憶されることになる。つまり、１ライン分の画像信号を記憶するメモリ領域の先頭アドレスのコラムアドレスが０となるようにメモリ領域を設定する。ＳＤＲＡＭ２３にオフセットを設定することは、１ライン分の画像信号の記憶に必要なＳＤＲＡＭ２３のメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合に有用である。なお、剰余数はアドレスコントローラ２１によって算出される。
【００７２】
また、図１３に示すように、まず、ＤＰＭ２２ａのアドレスを固定（例えば７に固定）し、そのアドレスに書き込まれている画像信号を６４回読み出し（図１３（ａ））、ＳＤＲＡＭ２３への書き込みアドレスを制御して（図１３（ｂ））、ロウアドレス「３」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，１９２〜１９９」で指定されるアドレスに書き込み、そして、ロウアドレス「３」，コラムアドレス「１８４」より前のアドレスに画像信号を上述と同様に書き込むようにしてもよい。このようにすれば、ＳＤＲＡＭ２３のロウアドレス「３」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，１９２〜１９９」で指定されるアドレスがオフセットとなって、ＳＤＲＡＭ２３には、ロウアドレス「０」，コラムアドレス「０」のアドレスから反転した画像信号が順次記憶される。
【００７３】
また、ＳＤＲＡＭ２３から画像信号を読み出す場合には、図１４に示すようなバースト転送（バースト長＝８）での読み出しが行われる。ＳＤＲＡＭ２３には、左右が反転した画像信号が記憶されていることから、通常のインクリメントモードによる読み出しを行う。画像信号はコラムアドレスが「０」、ロウアドレスが「０」のアドレスから順次記憶されていることから、最初に指定するコラムアドレスを「０」、ロウアドレスを「０」にする。このように、ＳＤＲＡＭ２３にオフセットを持たせた状態で画像信号を書き込むことによって、ダミー信号、すなわち画像とは関連のない無効信号（図１２において斜線で示す）が読み出されることはない。
【００７４】
また、本実施形態では、水平画素数が１９２０画素である場合について説明したが、水平画素数について限定されるものではなく、ＳＤＲＡＭのデータバス幅Ａ、画像信号の１画素あたりのデータ長Ｂ、及び画像信号の１ライン分の画素数Ｃに応じて、１ライン分の画像信号の記憶に必要なメモリ領域を設定するようにする。より具体的には、１ライン分の画像信号の記憶に必要なアドレス数（メモリセル数）Ｚは、Ｚ＝Ｃ／ＩＮＴ（Ａ／Ｂ）である（ただし、小数点以下は切り上げ）ことから、コラムアドレスのアドレス総数がＸの場合、１ライン分の画像信号の記憶に必要なロウアドレスのアドレス数Ｙは、Ｙ＝Ｚ／Ｘである（ただし、小数点以下は切り上げ）。また、Ｚ／Ｘが少数となる場合、１つのロウアドレスには、画像信号が記憶されていない未使用のアドレス（アドレス数＝Ｘ×Ｙ−Ｚ）が生じる。
【００７５】
例えば、水平画素数が１２８０画素である場合、ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のデータバス幅が３２ビット、画像信号の１画素当たりのデータ長が１６ビットのとき、図１５に示すように、１ライン分の画像信号の記憶に必要なロウアドレスのアドレス数Ｙは３となり、ロウアドレス「０」，コラムアドレス「１２８」から、ロウアドレス「２」，コラムアドレス「２５５」にかけて、１ライン目の画像信号Ｄ１２７９〜Ｄ０を記憶する。一方、ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のデータバス幅が１６ビット、画像信号の１画素当たりのデータ長が１６ビットのとき、図１６に示すように、１ライン分の画像信号の記憶に必要なロウアドレスのアドレス数Ｙは５となり、ロウアドレス「０」，コラムアドレス「０」から、ロウアドレス「４」，コラムアドレス「２５５」にかけて、１ライン目の画像信号Ｄ１２７９〜Ｄ０を記憶する。また、図１７に示すように、ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のデータバス幅が３２ビット、画像信号の１画素当たりのデータ長が１６ビットの場合には、ロウアドレス「０」，コラムアドレス「０」から、ロウアドレス「２」，コラムアドレス「１２７」にかけて、１ライン目の画像信号Ｄ１２７９〜Ｄ０を記憶するようにしてもよい。なお、このようなアドレスに画像信号を記憶するためのＳＤＲＡＭ２３の書き込みアドレス制御については、上述した制御と同様であるため、その説明を省略する。
【００７６】
また、水平画素数が７２０画素である場合、ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のデータバス幅が３２ビット、画像信号の１画素当たりのデータ長が１６ビットのとき、図１８に示すように、１ライン分の画像信号の記憶に必要なロウアドレスのアドレス数Ｙは２となり、ロウアドレス「０」，コラムアドレス「１５２」から、ロウアドレス「１」，コラムアドレス「２５５」にかけて、１ライン目の画像信号Ｄ７１９〜Ｄ０を記憶する。一方、ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のデータバス幅が１６ビット、画像信号の１画素当たりのデータ長が１６ビットのとき、図１９に示すように、１ライン分の画像信号の記憶に必要なロウアドレスのアドレス数Ｙは３となり、ロウアドレス「０」，コラムアドレス「４８」から、ロウアドレス「２」，コラムアドレス「２５５」にかけて、１ライン目の画像信号Ｄ７１９〜Ｄ０を記憶する。また、ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のデータバス幅が３２ビット、画像信号の１画素当たりのデータ長が１６ビットの場合には、図２０に示すように、ロウアドレス「０」，コラムアドレス「０」から、ロウアドレス「１」，コラムアドレス「１０３」にかけて、１ライン目の画像信号Ｄ７１９〜Ｄ０を記憶するようにしてもよい。一方、ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のデータバス幅が１６ビット、画像信号の１画素当たりのデータ長が１６ビットの場合には、図２１に示すように、ロウアドレス「０」，コラムアドレス「０」から、ロウアドレス「２」，コラムアドレス「２０７」にかけて、１ライン目の画像信号Ｄ７１９〜Ｄ０を記憶するようにしてもよい。なお、このようなアドレスに画像信号を記憶するためのＳＤＲＡＭ２３の書き込みアドレス制御については、上述した制御と同様であるため、その説明を省略する。
【００７７】
（実施の形態２）
本発明の実施の形態２に係る画像処理装置を搭載したデジタルビデオカメラの構成は図１と略同様であり、アドレスコントローラ２１によるＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のアドレス制御が相違する。
【００７８】
（実施例３）−ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のデータバス幅が３２ビットである場合−
アドレスコントローラ２１は、ＤＰＭ２２ａに入力された画像信号Ｄ０〜Ｄ１９１９をアドレス０，１，…の順序で書き込み、書き込まれた順序でＤＰＭ２２ａから読み出す。つまり、画像信号Ｄ０〜Ｄ１９１９が入力されると、画像信号Ｄ０〜Ｄ１９１９の順序で読み出される。
【００７９】
そして、アドレスコントローラ２１は、／ＣＡＳ信号及び／ＲＡＳ信号を制御することによって、図２２に示すようなＳＤＲＡＭ２３のアドレスに、ＤＰＭ２２ａから読み出した画像信号Ｄ０〜Ｄ１９１９を書き込む。ＳＤＲＡＭ２３には、図２３に示すようなアドレスに画像信号が書き込まれる。つまり、ＳＤＲＡＭ２３には非反転の画像信号Ｄ０〜Ｄ１９１９がロウアドレス「０」，コラムアドレス「０」〜ロウアドレス「３」，コラムアドレス「１９１」に書き込まれる。
【００８０】
アドレスコントローラ２１は、ＳＤＲＡＭ２３の読み出しアドレスを制御して、画像信号の読み出しの際に画像を左右反転する。ＳＤＲＡＭ２３のバースト長が８である場合、アドレスコントローラ２１は、／ＣＡＳ信号及び／ＲＡＳ信号を制御することによって、図２４に示すように、ＳＤＲＡＭ２３の読み出しアドレスを制御して、ＳＤＲＡＭ２３から画像信号を読み出す。
【００８１】
より具体的には、アドレスコントローラ２１は、ロウアドレスを「３」、コラムアドレスを「１８４，１７６，…，０」に設定することによって、ロウアドレス「３」及びコラムアドレス「１８４〜１９１，１７６〜１８３，…，０〜７」のアドレスに記憶されている画像信号を読み出す。ＳＤＲＡＭ２３のロウアドレス「３」及びコラムアドレス「１８４〜１９１，１７６〜１８３，…，０〜７」で指定されるアドレスにはＤ１９０４〜Ｄ１９１９，Ｄ１８８８〜Ｄ１９０３，…，Ｄ１５３６〜Ｄ１５５１の画像信号が記憶されていること（図２３参照）から、Ｄ１９０４〜Ｄ１９１９，Ｄ１８８８〜Ｄ１９０３，…，Ｄ１５３６〜Ｄ１５５１の画像信号が読み出される。
【００８２】
次いで、ロウアドレスをディクリメント、すなわち「２」に設定するとともに、コラムアドレスを「２４８，２４０，…，０」に設定することによって、ロウアドレス「２」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」のアドレスに記憶されているＤ１５２０〜Ｄ１５３５，Ｄ１５０４〜Ｄ１５１９，…，Ｄ１０２４〜Ｄ１０３９の画像信号を読み出す。
【００８３】
そして、ロウアドレスをディクリメント、すなわち「１」に設定するとともに、コラムアドレスを「２４８，２４０，…，０」に設定することによって、ロウアドレス「１」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」のアドレスに記憶されているＤ１００８〜Ｄ１０２３，Ｄ９９２〜Ｄ１００７，…，Ｄ５１２〜Ｄ５２７の画像信号を読み出す。
【００８４】
そして、ロウアドレスをディクリメント、すなわち「０」に設定するとともに、コラムアドレスを「２４８，２４０，…，０」に設定することによって、ロウアドレス「０」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，０〜７」のアドレスに記憶されているＤ４９６〜５１１，Ｄ４８０〜Ｄ４９５，…，Ｄ０〜Ｄ１５の画像信号を読み出す。２ライン目以降の画像信号のＳＤＲＡＭ２３からの読み出しについても同様である。
【００８５】
ＳＤＲＡＭ２３から読み出された画像信号は、ＤＰＭ２２ｂへ書き込まれた後、アドレスコントローラ２１によって、図２５に示すように、ＤＰＭ２２ｂのアドレスの下位３ビット毎、つまり８アドレス毎に順序を反転して読み出されるとともに、所定の周波数、例えば元の画像信号の周波数に調整されて表示部１７へ出力される。このＤＰＭ２２ｂへのアドレス制御によって、画像信号はＤ１９１９〜Ｄ０の順序でＤＰＭ２２ｂから出力される。
【００８６】
（実施例４）−ＤＰＭ２２ａ，２２ｂ及びＳＤＲＡＭ２３のデータバス幅が１６ビットである場合−
アドレスコントローラ２１は、ＤＰＭ２２ａに入力された画像信号Ｄ０〜Ｄ１９１９をアドレス０，１，…の順序で書き込み、書き込まれた順序でＤＰＭ２２ａから読み出す。つまり、画像信号Ｄ０〜Ｄ１９１９が入力されると、画像信号Ｄ０〜Ｄ１９１９の順序で読み出される。
【００８７】
そして、アドレスコントローラ２１は、／ＣＡＳ信号及び／ＲＡＳ信号を制御することによって、図２６に示すようなＳＤＲＡＭ２３のアドレスに、ＤＰＭ２２ａから読み出した画像信号Ｄ０〜Ｄ１９１９を書き込む。ＳＤＲＡＭ２３には、図２７に示すようなアドレスに画像信号が書き込まれる。つまり、ＳＤＲＡＭ２３には非反転の画像信号Ｄ０〜Ｄ１９１９がロウアドレス「０」，コラムアドレス「０」〜ロウアドレス「７」，コラムアドレス「１２７」に書き込まれる。
【００８８】
アドレスコントローラ２１は、ＳＤＲＡＭ２３の読み出しアドレスを制御して、画像信号の読み出しの際に画像を左右反転する。ＳＤＲＡＭ２３のバースト長が８である場合、アドレスコントローラ２１は、／ＣＡＳ信号及び／ＲＡＳ信号を制御することによって、図２８に示すように、ＳＤＲＡＭ２３の読み出しアドレスを制御して、ＳＤＲＡＭ２３から画像信号を読み出す。
【００８９】
より具体的には、アドレスコントローラ２１は、ロウアドレスを「７」、コラムアドレスを「１２０，１１２，…，０」に設定することによって、ロウアドレス「７」及びコラムアドレス「１２０〜１２７，１１２〜１１９，…，０〜７」のアドレスに記憶されている画像信号を読み出す。ＳＤＲＡＭ２３のロウアドレス「７」及びコラムアドレス「１２０〜１２７，１１２〜１１９，…，０〜７」で指定されるアドレスにはＤ１９１２〜Ｄ１９１９，Ｄ１９０４〜Ｄ１９１１，…，Ｄ１７９２〜Ｄ１７９９の画像信号が記憶されていること（図２７参照）から、Ｄ１９１２〜Ｄ１９１９，Ｄ１９０４〜Ｄ１９１１，…，Ｄ１７９２〜Ｄ１７９９の画像信号が読み出される。
【００９０】
同様に、アドレスコントローラ２１は、ロウアドレスを順次ディクリメントすることによって、ロウアドレスが「６」、コラムアドレスが「２４８〜２５５，２４０〜２４７，…，０〜７」のアドレスに記憶されているＤ１７８４〜Ｄ１７９１，Ｄ１７７６〜Ｄ１７８３，…，Ｄ１５３６〜Ｄ１５４３の画像信号が読み出される（ロウアドレスが「５」，「４」，「３」，「２」，「１」，「０」の場合も同様）。２ライン目以降の画像信号のＳＤＲＡＭ２３からの読み出しについても同様である。
【００９１】
ＳＤＲＡＭ２３から読み出された画像信号は、ＤＰＭ２２ｂへ書き込まれた後、アドレスコントローラ２１によって、実施例３と同様、図２５に示すように、ＤＰＭ２２ｂのアドレスの下位３ビット毎、つまり８アドレス毎に順序を反転して読み出されるとともに、所定の周波数、例えば元の画像信号の周波数に調整されて表示部１７へ出力される。このＤＰＭ２２ｂへのアドレス制御によって、画像信号はＤ１９１９〜Ｄ０の順序でＤＰＭ２２ｂから出力される。
【００９２】
上述した如く、いずれの実施例においても、ＳＤＲＡＭ２３に非反転の画像信号を記憶しておき、読み出しの際に、画像信号を左右反転することができる。また、従来の構成において必要であったラインメモリが不要となることから、画像処理部２０の構成を簡略化することができ、ＡＳＩＣの構成に必要なゲート数を削減することができる。これにより、画像処理部２０の消費電力を削減することができる。さらに、１ライン分の画像信号を蓄積中に、順次反転処理を行うことができるので、従来と比べて反転処理による遅延時間を減少することができる。
【００９３】
なお、ＳＤＲＡＭ２３のアドレス制御について限定されるものではなく、例えば、実施例３の場合には、図２９に示すようなアドレスマップに、画像信号を書き込み、ＳＤＲＡＭ２３への画像信号の書き込みにオフセットを持たせるようにしてもよい。つまり、１ライン分の画像信号を記憶するメモリ領域の後尾アドレスのコラムアドレスが最大数（本例では２５５）となるようにメモリ領域を設定する。ＳＤＲＡＭ２３にオフセットを設定することは、１ライン分の画像信号の記憶に必要なＳＤＲＡＭ２３のメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合に有用である。
【００９４】
より具体的には、例えば、図３０に示すように、まず、ＤＰＭ２２ａのアドレスを固定（例えば０に固定）し、そのアドレスに書き込まれている画像信号を６４回読み出し（図３０（ａ））、ＳＤＲＡＭ２３への書き込みアドレスを制御して（図３０（ｂ））、ロウアドレス「０」及びコラムアドレス「０〜７，８〜１５，…，５６〜６３」で指定されるアドレスに書き込み、そして、ロウアドレス「０」，コラムアドレス「６４」より後のアドレスに画像信号を上述と同様に書き込む。このようにすれば、ＳＤＲＡＭ２３のロウアドレス「０」及びコラムアドレス「０〜７，８〜１５，…，５６〜６３」で指定されるアドレスがオフセットとなる。
【００９５】
図２９においては、画像信号はコラムアドレスが「２５５」、ロウアドレスが「３」のアドレスからディクリメントして記憶されていることから、最初に指定するコラムアドレスを「２５５」（実際にはバースト転送で読み出すため「２４８」）、ロウアドレスを「３」にする。このように、ＳＤＲＡＭ２３にオフセットを持たせた状態で画像信号を書き込むことによって、ダミー信号、すなわち画像とは関連のない無効信号（図２９において斜線で示す）が読み出されることはない。
【００９６】
また、１ライン分の画像信号の記憶に必要なＳＤＲＡＭ２３のメモリ領域のアドレス数を１コラムアドレスのアドレス数で除算した剰余数が０でない場合、図３１に示すように、まず、ＳＤＲＡＭ２３の後方のアドレスから剰余数に相当するアドレスに書き込まれている信号を順に読み出し、ＤＰＭ２２ｂのアドレスを固定し、固定したアドレスにＳＤＲＡＭ２３から読み出した信号を書き込むようにしてもよい。つまり、ＳＤＲＡＭ２３への読み出しアドレスを制御して（図３１（ａ））、ロウアドレス「３」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，１９２〜１９９」で指定されるアドレスの信号を読み出し、ＤＰＭ２２ｂのアドレスを固定（例えば７に固定）し、そのアドレスに読み出した信号を書き込む（図３１（ｂ））。このようにすれば、ＳＤＲＡＭ２３のロウアドレス「３」及びコラムアドレス「２４８〜２５５，２４０〜２４７，…，１９２〜１９９」で指定されるアドレスには、ダミー信号、すなわち画像とは関連のない無効信号が記憶されている（図２３参照）が、先ずＤＰＭ２２ｂのアドレスを固定してダミー信号を読み出した後に、ＤＰＭ２２ｂのアドレスを制御して画像信号を読み出すことによって、ダミー信号を画像信号で書き換えてＤＰＭ２２ｂに記憶することができるので、ダミー信号、すなわち画像とは関連のない無効信号が読み出されることはない。
【００９７】
また、各実施の形態では、ＳＤＲＡＭのバースト長が８である場合について説明したが、バースト長について限定されるものではない。例えば、バースト長が４である場合、実施の形態１では、ＤＰＭ２２ａのアドレスの下位２ビット毎、つまり４アドレス毎に順序を反転してデータを読み出し、実施の形態２では、ＤＰＭ２２ｂのアドレスの下位２ビット毎、つまり４アドレス毎に順序を反転してデータを読み出すようにすればよい。
【００９８】
さらに、本発明に係る画像処理装置（画像処理部２０）をデジタルビデオカメラに搭載した形態について説明したが、画像処理装置は、例えば、デジタルスチールカメラのような画像撮像装置、ＤＶＤレコーダ及びＨＤレコーダなどの画像記憶装置、ＣＲＴディスプレイ及び液晶ディスプレイなどの表示装置、並びに、プリンタ及びデジタル複合機などの画像形成装置等、各種電子機器に搭載することができることは言うまでもない。
【図面の簡単な説明】
【００９９】
【図１】本発明の実施の形態１に係る画像処理装置を搭載したデジタルビデオカメラの構成を示すブロック図である。
【図２】画像信号の構成を示す図である。
【図３】実施例１におけるＤＰＭ２２ａのアドレス制御を示す図である。
【図４】実施例１におけるＳＤＲＡＭの書き込みアドレス制御を示す図である。
【図５】実施例１にてＳＤＲＡＭに書き込まれる画像信号のアドレスを示すアドレスマップである。
【図６】実施例１におけるＳＤＲＡＭの読み出しアドレス制御を示す図である。
【図７】実施例１におけるＤＰＭ２２ｂのアドレス制御を示す図である。
【図８】実施例２におけるＳＤＲＡＭの書き込みアドレス制御を示す図である。
【図９】実施例２にてＳＤＲＡＭに書き込まれる画像信号のアドレスを示すアドレスマップである。
【図１０】実施例２におけるＳＤＲＡＭの読み出しアドレス制御を示す図である。
【図１１】実施例１におけるＳＤＲＡＭの書き込みアドレス制御の他の一例を示す図である。
【図１２】実施例１にてＳＤＲＡＭに書き込まれる画像信号のアドレスの他の一例を示すアドレスマップである。
【図１３】実施例１におけるＤＰＭ２２ａ及びＳＤＲＡＭのアドレス制御の他の一例を示す図である。
【図１４】実施例１におけるＤＰＭ２２ｂのアドレス制御の他の一例を示す図である。
【図１５】ＳＤＲＡＭに書き込まれる画像信号のアドレスの他の一例を示すアドレスマップである。
【図１６】ＳＤＲＡＭに書き込まれる画像信号のアドレスの他の一例を示すアドレスマップである。
【図１７】ＳＤＲＡＭに書き込まれる画像信号のアドレスの他の一例を示すアドレスマップである。
【図１８】ＳＤＲＡＭに書き込まれる画像信号のアドレスの他の一例を示すアドレスマップである。
【図１９】ＳＤＲＡＭに書き込まれる画像信号のアドレスの他の一例を示すアドレスマップである。
【図２０】ＳＤＲＡＭに書き込まれる画像信号のアドレスの他の一例を示すアドレスマップである。
【図２１】ＳＤＲＡＭに書き込まれる画像信号のアドレスの他の一例を示すアドレスマップである。
【図２２】実施例３におけるＳＤＲＡＭの書き込みアドレス制御を示す図である。
【図２３】実施例３にてＳＤＲＡＭに書き込まれる画像信号のアドレスを示すアドレスマップである。
【図２４】実施例３におけるＳＤＲＡＭの読み出しアドレス制御を示す図である。
【図２５】実施例３におけるＤＰＭ２２ｂのアドレス制御を示す図である。
【図２６】実施例４におけるＳＤＲＡＭの書き込みアドレス制御を示す図である。
【図２７】実施例４にてＳＤＲＡＭに書き込まれる画像信号のアドレスを示すアドレスマップである。
【図２８】実施例４におけるＤＰＭ２２ｂのアドレス制御を示す図である。
【図２９】実施例３にてＳＤＲＡＭに書き込まれる画像信号のアドレスの他の一例を示すアドレスマップである。
【図３０】実施例３におけるＤＰＭ２２ａ及びＳＤＲＡＭのアドレス制御の他の一例を示す図である。
【図３１】実施例３におけるＳＤＲＡＭ及びＤＰＭ２２ｂのアドレス制御の他の一例を示す図である。
【図３２】従来の画像処理装置の構成を示すブロック図である。
【図３３】ラインメモリのアドレス制御を示す図である。
【図３４】従来の画像処理装置の他の構成を示すブロック図である。
【符号の説明】
【０１００】
１  デジタルビデオカメラ
１０  制御部
１１  ＲＯＭ
１２  ＲＡＭ
１３  レンズユニット
１４  撮像部
１５  信号処理部
１６  操作部
１６ａ  反転処理設定キー
１７  表示部
２０  画像処理部
２１  アドレスコントローラ
２２ａ，２２ｂ  ＤＰＭ（デュアルポートメモリ）
２３  ＳＤＲＡＭ
【図１】
2006025054.tif 000003
【図２】
2006025054.tif 000004
【図３】
2006025054.tif 000005
【図４】
2006025054.tif 000006
【図５】
2006025054.tif 000007
【図６】
2006025054.tif 000008
【図７】
2006025054.tif 000009
【図８】
2006025054.tif 000010
【図９】
2006025054.tif 000011
【図１０】
2006025054.tif 000012
【図１１】
2006025054.tif 000013
【図１２】
2006025054.tif 000014
【図１３】
2006025054.tif 000015
【図１４】
2006025054.tif 000016
【図１５】
2006025054.tif 000017
【図１６】
2006025054.tif 000018
【図１７】
2006025054.tif 000019
【図１８】
2006025054.tif 000020
【図１９】
2006025054.tif 000021
【図２０】
2006025054.tif 000022
【図２１】
2006025054.tif 000023
【図２２】
2006025054.tif 000024
【図２３】
2006025054.tif 000025
【図２４】
2006025054.tif 000026
【図２５】
2006025054.tif 000027
【図２６】
2006025054.tif 000028
【図２７】
2006025054.tif 000029
【図２８】
2006025054.tif 000030
【図２９】
2006025054.tif 000031
【図３０】
2006025054.tif 000032
【図３１】
2006025054.tif 000033
【図３２】
2006025054.tif 000034
【図３３】
2006025054.tif 000035
【図３４】
2006025054.tif 000036