(57)【要約】【課題】  機能素子体の封止構造を有して小型薄型化を図る。  【解決手段】  機能面に微小な可動部を有する機能素子体１２を実装したパッケージ基板１１と、機能素子体１２の周辺回路を構成した薄膜多層回路体１４とを接着樹脂枠体１３を介して接合して、機能素子体１２を封装する中空部１５を構成する。【選択図】  図１
2006102845.tif 000002
【特許請求の範囲】
【請求項１】
第１主面上に、多数個の外部接続用電極と多数個の基板実装用電極とが設けられ、上記基板実装用電極に囲まれた領域を機能素子体実装領域として構成してなるパッケージ基板と、
多数個の入出力電極が設けられるとともに機能面に可動部を有し、上記機能素子体実装領域内に配置されて上記各入出力電極を相対する上記外部接続用電極や上記基板実装用電極とそれぞれ接続されることにより上記パッケージ基板の上記第１主面上に実装された１個以上の機能素子体と、
コア基板上にそれぞれ絶縁層を介して多層の配線層を形成するとともに、最上層の配線層に上記各基板実装用電極とそれぞれ対向して多数個の接続用電極が設けられた薄膜多層回路体と、
上記薄膜多層回路体の最上層の配線層上又は上記パッケージ基板の上記第１主面上に、上記機能素子体実装領域を囲むに足る枠状を呈するとともに、上記機能素子体よりも大きな厚みを有して形成された接着樹脂枠体とを備え、
上記機能素子体を実装した上記パッケージ基板に対して上記薄膜多層回路体が、上記第１主面上に上記最上層の配線層を対向させて上記機能素子体実装領域を覆うようにして組み合わされて上記接続用電極を相対する上記基板実装用電極にそれぞれ接続するとともに上記接着樹脂枠体を介して接合することにより、上記機能素子体を封装する中空部が内層に構成されることを特徴とする機能素子パッケージ。
【請求項２】
上記各外部接続用電極が、上記中空部を構成して接合された上記薄膜多層回路体の外周領域と対向する領域に位置してそれぞれ上記薄膜多層回路体の高さ位置よりも大きな厚みを有して上記パッケージ基板の上記第１主面上に設けられることを特徴とする請求項１に記載の機能素子パッケージ。
【請求項３】
上記機能素子体が、微小電子機械部品や圧電薄膜共振素子或いは弾性表面波素子であることを特徴とする請求項１に記載の機能素子パッケージ。
【請求項４】
上記薄膜多層回路体が、上記機能素子体と上記外部接続用電極を介して接続された外部接続体との整合回路部や制御回路部を構成することを特徴とする請求項１に記載の機能素子パッケージ。
【請求項５】
上記薄膜多層回路体が、薄膜回路パターンによって形成した上記各配線層内に所定の薄膜受動素子を有することを特徴とする請求項１に記載の機能素子パッケージ。
【請求項６】
上記薄膜多層回路体の少なくとも最上層に、有機材又は無機材により上記最上層の配線層を被覆する防湿層が形成され、上記接続用電極がこの防湿層上に形成されることを特徴とする請求項１に記載の機能素子パッケージ。
【請求項７】
上記薄膜多層回路体が、上記コア基板に厚みを小さくする研磨処理を施されていることを特徴とする請求項１に記載の機能素子パッケージ。
【請求項８】
上記接着樹脂枠体が、耐熱性、耐湿性を有する接着樹脂材によって上記機能素子体実装領域と上記基板実装用電極との間の枠状領域と対向位置して上記薄膜多層回路体又は上記パッケージ基板に形成されることを特徴とする請求項１に記載の機能素子パッケージ。
【請求項９】
上記接着樹脂枠体が、耐熱性、耐湿性を有する接着樹脂材によって、上記基板実装用電極と上記外部接続用電極との間の枠状領域と対向位置して上記薄膜多層回路体又は上記パッケージ基板に形成されることを特徴とする請求項１に記載の機能素子パッケージ。
【請求項１０】
基板の第１主面上に、多数個の外部接続用電極と多数個の基板実装用電極とを形成し、上記基板実装用電極に囲まれた領域を機能素子体実装領域として構成したパッケージ基板を製作するパッケージ基板製作工程と、
多数個の入出力電極が設けられるとともに機能面に可動部を有する１個以上の機能素子体を、上記機能素子体実装領域内に配置して上記各入出力電極を相対する上記外部接続用電極と接続することによって上記パッケージ基板の上記第１主面上に実装する機能素子体実装工程と、
コア基板上に絶縁層を介して薄膜回路パターンからなる多層の配線層を形成するとともに、最上層の配線層に上記各基板実装用電極とそれぞれ対向して多数個の接続用電極が設けられた薄膜多層回路体を製作する薄膜多層回路体製作工程と、
上記薄膜多層回路体の最上層の配線層上又は上記パッケージ基板の上記第１主面上に、上記機能素子体実装領域を囲むに足る枠状を呈するとともに、上記機能素子体よりも大きな厚みを有する接着樹脂枠体を形成する接着樹脂枠体形成工程と、
上記機能素子体を実装した上記パッケージ基板に対して上記薄膜多層回路体を上記機能素子体実装領域を覆うようにして組み合わせて、上記接続用電極を相対する上記基板実装用電極にそれぞれ接続させるとともに上記接着樹脂枠体を介して接合する薄膜多層回路体接合工程とを有し、
上記パッケージ基板と上記薄膜多層回路体との間に、上記接着樹脂枠体によって周囲を閉塞されて上記機能素子体を封装する中空部を内層に構成した機能素子パッケージを製造することを特徴とする機能素子パッケージの製造方法。
【請求項１１】
上記パッケージ基板製作工程において、上記中空部を構成して接合される上記薄膜多層回路体の外周領域と対向する領域に位置して、それぞれ上記薄膜多層回路体の高さ位置よりも大きな厚みを有する多数個の外部接続用電極が上記パッケージ基板の上記第１主面上に設けられることを特徴とする請求項１０に記載の機能素子パッケージの製造方法。
【請求項１２】
上記機能素子体が、微小電子機械部品や圧電薄膜共振素子或いは弾性表面波素子であることを特徴とする請求項１０に記載の機能素子パッケージの製造方法。
【請求項１３】
上記薄膜多層回路体が、上記機能素子体又は上記外部接続用電極を介して接続された外部接続体との整合回路部や制御回路部を構成することを特徴とする請求項１０に記載の機能素子パッケージの製造方法。
【請求項１４】
上記薄膜多層回路体製作工程が、少なくとも最上層に有機材又は無機材によって上記最上層の配線層を被覆する防湿層を形成する工程と、この防湿層を貫通して上記配線層と層間接続された上記接続用電極を形成する工程とを有することを特徴とする請求項１０に記載の機能素子パッケージの製造方法。
【請求項１５】
上記薄膜多層回路体製作工程が、上記多層回路体接合工程の前工程として、上記コア基板に対して機械的研磨、化学的研磨或いはその併用研磨を施して薄厚化する研磨工程を有することを特徴とする請求項１０に記載の機能素子パッケージの製造方法。
【請求項１６】
上記接着樹脂枠体形成工程が、耐熱性及び耐湿性を有する接着樹脂材によって上記薄膜多層回路体又は上記パッケージ基板の主面上に所定の厚みを有する接着樹脂材層を形成する工程と、上記接着樹脂材層に対してパターニング処理を施して上記機能素子体実装領域と上記基板実装用電極との間の枠状領域に対向位置する接着樹脂枠体を形成する接着樹脂枠体形成工程とを有することを特徴とする請求項１０に記載の機能素子パッケージの製造方法。
【請求項１７】
上記薄膜多層回路体接合工程が、真空或いは還元雰囲気で行われることを特徴とする請求項１０に記載の機能素子パッケージの製造方法。
【請求項１８】
主面上に多数個のパッケージ実装用電極が形成されたモジュール基板と、
上記モジュール基板に対して、上記各パッケージ実装用電極に外部接続用電極がそれぞれ接続されて実装された機能素子パッケージとを備え、
上記機能素子パッケージが、
第１主面上に、多数個の上記外部接続用電極と多数個の基板実装用電極とが設けられ、上記基板実装用電極に囲まれた領域を機能素子体実装領域として構成してなるパッケージ基板と、
多数個の入出力電極が設けられるとともに機能面に可動部を有し、上記機能素子体実装領域内に配置されて上記各入出力電極を相対する上記外部接続用電極や上記基板実装用電極とそれぞれ接続することにより上記パッケージ基板の上記第１主面上に実装された１個以上の機能素子体と、
コア基板上にそれぞれ絶縁層を介して多層の配線層を形成するとともに、最上層の配線層に上記各基板実装用電極とそれぞれ対向して多数個の接続用電極が設けられた薄膜多層回路体と、
上記薄膜多層回路体の最上層の配線層上又は上記パッケージ基板の上記第１主面上に、上記機能素子体実装領域を囲むに足る枠状を呈するとともに、上記機能素子体よりも大きな厚みを有して形成された接着樹脂枠体とを備え、
上記機能素子体を実装した上記パッケージ基板に対して上記薄膜多層回路体が、上記第１主面に上記最上層の配線層を対向させて上記機能素子体実装領域を覆うようにして組み合わされ、上記接続用電極を相対する上記基板実装用電極にそれぞれ接続するとともに上記接着樹脂枠体を介して接合することにより、上記機能素子体を封装する中空部が内層に構成される
ことを特徴とする回路モジュール。
【請求項１９】
上記機能素子パッケージの上記パッケージ基板に実装した上記機能素子体が、微小電子機械部品や圧電薄膜共振素子或いは弾性表面波素子であり、
上記薄膜多層回路体が、薄膜回路パターンによって形成された配線層内に所定の薄膜受動素子を有し、複数個の上記機能素子体間又は上記機能素子体と上記外部接続用電極を介して接続された外部接続体との間の整合回路部や制御回路部を構成することを特徴とする請求項１８に記載の回路モジュール。
【請求項２０】
主面上に多数個のパッケージ実装用電極を有するモジュール基板を製作するモジュール基板製作工程と、
上記モジュール基板に対して、機能素子パッケージの製造工程によって製造された外部接続用電極を有する機能素子パッケージを、上記各実装用電極に相対する上記外部接続用電極をそれぞれ接続して実装する機能素子パッケージ実装工程とを有し、
上記機能素子パッケージの製造工程が、
基板の第１主面上に、多数個の上記外部接続用電極と多数個の基板実装用電極とを形成し、上記基板実装用電極に囲まれた領域を機能素子体実装領域として構成したパッケージ基板を製作するパッケージ基板製作工程と、
多数個の入出力電極が設けられるとともに機能面に可動部を有する１個以上の機能素子体を、上記機能素子体実装領域内に配置して上記各入出力電極を相対する上記外部接続用電極と接続することによって上記パッケージ基板の上記第１主面上に実装する機能素子体実装工程と、
コア基板上に絶縁層を介して薄膜回路パターンからなる多層の配線層を形成するとともに、最上層の配線層に上記各基板実装用電極とそれぞれ対向して多数個の接続用電極が設けられた薄膜多層回路体を製作する薄膜多層回路体製作工程と、
上記薄膜多層回路体の最上層の配線層上又は上記パッケージ基板の上記第１主面上に、上記機能素子体実装領域を囲むに足る枠状を呈するとともに、上記機能素子体よりも大きな厚みを有する接着樹脂枠体を形成する接着樹脂枠体形成工程と、
上記機能素子体を実装した上記パッケージ基板に対して上記薄膜多層回路体を、上記第１主面に上記最上層の配線層を対向させて上記機能素子体実装領域を覆うようにして組み合わせて、上記接続用電極を相対する上記基板実装用電極にそれぞれ接続させるとともに上記接着樹脂枠体を介して接合する薄膜多層回路体接合工程とを有することを特徴とする回路モジュールの製造方法。
【請求項２１】
上記機能素子パッケージの製造工程において、
上記機能素子体実装工程が、上記パッケージ基板上に微小電子機械部品や圧電薄膜共振素子或いは弾性表面波素子を実装する工程であり、
上記薄膜多層回路体の製作工程が、配線層に薄膜回路パターンを形成するとともに層内に所定の薄膜受動素子を形成し、複数個の上記機能素子体間又は上記機能素子体と上記外部接続用電極を介して接続された外部接続体との間の整合回路部や制御回路部を構成する薄膜多層回路体を製作する工程であることを特徴とする請求項２０に記載の回路モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種の機能素子体をほぼ同サイズの外部接続用電極を有するパッケージ基板に実装した機能素子パッケージ及びその製造方法に関し、さらに詳しくは可動部を有する例えば微小電子機械部品（MEMS：Micro Electro Mechanical Systems）や圧電薄膜共振素子（ＦＢＡＲ：Film Bulk Acoustic Resonator）或いは弾性表面波素子（ＳＡＷ：Surface Acoustic Wave Device）等の機能素子体と、この機能素子体の整合回路等の回路部とを有する機能素子パッケージ及びその製造方法並びにこの機能素子パッケージを有する回路モジュール及びその製造方法に関する。
【背景技術】
【０００２】
パーソナルコンピュータ、携帯電話機、ビデオ機器、オーディオ機器等の各種モバイル電子機器においては、近年小型軽量化や多機能化、高機能化或いは高速処理化等が図られている。モバイル電子機器等においては、このために微細な配線パターンを有する配線層を多層に形成して高密度配線化を図った実装基板が用いられ、またこの実装基板に対して小型で多機能化等が図られた電子部品や各種の半導体ディバイスをフリップチップ実装法等の表面実装法によって実装して所定の回路モジュールを構成している。
【０００３】
また、回路モジュールには、例えば半導体ディバイスが、樹脂モールドやセラミックパッケージから突出された端子片を介する実装方法から、非パッケージ状態のいわゆるベアチップを実装基板に対して直接実装することによってチップサイズ化を図った実装法も採用されている。回路モジュールは、実装基板に形成した多数個の実装用電極上に予め半田バンプ等の接続子を設け、この実装基板に対して位置決めして組み合わされたベアチップをリフロー半田等によって半田付けする。回路モジュールは、実装基板が実装領域をチップサイズとほぼ同等にして実装面積の狭域化や多ピン化の対応を図ることによって電子部品や半導体等の高密度実装を可能とし、また信号伝達の高速化等も実現している。回路モジュールは、実装基板に実装したベアチップを絶縁樹脂により封止することによって、他の実装部品との絶縁や機械的保護が図られるようにする。
【０００４】
ところで、可動子や振動子が設けられた機能面を有するMEMSやＦＢＡＲ或いはＳＡＷ等の機能ディバイスにおいては、上述した半導体ディバイスのように機能素子を実装基板に対して表面実装して絶縁樹脂で封止する構造を採用すると、可動子や振動子が固定されて動作不能となり機能することができないといった問題がある。機能素子パッケージにおいては、機能素子体の微細な可動部が露出した状態にあると、パッケージ化工程や回路モジュールの製造工程時に負荷される温度変化やエッチング液等の影響を受けて特性変化が生じる虞がある。
【０００５】
上述した機能ディバイスは、従来、例えば図１６に示すように機能素子パッケージ１００として提供され、実装基板２０１等に実装されて所定の回路モジュール２００を構成する。機能素子パッケージ１００は、多層の配線層を有するパッケージ基板１０１に凹陥部１０２を形成し、この凹陥部１０２内に例えばベア状態のＳＡＷ素子１０３を実装するとともに、凹陥部１０２を絶縁プレート１０４によって閉塞してなる。パッケージ基板１０１には、第１主面１０１ａに開口する凹陥部１０２の底面１０２ａに多数個の外部接続用電極１０５が内周壁に沿って形成されるとともに、これら外部接続用電極１０５とそれぞれ対応して第２主面１０１ｂ側に多数個の外部実装用電極１０６が形成されている。
【０００６】
パッケージ基板１０１は、相対する外部接続用電極１０５と外部実装用電極１０６とが内層に形成された図示しない配線パターンやビアを介して接続される。パッケージ基板１０１には、凹陥部１０２内にベア状態のＳＡＷ素子１０３がダイボンドされ、各外部接続用電極１０５がこのＳＡＷ素子１０３側の相対する入出力用電極１０７とワイヤボンディング法によりワイヤ１０８によって接続される。
【０００７】
機能素子パッケージ１００は、パッケージ基板１０１にＳＡＷ素子１０３を実装した状態で、凹陥部１０２を絶縁プレート１０４によって閉塞する。絶縁プレート１０４は、セラミック板、金属板或いはガラス板等によって形成されており、真空雰囲気或いは還元雰囲気中においてパッケージ基板１０１上に接着樹脂１０９によって固定される。機能素子パッケージ１００は、パッケージ基板１０１の凹陥部１０２内においてＳＡＷ素子１０３が振動子を可動状態に保持されて気密状態に封止される。
【０００８】
機能素子パッケージ１００は、主面２０１ａに実装用電極２０２が形成されるとともに所定の回路パターン２０３が形成された実装基板２０１に実装されて回路モジュール２００を構成する。実装基板２０１は、主面２０１ａ上に各実装用電極２０２が機能素子パッケージ１００側の外部実装用電極１０６と対向して形成されており、これら実装用電極２０２に例えば半田ボール２０４がそれぞれ接合される。実装基板２０１には、機能素子パッケージ１００が各実装用電極２０２上に相対する外部実装用電極１０６を半田ボール２０４を介して対向するように組み合わされ、リフロー半田処理を施して半田ボール２０４を溶融、硬化することによって実装される。
【０００９】
機能素子パッケージ１００においては、加工性が悪いガラス基板やセラミック基板等を用いたパッケージ基板１０１に凹陥部１０２を形成するためにコストアップとなるとともに、凹陥部１０２が多数個の外部接続用電極１０５を形成するスペースやワイヤ１０８の引き回しスペースを確保するためにＳＡＷ素子１０３の外形よりも大きな開口寸法と高さを以ってパッケージ基板１０１形成される。したがって、機能素子パッケージ１００は、例えば実装基板２０１に実装して回路モジュール２００を構成する場合に、大きな実装スペースと厚みを必要とさせることで、この回路モジュール２００を大型化させてしまうといった問題があった。
【００１０】
ところで、機能素子パッケージにおいては、上述した問題を解決するために、パッケージ基板や実装用基板上に適宜の構成によって機能素子を実装する中空部を形成する種々の実装方法が検討されている。例えば、特許文献１には、チップのアクティブ面を囲んで接着層を構成する絶縁樹脂枠と接続用バンプとを設け、アクティブ面を対向面としてチップを実装基板に対してフェースダウン実装（表面実装）するマイクロパッケージ構造が開示されている。
【００１１】
かかるマイクロパッケージ構造においては、チップのアクティブ面と実装基板の主面との間に絶縁樹脂枠によって囲まれた中空部が構成される。かかるマイクロパッケージ構造によれば、実装基板に対してアクティブ面を有するチップを、他の電子部品やベアチップ等と同様にフェースダウン実装することが可能である。したがって、かかるマイクロパッケージ構造によれば、モジュールの薄型化や実装工程の効率が向上されるようになる。なお、例えば特許文献２や特許文献３にも同様の実装方法が開示されている。
【００１２】
【特許文献１】特許第３５１４３４９号公報
【特許文献２】特開２０００−１２４７６７号公報
【特許文献３】特許第３１９６６６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、機能素子パッケージにおいては、ＭＥＭＳ素子等の微細な可動部を有する機能素子体を備える場合に、可動部が静電気による帯電等の耐環境性や気密性等の影響を受けやすく、電気的特性や機能特性（寿命）が大きく変化する。したがって、かかる機能素子パッケージは、一連のディバイス製作工程におけるパッケージ工程及びモジュール工程が、低温プロセスによって行われることが好ましい。また、かかる機能素子パッケージにおいては、機能素子体を、上述した様々な外部要因からの影響を抑制する気密状態に保持して安定した動作が行われるように構成する必要がある。
【００１４】
機能素子パッケージは、このようにディバイス工程時或いは使用時においても機能素子体を真空或いは還元雰囲気下で気密状態に保持する必要があるため、上述した各特許文献に記載されるような中空部が開放される実装技術では信頼性が低下するために適用し得ない。また、特許文献１においては、上述したように薄型化では有効であるが、チップに接続バンプを形成する領域と枠状の絶縁樹脂層を形成する領域とを設けることから、チップ自体が大型化してしまう。なお、特許文献１においては、実装基板に対して、外形寸法とほぼ同等の領域にチップを実装することが可能ではあるが、このチップの大型化により、モジュール全体の小型化にさほど貢献度し得ない。
【００１５】
一方、回路モジュールにおいては、例えば高周波回路モジュールのように機能素子のインピーダンスマッチングを図るため機能素子パッケージの整合回路や入出力信号を制御する制御回路等の周辺回路が必要となる。回路モジュールにおいては、一般にかかる周辺回路がチップ部品によって構成され、機能素子パッケージを実装するモジュール基板に実装される。回路モジュールにおいては、これら周辺回路チップを線路損失やノイズの低減或いは高速処理化等のために機能素子パッケージに近接して実装する。回路モジュールにおいては、この機能素子パッケージや周辺チップの実装条件等によってモジュール基板の設計に大きな制限を受け、高密度配線化や高密度実装化による小型化の実現に大きな支障があった。
【００１６】
また、回路モジュール２００においては、図１７に示すようにモジュール基板２０１に複数個の機能素子パッケージ１００Ａ、１００Ｂを搭載する場合に、上述した対応から各機能素子パッケージ１００Ａ、１００Ｂに対してそれぞれの周辺回路チップ２０５Ａ、２０５Ｂが隣り合うようにして実装される。さらに、回路モジュール２００には、周辺回路チップ２０５として、機能素子パッケージ１００と図示しない外部回路体等との特性整合を図る周辺回路チップや、各機能素子パッケージ１００間の特性整合を図る周辺回路チップを搭載する。
【００１７】
回路モジュール２００においては、多機能化或いは高機能化等を図るために機能素子パッケージ１００の数が増えるにしたがい、多数個の周辺回路チップ２０５も必要となる。したがって、回路モジュール２００においては、小型化に限界がある機能素子パッケージ１００の構成と、多数個の周辺回路チップ２０５とによって大型となってしまうとともに実装コストも増大するといった問題があった。
【００１８】
したがって、本発明は、機能素子体を封止する構造を有して安定した動作が行われるようにするとともに小型薄型化を図る機能素子パッケージ及びその製造方法並びに回路モジュール及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上述した目的を達成する本発明にかかる機能素子パッケージは、パッケージ基板と、機能素子体と、薄膜多層回路体と、接着樹脂枠体とを備える。機能素子パッケージは、パッケージ基板が、第１主面上に多数個の外部接続用電極と多数個の基板実装用電極とが設けられ、基板実装用電極に囲まれた領域を機能素子体実装領域として構成する。機能素子パッケージは、機能素子体が、多数個の入出力電極が設けられるとともに機能面に可動部を有し、機能素子体実装領域内に配置されて各入出力電極を相対する外部接続用電極や基板実装用電極とそれぞれ接続することによりパッケージ基板の第１主面上に実装される。機能素子パッケージは、薄膜多層回路体が、コア基板上に絶縁層を介して多層の配線層を形成するとともに、最上層の配線層に各基板実装用電極とそれぞれ対向して多数個の接続用電極が設けられる。機能素子パッケージは、接着樹脂枠体が、薄膜多層回路体の最上層の配線層上又はパッケージ基板の第１主面上に、機能素子体実装領域を囲むに足る枠状を呈するとともに、機能素子体よりも大きな厚みを有して形成される。
【００２０】
本発明にかかる機能素子パッケージにおいては、機能素子体を実装したパッケージ基板に対して薄膜多層回路体が、第１主面に最上層の配線層を対向させて機能素子体実装領域を覆うようにして組み合わされる。機能素子パッケージにおいては、パッケージ基板に対して薄膜多層回路体が、接続用電極を相対する基板実装用電極にそれぞれ接続するとともに接着樹脂枠体を介して接合される。機能素子パッケージにおいては、パッケージ基板と薄膜多層回路体との間に周囲を接着樹脂枠体によって密閉された中空部が構成され、この中空部内に例えば微小電子機械部品や圧電薄膜共振素子或いは弾性表面波素子等の機能面に微小な可動部を有する機能素子体が封装される。
【００２１】
機能素子パッケージにおいては、機能素子の整合回路等の周辺回路部を構成する薄膜多層回路体を接着樹脂枠体によってパッケージ基板に接合することにより、機能素子体を封装する中空部を構成する。機能素子パッケージにおいては、機能素子体が中空部内に気密状態で保持されることによって外部環境からの影響を抑制され安定した動作が行われるようになる。機能素子パッケージにおいては、機能素子体とその周辺回路部とが一体化されたパッケージ体を構成することで部品点数を減らしてモジュール基板等に対する実装工程の合理化或いは省スペース化を図って実装されるようにするとともに、機能素子体と周辺回路部とが最短で接続されて線路損失やノイズの低減或いは高速処理化等が図られるようにする。機能素子パッケージにおいては、複数個の機能素子を備えるとともに、それぞれの周辺回路部も一体化した小型で信頼性の高いマルチチップを構成する。
【００２２】
また、上述した目的を達成する本発明にかかる機能素子パッケージの製造方法は、パッケージ基板を製作するパッケージ基板製作工程と、パッケージ基板に機能素子を実装する機能素子体実装工程と、薄膜多層回路体を製作する薄膜多層回路体製作工程と、接着樹脂枠体を形成する接着樹脂枠体形成工程と、パッケージ基板に接着樹脂枠体を介して薄膜多層回路体を接合する薄膜多層回路体接合工程とを有する。機能素子パッケージの製造方法は、パッケージ基板製作工程が、基板の第１主面上に、多数個の外部接続用電極と多数個の基板実装用電極とを形成し、基板実装用電極に囲まれた領域を機能素子体実装領域として構成する。機能素子パッケージの製造方法は、機能素子体実装工程が、多数個の入出力電極が設けられるとともに機能面に可動部を有する１個以上の機能素子体を、機能素子体実装領域内に配置して各入出力電極を相対する外部接続用電極と接続することによりパッケージ基板の第１主面上に実装する。機能素子パッケージの製造方法は、薄膜多層回路体製作工程が、コア基板上に絶縁層を介して薄膜回路パターンからなる多層の配線層を形成するとともに、最上層の配線層に各基板実装用電極とそれぞれ対向して多数個の接続用電極が設けられた薄膜多層回路体を製作する。機能素子パッケージの製造方法は、接着樹脂枠体形成工程が、薄膜多層回路体の最上層の配線層上又はパッケージ基板の第１主面上に、機能素子体実装領域を囲むに足る枠状を呈するとともに機能素子体よりも大きな厚みを有する接着樹脂枠体を形成する。機能素子パッケージの製造方法は、薄膜多層回路体接合工程が、機能素子体を実装したパッケージ基板に対して薄膜多層回路体を、第１主面に最上層の配線層を対向させて機能素子体実装領域を覆うようにして組み合わせて、相対する基板実装用電極に接続用電極をそれぞれ接続させるとともに接着樹脂枠体を介して接合することによって機能素子体を封装する中空部を構成する。
【００２３】
本発明にかかる機能素子パッケージの製造方法においては、機能素子の整合回路等の周辺回路部を構成する薄膜多層回路体を接着樹脂枠体を介してパッケージ基板に接合することにより、機能素子体を封装する中空部を有する機能素子パッケージを製造する。機能素子パッケージの製造方法においては、機能素子体が中空部内に気密状態で保持されることによって外部環境からの影響を抑制され安定した動作が行われる機能素子パッケージを製造する。機能素子パッケージの製造方法においては、機能素子体と周辺回路部とが一体化されることで、部品点数を減らしてモジュール基板等に対する実装工程の合理化或いは省スペース化を図って実装されるようにするとともに、機能素子体と周辺回路部とが最短で接続されて線路損失やノイズの低減或いは高速処理化等が図られるようにする機能素子パッケージを製造する。
【００２４】
さらに、上述した目的を達成する本発明にかかる回路モジュールは、主面上に多数個のパッケージ実装用電極が形成されたモジュール基板に対して、各パッケージ実装用電極に外部接続用電極がそれぞれ接続されて機能素子パッケージが実装されてなる。回路モジュールは、機能素子パッケージが、パッケージ基板と、１個以上の機能素子体と、薄膜多層回路体と、接着樹脂枠体とを備える。
【００２５】
回路モジュールは、機能素子パッケージのパッケージ基板が、第１主面上に、多数個の外部接続用電極と多数個の基板実装用電極とが設けられ、基板実装用電極に囲まれた領域を機能素子体実装領域として構成される。回路モジュールは、機能素子体が、多数個の入出力電極が設けられるとともに機能面に可動部を有し、機能素子体実装領域内に配置されて各入出力電極を相対する外部接続用電極や基板実装用電極とそれぞれ接続することによりパッケージ基板の第１主面上に実装される。回路モジュールは、薄膜多層回路体が、コア基板上に絶縁層を介して多層の配線層を形成するとともに、最上層の配線層に各基板実装用電極とそれぞれ対向して多数個の接続用電極が設けられてなる。回路モジュールは、接着樹脂枠体が、薄膜多層回路体の最上層の配線層上又はパッケージ基板の第１主面上に、機能素子体実装領域を囲むに足る枠状を呈するとともに、機能素子体よりも大きな厚みを有して形成される。
【００２６】
本発明にかかる回路モジュールにおいては、機能素子体を実装したパッケージ基板に対して薄膜多層回路体を第１主面に最上層の配線層に対向させて機能素子体実装領域を覆うようにして組み合わされた機能素子パッケージがモジュール基板に実装されてなる。回路モジュールにおいては、パッケージ基板と薄膜多層回路体と接着樹脂枠体とによって構成された中空部内に機能素子を封装した機能素子パッケージを備えることで、機能素子が外部環境からの影響を抑制されて安定した動作が行われるようになる。回路モジュールにおいては、機能素子体と周辺回路部とが一体化された機能素子パッケージを有することで、部品点数が減りモジュール基板に対する実装工程の合理化或いは省スペース化が図られるようになるとともに、機能素子体と周辺回路部とを最短に接続して線路損失やノイズの低減或いは高速処理化等が図られるようになる。回路モジュールにおいては、複数個の機能素子体とそれぞれの周辺回路部を一体化した機能素子パッケージを備えることによって、小型軽量で多機能化、高機能化を図った信頼性の高いマルチモジュールを構成する。
【００２７】
さらにまた、上述した目的を達成する本発明にかかる回路モジュールの製造方法は、主面上に多数個のパッケージ実装用電極を有するモジュール基板を製作するモジュール基板製作工程と、機能素子パッケージ製造工程によって製造された外部接続用電極を有する機能素子パッケージを各パッケージ実装用電極に相対する外部接続用電極をそれぞれ接続してモジュール基板に実装する機能素子パッケージ実装工程とを有する。
【００２８】
回路モジュールの製造方法は、機能素子パッケージの製造工程が、パッケージ基板を製作するパッケージ基板製作工程と、パッケージ基板に機能素子体を実装する機能素子体実装工程と、薄膜多層回路体を製作する薄膜多層回路体製作工程と、接着樹脂枠体を形成する接着樹脂枠体形成工程と、パッケージ基板に接着樹脂枠体を介して薄膜多層回路体を接合する薄膜多層回路体接合工程とを有する。
【００２９】
回路モジュールの製造方法は、機能素子パッケージのパッケージ基板製作工程において、基板の第１主面上に多数個の外部接続用電極と多数個の基板実装用電極とを形成し、基板実装用電極に囲まれた領域を機能素子体実装領域として構成する。回路モジュールの製造方法は、機能素子パッケージの機能素子体実装工程において、多数個の入出力電極が設けられるとともに機能面に可動部を有する１個以上の機能素子体を、機能素子体実装領域内に配置して各入出力電極を相対する外部接続用電極と接続することによりパッケージ基板の第１主面上に実装する。
【００３０】
回路モジュールの製造方法は、機能素子パッケージの薄膜多層回路体製作工程において、コア基板上に絶縁層を介して薄膜回路パターンからなる多層の配線層を形成するとともに最上層の配線層に各基板実装用電極とそれぞれ対向して多数個の接続用電極が設けられた薄膜多層回路体を製作する。回路モジュールの製造方法は、機能素子パッケージの接着樹脂枠体形成工程において、薄膜多層回路体の最上層の配線層上又はパッケージ基板の第１主面上に、機能素子体実装領域を囲むに足る枠状を呈するとともに機能素子体よりも大きな厚みを有する接着樹脂枠体を形成する。回路モジュールの製造方法は、機能素子パッケージの薄膜多層回路体接合工程において、機能素子体を実装したパッケージ基板に対して薄膜多層回路体を、第１主面に最上層の配線層を対向させて機能素子体実装領域を覆うようにして組み合わせて、接続用電極を相対する基板実装用電極にそれぞれ接続させるとともに接着樹脂枠体を介して接合する。
【００３１】
本発明にかかる回路モジュールの製造方法においては、機能素子の整合回路や制御回路部等の周辺回路部を構成する薄膜多層回路体を接着樹脂枠体を介してパッケージ基板に接合することによって、機能素子体を封装する中空部を有する機能素子パッケージを搭載した回路モジュールを製造する。回路モジュールの製造方法においては、機能素子体が中空部内に気密状態で保持されることによって外部環境からの影響を抑制され安定した動作が行われる機能素子パッケージを有することで、信頼性の向上が図られた回路モジュールを製造する。回路モジュールの製造方法においては、機能素子体と周辺回路部とが一体化された機能素子パッケージを有することで、部品点数が減りモジュール基板に対する実装工程の合理化或いは省スペース化が図られるようになるとともに、機能素子体と周辺回路部とを最短に接続して線路損失やノイズの低減或いは高速処理化等を図った回路モジュールを製造する。回路モジュールの製造方法においては、複数個の機能素子体とそれぞれの周辺回路部を一体化した機能素子パッケージを備えることによって、小型軽量で多機能化、高機能化を図った信頼性の高いマルチ回路モジュールを製造する。
【発明の効果】
【００３２】
本発明によれば、パッケージ基板と、周辺回路部を構成する薄膜多層回路体と、接着樹脂枠体とによって構成された中空部内に機能素子を封装することから、機能素子が外部環境からの影響を抑制されて安定した動作を行うことで信頼性の向上が図られる。本発明によれば、機能素子と周辺回路部とが一体化されることで、小型化が図られるとともに部品点数も削減されてコスト低減が図られ、さらに機能素子体と周辺回路部とが最短で接続されて線路損失やノイズの低減或いは高速処理化等が図られた機能素子パッケージが得られるようになる。
【００３３】
本発明によれば、パッケージ基板と、周辺回路部を構成する薄膜多層回路体と、接着樹脂枠体とによって構成された中空部内に機能素子を封装封装した機能素子パッケージを備え、機能素子が外部環境からの影響を抑制されて安定した動作を行うことから信頼性の向上が図られる。本発明によれば、機能素子と周辺回路部とを一体化した機能素子パッケージを備えることで、小型化が図られるとともに部品点数及び実装工程も削減されてコスト低減が図られ、さらに機能素子体と周辺回路部とが最短で接続されて線路損失やノイズの低減或いは高速処理化等が図られた回路モジュールが得られるようになる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態として示す機能素子パッケージ１０を備える回路モジュール１及びその製造方法について図面を参照して詳細に説明する。回路モジュール１は、例えば携帯電話機やパーソナルコンピュータ等に搭載される高周波回路モジュールであり、図１及び図２に示すようにモジュール基板２の主面２ａ上に、集積回路素子や電子部品３とともに機能素子パッケージ１０を表面実装法によって実装して構成される。
【００３５】
回路モジュール１は、例えば入力側の電子部品３Ａ側から機能素子パッケージ１０に対して高周波信号が入力され、機能素子パッケージ１０において適宜の処理を行って出力側の電子部品３Ｂへと処理信号を出力する。回路モジュール１は、詳細を後述するように機能素子パッケージ１０が、機能素子体１２とともに例えばインピーダンスマッチング等の処理を行う整合回路部とが一体にパッケージ化されており、図２に示すようにモジュール基板２に実装される部品点数が減らされることで小型化が図られている。
【００３６】
回路モジュール１は、モジュール基板２が周知の多層配線基板技術によって製作された詳細を省略する多層配線基板からなり、高周波送受信回路部や電源回路部等を構成する適宜の回路パターンが形成されている。モジュール基板２には、主面２ａ上に機能素子パッケージ１０を実装する多数個のパッケージ実装用電極４や適宜の回路パターン５が形成されている。モジュール基板２は、各パッケージ実装用電極４上に例えば金属ボール等の接続子６を接合し、後述するように機能素子パッケージ１０を位置決めして組み合わせた状態でリフロー半田処理を施すことによりこの機能素子パッケージ１０を表面実装する。
【００３７】
機能素子パッケージ１０は、図３に示すように、パッケージ基板１１と、機能素子体１２と、接着樹脂枠体１３と、薄膜多層回路体１４とを備えている。機能素子パッケージ１０は、詳細を後述するように機能素子体１２を実装したパッケージ基板１１に対して接着樹脂枠体１３を介して薄膜多層回路体１４が所定の対向間隔を以って接合される。機能素子パッケージ１０は、パッケージ基板１１と薄膜多層回路体１４との対向空間を接着樹脂枠体１３によって外周部を閉塞することによって中空部１５を構成し、この中空部１５内に機能素子体１２を封装する。
【００３８】
機能素子パッケージ１０は、後述するようにパッケージ基板１１に対する薄膜多層回路体１４の接合工程が真空チャンバーや不活性気体雰囲気中で行われることによって、真空或いは不活性気体が充填された中空部１５を構成する。機能素子パッケージ１０においては、この中空部１５内にベアチップ状態で封装される機能素子体１２が、一連の工程中で露出された状態の微細な可動部に不用意な力が加わって損傷するといった不都合の発生が防止される。機能素子パッケージ１０においては、例えば機能素子体１２の可動部に対して、製造工程中で負荷される温度変化やエッチング液等の影響或いは静電気の影響による帯電によって可動部の貼り付き等が抑制されて電気的特性が保持され、安定した動作が行われるようになる。機能素子パッケージ１０においては、例えば可動部等の酸化や劣化が抑制され、長寿命化が図られる。
【００３９】
機能素子パッケージ１０は、薄膜多層回路体１４が機能素子体１２の周辺回路部、例えばインピーダンスマッチングを行う整合回路部や制御動作を行う制御回路部或いは付帯回路部等の周辺回路を構成する。機能素子パッケージ１０は、機能素子体１２と周辺回路部とを一体化してモジュール基板２に表面実装されるディバイス部品を構成する。
【００４０】
機能素子パッケージ１０は、パッケージ基板１１が、例えばシリコン基板やガラス基板によって機能素子体１２よりもやや大きな外形寸法を有する矩形体に形成され、図３及び図４に示すように第１主面１１ａ上に多数個の外部接続用電極１６と、基板実装用電極１７と、機能素子接続用電極１８とが形成されている。パッケージ基板１１には、内層に相対する各基板実装用電極１７と各機能素子実装用電極１８とをそれぞれ接続する適宜の接続パターン１９が形成される。
【００４１】
パッケージ基板１１は、接続パターン１９の形成層にスパッタ法等によって全面に亘って銅薄膜層を形成するとともにこの銅薄膜層上にフォトレジスト層を形成し、このフォトレジスト層に所定のパターニング処理を施して不要部位のフォトレジスト層を除去し、さらにフォトレジスト層が除かれた銅薄膜層をドライエッチング等によって除去するフォトリソグラフ工程によって接続パターン１９が形成される。パッケージ基板１１は、接続パターン１９を被覆して絶縁層を形成し、この絶縁層に研磨処理を施して平坦な第１主面１１ａを形成する。
【００４２】
パッケージ基板１１は、第１主面１１ａ上に同様のフォトリソグラフ工程が施されることにより、外部接続用電極１６と基板実装用電極１７と機能素子接続用電極１８とを形成する。パッケージ基板１１は、接続パターン１９が両端を相対する基板実装用電極１７と機能素子実装用電極１８との形成領域に対応して第１主面１１ａに露出して形成されており、これら基板実装用電極１７と機能素子実装用電極１８とを内層においてそれぞれ接続する。パッケージ基板１１は、外部接続用電極１６と基板実装用電極１７及び各機能素子接続用電極１８とに、例えば金−ニッケルめっきを施して電極形成を行う。
【００４３】
なお、パッケージ基板１１は、各接続パターン１９を内層に形成するようにしたが、第２主面側に形成し、ビアを介して第１主面１１ａ側の相対する各基板実装用電極１７と各機能素子実装用電極１８とをそれぞれ接続するようにしてもよい。また、パッケージ基板１１は、内層や各主面にその他の適宜の回路パターンを形成するようにしてもよい。さらに、パッケージ基板１１は、機能素子接続用電極１８が接続パターン１９を介して外部接続用電極１６とともに基板実装用電極１７と接続されるようにしてもよい。
【００４４】
なお、パッケージ基板１１は、上述したように接続パターン１９を内層に形成するようにしたが、各電極とともに第１主面１１ａに形成するようにしてもよい。パッケージ基板１１は、接着樹脂枠体１３が基板実装用電極１７と機能素子接続用電極１８との間において枠状の接合領域を構成することから、各接続パターン１９がこの接合領域をそれぞれ横切る構造となる。したがって、パッケージ基板１１は、各接続パターン１９によって第１主面１１ａ上に段差が生じて接着樹脂枠体１３の密着性を低下させる虞もある。
【００４５】
パッケージ基板１１は、第１主面１１ａに形成したパターン溝内に銅層を充填する、いわゆるダマシン構造によって接続パターン１９を形成するようにしてもよい。パッケージ基板１１は、第１主面１１ａ上に相対する基板実装用電極１７と機能素子接続用電極１８との形成領域を結んでドライエッチング法等によって適宜のパターン溝を形成する。パッケージ基板１１は、シードメタル層形成工程と、メッキレジスト層形成工程と、メッキレジスト層のパターニング工程と、銅めっき工程と、不要メッキレジスト層及びシードメタル層の除去工程等を経てパターン溝内に銅層を充填した接続パターン１９が形成される。
【００４６】
パッケージ基板１１は、第１主面１１ａに対して例えば化学機械研磨（CMP:Chemical Mecanical Polihing）を施して平坦化する。なお、パッケージ基板１１は、上述した接続パターン１９の形成工程と同時に、ダマシン構造の外部接続用電極１６と基板実装用電極１７と機能素子接続用電極１８とを第１主面１１ａに形成するようにしてもよい。
【００４７】
多数個の外部接続用電極１６は、図４に示すようにパッケージ基板１１の第１主面１１ａ上に、その外周縁に沿った枠状領域内に位置して配列されて形成されている。各外部接続用電極１６は、上述したモジュール基板２側に形成した各パッケージ実装用電極４と対向して形成されており、図５に示すようにそれぞれに実装用バンプ２０が設けられる。
【００４８】
なお、外部接続用電極１６は、モジュール基板２側の各パッケージ実装用電極４に対向して形成されればよく、パッケージ基板１１に対して枠状領域内に限定されず例えば外周縁に沿った適宜の位置に形成するようにしてもよいことは勿論である。また、外部接続用電極１６は、全てがモジュール基板２との電気的接続用として機能する必要はなく、一部がダミー電極を構成するようにしてもよい。外部接続用電極１６は、ダミー電極を含めてパッケージ基板１１の外周縁に沿った枠状領域内に互いに等間隔で形成することによって、実装用バンプ２０を介して機能素子パッケージ１０をモジュール基板２に対して安定かつ強固に接合させるようにする。
【００４９】
各実装用バンプ２０は、例えば金ワイヤを用いるボールバンプ形成法やめっき法或いは印刷法等のアディティブ法によって金属導体層を所定の高さに形成したスタッド状を呈して各外部接続用電極１６上に形成されている。各実装用バンプ２０は、後述するようにパッケージ基板１１上に薄膜多層回路体１４が接合された状態で、この薄膜多層回路体１４の上面からやや突出高さを以って形成されている。
【００５０】
機能素子パッケージ１０は、後述するように各実装用バンプ２０が接続子６を接合した相対するパッケージ実装用電極４にそれぞれ突き合わせてモジュール基板２の主面２ａ上に位置決めして組み合わされる。機能素子パッケージ１０は、リフロー半田処理が施されることによって接続子６を介して各実装用バンプ２０がパッケージ実装用電極４に対して電気的かつ機械的に結合されることでモジュール基板２に実装されて回路モジュール１を構成する。
【００５１】
多数個の基板実装用電極１７は、図４に示すように、上述した各外部接続用電極１６の内方位置において枠状領域内に配列されて形成されており、後述する薄膜多層回路体１４を電気的かつ機械的に接続する。パッケージ基板１１は、これら基板実装用電極１７に囲まれた矩形領域が機能素子体１２を実装する機能素子体実装領域２１として構成する。なお、基板実装用電極１７は、枠状領域内に限定されず、外部接続用電極１６の内方の位置に適宜に配列して形成するようにしてもよいことは勿論である。
【００５２】
また、基板実装用電極１７も、全てが薄膜多層回路体１４との電気的接続用として機能する必要はなく、一部がダミー電極を構成するようにしてもよい。なお、各基板実装用電極１７も、ダミー電極を含めて枠状領域内に配列して形成することによって、パッケージ基板１１に対して薄膜多層回路体１４を安定かつ強固に接合させるようにする。
【００５３】
多数個の機能素子実装用電極１８は、図４に示すように、上述した基板実装用電極１７に囲まれた機能素子体実装領域２１内に枠状領域内に配列されて形成されており、後述する機能素子体１２を接続して機能素子体実装領域２１内に実装する。各機能素子実装用電極１８は、上述したようにパッケージ基板１１の内層に形成した接続パターン１９によって上述した基板実装用電極１７と適宜接続される。各機能素子実装用電極１８には、図示しないが金属ボール等の接続子がそれぞれ接合され、リフロー半田処理が施されて後述する機能素子体１２をパッケージ基板１１に実装する。なお、機能素子実装用電極１８も、枠状領域内に限定されず、機能素子体実装領域２１内に適宜に配列して形成するようにしてもよいことは勿論である。
【００５４】
機能素子パッケージ１０は、機能素子体１２として詳細を省略するが機能面１２ａに可動部を有する例えばＳＡＷ素子（弾性表面波素子）やMEMS（微小電子機械部品）或いはＦＢＡＲ素子（圧電薄膜共振素子）等を、機能素子実装用電極１８を介してパッケージ基板１１上に実装する。機能素子体１２は、素子が絶縁樹脂により封止されていないいわゆるベアチップ状態で用いられ、機能面１２ａを上側にして実装面１２ｂがパッケージ基板１１の機能素子体実装領域２１上にダイボンディングされる。
【００５５】
機能素子体１２には、図５に示すように、実装面１２ｂに上述したパッケージ基板１１側の相対する各機能素子実装用電極１８と対向して、実装面１２ｂに多数個の入出力電極２２が形成されている。機能素子体１２は、各入出力電極２２が相対する機能素子実装用電極１８と位置決めされてパッケージ基板１１に組み合わされ、リフロー半田処理が施されることによって接続子を介して各入出力電極２２が機能素子実装用電極１８に対して電気的かつ機械的に結合されることで、図５に示すようにパッケージ基板１１の機能素子体実装領域２１に実装される。
【００５６】
薄膜多層回路体１４は、図６に示すようにコア基板２３と、このコア基板２３の第１主面２３ａ上に積層形成された多数層の絶縁層２４と配線層２５と、最上層に形成された防湿層２６とから構成される。薄膜多層回路体１４には、防湿層２６上に、接着樹脂枠体１３と多数個の接続用電極２７とが形成されている。薄膜多層回路体１４には、配線層２５が薄膜技術によって回路パターンを形成するとともに層内に薄膜素子からなるインダクタ素子２８、レジスタ素子２９或いはキャパシタ素子３０が形成されている。
【００５７】
薄膜多層回路体１４は、各絶縁層２４と各配線層２５とが薄膜技術によってコア基板２３上に形成されることにより、薄厚かつ多機能化が図られて形成される。薄膜多層回路体１４は、所定の製作工程を経た後にコア基板２３に研磨処理が施されることによって、全体が極めて薄厚に形成される。薄膜多層回路体１４は、上述したパッケージ基板１１側の外部接続用電極１６で囲まれた枠状空間部よりも小さな外形寸法を有し、かつ以って形成される。
【００５８】
コア基板２３は、耐熱性或いは耐薬品性に優れた基板材、例えば液晶ポリマー、ガラスエポキシ、ポリイミド、ポリフェニレンエーテル、ビスマレイトトリアジン或いはポリテトラフルオロエチレン等を基材とする有機基板、若しくはアルミナ、ガラスセラミック等を基材とするセラミック基板、或いはガラス、シリコン等を基材とする無機基板、さらには有機材料と無機材料との複合材料を基材にして形成される。コア基板２３は、特に有機基板や複合基板を用いる場合に、第１主面２３ａが無機基板と同様の面精度を有するように平坦化処理が施される。薄膜多層回路体１４は、反りや厚み精度のバラツキが無い上述したコア基板２３を用いることにより、高精度の絶縁層２４や配線層２５を多層に形成することを可能とする。
【００５９】
各絶縁層２４は、それぞれ低誘電率、低損失で高周波特性に優れ、また耐熱性、耐薬品性に優れた誘電絶縁材料、例えばポリイミド、ベンゼンシクロブテン、ポリノルボルネン、液晶ポリマー、エポキシ樹脂、アクリル系樹脂等が用いられ、スピンコート法等によってコア基板２３の第１主面２３ａ上に均一な厚みで形成される。各絶縁層２４は、感光性を有する材料を用いた場合に、例えばフォトリソグラフ法により配線層２５を形成する所定のパターニングが行われる。また、各絶縁層２４は、非感光性を有する材料を用いた場合に、例えば反応性エッチング処理やレーザ照射等のドライエッチング法により配線層２５を形成する所定のパターニングが行われる。
【００６０】
各配線層２５は、銅層からなり、詳細を後述するようにシードメタル層を形成するスパッタ工程と、シードメタル層に所定のパターニングを行うパターニング工程と、電解銅めっき工程或いは不要なレジストやシードメタルを除去する工程等を経て形成される。各配線層２５は、それぞれに所定の回路パターンが形成されるとともに、適宜に形成したビア３１により各層の回路パターンが層間接続されている。各配線層２５には、回路パターンの形成工程時に、適宜の位置にインダクタ素子２８が同時に形成される。
【００６１】
薄膜多層回路体１４は、例えば絶縁層２４上に受け電極を形成する工程と、タンタルや窒化タンタル或いはニッケルクロム等の抵抗体材料層を形成する工程と、抵抗体材料層のパターニング工程と、抵抗体材料層を局所的に陽極酸化して誘電体を形成する工程等を経てレジスタ素子２９やキャパシタ素子３０が形成される。薄膜多層回路体１４は、平坦化されたコア基板２３上に絶縁層２４や配線層２５を形成することによって、高精度の回路パターンや各薄膜素子を形成することが可能である。
【００６２】
薄膜多層回路体１４には、最上層の絶縁層２４上に、耐湿性や気密性を有する金属材料や無機材料或いは有機材料によって防湿層２６が形成される。防湿層２６は、後述するように薄膜多層回路体１４がパッケージ基板１１に接合されて機能素子体１２を封装する中空部１５を構成するが、この中空部１５の気密状態を保持して真空或いは還元ガス雰囲気を保持する。また、防湿層２６は、薄膜多層回路体１４においては、防湿層２６が、例えば銅めっき法によって、最上層の絶縁層２４上に１０ｕｍの厚みを以って全面に亘って形成される。
【００６３】
なお、薄膜多層回路体１４は、防湿層２６を層内に形成するようにしてもよく、また複数層で構成するようにしてもよい。薄膜多層回路体１４は、防湿層２６を、最上層の全面に亘って形成する必要は無く、少なくとも後述する接着樹脂枠体１３の接合領域に囲まれた中空部１５の構成領域に対応して形成すればよい。
【００６４】
薄膜多層回路体１４には、最上層を構成する防湿層２６を貫通して多数個の接続用電極２７が形成される。各接続用電極２７は、図６に示すように、防湿層２６の外周縁に沿って枠状領域内に配列されて形成されている。各接続用電極２７は、防湿層２６と電気的絶縁が保持されるとともに内層の配線層２５とビアを介してそれぞれ接続されて形成されている。
【００６５】
各接続用電極２７は、上述したパッケージ基板１１に形成した基板実装用電極１７とそれぞれ対向して形成されており、後述するように薄膜多層回路体１４がパッケージ基板１１上に接合される際に、相対する基板実装用電極１７とそれぞれ電気的かつ機械的に結合される。各接続用電極２７は、それぞれ同一の高さを有しており、機能素子体１２の厚みよりもやや大きな高さで形成されている。
【００６６】
薄膜多層回路体１４には、最上層を構成する防湿層２６に接着樹脂枠体１３が接合される。接着樹脂枠体１３は、耐湿性を有する熱硬化型接着剤樹脂、例えばベンゾシクロブテンが好適に用いられ、接着力が保持される半硬化状態でパッケージ基板１１の機能素子体実装領域２１よりも大きくかつ基板実装用電極１７が形成される枠状領域よりも小さな枠体を呈して形成される。接着樹脂枠体１３は、機能素子体１２の厚みよりもやや大きく接続用電極２７とほぼ同等の厚みを有している。なお、接着樹脂枠体１３は、ベンゾシクロブテンばかりでなく、例えばエポキシ樹脂、アクリル樹脂、シリコン樹脂系接着樹脂によって形成するようにしてもよい。
【００６７】
薄膜多層回路体１４は、上述した絶縁層２４や配線層２５等を形成したコア基板２３が、第１主面２３ａと対向する第２主面２３ｂに機械的或いは化学的若しくはその両方を併用した研磨処理を施されて、薄型化が図られている。薄膜多層回路体１４は、コア基板２３が、後述するパッケージ基板１１への接合処理に際してある程度の剛性を有して取扱いを簡易化する最小限の厚みまで研磨される。
【００６８】
以上のように構成された薄膜多層回路体１４は、パッケージ基板１１に対して接続用電極２７を形成した最上層を実装面として表面実装法により実装されて機能素子パッケージ１０を完成させる。薄膜多層回路体１４は、実装用バンプ２０で囲まれた空間部内に、各接続用電極２７を相対する基板実装用電極１７と位置決めしてパッケージ基板１１に組み合わされる。薄膜多層回路体１４は、加熱押圧装置のヘッドがコア基板２３の第２主面２３ｂ側から接着樹脂枠体１３と対向する部位にあてがわれるとともにこのヘッドの温度を接着樹脂の硬化温度以上に設定して加熱押圧操作が行われることで、図３に示すようにパッケージ基板１１上に固定されて機能素子パッケージ１を製作する。
【００６９】
薄膜多層回路体１４は、上述したように接着樹脂枠体１３が機能素子体１２の厚みよりもやや大きな高さを有することから、パッケージ基板１１の第１主面１１ａに対して機能素子体１２よりもやや大きな対向間隔に保持される。薄膜多層回路体１４は、接着樹脂枠体１３が機能素子体実装領域２１を囲んでパッケージ基板１１との間で硬化することにより、機能素子体実装領域２１に対応して中空部１５を構成してその内部に機能素子体１２を封止する。
【００７０】
薄膜多層回路体１４は、接着樹脂枠体１３を介してパッケージ基板１１と接合されることによって、各接続用電極２７が相対する基板実装用電極１７とそれぞれ機械的かつ電気的に接続される。薄膜多層回路体１４は、接続用電極２７−基板実装用電極１７−接続パターン１９−機能素子実装用電極１８のルートを介して、配線層１５と機能素子体１２との接続が行われて、所定の周辺回路機能を奏する。
【００７１】
機能素子パッケージ１０は、上述したようにパッケージ基板１１上に接着樹脂枠体１３を介して薄膜多層回路体１４を所定の対向間隔を以って接合することにより、気密状態に保持された中空部１５を構成し、この中空部１５内に機能面１２ａに可動部を有する機能素子体１２が実装されるようにする。機能素子パッケージ１０においては、機能素子体１２が中空部１５内において外部環境の影響を低減されて安定した動作を行うことで、信頼性の向上が図られる。
【００７２】
機能素子パッケージ１０は、機能素子１２を封止する中空部１５の蓋材として機能する薄膜多層回路体１４が周辺回路部としても機能することで、多機能化を図ったディバイスパッケージが構成される。機能素子パッケージ１０は、パッケージ全体としての小型化が図られるとともに、部品点数及び実装工程も削減されてコスト低減が図られる。機能素子パッケージ１０は、機能素子体１２に対して薄膜多層回路体１４に形成された周辺回路部が最短で接続される構造であることから、線路損失やノイズの低減或いは高速処理化等が図られるようになる。
【００７３】
機能素子パッケージ１０は、薄厚の薄膜多層回路体１４をパッケージ基板１１に接合した状態において、上述したようにコア基板２３の第２主面２３ｂがパッケージ基板１１側に設けた実装用バンプ２０の先端面よりも内側に位置されている。機能素子パッケージ１０は、上述したように各実装用バンプ２０を相対するパッケージ実装用電極４と位置合わせされてモジュール基板２に組み合わされ、リフロー半田処理が施されることによって接続子６を介してモジュール基板２に実装されて回路モジュール１を構成する。
【００７４】
なお、機能素子パッケージ１０は、パッケージ基板１１に１個の機能素子体１２を実装するようにしたが、複数個の機能素子体１２を実装するようにしてもよいことは勿論である。機能素子パッケージ１０は、１個の薄膜多層回路体１４に複数個の機能素子体１２の周辺回路部を構成することが可能であり、複合化された機能素子パッケージを構成する。したがって、機能素子パッケージ１０は、パッケージ基板１１上に複数個の機能素子体１２を封止することが可能な中空部１５を構成し、この中空部１５を薄膜多層回路体１４によって被覆する。
【００７５】
回路モジュール１は、機能素子パッケージ１０が、図２に示すように他の電子部品３とと同様にモジュール基板２の主面２ａ上に表面実装法によって実装される。回路モジュール１は、機能素子パッケージ１０が、密閉された中空部１５内に機能素子体１２を封止することで、パッケージ基板１１に機能素子体１２を実装した後に機能素子パッケージ１０をモジュール基板２に実装する工程の間において微細な可動部等に対する一切の負荷が作用されないようにする。回路モジュール１は、機能素子体１２の微小な可動部等の破損や変形或いは貼り付きの発生が確実に防止されるとともに外部環境の影響を低減されて安定した動作を行う機能素子パッケージ１０を備えることによって信頼性の向上が図られる。
【００７６】
回路モジュール１は、機能素子１２を封止する中空部１５の蓋材として機能する薄膜多層回路体１４が周辺回路部としても機能することで多機能化を図った小型のディバイスパッケージとして構成される機能素子パッケージ１０を備えることで、部品点数及び実装工程も削減されてコスト低減が図られる。回路モジュール１は、モジュール基板２に形成した回路パターン５を介して機能素子パッケージ１０と他の電子部品３との接続が行われるようにして、所定の入出力信号が授受されるようにする。回路モジュール１は、電子部品３と接続される機能素子体１４の整合回路等の周辺回路が薄膜多層回路体１４に形成された機能素子パッケージ１０を備えることで、整合回路チップ部品等を不要とする。回路モジュール１は、機能素子体１４の周辺回路部が最短で接続される構造であることから、線路損失やノイズの低減或いは高速処理化等が図られるようになる。
【００７７】
以上のように構成された回路モジュール１の製造工程について、以下説明する。回路モジュール１の製造工程は、主面２ａ上に多数個のパッケージ実装用電極４を有するモジュール基板２を製作するモジュール基板製作工程と、機能素子パッケージ製造工程によって製造された外部接続用電極１６を有する機能素子パッケージ１０を各パッケージ実装用電極４に相対する外部接続用電極１６をそれぞれ接続してモジュール基板２に実装する機能素子パッケージ実装工程とを有する。回路モジュール１の製造方法は、モジュール基板製作工程が、一般的な多層配線基板の製造方法と同様に行われ、内層に高周波送受信回路部や電源回路部等を構成する適宜の回路パターンが形成されるとともに、主面２ａ上に機能素子パッケージ１０を実装する多数個のパッケージ実装用電極４や適宜の回路パターン５が形成されたモジュール基板２を製作する。
【００７８】
回路モジュール１の製造方法は、機能素子パッケージ１０の製造工程が、パッケージ基板１１を製作するパッケージ基板製作工程と、パッケージ基板１１に機能素子体１２を実装する機能素子体実装工程と、薄膜多層回路体１４を製作する薄膜多層回路体製作工程と、薄膜多層回路体１４に接着樹脂枠体１３を設ける接着樹脂枠体形成工程と、パッケージ基板１１に接着樹脂枠体１３を介して薄膜多層回路体１４を接合する薄膜多層回路体接合工程とを有する。
【００７９】
パッケージ基板製作工程は、一般的な多層配線基板の製造方法と同様に行われ、接続パターン１９の形成工程と、電極形成工程とを有する。接続パターン形成工程は、上述した基板上に絶縁層を形成する工程と、この絶縁層上にスパッタ法等によって銅薄膜層を形成する工程と、銅薄膜層上にフォトレジスト層を形成するとともにこのフォトレジスト層に所定のパターニング処理を施す工程と、銅めっき工程と、不要なフォトレジスト層と銅薄膜層とを除去する工程とを有して所定の接続パターン１９を形成する。パッケージ基板製作工程は、接続パターン１９を形成した基板上に、スピンコート法等により均一な厚みで絶縁層を形成し、必要に応じて研磨処理を施して平坦な第１主面１１ａを形成する。
【００８０】
電極形成工程も、上述した接続パターン形成工程と同様の工程を経て、第１主面１１ａ上に多数個の外部接続用電極１６と基板実装用電極１７と機能素子接続用電極１８とを形成する。電極形成工程は、第１主面１１ａ上にスパッタ法等によって全面に亘って銅薄膜層を形成する工程と、銅薄膜層上にフォトレジスト層を形成するとともにこのフォトレジスト層に所定のパターニング処理を施す工程と、銅めっき工程と、不要なフォトレジスト層と銅薄膜層とを除去する工程とを経て各電極１６、１７、１８を形成する。
【００８１】
なお、電極形成工程は、銅薄膜層の形成工程に先行して、基板実装用電極１７と機能素子接続用電極１８との形成位置に対向して第１主面１１ａを構成する絶縁層に接続パターン１９に達するビアホールを形成する。電極形成工程は、第１主面１１ａに形成された外部接続用電極１６と基板実装用電極１７と機能素子接続用電極１８とに対して、必要に応じて表面に例えば金−ニッケルめっきを施す電極形成処理を行う。
【００８２】
機能素子体実装工程は、多数個の入出力電極２２が設けられるとともに機能面１２ａに可動部を有する１個以上の機能素子体１２を、機能素子体実装領域２１内に配置して各入出力電極２２を相対する外部接続用電極１６と接続することによりパッケージ基板１１の第１主面１１ａ上に実装する。機能素子体実装工程においては、外部接続用電極１６と入出力電極２２とを半田ボールを接合してリフロー半田処理を施して機能素子体１２をパッケージ基板１１に実装する。機能素子体実装工程においては、接続子として半田ボールに限定されず、例えば外部接続用電極１６や入出力電極２２に、スクリーン印刷法等により形成した導電性ペーストや半田ペースト或いは金めっき等を施して形成した電極端子、ボールボンディング法によってボンディングされた導電ボール等によって構成するようにしてもよい。
【００８３】
薄膜多層回路体製作工程は、薄膜回路技術によってコア基板２３上に絶縁層２４を介して薄膜回路パターンからなる多層の配線層２５を形成するとともに最上層の配線層に各基板実装用電極１７とそれぞれ対向して多数個の接続用電極２７が設けられた薄膜多層回路体１４を製作する。薄膜多層回路体製作工程は、平坦化されたコア基板２３の第１主面２３ａ上に上述した絶縁樹脂材がスピンコート法等によって均一な厚みで塗布されて第１絶縁層が形成される。薄膜多層回路体製作工程は、この第１絶縁層に対してフォトリソグラフ法或いドライエッチング法等により所定のパターニング処理を施してビアホールや回路パターン溝を形成する。
【００８４】
薄膜多層回路体製作工程は、スパッタ法により第１絶縁層上に全面に亘ってシードメタルとして機能する銅薄膜層を形成する工程と、この銅薄膜層上にめっきレジストを塗布した後にフォトリソグラフ処理を施してパターニングを行う工程と、電解めっきを施して開口された部位に銅めっき層を形成する工程と、めっきレジストを除去する工程と、めっきレジストによって覆われることにより残された銅薄膜層を除去する工程等を経て第１配線層やインダクタ素子２８を形成する。薄膜多層回路体製作工程は、上述した絶縁層２４と配線層２５との形成工程が繰り返されることによって、コア基板２３の第１主面２３ａ上に多層の絶縁層２４と配線層２５とが形成される。
【００８５】
薄膜多層回路体製作工程は、絶縁層２４上に上述した配線層２５の形成工程と同様の工程によってレジスタ素子２９やキャパシタ素子３０の受け電極を形成する工程と、この受け電極上に抵抗体材料をスパッタ法等によって成膜するとともにこの抵抗体材料層に所定のパターニングを行う工程と、抵抗体材料層に陽極酸化処理を施して誘電体層を形成する工程とを経て薄膜素子を形成する。
【００８６】
薄膜多層回路体製作工程は、レーザ照射やプラズマ照射、或いはこれらを同時に照射するいわゆるドライエッチング法によって各絶縁樹脂層にビアホールを適宜形成し、これらビアホール内に半田ペーストや導電ペースト等を印刷法により充填してビア３１を形成する。薄膜多層回路体製作工程は、各ビア３１の開口部に銅層からなる蓋を形成する。
【００８７】
薄膜多層回路体製作工程は、図７に示すように最上層の絶縁層２４上に防湿層２６を形成する防湿層形成工程を有する。防湿層形成工程は、例えばスパッタ法により１０ｕｍ程度の厚みの銅薄膜層を全面に亘って形成する。薄膜多層回路体製作工程は、防湿層２６上に接続用電極２７を形成する接続用電極形成工程を有する。接続用電極形成工程は、図８に示すように防湿層２６上に所定の厚みでレジスト層３２を形成する工程と、図９に示すようにこのレジスト層３２の接続用電極２７の対応部位に開口部３３を形成する工程と、図９に示すように各開口部３３に銅めっき等によって所定の厚みの銅層を形成するとともにこれら銅層の表面に金−ニッケルめっき処理を施して接続用電極２７を形成する工程等を有する。
【００８８】
なお、接続用電極形成工程は、接続用電極２７をレジスト層３２よりも突出する厚みを有して形成する。接続用電極形成工程は、例えば金ワイヤによるボールバンプ形成法によって接続用電極２７を形成するようにしてもよい。また、接続用電極形成工程は、レジスト層３２が銅めっきのレジストとして機能するが、コア基板２３の研磨工程に際して薄膜回路層の保護膜としても機能する。
【００８９】
薄膜多層回路体製作工程は、コア基板２３の第２主面２３ｂに研磨処理を施す研磨工程を有する。研磨工程は、例えばウェハーの機械的研磨に用いられる裏面研磨装置（バックグラインダ）や、化学機械研磨装置或いはガラス研磨装置等が用いられて、図１０に示すようにコア基板２３を所定の厚みまで研磨することによって薄型化する。
【００９０】
薄膜多層回路体製作工程は、防湿層２６上に接着樹脂枠体１３を形成する接着樹脂枠体形成工程を有する。接着樹脂枠体形成工程は、上述したようにパッケージ基板１１の機能素子体実装領域２１よりも大きくかつ基板実装用電極１７が形成される枠状領域よりも小さな枠体を呈して形成された接着樹脂枠体１３を、防湿層２６上に形成する。接着樹脂枠体形成工程は、上述したベンゾシクロブテン等の耐湿性を有する未硬化状態の熱硬化型接着剤樹脂を用いてスピンコート法や印刷法等によってパッケージ基板１１に樹脂層を形成し、この樹脂層に枠状のパターニングを施して接着樹脂枠体１３を形成する。なお、接着樹脂枠体形成工程は、例えば所定の枠状に形成された未硬化状態で接着性が保持された樹脂フィルム材を用いるようにしてもよい。樹脂フィルム材には、例えば半導体チップの製造工程等に用いられている異方性導電フィルム（ACF:Anisotropic Conductive Film）等が用いられる。
【００９１】
薄膜多層回路体製作工程は、大型のコア基板２３を用いて多数個の薄膜多層回路体１４を一括して製作し、ダイシング装置等によって１個ずつ切り分けるようにしてもよい。薄膜多層回路体製作工程は、コア基板２３を研磨して薄型化を図ったが、例えばコア基板２３上に剥離層を介して所定の薄膜回路部を形成した後に、この薄膜回路部を剥離層を介して剥離することによって薄膜多層回路体１４を構成するようにしてもよい。薄膜多層回路体製作工程は、薄膜多層回路体１４が中空部１５の気密性を保持する機能を有することから、例えば防湿層２６をやや大きな厚みで形成して機械的剛性も付与して後工程での取扱い性を向上させるようにしてもよい。
【００９２】
回路モジュールの製造方法は、パッケージ基板製作工程によって製作されたパッケージ基板１１に対して薄膜多層回路体製作工程によって製作された薄膜多層回路体１４を接合する薄膜多層回路体接合工程を有して、機能素子パッケージ１０を製造する。薄膜多層回路体接合工程は、図１１に示すように機能素子体１２を実装したパッケージ基板１１に対して薄膜多層回路体１４を、第１主面１１ａに接着樹脂枠体１３を接合した最上層を対向させて機能素子体実装領域２１を覆うようにして組み合わせる。薄膜多層回路体接合工程は、パッケージ基板１１に対して薄膜多層回路体１４を、相対する基板実装用電極１７に接続用電極２７をそれぞれ対向させて位置合わせを行って組み合わせる。
【００９３】
薄膜多層回路体接合工程は、パッケージ基板１１に対して薄膜多層回路体１４を位置決めして組み合わせた状態で、図１２に示すように詳細を省略する加熱押圧装置の加熱押圧ヘッド３４がコア基板２３の第２主面２３ｂ側にあてがわれる。薄膜多層回路体接合工程は、加熱押圧ヘッド３４が所定の温度に加熱されるとともに所定の加圧力を以って薄膜多層回路体１４をパッケージ基板１１に加熱押圧操作することにより、接着樹脂枠体１３を硬化させて薄膜多層回路体１４とパッケージ基板１１とを一体化する。
【００９４】
薄膜多層回路体接合工程は、接着樹脂枠体１３を介してパッケージ基板１１と薄膜多層回路体１４とが一体化されることにより、相対する基板実装用電極１７と接続用電極２７とが接合されて機能素子パッケージ１０を製作する。
【００９５】
なお、薄膜多層回路体接合工程は、上述した加熱押圧装置に代えて超音波印加装置を用いて接着樹脂枠体１３を介して薄膜多層回路体１４をパッケージ基板１１に接合するようにしてもよい。薄膜多層回路体接合工程は、薄膜多層回路体１４をパッケージ基板１１に押圧した状態で、超音波ホーンから接着樹脂枠体１３に超音波を印加することによって一体化する。
【００９６】
薄膜多層回路体接合工程は、接着樹脂枠体１３が、パッケージ基板１１の機能素子体実装領域２１に実装された機能素子体１２を囲み、基板実装用電極１７と機能素子実装用電極１８との間においてパッケージ基板１１と薄膜多層回路体１４とを一体化させる。薄膜多層回路体接合工程は、機能素子体１２の厚みよりも大きな高さを有する接着樹脂枠体１３が、パッケージ基板１１と薄膜多層回路体１４とを機能素子体１２の厚みよりも大きな対向間隔に保持させる。薄膜多層回路体接合工程は、パッケージ基板１１と薄膜多層回路体１４との間に周囲を接着樹脂枠体１３によって密閉され、内部に機能素子体１２が実装された中空部１５を構成する。
【００９７】
薄膜多層回路体接合工程は、上述したパッケージ基板製作工程と薄膜多層回路体製作工程に引き続いて実施することで、パッケージ基板１１上に微細な可動部が外気にさらされたベアチップ状態で実装された機能素子体１２の電気的特性や機能特性の劣化が抑制されるようにする。さらに、薄膜多層回路体接合工程は、例えば真空チャンバや還元雰囲気内で行われることにより、中空部１５が内部を真空或いは還元雰囲気とされる。
【００９８】
回路モジュール１の製造方法は、機能素子パッケージ実装工程において、上述した機能素子パッケージ製作工程を経て製作された機能素子パッケージ１０がモジュール基板製作工程を経て製作されたモジュール基板２に実装される。機能素子パッケージ実装工程は、モジュール基板２に対して機能素子パッケージ１０が、相対するパッケージ実装用電極４に外部接続用電極１６を位置合わせさせて組み合わされる。機能素子パッケージ実装工程は、例えばリフロー半田処理が施されることによって、各パッケージ実装用電極４に設けた接続子６が溶融、硬化して実装用電極４と外部接続用電極１６とを機械的かつ電気的に接続して回路モジュール１を製造する。
【００９９】
回路モジュール１の製造方法においては、機能素子体１２を実装したパッケージ基板１１と、機能素子体１２の整合回路や制御回路部等の周辺回路部を構成する薄膜多層回路体１４とを接着樹脂枠体１３を介して一体化して機能素子体１２を中空部１５内に封装した機能素子パッケージ１０をモジュール基板２に実装して回路モジュール１を製造する。回路モジュール１の製造方法においては、機能素子体１２が中空部１５内に気密状態で保持されることによって外部環境からの影響を抑制され安定した動作が行われる機能素子パッケージ１０を有することで、信頼性の向上が図られた回路モジュール１を製造する。
【０１００】
回路モジュール１の製造方法においては、機能素子体１２と周辺回路部とが一体化された機能素子パッケージ１０を有することで、部品点数が減りモジュール基板２に対する実装工程の合理化或いは省スペース化が図られるようになるとともに、機能素子体１２と周辺回路部とを最短に接続して線路損失やノイズの低減或いは高速処理化等を図った回路モジュール１を製造する。回路モジュールの製造方法においては、複数個の機能素子体とそれぞれの周辺回路部を一体化した機能素子パッケージ１０を備えることによって、小型軽量で多機能化、高機能化を図った信頼性の高いマルチ回路モジュール１を製造する。
【０１０１】
上述した実施の形態においては、機能素子パッケージ１０が、薄膜多層回路体１４側に薄膜多層回路体１４を設けてパッケージ基板１１と接合するように構成したが、例えば接着樹脂枠体１３をパッケージ基板１１側に設けるようにしてもよいことは勿論である。
【０１０２】
図１３乃至図１５に第２の実施の形態として示した機能素子パッケージ４０は、基本的な構成を上述した機能素子パッケージ１０と同等とすることから、対応する部位に同一符号を付すことによってその説明を省略する。機能素子パッケージ４０は、図１３に示すように、接着樹脂枠体１３がパッケージ基板１１と薄膜多層回路体１４とを外部接続用電極１６と基板実装用電極１７との間において接合する構成に特徴を有している。
【０１０３】
機能素子パッケージ４０は、図１４に示すようにパッケージ基板１１の第１主面１１ａ上に、機能素子体実装領域２１に実装された機能素子体１２の外周部に近接して多数個の基板実装用電極１７が枠状に配列して形成されている。パッケージ基板１１には、外周縁に沿って多数個の外部接続用電極１６が枠状に配列して形成されており、これら外部接続用電極１６と基板実装用電極１７との間の枠状領域４１が接着樹脂枠体１３の接合領域として構成される。
【０１０４】
機能素子パッケージ４０は、相対する基板実装用電極１７と機能素子体実装領域２１に形成された機能素子体実装用電極１８とが第１接続パターン４２によって適宜接続されるとともに、相対する基板実装用電極１７と外部接続用電極１６とが第２接続パターン４３によって適宜接続されている。機能素子パッケージ４０は、各第１接続パターン４２が接着樹脂枠体１３の接合領域４１を横切らない構造であることから、図１４に示すようにこれらの各第１接続パターン４２を各電極と同様にパッケージ基板１１の第１主面１１ａ上に露出状態で形成する。
【０１０５】
一方、機能素子パッケージ４０は、各第２接続パターン４３が接着樹脂枠体１３の接合領域４１を横切る構造であることから、上述した機能素子パッケージ１０の接続パターン１９と同様にパッケージ基板１１の内層若しくは第２主面１１ｂに形成し、ビアを介して相対する基板実装用電極１７と外部接続用電極１６とに接続する。
【０１０６】
機能素子パッケージ４０は、上述したパッケージ基板１１に組み合わされる薄膜多層回路体１４が、図１５に示すように接着樹脂枠体１３を最上層の外周縁に沿って接合する。薄膜多層回路体１４は、接着樹脂枠体１３の内周部に沿って、最上層に多数個の接続用電極２７を枠状に配列して形成する。薄膜多層回路体１４は、各接続用電極２７がパッケージ基板１１側の基板実装用電極１７とそれぞれ対向して形成される。
【０１０７】
機能素子パッケージ４０は、上述した薄膜多層回路体接合工程によってパッケージ基板１１に対して薄膜多層回路体１４が接合される。機能素子パッケージ４０は、パッケージ基板１１に対して薄膜多層回路体１４が、相対する基板実装用電極１７に接続用電極２７をそれぞれ対向させる位置合わせを行って組み合わされる。機能素子パッケージ４０は、加熱押圧装置により薄膜多層回路体１４をパッケージ基板１１に加熱押圧して接着樹脂枠体１３を硬化させることによって薄膜多層回路体１４とパッケージ基板１１とを一体化して製作される。
【０１０８】
機能素子パッケージ４０は、パッケージ基板１１と薄膜多層回路体１４との対向空間部内に接着樹脂枠体１３によって周囲を密閉された中空部１５を構成し、この中空部１５内に機能素子体１２を封装する。機能素子パッケージ４０は、基板実装用電極１７と機能素子実装用電極１８とを近接して形成することで機能素子体１２と薄膜多層回路体１４との線路長の短縮化が図られるようになる。機能素子パッケージ４０は、接着樹脂枠体１３の接合領域を外周部とすることによって接合代を大きくすることが可能となり、中空部１５の気密性がより確実に保持されるようになる。
【０１０９】
なお、機能素子パッケージ４０においても、接着樹脂枠体１３をパッケージ基板１１側に設けて薄膜多層回路体１４を接合するようにしてもよいことは勿論である。
【図面の簡単な説明】
【０１１０】
【図１】実施の形態として示す回路モジュールの要部縦断面図である。
【図２】回路モジュールの要部構成図である。
【図３】実施の形態として示す機能素子パッケージの縦断面図である。
【図４】パッケージ基板を示し、同図（Ａ）は縦断面図、同図（Ｂ）は平面図である。
【図５】機能素子体を実装したパッケージ基板の縦断面図である。
【図６】薄膜多層回路体を示し、同図（Ａ）は縦断面図、同図（Ｂ）は平面図である。
【図７】薄膜多層回路体の製造工程図であり、最上層に防湿層を形成した状態を示す。
【図８】同防湿層上にレジスト層を形成した状態を示す。
【図９】同最上層に接続用電極を形成した状態を示す。
【図１０】同コア基板に研磨処理を施した状態を示す。
【図１１】パッケージ基板に対する薄膜多層回路体の組み合わせ工程を示す。
【図１２】加熱押圧工程を示す。
【図１３】第２の実施の形態として示す機能素子パッケージの縦断面図である。
【図１４】同パッケージ基板の平面図である。
【図１５】同薄膜多層回路体を示し、同図（Ａ）は縦断面図、同図（Ｂ）は平面図である。
【図１６】従来の機能素子パッケージの縦断面図である。
【図１７】従来の回路モジュールの要部構成図である。
【符号の説明】
【０１１１】
１  回路モジュール、２  モジュール基板、３  電子部品、４  パッケージ実装用電極、５  回路パターン、６  接続子、１０  機能素子パッケージ、１１  パッケージ基板、１２  機能素子体、１３  接着樹脂枠体、１４  薄膜多層回路体、１５  中空部、１６  外部接続用電極、１７  基板実装用電極、１８  機能素子体実装用電極、１９  接続パターン、２０  実装用バンプ、２１  機能素子体実装領域、２２  入出力電極、２３  コア基板、２４  絶縁層、２５  配線層、２６  防湿層、２７  接続用電極、２８  インダクタ素子、２９  レジスタ素子、３０  キャパシタ素子、３１  ビア、３２  レジスト層、３３  開口部、３４  加熱押圧ヘッド、４０機能素子パッケージ、４１  接続樹脂枠体接合領域、４２  第１接続パターン、４３  第２接続パターン
【図１】
2006102845.tif 000003
【図２】
2006102845.tif 000004
【図３】
2006102845.tif 000005
【図４】
2006102845.tif 000006
【図５】
2006102845.tif 000007
【図６】
2006102845.tif 000008
【図７】
2006102845.tif 000009
【図８】
2006102845.tif 000010
【図９】
2006102845.tif 000011
【図１０】
2006102845.tif 000012
【図１１】
2006102845.tif 000013
【図１２】
2006102845.tif 000014
【図１３】
2006102845.tif 000015
【図１４】
2006102845.tif 000016
【図１５】
2006102845.tif 000017
【図１６】
2006102845.tif 000018
【図１７】
2006102845.tif 000019