(57)【要約】【課題】従来の技術による諸問題を解決するため、メモリーブロックの使用状態を記録するために別途にメモリーセルを必要としないメモリーのアクセス方法を提供する。【解決手段】メモリーをアクセスする方法は、第一目的メモリーブロックを選び、第一目的メモリーブロックを読み出し、第一目的メモリーブロックの第一メモリー区間に第一値が記録されていれば、予定データを第一目的メモリーブロックの保存データとして出力し、第一目的メモリーブロックの第一メモリー区間に第二値が記録されていれば、第一目的メモリーブロックの第二メモリー区間に保存されるデータを第一目的メモリーブロックの保存データとして出力するステップを含む。【選択図】図２
2006323981.tif 000002
【特許請求の範囲】
【請求項１】
メモリーをアクセスする方法であって、該メモリーは１個以上のワンタイムプログラマブル（ＯＴＰ）メモリーブロックを含み、各メモリーブロックは第一メモリー区間と第二メモリー区間を含み、該方法は、
第一目的メモリーブロックを選び、
第一目的メモリーブロックを読み出し、
第一目的メモリーブロックの第一メモリー区間に第一値が記録されていれば、予定データを第一目的メモリーブロックの保存データとして出力し、第一目的メモリーブロックの第一メモリー区間に第二値が記録されていれば、第一目的メモリーブロックの第二メモリー区間に保存されるデータを第一目的メモリーブロックの保存データとして出力するステップを含むことを特徴とする方法。
【請求項２】
前記各メモリーブロックをプログラムする前に、メモリーセルごとに第一ロジック値が記録され、前記方法は更に、
第一目的メモリーブロックの第二メモリー区間をプログラムすることによって、第二メモリー区間に予定データを記録させ、第一目的メモリーブロックを消去とするステップを含むことを特徴とする請求項１記載の方法。
【請求項３】
前記メモリーは順次に配列される複数のＯＴＰメモリーブロックを含み、前記方法は更に、
保存予定のデータを第一目的メモリーブロックの次の第二目的メモリーブロックに書き込み、もし保存予定のデータが予定データに対応すれば、第二目的メモリーブロックの第一メモリー区間のみプログラムして第一値を保存させ、もし保存予定のデータが予定データに対応していなければ、保存予定のデータのみに基づいて第二目的メモリーブロックの第二メモリー区間をプログラムするステップを含むことを特徴とする請求項２記載の方法。
【請求項４】
前記メモリーはＭ個のＯＴＰメモリーブロックを含み、前記第一目的メモリーブロックを選ぶステップは更に、
サーチルールに基づいてＭ個のメモリーブロックのうちＮ個のメモリーブロックの第二メモリー区間を比較することによって、第一目的メモリーブロックを選ぶステップを含むことを特徴とする請求項１記載の方法。
【請求項５】
前記サーチルールがシーケンシャルサーチ法またはバイナリーサーチ法であることを特徴とする請求項４記載の方法。
【請求項６】
メモリーをアクセスする方法であって、該メモリーは１個以上のＯＴＰメモリーブロックを含み、各メモリーブロックは第一メモリー区間と第二メモリー区間を含み、各メモリーブロックをプログラムする前にメモリーセルごとに第一ロジック値が記録され、該方法は、
第一目的メモリーブロックを選び、
第一目的メモリーブロックの第二メモリー区間をプログラムすることによって、予定データを記録させ、第一目的メモリーブロックを消去するステップを含むことを特徴とする方法。
【請求項７】
前記メモリーは順次に配列される複数のＯＴＰメモリーブロックを含み、前記方法は更に、
保存予定のデータを第一目的メモリーブロックの次の第二目的メモリーブロックに書き込み、もし保存予定のデータが予定データに対応すれば、第二目的メモリーブロックの第一メモリー区間のみプログラムして第一値を保存させ、もし保存予定のデータが予定データに対応していなければ、保存予定のデータのみに基づいて第二目的メモリーブロックの第二メモリー区間をプログラムするステップを含むことを特徴とする請求項６記載の方法。
【請求項８】
前記メモリーはＭ個のＯＴＰメモリーブロックを含み、前記第一目的メモリーブロックを選ぶステップは更に、
サーチルールに基づいてＭ個のメモリーブロックのうちＮ個のメモリーブロックの第二メモリー区間を比較することによって、第一目的メモリーブロックを選ぶステップを含むことを特徴とする請求項６記載の方法。
【請求項９】
前記サーチルールがシーケンシャルサーチ法またはバイナリーサーチ法であることを特徴とする請求項８記載の方法。
【請求項１０】
メモリーをアクセスする方法であって、該メモリーは１個以上のＯＴＰメモリーブロックを含み、各メモリーブロックは第一メモリー区間と第二メモリー区間を含み、各メモリーブロックをプログラムする前にメモリーセルごとに第一ロジック値が記録され、該方法は、
目的メモリーブロックを選び、
保存予定のデータを目的メモリーブロックに書き込み、もし保存予定のデータが予定データに対応すれば、目的メモリーブロックの第一メモリー区間のみプログラムして第一値を保存させ、もし保存予定のデータが予定データに対応していなければ、保存予定のデータのみに基づいて目的メモリーブロックの第二メモリー区間をプログラムするステップを含むことを特徴とする方法。
【請求項１１】
前記方法は更に、
目的メモリーブロックを読み出し、
目的メモリーブロックの第一メモリー区間に第一値が記録されていれば、予定データを目的メモリーブロックの保存データとして出力し、目的メモリーブロックの第一メモリー区間に第二値が記録されていれば、目的メモリーブロックの第二メモリー区間に保存されるデータを目的メモリーブロックの保存データとして出力するステップを含むことを特徴とする請求項１０記載の方法。
【請求項１２】
前記メモリーはＭ個のＯＴＰメモリーブロックを含み、前記目的メモリーブロックを選ぶステップは更に、
サーチルールに基づいてＭ個のメモリーブロックのうちＮ個のメモリーブロックの第二メモリー区間を比較することによって、目的メモリーブロックを選ぶステップを含むことを特徴とする請求項１０記載の方法。
【請求項１３】
前記サーチルールがシーケンシャルサーチ法またはバイナリーサーチ法であることを特徴とする請求項１２記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はメモリーをアクセスする方法に関し、特にワンタイムプログラマブル（ＯＴＰ）メモリーをアクセスする方法に関する。
【背景技術】
【０００２】
不揮発性メモリーは、携帯電話、デジタルカメラ、デジタル音楽プレイヤーなどの電子製品に幅広く応用されている。これら不揮発性メモリーは、ハードディスクドライブと、フラッシュメモリーと、ＯＴＰメモリーなどを含む。フラッシュメモリーとＯＴＰメモリーはそのうち普及されているものであり、両者の相違点は、フラッシュメモリーに保存されるデータは更新でき、即ち書き込みと読み出しを繰り返すことができるのに対して、ＯＴＰメモリーはデータを１回書き込んだ後にその他のデータを保存できなくなるところにある。
【０００３】
フラッシュメモリーは、消去と書き込みを複数回繰り返すことができるマルチプログラマブル（ＭＴＰ）メモリーであるため、消去、書き込みと読み出しを実行する回路を必要とする。それに対してＯＴＰメモリーは書き込みと読み出し以外、消去を行わないので、その回路と製作工程は比較的に簡単であってコストも低額である。読み出しと書き込みの回数が多くない場合、複数のＯＴＰメモリーでＭＴＰメモリーをシミュレートすることができる。これによりＭＴＰメモリーの効果を実現するとともに、消去回路を省くことが可能となる。
【０００４】
アメリカ特許第6,728,137号は複数のＯＴＰメモリーの読み出し／書き込みを制御する方法を掲げる。この方法は複数のＯＴＰメモリーでＭＴＰメモリーをシミュレートする。図１を参照する。図１は従来の技術によるメモリー装置の構造図である。メモリー装置１００はメモリー１１０と、制御回路１２０と、列デコーダー１３０と、行デコーダー１４０と、メモリーブロック１５０とを含む。メモリー１１０はＮ個のＯＴＰメモリーブロック１１２を含み、各ＯＴＰメモリーブロック１１２は複数のメモリーセル（非表示）を含み、メモリーセルごとに１ビットのデータが保存される。各メモリーブロックはＯＴＰ型であるため、そのプログラム済みのメモリーセルにデータを書き込み、すなわち再プログラムすることができない。メモリーブロック１５０は複数のメモリーセル１５２からなり、各メモリーセル１５２は１個または１個以上のメモリーセルを含む。これらのメモリーセル１５２はそれぞれＯＴＰメモリーブロック１１２に対応し、その使用状態を記録する。例えばメモリーセル＃ＡはＯＴＰメモリーブロック＃１の使用状態を記録し、メモリーセル＃ＢはＯＴＰメモリーブロック＃２の使用状態を記録し、他も同様である。この特許に掲げられた実施例では、あるメモリーセル１５２に保存される値が０であれば、それと対応するＯＴＰメモリーブロックは未プログラムとされ、保存値が１であれば、対応するＯＴＰメモリーブロックはプログラム済みとされる。注意すべきなのは、メモリー１１０とメモリーブロック１５０はいずれもメモリーセルを最小単位とするため、同様の製作工程でメモリー１１０とメモリーブロック１５０を製作することが可能である。
【０００５】
制御回路１２０はメモリーブロック１５０と、列デコーダー１３０と、行デコーダー１４０に接続され、メモリーブロック１５０に保存される値に基づいて制御信号を発信する。制御信号を列デコーダー１３０と行デコーダー１４０でデコードした後、その結果に基づいて対象ＯＴＰメモリーブロック１１２を選んでプログラムするかまたはそれに保存されるデータを読み出す。メモリー１１０に含まれるＯＴＰメモリーブロック１１２のデータ書き込みは１回に限られるが、複数のＯＴＰメモリーブロック１１２を利用することによって、ＭＴＰメモリーをシミュレートすることが可能である。
【０００６】
前記特許は、メモリー１１０以外のメモリーブロック１５０を利用して各ＯＴＰメモリーブロック１１２の使用状態を記録することを特徴とする。制御回路１２０はメモリーブロック１５０に保存されるデータを読み出し、対象ＯＴＰメモリーブロック１１２を選んでプログラムするかまたは読み出すことができる。しかし、メモリーブロックの使用状態を記録するために別途のメモリーを必要とするのは問題である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この発明は前述の問題を解決するため、メモリーブロックの使用状態を記録するために別途のメモリーセルを必要としないメモリーのアクセス方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
この発明はメモリーをアクセスする方法を提供する。該メモリーは１個以上のワンタイムプログラマブル（ＯＴＰ）メモリーブロックを含む。各メモリーブロックは第一メモリー区間と第二メモリー区間を含む。該方法は、第一目的メモリーブロックを選び、第一目的メモリーブロックを読み出し、第一目的メモリーブロックの第一メモリー区間に第一値が記録されていれば、予定データを第一目的メモリーブロックの保存データとして出力し、第一目的メモリーブロックの第一メモリー区間に第二値が記録されていれば、第一目的メモリーブロックの第二メモリー区間に保存されるデータを第一目的メモリーブロックの保存データとして出力するステップを含む。
【０００９】
この発明はもう一つのメモリーをアクセスする方法を提供する。該メモリーは１個以上のＯＴＰメモリーブロックを含む。各メモリーブロックは第一メモリー区間と第二メモリー区間を含む。各メモリーブロックをプログラムする前にメモリーセルごとに第一ロジック値が記録される。該方法は、第一目的メモリーブロックを選び、第一目的メモリーブロックの第二メモリー区間をプログラムすることによって、予定データを記録させ、第一目的メモリーブロックを消去するステップを含む。
【００１０】
この発明はもう一つのメモリーをアクセスする方法を提供する。該メモリーは１個以上のＯＴＰメモリーブロックを含む。各メモリーブロックは第一メモリー区間と第二メモリー区間を含む。各メモリーブロックをプログラムする前にメモリーセルごとに第一ロジック値が記録される。該方法は、目的メモリーブロックを選び、保存予定のデータを目的メモリーブロックに書き込み、もし保存予定のデータが予定データに対応すれば、目的メモリーブロックの第一メモリー区間のみプログラムして第一値を保存させ、もし保存予定のデータが予定データに対応していなければ、保存予定のデータのみに基づいて目的メモリーブロックの第二メモリー区間をプログラムするステップを含む。
【発明の効果】
【００１１】
この発明はＯＴＰメモリーブロックを２つの区間に分け、その第二メモリー区間、場合により第一メモリー区間を判断することによって、特定のＯＴＰメモリーブロックを選んで読み出し、消去または書き込みを行う。そのため、ＯＴＰメモリーブロックを記録するには別途のメモリーセルを必要としない。
【発明を実施するための最良の形態】
【００１２】
かかる方法の特徴を詳述するために、具体的な実施例を挙げ、図示を参照して以下に説明する。
【００１３】
図２を参照する。図２はこの発明によるメモリー装置２００の構造図である。メモリー装置２００はメモリー２１０と、制御回路２２０と、列デコーダー２３０と、行デコーダー２４０とを含み、メモリー２１０は複数のＯＴＰメモリーブロック２１２を含む。図３を参照する。図３はＯＴＰメモリーブロック２１２の内部構造図である。各ＯＴＰメモリーブロック２１２は複数のメモリーセル２１４を含み、また前記従来のメモリー装置１１０と同じように、メモリーセルごとに１ビットのデータが保存される。この発明では、複数のメモリーセル２１４は２つの区間に分けられ、言い換えればＯＴＰメモリーブロック２１２は第一メモリー区間３２０と第二メモリー区間３１０を含み、メモリー区間ごとに１個または１個以上のメモリーセルが含まれるのである。ここでは、第一メモリー区間３２０はＯＴＰメモリーブロック２１２の最末尾のメモリーセル２１４を含み、第二メモリー区間３１０は最末尾のメモリーセル２１４以外すべてのメモリーセル２１４を含むとする。
【００１４】
図２を参照する。制御回路２２は、対象ＯＴＰメモリーブロック２１２を選んでプログラムするかまたはそれに含まれるすべてのメモリーセル２１４を読み出すことを制御する。制御回路２２による制御信号を列デコーダー２３０と行デコーダー２４０でデコードした後、制御回路２２は対象ＯＴＰメモリーブロック２１２を選んで、それに含まれるメモリーセル２１４をプログラムするかまたは読み出す。
【００１５】
以下はＯＴＰメモリーブロック２１２をアクセスする方法を説明する。まず注意すべきことは、ＯＴＰメモリーブロック２１２にあるすべてのメモリーセル２１４は未プログラム時に同一のロジック値（例えば１）に対応し、プログラムされた後にその他のロジック値（例えば０）に対応する。
【００１６】
図４を参照する。以下は８個のＯＴＰメモリーブロック２１２を例にして、それらに４０１〜４０８と改めて番号を付けてそのアクセスする方法を説明する。もっとも、８個という個数はこの発明を制限するものではない。仮に各ＯＴＰメモリーブロック４０１〜４０８は９個のメモリーセル２１４を含むとすれば、これらのメモリーセル２１４は第一メモリー区間３２０と第二メモリー区間３１０と２つの区間に分けられ、第二メモリー区間３１０は８個のメモリーセルを含み、即ち８ビットのデータを保存し、第一メモリー区間３２０は残りの１個のメモリーセルを含み、即ち１ビットのデータを保存する。メモリー２１０をプログラムする前に、すべてのＯＴＰメモリーブロック４０１〜４０８のあらゆるメモリーセル２１４に記録されるロジック値は１とされる。メモリーをアクセスするとき、上から下までＯＴＰメモリーブロック４０１〜４０８を順次にプログラムし、即ちＯＴＰメモリーブロック４０１をまず利用し、続いてもしデータを消去して新たにデータを書き込もうとすれば、またＯＴＰメモリーブロック４０２を利用することであり、他も同様である。データを第１回書き込むとき、まずＯＴＰメモリーブロック４０１を選び、仮に書き込む予定のデータを７０とすれば、それに対応する値「０１０００１１０」をＯＴＰメモリーブロック４０１に書き込み、書き込み後メモリー２１０の状態は図５の通りとなる。
【００１７】
読み出すとき、制御回路２２０はメモリー２１０のすべてのＯＴＰメモリーブロックの第二メモリー区間３１０を読み出し、更にこれら順次に配列されたＯＴＰメモリーブロックの中から、第二メモリー区間３１０のロジック値が消去とされるブロックの予定データと同一でない最初のＯＴＰメモリーブロックを探し出す。ここで探し出されるのはＯＴＰメモリーブロック４０１である。続いてメモリー２１０を読み出すとき、ＯＴＰメモリーブロック４０１を選び、その第一メモリー区間３２０の保存値を読み出す。ここで当該保存値は１であるので、引き続き第二メモリー区間３１０の保存値を読み出し、その結果「０１０００１１０」に基づいてデータ７０を出力する。続いてメモリー２１０にデータを書き込もうとすれば、使用中のＯＴＰメモリーブロック４０１を「消去」しなければならない。実際、ＯＴＰメモリーブロックには消去がないので、その代わりに第二メモリー区間３１０に予定データを記録することによってＯＴＰメモリーブロックを消去とする。例えば、仮に予定データを最初２ビットが０である値（例えば６３＝「００１１１１１１」）とすれば、第二メモリー区間３１０の状態が「００１１１１１１」である場合、それが属するＯＴＰメモリーブロックは消去とされる。しかし、ＯＴＰメモリーブロックに保存する予定のデータ自体の最初２ビットが０（例えば６３＝「００１１１１１１」）である場合、第二メモリー区間３１０の状態を「１１１１１１１１」に維持するとともに、第一メモリー区間３２０の保存値を「１」から「０」に変更することによって、ＯＴＰメモリーブロックに保存されるデータが６３であることを示す。したがって、対象ＯＴＰメモリーブロックを選ぶ際には、第二メモリー区間３１０の最初２ビットが０でない最初のＯＴＰメモリーブロックが選ばれる。この実施例において予定データは「００００００００」とされる。そのため、第一メモリー区間３２０の保存値が０であることは、ＯＴＰメモリーブロックに記録されるデータが０であることを示す。言い換えれば、この実施例では、第二メモリー区間３１０のすべてのメモリーセルの保存値が０である場合、そのＯＴＰメモリーブロック４０１は消去とされる。図６に示されるように、ＯＴＰメモリーブロック４０１の第二メモリー区間３１０におけるすべてのメモリーセルの保存値は０である。消去を完成した後、次のＯＴＰメモリーブロックに対してデータを書き込む。
【００１８】
２番目のデータを書き込むとき、第二メモリー区間３１０のメモリーセル保存値がすべて１である（これはＯＴＰメモリーブロックが未プログラムであることを示す）ＯＴＰメモリーブロックを選ぶ。未プログラムのＯＴＰメモリーブロックは複数ありうるが、プログラミングは上から下まで行われるので、最初のもののみ選ばれる。ここで２番目のデータを書き込むときに選ばれるのは、ＯＴＰメモリーブロック４０２である。仮に２番目書き込む予定のデータが０であるとすれば、それに対応する値は「００００００００」となる。しかし、ＯＴＰメモリーブロック４０２の第二メモリー区間３１０のメモリーセルをすべて０にすると、消去を意味することになる。したがって、記録予定のデータが０である場合、第二メモリー区間３１０をプログラムせずに、第一メモリー区間３２０の値を０にすればよく、その状態は図７に示される通りである。
【００１９】
続いて読み出すとき、すべてのＯＴＰメモリーブロックの第二メモリー区間３１０を照合し、第二メモリー区間３１０の状態が「００００００００」でないＯＴＰメモリーブロックが出現するまで続ける。当該ＯＴＰメモリーブロック以前のＯＴＰメモリーブロックはすべて消去とされ、即ちその第二メモリー区間３１０の状態はすべて「００００００００」である。それに対して当該ＯＴＰメモリーブロック以降のＯＴＰメモリーブロックはいずれも未プログラムであり、即ち第一メモリー区間３２０と第二メモリー区間３１０の状態は１と「１１１１１１１１」である。したがって、ここで選ばれるのはＯＴＰメモリーブロック４０２である。読み出すとき、第一メモリー区間３２０の記録値は読み出される。ここで当該値は０であり、これはＯＴＰメモリーブロック４０２に保存されるデータが０であることを示す。言い換えれば、内容が０であるデータが読み出されるのである。
【００２０】
続いて消去のとき、前記と同じくすべてのＯＴＰメモリーブロックの第二メモリー区間３１０を照合し、第二メモリー区間３１０の状態が「００００００００」でないＯＴＰメモリーブロックが出現するまで続ける。当該ＯＴＰメモリーブロック以前のＯＴＰメモリーブロックはすべて消去とされ、即ちその第二メモリー区間３１０の状態はすべて「００００００００」である。それに対して当該ＯＴＰメモリーブロック以降のＯＴＰメモリーブロックはいずれも未プログラムであり、即ち第一メモリー区間３２０と第二メモリー区間３１０の状態は１と「１１１１１１１１」である。したがって、ここで選ばれるのはＯＴＰメモリーブロック４０２である。消去のとき、第二メモリー区間３１０を「００００００００」にプログラムすればよく、その結果は図８に示される通りである。
【００２１】
続いて前記のような書き込み、読み出し、消去操作を繰り返して、メモリー２１０のすべてのＯＴＰメモリーブロックをプログラムするまで続ける。
【００２２】
この発明は主として２種類のサーチルールを利用してＯＴＰメモリーブロックを選び、以下はそれについて説明する。もっとも、この発明のサーチルールはその２種類に限らない。第一はシーケンシャルサーチ法である。図９を参照する。図９は前記と同じく８個のＯＴＰメモリーブロックを例にする。読み出し、消去または書き込みを行う際、まずＯＴＰメモリーブロック４０１の第二メモリー区間３１０の状態が「００００００００」であるかどうかを判断する。もしそうであれば次のＯＴＰメモリーブロック４０２に対して判断を行い、更に順次にサーチし、第二メモリー区間３１０が「００００００００」でない最初のＯＴＰメモリーブロックが出現するまで続ける。当該ＯＴＰメモリーブロックの原始状態が「１１１１１１１１」でなければ、即ちプログラム済みであれば、今回の書き込みは前回の書き込みと交わりとなる。例えば前回に書き込まれたデータが「１０１１１１１１」であれば、今回書き込むデータは「１１１１００１０」となり、これにより、選ばれたメモリーブロックは「１０１１００１０」となる。言い換えれば、選ばれたメモリーブロックの第二メモリー区間３１０と第一メモリー区間３２０の原始状態が「１１１１１１１１」と１でなければ、書き込みは可能であるが、しかしそれにより書き込まれたデータを正確に読み出せない可能性がある。
【００２３】
第二はバイナリーサーチ法である。図１０を参照する。第１回サーチ時、すべてのＯＴＰメモリーブロックの中間から判断を行い、ここではＯＴＰメモリーブロック４０４から始まる。読み出し、消去または書き込みを行う際、まずＯＴＰメモリーブロック４０４の第二メモリー区間３１０の状態が「００００００００」であるかどうかを判断する。もしそうであれば、ＯＴＰメモリーブロック４０１〜４０４はすべて消去とされたことがわかり、それに続いて２回目の判断は実線に示されるように、ＯＴＰメモリーブロック４０６に対して行われる。ＯＴＰメモリーブロック４０４の第二メモリー区間３１０が「００００００００」または「１１１１１１１１」でなければ、当該ＯＴＰメモリーブロック４０４は選ばれる。ＯＴＰメモリーブロック４０４の第二メモリー区間３１０が「１１１１１１１１」であれば、その第一メモリー区間３２０が１であるか０であるか判断する。もし０であれば、ＯＴＰメモリーブロック４０４にはデータ０が既に記録されていることがわかり、当該ＯＴＰメモリーブロック４０４は選ばれる。もし１であれば、ＯＴＰメモリーブロック４０４以降のすべてのＯＴＰメモリーブロックが未プログラムであることがわかり、そのため２回目の判断は破線に示されるようにＯＴＰメモリーブロック４０２に対して行われる。２回目の判断はＯＴＰメモリーブロック４０２または４０６のいずれに対して行われるか関係なく、前記のルールにしたがって判断が繰り返され、第二メモリー区間３１０が「００００００００」でない最初のＯＴＰメモリーブロックが出現するまで続けられる。選ばれたＯＴＰメモリーブロックの第二メモリー区間３１０の原始状態が「１１１１１１１１」でなければ、すなわち選ばれたＯＴＰメモリーブロックがプログラム済みであれば、今回の書き込みは前回の書き込みと交わりとなる。例えば前回に書き込まれたデータが「１０１１１１１１」であれば、今回書き込むデータは「１１１１００１０」となり、これにより書き込み完成時、選ばれたメモリーブロックは「１０１１００１０」となる。言い換えれば、選ばれたメモリーブロックの第二メモリー区間３１０と第一メモリー区間３２０の原始状態が「１１１１１１１１」と１でなければ、書き込みは可能であるが、しかしそれにより書き込まれたデータを正確に読み出せない可能性がある。
【００２４】
総じて言えば、シーケンシャルサーチ法とバイナリーサーチ法はいずれもＯＴＰメモリーブロックの第二メモリー区間３１０を判断して照合することによって、対象となるＯＴＰメモリーブロックを特定して読み出し、消去または書き込みを行うものである。したがって、ＯＴＰメモリーブロックを２つの区間（第一メモリー区間３２０と第二メモリー区間３１０）に分けることによって、この発明によるメモリー装置は従来の技術と異なり、各ＯＴＰメモリーブロックの状態（プログラム済みまたは未プログラム）を記録するメモリーセルを必要とせず、前記のような照合だけでＯＴＰメモリーブロックを特定して操作を行うことができる。
【００２５】
以上はこの発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【産業上の利用可能性】
【００２６】
この発明はＯＴＰメモリーブロックを２つの区間に分け、その第二メモリー区間、場合により第一メモリー区間を判断することによって、特定のＯＴＰメモリーブロックを選んで読み出し、消去または書き込みを行う。そのため、ＯＴＰメモリーブロックを記録するには別途のメモリーセルを必要としない。
【図面の簡単な説明】
【００２７】
【図１】従来の技術によるメモリー装置の構造図である。
【図２】この発明によるメモリー装置の構造図である。
【図３】ＯＴＰメモリーブロックの内部構造図である。
【図４】図２におけるメモリーの第一操作状態を表す説明図である。
【図５】図２におけるメモリーの第二操作状態を表す説明図である。
【図６】図２におけるメモリーの第三操作状態を表す説明図である。
【図７】図２におけるメモリーの第四操作状態を表す説明図である。
【図８】図２におけるメモリーの第五操作状態を表す説明図である。
【図９】シーケンシャルサーチ法を表す説明図である。
【図１０】バイナリーサーチ法を表す説明図である。
【符号の説明】
【００２８】
１００、２００                  メモリー装置
１１０、２１０                  メモリー
１１２、２１２、４０１〜４０８  ＯＴＰメモリーブロック
１２０、２２０                  制御回路
１３０、２３０                  列デコーダー
１４０、２４０                  行デコーダー
１５０                          メモリーブロック
１５２、２１４                  メモリーセル
３１０                          第二メモリー区間
３２０                          第一メモリー区間
【図１】
2006323981.tif 000003
【図２】
2006323981.tif 000004
【図３】
2006323981.tif 000005
【図４】
2006323981.tif 000006
【図５】
2006323981.tif 000007
【図６】
2006323981.tif 000008
【図７】
2006323981.tif 000009
【図８】
2006323981.tif 000010
【図９】
2006323981.tif 000011
【図１０】
2006323981.tif 000012