(57)【要約】【課題】チャージポンプ回路のクロックドライバーのサイズを縮小してコストダウンを図る。【解決手段】本発明のチャージポンプ回路は、プラス昇圧チャージポンプ回路１００Ａにおいて、初段のノードａに生成された正の昇圧電圧２ＶＤＤを用いて、第１、第３及び第４のクロックドライバー４１，４３，５１の高レベル（ＶＤＤ）を出力するＭＯＳトランジスタをオンさせるためのゲート電圧として用いる。また、マイナス昇圧チャージポンプ回路２００Ａにおいて、初段のノードｄに生成された負の昇圧電圧−ＶＤＤを用いて、第２及び第５のクロックドライバー４２，５２の高レベルを出力するＭＯＳトランジスタをオンさせるためのゲート電圧として用いる。【選択図】図１
2006203747.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された複数の電荷転送素子と、前記複数の電荷転送素子のそれぞれの接続ノードに第１の端子が接続された複数のコンデンサと、前記複数のコンデンサの第２の端子に交互に逆相のクロックを供給する複数のクロックドライバーと、を備えるチャージポンプ回路において、
前記クロックドライバーを構成するＭＯＳトランジスタをオン状態にするためのゲート電圧として前記接続ノード上に生成される昇圧電圧を用いたことを特徴とするチャージポンプ回路。
【請求項２】
前記ＭＯＳトランジスタはＮチャネル型であり、前記昇圧電圧が前記クロックドライバーの電源電圧よりも高い正の電圧であることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記昇圧電圧が前記クロックドライバーの電源電圧の２倍の電圧であることを特徴とする請求項２に記載のチャージポンプ回路。
【請求項４】
前記ＭＯＳトランジスタはＰチャネル型であり、前記昇圧電圧が接地電圧よりも低い負の電圧であることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項５】
前記昇圧電圧は、前記接地電圧から前記クロックドライバーの電源電圧だけ低い電圧であることを特徴とする請求項４に記載のチャージポンプ回路。
【請求項６】
電源電圧Ｖｄｄと第１の出力端子の間に直列に接続された複数の第１の電荷転送素子と、前記複数の第１の電荷転送素子のそれぞれの接続ノードに第１の端子が接続された複数の第１のコンデンサと、前記複数の第１のコンデンサの第２の端子に交互に逆相のクロックを供給する複数の第１のクロックドライバーとを備える第１のチャージポンプ回路と、
接地電圧Ｖｓｓと第２の出力端子の間に直列に接続された複数の第２の電荷転送素子と、前記複数の第２の電荷転送素子のそれぞれの接続ノードに第２の端子が接続された複数の第２のコンデンサと、前記複数の第２のコンデンサの第２の端子に交互に逆相のクロックを供給する複数の第２のクロックドライバーとを備える第２のチャージポンプ回路と、を備え、
前記複数の第１及び第２のクロックドライバーの中で、第１の期間に高レベルの電圧を出力するクロックドライバーを構成する第１のＭＯＳトランジスタをオン状態にするためのゲート電圧として前記複数の第１の電荷転送素子の接続ノード上に生成される正の昇圧電圧を用いたことを特徴とするチャージポンプ回路。
【請求項７】
前記複数の第１及び第２のクロックドライバーの中で、第２の期間に高レベルの電圧を出力するクロックドライバーを構成する第２のＭＯＳトランジスタをオン状態にするためのゲート電圧として前記複数の第２の電荷転送素子の接続ノード上に生成される負の昇圧電圧を用いたことを特徴とする請求項６に記載のチャージポンプ回路。
【請求項８】
前記第１のＭＯＳトランジスタはＮチャネル型であり、前記第２のＭＯＳトランジスタはＰチャネル型であることを特徴とする請求項６に記載のチャージポンプ回路。
【請求項９】
前記正の昇圧電圧は２Ｖｄｄの電圧であり、前記負の昇圧電圧は、−Ｖｄｄの電圧であることを特徴とする請求項７に記載のチャージポンプ回路。
【請求項１０】
前記複数の第１のクロックドライバーの中で、初段のクロックドライバーを構成する第１のＭＯＳトランジスタをオン状態にするためのゲート電圧として、電源電圧Ｖｄｄを用いることを特徴とする請求項４に記載のチャージポンプ回路。
【請求項１１】
直列に接続された複数の電荷転送素子と、前記複数の電荷転送素子のそれぞれの接続ノードに第１の端子が接続された複数のコンデンサと、前記複数のコンデンサの第２の端子に交互に逆相のクロックを供給する複数のクロックドライバーと、を備えるチャージポンプ回路において、
前記複数のクロックドライバーの中で、所定の期間に高レベルの電圧を出力するクロックドライバーを構成するＭＯＳトランジスタをオン状態にするためのゲート電圧として前記電荷転送素子の接続ノード上に生成される昇圧電圧を用いるとともに、初段のクロックドライバーがスイッチングするタイミングと他のクロックドライバーがスイッチングするタイミングを互いにずらしたことを特徴とするチャージポンプ回路。
【請求項１２】
前記初段のクロックドライバーが高レベルの出力電圧を出力した後に、他のクロックドライバーが高レベルの出力電圧を出力することを特徴とする請求項１１に記載のチャージポンプ回路。
【請求項１３】
前記昇圧電圧は、クロックドライバーの電源電圧の２倍の電圧であることを特徴とする請求項１１に記載のチャージポンプ回路。
【請求項１４】
前記電荷転送素子がダイオード又はＭＯＳトランジスタから成ることを特徴とする請求項１、請求項６、請求項１１のいずれかに記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路に関し、特に電荷転送素子と、電荷転送素子と容量結合したコンデンサと、コンデンサにクロックを供給するクロックドライバーを備えたチャージポンプ回路に関するものである。
【背景技術】
【０００２】
チャージポンプ回路は、ダイオード等の電荷転送素子(charge transfer device)とコンデンサから成るポンピングパケットにより、クロックに応じて電荷を転送することにより昇圧を行う回路である。チャージポンプ回路は、電源回路等に広く利用されており、スイッチングレギュレータと異なってコイルが不要で、ノイズが少ないという長所を有している。例えば、ＣＣＤ駆動電源用のチャージポンプ回路では、正の高電圧と負の高電圧が必要とされることから、正の昇圧電圧を生成するプラス昇圧チャージポンプ回路と負の昇圧電圧を生成するプラス昇圧チャージポンプ回路とが併用されている。
【０００３】
図６は、この種のチャージポンプ回路の回路図である。プラス昇圧チャージポンプ回路１００において、ダイオードＤ１〜Ｄ４が互いに直列接続されている。初段のダイオードＤ１のアノード（陽極）には電源電圧ＶＤＤが印加されている。Ｃ１〜Ｃ３は各ダイオードＤ１〜Ｄ４の各接続点に第１の端子が接続された結合コンデンサ（Coupling Capacitor）である。
【０００４】
２０は、結合コンデンサＣ１〜Ｃ３の第２の端子に交互に逆相のクロックを供給するクロックドライバー群である。クロックドライバー群２０は、第１乃至第３のクロックドライバー２１，２２，２３と、第１乃至第３の遅延回路２４，２５，２６から構成されている。第１の遅延回路２４によって遅延されたクロックＣＬＫは第１のクロックドライバー２１を通して結合コンデンサＣ１の第２の端子に印加される。第２の遅延回路２５によって遅延されたクロックＣＬＫＢは第２のクロックドライバー２２を通して結合コンデンサＣ２の第２の端子に印加される。クロックＣＬＫＢはクロックＣＬＫとは逆位相の関係にある。また、第３の遅延回路２６によって遅延されたクロックＣＬＫは第３のクロックドライバー２３を通して結合コンデンサＣ３の第２の端子に印加される。
【０００５】
そして、最終段のダイオードＤ４のカソード（陰極）から、第１の出力電圧Ｖｏｕｔ１として、４ＶＤＤという正の昇圧電圧が得られる。ただし、ダイオードＤ１〜Ｄ４のしきい値は無視している。Ｃｏｕｔ１は第１の出力容量(Output Capacitor)、Ｌ１は第１の負荷デバイスであり、プラス昇圧チャージポンプ回路１００の第１の出力電圧Ｖｏｕｔ１（４ＶＤＤ）と出力電流Ｉｏｕｔ１が供給される。
【０００６】
また、マイナス昇圧チャージポンプ回路２００において、ダイオードＤ５〜Ｄ７が互いに直列接続されている。初段のダイオードＤ５のカソード（陰極）には接地電圧ＶＳＳ（０Ｖ）が印加されている。Ｃ５，Ｃ６は各ダイオードＤ５〜Ｄ７の各接続点に第１の端子が接続された結合コンデンサ（Coupling Capacitor）である。
【０００７】
３０は、結合コンデンサＣ５，Ｃ６の第２の端子に交互に逆相のクロックを供給するクロックドライバー群である。クロックドライバー群３０は、第４及び第５のクロックドライバー３１，３２と、第４及び第５の遅延回路３３，３４から構成されている。第４の遅延回路３３によって遅延されたクロックＣＬＫは第４のクロックドライバー３１を通して結合コンデンサＣ５の第２の端子に印加される。第５の遅延回路３４によって遅延されたクロックＣＬＫＢは第５のクロックドライバー３２を通して結合コンデンサＣ６の第２の端子に印加される。
【０００８】
そして、最終段のダイオードＤ７のアノード（陽極）から、第２の出力電圧Ｖｏｕｔ２として、−２ＶＤＤという負の昇圧電圧が得られる。ただし、ダイオードＤ５〜Ｄ７のしきい値は無視している。Ｃｏｕｔ２は第２の出力容量(Output Capacitor)、Ｌ２は第２の負荷デバイスであり、マイナス昇圧チャージポンプ回路２００の第２の出力電圧Ｖｏｕｔ２（−２ＶＤＤ）と出力電流Ｉｏｕｔ２が供給される。
【０００９】
図７は第１のクロックドライバー２１及び第１の遅延回路２４の回路図である。第１のクロックドライバー２１は、電源電圧ＶＤＤと接地電圧ＶＳＳの間に接続されたＰチャネル型ＭＯＳトランジスタ２１１及びＮチャネル型ＭＯＳトランジスタ２１２から構成されている。Ｐチャネル型ＭＯＳトランジスタ２１１とＮチャネル型ＭＯＳトランジスタ２１２との接続点が出力端子ＯＵＴである。
【００１０】
第１の遅延回路２４は、３つのインバータを直列接続して成る第１のインバータ・チェーン２４１と、第１のインバータ・チェーン２４１の出力を受ける第２のインバータ・チェーン２４２及び第３のインバータ・チェーン２４３から成り、これらのインバータ・チェーンを構成する各インバータには、電源電圧ＶＤＤと接地電圧ＶＳＳが電源として供給されている。
【００１１】
また、第１のインバータ・チェーン２４１の入力端子ＩＮにクロックＣＬＫが供給されている。第２のインバータ・チェーン２４２の出力はＰチャネル型ＭＯＳトランジスタ２１１のゲートに印加され、第３のインバータ・チェーン２４３の出力はＮチャネル型ＭＯＳトランジスタ２１２のゲートに印加されている。ここで、第２のインバータ・チェーン２４２は第３のインバータ・チェーン２４３に比して低レベル（接地電圧ＶＳＳ）を遅く出力するように設定されており、逆に、第３のインバータ・チェーン２４３は第２のインバータ・チェーン２４２に比して高レベル（電源電圧ＶＤＤ）を遅く出力するように設定されている。これらの設定により、第１のクロックドライバー２１のＰチャネル型ＭＯＳトランジスタ２１１及びＮチャネル型ＭＯＳトランジスタ２１２が同時にオンして貫通電流が流れるのを防止している。
【００１２】
なお、第２乃至第５のクロックドライバー２２，２３，３１，３２、第２乃至第５の遅延回路２５，２６，３３，３４についても同様に構成されている。
【特許文献１】特開２００１−２３１２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、第１の遅延回路２４は電源電圧ＶＤＤと接地電圧ＶＳＳによって動作しているので、第１のクロックドライバー２１のＭＯＳトランジスタがオンするときのゲート・ソース間電圧ＶＧＳは最大でもＶＤＤである。特に、Ｐチャネル型ＭＯＳトランジスタ２１１はオン抵抗を下げるためにそのトランジスタサイズが非常に大きくなってしまうという問題があった。
【課題を解決するための手段】
【００１４】
そこで、本発明のチャージポンプ回路は、直列に接続された複数の電荷転送素子と、前記複数の電荷転送素子のそれぞれの接続ノードに第１の端子が接続された複数のコンデンサと、前記複数のコンデンサの第２の端子に交互に逆相のクロックを供給する複数のクロックドライバーと、を備えるチャージポンプ回路において、前記クロックドライバーを構成するＭＯＳトランジスタをオン状態にするためのゲート電圧として前記接続ノード上に生成される昇圧電圧を用いたことを特徴とするものである。
【発明の効果】
【００１５】
本発明のチャージポンプ回路によれば、クロックドライバーを構成するＭＯＳトランジスタのオン状態にするためのゲート電圧として、その昇圧電圧を用いているので、ＭＯＳトランジスタのオン抵抗を下げることができ、その分トランジスタサイズを小さくしてコストダウンを図ることが可能になる。
【発明を実施するための最良の形態】
【００１６】
次に本発明の第１の実施形態に係るチャージポンプ回路について図面を参照しながら説明する。図１は、このチャージポンプ回路の回路図である。このチャージポンプ回路はプラス昇圧チャージポンプ回路１００Ａとマイナス昇圧チャージポンプ回路２００Ａから構成されている。図１において、図６と同一の構成部分については同一の符号を付して説明を省略する。また、図２は図１のダイオードＤ１〜Ｄ７の各接続ノードａ，ｂ，ｃ，ｄ，ｅの電圧、クロックＣＬＫ，ＣＬＫＢの波形図である。
【００１７】
また、図２（ａ）は第２のクロックドライバー４２及び第２の遅延回路４５の回路図である。第２のクロックドライバー４２は、電源電圧ＶＤＤと接地電圧ＶＳＳの間に接続されたＰチャネル型ＭＯＳトランジスタ４２１及びＮチャネル型ＭＯＳトランジスタ４２２から構成されている。Ｐチャネル型ＭＯＳトランジスタ４２１とＮチャネル型ＭＯＳトランジスタ４２２との接続点が出力端子ＯＵＴ２である。
【００１８】
第２の遅延回路４５は、入力端子ＩＮ２に供給されるクロックＣＬＫＢの高レベルは電源電圧ＶＤＤであり、低レベルは接地電圧ＶＳＳであるが、レベルシフト回路４５１によって、その低レベルを−ＶＤＤという負電圧にレベルシフトする。すなわち、レベルシフト回路４５１の出力の高レベルはＶＤＤ、低レベルは−ＶＤＤとなる。ここで、図３の期間Ｂにマイナス昇圧チャージポンプ回路２００Ａの初段のノードｄに発生する負の昇圧電圧−ＶＤＤがレベルシフト回路４５１の低電圧側の電源電圧として供給される。
【００１９】
レベルシフト回路４５１の出力電圧は２つのインバータを直列接続して成るインバータ・チェーン４５２に供給される。さらに、このインバータ・チェーン４５２の出力電圧はインバータ・チェーン４５３，４５４の入力端子に供給されている。これらのインバータ・チェーン４５２，４５３，４５４の高電圧側の電源電圧はＶＤＤであり、低電圧側の電源電圧は−ＶＤＤである。インバータ・チェーン４５３の出力はＰチャネル型ＭＯＳトランジスタ４２１のゲートに印加され、インバータ・チェーン４５４の出力はＮチャネル型ＭＯＳトランジスタ４２２のゲートに印加されている。
【００２０】
したがって、Ｐチャネル型ＭＯＳトランジスタ４２１がオンになる時のゲート電圧は−ＶＤＤとなり、このときのゲート・ソース間電圧ＶＧＳは−２ＶＤＤという従来の２倍の電圧となる。これにより、Ｐチャネル型ＭＯＳトランジスタ４２１のオン抵抗が下がるのでその分トランジスタサイズ（チャネル幅ＧＷ）を小さくすることができる。
【００２１】
なお、インバータ・チェーン４５３はインバータ・チェーン４５４に比して低レベル（−ＶＤＤ）を遅く出力するように設定されており、逆に、インバータ・チェーン４５４インバータ・チェーン４５３に比して高レベル（電源電圧ＶＤＤ）を遅く出力するように設定されている。これらの設定により、第２のクロックドライバー４２のＰチャネル型ＭＯＳトランジスタ４２１及びＮチャネル型ＭＯＳトランジスタ４２２が同時にオンして貫通電流が流れるのを防止している。
【００２２】
また、図３の期間Ｂで高レベルの電圧を出力する第５のクロックドライバー５２及び第５の遅延回路５４についても同様に構成されている。
【００２３】
図２（ｂ）は第１のクロックドライバー４１及び第１の遅延回路４４の回路図である。第１のクロックドライバー４１は、電源電圧ＶＤＤと接地電圧ＶＳＳの間に接続されたＮチャネル型ＭＯＳトランジスタ４１１及びＮチャネル型ＭＯＳトランジスタ４１２から構成されている。Ｎチャネル型ＭＯＳトランジスタ４１１とＮチャネル型ＭＯＳトランジスタ４１２との接続点が出力端子ＯＵＴ１である。
【００２４】
第１の遅延回路４４は、入力端子ＩＮ１に供給されるクロックＣＬＫの高レベルは電源電圧ＶＤＤであり、低レベルは接地電圧ＶＳＳであるが、レベルシフト回路４４１によって、その高レベルを２ＶＤＤという高電圧にレベルシフトする。すなわち、レベルシフト回路４５１の出力の高レベルは２ＶＤＤ、低レベルはＶＳＳとなる。ここで、図３の期間Ａにプラス昇圧チャージポンプ回路１００Ａの初段のノードａに発生する正の昇圧電圧２ＶＤＤがレベルシフト回路４４１の高電圧側の電源電圧として供給される。
【００２５】
レベルシフト回路４４１の出力電圧は２つのインバータを直列接続して成るインバータ・チェーン４４２に供給される。さらに、このインバータ・チェーン４４２の出力電圧はインバータ・チェーン４４３，４４４の入力端子に供給されている。これらのインバータ・チェーン４４２，４４３，４４４の高電圧側の電源電圧は２ＶＤＤであり、低電圧側の電源電圧はＶＳＳである。インバータ・チェーン４４３の出力はＮチャネル型ＭＯＳトランジスタ４１１のゲートに印加され、インバータ・チェーン４４４の出力はＮチャネル型ＭＯＳトランジスタ４１２のゲートに印加されている。
【００２６】
したがって、Ｎチャネル型ＭＯＳトランジスタ４１１がオンになる時のゲート電圧は２ＶＤＤとなり、このときのゲート・ソース間電圧ＶＧＳはＶＤＤという電圧となる。図７の回路と対比すると、本実施形態はＰチャネル型ＭＯＳトランジスタ２１１が図７のＮチャネル型ＭＯＳトランジスタ４１１に置き換えられたものであり、ゲート・ソース間電圧ＶＧＳの絶対値はＶＤＤである点で同じである。
【００２７】
しかしながら、一般にＮチャネル型ＭＯＳトランジスタはＰチャネル型ＭＯＳトランジスタに比べてコンダクタンスが大きく、低いオン抵抗が得られる。したがって、Ｎチャネル型ＭＯＳトランジスタ４１１のトランジスタサイズ（チャネル幅ＧＷ）は、図７のＰチャネル型ＭＯＳトランジスタ２１１に比べて小さくすることができる。
【００２８】
なお、インバータ・チェーン４４３は高レベル（２ＶＤＤ）を遅く出力するように設定されており、インバータ・チェーン４１２も高レベル（電源電圧ＶＤＤ）を遅く出力するように設定されている。これらの設定により、第１のクロックドライバー４１のＮチャネル型ＭＯＳトランジスタ４１１及びＮチャネル型ＭＯＳトランジスタ４１２が同時にオンして貫通電流が流れるのを防止している。
【００２９】
また、図３の期間Ａで高レベルの電圧を出力する第３のクロックドライバー４３及び第３の遅延回路４６、第４のクロックドライバー５１及び第４の遅延回路５３についても同様に構成されている。
【００３０】
上述したように、本実施形態のチャージポンプ回路は、プラス昇圧チャージポンプ回路１００Ａにおいて、その初段のノードａに生成された正の昇圧電圧２ＶＤＤを用いて、第１、第３及び第４のクロックドライバー４１，４３，５１の高レベルを出力するＭＯＳトランジスタ（例えば、Ｎチャネル型ＭＯＳトランジスタ４１１）をオンさせるためのゲート電圧として用いる。また、マイナス昇圧チャージポンプ回路２００Ａにおいて、その初段のノードｄに生成された負の昇圧電圧−ＶＤＤを用いて第２及び第５のクロックドライバー４２，５２の高レベルを出力するＭＯＳトランジスタ（例えば、Ｐチャネル型ＭＯＳトランジスタ４２１）をオンさせるためのゲート電圧として用いたものであり、それによって、クロックドライバーを構成するＭＯＳトランジスタのサイズを小さくすることを可能にしたものである。
【００３１】
次に、本発明の第２の実施形態に係るチャージポンプ回路について図面を参照しながら説明する。図４は、このチャージポンプ回路の回路図である。このチャージポンプ回路は、プラス昇圧チャージポンプ回路１００Ａを駆動する初段の第１のクロックドライバー２１及び第１の遅延回路２４を図７に示した従来方式の回路とした点で、第１の実施形態と異なる。第１の実施形態によれば、プラス昇圧チャージポンプ回路１００Ａの接続ノードａに生成される２ＶＤＤという電圧は第１のクロックドライバー２１が自分自身の動作で生成させるしかない。
【００３２】
そうすると、予想外の電圧安定点が存在して接続ノードａの電圧が昇圧されなくなってしまうおそれがある。そこで、本実施形態ではそのようなおそれを無くすために、第１のクロックドライバー２１及び第１の遅延回路２４を従来方式のように、電源電圧ＶＤＤの下に動作させることで、２ＶＤＤという昇圧電圧を安定に発生できるようにしたものである。これにより、他のクロックドライバー及び遅延回路の動作も安定化することができる。その他の回路構成は第１の実施形態のものと基本的には同じである。
【００３３】
また、本実施形態ではクロックドライバーのスイッチングするタイミングに特徴を有している。以下で、この点について図５を参照しながら詳しく説明する。プラス昇圧チャージポンプ回路１００Ａの第１のクロックドライバー２１が高レベル（ＶＤＤ）を出力することで、結合コンデンサＣ１の容量結合により、ノードａの電圧がＶＤＤから２ＶＤＤに遷移する。
【００３４】
このノードａに生成される２ＶＤＤの昇圧電圧は、配線６０を介して第３の遅延回路４６及び第４の遅延回路５３の高電圧側の電源電圧として供給されるが、配線６０には大きな寄生容量ＣＰ１が付随しているため、配線６０の電圧が２ＶＤＤに到達するには相当の時間が必要である。
【００３５】
そこで、図５に示すように、第１のクロックドライバー２１が高レベル（ＶＤＤ）を出力して、ノードａが２ＶＤＤに変化した後に、第３のクロックドライバー４６及び第４のクロックドライバー５１をスイッチングするようにした。そのために、第１のクロックドライバー２１はクロックＣＬＫ（ａ）に応じてスイッチングし、第３のクロックドライバー４６はクロックＣＬＫ（ｃ）に応じてスイッチングし、第４のクロックドライバー５１はクロックＣＬＫ（ｄ）に応じてスイッチングするようにした。即ち、第３の遅延回路４６及び第４の遅延回路５３の高電圧側の電源電圧が２ＶＤＤに安定した状態で、第３のクロックドライバー４６及び第４のクロックドライバー５１をスイッチングさせることで、安定した昇圧動作を可能にすることができる。
【００３６】
また、マイナス昇圧チャージポンプ回路２００Ａのノードｄに生成される−ＶＤＤの昇圧電圧は、配線６１を介して第２の遅延回路４５及び第５の遅延回路５４の低電圧側の電源電圧として供給されるが、配線６１には大きな寄生容量ＣＰ２が付随しているため、配線６１の電圧が−ＶＤＤに到達するには相当の時間が必要である。
【００３７】
そこで、図５に示すように、第４のクロックドライバー５１が低レベル（ＶＳＳ）を出力して、ノードｄが−ＶＤＤに変化した後に、第２のクロックドライバー４２及び第５のクロックドライバー５２をスイッチングするようにした。そのために、第４のクロックドライバー５１はクロックＣＬＫ（ｄ）に応じてスイッチングし、第２のクロックドライバー４２及び第５のクロックドライバー５２はクロックＣＬＫＢに応じてスイッチングするようにした。
【００３８】
即ち、第２の遅延回路４５及び第５の遅延回路５４の低電圧側の電源電圧が−ＶＤＤに安定した状態で、第２のクロックドライバー４２及び第５のクロックドライバー５２をスイッチングさせることで、安定した昇圧動作を可能にすることができる。
【００３９】
なお、第１及び第２の実施形態において、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７の代わりに、ＭＯＳトランジスタを用いても良い。この場合、ＭＯＳトランジスタはゲートとソース（又はドレイン）とを共通接続しても良いし、そのゲートにオンオフ制御用のコントロール信号を供給するように構成しても良い。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１の実施形態に係るチャージポンプ回路の回路図である。
【図２】本発明の第１の実施形態に係るチャージポンプ回路に用いられるクロックドライバー及び遅延回路の回路図である。
【図３】本発明の第１の実施形態に係るチャージポンプ回路の動作波形図である。
【図４】本発明の第２の実施形態に係るチャージポンプ回路の回路図である。
【図５】本発明の第２の実施形態に係るチャージポンプ回路の動作波形図である。
【図６】従来例に係るチャージポンプ回路の回路図である。
【図７】従来例に係るチャージポンプ回路に用いられるクロックドライバー及び遅延回路の回路図である。
【符号の説明】
【００４１】
１００Ａ  プラス昇圧チャージポンプ回路    
２００Ａ  マイナス昇圧チャージポンプ回路    
４１  第１のクロックドライバー            ４２  第２のクロックドライバー
４３  第３のクロックドライバー            ４４  第１の遅延回路
４５  第２の遅延回路                      ４６  第３の遅延回路
５１  第４のクロックドライバー            ５２  第５のクロックドライバー
５３  第４の遅延回路                      ５４  第５の遅延回路
Ｌ１  第１の負荷デバイス                  Ｌ２  第２の負荷デバイス  
Ｃｏｕｔ１  第１の出力容量          Ｃｏｕｔ２  第２の出力容量
４２１  Ｐチャネル型ＭＯＳトランジスタ  
４２２  Ｎチャネル型ＭＯＳトランジスタ
４５１  レベルシフト回路        ４５２，４５３，４５４  インバータ・チェーン
【図１】
2006203747.tif 000003
【図２】
2006203747.tif 000004
【図３】
2006203747.tif 000005
【図４】
2006203747.tif 000006
【図５】
2006203747.tif 000007
【図６】
2006203747.tif 000008
【図７】
2006203747.tif 000009