(57)【要約】【課題】センサアレイのＳ／Ｎ比を向上させる。【解決手段】イメージングシステムは、複数のゲートラインと、複数のデータラインと、共通グランドラインと、複数のキャパシタと、前記共通グランドラインが前記複数のキャパシタに共有され、前記共通グランドラインが少なくとも２つの画素の行又は列により共有されるように、互い違いに配列された画素のアレイと、を備える。イメージングシステムの画素アレイを形成する方法であって、複数のゲートラインを形成し、複数のデータラインを形成し、共通グランドラインを形成し、複数のキャパシタを形成し、前記共通グランドラインが前記複数のキャパシタに共有され、前記共通グランドラインが少なくとも２つの画素の行又は列により共有されるように、互い違いに配列された画素のアレイを形成する。【選択図】図２
2006173608.tif 000002
【特許請求の範囲】
【請求項１】
互い違い画素配列を有するイメージングシステムであって、
複数のゲートラインと、
複数のデータラインと、
共通グランドラインと、
複数のキャパシタと、
前記共通グランドラインが前記複数のキャパシタに共有され、前記共通グランドラインが少なくとも２つの画素の行又は列により共有されるように、互い違いに配列された画素のアレイと、
を備えるイメージングシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はイメージングシステム及び方法に関する。更に詳細には、本発明は互い違い画素配列を有するイメージングシステム及び方法に関する。
【背景技術】
【０００２】
２次元アモルファスシリコン(A--Si:H)センサアレイは、入射高エネルギー放射線のリアルタイムイメージング（実時間撮像）のためのデバイスとしてよく知られている（アレイの構造の概略説明としては非特許文献１を参照のこと）。そのようなセンサアレイは、比較的大きいサイズのイメージセンサアレイなので、Ｘ線イメージングに有効である。各センサは、入射するイオン化放射線の量を表す電荷を蓄積するという原理に基づき動作する。直接検出方式では、入射高エネルギー放射線（例えばＸ線光子）がセンサにより（例えばＰｂＩ2又はＳｅのような物質を用いて）直接に電荷に変換される。間接検出方式では、蛍光体変換体が高エネルギー放射線（例えばＸ線光子）を吸収し、それに比例した量の可視光を発する。この可視光がセンサにより電荷に変換される。
【０００３】
医用イメージング中の患者に対するＸ線線量を最小化するために、可能な限りで最高のＳ／Ｎ比を持つa-Si:Hセンサアレイが必要である。概略的には、イメージセンサアレイのＳ／Ｎ比は、アレイ内で生じる電子的なノイズにより、特にＸ線線量が低いイメージング条件下では、制限される。イメージセンサアレイ内にはこの電子的なノイズのノイズ源が多くある。例えば、あるノイズ源は、読み出し時に個々のイメージセンサにアクセスするのに用いられる薄膜トランジスタ（ＴＦＴ）の抵抗によって生じる。これは、センサの容量と結びついて、２ｋＴＣpのノイズパワーを生じさせる（ここでｋはボルツマン定数であり、Ｔは絶対温度、「Ｃp」は画素の容量である）。別のノイズ源として、データラインの容量であるＣDがある。これは、イメージセンサアレイの読み出し増幅器の入力に作用し、Ｎ0＋βＣDのノイズをもたらす。ここで、Ｎ0は典型的には電子２０００個であり、βは約１５ｅ-／ｐＦのノイズの傾きである。更に別のノイズ源として、データライン抵抗の熱ノイズがある。これは、４ｋＴＲDΔｆと表すことができる。ここでＲDはデータラインの抵抗である。Δｆは典型的には１ＭＨｚであるが、読み出し増幅器の速度に依存する。更に別の電子ノイズとして、ライン相関(line-correlated)ノイズがある。これはゲート及びバイアスラインの電源(power supplies)からデータラインへと容量結合されるものであり、データラインの容量に比例する。
【０００４】
大面積で高解像度のイメージセンサアレイにおける様々な電子ノイズのノイズ源のうち、データラインの容量は最大のノイズ源となる傾向がある。各データラインに結合された非常に多い画素（すなわち、個々のセンサとそれに関連づけられたＴＦＴと）の数に比例するからである。典型的なアレイについていえば、１画素あたりのデータラインの容量は３０−５０ｆＦであり、合計で約１００ｐＦので容量となり、電子１７００個分の増幅器ノイズをもたらす。各センサのｋＴＣノイズは、典型的には電子３００〜６００個であり、画素の大きさに依存し、データラインの熱ノイズは、熱抵抗の低い物質を選び、増幅器の帯域幅を制限することにより小さくできる。ライン相関ノイズは電源を非常注意深く設計することにより最小化できるが、非常に大きいアレイについては約電子１０００個である。
【０００５】
これらのパラメータからすれば、データラインの容量が電子ノイズの最も顕著な源になり、仮にデータライン容量を低減することができれば電子ノイズを顕著に低減でき、更に非常に高性能の読み出し増幅器及び非常に低ノイズの電源にとって要求される要件も低減できる。最も重要なのは、データライン容量を低減することでノイズを低減することができれば、センサアレイのＳ／Ｎ比を向上させることができ、低いＸ線線量での医用イメージングが可能になる。
【０００６】
センサの容量は、ノイズ源となりうる一方、センサ内のバイアス電圧を一定に保つという本質的な役割を果たす。光電流がセンサ内で積分されていくにつれて、バイアス電圧は低減していき、高い精度で０にまで近づく。また、隣接する画素同士の電圧差が増大し、隣接画素間での漏れを生じさせるかもしれない。イメージングアプリケーションは高いダイナミックレンジを要求するので、センサの容量は重要な設計基準である。間接検出方式のアレイでは、薄い光伝導体により、電化を蓄積するのに十分な画素容量Ｃpを得るようにすることも考えられる。その十分さの程度は、光伝導体の物質特性、主として可視光の吸収長に依存する。アモルファスシリコンは吸収長が短く、典型的にはこの材料の薄い層はセンサとしてだけでなく画素キャパシタとしても機能することができる。これに対し、結晶シリコンは、厚みが必要であり、十分な固有抵抗が得られないであろう。しかし、直接検出法では、臨床的に便利なエネルギー範囲におけるＸ線の吸収長は、高い原子番号を持つ物質でも大きい。
【０００７】
光伝導体の層は、このケースでは、高い感度を得るために、厚くなければならない。したがって、光伝導体の固有容量は、十分に確保されにくい。センサの容量と並列に各画素にキャパシタを追加すれば、Ｃpを増大させることができる。このような追加を行うには、各画素とグランド（接地）との接続を更にとる必要が生じる。もし、そのグランド接続部分をゲート接続と並列に配置すると、データラインはゲート金属レベル上の配線を（そうでない場合の）回数の２倍も横切る必要がある。この構成は、データラインとグランドとの間の容量結合を増大させるかもしれない。もしグランド接続部分がデータ接続部分と並列に配置されると、スイッチング信号からのグリッチがセンサに結合し、更なるライン相関ノイズを招いてしまう。
【０００８】
【非特許文献１】R. A. Street et al., "Large Area Image Sensor Arrays", in Technology and Applications of Amorphous Silicon, Editor R. A. Street, Springer Series in Materials Science 37, Springer-Verlag, Berlin, 2000, chapter 4, p.147
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、データライン容量を低減し、可能ならば更にデータライン抵抗を低減することで、センサアレイのＳ／Ｎ比を向上させることが必要とされる。
【課題を解決するための手段】
【００１０】
上述の課題に鑑み、イメージングシステムは、複数のゲートラインと、複数のデータラインと、共通グランドラインと、複数のキャパシタと、前記共通グランドラインが前記複数のキャパシタにより共有されかつ前記共通グランドラインが少なくとも２つの画素行又は画素列により共有されるように互い違いに配列された画素のアレイと、を含む。
【００１１】
イメージングシステムにおいて画素のアレイを形成する方法では、複数のゲートラインを形成し、複数のデータラインを形成し、共通グランドラインを形成し、複数のキャパシタを形成し、前記共通グランドラインが前記複数のキャパシタにより共有されかつ前記共通グランドラインが少なくとも２つの画素行又は画素列により共有されるように互い違いに配列された画素のアレイを形成する。
【００１２】
データラインとグランドラインとの交差を減らすことにより、データラインの容量はそれに応じて低減され得る。この容量の低減により、上述のノイズ源が低減され、イメージャーのＳ／Ｎ比を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
本発明は、互い違い画素配列を有するイメージングシステム及びセンサに関する。便宜上、以下では、医用Ｘ線イメージングシステムを用いて説明を行う。しかし、当業者なら理解できるように、本発明のシステム及び方法は、本発明の精神と範囲から逸脱することなく公知のあらゆるイメージングシステムに用いることができる。
【００１４】
図１は本発明に係るイメージングシステム５００の一例を示す図である。図１に示されるように、イメージングシステム５００は、例えば、Ｘ線発生器５１１、センサアレイ５１５、コントローラ５３０及び出力装置５４０を備え、それらは全てリンク５５０を介して接続されていてもよい。Ｘ線発生器５１１は、対象物５１２の画像をキャプチャ（獲得）するためにセンサアレイ５１５に向けてＸ線を発生させるべくプロセッサ５３０により制御されるものであれば、どのようなものでもよい。センサアレイ５１５は、セル回路系(cell circuitry)を構成するいくつかの材質の層を有していてもよい。センサアレイ５１５は、Ｘ線を検出して、これを対象物５１２の画像を形成するのに用いられる電気信号へと変換するデバイスであれば、どのようなものであってもよい。その電気信号はセル回路系に蓄積される。センサアレイ５１５は、コントローラ５３０に制御され、対象物５１２が例えばＸ線発生器５１１とセンサアレイ５１５との間に配置された後、その電気信号をその対象物５１２の画像へと変換する。そしてコントローラ５３０は、例えば、蓄積した電気信号を出力装置５４０に出力されるように制御する。コントローラ５３０は、画像処理に用いられるどのような装置であってもよい。例えば、コントローラ５３０は、アナログ又はデジタルの信号を処理して画像を形成する。出力装置５４０は、例えば、プリンタ、ディスプレイモニタ、その他データを記録又は表示するのに用いられる装置であってもよい。
【００１５】
図２は、図１に示したイメージングシステムに用いることができるセンサアレイ５１５の詳細構成の一例を示す。この図に示すアレイ回路系は、あくまで一例ではあるが、画素の２行２列、すなわち２×２、を用いている。当業者なら理解できるように、本発明の精神と範囲から逸脱することなく、何行何列のアレイに適用することもできる。図２に示すように、センサアレイ５１５は、アレイ回路系１０４を備える基板１０２と、いくつかの種類の周辺回路系とを備えていてよい。周辺回路系には、例えば、基板１０２の各隅に１つずつ設けられるグランドパッド１０６がある。周辺回路系は、また、アレイ回路系１０４の上面及び下面のゲートライン・コンタクトパッド１１０を含んでいてもよい。図２に示されるコンタクトパッドは、ｍ番目のゲートライン１１２と（ｍ＋１）番目のゲートライン１１４を示している。ただしこれはあくまで例示に過ぎない。また周辺回路系は、アレイ回路系１０４の右側及び左側のデータライン・コンタクトパッド１２０を含んでいてもよい。図２はｎ番目のデータライン１２２と（ｎ＋１）番目のデータライン１２３とを例示しているが、これはあくまで一例に過ぎない。図２に示されるように、アレイ回路系１０４は、アモルファスシリコンＴＦＴのようなＴＦＴのようなスイッチング要素１４５、又は他の材質で形成された他のタイプのスイッチング要素を含んでいてもよい。図２には、更に、各セル内に形成された保持容量(storage capactor)１３０を示している。センサは、間接検出又は直接検出の光伝導体の層（又は複数の層）を含むようにアレイ回路系１０４の上に形成してもよい。
【００１６】
図２に示すように、共通グランドライン１０７は、データライン１２２〜１２４を横切り、ゲートライン１１２及び１１４に並行に形成されてもよい。各画素領域１２５の中に更に保持容量を設けてもよく、またそれら保持容量１３０が共通グランドライン１０７を共有してもよい。共通グランドライン１０７群は、基板１０２の周縁部はシャント（分路）されグランドパッド１０６に接続される。イメージングシステムに用いられるセンサは、直接検出方式又は間接検出方式の物質がアレイ回路系上に形成されているものでよい。直接検出方式の物質としては、例えばＰｂＩ2又はＳｅ又はＸ線に感度のあるその他の物質などがある。間接検出方式の物質が用いられる場合、アモルファスシリコン・フォトダイオードなどであってもよい。半導体物質を用いる場合、センサは、ｎ型シリコン層とｐ型シリコン層と、固有（すなわちドーピングされていない）層とを用い、ｐ型シリコン層とｎ型シリコン層との間にｐ−ｉ−ｎ接合を形成したダイオード構造としてもよい。センサに蓄積された電荷は、従来からあるＴＦＴスイッチと、チャージセンシティブアンプ（チャージアンプ）とを用いて読み出してもよい。
【００１７】
図３のアレイ回路に示されるレイアウトは、互い違い配列を用いた画素群から形成される。例えば、アレイ回路系１０４は、複数のキャパシタと複数のゲートラインとを用いて金属層を構成するように形成してもよい。更に、第２金属層１４１は、第１金属層１４０の上に、キャパシタ１３０を成すように形成してもよい。容量は、第１層１４０のサイズにより部分的に決定され、ラジオグラフィー又は蛍光透視法のいずれかの画像処理ができるように選択される。第１層１４０は、ゲートライン１１２を形成するのに用いる第１金属層を用いて形成してもよく、データライン１２２及び１２３を形成するのに用いる第２金属層を用いて形成してもよい。図３は、画素２行につき３つの交差、例えばゲートライン群との交差と共通グランドライン１０７との交差を示している。画素の向きは互い違いになっており、共通グランドライン１０７はキャパシタ１３０群により共有され、２行の画素により共有される。各画素エリア１５０〜１５３は、例えば、少なくとも２つのデータライン、例えば１２２及び１２３と，ゲートライン、例えば１１４と，共通グランドライン１０７とが成す交差により形成された領域により画定されている。各画素エリア１５０〜１５３は第１及び第２金属層１４０〜１４１が重なることで形成されたキャパシタ１３０のうちの１つを有していてもよい。ゲートが作動すると、キャパシタ１３０から電荷が解放され  スイッチ１４５のドレインからデータラインへと流れる。
【００１８】
この互い違い配列を用いることにより、アレイ回路系上の交差の数を低減することもできる。更にいえば、交差の数が減れば、データラインを太くし、これによりデータラインの抵抗を低減することができる。更にいえば、キャパシタのために必要なグランド接続の数は、それらキャパシタが共通グランドを共有するので、低減することができる。従って、イメージングシステムに生じる望ましくないノイズの量を低減することができる。
【００１９】
図４に、図３に示されるアレイ回路系１０４の線Ａでの断面図を例示する。図４に示すように、アレイ回路系１０４は基板１２１とゲートライン１１４と第１の誘電体層１６５とデータライン１２２及び１２３とを有していてもよい。基板１２１は、ガラス、シリコン、クォーツ（石英）、又はその他の適切な材料から形成されるものであってよい。ゲートライン１１２は、Ｃｒ又はその他の適切な金属のような金属層から形成されるものであってよい。特に、ゲートライン１１４は、公知技術に従って、第１金属層を堆積し、その第１金属層をパターニングし、その後エッチングすることにより形成されるものであってもよい。第１誘電体層１３０は、例えば窒化シリコンから形成されるものであってもよい。データライン１２２及び１２３は、それぞれがそれぞれの交差位置でゲートライン１１４をまたいで延びるように形成されるものであってもよい。データライン１２２及び１２３は、公知の技術に従って、第２の金属層（例えばＴｉＷ）を堆積してパターニングした後その第２金属層をエッチングすることにより形成されるものであってもよい。その後、第２誘電体層１７５（例えば窒化シリコン）が、データライン１２２及び１２３及び第２金属層１４１の上に形成され、センサとそれらデータラインとを絶縁するようにしてもよい。センサ１８０は、第２金属層１４１及び第２誘電体層１７５の上に形成されるものであってよい。
【００２０】
図５に、図３に示されるアレイ回路系１０４の線Ｂのところでの断面図を例示する。図５では、煩雑さを避けるため、基板１２１は省略している。図５に示すように、アレイ回路系１０４は、例えば、共通グランド１０７と、第１誘電体層１６５と、第２金属層１７０と、データライン１２２及び１２３と、第２誘電体１７５及びセンサ１８０を備える。第２金属層１４１はデータライン１２２及び１２３を形成するために用いることができる。共通グランド１０７は、第１金属層１４０の一部として形成されるものであってもよい。第１金属層１４０と第２金属層１７０との重畳により、追加的な画素キャパシタを形成してもよい。誘電体層１７５にバイア(via:スルーホール)を設け、センサ１８０と第２金属層１７０とが接触できるようにしてもよい。このバイアは、１つの大きいバイアでも、複数の小さいバイアでもよく、使用する処理技術にとって適切なように形成すればよい。
【００２１】
図６は、図１に示したコントローラの一例を詳細に示した図である。図６に示したように、コントローラ５２０は、例えば、プロセッサ５２１、光源回路又はルーチン５２２、インタフェース５２３、メモリ５２４及び出力デバイス回路又はルーチン５２５を備える。コントローラ５２０は、これより多くの要素を含んでいても、これより要素が少なくても、本発明の精神と範囲を逸脱しない。要素５２１−５２５は、例えば、バス５２８を介して接続され、インタフェース５２３を用いて互いに通信する。
【００２２】
図示した例では、コントローラ５２０は汎用プロセッサを用いて実装される。しかし、当業者ならば分かるように、コントローラ５２０は、１つの専用の集積回路（例えばＡＳＩＣ）を用いて実装してもよい。この専用集積回路は、全体のシステムレベルの制御のための主又は中央プロセッサセクションと、異なる様々な特定の計算や機能を実行するための専用の個別セクション群と、前述の中央プロセッサセクションに制御される他のプロセッサ群とを備える。また、コントローラ５２０は、複数の個別の専用回路又はデバイス、或いはプログラマブル集積回路又はデバイス、或いはその他の電子回路又はデバイス（例えば、ディスクリート要素回路のようなハードワイヤードの電子又は論理回路、又はＰＬＤ，ＣＰＬＤ，ＦＰＧＡ，ＰＬＡ，ＰＡＬのようなプログラマブル論理デバイス）であってもよい。
【００２３】
コントローラ５２０は、例えば、マイクロプロセッサ、マイクロコントローラ、又はその他のプロセッサ・デバイス（ＣＰＵ又はＭＰＵ）などのような汎用コンピュータを用いて適切にプログラムすることにより実現することもできる。コントローラ５２０は、単独で用いることもでき、また１つ又は複数の周辺装置（例えば集積回路）としてのデータ及び信号処理デバイスと共に用いることもできる。概略的には、ここに示した処理を実装することが可能な有限状態機械として機能することができるデバイス又は組み立て品であればどのようなものでも、コントローラ５２０として用いることができる。分散処理アーキテクチャを採用して、高いデータ／信号処理の能力及びスピードを得るようにしてもよい。コントローラ５２０は、光源回路又はルーチン５２２を制御して上述のように対象物を照明する。メモリ５２４は、いかなる記憶デバイスであってもよい（その中には、ディスク、テープ、ＲＡＭなどのような様々なメモリタイプに分散された大規模データベースが含まれてもよい）。
【００２４】
様々な例において、グランドの時定数は、例えば１．０μｓに調整される。この時定数により、アレイが読み出されるスピードを決めることもできる。したがって、特定の応用のために時定数をチューニングする柔軟性を付加することは、本発明の様々な実施例の特徴となり得る。更に、自動整合型（セルフアラインド）ＴＦＴを用いることで、データラインの容量を更に低減し、交差部分の容量が主たる寄与をなすようにすることもできる。様々な例において、この技術を用いてイメージャのＳ／Ｎ比を大幅に改善することができる。
【００２５】
本発明の実施例を説明したが、それら実施例はあくまで例示のためのもにに過ぎず、限定的なものであると理解すべきではない。本発明の精神と範囲の中で、様々な変形や代替等が可能である。
【図面の簡単な説明】
【００２６】
【図１】イメージングシステムの例を示す図である。
【図２】図１のイメージングシステムに用いることができるセンサアレイを示す図である。
【図３】図２に示されるセンサアレイの詳細構成の例を示す図である。
【図４】センサアレイ回路系の断面を例示する図である。
【図５】センサアレイ回路系の別の断面を例示する図である。
【図６】図１に示されるコントローラの詳細構成の例を示す図である。
【符号の説明】
【００２７】
１０２  基板、１０４  アレイ回路系、１０６  グランドパッド、１０７  共通グランドライン、１１０  ゲートライン・コンタクトパッド、１１２，１１４  ゲートライン、１２０  データライン・コンタクトパッド、１２２，１２３，１２４  データライン、１２５  画素領域。
【図１】
2006173608.tif 000003
【図２】
2006173608.tif 000004
【図３】
2006173608.tif 000005
【図４】
2006173608.tif 000006
【図５】
2006173608.tif 000007
【図６】
2006173608.tif 000008