(57)【要約】【課題】半導体チップの電源電圧の変動によって放射ノイズが増大するのを防ぐ。【解決手段】放射ノイズを増大するアンテナとなり易いケーブル１４０に出力する周辺回路１２０の電源配線１２２の軸Ｏ2 が、内部回路１１０の電源配線１１２の軸Ｏ1 と直交するように配置する。ノイマンの公式より、２つの配線間の相互インダクタンスが両配線間のｃｏｓθに比例することを利用して、内部回路１１０に高周波電流を供給する電源配線１１２の電位変動が、周辺回路１２０の信号配線１２３に重畳して、放射ノイズが増大するのを防ぐ。【選択図】図１
2006319228.tif 000002
【特許請求の範囲】
【請求項１】
パッケージに搭載される半導体チップの中央部に配設された内部回路と、前記半導体チップの周辺部に配設された周辺回路と、前記内部回路の周回配線に外部からの電源電圧を供給するための内部回路用電源配線と、前記周辺回路の周回配線に外部からの電源電圧を供給するための周辺回路用電源配線と、を有し、前記周辺回路の、放射ノイズに係るケーブルに直接出力する領域に前記周辺回路用電源配線を備えている半導体集積回路において、前記周辺回路用電源配線と前記内部回路用電源配線が、互いに直交する軸に沿って引き出されていることを特徴とする半導体集積回路。
【請求項２】
パッケージに搭載される半導体チップの中央部に配設された内部回路と、前記半導体チップの周辺部に配設された周辺回路と、前記周辺回路の周回配線に外部からの電源電圧を供給するための第１の周辺回路用電源配線と、前記周辺回路に外部からの高周波電源電圧を供給するための第２の周辺回路用電源配線と、を有し、前記周辺回路の、放射ノイズに係るケーブルに直接出力する領域に前記第１の周辺回路用電源配線を備えている半導体集積回路において、前記第１および前記第２の周辺回路用電源配線が、互いに直交する軸に沿って引き出されていることを特徴とする半導体集積回路。
【請求項３】
内部回路の周回配線と周辺回路の周回配線が分離されていること特徴とする請求項１または２記載の半導体集積回路。
【請求項４】
周辺回路の、放射ノイズに係るケーブルに直接出力する領域が、残りの領域から分離されていることを特徴とする請求項１ないし３いずれか１項記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高密度な半導体集積回路に関するものである。
【背景技術】
【０００２】
ＡＳＩＣ（Application Specific Integrated Circuit ）等の特定用途向け半導体集積回路装置は、通常、チップ中央に配設された内部回路領域とその周囲に配設された周辺回路領域を有する。前者の領域にはトランジスタ等の半導体集積回路素子が配置されたセルがあり、それらを配線接続することにより所望の機能を持たせた回路が構成されている。後者の領域には、入出力回路（以下、Ｉ／Ｏ回路）を構成するトランジスタ等の半導体集積回路素子が配置され、それぞれ、パッドからワイヤボンディング、さらにパッドを通して外部端子に接続されている。また、チップ内には、内部回路領域と周辺回路領域のトランジスタ等の半導体集積回路素子にそれぞれ電源を供給するために内部回路用周回配線および周辺回路用周回配線が設けられる。また、基準電位を与えるグラウンド配線もそれぞれ周回している。
【０００３】
上記の回路構造において、半導体集積回路を高周波化、高集積化するために、トランジスタ等の半導体集積回路素子を微細化し、多段に組むことで駆動能力を増加させている。そのため、クロックバッファが複数組み込まれる回路領域は消費電力も大きく、トランジスタのスイッチング時の周回配線での電源電圧変動による電源ノイズや誤動作が問題となっている。また、その電源電圧変動による電源ノイズが、ケーブルのようなアンテナとなり易いＩ／Ｏ端子に重畳して、効率よく放射される現象が大きな問題となる。
【０００４】
一方、内部回路の消費電力を抑えるために一般的には低電圧化の一途を辿っている。このため電源電圧が異なる内部回路と周辺回路は、電源分離されることが有効となる。この電源分離の構成は、Ｉ／Ｏ端子に重畳する内部回路の高速動作によって発生する電源ノイズは、大幅に減少することができる。しかしながら、半導体集積回路素子と同じ領域に配置されたケーブルに繋がるＩ／Ｏ端子の場合、周辺回路が高速動作をすると、電源分離されたとしてもそのノイズが重畳してしまう。
【０００５】
さらに、半導体集積回路の高周波化、高集積化のためにチップサイズ、パッケージサイズ共に小さくなる傾向にあり、ワイヤボンディングやパッケージでの各配線の電気的な結合がノイズに大きな影響をもたらしている。そのため、チップサイズが小さくなる傾向に合わせて、この結合を如何に小さくするかが課題となっている。
【０００６】
結合を減らす対応策として考えられるのは、大きく分けて３つあると考えられる。一つ目が物理的に距離を離す対策、二つ目が対象配線間の物質定数を変化させて結合を弱める方法、三つ目が理論計算上結合をゼロにするような配置とする方法である。
【０００７】
一つ目の効果は、２本の平行導線間の相互インダクタンスＭの関係式である以下の式（１）から自明である。
【０００８】
【数１】
2006319228.tif 000003
【０００９】
【数２】
2006319228.tif 000004
【００１０】
二つ目の方法としては、例えば特許文献１に開示されたように、パッケージ内のインナーリード部分に位置する、互いに隣り合うインナーリード間の間隙に、通常封止樹脂の誘電率よりも低い低誘電率材料を充填する構成が提案されている。
【００１１】
三つ目の方法としては、例えば特許文献２に開示されたように、パッケージ本体に封止された半導体チップから引き出された配線のうち、電流方向が互いに対向する配線同士を近接させて配置したものが知られている。
【特許文献１】特開平６−２２４３６５号公報
【特許文献２】特開平５−１６６８６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
二つ目の従来技術は、特に結合の中でも容量結合に着目したものであり、配線間に存在する封止樹脂の誘電率を小さくすることで配線間の容量結合を弱めている。平行平板間の単位長あたりの静電容量は、平行平板の距離をｄ［ｍ］とすると以下の式（３）で表される。
【００１３】
【数３】
2006319228.tif 000005
【００１４】
静電容量は誘電率ε0 に比例、距離ｄに反比例する。しかしながら、誘電率の低い封止樹脂材料の開発よりも、チップおよびパッケージ高集積化のインパクトの方が強いと考えられる。よって、効果が最大限に活用されない。
【００１５】
また、三つ目の技術は、電流方向が互いに対向する配線同士を互いに近接させて配置することで、配線間の相互インダクタンスを低減するもので、例えば、電源端子ピンとグラウンド端子ピンをペアにして配置して相互インダクタンスを低減している。このときのグラウンド端子ピンは理想的、すなわち絶対グラウンドとして扱っている。
【００１６】
しかしながら、近年の高周波化および高集積化により、電源電位の変動のみならず、出力スイッチングノイズとしてのグラウンド電位の変動がノイズ要因の一つとなっている。グラウンド電位の変動を増大させる要因としては、複数の出力での同方向（ＨＩからＬＯＷ）への同時スイッチング、出力エッジレート、グラウンド端子のインダクタンス、出力負荷などが挙げられる。その中でも、このインダクタンスは、出力スイッチングによって発生する電流の瞬間的な変化に対して抵抗として作用する。同時スイッチングする出力の数が多く、出力スルーレートが速いほど、出力スイッチングによって発生する電流の瞬間的な変化は大きくなり、グラウンド端子の誘導リアクタンスにより、チップ内部のグラウンドとシステムのグラウンドの間に電位差が生じる。すなわち、絶対グラウンドとして扱うことができなくなっている。
【００１７】
また、前述のように、内部回路と周辺回路の電源供給は、近年では内部回路の消費電力を抑えるために、周辺回路の電位より低くしており、それぞれが別電源である。従って、内部回路の電源電位が変動しても、その変動が周辺回路の信号ピンに重畳して、電磁波が放射される割合は減少傾向にある。しかしながら、電源配線における直接的な結合を分離しても、チップの小型化により、ワイヤボンディング、パッケージでの結合が強くなり、また、グラウンド配線を経路としたノイズの伝播も考えられる。
【００１８】
本発明は、上記従来の技術の有する未解決の課題に鑑みてなされたものであり、電源電位の変動による放射ノイズを効果的に低減することのできる半導体集積回路を提供することを目的とするものである。
【課題を解決するための手段】
【００１９】
上記の目的を達成するため、本発明の半導体集積回路は、パッケージに搭載される半導体チップの中央部に配設された内部回路と、前記半導体チップの周辺部に配設された周辺回路と、前記内部回路の周回配線に外部からの電源電圧を供給するための内部回路用電源配線と、前記周辺回路の周回配線に外部からの電源電圧を供給するための周辺回路用電源配線と、を有し、前記周辺回路の、放射ノイズに係るケーブルに直接出力する領域に前記周辺回路用電源配線を備えている半導体集積回路において、前記周辺回路用電源配線と前記内部回路用電源配線が、互いに直交する軸に沿って引き出されていることを特徴とする。
【発明の効果】
【００２０】
放射ノイズに係るケーブルが直接接続されるコネクタに出力する領域に配設された周辺回路用電源配線に対して、内部回路用電源配線が直角をなすように配置することで、放射ノイズを低減する。これは、配線間の角度θに対して、相互インダクタンスはノイマンの公式よりｃｏｓθに比例するため、θ＝９０°とすることで相互インダクタンスをゼロとする原理に基づいている。
【００２１】
また、内部回路の周回配線と周辺回路の周回配線が分離されていると、内部回路の高速動作により発生した高周波電流は、内部回路の周回配線のみに伝播する。従って、周辺回路用電源配線には直接的なノイズの伝播がないため、放射ノイズは減少する。
【００２２】
このように、内部回路の高速動作によって内部回路用電源配線に流れる高周波電流が、アンテナになり易いケーブルへの重畳を極めて効果的に抑制し、放射ノイズを大幅に低減することができる。
【発明を実施するための最良の形態】
【００２３】
図１に示すように、パッケージに搭載されている半導体チップ１００の内部領域に内部回路１１０を、周辺領域に第１および第２の周辺回路１２０、１３０を配置する。さらに、内部回路１１０に電源電圧を供給するための、電源電圧および基準電圧用の周回配線１１１を内部領域に、周辺回路１２０、１３０のための電源電圧および基準電圧用の周回配線１２１、１３１を外部領域に、それぞれ配置する。また、各周回配線１１１、１２１、１３１を外部端子と接続するための内部回路用電源配線である電源配線１１２および周辺回路用電源配線である電源配線１２２、１３２を設ける。第１の周辺回路１２０は、信号配線１２３を介して、放射ノイズに係るケーブル１４０が直接接続される周辺回路である。
【００２４】
この半導体集積回路において、ケーブル１４０に出力する周辺回路１２０の電源配線１２２の軸Ｏ2 と、内部回路１１０の電源配線１１２の軸Ｏ1 のなす角度が直角になるように配置する。
【００２５】
ここで、外部と接続するための電源配線等の電気配線構造は、例えば図２に示すように、半導体チップ１０の内部回路および周辺回路にそれぞれ接続するパッド１１からパッケージ側に設けるパッド１２をワイヤボンディング１３によって電気接続するものである。
【００２６】
このとき、前述のようにケーブルが直接接続される周辺回路用の電源配線に対するワイヤボンディングの軸Ｏ2 と、高周波電流が流れる内部回路用の電源配線に対するワイヤボンディングの軸Ｏ1 とがなす角度が直角になるように配置する。ノイマンの公式によれば、図８のグラフに示すように、軸Ｏ1 、Ｏ2 のなす角度θを９０°すなわち直角とすることで、相互インダクタンスＭがゼロになるため、電源配線の結合による放射ノイズを効果的に抑制できる。
【実施例１】
【００２７】
図３に示す半導体チップ２００において、周辺回路２２０の電源配線２２２と、内部回路２１０の電源配線２１２のなす角度を直角にする。本実施例では、内部回路２１０および周辺回路２２０の周回配線２１１、２２１が接続されている。外部基板上のケーブル２４０に直接接続されるコネクタに出力する信号配線２２３を有する周辺回路２２０上の周回配線２２１に電源配線２２２を接続し、周辺回路２２０の電源配線２２２の軸Ｏ2 と内部回路２１０の電源配線２１２の軸Ｏ1 とが直角になるように配置する。
【実施例２】
【００２８】
図４に示す半導体チップ３００において、内部回路３１０の周囲に、高速高周波領域を有する周辺回路３２０を設け、周辺回路３２０の周回配線３２１と、内部回路３１０の周回配線３１１を分離する。そして、放射ノイズに係るケーブル３４０が直接接続されるコネクタに出力する領域の第１の電源配線３２２と高速高周波領域用の第２の電源配線３２４のなす角度を直角にする。すなわち、高速高周波の信号配線３２５を有する周辺回路領域の電源配線３２４の軸Ｏ4 と、ケーブル３４０が直接接続されるコネクタに出力する信号配線３２３を有する周辺回路領域の電源配線３２２の軸Ｏ2 とが直角になるように配置する。
【実施例３】
【００２９】
図５に示すように、半導体チップ４００の内部回路４１０の周回配線４１１と、周辺回路４２０の周回配線４２１が分離されており、放射ノイズに係るケーブル４４０が直接接続されるコネクタに出力する信号配線４２３を有する周辺回路４２０の電源配線４２２と、内部回路４１０の電源配線４１２のなす角度を直角に配置する。すなわち、パッケージに搭載されている半導体チップ４００に内部回路４１０と周辺回路４２０を配設し、内部回路４１０に電源電圧および基準電圧を供給するための周回配線４１１と、周辺回路４２０に電源電圧および基準電圧を供給するための周回配線４２１に電源配線４１２、４２２を設けて、内部回路の周回配線の外部接続用電気配線を４つ以上持たせる。
【００３０】
この半導体集積回路において、ケーブル４４０に出力する周辺回路４２０の電源配線４２２の軸Ｏ2 と、内部回路４１０の電源配線４１２の軸Ｏ1 のなす角度が直角になるように配置する。
【００３１】
上記の配置は半導体チップ４００に向かって右側で内部回路４１０の電源配線４１２を接続したものであるが、図６に示すように、放射ノイズに係るケーブル４４０が直接接続されるコネクタに出力する周辺回路４２０の電源配線４２２の軸Ｏ2 と、内部回路４１０の電源配線４１２の軸Ｏ2 のなす角度が２７０°となるように、半導体チップ４００に向かって左側に内部回路４１０の電源配線４１２を配置する構成でもよい。
【図面の簡単な説明】
【００３２】
【図１】一実施の形態を説明する図である。
【図２】図１の装置において配線接続をワイヤボンディングとする場合を説明する図である。
【図３】実施例１を説明する図である。
【図４】実施例２を説明する図である。
【図５】実施例３を説明する図である。
【図６】実施例３の一変形例を説明する図である。
【図７】２導体間の結合係数と距離の関係を示すグラフである。
【図８】ノイマンの公式に用いる相互インダクタンスと角度の関係を示すグラフである。
【符号の説明】
【００３３】
１０、１００、２００、３００、４００    半導体チップ
１１０、２１０、３１０、４１０    内部回路
１１１、２１１、３１１、４１１    内部回路の周回配線
１１２、２１２、４１２    内部回路の電源配線
１２０、１３０、２２０、３２０、４２０    周辺回路
１２１、１３１、２２１、３２１、４２１    周辺回路の周回配線
１２２、１３２、２２２、３２２、４２２    周辺回路の電源配線
１２３、２２３、３２３、３２５、４２３    信号配線
１４０、２４０、３４０、４４０    ケーブル
【図１】
2006319228.tif 000006
【図２】
2006319228.tif 000007
【図３】
2006319228.tif 000008
【図４】
2006319228.tif 000009
【図５】
2006319228.tif 000010
【図６】
2006319228.tif 000011
【図７】
2006319228.tif 000012
【図８】
2006319228.tif 000013