(57)【要約】      （修正有）【課題】  プリント回路基板（ＰＣＢ）の治具設計プロセスにおいて治具プローブ位置を自動的に決定できるようにする。【解決手段】  プリント回路基板の設計５４０に基づいてプリント回路基板テスタ治具２２０内の治具プローブ位置を決定する装置であって、プリント回路基板の設計５４０は、それぞれの回路網に沿って関連好適探測位置に実装された関連好適テストパッドと、前記回路網に沿って実装された関連した代替テストパッドとを有する回路網を含んでおり、プリント回路基板の設計中の回路網について、前記回路網に関連した前記好適テストパッドと前記代替テストパッドを含む関連したテストパッドリストをそれぞれ生成するプリント回路基板設計テストパッド位置抽出機能５６０と、プローブ位置決めアルゴリズム５７０を実行して前記回路網に関連したそれぞれの好適探測位置を決定するプロセッサ５５０とを含んでなる装置およびシステムを提供する。【選択図】        図５
2006173614.tif 000002
【特許請求の範囲】
【請求項１】
プリント回路基板の設計に基づいてプリント回路基板テスタ治具内の治具プローブ位置を決定する装置であって、前記プリント回路基板の設計は、それぞれの回路網に沿って関連好適探測位置に実装された関連好適テストパッドと、１以上のテストパッドであって、前記それぞれの回路網の潜在的テストパッド位置のそれぞれのリストを受け取り、前記それぞれの回路網の前記関連好適探測位置と前記関連した１以上の代替探測位置とを予測できる限りそれぞれ決定するプローブ位置決めアルゴリズムを実行することによって決定された関連した１以上の代替探測位置にある、前記それぞれの回路網に沿って実装された関連した代替テストパッドとをそれぞれ有する１以上の回路網を含んでおり、
前記プリント回路基板の設計中の１以上の回路網について、前記それぞれの回路網に関連した前記好適テストパッドと前記１以上の代替テストパッドを含む関連したテストパッドリストをそれぞれ生成するプリント回路基板設計テストパッド位置抽出機能と、
潜在的テストパッド位置のそれぞれのリストとして、前記１以上の回路網と関連した前記各テストパッドリストを使用することによって、前記プローブ位置決めアルゴリズムを実行して前記１以上の回路網に関連した前記それぞれの好適探測位置を決定するプロセッサと
を含んでなることを特徴とする装置。
【請求項２】
前記好適テストパッドおよび前記１以上の代替テストパッドが、ビードプローブを含むものである請求項１に記載の装置。
【請求項３】
プリント回路基板テスタ治具のある設計に従って実装されたプリント回路基板テスタ治具に前記プリント回路基板が取り付けられたときに、前記それぞれの治具プローブの先端が前記プリント回路基板の設計に従って実装されたプリント回路基板の対応する好適テストパッドと正確に位置が合うように、前記プリント回路基板テスタ治具の設計のそれぞれの好適探測位置に１以上のそれぞれの治具プローブを挿入する治具プローブ挿入機能を含む請求項１または２に記載の装置。
【請求項４】
前記プリント回路基板が前記プリント回路基板テスタ治具内に取り付けられるときに、プリント回路基板テスタ治具の設計内に現在ある任意の治具構成要素が、前記プリント回路基板テスタ治具の設計を実現する前記プリント回路基板テスタ治具内のある位置に位置決めされ、前記プリント回路基板の設計に従って実装されたプリント回路基板の対応する好適テストパッドと正確に位置が合うそれぞれの治具プローブと干渉するかどうかを決定し、前記プリント回路基板テスタ治具の設計内に現在ある治具構成要素が、前記位置に位置決めされた前記それぞれの治具プローブと干渉しない場合には、前記プリント回路基板テスタ治具の設計の前記位置に挿入する治具プローブ挿入機能を含む請求項１または２に記載の装置。
【請求項５】
前記プリント回路基板テスタ治具の設計内に現在ある治具構成要素が、前記位置に位置決めされた前記それぞれの治具プローブと干渉する場合には、前記治具プローブ挿入機能が、前記プリント回路基板テスタ治具の設計内に現在ある治具構成要素と干渉しない前記プリント回路基板テスタ治具内に取り付けられているときに、前記プリント回路基板の設計に従って実施されたプリント回路基板の対応する代替テストパッドと正確に位置が合うように前記プリント回路基板テスタ治具の設計を実施する前記プリント回路基板テスタ治具の設計内の代替位置を見つけ、前記回路基板テスタ治具の設計の前記代替位置にそれぞれの治具プローブを挿入するものである請求項４に記載の装置。
【請求項６】
プリント回路基板テスタ治具内の治具プローブ位置を決定する方法であって、
それぞれの回路網に沿って関連好適探測位置に実装された関連好適テストパッドと、前記それぞれの回路網の潜在的テストパッド位置のそれぞれのリストを受け取り、前記それぞれの回路網に沿って、前記それぞれの回路網の前記関連好適探測位置と前記関連した１以上の代替探測位置をそれぞれ予測可能に決定するプローブ位置決めアルゴリズムを実行することによって決定された関連した１以上の代替探測位置に実装された関連した１以上の代替テストパッドとをそれぞれ有する１以上の回路網を含む前記プリント回路基板の設計を得る段階と、
前記プローブ位置決めアルゴリズムを実行して前記１以上の回路網の前記関連好適探測位置をそれぞれ決定する段階であって、前記それぞれの回路網と関連した潜在的テストパッド位置の前記それぞれのリストが、前記それぞれの回路網に沿って実装された前記関連好適テストパッドと前記関連した１以上の代替テストパッドとを含むものである段階と
を含んでなる方法。
【請求項７】
前記好適テストパッドおよび前記１以上の代替テストパッドが、ビードプローブを含むものである請求項６に記載の方法。
【請求項８】
前記プリント回路基板テスタ治具の設計に従って実装されたプリント回路基板テスタ治具に前記プリント回路基板が取り付けられたときに、前記それぞれの治具プローブの先端が前記プリント回路基板の設計に従って実装されたプリント回路基板の対応する好適テストパッドと正確に位置が合うように、プリント回路基板テスタ治具の設計のそれぞれの好適探測位置に１以上のそれぞれの治具プローブを挿入する段階を含む請求項６または７に記載の方法。
【請求項９】
前記プリント回路基板がプリント回路基板テスタ治具内に取り付けられたときに、プリント回路基板テスタ治具の設計内に現在ある任意の治具構成要素が、前記プリント回路基板テスタ治具の設計を実施する前記プリント回路基板テスタ治具内の位置に位置決めされ、前記プリント回路基板の設計に従って実装されたプリント回路基板の対応する好適テストパッドと正確に位置が合うそれぞれの治具プローブと干渉するかどうかを決定する段階をさらに含み、
前記プリント回路基板テスタ治具の設計内に現在ある治具構成要素が、前記位置に位置決めされた前記それぞれの治具プローブと干渉しない場合には、前記プリント回路基板テスタ治具の設計の前記位置に前記それぞれの治具プローブを挿入することを特徴とする請求項６または７に記載の装置。
【請求項１０】
前記プリント回路基板テスタ治具の設計内に現在ある治具構成要素が、前記位置に位置決めされた前記それぞれの治具プローブと干渉する場合には、前記プリント回路基板が、前記プリント回路基板テスタ治具の設計内に現在ある治具構成要素と干渉しない前記プリント回路基板テスタ治具内に取り付けられたときに、前記プリント回路基板の設計に従って実装されたプリント回路基板の対応する代替テストパッドと正確に位置が合うように前記プリント回路基板テスタ治具の設計を実現する前記プリント回路基板テスタ治具の設計内の代替位置を見つける段階と、
前記回路基板テスタ治具の設計の前記代替位置にそれぞれの治具プローブを挿入する段階と
を含むことを特徴とする請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にプリント回路基板テストに関し、より詳細にはプリント回路基板の設計における好適探測位置を暗黙的に符号化して復号する技術に関する。
【背景技術】
【０００２】
電気製品は、一般に、少なくとも１つのプリント回路基板（printed circuit board：以下、「ＰＣＢ」とよぶ）を含む。ＰＣＢは、一般に、所定の機能を実行する演算回路を構成するために、導電トレースやビアやワイヤやはんだの様々な組み合わせからなる「回路網（net）」と呼ばれる電気経路によって電気接続された複数の電子構成要素を含む。従来のＰＣＢ開発サイクルは、図１に示したガントチャートによって示される。図示したように、従来のＰＣＢ開発サイクルは、３つの主な段階、すなわち、ＰＣＢ設計とテスト開発と治具開発とを含む。図示したように、それぞれの段階は、一般に、本質的に連続しており、多くの手順を実行する必要がある。ＰＣＢの製品化に要する時間、すなわちＰＣＢを利用する製品の製品化に要する時間は、各段階のそれぞれの手順を完了するのに費やされる時間の長さによる影響を受ける。図１に各手順の実際の持続時間の値を示すが、これらの値は、単に典型的なＰＣＢ設計の典型的な開発サイクルを示すものであり、ＰＣＢ設計によって異なり、ＰＣＢ設計の複雑さや利用可能なツールや適用される実際のテスト開発技術や設計者やテスト経験などによって異なることを理解されたい。
【０００３】
最新技術の開発ツールが市場で入手可能な場合には、ＰＣＢ設計に必要な多くの手順とテスト開発と治具開発とが、完全または少なくとも部分的に自動化される。例えば、平面設計（floor planning）、回路図編集（schematic capture）、トレース配線（trace routing）、設計検証（design verification）、さらにはテスト生成をも可能にする大型自動産業用ＣＡＤ開発システムが開発されてきている。そのような機能の自動化によって、集積回路アセンブリの製品化に要する時間が大幅に短縮されている。過去において、ＰＣＢ設計段階における回路へのテストパッドの追加と治具開発段階における上部押下げゲート治具の基板プッシャの追加は、自動化が困難である。その理由は様々であり、ＰＣＢ開発プロセスのさらに詳しい説明によって明らかになるであろう。
【０００４】
そのため、ＰＣＢ設計段階において、開発中のＰＣＢの回路図編集および部品とトレースのレイアウトを含むＰＣＢの設計とレイアウトのためにＣＡＤシステムが使用される。回路の設計とレイアウトが完了した後は、従来、回路設計者が、基板試験（回路内試験（ＩＣＴ）など）用のテストパッドを手作業で追加し、その目的は、ＰＣＢ上のすべての回路網、あるいは少なくとも対象とするすべての回路網をプローブで探測できるようにすることである。従来のテストパッドは、露出トレース層の１つの層と同じ平面にあり、同じトレース材料を使用して露出トレース層上にトレースと一体形成されているので、露出トレース層上のトレースの拡張部分として実現されている。テストパッドは、一般に、丸形、正方形、または他の平面幾何学形状であり、ＰＣＢをテストパッドで探測するときにプローブがＰＣＢ上の他のトレースや部品と接触しないように、プローブヘッドに対応するのに十分に大きい表面積を有する。さらに、テストパッドのサイズは、また、横方向のずれを引き起こす潜在的プローブ配置の誤差を示すことによって決定される。したがって、テストパッドは、テストパッドに当たる（hit）確率を高めるために、プローブヘッド自体よりも多少大きくすることがある。従来のテストパッドは、トレース層上の面積を占有するため、ＰＣＢ設計にテストパッドを追加するには、ＰＣＢ設計の回路網の経路変更が必要なことがある。また、従来技術を使用して設計にテストパッドを追加すると、周辺回路に悪影響を及ぼしたり、高速信号が伝達されるトレースの伝送線特性が変化したりする危険がある。したがって、従来技術を使用してテストパッドをＰＣＢ設計に追加するときは、テストパッドの位置とそれに関連する設計の変更が回路の動作に悪影響を及ぼさないように、設計変更の影響を計算またはシミュレートしなければならない。テストパッド挿入工程は、主に手作業を必要とし、また本質的に反復的なので、図１に示したように、この工程によってＰＣＢ設計工程が数日増える可能性があり（例えば、示した例では５日）、さらに１００％の探測ができない可能性もある。設計に対するテストパッドの追加はまだほとんど自動化されていない。
【０００５】
図１のＰＣＢ開発サイクルを再び参照すると、設計を編集し配線してテストパッドを追加した後で、テストパッドを挿入した状態のＰＣＢ設計を表すＣＡＤデータファイルが、テスト開発のために公開される。回路内試験（ＩＣＴ）は、テスタリレーとテスタインタフェースピンと特注治具の組み合わせによってＰＣＢの回路網を探測できるテストハードウェアを含む周知のテスト方法である。より詳細には、図２は、ＩＣＴテスタ環境２００の一部分を示す。テスタ環境２００は、測定回路やリレーや制御電子回路などを含むテスト電子回路２１２を実装する自動化テスタ２１０を含む。テスタ２１０は、固定構成で配列され、電子制御式リレー（図示せず）によってテスト電子回路２１２内の様々な測定回路に接続されることがあるテスタインタフェースピン２１４の領域を提供する。テスタインタフェースピン領域は固定構成なので、被試験ＰＣＢ２０２上のテストパッド２０４を探測するために、ＰＣＢ２０２は、一般に、固定構成のテスタインタフェースピン２１４とＰＣＢ２０２上の様々なテストパッド２０４との間のアダプタとして働く特注治具２２０に取り付けられる。
【０００６】
テスト治具２２０は、プローブ保護板２４０と、被試験ＰＣＢ２０２の下面のパッド２０４に正確に対応する先端を有する標準スプリングプローブ２３２と、ヒンジ２５２によって開閉する上部押し下げゲート２５０と、押し下げゲート２５０の下面に取り付けられ、真空負荷の下でのＰＣＢ２０２の撓みを制限するスペーサと呼ばれる基板プッシャ２５８と、スプリングプローブ２３２が取り付けられたプローブ取り付け板２３０と、スプリングプローブ２３２に配線されたパーソナリティピン（personality pin）２２６と、パーソナリティピン２２６のワイヤラップテール部を規則的な離間パターンに位置合わせしてテスタ２１０に取り付けられたテスタインタフェースピン２１４とパーソナリティピン２２６が一直線になるようにするアライメント板２２２とを含む。当該技術分野において知られているように、スプリングプローブは、一般に試験業界で使用されている標準装置であり、電気信号を導き、圧縮ばねならびに操作されたときにバレルおよび／またはソケットに対して動くプランジャ（plunger：棒ピストン）を含む。また、ソリッドプローブは、電気信号を導くが、操作中に互い動く部分が他にない。
【０００７】
テスト中、被試験ＰＣＢ２０２は、真空や他の既知の機械的手段によって引き下げられ、その結果、被試験ＰＣＢ２０２の下面のテストパッド２０４が、スプリングプローブ２３２の先端と接触する。標準のスプリングプローブ２３２のソケットは、パーソナリティピン２２６に配線されており、アライメント板２２２には、長い可撓性パーソナリティピンの先端が規則的な離間パターンで通されている。パーソナリティピン２２６の先端は、テスタ２１０に取り付けられたテスタインタフェースピン２１４と接触する。被試験ＰＣＢ２０２とテスタ２１０の間の電気接触が確立された後で、回路内試験または機能試験を始めることができる。
【０００８】
図１を再び参照すると、テスト開発段階において、ＣＡＤデータが、必要に応じてテストプラットフォームに固有の形式に変換され（すなわち、ＩＣＴテスタによって期待される形式にフォーマットされ）、そこからテストが開発される。今日のＰＣＢテスタのほとんどは、フルアクセスが可能なときにテストを自動的に生成できるソフトウェアパッケージが付属している。いくつかのテスタ、例えばカルフォルニア州パロアルトに本社のあるＡｇｉｌｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ社よって製造されたＡｇｉｌｅｎｔ３０７０回路内試験（ＩＣＴ）基板テストシステムも、ＩＣＴ治具を製作するのに必要な治具設計ファイルを自動的に生成する治具生成ソフトウェアを含む。この治具生成ソフトウェアは、治具内の基板の撓みを最小にするために回路網ごとにプローブ位置を選択する。しかしながら、従来のテストパッド作成技術を使用して、前述のように回路網にテストパッドを１つでも追加することは基板上のスペース、回路性能への悪影響の可能性、時間、およびコストの点できわめて困難であるので、回路網に沿って交互に複数の探測位置を実現することはほとんどない。
【０００９】
近年、ＰＣＢ上にテストアクセス構造（すなわち、テストパッド）を実装する新しい技術が導入された。この新しい技術を使用して作成された本明細書において「ビードプローブ（bead probe）」と呼ばれるテストアクセス構造は、ｘ、ｙ、ｚ座標系で、ＰＣＢの外側層として実装されるｘｙ平面に沿って印刷されたトレースのｚ次元方向に実装される。各ビードプローブは、外部装置による電気的探索に利用可能なように、トレースの真上の所望の探測位置におけるトレースに、プリント回路基板の露出面の上のｘ、ｙ、ｚ座標系のｚ軸方向に導電接続される。ビードプローブが、ｘｙ平面のトレースに沿ってｚ次元方向に実装されるので、ビードプローブは、ｘｙ次元のスペースを取らない。したがって、ビードプローブ技術を使用することにより、ＰＣＢ設計を変更することなくＰＣＢの回路網に沿った任意の位置にテストパッドをビードプローブの形で実装することができる。さらに、研究により、回路網の高速電気特性に影響を及ぼさずにＰＣＢ設計の既存の回路網に沿ってビードプローブを作成できることが分かっている（「Ａ  Ｎｅｗ  Ｐｒｏｂｉｎｇ  Ｔｅｃｈｎｉｑｕｅ  ｆｏｒ  ＨｉｇｈＳｐｅｅｄ  ／Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄｓ」Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｓｔ  Ｃｏｎｆｅｒｅｎｃｅ２００４年１０月を参照のこと。この文書全体を引用することにより、本明細書の一部をなすものとする）。ビードプローブは、２００３年９月２４日に出願された「Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ  Ｔｅｓｔ  Ａｃｃｅｓｓ  Ｐｏｉｎｔ  Ｓｔｒｕｃｔｕｒｅｓ  ａｎｄ  Ｍｅｔｈｏｄ  ｆｏｒ  Ｍａｋｉｎｇ  ｔｈｅ  Ｓａｍｅ」と題するＰａｒｋｅｒらの米国特許出願第１０／６７０，６４９号に詳しく記載されており、この出願の開示全体を引用することにより、本明細書の一部をなすものとする。新しいビードプローブ技術の利点により、業界は、ビードプローブをテストパッド実装の新しい方法として早速採用している。さらに、ＰＣＢにビードプローブを追加することによるＰＣＢ設計と回路性能への影響がないので、代替探測位置を可能にするために１つの回路網に複数のビードプローブを容易で迅速に追加することができる。
【００１０】
図１を再び参照すると、テストパッド位置を決定しＰＣＢ設計に追加した後で、治具製作情報を含むＩＣＴテスタの治具設計ファイルが作成される。治具設計ファイルは、一般に、基板外形座標と、ツーリングピンの穴と位置と、ドリルと、プローブおよびソケット挿入の仕様と、配線情報とを含むが、基板プッシャやファスナー（例えば、リテーナねじ）などの他の治具構成要素の決定は治具製作者の自由裁量に任される。治具製作者は、一般に、単位面積当たりの最大力や基板の撓みの最大しきい値などのある一定の基準を満たさなければならない。治具製作者は、そのような基準を満たすようにプローブ２３２のレイアウトを考慮しなければならない。平均的な治具は、３０００〜４０００本のプローブ２３２を有することがあり、これらのプローブがそれぞれ、例えば、テストの際にＰＣＢ２０２の下面に８オンス（約２８.３５グラム）の力を加える。これにより、ＰＣＢ２０２を上方に押す力は約１トンになる。プローブと基板プッシャの相殺する力が、基板全体に均一に分散されないと、ＰＣＢが撓み、テスト結果が不完全になったり、さらには壊滅的なものになったりすることもある。したがって、ほとんどのＩＣＴ用治具は、図２に示したような治具プローブ力を打ち消すために、本明細書において基板プッシャ２５８と呼ぶ押下げスペーサを備えた上部押し下げゲート２５０を有する。治具設計者は、基板の撓みをなくすかまたは大幅に少なくするために、治具プローブの力を相殺するように基板プッシャを治具内に戦略的に位置決めすることによって基板の平衡をとらなければならない。しかしながら、最適なテストパッド実装として現在ビードプローブを利用しているＰＣＢ設計における多数の回路網上の代替探測位置の可用性が高まっているので、治具設計者は、現在、回路網を検査する治具プローブを実装するいくつかの代替位置のうちのどれを選択すべきかという問題に直面することが多い。回路網上のすべての代替探測位置がその回路網の探測を可能にするが、さらに大きな規模で、他の回路網の探測位置を考慮したときに、すべての探測位置の基板全体の撓みが等しいとは限らない。換言すると、基板の撓みが最小になる「最良」の１組の探測位置（回路網に対して、１つのプローブ）がある。しかしながら、治具設計者がその情報を私的に知っていない限り、治具設計者は、テストの際にＰＣＢを探測する治具プローブを実装するために、１つの回路網当たり多くの可能な位置の中から１つの回路網当たり１つずつ治具プローブ位置を選択するという困難な作業に直面する。「最良」の１組の探測位置が選択されない場合には、最適な探測のための最小の仕様を超える基板の撓みが生じることがある。現在、治具内の好適な探測位置を決定するための既存の自動化された技術はない。その代わりに、治具プローブと基板プッシャのレイアウトが、通常、ＰＣＢ設計から得た治具ファイルをＣＡＤツール（一般にＡｕｔｏＣＡＤ）にインポートした後で手作業により設計される。基板プッシャのレイアウトは、時間がかかり、手作業により行われるので、基板の撓みを適切に最小にしないことがある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ＰＣＢ開発プロセスの以上の説明から、治具設計プロセスにおいて治具プローブ位置の決定を自動化することが望ましいことが明らかである。さらに、多数の回路網上に複数のテストパッドを実装するＰＣＢ設計がそのような回路網上に代替探測位置を可能にする「最良」の１組の治具プローブ位置（または、「好適位置」）の決定を自動化することが望ましい。さらに、基板応力を小さくするようにプローブ位置を最適化する１組の代替探測位置を提供し同時に基板プッシャなどの治具構成要素に対応するように探測位置にある程度の融通性を可能にするために、ビードプローブ技術を利用して、追加のビードプローブに物理的に対応することができる回路網に沿った複数のテストパッドを実装することが望ましい。また、代替探測位置に対応している回路網の好適探測位置と代替探測位置の指定を自動化することが望ましい。さらに、ＰＣＢ設計から直接治具の設計と製作を可能にするようにＰＣＢ設計自体において好適探測位置を暗黙的に符号化することが望ましい。
【課題を解決するための手段】
【００１２】
本発明は、ＰＣＢ用のＰＣＢテスタ治具の設計プロセスにおいて、回路網のうちの少なくともいくつかの回路網に組になった代替探測位置を実施する治具プローブ位置の決定を自動化する技術である。本発明は、また、それのような回路網上の代替探測位置を可能にするために、多数の回路網上に複数のテストパッドを実装するＰＣＢ設計における「最良」の組の固定プローブ位置（または、「好適位置」）を決定する。本発明は、また、許可された治具製作者だけに好適探測位置を開示できるようにするためにＰＣＢ設計自体の中の好適探測位置を暗黙的に符号化する技術を教示する。
【００１３】
本発明の好ましい実施形態により、ＰＣＢ設計の回路網に沿ったビードプローブの好適位置と代替位置を決定する。ビードプローブは、ＰＣＢ設計のすべての好適ビードプローブ位置と代替ビードプローブ位置に挿入される。次に、治具の設計／製作の際に同じプローブ位置決めアルゴリズムを使用して好適探測位置を決定する。プローブ位置決めアルゴリズムが、ＰＣＢ設計の際に好適ビードプローブ位置と代替ビードプローブ位置を含む探測位置の配置を決定するために使用されるものと同じなので、好適ビードプローブ位置は、ＰＣＢ設計自体で暗黙的に符号化され、プローブ位置決めアルゴリズムは、好適ビードプローブ位置に対応する好適治具プローブ位置を識別する復号機構として働く。したがって、暗黙的な好適探測位置の符号化／復号化は、許可された治具設計者／製作者だけにプローブ位置決めアルゴリズムを提供することによって無許可の治具設計／製作を防ぐために使用することができる。プローブ位置決めアルゴリズムがないと、ＰＣＢ設計において好適探測位置を代替物探測位置から区別できない。好適探測位置復号機構として働くプローブ位置決めアルゴリズムがない場合には、無許可の治具製作者は、探測による基板応力を最小にするという点で、ＰＣＢ設計に最適化された治具に製作するのに苦労する。したがって、この暗黙的な好適探測位置符号化／復号方式は、無許可の治具製作者がＰＣＢ設計だけから最適化されたテスタ治具を製作する能力に対して強力な障壁を立てることによって、ＰＣＢ設計会社と好ましい治具製作提供者との関係を保護するのに役立つ。
【００１４】
本発明のより完全な理解とその付随する利点の多くは、同じ参照記号が同じかまたは類似の構成要素を示す添付図面と関連して検討するときに以下の詳細な説明を参照することによってよりよく理解されるであろう。
【発明を実施するための最良の形態】
【００１５】
明確にするために、以下のように用語を定義する。
【００１６】
「回路網」は、導電経路を介して複数の端点間で信号を通す信号伝送線であり、複数の端点間で電気接続され信号が通る、トレース、ビア、ワイヤ、部品リード線、はんだボール、ワイヤボンド、もしくは他の導電要素のいずれか１つまたは複数、またはこれらの組み合わせを含むように実施されることがある。
【００１７】
「テストパッド」は、探測のためにアクセス可能な回路網上のポイントであり、一般に、プローブヘッドに対応するのに十分な大きさの表面積を特徴とする。
【００１８】
「治具プローブ」は、導電要素の少なくとも第１の端と第２の端の間の受動的伝送線として働くテスタ治具の導電要素であり、第１の端は、回路のテストパッドと電気的に接触するように構成され、第２の端は、テスタインタフェースピン、無線治具ＰＣＢのテストパッド、テスタ測定回路のノードなどの対象となる別の電気構成要素と電気的に接触するように構成されている。
【００１９】
本発明の１つの態様により、ＰＣＢ用のＰＣＢテスタ治具の設計プロセスにおいて、回路網のうちの少なくともいくつかの回路網に組になった代替探測位置を実現する治具プローブ位置の決定を自動化する技術が提供される。詳細には、図３に示したように、回路図編集（ステップ３０２）と回路網レイアウト（ステップ３０４）によってテストパッドのないＰＣＢ設計が生成される。自動テストパッド挿入（ステップ３０６）は、ＰＣＢの回路網の好適探測位置と、実行可能な場合には代替探測位置を自動的に決定し、すべての好適探測位置と代替探測位置において設計にビードプローブが追加される。好ましい実施形態において、プローブ位置決めアルゴリズムは、いくつかの潜在的ビードプローブ位置から好適ビードプローブ位置と、回路網が十分に長い場合には１以上の代替ビードプローブ位置を選択する。所定の回路網の露出部分に沿ったポイントはどれも、その回路網の潜在的ビードプローブ位置と見なされる。しかしながら、個別のビードプローブの処理時間と望ましい状況の実際の目的のために、潜在的ビードプローブ位置の数と位置は、ビードプローブ間の最短距離や回路網の長さなどパラメータによって制限される。ＰＣＢ設計段階の終わりに、テストパッドを追加したＰＣＢ設計が、ＰＣＢ製造（ステップ３０９）のために公開される（ステップ３０８）。
【００２０】
同時に、テスト開発段階と治具開発段階では、様々な回路網の探測に適切なテスタ資源を割り当てるために、治具内のプローブの位置を決定しなければならない。したがって、テスト開発段階において、新しい自動化した治具プローブ選択段階（ステップ３１０）を実行して、好適治具プローブ位置、また実行可能な場合は代替治具プローブ位置を見つける。好ましい実施形態において、ＰＣＢ開発段階で好適ビードプローブ位置と代替ビードプローブ位置を決定するために使用されるプローブ位置決めアルゴリズムは、テストパッドを備えた公開されたＰＣＢ設計に基づいて治具の好適治具プローブ位置と代替治具プローブ位置を識別するために使用される。好適治具プローブ位置と代替治具プローブ位置が分かった後で、テストの際の基板の撓みを最小にする治具の上部ゲート内の基板プッシャの位置を決定するために、自動化した基板プッシャレイアウトアルゴリズムを実行することが好ましい（ステップ３１２）。好ましい実施形態において、治具プローブレイアウトに基づくＰＣＢの最大撓み箇所が自動的に決定され、そのような箇所において治具設計に基板プッシャが追加される。好適治具プローブ位置が分かった後で、テスタ資源を割り当てることができ（ステップ３１４）、製作のために、ドリルデータを含む治具製作ファイル（穿孔する場所、穴のサイズ、穴の深さ、どの治具層かなど）、挿入データ（例えばプローブ、リテーナ、ねじ、基板プッシャなどをどこの何に挿入するか）、およびワイヤデータ（配線する治具プローブに対するパーソナリティピンのマッピング）が生成される（ステップ３１６）。次に、製作のために治具製作設計ファイルを公開することができ（ステップ３１８）、治具を製作することができる（ステップ３１９）。
【００２１】
本発明のもう１つの態様によれば、ＰＣＢの回路網上の代替探測位置を可能にするためにＰＣＢの回路網上の好適探測位置と代替探測位置を決定する技術が提供される。本発明は、許可された治具製作者だけに好適探測位置が開示されるように保護するために、ＰＣＢ設計の際にＰＣＢ設計自体における好適探測位置を暗黙的に符号化し、治具設計の際に好適探測位置を暗黙的に復号する技術を含む。好ましい方法４００によれば、図４に示したように、プローブ位置決めアルゴリズムは、ＰＣＢ設計の回路網に沿ったビードプローブの好適位置と代替位置を決定する（ステップ４０１）。ビードプローブの形が好適であるテストパッドは、すべての好適ビードプローブ位置と代替ビードプローブ位置でＰＣＢ設計に挿入される（ステップ４０２）。次に、治具設計／製作において、好適探測位置を決定するために同じプローブ位置決めアルゴリズムが使用される（ステップ４０３）。プローブ位置決めアルゴリズムが、好適ビードプローブ位置と代替ビードプローブ位置を含む探測位置の配置を決定するためにＰＣＢ設計で使用されるものと同じなので、好適ビードプローブ位置は、ＰＣＢ設計自体において暗黙的に符号化され、プローブ位置決めアルゴリズムは、好適ビードプローブ位置に対応する好適治具プローブ位置を識別する復号機構として働く。
【００２２】
図５は、本発明の好ましい実施形態を実現するシステムを示すブロック図である。図示したように、システムは、２つのキーソフトウェアモジュールを含む。第１のモジュールは、本明細書では自動ビードプローブ挿入ソフトウェア５００と呼ばれ、テスト開発または治具製作にＰＣＢ  ＣＡＤデータを送る前に、ＰＣＢ設計レイアウトが完了したときに実行されるプログラム（あるいは１組のプログラム）である。第２のモジュールは、本明細書において自動治具プローブ挿入ソフトウェア５５０と呼ばれ、製作用に治具が設計されるときに実行されるプログラムである。
【００２３】
好ましい実施形態において、自動ビードプローブ挿入ソフトウェア５００は、ＰＣＢ上の探測される各回路網５２２を処理し、合格ビードプローブ基準５２４を満たす回路網上のいくつかの可能な位置を含む潜在的ビードプローブ位置５２６のリストを生成する潜在的ビードプローブ位置プロセッサ５２０を含む。ビードプローブは、回路網に沿ってどこにでも追加することができるので、合格ビードプローブ基準５２４を満たすすべてのトレースに沿った多くの場所があり、したがって、実際にアルゴリズム処理時間を制限するために、潜在的ビードプローブ位置５２６のリスト内の位置の数が人為的に制限される場合がある（すなわち、リスト５２６は、合格ビードプローブ基準５２４を実際に満たす数よりも少ない数の可能な位置を含みうる）。
【００２４】
自動ビードプローブ挿入ソフトウェア５００は、ＰＣＢ設計のレイアウトを変更せずにテストパッドの位置決めとＰＣＢ設計への追加を自動化する、レイアウトに依存しないテストパッド位置決めアルゴリズム５１０を利用する。同様に、自動治具プローブ挿入ソフトウェア５５０は、ＰＣＢをテストするために製作された対応する治具内の治具プローブの位置決めを自動化する治具プローブ位置決めアルゴリズム５６０を利用する。好ましい実施形態において、レイアウトに依存しないテストパッド位置決めアルゴリズム５１０と治具プローブ位置決めアルゴリズム５６０はそれぞれ、１組の代替テストパッド位置または治具プローブ位置がそれぞれ与えられた場合に好適探測位置と代替探測位置を決定する共通プローブ位置決めアルゴリズム５７０を利用する。
【００２５】
好ましい実施形態において、テストパッドは、ＰＣＢのトレースに沿ったビードプローブとして実装される。テストパッド位置決めアルゴリズム５１０は、プローブ位置決めアルゴリズム５７０を利用してＰＣＢの上のビードプローブの位置を決定する。前に説明したように、基本的には回路網の経路変更を必要とせずにビードプローブをＰＣＢ設計に追加できるので、回路網の少なくとも一部分がＰＣＢの露出層に実装された（すなわち、探測に利用可能な外側ＰＣＢ層上に実装された）回路網は、ビードプローブを探測する治具プローブが基板上の近くの構成要素にぶつかったり近くの治具プローブと干渉したりしない回路網の露出部分に沿った任意の場所にビードプローブを配置させることができる。したがって、所定の回路網上の潜在的な探測位置の数をかなり増やすことができ、探測位置の選択の融通性が高まる。この場合には、潜在的ビードプローブ位置プロセッサ５２０が、基板全体あるいは基板の少なくとも一部分に最適な探測条件を達成するという点で探測する各回路網の最適な位置をどのように選択するかが課題になる。
【００２６】
その１つの答えは、基板の撓みを最小にすることである。理想的には、ＰＣＢの基板の撓みを最小にするために、テストパッド（探測力が加わる位置）がＰＣＢ全体にわたって均一に分散されることになる。しかしながら、所定の典型的な部品パッケージのフォームファクタとそれにより得られる周囲のトレースパターンによっては、テストパッドを基板全体にわたって均一に分散させることができない場合がある。例えば、ボールグリッドアレイ（ball grid array：以下、「ＢＧＡ」とよぶ）部品では、一般に、ＢＧＡ部品の平面設計座標の範囲内とその近くに回路網が集中することになる。したがって、そのような回路網の集中によって、基板自体の全体だけでなくＢＧＡ部品の局所的近傍内にも探測力を均一に分散できないことがある。
【００２７】
前述のように、テストパッド位置決めアルゴリズム５１０は、潜在的ビードプローブ位置のリストが与えられた場合には、プローブ位置決めアルゴリズム５７０を利用してＰＣＢの回路網の露出部分に沿ったビードプローブの位置を選択する。プローブ位置決めアルゴリズムは、潜在的ビードプローブ位置のリスト５２６の中から最適位置を選択することを試み、この最適位置が、「好ましい」ビードプローブ位置として指定される。前述のように、回路網の電気特性に影響を及ぼすことなくビードプローブを回路網の露出部分に沿った実質的に任意の位置に製造できるので、各回路網に沿ったテストパッドの実際の位置の選択の融通性が高い。しかしながら、やはり前に述べたように、潜在的ビードプローブ位置の数がかなり多い場合があるので、実際の目的（例えば、処理時間の短縮）のためには、ビードプローブ間の最小距離や所定の回路網長さ当たりのビードプローブの数などのパラメータに基づいて、潜在的ビードプローブ位置のリストを人為的に制限することができる。プローブ位置決めアルゴリズム５７０は、潜在的ビードプローブ位置のリストから少なくとも１つの「好ましい」ビードプローブ位置を選択することが好ましく、また１以上の「代替」ビードプローブ位置を選択することが好ましい。
【００２８】
ビードプローブがＰＣＢのサイズと電気特性に及ぼす影響はわずかなので、（一般に、技術変更指示（ＥＣＯ）と呼ばれる）製造後の設計変更を可能にし、あるいは他の治具部品との干渉を回避するために、回路網に沿った好適探測位置だけでなく多数の回路網上の１以上の代替探測位置にもビードプローブを実装することが望ましい。好ましい実施形態において、好適探測位置として指定されたビードプローブと代替探測位置として指定されたビードプローブを含むすべてのビードプローブが、テストパッド５３０のないＰＣＢ設計（すなわち、ＰＣＢ  ＣＡＤファイル）に自動的に追加されてテストパッド５４０を備えたＰＣＢ設計が生成され、テストの際に結局どの探測位置（好ましい探測位置か代替探測位置）が実際に探測されるかに関係なくＰＣＢ製造の際に実装される。
【００２９】
テストの際、１つの回路網当たり１つのビードプローブ（好適ビードプローブと代替ビードプローブのうちの１つのいずれか）だけが探測される。したがって、回路網上で代替探測位置が実施される場合には、治具設計者は、好適探測位置と代替探測位置から１つの探測位置だけを選択し、選択した探測位置にある対応するビードプローブを探測する１つの治具プローブだけを実施しなければならない。好適位置が、被試験ＰＣＢの基板の撓みに関して「最良」探測位置として計算されるので、理想的には、治具設計は、すべて（または、できるだけ多く）の好適探測位置に対応する治具位置に治具プローブを実装することになる。しかしながら、好適探測位置が、スペーサやリテーナや他の治具プローブなどの特定の治具構成要素の妨げとなる場合には、治具設計は、代替探測位置のいくつかに対応する治具位置に治具プローブを実装することができる。
【００３０】
当然ながら、原理的には基板の撓みを最小にする位置は好適探測位置なので、治具設計者は、すべての回路網に好適探測位置を選択することが望ましい。これは、（１）ＰＣＢ設計者が、ビードプローブのどれが好適探測位置かを治具製作者に直接伝える方法と、（２）治具製作者が、ＰＣＢ設計者が基板上の好適探測位置を決定して好適治具プローブ位置を決定する際に使用するのと同じプローブ位置決めアルゴリズムを利用する方法の２つの方法のうちの１つにより対処することができる。
【００３１】
この２番目の方法において、治具設計者／製作者には、テストパッドが挿入されたＰＣＢ設計とプローブ位置決めアルゴリズム５７０が提供される。この場合には、ＰＣＢ設計者がＰＣＢ上のビードプローブの好適探測位置と代替探測位置を決定する際に使用したものと同じプローブ位置決めアルゴリズム５７０を実行することによって、治具製作者は、各回路網上の好適探測位置を識別することができる。治具製作の際、治具プローブは、テストするＰＣＢ上の好適探測位置に対応する位置で治具に挿入されることが好ましい。治具の代替探測位置にあらかじめ穴が開けられることが好ましいが、そのあらかじめ開けられた穴には実際のプローブが挿入されない。治具製作後に、ＰＣＢが、好適探測位置ではなく代替探測位置の１つに探測を必要とするＥＣＯを受ける場合、または治具内の他の構成要素が治具内の好適探測位置と干渉する場合には、その好適探測位置を探測する治具プローブを治具から除去することができ、影響を受ける回路網の特定の代替探測位置に対応する治具のあらかじめ開けられた穴に治具プローブを差し込むことができる。
【００３２】
治具プローブ挿入ソフトウェアは、好適治具プローブ位置と代替治具プローブ位置を決定するために、テストパッド挿入ソフトウェアで好適ビードプローブ位置と代替ビードプローブ位置を決定するために使用するのと同じプローブ位置決めアルゴリズムを利用するので、治具製作のための好適治具プローブ位置と代替治具プローブ位置は、ＰＣＢ  ＣＡＤファイル内で暗黙的に符号化されることが分かる。治具プローブ位置を決定するときに、ＰＣＢ設計の際にビードプローブ位置を決定するために使用されるものと同じプローブ位置決めアルゴリズムを実行することによって好適治具プローブ位置と代替治具プローブ位置だけを「復号」することができるので、ビードプローブの好適位置が治具ファイルに提供されていない場合は、実質的にプローブ位置決めアルゴリズムが提供された治具製作者だけしか好適治具プローブ位置を決定することができない。この情報がないと、基板力の平衡を最適にとることは極めて困難であり、それにより、前述のように、治具を使用してＰＣＢをテストする際に結果が不完全になったり致命的なテストエラーを引き起こしたりすることがある。したがって、（ＰＣＢ設計の際に）共通プローブ位置決めアルゴリズムによって好適探測位置と代替探測位置を暗黙的に符号化し（治具設計／製作の際に）復号するこの技術を使用して、許可された治具設計者／製作者だけがプローブ位置決めアルゴリズムにアクセスできるようにすることによって無許可の治具設計／製作を実質的に防ぐことができる。プローブ位置決めアルゴリズムにアクセスできないと、無許可の治具設計者／製作者は、ＰＣＢ設計の好適探測位置と代替探測位置を区別できない。換言すると、治具設計／製作の際に、ＰＣＢ設計の際にテストパッドを位置決めし挿入するために使用したものと同じプローブ位置決めアルゴリズムを使用して治具プローブを位置決めすることによってのみ、ＰＣＢの上の好適テストパッド位置に対応する位置に治具プローブは実装される。したがって、この暗黙的な好適探測位置の符号化／復号方式は、無許可の治具製作者がＰＣＢ設計だけから最適化されたテスタ治具を製作する能力に対して強い障壁を立てることによって、ＰＣＢ設計会社と好ましい治具製作提供者との関係を保護するのに役立つ。
【００３３】
図６は、ビードプローブ挿入ソフトウェアの基本的な手順を示す操作フローチャートである。具体的には、ビードプローブ挿入ソフトウェアは、ＰＣＢ上の探測する各回路網ごとに潜在的ビードプローブ位置のプールを作成する（ステップ６０１）。潜在的ビードプローブ位置として適格にするには、その位置は、回路網に沿ったどこかに位置決めされてなければならず、テストの際にその位置が治具プローブによって探測された場合に、治具プローブが基板上の近くの構成要素あるいは治具内の他のプローブおよび／または構成要素と実際に接触しないような場所でなければならない。換言すると、潜在的ビード位置は、１組の適格基準によって制限された回路網上のポイントである。例えば、ビードプローブが異なる高さ（すなわち、ＰＣＢ上の対応するトレース層のｘｙ平面に対するｚ寸法が異なる高さ）で製造され、したがって理論的には隣り合ったトレース間の距離に無関係な探測が可能な場合でも、ビードプローブ位置基準の適格化は、さらに、テストの際に治具プローブがＰＣＢ上のビードプローブと完全に位置が合っていない場合でも厳正な探測を保証するように探測位置と周辺構成要素間の最小距離要件を含むことがある。したがって、例えば、治具プローブヘッドが、ＰＣＢのｘｙ平面に対して平行に水平方向に厳密に位置合わせされない場合は、プローブヘッドの一方の縁が、実際に近くの電気トレースと接触することがある。したがって、ビードプローブ基準の適格化は、潜在的プローブ位置と基板上の他の構成要素（トレースを含む）間の最小距離の指定を含みうる。
【００３４】
各回路網５２２の潜在的ビードプローブ位置５２６のプールを作成した後で、ビードプローブ挿入ソフトウェア６００は、好ましくは最初に最も少数の潜在的ビードプローブ位置を有する回路網から、探測する各回路網を選択し（ステップ６０２）、処理している回路網と関連した潜在的ビードプローブ位置のプールの中から好適ビードプローブ位置を選択するプローブ位置決めアルゴリズム（例えば、プローブ位置決めアルゴリズム５７０）を適用する（ステップ６０３）。好ましい実施形態において、プローブ位置決めアルゴリズムは、ＰＣＢの上面と下面両方のビードプローブのバランスをとって、基板の撓みを最小にし、また基板の撓みを最適に最小するために治具に追加されることが好ましい補助基板プッシャを最小にすることを試みる。
【００３５】
次に、ビードプローブ挿入ソフトウェアは、できれば将来のＥＣＯを考慮するために、各回路網上の１以上の代替ビードプローブ位置を選択することが好ましい（ステップ６０４）。この選択は、プローブ位置決めアルゴリズムによる検討から好適ビードプローブ位置を除外し、プローブ位置決めアルゴリズムを再び実行することによって行われることが好ましい。
【００３６】
ビードプローブ挿入ソフトウェア５００は、次に、回路網と関連した選択された好適ビードプローブ位置と（ある場合は）代替ビードプローブ位置５２８でＰＣＢ設計ＣＡＤファイルにビードプローブを挿入する（ステップ６０５）。ＰＣＢ設計に処理すべき回路網がまだ残っている場合（ステップ６０６で判断されたように）、アルゴリズムは、すべての回路網が処理されるまでステップ６０２〜６０６を繰り返す。
【００３７】
ビードプローブをＰＣＢ  ＣＡＤファイルに追加した後、ＣＡＤデータをテスト開発者に公開することができる。ＰＣＢ  ＣＡＤデータは、基板上の構成要素の外形または境界を画定する各トレースの端点のｘ座標とｙ座標、各トレースの厚さ、各トレースの層、トレース上に実装された各ビートプローブの位置とｚ次元の厚さ、および近くの構成要素のｘ次元、ｙ次元およびｚ次元の頂点と回転情報を含むがこれらに限定されないＰＣＢ上の各構成要素の情報を含む。しかしながら、従来技術のＰＣＢ開発サイクルと異なり、このＰＣＢ  ＣＡＤデータは、現在、（１）基板の電気性能に影響を及ぼさず、（２）ＰＣＢのトレースレイアウトを変更せず、（３）１００％の探測アクセスと融通性のための代替を提供する見込みが高く、（４）ＰＣＢ設計者による手作業をほとんど受けず、（５）適切に選択された場合に基板の撓みを最適化する各回路網に少なくとも１つの位置を含み、（６）迅速・正確で自動的に決定されて製品化に要する時間が短縮されるＩＣＴ探測位置を含む。
【００３８】
次に、テスト開発者は、テスト開発ソフトウェアを使用してＰＣＢ  ＣＡＤデータをテストデータに変換する。テスト開発の際に、治具ファイルが、ＣＡＤデータから開発され、治具の設計／製作のために治具設計者に送られる。治具ファイルは、好適位置と任意の既存の代替位置の両方のビードプローブ位置を含む。好適治具プローブ位置は、前述のように治具ファイル内で指定されもよいが、好ましい実施形態において、治具設計者／製作者が、本発明の第２のソフトウェアモジュール、すなわち治具プローブ挿入ソフトウェア５５０（図５）を実行する。
【００３９】
図７は、治具プローブ挿入ソフトウェア５５０の好ましい実施形態７００の基本的なステップを示す操作フローチャートである。図に示したように、治具プローブ挿入ソフトウェア７００は、探測する各回路網ごとに潜在的治具プローブ位置のリストを得る（ステップ７０１）。この場合も、好ましくは最初に最少数の潜在的治具プローブ位置を有する回路網から、治具プローブ挿入ソフトウェアは、探測する各回路網を繰り返し選択し（ステップ７０２）、好ましくは最初に最少数の潜在的治具プローブ位置を有する回路網から、処理する回路網と関連した潜在的治具プローブ位置のプールの中から好適治具プローブ位置を選択するプローブ位置決めアルゴリズムを適用する（ステップ７０３）。好ましい実施形態において、プローブ位置決めアルゴリズムは、ＰＣＢ設計でビードプローブの位置を決定するのに使用されるものと同じプローブ位置決めアルゴリズムであり、したがって、治具プローブ挿入ソフトウェアは、ＰＣＢが治具に取り付けられたときに好適ビードプローブ位置と一致する治具プローブ位置を選択する。
【００４０】
次に、治具プローブ挿入ソフトウェアは、できれば将来のＥＣＯを考慮するために、各回路網上の１以上の代替治具プローブ位置も選択することが好ましい（ステップ７０４）。この選択は、プローブ位置決めアルゴリズムによる検討から好適探測位置を除外し、プローブ位置決めアルゴリズムを再実行することによって行われることが好ましい。好ましい実施形態において、プローブ位置決めアルゴリズムが、ＰＣＢ設計でビードプローブの位置を決定するために使用されるものと同じ物なので、治具プローブ挿入ソフトウェアは、ＰＣＢが治具に取り付けられたときに代替ビードプローブ位置と一致する代替治具プローブ位置を選択する。
【００４１】
次に、治具プローブ挿入ソフトウェアは、回路網と関連した選択された好適治具プローブ位置で治具製作ファイルに治具プローブを追加し、回路網の代替治具プローブ位置が存在する場合には、将来のＥＣＯや他の治具設計問題のために物理治具プローブの位置を変更しなければならないときに、代替治具プローブ位置に将来実際のプローブを挿入できるようにするために、治具製作ファイルの代替治具プローブ位置に穴を追加する（ステップ７０５）。治具プローブ挿入ソフトウェアは、探測するすべての回路網に繰り返される。
【００４２】
（ステップ７０６で決定された）探測するすべての回路網を処理した後に、治具プローブ挿入ソフトウェアは、治具設計に基板プッシャを追加する（ステップ７０７）。好ましい実施形態において、基板プッシャを治具設計に追加するステップは、ｓｕｐｒａによる米国特許出願番号１０／２１５，１０８に記載された基板の撓みを最小にする基板プッシャの位置を見つける支持体位置アルゴリズムを使用して実施される。次に、基板プッシャは、物理治具を製作する治具製作ファイルに追加される（ステップ７０８）。
【００４３】
治具製作の際に、治具プレートに穴が開けられ、物理治具プローブが、治具製作ファイルに示された選択された好適治具プローブ位置で治具に挿入され、後で必要になった場合に物理治具プローブの挿入を可能にするように、代替治具プローブ位置と関連した穴が治具プレートに完全または部分的（すなわち、最適に打ち抜くことができる）開けられる。また、基板プッシャは、治具製作ファイルに示された治具にも追加される。
【００４４】
要するに、本発明は、ＰＣＢ設計において各回路網と関連したそれぞれの複数の潜在的探測位置からそれぞれの好適探測位置を予測可能に決定するプローブ位置決めアルゴリズムを実行し、前記それぞれの好適探測位置と、複数の潜在的探測位置の残りのものの中から選択された１以上の代替探測位置において前記ＰＣＢ設計にテストパッドを追加することによって、ＰＣＢ設計において回路網の好適探測位置を暗黙的に符号化する方法を提供する。テストパッドは、ビードプローブとして実現されることが好ましい。治具設計者にパッドを追加したＰＣＢ設計とプローブ位置決めアルゴリズムを提供することによって、治具設計者は、ＰＣＢ設計データにプローブ位置決めアルゴリズムを実行して前記それぞれの回路網と関連したそれぞれの好適探測位置を決定することができる。ＰＣＢ設計において最初に好適テストパッドを選択したプローブ位置決めアルゴリズムを実行することによってのみ好適探測位置を決定することができるので、この技術は、無許可の治具製作者がＰＣＢ設計だけから最適化テスタ治具を製作する能力に対して頑強な障壁を立てることによって、ＰＣＢ設計会社と好ましい治具製作提供者との関係を保護するのに役立つ。
【００４５】
当業者は、ソフトウェア、ファームウェアまたはハードウェア、あるいはこれらの任意の適切な組み合わせにより、本明細書に説明して例示した方法を実施できることを理解するであろう。この方法と装置は、低コストとフレキシビリティのために、コンピューターハードウェア上で実行するソフトウェアで実施されることが好ましい。したがって、当業者は、本発明の方法と装置が、命令を実行するコンピュータまたはマイクロプロセッサプロセスによって実施され、その命令は、コンピュータに読み取り可能な記憶媒体上において実行可能なように記憶され、任意の適切な命令プロセッサによって実行されることを理解されよう。しかしながら、代替の実施形態が意図され、本発明の趣旨と範囲内にある。
本発明のこの好ましい実施形態を例示のために開示したが、当業者は、添付の特許請求の範囲に開示したような本発明の範囲と趣旨から逸脱しない範囲において、様々な修正、追加および代用が可能であることを理解するであろう。また、現在開示されている発明の利益および用途は、時間の経過と共に明らかになるであろう。
【図面の簡単な説明】
【００４６】
【図１】従来技術を使用する代表的なＰＣＢ設計のＰＣＢ開発サイクルを示すガントチャートである、
【図２】テスト治具とそれに取り付けられた被試験ＰＣＢを有するテスタの一部分の側面破断図である。
【図３】本発明により合理化された自動ＰＣＢ開発サイクルを示す操作フローチャートである。
【図４】ＰＣＢ設計おいてＰＣＢ設計自体における好適探測位置を暗黙的に符号化し、治具設計において好適探測位置を暗黙的に復号する操作の好ましい方法のフローチャートである。
【図５】本発明の好ましい実施形態を実現するシステムを示すブロック図である。
【図６】図５のビードプローブ挿入ソフトウェアの動作の好ましい方法のフローチャートである。
【図７】図５の治具プローブ挿入ソフトウェアの動作の好ましい方法のフローチャートである。
【符号の説明】
【００４７】
２２０  プリント回路基板テスタ治具
５４０  プリント回路基板（ＰＣＢ）設計
５５０  プロセッサ
５６０  テストパッド位置抽出機能
５７０  プローブ位置決めアルゴリズム
【図１】
2006173614.tif 000003
【図２】
2006173614.tif 000004
【図３】
2006173614.tif 000005
【図４】
2006173614.tif 000006
【図５】
2006173614.tif 000007
【図６】
2006173614.tif 000008
【図７】
2006173614.tif 000009