(57)【要約】      （修正有）【課題】電源電圧の電圧降下を抑えて半導体装置の安定動作を維持しつつ、信号配線のための配線リソースをより多く確保できるようにする。【解決手段】第１の電源配線１１０、第２の電源配線１２０、およびメッシュ電源配線用コンタクト１３０によって構成されたメッシュ電源配線と、メッシュ電源配線の配線層より基板側の第３の配線層上のストラップ電源配線１４０とがストラップ電源配線用コンタクト１５０によって接続される。第３の配線層より基板側の第４の配線層に設けられたセル電源配線１７０とストラップ電源配線１４０とがセル電源配線用コンタクト１８０で接続される。これにより、ストラップ電源配線用コンタクト１５０の個数がセル電源配線用コンタクト１８０の個数よりも少なく設定されることによって、配線リソースがより多く確保される。【選択図】  図１
2006173492.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線層を有する半導体装置であって、
第１の配線層に設けられた互いに平行な複数本の第１の電源配線と、
前記第１の配線層より基板側の第２の配線層に、それぞれ前記第１の電源配線に対し垂直方向に設けられた複数本の第２の電源配線と、
前記第２の配線層より基板側の第３の配線層に設けられた第３の電源配線と、
前記第３の配線層より基板側の第４の配線層に設けられた第４の電源配線と、
前記第１の電源配線と前記第２の電源配線とが互いに交差する箇所で、これらを互いに接続する第１のコンタクトと、
前記第１の電源配線、および第２の電源配線のうちの少なくとも一方と前記第３の電源配線とを互いに接続する第２のコンタクトと、
前記第３の電源配線と前記第４の電源配線とを互いに接続する複数個の第３のコンタクトと、
を備えていることを特徴とする半導体装置。
【請求項２】
請求項１の半導体装置であって、
前記第３の電源配線は、前記第２の電源配線と交差する位置、または平行な方向で重なり合う位置に設けられていることを特徴とする半導体装置。
【請求項３】
請求項２の半導体装置であって、
前記第３の電源配線は、それぞれの前記第２の電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする半導体装置。
【請求項４】
請求項２の半導体装置であって、
前記第３の電源配線は、複数の第２の電源配線のうちの何れかの電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする半導体装置。
【請求項５】
請求項１から請求項４のうちの何れか１項の半導体装置であって、
前記第２のコンタクトは、前記第１の電源配線と前記第３の電源配線とが互いに交差する箇所、および第２の電源配線と前記第３の電源配線とが互いに交差する箇所のうちの一部の箇所に対して設けられていることを特徴とする半導体装置。
【請求項６】
請求項１から請求項５のうちの何れか１項の半導体装置であって、
前記第１の電源配線は、基板から最も離れた配線層に設けられていることを特徴とする半導体装置。
【請求項７】
請求項１から請求項６のうちの何れか１項の半導体装置であって、
前記第１の電源配線、第２の電源配線、および第３の電源配線のそれぞれの配線幅と配線間隔は、電源電圧が供給される回路素子における電源電圧降下量が所定の量以下になるように定められた配線幅、および配線間隔であることを特徴とする半導体装置。
【請求項８】
請求項１の半導体装置であって、
前記第１の配線層、第２の配線層、および第３の配線層は、信号配線が設けられていることを特徴とする半導体装置。
【請求項９】
請求項１から請求項８のうちの何れか１項の半導体装置であって、
前記第１の電源配線、第２の電源配線、または第３の電源配線は、基板への投影形状が、回路素子と重なる位置に設けられていることを特徴とする半導体装置。
【請求項１０】
請求項１から請求項９のうちの何れか１項の半導体装置であって、
前記第４の電源配線は、前記第３の電源配線に対し垂直方向に設けられていることを特徴とする半導体装置。
【請求項１１】
請求項１０の半導体装置であって、
前記第３のコンタクトは、前記第３の電源配線と前記第４の電源配線とが互いに交差する箇所のうちの一部の交差箇所に設けられていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の配線層を有する半導体装置に関するものであり、より詳しくは、半導体装置の配線構造に関するものである。
【背景技術】
【０００２】
半導体装置では、半導体装置内の回路素子に電源を供給する電源配線の配線抵抗を十分に小さくしておかないと、回路素子が動作した時に電源配線に流れる電流によって電源配線による電圧降下が大きくなってしまい、回路素子の動作遅延の増大や誤動作を引き起こしてしまう。このため、近年の半導体装置の高集積化と大規模化に伴い半導体装置における電源配線設計が重要になってきている。
【０００３】
特に、消費する電力が大きい半導体装置では、電源配線の電圧降下が顕著なため、回路素子へ電圧降下の少ない安定した電源電圧を供給できる電源配線構造が求められる。
【０００４】
安定した電源電圧を供給するための電源配線構造を有する半導体装置としては、半導体チップ上の各回路素子ごとに必要な電力の総和に応じた幅の電源配線をメッシュ状に設けるようにしたものがある（例えば、特許文献１を参照。）。
【０００５】
図８は、従来の半導体装置の電源配線構造を示す平面図である。また、図９は、図８に示す各構成要素の位置関係を立体的に表した図である。
【０００６】
これらの図に示すように、従来の半導体装置６００は、第１の電源配線６２０、第２の電源配線６３０、メッシュ電源配線用コンタクト６４０、メッシュ電源配線６１０よりも下の層で形成されるセル電源配線６５０、セル電源配線用コンタクト６６０、および回路素子６７０を備えて構成されている。
【０００７】
第１の電源配線６２０、および第２の電源配線６３０は、回路素子６７０に必要な電力の総和に応じた幅、および本数で、それぞれの配線層に設けられている。
【０００８】
メッシュ電源配線用コンタクト６４０は、第１の電源配線６２０と第２の電源配線６３０とを接続するようになっている。
【０００９】
上記の第１の電源配線６２０、第２の電源配線６３０、およびメッシュ電源配線用コンタクト６４０によってメッシュ電源配線６１０が構成される。
【００１０】
セル電源配線用コンタクト６６０は、第２の電源配線６３０とセル電源配線６５０とを接続するようになっている。
【００１１】
このように構成された半導体装置では、メッシュ電源配線６１０が図示しない電源供給端子を介して電源電圧（またはグランド電圧）に接続されることによって、セル電源配線用コンタクト６６０とセル電源配線６５０とを介して、回路素子６７０に安定した電源電圧（またはグランド電圧）が供給される。
【特許文献１】特開平５−３３５４８４号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記のような従来の半導体装置は、以下のような問題点を有している。
【００１３】
メッシュ電源配線６１０は最上層とその一つ下の配線層を使用し、セル電源配線６５０は最下層の配線層を使用することが多いので、第２の電源配線６３０が設けられている配線層とセル電源配線６５０設けられている配線層との間には、複数の配線層がある。
【００１４】
したがって、メッシュ電源配線６１０とセル電源配線６５０とが交差するところがセル電源配線用コンタクト６６０で接続されると、複数の配線層を貫くセル電源配線用コンタクト６６０が数多く配置されることになる。すなわち、セル電源配線用コンタクト６６０が複数の配線層に渡って配線リソース（配線を配置するために必要な領域）を消費してしまい信号配線の効率的な配線の妨げになってしまうという問題を有している。
【００１５】
特に、半導体装置の高集積化のために配線層の多層配線化が進むと、メッシュ電源配線６１０とセル電源配線６５０との間の配線層が多くなるので、セル電源配線用コンタクト６６０による配線リソースの消費の影響が顕著になる。
【００１６】
また、半導体装置の製造技術の進歩により製造プロセスの微細化が進むにつれ、単位長さあたりの配線抵抗が増加するが、例えば０．１３μｍあたりのプロセス世代では、メッシュ電源配線６１０とセル電源配線６５０の配線幅を広くするだけでは、十分に電源配線の配線抵抗を低くできず、回路素子６７０に供給する電源電圧の電圧降下を抑えることが困難になってきている。
【００１７】
また、微細化されたプロセスでは、製造における歩留まり向上のため、配線幅の上限値が制限されるので、全ての電源配線の幅をできる限り広くしても、電源電圧の電圧降下を十分に抑えることが困難になってきている。
【００１８】
また、メッシュ電源配線６１０が設けられることが多い上層側の２つの配線層は、単位長さあたりの配線抵抗が他の配線層よりも低いので、タイミングが厳しい信号配線に使用するのが有利であるが、電源配線の配線抵抗を下げるためメッシュ電源配線６１０の配線間隔を狭めれば狭めるほど、上層側の２つの配線層における信号配線の配線リソースを消費してしまう。その結果、タイミングが厳しい信号配線を他の配線層に配置することによって信号配線のタイミングの悪化を招いたり、配線リソース不足を補うために、半導体装置の面積を増大させなければならなくなる。
【００１９】
また、タイミングが悪化すると、その対策のための設計工数がかかり、設計期間の増大につながってしまうし、半導体装置の面積の増大は、電源配線を引き回す距離が長くなることによる電源電圧の電圧降下や、半導体装置の歩留まり低下による製造コストの増加を招いてしまう。
【００２０】
本発明は、上記の問題に着目してなされたものであり、電源電圧の電圧降下を抑えて半導体装置の安定動作を維持しつつ、信号配線のための配線リソースをより多く確保して集積度の高い半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００２１】
前記の課題を解決するため、請求項１の発明は、
複数の配線層を有する半導体装置であって、
第１の配線層に設けられた互いに平行な複数本の第１の電源配線と、
前記第１の配線層より基板側の第２の配線層に、それぞれ前記第１の電源配線に対し垂直方向に設けられた複数本の第２の電源配線と、
前記第２の配線層より基板側の第３の配線層に設けられた第３の電源配線と、
前記第３の配線層より基板側の第４の配線層に設けられた第４の電源配線と、
前記第１の電源配線と前記第２の電源配線とが互いに交差する箇所で、これらを互いに接続する第１のコンタクトと、
前記第１の電源配線、および第２の電源配線のうちの少なくとも一方と前記第３の電源配線とを互いに接続する第２のコンタクトと、
前記第３の電源配線と前記第４の電源配線とを互いに接続する複数個の第３のコンタクトと、
を備えていることを特徴とする。
【００２２】
これにより、電源電圧を供給するために、第１の配線層と第３の配線層の間にある配線層を貫くコンタクトの個数を減少させることができるので、従来の半導体装置と比べ、信号配線のための配線リソース（配線を配置するために必要な領域）をより多く確保でき、半導体装置の集積度をより高くすることが可能になる。また、第３の電源配線が設けられることによって、電源供給に用いられる配線の本数を増加させることができ、電源配線の配線抵抗を下げることができる。
【００２３】
また、請求項２の発明は、
請求項１の半導体装置であって、
前記第３の電源配線は、前記第２の電源配線と交差する位置、または平行な方向で重なり合う位置に設けられていることを特徴とする。
【００２４】
また、請求項３の発明は、
請求項２の半導体装置であって、
前記第３の電源配線は、それぞれの前記第２の電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする。
【００２５】
また、請求項４の発明は、
請求項２の半導体装置であって、
前記第３の電源配線は、複数の第２の電源配線のうちの何れかの電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする。
【００２６】
これらにより、第２の電源配線と第３の電源配線とを直接コンタクトで接続することが可能になるので、第２の配線層、および第１の電源配線と第２の電源配線の間にある配線層のコンタクトの個数を減少させることができ、信号配線のための配線リソースをより多く確保できる。
【００２７】
また、請求項５の発明は、
請求項１から請求項４のうちの何れか１項の半導体装置であって、
前記第２のコンタクトは、前記第１の電源配線と前記第３の電源配線とが互いに交差する箇所、および第２の電源配線と前記第３の電源配線とが互いに交差する箇所のうちの一部の箇所に対して設けられていることを特徴とする。
【００２８】
これにより、前記第１の電源配線と前記第３の電源配線とが互いに交差する箇所、および第２の電源配線と前記第３の電源配線とが互いに交差する箇所のうちの一部の箇所に対して第２のコンタクトが設けられるので、信号配線のための配線リソースをより多く確保できる。
【００２９】
また、請求項６の発明は、
請求項１から請求項５のうちの何れか１項の半導体装置であって、
前記第１の電源配線は、基板から最も離れた配線層に設けられていることを特徴とする。
【００３０】
これにより、前記第１の電源配線が基板から最も離れた配線層に設けられるので、第１の配線層と第３の配線層の間の配線層における信号配線のための配線リソースをより多く確保できる。
【００３１】
また、請求項７の発明は、
請求項１から請求項６のうちの何れか１項の半導体装置であって、
前記第１の電源配線、第２の電源配線、および第３の電源配線のそれぞれの配線幅と配線間隔は、電源電圧が供給される回路素子における電源電圧降下量が所定の量以下になるように定められた配線幅、および配線間隔であることを特徴とする。
【００３２】
これにより、適切な電源電圧が半導体装置内の回路に供給される。
【００３３】
また、請求項８の発明は、
請求項１の半導体装置であって、
前記第１の配線層、第２の配線層、および第３の配線層は、信号配線が設けられていることを特徴とする。
【００３４】
また、請求項９の発明は、
請求項１から請求項８のうちの何れか１項の半導体装置であって、
前記第１の電源配線、第２の電源配線、または第３の電源配線は、基板への投影形状が、回路素子と重なる位置に設けられていることを特徴とする。
【００３５】
これらにより、前記第１の配線層、第２の配線層、および第３の配線層の配線リソースが電源配線以外の信号配線にも有効に利用される。
【００３６】
また、請求項１０の発明は、
請求項１から請求項９のうちの何れか１項の半導体装置であって、
前記第４の電源配線は、前記第３の電源配線に対し垂直方向に設けられていることを特徴とする。
【００３７】
これにより、第４の電源配線が前記第３の電源配線に対し垂直方向に設けられるので、前記第３の電源配線と前記第４の電源配線とを容易に第３のコンタクトで接続することが可能になる。
【００３８】
また、請求項１１の発明は、
請求項１０の半導体装置であって、
前記第３のコンタクトは、前記第３の電源配線と前記第４の電源配線とが互いに交差する箇所のうちの一部の交差箇所に設けられていることを特徴とする。
【００３９】
これにより、前記第３のコンタクトが前記第３の電源配線と前記第４の電源配線とが互いに交差する箇所のうちの一部の交差箇所に設けられるので、信号配線のための配線リソースをより多く確保できる。
【発明の効果】
【００４０】
本発明によれば、電源電圧の電圧降下を抑えて半導体装置の安定動作を維持しつつ、信号配線のための配線リソースをより多く確保できる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明の実施形態について図面を参照しながら説明する。
【００４２】
《発明の実施形態１》
図１は本発明の実施形態１に係る半導体装置１００の構成を示す平面図である。
【００４３】
半導体装置１００は、複数の配線層を有し、同図に示すように、第１の電源配線１１０、第２の電源配線１２０、メッシュ電源配線用コンタクト１３０、ストラップ電源配線１４０、ストラップ電源配線用コンタクト１５０、スタンダードセル１６０、セル電源配線１７０、およびセル電源配線用コンタクト１８０を備えて構成されている。
【００４４】
また、図２は、第１の電源配線１１０等の位置関係を立体的に表した図である。なお、以下の説明では、便宜上第１の電源配線１１０の設けられている配線層が上側であるとする。
【００４５】
第１の電源配線１１０は、所定の間隔で互いに平行な位置関係の複数の電源配線であり、例えば、半導体装置の最上層に設けられ、図示しない電源供給端子を介して電源電圧（またはグランド電圧）に接続されている。
【００４６】
第２の電源配線１２０は、第１の電源配線１１０が設けられた配線層よりも下の配線層に、前記最上層側から見た第１の電源配線１１０と第２の電源配線１２０の投影形状が互いに垂直となる方向に設けられた複数の電源配線であり、それぞれの第２の電源配線１２０は、所定の間隔で、互いに平行に配置されている。
【００４７】
また、上記の第１の電源配線１１０、および第２の電源配線１２０の配線幅と配線間隔は、スタンダードセル１６０等の電源電圧が供給される回路素子の消費電力に応じて決定される。
【００４８】
メッシュ電源配線用コンタクト１３０は、図１、および図２に示すように、第１の電源配線１１０と第２の電源配線１２０とが互いに交差する位置に設けられ、両者を接続するようになっている。
【００４９】
上記の第１の電源配線１１０、第２の電源配線１２０、およびメッシュ電源配線用コンタクト１３０によって、メッシュ状の電源配線（メッシュ電源配線）が形成される。このメッシュ電源配線は、スタンダードセル１６０に高電位側の電源電圧を供給するＶＤＤ配線として使用してもよいし、低電位側の電源電圧を供給するＶＳＳ配線として使用してもよい。
【００５０】
ストラップ電源配線１４０は、第２の電源配線１２０がある配線層とスタンダードセル１６０が設けられた配線層の間にある配線層、例えば、スタンダードセル１６０が設けられている配線層の１つ上の配線層で、第２の電源配線１２０と同じ向きに設けられた電源配線である。ストラップ電源配線１４０の配線幅、および複数本のストラップ電源配線１４０が互いに平行に設けられた場合の配線間隔は、スタンダードセル１６０等の電源電圧が供給される回路素子の消費電力に応じて決定される。
【００５１】
ストラップ電源配線用コンタクト１５０は、第１の電源配線１１０とストラップ電源配線１４０とが交差する位置に複数個設けられ、第１の電源配線１１０とストラップ電源配線１４０を接続するようになっている。
【００５２】
スタンダードセル１６０は、セル電源配線１７０から供給された電源電圧（またはグランド電圧）で動作する回路であり、半導体装置１００の内部に複数個設けられている。
【００５３】
セル電源配線１７０は、スタンダードセル１６０と同じ配線層に、スタンダードセル１６０の配置に応じて設けられた電源配線であり、各スタンダードセル１６０に電源電圧（またはグランド電圧）を供給するようになっている。
【００５４】
セル電源配線用コンタクト１８０は、ストラップ電源配線１４０とセル電源配線１７０とが交差する位置で、これらを接続するようになっている。
【００５５】
なお、図１等には、図示していないが第１の電源配線１１０、第２の電源配線１２０、ストラップ電源配線１４０等が設けられている配線層には、電源配線以外にも信号配線が設けられている。また、図２には図示しないが、半導体装置１００では、第２の電源配線１２０が設けられている配線層とストラップ電源配線１４０が設けられている配線層の間には、１つまたは２つ以上の配線層が設けられている。
【００５６】
上記のように構成された半導体装置１００において、セル電源配線１７０は、スタンダードセル１６０の配置に応じた間隔で配線されるが、第１の電源配線１１０、第２の電源配線１２０、およびストラップ電源配線１４０の配線間隔は、これに比べ広くできるので、ストラップ電源配線用コンタクト１５０の個数は、セル電源配線用コンタクト１８０の個数（すなわち、従来の半導体装置のセル電源配線用コンタクト６６０の個数にほぼ相当する個数）よりも少なくすることができる。
【００５７】
すなわち、ストラップ電源配線１４０が設けられることによって、第１の電源配線１１０が設けられている配線層とストラップ電源配線１４０が設けられている配線層の間の配線層では、従来の半導体装置と比べ、信号配線のための配線リソース（配線を配置するために必要な領域）を増加させることが可能になる。このコンタクト削減による配線リソースの増加は、第２の電源配線１２０がある配線層とストラップ電源配線１４０がある配線層の間に位置する配線層が多ければ多いほど、またストラップ電源配線１４０がある配線層とセル電源配線１７０がある配線層との間にある配線層が少なければ少ないほど大きい。
【００５８】
また、第１の電源配線１１０、ストラップ電源配線用コンタクト１５０、ストラップ電源配線１４０、セル電源配線用コンタクト１８０、セル電源配線１７０の順でスタンダードセル１６０には電源電圧（またはグランド電圧）が供給される。ストラップ電源配線１４０が設けられることによって、電源電圧の供給に使用される配線の本数を増加させることができ、電源配線の配線抵抗の低下させることが可能になる。すなわち、第１の電源配線１１０と第２の電源配線１２０だけでは不十分であった電源配線の電圧降下の低減が可能となり、半導体装置をより安定に動作させることができる。
【００５９】
また、半導体装置の上層側の２つの配線層は、他の配線層よりも単位長さあたりの配線抵抗が低いため、例えばタイミングの厳しい信号配線を配置するのに有利であるが、上記のように、電源配線の配線抵抗の低下させることが可能になることによって、半導体装置の上層側の２つの配線層においてメッシュ電源配線で消費される配線リソースを減少させることがさらに可能になり、タイミングの厳しい信号配線を上層側の配線層に配置することが可能になる。
【００６０】
《発明の実施形態２》
実施形態１の装置よりも、さらに電源供給のためのコンタクトの個数を減少させ、配線リソースを増加させることが可能な装置の例を説明する。
【００６１】
なお、以下の実施形態において前記実施形態１等と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
【００６２】
図３は、本発明の実施形態２に係る半導体装置２００の構成を示す平面図である。また、図４は、半導体装置２００の各構成要素の位置関係を立体的に表した図である。
【００６３】
半導体装置２００は、図２、および図３に示すように、実施形態１の半導体装置とは、第２の電源配線１２０とストラップ電源配線１４０とが、第１の電源配線１１０が設けられている配線層の側から見て、互いに重なり合うように配置されている点、およびメッシュ電源配線用コンタクト１３０とストラップ電源配線用コンタクト１５０とが、第１の電源配線１１０と第２の電源配線１２０との交差する箇所に設けられている点が異なっている。
【００６４】
上記のように、全てのストラップ電源配線１４０が第２の電源配線１２０に平行な方向で重なって配置されることにより、メッシュ電源配線用コンタクト１３０とストラップ電源配線用コンタクト１５０を共用化できる（すなわち、第１の電源配線１１０からストラップ電源配線１４０まで、第２の電源配線１２０を経由して貫通するコンタクトを設けることができる。）。
【００６５】
したがって、実施形態１の装置に比べ、複数の配線層を貫くコンタクトの個数をさらに減らすことができ、信号配線のための配線リソースをより増加させることが可能になる。
【００６６】
《発明の実施形態３》
図５は、本発明の実施形態３に係る半導体装置３００の構成を示す平面図である。
【００６７】
半導体装置３００は、実施形態２の装置のように、全ての第２の電源配線１２０に対応してストラップ電源配線１４０が設けられるのではなく、一部の第２の電源配線１２０に対応してストラップ電源配線１４０が設けられている半導体装置の例である。設けられるストラップ電源配線１４０の本数は、電源電圧の電圧降下値が許容できる範囲となるように決定される。
【００６８】
上記のように構成されることによって、前記の各実施形態よりもさらに、ストラップ電源配線用コンタクト１５０、およびセル電源配線用コンタクト１８０の個数を削減することができる。
【００６９】
また、ストラップ電源配線１４０の本数が上記のように決定されることによって、ストラップ電源配線１４０の本数を減らすことが可能になり、ストラップ電源配線１４０と同一の配線層に設けられた信号配線３９０（図５）のための配線リソースを増加させることができる。
【００７０】
《発明の実施形態４》
図６は、本発明の実施形態４に係る半導体装置４００の構成を示す平面図である。
【００７１】
半導体装置４００は、実施形態１等の装置のように、第２の電源配線１２０とストラップ電源配線１４０とが交差する箇所全てにストラップ電源配線用コンタクト１５０が設けられるのではなく、一部の交差箇所にのみストラップ電源配線用コンタクト１５０が設けらている半導体装置の例である。
【００７２】
半導体装置４００では、ストラップ電源配線用コンタクト１５０が設けられる個数は、電源電圧の電圧降下値が許容できる範囲となるように設定される。
【００７３】
なお、図６では、メッシュ電源配線用コンタクト１３０を１つだけ図示しているが、第１の電源配線１１０と第２の電源配線１２０とが交差する全ての箇所に設けるようにしてもよい。
【００７４】
このように、ストラップ電源配線用コンタクト１５０を前記一部の交差箇所にのみに配置することによって、ストラップ電源配線１４０が設けられている配線層よりも上層側の配線層の信号配線のための配線リソースを増加させることが可能になる。第２の電源配線１２０が設けられている配線層とストラップ電源配線１４０が設けられている配線層との間の配線層の数が多ければ多いほど、配線リソースの増加も大きくなる。
【００７５】
《発明の実施形態５》
図７は、本発明の実施形態４に係る半導体装置５００の構成を示す平面図である。
【００７６】
半導体装置５００は、実施形態２の装置のように、ストラップ電源配線１４０とセル電源配線１７０とが交差する全ての箇所にセル電源配線用コンタクト１８０が設けられるのではなく、一部の交差する箇所にのみ設けられている半導体装置の例である。セル電源配線用コンタクト１８０を配置する個数は、電源電圧の電圧降下値が許容できる範囲となるように決定される。
【００７７】
したがって、本実施形態では、ストラップ電源配線１４０が設けられている配線層とセル電源配線１７０が設けられている配線層の間に位置する配線層における信号配線のための配線リソースを増加させることが可能になる。
【００７８】
なお、各実施形態において、第１の電源配線１１０、第２の電源配線１２０、およびストラップ電源配線１４０が設けられているそれぞれの配線層は、信号配線の配線層としても使用してもよい。
【００７９】
また、第１の電源配線１１０、第２の電源配線１２０、およびストラップ電源配線１４０は、基板への投影形状がトランジスタなどの回路素子の上に重なるように配置してもよい。
【産業上の利用可能性】
【００８０】
本発明に係る半導体装置は、電源電圧の電圧降下を抑えて半導体装置の安定動作を維持しつつ、信号配線のための配線リソースをより多く確保できるという効果を有し、複数の配線層を有する半導体装置等として有用である。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施形態１に係る半導体装置の構成を示す平面図である。
【図２】本発明の実施形態１に係る半導体装置における電源配線等の位置関係を立体的に示す図である。
【図３】本発明の実施形態２に係る半導体装置の構成を示す平面図である。
【図４】本発明の実施形態２に係る半導体装置における電源配線等の位置関係を立体的に示す図である。
【図５】本発明の実施形態３に係る半導体装置の構成を示す平面図である。
【図６】本発明の実施形態４に係る半導体装置の構成を示す平面図である。
【図７】本発明の実施形態５に係る半導体装置の構成を示す平面図である。
【図８】従来の半導体装置の構成を示す平面図である。
【図９】従来の半導体装置における電源配線等の位置関係を立体的に示す図である。
【符号の説明】
【００８２】
１００      半導体装置
１１０      第１の電源配線
１２０      第２の電源配線
１３０      メッシュ電源配線用コンタクト
１４０      ストラップ電源配線
１５０      ストラップ電源配線用コンタクト
１６０      スタンダードセル
１７０      セル電源配線
１８０      セル電源配線用コンタクト
２００      半導体装置
３００      半導体装置
３９０      信号配線
４００      半導体装置
５００      半導体装置
６００      半導体装置
６１０      メッシュ電源配線
６２０      第１の電源配線
６３０      第２の電源配線
６４０      メッシュ電源配線用コンタクト
６５０      セル電源配線
６６０      セル電源配線用コンタクト
６７０      回路素子
【図１】
2006173492.tif 000003
【図２】
2006173492.tif 000004
【図３】
2006173492.tif 000005
【図４】
2006173492.tif 000006
【図５】
2006173492.tif 000007
【図６】
2006173492.tif 000008
【図７】
2006173492.tif 000009
【図８】
2006173492.tif 000010
【図９】
2006173492.tif 000011