(57)【要約】    【課題】反りの少ない、薄いガラス・樹脂基板を用いた高密度化小型化された複数のフリップチップ接続用パケージ基板を有する、マトリックス基板を提供する。    【解決手段】マトリックス基板ＭＳは、薄いガラス・樹脂基板１とソルダーレジストとを用いて作成された複数のフリップチップ接続用パッケージ基板ＰＳを有する。ソルダーレジストは、エリクセン値が１．５〜１０．０、破断伸び率が２．０〜３５％であって、フォトリソグラフィー手法の採用が可能である。【選択図】図１
2006024802.tif 000002
【特許請求の範囲】
【請求項１】
薄いガラス・樹脂基板とソルダーレジストとを用いて作成された複数のフリップチップ接続用パッケージ基板を有するマトリックス基板であって、前記ソルダーレジストのエリクセン値が1．５〜１０．０、破断伸び率が２．０〜３５％であり、フォトリソグラフィー手法の採用が可能であることを特徴とするマトリックス基板。
【請求項２】
前記ソルダーレジストのエリクセン値が２．０〜１０．０、破断伸び率が３．０〜３５％であることを特徴とする請求項１に記載のマトリックス基板。
【請求項３】
フリップチップ接続用パッケージ基板間に、幅が０．１ｍｍ以上のソルダーレジスト層未形成部を有することを特徴とする請求項１に記載のマトリックス基板。
【請求項４】
薄いガラス・樹脂基板とソルダーレジストとを用いて作成された複数のフリップチップ接続用パッケージ基板を有するマトリックス基板の製造方法であって、表面に導通層が設けられたガラス・樹脂基板の所定位置に層間接続用の貫通孔を開けるドリル孔開け工程と、前記貫通孔の内面をメッキして層間接続を行なうメッキ工程と、前記導通層を配線化して回路パターンを形成する回路形成工程と、必要に応じて前記回路形成工程で得られた基板を積層する積層工程と、前記基板上にソルダーレジスト層を形成するソルダーレジスト層形成工程と、ソルダーレジスト層で被覆されていない回路パターン表面にメッキを施すめつき工程と、必要に応じて前記基板を所定の形状に切断加工する外形加工工程とからなるマトリックス基板の製造方法において、エリクセン値が１．５〜１０．０、破断伸び率が２．０〜３５％であるソルダーレジストを使用するようにしたことを特徴とするマトリックス基板の製造方法。
【請求項５】
エリクセン値が２．０〜１０．０、破断伸び率が３．０〜３５％であるソルダーレジストを使用するようにしたことを特徴とする請求項４に記載のマトリックス基板の製造方法。
【請求項６】
前記ソルダーレジスト層形成工程が、基板両面に同時にソルダーレジストを塗布し、乾燥し、所望のマスクを用いて露光し、現像することからなっていることを特徴とする請求項４または５に記載のマトリックス基板の製造方法。
【請求項７】
形成されたソルダーレジスト層において、フリップチップ接続用パッケージ基板間に、幅が少なくとも０．１ｍｍ以上のソルダーレジスト層未形成部が存在するようにすることを特徴とする請求項４または５に記載のマトリックス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一枚の基板に複数の半導体チップ搭載用パッケージ基板を構成したマトリックス基板とその製造方法に関する。
【背景技術】
【０００２】
半導体装置の組み立てに用いられ部品の一つとしてパッケージ基板がある。このパッケージ基板は、通常、一枚の基板に格子状に複数設けられたマトリックス基板として製造される。このマトリックス基板は、例えば、その両面に銅層が設けられたガラス・樹脂基板の所定位置に層間接続用の貫通孔を設け、その内面をメッキして層間接続を行ない、その後、両面の銅層をフォトリソグラフィー手法に従いエッチングして配線パターンを形成する。そして、必要に応じてこれを積層し、その後、所望の部分に、硬化後の特性としてエリクセン値が０．８程度、破断伸び率が１．１％程度のソルダーレジストを用いて、片面ずつスクリーン印刷法で印刷してソルダーレジスト層を形成し、ソルダーレジスト層で覆われていない銅表面にメッキ等を施した後、所定の大きさに切断される。
【０００３】
このようにして得られたマトリックス基板の一例を図２に示した。この図から分るように、通常一枚のマトリックス基板ＭＳ内に多数のパッケージ基板ＰＳが形成される。このパッケージ基板部分の断面図を図３に示した。図３において、１はガラス・エポキシ基板、２はガラス・エポキシ基板１の所定位置に開けられた貫通孔、３は導通部、４は配線部、５はソルダーレジスト層、６はメッキ層である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、近年における電子機器の小型化の要望に応えるべく、パッケージ基板ＰＳは益々小さくなると共に、その厚さを薄くすることが行われている。図２から分るように、マトリックス基板ＭＳの厚さを薄くするということは、用いるガラス・樹脂基板１の厚さを薄くすることを意味する。特にＰ−ＢＧＡとして製品化されているパッケージ基板では、この薄板化要求が極めて強く、開発当時は厚さ０．４ｍｍのガラス・樹脂基板が一般的に用いられていたが、その後、厚さ０．２ｍｍ、０．１５ｍｍのものが主流となってきている。最近では、更に厚さ０．１ｍｍ〜０．０５ｍｍのものを使用することが検討されてきている。このことは、マトリックス基板単体での剛性が低下することを意味し、配線部形成後の残銅率の違いや、最外層に設けられたソルダーレジスト層がカバーする面積とカバーしない面積との差（これを「ソルダーレジストの開口面積差」という。）により発生する反りが影響を受けることになる。
【０００５】
パッケージ基板は、一般に、図２に示したように複数個のパッケージ基板ＰＳを集合させたシート状のマトリックス基板ＭＳの形態で出荷されることが多く、シート内の製品密度を上げるため、格子状にパッケージ基板ＰＳを配置することが多い。そのため、高密度化、小型化の要望をかなえるべく、より薄いガラス・樹脂基板を用いるほど、より回路部の残銅率の差やソルダーレジストの開口面積差の影響を受けて反りが発生し易い。
【０００６】
一方、近年高速化の要求も厳しくなり、これに対応するために半導体チップの搭載方法も、ワイヤボンディング方式からフリップチップ方式に変更することが試みられている。フリップチップ方式を用いる場合、パッケージ基板の半導体チップを搭載する面には、半導体チップ表面の電極との接続を行うための電極が設けられる。この電極の高さは、通常５０μｍ程度しかないため、半導体搭載面のソルダーレジスト開口部は半導体チップよりやや大きくすることが必要になる。即ち、より集積化が進んだ半導体装置に用いられるパッケージ基板ほど、ソルダーレジスト開口部の面積は大きい割合を占めるようになる。
これに対して、パッケージ基板の半導体チップを搭載する面と反対側の面は、半導体チップを搭載したパッケージ基板を、例えばマザーボードであるプリント配線板に接合するための半田ボール搭載部のみが、ソルダーレジストの開口部となる。従って、集積化が進むほどパッケージ基板のソルダーレジストの開口面積差は大きくなり、その反りは大きくなる。
【０００７】
また、前記したように、ソルダーレジストはスクリーン印刷法によりマトリックス基板の片面ずつ印刷、乾燥されるため、乾燥時のソルダーレジストの収縮によりマトリックス基板に反りが発生する。
加えて、用いられるソルダーレジストは、前記したように従来の厚いガラス・樹脂基板用の、硬化後の特性としてエリクセン値が０．８程度、破断伸び率が１．１％程度ものであった。そのため薄いガラス・樹脂基板に用いた場合、前記したようにソルダーレジストの硬化収縮や大きなソルダーレジストの開口面積差により基板が大きく反るか、ソルダーレジスト層の破壊が起こる。
【０００８】
マトリックス基板やパッケージ基板の反りが大きくなると、その後の半導体チップを実装する工程においてマトリックス基板やパッケージ基板の自動搬送を行うことができなくなり、生産性の低下が発生する。生産性を維持するためには、例えば、長さ１９０ｍｍのシート状のマトリックス基板で、定盤上において最も高い位置と最も低い位置の差を２ｍｍ以下に抑えることが必要といわれている。
【０００９】
本発明は、上記の如き実情に鑑みてなされたものであり、その目的とするところは、反りの少ない、薄いガラス・樹脂基板を用いた高密度化小型化された複数のフリップチップ接続用パケージ基板を有する、マトリックス基板を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するため、本発明によるマトリックス基板は、薄いガラス・樹脂基板とソルダーレジストとを用いて作成された複数のフリップチップ接続用パッケージ基板を有するマトリックス基板であって、ソルダーレジストのエリクセン値が１．５〜１０．０、破断伸び率が２．０〜３５％であり、フォトリソグラフィー手法の採用が可能であることを特徴とする。
本発明のよれば、好ましくは、前記ソルダーレジストのエリクセン値が２．０〜１０．０、破断伸び率が３．０〜３５％であることを特徴とする。
【００１１】
また、本発明によるマトリックス基板は、好ましくは、フリップチップ接続用パッケージ基板間に、幅が０．１ｍｍ以上のソルダーレジスト層未形成部を有することを特徴とする。
【００１２】
本発明によるマトリックス基板の製造方法は、薄いガラス・樹脂基板とソルダーレジストとを用いて作成された複数のフリップチップ接続用パッケージ基板を有するマトリックス基板の製造方法であって、表面に導通層が設けられたガラス・樹脂基板の所定位置に層間接続用の貫通孔を開けるドリル孔開け工程と、前記貫通孔の内面をメッキして層間接続を行うメッキ工程と、前記導通層を配線化して回路パターンを形成する回路形成工程と、必要に応じて前記回路形成工程で得られた基板を積層する積層工程と、前記基板上にソルダーレジスト層を形成するソルダーレジスト層形成工程と、ソルダーレジスト層で被覆されていない回路パターン表面にメッキを施すめつき工程と、必要に応じて前記基板を所定の形状に切断加工する外形加工工程とからなるマトリックス基板の製造方法において、エリクセン値が１．５〜１０．０、破断伸び率が２．０〜３５％であるソルダーレジストを使用するようにしたことを特徴とする。
【００１３】
また、本発明によるマトリックス基板の製造方法は、好ましくは、エリクセン値が２．０〜１０．０、破断伸び率が３．０〜３５％であるソルダーレジストを使用するようにしたことを特徴とする。
【００１４】
また、本発明によるマトリックス基板の製造方法は、前記ソルダーレジスト層形成工程が、基板両面に同時にソルダーレジストを塗布し、乾燥し、所望のマスクを用いて露光し、現像することからなっていることを特徴とする。
【００１５】
また、本発明によるマトリックス基板の製造方法は、好ましくは、形成されたソルダーレジスト層において、フリップチップ接続用パッケージ基板間に、幅が少なくとも０．１ｍｍ以上のソルダーレジスト層未形成部が存在するようにすることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、例えば、長さ１９０ｍｍのもので、定盤上において最も高い位置と最も低い位置との差が２ｍｍ以下である如き、反りが大幅に低減されたシート状マトリックス基板を提供することができる。したがって、本発明のマトリックス基板を用いれば、半導体チップの搭載工程で支障なく使用できるため、フリップチップ方式で実装された半導体装置を安価、かつ収率良く得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施例に基づき説明するが、それに先立ち、ソルダーレジストのエリクセン値を１．５〜１０．０に、破断伸び率を２．０〜３５％にそれぞれ選定した理由について述べる。
このエリクセン値が１．５を下回ると、形成されるソルダーレジスト層の収縮により反りが発現し、本発明の目的を達成することができない。また、１０．０を上回ると、ソルダーレジストとしての信頼性が低くなり、耐久性がなくなるため、取扱上支障が出る。実際上、このエリクセン値は、２．０〜１０．０であることが好ましい。
なお、エリクセン値とは、しわ押さえとダイスの間に締め付けた試験片に対して、先端が球状のパンチを押しつけてカップの形を成型し、試験片の少なくとも１ヶ所に、裏面に達する割れができるまでに、パンチ先端がしわ押さえ面から移動した距離をミリメートルで表した値である。その測定は、ＪＩＳ  Ｚ２２４７  エリクセン試験方法に従って行なわれる。
【００１８】
また、上記破断伸び率が２．０％を下回ると、得られるソルダーレジスト層の柔軟性が低くなり、亀裂が発生しやすくなる。また、破断伸び率が３５％を上回ると、ソルダーレジストとしての信頼性が低く、耐久性がなくなるため、取扱上支障が出る。実際上、この破断伸び率は、３．０〜３５％であることが好ましい。
【００１９】
更に、ソルダーレジストを、フォトリソグラフィー手法が可能なもの、例えば紫外線露光等によりパターを形成することが可能なものとした理由は、ソルダーレジストを両面同時に塗布し、硬化することにより得られるマトリックス基板の歪みを最小限に抑えることを可能にするためである。なお、基板の両面にソルダーレジストを塗布するには、両面同時に塗布できれば特に制限はなく、例えば、ロールコート法やカーテンコート法などが用いられる。
なお、ソルダーレジストの種類としては、上記条件を満たすものであれば特に制限はない。
【００２０】
ところで、ソルダーレジストの開口面積差が大きい場合、前記手段のみではマトリックス基板の反りが十分に改善できない場合がある。このような場合、フリップチップ接続用パッケージ基板間に、幅が少なくとも０．１ｍｍ以上のソルダーレジスト層未形成部を構成すると、より反りを低減できる。この未形成部分の幅は、製品の密度を上げるため、より狭いことが望まれるが、０．１ｍｍ以上は必要である。そして、より広い方が好ましいが、製品密度の制約より０．２ｍｍ程度とすることが好ましい。
【００２１】
また、本発明は、ソルダーレジスト層形成工程を、従来法が印刷塗布法により行なっているのに対し、フォトリソグラフィー手法を用いて行なうようにした点で異なる。即ち、本発明では、ソルダーレジストを基板の両面に同時塗布し、乾燥し、所望のパターンを有するマスクを介して露光し、現像してソルダーレジスト層開口部を得るようにしている。このため、本発明の製造方法は、微細な開口形状を容易に作り出せるという利点があるばかりか、得られるマトリックス基板の反りを加工面から最小限に抑えることが可能となる。
【００２２】
以下、実施例を説明する。
（実施例１）
両面に厚さ１８μｍの銅箔が設けられた幅６５ｍｍ、長さ１９０ｍｍ、厚さ０．０６ｍｍのガラス・ＢＴレジン性の基板を用いてマトリックス基板を以下のようにして作成した。なお、説明中、従来例で説明したのと同様の部分には、同一符号を用いた。
まず、所定位置にドリルを用いて層間接続用の貫通孔２を開けた。次に、無電解メッキと電解メッキとにより貫通孔２の内面に銅メッキを施して層間接続を行った。次に、銅表面にレジストフィルムを貼り付け、所望の配線パターンを有するマスクを用いて両面同時露光した。その後、現像してエッチングパターを形成した。次に、露出している銅部をエッチングして除去し、引き続き残存するレジスト層を除去して配線部を形成した。
その後、太陽インキ株式会社製PSR4000AUS303（エリクセン値２．０、破断伸び率３．０％）を、スクリーン印刷して、１０ｍｍ角のソルダーレジスト開口部を４８個有するマトリックス基板ＭＳを得、露出している銅配線部にニッケルメッキと金メッキとを施した。この基板ＭＳではパッケージ基板ＰＳ間にはソルダーレジスト層未形成部はなく、レジスト層の開口面積差は、比で２．３となっていた。この基板ＭＳの反りを測定したところ、２．０ｍｍであった。
【００２３】
（比較例１）
用いたソルダーレジストを太陽インキ株式会社製 PSR4000AUS5（エリクセン値０．８、破断伸び率１．１％）とした以外は実施例１と同様にして同様のマトリックス基板を作成し、基板の反りを測定した。その結果、反りは５．０ｍｍであった。
【００２４】
（実施例２）
ソルダーレジスト層５の形成時に、ロールコーターを用いて基板ＭＳの両面にソルダーレジストを塗布し、これを乾燥させて銅配線部４上に厚さが０．０２ｍｍとなるソルダーレジスト層５を得、所定のパターンを有するマスクを用いて両面同時露光し、現像した以外は実施例１と同様にして同様のマトリックス基板ＭＳを作成し、その基板の反りを測定した。その結果、反りは０．８ｍｍであった。
【００２５】
（比較例２）
パッケージ基板ＰＳのマスクを変更し、ソルダーレジスト層５の開口面積差が６．３となるようにした以外は、実施例２と同様にしてマトリックス基板ＭＳを作成し、その基板の反りを測定した。その結果、反りは４．８ｍｍであった。
【００２６】
（実施例３）
パッケージ基板ＰＳ間に幅１ｍｍのソルダーレジスト未形成部分を形成した以外は比較例２と同様にして図１に示したようなマトリックス基板ＭＳを作成し、その基板の反りを測定した。その結果、反りは０．６ｍｍであった。
【図面の簡単な説明】
【００２７】
【図１】実施例３で得られた本発明のマトリックス基板の平面図である。
【図２】従来のマトリックス基板の一例の平面図である。
【図３】図２のマトリックス基板のパッケージ基板部分の拡大断面図である。
【符号の説明】
【００２８】
ＭＳ              マトリックス基板
ＰＳ              パッケージ基板
１                ガラス・エポキシ基板
２                貫通孔
３                導通部
４                配線部
５                ソルダーレジスト
６                メッキ層
【図１】
2006024802.tif 000003
【図２】
2006024802.tif 000004
【図３】
2006024802.tif 000005