(57)【要約】【課題】  小型化及びコストの低減を可能にするＭＥＭＳ素子の製造方法及び、ＭＥＭＳ素子を提供する。【解決手段】  ＭＥＭＳ素子１０の製造方法は、半導体基板３０の表面に不純物を注入して周囲から絶縁分離されたｗｅｌｌ３２を形成する工程と、ｗｅｌｌ３２の表面の一部を含んで選択的に犠牲層（絶縁層）４０を形成する工程と、犠牲層４０に開設される開口部においてアンカー部５２が半導体基板３０の表面に接続し、可動部５１が犠牲層４０の表面に連続するビーム５０を形成する工程と、ビーム５０の可動部５１の下部を含む周縁に形成されている犠牲層４０を除去する工程と、を有する。また、このような製造方法にて製造されたＭＥＭＳ素子は、半導体基板３０（集積半導体回路素子を備える半導体装置）とビーム５０が一体に構成される。【選択図】      図１
2006095607.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に不純物を注入して周囲から絶縁分離するｗｅｌｌを形成する工程と、
前記ｗｅｌｌの表面の一部を含んで選択的に犠牲層を形成する工程と、
前記犠牲層に開設される開口部においてアンカー部が前記半導体表面に接続し、可動部が前記犠牲層の表面に連続するビームを形成する工程と、
前記ビームの前記可動部の下部を含む周縁に形成されている前記犠牲層を除去する工程と、
を有することを特徴とするＭＥＭＳ素子の製造方法。
【請求項２】
請求項１に記載のＭＥＭＳ素子の製造方法において、
前記半導体基板に半導体集積回路素子を形成する工程と、
前記犠牲層と、前記半導体集積回路素子を素子分離する絶縁層と、を一体に形成する工程と、
前記半導体回路素子を素子分離する絶縁層は残し、前記ビームの前記可動部の下部を含む周縁に形成されている前記犠牲層を除去する工程と、
を有することを特徴とするＭＥＭＳ素子の製造方法。
【請求項３】
半導体集積回路素子を有する半導体基板と、
前記半導体基板の表面にアンカー部が接続され、該アンカー部に連続して形成される可動部を有するビームと、
を備え、請求項１または請求項２に記載の方法で製造されることを特徴とするＭＥＭＳ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ素子の製造方法及びＭＥＭＳ素子に関する。
【背景技術】
【０００２】
微細加工技術の進展に伴い、いわゆるマイクロマシン（ＭＥＭＳ：Ｍｉｃｒｏ  Ｅｒｅｃｔｒｏｎｉｃｓ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子が注目されている。
従来、半導体基板の表面に不純物を注入して他部から絶縁分離された基板側電極を形成する工程と、ビームを支持するための絶縁層よりなる支持部と基板側電極上を含んで選択的に犠牲層を形成する工程と、前記犠牲層上に駆動側電極を有するビームを形成する工程と、犠牲層を除去する工程を有するＭＥＭＳ素子の製造方法と、この製造方法で製造されたＭＥＭＳ素子が知られている。
【０００３】
【特許文献１】特開２００３−２００３９４号公報（第８頁、９頁、図６、図７）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような特許文献１では、ビームは、支持部と犠牲層上にわたって形成された後、レジストマスクを形成し、エッチングによって所定の平面形状に形成され、さらに、犠牲層を除去して断面形状が形成される。このようにして、ビームは支持部によって可動部と半導体基板表面との間に空隙が形成されてＭＥＭＳ素子が得られる。従って、ビームを支持するための支持部を形成することが必要となる他、ビームを所定の形状に形成するためのエッチング工程等も必要となり製造工程が長くなるため、製造コストが低減しにくい製造方法であった。
【０００５】
さらに、前述したような製造方法、または構造によれば、ＭＥＭＳ素子単独の構成であるため、ＭＥＭＳ素子の駆動制御のための駆動制御回路あるいは検出回路等を別に備える必要があり、システム全体としての小型化、コストの低減等に限界があるという課題がある。
【０００６】
本発明の目的は、小型化及びコストの低減を可能にするＭＥＭＳ素子の製造方法及び、ＭＥＭＳ素子を提供することである。
【課題を解決するための手段】
【０００７】
本発明のＭＥＭＳ素子の製造方法は、半導体基板の表面に不純物を注入して周囲から絶縁分離するｗｅｌｌを形成する工程と、前記ｗｅｌｌの表面の一部を含んで選択的に犠牲層を形成する工程と、前記犠牲層に開設される開口部においてアンカー部が前記半導体表面に接続し、可動部が前記犠牲層の表面に連続するビームを形成する工程と、前記ビームの前記可動部の下部を含む周縁に形成されている前記犠牲層を除去する工程と、を有することを特徴とする。
ここで、ｗｅｌｌとは、半導体基板（シリコン基板）内に導電型の異なる領域のことであって、周囲とは逆タイプのＭＯＳトランジスタを形成する領域で、後述する実施形態では、ｐ型のｗｅｌｌ（ｐ−ｗｅｌｌ）を例示して説明する。
【０００８】
この発明によれば、ビームは、ビームを支持するアンカー部が半導体基板の表面に接続されているために、ビームを支持するための支持部を別に形成する必要がなく、ビームを形成する際にアンカー部が半導体基板表面に積層形成されるので、製造工程が短縮、簡素化できるため、製造コストを低減することができる。
【０００９】
ビームの可動部は、犠牲層を除去することによって駆動に必要な空隙を得ることができるので、例え複雑な形状であっても容易に形成することができる。
【００１０】
また、本発明のＭＥＭＳ素子の製造方法では、前記半導体基板に半導体集積回路素子を形成する工程と、前記犠牲層と前記半導体集積回路素子を素子分離する絶縁層と、を一体に形成する工程と、前記半導体回路素子を素子分離する絶縁層は残し、前記ビームの前記可動部の下部を含む周縁に形成されている前記犠牲層を除去する工程と、を有することが好ましい。
【００１１】
ここで、半導体集積回路素子としては，例えば、ＭＥＭＳ素子を駆動制御する駆動制御回路等を示す。
また、半導体集積回路素子を素子分離する絶縁層とは、例えば、半導体集積回路素子がＭＯＳＦＥＴ（Ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）の場合、ソース領域及びドレイン領域を素子分離するための酸化シリコン（ＳｉＯ2）等の絶縁層を示す。
【００１２】
この発明によれば、犠牲層が半導体集積回路素子を素子分離する絶縁層と一体、即ち共通層として形成されるので、犠牲層と前記絶縁層とを別に構成する必要がなく、より一層、製造工程を短縮、簡素化することができる。
【００１３】
また、ビームの可動部の下部の犠牲層の除去工程の際、半導体集積回路素子を素子分離する絶縁層は残されるために、半導体集積回路素子の絶縁層の形成も別の工程で行なう必要がなく製造工程を短縮、簡素化することができる。
【００１４】
さらに、本発明の製造方法では、半導体集積回路素子の製造工程と連続した工程でビームが製造されるために、半導体製造プロセスの設備で製造することができ、新たに設備を準備する必要がなく、コスト低減や、工場スペースを減縮することができる。
【００１５】
また、本発明のＭＥＭＳ素子は、半導体集積回路素子を有する半導体基板と、前記半導体基板の表面にアンカー部が接続され、該アンカー部に連続して形成される可動部を有するビームと、を備え、請求項１または請求項２に記載の方法で製造されることを特徴とする。
【００１６】
この発明によれば、半導体集積回路素子を有する半導体基板とビームとが一体で構成されているために、ＭＥＭＳ素子（ビーム）とＭＥＭＳ素子駆動のため半導体装置が別体で構成される従来の構成のＭＥＭＳ素子に比べ、小型化、低コストが可能になるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係る実施形態を図面に基づいて説明する。
図１は、本発明に係る実施形態のＭＥＭＳ素子の構成を示す断面図、図２．１および図２．２は、ＭＥＭＳ素子の製造方法を示す断面図である。
（実施形態）
【００１８】
図１は、本発明に係るＭＥＭＳ素子の代表的な構成を示す部分断面図である。本実施形態においては、半導体集積回路素子の一つとしてＭＯＳＦＥＴを例示して説明する。図１において、本実施形態のＭＥＭＳ素子１０は、半導体基板３０にＭＯＳＦＥＴ３６と、ビーム５０と、が一体に形成されている。
【００１９】
ＭＯＳＦＥＴ３６は、シリコン層（Ｓｉ層）３１の所定の領域に所定の不純物を注入して導電性半導体領域３２（この領域をｗｅｌｌと称し、本実施形態ではｐ型の不純物をイオン注入したｐ−ｗｅｌｌである。以降、ｗｅｌｌと表示する。）と、その上面側に構成されるソース領域３３、ドレイン領域３４と、ゲート電極３５と、ソース領域３３及びドレイン領域３４を周囲から素子分離する絶縁層（ＳｉＯ2）４０と、から構成されている。
【００２０】
絶縁層４０は、半導体基板３０のシリコン層３１の表面にｗｅｌｌ３２の一部を含んでシリコン層３１の厚み方向内側及び外側に形成される素子分離層としての選択酸化層（いわゆるＬＯＣＯＳ：Ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｃｏｎ）である。
なお、この絶縁層４０は、後述するビーム５０を形成する際の犠牲層である。
【００２１】
これらソース領域３３、ドレイン領域３４と、ゲート電極３５は、図示しない他の半導体集積回路素子（例えば、他のＭＯＳＦＥＴ、コンデンサ、抵抗等）とビアホールや配線パターンで接続され、さらに複数の絶縁層が積層形成されている。これらの半導体回路素子群は、ＭＥＭＳ素子を駆動制御する駆動制御回路である。このような駆動制御回路を含む半導体基板３０と一体でビーム５０が形成されている。
【００２２】
ビーム５０は、アンカー部５２がシリコン層３１に形成されるビーム支持部３７の表面に積層形成され、梁形状の可動部５１に連続している。可動部５１は、シリコン層３１とは空隙を有し、振動等の駆動が妨げられない構成となっている。
このようにしてＭＥＭＳ素子１０が構成されている。
【００２３】
続いて、このＭＥＭＳ素子の製造方法について図面を参照して説明する。
図２．１および図２．２は、本実施形態に係るＭＥＭＳ素子の製造方法について製造工程に沿って模式的に示す断面図である。なお、この製造工程は、本発明に係る部分のみを記載しており、記載意外の周知の半導体製造工程については省略している。
【００２４】
まず、半導体基板３０として本実施形態では、図２．１（ａ）に示すように、ｎ型のシリコン層３１の絶縁領域としてのｗｅｌｌ３２を所定の位置に形成する。ｗｅｌｌ３２は、ｐ型の不純物をイオン注入しアニール処理を施すことによって形成する。イオン注入濃度は、所定のトランジスタ閾値電圧などの諸特性が得られるように設定される。
【００２５】
続いて、ＬＯＣＯＳ素子分離（絶縁分離）を用いたＣＭＯＳプロセスによって絶縁層４０を形成する。絶縁層４０は酸化シリコン（ＳｉＯ2）で形成され、後工程において説明するソース領域、ドレイン領域と、ビームが接続されるビーム支持部３７が開口されている。このビーム支持部３７にビーム５０が積層形成される。
【００２６】
次に、ビーム５０を形成する。図２．１（ｂ）において、本実施形態では、ビーム５０は、構造的強度、弾性定数などの物理特性がビーム５０の機械的駆動特性に対して適切なポリシリコンの積層膜で形成する。ビーム５０は、アンカー部５２がシリコン層３１のビーム支持部３７の表面に密着形成され、他の部分（可動部５１）は、絶縁層４０の表面に形成されている。ビーム５０は、厚みを一定に積層するために、凹部５３が形成されるが、アンカー部５２の平面位置範囲内にあるために、可動部５１の機械的駆動に影響を与えない。ビーム５０を半導体基板３０に形成した後、ＭＯＳＦＥＴ３６を形成する。
【００２７】
ＭＯＳＦＥＴ３６の形成工程は、周知の半導体プロセスで行なわれるため簡単に説明する。図２．１（ｃ）において、まず、ゲート酸化膜６０を形成する。図示しないが、ＬＯＣＯＳ工程終了後、活性領域の窒化シリコン（Ｓｉ3Ｎ4）、酸化シリコン（ＳｉＯ2）除去後、ゲート酸化膜６０を形成する。このゲート酸化膜の所定位置にゲート電極３５を形成する。
【００２８】
ゲート電極３５は、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）によりポリシリコン（多結晶シリコン）で形成される。この際、不純物をドープして所定の抵抗値制御をすることができる。ゲート電極形成後、ソース領域３３、ドレイン領域３４を形成する。
【００２９】
ソース領域３３とドレイン領域３４は、図２．２（ｄ）で示すように、ゲート電極３５を挟んで、絶縁層４０の開口されたｗｅｌｌ３２表面に、イオン注入とアニーリング処理により形成する。これらの形成工程も半導体製造工程として周知であるので、詳しい説明を省略する。
【００３０】
続いて、図２．２（ｅ）で示すように、ＭＯＳＦＥＴ３６の上面にマスクレジスト７０を形成する。マスクレジスト７０は、ＭＯＳＦＥＴ３６の絶縁層４０の充分な素子分離能力を確保する面積を確保している。従って、ビーム５０の可動部５１のアンカー部までの距離とマスクレジスト７０の端部から素子分離のための絶縁層４０の端部までの距離はほぼ同等の距離に設定されている（図２．２（ｆ）、参照）。
そして、フッ酸等によるエッチングにより、所定範囲の絶縁層４０を除去する。
【００３１】
犠牲層４０を除去した状態を図２．２（ｆ）に示す。このように犠牲層を除去することによって、ビーム５０は犠牲層から開放された状態となり、アンカー部５２がシリコン層３１のビーム支持部３７に密着し、可動部５１が駆動可能な状態に形成される。また、ＭＯＳＦＥＴ３６においては、素子分離に必要な絶縁層４０の面積が確保されている。
【００３２】
なお、ビーム５０とＭＯＳＦＥＴ３６との距離が近接している場合には、ビーム５０とマスクレジスト７０との間に形成される間隙部（図２．２（ｅ）、参照）の絶縁層４０を除去したのち、ＭＯＳＦＥＴ側のマスクレジスト端面に再度マスクレジストを形成した後、ビーム５０の下部のある絶縁層を除去することもできる。
【００３３】
ここで、絶縁層４０は、ビーム形成をするために必要な層であり、その後除去されるために、ビーム５０にとっては犠牲層である。
【００３４】
従って、前述した実施形態によれば、ビーム５０は、ビーム５０を支持するアンカー部５２が半導体基板３０の表面のビーム支持部３７に積層形成されているために、ビーム５０を支持するための支持部を別に形成する必要がなく、ビーム５０を形成する際にアンカー部５２が形成されるため、製造工程が短縮、簡素化できるので、製造コストを低減することができる。
【００３５】
また、ビーム５０の可動部５１は、犠牲層上に積層形成されており、犠牲層４０を除去することによって駆動に必要な空隙を得ることができるので、例え複雑な形状であっても容易に形成することができる。
【００３６】
また、犠牲層がＭＯＳＦＥＴ３６を形成する構成要素の一つである絶縁分離としての絶縁層４０と共通で形成されるので、犠牲層と絶縁層とを別に構成する必要がなく、より一層、製造工程を短縮、簡素化することができる。
【００３７】
また、ビーム５０の可動部５１の下部の犠牲層の除去工程の際、半導体集積回路素子を素子分離する絶縁層は残されるために、ＭＯＳＦＥＴ３６の絶縁層の形成も別の工程で行なう必要がなく製造工程を短縮、簡素化することができる。
【００３８】
さらに、本発明の製造方法では、ＭＯＳＦＥＴ３６のような半導体集積回路素子の製造工程と連続した工程でビーム５０が製造されるために、半導体製造プロセスの設備で製造することができ、新たに設備を準備する必要がなく、コスト低減や、工場スペースを減縮することができる。
【００３９】
さらには、半導体集積回路素子を有する半導体基板３０とビーム５０とが一体で構成されているために、ＭＥＭＳ素子（ビーム）とＭＥＭＳ素子駆動制御のため半導体装置が別体で構成される従来の構成に比べ、小型化、低コストが可能になるという効果がある。
【００４０】
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前述の実施形態では、ビーム５０の形状は（図１、参照）、可動部５１の形状は単純梁形状で表しているが、可動部５１は、櫛歯形状の振動子、共振子、あるいは同様な製造方法で櫛歯状の振動片を１対形成し、櫛歯部を相互に対向させて組み合わせた共振子等を構成することができる。
【００４１】
このようにすれば、半導体基板（半導体装置）に様々な形態のビームを容易に形成することができる。
【００４２】
従って、前述の実施形態によれば、小型化及びコストの低減を可能にするＭＥＭＳ素子の製造方法及び、ＭＥＭＳ素子を提供することができる。
【産業上の利用可能性】
【００４３】
本発明によるＭＥＭＳ素子の製造方法及びＭＥＭＳ素子は、静電駆動型ＭＥＭＳ素子（振動子、共振子等）、光学ＭＥＭＳ素子、光変調素子等に採用することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明に係る実施形態のＭＥＭＳ素子の構成を示す断面図。
【図２．１】本発明に係る実施形態のＭＥＭＳ素子の製造方法を示す断面図。
【図２．２】本発明に係る実施形態のＭＥＭＳ素子の製造方法を示す断面図。
【符号の説明】
【００４５】
１０…ＭＥＭＳ素子、３０…半導体基板、３１…シリコン層、３２…ｗｅｌｌ、３３…ドレイン領域、３４…ソース領域、３５…ゲート電極、３６…ＭＯＳＦＥＴ、３７…ビーム支持部、４０…絶縁層（犠牲層）、５０…ビーム、５１…可動部、５２…アンカー部、６０…ゲート酸化膜、７０…レジスト膜。
【図１】
2006095607.tif 000003
【図２．１】
2006095607.tif 000004
【図２．２】
2006095607.tif 000005