(57)【要約】      （修正有）【課題】良好な熱放散を伴う複合構造を提供する。【解決手段】光学、光電子工学、または電子工学での用途のための複合構造４０であって、支持ウェハ２０と、単結晶材料の中から選択される材料からなる層と、誘電体材料からなる層１３とを備え、複合構造４０の熱インピーダンスが、周囲温度と６００°Ｋとの間で、複合構造と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下になるように、支持ウェハ２０、単結晶材料からなる層１１、および誘電層１３が作成される材料が選択され、各層の厚さが調整されることを特徴とする複合構造４０。また、この複合構造４０を製造するための方法。【選択図】図２
2006173577.tif 000002
【特許請求の範囲】
【請求項１】
光学、光電子工学、または電子工学での用途のための複合構造（４０）であって、支持ウェハ（２０）と、単結晶材料の中から選択される材料からなる層（１１）と、誘電体材料からなる層（１３）とを備え、複合構造（４０）の熱インピーダンスが、周囲温度と６００°Ｋとの間で、前記複合構造と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下になるように、前記支持ウェハ（２０）、前記単結晶材料からなる層（１１）、および前記誘電層（１３）の構成材料が選択され、各層の厚さが調整されることを特徴とする複合構造（４０）。
【請求項２】
前記支持ウェハ（２０）が、単結晶バルク・シリコンの熱インピーダンスよりも大幅に低い熱インピーダンスを有する材料からなることを特徴とする請求項１に記載の複合構造（４０）。
【請求項３】
前記材料がまた、約１０４オームｃｍよりも大きい電気抵抗率を有するように選択されることを特徴とする前記請求項に記載の複合構造（４０）。
【請求項４】
前記支持ウェハ（２０）が、多結晶バルクＳｉＣ、多結晶バルクＡｌＮ、またはセラミックからなることを特徴とする前記２つの請求項のいずれか一項に記載の複合構造（４０）。
【請求項５】
前記誘電体材料の層（１３）の厚さに対する前記調整が、前記誘電体材料からなる層（１３）の厚さが最大厚さ以下になるようなものであったこと、および前記単結晶材料からなる層（１１）の厚さがしきい値厚さ以上であることを特徴とする前記請求項のいずれか一項に記載の複合構造（４０）。
【請求項６】
前記誘電体材料が、ＳｉＯ２および／またはＳｉ３Ｎ４および／またはＳｉｘＯｙＮｚであることを特徴とする前記請求項のいずれか一項に記載の複合構造（４０）。
【請求項７】
複合構造（４０）の熱インピーダンスが、周囲温度と６００°Ｋとの間で、前記複合構造と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下になるように、前記誘電体材料からなる層（１３）の厚さが、約０．２０マイクロメートル未満になるように選択され、前記単結晶材料からなる層（１１）の厚さが、前記誘電体材料からなる層（１３）のこの厚さに応じて選択されることを特徴とする前記２つの請求項に記載の複合構造（４０）。
【請求項８】
前記誘電体材料からなる層（１３）の厚さがまた、約０．０２マイクロメートルよりも大きくなるように選択されることを特徴とする前記請求項に記載の複合構造（４０）。
【請求項９】
前記単結晶材料からなる層（１１）の材料が、少なくとも１つの電子素子を層内に形成することができるように、半導体材料の中から選択されることを特徴とする請求項１から７のいずれか一項に記載の複合構造（４０）。
【請求項１０】
前記単結晶材料からなる層（１１）が、少なくとも１つのＣＭＯＳ型電子素子を備えることを特徴とする前記請求項に記載の複合構造（４０）。
【請求項１１】
前記単結晶材料が、Ｓｉ、ＳｉＧｅ、またはＧｅであることを特徴とする前記２つの請求項のいずれか一項に記載の複合構造（４０）。
【請求項１２】
前記単結晶材料からなる層（１１）内の前記単結晶材料が、単結晶窒化物半導体を首尾よく成長させることができるように選択され、そこで、複合構造（４０）が、この窒化物半導体の成長のための基板の役割を果たし、かつ前記単結晶材料が、約１０４オームｃｍよりも大きい電気抵抗率を有するように選択されることを特徴とする請求項１から８のいずれか一項に記載の複合構造（４０）。
【請求項１３】
前記単結晶材料が、ＳｉＣ、＜１１１＞Ｓｉ、またはＧａＮであることを特徴とする前記請求項に記載の複合構造（４０）。
【請求項１４】
前記単結晶材料の層（１１）の厚さが、約０．０６マイクロメートルのしきい値厚さよりも大きいことを特徴とする、請求項１１または１３と組み合わせられた請求項７または８に記載の複合構造（４０）。
【請求項１５】
前記単結晶材料の層（１１）の厚さがまた、約１マイクロメートル未満となるように選択されることを特徴とする前記請求項に記載の複合構造（４０）。
【請求項１６】
前記支持ウェハ（２０）が多結晶ＳｉＣからなり、
前記単結晶材料層（１１）が＜１１１＞Ｓｉからなり、その厚さが、約０．２マイクロメートルと約１マイクロメートルとの間になるように選択され、かつ
前記誘電体材料層（１３）がＳｉＯ２からなり、その厚さが約０．２０マイクロメートルである
ことを特徴とする請求項１に記載の複合構造（４０）。
【請求項１７】
前記支持ウェハ（２０）が多結晶ＳｉＣからなり、
前記単結晶材料層（１１）が＜１１１＞Ｓｉからなり、その厚さが、約０．０６マイクロメートルと約１マイクロメートルとの間になるように選択され、かつ
前記誘電体材料層（１３）がＳｉＯ２からなり、その厚さが約０．０５マイクロメートルである
ことを特徴とする請求項１に記載の複合構造（４０）。
【請求項１８】
窒化物半導体の結晶成長のための基板となるように意図されたハイブリッド構造（５０）であって、前記請求項のいずれか一項に記載の複合構造（４０）と、前記単結晶材料層（１１）の上にある上部単結晶構造（１２）とを備え、前記上部構造（１２）を形成する（１つまたは複数の）材料が、ハイブリッド構造（５０）の上に形成される窒化物半導体の層の質を、窒化物半導体層が前記単結晶材料からなる層（１１）の上に直に形成された場合と比較して向上させるように適応されているハイブリッド構造（５０）。
【請求項１９】
前記単結晶材料の層（１１）が、ＳｉＣ、＜１１１＞Ｓｉ、またはＧａＮからなること、および前記上部構造（１２）が、０≦ｘ≦１、かつ０≦ｙ≦１として、合金ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｙＧａ（１−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎの中から選択される材料からなる層を備えることを特徴とする前記請求項に記載のハイブリッド構造（５０）。
【請求項２０】
０≦ｘ≦１、かつ０≦ｙ≦１として、合金ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｙＧａ（１−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎの中から選択される合金元素の少なくとも１つの濃度が、厚さにわたって漸次に変化することを特徴とする前記請求項に記載のハイブリッド構造（５０）。
【請求項２１】
ＨＥＭＴに適用される構造であって、請求項１２から１７のいずれか一項に記載の複合構造（４０）または請求項１８から２０のいずれか一項に記載のハイブリッド構造（５０）と、単結晶ＧａＮからなる上部エピタキシャル成長層とを備える構造。
【請求項２２】
単結晶材料からなるドナー・ウェハ（３０）から始めて複合構造（４０）を製造するための方法であって、
（ａ）前記ドナー・ウェハ（３０）に支持ウェハ（２０）を結合する工程と、
（ｂ）層の形で前記単結晶材料を含んで、前記支持ウェハ（２０）の上に残部構造（３６）のみを残すようにドナー・ウェハ（３０）を削減する工程であって、前記材料の性質および厚さが、そのようにして形成される複合構造（４０）の熱インピーダンスが、周囲温度と６００°Ｋとの間で、前記複合構造と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下になるようなものである工程と
を含む方法。
【請求項２３】
さらに、前記支持ウェハ（２０）のためのバルク材料の選択を含み、それに関して、熱インピーダンスが、周囲温度と６００°Ｋとの間で、単結晶バルク・シリコンの熱インピーダンスよりも大幅に小さくなる、請求項２２に記載の複合構造（４０）を製造するための方法。
【請求項２４】
前記支持ウェハ（２０）が、多結晶バルクＳｉＣ、多結晶バルクＡｌＮ、またはセラミックからなるように選択されることを特徴とする前記請求項に記載の複合構造（４０）を製造するための方法。
【請求項２５】
工程（ａ）が、前記支持ウェハ（２０）と前記ドナー・ウェハ（３０）との間に、誘電体材料からなる結合層（１３）を、この結合層（１３）の厚さがしきい値厚さ未満になるように形成することを含み、前記しきい値厚さよりも上では、複合構造（４０）の熱インピーダンスが、周囲温度と６００°Ｋとの間で、前記複合構造（４０）と同じ寸法を有する単結晶バルクＳｉＣのウェハの熱インピーダンスの約１．３倍以下にならないことを特徴とする、請求項２２から２４のいずれか一項に記載の複合構造（４０）を製造するための方法。
【請求項２６】
さらに、工程（ａ）の前に、内部に脆弱区域（３５）を形成するように決定された深さで前記ドナー・ウェハ（３０）の結合面の下に原子種を注入する工程を含み、工程（ｂ）が、前記脆弱区域（３５）で前記ドナー・ウェハから残部構造（３６）を切り離すようなエネルギー入力を含み、前記注入の深さが、前記脆弱区域（３５）と前記結合面とが協同して前記残部構造（３６）を画定するように決定される、請求項２２から２５のいずれか一項に記載の複合構造（４０）を製造するための方法。
【請求項２７】
工程（ｂ）が、前記ドナー・ウェハ（３０）の厚さを減少することが可能な機械的かつ／または化学的手段によって行われることを特徴とする請求項２２から２５のいずれか一項に記載の複合構造（４０）を製造するための方法。
【請求項２８】
前記ドナー・ウェハが単結晶バルク材料からなり、工程（ｂ）が、形成される複合構造（４０）の熱インピーダンスが、周囲温度と６００°Ｋとの間で、前記複合構造と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下になるように選択された厚さを有する前記ドナー・ウェハの層のみを保つように実施されることを特徴とする請求項２２から２７のいずれか一項に記載の複合構造（４０）を製造するための方法。
【請求項２９】
前記ドナー・ウェハが、単結晶バルクＳｉ、または単結晶バルクＧｅからなることを特徴とする前記請求項に記載の複合構造（４０）を製造するための方法。
【請求項３０】
前記ドナー・ウェハが、単結晶バルクＳｉＣからなることを特徴とする請求項２８に記載の複合構造（４０）を製造するための方法。
【請求項３１】
前記ドナー・ウェハ（３０）が、初めに、前記単結晶材料からなる層（１１）と、適応された成長基板とを備えること、および前記方法がまた、工程（ａ）の前に、前記適応された成長基板の上での前記単結晶材料からなる層（１１）の結晶成長を含めた、前記ドナー・ウェハ（３０）を形成するための工程を含むことを特徴とする請求項２２から２７のいずれか一項に記載の複合構造（４０）を製造するための方法。
【請求項３２】
前記成長基板が、バルクＳｉまたはバルクＧｅと、ＳｉＧｅからなる緩衝層とを備えること、および前記単結晶材料からなる層（１１）が、＜１００＞ＳｉまたはＳｉＧｅであることを特徴とする前記請求項に記載の複合構造（４０）を製造するための方法。
【請求項３３】
前記成長基板が、バルク・サファイア（Ａｌ２Ｏ３）、単結晶バルクＳｉＣ、バルクＺｎＯ、またはバルク＜１１１＞Ｓｉを含み、前記単結晶材料からなる層（１１）が、ＳｉＣ、＜１１１＞Ｓｉ、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｙＧａ１−ｙＮ、またはＡｌｘＧａ１−ｘＮからなり、ここで０≦ｘ≦１、かつ０≦ｙ≦１であることを特徴とする請求項３１に記載の複合構造（４０）を製造するための方法。
【請求項３４】
さらに、前記単結晶材料からなる層（１１）の上での上部単結晶構造（１２）の結晶成長を含み、前記上部構造（１２）の構成、および前記上部構造（１２）が構成される材料は、窒化物半導体層の層の質が、前記窒化物半導体が前記単結晶材料からなる層（１１）の上に直に作成された場合よりも良くなるようなものである、請求項２２から３３のいずれか一項に記載の複合構造（４０）を製造するための方法による複合構造（４０）の製造を含む、ハイブリッド構造（５０）を製造するための方法。
【請求項３５】
前記上部構造（１２）が、０≦ｘ≦１、かつ０≦ｙ≦１として、合金ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｙＧａ（１−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎの中から選択される層を備えることを特徴とする前記請求項に記載のハイブリッド構造（５０）を製造するための方法。
【請求項３６】
前記上部構造（１２）が、０≦ｘ≦１、かつ０≦ｙ≦１として、合金ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｙＧａ（１−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎの中から選択される層を備え、前記選択された合金中の元素の少なくとも１つの濃度が、厚さにわたって漸次に変化することを特徴とする前記２つの請求項のいずれか一項に記載のハイブリッド構造（５０）を製造するための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持ウェハと、単結晶材料の中から選択される材料からなる少なくとも１つの層を備える層状構造とを備える光学、光電子工学、電子工学の用途のための複合構造に関する。特に、そのような複合構造は、単結晶の有用な層の形成のための基板となるように企図され、またはそのような単結晶の有用な層を含むように企図され、この有用な層は、動作中に有用な層内で強い温度増加を引き起こすデバイスまたは素子を含む。
【背景技術】
【０００２】
このタイプの有用な層では、素子の動作周波数および／またはそれら素子の小型化の度合いが高まると、これらの素子によって解放される熱の放散が重大な問題になることが明らかである。
【０００３】
例えば、ＣＭＯＳ適用例の場合があり、それに関して、特に、有用な層が、それらが上に形成される支持基板から多少熱的に離れている場合に、素子の小型化、およびこれらの有用な層の厚さの低減が、熱放散の問題を悪化させる。特に、ＳＯＩ（シリコン・オン・インシュレータ）、ＳｉＧｅＯＩ（ＳｉＧｅオン・インシュレータ）、ＧｅＯＩ（Ｇｅオン・インシュレータ）、またはＳＧＯＩ（Ｓｉ／ＳｉＧｅオン・インシュレータ）構造に作成されるＣＭＯＳ素子は、特に、酸化物層（典型的には、これらの構造のための絶縁を形成する）が、例えばシリコンからなる基板と有用な層との間に熱障壁を形成することにより、（素子の挙動の乱れを引き起こす）温度上昇に関わる問題を生み出す場合がある。例えば、このタイプのＳＯＩ、ＳｉＧｅＯＩ、ＳＧＯＩ、ＧｅＯＩ構造は、米国特許第２００４／００５３４７７号に記載されているように、Ｓｍａｒｔ−Ｃｕｔ（登録商標）によって作成される場合がある。
【０００４】
例えば、また、高出力周波数（典型的には９００ＭＨｚよりも高い）で動作する素子の場合があり、高出力周波数は、温度上昇を引き起こす可能性があり、これが素子を乱す、さらには損傷させる可能性がある。この欠点を克服するため、有用な層は通常、ＡｓＧａなどの材料よりも良い電荷搬送特性（高電圧での担体の高い飽和率、高い破壊電圧など）を有する窒化物半導体からなる。これは、特にＨＥＭＴ（高電子移動度トランジスタ）トランジスタ・タイプの素子に当てはまる。このタイプの窒化物半導体ベースの層を形成するために、単結晶バルクＳｉＣ、バルク＜１１１＞Ｓｉ、またはバルク・サファイア（Ａｌ２Ｏ３）からなる成長支持体が使用され、この成長支持体に関して、格子パラメータは、単結晶バルク＜１００＞シリコンの格子パラメータと非常に似ている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、＜１１１＞Ｓｉおよびサファイアの熱インピーダンスは、解放された熱のより大きな放散を必要とするいくつかの高出力周波数の用途には依然として高すぎ、熱放散の面では単結晶バルクＳｉＣが基準材料であるが、この材料は依然として高価すぎる。
【０００６】
米国特許第６３２８７９６号および米国特許第２００３／００６４７３５号明細書が、薄い層と支持ウェハとの間の結合を改良し、かつ付随して生じ得る現象の出現を促進する機能を有する誘電体材料からなる結合層によって、該材料の熱伝導率、導電率、および熱膨張特性のために選択される多結晶材料からなる支持ウェハ（多結晶ＳｉＣ基板など）に薄い層を結合することによって作成される複合構造を開示する。
【０００７】
しかし、様々な層および支持ウェハの材料および寸法、ならびに構造を製造する方法は、熱伝導、電気伝導、および熱膨張など物理的な仕様を満足するように選択される。したがって、これらの様々な仕様を満足するためには、妥協的解決策を示唆する構造の選択では、完全な満足を与えることができない。したがって、これらの明細書に記述されている複合構造は、強い熱放散を必要とする高出力周波数の用途では最適化されない。
【０００８】
本発明の第１の目的は、良好な熱放散を伴う複合構造を提供することである。
【０００９】
本発明の第２の目的は、単結晶バルクＳｉＣからなる構造の経済的な費用よりもその経済的な費用が低くなるように、かつ３インチ（約７．６２ｃｍ）よりも大きいサイズで利用可能であるように製造されるそのような複合構造を提供することである。
【００１０】
本発明の第３の目的は、低費用で、小型化されたＨＥＭＴまたはＣＭＯＳの動作を改良することである。
【００１１】
本発明の第４の目的は、良好な熱伝導性および半絶縁電気特性（すなわち高い抵抗性）を有するＨＥＭＴ適用例のための構造を作成することである。
【課題を解決するための手段】
【００１２】
第１の態様によれば、本発明は、光学、光電子工学、または電子工学での用途のための複合構造であって、支持ウェハと、単結晶材料の中から選択される材料からなる層と、誘電体材料からなる層とを備え、複合構造の熱インピーダンスが、周囲温度と６００°Ｋとの間で、複合構造と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下になるように、支持ウェハ、単結晶材料からなる層、および誘電層が作成される材料が選択され、各層の厚さが調整されることを特徴とする複合構造を提案する。
【００１３】
構造の熱インピーダンスφは、構造の様々な層ｉの熱抵抗率Ｒｉから計算されることに留意されたい（φ＝１／ΣｉＲｉ）。材料の熱抵抗率は、ワット単位での入力パワー当たりの、１平方メートルの表面積（考慮される層または基板の表面積）の上での材料の℃、または°Ｋの上昇によって定義される。また、熱抵抗率は、考慮される層（または基板）の厚さと、使用される材料の熱伝導率との比に等しい。
【００１４】
この複合構造は、以下の他の特徴を含む。
−支持ウェハが、単結晶バルク・シリコンの熱インピーダンスよりも大幅に低い熱インピーダンスを有する材料からなる。
−支持ウェハが作成される材料がまた、１０４オームｃｍよりも大きい電気抵抗率を有する。
−支持ウェハが、多結晶バルクＳｉＣ、多結晶バルクＡｌＮ、またはセラミックからなる。
−誘電体材料からなる層の厚さ、および単結晶材料からなる層の厚さが、複合構造の熱インピーダンスが、周囲温度と６００°Ｋとの間で、複合構造と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下になるように選択される。
−誘電体材料が、ＳｉＯ２および／またはＳｉ３Ｎ４および／またはＳｉｘＯｙＮｚである。
−複合構造の熱インピーダンスが、周囲温度と６００°Ｋとの間で、複合構造と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下になるように、誘電体材料からなる層の厚さが、約０．２０マイクロメートル未満になるように、場合によっては約０．０２マイクロメートルよりも大きくなるように選択され、その後、この厚さに応じて、単結晶材料からなる層の厚さが選択される。
−単結晶材料からなる層の材料が、電子素子を形成することができるように、半導体材料の中から選択される。
−単結晶材料が、Ｓｉ、ＳｉＧｅ、またはＧｅである。
−半導体材料からなる層が、少なくとも１つのＣＭＯＳ型電子素子を備える。
−単結晶材料からなる層の単結晶材料が、単結晶窒化物半導体を首尾よく成長させることができるように選択され、そこで、複合構造が、この窒化物半導体の成長のための基板の役割を果たし、かつ単結晶材料が、約１０４オームｃｍよりも大きい電気抵抗率を有するように選択される。
−前記単結晶材料が、ＳｉＣ、＜１１１＞Ｓｉ、またはＧａＮである。
−単結晶材料の層の厚さが、約０．０６マイクロメートルのしきい値厚さよりも大きく、場合によっては約１マイクロメートル未満である。
−支持ウェハが多結晶ＳｉＣからなり、単結晶材料の層が＜１１１＞Ｓｉからなり、その厚さが、０．２マイクロメートルと１マイクロメートルとの間になるように選択され、かつ誘電体材料の層がＳｉＯ２からなり、その厚さが約０．２マイクロメートルである。
−支持ウェハが多結晶ＳｉＣからなり、単結晶材料の層が＜１１１＞Ｓｉからなり、その厚さが、０．０６マイクロメートルと１マイクロメートルとの間になるように選択され、かつ誘電体材料の層がＳｉＯ２からなり、その厚さが約０．０５マイクロメートルである。
【００１５】
第２の態様によれば、本発明による方法が、前記複合構造と、単結晶材料層の上にある上部単結晶構造とを備え、上部構造を形成する（１つまたは複数の）材料が、ハイブリッド構造の上に形成される窒化物半導体の層の質を、窒化物半導体層が単結晶材料からなる層の上に直に形成された場合よりも良くするように適応されているハイブリッド構造を提案する。
【００１６】
このハイブリッド構造の他の特徴は、以下のことを含む。
−単結晶材料の層が、ＳｉＣ、＜１１１＞Ｓｉ、またはＧａＮからなり、上部構造が、０≦ｘ≦１、かつ０≦ｙ≦１として、合金ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｙＧａ（１−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎの中から選択される材料からなる層を備える。
−０≦ｘ≦１、かつ０≦ｙ≦１として、合金ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｙＧａ（１−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎの中から選択される合金元素の少なくとも１つの濃度が、厚さにわたって漸次に変化する。
【００１７】
第３の態様によれば、本発明は、ＨＥＭＴに適用される構造であって、前記複合構造または前記ハイブリッド構造と、単結晶ＧａＮからなる上部エピタキシャル成長層とを備える構造を提案する。
【００１８】
第４の態様によれば、本発明は、単結晶材料からなるドナー・ウェハから始めて複合構造を製造するための方法であって、
（ａ）ドナー・ウェハに支持ウェハを結合する工程と、
（ｂ）層の形で前記単結晶材料を含んで、支持ウェハの上に残部構造のみを残すようにドナー・ウェハを削減する工程であって、材料の性質および厚さが、そのようにして形成される複合構造の熱インピーダンスが、周囲温度と６００°Ｋとの間で、複合構造と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下になるようなものである工程と
を含む方法を提案する。
【００１９】
複合構造を製造するための方法の他の特徴は、以下の通りである。
−前記方法がまた、支持ウェハのためのバルク材料の選択を含み、それに関して、熱インピーダンスが、周囲温度と６００°Ｋとの間で、単結晶バルク・シリコンの熱インピーダンスよりも大幅に小さくなる。
−支持ウェハが、多結晶バルクＳｉＣ、多結晶バルクＡｌＮ、またはセラミックからなるように選択される。
−工程（ａ）が、支持ウェハとドナー・ウェハとの間に、誘電体材料からなる結合層を、この結合層の厚さが最大厚さ未満になるように形成することを含み、最大厚さよりも上では、複合構造の熱インピーダンスが、周囲温度と６００°Ｋとの間で、複合構造と同じ寸法を有する単結晶バルクＳｉＣのウェハの熱インピーダンスの約１．３倍以下にならない。
−前記方法がまた、工程（ａ）の前に、内部に脆弱区域を形成するように決定された深さでドナー・ウェハの結合面の下に原子種を注入する工程を含み、工程（ｂ）が、脆弱区域でドナー・ウェハから残部構造を切り離すようなエネルギー入力を含み、注入の深さが、脆弱区域と結合面とが協同して残部構造を画定するように決定される。
−工程（ｂ）が、ドナー・ウェハの厚さを減少することが可能な機械的かつ／または化学的手段によって行われる。
−ドナー・ウェハが単結晶バルク材料からなり、工程（ｂ）が、形成される複合構造の熱インピーダンスが、周囲温度と６００°Ｋとの間で、複合構造と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下になるように選択された厚さを有するドナー・ウェハの層のみを保つように実施される。
−ドナー・ウェハが、単結晶バルクＳｉ、または単結晶バルクＧｅからなる。
−ドナー・ウェハが、単結晶バルクＳｉＣからなる。
−ドナー・ウェハが、初めに、前記単結晶材料からなる層と、適応された成長基板とを備え、方法がまた、工程（ａ）の前に、適応された成長基板の上での単結晶材料からなる層の結晶成長を含めた、ドナー・ウェハを形成するための工程を含む。
−成長基板が、バルクＳｉまたはバルクＧｅと、ＳｉＧｅからなる緩衝層とを備え、単結晶材料からなる層が、＜１００＞ＳｉまたはＳｉＧｅである。
−成長基板が、バルク・サファイア（Ａｌ２Ｏ３）、単結晶バルクＳｉＣ、バルクＺｎＯ、またはバルク＜１１１＞Ｓｉを含み、単結晶材料からなる層が、ＳｉＣ、＜１１１＞Ｓｉ、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｙＧａ１−ｙＮ、またはＡｌｘＧａ１−ｘＮからなり、ここで０≦ｘ≦１、かつ０≦ｙ≦１である。
【００２０】
第５の態様によれば、本発明は、さらに、単結晶材料からなる層の上での上部単結晶構造の結晶成長を含み、上部構造の構成、および上部構造が構成される材料は、窒化物半導体が単結晶材料からなる層の上に直に作成された場合よりも良い品質を有する窒化物半導体層の層を作成することを可能にする、複合構造を製造するための前記方法による複合構造の製造を含む、ハイブリッド構造を製造するための方法を提案する。
【００２１】
複合構造を製造するための方法の他の特徴は、以下のことを含む。
−上部構造が、０≦ｘ≦１、かつ０≦ｙ≦１として、合金ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｙＧａ（１−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎの中から選択される層を備える。
−上部構造が、０≦ｘ≦１、かつ０≦ｙ≦１として、合金ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｙＧａ（１−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎの中から選択される層を備え、選択された合金中の元素の少なくとも１つの濃度が、厚さにわたって漸次に変化する。
【００２２】
本発明の他の特徴、目的、および利点は、添付された図面を参照して非限定的な例として与えられた本発明の以下の詳細な説明を読めば、より明らかになろう。
【発明を実施するための最良の形態】
【００２３】
図１、２、３、および４は、それぞれが光学、光電子工学、または電子工学の用途での使用を意図された、本発明による複合構造およびハイブリッド構造の４つの例を示す。各複合構造４０は、支持ウェハ２０と、単結晶材料の中から選択される材料からなる単結晶層１１とを備える。
【００２４】
支持ウェハ２０を形成する（１つまたは複数の）材料は、主に、その（それらの）高い熱伝導性のために選択される（高い熱伝導率とは、単結晶バルク＜１００＞シリコンの伝導率よりも大幅に大きい伝導率を意味する）。支持ウェハ２０に選択される材料は、その熱インピーダンスが、周囲温度と６００°Ｋとの間で、複合構造と同じ寸法を有する単結晶バルクＳｉＣのウェハの熱インピーダンスよりも、３０％よりも大幅に小さい値だけ、または３０％だけ大きくなるような熱伝導率を有する材料となる。この場合、単結晶バルクＳｉＣが、結晶材料の熱伝導率の分野での基準であり、その熱伝導率は、典型的には周囲温度（すなわち３００°Ｋ）で約４４０Ｗ／ｍ°Ｋであり、材料の質および構造に応じて±２０％の範囲内である。また、基準熱伝導率として、６Ｈ−ＳｉＣ（約４９０Ｗ／ｍ°Ｋ）、または４Ｈ−ＳｉＣ（約３７０Ｗ／ｍ°Ｋ）、または３Ｃ−ＳｉＣ（約３６０Ｗ／ｍ°Ｋ）の熱伝導率を使用することを選択することもできる。
【００２５】
また、支持ウェハ２０の構成のための材料の選択は、材料の経済的な費用の制約（費用は、単結晶バルクＳｉＣの場合よりも大幅に低くなければならない）、ならびに利用可能性およびサイズの制約に依存する。サイズに関して、３インチよりも大きな支持ウェハ２０が必要とされることがある。
【００２６】
特に、多結晶ＳｉＣ、多結晶ＡｌＮ、または熱的に適応されたセラミックからなる支持ウェハ２０を選択することもある。
【００２７】
また、特にＨＥＭＴ適用例では、高い抵抗率、すなわち１０４オームｃｍよりも大きい抵抗率を有する支持ウェハ２０を選択することも有利になる。
【００２８】
支持ウェハ２０は単結晶層１１によって覆われ、支持ウェハ２０を含む複合構造４０全体の熱インピーダンスが、周囲温度と６００°Ｋ（高出力周波数素子の典型的な動作温度）との間で、複合構造４０と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下になるように、層１１に関して（１つまたは複数の）構成材料が選択され、かつ層１１に関して厚さが調整される。特に、単結晶層１１の厚さは、しきい値厚さよりも大きくなるように選択することができ、しきい値厚さ未満では、複合構造のインピーダンスは、周囲温度と６００°Ｋとの間で、複合構造４０と同じ寸法を有する単結晶バルクＳｉＣからなるウェハの熱インピーダンスの約１．３倍以下にならない。特に、このしきい値厚さは、Ｓｉ、ＳｉＧｅ、Ｇｅ、＜１１１＞Ｓｉ、またはＧａＮなどの材料に関して約０．０６μｍとなることがある。例えば、しきい値厚さと１μｍとの間の厚さを有する単結晶層１１を選択することができる。
【００２９】
本発明による複合構造４０の第１の構成によれば、単結晶構造１１は、ＣＭＯＳ型トランジスタなど電子工学、光学、または光電子工学素子に適合されるように設計される。この場合、単結晶層１１のために選択される材料は、Ｓｉ、ＳｉＧｅ、またはＧｅからなっていてよい。この場合、単結晶層１１内に形成される、または単結晶層１１内にすでに形成されている素子は、それらの素子が動作中に解放する多量の熱を複合構造４０が排出し、したがって乱れさらには劣化の危険を低減するという複合構造４０の特定の構造から恩恵を受ける。
【００３０】
第２の構成によれば、複合構造４０は、窒化物半導体（例えばＧａＮ）など、高出力周波数で動作する素子を含むことが可能な材料から構成される有用な層の形成のための基板である。そのとき、単結晶層１１を形成するために選択される材料は、例えばＳｉＣ、＜１１１＞Ｓｉ、またはＧａＮ、ＡｌＮ、もしくは他の窒化物半導体であってよい。また、これらの材料は、高い電気抵抗率（１０４オームｃｍよりも大きい）を有するように選択される。有用な層が形成されたとき、特に素子が高出力周波数で動作する場合、例えばＨＥＭＴトランジスタの場合には、その後、本発明による複合構造４０を使用して、これらの素子によって解放される多量の熱を放散することができる。
【００３１】
好ましくは、図２および４を参照すると、層状構造１０はまた、ＳｉＯ２および／またはＳｉ３Ｎ４および／またはＳｉｘＯｙＮｚなどの誘電体材料からなり、支持ウェハ２０との界面に構成される絶縁層１３も備える。この絶縁層１３は、複合構造４０が結合技法を使用して作成されるときに興味深い結合特性を有するように選択されるので、（後で述べるように）この複合構造４０を作成するときに特に有用となる場合がある。さらに、この絶縁層１３が作成される材料は、大きな電気抵抗率を有するように選択することができ、これは、ＨＥＭＴパワー素子の動作中に重要な利点となることがある。絶縁層１３の厚さは、しきい値厚さ未満になるように選択され、しきい値厚さよりも上では、複合構造の熱インピーダンスは、周囲温度と６００°Ｋとの間で、複合構造４０と同じ寸法を有する単結晶バルクＳｉＣのウェハの熱インピーダンスの約１．３倍以下にならない。絶縁層１３および単結晶層１１に関する厚さの選択は、一方を他方の前に行うことができ、または逐次近似による方法を使用して行うことができる。
【００３２】
特に、単結晶層１１の厚さは、その自由表面が絶縁層１３から所与の距離となるように適応させることができる。この絶縁層１３は、薄いものとして選択される場合でさえ、熱障壁を残し、この熱障壁は、単結晶層１１の上にエピタキシャル成長させる有用な層の内部に含まれる素子の動作中に熱放散の問題を生じさせる可能性がある。したがって、エピタキシャル成長が行われる表面（すなわち、単結晶層１１の表面）を埋込絶縁層１３から遠ざけることで、熱放散を改善する。
【００３３】
図１は、本発明による第１の複合構造４０を示し、この構造では、層状構造１０は、支持ウェハ２０と直に接触する単結晶層１１のみから構成される。この構成では、調整しなければならない主なパラメータは、支持ウェハ２０および単結晶層１１を形成するために選択される材料、ならびに単結晶層１１の厚さであり、この複合構造４０の熱インピーダンスが、周囲温度と６００°Ｋとの間で、複合構造４０と同じ寸法を有する単結晶バルクＳｉＣのウェハの熱インピーダンスの約１．３倍以下になるようにする。
【００３４】
したがって、０．０６μｍと１μｍとの間の厚さを有する単結晶層１１を選択することができる。
【００３５】
図２は、本発明による第２の複合構造４０を示し、この構造では、層状構造１０は、単結晶層１１と、支持ウェハ２０と単結晶層１１との間にある誘電体材料の層１３とから構成される。この絶縁層１３の厚さは、支持ウェハ２０および単結晶層１１のために選択される材料、および単結晶層１１の厚さがすでに確立されていることを明らかに考慮して、しきい値厚さ未満になるように選択され、このしきい値厚さよりも上では、もはや、複合構造の熱インピーダンスが、周囲温度と６００°Ｋとの間で、複合構造４０と同じ寸法を有する単結晶バルクＳｉＣのウェハの熱インピーダンスの約１．３倍以下にならない。
【００３６】
これを知れば、絶縁層１３の厚さは、０．０２μｍと０．２μｍとの間にすることができる。
【００３７】
例えば、構成材料は、ＳｉＯ２および／またはＳｉ３Ｎ４および／またはＳｉｘＯｙＮｚとなるように選択することができる。
【００３８】
分かっているように、また、０．０６μｍと１μｍとの間の厚さを有する単結晶層１１を選択することもできる。
【００３９】
例えば、以下の複合構造４０が可能となる。
−支持ウェハ２０が多結晶ＳｉＣからなり、
−単結晶材料の層１１が＜１１１＞Ｓｉからなり、その厚さが、０．２マイクロメートルと１．０マイクロメートルとの間になるように選択され、かつ
−誘電体材料層（１３）がＳｉＯ２からなり、その厚さが約０．２０マイクロメートルである。
【００４０】
例えば、以下の複合構造４０が可能となる。
−支持ウェハ２０が多結晶ＳｉＣからなり、
−単結晶材料の層１１が＜１１１＞Ｓｉからなり、その厚さが、０．０６マイクロメートルと１．０マイクロメートルとの間になるように選択され、かつ
−誘電体材料層（１３）がＳｉＯ２からなり、その厚さが約０．０５マイクロメートルである。
【００４１】
図３および４を参照すると、層状構造１０に対して、単結晶層１１の上に上部構造１２を追加することによって、ハイブリッド構造５０が作成され、この上部構造１２を形成する（１つまたは複数の）材料は、ハイブリッド構造５０の上に形成すべき結晶材料の層の質を向上させるように適応される。したがって、これらのハイブリッド構造５０は、ＧａＮなどの窒化物半導体など、高出力周波数に適応された材料からなる有用な材料の結晶成長のための基板の役割を果たすように特に良く構成される。この場合、上部構造１２の性質および構成は、形成される有用な層の質を、この有用な層が単結晶層１１の上に直に形成される場合と比較して向上させるように選択され、複合構造４０から始まる格子パラメータを、形成すべき有用な層の格子パラメータに近くなるように適応させる（したがって、層の成長支持体との過剰な格子不整合に耐性をもつように制約される有用な層内で発生される過剰な転位密度の生成を回避する）。例えば、米国特許第２００３／１３６３３３号明細書および米国特許第６６１７０６０号明細書に公表されている緩衝構造と同様の、またはそれと等価の上部構造１２、すなわち、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｘＧａ１−ｙＮ、またはＡｌｘＧａ１−ｘＮ（ここで、ｘは０と１の間であり、ｙは０と１の間である）からなる少なくとも１つの層を備え、その厚さ範囲内で変化しない組成を有する層、および／または技術的かつ経済的に最も魅力的な構成に従って厚さ範囲内で漸次に変化する組成を有する層を有する上部構造１２を選択することができる。また、高品質の有用な層を後で形成することができるように作成されるこの上部構造１２は、この有用な層を、支持ウェハ２０との界面からさらに遠ざけることができることも意味し、これは、絶縁層１３が支持ウェハ２０と界面をなす場合（図４を参照）に利点を有する（この絶縁層１３は、その厚さがしきい値厚さよりも大きい場合、熱の放散を減速させることがある）。
【００４２】
本発明による複合構造４０を製造するための方法の様々な工程が、図５ａ〜５ｅに示されている。
【００４３】
図５ａは、ドナー・ウェハ３０を示し、このドナー・ウェハ３０は、単結晶材料からなる。
【００４４】
第１の構成によれば、ドナー・ウェハ３０は、単結晶バルク材料から構成されていてよい。
【００４５】
ＣＭＯＳ型適用例のために複合構造４０を作成することが必要とされる場合、そこで、＜１００＞Ｓｉまたは単結晶バルクＧｅからなるドナー・ウェハ３０を選択することができる。
【００４６】
窒化物半導体からなる後続の層の単結晶成長のための基板の役割を果たすように複合構造４０を作成することが必要とされる場合、単結晶ＳｉＣまたは単結晶＜１１１＞Ｓｉ材料を選択することができる。
【００４７】
第２の構成によれば、ドナー・ウェハ３０は、初めに、転写される単結晶材料の層の成長に適応された成長基板を備える。この成長基板は、典型的には、単結晶バルク材料からなる支持体を備える。
【００４８】
したがって、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、バルクＺｎＯ、または単結晶バルク＜１１１＞Ｓｉからなる成長基板を有することができ、ＳｉＣ、＜１１１＞Ｓｉ、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）、ＩｎｙＧａ１−ｙＮ、またはＡｌｘＧａ１−ｘＮ単結晶材料層からなる層を形成することができ、ここで０≦ｘ≦１、かつ０≦ｙ≦１である。
【００４９】
さらに、この成長基板は、支持体と、転写される単結晶材料からなる層との間に中間構造を備えていてもよく、この中間構造は、緩衝構造の役割を果たし、場合によっては、熱膨張の差および／または格子パラメータの差を補償し、かつ／または欠陥を限定するように構成される。したがって、例えば、＜１００＞Ｓｉまたは緩和されたＳｉＧｅからなる単結晶層を作成することができ、ＳｉＧｅからなる緩衝層の上での結晶成長によってそれを形成し、緩衝層の組成は、＜１００＞Ｓｉまたは単結晶バルクＧｅからなる支持体から始まって緩衝層の厚さにわたって漸次に変化する。
【００５０】
図５ｂを参照すると、次いで、決定された機械的脆弱さで、ドナー・ウェハ３０内に決定された深さで脆弱領域３５を形成するように決定されたドーズ（ｄｏｓｉｎｇ）およびエネルギー条件に従って、ドナー・ウェハ２０に原子種が注入される。例えば、水素イオンなどの原子種を注入することができ、１平方センチメートル当たり５×１０１６個と８×１０１６個との間の原子が、１０ｋｅＶと２００ｋｅＶとの間のエネルギーで注入される。
【００５１】
脆弱区域３５の深さは、支持ウェハ２０の上に転写すべき層状構造（図示せず）の少なくとも一部を含む材料厚さ（脆弱区域３５と、図５ｃに示される工程に従って支持ウェハ４０に結合されるドナー・ウェハ３０の表面との間）を画定するように選択される。特に、この注入は、そのようにして境界を画される層状構造が、層の形で単結晶材料を含むように施され、それに関して、層状構造を構成する各層の性質および厚さは、形成されるこの複合構造４０（転写後のこの層状構造と、結合される支持ウェハ２０とを含む）の熱インピーダンスが、周囲温度と６００°Ｋとの間で、単結晶バルクＳｉＣの熱インピーダンスの約１．３倍以下になるようなものである。
【００５２】
任意選択で、この注入の前、または注入の後に、注入表面の上に絶縁層１３が形成される。例えば、この絶縁層１３は、形成される複合構造４０（図５ｅ参照）の熱インピーダンスが、周囲温度と６００°Ｋとの間で、単結晶バルクＳｉＣの熱インピーダンスの約１．３倍以下になるような厚さを有する酸化物（ＳｉＯ２）および／または窒化物（Ｓｉ３Ｎ４および／またはＳｉｘＯｙＮｚ）であってよい。例えば、０．０２μｍから０．２μｍまでの様々な厚さを有するＳｉＯ２および／またはＳｉ３Ｎ４および／またはＳｉｘＯｙＮｚの層を形成することができる。
【００５３】
次いで、ドナー・ウェハ３０の結合面（すなわち、この注入が行われた表面）が、任意選択で、結合のために準備される。したがって、表面を洗浄して、汚染物質（金属、粒子、炭化水素元素）をなくし、かつ表面を、例えば、より親水性にする、機械化学的に研磨する、プラズマによって活性化することができる。任意選択で、注入表面の上に絶縁層１３を形成した場合には、この洗浄工程中に、絶縁層を完全に除去することができる。
【００５４】
図５ｃを参照すると、支持ウェハ２０は、注入表面でドナー・ウェハ３０と接触している。
【００５５】
好ましくは、絶縁層は、結合すべき支持ウェハ２０の表面上に前もって形成されている。全ての場合に、支持ウェハ２０とドナー・ウェハ３０との間の絶縁層１３の厚さは、熱放散に対する過剰な熱障壁を形成しないように選択され、すなわち、ウェハの厚さは、形成される複合構造４０（図５ｅ参照）の熱インピーダンスが、周囲温度と６００°Ｋとの間で、複合構造４０と同じ寸法を有する単結晶バルクＳｉＣのウェハの熱インピーダンスの約１．３倍以下になるように選択される。
【００５６】
支持ウェハ２０とドナー・ウェハ３０とを接触させる前に、支持ウェハ２０の結合面は、例えば洗浄処理を施して、表面をより親水性にし、かつ／または汚染物質を除去することによって、結合のために準備されている。
【００５７】
任意選択で、結合エネルギーを向上させるために、ＣＭＰ（機械化学研磨）またはプラズマ活性化など、結合すべき２つの表面の他の準備を使用してもよい。
【００５８】
そのようにして準備されるドナー・ウェハ３０と支持ウェハ２０とは、場合によっては、周囲温度で接触されることがある。
【００５９】
２つの基板が結合された後、熱エネルギーを入力することによって、例えば２時間にわたって２００℃よりも高い温度で焼き付けることによって、結合を強化することができる。図５ｄを参照すると、脆弱区域３５に位置された弱い結合が切れて、残部構造３６がそこから切り離されるようにエネルギーが加えられ、この残部構造３６は、その後、支持ウェハ２０に結合されて残る。
【００６０】
この残部構造３６は、支持ウェハ４０の上に形成すべき層状構造１０を少なくとも部分的に備える。供給されるエネルギーは、熱エネルギーおよび／または機械エネルギーであってよく、そのとき、層を転写するためのこの技法は、Ｓｍａｒｔ−Ｃｕｔ（登録商標）という表現の下で当業者によく知られており、特にＪ−Ｐ  Ｃｏｌｉｎｇｅによる「Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ  ｔｅｃｈｎｏｌｏｇｙ：Ｍａｔｅｒｉａｌ  ｔｏ  ＬＶＳＩ，２ｎｄ  ｅｄｉｔｉｏｎ」（Ｋｌｕｗｅｒ  Ａｃａｄｅｍｉｃ  Ｐｕｂｌｉｓｈｅｒｓ，ｐ．５０および５１）に記述されている。
【００６１】
１つの変形形態によれば、ドナー・ウェハ３０は、Ｓｍａｒｔ−Ｃｕｔ（登録商標）以外の技法によって、図５ｃに示される構造から削減することができ、そのとき、結合に先立つ工程および結合自体は、（図５ｂに示される）注入を除いて上で述べたものと同じである。ドナー・ウェハ３０を削減するためのこの別の技法は、決定された厚さに達するまで、後面に対して機械的薄層化（研磨、ラッピングなど）および／または乾式化学エッチングを使用し、この決定された厚さは数十ミクロンである場合がある。次いで、様々な機械化学研磨工程を使用して、ドナー・ウェハ３０を薄層化し、図５ｄに示されるように残部構造３６のみを残すことができる。このドナー・ウェハ３０を削減するために使用される技法に関わらず、表面上の任意の粗さおよび汚染物質を除去するために、残部構造３６に対して表面仕上げ工程が施される。
【００６２】
この切離表面は、例えばＣＭＰおよび／または（例えばＲＩＥプラズマによる）湿式もしくは乾式化学エッチングを使用して、「エピレディ」（すなわちエピタキシャル成長させる元素を受け取る準備ができた）表面となるように準備することができる。
【００６３】
また、選択化学エッチングなど、材料を選択的に除去するための技法を使用することもできる。この点では、残部構造３６内に、この選択的な材料除去のためのストップ層を提供することができる。任意選択で、その後、このストップ層を除去して、粗さのほとんどない良好な表面品質を有する最終の層状構造１０（図５ｅ参照）を得ることができる。
【００６４】
図５ｅを参照すると、最終結果は、図１または２に示される複合構造４０に従った、残部構造３６と、場合によっては絶縁層３０とを備える層状構造１０を備える、本発明による複合構造４０である。
【００６５】
最終的に、支持ウェハ２０の上へのドナー・ウェハ３０からの残部層３６のこの転写の後、層状構造１０の上での単結晶上部構造１２の結晶成長が行われて、図３および４に示されるハイブリッド構造５０の１つを得ることができる。
【００６６】
例１
本出願人は、多結晶ＳｉＣからなる支持ウェハ２０と、＜１１１＞シリコンからなる単結晶層１１、およびＳｉＯ２からなる絶縁層１３から構成される層状構造１０とを含む本発明による複合構造に関して比較研究を行った。この場合、多結晶ＳｉＣからなる支持ウェハ２０の抵抗率は、１０５オーム／ｃｍよりも大きかった。これらの複合構造３０は、Ｓｍａｒｔ−Ｃｕｔ（登録商標）を使用して作成された（それに関して、主要な工程は、図５ａ〜５ｅに関連して例示した）。
【００６７】
本出願人によって行われた比較研究は、複合構造４０が、動作中のＨＥＭＴ素子を含むＧａＮ層を支持するときに、同じＧａＮ層の他のタイプの支持体と比較して、そのような複合構造４０の熱的挙動をシミュレートすることからなっていた。
【００６８】
この研究の１つの目的は、ＧａＮ層の温度が、絶縁層１３の厚さ、単結晶層１１の厚さ、支持ウェハ２０の性質、およびＨＥＭＴ素子によって放散されるパワーなどの様々なパラメータによってどのように影響を及ぼされるかを知ることである。
【００６９】
結果が、図６および７に与えられている。
【００７０】
図６は、ＧａＮ層のために選択される支持体のタイプに応じて、素子での（すなわち素子グリッドの下での）推定表面温度Ｔｓ（図では正規化されている）を示すグラフを含む。そこで、
−支持体Ｉは、単結晶バルクＳｉＣからなり、
−支持体ＩＩは、多結晶バルクＳｉＣからなり、
−支持体ＩＩＩは、＜１１１＞Ｓｉ／ＳｉＯ２／多結晶バルクＳｉＣからなり、
−支持体ＩＶは、単結晶バルク＜１１１＞Ｓｉからなる支持体である。
【００７１】
全てのこれらの支持体（Ｉ、ＩＩ、ＩＩＩ、ＩＶ）が、同じ寸法を有していた。
【００７２】
曲線１（点線）は、加えられるパワーが５Ｗ／ｍｍである場合を示し、曲線２（破線）は、加えられるパワーが１０Ｗ／ｍｍである場合を示し、曲線３（実線）は、加えられるパワーが１５Ｗ／ｍｍである場合を示し、これらのパワーは、パワー素子によって典型的に放散されるパワーである。
【００７３】
本発明による複合構造４０（グラフで構成ＩＩＩと表される）は、＜１１１＞Ｓｉからなる２μｍ厚の単結晶層と、ＳｉＯ２からなる１μｍ厚の絶縁層１３とから構成された層状構造１０を備える。
【００７４】
このシミュレーションの結果は、本発明による複合構造４０が、単結晶バルク・シリコンからなる支持体ＩＶの場合よりもはるかに大きい（２０〜３０％程度）熱放散を有し、かつ単結晶バルクＳｉＣからなる支持体Ｉの場合よりも１０〜２０％程度しか小さくない熱放散を有し、多結晶バルクＳｉＣからなる支持体ＩＩと比較すると、（有用なＧａＮ層に加えられるパワーに応じて）差はさらに小さいことを示す。したがって、シミュレートされた複合構造内のＧａＮ層内の素子の温度増加は、単結晶バルクＳｉＣ基板上で得られる温度増加とほぼ同じである。
【００７５】
本出願人は、これらの結果が、周囲温度と６００°Ｋとの間で、複合構造４０と同じ寸法を有する単結晶バルクＳｉＣウェハの熱インピーダンスの約１．３倍以下である熱インピーダンスを有する複合構造を示唆していると推測した。
【００７６】
この熱インピーダンスは、等価の単結晶バルクＳｉＣ、さらには多結晶バルクＳｉＣの熱インピーダンスよりもわずかに高いように思える場合でさえ、高出力周波数を有するＧａＮ層内のＨＥＭＴトランジスタの動作中に十分なものである。
【００７７】
さらに、この複合構造４０は、多結晶ＳｉＣからなる支持体ＩＩとは異なり、高品質のＧａＮ層のエピタキシを可能にする。
【００７８】
この複合構造４０は、さらに、単結晶ＳｉＣからなる支持体Ｉよりも経済的にはるかに魅力的である。
【００７９】
図７は、様々なパワーがＧａＮ層に印加されるとき（横座標に示される）のＧａＮ層の最高温度Ｔ（正規化されている）のシミュレーションを示し、この有用なＧａＮ層は、多結晶ＳｉＣ支持ウェハと、＜１１１＞Ｓｉの２μｍ厚の単結晶層とを備える複合構造４０の上に形成されている。このグラフは、この複合構造４０が１μｍ厚のＳｉＯ２絶縁層を備える場合（曲線４）と、複合構造４０がそのような絶縁層を含んでいない場合（曲線５）との比較である。
【００８０】
このシミュレーションの結果は、薄い絶縁層（厚さ１μｍ未満）が、複合構造４０の熱放散特性を大幅には変えないことを示す（５Ｗ／ｍｍのパワーで０％から、１５Ｗ／ｍｍのパワーで５％程度まで）。
【００８１】
したがって、本出願人は、複合構造４０が、その熱放散特性を大幅に減じることなく、絶縁層１３を非常に良好に含むことができることを実証した。
【図面の簡単な説明】
【００８２】
【図１】本発明による第１の複合構造を図式的に示す図である。
【図２】本発明による第２の複合構造を図式的に示す図である。
【図３】本発明による第３の複合構造を図式的に示す図である。
【図４】本発明による第４の複合構造を図式的に示す図である。
【図５ａ】本発明による複合構造の製造の方法における工程を示す図である。
【図５ｂ】本発明による複合構造の製造の方法における工程を示す図である。
【図５ｃ】本発明による複合構造の製造の方法における工程を示す図である。
【図５ｄ】本発明による複合構造の製造の方法における工程を示す図である。
【図５ｅ】本発明による複合構造の製造の方法における工程を示す図である。
【図６】本発明による複合構造を含めた様々なＧａＮ支持体の上で生じる熱的挙動のシミュレーションの結果を示す図である。
【図７】本発明による複合構造を含めた様々なＧａＮ支持体の上で生じる熱的挙動のシミュレーションの結果を示す図である。
【図１】
2006173577.tif 000003
【図２】
2006173577.tif 000004
【図３】
2006173577.tif 000005
【図４】
2006173577.tif 000006
【図５ａ】
2006173577.tif 000007
【図５ｂ】
2006173577.tif 000008
【図５ｃ】
2006173577.tif 000009
【図５ｄ】
2006173577.tif 000010
【図５ｅ】
2006173577.tif 000011
【図６】
2006173577.tif 000012
【図７】
2006173577.tif 000013
【外国語明細書】
2006173577000001.pdf