(57)【要約】【課題】ボンディングワイヤの寄生インダクタの大きさによらず、増幅器の出力信号を歪ませることなく高い出力で出力可能な半導体集積回路を提供する。【解決手段】周辺部に配置された第１リードＰＬ１と第２リードＰＬ２を有する外囲器３と、増幅器Ｔとその増幅器の出力端子に接続する第１パッドＰ１と第２パッドＰ２を有し外囲器内に配置されるＩＣチップ２と、第１リードと第１パッドに接続する第１ボンディングワイヤＷ１と、第２リードと第２パッドに接続する第２ボンディングワイヤＷ２と、一端が第１リードに接続し他端に電源電圧Ｖｃｃを印加可能であるインダクタＬと、第２リードに接続するコンデンサＣを有する。【選択図】図４
2006024856.tif 000002
【特許請求の範囲】
【請求項１】
周辺部に配置された第１リードと第２リードを有する外囲器と、
増幅器と前記増幅器の出力端子に接続する第１パッドと第２パッドを有し、前記外囲器内に配置されるＩＣチップと、
前記第１リードと前記第１パッドに接続する第１ボンディングワイヤと、
前記第２リードと前記第２パッドに接続する第２ボンディングワイヤと、
一端が前記第１リードに接続し、他端に電源電圧を印加可能であるインダクタと、
前記第２リードに接続するコンデンサを有することを特徴とする半導体集積回路。
【請求項２】
前記外囲器が、前記インダクタの前記一端に接続する第３リードをさらに有し、
前記ＩＣチップが、前記増幅器の前記出力端子に接続する第３パッドをさらに有し、
前記第３パッドと前記第３リードに接続する第３ボンディングワイヤをさらに有することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記外囲器が、前記コンデンサと前記第２リードに接続する第４リードをさらに有し、
前記ＩＣチップが、前記増幅器の前記出力端子に接続する第４パッドをさらに有し、
前記第４パッドと前記第４リードに接続する第４ボンディングワイヤをさらに有することを特徴とする請求項１又は請求項２に記載の半導体集積回路。
【請求項４】
周辺部に配置され電源電圧を印加可能である第１リード、前記周辺部に配置される第２リードと前記周辺部に配置され前記第１リードに接続する第３リードを有する外囲器と、
増幅器と前記増幅器の出力端子に接続する第１パッド、第２パッドと第３パッドを有し、前記外囲器内に配置されるＩＣチップと、
前記第１リードと前記第１パッドに接続する第１ボンディングワイヤと、
前記第２リードと前記第２パッドに接続する第２ボンディングワイヤと、
前記第３リードと前記第３パッドに接続する第３ボンディングワイヤと、
前記第２リードに接続するコンデンサを有することを特徴とする半導体集積回路。
【請求項５】
前記第１ボンディングワイヤと前記第２ボンディングワイヤが直交する位置に配置されていることを特徴とする請求項１乃至４のいずれか１つに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インピーダンス整合が必要な半導体集積回路に関するものである。
【背景技術】
【０００２】
図１８に示すように、従来の半導体集積回路１１は、外囲器１３と、外囲器１３内に封入されているＩＣチップ１２と、ボンディングワイヤＷ０と、インダクタＬ０と、コンデンサＣ０を有している。外囲器１３には、周辺部にリードＰＬ０が配置されている。ＩＣチップ１２には、増幅器Ｔ０と、増幅器Ｔ０の出力端子に接続するパッドＰ０が配置されている。ボンディングワイヤは、リードＰＬ０とパッドＰ０に接続している。インダクタＬ０は、一端がリードＰＬ０に接続し、他端が電源電圧を印加可能である。コンデンサＣ０は、リードＰＬ０とインダクタＬ０の一端に接続している。このように、従来の半導体集積回路１１は、ＩＣチップ１２上に形成された増幅器Ｔ０であるトランジスタのオープンコレクタ出力の周辺回路を有している。トランジスタＴ０の出力信号は、外囲器１３のリードＰＬ０から外囲器１３の外部へ出力される。外囲器１３の外部には、トランジスタＴ０の出力を取り出すためのインピーダンス整合回路が設けられている。インピーダンス整合回路は、インダクタL０とコンデンサC０で構成されている。図１９に示すように、ボンディングワイヤＷ０は、寄生インダクタＬＢ０を有する。インダクタＬ０と寄生インダクタＬＢ０は直列に接続される。寄生インダクタＬＢ０はインダクタンスＬＢを有するとすると、インダクタＬ０には、インダクタンスＬＢの寄生インダクタＬＢ０が直列に接続されたことになる。
【０００３】
寄生インダクタンスＬＢ０を考慮して、トランジスタＴ０の出力信号を複数のボンディングワイヤＷ０を介して出力する方法が提案されている（例えば、特許文献１の図１参照。）。
【特許文献１】特開２０００−３１１９１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
出力される信号周波数が高くかつ寄生インダクタＬＢ０が大きい場合は、寄生インダクタＬＢ０のインピーダンスが大きくなることから、以下の問題が考えられる。
【０００５】
問題ａ．インピーダンス整合をとるのが困難になると考えられる。すなわち、整合点を見つけ出すのが困難になると考えられる。また、インピーダンス整合がとれたとしても出力される信号周波数の帯域は狭帯域になる。
【０００６】
問題ｂ．トランジスタＴ０のコレクタ（Ａ点）における電圧振幅が大きくなり、トランジスタＴ０のコレクタ−エミッタ間電圧を十分に確保できなくなると考えられる。このことにより、トランジスタＴ０の歪み特性が劣化すると考えられる。
【０００７】
問題ｃ．トランジスタＴ０のコレクタ（Ａ点）における電圧振幅が大きくなり、トランジスタＴ０のミラー効果によるコレクタ−ベース間容量が大きくなると考えられる。このことにより、トランジスタＴ０の増幅率が低下したり、トランジスタＴ０前段の歪みが増加したりするなどの悪影響があると考えられる。
【０００８】
問題ｄ．寄生インダクタＬＢ０とＬで分圧された電圧を、コンデンサＣを介して出力として取り出すことになるから、寄生インダクタＬＢ０が大きくなればなるほど、出力の電圧振幅は大きく取れないと考えられる。
【０００９】
このように、出力される信号周波数が高くかつ寄生インダクタＬＢ０が大きい場合は、通常の出力回路構成を用いるのは不利となることがある。したがって、寄生インダクタＬＢ０を減らすような対策が望まれていると考えられる。また、寄生インダクタＬＢ０が大きくても高い出力が取り出せるような対策が望まれていると考えられる。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、ボンディングワイヤの寄生インダクタの大きさによらず、増幅器の出力信号を歪ませることなく高い出力で出力可能な半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記問題点を解決するための本発明の第１の特徴は、周辺部に配置された第１リードと第２リードを有する外囲器と、増幅器とその増幅器の出力端子に接続する第１パッドと第２パッドを有し外囲器内に配置されるＩＣチップと、第１リードと第１パッドに接続する第１ボンディングワイヤと、第２リードと第２パッドに接続する第２ボンディングワイヤと、一端が第１リードに接続し他端に電源電圧を印加可能であるインダクタと、第２リードに接続するコンデンサを有する半導体集積回路にある。
【００１２】
また、本発明の第２の特徴は、周辺部に配置され電源電圧を印加可能である第１リード、周辺部に配置される第２リードと周辺部に配置され第１リードに接続する第３リードを有する外囲器と、増幅器と増幅器の出力端子に接続する第１パッド、第２パッドと第３パッドを有し外囲器内に配置されるＩＣチップと、第１リードと第１パッドに接続する第１ボンディングワイヤと、第２リードと第２パッドに接続する第２ボンディングワイヤと、第３リードと第３パッドに接続する第３ボンディングワイヤと、第２リードに接続するコンデンサを有する半導体集積回路にある。
【発明の効果】
【００１３】
以上説明したように、本発明によれば、ボンディングワイヤの寄生インダクタの大きさによらず、増幅器の出力信号を歪ませることなく高い出力で出力可能な半導体集積回路を提供できる。
【発明を実施するための最良の形態】
【００１４】
次に、図面を参照して、本発明の実施の形態について説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。
【実施例１】
【００１５】
図１に示すように、実施例１に係る半導体集積装置１は、外囲器３と、外囲器３内に配置され封止されているＩＣチップ２と、複数のボンディングワイヤＷ１、Ｗ２と、インダクタＬと、コンデンサＣを有している。外囲器３は、周辺部に配置された複数のリードＰＬ１、ＰＬ２を有する。リードＰＬ１とリードＰＬ２は、外囲器３の外部で接続している。ＩＣチップ２は、増幅器Ｔと増幅器Ｔの出力端子に接続する複数のパッドＰ１、Ｐ２を有している。ボンディングワイヤＷ１は、リードＰＬ１とパッドＰ１に接続している。ボンディングワイヤＷ２は、リードＰＬ２とパッドＰ２に接続している。インダクタＬの一端は、複数のリードＰＬ１、ＰＬ２に接続している。インダクタＬの他端は、増幅器Ｔの型に応じて、電源電圧Ｖｃｃを印加可能、あるいは、接地可能である。具体的には、増幅器TがＮＰＮ型バイポーラトランジスタやNチャネル型ＦＥＴの場合は、インダクタＬの他端は、電源電圧Ｖｃｃに接続することのみができ、接地することはできない。逆に、ＰＮＰ型バイポーラトランジスタやPチャネル型ＦＥＴの場合は、接地することのみができ、電源電圧Ｖｃｃに接続することはできない。そして、増幅器Ｔとしては原理的にはどちらの場合のどちらの型も使用することが可能である。なお、図１では、増幅器TがＮＰＮ型バイポーラトランジスタであるので、インダクタＬの他端は電源電圧Ｖｃｃに接続されている。コンデンサＣの一端は、複数のリードＰＬ１、ＰＬ２に接続している。コンデンサＣの他端は、増幅器Ｔの出力信号を出力可能である。
【００１６】
このように、実施例１の半導体集積回路１は、ＩＣチップ２上に形成された増幅器ＴであるトランジスタＴのオープンコレクタ出力の周辺回路を有している。トランジスタＴの出力信号は、外囲器３の複数のリードＰＬ１、ＰＬ２から外囲器３の外部へ出力される。外囲器３の外部には、トランジスタＴの出力を取り出すためのインピーダンス整合回路が設けられている。インピーダンス整合回路は、負荷素子であるインダクタＬとコンデンサＣで構成されている。図２に示すように、ボンディングワイヤＷ１は、寄生インダクタンスＬＢ１を有する。ボンディングワイヤＷ２は、寄生インダクタンスＬＢ２を有する。寄生インダクタンスＬＢ１とＬＢ２は並列接続されている。インピーダンス整合回路と、寄生インダクタＬＢ１とＬＢ２の並列接続は直列に接続される。インダクタＬと、寄生インダクタＬＢ１とＬＢ２の並列接続は直列に接続される。図３に示すように、寄生インダクタＬＢ１とＬＢ２は共にインダクタンスＬＢを有するとすると、寄生インダクタＬＢ１とＬＢ２の並列接続のインダクタンスはＬＢ／２である。インダクタＬには、インダクタンスＬＢ／２の寄生インダクタＬ０が直列に接続されたことになる。従来の半導体集積装置に比べ、ボンディングワイヤの寄生インダクタのインダクタンスを２分の１に低減している。これにより、インピーダンス整合が容易となり、かつトランジスタＴの出力信号が歪みにくくなる。そして、ボンディングワイヤＷ１、Ｗ２の寄生インダクタンスＬＢが大きい場合であっても、トランジスタＴの出力信号を歪ませることなく高い出力で出力できる。すなわち、従来の問題ａ〜ｄを全て改善することができる。なお、パッドＰ１、Ｐ２が増えるために、パッドの寄生容量ＣＰが２倍になり、電力損失が増大するおそれがあるが、パッドＰ１、Ｐ２をシールドすることにより、電力損失の軽減が可能である。
【実施例２】
【００１７】
図４に示すように、実施例２に係る半導体集積装置１は、図１の実施例１の半導体集積装置１と同様に、外囲器３と、ＩＣチップ２と、複数のボンディングワイヤＷ１、Ｗ２と、インダクタＬと、コンデンサＣを有している。実施例２に係る半導体集積装置１が、実施例１の半導体集積装置１と異なる点は、リードＰＬ１とリードＰＬ２が直接接続されていない点である。このことにより、インダクタＬの一端は、リードＰＬ１には接続するが、リードＰＬ２には接続していない。また、コンデンサＣの一端は、リードＰＬ２には接続するが、リードＰＬ１には接続していない。すなわち、図５に示すように、寄生インダクタンスＬＢ１とＬＢ２は並列接続されていない。インダクタＬと寄生インダクタＬＢ１は直列に接続されている。コンデンサＣと寄生インダクタＬＢ２は直列に接続されている。図６に示すように、寄生インダクタＬＢ１とＬＢ２は共にインダクタンスＬＢを有するとすると、インピーダンス整合回路のインダクタＬには、インダクタンスＬＢの寄生インダクタＬＢ１が直列に接続されたことになる。インピーダンス整合回路のコンデンサＣにも、インダクタンスＬＢの寄生インダクタＬＢ２が直列に接続されたことになる。そして、インピーダンス整合回路のインダクタＬとコンデンサＣが接続されている箇所が、図３のようなＢ点ではなく、Ａ点である。このため、インピーダンス整合回路のインダクタＬは、インダクタＬのインダクタンスにインダクタンスＬＢを加えたインダクタンスを有するインダクタを等価に扱うことができる。また、寄生インダクタＬＢ２は、これと直列に接続されているコンデンサＣで相殺されるため、トランジスタＴの動作に影響がない。したがって、実施例２では、寄生インダクタンスＬＢ１、ＬＢ２の影響を事実上皆無にすることができる。そして、ボンディングワイヤＷ１、Ｗ２の寄生インダクタンスＬＢが大きい場合であっても、トランジスタＴの出力信号を歪ませることなく高い出力で出力できる。すなわち、従来の問題ａ〜ｄを全て完全に改善することができる。
【００１８】
また、図４の実施例２の半導体集積回路１と、図１の実施例１の半導体集積回路１は、外囲器３の外部の配線の接続の変更により、実施例１から実施例２へ、あるいは、実施例２から実施例１へ、容易に変更することができる。これは、実施例１と実施例２の半導体集積回路のＩＣチップ２を含めた外囲器３の内部の構造が同一だからである。外囲器３の外部の配線の接続の変更のみで、両者を適宜使い分けることが可能である。ＩＣチップ２上の回路構成の変更は、高価なマスク再製作やＩＣチップ２の再製造などを伴うため、費用および時間を必要とするが、外囲器３の外部の接続の変更は容易であり短時間に実施することが可能である。インピーダンス整合回路の調整は、試行錯誤を実施するのが通常である。実施例１と実施例２の半導体集積回路はそれぞれ異なる長所を持つが、実施例１と実施例２の共通の構造である外囲器３を作製しておけば両者を試すことができるので、試行錯誤の選択の幅が広がり、より良い出力特性を追求することが可能となる。そして、ボンディングワイヤＷ１、Ｗ２の寄生インダクタンスＬＢが大きい場合であっても、より良い出力特性を実現できる可能性がある。
【００１９】
実施例２によれば、インピーダンス整合をより最適に実現でき、かつ、高性能な出力特性を実現できる可能性が高くなる。特に、外囲器３の外部の接続を変更することで、容易かつ短時間にボンディングワイヤＷ１、Ｗ２の寄生インダクタンスＬＢ１、ＬＢ２を増減できるため、容易かつ短時間に高性能の出力特性を実現する可能性が高くなる。なお、パッドＰ１、Ｐ２が増えるために、パッドの寄生容量ＣＰが２倍になり、電力損失が増大するおそれがあるが、パッドＰ１、Ｐ２をシールドすることにより、電力損失の軽減が可能である。
【実施例３】
【００２０】
図７に示すように、実施例３に係る半導体集積装置１は、図１の実施例１と図４の実施例２の半導体集積装置１と同様に、外囲器３と、ＩＣチップ２と、ｍ（ｍは２以上の自然数）本のボンディングワイヤＷ１１、Ｗ１２乃至Ｗ１ｍと、１本のボンディングワイヤＷ２と、インダクタＬと、コンデンサＣを有している。外囲器３は、周辺部に配置されたｍ個のリードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍと、１個のリードＰＬ２を有する。リードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍは、外囲器３の外部で接続している。一方、リードＰＬ２は、リードＰＬ１、ＰＬ１２乃至ＰＬ１ｍと直接接続されていない。ＩＣチップ２は、増幅器Ｔと増幅器Ｔの出力端子に接続するｍ個のパッドＰ１１、Ｐ１２乃至Ｐ１ｍと、１個のパッドＰ２を有している。ボンディングワイヤＷ１１は、リードＰＬ１１とパッドＰ１１に接続している。ボンディングワイヤＷ１２は、リードＰＬ１２とパッドＰ１２に接続している。ボンディングワイヤＷ１ｍは、リードＰＬ１ｍとパッドＰ１ｍに接続している。ボンディングワイヤＷ２は、リードＰＬ２とパッドＰ２に接続している。インダクタＬの一端は、ｍ個のリードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍに接続しているが、リードＰＬ２には接続していない。インダクタＬの他端は、増幅器Ｔの型に応じて、電源電圧Ｖｃｃを印加可能、あるいは、接地可能である。コンデンサＣの一端は、リードＰＬ２には接続するが、ｍ個のリードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍには接続していない。コンデンサＣの他端は、トランジスタＴの出力信号を出力可能である。
【００２１】
図８に示すように、ボンディングワイヤＷ１１は、寄生インダクタンスＬＢ１１を有する。ボンディングワイヤＷ１２は、寄生インダクタンスＬＢ１２を有する。ボンディングワイヤＷ１ｍは、寄生インダクタンスＬＢ１ｍを有する。ボンディングワイヤＷ２は、寄生インダクタンスＬＢ２を有する。寄生インダクタンスＬＢ１１、ＬＢ１２乃至ＬＢ１ｍは並列接続されている。インダクタＬと、寄生インダクタＬＢ１１、ＬＢ１２乃至ＬＢ１ｍの並列接続は直列に接続される。
【００２２】
図９に示すように、寄生インダクタＬＢ１１、ＬＢ１２乃至ＬＢ１ｍは共にインダクタンスＬＢを有するとすると、寄生インダクタＬＢ１１、ＬＢ１２乃至ＬＢ１ｍの並列接続ＬＢ１のインダクタンスはＬＢ／ｍである。インダクタＬには、インダクタンスＬＢ／ｍの寄生インダクタＬＢ１が直列に接続されたことになる。従来の半導体集積装置に比べ、ボンディングワイヤの寄生インダクタＬＢ１のインダクタンスをｍ分の１に低減している。
【００２３】
一方、図８に示すように、寄生インダクタＬＢ２は、寄生インダクタＬＢ１１、ＬＢ１２乃至ＬＢ１ｍと並列接続されていない。コンデンサＣと寄生インダクタＬＢ２は直列に接続されている。図９に示すように、寄生インダクタＬＢ２はインダクタンスＬＢを有するとすると、インピーダンス整合回路のコンデンサＣには、インダクタンスＬＢの寄生インダクタＬＢ２が直列に接続されたことになる。そして、インピーダンス整合回路のインダクタＬとコンデンサＣが接続されている箇所が、図３のようなＢ点ではなく、Ａ点である。このため、インピーダンス整合回路のインダクタＬには、インダクタＬのインダクタンスにインダクタンスＬＢ／ｍを加えたインダクタンスを有するインダクタを等価として扱うことができる。また、寄生インダクタＬＢ２は、これと直列に接続されているコンデンサＣで相殺されるため、トランジスタＴの動作に影響がない。このことから、インダクタＬと、コンデンサＣと、リードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍ、ＰＬ２と、ボンディングワイヤＷ１１、Ｗ１２乃至Ｗ１ｍ、Ｗ２と、パッドＰ１１、Ｐ１２乃至Ｐ１ｍ、Ｐ２が、等価的なインピーダンス整合回路を構成していると考えることができる。
【００２４】
したがって、実施例３では、実施例１と実施例２の効果を実現でき、寄生インダクタンスＬＢ１１、ＬＢ１２乃至ＬＢ１ｍ、ＬＢ２の影響を事実上皆無にすることができる。そして、ボンディングワイヤＷ１１、Ｗ１２乃至Ｗ１ｍ、Ｗ２の寄生インダクタンスＬＢが大きい場合であっても、トランジスタＴの出力信号を歪ませることなく高い出力で出力できる。すなわち、従来の問題ａ〜ｄを全て完全に改善することができる。
【００２５】
また、mの値は、外囲器３の外部の接続の変更により容易に増減可能である。このとき、ＩＣチップ２を含めて外囲器３の内部の変更は伴わない。外囲器３の外部の接続の変更は容易であり短時間に実施することが可能である。リードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍの間を接続する配線を結線あるいは断線すればよい。インピーダンス整合回路の調整は、試行錯誤を実施するのが通常である。ＩＣチップも含め外囲器３を作製しておけばｍを変えて試すことができるので、試行錯誤の選択の幅が広がり、より良い出力特性を追求することが可能となる。そして、ボンディングワイヤＷ１１、Ｗ１２乃至Ｗ１ｍ、Ｗ２のインダクタンスＬＢが大きい場合であっても、より良い出力特性を実現できる可能性がある。これは、通常、入手できるインダクタＬでの最小のインダクタンスは１ｎＨであり、インダクタンスＬＢが大きい場合は、インダクタＬのインダクタンスを小さくする必要があるが、ｍを大きくことにより、寄生インダクタＬＢ１を小さくできるので、インダクタＬのインダクタンスを大きくでき、１ｎＨ未満のように小さくなりすぎるのを防ぐことができる。また、インダクタＬのインダクタンスは、１ｎＨ、１．２ｎＨ、１．５ｎＨ、１．８ｎＨ、２．２ｎＨのようにとびとびの値であるため、厳密にインピーダンス整合を実現するのは困難な場合であっても、ｍの値を変更することによっても、等価的なインダクタＬのインダクタンスを細かく調整できるため、正確にインピーダンス整合を実現できる可能性がある。
【００２６】
実施例３によれば、インピーダンス整合をより最適に実現でき、かつ、高性能な出力特性を実現できる可能性が高くなる。特に、外囲器３の外部の接続を変更することで、容易かつ短時間にボンディングワイヤＷ１１、Ｗ１２乃至Ｗ１ｍの寄生インダクタンスＬＢ／ｍを増減できるため、容易かつ短時間に高性能の出力特性を実現する可能性が高くなる。
【００２７】
なお、パッドＰ１１、Ｐ１２乃至Ｐ１ｍ、Ｐ２が増えるために、パッドの寄生容量ＣＰが（ｍ＋１）倍になり、電力損失が増大するおそれがあるが、パッドＰ１１、Ｐ１２乃至Ｐ１ｍ、Ｐ２をシールドすることにより、電力損失の軽減が可能である。
【実施例４】
【００２８】
図１０に示すように、実施例４に係る半導体集積装置１は、図７の実施例３の半導体集積装置１と同様に、外囲器３と、ＩＣチップ２と、ｍ（ｍは２以上の自然数）本のボンディングワイヤＷ１１、Ｗ１２乃至Ｗ１ｍと、ｎ（ｎは２以上の自然数）本のボンディングワイヤＷ２１、Ｗ２２乃至Ｗ２ｎと、インダクタＬと、コンデンサＣを有している。外囲器３は、周辺部に配置されたｍ個のリードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍと、ｎ個のリードＰＬ２１、ＰＬ２２乃至ＰＬ２ｎを有する。リードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍは、外囲器３の外部で接続している。同様に、リードＰＬ２１、ＰＬ２２乃至ＰＬ２ｎも、外囲器３の外部で接続している。ＩＣチップ２は、増幅器Ｔと増幅器Ｔの出力端子に接続するｍ個のパッドＰ１１、Ｐ１２乃至Ｐ１ｍと、ｎ個のパッドＰ２１、Ｐ２２乃至Ｐ２ｎを有している。ボンディングワイヤＷ１１は、リードＰＬ１１とパッドＰ１１に接続している。ボンディングワイヤＷ１２は、リードＰＬ１２とパッドＰ１２に接続している。ボンディングワイヤＷ１ｍは、リードＰＬ１ｍとパッドＰ１ｍに接続している。ボンディングワイヤＷ２１は、リードＰＬ２１とパッドＰ２１に接続している。ボンディングワイヤＷ２２は、リードＰＬ２２とパッドＰ２２に接続している。ボンディングワイヤＷ２ｎは、リードＰＬ２ｎとパッドＰ２ｎに接続している。インダクタＬの一端は、ｍ個のリードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍに接続しているが、リードＰＬ２１、ＰＬ２２乃至ＰＬ２ｎには接続していない。インダクタＬの他端は、増幅器Ｔの型に応じて、電源電圧Ｖｃｃを印加可能、あるいは、接地可能である。コンデンサＣの一端は、ｎ個のリードＰＬ２１、ＰＬ２２乃至ＰＬ２ｎには接続するが、ｍ個のリードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍには接続していない。コンデンサＣの他端は、トランジスタＴの出力信号を出力可能である。
【００２９】
図１１に示すように、ボンディングワイヤＷ１１は、寄生インダクタンスＬＢ１１を有する。ボンディングワイヤＷ１２は、寄生インダクタンスＬＢ１２を有する。ボンディングワイヤＷ１ｍは、寄生インダクタンスＬＢ１ｍを有する。ボンディングワイヤＷ２１は、寄生インダクタンスＬＢ２１を有する。ボンディングワイヤＷ２２は、寄生インダクタンスＬＢ２２を有する。ボンディングワイヤＷ２ｎは、寄生インダクタンスＬＢ２ｎを有する。寄生インダクタンスＬＢ１１、ＬＢ１２乃至ＬＢ１ｍは並列接続されている。寄生インダクタンスＬＢ２１、ＬＢ２２乃至ＬＢ２ｎも並列接続されている。インダクタＬと、寄生インダクタＬＢ１１、ＬＢ１２乃至ＬＢ１ｍの並列接続は直列に接続される。コンデンサＣと、寄生インダクタＬＢ２１、ＬＢ２２乃至ＬＢ２ｎの並列接続は直列に接続される。
【００３０】
図１２に示すように、寄生インダクタＬＢ１１、ＬＢ１２乃至ＬＢ１ｍは共にインダクタンスＬＢを有するとすると、寄生インダクタＬＢ１１、ＬＢ１２乃至ＬＢ１ｍの並列接続ＬＢ１のインダクタンスはＬＢ／ｍである。インダクタＬには、インダクタンスＬＢ／ｍの寄生インダクタＬＢ１が直列に接続されたことになる。従来の半導体集積装置に比べ、ボンディングワイヤの寄生インダクタＬＢ１のインダクタンスをｍ分の１に低減している。また、寄生インダクタＬＢ２１、ＬＢ２２乃至ＬＢ２ｎは共にインダクタンスＬＢを有するとすると、寄生インダクタＬＢ２１、ＬＢ２２乃至ＬＢ２ｎの並列接続ＬＢ２のインダクタンスはＬＢ／ｎである。コンデンサＣには、インダクタンスＬＢ／ｎの寄生インダクタＬＢ２が直列に接続されたことになる。
【００３１】
そして、インピーダンス整合回路のインダクタＬとコンデンサＣが接続されている箇所が、図３のようなＢ点ではなく、Ａ点である。このため、インピーダンス整合回路のインダクタＬには、インダクタＬのインダクタンスにインダクタンスＬＢ／ｍを加えたインダクタンスを有するインダクタを等価として扱うことができる。また、インダクタンスＬＢ／ｎの寄生インダクタＬＢ２は、これと直列に接続されているコンデンサＣで相殺されるため、トランジスタＴの動作に影響がない。このことから、インダクタＬと、コンデンサＣと、リードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍ、ＰＬ２１、ＰＬ２２乃至ＰＬ２ｎと、ボンディングワイヤＷ１１、Ｗ１２乃至Ｗ１ｍ、Ｗ２１、Ｗ２２乃至Ｗ２ｎと、パッドＰ１１、Ｐ１２乃至Ｐ１ｍ、Ｐ２１、ＰＬ２２乃至ＰＬ２ｎが、等価的なインピーダンス整合回路を構成していると考えることができる。
【００３２】
したがって、実施例４では、実施例３の効果を実現でき、寄生インダクタンスＬＢ１１、ＬＢ１２乃至ＬＢ１ｍ、ＬＢ２の影響を事実上皆無にすることができる。そして、ボンディングワイヤＷ１１、Ｗ１２乃至Ｗ１ｍ、Ｗ２１、Ｗ２２乃至Ｗ２ｎの寄生インダクタンスＬＢが大きい場合であっても、トランジスタＴの出力信号を歪ませることなく高い出力で出力できる。すなわち、従来の問題ａ〜ｄを全て完全に改善することができる。
【００３３】
また、mとｎの値は、外囲器３の外部の接続の変更により容易に増減可能である。このとき、ＩＣチップ２を含めて外囲器３の内部の変更は伴わない。外囲器３の外部の接続の変更は容易であり短時間に実施することが可能である。リードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍの間を接続する配線を結線あるいは断線すればよい。また、リードＰＬ２１、ＰＬ２２乃至ＰＬ２ｎの間を接続する配線を結線あるいは断線すればよい。インピーダンス整合回路の調整は、試行錯誤を実施するのが通常である。ＩＣチップも含め外囲器３を作製しておけばｍとｎを変えて試すことができるので、試行錯誤の選択の幅が広がり、より良い出力特性を追求することが可能となる。
【００３４】
実施例４によれば、インピーダンス整合をより最適に実現でき、かつ、高性能な出力特性を実現できる可能性が高くなる。特に、外囲器３の外部の接続を変更することで、容易かつ短時間にボンディングワイヤＷ１１、Ｗ１２乃至Ｗ１ｍの寄生インダクタンスＬＢ／ｍとボンディングワイヤＷ２１、Ｗ２２乃至Ｗ２ｎの寄生インダクタンスＬＢ／ｎを増減できるため、容易かつ短時間に高性能の出力特性を実現する可能性が高くなる。なお、パッドＰ１１、Ｐ１２乃至Ｐ１ｍ、Ｐ２１、Ｐ２２乃至Ｐ２ｎが増えるために、パッドの寄生容量ＣＰが（ｍ＋ｎ）倍になり、電力損失が増大するおそれがあるが、パッドＰ１１、Ｐ１２乃至Ｐ１ｍ、Ｐ２１、Ｐ２２乃至Ｐ２ｎをシールドすることにより、電力損失の軽減が可能である。
【実施例５】
【００３５】
図１３に示すように、実施例５に係る半導体集積装置１は、図１０の実施例４の半導体集積装置１と比較し、インダクタＬを有していない点が異なっている。このことにより、リードＰＬ１１、ＰＬ１２乃至ＰＬ１ｍは、外囲器３の外部で互いに接続し、増幅器Ｔの型に応じて、電源電圧Ｖｃｃを印加可能、あるいは、接地可能になっている。そして、ボンディングワイヤＷ１１乃至Ｗ１ｍは、並列接続されている。
【００３６】
図１４に示すように、ボンディングワイヤＷ１１乃至Ｗ１ｍは、寄生インダクタンスＬＢを有するとすると、ボンディングワイヤＷ１１乃至Ｗ１ｍの並列接続の寄生インダクタＬＢ１のインダクタンスはＬＢ／ｍである。寄生インダクタＬＢ１は、増幅器Ｔの型に応じて、電源電圧Ｖｃｃに直接接続され、あるいは、接地されている。
【００３７】
このことにより、実施例５では、実施例４での効果が得られることはもちろん、実施例５は、インピーダンス整合用のインダクタＬのインダクタンスとして特に低い値を必要とする場合や、ボンディングワイヤＷ１１等の寄生インダクタンスＬＢが特に大きい場合であっても、最適なインピーダンス整合を実現できる。そして、インピーダンス整合のためには、mとｎの値を試行錯誤し調整すればよい。したがって、容易に、インダクタンスの範囲を広範囲に変更でき、より最適なインピーダンス整合を実現できる可能性を高くできる。
【実施例６】
【００３８】
図１５と図１６に示すように、実施例６に係る半導体集積装置１は、図４の実施例２の半導体集積装置１と比較し、ボンディングワイヤＷ１の方向とボンディングワイヤＷ２の方向が、平行ではなく直交する位置に配置されている点が異なっている。そして、ボンディングワイヤＷ１が接続するリードＰＬ１とパッドＰ１を通りＩＣチップ２の表面に垂直な平面と、ボンディングワイヤＷ２が接続するリードＰＬ２とパッドＰ２を通りＩＣチップ２の表面に垂直な平面とが、平行ではなく、ＩＣチップ２の表面に垂直な直線を交わる線として、直角に交わっている。このために、リードＰＬ１とＰＬ２は、外囲器３の隣り合う辺３ｂと３ａにそれぞれ配置されている。
【００３９】
平行および平行に近い状態であれば、ボンディングワイヤＷ１とＷ２の間で相互誘導現象を発生する。そして、インダクタＬの接続されているボンディングワイヤＷ１と、コンデンサＣに接続されているボンディングワイヤＷ２の電気信号同士が干渉しあうため、外囲器３の外部でインダクタＬとコンデンサＣの接続をしないことの利点が低減されてしまう。それに対して、直交であれば、ボンディングワイヤＷ１とＷ２の間の相互誘導現象は発生しないため、電気信号同士の干渉は発生しない。なお、平行であっても、ボンディングワイヤＷ１とＷ２の距離が十分に離れている場合は、相互誘導現象による電気信号同士の干渉はなくなる。これらのことにより、実施例６では、実施例２の効果を最大限に発揮させることができる。
【実施例７】
【００４０】
図１７に示すように、実施例７に係る半導体集積装置１は、図４の実施例２の半導体集積装置１と比較し、さらに、ダミーボンディングワイヤＷ３、ダミーリードＰＬ３とダミーパッドＰ３を有している点が異なっている。ダミーボンディングワイヤＷ３は、ボンディングワイヤＷ１とＷ２の間に配置され、ダミーリードＰＬ３とダミーパッドＰ３に接続する。ダミーリードＰＬ３は、リードＰＬ１、ＰＬ２の間に配置され、接地されている。ダミーパッドＰ３は、ＩＣチップ２の上でパッドＰ１とＰ２の間に配置される。ダミーパッドＰ３は、接地されている。これらのダミーボンディングワイヤＷ３、ダミーリードＰＬ３とダミーパッドＰ３により、ボンディングワイヤＷ１とＷ２の間の相互誘導現象を抑制することができるので、インダクタＬの接続されているボンディングワイヤＷ１と、コンデンサＣに接続されているボンディングワイヤＷ２の電気信号同士が干渉しない。実施例７では、実施例２の効果を最大限に発揮させることができる。
【００４１】
本発明は実施例１乃至７に限られない。逆に、実施例１乃至７のそれぞれの発明は、適宜組み合わせることができる。実施例１乃至７では、バイポーラトランジスタの増幅器Ｔを用いて説明しているが、FETトランジスタなど他のトランジスタを用いた増幅器でも同様に実施することができる。したがって、FETトランジスタであるMOSFETやMESFETなどでも実施することができる。そして、本発明は、増幅器Ｔとして、ガリウムヒ素製造プロセスを用いたMESFET, HEMT, HBT 製品などでより有効である。すなわち、本発明の要旨を逸脱しない範囲で、様々に変形して実施することができる。
【図面の簡単な説明】
【００４２】
【図１】実施例１に係る半導体集積回路の構成図である。
【図２】実施例１に係る半導体集積回路のボンディングワイヤの寄生インダクタを抽出した回路図である。
【図３】実施例１に係る半導体集積回路の等価回路図である。
【図４】実施例２に係る半導体集積回路の構成図である。
【図５】実施例２に係る半導体集積回路のボンディングワイヤの寄生インダクタを抽出した回路図である。
【図６】実施例２に係る半導体集積回路の等価回路図である。
【図７】実施例３に係る半導体集積回路の構成図である。
【図８】実施例３に係る半導体集積回路のボンディングワイヤの寄生インダクタを抽出した回路図である。
【図９】実施例３に係る半導体集積回路の等価回路図である。
【図１０】実施例４に係る半導体集積回路の構成図である。
【図１１】実施例４に係る半導体集積回路のボンディングワイヤの寄生インダクタを抽出した回路図である。
【図１２】実施例４に係る半導体集積回路の等価回路図である。
【図１３】実施例５に係る半導体集積回路の構成図である。
【図１４】実施例５に係る半導体集積回路の等価回路図である。
【図１５】実施例６に係る半導体集積回路の構成図である。
【図１６】実施例６に係る半導体集積回路のボンディングワイヤの寄生インダクタを抽出した回路図である。
【図１７】実施例７に係る半導体集積回路の構成図である。
【図１８】従来の半導体集積回路の構成図である。
【図１９】従来の半導体集積回路のボンディングワイヤの寄生インダクタを抽出した回路図である。
【符号の説明】
【００４３】
１    半導体集積回路
２    ＩＣチップ
３    外囲器
３ａ、３ｂ    外囲器の辺
Ｔ    増幅器
Ｐ１、Ｐ２、Ｐ３、Ｐ１１〜Ｐ１ｍ、Ｐ２１〜Ｐ２ｎ    パッド
Ｗ１、Ｗ２、Ｗ３、Ｗ１１〜Ｗ１ｍ、Ｗ２１〜Ｗ２ｎ    ボンディングワイヤ
ＰＬ１、ＰＬ２、ＰＬ３、ＰＬ１１〜ＰＬ１ｍ、ＰＬ２１〜ＰＬ２ｎ    パッケージリード
Ｃ    コンデンサ
Ｌ    インダクタ
【図１】
2006024856.tif 000003
【図２】
2006024856.tif 000004
【図３】
2006024856.tif 000005
【図４】
2006024856.tif 000006
【図５】
2006024856.tif 000007
【図６】
2006024856.tif 000008
【図７】
2006024856.tif 000009
【図８】
2006024856.tif 000010
【図９】
2006024856.tif 000011
【図１０】
2006024856.tif 000012
【図１１】
2006024856.tif 000013
【図１２】
2006024856.tif 000014
【図１３】
2006024856.tif 000015
【図１４】
2006024856.tif 000016
【図１５】
2006024856.tif 000017
【図１６】
2006024856.tif 000018
【図１７】
2006024856.tif 000019
【図１８】
2006024856.tif 000020
【図１９】
2006024856.tif 000021