(57)【要約】      （修正有）【課題】交流信号が素子や回路に与える影響が少なく、素子や回路を安定動作させることができる無線ＩＣタグに用いる集積回路及びこれを用いた無線ＩＣタグを提供する。【解決手段】データを記憶するメモリと、外部装置から受信した電磁波に基づく交流信号を整流して直流電圧を生成するとともに、動作電圧を生成する整流回路と、メモリに記憶されているデータを読み出すロジック回路と、ロジック回路が読み出したデータによって反射波を変調する変調回路と、共振周波数の異なるアンテナ回路が接続される、各アンテナ回路に共通に用いられる２つの端子２１、２２と、を有し、整流回路を構成しているダイオード５５が、前記２つの端子の少なくともいずれかの直近に配置されてなる集積回路及びこれを用いた無線ＩＣタグを提供する。【選択図】  図４
2006293691.tif 000002
【特許請求の範囲】
【請求項１】
リーダ装置等の外部装置から送信される質問電波を受信して、前記質問電波の反射波を応答電波として送信する無線ＩＣタグに用いられる集積回路であって、
データを記憶するメモリと、
前記外部装置から受信した電磁波に基づく交流信号を整流して直流電圧を生成するとともに、当該集積回路を動作させるための電圧を生成する整流回路と、
前記メモリに記憶されているデータを読み出すロジック回路と、
前記ロジック回路が読み出したデータによって前記反射波を変調する変調回路と、
共振周波数の異なる複数のアンテナ回路を接続可能な、前記各前記アンテナ回路に共通に用いられる２つの端子と、
を有し、
前記整流回路を構成するダイオードが、前記２つの端子の少なくともいずれかの直近に配置されてなること
を特徴とする集積回路。
【請求項２】
請求項１に記載の集積回路であって、
前記直流電圧を復調する復調回路が設けられてなること
を特徴とする集積回路。
【請求項３】
請求項１または２に記載の集積回路であって、
前記ダイオードに対応する回路パターンの線幅は、当該集積回路に設けられている素子や回路において消費される電流値以上の電流値を流すことが可能な幅に形成されていること
を特徴とする集積回路。
【請求項４】
請求項１または２に記載の集積回路であって、
前記アンテナ回路は、インダクタを含んで構成されること
を特徴とする集積回路。
【請求項５】
請求項４に記載の集積回路であって、
前記インダクタは、絶縁性フィルムに導電材からなる配線パターンを、前記絶縁性フィルムの４辺近傍に沿って一筆書きの形で渦巻状に周回させてなり、
前記インダクタの前記端子が接続される部分の近傍の前記配線パターンは、前記端子からみて前記絶縁性フィルムの縁側に形成されていること
を特徴とする集積回路。
【請求項６】
請求項５に記載の集積回路であって、
前記端子の部分には柱状のパッドが形成されており、
前記インダクタを構成する前記配線パターンは、前記柱状パッドを介して当該集積回路に接合されていること
を特徴とする集積回路。
【請求項７】
リーダ装置等の外部装置から送信される質問電波を受信して、前記質問電波の反射波を応答電波として送信する無線ＩＣタグであって、
データを記憶するメモリと、
前記外部装置から受信した電磁波に基づく交流信号を整流して直流電圧を生成するとともに、当該集積回路を動作させるための電圧を生成する整流回路と、
前記メモリに記憶されているデータを読み出すロジック回路と、
前記ロジック回路が読み出したデータによって前記反射波を変調する変調回路と、
前記整流回路によって生成される前記電圧によって動作し、前記ロジック回路を動作させるためのクロック信号を生成する発振回路と、
共振周波数の異なる複数のアンテナ回路を接続可能な、前記各前記アンテナ回路に共通に用いられる２つの端子と
前記２つの端子の少なくともいずれかの直近に設けられた、前記整流回路を構成するダイオードと
が設けられてなる集積回路と、
前記内部アンテナ回路を構成する、絶縁性フィルムに導電材からなる配線パターンを渦巻状に形成した平面状のインダクタと、
を備えること
を特徴とする無線ＩＣタグ。
【請求項８】
請求項７に記載の無線ＩＣタグであって、
前記直流電圧を復調する復調回路が設けられてなること
を特徴とする無線ＩＣタグ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、集積回路及びこれを用いた無線ＩＣタグに関し、とくに集積回路に設けられた素子や回路を安定動作させる技術に関する。
【背景技術】
【０００２】
ＲＦＩＤに用いられるシート型やカード型の無線ＩＣタグが知られている。無線ＩＣタグは、リーダ装置等の外部装置等から送信されてくる電磁波（質問電波）をアンテナ回路で受信し、アンテナ回路から出力される交流信号を整流して直流電圧を生成し、この直流電圧を利用して回路を動作させることにより非接触かつ無電源で動作する。無線ＩＣタグは、上記電磁波（質問電波）に対する反射波（応答電波）を変調することにより、メモリに格納されているデータを上記外部装置に応答する仕組みである。
【特許文献１】特開２０００−１０５８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記交流信号は、無線ＩＣタグを構成する集積回路に設けられた素子や回路に対してノイズ源となり、誤動作等の不具合の原因となる。従って、集積回路を流れる上記交流信号は、できる限り集積回路の広い範囲を流れないようにする必要がある。
【０００４】
本発明はこのような事情に鑑みてなされたもので、交流信号が集積回路に設けられている素子や回路に与える影響が少なく、素子や回路を安定動作させることができる集積回路及びこれを用いた無線ＩＣタグを提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するための本発明のうちの主たる発明は、リーダ装置等の外部装置から送信される質問電波を受信して、前記質問電波の反射波を応答電波として送信する無線ＩＣタグに用いられる集積回路であって、データを記憶するメモリと、前記外部装置から受信した電磁波に基づく交流信号を整流して直流電圧を生成するとともに、当該集積回路を動作させるための電圧を生成する整流回路と、前記メモリに記憶されているデータを読み出すロジック回路と、前記ロジック回路が読み出したデータによって前記反射波を変調する変調回路と、共振周波数の異なる複数のアンテナ回路を接続可能な、前記各前記アンテナ回路に共通に用いられる２つの端子と、を有し、前記整流回路を構成するダイオードが、前記２つの端子の少なくともいずれかの直近に配置されてなることとする。
【０００６】
本発明の集積回路は、このように整流回路を構成するダイオードが、アンテナ回路が接続される２つの端子の少なくともいずれかの直近に配置されているため、アンテナ回路から出力される交流信号を整流回路に効率よく取り込むことができる。とくにアンテナ回路が受信する周波数が高周波である場合には、配線部分からの電流ロスを効果的に防ぐことができる。またアンテナ回路から出力される交流信号は、アンテナ回路から出力されると直ちに直流電圧に変換される。このため、交流信号が流れる部分が集積回路上で局所化されることとなり、集積回路上の素子や回路には殆ど交流信号は流れず、交流信号が流れることによる素子や回路に対するノイズ等の影響を防ぐことができる。以上の仕組みによって、集積回路に設けられた素子や回路を安定動作させることができる。
【発明の効果】
【０００７】
本発明によれば、素子や回路を安定動作させることができる集積回路及びこれを用いた無線ＩＣタグを提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の一実施形態につき詳細に説明する。図１は本発明の一実施形態にかかるＲＦＩＤ（Radio Frequency Identification）に用いられるシート型（カード型）の無線ＩＣタグ１（ＲＦＩＤタグ）の平面図であり、図２は無線ＩＣタグ１の断面図である。本実施形態の無線ＩＣタグ１は、素子や回路が設けられた平面矩形状の集積回路２、及び集積回路２の上面にエポキシ樹脂等からなる接着層３を介して接合される、集積回路２と同形同大のアンテナシート４からなる本体部分と、本体部分の両面を被覆する透明樹脂製のフィルム層５，６とを含んで構成されている。
【０００９】
図３はアンテナシート４単体の平面図である。アンテナシート４は、ＰＥＮ（ポリエチレンナフタレート）やＰＥＴ（ポリエチレンテレフタレート）等の絶縁性フィルム４１に、インダクタとして機能する銅（Ｃｕ）やアルミニウム（Ａｌ）等の導電材からなる配線パターン４２が形成された構造からなる。配線パターン４２は、絶縁性フィルム４１の角隅部Ａの近傍を起点とし、絶縁性フィルム４１の４辺近傍に沿って一筆書きの形で渦巻状に所定回数周回させ、角隅Ａに隣接する角隅Ｂの近傍が終点となるように形成されている。上記起点部分には、集積回路２に設けられた、断面矩形の柱状パッド（以下、「起点パッド２１」と称する）の接合部分となる矩形の起点端子４４が形成されている。一方、上記終点部分には、集積回路２に設けられた銅（Ｃｕ）やアルミニウム（Ａｌ）等からなる断面矩形の柱状パッド（以下、「終点パッド２２」と称する）の接合部分となる矩形の終点端子４５が形成されている。
【００１０】
終点パッド２２の近傍を通る配線パターン４２部分は、終点パッド２２（終点端子４５）からみて絶縁性フィルム４１の縁側を通ように形成されている。このように、配線パターン４２が、終点パッド２２（終点端子４５）からみて絶縁性フィルム４１の縁側を通るように形成されていることで、電流ロスやノイズ混入を生じさせる要因となりやすいクランク形状の配線パターン部分を減らすことができる。
【００１１】
配線パターン４２は、集積回路２に設けられる容量素子５１２と並列接続されて無線ＩＣタグ１の内部アンテナ回路５１を構成する。なお、容量素子５１２としては、実用上充分な耐圧を有する素子（例えばＭＩＭ（Metal Insulator Metal）キャパシタ）を用いることが好ましい。
【００１２】
集積回路２は、内部アンテナ回路５１に代えて外部アンテナ回路５２を接続して用いることができる。外部アンテナ回路５２は、インダクタと容量素子とを並列接続した回路を含む共振回路であって、内部アンテナ回路５１とは共振周波数が異なる。すなわち、本実施形態の集積回路２は、内部アンテナ回路５１に代えて外部アンテナ回路５２を接続することで、ＲＦＩＤの異なる周波数帯の無線ＩＣタグとして汎用的に用いることができる。
【００１３】
外部アンテナ回路５２は、内部アンテナ回路５１が接続される、上述した２つの端子（起点端子４４と終点端子４５）に接続される。すなわち、起点端子４４と終点端子４５は、内部アンテナ回路５１を接続する端子として機能するとともに、外部アンテナ回路５２を接続するための端子としても機能する。このように端子が共通化されることによって、端子の数を最小限に抑えることができ、小型の集積回路２を提供することが可能となる。
【００１４】
内部アンテナ回路５１や外部アンテナ回路５２を構成するための容量素子は、無線ＩＣタグ１に用いられる周波数帯によっては（例えば、２．４５ＧＨｚ帯）、これを起点パッド２１と終点パッド２２との間に存在する寄生容量で代用することができる。容量素子を寄生容量で代用した場合には、容量素子の構成を設ける必要が無い分、アンテナ回路や集積回路２を小型化することができる。寄生容量の大きさは、例えば、起点パッド２１と終点パッド２２との間の距離や起点パッド２１と終点パッド２２の面積を変えることによって調節することができる。
【００１５】
図４に起点パッド２１及び終点パッド２２周辺の素子や配線パターンの構造を示している。終点パッド２２の直近には、当該終点パッド２２に隣接させて、後述する整流回路６１の構成要素であるダイオード５５が配置されている。このように、整流回路６１を構成しているダイオード５５を終点パッド２２の直近に隣接させて配置することで、アンテナ回路（内部アンテナ回路５１や外部アンテナ回路５２）から出力される交流信号を効率よく整流回路６１に取り込むことができる。またとくにアンテナ回路が受信する周波数が高周波である場合には、配線部分からの電流ロスを効果的に防ぐことができる。またこのようにダイオード５５を終点パッド２２の直近に隣接させて配置することで、アンテナ回路から出力される交流信号は直ちに直流電圧に変換される。このため、集積回路２上で交流信号が流れる部分が集積回路２上の一部の領域に局在化されて、集積回路２上の素子や回路には殆ど交流信号が流れなくなる。そしてその結果、交流信号が流れることに起因して生じる素子や回路におけるノイズを低減させることができる。
【００１６】
一方、ダイオード５５を構成している回路パターンがボトルネックとなって集積回路２に設けられている素子や回路が必要とする電流が供給不足になることがないように、ダイオード５５を構成している上記回路パターンの線幅は、素子や回路において必要とされる電流を流すことが可能な幅（例えば３５μｍ程度）に設定されている。
【００１７】
図５はアンテナシート４の製造方法を説明するプロセスフローである。アンテナシート４の製造に際しては、まず樹脂製の絶縁フィルムの表面に、銅（Ｃｕ）やアルミニウム（Ａｌ）等からなる導電材を塗布してなるシート材の、導電材が塗布されている側の面（以下、「表面」と称する）に、フォトレジストを塗布する（Ｓ５１１）。次にフォトレジストに配線パターンに対応するパターンのフォトマスクを施した後、露光・現像を行って、レジストパターンを形成する（Ｓ５１２）。次にシート材をエッチング液に浸してエッチングを行うことにより、フォトマスクが施されている部分以外の部分の導電材を溶解除去する（Ｓ５１３）。その後は除去されずに残っているレジストパターンを除去し、導電材を露出させる（Ｓ５１４）。以上のプロセスを経ることによりアンテナシート４を得ることができる。
【００１８】
図６は集積回路２の機能を説明するブロック図である。なお、集積回路２は、シリコンウェハをベースとし、これに洗浄プロセス、スパッタやＣＶＤ、熱酸化等の製膜プロセス、リソグラフィ、不純物拡散プロセス、ボンディング、モールド、多層配線プロセス等のプロセスを施すといった、通常の半導体プロセスによって製造されたものである。集積回路２に設けられている素子や回路は、リーダ装置等の外部装置から送信されてくる電磁波（質問電波）の電力によって駆動される。アンテナ回路が電磁波（質問電波）を受信することによって生成された交流信号は、整流回路６１に入力され、ここで直流電圧に変換される。整流回路６１から出力される直流電圧は、変復調回路６２及びレギュレータ６３（レギュレータ）に電圧（Ｖｃｃ３）として供給される。リミッタ回路６４は、整流回路６１から出力される電圧（Ｖｃｃ３）が過大とならないよう上限規制するように作用する。
【００１９】
変復調回路６２は、整流回路６１から供給される直流電圧（直流信号）を復調する。変復調回路６２によって生成された復調信号は、ロジック回路６６に入力される。なお、本実施形態の無線ＩＣタグ１は、このように復調機能と変調機能の双方を備えた構成であるが、本発明は復調機能を有さずに変調回路のみを有する無線ＩＣタグにも適用することができる。
【００２０】
レギュレータ６３は、整流回路６１から供給される電圧（Ｖｃｃ３）に基づいて、電圧（Ｖｃｃ０）及び電圧（Ｖｃｃ１）、及び電圧（Ｖｃｃ２）を生成する。このうち電圧（Ｖｃｃ０）は、変復調回路６２及び増幅回路７５の駆動電圧となる。電圧（Ｖｃｃ１）は、リセット回路６７、及び発振回路６８の駆動電圧となる。また電圧（Ｖｃｃ２）は、入出力回路７１の駆動電圧となる。
【００２１】
定電圧回路６３１は、電圧（Ｖｃｃ３）に基づいて、レギュレータ６３に定電圧（例えば１．２Ｖ）を供給する。
【００２２】
リセット回路６７は、レギュレータ６３から出力される電圧（Ｖｃｃ１）が所定の閾値以上になるとロジック回路６６に入力していたリセット信号を解除するように動作する。リセット信号が解除されるとロジック回路６６が初期化状態から動作状態となる。発振回路６８は、例えばＲＣ発振回路である。発振回路６８は、ロジック回路６６及びリセット回路６７を動作させるのに必要となる１００ｋＨｚ〜２００ｋＨｚのクロック信号を生成する。
【００２３】
ここで従来の無線ＩＣタグの製造に用いる集積回路２にあっては、アンテナ回路が受信する電磁波（質問電波）の周波数を分周することによりクロック信号を生成していたため、アンテナ回路が受信する電磁波（質問電波）の周波数が変わればクロック信号の周波数も変わってしまい、アンテナ回路のみを交換しただけでは集積回路２を異なる周波数帯の無線ＩＣタグ用として用いることができなかった。これに対し本実施形態の集積回路２は発振回路６８を内蔵するため、クロック信号の周波数はアンテナ回路が受信する電磁波（質問電波）の周波数とは無関係となり、共振周波数を有するアンテナ回路を選択することにより様々な周波数帯の無線ＩＣタグに汎用的に用いることができる。つまり本実施形態の集積回路２によれば、ＲＦＩＤに許可されている各周波数帯に対応する無線ＩＣタグ１の製造工程を単純化することができ、製造コストも抑えることができる。
【００２４】
変復調回路６２から復調信号が入力されると、ロジック回路６６は入出力回路７０及び入出力回路７１を制御して、メモリ７２に記憶されているデータの読み出しと、ヒューズＲＯＭ７３（Fuse ROM、Fuse Prom）へのデータの書き込み、及びヒューズＲＯＭ７３からのデータの読み出しを行う。ここでメモリ７２はＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory)やＦＲＡＭ（Ferromagnetic Random Access Memory）等であり、例えば固定的なデータを書き込んでおく用途に利用される。一方、ヒューズＲＯＭ７３は、内部に設けられているヒューズ素子を電流によって焼き切ることにより、ライトアットワンス方式でデータを記憶するメモリである。ヒューズＲＯＭ７３には、例えば機密情報や流動性のあるデータ等、メモリ７２に書き込まれるデータに比べて流動性の高いデータが書き込まれる。これらは例えば、会社名等のデータを無線ＩＣタグ１の出荷時等においてメモリ７２に書き込んでおき、無線ＩＣタグ１を購入した後にユーザによって社員番号や氏名等のデータをヒューズＲＯＭ７３に書き込むといった使い分がなされる。
【００２５】
このように、本実施形態の無線ＩＣタグ１は、メモリ７２に記憶される固定情報に加えてユーザが後付けでデータを書き込むことができるため、全てのデータを出荷時に書き込んでおく必要があった従来型の無線ＩＣタグに比べ、多様なユーザニーズに柔軟に対応することができる。
【００２６】
ロジック回路６６は、メモリ７２及びヒューズＲＯＭ７３から読み出したデータ（以下、「読み出しデータ」と称する）を変復調回路６２に出力する。変復調回路６２は、ロジック回路６６から入力される読み出しデータに応じて、アンテナ回路側（リーダ装置等の外部装置側）からみた集積回路２のインピーダンスを変化させる。変復調回路６２は、アンテナ回路に結合する抵抗が直列接続されたスイッチングトランジスタを含んで構成されており、読み出しデータに応じて上記スイッチングトランジスタをオンオフし、アンテナ回路側からみた半導体回路２のインピーダンスを変化させる。リーダ装置等の外部装置は、このインピーダンスの変化によって変調されて戻ってくる反射波（応答電波）を受信して復調することにより、無線ＩＣタグ１のメモリ７２に格納されているデータを読み取る。
【００２７】
図６に示すフォトトランジスタ７４は、ヒューズＲＯＭ７３にデータの書き込む際に用いられる。入射される光信号に応じてフォトトランジスタ７４から出力される電気信号は、増幅回路７５によって増幅されてロジック回路６６に入力される。
【００２８】
図７はリーダ装置等の外部装置から、メモリ７２やヒューズＲＯＭ７３に記憶されているデータを読み出すための電磁波（質問電波）がアンテナ回路５１，５２に入力された場合における、無線ＩＣタグ１の動作を説明するタイミングチャートである。同図において、「交流信号」は、電磁波（質問電波）が入力されることによりアンテナ回路５１又はアンテナ回路５２の出力電圧（以下、「入力電圧」と称する）である。「Ｖｃｃ３」は整流回路６１の出力電圧である。「Ｖｃｃ０」、「Ｖｃｃ１」、及び「Ｖｃｃ２」は、レギュレータ６３から出力される電圧の値である。「Ｒｅｓｅｔ」は、リセット回路６７から出力されるリセット信号の波形である。「ＯＳＣ」は、発振回路６８から出力されるクロック信号の波形である。「メモリ」は、メモリ７２又はヒューズＲＯＭ７３からのデータ読み出し中であるかどうかを示す信号（読み出しビジー（Busy）信号）の波形である。「変復調回路入力」は、ロジック回路６６によって読み出されて変復調回路６２に入力される読み出しデータの波形である。
【００２９】
図７とともに無線ＩＣタグ１の動作について説明する。電磁波（質問電波）を送信するリーダ装置等の外部装置が無線ＩＣタグ１に近づいてくると、アンテナ回路から整流回路６１に供給される交流信号の振幅は次第に増大する（Ｔ１）。ここで電圧（Ｖｃｃ０）、電圧（Ｖｃｃ１）、電圧（Ｖｃｃ２）、及び電圧（Ｖｃｃ３）は、いずれも入力電圧の振幅の増大に伴って増大する（Ｔ１〜Ｔ３）。これらの電圧は、交流電圧の振幅が閾値を超えた後はリミッタ回路６５の作用によって一定に（Ｖｃｃ０＝３．３Ｖ、Ｖｃｃ１＝３．３Ｖ、Ｖｃｃ２＝３．３Ｖ、Ｖｃｃ３＝１４．４Ｖ）保たれる。
【００３０】
次に、電圧（Ｖｃｃ１）が所定の動作電圧（例えば２．０Ｖ）以上になると、発振回路６８が動作を開始し、これにより発振回路６８からロジック回路６６及びリセット回路６７にクロック信号の入力が開始される（Ｔ２）。電圧（Ｖｃｃ１）が所定の閾値（例えば３．０Ｖ）以上になると、ロジック回路６６に入力されていたリセット回路６７が解除され、ロジック回路６６はメモリ（及び／又は）ヒューズＲＯＭに記憶されているデータの読み出しを開始する（Ｔ４）。そしてロジック回路６６によって読み出されたデータが変復調回路６２に入力される（Ｔ５）。変復調回路６２は、ロジック回路６６から入力される読み出しデータの波形に応じてスイッチングトランジスタをオンオフ制御し、アンテナ回路側（外部装置側）から見た集積回路２のインピーダンスを変化させる。以上のようにして無線ＩＣタグ１からのデータの読み出しが行われる。
【００３１】
ここでヒューズＲＯＭ７３へのデータの書き込み原理を図８Ａとともに説明する。図８Ａには２ビット分に相当するヒューズ素子を示している。このうちヒューズ素子Ｈ１には、第１のトランジスタＴｒ１（Ｎ型ＭＯＳＦＥＴ）が直列接続されている。一方、ヒューズ素子Ｈ２には第２のトランジスタＴｒ２（Ｎ型ＭＯＳＦＥＴ）が直列接続されている。第３のトランジスタＴｒ３（Ｐ型ＭＯＳＦＥＴ）及び第４のトランジスタＴｒ４（Ｎ型ＭＯＳＦＥＴ）は、レギュレータ６３から供給される電圧（Ｖｃｃ２）のヒューズ素子Ｈ１及びヒューズ素子Ｈ２への印加をオンオフ制御するための素子である。
【００３２】
ヒューズＲＯＭ７３へのデータの書き込みは、ヒューズ素子Ｈ１やヒューズ素子Ｈ２を焼き切る（ショートさせる）ことにより行われる。すなわち、ヒューズＲＯＭ７３にデータを書き込む場合には、第３のトランジスタＴｒ３及び第４のトランジスタＴｒ４の夫々のゲート電極に「Ｌｏｗ」レベルの制御電圧Ａを印加して、第３のトランジスタＴｒ３をオン、第４のトランジスタＴｒ４をオフしてヒューズ素子Ｈ１及びヒューズ素子Ｈ２に電圧（Ｖｃｃ２）を印加し、制御電圧Ｂ及び制御電圧Ｃを制御して、第１のトランジスタＴｒ１又は第２トランジスタＴｒ２をオンにする。これによりヒューズ素子Ｈ１、又はヒューズ素子Ｈ２のいずれかに電圧（Ｖｃｃ２）が印加されて電圧（Ｖｃｃ２）が印加されたヒューズ素子に電流が流れ込み、そのヒューズ素子がショートする。このようにしてヒューズＲＯＭ７３へのデータの書き込みが行われる。
【００３３】
ヒューズＲＯＭ７３にデータを書き込む際には、入出力回路７１にヒューズＲＯＭ７３からデータを読み出すときよりも高い電圧を印加する必要がある。図８Ｂ及び図８Ｃは、レギュレータ６３に内蔵される回路であり、フォトトランジスタ７４から上記電気信号が入力された場合に、ロジック回路６６から送られてくる制御信号であるＶｃｃ２コントロールに応じて、入出力回路７１に供給する電圧（Ｖｃｃ２）を切り換える回路である。
【００３４】
まず図８Ｂに示す回路であるが、この回路は、第１乃至第３の増幅器ＯＰ１，ＯＰ２，ＯＰ３と４つの抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４とを含んで構成されている。第１の増幅器ＯＰ１の反転入力（−）には定電圧回路６３１から出力される定電圧（Ｖｒｅｆ＝１．２Ｖ）が入力される。第１の増幅器ＯＰ１の非反転入力（＋）には第１の増幅器ＯＰ１の出力電圧が抵抗素子Ｒ１を介して帰還される。第１の増幅器ＯＰ１の出力端子は、直列接続された抵抗素子Ｒ１及びＲ２を介して接地されている。また抵抗素子Ｒ１，Ｒ２の抵抗値は第１の増幅器ＯＰ１の出力電圧が３．３Ｖになるように設定されている。一方、第２の増幅器ＯＰ２の反転入力（−）には第１の増幅器ＯＰ１の出力電圧が入力される。第２の増幅器ＯＰ２の非反転入力（＋）には、第３の増幅器ＯＰ３の出力電圧が帰還される。第２の増幅器ＯＰ２の出力は、レギュレータ６３の出力電圧（Ｖｃｃ２）となる。
【００３５】
第３の増幅器ＯＰ３の反転入力（−）には第１の増幅器ＯＰ１の出力電圧が入力される。第３の増幅器ＯＰ３の非反転入力（＋）には第３の増幅器ＯＰ３の出力電圧が抵抗素子Ｒ３を介して帰還される。第３の増幅器ＯＰ３の出力端子は直列接続された抵抗素子Ｒ３及びＲ４を介して接地されている。抵抗素子Ｒ３，Ｒ４の抵抗値は第３の増幅器ＯＰ３の出力電圧が１２．０Ｖになるように設定されている。
【００３６】
図８Ｂにおいて、第１の増幅器ＯＰ１と２つの抵抗素子Ｒ１，Ｒ２とを含んで構成される回路（以下、演算増幅回路８１１という）は、第２及び第３の増幅器ＯＰ２，ＯＰ３に対して３．３Ｖのリファレンス電圧を印加している。また演算増幅回路８１１は、定電圧回路６３１から供給される定電圧（Ｖｒｅｆ＝１．２Ｖ）を３．３Ｖのリファレンス電圧に変換し、これを第２及び第３の増幅器ＯＰ２，ＯＰ３の反転入力（−）に供給している。
【００３７】
第２及び第３の増幅器ＯＰ２，ＯＰ３は、いずれもバイアス入力端子ＢＩＡＳ１，ＢＩＡＳ２を有しており、これらは夫々バイアス入力端子ＢＩＡＳ１，ＢＩＡＳ２に外部供給されるバイアス電圧によって動作状態が制御される。図８Ｂにおける第２及び第３の増幅器ＯＰ２，ＯＰ３と抵抗素子Ｒ３，Ｒ４とを含んで構成される回路（以下、電圧切換回路８１２という）は、ロジック回路６６から送られてくるＶｃｃ２コントロールに応じて２種類の電圧（Ｖｃｃ２＝３．３Ｖ又は１２．０Ｖ）を生成している。
【００３８】
図８Ｃはロジック回路６６から送られてくるＶｃｃ２コントロールに応じて、第２及び第３の増幅器ＯＰ２，ＯＰ３のバイアス入力端子ＢＩＡＳ１，ＢＩＡＳ２に入力するバイアス電圧を生成するための回路である。この回路は第５乃至第９のトランジスタＴｒ５，Ｔｒ６，Ｔｒ７，Ｔｒ８，ＴＲ９を含んで構成されている。トランジスタＴｒ５，Ｔｒ６，Ｔｒ７，Ｔｒ８，ＴＲ９はいずれもＭＯＳＦＥＴ（電界効果ＭＯＳトランジスタ）であり、第５及び第６のトランジスタはＰ型ＭＯＳＦＥＴ、第７乃至第９のトランジスタはＮ型ＭＯＳＦＥＴである。
【００３９】
第５及び第６のトランジスタＴｒ５，Ｔｒ６のソースには、電圧（Ｖｃｃ３）が供給されている。第５のトランジスタＴｒ５のゲートは、第２の増幅器ＯＰ２のバイアス入力端子ＢＩＡＳ１に接続されている。第５のトランジスタＴｒ５のゲート及びドレインは短絡されている。第６のトランジスタＴｒ６のゲートは、第３の増幅器ＯＰ３のバイアス入力端子ＢＩＡＳ２に接続されている。第６のトランジスタＴｒ６のゲート及びドレインは短絡されている。第５のトランジスタＴｒ５のドレインは、第７のトランジスタＴｒ７のドレインに接続されている。第６のトランジスタＴｒ６のドレインは、第８のトランジスタＴｒ８のドレインに接続されている。
【００４０】
第７のトランジスタＴｒ７のゲートには、定電圧回路６３１から供給される定電圧（例えば１．２Ｖ）が印加される。第７のトランジスタＴｒ７のソースは第９のトランジスタＴｒ５のドレインに接続されている。第８のトランジスタＴｒ８のソースは、第９のトランジスタＴｒ９のドレインに接続している。
【００４１】
第８のトランジスタＴｒ８のゲートには、ロジック回路６６から送られてくるＶｃｃ２コントロールが入力される。なお、ロジック回路６６から送られてくるＶｃｃ２コントロールは、入出力回路７１がヒューズＲＯＭ７３からの読み出しを行う場合は定電圧回路６３１から供給される定電圧（Ｖｒｅｆ＝１．２Ｖ）に対して「Ｌｏｗ」となり、ヒューズＲＯＭ７３への書き込みを行う場合は「Ｈｉｇｈ」となる信号である。第９のトランジスタＴｒ９のゲートには、定電圧回路６３１から供給される所定のバイアス電圧が印加される。また第９のトランジスタＴｒ９のソースは接地されている。
【００４２】
図９にヒューズＲＯＭ７３へのデータの書き込み動作を説明するタイミングチャートを示している。図９において、「Ｖｃｃ１」及び「Ｖｃｃ２」は、レギュレータ６３から出力される電圧の値である。「Ｖｃｃ２コントロール」は、ロジック回路６６からレギュレータ６３に送られてくるＶｃｃ２コントロールである。「光信号」は、フォトトランジスタ７４に照射される光信号の波形である。「ヒューズＲＯＭ」は、ヒューズＲＯＭ７３へのデータの書き込み中であることを示す信号（書き込みビジー（Busy）信号）の波形である。
【００４３】
図９に示すヒューズＲＯＭ７３へのデータの書き込み処理は、電磁波をアンテナ回路に入力することにより図７のタイミングチャートに従ってロジック回路６６を動作させた後、ヒューズＲＯＭ７３へのデータの書き込みを開始するためのコマンド（以下、「書き込み開始コマンド」と称する）を含んだ光信号をフォトトランジスタ７４に照射することにより開始される。
【００４４】
まずフォトトランジスタ７４から当該フォトトランジスタ７４に照射される光信号に応じた電気信号が出力される。増幅回路７５は、フォトトランジスタ７４から出力される上記電気信号を増幅してロジック回路６６に出力する（Ｔ６〜Ｔ７）。なお、ヒューズＲＯＭ７３へのデータの書き込みは、必要な電力を有する電磁波をアンテナ回路に供給しつつ行われる。
【００４５】
フォトトランジスタ７４から上記電気信号が入力されると、ロジック回路６６はレギュレータ６３に供給しているＶｃｃ２コントロールを、「Ｌｏｗ」から「Ｈｉｇｈ」に切り換える（Ｔ８）。
【００４６】
ここでレギュレータ６３において、ロジック回路６６から送られてくるＶｃｃ２コントロールは図８Ｃに示す回路の第８のトランジスタＴｒ８のゲートに入力され、Ｖｃｃ２コントロールが「Ｌｏｗ」から「Ｈｉｇｈ」になることにより、第８のトランジスタＴｒ８がオンとなる。このため、第５のトランジスタＴｒ５と第７のトランジスタＴｒ７とによって構成される経路を通じての第９のトランジスタＴｒ９への電流供給が停止して、第９のトランジスタＴｒ９への電流供給はもっぱら第６のトランジスタＴｒ６と第８のトランジスタＴｒ８とによって構成される経路を通じてのみ行われることになる。これにより第６のトランジスタＴｒ６のソースとゲートとの間に電位差が生じる。一方、第５のトランジスタＴｒ５のソースとゲートとの間には電位差は生じない。
【００４７】
ここで第６のトランジスタＴｒ６のソースとゲートの間に生じた電位差は、第６のトランジスタＴｒ６のゲートを通じて図８Ｂの電圧切換回路８１２を構成している第３の増幅器ＯＰ３のバイアス入力端子ＢＩＡＳ２に供給される。これにより第３の増幅器ＯＰ３が動作する。一方、図８Ｃの第５のトランジスタＴｒ５のソースとゲートの間には電位差が生じないため、第２の増幅器ＯＰ２のバイアス入力端子ＢＩＡＳ１にはバイアス電圧が供給されず、第２の増幅器ＯＰ２は動作を停止する。以上のようにして、結局、第３の増幅器ＯＰ３のみがオンすることになり、電圧切換回路８１２を構成している抵抗素子Ｒ３，Ｒ４によって定まる第３の増幅器ＯＰ３の出力電圧である１２．０Ｖが、電圧（Ｖｃｃ２）としてレギュレータ６３から出力される。
【００４８】
なお、メモリ７２又はヒューズＲＯＭ７３からのデータの読み出し時においては、ロジック回路６６からレギュレータ６３にはＶｃｃ２コントロールとして「Ｌｏｗ」が送られてくる。このため、図８Ｃに示す回路における第８のトランジスタＴｒ８のゲート電圧は「Ｌｏｗ」となり、これにより第８のトランジスタＴｒ８は動作を停止する。従って、第６のトランジスタＴｒ６と第８のトランジスタＴｒ８とによって構成される経路を通じた第９のトランジスタＴｒ９への電流供給が停止し、第９のトランジスタＴｒ９への電流供給はもっぱら第５のトランジスタＴｒ５と第７のトランジスタＴｒ７とによって構成される経路を通じてのみ行われることになり、第５のトランジスタＴｒ５のソースとゲートとの間には電位差が生じるが、第６のトランジスタＴｒ６のソースとゲートとの間には電位差は生じない。これにより第２の増幅器ＯＰ２は動作するが、第３の増幅器ＯＰ３は動作を停止し、電圧切換回路８１２を構成している第２の増幅器ＯＰ２の出力電圧である３．３Ｖが電圧（Ｖｃｃ２）としてレギュレータ６３から出力されることになる。以上のようにして電圧（Ｖｃｃ＝１２．０Ｖ）の供給が開始される（Ｔ８）。
【００４９】
次に、ヒューズＲＯＭ７３上のデータの書き込み位置を示すアドレスデータ及び書き込みデータを含んだ光信号が、フォトトランジスタ７４に照射され（Ｔ９〜Ｔ１０）、この光信号に対応する電気信号がロジック回路６６に入力される。ロジック回路６６は、入出力回路７１を制御して、入力される電気信号に含まれるアドレスデータで指定されるヒューズＲＯＭ７３の所定の記憶位置に、上記電気信号に含まれる書き込みデータを書き込む（Ｔ１１〜Ｔ１２）。
【００５０】
ヒューズＲＯＭ７３へのデータの書き込みが完了すると、ロジック回路６６は、ヒューズＲＯＭ７３の所定位置のビット（以下、「書き込み済フラグ」と称する）をオンにする（Ｔ１３〜Ｔ１４）。以上の処理が終了した後は、アンテナ回路からの電磁波の供給が停止されて書き込み処理が終了する（Ｔ１５）。なお、上記ビットは、ヒューズＲＯＭ７３へのデータの書き込みを行ったかどうか（書き込み済であるかどうか）を判断する際にロジック回路６６によって参照される。すなわち、ロジック回路６６は、上記「書き込み済フラグ」がオンであればヒューズＲＯＭ７３には既にデータが書き込まれているものと判断し、この場合にはフォトトランジスタ７４に書き込みコマンドを含んだ光信号が照射されてもヒューズＲＯＭ７３へのデータの書き込み動作を開始しない。
【００５１】
なお、以上に説明した処理においては、フォトトランジスタ７４が光信号を確実に受信することができるように、ロジック回路６６のクロック信号の周波数は、フォトトランジスタ７４に照射される光信号の周波数よりも高い値に設定される。またタイミングのずれやノイズの影響によって、一度の照射で光信号を読み込めない場合も起こりうるが、このような場合には、ロジック回路６６が光信号による入力を受け付けるまで、フォトトランジスタ７４に繰り返し光信号を入力するようにする。
【００５２】
ところで、フォトトランジスタ７４に照射される光信号は、増幅回路７５やロジック回路６６を誤動作させる要因となる。このため、フォトトランジスタ７４は、増幅回路７５やロジック回路６６からなるべく離れた位置に設けることが好ましい。一方、増幅回路７５において増幅された電気信号を効率よくロジック回路６６に伝えるためには、増幅回路７５はロジック回路６６に隣接させて配置することが好ましい。ここでフォトトランジスタ７４と増幅回路７５又はロジック回路６６の位置関係は、例えば図１０に示す関係から求められる。すなわち、光源（光ファイバ）８１からの光が直接照射される範囲は、フォトトランジスタ７４と光源との間の距離Ｚと、光源から照射される光の広がり角θから求められる、半径ｘ＝Ｚ・ｔａｎθの円の範囲であるので、フォトトランジスタ７４、増幅回路７５、及びロジック回路６６は、集積回路２上の表面の領域のうち上記円の範囲外の領域に配置することが好ましいことになる。またこの場合において、増幅回路７５において増幅された電気信号を効率よくロジック回路６６に伝えるために、ロジック回路６６と増幅回路７５とは隣接するように配置することが好ましいことになる。
【００５３】
ヒューズＲＯＭ７３へのデータの書き込みに際しては、アンテナ回路に通常の読み出しの際に比べて強い電磁波を供給しつつフォトトランジスタ７４に書き込み命令を与えてから書き込みデータを入力するといった一連のプロセスを実施する必要がある。ここでこのようなプロセスの複雑さは、無線ＩＣタグ１のセキュリティ強度の向上に貢献する。またデータの書き込みがヒューズを焼き切るという物理的な手段で行われることもセキュリティ強度の向上に貢献する。
【００５４】
以上、本発明の実施形態につき詳細に説明したが、以上の実施形態の説明は本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施形態として説明する無線ＩＣタグ１の平面図である。
【図２】本発明の一実施形態として説明する無線ＩＣタグ１の断面図である。
【図３】本発明の一実施形態として説明するアンテナシート４単体の平面図である。
【図４】本発明の一実施形態として説明する起点パッド２１及び終点パッド２２周辺の素子や配線パターンの構造を示す図である。
【図５】本発明の一実施形態として説明するアンテナシート４の製造方法を説明するプロセスフローである。
【図６】本発明の一実施形態として説明する集積回路２の機能を説明するブロック図である。
【図７】本発明の一実施形態として説明するデータを読み出し時の無線ＩＣタグ１の動作を説明するタイミングチャートである。
【図８Ａ】本発明の一実施形態として説明するヒューズＲＯＭ７３へのデータの書き込み原理を説明する図である。
【図８Ｂ】本発明の一実施形態として説明するＶｃｃコントロールに応じて入出力回路７１に供給する電圧（Ｖｃｃ２）を切り換える回路である。
【図８Ｃ】本発明の一実施形態として説明するＶｃｃコントロールに応じて入出力回路７１に供給する電圧（Ｖｃｃ２）を切り換える回路である。
【図９】本発明の一実施形態として説明するヒューズＲＯＭ７３へのデータの書き込み動作を説明するタイミングチャートである。
【図１０】本発明の一実施形態として説明するフォトトランジスタ７４と増幅回路７５又はロジック回路６６の位置関係を説明する図である。
【符号の説明】
【００５６】
１    無線ＩＣタグ
２    集積回路
２１  起点パッド
２２  終点パッド
５１  内部アンテナ回路
５２  外部アンテナ回路
５５  ダイオード
６１  整流回路
６２  変復調回路
６３  レギュレータ
６５  リミッタ回路
６６  ロジック回路
６７  リセット回路
６８  発振回路
７１  入出力回路
７２  メモリ
７３  ヒューズＲＯＭ
７４  フォトトランジスタ
【図４】
2006293691.tif 000003
【図５】
2006293691.tif 000004
【図６】
2006293691.tif 000005
【図７】
2006293691.tif 000006
【図８Ａ】
2006293691.tif 000007
【図８Ｂ】
2006293691.tif 000008
【図８Ｃ】
2006293691.tif 000009
【図９】
2006293691.tif 000010
【図１０】
2006293691.tif 000011
【図１】
2006293691.tif 000012
【図２】
2006293691.tif 000013
【図３】
2006293691.tif 000014