(57)【要約】【課題】  液晶パネルを含む表示ユニット４０にデータや信号を供給する上位装置２０のプログラミングが煩雑となるのを回避する。【解決手段】  駆動制御回路４０１は、クロック信号Ｃlk-aが供給される場合に、上位装置２０から供給される表示データを、ＰＬＬ回路４０９によるクロック信号Ｃlk-bに基づいて受信するとともに、受信した表示データで指定された表示内容となるように、クロック信号Ｃlk-bにしたがって液晶パネル４２０の駆動を制御する一方、クロック信号Ｃlk-aの供給が停止された場合に、液晶パネル４２０に対し、全画素をオフとさせる表示データを、ＰＬＬ回路４０９における自走信号にしたがって、少なくとも１垂直走査期間にわたって供給する。【選択図】      図１
2006259240.tif 000002
【特許請求の範囲】
【請求項１】
上位装置から供給されるクロック信号と同期するように同期信号を生成する同期信号生
成回路と、
前記クロック信号が供給される場合に、前記上位装置から供給される表示データを前記
同期信号に基づいて受信するとともに、受信した表示データで指定された表示内容となる
ように、前記同期信号にしたがって液晶パネルの駆動を制御する一方、
前記クロック信号の供給が停止された場合に、前記液晶パネルに対し、全画素をオフと
させる表示データを、前記同期信号生成回路における自走信号にしたがって、少なくとも
１垂直走査期間にわたって供給する駆動制御回路と
を有することを特徴とする液晶表示装置の駆動回路。
【請求項２】
前記駆動制御回路は、
前記液晶パネルに対し、全画素をオフとさせる表示データを、前記同期信号生成回路に
おける自走信号にしたがって、少なくとも１垂直走査期間にわたって供給した後に、前記
同期信号生成回路の動作を停止させる
ことを特徴とする請求項１に記載の液晶表示装置の駆動回路。
【請求項３】
前記液晶パネルの表示領域のうちの一部領域の表示内容を規定する表示データを記憶す
る記憶回路と、
前記上位装置から、前記液晶パネルの駆動を停止または中断させる旨の命令を受信した
場合に、前記同期信号の代替となる代替クロック信号を生成するクロック信号生成回路と
を備え、
前記駆動制御回路は、
前記クロック信号の供給が停止された場合に、前記自走信号に代え、前記代替クロック
信号にしたがって、全画素をオフとさせる表示データを少なくとも１垂直走査期間にわた
って供給し、
この後、前記記憶回路から記憶された表示データで指定された表示内容となるように、
前記代替クロック信号にしたがって液晶パネルの駆動を制御する
ことを特徴とする請求項１に記載の液晶表示装置の駆動回路。
【請求項４】
上位装置から供給されるクロック信号と同期するように同期信号を生成する同期信号生
成回路を有する液晶表示装置の駆動方法であって、
前記クロック信号が供給される場合に、前記上位装置から供給される表示データを前記
同期信号に基づいて受信するとともに、受信した表示データで指定された表示内容となる
ように、前記同期信号にしたがって液晶パネルの駆動を制御する一方、
前記クロック信号の供給が停止された場合に、前記液晶パネルに対し、全画素をオフと
させる表示データを、前記同期信号生成回路における自走信号にしたがって、少なくとも
１垂直走査期間にわたって供給する
ことを特徴とする液晶表示装置の駆動方法。
【請求項５】
請求項１乃至３のいずれか一項に記載の液晶表示装置の駆動回路を備えることを特徴と
する液晶表示装置。
【請求項６】
表示データを出力するＣＰＵと、
前記表示データと同期をとるためのクロック信号を出力するクロック出力回路と、
駆動制御回路と、
前記駆動制御回路により駆動される液晶パネルと
を備える液晶表示装置であって、
前記クロック出力回路から出力されるクロック信号と同期するように同期信号を生成す
る同期信号生成回路を有し、
前記駆動制御回路は、
前記クロック信号が供給される場合に、前記ＣＰＵから供給される表示データを前記同
期信号に基づいて受信するとともに、受信した表示データで指定された表示内容となるよ
うに、前記同期信号にしたがって前記液晶パネルの駆動を制御する一方、
前記クロック信号の供給が停止された場合に、前記液晶パネルに対し、全画素をオフと
させる表示データを、前記同期信号生成回路における自走信号にしたがって、少なくとも
１垂直走査期間にわたって供給する
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本体コンピュータなどの上位装置からクロック信号とともに供給される表示
データにしたがって、液晶パネルの駆動を制御する技術に関する。
【背景技術】
【０００２】
液晶素子は電圧保持性を有するので、液晶表示装置の動作を表示内容と無関係に停止さ
せると、液晶に直流成分が印加されてしまうことがある。直流成分が印加されると液晶が
劣化するので、液晶表示装置では、液晶に印加される電圧をゼロ（ゼロ近傍の値を含む）
とさせた後に、動作を停止または中断させる必要がある。
一方、液晶パネルにおける各画素の階調（明るさ）は、表示データによって規定され、
当該表示データは、上位装置から、同期をとるためのクロック信号とともに供給される構
成となっている。
【０００３】
ここで、上位装置が表示動作を停止または中断させる場合、液晶の劣化を防止するため
に、当該停止（または中断させる）する旨の停止命令を発行した後、少なくとも、全画素
の液晶に印加される電圧をゼロとさせるような表示データ（オフ表示データ）をクロック
信号とともに供給し続ける必要がある。このため、上位装置側においては、停止命令を発
行する場合に、当該停止命令の発行後に、オフ表示データとクロック信号とをどのタイミ
ングからどれだけの期間、供給し続けなければならないのかについても併せてプログラミ
ングしなければならないので、煩雑となる。
このため、液晶表示装置側に内部クロック信号を発生させる発振回路を持たせるととも
に、上位装置からクロック信号の供給がなんらかの理由で途絶えた場合に、内部クロック
信号に切り替え、当該内部クロック信号にしたがって表示動作を継続させる技術が提案さ
れている（特許文献１参照）。
【特許文献１】特開平８−２５４９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、この技術では、発振回路が別途必要となるので、構成が複雑化するだけ
でなく、当該発振回路により消費される電力によって低消費電力化を図る際の阻害要因と
なる。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、上位装
置側のプログラミングが煩雑となるのを回避しつつ、構成の簡略化を図った液晶表示装置
、その駆動回路、駆動方法、および、当該液晶表示装置を用いた電子機器を提供すること
にある。
【課題を解決するための手段】
【０００５】
上記目的を達成するため本発明にあっては、上位装置から供給されるクロック信号と同
期するように同期信号を生成する同期信号生成回路と、前記クロック信号が供給される場
合に、前記上位装置から供給される表示データを前記同期信号に基づいて受信するととも
に、受信した表示データで指定された表示内容となるように、前記同期信号にしたがって
液晶パネルの駆動を制御する一方、前記クロック信号の供給が停止された場合に、前記液
晶パネルに対し、全画素をオフとさせる表示データを、前記同期信号生成回路における自
走信号にしたがって、少なくとも１垂直走査期間にわたって供給する駆動制御回路とを有
することを特徴とする。本発明によれば、同期信号生成回路の自走信号にしたがって液晶
パネルの駆動を制御するので、別途の発振回路は不要である。このため、本発明では、上
位装置側のプログラミングが煩雑となるのを回避しつつ、構成の簡略化を図ることが可能
となる。
【０００６】
本発明において、前記駆動制御回路は、前記液晶パネルに対し、全画素をオフとさせる
表示データを、前記同期新合成性回路における自走信号にしたがって、少なくとも１垂直
走査期間にわたって供給した後に、前記同期信号生成回路の自走状態を停止させる構成が
好ましい。
また、本発明において、前記液晶パネルの表示領域のうちの一部領域の表示内容を規定
する表示データを記憶する記憶回路と、前記上位装置から、前記液晶パネルの駆動を停止
または中断させる旨の命令を受信した場合に、前記同期信号の代替となる代替クロック信
号を生成するクロック信号生成回路とを備え、前記駆動制御回路は、前記クロック信号の
供給が停止された場合に、前記自走信号に代え、前記代替クロック信号にしたがって、全
画素をオフとさせる表示データを少なくとも１垂直走査期間にわたって供給し、この後、
前記記憶回路から記憶された表示データで指定された表示内容となるように、前記代替ク
ロック信号にしたがって液晶パネルの駆動を制御する構成としても良い。
なお、本発明は、液晶表示装置の駆動回路のみならず、液晶表示装置の駆動方法として
も、さらには、当該液晶表示装置それ自身、および、当該液晶表示装置を有する電子機器
としても概念することが可能である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施形
態に係る液晶表示装置の構成を示すブロック図である。
この図に示されるように、液晶表示装置１０は、上位装置２０および表示ユニット４０
に大別される。このうち、上位装置２０は、ＣＰＵ２１、Ｐ−Ｓ変換回路２３、送信回路
２５、２７およびＰＬＬ回路２９を含む。
【０００８】
ＣＰＵ２１は、所定のプログラムを実行することによって、各種の命令や、画素の階調
を規定する表示データ等をパラレル出力するものである。ここで、ＣＰＵ２１は、各種の
命令についてはバス５６に出力し、表示データや同期信号についてはＰ−Ｓ変換回路２３
に供給する。
ＰＬＬ回路２９は、外部入力されるクロック信号Ｃlk-aと位相差がなくなるように、内
部電圧制御発振回路によって生成する信号周波数を制御するものである。したがって、Ｐ
ＬＬ回路２９から出力される信号は、クロック信号Ｃlk-aとそのものと同視できる。
Ｐ−Ｓ変換回路２３は、ＣＰＵ２１からパラレルで出力された表示データや同期信号を
、ＰＬＬ回路２９によるクロック信号に同期させてシリアルに変換する回路である。送信
回路２５は、シリアルに変換された表示データ等を２線路５２に差動出力するものである
。送信回路２７は、ＰＬＬ回路２９から出力されるクロック信号を２線路５４に差動出力
するものである。
【０００９】
一方、表示ユニット４０は、ドライバユニット４００と液晶パネル４２０とに分けられ
る。このうち、ドライバユニット４００は、駆動制御回路４０１、Ｓ−Ｐ変換回路４０３
、受信回路４０５、４０７、ＰＬＬ回路４０９、Ｙドライバ４３０およびＸドライバ４４
０を含む。
受信回路４０５は、差動出力された表示データ等を受信し、受信回路４０７は、差動出
力されたクロック信号を受信する。
ＰＬＬ回路４０９は、受信回路４０７により受信されたクロック信号と位相差がなくな
るように、内部電圧制御発振回路によって生成する信号Ｃlk-bの周波数を制御するもので
ある。したがって、ＰＬＬ回路４０９から出力される信号Ｃlk-bは、受信回路４０７によ
ってクロック信号Ｃlk-aが受信される限り、当該クロック信号Ｃlk-aと同視できるが、ク
ロック信号Ｃlk-aの受信が途絶えると、内部電圧制御発振回路において予め定められた自
走周波数（フリーラン周波数）の信号となる。また、ＰＬＬ回路４０９は、信号ＯffがＨ
レベルになると、内部電圧制御発振回路による信号Ｃlk-bの発振を停止させる。
【００１０】
Ｓ−Ｐ変換回路４０３は、受信回路４０５によって受信されたシリアル信号を、表示デ
ータＤataと同期信号Ｓyncとに分離するとともに、表示データＤataをＰＬＬ回路４０９
によるクロック信号Ｃlk-bに同期させてパラレルに変換する。
駆動制御回路４０１は、本実施形態では、主に次の４つの機能を有する。すなわち、駆
動制御回路４０１は、第１に、表示データＤataを同期信号Ｓyncに基づいてＸドライバ４
４０に供給し、第２に、Ｙドライバ４３０による垂直走査、および、Ｘドライバ４４０に
よる水平走査を、それぞれ同期信号Ｓyncおよびクロック信号Ｃlk-bに基づいて制御し、
第３に、バス５６を介して各種の命令を受信し、第４に、各種の命令のうち、表示動作を
停止させる旨の停止命令を受信した場合、当該停止命令を受信したタイミングに属する垂
直走査期間が終了してから２垂直走査期間経過後に、信号ＯffをＨレベルとする。
【００１１】
Ｙドライバ４３０は、駆動制御回路４０１による制御のもと、液晶パネル４２０を垂直
走査するものであり、Ｘドライバ４４０は、駆動制御回路４０１による制御のもと、液晶
パネル４２０を水平走査するものである。なお、Ｘドライバ４４０は、水平走査の際に、
駆動制御回路４０１から供給される表示データＤataを、液晶の駆動に適するようにアナ
ログの電圧に変換する。
液晶パネル４２０は、画素がマトリクス状に配列するとともに、各画素がＴＦＴ（Thin
Film Transistor：薄膜トランジスタ）でスイッチングする方式のものである。なお、液
晶パネル４２０については、ＴＦＴに限られず、画素をＴＦＤ（Thin Film Diode：薄膜
ダイオード）でスイッチングする方式のものであっても良いし、これらＴＦＴ、ＴＦＤを
用いないパッシブマトリクス方式であっても良い。いずれにしても、液晶パネル４２０の
駆動に適するようにＹドライバ４３０およびＸドライバ４４０の形式が選定される。
【００１２】
次に、このような構成に係る液晶表示装置１０の動作について説明する。図２は、液晶
表示装置１０における動作を説明するためのタイミングチャートである。
通常の表示状態とする場合、上位装置２０におけるＣＰＵ２１は、表示内容に応じた表
示データを同期信号とともに出力する。この表示データおよび同期信号は、Ｐ−Ｓ変換回
路２３によってクロック信号Ｃlk-aに同期されてシリアルに変換され、当該シリアル信号
は送信回路２５によって２線路５２に差動出力される一方、クロック信号Ｃlk-aは、送信
回路２７によって２線路５４に差動出力される。
【００１３】
表示ユニット４０において、受信回路４０５は、２線路５２に差動出力されたシリアル
信号を受信し、受信回路４０５は、２線路５４に差動出力されたクロック信号を受信する
。このため、ＰＬＬ回路４０９から出力されるクロック信号Ｃlk-bは、クロック信号Ｃlk
-aと同一周波数となり、上位装置２０においてシリアル変換する際に用いたクロック信号
Ｃlk-aを表示ユニット４０において再現されることになる。Ｓ−Ｐ変換回路４０３は、受
信されたシリアル信号を表示データＤataと同期信号Ｓyncとに分離するとともに、表示デ
ータＤataをクロック信号Ｃlk-bに同期させてパラレルに変換する。
【００１４】
駆動制御回路４０１は、表示データＤataを同期信号Ｓyncおよびクロック信号Ｃlk-bに
基づいて出力するとともに、Ｙドライバ４３０による垂直走査、および、Ｘドライバ４４
０による水平走査を、それぞれ同期信号Ｓyncおよびクロック信号Ｃlk-bに基づいて制御
する（通常表示）。これにより、液晶パネル４２０では、表示データＤataに基づいた表
示が行われることになる。
なお、同期信号Ｓyncには、水平同期信号が含まれるが、便宜的に図２（後述する図４
でも同様）においては、垂直同期信号Ｖsyncだけが示されている。また、通常表示時にお
ける表示データＤataの数は、実際には、液晶パネル４２０の画素と一対一に対応して供
給されるが、図２（後述する図４でも同様）においては、この点が簡略化されている。
【００１５】
通常の表示動作となっている場合に、外部からの指示や、プログラムの終了、異常等に
よって、ＣＰＵ２１が、図２に示されるように、表示動作を停止させる旨の停止命令Ｃmd
1を、タイミングｔ１にて発行するとき、当該タイミングｔ１の属する１垂直走査期間が
終了するタイミングｔ２以降において、クロック信号Ｃlk-a、表示データＤataおよび同
期信号の出力を停止する。このため、表示ユニット４０において、ＰＬＬ回路４０９によ
るクロック信号Ｃlk-bは、タイミングｔ２以降、クロック信号Ｃlk-aとの同期が外れて自
走周波数の信号となる。
【００１６】
停止命令Ｃmd1が発行されるタイミングｔ１に属する１垂直走査期間の次の垂直走査期
間において、駆動制御回路４０１は、自走周波数となったクロック信号Ｃlk-bにしたがっ
て、全画素を強制的にオフさせるためにオフ表示データをＸドライバ４４０に供給する（
オフ画像表示）。
ここで、オフ表示データは、液晶パネル４２０において一意に定まるので、上位装置２
０から供給される必要はない。このため、駆動制御回路４０１は、例えば表示データＤat
aの全ビットを強制的に「０」または「１」に固定する。例えば、表示データＤataが６ビ
ットであり、「０」から「６３」まで６４階調の表示が可能な場合であって、十進値の「
０」が最高階調の白色を規定し、十進値が増加するにつれて階調を暗くさせ、十進値の「
６３」が最低階調の黒色を規定するとともに、液晶パネル４２０が電圧無印加状態で白表
示を行うノーマリーホワイトモードである場合、駆動制御回路４０１は、全画素に対して
“００００００”（二進表記）のデータをオフ表示データＤataとして供給する。このよ
うなオフ表示データＤataの供給により、液晶パネル４２０では、各画素の液晶に印加さ
れる電圧がゼロ近傍とされる。
なお、クロック信号Ｃlk-bの自走状態の周波数は、クロック信号Ｃlk-aと同期した状態
と比較して低くなるように、かつ、全画素分のオフ表示データを供給可能であるような周
波数となるように設計される。
【００１７】
全画素に対してオフ表示データが書き込まれる１垂直走査期間がタイミングｔ３にて終
了すると、駆動制御回路４０１は、液晶パネル４２０に対して表示データの供給を停止す
る（停止動作）。ただし、ＰＬＬ回路４０９では自走状態が継続しているので、駆動制御
回路４０１は、オフ画像表示のための１垂直走査期間から、さらに、１垂直走査期間経過
したタイミングｔ４で信号ＯffをＬレベルとする。これにより、ＰＬＬ回路４０９におけ
る内部電圧制御発振回路の発振動作が停止するので、クロック信号Ｃlk-bは、以後、出力
されない。これにより、液晶パネル４２０の動作が完全に停止する（停止）。
【００１８】
このように、本実施形態において、停止命令Ｃmd1を発行する場合に上位装置２０は、
当該停止命令Ｃmd1の発行タイミングｔ１が属する１垂直走査期間の終了タイミングｔ２
でクロック信号Ｃlk-aの供給を停止させれば良く、液晶パネル４２０に対するオフ画像表
示動作については、表示ユニット４０においてＰＬＬ回路４０９の自走状態となった信号
に基づいて実行される。このため、上位装置２０のプログラミングにおいて、停止命令Ｃ
md1の発行後に、オフ画像表示動作を意識して、クロック信号Ｃlk-aの供給停止タイミン
グを規定する必要がなくなるので、上位装置側のプログラミングにおける煩雑性が回避さ
れる。
さらに、本実施形態によれば、ＰＬＬ回路４０９における自走状態のクロック信号を用
いてオフ画像表示を実行しているので、別途の発振回路が不要であり、その分、構成の簡
略化を寄与できる。加えて、本実施形態では、タイミングｔ４以降、ＰＬＬ回路４０９に
おける内部電圧制御発振回路の発振動作を停止させているので、表示動作を再開させるま
での消費電力を抑えることも可能となる。
【００１９】
次に、上述した実施形態の応用例について説明する。この応用例は、液晶表示装置１０
において、いわゆる部分表示駆動を行うものであり、その構成については図３に示される
通りとなる。
図３に示される液晶表示装置１０では、図１に示される構成に対し、ＯＳＣと表記され
るとともに、クロック信号Ｃlk-cを生成する発振回路（クロック信号生成回路）４１１と
ＲＡＭ４１３とが追加されているほか、駆動制御回路４０１がクロック信号Ｃlk-bとクロ
ック信号Ｃlk-cとの切替器を内包した構成となっている。
ここで、部分表示駆動とは、例えば図５に示されるように、液晶パネル４２０において
、一部の領域Ａについてのみ表示を行い、他の領域Ｂでは、表示を行わないような駆動を
いう。なお、表示を行わないとは、液晶に電圧を印加しないということであり、ノーマリ
ーホワイトモードであれば白色表示となる。
【００２０】
また、この領域Ａにおける表示内容を規定する表示データは、ＲＡＭ４１３に記憶され
る。ＲＡＭ４１３は、領域Ａにおける各画素に対応した記憶領域を有する。このため、Ｒ
ＡＭ４１３に記憶された表示データが領域Ａの水平走査に合わせて、対応する記憶領域か
ら読み出されて、Ｘドライバ４４０に供給される。なお、この領域Ａは、静止画に近い緩
慢な表示が行われる領域であり、ＲＡＭ４１３の記憶内容については、せいぜい０．５秒
に１回の割合で書き替わる程度であり、また、その表示内容についても画素のオンまたは
オフ（黒または白）の２値的な内容であるので、領域Ａの表示内容を規定する表示データ
の転送レートは低くて済む。
このため、ＣＰＵ２１は、領域Ａで表示すべき内容を規定する表示データについては、
バス５６を経由して駆動制御回路４０１に供給して、駆動制御回路４０１は、当該表示デ
ータをＲＡＭ４１３において対応する記憶領域に書き込む構成となっている。
【００２１】
応用例に係る液晶表示装置１０の動作について図４を参照して説明する。
表示状態とする場合の動作については、図１に示される構成と同じであるので、ここで
は、表示状態としている場合に、部分表示駆動の指示があったときの動作を中心に説明す
る。
ＣＰＵ２１が、部分表示駆動をすべき旨の命令Ｃmd2を、タイミングｔ１１にて発行す
ると、駆動制御回路４０１は、当該命令Ｃmd2を、バス５６を介して受信して、発振回路
４１１に対しクロック信号Ｃlk-cの生成開始を指示する。
この後、ＣＰＵ２１は、当該タイミングｔ１１の属する１垂直走査期間が終了するタイ
ミングｔ１２以降において、クロック信号Ｃlk-aおよび同期信号の出力を停止する。この
ため、表示ユニット４０において、ＰＬＬ回路４０９によるクロック信号Ｃlk-bは、タイ
ミングｔ１２以降、クロック信号Ｃlk-aとの同期が外れて自走周波数の信号となる。
また、ＣＰＵ２１は、タイミングｔ１２において信号ＥnbをＨレベルとする。この信号
Ｅnbは、Ｌレベルであればクロック信号Ｃlk-bの使用を指定し、Ｈレベルであればクロッ
ク信号Ｃlk-cの使用を指定する信号である。このため、タイミングｔ１２において信号Ｅ
nbがＨレベルになると、液晶パネル４２０の駆動に用いる信号が、クロック信号Ｃlk-bか
らクロック信号Ｃlk-ｃへと切り替わる。
【００２２】
タイミングｔ１１に属する１垂直走査期間の次の垂直走査期間において、駆動制御回路
４０１は、自走周波数となったクロック信号Ｃlk-cにしたがって、全画素を強制的にオフ
させるためにオフ表示データをＸドライバ４４０に供給する（オフ画像表示）。
オフ画像表示のための１垂直走査期間が終了するタイミングｔ１３において、駆動制御
回路４０１は、信号ＯffをＨレベルにして、ＰＬＬ回路４０９における内部電圧制御発振
回路の発振動作を停止させる。
さらに、タイミングｔ１３において、駆動制御回路４０１は、Ｙドライバ４３０および
Ｘドライバ４４０に対し、クロック信号Ｃlk-cに基づいて領域Ａだけを走査するように制
御する一方、ＲＡＭ４１３のうち、走査する画素に対応する記憶領域から表示データを読
み出して、Ｘドライバ４４０に供給する（ＲＡＭ表示）。以降、各垂直走査期間では、こ
のような動作が繰り返される（同左）。
【００２３】
このような応用例に係る液晶表示装置１０において、部分表示駆動を指示する命令Ｃmd
2を発行する場合に上位装置２０は、当該命令Ｃmd2の発行タイミングｔ１１が属する１垂
直走査期間の終了タイミングｔ１２でクロック信号Ｃlk-aの供給を停止させれば良い。こ
のため、上位装置２０のプログラミングにおいて、命令Ｃmd2の発行後に、領域Ｂを非表
示とさせるための動作を意識して、クロック信号Ｃlk-aの供給停止タイミングを規定する
必要がなくなるので、上位装置側のプログラミングにおける煩雑性が回避される。
また、発振回路４１１が別途必要となるが、ＰＬＬ回路４０９との発振が同時に係属す
る状態は、命令Ｃmd2の発行されてから、ＲＡＭ表示が開始されるまでであり、それ以外
は、いずれか一方だけが動作するのみであり、さらに、発振回路４１１は、クロック信号
Ｃlk-cを、クロック信号Ｃlk-aよりも低周波数で生成すれば良いので、消費電力はそれほ
ど増加しない。
【００２４】
なお、上述した液晶表示装置１０では、オフ画像表示を１垂直走査期間としたが、この
オフ画像表示とする理由は、それまでの表示内容に応じて液晶に電圧が印加された状態を
クリアして、全画素にわたって液晶に印加される電圧をゼロまたはゼロ近傍とするためで
あるので、オフ画像表示については２垂直走査期間以上にわたって実行しても良い。
【００２５】
次に、上述した液晶表示装置１０を有する電子機器について説明する。図６は、液晶表
示装置１０を用いた携帯電話１２００の構成を示す斜視部である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した液晶パネル４２０を備えるものである
。なお、液晶表示装置１０のうち、液晶パネル４２０以外の構成要素については電話器に
内蔵されるので、外観としては現れない。
【００２６】
なお、液晶表示装置１０が適用される電子機器としては、図６に示される携帯電話の他
にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（ま
たはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、
電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル
を備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上
述した液晶表示装置１０が適用可能であることは言うまでもない。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】同液晶表示装置の動作を示すタイミングチャートである。
【図３】実施形態に係る液晶表示装置の応用構成を示すブロック図である。
【図４】応用構成に係る液晶表示装置の動作を示すタイミングチャートである。
【図５】部分表示駆動を説明するための図である。
【図６】実施形態に係る液晶表示装置を用いた携帯電話の構成を示す図である。
【符号の説明】
【００２８】
１０…液晶表示装置、２０…上位装置、２１…ＣＰＵ、４０…表示ユニット、４０１…
駆動制御回路、４０９…ＰＬＬ回路、４２０…液晶パネル、４３０…Ｙドライバ、４４０
…Ｘドライバ、１２００…携帯電話
【図１】
2006259240.tif 000003
【図２】
2006259240.tif 000004
【図３】
2006259240.tif 000005
【図４】
2006259240.tif 000006
【図５】
2006259240.tif 000007
【図６】
2006259240.tif 000008