(57)【要約】【課題】変調回路のテスト等に用いるためにその変調回路に搭載され、構成が簡単で安価な簡易型の復調回路を提供する。【解決手段】簡易型のＦＳＫ復調回路３０は、直交変調器１９にＤ／Ａ変換後のＩ／Ｑ信号を入力させてＦＳＫ変調信号ＦＭＳを生成させるＦＳＫ変調回路１０において、Ｄ／Ａ変換前のディジタルデータであるI-CH変調信号Ｓ１１及びQ-CH変調信号Ｓ１２を用いて簡易復調する。ＦＳＫ復調回路３０は、I-CH変調信号Ｓ１１及びQ-CH変調信号Ｓ１２に対してそのままの位相で１シンボル遅延後の変調データを算出する変調データ算出回路３１，３４と、この回路３１，３４の出力を１シンボル遅延する遅延素子３２，３５と、この遅延素子３２，３５の出力とI-CH変調信号Ｓ１１及びQ-CH変調信号Ｓ１２とを比較して簡易な復調データIRXD，QRXDを出力する比較器３３，３６とにより構成されている。【選択図】図１
2006319897.tif 000002
【特許請求の範囲】
【請求項１】
送信データから生成された複数ビットのＩチャネル変調信号及び複数ビットのＱチャネル変調信号を入力し、１シンボル後も同じ前記送信データが続いた時の前記Ｉチャネル及び前記Ｑチャネルの値を予め算出し、この算出値と前記複数ビットのＩチャネル変調信号及び前記複数ビットのＱチャネル変調信号とを比較して復調することを特徴とする復調回路。
【請求項２】
前記複数ビットのＩチャネル変調信号及び前記複数ビットのＱチャネル変調信号を入力してそのままの位相で１シンボル後の変調データを算出する算出回路と、
前記１シンボル後の変調データを１シンボル遅延させて遅延データを出力する遅延素子と、
前記複数ビットのＩチャネル変調信号及び前記複数ビットのＱチャネル変調信号と前記遅延データとを比較して変調波を出力する比較器と、
により構成したことを特徴とする請求項１記載の復調回路。
【請求項３】
送信データから生成された複数ビットのＩチャネル変調信号及び複数ビットのＱチャネル変調信号における該Ｉチャネル変調信号の最上位符号ビットと該Ｑチャネル変調信号の最上位符号ビットとを入力し、前記送信データの伝送速度と変調周波数偏差が２：１の関係にあるときに、１シンボル後の前記Ｉチャネル及び前記Ｑチャネルの最上位符号ビットの比較のみで復調することを特徴とする復調回路。
【請求項４】
前記Ｉチャネル変調信号の最上位符号ビットと前記Ｑチャネル変調信号の最上位符号ビットとを入力し、これらを１シンボル遅延させて遅延データを出力する遅延素子と、
前記最上位符号ビットと前記遅延データとを比較して変調波を出力する比較器と、
により構成したことを特徴とする請求項３記載の復調回路。
【請求項５】
送信データを変調し、
クロック信号に同期して、前記変調された送信データの現在の変調データを算出し、
前記算出された現在の変調データと、前記クロック信号が１シンボル前に算出した変調データとを比較して、前記変調した送信データを復調することを特徴とする復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直交変調器にＩ／Ｑ信号を入力させ周波数シフトキーイング（Frequency shift keying、以下「ＦＳＫ」という。）変調信号や位相シフトキーイング(Phase Shift Keying、以下「ＰＳＫ」という。）変調信号を生成する変調回路等に設けられ、例えば、大規模集積回路（Large Scale Integration、以下「ＬＳＩ」という。）テスト等の用途のために時間領域（ディジタル／アナログ変換後のアナログ信号）や周波数領域に変換することなく変調データを復調することにより、その変調回路等のテスト等を行うための簡易型の復調回路及び復調方法に関するものである。
【背景技術】
【０００２】
従来、ＦＳＫ変調回路やＦＳＫ復調回路に関する技術としては、例えば、次のような文献に記載されるものがあった。
【０００３】
【特許文献１】特開平９−３２２１４４号公報（図１、図２）
【０００４】
特許文献１には、テレビジョン信号の送受信システム（例えば、ケーブルテレビジョン（ＣＡＴＶ）システム）において、契約者のみが秘話音声を聴くことができ、非契約者が秘話音声を聴くことをできなくするテレビジョン信号の音声秘話伝送装置の技術が記載されている。この音声秘話伝送装置には、ＦＳＫ変調回路やＦＳＫ復調回路が設けられている。但し、特許文献１には、ＦＳＫ変調回路やＦＳＫ復調回路の回路構成は、記載されていない。
【０００５】
図１１は、従来の２値のＦＳＫ変調回路の一例を示す回路図である。
このＦＳＫ変調回路では、送信データＴＸＤからＩチャネル（以下「I-CH」という。）変調信号生成器１によりｎビット（但し、ｎ；任意の正の整数）のI-CHチャネル変調信号Ｓ１を生成すると共に、その送信データＴＸＤからＱチャネル（以下「Q-CH」という。）変調信号生成器２によりｎビットのQ-CH変調信号Ｓ２を生成する。I-CH変調信号Ｓ１をI-CHのディジタル／アナログ（以下「Ｄ／Ａ」という。）変換器３によりアナログ信号Ｓ３に変換すると共に、Q-CH変調信号Ｓ２からQ-CHのＤ／Ａ変換器４によりアナログ信号Ｓ４に変換する。アナログ信号Ｓ３からノイズ除去用のローパスフィルタ（以下「ＬＰＦ」という。）５により高周波成分を除去すると共に、アナログ信号Ｓ４からノイズ除去用のＬＰＦ６により高周波成分を除去し、そのＬＰＦ５の出力信号Ｓ５とＬＰＦ６の出力信号Ｓ６とを直交変調器７により直交変調した後、電力増幅器（Power AMP）８により増幅してＦＳＫ変調信号ＦＭＳを出力する構成になっている。
【０００６】
従来、このようなＦＳＫ変調回路の変調動作をテストする場合、Ｄ／Ａ変換器３，４の出力側の信号を時間領域や周波数領域に変換し、周波数領域で正しく変調されているか否かを確認している。例えば、時間領域で確認をする場合は、ＬＰＦ５，６の出力信号Ｓ５，Ｓ６をオシロスコープで観測して、送信データＴＸＤを論理“０”、“１”に固定したり変化させながら、アイパターンを観測し、正しく変調しているか否かを時間的に長い時間で確認している。又、周波数領域で確認をする場合は、電力増幅器７から出力されるＦＳＫ変調信号ＦＭＳにおけるＦＳＫ変調波をスペクトラムアナライザ等に入力し、送信データＴＸＤを“０”、“１”に固定したり変化させながら、周波数偏差が正しく出ているか否かを確認している。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＦＳＫ変調回路の変調動作を確認をするための従来のテスト方法では、I-CH変調信号生成器１及びQ-CH変調信号生成器２だけではなく、Ｄ／Ａ変換器３，４、Ｄ／Ａ変換後のノイズ除去のためのＬＰＦ５，６、直交変調器７等を経由させる必要があるため、簡易的な方法とは言えない。又、ＬＳＩテスト等のためにI-CH変調信号生成器１及びQ-CH変調信号生成器２の動作を確認するには、アナログ要素等の他要因も含まれ最適とは言えなかった。即ち、従来のテスト方法では、アナログ要素が含まれてしまうため、ＦＳＫ変調回路の１つ１つの正確さを判定するには、不要な要素が含まれてしまうので、最適とは言えなかった。
【０００８】
これを解決するためには、例えば、図１１のＦＳＫ変調回路に、特許文献１に記載されたＦＳＫ変調回路を搭載しておき、I-CH変調信号生成器１及びQ-CH変調信号生成器２から出力されるI-CH変調信号Ｓ１及びQ-CH変調信号Ｓ２を、そのＦＳＫ復調回路により復調して動作確認を行うことも可能である。しかし、ＦＳＫ復調回路は、回路構成が複雑であって回路規模が大きいので、このようなＦＳＫ復調回路をＦＳＫ変調回路に搭載すると、ＦＳＫ復調回路付きＦＳＫ変調回路全体の回路規模が大きくなるばかりか、価格高になり、最適な方法とは言えなかった。
【０００９】
本発明は、このような従来の課題を解決し、Ｄ／Ａ変換前のI-CH変調信号及びQ-CH変調信号といったディジタルデータを復調する簡易型の復調回路及び復調方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の復調回路では、送信データから生成された複数ビットのI-CH変調信号及び複数ビットのQ-CH変調信号を入力し、１シンボル後も同じ前記送信データが続いた時の前記I-CH及び前記Q-CHの値を予め算出し、この算出値と前記複数ビットのI-CH変調信号及び前記複数ビットのQ-CH変調信号とを比較して復調している。
【００１１】
本発明の他の復調回路では、送信データから生成された複数ビットのI-CH変調信号及び複数ビットのQ-CH変調信号における該I-CH変調信号の最上位符号ビットと該Q-CH変調信号の最上位符号ビットとを入力し、前記送信データの伝送速度と変調周波数偏差が２：１の関係にあるときに、１シンボル後の前記I-CH及び前記Q-CHの最上位符号ビットの比較のみで復調している。
【００１２】
本発明の復調方法では、送信データを変調し、クロック信号に同期して、前記変調された送信データの現在の変調データを算出し、前記算出された現在の変調データと、前記クロック信号が１シンボル前に算出した変調データとを比較して、前記変調した送信データを復調している。
【発明の効果】
【００１３】
本発明の復調回路によれば、ディジタル信号であるI-CH変調信号及びQ-CH変調信号から簡易的な復調データを得ることができる。
【００１４】
本発明の他の復調回路によれば、１シンボル後に同じ送信データ（同位相）を継続した場合のコンスタレーション（星座）位置を求めることなく、更に１ビットのみと少ないビット数を使って簡易的な復調を行うことができる。
【００１５】
本発明の復調方法によれば、現在の変調データと１シンボル前に算出した変調データとを比較して、変調した送信データを復調しているので、簡易的な復調を容易に行うことができる。
【発明を実施するための最良の形態】
【００１６】
本発明の最良の実施形態の復調回路は、送信データから生成された複数ビットのI-CH変調信号及び複数ビットのQ-CH変調信号を入力してそのままの位相で１シンボル後の変調データを算出する算出回路と、前記１シンボル後の変調データを１シンボル遅延させて遅延データを出力する遅延素子と、前記複数ビットのI-CH変調信号及び前記複数ビットのQ-CH変調信号と前記遅延データとを比較して変調波を出力する比較器とにより構成されている。
【実施例１】
【００１７】
（実施例１の構成）
図１は、本発明の実施例１を示す簡易型のＦＳＫ復調回路を備えた２値のＦＳＫ変調回路の回路図である。
【００１８】
２値のＦＳＫ変調回路１０は、送信データＴＸＤからｎビット（但し、ｎ；任意の正の整数）のI-CH変調信号Ｓ１１を生成するI-CH変調信号生成器１１と、送信データＴＸＤからｎビットのQ-CH変調信号Ｓ２を生成するQ-CH変調信号生成器１２とを有し、これらの出力側に、各選択手段１３，１４を介してI-CHのＤ／Ａ変換器１５及びQ-CHのＤ／Ａ変換器１６がそれぞれ接続されている。I-CH側の選択手段１３は、制御信号等により、ｎビットのI-CH変調信号Ｓ１１の送出先を選択してこれをI-CHのＤ／Ａ変換器１５又は簡易型のＦＳＫ復調回路３０のいずれか一方に与えるものであり、セレクタ等により構成されている。Q-CH側の選択手段１４は、制御信号等により、ｎビットのQ-CH変調信号Ｓ１２の送出先を選択してこれをQ-CHのＤ／Ａ変換器１６又は簡易型のＦＳＫ復調回路３０のいずれか一方に与えるものであり、セレクタ等により構成されている。
【００１９】
I-CHのＤ／Ａ変換器１５は、選択手段１３を介して入力されるI-CH変調信号Ｓ１１をアナログ信号Ｓ１５に変換する回路であり、この出力側にノイズ除去用のＬＰＦ１７が接続されている。Q-CHのＤ／Ａ変換器１６は、選択手段１４を介して入力されるQ-CH変調信号Ｓ１２をアナログ信号Ｓ１６に変換する回路であり、この出力側にノイズ除去用のＬＰＦ１８が接続されている。ＬＰＦ１７は、アナログ信号Ｓ１５から高周波成分を除去して出力信号Ｓ１７を出力する回路であり、この出力側に直交変調器１９が接続されている。ＬＰＦ１８は、アナログ信号Ｓ１６から高周波成分を除去して出力信号Ｓ１８を出力する回路であり、この出力側に直交変調器１９が接続されている。直交変調器１９は、出力信号Ｓ１７と出力信号Ｓ１８とを直交変調する回路であり、この出力側に電力増幅器（Power AMP）２０が接続されている。電力増幅器２０は、直交変調器１９の出力信号Ｓ１９を増幅して２値のＦＳＫ変調信号ＦＭＳを出力する回路である。
【００２０】
簡易型のＦＳＫ復調回路３０は、通常動作時（即ち、変調回路動作時）には動作せず、ＬＳＩテスト時に動作して変調回路出力までの動作をテストする回路であり、各選択手段１３，１４にそれぞれ接続された変調データ算出回路３１，３４を有している。I-CH側の変調データ算出回路３１は、送信データＴＸＤに対応した送信クロックＴＸＣに基づき、選択手段１３を介して入力されるｎビットのI-CH変調信号Ｓ１１の位相を変えずに１シンボル後の時のｎビットの変調データＳ３１を算出する回路であって演算回路等により構成され、この出力側に、１シンボル遅延素子３２を介して比較器３３が接続されている。１シンボル遅延素子３２は、送信クロックＴＸＣに基づき、ｎビットの変調データＳ３１を１シンボル遅延させてｎビットの変調データＳ３２を出力する素子であり、フリップフロップ回路（以下「ＦＦ」という。）等により構成されている。比較器３３は、ｎビットの変調データＳ３２とｎビットのI-CH変調信号Ｓ１１とが一致するか否かの比較を行い、この比較結果より簡易的なＦＳＫ復調データIRXDを出力する回路であり、論理ゲート等により構成されている。
【００２１】
Q-CH側の変調データ算出回路３４は、I-CH側の変調データ算出回路３１と同様に、送信クロックＴＸＣに基づき、選択手段１４を介して入力されるｎビットのQ-CH変調信号Ｓ１２の位相を変えずに１シンボル後の時のｎビットの変調データＳ３４を算出する回路であって演算回路等により構成され、この出力側に、１シンボル遅延素子３５を介して比較器３６が接続されている。１シンボル遅延素子３５は、送信クロックＴＸＣに基づき、ｎビットの変調データＳ３４を１シンボル遅延させてｎビットの変調データＳ３５を出力する素子であり、ＦＦ等により構成されている。比較器３６は、ｎビットの変調データＳ３５とｎビットのQ-CH変調信号Ｓ１２とが一致するか否かの比較を行い、この比較結果より簡易的なＦＳＫ復調データQRXDを出力する回路であり、論理ゲート等により構成されている。
【００２２】
（実施例１の復調方法）
選択手段１３，１４によりＤ／Ａ変換器１５，１６側が選択されると、I-CH変調信号生成器１１及びQ-CH変調信号生成器１２の出力側がＤ／Ａ変換器１５，１６に接続され、ＦＳＫ変調回路１０が次のように動作する。
【００２３】
入力された送信データＴＸＤからI-CH変調信号生成器１１により、下記の（１）式のようなｎビットのI-CH変調信号Ｓ１１が生成されると共に、送信データＴＸＤからQ-CH変調信号生成器１２により、下記の（２）式のようなｎビットのQ-CH変調信号Ｓ１２が生成される。
ｎビットのI-CH変調信号Ｓ１１・・・（１）
符号＝１のとき；S1i(t)=Re(cos(2*π*(f1)*t))
符号＝０のとき；S0i(t)=Re(cos(2*π*(f0)*t))
ｎビットのQ-CH変調信号Ｓ１２・・・（２）
符号＝１のとき；S1q(t)=Imag(cos(2*π*(f1)*t))
符号＝０のとき；S0q(t)=Imag(cos(2*π*(f0)*t))
【００２４】
生成されたｎビットのI-CH変調信号Ｓ１１及びｎビットのQ-CH変調信号Ｓ１２は、各選択手段１３，１４を介してそれぞれＤ／Ａ変換器１５，１６側へ送られる。I-CH変調信号Ｓ１１は、I-CHのＤ／Ａ変換器１５によりアナログ信号Ｓ１５に変換され、このアナログ信号Ｓ１５からＬＰＦ１７により高周波成分が除去される。Q-CH変調信号Ｓ１２は、Q-CHのＤ／Ａ変換器１６によりアナログ信号Ｓ１６に変換され、このアナログ信号Ｓ１６からＬＰＦ１８により高周波成分が除去される。ＬＰＦ１７の出力信号Ｓ１７とＬＰＦ１８の出力信号Ｓ１８とは、直交変調器１９により直交変調（即ち、乗算）され、下記の（３）式のような出力信号Ｓ１９が出力される。
出力信号Ｓ１９・・・（３）
符号＝１のとき；S1(t)=cos(2*π*(f1)*t)
符号＝０のとき；S0(t)=cos(2*π*(f0)*t)
【００２５】
この出力信号Ｓ１９は、電力増幅器２０により増幅されて２値のＦＳＫ変調信号ＦＭＳが出力される。
【００２６】
図２は、図１のＦＳＫ復調回路３０におけるI-CH側の動作を示すタイムチャートである。
【００２７】
選択手段１３，１４によりＦＳＫ復調回路３０側が選択されると、I-CH変調信号生成器１１及びQ-CH変調信号生成器１２の出力側がＦＳＫ復調回路３０に接続され、このＦＳＫ復調回路３０が次のように動作する。
【００２８】
送信データＴＸＤがI-CH変調信号生成器１１により変調されたｎビットのI-CH変調信号Ｓ１１が、選択手段１３を介してＦＳＫ復調回路３０のI-CH側に送られてくると、変調データ算出回路３１では、１シンボル後も同じ送信データＴＸＤ（位相）を続けた場合に到達するｎビットのI-CH変調信号Ｓ１１の値を、送信クロックＴＸＣのタイミング毎に算出し、ｎビットの変調データＳ３１を出力する。この変調データＳ３１は、１シンボル後も現シンボルと同じ送信データＴＸＤの値の時の変調データである。この変調データＳ３１は、１シンボル遅延素子３２により１シンボル遅延され、この１シンボル遅延した変調信号Ｓ３２が比較器３３に入力される。比較器３３では、１シンボル遅延した変調信号Ｓ３２と、現変調信号Ｓ１１とを比較し、この２入力信号が一致していれば、位相変化無しとしてそのままの符号を続けているという復調結果のＦＳＫ復調データIRXDを出力し、その２入力信号が不一致であれば、送信データＴＸＤ（位相）の変化があったとして符号反転（即ち、０／１が反転）されたという復調結果のＦＳＫ復調データIRXDを出力する。
【００２９】
又、送信データＴＸＤがQ-CH変調信号生成器１２により変調されたｎビットのQ-CH変調信号Ｓ１２が、選択手段１４を介してＦＳＫ復調回路３０のQ-CH側に送られてくると、変調データ算出回路３４、１シンボル遅延素子３５、及び比較器３６により、I-CH側とほぼ同様の動作を行い、比較器３６から簡易的なＦＳＫ復調データQRXDが出力される。
【００３０】
このように、I-CH変調信号生成器１１及びQ-CH変調信号生成器１２により生成されたI-CH変調信号Ｓ１１及びQ-CH変調信号Ｓ１２は、ＦＳＫ変調回路１０側において、Ｄ／Ａ変換器１５，１６に入力され、その後、ＬＰＦ１７，１８、直交変調器１９及び電力増幅器２０のアナログ要素を経由してＦＳＫ変調信号ＭＳとして送信される。これに対してＦＳＫ復調回路３０は、テスト回路であり、ＦＳＫ変調回路１０側のようにI-CH変調信号Ｓ１１及びQ-CH変調信号Ｓ１２がアナログ要素等を経由するわけではないので、誤差成分が存在しない。そのため、ある時間ｔ１において１シンボル後も同じ送信データＴＸＤが設定された場合にI-CH／Q-CHがとる変調信号の値が正しく計算できる。その値と一致した場合は現時点と送信データＴＸＤは変化無し、一致しない場合は送信データＴＸＤの符号０／１が反転したと判断できる。
【００３１】
（実施例１の効果）
本実施例１では、ＦＳＫ変調回路１０に簡易型のＦＳＫ復調回路３０を搭載したので、このＦＳＫ復調回路３０により、ディジタル信号であるI-CH変調信号Ｓ１１及びQ-CH変調信号Ｓ１２から簡易的なＦＳＫ復調データIRXD，QRXDを得ることができる。このとき、以下の前提１、２がある。
前提１；データにノイズ成分が含まれないこと。
前提２；ＬＳＩ内部でディジタルI-CH変調信号生成器１１及びQ-CH変調信号生成器１２と同じ送信クロックＴＸＣを使用して簡易復調を行う。
【００３２】
これらの前提条件が本実施例１で成立しているので、１シンボル後も同じ送信データＴＸＤ（同位相）を継続した場合のコンスタレーション（星座）位置が分かる。このコンスタレーション位置と一致しているかどうかをチェックしているのが比較器３３，３６である。この結果、ＦＳＫ変調回路１０に、変調データ算出回路３１，３４、１シンボル遅延素子３２，３５、及び比較器３３，３６の簡単な回路を付け加えるだけで、ＦＳＫ変調回路１０側のＤ／Ａ変換器１５，１６以降のアナログ要素を含まずに妥当性確認が可能になる。
【００３３】
（実施例１の他の回路例）
図３は、本発明の実施例１を示す他の簡易型のＦＳＫ復調回路を備えた２値のＦＳＫ変調回路の回路図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００３４】
図３のＦＳＫ変調回路３０−１では、選択手段１３，１４により選択されたＦＳＫ復調回路３０−１側のＩ−ＣＨ側又はＱ−ＣＨ側のいずれか一方を、スイッチ手段３７により切り換えて接続する構成になっている。スイッチ手段３７は、制御信号等により切り換えられるスイッチ素子により構成されている。このようなスイッチ手段３７を追加しても、図１とほぼ同様の作用効果を奏する。
【実施例２】
【００３５】
（実施例２の構成）
図４は、本発明の実施例２を示す簡易型のＦＳＫ復調回路を備えた２値のＦＳＫ変調回路の回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
【００３６】
本実施例２では、実施例１において、下記の条件１が成り立つとき更に構成を簡素化可能であることを利用して図１のＦＳＫ復調回路３０を更に簡素化したものである。
条件１；伝送速度（送信データＴＸＤの速度）と変調周波数偏差（Deviation）が２：１の関係にあるとき
【００３７】
この条件１が成り立つときには、１シンボル後も同じ送信データＴＸＤ（同位相）を継続した場合、必ずコンスタレーションの位置が１８０°回転した位置になり、違う送信データＴＸＤ（０／１）に変化した場合は元の位置に戻る。
【００３８】
この原理に基づき、本実施例２では、実施例１のＦＳＫ変調回路１０とは構成の異なるＦＳＫ変調回路１０Ａを有し、このＦＳＫ変調回路１０Ａに、実施例１のＦＳＫ復調回路３０とは構成の異なる簡素化したＦＳＫ復調回路３０Ａを接続している。
【００３９】
ＦＳＫ変調回路１０Ａでは、図１のＦＳＫ変調回路１０において、選択手段１３，１４に代えて、構成の異なる選択手段１３Ａ，１４Ａを設けた点のみが異なる。I-CH側の選択手段１３Ａは、制御信号等により選択動作して、I-CH変調信号生成器１１から出力されるｎビットのI-CH変調信号Ｓ１１をI-CHのＤ／Ａ変換器１５に与える、又は、そのｎビットのI-CH変調信号Ｓ１１中の最上位１ビット（Ｓ１１−１）を簡易型のＦＳＫ復調回路３０Ａに与えるものであり、セレクタ等により構成されている。Q-CH側の選択手段１４Ａは、制御信号等により選択動作して、Q-CH変調信号生成器１２から出力されるｎビットのQ-CH変調信号Ｓ１２をQ-CHのＤ／Ａ変換器１６に与える、又は、そのｎビットのQ-CH変調信号Ｓ１２中の最上位１ビット（Ｓ１２−１）を簡易型のＦＳＫ復調回路３０Ａに与えるものであり、セレクタ等により構成されている。
【００４０】
簡素化したＦＳＫ復調回路３０Ａは、ＦＳＫ復調回路３０と同様に、通常動作時（即ち、変調回路動作時）には動作せず、ＬＳＩテスト時に動作して変調回路出力までの動作をテストする回路であるが、各選択手段１３Ａ，１４Ａにそれぞれ接続された１シンボル遅延素子３２Ａ，３５Ａを有し、これらの出力側に比較器３３Ａ，３６Ａがそれぞれ接続されている。I-CH側の１シンボル遅延素子３２Ａは、送信クロックＴＸＣに基づき、最上位１ビットのI-CH変調信号Ｓ１１−１を１シンボル遅延させて最上位１ビットの変調データＳ３２Ａを出力する素子であり、ＦＦ等により構成されている。比較器３３Ａは、最上位１ビットの変調データＳ３２Ａと最上位１ビットのI-CH変調信号Ｓ１１−１とが一致するか否かの比較を行い、この比較結果より簡易的なＦＳＫ復調データIRXDを出力する回路であり、論理ゲート等により構成されている。
【００４１】
Q-CH側の１シンボル遅延素子３５Ａは、送信クロックＴＸＣに基づき、最上位１ビットのQ-CH変調信号Ｓ１２−１を１シンボル遅延させて最上位１ビットの変調データＳ３５Ａを出力する素子であり、ＦＦ等により構成されている。比較器３６Ａは、最上位１ビットの変調データＳ３５Ａと最上位１ビットのQ-CH変調信号Ｓ１２−１とが一致するか否かの比較を行い、この比較結果より簡易的なＦＳＫ復調データQRXDを出力する回路であり、論理ゲート等により構成されている。
【００４２】
（実施例２の復調方法）
選択手段１３Ａ，１４ＡによりＤ／Ａ変換器１５，１６側が選択されると、I-CH変調信号生成器１１及びQ-CH変調信号生成器１２の出力側がＤ／Ａ変換器１５，１６に接続され、ＦＳＫ変調回路１０Ａが実施例１と同様の変調動作を行う。
【００４３】
図５は、図４のＦＳＫ復調回路３０ＡにおけるI-CH側の動作を示すタイムチャートである。更に、図６（Ａ）、（Ｂ）は、図４の動作説明図であり、同図（Ａ）はＩ／Ｑとも異符号のときの図、及び同図（Ｂ）はＩ／Ｑとも同符号のときの図である。
【００４４】
選択手段１３Ａ，１４ＡによりＦＳＫ復調回路３０Ａ側が選択されると、下記の（４）、（５）式に示すように、I-CH変調信号生成器１１から出力されたｎビットのI-CH変調信号Ｓ１１中の符号情報を表す最上位１ビットのI-CH変調信号Ｓ１１−１と、Q-CH変調信号生成器１２から出力されたｎビットのQ-CH変調信号Ｓ１２中の符号情報を表す最上位１ビットのQ-CH変調信号Ｓ１２−１とが、ＦＳＫ復調回路３０Ａに与えられる。
最上位１ビットのI-CH変調信号Ｓ１１−１・・・（４）
Si(t)=Re(cos(2*π*(fc)*t+φ(t)))
最上位１ビットのQ-CH変調信号Ｓ１２−１・・・（５）
Sq(t)=Imag(cos(2*π*(fc)*t+φ(t)))
但し、(fc)*t；搬送波、φ(t)；変調周波数
【００４５】
ＦＳＫ復調回路３０Ａにおいて、最上位１ビットのI-CH変調信号Ｓ１１−１は、I-CH側の１シンボル遅延素子３２Ａにより１シンボル遅延され、この遅延された最上位１ビットの変調信号Ｓ３２Ａが比較器３３Ａに入力される。比較器３３Ａでは、１シンボル遅延した最上位１ビットの変調信号Ｓ３２Ａと、最上位１ビットのI-CH変調信号Ｓ１１−１とを比較し、この２入力信号が不一致であれば、送信データＴＸＤ（位相）の変化無しとしてそのままの符号を続けているという復調結果のＦＳＫ復調データIRXDを出力し、その２入力信号が一致していれば、送信データＴＸＤ（位相）の変化があったとして符号反転（即ち、０／１が反転）されたという復調結果のＦＳＫ復調データIRXDを出力する。
【００４６】
又、最上位１ビットのQ-CH変調信号Ｓ１２−１は、I-CH側と同様に、Q-CH側の１シンボル遅延素子３５Ａにより１シンボル遅延され、比較器３６Ａにより比較され、ＦＳＫ復調データQRXDが出力される。
【００４７】
本実施例２では、（４）、（５）式における変調周波数φ（ｔ）が送信データ１の時（φ１（ｔ））は丁度図５（Ａ）のように１８０°変化し、送信データ０の時（φ０（ｔ））は丁度図６（Ｂ）のように変化しないようになる。つまり、一度コンスタレーション（星座）の位置が決まった後は２値ＰＳＫのように１８０°変化するか、変化しないかのように扱うことができることを利用したものである。
【００４８】
（実施例２の効果）
本実施例２では、実施例１とほぼ同様の効果があり、更に、次のような効果もある。
図６に示すように、１８０°変位する状況下では、図１のI-CH変調信号Ｓ１１及びQ-CH変調信号Ｓ１２ではｎビットとして扱っていたものを、本実施例２では最上位の符号を表している１ビットのI-CH変調信号Ｓ１１−１及びQ-CH変調信号Ｓ１２−１みで判別できるようになる。つまり、１シンボル後に符号が反転した場合は送信データＴＸＤが同符号を連続したと判別でき、同符号の場合は、送信データＴＸＤが変化したと判別できるためである。これにより１シンボル後に同じ送信データＴＸＤ（同位相）を継続した場合のコンスタレーション（星座）位置を求めることなく、更に１ビットのみと少ないビット数を使って簡易的な復調を行うことができる。
【００４９】
（実施例２の他の回路例）
図７は、本発明の実施例２を示す他の簡易型のＦＳＫ復調回路を備えた２値のＦＳＫ変調回路の回路図であり、図４中の要素と共通の要素には共通の符号が付されている。
【００５０】
図７のＦＳＫ変調回路３０Ａ−１では、選択手段１３Ａ，１４Ａにより選択されたＦＳＫ復調回路３０Ａ−１側のＩ−ＣＨ側又はＱ−ＣＨ側のいずれか一方を、スイッチ手段３７Ａにより切り換えて接続する構成になっている。スイッチ手段３７Ａは、制御信号等により切り換えられるスイッチ素子により構成されている。このようなスイッチ手段３７Ａを追加しても、図４とほぼ同様の作用効果を奏する。
【実施例３】
【００５１】
（実施例３の構成）
図８は、本発明の実施例３を示す簡易型のＰＳＫ復調回路を備えた２値のＰＳＫ変調回路の回路図である。
【００５２】
２値のＰＳＫ変調回路１０Ｂは、図１に示す実施例１の２値のＦＳＫ変調回路１０と同様に、送信データＴＸＤからｎビットのI-CHチャネル変調信号Ｓ１１Ｂを生成するI-CH変調信号生成器１１Ｂと、送信データＴＸＤからｎビットのQ-CH変調信号Ｓ２Ｂを生成するQ-CH変調信号生成器１２Ｂとを有し、これらの出力側に、各選択手段１３Ｂ，１４Ｂを介してI-CHのＤ／Ａ変換器１５Ｂ及びQ-CHのＤ／Ａ変換器１６Ｂがそれぞれ接続されている。I-CHのＤ／Ａ変換器１５Ｂは、選択手段１３Ｂを介して入力されるI-CH変調信号Ｓ１１Ｂをアナログ信号Ｓ１５Ｂに変換する回路であり、この出力側にＬＰＦ１７Ｂが接続されている。Q-CHのＤ／Ａ変換器１６Ｂは、選択手段１４Ｂを介して入力されるQ-CH変調信号Ｓ１２Ｂをアナログ信号Ｓ１６に変換する回路であり、この出力側にＬＰＦ１８Ｂが接続されている。
【００５３】
ＬＰＦ１７Ｂは、アナログ信号Ｓ１５Ｂから高周波成分を除去して出力信号Ｓ１７Ｂを出力する回路であり、この出力側に直交変調器１９Ｂが接続されている。ＬＰＦ１８Ｂは、アナログ信号Ｓ１６Ｂから高周波成分を除去して出力信号Ｓ１８Ｂを出力する回路であり、この出力側に直交変調器１９Ｂが接続されている。直交変調器１９Ｂは、出力信号Ｓ１７Ｂと出力信号Ｓ１８Ｂとを直交変調する回路であり、この出力側に電力増幅器（Power AMP）２０Ｂが接続されている。電力増幅器２０Ｂは、直交変調器１９Ｂの出力信号Ｓ１９Ｂを増幅して２値のＰＳＫ変調信号ＰＭＳを出力する回路である。
【００５４】
簡易型のＰＳＫ復調回路３０Ｂは、図１に示す実施例１のＦＳＫ復調回路３０と同様に、各選択手段１３Ｂ，１４Ｂにそれぞれ接続された変調データ算出回路３１Ｂ，３４Ｂを有している。I-CH側の変調データ算出回路３１Ｂは、送信データＴＸＤに対応した送信クロックＴＸＣに基づき、選択手段１３Ｂを介して入力されるｎビットのI-CH変調信号Ｓ１１Ｂの位相を変えずに１シンボル後の時のｎビットの変調データＳ３１Ｂを算出する回路であり、この出力側に、１シンボル遅延素子３２Ｂを介して比較器３３Ｂが接続されている。１シンボル遅延素子３２Ｂは、送信クロックＴＸＣに基づき、ｎビットの変調データＳ３１Ｂを１シンボル遅延させてｎビットの変調データＳ３２Ｂを出力する素子である。比較器３３Ｂは、ｎビットの変調データＳ３２ＢとｎビットのI-CH変調信号Ｓ１１Ｂとが一致するか否かの比較を行い、この比較結果より簡易的なＰＳＫ復調データIRXDを出力する回路である。
【００５５】
Q-CH側の変調データ算出回路３４Ｂは、I-CH側の変調データ算出回路３１Ｂと同様に、送信クロックＴＸＣに基づき、選択手段１４Ｂを介して入力されるｎビットのQ-CH変調信号Ｓ１２Ｂの位相を変えずに１シンボル後の時のｎビットの変調データＳ３４Ｂを算出する回路であり、この出力側に、１シンボル遅延素子３５Ｂを介して比較器３６Ｂが接続されている。１シンボル遅延素子３５Ｂは、送信クロックＴＸＣに基づき、ｎビットの変調データＳ３４Ｂを１シンボル遅延させてｎビットの変調データＳ３５Ｂを出力する素子である。比較器３６Ｂは、ｎビットの変調データＳ３５ＢとｎビットのQ-CH変調信号Ｓ１２Ｂとが一致するか否かの比較を行い、この比較結果より簡易的なＰＳＫ復調データQRXDを出力する回路である。
【００５６】
（実施例３の復調方法・効果）
図９は、図８のＰＳＫ復調回路３０ＢにおけるI-CH側の動作を示すタイムチャートである。
【００５７】
本実施例３の２値のＰＳＫ変調回路１０Ｂ及びこれに接続された簡易型のＰＳＫ復調回路３０Ｂは、実施例１の２値のＦＳＫ変調回路１０及びこれに接続された簡易型のＦＳＫ復調回路３０とほぼ同様の動作を行う。異なる点は、送信データＴＸＤの符号が変わったとき（０／１）にどのような値に変わるのかの遷移値が違うだけであり、一致する時の条件は同じである。一致しなければ送信データＴＸＤの符号が変更されたと認識するので、値が何かというのは問題にならないからである。従って、本実施例３は、実施例１とほぼ同様の効果がある。
【００５８】
（実施例３の他の回路例）
図１０は、本発明の実施例３を示す他の簡易型のＰＳＫ復調回路を備えた２値のＰＳＫ変調回路の回路図であり、図８中の要素と共通の要素には共通の符号が付されている。
【００５９】
図１０のＰＳＫ変調回路３０Ｂ−１では、選択手段１３Ｂ，１４Ｂにより選択されたＰＳＫ復調回路３０Ｂ−１側のＩ−ＣＨ側又はＱ−ＣＨ側のいずれか一方を、スイッチ手段３７Ｂにより切り換えて接続する構成になっている。スイッチ手段３７Ｂは、制御信号等により切り換えられるスイッチ素子により構成されている。このようなスイッチ手段３７Ｂを追加しても、図８とほぼ同様の作用効果を奏する。
【実施例４】
【００６０】
本発明は、上記実施例１〜３に限定されず、種々の変形が可能である。この変形例である実施例４としては、例えば、次の（ａ）、（ｂ）のようなものがある。
【００６１】
（ａ）  実施例３では、２値のＰＳＫ変調回路１０Ｂ及びこれに接続された簡易型のＰＳＫ復調回路３０Ｂ，３０Ｂ−１について説明したが、４値ＰＳＫについても図８又は図１０と同様の構成により適用できる。即ち、図８又は図１０の比較器３３Ｂ，３３Ｂ−１におけるI-CHの入力（Ｓ１１Ｂ）とI-CH復調データ（Ｓ３２Ｂ）とを比較するに当たって、及び、比較器３６ＢにおけるQ-CHの入力（Ｓ１２Ｂ）とQ-CH復調データ（Ｓ３５Ｂ）とを比較するに当たって、４値ＰＳＫの場合は２値ＰＳＫの場合と何ら変更がない。但し、２値ＰＳＫの場合はI-CH／Q-CHに同じ値が入力されているが、４値ＰＳＫの場合は１シンボル当たりの情報量が２倍になるので、別々の値が入力されることのみが異なる。従って、構成には全く影響がない。
【００６２】
（ｂ）  実施例１〜４の簡易型復調回路３０，３０−１，３０Ａ，３０Ａ−１，３０Ｂ，３０Ｂ−１は、直交変調器１９，１９ＢにＤ／Ａ変換後のＩ／Ｑ信号を入力させてＦＳＫ変調信号ＦＭＳ或いはＰＳＫ変調信号ＰＭＳを生成させるＦＳＫ変調回路１０，１０Ａ或いはＰＳＫ変調回路１０Ｂ等において、Ｄ／Ａ変換前のディジタルデータを用いて簡易復調することにより、ＬＳＩテスト等の種々の用途に用いることができる。この際、その用途等に応じて変調回路１０，１０Ａ，１０Ｂ及び復調回路３０，３０−１，３０Ａ，３０Ａ−１，３０Ｂ，３０Ｂ−１を図示以外の回路構成に変更することも可能である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施例１を示す簡易型のＦＳＫ復調回路を備えた２値のＦＳＫ変調回路の回路図である。
【図２】図１のＦＳＫ復調回路３０におけるＩ−ＣＨ側の動作を示すタイムチャートである。
【図３】本発明の実施例１を示す他の簡易型のＦＳＫ復調回路を備えた２値のＦＳＫ変調回路の回路図である。
【図４】本発明の実施例２を示す簡易型のＦＳＫ復調回路を備えた２値のＦＳＫ変調回路の回路図である。
【図５】図４のＦＳＫ復調回路３０ＡにおけるＩ−ＣＨ側の動作を示すタイムチャートである。
【図６】図４の動作説明図である。
【図７】本発明の実施例２を示す他の簡易型のＦＳＫ復調回路を備えた２値のＦＳＫ変調回路の回路図である。
【図８】本発明の実施例３を示す簡易型のＰＳＫ復調回路を備えた２値のＰＳＫ変調回路の回路図である。
【図９】図８のＰＳＫ復調回路３０ＢにおけるＩ−ＣＨ側の動作を示すタイムチャートである。
【図１０】本発明の実施例３を示す他の簡易型のＰＳＫ復調回路を備えた２値のＰＳＫ変調回路の回路図である。
【図１１】従来の２値のＦＳＫ変調回路の一例を示す回路図である。
【符号の説明】
【００６４】
１０，１０Ａ                                  ＦＳＫ変調回路
１０Ｂ                                        ＰＳＫ変調回路
１１，１１Ｂ                                  I-CH変調信号生成器
１２，１２Ｂ                                  Q-CH変調信号生成器
１３，１３Ａ，１３Ｂ，１４，１４Ａ，１４Ｂ    選択手段
１５，１５Ｂ                                  I-CHのＤ／Ａ  変換器
１６，１６Ｂ                                  Q-CHのＤ／Ａ変換器
１９，１９Ｂ                                  直交変調器
３０，３０−１，３０Ａ，３０Ａ−１            ＦＳＫ復調回路
３０Ｂ，３０Ｂ−１                            ＰＳＫ復調回路
３１，３１Ｂ、３４，３４Ｂ                    変調データ算出回路
３２，３２Ａ，３２Ｂ，３５，３５Ａ，３５Ｂ    遅延素子
３３，３３Ａ，３３Ｂ，３６，３６Ａ，３６Ｂ    比較器
【図１】
2006319897.tif 000003
【図２】
2006319897.tif 000004
【図３】
2006319897.tif 000005
【図４】
2006319897.tif 000006
【図５】
2006319897.tif 000007
【図６】
2006319897.tif 000008
【図７】
2006319897.tif 000009
【図８】
2006319897.tif 000010
【図９】
2006319897.tif 000011
【図１０】
2006319897.tif 000012
【図１１】
2006319897.tif 000013