(57)【要約】【課題】  裏面入射型固体撮像装置において、信号電荷（例えば電子、ホールなど）を収集するための電場を確実に発生させて、クロストークを低減を図る。【解決手段】  半導体基板３１上に絶縁膜３２を介して半導体膜３３を有する構成３４を備え、半導体基板３１に画素を構成する光電変換素子ＰＤが形成され、画素を構成する少なくとも一部のトランジスタ１５，１６，１９が半導体膜３３に形成され、半導体基板３１の裏面側に電圧が印加される裏面電極５１が形成されて成る。【選択図】      図３
2006173351.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を介して半導体層を有する構成を備え、
前記半導体基板に画素を構成する光電変換素子が形成され、
前記画素を構成する少なくとも一部のトランジスタが前記半導体膜に形成され、
前記半導体基板の裏面側に電圧が印加される裏面電極が形成されて成る
ことを特徴とする裏面入射型固体撮像装置。
【請求項２】
前記半導体基板が前記裏面電極の印加電圧において、表裏両面からの空乏層がつながるような高抵抗基板で形成されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項３】
受光期間中の前記裏面電極の電圧が第１の極性の電圧である
ことを特徴とする請求項２記載の裏面入射型固体撮像装置。
【請求項４】
前記裏面電極と前記半導体基板との間に電荷注入防止膜が形成されて成る
ことを特徴とする請求項３記載の裏面入射型固体撮像装置。
【請求項５】
前記絶縁膜下の半導体基板に、前記光電変換素子の電荷蓄積部とは反対導電型の電気的にフローティングの半導体層が形成されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項６】
前記絶縁膜下の半導体基板に、前記光電変換素子の電荷蓄積部とは反対導電型の半導体層が形成され、
前記半導体層に前記裏面電極と同じ電圧が印加されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項７】
前記絶縁膜下の半導体基板に、前記光電変換素子の電荷蓄積部とは反対導電型の第１の半導体層が形成され、
前記第１の半導体層の下に、光電変換素子の一部となる該第１の半導体層とは反対導電型の第２の半導体層が形成されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項８】
固体撮像装置と外部とのインターフェイスが、バンプと前記裏面電極へのワイヤボンディングとの両方を含む
ことを特徴とする請求項１の裏面入射型固体撮像装置。
【請求項９】
前記裏面電極に第２の極性の電圧を印加して、前記光電変換素子をリセットするようにして成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項１０】
前記半導体膜に画素を構成する転送トランジスタが形成されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項１１】
前記半導体基板に画素を構成する転送トランジスタが形成され、
前記光電変換素子が埋込み型に形成されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項１２】
前記半導体基板で電荷増倍が行われて成る
ことを特徴とする請求項３記載の裏面入射型固体撮像装置。
【請求項１３】
半導体基板上に絶縁膜を介して半導体膜を有する基体を用い、
前記半導体基板に画素を構成する光電変換素子を形成する工程と、
前記半導体膜に画素を構成する少なくとも一部のトランジスタを形成する工程と、
前記半導体基板の裏面側に電圧が印加される裏面電極を形成する工程とを有する
ことを特徴とする裏面入射型固体撮像装置の製造方法。
【請求項１４】
前記半導体基板を、前記裏面電極の印加電圧において基板表裏面からの空乏層がつながるような高抵抗基板により形成する
ことを特徴とする請求項１４記載の裏面入射型固体撮像装置の製造方法。
【請求項１５】
前記裏面電極を形成前に、前記半導体基板の裏面に電荷注入防止膜を形成する工程を有する
ことを特徴とする請求項１４記載の裏面入射型固体撮像装置の製造方法。
【請求項１６】
前記絶縁膜下の前記半導体基板に、前記光電変換素子の電荷蓄積部とは反対導電型の半導体膜を形成する工程を有する
ことを特徴とする請求項１４記載の裏面入射型固体撮像装置の製造方法。
【請求項１７】
前記半導体膜に、画素を構成する転送トランジスタを含むトランジスタを形成する
ことを特徴とする請求項１４記載の裏面入射型固体撮像装置の製造方法。
【請求項１８】
前記半導体基板に、画素を構成するトランジスタのうち転送トランジスタを形成し、前記光電変換素子を埋込み型に形成する工程を有する
ことを特徴とする請求項１４記載の裏面入射型固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面入射型固体撮像装置、特に裏面入射型のＣＭＯＳ固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、ＣＭＯＳ固体撮像装置として、光の利用効率を挙げて高感度化を図るように基板裏面側から光を入射するようにした、裏面入射型のＣＭＯＳ固体撮像装置が提案されている。この裏面入射型ＣＭＯＳ固体撮像装置では、半導体基板の表面側に画素を構成するＭＯＳトランジスタを形成し、基板裏面側に臨むように光電変換素子となる受光部を形成し、且つ基板表面側に多層配線を形成して基板裏面側から光を入射するように構成される。この場合、半導体基板の多層配線が形成される表面側とは反対側の裏面を研磨して作製される。
【０００３】
半導体基板を安定して研磨するには、マージンを含めて１０μｍ程度の基板厚さとなることが好ましい。また、赤色の感度の点からも、この程度の基板厚さが好ましい。ここで、青色光などは、裏面側のシリコン半導体基板に入射して浅いところで光電変換されるので、光電子としては１０μｍ程度の距離を表面側の電荷蓄積部まで移動する必要がある。
【０００４】
例えば、近年の画素ピッチは４μｍ以下も珍しくなくなっており、このように微細画素ピッチになると、アスペクト比（＝基板厚／画素ピッチ）が３以上というように、非常に大きくなってしまう。アスペクト比が大きくなると、そのような形状の光電変換素子を作るのが難しいことに加え、光電子が電荷蓄積部まで移動するうちに、隣の画素に入ってしまい、クロストークの原因となる。ここで、クロストークとは本来の画素の信号に隣接画素の信号が混入することをいう。クロストークが増加すると、解像度が低下したり、画素ごとに色フィルタが貼り付けられている単板式のＣＭＯＳ固体撮像装置の場合は、混色がひどくなる。
【０００５】
この対策として、特許文献１では、裏面入射型のＣＭＯＳ固体撮像装置において、半導体基板内に電場を形成したものを提案している。電場を形成することにより、光電子が基板の深さ方向に移動し易くなり、クロストークを現象させることができる。
【０００６】
別の従来例として非特許文献１が発表されている。
【特許文献１】特開２００３−３３８６１５号公報
【非特許文献１】2003  IEEE Workshop on Charge-Coupled Devices and Advanced Image SensorsのSession3で発表された、Process and Pixeis for High Perfomance Imager in SOI-CMOS Technology（著者：Xinyu Zheng,SureshSeahadri,Michael Wood,ChrisWrigley,and Bedabrate Pain）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上述の半導体基板内に電場を形成してクロストークを減少させる特許文献１に記載の方法は、原理的に優れているが、その具体例である実施例に開示されている範囲では、形成される電場の強さに制限が有った。エピタキシャル層の濃度勾配を利用して電場を形成する場合には、シリコンのバンドギャップである１．１Ｖ以上のポテンシャル差が作れない。また、基板裏面に電極を持つ場合は、特許文献１の図７、図８の構造そのままでは、裏面電極とｐ型半導体ウェル領域との間に電流が流れないように、裏面電極には小さな電圧しか印加させられない。
【０００８】
一方、非特許文献１では、画素回路をＳＯＩ（semiconductor on insulator）基板上に形成して、フォトダイオードを下側のシリコン基板に形成している。この論文では、光の入射面は裏面ではなく、表面である。よって、当然上記の問題認識は発生せず、裏面側で発生した光電子を表面側に導くための方法に関する記載は無い。
【０００９】
また、裏面入射型のＣＭＯＳ固体撮像装置では、電子シャッタ動作をリセットトランジスタを通じて行っており、全画素同時の電子シャッタが困難であった。さらに、裏面入射型のＣＭＯＳ固体撮像装置の更なる感度向上も望まれている。
【００１０】
本発明は、上述の点に鑑み、信号電荷（例えば電子、ホールなど）を収集するための電場を確実に発生させて、クロストークを低減させる裏面入射型の固体撮像装置を提供するものである。
本発明は、全画素同時の電子シャッタを可能にした裏面入射型の固体撮像装置、より感度向上が期待できる裏面入射型の固体撮像装置を提供するものである。
また、本発明は、これらの固体撮像装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１１】
本発明に係る裏面入射型固体撮像装置は、半導体基板上に絶縁膜を介して半導体膜を有する構成を備え、半導体基板に画素を構成する光電変換素子が形成され、画素を構成する少なくとも一部のトランジスタが前記半導体膜に形成され、半導体基板の裏面側に電圧が印加される裏面電極が形成されて成ることを特徴とする。
【００１２】
本発明は、上記裏面入射型固体撮像装置において、半導体基板を裏面電極の印加電圧において、表裏両面からの空乏層がつながるような高抵抗基板で形成した構成とすることができる。
本発明は、この裏面入射型固体撮像装置において、受光期間中の裏面電極の電圧を第１の極性の電圧とすることができる。
本発明は、この裏面入射型固体撮像装置において、裏面電極と半導体基板との間に電荷注入防止膜（例えば信号電荷が電子の場合は電子注入防止膜となり、信号電荷がホールの場合はホール注入防止膜となる）を形成した構成とすることができる。
【００１３】
本発明は、上記裏面入射型固体撮像装置において、絶縁膜下の半導体基板に、光電変換素子の電荷蓄積部とは反対導電型の電気的にフローティングの半導体層を形成した構成とすることができる。
【００１４】
本発明は、上記裏面入射型固体撮像装置において、絶縁膜下の半導体基板に光電変換素子の電荷蓄積部とは反対導電型の半導体層を形成し、この半導体層に裏面電極と同じ電圧を印加した構成とすることができる。
本発明は、上記裏面入射型固体撮像装置において、絶縁膜下の半導体基板に光電変換素子の電荷蓄積部とは反対導電型の第１の半導体層を形成し、第１の半導体層の下に光電変換素子の一部となる該第１の半導体層とは反対導電型の第２の半導体層を形成した構成とすることができる。
【００１５】
本発明は、上記裏面入射型固体撮像装置において、固体撮像装置と外部とのインターフェイスをバンプと裏面電極へのワイヤボンディングとの両方を含むように構成すすることができる。
【００１６】
本発明は、上記裏面入射型固体撮像装置において、裏面電極に第２の極性の電圧を印加して、光電変換素子をリセットするように構成することができる。
本発明は、上記裏面入射型固体撮像装置において、半導体膜に画素を構成する転送トランジスタを形成した構成とすることができる。
本発明は、上記裏面入射型固体撮像装置において、半導体基板に画素を構成する転送トランジスタを形成し、光電変換素子を埋込み型に形成した構成とすることができる。
【００１７】
本発明は、裏面電極の電圧を第１の極性の電圧とし、裏面電極と半導体基板との間に電荷注入防止膜を有する上記裏面入射型固体撮像装置において、半導体基板で電荷増倍を行う構成とすることができる。
【００１８】
本発明に係る裏面入射型固体撮像装置の製造方法は、半導体基板上に絶縁膜を介して半導体膜を有する基体を用い、半導体基板に画素を構成する光電変換素子を形成する工程と、半導体膜に画素を構成する少なくとも一部のトランジスタを形成する工程と、半導体基板の裏面側に電圧が印加される裏面電極を形成する工程とを有することを特徴とする。
【００１９】
本発明は、上記裏面入射型固体撮像装置の製造方法において、半導体基板を、裏面電極の印加電圧において基板表裏面からの空乏層がつながるような高抵抗基板により形成することができる。
本発明は、上記裏面入射型固体撮像装置の製造方法において、裏面電極を形成前に、半導体基板の裏面に電荷注入防止膜（例えば信号電荷が電子の場合は電子注入防止膜となり、信号電荷がホールの場合はホール注入防止膜となる）を形成する工程を有することができる。
本発明は、上記裏面入射型固体撮像装置の製造方法において、絶縁膜下の半導体基板に、光電変換素子の電荷蓄積部とは反対導電型の半導体膜を形成する工程を有することができる。
【００２０】
本発明は、上記裏面入射型固体撮像装置の製造方法において、半導体膜に、画素を構成する転送トランジスタを含むトランジスタを形成することができる。
本発明は、上記裏面入射型固体撮像装置の製造方法において、半導体基板に、画素を構成するトランジスタのうち転送トランジスタを形成し、光電変換素子を埋込み型に形成する工程を有することができる。
【発明の効果】
【００２１】
本発明に係る裏面入射型固体撮像装置によれば、絶縁膜下の半導体基板に画素を構成する光電変換素子を形成し、絶縁膜上の半導体膜に画素を構成する少なくとも一部のトランジスタを形成し、半導体基板の裏面側に裏面電極を形成した構成であるので、裏面電極に所要電圧、例えば電子を信号電荷とするときには負の電圧、ホールを信号電荷とするときは正の電圧、を印加することにより、光電変換素子に信号電荷収集のための電場を確実に発生させることができ、隣接画素へのクロストークを低減することができる。
【００２２】
上記半導体基板を高抵抗基板で形成し、裏面電極の印加電圧で基板の表裏面からの空乏層がつながるように構成することにより、高抵抗基板内での光電変換を確実にし、信号電荷収集のための電場を確実に発生させることができる。
受光期間中に裏面電極の電圧を第１の極性の電圧、例えば電子を信号電荷とするときには負の電圧、ホールを信号電荷とするときは正の電圧とすることにより、光電変換素子に信号電荷収集のための電場を確実に発生させることができる。
裏面電極と半導体基板との間に電荷注入防止膜を形成することにより、裏面電極に第１の極性の電圧を印加したときに、裏面電極から半導体基板への電荷の注入を防止することができる。
【００２３】
絶縁膜下の半導体基板に、光電変換素子の電荷蓄積部とは反対導電型の電気的にフローティングの半導体層を形成することにより、裏面電極に第１の極性の電圧を印加して電場を生じさせたときに、電流が流れることを阻止することができる。また、この電気的にフローティングの半導体層により、界面からの電荷が再結合し、暗電流を抑制することができる。
【００２４】
上記反対導電型の半導体層に裏面電極と同じ電圧を印加することにより、半導体基板内に電場を生じさせると共に、電流が流れることを阻止することができる。
上記反対導電型の第１の半導体層の下に、これと反対導電型の第２の半導体層を形成することにより、半導体基板に発生する電場が垂直に近くなり、信号電荷の収集むらを低減することができる。
【００２５】
固体撮像装置と外部とのインターフェイスを、バンプとワイヤボンディングで行うので、インターフェイスを容易に行うことができる。
【００２６】
裏面電極に第２の極性の電圧、例えば電子を信号電荷とするときは正の電圧、ホールを信号電荷とするときは負の電圧、を印加することにより、光電変換素子をリセットする、すなわち全画素に蓄積された信号電荷を裏面電極側に排出し、全画素同時の電子シャッタ動作を行うことができる。
【００２７】
絶縁膜上の半導体層に転送トランジスタを含めて形成することにより、画素を１つの光電変換素子と、転送トランジスタを含む複数トランジスタとで構成することができる。
絶縁膜下の半導体基板に転送トランジスタを形成することにより、画素を１つの光電変換素子と、転送トランジスタを含む複数トランジスタとで構成することができる。また、光電変換素子を埋込み型とすることにより、界面からの電荷が再結合し、暗電流を抑制することができる。
【００２８】
裏面電極の電圧を第１の極性の電圧として、半導体基板で電子増倍を行うように構成することにより、ノイズが少なく、感度が向上した裏面入射型固体撮像装置を提供することができる。
【００２９】
本発明に係る裏面入射型固体撮像装置の製造方法によれば、上述した光電変換素子に発生した信号電荷を収集するための電場を確実に発生させ、隣接画素へのクロストークを低減することができる等、信頼性に優れた裏面入射型固体撮像装置を製造することができる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して本発明の実施の形態を説明する。
【００３１】
図１に、本発明に係る裏面入射型固体撮像装置、すなわち裏面入射型のＣＭＯＳ固体撮像装置の全体構成を示す。本実施の形態のＣＭＯＳ固体撮像装置１は、画素部２と、制御回路３と、垂直駆動回路４と、カラム部５と、水平駆動回路７と、出力回路８とを備えて構成される。
【００３２】
画素部２には、複数（多数を含む）の画素１１が２次元的に規則配列、例えば２次元行列状に配列される。制御回路３は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の情報を含むデータを出力する。垂直駆動回路４は、画素部２における画素１１の行を選択し、その行の画素１１に、図示しない横方向の制御配線を通して必要な駆動パルスを供給する。
【００３３】
ここで、垂直信号線１２は画素１１の一部であるが、特別に図示した。選択された行の画素１１の出力は、垂直選択線１２を通してカラム部５に送られる。カラム部５にはカラム信号処理回路６が画素１１の列に対応して配列される。カラム部５では、１行分の画素１１の信号を受けて、その信号にＣＤＳ（Correlated Double Samling：固定パターンノイズ除去の処理）や信号増幅やアナログ／デジタル（ＡＤ）変換などの処理を行う。
【００３４】
水平駆動回路７は、カラム信号処理回路６を順番に選択し、その信号を水平信号線１３に導く。出力回路８は、水平信号線１３に読み出された信号を処理して出力する。例えば、バッファリングだけする場合も有るし、その前に黒レベル調整、列ばらつき補正、信号増幅、色関係処理などを行うことも有る。
【００３５】
図２は、１画素の等価回路の例である。本実施の形態においては、光電変換素子、例えばフォトダイオードＰＤがリセットトランジスタ１５のソースに接続され、フォトダイオードＰＤとリセットトランジスタ１５のソース間のいわゆるフローティングディフュージョンＦＤが増幅トランジスタ１６のゲートに接続される。すなわち、増幅トランジスタ１６のゲートと電気的につながったノードがフローティングディフュージョンＦＤと呼ばれる。リセットトランジスタ１５のドレインは電源電圧Ｖｄｄが供給される電源配線１７に接続され、そのゲートはリセットパルスが供給されるリセット配線１８に接続される。増幅トランジスタ１６のドレインは電源配線１７に接続され、そのソースは選択トランジスタ１９のドレインに接続される。選択トランジスタ１９のゲートには選択配線２０が接続される。一方、選択トランジスタ１９のソースは垂直信号線１２に接続され、この垂直信号線１２にドレインを接続した定電流源となる負荷トランジスタ２１がカラム信号処理回路６（図１参照）の一部として設けられる。負荷トランジスタ２１のゲートには負荷配線２２が接続される。
【００３６】
この画素回路では、フォトダイオードＰＤにおいて光電変換される。フォトダイオードＰＤの信号電荷、本例では電子は、フローティングディフュージョンＦＤを通して増幅トランジスタ１６のゲートに転送される。選択トランジスタ１９がオンしていれば、フローティングディフュージョンＦＤの電位に対応した信号が増幅トランジスタ１６を通じて垂直信号線１２に出力される。
リセットトランジスタ１５は、フローティングディフュージョンＦＤの信号電荷（電子）を電源配線１７に捨てることによって、フローティングディフュージョンＦＤの信号電荷をリセットする。各横方向配線１８、２０は同一行の画素について共通となっており、垂直駆動回路４によって制御される。
カラム信号処理回路６の一部には、定電流源をなす負荷トランジスタ２１を有し、選択行の選択トランジスタ１９とソースフォロアを構成し、垂直信号線１２への出力をさせている。
【００３７】
図３は、本発明に係るＣＭＯＳ固体撮像装置の第１実施の形態の画素要部の断面構造を示す。本実施の形態のＣＭＯＳ固体撮像装置は、シリコン半導体基板３１上に絶縁膜３２、例えば埋め込みシリコン酸化膜を介してシリコン半導体膜３３を有する、いわゆるＳＯＩ基板３４を用いて構成される。
【００３８】
本実施の形態においては、ＳＯＩ基板３４の絶縁膜３２上の半導体膜３３に、リセットトランジスタ１５、増幅トランジスタ１６及び選択トランジスタ１９の各トランジスタが形成される。すなわち、第１導電型、この例ではｐ型の半導体膜３３に形成した第２導電型であるｎ型のソース・ドレイン領域３６、３７とゲート絶縁膜を介して形成したゲート電極４１とによってリセットトランジスタ１５が形成され、ｎ型のソース・ドレイン領域３７、３８とゲート絶縁膜を介して形成したゲート電極４２とによって増幅トランジスタ１６が形成され、ｎ型のソース・ドレイン領域３８、３９とゲート絶縁膜を介して形成したゲート電極４３とによって選択トランジスタ１９が形成される。
【００３９】
絶縁膜３２の下側のシリコン半導体基板３１は、高抵抗基板で形成され、その表面の一部にフォトダイオードＰＤの電荷蓄積層となる第２導電型、この例ではｎ型の半導体領域４５が形成される。絶縁膜３２の下側の他部のシリコン基板表面は第１導電型であるｐ型の半導体層４６が形成される。このｐ型半導体層４６は、界面からの暗電流を低減している。フォトダイオードＰＤのｎ型半導体領域４５は、コンタクト付近が高い不純物濃度領域、例えば１０２０ｃｍ−３程度の高不純物濃度領域４７で形成され、その周辺が低い不純物濃度領域、例えば１０１８ｃｍ−３程度の低不純物濃度領域４８で形成される。高抵抗基板３１は、後述する裏面電極の印加電圧において、基板の表裏両面からの空乏層がつながるような高抵抗基板で作られる。
【００４０】
絶縁膜３２下のｐ型半導体層４６は、例えば１０１８ｃｍ−３程度の不純物濃度を有している。半導体基板、すなわち高抵抗基板３１の不純物濃度は、１０１６ｃｍ−３以下、好ましくは１０１２ｃｍ−３〜１０１５ｃｍ−３程度の範囲、本例では１０１３ｃｍ−３程度の低い不純物濃度となっている。高抵抗基板３１は、本例ではｎ型とするが、ｐ型でも差し支えない。高抵抗基板３１の厚さは、例えば１０μｍ程度とすることができる。高抵抗基板３１の裏面側には、高不純物濃度、例えば１０１９ｃｍ−３程度のｐ型半導体層４９が形成される。さらに、基板裏面側のｐ型半導体層４９上に電子注入防止層５０を介して裏面電極、本例では透明電極５１が形成される。電子注入防止層５０は、例えば真空蒸着法による三硫化アンチモンや、プラズマＣＶＤによるｐ型非晶質シリコンカーバイトを用いることができる。透明電極５１は、例えばスパッタ法によるＩＴＯ（インジウムと錫の酸化物）膜を用いることができる。
【００４１】
画素１１のトランジスタ１５、１６及び１９は、図２の回路図を反映して配線され、ソース・ドレイン領域は上述したように一部共有している。すなわち、フォトダイオードＰＤのｎ型半導体領域４５が露出するように、絶縁膜３２及び半導体膜３３の一部が除去され、内部配線を介してｎ型半導体領域４５の高濃度不純物領域４７とリセットトランジスタ１５のソース・ドレイン領域３６、増幅トランジスタ１６のゲート電極４２とが接続されるなど、図２の回路接続がなされる。
【００４２】
次に、第１実施の形態の裏面入射型のＣＭＯＳ固体撮像装置の動作を説明する。
このＣＭＯＳ固体撮像装置は、光Ｌが基板裏面側から透明電極５１を通してフォトダイオードＰＤの高抵抗基板３１内に入射されるものである。
絶縁膜３２下のｐ型半導体層４６は、電気的にフローティングである。透明電極５１には、端子ＢＣＫを通じて負の電圧、例えばー２Ｖが与えられる。ここで、電圧０は、ＣＭＯＳ固体撮像装置のＧＮＤ端子の電圧、又は画素トランジスタ１５、１６、１９のボディバイアス、又は図２の負荷トランジスタ２１用のＧＮＤ電圧である。
【００４３】
フォトダイオードＰＤのｎ型半導体領域４５の電圧は、リセットトランジスタ１５よりフローティングディフュージョンＦＤがリセットされた直後の電源電圧付近の値から、光電子の流入によって下がってくるい値であるが、正の値に制限されている。その仕組みは、リセットトランジスタ１５を閾値電圧Ｖｔｈが−０．３Ｖ以下のディプレッション型とすることによって、フローティングディフュージョンＦＤの電圧が０Ｖに近づいたときには、フローティングディフュージョンＦＤの電子がリセットトランジスタ１５を通って電源配線１７に流出することによる。
【００４４】
高抵抗基板３１は厚さが１０μｍ程度であり、濃度が薄いために、この透明電極５１に印加される負の電圧で空乏化しており、つまり、高抵抗基板３１中に電場が発生している。この電場により、高抵抗基板３１中で発生した電子・正孔対のうち、正孔は基板裏面側に移動し、電子はフォトダイオードＰＤのｎ型半導体領域４５、特にその高不純物濃度領域４７に移動する。つまり、上記の負の電圧というのは、負ということよりも、基板３１を空乏化させることが本質である。
【００４５】
ここで、ｐ型半導体層４６が電気的にフローティングであり、画素１１に０Ｖのバイアスをかけたｐ型半導体層が無いため、ｐ型半導体層４６と裏面の透明電極５１間で定常電流が流れることがない。従って、透明電流５１の端子ＢＣＫには−２Ｖのような絶対値の大きい電圧をかけることができ、電子をフォトダイオードＰＤのｎ型半導体領域４５に集めるに十分な大きさの電場を高抵抗基板３１に発生することができる。
【００４６】
第１実施の形態に係る裏面入射型のＣＭＯＳ固体撮像装置によれば、ＳＯＩ基板を用い、絶縁膜上の半導体層に画素トランジスタを形成し、絶縁膜下の半導体基板を高抵抗基板として、その表面に一部にフォトダイオードのｎ型半導体領域を形成し、他部の表面に電気的にフローティングなｐ型半導体層を形成し、高抵抗基板の裏面側に透明電極を形成してここに負の電圧を印加することにより、高抵抗基板内にフォトダイオードのｎ型半導体領域へ光電子収集のための大きな電場を確実に発生させることができる。従って、光電子は電荷蓄積層であるｎ型半導体領域へより確実に移動させることができ、隣接画素へのクロストークを低減することができる。
【００４７】
また、高抵抗基板の裏面側のｐ半導体層と透明電極との間に電子注入防止層が形成されるので、負の電圧を印加しても高抵抗基板内に透明電極からの電子の注入を防止することができる。また、ＳＯＩ基板の絶縁膜は、高抵抗基板へのホールの注入を防止するホール注入防止層を兼ねている。
【００４８】
図４は、本発明に係る裏面入射型のＣＭＯＳ固体撮像装置の第２実施の形態の画素要部の断面構造を示す。本実施の形態のＣＭＯＳ固体撮像装置は、前述の図３の実施の形態において、基板表面側のｐ半導体層４６の下の一部からｎ型半導体領域４５の下にわたってｎ型半導体領域４５より低不純物濃度のｎ- 半導体領域５４を形成し、基板裏面側の透明電極５１を省略すると共に、基板裏面側の電子注入防止膜５０上に画素の境界を遮光する遮光膜を兼ねる裏面電極５５を形成し、基板表面側のｐ半導体層４６にｐ+ コンタク領域５６を通じて裏面電極５５と同じ電圧が印加されるように構成される。ｎ- 半導体領域５４の不純物濃度は、例えば１０１６ｃｍ−３程度とすることができる。裏面電極５５は、例えばスパッタによるアルミニウム（Ａｌ）膜などの金属膜で形成することができる。
その他の構成は図３と同じであるので、対応する部分には同一符号を付して重複説明を省略する。
【００４９】
第２実施の形態に係る裏面入射型のＣＭＯＳ固体撮像装置によれば、ｐ型半導体層４６下の一部からフォトダイオードＰＤのｎ半導体領域４５下にわたってｎ- 半導体領域５４を設けることにより、電子はｎ- 半導体領域５４に収集されさらにｎ型半導体領域４５に収集される。従って、電子を収集する面積が増えると共に、光電子が隣接画素に入ってしまうことによる混色をさらに低減することができる。また、ｎ- 半導体領域５４によって高抵抗基板３１に生じる電場が図３に比べてより垂直に近くなり、電場の向きが均一化し、電子収集のむらを減らすことができる。
【００５０】
また、遮光膜を兼ねる金属膜による裏面電極５５を設けることにより、透明電極のみの場合に対して、裏面電極５５の抵抗を下げることができる。また、色フィルタを画素毎に形成する場合は、色フィルタの境界部を通る光をブロックして、これが原因の混色を防止することができる。
基板表面側のｐ型半導体層４６に裏面電極５５と同じ電圧を印加することにより、ｐ型半導体層４６の電位を安定化することができる。
その他、フォトダイオードＰＤに光電子を収集するための電場を確実に発生させ、隣接画素へのクロストークを減少することができる等、図３の第１実施の形態と同様の効果を奏する。
【００５１】
図４の構成において、図２の透明電極５１を残し、透明電極５１と遮光膜を兼ねる裏面電極５５の両方を形成した構成とすることもでる（図９参照）。
【００５２】
図４における（１）ｎ- 半導体領域５４、（２）画素の境界を遮光する裏面電極５５、（３）基板表面側のｐ型半導体層４６に裏面電極５５と同じ電圧を印加する、３つの構成要素は、同時に実施する必要はなく、製品により（１）〜（３）のうちどの要素を用いるかを適宜選択することができる。
【００５３】
例えば、図４の構成において、ｎ- 半導体領域５４を省略し構成、基板表面側のｐ型半導体層５６を電気的にフローティングにした構成、裏面電極５５の代わりに図３の透明電極５１を設けた構成とすることができる。また、図３の構成において、基板表面側のｐ半導体層４６に透明電極５１と同じ電圧を印加した構成とすることができる。
【００５４】
次に、図５〜図９を用いて、本発明に係る裏面入射型固体撮像装置の製造方法の一実施の形態を説明する。本例は図４に示したｎ- 半導体領域５４、遮光膜を兼ねる裏面電極５５を有する裏面入射型のＣＭＯＳ固体撮像装置の製造に適用した場合である。
【００５５】
先ず、図５Ａに示すように、高抵抗基板となっているシリコン半導体基板３１上に絶縁膜（いわゆる埋め込みシリコン酸化膜）３２を介して第１導電型、例えばｐ型のシリコン半導体膜３３を有するＳＯＩ基板３４を用意する。このＳＯＩ基板３４の半導体膜３３上に例えばシリコン酸化膜による保護酸化膜６１を形成した後、レジストマスク６２を介して絶縁膜３２下の高抵抗基板３１の所要領域、すなわち、後にフォトダイオードのｎ型半導体領域を形成すべき領域を除く所要領域に、ｐ型不純物をイオン注入してｐ型半導体層４６を形成する。
【００５６】
次に、図５Ｂに示すように、保護絶縁膜６１上に改めて形成したレジストマスク６３を介して高抵抗基板３１のｐ型半導体層４６よりもう少し深い所の所要領域に、ｎ型不純物をイオン注入してフォトダイオードＰＤの一部を構成するｎ- 半導体領域５４を形成する。
【００５７】
次に、図５Ｃに示すように、レジストマスク６４を介してＳＯＩ基板３４の半導体膜３３の不要部分を選択的にエッチング除去する。
【００５８】
次に、図６Ｄに示すように、通常のＳＯＩプロセスによるＭＯＳトランジスタを形成する。すなわち、ｐ型半導体膜３３にゲート絶縁膜６７を形成し、例えば多結晶シリコンによるゲート電極４１、４２、４３を形成した後、ｎ型ソース・ドレイン領域３６、３７、３８、３９をイオン注入で形成して、リセットトランジスタ１５、増幅トランジスタ１６及び選択トランジスタ１９を形成する。ゲート電極４１、４２、４３の表面には層間絶縁膜６８が形成される。
【００５９】
次に、図６Ｅに示すように、レジストマスク６９を介して絶縁膜３２の所要領域を選択的にエッチング除去して開口７０Ａ，７０Ｂを形成する。
【００６０】
次に、図６Ｆに示すように、レジストマスク７１を介して開口７０Ａに対応するｎ- 半導体領域５４の界面付近にｐ型半導体層４６に隣接するようにフォトダイオードＰＤの電荷蓄積層となるｎ型半導体領域４８をイオン注入により形成する。
【００６１】
次に、図７Ｇに示すように、トランジスタ１５、１６、１９を含む全面を被覆するように層間絶縁膜７２を成膜する。
【００６２】
次に、図７Ｈに示すように、レジストマスク７３を介して層間絶縁膜７２にｎ型半導体領域４８へのコンタクト孔７４を形成する。そして、高濃度のｎ型不純物をイオン注入してｎ型半導体領域４８にオーミックコンタクトをとるためのｎ型高不純物領域４７を形成する。このｎ型半導体領域４８及びｎ型高不純物領域４７によりフォトダイオードＰＤの電荷蓄積層となるｎ型半導体領域４５が形成される。
なお、図面のスペースの都合で図示しないが、ｎ型ゲート電極やｎ型ソース・ドレイン領域へのコンタクト領域も同時に形成する。
【００６３】
次に、図７Ｉに示すように、レジストマスク７６を介して層間絶縁膜７２にｐ型半導体領域４６へのコンタクト孔７７を形成する。そして、高濃度のｐ型不純物をイオン注入してｐ型半導体領域４６にオーミックコンタクトをとるためのｐ型高不純物領域５６を形成する。
なお、図面のスペースの都合で図示しないが、ｐ型ゲート電極やｐ型ソース・ドレイン領域へのコンタクト領域も同時に形成する。
【００６４】
次に、図８Ｊに示すように、通常の配線工程を用いて例えばＣｕ膜による多層配線７８を形成する。図では簡単のために各ｎ型高不純物濃度領域４７及びｐ型高不純物濃度領域５６に夫々接続するように埋め込み導電層７９を介して１層のＣｕ配線しか示していないが、層間絶縁膜を介して多層配線を形成する。
【００６５】
次に、図８Ｋに示すように、高抵抗基板３１を裏面から所要の厚さまで研磨した後、高抵抗基板３１の裏面、すなわち界面付近にｐ型不純物をイオン注入して暗電流を抑制するための高不純物濃度のｐ型半導体層４９を形成する。このときに、実際には、図示しない基板支持材を用いて上下を反転させて製造するのは、従来例と同様である。
【００６６】
次に、図９に示すように、ｐ型半導体層４９上に電子注入防止膜５０、透明電極５１及び遮光膜を兼ねる裏面電極５５を順次形成する。その後、色フィルタ、オンチップマイクロレンズ等を形成して、目的の裏面入射型のＣＭＯＳ固体撮像装置を得る。
【００６７】
本実施の形態に係る裏面入射型のＣＭＯＳ固体撮像装置の製造方法によれば、フォトレジストＰＤの高抵抗基板３１で発生した光電子を収集するための電場を確実に発生させ、隣接画素へのクロストークを低減することができる等、信頼性に優れた裏面入射型ＣＭＯＳ固体撮像装置を製造することができる。
【００６８】
このようにして作製したＣＭＯＳ固体撮像装置は、図１０に示すように実装される。すなわち、多層配線７８等を含む半導体基板３１の裏面に裏面電極５５を形成し、さらに色フィルタ及びオンチップマイクロレンズ等８１を形成した図９のＣＭＯＳ固体撮像装置８２が、多層配線７８側をパッケージ底面又は回路基板８３にバンプ８４によって接続し、また、裏面電極５５とパッケージ底面又は回路基板８３間をボンディングワイヤ８５を介して接続する。半導体基板３１は、パッケージ底面又は回路基板８３に対して樹脂封止材８６にて封止される。このようにＣＭＯＳ固体撮像装置８２と外部とのインターフェイスは、バンプ８４とワイヤボンディングの両方で行われる。
【００６９】
また、図示しないが、図１０において、パッケージ底面又は回路基板８３を信号処理チップに置き換え、且つＣＭＯＳ固体撮像装置８２をＣＭＯＳイメージセンサチップの状態として、その多層配線層の表面側に画素に対応したマイクロパッドを形成し、マイクロバンプを介して信号処理チップに重ねて接合し、ＣＭＯＳ固体撮像装置を構成するようにしてもよい。
【００７０】
上述の図３に示したＣＭＯＳ固体撮像装置は、図５〜図９の製造方法から、不要な工程を削除することにより製造することができ、種々の変形可能なことは当該分野の技術者であれば自明である。例えば図６Ｃの通常のＳＯＩプロセスによるトランジスタ形成と、フォトダイオードの形成の順序は逆にすることもできる。また、製造方法によっては、トランジスタとフォトダイオードの一部のイオン注入工程を共通化することができる。
【００７１】
上述した実施の形態のＣＭＯＳ固体撮像装置では、１つのフォトダイオードと３つのトランジスタで１画素を構成したが、その他、１つのフォトダイオードと転送トランジスタを追加した４つのトランジスタで１画素を構成することができる。図１１、図１２はその実施の形態を示す。
図１１は、本発明に係る裏面入射型のＣＭＯＳ固体撮像装置の第３実施の形態の画素の要部を示す断面構造である。本実施の形態は、ＳＯＩ基板３４の半導体膜３３側に転送トランジスタ９１を追加して形成して構成される。すなわち、半導体膜３３に転送トランジスタ９１、リセットトランジスタ１５、選択トランジスタ１９及び増幅トランジスタ１６が形成される。この画素では、フォトダイオードＰＤのｎ型半導体領域４５の高不純物濃度領域４７が転送トランジスタ９１のソースに接続され、転送トランジスタ９１のドレインがリセットトランジスタ１５のソースに接続される。転送トランジスタ９１とリセットトランジスタ１５の接続中点のフローティングディフュージョンＦＤが増幅トランジスタ１６のゲートに接続される。増幅トランジスタ１６のソースは垂直信号線に接続され、そのドレインは選択トランジスタ１９のソースに接続される。また、リセットトランジスタ１５のドレイン及び選択トランジスタのドレインが電源Ｖｄｄを供給する電源配線に接続される。
その他の構成は、図３、図４等の前述した種々の実施の形態と同様の構成を採り得るので、詳細説明を省略する。
【００７２】
図１２は、本発明に係る裏面入射型のＣＭＯＳ固体撮像装置の第４実施の形態の画素の要部を示す断面構造である。本実施の形態は、ＳＯＩ基板３４の高抵抗基板３１側に転送トランジスタ９１を追加して形成して構成される。すなわち、ＳＯＩ基板３４の半導体膜３３側にリセットトランジスタ１５、選択トランジスタ１９、増幅トランジスタ１６を形成する。一方、高抵抗基板３１側のｐ半導体層４６下にフォトダイオードＰＤの電荷蓄積層となるｎ型半導体領域４５を形成し、さらにｐ型半導体ウェル領域９３内の界面側にｎ型ソース・ドレイン領域９４を形成し、フォトダイオードＰＤのｎ型半導体領域４５斗とｎ型ソース・ドレイン領域９４との間の高抵抗基板３１上にゲート絶縁膜を介してゲート電極９５を形成して、ここに転送トランジスタ９１を形成して構成される。フォトダイオードＰＤ及び各トランジスタ９１、１５、１６、１９の配線は図１１と同様である。なお、ゲート電極９５直下ではｐ型不純物濃度が調整されたチャネル領域が形成される。
この実施の形態では、フォトダイオードＰＤのｎ型半導体領域４５の界面側に高不純物濃度のｐ型半導体層４６が形成されるので、ＨＡＤ（Ｈｏｌｅ  Ａｃｃｕｍｕｌａｔｉｏｎ  Ｄｉｏｄｅ）と呼ばれる埋め込み型のフォトダイオードＰＤとして構成される。
その他の構成は、図３、図４等の前述した種々の実施の形態と同様の構成を採り得るので、詳細説明を省略する。
【００７３】
上述の実施の形態においては、裏面電極（透明電極５１あるいは裏面電極５５を指す）に負電圧を固定して印加したが、その他、印加電圧を固定しないで電子シャッタ動作も行えるように構成することができる。例えば、一時的に裏面電極に正の電圧を印加することにより、フォトダイオードＰＤに蓄積された電荷（電子）を裏面電極に排出して全画素のフォトダイオードＰＤを同時にリセットし、いわゆる電子シャッタ動作を行わせることができる。
【００７４】
また、上述の実施の形態においては、裏面電極に印加する負電圧をさらに大きく、例えば−４０Ｖ程度にすると、高抵抗基板３１の電場が強くなり、電子が表面側に移動する間に電子なだれ現象が発生し、電子数を増倍することができる。すなわち、電子増倍を起こさせて感度を例えば数十倍に上げることができる。従って、ノイズの少ない、高感度の裏面入射旗のＣＭＯＳ固体撮像装置を提供することができる。
【００７５】
電子増倍は、配線の上側に積んだ積層膜（ＮＨＫのＨＡＲＰ膜が有名）でなされるが、本実施の形態のようにすれば裏面で同様の現象を起こすことができる。積層膜はアモルファス膜を用いるので、欠陥が多く、暗電流が大きいし、残像が大きい、裏面入射型では、例えば単結晶シリコンであるので、欠陥が少なく、よって暗電流が少なく、残像も小さいという効果を奏する。
【００７６】
上述の実施の形態では、信号電荷として電子を利用した構成としたが、ホールを信号電荷として利用することができる。このホールを信号電荷として利用するときには、上述の構成における半導体基板、半導体層、フォトダイオード等の導電型を逆にし、また画素トランジスタも逆の極性のトランジスタで形成するようにする。
【００７７】
上述したように本発明の実施の形態によれば、ＳＯＩ基板を用い、フォトダイオードとトランジスタ部を分離した上で、裏面電極を設けて電圧を印加する構成とすることにより、アスペクト比が高いフォトダイオードでも、確実に電場を形成することが可能になり、隣接画素へのクロストークを低減する裏面入射型のＣＭＯＳ固体撮像装置を提供することができる。また、裏面電極に印加する電圧を制御することにより、全画素同時の電子シャッタ動作を行える裏面入射型のＣＭＯＳ固体撮像装置を提供することができる。また、シリコン基板で電子増倍し、ノイズの少ない、感度向上した裏面入射型のＣＭＯＳ固体撮像装置を提供することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明に係る裏面入射型固体撮像装置の実施の形態を示す全体の概略構成図である。
【図２】図１の１画素に対応した等価回路図である。
【図３】本発明に係る裏面入射型固体撮像装置の第１実施の形態を示す画素主要部の断面図である。
【図４】本発明に係る裏面入射型固体撮像装置の第２実施の形態を示す画素主要部の断面図である。
【図５】Ａ〜Ｃ  本発明に係る裏面入射型固体撮像装置の製造方法の一例を示す製造工程図（その１）である。
【図６】Ｄ〜Ｆ  本発明に係る裏面入射型固体撮像装置の製造方法の一例を示す製造工程図（その２）である。
【図７】Ｇ〜Ｉ  本発明に係る裏面入射型固体撮像装置の製造方法の一例を示す製造工程図（その３）である。
【図８】Ｊ〜Ｋ  本発明に係る裏面入射型固体撮像装置の製造方法の一例を示す製造工程図（その４）である。
【図９】本発明に係る裏面入射型固体撮像装置の製造方法の一例を示す製造工程図（その５）である。
【図１０】本発明に係る裏面入射型固体撮像装置を実装した状態の一例を示す構成図である。
【図１１】本発明に係る裏面入射型固体撮像装置の第３実施の形態を示す画素主要部の断面図である。
【図１２】本発明に係る裏面入射型固体撮像装置の第４実施の形態を示す画素主要部の断面図である。
【符号の説明】
【００７９】
１・・裏面入射型のＣＭＯＳ固体撮像装置、２・・画素部、３・・制御部、４・・垂直駆動回路、５・・カラム部、６・・カラム信号処理回路、７・・水平駆動回路、８・・出力回路、１１・・画素、１２・・垂直信号線、１３・・水平信号線、ＰＤ・・フォトダイオード、１５・・リセットトランジスタ、１６・・増幅トランジスタ、１７・・電源配線、１８・・リセット配線、１９・・選択トランジスタ、２０・・選択配線、２１・・負荷トランジスタ、２２・・負荷配線、３１・・半導体基板（高抵抗基板）、３２・・絶縁膜、３３・・半導体層、３４・・ＳＯＩ基板、３６〜３９・・ソース・ドレイン領域、４１〜４３・・ゲート電極、４５・・電荷蓄積層、４７・・コンタクト用の高不純物領域、４８・・ｎ型半導体領域、４６・・ｐ型半導体層、４９・・ｐ型半導体層、５０・・電子注入防止層、５１・・透明電極、５４・・ｎ型半導体領域、５５・・遮光膜を兼ねる裏面電極、９１・・転送トランジスタ
【図１】
2006173351.tif 000003
【図２】
2006173351.tif 000004
【図３】
2006173351.tif 000005
【図４】
2006173351.tif 000006
【図５】
2006173351.tif 000007
【図６】
2006173351.tif 000008
【図７】
2006173351.tif 000009
【図８】
2006173351.tif 000010
【図９】
2006173351.tif 000011
【図１０】
2006173351.tif 000012
【図１１】
2006173351.tif 000013
【図１２】
2006173351.tif 000014
【手続補正書】
【提出日】平成18年1月6日(2006.1.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を介して半導体層を有する構成を備え、
前記半導体基板に画素を構成する光電変換素子が形成され、
前記画素を構成する少なくとも一部のトランジスタが前記半導体層に形成され、
前記半導体基板の裏面側に電圧が印加される裏面電極が形成されて成る
ことを特徴とする裏面入射型固体撮像装置。
【請求項２】
前記半導体基板が前記裏面電極の印加電圧において、表裏両面からの空乏層がつながるような高抵抗基板で形成されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項３】
受光期間中の前記裏面電極の電圧が第１の極性の電圧である
ことを特徴とする請求項２記載の裏面入射型固体撮像装置。
【請求項４】
前記裏面電極と前記半導体基板との間に電荷注入防止膜が形成されて成る
ことを特徴とする請求項３記載の裏面入射型固体撮像装置。
【請求項５】
前記絶縁膜下の半導体基板に、前記光電変換素子の電荷蓄積部とは反対導電型の電気的にフローティングの半導体層が形成されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項６】
前記絶縁膜下の半導体基板に、前記光電変換素子の電荷蓄積部とは反対導電型の半導体層が形成され、
前記半導体層に前記裏面電極と同じ電圧が印加されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項７】
前記絶縁膜下の半導体基板に、前記光電変換素子の電荷蓄積部とは反対導電型の第１の半導体層が形成され、
前記第１の半導体層の下に、光電変換素子の一部となる該第１の半導体層とは反対導電型の第２の半導体層が形成されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項８】
固体撮像装置と外部とのインターフェイスが、バンプと前記裏面電極へのワイヤボンディングとの両方を含む
ことを特徴とする請求項１の裏面入射型固体撮像装置。
【請求項９】
前記裏面電極に第２の極性の電圧を印加して、前記光電変換素子をリセットするようにして成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項１０】
前記半導体層に画素を構成する転送トランジスタが形成されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項１１】
前記半導体基板に画素を構成する転送トランジスタが形成され、
前記光電変換素子が埋込み型に形成されて成る
ことを特徴とする請求項１記載の裏面入射型固体撮像装置。
【請求項１２】
前記半導体基板で電荷増倍が行われて成る
ことを特徴とする請求項３記載の裏面入射型固体撮像装置。
【請求項１３】
半導体基板上に絶縁膜を介して半導体層を有する基体を用い、
前記半導体基板に画素を構成する光電変換素子を形成する工程と、
前記半導体層に画素を構成する少なくとも一部のトランジスタを形成する工と、
前記半導体基板の裏面側に電圧が印加される裏面電極を形成する工程とを有る
ことを特徴とする裏面入射型固体撮像装置の製造方法。
【請求項１４】
前記半導体基板を、前記裏面電極の印加電圧において基板表裏面からの空乏層がつながるような高抵抗基板により形成する
ことを特徴とする請求項１４記載の裏面入射型固体撮像装置の製造方法。
【請求項１５】
前記裏面電極を形成前に、前記半導体基板の裏面に電荷注入防止膜を形成す工程を有する
ことを特徴とする請求項１４記載の裏面入射型固体撮像装置の製造方法。
【請求項１６】
前記絶縁膜下の前記半導体基板に、前記光電変換素子の電荷蓄積部とは反対導電型の半導体層を形成する工程を有する
ことを特徴とする請求項１４記載の裏面入射型固体撮像装置の製造方法。
【請求項１７】
前記半導体層に、画素を構成する転送トランジスタを含むトランジスタを形成する
ことを特徴とする請求項１４記載の裏面入射型固体撮像装置の製造方法。
【請求項１８】
前記半導体基板に、画素を構成するトランジスタのうち転送トランジスタを形成し、前記光電変換素子を埋込み型に形成する工程を有する
ことを特徴とする請求項１４記載の裏面入射型固体撮像装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明に係る裏面入射型固体撮像装置は、半導体基板上に絶縁膜を介して半導体層を有する構成を備え、半導体基板に画素を構成する光電変換素子が形成され、画素を構成する少なくとも一部のトランジスタが前記半導体層に形成され、半導体基板の裏面側に電圧が印加される裏面電極が形成されて成ることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明は、上記裏面入射型固体撮像装置において、裏面電極に第２の極性の電圧を印加して、光電変換素子をリセットするように構成することができる。
本発明は、上記裏面入射型固体撮像装置において、半導体層に画素を構成する転送トランジスタを形成した構成とすることができる。
本発明は、上記裏面入射型固体撮像装置において、半導体基板に画素を構成する転送トランジスタを形成し、光電変換素子を埋込み型に形成した構成とすることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明に係る裏面入射型固体撮像装置の製造方法は、半導体基板上に絶縁膜を介して半導体層を有する基体を用い、半導体基板に画素を構成する光電変換素子を形成する工程と、半導体層に画素を構成する少なくとも一部のトランジスタを形成する工程と、半導体基板の裏面側に電圧が印加される裏面電極を形成する工程とを有することを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明は、上記裏面入射型固体撮像装置の製造方法において、半導体基板を、裏面電極の印加電圧において基板表裏面からの空乏層がつながるような高抵抗基板により形成することができる。
本発明は、上記裏面入射型固体撮像装置の製造方法において、裏面電極を形成前に、半導体基板の裏面に電荷注入防止膜（例えば信号電荷が電子の場合は電子注入防止膜となり、信号電荷がホールの場合はホール注入防止膜となる）を形成する工程を有することができる。
本発明は、上記裏面入射型固体撮像装置の製造方法において、絶縁膜下の半導体基板に、光電変換素子の電荷蓄積部とは反対導電型の半導体層を形成する工程を有することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明は、上記裏面入射型固体撮像装置の製造方法において、半導体層に、画素を構成する転送トランジスタを含むトランジスタを形成することができる。
本発明は、上記裏面入射型固体撮像装置の製造方法において、半導体基板に、画素を構成するトランジスタのうち転送トランジスタを形成し、光電変換素子を埋込み型に形成する工程を有することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明に係る裏面入射型固体撮像装置によれば、絶縁膜下の半導体基板に画素を構成する光電変換素子を形成し、絶縁膜上の半導体層に画素を構成する少なくとも一部のトランジスタを形成し、半導体基板の裏面側に裏面電極を形成した構成であるので、裏面電極に所要電圧、例えば電子を信号電荷とするときには負の電圧、ホールを信号電荷とするときは正の電圧、を印加することにより、光電変換素子に信号電荷収集のための電場を確実に発生させることができ、隣接画素へのクロストークを低減することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
ここで、垂直信号線１２は画素１１の一部であるが、特別に図示した。選択された行の画素１１の出力は、垂直信号線１２を通してカラム部５に送られる。カラム部５にはカラム信号処理回路６が画素１１の列に対応して配列される。カラム部５では、１行分の画素１１の信号を受けて、その信号にＣＤＳ（Correlated Double Sampling：固定パターンノイズ除去の処理）や信号増幅やアナログ／デジタル（ＡＤ）変換などの処理を行う。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
この画素回路では、フォトダイオードＰＤにおいて光電変換される。フォトダイオードＰＤの信号電荷、本例では電子は、フローティングディフュージョンＦＤを通して増幅トランジスタ１６のゲートに転送される。選択トランジスタ１９がオンしていれば、フローティングディフュージョンＦＤの電位に対応した信号が増幅トランジスタ１６を通じて垂直信号線１２に出力される。
リセットトランジスタ１５は、フローティングディフュージョンＦＤの信号電荷（電子）を電源配線１７に捨てることによって、フローティングディフュージョンＦＤの信号電荷をリセットする。各横方向配線１８、２０は同一行の画素について共通となっており、垂直駆動回路４によって制御される。
カラム信号処理回路６の一部には、定電流源をなす負荷トランジスタ２１を有し、選択行の選択トランジスタ１９とソースフォロアを通じて、垂直信号線１２への出力をさせている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
図３は、本発明に係るＣＭＯＳ固体撮像装置の第１実施の形態の画素要部の断面構造を示す。本実施の形態のＣＭＯＳ固体撮像装置は、シリコン半導体基板３１上に絶縁膜３２、例えば埋め込みシリコン酸化膜を介してシリコン半導体層３３を有する、いわゆるＳＯＩ基板３４を用いて構成される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
本実施の形態においては、ＳＯＩ基板３４の絶縁膜３２上の半導体層３３に、リセットトランジスタ１５、増幅トランジスタ１６及び選択トランジスタ１９の各トランジスタが形成される。すなわち、第１導電型、この例ではｐ型の半導体層３３に形成した第２導電型であるｎ型のソース・ドレイン領域３６、３７とゲート絶縁膜を介して形成したゲート電極４１とによってリセットトランジスタ１５が形成され、ｎ型のソース・ドレイン領域３７、３８とゲート絶縁膜を介して形成したゲート電極４２とによって増幅トランジスタ１６が形成され、ｎ型のソース・ドレイン領域３８、３９とゲート絶縁膜を介して形成したゲート電極４３とによって選択トランジスタ１９が形成される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
画素１１のトランジスタ１５、１６及び１９は、図２の回路図を反映して配線され、ソース・ドレイン領域は上述したように一部共有している。すなわち、フォトダイオードＰＤのｎ型半導体領域４５が露出するように、絶縁膜３２及び半導体層３３の一部が除去され、内部配線を介してｎ型半導体領域４５の高濃度不純物領域４７とリセットトランジスタ１５のソース・ドレイン領域３６、増幅トランジスタ１６のゲート電極４２とが接続されるなど、図２の回路接続がなされる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
先ず、図５Ａに示すように、高抵抗基板となっているシリコン半導体基板３１上に絶縁膜（いわゆる埋め込みシリコン酸化膜）３２を介して第１導電型、例えばｐ型のシリコン半導体層３３を有するＳＯＩ基板３４を用意する。このＳＯＩ基板３４の半導体層３３上に例えばシリコン酸化膜による保護酸化膜６１を形成した後、レジストマスク６２を介して絶縁膜３２下の高抵抗基板３１の所要領域、すなわち、後にフォトダイオードのｎ型半導体領域を形成すべき領域を除く所要領域に、ｐ型不純物をイオン注入してｐ型半導体層４６を形成する。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
次に、図５Ｃに示すように、レジストマスク６４を介してＳＯＩ基板３４の半導体層３３の不要部分を選択的にエッチング除去する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
次に、図６Ｄに示すように、通常のＳＯＩプロセスによるＭＯＳトランジスタを形成する。すなわち、ｐ型半導体層３３にゲート絶縁膜６７を形成し、例えば多結晶シリコンによるゲート電極４１、４２、４３を形成した後、ｎ型ソース・ドレイン領域３６、３７、３８、３９をイオン注入で形成して、リセットトランジスタ１５、増幅トランジスタ１６及び選択トランジスタ１９を形成する。ゲート電極４１、４２、４３の表面には層間絶縁膜６８が形成される。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
上述した実施の形態のＣＭＯＳ固体撮像装置では、１つのフォトダイオードと３つのトランジスタで１画素を構成したが、その他、１つのフォトダイオードと転送トランジスタを追加した４つのトランジスタで１画素を構成することができる。図１１、図１２はその実施の形態を示す。
図１１は、本発明に係る裏面入射型のＣＭＯＳ固体撮像装置の第３実施の形態の画素の要部を示す断面構造である。本実施の形態は、ＳＯＩ基板３４の半導体層３３側に転送トランジスタ９１を追加して形成して構成される。すなわち、半導体層３３に転送トランジスタ９１、リセットトランジスタ１５、選択トランジスタ１９及び増幅トランジスタ１６が形成される。この画素では、フォトダイオードＰＤのｎ型半導体領域４５の高不純物濃度領域４７が転送トランジスタ９１のソースに接続され、転送トランジスタ９１のドレインがリセットトランジスタ１５のソースに接続される。転送トランジスタ９１とリセットトランジスタ１５の接続中点のフローティングディフュージョンＦＤが増幅トランジスタ１６のゲートに接続される。増幅トランジスタ１６のソースは垂直信号線に接続され、そのドレインは選択トランジスタ１９のソースに接続される。また、リセットトランジスタ１５のドレイン及び選択トランジスタのドレインが電源Ｖｄｄを供給する電源配線に接続される。
その他の構成は、図３、図４等の前述した種々の実施の形態と同様の構成を採り得るので、詳細説明を省略する。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
図１２は、本発明に係る裏面入射型のＣＭＯＳ固体撮像装置の第４実施の形態の画素の要部を示す断面構造である。本実施の形態は、ＳＯＩ基板３４の高抵抗基板３１側に転送トランジスタ９１を追加して形成して構成される。すなわち、ＳＯＩ基板３４の半導体層３３側にリセットトランジスタ１５、選択トランジスタ１９、増幅トランジスタ１６を形成する。一方、高抵抗基板３１側のｐ半導体層４６下にフォトダイオードＰＤの電荷蓄積層となるｎ型半導体領域４５を形成し、さらにｐ型半導体ウェル領域９３内の界面側にｎ型ソース・ドレイン領域９４を形成し、フォトダイオードＰＤのｎ型半導体領域４５斗とｎ型ソース・ドレイン領域９４との間の高抵抗基板３１上にゲート絶縁膜を介してゲート電極９５を形成して、ここに転送トランジスタ９１を形成して構成される。フォトダイオードＰＤ及び各トランジスタ９１、１５、１６、１９の配線は図１１と同様である。なお、ゲート電極９５直下ではｐ型不純物濃度が調整されたチャネル領域が形成される。
この実施の形態では、フォトダイオードＰＤのｎ型半導体領域４５の界面側に高不純物濃度のｐ型半導体層４６が形成されるので、ＨＡＤ（Ｈｏｌｅ  Ａｃｃｕｍｕｌａｔｉｏｎ  Ｄｉｏｄｅ）と呼ばれる埋め込み型のフォトダイオードＰＤとして構成される。
その他の構成は、図３、図４等の前述した種々の実施の形態と同様の構成を採り得るので、詳細説明を省略する。