(57)【要約】 【課題】  アルミナを含むエッチングマスクを用いることなく半導体レーザ素子を作製する半導体レーザ素子作製方法を提供する。【解決手段】  第２クラッド層３２にｐ型のメサ部３１が形成される半導体レーザ素子２０を作製方法である半導体レーザ素子作製方法は、積層体を形成する積層体形成工程と、積層体に半導体材料から成るマスク多層膜を一方向に積層するマスク形成工程と、マスク多層膜が積層されるメサ部３１を備える半導体多層体２２を形成する半導体多層体形成工程と、電流阻止層２３を積層する電流阻止層積層工程と、マスク多層膜４３を除去するマスク除去工程とを有する。【選択図】      図１
2006173209.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の基板、第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層を少なくとも備え、第２クラッド層に第２導電型のメサ部が形成される半導体多層体を有する半導体レーザ素子の作製方法において、
基板に、第１クラッド層、活性層、第２クラッド層およびメサ部前駆体を一方向に順次積層して積層体を形成する積層体形成工程と、
メサ部前駆体に、半導体材料から成るマスクを一方向に積層して形成するマスク形成工程と、
メサ部前駆体をエッチングして、マスクが積層されるメサ部を備える半導体多層体を形成する半導体多層体形成工程と、
半導体多層体に、半導体多層体への電流の流れを阻止する電流阻止層を一方向に積層する電流阻止層積層工程と、
メサ部に積層されるマスクを除去するマスク除去工程と有することを特徴とする半導体レーザ素子作製方法。
【請求項２】
積層体形成工程の後にマスク形成工程が行われることを特徴とする請求項１記載の半導体レーザ素子作製方法。
【請求項３】
電流阻止層積層工程において、電流阻止層とともに積層され、電流阻止層と同一材料から成る被覆層が一方向に積層され、
電流阻止層と被覆層とが不連続であることを特徴とする請求項１または２記載の半導体レーザ素子作製方法。
【請求項４】
マスクは、一方向に積層される複数のマスク層を備え、
マスク形成工程には、複数のマスク層のうちメサ部に近接する近接マスク層の前駆体を、幅方向両方からサイドエッチングして近接マスク層を形成するサイドエッチング工程が含まれることを特徴とする請求項３記載の半導体レーザ素子作製方法。
【請求項５】
マスク除去工程は、近接マスク層をエッチングすることによってマスクを除去する工程であること特徴とする請求項４記載の半導体レーザ素子作製方法。
【請求項６】
マスクは、第２導電型の半導体材料から成ることを特徴とする請求項１〜５のいずれか１つに記載の半導体レーザ素子作製方法。
【請求項７】
電流阻止層は、第１導電型の半導体材料から成ることを特徴とする請求項１〜６のいずれか１つに記載の半導体レーザ素子作製方法。
【請求項８】
電流阻止層積層工程は、分子線成長法を用いて電流阻止層を積層する工程であることを特徴とする請求項７記載の半導体レーザ素子作製方法。
【請求項９】
電流阻止層積層工程は、電子ビーム蒸着法を用いて電流阻止層を積層する工程であることを特徴とする請求項７記載の半導体レーザ素子作製方法。
【請求項１０】
電流阻止層は、誘電体材料から成ることを特徴とする請求項１〜６のいずれか１つに記載の半導体レーザ素子作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メサ部を備える半導体レーザ素子の製造方法に関する。
【背景技術】
【０００２】
図４は、従来技術の半導体レーザ素子１を概略示す正面図である。図５ＡおよびＢは、半導体レーザ素子１を作製する作製方法を段階的に示す図である。半導体レーザ素子１は、半導体多層体２と電流阻止層３とｐ電極４とｎ電極５とを備える。半導体多層体２は、ｎ型基板６上に、ｎ型クラッド層７、活性層８、ｐ型クラッド層９およびエッチングストップ層１０を一方向（以下「積層方向」と称する）Ａ１に順次積層して形成される。半導体多層体２は、さらにエッチングストップ層１０に積層方向Ａ１に突出するｐ型のメサ部１１が形成される。この半導体多層体２には、メサ部１１の一部（以下「メサ露出部」と称する）１２を外方に露出させて電流阻止層３が積層方向Ａ１に積層される。電流阻止層３およびメサ露出部部１２には、これらを覆うようにｐ電極４が形成され、ｎ型基板６には、これを覆うようにｎ電極５が形成される。
【０００３】
このような構成を有する半導体レーザ素子１の作製方法について以下に説明する。ｎ型基板６上に、ｎ型クラッド層７、活性層８、ｐ型クラッド層９、エッチングストップ層１０およびメサ部前駆体１３を積層方向Ａ１に順次積層する。次にメサ部前駆体１３にアルミナ膜を蒸着させ、リソグラフィによって、メサ部前駆体１３にアルミナのエッチングマスク１４を形成する（図５Ａ（ａ））。次に、メサ部前駆体１３をエッチングし、エッチングストップ層１０にメサ部１１を形成する（図５Ａ（ｂ））。このようにして形成される半導体多層体２に、積層方向Ａ１に電流阻止層前駆体１５を積層し（図５Ａ（ｃ））、この電流阻止層前駆体１５に、フォトレジスト膜前駆体１６を塗布する（図５Ａ（ｄ））。このフォトレジスト膜前駆体１６の一部をフォトリソグラフィを行って除去してフォトレジスト膜１７を形成する（図５Ｂ（ｅ））。その後、エッチング液を用いて、電流阻止層前駆体１５の一部を除去して半導体多層体２に、電流阻止層３を形成して、フォトレジスト膜１７を除去する。この電流阻止層３およびメサ露出部１２の一部に、これらを覆うｐ電極４を形成し、ｎ型基板６に、これを覆うｎ電極５が形成される（図５Ｂ（ｆ））。
【０００４】
【特許文献１】特開平８−２５０８０１号公報（第３−４頁、第２図）
【特許文献１】特開平７−４５９０１号公報（第５−６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図６は、従来技術の半導体レーザ素子１の製品毎の閾値電流Ｉｔｈを示すグラフである。このグラフにおいて、横軸は、ロッド番号を示し、縦軸は、半導体レーザ素子１の閾値電流を示す。このグラフにおいて、プロットは、各ロッドにおける各半導体レーザ素子１の閾値電流を示す。従来の技術の半導体レーザ素子１の作製において、アルミナを含むエッチングマスク１４を用いている。アルミナを含むエッチングマスクを用いることによって次のような問題（１），（２），（３）がある。
【０００６】
（１）アルミナを蒸着する際、蒸着不良によって、半導体レーザ素子１の閾値電流の上昇を引き起こす。エッチングマスク１４を成膜する装置は、その起動時においてアルミナの飛び出し不良が発生し、エッチングマスク１４の厚み群が生じる。これらの不具合に起因して、半導体レーザ素子１の特性劣化が発生する。具体的には、図６に示すように、ロッド番号１、２および４において、各半導体レーザ素子の閾値電流にばらつきが生じる。
【０００７】
（２）アルミナを含むエッチングマスク１４をメサ部１１上に形成するので、メサ部１１に不純物が拡散する、すなわちドーパント拡散を引き起こす。メサ部１１は、ｐ型の半導体材料か成るので、アルミナによるドーパント拡散にともない、アクセプタが減少する。これによって半導体レーザ素子に電流が流れにくくなり、半導体レーザ素子の閾値電流の上昇を引き起こす。
【０００８】
（３）エッチングマスク１４がアルミナから成るので、半導体レーザ素子１の各構成部を積層する工程に加えて、アルミナを蒸着させて成膜する工程および成膜したアルミナ膜をパターン加工してエッチングマスク１４を形成する工程を必要とする。さらに電流阻止層前駆体１５を一部除去するためにフォトリソグラフィを用いている。それ故、半導体レーザ素子１の作製方法の工程が複雑になり、かつ工数大となる。
【０００９】
またエッチングマスク１４の材料としてアルミナの代わりに酸化珪素を用いる場合であっても同様であり、さらにアルミナより半導体レーザ素子の閾値電流が上昇する。
【００１０】
本発明の目的は、アルミナを含むエッチングマスクを用いることなく半導体レーザ素子を作製する半導体レーザ素子作製方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、第１導電型の基板、第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層を少なくとも備え、第２クラッド層に第２導電型のメサ部が形成される半導体多層体を有する半導体レーザ素子の作製方法において、
基板に、第１クラッド層、活性層、第２クラッド層およびメサ部前駆体を一方向に順次積層して積層体を形成する積層体形成工程と、
メサ部前駆体に、半導体材料から成るマスクを一方向に積層して形成するマスク形成工程と、
メサ部前駆体をエッチングして、マスクが積層されるメサ部を備える半導体多層体を形成する半導体多層体形成工程と、
半導体多層体に、半導体多層体への電流の流れを阻止する電流阻止層を一方向に積層する電流阻止層積層工程と、
メサ部に積層されるマスクを除去するマスク除去工程と有することを特徴とする半導体レーザ素子作製方法である。
【００１２】
本発明に従えば、半導体レーザ素子は、第１導電型の基板、第１導電型の第１クラッド層、活性層および第２導電型のクラッド層を少なくとも備え、第２クラッド層に第２導電型のメサ部が形成される半導体多層体を有する。この半導体レーザ素子の作製方法である半導体レーザ素子作製方法は、積層体形成工程と、マスク形成工程と、半導体多層体形成工程と、電流阻止層積層工程と、マスク除去工程とを有する。積層体形成工程では、基板に、ｎ型クラッド層、活性層、第１ｐ型クラッド層、エッチングストップ層およびメサ部前駆体を一方向に順次積層して積層体を形成する。マスク形成工程では、メサ部前駆体に、半導体材料から成るマスクを一方向に積層する。半導体多層体形成工程では、メサ部前駆体をエッチングして、マスクが積層されるメサ部を備える半導体多層体を形成する。電流阻止層積層工程では、半導体多層体に、半導体多層体への電流の流れを阻止する電流阻止層を一方向に積層する。マスク除去工程では、メサ部に積層されるマスクを除去する。これによってマスク形成工程および半導体多層体形成工程によって、メサ部の第２クラッド層に対向する面の背面部（以下、「メサ露出部」と称する）にマスクが形成される。マスク除去工程でこのマスクを除去することによって、マスクとともに、マスク上に形成される層を除去することができる。これによってメサ露出部を外方に露出させことができる。このメサ部の一方向側の表面部上に電極を配置することによって、順方向にバイアスを印加可能な半導体レーザ素子を作製することができる。
【００１３】
本発明は、積層体形成工程の後にマスク形成工程が行われることを特徴とする。
本発明に従えば、マスク形成工程は、積層体形成工程の後であって、半導体多層体形成工程の前に行われる。
【００１４】
本発明は、電流阻止層積層工程において、電流阻止層とともに積層され、電流阻止層と同一材料から成る被覆層が一方向に積層され、
電流阻止層と被覆層とが不連続であることを特徴とする。
【００１５】
本発明に従えば、マスクには、電流阻止層積層工程で被覆層が一方向に積層される。被覆層と電流阻止層とは、同一の材料から成り、不連続に形成される。これによって、マスクの一部が外方に露出する。
【００１６】
本発明は、マスクは、一方向に積層される複数のマスク層を備え、
マスク形成工程には、複数のマスク層のうちメサ部に近接する近接マスク層の前駆体を、幅方向両方からサイドエッチングして近接マスク層を形成するサイドエッチング工程が含まれることを特徴とする。
【００１７】
本発明に従えば、マスクは、一方向に積層される複数のマスク層を備える。マスク形成工程には、サイドエッチング工程が含まれる。サイドエッチング工程では、複数のマスクのうちメサ部に近接する近接マスク層の前駆体を、幅方向両方からサイドエッチングして近接マスク層を形成する。これによって近接マスク層を除くマスクの残余部がひさしの役割を果たし、近接マスクの幅方向側面部に電流阻止層および被覆層が形成されることを防止できる。
【００１８】
本発明は、マスク除去工程は、近接マスク層をエッチングすることによってマスクを除去する工程であること特徴とする。
【００１９】
本発明に従えば、マスク除去工程では、近接マスク層をエッチングすることによってマスクを除去する。
【００２０】
本発明は、マスクは、第２導電型の半導体材料から成ることを特徴とする。
本発明に従えば、マスクは、第２導電型の半導体材料から成る。
【００２１】
本発明は、電流阻止層は、第１導電型の半導体材料から成ることを特徴とする。
本発明に従えば、電流阻止層は、第１導電型の半導体材料から成る。
【００２２】
本発明は、電流阻止層積層工程は、分子線成長法を用いて電流阻止層を積層する工程であることを特徴とする。
【００２３】
本発明に従えば、電流阻止層積層工程では、分子線成長法を用いて半導体多層体に電流阻止層を積層する。
【００２４】
本発明は、電流阻止層積層工程は、電子ビーム蒸着法を用いて電流阻止層を積層する工程であることを特徴とする。
【００２５】
本発明に従えば、電流阻止層積層工程では、電子ビーム蒸着法を用いて半導体多層体に電流阻止層を積層する。
【００２６】
本発明は、電流阻止層は、誘電体材料から成ることを特徴とする。
本発明に従えば、電流阻止層は、誘電体材料から成る。
【発明の効果】
【００２７】
本発明によれば、マスク形成工程および半導体多層体形成工程によって、メサ露出部に半導体材料から成るマスクが形成される。マスク除去工程でこのマスクを除去することによって、メサ露出部に積層される層を除去することができる。これによってアルミナを含むエッチングマスクを使用することなく、メサ露出部に積層される層を除去することができる。マスクがアルミナを含まないので、従来技術の作製工程における、アルミナの飛び出し不良およびアルミナの厚み群を未然に防止できる。したがって飛び出し不良および厚み群に起因する半導体レーザ素子の閾値電流の上昇を未然に防止することができる。またマスクが半導体材料から成るので、このマスクをメサ部に積層した場合において、従来技術のようにメサ部に不純物が拡散すること、すなわちドーパント拡散を防止できる。これによって半導体レーザ素子の閾値電流を、従来技術のものに比べて低減することができるうえ、半導体レーザ素子の閾値電流のばらつきを解消することができる。したがって半導体レーザ素子を所期の光出力特性に維持することが可能となる。このようにエネルギー効率が高く出力特性の安定した半導体レーザ素子を実現できる。
【００２８】
また本発明の半導体レーザ素子作製方法では、マスクが半導体材料から成るので、従来技術のアルミナを蒸着させてアルミナ膜を形成する工程およびこのアルミナ膜をパターン加工してエッチングマスクを形成する工程をなくすことができ、半導体レーザ素子作製方法の工程数を従来の技術のものより少なくすることができる。さらにフォトリソグラフィより工程数が少なく、容易なエッチングによって、マスクを除去できる。したがって従来技術のものより半導体レーザ素子作製方法の工程数を少なくすることができ、半導体レーザ素子の作製が容易になる。このように半導体レーザ素子の作製を簡単化することができ、工数の低減を図ることが可能となる。
【００２９】
本発明によれば、マスク形成工程は、積層体形成工程の後に行われる。マスクが半導体材料から成るので、基板上に、第１クラッド、活性層、第２クラッド層、メサ部前駆体およびマスクを順次積層することができる。換言すると、積層体形成工程およびマスク形成工程を、１つの装置内で一連の作業として行うことができる。これによってマスクを形成するために他の装置に運搬するなどの手間、たとえば従来技術においてエッチングマスクを形成するために積層体をＭＢＥ装置から蒸着装置に運搬する手間を省くことができる。したがって半導体レーザ素子作製方法の工程を従来技術のものより少なくすることができ、半導体レーザ素子の作製が容易になる。
【００３０】
本発明によれば、電流阻止層と被覆層とは、マスク除去工程において、不連続に形成される。マスクを除去すると、マスクとともに被覆膜が除去され、半導体多層体に電流阻止層を残したうえで、メサ露出部を外方に露出させることができる。このようにマスクを除去するだけで、メサ露出部を外方に露出させることができるので、フォトリソグラフィを用いる必要がなくなる。したがって半導体レーザ素子の製作方法の工程数を従来に比べて少なくすることができ、従来技術のものより容易に半導体レーザ素子を作製することができる。
【００３１】
本発明によれば、マスク形成工程は、複数のマスク層のうちメサ部に近接する近接マスク層の前駆体を、幅方向からサイドエッチングして近接マスク層を形成するサイドエッチング工程を有する。このように近接マスク層を形成すると、近接マスク層を除くマスクの残余部がひさしの役割を果たし、近接マスク層の幅方向側面部に電流阻止層および被覆層が形成されることを防止する。それ故、電流阻止層と被覆層とが、近接マスク層の幅方向側面部において不連続になる。これによって電流阻止層と被覆層とを不連続に形成することを実現できる。
【００３２】
本発明によれば、マスク除去工程では、エッチングによって近接マスク層を除去する。すなわちリフトオフ法によって、被覆層を除去することができる。近接マスク層を除去することによって、近接マスク層に形成される被覆層を除去することができる。被覆層を除去すると、メサ露出部を外方に露出することができる。これによって電流阻止層を形成するために従来技術のようにフォトリソグラフィを用いる必要がなくなる。したがって半導体レーザ素子作製方法の工程数を従来技術のものより少なくすることができ、半導体レーザ素子の作製が容易になる。
【００３３】
本発明によれば、マスクは、第２導電型の半導体材料から成る。マスク除去工程において、マスクを除去する際、その一部が残る場合がある。マスクを第１導電型の半導体材料で形成する場合、作製された半導体レーザ素子に順方向のバイアスを印加すると、マスクの残部とメサ部との間に逆方向のバイアスが印加され、電流の流れを妨げる。これによって半導体レーザ素子の内部抵抗値が上昇し、半導体レーザ素子の閾値電流の上昇の原因となる。本発明においてマスクは、第２導電型の半導体材料から成るので、メサ部とマスクの残部とが同導電型の半導体材料から成る。したがって半導体レーザ素子に順方向のバイアスが印加されると、マスクの残部とメサ部は、これらの間の電流を妨げることがなく、半導体レーザ素子の内部抵抗値の上昇を抑制できる。これによって半導体レーザ素子の閾値電流の上昇を抑制できる。
【００３４】
本発明によれば、電流阻止層は、第１導電型の半導体材料から成る。これによって第１導電型の電流阻止層と第２導電型のメサ部および第２クラッド層とがｐｎ接合する。したがって半導体レーザ素子に順方向のバイアスを印加すると、電流阻止層とメサ部および第２クラッド層との間には、逆方向のバイアスが印加される。これによって電流阻止層とメサ部および第２クラッド層との間に流れる電流を阻止し、メサ露出部に電流を集中させるリッジ導波型の半導体レーザ素子を作製することができる。
【００３５】
本発明によれば、電流阻止層積層工程では、分子線成長法を用いて電流阻止層を積層する。このように分子線成長法を用いて電流阻止層を積層することによって第１導電型の半導体材料から成る電流阻止層を半導体多層体に積層することを実現できる。
【００３６】
本発明によれば、電流阻止層積層工程では、電子ビーム蒸着法を用いて電流阻止層を積層する。このように電子ビーム蒸着法を用いて電流阻止層を積層することによって第１導電型の半導体材料から成る電流阻止層を半導体多層体に積層することを実現できる。
【００３７】
本発明によれば、電流阻止層は、誘電体材料から成る。これによって半導体レーザ素子に順方向のバイアスが印加されると、電流阻止層とメサ部および第２クラッド層との間に流れる電流を阻止される。これによってメサ露出部に電流を集中させるリッジ導波型の半導体レーザ素子を作製することができる
【発明を実施するための最良の形態】
【００３８】
以下、図面を参照しながら本発明を実施するための形態を、複数の形態について説明する。各形態で先行する形態で説明している事項に対応している部分には同一の参照符を付し、重複する説明を略する場合がある。構成の一部のみを説明している場合、構成の他の部分は、先行して説明している形態と同様とする。また実施の各形態で具体的に説明している部分の組合せばかりではなく、特に組合せに支障が生じなければ、実施の形態同士を部分的に組合せることも可能である。
【００３９】
図１は、本発明の実施の形態である半導体レーザ素子製造方法によって製造される半導体レーザ素子２０を概略示す正面図である。半導体レーザ素子２０は、順方向に電流が流れると、レーザ光２１を発光する。半導体レーザ素子２０は、たとえば光ピックアップに用いられる。半導体レーザ素子２０は、メサ部３１を備えるリッジ導波型の半導体レーザ素子である。半導体レーザ素子２０は、半導体多層体２２、電流阻止層２３、ｐ型電極２４およびｎ型電極２５を備える。
【００４０】
半導体多層体２２は、基板２６、ｎ型クラッド層２７、活性層２８、第１ｐ型クラッド層２９、エッチングストップ層３０およびメサ部３１を備える。第１導電型の基板２６である基板は、一方向である基板２６の厚み方向一方（以下「積層方向」と称する）Ｘ１に、ｎ型クラッド層２７、活性層２８、第１ｐ型クラッド層２９およびエッチングストップ層３０が順次積層される。基板２６は、第１導電型であるｎ型の半導体材料から成り、たとえばｎ型のガリウム砒素（ＧａＡｓ）から成る。
【００４１】
第１クラッド層であるｎ型クラッド層２７は、基板２６上に積層方向Ｘ１に積層される。ｎ型クラッド層２７は、ｎ型の半導体材料から成り、たとえばｎ型のアルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）から成る。活性層２８は、ｎ型クラッド層２７上に積層方向Ｘ１に積層される。活性層２８は、キャリアである電子および正孔を発光再結合可能に構成される。活性層２８は、発光再結合によって発せられるレーザ光２１を内部で増幅して外方へ出力可能に構成される。活性層２８は、たとえば多重量子井戸構造（
Multi Quantum Well：略称ＭＱＷ）によって構成される。活性層２８は、たとえばガリウムインジウムリン（ＧａＩｎＰ）から成る。第１ｐ型クラッド層２９は、活性層２８上に積層方向Ｘ１に積層される。第１ｐ型クラッド層２９は、第２導電型であるｐ型の半導体材料から成り、たとえばｐ型のＡｌＧａＩｎＰから成る。このように積層されるｎ型クラッド層２７および第１ｐ型クラッド層２９は、活性層２８より大きい禁制帯の半導体材料から成る。活性層２８は、活性層２８より禁制体の大きな２つの層であるｎ型クラッド層２７および第１ｐ型クラッド層２９によって挟まれ、キャリアを閉じ込め可能に構成される。
【００４２】
エッチングストップ層３０は、第１ｐ型クラッド層２９上に積層方向に積層される。エッチングストップ層３０は、硫酸系のエッチング液によるエッチングの進行を抑制し、このエッチングから第１ｐ型クラッド層２９を保護するために設けられる。エッチングストップ層３０は、ｐ型の半導体材料から成り、たとえばｐ型のＧａＩｎＰから成る。このエッチングストップ層３０と第１ｐ型クラッド層２９とが、第２クラッド層３２に相当する。
【００４３】
メサ部３１は、エッチングストップ層３０の幅方向中間部に形成される。メサ部３１は、エッチングストップ層３０の幅方向中間部から積層方向に突出して形成される。ただし、幅方向中間部に限定されない。メサ部３１は、共振器方向である長手方向Ｘ２に延びるストライプ状に形成され、その幅方向長さがエッチングストップ層３０の幅方向長さより短尺に形成される。幅方向Ｘ３は、積層方向Ｘ１および長手方向Ｘ２に垂直な方向である。メサ部３１は、積層方向Ｘ１に向かうにつれて幅方向長さが短尺に形成され、その長手方向Ｘ２に垂直な仮想平面で切断して見た断面が、大略的には、台形状に形成される。メサ部３１は、キャリアを局所に集中させて活性層２８に注入するために設けられる。メサ部３１は、第２ｐ型クラッド層３３、中間層３４およびコンタクト層３５を備える。
【００４４】
第２ｐ型クラッド層３３は、エッチングストップ層３０の幅方向中間部に積層方向Ｘ１に突出させて形成される。第２ｐ型クラッド層３３には、中間層３４およびコンタクト層３５が積層方向に順次積層される。第２ｐ型クラッド層３３は、積層方向Ｘ１に向かうにつれて幅方向長さが短尺に形成される、すなわち積層方向Ｘ１に向かうにつれて幅方向Ｘ３に狭くなるように傾斜してテーパ状に形成される。第２ｐ型クラッド層３３は、第１ｐ型クラッド層２９と同様に、活性層２８に光を閉じ込めるために、活性層２８より大きい禁制帯の半導体材料から成る。第２ｐ型クラッド層２９は、ｐ型の半導体材料から成り、たとえばｐ型のＡｌＧａＩｎＰから成る。
【００４５】
中間層３４は、第２ｐ型クラッド層３３上に積層方向Ｘ１に積層される。中間層３４は、積層方向Ｘ１に向かうにつれて幅方向長さが短尺に形成される、すなわち積層方向Ｘ１に向かうにつれて幅方向Ｘ３に狭くなるように傾斜してテーパ状に形成される。中間層３４は、硫酸系のエッチング液によるエッチングの進行を抑制し、このエッチングから第２ｐ型クラッド層３３を保護するために設けられる。中間層３４は、ｐ型の半導体材料から成り、たとえばｐ型のＧａＩｎＰから成る。
【００４６】
コンタクト層３５は、中間層３４上に積層方向Ｘ１に積層される。コンタクト層３５は、その幅方向長さが一定であり、その幅方向両側面３６が積層方向と平行に形成される。コンタクト層３５は、ｐ型の半導体材料から成り、たとえばｐ型のＧａＡｓから成る。中間層３４は、禁制帯が異なる第２ｐ型クラッド層３３とコンタクト層３５との間に生じる障壁を緩和する。換言すると、第２ｐ型クラッド層３３とコンタクト層３５との禁制帯の不連続性を緩衝するために設けられる。
【００４７】
半導体多層体２２は、その一部に積層方向に電流阻止層２３が積層される。具体的には、電流阻止層２３は、半導体多層体２２に対して積層方向Ｘ１に離反する位置から電流阻止層被覆部３７を覆うように、電流阻止層被覆部３７に積層される。電流阻止層被覆部３７は、メサ部３１の幅方向両側面部３８と、エッチングストップ層３０のメサ部３１が形成される側の表面部であって、メサ部３１が形成されていない残余部３９とを含む。換言すると、電流阻止層２３は、メサ部３１のエッチングストップ層３０に臨む表面の背面部（以下「メサ露出部」と称する場合がある）４０を露出させて、半導体多層体２２に積層方向Ｘ１に積層される。電流阻止層２３は、ｎ型の半導体材料から成り、エッチングストップ層３０およびメサ部３１とともにｐｎ接合を構成する。電流阻止層２３は、たとえばｎ型のＧａＡｓから成る。
【００４８】
電流阻止層２３およびメサ露出部４０には、半導体多層体２２に対して積層方向Ｘ１に離反する位置からこれらを覆うｐ電極２４が積層方向Ｘ１に積層される。コンタクト層３５は、ｐ電極２４とオーミック接触可能に構成される。ｐ電極２４は、導電材料から成り、たとえば金（Ａｕ）、白金（Ｐｔ）、モリブテン（Ｍｏ）または亜鉛と金の合金（ＡｕＺｎ）から成る。基板２６には、半導体多層体２２に対して積層方向Ｘ１と反対方向Ｘ４に離反する位置からこれを覆うｎ電極２５が積層方向Ｘ１に反対方向Ｘ４に積層される。基板２６は、ｎ電極２５とオーミック接触可能に構成される。ｎ電極２５は、導電材料から成り、たとえば金（Ａｕ）またはアルミニウム（Ａｌ）から成る。ｐ電極２４およびｎ電極２５は、半導体多層体２２に順方向のバイアスを印加するために設けられる。電流阻止層２３は、ｐ電極２４から電流阻止層２３を介してエッチングストップ層３０に電流が流れることを阻止するために設けられる。すなわち電流阻止層３０は、ｐ電極２４およびｎ電極２５にバイアスを印加することによって発生するキャリアをメサ部３１に集中させるために設けられる。
【００４９】
このようにして構成される半導体レーザ素子２０は、ｐ電極２４およびｎ電極２５に順方向のバイアスが印加されると、半導体レーザ素子２０内部において、活性層２８およびその近傍においてレーザ光２１を発生させる。半導体レーザ素子２０は、その内部でレーザ光２１を増幅させて、外方に発する。以下では、このような構成を有する半導体レーザ素子２０の作製方法について説明する。
【００５０】
図２は、半導体レーザ素子２０の作製方法の手順を示すフローチャートである。図３ＡおよびＢは、半導体レーザ素子２０の作製方法の手順を段階的に示す図である。図３Ａ（ａ）は、積層体４１が形成される状態を示す図である。図３Ａ（ｂ）は、半導体多層体前駆体４２が形成される状態を示す図である。図３Ａ（ｃ）は、半導体多層体前駆体４２にマスク多層膜４３が形成される状態を示す図である。図３Ａ（ｄ）は、半導体多層体２２が形成される状態を示す図である。図３Ｂ（ｅ）は、半導体多層体２２に電流阻止層２３が積層される状態を示す図である。図３Ｂ（ｆ）は、作製される半導体レーザ素子２０を示す図である。本フローチャートは、基板を分子線成長（Molecular Beam Epitaxy：略称ＭＢＥ）装置に装着すると、開始し、ステップａ１へ移行する。
【００５１】
ステップａ１では、基板２６に、ｎ型クラッド層２７、活性層２８、第１ｐ型クラッド層２９、エッチングストップ層３０、第２ｐ型クラッド層前駆体４４、中間層前駆体４５およびコンタクト層前駆体４６を、ＭＢＥ法によって積層方向Ｘ１に順次積層して積層体４１を形成する。第２ｐ型クラッド層前駆体４４は第２ｐ型クラッド層３３の前駆体であり、中間層前駆体４５は中間層３４の前駆体であり、コンタクト層前駆体４６は、コンタクト層３５の前駆体である。第２ｐ型クラッド層前駆体４４、中間層前駆体４５およびコンタクト層前駆体４６を含んでメサ部前駆体４７を構成する。
【００５２】
さらにＭＢＥ装置を用いて積層体４１に、積層方向Ｘ１にマスク多層膜前駆体４８を積層する。マスク多層膜前駆体４８は、マスク多層膜４３の前駆体であり、第１マスク層前駆体４９および第２マスク層前駆体５０が含まれる。第１マスク層前駆体４９および第２マスク層前駆体５０は、積層体４１に積層方向Ｘ１に順次積層される。第１マスク層前駆体４９は、第１マスク層５１の前駆体であり、積層体４１に積層方向Ｘ１に積層される。第２マスク層前駆体５０は、第２マスク層５２の前駆体であり、第１マスク層前駆体４９に積層方向Ｘ１に積層される。マスク多層膜前駆体４８には、その幅方向中間部に長手方向に延びるストライプ状のレジスト膜５３がフォトリソグラフィを用いて形成される（図３Ａ（ａ））。レジスト膜５３が形成されると、ステップａ１からステップａ２へ移行する。
【００５３】
ステップａ２では、マスク多層膜前駆体４８およびコンタクト層前躯体４６の一部を硫酸系のエッチング液を用いてエッチングする。具体的には、マスク多層膜前駆体４８およびコンタクト層前駆体４６を、マスク多層膜前駆体４８のうちレジスト膜５３が形成されていない残余部５４から積層方向Ｘ１の反対方向Ｘ４（以下「エッチグ方向Ｘ４」と称する）に硫酸系のエッチング液を用いてエッチングする。コンタクト層前駆体４６と第２ｐ型クラッド層前駆体４４との間には、中間層前駆体４５が設けられる。したがってエッチングは、中間層前駆体４５に達すると、エッチング方向Ｘ４へのエッチングの進行が抑制され、第２ｐ型クラッド層前駆体４４が侵蝕されることを防ぐ。したがってエッチング処理を行うと、第２マスク層５２、エッチングされた第１マスク層前駆体５５および半導体多層体前駆体４２が形成される。第２マスク層５２は、ｐ型の半導体材料から成り、たとえばｐ型のＧａＡｓから成る。第２マスク層５２およびコンタクト層３５は、幅方向に垂直であって積層方向Ｘ１に平行に形成される。第２マスク層５２は、その幅方向長さがコンタクト層３５の幅方向長さと同じに形成される。第２マスク層５２およびコンタクト層３５は、異方性のエッチングによって形成される。半導体多層体前駆体４２は、基板２６に、ｎ型クラッド層２７、活性層２８、第１ｐ型クラッド層２９、エッチングストップ層３０、第２ｐ型クラッド層前駆体４４および中間層前駆体４５が積層方向Ｘ１に順次積層され、中間層前駆体４５の幅方向中間部にコンタクト層３５が設けられて形成される（図３Ａ（ｂ））。エッチング処理が行われると、ステップａ２からステップａ３へ移行する。
【００５４】
ステップａ３では、エッチングされた第１マスク層前駆体５５の幅方向両側面部５６からサイドエッチングする。近接マスク層である第１マスク層５１は、フッ酸系のエッチング液でエッチング可能な半導体材料から成る。エッチングされた第１マスク層前駆体５５は、フッ酸系のエッチング液を用いて、幅方向側面部５６からサイドエッチングされる。これによってコンタクト層３５と第２マスク層５２との間に第１マスク層５１が形成される。第１マスク層５１は、その幅方向長さがコンタクト層３５および第２マスク層５２の幅方向長さより短尺に形成される。これによって第２マスク層５２およびコンタクト層３５は、各幅方向端部が相互に積層方向Ｘ１に間隔をあけて配設され、第２マスク層５１およびコンタクト層３５との間には、幅方向外方に開口する長手方向Ｘ２に延びる２つの溝５７がそれぞれ形成される。第１マスク層５１は、ｐ型の半導体材料から成り、たとえばｐ型のＡｌＧａＡｓから成る。このようにして第１および第２マスク層５１，５２を備えるマスク多層膜４３をコンタクト層３５に形成する（図３Ａ（ｃ））。マスクであるマスク多層膜４３は、エッチングマスクであり、メサ部３１のエッチングによる侵蝕、具体的には、メサ露出部４０のエッチングによる侵蝕を防止するために設けられる。このようにしてマスク多層膜４３を形成すると、ステップａ３からステップａ４へ移行する。
【００５５】
ステップａ４では、臭素系のエッチング液と硫酸系のエッチング液とを用いて半導体多層体前駆体４２の一部をエッチングし、半導体多層体２２を形成する。具体的には、半導体多層体前駆体４２を、中間層前駆体４５のうちコンタクト層３５が形成されていない残余部５８からエッチグ方向Ｘ４に、臭素系のエッチング液を用いて中間層前駆体４５をエッチングし、硫酸系のエッチング液を用いて第２ｐ型クラッド層前駆体４４をエッチングする。第２ｐ型クラッド層前駆体４４と第１ｐ型クラッド層２９との間には、エッチングストップ層３０が介在する。これによってエッチングストップ層３０で、エッチング方向Ｘ４へのエッチングの進行が抑制され、第１ｐ型クラッド層２９が侵蝕されることを防ぐ。このようにして中間層前駆体４５および第２ｐ型クラッド層前駆体４４をエッチングすると、エッチングストップ層３０に第２ｐ型クラッド層３３および中間層３４が形成される、すなわちメサ部３１が形成される。このようにしてメサ部３１を形成することによって、メサ部３１にマスク多層膜４３が積層される半導体多層体２２が形成される（図３Ａ（ｄ））。さらに第２マスク層５２に形成されるレジスト膜５３を除去する。このレジスト膜５３が除去されると、ステップａ４からステップａ５へ移行する。
【００５６】
ステップａ５では、ＭＢＥ法によって、半導体多層体２２の電流阻止層被覆部３７に、電流阻止層２３を積層方向に積層する。以下では、その具体的な説明をする。ＭＢＥ装置を用いて、メサ部３１にマスク多層膜４３が積層される半導体レーザ素子前駆体５９に電流阻止層２３の組成材料（以下、単に「組成材料」と称する）を積層方向Ｘ１に結晶成長させる。半導体多層体２２の電流阻止層被覆部３７には、電流阻止層２３が形成され、第２マスク層５２の第１マスク層５１に対向する表面の背面部（以下「半導体層被覆部」と称する）６０には、半導体層６１が形成される。半導体層６１は、半導体層被覆部６０に積層方向Ｘ１に積層され、第２マスク層５２から積層方向Ｘ１に離反する位置から半導体層被覆部６０を覆う。第２マスク層５２とコンタクト層３５との間には、幅方向外方に開口する２つの溝５７が形成されている。それ故、第２マスク層５２が第１マスク層５１に対して「ひさし」の役割を果たし、第１マスク層５１の幅方向両側面部６２に、組成材料が、幅方向Ｘ４に結晶成長することを妨げる。したがって第１マスク層５１の幅方向両側面部６２には、電流阻止層２３および半導体層６１の形成が防止され、すくなくとも第１マスク層５１の両側面部で電流阻止層２３と半導体層６１とが不連続になる。また第２マスク層５２は、その幅方向側面部６３が積層方向Ｘ１と平行に形成される。それ故、この幅方向側面部６３に半導体材料を結晶成長させることを抑制できる。これによって、電流阻止層２３と半導体層６１との不連続性を向上させている。このように電流阻止層２３と半導体層６１とが不連続に形成され、第１マスク層５１の幅方向両側面部６２が幅方向外方に露出する（図３Ｂ（ｅ））。このように電流阻止層２３を形成すると、ステップａ５からステップａ６へ移行する。
【００５７】
ステップａ６では、フッ酸系のエッチング液を用いて、メサ部３１に積層されるマスク多層膜４３をリフトオフ法によって除去する。以下では、その具体的な説明をする。マスク多層膜４３は、第１マスク層５１の幅方向両側面部６２が外方に露出している。この第１マスク層５１を、フッ酸系のエッチング液を用いて、エッチングして除去する。半導体層６１と電流阻止層２３とが不連続であるので、第１マスク層５１を除去すると、第１マスク層５１とともに第１マスク層５１に積層される第２マスク層５２および半導体層６１が除去される。このようにリフトオフ法によって、メサ部３１からマスク多層膜４３を除去することができ、マスク多層膜４３とともに半導体層６１が除去される。このようにしてメサ部３１からマスク多層膜４３を除去すると、ステップａ６からステップａ７へ移行する。
【００５８】
ステップａ７では、ｐ電極２４およびｎ電極２５を形成する。以下では、その具体的な説明をする。電流阻止層２３およびメサ露出部４０には、半導体多層体２２に対して積層方向Ｘ１に離反する位置からこれらを覆うようにｐ電極２４が形成される。基板２６には、半導体多層体２２に対してエッチング方向Ｘ４に離反する位置から基板２６を覆うようにｎ電極２５が形成される。このようにしてｐ電極２４およびｎ電極２５を形成し、半導体レーザ素子２０を作製する（図３Ｂ（ｆ））。半導体レーザ素子２０を作製すると、ステップａ７が終了し、本フローチャートが終了する。
【００５９】
ステップａ１における基板２６に、ｎ型クラッド層２７、活性層２８、第１ｐ型クラッド層２９、エッチングストップ層３０、メサ部前駆体４７を積層方向Ｘ１に積層して積層体４１を形成する工程が積層体形成工程に相当する。ステップａ１における第１および第２マスク層前駆体４９，５０を積層方向Ｘ１に積層してマスク多層膜前駆体４８を形成する工程と、ステップ２と、ステップａ３とを含む工程がマスク形成工程に相当する。ステップａ３がサイドエッチング工程に相当する。ステップ２〜ステップａ４において、メサ部前駆体をエッチングする工程が半導体多層体形成工程に相当する。ステップａ５が電流阻止層積層工程に相当する。ステップａ６がマスク除去工程に相当する。
【００６０】
以下では、本発明の実施の形態の半導体レーザ素子２０の作製方法が奏する効果について説明する。本実施の半導体レーザ素子作製方法によれば、マスク形成工程および半導体多層体形成工程によって、メサ露出部４０に半導体材料から成るマスク多層膜４３が形成される。マスク除去工程でこのマスク多層膜４３を除去することによって、メサ露出部４０に積層される各層を除去できる。これによってアルミナを含むエッチングマスクを使用することなく、メサ露出部４０に積層される層を除去することができる。マスク多層膜４３がアルミナを含まないので、従来技術の作製工程における、アルミナの飛び出し不良およびアルミナの厚み群を未然に防止できる。したがって飛び出し不良および厚み群に起因する半導体レーザ素子２０の閾値電流の上昇を未然に防止することができる。またマスク多層膜４３が半導体材料から成るので、このマスク多層膜４３をメサ部３１に積層した場合において、従来技術のようにメサ部３１に不純物が拡散すること、すなわちドーパント拡散を防止できる。これによって半導体レーザ素子２０の閾値電流を、従来技術のものに比べて低減することができるうえ、半導体レーザ素子２０の閾値電流のばらつきを解消することができる。したがって半導体レーザ素子２０を所期の光出力特性に維持することが可能となる。このようにエネルギー効率が高く出力特性の安定した半導体レーザ素子２０を実現できる。
【００６１】
また本実施の半導体レーザ素子作製方法では、マスク多層膜４３が半導体材料から成るので、アルミナを蒸着させてアルミナ膜を形成する工程およびこのアルミナ膜をパターン加工してエッチングマスクを形成する工程をなくすことができる。したがって半導体レーザ素子作製方法の工程数を従来技術のものより少なくすることができる。さらにフォトリソグラフィより工程数が少なく容易なリフトオフ法によって、マスク多層膜を除去できる。したがって従来技術のものより半導体レーザ素子作製方法の工程数を少なくすることができ、半導体レーザ素子の作製が容易になる。このように半導体レーザ素子２０の作製を簡単化することができ、工数の低減を図ることが可能となる。
【００６２】
本実施の半導体レーザ素子作製方法によれば、マスク形成工程は、積層体形成工程の後に行われる。マスク多層膜４３が半導体材料から成るので、基板２６上に、ｎ型クラッド層２７、活性層２８、第２クラッド層３２、メサ部前駆体４７およびマスク多層膜４３を順次積層することができる。換言すると、積層体形成工程およびマスク形成工程を、１つの装置内で一連の作業として行うことができる。これによってマスク多層膜４３を形成するために他の装置に運搬するなどの手間、たとえば従来技術においてエッチングマスクを形成するために積層体２をＭＢＥ装置から蒸着装置に運搬する手間を省くことができる。したがって半導体レーザ素子作製方法の工程を従来技術のものより少なくすることができ、半導体レーザ素子の作製が容易になる。
【００６３】
また本実施の半導体レーザ素子作製方法は、マスク多層膜前駆体４８を積層体４１に積層しているので、マスク多層膜４３および半導体多層体２２を形成する作業、すなわちエッチングを一連の作業として行うことができる。したがってエッチングする度に、ＭＢＥ装置に積層体４１および半導体多層体前駆体４２を出し入れおよび運搬する必要がなくなる。これによって半導体レーザ素子作製方法の工程を従来技術のものより少なくすることができ、半導体レーザ素子の作製が容易になる。
【００６４】
本実施の半導体レーザ素子作製方法によれば、電流阻止層２３と半導体層６１とは、マスク除去工程において、不連続に形成される。これによってマスク多層膜４３を除去すると、マスク多層膜４３とともに半導体層６１が除去され、電流阻止層被覆部３７に電流阻止層２３を残したうえで、メサ露出部４０を外方に露出させることができる。このマスク多層膜４３をリフトオフ法を用いて除去するだけで、メサ露出部４０を外方に露出させることができるので、フォトリソグラフィを用いる必要がなくなる。したがって半導体レーザ素子製作方法の工程数を従来のものに比べて少なくすることができ、従来技術のものより容易に半導体レーザ素子２０を作製することができる。
【００６５】
本実施の半導体レーザ素子作製方法によれば、マスク形成工程は、エッチングされた第１マスク層前駆体５５を、その幅方向両側面部５６からサイドエッチングして第１マスク層５１を形成するサイドエッチング工程を有する。このように第１マスク層５１を形成すると、第２マスク層５２が「ひさし」の役割を果たし、第１マスク層５１の幅方向側面部６２に電流阻止層２３および半導体層６１が形成されることを防止する。それ故、電流阻止層２３と半導体層６１とが、第１マスク層５１の幅方向側面部６２において不連続になる。これによって電流阻止層２３と半導体層６１とを不連続に形成することを実現できる。
【００６６】
本実施の半導体レーザ素子作製方法によれば、第２マスク層５２の幅方向側面部６３が積層方向Ｘ１に平行に形成される。半導体レーザ素子前駆体５９には、組成材料を積層方向Ｘ１に結晶成長させる。それ故、第２マスク層５２の幅方向側面部６３に垂直な方向に、すなわち幅方向Ｘ３に組成材料が積層しにくい。これによって半導体層被覆部６０に積層され、第２マスク層５２の幅方向側面部６３に積層されることを抑制できる。電流阻止層２３が電流阻止層被覆部３７に積層方向Ｘ１に堆積して、第２マスク層５２に形成される半導体層６１と連なることを防止でき、確実に電流阻止層２３と半導体層６１とを不連続に形成できる。これによってフォトリソグラフィを用いて、電流阻止層２３を形成する必要がなく、半導体レーザ素子作製方法の工程数を従来のものより少なくすることができ、半導体レーザ素子の作製が容易になる。
【００６７】
本実施の半導体レーザ素子作製方法によれば、マスク除去工程では、エッチングによって第１マスク層５１を除去する。第１マスク層５１を除去することによって、第１マスク層５１に形成される半導体層６１を除去することができる。半導体層６１を除去すると、メサ露出部４０を外方に露出することができる。これによって電流阻止層２３を形成するために従来技術のようにフォトリソグラフィを用いる必要がなくなる。したがって半導体レーザ素子作製方法の工程数を従来技術のものより少なくすることができ、半導体レーザ素子２０の作製が容易になる。
【００６８】
本実施の半導体レーザ素子作製方法によれば、マスク多層膜４３は、ｐ型の半導体材料から成る。マスク除去工程において、マスク多層膜４３を除去する際、その一部が残る場合がある。マスク多層膜４３をｎ型の半導体材料で形成する場合、作製された半導体レーザ素子２０に順方向のバイアスを印加すると、マスク多層膜４３の残部およびメサ部３１は、その間に逆方向のバイアスが印加され、電流の流れを妨げる。これによって半導体レーザ素子２０の内部抵抗値が上昇し、半導体レーザ素子２０の閾値電流の上昇の原因となる。本実施の形態においてマスク多層膜４３は、ｐ型の半導体材料から成るので、メサ部３１とマスク多層膜４３の残部とが同導電型の材料から成る。したがって半導体レーザ素子２０に順方向のバイアスが印加されると、マスク多層膜４３の残部およびメサ部３１は、その間に流れる電流を妨げることがなく、半導体レーザ素子２０の内部抵抗値の上昇を抑制できる。これによって半導体レーザ素子２０の閾値電流の上昇を抑制できる。
【００６９】
本実施の形態の半導体レーザ素子２０では、マスク多層膜４３が第１および第２マスク層５１，５２を備える。これによって第１マスク層５１のエッチング速度が第２マスク層５２のエッチング速度より速いエッチング液を用いると、第２マスク層５２より幅方向長さが短尺な第１マスク層５１をサイドエッチングで形成することができる。したがってマスク多層膜４３を容易に形成することができる。またマスク多層膜４３を複数の層にすることによって、フォトレジスト膜５３とメサ部３１との間に複数の層を介在させることができる。したがってフォトレジスト膜５３からメサ部３１に不純物が拡散することを抑制することができ、ドーパント拡散にともなう半導体レーザ素子２０の閾値電流の上昇を抑制できる。
【００７０】
本実施の半導体レーザ素子作製方法によれば、電流阻止層２３は、ｎ型の半導体材料から成る。これによってｎ型の電流阻止層２３とｐ型のメサ部３１および第２クラッド層３２とがｐｎ接合する。したがって半導体レーザ素子２０に順方向のバイアスを印加すると、電流阻止層２３とメサ部３１および第２クラッド層３２との間には、逆方向のバイアスが印加される。電流阻止層２３とメサ部３１および第２クラッド層３２とは、これらの間に流れる電流を阻止し、メサ露出部４０に電流を集中させることができる。これによってリッジ導波型の半導体レーザ素子２０を作製できる。
【００７１】
本実施の半導体レーザ素子作製方法によれば、電流阻止層積層工程では、ＭＢＥ法を用いて電流阻止層２３を積層する。このようにＭＢＥ法を用いて電流阻止層２３を積層することによってｎ型の半導体材料から成る電流阻止層２３を半導体多層体２２に積層することを実現できる。また半導体多層体２２と同様のＭＢＥ法によって、電流阻止層２３を形成できるので、電流阻止層２３を形成するために新たな装置を設ける必要がなく、製造コストを低減することができる。
【００７２】
本実施の半導体レーザ素子作製方法によれば、電流阻止層２３を形成する際アルミナを含むエッチングマスクを用いていない。したがって電流阻止層２３に不純物が拡散すること、いわゆるドーパント拡散を抑制できる。電流阻止層２３がｎ型の半導体材料から成るので、ドーパント拡散にともない電流阻止層２３の伝導度が上昇し、電流阻止層２３の抵抗値を低下させる。それ故、従来の技術のものでは、電流阻止層２３の抵抗値を高くするために、電流阻止層２３の層厚を大きくする必要がある。本実施の半導体レーザ素子作製方法では、アルミナを含むエッチングマスクを用いていないので、このようなドーパント拡散が生じることがなく、電流阻止層２３の抵抗値の低下がない。したがって半導体レーザ素子２０は、従来の技術のものより電流阻止層２３の層厚を小さくしても、従来のものと同様の抵抗を果たすことができる。これによって電流阻止層２３が積層される半導体レーザ素子２０の幅方向両端の屈折率を従来のものより小さくすることができる。これによってメサ部３１の高さを従来の技術のものより低くして屈折率を小さくしても、従来の技術のものと同様の屈折率差を維持することができる。このようにメサ部３１の高さを小さくすることができるので、半導体レーザ素子２０を従来の技術のものより薄くすることができる。
【００７３】
本実施の半導体レーザ素子作製方法では、電流阻止層積層工程では、ＭＢＥ法を用いて組成材料を電流阻止層被覆部３７に積層しているけれども、電子ビーム（Electron
Beam：ＥＢ）蒸着法であってもよい。電流阻止層積層工程で電子ビーム蒸着法を用いて電流阻止層２３を積層する。このように電子ビーム蒸着法を用いて電流阻止層２３を積層することによってｎ型の電流阻止層２３を半導体多層体２２に積層することを実現できる。
【００７４】
本実施の半導体レーザ素子作製方法では、電流阻止層２３は、ｎ型の半導体材料から成るけれども、誘電体材料によって構成されてもよい。電流阻止層２２が誘電体材料から成る場合、半導体レーザ素子２０に順方向のバイアスが印加されると、電流阻止層２３とメサ部３１および第２クラッド層３２とは、これらの間に流れる電流を阻止する。これによってメサ露出部４０に電流を集中させるリッジ導波型の半導体レーザ素子２０を作製することができる。
【００７５】
本実施の形態では、半導体多層体２２および電流阻止層２３をＭＢＥ法を用いて、結晶成長させているけれども、必ずしもこれに限定されない。具体的には、有機金属気相成長(Metal-Organic Chemical Vapor Deposition；略称ＭＯＣＶＤ)法であってもよく、液相成長（Liquid Phase Epitaxy；略称ＬＰＥ）法であってもよい。またマスク多層膜４３は、蒸着法によって、形成させてもよい。
【００７６】
また本実施の形態では、ＡｌＧａＩｎＰ系の半導体レーザ素子２０について説明しているけれども、必ずしもこのようなものに限定されない。たとえば、ＡｌＧａＡｓ系の半導体レーザ素子２０でもよく、ＩＩ−ＶＩ族系の半導体レーザ素子２０でもよい。つまり相互に異なるエッチングで選択エッチングが可能な複数の層５１，５２を備えていればよい。
【００７７】
本実施の半導体レーザ素子２０は、そのマスク多層膜４３が２つの層によって形成されるけれども、必ずしも２つに限定されず、３つ以上であってもよい。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施の形態である半導体レーザ素子製造方法によって製造される半導体レーザ素子２０を概略示す正面図である。
【図２】半導体レーザ素子２０の作製方法の手順を示すフローチャートである。
【図３Ａ】半導体レーザ素子２０の作製方法の手順を段階的に示す図である。
【図３Ｂ】半導体レーザ素子２０の作製方法の手順を段階的に示す図である。
【図４】従来技術の半導体レーザ素子１を概略示す正面図である。
【図５Ａ】半導体レーザ素子１を作製する作製方法を段階的に示す図である。
【図５Ｂ】半導体レーザ素子１を作製する作製方法を段階的に示す図である。
【図６】従来技術の半導体レーザ素子１の製品毎の閾値電流Ｉｔｈを示すグラフである。
【符号の説明】
【００７９】
２０  半導体レーザ素子
２２  半導体多層体
２３  電流阻止層
２６  基板
２７  ｎ型クラッド層
２８  活性層
２９  第１ｐ型クラッド層
３０  エッチングストップ層
３１  メサ部
３２  第２クラッド層
４１  積層体
４３  マスク多層膜
４７  メサ部前駆体
４９  第１マスク層前駆体
５１  第１マスク層
５２  第２マスク層
５９  半導体レーザ素子前駆体
６１  半導体層
【図１】
2006173209.tif 000003
【図２】
2006173209.tif 000004
【図３Ａ】
2006173209.tif 000005
【図３Ｂ】
2006173209.tif 000006
【図４】
2006173209.tif 000007
【図５Ａ】
2006173209.tif 000008
【図５Ｂ】
2006173209.tif 000009
【図６】
2006173209.tif 000010