(57)【要約】【課題】回路の誤動作が生じ難い超小型電力変換装置を提供すること。【解決手段】薄膜磁気誘導素子は、フェライト基板１と、フェライト基板１に形成されたコイルを形成する接続導体３、コイル導体４、５およびフェライト基板１の外周部に形成される端子２１〜３２で構成される。端子２３〜３２はすべて磁束密度の小さなＹ方向に配置する。  コイル導体４と接続する第１ＯＵＴ端子および第２ＯＵＴ端子は磁束の影響を受けにくいので、磁束密度が大きくなる端子２１、２２に割り当てて、ＶＤＤ端子、ＣＧＮＤ端子、ＦＢ端子、ＩＮ端子、ＰＧＮＤ端子、ＰＶＤＤ端子、ＣＥ端子およびＡＬ端子を磁束密度が小さい端子２４〜２６、端子２８〜３２に割り当てることで、回路の誤動作を防止する。【選択図】        図１
2006280127.tif 000002
【特許請求の範囲】
【請求項１】
磁性絶縁基板と、該磁性絶縁基板の中央部に形成されるソレノイド状のコイルと、前記磁性絶縁基板の周辺部にそれぞれ複数形成される第１端子および第２端子と、前記第１端子および前記第２端子と接続する回路が形成される半導体基板と、受動部品とで構成される超小型電力変換装置において、
前記コイルの断面に垂直な方向をＸ方向とし、該Ｘ方向に垂直な方向をＹ方向とし、コイルに通電することで発生する磁束の密度が小さいＹ方向に、該磁束による誘起電圧の影響を受けて回路の誤動作を発生させ易い信号が入出力する前記第１端子と、コイルに通電することで発生した磁束の密度が大きいＸ方向に、該磁束による誘起電圧の影響を受けても回路の誤動作を発生させにくい信号が入出力する前記第２端子を配置することを特徴することを特徴とする超小型電力変換装置。
【請求項２】
前記磁性絶縁基板がフェライト基板であることを特徴とする請求項１に記載の超小型電力変換装置。
【請求項３】
前記第１端子を介して入出力する信号の電圧が、回路の誤動作を発生させやすい少なくとも制御回路電源電圧、制御回路電源のグランド電圧および制御回路へのアナログ入出力信号の電圧であることを特徴とする請求項１に記載の超小型電力変換装置。
【請求項４】
前記第２端子を介して入出力する信号の電圧が、回路の誤動作を発生しにくいデジタル信号の電圧であることを特徴とする請求項１に記載の超小型電力変換装置。
【請求項５】
磁性絶縁基板と、該磁性絶縁基板の中央部に形成されるソレノイド状のコイルと、前記磁性絶縁基板の周辺部にそれぞれ複数形成される第３端子および第４端子と、前記第３端子および前記第４端子と接続する回路が形成される半導体基板と、受動部品が搭載され、前記磁性絶縁基板に形成された前記第３端子および前記第４端子と接続するプリント基板とで構成される超小型電力変換装置において、
前記コイルの断面に垂直な方向をＸ方向とし、該Ｘ方向に垂直な方向をＹ方向とし、コイルに通電することで発生する磁束の密度が小さいＹ方向に、端子から半導体基板方向に見たインピーダンスが端子からプリント基板方向に見たインピーダンスより高い前記第３端子を配置し、コイルに通電することで発生した磁束の密度が大きいＸ方向に、端子から半導体基板方向に見たインピーダンスが端子からプリント基板方向に見たインピーダンスより低い前記第４端子を配置することを特徴することを特徴とする超小型電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路（以下ＩＣと記す）と、コイルやコンデンサ、抵抗などの受動部品で構成されるＤＣ−ＤＣコンバータなどの超小型電力変換装置に関する。
【背景技術】
【０００２】
近年、電子情報機器、特に携帯型の各種電子情報機器の普及が著しい。それらの電子情報機器は、電池を電源とするものが多く、ＤＣ−ＤＣコンバータなどの電力変換装置を内蔵している。通常その電力変換装置は、スイッチング素子、制御用ＩＣなどの能動素子と、コイル、トランス、整流素子、コンデンサ、抵抗などの受動素子の各個別部品をセラミック基板やプラスチック等のプリント基板などの上にハイブリッド型のモジュールとして構成されている。
図４は、ＤＣ−ＤＣコンバータの構成図である。図中の外枠の点線部分がプリント基板６１上のＤＣ−ＤＣコンバータの回路である。
ＤＣ−ＤＣコンバータは、入力コンデンサＣｉ、出力コンデンサＣｏ、薄膜磁気誘導素子Ｌ（薄膜インダクタ）、制御回路６４、ＭＯＳＦＥＴ６６およびＭＯＳＦＥＴ６６を駆動するドライバー６５などで構成される。制御回路６４、ＭＯＳＦＥＴ６６およびＭＯＳＦＥＴ６６を駆動するドライバー回路６５で構成される電源用ＩＣは半導体基板６３に形成され、薄膜磁気誘導素子Ｌはフェライト基板６２に形成され、半導体基板６３とフェライト基板６２は図示しないスタッドバンブで固着され、入力コンデンサＣｉ、出力コンデンサＣｏおよびフェライト基板６２はプリント基板６１に搭載される。
【０００３】
直流の入力電圧Ｖｉを入力し、ドライバー６５からの信号でＭＯＳＦＥＴ６６をスイッチングさせて、直流の所定の出力電圧Ｖｏを出力する。薄膜磁気誘導素子Ｌと出力コンデンサＣｏは直流電圧を出力するためのフィルタ回路である。
図５は、図４の回路の詳細な回路図である。制御回路６４は低電源電圧時にＤＣ−ＤＣコンバータの動作を停止させるＵＶＬＯ回路７１、ＰＷＭコンパレータ７４に三角波もじくは鋸波を伝送する発振回路７２（ＯＳＣ回路）、ドライバ回路６５へ信号を伝送するＰＷＭコンパレータ回路７４、基準電圧回路７３（Ｖｒｅｆ回路）、過電圧などの時に動作を停止させるＴｉｍｅｒＬａｔｃｈ回路７５、一定の出力電圧を維持させるための誤差増幅回路７６（ＥｒｒＡｍｐ回路）および位相補償用のＣｐｃ、Ｒｐｃで構成されるＣＲ回路および出力電圧をフィードバックするＲＦＢ０とＲＦＢ１で構成される抵抗回路およびレベルシフトや回路遮断を含むロジック回路７７（Ｌｅｖｅｌ  ｓｈｉｆｔ  ａｎｄ  Ｅｎａｂｌｅ  Ｃｏｎｔｒｏｌ回路）などから成り立っている。
【０００４】
この制御回路６４のＰＷＭコンパレータ７４からの信号をドライバ回路６５で受け、ドライバ回路６５からの信号でＭＯＳＦＥＴ６６をオン・オフさせて、その出力信号をＯＵＴ端子から出力する。
このＤＣ−ＤＣコンバータはプリント基板６１に搭載される。図５において、プリント基板６１からの信号を受ける各端子の内、デジタル信号用端子として、ロジック回路７７への入力端子（ＣＥ端子）とロジック回路７７からの出力信号を出力するＡＬ端子があり、アナログ信号用端子として、制御用電源端子であるＶＤＤ端子、制御信号用グランド端子であるＣＧＮＤ端子、誤差増幅回路７６の入出力用端子であるＦＢ端子およびＩＮ端子、パワー用グランド端子であるＰＧＮＤ端子、ＯＵＴ端子、パワー用電源端子であるＰＶＤＤ端子がある（図では端子という文字は省略されている）。これらの端子はフェライト基板６２の周辺部に配置され、プリント基板６１からの信号はフェライト基板６２に形成された端子を経由して半導体基板６３に形成された制御回路６４へ伝送される。
【０００５】
前記した携帯用を含めた各種電子情報機器の小型軽量化の要望に伴い、内蔵される電力変換装置の小型化の要求も強い。ハイブリッド型電源モジュールの小型化は、ＭＣＭ（マルチチップモジュール）技術や、積層セラミック部品等の技術により進歩してきている。しかしながら、個別の部品を同一基板上に並べて実装するため、電源モジュールの実装面積の縮小化が制限されている。特にインダクタやトランス等の磁気誘導部品は、集積回路と比べると体積が非常に大きいために、電子機器の小型化を図る上で最大の制約となっている。
近年、磁気誘導部品の小型化の要求に応えて、半導体基板上に平面型の半導体基板とほぼ孔時大きさの薄膜磁気誘導部品（ソレノイドコイル）を搭載した例が報告されている（特許文献１，２参照）。これにより、磁気誘導素子の薄型化とその実装面積を削減した。つぎに特許文献１に記載の薄膜磁気誘導素子（ソレノイドコイル）について説明する。
【０００６】
図６は、薄膜磁気誘導素子の要部平面図である。薄膜磁気誘導素子は、フェライト基板６２と、フェライト基板６２に形成されたソレノイドコイルを構成するコイル導体３、４、５と、コイル導体４と接続する第１ＯＵＴ端子（端子２１）および第２ＯＵＴ端子（端子２２）と、このフェライト基板６２の周囲に形成された端子５１から６０で構成される。端子５１から端子６０の各端子は、ＶＤＤ端子（端子５７）、ＣＧＮＤ端子（端子５８）、ＦＢ端子（端子５４）、ＩＮ端子（端子５５）、ＰＧＮＤ端子（端子５６）、ＰＶＤＤ端子（端子６０）、ＰＧＮＤ端子（端子５３）、ＣＥ端子（端子５２）およびＡＬ端子（端子５１）にランダムに割り当てられ、プリント基板６１と半導体基板６３に形成された制御回路６４との信号のやり取りがこれらの端子を経由して行われる。。
また、特許文献２には、この薄膜磁気誘導素子をトロイダル状のソレノイドコイルで形成し実装面積を小さくして電力変換効率を向上させた例が報告されている。
【特許文献１】特開２００４−２７４００４号公報  第１図
【特許文献２】特開２００４−７２８１５号公報  第３図
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図６の薄膜磁気誘導素子のフェライト基板中の平面的な磁束密度分布をシミュレーションした。シミュレーションの条件はフェライト基板の大きさは３．５ｍｍ□、フェライト基板６２の厚みは５２５μｍで、コイルに流した電流Ｉは３００ｍＡである。
シミュレーションで得られた磁束密度分布は図示しないが、図７に磁束密度が大きい箇所と小さい箇所を示した。コイルの長手方向（Ｘ方向）のＡ部の磁束密度が大きく、これと垂直方向（Ｙ方向）のＢ部の磁束密度が小さいことがシミュレーションの結果判明した。これはＸ方向ではコイルの内側を通ってコイルの外側のフェライト基板６２に流れる磁束に、隣接する接続導体３の隙間から磁束がコイルの外側のフェライト基板６２に流れ出す成分が加わるためと推察される。
この磁束と交叉した端子２１、２２、５１〜６０には相互インダクタンスにより電圧が誘起され、その誘起した電圧が信号にノイズとして重畳するため、磁束密度が大きい箇所（Ａ部）にある端子２１、２２、５７〜６０には大きなノイズが乗り、回路を誤動作させてしまう。特に、アナログ信号にこのノイズが重畳されるとデジタル信号に重畳した場合と比べて回路の誤動作を引き起こす割合が高い。特に、前記のＶＤＤ端子、ＣＧＮＤ端子、ＩＮ端子にノイズが重畳されると回路の誤動作を引き起こす割合が高くなる。
【０００８】
従来の薄膜磁気誘導素子では、ＶＤＤ端子、ＣＧＮＤ端子、制御入力信号などのアナログ信号を入力するＩＮ端子およびデジタル信号を入出力するＣＧ端子やＡＬ端子などの配置はフェライト基板６２の外周部でランダムになっていたため、磁束密度の高い箇所（Ａ部）にノイズの影響を受けやすいＶＤＤ端子、ＣＧＮＤ端子およびＩＮ端子などが割当られることで、ノイズによる回路の誤動作を発生させていた。ここでは、磁束密度の高い端子５７、５８にＶＤＤ端子、ＣＧＮＤ端子が割り当てられ、ノイズによる回路の誤動作を発生させていた。特に、フェライト基板６２が小さい場合や、コイルに流す電流が大きい場合に磁束密度が大きくなり、回路の誤動作を発生させていた。
この発明の目的は、前記の課題を解決して、回路の誤動作が生じ難い超小型電力変換装置を提供することにある。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、磁性絶縁基板と、該磁性絶縁基板の中央部に形成されるソレノイド状のコイルと、前記磁性絶縁基板の周辺部にそれぞれ複数形成される第１端子および第２端子と、前記第１端子および前記第２端子と接続する回路が形成される半導体基板と、受動部品とで構成される超小型電力変換装置において、前記コイルの断面に垂直な方向をＸ方向とし、該Ｘ方向に垂直な方向をＹ方向とし、コイルに通電することで発生する磁束の密度が小さいＹ方向に、該磁束による誘起電圧の影響を受けて回路の誤動作を発生させ易い信号が入出力する前記第１端子と、コイルに通電することで発生した磁束の密度が大きいＸ方向に、該磁束による誘起電圧の影響を受けても回路の誤動作を発生させにくい信号が入出力する前記第２端子を配置する構成とする。
また、前記磁性絶縁基板がフェライト基板であるとよい。
【００１０】
また、前記第１端子を介して入出力する信号の電圧が、回路の誤動作を発生させやすい少なくとも制御回路電源電圧、制御回路電源のグランド電圧および制御回路へのアナログ入出力信号の電圧であるとよい。
また、前記第２端子を介して入出力する信号の電圧が、回路の誤動作を発生しにくいデジタル信号の電圧であるとよい。
また、磁性絶縁基板と、該磁性絶縁基板の中央部に形成されるソレノイド状のコイルと、前記磁性絶縁基板の周辺部にそれぞれ複数形成される第３端子および第４端子と、前記第３端子および前記第４端子と接続する回路が形成される半導体基板と、受動部品が搭載され、前記磁性絶縁基板に形成された前記第３端子および前記第４端子と接続するプリント基板とで構成される超小型電力変換装置において、前記コイルの断面に垂直な方向をＸ方向とし、該Ｘ方向に垂直な方向をＹ方向とし、コイルに通電することで発生する磁束の密度が小さいＹ方向に、端子から半導体基板方向に見たインピーダンスが端子からプリント基板方向に見たインピーダンスより高い前記第３端子を配置し、コイルに通電することで発生した磁束の密度が大きいＸ方向に、端子から半導体基板方向に見たインピーダンスが端子からプリント基板方向に見たインピーダンスより低い前記第４端子を配置する構成とする。
【発明の効果】
【００１１】
この発明によれば、磁束密度を小さくできるＹ方向に、端子を配置することで、回路の誤動作を防止することができる。
また、磁束密度を小さくできるＹ方向に、誘起電圧の影響を受け易い信号が入出力する端子を配置し、一方、磁束密度が大きいＸ方向に、誘起電圧の影響を受け難い信号が入出力する端子を配置することで、回路の誤動作を防止することができる。
【発明を実施するための最良の形態】
【００１２】
この発明の実施の形態は以下の実施例で説明する。
【実施例１】
【００１３】
図１は、この発明の第１実施例の超小型電力変換装置を構成する薄膜磁気誘導素子の要部平面図である。ここでは、ソレノイド状のコイルの断面に垂直な方向（コイルの軸方向）をＸ方向とし、これと垂直な方向をＹ方向とする。また、前記の図６と同じ部位には同一の符号を付した。
薄膜磁気誘導素子は、フェライト基板１と、フェライト基板１に形成されたコイルを形成する接続導体３、コイル導体４、５およびフェライト基板１の外周部に形成される端子２１〜３２で構成される。端子２３〜３２はすべて磁束密度の小さなＹ方向に配置する。  コイル導体４と接続する第１ＯＵＴ端子および第２ＯＵＴ端子は磁束の影響を受けにくいので、磁束密度が大きくなる端子２１、２２に割り当てて、ＶＤＤ端子、ＣＧＮＤ端子、ＦＢ端子、ＩＮ端子、ＰＧＮＤ端子、ＰＶＤＤ端子、ＣＥ端子およびＡＬ端子を磁束密度が小さい端子２４〜２６および端子２８〜３２に割り当てる。
【００１４】
このように、第１ＯＵＴ端子と第２ＯＵＴ端子をＸ方向に配置し、それ以外の端子を全てＹ方向に配置することで、磁束で誘起される電圧（誘起電圧：ノイズ）によって発生する回路の誤動作を防止することができる。
つまり、磁束による誘起電圧を小さくできるＹ方向に、コイル端子（第１ＯＵＴ端子、第２ＯＵＴ端子）以外の全て端子を配置することで回路の誤動作が発生しにくくなる。
勿論、Ｙ方向にスペースの余裕があれば、コイル端子（第１ＯＵＴ端子と第２ＯＵＴ端子）をＹ方向に配置しても構わない。
【実施例２】
【００１５】
図２は、この発明の第２実施例の超小型電力変換装置を構成する薄膜磁気誘導素子の要部平面図である。ここでは、ソレノイド状のコイルの軸方向をＸ方向とし、これと垂直な方向をＹ方向ととする。また、前記の図６と同じ部位には同一の符号を付した。
薄膜磁気誘導素子は、図１と同様に、フェライト基板２と、フェライト基板２に形成されたコイルを形成する接続導体３、コイル導体４、５およびフェライト基板２の外周部に形成される端子２１、２２、４１〜５０で構成される。端子４１〜４６は磁束密度の小さなＹ方向に配置し、端子２１、２２、４７〜５０は磁束密度の大きいＸ方向に配置する。  磁束の影響を受け易いＶＤＤ端子、ＣＧＮＤ端子およびＩＮ端子を磁束密度の小さな端子４１〜４３に割り当てる。磁束の影響を受けにくい第１ＯＵＴ端子および第２ＯＵＴ端子を端子２１、２２に割り当てる。磁束の影響を受けにくいＣＥ端子、ＡＬ端子を端子４７、４８に割り当てる。また、ここでは、磁束の影響を受けにくいＰＶＤＤ端子、ＰＧＮＤ端子およびＦＢ端子も磁束密度の小さな端子４４〜４６に割り当てる。勿論、磁束密度の大きな端子４９、５０に割り当てても構わない。
【００１６】
このように磁束の影響を受けやすいＶＤＤ端子、ＣＧＮＤ端子およびＩＮ端子をＹ方向に配置することで、磁束で誘起される電圧（ノイズ）による回路誤動作を防止することができる。
つまり、ノイズの影響を強く受けやすい信号が入出力するＶＤＤ端子、ＣＧＮＤ端子、ＩＮ端子およびＦＢ端子を少なくともＹ方向に配置し、ノイズの影響を受け難い信号が入出力するＣＥ端子とＡＬ端子を少なくともＸ方向に配置し、その他の端子をＸ方向とＹ方向に混在して配置しても構わない。ここでは、ノイズの影響を強く受け易い信号とは、例えば、制御回路用電源電圧（電源電圧信号）と制御回路用電源のＧＮＤ電位（グランド電位信号）および制御回路を構成する誤差増幅回路（ＥｒｒＡｍｐ回路）の入出力信号であるアナログ信号のことであり、ノイズの影響を受け難い信号とは、例えば、ＣＥ端子、ＡＬ端子に入出力されるデジタル信号、ＰＶＤＤ端子に入力される主回路電源電圧およびＰＧＮＤ端子に入力される主回路電源のグランド電位などである。
【００１７】
つまり、磁束密度を小さくできるＹ方向に、誘起電圧の影響を受け易い信号が入出力する端子を配置し、一方、磁束密度が大きいＸ方向に、誘起電圧の影響を受け難い信号が入出力する端子を配置することで、ノイズによる回路の誤動作を防止することができる。勿論、磁束密度が小さいＹ方向に、誘起電圧の影響を受け難い信号が入出力する端子を配置しても構わない。
【実施例３】
【００１８】
図３は、この発明の第３実施例の超小型電力変換装置の要部断面図である。薄膜磁気誘導素子Ｌ（フェライト基板１を含む）の上方の面には、フェライト基板１の上面に形成した端子Ｂ（例えば、図１の端子２１〜３２）と図４、図５の半導体基板６３に形成した端子Ａが固着し、薄膜磁気誘導素子Ｌの下方の面には、フェライト基板１の下面に形成した端子Ｂ（例えば、図１の端子２１〜３２）とプリント基板６１に形成した端子Ｃと接続する。図１の端子２１〜３２はフェライト基板１の表面側と裏面側に形成され、表面側と裏面側の端子（ここでは同一番号で表している）はそれぞれがフェライト基板１を貫通する接続導体で電気的に接続している。
半導体基板６３に形成した端子Ａは半導体基板６３に形成した制御回路６４などと接続し、プリント基板６１に形成した端子Ｃは、プリント基板６１に搭載されるコンデンサ（例えば、ＣPCなど）や抵抗（例えば、ＲFBO,ＲFB1 など）などと接続する。
【００１９】
フェライト基板１の端子Ｂから半導体基板６３の方向Ｓに見たインピーダンスＺ１が、その端子Ｂからプリント基板６１の方向Ｐに見たインピーダンスＺ２より高い場合、その端子Ｂ（例えば、ＶＤＤ端子やＦＢ端子など）をフェライト基板１のＹ方向に配置し、フェライト基板１の端子Ｂから半導体基板６３の方向Ｓに見たインピーダンスＺ１が、その端子Ｂからプリント基板６３の方向Ｐに見たインピーダンスＺ２より低い場合、その端子Ｂをフェライト基板１のＸ方向に配置することで、ノイズによる回路の誤動作を防止することができる。
これは、能動素子の入力が受動素子よりもノイズの影響を受けやすいためである。一般的に能動素子の入力インピーダンスは高く、能動素子は全て半導体基板６３に含まれているため、半導体基板の端子のうち入力インピーダンスが高いものをＹ方向に配置するのは、ノイズ対策として有効である。特に、誤差増幅回路７６の入力端子ＩＮや誤差増幅回路７６の出力端子から入力端子へのフィードバック信号のための端子ＦＢについては、その効果が大きい。なお、端子Ｂかざみた方向ＳのインピーダンスＺ１が方向ＰのインピーダンスＺ２より低い場合、当該端子Ｂは能動素子の入力ではないと見なすことができる。
【図面の簡単な説明】
【００２０】
【図１】この発明の第１実施例の超小型電力変換装置を構成する薄膜磁気誘導素子の要部平面図
【図２】この発明の第２実施例の超小型電力変換装置を構成する薄膜磁気誘導素子の要部平面図
【図３】この発明の第３実施例の超小型電力変換装置の要部断面図
【図４】ＤＣ−ＤＣコンバータの構成図
【図５】図４の回路の詳細な回路図
【図６】薄膜磁気誘導素子の要部平面図
【図７】フェライト基板で磁束密度が大きくなる箇所と小さくなる箇所を示した図
【符号の説明】
【００２１】
１、２  フェライト基板
３    接続導体
４    コイル導体（第１主面）
５    コイル導体（第２主面）
６１    プリント基板
６３    半導体基板
２１〜３２、４１〜５０  端子
Ａ、Ｂ、Ｃ  端子
Ｚ１、Ｚ２  インピーダンス
【図１】
2006280127.tif 000003
【図２】
2006280127.tif 000004
【図３】
2006280127.tif 000005
【図４】
2006280127.tif 000006
【図５】
2006280127.tif 000007
【図６】
2006280127.tif 000008
【図７】
2006280127.tif 000009