(57)【要約】【課題】  音割れや音の消失が生ずるのをより小さくすることを目的とする。【解決手段】  フォールデッドカスコード型の差動増幅段を有する演算増幅回路において、Ｎ形ＭＯＳトランジスタ３１Ｎ，３２Ｎの差動入力トランジスタのドレインと電源ライン３４との間に設けられた第１のＰ形ＭＯＳトランジスタ３５Ｐ，３６Ｐの負荷回路に並列に第２のＰ形ＭＯＳトランジスタ５１Ｐ，５２Ｐの負荷回路を設けると共にＰ形ＭＯＳトランジスタ３１Ｐ，３２Ｐの差動入力トランジスタのドレインと接地ラインとの間に設けられた第１のＮ形ＭＯＳトランジスタ３５Ｎ，３６Ｎの負荷回路に並列に第２のＮ形ＭＯＳトランジスタ５１Ｎ，５２Ｎの負荷回路を設けたものである。【選択図】        図１
2006025039.tif 000002
【特許請求の範囲】
【請求項１】
フォールデッドカスコード型の差動増幅段を有する演算増幅回路において、
Ｎ形ＭＯＳトランジスタの差動入力トランジスタのドレインと電源ラインとの間に設けられた第１のＰ形ＭＯＳトランジスタの負荷回路に並列に第２のＰ形ＭＯＳトランジスタの負荷回路を設けると共にＰ形ＭＯＳトランジスタの差動入力トランジスタのドレインと接地ラインとの間に設けられた第１のＮ形ＭＯＳトランジスタの負荷回路に並列に第２のＮ形ＭＯＳトランジスタの負荷回路を設けたことを特徴とする演算増幅回路。
【請求項２】
請求項１記載の演算増幅回路において、
前記第２のＰ形及びＮ形ＭＯＳトランジスタのゲートを前記第１のＰ形及びＮ形ＭＯＳトランジスタのゲートとは相反するカスコード回路の出力端子に接続したことを特徴とする演算増幅回路。
【請求項３】
請求項２記載の演算増幅回路において、
前記第２のＰ形及びＮ形ＭＯＳトランジスタの電流能力を前記第１のＰ形及びＮ形ＭＯＳトランジスタの電流能力の数１０分の１以下に設定したことを特徴とする演算増幅回路。
【請求項４】
請求項１記載の演算増幅回路において、
前記第２のＰ形及びＮ形ＭＯＳトランジスタのゲートに所定のバイアス電圧を供給するようにしたことを特徴とする演算増幅回路。
【請求項５】
請求項４記載の演算増幅回路において、
前記第２のＰ形及びＮ形ＭＯＳトランジスタの電流能力を前記第１のＰ形及びＮ形ＭＯＳトランジスタの電流能力の数１０分の１以下に設定したことを特徴とする演算増幅回路。
【請求項６】
第１の入力端子が接続され入力バッファを構成する第１の演算増幅回路と、
第２の入力端子が接続され入力バッファを構成する第２の演算増幅回路と、前記第１及び第２の演算増幅回路よりの出力信号が供給され、コンデンサを介して出力信号をヘッドホンに供給する出力バッファを構成する第３の演算増幅回路と、前記第３の演算増幅回路にリミッタ回路を設けたヘッドホンアンプにおいて、
前記第３の演算増幅回路はフォールデッドカスコード型の差動増幅段を有し、Ｎ形ＭＯＳトランジスタの差動入力トランジスタのドレインと電源ラインとの間に設けられた第１のＰ形ＭＯＳトランジスタの負荷回路に並列に第２のＰ形ＭＯＳトランジスタの負荷回路を設けると共にＰ形ＭＯＳトランジスタの差動入力トランジスタのドレインと接地ラインとの間に設けられた第１のＮ形ＭＯＳトランジスタの負荷回路に並列に第２のＮ形ＭＯＳトランジスタの負荷回路を設けたことを特徴とするヘッドホンアンプ。
【請求項７】
請求項６記載のヘッドホンアンプにおいて、前記第２のＰ形及びＮ形ＭＯＳトランジスタのゲートを前記第１のＰ形及びＮ形ＭＯＳトランジスタのゲートとは相反するカスコード回路の出力端子に接続するようにしたことを特徴とするヘッドホンアンプ。
【請求項８】
請求項７記載のヘッドホンアンプにおいて、前記第２のＰ形及びＮ形ＭＯＳトランジスタの電流能力を前記第１のＰ形及びＮ形ＭＯＳトランジスタの電流能力の数１０分の１以下に設定したことを特徴とするヘッドホンアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は例えば携帯電話機に使用して好適な演算増幅回路及びヘッドホンアンプに関する。
【背景技術】
【０００２】
近年、携帯電話機の多機能化が進み、携帯電話機でゲームを行ったり、テレビジョン放送を受信したり、音楽を聞いたりすることが行われている。この場合、利用者はヘッドホンを装着して音声を聴くことになる。
【０００３】
通常状態では、このヘッドホンで音声信号のみが出力されるが、着信時には、音声信号と割り込み音を重ね合わせた信号が出力されて、利用者に着信があったことが知らされる。
【０００４】
従来、携帯電話機に使用されるヘッドホンアンプの例として図３に示す如きものが提案されている。図３において、１は音楽等の音声信号が供給される音声信号入力端子を示し、この音声信号入力端子１に供給される音声信号を接続スイッチ２及び抵抗器３の直列回路を介して、入力バッファを構成する演算増幅回路４の反転入力端子−に供給する。
【０００５】
この演算増幅回路４の出力端子とこの反転入力端子−との間に抵抗器５を接続し、また、基準電圧Ｖｒｅｆが供給される基準電圧入力端子６をこの演算増幅回路４の非反転入力端子＋に接続する。また、この演算増幅回路４に電源端子７より電源を供給する。この抵抗器３と抵抗器５と演算増幅回路４は反転増幅回路を構成する。
【０００６】
また、８は電話の着信信号が供給される着信信号入力端子を示し、この着信信号入力端子８を着信があったときにオンとなる接続スイッチ９及び抵抗器１０の直列回路を介して、入力バッファを構成する演算増幅回路１１の反転入力端子−に接続する。
【０００７】
この演算増幅回路１１の出力端子とこの反転入力端子−との間に抵抗器１２を接続し、また基準電圧Ｖｒｅｆが供給される基準電圧入力端子１３をこの演算増幅回路１１の非反転入力端子＋に接続する。またこの演算増幅回路１１に電源端子７より電源を供給する。この抵抗器１０と抵抗器１２と演算増幅回路１１は反転増幅回路を構成する。
【０００８】
演算増幅回路４の出力信号（音声信号）を抵抗器１４を介して出力バッファを構成する演算増幅回路１５の反転入力端子−に供給すると共に演算増幅回路１１の出力信号（着信信号）を、抵抗器１６を介して出力バッファを構成する演算増幅回路１５の反転入力端子−に供給する。
【０００９】
この演算増幅回路１５の出力端子１５ａとこの反転入力端子−との間に抵抗器１７を接続し、また基準電圧Ｖｒｅｆが供給される基準電圧入力端子１８をこの演算増幅回路１５の非反転入力端子＋に接続する。また、この演算増幅回路１５に電源端子１９より電源を供給する。この抵抗器１４と抵抗器１６と抵抗器１７と演算増幅回路１５は２入力の反転増幅回路を構成する。
【００１０】
この出力バッファを構成する演算増幅回路１５の出力端子１５ａを直流阻止用のコンデンサ２０及び例えば１６Ω又は３２Ωのヘッドホン２１の直列回路を介して接地する。
【００１１】
斯る図３に示す如きヘッドホンアンプにおいては、例えば音声信号入力端子１に音楽等の音声信号が入力されており、接続スイッチ２がオンで、着信がなく接続スイッチ９はオフであるときは、演算増幅回路１１の出力は基準信号Ｖｒｅｆで、このときは演算増幅回路１５の出力信号は音楽等の音声信号で、これがヘッドホン２１に供給される。
【００１２】
また、着信があった場合には、接続スイッチ９がオンとなり、音声信号入力端子１よりの音声信号に着信信号入力端子８よりの着信信号の割り込み音を重ね合わせた信号が演算増幅回路１５の出力信号となり利用者に着信があったことが知らされる。
【００１３】
ところで、従来携帯電話機のヘッドホンアンプのこの出力バッファを構成する演算増幅回路として、図４に示す如き、電源電圧としてバッテリー１個分の低い電圧例えば２．５Ｖで動作するフォールデッド（折り返し）カスコード型の差動増幅段を有する演算増幅回路が使用されている（特許文献１参照）。
【００１４】
この図４につき説明するに、図４において、３０ａは反転入力端子−を示し、この反転入力端子３０ａをＮチャンネル側の差動入力回路を構成するＮ形ＭＯＳトランジスタ３１Ｎのゲートに接続すると共にこの反転入力端子３０ａをＰチャンネル側の差動入力回路を構成するＰ形ＭＯＳトランジスタ３１Ｐのゲートに接続する。
【００１５】
また、図４において、３０ｂは非反転入力端子＋を示し、この非反転入力端子３０ｂをＮチャンネル側の差動入力回路を構成するＮ形ＭＯＳトランジスタ３２Ｎのゲートに接続すると共にこの非反転入力端子３０ｂをＰチャンネル側の差動入力回路を構成するＰ形ＭＯＳトランジスタ３２Ｐのゲートに接続する。
【００１６】
このＮ形ＭＯＳトランジスタ３１Ｎ及び３２Ｎの夫々のソースを接続し、このソースの接続点を定電流源３３Ｎを介して接地すると共にＰ形ＭＯＳトランジスタ３１Ｐ及び３２Ｐの夫々のソースを接続し、このソースの接続点を定電流源３３Ｐを介して例えば２．５Ｖの直流電圧が供給される電源端子３４に接続する。
【００１７】
Ｎ形ＭＯＳトランジスタ３１Ｎのドレインは、負荷回路を構成するＰ形ＭＯＳトランジスタ３５Ｐのドレインに接続し、このＰ形ＭＯＳトランジスタ３５Ｐのソースを電源端子３４に接続する。またＮ形ＭＯＳトランジスタ３２Ｎのドレインは、負荷回路を構成するＰ形ＭＯＳトランジスタ３６Ｐのドレインに接続し、このＰ形ＭＯＳトランジスタ３６Ｐのソースを電源端子３４に接続する。
【００１８】
またＰ形トランジスタ３１Ｐのドレインは、負荷回路を構成するＮ形ＭＯＳトランジスタ３５Ｎのドレインに接続し、このＮ形ＭＯＳトランジスタ３５Ｎのソースを接地する。またＰ形トランジスタ３２Ｐのドレインは、負荷回路を構成するＮ形ＭＯＳトランジスタ３６Ｎのドレインに接続し、このＮ形ＭＯＳトランジスタ３６Ｎのソースを接地する。
【００１９】
Ｐ形ＭＯＳトランジスタ３５ＰのドレインをＰチャンネルのカスコード回路を構成するＰ形ＭＯＳトランジスタ３７Ｐのソースに接続し、またＰ形ＭＯＳトランジスタ３６ＰのドレインをＰチャンネルのカスコード回路を構成するＰ形ＭＯＳトランジスタ３８Ｐのソースに接続する。
【００２０】
このＰ形ＭＯＳトランジスタ３７Ｐ及び３８Ｐの夫々のゲートを接続し、このゲートの接続点を所定のバイアス電圧が供給されるバイアス入力端子３９Ｐに接続し、このカスコード回路の一方の出力端子ＣＡＳＰであるＰ形ＭＯＳトランジスタ３７ＰのドレインをＰ形ＭＯＳトランジスタ３５Ｐ及び３６Ｐの夫々のゲートに接続する。
【００２１】
また、Ｎ形ＭＯＳトランジスタ３５ＮのドレインをＮチャンネルのカスコード回路を構成するＮ形ＭＯＳトランジスタ３７Ｎのソースに接続し、Ｎ形ＭＯＳトランジスタ３６ＮのドレインをＮチャンネルのカスコード回路を構成するＮ形ＭＯＳトランジスタ３８Ｎのソースに接続する。
【００２２】
このＮ形ＭＯＳトランジスタ３７Ｎ及び３８Ｎの夫々のゲートを接続し、このゲートの接続点を所定のバイアス電圧が供給されるバイアス入力端子３９Ｎに接続し、このカスコード回路の一方の出力端子ＣＡＳＮであるＮ形ＭＯＳトランジスタ３７ＮのドレインをＮ形ＭＯＳトランジスタ３５Ｎ及び３６Ｎの夫々のゲートに接続する。
【００２３】
Ｐ形ＭＯＳトランジスタ３７Ｐのドレインは、抵抗素子を構成するＰ形ＭＯＳトランジスタ４０Ｐのソース及びＮ形ＭＯＳトランジスタ４０Ｎのドレインに接続し、Ｐ形ＭＯＳトランジスタ３８Ｐのドレインは、抵抗素子を構成するＰ形ＭＯＳトランジスタ４１Ｐのソース及びＮ形ＭＯＳトランジスタ４１Ｎのドレインに接続する。
【００２４】
またＮ形ＭＯＳトランジスタ３７Ｎのドレインをこの抵抗素子を構成するＰ形ＭＯＳトランジスタ４０Ｐのドレイン及びＮ形ＭＯＳトランジスタ４０Ｎのソースに接続し、Ｎ形ＭＯＳトランジスタ３８Ｎのドレインは、この抵抗素子を構成するＰ形ＭＯＳトランジスタ４１Ｐのドレイン及びＮ形ＭＯＳトランジスタ４１Ｎのソースに接続する。
【００２５】
また、所定のバイアス電圧が供給されるバイアス入力端子４２Ｐを、このＰ形ＭＯＳトランジスタ４０Ｐ及び４１Ｐの夫々のゲートに接続し、所定のバイアス電圧が供給されるバイアス入力端子４２ＮをこのＮ形ＭＯＳトランジスタ４０Ｎ及び４１Ｎの夫々のゲートに接続する。
【００２６】
Ｐチャンネルのカスコード回路の他方の出力端子ＸＣＡＳＰであるＰ形ＭＯＳトランジスタ３８Ｐのドレインは、出力段を構成するＰ形ＭＯＳトランジスタ４３Ｐのゲートに接続し、このＰ形ＭＯＳトランジスタ４３Ｐのソースを電源端子３４に接続し、このＰ形ＭＯＳトランジスタ４３Ｐのゲートは、位相補償用のコンデンサ４４Ｐを介して、このＰ形ＭＯＳトランジスタ４３Ｐのドレインに接続すると共にこのＰ形ＭＯＳトランジスタ４３Ｐのドレインを出力端子１５ａに接続する。
【００２７】
Ｎチャンネルのカスコード回路の他方の出力端子ＸＣＡＳＮであるＮ形ＭＯＳトランジスタ３８Ｎのドレインは、出力段を構成するＮ形ＭＯＳトランジスタ４３Ｎのゲートに接続し、このＮ形ＭＯＳトランジスタ４３Ｎのソースを接地し、このＮ形ＭＯＳトランジスタ４３Ｎのゲートは、位相補償用のコンデンサ４４Ｎを介して、このＮ形ＭＯＳトランジスタ４３Ｎのドレインに接続すると共にこのＮ形ＭＯＳトランジスタ４３Ｎのドレインを出力端子１５ａに接続する。
【００２８】
この図３に示す如きヘッドホンアンプの演算増幅回路１５として図４に示す演算増幅回路を用いたときの接続スイッチ２及び９をオンとし、音声信号に着信信号が加算されているときのシミュレーション結果を図５及び図６の曲線ａとして示す。この曲線ａは電源電圧ＶＤを２．２Ｖ、接地電圧０Ｖとしたとき高出力信号の出力時の出力電圧Ｖｏｕｔ、約２．０Ｖ、低出力信号の出力時の出力電圧Ｖｏｕｔ約０．２Ｖ付近でクリップされている。
【００２９】
このクリップにつき説明するに、電源電圧をＶＤ、出力信号をＶｏｕｔとし、ヘッドホン２１の抵抗値をＲとし、Ｖ０＝Ｖｏｕｔ−（ＶＤ／２）とするとヘッドホンに流れる電流ＩｒはＩｒ＝Ｖ０／Ｒであり、この電流Ｉｒは演算増幅回路１５の出力段を構成するＰ形ＭＯＳトランジスタ４３Ｐ及びＮ形ＭＯＳトランジスタ４３Ｎによって供給される。
【００３０】
ここで、Ｐ形ＭＯＳトランジスタ４３Ｐに流れる電流をＩｄｓｐ、ドレイン−ソース間電圧をＶｄｓｐ、ゲート−ソース間電圧をＶｇｓｐ、電流増幅率をβｐ、ゲート幅をＷｐ、ゲート長をＬｐ、スレシュホールド電圧Ｖｔｈｐとし、Ｎ形ＭＯＳトランジスタ４３Ｎに流れる電流をＩｄｓｎ、ドレイン−ソース間電圧をＶｄｓｎ、ゲート−ソース間電圧をＶｇｓｎ、電流増幅率をβｎ、ゲート幅をＷｎ、ゲート長をＬｎスレシュホールド電圧Ｖｔｈｎとする。
【００３１】
高出力信号の出力時には、
Ｉｄｓｐ＝βｐ（Ｗｐ／Ｌｐ）Ｖｄｓｐ｛（Ｖｇｓｐ−Ｖｔｈｐ）−１／２Ｖｄｓｐ｝≒βｐ（Ｗｐ／Ｌｐ）Ｖｄｓｐ（Ｖｇｓｐ−Ｖｔｈｐ）
一方、
Ｉｄｓｎ＝０
ただし、
｜Ｖｄｓｐ｜＝ＶＤ／２−Ｖ０
従って、
βｐ（Ｗｐ／Ｌｐ）Ｖｄｓｐ（Ｖｇｓｐ−Ｖｔｈｐ）≒Ｖ０／Ｒ‥‥（１）
である。
【００３２】
低出力信号の出力時には、
Ｉｄｓｎ＝βｎ（Ｗｎ／Ｌｎ）Ｖｄｓｎ｛（Ｖｇｓｎ−Ｖｔｈｎ）−１／２Ｖｄｓｎ｝≒βｎ（Ｗｎ／Ｌｎ）Ｖｄｓｎ（Ｖｇｓｎ−Ｖｔｈｎ）
一方、
Ｉｄｓｐ＝０
ただし、
Ｖｄｓｎ＝ＶＤ／２−｜Ｖ０｜
従って、
βｎ（Ｗｎ／Ｌｎ）Ｖｄｓｎ（Ｖｇｓｎ−Ｖｔｈｎ）≒｜Ｖ０｜／Ｒ‥‥（２）
である。
【００３３】
さてＶ０＝Ｖｏｕｔ−ＶＤ／２の値が次第に大きくなった場合、式（１）、式（２）が成り立つためには｜Ｖｄｓｐ｜＞０あるいはＶｄｓｎ＞０でなければならないので、Ｖ０の値はある値でクリップすることになる。
【００３４】
ここで式（１）、式（２）を見直すと、Ｖ０の値が大きくなって、式（１）、式（２）の右辺の値が大きくなった場合、｜Ｖｄｓｐ｜＝ＶＤ／２−Ｖ０、Ｖｄｓｎ＝ＶＤ／２−｜Ｖ０｜の関係があるので、式（１）、式（２）の左辺においてはＶ０の値に従って｜Ｖｄｓｐ｜あるいはＶｄｓｎの値は小さくなり、結局、自由度の残された｜Ｖｇｓｐ｜やＶｇｓｎの値が大きくなって両辺が釣り合うことになる。
【００３５】
しかしながら高出力信号の出力でクリップする場合にはＰチャンネルのカスコード回路の他方の出力端子ＸＣＡＳＰの電圧は、グランド（接地）電圧近辺で張り付いて｜Ｖｇｓｐ｜の値はＶＤ以上大きくならない。
【００３６】
また、低出力信号の出力でクリップする場合には、Ｎチャンネルのカスコード回路の他方の出力端子ＸＣＡＳＮの電圧は電源電圧ＶＤ付近で張りついてＶｇｓｎの値はＶＤ以上大きくならない。
【００３７】
従って｜Ｖｄｓｐ｜、Ｖｄｓｎの値は式（３）、式（４）で示した値よりも小さくならないためクリップすることとなる。
｜Ｖｄｓｐ｜＞≒ＶＤ／｛２・Ｒ・｜βｐ｜（Ｗｐ／Ｌｐ）（ＶＤ−Ｖｔｈｐ）‥‥（３）
Ｖｄｓｎ＞≒ＶＤ／｛２・Ｒ・βｎ（Ｗｎ／Ｌｎ）（ＶＤ−Ｖｔｈｎ）‥‥（４）
【００３８】
更に述べるに図６に示す如く、曲線ａは、２．０３Ｖ付近で急激にクリップされている。ヘッドホン２１には
Ｉｒ＝Ｖ０／Ｒ
の電流が流れて、コイルＬに流れた電流の微分値
−Ｌ（ｄｉ／ｄｔ）∝ｄＶ０／ｄｔ
によりヘッドホンのコーンが変位して音が発生するので、このクリップする瞬間には（ｄＶ０／ｄｔ）の値が不連続に変化するため激しい音割れが生じ、またクリップしているときは周波数成分の一部がカットされてしまうため音の一部が消失する不都合がある。
【００３９】
そこで、従来ヘッドホンアンプとして、図２に示す如く改善したものが提案されている。この図２につき説明するに図３に対応する部分には同一符号を付し、その詳細説明は省略する。
【００４０】
この図２例のヘッドホンアンプは図３に示す如きヘッドホンアンプにおいて、出力バッファを構成する演算増幅回路１５の出力端子１５ａと反転入力端子−との間に抵抗器１７及び２２の直列回路を接続すると共にこの抵抗器１７及び２２の接続点を抵抗器２３を介してダイオード２４のアノード及びダイオード２５のカソードの接続点に接続し、このダイオード２４のカソード及びダイオード２５のアノードの接続点をこの演算増幅回路１５の出力端子１５ａに接続する。この場合抵抗器２３、ダイオード２４及び２５はリミッタ回路２６を構成する。その他は図３と同様に構成する。
【００４１】
この図２のヘッドホンアンプはリミッタ回路２６を設けたので、ある値以上の出力電圧に対しては出力バッファを構成する演算増幅回路１５のゲインが小さくなるので、出力波形が急激にクリップされる現象が改善される。
【特許文献１】特開２００１−２５１１４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００４２】
然しながら、この図２に示す如きヘッドホンアンプの出力バッファを構成する演算増幅回路１５として、図４に示すフォールデッドカスコード型の差動増幅段を有する演算増幅回路を用いたときの接続スイッチ２及び９をオンとし、音声信号に着信信号が加算されているときのシミュレーション結果は図５及び図６の曲線ｂに示す如くで、曲線ａよりは改善されているが、例えば２．０３Ｖ付近でクリップする瞬間にはｄＶ０／ｄｔの値が不連続に変化している。
【００４３】
これは、図４に示す如き、従来の演算増幅回路１５の外部にリミッタ回路を設けただけでは、やはり音割れと音の消失が生ずる不都合がある。
【００４４】
本発明は、斯る点に鑑み、音割れや音の消失が生ずるのをより小さくするようにすることを目的とする。
【課題を解決するための手段】
【００４５】
本発明演算増幅回路はフォールデッドカスコード型の差動増幅段を有する演算増幅回路において、Ｎ形ＭＯＳトランジスタの差動入力トランジスタのドレインと電源ラインとの間に設けられた第１のＰ形ＭＯＳトランジスタの負荷回路に並列に第２のＰ形ＭＯＳトランジスタの負荷回路を設けると共にＰ形ＭＯＳトランジスタの差動入力トランジスタのドレインと接地ラインとの間に設けられた第１のＮ形ＭＯＳトランジスタの負荷回路に並列に第２のＮ形ＭＯＳトランジスタの負荷回路を設けたものである。
【００４６】
また本発明ヘッドホンアンプは第１の入力端子が接続され入力バッファを構成する第１の演算増幅回路と第２の入力端子が接続され入力バッファを構成する第２の演算増幅回路と、この第１及び第２の演算増幅回路よりの出力信号が供給され、コンデンサを介して出力信号をヘッドホンに供給する出力バッファを構成する第３の演算増幅回路と、この第３の演算増幅回路にリミッタ回路を設けたヘッドホンアンプにおいて、この第３の演算増幅回路はフォールデッドカスコード型の差動増幅段を有し、Ｎ形ＭＯＳトランジスタの差動入力トランジスタのドレインと電源ラインとの間に設けられた第１のＰ形ＭＯＳトランジスタの負荷回路に並列に第２のＰ形ＭＯＳトランジスタの負荷回路を設けると共にＰ形ＭＯＳトランジスタの差動入力トランジスタのドレインと接地ラインとの間に設けられた第１のＮ形ＭＯＳトランジスタの負荷回路に並列に第２のＮ形ＭＯＳトランジスタの負荷回路を設けたものである。
【発明の効果】
【００４７】
本発明によれば、電源電圧ＶＤ付近の電圧を出力する状態では負荷回路を構成する第２のＰ形ＭＯＳトランジスタの電流が負荷回路を構成する第１のＮ形ＭＯＳトランジスタの電流を妨げるように増大し、グランド（接地）電圧付近の電圧を出力する状態では、負荷回路を構成する第２のＮ形ＭＯＳトランジスタの電流が負荷回路を構成する第１のＰ形ＭＯＳトランジスタの電流を妨げるように増大するので、大電流出力時にも出力波形が滑らかな曲線になる。
【００４８】
従って、本発明ヘッドホンアンプによれば、ボリュームを大きくしすぎたときに発生する音割れや音の消失を小さくすることができる。
【発明を実施するための最良の形態】
【００４９】
以下、図１、図２を参照して本発明演算増幅回路及びヘッドホンアンプを実施するための最良の形態の例につき説明する。この図１において図４に対応する部分には同一符号を付して示す。
【００５０】
本例によるヘッドホンアンプは、図２に示す如きヘッドホンアンプの出力バッファを構成する演算増幅回路１５として後述する本例による図１に示す演算増幅回路を用いたものである。先ず図２のヘッドホンアンプにつき説明するに、図２において、１は音楽等の音声信号が供給される音声信号入力端子を示し、この音声信号入力端子１に供給される音声信号を接続スイッチ２及び抵抗器３の直列回路を介して、入力バッファを構成する演算増幅回路４の反転入力端子−に供給する。
【００５１】
この演算増幅回路４の出力端子とこの反転入力端子−との間に抵抗器５を接続し、また、基準電圧Ｖｒｅｆが供給される基準電圧入力端子６をこの演算増幅回路４の非反転入力端子＋に接続する。また、この演算増幅回路４に電源端子７より電源を供給する。この抵抗器３と抵抗器５と演算増幅回路５は反転増幅回路を構成する。
【００５２】
また、８は電話の着信信号が供給される着信信号入力端子を示し、この着信信号入力端子８を着信があったときにオンとなる接続スイッチ９及び抵抗器１０の直列回路を介して、入力バッファを構成する演算増幅回路１１の反転入力端子−に接続する。
【００５３】
この演算増幅回路１１の出力端子とこの反転入力端子−との間に抵抗器１２を接続し、また基準電圧Ｖｒｅｆが供給される基準電圧入力端子１３をこの演算増幅回路１１の非反転入力端子＋に接続する。またこの演算増幅回路１１に電源端子７より電源を供給する。この抵抗器１０と抵抗器１２と演算増幅回路１１は反転増幅回路を構成する。
【００５４】
演算増幅回路４の出力信号（音声信号）を抵抗器１４を介して出力バッファを構成する演算増幅回路１５の反転入力端子−に供給すると共に演算増幅回路１１の出力信号（着信信号）を、抵抗器１６を介して出力バッファを構成する演算増幅回路１５の反転入力端子−に供給する。
【００５５】
この演算増幅回路１５の出力端子１５ａとこの反転入力端子−との間に抵抗器１７及び２２の直列回路を接続すると共にこの抵抗器１７及び２２の接続点を抵抗器２３を介してダイオード２４のアノード及びダイオード２５のカソードの接続点に接続し、このダイオード２４のカソード及びダイオード２５のアノードの接続点をこの演算増幅回路１５の出力端子１５ａに接続する。この場合、抵抗器２３、ダイオード２４及び２５はリミッタ回路２６を構成する。
【００５６】
また基準電圧Ｖｒｅｆが供給される基準電圧入力端子１８をこの演算増幅回路１５の非反転入力端子＋に接続する。また、この演算増幅回路１５に電源端子１９より電源を供給する。この抵抗器１４と抵抗器１６と抵抗器１７と抵抗器２２と演算増幅回路１５とリミッタ回路２６は２入力の反転増幅回路を構成する。
【００５７】
この出力バッファを構成する演算増幅回路１５の出力端子１５ａを直流阻止用のコンデンサ２０及び例えば１６Ω又は３２Ωのヘッドホン２１の直列回路を介して接地する。
【００５８】
斯る図２に示す如きヘッドホンアンプにおいては、例えば音声信号入力端子１に音楽等の音声信号が入力されており、接続スイッチ２がオンで、着信がなく接続スイッチ９はオフであるときは、演算増幅回路１１の出力は基準信号Ｖｒｅｆで、このときは演算増幅回路１５の出力信号は音楽等の音声信号で、これがヘッドホン２１に供給される。
【００５９】
また、着信があった場合には、接続スイッチ９がオンとなり、音声信号入力端子１よりの音声信号に着信信号入力端子８よりの着信信号の割り込み音を重ね合わせた信号が演算増幅回路１５の出力信号となり利用者に着信があったことが知らされる。
【００６０】
本例においては、この図２に示す携帯電話機のヘッドホンアンプの出力バッファを構成する演算増幅回路１５として、図１例に示す如き、電源電圧がバッテリー１個分の低い電圧例えば２．５Ｖで動作するフォールデッド（折り返し）カスコード型の差動増幅段を有する演算増幅回路を使用する。
【００６１】
この図１例につき説明するに、図１において、３０ａは反転入力端子−を示し、この反転入力端子３０ａをＮチャンネル側の差動入力回路を構成するＮ形ＭＯＳトランジスタ３１Ｎのゲートに接続すると共にこの反転入力端子３０ａをＰチャンネル側の差動入力回路を構成するＰ形ＭＯＳトランジスタ３１Ｐのゲートに接続する。
【００６２】
また、図１において、３０ｂは非反転入力端子＋を示し、この非反転入力端子３０ｂをＮチャンネル側の差動入力回路を構成するＮ形ＭＯＳトランジスタ３２Ｎのゲートに接続すると共にこの非反転入力端子３０ｂをＰチャンネル側の差動入力回路を構成するＰ形ＭＯＳトランジスタ３２Ｐのゲートに接続する。
【００６３】
このＮ形ＭＯＳトランジスタ３１Ｎ及び３２Ｎの夫々のソースを接続し、このソースの接続点を定電流源３３Ｎを介して接地すると共にＰ形ＭＯＳトランジスタ３１Ｐ及び３２Ｐの夫々のソースを接続し、このソースの接続点は、定電流源３３Ｐを介して例えば２．５Ｖの直流電圧が供給される電源端子３４に接続する。
【００６４】
Ｎ形ＭＯＳトランジスタ３１Ｎのドレインは、負荷回路を構成する第１のＰ形ＭＯＳトランジスタ３５Ｐのドレインに接続し、このＰ形ＭＯＳトランジスタ３５Ｐのソースを電源端子３４に接続する。またＮ形ＭＯＳトランジスタ３２Ｎのドレインは、負荷回路を構成する第１のＰ形ＭＯＳトランジスタ３６Ｐのドレインに接続し、このＰ形ＭＯＳトランジスタ３６Ｐのソースを電源端子３４に接続する。
【００６５】
またＰ形トランジスタ３１Ｐのドレインは、負荷回路を構成する第１のＮ形ＭＯＳトランジスタ３５Ｎのドレインに接続し、このＮ形ＭＯＳトランジスタ３５Ｎのソースを接地する。またＰ形トランジスタ３２Ｐのドレインは、負荷回路を構成する第１のＮ形ＭＯＳトランジスタ３６Ｎのドレインに接続し、このＮ形ＭＯＳトランジスタ３６Ｎのソースを接地する。
【００６６】
Ｐ形ＭＯＳトランジスタ３５ＰのドレインをＰチャンネルのカスコード回路を構成するＰ形ＭＯＳトランジスタ３７Ｐのソースに接続し、またＰ形ＭＯＳトランジスタ３６ＰのドレインをＰチャンネルのカスコード回路を構成するＰ形ＭＯＳトランジスタ３８Ｐのソースに接続する。
【００６７】
このＰ形ＭＯＳトランジスタ３７Ｐ及び３８Ｐの夫々のゲートを接続し、このゲートの接続点を所定のバイアス電圧が供給されるバイアス入力端子３９Ｐに接続し、このカスコード回路の一方の出力端子ＣＡＳＰであるＰ形ＭＯＳトランジスタ３７ＰのドレインをＰ形ＭＯＳトランジスタ３５Ｐ及び３６Ｐの夫々のゲートに接続する。
【００６８】
また、Ｎ形ＭＯＳトランジスタ３５ＮのドレインをＮチャンネルのカスコード回路を構成するＮ形ＭＯＳトランジスタ３７Ｎのソースに接続し、Ｎ形ＭＯＳトランジスタ３６ＮのドレインをＮチャンネルのカスコード回路を構成するＮ形ＭＯＳトランジスタ３８Ｎのソースに接続する。
【００６９】
このＮ形ＭＯＳトランジスタ３７Ｎ及び３８Ｎの夫々のゲートを接続し、このゲートの接続点を所定のバイアス電圧が供給されるバイアス入力端子３９Ｎに接続し、このカスコード回路の一方の出力端子ＣＡＳＮであるＮ形ＭＯＳトランジスタ３７ＮのドレインをＮ形ＭＯＳトランジスタ３５Ｎ及び３６Ｎの夫々のゲートに接続する。
【００７０】
Ｐ形ＭＯＳトランジスタ３７Ｐのドレインは、抵抗素子を構成するＰ形ＭＯＳトランジスタ４０Ｐのソース及びＮ形ＭＯＳトランジスタ４０Ｎのドレインに接続し、Ｐ形ＭＯＳトランジスタ３８Ｐのドレインは、抵抗素子を構成するＰ形ＭＯＳトランジスタ４１Ｐのソース及びＮ形ＭＯＳトランジスタ４１Ｎのドレインに接続する。
【００７１】
またＮ形ＭＯＳトランジスタ３７Ｎのドレインをこの抵抗素子を構成するＰ形ＭＯＳトランジスタ４０Ｐのドレイン及びＮ形ＭＯＳトランジスタ４０Ｎのソースに接続し、Ｎ形ＭＯＳトランジスタ３８Ｎのドレインをこの抵抗素子を構成するＰ形ＭＯＳトランジスタ４１Ｐのドレイン及びＮ形ＭＯＳトランジスタ４１Ｎのソースに接続する。
【００７２】
また、所定のバイアス電圧が供給されるバイアス入力端子４２Ｐを、このＰ形ＭＯＳトランジスタ４０Ｐ及び４１Ｐの夫々のゲートに接続し、所定のバイアス電圧が供給されるバイアス入力端子４２ＮをこのＮ形ＭＯＳトランジスタ４０Ｎ及び４１Ｎの夫々のゲートに接続する。
【００７３】
Ｐチャンネルのカスコード回路の他方の出力端子ＸＣＡＳＰであるＰ形ＭＯＳトランジスタ３８Ｐのドレインを、出力段を構成するＰ形ＭＯＳトランジスタ４３Ｐのゲートに接続し、このＰ形ＭＯＳトランジスタ４３Ｐのソースを電源端子３４に接続し、このＰ形ＭＯＳトランジスタ４３Ｐのゲートを位相補償用のコンデンサ４４Ｐを介して、このＰ形ＭＯＳトランジスタ４３Ｐのドレインに接続すると共にこのＰ形ＭＯＳトランジスタ４３Ｐのドレインを出力端子１５ａに接続する。
【００７４】
Ｎチャンネルのカスコード回路の他方の出力端子ＸＣＡＳＮであるＮ形ＭＯＳトランジスタ３８Ｎのドレインを出力段を構成するＮ形ＭＯＳトランジスタ４３Ｎのゲートに接続し、このＮ形ＭＯＳトランジスタ４３Ｎのソースを接地し、このＮ形ＭＯＳトランジスタ４３Ｎのゲートを位相補償用のコンデンサ４４Ｎを介して、このＮ形ＭＯＳトランジスタ４３Ｎのドレインに接続すると共にこのＮ形ＭＯＳトランジスタ４３Ｎのドレインを出力端子１５ａに接続する。
【００７５】
本例においては、Ｎ形ＭＯＳトランジスタ３１Ｎのドレインは、負荷回路を構成する第２のＰ形ＭＯＳトランジスタ５１Ｐのドレインに接続し、このＰ形ＭＯＳトランジスタ５１Ｐのソースを電源端子３４に接続し、Ｎ形ＭＯＳトランジスタ３２Ｎのドレインは、負荷回路を構成する第２のＰ形ＭＯＳトランジスタ５２Ｐのドレインに接続し、このＰ形ＭＯＳトランジスタ５２Ｐのソースを電源端子３４に接続する。
【００７６】
このＰ形ＭＯＳトランジスタ５１Ｐ及び５２Ｐの夫々ゲートを接続し、このゲートの接続点をＰチャンネルのカスコード回路の一方の出力端子ＣＡＳＰとは相反するこのＰチャンネルのカスコード回路の他方の出力端子ＸＣＡＳＰに接続する。
【００７７】
また本例においてはＰ形ＭＯＳトランジスタ３１Ｐのドレインは、負荷回路を構成する第２のＮ形ＭＯＳトランジスタ５１Ｎのドレインに接続し、このＮ形ＭＯＳトランジスタ５１Ｎのソースを接地し、Ｐ形ＭＯＳトランジスタ３２Ｐのドレインは、負荷回路を構成する第２のＮ形ＭＯＳトランジスタ５２Ｎのドレインに接続し、このＮ形ＭＯＳトランジスタ５２Ｎのソースを接地する。
【００７８】
このＮ形ＭＯＳトランジスタ５１Ｎ及び５２Ｎの夫々のゲートを接続し、このＮ形ＭＯＳトランジスタ５１Ｎ及び５２Ｎの夫々のゲートの接続点をＮチャンネルのカスコード回路の一方の出力端子ＣＡＳＮとは相反する他方の出力端子ＸＣＡＳＮに接続する。
【００７９】
また、本例においては、電源端子３４に供給される電源電圧ＶＤの１／２付近の電圧を出力する通常の状態で本来の特性への影響を小さくするため、負荷回路を構成する第２のＰ形ＭＯＳトランジスタ５１Ｐ，５２Ｐ及び第２のＮ形ＭＯＳトランジスタ５１Ｎ，５２Ｎの電流能力を負荷回路を構成する第１のＰ形ＭＯＳトランジスタ３５Ｐ，３６Ｐ及び第１のＮ形ＭＯＳトランジスタ３５Ｎ，３６Ｎの電流能力の数１０分の１以下になるように設定する。
【００８０】
この場合、電源電圧ＶＤ付近の電圧を出力する状態では、負荷回路を構成する第２のＰ形ＭＯＳトランジスタ５２Ｐの電流が負荷回路を構成する第１のＮ形ＭＯＳトランジスタ３６Ｎの電流を妨げるように増大する。
【００８１】
また、グランド（接地）付近の電圧を出力する状態では負荷回路を構成する第２のＮ形ＭＯＳトランジスタ５２Ｎの電流が負荷回路を構成する第１のＰ形ＭＯＳトランジスタ３６Ｐの電流を妨げるように増大する。
【００８２】
従って負荷回路を構成する第２のＰ形ＭＯＳトランジスタ５１Ｐ，５２Ｐ及び第２のＮ形ＭＯＳトランジスタ５１Ｎ，５２Ｎを設けたことにより、大電流出力時にも出力が滑らかにクリップするようになる。
【００８３】
本例によるフォールデッドカスコード型の差動増幅段を有する演算増幅回路によれば、負荷回路を構成する第２のＰ形ＭＯＳトランジスタ５１Ｐ，５２Ｐ及び第２のＮ形ＭＯＳトランジスタ５１Ｎ，５２Ｎの夫々のゲートは、負荷回路を構成する第１のＰ形ＭＯＳトランジスタ３５Ｐ，３６Ｐ及び第１のＮ形ＭＯＳトランジスタ３５Ｎ，３６Ｎの夫々のゲートと相反するＰチャンネル及びＮチャンネルのカスコード回路の出力端子ＸＣＡＳＰ及びＸＣＡＳＮに接続している。
【００８４】
このため、高出力信号の出力でクリップする場合、Ｎチャンネル側の負荷回路を構成する第１のＮ形ＭＯＳトランジスタ３６ＮがオンしてＰチャンネル及びＮチャンネルのカスコード回路の夫々の他方の出力端子ＸＣＡＳＰ及びＸＣＡＳＮがグランド（接地）電圧付近に近づいたときに、Ｐチャンネル側の負荷回路を構成する第２のＰ形ＭＯＳトランジスタ５１Ｐ，５２Ｐのゲート−ソース間電圧が大きくなるので、Ｐ形ＭＯＳトランジスタ５２Ｐに流れる電流が増加する。
【００８５】
この電流は、この負荷回路を構成する第１のＮ形ＭＯＳトランジスタ３６Ｎに流れる電流とは逆の働きをするので、カスコード回路のゲインは、このＰ形ＭＯＳトランジスタ５２Ｐに流れる電流の増加に従って徐々に小さくなる。
【００８６】
低出力信号（グランド付近）の出力でクリップする場合、Ｐチャンネル側の負荷回路を構成する第１のＰ形ＭＯＳトランジスタ３６Ｐがオンし、Ｐチャンネル及びＮチャンネルのカスコード回路の夫々の他方の出力端子ＸＣＡＳＰ及びＸＣＡＳＮが電源電圧ＶＤに近づいたときに、Ｎチャンネル側の負荷回路を構成する第２のＮ形ＭＯＳトランジスタ５１Ｎ，５２Ｎのゲート−ソース間電圧が大きくなるので、このＮ形ＭＯＳトランジスタ５２Ｎに流れる電流が増加する。
【００８７】
この電流はこの負荷回路を構成する第１のＰ形ＭＯＳトランジスタ３６Ｐに流れる電流とは逆の働きをするので、カスコード回路のゲインは、このＮ形ＭＯＳトランジスタ５２Ｎに流れる電流の増加に従って徐々に小さくなる。
【００８８】
また本例によれば、負荷回路を構成する第２のＰ形ＭＯＳトランジスタ５１Ｐ，５２Ｐ及び第２のＮ形ＭＯＳトランジスタ５１Ｎ，５２Ｎを設けたことにより、電源投入後やクリップ状態が長時間続いた後に、Ｐチャンネル側の負荷回路を構成する第１のＰ形ＭＯＳトランジスタ３５Ｐ，３６Ｐのゲインが電源電圧ＶＤ付近に張り付いた状態や、Ｎチャンネル側の負荷回路を構成する第１のＮ形ＭＯＳトランジスタ３５Ｎ，３６Ｎのゲートがグランド付近に張り付いた状態から通常の動作電圧に比較的速やかに復帰できる。
【００８９】
また、本例による図２に示すヘッドホンアンプの演算増幅回路１５に図１の本例による演算増幅回路を使用したときには、上述式（１）、式（２）の関係において、Ｖ０の値が大きくなっても、
｜Ｖｄｓｐ｜＝（ＶＤ／２）−Ｖ０
Ｖｄｓｎ＝（ＶＤ／２）−｜Ｖ０｜
の関係で、｜Ｖｄｓｐ｜やＶｄｓｎの値がある値よりも小さくならない。
【００９０】
また、Ｐチャンネルのカスコード回路の他方の出力端子ＸＣＡＳＰの電圧はグランド付近で張り付いて｜Ｖｇｓｐ｜の値は電源電圧ＶＤ以上大きくならない。
【００９１】
また、低出力信号（グランド付近）の出力でクリップする場合にはＮチャンネルのカスコード回路の他方の出力端子ＸＣＡＳＮの電圧は電源電圧ＶＤ付近で張り付いてＶｇｓｎの値は電源電圧ＶＤ以上にはならない。本例においては｜Ｖｇｓｐ｜、Ｖｇｓｎの値が電源電圧ＶＤに到達するときに次第に飽和するようになるので出力波形は滑らかになる。
【００９２】
従って、本例による図２に示す如き、ヘッドホンアンプの出力バッファを構成する演算増幅回路１５として、図１に示すフォールデッドカスコード型の差動増幅段を有する演算増幅回路を用いたときの接続スイッチ２及び９をオンとし、音声信号に着信信号が加算されているときのシミュレーション結果は図５及び図６の曲線ｃに示す如くで、２．０２Ｖ付近でクリップしているが、従来の演算増幅回路を用いた出力波形の曲線ｂに比較すると出力波形が滑らかな曲線になり、（ｄＶ０／ｄｔ）の値が常に連続的に変化している。
【００９３】
このため、本例によれば、クリップのときの音割れや音の消失を小さくすることができる。
【００９４】
尚、上述例では、負荷回路を構成する第２のＰ形ＭＯＳトランジスタ５１Ｐ及び５２Ｐの夫々のゲートにＰチャンネルのカスコード回路の他方の出力端子ＸＣＡＳＰに得られる信号を供給し、負荷回路を構成する第２のＮ形ＭＯＳトランジスタ５１Ｎ及び５２Ｎの夫々のゲートにＮチャンネルのカスコード回路の他方の出力端子ＸＣＡＳＮに得られる信号を供給したが、このＰ形ＭＯＳトランジスタ５１Ｐ及び５２Ｐの夫々のゲートとＮ形ＭＯＳトランジスタ５１Ｎ及び５２Ｎの夫々のゲートに夫々所定のバイアス電圧を供給するようにしても良い。
【００９５】
この場合上述例同様の作用効果が得られることは容易に理解できよう。
【００９６】
また、本発明は上述例に限ることなく本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。
【図面の簡単な説明】
【００９７】
【図１】本発明演算増幅回路を実施するための最良の形態の例を示す構成図である。
【図２】ヘッドホンアンプの例を示す構成図である。
【図３】ヘッドホンアンプの例を示す構成図である。
【図４】従来の演算増幅回路の例を示す構成図である。
【図５】本発明の説明に供する線図である。
【図６】図５の一部拡大図である。
【符号の説明】
【００９８】
１‥‥音声信号入力端子、４，１１，１５‥‥演算増幅回路、８‥‥着信信号入力端子、１５ａ‥‥出力端子、１７，２２，２３‥‥抵抗器、２１‥‥ヘッドホン、２４，２５‥‥ダイオード、２６‥‥リミッタ回路、３０ａ‥‥反転入力端子、３０ｂ‥‥非反転入力端子、３１Ｎ，３２Ｎ，３５Ｎ，３６Ｎ，３７Ｎ，３８Ｎ，４０Ｎ，４１Ｎ，４３Ｎ，５１Ｎ，５２Ｎ‥‥Ｎ形ＭＯＳトランジスタ、３１Ｐ，３２Ｐ，３５Ｐ，３６Ｐ，３７Ｐ，３８Ｐ，４０Ｐ，４１Ｐ，４３Ｐ，５１Ｐ，５２Ｐ‥‥Ｐ形ＭＯＳトランジスタ、３３Ｎ，３３Ｐ‥‥定電流源、３９Ｎ，３９Ｐ，４２Ｎ，４２Ｐ‥‥バイアス入力端子
【図１】
2006025039.tif 000003
【図２】
2006025039.tif 000004
【図３】
2006025039.tif 000005
【図４】
2006025039.tif 000006
【図５】
2006025039.tif 000007
【図６】
2006025039.tif 000008