(57)【要約】    【課題】      入力デジタルデータのＦｓが高くなっても消費電流の増加を抑えることができる復調回路を提供すること。    【解決手段】  デジタルデータ復調回路１００は、デジタルデータ入力端子１０１、阻止域減衰量制御信号端子１０２入力されるデジタルデータのＦｓに応じて阻止域減衰量が変化可能な阻止域減衰量可変デジタルフィルタ１０３、デジタル出力をアナログ信号に変換するデジタルアナログ変換器１０４、及びデジタルアナログ変換器１０４の出力から折り返し雑音成分を除去する低域フィルタ１０５を備え、入力デジタルデータのＦｓが可聴帯域外にあるとき（例えば、Ｆｓ／２≧約２０ｋＨｚ）には、阻止域減衰量制御信号により阻止域減衰量可変デジタルフィルタ１０３の阻止域減衰量を少なくする制御を行う。  【選択図】      図１
2006319571.tif 000002
【特許請求の範囲】
【請求項１】
入力されるデジタルデータのサンプリング周波数に応じて阻止域減衰量が変化可能なデジタルフィルタと、
前記デジタルフィルタのデジタル出力をアナログ信号に変換するデジタルアナログ変換手段と、
前記デジタルアナログ変換手段の出力から折り返し雑音成分を除去する低域フィルタと、
入力されるデジタルデータの前記サンプリング周波数が所定周波数より高いとき、前記デジタルフィルタの阻止域減衰量を少なくする制御を行う制御手段と
を備えることを特徴とする復調回路。
【請求項２】
前記制御手段は、入力デジタルデータの前記サンプリング周波数が可聴帯域外にあるとき、前記デジタルフィルタの阻止域減衰量を少なくすることを特徴とする請求項１記載の復調回路。
【請求項３】
前記制御手段は、前記デジタルフィルタ手段のフィルタ係数を変えることにより前記阻止域減衰量を変化させることを特徴とする請求項１又は請求項２に記載の復調回路。
【請求項４】
前記デジタルフィルタ手段は、阻止域減衰量が異なる複数のデジタルフィルタを有し、
前記制御手段は、前記複数のデジタルフィルタを選択又は組み合わせることで前記阻止域減衰量を変化させることを特徴とする請求項１乃至請求項３のいずれかに記載の復調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の異なるサンプリング周波数でデジタル化された音声、又はオーディオ信号をアナログ信号に変換する復調回路に関する。
【背景技術】
【０００２】
図５は、複数の異なるサンプリング周波数でデジタル化されたデータをアナログデータに変換するデジタルデータ復調回路の構成を示す図である（例えば、特許文献１参照）。
【０００３】
図５において、デジタルデータ復調回路は、デジタルデータ入力端子１、デジタルフィルタ２、デジタルアナログ変換器３、低域フィルタ４、及びアナログ出力端子５から構成される。
【０００４】
以上の構成において、デジタルデータのサンプリング周波数（以下、Ｆｓという）が８ｋＨｚと４８ｋＨｚ、デジタルフィルタの動作クロックが４Ｆｓの場合を例として、動作を説明する。
【０００５】
図６は、上記デジタルデータ復調回路の動作を説明する特性図である。
【０００６】
デジタルデータのＦｓが８ｋＨｚの場合、入力されるデジタルデータの周波数特性は８ｋＨｚ毎に折り返されている。このデジタルデータをデジタルフィルタ２を通すことにより、３２ｋＨｚ（４Ｆｓ）毎の折り返し以外が減衰され、図６（ａ）に示す周波数特性になる。これをデジタルアナログ変換器３でアナログ信号に変換し、低域フィルタ４で折り返し成分を除去することでアナログ出力端子５からアナログ信号として復調される。
【０００７】
次に、デジタルデータのＦｓが４８ｋＨｚの場合、入力されるデジタルデータの周波数特性は４８ｋＨｚ毎に折り返されている。このデジタルデータをデジタルフィルタ２を通すことにより、３２ｋＨｚ（４Ｆｓ）毎の折り返し以外が減衰され、図６（ｂ）に示す周波数特性になる。これをデジタルアナログ変換器３でアナログ信号に変換し、低域フィルタ４で折り返し成分を除去することでアナログ出力端子５からアナログ信号として復調される。但し、このときデジタルフィルタ２とデジタルアナログ変換器３は、Ｆｓに比例して動作クロックを６倍にする必要がある。
【特許文献１】特開昭６４−３９１２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、このような従来のデジタルデータ復調回路にあっては、入力デジタルデータのＦｓに比例してデジタルフィルタ２とデジタルアナログ変換器３の動作クロックを変化させる必要があるため、入力デジタルデータのＦｓが高くなると消費電流が大きくなるという問題がある。例えば、図５のデジタルデータ復調回路では、デジタルデータのＦｓが８ｋＨｚから４８ｋＨｚになると、供給する動作クロックを６倍にする必要がある。
【０００９】
本発明は、かかる点に鑑みてなされたものであり、入力デジタルデータのＦｓが高くなっても消費電流の増加を抑えることができる復調回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の復調回路は、入力されるデジタルデータのサンプリング周波数に応じて阻止域減衰量が変化可能なデジタルフィルタと、前記デジタルフィルタのデジタル出力をアナログ信号に変換するデジタルアナログ変換手段と、前記デジタルアナログ変換手段の出力から折り返し雑音成分を除去する低域フィルタと、入力されるデジタルデータの前記サンプリング周波数が所定周波数より高いとき、前記デジタルフィルタの阻止域減衰量を少なくする制御を行う制御手段とを備える構成を採る。
【発明の効果】
【００１１】
本発明によれば、入力デジタルデータのＦｓが高いときには、デジタルフィルタの活性化する部分を減らすことができ、入力デジタルデータのＦｓが高くなっても消費電流の増加を抑えることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
（実施の形態１）
図１は、本発明の実施の形態１に係る復調回路の構成を示すブロック図である。本実施の形態は、復調回路をデジタルデータ復調回路に適用したものである。
【００１４】
図１において、デジタルデータ復調回路１００は、デジタルデータ入力端子１０１、阻止域減衰量制御信号端子１０２、阻止域減衰量可変デジタルフィルタ１０３、デジタルアナログ変換器１０４、低域フィルタ１０５、及びアナログ出力端子１０６から構成される。
【００１５】
阻止域減衰量可変デジタルフィルタ１０３は、入力されるデジタルデータのサンプリング周波数に応じて阻止域減衰量が変化可能なデジタルフィルタである。また、阻止域減衰量可変デジタルフィルタ１０３は、阻止域減衰量制御信号端子１０２に入力される阻止域減衰量制御信号により、入力されるデジタルデータのサンプリング周波数に応じて動作クロックが可変である。
【００１６】
デジタルアナログ変換器１０４は、阻止域減衰量可変デジタルフィルタ１０３のデジタル出力をアナログ信号に変換する。
【００１７】
低域フィルタ１０５は、デジタルアナログ変換器１０４の出力から折り返し雑音成分を除去する。
【００１８】
図２は、上記阻止域減衰量可変デジタルフィルタ１０３の構成を示す回路図である。図２は、阻止域減衰量可変デジタルフィルタ１０３をＩＩＲ（Infinite Impulse response）フィルタにより構成した場合の例である。
【００１９】
図２において、阻止域減衰量可変デジタルフィルタ１０３は、阻止域減衰量制御信号端子１０２、デジタル入力端子２００、第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１、第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２、第１のスイッチ２０３、第２のスイッチ２０４、及びデジタルフィルタ出力端子２０５を備えて構成される。
【００２０】
阻止域減衰量可変デジタルフィルタ１０３は、デジタルデータ入力のＦｓが８ｋＨｚの時（阻止域減衰量が大きな場合）にＩＩＲフィルタの次数が４次、デジタルデータ入力のＦｓが４８ｋＨｚの時（阻止域減衰量が少ない場合）にはＩＩＲフィルタの次数が２次と仮定している。
【００２１】
なお、阻止域減衰量可変デジタルフィルタ１０３をＩＩＲ型で構成しているが、ＦＩＲ（Finite Impulse Response）型でもよい。また、ＩＩＲ型とＦＩＲ型を組み合わせて構成してもよい。また、フィルタの次数、係数は一例であり、その他の次数、係数の組み合わせも可能である。
【００２２】
以下、上述のように構成された復調回路の動作について説明する。
【００２３】
本実施の形態では、入力デジタルデータのＦｓが高いとき（例えば、Ｆｓ／２≧約２０ｋＨｚ）には、デジタルフィルタの阻止域が可聴帯域外にあることに着目し、デジタルフィルタの阻止域減衰量を少なくすることで、デジタルフィルタの活性化する部分を減らすものである。
【００２４】
まず、デジタルデータ復調回路１００の全体動作について述べる。
【００２５】
図３は、デジタルデータ復調回路１００の動作を説明する特性図であり、図３（ａ）はデジタルデータ入力のＦｓが８ｋＨｚの時の阻止域減衰量可変デジタルフィルタ１０３の出力の周波数特性、図３（ｂ）はデジタルデータ入力のＦｓが４８ｋＨｚの時の阻止域減衰量可変デジタルフィルタ１０３の出力の周波数特性である。
【００２６】
図１において、デジタルデータ入力は、デジタルデータ入力端子１０１から阻止域減衰量可変デジタルフィルタ１０３に入力される。阻止域減衰量可変デジタルフィルタ１０３は、入力されたデジタルデータを所定帯域以外の周波数を減衰することで、図３に示す周波数特性を持つデジタルデータを出力する。阻止域減衰量可変デジタルフィルタ１０３の阻止域減衰量制御信号端子１０２には、デジタルデータ入力のＦｓに応じて変化する阻止域減衰量制御信号が入力され、その減衰量はデジタルデータ入力のＦｓに応じて変化する。阻止域減衰量可変デジタルフィルタ１０３の出力は、デジタルアナログ変換器１０４へ入力される。デジタルアナログ変換器１０４は、入力されたデジタル信号をアナログ信号に変換し、低域フィルタ１０５は、このアナログ信号から折り返し成分を除去することでアナログ出力端子１０６から復調信号を出力する。
【００２７】
次に、阻止域減衰量可変デジタルフィルタ１０３の動作について説明する。
【００２８】
図２に示すように、阻止域減衰量可変デジタルフィルタ１０３は、第１のＢｉｑｕａｄ型（次数２次）のＩＩＲフィルタ２０１と第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２とが第１のスイッチ２０３を介して接続されており、阻止域減衰量可変デジタルフィルタ１０３のデジタル入力（デジタル入力端子２００入力）は第２のスイッチ２０４を介して第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１の入力に接続されている。
【００２９】
阻止域減衰量制御信号端子１０２に入力される阻止域減衰量制御信号により第１のスイッチ２０３及び第２のスイッチ２０４が制御される。第１のスイッチ２０３及び第２のスイッチ２０４の制御により、第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１と第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２の出力形態が変化し、〈状態１〉又は〈状態２〉となる。
【００３０】
すなわち、デジタル入力端子２００からのデジタル入力が第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１と第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２を通過して阻止域減衰量可変デジタルフィルタ１０３のデジタルフィルタ出力端子２０５に出力される〈状態１〉と、デジタル入力端子２００からのデジタル入力が直接第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２に入力される〈状態２〉のいずれかとなる。なお、〈状態２〉では、第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２の各係数も変更されており、第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１へのクロック供給はストップされる。これにより、第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１で消費される電流が削減できる。
【００３１】
以上のように、実施の形態１によれば、入力されるデジタルデータのＦｓに応じて阻止域減衰量が変化可能な阻止域減衰量可変デジタルフィルタ１０３を備え、入力デジタルデータのＦｓが可聴帯域外にあるとき（例えば、Ｆｓ／２≧約２０ｋＨｚ）には、阻止域減衰量制御信号によりデジタルフィルタ１０３の阻止域減衰量を少なくする制御を行っている。図３（ｂ）と図６（ｂ）とを比較すれば明らかなように、可聴帯域（Ｆｓ／２≧約２０ｋＨｚ）において阻止域減衰量が従来例よりも少なくなるように制御される。これにより、入力デジタルデータのＦｓが可聴帯域外にあるような高いときには、デジタルフィルタの活性化する部分を減らすことができるため、入力デジタルデータのＦｓが高くなっても消費電流の増加を抑える効果がある。また、入力デジタルデータのＦｓが可聴帯域外にあるときに阻止域減衰量を減らしても音声又はオーディオ信号が聴感上影響を受けることはない。
【００３２】
なお、本実施の形態では、デジタルデータ入力のＦｓを８ｋＨｚと４８ｋＨｚとしたが、それ以外の組み合わせでもよいことは言うまでもない。また、阻止域減衰量可変デジタルフィルタ１０３をＩＩＲフィルタにより構成したが、ＦＩＲフィルタで構成しても良く同様の効果を得ることができる。
【００３３】
（実施の形態２）
図４は、本発明の実施の形態２に係る復調回路の阻止域減衰量可変デジタルフィルタの他の構成を示すブロック図である。本実施の形態の説明にあたり、図２と同一構成要素には同一の番号を付して重複部分の説明を省略する。
【００３４】
図４において、阻止域減衰量可変デジタルフィルタ３００は、デジタル入力端子２００と、阻止域減衰量が互いに異なるデジタルフィルタ３０１及びデジタルフィルタ３０２と、第３のスイッチ３０３と、第４のスイッチ３０４と、デジタルフィルタ出力端子２０５とを備えて構成される。
【００３５】
以下、上述のように構成された復調回路の動作について説明する。
【００３６】
デジタルフィルタ３０１の阻止域減衰量がデジタルフィルタ３０２の阻止域減衰量よりも大きく、またデジタルデータ入力のＦｓが８ｋＨｚと４８ｋＨｚの場合を例に採り説明する。
【００３７】
デジタルデータ入力のＦｓが８ｋＨｚの時には、阻止域減衰量制御信号端子１０２に入力される阻止域減衰量制御信号により第３のスイッチ３０３がデジタルフィルタ３０１側に切り替えられ、デジタル入力端子２００からのデジタルデータ入力は、第３のスイッチ３０３を介してデジタルフィルタ３０１へ入力される。さらに、上記阻止域減衰量制御信号により、第４のスイッチ３０４がデジタルフィルタ３０１の出力を選択してデジタルフィルタ出力端子２０５へと出力する。このとき、デジタルフィルタ３０２の動作クロックは停止している。
【００３８】
デジタルデータ入力のＦｓが４８ｋＨｚの時には、上記阻止域減衰量制御信号により第３のスイッチ３０３と第４のスイッチ３０４は、デジタルフィルタ３０２にデータを通すように制御される。このとき、デジタルフィルタ３０１の動作クロックは停止しており、デジタルフィルタ３０２にはデジタルフィルタ３０１の動作クロックの６倍のクロックが動作クロックとして与えられる。
【００３９】
デジタルフィルタ３０２の阻止域減衰量が、デジタルフィルタ３０１の阻止域減衰量よりも少ないので、デジタルフィルタ３０２の回路規模はデジタルフィルタ３０１よりも小さくできる。その結果、デジタルデータ入力のＦｓが４８ｋＨｚの時の消費電流の増加を抑えることができる。
【００４０】
以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。
【００４１】
なお、ここではデジタルデータ入力のＦｓを８ｋＨｚと４８ｋＨｚとしたが、それ以外の組み合わせでもよいことは言うまでもない。
【００４２】
また、本実施の形態では、デジタルデータ復調回路という名称を用いたが、これは説明の便宜上であり、音声信号復調回路、オーディオ信号処理装置等でもよいことは勿論である。
【００４３】
また、図３に示す特性図は一例であって他の例でもよいことは言うまでもない。
【００４４】
また、上記復調回路を構成する各回路部の種類、数及び接続方法などは前述した実施の形態に限られない。
【産業上の利用可能性】
【００４５】
本発明に係る復調回路は、異なるサンプリング周波数でデジタル化された音声、及びオーディオ信号を復調するデジタルデータ復調回路として有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１に係る復調回路の構成を示すブロック図
【図２】上記実施の形態に係る復調回路の阻止域減衰量可変デジタルフィルタの構成を示す回路図
【図３】上記実施の形態に係る復調回路の動作を説明する特性図
【図４】本発明の実施の形態２に係る復調回路の阻止域減衰量可変デジタルフィルタの構成を示すブロック図
【図５】従来のデジタルデータ復調回路の構成を示す図
【図６】従来のデジタルデータ復調回路の動作を説明する特性図
【符号の説明】
【００４７】
１００  デジタルデータ復調回路
１０１  デジタルデータ入力端子
１０２  阻止域減衰量制御信号端子
１０３，３００  阻止域減衰量可変デジタルフィルタ
１０４  デジタルアナログ変換器
１０５  低域フィルタ
１０６  アナログ出力端子
２００  デジタル入力端子
２０１  第１のＢｉｑｕａｄ型のＩＩＲフィルタ
２０２  第２のＢｉｑｕａｄ型のＩＩＲフィルタ
２０３  第１のスイッチ
２０４  第２のスイッチ
２０５  デジタルフィルタ出力端子
３０１，３０２  デジタルフィルタ
３０３  第３のスイッチ
３０４  第４のスイッチ
【図１】
2006319571.tif 000003
【図２】
2006319571.tif 000004
【図３】
2006319571.tif 000005
【図４】
2006319571.tif 000006
【図５】
2006319571.tif 000007
【図６】
2006319571.tif 000008