(57)【要約】【課題】  高域フィルタあるいは低域フィルタ通過後のインピーダンス不整合を軽減し、高域フィルタ−低域フィルタ間での挿入損失の差や移相誤差を抑える、挿入損失の少ない移相器を提供する。【解決手段】  入出力側にそれぞれ設けられて連動して動作する単極双投スイッチ１１ａ、１１ｂで低域フィルタ１３と高域フィルタ１２とを切り換える。入力端子ＩＮと単極双投スイッチ１１ａとの間に設けられるインピーダンス調整回路１０ａは、入力端子ＩＮと単極双投スイッチ１１ａの単極側接続点との間に接続されるキャパシタＣ１０と、入力端子ＩＮと接地間に接続されるインダクタＬ１０とからなる。また、出力端子ＯＵＴと単極双投スイッチ１１ｂとの間に設けられるインピーダンス調整回路１０ｂは、出力端子ＯＵＴと単極双投スイッチ１１ｂの単極側接続点との間に接続されるキャパシタＣ１４と、出力端子ＯＵＴと接地間に接続されるインダクタＬ１４とからなる。【選択図】  図１
2006019823.tif 000002
【特許請求の範囲】
【請求項１】
入出力側のそれぞれに設けられ連動して動作する２個の単極双投スイッチによって低域フィルタと高域フィルタとを選択的に切り換える移相器であって、
入力端子と第１の単極双投スイッチとの間に設けられる第１のインピーダンス調整回路と、
出力端子と第２の単極双投スイッチとの間に設けられる第２のインピーダンス調整回路と、
を備え、
前記第１および前記第２のインピーダンス調整回路は、キャパシタとインダクタとから構成されることを特徴とする移相器。
【請求項２】
前記第１のインピーダンス調整回路は、前記入力端子と前記第１の単極双投スイッチの単極側接続点との間に接続される第１のキャパシタと、前記入力端子と接地間に接続される第１のインダクタとから構成され、
前記第２のインピーダンス調整回路は、前記出力端子と前記第２の単極双投スイッチの単極側接続点との間に接続される第２のキャパシタと、前記出力端子と接地間に接続される第２のインダクタとから構成される
ことを特徴とする請求項１記載の移相器。
【請求項３】
前記第１の単極双投スイッチおよび前記第２の単極双投スイッチは、
前記単極側接続点と前記高域フィルタとを接続する第１のスイッチ素子と、
前記第１のスイッチ素子における前記高域フィルタの接続点と接地点とを接続する第２のスイッチ素子と、
前記単極側接続点と前記低域フィルタとを接続する第３のスイッチ素子と、
前記第３のスイッチ素子における前記低域フィルタの接続点と接地点とを接続する第４のスイッチ素子と、を含み、
前記第２のスイッチ素子と前記第３のスイッチ素子とが連動して動作し、前記第１のスイッチ素子と前記第４のスイッチ素子とが連動して動作し、前記第２のスイッチ素子および前記第３のスイッチ素子と、前記第１のスイッチ素子および前記第４のスイッチ素子とは、排他的にオンとなるように動作することを特徴とする請求項１または２記載の移相器。
【請求項４】
前記第１の単極双投スイッチおよび前記第２の単極双投スイッチは、
前記単極側接続点と前記高域フィルタとを接続する第１のスイッチ素子と、
前記第１のスイッチ素子に並列に接続される第３のインダクタと、
前記単極側接続点と前記低域フィルタとを接続する第２のスイッチ素子と、
前記第２のスイッチ素子に並列に接続される第４のインダクタと、
を含み、前記第１のスイッチ素子と前記第２のスイッチ素子とは、排他的にオンとなるように動作することを特徴とする請求項１または２記載の移相器。
【請求項５】
前記スイッチ素子は、電界効果トランジスタからなることを特徴とする請求項３または４記載の移相器。
【請求項６】
前記第１のキャパシタのキャパシタンスと前記第１のインダクタのインダクタンスとが、前記第１の単極双投スイッチが前記高域フィルタに接続される時の前記第１の単極双投スイッチと前記高域フィルタとの接続点から入力側を見込んだ時のインピーダンスが、該接続点から前記高域フィルタを見込んだ時のインピーダンスに近づき、前記第１の単極双投スイッチが前記低域フィルタに接続される時の前記第１の単極双投スイッチと前記低域フィルタとの接続点から入力側を見込んだ時のインピーダンスが、該接続点から前記低域フィルタを見込んだ時のインピーダンスに近づくように設定され、
前記第２のキャパシタのキャパシタンスと前記第２のインダクタのインダクタンスとが、前記第２の単極双投スイッチが前記高域フィルタに接続される時の前記第２の単極双投スイッチと前記高域フィルタとの接続点から出力側を見込んだ時のインピーダンスが、該接続点から前記高域フィルタを見込んだ時のインピーダンスに近づき、前記第２の単極双投スイッチが前記低域フィルタに接続される時の前記第２の単極双投スイッチと前記低域フィルタとの接続点から出力側を見込んだ時のインピーダンスが、該接続点から前記低域フィルタを見込んだ時のインピーダンスに近づくように設定されることを特徴とする請求項２記載の移相器。
【請求項７】
前記第１のインピーダンス調整回路は、前記第１の単極双投スイッチが前記高域フィルタに接続される時の前記第１の単極双投スイッチと前記高域フィルタとの接続点から入力側を見込んだ時のリアクタンス分の絶対値、および前記第１の単極双投スイッチが前記低域フィルタに接続される時の前記第１の単極双投スイッチと前記低域フィルタとの接続点から入力側を見込んだ時のリアクタンス分の絶対値、が小さくなるように構成され、
前記第２のインピーダンス調整回路は、前記第２の単極双投スイッチが前記高域フィルタに接続される時の前記第２の単極双投スイッチと前記高域フィルタとの接続点から出力側を見込んだ時のリアクタンス分の絶対値、および前記第２の単極双投スイッチが前記低域フィルタに接続される時の前記第２の単極双投スイッチと前記低域フィルタとの接続点から出力側を見込んだ時のリアクタンス分の絶対値、が小さくなるように構成されることを特徴とする請求項１記載の移相器。
【請求項８】
前記第１のキャパシタのキャパシタンスと前記第１のインダクタのインダクタンスとが、前記第１の単極双投スイッチが前記高域フィルタに接続される時の前記第１の単極双投スイッチと前記高域フィルタとの接続点から入力側を見込んだ時のリアクタンス分の絶対値、および前記第１の単極双投スイッチが前記低域フィルタに接続される時の前記第１の単極双投スイッチと前記低域フィルタとの接続点から入力側を見込んだ時のリアクタンス分の絶対値、が小さくなるように設定され、
前記第２のキャパシタのキャパシタンスと前記第２のインダクタのインダクタンスとが、前記第２の単極双投スイッチが前記高域フィルタに接続される時の前記第２の単極双投スイッチと前記高域フィルタとの接続点から出力側を見込んだ時のリアクタンス分の絶対値、および前記第２の単極双投スイッチが前記低域フィルタに接続される時の前記第２の単極双投スイッチと前記低域フィルタとの接続点から出力側を見込んだ時のリアクタンス分の絶対値、が小さくなるように設定されることを特徴とする請求項２記載の移相器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移相器に関し、特にフィルタ切り換え型の移相器に関する。
【背景技術】
【０００２】
フィルタ切り換え型移相器は、通常、信号位相を進めるハイパスフィルタ（高域フィルタ、ＨＰＦ）部および信号位相を遅らせるローパスフィルタ（低域フィルタ、ＬＰＦ）部と、それらフィルタを切り替える単極双投スイッチ（ＳＰＤＴスイッチ）部とから構成されている。移相器の移相量は、この２種類のフィルタを切り替えた際に生じる位相差によって作り出される。
【０００３】
このようなフィルタ切り換え型の移相器の構成について説明する。図４は、従来より知られたフィルタ切り換え型の移相器の構成を示す回路図である。高域フィルタ１０２は、信号ラインに直列に接続される２個のキャパシタＣ１０１、Ｃ１０２と２個のキャパシタＣ１０１、Ｃ１０２の接続点から接地点に接続されるインダクタＬ１０１とにより構成される。また、低域フィルタ１０３は、信号ラインに直列に接続される２個のインダクタＬ１０２、Ｌ１０３と２個のインダクタＬ１０２、Ｌ１０３の接続点から接地点に接続されるキャパシタＣ１０３とで構成される。高域フィルタ１０２と低域フィルタ１０３とは、単極双投スイッチ１０１ａを介して入力端子ＩＮに接続され、単極双投スイッチ１０１ｂを介して出力端子ＯＵＴに接続される。
【０００４】
次に、以上のような構成の移相器の動作について説明する。入力端子ＩＮから出力端子ＯＵＴへの信号が高域フィルタ１０２を通過する場合、ＦＥＴ（電界効果トランジスタ）Ｑ１０１およびＦＥＴＱ１０３のゲートに対しＦＥＴがオンする不図示のバイアスを印加すると、ソース・ドレイン間の抵抗が小さくなり、ほぼ短絡状態になるため、高域フィルタ１０２を信号が通過することになる。この時、ＦＥＴＱ１０２およびＦＥＴＱ１０４のゲートにはＦＥＴがオフする不図示のバイアスが印加されており、ＦＥＴＱ１０２およびＦＥＴＱ１０４のソース・ドレイン間の抵抗は増大し、信号ラインからはＦＥＴＱ１０２およびＦＥＴＱ１０４がオープン状態に見え、信号が流れない。
【０００５】
また、低域フィルタ側へ信号が通過しないよう、ＦＥＴＱ１０５およびＦＥＴＱ１０７のゲートにはＦＥＴがオフとなる不図示のバイアスを印加することで、ＦＥＴＱ１０５およびＦＥＴＱ１０７のソース・ドレイン間の抵抗が増大する。さらに、ＦＥＴＱ１０６およびＦＥＴＱ１０８のゲートにはＦＥＴをオンする不図示のバイアスが印加されており、ＦＥＴＱ６およびＦＥＴＱ８のソース・ドレイン間の抵抗は減少し、ＦＥＴＱ１０５、ＦＥＴＱ１０７を通過してくる微弱な信号を接地する。
【０００６】
一方、低域フィルタ１０３がオンになる場合は、単極双投スイッチ１０１ａ、１０１ｂの各ＦＥＴのゲートに上記と逆のバイアスを印加することで、低域フィルタ１０３側に信号が流れることになる。
【０００７】
このように単極双投スイッチ１０１ａおよび単極双投スイッチ１０１ｂは、信号が高域フィルタ１０２あるいは低域フィルタ１０３を通過するように切り換えられる。低域フィルタ１０３を信号が通過する時には低域フィルタ１０３に直列に接続されたインダクタＬ１０２、Ｌ１０３により入力信号が遅れ、高域フィルタ１０２を信号が通過する時には直列に接続されたキャパシタＣ１０１、Ｃ１０２により入力信号が進むため、単極双投スイッチ１０１ａ、１０１ｂによりフィルタを切り換えることによって信号の位相差が作り出される。なお、所望の移相量を得るためには各フィルタ内の素子値を変更し、最適値にする必要がある。
【０００８】
ところで、ＧＨｚ帯のような高周波になると単極双投スイッチのＦＥＴの寄生成分等の影響が現れてくるため、高域フィルタ１０２と低域フィルタ１０３の切り替え時に移相器の入出力インピーダンスが異なるようになる。このため、信号の挿入損失差や、負荷インピーダンスとフィルタ部とのインピーダンスの不整合が発生して移相量が変動してしまう問題がある。そこで、このような単極双投スイッチの寄生成分等の影響を軽減する技術が特許文献１に記載されている。
【０００９】
特許文献１に記載の移相器は、スイッチ手段の入出力側にそれぞれ抵抗整合回路を有している。この抵抗整合回路は、電界効果トランジスタの遮断時に容量に起因する反射を打ち消すため信号伝送路に直列接続した整合用インダクタと、電界効果トランジスタの導通時に寄生抵抗に起因する反射を打ち消すため信号伝送路に並列接続した整合用抵抗とから構成されるものである。
【００１０】
また、関連する技術として、入出力端子に入力した高周波信号が、整合スタブによりインピーダンス変換されることが、特許文献２に記載されている。
【００１１】
【特許文献１】特開２００２−７６８１０号公報  （図４）
【特許文献１】特開平１１−３３０８０２号公報  （図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図４の移相器ではスイッチ部を通過する際、オン側のＦＥＴの寄生成分、オフ側のＦＥＴの影響を受け、入力が同じ特性インピーダンスにもかかわらず、高域フィルタ通過後と、低域フィルタ通過後とでそれぞれ異なるインピーダンスになってしまう。この様子を図５で説明する。
【００１３】
図５は、９０°移相器のフィルタ各素子通過時のインピーダンスの変化を示すスミスチャートである。ここで高域フィルタ１０２は、４５°位相が進むように、低域フィルタ１０３は、４５°位相が遅れる素子値にしてある。各素子通過後の入力側を見たインピーダンスは、低域フィルタ１０３をオンにした際、図５（ａ）に示すように、低域フィルタ側のスイッチ部を通過するとＺ１０１の位置に、低域フィルタの入力側のインダクタＬ１０２を通過するとＺ１０２の位置に、次の並列接続のキャパシタＣ１０３を通過するとＺ１０３の位置に、出力側のインダクタＬ１０３を通過するとＺ１０４の位置に変化する。
【００１４】
一方、高域フィルタ１０２をオンにした際には、図５（ｂ）に示すように、高域フィルタ側のスイッチ部を通過するとＺ１１１の位置に、高域フィルタの入力側のキャパシタＣ１０１を通過するとＺ１１２の位置に、次の並列接続のインダクタＬ１０１を通過するとＺ１１３の位置に、出力側のキャパシタＣ１０２を通過するとＺ１１４の位置にインピーダンスが変化する。高域フィルタ１０２と低域フィルタ１０３とのフィルタ通過後のインピーダンスは、それぞれＺ１１４、Ｚ１０４であって異なる値となっている。
【００１５】
すなわち、１８０°など特定の移相量に対応する素子値の場合を除き、フィルタの入出力のインピーダンスにリアクタンス成分があるとその影響を受け、高域フィルタ通過後および低域フィルタ通過後のインピーダンスが異なってくる。このインピーダンスの違いは、信号の挿入損失差や、負荷インピーダンスとフィルタ部の不整合からくる移相量の変動、フィルタ部の切り換え時の挿入損、反射損の悪化の原因となるため、改善が必要となる。
【００１６】
ところで、特許文献１に記載の移相器は、スイッチ手段の入出力側にそれぞれ整合用抵抗が挿入され、インピーダンス不整合による反射を打ち消している。しかしながら、スイッチの前後に、抵抗整合回路を付けているため、付加する回路が多く、占有される素子面積も広くなり、その結果、チップ価格が高くなる等の欠点がある。さらに、抵抗整合回路は、内部に信号伝送線路に並列に接続されている抵抗を有するため、信号の一部がこの整合用抵抗で消費され、挿入損失が大きくなる。特に、スイッチ手段の入出力側にそれぞれ整合用抵抗を挿入するため、移相器が多段に接続される構成では、整合用抵抗による損失は、極めて大きくなってしまう。
【００１７】
一方、特許文献２に記載の整合スタブについては、インピーダンス変換との記述しかなく、作用効果について何ら触れられておらず内容が不明である。
【００１８】
本発明の目的は、高域フィルタあるいは低域フィルタ通過後のインピーダンス不整合を軽減し、高域フィルタ−低域フィルタ間での挿入損失の差や移相誤差を抑える、挿入損失の少ない移相器を提供することにある。
【課題を解決するための手段】
【００１９】
前記目的を達成する本発明の原理は、単極双投スイッチで生じるインピーダンスのリアクタンス成分を打ち消すようなキャパシタとインダクタとからなる回路を単極双投の単極側に付加することで、フィルタ接続部でのインピーダンスを変更し、各フィルタ通過後のインピーダンス不整合を解消することにある。
【００２０】
本発明の一つのアスペクトに係る移相器は、入出力側のそれぞれに設けられ連動して動作する２個の単極双投スイッチによって低域フィルタと高域フィルタとを選択的に切り換える移相器である。移相器は、入力端子と第１の単極双投スイッチとの間に設けられる第１のインピーダンス調整回路と、出力端子と第２の単極双投スイッチとの間に設けられる第２のインピーダンス調整回路と、を備える。第１および第２のインピーダンス調整回路は、キャパシタとインダクタとから構成される。
【００２１】
第１の展開形態の移相器において、第１のインピーダンス調整回路は、入力端子と第１の単極双投スイッチの単極側接続点との間に接続される第１のキャパシタと、入力端子と接地間に接続される第１のインダクタとから構成され、第２のインピーダンス調整回路は、出力端子と第２の単極双投スイッチの単極側接続点との間に接続される第２のキャパシタと、出力端子と接地間に接続される第２のインダクタとから構成されてもよい。
【００２２】
第２の展開形態の移相器において、第１の単極双投スイッチおよび第２の単極双投スイッチは、単極側接続点と高域フィルタとを接続する第１のスイッチ素子と、第１のスイッチ素子における高域フィルタの接続点と接地点とを接続する第２のスイッチ素子と、単極側接続点と低域フィルタとを接続する第３のスイッチ素子と、第３のスイッチ素子における低域フィルタの接続点と接地点とを接続する第４のスイッチ素子と、を含み、第２のスイッチ素子と第３のスイッチ素子とが連動して動作し、第１のスイッチ素子と第４のスイッチ素子とが連動して動作し、第２のスイッチ素子および第３のスイッチ素子と、第１のスイッチ素子および第４のスイッチ素子とは、排他的にオンとなるように動作するようにしてもよい。
【００２３】
第３の展開形態の移相器において、第１の単極双投スイッチおよび第２の単極双投スイッチは、単極側接続点と高域フィルタとを接続する第１のスイッチ素子と、第１のスイッチ素子に並列に接続される第３のインダクタと、単極側接続点と低域フィルタとを接続する第２のスイッチ素子と、第２のスイッチ素子に並列に接続される第４のインダクタと、を含み、第１のスイッチ素子と第２のスイッチ素子とは、排他的にオンとなるように動作するようにしてもよい。
【００２４】
第４の展開形態の移相器において、スイッチ素子は、電界効果トランジスタからなっていてもよい。
【００２５】
第５の展開形態の移相器において、第１のキャパシタのキャパシタンスと第１のインダクタのインダクタンスとが、第１の単極双投スイッチが高域フィルタに接続される時の第１の単極双投スイッチと高域フィルタとの接続点から入力側を見込んだ時のインピーダンスが、該接続点から高域フィルタを見込んだ時のインピーダンスに近づき、第１の単極双投スイッチが低域フィルタに接続される時の第１の単極双投スイッチと低域フィルタとの接続点から入力側を見込んだ時のインピーダンスが、該接続点から低域フィルタを見込んだ時のインピーダンスに近づくように設定され、第２のキャパシタのキャパシタンスと第２のインダクタのインダクタンスとが、第２の単極双投スイッチが高域フィルタに接続される時の第２の単極双投スイッチと高域フィルタとの接続点から出力側を見込んだ時のインピーダンスが、該接続点から高域フィルタを見込んだ時のインピーダンスに近づき、第２の単極双投スイッチが低域フィルタに接続される時の第２の単極双投スイッチと低域フィルタとの接続点から出力側を見込んだ時のインピーダンスが、該接続点から低域フィルタを見込んだ時のインピーダンスに近づくように設定されてもよい。
【００２６】
第６の展開形態の移相器において、第１のインピーダンス調整回路は、第１の単極双投スイッチが高域フィルタに接続される時の第１の単極双投スイッチと高域フィルタとの接続点から入力側を見込んだ時のリアクタンス分の絶対値、および第１の単極双投スイッチが低域フィルタに接続される時の第１の単極双投スイッチと低域フィルタとの接続点から入力側を見込んだ時のリアクタンス分の絶対値、が小さくなるように構成され、第２のインピーダンス調整回路は、第２の単極双投スイッチが高域フィルタに接続される時の第２の単極双投スイッチと高域フィルタとの接続点から出力側を見込んだ時のリアクタンス分の絶対値、および第２の単極双投スイッチが低域フィルタに接続される時の第２の単極双投スイッチと低域フィルタとの接続点から出力側を見込んだ時のリアクタンス分の絶対値、が小さくなるように構成されてもよい。
【００２７】
第７の展開形態の移相器において、第１のキャパシタのキャパシタンスと第１のインダクタのインダクタンスとが、第１の単極双投スイッチが高域フィルタに接続される時の第１の単極双投スイッチと高域フィルタとの接続点から入力側を見込んだ時のリアクタンス分の絶対値、および第１の単極双投スイッチが低域フィルタに接続される時の第１の単極双投スイッチと低域フィルタとの接続点から入力側を見込んだ時のリアクタンス分の絶対値、が小さくなるように設定され、第２のキャパシタのキャパシタンスと第２のインダクタのインダクタンスとが、第２の単極双投スイッチが高域フィルタに接続される時の第２の単極双投スイッチと高域フィルタとの接続点から出力側を見込んだ時のリアクタンス分の絶対値、および第２の単極双投スイッチが低域フィルタに接続される時の第２の単極双投スイッチと低域フィルタとの接続点から出力側を見込んだ時のリアクタンス分の絶対値、が小さくなるように設定されてもよい。
【発明の効果】
【００２８】
本発明によれば、移相器外部の負荷変動に対して移相器の挿入損失の影響が高域フィルタ、低域フィルタとで同等になるため、移相誤差および振幅誤差を小さく抑えることができる。また、インピーダンス調整回路がキャパシタとインダクタとから構成されるために、挿入損失を少なくすることができる。さらに、フィルタ部のインピーダンスを信号線の特性インピーダンスにあわせる必要が無く、各素子の構造を考慮してフィルタのインピーダンスを決めるようにして、各素子の製造ばらつきの影響を減ずることができる。
【発明を実施するための最良の形態】
【００２９】
本発明の実施形態に係る移相器は、入出力側にそれぞれ設けられて連動して動作する２個の単極双投スイッチ（図１の１１ａ、１１ｂ）で低域フィルタ（図１の１３）と高域フィルタ（図１の１２）とを切り換える移相器である。入力端子（図１のＩＮ）と単極双投スイッチ（図１の１１ａ）との間に設けられるインピーダンス調整回路（図１の１０ａ）は、入力端子（図１のＩＮ）と単極双投スイッチ（図１の１１ａ）の単極側接続点との間に接続されるキャパシタ（図１のＣ１０）と、入力端子と接地間に接続されるインダクタ（図１のＬ１０）とからなる。また、出力端子（図１のＯＵＴ）と単極双投スイッチ（図１の１１ｂ）との間に設けられるインピーダンス調整回路（図１の１０ｂ）は、出力端子（図１のＯＵＴ）と単極双投スイッチ（図１の１１ｂ）の単極側接続点との間に接続されるキャパシタ（図１のＣ１４）と、出力端子と接地間に接続されるインダクタ（図１のＬ１４）とからなる。
【００３０】
以上のような構成の移相器は、連動して動作する２個の単極双投スイッチ（図１の１１ａ、１１ｂ）によって低域フィルタ（図１の１３）および高域フィルタ（図１の１２）の一方を選択する。入力端子（図１のＩＮ）から、インピーダンス調整回路（図１の１０ａ）と、選択された低域フィルタ（図１の１３）または高域フィルタ（図１の１２）と、インピーダンス調整回路（図１の１０ｂ）とを介して出力端子（図１のＯＵＴ）に信号が流れる。この時、単極双投スイッチ（図１の１１ａ）が低域フィルタ（図１の１３）を選択した場合の単極双投スイッチ（図１の１１ａ）と低域フィルタ（図１の１３）との接続点から入力側を見たインピーダンス（図１のＺ１）と、単極双投スイッチ（図１の１１ａ）が高域フィルタ（図１の１２）を選択した場合の単極双投スイッチ（図１の１１ａ）と高域フィルタ（図１の１２）との接続点から入力側を見たインピーダンス（図１のＺ１１）とは、インピーダンス調整回路（図１の１０ａ）によって、リアクタンス分がほぼ０となるようにすることができる。同様に、単極双投スイッチ（図１の１１ｂ）と低域フィルタ（図１の１３）との接続点から出力側を見たインピーダンスと、単極双投スイッチ（図１の１１ｂ）と高域フィルタ（図１の１２）との接続点から出力側を見たインピーダンスとも、インピーダンス調整回路（図１の１０ｂ）によって、リアクタンス分がほぼ０となるようにすることができる。
【００３１】
したがって、高域フィルタ（図１の１２）あるいは低域フィルタ（図１の１３）通過後のインピーダンス不整合が軽減され、高域フィルタ（図１の１２）と低域フィルタ（図１の１３）との間での挿入損失の差や移相誤差を抑えることができる。また、インピーダンス調整回路（図１の１０ａ、１０ｂ）は、キャパシタとインダクタとから構成されるために挿入損失が少ない。
【実施例１】
【００３２】
図１は、本発明の第１の実施例に係る移相器の構成を示す回路図である。図１において、移相器は、インピーダンス調整回路１０ａ、１０ｂ、単極双投スイッチ１１ａ、１１ｂ、高域フィルタ１２、低域フィルタ１３を備える。
【００３３】
インピーダンス調整回路１０ａは、入力端子ＩＮと接地点との間に接続されるインダクタＬ１０と、入力端子ＩＮと単極双投スイッチ１１ａとの間に接続されるキャパシタＣ１０とから構成され、インピーダンス調整回路１０ｂも同様な構成であって、出力端子ＯＵＴと接地点との間に接続されるインダクタＬ１４と、出力端子ＯＵＴと単極双投スイッチ１１ｂとの間に接続されるキャパシタＣ１４とから構成される。
【００３４】
単極双投スイッチ１１ａは、インピーダンス調整回路１０ａに接続される単極側と高域フィルタ１２との間に接続されるＦＥＴＱ１と、高域フィルタ１２およびＦＥＴＱ１の接続点と接地点との間に接続されるＦＥＴＱ２と、単極側と低域フィルタ１３との間に接続されるＦＥＴＱ５と、低域フィルタ１３およびＦＥＴＱ５の接続点と接地点との間に接続されるＦＥＴＱ６と、から構成される。また、単極双投スイッチ１１ｂも同様な構成であって、インピーダンス調整回路１０ｂに接続される単極側と高域フィルタ１２との間に接続されるＦＥＴＱ３と、高域フィルタ１２およびＦＥＴＱ３の接続点と接地点との間に接続されるＦＥＴＱ４と、単極側と低域フィルタ１３との間に接続されるＦＥＴＱ７と、低域フィルタ１３およびＦＥＴＱ７の接続点と接地点との間に接続されるＦＥＴＱ８と、から構成される。
【００３５】
高域フィルタ１２は、単極双投スイッチ１１ａと単極双投スイッチ１１ｂとの間に直列接続されるキャパシタＣ１１、Ｃ１２と、キャパシタＣ１１、Ｃ１２の接続点と接地点との間に接続されるインダクタＬ１１とから構成される。また、低域フィルタ１３は、単極双投スイッチ１１ａと単極双投スイッチ１１ｂとの間に直列接続されるインダクタＬ１２、Ｌ１３と、インダクタＬ１２、Ｌ１３の接続点と接地点との間に接続されるキャパシタＣ１３とから構成される。
【００３６】
以上のように構成される移相器は、単極双投スイッチ１１ａ、単極双投スイッチ１１ｂ、高域フィルタ１２、低域フィルタ１３に関して従来例（図４）と同等であって、同じように動作するが、入出力側のそれぞれに付加回路としてインピーダンス調整回路１０ａ、１０ｂを備える点が異なる。インピーダンス調整回路１０ａ、１０ｂは、スイッチ部通過時に生じるインピーダンスのリアクタンス成分を極めて小さな値にする（ほぼレジスタンス成分のみにする）機能を有する。
【００３７】
本実施例では、このインピーダンス調整回路１０ａ（１０ｂ）の構成を、単極双投スイッチ１１ａ（１１ｂ）から直列に入力端子ＩＮ（出力端子ＯＵＴ）に対しキャパシタを付加し、更に入力端子ＩＮ（出力端子ＯＵＴ）から接地点に対し並列のインダクタを付加して、スイッチ通過後（図１のＺ１、Ｚ１１の点）におけるリアクタンス成分の絶対値を最小となるように設定する。なお、単極双投スイッチ１１ａ（１１ｂ）の構成により単極双投スイッチ１１ａ（１１ｂ）通過後のインピーダンスが変わる可能性があるため、インピーダンス調整回路１０ａ、１０ｂもインピーダンスの変化に対応した回路構成にする必要がある。
【００３８】
次に、移相器のフィルタ各素子通過時のインピーダンスの変化について説明する。図２は、本発明の第１の実施例に係る移相器における各部のインピーダンスを表すスミスチャートである。ここで高域フィルタ１２は、４５°位相が進むようにキャパシタＣ１１、Ｃ１２、インダクタＬ１１の素子値を定め、低域フィルタ１３は、４５°位相が遅れるようにインダクタＬ１２、Ｌ１３、キャパシタＣ１３の素子値を定め、さらに高域フィルタ１２、低域フィルタ１３のリアクタンス量、サセプタンス量が同じになるように素子値を定めている。
【００３９】
単極双投スイッチ１１ａ（１１ｂ）により低域フィルタ１３側をオンにした際、図２（ａ）に示すように、各素子通過後の入力側を見たインピーダンスは、インピーダンス調整回路１０ａの通過後にはＺ０の位置に、単極双投スイッチ１１ａを通過するとＺ１の位置に、低域フィルタ１３の最初のインダクタＬ１２を通過するとＺ２の位置に、次の並列接続のキャパシタＣ１３を通過するとＺ３の位置に、次のインダクタＬ１３を通過するとＺ４の位置に変化する。
【００４０】
一方、単極双投スイッチ１１ａ（１１ｂ）により高域フィルタ１２側をオンにした際には、図２（ｂ）に示すように、各素子通過後の入力側を見たインピーダンスは、インピーダンス調整回路１０ａの通過後にはＺ１０の位置に、単極双投スイッチ１１ａを通過するとＺ１１の位置に、高域フィルタ１２の最初のキャパシタＣ１１を通過するとＺ１２の位置に、次の並列接続のインダクタＬ１１を通過するとＺ１３の位置に、次のキャパシタＣ１２を通過するとＺ１４の位置に変化する。
【００４１】
ここで着目すべき点は、単極双投スイッチ１１ａ通過後のインピーダンスＺ１の位置とＺ１１の位置である。インピーダンス調整回路１０ａを設けることにより、Ｚ１、Ｚ１１の点でのインピーダンスのリアクタンス分がほぼ０となりレジスタンス成分のみになる。この場合、図２のスミスチャートからも読み取れるように、移相量によらずフィルタ通過前後（Ｚ１とＺ４、Ｚ１１とＺ１４）で同じインピーダンスへ戻すことが可能になる。
【００４２】
スイッチ部通過後のインピーダンスにリアクタンス成分があると、各フィルタ素子値の調整が困難になる。この理由は、移相量と挿入損失の特性のバランスを保ちながら素子値を単に調整するだけでは、インピーダンスバランスが高域フィルタと低域フィルタ間で悪くなるためである。移相量と挿入損失の特性のバランスを保つためにはフィルタ部素子のリアクタンス成分とサセプタンス成分とを高域フィルタ１２と低域フィルタ１３とで同じ値にすることが望ましく、同じ値の状態でフィルタ通過後のインピーダンスを揃えるためには単極双投スイッチ１１ａ通過後のインピーダンスがレジスタンス成分のみ（リアクタンス成分が極めて小さい）であることが必要になる。
【００４３】
高域フィルタ１２では、直列に接続されたキャパシタＣ１１によりスミスチャート上の容量性領域（図２（ｂ）のＺ１１からＺ１２）へ、低域フィルタ１３では直列に接続されたインダクタＬ１２によりスミスチャート上の誘電性領域（図２（ａ）のＺ１からＺ２）へと、それぞれ逆のリアクタンス成分を持つ方向へ動くことになる。逆方向のリアクタンス成分を解消するため、高域フィルタ１２では、インダクタＬ１１とキャパシタＣ１２とが作用して、元のインピーダンスへ戻している（図２（ｂ）のＺ１２からＺ１３、さらにＺ１４）。低域フィルタ１３では、キャパシタＣ１３とインダクタＬ１３とが作用して元のインピーダンスへ戻している（図２（ａ）のＺ２からＺ３、さらにＺ４）。
【００４４】
ここで、もし単極双投スイッチのフィルタ接続側のインピーダンスにリアクタンス成分があると、高域フィルタを通過した場合と低域フィルタを通過した場合で異なるインピーダンスに動いてしまうことになる。
【００４５】
スイッチ部で生じるリアクタンス成分を考慮して所望の移相量が得られるよう各フィルタの素子値を決めることは可能であるが、この場合、高域フィルタ１２、低域フィルタ１３のサセプタンス、リアクタンスのバランスが大きく異なり、一方のフィルタの通過損が他方にくらべて大きくなり、スイッチ切り換えによる振幅誤差が大きくなるため、移相器の特性劣化につながってしまう。
【００４６】
本実施例では、単極双投スイッチ１１ａ通過後のリアクタンス成分をなくすようインピーダンス調整回路１０ａを設けることで、各フィルタ通過後のインピーダンスが同じになるため、前述のような特性劣化が生じにくくなる。
【００４７】
ところで、図１では単極双投スイッチ１１ａで生じるインピーダンスのリアクタンス成分を打ち消すインピーダンス調整回路１０ａを設け、通常はフィルタ接続部でのインピーダンスを特性インピーダンス（例えば５０Ω）に合わせるようにするが、インピーダンス調整回路１０ａの素子値を変更することで異なるインピーダンスに設定することも可能である。この場合、移相器の素子値もこのインピーダンスにあわせて変えることになる。
【００４８】
例えば、１２ＧＨｚ動作時、９０°移相器のフィルタ部のインピーダンスを５０Ωとした場合、低域フィルタ１３中のインダクタＬ１２、Ｌ１３、キャパシタＣ１３、高域フィルタ１２中のインダクタＬ１１、キャパシタＣ１１、Ｃ１２、の素子値は、それぞれ、０．２８２ｎＨ、０．２８２ｎＨ、０．１９２ｐＦ、０．９６２ｎＨ、０．６５７ｐＦ、０．６５７ｐＦとなる。
【００４９】
また、インピーダンスを７５Ωとした場合、各素子値は、それぞれ、０．４２３ｎＨ、０．４２３ｎＨ、０．１２８ｐＦ、１．４４３ｎＨ、０．４３８ｐＦ、０．４３８ｐＦとなる。さらに、インピーダンスを２５Ωとした場合、各素子値は、それぞれ、０．１４１ｎＨ、０．１４１ｎＨ、０．３８５ｐＦ、０．４８１ｎＨ、１．３１４ｐＦ、１．３１４ｐＦとなる。すなわち、２５Ωの場合には、５０Ωの場合に比べて高域フィルタ１２、低域フィルタ１３ともに、インダクタの素子値が１／２倍、キャパシタの素子値が２倍になり、７５Ωの場合には、５０Ωの場合に比べてインダクタの素子値が１．５倍、キャパシタの素子値が２／３倍になる。
【００５０】
高周波で動作させる場合、フィルタを構成している各素子の素子値を小さくする必要がある。この場合、インダクタに比べ、キャパシタは、フリンジング容量（キャパシタの縁で発生する容量）や製造ばらつきの影響を受けやすく、キャパシタの素子値そのもののばらつきに大きく影響する。したがって、フィルタ部のインピーダンスが小さくなるようインピーダンス調整回路１０ａ（１０ｂ）の素子値を設定することでキャパシタの面積が広がり、製造ばらつきを軽減することが可能である。
【００５１】
すなわち、単極双投スイッチ１１ａ（１１ｂ）でのインピーダンスのリアクタンス成分を打ち消すインピーダンス調整回路１０ａ（１０ｂ）を設け、フィルタ部につながる部分のインピーダンスと移相器外部の特性インピーダンスとが同じになるようにも構成できるが、フィルタ部のインピーダンスと特性インピーダンスとを違うように構成することもできる。フィルタ部のインピーダンスを変えることにより、フィルタ部を構成する素子値が変わり、先に述べたように素子の構造を製造ばらつきの影響を受けにくいサイズに変更することができる。
【実施例２】
【００５２】
図３は、本発明の第２の実施例に係る移相器の構成を示す回路図である。図３において図１と同一の符号は同一物を表す。図３において図１と大きく異なる点は、単極双投スイッチ１１ｃ、１１ｄ内のＦＥＴＱ１、Ｑ３、Ｑ５、Ｑ７のそれぞれのソース・ドレイン間にインダクタＬ２１、Ｌ２３、Ｌ２２、Ｌ２４を接続していることである。このようにＦＥＴとインダクタの並列接続は、インダクタとＦＥＴの寄生容量との共振を利用したスイッチを構成する。すなわち、実施例２では単極双投スイッチ１１ｃ、１１ｄをＦＥＴのソース・ドレインとインダクタを並列に接続した共振型スイッチに置き換えた構成になっている。
【００５３】
図３に示す移相器の動作は、高域フィルタ１２に信号を通す場合、ＦＥＴＱ１、Ｑ３をオンとし、ＦＥＴＱ５、Ｑ７をオフとし、オフとなったＦＥＴＱ５、Ｑ７のソース・ドレイン間に寄生容量が発生し、ＦＥＴに並列に接続したインダクタとの間で移相器の帯域に共振を持つため、信号の通過を妨げる。一方、オンとなったＦＥＴＱ１、Ｑ３は、ドレイン・ソース間の抵抗が低下するため、信号が高域フィルタ１２を通過することになる。
【００５４】
一方、低域フィルタ１３に信号を通す場合には、ＦＥＴＱ１、Ｑ３をオフとし、ＦＥＴＱ５、Ｑ７をオンとすることで、上記の高域フィルタ１２と同様に低域フィルタ１３に信号が通過することになる。なお、高域フィルタ１２および低域フィルタ１３内の各素子値については、実施例１で説明した素子値と同等である。
【００５５】
実施例２では、単極双投スイッチ部を共振型スイッチで構成しているが、ＦＥＴがオンの場合、高周波動作では、並列に接続しているインダクタＬ２１、Ｌ２２、Ｌ２３、Ｌ２４の影響を受けやすく、スイッチ通過後のインピーダンスの変動による信号の反射、帯域変動などの特性劣化を招く可能性が大きい。単極双投スイッチの単極側に設けたインピーダンス調整回路１０ａ、１０ｂは、インダクタＬ２１、Ｌ２２、Ｌ２３、Ｌ２４の影響を打ち消すことが可能で、インピーダンスの変動を防ぎ、信号の反射等の発生を抑えることが可能になる。
【００５６】
図３に示す共振型スイッチを用いた単極双投スイッチ１１ｃ、１１ｄは、制御するＦＥＴの数が図１に比べて半分と少なく、スイッチの構成が簡単になる等のメリットがある。ただし、オン時、ＦＥＴに並列に接続しているインダクタの影響による特性劣化がある。付加回路１０ａ、１０ｂは、このインダクタの影響を極めて少ないものとするように動作し、共振型スイッチを用いた移相器にも有効に働く。
【００５７】
なお、以上の説明において、主として入力端子側について説明したが、移相器は、左右対称に構成されるので、出力端子側に対しても同様のことが言える。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施例に係る移相器の構成を表す回路図である。
【図２】本発明の第１の実施例に係る移相器における各部のインピーダンスを表すスミスチャートである。
【図３】本発明の第２の実施例に係る移相器の構成を表す回路図である。
【図４】従来の移相器の構成を表す回路図である。
【図５】従来の移相器における各部のインピーダンスを表すスミスチャートである。
【符号の説明】
【００５９】
１０ａ、１０ｂ  インピーダンス調整回路
１１ａ、１１ｂ、１１ｃ、１１ｄ  単極双投スイッチ
１２  高域フィルタ
１３  低域フィルタ
Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４  キャパシタ
Ｌ１０、Ｌ１１、Ｌ１２、Ｌ１３、Ｌ１４、Ｌ２１、Ｌ２２，Ｌ２３、Ｌ２４  インダクタ
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８  ＦＥＴ
【図１】
2006019823.tif 000003
【図２】
2006019823.tif 000004
【図３】
2006019823.tif 000005
【図４】
2006019823.tif 000006
【図５】
2006019823.tif 000007