(57)【要約】【課題】プロセス中の金属汚染による結晶欠陥の発生を抑制して、暗電流の発生を抑えて量子効率を向上させることができる裏面照射型の固体撮像装置およびその製造方法を提供する。【解決手段】基板２０に炭素をイオン注入することによりゲッタリング層２１を形成し、ｐ+ 型不純物層２２を形成した後に、基板２０上にｐ型エピタキシャル層１０を形成する。このとき、ｐ+ 型不純物層２２中のｐ型不純物がｐ型エピタキシャル層１０に拡散して、ｐ+ 型不純物層１１が形成される。その後、ｐ型エピタキシャル層１０に、光電変換により発生する電荷を蓄積するｎ型領域を含む半導体領域やトランジスタを形成し、さらに、ｐ型エピタキシャル層１０上に配線層３６を形成する。配線層３６を形成した後、配線層３６上に支持基板４０を形成し、ゲッタリング層２１を含めて基板２０を除去する。【選択図】図５
2006019360.tif 000002
【特許請求の範囲】
【請求項１】
ゲッタリング層を内部に含む基板上に、第１導電型のエピタキシャル層が形成され、前記基板と前記エピタキシャル層の界面を跨がるように前記基板および前記エピタキシャル層に、前記エピタキシャル層よりも第１導電型の不純物濃度が高い第１導電型不純物層が形成された構造体を作製する工程と、
前記エピタキシャル層に光電変換により発生する電荷を蓄積する第２導電型領域を形成する工程と、
前記エピタキシャル層上に配線層を形成する工程と、
前記基板を除去する工程と
を有する固体撮像装置の製造方法。
【請求項２】
前記構造体を作製する工程において、前記エピタキシャル層側から前記基板側へといくに従って不純物濃度が高くなる濃度勾配をもつ前記第１導電型不純物層を有する前記構造体を作製する
請求項１記載の固体撮像装置の製造方法。
【請求項３】
前記基板を除去する工程において、前記界面位置を越えて前記エピタキシャル層に形成された前記第１導電型不純物層の途中まで除去する
請求項２記載の固体撮像装置の製造方法。
【請求項４】
前記構造体を作製する工程は、
前記基板に前記ゲッタリング層を形成する工程と、
前記基板に第１導電型不純物を導入する工程と、
前記第１導電型不純物の導入後に、前記基板上に前記エピタキシャル層を形成する工程とを有し、
前記基板に導入された第１導電型不純物を、前記エピタキシャル層中に拡散させて、前記界面位置を跨がる前記第１導電型不純物層を形成する
請求項１記載の固体撮像装置の製造方法。
【請求項５】
前記構造体を作製する工程は、
前記基板に前記ゲッタリング層を形成する工程と、
前記基板上に前記エピタキシャル層を形成する工程と、
前記エピタキシャル層の形成途中あるいは形成後に、前記基板に前記第１導電型不純物を導入する工程とを有し、
前記基板に導入された前記第１導電型不純物を、前記エピタキシャル層中まで拡散させて、前記界面位置を跨がる前記第１導電型不純物層を形成する
請求項１記載の固体撮像装置の製造方法。
【請求項６】
前記ゲッタリング層は、前記基板に炭素を導入することにより形成する
請求項１記載の固体撮像装置の製造方法。
【請求項７】
前記配線層を形成する工程の後、前記基板を除去する工程の前に、支持基板を前記配線層上に形成する工程をさらに有する
請求項１記載の固体撮像装置の製造方法。
【請求項８】
第１導電型のエピタキシャル層の第１面に配線層が形成され、前記エピタキシャル層の第２面側から光を受光する固体撮像装置であって、
前記エピタキシャル層に形成され、光電変換により発生した電荷を蓄積する第２導電型領域と、
前記第２導電型領域よりも前記エピタキシャル層の前記第２面側に形成され、前記エピタキシャル層よりも不純物濃度が高い第１導電型不純物層とを有し、
前記第１導電型不純物層の不純物濃度が、第２面側にいくに従って高くなる濃度勾配をもち、前記第２面の位置において最大濃度となるように規定された
固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびその製造方法に関し、特に、配線層が形成される側とは反対側から光を受光する裏面照射型の固体撮像装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、受光のための開口率の向上、配線層のレイアウトの自由度の向上の観点から、半導体層の表面側に配線層を形成し、半導体層の裏面側から光を入射させて撮像できるようにした裏面照射型の固定撮像装置が知られている。裏面照射型の固体撮像装置として、ＣＣＤ型（例えば、特許文献１参照）とＭＯＳ型（例えば特許文献２参照）のそれぞれが提案されている。
【０００３】
裏面照射型の固体撮像装置の製造プロセスにおいて、受光部等が形成される半導体層に金属が侵入すると、当該金属に起因する結晶欠陥が発生し、当該結晶欠陥により白傷と呼ばれる画像欠陥が生じてしまう。この画像欠陥を抑制するため、裏面照射型の固体撮像装置の製造プロセスにおいて、プロセス中に半導体層に侵入した金属をいかにしてゲッタリングするかを考慮する必要がある。金属をゲッタリングするゲッタリング層は、通常、半導体層の活性領域外に形成される。
【特許文献１】特開２００２−１５１６７３号公報
【特許文献２】特開２００３−３１７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、裏面照射型の固体撮像装置の製造プロセスにおいては、ゲッタリング層の形成に制約がともなう。例えば、裏面照射型の固体撮像装置をＳＯＩ基板のシリコン層を利用して形成する場合には、酸化シリコン層を挟んでシリコン層に対向するシリコン基板にゲッタリング層を形成しても、当該酸化シリコン層がバリアとなってしまい、シリコン層に侵入する金属をゲッタリングすることができない。
【０００５】
一方、半導体層の光入射面（裏面）となる界面が空乏化することによる暗電流の発生や、感度低下を抑制することも重要である。このため、半導体層の上記界面位置において多数キャリア濃度を高めるプロセスを考慮する必要がある。
【０００６】
本発明は上記の事情に鑑みてなされたものであり、その目的は、プロセス中の金属汚染による結晶欠陥の発生を抑制して、暗電流の発生を抑えて量子効率を向上させることができる固体撮像装置の製造方法を提供することにある。
【０００７】
本発明の他の目的は、暗電流の発生を抑制し量子効率を向上させることができる固体撮像装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本発明の固体撮像装置の製造方法は、ゲッタリング層を内部に含む基板上に、第１導電型のエピタキシャル層が形成され、前記基板と前記エピタキシャル層の界面を跨がるように前記基板および前記エピタキシャル層に、前記エピタキシャル層よりも第１導電型の不純物濃度が高い第１導電型不純物層が形成された構造体を作製する工程と、前記エピタキシャル層に光電変換により発生する電荷を蓄積する第２導電型領域を形成する工程と、前記エピタキシャル層上に配線層を形成する工程と、前記基板を除去する工程とを有する。
【０００９】
前記構造体を作製する工程において、前記エピタキシャル層側から前記基板側へといくに従って不純物濃度が高くなる濃度勾配をもつ前記第１導電型不純物層を有する前記構造体を作製する。
【００１０】
前記基板を除去する工程において、前記界面位置を越えて前記エピタキシャル層に形成された前記第１導電型不純物層の途中まで除去する。
【００１１】
上記の本発明の固体撮像装置の製造方法では、第２導電型領域の形成および配線層の形成工程において、エピタキシャル層に侵入した金属は、当該エピタキシャル層の近くにあるゲッタリング層により有効に捕獲される。ゲッタリング層は、結晶欠陥が多い層であるため、基板を除去する工程において、当該基板とともに除去される。
ここで、エピタキシャル層側から基板側へといくに従って不純物濃度が高くなる濃度勾配をもつ第１導電型不純物層を有する構造体を用意することにより、基板を除去した後に、除去面にいくに従って不純物濃度が高くなり、除去面において最大濃度となるような第１導電型不純物層が残る。
界面位置は比較的結晶性が悪いことから、基板を除去する工程において、界面位置を越えてエピタキシャル層に形成された第１導電型不純物層の途中まで除去することにより、除去面における結晶性が良好となる。
【００１２】
上記の目的を達成するため、本発明の固体撮像装置は、第１導電型のエピタキシャル層の第１面に配線層が形成され、前記エピタキシャル層の第２面側から光を受光する固体撮像装置であって、前記エピタキシャル層に形成され、光電変換により発生した電荷を蓄積する第２導電型領域と、前記第２導電型領域よりも前記エピタキシャル層の前記第２面側に形成され、前記エピタキシャル層よりも不純物濃度が高い第１導電型不純物層とを有し、前記第１導電型不純物層の不純物濃度が、第２面側にいくに従って高くなる濃度勾配をもち、前記第２面の位置において最大濃度となるように規定されたものである。
【００１３】
上記の本発明の固体撮像装置では、エピタキシャル層に形成された第１導電型不純物層は、その不純物濃度が、第２面側にいくに従って高くなる濃度勾配をもち、第２面の位置において最大濃度となるように規定されている。
上記の濃度勾配をもつことにより、エピタキシャル層で発生した電荷が第２導電型領域へ移動するような電界が発生するため、電荷が有効に第２導電型領域に蓄積される。
また、第２面の位置において最大濃度となることから、第２面位置において電位井戸が形成されることが防止され、エピタキシャル層で発生した電荷が界面（第２面）位置に捕獲されることが防止される。
【発明の効果】
【００１４】
本発明の固体撮像装置の製造方法によれば、プロセス中の金属汚染による結晶欠陥の発生を抑制することができ、暗電流の発生を抑制し量子効率を向上させた固体撮像装置を製造することができる。
本発明の固体撮像装置によれば、暗電流の発生を抑制し量子効率を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明の実施の形態について、図面を参照して説明する。本実施形態では、信号電荷として電子を用い、第１導電型をｐ型とし、第２導電型をｎ型とした例について説明する。なお、信号電荷としてホールを用いる場合には、上記の極性を逆にすればよい。
【００１６】
図１は、本実施形態に係る固体撮像装置の断面図である。本実施形態では、ＣＭＯＳイメージセンサと称されるＭＯＳ型の固体撮像装置について説明する。
【００１７】
本実施形態では、基板としてシリコンのｐ型エピタキシャル層１０を用いる。ｐ型エピタキシャル層１０の厚さは、固体撮像装置の仕様によるが、可視光用の場合には４〜６μｍであり、近赤外線用では６〜１０μｍとなる。また、ｐ型エピタキシャル層１０のｐ型不純物濃度（アクセプター濃度）は、固体撮像装置の仕様によるが、１×１０14ｃｍ-3〜５×１０16ｃｍ-3程度である。
【００１８】
上記のｐ型エピタキシャル層１０の第１面（表面）には、配線層３６が形成されており、本実施形態に係る固体撮像装置は、配線層３６が形成された側とは反対側の第２面（裏面）から光を受光するように構成されている。すなわち、裏面照射型の固体撮像装置が構成されている。
【００１９】
ｐ型エピタキシャル層１０の第２面の表層には、ｐ型エピタキシャル層１０よりも高濃度にｐ型不純物を含有するｐ+ 型不純物層（第１導電型不純物層）１１が形成されている。後述するようにｐ+ 型不純物層１１により、暗電流の発生を抑え、量子効率を向上させる構成となっている。
【００２０】
ｐ型エピタキシャル層１０には、画素毎にｎ型領域１２が形成されている。ｐ型エピタキシャル層１０に入射した光は、ｐ型エピタキシャル層１０とｎ型領域１２とのｐｎ接合を中心としたフォトダイオードにより光電変換されて、ｎ型領域１２に蓄積される。
【００２１】
ｎ型領域１２上、すなわちｐ型エピタキシャル層１０の第１面の表層には、埋め込みフォトダイオードとするためのｐ+ 型領域１３が形成されている。ｐ+ 型領域１３は、ｐ+
型不純物層１１と同様の機能を有する。
【００２２】
ｐ型エピタキシャル層１０の第１面側には、ｎ型領域１４とｎ型領域１５が形成されている。ｎ型領域１４はフローディングディフュージョンとなる。ｎ型領域１５は、転送トランジスタ以外のトランジスタのソースあるいはドレインとなる。ｐ型エピタキシャル層１０の第１面側には、隣接画素への信号電荷の漏れ込みを防止するため、画素領域を区画するｐ型領域１６が形成されている。
【００２３】
ｐ型エピタキシャル層１０の第１面上に、ゲート絶縁膜３１を介して転送トランジスタのゲート電極３２や、転送トランジスタ以外のトランジスタのゲート電極３３が形成されている。なお、図１では、転送トランジスタ以外のトランジスタを１つ示しているが、数に限定はない。
【００２４】
トランジスタ等を被覆してｐ型エピタキシャル層１０の第１面上に、配線３４と層間絶縁膜３５が積層された配線層３６が形成されている。配線３４は例えばアルミニウムからなり、層間絶縁膜３５は例えば酸化シリコンからなる。図１では、２層配線を例示しているが、３層配線であっても４層配線であってもよい。
【００２５】
配線層３６上には、ｐ型エピタキシャル層１０の強度を高めるための支持基板４０が形成されている。支持基板４０は、ｐ型エピタキシャル層１０との熱膨張係数の相違による反りの発生を防止するため、シリコンにより形成することが好ましいが、石英ガラスを用いてもよい。ただし、ｐ型エピタキシャル層１０の強度を確保できる場合には、支持基板４０を設けなくてもよい。
【００２６】
ｐ型エピタキシャル層１０の第２面側には、図示しない酸化シリコン膜を介して窒化シリコンからなるパッシベーション膜５１が形成されている。パッシベーション膜５１上には、カラーフィルタ５２が形成されており、カラーフィルタ５２上にはオンチップレンズ５３が形成されている。なお、図示は省略したが、不図示の酸化シリコン膜とパッシベーション膜５１との間に、各画素を開口する遮光膜が設けられていてもよい。
【００２７】
上記の固体撮像装置では、ｐ型エピタキシャル層１０の第２面（裏面）側から入射した光は、オンチップレンズ５３と、カラーフィルタ５２を経由して、ｐ型エピタキシャル層１０に入射する。光の入射によってｐ型エピタキシャル層１０に生じた電子は、界面（第２面）付近にトラップされることなく、ｎ型領域１２に蓄積される。
【００２８】
ゲート電極３２に電圧が印加されて転送トランジスタがオン状態となると、ｎ型領域１２に蓄積された電子は、フローティングディフュージョンとなるｎ型領域１４へ転送される。図示はしないがｎ型領域１４は、増幅トランジスタのゲート電極に接続されており、ｎ型領域１４の電位が増幅トランジスタにより増幅されて出力される。
【００２９】
読み出し後、フローティングディフュージョンとなるｎ型領域１４の電位が電源電位にリセット、すなわちｎ型領域１４に蓄積された電子が排出される。
【００３０】
図２は、ｐ型エピタキシャル層１０の第２面からｐ+ 型領域１３までのポテンシャル（電位）を示す模式図である。
【００３１】
ｐ型エピタキシャル層１０の第２面から深さ方向に、ｐ+ 型不純物層１１、ｐ型エピタキシャル層１０、ｎ型領域１２へいくに従ってポテンシャルが高くなる。そして、ｎ型領域１２からｐ+ 型領域１３へいくに従って再びポテンシャルが低くなっている。
【００３２】
本実施形態では、ｐ型エピタキシャル層１０の第２面の表層には、電位の井戸が形成されていない。第２面の表層に電位の井戸が形成されてしまうと、光電変換によって生じた電子がこの表層部分にも蓄積されてしまう。この部分に蓄積された電子は、完全に読み出したり、排出したりすることが困難となるため、暗電流の発生の原因となり、また、量子効率の低下に繋がる。
【００３３】
本実施形態では、ｐ型エピタキシャル層１０の第２面の表層には、電位の井戸（電位が高い部分）が形成されていないことから、光電変換によって生じた電子は、最も電位の高いｎ型領域１２に有効に蓄積される。ｎ型領域１２に蓄積された電子は、完全に読み出したり、排出したりすることができるため、暗電流の発生を抑制することができ、また、量子効率を向上させることができる。
【００３４】
図２に示すポテンシャル分布にするため、第２面の表層には、ｐ型エピタキシャル層１０に比べて高濃度のｐ+ 型不純物層１１が形成され、かつ、ｐ+ 型不純物層１１の不純物濃度が第２面の位置において最大濃度となるように形成されている。
【００３５】
次に、上記の本実施形態に係る固体撮像装置の製造方法について、図３〜図５を参照して説明する。
【００３６】
図３（ａ）に示すように、基板２０に炭素イオンをイオン注入することにより、基板２０の表面から所定の深さにゲッタリング層２１を形成する。基板２０は、例えばチョクラルスキー（ＣＺ）法によって形成した単結晶シリコン基板である。このイオン注入前に、イオン打ち込みによる汚染やチャネリングを防止する汚染防止膜として、酸化シリコン膜を形成してもよい。基板２０は、電子を信号として扱う素子では、ｐ型基板となる。打ち込む炭素量は、ゲッタリング効果が期待できる１×１０14ｃｍ-2〜１×１０16ｃｍ-2程度である。また、ゲッタリング層２１が基板２０表面に形成されないように、比較的深めに形成する必要がある。例えば、１００ｋｅＶ〜３００ｋｅＶ程度の比較的高めのエネルギーでイオン注入を行う。ゲッタリング層２１を深めに形成するのは、後に形成するｐ型エピタキシャル層１０の結晶性を良好に確保するためである。
【００３７】
次に、図３（ｂ）に示すように、基板２０にボロン等のｐ型不純物をイオン注入することにより、ゲッタリング層２１よりも基板表面側にｐ+ 型不純物層２２を形成する。
【００３８】
基板２０表面に汚染防止膜が形成されている場合には、当該汚染防止膜を除去した後、図３（ｃ）に示すように、エピタキシャル成長法により、ｐ型エピタキシャル層１０の形成を行う。ｐ型エピタキシャル層１０の厚さやｐ型不純物濃度は、固体撮像装置の仕様により決まることは、上記した通りである。なお、ｐ型エピタキシャル層１０の形成工程前に、基板２０表面の結晶性改善のための熱処理（アニール）を行ってもよい。これは、炭素打ち込み等により基板２０の結晶性が悪化しているため、熱処理により基板２０の結晶性を向上させることで、当該基板２０上に形成されるｐ型エピタキシャル層１０の結晶性が向上するからである。
【００３９】
基板２０の表面にｐ+ 型不純物層２２が形成されているため、ｐ型エピタキシャル層１０と基板２０との界面から、ｐ型エピタキシャル層１０側にｐ+ 型不純物層２２中のｐ型不純物が拡散する。これにより、当該界面から所定の深さまでに、ｐ型エピタキシャル層１０よりも高濃度にｐ型不純物を含有するｐ+ 型不純物層１１が形成される。このようにして形成されたｐ+ 型不純物層１１は、ｐ型不純物の供給源となるｐ+ 型不純物層２２側にいくに従って不純物濃度が高くなるような濃度勾配をもつ。基板２０とｐ型エピタキシャル層１０の界面を跨がるように、基板２０およびｐ型エピタキシャル層１０に形成されたｐ+ 型不純物層１１，２２は、本発明の第１導電型不純物層に相当する。
【００４０】
次に、図４（ａ）に示すように、ｐ型エピタキシャル層１０に回路形成を行う。例えば、フォトダイオードとなるｎ型領域１２、ｐ+ 型領域１３、フローディングディフュージョンとなるｎ型領域１４、トランジスタのソースあるいはドレインとなるｎ型領域１５を形成する。また、ｐ型エピタキシャル層１０上に熱酸化法によりゲート絶縁膜３１を形成し、さらにトランジスタのゲート電極３２，３３を形成する。なお、これらの形成順序は適宜変更可能であり、例えばゲート電極３２，３３を形成した後にｎ型領域１４やｎ型領域１５を形成してもよい。
【００４１】
次に、図４（ｂ）に示すように、トランジスタを被覆するように、ｐ型エピタキシャル層１０上に配線層３６を形成する。配線層３６の形成では、配線３４の形成および層間絶縁膜３５の形成を繰り返すことにより、多層配線を形成する。
【００４２】
次に、図５（ａ）に示すように、配線層３６上に例えばシリコンからなる支持基板４０を形成する。支持基板４０の形成は、配線層３６上にシリコンを流しこむことにより形成しても、シリコン基板を貼り付けてもよい。
【００４３】
次に、図５（ｂ）に示すように、基板２０を除去する。基板２０の厚さは６００〜８００μｍ程度ある。従って、まずグラインダーを用いて数百μｍ程度削った後、ウェットエッチングにより残りの数１０μｍの膜を除去する。このとき、裏面側から、ゲッタリング層２１、ｐ+ 型不純物層２２を含む基板２０を除去し、さらに、除去界面がｐ+ 型不純物層１１に入り込むように、ｐ+ 型不純物層１１の表層をも除去する。ウェットエッチングは、例えばフッ酸（ＨＦ）と、硝酸（ＨＮＯ3 ）と酢酸（ＣＨ3 ＣＯＯＨ）の混合液を用い、膜厚をモニターしながら行う。
【００４４】
図６は、基板２０の露出面を基準位置（０）とした、深さ方向におけるｐ型不純物濃度を示す模式図である。
【００４５】
図６に示すように、ｐ+ 型不純物層２２には高濃度のｐ型不純物が導入されているため、ｐ型不純物の最大濃度はｐ+ 型不純物層２２の領域にある。上記したように、ｐ+ 型不純物層２２からｐ型不純物が拡散されて形成されたｐ+ 型不純物層１１は、ｐ型エピタキシャル層１０側からｐ+ 型不純物層２２側へいくに従ってｐ型不純物濃度が高くなるような濃度勾配をもっている。なお、ｐ+ 型不純物層１１ほどではないが、ゲッタリング層２１にもｐ+ 型不純物層２２中のｐ型不純物が拡散されている。
【００４６】
裏面側から、ゲッタリング層２１およびｐ+ 型不純物層２２を含む基板２０を除去し、さらに除去界面がｐ+ 型不純物層１１に入り込むようにすることにより、残ったｐ+ 型不純物層１１は、除去界面側にいくに従ってｐ型不純物濃度が高くなる濃度勾配をもち、除去界面の位置において最大濃度となる。また、ｐ+ 型不純物層２２とｐ+ 型不純物層１１の界面、すなわち基板２０とｐ型エピタキシャル層１０の界面は、結晶性が悪いため、除去界面をｐ+ 型不純物層１１に入り込ませることが好ましい。
【００４７】
以降の工程としては、ｐ型エピタキシャル層１０上に、パッシベーション膜５１を形成し、カラーフィルタ５２を形成し、オンチップレンズ５３を形成することにより、図１に示す固体撮像装置が製造される。
【００４８】
以上説明したように本実施形態に係る固体撮像装置の製造方法では、ｐ型エピタキシャル層１０の光入射面の近傍に形成されたゲッタリング層２１が、基板２０の除去工程まで存在する。このため、図４（ａ）および（ｂ）に示すｐ型エピタキシャル層１０への半導体領域の形成や配線層の形成工程において、ｐ型エピタキシャル層１０に侵入する金属をゲッタリング層２１により有効に捕獲することができ、金属汚染による結晶欠陥の発生を抑制することができる。
【００４９】
従って、暗電流や白傷の少ない固体撮像装置を製造することができる。また、製造後の固体撮像装置にはゲッタリング層２１は除去されていることから、結晶性の悪いゲッタリング層２１からの暗電流の影響を受けることもない。
【００５０】
また、ｐ型エピタキシャル層１０の形成時における温度や成長速度等の条件を選択することにより、所望の濃度勾配をもつｐ+ 型不純物層１１を形成できる。濃度勾配をもつことにより、光電変換により発生した電子が有効にｎ型領域１２へ蓄積されることから、量子効率の高い固体撮像装置を製造することができる。
【００５１】
さらに、ｐ型エピタキシャル層１０の界面（第２面）の位置にｐ型不純物の濃度が最大となる構造を作製できることから、界面付近での暗電流発生を抑制することができる。
【００５２】
本発明は、上記の実施形態の説明に限定されない。
本実施形態では、ＣＭＯＳイメージセンサと称されるＭＯＳ型の固体撮像装置について説明したが、ＣＣＤ型の固体撮像装置にも適用可能である。ゲッタリング層２１の形成には、炭素以外の他の不純物をイオン注入してもよく、例えばリンをイオン注入してもよい。また、ゲッタリング層２１を形成する前にｐ+ 型不純物層２２を形成してもよい。
【００５３】
また、ｐ型エピタキシャル層１０を多段階で形成する場合には、ｐ型エピタキシャル層１０の形成途中にｐ+ 型不純物層２２を形成してもよい。この場合には、ｐ+ 型不純物層２２の形成後に再度ｐ型エピタキシャル層１０の形成（温度約１１００℃）が行われる。従って、ｐ+ 型不純物層２２中のｐ型不純物がｐ型エピタキシャル層１０内へ拡散されて、ｐ+ 型不純物層１１が形成される。このようにすると、ｐ型エピタキシャル層１０の形成に際して２回以上の熱履歴が加えられるので、ゲッタリング層２１内の結晶欠陥が更に成長し、ゲッタリング能力を向上させることができる。
【００５４】
また、ｐ型エピタキシャル層１０の形成後にｐ+ 型不純物層２２を形成してもよい。この場合には、例えば、ｐ+ 型不純物層２２を形成した後、ｐ型エピタキシャル層１０の結晶性改善のためのアニール工程を行うことにより、ｐ+ 型不純物層２２中のｐ型不純物がｐ型エピタキシャル層１０に拡散されて、ｐ+ 型不純物層１１が形成される。
【００５５】
本実施形態では、ｐ型エピタキシャル層１０を用いることとしたが、信号電荷としてホールを用いる場合には、例えば、ｎ型のエピタキシャル層１０を用いることもできる。この場合には、例えば、各種の不純物領域の極性を逆にすればよい。例えば、ｐ+ 型不純物層１１は、ｎ+ 不純物層となる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００５６】
【図１】本実施形態に係る固体撮像装置の断面図である。
【図２】ｐ型エピタキシャル層の第２面からｐ+ 型領域までのポテンシャル（電位）を示す模式図である。
【図３】本実施形態に係る固体撮像装置の製造における工程断面図である。
【図４】本実施形態に係る固体撮像装置の製造における工程断面図である。
【図５】本実施形態に係る固体撮像装置の製造における工程断面図である。
【図６】基板２０の露出面を基準位置（０）とした、深さ方向におけるｐ型不純物濃度を示す模式図である。
【符号の説明】
【００５７】
１０…ｐ型エピタキシャル層、１１…ｐ+ 型不純物層、１２…ｎ型領域、１３…ｐ+ 型領域、１４…ｎ型領域、１５…ｎ型領域、１６…ｐ型領域、２０…基板、２１…ゲッタリング層、２２…ｐ+ 型不純物層、３１…ゲート絶縁膜、３２…ゲート電極、３３…ゲート電極、３４…配線、３５…層間絶縁膜、３６…配線層、４０…支持基板、５１…パッシベーション膜、５２…カラーフィルタ、５３…オンチップレンズ
【図１】
2006019360.tif 000003
【図２】
2006019360.tif 000004
【図３】
2006019360.tif 000005
【図４】
2006019360.tif 000006
【図５】
2006019360.tif 000007
【図６】
2006019360.tif 000008