(57)【要約】【課題】  外部への送信データに応じて確実にスイッチング動作し得る通信装置及び半導体集積回路装置を実現する。【解決手段】  ロードスイッチ回路６では、常に、そのソースよりもドレインが高電位になるようにして直流の信号がＦＥＴ６Ｄに供給される。これによりこのＦＥＴ６Ｄは、外部リーダライタ装置への送信データに応じて確実にスイッチング動作することができる。【選択図】          図１
2006025155.tif 000002
【特許請求の範囲】
【請求項１】
アンテナ部と、
上記アンテナ部の両端部分に接続され、当該アンテナ部を差動駆動する差動駆動手段と、
上記アンテナ部の両端部分に接続され、当該アンテナ部から入力された信号を整流する整流手段と、
上記アンテナ部の両端部分に上記整流手段を介して接続され、当該整流手段により整流された上記信号に対し、外部への送信データに応じてスイッチング動作するスイッチ手段と
を具えることを特徴とする通信装置。
【請求項２】
上記スイッチ手段に対して直列に設けられた抵抗を有する
ことを特徴とする請求項１に記載の通信装置。
【請求項３】
上記スイッチ手段は、上記整流手段により整流されて入力された上記信号が出力される出力端をグランドに接地して設けられる
ことを特徴とする請求項１に記載の通信装置。
【請求項４】
上記整流手段は、上記アンテナ部から入力された上記信号を全波整流する全波整流部と、当該全波整流された上記信号を平滑するコンデンサと
を具えることを特徴とする請求項１に記載の通信装置。
【請求項５】
アンテナ部の両端部分に接続され、当該アンテナ部を差動駆動する差動駆動手段と、
上記アンテナ部の両端部分に接続され、当該アンテナ部から入力された信号を整流する整流手段と、
上記アンテナ部の両端部分に上記整流手段を介して接続され、当該整流手段により整流された上記信号に対し、外部への送信データに応じてスイッチング動作するスイッチ手段と
を具えることを特徴とする半導体集積回路。
【請求項６】
上記スイッチ手段に対して直列に設けられた抵抗を有する
ことを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
上記スイッチ手段は、上記整流手段により整流されて入力された上記信号が出力される出力端をグランドに接地して設けられる
ことを特徴とする請求項５に記載の半導体集積回路。
【請求項８】
上記整流手段は、上記アンテナ部から入力された上記信号を全波整流する全波整流部と、当該全波整流された上記信号を平滑するコンデンサと
を具えることを特徴とする請求項５に記載の半導体集積回路。
【請求項９】
アンテナ部と、
上記アンテナ部の両端部分に接続され、当該アンテナ部を差動駆動する差動駆動手段と、
上記アンテナ部の一端とグランドとの間に設けられ、当該アンテナ部の一端側から入力された信号に対し、外部への送信データに応じてスイッチング動作する第１のスイッチ手段と、
上記アンテナ部の他端とグランドとの間に設けられ、当該アンテナ部の他端側から入力された上記信号に対し、外部への上記送信データに応じてスイッチング動作する第２のスイッチ手段と、
上記第１のスイッチ手段から出力される上記信号を上記アンテナ部の他端側へ導く第１の整流手段と、
上記第２のスイッチ手段から出力される上記信号を上記アンテナ部の一端側へ導く第２の整流手段と
を具えることを特徴とする通信装置。
【請求項１０】
上記差動駆動手段は、
上記アンテナ部の一端及び他端にそれぞれ接続され、当該アンテナ部を差動駆動するための第１及び第２のトランジスタを有し、
上記第１の整流手段は、
上記アンテナ部の他端側に接続された上記第２のトランジスタに形成される寄生ダイオードでなり、
上記第２の整流手段は、
上記アンテナ部の一端側に接続された上記第１のトランジスタに形成される寄生トランジスタでなる
ことを特徴とする請求項９に記載の通信装置。
【請求項１１】
アンテナ部の両端部分に接続され、当該アンテナ部を差動駆動する差動駆動手段と、
上記アンテナ部の一端とグランドとの間に設けられ、当該アンテナ部の一端側から入力された信号に対し、外部への送信データに応じてスイッチング動作する第１のスイッチ手段と、
上記アンテナ部の他端とグランドとの間に設けられ、当該アンテナ部の他端側から入力された上記信号に対し、外部への上記送信データに応じてスイッチング動作する第２のスイッチ手段と、
上記第１のスイッチ手段から出力される上記信号を上記アンテナ部の他端側へ導く第１の整流手段と、
上記第２のスイッチ手段から出力される上記信号を上記アンテナ部の一端側へ導く第２の整流手段と
を具えることを特徴とする半導体集積回路。
【請求項１２】
上記差動駆動手段は、
上記アンテナ部の一端及び他端にそれぞれ接続され、当該アンテナ部を差動駆動するための第１及び第２のトランジスタを有し、
上記第１の整流手段は、
上記アンテナ部の他端側に接続された上記第２のトランジスタに形成される寄生ダイオードでなり、
上記第２の整流手段は、
上記アンテナ部の一端側に接続された上記第１のトランジスタに形成される寄生トランジスタでなる
ことを特徴とする請求項１１に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は通信装置及び半導体集積回路に関し、例えば、外部の非接触ＩＣカードに対してデータのリード／ライトを行うためのリーダライタ機能と、外部のリーダライタ装置によりデータがリード／ライトされる非接触ＩＣカード機能との両方を、小型の情報処理装置に具備させる場合に適用して好適なものである。
【背景技術】
【０００２】
近年、外部の非接触ＩＣカード（以下、これを「外部非接触ＩＣカード」と呼ぶ）に対してデータのリード／ライトを行うためのリーダライタ機能と、外部のリーダライタ装置（以下、これを「外部リーダライタ装置」と呼ぶ）によりデータがリード／ライトされる非接触ＩＣカード機能との両方を、ＰＤＡ（Personal Digital Assistance）や携帯電話機等の小型の情報処理装置に対して具備させることが考えられている（例えば特許文献１）。
【０００３】
ここでこのような情報処理装置の一例を、図９に示す。この情報処理装置は、外部リーダライタ装置とデータ通信するための第１アンテナ部１００と、外部非接触ＩＣカードとデータ通信するための第２アンテナ部１０１とが、それぞれ設けられている。
【０００４】
この第１アンテナ部１００は、コイル及びコンデンサからなる共振回路で構成される。そしてこの第１アンテナ部１００のコイルの両端に対しては、非接触ＩＣカード機能を提供するための回路（以下、これを「非接触ＩＣカード機能提供回路」と呼ぶ）１０２が接続される。
【０００５】
この非接触ＩＣカード機能提供回路１０２はその内部に、第１アンテナ部１００に近接している外部リーダライタ装置から送出されたデータを受信するためのデータ受信回路と、当該外部リーダライタ装置に対して負荷変調方式（ロードスイッチング方式）によりデータを送信するためのロードスイッチ回路とを有している。
【０００６】
例えば、外部リーダライタ装置から輻射される電磁波によって第１アンテナ部１００と外部リーダライタ装置側の共振回路とが電気回路的に結合している状態になり、その結果この外部リーダライタ装置から第１アンテナ部１００に対して交流の信号が入力されると、非接触ＩＣカード機能提供回路１０２内のロードスイッチ回路は、当該入力された信号に対してロードスイッチング動作（負荷変調）する。このロードスイッチング動作は、外部リーダライタ装置に送信する送信データに応じて行われるので、外部リーダライタ装置の送信回路部に流れる電流振幅がかかる送信データに応じて変化する。これにより外部リーダライタ装置は、この電流振幅の変化を検出することにより情報処理装置からの送信データを得ることができる。
【０００７】
一方第２アンテナ部１０１に対しては、外部非接触ＩＣカードに対する送信データを送出するための回路（以下、これを「リーダライタ送信機能提供回路」と呼ぶ）１０３と、外部非接触ＩＣカードからのデータを受信するための回路（以下、これを「リーダライタ受信機能提供回路」と呼ぶ）１０４とが接続されている。
【０００８】
このリーダライタ送信機能提供回路１０３は、コイルにより構成された第２アンテナ部１０１の両端と接続し、当該接続している第２アンテナ部１０１を差動駆動することにより、外部非接触ＩＣカードに対する送信データを送出するようになされている。
【特許文献１】特開２００４−１４５４５３公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで以上に説明したような構成を、小型の情報処理装置（例えばＰＤＡや携帯電話機）に採用した場合、２つのアンテナ部１００、１０１を電磁界的に結合した状態にならないように実装することが非常に困難である。そして例えばこのような状態になってしまうと、各回路１０２、１０３、１０４により実行されるデータ通信を最適にチューニングすることが難しくなってしまう問題があった。
【００１０】
従ってこの問題を解決するために、図１０に示すようにアンテナ部１１０を１つだけ設けるような構成が考えられる。すなわちこの図１０に示す情報処理装置では、外部リーダライタ装置に対して負荷変調方式によりデータを送信するためのロードスイッチ回路１１１と、外部非接触ＩＣカードに対してデータを送信するためのリーダライタ送信機能提供回路１１２と、外部リーダライタ装置及び外部非接触ＩＣカードの両方からのデータを受信するための回路（以下、これを「受信機能提供回路」と呼ぶ）１１３とが、１つのアンテナ部１１０に対して接続されて構成されている。
【００１１】
このようにして、１つのアンテナ部１１０を各回路１１１、１１２、１１３が共用するようにすれば、情報処理装置に対して２つのアンテナ部１００、１０１（図９）を設けなくて済み、かくしてチューニングの問題等が生じてしまうことを回避することができる。
【００１２】
ところで上述したように、この情報処理装置から外部リーダライタ装置に対して負荷変調方式により送信データを送出する際、当該外部リーダライタ装置からアンテナ部１１０に対して入力される信号は交流である。従って図１０に示すロードスイッチ回路１１１に対しては、この交流の信号が供給される。
【００１３】
ここで一般的にこのようなロードスイッチ回路１１１は、極性をもった半導体素子により構成される。例えば、極性をもった半導体素子により構成されるロードスイッチ回路１１１として、図１１に示すようなものを適用することができる。この図１１の場合、アンテナ部１１０の両端間に対し、スイッチとして機能するＦＥＴ（Field Effect Transistor）１１４と負荷抵抗１１５とが直列に接続される。このＦＥＴ１１４は、外部リーダライタ装置への送信データに応じて生成された制御信号Ｓ１００によりゲートが制御される。この結果このＦＥＴ１１４は、外部リーダライタ装置への送信データに応じてスイッチング動作し、かくしてこの送信データを負荷変調するようになされている。
【００１４】
従って、ロードスイッチ回路１１１に対して交流の信号がそのまま供給されてしまうと、一般的な構成のロードスイッチ回路１１１は極性をもったＦＥＴ１１４等からなるので、当該供給された信号に対し外部リーダライタ装置への送信データに応じたスイッチング動作を確実に行うことができない。
【００１５】
またこのＦＥＴ１１４のゲートを制御する制御信号Ｓ１００は、その前段に設けられた図示しない論理回路により生成される。因みに一般的な論理回路により生成される制御信号Ｓ１００は、グランドレベルからスイングしたような形の不平衡出力となる。例えばこのような不平衡出力の制御信号Ｓ１００がＦＥＴ１１４のゲートに供給されたとしても、図１１に示すような構成でなる場合、このＦＥＴ１１４は当該制御信号Ｓ１００に応じたスイッチング動作を確実に実行することができるとは言い難い。
【００１６】
この結果この情報処理装置では、ＦＥＴ１１４が外部リーダライタ装置への送信データに応じて確実にスイッチング動作し得るとは言い難く、かくして外部リーダライタ装置に対する送信データを確実に送出することができない問題があった。
【００１７】
本発明は以上の点を考慮してなされたもので、外部への送信データに応じて確実にスイッチング動作し得る通信装置及び半導体集積回路を提案しようとするものである。
【課題を解決するための手段】
【００１８】
かかる課題を解決するため本発明においては、通信装置において、アンテナ部と、アンテナ部の両端部分に接続され、当該アンテナ部を差動駆動する差動駆動手段と、アンテナ部の両端部分に接続され、当該アンテナ部から入力された信号を整流する整流手段と、アンテナ部の両端部分に整流手段を介して接続され、当該整流手段により整流された信号に対し、外部への送信データに応じてスイッチング動作するスイッチ手段とを設けるようにした。
【００１９】
また本発明においては、半導体集積回路において、アンテナ部の両端部分に接続され、当該アンテナ部を差動駆動する差動駆動手段と、アンテナ部の両端部分に接続され、当該アンテナ部から入力された信号を整流する整流手段と、アンテナ部の両端部分に整流手段を介して接続され、当該整流手段により整流された信号に対し、外部への送信データに応じてスイッチング動作するスイッチ手段とを設けるようにした。
【００２０】
このようにこの通信装置及び半導体集積回路では、整流された信号に対してスイッチ手段がスイッチング動作するので、当該スイッチ手段が極性をもった半導体素子により構成されていても、外部への送信データに応じて確実にスイッチング動作することができる。
【００２１】
さらに本発明においては、通信装置において、アンテナ部と、アンテナ部の両端部分に接続され、当該アンテナ部を差動駆動する差動駆動手段と、アンテナ部の一端とグランドとの間に設けられ、当該アンテナ部の一端側から入力された信号に対し、外部への送信データに応じてスイッチング動作する第１のスイッチ手段と、アンテナ部の他端とグランドとの間に設けられ、当該アンテナ部の他端側から入力された信号に対し、外部への送信データに応じてスイッチング動作する第２のスイッチ手段と、第１のスイッチ手段から出力される信号をアンテナ部の他端側へ導く第１の整流手段と、第２のスイッチ手段から出力される信号をアンテナ部の一端側へ導く第２の整流手段とを設けるようにした。
【００２２】
また本発明においては、半導体集積回路において、アンテナ部の両端部分に接続され、当該アンテナ部を差動駆動する差動駆動手段と、アンテナ部の一端とグランドとの間に設けられ、当該アンテナ部の一端側から入力された信号に対し、外部への送信データに応じてスイッチング動作する第１のスイッチ手段と、アンテナ部の他端とグランドとの間に設けられ、当該アンテナ部の他端側から入力された信号に対し、外部への送信データに応じてスイッチング動作する第２のスイッチ手段と、第１のスイッチ手段から出力される信号をアンテナ部の他端側へ導く第１の整流手段と、第２のスイッチ手段から出力される信号をアンテナ部の一端側へ導く第２の整流手段とを設けるようにした。
【００２３】
この結果この通信装置及び半導体集積回路では、アンテナ部から交流の信号が入力された場合、第１のスイッチ手段及び第２のスイッチ手段が相補的にスイッチング動作するので、これら第１のスイッチ手段及び第２のスイッチ手段が極性をもった半導体素子により構成されていても、第１のスイッチ手段及び第２のスイッチ手段の両方で、外部への送信データに応じたスイッチング動作を確実に実行することができる。
【発明の効果】
【００２４】
本発明によれば、整流された信号に対してスイッチ手段がスイッチング動作するので、当該スイッチ手段が極性をもった半導体素子により構成されていても、外部への送信データに応じて確実にスイッチング動作することができる。
【００２５】
また本発明によれば、アンテナ部から交流の信号が入力された場合、第１のスイッチ手段及び第２のスイッチ手段が相補的にスイッチング動作するので、これら第１のスイッチ手段及び第２のスイッチ手段が極性をもった半導体素子により構成されていても、第１のスイッチ手段及び第２のスイッチ手段の両方で、外部への送信データに応じたスイッチング動作を確実に実行することができる。
【発明を実施するための最良の形態】
【００２６】
以下図面について、本発明の一実施の形態を詳述する。
【００２７】
（１）第１の実施の形態
図１において、１は全体として情報処理装置を示し、この情報処理装置１は、外部リーダライタ装置及び外部非接触ＩＣカードと非接触によりデータ通信するためのアンテナ部２を１つ有している。
【００２８】
このアンテナ部２は、コイル２Ａ及びコンデンサ２Ｃからなる共振回路で構成される。そしてこのアンテナ部２の両端部分Ｐ１、Ｐ２は、それぞれから延長する第１線路Ｌ１及び第２線路Ｌ２を介してリーダライタ送信機能提供回路３と接続される。本実施の形態の場合このリーダライタ送信機能提供回路３は、外部非接触ＩＣカードに対して送信データをアンテナ部２から送出する際に平衡線路に相当する第１線路Ｌ１及び第２線路Ｌ２を介してアンテナ部２の両端部分Ｐ１、Ｐ２に電位差を生じさせるための差動ドライブ回路を有している。
【００２９】
またこのアンテナ部２の両端部分Ｐ１、Ｐ２は、アンテナ部２とリーダライタ送信機能提供回路３とを結ぶ第１線路Ｌ１及び第２線路Ｌ２の途中部分からそれぞれ分岐するように延長する第３線路Ｌ３及び第４線路Ｌ４により、受信機能提供回路４と接続される。これによりこの受信機能提供回路４は、アンテナ部２を介して外部リーダライタ装置及び外部非接触ＩＣカードの両方からデータを受信することができる。
【００３０】
さらにこのアンテナ部２の両端部分Ｐ１、Ｐ２は、アンテナ部２とリーダライタ送信機能提供回路３とを結ぶ第１線路Ｌ１及び第２線路Ｌ２の途中部分からそれぞれ分岐するように延長する第５線路Ｌ５及び第６線路Ｌ６により、ブリッジ整流回路５を介して、グランドに接地されたロードスイッチ回路６に接続される。
【００３１】
このブリッジ整流回路５は、全波整流するための４つのダイオード５Ａ、５Ｂ、５Ｃ、５Ｄと、当該整流出力を平滑した後ロードスイッチ回路６に対して供給するコンデンサ５Ｅとを有している。
【００３２】
さらに具体的に説明すると、本実施の形態の場合このブリッジ整流回路５は、アノードをアンテナ部２の一端Ｐ２側に接続するようにし且つカソードをロードスイッチ回路６の入力端６Ａ側に接続するようにして第５線路Ｌ５に介挿された第１ダイオード５Ａと、アノードをロードスイッチ回路６の出力端６Ｂ側に接続するようにし且つカソードをアンテナ部２の他端Ｐ１側に接続するようにして第６線路Ｌ６に介挿された第２ダイオード５Ｂと、アノードを第６線路Ｌ６における第２ダイオード５Ｂのカソード側に接続するようにし且つカソードを第５線路Ｌ５における第１ダイオード５Ａのカソード側に接続するようにして設けられた第３ダイオード５Ｃと、アノードを第６線路Ｌ６における第２ダイオード５Ｂのアノード側に接続するようにし且つカソードを第５線路Ｌ５における第１ダイオード５Ａのアノード側に接続するようにして設けられた第４ダイオード５Ｄと、第５線路Ｌ５における第１ダイオード５Ａのカソード側と第６線路Ｌ６における第２ダイオード５Ｂのアノード側とを結ぶように設けられたコンデンサ５Ｅとにより構成される。
【００３３】
また本実施の形態の場合このロードスイッチ回路６は、例えば図２に示すように、第５線路Ｌ５に接続されている入力端６Ａと第６線路Ｌ６に接続されている出力端６Ｂとの間に、負荷抵抗６Ｃ及びＦＥＴ６Ｄが直列に接続されて構成されている。
【００３４】
つまりこのＦＥＴ６Ｄは、そのドレインが負荷抵抗６Ｃ及び入力端６Ａを順次介して第５線路Ｌ５に接続し、そのソースが出力端６Ｂを介してグランドに接地し、そのゲートが図示しない論理回路に接続される。この論理回路は、外部リーダライタ装置に対して送信する送信データに応じた制御信号Ｓ１を生成し、これをＦＥＴ６Ｄのゲートに供給することにより、ＦＥＴ６Ｄにスイッチング動作させる。因みにこの制御信号Ｓ１は、一般的な論理回路により生成されるため、グランドレベルからスイングしたような形の不平衡出力となる。
【００３５】
以上の構成において、この情報処理装置１内に設けられた図示しない制御部は、アンテナ部２に近接している外部リーダライタ装置に対して負荷変調により送信データを伝送する際、リーダライタ送信機能提供回路３及び受信機能提供回路４をかかる送信データの伝送処理に悪影響を与えないようにした上で、図示しない論理回路を用いて生成した制御信号Ｓ１によりロードスイッチ回路６を動作させる。
【００３６】
この際この情報処理装置１においては、外部リーダライタ装置からアンテナ部２を介して入力された交流の信号が、当該アンテナ部２の両端部分Ｐ１、Ｐ２から第１線路Ｌ１及び第２線路Ｌ２をそれぞれ介して、第５線路Ｌ５及び第６線路Ｌ６に供給される。
【００３７】
ここでブリッジ整流回路５は、当該入力された交流の信号が第５線路Ｌ５側（アンテナ部２の一端Ｐ２側）で正のレベルにある場合、この信号を第１ダイオード５Ａによりロードスイッチ回路６の入力端６Ａに導く。そしてこのブリッジ整流回路５は、当該入力端６Ａに入力した信号がロードスイッチ回路６の出力端６Ｂから出力されると、当該出力された信号を第２ダイオード５Ｂにより第１線路Ｌ１側（アンテナ部２の他端Ｐ１側）へ導く。
【００３８】
これに対してブリッジ整流回路５は、当該入力された交流の信号が第６線路Ｌ６側（アンテナ部２の他端Ｐ１側）で正のレベルにある場合、この信号を第３ダイオード５Ｃによりロードスイッチ回路６の入力端６Ａに導く。そしてこのブリッジ整流回路５は、当該入力端６Ａに入力した信号がロードスイッチ回路６の出力端６Ｂから出力されると、当該出力された信号を第４ダイオード５Ｄにより第２線路Ｌ２側（アンテナ部２の一端Ｐ２側）へ導く。
【００３９】
またこのブリッジ整流回路５は、第１ダイオード５Ａ及び第３ダイオード５Ｃからの出力をコンデンサにより平滑した後ロードスイッチ回路６に対して供給するようになされている。
【００４０】
かくして図２に示すロードスイッチ回路６では、常に、そのソースよりもドレインが高電位になるようにして直流の信号がＦＥＴ６Ｄに供給される。これによりこのＦＥＴ６Ｄは、外部リーダライタ装置への送信データ（制御信号Ｓ１）に応じて確実にスイッチング動作することができる。
【００４１】
またこのＦＥＴ６Ｄは、そのソースが出力端６Ｂを介してグランドに接続されている。これによりこのＦＥＴ６Ｄは、論理回路からゲートに対して供給される制御信号Ｓ１が不平衡出力であっても、当該制御信号Ｓ１に応じて確実にスイッチング動作することができる。
【００４２】
この結果この情報処理装置１においては、ロードスイッチ回路６内のＦＥＴ６Ｄを、外部リーダライタ装置への送信データに応じて確実にスイッチング動作させることができる。これによりこの情報処理装置１においては、外部リーダライタ装置への送信データに応じて、アンテナ部２に対して負荷抵抗６Ｃが並列に挿入された状態と当該負荷抵抗６Ｃが挿入されない状態とに切り替えることができ、かくして当該送信データを確実に負荷変調することができる。
【００４３】
ところで、情報処理装置１内に設けられた図示しない制御部は、アンテナ部２に近接している外部非接触ＩＣカードに対して送信データを送出する際、ロードスイッチ回路６及び受信機能提供回路４をかかる送信データの送出処理に悪影響を与えないようにした上で、リーダライタ送信機能提供回路３を動作させる。
【００４４】
ここでこのリーダライタ送信機能提供回路３がアンテナ部２を差動駆動させた際、これに応じて生じる交流の信号が、第１線路Ｌ１及び第２線路Ｌ２のそれぞれから延長してなる第５線路Ｌ５及び第６線路Ｌ６を介して、ブリッジ整流回路５内のコンデンサ５Ｅに供給されてしまうことが考えられる。しかしながら本実施の形態の場合、当該アンテナ部２の差動駆動に応じて生じた交流の信号は、ダイオード５Ａ、５Ｂ、５Ｃ、５Ｄにより全波整流された後コンデンサ５Ｅに供給されるので、当該コンデンサ５Ｅにおいて充放電が激しく繰り返されてしまうことを回避することができる。この結果このリーダライタ送信機能提供回路３は、第１線路Ｌ１及び第２線路Ｌ２のそれぞれから延長してなる第５線路Ｌ５及び第６線路Ｌ６を介して、ブリッジ整流回路５内のコンデンサ５Ｅに接続している状態であっても、問題なくアンテナ部２を差動駆動させることができる。
【００４５】
以上の構成によれば、この情報処理装置１は、極性をもった半導体素子（ＦＥＴ６Ｄ）によりロードスイッチ回路６が構成されていても、当該ロードスイッチ回路６を外部リーダライタ装置への送信データに応じて確実にスイッチング動作させることができる。
【００４６】
また本実施の形態の場合、ロードスイッチ回路６内のＦＥＴ６Ｄは、ブリッジ整流回路５により整流されて入力された信号が出力されるソース側をグランドに接地して設けられていることにより、そのゲートに供給される制御信号Ｓ１が不平衡出力であっても、当該制御信号Ｓ１に応じて確実にスイッチング動作することができる。
【００４７】
さらに本実施の形態の場合、ブリッジ整流回路５は、アンテナ部２から入力された信号を全波整流する４つのダイオード５Ａ、５Ｂ、５Ｃ、５Ｄと、当該全波整流された信号を平滑するコンデンサ５Ｅとにより構成されている。これにより、リーダライタ送信機能提供回路３によりアンテナ部２を差動駆動させる際に生じる交流の信号は、これらダイオード５Ａ、５Ｂ、５Ｃ、５Ｄにより全波整流された後コンデンサ５Ｅに供給されるので、当該コンデンサ５Ｅにおいて充放電が激しく繰り返されてしまうことを回避することができる。この結果このリーダライタ送信機能提供回路３は、アンテナ部２を格段と確実に差動駆動させることができる。
【００４８】
（２）第２の実施の形態
ここでは最初に、図１に示した第１の実施の形態の構成をＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路として１チップＩＣ（Integrated Circuit）化する場合を考察する。図１に示したようなブリッジ整流回路５中の各ダイオード５Ａ、５Ｂ、５Ｃ、５ＤをＣＭＯＳ回路として実装しようとすると、その場合図３（Ａ）に示すように両端子がフローティングした形のダイオードを構成することになる。しかしながらこのようにすると、図３（Ｂ）に示すように寄生トランジスタが生じ、その結果図３（Ｃ）に示すように電流がリークしてしまうので、フローティングした形のダイオードをＣＭＯＳ回路として実現することが困難であることがわかる。
【００４９】
これを受けて第２の実施の形態の場合、図４（図１との対応部分に同一符号を付す）に示すように情報処理装置１Ｘが構成されている。この図４に示す構成をＣＭＯＳ回路として実装した場合については、図７を用いて後述する。
【００５０】
この情報処理装置１Ｘは、外部リーダライタ装置及び外部非接触ＩＣカードと非接触によりデータ通信するためのアンテナ部２を１つ有している。
【００５１】
このアンテナ部２は、コイル２Ａ及びコンデンサ２Ｃからなる共振回路で構成される。そしてこのアンテナ部２の両端部分Ｐ１、Ｐ２は、それぞれから延長する第１線路Ｌ１及び第２線路Ｌ２を介してリーダライタ送信機能提供回路３と接続される。またこのアンテナ部２の両端部分Ｐ１、Ｐ２は、アンテナ部２とリーダライタ送信機能提供回路３とを結ぶ第１線路Ｌ１及び第２線路Ｌ２の途中部分からそれぞれ分岐するようにして延長する第３線路Ｌ３及び第４線路Ｌ４により、受信機能提供回路４と接続される。
【００５２】
さらにこのアンテナ部２の両端部分Ｐ１、Ｐ２のうちの一端Ｐ１は、アンテナ部２とリーダライタ送信機能提供回路３とを結ぶ第１線路Ｌ１の途中部分から分岐するようにして延長する第５線路Ｌ５を介して、グランドに接地された第１ロードスイッチ回路１０に接続される。またこのアンテナ部２の両端部分Ｐ１、Ｐ２のうちの他端Ｐ２は、アンテナ部２とリーダライタ送信機能提供回路３とを結ぶ第２線路Ｌ２の途中部分から分岐するようにして延長する第６線路Ｌ６を介して、グランドに接地された第２ロードスイッチ回路１１に接続される。
【００５３】
例えばこの第１ロードスイッチ回路１０及び第２ロードスイッチ回路１１は、図５に示すように構成される。
【００５４】
すなわちこの第１ロードスイッチ回路１０は、第５線路Ｌ５に接続されている入力端１０Ａとグランドに接続されている出力端１０Ｂとの間に、第１負荷抵抗１０Ｃ及び第１ＦＥＴ１０Ｄが直列に接続されて構成されている。
【００５５】
つまりこの第１ＦＥＴ１０Ｄは、そのドレインが第１負荷抵抗１０Ｃ及び入力端１０Ａを順次介して第５線路Ｌ５に接続し、そのソースが出力端１０Ｂを介してグランドに接地し、そのゲートが図示しない論理回路に接続される。この論理回路は、外部リーダライタ装置に対して送信する送信データに応じた制御信号Ｓ１を生成し、これを第１ＦＥＴ１０Ｄのゲートに供給することにより、第１ＦＥＴ１０Ｄにスイッチング動作させる。
【００５６】
また第２ロードスイッチ回路１１は、第６線路Ｌ６に接続されている入力端１１Ａとグランドに接続されている出力端１１Ｂとの間に、第２負荷抵抗１１Ｃ及び第２ＦＥＴ１１Ｄが直列に接続されて構成されている。
【００５７】
つまりこの第２ＦＥＴ１１Ｄは、そのドレインが第２負荷抵抗１１Ｃ及び入力端１１Ａを順次介して第６線路Ｌ６に接続し、そのソースが出力端１１Ｂを介してグランドに接地し、そのゲートが上述した論理回路に接続される。この論理回路は、第１ＦＥＴ１０Ｄに供給する制御信号Ｓ１と同じものを、第２ＦＥＴ１１Ｄのゲートに供給することにより、第２ＦＥＴ１１Ｄにスイッチング動作させる。
【００５８】
図４に戻り、アンテナ部２の一端Ｐ１側と第１ロードスイッチ回路１０とを結ぶ第５線路Ｌ５と、グランドとの間には、アノードがグランドに接地し且つカソードが第５線路Ｌ５に接続するようにして第１ダイオード１２が設けられている。また、アンテナ部２の他端Ｐ２側と第２ロードスイッチ回路１１とを結ぶ第６線路Ｌ６と、グランドとの間には、アノードがグランドに接地し且つカソードが第６線路Ｌ６に接続するようにして第２ダイオード１３が設けられている。
【００５９】
以上の構成において、この情報処理装置１Ｘ内に設けられた図示しない制御部は、アンテナ部２に近接している外部リーダライタ装置に対して負荷変調により送信データを送出する際、リーダライタ送信機能提供回路３及び受信機能提供回路４をかかる送信データの送出処理に悪影響を与えないようにした上で、図示しない論理回路を用いて生成した制御信号Ｓ１により第１ロードスイッチ回路１０及び第２ロードスイッチ回路１１を動作させる。
【００６０】
この際この情報処理装置１Ｘにおいては、外部リーダライタ装置からアンテナ部２を介して入力された交流の信号が、当該アンテナ部２の両端部分Ｐ１、Ｐ２から第１線路Ｌ１及び第２線路Ｌ２をそれぞれ介して、第５線路Ｌ５及び第６線路Ｌ６に供給される。
【００６１】
ここで図６において一点鎖線の矢印ａにより示すように、アンテナ部２を介して入力された交流の信号が第５線路Ｌ５側（アンテナ部２の一端Ｐ１側）で正のレベルにある場合、当該第５線路Ｌ５に接続されている第１ロードスイッチ回路１０内の第１ＦＥＴ１０Ｄが、当該第５線路Ｌ５から供給される信号に対してスイッチング動作する。このときグランドと第６線路Ｌ６とに接続するようにして設けられた第２ダイオード１３が、第１ロードスイッチ回路１０からグランドに対して出力される信号を、第６線路Ｌ６側（アンテナ部２の他端Ｐ２側）へ導く。
【００６２】
また図６において二点鎖線の矢印ｂにより示すように、アンテナ部２を介して入力された交流の信号が第６線路Ｌ６側（アンテナ部２の他端Ｐ２側）で正のレベルにある場合、当該第６線路Ｌ６に接続されている第２ロードスイッチ回路１１内の第２ＦＥＴ１１Ｄが、当該第６線路Ｌ６から供給される信号に対してロードスイッチング動作する。このときグランドと第５線路Ｌ５とに接続するようにして設けられた第１ダイオード１２が、第２ロードスイッチ回路１１からグランドに対して出力される信号を、第５線路Ｌ５側（アンテナ部２の一端Ｐ１側）へ導く。
【００６３】
かくして第１ロードスイッチ回路１０内の第１ＦＥＴ１０Ｄ及び第２ロードスイッチ回路１１内の第２ＦＥＴ１１Ｄは、そのソースよりもドレインが高電位になるようにして信号が供給された際に、それぞれスイッチング動作する。この結果第１ＦＥＴ１０Ｄ及び第２ＦＥＴ１１Ｄは、アンテナ部２を介して入力された交流の信号に対して相補的にスイッチング動作することになるので、第１ＦＥＴ１０Ｄ及び第２ＦＥＴ１１Ｄの両方で、外部リーダライタ装置への送信データに応じたスイッチング動作を確実に実行することができる。
【００６４】
また、第１ロードスイッチ回路１０内に設けられた第１ＦＥＴ１０Ｄのソース及び第２ロードスイッチ回路１１内に設けられた第２ＦＥＴ１１Ｄのソースはグランドに接地されているので、論理回路から供給される制御信号Ｓ１が不平衡出力の場合であっても、当該制御信号Ｓ１に応じて確実にスイッチング動作することができる。
【００６５】
以上の構成によれば、この情報処理装置１Ｘは、アンテナ部２から交流の信号が入力された場合、第１ロードスイッチ回路１０及び第２ロードスイッチ回路１１が相補的にスイッチング動作するので、これら第１ロードスイッチ回路１０及び第２ロードスイッチ回路１１が極性をもった半導体素子（ＦＥＴ１０Ｄ、１１Ｄ）により構成されていても、第１ロードスイッチ回路１０及び第２ロードスイッチ回路１１の両方で、外部リーダライタ装置への送信データに応じたスイッチング動作を確実に実行することができる。
【００６６】
また本実施の形態の構成によれば、第１ダイオード１２、第２ダイオード１３、第１ロードスイッチ回路１０、第２ロードスイッチ回路１１、リーダライタ送信機能提供回路３及び受信機能提供回路４等を、ＣＭＯＳ回路として１チップＩＣ化する場合、フローティングした形のダイオードを構成しなくて良いので、その実装が格段と容易になる。
【００６７】
次に図４及び図５との対応部分に同一符号を付して示す図７を用いて、このようにＣＭＯＳ回路として１チップＩＣ化した場合を、第３の実施の形態として以下に説明する。
【００６８】
（３）第３の実施の形態
この図７においては、図４に示した情報処理装置１Ｘのうちの一部を示している。すなわちこの図７においては、リーダライタ送信機能提供回路３内の差動ドライブ回路３Ａ、第１ロードスイッチ回路１０及び第２ロードスイッチ回路１１等の、ＣＭＯＳ回路として実装された部分と、アンテナ部２との接続形態を示している。その他の部分については、第２の実施の形態の構成と原理的には同様である。
【００６９】
この場合、アンテナ部２の両端部分Ｐ１、Ｐ２のうち一端Ｐ１は、当該一端Ｐ１から延長する第１０線路Ｌ１０を介して、差動ドライブ回路３Ａ内における第１０ＦＥＴ３Ａ１０のドレイン及び第１１ＦＥＴ３Ａ１１のドレインと接続される。
【００７０】
この第１０ＦＥＴ３Ａ１０は、ＰＭＯＳ（ｐチャンネルＭＯＳＦＥＴ）に相当し、そのソースが電源電圧（ＩＶＤＤ）に接続される。またこの第１０ＦＥＴ３Ａ１０は、そのゲートに供給される信号によりオン状態又はオフ状態にコントロールされる。第１１ＦＥＴ３Ａ１１は、ＮＭＯＳ（ｎチャンネルＭＯＳＦＥＴ）に相当し、そのソースがグランドに接地される。またこの第１１ＦＥＴ３Ａ１１は、そのゲートに供給される信号によりオン状態又はオフ状態にコントロールされる。
【００７１】
また、アンテナ部２の両端部分Ｐ１、Ｐ２のうち他端Ｐ２は、当該他端Ｐ２から延長する第１１線路Ｌ１１を介して、差動ドライブ回路３Ａ内における第１２ＦＥＴ３Ａ１２のドレイン及び第１３ＦＥＴ３Ａ１３のドレインと接続される。この第１２ＦＥＴ３Ａ１２は、ＰＭＯＳ（ｐチャンネルＭＯＳＦＥＴ）に相当し、そのソースが電源電圧（ＩＶＤＤ）に接続される。またこの第１２ＦＥＴ３Ａ１２は、そのゲートに供給される信号によりオン状態又はオフ状態にコントロールされる。第１３ＦＥＴ３Ａ１３は、ＮＭＯＳ（ｎチャンネルＭＯＳＦＥＴ）に相当し、そのソースがグランドに接地される。またこの第１３ＦＥＴ３Ａ１３は、そのゲートに供給される信号によりオン状態又はオフ状態にコントロールされる。
【００７２】
以上のように構成された差動ドライブ回路３Ａは、情報処理装置１Ｘ内の制御部による制御のもと生成された信号が各ＦＥＴ（３Ａ１０、３Ａ１１、３Ａ１２、３Ａ１３）のゲートに供給されることにより、第１０ＦＥＴ３Ａ１０及び第１３ＦＥＴ３Ａ１３がオン状態になり且つ第１１ＦＥＴ３Ａ１１及び第１２ＦＥＴ３Ａ１２がオフ状態になると、図８に示すように、第１０ＦＥＴ３Ａ１０のソース側に接続された電源電圧（ＩＶＤＤ）から、第１０ＦＥＴ３Ａ１０、第１０線路Ｌ１０、アンテナ部２、第１１線路Ｌ１１及び第１３ＦＥＴ３Ａ１３を順次介して、第１３ＦＥＴ３Ａ１３のソース側のグランドへ電流Ｉ１が流れる。
【００７３】
またこの差動ドライブ回路３Ａは、かかる制御部による制御のもと生成された信号が各ＦＥＴ（３Ａ１０、３Ａ１１、３Ａ１２、３Ａ１３）のゲートに供給されることにより、第１１ＦＥＴ３Ａ１１及び第１２ＦＥＴ３Ａ１２がオン状態になり且つ第１０ＦＥＴ３Ａ１０及び第１３ＦＥＴ３Ａ１３がオフ状態になると、第１２ＦＥＴ３Ａ１２のソース側に接続された電源電圧（ＩＶＤＤ）から、第１２ＦＥＴ３Ａ１２、第１１線路Ｌ１１、アンテナ部２、第１０線路Ｌ１０及び第１１ＦＥＴ３Ａ１１を順次介して、第１１ＦＥＴ３Ａ１１のソース側のグランドへ電流Ｉ２が流れる。
【００７４】
このようにしてこの差動ドライブ回路３Ａは、第１０線路Ｌ１０及び第１１線路Ｌ１１を介してアンテナ部２の両端部分Ｐ１、Ｐ２に対し電位差を生じさせることができ、かくしてアンテナ部２を差動駆動することができる。
【００７５】
因みに本実施の形態の場合この情報処理装置１Ｘは、このようにしてアンテナ部２を差動駆動させる際、例えば、外部非接触ＩＣカードに送信する送信データに応じて各ＦＥＴ（３Ａ１０、３Ａ１１、３Ａ１２、３Ａ１３）のゲートに印加するバイアスを調節することにより、電流Ｉ１及び電流Ｉ２の振幅を変化させる（いわゆる振幅変調）。かくして、アンテナ部２を介してかかる送信データを外部非接触ＩＣカードに対して送信することができるようになされている。
【００７６】
ところで、アンテナ部２の一端Ｐ１と第１０ＦＥＴ３Ａ１０及び第１１ＦＥＴ３Ａ１１とを結ぶ第１０線路Ｌ１０と、グランドとの間には、第１ロードスイッチ回路１０として第１負荷抵抗１０Ｃ及び第１ＦＥＴ１０Ｄが直列に設けられている。この場合この第１ＦＥＴ１０Ｄは、例えばＮＭＯＳ（ｎチャンネルＭＯＳＦＥＴ）に相当し、そのドレインが第１負荷抵抗１０Ｃを介して第１０線路Ｌ１０に接続し、そのソースがグランドに接地される。またこの第１ＦＥＴ１０Ｄは、外部リーダライタ装置に対して送信する送信データに応じて生成された制御信号Ｓ１がゲートに供給され、これに応じてスイッチング動作するようになされている。
【００７７】
また、アンテナ部２の他端Ｐ２と第１２ＦＥＴ３Ａ１２及び第１３ＦＥＴ３Ａ１３とを結ぶ第１１線路Ｌ１１と、グランドとの間には、第２ロードスイッチ回路１１として第２負荷抵抗１１Ｃ及び第２ＦＥＴ１１Ｄが直列に設けられている。この場合この第２ＦＥＴ１１Ｄは、例えばＮＭＯＳ（ｎチャンネルＭＯＳＦＥＴ）に相当し、そのドレインが第２負荷抵抗１１Ｃを介して第１１線路Ｌ１１に接続し、そのソースがグランドに接地される。またこの第２ＦＥＴ１１Ｄは、外部リーダライタ装置に対して送信する送信データに応じて生成された制御信号Ｓ１がゲートに供給され、これに応じてスイッチング動作するようになされている。
【００７８】
ところで図７及び図８においては、各ＦＥＴに生じる寄生トランジスタを明示している。
【００７９】
例えば、第１０線路Ｌ１０にドレインが接続された第１１ＦＥＴ３Ａ１１はＮＭＯＳに相当するので、そのバックゲート（ＢＧ）とドレイン（Ｄ）との間には、カソードをドレイン（Ｄ）側に接続したような第１寄生ダイオードＰＲ１が生じる。さらにこの第１１ＦＥＴ３Ａ１１において、そのバックゲート（ＢＧ）とソース（Ｓ）との間には、カソードをソース（Ｓ）側に接続したような第２寄生ダイオードＰＲ２が生じる。実際上この第１１ＦＥＴ３Ａ１１においては、ソース（Ｓ）とバックゲート（ＢＧ）との間がショートされる。このためこの第１寄生ダイオードＰＲ１については、そのカソードが第１０線路Ｌ１０に接続し、そのアノードがグランドに接地されているものとみなすことができる。かくして図４に示した第１ダイオード１２として、この第１寄生ダイオードＰＲ１を適用することができる。
【００８０】
また、第１１線路Ｌ１１にドレインが接続された第１３ＦＥＴ３Ａ１３はＮＭＯＳに相当するので、そのバックゲート（ＢＧ）とドレイン（Ｄ）との間には、カソードをドレイン（Ｄ）側に接続したような第３寄生ダイオードＰＲ３が生じる。さらにこの第１３ＦＥＴ３Ａ１３において、そのバックゲート（ＢＧ）とソース（Ｓ）との間には、カソードをソース（Ｓ）側に接続したような第４寄生ダイオードＰＲ４が生じる。実際上この第１３ＦＥＴ３Ａ１３においては、ソース（Ｓ）とバックゲート（ＢＧ）との間がショートされる。このためこの第３寄生ダイオードＰＲ３については、そのカソードが第１１線路Ｌ１１に接続し、そのアノードがグランドに接地されているものとみなすことができる。かくして図４に示した第２ダイオード１３として、この第３寄生ダイオードＰＲ３を適用することができる。
【００８１】
このように第１ダイオード１２及び第２ダイオード１３（図４）として、差動ドライブ回路３Ａ内の第１１ＦＥＴ３Ａ１１及び第１３ＦＥＴ３Ａ１３に生じる寄生ダイオードＰＲ１、ＰＲ３を適用したことにより、ＣＭＯＳ回路として１チップ化する際にこれら第１ダイオード１２及び第２ダイオード１３を明示的に設けなくて良い。この結果、第１ロードスイッチ回路１０、第２ロードスイッチ回路１１、リーダライタ送信機能提供回路３、及び受信機能提供回路４等を、簡易な構成により１チップＩＣ化することができる。
【００８２】
以上の構成において、この情報処理装置１Ｘ内に設けられた図示しない制御部は、アンテナ部２に近接している外部リーダライタ装置に対して負荷変調により送信データを送出する際、差動ドライブ回路３Ａ等を動作させないようにした上で、図示しない論理回路を用いて生成した制御信号Ｓ１により第１ロードスイッチ回路１０及び第２ロードスイッチ回路１１を動作させる。
【００８３】
この際この情報処理装置１Ｘにおいては、外部リーダライタ装置からアンテナ部２を介して入力された交流の信号が、当該アンテナ部２の両端部分Ｐ１、Ｐ２から第１０線路Ｌ１０及び第１１線路Ｌ１１に供給される。
【００８４】
ここで、アンテナ部２を介して入力された交流の信号が第１０線路Ｌ１０側（アンテナ部２の一端Ｐ１側）で正のレベルにある場合、当該第１０線路Ｌ１０に接続されている第１ロードスイッチ回路１０内の第１ＦＥＴ１０Ｄが、当該第１０線路Ｌ１０から供給される信号に対してロードスイッチング動作する。このときグランドと第１１線路Ｌ１１に接続するようにして形成された第３寄生ダイオードＰＲ３が、第１ロードスイッチ回路１０からグランドに対して出力される信号を、第１１線路Ｌ１１へ導く。
【００８５】
また、アンテナ部２を介して入力された交流の信号が第１１線路Ｌ１１側（アンテナ部２の他端Ｐ２側）で正のレベルにある場合、当該第１１線路Ｌ１１に接続されている第２ロードスイッチ回路１１が、当該第１１線路Ｌ１１から供給される信号に対してロードスイッチング動作する。このときグランドと第１０線路Ｌ１０に接続するようにして形成された第１寄生ダイオードＰＲ１が、第２ロードスイッチ回路１１からグランドに対して出力される信号を、第１０線路Ｌ１０へ導く。
【００８６】
このように、第１ロードスイッチ回路１０内の第１ＦＥＴ１０Ｄ及び第２ロードスイッチ回路１１内の第２ＦＥＴ１１Ｄは、入力された交流の信号に対して相補的にスイッチング動作することにより、外部リーダライタ装置に伝送する送信データを負荷変調することができる。
【００８７】
また、第１ロードスイッチ回路１０内に設けられた第１ＦＥＴ１０Ｄのソース及び第２ロードスイッチ回路１１内に設けられた第２ＦＥＴ１１Ｄのソースはグランドに接地されているので、論理回路から供給される制御信号Ｓ１が不平衡出力の場合であっても、当該制御信号Ｓ１に応じて確実にスイッチング動作することができる。
【００８８】
以上の構成によれば、この情報処理装置１Ｘは、アンテナ部２から交流の信号が入力された場合、第１ロードスイッチ回路１０及び第２ロードスイッチ回路１１が相補的にスイッチング動作するので、これら第１ロードスイッチ回路１０及び第２ロードスイッチ回路１１が極性をもった半導体素子（ＦＥＴ１０Ｄ、１１Ｄ）により構成されていても、第１ロードスイッチ回路１０及び第２ロードスイッチ回路１１の両方で、外部リーダライタ装置への送信データに応じたスイッチング動作を確実に実行することができる。
【００８９】
また、第１ロードスイッチ回路１０からグランドに対して出力される信号を第１１線路Ｌ１１に導くダイオードとして、差動ドライブ回路３Ａ内の第１３ＦＥＴ３Ａ１３に生じる第３寄生ダイオードＰＲ３を適用し、第２ロードスイッチ回路１１からグランドに対して出力される信号を第１０線路Ｌ１０に導くダイオードとして、差動ドライブ回路３Ａ内の第１１ＦＥＴ３Ａ１１に生じる第１寄生ダイオードＰＲ１を適用するようにしたことにより、簡易な構成で１チップＩＣ化することができる。
【００９０】
（４）他の実施の形態
なお上述した第１乃至第３の実施の形態においては、外部（外部リーダライタ装置）に対して送信データを送出する通信装置として、データの送受信機能やデータの処理機能を有する携帯電話機やＰＤＡ等に相当する情報処理装置１、１Ｘを適用する場合について述べたが、本発明はこれに限らず、例えばパーソナルコンピュータや改札機等のこの他種々の電子機器を適用するようにしても良い。
【００９１】
また上述した第１乃至第３の実施の形態においては、アンテナ部２の両端部分Ｐ１、Ｐ２に接続され当該アンテナ部２を差動駆動する差動駆動手段として、リーダライタ送信機能提供回路３（差動ドライブ回路３Ａ）を適用する場合について述べたが、本発明はこれに限らず、アンテナ部２を差動駆動するものであればこの他種々の構成を適用するようにしても良い。
【００９２】
また上述した第１の実施の形態においては、ブリッジ整流回路５、ロードモジュール回路６、リーダライタ送信機能提供回路３、受信機能提供回路４等の各部又は全部を、ディスクリートにより実装する場合について述べたが、本発明はこれに限らず、ブリッジ整流回路５、ロードモジュール回路６、リーダライタ送信機能提供回路３、受信機能提供回路４等を、１チップＩＣ（Integrated Circuit）化して実装するようにしても良い。
【００９３】
また上述した第１の実施の形態においては、アンテナ部２を介して入力された信号を整流する整流手段として、図１に示すようなブリッジ整流回路５を適用する場合について述べたが、この他種々の構成を適用するようにしても良い。
【００９４】
さらに上述した第１の実施の形態においては、アンテナ部２の両端部分Ｐ１、Ｐ２に整流手段（ブリッジ整流回路５）を介して接続され当該整流手段により整流された後の信号に対してスイッチング動作するスイッチ手段として、ＦＥＴ６Ｄを適用する場合について述べたが、本発明はこれに限らず、この他種々のトランジスタを適用するようにしても良い。
【００９５】
また上述した第２及び第３の実施の形態においては、アンテナ部２の一端Ｐ１とグランドとの間に設けられ当該アンテナ部２の一端Ｐ１側から入力された信号に対してスイッチング動作する第１のスイッチ手段として、第１ロードスイッチ回路１０内の第１ＦＥＴ１０Ｄを適用する場合について述べたが、本発明はこれに限らず、この他種々のトランジスタ等を適用するようにしても良い。
【００９６】
また上述した第２及び第３の実施の形態においては、アンテナ部２の他端Ｐ２とグランドとの間に設けられ当該アンテナ部２の他端Ｐ２側から入力された信号に対してスイッチング動作する第２のスイッチ手段として、第２ロードスイッチ回路１１内の第２ＦＥＴ１１Ｄを適用する場合について述べたが、本発明はこれに限らず、この他種々のトランジスタ等を適用するようにしても良い。
【００９７】
また上述した第２及び第３の実施の形態においては、第１のスイッチ手段から出力される信号をアンテナ部２の他端Ｐ２側へ導く第１の整流手段として、第２ダイオード１３や第３寄生ダイオードＰＲ３を適用する場合について述べたが、本発明はこれに限らず、この他種々の整流素子や、ＮＭＯＳＦＥＴ以外のトランジスタ（例えばＰＭＯＳＦＥＴ等）に生じる寄生ダイオードを適用するようにしても良い。
【００９８】
また上述した第２及び第３の実施の形態においては、第２のスイッチ手段から出力される信号をアンテナ部２の一端Ｐ１側へ導く第２の整流手段として、第１ダイオード１２や第１寄生ダイオードＰＲ１を適用する場合について述べたが、本発明はこれに限らず、この他種々の整流素子や、ＮＭＯＳＦＥＴ以外のトランジスタ（例えばＰＭＯＳＦＥＴ等）に生じる寄生ダイオードを適用するようにしても良い。
【産業上の利用可能性】
【００９９】
本発明は、例えば携帯電話機やＰＤＡ等の情報処理装置に利用することができる。
【図面の簡単な説明】
【０１００】
【図１】第１の実施の形態における情報処理装置の構成（１）を示す略線図である。
【図２】ロードスイッチ回路の構成を示す略線図である。
【図３】寄生トランジスタ発生のメカニズムの説明に供する略線図である。
【図４】第２及び第３の実施の形態における情報処理装置の構成（２）を示す略線図である。
【図５】第１及び第２ロードスイッチ回路の構成を示す略線図である。
【図６】情報処理装置の構成（３）を示す略線図である。
【図７】ＣＭＯＳ回路として実装した場合（１）を示す略線図である。
【図８】ＣＭＯＳ回路として実装した場合（２）を示す略線図である。
【図９】情報処理装置の構成（４）を示す略線図である。
【図１０】情報処理装置の構成（５）を示す略線図である。
【図１１】ロードスイッチ回路の一例を示す略線図である。
【符号の説明】
【０１０１】
１、１Ｘ……情報処理装置、２……アンテナ部、５……ブリッジ整流回路、６、１０、１１……ロードスイッチ回路、６Ｄ、１０Ｄ、１１Ｄ……ＦＥＴ、１２、１３……ダイオード、ＰＲ１、ＰＲ３……寄生ダイオード。
【図１】
2006025155.tif 000003
【図２】
2006025155.tif 000004
【図３】
2006025155.tif 000005
【図４】
2006025155.tif 000006
【図５】
2006025155.tif 000007
【図６】
2006025155.tif 000008
【図７】
2006025155.tif 000009
【図８】
2006025155.tif 000010
【図９】
2006025155.tif 000011
【図１０】
2006025155.tif 000012
【図１１】
2006025155.tif 000013