(57)【要約】【課題】  信号電荷がフォトダイオード以外の領域に吸収され難く、隣接するフォトダイオードへの信号電荷の漏れこみを低減する。【解決手段】  本発明は、第１導電型よりなる第１の半導体領域と、第２導電型よりなる第２の半導体領域と、前記第２の半導体領域より不純物濃度が低い第２導電型よりなる第３の半導体領域と、第１導電型よりなる第４の半導体領域と、を光入射側より順に設けた光電変換部と、  第２導電型のソースおよびドレイン領域と、を有するトランジスタと、を有する画素の複数と、隣接する前記画素間に配された素子分離領域と、を有し、前記トランジスタのゲート電極の下部に配された第１導電型の第５の半導体領域と、前記素子分離領域下に配された第１導電型の第６の半導体領域とを有し、前記第３の半導体領域は、前記第４の半導体領域と、前記第５の半導体領域と、前記第６の半導体領域と、により囲まれていることを特徴とする。【選択図】  図６
2006024962.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型よりなる第１の半導体領域と、
第１導電型とは逆導電型の第２導電型よりなる第２の半導体領域と、
前記第２の半導体領域より不純物濃度が低い第２導電型よりなる第３の半導体領域と、
第１導電型よりなる第４の半導体領域と、を光入射側より順に設けた光電変換部と、
第２導電型のソースおよびドレイン領域と、を有するトランジスタと、を有する画素の複数と、
隣接する前記画素間に配された素子分離領域と、を有し、
前記トランジスタのゲート電極の下部に配された第１導電型の第５の半導体領域と、前記素子分離領域下に配された第１導電型の第６の半導体領域とを有し、
前記第３の半導体領域は、前記第４の半導体領域と、前記第５の半導体領域と、前記第６の半導体領域と、により囲まれていることを特徴とする固体撮像装置。
【請求項２】
前記第５の半導体領域は、深さ方向に複数のイオン注入工程で形成されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第６の半導体領域は、深さ方向に複数のイオン注入工程で形成されていることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記第２の半導体領域は前記トランジスタのゲート電極下に延在していることを特徴とする請求項１から５のいずれか１項に記載の固体撮像装置。
【請求項５】
請求項１から４のいずれか１項に記載の固体撮像装置を有することを特徴とするカメラシステム。
【請求項６】
第１導電型よりなる第１の半導体領域と、
第１導電型とは逆導電型の第２導電型よりなる第２の半導体領域と、
前記第２半導体領域より不純物濃度が低い第２導電型よりなる第３の半導体領域と、
第１導電型よりなる第４の半導体領域と、を光入射側より順に設けた光電変換部と、
第２導電型のソースおよびドレイン領域と、を有するトランジスタと、を有する画素の複数と、
隣接する前記画素間に配された素子分離領域と、を有し、
前記トランジスタのゲート電極の下部に配された第１導電型の第１のポテンシャル障壁と、前記素子分離領域下に配された第１導電型の第２のポテンシャル障壁とを有し、
前記第３の半導体領域は、前記第４の半導体領域と、前記第１のポテンシャル障壁と、第２のポテンシャル障壁と、により囲まれていることを特徴とする固体撮像装置。
【請求項７】
前記第１のポテンシャル障壁は、深さ方向に複数のイオン注入工程で形成されていることを特徴とする請求項６に記載の固体撮像装置。
【請求項８】
前記第２のポテンシャル障壁は、深さ方向に複数のイオン注入工程で形成されていることを特徴とする請求項６または７に記載の固体撮像装置。
【請求項９】
前記第２の半導体領域は前記トランジスタのゲート電極下に延在していることを特徴とする請求項６から８のいずれか１項に記載の固体撮像装置。
【請求項１０】
請求項６から９のいずれか１項に記載の固体撮像装置を有することを特徴とするカメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置及び固体撮像装置を用いたカメラシステムに関するものである。
【背景技術】
【０００２】
固体撮像装置は近年ディジタルスチルカメラ、ビデオカムコーダーを中心とする画像入力用撮像装置として、急速に需要が高まっている。
【０００３】
これらの固体撮像装置としてＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ：電荷結合素子）やＭＯＳ型固体撮像装置が用いられている。前者は後者と比較して、感度が高くノイズが小さいために、高画質の撮像装置として普及している反面、消費電力が大きく、駆動電圧が高い、汎用の半導体製造プロセスが使えないためにコストが高く、駆動回路等の周辺回路を集積することが困難であるなどの弱点を抱えている。
【０００４】
上記の理由から、従来から増幅型のＭＯＳ型固体撮像装置の開発も行われてきた。増幅型の固体撮像装置とは、フォトダイオードに蓄積された信号電荷を画素に備わった増幅トランジスタの制御電極に導き、信号電荷量に応じた出力を増幅トランジスタの主電極から増幅して出力するものである。特に増幅型の固体撮像装置としては、増幅トランジスタとしてＭＯＳトランジスタを使ったＣＭＯＳセンサの開発に力が注がれている。
【０００５】
今後需要の拡大が予想される携帯機器への応用には、上記のＣＣＤの弱点をカバーできるＭＯＳ型固体撮像装置が適用されてくるものと予想されている。
【０００６】
図１３は固体撮像装置としてＣＭＯＳセンサ画素の典型的な例を示す回路図である。
【０００７】
図１３において３０は単位画素、１は入射光によって発生した信号電荷を蓄積するためのフォトダイオード、６は信号電荷量に応じた増幅信号出力を出す増幅ＭＯＳトランジスタ、３は信号電荷を受け増幅ＭＯＳトランジスタ６のゲート電極に接続するフローティングディフュージョン（以下ＦＤと記す）領域、２はフォトダイオード１に蓄積した信号電荷をＦＤ領域３に転送するための転送ＭＯＳトランジスタ、４はＦＤ領域３をリセットするためのリセットＭＯＳトランジスタ、５は出力画素を選択するための選択ＭＯＳトランジスタ、９ａは転送ＭＯＳトランジスタ２のゲートにパルスを印加し、電荷転送動作を制御するための制御線、９ｂはリセットＭＯＳトランジスタ４のゲートにパルスを印加し、リセット動作を制御するための制御線、９ｃは選択ＭＯＳトランジスタ５のゲートにパルスを印加し、選択動作を制御するための制御線、１０ａは増幅ＭＯＳトランジスタ６のドレインおよびリセットＭＯＳトランジスタ４のドレインに接続され、それらに電源電位を供給している電源配線である。１０ｂは選択された画素の増幅信号が出力される出力線、８は定電流源として動作し、増幅ＭＯＳトランジスタ６とソースフォロワを形成する定電流用ＭＯＳトランジスタ、１０ｃはＭＯＳトランジスタ８が定電流動作するような電位をＭＯＳトランジスタ８のゲート電極に供給する配線である。上記の画素３０を２次元的マトリックス状に配列したものは２次元固体撮像装置の画素領域を形成するが、そのマトリックス構成において出力線１０ｂは各列の画素の共通線、制御線９ａ、９ｂ、９ｃはそれぞれ各行の画素の共通線となっており、制御線９ｃによって選択された行の画素のみが出力線１０ｂに信号出力される。
【０００８】
更に、図１４は従来の固体撮像装置の他の画素回路を示す図である。図１４で１はフォトダイオード、２はフォトダイオードの電荷を転送する転送ＭＯＳトランジスタ、３は転送された電荷を一時的に蓄えておくフローティングディフュージョン、４はフローティングディフュージョンおよびフォトダイオードをリセットするためのリセットＭＯＳトランジスタ、５はアレイ中の任意の１行を選択するための選択ＭＯＳトランジスタ、６はフローティングディフュージョンの電荷を電圧の変換してソースフォロワー型増幅器で増幅するソースフォロワーＭＯＳトランジスタ、７は１つの列で共通化され画素電圧信号を読み出す読み出し線、８は読み出し線７を定電流とするための定電流源である。
【０００９】
動作を簡単に説明する。入射光はフォトダイオード１により電荷に変換され、電荷は転送ＭＯＳトランジスタ２により、フローティングディフュージョン３に蓄えられる。フローティングディフュージョン３および、フォトダイオード１は予めリセットＭＯＳトランジスタ４および転送ＭＯＳトランジスタ２を開とすることで一定電位にリセットされているので、フローティングディフュージョン３の電位は入射光により発生した電荷に応じて変化する。フローティングディフュージョン３の電位はソースフォロワーＭＯＳトランジスタ６により増幅され、読み出し線７に出力される。当該画素は選択ＭＯＳトランジスタ５を開とすることで選ばれる。不図示の出力回路ではフローティングディフュージョン３のリセット電位と光信号蓄積後の電位の差分演算を行うことで、光信号分を検出する。
【００１０】
図１５は図１３に示す固体撮像装置の模式的断面図である。尚、図１５はフォトダイオード、転送ＭＯＳトランジスタ及びＦＤ領域を含む断面の模式的断面図である。同図において、１１はＮ型の半導体基板、１２はＰ型ウエル、１５はＰ型ウエル１２中に形成されたＮ型半導体領域であり、Ｐ型ウエル１２とＮ型半導体領域１５とでフォトダイオードが形成され、Ｎ型半導体領域１５には入射光によって発生した信号電荷が蓄積される。１８はＰ型ウエル内に形成されたＮ型半導体領域からなるＦＤ領域、１４は図１３に示す転送ＭＯＳトランジスタ２のゲート電極、又、ＦＤ領域１８は転送ＭＯＳトランジスタのドレイン領域でもある。尚、転送ＭＯＳトランジスタのソース領域はＮ型半導体領域１５である。２０はＦＤ領域１８と接続する配線であり、図示されていない増幅ＭＯＳトランジスタのゲート電極に接続している。１７はＬＯＣＯＳ酸化膜といわれる素子分離用絶縁膜、２９は素子分離用絶縁膜１７の下に形成されたＰ型ウエル１２よりも不純物濃度の高いＰ＋型のチャンネルストッパーである。
【００１１】
図１６は図１４に示す固体撮像装置の模式的断面図である。この断面図１６は図１４のフォトダイオード１と転送ＭＯＳトランジスタ２の部分を表わしたものである。１１はｎ型シリコン基板、１２はＰ型ウエル、１３ａはＭＯＳトランジスタのゲート酸化膜、１３ｂは受光部上の薄い酸化膜、１４は転送ＭＯＳトランジスタのゲート電極、１５はフォトダイオード１のＮ型カソード、１６はフォトダイオードを埋め込み構造とするための表面Ｐ型領域、１７は素子分離のためのＬＯＣＯＳ酸化膜、１８はフローティングディフュージョンを形成し転送ＭＯＳトランジスタ２のドレイン領域ともなっているＮ型高濃度領域、１９はゲート電極とメタル第一層を絶縁するシリコン酸化膜、２０はコンタクトプラグ、２１はメタル第一層、２２はメタル第一層とメタル第二層を絶縁する層間絶縁膜、２３はメタル第二層、２４はメタル第二層とメタル第三層を絶縁する層間絶縁膜、２５はメタル第三層、２６はパッシベーション膜である。カラー用光電変換装置では、パッシベーション膜２６の上層に更に不図示のカラーフィルター層、さらに感度向上のためのマイクロレンズを形成する。表面から入射した光はメタル第３層のない開口部を通して、フォトダイオードに入る。光はフォトダイオードのＮ型カソード１５或いはＰ型ウエル１２内で吸収され、電子・ホール対を生成する。このうち電子はＮ型カソード領域に蓄積されてゆく。
【００１２】
また、特許文献１には、ｎ型基板から所定の深さにｐ型埋め込み層を形成し、その上側のｎ型基板に光電変換部を形成した固体撮像装置が開示されている。
【００１３】
更に、特許文献２には、フォトダイオードの一端を読み出しゲートの下部にまで延在させて形成し、パンチスルーストッパ領域をドレイン領域に相当する信号検出部の下部に、ゲート電極に対して自己整合して形成した固体撮像装置が開示されている。
【特許文献１】特開２０００−１５０８４８号公報
【特許文献２】特開２００１−１５７２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、図１５，図１６の従来構造の場合、フォトダイオードよりも下方で発生した信号電荷の一部がフォトダイオードに吸収されずＦＤ領域１８や画素内のトランジスタのソース・ドレイン領域に吸収されていた。その結果、感度が低下していた。
【００１５】
また、ＣＭＯＳ型固体撮像装置はさまざまな改良にも拘わらず、特に小さい画素サイズの装置で感度が低いという課題がある。本発明は新規な構造により、微細な画素でも高感度が得られるＣＭＯＳ型固体撮像装置を提供するものである。
【００１６】
図１６の従来構造で感度が低い理由を説明する。図１６で開口部に入射した光線２７により発生した電子は、首尾よくＮ型カソード領域に蓄積され、有効な信号電荷として働くが，例えば光線２８のようにフォトダイオードから多少離れた位置で発生した電子は、Ｎ型カソード領域ではなく、よりポテンシャルの低いＮ＋型フローティングディフュージョン領域１８に捉えられる場合がある。また、フォトダイオードの直下であっても、電子は拡散とドリフトを繰り返す結果、ある確率で、フォトダイオード以外の低ポテンシャル領域に吸収され，光電変換信号としては寄与しない。Ｎ型カソード１５をシリコン表面に対しより深い位置に形成すれば、フォトダイオードにより電子を集めやすくなるが、Ｎ型カソード領域はＰ型ウエル領域１２中のイオン注入により形成するために、不純物濃度をあまり低くできない。Ｎ型カソード１５は空乏化動作をするという制約から、あまり深い位置に高い濃度を形成する構造がとれないことに従来構造の課題があった。
【００１７】
このように、フォトダイオードとなるＮ型カソードの体積に限界があるため、入射光により発生した電子を収集する能力が充分でなかったため、感度が低い。
【００１８】
また、特許文献１に開示された従来構造でも、信号読み出しゲートの下部にポテンシャル障壁を設けていないため、入射光により深い位置で発生した電子がフローティングディフュージョン領域１８などに吸収されてしまうのをやはり防ぐことができず、感度が低くなってしまう課題を有する。
【００１９】
更に、特許公報２に開示された従来構造でも、パンチスルーストッパ領域が信号検出部の下部のみに形成されているだけなので、入射光により発生した電子の一部が、画素内の他のトランジスタのソース、ドレインに吸収されたり、隣接画素へ吸収されてしまうことを防ぐことができず、同様に感度が低くなってしまう課題を有する。
【００２０】
そこで本発明は、微小な画素でも高感度な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記課題を解決するために、本発明の固体撮像装置は、第１導電型よりなる第１の半導体領域と、第１導電型とは逆導電型の第２導電型よりなる第２の半導体領域と、前記第２の半導体領域より不純物濃度が低い第２導電型よりなる第３の半導体領域と、第１導電型よりなる第４の半導体領域と、を光入射側より順に設けた光電変換部と、
第２導電型のソースおよびドレイン領域と、を有するトランジスタと、を有する画素の複数と、隣接する前記画素間に配された素子分離領域と、を有し、前記トランジスタのゲート電極の下部に配された第１導電型の第５の半導体領域と、前記素子分離領域下に配された第１導電型の第６の半導体領域とを有し、前記第３の半導体領域は、前記第４の半導体領域と、前記第５の半導体領域と、前記第６の半導体領域と、により囲まれていることを特徴とする。
【００２２】
また別の側面において、本発明の個体撮像装置は、第１導電型よりなる第１の半導体領域と、第１導電型とは逆導電型の第２導電型よりなる第２の半導体領域と、前記第２半導体領域より不純物濃度が低い第２導電型よりなる第３の半導体領域と、第１導電型よりなる第４の半導体領域と、を光入射側より順に設けた光電変換部と、
第２導電型のソースおよびドレイン領域と、を有するトランジスタと、を有する画素の複数と、隣接する前記画素間に配された素子分離領域と、を有し、前記トランジスタのゲート電極の下部に配された第１導電型の第１のポテンシャル障壁と、前記素子分離領域下に配された第１導電型の第２のポテンシャル障壁とを有し、前記第３の半導体領域は、前記第４の半導体領域と、前記第１のポテンシャル障壁と、第２のポテンシャル障壁と、により囲まれていることを特徴とする。
【発明の効果】
【００２３】
本発明の固体撮像装置によれば、感度を大幅に向上できるほか，従来と比較して信号電荷を蓄積する半導体領域の体積の大きい光電変換部を構成することができるので、飽和電荷を大きくすることができる。また、信号電荷の転送効率の向上が容易になり、ランダムノイズの少ない装置が実現できる。
【発明を実施するための最良の形態】
【００２４】
（第１実施形態）
図１は本発明の第１実施形態の固体撮像装置の模式的断面図である。
【００２５】
図１において、１０１は第１導電型（ここでは例示としてＮ型）の半導体基板、１０２は第２導電型半導体領域としてＰ型ウエル、１０３はＰ型ウエル１０２中に形成された第１導電型半導体領域としてＮ型半導体領域であり、Ｐ型ウエル１０２とＮ型半導体領域１０３とでフォトダイオードが形成され、Ｎ型半導体領域１０３には入射光によって発生した信号電荷が蓄積される。１１１は第１トランジスタとしてフォトダイオードで発生した信号電荷を転送する転送トランジスタの第１導電型のドレイン領域であって、Ｐ型ウエル１０２中に形成されたＮ型半導体領域のＦＤ領域である。１０９は転送トランジスタのゲート電極であり、Ｎ型半導体領域１０３、１１１はそれぞれ転送トランジスタのソース、ドレイン領域でもある。１１３はＮ型半導体領域１１１と接続する配線であり、第２トランジスタとしての増幅トランジスタのゲート電極１３０に接続している。尚、増幅トランジスタは、ソース領域１３１・ドレイン領域１３２間にゲート電極１３０を形成して構成される。１３３はソース電極１３１に接続される垂直信号線である。尚、１３２は増幅トランジスタのドレイン電極でもあって、別の第２トランジスタとしての選択トランジスタのソース領域でもある。１３４は選択トランジスタのドレイン電極であって、ソース・ドレイン電極間にゲート電極１３５が形成されている。１３６は選択トランジスタのドレイン電極１３４に接続されるドレイン線である。１０７は厚い酸化膜で形成された素子分離用絶縁膜であり、１０６は素子分離用絶縁膜１０７の下に形成されたＰ型ウエル１０２より不純物濃度の高いＰ＋型のチャンネルストッパー、１０５はＰ型ウエル１０２と同じ導電型のＰ型半導体領域で形成されたポテンシャル障壁である。
【００２６】
尚、本明細書では、転送トランジスタを第１トランジスタとし、画素内に形成された転送トランジスタ以外のトランジスタを第２トランジスタと表する。
【００２７】
尚、Ｎ型半導体領域１０３に蓄積された信号電荷は転送動作時にＦＤ領域１１１に転送され、転送直後にはＮ型半導体領域１０３は空乏化するよう、Ｎ型半導体領域１０３におけるＮ型の不純物濃度が設定されている。
【００２８】
又、本実施形態の固体撮像装置は、１画素がフォトダイオード、転送トランジスタ、増幅トランジスタ及び選択トランジスタで構成されるが、１画素の構成は本実施形態に限定されない。例えば、１画素がフォトダイオード、転送トランジスタ及び増幅トランジスタで構成されていても良い。或いは、１画素がフォトダイオード、転送トランジスタ、増幅トランジスタ、選択トランジスタ及びリセットトランジスタで構成されていても良い。
【００２９】
本発明のポテンシャル障壁１０５は、第１トランジスタのドレイン領域下及び第２トランジスタのソース及び／又はドレイン領域下に設けられていることを特徴とする。第２トランジスタが複数形成されている場合は、少なくとも１つ以上のソース及び／又はドレイン領域に設けられている。
【００３０】
尚、ポテンシャル障壁１０５の不純物濃度は、Ｐ型ウエル１０２の不純物濃度よりも高いＰ＋型である。又、チャンネルスットパー１０６及びポテンシャル障壁１０５は同じＰ＋型の半導体領域であるが、その不純物濃度は当然異なっても良く、ポテンシャル障壁１０５はイオンインプランテーションによって例えばボロンやガリウムをＰ型ウエル１０２に打ち込む事で設けられる。
【００３１】
図１に示すように本発明のポテンシャル障壁１０５は、ＦＤ領域１１１、増幅トランジスタ及び選択トランジスタのソース・ドレイン領域１３１、１３２及び１３４の下に形成されている。
【００３２】
本発明の様に、ポテンシャル障壁１０５をＦＤ領域や各トランジスタのソース・ドレイン電極下に設けることで、ポテンシャル障壁１０５よりも下方で発生した信号電荷はＦＤ領域１１１や、ポテンシャル障壁が設けられた各トランジスタのソース・ドレイン領域へ吸収されないので感度が向上する。
【００３３】
従って、ポテンシャル障壁１０５をより多くの第２トランジスタのソース・ドレイン領域の直下に設けることで、より信号電荷がフォトダイオード以外の領域に吸収され難い構造となるのでより好適である。
【００３４】
尚、ポテンシャル障壁１０５は素子分離領域１０７の下に設けてあっても良い。素子分離領域１０７の下にポテンシャル障壁１０５を設けることで隣接する画素内のフォトダイオード或はトランジスタに信号電荷が吸収されにくい構造となり、隣接画素間の信号電荷の混入が防止ができる。
【００３５】
（第２実施形態）
図２は本発明の第２実施形態の固体撮像装置の模式的断面図である。
【００３６】
図２はフォトダイオード、転送トランジスタ及びＦＤ電極２１１をリセットするリセットトランジスタを有する固体撮像装置の模式的断面図であって、第２トランジスタとしてＦＤ電極をリセットするリセットトランジスタが設けられている。
【００３７】
図２において、２２３はＦＤ電極２１１をリセットするリセット用トランジスタのゲート電極、２２４は電源線２２６と接続するＦＤ電極２１１をリセットするリセット用トランジスタのドレイン領域である。
【００３８】
本実施形態が実施形態１と異なる点は、本実施形態ではポテンシャル障壁２０５が第２トランジスタのゲート電極の下にも設けられている点である。従って、ポテンシャル障壁２０５によってフォトダイオード以外のＮ型半導体領域に吸収される信号電荷が減少するので、感度が向上する。
【００３９】
尚、本実施形態は第２トランジスタとしてリセットトランジスタを一例に上げているが、第１実施形態と同様に第２トランジスタは増幅或いは選択リセットトランジスタであっても良い。或いは、複数の第２トランジスタが形成されてあってもよい。
【００４０】
例えば、本発明のポテンシャル障壁２０５が、フォトダイオード、転送トランジスタ、リセットトランジスタ、増幅トランジスタ及び選択トランジスタで１画素が構成される固体撮像装置に設けられても良い。
【００４１】
尚、画素内に形成された全トランジスタのゲート電極、ソース及びドレイン領域の下にポテンシャル障壁２０５を設けると、より信号電荷がフォトダイオード以外の領域に吸収され難いので感度が向上する。
【００４２】
さらには、素子分離領域２０７の下にもポテンシャル障壁２０５を設けることで、フォトダイオードの周囲にトランジスタのソース・ドレイン領域より深い領域のポテンシャル障壁２０５が設けられた固体撮像装置となる。
【００４３】
以上のようにポテンシャル障壁２０５をフォトダイオードの周囲に設けることで、フォトダイオードで形成された信号電荷が隣接するトランジスタのソース又はドレイン領域に吸収されにくいので感度が向上する。
【００４４】
又、フォトダイオードの周囲を囲むように設けられたポテンシャル障壁２０５は１つ以上の開口部が設けられていても良い。
【００４５】
開口部を設けずにフォトダイオードの周囲にポテンシャル障壁２０５を設けると、フォトダイオードから信号電荷があふれ出た場合、ポテンシャル障壁２０５によってあふれ出た信号電荷が周辺のＮ形半導体領域に吸収されにくく、ブルーミングを起こしやすくなる。そこで、フォトダイオード周辺の少なくとも一部分にポテンシャル障壁２０５が設けられていない開口部を設けることで、フォトダイオードからあふれ出た信号電荷を吸収させてブルーミングを抑制するとより好適である。
【００４６】
（第３実施形態）
図３は本発明の第３実施形態の固体撮像装置の模式的断面図である。
【００４７】
図３は、フォトダイオード、転送トランジスタ及びＦＤ電極３１１をリセットするリセットトランジスタを有する固体撮像装置の模式的断面図である。
【００４８】
図３において、３０３は第１導電型半導体領域としてＮ型ウエル或いはＮ形半導体基板３０１の上層部であるＮ型半導体領域、３０２はＮ型半導体領域３０３とフォトダイオードを構成する第２導電型半導体領域としてのＰ型半導体領域、３１２はフォトダイオードで発生した信号電荷を集めて蓄積するための第１導電型の信号電荷蓄積領域であり、Ｎ形半導体領域３０３より不純物濃度が濃い領域である。
【００４９】
図３が図２と異なる点は、図２においてはＰ型ウエル２０２内に反対導電型のＮ型のソース・ドレイン領域を有するトランジスタが形成され、さらにはポテンシャル障壁２０５はＰ型ウエル２０２と同一導電型であったのに対して、本実施形態では、第１導電型半導体領域としてのＮ型半導体領域３０３内に同一導電型のＮ型のソース・ドレイン領域を有するトランジスタが形成され、さらにＮ型半導体領域と反対導電型のＰ型のポテンシャル障壁３０５を設けている点である。
【００５０】
尚、本実施形態においては、フォトダイオードと共に、画素を構成するトランジスタとして、フォトダイオードで発生した信号電荷を転送する転送トランジスタ、及びＦＤ電極をリセットするリセットトランジスタとしているが、トランジスタはこれに限定されない。例えば、画素内のトランジスタは、転送トランジスタ、リセットトランジスタ、増幅トランジスタ或いは選択トランジスタ等のいずれか、或いはその組み合わせでも良い。尚、本実施形態においては、画素を形成するＮ型トランジスタのゲート電極の下に設けられたポテンシャル障壁３０５は、ソース、ドレイン間がショートすることを防ぎ、Ｎ型半導体領域３０３中であってもＮ型トランジスタが動作することを可能にする働きを兼ねている。
【００５１】
尚、ゲート電極の下に設けられたポテンシャル障壁３０５は、ゲート領域に対応した大きさを有するポテンシャル障壁であっても良いし、ゲート電極の一部の下に形成されたポテンシャル障壁であっても良い。
【００５２】
従って、本実施形態においては、転送トランジスタのゲート電極３０９の下のポテンシャル障壁はゲート電極３０９の一部の下に設けられており、リセットトランジスタのゲート電極３２３の下にはゲート電極３２３の大きさに対応したポテンシャル障壁が設けられている。
【００５３】
尚、同様に本明細書で言うところのソース・ドレイン領域の下に設けられたポテンシャル障壁は、ソース・ドレイン領域の一部の下に設けられていても良い。
【００５４】
又、図３のような画素構造においては、フォトダイオードのＮ型領域が光の進行方向に対して深く形成されるので、信号電荷に関する量子効率が第１実施形態と比べても高くなる。
【００５５】
本実施形態においては、画素中Ｎ型トランジスタはＮ型半導体領域中に形成されるため、そのしきい電位は従来例のＮ型トランジスタのしきい電位よりも下がり、したがって増幅トランジスタの入出力レンジを広くとることができる。
【００５６】
又、本実施形態におけるトランジスタのしきい電位は、バックゲート効果による変動を小さくして、増幅ゲインが従来のものよりも高くすることができる。
【００５７】
尚、ポテンシャル障壁３０５は素子分離領域３０７の下に設けてあっても良い。素子分離領域３０７の下にポテンシャル障壁３０５を設けることで隣接する画素内のフォトダイオード或はトランジスタに信号電荷が吸収されにくい構造となり、隣接画素間の信号電荷の混入が防止ができる。
【００５８】
（第４実施形態）
図４は本発明の第４実施形態の固体撮像装置の模式的断面図である。
【００５９】
本実施形態が図３と異なる点は、本実施形態はポテンシャル障壁４０５がトランジスタのゲート下のみには限らず、画素内に存在するトランジスタのソース及び／又はドレイン領域の下にも設けられている点である。
【００６０】
ゲートの下のみだけではなく、ソース及び／又はドレイン領域の下にもポテンシャル障壁４０５を設けることで、ポテンシャル障壁４０５よりも下方で発生した信号電荷がトランジスタのソース及び／又はドレイン領域へ吸収され難い構造となるので、さらに感度が向上する。
【００６１】
尚、本実施形態においては、画素内のトランジスタとして、フォトダイオードで発生した信号電荷を転送する転送トランジスタ、及びＦＤ電極をリセットするリセットトランジスタとしているが、トランジスタはこれに限定されない。例えば、画素内のトランジスタは、転送トランジスタ、リセットトランジスタ、増幅トランジスタ或いは選択トランジスタ等のいずれか、或いはその組み合わせでも良い。
【００６２】
尚、ポテンシャル障壁４０５は素子分離領域４０７の下に設けてあっても良い。素子分離領域４０７の下にポテンシャル障壁４０５を設けることで隣接する画素内のフォトダイオード或はトランジスタに信号電荷が吸収されにくい構造となり、隣接画素間の信号電荷の混入が防止ができる。
【００６３】
以上のようにポテンシャル障壁４０５をフォトダイオードの周囲に設けることで、フォトダイオードで形成された信号電荷が隣接するトランジスタのソース又はドレイン領域に吸収されにくいのでポテンシャル障壁のない場合に比べて感度が上がる。又、フォトダイオードの周囲を囲むように設けられたポテンシャル障壁４０５には１つ以上のポテンシャル障壁が設けられていない開口部が設けられていても良い。
【００６４】
開口部を設けずにフォトダイオードの周囲全面にポテンシャル障壁４０５を設けると、フォトダイオードから信号電荷があふれ出た場合、ポテンシャル障壁４０５によってあふれ出た信号電荷が周辺のＮ形半導体領域に吸収されにくく、ブルーミングを起こしやすくなる。そこで、フォトダイオード周辺の少なくとも一部分にポテンシャル障壁４０５が設けられていない開口部を設けることで、フォトダイオードからあふれ出た信号電荷を吸収させてブルーミングを抑制することができる。
【００６５】
又、ブルーミングを抑える別の形態としては、Ｐ型半導体領域４０２の不純物濃度を、ポテンシャル障壁４０５の不純物濃度よりも薄くし、フォトダイオードからあふれ出た信号電荷をＮ型半導体基板４０１に逃がす、いわゆる縦型オーバーフロードレイン構造がある。このような構造にすることで、上述のような開口部を設けずに済むので、開口部を設けない場合に比べて感度が向上する。
【００６６】
又、本実施形態では信号電荷蓄積領域４１２を設けているがなくても良い。又、信号電荷が蓄積されるＮ型半導体領域、或は、信号電荷蓄積領域４１２の半導体界面部にＰ型の半導体領域が形成されるいわゆる埋め込みフォトダイオードであってもよい。
【００６７】
以上、第１乃至第４実施形態における画素構造としては、Ｎ型、Ｐ型の極性をすべて反転したものであってもよい。
【００６８】
（第５実施形態）
図５は本発明の第５実施形態の固体撮像装置の模式的断面図である。
【００６９】
第５実施形態を説明する断面図を図５に示す。図５は従来例の図１６と同様に、画素内のフォトダイオード部と転送ＭＯＳトランジスタ部、フローティングディフュージョン部を示したものである。５０１はＮ型シリコン基板、５０２は埋め込みＰ型高濃度層、５０３はフォトダイオードのカソードとなるＮ型エピタキシャル層、５０４ａ、５０４ｂはＰ型分離層、５０５ａ、５０５ｂはＰ型ウエル層である。また、５０６ａはフィールド酸化膜下のチャンネルストップＰ型層である。５０７はフィールド酸化膜、５０８はＭＯＳトランジスタのゲート酸化膜、５０９は転送ＭＯＳトランジスタのゲートポリシリコン、５１０はフォトダイオードを埋め込み型とするための表面Ｐ型層である。また５１１は転送ＭＯＳトランジスタのＮ型ドレイン拡散領域であり、転送された電荷を一時的に蓄えておく、フローティングディフュージョンの役割を果たしている。さらに、５１２は第一の層間絶縁膜、５１３はコンタクトプラグ、５１４は第一層目の配線層、５１５は第二の絶縁膜、５１６は第二層目の配線層、５１７は第三の層間絶縁膜、５１８は第三層目の配線層、５１９はパッシベ−ション膜である。本実施例では配線層は３層形成したが、センサの仕様によっては、光学特性を確保する上で、配線層を１層、或いは２層とすることも本発明の主旨と矛盾はない。なお、カラー撮像装置として使用する場合にパッシベ−ション膜上に色フィルター層を形成したり、色フィルターのさらに上部にマイクロレンズを形成することにより光感度を向上させることは従来の撮像装置同様に行うことができる。Ｐ型分離層５０４ａ、５０４ｂそして、Ｐ型ウエル層５０５ａ、５０５ｂは埋め込みＰ型高濃度層と相まって、フォトダイオードのカソードとなるＮ型エピタキシャル領域５０３を囲うことで、隣接画素のフォトダイオード同士を電気的に分離している。画素へ入射光５２０および５２１によって発生した電子・ホール対のうち、電子はＮ型エピタキシャル層を囲んでいる種々のＰ型層によるポテンシャルバリアによって、確実に信号電荷としてフォトダイオードに蓄積される。またＰ型ウエル層５０５ａは転送ＭＯＳトランジスタのほぼ直下に位置し、Ｎ型エピタキシャル層５０３に蓄積された電子を転送ＭＯＳのチャネルを通してフローティングディフュージョンに転送される際の転送路をも制御している。Ｐ型ウエル層の濃度、深さ、横方向位置を適切に設計することで、ＭＯＳゲート５０９に読出し電圧を印加したときに、Ｎ型エピタキシャル層５０３が完全に空乏化するように、動作させることができる。Ｐ型分離層５０４ａと電気的につながったＰ型ウエル層は電荷転送ＭＯＳトランジスタのウエルとして作用することにより、該ＭＯＳトランジスタの閾値電圧をも制御する。また、Ｐ型ウエル層５０５ａは画素内の他のトランジスタの下にも配置され、これらのＭＯＳトランジスタのウエルとしても作用する。Ｐ型高濃度埋め込み層５０２の深さはセンサに必要な分光特性が得られる深さに設計する。ポテンシャルバリアを形成する上では、ピークとなる不純物濃度が１Ｅ１５（／ｃｍ３）以上あればよい。電気抵抗を下げるために高濃度で形成できるほうがよい。高エネルギーで高ドーズのイオン注入をすることは製造コストを上昇させるので、現実的には濃度上限は決まる。また、Ｐ型分離層５０４ａ，５０４ｂはフォトダイオードの開口面積と入射する光が到達しする位置を考慮して、横方向の位置を決める。不純物濃度はポテンシャルバリアが形成できる１Ｅ１５（／ｃｍ３）以上あればよい。また、Ｎ型エピタキシャル層の厚さが本実施例より更に厚い場合には、さらに第二のＰ型分離層を追加することで、深さ方向にＰ型層が連結する構造とすることができる。本実施例の構造を作るための製造方法を記述する。Ｐ型高濃度埋め込み層５０２を形成する方法は概略２通りある。第一の方法では、ｎ型シリコン基板５０１表面にボロンをイオン注入した後、ｎ型シリコン層５０３をエピタキシャル成長させる。ｎ型基板５０１の不純物濃度は１Ｅ１３〜１Ｅ１５（／ｃｍ３）の範囲が適当である。またＰ型埋め込み層５０２は１Ｅ１５〜１Ｅ２０（／ｃｍ３）が可能である。Ｎ型エピタキシャル層５０３の不純物濃度は１Ｅ１４〜１Ｅ１６（／ｃｍ３）が可能である。Ｎ型エピタキシャル層５０３の厚さは必要な分光感度により設定される。通常の可視光の撮像装置であれば、２ｕｍ〜６ｕｍ程度が適当である。第二の方法では、不純物濃度１Ｅ１４〜１Ｅ１６（／ｃｍ３）のｎ型シリコン基板、またはｎ型シリコン基板にエピタキシャル成長させた基板表面から、１ＭｅＶ〜５ＭｅＶの加速エネルギーでボロンをイオン注入することで、Ｐ型高濃度埋め込み層５０２を形成する。Ｐ型高濃度埋め込み層５０２より表面側が、図５のＮ型エピタキシャル層５０３となる。次にパターニングとイオン注入により、Ｐ型分離層５０４ａ、５０４ｂ、続いてＰ型ウエル層５０５ａ，５０５ｂを形成する。Ｐ型分離層５０４ａ、５０４ｂの不純物濃度は下地のＮ型シリコンのＮ型不純物濃度を相殺して、ネットでＰ型１Ｅ１５〜１Ｅ１８（／ｃｍ３）が可能である。有効な設計ではＮ型エピタキシャル層の不純物濃度の濃度より高い濃度とすることにより、フォトダイオードのＰＮ接合が逆バイアスされたときにも、Ｐ型層が空乏化せずに、ポテンシャルバリアとして有効に働くようにする。本実施例の様にエピタキシャル層の厚さが４ｕｍ程度の場合、Ｐ型分離層５０４ａ，５０４ｂはイオン注入の飛程としては１．５〜３．０ｕｍが好適である。本実施例ではイオン種としてボロンを用い、１２００ＫｅＶのエネルギーで６Ｅ１１（ｃｍ−２）のｄｏｓｅ量を注入した。この条件によりボロンの飛程は１．９ｕｍとなり、Ｐ型高濃度埋め込みと電気的に接続させることができる。Ｐ型ウエル層５０５ａ，５０５ｂはイオン注入の飛程としては０．５〜１．５ｕｍが好適である。本実施例ではイオン種としてボロンを用い、５００ＫｅＶのエネルギーで１Ｅ１２（ｃｍ−２）のｄｏｓｅ量を注入した。この条件によりボロンの飛程は１．０ｕｍとなり、Ｐ型分離層５０４ａ，５０４ｂと電気的に接続させることができる。なお、エピタキシャル層の厚さが変わると、Ｐ型分離層、Ｐ型ウエル層の作製条件は変わってくる。Ｐ型ウエル層が電気的にＰ型高濃度埋め込み層と接続されるためには、エピタキシャル層の厚さが６ｕｍ以上では、Ｐ型分離層を２層構成にするのが好適である。また、エピタキシャル層の厚さが２ｕｍ以下の場合はＰ型分離層は不要となる。エピタキシャル層の厚さは撮像素子の長波長側の分光感度を決めているが、通常の可視光域ではエピタキシャルの厚さは４ｕｍあれば充分であるので、本実施例の構造は可視光域の撮像素子には好適である。次に、イオン注入によりチャネルストップ層５０６ａ、５０６ｂを形成した後、通常のＬＯＣＯＳ分離法あるいはリセスＬＯＣＯＳ法などによりフィールド酸化膜５０７を形成する。ポリシリコン電極５０９を形成した後、イオン注入により、フォトダイオード表面にＰ型表面層５１０、Ｎ型高濃度層５１１を形成する。コンタクト開口工程以降の製造方法は従来の撮像素子と同様であるので、省略する。本実施例により従来フォトダイオードで捉えることができなかった光キャリアをも捕獲することができ、感度が向上する。なお、本実施例では、エピタキシャル層の導電型をＮ型としたが、これをＰ型とし、他の全ての導電型を反転することにより、ホール蓄積型画素を構成した場合にも本発明を適用できることは言うまでもない。
【００７０】
図８は平面図の一例である。フォトダイオード８０１を取り囲むようにＰ型ウエル層および分離層８０２が破線の領域に配置されている。フォトダイオード８０１の一端に電荷を転送するための転送トランジスタゲート線８０３が配置される。また８０４は転送された電荷を一時的に蓄積するフローティングディフージョンがある。本平面図では増幅用ＭＯＳトランジスタ、リセット用ＭＯＳトランジスタ、あるいは行選択用ＭＯＳトランジスタは図示していないが、本発明を実現する上でこれらの素子の配置に新たな制約が加わるわけではない。本平面の要点は、ウエル層、分離層がフォトダイオードを取り囲むことで、隣接画素との分離を行っている点である。
【００７１】
図１１は本発明の画素回路を多数個二次元に配置したときの回路構成の略図である。ひとつの画素１１０１にはフォトダイオード１１０２、転送ＭＯＳトランジスタ１１０３、増幅ＭＯＳトランジスタ１１０４、リセットＭＯＳトランジスタ１１０５、選択ＭＯＳトランジスタ１１０６がある。同じ行の選択ＭＯＳトランジスタのゲートは選択線１１０７、リセットＭＯＳトランジスタのゲートはリセット線１１０８、そして転送ＭＯＳトランジスタのゲートは転送線１１０９でそれぞれ接続され、垂直走査回路１１１０により、走査・選択される。同じ列の出力線１１１１には電流源１１１２が接続され、出力線の電位をソースフォロワー動作で読み出すことができる。出力線上の光信号は光信号読み出し線１１１５で選択された光信号転送ＭＯＳトランジスタ１１１３、ノイズ信号はノイズ信号読み出し線１１１６選択されたノイズ信号転送ＭＯＳトランジスタ１１１４により、それぞれ電荷蓄積部１１１８に蓄えられる。電荷蓄積部１１１８に蓄積された信号は水平走査回路で順次走査・読み出され、不図示の差動増幅回路により、光信号とノイズ信号の差分が出力される。
【００７２】
図１２は本発明による固体撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ１２０２の手前にはシャッター１２０１があり、露出を制御する。絞り１２０３により必要に応じ光量を制御し、固体撮像素子１２０４に結像させる。固体撮像素子１２０４から出力された信号は信号処理回路１２０５で処理され、Ａ／Ｄ変換器によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１２０７で演算処理される。処理されたディジタル信号はメモリー１２１０に蓄えられたり、外部Ｉ／Ｆ１２１３を通して外部の機器に送られる。固体撮像装置１２０４、撮像信号処理回路１２０５、Ａ／Ｄ変換器１２０６、信号処理部１２０７はタイミング発生部１２０８により制御される他、システム全体は全体制御部・演算部１２０９で制御される。記録媒体１２１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１２１１を通して、記録される。
【００７３】
本発明により、ＣＭＯＳ型固体撮像装置の感度を大幅に向上できるほか，より従来と比較してＮ型層の体積の大きいフォトダイオードを構成することができるので、撮像素子の飽和電荷をも大きくすることができる。また、埋め込みフォトダイオードの表面Ｐ型層５１０と接するＮ型エピタキシャル層５０３の接合部分の不純物濃度が従来より低いために、画素欠陥の発生率を低下させることができるので、品質面でも従来例より改善する。
【００７４】
（第６実施形態）
図６は本発明の第６実施形態の固体撮像装置の模式的断面図である。
【００７５】
第６実施形態を説明する断面図を図６に示す。ゲート電極を除いた配線部分は第５実施形態と同じなので、不図示とした。
【００７６】
第５実施形態と異なる点は、フォトダイオードの構造でＮ型エピタキシャル層６０３の表面付近に別のＮ型層６１２を追加したことである。このＮ型層はＰ型表面層６１０の下に存在し、また、ゲート電極６０９の下にも一部入り込む構造になっている。Ｎ型層６１２の不純物濃度はＮ型エピタキシャル層より高く１Ｅ１５〜１Ｅ１７程度が好適である。このようにＮ型層６１２は電子にとってはポテンシャルが低い個所になるので、電荷蓄積中に電子はＮ型層６１２に集まってくる。したがって、ＭＯＳトランジスタにより電荷転送する際に、電子を完全に転送するのに適した構造である。電荷を完全に転送することで、フォトダイオードに残存する電子数のゆらぎが無くなるのでランダムノイズの小さい撮像素子が構成できる。Ｎ型層６１２は、ゲートポリシリコン電極６０９を形成する以前の工程でパターニングとイオン注入により形成する、あるいは、ゲートポリシリコン電極６０９形成後に斜めイオン注入法により、ゲートポリシリコン電極６０９の下にもぐりこませることができる。図６の断面図の他の部分は第５実施形態と同じである。本発明の要である、Ｐ型分離層６０４ａ，６０４ｂ、およびＰ型ウエル層６０５ａ，６０５ｂの形成方法は第５実施形態と同じ方法を用いることができる。他の部分も同様であるので説明を省略する。
【００７７】
本実施例の効果は、フォトダイオードのカソード部の表面側に他の部分より不純物濃度の高い部分を設けることで、蓄積中の電子を転送ＭＯＳトランジスタで転送しやすくすることである。この構造により、フォトダイオード電荷の完全転送が容易になり、ランダムノイズの少ない装置が実現できる。なお、本実施形態も図８，１１，１２に示す平面構造と回路構成、そしてブロック構成により撮像システムとして有効に働く。
【００７８】
（第７実施形態）
図７は本発明の第７実施形態の固体撮像装置の模式的断面図である。
【００７９】
第７実施形態を説明する断面図を図７に示す。
【００８０】
本実施例ではＰ型分離層７０４ａ、７０４ｂは、Ｐ型ウエル層７０５ａ，７０５ｂおよびＰ型高濃度埋め込み層７０２と不純物濃度の上では完全に接触していない構造を示した。このような構造であっても、これらのＰ型領域がフォトダイオードのＮ型領域（Ｎ型エピタキシャル層７０３）に対して、充分なポテンシャル障壁を形成していれは使用可能である。ポテンシャル障壁はフォトダイオードに蓄積したい電荷数より決定することができる。なお、第５実施形態でＮ型エピタキシャル層の厚さを２ｕｍ〜６ｕｍとしたが、Ｐ型層でポテンシャル障壁を形成するために、分離層の数を深さ方向に複数個に増やすことができる。
【００８１】
図７の断面図の他の部分は第５実施形態と同じであるので説明を省略する。
【００８２】
本実施例では分離層がＰウエル層やＰ型埋め込み層と接触していなくとも、充分なポテンシャル障壁が形成されれば、本発明が適用可能であることを示した。Ｎ型エピタキシャル層の厚さに応じ、必要な分離層の数と濃度を本実施例の指針に従って設計すればよいことが示された。
【００８３】
（第８実施形態）
図９は本発明の第８実施形態の固体撮像装置の模式的断面図である。
【００８４】
第８実施形態を説明する断面図を図９に示す。
【００８５】
本実施例では素子分離方法として、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）を用いた場合を示す。Ｐ型分離層９０４ａ、９０４ｂは、Ｐ型ウエル層９０５ａ，９０５ｂおよびＰ型高濃度埋め込み層９０２と不純物濃度の上では完全に接触していない構造を示した。この構造は第７実施形態と同じである。図９中、ＳＴＩ酸化膜９０７の下部にはＳＴＩ酸化膜９０７とシリコンの界面を空乏化させないためのＰ型領域９０６ａ，９０６ｂがある。このＰ型領域はＳＴＩ酸化膜の側面部を空乏化させないために特に重要である。Ｐ型ウエル層９０５，９０５ｂは第７実施形態と同じ深さに形成されており、隣接画素への電荷のもれこみを防止するとともに、転送ＭＯＳトランジスタの転送路を制御し、転送ＭＯＳトランジスタの閾値をも制御する。また、ＳＴＩ酸化膜９０７の直下にあるＰ型ウエル層９０５ｂは素子分離直下にポテンシャルバリアを形成すると同時に、ＳＴＩ酸化膜９０７下のチャネルストッパーの役割も果たしている。Ｐ型分離層９０４ａ，９０４ｂは他の実施形態と同様に、Ｐ型ウエル領域９０５ａ，９０５ｂとＰ型高濃度埋め込み領域９０２の間にポテンシャルバリアを形成している。
【００８６】
他の構造は第６実施形態乃至第７実施形態と同じであるので説明を省略する。
【００８７】
本実施形態では素子分離をＳＴＩとすることにより、以下の効果がある：隣接フォトダイオード間の分離性が向上。表面が平坦であるので微細な加工でもレジスト形状が安定する。ＳＴＩを形成してからＰ型分離層、Ｐ型ウエル層をイオン注入で形成することができるので、Ｐ型分離層、Ｐ型ウエル層が酸化時の熱拡散で広がらない微細なパターンを形成できる。
【００８８】
ＳＴＩを用いた本実施例は微細な画素の撮像素子の製造に適している。
【００８９】
（第９実施形態）
図１０は本発明の第９実施形態の固体撮像装置の模式的断面図である。
【００９０】
第９実施形態を説明する断面図を図１０に示す。
【００９１】
本実施例では素子分離方法として、深いトレンチ分離（Ｄｅｅｐ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法を用いた場合を示す。本実施形態でも、Ｐ型分離層１００４、Ｐ型ウエル層１００５は、Ｐ型高濃度埋め込み層１００２と不純物濃度の上では完全に接触していない構造を示した。この構造は第７、第８実施形態と同じである。トレンチ分離酸化膜１００７はシリコン内３ｕｍの深さまで達しており、トレンチ分離酸化膜１００７とシリコンの界面を空乏化させないためのＰ型領域１００６ａ、１００６ｂが界面を覆っている。このＰ型領域１００６ａ、１００６ｂは暗電流を防止すると同時に、トレンチ分離酸化膜１００７とＰ型高濃度埋め込み層１００２にポテンシャルバリアを形成している。
【００９２】
他の構造は第６実施形態乃至第８実施形態と同じであるので説明を省略する。
【００９３】
本実施例では素子分離を深いトレンチ分離とすることにより、以下の効果がある：隣接フォトダイオード間の分離性がＳＴＩより更に向上する。分離領域の幅が小さく、かつ深い領域まで分離できるので、微細な画素に適した構造である。
【図面の簡単な説明】
【００９４】
【図１】本発明の第１実施形態の固体撮像装置の模式的断面図である。
【図２】本発明の第２実施形態の固体撮像装置の模式的断面図である。
【図３】本発明の第３実施形態の固体撮像装置の模式的断面図である。
【図４】本発明の第４実施形態の固体撮像装置の模式的断面図である。
【図５】本発明の第５実施形態の固体撮像装置の模式的断面図である。
【図６】本発明の第６実施形態の固体撮像装置の模式的断面図である。
【図７】本発明の第７実施形態の固体撮像装置の模式的断面図である。
【図８】本発明による固体撮像装置の画素平面図である。
【図９】本発明の第８実施形態の固体撮像装置の模式的断面図である。
【図１０】本発明の第９実施形態の固体撮像装置の模式的断面図である。
【図１１】本発明による固体撮像装置の回路図の一部である。
【図１２】本発明による固体撮像装置を用いたカメラシステムのブロック図である。
【図１３】固体撮像装置としてＣＭＯＳセンサ画素の典型的な例を示す回路図である。
【図１４】従来の固体撮像装置の画素回路を示す図である。
【図１５】図１３に示す固体撮像装置の模式的断面図である。
【図１６】図１４に示す固体撮像装置の模式的断面図である。
【符号の説明】
【００９５】
１、８０１  フォトダイオード
２  転送ＭＯＳトランジスタ
３、８０４  フローティングディフュージョン
４  リセットＭＯＳトランジスタ
５  選択ＭＯＳトランジスタ
６  ソースフォロワーＭＯＳトランジスタ
７、１０ｂ  読み出し線
８  定電流源
９ａ，９ｂ，９ｃ  制御線
１０ａ  電源配線
１０ｃ  配線
１１  ｎ型シリコン基板
１２  ｐ型ウエル
１３ａ  ゲート酸化膜
１３ｂ  薄い酸化膜
１４  転送ＭＯＳトランジスタゲート電極
１５  フォトダイオードｎ型カソード
１６  表面ｐ型領域
１７  ＬＯＣＯＳ酸化膜
１８  ドレインｎ型高濃度領域
１９  シリコン酸化膜
２０  コンタクトプラグ
２１  メタル第一層
２２  メタル第一層とメタル第二層層間絶縁膜
２３  メタル第二層
２４  メタル第二層とメタル第三層層間絶縁膜
２５  メタル第三層
２６  パッシベ−ション膜
２７，２８  入射光
２９  チャンネルストッパー
３０  単位画素
１０１，２０１，３０１，４０１  Ｎ型シリコン基板
１０２，２０２  Ｐ型ウエル層
１０３，２０３  Ｎ型半導体領域
１０５，２０５，３０５，４０５  ポテンシャル障壁
１０６，２０６，３０６，４０６  チャンネルストッパー
１０７，２０７，３０７，４０７  素子分離用絶縁膜
１０９，２０９，３０９，４０９  転送トランジスタのゲート電極
１１１，２１１，３１１，４１１  ＦＤ領域
３１２，４１２  信号電荷蓄積領域
１１３，２１３，３１３，４１３  配線
１３０  増幅トランジスタのゲート電極
１３１  増幅トランジスタのソース領域
１３２  増幅トランジスタのドレイン領域
１３３  垂直信号線
１３４  選択トランジスタのドレイン領域
１３５  選択トランジスタのゲート電極
１３６  選択トランジスタのドレイン電極
２２３，３２３，４２３  リセット用トランジスタのゲート電極
２２４，３２４，４２４  リセット用トランジスタのドレイン電極
２２６，３２６，４２６  電源線
５０１，６０１，７０１，９０１，１００１  Ｎ型シリコン基板
５０２，６０２，７０２，９０２，１００２  Ｐ型高濃度埋め込み層
５０３，６０３，７０３、９０３，１００３  Ｎ型エピタキシャル層
５０４ａ、５０４ｂ、６０４ａ、６０４ｂ、７０４ａ、７０４ｂ、９０４ａ、９０４ｂ、１００４  Ｐ型分離層
５０５ａ、５０５ｂ、６０５ａ、６０５ｂ、７０５ａ、７０５ｂ、９０５ａ、９０５ｂ、１００５  Ｐ型ウエル層
５０６ａ、５０６ｂ、６０６ａ、６０６ｂ、７０６ａ、７０６ｂ  チャンネルストップ層
５０７，６０７，７０７  フィールド酸化膜
５０８，６０８，７０８、９０８、１００８  ゲート酸化膜
５０９，６０９，７０９、９０９、１００９  ゲートポリシリコン電極
５１０、６１０、７１０、９１０，１０１０  表面Ｐ型層
５１１，６１１、７１１、９１１，１０１１  Ｎ型ドレイン領域
５１２  第一の層間絶縁膜
５１３  コンタクトプラグ
５１４  第一の配線層
５１５  第二の層間絶縁膜
５１６  第二の配線層
５１７  第三の層間絶縁膜
５１８  第三の配線層
５１９  パッシベ−ション膜
５２０、５２１  入射光
６１２、９１２、１０１２  表面Ｎ型層
８０２  ウエル層、分離層領域
８０３  転送トランジスタゲート線
８０５  出力信号線
１１０１  単位画素
１１０２  フォトダイオード
１１０３  転送ＭＯＳトランジスタ
１１０４  増幅用ＭＯＳトランジスタ
１１０５  リセットＭＯＳトランジスタ
１１０６  選択ＭＯＳトランジスタ
１１０７  行選択線
１１０８  リセット線
１１０９  転送線
１１１０  垂直走査回路
１１１１  出力線
１１１２  定電流源
１１１３  光信号読み出しＭＯＳトランジスタ
１１１４  ノイズ信号読み出しＭＯＳトランジスタ
１１１５  光信号読み出し線
１１１６  ノイズ信号読み出し線
１１１７  水平走査回路
１１１８  電荷蓄積部
９０６ａ、９０６ｂ、１００６ａ、１００６ｂ  Ｐ型領域
９０７  シャロートレンチ分離酸化膜
１００７  深いトレンチ分離酸化膜
１２０１  シャッター
１２０２  レンズ
１２０３  絞り
１２０４  固体撮像装置
１２０５  撮像信号処理回路
１２０６  Ａ／Ｄ変換器
１２０７  信号処理部
１２０８  タイミング発生部
１２０９  全体制御・演算部
１２１０  メモリ部
１２１１  記録媒体制御Ｉ／Ｆ部
１２１２  記録媒体
１２１３  外部Ｉ／Ｆ部
【図１】
2006024962.tif 000003
【図２】
2006024962.tif 000004
【図３】
2006024962.tif 000005
【図４】
2006024962.tif 000006
【図５】
2006024962.tif 000007
【図６】
2006024962.tif 000008
【図７】
2006024962.tif 000009
【図８】
2006024962.tif 000010
【図９】
2006024962.tif 000011
【図１０】
2006024962.tif 000012
【図１１】
2006024962.tif 000013
【図１２】
2006024962.tif 000014
【図１３】
2006024962.tif 000015
【図１４】
2006024962.tif 000016
【図１５】
2006024962.tif 000017
【図１６】
2006024962.tif 000018