(57)【要約】【課題】バランフィルタを小型化しても良好な特性を得る。【解決手段】不平衡側伝送線路のパターン２２２と第１の平衡側伝送線路のパターン１９２aで構成される第１の共振器が設けられる基板領域と、不平衡側伝送線路のパターン２２２と第２の平衡側伝送線路のパターン１９２bで構成される第２の共振器が設けられる基板領域との間に、領域分割接地パターン１６１dを形成して、共振器間の電磁界干渉を抑制することで良好な特性を得る。パターン１９２a，１９２b，２２２をスパイラル形状とすることで、共振器の基板占有面積が小さくなり、バランフィルタを小型化できる。【選択図】        図５
2006025237.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と導体層を複数積層してなる積層基板に、一端が不平衡側端子と接続されて他端が接地された不平衡側伝送線路と、前記誘電体層を介して前記不平衡側伝送線路と並行し、一端が接地されて他端が第１の平衡側端子と接続された第１の平衡側伝送線路と、前記誘電体層を介して前記不平衡側伝送線路と並行し、一端が接地されて他端が第２の平衡側端子と接続された第２の平衡側伝送線路を、マイクロストリップラインあるいはストリップラインで形成し、前記不平衡側伝送線路と前記第１の平衡側伝送線路で第１の共振器が構成され、前記不平衡側線路と前記第２の平衡側伝送線路で第２の共振器が構成されているバランフィルタにおいて、
前記第１の共振器が構成された基板領域と前記第２の共振器が構成された基板領域との間に、前記導体層を用いて接地パターンを形成した
ことを特徴とするバランフィルタ。
【請求項２】
前記第１の共振器を構成する前記不平衡側伝送線路と前記第１の平衡側伝送線路、および前記第２の共振器を構成する前記不平衡側伝送線路と前記第２の平衡側伝送線路は、スパイラル形状とされている
ことを特徴とする請求項１記載のバランフィルタ。
【請求項３】
前記接地パターンは、不平衡側伝送線路や第１および第２の平衡側伝送線路が形成された導体層よりも上層あるいは下層の導体層に形成した
ことを特徴とする請求項１記載のバランフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はバランフィルタに関する。詳しくは、誘電体層と導体層を複数積層してなる積層基板に、マイクロストリップラインあるいはストリップラインの不平衡側伝送線路と第１の平衡側伝送線路で第１の共振器、不平衡側線路と第２の平衡側伝送線路で第２の共振器をそれぞれ構成して、第１の共振器が構成された基板領域と第２の共振器が構成された基板領域との間に、導体層を用いて接地パターンを形成したものである。
【背景技術】
【０００２】
マイクロ波帯やミリ波帯の高周波電波をキャリアとした通信システム、例えば携帯電話等の電話システムや無線ＬＡＮ（ローカルエリアネットワーク）システムの普及に伴い、家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介することなく様々なデータの送受信が可能となっている。
【０００３】
このような通信システムに用いられる機器では、図１１に示すように、高周波電波を受信して得られた信号の処理や高周波電波として送信する信号の生成等を行うための高周波信号処理用集積回路（以下「ＲＦＩＣ」という）８０が設けられている。また、アンテナに接続される入出力端子８５とＲＦＩＣ８０との間には、バラン９０や帯域通過フィルタ（ＢＰＦ）９５等が設けられる。バラン９０は平衡不平衡変換を行うものであり、バラン９０の平衡側にＲＦＩＣ８０の差動アンプ８０a、不平衡側に帯域通過フィルタ９５がそれぞれ接続される。
【０００４】
バラン９０は、例えば特許文献１に示されている。図１２は従来のバランの等価回路を示しており、１つのマイクロストリップライン９０ublと、マイクロストリップライン９０ublに並行する２つのマイクロストリップライン９０bl-a，９０bl-bによって結合線路が構成される。マイクロストリップライン９０ublの一端は不平衡側端子ＴＰ1と接続されて他端は開放状態とされる。このとき、マイクロストリップライン９０ublはオープンスタブとなる。また、マイクロストリップライン９０bl-a，９０bl-bにおいて、マイクロストリップライン９０ublの端部側に位置する端部は接地されて、マイクロストリップライン９０ublの中央側に位置する端部は平衡側端子ＴＰ2，ＴＰ3と接続される。このとき、マイクロストリップライン９０bl-a，９０bl-bはショートスタブとなる。マイクロストリップライン９０ublとマイクロストリップライン９０bl-a，９０bl-bは互いに並行に配線されるため、マイクロストリップライン９０ublとマイクロストリップライン９０bl-aの組合せ、およびマイクロストリップライン９０ublとマイクロストリップライン９０bl-bの組合せがそれぞれ共振器となる。ここで、バラン９０の動作帯域の中心周波数に対する波長をλとしたとき、動作帯域の中心周波数で共振するように、マイクロストリップライン９０ublの線路長はλ／２、マイクロストリップライン９０bl-a，９０bl-bの線路長はλ／４に設定される。
【０００５】
このように構成されたバラン９０において、マイクロストリップライン９０ublに信号が入力されると、例えばマイクロストリップライン９０bl-aから出力される信号の位相は９０度進み、マイクロストリップライン９０bl-bから出力される信号の位相は９０度遅れる。すなわち、マイクロストリップライン９０bl-aの出力とマイクロストリップライン９０bl-bの出力の位相差が１８０度となり、平衡出力を得ることができる。
【０００６】
【特許文献１】特開２００２−２３２２１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、従来のバランは、マイクロストリップライン９０ublの線路長をλ／２、マイクロストリップライン９０bl-a，９０bl-bの線路長をλ／４に設定しなければならないため小型化が困難である。また、上述のように帯域通過フィルタが必要であり、インピーダンスが異なるときには整合回路も必要となるため、通信システムを容易に小型化することができない。また、バランや帯域通過フィルタの小型化が図られても、不平衡側端子と一方の平衡側端子間および不平衡側端子と他方の平衡側端子間の位相差特性やレベル差特性は良好であることが望ましい。
【０００８】
そこで、この発明では、良好な特性で低コストかつ通信システムの小型化に貢献できるバランフィルタを提供するものである。
【課題を解決するための手段】
【０００９】
この発明に係るバランフィルタは、誘電体層と導体層を複数積層してなる積層基板に、一端が不平衡側端子と接続されて他端が接地された不平衡側伝送線路と、前記誘電体層を介して前記不平衡側伝送線路と並行し、一端が接地されて他端が第１の平衡側端子と接続された第１の平衡側伝送線路と、前記誘電体層を介して前記不平衡側伝送線路と並行し、一端が接地されて他端が第２の平衡側端子と接続された第２の平衡側伝送線路を、マイクロストリップラインあるいはストリップラインで形成し、前記不平衡側伝送線路と前記第１の平衡側伝送線路で第１の共振器が構成され、前記不平衡側線路と前記第２の平衡側伝送線路で第２の共振器が構成されているバランフィルタにおいて、前記第１の共振器が構成された基板領域と前記第２の共振器が構成された基板領域との間に、前記導体層を用いて接地パターンを形成したものである。
【００１０】
この発明においては、不平衡側伝送線路と第１の平衡側伝送線路で第１の共振器が構成され、不平衡側線路と第２の平衡側伝送線路で第２の共振器が構成される。第１の共振器を構成する不平衡側伝送線路と第１の平衡側伝送線路、および第２の共振器を構成する不平衡側伝送線路と第２の平衡側伝送線路は、例えばスパイラル形状とされる。この第１の共振器が構成された基板領域と第２の共振器が構成された基板領域との間には、例えば不平衡側伝送線路や第１および第２の平衡側伝送線路が形成された導体層よりも上層あるいは下層の導体層を用いて接地パターンが形成される。
【発明の効果】
【００１１】
この発明によれば、不平衡側伝送線路と第１の平衡側伝送線路で第１の共振器が構成され、不平衡側線路と第２の平衡側伝送線路で第２の共振器が構成されて、この第１の共振器が構成された基板領域と第２の共振器が構成された基板領域との間に、導体層を用いて接地パターンが形成されるので、この接地パターンによって共振器間の電磁界干渉が抑制されて良好な特性を得ることができる。
【００１２】
また、第１の共振器を構成する不平衡側伝送線路と第１の平衡側伝送線路、および第２の共振器を構成する不平衡側伝送線路と第２の平衡側伝送線路は、スパイラル形状とされるので、共振器の基板占有面積が小さくなり、バランフィルタを小型化できる。
【００１３】
さらに、接地パターンは、不平衡側伝送線路や第１および第２の平衡側伝送線路が形成された導体層よりも上層あるいは下層の導体層に形成されるので、電磁界干渉の抑制効果を高めることができる。
【発明を実施するための最良の形態】
【００１４】
以下、図を参照しながら、この発明の形態について説明する。図１は、本発明のバランフィルタ１０を用いた機器の構成の一部を示しており、不平衡平衡変換機能にフィルタ機能等を混在させたバランフィルタ１０は、ＲＦＩＣ８０と例えばアンテナに接続される入出力端子８５との間に設けられる。
【００１５】
図２は、電磁界結合を用いた共振器フィルタの等価回路である。共振器フィルタ５０では、一方の端部が端子ＴＰaと接続されて他方の端部が接地された共振電極ＰＲaと、一方の端部が端子ＴＰbと接続されて他方の端部が接地された共振電極ＰＲbとが並行して設けられる。共振電極ＰＲa，ＰＲbの線路長は、通過帯域の中心周波数における波長をλとしたときλ／４とする。なお、共振電極ＰＲa，ＰＲbは、分布定数線路すなわちマイクロストリップラインやストリップラインを用いて構成する。
【００１６】
このように共振器フィルタ５０を構成したとき、共振電極ＰＲaに入力された信号の周波数が通過帯域の中心周波数となると、電磁界結合Ｍにより共振電極ＰＲbから中心周波数の信号が出力される。すなわち、共振器フィルタ５０は、帯域通過フィルタとして動作する。また、端子ＴＰaと接地間に波長短縮用のコンデンサＣaを設け、端子ＴＰbと接地間にコンデンサＣaと静電容量の等しい波長短縮用のコンデンサＣbを設けるものとすれば、共振電極ＰＲa，ＰＲbの長さをλ／４より短くしても、中心周波数の信号を通過させることができる。
【００１７】
図３は、バランフィルタの導出過程を説明するための図である。図３Ａに示すように、バランの不平衡側伝送線路ＰＲublと平衡側伝送線路ＰＲbl-aについて考える。なお、不平衡側伝送線路ＰＲublと平衡側伝送線路ＰＲbl-aおよび後述する平衡側伝送線路ＰＲbl-bは、分布定数線路すなわちマイクロストリップラインやストリップラインとする。
【００１８】
不平衡側伝送線路ＰＲublの一端は不平衡側端子ＴＰ1と接続して、不平衡側伝送線路ＰＲublの他端は接地する。また、不平衡側伝送線路ＰＲublに対して並行に配線された平衡側伝送線路ＰＲbl-aは、一端を接地して他端を平衡側端子ＴＰ2と接続する。例えば、不平衡側伝送線路ＰＲublの不平衡側端子ＴＰ1と接続された端部側を接地して、不平衡側伝送線路ＰＲublの中央側を平衡側端子ＴＰ2と接続する。
【００１９】
ここで、図３Ｂに示すように、不平衡側端子ＴＰ1と接地間にコンデンサＣ1を設け、平衡側端子ＴＰ2と接地間にコンデンサＣ2を設けると、このときの等価回路は、図２に示す共振器フィルタ５０の等価回路と等しくなり、帯域通過フィルタを構成できる。また、コンデンサＣ1，Ｃ2は、波長短縮用コンデンサに相当するものとなり、平衡側伝送線路ＰＲbl-aの線路長が不平衡側伝送線路ＰＲublの例えば１／２倍であるときは、コンデンサＣ2の静電容量をコンデンサＣ1の静電容量の２倍とする。
【００２０】
次に、図３Ｃに示すように、不平衡側伝送線路ＰＲublと平衡側伝送線路ＰＲbl-bについて考える。不平衡側伝送線路ＰＲublに対して並行に配線された平衡側伝送線路ＰＲbl-bは、一端を接地して他端を平衡側端子ＴＰ2と接続する。例えば、不平衡側伝送線路ＰＲublの接地された端部側を接地して、不平衡側伝送線路ＰＲublの中央側を平衡側端子ＴＰ3と接続する。
【００２１】
この場合も、図３Ｄに示すように不平衡側端子ＴＰ1と接地間にコンデンサＣ1を設け、平衡側端子ＴＰ3と接地間にコンデンサＣ3を設けると、等価回路が帯域通過フィルタの等価回路と等しくなり、帯域通過フィルタを構成できる。また、コンデンサＣ1，Ｃ3は、波長短縮用コンデンサに相当するものとなり、平衡側伝送線路ＰＲbl-bの線路長が不平衡側伝送線路ＰＲublの例えば１／２倍であるときは、コンデンサＣ3の静電容量をコンデンサＣ1の２倍とする。
【００２２】
図３Ｂと図３Ｄを組み合わせると図３Ｅに示す等価回路となり、平衡側端子ＴＰ2，ＴＰ3と接地間に設けられたコンデンサＣ2，Ｃ3は、図３Ｆに示すように平衡側端子ＴＰ2と平衡側端子ＴＰ3間に設けたコンデンサＣ23に置き換えることができる。なお、コンデンサＣ23の静電容量は、コンデンサＣ2あるいはコンデンサＣ3の静電容量の１／２倍である。このようにバランフィルタを構成することで、平衡側端子ＴＰ2，ＴＰ3間から帯域通過フィルタ処理が行われた平衡出力、あるいは不平衡側端子ＴＰ1と接地間から帯域通過フィルタ処理が行われた不平衡出力を得ることができる。
【００２３】
さらに、図４に示す等価回路のように、端子と共振電極との間にインダクタＬ1，Ｌ2，Ｌ3を追加してインピーダンス変換率を広くすることで、整合回路を設けることなくインピーダンス変換を行うことができる。ここで、インダクタＬ1，Ｌ2，Ｌ3は、小型化しても大きなインダクタンスを得ることができるように、スパイラル形状のインダクタパターンを積層したスタック型インダクタを用いる。このように、スタック型インダクタを用いることにより、１つの面でのスパイラル巻き数を増やすことなくインダクタンスを大きくできるので、インダクタの基板占有面積が大きくならず、インダクタを小型化できる。
【００２４】
図５は、図４に示す等価回路のバランフィルタ１０の平面図、図６は図５のＡ−Ａ’位置の断面概略図、図７はバランフィルタ１０の分解斜視図を示している。
【００２５】
第１誘電体層（絶縁層）１２の裏面側には、接地導体層としての第１導体層１１が形成されており、表面側には第２導体層１３が形成されている。また、第１誘電体層１２には、ビアホール(via hole)やスルーホール(through hole)等の導体層接続部（以下単に「ビア」という）１２１が設けられて、ビア１２１によって第１導体層１１と第２導体層１３が電気的に接続される。
【００２６】
第２導体層１３上には第３誘電体層１５が形成されて、この第３誘電体層１５上に第３導体層１６が形成される。第３導体層１６は、接地パターン１６１と接続パターン１６２で構成される。接地パターン１６１には、平衡側伝送線路ＰＲbl-aの形成位置に対応する領域と平衡側伝送線路ＰＲbl-bの形成位置に対応する領域を区分する領域分割接地パターン１６１dが設けられている。第３誘電体層１５にはビア１５１が設けられて、このビア１５１によって第２導体層１３と第３導体層１６の接地パターン１６１が電気的に接続される。
【００２７】
第３導体層１６上には、ビルドアップ形成面として用いられる平坦化面を形成するための第５誘電体層１８が形成される。この第５誘電体層１８上にコンデンサＣ1のコンデンサ電極１８９-c1とコンデンサＣ23のコンデンサ電極１８９-c23、コンデンサ電極１８９-c1，１８９-c23上に誘電体をそれぞれ形成したのち、第４導体層１９を形成する。
【００２８】
第４導体層１９は、接地パターン１９１、平衡側伝送線路ＰＲbl-aとなる線路パターン１９２a、平衡側伝送線路ＰＲbl-bとなる線路パターン１９２b、インダクタＬ1を構成するインダクタパターン１９３-L1，インダクタＬ2を構成するインダクタパターン１９３-L2，インダクタＬ3を構成するインダクタパターン１９３-L3、接続パターン１９４-a，１９４-b，１９５、コンデンサＣ1のコンデンサ電極１９６-c1、コンデンサＣ23のコンデンサ電極１９６-c23で構成される。線路パターン１９２a，１９２b、インダクタパターン１９３-L1，１９３-L2，１９３-L3は、スパイラル形状とされている。また、接地パターン１９１は、接地パターン１９１の一部がコンデンサＣ1のコンデンサ電極１８９-c1と接続されるように形成する。
【００２９】
第５誘電体層１８には、第３導体層１６と第４導体層１９を電気的に接続するためのビア１８１〜１８６が設けられている。ビア１８１は、第４導体層１９の接地パターン１９１と第３導体層１６の接地パターン１６１を接続する。ビア１８２は、インダクタパターン１９３-L1のスパイラル外周端側と第３導体層１６の接続パターン１６２を接続する。この接続パターン１６２は、ビア１８３によって接続パターン１９４aと接続される。ビア１８４は、第４導体層１９の線路パターン１９２aのスパイラル内周端と第３導体層１６の領域分割接地パターン１６１dを接続する。ビア１８５は、第４導体層１９の線路パターン１９２bのスパイラル内周端と第３導体層１６の領域分割接地パターン１６１dを接続する。ビア１８６は、第４導体層１９の接続パターン１９４bと第３導体層１６の接地パターン１６１を接続する。
【００３０】
第４導体層１９上には、第６誘電体層２０を介して第５導体層２２が形成される。第５導体層２２は、接地パターン２２１、不平衡側伝送線路ＰＲublとなる線路パターン２２２、インダクタＬ1と不平衡側端子ＴＰ1を構成するインダクタパターン２２３-L1，インダクタＬ2と平衡側端子ＴＰ2を構成するインダクタパターン２２３-L2，インダクタＬ3と平衡側端子ＴＰ3を構成するインダクタパターン２２３-L3で構成される。線路パターン２２２は、線路パターン１９２a，１９２bと第６誘電体層２０を介して並行に形成されて、線路パターン２２２と線路パターン１９２aで第１の共振器を構成する。また、線路パターン２２２と線路パターン１９２bで第２の共振器を構成する。
【００３１】
第６誘電体層２０には、第４導体層１９と第５導体層２２を電気的に接続するためのビア２０１〜２０９が設けられている。ビア２０１は、第４導体層１９の接地パターン１９１と第５導体層２２の接地パターン２２１を接続する。ビア２０２は、インダクタパターン１９３-L1のスパイラル内周端とインダクタパターン２２３-L1のスパイラル内周端を接続する。ビア２０３は、コンデンサＣ1のコンデンサ電極１９６-c1とインダクタパターン２２３-L1のスパイラル外周端に設けられている不平衡側端子ＴＰ1のパターンを接続する。ビア２０４は、接続パターン１９４aと線路パターン２２２の一方の端部を接続する。このとき、線路パターン２２２の一方の端部は、接続パターン１９４aと接続パターン１６２を介してインダクタＬ1と接続されることとなる。ビア２０５は、インダクタパターン１９３-L2のスパイラル内周端とインダクタパターン２２３-L2のスパイラル内周端を接続する。ビア２０６は、接続パターン１９４bと線路パターン２２２の他方の端部を接続する。このとき、線路パターン２２２の他方の端部は、接続パターン１９４bを介して接地パターン１６１に接続されることとなる。ビア２０７は、インダクタパターン１９３-L3のスパイラル内周端とインダクタパターン２２３-L3のスパイラル内周端を接続する。ビア２０８は、コンデンサＣ23のコンデンサ電極１９６-c23とインダクタパターン２２３-L2のスパイラル外周端に設けられている平衡側端子ＴＰ2のパターンを接続する。ビア２０９は、接続パターン１９５とインダクタパターン２２３-L3のスパイラル外周端に設けられている平衡側端子ＴＰ3のパターンを接続する。このとき、平衡側端子ＴＰ2，ＴＰ3間にコンデンサＣ23が設けられることとなる。
【００３２】
なお、第３導体層１６において、線路パターン２２２や線路パターン１９２a,１９２bによって共振器が形成される領域とインダクタＬ1，Ｌ2，Ｌ3が形成される領域およびコンデンサＣ23が形成される領域と対応する領域は、スロットとされて第４誘電体層１７が設けられる。さらに、第２導体層１３においても、線路パターン２２２や線路パターン１９２a,１９２bによって共振器が形成される領域とインダクタＬ1，Ｌ2，Ｌ3が形成される領域およびコンデンサＣ23が形成される領域と対応する領域は、スロットとされて第２誘電体層１４が設けられる。このようにスロットを設けることで、共振器やインダクタを構成するためのパターンと第１導体層１１との間に他の導体層が設けられていないので、共振器やインダクタは他の導体層による影響を受けることがなく、所望の特性のバランフィルタ１０を形成できる。
【００３３】
次に、バランフィルタ１０の生成手順を説明する。バランフィルタ１０は、いわゆるプリント配線基板をベース基板として用いるものとする。例えば、誘電体（絶縁）基板の両面に導体層が設けられたプリント配線基板をベース基板として用いる。
【００３４】
ベース基板の一方の導体層を第１導体層１１、他方の導体層を第２導体層１３とする。この第１導体層１１と第２導体層１３は、例えば第１誘電体層１２に設けられたビア１２１によって電気的に接続する。ビア１２１は、第１誘電体層１２の一部に、この第１誘電体層１２を貫通する孔をドリル加工やレーザー加工あるいはプラズマエッチング加工等により穿設する。この穿設された孔にビアメッキ、例えば硫酸銅溶液を用いた電解メッキにより銅からなる導電膜を成膜することで形成できる。
【００３５】
第１誘電体層１２は、誘電損失の少ない（低tanδ）材料、すなわち高周波特性に優れた材料により形成されていることが好ましい。このような材料としては、例えばポリフェニールエチレン（ＰＰＥ）や、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマー（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）等の有機材料、セラミックあるいはセラミックと有機材料との混合材料等を挙げることができる。また、第１誘電体層１２は、上述した材料の他に、耐熱性及び耐薬品性を有する材料により形成されていることが好ましく、このような材料からなる誘電基板として、廉価なエポキシ系基板ＦＲ−５等を挙げることができる。このように、廉価な有機材料を第１誘電体層１２として用いることで、従来のような比較的高価とされるＳｉ基板やガラス基板を用いた場合と比べて、コストの低減化が図られている。
【００３６】
第２導体層１３には、スロットを形成する。例えばエッチング法を用いてスロット部分の導体を除去する。このスロットが形成された第２導体層１３上には、誘電率の高い絶縁材料例えばエポキシ系樹脂を用いた絶縁膜を形成する。絶縁膜形成後、第２導体層１３上に形成された絶縁膜を、第２導体層１３が露出するまで研磨する。これにより、スロットの領域に第２誘電体層１４を形成できるとともに、第２導体層１３と第２誘電体層１４との段差がなくなる。この第２導体層１３と第２誘電体層１４上に、第３誘電体層１５と第３導体層１６を形成する。
【００３７】
この第３誘電体層１５と第３導体層１６は、例えばＲＣＣ(Resin Coated Copper:樹脂付き銅箔)を用いるものとして、この第３導体層１６に、領域分割接地パターン１６１dを有した接地パターン１６１と接続パターン１６２を形成する。また、第３誘電体層１５にビア１５１を設けて、第３導体層１６の接地パターン１６１を第２導体層１３に接続する。
【００３８】
第３導体層１６上には、誘電率の高い絶縁材料例えばエポキシ系樹脂を用いた絶縁膜を形成する。絶縁膜形成後、第２導体層１３上に形成された絶縁膜を、第２導体層１３が露出するまで研磨する。これにより、スロットの領域に第４誘電体層１７を形成できるとともに、第３導体層１６と第４誘電体層１７との段差がなくなる。この第３導体層１６と第４誘電体層１７上に、ビルドアップ形成面として用いられる平坦化面を形成するための第５誘電体層１８が形成される。
【００３９】
第５誘電体層１８は、低誘電損失（低tanδ）の材料、すなわち高周波特性に優れた有機材料により形成されていることが好ましく、また、耐熱性及び耐薬品性を有する有機材料により形成されていることが好ましい。このような有機材料としては、例えばベンゾシクブテン（ＢＣＢ）や、ポリイミド、ポリノルボルネン（ＰＮＢ）、液晶ポリマー（ＬＣＰ）、エポキシ系樹脂、アクリル系樹脂等を挙げることができる。そして、第５誘電体層１８は、このような有機材料を、例えばスピンコート法や、カーテンコート法、ロールコート法、ディップコート法等の塗布均一性及び膜厚制御に優れた方法を用いて、ビルドアップ形成面上に精度良く形成することができる。
【００４０】
この第５誘電体層１８上には、コンデンサＣ1，Ｃ23を形成する。コンデンサＣ1，Ｃ23は、例えば酸化タンタル（Ｔａ2Ｏ5）を誘電体として用いた酸化タンタルコンデンサを用いる。酸化タンタルコンデンサは、一方の電極となるコンデンサ電極１８９-c1，１８９-c23上に窒化タンタル（ＴａＮ）膜を形成する。窒化タンタル膜は、ＣＶＤ(Chemical Vapor Deposition)やスパッタリングあるいは蒸着法等によって形成できる。この窒化タンタル膜の表層部を陽極酸化して、高誘電率かつ低損失な高誘電体材料である酸化タンタル（Ｔａ2Ｏ5）膜とする。
【００４１】
また、半導体プロセスで用いられる薄膜形成技術や厚膜形成技術によって、第４導体層１９を形成する。この第４導体層１９は、第５誘電体層１８上に例えばニッケルや銅等からなる導電膜を全面に亘って成膜したのち、フォトリソグラフィ技術等を用いてパターン形成を行う。例えば、硫酸銅溶液を用いた電解メッキにより、数μｍ程度の銅からなる導電膜を成膜する。その後、所定の形状にパターニングされたフォトレジストをマスクとして用いて導電膜をエッチングすることにより、第４導体層１９の各パターンを形成する。このとき、コンデンサＣ1のコンデンサ電極１８９-c1は接地パターン１９１、コンデンサＣ23のコンデンサ電極１８９-c23は接続パターン１９５とそれぞれ接続される。さらに、コンデンサＣ1の酸化タンタル膜上にコンデンサ電極１９６-c1、コンデンサＣ23の酸化タンタル膜上にコンデンサ電極１９６-c23がそれぞれ形成される。
【００４２】
第６誘電体層２０は、第５誘電体層１８と同様に、上述の有機材料を用いて構成する。第５導体層２２は、第４導体層１９と同様に導電膜を全面にわたって成膜したのち、フォトリソグラフィ技術等を用いて、第５導体層２２の各パターンを形成する。また、第５誘電体層１８にビア１８１〜１８６を設けて第３導体層１６のパターンと第４導体層１９のパターンを接続する。また、第６誘電体層２０にはビア２０１〜２０９を設けておき、第４導体層１９のパターンと第５導体層２２のパターンを接続する。
【００４３】
このように、バランフィルタ１０を構成したとき、不平衡伝送線路の線路パターン２２２と平衡伝送線路の線路パターン１９２aで構成される第１の共振器と、不平衡伝送線路の線路パターン２２２と平衡伝送線路の線路パターン１９２bで構成される第２の共振器は、図８Ａに示すように、領域分割接地パターン１６１dに対して左右に分かれて形成されることとなる。このため、一方の共振器で不平衡伝送線路の線路パターンと平衡伝送線路の線路パターンの電磁界結合が生じたとき、図８Ｂに示すように、領域分割接地パターン１６１dによって他方の共振器に対する電磁界干渉が軽減されて、領域分割接地パターン１６１dを設けていない場合よりも良好な特性を得ることができる。また、領域分割接地パターン１６１dは、不平衡側伝送線路の線路パターンや第１および第２の平衡側伝送線路の線路パターンが形成された導体層よりも上層あるいは下層の導体層に形成すれば、一方の共振器から他方の共振器に向かう磁界の阻止を効率よく行えるので、さらに電磁界干渉を軽減できる。また、領域分割接地パターン１６１dの層厚を厚くすれば、電磁界干渉をさらに軽減できることは勿論である。
【実施例】
【００４４】
バランフィルタ１０の第１導体層１１，第２導体層１３，第３導体層１６は層厚１０〜２０μｍ、第４導体層１９，第５導体層２２は層厚１〜１０μｍとする。第１誘電体層１２は比誘電率３．１，層厚２００μｍ、第２誘電体層１４は比誘電率３．８，層厚１０〜２０μｍ、第３誘電体層１５は比誘電率２．８，層厚６０μｍ、第４誘電体層１７は比誘電率３．８，層厚１０〜２０μｍ、第５誘電体層１８は比誘電率２．６，層厚１０〜２０μｍ、第６誘電体層２０は比誘電率２．６，層厚１０〜２０μｍとする。また、積層基板を保護するため、積層基板の両面に層厚２０〜３０μｍ，比誘電率４．３のレジスト層を設ける。線路パターン１９２a，１９２b，２２２の配線幅は約４０μmで間隔は約１０μｍ、インダクタパターン１９３-L1，１９３-L2，１９３-L3，２２３-L1，２２３-L2，２２３-L3のスパイラル部分の配線幅は約２０μｍで間隔は約２０μｍ、コンデンサＣ1，Ｃ23の静電容量は０．５〜１００ｐＦ程度とする。また、第３導体層１６において、線路パターン１９２a，１９２b，２２２の最外周線路端より２００μｍ、インダクタパターン１９３-L1，１９３-L2，１９３-L3，２２３-L1，２２３-L2，２２３-L3の最外周線路端より１００μｍ、コンデンサ電極１８９-c23の外周より５０μｍをスロットとする。
【００４５】
ここで、不平衡側端子ＴＰ1と平衡側端子ＴＰ2間の信号レベルと、不平衡側端子ＴＰ1と平衡側端子ＴＰ3間の信号レベルとのレベル差は、第３導体層１６に領域分割接地パターン１６１dを設けた場合、図９の実線で示す特性となり、第３導体層１６に領域分割接地パターン１６１dを設けていない破線の特性に比べ、レベル差を小さくできた。また、不平衡側端子ＴＰ1と平衡側端子ＴＰ2間の位相と、不平衡側端子ＴＰ1と平衡側端子ＴＰ3間の位相の位相差は、第３導体層１６に領域分割接地パターン１６１dを設けた場合、図１０の実線となり、第３導体層１６に領域分割接地パターン１６１dを設けていない破線の特性に比べて、位相差が略一定であり良好な位相差特性を得られた。
【産業上の利用可能性】
【００４６】
以上のように、本発明にかかるバランフィルタは、所望の周波数の高周波信号に対して不平衡平衡変換と帯域通過フィルタ処理を行う際に有用であり、高周波信号を用いる機器の小型化に適用している。
【図面の簡単な説明】
【００４７】
【図１】バランフィルタを用いた機器の構成の一部を示す図である。
【図２】共振器フィルタの等価回路を示す図である。
【図３】バランフィルタの導出過程を示す図である。
【図４】バランフィルタの等価回路を示す図である。
【図５】バランフィルタの平面図を示す図である。
【図６】Ａ−Ａ’位置の断面概略図である。
【図７】バランフィルタの分解斜視図である。
【図８】領域区分接地パターンを設けたときの動作を示す図である。
【図９】バランフィルタのレベル差特性を示す図である。
【図１０】バランフィルタの位相差特性を示す図である。
【図１１】通信システムで用いられる機器の構成の一部を示す図である。
【図１２】従来のバランの等価回路を示す図である。
【符号の説明】
【００４８】
１０・・・バランフィルタ、１１・・・第１導体層、１２・・・第１誘電体層、１３・・・第２導体層、１４・・・第２誘電体層、１５・・・第３誘電体層、１６・・・第３導体層、１７・・・第４誘電体層、１８・・・第５誘電体層、１９・・・第４導体層、２０・・・第６誘電体層、２２・・・第５導体層、５０・・・共振器フィルタ、８０・・・ＲＦＩＣ、８０a・・・差動アンプ、８５・・・入出力端子、９０・・・バラン、９０bl-a，９０bl-b，９０ubl・・・マイクロストリップライン、９５・・・帯域通過フィルタ
１２１，１５１，１８１〜１８６，２０１〜２０９・・・ビア、１６１，１９１，２２１・・・接地パターン、１６１d・・・領域分割接地パターン、１６２，１９４a，１９４b，１９５・・・接続パターン、１８９-c1，１８９-c23，１９６-c1，１９６-c23・・・コンデンサ電極、１９２a，１９２b，２２２・・・線路パターン、１９３-L1，１９３-L2，１９３-L3，２２３-L1，２２３-L2，２２３-L3・・・インダクタパターン
【図１】
2006025237.tif 000003
【図２】
2006025237.tif 000004
【図３】
2006025237.tif 000005
【図４】
2006025237.tif 000006
【図５】
2006025237.tif 000007
【図６】
2006025237.tif 000008
【図７】
2006025237.tif 000009
【図８】
2006025237.tif 000010
【図９】
2006025237.tif 000011
【図１０】
2006025237.tif 000012
【図１１】
2006025237.tif 000013
【図１２】
2006025237.tif 000014