(57)【要約】【課題】  簡素な電源であって電子放出装置の無駄な電力の消費を回避できる電源を備えた電子放出装置を提供すること。【解決手段】  電子放出素子１０は、下部電極１２と、誘電体からなるエミッタ部１３と、微細貫通孔を有する複数の上部電極１４とを備えた電子放出素子１０を含む電子放出部ＥＰと、電子放出部に電源電圧を印加する電源３０とを備える。電源は、電子放出素子がエミッタ部に蓄積した電子を放出し始めてから放出し終わるまで、上部電極の電位が下部電極の電位よりも高くなるように正弦波状に絶対値が変化する第１電源電圧ＡＣ２１０（Ｖ）を電源電圧として発生し、電子放出素子がエミッタ部に電子を蓄積する動作を開始してから電子の蓄積を完了するまで、下部電極の電位が上部電極の電位よりも高くなるように正弦波状に絶対値が増大する第２電源電圧ＡＣ５０（Ｖ）を電源電圧として発生する。【選択図】  図２１
2006259676.tif 000002
【特許請求の範囲】
【請求項１】
誘電体からなるエミッタ部と、同エミッタ部の下部に形成された下部電極と、同エミッタ部を挟んで同下部電極に対向するように同エミッタ部の上部に形成されるとともに微細貫通孔が複数形成され且つ同微細貫通孔の周部であって同エミッタ部と対向する面が同エミッタ部から所定の距離だけ離間しているように形成されてなる上部電極と、を有する電子放出素子を含む電子放出部と、
前記電子放出部に印加する電源電圧を発生する電源と、
を備え、前記電源電圧によって前記エミッタ部に電子を蓄積させるとともに同蓄積された電子を前記微細貫通孔を通して放出させる電子放出装置において、
前記電源は、
前記電子放出素子が前記エミッタ部に電子を蓄積した状態にあるときから少なくとも同エミッタ部に蓄積した電子が前記微細貫通孔を通して放出させられるときの単位時間あたりの電子放出量が最大となるまでの期間、前記上部電極の電位が前記下部電極の電位よりも高くなるように正弦波状に絶対値が変化する第１電源電圧を前記電源電圧として発生し、
前記電子放出素子が前記エミッタ部に電子を蓄積していない状態にあるときから少なくとも同エミッタ部に電子を蓄積するまでの期間、前記下部電極の電位が前記上部電極の電位よりも高くなるように正弦波状に絶対値が増大する第２電源電圧を前記電源電圧として発生するように構成された電子放出装置。
【請求項２】
請求項１に記載の電子放出装置において、
前記電子放出部は、
前記電子放出素子に直列接続された保護抵抗を含む電子放出装置。
【請求項３】
請求項１又は請求項２に記載の電子放出装置において、
前記第１電源電圧の振幅は前記第２電源電圧の振幅より大きい電子放出装置。
【請求項４】
請求項３に記載の電子放出装置において、
前記電源は、
前記第１電源電圧及び前記第２電源電圧の前記電子放出部への印加状態を切り換えるスイッチング素子を備えた電子放出装置。
【請求項５】
請求項３に記載の電子放出装置において、
前記電源は、
正弦波状に変化する交流電圧を発生する単一の交流電源に接続され同交流電源が発生する交流電圧を電圧変換することにより前記第１電源電圧となる電圧及び前記第２電源電圧となる電圧を生成する変圧器、
を備えた電子放出装置。
【請求項６】
請求項３に記載の電子放出装置において、
前記電源は、
一次巻線及び二次巻線を有するとともに、単一の交流電源が発生する正弦波状に変化する交流電圧を同一次側巻線に印加し、同二次巻線の基準位置と同二次巻線の第１の位置との電位差を前記第１電源電圧を生成するための電圧として取り出すとともに、同二次巻線の基準位置と同二次巻線の第２の位置との電位差を前記第２電源電圧を生成するための電圧として取り出す単一の変圧器と、
前記電子放出部の両端のうちの前記下部電極側を前記二次巻線の基準位置に接続する基準接続線と、
前記電子放出部の両端のうちの前記上部電極側を前記二次巻線の第１の位置と接続する第１接続線と、
前記第１接続線に直列に介装され前記二次巻線の第１の位置の電位が前記電子放出部の両端のうちの前記上部電極側の電位より高いとき順方向にバイアスされる整流素子と、
前記電子放出部の両端のうちの前記上部電極側を前記二次巻線の第２の位置と接続する第２接続線と、
前記第２接続線に直列に介装されるとともに電流の通過を遮断している状態にある場合に切換制御信号が入力されることにより電流の通過を許容する状態となるスイッチング素子と、
を備えた電子放出装置。
【請求項７】
請求項３に記載の電子放出装置において、
前記電源は、
一次巻線及び二次巻線を有するとともに、単一の交流電源が発生する正弦波状に変化する交流電圧を同一次側巻線に印加し、同二次巻線の基準位置と同二次巻線の第１の位置との電位差を前記第１電源電圧を生成するための電圧として取り出すとともに、同二次巻線の基準位置と同二次巻線の第２の位置との電位差を前記第２電源電圧を生成するための電圧として取り出す単一の変圧器と、
前記電子放出部の両端のうちの前記上部電極側を前記二次巻線の基準位置に接続する基準接続線と、
前記電子放出部の両端のうちの前記下部電極側を前記二次巻線の第１の位置と接続する第１接続線と、
前記第１接続線に直列に介装され前記二次巻線の第１の位置の電位が前記電子放出部の両端のうちの前記下部電極側の電位より低いとき順方向にバイアスされる整流素子と、
前記電子放出部の両端のうちの前記下部電極側を前記二次巻線の第２の位置と接続する第２接続線と、
前記第２接続線に直列に介装されるとともに電流の通過を遮断している状態にある場合に切換制御信号が入力されることにより電流の通過を許容する状態となるスイッチング素子と、
を備えた電子放出装置。
【請求項８】
請求項６又は請求項７に記載の電子放出装置において、
前記電源は、
前記切換制御信号を、前記単一の交流電源が発生する交流電圧に基づいて発生するように構成された電子放出装置。
【請求項９】
請求項８に記載の電子放出装置において、
前記電源は、
前記切換制御信号を、前記単一の交流電源が発生する交流電圧と同期した交流電圧を抵抗を含む分圧回路により分圧することによって形成するように構成された電子放出装置。
【請求項１０】
請求項９に記載の電子放出装置において、
前記単一の交流電源が発生する交流電圧と同期した交流電圧は、前記単一の変圧器の二次巻線の第３の位置に現れる電圧と同二次巻線の第４の位置に現れる電圧との差の電圧である電子放出装置。
【請求項１１】
請求項９又は請求項１０に記載の電子放出装置において、
前記分圧回路に含まれる少なくとも一つの抵抗は可変抵抗である電子放出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体からなるエミッタ部と、エミッタ部の下部に形成された下部電極と、エミッタ部の上部に形成されるとともに微細貫通孔が複数形成された上部電極と、を備えた素子に電圧を印加することにより、エミッタ部に蓄積した電子を微細貫通孔を通して放出させる電子放出装置に関する。
【背景技術】
【０００２】
従来から、誘電体からなるエミッタ部と、エミッタ部の下面に形成された下部電極と、エミッタ部の上面に形成され多数の微細貫通孔を有する上部電極と、を備え、上部電極と下部電極の間（以下、「上下電極間」と称呼する。）に駆動電圧（電圧パルス）Ｖinを付与して誘電体の分極を反転動作させることにより、上部電極の微細貫通孔を通して電子を放出する電子放出装置が知られている（例えば、特許文献１及び特許文献２を参照。）。このような電子放出素子は、例えば、蛍光体に電子を照射して発光させるディスプレイ用の画素を構成する素子に適用される。更に、以下の文献（非特許文献１乃至３）において、誘電体で形成されたエミッタ部から電子を放出することに関する諸説が述べられている。
【特許文献１】特許第３１６０２１３号（請求項１、００１６〜００１９段落、図２及び図３）
【特許文献２】米国特許第５，８７４，８０２
【非特許文献１】安岡、石井著「強誘電体陰極を用いたパルス電子源」応用物理第６８巻第５号、ｐ５４６〜５５０（１９９９）
【非特許文献２】V.F.Puchkarev, G.A.Mesyats,On the mechanism of emission from the ferroelectric ceramic cathode,J.Appl.Phys., vol 78, No. 9, 1 November, 1995, p.5633-5637
【非特許文献３】H.Riege, Electron emissionferroelectrics - a review, Nuc1. Instr. and Meth. A340, p. 80-89 (1994)
【０００３】
この電子放出素子から電子を放出させるための制御は、図３２に示したように実行される。即ち、電子放出装置は、時刻ｔ１０から時刻ｔ２０まで、下部電極の電位を上部電極の電位よりも高くするための一定電圧Ｖｍを駆動電圧Ｖinとして上下電極間に付与する。これにより、エミッタ部の双極子の向きが反転する（負側分極反転する）から、上部電極からエミッタ部に向けて電子が供給される。この結果、電子が主としてエミッタ部１３の上部近傍に蓄積される。
【０００４】
次いで、電子放出装置は、時刻ｔ２０から時刻ｔ３０まで、上部電極の電位を下部電極の電位よりも高くするための一定電圧Ｖｐを駆動電圧Ｖinとして上下電極間に付与する。これにより、エミッタ部の分極が再び反転し（正側分極反転し）、これに伴うクーロンの反発力によりエミッタ部の上部近傍に蓄積されていた電子が上部電極の微細貫通孔を通して上方に放出される。従って、上部電極に対向するように蛍光体が配置されている装置においては、その蛍光体に電子が照射され、蛍光体が発光する。
【０００５】
電子放出装置は、このような動作を繰り返す。即ち、電子放出装置は、時刻ｔ３０にて下部電極の電位を上部電極の電位よりも高くするための一定電圧Ｖｍを上下電極間に再び付与する。そして、時刻ｔ４０にて上部電極の電位を下部電極の電位よりも高くするための一定電圧Ｖｐを上下電極間に付与し、再び電子放出（発光）を行う。このように、電子放出装置は、矩形波状のパルスを上下電極間に付与して電子の蓄積及び放出を繰り返し行う。
【発明の開示】
【０００６】
しかしながら、電子放出素子は抵抗成分や誘電損失を含む容量性の素子であるので、上記のようにステップ状に変化する駆動電圧Ｖinを上下電極間に印加すると、電源のする仕事のうちの多くは素子のジュール損失や誘電損失によって熱に変換される。また、保護抵抗を電子放出素子に直列に接続した場合においては、上記のようにステップ状に変化する駆動電圧Ｖinを上下電極間に付与しても、下部電極の電位に対する上部電極の電位で定義される上下電極間の実際の電圧（以下、「素子端電圧Ｖka」と称呼する。）は直ちに変化せず、素子端電圧Ｖkaは付与されている駆動電圧Ｖinに徐々に近づく。従って、駆動電圧Ｖinが一定電圧ＶｐからＶｍへ、又はその逆へ切り替えられてから、素子端電圧Ｖkaが付与されている一定電圧Ｖｐ又はＶｍに一致するまでの間、素子及び素子近傍の抵抗成分にて大きなジュール熱が発生する。この結果、電力が無駄に消費されるという問題、或いは、素子等が過熱するという問題が発生する。
【０００７】
加えて、図３２に示したように、発明者は、時刻ｔ３０（電子を蓄積するために一定電圧Ｖｍの印加を開始した時点）の直後や時刻ｔ４０（電子を放出するために一定電圧Ｖｐの印加を開始した時点）の直後等において、予定していないタイミングで電子が放出さる場合、及び／又は、電子が過度に放出される場合があることを見出した。この場合、電子放出素子が前述したディスプレイ用等の発光素子として使用されていると、予定していないタイミングで発光し、或いは、異常な大発光が発生する等の問題が生じる。
【０００８】
本発明の電子放出装置は、上記課題に対処するためになされたものであって、その特徴は、
誘電体からなるエミッタ部と、同エミッタ部の下部に形成された下部電極と、同エミッタ部を挟んで同下部電極に対向するように同エミッタ部の上部に形成されるとともに微細貫通孔が複数形成され且つ同微細貫通孔の周部であって同エミッタ部と対向する面が同エミッタ部から所定の距離だけ離間しているように形成されてなる上部電極と、を有する電子放出素子を含む電子放出部と、
前記電子放出部に印加する電源電圧を発生する電源と、
を備え、前記電源電圧によって前記エミッタ部に電子を蓄積させるとともに同蓄積された電子を前記微細貫通孔を通して放出させる電子放出装置において、
前記電源は、
前記電子放出素子が前記エミッタ部に電子を蓄積した状態にあるときから少なくとも同エミッタ部に蓄積した電子が前記微細貫通孔を通して放出させられるときの単位時間あたりの電子放出量が最大となるまでの期間、前記上部電極の電位が前記下部電極の電位よりも高くなるように正弦波状に絶対値が変化する第１電源電圧を前記電源電圧として発生し、
前記電子放出素子が前記エミッタ部に電子を蓄積していない状態にあるときから少なくとも同エミッタ部に電子を蓄積するまでの期間、前記下部電極の電位が前記上部電極の電位よりも高くなるように正弦波状に絶対値が増大する第２電源電圧を前記電源電圧として発生するように構成されたことにある。
【０００９】
この場合、前記電子放出部は、前記電子放出素子に直列接続された保護抵抗を含んでいてもよい。
【００１０】
これによれば、電子放出素子がエミッタ部に電子を蓄積した状態にあるときから少なくとも同エミッタ部に蓄積した電子が前記微細貫通孔を通して放出させられるときの単位時間あたりの電子放出量が最大となるまでの期間、上部電極の電位が下部電極の電位よりも高くなるように正弦波状に絶対値が変化する第１電源電圧が電源電圧として電子放出部に印加される。
【００１１】
更に、電子放出素子がエミッタ部に電子を蓄積していない状態にあるときから少なくとも同エミッタ部に電子を蓄積するまでの期間、下部電極の電位が上部電極の電位よりも高くなるように正弦波状に絶対値が増大する第２電源電圧が電源電圧として電子放出部に印加される。
【００１２】
従って、電子の蓄積開始時及び電子の放出開始時の何れにおいても、電子放出部に印加される電源電圧の絶対値が正弦波状に徐々に増大するから、素子端電圧（上下電極間の電位差）の絶対値も電源電圧に追従するように徐々に増大する。この結果、電子放出部に印加される電源電圧と素子端電圧との差が大きくならないので、ジュール熱の発生が小さく、無駄に消費される電力の量を小さくすることができる。
【００１３】
また、大きなジュール熱が発生しないので、電子放出素子の温度が高くならない。従って、エミッタ部の特性が熱により変化してしまうことを回避することができる。更に、電子放出素子に吸着する物質をガス化してしまうことも回避することができるので、ガス化した物質によるプラズマの発生を抑制することができる。その結果、電子が過度に放出されることや、イオンボンバートメントによる電子放出素子の損傷を回避することもできる。
【００１４】
加えて、電子を放出させるための第１電源電圧が印加され始めた後、第１電源電圧の絶対値は徐々に大きくなる。これにより、エミッタ部に流れる突入電流の大きさを小さくすることができるとともに、第１電源電圧印加によるエミッタ部の正側分極反転完了後における素子端電圧の変化率を小さくすることができる。この結果、突入電流に起因する電子の不要な放出（ディスプレイ装置のように上部電極に対向する蛍光体を備えている場合には不要な発光）や正側分極反転完了直後の素子電圧の急激な変化に起因する電子の不要な放出（不要な発光）が回避され得る。
【００１５】
更に、電子を蓄積させるために第２電源電圧を印加した後であって、エミッタ部の負側分極反転完了後においても、第２電源電圧の絶対値は徐々に増大する。従って、エミッタ部の負側分極反転が完了した後に素子端電圧が急激に変化すること等によるものと推定される不要なタイミングにおける電子放出を防止することも可能となる。
【００１６】
なお、上記「電子放出素子がエミッタ部に電子を蓄積した状態にあるとき」とは、電子放出素子がエミッタ部に電子の蓄積を完了した時点に限定されず、電子の蓄積を完了して暫く経過した後であっても勿論良い。更に、「電子放出素子がエミッタ部に電子を蓄積した状態にあるとき」に、エミッタ部に最大量の電子が蓄積されている必要はなく、電子放出することができるだけの量の電子がエミッタ部に蓄積されていればよい。加えて、上記「エミッタ部に電子を蓄積するまでの期間」とは、電子放出することができるだけの量の電子の蓄積が少しでも行われた時点までであってもよい。
【００１７】
一方、このような電子放出素子は、放出すべき量の電子をエミッタ部に蓄積させるのに必要な電圧の絶対値が、同放出すべき量の電子をエミッタ部から上部電極の微細貫通孔を通して放出させるのに必要な電圧の絶対値よりも小さいという特性（分極−素子端電圧特性、即ち、図７に示したようなＱ−Ｖ特性）を有する。従って、前記第１電源電圧の振幅と前記第２電源電圧の振幅とを同じ大きさにすると、第１及び第２電源電圧の何れかの電圧が必要以上に大きくなって電力が無駄に消費されるか、或いは、何れかの電圧が必要以上に小さくなって所望量の電子を放出できない。
【００１８】
以上から、前記第１電源電圧の振幅は前記第２電源電圧の振幅より大きいことが望ましい。
【００１９】
更に、前記電源は、
前記第１電源電圧及び前記第２電源電圧の前記電子放出部への印加状態を切り換えるスイッチング素子を備えることが望ましい。
【００２０】
これによれば、振幅が互いに相違する第１電源電圧となる電圧及び第２電源電圧となる電圧を発生させておき、それらをスイッチング素子の切換によって電子放出部に適宜印加することができるので、電源電圧印加のための回路が簡素化される。スイッチング素子としては、例えば、サイリスタ、ＧＴＯ（Gate Turn-Off）サイリスタ、ＴＲＩＡＣ（３端子双方向サイリスタ）、ＭＯＳＦＥＴを含むパワートランジスタ、或いはアナログスイッチ等の半導体素子やメカニカルリレー等を使用することができる。
【００２１】
また、前記電源は、
正弦波状に変化する交流電圧を発生する単一の交流電源に接続され同交流電源が発生する交流電圧を電圧変換することにより前記第１電源電圧となる電圧及び前記第２電源電圧となる電圧を生成する変圧器（所謂「トランス」）、
を備えることが望ましい。
【００２２】
これによれば、交流電源を一つだけ用意することにより、振幅が互いに相違し且つ正弦波状に変化する前記第１電源電圧及び前記第２電源電圧を簡単に生成することができる。また、商用電源を電子放出素子の電源として使用することも可能となる。
【００２３】
また、本発明による電子放出装置において、
前記電源は、
一次巻線及び二次巻線を有するとともに、単一の交流電源が発生する正弦波状に変化する交流電圧を同一次側巻線に印加し、同二次巻線の基準位置と同二次巻線の第１の位置との電位差を前記第１電源電圧を生成するための電圧として取り出すとともに、同二次巻線の基準位置と同二次巻線の第２の位置との電位差を前記第２電源電圧を生成するための電圧として取り出す単一の変圧器と、
前記電子放出部の両端のうちの前記下部電極側を前記二次巻線の基準位置に接続する基準接続線と、
前記電子放出部の両端のうちの前記上部電極側を前記二次巻線の第１の位置と接続する第１接続線と、
前記第１接続線に直列に介装され前記二次巻線の第１の位置の電位が前記電子放出部の両端のうちの前記上部電極側の電位より高いとき順方向にバイアスされる整流素子と、
前記電子放出部の両端のうちの前記上部電極側を前記二次巻線の第２の位置と接続する第２接続線と、
前記第２接続線に直列に介装されるとともに電流の通過を遮断している状態にある場合に切換制御信号が入力されることにより電流の通過を許容する状態となるスイッチング素子と、
を備えていることが好適である。
【００２４】
これによれば、単一の交流電源（例えば、商用電源）が接続された一つの変圧器と、一つの整流素子と、一つのスイッチング素子と、により、前記第１電源電圧及び前記第２電源電圧を生成し且つこれらの電圧を所望のタイミングにて前記電子放出部に印加することができる。
【００２５】
また、
前記電源は、
一次巻線及び二次巻線を有するとともに、単一の交流電源が発生する正弦波状に変化する交流電圧を同一次側巻線に印加し、同二次巻線の基準位置と同二次巻線の第１の位置との電位差を前記第１電源電圧を生成するための電圧として取り出すとともに、同二次巻線の基準位置と同二次巻線の第２の位置との電位差を前記第２電源電圧を生成するための電圧として取り出す単一の変圧器と、
前記電子放出部の両端のうちの前記上部電極側を前記二次巻線の基準位置に接続する基準接続線と、
前記電子放出部の両端のうちの前記下部電極側を前記二次巻線の第１の位置と接続する第１接続線と、
前記第１接続線に直列に介装され前記二次巻線の第１の位置の電位が前記電子放出部の両端のうちの前記下部電極側の電位より低いとき順方向にバイアスされる整流素子と、
前記電子放出部の両端のうちの前記下部電極側を前記二次巻線の第２の位置と接続する第２接続線と、
前記第２接続線に直列に介装されるとともに電流の通過を遮断している状態にある場合に切換制御信号が入力されることにより電流の通過を許容する状態となるスイッチング素子と、
を備えてもよい。
【００２６】
これによっても、単一の交流電源（例えば、商用電源）が接続された一つの変圧器と、一つの整流素子と、一つのスイッチング素子と、により、前記第１電源電圧及び前記第２電源電圧を生成し且つこれらの電圧を所望のタイミングにて前記電子放出部に印加することができる。
【００２７】
このような電子放出装置において、
前記電源は、
前記切換制御信号を、前記単一の交流電源が発生する交流電圧に基づいて発生するように構成されることが好ましい。
【００２８】
これによれば、切換制御信号を生成するための電源が不要であり、且つ、切換制御信号を生成するための回路を簡素化することができる。
【００２９】
更に、前記電源は、
前記切換制御信号を、前記単一の交流電源が発生する交流電圧と同期した交流電圧を抵抗を含む分圧回路により分圧することによって形成するように構成されることが好ましい。
【００３０】
前記スイッチング素子は、例えば、サイリスタであり、その場合、切換制御信号はゲート信号（ゲート電圧）である。また、前記スイッチング素子は、ＭＯＳＦＥＴであってもよく、その場合、切換制御信号はソースに対するゲートの電圧である。勿論、スイッチング素子は、上述した他のスイッチング素子であってもよい。そして、上記構成によれば、切換制御信号が、前記単一の交流電源が発生する交流電圧と同期した交流電圧を抵抗を含む分圧回路により分圧することによって形成される。従って、極めて単純な回路で切換制御信号を生成することができる。この結果、電源のコストを低減することができる。
【００３１】
この分圧回路を含む電子放出装置において、前記単一の交流電源が発生する交流電圧と同期した交流電圧は、前記単一の変圧器の二次巻線の第３の位置に現れる電圧と同二次巻線の第４の位置に現れる電圧との差の電圧であることが好適である。
【００３２】
これによれば、切換制御信号を生成するための余分な電源や変圧器等が不要となるので、より安価な電子放出装置を提供することができる。
【００３３】
更に、この場合、
前記分圧回路に含まれる少なくとも一つの抵抗が可変抵抗であることが好適である。
【００３４】
これによれば、可変抵抗の抵抗値を変更することにより、第１電源電圧と第２電源電圧との切換タイミングを簡単な構成で制御することができる。また、切換タイミングを自在に変更できるようになるので、電子放出素子の電子蓄積時における素子の両端電圧（素子端電圧）を変更することができる。この結果、電子放出量を制御することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明による電子放出装置の各実施形態について図面を参照しながら説明する。この電子放出装置は、電子照射線装置、光源及び電子部品製造装置等の種々の装置に適用することができるが、以下の説明においてはディスプレイに適用されている。
＜第１実施形態＞
（構造）
図１乃至図３に示したように、本発明の第１実施形態に係る電子放出装置は、電子放出素子１０と、保護抵抗２０と、電源３０と、集束電極電位付与回路４０と、コレクタ電圧付与回路５０とを備えている。
【００３６】
電子放出素子１０は、基板１１、複数の下部電極（下部電極層）１２、エミッタ部１３、複数の上部電極（上部電極層）１４、絶縁層１５及び複数の集束電極（集束電極層）１６を備えている。なお、図１は電子放出素子１０の部分平面図である図３の１−１線に沿った平面にて電子放出素子１０を切断した断面図、図２は図３の２−２線に沿った平面にて電子放出素子１０を切断した断面図である。
【００３７】
基板１１は、互いに直交するＸ軸及びＹ軸により形成される平面（Ｘ−Ｙ平面）に平行な上面及び下面を有し、Ｘ軸及びＹ軸のそれぞれに直交するＺ軸方向に厚み方向を有する薄板体である。基板１１は、酸化ジルコニウムを主成分とした材料（例えば、ガラス又はセラミックス）からなっている。
【００３８】
下部電極１２のそれぞれは、導電性物質（ここでは、銀又は白金）からなり、基板１１の上面の上に層状に形成されている。各下部電極１２の平面視における形状はＹ軸方向に長手方向を有する帯状である。図１に示したように、互いに隣接する二つの下部電極１２は、Ｘ軸方向において所定の距離だけ離れた位置に形成されている。図１において、符合１２−１、１２−２及び１２−３が付された下部電極１２は、便宜上、第１下部電極、第２下部電極及び第３下部電極とそれぞれ称呼される。
【００３９】
エミッタ部１３は、比誘電率が大きい誘電体（例えば、マグネシウムニオブ酸鉛（ＰＭＮ）、チタン酸鉛（ＰＴ）及びジルコン酸鉛（ＰＺ）の３成分系材料ＰＭＮ−ＰＴ−ＰＺ。材質については、後に詳述する。）からなり、基板１１の上面及び下部電極１２の上面の上に形成されている。エミッタ部１３は、基板１１と同様な薄板体である。エミッタ部１３の上面には、図４に拡大して示したように、誘電体の粒界による凹凸１３ａが形成されている。
【００４０】
上部電極１４のそれぞれは、導電性物質（ここでは、白金）からなり、エミッタ部１３の上面の上に層状に形成されている。各上部電極１４の平面視における形状は、図３に示したように、Ｘ軸方向及びＹ軸方向にそれぞれ沿った短辺及び長辺を有する長方形である。複数の上部電極１４は互いに離間し、マトリクス状に配列されている。上部電極１４のそれぞれは、下部電極１２のそれぞれに対向し、平面視において下部電極１２のそれぞれに重なる位置に配設されている。
【００４１】
更に、上部電極１４のそれぞれには、図４及び上部電極１４の部分拡大平面図である図５に示したように、複数の微細な貫通孔１４ａが形成されている。図１及び図３において、符合１４−１、１４−２及び１４−３が付された上部電極１４は、便宜上、第１上部電極、第２上部電極及び第３上部電極とそれぞれ称呼される。また、Ｘ軸方向に配列された複数の上部電極１４同士は図示しない導体からなる層により接続され、同電位に維持されるようになっている。
【００４２】
従って、この電子放出素子は、誘電体からなるエミッタ部１３と、同エミッタ部１３の下部に形成された下部電極１２と、同エミッタ部１３を挟んで同下部電極１２に対向するように同エミッタ部１３の上部に形成されるとともに微細貫通孔１４ａが複数形成され且つ同微細貫通孔１４ａの周部であって同エミッタ部１３と対向する面が同エミッタ部１３から所定の距離だけ離間しているように形成されてなる（ひさし構造を有する）上部電極１４と、を有する電子放出素子であると云うことができる。
【００４３】
下部電極１２、エミッタ部１３及び白金レジネートペーストからなる上部電極１４は焼成処理によって一体化させられている。この一体化のための焼成処理により、上部電極１４となる膜が例えば厚み１０μｍから厚み０．１μｍに収縮する。このとき、上部電極１４には前述した複数の微細貫通孔１４ａが形成される。
【００４４】
以上に述べたように、平面視において上部電極１４と下部電極１２とが重なった部分は一つの電子放出のための素子を形成していることになる。例えば、第１下部電極１２−１、第１上部電極１４−１及び第１下部電極１２−１と第１上部電極１４−１とにより挟まれたエミッタ部１３は、第１の素子を構成している。また、第２下部電極１２−２、第２上部電極１４−２及び第２下部電極１２−２と第２上部電極１４−２とにより挟まれたエミッタ部１３は、第２の素子を構成している。更に、第３下部電極１２−３、第３上部電極１４−３及び第３下部電極１２−３と第３上部電極１４−３とにより挟まれたエミッタ部１３は、第３の素子を構成している。このように、電子放出素子１０は、複数の独立した電子放出素子を備えている。
【００４５】
絶縁層１５は、エミッタ部１３の上面の上に、複数の上部電極１４の間を埋めるように形成されている。絶縁層１５の厚み（Ｚ軸方向長さ）は、上部電極１４の厚み（Ｚ軸方向長さ）より僅かだけ大きくなっている。図１及び図２に示したように、各絶縁層１５のＸ軸及びＹ軸方向端部は、上部電極１４のＸ軸方向両端部及びＹ軸方向両端部の上に配置されている。
【００４６】
集束電極１６は、導電性物質（ここでは、銀）からなり、絶縁層１５の上に層状に形成されている。図３に示したように、各集束電極１６の平面視における形状はＹ軸方向に長手方向を有する帯状である。各集束電極１６は、平面視においてＸ軸方向にて互いに隣接する上部電極１４の間（Ｘ軸方向に互いに隣接している素子の各上部電極の間であって、各上部電極の斜め上方、即ち、電子放出方向に僅かに離間した位置）に形成されている。総ての集束電極１６は、図示しない導体からなる層により互いに接続され、同電位に維持されるようになっている。
【００４７】
なお、図１及び図３において、符合１６−１、１６−２及び１６−３が付された集束電極１６は、便宜上、第１集束電極、第２集束電極及び第３集束電極とそれぞれ称呼される。この称呼方法を利用すると、第２集束電極１６−２は第１の素子の第１上部電極１４−１と第２の素子の第２上部電極１４−２との間であって、第１上部電極１４−１及び第２上部電極１４−２の斜め上方に形成されていると言える。同様に、第３集束電極１６−３は第２の素子の第２上部電極１４−２と第３の素子の第３上部電極１４−３との間であって、第２上部電極１４−２及び第３上部電極１４−３の斜め上方に形成されていると言える。
【００４８】
この電子放出装置は、更に、透明板１７、コレクタ電極（コレクタ電極層）１８及び蛍光体１９を備えている。
【００４９】
透明板１７は、透明な材質（ここでは、ガラス又はアクリル製）からなっていて、上部電極１４の上方（Ｚ軸正方向）に所定の距離だけ離れた位置に形成されている。透明板１７は、その上面及び下面がエミッタ部１３の上面及び上部電極１４の上面と平行（Ｘ−Ｙ平面内）となるように配設されている。
【００５０】
コレクタ電極１８は、導電性物質（ここでは、透明導電膜，ITO）からなっていて、透明板１７の下面全体に層状に形成されている。即ち、コレクタ電極１８は、各上部電極１４の上部において各上部電極１４に対向するように配設されている。
【００５１】
蛍光体１９のそれぞれは、電子の衝突により赤、緑及青色の何れかの光を発するようになっている。各蛍光体１９は、平面視において各上部電極１４と略同一の形状を備え、各上部電極１４と重なる位置に配設されている。図１において、符合１９Ｒ、１９Ｇ及び１９Ｂが付された蛍光体１９は、赤色、緑色及び青色をそれぞれ発光するようになっている。従って、本例においては、赤色蛍光体１９Ｒは第１上部電極１４−１の直上部（Ｚ軸正方向）に位置し、緑色蛍光体１９Ｇは第２上部電極１４−２の直上部に位置し、青色蛍光体１９Ｂは第３上部電極１４−３の直上部に位置している。なお、エミッタ部１３、上部電極１４、絶縁層１５、集束電極１６及び透明板１７（コレクタ電極１８）により囲まれた空間は略真空（１０２〜１０−６Ｐａが好ましく、より好ましくは１０−３〜１０−５Ｐａ）に維持されている。
【００５２】
換言すると、透明板１７及びコレクタ電極１８は、図示しない電子放出装置の側壁部とともに密閉空間を形成する空間形成部材を構成している。そして、この密閉空間は略真空に維持されている。従って、電子放出装置の素子（少なくとも各素子のエミッタ部１３の上部と上部電極１４）は、空間形成部材により略真空状態に維持されている密閉空間内に配置されていることになる。
【００５３】
電源３０は、後に詳述するように、商用電源に基づいて電源電圧である駆動電圧Ｖinを発生するようになっている。電源３０は、保護抵抗２０を介して各上部電極１４に接続されるとともに各下部電極１２に接続されている。なお、各上部電極１４と保護抵抗２０とを電子放出部ＥＰと称呼する。従って、電源３０は駆動電圧Ｖinを電子放出部ＥＰ（電子放出部ＥＰの両端）に印加するようになっている。
【００５４】
集束電極電位付与回路４０は、集束電極１６に接続されていて、集束電極１６に一定の負の電位（電圧）Ｖｓを常に付与するようになっている。
【００５５】
コレクタ電圧付与回路５０は、コレクタ電極１８に所定の電圧（コレクタ電圧）を付与するための回路であって、抵抗（保護抵抗、コレクタ抵抗）５１と、スイッチング素子５２と、一定の電圧Ｖｃを発生する定電圧源５３と、スイッチ制御回路５４とを備えている。抵抗５１の一端はコレクタ電極１８に接続されている。抵抗５１の他端はスイッチング素子５２の固定接続点に接続されている。スイッチング素子５２は、ＭＯＳ−ＦＥＴなどの半導体素子であり、スイッチ制御回路５４と接続されている。
【００５６】
スイッチング素子５２は、前記固定接続点に加え、二つの切換点を備えている。スイッチング素子５２は、スイッチ制御回路５４からの指示信号に応じて二つの切換点の何れか一つと固定接続点とを選択的に接続するようになっている。この二つの切換点の一つは接地され、他の一つは定電圧源５３の陽極と接続されている。定電圧源５３の陰極は接地されている。スイッチ制御回路５４は、電源３０と接続されていて、電源電圧に基づいてスイッチング素子５２の切換制御を行うようになっている。
【００５７】
（電子放出の原理及び作動）
次に、上記のように構成された電子放出装置の電子放出に関する作動原理について一つの素子に着目して説明する。以下においては、説明を簡単にするため、電源３０が発生する駆動電圧Ｖinは第１実施形態の駆動電圧Ｖinと相違する矩形波となっている。
【００５８】
先ず、図６に示したように、下部電極１２の電位を基準とした下部電極１２と上部電極１４の実際の電位差Ｖka（即ち、素子端電圧Ｖka）が正の所定電圧Ｖｐに維持され、エミッタ部１３の電子が総て放出した直後であって、電子がエミッタ部１３に蓄積されていない状態から説明を開始する。このとき、エミッタ部１３の双極子の負極はエミッタ部１３の上面（Ｚ軸正方向、即ち、上部電極１４側）に向いた状態となっている。この状態は、図７に示したグラフ上の点ｐ１の状態である。図７のグラフは、横軸に素子端電圧Ｖkaをとり、縦軸に上部電極１４近傍部分の電荷Ｑをとったグラフである。このグラフは、電子放出素子１０の分極−素子端電圧特性（Ｑ−Ｖ特性）を表している。
【００５９】
この状態において、電源は、図８の時刻ｔ７に示したように、駆動電圧Ｖinを負の所定電圧である第１電圧Ｖｍに向けて減少させる。これにより、素子端電圧Ｖkaは図７の点ｐ２を経由して点ｐ３に向けて減少する。そして、素子端電圧Ｖkaが図７に示した負の抗電界電圧Ｖａの近傍の電圧になると、エミッタ部１３の双極子の向きが反転し始める。即ち、図９に示したように、分極反転（負側分極反転）が開始する。この分極反転により、エミッタ部１３の上面と、上部電極１４と、これらの周囲の媒質（この場合、真空）との接触箇所（トリプルジャンクション）及び／又は微細貫通孔１４ａを形成している上部電極１４の先端部分において電界が大きくなり（電界集中が発生し）、図１０に示したように、上部電極１４からエミッタ部１３に向けて電子が供給され始める。この場合、微細貫通孔１４ａの周部がエミッタ部１３（エミッタ部１３の上面）から所定距離だけ離間しているので、微細貫通孔１４ａ周部の先端部における電界集中が大きくなり、同先端部からエミッタ部１３に向けて供給される電子の量（供給電子量）を多くすることができる。また、トリプルジャンクションにおいて、上部電極１４とエミッタ部１３の上面とがなす角度が９０°より小さくなるから、電界集中がより顕著になって供給電子量が増加する。
【００６０】
この供給された電子は、主としてエミッタ部１３の上部であって上部電極１４の微細貫通孔１４ａから露呈している部分の近傍及び微細貫通孔１４ａを形成している上部電極１４の端部近傍（以下、単に「微細貫通孔１４ａ近傍」とも言う。）に蓄積される。その後、所定の時間が経過して図８の時刻ｔ９にて負側分極反転が完了すると、素子端電圧Ｖkaは負の所定電圧（第１電圧）Ｖｍに向けて急激に変化し、時刻ｔ１０にて負の所定電圧Ｖｍとなる。この結果、電子の蓄積が完了する（電子の蓄積飽和状態に至る）。この状態が、図７の点ｐ４の状態である。
【００６１】
次に、電源は、図８に示した時刻ｔ１１にて、駆動電圧Ｖinを正の所定電圧である第２電圧Ｖｐに変更する。これにより、素子端電圧Ｖkaは増大し始める。このとき、素子端電圧Ｖkaが図７の点ｐ５に対応する正の抗電界電圧Ｖｄより僅かに小さい電圧Ｖｂ（点ｐ６）に到達するまでは、図１１に示したように、エミッタ部１３の帯電状態が維持される。その後、素子端電圧Ｖkaは図８に示した時刻ｔ１３にて正の抗電界電圧Ｖｄの近傍の電圧に到達する。これにより、双極子の負極がエミッタ部１３の上面側に向き始める。即ち、図１２に示したように、分極が再び反転する（正側分極反転が開始する）。この状態が図７の点ｐ５近傍の状態である。
【００６２】
その後、図８の時刻ｔ１４にて正側分極反転が完了する時点の近傍の時点になると、負極がエミッタ部１３の上面側に反転した双極子の数が多くなる。この結果、図１３に示したように、クーロンの反発力により微細貫通孔１４ａの近傍に蓄積されていた電子が微細貫通孔１４ａを通って上方（Ｚ軸正方向）に放出され始める。
【００６３】
そして、図８の時刻ｔ１４にて正側分極反転が完了すると、素子端電圧Ｖkaは急激に増大を開始し、電子が活発に放出される。次いで、時刻ｔ１６になると電子の放出は完了し、素子端電圧Ｖkaは第２電圧Ｖｐに到達する。この結果、エミッタ部１３の状態は図６に示した当初の状態（図７の点ｐ１の状態）に復帰する。以上が、電子の蓄積（消灯）及び放出（点灯・発光）に係る一連の作動原理である。
【００６４】
ところで、電子が上部電極１４の微細貫通孔１４ａを通して放出されるとき、図１４に示したように、電子は次第に広がりながら（コーン状に）Ｚ軸正方向に進行する。この結果、従来の装置においては、一つの上部電極１４（例えば、第２上部電極１４−２）から放出された電子が、その上部電極１４の直上に存在する蛍光体（例えば、緑色蛍光体１９Ｇ）に到達するのみでなく、隣接する蛍光体（赤色蛍光体１９Ｒ及び青色蛍光体１９Ｂ）にも到達してしまう場合があった。このような状態が発生すると、色純度が低下して画像の鮮明さが低下する。
【００６５】
これに対し、本実施形態に係る電子放出素子１０は負の電位が付与される集束電極１６を備えている。この集束電極１６は、隣接する上部電極１４の間（隣接する素子の各上部電極の間）であって、上部電極１４よりも若干だけ上方の位置に配設されている。従って、図１５に示したように、上部電極１４の微細貫通孔１４ａから放出された電子は、集束電極１６によりもたらされる電界によって広がることなく実質的に直上方向に放出される。
【００６６】
この結果、第１上部電極１４−１から放出された電子は赤色蛍光体１９Ｒのみに到達し、第２上部電極１４−２から放出された電子は緑色蛍光体１９Ｇのみに到達し、第３上部電極１４−３から放出された電子は青色蛍光体１９Ｂのみに到達する。従って、ディスプレイの色純度が低下することなく、より鮮明な画像を得ることができる。
【００６７】
（不要な電子放出及び推定理由）
上述したような作動を行う電子放出装置においては、図８に示したコレクタ電流（コレクタ電極に単位時間あたりに到達する電子の量）から理解されるように、時刻ｔ１４近傍にて電子放出が始まり、時刻ｔ１５にて単位時間あたりの電子放出量が最大となり、時刻ｔ１６にて電子放出が完了する。即ち、この期間において、正規の発光が行われる。しかしながら、発明者が実験したところ、以下に述べるように予定していない発光（不要な電子放出）が生じることが判明した。
【００６８】
（１）正常発光
先ず、駆動電圧Ｖinを矩形波状に変化させたときに正常な電子放出（発光）が行われた場合の駆動電圧Ｖin、素子端電圧Ｖka、素子電流Ｉｋ及び光出力ＡＰＤの変化について、再度、図１６を参照しながら説明する。なお、素子電流Ｉｋは、下部電極１２と上部電極１４との間のエミッタ部１３を流れる電流である。光出力ＡＰＤは発せられた光をアバランシェ・フォト・ダイオードによって電流に変換した値であり、図においては負の値で表されている。
【００６９】
図１６に示したように、駆動電圧Ｖinが時刻ｔ１にて急峻に立ち上げられて、負の所定電圧である第１電圧Ｖｍから正の所定電圧である第２電圧Ｖｐへと変化すると、エミッタ部１３に大きな突入電流が流れる。従って、素子電流Ｉｋは時刻ｔ１直後にピークを迎え、その後、比較的速やかに０に到る。一方、時刻ｔ１直後の時刻ｔ２〜時刻ｔ３において正側分極反転が発生するから、素子端電圧Ｖkaは時刻ｔ１から時刻ｔ２まで急激に増大した後、時刻ｔ３まで緩やかに増大する。そして、素子端電圧Ｖkaは、時刻ｔ３にて正側分極反転が終了すると（正の抗電界電圧を超えると）時刻ｔ４までの期間において増大し、時刻ｔ４以降において駆動電圧Ｖinの第２電圧Ｖｐと一致する電圧となる。この場合、光出力ＡＰＤから理解されるように、電子の放出（発光）は時刻ｔ３近傍から開始して時刻ｔ４の直前にて最大となり、その後停止する。
【００７０】
次いで、駆動電圧Ｖinが時刻ｔ５にて急峻に立ち下げられて、正の所定電圧である第２電圧Ｖｐから負の所定電圧である第１電圧Ｖｍへと変化すると、エミッタ部１３に負の大きな突入電流が流れる。従って、素子電流Ｉｋは時刻ｔ５直後にピークを迎える。一方、時刻ｔ５直後の時刻ｔ６〜時刻ｔ７において負側分極反転が発生するから、素子端電圧Ｖkaは時刻ｔ５から時刻ｔ６まで比較的急激に減少した後、時刻ｔ７まで略一定となる。そして、素子端電圧Ｖkaは、時刻ｔ７にて負側分極反転が終了すると（負の抗電界電圧を超えると）時刻ｔ８までの期間において急激に減少し、時刻ｔ８以降において駆動電圧Ｖinの第１電圧Ｖｍと一致する電圧となる。また、素子電流Ｉｋは、時刻ｔ５から時刻ｔ６までの間に急激に０に近づき、その後、時刻ｔ７まで略一定の値となり、時刻ｔ７〜時刻ｔ８において再び急激に０に近づく。図１６から理解されるように、時刻ｔ５から時刻ｔ８の間に電子は放出されない。
【００７１】
（２）異常な発光（不要な時点での電子放出及び過度の電子放出）
次に、駆動電圧Ｖinを矩形波状に変化させたとき、どのような時点にて不要な電子放出（電子放出量が過大になる場合も含む。）が発生するかについて説明する。
【００７２】
このような不要な電子放出は、主として次に述べる４つの時点にて生じる。
（Ａ）駆動電圧Ｖinを負の所定電圧である第１電圧Ｖｍ（或いは、後述する素子の非選択中に印加される中間電圧と等しい第３電圧Ｖｎ）から正の所定電圧である第２電圧Ｖｐに変更した時点（即ち、電子放出を開始するために駆動電圧Ｖinを立ち上げた時点であり、図８の時刻ｔ１，ｔ１１及び図１６の時刻ｔ１）の直後に不要な電子放出が発生する（図１７の領域Ａ１を参照。）。これは、駆動電圧Ｖinが急変することに伴って、上部電極１４と下部電極１２との間（即ち、エミッタ部１３）に大きな突入電流が流れる（素子電流Ｉｋの大きさが過大になる）ことに起因すると推定される。
【００７３】
（Ｂ）駆動電圧Ｖinを正の所定電圧である第２電圧Ｖｐに変更したことに伴って正側分極反転が発生し、その正側分極反転が完了した時点（図８の時刻ｔ１４及び図１６の時刻ｔ３）の直後に不要な電子放出が発生する（図１７の領域Ａ２及び図１８を参照。）。これは、エミッタ部１３の正側分極反転が完了した時点（正の抗電界電圧を超える時点）の直後に素子端電圧Ｖkaが急激に変化すること（素子端電圧Ｖkaの時間的変化率（ｄＶka／ｄｔ）の大きさが過大になること）等によるものと推定される。
【００７４】
（Ｃ）駆動電圧Ｖinを正の所定電圧である第２電圧Ｖｐから負の所定電圧である第１電圧Ｖｍに変更した時点（即ち、電子放出開始のために駆動電圧Ｖinを立ち下げた時点であり、図８の時刻ｔ７，ｔ１７及び図１６の時刻ｔ５）の直後に不要な電子放出が発生する（図１７の領域Ａ３を参照。）。これは、駆動電圧Ｖinが急変することに伴って、大きな突入電流が流れる（素子電流Ｉｋが過大になる）ことに起因すると推定される。
【００７５】
（Ｄ）駆動電圧Ｖinを負の所定電圧である第１電圧Ｖｍに変更したことに伴って負側分極反転が発生し、その負側分極反転が完了した時点（図８の時刻ｔ９，ｔ１９及び図１６の時刻ｔ７）の直後に不要な電子放出が発生する（図１７の領域Ａ４及び図１９を参照。）。これは、エミッタ部１３の負側分極反転が完了した後に素子端電圧Ｖkaが急激に変化すること（素子端電圧Ｖkaの時間的変化率（ｄＶka／ｄｔ）の大きさが過大になること）等によるものと推定される。
【００７６】
発明者は、以上の知見に基づき、実験を重ねたところ、電子を放出させる際に駆動電圧Ｖinを矩形波状に変化させるのではなく徐々に増大させると、異常な電子放出ができるという結論を得た。即ち、電子放出を行うために駆動電圧Ｖinを増大させる際、駆動電圧Ｖinの電圧変化率を小さくするほど素子電流Ｉｋのピーク（最大値）が小さくなり、特に、素子端電圧Ｖkaの変化が駆動電圧Ｖinの変化に追従するように駆動電圧Ｖinの電圧変化率を設定すると、素子電流Ｉｋのピークが効果的に小さくなって、異常な電子放出を回避することができることが確認された。
【００７７】
更に、発明者は、電子をエミッタ部１３に蓄積させる際に駆動電圧Ｖinを徐々に減少させると、異常な電子放出ができるという結論を得た。即ち、電子の蓄積を行うために駆動電圧Ｖinを減少させる際においても、駆動電圧Ｖinの電圧変化率の大きさを小さくするほど素子電流Ｉｋのピーク（最大値）が小さくなり、異常な電子放出を回避することができることが確認された。
【００７８】
（電源の構成及び作動）
第１実施形態に係る電源３０は、上述の知見に基づいて構成されたものであり、図２０に概念図に示したように、正弦波状に変化する第１電源電圧Ｖin１及び正弦波状に変化する第２電源電圧Ｖin２を形成し、これらの電圧をスイッチング素子により適宜切り換えることにより形成される電源電圧（駆動電圧）Ｖinを電子放出部ＥＰに印加するようになっている。
【００７９】
即ち、電源３０は、商用電源ＣＶ（ＡＣ１００Ｖ）を変圧器３１により変圧（電圧変換）することにより、互いに同期した第１電源電圧Ｖin１及び第２電源電圧Ｖin２を生成するようになっている。そして、電源３０は、スイッチング素子ＳＷを切換制御して、第１電源電圧Ｖin１又は第２電源電圧Ｖin２を電子放出素子１０及び保護抵抗２０を含む電子放出部ＥＰに印加するようになっている。
【００８０】
より具体的に説明すると、電源３０は、図２１に示したように、変圧器（単一の変圧器）３１、スイッチング素子ＳＷの一つであるダイオード（第１整流素子）３２、第１抵抗３３、スイッチング素子ＳＷの一つであるサイリスタ（第２整流素子）３４、第２抵抗３５、第３抵抗（固定又は可変抵抗）３６及び第４抵抗３７を備えている。
【００８１】
変圧器３１は、一次巻線３１ａと二次巻線３１ｂとを備えている。一次巻線３１ａの両端の端子は、それぞれ端子Ｔ１及び端子Ｔ２と称呼される。二次巻線３１ｂには、二次巻線３１ｂ上に所定の間隔を有しながら配設された複数の端子Ｔ３〜Ｔ８が順に設けられている。端子Ｔ３は二次巻線３１ｂの下端の端子である。端子Ｔ８は二次巻線３１ｂの上端の端子である。
【００８２】
変圧器３１は、一次巻線３１ａの両端の端子Ｔ１，Ｔ２に印加される交流電圧を電磁誘導効果により所定の変圧比（ここでは、２．１倍）で変圧した電圧を二次巻線３１ｂの両端の端子Ｔ８〜Ｔ３間に発生するようになっている。一次巻線３１ａの両端の端子Ｔ１，Ｔ２は、交流電源である商用電源（例えば、日本国内では、ＡＣ１００（Ｖ），６０Ｈｚ又は５０Ｈｚの電源）に接続されている。端子Ｔ１及び端子Ｔ２は、商用電源のＡＣ１００Ｖ（−）及びＡＣ１００Ｖ（＋）にそれぞれ接続されている。
【００８３】
従って、二次巻線３１ｂの端子Ｔ８には、端子Ｔ３を基準電圧０（Ｖ）として正弦波状に変化する２１０（Ｖ）（振幅＝約２９７Ｖ）の交流電圧が発生せしめられる。なお、端子Ｔ８に生成されるこの２１０（Ｖ）の交流電圧を、単に「ＡＣ２１０（Ｖ）」と称呼する。他の端子に現れる電圧にも、同様の称呼方法を適用する。
【００８４】
この結果、二次巻線３１ｂの端子Ｔ４，Ｔ５，Ｔ６及びＴ７には、端子Ｔ３を基準電圧として２８，３９，５０及び１７５Ｖの交流電圧がそれぞれ発生する。なお、説明の便宜上、端子Ｔ８の位置は二次巻線３１ｂの第１の位置と称呼され、端子Ｔ６の位置は二次巻線３１ｂの第２の位置及び第３の位置と称呼され、端子Ｔ５の位置は二次巻線３１ｂの第４の位置と称呼される。
【００８５】
端子Ｔ８は、接続線Ｌ１によりダイオード３２のアノードＡと接続されている。ダイオード３２のカソードＫは、接続線Ｌ１に直列に挿入された第１抵抗３３を介して点Ｐ１に接続されている。点Ｐ１は保護抵抗２０を介して電子放出素子１０の上部電極１４と接続されている。上述したように、電子放出素子１０と保護抵抗２０とは電子放出部ＥＰを構成している。従って、点Ｐ１は、電子放出部ＥＰの上部電極１４側に接続されていると云うことができる。
【００８６】
端子Ｔ６は、接続線Ｌ２によりサイリスタ３４のカソードＫと接続されている。サイリスタ３４のアノードＡは、接続線Ｌ２に直列に挿入された第２抵抗３５を介して点Ｐ１に接続されている。
【００８７】
端子Ｔ５は、第４抵抗３７を介してサイリスタ３４のゲートＧと接続されている。サイリスタ３４のカソードＫと端子Ｔ６の間の点Ｐ２は、第４抵抗３７とサイリスタ３４のゲートＧとの間の点Ｐ３に、第３抵抗３６を介して接続されている。従って、点Ｐ３の電位は、端子Ｔ６の電位と端子Ｔ５の電位を、第３抵抗３６及び第４抵抗３７からなる分圧回路ＢＣにより分圧した電位となる。
【００８８】
これにより、サイリスタ３４のゲートＧには、端子Ｔ６（二次巻線３１ｂの第３の位置）に現れる交流電圧と端子Ｔ５（二次巻線３１ｂの第４の位置）に現れる交流電圧との差の電圧に比例した電圧が印加される。サイリスタ３４は、ゲートＧの電位がカソードＫの電位に対して所定閾値電圧（例えば、０．６（Ｖ））以上大きくなるとゲートを開き（以下、「サイリスタゲートがオンする」とも云う。）、この状態においてアノードＡとカソードＫとの間が順方向にバイアスされたときに導通する（順方向電流を通過せしめる）。
【００８９】
端子Ｔ３の位置は、便宜上、二次巻線３１ｂの基準位置とも称呼される。端子Ｔ３は、基準接続線である接続線Ｌ３により電子放出素子１０の下部電極１２（電子放出部ＥＰの下部電極１２側）に接続されている。
【００９０】
次に、上記のように構成された電源３０の作動について図２１乃至図２３を参照しながら説明する。なお、以下において、電源電圧（駆動電圧Ｖin）は、基準接続線Ｌ３（端子Ｔ３の電位）を基準の電位としたときの点Ｐ１の電位（電源電圧＝点Ｐ１の電位−端子Ｔ３の電位）と定義する。また、図２２の（Ａ）において、実線の曲線ＣＬ１は電源電圧、破線の曲線ＣＬ２は素子端電圧、一点鎖線の曲線ＣＬ３は端子Ｔ８に現れる大側の交流電圧ＡＣ２１０（Ｖ）、二点鎖線の曲線ＣＬ４は端子Ｔ６に現れる小側の交流電圧ＡＣ５０（Ｖ）をそれぞれ示している。更に、図２２の（Ｂ）の曲線ＣＬ５は放出電子電流を示している。放出電子電流は、電子放出素子１０からの電子放出によりコレクタ電極１８を流れる電流である。つまり、放出電子電流は、電子の単位時間当たりの放出量（電子放出量）を示す。
【００９１】
先ず、時刻ｔ１においてエミッタ部１３の上部近傍に電子が蓄積されている状態にあると仮定する。また、時刻ｔ１において、端子Ｔ８及び端子Ｔ６に現れているＡＣ２１０（Ｖ）及びＡＣ５０（Ｖ）は、ともに０（Ｖ）であると仮定する。従って、ＡＣ２１０（Ｖ）及びＡＣ５０（Ｖ）は、時刻ｔ１以降において０（Ｖ）から正弦波状に徐々に増大する。
【００９２】
このとき、素子端電圧Ｖkaは、０（Ｖ）近傍の負の電圧となっている。従って、時刻ｔ１直後において、端子Ｔ８の電位は電子放出素子１０の上部電極１４の電位よりも高いから、ダイオード３２は順方向にバイアスされる。これにより、ダイオード３２は順方向電流Ｉ１の通過を許容する。この結果、点Ｐ１には端子Ｔ８の電位（端子Ｔ８に現れている交流電圧であるＡＣ２１０（Ｖ）の電圧）が付与される。即ち、電子放出部ＥＰの上部電極１４側にＡＣ２１０（Ｖ）が付与される（電子放出部ＥＰにＡＣ２１０（Ｖ）が印加される。）。
【００９３】
これにより、端子Ｔ８から第１接続線Ｌ１を介して電子放出部ＥＰへ向い、更に、電子放出部ＥＰから端子Ｔ３に向う電流が流れる。この結果、素子端電圧ＶkaはＡＣ２１０（Ｖ）に追従するように徐々に増大して行く。従って、前述した正側分極反転が発生し、電子が上部電極１４の微細貫通孔１４ａを通して放出される。
【００９４】
その後、時刻ｔ２になると、保護抵抗２０及び電子放出素子１０に流れる電流の大きさは極めて小さくなる。この結果、時刻ｔ２以降、素子端電圧ＶkaはＡＣ２１０（Ｖ）と略一致するように変化する。
【００９５】
時刻ｔ２から更に時間が経過して時刻ｔ３になると、ＡＣ２１０（Ｖ）は正側のピーク（振幅と同じ大きさの最大値）となる。従って、時刻ｔ３以降においては、点Ｐ１の電位（電子放出部ＥＰの上部電極１４側の電位）が端子Ｔ８の電位より高くなるので、ダイオード３２は逆方向にバイアスされる。このため、ダイオード３２は非導通（遮断）状態となる。この結果、電源電圧Ｖinは、ＡＣ２１０（Ｖ）とともに変化せず、その時点の値に実質的に維持されるか、あるいは、漏れ電流により徐々に低下する。
【００９６】
一方、図２２の（Ｂ）の曲線ＣＬ５により示したように、放出電子電流は、時刻ｔ３以前の時刻ｔmaxにて最大となる。換言すると、電源３０は、電子放出素子１０がエミッタ部１３に電子を蓄積した状態にあるとき（時刻ｔ１）から少なくとも同エミッタ部１３に蓄積した電子が微細貫通孔１４ａを通して放出させられる単位時間あたりの量である電子放出量が最大となる時点（時刻ｔmax）までの期間、上部電極１４の電位が下部電極１２の電位よりも高くなるように正弦波状に絶対値が変化する第１電源電圧を電源電圧Ｖinとして発生し、その第１電源電圧を電子放出部ＥＰに印加する。なお、時刻ｔ３を僅かに過ぎた時刻ｔ４の時点までに、エミッタ部１３の上部近傍に蓄積されていた電子は実質的に総て放出される。
【００９７】
また、端子Ｔ５を基準としたときの端子Ｔ６の電位（以下、「端子Ｔ６−Ｔ５間の電圧Ｖ６５」と称呼する。）は、図２３の曲線ＣＬ７により示したように変化する。また、電圧Ｖ６５を第３抵抗Ｒ３と第４抵抗Ｒ４とにより分圧することにより得られる点Ｐ２と点Ｐ３間の電圧（点Ｐ３を基準にした点Ｐ２の電位）は、図２３の曲線ＣＬ８により示したように変化する。これらの電圧は、ＡＣ２１０（Ｖ）及びＡＣ５０（Ｖ）と同期している。点Ｐ２と点Ｐ３との間の電位差は、サイリスタ３４のカソードＫとゲートＧとの間の電圧である。
【００９８】
また、前述したように、サイリスタ３４は、アノードＡとカソードＫとの間が順方向にバイアスされている状態にて、ゲートＧの電位がカソードＫの電位に対して閾値電圧（例えば、０．６（Ｖ））以上大きくなるとゲートを開き、導通する。即ち、サイリスタ３４は、点Ｐ２と点Ｐ３間の電圧が所定の絶対値（閾値電圧の絶対値）よりも大きい絶対値を有する負の電圧になったとき、順方向電流を通過させ得るようになる。
【００９９】
従って、商用電源が発生する電圧を変圧することにより生成された電圧（ＡＣ２１０（Ｖ）及びＡＣ５０（Ｖ）等）が正の電圧から負の電圧へと変化する時刻ｔ５を過ぎて時刻ｔ６になり、点Ｐ２と点Ｐ３間の電圧が負の閾値電圧に到達すると、サイリスタゲートをオンさせる信号（以下、「サイリスタゲート・オン信号」と称呼する。）が発生する。
【０１００】
時刻ｔ６にてサイリスタゲート・オン信号が発生したとき、ＡＣ５０（Ｖ）が現れる端子Ｔ６の電位は負の電位となっている。一方、電子放出部ＥＰの上部電極１４側の電位は正の電位である。従って、サイリスタ３４は、順方向にバイアスされているので、順方向電流Ｉ２の通過を許容する。これにより、電子放出部ＥＰの上部電極１４側である点Ｐ１には、端子Ｔ６の電位（端子Ｔ６に現れている交流電圧であるＡＣ５０（Ｖ）の電圧）が付与される。換言すると、電子放出部ＥＰに時刻ｔ６以降ＡＣ５０（Ｖ）が印加されるから、電源電圧はＡＣ５０（Ｖ）に沿って正弦波状に変化することになる。
【０１０１】
従って、電子放出部ＥＰから端子Ｔ６に向けて第２接続線Ｌ２を介して電流が流れる。更に、端子Ｔ３から電子放出部ＥＰに向う電流が流れる。この結果、素子端電圧Ｖkaは時刻ｔ６の直後に急激に０（Ｖ）付近にまで低下する。
【０１０２】
時刻ｔ６〜時刻ｔ７の間、ＡＣ５０（Ｖ）は正弦波状に減少して行く。換言すると、電子放出部ＥＰの上部電極１４側には、絶対値が次第に大きくなる負の電圧が印加される。これにより、時刻ｔ６の直後から時刻ｔ７の間に前述した負側分極反転が発生するので、素子端電圧ＶkaはＡＣ５０（Ｖ）とは異なる負の抗電界電圧近傍の電圧となる。そして、時刻ｔ７にて負側分極反転が完了すると、電子放出部ＥＰの上部電極１４側の電位は、ＡＣ５０（Ｖ）とともに変化するようになる。なお、時刻ｔ７又は時刻ｔ７の直後にエミッタ部１３への電子の蓄積が実質的に完了する。従って、電源３０は、エミッタ部１３に電子が蓄積されていない状態にあるときから少なくとも同エミッタ部１３に電子が蓄積されるまでの期間、下部電極１２の電位が上部電極１４の電位よりも高くなるように正弦波状に絶対値が増大する第２電源電圧を電源電圧Ｖinとして発生し、その電源電圧Ｖinを電子放出部ＥＰに印加する。
【０１０３】
時刻ｔ７から更に時間が経過して時刻ｔ８になると、ＡＣ５０（Ｖ）は負側のピークとなり、時刻ｔ８以降において増大し始める。この結果、端子Ｔ６の電位は、点Ｐ１の電位（電子放出部ＥＰの上部電極１４側の電位）より高くなる。従って、サイリスタ３４は逆方向にバイアスされるから、時刻ｔ８以降において電流はサイリスタ３４を通過しない。この結果、電源電圧Ｖinは、ＡＣ５０（Ｖ）とともに変化せず、時刻ｔ８時点の値に実質的に維持される。
【０１０４】
時刻ｔ９になると、図２３に示したように、点Ｐ２と点Ｐ３間の電圧が所定の絶対値（閾値電圧の絶対値）よりも小さい絶対値を有する負の電圧になる。従って、時刻ｔ９においてサイリスタゲート・オフ信号が発生する。そして、時刻ｔ１０になると、ダイオード３２が再び順方向にバイアスされ出し、次いで、時刻ｔ１以降と同様な作動が再開する。以上が、本実施形態にかかる電子放出装置の作動である。
【０１０５】
なお、サイリスタ３４は、順方向にバイアスされているときにサイリスタゲート・オン信号が入力されると順方向電流の通過を開始させる。この状態においては、サイリスタゲート・オフ信号が入力されても、サイリスタは順方向電流を通過させ続ける（遮断されない）。そして、サイリスタは、逆方向バイアスが加わるか、又は、サイリスタを通過する電流が保持電流以下となったとき遮断され、再び、サイリスタゲート・オン信号が入力されるまでは、一切の電流を遮断するようになる。
【０１０６】
このように、第１実施形態に係る電子放出装置の電源３０は、電子放出素子１０と保護抵抗２０とが直列接続されてなる電子放出部ＥＰに印加する電源電圧Ｖinを発生する。更に、電源３０は、電子放出素子１０がエミッタ部１３に電子を蓄積した状態にあるときから少なくとも同エミッタ部１３に蓄積した電子が前記微細貫通孔１４ａを通して放出させられるときの単位時間あたりの電子放出量が最大となるまでの期間（例えば、時刻ｔ１〜ｔmax）、上部電極１４の電位が下部電極１２の電位よりも高くなるように正弦波状に絶対値が変化する第１電源電圧Ｖin１であるＡＣ２１０（Ｖ）を前記電源電圧Ｖinとして発生する。加えて、電源３０は、電子放出素子１０がエミッタ部１３に電子を蓄積していない状態にあるときから少なくとも同エミッタ部１３に電子を蓄積するまでの期間（例えば、時刻ｔ６〜ｔ８）、下部電極１２の電位が上部電極１４の電位よりも高くなるように正弦波状に絶対値が増大する第２電源電圧Ｖin２であるＡＣ５０（Ｖ）を電源電圧Ｖinとして発生する。
【０１０７】
従って、電子のエミッタ部１３への蓄積開始時及び電子のエミッタ部１３からの放出開始時の何れにおいても、電子放出部ＥＰに印加される電源電圧Ｖinの絶対値が正弦波状に徐々に増大するから、素子端電圧Ｖkaの絶対値も電源電圧に追従するように徐々に増大する。この結果、電源電圧Ｖinと素子端電圧Ｖkaとの差が大きくならないので、ジュール熱の発生が小さく、無駄に消費される電力の量を小さくすることができる。
【０１０８】
また、大きなジュール熱が発生しないので、電子放出素子１０の温度が高くならない。従って、エミッタ部１３の特性が熱により変化してしまうことを回避することができる。更に、電子放出素子１０に吸着する物質をガス化してしまうことも回避することができるので、ガス化した物質によるプラズマの発生を抑制することができる。その結果、電子が過度に放出されることや、イオンボンバートメントによる電子放出素子１０の損傷を回避することもできる。
【０１０９】
加えて、電子を放出させるための第１電源電圧ＡＣ２１０（Ｖ）が印加され始めた後、第１電源電圧ＡＣ２１０（Ｖ）の絶対値は徐々に大きくなる。これにより、エミッタ部１３に流れる突入電流の大きさを小さくすることができるとともに、第１電源電圧印加によるエミッタ部の正側分極反転完了後における素子端電圧の変化率を小さくすることができる。この結果、突入電流に起因する電子の不要な放出による不要な発光や正側分極反転完了直後の素子電圧の急激な変化に起因する電子の不要な放出による不要な発光が回避され得る。
【０１１０】
更に、電子を蓄積させるために第２電源電圧ＡＣ５０（Ｖ）を印加した後であって、エミッタ部１３の負側分極反転完了後においても、第２電源電圧ＡＣ５０（Ｖ）の絶対値は徐々に増大する。従って、エミッタ部の負側分極反転が完了した後に素子端電圧が急激に変化すること等によるものと推定される不要なタイミングにおける電子放出及びそれに伴う不要な発光を防止することもできる。
【０１１１】
また、第１電源電圧ＡＣ２１０（Ｖ）の振幅は第２電源電圧ＡＣ５０（Ｖ）の振幅より大きい。これにより、図７に示したような電子放出素子１０のＱ−Ｖ特性に応じた電源電圧を付与することができる。従って、第１及び第２電源電圧の振幅を等しくしたときのように第１及び第２電源電圧の何れかの電圧が必要以上に大きくなって電力が無駄に消費されること、或いは、何れかの電圧が必要以上に小さくなって所望量の電子を放出できないこと、といった不具合を回避することができる。
【０１１２】
また、電源３０は、第１電源電圧（第１電源電圧となる電圧ＡＣ２１０Ｖ）及び第２電源電圧（第２電源電圧となる電圧ＡＣ５０Ｖ）の電子放出部ＥＰへの印加状態を切り換えるスイッチング素子ＳＷ（サイリスタ３４）を備えている。これにより、電源３０の構成が簡素化される。
【０１１３】
更に、電源３０は、正弦波状に変化する交流電圧を発生する単一の交流電源（商用電源）を使用し、その交流電源が発生する交流電圧を電圧変換することにより第１電源電圧となる電圧ＡＣ２１０（Ｖ）及び第２電源電圧となる電圧ＡＣ５０（Ｖ）を生成する変圧器３１を備えている。
【０１１４】
従って、交流電源を一つだけ用意することにより、振幅が互いに相違し且つ正弦波状に変化する前記第１電源電圧及び前記第２電源電圧を簡単に生成することができる。また、商用電源を電子放出素子の電源として使用することも可能となる。
【０１１５】
更に、具体的述べると、電源３０は、以下の特徴を有している。
（１）電源３０は、正弦波状に変化する交流電圧を発生する単一の交流電源である商用電源を使用する。
（２）電源３０は、一次巻線３１ａ及び二次巻線３１ｂを有するとともに、前記単一の交流電源が発生する正弦波状に変化する交流電圧を同一次側巻線３１ａに印加し、同二次巻線の基準位置（端子Ｔ３）と同二次巻線３１ｂの第１の位置（端子Ｔ８）との電位差を前記第１電源電圧を生成するための電圧ＡＣ２１０（Ｖ）として取り出すとともに、同二次巻線３１ｂの基準位置（端子Ｔ３）と同二次巻線３１ｂの第２の位置（端子Ｔ６）との電位差を前記第２電源電圧を生成するための電圧ＡＣ５０（Ｖ）として取り出す単一の変圧器３１を備える。
【０１１６】
（３）電源３０は、電子放出部ＥＰの両端のうちの下部電極１２側を二次巻線３１ｂの基準位置（端子Ｔ３）に接続する基準接続線Ｌ３と、電子放出部ＥＰの両端のうちの上部電極１４側を二次巻線３１ｂの第１の位置（端子Ｔ８）と接続する第１接続線Ｌ１と、第１接続線Ｌ１に直列に介装され二次巻線３１ｂの第１の位置（端子Ｔ８）の電位が上部電極１４の電位（電子放出部ＥＰの上部電極１４側の電位）より高いとき順方向にバイアスされる第１の整流素子３２と、を備える。
【０１１７】
（４）電源３０は、電子放出部ＥＰの両端のうちの上部電極１４側を二次巻線３１ｂの第２の位置（端子Ｔ６）と接続する第２接続線Ｌ２と、第２接続線Ｌ２に直列に介装されるとともに電流の通過を遮断している状態にある場合に切換制御信号が入力されることにより電流の通過を許容する状態となるスイッチング素子であるサイリスタ３４と、を備える。サイリスタ３４は、二次巻線３１ｂの第２の位置（端子Ｔ６）の電位が上部電極１４の電位（電子放出部ＥＰの上部電極１４側の電位）より低いとき順方向にバイアスされる。
【０１１８】
これらの特徴により、電源３０は、単一の交流電源（例えば、商用電源）と、単一の変圧器３１と、一つの整流素子３２と、一つのスイッチング素子３４と、により、第１電源電圧ＡＣ２１０（Ｖ）及び第２電源電圧ＡＣ５０（Ｖ）を生成し且つこれらの電圧をスイッチング素子３４により選択的且つ所望のタイミングにて電子放出部ＥＰに印加することができる。
【０１１９】
また、前記切換制御信号（サイリスタ３４のゲートＧとカソードＫとの間に付与する電圧）を、単一の交流電源（商用電源）が発生する交流電圧ＡＣ１００（Ｖ）に基づいて発生しているから、切換制御信号を生成するための電源が不要である。
【０１２０】
更に、電源３０は、前記切換制御信号を、前記単一の交流電源が発生する交流電圧と同期した交流電圧（変圧器３１により変圧した交流電圧）を抵抗３６及び抵抗３７を含む分圧回路ＢＣにより分圧することによって形成している。従って、極めて単純な回路で切換制御信号を生成することができる。この結果、電源３０のコストを低減することができる。
【０１２１】
更に、電源３０は、単一の変圧器３１の二次巻線３１ｂの第３の位置（端子Ｔ６）に現れる電圧ＡＣ５０（Ｖ）と二次巻線３１ｂの第４の位置（端子Ｔ５）に現れる電圧ＡＣ３９（Ｖ）との差の電圧を、前記単一の交流電源が発生する交流電圧と同期した交流電圧として得ている。このため、余分な電源や変圧器等が不要となるので、より安価な電子放出装置を提供することができる。
【０１２２】
なお、分圧回路ＢＣが含む抵抗３６及び３７の少なくとも一つは、外部からの信号或いは操作により抵抗値を変化するこができる可変抵抗であることが望ましい。これによれば、可変抵抗の抵抗値を変更することにより、第１電源電圧と第２電源電圧との切換タイミングを簡単な構成で制御することができる。また、切換タイミングを自在に変更できるので、第２電圧ＡＣ５０（Ｖ）を電子放出部ＥＰに印加している時間を変更できる。その結果、電子放出素子１０の電子蓄積時における素子の両端電圧（素子端電圧）を変更することができるから、電子のエミッタ部１３の上部への蓄積量を変更でき、もって、電子放出量を制御することができる。また、かかる分圧回路はインダクタやキャパシタを用いて構成されてもよい。上記のように抵抗のみを用いた分圧回路ＢＣは、安定した電圧を生成できる点で好ましい。
【０１２３】
（コレクタ電極の制御）
コレクタ電圧付与回路５０は、「微細貫通孔１４ａを介する電子の放出が実質的に完了する電子放出完了時点」から「サイリスタ３４のゲートがオンする時点」までの期間内の所定時点にて、コレクタ電圧が第１所定電圧から第１所定電圧より小さい第２所定電圧へと変化するように、コレクタ電極１８に第２コレクタ電圧Ｖ２を付与する。即ち、コレクタ電圧付与回路５０は、この所定時点にてスイッチング素子５２の固定接続点の接続先を定電圧源５３に接続されている切換点から接地されている切換点に切り換える。
【０１２４】
なお、スイッチング素子５２は、上記接地されている切換点をどこにも接続していないフローティング点となるように構成され得る。この場合、スイッチング素子５２が固定接続点の接続先を定電圧源５３に接続されている切換点からフローティング点となっている切換点に切り換えることにより、コレクタ電極１８は、フローティング状態へと変化させられる。このように、コレクタ電極１８を接地することによりコレクタ電極１８に第２コレクタ電圧Ｖ２を付与するか、又は、コレクタ電極１８をフローティング状態とすることを、「コレクタ電極をオフする。」とも言う。
【０１２５】
コレクタ電極１８をオフすると、コレクタ電極１８は放出された電子を引き寄せる電界を形成しないか或いはそのような電界の強度を小さくする。この結果、不要な電子放出（不要な発光）が回避される。
【０１２６】
その後、コレクタ電圧付与回路５０は、「電子のエミッタ部１３上部への蓄積が実質的に完了する電子蓄積完了時点」から「再び到来する電子放出完了時点より前」までの期間内の所定時点にて、スイッチング素子５２の固定接続点の接続先を接地されている切換点から定電圧源５３に接続されている切換点へ切り換える。即ち、コレクタ電圧付与回路５０は、この所定時点（便宜上、「コレクタ電極オン時点」と呼ぶ。）にてコレクタ電極１８に対する第１コレクタ電圧Ｖ１（＝Ｖｃ）の付与を再開する。
【０１２７】
これにより、放出された電子は、コレクタ電極１８により形成される電界によって加速されながら（高いエネルギーが与えられ）上部電極１４の上方に進行する。従って、蛍光体１９に高いエネルギーをもった電子が照射されるので、大きな輝度が得られる。換言すると、第１コレクタ電圧Ｖ１が付与されたコレクタ電極１８は、放出された電子を引寄せるので、結果として、コレクタ電極１８の近傍に必要とされる量の電子が到達する。
【０１２８】
このようにコレクタ電極１８を制御することにより、少なくとも電圧減少開始時点から電子蓄積完了時点までの間、コレクタ電圧が第２所定電圧（本例では、グランドの電位である０Ｖ）となるか、又は、コレクタ電極がフローティング状態に維持される。
【０１２９】
従って、電子蓄積時にエミッタ部１３を流れる大きな突入電流に起因すると考えられる電子の不要な放出がより確実に回避され得る。更に、負側の分極反転が完了後に生じる「素子端電圧Ｖkaの大きな電圧変化率」に起因すると考えられる電子の不要な放出もより確実に回避され得る。
【０１３０】
なお、コレクタ電極オン時点は、以下に述べるように設定されることもできる。
（ａ）コレクタ電極オン時点を、「ダイオード３２に順方向電流が流れはじめる時点」とする。
【０１３１】
これにより、電子蓄積期間での不要な電子放出を回避することができる。更に、電子を放出している期間全体に渡りコレクタ電極１８に第１コレクタ電圧が付与されるので、正規に放出される電子をコレクタ電極１８の近傍に導くことができる。
【０１３２】
（ｂ）コレクタ電極オン時点を、「正側分極反転に伴う突入電流がピークとなる時点の直後の時点」から「正側分極反転完了時点」までの期間内の所定時点に設定する。
【０１３３】
これにより、電子蓄積期間での不要な電子放出と、正側分極反転時における大きな突入電流による不要な電子放出とを回避することができる。更に、正側分極反転完了時点以降においてはコレクタ電極に第１コレクタ電圧が付与される。従って、正側分極反転完了時点以降において正規に放出される電子をコレクタ電極側に導くことができる。
【０１３４】
（ｃ）コレクタ電極オン時点を、「正側分極反転完了時点」から「電子放出が実質的に完了する時点」までの期間内の所定時点に設定する。
【０１３５】
これにより、電子蓄積期間での不要な電子放出を回避することができる。更に、正側分極反転が完了するまでの突入電流等による不要な電子放出を回避することができる。加えて、電子放出完了時点より前の時点にてコレクタ電極に第１コレクタ電圧が付与される。従って、正規に放出される電子をコレクタ電極側に導くことができる。また、実質的に予定された電子放出期間内においてのみコレクタ電極に第１コレクタ電圧が付与されるので、過大な電子の放出を適切に抑制することができる。
【０１３６】
（ｄ）コレクタ電極オン時点を、「正側分極反転完了時点」から「エミッタ部からコレクタ電極に到達する単位時間あたりの電子の量（コレクタ電極に流れる電流）が最大となる時点」までの期間内の所定時点に設定する。
【０１３７】
これにより、電子蓄積期間での不要な電子放出を回避することができる。更に、正側分極反転が完了するまでの突入電流等による不要な電子放出を回避することができる。加えて、コレクタ電極に流れる電流が最大となる時点以降においてはコレクタ電極に第１コレクタ電圧が付与される。この結果、正規に放出される電子のみをより確実にコレクタ電極側に導くことができる。換言すると、電子の過度の放出を回避しつつ、必要とされる電子放出量を確保することが可能となる。
【０１３８】
（ｅ）コレクタ電極オン時点を、「実際の素子端電圧Ｖkaが所定閾値電圧Ｖｔｈに到達した時点」に設定する。この場合、所定閾値電圧Ｖｔｈを、コレクタ電極オン時点が正側分極反転完了時点からコレクタに流れる電流が最大となる時点までの期間内の所定時点となるように選択しておくことが好ましい。
【０１３９】
これにより、電子蓄積期間での不要な電子放出を回避することができる。更に、駆動電圧Ｖinが増大を開始するときの突入電流等による不要な電子放出を回避することができる。また、素子端電圧Ｖkaの変化の仕方は画像（放出するべき電子の量）に応じて変化するので、素子電圧が所定閾値電圧Ｖｔｈに到達した時点をコレクタ電極オン時点とすれば、素子端電圧Ｖkaの変化の仕方に拘わらず常に適切なタイミング（不要な電子放出を抑制しつつ正規に放出された電子をできるだけ多くコレクタ電極に導くタイミング）にてコレクタ電極をオンとすることができる。
【０１４０】
＜第２実施形態＞
次に、本発明の第２実施形態に係る電子放出装置について図２４及び図２５を参照しながら説明する。この電子放出装置は、第１実施形態に係る電子放出装置の電源３０を電源７０に置換した点にのみにおいて、第１実施形態の電子放出装置と相違する。従って、以下、かかる相違点を中心として説明する。
【０１４１】
電源７０も電源３０と同様に、商用電源ＣＶ（ＡＣ１００Ｖ）を変圧器７１により変圧（電圧変換）することにより、互いに同期した第１電源電圧Ｖin１及び第２電源電圧Ｖin２を生成し、ＭＯＳＦＥＴからなるスイッチング素子ＳＷを切換制御して、第１電源電圧Ｖin１又は第２電源電圧Ｖin２を電子放出素子１０及び保護抵抗２０を含む電子放出部ＥＰに印加する。
【０１４２】
但し、電源７０においては、電子放出素子１０の上部電極１４（電子放出部ＥＰの上部電極１４側）が二次巻線３１ｂの基準位置となる端子Ｔ３（従って、基準接続線である接続線Ｌ３）に接続されている。
【０１４３】
より具体的に説明すると、電源７０は、図２４に示したように、変圧器（単一の変圧器）７１、ダイオード（整流素子）７２、第１抵抗７３、スイッチング素子ＳＷであるＰチャンネルのＭＯＳＦＥＴ（電界効果トランジスタ）７４、第２抵抗７５、第３抵抗（固定又は可変抵抗）７６及び第４抵抗７７を備えている。
【０１４４】
変圧器７１は、前述した変圧器３１と同じ変圧器であり、一次巻線３１ａと二次巻線３１ｂとを備えるとともに、前述した端子Ｔ１乃至端子Ｔ８を備えている。一次巻線３１ａの両端の端子Ｔ１，Ｔ２は、交流電源である商用電源（例えば、日本国内では、ＡＣ１００（Ｖ），６０Ｈｚ又は５０Ｈｚの電源）に接続されている。端子Ｔ１及び端子Ｔ２は、商用電源のＡＣ１００Ｖ（＋）及びＡＣ１００Ｖ（−）にそれぞれ接続されている。従って、各端子には、電源３０と同様な電圧信号ＡＣ２１０（Ｖ）等が発生する。
【０１４５】
この結果、図２４に示したように、二次巻線３１ｂの端子Ｔ４，Ｔ５，Ｔ６，Ｔ７及びＴ８には、端子Ｔ３を基準電圧として２８，３９，５０，１７５及び２１０（Ｖ）の交流電圧がそれぞれ発生する。なお、説明の便宜上、端子Ｔ８の位置は二次巻線３１ｂの第１の位置と称呼され、端子Ｔ６の位置は二次巻線３１ｂの第２の位置及び第３の位置と称呼され、端子Ｔ５の位置は二次巻線３１ｂの第４の位置とも称呼される。
【０１４６】
端子Ｔ８は、接続線Ｌ１によりダイオード７２のカソードＫと接続されている。ダイオード７２のアノードＡは、接続線Ｌ１に直列に挿入された第１抵抗７３を介して点Ｐ７１に接続されている。点Ｐ７１は電子放出素子１０の下部電極１２と接続されている。換言すると、点Ｐ７１は、電子放出部ＥＰの下部電極１２側に接続されている。
【０１４７】
端子Ｔ６は、接続線Ｌ７１によりＭＯＳＦＥＴ７４のソースＳと接続されている。ＭＯＳＦＥＴ７４のドレインＤは、接続線Ｌ７１に直列に挿入された第２抵抗７５を介して点Ｐ７１に接続されている。
【０１４８】
端子Ｔ５は、第４抵抗７７を介してＭＯＳＦＥＴ７４のゲートＧと接続されている。ＭＯＳＦＥＴ７４のソースＳと端子Ｔ６の間の点Ｐ７２は、第４抵抗７７とＭＯＳＦＥＴ７４のゲートＧとの間の点Ｐ７３に、第３抵抗７６を介して接続されている。従って、点Ｐ７３の電位は、端子Ｔ６の電位と端子Ｔ５の電位を、第３抵抗７６及び第４抵抗７７からなる分圧回路ＢＣにより分圧した電位となる。
【０１４９】
これにより、ＭＯＳＦＥＴ７４のゲートＧには、端子Ｔ６（二次巻線３１ｂの第３の位置）に現れる交流電圧ＡＣ５０（Ｖ）と端子Ｔ５（二次巻線３１ｂの第４の位置）に現れる交流電圧ＡＣ３９（Ｖ）との差の電圧に比例した電圧が印加される。ＭＯＳＦＥＴ７４においては、ゲートＧの電位がソースＳの電位に対して所定閾値電圧以上小さくなるとドレインＤとソースＳ間が導通する（「ＭＯＳＦＥＴ７４がオンする」とも云う。）。
【０１５０】
端子Ｔ３は、基準接続線である接続線Ｌ３により電子放出素子１０の上部電極１４（電子放出部ＥＰの上部電極１４側）に接続されている。
【０１５１】
次に、上記のように構成された電源７０の作動について図２４及び図２５を参照しながら説明する。なお、以下においても、電源電圧（駆動電圧Ｖin）は、基準接続線Ｌ３（端子Ｔ３の電位）を基準の電位としたときの点Ｐ７１の電位（電源電圧＝点Ｐ７１の電位−端子Ｔ３の電位）と定義する。また、図２５の（Ａ）において、実線の曲線ＣＬ１は電源電圧、一点鎖線の曲線ＣＬ３は端子Ｔ８に現れる大側の交流電圧ＡＣ２１０（Ｖ）、二点鎖線の曲線ＣＬ４は端子Ｔ６に現れる小側の交流電圧ＡＣ５０（Ｖ）をそれぞれ示している。更に、図２５の（Ｂ）の曲線ＣＬ１０はＭＯＳＦＥＴ７４のゲート−ソース間電圧（ソースＳの電位を基準としたときのゲートＧの電位）を示し、図２５の（Ｃ）の曲線ＣＬ１１は放出電子電流を示している。
【０１５２】
先ず、図２５の時刻ｔ０においてエミッタ部１３の上部近傍に電子が蓄積されていない状態にあると仮定する。また、時刻ｔ０において、端子Ｔ８及び端子Ｔ６に現れているＡＣ２１０（Ｖ）及びＡＣ５０（Ｖ）は、ともに０（Ｖ）であると仮定する。ＡＣ２１０（Ｖ）及びＡＣ５０（Ｖ）は、時刻ｔ０以降において０（Ｖ）から正弦波状に徐々に増大する。
【０１５３】
一方、時刻ｔ０においては、図２５の（Ｂ）に示したように、ゲート−ソース間電圧も０（Ｖ）である。従って、ＭＯＳＦＥＴ７４はオフ（非導通、遮断状態）にある。ゲート−ソース間電圧は、時刻ｔ０降、次第に正弦波状に減少する。このため、時刻ｔ１になると、ゲート−ソース間電圧の絶対値がＭＯＳＦＥＴ７４の負の閾値電圧の絶対値より大きくなる。この結果、ＭＯＳＦＥＴ７４がオン（導通、電流の通過を許容する状態）となる。
【０１５４】
このとき、ＡＣ５０（Ｖ）が現れる端子Ｔ６の電位は正の電位となっている。一方、電子放出部ＥＰの下部電極１２側の電位は後述するように負の電位である。従って、電流Ｉ７２が、端子Ｔ６からＭＯＳＦＥＴ７４（ＭＯＳＦＥＴ７４のソースＳ−ドレインＤ間）を通過して電子放出部ＥＰの下部電極１２側へと流れる。これにより、電子放出部ＥＰの下部電極１２側である点Ｐ７１には、端子Ｔ６の電位（端子Ｔ６に現れている交流電圧であるＡＣ５０（Ｖ）の電圧）が付与される。換言すると、時刻ｔ１以降、電子放出部ＥＰにＡＣ５０（Ｖ）が印加されるから、電源電圧はＡＣ５０（Ｖ）に沿って正弦波状に変化することになる。
【０１５５】
時刻ｔ１からＡＣ５０（Ｖ）が正側のピークとなる時刻ｔ２までの間、ＡＣ５０（Ｖ）は正弦波状に増大して行く。これにより、電子放出部ＥＰの下部電極側１２には絶対値が次第に大きくなる正の電圧が印加される。換言すると、電子放出部ＥＰの下部電極１２に対する上部電極１４側の電位は、絶対値が次第に大きくなる負の電位となる。この結果、時刻ｔ１以降において前述した負側分極反転が発生し、電子がエミッタ部１３に蓄積される。
【０１５６】
かかるエミッタ部１３への電子の蓄積は、時刻２までに実質的に完了する。従って、電源７０は、エミッタ部１３に電子を蓄積していない状態にあるときから少なくとも同エミッタ部１３に電子を蓄積するまでの期間、下部電極１２の電位が上部電極１４の電位よりも高くなるように正弦波状に絶対値が増大する第２電源電圧を電源電圧として発生し、その電源電圧を電子放出部ＥＰに印加する。
【０１５７】
時刻ｔ２を過ぎると、ＡＣ５０（Ｖ）は正弦波状に次第に減少する。このとき、端子Ｔ６の電位は、点Ｐ７１の電位（電子放出部ＥＰの下部電極１２側の電位）より低くなる。これにより、ＭＯＳＦＥＴ７４の寄生ダイオードを介して電流は電子放出部ＥＰの下部電極１２側から端子Ｔ６に向かって流れ続ける。その結果、電子放出部ＥＰに印加されている電源電圧（即ち、第２電源電圧ＡＣ５０Ｖ）は減少する。なお、ＭＯＳＦＥＴ７４の寄生ダイオードによるドレインＤからソースＳへ向かう電流を阻止するために、ＭＯＳＦＥＴ７４と第２抵抗７５との間の接続線Ｌ１に、ＭＯＳＦＥＴ７４から第２抵抗７５へ向かう方向を順バイアス方向とするダイオードを直列に挿入してもよい。
【０１５８】
その後、時刻ｔ３になると、図２５の（Ｂ）に示したように、ゲート−ソース間電圧の絶対値がＭＯＳＦＥＴ７４の負の閾値電圧の絶対値より小さくなる。この結果、ＭＯＳＦＥＴ７４がオフ（非導通、電流の通過を許容しない状態）となる。ただし、この場合も、ＭＯＳＦＥＴ７４の寄生ダイオードにより、ドレインＤからソースＳへ向かう電流が流れる。
【０１５９】
次いで、時刻ｔ４になると、商用電源が発生する電圧を変圧することにより生成された電圧（ＡＣ２１０（Ｖ）及びＡＣ５０（Ｖ）等）が正の電圧から負の電圧へと変化する。そして時刻ｔ４を過ぎると、ＡＣ２１０（Ｖ）が現れる端子Ｔ８の電位は負の電位となる。一方、電子放出部ＥＰの下部電極１２側の電位は時刻ｔ４において０である。従って、時刻ｔ４以降、ダイオード７２は順方向にバイアスされるので、順方向電流Ｉ７１の通過を許容する。
【０１６０】
これにより、電子放出部ＥＰの下部電極１２側である点Ｐ７１には、端子Ｔ８の電位（端子Ｔ８に現れている交流電圧であるＡＣ２１０（Ｖ）の電圧）が付与される。換言すると、時刻ｔ４以降、電子放出部ＥＰの下部電極側１２には正弦波状に絶対値が次第に大きくなる負の電圧ＡＣ２１０（Ｖ）が印加される。従って、電子放出部ＥＰの下部電極１２に対する上部電極１４側の電位は、絶対値が次第に大きくなる正の電位となる。この結果、エミッタ部１３に正側分極反転が発生し、これにより、エミッタ部１３の上部近傍に蓄積されていた電子が上部電極１４の微細貫通孔１４ａを通して上方に放出される。
【０１６１】
時刻ｔ４から更に時間が経過して時刻ｔ５になると、図２５の（Ｃ）の曲線ＣＬ５により示した放出電子電流は最大となる。換言すると、電源７０は、電子放出素子１０がエミッタ部１３に電子を蓄積した状態にあるとき（時刻ｔ４）から少なくとも同エミッタ部１３に蓄積した電子が微細貫通孔１４ａを通して放出させられる単位時間あたりの量である電子放出量が最大となる時点（時刻ｔ５）までの期間、上部電極１４の電位が下部電極１２の電位よりも高くなるように正弦波状に絶対値が変化する第１電源電圧を電源電圧として発生し、その第１電源電圧を電子放出部ＥＰに印加する。
【０１６２】
時刻ｔ５から時間が経過して時刻ｔ６になると、ＡＣ２１０（Ｖ）は負側のピークとなる。従って、時刻ｔ６以降においては、点Ｐ７１の電位（電子放出部ＥＰの下部電極１２側の電位）が端子Ｔ８の電位より低くなる。従って、ダイオード７２は逆方向にバイアスされ、非導通（遮断）状態となる。この結果、電源電圧は、ＡＣ２１０（Ｖ）とともに変化せず、その時点の値に実質的に維持される。なお、時刻ｔ６を僅かに過ぎた時点までに、エミッタ部１３の上部近傍に蓄積されていた電子は実質的に総て放出される。
【０１６３】
そして、商用電源が発生する電圧を変圧することにより生成された電圧（ＡＣ２１０（Ｖ）及びＡＣ５０（Ｖ）等）が負の電圧から正の電圧へと変化する時刻ｔ７を過ぎ、時刻ｔ８になると、図２５の（Ｂ）に示したように、ゲート−ソース間電圧の絶対値がＭＯＳＦＥＴ７４の負の閾値電圧の絶対値より大きくなる。この結果、ＭＯＳＦＥＴ７４が再びオンとなる。
【０１６４】
このとき、ＡＣ５０（Ｖ）が現れる端子Ｔ６の電位は正の電位となっている。一方、電子放出部ＥＰの下部電極１２側の電位は負の電位（ＡＣ２１０Ｖのピークの値である「約−３００（Ｖ）」である。従って、電流Ｉ７２が、端子Ｔ６からＭＯＳＦＥＴ７４を通過して電子放出部ＥＰの下部電極１２側へと流れる。これにより、電子放出部ＥＰの下部電極１２側である点Ｐ７１には、端子Ｔ６の電位（端子Ｔ６に現れている交流電圧であるＡＣ５０（Ｖ）の電圧）が付与される。その後、前述した時刻ｔ１以降の動作が繰り返される。
【０１６５】
このように、第２実施形態に係る電子放出装置の電源７０も、電子放出素子１０がエミッタ部１３に電子を蓄積した状態にあるときから少なくとも同エミッタ部１３に蓄積した電子が前記微細貫通孔１４ａを通して放出させられるときの単位時間あたりの電子放出量が最大となるまでの期間（時刻ｔ４〜ｔ５）、上部電極１４の電位が下部電極１２の電位よりも高くなるように正弦波状に絶対値が変化する第１電源電圧Ｖin１であるＡＣ２１０（Ｖ）を前記電源電圧Ｖinとして発生する。
【０１６６】
加えて、電源７０は、電子放出素子１０がエミッタ部１３に電子を蓄積していない状態にあるときから少なくとも同エミッタ部１３に電子を蓄積するまでの期間（時刻ｔ１〜ｔ２乃至ｔ４）、下部電極１２の電位が上部電極１４の電位よりも高くなるように正弦波状に絶対値が増大する第２電源電圧Ｖin２であるＡＣ５０（Ｖ）を電源電圧Ｖinとして発生する。従って、第１実施形態の電源３０と同様な効果を奏することができる。
【０１６７】
また、電源７０は、第１電源電圧及び第２電源電圧の前記電子放出部への印加状態を切り換えるスイッチング素子ＳＷ（ＭＯＳＦＥＴ７４）を備えている。これにより、電源７０の構成が簡素化される。
【０１６８】
更に、電源７０は、正弦波状に変化する交流電圧を発生する単一の交流電源（商用電源）を使用し、その交流電源が発生する交流電圧を電圧変換することにより第１電源電圧となる電圧ＡＣ２１０（Ｖ）及び第２電源電圧となる電圧ＡＣ５０（Ｖ）を生成する変圧器７１を備えている。
【０１６９】
従って、交流電源を一つだけ用意することにより、振幅が互いに相違し且つ正弦波状に変化する前記第１電源電圧及び前記第２電源電圧を簡単に生成することができる。また、商用電源を電子放出素子の電源として使用することも可能となる。
【０１７０】
更に、具体的述べると、電源７０は、以下の特徴を有している。
（１）電源７０は、正弦波状に変化する交流電圧を発生する単一の交流電源である商用電源を使用する。
（２）電源７０は、一次巻線３１ａ及び二次巻線３１ｂを有するとともに、前記単一の交流電源が発生する正弦波状に変化する交流電圧を同一次側巻線３１ａに印加し、同二次巻線の基準位置（端子Ｔ３）と同二次巻線３１ｂの第１の位置（端子Ｔ８）との電位差を前記第１電源電圧を生成するための電圧ＡＣ２１０（Ｖ）として取り出すとともに、同二次巻線３１ｂの基準位置（端子Ｔ３）と同二次巻線３１ｂの第２の位置（端子Ｔ６）との電位差を前記第２電源電圧を生成するための電圧ＡＣ５０（Ｖ）として取り出す単一の変圧器７１を備える。
【０１７１】
（３）電源７０は、電子放出部ＥＰの両端のうちの上部電極１４側を二次巻線３１ｂの基準位置（端子Ｔ３）に接続する基準接続線Ｌ３と、電子放出部ＥＰの両端のうちの下部電極１２側を二次巻線３１ｂの第１の位置（端子Ｔ８）と接続する第１接続線Ｌ１と、第１接続線Ｌ１に直列に介装され二次巻線３１ｂの第１の位置（端子Ｔ８）の電位が電子放出部ＥＰの両端のうちの下部電極１２側の電位より低いとき順方向にバイアスされる整流素子７２と、を備える。
【０１７２】
（４）電源７０は、電子放出部ＥＰの両端のうちの下部電極１２側を二次巻線３１ｂの第２の位置（端子Ｔ６）と接続する第２接続線Ｌ７１と、第２接続線Ｌ７１に直列に介装されるとともに電流の通過を遮断している状態にある場合に切換制御信号が入力されることにより電流の通過を許容する状態となるスイッチング素子であるＭＯＳＦＥＴ７４と、を備える。
【０１７３】
これらの特徴により、電源７０は、単一の交流電源（例えば、商用電源）と、単一の変圧器３１と、一つの整流素子７２と、一つのスイッチング素子７４と、により、第１電源電圧ＡＣ２１０（Ｖ）及び第２電源電圧ＡＣ５０（Ｖ）を生成し且つこれらの電圧をスイッチング素子７４により選択的且つ所望のタイミングにて電子放出部ＥＰに印加することができる。
【０１７４】
また、スイッチング素子であるＭＯＳＦＥＴ７４の切換制御信号（ＭＯＳＦＥＴのソースＳ−ゲートＧ間に印加する電圧）を、単一の交流電源（商用電源）が発生する交流電圧ＡＣ１００（Ｖ）に基づいて発生しているから、切換制御信号を生成するための電源が不要である。
【０１７５】
更に、電源７０は、前記切換制御信号を、前記単一の交流電源が発生する交流電圧と同期した交流電圧（変圧器７１により変圧した交流電圧）を抵抗７６及び抵抗７７を含む分圧回路ＢＣにより分圧することによって形成している。従って、極めて単純な回路で切換制御信号を生成することができる。この結果、電源７０のコストを低減することができる。
【０１７６】
更に、電源７０は、単一の変圧器７１の二次巻線３１ｂの第３の位置（端子Ｔ６）に現れる電圧ＡＣ５０（Ｖ）と二次巻線３１ｂの第４の位置（端子Ｔ５）に現れる電圧ＡＣ３９（Ｖ）との差の電圧を、前記単一の交流電源が発生する交流電圧と同期した交流電圧として得ている。このため、余分な電源や変圧器等が不要となるので、より安価な電子放出装置を提供することができる。
【０１７７】
なお、この場合においても、分圧回路ＢＣが含む抵抗７６及び７７の少なくとも一つは、外部からの信号により抵抗値を変化するこができる可変抵抗であることが望ましい。これによれば、可変抵抗の抵抗値を変更することにより、第１電源電圧と第２電源電圧との切換タイミングを簡単な構成で制御することができる。
【０１７８】
＜第３実施形態＞
次に、本発明の第３実施形態に係る電子放出装置について図２６を参照しながら説明する。この電子放出装置は、第１実施形態に係る電子放出装置のコレクタ電極１８及び蛍光体１９をコレクタ電極１８’及び蛍光体１９’に置換した点のみにおいて第１実施形態の電子放出装置と相違している。従って、以下、この相違点を中心として説明する。
【０１７９】
第３実施形態に係る電子放出装置においては、透明板１７の裏面（上部電極１４と対向する面）に蛍光体１９’が形成され、蛍光体１９’を覆うようにコレクタ電極１８’が形成されている。コレクタ電極１８’は、エミッタ部１３から上部電極１４の微細貫通孔１４ａを通して放出された電子が貫通できる程度の厚さを有するように形成されている。この場合、コレクタ電極１８’の厚さは１００ｎｍ以下であることが望ましい。コレクタ電極１８’の厚さは、放出された電子の運動エネルギーが大きいほど大きくすることができる。
【０１８０】
係る構成は、ＣＲＴ等に採用される構成である。コレクタ電極１８’はメタルバックとして機能する。エミッタ部１３から上部電極１４の微細貫通孔１４ａを通して放出された電子はコレクタ電極１８’を貫通して蛍光体１９’に進入し、蛍光体１９’を励起し、発光を生ぜしめる。この電子放出装置は、以下の効果を奏することができる。
【０１８１】
（ａ）蛍光体１９’が導電性でない場合、蛍光体１９’が帯電（負に帯電）することを回避することができる。この結果、電子を加速させる電界を維持することができる。
（ｂ）コレクタ電極１８’により蛍光体１９’が発生した光が反射されるので、その光を効率よく透明板１７側（発光面側）に放出させることができる。
（ｃ）蛍光体１９’への過度の電子の衝突を防ぐことができるので、蛍光体１９’の劣化や蛍光体１９’からガスが発生することを回避することができる。
【０１８２】
＜各構成部材の材料例及び製法例＞
次に、上記各電子放出素子の構成部材の材料及び製法例について説明する。
【０１８３】
（下部電極１２）
下部電極には、上述したように導電性を有する物質が使用される。以下、下部電極に好適な物質を列挙する。
【０１８４】
（１）高温酸化雰囲気に対して耐性を有する導体（例えば、金属単体又は合金）
例）白金、イリジウム、パラジウム、ロジウム、モリブデン等の高融点貴金属
例）銀−パラジウム、銀−白金、白金−パラジウム等の合金を主成分とするもの
（２）高温酸化雰囲気に対して耐性を有する絶縁性セラミックスと金属単体との混合物
例）白金とセラミック材料とのサーメット材料
（３）高温酸化雰囲気に対して耐性を有する絶縁性セラミックスと合金との混合物
（４）カーボン系、又は、グラファイト系の材料
【０１８５】
これらのうち、白金のみ又は白金系の合金を主成分とする材料が非常に好ましい。なお、電極材料中にセラミック材料を添加する場合、その添加されるセラミック材料の割合は５〜３０体積％程度が好適である。また、後述する上部電極１４の材料と同様な材料を用いてもよい。下部電極は、厚膜形成法により形成されることが好適である。下部電極の厚さは、好ましくは２０μｍ以下であり、更に好ましくは５μｍ以下である。
【０１８６】
（エミッタ部１３）
エミッタ部を構成する誘電体としては、上述したように比誘電率が比較的高い（例えば、比誘電率が１０００以上）の誘電体を採用することができる。以下、エミッタ部に好適な物質を列挙する。
【０１８７】
（１）チタン酸バリウム、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等
（２）上記（１）に記載の物質のうちの任意の物質を組み合わせたものを含有するセラミックス
【０１８８】
（３）上記（２）に記載のセラミックスに、更に、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル及びマンガン等の酸化物を添加したもの、上記（２）に記載のセラミックスにこれらの酸化物の任意の物質を組み合わせたものを添加したもの、又は、更に他の化合物を適切に添加したもの
（４）主成分が上記（１）に記載の物質を５０％以上有する物質
【０１８９】
なお、例えば、マグネシウムニオブ酸鉛（ＰＭＮ）とチタン酸鉛（ＰＴ）との２成分系ｎＰＭＮ−ｍＰＴ（ｎ，ｍをモル数比とする。）については、ＰＭＮのモル数比を大きくすることにより、キューリー点が低下し且つ室温での比誘電率を大きくすることができる。特に、ｎ＝０．８５〜１．０及びｍ＝１．０−ｎとしたｎＰＭＮ−ｍＰＴは、比誘電率が３０００以上となるので、エミッタ部の材料として非常に好ましい。例えば、ｎ＝０．９１及びｍ＝０．０９のｎＰＭＮ−ｍＰＴの室温における比誘電率は１５０００となり、ｎ＝０．９５及びｍ＝０．０５のｎＰＭＮ−ｍＰＴの室温における比誘電率は２００００となる。
【０１９０】
また、例えば、マグネシウムニオブ酸鉛（ＰＭＮ）、チタン酸鉛（ＰＴ）及びジルコン酸鉛（ＰＺ）の３成分系ＰＭＮ−ＰＴ−ＰＺについては、ＰＭＮのモル数比を大きくすることにより比誘電率を大きくすることができる。更に、この３成分系においては、正方晶と擬立方晶又は正方晶と菱面体晶のモルフォトロピック相境界（ＭＰＢ：Morphotropic Phase Boundary）付近の組成とすることにより、比誘電率を大きくすることができる。
【０１９１】
例えば、ＰＭＮ：ＰＴ：ＰＺ＝０．３７５：０．３７５：０．２５とすると比誘電率は５５００、ＰＭＮ：ＰＴ：ＰＺ＝０．５：０．３７５：０．１２５とすると比誘電率は４５００となり、このような組成のＰＭＮ−ＰＴ−ＰＺはエミッタ部の材料として特に好ましい。
【０１９２】
更に、絶縁性が確保できる範囲内でこれらの誘電体に白金のような金属を混入することにより、誘電率を向上させることが好ましい。この場合、例えば、誘電体に白金を重量比で２０％混入させるとよい。
【０１９３】
エミッタ部には、更に、圧電／電歪層や反強誘電体層等を用いることができる。エミッタ部に圧電／電歪層を用いる場合、その圧電／電歪層として、例えば、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、チタン酸バリウム、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらのいずれかの組み合わせを含有するセラミックスを挙げることができる。
【０１９４】
当然、エミッタ部には、主成分が上記化合物を５０重量％以上含有するものを使用することができる。また、前記セラミックスのうち、ジルコン酸鉛を含有するセラミックスは、エミッタ部を構成する圧電／電歪層の構成材料として最も頻繁に使用される。
【０１９５】
また、圧電／電歪層をセラミックスにて構成する場合、前記セラミックスに、さらに、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、もしくはこれらのいずれかの組み合わせ、又は他の化合物を、適宜、添加したセラミックスを用いてもよい。また、前記セラミックスにＳｉＯ2、ＣｅＯ2、Ｐｂ5Ｇｅ3Ｏ11もしくはこれらのいずれかの組み合わせを添加したセラミックスを用いてもよい。具体的には、ＰＴ−ＰＺ−ＰＭＮ系圧電材料にＳｉＯ2を０．２ｗｔ％、もしくはＣｅＯ2を０．１ｗｔ％、もしくはＰｂ5Ｇｅ3Ｏ11を１〜２ｗｔ％添加した材料が好ましい。
【０１９６】
より具体的には、例えば、マグネシウムニオブ酸鉛とジルコン酸鉛及びチタン酸鉛とからなる成分を主成分とし、さらにランタンやストロンチウムを含有するセラミックスを用いることが好ましい。
【０１９７】
圧電／電歪層は、緻密であっても、多孔質であってもよい。多孔質の場合、その気孔率は４０％以下であることが好ましい。
【０１９８】
エミッタ部１３に反強誘電体層を用いる場合、その反強誘電体層としては、ジルコン酸鉛を主成分とするもの、ジルコン酸鉛とスズ酸鉛とからなる成分を主成分とするもの、更には、ジルコン酸鉛に酸化ランタンを添加したもの、ジルコン酸鉛とスズ酸鉛とからなる成分に対してジルコン酸鉛やニオブ酸鉛を添加したものが望ましい。
【０１９９】
反強誘電体層は、多孔質であってもよい。多孔質の場合、その気孔率は３０％以下であることが望ましい。
【０２００】
更に、タンタル酸ビスマス酸ストロンチウム（ＳｒＢｉ2Ｔａ2Ｏ9）は、分極反転疲労が小さいので、エミッタ部に適している。このような分極反転疲労が小さい材料は、層状強誘電体化合物で、（ＢｉＯ2）2+（Ａm-1ＢmＯ3m+1）2-という一般式で表される。ここで、金属Ａのイオンは、Ｃａ2+、Ｓｒ2+、Ｂａ2+、Ｐｂ2+、Ｂｉ3+、Ｌａ3+等であり、金属Ｂのイオンは、Ｔｉ4+、Ｔａ5+、Ｎｂ5+等である。更に、チタン酸バリウム系、ジルコン酸鉛系、ＰＺＴ系の圧電セラミックスに添加剤を加えて半導体化させることも可能である。この場合、エミッタ部１３内で不均一な電界分布をもたせられるので、電子放出に寄与する上部電極との界面近傍に電界を集中させることができる。
【０２０１】
また、圧電／電歪／反強誘電体セラミックスに、例えば鉛ホウケイ酸ガラス等のガラス成分や、他の低融点化合物（例えば酸化ビスマス等）を混ぜることによって、エミッタ部１３の焼成温度を下げることができる。
【０２０２】
また、エミッタ部を圧電／電歪／反強誘電体セラミックスで構成する場合、エミッタ部はシート状の成形体、シート状の積層体、又は、これらを他の支持用基板に積層又は接着したものから作成することができる。
【０２０３】
また、エミッタ部に非鉛系の材料を使用すること等により、エミッタ部を融点もしくは蒸散温度の高い材料により形成すれば、電子もしくはイオンの衝突に対し損傷しにくいエミッタ部が得られる。
【０２０４】
なお、エミッタ部は、スクリーン印刷法、ディッピング法、塗布法、電気泳動法、エアロゾルデポジション法、パウダージェットデボジション法等の各種厚膜形成法や、イオンビーム法、スパッタリング法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の各種薄膜形成法により形成することができる。特に、圧電／電歪材料を粉末化したものを、エミッタ部として形成し、これに低融点のガラスやゾル粒子を含浸させることにより、７００℃或いは６００℃以下といった低温で膜を形成することができる。
【０２０５】
（上部電極１４）
上部電極には焼成後に薄い膜が得られる有機金属ペースト（例えば、白金レジネートペースト等の材料）が使用される。また、上部電極の材料には、分極反転疲労を抑制する酸化物電極、或いは、分極反転疲労を抑制する酸化物電極を例えば白金レジネートペーストに混ぜた材料が好適である。分極反転疲労を抑制する酸化物電極としては、例えば、酸化ルテニウム（ＲｕＯ2）、酸化イリジウム（ＩｒＯ2）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ3）、Ｌａ1-xＳｒxＣｏＯ3（例えばｘ＝０．３や０．５）、Ｌａ1-xＣａxＭｎＯ3（例えばｘ＝０．２）、Ｌａ1-xＣａxＭｎ1-yＣｏyＯ3（例えばｘ＝０．２、ｙ＝０．０５）等を挙げることができる。
【０２０６】
また、上部電極に、鱗片状の物質（例えば黒鉛等）の集合体や、鱗片状の物質を含んだ導電性の物質の集合体を使用することが好適である。このような物質の集合体は、元来、鱗片と鱗片とが離間している部分を有しているので、焼成などの熱処理を経なくても、その部分を上部電極の上記微細貫通孔として使用することができる。更に、エミッタ部上に有機樹脂と金属薄膜とをこの順に層状に形成した後で焼成し、有機樹脂を燃焼させることにより金属薄膜に微細貫通孔を形成し、上部電極としてもよい。
【０２０７】
上部電極は、上記材料を用い、スクリーン印刷、スプレー、コーティング、ディッピング、塗布、電気泳動法等の各種の厚膜形成法や、スパッタリング法、イオンビーム法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の各種の薄膜形成法による通常の膜形成法により形成することができる。
【０２０８】
以上、説明したように、本発明の各実施形態に係る電子放出装置は、簡素な回路を有する電源３０又は電源７０を用いて、消費電力を低減し、或いは、不要な電子放出を回避することができる。
【０２０９】
更に、上記各電子放出装置は、不要な電子の放出が発生する可能性があるときにコレクタ電極をオフし、電子放出が必要な場合にコレクタ電極をオンとする。従って、この電子放出装置は、不要な電子放出を回避しながら、正規に放出された電子に十分なエネルギーを付与することができ、良好な画像を提供し得るディスプレイとなっている。また、仮に上部電極１４とコレクタ電極１８間がプラズマ状態となったとしても、コレクタ電極１８を間欠的にオフとするので、プラズマ状態を消滅させることができる。この結果、プラズマ状態が継続してしまうことによる大発光の連続的発生を回避することができる。
【０２１０】
また、集束電極を採用することにより、電子が上部電極から実質的に直上方向に放出されるから、上部電極とコレクタ電極との距離を大きくすることができる。この結果、上部電極とコレクタ電極との間の絶縁破壊を低減或いは回避することができる。更に、上部電極とコレクタ電極との間の絶縁破壊の可能性が低減するから、コレクタ電極１８をオンしている期間中においてコレクタ電極１８に付与する第１コレクタ電圧Ｖ１（Ｖｃ）を大きくすることができる。この結果、蛍光体に到達する電子に大きなエネルギーを付与することができるので、ディスプレイの輝度を向上することができる。
【０２１１】
なお、本発明は上記各実施形態に限定されることはなく、本発明の範囲内において種々の変形例を採用することができる。例えば、図２７に示したように、集束電極１６は、平面視において互いにＸ軸方向において隣接する上部電極１４の間のみだけでなく、Ｙ軸方向において互いに隣接する上部電極１４の間にも形成されていてもよい。
【０２１２】
これによれば、ある素子の上部電極１４から放出された電子はＸ軸方向において隣接する他の素子の上部電極１４の上方にある蛍光体に到達しない。従って、色純度を良好に維持することができる。更に、この例では、Ｙ軸方向において互いに隣接する二つの素子の各上部電極１４の間にも集束電極１６が形成されているので、ある上部電極１４から放出された電子はＹ軸方向において隣接する上部電極１４の上方にある蛍光体にも到達しない。この結果、画像パターンがにじむことを回避することができる。
【０２１３】
更に、図２８に示したように、電子放出装置は一つの略正方形の画素ＰＸ内に４つの素子（従って、４つの上部電極１４である第１上部電極１４−１，第２上部電極１４−２，第３上部電極１４−３，第４上部電極１４−４）と、集束電極１６とを備えていてもよい。この場合、例えば、第１上部電極１４−１の直上には図示しない緑色蛍光体が配設され、第２上部電極１４−２及び第４上部電極１４−４の直上には図示しない赤色蛍光体が配設され、第３上部電極１４−３の直上には図示しない青色蛍光体が配設される。集束電極１６は、各上部電極１４を取り囲むように各上部電極１４の周囲に形成されている。これによれば、ある素子の上部電極１４から放出された電子はその上部電極１４の直上に配置された蛍光体のみに到達するから、色純度を良好に維持するとともに画像パターンのにじみを回避することができる。
【０２１４】
更に、図２９及び図３０に示したように、本発明よる他の電子放出装置７０は、下部電極７２、エミッタ部７３及び上部電極７４を備えてなる完全に独立した素子を基板１１上に配列し、各素子の間を絶縁体７５で満たし、且つ、その絶縁体７５の上面であってＸ軸方向において互いに隣接する素子の各上部電極７４の間に集束電極７６を形成した構造を備えるものであってもよい。
【０２１５】
このように構成された電子放出装置７０は、各素子から独立したタイミングにて或いは同時に電子を放出することができる。従って、各素子の上部電極７４の上部に独立したコレクタ電極を設けておき、コレクタ電圧付与回路は、各コレクタ電極に対応する素子の状態に応じて同各コレクタ電極をオン又はオフとするように構成されてもよい。
【０２１６】
また、上述した集束電極１６（７６）に、時間経過とともに変化する電圧Ｖｓ（ｔ）を付与できるように構成してもよい。この場合、例えば、発光期間Ｔｈよりも電荷蓄積期間Ｔｄにおいて、大きさがより大きい負の電圧を集束電極１６に付与し、電荷蓄積期間Ｔｄにおける不要な電子放出をより確実に抑制してもよい。
【０２１７】
更に、電荷蓄積期間Ｔｄにおいて集束電極１６をフローティング状態に維持し、発光期間Ｔｈにおいて集束電極１６に所定の電位を付与してもよい。これによれば、集束電極１６と上部電極１４との間、或いは、集束電極１６と下部電極１２との間の容量結合によって生じる過渡的な電流の発生を回避できるので、無駄な電力消費を回避することができる。
【０２１８】
加えて、上記実施形態においては、電子放出を一斉に行うために、コレクタ電極１８（又は、コレクタ電極１８’。以下同じ。）へ放出された電子による電流（コレクタ電流）が一斉に流れるので、コレクタ電圧付与回路５０（コレクタ電極回路）に挿入されているコレクタ抵抗５１による電圧降下によってコレクタ電極１８の電位が低下する。このため、蛍光体１９（又は、蛍光体１９’、以下同じ。）に衝突する際の電子のエネルギーが低下し、輝度が低下することが生じる。この輝度の低下を防止するため、コレクタ抵抗５１の値を小さくすると、異常放電（電子の過度の放出）が発生したときのコレクタ電極１８、蛍光体１９或いは電子放出素子の損傷が大きくなる。
【０２１９】
そこで、電子放出装置が備える複数の電子放出素子の電子放出タイミングを電子放出素子間で異なるタイミングとすることにより、コレクタ電流のピーク値を抑えることが効果的である。これは、例えば、次に述べる手法により実現することができる。
【０２２０】
変圧器を二つ準備し、複数の電子放出素子を二つのグループに分け、それぞれのグループを別々の変圧器により駆動する（別々の変圧器に接続して電子放出動作を行わせる。）。より具体的には、この二つの変圧器の各一次巻線を互いに相違するように商用電源（単一の交流電源）に接続する。このとき、一つの変圧器については、図２１に示したように、端子Ｔ１にＡＣ１００Ｖ（−）を接続するとともに端子Ｔ２にＡＣ１００Ｖ（＋）を接続する。他の一つの変圧器については、端子Ｔ１にＡＣ１００Ｖ（＋）を接続するとともに端子Ｔ２にＡＣ１００Ｖ（−）を接続する。二次巻線と電子放出素子とは、両グループとも図２１に示したように接続する。
【０２２１】
このようにすると、電子は、それぞれのグループの素子から互いに電源電圧の周期の半分だけ異なるタイミングで放出させられる。従って、総ての素子から一斉に電子が放出される場合に比べ、コレクタ電流のピークを半減させることができる。その結果、輝度の確保と素子の保護とを両立することができる。
【０２２２】
また、基板１１は、酸化アルミニウムを主成分とする材料、酸化アルミニウム及び酸化ジルコニウムとの混合物を主成分とする材料、ソーダガラス、鉛ガラス、硼珪酸ガラス、或いは、石英ガラス等から構成されていてもよい。
【図面の簡単な説明】
【０２２３】
【図１】本発明の第１実施形態に係る電子放出装置の部分断面図である。
【図２】図１に示した電子放出装置を異なる平面にて切断した部分断面図である。
【図３】図１に示した電子放出装置の部分平面図である。
【図４】図１に示した電子放出装置の拡大部分断面図である。
【図５】図１に示した上部電極の拡大部分平面図である。
【図６】図１に示した電子放出素子の一つの状態を示した図である。
【図７】図１に示した電子放出素子の分極−素子端電圧特性（Ｑ−Ｖ特性）を示したグラフである。
【図８】図１に示した電子放出装置の作動原理を説明するためのタイムチャートである。
【図９】図１に示した電子放出素子の他の状態を示した図である。
【図１０】図１に示した電子放出素子の他の状態を示した図である。
【図１１】図１に示した電子放出素子の他の状態を示した図である。
【図１２】図１に示した電子放出素子の他の状態を示した図である。
【図１３】図１に示した電子放出素子の他の状態を示した図である。
【図１４】集束電極を備えない電子放出素子により放出された電子の様子を示した図である。
【図１５】図１に示した電子放出装置により放出された電子の様子を示した図である。
【図１６】従来の電子放出装置が正常な電子放出を行った場合の駆動電圧、素子電圧、素子電流及び光出力を示したタイムチャートである。
【図１７】従来の電子放出装置が不要（異常）な電子放出を行った場合の駆動電圧、素子電圧、素子電流及び光出力を示したタイムチャートである。
【図１８】従来の電子放出装置が不要（異常）な電子放出を行った場合の駆動電圧、素子電圧、素子電流及び光出力を示したタイムチャートである。
【図１９】従来の電子放出装置が不要（異常）な電子放出を行った場合の駆動電圧、素子電圧、素子電流及び光出力を示したタイムチャートである。
【図２０】図１に示した電源を概念的に示したブロック図である。
【図２１】図１及び図２０に示した電源の回路図である。
【図２２】図２１に示した電源の発生する電源電圧、電子放出素子の素子端電圧等を示したタイムチャートである。
【図２３】図２１に示したサイリスタのゲートに印加する電圧を作成する方法を説明するためのタイムチャートである。
【図２４】本発明の第２実施形態に係る電源の回路図である。
【図２５】図２４に示した電源の発生する電源電圧等を示したタイムチャートである。
【図２６】本発明の第３実施形態に係る電子放出装置の部分断面図である。
【図２７】本発明による電子放出装置の変形例の部分平面図である。
【図２８】本発明による電子放出装置の他の変形例の部分平面図である。
【図２９】本発明による電子放出装置の他の変形例の部分断面図である。
【図３０】図２９に示した電子放出装置の他の部分断面図である。
【図３１】集束電極を備えない電子放出装置の部分断面図である。
【図３２】本発明が適用されていない電子放出装置における駆動電圧（電源電圧）及び光出力を示したタイムチャートである。
【符号の説明】
【０２２４】
１０…電子放出素子、１１…基板、１２…下部電極、１３…エミッタ部、１３…エミッタ部、１４…各上部電極、１４ａ…貫通孔（微細貫通孔）、１４…上部電極、１５…絶縁層、１６…集束電極、１７…透明板、１８…コレクタ電極、１９…蛍光体、１９Ｂ…青色蛍光体、１９Ｒ…赤色蛍光体、１９Ｇ…緑色蛍光体、２０…保護抵抗、３０…電源、３１…変圧器、３１ａ…一次巻線、３１ｂ…二次巻線、３２…ダイオード（整流素子）、３４…サイリスタ（整流素子、スイッチング素子）、４０…集束電極電位付与回路、５０…コレクタ電圧付与回路、７０…電子放出装置、７２…下部電極、７３…エミッタ部、７４…上部電極、７５…絶縁体、７６…集束電極、ＥＰ…電子放出部。
【図１】
2006259676.tif 000003
【図２】
2006259676.tif 000004
【図３】
2006259676.tif 000005
【図４】
2006259676.tif 000006
【図５】
2006259676.tif 000007
【図６】
2006259676.tif 000008
【図７】
2006259676.tif 000009
【図８】
2006259676.tif 000010
【図９】
2006259676.tif 000011
【図１０】
2006259676.tif 000012
【図１１】
2006259676.tif 000013
【図１２】
2006259676.tif 000014
【図１３】
2006259676.tif 000015
【図１４】
2006259676.tif 000016
【図１５】
2006259676.tif 000017
【図１６】
2006259676.tif 000018
【図１７】
2006259676.tif 000019
【図１８】
2006259676.tif 000020
【図１９】
2006259676.tif 000021
【図２０】
2006259676.tif 000022
【図２１】
2006259676.tif 000023
【図２２】
2006259676.tif 000024
【図２３】
2006259676.tif 000025
【図２４】
2006259676.tif 000026
【図２５】
2006259676.tif 000027
【図２６】
2006259676.tif 000028
【図２７】
2006259676.tif 000029
【図２８】
2006259676.tif 000030
【図２９】
2006259676.tif 000031
【図３０】
2006259676.tif 000032
【図３１】
2006259676.tif 000033
【図３２】
2006259676.tif 000034