(57)【要約】【課題】  基板に内蔵された半導体ＩＣとこれに隣接する部材との密着性を高める。【解決手段】  樹脂層１１〜１３からなる多層基板１０と、多層基板１０の内部に埋め込まれた半導体ＩＣ１３０とを備え、半導体ＩＣ１３０の裏面の表面粗さ（Ｒａ）が１μｍ以上に設定されている。このように、本発明では半導体ＩＣ１３０の裏面が粗面化されていることから、半導体ＩＣ１３０とこれに接する部材との密着性が大幅に向上する。また、研磨により薄膜化された半導体ＩＣを用いれば、半導体ＩＣ内蔵基板全体の厚さを非常に薄くすることも可能となる。【選択図】          図１
2006019341.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１層の樹脂層を含む基板と、前記基板の内部に埋め込まれた半導体ＩＣとを備え、半導体ＩＣのランド電極が形成された主面と対向する裏面の表面粗さ（Ｒａ）が１μｍ以上であることを特徴とする半導体ＩＣ内蔵基板。
【請求項２】
前記半導体ＩＣの前記裏面は、前記基板の内部又は表面に形成された導電層と接していることを特徴とする請求項１に記載の半導体ＩＣ内蔵基板。
【請求項３】
少なくとも前記基板の一方又は他方の表面を覆う金属シールドをさらに備えることを特徴とする請求項１又は２に記載の半導体ＩＣ内蔵基板。
【請求項４】
前記金属シールドは、前記基板の側面をさらに覆っていることを特徴とする請求項３に記載の半導体ＩＣ内蔵基板。
【請求項５】
前記半導体ＩＣを取り囲むように配置され、前記グランドパターンと前記金属シールドとを接続する複数のスルーホール電極をさらに備え、前記複数のスルーホール電極の配列ピッチは、前記半導体ＩＣの動作周波数の逆数をλとした場合、λ／１６以下に設定されていることを特徴とする請求項３又は４に記載の半導体ＩＣ内蔵基板。
【請求項６】
前記複数のスルーホール電極の配列ピッチがλ／６４以下に設定されていることを特徴とする請求項５に記載の半導体ＩＣ内蔵基板。
【請求項７】
前記基板の前記一方又は他方の表面と前記金属シールドとの間に設けられた磁性体シートをさらに備えることを特徴とする請求項３乃至６のいずれか１項に記載の半導体ＩＣ内蔵基板。
【請求項８】
前記基板を構成する少なくとも１層の樹脂層には、磁性体粉末が混合されていることを特徴とする請求項１乃至７のいずれか１項に記載の半導体ＩＣ内蔵基板。
【請求項９】
前記磁性体粉末は、表面が絶縁体で覆われた金属磁性体を含んでいることを特徴とする請求項８に記載の半導体ＩＣ内蔵基板。
【請求項１０】
前記半導体ＩＣが研磨により薄膜化されていることを特徴とする請求項１乃至９のいずれか１項に記載の半導体ＩＣ内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体ＩＣ内蔵基板に関し、特に、半導体ＩＣとこれに隣接する部材との密着性が高められた半導体ＩＣ内蔵基板に関する。
【背景技術】
【０００２】
一般的な半導体ＩＣ搭載基板は、複数の樹脂層からなる多層基板の表面にベアチップ状態の半導体ＩＣが搭載された構造を有している。この場合、搭載される半導体ＩＣのランド電極と多層基板の内部配線パターンとの接続は、通常、ワイヤボンディングやフリップチップ接続により行われる。ワイヤボンディングを用いた場合、半導体ＩＣを搭載する領域とボンディングワイヤを接続する領域とを多層基板上の別平面とする必要があることから、実装面積が大きくなるという問題があり、一方、フリップチップ接続を用いた場合には、実装面積を小さくすることが可能であるものの、ランド電極と配線パターンとの機械的な接続強度を十分に確保するためには、ランド電極の表面に多層のアンダーバリアメタルを施す必要があるなど、工程が複雑になるという問題があった。
【０００３】
しかも、上述した２つの方法は、いずれも多層基板の表面に半導体ＩＣを搭載するものであることから、基板全体を薄くすることが困難であるという共通の問題を有する。これを解決する方法としては、特許文献１に記載されているように、多層基板の内部にベアチップ状態の半導体ＩＣを埋め込み、これにより半導体ＩＣ内蔵基板を構成する方法が考えられる。
【特許文献１】特開平９−３２１４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
多層基板の内部にベアチップ状態の半導体ＩＣを埋め込む方法としては、特許文献１に記載された方法など、種々の方法が考えられるが、埋め込まれた半導体ＩＣの界面に隙間が生じると、全体的な機械的強度が低下したり、隙間に残存するガスや水分によって腐食が生じるなど、半導体ＩＣ内蔵基板の信頼性を損なうおそれがある。このため、多層基板の内部にベアチップ状態の半導体ＩＣを埋め込む場合、半導体ＩＣとこれに隣接する部材との密着性を高めることが重要となる。この点は、多層基板の内部にベアチップ状態の半導体ＩＣを埋め込む場合に限らず、単層構造の基板の内部に埋め込む場合についても同様である。
【０００５】
したがって、本発明の目的は、半導体ＩＣとこれに隣接する部材との密着性を高めることが可能な半導体ＩＣ内蔵基板を提供することである。
【課題を解決するための手段】
【０００６】
本発明による半導体ＩＣ内蔵基板は、少なくとも１層の樹脂層を含む基板と、前記基板の内部に埋め込まれた半導体ＩＣとを備え、半導体ＩＣのランド電極が形成された主面と対向する裏面の表面粗さ（Ｒａ）が１μｍ以上であることを特徴とする。このように、本発明では半導体ＩＣの裏面が粗面化されていることから、半導体ＩＣとこれに接する部材との密着性が大幅に向上する。また、研磨により薄膜化された半導体ＩＣを用いれば、半導体ＩＣ内蔵基板全体の厚さを非常に薄くすることも可能となる。
【０００７】
半導体ＩＣの前記裏面は、基板の内部又は表面に形成された導電層と接していることが好ましい。これによれば、半導体ＩＣが発する熱が導電層を介して効率よく伝導することから、半導体ＩＣの発熱による信頼性の低下を効果的に防止することが可能となる。
【０００８】
本発明による半導体ＩＣ内蔵基板は、少なくとも基板の一方又は他方の表面を覆う金属シールドをさらに備えることが好ましい。これによれば、高いＥＭＣ特性を得ることが可能となる。金属シールドは、基板の側面をさらに覆っていることが好ましく、この場合、基板の側面もシールドされることから、よりいっそう高いＥＭＣ特性を得ることが可能となる。
【０００９】
本発明による半導体ＩＣ内蔵基板は、半導体ＩＣを取り囲むように配置され、グランドパターンと金属シールドとを接続する複数のスルーホール電極をさらに備え、複数のスルーホール電極の配列ピッチは、半導体ＩＣの動作周波数の逆数をλとした場合、λ／１６以下に設定されていることが好ましい。これによれば、側面方向に伝播する輻射ノイズの大部分を遮断することが可能となることから、基板の側面に対する何らの加工を施すことなく、高いＥＭＣ特性を得ることが可能となる。スルーホール電極の配列ピッチは、狭ければ狭いほどシールド効果が高まり、これをλ／６４以下に設定すれば、基板の側面に金属シールドを設けた場合と同等のシールド特性を得ることが可能となる。
【００１０】
本発明による半導体ＩＣ内蔵基板は、基板の一方又は他方の表面と金属シールドとの間に設けられた磁性体シートをさらに備えることが好ましい。これによれば、金属シールドでの輻射ノイズの反射が大幅に低減されることから、よりいっそう高いＥＭＣ特性を得ることが可能となる。
【００１１】
本発明において、基板を構成する少なくとも１層の樹脂層には、磁性体粉末が混合されていることが好ましい。この場合も、磁気特性が大幅に向上することから、よりいっそう高いＥＭＣ特性を得ることが可能となる。磁性体粉末は、表面が絶縁体で覆われた金属磁性体を含んでいることが好ましい。これによれば、高い磁気特性を得つつ樹脂層の絶縁性を確保することが可能となる。
【発明の効果】
【００１２】
このように、本発明では半導体ＩＣのが裏面が粗面化されていることから、半導体ＩＣとこれに接する部材との密着性が大幅に向上する。このため、半導体ＩＣとこれに接する部材との間に隙間が生じることがほとんどなくなることから、全体的な機械的強度が低下したり、隙間に残存するガスや水分によって腐食が生じるなどの不具合が生じにくくなり、高い信頼性を得ることが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１４】
図１は、本発明の好ましい実施の形態による半導体ＩＣ内蔵基板９０の構造を示す略断面図である。
【００１５】
図１に示すように、本実施形態による半導体ＩＣ内蔵基板９０は、積層された樹脂層１１〜１３からなる多層基板１０と、多層基板１０の内部に埋め込まれた半導体ＩＣ１３０と、内部配線パターン１５と、ポスト電極１６とを備えて構成されている。半導体ＩＣ１３０の各ランド電極（図１には示されていない）上には、スタッドバンプ１３２がそれぞれ形成されており、各ランド電極は対応するスタッドバンプ１３２を介して、内部配線パターン１５と電気的に接続されている。また、図１には示されていないが、最上層の樹脂層１３の表面にはコンデンサ等の受動部品が搭載され、樹脂層１３に設けられたビアホール（ＢＶＨ）を介して内部配線パターン１５に電気的に接続される。尚、樹脂層１１〜１３の材料としては、ビニルベンジル樹脂、エポキシ樹脂、ＢＴレジン、フェノール樹脂、ポリイミド樹脂などを選択することができる。
【００１６】
図２は、半導体ＩＣ１３０の構造を示す略斜視図である。
【００１７】
図２に示すように、半導体ＩＣ１３０はベアチップ状態の半導体ＩＣであり、その主面１３０ａには多数のランド電極１３１が備えられている。特に限定されるものではないが、本実施形態では半導体ＩＣ１３０の裏面１３０ｂは研磨されており、これにより半導体ＩＣ１３０の厚さｔ（主面１３０ａから裏面１３０ｂまでの距離）は、通常の半導体ＩＣに比べて非常に薄くされている。この場合、半導体ＩＣ１３０の厚さｔは、２００μｍ以下、例えば２０〜５０μｍ程度に設定することが好ましい。裏面１３０ｂの研磨は、ウエハの状態で多数の半導体ＩＣに対して一括して行い、その後、ダイシングにより個別の半導体ＩＣ１３０に分離することが好ましい。研磨により薄くする前にダイシングによって個別の半導体ＩＣ１３０に分離した場合には、熱硬化性樹脂等により半導体ＩＣ１３０の表面１３０ａを覆った状態で裏面１３０ｂを研磨すれば作業効率が良い。
【００１８】
半導体ＩＣ１３０の裏面１３０ｂは、その表面粗さ（Ｒａ）が１μｍ以上、好ましくは２μｍ以上に設定されている。尚、図面（図１等）では、裏面１３０ｂが粗面化されている様子を強調して表示してある。通常、半導体ＩＣの裏面は、薄膜化されている場合もされていない場合もほぼ鏡面であり、その表面粗さ（Ｒａ）は約０．５μｍ未満である。これに対し、半導体ＩＣ１３０の裏面１３０ｂの表面粗さ（Ｒａ）を１μｍ以上、好ましくは２μｍ以上とすれば、半導体ＩＣ１３０とその裏面１３０ｂに接する部材（本実施形態では樹脂層１２）との密着性が大幅に向上する。半導体ＩＣ１３０の裏面１３０ｂの表面粗さ（Ｒａ）を１μｍ以上とするためには、ブラストによる粗面化、バフ研磨による粗面化、薬品処理による粗面化などを行えばよい。
【００１９】
また、各ランド電極１３１には、スタッドバンプ１３２が形成されている。スタッドバンプ１３２の大きさについては、電極ピッチに応じて適宜設定すればよく、例えば、電極ピッチが約１００μｍである場合には、径を３０〜５０μｍ程度、高さを４０〜８０μｍ程度に設定すればよい。スタッドバンプ１３２の形成は、ダイシングにより個別の半導体ＩＣ１３０に分離した後、ワイヤボンダーを用いて各ランド電極１３１にこれらを形成することにより行うことができる。スタッドバンプ１３２の材料としては、特に限定されるものではないが銅（Ｃｕ）を用いることが好ましい。スタッドバンプ１３２の材料として銅（Ｃｕ）を用いれば、金（Ａｕ）を用いた場合と比べ、ランド電極１３１に対して高い接合強度を得ることが可能となり、信頼性が高められる。
【００２０】
このように、本実施形態による半導体ＩＣ内蔵基板９０は、半導体ＩＣ１３０の裏面１３０ｂの表面粗さ（Ｒａ）が１μｍ以上であることから、半導体ＩＣ１３０と樹脂層１２との密着性が大幅に向上する。このため、半導体ＩＣ１３０と樹脂層１２との間に隙間が生じることがほとんどなくなることから、全体的な機械的強度が低下したり、隙間に残存するガスや水分によって腐食が生じるなどの不具合が生じにくくなり、高い信頼性を得ることが可能となる。かかる効果は、半導体ＩＣ１３０の裏面１３０ｂの表面粗さ（Ｒａ）を２μｍ以上とすることにより、いっそう顕著となる。
【００２１】
以上説明したように、本実施形態によれば、半導体ＩＣ１３０の裏面１３０ｂが樹脂層１２と強固に密着することから、半導体ＩＣ内蔵基板の信頼性を高めることが可能となる。
【００２２】
以下、本発明の好ましい他の実施形態について説明する。
【００２３】
図３は、本発明の好ましい他の実施形態による半導体ＩＣ内蔵基板１００の構造を示す略断面図である。
【００２４】
図３に示すように、本実施形態による半導体ＩＣ内蔵基板１００は、積層された樹脂層１１１，１１２からなる多層基板１１０と、多層基板１１０の一方の表面１１０ａ側に設けられた信号端子電極１２１及びグランド端子電極１２２と、多層基板１１０の内部に埋め込まれた半導体ＩＣ１３０とを備えて構成されている。本実施形態においても、半導体ＩＣ１３０の裏面１３０ｂの表面粗さ（Ｒａ）は、１μｍ以上、好ましくは２μｍ以上に設定されている。実使用時においては、図示しないマザーボードの実装面と多層基板１１０の一方の表面１１０ａとが対向するよう、半導体ＩＣ内蔵基板１００がマザーボードに搭載され、マザーボードの実装面に設けられた端子電極と、半導体ＩＣ内蔵基板１００に設けられた端子電極１２１，１２２とが電気的且つ機械的に接続される。
【００２５】
半導体ＩＣ１３０の各ランド電極（図３には示されていない）は、対応するスタッドバンプ１３２を介して、内部配線パターン１４１と電気的に接続されている。内部配線パターン１４１は、樹脂層１１１等を貫通して設けられたポスト電極１４３等を介し、最終的に信号端子電極１２１等に接続される。
【００２６】
また、多層基板１１０の一方の表面１１０ａには、グランドパターン１４２が形成されており、半導体ＩＣ１３０の裏面１３０ｂの全面がグランドパターン１４２と接している。グランドパターン１４２上には、複数のグランド端子電極１２２が設けられており、これら複数のグランド端子電極１２２は放熱性を高める役割をも果たす。本実施形態では、グランドパターン１４２は半導体ＩＣ１３０の裏面１３０ｂの全面を覆っているが、特に、多層基板１１０の一方の表面１１０ａのうち、少なくとも信号端子電極１２１が形成された領域を除くほぼ全面を覆っていることが好ましい。
【００２７】
さらに、多層基板１１０の他方の表面１１０ｂには、ほぼ全面に金属シールド１５１が設けられており、この金属シールド１５１は図示しないスルーホール電極を介してグランドパターン１４２と電気的に接続されている。金属シールド１５１は、無電解メッキ、電解メッキ、金属箔の貼り付け、蒸着、スパッタリング、印刷等により行うことができ、その材料としては、銅（Ｃｕ）を選択することが好ましい。
【００２８】
半導体ＩＣ１３０の種類としては特に限定されるものではないが、本実施形態では、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）のように動作周波数が非常に高いデジタルＩＣを選択することが可能である。この種の半導体ＩＣは高速スイッチングにより多量の熱を発生するが、本実施形態による半導体ＩＣ内蔵基板１００では、半導体ＩＣ１３０の裏面１３０ｂの全面がグランドパターン１４２に接しており、しかも、このグランドパターン１４２自体にグランド端子電極１２２が設けられていることから、半導体ＩＣ１３０が発する熱はグランド端子電極１２２を介して極めて効率よくマザーボードへと伝達する。しかも、半導体ＩＣ１３０の裏面１３０ｂの表面粗さ（Ｒａ）が１μｍ以上であることから、半導体ＩＣ１３０とグランドパターン１４２との密着性が高く、このため、非常に高い放熱性を得ることが可能となる。これにより、半導体ＩＣ１３０の発熱による信頼性の低下を効果的に防止することが可能となる。
【００２９】
しかも、ＣＰＵやＤＳＰのようなデジタルＩＣはノイズ源となりやすく、このため同じマザーボード上に搭載された他のＩＣを誤動作させたり、ノイズを増加させたりすることがあるが、本実施形態による半導体ＩＣ内蔵基板１００では、多層基板１１０の一方の表面１１０ａの大部分が電磁シールドとなるグランドパターン１４２によって覆われており、且つ、多層基板１１０の他方の表面１１０ｂのほぼ全面が金属シールド１５１によって覆われていることから、高いＥＭＣ（Electromagnetic Compatibility）特性を得ることが可能となる。このため、携帯電話機のように狭いスペースに多数のＩＣを高密度に実装する場合であっても、半導体ＩＣ１３０がノイズ源となりにくくなる。特に、近年の携帯電話機において採用されているＣＤＭＡ（Code Division Multiple Access）方式は、フェージングに強く、周波数の使用効率が高いものの、その性質上、使用する帯域が非常に広いことから他の半導体ＩＣからのノイズが重畳しやすく、しかも、一旦ノイズが重畳するとこれを除去することが非常に困難であることから、特にＣＤＭＡ方式の携帯電話機に用いる半導体ＩＣ内蔵基板には、非常に高いＥＭＣ特性が要求されることになる。この点を考慮すれば、本実施形態による半導体ＩＣ内蔵基板１００は、ＣＤＭＡ方式の携帯電話機用の半導体ＩＣ内蔵基板として非常に好適であると言える。
【００３０】
図４は、本発明の好ましい他の実施形態による半導体ＩＣ内蔵基板２００の構造を示す略断面図である。
【００３１】
図４に示すように、本実施形態による半導体ＩＣ内蔵基板２００は、多層基板１１０の側面に金属シールド１５２が設けられている点において上述した半導体ＩＣ内蔵基板１００と異なる。その他の点は、上述した半導体ＩＣ内蔵基板１００と同様であることから、同じ要素には同じ符号を付し、重複する説明は省略する。
【００３２】
本実施形態では、多層基板１１０の側面にも金属シールド１５２が設けられていることから、多層基板１１０の側面方向への輻射ノイズについても効果的に遮断され、より高いＥＭＣ特性を得ることが可能となる。側面の金属シールド１５２についても、無電解メッキ、電解メッキ、金属箔の貼り付け、蒸着、スパッタリング、印刷等により行うことができ、その材料としては、銅（Ｃｕ）を選択することが好ましい。
【００３３】
図５は、本発明の好ましいさらに他の実施形態による半導体ＩＣ内蔵基板３００の構造を示す略断面図であり、図６は、半導体ＩＣ内蔵基板３００の透視略平面図である。
【００３４】
図５及び図６に示すように、本実施形態による半導体ＩＣ内蔵基板３００は、半導体ＩＣ１３０を取り囲むように配置され、グランドパターン１４２と金属シールド１５１とを接続する複数のスルーホール電極１５３をさらに備えている点において上述した半導体ＩＣ内蔵基板１００と異なる。その他の点は、上述した半導体ＩＣ内蔵基板１００と同様であることから、同じ要素には同じ符号を付し、重複する説明は省略する。
【００３５】
本実施形態による半導体ＩＣ内蔵基板３００は、図４に示した半導体ＩＣ内蔵基板２００のように多層基板１１０の側面が金属シールド１５２によって覆われていないが、半導体ＩＣ１３０の動作周波数の逆数をλとした場合、これらスルーホール電極１５３の配列ピッチＰをλ／１６以下に設定することにより、側面方向に伝播する輻射ノイズの大部分を遮断することが可能となる。つまり、多層基板１１０の側面に対する何らの加工を施すことなく、高いＥＭＣ特性を得ることが可能となる。
【００３６】
スルーホール電極１５３の配列ピッチＰは、狭ければ狭いほどシールド効果が高まり、これをλ／６４以下に設定すれば、図４に示した半導体ＩＣ内蔵基板２００のように多層基板１１０の側面に金属シールド１５２を設けた場合と同等のシールド特性を得ることが可能となる。
【００３７】
尚、スルーホール電極１５３の配列ピッチＰは完全に一定である必要はなく、ある程度のばらつきが存在していても構わない。配列ピッチＰが一定でない場合には、配列ピッチＰの平均値をλ／１６以下、好ましくはλ／６４以下に設定すればよい。
【００３８】
図７は、本発明の好ましいさらに他の実施形態による半導体ＩＣ内蔵基板４００の構造を示す略断面図である。
【００３９】
図７に示すように、本実施形態による半導体ＩＣ内蔵基板４００は、多層基板１１０の他方の表面１１０ｂを構成する樹脂層１１２と金属シールド１５１との間に磁性体シート１５４が設けられている点において上述した半導体ＩＣ内蔵基板１００と異なる。その他の点は、上述した半導体ＩＣ内蔵基板１００と同様であることから、同じ要素には同じ符号を付し、重複する説明は省略する。
【００４０】
磁性体シート１５４は、フェライトや金属磁性体を含むシートであり、半導体ＩＣ１３０から見て金属シールド１５１よりも手前側に配置することによって、金属シールド１５１での輻射ノイズの反射を低減する役割を果たす。これにより、本実施形態ではよりいっそう高いＥＭＣ特性を得ることが可能となる。磁性体シート１５４はプレスによる圧着や塗布により形成することができるほか、金属シールド１５１と磁性体シート１５４を貼り合わせた複合シートを用意し、これを多層基板１１０の他方の表面１１０ｂに貼り付けることによっても形成することができる。
【００４１】
尚、多層基板１１０の側面にも金属シールド１５２を形成する場合には、図８に示すように、多層基板１１０の側面と金属シールド１５２との間にも磁性体シート１５４を介在させることが好ましい。これによれば、金属シールド１５２による輻射ノイズの反射についても低減することが可能となる。
【００４２】
また、磁性体シート１５４を設ける代わりに、樹脂層１１１，１１２の少なくとも１層に磁性体粉末を混合しても構わない。この場合も磁気特性が向上することから、金属シールド１５１，１５２による輻射ノイズの反射を低減することができる。樹脂層に混合する磁性体粉末としては、フェライト粉末や金属磁性体粉末を選択することができるが、高い磁気特性を得つつ絶縁性を確保するためには、磁性体粉末として、略断面図である図９に示すように表面が絶縁体１５５で覆われた金属磁性体１５６を用いることが非常に好ましい。
【００４３】
本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００４４】
例えば、上記各実施形態では、半導体ＩＣを埋め込む基板として多層基板を用いているが、本発明においてこれが多層構造であることは必須でなく、１層のみの樹脂層からなる単層構造の基板であっても構わない。但し、半導体ＩＣの埋め込みは多層基板において特に好適であることから、半導体ＩＣを埋め込む基板としては、複数の樹脂層からなる多層基板を用いることが好ましい。
【図面の簡単な説明】
【００４５】
【図１】本発明の好ましい実施の形態による半導体ＩＣ内蔵基板９０の構造を示す略断面図である。
【図２】半導体ＩＣ１３０の構造を示す略斜視図である。
【図３】本発明の好ましい他の実施形態による半導体ＩＣ内蔵基板１００の構造を示す略断面図である。
【図４】本発明の好ましいさらに他の実施形態による半導体ＩＣ内蔵基板２００の構造を示す略断面図である。
【図５】本発明の好ましいさらに他の実施形態による半導体ＩＣ内蔵基板３００の構造を示す略断面図である。
【図６】半導体ＩＣ内蔵基板３００の透視略平面図である。
【図７】本発明の好ましいさらに他の実施形態による半導体ＩＣ内蔵基板４００の構造を示す略断面図である。
【図８】半導体ＩＣ内蔵基板４００の変形例による構造を示す略断面図である。
【図９】表面が絶縁体１５５で覆われた金属磁性体１５６を示す略断面図である。
【符号の説明】
【００４６】
９０，１００，２００，３００，４００  半導体ＩＣ内蔵基板
１０，１１０      多層基板
１１０ａ    多層基板の一方の表面
１１０ｂ    多層基板の他方の表面
１１〜１３，１１１，１１２    樹脂層
１２１      信号端子電極
１２２      グランド端子電極
１３０      半導体ＩＣ
１３０ａ    半導体ＩＣの主面
１３０ｂ    半導体ＩＣの裏面
１３１      ランド電極
１３２      スタッドバンプ
１５，１４１      内部配線パターン
１４２      グランドパターン
１６，１４３      ポスト電極
１５１，１５２    金属シールド
１５３      スルーホール電極
１５４      磁性体シート
１５５      絶縁体
１５６      金属磁性体
【図１】
2006019341.tif 000003
【図２】
2006019341.tif 000004
【図３】
2006019341.tif 000005
【図４】
2006019341.tif 000006
【図５】
2006019341.tif 000007
【図６】
2006019341.tif 000008
【図７】
2006019341.tif 000009
【図８】
2006019341.tif 000010
【図９】
2006019341.tif 000011