(57)【要約】【課題】データ信号の電流値の基準となる電圧を安定的に生成する。【解決手段】データ線駆動回路２０は、各々がデータ線１０３に対応する複数の単位回路Ｕを有する。単位回路Ｕは基準電圧生成回路２１と電流出力回路２３とを有する。電流出力回路２３は、基準電圧線２５に印加される基準電圧Ｖref1に応じたデータ信号Ｘjをデータ線１０３に出力する。基準電圧生成回路２１は、ドレイン端子とゲート端子とが接続された補償用トランジスタＴaと、このゲート端子の電圧Ｖref0を保持するキャパシタＣ1と、補償用トランジスタＴaをオン状態とするオン電圧Ｖr1をそのゲート端子に対して複数回にわたって印加するスイッチング素子ＳＷとを有し、キャパシタＣ1が保持する電圧Ｖref0に対応する基準電圧Ｖref1を基準電圧線２５に印加する。【選択図】図３
2006293289.tif 000002
【特許請求の範囲】
【請求項１】
データ線に出力されるデータ信号に応じて各々の階調が制御される電気光学素子を備えた電気光学装置の駆動回路であって、
基準電流を生成する基準電流生成手段と、
前記基準電流生成手段が生成した基準電流の電流値に応じたデータ信号を階調データに基づいて生成して前記データ線に出力する信号出力手段と
を具備し、前記基準電流生成手段は、前記基準電流の電流値を所定値に設定するリフレッシュ動作を複数回にわたって実行する
ことを特徴とする電気光学装置の駆動回路。
【請求項２】
前記基準電流生成手段は、
第１端子に電圧が印加され第２端子とゲート端子とが電気的に接続された補償用トランジスタと、
前記補償用トランジスタのゲート端子の電圧を保持する容量部と、
前記補償用トランジスタをオン状態とするオン電圧を前記補償用トランジスタのゲート端子に印加する前記リフレッシュ動作を複数回にわたって実行する電圧印加手段と
を含み、前記容量部が保持する電圧に応じた前記基準電流を生成する
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記基準電流に対応する基準電圧を生成する変換手段を具備し、
前記基準電流生成手段は、前記容量部に保持される電圧がゲート端子に印加されることで前記基準電流を生成する電流生成用トランジスタを含み、
前記信号出力手段は、前記変換手段が生成した基準電圧に応じたデータ信号を階調データに基づいて生成して前記データ線に出力する
ことを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項４】
前記変換手段は、前記電流生成用トランジスタが生成する基準電流に応じたミラー電流を生成するカレントミラー回路と、前記カレントミラー回路が生成したミラー電流に対応した前記基準電圧を生成する手段とを含む
ことを特徴とする請求項３に記載の電気光学装置の駆動回路。
【請求項５】
前記補償用トランジスタのゲート端子の電圧と所定の電圧とを比較する比較手段を具備し、
前記電圧印加手段は、前記比較手段による比較の結果に応じたタイミングにて前記補償用トランジスタのゲート端子にオン電圧を印加する
ことを特徴とする請求項２から請求項４の何れか１項に記載の電気光学装置の駆動回路。
【請求項６】
前記所定の電圧は、前記補償用トランジスタの第１端子に印加される電圧と、この電圧に前記補償用トランジスタの閾値電圧を加算した電圧との間の電圧である
ことを特徴とする請求項５に記載の電気光学装置の駆動回路。
【請求項７】
前記基準電流生成手段は、
ゲート端子と第１端子と第２端子とを含む電流生成用トランジスタと、
前記電流生成用トランジスタのゲート端子の電圧を保持する容量部と
を含み、前記リフレッシュ動作は、
前記ゲート端子と前記第１端子とを電気的に接続した状態で前記第２端子に第１電圧を印加することによって、当該ゲート端子の電圧を前記第１電圧と前記電流生成用トランジスタの閾値電圧とに応じた電圧値に設定して前記容量部に保持させる補償動作と、
前記ゲート端子と前記第１端子とを電気的に切り離した状態で前記第１電圧とは相違する第２電圧を前記第２端子に印加することによって、前記補償動作で前記容量部に保持された電圧に応じた前記基準電流を前記第１端子と前記第２端子との間に発生させる生成動作と
を含むことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項８】
前記補償動作は、
第１期間において、前記ゲート端子と前記第１端子とを電気的に接続した状態で前記第２端子に前記第１電圧を印加するとともに前記ゲート端子に所定の電圧を印加する第１動作と、
前記第１期間に続く第２期間において、前記ゲート端子と前記第１端子との電気的な接続を維持したまま前記ゲート端子に対する前記所定の電圧の印加を停止することによって、当該ゲート端子の電圧を前記第１電圧と前記電流生成用トランジスタの閾値電圧とに応じた電圧値に設定して前記容量部に保持させる第２動作とを含み、
前記生成動作は、
前記第２期間に続く第３期間において、前記ゲート端子と前記第１端子とを電気的に切り離す第３動作と、
前記第３期間の経過後の第４期間において、前記第２端子に前記第２電圧を印加することによって、前記第２動作で前記容量部に保持された電圧に応じた前記基準電流を前記第１端子と前記第２端子との間に発生させる第４動作とを含む
ことを特徴とする請求項７に記載の電気光学装置の駆動回路。
【請求項９】
前記基準電流生成手段は、各々のゲート端子が前記容量部に共通に接続された複数の前記電流生成用トランジスタを含み、
前記信号出力手段は、前記複数の電流生成用トランジスタのうち１以上の電流生成用トランジスタを階調データに応じて選択し、当該１以上の電流生成用トランジスタにおける第１端子と第２端子との間に流れる電流の総和をデータ信号として出力する
ことを特徴とする請求項７または請求項８に記載の電気光学装置の駆動回路。
【請求項１０】
前記基準電流生成手段は、第３電圧が印加される第１端子とゲート端子に接続された第２端子との間に流れる前記基準電流に応じて当該ゲート端子の電圧が基準電圧に設定される電圧生成用トランジスタを含み、
前記信号出力手段は、前記電圧生成用トランジスタのゲート端子の基準電圧に応じたデータ信号を階調データに基づいて生成して前記データ線に出力し、
前記第１動作は、前記電流生成用トランジスタの第１端子と前記電圧生成用トランジスタの第２端子とを電気的に接続することによって、前記電流生成用トランジスタのゲート端子の電圧を、前記電流生成用トランジスタと前記電圧生成用トランジスタとのオン抵抗の比と前記第１電圧と前記第３電圧とに応じた前記所定の電圧に設定する動作を含み、
前記第２動作は、前記電流生成用トランジスタの第１端子と前記電圧生成用トランジスタの第２端子とを電気的に切り離すことによって前記所定の電圧の印加を停止する動作を含む
ことを特徴とする請求項８に記載の電気光学装置の駆動回路。
【請求項１１】
前記第２期間は、前記電流生成用トランジスタのゲート端子の電圧が、前記第１期間にて設定された前記所定の電圧から、前記第１電圧と前記電流生成用トランジスタの閾値電圧との差分値に変化するまでの時間長よりも短い期間である
ことを特徴とする請求項８から請求項１０の何れか１項に記載の電気光学装置の駆動回路。
【請求項１２】
前記第２期間は、前記電流生成用トランジスタのゲート端子の電圧が、前期第１期間にて設定された前記所定の電圧から、前記第１電圧と前記電流生成用トランジスタの閾値電圧との差分値に変化するまでの時間長よりも長い期間である
ことを特徴とする請求項８から請求項１０の何れか１項に記載の電気光学装置の駆動回路。
【請求項１３】
ゲート端子と第１端子と所定の電圧が印加される第２端子とを含む電流生成用トランジスタと、
第１電極と前記電流生成用トランジスタのゲート端子に接続された第２電極とを含む容量部と
を含み、前記リフレッシュ動作は、
前記第１電極に第１電圧を印加した状態で前記電流生成用トランジスタのゲート端子と第１端子とを電気的に接続することによって、前記所定の電圧と前記電流生成用トランジスタの閾値電圧とに応じた電圧を前記第２電極に印加する補償動作と、
前記電流生成用トランジスタのゲート端子と第１端子とを電気的に切り離した状態で前記第１電極の電圧を前記第１電圧とは相違する第２電圧に変化させることによって、前記第２電極の電圧を、前記補償動作にて設定された電圧から前記第１電圧と前記第２電圧との相違に応じて変化させ、この変化後の電圧に応じた前記基準電流を前記第１端子と前記第２端子との間に発生させる生成動作と
を含むことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項１４】
前記補償動作は、
第１期間において、前記第２電極と前記電流生成用トランジスタのゲート端子とを電気的に切り離した状態で前記第１電極に前記第１電圧を印加するとともに前記第２電極に第３電圧を印加する第１動作と、
前記第１期間に続く第２期間において、前記第２電極に対する前記第３電圧の印加を停止したうえで前記第２電極を前記電流生成用トランジスタのゲート端子に接続する第２動作と、
前記第２期間に続く第３期間において、前記電流生成用トランジスタのゲート端子と第１端子とを接続することによって、前記第２電極の電圧を前記所定の電圧と前記電流生成用トランジスタの閾値電圧とに応じた電圧に設定する第３動作とを含み、
前記生成動作は、
第３期間に続く第４期間において、前記電流生成用トランジスタのゲート端子と第１端子とを電気的に切り離す第４動作と、
前記第４期間に続く第５期間において、前記第１電極の電圧を前記第２電圧に変化させることによって前記第１端子と前記第２端子との間に前記基準電流を発生させる第５動作とを含む
ことを特徴とする請求項１３に記載の電気光学装置の駆動回路。
【請求項１５】
前記基準電流生成手段と前記信号出力手段とを各々が含む複数の単位回路を具備する
ことを特徴とする請求項１から請求項１４の何れか１項に記載の電気光学装置の駆動回路。
【請求項１６】
ひとつの前記基準電流生成手段によって生成された基準電圧に応じたデータ信号を各々が生成する複数の前記信号出力手段を具備する
ことを特徴とする請求項１から請求項１４の何れか１項に記載の電気光学装置の駆動回路。
【請求項１７】
複数の前記基準電流生成手段と、
前記複数の基準電流生成手段の何れかを選択する選択手段とを具備し、
前記信号出力手段は、前記選択手段によって選択された基準電流生成手段が生成した基準電流に応じたデータ信号を階調データに基づいて生成して前記データ線に出力する
ことを特徴とする請求項１から請求項１４の何れか１項に記載の電気光学装置の駆動回路。
【請求項１８】
前記複数の基準電流生成手段の各々は、相互に異なるタイミングにてリフレッシュ動作を実行する
ことを特徴とする請求項１７に記載の電気光学装置の駆動回路。
【請求項１９】
前記基準電流生成手段は、所定の期間ごとにリフレッシュ動作を実行する
ことを特徴とする請求項１から請求項１８の何れか１項に記載の電気光学装置の駆動回路。
【請求項２０】
前記基準電流生成手段は、相前後する水平走査期間の間のブランキング期間または相前後する垂直走査期間の間のブランキング期間にてリフレッシュ動作を実行する
ことを特徴とする請求項１から請求項１９の何れか１項に記載の電気光学装置の駆動回路。
【請求項２１】
前記基準電流生成手段は、前記信号出力手段が動作を開始する前のタイミングと動作を開始した後のタイミングにてリフレッシュ動作を実行する
ことを特徴とする請求項１から請求項２０の何れか１項に記載の電気光学装置の駆動回路。
【請求項２２】
データ線に出力されるデータ信号に応じて各々の階調が制御される複数の電気光学素子と、
請求項１から請求項２１の何れか１項に記載の駆動回路と
を具備することを特徴とする電気光学装置。
【請求項２３】
請求項２２に記載の電気光学装置を具備する電子機器。
【請求項２４】
データ線に出力されるデータ信号に応じて各々の階調が制御される複数の電気光学素子と、基準電流を生成する基準電流生成手段と、前記基準電流生成手段が生成した基準電流の電流値に応じたデータ信号を階調データに基づいて生成して前記データ線に出力する信号出力手段とを具備する電気光学装置の駆動方法であって、
前記基準電流の電流値を所定値に設定するリフレッシュ動作を複数回にわたって実行する
ことを特徴とする電気光学装置の駆動方法。
【請求項２５】
前記基準電流生成手段は、
第１端子に電圧が印加され第２端子とゲート端子とが電気的に接続された補償用トランジスタと、
前記補償用トランジスタのゲート端子の電圧を保持する容量部とを含み、
前記補償用トランジスタをオン状態とするオン電圧を前記補償用トランジスタのゲート端子に印加する前記リフレッシュ動作を複数回にわたって実行し、前記容量部が保持する電圧に応じた前記基準電流を生成する
ことを特徴とする請求項２４に記載の電気光学装置の駆動方法。
【請求項２６】
前記基準電流生成手段は、
ゲート端子と第１端子と第２端子とを含む電流生成用トランジスタと、
前記電流生成用トランジスタのゲート端子の電圧を保持する容量部と
を含み、前記リフレッシュ動作は、
前記ゲート端子と前記第１端子とを電気的に接続した状態で前記第２端子に第１電圧を印加することによって、当該ゲート端子の電圧を前記第１電圧と前記電流生成用トランジスタの閾値電圧とに応じた電圧値に設定して前記容量部に保持させる補償動作と、
前記ゲート端子と前記第１端子とを電気的に切り離した状態で前記第１電圧とは相違する第２電圧を前記第２端子に印加することによって、前記補償動作で前記容量部に保持された電圧に応じた前記基準電流を前記第１端子と前記第２端子との間に発生させる生成動作と
を含むことを特徴とする請求項２４に記載の電気光学装置の駆動方法。
【請求項２７】
ゲート端子と第１端子と所定の電圧が印加される第２端子とを含む電流生成用トランジスタと、
第１電極と前記電流生成用トランジスタのゲート端子に接続された第２電極とを含む容量部と
を含み、前記リフレッシュ動作は、
前記第１電極に第１電圧を印加した状態で前記電流生成用トランジスタのゲート端子と第１端子とを電気的に接続することによって、前記所定の電圧と前記電流生成用トランジスタの閾値電圧とに応じた電圧を前記第２電極に印加する補償動作と、
前記電流生成用トランジスタのゲート端子と第１端子とを電気的に切り離した状態で前記第１電極の電圧を前記第１電圧とは相違する第２電圧に変化させることによって、前記第２電極の電圧を、前記補償動作にて設定された電圧から前記第１電圧と前記第２電圧との相違に応じて変化させ、この変化後の電圧に応じた前記基準電流を前記第１端子と前記第２端子との間に発生させる生成動作と
を含むことを特徴とする請求項２４に記載の電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（以下「OLED（Organic Light Emitting Diode）」という）素子など各種の電気光学素子を制御する技術に関する。
【背景技術】
【０００２】
この種の電気光学素子を備えた電気光学装置、複数のデータ線の各々に対応して面状に配列された複数の電気光学素子と、電気光学素子の階調を指定するデジタルデータ（以下「階調データ」という）に基づいてデータ信号を生成してデータ線に出力する複数の電流出力回路とを有する。各電流出力回路は、電流源として機能する複数のトランジスタ（以下「電流供給用トランジスタ」という）を含むＤ／Ａ変換器であり、これらの電流供給用トランジスタのうち階調データに応じて選択されたものに流れる電流を加算することによってデータ信号を生成する。
【０００３】
ところで、各電流出力回路に含まれる複数の電流供給用トランジスタの特性（特に閾値電圧）には、特に製造上の理由に起因して誤差が生じる場合がある。このように各電流供給用トランジスタの特性がばらつくと、階調データに応じた所期の電流値のデータ信号を生成することができず、この結果として表示品位が低下するという問題がある。
【０００４】
この問題を解決するために、例えば特許文献１には、各電流供給用トランジスタの特性のばらつきを補償する回路（以下「補償回路」という）を電流出力回路ごとに配置した構成が開示されている。この補償回路は、ドレイン端子およびゲート端子が接続されたトランジスタ（以下「補償用トランジスタ」という）と、このゲート端子の電圧を保持するコンデンサとを備える。補償用トランジスタは各電流供給用トランジスタと略同一の特性を有する。そして、補償用トランジスタが一時的にオン状態とされた後のゲート端子の電圧（以下「基準電圧」という）を各電流供給用トランジスタのゲート端子に印加すると、各電流供給用トランジスタの特性の誤差が補償される。
【特許文献１】特開２００４−８８１５８号公報（段落００５３および図３）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、基準電圧がいったんノイズなどに起因して変動すると、補償用トランジスタのゲート端子の電圧はその変動後のレベルに維持されることになる。したがって、各電流供給用トランジスタのゲート端子に対して所期のレベルの基準電圧を印加することができず、この結果としてデータ信号を所望の電流値に制御することが阻害されるという問題がある。このような事情を背景として、本発明のひとつの形態は、データ信号を安定的に生成するという課題の解決を目的とする。
【課題を解決するための手段】
【０００６】
この課題を解決するために、本発明に係る電気光学装置の駆動回路は、データ線に出力されるデータ信号に応じて各々の階調が制御される電気光学素子を備えた電気光学装置の駆動回路であって、基準電流を生成する基準電流生成手段と、前記基準電流生成手段が生成した基準電流の電流値に応じたデータ信号を階調データに基づいて生成して前記データ線に出力する信号出力手段とを具備し、前記基準電流生成手段は、前記基準電流の電流値を所定値に設定するリフレッシュ動作を複数回にわたって実行する。
この構成によれば、リフレッシュ動作が複数回にわたって実行されるから、仮にノイズなどに起因して基準電流が変動したとしても、次回のリフレッシュ動作によって基準電流は所期値に設定されるから、階調データに応じたデータ信号を高精度かつ安定的に生成することができる。なお、本発明における信号出力手段が「基準電流の電流値に応じたデータ信号を生成する」とは、基準電流の電流値を直接的に反映したデータ信号が生成される構成のほか、基準電流の電流値に基づいて生成された電圧（基準電圧）に応じたデータ信号が生成される構成も含む。
【０００７】
本発明の第１の態様において、前記基準電流生成手段は、第１端子に電圧が印加され第２端子とゲート端子とが電気的に接続された補償用トランジスタ（例えば図３の補償用トランジスタＴa）と、前記補償用トランジスタのゲート端子の電圧を保持する容量部（例えば図３のコンデンサＣ1）と、前記補償用トランジスタをオン状態とするオン電圧を前記補償用トランジスタのゲート端子に印加する前記リフレッシュ動作を複数回にわたって実行する電圧印加手段（例えば図３の電圧供給線２７およびスイッチング素子ＳＷ）とを含み、前記容量部が保持する電圧に応じた前記基準電流（例えば図３の基準電流Ｉr0）を生成する。この態様においては、補償用トランジスタのゲート端子にオン電圧が印加されることによって基準電流が所期の電流値に設定される。なお、第１の態様の具体例は第１実施形態として後述される。
【０００８】
第１の態様に係る駆動回路において、前記基準電流に対応する基準電圧（例えば図３の基準電圧Ｖref1）を生成する変換手段が設けられ、前記基準電流生成手段は、前記容量部に保持される電圧がゲート端子に印加されることで前記基準電流を生成する電流生成用トランジスタ（例えば図３の電流生成用トランジスタＴb）を含み、前記信号出力手段は、前記変換手段が生成した基準電圧に応じたデータ信号を階調データに基づいて生成して前記データ線に出力する。この態様における変換手段は、例えば、前記電流生成用トランジスタが生成する基準電流に応じたミラー電流（例えば図３のミラー電流Ｉr1）を生成するカレントミラー回路と、前記カレントミラー回路が生成したミラー電流に対応した前記基準電圧を生成する手段（例えば図３における電圧生成用トランジスタＴd）とを含む。この態様によれば、補償用トランジスタのゲート端子と信号出力手段との間に電流生成用トランジスタと変換手段とが介在するから、信号出力手段に供給される基準電圧を確実に安定化することができる。なお、この構成において電流生成用トランジスタの閾値電圧のばらつきを確実に補償するためには、電流生成用トランジスタと補償用トランジスタとが略同一の特性を有することが望ましい。もっとも、これらのトランジスタの特性が厳密に一致していなくても本発明による効果は有効に奏される。
【０００９】
第１の態様に係る駆動回路において、前記補償用トランジスタのゲート端子の電圧と所定の電圧とを比較する比較手段が設けられ、前記電圧印加手段は、前記比較手段による比較の結果に応じたタイミングにて前記補償用トランジスタのゲート端子にオン電圧を印加する。所定の電圧は、例えば、補償用トランジスタの第１端子に印加される電圧と、この電圧に補償用トランジスタの閾値電圧を加算した電圧（例えば第１実施形態における電圧Ｖa）との間の電圧に設定される。この態様によれば、補償用トランジスタのゲート端子の電圧が変動した場合に限ってこのゲート端子にオン電圧を印加することができるから、補償用トランジスタのゲート端子に定期的にオン電圧が印加される態様と比較して消費電力が低減される。なお、この態様の具体例は図７に開示される。
【００１０】
本発明の第２の態様において、前記基準電流生成手段は、ゲート端子と第１端子と第２端子とを含む電流生成用トランジスタ（例えば図１１の電流生成用トランジスタＴrA）と、前記電流生成用トランジスタのゲート端子の電圧を保持する容量部（例えば図１１のコンデンサＣ1）とを含み、前記リフレッシュ動作は、前記ゲート端子と前記第１端子（図１１においてはドレイン端子）とを電気的に接続した状態で前記第２端子（図１１においてはソース端子）に第１電圧（例えば図１１の電圧Ｖref）を印加することによって、当該ゲート端子の電圧を前記第１電圧と前記電流生成用トランジスタの閾値電圧とに応じた電圧値に設定して前記容量部に保持させる補償動作と、前記ゲート端子と前記第１端子とを電気的に切り離した状態で前記第１電圧とは相違する第２電圧（例えば図１１の電圧Ｖdd）を前記第２端子に印加することによって、前記補償動作で前記容量部に保持された電圧に応じた前記基準電流（例えば図１１の電流Ｉr1）を前記第１端子と前記第２端子との間に発生させる生成動作とを含む。
この態様によれば、電流生成用トランジスタのゲート端子の電圧をその閾値電圧に応じた電圧値に設定する補償動作によって閾値電圧の誤差を補償することができる。例えば、電流生成用トランジスタによって生成される基準電流はその利得係数や第１電圧と第２電圧との差分値によって決定されて閾値電圧には依存しない。したがって、所期の電流値に高精度に調整された基準電流を複数回のリフレッシュ動作によって安定的に生成することができる。なお、この態様の具体例は第２実施形態として後述される。
【００１１】
第２の態様に係る駆動回路において、前記補償動作は、第１期間（例えば図１２の期間Ａ）において、前記ゲート端子と前記第１端子とを電気的に接続した状態で前記第２端子に前記第１電圧を印加するとともに前記ゲート端子に所定の電圧を印加する第１動作と、前記第１期間に続く第２期間（例えば図１２の期間Ｂ）において、前記ゲート端子と前記第１端子との電気的な接続を維持したまま前記ゲート端子に対する前記所定の電圧の印加を停止することによって、当該ゲート端子の電圧を前記第１電圧と前記電流生成用トランジスタの閾値電圧とに応じた電圧値に設定して前記容量部に保持させる第２動作とを含み、前記生成動作は、前記第２期間に続く第３期間（例えば図１２の期間Ｃ）において、前記ゲート端子と前記第１端子とを電気的に切り離す第３動作と、前記第３期間の経過後の第４期間（例えば図１２の期間Ｄ）において、前記第２端子に前記第２電圧を印加することによって、前記第２動作で前記容量部に保持された電圧に応じた前記基準電流を前記第１端子と前記第２端子との間に発生させる第４動作とを含む。この態様によっても同様の作用および効果が奏される。
【００１２】
第２の態様に係る駆動回路において、前記基準電流生成手段は、各々のゲート端子が前記容量部に共通に接続された複数の前記電流生成用トランジスタ（例えば図２１の電流生成用トランジスタＴrA1ないしＴrA4）を含み、前記信号出力手段（例えば図２１のトランジスタＴrD1ないしＴrD4）は、前記複数の電流生成用トランジスタのうち１以上の電流生成用トランジスタを階調データに応じて選択し、当該１以上の電流生成用トランジスタにおける第１端子と第２端子との間に流れる電流の総和をデータ信号として出力する。この態様によれば、複数の電流生成用トランジスタによって生成された基準電流の各々が階調データに応じて選択的にデータ信号として出力される。なお、この態様の具体例は図２１に図示されている。
【００１３】
前記基準電流生成手段は、第３電圧（例えば図１１の接地電位Ｇnd）が印加される第１端子とゲート端子に接続された第２端子との間に流れる前記基準電流に応じて当該ゲート端子の電圧が基準電圧に設定される電圧生成用トランジスタ（例えば図１１の電圧生成用トランジスタＴrB）を含み、前記信号出力手段は、前記電圧生成用トランジスタのゲート端子の基準電圧に応じたデータ信号を階調データに基づいて生成して前記データ線に出力し、前記第１動作は、前記電流生成用トランジスタの第１端子と前記電圧生成用トランジスタの第２端子とを電気的に接続することによって、前記電流生成用トランジスタのゲート端子の電圧を、前記電流生成用トランジスタと前記電圧生成用トランジスタとのオン抵抗の比と前記第１電圧と前記第３電圧とに応じた前記所定の電圧（すなわち、例えば図１１の電圧Ｖrefを電流生成用トランジスタＴrAと電圧生成用トランジスタＴrBとの抵抗比に応じて分圧した電圧）に設定する動作を含み、前記第２動作は、前記電流生成用トランジスタの第１端子と前記電圧生成用トランジスタの第２端子とを電気的に切り離すことによって前記所定の電圧の印加を停止する動作を含む。この構成によっても、所期の電流値に高精度に調整された基準電流を複数回のリフレッシュ動作によって安定的に生成することができる。
【００１４】
なお、第２の態様における前記第２期間は、前記電流生成用トランジスタのゲート端子の電圧が、前記第１期間にて設定された前記所定の電圧から、前記第１電圧と前記電流生成用トランジスタの閾値電圧との差分値に変化するまでの時間長よりも短い期間とされる。この態様によれば、電流生成用トランジスタの閾値電圧の補償動作に要する時間を短縮することができる。
他の態様において、前記第２期間は、前記電流生成用トランジスタのゲート端子の電圧が、前期第１期間にて設定された前記所定の電圧から、前記第１電圧と前記電流生成用トランジスタの閾値電圧との差分値に変化するまでの時間長よりも長い期間とされる。この態様によれば、電流生成用トランジスタの閾値電圧を確実に補償することができる。
【００１５】
本発明の第３の態様において、ゲート端子と第１端子と所定の電圧（例えば図２２の電源電位Ｖdd）が印加される第２端子とを含む電流生成用トランジスタ（例えば図２２の電流生成用トランジスタＴrA）と、第１電極（例えば図２２の第１電極Ｅ1）と前記電流生成用トランジスタのゲート端子に接続された第２電極（例えば図２２の第２電極Ｅ2）とを含む容量部（例えば図２２のコンデンサＣ2）とを含み、前記リフレッシュ動作は、前記第１電極に第１電圧（例えば図２２の電圧ＶINI）を印加した状態で前記電流生成用トランジスタのゲート端子と第１端子（図２２ではドレイン端子）とを電気的に接続することによって、前記所定の電圧と前記電流生成用トランジスタの閾値電圧とに応じた電圧を前記第２電極に印加する補償動作と、前記電流生成用トランジスタのゲート端子と第１端子とを電気的に切り離した状態で前記第１電極の電圧を前記第１電圧とは相違する第２電圧（例えば図２２の電圧Ｖref）に変化させることによって、前記第２電極の電圧を、前記補償動作にて設定された電圧から前記第１電圧と前記第２電圧との相違（ΔＶ）に応じて変化させ、この変化後の電圧に応じた前記基準電流（図２２の基準電流Ｉr0）を前記第１端子と前記第２端子との間に発生させる生成動作とを含む。
この態様においては、この態様によれば、電流生成用トランジスタのゲート端子の電圧をその閾値電圧に応じた電圧値に設定する補償動作によって閾値電圧の誤差を補償することができる。また、第１電極の電圧を第１電圧から第２電圧に変化させると、容量部における容量カップリングによって電流生成用トランジスタのゲート端子の電圧は第１電圧と第２電圧との相違に応じて変化する。したがって、第１電圧および第２電圧に応じて所期の電流値に高精度に調整された基準電流を複数回のリフレッシュ動作によって安定的に生成することができる。なお、この態様の具体例は第３実施形態として後述される。
【００１６】
第３の態様に係る駆動回路において、前記補償動作は、第１期間（例えば図２６の期間Ｐ0）において、前記第２電極と前記電流生成用トランジスタのゲート端子とを電気的に切り離した状態で前記第１電極に前記第１電圧を印加するとともに前記第２電極に第３電圧（例えば図２５の接地電位Ｇnd）を印加する第１動作と、前記第１期間に続く第２期間（例えば図２６の期間Ｐ1）において、前記第２電極に対する前記第３電圧の印加を停止したうえで前記第２電極を前記電流生成用トランジスタのゲート端子に接続する第２動作と、前記第２期間に続く第３期間（例えば図２６の期間Ｐ2）において、前記電流生成用トランジスタのゲート端子と第１端子とを接続することによって、前記第２電極の電圧を前記所定の電圧と前記電流生成用トランジスタの閾値電圧とに応じた電圧（図２６の例示においては電圧「Ｖdd−Ｖth」）に設定する第３動作とを含み、前記生成動作は、第３期間に続く第４期間（例えば図２６における期間Ｐ3）において、前記電流生成用トランジスタのゲート端子と第１端子とを電気的に切り離す（すなわちダイオード接続を解除する）第４動作と、前記第４期間に続く第５期間（例えば図２６における期間Ｐ4）において、前記第１電極の電圧を前記第２電圧に変化させることによって前記第１端子と前記第２端子との間に前記基準電流を発生させる第５動作とを含む。この態様によれば、閾値電圧の補償に先立って電流生成用トランジスタのゲート端子の電圧が第３電圧まで低下しないから、電流生成用トランジスタにおける消費電力が低減されるとともにゲート端子の電圧が閾値電圧の補償のための電圧値に到達するまでの時間を短縮することができる。
【００１７】
第１ないし第３の各態様に係る駆動回路においては、前記基準電流生成手段と前記信号出力手段とを各々が含む複数の単位回路が設けられる（例えば図３や図１１参照）。この構成によれば、信号出力手段ごとに高精度に基準電流を生成することができる。ただし、ひとつの前記基準電流生成手段によって生成された基準電圧に応じたデータ信号を各々が生成する複数の前記信号出力手段を具備する構成としてもよい（例えば図５や図１７参照）。この構成によれば、ひとつの電流生成手段が複数の信号出力手段によって共用されるから、各単位回路が基準電流生成手段と信号出力手段とを含む構成と比較して回路の規模が縮小される。
【００１８】
第１ないし第３の各態様に係る駆動回路においては、複数の前記基準電流生成手段と、前記複数の基準電流生成手段の何れかを選択する選択手段（例えば図８や図１８における選択回路２９）とが設けられ、前記信号出力手段は、前記選択手段によって選択された基準電流生成手段が生成した基準電流に応じたデータ信号を階調データに基づいて生成して前記データ線に出力する。この態様によれば、何れかの基準電流生成手段によって生成された基準電流が選択的にデータ信号の生成のために採用される。例えば、何れかの基準電流生成手段によって生成される基準電流が変動しているときには、他の基準電流生成手段によって生成された基準電流に基づいてデータ信号が生成される。したがって、信号出力手段に対して基準電圧を安定的に供給することが可能となる。なお、この態様の具体例は図８や図１８に開示されている。
より望ましい態様において、前記複数の基準電流生成手段の各々は、相互に異なるタイミングにてリフレッシュ動作を実行する。この態様によれば、何れかの基準電流生成手段がリフレッシュ動作を実行しているときには他の基準電流生成手段の基準電流を選択手段が選択することによって、より安定的にデータ信号を生成することができる。
なお、この態様を第１の態様に係る駆動回路に特化して特定すると、電圧を生成する複数の電圧生成手段（例えば図８の基準電圧生成回路２１）と、複数の電圧生成手段の何れかが生成した電圧を基準電圧として選択する選択手段（例えば図８の選択回路２９）と、選択手段が選択した基準電圧に応じたデータ信号を階調データに基づいて生成してデータ線に出力する電流出力手段とを具備し、各電圧生成手段は、第１端子に電圧が印加されるとともに第２端子とゲート端子とが接続された補償用トランジスタと、補償用トランジスタのゲート端子の電圧を保持する容量部（電圧保持手段）と、補償用トランジスタをオン状態とするオン電圧を複数回にわたって補償用トランジスタのゲート端子に印加する電圧印加手段とを有し、容量部が保持する電圧またはこれに対応する電圧を基準電圧として出力する。さらに詳述すると、ひとつの単位回路に含まれる各電圧生成手段の電圧印加手段は、相互に異なるタイミングにて当該電圧生成手段の補償用トランジスタのゲート端子にオン電圧を印加し、選択手段は、補償用トランジスタにオン電圧が印加された電圧生成手段にて生成された基準電圧を順次に選択する。
【００１９】
本発明の第１ないし第３の態様に係る駆動回路において、前記基準電流生成手段は、所定の期間ごとにリフレッシュ動作を実行する。この態様によれば、あるタイミングで基準電流が偶発的に変動したとしても次にリフレッシュ動作によって確実に基準電流を修正することが可能となる。
また、前記基準電流生成手段が、相前後する水平走査期間の間のブランキング期間または相前後する垂直走査期間の間のブランキング期間にてリフレッシュ動作を実行する構成としてもよい。この構成によれば、リフレッシュ動作（例えば第１の態様においては補償用トランジスタのゲート端子に対するオン電圧の印加）が電気光学素子の階調に影響を与えることを回避できるという利点がある。
さらに望ましい構成において、前記基準電流生成手段は、前記信号出力手段が動作を開始する前のタイミングと動作を開始した後のタイミングにてリフレッシュ動作を実行する。この構成においては、信号出力手段の動作の開始前にリフレッシュ動作が実行されるから、信号出力手段の動作が開始された当初からデータ信号を安定的かつ高精度に生成することができる。しかも、信号出力手段による動作の開始後にもリフレッシュ動作が実行されるから、信号出力手段の動作中に基準電流が変動した場合であってもこれを所期値に修正することができる。
【００２０】
本発明は、以上に説明した各態様の駆動回路を備えた電気光学装置としても特定される。この電気光学装置は、データ線に出力されるデータ信号に応じて各々の階調が制御される複数の電気光学素子と、以上に例示した何れかの態様に係る駆動回路とを具備する。本発明の駆動回路によれば基準電流の電流値（あるいは基準電流に応じて生成される基準電圧の電圧値）が安定的に維持されるから、例えば表示装置や画像形成装置（印刷装置）として採用された電気光学装置においては高品位な画像を出力することが可能となる。
【００２１】
本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の発光装置を適用することができる。
【００２２】
本発明は、電気光学装置を駆動するための方法としても特定される。すなわち、この駆動方法は、データ線に出力されるデータ信号に応じて各々の階調が制御される複数の電気光学素子と、基準電流を生成する基準電流生成手段と、前記基準電流生成手段が生成した基準電流の電流値に応じたデータ信号を階調データに基づいて生成して前記データ線に出力する信号出力手段とを具備する電気光学装置を駆動する方法であって、前記基準電流の電流値を所定値に設定するリフレッシュ動作を複数回にわたって実行することを特徴とする。この方法によれば、複数回のリフレッシュ動作によって基準電流（あるいは基準電流に応じて生成される基準電圧）安定的に生成することができる。なお、本発明の駆動方法においても、駆動回路について例示した各種の態様が同様に採用される。
【００２３】
なお、基準電流（あるいはこれに基づいて生成される基準電圧）の誤差を防止するための構成に特に着目すると、本発明は以下の各態様に係る駆動回路としても特定される。なお、これらの駆動回路についても、以上に列挙した各態様が適宜に採用される。
【００２４】
まず、本発明に係る駆動回路の第１の特徴は、基準電圧を生成する電圧生成手段（例えば図３や図５の基準電圧生成回路２１）と、前記電圧生成手段が生成した基準電圧に応じたデータ信号を階調データに基づいて生成してデータ線に出力する信号出力手段（例えば図３や図５の電流出力回路２３）とを具備し、前記電圧生成手段は、第１端子に電圧が印加されるとともに第２端子とゲート端子とが接続された補償用トランジスタと、前記補償用トランジスタのゲート端子の電圧を保持する容量部（例えば図３や図５のコンデンサＣ1）と、前記補償用トランジスタをオン状態とするオン電圧を前記補償用トランジスタのゲート端子に印加する電圧印加手段（例えば図３や図５のスイッチＳＷ）とを有し、前記容量部が保持する電圧またはこれに対応する電圧を基準電圧として出力することにある。
【００２５】
また、本発明に係る駆動回路の第２の特徴は、複数のデータ線の一つを介して供給され、階調を規定するデータ信号により制御される複数の電気光学素子を有する電気光学装置の駆動回路であって、前記データ信号となるデータ電流、または前記データ電流の基となる基準電流を生成する電流生成用トランジスタと、前記電流生成用トランジスタのゲート端子の電圧を保持する容量部と、を少なくとも有し、前記データ電流、または前記基準電流を生成するために前記電流生成用トランジスタの第１端子に印加する電圧を第１電圧、前記電流生成用トランジスタのゲート端子と第２端子を相互に接続した状態で第１端子に印加し、前記電流生成用トランジスタのゲート端子の電圧値であるゲート電圧を決める電圧を第２電圧、とすると、前記電流生成用トランジスタのゲート端子に前記ゲート電圧が前記容量部により保持された状態で、前記電流生成用トランジスタのゲート端子と第２端子を切り離し、前記電流生成用トランジスタの第１端子に印加する電圧を前記第２電圧から前記第１電圧に切り換えることにより、前記電流生成用トランジスタの利得係数と、前記第１電圧と前記第２電圧の電圧差により決まる前記データ電流、または前記基準電流を前記電流生成用トランジスタにより生成することにある。
【００２６】
さらに他の態様に係る駆動回路は、データ線を介して供給されるデータ信号に応じて各々の階調が制御される複数の電気光学素子を備えた電気光学装置の駆動回路であって、基準電圧を生成する電圧生成手段と、前記電圧生成手段が生成した基準電圧に応じたデータ信号を階調データに基づいて生成してデータ線に出力する電流出力手段と具備し、前記電圧生成手段は、第１端子に電圧が印加されるとともに第２端子とゲート端子とが接続された補償用トランジスタと、前記補償用トランジスタのゲート端子の電圧を保持する容量部と、前記補償用トランジスタをオン状態とするオン電圧を、前記補償用トランジスタのゲート端子に一端が接続された抵抗素子の他端に印加する電圧印加手段とを有し、前記容量部が保持する電圧またはこれに対応する電圧を基準電圧として出力する。この態様によれば、補償用トランジスタのゲート端子に対して特定のタイミングにてオン電圧を印加することが不要となるから、駆動装置の構成の簡素化が図られる。なお、この態様の具体例は図１０に開示される。なお、この態様の駆動回路においても以上に説明した各構成が採用される。
【発明を実施するための最良の形態】
【００２７】
＜Ａ：第１実施形態＞
＜Ａ−１：第１実施形態の構成＞
図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。同図に示されるように、電気光学装置１は、電気光学パネルＡＡと走査線駆動回路１０とデータ線駆動回路２０と制御回路３０とを備える。電気光学パネルＡＡには画素領域Ｐが形成される。この画素領域Ｐには、Ｘ方向（行方向）に延在するｍ本の走査線１０１と、各走査線１０１に対をなしてＸ方向に延在するｍ本の発光制御線１０２とが形成される（ｍは自然数）。また、画素領域Ｐには、Ｘ方向と直交するＹ方向（列方向）に延在するｎ本のデータ線１０３が形成される（ｎは自然数）。そして、走査線１０１および発光制御線１０２の対とデータ線１０３との各交差に対応して画素回路４０が配置される。したがって、これらの画素回路４０は、画素領域Ｐ内においてＸ方向およびＹ方向にわたってマトリクス状に配列する。各画素回路４０は電流駆動型の自発光素子たるＯＬＥＤ素子４１を含む。
【００２８】
制御回路３０は、電気光学装置１の動作を制御するための回路であり、クロック信号など各種の制御信号（例えば後述するイネーブル信号ＳENBや制御信号ＳINI）を走査線駆動回路１０やデータ線駆動回路２０に出力する。また、制御回路３０は、階調データＤをデータ線駆動回路２０に出力する。この階調データＤは、各ＯＬＥＤ素子４１の階調（輝度）を指定する４ビットのデジタルデータである。
【００２９】
走査線駆動回路１０は、ｍ本の走査線１０１の各々を順次に選択する回路である。さらに詳述すると、走査線駆動回路１０は、水平走査期間ごとに順番にハイレベルとなる走査信号Ｙa1、Ｙa2、…、Ｙamを各走査線１０１に対して出力するとともに、これらの論理レベルを反転した発光制御信号Ｙb1、Ｙb2、…、Ｙbmを各発光制御線１０２に出力する。走査信号Ｙai（ｉは１≦ｉ≦ｍを満たす整数）がハイレベルに遷移すると第ｉ行が選択される。
【００３０】
一方、データ線駆動回路２０は、走査線駆動回路１０が選択した走査線１０１に接続された各画素回路４０に対してデータ信号Ｘ1、Ｘ2、…、Ｘnを供給する。データ信号Ｘj（ｊは１≦ｊ≦ｎを満たす整数）は第ｊ列目の画素回路４０の輝度（階調）を指定する電流信号である。本実施形態におけるデータ線駆動回路２０は、データ線１０３の総数に相当するｎ個の単位回路Ｕを有する。第ｊ列目の単位回路Ｕは、第ｊ列目の画素回路４０の階調データＤに基づいてデータ信号Ｘjを生成してデータ線１０３に出力する回路である。なお、走査線駆動回路１０やデータ線駆動回路２０や制御回路３０は、例えばＣＯＧ（Chip  On  Glass）技術によって電気光学パネルＡＡに実装されていてもよいし、この電気光学パネルＡＡの外部（例えば電気光学パネルＡＡに実装された配線基板上）に実装されていてもよい。
【００３１】
次に、図２を参照して画素回路４０の構成を説明する。同図においては、第ｉ行目に属する第ｊ列目のひとつの画素回路４０のみが図示されているが、その他の画素回路４０も同様の構成である。本実施形態における画素回路４０は、データ信号Ｘjの電流値に応じてＯＬＥＤ素子４１の輝度（階調）が制御される電流駆動型（いわゆる電流プログラミング方式）の回路である。
【００３２】
図２に示されるように、画素回路４０は、４個のトランジスタ（例えば薄膜トランジスタ）Ｔr1ないしＴr4と、コンデンサＣと、ＯＬＥＤ素子４１とを有する。トランジスタＴr1の導電型はｐチャネル型であり、トランジスタＴr2ないしＴr4の導電型はｎチャネル型である。このうちトランジスタＴr1のソース端子は電源の高位側電位（以下「電源電位」という）Ｖddが供給される電源線に接続され、そのドレイン端子は、トランジスタＴr2のソース端子と、トランジスタＴr3のドレイン端子と、トランジスタＴr4のドレイン端子とに接続される。
【００３３】
コンデンサＣは、一端がトランジスタＴr1のソース端子に接続されるとともに、他端がトランジスタＴr1のゲート端子とトランジスタＴr2のドレイン端子とに接続される。トランジスタＴr3は、そのゲート端子がトランジスタＴr2のゲート端子とともに走査線１０１に接続され、そのソース端子はデータ線１０３に接続される。一方、トランジスタＴr4のゲート端子は発光制御線１０２に接続され、そのソース端子はＯＬＥＤ素子４１の陽極に接続される。ＯＬＥＤ素子４１の陰極は電源の低位側電位（以下「接地電位」という）Ｇndが供給される接地線に接続される。
【００３４】
各垂直走査期間のうち第ｉ番目の水平走査期間にて走査信号Ｙaiがハイレベルになると、トランジスタＴr2がオン状態となってトランジスタＴr1がダイオード接続されるとともにトランジスタＴr3もオン状態となる。したがって、データ信号Ｘjに応じた電流が、電源線→トランジスタＴr1→トランジスタＴr3→データ線１０３という経路で流れ、このときにトランジスタＴr1のゲート端子の電位に応じた電荷がコンデンサＣに蓄積される。
【００３５】
次いで、第ｉ番目の水平走査期間が終了して走査信号Ｙaiがローレベルになると、トランジスタＴr2およびＴr3はともにオフ状態となる。このとき、トランジスタＴr1のゲート・ソース間の電圧はその直前の水平走査期間における電圧に保持される。そして、発光制御信号Ｙbiがハイレベルに遷移すると、トランジスタＴr4がオン状態となり、トランジスタＴr1のソース・ドレイン間にはそのゲート電圧に応じた電流（すなわちデータ信号Ｘjに応じた電流）が電源線から流れ込み、この電流の供給によってＯＬＥＤ素子４１が発光する。
【００３６】
次に、図３は、データ線駆動回路２０に含まれるひとつの単位回路Ｕの具体的な構成を示す回路図である。なお、同図においては、第ｊ列目の単位回路Ｕの構成のみが図示されているが、その他の単位回路Ｕの構成も同様である。図３に示されるように、各単位回路Ｕは、基準電圧線２５を介して相互に接続された基準電圧生成回路２１と電流出力回路２３とを有する。
【００３７】
各電流出力回路２３は、制御回路３０から供給される階調データＤに応じた電流値のデータ信号Ｘjを生成してデータ線１０３に出力するＤ／Ａ変換器であり、階調データＤのビット数に相当する４個のトランジスタＴe（Ｔe1ないしＴe4）と、各々のドレイン端子がトランジスタＴbのソース端子に接続された４個のトランジスタＴf（Ｔf1ないしＴf4）とを有する。これらのトランジスタＴfのゲート端子は基準電圧線２５に対して共通に接続される。各トランジスタＴfのソース端子は、接地電位Ｇndが印加される接地線に接続される。
【００３８】
トランジスタＴf1ないしＴf4の特性（特に利得係数）は、各々のゲート端子に共通の電圧が印加されたときに各トランジスタＴfに流れる電流Ｉ1ないしＩ4の比が「Ｉ1：Ｉ2：Ｉ3：Ｉ4＝１：２：３：４」となるように選定されている。すなわち、トランジスタＴf1ないしＴf4は、各々が別個の重み値にて重み付けされた複数の電流（Ｉ1ないしＩ4）を生成する電流源として機能する。
【００３９】
なお、電流Ｉ1ないしＩ4の比が２のべき乗となるように（例えば「Ｉ1：Ｉ2：Ｉ3：Ｉ4＝１：２：４：８」となるように）各トランジスタＴfの特性が決定された構成としてもよい。また、同じサイズのトランジスタを重み値に応じた個数だけ並列に配置することによっても、電流Ｉ1ないしＩ4の比を所望の重み値に応じた大きさとすることができる。例えば、図３のトランジスタＴf2の代わりに、トランジスタＴf1と同じ特性の２個のトランジスタを並列に接続し、互いに並列に接続された４個のトランジスタをトランジスタＴf3の代わりに配置し、同じく並列に接続された８個のトランジスタをトランジスタＴf4の代わりに配置すれば、電流Ｉ1ないしＩ4の比を「Ｉ1：Ｉ2：Ｉ3：Ｉ4＝１：２：４：８」とすることができる。この構成によれば、各トランジスタの閾値電圧のばらつきを低減することができ、所期の電流のデータ信号Ｘjを高い精度で生成することができる。
【００４０】
トランジスタＴe1ないしＴe4の各々のゲート端子には、制御回路３０から出力された階調データＤの各ビットが供給される。これらのトランジスタＴe1ないしＴe4のドレイン端子はスイッチング素子１０５を介して第ｊ列目のデータ線１０３に接続される。スイッチング素子１０５は、データ線１０３に対するデータ信号Ｘjの出力の許否を制御するための手段である。各単位回路Ｕの後段に配置された総てのスイッチング素子１０５は、制御回路３０から共通に供給されるイネーブル信号ＳENBに応じて開閉が制御される。
【００４１】
図４は、データ線駆動回路２０の動作を説明するためのタイミングチャートである。同図に示されるように、イネーブル信号ＳENBは、電気光学装置１の電源が投入されたタイミングＴ0を始点とした所定の時間長の期間（以下「初期化期間」という）ＰINIにてローレベルを維持する。さらに、イネーブル信号ＳENBは、初期化期間ＰINIの終点Ｔ1が経過すると、何れかの走査線１０１が選択される水平走査期間Ｈにてハイレベルを維持するとともに、各水平走査期間Ｈの終点から次の水平走査期間Ｈの始点までの期間（以下「ブランキング期間」という）Ｈbにてローレベルを維持する。スイッチング素子１０５は、イネーブル信号ＳENBがハイレベルを維持する各水平走査期間Ｈにてオン状態となってデータ信号Ｘjの出力を許容する一方、イネーブル信号ＳENBがローレベルを維持する初期化期間ＰINIおよび各ブランキング期間Ｈbにてオフ状態となってデータ信号Ｘjの出力を禁止する。
【００４２】
以上の構成において、４個のトランジスタＴe1ないしＴe4のうち階調データＤに応じたトランジスタＴeが選択的にオン状態とされる。したがって、スイッチング素子１０５がオン状態とされる各水平走査期間Ｈにおいては、オン状態となったトランジスタＴeに接続された１以上のトランジスタＴfに電流Ｉ（Ｉ1ないしＩ4のなかから選択された１以上の電流）が流れ、これらの電流を加算した信号がデータ信号Ｘjとしてデータ線１０３に供給される。
【００４３】
図３に示される基準電圧生成回路２１は、データ信号Ｘjの電流値の基準となる電圧（以下「基準電圧」という）Ｖref1を生成する回路であり、補償回路２１１と電流生成用トランジスタＴbと変換回路２１３とを有する。このうち電流生成用トランジスタＴbは、ゲート端子の電圧Ｖref0に応じた電流（以下「基準電流」という）Ｉr0がドレイン端子からソース端子に流れるｎチャネル型のトランジスタである。この電流生成用トランジスタＴbのソース端子は、接地電位Ｇndが供給される接地線に接続される。
【００４４】
変換回路２１３は、電流生成用トランジスタＴbが生成した基準電流Ｉr0に対応する基準電圧Ｖref1を生成して基準電圧線２５に印加する手段であり、カレントミラー回路２２と電圧生成用トランジスタＴdとを有する。このうちカレントミラー回路２２は、各々のゲート端子が相互に接続されたｐチャネル型のトランジスタＴc1およびＴc2を有する。トランジスタＴc1のドレイン端子は、そのゲート端子に接続（すなわちダイオード接続）されるとともに電流生成用トランジスタＴbのドレイン端子に接続される。また、トランジスタＴc1およびＴc2の各々のソース端子は、電源電位Ｖddが供給される電源線に接続される。この電源電位Ｖddは、電流生成用トランジスタＴbとトランジスタＴc1およびＴc2と電圧生成用トランジスタＴdとを飽和領域にて動作させるレベルに設定される。
【００４５】
電流生成用トランジスタＴbが生成した基準電流Ｉr0がトランジスタＴc1に流れると、これに対応する（典型的には一致する）ミラー電流Ｉr1が電源線からトランジスタＴc2を経由して電圧生成用トランジスタＴdに供給される。この電圧生成用トランジスタＴdは、ソース端子が接地線に接続されるとともにドレイン端子とゲート端子とが基準電圧線２５に対して共通に接続されたｎチャネル型のトランジスタである。電圧生成用トランジスタＴdのゲート端子の電圧は、ミラー電流Ｉr1に対応した基準電圧Ｖref1となる。すなわち、電圧生成用トランジスタＴdは、ミラー電流Ｉr1に対応した（したがって基準電流Ｉr0に対応した）基準電圧Ｖref1を基準電圧線２５に印加する手段として機能する。
【００４６】
ところで、電流生成用トランジスタＴbの特性（特に閾値電圧）が製造上の理由によって所期の特性と相違していると、所定の電流値の基準電流Ｉr0（さらには所定の電圧値の基準電圧Ｖref1）を生成することができず、この結果としてデータ信号Ｘjの電流値にも誤差が生じ得る。図３に示される補償回路２１１は、電流生成用トランジスタＴbの特性のばらつきを補償するための回路である。同図に示されるように、補償回路２１１は、補償用トランジスタＴaとスイッチング素子ＳＷとコンデンサＣ1とを有する。
【００４７】
補償用トランジスタＴaは、ドレイン端子とゲート端子とが電流生成用トランジスタＴbのゲート端子に接続されたｎチャネル型のトランジスタである。補償用トランジスタＴaのソース端子は端子２０１に接続される。この端子２０１には、図示しない電源回路から電圧Ｖr0が印加される。一方、コンデンサＣ1は、電流生成用トランジスタＴbのゲート端子と接地線との間に介挿された容量であり、補償用トランジスタＴaのゲート端子の電圧を保持する手段として機能する。
【００４８】
スイッチング素子ＳＷは、補償用トランジスタＴaのゲート端子と電圧供給線２７との導通および非導通を切り替えるための手段である。この電圧供給線２７には、図示しない電源回路によって生成された電圧（以下「オン電圧」という）Ｖr1が印加される。オン電圧Ｖr1は、補償用トランジスタＴaをオン状態とするレベルに設定される。すなわち、オン電圧Ｖr1は、端子２０１に印加される電圧Ｖr0と補償用トランジスタＴaの閾値電圧Ｖth1とを加算した電圧Ｖa（＝Ｖr0＋Ｖth1）よりも高いレベルに設定されている。
【００４９】
スイッチング素子ＳＷの開閉は、制御回路３０から供給される制御信号ＳINIによって制御される。図４に示されるように、制御信号ＳINIは、初期化期間ＰINIの始点Ｔ0から所定の時間長（初期化期間ＰINIよりも短い時間長）が経過するまでの期間（以下「第１期間」という）Ｐ1と、各ブランキング期間Ｈbの始点から所定の時間が経過するまでの期間とにおいてハイレベルを維持し、これ以外の期間にてローレベルとなる信号である。スイッチング素子ＳＷは、制御信号ＳINIがハイレベルを維持する第１期間Ｐ1および各ブランキング期間Ｈbにてオン状態となり、これ以外の期間においてはオフ状態となる。
【００５０】
＜Ａ−２：第１実施形態の動作＞
次に、基準電圧生成回路２１の動作を説明する。まず、第１期間Ｐ1において制御信号ＳINIがハイレベルとなってスイッチング素子ＳＷがオン状態に遷移すると、補償用トランジスタＴaのゲート端子には電圧供給線２７のオン電圧Ｖr1が印加される。オン電圧Ｖr1は電圧Ｖaよりも高いレベルに設定されているから、第１期間Ｐ1においては補償用トランジスタＴaがオン状態となる。さらに、第１期間Ｐ1においては、コンデンサＣ1がオン電圧Ｖr1によって充電される。
【００５１】
次に、第１期間Ｐ1が経過して制御信号ＳINIがローレベルに遷移すると、スイッチング素子ＳＷがオフ状態となって補償用トランジスタＴaのゲート端子に対するオン電圧Ｖr1の印加が停止される。この第１期間Ｐ1に続く第２期間Ｐ2においては、オン電圧Ｖr1によってコンデンサＣ1に蓄積された電荷が時間の経過とともに補償用トランジスタＴaを経由して放電されていく。この放電に伴なって、補償用トランジスタＴaのゲート端子の電圧Ｖref0はオン電圧Ｖr1から徐々に低下していく。そして、電圧Ｖref0が電圧Ｖa（＝Ｖr0＋Ｖth1）まで低下したタイミングにて補償用トランジスタＴaはオフ状態に遷移し、これ以後において電圧Ｖref0は電圧Ｖaに維持される。こうして電圧Ｖref0のレベルが安定した後の段階で初期化期間ＰINIの終点Ｔ1が到来する。すなわち、第２期間Ｐ2は、コンデンサＣ1の電圧Ｖref0がオン電圧Ｖr1から電圧Ｖaまで低下するのに要する時間長よりも長い時間長に選定される。なお、以下では、オン電圧Ｖr1を補償用トランジスタＴaに印加する動作（すなわちスイッチング素子ＳＷをオン状態とする動作）を「リフレッシュ動作」と表記する。
【００５２】
以上のように初期化期間ＰINIにおいて電圧Ｖref0は電圧Ｖaに設定されるが、この設定後に、補償用トランジスタＴaのゲート端子に発生するノイズに起因して電圧Ｖref0が変動する可能性がある。例えば、補償用トランジスタＴaのゲート端子の電圧Ｖref0がノイズによって電圧Ｖaよりも低い電圧となった場合、この電圧Ｖref0は低下後の電圧に維持される。これに伴なって基準電圧Ｖref1が低下すると、データ信号Ｘjの電流値は電圧Ｖref0が電圧Ｖaに維持されている正常な状態よりも小さくなり、ひいては画像のコントラストが低下するといった結果を招く。なお、補償用トランジスタＴaのゲート端子の電圧Ｖref0がノイズによって電圧Ｖaよりも高い電圧となった場合には、補償用トランジスタＴaがオン状態に遷移することによって電圧Ｖref0は再び電圧Ｖaまで低下するから、画像にノイズの影響はほとんどない。つまり、図３に示される構成においては、電圧Ｖaよりも低い電圧のノイズ（以下「負極性ノイズ」という）が特に問題となる。この負極性ノイズに起因した表示品位の低下を解消するために、本実施形態においては、初期化期間ＰINIの経過後の各ブランキング期間Ｈbにおいても、制御信号ＳINIに応じてスイッチング素子ＳＷをオン状態とすることによって定期的にリフレッシュ動作が実行されるようになっている。
【００５３】
すなわち、ブランキング期間Ｈbにおいて制御信号ＳINIがハイレベルに遷移すると、第１期間Ｐ1と同様に、補償用トランジスタＴaに対してオン電圧Ｖr1が印加されるとともにコンデンサＣ1がこのオン電圧Ｖr1によって充電される。そして、制御信号ＳINIがハイレベルからローレベルに遷移すると、コンデンサＣ1の放電によって電圧Ｖref0はオン電圧Ｖr1から電圧Ｖaに低下して安定する。電圧Ｖref0（さらには電圧Ｖref1）が変化の過程にあるときにデータ信号Ｘjが出力されるのを防止するために、ブランキング期間Ｈbは、制御信号ＳINIがハイレベルを維持する時間長と電圧Ｖref0が電圧Ｖaに低下するまでの時間長との合計よりも長い時間長に選定される。
【００５４】
さて、以上のようにリフレッシュ動作後に安定した電圧Ｖref0がゲート端子に印加されると、電流生成用トランジスタＴbには電圧Ｖref0に対応した基準電流Ｉr0が流れ、さらにはこの基準電流Ｉr0に対応したミラー電流Ｉr1が電圧生成用トランジスタＴdに流れる。したがって、基準電圧線２５には電圧Ｖref0に応じた基準電圧Ｖref1が印加される。初期化期間ＰINIの経過後の各水平走査期間Ｈにおいてはイネーブル信号ＳENBがハイレベルを維持するから、基準電圧Ｖref1を基準として各電流出力回路２３にて生成されたデータ信号Ｘ1ないしＸnは各スイッチング素子１０５を介してデータ線１０３に出力される。
【００５５】
ここで、電流生成用トランジスタＴbに流れる基準電流Ｉr0は以下の式(1)によって表わされる。
Ｉr0＝（１／２）β（Ｖref0−Ｖth2）2  ……(1)
ただし、βは電流生成用トランジスタＴbの利得係数であり、Ｖth2は電流生成用トランジスタＴbの閾値電圧である。
【００５６】
上述したように初期化期間ＰINIの経過後において電圧Ｖref0は電圧Ｖr0と電圧Ｖth1とを加算した電圧Ｖaに安定するから（Ｖref0＝Ｖa＝Ｖr0＋Ｖth1）、式(1)は以下の式(2)によって表わされる。
Ｉr0＝（１／２）β（Ｖr0＋Ｖth1−Ｖth2）2  ……(2)
【００５７】
ここで、電流生成用トランジスタＴbと補償用トランジスタＴaとは互いに近接して配置されるから各々の特性は略等しい。すなわち、閾値電圧Ｖth1と閾値電圧Ｖth2とは略等しいと考えることができる。したがって、式(2)は、
Ｉr0＝（１／２）β（Ｖr0）2  ……(3)
と変形される。この式(3)から明らかなように、基準電流Ｉr0は電流生成用トランジスタＴbの閾値電圧Ｖth2に依存しない。したがって、この基準電流Ｉr0に基づいて生成された基準電圧Ｖref1は、電流生成用トランジスタＴbの閾値電圧Ｖth2のばらつきを補償した電圧（つまり閾値電圧Ｖth2に依存しない電圧）となる。また、基準電圧Ｖref1は、端子２０１に印加される電圧Ｖr0を変化させることによって適宜に調整される。データ信号Ｘjの電流値の最大値は基準電圧Ｖref1に応じて定まるから、電圧Ｖr0を変化させることによって、画素領域Ｐに表示される画像のコントラストを任意に調整することができる。
【００５８】
以上に説明したように、本実施形態においては、初期化期間ＰINIおよび各ブランキング期間Ｈbを含む複数回にわたってリフレッシュ動作が実行されるから、補償用トランジスタＴaのゲート端子の電圧Ｖref0が負極性ノイズによって電圧Ｖaから低下した場合であっても、その直後のブランキング期間Ｈbにおいては電圧Ｖaに復帰する。したがって、負極性ノイズの影響を低減して良好な表示品位が維持される。なお、本実施形態においては相前後する水平走査期間の間のブランキング期間Ｈbにおいてリフレッシュ動作が実行される構成を例示したが、この構成に代えて、またはこの構成とともに、相前後する垂直走査期間の間のブランキング期間においてリフレッシュ動作が実行される構成も採用される。
【００５９】
また、基準電圧Ｖref1の基礎となる電圧Ｖref0はオン電圧Ｖr1を電圧Ｖaまで低下させることによって生成されるから、この電圧Ｖref0が低下の過程にある段階においてデータ信号Ｘjの出力が実施されるとすれば、このデータ信号Ｘjを所期の電流値に設定することができない。本実施形態においては、初期化期間ＰINIやブランキング期間Ｈbが経過して電圧Ｖref0が安定化した段階でデータ信号Ｘjの出力が開始されるから、階調データＤに応じた電流値のデータ信号Ｘjを高い精度にて生成することができるという利点がある。
【００６０】
＜Ａ−３：第１実施形態の変形例＞
以上の形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００６１】
＜Ａ−３−１：第１変形例＞
以上の形態においてはひとつの電流出力回路２３に対してひとつの基準電圧生成回路２１が設置された構成を例示した。これに対し、本変形例においては、複数の電流出力回路２３によってひとつの基準電圧生成回路２１が共用される構成となっている。
【００６２】
図５は、本変形例に係る電気光学装置１のデータ線駆動回路２０の構成を示すブロック図である。同図に示されるように、本変形例のデータ線駆動回路２０は、ひとつの基準電圧生成回路２１と、データ線１０３の総本数に相当するｎ個の電流出力回路２３とを有する。なお、図５においては、第ｊ列目のデータ線１０３に対応する電流出力回路２３の構成のみが詳細に図示されているが、その他の電流出力回路２３の構成も同様である。同５に示されるように、データ線駆動回路２０に含まれる総ての電流出力回路２３におけるトランジスタＴf１ないしＴf4のゲート端子は基準電圧線２５に対して共通に接続される。
【００６３】
以上に説明したように、本変形例においては、複数の電流出力回路２３によってひとつの基準電圧生成回路２１が共用されるから、電流出力回路２３ごとに基準電圧生成回路２１が配置された図３の構成と比較してデータ線駆動回路２０の回路規模を縮小することができる。
【００６４】
さらに、補償回路２１１と基準電圧線２５との間に電流生成用トランジスタＴbおよび変換回路２１３が介挿されているから、基準電圧Ｖref1を精度よく所期のレベルに安定させることができるという効果が奏される。この効果について詳述すると以下の通りである。
【００６５】
複数の電流出力回路２３がひとつの基準電圧生成回路２１を共用する構成としては、電流生成用トランジスタＴbや変換回路２１３を設けることなく、補償回路２１１が生成した電圧Ｖref0をそのまま基準電圧線２５に印加して各電流出力回路２３に供給するといった構成（すなわち補償用トランジスタＴaのゲート端子を基準電圧線２５に連結した構成）も考えられる。この構成（以下「対比構成」という）においては、総ての電流出力回路２３の各トランジスタＴf1ないしＴf4が補償用トランジスタＴaのゲート端子に対して共通に接続されることになる。ここで、各トランジスタＴfのゲート端子とソース端子との間に電流のリークが発生すると、補償用トランジスタＴaの電圧Ｖref0が所期のレベルから低下することになる。対比構成においては、補償用トランジスタＴaのゲート端子に対して多数のトランジスタＴfが直接に接続されるから、トランジスタＴfに電流のリークが発生して電圧Ｖref0が低下する可能性が高いという問題がある。
【００６６】
これに対し、本変形例においては、補償用トランジスタＴaのゲート端子にひとつの電流生成用トランジスタＴbが接続されることにより、電圧Ｖref0に対応する基準電圧Ｖref1が電流生成用トランジスタＴbおよび変換回路２１３によって生成されたうえで各電流出力回路２３のトランジスタＴf1ないしＴf4のゲート端子に印加される。したがって、仮に何れかの電流出力回路２３のトランジスタＴfにて電流のリークが発生したとしても、基準電圧Ｖref1を所期のレベルに維持することができ、この結果としてデータ信号Ｘjの電流値を高い精度にて制御することが可能となるのである。なお、この効果は図３の構成によっても奏されるが、ひとつの基準電圧生成回路２１に多数のトランジスタＴfが接続された本変形例の構成において特に有効な効果であるということができる。
【００６７】
図５の構成においては、第１実施形態と同様に、初期化期間ＰINIおよび各ブランキング期間Ｈbを含む複数回にわたってリフレッシュ動作が実行される。ただし、本変形例においては、図６に例示されるように、初期化期間ＰINIのみにおいてリフレッシュ動作が実行される構成（各ブランキング期間Ｈbにおいてはリフレッシュ動作が実行されない構成）としてもよい。
【００６８】
＜Ａ−３−２：第２変形例＞
以上の形態においては定期的にリフレッシュ動作が実行される構成を例示した。これに対し、本変形例においては、電圧Ｖref0が電圧Ｖaよりも低下した場合に限ってリフレッシュ動作が実行される。
【００６９】
図７は、本変形例の各単位回路Ｕに配置される基準電圧生成回路２１の構成を示す回路図である。同図に示されるように、本変形例における基準電圧生成回路２１は比較回路（CMP）２８を有する。この比較回路２８は、端子２０２に印加される電圧Ｖr2と補償用トランジスタＴaのゲート端子の電圧Ｖref0とを比較し、この比較の結果に応じてスイッチング素子ＳＷの開閉を制御する手段である。より具体的には、比較回路２８は、電圧Ｖref0が電圧Ｖr2を下回る場合にはスイッチング素子ＳＷをオン状態としてリフレッシュ動作を実行させ、電圧Ｖref0が電圧Ｖr2を越える場合にはスイッチング素子ＳＷをオフ状態に維持する。電圧Ｖr2は、電圧Ｖr0から電圧Ｖaまでの何れかのレベル（Ｖr0＜Ｖr2＜Ｖa＝Ｖr0＋Ｖth1）に設定される。
【００７０】
この構成において、負極性ノイズが発生していない場合（ノイズが全く発生していない場合およびノイズに起因して電圧Ｖrefが上昇した場合）には電圧Ｖref0が電圧Ｖr2よりも高いから、スイッチング素子ＳＷはオフ状態に維持される。したがって、この場合にはリフレッシュ動作は実行されない。これに対し、負極性ノイズが発生して電圧Ｖref0が電圧Ｖr2を下回ると、比較回路２８によってスイッチング素子ＳＷがオン状態とされる。このときに補償用トランジスタＴaのゲート端子にはオン電圧Ｖr1が印加されてリフレッシュ動作が実行される。
【００７１】
このように、本変形例においては、電圧Ｖref0が低下した場合に限ってリフレッシュ動作が実行されるから、ノイズの有無に拘わらず定期的にリフレッシュ動作が実施される第１実施形態の構成と比較して消費電力を抑えることができる。
【００７２】
＜Ａ−３−３：第３変形例＞
次に、第３変形例について説明する。本変形例に係るデータ線駆動回路２０においては、第１実施形態と同様に、初期化期間ＰINIだけでなくその経過後にも定期的にリフレッシュ動作が実行されるようになっている。
【００７３】
図８は、単位回路Ｕのうち電流出力回路２３の前段の構成を示す回路図である。同図に示されるように、本変形例においては、ひとつの単位回路Ｕが２個の基準電圧生成回路２１ａおよび２１ｂを有する。基準電圧生成回路２１ａおよび２１ｂの各々の構成は第１実施形態に示した基準電圧生成回路２１と同様である。すなわち、基準電圧生成回路２１ａは、補償用トランジスタＴaのゲート端子の電圧Ｖref0_aに応じて電流生成用トランジスタＴbが生成した基準電流Ｉr0_aに基づいて基準電圧Ｖref1_aを出力し、基準電圧生成回路２１ｂは、電圧Ｖref0_bに応じた基準電流Ｉr0_bに基づいて基準電圧Ｖref1_bを出力する。
【００７４】
基準電圧生成回路２１ａのスイッチング素子ＳＷは制御信号ＳINI_aによって開閉が制御され、基準電圧生成回路２１ｂのスイッチング素子ＳＷは制御信号ＳINI_bによって開閉が制御される。図９は、本変形例におけるデータ線駆動回路２０の動作を説明するためのタイミングチャートである。初期化期間ＰINIの経過後において、制御信号ＳINI_aおよびＳINI_bは、図９に示されるように、所定の期間Ｐごとに交互にハイレベルに遷移する。したがって、基準電圧生成回路２１ａおよび２１ｂにおいては期間Ｐごとに交互にリフレッシュ動作が実行されることになる。すなわち、ある期間Ｐにおいて基準電圧生成回路２１ａがリフレッシュ動作を実行すると、その次の期間Ｐにおいては基準電圧生成回路２１ｂがリフレッシュ動作を実行し、さらに次の期間Ｐにおいては基準電圧生成回路２１ａがリフレッシュ動作を実行するといった具合である。
【００７５】
図８に示されるように、基準電圧生成回路２１ａおよび２１ｂの後段には選択回路２９が配置される。この選択回路２９は、基準電圧生成回路２１ａが生成した基準電圧Ｖref_aおよび基準電圧生成回路２１ｂが生成した基準電圧Ｖref_bの何れかを選択して基準電圧線２５に印加する手段であり、基準電圧生成回路２１ａの後段に配置されたスイッチング素子ＳＷaと基準電圧生成回路２１ｂの後段に配置されたスイッチング素子ＳＷbとを有する。このうちスイッチング素子ＳＷaは、基準電圧生成回路２１ａの電圧生成用トランジスタＴdのゲート端子と基準電圧線２５との間に介在し、制御回路３０から供給される選択信号Ｓc_aによって開閉が制御される。一方、スイッチング素子ＳＷbは、基準電圧生成回路２１ｂの電圧生成用トランジスタＴdのゲート端子と基準電圧線２５との間に介在し、制御回路３０から供給される選択信号Ｓc_bによって開閉が制御される。
【００７６】
図９に示されるように、選択信号Ｓc_aおよびＳc_bは、期間Ｐごとに交互にハイレベルとなる。さらに詳述すると、選択信号Ｓc_aは、制御信号ＳINI_aがハイレベルとなった期間Ｐの直後の期間Ｐの始点から終点までハイレベルとなる。同様に、選択信号Ｓc_bは、制御信号ＳINI_bがハイレベルとなった期間Ｐの直後の期間Ｐの始点から終点までハイレベルとなる。換言すると、選択信号Ｓc_aは、制御信号ＳINI_bがハイレベルとなる期間Ｐにてハイレベルとなり、選択信号Ｓc_bは、制御信号ＳINI_aがハイレベルとなる期間Ｐにてハイレベルとなる。
【００７７】
この構成においては、基準電圧生成回路２１ａおよび２１ｂのうちの一方によってリフレッシュ動作が実行されているときに他方が基準電圧Ｖref1を基準電圧線２５に印加することになる。例えば、制御信号ＳINI_aがハイレベルとなって基準電圧生成回路２１ａにてリフレッシュ動作が実施される期間Ｐにおいては、選択信号ＳINI_bがハイレベルに遷移してスイッチング素子ＳＷbがオン状態となるから、基準電圧生成回路２１ｂにて生成された基準電圧Ｖref_bが基準電圧Ｖref1として基準電圧線２５に印加される。また、制御信号ＳINI_bがハイレベルとなる期間Ｐにおいては、選択信号ＳINI_aによってスイッチング素子ＳＷaがオン状態となって基準電圧Ｖref_aが基準電圧線２５に出力される。
【００７８】
このように、本変形例においては、基準電圧生成回路２１ａおよび２１ｂが相補的に動作するから、リフレッシュ動作に伴なう電圧Ｖref0の変動に拘わらず常に一定の基準電圧Ｖref1を各電流出力回路２３に供給することができる。したがって、データ信号Ｘjの出力を禁止する期間（すなわちスイッチング素子１０５をオフ状態とする期間）やこれを禁止するためのスイッチング素子１０５を不要とすることができる。
【００７９】
ただし、本変形例の構成においては、基準電圧Ｖref1の供給元を基準電圧生成回路２１ａおよび２１ｂの一方から他方に切り替えるタイミングにて基準電圧線２５にノイズが発生して基準電圧Ｖref1が変動する可能性がある。そこで、ブランキング期間Ｈbにおいて基準電圧Ｖref1の供給元を切り替える（すなわち選択信号Ｓc_aおよびＳc_bのレベルを変動させる）構成としたうえで、第１実施形態と同様にスイッチング素子１０５をブランキング期間Ｈbにてオフ状態とする構成としてもよい。基準電圧Ｖref1の供給元の切り替えに起因してノイズが発生し得る期間の時間長は、リフレッシュ動作に伴なって電圧Ｖref0がオン電圧Ｖr1から電圧Ｖaに変動する時間長よりも充分に短いから、この構成においてはブランキング期間Ｈbを短縮することができるという利点がある。
【００８０】
なお、図８においては２個の基準電圧生成回路２１ａおよび２１ｂを備えた単位回路Ｕを例示したが、ひとつの単位回路Ｕが３個以上の基準電圧生成回路２１を備えた構成も採用される。この構成においては、各基準電圧生成回路２１にて期間Ｐごとに順番にリフレッシュ動作が実行される一方、選択回路２９は、期間Ｐにてリフレッシュ動作を実行した基準電圧生成回路２１にて生成された基準電圧をその直後の期間Ｐにて選択する。
【００８１】
＜Ａ−３−４：第４変形例＞
図１０は、本変形例の単位回路Ｕに設けられる基準電圧生成回路２１の構成を示す回路図である。同図に示されるように、この基準電圧生成回路２１は、第１実施形態におけるスイッチング素子ＳＷの代わりに抵抗Ｒを有する。すなわち、オン電圧Ｖr1が印加される電圧供給線２７と補償用トランジスタＴaのゲート端子とは抵抗Ｒを介して電気的に接続される。抵抗Ｒは、この抵抗Ｒに微小な電流Ｉrが流れる程度に高い抵抗値を有する。電流Ｉrは、電圧Ｖref0が電圧Ｖaに近いレベルにあるときに補償用トランジスタＴaに流れる電流と略等しい電流またはこれよりも僅かに大きい電流である。
【００８２】
この構成によれば、微小な電流Ｉrが電圧供給線２７から抵抗Ｒを介して補償用トランジスタＴaに常に供給されるから、第１実施形態や第１ないし第３変形例のようなリフレッシュ動作を行なうことなく、電流生成用トランジスタＴbのゲート端子の電圧Ｖref0を電圧Ｖaに維持することができる。したがって、基準電圧生成回路２１の構成やその動作を制御するための構成（例えば制御回路３０）を簡素化することができる。なお、この構成においては、補償用トランジスタＴaのゲート端子の電圧が抵抗Ｒによって略一定に維持されるから、この電圧を保持するためのコンデンサＣ1は適宜に省略される。
【００８３】
＜Ａ−３−５：その他の変形例＞
第１実施形態や第１ないし第４変形例には以下のような変形も加えられ得る。
【００８４】
（１）以上の形態においては補償回路２１１と基準電圧線２５との間に電流生成用トランジスタＴbおよび変換回路２１３が介挿された構成を例示したが、電流生成用トランジスタＴbおよび変換回路２１３を省略した構成、すなわち、補償回路２１１が生成した電圧Ｖref0をそのまま基準電圧線２５に印加して電流出力回路２３に供給する構成（すなわち補償用トランジスタＴaのゲート端子を基準電圧線２５に連結した構成）としてもよい。この構成によれば、各単位回路Ｕの構成を簡素化することができるという利点がある。もっとも、第１実施形態のように基準電圧生成回路２１が電流生成用トランジスタＴbと変換回路２１３を備えた構成によれば、本変形例の構成と比較して、基準電圧Ｖref1を精度よく所期のレベルに安定させることができるという効果が奏される。この効果について詳述すると以下の通りである。
【００８５】
本変形例の構成においては、電流出力回路２３の総てのトランジスタＴf1ないしＴf4が補償用トランジスタＴaのゲート端子に対して共通に接続される。ここで、各トランジスタＴfのゲート端子とソース端子との間に電流のリークが発生すると、補償用トランジスタＴaの電圧Ｖref0が所期のレベルから低下することになる。本変形例の構成においては、補償用トランジスタＴaのゲート端子に対して多数のトランジスタＴfが直接に接続されるから、トランジスタＴfに電流のリークが発生して電圧Ｖref0が低下する可能性が高いという問題がある。さらに、画像の多階調化を実現するためにはデータ信号Ｘjの電流値の段階数を増加させる必要が生じるが、そのためにはトランジスタＴfの個数を増加させることが必要となるから、この問題はいっそう顕著となる。
【００８６】
一方、第１実施形態においては、補償用トランジスタＴaのゲート端子にひとつの電流生成用トランジスタＴbが接続されることにより、電圧Ｖref0に対応する基準電圧Ｖref1が電流生成用トランジスタＴbおよび変換回路２１３によって生成されたうえで各トランジスタＴf1ないしＴf4のゲート端子に印加される。したがって、仮に電流出力回路２３の何れかのトランジスタＴfにて電流のリークが発生したとしても、基準電圧Ｖref1を所期のレベルに維持することができ、この結果としてデータ信号Ｘjの電流値を高い精度にて制御することが可能になるという利点がある。
【００８７】
（２）以上の各形態においては、電流生成用トランジスタＴbのゲート端子にコンデンサＣ1が接続された構成を例示したが、このコンデンサＣ1は必ずしも必要ではない。例えば、補償用トランジスタＴaや電流生成用トランジスタＴbのゲート容量によって各形態と同様の作用が得られるのであれば、コンデンサＣ1を他の要素から独立して設ける必要はない。
【００８８】
（３）以上の各形態においては、補償用トランジスタＴaと電流生成用トランジスタＴbとが同じ特性を有する構成を例示したが、これらの特性が厳密に一致している必要は必ずしもない。例えば、電気光学装置１によって表示される画像に視覚上において影響が現れない限度で、補償用トランジスタＴaの閾値電圧Ｖth1と電流生成用トランジスタの閾値電圧Ｖth2とは相違していてもよい。
【００８９】
（４）基準電圧生成回路２１を構成する各トランジスタの導電型は適宜に変更される。例えば、基準電圧生成回路２１のうちｎチャネル型のトランジスタ（Ｔa、ＴbおよびＴd）をｐチャネル型のトランジスタに置換し、ｐチャネル型のトランジスタ（Ｔc1およびＴc2）をｎチャネル型のトランジスタに置換した構成も採用される。ただし、この構成においては、例えば図１に示される電源電位Ｖddを接地電位Ｇndに置換するとともに接地電位Ｇndを電源電位Ｖddに置換する必要がある。
【００９０】
（５）画素回路４０の構成は任意に変更される。したがって、データ信号Ｘjの態様も画素回路４０の構成に応じて適宜に変更される。例えば、以上の各形態においては階調データＤに応じた電流値のデータ信号Ｘjが出力される電気光学装置１を例示したが、階調データＤに応じた時間密度にて第１の電流値および第２の電流値となるデータ信号Ｘjが出力されるパルス幅変調方式の電気光学装置にも本発明は適用される。また、データ信号Ｘjが各列ごとに順番に出力される点順次駆動方式および全列分のデータ信号Ｘ1ないしＸnが一斉に出力される線順次駆動方式の何れの電気光学装置にも本発明は適用される。
【００９１】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本実施形態のうち第１実施形態と同様の要素については共通の符号を付してその説明を適宜に省略する。
【００９２】
＜Ｂ−１：データ線駆動回路の構成＞
図１１は、データ線駆動回路２０に含まれるひとつの単位回路Ｕの具体的な構成を示す回路図である。なお、同図においては、第ｊ列目の単位回路Ｕの構成のみが図示されているが、その他の単位回路Ｕの構成も同様である。図１１に示されるように、各単位回路Ｕは、基準電圧線２５を介して相互に接続された基準電圧生成部である基準電圧生成回路２１と、電流出力部である電流出力回路２３とを有する。各電流出力回路２３の構成は第１実施形態と同様である。各単位回路Ｕの後段に配置された総てのスイッチング素子１０５は、制御回路３０から共通に供給されるイネーブル信号ＳENBに応じて開閉が制御される。
【００９３】
図１２は、データ線駆動回路２０の動作を説明するためのタイミングチャートである。同図に示されるように、イネーブル信号ＳENBは、電気光学装置１の電源が投入されたタイミングである時点ｔ0から時点ｔ3までの初期化期間ＰINIにてローレベルを維持する。さらに、イネーブル信号ＳENBは、初期化期間ＰINIの終点である時点ｔ3が経過すると、何れかの走査線１０１が選択される水平走査期間Ｈにてハイレベルを維持するとともに、各水平走査期間Ｈの終点である時点ｔ4から次の水平走査期間Ｈの始点である時点ｔ7までのブランキング期間Ｈbにてローレベルを維持する。
【００９４】
＜基準電圧生成回路の構成＞
図１１に示される基準電圧生成回路２１は、データ信号Ｘjの電流値の基準となる基準電圧Ｖref1を生成する回路であり、基準電圧Ｖref1の基礎となる基準電流Ｉr0を生成する電流生成用トランジスタＴrAと、容量部であるコンデンサＣ1と、基準電圧Ｖref1を出力する電圧生成用トランジスタＴrBと、４つのスイッチング素子ＳＷA、ＳＷB、ＳＷC、ＳＷDで構成されている。
【００９５】
基準電圧生成回路２１には、電源電位Ｖddとこれよりも低位に設定された所定の電位Ｖrefとが電源回路（図示略）から供給される。例えば電源電位Ｖddが１５Ｖである場合、電位Ｖrefは１３Ｖ程度に設定される。
【００９６】
コンデンサＣ1は、一方の端子が電源電位Ｖddに、他方の端子が電流生成用トランジスタＴrAのゲート端子に接続され、電流生成用トランジスタＴrAのゲート端子の電圧を保持する役目を担う。
【００９７】
電圧生成用トランジスタＴrBは、ｎチャネル型であり、接地電位Ｇｎｄが印加される接地線にソース端子が接続され、ゲート端子とドレイン端子が相互に接続（ダイオード接続）され、ドレイン端子が、基準電圧線２５を介して電流出力回路２３のトランジスタＴf（Ｔf1ないしＴf4）のゲート端子と接続されている。
【００９８】
スイッチング素子ＳＷAは、一方の端子が電源電位Ｖddに、他方の端子が電流生成用トランジスタＴrAのソース端子に接続され、制御回路３０からの制御信号ＳAに応じて接続状態（導通状態）および非接続状態（非導通状態）の何れかに切り替わる。本実施形態のスイッチング素子ＳＷAは、制御信号ＳAがハイレベルのときに接続状態となり、ローレベルのときに非接続状態になる。
【００９９】
スイッチング素子ＳＷBは、一方の端子が電位Ｖrefに、他方の端子が電流生成用トランジスタＴrAのソース端子に接続され、制御回路３０からの制御信号ＳBに応じて接続状態および非接続状態の何れかに切り替わる。本実施形態のスイッチング素子ＳＷBは、制御信号ＳBがハイレベルのときに接続状態となり、ローレベルのときに非接続状態になる。
【０１００】
スイッチング素子ＳＷCは、一方の端子が電流生成用トランジスタＴrAのゲート端子に、他方の端子が電流生成用トランジスタＴrAのドレイン端子に接続され、制御回路３０からの制御信号ＳCに応じて接続状態および非接続状態の何れかに切り替わる。本実施形態のスイッチング素子ＳＷCは、制御信号ＳCがハイレベルのときに接続状態となり、ローレベルのときに非接続状態になる。
【０１０１】
スイッチング素子ＳＷDは、一方の端子が電流生成用トランジスタＴrAのドレイン端子に、他方の端子が電圧生成用トランジスタＴrBのドレイン端子に接続され、制御回路３０からの制御信号ＳDに応じて接続状態および非接続状態の何れかに切り替わる。本実施形態のスイッチング素子ＳＷDは、制御信号ＳDがハイレベルのときに接続状態となり、ローレベルのときに非接続状態になる。
【０１０２】
電流生成用トランジスタＴrAは、ｐチャネル型であり、制御回路３０からの制御信号ＳAがハイレベルでかつ制御信号ＳBがローレベルのときは、スイッチング素子ＳＷAが接続状態でかつスイッチング素子ＳＷBが非接続状態となり、ソース端子に電源電位Ｖddが印加され、制御信号ＳBがハイレベルでかつ制御信号ＳAがローレベルのときは、スイッチング素子ＳＷBが接続状態でかつスイッチング素子ＳＷAが非接続状態となり、ソース端子に電位Ｖrefが印加される。なお、図１２に示すように、制御信号ＳAとＳBは互いに反転しており、論理レベルが共通しないように制御されている。
【０１０３】
また、電流生成用トランジスタＴrAは、制御回路３０からの制御信号ＳCがハイレベルのときは、スイッチング素子ＳＷAが接続状態となり、ゲート端子とドレイン端子が相互に接続（ダイオード接続）される。さらに、制御回路３０からの制御信号ＳDがハイレベルのときは、スイッチング素子ＳＷDが接続状態となり、電流生成用トランジスタＴrAのドレイン端子と電圧生成用トランジスタＴrBのドレイン端子とが接続される。
【０１０４】
＜Ｂ−２：第２実施形態の動作＞
次に、本実施形態の動作を説明する。なお、本実施形態のうち基準電圧生成回路２１以外の動作については第１実施形態と同様であるから、以下では基準電圧生成回路２１の動作を特に重点的に説明する。
【０１０５】
図１２は、基準電圧生成回路２１の動作を説明するタイミングチャートである。図１２に示されるように、基準電圧生成回路２１が動作する期間は、時点ｔ0から時点ｔ1までの期間Ａ（第１期間）と、時点ｔ1から時点ｔ2までの期間Ｂ（第２期間）と、時点ｔ2から時点ｔ3までの期間Ｃ（第３期間）と、時点ｔ3から時点ｔ4までの期間Ｄ（第４期間）とに区分される。図１３は、期間Ａにおける単位回路Ｕの状態を示す回路図であり、図１４は、期間Ｂにおける単位回路Ｕの状態を示す回路図であり、図１５は、期間Ｃにおける単位回路Ｕの状態を示す回路図であり、図１６は、期間Ｄにおける単位回路Ｕの状態を示す回路図である。以下では、基準電圧生成回路２１の動作を期間Ａないし期間Ｄの各々に区分して説明する。
【０１０６】
＜期間Ａの動作＞
最初に、期間Ａでは、図１２に示すように、制御回路３０により、イネーブル信号ＳENBがローレベル、制御信号ＳAがローレベル、制御信号ＳBがハイレベル、制御信号ＳCがハイレベル、制御信号ＳDがハイレベルに、それぞれ設定される。この設定により、図１３に示すように、スイッチング素子ＳＷAが非接続状態、スイッチング素子ＳＷBとスイッチング素子ＳＷCとスイッチング素子ＳＷDが接続状態となる。したがって、電流生成用トランジスタＴrAのソース端子に電位Ｖrefが印加され、電流生成用トランジスタＴrAのゲート端子とドレイン端子とが相互に接続（ダイオード接続）され、電流生成用トランジスタＴrAのドレイン端子と電圧生成用トランジスタＴrBのドレイン端子とが接続される。
【０１０７】
この接続の状態により、電流生成用トランジスタＴrAのゲート端子の電位は、電流生成用トランジスタＴrAと電圧生成用トランジスタＴrBのオン抵抗の比によって決まる電位となる。オン抵抗の比は、電流生成用トランジスタＴrAと電圧生成用トランジスタＴrBのそれぞれのゲート幅とゲート長と移動度の比で決まる。例えば、電流生成用トランジスタＴrAのゲート幅＝５μｍ、ゲート長＝１０μｍ、移動度＝０．５、電圧生成用トランジスタＴrBのゲート幅＝５μｍ、ゲート長＝１５μｍ、移動度＝１．０、とすると、電流生成用トランジスタＴrAと電圧生成用トランジスタＴrBのオン抵抗の比は、４：３となる。電位Ｖref＝１３Ｖとすると、電流生成用トランジスタＴrAのゲート端子の電位は＝Ｖref×３／（３＋４）≒５．５７Ｖとなる。なお、この期間Ａにおいて基準電圧線２５に出力される基準電圧Ｖref1は未だ所期値に設定されていないが、期間Ａにおいてはローレベルのイネーブル信号ＳENBによってスイッチング素子１０５が非接続状態にあるから、データ線１０３に不安定なデータ信号Ｘjが出力されることはない。
【０１０８】
＜期間Ｂの動作＞
期間Ａに続く期間Ｂでは、図１２に示すように、制御回路３０により、イネーブル信号ＳENBがローレベル、制御信号ＳAがローレベル、制御信号ＳBがハイレベル、制御信号ＳCがハイレベルを保ち、制御信号ＳDがハイレベルからローレベルに切り換わる。この設定により、図１４に示すように、スイッチング素子ＳＷDが非接続状態となる。引き続き電流生成用トランジスタＴrAのソース端子に電位Ｖrefが印加され、電流生成用トランジスタＴrAのゲート端子とドレイン端子とが接続（ダイオード接続）されているので、電流生成用トランジスタＴrAの閾値電圧をＶthAとすると、電流生成用トランジスタＴrAのゲート電位は徐々に上昇し、「Ｖref−ＶthA」に達する。
【０１０９】
＜期間Ｃの動作＞
期間Ｂに続く期間Ｃでは、図１２に示すように、制御回路３０により、イネーブル信号ＳENBがローレベル、制御信号ＳAがローレベル、制御信号ＳBがハイレベル、制御信号ＳDがローレベルを保ち、制御信号ＳCがハイレベルからローレベルに切り換わる。この設定により、図１５に示すように、スイッチング素子ＳＷCが非接続状態となり、電流生成用トランジスタＴrAのゲート端子とドレイン端子とが非接続状態となるので、コンデンサＣ1に電位「Ｖref−ＶthA」が保持される。
【０１１０】
＜期間Ｄの動作＞
続く期間Ｄでは、図１２に示すように、制御回路３０により、制御信号ＳCがローレベルを保ち、イネーブル信号ＳENBがローレベルからハイレベルに、制御信号ＳAがローレベルからハイレベルに、制御信号ＳBがハイレベルからローレベルに、制御信号ＳDがローレベルからハイレベルに、それぞれ切り換わる。この設定により、図１６に示すように、スイッチング素子ＳＷAが接続状態、スイッチング素子ＳＷBが非接続状態となり、電流生成用トランジスタＴrAのソース端子へ印加される電位が、電位Ｖrefから電源電位Ｖddに切り換わり、スイッチング素子ＳＷDが接続状態となり、電流生成用トランジスタＴrAのドレイン端子と電圧生成用トランジスタＴrBのドレイン端子が接続される。また、電流生成用トランジスタＴrAのゲート端子はコンデンサＣ1により電位「Ｖref−ＶthA」が保持されているので、電源電位Ｖddから接地電位Ｇndに向かって基準電流Ｉr0が発生する。さらに、電圧生成用トランジスタＴrBにより、基準電圧線２５から基準電圧Ｖref1が電流出力回路２３に供給される。
【０１１１】
電流出力回路２３の基準電圧Ｖref1がトランジスタＴf（Ｔf1ないしＴf4）に供給され、階調データＤに対応したトランジスタＴe（Ｔe1ないしＴe4）がオン状態となると、トランジスタＴfに電流Ｉ（Ｉ1ないしＩ4のなかから選択された１つ以上の電流）が流れ、これらの電流を加算した信号がデータ信号Ｘjとしてデータ線１０３に供給される。
【０１１２】
基準電流Ｉr0は、電流生成用トランジスタＴrAの利得係数をβ、電流生成用トランジスタＴrAの閾値電圧をＶthA、電流生成用トランジスタＴrAのゲート−ソース間の電位をＶgsとすると、Ｖgs＝Ｖdd−（Ｖref−ＶthA）なので、Ｉr1＝（１／２）×β×（Ｖgs−ＶthA）2＝（１／２）×β×（Ｖdd−（Ｖref−ＶthA）−ＶthA）2＝（１／２）×β×（Ｖdd−Ｖref）2となる。つまり、基準電流Ｉr0は、電流生成用トランジスタＴrAの閾値電圧ＶthAに影響されることなく、電源電位Ｖddと電位Ｖrefの設定で決まる。
【０１１３】
また、ブランキング期間Ｈb（期間Ａと期間Ｂと期間Ｃ）におけるリフレッシュ動作は、水平走査期間Ｈである期間Ｄの間にコンデンサＣ1の電位「Ｖref−ＶthA」が下がり始める前に実行される（図１２の時点ｔ4から時点ｔ7）。このリフレッシュ動作は、相前後する水平走査期間の間のブランキング期間または相前後する垂直走査期間の間のブランキング期間に実行される。
【０１１４】
以上に説明したように、本実施形態においては、基準電流Ｉr0（さらには基準電圧Ｖref1）が、電流生成用トランジスタＴrAの閾値電圧ＶthAに影響されることなく、電源電位Ｖddと電位Ｖrefとに応じて決まる。したがって、製造プロセスに起因した閾値電圧ＶthAのバラツキやこれに応じた特性の誤差が低減され、所期の電流値の基準電流Ｉr0（あるいは所期の電圧値の基準電圧Ｖref1）を高精度に生成することができる。また、リフレッシュ動作が複数回にわたって実行されることによって基準電流Ｉr0の電流値が随時に所期値に設定されるから、安定した基準電圧Ｖref1を電流出力回路２３に供給することができる。
【０１１５】
＜Ｂ−３：第２実施形態の変形例＞
以上の第２実施形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【０１１６】
＜Ｂ−３−１：第１変形例＞
第２実施形態においては、データ線駆動回路２０に含まれる各単位回路Ｕにひとつの基準電圧生成回路２１とひとつの電流出力回路２３とが含まれる構成を例示した。これに対し、本変形例においては、図５の構成と同様に、複数の電流出力回路２３がひとつの基準電圧生成回路２１に接続される。
【０１１７】
図１７は、本変形例におけるデータ線駆動回路２０の構成を示す回路図である。図１７に示すように、基準電圧生成回路２１の電圧生成用トランジスタＴrBのドレイン端子に接続される基準電圧線２５は、複数の電流出力回路２３のトランジスタＴf（Ｔf1ないしＴf4）のゲート端子に対して共通に接続されている。この構成によれば、各単位回路Ｕに基準電圧生成回路２１が設置される構成と比較して回路の規模を縮小することが可能である。
【０１１８】
＜Ｂ−３−２：第２変形例＞
第１実施形態においては、データ線駆動回路２０に含まれるひとつの単位回路Ｕにひとつの基準電圧生成回路２１が含まれる構成を例示した。これに対し、本変形例においては、図８に例示した構成と同様に、２つの基準電圧生成回路２１の何れかが選択的に電流出力回路２３に接続される。
【０１１９】
図１８は、本変形例におけるデータ線駆動回路２０の構成を示す回路図である。図１８に示すように、データ線駆動回路２０の単位回路Ｕは、２つの基準電圧生成回路２１Ａ、２１Ｂと、選択回路２９と、電流出力回路２３とを含む。基準電圧生成回路２１Ａ、２１Ｂの各々の構成は、図１１に示した第２実施形態の基準電圧生成回路２１と同様である。
【０１２０】
基準電圧生成回路２１Ａのスイッチング素子ＳＷA、ＳＷB、ＳＷC、ＳＷDは、それぞれ制御回路３０からの制御信号ＳA1、ＳB1、ＳC1、ＳD1により制御される。また、基準電圧生成回路２１Ｂのスイッチング素子ＳＷA、ＳＷB、ＳＷC、ＳＷDは、それぞれ制御回路３０からの制御信号ＳA2、ＳB2、ＳC2、ＳD2により制御される。
【０１２１】
選択回路２９は、スイッチング素子ＳＷ1、ＳＷ2を有する。スイッチング素子ＳＷ1は、一方の端子が基準電圧生成回路２１Ａの電流生成用トランジスタＴrAのゲート端子（基準電圧Ｖref1A）に接続されるとともに他方の端子が基準電圧線２５に接続され、制御回路３０からの制御信号Ｓ1に応じて接続状態および非接続状態の何れかに切り替わる。スイッチング素子ＳＷ2は、一方の端子が基準電圧生成回路２１Ｂの電流生成用トランジスタＴrAのゲート端子（基準電圧Ｖref1B）に接続されるとともに他方の端子が基準電圧線２５に接続され、制御回路３０からの制御信号Ｓ2に応じて接続状態および非接続状態の何れかに切り替わる。
【０１２２】
次に、制御回路３０による基準電圧生成回路２１Ａ、２１Ｂの動作について図１８および図１９を使って説明する。図１９は、制御回路３０による基準電圧生成回路２１Ａ、２１Ｂと選択回路２９の動作を説明するタイミングチャートである。図１９に示すように、制御回路３０からの制御信号ＳA（ＳA1，ＳB1，ＳC1，ＳD1）に応じて基準電圧生成回路２１Ａの電流生成用トランジスタＴrAのゲート端子に基準電圧Ｖref1Aが生成される動作は、図１２を参照して説明した動作（基準電圧生成回路２１が基準電圧Ｖref1を生成する動作）と同様である。
【０１２３】
図１９に示される時点ｔ3で、基準電圧生成回路２１Ａが期間Ｄとなり、基準電圧生成回路２１Ａの電流生成用トランジスタＴrAのゲート電位Ｖref1AがＶref−ＶthAに保持される。この時点で、制御回路３０による制御信号Ｓ１がローレベルからハイレベルに切り換わり、選択回路２９のスイッチング素子ＳＷ1が接続状態となり、基準電圧線２５に基準電圧生成回路２１Ａの電流生成用トランジスタＴrAのゲート電位Ｖref1Aが供給される。一方、制御信号Ｓ2は、ローレベルを保持している。
【０１２４】
一方、基準電圧生成回路２１Ｂは、時点ｔ3から期間Ａとなり、時点ｔ4で期間Ｂ、時点ｔ5で期間Ｃ、時点ｔ6で期間Ｄとなる。時点ｔ6で、基準電圧生成回路２１Ｂの電流生成用トランジスタＴrAのゲート電位Ｖref1BがＶref−ＶthAに保持される。この時点で、制御回路３０による制御信号Ｓ2がローレベルからハイレベルに切り換わり、選択回路２９のスイッチング素子ＳＷ2が接続状態となり、基準電圧線２５に基準電圧生成回路２１Ｂの電流生成用トランジスタＴrAのゲート電位Ｖref1Bが供給される。一方、制御信号Ｓ１は、ハイレベルからローレベルに切り換わり、選択回路２９のスイッチング素子ＳＷ1は、非接続状態となる。
【０１２５】
時点ｔ7で、再び基準電圧生成回路２１Ａが期間Ａとなり、時点ｔ10で、期間Ｄとなり、制御信号Ｓ１がローレベルからハイレベルに切り換わり、選択回路２９のスイッチング素子ＳＷ1が接続状態となり、基準電圧線２５に基準電圧生成回路２１Ａの電流生成用トランジスタＴrAのゲート電位Ｖref1Aが供給される。一方、制御信号Ｓ2は、ハイレベルからローレベルに切り換わり、選択回路２９のスイッチング素子ＳＷ2は、非接続状態となる。
【０１２６】
以降、時点ｔ3から時点ｔ10までの動作が繰り返され、基準電圧線２５に基準電圧生成回路２１Ａの電流生成用トランジスタＴrAのゲート電位Ｖref1Aと、基準電圧生成回路２１Ｂの電流生成用トランジスタＴrAのゲート電位Ｖref1Bが交互に供給される。
【０１２７】
以上の形態によれば、２つの基準電圧生成回路２１Ａ、２１Ｂを交互に動作するように制御することにより、基準電圧線２５に常に安定した基準電圧を供給することが可能になる。また、ブランキング期間を長期間にわたって設定することができない場合でも、基準電圧線２５に常に安定した基準電圧を供給することが可能になる。
【０１２８】
＜Ｂ−３−３：第３変形例＞
第２実施形態においては、データ線駆動回路２０に含まれるひとつの単位回路Ｕに基準電圧生成回路２１と電流出力回路２３とが含まれる構成を例示した。これに対し、本変形例においては、電流生成用トランジスタＴrAによって生成された基準電流Ｉr0を直接にデータ線１０３に出力することで画素回路４０を駆動するパルス幅変調（ＰＷＭ： Pulse Width Modulation）方式のＰＷＭ用回路が採用される。
【０１２９】
図２０は、本変形例におけるデータ線駆動回路２０の構成を示す回路図である。図２０に示すように、データ線駆動回路２０の単位回路Ｕはひとつの基準電流生成回路２１０を含む。基準電流生成回路２１０は、電流生成用トランジスタＴrAと、コンデンサＣ1と、４個のスイッチング素子ＳＷA、ＳＷB、ＳＷC、ＳＷDと、さらにトランジスタＴrDを含む。電流生成用トランジスタＴrAと、コンデンサＣ1と、３つのスイッチング素子ＳＷA、ＳＷB、ＳＷCの構成は、図１１の基準電圧生成回路２１と同様である。
【０１３０】
スイッチング素子ＳＷDは、一方の端子が電流生成用トランジスタＴrAのドレイン端子に接続され、他方の端子には、電源回路（図示略）から電位Ｖrefと電流生成用トランジスタＴrAの閾値電圧の差よりも低い電位Ｖref2が供給される。
【０１３１】
トランジスタＴrDは、ｎチャネル型であり、ソース端子が電流生成用トランジスタＴrAのドレイン端子に接続され、ドレイン端子がスイッチング素子１０５の一方の端子に接続され、データ信号Ｘjのパルス幅を定義する階調データＤが制御回路３０からゲート端子に供給される。すなわち、トランジスタＴrDから基準電流線２２０を介してデータ線１０３に出力されるデータ信号Ｘjは、階調データＤに応じたパルス幅にわたって電流値が基準電流Ｉr0となるパルス信号となる。
【０１３２】
＜Ｂ−３−４：第４変形例＞
第３変形例においては、ＰＷＭ用回路が基準電流生成回路２１０として採用された構成を例示したが、以下の変形例においては、各々が別個の電流生成用トランジスタＴrAによって生成された複数の基準電流Ｉr0を選択的に出力して画素回路４０を駆動するパルス振幅変調（ＰＡＭ：pulse amplitude modulation）方式の電流加算型回路が採用される。
【０１３３】
図２１は、本変形例におけるひとつの単位回路Ｕの構成を示す回路図である。図２１に示すように、本変形例の単位回路Ｕはひとつの基準電流生成回路２１１を含む。この基準電流生成回路２１１は、コンデンサＣ1と、２個のスイッチング素子ＳＷAおよびＳＷBと、４個の電流生成用トランジスタＴrA（ＴrA1ないしＴrA4）と、４個のスイッチング素子ＳＷC（ＳＷC1ないしＳＷC4）と、４個のスイッチング素子ＳＷD（ＳＷD1ないしＳＷD4）と、４個のトランジスタＴrD（ＴrD1ないしＴrD4）とを含む。
【０１３４】
４個の電流生成用トランジスタＴrAは、各々のソース端が相互に接続されるとともに各々のゲート端子がコンデンサＣ1の一方の端子に共通に接続されている。また、各電流生成用トランジスタＴrAのドレイン端子は、その後段に配置されたひとつのトランジスタＴrDのソース端子に接続されている。４個のトランジスタＴrDの各々のゲート端子には階調データＤの各ビットが供給され、各々のドレイン端子はスイッチング素子１０５に対して共通に接続されている。すなわち、本変形例の単位回路Ｕは、電流生成用トランジスタＴrAとトランジスタＴrDとスイッチング素子ＳＷCおよびＳＷDとで構成される回路（すなわち図２０と同様の回路）の４個を並列に配置した構成となっている。
【０１３５】
４個のスイッチング素子ＳＷC（ＳＷC1ないしＳＷC4）の各々は、一方の端子が電流生成用トランジスタＴrA（ＴrA1ないしＴrA4）のゲート端子に、他方の端子が電流生成用トランジスタＴrA（ＴrA1ないしＴrA4）のドレイン端子に接続され、制御回路３０からの制御信号ＳCに応じて接続状態および非接続状態の何れかに切り替わる。また、４個のスイッチング素子ＳＷD（ＳＷD1ないしＳＷD4）の各々は、一方の端子が電流生成用トランジスタＴrA（ＴrA1ないしＴrA4）のドレイン端子に、他方の端子が電位Ｖref2に接続され、制御回路３０からの制御信号ＳDに応じて接続状態および非接続状態の何れかに切り替わる。
【０１３６】
４個のトランジスタＴrD1のうち少なくともひとつが階調データＤに応じて選択されると、このトランジスタＴrD1に対応した電流生成用トランジスタＴrAによって生成された基準電流Ｉr0が基準電流線２２０にて加算されたうえでデータ信号Ｘjとしてデータ線１０３に出力される。このように、本変形例においては、４個のトランジスタＴrD1ないしＴrD4が、基準電流Ｉr0に応じたデータ信号Ｘjをデータ線１０３に出力する手段（信号出力手段）として機能する。この構成によれば、図１１における電流出力回路２３を不要とすることができるから、単位回路Ｕの配置に要する面積を削減することができる。
【０１３７】
＜Ｂ−３−５：その他の変形例＞
第２実施形態やその変形例の各々には以下のような変形も加えられ得る。
【０１３８】
（１）第２実施形態においては、相前後する水平走査期間の間のブランキング期間または相前後する垂直走査期間の間のブランキング期間にリフレッシュ動作が実行される構成を例示したが、複数の水平走査期間Ｈや複数の垂直走査期間を単位として１回のリフレッシュ動作が実行される構成としてもよい。例えば、画素領域Ｐの総ての走査線１０１が所定の回数だけ選択されるたびにリフレッシュ動作が実行される構成が採用される。
【０１３９】
（２）第２実施形態では、電流生成用トランジスタＴrAをｐチャネル型のトランジスタ、電圧生成用トランジスタＴrBをｎチャネル型のトランジスタで構成した場合について説明したが、電流生成用トランジスタＴrAをｎチャネル型のトランジスタ、電圧生成用トランジスタＴrBをｐチャネル型のトランジスタで構成してもよい。
【０１４０】
（３）第２実施形態においては、期間Ａでスイッチング素子ＳＷDを接続状態にし、電流生成用トランジスタＴrAのドレイン端子と電圧生成用トランジスタＴrBのドレイン端子を接続し、電流生成用トランジスタＴrAのゲート端子の電位を設定するように説明したが、電流生成用トランジスタＴrAがオンする電圧を電流生成用トランジスタＴrAのゲート端子とドレイン端子に印加する構成にしてもよい。このような構成にすれば、リフレッシュ動作に必要な期間を、（期間Ａ＋期間Ｂ＋期間Ｃ）から（期間Ｂ＋期間Ｃ）にすることができ、リフレッシュ動作の期間を期間Ａの期間だけ短くすることができる。
【０１４１】
（４）第２実施形態においては制御信号ＳAと制御信号ＳBという２系統の信号が制御回路３０から出力される構成を例示したが、制御回路３０からは制御信号ＳAおよび制御信号ＳBの一方のみを出力し、他方の信号はインバータで論理レベルを反転することで生成してもよい。
【０１４２】
（５）第２変形例では、図１８に示すように、２個の基準電圧生成回路２１Ａ、２１Ｂと、選択回路２９とで構成するように説明したが、基準電圧生成回路２１Ａ、２１Ｂの電圧生成用トランジスタＴrBを共通にして、基準電流を交互に出力する構成にしてもよい。また、第２変形例では、２個の基準電圧生成回路２１Ａおよび２１Ｂが選択回路２９を介してひとつの電流出力回路２３に接続された構成を例示したが、第１変形例に例示したように、２個の基準電圧生成回路２１Ａおよび２１Ｂに選択回路２９を介して複数の電流出力回路２３が接続される構成としてもよい。
【０１４３】
（６）以上の各形態では、電流生成用トランジスタＴrAのゲート端子にコンデンサＣ1を接続するように説明したが、電流生成用トランジスタＴrAのゲート端子の電圧を保持できれば必ずしもコンデンサでなくても構わない。
【０１４４】
＜Ｃ：第３実施形態＞
次に、本発明の第３実施形態について説明する。なお、本実施形態のうち第１実施形態と共通する要素については同一の符号を付してその説明を適宜に省略する。
【０１４５】
＜Ｃ−１：第３実施形態の構成＞
図２２は、本実施形態のデータ線駆動回路２０におけるひとつの単位回路Ｕの構成を示す回路図である。同図に示すように、この単位回路Ｕは基準電圧生成回路２１と電流出力回路２３とを備える。電流出力回路２３の構成は第１実施形態と同様である。図２２に示すように、本実施形態の基準電圧生成回路２１は、ｐチャネル型の電流生成用トランジスタＴrAと、ｎチャネル型の電圧生成用トランジスタＴrBと、コンデンサＣ2と、４個のスイッチング素子ＳＷ（ＳＷ1ないしＳＷ4）とを含む。
【０１４６】
電流生成用トランジスタＴrAは、基準電流Ｉr0を生成するための手段であり、そのソース端子には電源電位Ｖddが供給される。電圧生成用トランジスタＴrBは、基準電流Ｉr0に応じた基準電圧Ｖref1を生成して基準電圧線２５に出力する手段である。電圧生成用トランジスタＴrBのゲート端子およびドレイン端子は電流生成用トランジスタＴrAのドレイン端子と基準電圧線２５とに対して共通に接続される。また、電圧生成用トランジスタＴrBのソース端子は接地される。
【０１４７】
コンデンサＣ2は、第１電極Ｅ1と第２電極Ｅ2との間隙に誘電体が介在する容量である。第１電極Ｅ1は、スイッチング素子ＳＷ1を介して端子Ｔ1に接続されるとともに、スイッチング素子ＳＷ2を介して端子Ｔ2に接続される。端子Ｔ1には電源回路（図示略）によって電圧ＶINIが印加される。同様に、端子Ｔ2には電圧Ｖrefが印加される。一方、第２電極Ｅ2は電流生成用トランジスタＴrAのゲート端子に接続される。なお、電流生成用トランジスタＴrAのゲート端子の電圧Ｖgを保持するための保持容量が電流生成用トランジスタＴrAのゲート端子とソース端子との間に介挿された構成としてもよい。
【０１４８】
スイッチング素子ＳＷ3は電流生成用トランジスタＴrAのゲート端子と接地電位Ｇndとの間に介在する。スイッチング素子ＳＷ4は、電流生成用トランジスタＴrAのゲート端子とドレイン端子との間に介在する。したがって、スイッチング素子ＳＷ4がオン状態に遷移すると電流生成用トランジスタＴrAはダイオード接続される。
【０１４９】
各スイッチング素子ＳＷは、これに供給される制御信号Ｓ（Ｓ1ないしＳ4）がハイレベルになるとオン状態（導通状態）に遷移しローレベルになるとオフ状態（非導通状態）に遷移するスイッチである。例えば、スイッチング素子ＳＷ1は制御信号Ｓ1がハイレベルであればオン状態となってローレベルであればオフ状態となる。各制御信号Ｓは制御回路３０から供給される。
【０１５０】
＜Ｃ−２：第３実施形態の動作＞
図２３は、本実施形態における基準電圧生成回路２１の動作を説明するためのタイミングチャートである。本実施形態においては、イネーブル信号ＳENBがハイレベルを維持する水平走査期間Ｈ（第４期間Ｐ4）とイネーブル信号ＳENBがローレベルを維持するブランキング期間Ｈbとを周期Ｔとして複数回にわたってリフレッシュ動作が実行される。ブランキング期間Ｈbは、第１期間Ｐ1と第２期間Ｐ2と第３期間Ｐ3とに区分される。第１期間Ｐ1と第２期間Ｐ2とは電流生成用トランジスタＴrAの閾値電圧Ｖthの誤差（バラツキ）を補償するための期間であり、第３期間Ｐ3と第４期間Ｐ4（水平走査期間Ｈ）とは実際に基準電流Ｉr0を生成するための期間である。
【０１５１】
制御信号Ｓ1は、ブランキング期間Ｈbにてハイレベルを維持するとともに水平走査期間Ｈにてローレベルを維持する。一方、制御信号Ｓ2は、制御信号Ｓ1の論理レベルを反転した信号であり、ブランキング期間Ｈbにてローレベルを維持するとともに水平走査期間Ｈにおいてハイレベルを維持する。制御信号Ｓ3は、ブランキング期間Ｈbの第１期間Ｐ1においてハイレベルを維持し、それ以外の期間においてローレベルを維持する。制御信号Ｓ4は、ブランキング期間Ｈbの第１期間Ｐ1と第２期間Ｐ2とにおいてハイレベルを維持し、それ以外の期間においてローレベルを維持する。
【０１５２】
次に、図２３および図２４を参照して基準電圧生成回路の具体的な動作を説明する。図２４は、第１期間Ｐ1ないし第４期間Ｐ4の各々における基準電圧生成回路２１の等価的な構成を示す回路図である。
【０１５３】
図２３に示すように、第１期間Ｐ1においては、制御信号Ｓ1とＳ3とＳ4とがハイレベルを維持するとともに制御信号Ｓ2がローレベルを維持する。したがって、スイッチング素子ＳＷ1とＳＷ3とＳＷ4とがオン状態に遷移するとともにスイッチング素子ＳＷ2がオフ状態を維持する。すなわち、図２４の部分(a)に等価的に図示されるように、電圧INIがコンデンサＣ2の第１電極Ｅ1に印加されるとともに、コンデンサＣ2の第２電極Ｅ2（電流生成用トランジスタＴrAのゲート端子）の電圧Ｖgが接地電位Ｇndに低下する。
【０１５４】
第１期間Ｐ1の経過後の第２期間Ｐ2においては、制御信号Ｓ3がローレベルに遷移するとともにそれ以外の制御信号Ｓは第１期間Ｐ1と同じレベルを維持する。したがって、図２４の部分(b)に等価的に図示されるように、スイッチング素子ＳＷ3がオフ状態に遷移することによって第２電極Ｅ2に対する接地電位Ｇndの供給が停止される。この結果、第２電極Ｅ2の電圧Ｖgは、第１期間Ｐ1にて設定された接地電位Ｇndから徐々に上昇し、図２３および図２４の部分(b)に示すように、電源電位Ｖddと電流生成用トランジスタＴrAの閾値電圧Ｖthとの差分値（Ｖdd−Ｖth）に到達した段階で安定する。すなわち、第２期間Ｐ2においては、第２電極Ｅ2の電圧Ｖgが電源電位Ｖddと閾値電圧Ｖthとに応じた電圧値に設定される。
【０１５５】
第２期間Ｐ2の経過後の第３期間Ｐ3においては、制御信号Ｓ4がローレベルに遷移するとともにそれ以外の制御信号Ｓは第２期間Ｐ2と同じレベルを維持する。したがって、図２４の部分(c)に図示されるように、スイッチング素子ＳＷ4がオフ状態に遷移することによって電流生成用トランジスタＴrAのダイオード接続が解除される。第３期間Ｐ3において第２電極Ｅ2の電圧Ｖgは「Ｖdd−Ｖth」に維持される。
【０１５６】
次いで、第３期間Ｐ3の経過後の第４期間Ｐ4においては、制御信号Ｓ1がハイレベルからローレベルに遷移するとともに制御信号Ｓ2がローレベルからハイレベルに遷移する。したがって、第１電極Ｅ1に印加される電圧は端子Ｔ1の電圧ＶINIから端子Ｔ2の電圧Ｖrefに変化する。第４期間Ｐ4において第２電極Ｅ2は電気的にフローティング状態にあるから、コンデンサＣ2における容量カップリングによって、第２電極Ｅ2の電圧Ｖgは第１電極Ｅ1の電圧の変動分ΔＶ（＝ＶINI−Ｖref）に応じたレベルだけ変化する。より具体的には、第２電極Ｅ2の電圧の変動量は、電流生成用トランジスタＴrAのゲート容量やその近傍に寄生する容量（電流生成用トランジスタＴrAのゲート端子とソース端子との間に保持容量が介挿された構成においてはさらに保持容量の静電容量）に応じた係数ｋを利用して「ｋ・ΔＶ」と表現される。すなわち、図２４の部分(d)に示されるように、第４期間Ｐ4においては、この変動後の電圧Ｖg（＝Ｖdd−Ｖth−ｋ・ΔＶ）がゲート端子に印加されることによって電流生成用トランジスタＴrAはオン状態に遷移し、そのソース端子とドレイン端子との間には基準電流Ｉr0が流れる。
【０１５７】
第４期間Ｐ4において電流生成用トランジスタＴrAが飽和状態で動作すると仮定すれば、基準電流Ｉr0は以下の式によって表現される。
Ｉr0＝（β／２）・（Ｖgs−Ｖth）２
この式における電圧Ｖgsは電流生成用トランジスタＴrAのゲート−ソース間の電圧である。いま、第４期間Ｐ4においてゲート端子の電圧Ｖgは「Ｖdd−Ｖth−ｋ・ΔＶ」に設定されるから、ゲート−ソース間の電圧Ｖgsは「Ｖdd−（Ｖdd−Ｖth−ｋ・ΔＶ）」と表現される。この電圧Ｖgsを上式に代入して変形すると以下の式が導出される。
Ｉr0＝（β／２）・ｋ・ΔＶ
【０１５８】
すなわち、本実施形態における基準電流Ｉr0は、電流生成用トランジスタＴrAの閾値電圧Ｖthに依存せず、電圧Ｖrefと電圧ＶINIとの差分値ΔＶに応じた電流値に設定される。したがって、この基準電流Ｉr0に基づいて電圧生成用トランジスタＴrBにて生成される基準電圧Ｖref1は、電流生成用トランジスタＴrAの閾値電圧Ｖthの誤差に依存しない電圧となる。なお、本実施形態において、基準電流Ｉr0を決定する係数ｋはコンデンサＣ2の容量に依存する。しかしながら、各単位回路ＵにおけるコンデンサＣ2の容量の誤差は閾値電圧Ｖthの誤差よりも容易に抑制される。したがって、コンデンサＣ2の容量の誤差を考慮したとしても、本実施形態によれば、従来の技術よりも確実かつ容易に閾値電圧Ｖthの誤差を補償することができると言える。
【０１５９】
本実施形態においても、以上に説明したリフレッシュ動作（基準電流Ｉr0を所定値に設定する動作）が複数回にわたって実行されるから、例えば電流生成用トランジスタＴrAのゲート端子の電圧Ｖgや基準電圧Ｖref1がノイズなどに起因して変化した場合であっても、その直後のブランキング期間Ｈbにおいては所期値に復帰する。したがって、本実施形態においても第１実施形態と同様の効果が奏される。また、本実施形態においては、容量カップリングによる電圧Ｖgの設定およびその保持のためにコンデンサＣ1が兼用されるから、電圧Ｖgの設定とその保持とのために別個のコンデンサが配置された構成と比較して回路の規模を縮小することができる。
【０１６０】
＜Ｃ−３：第３実施形態の変形例＞
第３実施形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【０１６１】
＜Ｃ−３−１：第１変形例＞
図２５は、本変形例における単位回路Ｕの構成を示す回路図である。同図に示すように、本変形例の単位回路Ｕにおける基準電圧生成回路２１は、図２２の要素に加えてスイッチング素子ＳＷ5を含む。このスイッチング素子ＳＷ5は電流生成用トランジスタＴrAのゲート端子とコンデンサＣ2の第２電極Ｅ2との間に介挿されて両者の電気的な接続を制御するスイッチである。スイッチング素子ＳＷ5は、制御回路３０から供給される制御信号Ｓ5がハイレベルであればオン状態となり、この制御信号Ｓ5がローレベルであればオフ状態となる。
【０１６２】
次に、図２６は、本変形例における基準電圧生成回路２１の動作を説明するためのタイミングチャートである。本変形例においても第３実施形態と同様に、所定の周期Ｔごとに複数回にわたってリフレッシュ動作が実行される。周期Ｔは、期間Ｐ0と第１期間Ｐ1ないし第５期間Ｐ5とを含む。期間Ｐ0から第２期間Ｐ2までの期間が電流生成用トランジスタＴrAの閾値電圧Ｖthの誤差を補償するための期間であり、第３期間Ｐ3と第４期間Ｐ4（水平走査期間）とが実際に基準電流Ｉr0を生成するための期間である。以下では図２３と図２４を参照して基準電圧生成回路２１の具体的な動作を説明する。図２４は、期間Ｐ0から第５期間Ｐ5の各々における基準電圧生成回路２１の等価的な構成を示す回路図である。
【０１６３】
図２６に示すように、期間Ｐ0においては、制御信号Ｓ1とＳ3とがハイレベルとなり制御信号Ｓ2とＳ4とＳ5とはローレベルとなる。したがって、図２７の部分(a)に示すように、期間Ｐ0においては、電流生成用トランジスタＴrAのゲート端子とコンデンサＣ2の第２電極Ｅ2とが電気的に切り離されたうえで、第１電極Ｅ1に電圧ＶINIが印加されるとともに第２電極Ｅ2に接地電位Ｇndが供給される。この期間Ｐ0において、電流生成用トランジスタＴrAのゲート端子の電圧Ｖgは、コンデンサＣ2以外の容量成分（例えば電流生成用トランジスタＴrAのゲート容量）によって、第５期間Ｐ5の終点にて印加されていた電圧に維持される。この電圧は電流生成用トランジスタＴrAをオン状態とする電圧である。
【０１６４】
期間Ｐ0の直後の第１期間Ｐ1においては、図２６に示すように、制御信号Ｓ3がローレベルに遷移するとともに制御信号Ｓ5がハイレベルに遷移する。したがって、図２７の部分(b)に示すように、第２電極Ｅ2に対する接地電位Ｇndの供給が停止され、かつ、電流生成用トランジスタＴrAのゲート端子とコンデンサＣ2の第２電極Ｅ2とが電気的に接続される。期間Ｐ0において第２電極Ｅ2は接地されていたから、第１期間Ｐ1にて第２電極Ｅ2に接続された電流生成用トランジスタＴrAのゲート端子の電圧Ｖgは期間Ｐ0よりも低い電圧値（電流生成用トランジスタＴrAをオン状態とする電圧値）に変化する。
【０１６５】
第１期間Ｐ1に続く第２期間Ｐ2においては、図２６および図２７の部分(c)に示すように、制御信号Ｓ4がハイレベルに遷移してスイッチング素子ＳＷ4がオン状態となる。したがって、第３実施形態と同様に、電圧Ｖgは、第１期間Ｐ1にて設定された電圧値から徐々に上昇し、電源電位Ｖddと電流生成用トランジスタＴrAの閾値電圧Ｖthとの差分値（Ｖdd−Ｖth）に到達した段階で安定する。また、第２期間Ｐ2に続く第３期間Ｐ3においては、制御信号Ｓ4がローレベルに遷移することによって電流生成用トランジスタＴrAのダイオード接続が解除される（図２７の部分(c)）。
【０１６６】
第４期間Ｐ4においては、第３実施形態と同様に、第１電極Ｅ1に印加される電圧が電圧ＶINIから電圧Ｖrefに「ΔＶ」だけ変化することによって、電流生成用トランジスタＴrAのゲート端子の電圧Ｖgは「ｋ・ΔＶ」だけ変動する。したがって、第３実施形態と同様の理由により、電流生成用トランジスタＴrAのソース端子とドレイン端子との間には、図２７の部分(d)に示すように、その閾値電圧Ｖthに依存しない基準電流Ｉr0が流れる。
【０１６７】
第４期間Ｐ4の経過後の第５期間Ｐ5においては、制御信号Ｓ5がローレベルに維持することによって電流制御トランジスタＴrAのゲート端子と第２電極Ｅ2とが電気的に切り離される。したがって、ゲート端子の電圧Ｖgは、第４期間Ｐ4における電圧値のまま期間Ｐ0の終点まで維持される。
【０１６８】
以上に説明したように、本変形例においては電流生成用トランジスタＴrAのゲート端子が何れの期間においても接地されないから、この電流生成用トランジスタＴrAは完全にはオン状態とならない。したがって、本変形例によれば、第１期間Ｐ1にて電流生成用トランジスタＴrAのゲート端子が接地される第３実施形態と比較して、閾値電圧Ｖthの補償のための動作時に電流生成用トランジスタＴrAに流れる電流が抑制され、この結果として消費電力を低減することが可能となる。さらに、電流生成用トランジスタＴrAのゲート端子が接地されないから、第３実施形態と比較して、ゲート端子の電圧Ｖgが第２期間Ｐ2にて「Ｖdd−Ｖth」に到達するまでの時間長を短縮することができるという利点がある。
【０１６９】
＜Ｃ−３−２：第２変形例＞
図２２や図２５においては、コンデンサＣ2以外の容量成分（例えば電流生成用トランジスタＴrAのゲート容量）によって電流生成用トランジスタＴrAのゲート端子の電圧Ｖgが保持される構成を例示したが、この電圧Ｖgを保持するための容量が独立して配置された構成も採用される。例えば、第１実施形態のコンデンサＣ1（図３）と同様に、電圧Ｖgを保持するためのコンデンサが、コンデンサＣ2とは別個に、電流生成用トランジスタＴrAのゲート端子と所定の配線（例えば電源線や接地線）との間に介挿された構成としてもよい。
【０１７０】
＜Ｃ−３−３：その他の変形例＞
本実施形態についても第１実施形態や第２実施形態と同様の変形例が適宜に採用される。例えば、図２２や図２５においてはひとつの電流出力回路２３ごとにひとつの基準電圧生成回路２１が設置される構成を例示したが、ひとつの基準電圧生成回路２１に複数の電流出力回路２３が接続された構成（すなわち基準電圧生成回路２１が複数の電流出力回路２３によって共用される構成）としてもよい。また、図８や図１８に例示したように、複数の基準電圧生成回路２１にて生成された基準電圧（あるいはその基礎となった基準電流）が選択的に電流出力回路２３に出力される構成としてもよい。
【０１７１】
＜Ｄ：その他の形態＞
各形態（各実施形態およびその変形例）には以上に例示した以外にも様々な変形が加えられ得る。具体的な変形の態様を例示すれば以下の通りである。
【０１７２】
（１）画素回路４０の構成は任意に変更される。例えば、以上の各形態においては、電流プログラミング方式の画素回路４０を例示したが、データ信号Ｘjの電圧値に応じてＯＬＥＤ素子４１の輝度（階調）が制御される電圧プログラミング方式の画素回路を採用してもよい。この構成においては、例えば、各形態の電流出力回路２３から出力された電流値を電流／電圧変換回路によって電圧値に変換した信号がデータ信号Ｘjとして各データ線１０３に出力される。
【０１７３】
また、以上の各形態においては、ＯＬＥＤ素子４１を制御するためのスイッチング素子（例えば図２のＴr1ないしＴr4）が画素回路４０に配置されたアクティブマトリクス方式の電気光学装置を例示したが、画素回路４０がこれらのスイッチング素子を持たないパッシブマトリクス方式の電気光学装置にも本発明は適用される。
【０１７４】
（２）第１実施形態においては、初期化期間ＰINIおよび各ブランキング期間Ｈbの双方にてリフレッシュ動作が実行される構成を例示したが、各ブランキング期間Ｈbにおいてのみリフレッシュ動作を実行する構成も採用される。また、以上の各形態において、リフレッシュ動作が実行されるタイミングは初期化期間ＰINIやブランキング期間Ｈbに限られない。このように本発明においては、複数回にわたってリフレッシュ動作が実行される構成であれば足りる。
【０１７５】
（３）図２０を参照して説明した形態は第１実施形態や第３実施形態にも同様に適用される。例えば、第１実施形態においては、電流生成用トランジスタＴbに流れる基準電流Ｉr0（あるいはミラー電流Ｉr1）が階調データＤに応じた時間密度（パルス幅）でデータ信号Ｘjとしてデータ線１０３に出力される構成としてもよい。第３実施形態についても同様であり、図２２の電流生成用トランジスタＴrAに流れる基準電流Ｉr0が階調データＤに応じた時間密度でデータ信号Ｘjとしてデータ線１０３に出力される構成も採用される。
【０１７６】
（４）以上の各形態においてはＯＬＥＤ素子４１を利用した電気光学装置１を例示したが、これ以外の電気光学素子を利用した電気光学装置にも本発明は適用される。例えば、無機ＥＬ素子を利用した表示装置、電界放出ディスプレイ（ＦＥＤ：Field  Emission  Display）、表面導電型電子放出ディスプレイ（ＳＥＤ：Surface-conduction  Electron-emitter  Display）、弾道電子放出ディスプレイ（ＢＳD：Ballistic  electron  Surface  emitting  Display）、発光ダイオードを利用した表示装置、あるいは光書込み型のプリンタや電子複写機の書き込みヘッドといった各種の電気光学装置にも本発明は適用される。
【０１７７】
＜Ｅ：応用例＞
次に、本発明に係る電気光学装置を適用した電子機器について説明する。図２８は、実施形態に係る電気光学装置１を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての電気光学装置１と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置１はＯＬＥＤ素子４１を用いるので、視野角が広く見易い画面を表示できる。
【０１７８】
図２９に、実施形態に係る電気光学装置１を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。
【０１７９】
図３０に、実施形態に係る電気光学装置１を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての電気光学装置１を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１に表示される。
【０１８０】
なお、本発明に係る電気光学装置が適用される電子機器としては、図２８から図３０に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【０１８１】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】ひとつの画素回路の構成を示す回路図である。
【図３】データ線駆動回路の構成を示す回路図である。
【図４】データ線駆動回路の動作を説明するためのタイミングチャートである。
【図５】第１変形例に係るデータ線駆動回路の構成を示す回路図である。
【図６】第１変形例に係るデータ線駆動回路の動作を説明するためのタイミングチャートである。
【図７】第２変形例に係る基準電圧生成回路の構成を示す回路図である。
【図８】第３変形例に係る電流出力回路の前段の構成を示す回路図である。
【図９】第３変形例の動作を説明するためのタイミングチャートである。
【図１０】第４変形例に係る基準電圧生成回路の構成を示す回路図である。
【図１１】本発明の第２実施形態に係るデータ線駆動回路の単位回路の構成を示す回路図である。
【図１２】データ線駆動回路の動作を説明するためのタイミングチャートである。
【図１３】期間Ａにおける単位回路の状態を示す回路図である。
【図１４】期間Ｂにおける単位回路の状態を示す回路図である。
【図１５】期間Ｃにおける単位回路の状態を示す回路図である。
【図１６】期間Ｄにおける単位回路の状態を示す回路図である。
【図１７】第１変形例に係るデータ線駆動回路の構成を示す回路図である。
【図１８】第２変形例に係るデータ線駆動回路の構成を示す回路図である。
【図１９】第２変形例の動作を説明するためのタイミングチャートである。
【図２０】第３変形例に係るデータ線駆動回路の構成を示す回路図である。
【図２１】第４変形例に係るデータ線駆動回路の構成を示す回路図である。
【図２２】第３実施形態に係るデータ線駆動回路の構成を示す回路図である。
【図２３】データ線駆動回路の動作を説明するためのタイミングチャートである。
【図２４】各期間における基準電圧生成回路の状態を等価的に示す回路図である。
【図２５】第３実施形態の第１変形例に係るデータ線駆動回路の構成を示す回路図である。
【図２６】基準電圧生成回路の動作を説明するためのタイミングチャートである。
【図２７】各期間における基準電圧生成回路の状態を等価的に示す回路図である。
【図２８】本発明に係る電子機器の形態（パーソナルコンピュータ）を示す斜視図である。
【図２９】本発明に係る電子機器の形態（携帯電話機）を示す斜視図である。
【図３０】本発明に係る電子機器の形態（携帯情報端末）を示す斜視図である。
【符号の説明】
【０１８２】
１…電気光学装置、ＡＡ…電気光学パネル、Ｐ…画素領域、１０……走査線駆動回路、２０……データ線駆動回路、Ｕ……単位回路、２１……基準電圧生成回路、２１１……補償回路、２１３……変換回路、２２……カレントミラー回路、２３……電流出力回路、２５……基準電圧線、２７……電圧供給線、２９……比較回路、３０……制御回路、４０……画素回路、４１……ＯＬＥＤ素子、１０１……走査線、１０２……発光制御線、１０３……データ線、１０５……スイッチング素子、Ｔa……補償用トランジスタ、Ｔb，ＴrA……電流生成用トランジスタ、Ｔd，ＴrB……電圧生成用トランジスタ、Ｃ1，Ｃ2……キャパシタ、Ｒ……抵抗、Ｉr0……基準電流、Ｖref1……基準電圧、Ｖr1……オン電圧。
【図１】
2006293289.tif 000003
【図２】
2006293289.tif 000004
【図３】
2006293289.tif 000005
【図４】
2006293289.tif 000006
【図５】
2006293289.tif 000007
【図６】
2006293289.tif 000008
【図７】
2006293289.tif 000009
【図８】
2006293289.tif 000010
【図９】
2006293289.tif 000011
【図１０】
2006293289.tif 000012
【図１１】
2006293289.tif 000013
【図１２】
2006293289.tif 000014
【図１３】
2006293289.tif 000015
【図１４】
2006293289.tif 000016
【図１５】
2006293289.tif 000017
【図１６】
2006293289.tif 000018
【図１７】
2006293289.tif 000019
【図１８】
2006293289.tif 000020
【図１９】
2006293289.tif 000021
【図２０】
2006293289.tif 000022
【図２１】
2006293289.tif 000023
【図２２】
2006293289.tif 000024
【図２３】
2006293289.tif 000025
【図２４】
2006293289.tif 000026
【図２５】
2006293289.tif 000027
【図２６】
2006293289.tif 000028
【図２７】
2006293289.tif 000029
【図２８】
2006293289.tif 000030
【図２９】
2006293289.tif 000031
【図３０】
2006293289.tif 000032