(57)【要約】【課題】回路面積を増大させることなく、高い変換精度を得ることができるディジタル／アナログ変換回路を提供する。【解決手段】電流モニタ回路４において、電流源用トランジスタ２−１および２−ｋの出力電流がそれぞれモニタされる。補正電流生成回路５において、当該モニタされた２つの電流Ｉ１およびＩ２が所定の比を有するように調節した補正電流Ｉｃが生成されて、抵抗１２−１〜１２−（ｋ−１）の直列回路の一端Ｎｋに入力される。これにより、電流源用トランジスタ２−１および２−ｋの出力電流比が所定の比に近づくように負帰還の制御が行われる。【選択図】      図１
2006025344.tif 000002
【特許請求の範囲】
【請求項１】
所定の重み付けがなされた電流を分岐して出力するための複数の電流分岐ノードを有する抵抗直列回路と、上記電流分岐ノードにそれぞれ接続される複数の分岐抵抗とを含んだ抵抗ラダー回路と、上記電流分岐ノードから上記分岐抵抗を介して入力される電流に応じた電流を出力する複数の電流源回路とを有し、上記複数の電流源回路が出力する複数の電流の中から、与えられるディジタル信号に応じて選択した電流を合成して出力するディジタル／アナログ変換回路であって、
所定の２つの電流源回路において出力される電流をそれぞれモニタする電流モニタ回路と、
上記電流モニタ回路においてモニタされた２つの電流が所定の比を有するように調節した補正電流を生成して上記抵抗直列回路に入力する補正電流生成回路と、
を有するディジタル／アナログ変換回路。
【請求項２】
上記電流モニタ回路は、最大の重み付けを持つ電流を分岐するための第１の電流分岐ノードから電流を入力する第１の電流源回路の出力電流、および、最小の重み付けを持つ電流を分岐するための第２の電流分岐ノードから電流を入力する第２の電流源回路の出力電流をそれぞれモニタする、
請求項１に記載のディジタル／アナログ変換回路。
【請求項３】
上記電流モニタ回路は、
上記第１の電流分岐ノードに接続される分岐抵抗と等価な構造を有し、上記第１の電流分岐ノードに接続される第１のモニタ用抵抗と、
上記第１の電流源回路と等価な構造を有し、上記第１の電流分岐ノードから上記第１のモニタ用抵抗を介して入力される電流に応じた第１のモニタ電流を出力する第１のモニタ用電流源回路と、
上記第２の電流分岐ノードに接続される分岐抵抗と等価な構造を有し、上記第２の電流分岐ノードに接続される第２のモニタ用抵抗と、
上記第２の電流源回路と等価な構造を有し、上記第２の電流分岐ノードから上記第２のモニタ用抵抗を介して入力される電流に応じた第２のモニタ電流を出力する第２のモニタ用電流源回路と、を含む、
請求項２に記載のディジタル／アナログ変換回路。
【請求項４】
上記補正電流生成回路は、
上記第１のモニタ電流が流れる第１のダイオードと、
上記第２のモニタ電流が流れる第２のダイオードと、
上記第１のダイオードおよび上記第２のダイオードの順方向電圧の差に応じた上記補正電流を出力する電流出力回路と、
を含み、
上記第１のモニタ電流と上記第２のモニタ電流とが上記所定の比を有するとき、上記第１のダイオードおよび上記第２のダイオードの順方向電圧が互いに等しくなるように、当該２つのダイオードの接合面積比が設定される、
請求項３に記載のディジタル／アナログ変換回路。
【請求項５】
上記補正電流生成回路は、
上記第１のモニタ電流が流れる第１の電流検出用抵抗と、
上記第１のモニタ電流が流れる第２の電流検出用抵抗と、
上記第１の電流検出用抵抗および上記第２の電流検出用抵抗に発生する電圧の差に応じた上記補正電流を出力する電流出力回路と、
を含み、
上記第１のモニタ電流と上記第２のモニタ電流とが上記所定の比を有するとき、上記第１の電流検出用抵抗および上記第２の電流検出用抵抗に発生する電圧が互いに等しくなるように、当該２つの抵抗の抵抗比が設定される、
請求項３に記載のディジタル／アナログ変換回路。
【請求項６】
上記第１の電流検出用抵抗は、上記第２の電流検出用抵抗と等価な構造を有する複数の抵抗の並列回路を含む、
請求項５に記載のディジタル／アナログ変換回路。
【請求項７】
上記補正電流生成回路は、
上記第１のモニタ電流を一定の比率で減少させて出力する第１のカレントミラー回路と、
上記第２のモニタ電流を一定の比率で増大させて出力する第２のカレントミラー回路と、
上記第１のカレントミラー回路および上記第２のカレントミラー回路から出力される電流の差に応じた上記補正電流を出力する電流出力回路と、
を含み、
上記第１のモニタ電流と上記第２のモニタ電流とが上記所定の比を有するとき、上記第１のカレントミラー回路および上記第２の電流検出用抵抗の出力電流が互いに等しくなるように、当該２つのカレントミラー回路の入出力電流比が設定される、
請求項３に記載のディジタル／アナログ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＲ−２Ｒ型等の抵抗ラダー回路を用いるディジタル／アナログ変換回路に関するものである。
【背景技術】
【０００２】
図５は、一般的な電流加算型Ｄ／Ａ変換回路の構成の一例を示す図である。
なお、本明細書では、「ディジタル／アナログ変換」を「Ｄ／Ａ変換」と省略して表記することがある。
【０００３】
図５に示すＤ／Ａ変換回路は、電流源回路部１０１と、Ｒ−２Ｒ型抵抗ラダー回路１０２と、電流合成部１０３とを有する。
【０００４】
Ｒ−２Ｒ型抵抗ラダー回路１０２は、抵抗値が‘Ｒ’の抵抗（以降、抵抗Ｒと表記する）をｋ−１個、抵抗値が‘２Ｒ’の抵抗（以降、抵抗２Ｒと表記する）をｋ＋１個有しており、この２種類の抵抗を梯子状に接続して構成される。
ｋ−１個の抵抗Ｒは、直列に接続される。
抵抗２Ｒは、抵抗Ｒの直列回路における始端のノードＮ１と中点のノードＮ２〜Ｎ（ｋ−１）にそれぞれ１つ、終端のノードＮｋに２つ接続される。
始端のノードＮ１は、負の電源ラインＶＥＥに接続される。
【０００５】
ノードＮ１〜Ｎｋに接続されていない抵抗２Ｒの他方の端子を全て同一の電位に保つ場合、抵抗Ｒ２の電流は、ノードＮ１から電源ラインＶＥＥに流れる電流Ｉに対して１／２のべき乗倍に重み付けられた電流になる。すなわち、ノードＮ１，Ｎ２，Ｎ３，…に接続される抵抗２Ｒには、それぞれ、電流Ｉ／２，Ｉ／４，Ｉ／８，…が流れる。
【０００６】
電流源回路部１０１は、Ｒ−２Ｒ型抵抗ラダー回路１０２において重み付けられた電流をそれぞれ入力し、入力電流とほぼ同一レベルの電流を高い出力インピーダンスで電流合成部１０３に出力する。このインピーダンス変換を行う電流源回路として、電流源回路部１０１は、ｋ＋１個の電流源用トランジスタを有する。電流源用トランジスタのエミッタは、Ｒ−２Ｒ型抵抗ラダー回路１０２の抵抗２Ｒにそれぞれ接続され、ベースには共通のバイアス電圧ＶＢが入力される。
【０００７】
電流合成部１０３は、電流源回路部１０１から出力される各重み付け電流を図示しないディジタル信号に応じて合成し、出力端子Ｔｏから電流Ｉｏｕｔとして出力する。
すなわち、ｋビットのディジタル信号の各ビットに対応するｋ個のスイッチ回路を有しており、このスイッチ回路によって、電流源回路部１０１のｋ個の電流源用トランジスタのコレクタを接地ラインＧもしくは端子Ｔｏに接続する。
なお、最下位ビットの電流源用トランジスタと同じレベルの電流を出力するもう一方の電流源用トランジスタのコレクタは、接地ラインＧに接続される。
【０００８】
上記の構成によれば、１／２のべき乗に重み付けられた任意に電流を合成して、ディジタル信号に応じた電流レベルを有するアナログ信号を得ることができる。
【０００９】
ところで、バイポーラトランジスタのベース−エミッタ間電圧は、ベースとエミッタの接合部の電流密度に応じた大きさを有しており、エミッタ電流が大きいほどベース−エミッタ間電圧も大きくなる。そのため、電流源用トランジスタのエミッタ面積を全て等しくすると、エミッタ電流の大きい上位ビットのトランジスタほどベース−エミッタ間電圧が大きくなり、エミッタ電位が不揃いになる。
一方、Ｒ−２Ｒ型抵抗ラダー回路１０２において正確な重み付け電流を得るためには、重み付け電流を電流源回路部１０１に出力する端子、すなわち電流源用トランジスタのエミッタ電位を揃える必要がある。
したがって、図５に示すＤ／Ａ変換回路では、電流源用トランジスタのエミッタ面積を重み付け電流に比例した大きさに設定する必要があり、そのため、ディジタル信号のビットが多くなると、電流源回路部１０１の面積が著しく大きくなるという不利益を生じる。例えば８ビットのＤ／Ａ変換回路の場合、最上位ビットの重み付け電流を流すトランジスタは、最下位ビットのトランジスタと比較して２５６倍も大きなエミッタ面積を必要とする。
【００１０】
こうした回路面積の不利益を改善するため、特許文献１では、図６に示すように、電流源用トランジスタのベース間に抵抗を挿入して、ベースラインに電位勾配を持たせる方法が提案されている。
【００１１】
図６に示すＤ／Ａ変換回路は、図５に示すＤ／Ａ変換回路における電流源回路部１０１を電流源回路部１０１Ａに置き換え、更に、トランジスタ１０４と差動増幅回路１０５を追加したものである。
電流源回路部１０１Ａは、同一サイズのｋ＋１個の電流源用トランジスタを有する。このうち、ディジタル信号の各ビットに対応するｋ個の電流源用トランジスタのベース間には、上位ビットから下位ビットへ順番に、同一抵抗値を持つ抵抗が直列に挿入されており、１本の抵抗直列回路を構成している。この抵抗直列回路の最上位ビット側の端子には、バイアス電圧ＶＢが入力され、最下位ビット側の端子は、トランジスタ１０４を介して接地ラインＧに接続される。
差動増幅回路１０５は、最上位ビットと最下位ビットの電流源用トランジスタのエミッタ電位差を増幅してトランジスタ１０４のベースに帰還する。
上記の構成によれば、トランジスタ１０４に引き込まれる電流によってベースの各抵抗に電圧が生じ、この電圧によって各電流源用トランジスタのエミッタ電位の差が相殺される。これにより、電流源用トランジスタのサイズを同一にしても、重み付け電流の誤差を補正することができる。
【００１２】
また、特許文献２では、図７に示すように、Ｒ−２Ｒ型抵抗ラダー回路１０２における抵抗Ｒの直列回路に一定の電流ΔＩを流し込む方法が提案されている。
【００１３】
図７に示すＤ／Ａ変換回路は、図５に示すＤ／Ａ変換回路における電流変換回路１０１を電流源回路部１０１Ｂに置き換え、更に、カレントミラー回路１０６と、トランジスタ１０７および１０９と、抵抗１０８および１１０とを追加したものである。
電流源回路部１０１Ｂは、同一サイズのｋ＋１個の電流源用トランジスタを有する。このトランジスタのベースには、共通のバイアス電圧ＶＢが入力される。
トランジスタ１０７，１０９は、互いのエミッタ面積の比が２対１に設定されており、そのエミッタは抵抗値Ｒを持つ抵抗１０８，１１０を介してそれぞれ電源ラインＶＥＥに接続される。
カレントミラー回路１０６は、トランジスタ１０７のコレクタ電流とトランジスタ１０９のコレクタ電流との差に相当する電流ΔＩを生成して、Ｒ−２Ｒ型抵抗ラダー回路１０２における抵抗Ｒの直列回路の終端（ノードＮｋ）に入力する。
上記の構成によれば、直列に接続された抵抗Ｒに電流ΔＩが流れて、それぞれに電流ΔＩに応じた電圧が加算される。この加算された電圧が、２対１の出力電流比を有する２つの電流源用トランジスタのエミッタ電位差と概ね等しくなるため、各抵抗２Ｒには、エミッタ電位を揃えた状態と同様な電圧が加わり、重み付け電流の誤差が補正される。
【００１４】
【特許文献１】特開昭６２−２１４７２７号公報
【特許文献２】特開昭５５−１４１８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、図６に示すＤ／Ａ変換回路では、電流源トランジスタのベース間に抵抗が挿入されるため、トランジスタの電流増幅率ｈｆｅのばらつきによる挿入抵抗の電圧降下のばらつきが生じてしまい、正確な重み付け電流が得られないという不利益がある。
また、トランジスタのベース抵抗が大きくなるため、抵抗の熱雑音が大きくなり、出力電流ＩｏｕｔのＳ／Ｎ比が悪化するという不利益もある。
【００１６】
図７に示すＤ／Ａ変換回路では、固定の電流ΔＩを生成してエミッタ電位の補正に用いるため、抵抗値のばらつきやトランジスタ特性のばらつきの影響を受けて補正の精度が低下し易いという不利益がある。
【００１７】
また、トランジスタ１０７と１０９のエミッタ電流は同一ではなく、電流ΔＩの差を有しているため、トランジスタ１０７と１０９のエミッタ面積比を２対１に設定すると、両者のベース−エミッタ接合部の電流密度比は正確に２対１とはならない。そのため、電流ΔＩを抵抗Ｒに流して生じる電圧降下は、電流密度の比が２対１の電流源トランジスタのベース―エミッタ間電圧差を正確に補正することができず、重み付け電流に誤差を生じるという不利益がある。
【００１８】
本発明はかかる事情に鑑みてなされたものであり、その目的は、回路面積を増大させることなく、高い変換精度を得ることができるディジタル／アナログ変換回路を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は、所定の重み付けがなされた電流を分岐して出力するための複数の電流分岐ノードを有する抵抗直列回路と、上記電流分岐ノードにそれぞれ接続される複数の分岐抵抗を含んだ抵抗ラダー回路と、上記電流分岐ノードから上記分岐抵抗を介して入力される電流に応じた電流を出力する複数の電流源回路とを有し、上記複数の電流源回路が出力する複数の電流の中から、与えられるディジタル信号に応じて選択した電流を合成して出力するディジタル／アナログ変換回路であって、所定の２つの電流源回路において出力される電流をそれぞれモニタする電流モニタ回路と、上記電流モニタ回路においてモニタされた２つの電流が所定の比を有するように調節した補正電流を生成して上記抵抗直列回路に入力する補正電流生成回路とを有する。
【００２０】
本発明によれば、上記電流モニタ回路において、上記所定の２つの電流源回路の出力電流がそれぞれモニタされる。そして、上記補正電流生成回路において、上記モニタされた２つの電流が所定の比を有するように調節した補正電流が生成されて、上記抵抗ラダー回路の上記抵抗直列回路に入力される。
例えば、上記複数の電流源回路における電流の入力ノードの間に、それぞれの出力電流の違いに応じた電位差が生じており、この電位差に起因して、上記分岐抵抗に加わる電圧が増加もしくは減少すると、上記分岐抵抗に流れる電流の重み付けに誤差を生じる。この誤差により、上記所定の２つの電流源回路における出力電流の比と上記所定の比との間に誤差を生じると、上記補正電流生成回路において上記補正電流が調節されて、上記抵抗直列回路の各抵抗の電圧降下が変化し、上記分岐抵抗に加わる電圧が補正される。このようにして、上記２つの電流源回路の出力電流比が上記所定の比に近づくように負帰還の制御が行われる。
したがって、上記電流源回路の入力ノード間の電圧差等に起因した重み付け電流の誤差を是正するために、出力電流の大きさに応じて上記電流源回路の回路サイズを調節する等の方法を用いることなく、正確な重み付け電流を得ることが可能になる。
【００２１】
好適には、上記電流モニタ回路は、最大の重み付けを持つ電流を分岐するための第１の電流分岐ノードから電流を入力する第１の電流源回路の出力電流、および、最小の重み付けを持つ電流を分岐するための第２の電流分岐ノードから電流を入力する第２の電流源回路の出力電流をそれぞれモニタする。
これにより、モニタする電流の比が最大になるため、制御ループのゲインが大きくなり、上記２つの電流源回路の出力電流比はより精度良く上記所定の比に近づく。
【００２２】
また、上記電流モニタ回路は、上記第１の電流分岐ノードに接続される分岐抵抗と等価な構造を有し、上記第１の電流分岐ノードに接続される第１のモニタ用抵抗と、上記第１の電流源回路と等価な構造を有し、上記第１の電流分岐ノードから上記第１のモニタ用抵抗を介して入力される電流に応じた第１のモニタ電流を出力する第１のモニタ用電流源回路と、上記第２の電流分岐ノードに接続される分岐抵抗と等価な構造を有し、上記第２の電流分岐ノードに接続される第２のモニタ用抵抗と、上記第２の電流源回路と等価な構造を有し、上記第２の電流分岐ノードから上記第２のモニタ用抵抗を介して入力される電流に応じた第２のモニタ電流を出力する第２のモニタ用電流源回路とを含んでも良い。
このように、モニタ対象の回路と等価な構造の回路を用いることによって、温度や素子のばらつきの影響を受け難くなり、電流のモニタ精度が向上する。
【００２３】
また、上記補正電流生成回路は、上記第１のモニタ電流が流れる第１のダイオードと、上記第２のモニタ電流が流れる第２のダイオードと、上記第１のダイオードおよび上記第２のダイオードの順方向電圧の差に応じた上記補正電流を出力する電流出力回路とを含んでも良い。そして、上記第１のモニタ電流と上記第２のモニタ電流とが上記所定の比を有するとき、上記第１のダイオードおよび上記第２のダイオードの順方向電圧が互いに等しくなるように、当該２つのダイオードの接合面積比が設定されても良い。
これにより、上記第１の電流源回路および上記第２の電流源回路の出力電流比と上記所定の比との誤差に応じて上記２つのダイオードの順方向電圧に差が生じ、この電圧差に応じた上記補正電流が上記電流出力回路において出力される。
【００２４】
あるいは、上記補正電流生成回路は、上記第１のモニタ電流が流れる第１の電流検出用抵抗と、上記第１のモニタ電流が流れる第２の電流検出用抵抗と、上記第１の電流検出用抵抗および上記第２の電流検出用抵抗に発生する電圧の差に応じた上記補正電流を出力する電流出力回路とを含んでも良い。そして、上記第１のモニタ電流と上記第２のモニタ電流とが上記所定の比を有するとき、上記第１の電流検出用抵抗および上記第２の電流検出用抵抗に発生する電圧が互いに等しくなるように、当該２つの抵抗の抵抗比が設定されても良い。
これにより、上記第１の電流源回路および上記第２の電流源回路の出力電流比と上記所定の比との誤差に応じて上記２つの電流検出抵抗の電圧に差が生じ、この電圧差に応じた上記補正電流が上記電流出力回路において出力される。
この場合、上記第１の電流検出用抵抗は、上記第２の電流検出用抵抗と等価な構造を有する複数の抵抗の並列回路を含んでも良い。等価な抵抗を用いることによって、より精度の高い抵抗比が得られる。
【００２５】
または、上記補正電流生成回路は、上記第１のモニタ電流を一定の比率で減少させて出力する第１のカレントミラー回路と、上記第２のモニタ電流を一定の比率で増大させて出力する第２のカレントミラー回路と、上記第１のカレントミラー回路および上記第２のカレントミラー回路から出力される電流の差に応じた上記補正電流を出力する電流出力回路とを含んでも良い。そして、上記第１のモニタ電流と上記第２のモニタ電流とが上記所定の比を有するとき、上記第１のカレントミラー回路および上記第２の電流検出用抵抗の出力電流が互いに等しくなるように、当該２つのカレントミラー回路の入出力電流比が設定されても良い。
これにより、上記第１の電流源回路および上記第２の電流源回路の出力電流比と上記所定の比との誤差に応じて上記２つのカレントミラー回路の出力電流に差が生じ、この電流差に応じた上記補正電流が上記電流出力回路において出力される。
【発明の効果】
【００２６】
本発明によれば、回路面積を増大させることなく、高いディジタル／アナログ変換精度を得ることができる。
【発明を実施するための最良の形態】
【００２７】
図１は、本発明の実施形態に係るＤ／Ａ変換回路の構成の一例を示す図である。
【００２８】
図１に示すＤ／Ａ変換回路は、抵抗ラダー回路１と、電流源回路部２と、電流合成部３と、電流モニタ回路４と、補正電流生成回路５と、バイアス回路Ｂ１とを有する。
抵抗ラダー回路１は、本発明の抵抗ラダー回路の一実施形態である。
電流源回路部２は、本発明の複数の電流源回路の一実施形態である。
電流モニタ回路４は、本発明の電流モニタ回路の一実施形態である。
補正電流生成回路５は、本発明の補正電流生成回路の一実施形態である。
【００２９】
抵抗ラダー回路は、抵抗１２−１，…，１２−（ｋ−１）と、抵抗１１−１，…，１１−ｋと、抵抗１１Ｔとを有しており、これらの抵抗が梯子状に接続されている。
【００３０】
抵抗１２−１，…，１２−（ｋ−１）は、それぞれ抵抗値‘Ｒ’を有しており、１本の抵抗直列回路を形成している。抵抗直列回路の一方の端子は負の電源ラインＶＥＥに接続され、他方の端子は後述する補正電流生成回路５の出力端子に接続される。
【００３１】
抵抗１１−１，…，１１−ｋ，１１Ｔは、それぞれ抵抗値‘２Ｒ’を有しており、上記の抵抗直列回路の各ノードに一方の端子が接続されている。すなわち、抵抗直列回路の電源ラインＶＥＥ側の端子をノードＮ１とし、各抵抗の接続中点をノードＮ１に近い側から順にノードＮ２，…，Ｎ（ｋ−１）とし、抵抗直列回路の他方の端子をノードＮｋとした場合、抵抗１１−１，…，１１−ｋは、それぞれ、ノードＮ１，…，Ｎｋに接続される。また、抵抗１１Ｔは、抵抗１１−ｋとともにノードＮｋに接続される。
なお、ノードＮ１は本発明の第１の電流分岐ノードに相当し、ノードＮｋは本発明の第２の電流分岐ノードに相当する。
【００３２】
仮に、後述する補正電流Ｉｃがゼロの状態で、ノード（Ｎ１〜Ｎｋ）に接続されていない抵抗１１−１，…，１１−ｋ，１１Ｔの他方の端子を全て同一の電位に接続すると、これらの抵抗に流れる電流は、ノードＮ１から電源ラインＶＥＥへ流れる電流Ｉに対して１／２のべき乗倍に重み付けされた電流になる。すなわち、抵抗１１−１，１１−２，１１−３…，１１−ｋには、それぞれ、電流Ｉ／２，Ｉ／４，Ｉ／８，…，Ｉ／２kが流れる。また、抵抗１１Ｔには、抵抗１１−ｋと同じ電流Ｉ／２kが流れる。
【００３３】
電流源回路部２は、ｋ＋１個の電流源回路を有しており、ノードＮ１，…，Ｎｋから抵抗１１−１，…，１１−ｋ，１１Ｔを介して入力される電流に応じた電流を、高い出力インピーダンスで電流合成部３に出力する。
【００３４】
このインピーダンス変換を行う電流源回路として、電流源回路部２は、ｋ＋１個の電流源用トランジスタ２−１，…，２−ｋ，２Ｔを有する。
電流源用トランジスタ２−１，…，２−ｋ，２Ｔのエミッタは、それぞれ、抵抗１１−１，…，１１−ｋ，１１Ｔの他方の端子に接続されており、ノードＮ１，…，Ｎｋから分岐する電流がこれらの抵抗が介して入力される。
また、電流源用トランジスタ２−１，…，２−ｋ，２Ｔのベースには、バイアス回路Ｂ１から共通のバイアス電圧ＶＢが入力される。
なお、電流源用トランジスタ２−１は、本発明の第１の電流源回路に相当し、電流源用トランジスタ２−ｋは、本発明の第２の電流源回路に相当する。
【００３５】
電流源用トランジスタ２−１，…，２−ｋ，２Ｔは、例えば、互いに等価な構造を有する同一サイズのトランジスタである。そのため、上述のように異なる重み付け電流が流れると、電流密度の違いによって、ベース−エミッタ間電圧に差が生じ、この電圧差が抵抗１１−１，…，１１−ｋ，１１Ｔに加わる電圧の差となって、上述した１／２のべき乗倍の重み付け電流を正確に得られなくなる。この重み付け電流の誤差は、後述する補正電流Ｉｃによって補正される。
【００３６】
電流合成部３は、電流源回路部２から出力される各重み付け電流を図示しないディジタル信号に応じて合成し、出力端子Ｔｏから電流Ｉｏｕｔとして出力する。
図１の例において、電流合成部３は、ｋビットのディジタル信号の各ビットに対応するｋ個のスイッチ回路３−１，…，３−ｋを有しており、このスイッチ回路によって、電流源用トランジスタ２−１，…，２−ｋのコレクタを接地ラインＧもしくは出力端子Ｔｏに接続する。
なお、電流源用トランジスタ２Ｔのコレクタは、接地ラインＧに接続される。
【００３７】
電流モニタ回路４は、電流源用トランジスタ２−１および２−ｋにおいて出力される電流をそれぞれモニタする。
【００３８】
図１の例において、電流モニタ回路４は、トランジスタ４１および４２と、抵抗４３および４４を有する。
トランジスタ４１は、本発明の第１のモニタ用電流源回路の一実施形態である。
トランジスタ４２は、本発明の第２のモニタ用電流源回路の一実施形態である。
抵抗４３は、本発明の第１のモニタ用抵抗の一実施形態である。
抵抗４４は、本発明の第２のモニタ用抵抗の一実施形態である。
【００３９】
抵抗４３は、抵抗１１−１と等価な構造を有する抵抗値が‘２Ｒ’の抵抗であり、ノードＮ１に一方の端子が接続される。
トランジスタ４１は、電流源用トランジスタ２−１と等価な構造を有するトランジスタであり、そのエミッタが抵抗４３を介してノードＮ１に接続され、ベースにバイアス電圧ＶＢが入力される。トランジスタ４１は、抵抗４３を介して入力されるエミッタ電流に応じたコレクタ電流を生成し、これをモニタ電流Ｉ１として補正電流生成回路５に出力する。
【００４０】
抵抗４４は、抵抗１１−ｋと等価な構造を有する抵抗値が‘２Ｒ’の抵抗であり、ノードＮｋに一方の端子が接続される。
トランジスタ４２は、電流源用トランジスタ２−ｋと等価な構造を有するトランジスタであり、そのエミッタが抵抗４４を介してノードＮｋに接続され、ベースにバイアス電圧ＶＢが入力される。トランジスタ４２は、抵抗４４を介して入力されるエミッタ電流に応じたコレクタ電流を生成し、これをモニタ電流Ｉ２として補正電流生成回路５に出力する。
【００４１】
補正電流生成回路５は、入力されるモニタ電流Ｉ１およびＩ２の比が、
Ｉ１：Ｉ２  ＝  ２k-1：１  ；
となるように調節した補正電流Ｉｃを生成して、抵抗１２−１，…，１２−（ｋ−１）の直列回路の終端（ノードＮｋ）に入力する。
【００４２】
図２は、補正電流生成回路５の構成の一例を示す図である。
図２に示す補正電流生成回路５は、ダイオード接続されたトランジスタ５１および５２と、トランジスタ５４と、差動増幅回路５３と、抵抗５５および５６と、定電流回路５７とを有する。
なお、ダイオード接続されたトランジスタ５１は、本発明の第１のダイオードの一実施形態である。
ダイオード接続されたトランジスタ５２は、本発明の第２のダイオードの一実施形態である。
差動増幅回路５３、トランジスタ５４および抵抗５５を含む回路は、本発明の電流出力回路の一実施形態である。
【００４３】
トランジスタ５１および５２は、何れもコレクタ−ベース間が短絡されており、ダイオードとして動作する。
このトランジスタ５１および５２のコレクタ（すなわちｐｎ接合ダイオードのアノード）は、抵抗５６を介して正の電源ラインＶＣＣに接続されるとともに、定電流回路５７を介して接地ラインＧに接続される。
トランジスタ５１のエミッタには、モニタ電流Ｉ１が入力され、トランジスタ５２のエミッタには、モニタ電流Ｉ２が入力される。
【００４４】
トランジスタ５１のエミッタ面積Ｓ１と、トランジスタ５２のエミッタ面積Ｓ２との比は、
Ｓ１：Ｓ２  ＝  ２k-1：１  ；
となるように設定される。これにより、モニタ電流Ｉ１およびＩ２の比が、
Ｉ１：Ｉ２  ＝  ２k-1：１  ；
を満たす場合、トランジスタ５１および５２のベース−エミッタ接合部における電流密度が等しくなる（Ｉ１／Ｓ１＝Ｉ２／Ｓ２）ため、両者のベース−エミッタ間電圧がほぼ等しくなる。
【００４５】
差動増幅回路５３は、トランジスタ５１および５２のエミッタ電圧の差を増幅し、トランジスタ５４のベースに入力する。すなわち、トランジスタ５１のエミッタがトランジスタ５２のエミッタに比べて高電位となる方向に変化する場合、トランジスタ５４のベース電位を上昇させ、逆にトランジスタ５１のエミッタがトランジスタ５２のエミッタに比べて低電位となる方向に変化する場合、トランジスタ５４のベース電位を低下させる。
トランジスタ５４は、そのコレクタが抵抗５５を介して電源ラインＶＣＣに接続されており、エミッタから補正電流Ｉｃを出力する。
【００４６】
ここで、上述した構成を有する図１に示すＤ／Ａ変換回路の動作を説明する。
【００４７】
電流源用トランジスタ２−１〜２−ｋのエミッタ間に、それぞれの電流密度の違いに起因した電位差が生じると、この電位差によって、抵抗１１−１〜１１−ｋに加わる電圧が変化して、電流の重み付けに誤差を生じる。これにより、電流源用トランジスタ２−１から出力される最上位ビットの電流と、電流源用トランジスタ２−ｋから出力される最下位ビットの電流との比が２k-1対１に対して誤差を生じると、これをモニタした結果であるモニタ電流Ｉ１およびＩ２の比も２k-1対１の比に対して誤差を生じる。
【００４８】
このモニタ電流の誤差によってトランジスタ５１および５２のベース−エミッタ間電圧生じた電圧差は、増幅回路５３において増幅され、トランジスタ５４のベース電位を上昇もしくは低下させる。これにより、補正電流Ｉｃが増加もしく減少する。
【００４９】
例えば、モニタ電流Ｉ１がモニタ電流Ｉ２に比べて大きくなり、トランジスタ５１のベース−エミッタ間電圧が大きくなると、トランジスタ５１のエミッタ電位が低下し、増幅回路５３の出力電圧が低下して、補正電流Ｉｃが減少する。これにより、ノードＮｋに対するノードＮ１の電圧降下が小さくなり、その分だけ、ノードＮ１に接続される抵抗Ｒ１１−１に加わる電圧が小さくなるため、抵抗Ｒ１１−１に流れる電流が小さくなり、トランジスタ２−１のコレクタ電流（すなわち最大の重み付け電流）が小さくなる。
逆に、モニタ電流Ｉ１がモニタ電流Ｉ２に比べて小さくなり、トランジスタ５１のベース−エミッタ間電圧が小さくなると、トランジスタ５１のエミッタ電位が上昇し、増幅回路５３の出力電圧が上昇して、補正電流Ｉｃが増加する。これにより、ノードＮｋに対するノードＮ１の電圧降下が大きくなり、その分だけ、ノードＮ１に接続される抵抗Ｒ１１−１に加わる電圧が大きくなるため、抵抗Ｒ１１−１に流れる電流が大きくなり、トランジスタ２−１のコレクタ電流が大きくなる。
【００５０】
以上説明したように、図１に示すＤ／Ａ変換回路によれば、電流モニタ回路４において、電流源用トランジスタ２−１および２−ｋの出力電流がそれぞれモニタされる。そして、補正電流生成回路５において、当該モニタされた２つの電流Ｉ１およびＩ２が所定の比を有するように調節した補正電流Ｉｃが生成されて、抵抗１２−１〜１２−（ｋ−１）の直列回路に入力される。これにより、電流源用トランジスタ２−１および２−ｋの出力電流比が所定の比に近づくように負帰還の制御が行われる。
したがって、例えば図５に示す従来のＤ／Ａ変換回路のような電流源用トランジスタのエミッタ面積を増大させる方法を用いることなく、電流制御用トランジスタのエミッタ間の電圧差に起因した重み付け電流の誤差を精度良く補正することが可能になり、回路面積を増大させることなくＤ／Ａ変換の精度を高めることができる。
【００５１】
また、図１に示すＤ／Ａ変換回路では、図６に示す従来のＤ／Ａ変換回路のように電流源トランジスタのベース間に抵抗を挿入する必要がないため、トランジスタの電流増幅率ｈｆｅのばらつきの影響を受け難くなり、重み付け電流の誤差をより精度良く補正することができる。その結果、このような方式のＤ／Ａ変換回路に比べて変換精度の向上を図ることができる。
しかも、ベース間の抵抗を無くすことによって、ベース抵抗の熱雑音が小さくなるため、出力電流Ｓ／Ｎ比を改善することができる。
【００５２】
更に、図１に示すＤ／Ａ変換回路によれば、２つの電流源トランジスタのモニタ電流を使って、その電流比が所定の比に近づくように負帰還制御を行なうため、図７に示す従来のＤ／Ａ変換回路のように固定の電流によって電流源トランジスタのエミッタ電位の差を補正する方法に比べて、素子のばらつきの影響を受け難くなり、重み付け電流の誤差をより精度良く補正て変換精度の向上。そのため、このような方式のＤ／Ａ変換回路に比べて変換精度の向上を図ることができる。
【００５３】
また、図７に示す従来のＤ／Ａ変換回路では、補正電流ΔＩを生成する回路においてトランジスタの電流密度比が正確に２対１に設定されていないことにより誤差を生じているが、図１に示すＤ／Ａ変換回路では、補正電流生成回路５において、２つのモニタ電流の比と所定の比との誤差が正確に検出され、この誤差がゼロへ近づくように負帰還制御が行われるため、より精度の高い重み付け電流を得ることができる。したがって、この点でも、従来のＤ／Ａ変換回路に比べて変換精度の向上を図ることができる。
【００５４】
また、図１に示すＤ／Ａ変換回路では、電流モニタ回路４において、最大の重み付けを持つ電流を分岐するためのノードＮ１から電流を入力する電流源用トランジスタ２−１の出力電流と、最小の重み付けを持つ電流を分岐するためのノードＮｋから電流を入力する電流源用トランジスタ２−ｋの出力電流とがそれぞれモニタされ、このモニタ電流を使って補正電流が生成される。
これにより、モニタする電流の比が最大になるため、制御ループのゲインが大きくなり、２つの電流源トランジスタの出力電流比をより精度良く所定の比に近づけることができる。
【００５５】
また、図１に示すＤ／Ａ変換回路では、電流モニタ回路４において、モニタ対象の回路と等価な回路を用いてモニタを行っているため、温度の変動や素子のばらつき等の影響を受け難くなり、精度の高いモニタ電流が得られる。
【００５６】
以上、本発明の一実施形態について述べたが、本発明は上記の形態にのみ限定されるものではなく、種々のバリエーションを含んでいる。
【００５７】
例えば、図２に示す補正電流生成回路では、ダイオード接続した２つのトランジスタのベース−エミッタ間電圧の差に基づいて補正電流を生成しているが、本発明はこれに限定されない。例えば、図３に示す補正電流生成回路のように、抵抗値が所定の比を有する２つの抵抗を使って補正電流を生成しても良い。
【００５８】
図３に示す補正電流生成回路は、図１に示す補正電流生成回路におけるトランジスタ５１および５２を、それぞれ抵抗５８および５９に置き換えたものである。
抵抗５８および５９の抵抗比は、モニタ電流Ｉ１およびＩ２とが所定の比（２k-1対１）を有するとき、抵抗５８および５９に発生する電圧が互いに等しくなるように選ばれている。そのため、抵抗５８および５９に発生する電圧の差は、モニタ電流Ｉ１およびＩ２の電流比と所定の比との誤差に応じて増減し、両者が一致するときほぼセロになる。したがって、図３に示す補正電流生成回路を用いても、負帰還制御の働きによって重み付け電流の誤差を精度良く補正することができる。
【００５９】
なお、この場合、抵抗５９は、抵抗５８と等価な構造を有する同一抵抗値の抵抗を複数並列に接続したものでも良い。これにより、温度特性や抵抗値のばらつきの影響を受け難くなり、より精度の高い補正を行うことができる。
【００６０】
また、モニタ電流の比が非常に大きい場合、補正電流生成回路は、例えば図４に示すようにカレントミラー回路を用いた構成でも良い。
【００６１】
図４は、カレントミラー回路を用いて構成した補正電流生成回路の一例を示す図である。
図４に示す補正電流生成回路は、モニタ電流Ｉ１を一定に比率で減少させて出力するカレントミラー回路６０と、モニタ電流Ｉ２を一定の比率で増大させて出力するカレントミラー回路７０と、カレントミラー回路６０および７０の出力電流の差に応じた補正電流Ｉｃを出力する回路（増幅回路５３Ａ、トランジスタ５４、抵抗５５）とを有する。
カレントミラー回路６０および７０の入出力電流比は、モニタ電流Ｉ１およびＩ２が所定の比（２k-1対１）を有するとき、互いの出力電流が等しくなるように設定されている。
【００６２】
カレントミラー回路６０は、ｐ対１（ｐは１より大きい数を示す）のエミッタ面積比を有するｐｎｐトランジスタ６１および６２と、ｑ対１（ｑは１より大きい数を示す）のエミッタ面積比を有するｎｐｎトランジスタ６３および６４と、抵抗６５〜６８とを有する。
ｐｎｐトランジスタ６１および６２は、互いのベースがｐｎｐトランジスタ６１のコレクタに共通に接続されており、この接続点にモニタ電流Ｉ１が入力される。ｐｎｐトランジスタ６１のエミッタは抵抗６５を介して電源ラインＶＣＣに接続され、ｐｎｐトランジスタ６２のエミッタは抵抗６６を介して電源ラインＶＣＣに接続される。ｐｎｐトランジスタ６２のコレクタは、ｎｐｎトランジスタ６３のコレクタに接続される。
ｎｐｎトランジスタ６３および６４は、互いのベースがｎｐｎトランジスタ６３のコレクタに共通に接続される。ｎｐｎトランジスタ６３のエミッタは抵抗６７を介して電源ラインＶＥＥに接続され、ｎｐｎトランジスタ６４のエミッタは抵抗６８を介して電源ラインＶＥＥに接続される。ｎｐｎトランジスタ６４のコレクタは、増幅回路５３Ａの入力端子に接続される。
【００６３】
カレントミラー回路７０は、ｒ対１（ｒは１より大きい数を示す）のエミッタ面積比を有するｐｎｐトランジスタ７１および７２と、抵抗７３および７４とを有する。
ｐｎｐトランジスタ７１および７２は、互いのベースがｐｎｐトランジスタ７２のコレクタに共通に接続されており、この接続点にモニタ電流Ｉ２が入力される。ｐｎｐトランジスタ７１のエミッタは抵抗７３を介して電源ラインＶＣＣに接続され、ｐｎｐトランジスタ７２のエミッタは抵抗７４を介して電源ラインＶＣＣに接続される。ｐｎｐトランジスタ７１のコレクタは、増幅回路５３Ａの入力端子に接続される。
【００６４】
増幅回路５３Ａは、カレントミラー回路６０および７０の出力電流の差を増幅し、トランジスタ５４のベースに入力する。トランジスタ５４のコレクタは、抵抗５５を介して電源ラインＶＣＣに接続され、エミッタから補正電流Ｉｃを出力する。
【００６５】
上記の構成を有する補正電流生成回路によると、モニタ電流Ｉ１はカレントミラー回路６０において（ｐ×ｑ）分の１の電流に変換され、モニタ電流Ｉ２はカレントミラー回路においてｒ倍の電流に変換される。したがって、
Ｉ１：Ｉ２  ＝  （ｐ×ｑ×ｒ）：１  ；
が成立するとき、カレントミラー回路６０および７０の出力電流は互いに等しくなる。この比率が、目標とする所定の電流比（２k-1対１）と一致するように、カレントミラー回路６０および７０における各トランジスタのエミッタ面積比ｑ，ｑ，ｒが選ばれている。
モニタ電流Ｉ１およびＩ２が上記の電流比に対して誤差を有すると、その誤差は増幅回路５３Ａにおいて増幅され、トランジスタ５４において補正電流Ｉｃに変換されて、ノードＮｋに入力される。
したがって、図４に示す補正電流生成回路を用いても、負帰還制御の働きによって重み付け電流の誤差を精度良く補正することができる。
【００６６】
また、図４に示す補正電流生成回路によれば、カレントミラー回路を複数用いることによって電流差を比較する２つの電流を生成しているため、トランジスタのエミッタ面積の増大を抑えることができる。
例えば８ビットのＤ／Ａ変換回路の場合、最上位ビットと最下位ビットの電流比は２５６倍になるため、図２に示す回路ではトランジスタ５１および５２のエミッタ面積比を２５６対１にする必要がある。これに対し、図４に示す回路では、例えばｐ＝８，ｑ＝４，ｒ＝８とすることにより、ｐ×ｑ×ｒ＝２５６となり、補正電流Ｉｃの生成が可能になる。すなわち、図４に示す回路に比べて１０分の１程度の面積の回路で２５６対１のモニタ電流を１対１の電流に変換することが可能である。
【００６７】
図１に示すＤ／Ａ変換回路では、重み付け最小の電流（最下位ビットの電流）をモニタするためにトランジスタ４２および抵抗４４を設けているが、この例に限らず、例えばトランジスタ２Ｔと抵抗１１Ｔをこの電流のモニタに用いていも良い。すなわち、図１に示すＤ／Ａ変換回路において、トランジスタ４２および抵抗４４を削除して、トランジスタ２Ｔのコレクタ電流をモニタ電流Ｉｃとして補正電流生成回路５に入力しても良い。
【００６８】
上述した実施形態ではバイポーラトランジスタを用いるＤ／Ａ変換回路を例に挙げているが、これに限らず、例えばＭＯＳトランジスタ等の他のトランジスタで構成されるＤ／Ａ変換回路にも本発明は適用可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施形態に係るＤ／Ａ変換回路の構成の一例を示す図である。
【図２】補正電流生成回路の構成の一例を示す第１の図である。
【図３】補正電流生成回路の構成の一例を示す第２の図である。
【図４】補正電流生成回路の構成の一例を示す第３の図である。
【図５】従来の電流加算型Ｄ／Ａ変換回路の構成の一例を示す第１の図である。
【図６】従来の電流加算型Ｄ／Ａ変換回路の構成の一例を示す第２の図である。
【図７】従来の電流加算型Ｄ／Ａ変換回路の構成の一例を示す第３の図である。
【符号の説明】
【００７０】
１…抵抗ラダー回路、２…電流源回路部、３…電流合成部、４…電流モニタ回路、５…補正電流生成回路、１１−１〜１１−ｋ，１１Ｔ，１２−１〜１２−（ｋ−１），１１Ｔ…抵抗、２−１〜２−ｋ，２Ｔ…電流源用トランジスタ、３−１〜３−ｋ…スイッチ回路、４１，４２，５１，５２，５４…トランジスタ、５３，５３Ａ…増幅回路、６０，７０…カレントミラー回路
【図１】
2006025344.tif 000003
【図２】
2006025344.tif 000004
【図３】
2006025344.tif 000005
【図４】
2006025344.tif 000006
【図５】
2006025344.tif 000007
【図６】
2006025344.tif 000008
【図７】
2006025344.tif 000009