(57)【要約】【課題】  レーザチップの放熱性の問題からフェースダウン組立が望まれるが、ストライプ間隔が狭い場合、電極幅が狭くなりフェースダウン組立を行うことは困難になる。【解決手段】  アレイ型半導体レーザにおいてレーザチップの第１電極を絶縁物で覆い、通電孔を空けた上で共振器と交差する方向に電極及び半田パタンを設けたサブマウントにフェースダウンで組み立てる。【選択図】図３
2006024665.tif 000002
【特許請求の範囲】
【請求項１】
通電により発光する光共振器が複数形成された半導体チップをサブマウント上に搭載したアレイ型半導体レーザ装置であって、
前記半導体チップは、半導体基板上に所定の間隔をもってストライプ状に形成された複数の光共振器と、
前記ストライプの方向に、前記光共振器を覆うように形成され、互いに電気的に分離された第１の電極と、
前記第１の電極を覆うように形成された絶縁膜と、
前記絶縁膜を介して前記光共振器を覆うように形成され、隣接する光共振器と電気的に分離されるように所定の形状にパターニングされた第２の電極とを具備し、
通電をすべく光共振器上の前記絶縁膜の一部を選択的に除去し開口部を設けることにより前記第１の電極と前記第２の電極が電気的に接続された通電孔を形成し、該通電孔の少なくとも一部が前記サブマウント上に形成された複数のサブマウント電極の一に電気的に接続されるように該通電孔を配置することを特徴とするアレイ型半導体レーザ装置。
【請求項２】
前記絶縁膜は、少なくともＳｉＮ、ＡｌＮまたはダイヤモンドのいずれか一つから選択された材料からなることを特徴とする請求項１に記載のアレイ型半導体レーザ装置。
【請求項３】
前記サブマウント電極は、金属膜と半田層を含む積層膜からなることを特徴とする請求項１に記載のアレイ型半導体レーザ装置。
【請求項４】
前記光共振器の少なくとも一部は、レーザ光に対し吸収を持たない透明導波路により構成されていることを特徴とする請求項１に記載のアレイ型半導体レーザ装置。
【請求項５】
通電により発光する光共振器が複数形成された半導体チップをサブマウント上に搭載したアレイ型半導体レーザ装置であって、
前記半導体チップは、半導体基板上に所定の間隔をもってストライプ状に形成された複数の光共振器と、
前記ストライプの方向に、前記光共振器を覆うように形成され、互いに電気的に分離された第１の電極と、
前記第１の電極を覆うように形成された絶縁膜と、
前記絶縁膜を介して前記光共振器を覆うように形成された低融点ガラス層とを具備し、
通電をすべく光共振器上の前記絶縁膜および前記低融点ガラス層の一部を選択的に除去し開口部を設けることにより前記第１の電極が露出された通電孔を形成し、該通電孔の少なくとも一部が前記サブマウント上に形成された複数のサブマウント電極の一に電気的に接続されるように該通電孔を配置することを特徴とするアレイ型半導体レーザ装置。
【請求項６】
前記絶縁膜は、少なくともＳｉＮ、ＡｌＮまたはダイヤモンドのいずれか一つから選択された材料からなることを特徴とする請求項５に記載のアレイ型半導体レーザ装置。
【請求項７】
前記サブマウント電極は、金属膜と半田層を含む積層膜からなることを特徴とする請求項５に記載のアレイ型半導体レーザ装置。
【請求項８】
前記光共振器の少なくとも一部は、レーザ光に対し吸収を持たない透明導波路により構成されていることを特徴とする請求項５に記載のアレイ型半導体レーザ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザビームプリンタや光ディスク装置などの光源として用いる半導体レーザ光源に関するものであり、特に単一素子に複数の発光点を有するアレイ型半導体レーザ装置に関するものである。
【背景技術】
【０００２】
従来のアレイ型半導体レーザにおいて放熱特性などの面で有利なフェースダウン組立を行うため図１９に示すように、半導体レーザチップに設けた各レーザ共振器に対応したストライプ状の電極と、サブマウントと称されるレーザチップ保持のための部品の表面に設けたストライプ状の電極４，５，６をサブマウントの電極の上に設けた半田層により融着することにより電気的接続と物理的なチップの固定を行っていた（特許文献１参照）。
【０００３】
また、第２の従来例として上記と同様のレーザ共振器に並行して設けた電極と、これに対応して設けたサブマウント側の電極を有し、該レーザチップにチップとサブマウントの融着の際の半田の広がりを低減するための溝を設ける構造も開示されている（特許文献２参照）。
【０００４】
【特許文献１】特開平７−２２７０８号公報
【特許文献２】特開平６−９７５８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記従来のアレイ型半導体レーザにおいてはサブマウントとレーザチップの接合を確実に行うため半田層は数μｍ程度の厚さとし、接合工程に際して半田の融点以上に熱したサブマウントにレーザチップを押しつけて接合させていた。しかし、このときのレーザチップの位置ずれと圧迫された溶融半田の広がりのが発生するためこのような方法で良好な歩留まりで組立て可能なアレイレーザの間隔は５０μｍ程度までであった。
【課題を解決するための手段】
【０００６】
本発明の目的は、通電により発光する光共振器が複数形成された半導体チップをサブマウント上に搭載したアレイ型半導体レーザ装置であって、半導体チップは、半導体基板上に所定の間隔をもってストライプ状に形成された複数の光共振器と、ストライプの方向に、光共振器を覆うように形成され、互いに電気的に分離された第１の電極と、第１の電極を覆うように形成された絶縁膜と、絶縁膜を介して光共振器を覆うように形成され、隣接する光共振器と電気的に分離されるように所定の形状にパターニングされた第２の電極とを具備し、通電をすべく光共振器上の絶縁膜を選択的に除去し開口部を設けることにより第１の電極と第２の電極が電気的に接続された通電孔を形成し、通電孔の少なくとも一部がサブマウント上に形成された複数のサブマウント電極の一に電気的に接続されるように通電孔を配置することにより達成できる。
【０００７】
あるいは、本発明の目的は、通電により発光する光共振器が複数形成された半導体チップをサブマウント上に搭載したアレイ型半導体レーザ装置であって、半導体チップは、半導体基板上に所定の間隔をもってストライプ状に形成された複数の光共振器と、ストライプの方向に、光共振器を覆うように形成され、互いに電気的に分離された第１の電極と、第１の電極を覆うように形成された絶縁膜と、絶縁膜を介して光共振器を覆うように形成された低融点ガラス層とを具備し、通電をすべく光共振器上の絶縁膜および低融点ガラス層を選択的に除去し開口部を設けることにより第１の電極が露出された通電孔を形成し、通電孔の少なくとも一部がサブマウント上に形成された複数のサブマウント電極の一に電気的に接続されるように通電孔を配置することにより達成できる。
【発明の効果】
【０００８】
本発明によれば３本以上の多素子アレイレーザにおいても５０μｍ以下の狭い間隔で再現性良くフェースダウン組立が可能となり、ドループ特性やクロストークなどの素子の放熱性に関与した光出力の不安定性を数％以内に低減する効果があった。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【実施例１】
【００１０】
本発明の実施例１を図に従い説明する。まず、本発明の半導体レーザチップの構造を製造工程に沿って説明する。図１から図６において１０１はｎ型ＧａＡｓ基板を示しており、このｎ型ＧａＡｓ基板１０１の面方位は（１００）面から（１１０）方向に約１０度ずれている。この基板上にｎ型（Ａｌ0.７Ｇａ0.３）0.５Ｉｎ0.５Ｐクラッド層１０２（Ｓeドープ、ｐ＝１ｘ１０18ｃｍ-3、１．８μm）、多重量子井戸活性層１０３、ｐ型（Ａｌ0.７Ｇａ0.３）0.５Ｉｎ0.５Ｐクラッド層１０４（Ｚｎドープ、ｐ＝７ｘ１０17ｃｍ-3、１．６μｍ）、および厚さ約０．２μmのｐ型ＧａＡｓキャップ層１０５（Ｚｎドープ、ｐ＝１ｘ１０19ｃｍ-3、０．２μｍ）を順次結晶成長した。多重量子井戸活性層は４層のＧａ0.５Ｉｎ0.５Ｐウエル層１０６(厚さ７ｎｍ)とこれを挟む５層の（Ａｌ0.５Ｇａ0.５）0.５Ｉｎ0.５Ｐバリア層１０７(厚さ４ｎｍ)よりなっている。ｐ型ＧａＡｓキャップ層１０５及びｐ型（Ａｌ0.７Ｇａ0.３）0.５Ｉｎ0.５Ｐクラッド層１０４は導波路となる幅４μmのストライプ状領域１０８を除き、厚さ０．３μm程度まで化学的に除去されるとともに、厚さ約０．１μmの窒化シリコン膜１０９により覆われている。本実施例においては、ストライプ状導波路１０８は（１、−１、０）方向に２０μｍ周期で形成され一つの半導体レーザチップに５本形成されている。ストライプ状領域１０８の最上層のｐ型ＧａＡｓキャップ層１０５上の窒化シリコン膜１０９は除去されている。図１はこの状態での１チップの上面図を示す。
【００１１】
次に、図２のようにＡｕを主成分とした第１電極１１０がストライプ状の導波路１０８に沿って設けられている。次に図２のウエハ上に厚さ０．３μｍの窒化アルニウム膜１１１を堆積した。このとき、各ストライプ状導波路の第１電極の一部にはあらかじめ酸化亜鉛膜（０．４μｍ）および酸化シリコン（０．０５μｍ）よりなる２層膜が形成されており、窒化アルミニウム膜１１１堆積後に塩酸系の酸によりこの膜の上に堆積した窒化アルミニウム膜ともども除去することができる。これにより窒化アルミニウム膜１１１の一部に第１電極の一部を露出させる通電孔１１２が形成される。この段階でのウエハの上面図を図３に示す。次に、図３のような状態のウエハ表面にチタン、白金、金よりなる電極を蒸着して、ホトリソグラフ技術及びイオンミリング技術を用いた図４に示すような５行３列のマトリクス状に配置された第２電極１１３に加工した。以上の工程により形成された半導体レーザのストライプ状導波路に直交する断面および並行する断面での断面図を図５及び図６に示す。以上の工程により半導体レーザの主要な構造をＧａＡｓ基板上に形成した上でＧａＡｓ基板を約１００μｍまで研磨し裏面電極１１４を形成した後にへき開によりストライプ状共振器と直交するミラー面１１５を有するように半導体レーザチップ１１６を分離し、ミラー面上には端面保護のための酸化シリコン膜を形成してレーザチップを完成した。図７に完成したレーザチップの鳥瞰図を示す。
【００１２】
一方、この半導体レーザチップを固定するためのサブマウントは窒化アルミニウム基板１１７上にチタン・白金・金よりなる電極層１１８を設け、さらにこの電極層の上の一部にチップ固定のための半田層１１９（金・スズ合金）を設けたもので、５本のストライプ状電極１２０とこれに接続するワイヤ接続のためのボンディングパット１２１を有した図８に示すような構造のものである。
ストライプ状電極は幅８０μｍで間隔を２０μｍとした。図９は前記半導体レーザチップをサブマウントに固定する時の仕様を示したものである。半導体レーザチップ１１６は表面（結晶成長を行った面）側を下向きの状態でサブマウントに固定する。半導体レーザチップの位置を確定した後、サブマウントを半田の溶融温度まで加熱して半導体レーザチップをサブマウントに固定する。サブマウントの電極及び半田のパタンと半導体レーザチップの第２電極１１３及び通電孔１１２の位置関係は図９のような配置になっている。
窒化アルミニウム膜１１１は半田と融着することはないが、窒化アルミニウム１１１上に形成された第２電極１１３は半田と合金化するので、半導体レーザチップ１１６は１５箇所で物理的に固定される。さらに、この電極は熱伝導率の高い窒化アルミニウム膜及窒化シリコン膜を通して通電によりストライプ状導波路で発生した熱をサブマウントに逃がす働きももつ。第１電極１１０の上に夫々１箇所形成されている通電孔１１２の部分では第２電極１１３から通電孔１１２を経由して第１電極１１０に電流が流れて導波路全域に電流が供給される。作製した半導体レーザの５個のレーザ共振器はそれぞれ波長約６５０ｎｍで発振し、しきい値電流は約１０ｍＡであった。第２電極による放熱効果によりこの半導体レーザのドループ特性やクロストーク特性は３％以下の良好な値を示し、レーザプリンタや光ディスク装置での使用に好適な値を示した。
【実施例２】
【００１３】
本発明の実施例２を図に従い説明する。まず、本発明の半導体レーザチップの構造を製造工程に沿って説明する。図１３に示すように、本実施例においてはｎ型ＧａＡｓ基板２０１上にｎ型Ａｌ0.７Ｇａ0.３Ａｓクラッド層２０２（Ｓeドープ、ｐ＝１ｘ１０18ｃｍ-3、１．８μm）、多重量子井戸活性層２０３、ｐ型Ａｌ0.７Ｇａ0.３Ａｓクラッド層２０４（Ｚｎドープ、ｐ＝７ｘ１０1７ｃｍ-3、１．６μｍ）、および厚さ約０．２μmのｐ型ＧａＡｓキャップ層１０５（Ｚｎドープ、ｐ＝１ｘ１０19ｃｍ-3、０．２μｍ）を順次結晶成長した。多重量子井戸活性層は４層のＧａ0.５Ａｌ0.５Ａｓウエル層２０５(厚さ７ｎｍ)とこれを挟む５層のＡｌ0.７Ｇａ0.３Ａｓバリア層２０６(厚さ４ｎｍ)よりなっている。ｐ型ＧａＡｓキャップ層１０５及びｐ型Ａｌ0.７Ｇａ0.３Ａｓクラッド層２０４は導波路となる幅４μmのストライプ状領域１０８をのぞき、厚さ０．３μm程度まで化学的に除去されるとともに、厚さ約０．１μmの酸化シリコン膜２０７により覆われている。本実施例においては、ストライプ状導波路１０８は（１、−１、０）方向に２０μｍ周期で一つの半導体レーザチップに５本形成されている。ストライプ状領域の最上層のｐ型ＧａＡｓキャップ層１０５上の酸化シリコン膜２０７は除去されている。図１０はこの状態での１チップの上面図を示す。
【００１４】
次に、図１１のようにＡｕを主成分とした第１電極１１０がストライプ状の導波路に沿って設けられている。次に図２のウエハ上に厚さ０．３μｍのダイヤモンド膜２０８および厚さ０．０５μｍの低融点ガラス２０９（酸化硼素・酸化鉛系）をレーザアブレーション法により堆積した。このとき、各ストライプ状導波路１０８の第１電極１１０の一部にはあらかじめ酸化亜鉛膜（０．４μｍ）および酸化シリコン（０．０５μｍ）よりなる２層膜が形成されており、ダイヤモンド膜２０８および低融点ガラス２０９膜堆積後に塩酸系の酸によりこの膜の上に堆積したダイヤモンド膜２０８および低融点ガラス２０９膜ともども除去することができる。これによりダイヤモンド膜２０８および低融点ガラス２０９膜の一部に第１電極の一部を露出させる通電孔１１２が形成される。この段階でのウエハの上面図を図１２に示す。以上の工程により形成された半導体レーザのストライプ状導波路に直交する断面での断面図を図１３に示す。以上の工程により半導体レーザの主要な構造をＧａＡｓ基板上に形成した上でＧａＡｓ基板を約１００μｍまで研磨し裏面電極１１４を形成した後にへき開によりストライプ状共振器と直交するミラー面１１５を有するように半導体レーザチップ１１６を分離し、ミラー面上には端面保護のための酸化シリコン膜を形成してレーザチップを完成した。
【００１５】
この半導体レーザチップを実施例１と同様の構造のサブマウント固定する。半導体レーザチップは表面（結晶成長を行った面）側を下向きの状態でサブマウントに固定する。半導体レーザチップの位置を確定した後、サブマウントを低融点ガラスの溶融温度（約４２０度）まで加熱すると通電孔部分では第１電極と半田が合金化して融着する。一方、定融点ガラスと半田が接触している部分では溶融した半田と軟化した低融点ガラスにより良好な機械的、熱的接合が実現され、第２電極を形成する工程を省略して同等の特性の素子を実現することが可能となる。
作製した半導体レーザの５個のレーザ共振器はそれぞれ波長約７８０ｎｍで発振し、しきい値電流は約１０ｍＡであった。半田層と融着した低融点ガラスの放熱効果によりこの半導体レーザのドループ特性やクロストーク特性は３％以下の良好な値を示し、レーザプリンタや光ディスク装置での使用に好適な値を示した。
【実施例３】
【００１６】
本発明の実施例３として、２０本のレーザ共振器を２０μｍ周期で形成した例を示す。本素子の基本的な構成は実施例１と同様であるが、多数のアレイ素子を集積する必要からレーザチップの第２電極及113び通電孔１１２の配置を図１５のようなものとし、一方サブマウントの電極１１8の配置は図１５のようにした。これにより幅６００μｍ、長さ３００μｍのチップの中に２０本の共振器を集積することが可能であった。
【実施例４】
【００１７】
半導体レーザの動作電流を低減することによる動作電流の低減を目的に本発明の実施例４として、半導体レーザ共振器の一部を透明導波路とした構造を示す。本実施例の半導体レーザの構造はまず実施例１と同様にｎ型ＧａＡｓ基板１０１上にｎ型（Ａｌ0.７Ｇａ0.３）0.５Ｉｎ0.５Ｐクラッド層１０２（Ｓeドープ、ｐ＝１ｘ１０18ｃｍ-3、１．８μm）、多重量子井戸活性層１０３、ｐ型（Ａｌ0.７Ｇａ0.３）0.５Ｉｎ0.５Ｐクラッド層１０４（Ｚｎドープ、ｐ＝７ｘ１０17ｃｍ-3、１．６μｍ）、および厚さ約０．２μmのｐ型ＧａＡｓキャップ層１０５（Ｚｎドープ、ｐ＝１ｘ１０19ｃｍ-3、０．２μｍ）を順次結晶成長した。多重量子井戸活性層は４層のＧａ0.５Ｉｎ0.５Ｐウエル層１０６(厚さ７ｎｍ)とこれを挟む５層の（Ａｌ0.５Ｇａ0.５）0.５Ｉｎ0.５Ｐバリア層１０７(厚さ４ｎｍ)よりなっている。次にストライプ状の導波路を形成するための酸化シリコン膜を形成した後、透明導波路構造とするレーザチップの前後７０μｍの領域に酸化亜鉛４０１を拡散源とした亜鉛拡散を行った。
【００１８】
図１６及び図１７に拡散領域４０２及び非拡散領域４０３の断面構造を示す。拡散領域４０２では、亜鉛拡散により多重量子井戸活性層が混晶化してレーザ光に対し透明となる。酸化亜鉛を除去した後、ｐ型ＧａＡｓキャップ層１０５及び、ｐ型（Ａｌ0.７Ｇａ0.３）0.５Ｉｎ0.５Ｐクラッド層１０４は導波路となる幅４μmのストライプ状領域１０８をのぞき、厚さ０．３μm程度まで化学エッチングにより除去して、厚さ約０．１μmの窒化シリコン膜１０９により覆う。次に、亜鉛拡散を行わない領域４０２でのみストライプ状領域の最上層のｐ型ＧａＡｓキャップ層１０５上の窒化シリコン膜１０９を除去した。
【００１９】
図１８は、この状態での１チップの上面図を示す。第１電極の形成以降の作製工程及びレーザチップの組立工程は実施例１と同様とした。本実施例においては電流注入領域がチップ長さの約半分に限定されているため、活性層に利得を発生させるために必要な電流が少なく、一方透明化した導波路の光損失は小さいため実施例１の半導体レーザの半分程度の駆動電流で発振可能となる。このため、素子全体としての発熱量が小さく、ドループ特性やクロストークが１％以下の素子を実現することが可能であった。また、本実施例によれば、実施例１に比べて工程数を少なくでき、さらに各ストライプ間の間隔を狭めることができる。
【図面の簡単な説明】
【００２０】
【図１】実施例１の製造過程１を示す図。
【図２】実施例１の製造過程２を示す図。
【図３】実施例１の製造過程３を示す図。
【図４】実施例１の製造過程４を示す図。
【図５】実施例１のレーザチップの横断面（図４のＡ−Ａ断面）。
【図６】実施例１のレーザチップの縦断面（図４のＢ−Ｂ断面）。
【図７】実施例１のレーザチップの鳥瞰図。
【図８】サブマウントの構造図。
【図９】実施例１の組立工程の仕様図。
【図１０】実施例２の製造過程１を示す図。
【図１１】実施例２の製造過程２を示す図。
【図１２】実施例２の製造過程３を示す図。
【図１３】実施例２のレーザチップの横断面（図４のＡ−Ａ断面）。
【図１４】実施例２の組立工程の仕様図。
【図１５】実施例３の組立工程の仕様図。
【図１６】実施例４の拡散領域の断面図。
【図１７】実施例４の非拡散領域の断面図。
【図１８】実施例４の拡散及び非拡散領域の上面図。
【図１９】従来の半導体レーザの構造図。
【符号の説明】
【００２１】
４,５,６…サブマウント電極、7…半導体レーザチップ、８…ボンディングワイヤー、
１０１…ｎ型ＧａＡｓ基板、１０２…ｎ型（Ａｌ0.７Ｇａ0.３）0.５Ｉｎ0.５Ｐクラッド層、１０３…多重量子井戸活性層、１０４…ｐ型（Ａｌ0.７Ｇａ0.３）0.５Ｉｎ0.５Ｐクラッド層、１０５…ｐ型ＧａＡｓキャップ層、１０６…Ｇａ0.５Ｉｎ0.５Ｐウエル層、１０７…（Ａｌ0.５Ｇａ0.５）0.５Ｉｎ0.５Ｐバリア層、１０８…ストライプ状領域、１０９…窒化シリコン膜、１１０…第１電極、１１１…窒化アルニウム膜、１１２…通電孔、１１３…第２電極、１１４…裏面電極、１１５…ミラー面、１１６…半導体レーザチップ、１１７…窒化アルミニウム基板、１１８…電極層、１１９…半田層、１２０…ストライプ状電極、１２１…ボンディングパット、２０１…ｎ型ＧａＡｓ基板、２０２…ｎ型Ａｌ0.７Ｇａ0.３Ａｓクラッド層、２０３…多重量子井戸活性層、２０４…ｐ型Ａｌ0.７Ｇａ0.３Ａｓクラッド層、２０５…Ｇａ0.５Ａｌ0.５Ａｓウエル層、２０６…Ａｌ0.７Ｇａ0.３Ａｓバリア層、２０７…酸化シリコン膜、２０８…ダイヤモンド膜、２０９…低融点ガラス、４０１…酸化亜鉛、４０２…拡散領域、４０３…非拡散領域。
【図１】
2006024665.tif 000003
【図２】
2006024665.tif 000004
【図３】
2006024665.tif 000005
【図４】
2006024665.tif 000006
【図５】
2006024665.tif 000007
【図６】
2006024665.tif 000008
【図７】
2006024665.tif 000009
【図８】
2006024665.tif 000010
【図９】
2006024665.tif 000011
【図１０】
2006024665.tif 000012
【図１１】
2006024665.tif 000013
【図１２】
2006024665.tif 000014
【図１３】
2006024665.tif 000015
【図１４】
2006024665.tif 000016
【図１５】
2006024665.tif 000017
【図１６】
2006024665.tif 000018
【図１７】
2006024665.tif 000019
【図１８】
2006024665.tif 000020
【図１９】
2006024665.tif 000021