(57)【要約】【課題】ビットラインまたはストレージノードコンタクトと垂直に接続されるランディングプラグコンタクトホールの線幅を広くして抵抗の減少を図る。【解決手段】層間絶縁膜にランディングプラグを形成する方法において、任意の半導体素子が形成された半導体基板上部の全面に層間絶縁膜を形成する段階と、前記半導体基板の活性領域をビットラインまたはストレージノードコンタクトに露出させるよう、三日月形のマスクを用いて前記層間絶縁膜にコンタクトホールを形成する段階と、前記ランディングプラグコンタクトホールに導電膜をギャップフィルし、その表面を平坦化することによって、前記活性領域と前記ビットラインまたは前記ストレージノードコンタクトとを垂直に連結させるコンタクトホールを埋め立てるランディングプラグを形成する段階と、を備える。【選択図】図３
2006173559.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の活性領域をビットラインまたはストレージノードコンタクトに垂直に露出させるランディングプラグコンタクトホールを形成するのに使用されるマスクにおいて、
前記マスクが、前記ビットラインと関連するコンタクトホールが、前記ストレージノードコンタクトと関連する両側の他のコンタクトホールと一定距離だけ離れるように湾曲された三日月形状を有することを特徴とするランディングプラグコンタクトホールのマスク。
【請求項２】
層間絶縁膜にランディングプラグを形成する方法において、
任意の半導体素子が形成された半導体基板上部の全面に層間絶縁膜を形成する段階と、
前記半導体基板の活性領域をビットラインまたはストレージノードコンタクトに露出させるよう、三日月形のマスクを用いて前記層間絶縁膜にコンタクトホールを形成する段階と、
前記ランディングプラグコンタクトホールに導電膜をギャップフィルし、その表面を平坦化することによって、前記活性領域と前記ビットラインまたは前記ストレージノードコンタクトとを垂直に連結させるコンタクトホールを埋め立てるランディングプラグを形成する段階と、
を備えるランディングプラグコンタクトホールのマスクを用いたプラグ形成方法。
【請求項３】
前記各マスクが、前記ビットラインと関連するコンタクトホールが、前記ストレージノードコンタクトと関連する両側の他のコンタクトホールと一定距離だけ離れるように、湾曲された三日月形状を有することを特徴とする請求項２に記載のランディングプラグコンタクトホールのマスクを用いたプラグ形成方法。
【請求項４】
前記ランディングプラグコンタクトホールを形成した後に、層間絶縁膜に洗浄工程を施して前記各ランディングプラグコンタクトホールの線幅を増加させる段階をさらに備えることを特徴とする請求項２に記載のランディングプラグコンタクトホールのマスクを用いたプラグ形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のプラグ形成方法に関し、特に、半導体基板の活性領域をビットラインまたはストレージノードコンタクトに垂直に露出させるランディングプラグコンタクトホールを形成するのに使用されるマスク及びこれを用いたプラグ形成方法に関する。
【背景技術】
【０００２】
近来、半導体素子は、高集積化及びデザインルールの縮小が進行してきており、これに伴ってメモリーセルの大きさも小さくなりつつある。このような半導体素子の高集積化のためには、リソグラフィ（ｌｉｔｈｏｇｒａｐｈｙ）、セル構造、配線と関連した新規の物質及び絶縁膜と関連した物性限界研究などが必要であり、さらに、ビットラインまたはストレージノードコンタクトの線幅（ＣＤ：Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ）が次第に小さくならなければならない。
【０００３】
図１は、従来の技術によるランディングプラグコンタクトホール形成用のマスクパターンを示す平面図である。図１を参照すると、半導体基板は、素子の活性領域（ａｃｔｉｖｅ  ｒｅｇｉｏｎ）１０及び素子の不活性領域（ｎｏｎａｃｔｉｖｅ  ｒｅｇｉｏｎ）１２を含む。また、複数本のライン、すなわち複数本のゲート電極１４が一定の間隔で形成されており、ゲート電極１４間の活性領域１０はコンタクト領域ｅ、ｆを形成し、ビットラインまたはストレージノードコンタクトと連結されている。ここで、参照符号１６は、活性領域１０のコンタクト領域ｅ、ｆをビットラインまたはストレージノードコンタクトに露出させるためのランディングプラグコンタクトホールを形成するのに使用されるＩ形態の線形マスクを表す。
【０００４】
図２は、従来の技術によって層間絶縁膜に埋め立てられたランディングプラグ、ビットライン及びストレージノードコンタクトの配列を示す垂直断面図である。次に、層間絶縁膜のコンタクトホールに埋め立てられたランディングプラグ上にビットライン及びストレージノードコンタクトを形成する従来の方法について説明する。
【０００５】
まず、半導体基板の各素子の活性領域１０に、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法などによって素子分離膜がトレンチに埋め立てられて不活性領域１２が形成されている。この半導体基板上に、ゲート電極１４を含むセルトランジスタが形成されており、該セルトランジスタの形成された半導体基板の上部面全体を覆うように層間絶縁膜１８が蒸着されている。ここで、層間絶縁膜１８は、例えば、ＵＳＧ（ｕｎｄｏｐｅｄ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜、ＢＰＳＧ（ｂｏｒｏ  ｐｈｏｓｐｈｏ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜などから形成される。このような下部半導体基板に支持される第１層間絶縁膜１８に、Ｉ形態の線形マスク１６を用いて蝕刻工程を行うことによって、ゲート電極１４間で活性領域１０のコンタクト領域ｅ，ｆを露出させるコンタクトホールを形成する。この第１層間絶縁膜１８のコンタクトホールに導電膜としてドープポリシリコンをギャップフィルし、化学的機械的研磨(ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ)工程などでその表面を平坦化することによって、ビットラインまたはストレージノードコンタクトと垂直に連結されるランディングプラグ２４が形成される。
【０００６】
続いて、第１層間絶縁膜１８上に第２層間絶縁膜２８を蒸着し、該第２層間絶縁膜を部分的に蝕刻することによって、ビットラインと半導体基板とを接続するためのビットラインコンタクトホール(図示せず)を形成する。続いて、例えば、障壁金属膜２６ａ、ビットライン金属膜２６ｂ、ハードマスク２６ｃを順次に積層し、これをパターニングすることによって第２層間絶縁膜２８上部に多層構造のビットライン２６を形成する。その後ビットライン２６を覆うように、第２の層間絶縁膜２８の上部面全体にかけて第３層間絶縁膜３０を蒸着する。このとき、ストレージノードコンタクトを形成するための第３層間絶縁膜３０は、例えば、ＢＰＳＧ膜、ＨＤＰ（ｈｉｇｈ  ｄｅｎｓｉｔｙ  ｐｌａｓｍａ）酸化膜などで形成される。
【０００７】
第３層間絶縁膜３０を部分的に蝕刻し、その下部に位置するランディングプラグ２４に続くコンタクトホールを形成し、該コンタクトホールにドープポリシリコンなどの導電膜をギャップフィルし、その表面を化学的機械的研磨などで平坦化することによってストレージノードコンタクト３２を形成した後その上に、ストレージノード蝕刻停止膜３４及び犠牲絶縁膜３６を順次に形成する。ここで、犠牲絶縁膜３６は、例えば、シリコン窒化膜、シリコン酸化膜等で形成される。次いで、ストレージノード蝕刻停止膜３４及び犠牲絶縁膜３６を蝕刻してストレージノード貯蔵領域を形成し、該貯蔵領域にドープポリシリコンを埋め立てて導電膜を形成し、この導電膜を化学的機械的研磨またはその他の蝕刻工程を用いて平坦化することによって、ストレージノード電極３８を形成する。（例えば、特許文献１または特許文献２参照）
【０００８】
ところで、上記のように製造された従来の半導体素子は、ビットラインまたはストレージノードコンタクトと各活性領域とを垂直に接続する各ランディングプラグ２４が、蝕刻スロープによって、第２層間絶縁膜２８側に触れる上部面において広いコンタクト線幅(ＣＤ)を有する反面、半導体基板の活性領域と触れる下部面においては不十分な狭いコンタクト線幅(ＣＤ)を有することになる。このため、図２から明らかなように、隣接する不活性領域１２間の活性領域１０が幅Ａを有する場合、ランディングプラグ２４は、活性領域１０と幅Ｃにかけて接触し、残りの幅Ｂは接触しなくなる。
【０００９】
なお、従来ではＩ形態の線形マスクを用いてランディングプラグコンタクトホールを蝕刻する際、ビットラインと関連するコンタクトホールがストレージノードコンタクトと関連するコンタクトホールと一列に整列されるため、コンタクトホールの全体面積のうち約６０％のみ活性領域に露出され、残り４０％の面積は露出されない。ここで、露出されない部分は主としてビットラインのためのコンタクトホールとなる。したがって、ビットラインまたはストレージノードコンタクトと関連するランディングプラグコンタクトホールが正確に蝕刻されず、半導体基板の不活性領域に露出されると、半導体基板の不活性領域とビットラインまたはストレージノードコンタクトとの間には必ず不良コンタクトが発生し、この結果、所望するセルトランジスタのしきい電圧マージンの確保が不可能になり、電流漏れが生じることにつながる。
【００１０】
【特許文献１】米国特許第６，１８７，６２７号明細書
【特許文献２】米国特許第６，４７２，３０３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、上記問題点に鑑みて、ランディングプラグで埋め立てられ、ビットラインまたはストレージノードコンタクトと垂直に連結されるコンタクトホールの線幅を増加させられる、ランディングプラグコンタクトホール形成用の三日月形マスクを提供することにある。
【００１２】
本発明の他の目的は、ランディングプラグで埋め立てられるコンタクトホールを三日月形マスクを用いて蝕刻することによって、ランディングプラグを介してビットラインまたはストレージノードコンタクトと垂直に接続される半導体基板の活性領域をより広く露出させられる半導体素子のプラグ形成方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するための本発明は、半導体基板の活性領域をビットラインまたはストレージノードコンタクトに垂直に露出させるランディングプラグコンタクトホールを形成するのに使用されるマスクであって、前記マスクが、前記ビットラインと関連するコンタクトホールが、前記ストレージノードコンタクトと関連する両側の他のコンタクトホールと一定距離だけ離れるように湾曲された三日月形状を有することを特徴とする。
【００１４】
上記他の目的を達成するための本発明は、層間絶縁膜にランディングプラグを形成する方法であって、任意の半導体素子が形成された半導体基板上部の全面に層間絶縁膜を形成する段階と、前記半導体基板の活性領域をビットラインまたはストレージノードコンタクトに露出させるよう、三日月形のマスクを用いて前記層間絶縁膜にコンタクトホールを形成する段階と、前記ランディングプラグコンタクトホールに導電膜をギャップフィルし、その表面を平坦化することによって、前記活性領域と前記ビットラインまたは前記ストレージノードコンタクトとを垂直に連結させるコンタクトホールを埋め立てるランディングプラグを形成する段階と、を備えることを特徴とする。ここで、前記各マスクは、前記ビットラインと関連するコンタクトホールが、前記ストレージノードコンタクトと関連する両側の他のコンタクトホールと一定距離だけ離れるように、湾曲された三日月形状を有することが好ましい。また、前記ランディングプラグコンタクトホールを形成した後に、層間絶縁膜に洗浄工程を施して前記各ランディングプラグコンタクトホールの線幅を増加させる段階をさらに備えることが好ましい。
【発明の効果】
【００１５】
本発明によれば、ランディングプラグで埋め立てられてビットラインまたはストレージノードコンタクトと垂直的に連結される各コンタクトホールを形成すべく三日月形のマスクを使用するため、半導体基板活性領域に触れるコンタクトホールの下端において線幅が増加し、ビットラインまたはストレージノードコンタクトと連結される活性領域をより広く露出させることが可能になる。このように増加した線幅を有するランディングプラグコンタクトホールを形成することによって、ビットラインまたはストレージノードコンタクトに連結されるランディングプラグが、従来の技術に比べて、より広い活性領域を確保するようになり、ランディングプラグの抵抗を減少させる効果が得られる。なお、ランディングプラグの抵抗が減少すると、トランジスタの特性が改善されるため、トランジスタの望むしきい電圧マージンの確保、優れたリフレッシュ効果、半導体素子の動作速度の向上といった効果が得られる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、本発明の属する技術分野で通常の知識をもつ者が容易に実施しうるよう、添付図面を参照しつつ詳細に説明する。図面中、複数の層及び領域を明確に表すため厚さを拡大して示し、同じ構成要素には同一の参照符号を付けるものとする。
【００１７】
図３は、本発明の一実施の形態によるランディングプラグコンタクトホール形成用のマスクパターンを示す平面図である。図３に示すように、まず、素子の活性領域１００及び素子の不活性領域１０２を含む半導体基板が用意される。また、該半導体基板には、複数のライン、すなわち複数のゲート電極１０４を含むセルトランジスタが形成されており、この上部面全体を層間絶縁膜(図示せず)が覆っている。また、ゲート電極１０４間の活性領域１００には、コンタクト領域ｅ、ｆが形成され、ビットラインまたはストレージノードコンタクトと接続するようになる。本実施形態において、活性領域のコンタクト領域ｅ、ｆをビットラインまたはストレージノードコンタクトに露出させるためのランディングプラグコンタクトホールを形成するのに用いられるマスク１０６が、従来のＩ形態の線形マスクとは違い、湾曲された三日月(crescent)形(図５参照)を有する。このような湾曲された三日月形から、ビットラインと接続されるコンタクトホールが、ストレージノードコンタクトと接続される両側のコンタクトホールと所定距離だけ離れることになる。これにより、コンタクトホールが垂直方向に傾斜するように蝕刻されても、各コンタクトホールが所望する線幅としてより広く蝕刻されるようにする。図４は、本発明の一実施の形態によって各層間絶縁膜に埋め立てられたランディングプラグ、ビットライン及びストレージノードコンタクトの配列を示す垂直断面図である。
【００１８】
次に、本発明によって層間絶縁膜のコンタクトホールに埋め立てられたランディングプラグ上にビットライン及びストレージノードコンタクトを形成する方法について説明する。まず、半導体基板の各素子の活性領域１００に、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法などによって素子分離膜がトレンチに埋め立てられて不活性領域１０２が形成されている。この半導体基板上に、セルトランジスタが形成されており、該セルトランジスタの形成された半導体基板の全面を覆うように第１層間絶縁膜１０８が蒸着されている。ここで、第１層間絶縁膜１０８は、例えば、ＵＳＧ（ｕｎｄｏｐｅｄ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜、ＢＰＳＧ（ｂｏｒｏ  ｐｈｏｓｐｈｏ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜、ＴＥＯＳ（ｔｅｔｒａ−ｅｔｈｏｘｙ−ｓｉｌａｎｅ）膜などから形成され、３０００Å程度の厚さを有する。その後、第１層間絶縁膜１０８の上面にフォトレジストを塗布し、図３に示す湾曲された三日月形のマスク１０６を用いて写真工程を行うことによって、ビットラインまたはストレージノードコンタクトに接続される各三日月形のランディングプラグ領域を定義するマスクパターンを形成する。このパターンに基づいて、第１層間絶縁膜１０８を蝕刻し、活性領域１００のコンタクト領域(図３のｅ及びｆ)をビットラインまたはストレージノードコンタクトに露出させるランディングプラグコンタクトホールを形成する。この場合、コンタクトホールが一例に整列される従来の技術と違い、各ランディングプラグコンタクトホールは、ビットラインと接続されるコンタクトホールが、ストレージノードコンタクトと連結される両側のコンタクトホールと所定距離だけ離れ、これによって、湾曲された構造が形成されることになる。その結果、層間絶縁膜において蝕刻されるランディングプラグコンタクトホールは、その下端が従来の技術のランディングプラグコンタクトホールの下端よりも広くなり、線幅が増加する。好ましくは、ランディングプラグコンタクトホールの蝕刻完了後に、このランディングプラグコンタクトホールの下端における線幅を増加させるべく、第１層間絶縁膜１０８に洗浄工程を施しても良い。
【００１９】
続いて、第１層間絶縁膜１０８のランディングプラグコンタクトホールに導電膜としてドープポリシリコンをギャップフィルし、この表面を化学的機械的研磨(ＣＭＰ)工程などで平坦化し、ビットラインまたはストレージノードコンタクトと垂直に連結されるランディングプラグ１１２を形成する。続いて、第１層間絶縁膜１０８上に第２層間絶縁膜１１６を蒸着し、該第２層間絶縁膜１１６を部分的に蝕刻することによって、ビットラインと半導体基板とを連結するためのビットラインコンタクトホール(図示せず)を形成する。その後、例えば、障壁金属膜１１４ａ、ビットライン金属膜１１４ｂ、ハードマスク１１４ｃを順次に積層し、これをパターニングすることによって第２層間絶縁膜１１６上部に多層構造のビットライン１１４を形成する。次いで、ビットライン１１４を覆うように、第２の層間絶縁膜１１６の上部面全体にかけて第３層間絶縁膜１１８が蒸着される。このとき、ストレージノードコンタクトを形成するための第３層間絶縁膜１１８は、例えば、ＢＰＳＧ膜、ＨＤＰ酸化膜等で形成される。第２及び第３層間絶縁膜１１６，１１８を部分的に蝕刻し、その下部に位置するランディングプラグ１１２を露出させるコンタクトホールを形成し、第２及び第３層間絶縁膜１１６，１１８のコンタクトホールにドープポリシリコンなどの導電膜をギャップフィルし、その表面を化学的機械的研磨(ＣＭＰ)などで平坦化してストレージノードコンタクト１２０を形成した後その上に、ストレージノード蝕刻停止膜１２２及び犠牲絶縁膜１２４を順次に形成する。ここで、犠牲絶縁膜１２４は、例えば、シリコン窒化膜、シリコン酸化膜等で形成される。次いで、ストレージノード蝕刻停止膜１２２及び犠牲絶縁膜１２４を蝕刻してストレージノード貯蔵領域を形成し、該貯蔵領域にドープポリシリコンを埋め立てて導電膜を形成し、この導電膜を化学的機械的研磨またはその他の蝕刻工程を用いて平坦化することによって、ストレージノード電極１２６を形成する。
【００２０】
したがって、本発明によれば、ランディングプラグで埋め立てられるコンタクトホールを形成するために三日月形のマスクを使用することによって、ビットラインと連結されるランディングプラグが、ストレージノードコンタクトと連結される他のランディングプラグと同一線上に位置せず、所定距離だけ離れることになる。したがって、ランディングプラグコンタクトホールが垂直方向に傾斜するように蝕核されても、各ランディングプラグは所望する十分な線幅を有することが可能になる。
【００２１】
したがって、図４に示すように、隣接する不活性領域間の各活性領域が幅Ａを有する場合、ランディングプラグ１１２は、活性領域と幅Ｃにかけて接触し、残りの幅Ｂは接しなくなる。その結果として、活性領域と触れるランディングプラグの下部面において線幅が増加するため、活性領域とビットラインまたはストレージノードコンタクトとの間において良好な接触性が得られる。
【００２２】
以上のように、具体的な実施の形態を例に上げて本発明を詳細に説明してきたが、本発明の権利範囲はこれに限定されるものではなく、請求範囲で定義している本発明の基本概念に基づいた当業者による各種の変形及び改良形態もまた、本発明の権利範囲に属することは言うまでもない。
【図面の簡単な説明】
【００２３】
【図１】従来の技術によるランディングプラグコンタクトホール形成用のマスクパターンを示す平面図である。
【図２】従来の技術によって各層間絶縁膜に埋め立てられたランディングプラグ、ビットライン及びストレージノードコンタクトの配列を示す垂直断面図である。
【図３】本発明の一実施の形態によるランディングプラグコンタクトホール形成用のマスクパターンを示す平面図である。
【図４】本発明の一実施の形態によって各層間絶縁膜に埋め立てられたランディングプラグ、ビットライン及びストレージノードコンタクトの配列を示す垂直断面図である。
【図５】本発明の一実施の形態によるランディングプラグコンタクトホールのマスクを示す図である。
【符号の説明】
【００２４】
１００  活性領域、１０２  不活性領域、１０６  ランディングプラグコンタクトホールのマスク、１０８，１１６，１１８  層間絶縁膜、１１０  ランディングプラグコンタクトホール、１１２  ランディングプラグ、１１４  ビットライン、１２０  ストレージノードコンタクト、１２２  ストレージノード蝕刻停止膜、１２４  絶縁膜、１２６  ストレージノード電極。
【図１】
2006173559.tif 000003
【図２】
2006173559.tif 000004
【図３】
2006173559.tif 000005
【図４】
2006173559.tif 000006
【図５】
2006173559.tif 000007