(57)【要約】【課題】  発振周波数を下げたときに発振停止を起こしにくくし、さらに、温度が上昇したときにも発振停止を起こしにくくする。【解決手段】  ミキサトランジスタ８６〜８９のコレクタバイアス電流と発振トランジスタ６１、６２のコレクタバイアス電流とを設定するためのバイアス電源７４を設け、制御電圧Ｖｔが第１の所定値以上のときよりも第１の所定値以下のときにバイアス電源７４の出力電圧を高くしてミキサトランジスタ８６〜８９のコレクタバイアス電流又は発振トランジスタ６１、６２のコレクタバイアス電流の少なくとも一方を大きくした。【選択図】        図２
2006319937.tif 000002
【特許請求の範囲】
【請求項１】
受信信号を中間周波信号に周波数変換するミキサと、前記ミキサに局部発振信号を供給する発振回路とを備え、前記ミキサには前記受信信号と前記局部発振信号とが入力されるミキサトランジスタを設け、前記発振回路には発振トランジスタと、カソードに発振周波数制御用の制御電圧が印加されるバラクタダイオードを有すると共に前記発振トランジスタに結合された共振回路とを設け、前記ミキサトランジスタのコレクタバイアス電流と前記発振トランジスタのコレクタバイアス電流とを設定するためのバイアス電源を設け、前記制御電圧が第１の所定値以上のときよりも前記第１の所定値以下のときに前記バイアス電源の出力電圧を高くして前記ミキサトランジスタのコレクタバイアス電流又は前記発振トランジスタのコレクタバイアス電流の少なくとも一方を大きくしたことを特徴とする周波数変換器。
【請求項２】
前記バイアス電源の出力電圧に正の温度係数を持たせたことを特徴とする請求項１に記載の周波数変換器。
【請求項３】
前記バイアス電源は、一端が電源にプルアップされた電源側抵抗と、一端が接地されると共に他端が前記電源側抵抗の他端に接続された接地側抵抗とを有し、前記電源側抵抗と前記接地側抵抗との接続点から前記出力電圧を出力し、前記電源側抵抗の抵抗値温度係数を前記接地側抵抗の抵抗値温度係数よりも小さくし、前記電源側抵抗の抵抗値又は前記接地側抵抗の抵抗値の少なくとも一方を前記制御電圧が第１の所定値以上のときと以下のときとで異なるように切り替えたことを特徴とする請求項２に記載の周波数変換器。
【請求項４】
前記バイアス電源は第１のバイアス電源と第２のバイアス電源とを有し、前記第１のバイアス電源によって前記発振トランジスタのコレクタバイアス電流を設定し、前記第２のバイアス電源によって前記ミキサトランジスタのコレクタバイアス電流を設定したことを特徴とする請求項３に記載の周波数変換器。
【請求項５】
前記第１のバイアス電源における、前記電源側抵抗は一端が電源にプルアップされた第１の抵抗と、第１のスイッチトランジスタを介して前記第１の抵抗に並列接続される第２の抵抗とを有し、前記接地側抵抗は一端が接地されると共に他端が前記第１の抵抗の他端に接続された第３の抵抗を有し、前記第１のスイッチトランジスタを前記制御電圧が前記第１の所定値以上のときにオフにすると共に、前記第１の所定値以下のときにオンにしたことを特徴とする請求項４に記載の周波数変換器。
【請求項６】
前記第１のバイアス電源における、前記電源側抵抗は一端が電源にプルアップされた第１の抵抗を有し、前記接地側抵抗は一端が接地されると共に他端が前記第１の抵抗の他端に接続された第３の抵抗と、第１のスイッチトランジスタを介して前記第３の抵抗に並列接続される第４の抵抗とを有し、前記第１のスイッチトランジスタを前記制御電圧が前記第１の所定値以上のときにオンにすると共に、前記第１の所定値以下のときにオフにしたことを特徴とする請求項４に記載の周波数変換器。
【請求項７】
前記ミキサの前段には前記制御電圧によって同調周波数が変えられる同調回路が設けられ、前記第２のバイアス電源における、前記電源側抵抗は一端が電源にプルアップされた第１の抵抗と、第１のスイッチトランジスタを介して前記第１の抵抗に並列接続される第２の抵抗とを有し、前記接地側抵抗は一端が接地されると共に他端が前記第１の抵抗の他端に接続された第３の抵抗と、第２のスイッチトランジスタを介して前記第３の抵抗に並列接続される第４の抵抗とを有し、前記第１のスイッチトランジスタを前記制御電圧が前記第１の所定値以上のときにオフにすると共に、前記第１の所定値以下のときにオンにし、前記第２のスイッチトランジスタを前記制御電圧が前記第１の所定値よりも高い第２の所定値と第３の所定値との間でオンにすると共に、前記第２の所定値と前記第３の所定値との間以外のときにオフにしたことを特徴とする請求項４に記載の周蓮変換器。
【請求項８】
前記発振トランジスタとミキサトランジスタと前記バイアス電源とを集積回路内に構成し、前記集積回路内には前記スイッチトランジスタをオン又はオフ切り替えるための切替制御回路を設け、前記切替制御回路には選局用の周波数データを入力したことを特徴とする請求項４乃至７の何れかに記載の周波数変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョンチューナ等に使用される周波数変換器に関する。
【背景技術】
【０００２】
図６は、例えばＶＨＦテレビジョンチューナに使用される従来の発振回路であり、集積回路２０内に構成された第一及び第二の発振トランジスタ２、３と、集積回路２０外に設けられた共振回路４とによって構成される。第一の発振トランジスタ２と第二の発振トランジスタ３とは差動接続される。
【０００３】
集積回路２０外に設けられた共振回路４は端子２０ａを介して第１の発振トランジスタ２のベースと第２の発振トランジスタ３のコレクタに結合される。共振回路４はインダクタンス素子４ａ、バラクタダイオード４ｂ等を有し、その一端が端子２０ａに接続され、他端は集積回路２０外で接地される。そして、バラクタダイオード４ｂに印加される同調電圧Ｔｕによって発振周波数が設定される。上記の発振回路においては図示されていないが、発振トランジスタ２、３のベースにはバイアス電源からバイアス電圧が印加されている。このバイアス電圧の値は、通常一定である（例えば、特許文献１参照。）。発振信号は発振トランジスタ３のコレクタから出力される。
【０００４】
【特許文献１】特開２００４−１７２９３４号公報（図１）
【０００５】
また、発振信号が供給される従来のミキサを図７に示す。このミキサも集積回路内に構成される。第一のトランジスタ３１と第二のトランジスタ３２とは差動接続される。第一のトランジスタ３１のベースに接続された入力端３４にテレビジョン信号が入力される。第二のトランジスタ３２のベースは高周波的に接地される。第１のトランジスタ３１と第２のトランジスタ３２のベースには一定のバイアス電圧が印加されている。
【０００６】
第一のトランジスタ３１のコレクタには、第三のトランジスタ３６のエミッタと第四のトランジスタ３７のエミッタが接続される。また、第二のトランジスタ３２のコレクタには、第五のトランジスタ３８のエミッタと第六のトランジスタ３９のエミッタが接続される。これによって、第三のトランジスタ３６と第四のトランジスタ３７とは差動接続され、第五のトランジスタ３８と第六のトランジスタ３９とは差動接続される。
【０００７】
第三のトランジスタ３６のベースと第六のトランジスタ３９のベースとが互いに接続されて局部発振信号の入力端４０に接続され、第四のトランジスタ３７のベースと第五のトランジスタ３８のベースとが互いに接続されて局部発振信号の入力端４１に接続される。二つの入力端４０、４１の間には局部発振信号が平衡入力される。
【０００８】
また、第三のトランジスタ３６のコレクタと第五のトランジスタ３８のコレクタとが互いに接続され、第四のトランジスタ３７のコレクタと第六のトランジスタ３９のコレクタとが互いに接続される。それぞれの接続点は中間周波信号が平衡出力される出力端４２、４３となる。また、それぞれの接続点には給電抵抗４４、４５を介して電源電圧が印加される（例えば、特許文献２参照。）。
【０００９】
【特許文献２】特開２００４−１８７１０１号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記発振回路においては、発振周波数を低くするために制御電圧を低くしてバラクタダイオード４ｂの容量値を大きくすると、バラクタダイオードの抵抗成分が増加し、共振回路４のＱが低下して発振回路としてのループゲインが不足となり発振パワーが低下し、極端な場合は発振停止を起こすおそれがある。また、温度上昇に伴ってループゲインも低下して発振パワーの低下もしくは発振停止を起こすおそれもある。発振パワーが低下するとミキサでの変換効率が低下して出力される中間周波信号のレベルが低下する。温度上昇によってミキサ自体の利得も低下する。
【００１１】
本発明は、発振周波数を下げたときに発振停止を起こしにくくすると共に、温度上昇に伴って中間周波信号のレベル低下を防ぐことを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の解決手段は、受信信号を中間周波信号に周波数変換するミキサと、前記ミキサに局部発振信号を供給する発振回路とを備え、前記ミキサには前記受信信号と前記局部発振信号とが入力されるミキサトランジスタを設け、前記発振回路には発振トランジスタと、カソードに発振周波数制御用の制御電圧が印加されるバラクタダイオードを有すると共に前記発振トランジスタに結合された共振回路とを設け、前記ミキサトランジスタのコレクタバイアス電流と前記発振トランジスタのコレクタバイアス電流とを設定するためのバイアス電源を設け、前記制御電圧が第１の所定値以上のときよりも前記第１の所定値以下のときに前記バイアス電源の出力電圧を高くして前記ミキサトランジスタのコレクタバイアス電流又は前記発振トランジスタのコレクタバイアス電流の少なくとも一方を大きくした。
【００１３】
また、第２の解決手段として、前記バイアス電源の出力電圧に正の温度係数を持たせた。
【００１４】
また、第３の解決手段として、前記バイアス電源は、一端が電源にプルアップされた電源側抵抗と、一端が接地されると共に他端が前記電源側抵抗の他端に接続された接地側抵抗とを有し、前記電源側抵抗と前記接地側抵抗との接続点から前記出力電圧を出力し、前記電源側抵抗の抵抗値温度係数を前記接地側抵抗の抵抗値温度係数よりも小さくし、前記電源側抵抗の抵抗値又は前記接地側抵抗の抵抗値の少なくとも一方を前記制御電圧が第１の所定値以上のときと以下のときとで異なるように切り替えた。
【００１５】
また、第４の解決手段として、前記バイアス電源は第１のバイアス電源と第２のバイアス電源とを有し、前記第１のバイアス電源によって前記発振トランジスタのコレクタバイアス電流を設定し、前記第２のバイアス電源によって前記ミキサトランジスタのコレクタバイアス電流を設定した。
【００１６】
また、第５の解決手段として、前記第１のバイアス電源における、前記電源側抵抗は一端が電源にプルアップされた第１の抵抗と、第１のスイッチトランジスタを介して前記第１の抵抗に並列接続される第２の抵抗とを有し、前記接地側抵抗は一端が接地されると共に他端が前記第１の抵抗の他端に接続された第３の抵抗を有し、前記第１のスイッチトランジスタを前記制御電圧が前記第１の所定値以上のときにオフにすると共に、前記第１の所定値以下のときにオンにした。
【００１７】
また、第６の解決手段として、前記第１のバイアス電源における、前記電源側抵抗は一端が電源にプルアップされた第１の抵抗を有し、前記接地側抵抗は一端が接地されると共に他端が前記第１の抵抗の他端に接続された第３の抵抗と、第１のスイッチトランジスタを介して前記第３の抵抗に並列接続される第４の抵抗とを有し、前記第１のスイッチトランジスタを前記制御電圧が前記第１の所定値以上のときにオンにすると共に、前記第１の所定値以下のときにオフにした。
【００１８】
また、第７の解決手段として、前記ミキサの前段には前記制御電圧によって同調周波数が変えられる同調回路が設けられ、前記第２のバイアス電源における、前記電源側抵抗は一端が電源にプルアップされた第１の抵抗と、第１のスイッチトランジスタを介して前記第１の抵抗に並列接続される第２の抵抗とを有し、前記接地側抵抗は一端が接地されると共に他端が前記第１の抵抗の他端に接続された第３の抵抗と、第２のスイッチトランジスタを介して前記第３の抵抗に並列接続される第４の抵抗とを有し、前記第１のスイッチトランジスタを前記制御電圧が前記第１の所定値以上のときにオフにすると共に、前記第１の所定値以下のときにオンにし、前記第２のスイッチトランジスタを前記制御電圧が前記第１の所定値よりも高い第２の所定値と第３の所定値との間でオンにすると共に、前記第２の所定値と前記第３の所定値との間以外のときにオンにした。
【００１９】
また、第８の解決手段として、前記発振トランジスタとミキサトランジスタと前記バイアス電源とを集積回路内に構成し、前記集積回路内には前記スイッチトランジスタをオン又はオフ切り替えるための切替制御回路を設け、前記切替制御回路には選局用の周波数データを入力した。
【発明の効果】
【００２０】
第１の解決手段によれば、ミキサには受信信号と局部発振信号とが入力されるミキサトランジスタを設け、発振回路には発振トランジスタと、カソードに発振周波数制御用の制御電圧が印加されるバラクタダイオードを有すると共に発振トランジスタに結合された共振回路とを設け、ミキサトランジスタのコレクタバイアス電流と発振トランジスタのコレクタバイアス電流とを設定するためのバイアス電源を設け、制御電圧が第１の所定値以上のときよりも第１の所定値以下のときにバイアス電源の出力電圧を高くしてミキサトランジスタのコレクタバイアス電流又は発振トランジスタのコレクタバイアス電流の少なくとも一方を大きくしたので、制御電圧が低いときにバラクタダイオードの抵抗成分が増加して共振回路のＱが低下しても、発振トランジスタもしくはミキサトランジスタのゲインが増加し、発振停止等の不具合を防止すると共に、中間周波信号のレベルを高くすることができる。
【００２１】
また、第２の解決手段によれば、バイアス電源の出力電圧に正の温度係数を持たせたので、温度が上昇したときに発振トランジスタのコレクタ電流もしくはミキサトランジスタのコレクタ電流を増加させて発振回路のループゲインの低下もしくはミキサの変換効率の低下を防止できる。
【００２２】
また、第３の解決手段によれば、バイアス電源は、一端が電源にプルアップされた電源側抵抗と、一端が接地されると共に他端が電源側抵抗の他端に接続された接地側抵抗とを有し、電源側抵抗と接地側抵抗との接続点から出力電圧を出力し、電源側抵抗の抵抗値温度係数を接地側抵抗の抵抗値温度係数よりも小さくし、電源側抵抗の抵抗値又は接地側抵抗の抵抗値の少なくとも一方を制御電圧が第１の所定値以上のときと以下のときとで異なるように切り替えたので、バイアス電圧に正の温度係数を持たせることができる。
【００２３】
また、第４の解決手段によれば、バイアス電源は第１のバイアス電源と第２のバイアス電源とを有し、第１のバイアス電源によって発振トランジスタのコレクタバイアス電流を設定し、第２のバイアス電源によってミキサトランジスタのコレクタバイアス電流を設定したので、それぞれ最適なコレクタバイアス電流を設定できる。
【００２４】
また、第５の解決手段によれば、第１のバイアス電源における、電源側抵抗は一端が電源にプルアップされた第１の抵抗と、第１のスイッチトランジスタを介して第１の抵抗に並列接続される第２の抵抗とを有し、接地側抵抗は一端が接地されると共に他端が第１の抵抗の他端に接続された第３の抵抗を有し、第１のスイッチトランジスタを制御電圧が前記第１の所定値以上のときにオフにすると共に、第１の所定値以下のときにオンにしたので、第１のスイッチトランジスタによってバイアス電圧を２通りに切り替え、何れのバイアス電圧にも正の温度係数を持たせることができる。
【００２５】
また、第６の解決手段によれば、第１のバイアス電源における、電源側抵抗は一端が電源にプルアップされた第１の抵抗を有し、接地側抵抗は一端が接地されると共に他端が第１の抵抗の他端に接続された第３の抵抗と、第１のスイッチトランジスタを介して第３の抵抗に並列接続される第４の抵抗とを有し、第１のスイッチトランジスタを制御電圧が前記第１の所定値以上のときにオンにすると共に、前記第１の所定値以下のときにオフにしたので、第１のスイッチトランジスタによってバイアス電圧を２通りに切り替え、何れのバイアス電圧にも正の温度係数を持たせることができる。
【００２６】
また、第７の解決手段によれば、第２のバイアス電源における、電源側抵抗は一端が電源にプルアップされた第１の抵抗と、第１のスイッチトランジスタを介して第１の抵抗に並列接続される第２の抵抗とを有し、接地側抵抗は一端が接地されると共に他端が第１の抵抗の他端に接続された第３の抵抗と、第２のスイッチトランジスタを介して第３の抵抗に並列接続される第４の抵抗とを有し、第１のスイッチトランジスタを制御電圧が前記第１の所定値以上のときにオフにすると共に、第１の所定値以下のときにオンにし、第２のスイッチトランジスタを制御電圧が第１の所定値よりも高い第２の所定値と第３の所定値との間の範囲でオンにすると共に、第２の所定値と第３の所定値との間以外の範囲でオフにしたので、前段の同調回路の挿入損失の周波数特性による利得偏差を平準化できる。
【００２７】
また、第８の解決手段によれば、発振トランジスタとミキサトランジスタとバイアス電源とを集積回路内に構成し、集積回路内には各スイッチトランジスタをオン又はオフ切り替えるための切替制御回路を設けた、切替制御回路には選局用の周波数データを入力したので、周波数データによって簡単にバイアス電圧を２通りに切り替え、何れのバイアス電圧にも正の温度係数を持たせることができる。
【発明を実施するための最良の形態】
【００２８】
図１は本発明の周波数変換器が適用されるテレビジョンチューナの基本構成を示す。テレビジョン信号（ＲＦ）はバラクタダイオード（図示せず）を有する同調回路５０を介してミキサ５１に入力される。ミキサ５１には発振回路５２から局部発振信号が供給される。発振回路５２もバラクタダイオード（図示せず）を有する。ミキサ５１と発振回路５２とで周波数変換器５３が構成され、ミキサ５１から出力される中間周波信号（ＩＦ）が中間周波同調回路５４を介して後段の回路に供給される。同調回路５０の同調周波数と発振回路５２の発振周波数とはＰＬＬ回路５５によって制御される。すなわち、ＰＬＬ回路５５から出力される制御電圧Ｖｔが同調回路５０のバラクタダイオードと発振回路５２のバラクタダイオードとに印加され、同調周波数と発振周波数は制御電圧Ｖｔを高くすれば高くなり、制御電圧Ｖｔを低くすれば低くなる。また、ミキサ５１及び発振回路５２はそれぞれトランジスタを有し、これらトランジスタにはバイアス電源５６からバイアス電圧が供給される。
【００２９】
図２は、上記周波数変換器５３における発振回路５２の具体構成とミキサ５３とバイアス電源５６を示す。集積回路６０内に構成された第１及び第２の発振トランジスタ６１、６２は差動接続され、各コレクタはそれぞれ抵抗６３、６４によって電源Ｂにプルアップされる。また差動接続のために各エミッタは共通の抵抗６５によって接地される。各ベースには第１のバイアス電源７２からバイアス電圧が印加され、コレクタバイアス電流が設定される。そして、集積回路６０外に設けられた共振回路６７が第１の発振トランジスタ６１、第２の発振トランジスタ６２に結合される。
【００３０】
共振回路６７は、２つのバラクタダイオード６７ａ、６７ｂと、それらのカソード間に直列接続された２つのインダクタンス素子６７ｃ、６７ｄと、２つのバラクタダイオード６７ａ、６７ｂのアノード間に接続された容量素子６７ｅとを有する。２つのインダクタンス素子６７ｃ、６７ｄの接続点にはＰＬＬ回路５５からの制御電圧Ｖｔが印加される。２つのバラクタダイオード６７ａ、６７ｂのアノードは集積回路６０の外部接続端子６０ａ、６０ｂを介して発振第１のトランジスタ６１のコレクタとベースとの間に結合されると共に、第２の発振トランジスタ６２のコレクタとベースとの間にも結合される。また、バラクタダイオード６７ａ、６７ｂのアノードは直流的に接地される。
【００３１】
すなわち、第１の発振トランジスタ６１のベースには結合コンデンサ６８を介してバラクタダイオード６７ａのアノードが結合され、コレクタには結合コンデンサ６９を介してバラクタダイオード６７ｂのアノードが結合される。同様に、第２の発振トランジスタ６２のベースには結合コンデンサ７０を介してバラクタダイオード６７ｂのアノードが結合され、コレクタには結合コンデンサ７１を介してバラクタダイオード６７ａのアノードが結合される。
【００３２】
一般に、発振回路のループゲインは温度の影響を受け、温度上昇に伴ってループゲインが低下する特性を有している。また、一般にバラクタダイオードは容量値を大きくするために制御電圧Ｖｔを低くすると（発振周波数を低くする）抵抗成分が増加する。従って、共振回路６７のＱが低下する特性を有する。
そこで、本発明では、これらの問題に対処するため、集積回路６０内に構成した第１のバイアス電源７２に温度特性を持たせ、且つ、このバイアス電圧の値を切り替えて発振トランジスタ６１、６２のベースに印加するようにしている。以下に、第１のバイアス電源７２を説明する。
【００３３】
先ず、第１のバイアス電源７２は、一端が電源Ｂにプルアップされた電源側抵抗７３と、一端が接地されると共に他端が電源側抵抗７３の他端に接続された接地側抵抗７４とを有する。電源側抵抗７３と接地側抵抗７４との接続点から発振トランジスタ６１、６２のベースにバイアス電圧が印加される。
【００３４】
電源側抵抗７３は一端が電源にプルアップされた第１の抵抗７３ａと、第１のスイッチトランジスタ７５を介して第１の抵抗７３ａに並列接続される第２の抵抗７３ｂとから構成される。また、接地側抵抗７４は一端が接地されると共に他端が第１の抵抗７３ａの他端に接続された第３の抵抗７４ａで構成される。第１のスイッチトランジスタ７５はＮＰＮ型で示したがＰＮＰ型でもよい。第１の抵抗７３ａ及び第２の抵抗７３ｂの抵抗値は温度上昇に伴って増加する正の温度係数（およそ＋７００ＰＰＭ／°Ｃ）を持つ。また、第３の抵抗７４ａの抵抗値も温度上昇に伴って増加する正の温度係数（およそ＋１２００ＰＰＭ／°Ｃ）を持つ。すなわち、電源側抵抗７３の抵抗値温度係数は接地側抵抗７４の抵抗値温度係数よりも小さい。
【００３５】
第１のスイッチトランジスタ７５のベースには第１の切替制御回路７６から切替電圧が入力される。第１の切替制御回路７６には受信チャンネルに対応した周波数データＤが入力される。周波数データＤは、例えば、１０数ビットのデータからなり、受信チャンネルの周波数が高くなると上位のビットデータが順次０から１に変わるので、最上位のビットデータのみに着目してこれが０か又は１によって受信チャンネルの周波数の高低の判断が可能となる。
【００３６】
例えば、第１の切替制御回路７６は、周波数データの最上位のビットデータが０のときには（従って、制御電圧Ｖｔが第１の所定値以下のとき）第１のスイッチトランジスタ７５をオンさせる。よって、電源側抵抗７３の抵抗値が小さくなってバイアス電圧が高くなる。また、最上位のビットデータが１のときには（従って、制御電圧Ｖｔが第１の所定値以上のとき）第１のスイッチトランジスタ７５をオフにする。よって、バイアス電圧は低くなる。
【００３７】
このことから、第１のバイアス電源７２から出力されるバイアス電圧は、制御電圧Ｖｔが第１の所定値以下のときには図３のＡに示すように高くなり、制御電圧Ｖｔが第１の所定値以上のときには図３のＢに示すように低くなる。また、何れの場合のバイアス電圧も、上記の抵抗温度係数によって、温度上昇に伴って電圧値が上昇する正の温度係数を持つ。
【００３８】
そして、制御電圧Ｖｔが第１の所定値以下で共振回路６７のＱが低下した場合には、バイアス電圧が高くなるので、発振トランジスタ６１、６２のコレクタバイアス電流が大きくなり、ループゲインを増加して発振パワーの低下防止や発振停止等の不具合を防ぐようにする。また、制御電圧Ｖｔが第１の所定値以上の場合には、バイアス電圧を低くして第１の発振トランジスタ６１、第２の発振トランジスタ６２のコレクタバイアス電流を下げ、発振回路５２のループゲインを必要最小限に抑えることで発振パワーを抑え、不要輻射を抑制する。
【００３９】
また、温度上昇によってループゲインが低下しようとするが、コレクタバイアス電流が増加するのでループゲインの低下が抑えられる。逆に温度低下によってループゲインが増加しすぎて異常発振等が起ころうとしても、コレクタバイアス電流の減少に余ってループゲインの上昇が抑えられる。
【００４０】
発振信号は第１及び第２の発振トランジスタ６１、６２のコレクタから出力されてミキサ５１に供給される。また、第１のバイアス電源７２から出力されたバイアス電圧もミキサ５１に印加される。ミキサ５１には外部接続端子６０ｃを介してテレビジョン信号（ＲＦ）が入力され、中間周波信号（ＩＦ）は外部接続端子６０ｄ、６０ｅから集積回路６０の外部に出力される。
【００４１】
なお、図４は第１のバイアス電源７２の他の構成例を示す。図４においては、電源側抵抗７３は第１の抵抗７３ａで構成され、接地側抵抗７４は第３の抵抗７４ａと、第１のスイッチトランジスタ７５を介して第３の抵抗７４ａに並列接続される第４の抵抗７４ｂとから構成される。そして、第１の切替制御回路７６から第１のスイッチトランジスタ７５のベースに切替電圧が入力される。この場合、第１の切替制御回路７６は、制御電圧Ｖｔが第１の所定値以下では第１のスイッチトランジスタ７５をオフにし、第１の所定値以上ではオンにする。従って、この構成においても図３と同じバイアス電圧が出力される。
【００４２】
図５はミキサ５１の構成を示す。第１の増幅トランジスタ８１と第２の増幅トランジスタ８２とは差動接続される。第１の増幅トランジスタ８１のベースはテレビジョン信号（ＲＦ）を入力する外部接続端子６０ｃに接続され、第２の増幅トランジスタ８２のベースは高周波的に接地される。そして、第１の増幅トランジスタ８１のベースと第２の増幅トランジスタ８２のベースに第１のバイアス電源７２からバイアス電圧が印加される。
【００４３】
第１の増幅トランジスタ８１のコレクタには第１の混合トランジスタ８６のエミッタと第２の混合トランジスタ８７のエミッタが接続される。また、第２の増幅トランジスタ８２のコレクタには第３の混合トランジスタ８８のエミッタと第４の混合トランジスタ８９のエミッタが接続される。これによって、第１の混合トランジスタ８６と第２の混合トランジスタ８７とは差動接続され、第３の混合トランジスタ８８と第４の混合トランジスタ８９とは差動接続される。
【００４４】
第１の混合トランジスタ８６のベースと第４の混合トランジスタ８９のベースとが互いに接続されて局部発振信号の入力端９０に接続され、第２の混合トランジスタ８７のベースと第３の混合トランジスタ８８のベースとが互いに接続されて局部発振信号の入力端９１に接続される。二つの入力端９０、９１の間には局部発振信号が平衡入力される。
【００４５】
また、第１の混合トランジスタ８６のコレクタと第３の混合トランジスタ８８のコレクタとが互いに接続され、負荷抵抗９２を介して電源にプルアップされ、第２の混合トランジスタ８７のコレクタと第４の混合トランジスタ８９のコレクタとが互いに接続され、負荷抵抗９３を介して電源にプルアップされる。そして、それぞれの接続点は中間周波信号が平衡出力される外部接続端子６０ｄ、６０ｅに接続される。
【００４６】
以上の構成においては、第１の増幅トランジスタ８１のコレクタバイアス電流は第１の混合トランジスタ８６及び第２の混合トランジスタ８７のコレクタバイアス電流となり、第２の増幅トランジスタ８２のコレクタバイアス電流は第３の混合トランジスタ８８及び第４の混合トランジスタ８９のコレクタバイアス電流となる。従って、第１のバイアス電源７２によって第１の混合トランジスタ８６乃至第４の混合トランジスタ８９のコレクタバイアス電流が設定される。
【００４７】
テレビジョン信号は第１の増幅トランジスタ８１及び第２の増幅トランジスタ８２によって増幅され、第１の混合トランジスタ８６及び第２の混合トランジスタ８７のエミッタと第３の混合トランジスタ８８及び第４の混合トランジスタ８９のエミッタに入力される。第１の混合トランジスタ及び第４の混合トランジスタ８９のベースと第２の混合トランジスタ及び第３の混合トランジスタ８８のベースとの間に局部発振信号が入力されることで、第１の混合トランジスタ８６及び第３の混合トランジスタ８８のコレクタと第２の混合トランジスタ８７及び第４の混合トランジスタ８９のコレクタとの間に中間周波信号が出力される。
【００４８】
一般に、ミキサの変換利得は、注入される局部発振信号のレベルと温度とに依存するが、第１のバイアス電源７２のバイアス電圧を高くすれば各トランジスタのコレクタバイアス電流が増加して利得が高くなるので、制御電圧が第１の所定値よりも低いときに局部発振信号のレベルが低下して変換利得が低下してもそれを補償することができ、また、温度上昇に伴って変換利得が低下してもそれを補償することができる。
【００４９】
図１に示す同調回路５０は、そこに使用されるバラクタダイオードに制御電圧Ｖｔが印加されて同調周波数が変えられるが、同調周波数の変化に対して挿入損失が変化する。同調周波数範囲を低域、中域、高域と分けた際に中域では他の帯域よりも挿入損失が少なくなってチューナ全体の利得偏差が大きくなる。そこで、ミキサ５２に印加するバイアス電圧を中域の受信時に低くして利得を下げて平準化を図ることができる。
【００５０】
そのために、図５のミキサ５２に使用される第１のバイアス電源７２に代えて、図６に示す第２のバイアス電源７７が使用される。第２のバイアス電源７７は、電源側抵抗７３は一端が電源にプルアップされた第１の抵抗７３ａと、第１のスイッチトランジスタ７５を介して第１の抵抗７３ａに並列接続される第２の抵抗７３ｂとを有し、接地側抵抗７４は一端が接地されると共に他端が第１の抵抗７３ａの他端に接続された第３の抵抗７４ａと、第２のスイッチトランジスタ７８を介して第３の抵抗７４ａに並列接続される第４の抵抗７４ｂとを有する。
【００５１】
そして、第１のスイッチトランジスタ７５のベースと第２のスイッチトランジスタ７７のベースが第２の切替制御回路７９に接続され、第２の切替制御回路７９に周波数データＤが入力される。第２の制御回路７９は、制御電圧Ｖｔが第１の所定値以上のときにオフにすると共に、第１の所定値以下のときにオンにし、第２のスイッチトランジスタ７８を制御電圧Ｖｔが第１の所定値よりも高い第２の所定値と第３の所定値との間の範囲でオンにすると共に、第２の所定値と第３の所定値との間以外の範囲でオフにする。従って、制御電圧Ｖｔが第２の所定値と第３の所定値との間ではバイアス電圧が低下して変換利得を下げることができる。
【００５２】
制御電圧Ｖｔは周波数データと対応しているので、中域の周波数範囲を第２の所定値と第３の所定値に対応して設定すればよい。
【００５３】
なお、第１の抵抗乃至第４の抵抗４３ａ、４３ｂ、４４ａ、４４ｂは拡散抵抗によって構成される。これらの抵抗は集積回路３０の製造プロセスで構成されるが、拡散抵抗はＰＮジャンクションを用いて形成され、ＰＮジャンクションに逆バイアスを印加したときの空乏層が温度によって拡大、縮小するので温度係数の大きな抵抗が形成できる。
【図面の簡単な説明】
【００５４】
【図１】本発明の周波数変換器を適用したテレビジョンチューナの基本構成図である。
【図２】本発明の周波数変換器に使用される発振回路の回路図である。
【図３】本発明の周波数変換器に使用されるバイアス電源の特性図である。
【図４】本発明の周波数変換器に使用されるバイアス電源の回路図である。
【図５】本発明の周波数変換器に使用されるミキサの回路図である。
【図６】本発明の周波数変換器に使用されるバイアス電源の他の回路図である。
【図７】従来の周波数変換器に使用される発振回路の回路図である。
【図８】従来の周波数変換器に使用されるミキサの回路図である。
【符号の説明】
【００５５】
５０：同調回路
５１：ミキサ
５２：発振回路
５３：周波数変換器
５４：中間周波同調回路
５５：ＰＬＬ回路
５６：バイアス電源
６０：集積回路
６１、６２：第１の発振トランジスタ
６７：共振回路
６７ａ、６７ｂ：バラクタダイオード
７２：第１のバイアス電源
７３：電源側抵抗
７３ａ：第１の抵抗
７３ｂ：第２の抵抗
７４：接地側抵抗
７４ａ：第３の抵抗
７４ｂ：第４の抵抗
７５：第１のスイッチトランジスタ
７６：第１の切替制御回路
７７：第２のバイアス電源
７８：第２のスイッチトランジスタ
７９：第２の切替制御回路
８１、８２：第１の増幅トランジスタ
８６〜８９：混合トランジスタ
【図１】
2006319937.tif 000003
【図２】
2006319937.tif 000004
【図３】
2006319937.tif 000005
【図４】
2006319937.tif 000006
【図５】
2006319937.tif 000007
【図６】
2006319937.tif 000008
【図７】
2006319937.tif 000009
【図８】
2006319937.tif 000010