(57)【要約】【課題】  本発明は、リニアリティのよいトランジスタを備えた固体撮像装置を提供するものである。また、本発明は、リニアリティのよいトランジスタを備え、併せて消費電力の低減を図ったＣＭＯＳ固体撮像装置及びその製造方法を提供するものである。【解決手段】  本発明の固体撮像装置は、画素となる受光部と、該受光部からの信号電荷を読み出すための手段を備え、前記受光部が半導体基板２１に形成され、前記手段を構成するうちの、少なくとも能力を必要とするトランジスタが、前記半導体基板２１上に設けたＳＯＩ構造の半導体層２０に形成されていることを特徴とする。【選択図】        図１  
2006024787.tif 000002
【特許請求の範囲】
【請求項１】
画素となる受光部と、該受光部からの信号電荷を読み出すための手段を備え、
前記受光部が半導体基板に形成され、
前記手段を構成するうちの、少なくとも能力を必要とするトランジスタが、前記半導体基板上に設けたＳＯＩ構造の半導体層に形成されている
ことを特徴とする固体撮像装置。
【請求項２】
画素となる受光部と、該受光部からの信号電荷を読み出すための手段を備え、
前記受光部が半導体基板に形成され、
前記手段を構成するうちの、少なくとも能力を必要とするトランジスタが、前記半導体基板上に設けた歪みシリコン構造の半導体層に形成されている
ことを特徴とする固体撮像装置。
【請求項３】
受光部と複数のトランジスタで単位画素が形成され、
前記受光部が半導体基板に形成され、
前記トランジスタのうち、少なくとも能力を必要とするトランジスタが、前記半導体基板上に設けたＳＯＩ構造の半導体層に形成されている
ことを特徴とする固体撮像装置。
【請求項４】
前記能力を必要とするトランジスタは、アンプトランジスタである
ことを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記アンプトランジスタは、ｐ型チャネルトランジスタである
ことを特徴とする請求項２記載の固体撮像装置。
【請求項６】
前記半導体基板の裏面側から受光する
ことを特徴とする請求項３記載の固体撮像装置。
【請求項７】
受光部と複数のトランジスタで単位画素が形成され、
前記受光部が半導体基板に形成され、
前記トランジスタのうち、少なくとも能力を必要とするトランジスタが、前記半導体基板上に設けた歪みシリコン構造の半導体層に形成されている
ことを特徴とする固体撮像装置。
【請求項８】
前記歪みシリコン構造は、ＳｉＧｅ層とシリコン層からなる
ことを特徴とする請求項７記載の固体撮像装置。
【請求項９】
前記能力を必要とするトランジスタは、アンプトランジスタである
ことを特徴とする請求項７記載の固体撮像装置。
【請求項１０】
前記アンプトランジスタは、ｐ型チャネルトランジスタである
ことを特徴とする請求項９記載の固体撮像装置。
【請求項１１】
前記半導体基板の裏面側から受光する
ことを特徴とする請求項７記載の固体撮像装置。
【請求項１２】
半導体基板上に絶縁層を介して半導体層が形成されたＳＯＩ基板を形成する工程と、
前記半導体層及び前記絶縁層を選択的に除去した前記半導体基板の領域に、単位画素を構成する少なくとも受光部を形成する工程と、
除去されない前記半導体層に単位画素を構成する複数のトランジスタのうち、少なくとも前記受光部から読み出した信号を増幅するアンプトランジスタを形成する工程とを有する
ことを特徴とする固体撮像装置の製造方法。
【請求項１３】
半導体基板上に歪みシリコン構造の半導体層を形成する工程と、
前記歪みシリコン構造の半導体層を選択的に除去した前記半導体基板の領域に、単位画素を構成する少なくとも受光部を形成する工程と、
除去されない前記歪みシリコン構造の半導体層に単位画素を構成する複数のトランジスタのうち、少なくとも前記受光部から読み出した信号を増幅するアンプトランジスタを形成する工程とを有する
ことを特徴とする固体撮像装置の製造方法。
【請求項１４】
半導体基板の表面上に第１絶縁層、第１の半導体層、第２絶縁層及び第２の半導体層が積層されたＳＯＩ基板を形成する工程と、
前記第２の半導体層及び第２絶縁層を選択的に除去した前記第１の半導体層の領域に、単位画素を構成する少なくとも受光部を形成する工程と、
除去されない前記第２の半導体層に単位画素を構成する複数のトランジスタのうち、少なくとも前記受光部から読み出した信号を増幅するアンプトランジスタを形成する工程と、
前記ＳＯＩ基板の表面側に支持基板を接合し後、裏面側の半導体基板及び第１絶縁層を除去して受光部が形成された前記第１の半導体層の裏面を露出する工程を有する
ことを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、ＣＭＯＳ型固体撮像装置は、受光部となるフォトダイオードと複数のトランジスタ、いわゆるＭＯＳトランジスタとにより１画素を形成し、複数の画素を所要のパターンに配列して構成される。このフォトダイオードは、受光量に応じた信号電荷を生成し蓄積する光電変換素子であり、複数のＭＯＳトランジスタはフォトダイオードからの信号電荷を転送するための素子である。
【０００３】
図１４に、イメージセンサに適用した従来のＣＭＯＳ型固体撮像装置の例を示す。図１４は画素の要部を示している。このＣＭＯＳ型固体撮像装置１０１は、第１導電型、例えばｎ型のシリコン半導体基板１２１の表面側に各画素を区画するための画素分離領域１２４を形成し、各区画領域に第２導電型、例えばｐ型の半導体ウエル領域１２５を形成し、ここにフォトダイオード１０３と複数のＭＯＳトランジスタ、すなわち電荷読み出しトランジスタ１０４、リセットトランジスタ（図示せず）、アンプトランジスタ１０６及び垂直選択トランジスタ１０７の４つのＭＯＳトランジスタが形成されて単位画素１０２が構成される。そして、この画素１０２が多数個、２次元マトリックス状に配列される。画素分離領域１２４は、例えば選択酸化（ＬＯＣＯＳ）によるフィールド絶縁層（ＳｉＯ２層）で形成される。
【０００４】
フォトダイオード１０３は、ｐ型半導体ウエル領域１２５の表面から所要の深さにわたってイオン注入により形成した第２導電型であるｎ型の半導体領域１３５［ｎ＋領域１３５ａ，ｎ領域１３５ｂ］と、このｎ型半導体領域１３５の表面に形成した高不純物濃度のｐ型半導体領域（いわゆるｐ＋アキュミュレーション領域）１３４とにより形成される。
【０００５】
各ＭＯＳトランジスタ１０４、１０６、１０７は、次のようにして構成される。ｐ型半導体ウエル領域１２５の表面には、フォトダイオード１０３に隣接するように、高不純物濃度のｎ型半導体領域、すなわちｎ＋ソース・ドレイン領域１３３、更にｎ＋ソース・ドレイン領域１２６、１２７、１２９がイオン注入により形成される。
電荷読み出しトランジスタ１０４は、ｎ＋ソース・ドレイン領域１３３と、フォトダイオード１０３の表面側の高不純物濃度のｎ＋領域１３５ａと、両領域１３３及び１３５ａ間のｐ型半導体ウエル領域１２５上にゲート絶縁膜を介して形成したゲート電極１３６とにより構成される。ここで、リセットトランジスタの一方のソース・ドレイン領域となるｎ＋ソース・ドレイン領域１３３は、フローティング・ディフュージョン（ＦＤ）と呼ばれている。
アンプトランジスタ１０６は、ｎ＋ソース・ドレイン領域１２６及び１２７と、両領域１２６及び１２７間のｐ型半導体ウエル領域１２５上にゲート絶縁膜を介して形成したゲート電極１２８とにより構成される。
垂直選択トランジスタ１０７は、ｎ型ソース・ドレイン領域１２７及び１２９と、両領域１２７及び１２９間のｐ型半導体ウエル領域１２５上にゲート絶縁膜を介して形成したゲート電極１３０とにより構成される。
リセットトランジスタは、図示せざるも同様に、対のソース・ドレイン領域と、その間のｐ型半導体ウエル領域１２５上にゲート絶縁膜を介して形成したゲート電極とにより構成される。
【０００６】
上述した各ＭＯＳトランジスタの回路配線は、後述の図３と同様であるので説明を省略する。なお、各画素のフローティング・ディフュージョン（ＦＤ）は接続導体１３１及び配線１３２を介してアンプトランジスタ１０６のゲート電極１２８に接続される。アンプトランジスタ１０６の一方のｎ型ソース・ドレイン領域１２６には、電源Ｖｄｄからの電源配線１０８が接続される。垂直選択トランジスタ１０７の他方のソース・ドレイン領域１２９は垂直信号線１０９が接続される。
【０００７】
このＣＭＯＳ型固体撮像装置１０１は、半導体基板１２１の表面側から光をフォトダイオード１０３に入射し、フォトダイオード１０３において光電変換を行い溜まった電子を電荷読み出しトランジスタ１０４のトランファーゲートを介してフローティング・ディフュージョン（ＦＤ）に転送して、その電位をアンプトランジスタ１０６で増幅する回路構成になっている（非特許文献１参照）。
【０００８】
【非特許文献１】米本和也著「ＣＣＤ／ＣＭＯＳイメージセンサの基礎と応用」ＣＱ出版社  第１９０頁
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで上述したＣＭＯＳ固体撮像装置では、その単位画素から読み出される信号のリニアリティは、アンプトランジスタの能力に依存するため、現状、必ずしも充分な特性を得ているとは言えない状況にある。
また、各トランジスタはｎチャネルＭＯＳトランジスタで形成されるため、フローティング・ディフュージョン（ＦＤ）をリセットして信号電荷を読み出す間、電流が流れるため、画素数が増えると消費電力の点で無視できない問題となる。
【００１０】
一方、ＣＣＤ固体撮像装置においても、読み出される信号のリニアリティの向上が求められている。すなわち、信号電荷を読み出すための手段である水平転送レジスタに接続される出力回路のバッファアンプトランジスタとして、リニアリティのよいトランジスタの使用が望まれる。
【００１１】
本発明は、上述の点に鑑み、リニアリティのよいトランジスタを備えた固体撮像装置を提供するものである。また、本発明は、リニアリティのよいトランジスタを備え、併せて消費電力の低減を図ったＣＭＯＳ固体撮像装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１２】
本発明の固体撮像装置は、画素となる受光部と、該受光部からの信号電荷を読み出すための手段を備え、前記受光部が半導体基板に形成され、前記手段を構成するうちの、少なくとも能力を必要とするトランジスタが、前記半導体基板上に設けたＳＯＩ構造の半導体層に形成されていることを特徴とする。
【００１３】
本発明の固体撮像装置は、画素となる受光部と、該受光部からの信号電荷を読み出すための手段を備え、前記受光部が半導体基板に形成され、前記手段を構成するうちの、少なくとも能力を必要とするトランジスタが、前記半導体基板上に設けた歪みシリコン構造の半導体層に形成されていることを特徴とする。
【００１４】
本発明の固体撮像装置は、受光部と複数のトランジスタで単位画素が形成され、前記受光部が半導体基板に形成され、前記トランジスタのうち、少なくとも能力を必要とするトランジスタが、前記半導体基板上に設けたＳＯＩ構造の半導体層に形成されていることを特徴とする。
【００１５】
前記能力を必要とするトランジスタは、アンプトランジスタであることが好ましい。
前記アンプトランジスタは、ｐ型チャネルトランジスタであることが好ましい。
前記半導体基板の裏面側から受光することが好ましい。
【００１６】
本発明の固体撮像装置は、受光部と複数のトランジスタで単位画素が形成され、前記受光部が半導体基板に形成され、前記トランジスタのうち、少なくとも能力を必要とするトランジスタが、前記半導体基板上に設けた歪みシリコン構造の半導体層に形成されていることを特徴とする。
【００１７】
前記歪みシリコン構造は、ＳｉＧｅ層とシリコン層からなることが好ましい。
前記能力を必要とするトランジスタは、アンプトランジスタであることが好ましい。
前記アンプトランジスタは、ｐ型チャネルトランジスタであることが好ましい。
前記半導体基板の裏面側から受光することが好ましい。
【００１８】
本発明の固体撮像装置の製造方法は、半導体基板上に絶縁層を介して半導体層が形成されたＳＯＩ基板を形成する工程と、前記半導体層及び前記絶縁層を選択的に除去した前記半導体基板の領域に、単位画素を構成する少なくとも受光部を形成する工程と、除去されない前記半導体層に単位画素を構成する複数のトランジスタのうち、少なくとも前記受光部から読み出した信号を増幅するアンプトランジスタを形成する工程とを有することを特徴とする。
【００１９】
本発明の固体撮像装置の製造方法は、半導体基板上に歪みシリコン構造の半導体層を形成する工程と、前記歪みシリコン構造の半導体層を選択的に除去した前記半導体基板の領域に、単位画素を構成する少なくとも受光部を形成する工程と、除去されない前記歪みシリコン構造の半導体層に単位画素を構成する複数のトランジスタのうち、少なくとも前記受光部から読み出した信号を増幅するアンプトランジスタを形成する工程とを有することを特徴とする。
【００２０】
本発明の固体撮像装置の製造方法は、半導体基板の表面上に第１絶縁層、第１の半導体層、第２絶縁層及び第２の半導体層が積層されたＳＯＩ基板を形成する工程と、前記第２の半導体層及び第２絶縁層を選択的に除去した前記第１の半導体層の領域に、単位画素を構成する少なくとも受光部を形成する工程と、除去されない前記第２の半導体層に単位画素を構成する複数のトランジスタのうち、少なくとも前記受光部から読み出した信号を増幅するアンプトランジスタを形成する工程と、前記ＳＯＩ基板の表面側に支持基板を接合し後、裏面側の半導体基板及び第１絶縁層を除去して受光部が形成された前記第１の半導体層の裏面を露出する工程を有することを特徴とする。
【００２１】
半導体基板／絶縁層／半導体層からなるＳＯＩ構造の半導体層にＭＯＳトランジスタを形成した場合、ソース・ドレイン領域と半導体基板との間の寄生容量は、ソース・ドレイン領域の接合容量と絶縁層による容量との直列容量となる。このソース・ドレイン領域と半導体基板との間の寄生容量が小さくなることにより、リニアリティの良い（すなわちサブスレシュホールド特性の良い）ＭＯＳトランジスタが得られる。
【００２２】
歪みシリコン構造の半導体層にＭＯＳトランジスタを形成した場合、チャネル部のシリコン層が下層の例えばＳｉＧｅ結晶格子に影響されて歪み、電子やホールのキャリアの移動度が増す。これにより、リニアリティの良い（すなわちサブスレシュホールド特性の良い）ＭＯＳトランジスタが得られる。
【００２３】
ＣＭＯＳ固体撮像装置において、単位画素を構成する複数のＭＯＳトランジスタをｎチャネルのトランジスタで形成した場合、リセット時のフローティング・ディフージョン（ＦＤ）の電位（電源電位Ｖｄｄ）がアンプトランジスタのゲート電極に印加される。従って、リセット時はｎチャネルのアンプトランジスタがオン状態になる。
一方、単位画素を構成する複数のＭＯＳトランジスタをｐチャネルのトランジスタで形成した場合、リセット時にフローティング・ディフージョン（ＦＤ）の電位（電源電位Ｖｄｄ）がアンプトランジスタのゲート電極に印加されても、ｐチャネルであるのでアンプトランジスタはオフ状態となる。
【発明の効果】
【００２４】
本発明に係る固体撮像装置によれば、受光部からの信号電荷を読み出すための手段を構成するうちの、少なくとも能力を必要とするトランジスタを、受光部を形成した半導体基板上に設けたＳＯＩ構造の半導体層、あるいは歪みシリコン構造の半導体層に形成することにより、サブスレッシュホールド特性の良いトランジスタを備えることができる。
ＦＤ(Fully-depleted:完全空乏型)型のＳＯＩ基板を用いるトランジスタは、接合容量を大幅に低減することができ、またＰＤ(partially-depleted:部分空乏型)型のＳＯＩ基板を用いるトランジスタは、接合（ジャンクション）容量の低減と、基板浮遊効果のためにサブスレッシュドホールド特性をよくすることができる。なお、サブスレッシュホールド特性がよいということは、具体的にはS-Factorを小さくすることができる。従って、受光部から読み出された信号のリニアリティがよくなり、信頼性の高い固体撮像装置を提供することができる。
【００２５】
本発明に係るＣＭＯＳ型の固体撮像装置によれば、単位画素を構成する複数のトランジスタのうち、少なくとも能力を必要とするトランジスタ、例えばアンプトランジスタを、受光部を形成した半導体基板上に設けたＳＯＩ構造の半導体層、あるいは歪みシリコン構造の半導体層に形成することにより、サブスレッシュホールド特性の良いトランジスタ、例えばアンプトランジスタを備えることができる。従って、受光部から読み出される信号のリニアリティがよくなり、信頼性の高い固体撮像装置を提供することができる。
【００２６】
特にＳＯＩ構造の半導体層または例えばＳｉＧｅからなる歪みシリコン構造の半導体層に形成されるアンプトランジスタをｐチャネル型のトランジスタとするときは、少なくともリセット時には電流が流れるのを防止することができ、画素数が増えても消費電力を低減することができる。
【００２７】
本発明に係るＣＭＯＳ型の固体撮像装置によれば、基板の裏面側から受光する裏面照射型の固体撮像装置として構成とすることができる。そして、この場合も単位画素を構成する複数のトランジスタのうち、少なくとも能力を必要とするトランジスタ、例えばアンプトランジスタを、受光部を形成した半導体基板上に設けたＳＯＩ構造の半導体層、あるいは歪みシリコン構造の半導体層に形成することにより、サブスレッシュホールド特性の良いトランジスタ、例えばアンプトランジスタを備えることができる。従って、受光部から読み出される信号のリニアリティがよくなり、信頼性の高い固体撮像装置を提供することができる。裏面照射型では、表面照射型に比べ、受光部部分とＳＯＩ構造部分との段差による光のけられが無くすこともできるので、より受光の効率を向上することができる。また、アンプトランジスタをｐチャネルのトランジスタで形成することにより、少なくともリセット時には電流が流れるのを防止することにより、画素数が増えても消費電力を低減することができる。
【００２８】
本発明に係るＣＭＯＳ型の固体撮像装置の製造方法によれば、半導体基板上に絶縁層をかいして半導体層が形成されたＳＯＩ基板を形成し、半導体層及び絶縁層を選択的に除去した半導体基板の領域に少なくとも受光部を形成し、除去されない半導体層に単位画素を構成する複数のトランジスタのうち、少なくともアンプトランジスタを形成することにより、サブスレッシュホールド特性の良いアンプトランジスタを有し、受光部から読み出される信号のリニアリティを良好にした信頼性の高い固体撮像装置を製造することができる。
【００２９】
本発明に係るＣＭＯＳ型の固体撮像装置の製造方法によれば、半導体基板上に歪みシリコン構造の半導体層を形成し、歪みシリコン構造の半導体層を選択的に除去した半導体基板の領域に少なくとも受光部を形成し、除去されない歪みシリコン構造の半導体層に単位画素を構成する複数のトランジスタのうち、少なくともアンプトランジスタを形成することにより、サブスレッシュホールド特性の良いアンプトランジスタを有し、受光部から読み出される信号のリニアリティを良好にした信頼性の高い固体撮像装置を製造することができる。
【００３０】
本発明に係るＣＭＯＳ型の固体撮像装置の製造方法によれば、半導体基板の表面上に第１絶縁層、第１の半導体層、第２絶縁層及び第２の半導体層が積層されたＳＯＩ基板を用い、第２の半導体層及び第２絶縁層を選択除去して、第１の半導体層に受光部を形成すると共に第２の半導体層アンプトランジスタを形成することにより、サブスレッシュホールド特性の良いアンプトランジスタを形成することができる。そして、ＳＯＩ基板の表面側に支持基板を接合した後、裏面側の半導体基板及び第１絶縁層を除去して受光部が形成された第１の半導体層の裏面を露出することにより、受光部から読み出される信号のリニアリティを良好にした、裏面照射型の固体撮像装置を製造することができる。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して本発明の実施の形態を説明する。
【００３２】
先ず図３を用いて、本発明に係る固体撮像装置、すなわちＣＭＯＳ型固体撮像装置に適用される単位画素の等価回路の一実施の形態を説明する。このＣＭＯＳ型固体撮像装置１の単位画素２は、１つのフォトダイオード３と、４つのＭＯＳトランジスタ、すなわち電荷読み出しトランジスタ４、リセットトランジスタ５、アンプトランジスタ６及び垂直選択トランジスタ７とで構成される。そして、フォトダイオード３が電荷読み出しトランジスタ４の一方の主電極に接続され、電荷読み出しトランジスタ４の他方の主電極がリセットトランジスタ５の一方の主電極に接続される。リセットトランジスタ５の他方の主電極がアンプトランジスタ６の一方の主電極に接続されると共に、アンプトランジスタ６の他方の主電極が垂直選択トランジスタ７の一方の主電極に接続される。
【００３３】
また、電荷読み出しトランジスタ４とリセットトランジスタ５の接続中点に対応するＦＤ（フローティング・ディフージョン）がアンプトランジスタ６のゲート電極に接続される。リセットトランジスタ５とアンプトランジスタ６の接続中点が、電源Ｖｄｄからの電源配線８に接続される。さらに、垂直選択トランジスタ７の他方の主電極が、垂直信号線９に接続される。垂直信号線９と水平信号線（図示せず）との間に水平選択トランジスタ１０が接続される。
そして、電荷読み出しトランジスタ４のゲート電極には垂直読み出しパルスφＴＧが印加され、リセットトランジスタ５のゲート電極にはリセットパルスφＲが印加され、垂直選択トランジスタ７のゲート電極には垂直選択パルスφＳＥＬが印加される。
【００３４】
このような単位画素２が多数個、２次元マトリクス状に配列されてＣＭＯＳ型固体撮像装置１が構成される。
【００３５】
この単位画素２においては、光電変換によってフォトダイオード３に信号電荷が蓄積される。電荷読み出しトランジスタ４のゲート電極に垂直読み出しパルスφＴＧが印加されることにより、電荷読み出しトランジスタ４が導通し、フォトダイオード３の信号電荷がＦＤに転送されることで、ＦＤの電位が変化する。このＦＤの信号電圧がアンプトランジスタ６のゲート電極に印加され、アンプトランジスタ６によって信号電流に変換される。一方、垂直選択トランジスタ７のゲート電極に垂直選択パルスφＳＥＬが印加されることによって垂直選択トランジスタ７が導通し、信号電流が垂直信号線９に現れる。この信号電流は、水平選択パルスにより水平選択トランジスタ１０を経て、水平信号線に流れ、出力部から出力される。
【００３６】
次に、図１を用いて、本発明に係る固体撮像素子、すなわち表面照射型ＣＭＯＳ型固体撮像装置１の一実施の形態を説明する。なお、図１は、画素の要部を示している。
【００３７】
本実施の形態に係るＣＭＯＳ型固体撮像装置１１は、第１導電型、例えばｎ型のシリコン半導体基板２１に例えばシリコン酸化膜等の絶縁層２２を介して例えば第２導電型でるｐ型の半導体層２３ｐを有してなる、いわゆるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板２０を用いて成る。ＳＯＩ基板２０では、その半導体層２３ｐ及び絶縁層２２が選択的に除去され、半導体基板２１の表面側に各画素を区画するための画素分離領域２４が形成され、ｎ型半導体基板２１とｐ型半導体層２３ｐからなる各区画領域に単位画素２が形成される。単位画素２は、１つの受光部となるフォトダイオード（ＰＤ）３と複数のＭＯＳトランジスタ、本例では前述の図３で示したと同様の電荷読み出しトランジスタ４、リセットトランジスタ（図示せず）、アンプトランジスタ６及び垂直選択トランジスタ７の４つのＭＯＳトランジスタで構成される。この画素２が多数個、２次元マトリックス状に配列される。画素分離領域２４は、例えば選択酸化（ＬＯＣＯＳ）によるフィールド絶縁膜（ＳｉＯ２膜）で形成される。
【００３８】
本実施の形態においては、ｎ型半導体基板２１に第２導電型のｐ型の半導体ウエル領域２５が形成され、このｐ型半導体ウエル領域２５に受光部となるフォトダイオード３と、フォトダイオード３からの信号電荷を読み出すｎチャネル型の読み出しトランジスタ４と、ｎチャネル型のリセットトランジスタ（図示せず）とか形成される。一方、選択除去されずに残ったｐ型半導体層２３ｐに、特に能力を必要とするトランジスタであるｎチャンネル型アンプトランジスタ６と、同時にこれに接続されるｎチャネル型垂直選択トランジスタ７が形成される。
【００３９】
ｎチャネル型のアンプトランジスタ６は、絶縁層２２上のｐ型半導体層２３ｐに形成したｎ型ソース・ドレイン領域２６とｎ型ソース・ドレイン領域２７とゲート絶縁膜上のゲート電極２８で形成され、ｎ型ソース・ドレイン領域２６が電源電圧Ｖｄｄに接続され、ゲート電極２８、接続導体３１及び配線３２を介して読み出しトランジスタ４の一方のソース・ドレイン領域３３となるフローティング・ディフュージョン（ＦＤ）に接続される。ｎチャネル型の垂直選択トランジスタ７は、ｐ型半導体層２３ｐに形成したｎ型ソース・ドレイン領域２７とｎ型ソース・ドレイン領域２９とゲート絶縁膜上のゲート電極３０で形成され、ｎ型ソース・ドレイン領域２９が垂直信号線９へと接続される。このとき、アンプトランジスタ６のｎ型ソース・ドレイン領域２７と垂直選択トランジスタ７の一方のｎ型ソース・ドレイン領域２７と共用される。
【００４０】
フォトダイオード３は、基板２１の表面側に形成した高不純物濃度のｐ型半導体領域（ｐ+ 領域）３４と、これに接して基板２１の裏面側に向かう深さ方向に形成された高濃度不純物領域（ｎ+ 領域）３５ａ及び低不純物濃度領域（ｎ領域）３５ｂからなるｎ型半導体領域３５とにより構成される。フォトダイオード３の主たるｐｎ接合ｊは、ｐ＋領域（いわゆるｐ＋アキュミュレーション層）３４とｎ＋領域３５ａで形成される。
【００４１】
そして、一方のｎ＋ソース・ドレイン領域３３と、フォトダイオード３のｎ＋領域３５ａと、ゲート電極３６とにより、電荷読み出しトランジスタ４が構成される。このｎ＋ソース・ドレイン領域３３は、前述したようにＦＤ（フローティング・ディフュージョン）となる。
このＣＭＯＳ型固体撮像装置１１は、基板表面側から光Ｌが照射される表面照射型の固体撮像装置として構成される。
【００４２】
本実施の形態のＣＭＯＳ型固体撮像装置１１によれば、ＳＯＩ基板２０を用いてその絶縁層２２及びその上の半導体層２３ｐを選択的に除去し、除去された領域に対応した半導体基板２１にフォトダイオード３、ｎチャンネル型の電荷読み出しトランジスタ４及びｎチャネル型のリセットトランジスタ（図示せず）を形成し、除去されずに残った絶縁層２２上の半導体層２３ｐにｎチャネル型のアンプトランジスタ６及びｎチャネル型の垂直選択トランジスタ７を形成している。このように、ＳＯＩ基板２０の半導体層２３ｐにアンプトランジスタ６を形成することにより、アンプトランジスタ６のソース・ドレイン領域２６、２７と半導体基板２１間の寄生容量が、接合容量と絶縁層２２による容量との直列容量となって低減し、サブスレッシュホールド特性の良いアンプトランジスタ６が得られる。従って、フォトダイオード３から読み出される信号のリニアリティが良いＣＭＯＳ型固体撮像装置を提供することができる。
【００４３】
図２は、本発明に係る表面照射型のＣＭＯＳ型固体撮像装置の他の実施の形態を示す。本例では、ＳＯＩ基板の半導体層に形成するアンプトランジスタ６と垂直選択トランジスタ７をｐチャネル型として形成した場合である。
本実施の形態の固体撮像装置１２においては、第１導電型、例えばｎ型半導体基板２１に絶縁層２２を介して第１導電型であるｎ型の半導体層２３ｎを有してなる、いわゆるＳＯＩ基板４０を用いて成る。ＳＯＩ基板４０では、その半導体層２３ｎ及び絶縁層２２が一部選択的に除去され、表面の臨む半導体基板２１にフォトダイオード３、ｎチャネル型の電荷読み出しトランジスタ４及びｎチャネル型のリセットトランジスタ（図示せず）が形成され、除去されずに残った半導体層２３ｎにｐチャネル型のアンプトランジスタ６及び垂直選択トランジスタ７が形成される。
【００４４】
ｐチャネル型のアンプトランジスタ６は、絶縁層２２上のｎ型半導体層２３ｎに形成したｐ型ソース・ドレイン領域２６とｐ型ソース・ドレイン領域２７とゲート絶縁膜上にゲート電極２８で形成される。ｐチャネル型の垂直選択トランジスタ７は、ｎ型半導体層２３ｎに形成したｐ型ソース・ドレイン領域２７とｐ型ソース・ドレイン領域２９とゲート絶縁膜上のゲート電極３０で形成される。
【００４５】
その他の受光部のフォトダイオード３、読み出しトランジスタ４、画素分離領域２４、各トランジスタ間の接続関係等は、図１と同一構成であるので、対応する部分には同一符号を付して重複説明は省略する。
【００４６】
本実施の形態のＣＭＯＳ型固体撮像装置１２によれば、ＳＯＩ基板４０の半導体層２３ｎにアンプトランジスタ６を形成することにより、上例と同様にサブスレッシュホールド特性の良いアンプトランジスタ６が得られ、フォトダイオード３から読み出される信号のリニアリティが良くなる。さらに、アンプトランジスタ６をｐチャネルトランジスタで形成するので、フローティング・ディフージョン（ＦＤ）の電荷のリセット時にアンプトランジスタ６に電流が流れず、画素数が増えても消費電力を低減することができる。すなわち、リセット時のフローティング・ディフージョン（ＦＤ）の電位は、電源電位Ｖｄｄとなり、このプラス電位Ｖｄｄがｐチャネル型のアンプトランジスタ６のゲート電極２８に印加されることになる。ゲート電極２８にプラス電位Ｖｄｄが印加されたアンプトランジスタ６は、オフ状態となり電流が流れず、電力消費されない。
【００４７】
図４は、本発明に係る表面照射型のＣＭＯＳ型固体撮像装置の他の実施の形態を示す。本例は半導体基板上に設けた歪みシリコン構造の半導体層に少なくとも能力を必要とするｎチャネル型のアンプトランジスタを形成した場合である。
本実施の形態の固体撮像装置１３においては、第１導電型、例えばｎ型のシリコン半導体基板２１上にＳｉＧｅ層４３及び第２導電型のｐ型シリコン半導体層４４からなる歪みシリコン構造４１を形成し、この歪みシリコン構造４１を一部選択的に除去し、表面の臨む半導体基板２１にフォトダイオード３、ｎチャネル型の電荷読み出しトランジスタ４及びｎチャネル型のリセットトランジスタ（図示せず）を形成し、除去されずに残った歪みシリコン構造４１のｐ型シリコン半導体層４４ｐにｎチャネル型のアンプトランジスタ６及び垂直選択トランジスタ７を形成して構成される。シリコン半導体層４４ｐは下層のＳｉＧｅ層４３により歪みＳｉ層となる。
【００４８】
ｎチャネル型アンプトランジスタ６は、歪みシリコン構造４１のｐ型シリコン半導体層４４に形成したｎ型ソース・ドレイン領域２６とｐ型ソース・ドレイン領域２７とゲート絶縁膜上のゲート電極２８とゲート電極下の歪みＳｉ層によるチャネル領域４５で形成される。ｎ型ソース・ドレイン領域２６には電源電圧Ｖｄｄに接続される。さらに、ｎチャネル型垂直選択トランジスタ７は、上記ｐ型シリコン半導体層４４に形成したｎ型ソース・ドレイン領域２７とｎ型ソース・ドレイン領域２９とゲート絶縁膜上のゲート電極３０とゲート電極下の歪みＳｉ層によるチャネル領域４６で形成される。
その他の受光部のフォトダイオード３、読み出しトランジスタ４、画素分離領域２４、各トランジスタ間の接続関係等は、図１と同一構成であるので、対応する部分には同一符号を付して重複説明は省略する。
なお、歪みシリコン構造のソース・ドレイン領域は、シリコン層４４に形成したが、その他、シリコン層４４から下層のＳｉＧｅ層４３に入り込むように形成するようにしても良い。
【００４９】
本実施の形態のＣＭＯＳ型固体撮像装置１３によれば、半導体基板２１上に歪みシリコン構造４１を設け、この歪みシリコン構造４１にｎチャネル型のアンプトランジスタ６を形成することにより、サブスレッシュホールド特性の良いアンプトランジスタ６がえられる。すなわち、歪みシリコン構造４１のシリコン半導体層４４ｐにＭＯＳトランジスタを形成した場合、チャネル部のシリコン半導体層４４ｐが下層のＳｉＧｅ結晶格子に影響されて歪み、キャリアの移動度が増す。これにより、リニアリティの良い（すなわちサブスレシュホールド特性の良い）ＭＯＳトランジスタが得られる。従って、フォトダイオード３から読み出される信号のリニアリティが良いＣＭＯＳ型固体撮像装置を提供することができる。
【００５０】
図５は、本発明に係る表面照射型のＣＭＯＳ型固体撮像装置の他の実施の形態を示す。本例は、半導体基板上に設けた歪みシリコン構造の半導体層に形成するアンプトランジスタと垂直選択トランジスタをｐチャネル型として形成した場合である。
本実施の形態の固体撮像装置１４においては、第１導電型、例えばｎ型のシリコン半導体基板２１上にＳｉＧｅ層４３及び第２導電型のｎ型シリコン半導体層４４からなる歪みシリコン構造４２を形成し、この歪みシリコン構造４２を一部選択的に除去し、表面の臨む半導体基板２１にフォトダイオード３、ｎチャネル型の電荷読み出しトランジスタ４及びｎチャネル型のリセットトランジスタ（図示せず）を形成し、除去されずに残った歪みシリコン構造４２のｎ型シリコン半導体層４４ｎにｐチャネル型のアンプトランジスタ６及び垂直選択トランジスタ７を形成して構成される。シリコン半導体層４４ｎは下層のＳｉＧｅ層４３により歪みＳｉ層となる。
【００５１】
ｐチャネル型アンプトランジスタ６は、歪みシリコン構造４２のｎ型シリコン半導体層４４ｎに形成したｐ型ソース・ドレイン領域２６及びｐ型ソース・ドレイン領域２７とゲート絶縁膜上のゲート電極２８とゲート電極下の歪みＳｉ層によるチャネル領域４５で形成される。ｐ型ソース・ドレイン領域２６には電源電圧Ｖｄｄに接続される。さらに、ｐチャネル型垂直選択トランジスタ７は、上記ｎ型シリコン半導体層４４に形成したｐ型ソース・ドレイン領域２７及びとｐ型ソース・ドレイン領域２９とゲート絶縁膜上のゲート電極３０とゲート電極下の歪みＳｉ層によるチャネル領域４６で形成される。
その他の受光部のフォトダイオード３、読み出しトランジスタ４、画素分離領域２４、各トランジスタ間の接続関係等は、図４と同一構成であるので、対応する部分には同一符号を付して重複説明は省略する。
なお、歪みシリコン構造のソース・ドレイン領域２６，２７，２９は、シリコン層４４に形成したが、その他、シリコン層４４から下層のＳｉＧｅ層４３に入り込むように形成するようにしても良い。
【００５２】
本実施の形態のＣＭＯＳ型固体撮像装置１４によれば、歪みシリコン構造４２のｎ型シリコン半導体層４４ｎにｐチャネル型のアンプトランジスタ６を形成することにより、上例と同様にサブスレッシュホールド特性の良いアンプトランジスタ６が得られ、フォトダイオード３から読み出される信号のリニアリティが良くなる。さらに、アンプトランジスタ６をｐチャネルトランジスタで形成するので、画素数が増えても消費電力を低減することができる。
【００５３】
次に図６から図９を用いて、本発明に係る裏面照射型のＣＭＯＳ型固体撮像装置の他の実施の形態について説明する。
【００５４】
図６に示す本実施の形態に係るＣＭＯＳ型固体撮像装置１５は、第１導電型、例えばｎ型のシリコン半導体基板６１に例えばシリコン酸化膜等の絶縁層６２を介して例えば第２導電型であるｐ型のシリコン半導体層６３ｐを有してなるＳＯＩ基板６０を用いて構成される。ＳＯＩ基板６０では、その半導体層６３ｐ及び絶縁層６２が選択的に除去され、半導体基板６１の表面側に各画素を区画するための画素分離領域６４が形成され、ｎ型半導体基板６１とｐ型半導体層６３ｐからなる各区画領域に単位画素５２が形成される。単位画素５２は、１つの受光部となるフォトダイオード（ＰＤ）５３と複数のＭＯＳトランジスタ、本例では前述の図３で示したと同様の電荷読み出しトランジスタ５４、リセットトランジスタ（図示せず）、アンプトランジスタ５６及び垂直選択トランジスタ５７の４つのＭＯＳトランジスタで構成される。この単位画素５２が多数個、２次元マトリックス状に配列される。さらに、後述で明らかとなるが、ＳＯＩ基板６０の表面上に層間絶縁膜７７を介して多層配線が形成され、この多層配線層上に支持基板（図示せず）が接合される。そして、半導体基板６１の裏面側がフォトダイオード（ＰＤ）５３を露出するように研磨され薄膜化される。
【００５５】
本実施の形態においては、前述の図１と同様にＳＯＩ基板６０のｐ型半導体層６３にｎチャネル型のアンプトランジスタ５６及びｎチャネル型の垂直選択トランジスタ５７が形成される。
【００５６】
ｎチャネル型のアンプトランジスタ５６は、ｐ型半導体層６３に形成されたｎ型ソース・ドレイン領域６６とｎ型ソース・ドレイン領域６７とゲート絶縁膜上のゲート電極６８で形成される。ｎチャネル型の垂直選択トランジスタ５７は、ｐ型半導体層６２に形成されたｎ型ソース・ドレイン領域６７とｎ型ソース・ドレイン領域６９とゲート絶縁膜上のゲート電極７０で形成される。各ＭＯＳトランジスタ間の接続関係は、図１と同様であるので重複説明は省略する。
【００５７】
一方、フォトダイオード５３と電荷読み出しトランジスタ５４とリセットトランジスタ（図示せず）は、半導体基板６１に形成したｐ型半導体ウエル領域６５内に形成される。フォトダイオード５３は、ｎ＋半導体領域７５ａとｎ−半導体領域７５ｂと、薄膜化された基板の表裏面のｐ＋アキュミュレーション層７４及び７８とから構成される。電荷読み出しトランジスタ５４は、フローティング・ディフージョン（ＦＤ）となる一方のｎ＋ソース・ドレイン領域６４と、他方のソース・ドレイン領域となるフォトダイオード５３のｎ＋半導体領域７５ａと、両領域７３及び７５ａ間上にゲート絶縁膜を介して形成したゲート電極７６とで形成される。
このＣＭＯＳ型固体撮像装置１５は、基板裏面側から光Ｌが照射される裏面照射型の固体撮像装置として構成される。
【００５８】
本実施の形態の裏面照射型のＣＭＯＳ型固体撮像装置１５によれば、ＳＯＩ基板６０を用いてその絶縁層６２及びその上の半導体層６３ｐを選択的に除去し、除去された領域に対応した半導体基板６１にフォトダイオード５３、ｎチャンネル型の電荷読み出しトランジスタ５４及びｎチャネル型のリセットトランジスタ（図示せず）を形成し、除去されずに残った絶縁層６２上の半導体層６３ｐにｎチャネル型のアンプトランジスタ５６及びｎチャネル型の垂直選択トランジスタ５７を形成している。このように、ＳＯＩ基板６０の半導体層６３ｐにアンプトランジスタ５６を形成することにより、サブスレッシュホールド特性の良いアンプトランジスタ５６が得られ、フォトダイオード５３から読み出される信号のリニアリティが良くなる。また、裏面照射型であるので、表面照射型に比べ、受光部分とＳＯＩ構造部分との段差による光のけられが無くなり、より受光効率を向上することができる。
【００５９】
図７に示す本実施の形態に係る裏面照射型のＣＭＯＳ型固体撮像装置１６は、ＳＯＩ基板の半導体層に形成するアンプトランジスタと垂直選択トランジスタをｐチャネル型として構成した場合である。本実施の形態の固体撮像装置１６においては、第１導電型、例えばｎ型のシリコン半導体基板６１に例えばシリコン酸化膜等の絶縁層６２を介して例えば第２導電型であるｎ型のシリコン半導体層６３ｎを有してなるＳＯＩ基板８０を用い、このＳＯＩ基板８０を一部選択的に除去し、表面に臨む半導体基板２１にフォトダイオード（ＰＤ）５３、ｎチャネル型の電荷読み出しトランジスタ５４及びリセットトランジスタ（図示せず）を形成し、除去されずに残ったＳＯＩ基板の半導体層２３ｎにｐチャネル型のアンプトランジスタ５６及び垂直選択トランジスタ５７を形成して構成される。
【００６０】
ｐチャネル型のアンプトランジスタ５６は、ｎ型半導体層６３ｎに形成されたｐ型ソース・ドレイン領域６７とｐ型ソース・ドレイン領域６９とゲート絶縁膜上のゲート電極７０で形成される。ｐチャネル型の垂直選択トランジスタ５７は、ｎ型半導体層６３ｎに形成されたｐ型ソース・ドレイン領域６７とｐ型ソース・ドレイン領域６９とゲート絶縁膜上のゲート電極７０で形成される。その他の受光部のフォトダイオード３、読み出しトランジスタ４、画素分離領域２４、各ＭＯＳトランジスタ間の接続関係は、図１と同様であるので重複説明は省略する。
【００６１】
本実施の形態の裏面照射型のＣＭＯＳ型固体撮像装置１６によれば、ＳＯＩ基板８０の半導体層６３ｎにアンプトランジスタ５６を形成することにより、サブスレッシュホールド特性の良いアンプトランジスタ５６が得られ、フォトダイオード５３から読み出される信号のリニアリティが良くなる。さらに、アンプトランジスタ５６をｐチャネル型トランジスタで形成するので、画素数が増えても消費電力を低減することができる。また、裏面照射型であるので、表面照射型に比べ、受光部分とＳＯＩ構造部分との段差による光のけられが無くなり、より受光効率を向上することができる。
【００６２】
図８は、本発明に係る裏面照射型のＣＭＯＳ型固体撮像装置の他の実施の形態を示す。本例は半導体基板上に設けた歪みシリコン構造の半導体層に少なくとも能力を必要とするｎチャネル型のアンプトランジスタを形成した場合である。
本実施の形態の固体撮像装置１７においては、第１導電型、例えばｎ型のシリコン半導体基板６１上にＳｉＧｅ層８３及び第２導電型のｐ型シリコン半導体層８４からなる歪みシリコン構造８１を形成し、この歪みシリコン構造８１を一部選択的に除去し、表面の臨む半導体基板６１にフォトダイオード５３、ｎチャネル型の電荷読み出しトランジスタ５４及びｎチャネル型のリセットトランジスタ（図示せず）を形成し、除去されずに残った歪みシリコン構造８１のｐ型シリコン半導体層８４ｐにｎチャネル型のアンプトランジスタ５６及び垂直選択トランジスタ５７を形成して構成される。シリコン半導体層８４ｐは下層のＳｉＧｅ層８３により歪みＳｉ層となる。さらに、後述で明らかとなるが、歪みシリコン構造８１の表面上に層間絶縁膜７７を介して多層配線が形成され、この多層配線層上に支持基板（図示せず）が接合される。そして、半導体基板６１の裏面側がフォトダイオード（ＰＤ）５３を露出するように研磨され薄膜化される。
【００６３】
ｎチャネル型アンプトランジスタ５６は、歪みシリコン構造８１のｐ型シリコン半導体層８４に形成したｎ型ソース・ドレイン領域６６とｐ型ソース・ドレイン領域６７とゲート絶縁膜上のゲート電極６８とゲート電極下の歪みＳｉ層によるチャネル領域８５で形成される。ｎ型ソース・ドレイン領域６６には電源電圧Ｖｄｄに接続される。さらに、ｎチャネル型垂直選択トランジスタ５７は、上記ｐ型シリコン半導体層８４に形成したｎ型ソース・ドレイン領域６７とｎ型ソース・ドレイン領域６９とゲート絶縁膜上のゲート電極７０とゲート電極下の歪みＳｉ層によるチャネル領域８６で形成される。
その他の受光部のフォトダイオード５３、読み出しトランジスタ５４、画素分離領域６４、各トランジスタ間の接続関係等は、図１と同一構成であるので、重複説明は省略する。
なお、歪みシリコン構造のソース・ドレイン領域は、シリコン層８４に形成したが、その他、シリコン層８４から下層のＳｉＧｅ層８３に入り込むように形成するようにしても良い。このＣＭＯＳ型固体撮像装置１７は、基板裏面側から光Ｌが照射される裏面照射型の固体撮像装置として構成される。
【００６４】
本実施の形態の裏面照射型のＣＭＯＳ型固体撮像装置１７によれば、半導体基板６１上に歪みシリコン構造８１を設け、この歪みシリコン構造８１にｎチャネル型のアンプトランジスタ５６を形成することにより、サブスレッシュホールド特性の良いアンプトランジスタ５６がえられる。すなわち、歪みシリコン構造８１のシリコン半導体層８４ｐにＭＯＳトランジスタを形成した場合、チャネル部のシリコン半導体層８４ｐが下層のＳｉＧｅ結晶格子に影響されて歪み、キャリアの移動度が増す。これにより、リニアリティの良い（すなわちサブスレシュホールド特性の良い）ＭＯＳトランジスタが得られる。従って、フォトダイオード５３から読み出される信号のリニアリティが良いＣＭＯＳ型固体撮像装置を提供することができる。また、裏面照射型であるので、表面照射型に比べ、受光部分と歪みシリコン構造部分との段差による光のけられが無くなり、より受光効率を向上することができる。
【００６５】
図９は、本発明に係る裏面照射型のＣＭＯＳ型固体撮像装置の他の実施の形態を示す。本例は、半導体基板上に設けた歪みシリコン構造の半導体層に形成するアンプトランジスタと垂直選択トランジスタをｐチャネル型として形成した場合である。
本実施の形態の固体撮像装置１８においては、第１導電型、例えばｎ型のシリコン半導体基板６１上にＳｉＧｅ層８３及び第２導電型のｎ型シリコン半導体層８４からなる歪みシリコン構造８２を形成し、この歪みシリコン構造８２を一部選択的に除去し、表面の臨む半導体基板６１にフォトダイオード５３、ｎチャネル型の電荷読み出しトランジスタ５４及びｎチャネル型のリセットトランジスタ（図示せず）を形成し、除去されずに残った歪みシリコン構造８２のｎ型シリコン半導体層８４ｎにｐチャネル型のアンプトランジスタ５６及び垂直選択トランジスタ５７を形成して構成される。シリコン半導体層８４ｎは下層のＳｉＧｅ層８３により歪みＳｉ層となる。さらに、後述で明らかとなるが、歪みシリコン構造８２の表面上に層間絶縁膜７７を介して多層配線が形成され、この多層配線層上に支持基板（図示せず）が接合される。そして、半導体基板６１の裏面側がフォトダイオード（ＰＤ）５３を露出するように研磨され薄膜化される。
【００６６】
ｐチャネル型アンプトランジスタ５６は、歪みシリコン構造８２のｎ型シリコン半導体層８４ｎに形成したｐ型ソース・ドレイン領域６６とｐ型ソース・ドレイン領域６７とゲート絶縁膜上のゲート電極６８とゲート電極下の歪みＳｉ層によるチャネル領域８５で形成される。ｐ型ソース・ドレイン領域６６には電源電圧Ｖｄｄに接続される。さらに、ｐチャネル型垂直選択トランジスタ５７は、上記ｎ型シリコン半導体層８４に形成したｐ型ソース・ドレイン領域６７とｐ型ソース・ドレイン領域６９とゲート絶縁膜上のゲート電極７０とゲート電極下の歪みＳｉ層によるチャネル領域８６で形成される。
その他の受光部のフォトダイオード５３、読み出しトランジスタ５４、画素分離領域６４、各トランジスタ間の接続関係等は、図８と同一構成であるので、重複説明は省略する。
なお、歪みシリコン構造のソース・ドレイン領域は、シリコン層８４に形成したが、その他、シリコン層８４から下層のＳｉＧｅ層８３に入り込むように形成するようにしても良い。このＣＭＯＳ型固体撮像装置１８は、基板裏面側から光Ｌが照射される裏面照射型の固体撮像装置として構成される。
【００６７】
本実施の形態のＣＭＯＳ型固体撮像装置１８によれば、歪みシリコン構造８２のｎ型シリコン半導体層８４ｎにｐチャネル型のアンプトランジスタ５６を形成することにより、上例と同様にサブスレッシュホールド特性の良いアンプトランジスタ５６が得られ、フォトダイオード５３から読み出される信号のリニアリティが良くなる。さらに、アンプトランジスタ５６をｐチャネルトランジスタで形成するので、画素数が増えても消費電力を低減することができる。また、裏面照射型であるので、表面照射型に比べ、受光部分と歪みシリコン構造部分との段差による光のけられが無くなり、より受光効率を向上することができる。
【００６８】
図１０、図１１は、本実施の形態に係る表面照射型固体撮像装置１１の製造方法を示す工程図である。
先ず図１０Ａに示すように、第１導電型、本例ではｎ型半導体基板２１上に絶縁層２２とｐ型半導体層２３ｐを積層したＳＯＩ基板２０を用意する。このとき、ＳＯＩ基板２０は、貼り合わせ法やＳＩＭＯＸ法(Separation by IMplanted OXygen 法)で形成することができる。
【００６９】
次に図１０Ｂに示すように、フォトリソグラフィー法を用いて、フォトダイオード３となる受光部、電荷読み出しトランジスタ及びリセットトランジスタを形成する領域のみに対応する部分のｐ型半導体層２３ｐと絶縁層２２を選択的に除去する。
【００７０】
次に図１０Ｃに示すように、ｎ型半導体基板２１にｐ型半導体ウエル領域２５を形成し、このｐ型半導体ウエル領域２５にフォトダイオード３、電荷読み出しトランジスタ４及びリセットトランジスタ（図示せず）を形成する。ｐウエル領域１３で囲まれたフォトダイオード３は、基板２１の表面側に形成した高不純物濃度のｐ型半導体領域（ｐ+ 領域）３４と、これに接して基板２１の裏面側に向かう深さ方向に形成された高濃度不純物領域（ｎ+ 領域）３５ａ及び低不純物濃度領域（ｎ領域）３５ｂからなるｎ型半導体領域３５とにより形成される。また、選択酸化によるフィールド絶縁層によって、画素分離領域２４を形成する。電荷読み出しトランジスタは、一方のｎ＋ソース・ドレイン領域３３と、フォトダイオード３のｎ＋領域３５ａと、ゲート電極３６とにより形成される。このｎ＋ソース・ドレイン領域３３は、ＦＤ（フローティング・ディフュージョン）となる。リセットトランジスタも、１対のｎ＋ソース・ドレイン領域とゲート電極により形成される。
【００７１】
次に図１０Ｄに示すように、図１０Ｃの工程で形成した受光部、読み出しトランジスタ及びリセットトランジスタをレジスト４７で覆い、ｐ型半導体層２３ｐにｎチャネル型のアンプトランジスタ６及び垂直選択トランジスタ７を形成する。アンプトランジスタ６は、ｎ型ソース・ドレイン領域２６とｎ型ソース・ドレイン領域２７とゲート電極２８で形成する。垂直選択トランジスタ７は、ｎ型ソース・ドレイン領域２７とｎ型ソース・ドレイン領域２９とゲート電極３０で形成する。
【００７２】
次に図１１Ｅに示すように、各ＭＯＳトランジスタを接続する接続導体３１及び配線３２、電源配線８及び垂直信号線９等を形成する。
【００７３】
次に図１２Ｆに示すように、各配線は、絶縁膜３７で覆われている。さらに図示しないが、絶縁層３７上に層内レンズ、カラーフィルター、オンチップマイクロレンズ等を形成して表面照射型ＣＭＯＳ型固体撮像装置１１が完成する。
【００７４】
アンプトランジスタ６及び垂直選択トランジスタ７をｐチャネル型で形成するときは、ｎ型半導体基板２１上に絶縁層２２及びｎ型半導体層２３ｎを積層したＳＯＩ基板４０を用意して同様の工程を行うようにする。
【００７５】
図１２、図１３は、本実施の形態に係る裏面照射型固体撮像装置１５の製造方法を示す工程図である。
先ず図１２Ａに示すように、シリコンの支持基板９２上に第１の絶縁層（ＢＯＸ酸化膜）９１、第１導電型の例えばｎ型シリコン層（図１の半導体基板に相当する）６１、第２の絶縁層（ＢＯＸ酸化膜）６２及びｐ型シリコン半導体層６３ｐを積層したＳＯＩ基板６０を用意する。このＳＯＩ基板６０は、貼り合わせ法やＳＩＭＯＸ法で形成することができる。
【００７６】
次に図１２Ｂに示すように、フォトリソグラフィー法を用いて、フォトダイオード５３となる受光部、読み出しトランジスタ５４及びリセットトランジスタを形成する領域のみに対応する部分のｐ型半導体層６３と第２の絶縁層６２を選択的に除去する。９３は、レジストマスクである。
【００７７】
次に図１２Ｃに示すように、ｐ型半導体層６３ｐ及び第２の絶縁層６２が除去されたｎ型シリコン層６１にｐ型半導体ウエル領域６５を形成し、このｐ型半導体ウエル領域６５に画素分離領域６４、フォトダイオード（ＰＤ）５３、電荷読み出しトランジスタ５４、リセットトランジスタ（図示せず）を形成する。フォトダイオード５３は、基板６１の表面側に形成した高不純物濃度のｐ型半導体領域（ｐ+ アキュミュレーション領域）７４と、これに接して基板６１の裏面側に向かう深さ方向に形成された高濃度不純物領域（ｎ+ 領域）７５ａ及び低不純物濃度領域（ｎ領域）７５ｂからなるｎ型半導体領域７５と、ｎ型半導体領域６１の裏面に形成した高濃度不純物領域のｐ型半導体領域（ｐ＋アキュミュレーション領域）７８とにより形成される。電荷読み出しトランジスタ５４は、一方のｎ＋ソース・ドレイン領域７３と、フォトダイオード５３のｎ＋領域７５ａと、ゲート電極７６とにより形成される。このｎ＋ソース・ドレイン領域７３は、ＦＤ（フローティング・ディフュージョン）となる。
さらに、受光部、読み出しトランジスタ７６、リセットトランジスタをレジスト９３で覆った後、除去されずに残ったｐ型半導体層６３ｐにｎチャネル型のアンプトランジスタ５４及び垂直選択トランジスタ５７を形成する。ｎチャネル型アンプトランジスタ５６は、ｎ型ソース・ドレイン領域６６とｎ型ソース・ドレイン領域６７とゲート電極６８により形成する。ｎチャネル型の垂直選択トランジスタ５７は、ｎ型ソース・ドレイン領域６７とｎ型ソース・ドレイン領域６９とゲート電極７０により形成する。
【００７８】
次に図１３Ｄに示すように、層間絶縁膜７７を介して各ＭＯＳトランジスタを接続する接続導体７１、配線７２、電源配線５８、垂直信号線５９を形成する。
【００７９】
次に図１３Ｅに示すように、さらに配線７２を絶縁層７７で覆った後、絶縁膜７７上に支持基板（図示せず）を貼り合わせる。次に図１３Ｆに示すように、裏面側の支持基板９２及び絶縁膜９１を例えばＣＭＰ（化学的機械的研磨法）などを用いてフォトダイオード５３が露出するように研磨する。その後、カラーフィルター、オンチップマイクロレンズ、等を形成し、目的とする裏面照射型ＣＭＯＳ型固体撮像装置１５を完成する。
【００８０】
上述の固体撮像装置の製造方法は、アンプトランジスタをｎチャネル型のトランジスタで形成した場合であるが、図１０においてｐ型半導体層２３ｐに変えてｎ型半導体層を有したＳＯＩ基板を用い、あるいは図１２においてｐ型半導体層６３ｐに変えたｎ半導体層を有したＳＯＩ基板を用いることにより、ｐチャネル型のアンプトランジスタを有したＣＭＯＳ型固体撮像装置を製造することができる。
また、上述の固体撮像装置の製造方法は、ＳＯＩ基板を用いて製造した場合であるが、ＳＯＩ基板に変えて半導体基板上に歪みシリコン構造膜を形成した半導体基体を用い、上例と同様の工程を行うことにより、歪みシリコン構造にアンプトランジスタなどを形成した、表面照射型のＣＭＯＳ固体撮像装置、あるいは裏面照射型のＣＭＯＳ固体撮像装置を製造することができる。
【００８１】
上例では、本発明をＣＭＯＳ固体撮像装置に適用が、その他、ＣＣＤ固体撮像装置にも適用することができる。その際には、能力を必要とするトランジスタとしては、水平転送レジスタの出力側に接続される出力アンプ（バッファアンプトランジスタ）をＳＯＩ構造の半導体層、あるいは歪みシリコン構造の半導体層に形成するようになす。
【００８２】
さらに、本発明は、半導体集積回路装置に適用することが可能である。この場合も、能力を必要とするトランジスタをＳＯＩ構造の半導体層、あるいは歪みシリコン構造の半導体層に形成するようにして構成する。
また、本発明では、歪シリコン構造のトランジスタをＳｉＧｅ基板を用いて形成したが、歪シリコンを形成することができれば、ＳｉＧｅ基板に限定するものではない。なお、本発明ではＳＯＩ基板を用いたトランジスタと歪シリコン基板を用いたトランジスタを別々に適用した例を示したが、同時に適用できることは言うまでもなお。例えば、本発明では、図１の絶縁層２２上の半導体層２３ｐを図８の歪みシリコン構造層８１に置き換えて、この歪みシリコン構造層８１を形成したトランジスタにも適用することができる。
【００８３】
本実施の形態の製造方法によれば、リニアリティがよくなり、またサブスレッシュホールド特性のよいアンプトランジスタを有し、信号のリニアリティを良くし、さらに、ｐチャネル型のアンプトランジスタによって、消費電力を低減した表面照射型、あるいは裏面照射型のＣＭＯＳ型固体撮像装置を製造することができる。
【図面の簡単な説明】
【００８４】
【図１】本発明に係る表面照射型固体撮像装置の一実施の形態を示す概略構成図である（その１）。
【図２】本発明に係る表面照射型固体撮像装置の他の実施の形態を示す概略構成図である（その２）。
【図３】本発明に係る固体撮像装置の一実施の形態を示す回路図である。
【図４】本発明に係る表面照射型固体撮像装置の他の実施の形態を示す概略構成図である（その３）。
【図５】本発明に係る表面照射型固体撮像装置の他の実施の形態を示す概略構成図である（その４）。
【図６】本発明に係る裏面照射型固体撮像装置の他の実施の形態を示す概略構成図である（その５）。
【図７】本発明に係る裏面照射型固体撮像装置の他の実施の形態を示す概略構成図である（その６）。
【図８】本発明に係る裏面照射型固体撮像装置の他の実施の形態を示す概略構成図である（その７）。
【図９】本発明に係る裏面照射型固体撮像装置の他の実施の形態を示す概略構成図である（その８）。
【図１０】Ａ〜Ｄ  本発明に係る表面照射型固体撮像装置の一実施の形態を示す工程図である。
【図１１】Ｅ〜Ｆ  本発明に係る表面照射型固体撮像装置の一実施の形態を示す工程図である。
【図１２】Ａ〜Ｃ  本発明に係る裏面照射型固体撮像装置の他の実施の形態を示す工程図である。
【図１３】Ｄ〜Ｆ  本発明に係る裏面照射型固体撮像装置の他の実施の形態を示す工程図である。
【図１４】従来の表面照射型ＣＭＯＳ型固体撮像装置の概略構成図である。
【符号の説明】
【００８５】
１,１１，１２，１３，１４、１５、１６、１７、１８・・固体撮像装置、２、５２・・単位画素、３、５３・・フォトダイオード、４、５４・・読み出しトランジスタ、５・・リセットトランジスタ、６、５６・・アンプトランジスタ、７、５７・・垂直選択トランジスタ、８、５８・・電源配線、９、５９・・垂直信号線、１０・・水平選択トランジスタ、２０、４０、６０、８０・・ＳＯＩ基板、２１、６１・・半導体基板、２２、６２・・絶縁層、２３、６３・・半導体層、２４、６４・・画素分離領域、２５、６５・・ｐ型半導体ウエル領域、２６、２７、２９、３３、６６、６７、６９、７３・・ソース・ドレイン領域、２８、３０、３６、６８、７０、７６・・ゲート電極、３１、７１・・接続導体、３２、７２・・配線、３５、７５・・ｎ型半導体領域、３７、７７・・絶縁膜、４１、４２、８１、８２・・歪みシリコン構造、４３、８３・・ＳｉＧｅ層、４４、８４・・シリコン半導体層、４５、４６、８５、８６・・チャネル領域、４７、９３・・レジスト、１０１・・固体撮像装置、１０２・・単位画素、１０３・・フォトダイオード、１０４・・読み出しトランジスタ、１０６・・アンプトランジスタ、１０７・・垂直選択トランジスタ、１０８・・電源配線、１０９・・垂直信号線、１２１・・半導体基板、１２４・・画素分離領域、１２５・・ｐ型半導体ウエル領域、１２６、１２７、１２９、１３３・・ソース・ドレイン領域、１２８、１３０、１３６・・ゲート電極、１３１・・接続導体、１３２・・配線、１３５・・ｎ型半導体領域、１３７・・絶縁膜
【図１】
2006024787.tif 000003
【図２】
2006024787.tif 000004
【図３】
2006024787.tif 000005
【図４】
2006024787.tif 000006
【図５】
2006024787.tif 000007
【図６】
2006024787.tif 000008
【図７】
2006024787.tif 000009
【図８】
2006024787.tif 000010
【図９】
2006024787.tif 000011
【図１０】
2006024787.tif 000012
【図１１】
2006024787.tif 000013
【図１２】
2006024787.tif 000014
【図１３】
2006024787.tif 000015
【図１４】
2006024787.tif 000016