(57)【要約】【課題】  ＰＬＣを付加することなく、使用者が望む多様なシーケンスを実現する。【解決手段】  演算処理部２３は、処理設定領域２４に設定されている処理ブロックに従って、端子Ｔin1〜Ｔin20に入力された信号のデータ、データ保持部２１に保持されたデータ、主制御部１７から出力されたステータス信号、データ保持部２２に保持されたデータ、およびモニタデータ記憶部２０に記憶されたモニタデータを入力し、その入力データに対し転送処理、論理演算処理、アナログ演算処理、アナログ比較処理または遅延処理を実行する。実行後の処理結果データを、端子Ｔin1〜Ｔin20に入力された信号のデータに上書きし、あるいはデータ保持部２１またはデータ保持部２２に保持する。【選択図】  図１
2006280090.tif 000002
【特許請求の範囲】
【請求項１】
入力される信号に基づいて運転を行うとともに運転状態を示す状態信号を出力する主制御部と、
外部から信号を入力しそれを前記主制御部への入力信号とする外部入力手段と、
内部のデータを保持しそれを前記主制御部への入力信号とする内部入力手段と、
内部のデータを保持しそれを出力する内部出力手段と、
前記主制御部からの出力信号または前記内部出力手段からの出力信号を外部に出力する外部出力手段と、
状態量を示すデータが保持された状態量保持手段と、
前記外部入力手段を介して入力された信号のデータ、前記内部入力手段に保持されたデータ、前記主制御部から出力された状態信号のデータ、前記内部出力手段に保持されたデータ、前記状態量保持手段に保持されたデータまたは予め設定された固定値データを入力し、その入力データに対し転送処理、論理演算処理、アナログ演算処理、アナログ比較処理、遅延処理等を実行し、その処理結果データを前記外部入力手段、前記内部入力手段または前記内部出力手段に出力する演算手段とを備えて構成されていることを特徴とするインバータ装置。
【請求項２】
前記演算手段は、処理設定領域を備え、その処理設定領域に所定の順序でデータの入力対象、データの処理の内容および処理結果データの出力対象が設定されることにより当該処理を実行することを特徴とする請求項１記載のインバータ装置。
【請求項３】
前記処理設定領域には、デジタルデータに関する演算処理とアナログデータに関する演算処理の何れをも設定可能であることを特徴とする請求項２記載のインバータ装置。
【請求項４】
前記演算手段は、前記外部入力手段を介して入力された信号のデータを前記処理結果データにより更新し、あるいは前記内部入力手段または前記内部出力手段に前記処理結果データを保持することを特徴とする請求項１ないし３の何れかに記載のインバータ装置。
【請求項５】
前記演算手段は、前記データの更新または保持を禁止可能に構成されていることを特徴とする請求項４記載のインバータ装置。
【請求項６】
前記演算手段は、前記データの更新または保持を禁止した時点の処理結果データを当該禁止期間中保持することを特徴とする請求項５記載のインバータ装置。
【請求項７】
前記演算手段は、データの入力、入力データの処理および処理結果データの出力からなる演算処理を複数実行可能であり、各演算処理の入力データとして他の演算処理の処理結果データを設定可能に構成されていることを特徴とする請求項１ないし６の何れかに記載のインバータ装置。
【請求項８】
前記演算手段は、所定の制御周期ごとに前記演算処理を実行することを特徴とする請求項７記載のインバータ装置。
【請求項９】
前記演算手段は、演算処理を複数の制御周期にわたって実行する場合において、当該演算処理に遅延処理が含まれている場合、所定の遅延時間が得られるように当該演算処理に要する時間に基づいて前記遅延処理の遅延時間を補正することを特徴とする請求項７記載のインバータ装置。
【請求項１０】
前記演算手段は、遅延処理において信号の立ち上がりに対する遅延時間と信号の立ち下がりに対する遅延時間とを区別して設定できるように構成されていることを特徴とする請求項１ないし９の何れかに記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号に基づいて運転を行うとともに運転状態を示す状態信号を出力するインバータ装置に関する。
【背景技術】
【０００２】
一般に、機械装置等にインバータ装置を組み込む場合、外部にＰＬＣ（Programable Logic Controller）を付加し、またはインバータ装置にＰＬＣオプション装置を組み込むことにより所望するシーケンスを実現している。特許文献１に記載されたインバータ装置は、外部ＰＬＣの機能の一部である入力信号の転送、論理演算、出力信号の転送などを自ら実行可能に構成されており、特定の運転状況と外部信号との論理演算を行って運転指令を生成することができる。
【特許文献１】特開平８−４７２５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１に記載された従来構成のインバータ装置は、論理信号（ＯＮ／ＯＦＦ信号）の転送機能、論理演算機能（ＡＮＤ／ＯＲ）およびタイマ機能を備えている。しかし、実際に使用者がインバータ装置を用いる際は、周波数、電流、トルク等の状態量が所定範囲内になった場合あるいは所定範囲外になった場合にインバータ装置が有する特定の機能を動作させるようなシーケンスを組むことが多い。従って、従来のインバータ装置では、論理演算を用いた比較的簡単なシーケンスは実現できても、上述したような状態量に基づくシーケンスは実現できなかった。
【０００４】
こうしたシーケンスを実現するにはインバータ装置に外部ＰＬＣやＰＬＣオプション装置を付加すればよいが、設置スペースの増大やコストの上昇を招き、ＰＬＣ演算プログラムを作成する必要も生じる。さらに、外部ＰＬＣやＰＬＣオプション装置は、通信によりインバータ装置との間でデータ、指令等の授受を行うため、インバータ装置からのデータの読み出し時間およびインバータ装置への指令の送信時間に起因して制御上の遅れ時間が発生する。また、インバータ装置の有する外部通信機能の１つがＰＬＣとの通信に占有されてしまうので、他の外部機器との通信に不便が生じる場合もあった。
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、ＰＬＣを付加することなく、使用者が望む多様なシーケンスを実現できるインバータ装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１記載のインバータ装置は、
入力される信号に基づいて運転を行うとともに運転状態を示す状態信号を出力する主制御部と、
外部から信号を入力しそれを前記主制御部への入力信号とする外部入力手段と、
内部のデータを保持しそれを前記主制御部への入力信号とする内部入力手段と、
内部のデータを保持しそれを出力する内部出力手段と、
前記主制御部からの出力信号または前記内部出力手段からの出力信号を外部に出力する外部出力手段と、
状態量を示すデータが保持された状態量保持手段と、
前記外部入力手段を介して入力された信号のデータ、前記内部入力手段に保持されたデータ、前記主制御部から出力された状態信号のデータ、前記内部出力手段に保持されたデータ、前記状態量保持手段に保持されたデータまたは予め設定された固定値データを入力し、その入力データに対し転送処理、論理演算処理、アナログ演算処理、アナログ比較処理、遅延処理等を実行し、その処理結果データを前記外部入力手段、前記内部入力手段または前記内部出力手段に出力する演算手段とを備えていることを特徴とする。
【０００７】
この構成によれば、主制御部は、外部入力手段を介して入力した信号のデータまたは内部入力手段に保持されたデータに基づいて運転を行う。そして、主制御部から出力された運転状態を示す状態信号または内部出力手段からの出力信号を外部に出力できる。演算手段は、外部から入力される信号のデータおよび内部入力手段に保持されたデータのみならず、主制御部から出力される状態信号データ（各種ステータス）、内部出力手段に保持されたデータ、状態量保持手段に保持された周波数、電流、トルクなどのアナログデータまたは固定値データも入力可能となっている。演算手段は、その入力データに対し論理演算処理のみならずアナログ演算処理を実行でき、その処理結果データを外部入力手段、内部入力手段または内部出力手段に出力する。
【発明の効果】
【０００８】
本発明のインバータ装置によれば、状態量を含む内外の種々の信号データに基づいて多様なシーケンスを組むことができるので、外部ＰＬＣやＰＬＣオプション装置を付加する必要がない。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の一実施形態について図面を参照しながら説明する。
図２は、インバータ装置の全体的な電気的構成図である。インバータ装置１は、主回路２、ドライブ回路３および制御部４を備えている。電源側端子５ｒ、５ｓ、５ｔには三相交流電源６が接続されるようになっており、負荷側端子７ｕ、７ｖ、７ｗには電動機などの負荷例えば三相誘導電動機８が接続されるようになっている。
【００１０】
主回路２は、コンバータ９とインバータ１０とから構成されており、後述する主回路制御用マイクロコンピュータにより制御されるようになっている。コンバータ９は、直流電源線１１と１２との間に接続された全波整流回路１３と平滑用コンデンサ１４とから構成されており、インバータ１０は、直流電源線１１と１２との間に三相ブリッジ接続されたＩＧＢＴ１５up、１５un、１５vp、１５vn、１５wp、１５wn（スイッチング素子）および還流ダイオード１６up、１６un、１６vp、１６vn、１６wp、１６wnから構成されている。制御部４から出力されたゲート信号Ｇup、Ｇun、Ｇvp、Ｇvn、Ｇwp、Ｇwnは、それぞれドライブ回路３を介して上記ＩＧＢＴ１５up、１５un、１５vp、１５vn、１５wp、１５wnのゲートに与えられている。
【００１１】
図１は、制御部４の機能的ブロック構成図である。制御部４は、主回路２を制御する主回路制御用マイクロコンピュータと信号、データ、ステータスなどを処理するデータ制御用マイクロコンピュータとから構成されている。図１に示す各機能は、これらマイクロコンピュータにより実現されている。
【００１２】
主制御部１７は、後述する入力端子処理部１８から複数（例えば１３５）の機能別指令信号を入力し、その入力した指令信号の解析処理、解析した指令信号に基づく運転処理（例えば正転、逆転、加減速、速度制御、トルク制御等）、制御状態を示す複数（例えば１２８）のステータス信号（状態信号に相当）を作成しそれを出力端子処理部１９に出力するステータス作成処理などを実行するようになっている。また、主制御部１７は、モニタデータ記憶部２０（状態量保持手段に相当）に対し、周波数、電流などの状態量を示す状態モニタデータを格納するようになっている。この状態モニタデータの多くは、アナログデータである。
【００１３】
データ保持部２１（内部入力手段に相当）は、制御部４の内部における複数（例えば１２）の論理データを保持する記憶手段例えばメモリやラッチにより構成されている。端子Ｔin1〜Ｔin20（外部入力手段に相当）は、インバータ装置１の外部から与えられるデジタル信号を入力するための外部入力端子である。入力端子処理部１８は、この端子Ｔin1〜Ｔin20を介して入力される各信号および上記データ保持部２１から出力される各データ信号を入力し、入力した各信号を選択信号SELinに基づいてそれぞれ上述した１３５の機能別指令信号の何れかの信号として主制御部１７に転送するようになっている。
【００１４】
一方、データ保持部２２（内部出力手段に相当）は、制御部４の内部における複数（例えば１６）の論理データを保持する記憶手段例えばメモリやラッチにより構成されている。出力端子処理部１９は、このデータ保持部２２から出力される各データの信号および主制御部１７から出力される各ステータス信号を入力し、入力した各信号を選択信号SELoutに基づいてそれぞれ端子Ｔout1〜Ｔout11の何れかに転送するようになっている。端子Ｔout1〜Ｔout11（外部出力手段に相当）は、インバータ装置１の外部にデジタル信号を出力するための外部出力端子である。
【００１５】
演算処理部２３（演算手段に相当）は、端子Ｔin1〜Ｔin20に入力された信号のデータ、データ保持部２１に保持されたデータ、主制御部１７から出力されたステータス信号、データ保持部２２に保持されたデータ、およびモニタデータ記憶部２０に記憶されたモニタデータを入力可能に構成されている。また、処理結果データを、端子Ｔin1〜Ｔin20に入力された信号のデータに上書きし、あるいはデータ保持部２１またはデータ保持部２２に保持可能に構成されている。端子Ｔin1〜Ｔin20に入力された信号は、通常そのまま入力端子処理部１８に出力されるが、上述したデータの上書きが行われると一時的に上書きされたデータが入力端子処理部１８に出力されるようになっている。
【００１６】
さらに、演算処理部２３は、不揮発性の書き換え可能なメモリからなる処理設定領域２４を備えており、その処理設定領域２４に設定されている処理内容に従って、上記入力データに対し転送処理、論理演算処理、アナログ演算処理、アナログ比較処理または遅延処理を実行するようになっている。
【００１７】
次に、本実施形態の作用について図３ないし図７も参照しながら説明する。
図３は、演算処理部２３に設けられた処理設定領域２４の設定内容を例示している。処理設定領域２４は、パラメータと称される数値により識別される記憶領域の集合であって、パラメータ９００から９０７までの計８つの記憶領域で１つの処理ブロックが構成されている。図示しないが、他の処理ブロックは、例えばパラメータ９０８から９１５、パラメータ９４０から９４７、パラメータ９４８から９５５に配置されている。パラメータ９１８から９３４は、後述するように固定値データを設定するための領域である。
【００１８】
各処理ブロックには、４つの入力データＤ１、Ｄ２、Ｄ３、Ｄ４（データの入力対象）、３つの演算子ＯＰ１、ＯＰ２、ＯＰ３（データの処理内容）および１つの出力対象ＯＵＴが、低パラメータ側から順にＤ１、ＯＰ１、Ｄ２、ＯＰ２、Ｄ３、ＯＰ３、Ｄ４、ＯＵＴの順序で格納されるようになっている。演算処理部２３は、この処理ブロックに設定された内容に従って、以下の（１）式で示す演算処理を実行する。
（（Ｄ１  ＯＰ１  Ｄ２）  ＯＰ２  Ｄ３）  ＯＰ３  Ｄ４  →  ＯＵＴ    …（１）
【００１９】
上記データの入力対象、データの処理の内容および処理結果データの出力対象は、予め決められた数値（設定値）により設定される。図４は、処理設定領域２４に設定可能な入力対象データ（上記Ｄ１〜Ｄ４）と出力対象信号（上記ＯＵＴ）を表形式にまとめたものであり、図５は、処理設定領域２４に設定可能な処理内容（上記ＯＰ１〜ＯＰ３）を表形式にまとめたものである。
【００２０】
図４において、「０」は、対象データがないことを示している。「１」〜「２０」は、それぞれ端子Ｔin1〜Ｔin20を介して入力される各信号（のデータ）を示しており、「２１」〜「３２」は、それぞれデータ保持部２１に保持されたデータを示している。「９１８」〜「９３４」は、比較基準値などとして用いられる固定値データが設定されているパラメータを示している。入力対象データとしてパラメータ「９１８」〜「９３４」が設定されると、当該パラメータに設定されている固定値データが入力対象データとなる。
【００２１】
「１０００」〜「１２５５」は、主制御部１７から出力される２４０個のステータス信号（のデータ）およびデータ保持部２２に保持された１６個のデータを示している。また、「２０００」〜「２０９９」および「３０００」〜「３０９９」は、状態モニタデータを示すモニタ番号であり、例えば入力対象データとして「２０００」を設定すると出力周波数の状態モニタデータが入力され、入力対象データとして「２００１」を設定すると出力電流の状態モニタデータが入力される。なお、「２０００」〜「２０９９」、「３０００」〜「３０９９」で示される状態モニタデータは、それぞれメモリアドレス「ＦＤ００」〜「ＦＤ９９」、「ＦＥ００」〜「ＦＥ９９」に記憶されている。
【００２２】
データの処理内容は、図５に示す説明の通りである。すなわち、「０」はＮＯＰ演算を示し、「１」と「２」は転送命令を示している。「３」〜「６」は、論理積・論理和の演算を示しており、「７」〜「１２」は、主にアナログデータについての比較演算を示している。「１３」は、アナログデータについて差分の絶対値演算を示している。「１４」、「１５」は、それぞれＯＮディレイ処理、ＯＦＦディレイ処理を示している。この遅延処理では、信号の立ち上がりに対する遅延時間と信号の立ち下がりに対する遅延時間とを区別して設定できるようになっている。「１６」と「１７」は、パルス数の計数・比較処理を示しており、「１８」は、アナログデータについて最大値処理を示している。
【００２３】
以上を踏まえると、図３に示す処理ブロックにおいて、「２００１」により示される状態モニタデータである出力電流が入力データＤ１とされ、パラメータ「９１８」に設定された１０（Ａ）が入力データＤ２とされ、「１０」により示される演算子ＧＥが演算子ＯＰ１とされる。入力データＤ３、Ｄ４は存在せず、演算子ＯＰ２、ＯＰ３はＮＯＰとなる。また、出力対象ＯＵＴは、端子Ｔin1を介した入力信号となる。
【００２４】
その結果、演算処理部２３は、出力電流が１０Ａ以上の場合には端子Ｔin1からの入力信号にデータ「１」を上書きし、出力電流が１０Ａ未満の場合には端子Ｔin1からの入力信号にデータ「０」を上書きする処理を実行する。演算処理部２３は、この処理ブロックを所定周期ごとに繰り返し実行するので、後述する出力禁止期間中を除いて、端子Ｔin1は実質的に外部からの入力信号端子としての機能を失うことになる。
【００２５】
そして、例えば入力端子処理部１８が端子Ｔin1からの入力信号を「加減速時間２」という指令信号に割り当てている場合、出力電流が１０Ａ以上の場合に「加減速時間２」に相当する指令信号が「１」となり、主制御部１７は、加減速時間として当該加減速時間２を選択して加減速制御を実行する。
【００２６】
なお、処理ブロックは複数設定されているため、１つの処理ブロックによる処理結果データを他の処理ブロックの入力データとして用いることも可能である。その結果、複数の処理ブロックを用いて直列処理（縦続処理）させたり、並列処理させたりすることができ、（１）式よりもさらに複雑な処理を実行することができる。
【００２７】
図６は、制御部４のうち主にデータ制御用マイクロコンピュータが実行する制御内容を示すフローチャートである。この図６に示すステップＳ１〜Ｓ６、ステップＳ７、ステップＳ８〜Ｓ１０、ステップＳ１１は、それぞれ演算処理部２３、入力端子処理部１８、主制御部１７、出力端子処理部１９による処理であり、データ制御用マイクロコンピュータは、これらの処理を例えば１ｍｓｅｃの制御周期Ｔｃで繰り返し実行する。
【００２８】
演算処理部２３は、処理設定領域２４に設定された処理ブロックに従って、データの入力（ステップＳ１）と入力したデータに対する処理の実行（ステップＳ２）を行う。ステップＳ３において、処理ブロックに設定された全ての処理が完了した（ＹＥＳ）と判断するとステップＳ４に移行し、完了していない（ＮＯ）と判断するとステップＳ１に戻って残りの処理を継続する。
【００２９】
演算処理部２３は、ステップＳ４において処理結果データの出力（データの更新または保持）が許可されているか否かを判断する。例えば、上記処理で生成される信号よりも優先度の高い信号（過熱による減速指令信号、停止指令信号など）が存在する場合には、処理結果データの出力が禁止されている。演算処理部２３は、ステップＳ４で出力が許可されている（ＹＥＳ）と判断すると処理結果データを出力対象に出力し（ステップＳ５）、出力が禁止されている（ＮＯ）と判断すると処理結果データを出力せずに保持する（ステップＳ６）。この出力禁止移行時に保持された処理結果データは、出力が許可された時に出力される。
【００３０】
入力端子処理部１８は、ステップＳ７において、端子Ｔin1〜Ｔin20を介して入力される信号およびデータ保持部２１から出力されるデータ信号を入力し、それら各信号を選択信号SELinに基づいて何れかの指令信号に割り当てる。主制御部１７は、入力した指令信号の解析を行い（ステップＳ８）、解析した機能別指令信号に基づく運転処理を行い（ステップＳ９）、制御状態を示すステータス信号を作成する（ステップＳ１０）。出力端子処理部１９は、主制御部１７から出力される各ステータス信号およびデータ保持部２２から出力される各データの信号を入力し、入力した各信号を選択信号SELoutに基づいてそれぞれ端子Ｔout1〜Ｔout11の何れかに出力する（ステップＳ１１）。
【００３１】
図７は、演算処理部２３（データ制御用マイクロコンピュータ）が実行する処理シーケンスを示している。図７（ａ）は、演算処理部２３が４つの処理ブロック１〜４を制御周期Ｔｃ（例えば１ｍｓｅｃ）ごとに順次繰り返し実行する場合を示しており、図７（ｂ）は、処理ブロックを構成する処理ＯＰ１、ＯＰ２、ＯＰ３を実行するのにそれぞれ制御周期Ｔｃを要する場合を示している。
【００３２】
この図７（ｂ）に示す場合において、処理ブロック１がタイマ処理例えば図５に示すパラメータ設定値１４のＯＮディレイ処理であると、演算処理部２３は、目標とする遅延時間例えば１００ｍｓｅｃが得られるようにＯＮディレイ処理の遅延時間を補正する。すなわち、処理ＯＰ３がＯＮディレイ処理とすれば、処理ＯＰ３の終了時点で遅延タイマが起動するので、その遅延時間を（１００ｍｓｅｃ−３・Ｔｃ）に補正する。その結果、処理ブロック１の開始時点から所定の遅延時間である１００ｍｓｅｃが正確に得られる。
【００３３】
以上説明したように、本実施形態のインバータ装置１は、外部から入力される信号のデータのみならず、データ保持部２１、２２に保持された内部のデータ、主制御部１７から出力される各種のステータス信号、モニタデータ記憶部２０に記憶された各種状態量のデータおよび固定値データを入力データとする種々の処理により新たな信号を作り出すことができるので、使用者は所望する多様なシーケンスを組むことができる。その結果、外部ＰＬＣやＰＬＣオプション装置を付加する必要がなくなり、設置スペースとコストを低減できる。また、外部ＰＬＣとの通信に１つの通信ポートが占有されることもなくなる。
【００３４】
特に、演算処理部２３は、モニタデータ記憶部２０に記憶されたアナログデータを入力として大小比較演算や絶対値演算などのアナログ演算処理により指令信号等を生成できるので、周波数、電流、トルクなどの状態量に基づく指令条件を設定でき、インバータ装置１が組み込まれる機械装置の制御性能、運転性能を高めることができる。
【００３５】
演算処理部２３は、処理設定領域２４の処理ブロックに所定の順序で設定されている入力データ、処理演算子および出力対象に基づいて上記演算処理を実行するので、使用者はインバータ装置１に設けられたスイッチなどの操作手段（図示せず）と表示パネルなどの表示手段（図示せず）を用いて或いは外部機器との通信手段を介して、所望する信号生成処理を設定することができる。
【００３６】
１つの処理ブロックは（１）式に示すように複数（本実施形態では３つ）の演算を連続的に処理できるので、１つの処理ブロックだけを用いても複合的な処理が可能となる。さらに、本実施形態の演算処理部２３は複数の処理ブロックを備え、１つの処理ブロックによる処理結果データを他の処理ブロックの入力データとして用いることもできるので、よりも複雑な処理を実現できる。
【００３７】
各処理ブロックには、デジタル演算とアナログ演算を区別することなく混在して設定することができるので、処理設定領域２４の利用効率が高く、処理ブロック数の低減ひいては処理設定領域２４に用いられるメモリの記憶容量の低減化が図られる。
【００３８】
演算処理部２３は、処理結果データの出力を禁止するとともに当該処理結果データを保持することができ、その出力禁止時に保持した処理結果データをその後の出力許可時に出力することができる。これにより、演算処理により生成した信号を失うことなく出力禁止期間だけ遅延させることができる。
【００３９】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
処理設定領域２４に設定可能な処理は図５に示すものに限られない。また、１つの処理ブロックに設定可能な演算式は（１）式に限られず、より少ない演算子またはより多くの演算子を含むものであってもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態を示す制御部の機能的ブロック構成図
【図２】インバータ装置の全体的な電気的構成図
【図３】処理設定領域の設定内容の一例を示す図
【図４】処理設定領域に設定可能な入力対象データと出力対象信号を示す図
【図５】処理設定領域に設定可能な処理内容を示す図
【図６】データ制御用マイクロコンピュータが実行する制御内容を示すフローチャート
【図７】演算処理部が実行する処理シーケンスを示す図
【符号の説明】
【００４１】
１はインバータ装置、２０はモニタデータ記憶部（状態量保持手段）、２１はデータ保持部（内部入力手段）、２２はデータ保持部（内部出力手段）、２３は演算処理部（演算手段）、２４は処理設定領域、Ｔin1〜Ｔin20は端子（外部入力手段）、Ｔout1〜Ｔout11は端子（外部出力手段）である。
【図１】
2006280090.tif 000003
【図２】
2006280090.tif 000004
【図３】
2006280090.tif 000005
【図４】
2006280090.tif 000006
【図５】
2006280090.tif 000007
【図６】
2006280090.tif 000008
【図７】
2006280090.tif 000009