(57)【要約】【課題】画像が表示されるアクティブ領域と、画像非表示領域である外郭部を含む液晶表示装置が提供される。【解決手段】液晶表示装置は、前記アクティブ領域にアレイ素子とカラーフィルタが形成された第１基板と、前記外郭部に形成された静電気放電(ＥＳＤ)回路及び前記静電気放電回路上に形成されたパターンスペーサと、前記第１基板と対向する第２基板と、前記第１基板と第２基板を合着するシーラントとを含む。【選択図】図３
2006048006.tif 000002
【特許請求の範囲】
【請求項１】
画像が表示されるアクティブ領域と、画像非表示領域である外郭部とからなる液晶パネルにおいて、
前記アクティブ領域にアレイ素子とカラーフィルタが形成された第１基板と、
前記外郭部に形成された静電気放電(ＥＳＤ)回路及び前記静電気放電回路上に形成されたパターンスペーサと、
前記第１基板と対向する第２基板と、
前記第１基板と第２基板を合着するシーラントと、
を含んで構成されることを特徴とする液晶表示装置。
【請求項２】
画像が表示されるアクティブ領域と、画像非表示領域である外郭部とからなる液晶パネルにおいて、
第１基板上に一方向に形成されたゲート配線、ゲート電極及び前記外郭部に形成されたゲートパッドと、
前記ゲート配線上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上で薄膜トランジスタ位置に形成された半導体層と、
前記ゲート配線と交差して画素領域を定義するデータ配線と、所定突出して前記半導体層上に形成されたソース電極及びドレイン電極と、
前記薄膜トランジスタ、ゲート配線及びデータ配線上に形成されるブラックマトリックスと、
前記画素領域に形成されるカラーフィルタと、
前記ブラックマトリックス及びカラーフィルタ上に形成された保護膜と、
前記保護膜上に形成され前記ドレイン電極と接続する画素電極及び前記画素電極と交互に構成される透明共通電極と
前記外郭部に形成された静電気放電(ＥＳＤ)回路と、
前記静電気放電回路、前記薄膜トランジスタ、前記ゲートパッド上に形成されたパターンスペーサと、
前記第１基板と対向する第２基板と、
前記第１基板と第２基板を合着するシーラントと、
を含んで構成されることを特徴とする液晶表示装置。
【請求項３】
前記第１、２基板の間隔を維持するためのパターンスペーサが前記アクティブ領域に更に形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記静電気放電回路は数個の薄膜トランジスタからなることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項５】
前記パターンスペーサは前記静電気放電回路の一部または全面に形成されることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項６】
前記静電気放電回路は前記シーラント下部に形成されることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項７】
前記静電気放電回路は前記シーラント内部に形成されることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項８】
前記静電気放電回路は前記シーラント外郭に形成されることを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項９】
前記第１基板は、
基板上に一方向に形成されたゲート配線、ゲート電極及び前記外郭部に形成されたゲートパッドと、
前記ゲート配線上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上で薄膜トランジスタ位置に形成された半導体層と、
前記ゲート配線と交差して画素領域を定義するデータ配線と、所定突出して前記半導体層上に形成されたソース電極及びドレイン電極と、
前記薄膜トランジスタ、ゲート配線及びデータ配線上に形成されるブラックマトリックスと、
前記画素領域に形成されるカラーフィルタと、
前記ブラックマトリックス及びカラーフィルタ上に形成された保護膜と、
前記保護膜上に形成され前記ドレイン電極と接続する画素電極と、
を含んで構成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項１０】
前記ソース電極及びドレイン電極上に保護膜を更に形成することを特徴とする請求項２または請求項９に記載の液晶表示装置。
【請求項１１】
前記データ配線の下に半導体層が更に形成されることを特徴とする請求項２または請求項９に記載の液晶表示装置。
【請求項１２】
前記保護膜はフォトアクリルまたは無機絶縁膜であることを特徴とする請求項２または請求項９に記載の液晶表示装置。
【請求項１３】
前記ゲートパッド上にパターンスペーサが更に形成されることを特徴とする請求項９に記載の液晶表示装置。
【請求項１４】
前記第１基板は、
基板上に形成されるカラーフィルタと、
前記カラーフィルタ上に一方向に形成されたゲート配線、ゲート電極及び前記外郭部に形成されたゲートパッドと、
前記ゲート配線上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上で薄膜トランジスタ位置に形成された半導体層と、
前記ゲート配線と交差して画素領域を定義するデータ配線と、所定突出され前記半導体層上に形成されたソース電極及びドレイン電極と、
前記薄膜トランジスタ、ゲート配線及びデータ配線上に形成されるブラックマトリックスと、
前記ブラックマトリックス上に形成された保護膜と、
前記保護膜上に形成され前記ドレイン電極と接続する画素電極と、
を含んで構成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項１５】
前記データ配線の近隣の前記ゲート配線層に金属共通電極が更に形成されることを特徴とする請求項２に記載の液晶表示装置。
【請求項１６】
前記金属共通電極は透明共通電極と共通電極リンク部で連結されることを特徴とする請求項１５に記載の液晶表示装置。
【請求項１７】
前記共通電極リンク部上にはパターンスペーサが形成されることを特徴とする請求項１６に記載の液晶表示装置。
【請求項１８】
前記画素電極及び透明共通電極は透明な導電性電極物質からなることを特徴とする請求項２に記載の液晶表示装置。
【請求項１９】
第１基板上の画像領域にアレイ素子とカラーフィルタ及びブラックマトリックスを形成し、画像非表示領域に静電気放電(ＥＳＤ)回路及び外郭部ブラックマトリックスを形成する段階と、
前記画像領域にパターンスペーサを形成し、前記静電気放電回路の一部または全面にパターンスペーサを形成する段階と、
前記第１基板と対向する第２基板をシーラントで合着する段階と、
前記第１、２基板との間に液晶層を形成する段階と、
を含んで構成されることを特徴とする液晶表示装置の製造方法。
【請求項２０】
画像が表示されるアクティブ領域と、画像非表示領域である外郭部とからなる液晶パネルにおいて、
第１基板上のアクティブ領域にゲート配線及びゲートパッドと、前記ゲート配線と交差して画素領域を定義するデータ配線と、前記ゲート配線とデータ配線が交差する領域にゲート電極、アクティブ層、ソース/ドレイン電極からなる薄膜トランジスタを形成する段階と、
前記第１基板の外郭部に静電気放電(ＥＳＤ)回路を形成する段階と、
前記薄膜トランジスタ、ゲート配線、データ配線及び前記外郭部に形成されるブラックマトリックスを形成する段階と、
前記画素領域に赤、青、緑色のカラーフィルタを形成する段階と、
前記カラーフィルタ上に保護膜を形成する段階と、
前記保護膜上に画素電極及び透明画素電極を形成する段階と、
前記静電気放電回路、ゲートパッド上にパターンスペーサを形成する段階と、
前記第１基板と対向する第２基板をシーラントで合着する段階と、
前記第１、２基板の間に液晶層を形成する段階と、
を含んで構成されることを特徴とする液晶表示装置の製造方法。
【請求項２１】
前記静電気放電回路は数個の薄膜トランジスタからなることを特徴とする請求項１９に記載の液晶表示装置の製造方法。
【請求項２２】
前記静電気放電回路は前記シーラント下部に形成されることを特徴とする請求項１９または請求項２０に記載の液晶表示装置の製造方法。
【請求項２３】
前記静電気放電回路は前記シーラント内部に形成されることを特徴とする請求項１９または請求項２０に記載の液晶表示装置の製造方法。
【請求項２４】
前記静電気放電回路は前記シーラント外郭に形成されることを特徴とする請求項１９または請求項２０に記載の液晶表示装置の製造方法。
【請求項２５】
前記第１基板を形成する段階は、
基板上にゲート配線及びゲートパッドと、前記ゲート配線と交差して画素領域を定義するデータ配線を形成する段階と、
前記ゲート配線とデータ配線が交差する領域にゲート電極、アクティブ層、ソース/ドレイン電極からなる薄膜トランジスタを形成する段階と、
前記薄膜トランジスタ、ゲート配線及びデータ配線上に形成されるブラックマトリックスを形成する段階と、
前記画素領域に赤、青、緑色のカラーフィルタを形成する段階と、
前記カラーフィルタ上に画素電極を形成する段階と、
を含んで構成されることを特徴とする請求項１９に記載の液晶表示装置の製造方法。
【請求項２６】
前記第１基板を形成する段階は、
基板上にカラーフィルタを形成する段階と、
前記カラーフィルタ上でゲート配線とデータ配線が交差して形成される画素領域にゲート電極、アクティブ層、ソース/ドレイン電極からなる薄膜トランジスタを形成する段階と、
前記薄膜トランジスタとゲート配線及びデータ配線上にブラックマトリックスを形成する段階と、
前記画素領域上に画素電極を形成する段階と、
を含んで構成されることを特徴とする請求項１９に記載の液晶表示装置の製造方法。
【請求項２７】
前記ゲートパッド上にパターンスペーサを形成することを特徴とする請求項２５に記載の液晶表示装置の製造方法。
【請求項２８】
前記薄膜トランジスタを形成する段階において、
前記ゲート配線形成時に前記データ配線の近隣に金属共通電極を形成する段階を更に含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２９】
前記ソース電極及びドレイン電極上に保護膜を形成する段階を更に含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項３０】
前記金属共通電極は透明共通電極と共通電極リンク部で連結されることを特徴とする請求項２８に記載の液晶表示装置の製造方法。
【請求項３１】
前記共通電極リンク部上にはパターンスペーサが形成されることを特徴とする請求項３０に記載の液晶表示装置の製造方法。
【請求項３２】
前記画素電極及び透明共通電極は透明な導電性電極物質からなることを特徴とする請求項２８に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、静電気放電(ＥＳＤ)回路の損傷を増資する液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子産業の発達に伴ってＴＶブラウン管などに制限的に使われていたディスプレイ装置が、パーソナルコンピュータ、ノートブックコンピュータ、無線端末機、自動車計器板、電光板などに拡大使用され、情報通信技術の発達に伴って大容量の画像情報を伝送できるようになって、これを処理して具現できる次世代ディスプレイ装置の重要性が大きくなっている。
【０００３】
このような次世代ディスプレイ装置は軽薄短小、高輝度、大画面、低消費電力及び低価格を実現する必要があるが、その目的にそって近来ＬＣＤ、ＰＤＰ(Plasma Display Panel)、ＥＬＤ(Electro Luminescent Display)、ＶＦＤ(Vacuum Fluorescent Display)など色々なフラットパネル表示装置が研究されており、最近その一つとして液晶表示装置が注目を浴びている。
【０００４】
前記液晶表示装置は他のフラットパネル表示装置より解像度が優れて、動画像を具現する時ブラウン管と比べるほど応答速度が速い特性を有している。
【０００５】
尚、前記液晶表示装置は高輝度、高コントラスト、低消費電力などの優れた特性を有するのでデスクトップコンピュータのモニタ、ノートブックコンピュータのモニタ、ＴＶ受像機、車両搭載用ＴＶ受像機、ナビゲーションなど広範囲な分野で活用されている。
【０００６】
一般に液晶表示装置は一側に電極がそれぞれ形成されている二つの基板を、二つの電極が形成されている面が対向するように配置して二つの基板の間に液晶物質を注入してから、二つの電極に電圧を印加して生成される電場により液晶分子を動かすことで、これによって異なる光の透過率により画像を表示する装置である。
【０００７】
このような液晶表示装置は、画像を表示する液晶パネルと前記液晶パネルに駆動信号を印加するための駆動部とに大きく分けられ、前記液晶パネルは一定空間を有して合着された第１、第２基板と、前記二つの基板の間に注入された液晶とから構成される。
【０００８】
ここで、前記第１基板には、一定間隔をおいて一方向に配列される複数のゲート配線と、前記各ゲート配線と垂直方向に一定間隔で配列される複数のデータ配線と、前記各ゲート配線とデータ配線が交差して定義された各画素領域にマトリックス形態に形成される複数の画素電極と前記ゲート配線の信号によりスイッチングされ前記データ配線の信号を前記各画素電極に伝達する複数の薄膜トランジスタと、が形成される。
【０００９】
そして第２基板には、前記画素領域を除いた部分の光を遮断するためのブラックマトリックス層と、カラー色相を表現するためのカラーフィルタ層と、画像を具現するための共通電極と、が形成される。
【００１０】
このように形成された液晶表示装置は薄膜トランジスタを含むアレイ基板(前記第１基板)にカラーフィルタ層を一緒に形成することで製造収率及び着マージンを高められる。
【００１１】
このように、薄膜トランジスタとカラーフィルタ層を一緒に形成するＣＯＴ(color filter on TFT)、ＴＯＣ(TFT on color filter)の構造を説明する。
【００１２】
図１は従来のＣＯＴ構造の液晶表示装置用アレイ基板の一部を概略的に示した平面図である。
【００１３】
従来ＣＯＴ構造の液晶表示装置用アレイ基板は、図１に示したように、基板１５０上に一方向に延長され一端部にはゲートリンク線１５４とこれに連結されたゲートパッド１５６を含む複数のゲート配線１５２が互いに並行に構成され、前記ゲート配線１５２と垂直に交差して多数の画素領域Ｐを定義し、一端部にはデータリンク線(図示せず)とこれに連結されたデータパッド(図示せず)を含む複数のデータ配線１５８が構成される。(以下、便宜上データパッド部の説明は省略する。)
【００１４】
この時、前記ゲートパッド１５６には島形状のゲートパッド端子１５３が別途に備えられ、前記ゲートパッド端子１５３は外部の駆動回路と連結され駆動回路の信号を直接印加される。
【００１５】
前記ゲート配線１５２とデータ配線１５８とが交差する地点にはゲート電極１６０とアクティブ層１６２とソース及びドレイン電極１６４、１６６とを含む薄膜トランジスタＴを備えられる。
【００１６】
前記ゲート、データ配線１５２、１５８が交差して定義される画素領域Ｐには透明な画素電極１６８を備えられる。
【００１７】
前記薄膜トランジスタＴとゲート配線１５２とデータ配線１５８に対応する上部にはブラックマトリックス１７０を形成し、前記画素電極１６８の上部には各画素領域Ｐごとに赤色、緑色、青色のカラーフィルタ１７２ａ、１７２ｂ、１７２ｃを順番に構成する。
【００１８】
前述した構成は一般のＣＯＴ構造の液晶表示装置用アレイ基板の平面構成である。
【００１９】
前述した構成で、前記ゲートリンク線１５４とゲートパッド１５６は非表示領域Ｅに属し、従来には前記非表示領域Ｅと表示領域(薄膜トランジスタアレイ領域)Ｃとの境界領域Ｄで光漏れが観察された。
【００２０】
以下、図２を参照して、前述したように構成されたアレイ基板の外郭領域に該当する液晶表示装置の形状を説明する。
【００２１】
図２は図１のＩ−Ｉ′に沿って切断し、これを参照して構成した従来のＣＯＴ構造液晶表示装置の外郭部を拡大した拡大断面図である。
【００２２】
図２に示したように、ＣＯＴ構造の液晶表示装置１９０は第１基板１５０と第２基板１９２をシーラント１９４により付着して構成され、前記シーラント１９４の外部にゲートパッド１５２とこれに接触するゲートパッド端子１５３が露出される形状である。
【００２３】
前記第１及び第２基板１５０、１９２の外部にそれぞれ偏光軸が互いに垂直に交差する偏光板１９６ａ、１９６ｂが備えられ、外郭に第１及び第２基板１５０、１９２の周辺を覆うトップカバー１９８が位置する。
【００２４】
この時、前記第１基板１５０には図示していないが、薄膜トランジスタアレイ部(図示せず)とこれの上部にカラーフィルタ１７２ａ、１７２ｂ、１７２ｃとブラックマトリックス１７０が備えられ、前記第２基板１９２には透明共通電極１９９が備えられる。
【００２５】
前述した構成で、従来には前記液晶パネル１９０の表示領域Ｃと非表示領域Ｅの境界領域Ｄで微細な光漏れが発生し、画質を落とす問題が発生した。
【００２６】
従って、このような光漏れ現像を防止するために薄膜トランジスタ領域だけでなく液晶パネル外郭部にもブラックマトリックス１７０が形成される必要がある。
【００２７】
しかしながら、前記液晶パネルの外郭部に形成するブラックマトリックス１７０がアレイ部とカラーフィルタが一緒に形成された第１基板１５０に対向する第２基板１９２に別途に形成される場合に前記ブラックマトリックス１７０の厚さの段差を減少させるための２次保護膜が前記ブラックマトリックス上に追加で形成される必要がある。
【００２８】
従って、前記第１、２基板を合着して形成した液晶表示装置が厚くなり前記２次保護膜を追加で形成するので製造費用が上昇する問題点があった。
【００２９】
尚、第１基板に液晶パネルでアレイ部の端部にＥＳＤ回路が形成される場合には、前記外郭部ブラックマトリックス上にコンタクトホールを形成する必要がある。
【００３０】
この時、前記ブラックマトリックスにコンタクトホールを形成する場合に前記ブラックマトリックス物質が有機膜として前記コンタクトホールに残砂を発生させ工程が不安定で画素電極との接触特性が良くない問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００３１】
本発明の目的は一つの基板にアレイ素子とカラーフィルタ層を一緒に形成する液晶表示装置でブラックマトリックスを前記基板に一緒に形成し外郭部ＥＳＤ回路上にパターンスペーサを位置させＥＳＤ回路を保護し静電気発生によるショートを防止する液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００３２】
前記の目的を達成するために本発明に係る液晶表示装置の一実施例は、画像が表示されるアクティブ領域と、画像非表示領域である外郭部とからなる液晶パネルで、前記アクティブ領域にアレイ素子とカラーフィルタが形成された第１基板と；前記外郭部に形成された静電気放電(ＥＳＤ)回路及び前記静電気放電回路上に形成されたパターンスペーサと；前記第１基板と対向する第２基板と；前記第１基板と第２基板を合着するシーラントと；を含んで構成されることを特徴とする。
【００３３】
尚、前記の目的を達成するために本発明に係る液晶表示装置製造方法の一実施例は、第１基板上の画像領域にアレイ素子とカラーフィルタ及びブラックマトリックスを形成し、画像非表示領域に静電気放電(ＥＳＤ)回路及び外郭部ブラックマトリックスを形成する段階と、前記画像領域にパターンスペーサを形成し、前記静電気放電回路の一部または全面にパターンスペーサを形成する段階と、前記第１基板と対向する第２基板をシーラントで合着する段階と、前記第１、２基板との間に液晶層を形成する段階と、を含んで構成されることを特徴とする。
【００３４】
尚、前記の目的を達成するために本発明に係る液晶表示装置の他の実施例は、画像が表示されるアクティブ領域と、画像非表示領域である外郭部とからなる液晶パネルで、第１基板上に一方向に形成されたゲート配線、ゲート電極及び前記外郭部に形成されたゲートパッドと；前記ゲート配線上に形成されたゲート絶縁膜と；前記ゲート絶縁膜上で薄膜トランジスタ位置に形成された半導体層と；前記ゲート配線と交差して画素領域を定義するデータ配線と、所定突出して前記半導体層上に形成されたソース電極及びドレイン電極と；前記薄膜トランジスタ、ゲート配線及びデータ配線上に形成されるブラックマトリックスと；前記画素領域に形成されるカラーフィルタと；前記ブラックマトリックス及びカラーフィルタ上に形成された保護膜と；前記保護膜上に形成され前記ドレイン電極と接続する画素電極及び前記画素電極と交互に構成される透明共通電極と；前記外郭部に形成された静電気放電(ＥＳＤ)回路と；前記静電気放電回路、前記薄膜トランジスタ、前記ゲートパッド上に形成されたパターンスペーサと；前記第１基板と対向する第２基板と；前記第１基板と第２基板を合着するシーラントと；を含んで構成されることを特徴とする。
【００３５】
尚、前記の目的を達成するために本発明に係る液晶表示装置の製造方法の他の実施例は、画像が表示されるアクティブ領域と、画像非表示領域である外郭部とからなる液晶パネルで、第１基板上のアクティブ領域にゲート配線及びゲートパッドと、前記ゲート配線と交差して画素領域を定義するデータ配線と、前記ゲート配線とデータ配線が交差する領域にゲート電極、アクティブ層、ソース/ドレイン電極からなる薄膜トランジスタを形成する段階と、前記第１基板の外郭部に静電気放電(ＥＳＤ)回路を形成する段階と、前記薄膜トランジスタ、ゲート配線、データ配線及び前記外郭部に形成されるブラックマトリックスを形成する段階と、前記画素領域に赤、青、緑色のカラーフィルタを形成する段階と、前記カラーフィルタ上に保護膜を形成する段階と、前記保護膜上に画素電極及び透明画素電極を形成する段階と、前記静電気放電回路、ゲートパッド上にパターンスペーサを形成する段階と、前記第１基板と対向する第２基板をシーラントで合着する段階と、前記第１、２基板の間に液晶層を形成する段階と、を含んで構成されることを特徴とする。
【発明の効果】
【００３６】
本発明は液晶表示装置でアレイ素子とカラーフィルタ層を一緒に形成してパネル外郭部にＥＳＤ回路を形成することにおいて、前記ＥＳＤ回路上にパターンスペーサを形成することで前記ＥＳＤ回路を保護し静電気発生によるショートを防止して製品の信頼度を向上させる効果がある。
【００３７】
尚、前記液晶表示装置のパネル外郭部にブラックマトリックスを形成することで光漏れを防止する効果がある。
【００３８】
尚、前記液晶パネルの外郭部ブラックマトリックスをアレイ素子とカラーフィルタ層が一緒に形成されている基板に形成することで液晶表示装置の厚さを低減できるので製品の薄型及び軽量化を具現でき材料費を節減する効果がある。
【発明を実施するための最良の形態】
【００３９】
以下、添付の図面を参照して本発明の実施例を詳しく説明する。
【００４０】
図３は本発明に係る第１実施例で、ＣＯＴ構造の液晶表示装置の一部を示した断面図である。
図３に示したように、本発明に係るＣＯＴ構造の液晶表示装置用アレイ基板は、第１基板２００上にゲート電極２１２が形成され、ゲート電極２１２の上部にはゲート絶縁膜２３２ａが形成されている。
【００４１】
そして、前記ゲート電極に繋がるゲート配線の一端にはゲートパッドが形成されている。
【００４２】
前記ゲート電極２１２に対応するゲート絶縁膜２３２ａの上部にはアクティブ層２１４とオーミックコンタクト層２１５を積層し、前記オーミックコンタクト層２１５の上部には前記オーミックコンタクト層２１５と接触しながら所定間隔離隔したソース及びドレイン電極２１６、２１８を形成する。
【００４３】
前記ソース及びドレイン電極２１６、２１８が形成された第１基板２００の全面には前記アクティブ層２１４を保護するために、無機絶縁物質で１次保護膜２３２ｂを形成する。
【００４４】
前記画素領域には、前記ドレイン電極２１８と接触するカラーフィルタ２２０を画素領域に対応するゲート絶縁膜２３２ａの上部に形成する。
【００４５】
次に、前記薄膜トランジスタＴの上部にブラックマトリックス２２２を形成する。
【００４６】
前記カラーフィルタ２２０とブラックマトリックス２２２が形成された第１基板２００の全面に２次保護膜２２８を更に構成する。
【００４７】
そして、前記２次保護膜２２８の上部にドレイン電極２１８と接触しながら前記画素領域に対応して位置する画素電極２２４を形成する。
【００４８】
前記ブラックマトリックス２２２とカラーフィルタ２２０を形成する工程で外郭部、即ちゲートリンク線に対応する光漏れ領域にブラックマトリックス２２２を同時に形成することができる。
【００４９】
そして、前記ブラックマトリックス２２２とカラーフィルタ２２０の上部に構成された２次保護膜２２８を形成しながら、前記第１基板２００の外郭部のブラックマトリックス上部にも２次保護膜２２８を同時に形成する。
【００５０】
尚、前記ドレイン電極２１８と画素電極２２４を接触させるため、１次保護膜２３２ｂとその下部のゲート絶縁膜２３２ａを触刻する。
【００５１】
そして、前記のように構成される第１基板２００の外郭部には静電気放電回路が形成されている。
【００５２】
前記ＥＳＤ回路は所定個数の薄膜トランジスタからなり静電気発生時にパネル内の配線を導通させショートを防止する。
【００５３】
前記ＥＳＤ回路は第１基板２００外郭部にゲート電極２６１、前記ゲート電極２６１上にゲート絶縁膜２３２ａ、前記ゲート絶縁膜２３２ａ上に半導体層２６３、前記半導体層２６３上に互いに離隔したソース及びドレイン電極２６６、２６８からなり、画素電極パターン２６５が前記ドレイン電極コンタクトホール２６７ａとゲート電極コンタクトホール２６７ｂを通して形成され電気的に連結される。
【００５４】
そして、前記ＥＳＤ回路上にはパターンスペーサ２８８が形成されている。
【００５５】
前記のように構成されるＣＯＴ構造の液晶表示装置は、前記第１基板２００と第２基板２８０をシーラント２９４により付着して構成され、前記シーラント２９４の外部にゲートパッド２５２とこれに接触するゲートパッド端子２５３が露出される形状である。
【００５６】
前記第１及び第２基板２００、２８０の外部にそれぞれ偏光軸が互いに垂直に交差する偏光板２９６ａ、２９６ｂが備えられ、外郭に第１及び第２基板２００、２８０の周辺を覆うトップカバーが位置する。
【００５７】
この時、前記トップカバーは光漏れの防止のため前記シーラント２９４とオーバーラップされるように配置されることが好ましい。
【００５８】
このように、ＣＯＴ構造の液晶パネル外郭部に光漏れを遮断するためのブラックマトリックス２２２を形成しＥＳＤ回路は前記外郭部ブラックマトリックス２２２外部に位置する。
【００５９】
そして、前記ＥＳＤ回路上にはパターンスペーサ２８８を形成して前記ＥＳＤ回路を保護する。
【００６０】
そして、前記パターンスペーサ２８８が形成されたＥＳＤ回路はシーラント２９４下部に形成されることができ、前記シーラント２９４内部または外部に形成されることもできる。
【００６１】
この時、パネル外郭部にＥＳＤ回路を形成することにおいて、前記ＥＳＤ回路上にパターンスペーサを形成し、シーラント下部に位置させることで前記ＥＳＤ回路を保護し静電気発生によるショートを防止することができる。
【００６２】
尚、前記シーラント２９４外部に形成されているゲートパッド２５２上にも前記パターンスペーサ２８８を形成する。
【００６３】
これは、前記パターンスペーサ２８８形成時にゲートパッド２５２と透明電極であるゲートパッド端子２５３との間でガルバニック現像が発生することを防止するためである。
【００６４】
図４は本発明に係る第２実施例で、ＣＯＴ構造の液晶表示装置の断面図である。
図４に説明されていない符号は図３の説明と同一である。
【００６５】
図４に示したように、外郭部にＥＳＤ回路が形成されており、前記ＥＳＤ回路上にはパターンスペーサが形成されている。
そして、前記ＥＳＤ回路は前記シーラント２９４内部に形成する。
【００６６】
この時、ＥＳＤ回路は前記シーラント２９４と外郭部ブラックマトリックス２２２との間に形成されることもできる。
【００６７】
図５は本発明に係る第３実施例で、ＣＯＴ構造の液晶表示装置の断面図である。
図５に説明されていない符号は図３の説明と同一である。
【００６８】
図５に示したように、外郭部にＥＳＤ回路が形成されており、前記ＥＳＤ回路上にはパターンスペーサ２８８が形成されている。
そして、前記ＥＳＤ回路は前記シーラント２９４の外に形成する。
【００６９】
この時、前記ＥＳＤ回路は前記シーラント２９４とゲートパッド２５２との間に形成できる。
【００７０】
このように、前記シーラント２９４の外にＥＳＤ回路を形成し前記ＥＳＤ回路上部にパターンスペーサ２８８を形成すると、前記ＥＳＤ回路に電気的信号の印加時に発生する電飾、腐食を防止する長所がある。
【００７１】
前記の実施例でカラーフィルタ層が薄膜トランジスタ上に形成されるＣＯＴ(color filter on ＴＦＴ)構造を例として説明したが、これに限定されるのではなく薄膜トランジスタ下部にカラーフィルタ層を形成するＴＯＣ(ＴＦＴ on color filter)構造の液晶表示装置も可能である。
【００７２】
尚、前記実施例で５マスク工程の液晶表示装置を例として説明したが、これに限定されるのではなく４マスク工程の液晶表示装置にも適用でき、横電界方式液晶表示装置にも適用できることが明らかである。
【００７３】
図６は本発明に係る第４実施例で、４マスク工程を用いたＣＯＴ構造の液晶表示装置の断面図である。
【００７４】
図６を参照すると、第１マスク工程で、第１基板２００上にゲート電極２１２が形成され、ゲート電極２１２の上部にはゲート絶縁膜２３２ａを形成される。
【００７５】
そして、前記ゲート電極に繋がるゲート配線の一端にはゲートパッドが形成されている。
【００７６】
次は、第２マスク工程で、前記ゲート絶縁膜上にアクティブ層物質、オーミックコンタクト層物質、ソース及びドレイン電極物質を順番に積層してから、回折露光を用いて前記ゲート電極２１２に対応するゲート絶縁膜２３２ａの上部にアクティブ層２１４とオーミックコンタクト層２１５を形成し、前記オーミックコンタクト層２１５の上部には前記オーミックコンタクト層２１５と接触しながら所定間隔離隔したソース及びドレイン電極２１６、２１８を形成する。
【００７７】
前記ソース及びドレイン電極２１６、２１８が形成された第１基板２００の全面には前記アクティブ層２１４を保護するため、無機絶縁物質(ＳｉＮｘなど)で１次保護膜２３２ｂを形成する。この時、前記１次保護膜は省略することもできる。
【００７８】
次に、前記薄膜トランジスタＴの上部とパネル外郭領域とＥＳＤ回路などに光漏れを防止するためブラックマトリックス２２２を形成する。
【００７９】
そして、前記画素領域に対応するようにカラーフィルタ２２０を１次保護膜上に形成する。
【００８０】
前記カラーフィルタ２２０とブラックマトリックス２２２が形成された第１基板２００の全面に２次保護膜２２８を更に構成する。
【００８１】
前記２次保護膜は無機絶縁物質であるシリコン窒化膜(ＳｉＮｘ)を使用することもでき、有機絶縁物質であるフォトアクリルなどを使用することもできる。
【００８２】
この時、前記２次保護膜としてフォトアクリルを使用する理由はカラーフィルタとブラックマトリックスの段差を克服して平坦化させるためでり、尚、誘電率確保のためだったが、最近は色再現率のためカラーフィルタレジンが厚くなることによって段差が低減しブラックマトリックス物質の誘電率確保のため相対的に薄い無機絶縁物質であるシリコン窒化膜の使用も可能となった。
【００８３】
一方、第３マスク工程で、前記１、２次保護膜を貫通するコンタクトホールを形成する。
【００８４】
そして、第４マスク工程で、前記２次保護膜２２８の上部で前記コンタクトホールを通してドレイン電極２１８と接触しながら前記画素領域に対応して位置する画素電極２２４を形成する。
【００８５】
この時、前記ブラックマトリックス２２２とカラーフィルタ２２０を形成する工程で、外郭部、即ちゲートリンク線に対応する光漏れ領域にブラックマトリックス２２２を同時に形成できる。
【００８６】
そして、前記ブラックマトリックス２２２とカラーフィルタ２２０の上部に構成された２次保護膜２２８を形成しながら、前記第１基板２００の外郭部のブラックマトリックス上部にも２次保護膜２２８を同時に形成する。
【００８７】
尚、前記ドレイン電極２１８と画素電極２２４を接触させるため、１次保護膜２３２ｂとその下部のゲート絶縁膜２３２ａをエッチングする。
【００８８】
そして、前記のように構成される第１基板２００の外郭部には静電気放電回路が形成されている。
【００８９】
前記ＥＳＤ回路は所定個数の薄膜トランジスタからなり静電気発生時にパネル内の配線を導通させショートを防止する。
【００９０】
前記ＥＳＤ回路は第１基板２００外郭部にゲート電極２６１、前記ゲート電極２６１上にゲート絶縁膜２３２ａ、前記ゲート絶縁膜２３２ａ上に半導体層２６３、前記半導体層２６３上に互いに離隔したソース及びドレイン電極２６６、２６８からなり、画素電極パターン２６５が前記ドレイン電極コンタクトホール２６７ａとゲート電極コンタクトホール２６７ｂを通して形成され電気的に連結される。
【００９１】
そして、前記ＥＳＤ回路上にはパターンスペーサ２８８が形成されている。
【００９２】
前記のように構成されるＣＯＴ構造の液晶表示装置は、前記第１基板２００と第２基板２８０をシーラント２９４により付着して構成され、前記シーラント２９４の外部にゲートパッド２５２とこれに接触するゲートパッド端子２５３が露出される形状である。
【００９３】
前記第１及び第２基板２００、２８０の外部にそれぞれ偏光軸が互いに垂直に交差する偏光板２９６ａ、２９６ｂが構成され、外郭に第１及び第２基板２００、２８０周辺を覆うトップカバーが位置する。
【００９４】
この時、前記トップカバーは光漏れの防止のため前記シーラント２９４とオーバーラップされるように配置されることが好ましい。
【００９５】
このように、ＣＯＴ構造の液晶パネル外郭部に外郭部光漏れを遮断するためのブラックマトリックス２２２を形成しＥＳＤ回路は前記外郭部ブラックマトリックス２２２外部に位置する。
【００９６】
そして、前記ＥＳＤ回路上にはパターンスペーサ２８８を形成し前記ＥＳＤ回路を保護する。
【００９７】
そして、前記パターンスペーサ２８８が形成されたＥＳＤ回路はシーラント２９４下部に形成されることができ、前記シーラント２９４内部または外部に形成されることができる。
【００９８】
この時、パネル外郭部にＥＳＤ回路を形成することにおいて、前記ＥＳＤ回路上にパターンスペーサを形成し、シーラント下部に位置させることで前記ＥＳＤ回路を保護し静電気発生によるショートを防止できる。
【００９９】
尚、前記シーラント２９４外部に形成されているゲートパッド２５２上にも前記パターンスペーサ２８８を形成する。
【０１００】
これは、前記パターンスペーサ２８８形成時にゲートパッド２５２と透明電極であるゲートパッド端子２５３との間でガルバニック現像が発生することを防止するためである。
【０１０１】
図７は本発明に係る第５実施例で、５マスク工程を用いたＣＯＴ構造の横電界方式液晶表示装置の断面図である。
ここで、前述した図３乃至図６と同一な部分に対する説明は省略した。
【０１０２】
図７を参照すると、第１基板３００上にゲート電極３１２と共通電極が形成され、ゲート電極３１２の上部にはゲート絶縁膜３３２ａを形成する。
【０１０３】
そして、前記ゲート電極３１２に繋がるゲート配線の一端にはゲートパッド３５２が形成されている。
【０１０４】
次いで、前記ゲート電極３１２に対応するゲート絶縁膜３３２ａの上部にアクティブ層３１４とオーミックコンタクト層３１５を形成する。
【０１０５】
そして、前記ゲート配線と交差されるようにデータ配線３１１を形成し、前記データ配線３１１から前記アクティブ層３１４上に所定突出されたソース電極３１６及び前記ソース電極３１６と所定間隔離隔したドレイン電極３１８が形成される。
【０１０６】
この時、前記ソース及びドレイン電極３１６、３１８はオーミックコンタクト層３１５と接触し、その間にはアクティブ層３１４が露出されチャンネルが形成されるように前記オーミックコンタクト層３１５は除去される。
【０１０７】
このように、前記ソース及びドレイン電極３１６、３１８が形成された第１基板３００の全面には前記アクティブ層３１４を保護するため、無機絶縁物質(ＳｉＮｘなど)で１次保護膜３３２ｂを形成する。この時、前記１次保護膜３３２ｂは省略することもできる。
【０１０８】
次に、前記薄膜トランジスタＴの上部とパネル外郭領域とＥＳＤ回路などに光漏れを防止するためブラックマトリックス３２２を形成する。
【０１０９】
そして、前記画素領域に対応するようにカラーフィルタ３２０を１次保護膜３３２ｂ上に形成する。
【０１１０】
前記カラーフィルタ３２０とブックマトリックス３２２が形成された第１基板３００の全面に２次保護膜３２８を更に構成する。
【０１１１】
前記２次保護膜３２８は無機絶縁物質であるシリコン窒化膜(ＳｉＮｘ)を使用することもでき、有機絶縁物質であるフォトアクリルなどを使用することもできる。
【０１１２】
この時、前記２次保護膜３２８としてフォトアクリルを使用する理由はカラーフィルタ３２０とブラックマトリックス３２２の段差を克服して平坦化させるためであり、尚、誘電率確保のためだったが、最近は色再現率のためカラーフィルタレジンが厚くなることによって段差が低減しブラックマトリックス物質の誘電率確保により相対的に薄い無機絶縁物質であるシリコン窒化膜を使用することも可能となった。
【０１１３】
一方、前記１、２次保護膜３３２ｂを貫通するコンタクトホールを形成する。
そして、前記２次保護膜３２８の上部で前記コンタクトホールを介してドレイン電極３１８と接触しながら前記画素領域に対応して位置する画素電極３２４を形成する。
【０１１４】
そして、前記画素電極３２４と交互に交差する櫛の歯状の透明共通電極３２９ａを形成する。
【０１１５】
一方、前記共通電極３２９ｂと透明共通電極３２９ａはパネル外郭共通電圧供給ライン(図示せず)から同時に共通信号を印加され、これは前記共通電極リンク部で行われる。
【０１１６】
この時、前記ブラックマトリックス３２２とカラーフィルタ３２０を形成する工程で外郭部、即ちゲートリンク線に対応する光漏れ領域にブラックマトリックス３２２を同時に形成できる。
【０１１７】
そして、前記ブラックマトリックス３２２とカラーフィルタ３２０の上部に構成された２次保護膜３２８を形成しながら、前記第１基板３００の外郭部のブラックマトリックス上部にも２次保護膜３２８を同時に形成する。
【０１１８】
尚、前記ドレイン電極３１８と画素電極３２４を接触させるため、１次保護膜３３２ｂとその下部のゲート絶縁膜３３２ａをエッチングする。
【０１１９】
そして、前記のように構成される第１基板３００の外郭部には静電気放電回路が形成されている。
【０１２０】
そして、前記ＥＳＤ回路上にはパターンスペーサ３８８を形成し前記ＥＳＤ回路を保護する。
【０１２１】
そして、前記パターンスペーサ３８８が形成されたＥＳＤ回路はシーラント３９４下部に形成されることができ、前記シーラント３９４内部または外部に形成されることができる。
【０１２２】
尚、前記シーラント３９４外部に形成されているゲートパッド３５２上にも前記パターンスペーサ３８８を形成する。
【０１２３】
これは、前記パターンスペーサ３８８形成時にゲートパッド３５２と透明電極であるゲートパッド端子３５３との間でガルバニック現像が発生することを防止するためである。
【０１２４】
尚、前記共通電極リンク部上でもガルバニック現像を防止するためパターンスペーサ３８８を形成する。
【０１２５】
図８は本発明に係る第６実施例で、４マスク工程を用いたＣＯＴ構造の横電界方式液晶表示装置の断面図である。
ここで、前述した図３乃至図７と同一な部分に対する説明は省略する。
【０１２６】
図８を参照すると、第１マスク工程で、第１基板３００上にゲート電極３１２と共通電極が形成され、ゲート電極３１２の上部にはゲート絶縁膜３３２ａを形成する。
【０１２７】
そして、前記ゲート電極３１２に繋がるゲート配線の一端にはゲートパッド３５２が形成されている。
【０１２８】
次いで、第２マスク工程で、前記アクティブ層３１４、オーミックコンタクト層３１５及びデータ配線３１１を同時に形成するが、前記ゲート絶縁膜３１８上にアクティブ層物質、オーミックコンタクト層物質、ソース及びドレイン電極物質を順番に積層してから、回折露光を用いてデータ配線３１１と、前記データ配線３１１から所定突出されたソース電極及びドレイン電極３１６、３１８Ｔと、前記ソース及びドレイン電極３１６、３１８の下にアクティブ層３１４及びオーミックコンタクト層３１５が形成される。
【０１２９】
即ち、前記ゲート電極３１２に対応するゲート絶縁膜３３２ａの上部にアクティブ層３１４とオーミックコンタクト層３１５を形成、前記オーミックコンタクト層３１５の上部には前記オーミックコンタクト層３１５と接触しながら所定間隔離隔したソース及びドレイン電極３１６、３１８が形成される。
【０１３０】
従って、前記データ配線３１１の下にはアクティブ層３１４及びオーミックコンタクト層３１５が更に積層され形成されており、前記ソース及びドレイン電極３１６、３１８はオーミックコンタクト層３１５と接触し、その間にはアクティブ層３１４が露出されチャンネルが形成されるように前記オーミックコンタクト層３１５は除去される。
【０１３１】
このように、前記ソース及びドレイン電極３１６、３１８が形成された第１基板３００の全面には前記アクティブ層３１４を保護するため、無機絶縁物質(ＳｉＮｘなど)で１次保護膜３３２ｂを形成する。この時、前記１次保護膜３３２ｂは省略することもできる。
【０１３２】
次に、前記薄膜トランジスタＴの上部とパネル外郭領域とＥＳＤ回路などに光漏れを防止するためブラックマトリックス２２２を形成する。
【０１３３】
そして、前記画素領域に対応するようにカラーフィルタ３２０を１次保護膜３３２ｂ上に形成する。
【０１３４】
前記カラーフィルタ３２０とブラックマトリックス３２２が形成された第１基板３００の全面に２次保護膜を更に構成する。
【０１３５】
前記２次保護膜３２８は無機絶縁物質であるシリコン窒化膜(ＳｉＮｘ)を使用することもでき、有機絶縁物質であるフォトアクリルなどを使用することもできる。
【０１３６】
この時、前記２次保護膜３２８としてフォトアクリルを使用する理由はカラーフィルタ３２０とブラックマトリックス３２２の段差を克服して平坦化させるためであり、尚、誘電率確保のためであったが、最近は色再現率のためカラーフィルタレジンが厚くなることによって段差が低減しブラックマトリックス物質の誘電率確保のため相対的に薄い無機絶縁物質であるシリコン窒化膜を使用することも可能となった。
【０１３７】
一方、前記１、２次保護膜３３２ｂ、３２８を貫通するコンタクトホールを形成する。
【０１３８】
そして、前記２次保護膜３２８の上部で前記コンタクトホールを通してドレイン電極３１８と接触しながら前記画素領域に対応して位置する画素電極３２４を形成する。
【０１３９】
そして、前記画素電極３２４と交互に交差する櫛の歯状の透明共通電極３２９ａを形成する。
【０１４０】
一方、前記共通電極３２９ｂと透明共通電極３２９ａはパネル外郭共通電圧供給ライン(図示せず)から同時に共通信号を印加され、これは前記共通電極リンク部で行われる。
【０１４１】
この時、前記ブラックマトリックス３２２とカラーフィルタ３２０を形成する工程で外郭部、即ちゲートリンク線に対応する光漏れ領域にブラックマトリックス３２２を同時に形成できる。
【０１４２】
そして、前記ブラックマトリックス３２２とカラーフィルタ３２０の上部に構成された２次保護膜３２８形成しながら、前記第１基板３００の外郭部のブラックマトリックス上部にも２次保護膜３２８を同時に形成する。
【０１４３】
尚、前記ドレイン電極３１８と画素電極３２４を接触させるため、１次保護膜３３２ｂとその下部のゲート絶縁膜３３２ａをエッチングする。
【０１４４】
そして、前記のように構成される第１基板３００の外郭部には静電気放電回路が形成されている。
【０１４５】
そして、前記ＥＳＤ回路上にはパターンスペーサ３８８を形成して前記ＥＳＤ回路を保護する。
【０１４６】
そして、前記パターンスペーサ３８８が形成されたＥＳＤ回路はシーラント３９４下部に形成されることができ、前記シーラント３９４内部または外部に形成されることができる。
【０１４７】
尚、前記シーラント３９４外部に形成されているゲートパッド３５２上にも前記パターンスペーサ３８８を形成する。
【０１４８】
これは、前記パターンスペーサ３８８形成時にゲートパッド３５２と透明電極であるゲートパッド端子３５３との間でガルバニック現像が発生することを防止するためである。
【０１４９】
尚、前記共通電極リンク部上でもガルバニック現像を防止するためパターンスペーサ３８８を形成する。
【０１５０】
以上、本発明を具体的な実施例を通して詳しく説明したが、本発明に係る液晶表示装置及びその製造方法はこれに限定されるのではなく、本発明の技術的思想内で当分野の通常の知識を有するものによりその変形や改良が可能である。
【図面の簡単な説明】
【０１５１】
【図１】従来のＣＯＴ構造の液晶表示装置用アレイ基板の一部を概略的に示した平面図である。
【図２】図１のＩ−Ｉ′に沿って切断し、これを参照して構成した従来のＣＯＴ構造液晶表示装置の外郭部を示した拡大断面図である。
【図３】本発明に係る第１実施例で、ＣＯＴ構造の液晶表示装置の一部を示した断面図である。
【図４】本発明に係る第２実施例で、ＣＯＴ構造の液晶表示装置の断面図である。
【図５】本発明に係る第３実施例で、ＣＯＴ構造の液晶表示装置の断面図である。
【図６】本発明に係る第４実施例で、４マスク工程のＣＯＴ構造の液晶表示装置の断面図である。
【図７】本発明に係るぢ５実施例で、ＣＯＴ構造の横電界方式液晶表示装置の断面図である。
【図８】本発明に係る第６実施例で、ＣＯＴ構造の横電界方式液晶表示装置の断面図である。
【図１】
2006048006.tif 000003
【図２】
2006048006.tif 000004
【図３】
2006048006.tif 000005
【図４】
2006048006.tif 000006
【図５】
2006048006.tif 000007
【図６】
2006048006.tif 000008
【図７】
2006048006.tif 000009
【図８】
2006048006.tif 000010