(57)【要約】【課題】  トランジスタ特性のバラツキを減少させた薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置を得ること。【解決手段】  基板１上に少なくともソース領域１４とチャネル領域１６およびドレイン領域１５を有する多結晶もしくは結晶化された結晶化半導体薄膜５が設けられ、この結晶化半導体薄膜５上にゲート絶縁膜１１を介してゲート電極１３が設けられた薄膜トランジスタの製造方法であって、ゲート絶縁膜１１は、結晶化半導体薄膜５と略同一平面を形成するように基板１上に樹脂層１０を形成したのち、この樹脂層１０上および結晶化半導体薄膜５上に形成した膜である。【選択図】図４
2006024753.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくともソース領域とチャネル領域およびドレイン領域からなる多結晶もしくは結晶化された半導体薄膜が設けられ、この半導体薄膜上にゲート絶縁膜を介してゲート電極が設けられた薄膜トランジスタの製造方法であって、
前記ゲート絶縁膜は、前記半導体薄膜と略同一平面を形成するように前記基板上に絶縁膜を形成したのちに、前記半導体薄膜上および前記絶縁膜上に形成することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記絶縁膜は、ベンゾシクロブテン環を有する樹脂膜であることを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
前記半導体薄膜は、位相シフタにより位相変調されて逆ピークパターンの光強度分布を有するレーザ光を用いて結晶化されたシリコン薄膜であることを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項４】
基板上に島状に設けられた少なくともソース領域とチャネル領域およびドレイン領域からなる多結晶もしくは結晶化された半導体薄膜と、
この半導体薄膜と略同一平面を形成するように前記基板上に設けられた絶縁膜と、
この絶縁膜上および前記半導体薄膜上に設けられたゲート絶縁膜と、
このゲート絶縁膜上に設けられたゲート電極と
を具備してなることを特徴とする薄膜トランジスタ。
【請求項５】
基板上に半導体薄膜と、この半導体薄膜上に保護層を形成する工程と、
前記保護層および前記基板上に絶縁膜を形成する工程と、
前記半導体薄膜と略同一平面を形成するように前記絶縁膜を除去する工程と、
前記保護層を除去する工程と、
略同一平面化された前記半導体薄膜および前記絶縁膜上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にゲート電極を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１の薄膜トランジスタの製造方法により製造された薄膜トランジスタを形成してなることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置に関するものである。
【背景技術】
【０００２】
従来、たとえば液晶表示装置（Liquid-Crystal-Display:ＬＣＤ）の画素に印加する電圧を制御するスイッチング素子、制御回路などに用いられる薄膜トランジスタ（Thin-Film-Transistor：ＴＦＴ）の半導体層には、非晶質シリコン（amorphous-Silicon）層や多結晶シリコン（poly-Silicon）層が用いられている。
【０００３】
上記多結晶シリコン層を半導体層として形成したTFTは、非晶質シリコン層を半導体層として形成したTFTよりもチャネル領域を移動する電子又は正孔の移動度が高い。したがって、多結晶シリコン層を用いたトランジスタの方が、非晶質シリコン層を用いたトランジスタよりも、スイッチング速度が速くなる。このためLCDの画素選択回路だけではなく、LCDを駆動するための周辺駆動回路も薄膜トランジスタで構成することが可能になる。さらに、他の部品の設計マージンを広げられるなどの利点がある。また、ドライバ回路やＤＡＣなどの周辺駆動回路をディスプレイに組み入れることにより、低コスト化、高精細化、小型化が可能となる。
【０００４】
ガラスのような絶縁材料からなる基板又は絶縁膜上に形成された多結晶シリコンからなる半導体薄膜に薄膜トランジスタ装置を形成する製造方法は、次の通りである。上記絶縁材料基板又は絶縁膜上に非晶質シリコン層を形成し、この非晶質シリコン層にレーザ光を照射することにより上記非晶質シリコン層を多結晶シリコン層にした後に、この多結晶シリコン層に次のようにして薄膜トランジスタを形成する方法である。
【０００５】
この薄膜トランジスタの製造方法は、上記薄膜トランジスタ装置を形成するために上記多結晶シリコン層を所定の孤立パターンにエッチング加工する工程と、孤立パターン化された多結晶シリコン層の上にゲート絶縁層を形成する工程と、このゲート絶縁層の上にゲート電極層を形成し、このゲート電極層をゲート電極にエッチング加工する工程と、上記ゲート電極をマスクとしてソース・ドレイン領域を形成するための不純物をイオン注入する工程と、イオン注入した不純物を活性化する工程と、上記ゲート電極の上に層間絶縁層を形成する工程と、この層間絶縁層に上記薄膜トランジスタ装置のソース・ドレイン領域とソース・ドレイン電極との接続に必要なコンタクトホールを形成する工程と、このコンタクトホールにソース・ドレイン電極となる金属層を埋め込み、ソース・ドレイン電極をエッチング加工する工程とを用いて形成する方法である。
【０００６】
更に、多結晶シリコンからなる薄膜半導体装置を用いた液晶表示装置や有機ＥＬ表示装置では、画素電極、パシベーション層等を形成する工程を追加することによって達成されている。
【０００７】
上記したTFTのチャネル領域を構成する半導体材料について、多結晶シリコンは結晶粒の集合からなるため、単結晶シリコンに比べると電子または正孔の移動度が低い。また、多結晶シリコンに形成された薄膜トランジスタは、チャネル部における結晶粒界数のバラツキが問題となる。そこで、最近、電子または正孔の移動度を向上させ且つチャネル部における結晶粒界数のバラツキを少なくするために、大粒径の結晶化シリコンを生成する結晶化方法が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本特許出願人は、多結晶シリコンよりさらに１桁以上電子又は正孔の移動度が速い大粒径結晶化シリコンの工業化の開発を実施している。大粒径結晶化シリコンとは、一つの結晶粒内に１又は複数のTFTを形成可能な大きさである。
一つの結晶粒内に１又は複数のTFTを形成できることは、トランジスタ特性が均一となり、特に多数の画素により１枚の画像を形成する表示装置においては、均一画像の表示が可能となっている。
【０００９】
しかし、薄膜シリコン層の結晶性の向上および大粒径化、ゲート絶縁層の薄膜化、薄膜トランジスタ装置の微細化等の要求に伴って、製造された薄膜トランジスタのトランジスタ特性がわずかに異なっていることが判った。即ち、トランジスタ特性がバラツクという課題があった。この原因を探求した結果、明らかではないが孤立パターン化された結晶化シリコン膜側壁部に形成される寄生トランジスタの影響によりトランジスタ特性がわずかに異なるものと思われる。
【００１０】
この状態を、図７を参照して説明する。図７（a）は、薄膜トランジスタの平面図を示し、（ｂ）図は、（ａ）図のＡ−Ａ’断面図を示し、（ｃ）図は、（ａ）図のＢ−Ｂ‘断面図を示す。図７（a）には、ソース領域５１とドレイン領域５２間にキャリアが移動するチャネル領域５３が設けられ、このチャネル領域５３と直交する方向にゲート電極５４が設けられている。
【００１１】
このゲート電極５４は、チャネル領域５３の側端部５７aを越えて設けられている。この状態が（ｂ）図に示されている。即ち、（ｂ）図には、ガラス基板５６上に設けられた結晶化薄膜５７上に、ゲート絶縁膜５８が成膜されている。このゲート絶縁膜５８上に、ゲート電極５４が設けられ、このゲート電極５４とゲート絶縁膜５８上に層間絶縁膜６０が設けられている。この層間絶縁膜６０に設けられたコンタクトホールを介してゲート電極端子６１が設けられた状態が（ｂ）図に示されている。
【００１２】
（ｂ）図において、ゲート絶縁膜５８およびゲート電極５４は、結晶化薄膜５７上を被覆して形成されるため、結晶化半導体薄膜５７の側端部５７aと側壁部５７ｂに沿って形成されている。この結果、ゲート絶縁膜５８は、側端部５７aにおいて膜厚が薄く形成される傾向がある。薄膜トランジスタの微細化に伴ってゲート絶縁膜５８は、極薄膜化しており、この側端部５７aの膜厚の薄膜化は、電界の集中による耐圧低下を招くという問題がある。さらに、結晶化半導体薄膜５７の側壁に形成される寄生トランジスタの影響と考えられるゲート電圧に対するドレイン電流特性の飽和領域でのハンプ状の歪んだ特性の発生及びそれに伴うトランジスタ特性のバラツキが発生するという問題がある。
【００１３】
この分析結果から、ゲート電極５９が孤立パターン化された結晶化半導体薄膜５７の側壁部５７ｂに沿って、この側壁部５７ｂを被覆しないような構造により解決できるものと考えている。この対処法としては、結晶シリコンではＬＯＣＯＳ技術を用いることで上記のような構造は達成可能である。しかしながら、ガラス基板の上に薄膜半導体装置を形成するような液晶表示装置や有機ＥＬ表示装置では、ガラス基板５６の融点温度が比較的低温であるため高温プロセスが必要なＬＯＣＯＳ技術を用いることができないという問題がある。
【００１４】
本発明は、前述の課題に鑑みてなされたものであり、高耐圧で、トランジスタ特性の揃った薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
前記課題を解決するために、本発明は半導体薄膜と絶縁膜を略同一平面に形成し、前記半導体薄膜上および前記絶縁膜上にゲート絶縁膜を形成することにより解決したものである。
本発明の薄膜トランジスタの製造方法は、第１形態の薄膜トランジスタの製造方法では、基板上に少なくともソース領域とチャネル領域およびドレイン領域からなる多結晶もしくは結晶化された半導体薄膜が設けられ、この半導体薄膜上にゲート絶縁膜を介してゲート電極が設けられた薄膜トランジスタの製造方法であって、
前記ゲート絶縁膜は、前記半導体薄膜と略同一平面を形成するように前記基板上に絶縁膜を形成したのちに、前記半導体薄膜上および前記絶縁膜上に形成することを特徴とする。この結果、ゲート絶縁膜は、前記半導体薄膜上に形成されるゲート絶縁膜は、側端部から側壁部に沿って形成されないため均一な厚さに形成される。このゲート絶縁膜上に形成されるゲート電極は、前記半導体薄膜の側壁部に沿って、この側壁部を被覆しないような構造に形成できるため特性が揃ったトランジスタを量産できる。
【００１６】
本発明の第２形態の薄膜トランジスタは、基板上に島状に設けられた少なくともソース領域とチャネル領域およびドレイン領域からなる多結晶もしくは結晶化された半導体薄膜と、この半導体薄膜と略同一平面を形成するように前記基板上に設けられた絶縁膜と、この絶縁膜上および前記半導体薄膜上に設けられたゲート絶縁膜と、このゲート絶縁膜上に設けられたゲート電極とを具備してなることを特徴とする。
【００１７】
本発明の第３形態の半導体装置の製造方法は、基板上に半導体薄膜と、この半導体薄膜上に保護層を形成する工程と、前記保護層および前記基板上に絶縁膜を形成する工程と、前記半導体薄膜と略同一平面を形成するように前記絶縁膜を除去する工程と、前記保護層を除去する工程と、
略同一平面化された前記半導体薄膜および前記絶縁膜上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にゲート電極を形成する工程とを具備することを特徴とする。
【００１８】
この発明の特徴の一つは、ゲート絶縁膜上に形成されるゲート電極は、半導体薄膜の側壁部に沿って、この側壁部を被覆しないような構造に形成することである。この発明の特徴の他の一つは、半導体薄膜の周囲に前記半導体薄膜と略同一平面を形成するように基板上に絶縁膜を形成したのちこの絶縁膜上および前記半導体薄膜上にゲート絶縁膜を形成することである。
【発明の効果】
【００１９】
本発明の方法によれば、トランジスタ特性の揃った薄膜半導体装置や薄膜トランジスタを得ることができる。また、高電圧が印加されても素子破壊が起こりにくく、結晶化半導体薄膜の側壁に形成される寄生トランジスタの影響を排除することができる薄膜半導体装置や薄膜トランジスタを得ることができる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明を、液晶表示装置を駆動する薄膜トランジスタの製造方法に適用した実施形態を、図１乃至図４を参照して説明する。図１は、薄膜トランジスタの製造工程において、ガラス基板上に結晶化半導体薄膜を製造するまでの工程を工程順に説明するための断面図である。図２は、結晶化半導体薄膜にトップゲート型トランジスタ構造のゲート電極を形成するまでの工程を工程順に説明するための断面図である。図３は、ゲート電極をパターニングして薄膜トランジスタを製造するまでの工程を工程順に説明するための断面図である。図４は、図３（d）薄膜トランジスタの構造を説明するための図である。
【００２１】
図１（ａ）に示すように、基板１は、絶縁体例えばガラス板からなる。次に、非単結晶半導体薄膜２の成膜工程を実行する。基板１上に薄膜トランジスタを形成するための非単結晶半導体薄膜２を例えばプラズマＣＶＤ法やスパッタ法により形成する。非単結晶半導体薄膜２は、基板１上に例えば非晶質シリコンもしくは多結晶シリコンからなる半導体薄膜２を膜厚３０ｎｍ〜３００ｎｍ例えば約２００ｎｍに形成した膜である。非単結晶半導体薄膜２は、Ｓｉの他Ｇｅ，ＳｉＧｅなどの薄膜である。
【００２２】
次に、結晶化用保護膜３の成膜工程を実行する。半導体薄膜２上に結晶化工程時に図１（ｂ）に示すように結晶化工程時にキャップ膜として利用される保護膜３例えば酸化シリコン膜を膜厚５０nm〜４００nm例えば３００nmに成膜例えばプラズマＣＶＤ法により形成する。キャップ膜は、絶縁膜からなり蓄熱作用を有し、レーザ光を照射して結晶化する際、非単結晶半導体薄膜２の降温速度を緩和する膜で、例えば酸化シリコン膜である。
【００２３】
次に、図１（c）に示すように、非単結晶半導体薄膜２の結晶化工程を行う。この結晶化工程は、位相変調エキシマレーザ結晶化法を用いて，保護膜３の表面に逆ピーク状の光強度分布Ｒを有するエキシマパルスレーザ光４を照射する。上記パルスレーザ光４によるレーザ照射によって、非単結晶半導体薄膜２の照射された領域は、溶融する。この溶融領域は、パルスレーザ光４の遮断期間に降温し、凝固位置が横方向に移動し、結晶成長する。この結果、非単結晶半導体薄膜２は結晶化された結晶化半導体薄膜５に変換される。パルスレーザ光４の照射は１回でもよいが、複数回行ってもよく、また、パルスレーザ光４の照射とフラッシュランプ光の照射を組合せもよい。
【００２４】
次に、図１（ｄ）に示すように、パターニング工程を実行する。結晶化工程が終了した保護膜３と結晶化された結晶化半導体薄膜５を所定の孤立パターンPにフォトリソグラフィ技術を用いてエッチングする。所定の孤立パターンPは、例えば一つのトランジスタを構成するために予め定められたパターンで、ソース領域と、チャネル領域と、ドレイン領域とが形成されるパターンである。
【００２５】
次に、図２（ａ）〜（ｃ）に示すように、平坦化工程を実行する。平坦化工程は、例えば絶縁膜成膜工程である。この絶縁膜成膜工程は、孤立パターンPにエッチングされた保護膜３と結晶化半導体薄膜５を含む基板１上に、絶縁膜例えばベンゾシクロブテン環を有する樹脂層１０を成膜例えば塗布し加熱硬化する。ベンゾシクロブテン環を有する樹脂は、平坦化性に優れていると共に光学特性も優れているために液晶表示装置に適用可能である。もちろん、ベンゾシクロブテン環を有する樹脂を塗布する前にシランカップリング剤を含む密着増強剤処理を行うことが望ましい。
【００２６】
次に、図２（ｂ）に示すように、結晶化半導体薄膜５と同一平面を形成するように絶縁膜の除去工程を実行する。例えば、フッ素を含むガス(例えば、ＣＦ４、ＳＦ６、ＮＦ３等のガス)と酸素（０２）ガスを用いたガスにより選択エッチングする。プラズマエッチング処理は、ガス比で例えば、０２：ＣＦ４＝９：１〜８：１を行うことにより、少なくとも保護膜３上の樹脂層１０を除去する。この時、プラズマエッチング条件としては、塗布型樹脂層１０のエッチング速度の方が保護膜３のエッチング速度よりも速くなる条件で行うことが望ましい。もちろん、保護膜３と樹脂層１０のエッチング選択比を考慮して、保護膜３上の樹脂層１０をエッチング除去した後に、保護膜３上以外の樹脂層１０をエッチングして樹脂層１０の膜厚が結晶化半導体薄膜５とほぼ等しくなるようにすることが望ましい。この結果、結晶化半導体薄膜５と樹脂層１０とが略同一平面状態となり、保護膜３が突起した状態になる。
【００２７】
次に、図２（ｃ）に示すように、突起した保護膜３のみをエッチング除去する。このエッチング工程は例えばフッ酸を含むエッチング法を用いて保護膜３のみをエッチング除去して結晶化半導体薄膜５を露出させる。この結果、結晶化半導体薄膜５と同一平面を形成するように樹脂層１０の除去工程が終了する。次に、図２（ｄ）に示すように、ゲート絶縁膜１１の成膜工程を実行する。即ち、結晶化半導体薄膜５と樹脂層１０により形成される同一平面上に例えばＣＶＤ法を用いてゲート絶縁層１１例えば酸化シリコン膜を膜厚例えば約３０ｎｍに、平面状に形成する。
【００２８】
次に、ゲート電極の形成工程を実行する。図２（e）に示すように、ゲート絶縁膜１１上にゲート電極用材料例えばＭｏＷからなるゲート電極層１２を形成する。このゲート電極層１２は、ゲート電極パターニング工程によりフォトリソグラフィ技術を用いて図３（ａ）に示すように、ゲート絶縁膜１１上の予め定められた位置にパターニングされたゲート電極１３を形成する。
【００２９】
このゲート電極１３のパターンは、例えば図４（ａ）に製造された薄膜トランジスタの平面図で示めされているようにソース領域、チャネル領域およびドレイン領域を結ぶ直線方向に対して直交する方向に長い形状である。このゲート電極１３は、チャネル領域の端部を越えた位置まで延長して形成される。図３（ａ）は、図４（ａ）のB-B'断面図であり、図３（b）は、図４（ａ）のA-A'断面図である。この図３（b）の断面図から明らかなように、ゲート電極１３およびゲート絶縁膜１１は、結晶化半導体薄膜５の側端縁５aの側壁面５ｂに沿って形成されず、半導体薄膜５と同一平面に形成された樹脂層１０上に形成される。
【００３０】
結晶化半導体薄膜５と同一平面に形成された樹脂層１０上にゲート電極１３およびゲート絶縁膜１１が形成されることは、ゲート電極１３およびゲート絶縁膜１１が均一な厚さに形成される。ゲート絶縁膜１１が均一な厚さに形成されることは、結晶化半導体薄膜５の側端縁５aでの絶縁を確保でき、電界集中もなく、トランジスタ特性の劣化もない、特性の揃った薄膜トランジスタを製造することができる。
【００３１】
次に、ソース領域、ドレイン領域の製造工程を実行する。図３（a）に示すように、ゲート電極１３をマスクとしてソース・ドレイン領域を形成するための不純物イオン４を結晶化半導体薄膜５に高濃度にイオン注入する。不純物イオン４は、Ｎチャネルトランジスタの場合には例えばリンを、Ｐチャネルトランジスタの場合には例えばホウ素をイオン注入する。その後、窒素雰囲気でアニール処理（例えば、６００℃で１時間）を行い、不純物を活性化して図３（ｃ）に示すように結晶化半導体薄膜５にソース領域１４、ドレイン領域１５を形成する。この結果、ソース領域１４およびドレイン領域１５間には、キャリアが移動するチャネル領域１６が形成される。
【００３２】
次に、図３（ｄ）に示すように、ゲート絶縁層１１及びゲート電極１３上に層間絶縁層１７を形成する。次に、図３（e）に示すように、この層間絶縁層１７にソース電極１８及びドレイン電極１９と夫々ソース・ドレイン領域１４、１５との接続のためのコンタクトホール２０及び２１を形成する。
【００３３】
次に、図３（ｆ）に示すように、ゲート電極 (図４（ｂ）参照)、ソース、及びドレイン電極１３、１４、１５となる材料例えば金属２３をコンタクトホール２０及び２１内に充填すると共に層間絶縁層１７上にも成膜する。層間絶縁層１７上に成膜された金属層は、フォトリソグラフィ技術を用いて予め定められた所定のパターンにエッチングすることでソース電極２４及びドレイン電極２５を形成して薄膜トランジスタ２６を製造する。
【００３４】
この薄膜トランジスタ２６の平面図は、図４（a）に示す。図４（a）には、ソース電極１４及びドレイン電極１５間には、チャネル領域１６が設けられている。このチャネル領域１６と直交する方向には、ゲート電極１３がゲート絶縁膜１１（図示せず）を介して設けられている。ゲート電極１３は、チャネル領域１６の側端部５aを越えて設けられている。
【００３５】
ゲート絶縁膜１１とゲート電極１３が結晶化半導体薄膜５の側端縁５aから側壁面５bを沿うことなく結晶化半導体薄膜５と樹脂層１０により形成された同一平面上に設けられている状態が図４（ｂ）に示されている。図４（ｂ）は、図４（a）のＡ−Ａ’断面図である。図４（a）のＢ−Ｂ’断面図が図４（ｃ）に示されている。図４（ｂ）（ｃ）には、結晶化半導体薄膜５と樹脂層１０により形成された同一平面上にゲート絶縁膜１１とゲート電極１３が平面状に設けられている状態が示されている。
【００３６】
図４から分かるように本実施の形態の方法で形成された薄膜トランジスタ２６のゲート電極１３は結晶化半導体領域５の垂直方向の側壁面５ｂに沿っては形成されない。従って，本実施の形態の方法によって形成された半導体装置は、ゲート絶縁層１１を介してゲート電極１３と対向する結晶化半導体薄膜５の上面部のみで動作するようにすることができる。即ち、特性のバラツキのない半導体装置の薄膜トランジスタ２６を得ることができる。
【００３７】
薄膜トランジスタ２６は、図４に示すように基板１例えばガラス上に島状に設けられた少なくともソース領域１４とチャネル領域１６およびドレイン領域１５からなる多結晶もしくは結晶化された上記半導体薄膜５と、この半導体薄膜５と同一平面を形成するように基板１上に設けられた樹脂層１０と、この樹脂層１０上および上記半導体薄膜５上に設けられたゲート絶縁膜１１と、このゲート絶縁膜１１上に設けられたゲート電極１３とからなる。樹脂層１０は、平坦化剤を用いることができる。
【００３８】
こうして製造された薄膜トランジスタ２６は、液晶表示装置（ディスプレイ）やＥＬ（エレクトロルミネッセンス）ディスプレイなどの各画素回路、駆動回路や、メモリ（ＳＲＡＭやＤＲＡＭ）やＣＰＵなどの集積回路などに適用可能である。
【００３９】
次に、上記に大粒径の結晶化領域を形成する方法を説明する。図５は、結晶化装置の構成を概略的に示す図である。また、図６は、図５の被結晶化処理基板の内部構成を概略的に示す図である。
【００４０】
結晶化装置３５は、非単結晶半導体薄膜２の照射部を溶融するエネルギー光を出射するレーザ光源３６と、このレーザ光源３６からのレーザビームの光強度を均一化するホモジナイザ３７と、このホモジナイザ３７からの出射光を位相変調して逆ピーク状の光強度最小分布のレーザビームを出射する位相変調素子例えば位相シフタ３８と、この位相シフタ３８からの逆ピーク状の光強度分布の光ビームを、上記非単結晶半導体薄膜２を有する被結晶化処理基板３９に結像させる結像光学系４０とからなる。
【００４１】
レーザ光源３６は、紫外域の波長で例えば３０８ｎｍの波長を有するパルス光を出射するＸｅＣｌエキシマレーザ光源である。逆ピーク状の光強度最小分布の光ビームは、連続する略三角形状の光強度分布を有し、最小光強度が溶融温度以上のエネルギー光を出射する。結晶化用レーザ光源３６は、上記の他、波長２４８ｎｍのＫｒＦエキシマレーザ、波長１９３ｎｍのＡｒＦレーザなどのエキシマレーザが最適である。
【００４２】
ホモジナイザ３７は、入射レーザ光の均一化装置である。ホモジナイザ３７は、入射したレーザビームを水平方向に広げ線状（例えば、線長さ２００ｍｍ）のレーザビームにし、さらに強度分布を均一にする装置である。たとえば、複数のＸ方向シリンドリカルレンズをＹ方向に並べ、Ｙ方向に並んだ複数の光束を形成し、他のＸ方向シリンドリカルレンズで各光束を再分布させ、同様複数のＹ方向シリンドリカルレンズをＸ方向に並べ、Ｘ方向に並んだ複数の光束を形成し、他のＹ方向シリンドリカルレンズで各光束を再分布させる。
【００４３】
位相シフタ３８は、例えば石英基材に段差をつけ、段差の境界でレーザ光の回折と干渉
を起こさせ、レーザ光強度に周期的な空間分布を付与するものである。位相シフタ３８は、例えば段差部ｘ＝０を境界として左右で１８０度の位相差を付けた場合である。一般にレーザ光の波長をλとすると、屈折率ｎの透明媒質を透明基材上に形成して１８０度の位相差を付けるには、透明媒質の膜厚ｔは、ｔ＝λ／２（ｎ−１）で与えられる。石英基材の屈折率を１．４６とすると、ＸｅＣ１エキシマレーザ光の波長が３０８ｎｍであるから、１８０度の位相差を付けるためには３３４．８ｎｍの段差をエッチング等の方法でつければよい。またＳｉＮｘ膜を透明媒質としてＰＥＣＶＤ、ＬＰＣＶＤ等で成膜する場合は、ＳｉＮｘ膜の屈折率を２．０とすると、ＳｉＮｘ膜を石英基材上に１５４ｎｍ成膜し、エッチングして段差を付ければ良い。１８０度の位相をつけた位相シフトマスクを通過したレーザ光の強度は、周期的強弱のパターンを示す。
【００４４】
この実施形態では、段差そのものを繰り返し周期的に形成したマスクが周期的位相シフ
タである。位相シフトパターンの幅とパターン間距離はともに例えば３μｍである。位相
差は必ずしも１８０度である必要はなく、レーザ光に強弱を実現できる位相差であればよい。レーザ光は波長３０８ｎｍのＸｅＣｌエキシマレーザ光で、１ショットのパルス継続時間は２０〜２００ｎｓである。上記条件で位相シフトマスクを、レーザ光源とガラス基板上の非晶質シリコンからなる半導体薄膜との間に挿入し、パルスレーザ光を照射すると、周期的位相シフトマスクを通過したレーザ光は段差部で回折と干渉を起こし、周期的に逆ピークパターン状の強弱の光強度分布を生成する。
【００４５】
この逆ピークパターン状の強弱の光強度分布は、最小光強度から最大光強度で非晶質シ
リコン膜を溶融させる強度のレーザ光強度を出力することが望ましい。ステージを移動させ、レーザ光のショットを繰り返することにより被結晶化処理基板３９の広い範囲の結晶化を行うことができる。
【００４６】
結像光学系４０は、位相シフタ３８の像を等倍又は縮小例えば１／５に縮小して被結晶化処理基板３９に結像させる光学レンズである。結像光学系４０は、位相シフタ３８と被結晶化処理基板３９とを光学的に共役に配置している。換言すれば、被結晶化処理基板３９は、位相シフタ３８と光学的に共役な面（結像光学系の像面）に設定されている。
【００４７】
被結晶化処理基板３９は、たとえば図６に示すように非単結晶シリコン膜の表裏面に絶縁膜で被覆した構造の被処理基板である。即ち、被結晶化処理基板３９は、液晶ディスプレイ用板ガラス基板４１の上に化学気相成長法（ＣＶＤ）により設けられた下地絶縁膜４２と、この下地絶縁膜４２上にＣＶＤ法により設けられた非単結晶半導体薄膜例えば非単結晶シリコン膜４３と、この非単結晶シリコン膜４３上にＣＶＤ法により設けられた保護膜４４とからなる。
【００４８】
下地絶縁膜４２は、上記ガラス基板４１からＮａなどの不純物が非単結晶半導体薄膜である非単結晶シリコン膜４３に浸透するのを防止する機能と、溶融温度が直接ガラス基板４１に伝熱されるのを防止する機能と、非単結晶シリコン膜４３のレーザ光により照射された領域が高温度になったときに上昇した温度を蓄熱する機能とを有する膜である。下地絶縁膜４２は、例えば酸化シリコン（SiO2）膜であり、膜厚は例えば２００ｎｍである。下地絶縁膜４２は、図１乃至図４において省略されている。
【００４９】
保護膜４４は、非単結晶シリコン膜４３のレーザ光により照射された領域が高温度になったときに上昇した温度を蓄熱する機能とを有する膜で、絶縁体例えば酸化シリコン（SiO2）膜である。酸化シリコン（SiO2）膜の膜厚は、１００ｎｍ〜４００ｎｍが望ましい。
【００５０】
被処理基板３９は、真空チャックや静電チャックなどにより基板ステージ（図示せず）上において予め定められた所定の位置に位置決めされて仮固定される。基板ステージは、予め定められた結晶化位置に順次移動することにより、被処理基板３９を各処理位置に位置決めされる。
【００５１】
即ち、パルスレーザ光源３６から出射されたパルス状レーザビームは、光強度が予め定められた光強度に調整された後、ホモジナイザ３７に入射する。ホモジナイザ３７は、入射したレーザビームを均一化処理して位相シフタ３８に出射する。この位相シフタ３８は、入射したレーザビームを位相変調して、逆ピークパターンの光強度分布を生成する。結像光学系４０は、逆ピークパターンの光強度分布を有するレーザ光を被結晶化処理基板３９に結像させる。この結果、照射部を溶融し、レーザビームの入射が遮断されたのちの降温過程において温度勾配が形成された最小温度部から凝固が開始し、この凝固位置が、移動するに応じて横方向に結晶成長する。このようにして結晶成長された結晶化領域は、１又は複数個の機能素子を収納するのに充分な大きさである。
【００５２】
以上説明したように上記実施形態によれば、結晶化半導体薄膜上にゲート絶縁膜を成膜する前工程に、結晶化半導体薄膜と同一平面を形成する絶縁膜を半導体薄膜の周囲に形成することにより、薄膜半導体装置や、薄膜トランジスタの特性のバラツキを減少させることができる。この結果、薄膜半導体装置や、薄膜トランジスタの特性のバラツキによる歩留低下を改善させることができる。
【００５３】
結晶化半導体薄膜上にゲート絶縁膜を形成する際、結晶化半導体薄膜のパターンエッジ部において、段差が生ずることなく、平坦面が形成されているため、ゲート絶縁膜の厚さムラのない薄膜半導体装置、薄膜トランジスタを製造することができる。
ゲート絶縁膜およびゲート電極は、半導体薄膜の側壁部を被覆しないような構造に形成できるため製造された素子間の特性が揃った、バラツキが少ないトランジスタを量産できる。この薄膜半導体装置などによれば、半導体薄膜と絶縁膜からなる均一な平面上に凹凸のない平面状ゲート絶縁膜およびゲート電極が形成されるので良好なトランジスタ特性の薄膜半導体装置および薄膜トランジスタを得ることができる。
【００５４】
さらに、融点温度が比較的低温であるガラス基板の上に表示制御するための薄膜半導体装置や薄膜トランジスタのゲート絶縁膜厚が変化することのない液晶表示装置や有機ＥＬ表示装置を製造することができる。
さらに、高温プロセスを採用することなく、結晶化半導体薄膜のパターンエッジ部でゲート絶縁膜厚が変化することがなく耐圧性に優れた薄膜半導体装置、薄膜トランジスタを製造することができる。この結果、色むらなどの画質劣化も生じない。
【００５５】
さらに、従来形薄膜トランジスタで問題となっている結晶化半導体薄膜５の側壁に生じる寄生トランジスタの影響も低減できる。
【００５６】
上記実施形態では、結晶化工程時に、非単結晶半導体薄膜２の上にキャップ膜として保護膜３を形成した場合で説明したが、保護膜３を用いずに結晶化工程を行い、パターニング工程を実行し、その後に樹脂層１０で平坦化工程を行い、そして、結晶化半導体薄膜上の樹脂層１０を除去するまで全体的にエッチングし、ゲート絶縁膜１１を成膜するようにしてもよい。
【図面の簡単な説明】
【００５７】
【図１】本発明の薄膜トランジスタの製造工程において、ガラス基板上に結晶化半導体薄膜を製造するまでの工程を工程順に説明するための断面図である。
【図２】図１の工程で得られた結晶化半導体薄膜にトランジスタ構造のゲート電極を形成するまでの工程を工程順に説明するための断面図である。
【図３】図２の工程で得られたゲート電極をパターニングして薄膜トランジスタを製造するまでの工程を工程順に説明するための断面図である。
【図４】図３（d）の薄膜トランジスタの構造を説明するための図である。
【図５】図１の結晶化工程を具体的に説明するための結晶化装置の構成図である。
【図６】図１の被処理基板の実施例を説明するための断面図である。
【図７】従来の薄膜トランジスタの構成を説明するための図である。
【符号の説明】
【００５８】
１：基板、
２：非単結晶半導体薄膜、
３,４４：保護膜、
４：不純物イオン、
５：結晶化半導体薄膜、
１０：樹脂層、
１１：ゲート絶縁膜、
１３：ゲート電極、
１４：ソース領域、
１５：ドレイン領域、
１６：チャネル領域、
１７：層間絶縁膜、
２３：金属、
２４：ソース電極、
２５：ドレイン電極、
３５：結晶化装置
３６：レーザ光源
３７：ホモジナイザ
３８：位相シフタ
３９：被結晶化処理基板
４０：結像光学系
４１：ガラス基板
４２：下地絶縁膜
４３：非単結晶シリコン膜
【図１】
2006024753.tif 000003
【図２】
2006024753.tif 000004
【図３】
2006024753.tif 000005
【図４】
2006024753.tif 000006
【図５】
2006024753.tif 000007
【図６】
2006024753.tif 000008
【図７】
2006024753.tif 000009