(57)【要約】【課題】  簡単な回路構成で、駆動トランジスタに負電圧を印加可能にする。【解決手段】  電気光学装置１は走査線１０１とデータ線１０３との交差に対応して各々設けられた複数の画素回路４００を備えている。画素回路４００の各々は、ＯＬＥＤ素子４３０と、アモルファスシリコントランジスタからなる駆動トランジスタ４１０と、一端が駆動トランジスタ４１０のゲート電極に接続される容量素子４２０と、駆動トランジスタ４１０のゲート電極とソース電極との間に介挿されるトランジスタ４１１と、容量素子４２０の他端とデータ線１０３との間に介挿されるトランジスタ４１２を備え、容量素子４２０の両端に電位差が生じた状態で、トランジスタ４１１をオフして容量素子４２０の一端をフローティングにした状態で、トランジスタ４１２を介して容量素子４２０の他端に印加する電圧を降下させる。【選択図】      図２
2006293217.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極により挟まれた誘電層と、を含む容量素子と、
ゲート電極に前記第１の電極が接続され、第１の端子が少なくとも一つ第２の端子に被駆動素子が接続されるトランジスタと、
前記トランジスタのゲート電極と前記第２の端子との電気的接続を制御する第１のスイッチング素子と、
前記第２の電極に接続された第２のスイッチング素子と、を備え、
第１のスイッチング素子がオン状態となることにより前記第１の電極の電位が前記第１の電位が前記トランジスタのしきい値電圧だけ高い所定電位に設定された後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に第１の動作信号が供給され、前記第１の電極の電位が第１の電位に設定され、
前記第１の電極の電位が前記第１の電位に設定される第１の期間の終了後、前記第１のスイッチング素子がオン状態となることにより前記第１の電極の電位が前記所定電位に設定されかつオン状態に設定された前記第２のスイッチング素子を介して第２の動作信号が前記第２の電極に供給される第２の期間が設けられ、
前記第２の期間の終了後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に供給された第３の動作信号により、前記第１の電極の電位は第２の電位に設定され、
前記第１の電位と前記第２の電位とは、前記所定電位を基準電位とした場合に互いに反対符号の電位であること、
を特徴とする単位回路。
【請求項２】
第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極により挟まれた誘電層と、を含む容量素子と、
ゲート電極に前記第１の電極が接続され、第１の端子に低電位又は高電位が供給され、第２の端子に被駆動素子が接続されるトランジスタと、
前記トランジスタのゲート電極と前記第２の端子との電気的接続を制御する第１のスイッチング素子と、
前記第２の電極に接続された第２のスイッチング素子と、を備え、
前記第１の端子に前記低電位が供給されている状態で第１のスイッチング素子がオン状態となることにより前記第１の電極の電位が前記低電位よりも前記トランジスタのしきい値電圧だけ高い所定電位に設定された後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に第１の動作信号が供給され、前記第１の電極の電位が第１の電位に設定され、
前記第１の電極の電位が前記第１の電位に設定される第１の期間の終了後、前記第１のスイッチング素子がオン状態となることにより前記第１の電極の電位が前記所定電位に設定されかつオン状態に設定された前記第２のスイッチング素子を介して第２の動作信号が前記第２の電極に供給される第２の期間が設けられ、
前記第２の期間の終了後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に供給された第３の動作信号により、前記第１の電極の電位は第２の電位に設定され、
前記第１の電位と前記第２の電位とは、前記所定電位を基準電位とした場合に互いに反対符号の電位であること、
を特徴とする単位回路。
【請求項３】
請求項２に記載の単位回路において、
前記第１の電位は、前記所定電位よりも高電位であり、
前記第２の電位は、前記所定電位よりも低電位であること、
を特徴とする単位回路。
【請求項４】
請求項１乃至３のうちいずれか１項に記載の単位回路において、
前記第１の動作信号と前記第２の動作信号とは同一の電位を有していること、
を特徴とする単位回路。
【請求項５】
第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極により挟まれた誘電層と、を含む容量素子と、ゲート電極に前記第１の電極が接続され、第１の端子に低電位又は高電位が供給され、第２の端子に被駆動素子が接続されるトランジスタと、前記トランジスタのゲート電極と前記第２の端子との電気的接続を制御する第１のスイッチング素子と、前記第２の電極に接続された第２のスイッチング素子と、を備えた単位回路の制御方法であって、
前記第１のスイッチング素子をオン状態とし前記第１の端子の電位を低電位にすることにより、前記第１の電極の電位を前記低電位から前記トランジスタのしきい値電圧だけ高い所定電位に設定した後、
前記第１のスイッチング素子をオフ状態とすることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に供給された第１の動作信号により、前記第１の電極の電位を第１の電位に設定し、
前記第１の電極の電位が前記第１の電位に設定される期間の終了後、前記第１のスイッチング素子をオン状態として、前記第１の電極の電位を前記所定電位に設定した状態で、オン状態に設定された前記第２のスイッチング素子を介して第２の動作信号を前記第２の電極に供給し、
前記第１のスイッチング素子をオフ状態とすることにより前記第１の電極を前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に第３の動作信号を供給することにより前記第１の電極の電位を第２の電位に設定し、
前記第１の電位と前記第２の電位とを、前記所定電位を基準電位とした場合に互いに反対符号の電位に設定すること、
を特徴とする単位回路の制御方法。
【請求項６】
複数の第１の信号線と、
複数の第２の信号線と、
低電位又は高電位が供給される複数の電源線と、
複数の単位回路と、を備え、
前記複数の単位回路の各々は、
ゲート電極に前記第１の電極が接続され、第１の端子に前記複数の電源線のうち一つの電源線が接続され、第２の端子に被駆動素子が接続されるトランジスタと、
前記トランジスタのゲート電極と前記第２の端子との電気的接続を制御する第１のスイッチング素子と、
前記第２の電極に接続された第２のスイッチング素子と、を備え、
前記電源線を介して前記低電位が前記第１の端子に供給された状態で前記第１のスイッチング素子がオン状態となることにより前記トランジスタのゲート電極と前記第２の端子とが電気的に接続されて前記第１の電極の電位が前記低電位よりも前記トランジスタのしきい値電圧だけ高い所定電位に設定された後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に第１の動作信号が供給され、前記第１の電極の電位が第１の電位に設定され、
前記第１の電極の電位が前記第１の電位に設定される第１の期間の終了後、前記第１のスイッチング素子がオン状態となることにより前記第１の電極の電位が前記所定電位に設定されかつオン状態に設定された前記第２のスイッチング素子を介して第２の動作信号が前記第２の電極に供給される第２の期間が設けられ、
前記第２の期間の終了後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に供給された第３の動作信号により、前記第１の電極の電位は第２の電位に設定されること、
を特徴とする電子装置。
【請求項７】
請求項６に記載の電子装置において、
前記第１の電位と前記第２の電位とは、前記所定電位を基準電位とした場合に互いに反対符号の電位であること、
を特徴とする電子装置。
【請求項８】
複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して各々設けられた複数の画素回路とを備えた電気光学装置であって、
前記複数の走査線を駆動する走査線駆動回路と、
前記複数のデータ線にデータ信号を供給するデータ線駆動回路と、を備え、
前記複数の走査線は複数の第１制御線と複数の第２制御線とを含み、
前記複数の画素回路の各々は、
電気光学素子と、
第１の端子に高電位又は低電位が供給され、第２の端子に前記電気光学素子が接続されるトランジスタと、
前記トランジスタのゲート電極に一端が接続される容量素子と、
前記トランジスタのゲート電極と前記第２の端子の間に設けられ、前記複数の第１制御線の一つの第１制御線を介して供給される第１制御信号に基づいてオン・オフが制御され、前記第１の端子に前記低電位が供給されている状態で前記トランジスタのゲート電極と前記第２の端子を接続する第１のスイッチング素子と、
前記容量素子の他端と前記データ線の間に設けられ、前記複数の第２制御線の一つの第２制御線を介して供給される第２制御信号に基づいてオン・オフが制御され、オンの間、前記容量素子の他端に前記データ信号を供給する第２のスイッチング素子とを備える、
ことを特徴とする電気光学装置。
【請求項９】
初期化期間において、
前記走査線駆動回路は前記第１のスイッチング素子及び前記第２のスイッチング素子がオンするように前記第１制御信号及び前記第２制御信号を生成すると共に前記データ線駆動回路は前記データ信号のレベルを基準電位とし、
前記初期化期間に続く動作期間において、
前記走査線駆動回路が前記第１のスイッチング素子をオフさせ且つ前記第２のスイッチング素子をオンさせるように前記第１制御信号及び前記第２制御信号を生成すると共に、前記データ線駆動回路が前記データ信号のレベルを前記基準電位から前記電気光学素子の輝度に応じた正電圧だけ変化させた第１の動作電位とした後、前記走査線駆動回路が前記第１のスイッチング素子及び前記第２のスイッチング素子をオフさせるように前記第１制御信号及び前記第２制御信号を生成し、
前記動作期間に続くリセット期間において、
前記走査線駆動回路が前記第１のスイッチング素子及び前記第２のスイッチング素子をオンさせるように前記第１制御信号及び前記第２制御信号を生成すると共に、前記データ線駆動回路が前記データ信号のレベルを第２の動作電位とし、
前記リセット期間に続く回復期間において、
前記走査線駆動回路が前記第１のスイッチング素子をオフさせ且つ前記第２のスイッチング素子をオンさせるよう前記第１制御信号及び前記第２制御信号を生成した状態で前記データ線駆動回路が前記データ信号のレベルを前記基準電位にした後、前記走査線駆動回路が前記第２のスイッチング素子をオフさせるように前記第２制御信号を生成する、
ことを特徴とする請求項８に記載の電気光学装置。
【請求項１０】
請求項８又は９に記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機発光素子、液晶素子といった被駆動素子や電子素子を駆動するのに用いて好適な単位回路、その制御方法、電気光学装置等の電子装置、及び電子機器に関する。
【背景技術】
【０００２】
液晶素子、有機有機エレクトロルミネッセンス素子（Organic Light Emitting Diode、以下適宜「ＯＬＥＤ素子」と略称する）等の電気光学素子をアクティブ駆動するのに一般にトランジスタが使用されるが、高性能化、多階調化のためにはトランジスタを精密の制御する必要がある。
【０００３】
この種の駆動トランジスタには、従来、低温ポリシリコン（ＬＴＰＳ）トランジスタが用いられてきたが、近年では、製造コストを抑制でき、なおかつ、均一な特性を得易いことから、駆動トランジスタとして、アモルファスシリコントランジスタが注目されている。しかしながら、アモルファスシリコントランジスタは、正電圧或いは負電圧といった同一方向の電圧がゲート電極に継続して印加され続けた場合、しきい値電圧が変動することが知られており、このしきい値電圧の変動により、ＯＬＥＤ素子の明るさが変わるなどして表示品位が低下する、という問題が指摘されている。
【０００４】
これは、トランジスタにキャリアを流しつづけると、蓄積したキャリア等の影響により特性が変化するからである。この傾向は特にアモルファスシリコントランジスタを駆動トランジスタとして用いる場合に顕著であり、特性を安定化するために、駆動トランジスタのゲート電極に正電圧を印加した後に負電圧を印加する技術が提案されている。（例えば、非特許文献１参照）。
【非特許文献１】ボン-フュン  ユー（Bong-Hyun You），外４名，「アクティブ・マトリクスＯＬＥＤ素子に用いられるa-Siの閾値電圧シフトを低減するための両極性バランス駆動(Polarity-Balanced Driving toReduce VTH Shift in a-Si for Active-Matrix OLEDs)」，SIDシンポジウムダイジェスト・テクニカルペーパー（SID Symposium Digest ofTechnical Papers），（米国），ソサイアティ・フォー・インフォメーション・ディスプレイ（Society for InformationDisplay），２００４年５月，第３５巻、第１号，ｐ．２７２−２７５（Ｆｉｇｕｒｅ３（ａ）、（ｂ）参照）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の技術では、２つの駆動トランジスタが必要となり、さらに、各駆動トランジスタに対応して２つの容量素子が必要となるなど回路構成が複雑化するといった問題があった。特に、トランジスタや容量素子などの回路素子が増えると、その分、回路面積が大きくなり、これに伴って、開口率が下がるといった弊害が生じる。
また、上記の技術では、駆動トランジスタのゲート電極に印加するための負電圧を、正電圧と別途に供給する構成であるため、回路構成が複雑化するだけでなく、電圧値のダイナミックレンジが広くなるために、回路に対する負担や消費電力が増大してしまうという弊害がある。くわえて、ＯＬＥＤ素子を流れる電流は駆動トランジスタのしきい値電圧の影響を受けるといった問題があった。
【０００６】
本発明の目的の一つは、上述した事情を踏まえて、トランジスタを被駆動素子の駆動トランジスタに用いた場合に、簡単な回路構成で、トランジスタに流れる電流からしきい値電圧の影響を排除しつつ、トランジスタに負電圧を印加することのできる単位回路、その制御方法、電子装置、電気光学装置、及び電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る単位回路は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極により挟まれた誘電層と、を含む容量素子と、ゲート電極に前記第１の電極が接続され、第１の端子が少なくとも一つ第２の端子に被駆動素子が接続されるトランジスタと、前記トランジスタのゲート電極と前記第２の端子との電気的接続を制御する第１のスイッチング素子と、前記第２の電極に接続された第２のスイッチング素子と、を備え、第１のスイッチング素子がオン状態となることにより前記第１の電極の電位が前記第１の電位が前記トランジスタのしきい値電圧だけ高い所定電位に設定された後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に第１の動作信号が供給され、前記第１の電極の電位が第１の電位に設定され、前記第１の電極の電位が前記第１の電位に設定される第１の期間の終了後、前記第１のスイッチング素子がオン状態となることにより前記第１の電極の電位が前記所定電位に設定されかつオン状態に設定された前記第２のスイッチング素子を介して第２の動作信号が前記第２の電極に供給される第２の期間が設けられ、前記第２の期間の終了後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に供給された第３の動作信号により、前記第１の電極の電位は第２の電位に設定され、前記第１の電位と前記第２の電位とは、前記所定電位を基準電位とした場合に互いに反対符号の電位であること、を特徴とする。
【０００８】
また、本発明に係る他の単位回路は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極により挟まれた誘電層と、を含む容量素子と、ゲート電極に前記第１の電極が接続され、第１の端子に低電位又は高電位が供給され、第２の端子に被駆動素子が接続されるトランジスタと、前記トランジスタのゲート電極と前記第２の端子との電気的接続を制御する第１のスイッチング素子と、前記第２の電極に接続された第２のスイッチング素子とを備え、前記第１の端子に前記低電位が供給されている状態で第１のスイッチング素子がオン状態となることにより前記第１の電極の電位が前記低電位よりも前記トランジスタのしきい値電圧だけ高い所定電位に設定された後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に第１の動作信号が供給され、前記第１の電極の電位が第１の電位に設定され、前記第１の電極の電位が前記第１の電位に設定される第１の期間の終了後、前記第１のスイッチング素子がオン状態となることにより前記第１の電極の電位が前記所定電位に設定されかつオン状態に設定された前記第２のスイッチング素子を介して第２の動作信号が前記第２の電極に供給される第２の期間が設けられ、前記第２の期間の終了後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に供給された第３の動作信号により、前記第１の電極の電位は第２の電位に設定され、前記第１の電位と前記第２の電位とは、前記所定電位を基準電位とした場合に互いに反対符号の電位であることを特徴とする。
【０００９】
これらの発明によれば、第１の期間において、トランジスタのゲート電極の電位がしきい値電圧を考慮した所定電位に設定され、その後、容量結合を利用してゲート電極の電位を第１の電位に設定している。トランジスタに流れる電流をＩds、ゲート・ソース間の電圧をＶgs、しきい値電圧をＶthとすれば、Ｉds＝１／２β（Ｖgs−Ｖth）２となる。但し、βは定数。従って、第２のスイッチング素子をオンした状態で第２の電極に供給する電位を変化させることによって、しきい値電圧Ｖgsをキャンセルすることが可能となる。
【００１０】
また、第２の期間において、第１のスイッチング素子と第２のスイッチング素子が同時にオン状態になるので、容量素子の第１の電極と接続されるトランジスタのゲート電極は所定電位となる一方、容量素子の第２の電極には第２の動作信号が供給される。この結果、容量素子の両端に電位差が生じる。そして、第２の期間が終了した後、第１のスイッチング素子がオフ状態になるとトランジスタのゲート電極はフローティング状態となり、この状態の下、第２のスイッチング素子を介して容量素子の第２電極に第３の動作信号が供給される。すると、容量素子は電位差を保ったまま第１の電極の電位が変化する。ここで、第１の電極の電位は、所定電位を基準電位とした場合に第１の電位と反対符号の第２の電位に設定される。このように、本発明によれば、２つのスイッチング素子と１つの容量素子といった簡単な回路構成で、トランジスタのゲート電極に極性の異なる第１の電位と第２の電位を印加することができる。ここで、外部から第２のスイッチング素子に供給する第１乃至第３の動作信号は所定電位を基準として正電位又は負電位の一方であれば、トランジスタのゲート電極に正電位及び負電位を印加することができるので、動作信号のダイナミックレンジを小さくすることができる。この結果、回路負担を軽減することが可能となる。くわえて、トランジスタのゲート電極には正電位及び負電位が印加されるので、トランジスタにキャリアを流しつづけることによって蓄積したキャリア等の影響によるしきい値電圧の変化を抑制することができる。特に、アモルファスシリコントランジスタは一方向にキャリアを流すことによるしきい値電圧の変動が大きいので、アモルファスシリコントランジスタを採用する場合に効果が大きい。なお、第１の期間と第２の期間は必ずしも連続している必要はなく、それらの間にマージンを設けてもよいことは勿論である。
【００１１】
この単位回路において、前記第１の電位は、前記所定電位よりも高電位であり、前記第２の電位は、前記所定電位よりも低電位であることが好ましい。また、上述した単位回路において、前記第１の動作信号と前記第２の動作信号の電位は、異なる電位であってもよいが、同一の電位を有していることが好ましい。この場合には、所定電位と第１の電位との電位差と、所定電位と第２の電位の電位差との大きさを等しくすることができる。
【００１２】
次に、本発明に係る単位回路の制御方法は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極により挟まれた誘電層と、を含む容量素子と、ゲート電極に前記第１の電極が接続され、第１の端子に低電位又は高電位が供給され、第２の端子に被駆動素子が接続されるトランジスタと、前記トランジスタのゲート電極と前記第２の端子との電気的接続を制御する第１のスイッチング素子と、前記第２の電極に接続された第２のスイッチング素子と、を備えた単位回路の制御の方法であって、前記第１のスイッチング素子をオン状態とし前記第１の端子の電位を低電位にすることにより、前記第１の電極の電位を前記低電位から前記トランジスタのしきい値電圧だけ高い所定電位に設定した後、前記第１のスイッチング素子をオフ状態とすることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に供給された第１の動作信号により、前記第１の電極の電位を第１の電位に設定し、前記第１の電極の電位が前記第１の電位に設定される期間の終了後、前記第１のスイッチング素子をオン状態として、前記第１の電極の電位を前記所定電位に設定した状態で、オン状態に設定された前記第２のスイッチング素子を介して第２の動作信号を前記第２の電極に供給し、前記第１のスイッチング素子をオフ状態とすることにより前記第１の電極を前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に第３の動作信号を供給することにより前記第１の電極の電位を第２の電位に設定し、前記第１の電位と前記第２の電位とを、前記所定電位を基準電位とした場合に互いに反対符号の電位に設定すること、を特徴とする。
【００１３】
本発明によれば、２つのスイッチング素子と１つの容量素子といった簡単な単位回路の構成において、トランジスタのゲート電極に極性の異なる第１の電位と第２の電位を印加することができる。この場合、トランジスタのゲート電極には容量結合によって第１乃至第３の動作信号を供給するので、それらのダイナミックレンジを小さくすることができる。この結果、回路負担を軽減することが可能となる。加えて、トランジスタの特性変化を抑制することができる。特に、アモルファスシリコントランジスタは一方向にキャリアを流すことによるしきい値電圧の変動が大きいので、アモルファスシリコントランジスタを採用する場合に効果が大きい。
【００１４】
次に、本発明に係る電子装置においては、複数の第１の信号線と、複数の第２の信号線と、低電位又は高電位が供給される複数の電源線と、複数の単位回路と、を備え、前記複数の単位回路の各々は、ゲート電極に前記第１の電極が接続され、第１の端子に前記複数の電源線のうち一つの電源線が接続され、前記第２の端子に被駆動素子が接続されるトランジスタと、前記トランジスタのゲート電極と前記第２の端子との電気的接続を制御する第１のスイッチング素子と、前記第２の電極に接続された第２のスイッチング素子と、を備え、前記電源線を介して前記低電位が前記第１の端子に供給された状態で前記第１のスイッチング素子がオン状態となることにより前記トランジスタのゲート電極と前記第２の端子とが電気的に接続されて前記第１の電極の電位が前記低電位よりも前記トランジスタのしきい値電圧だけ高い所定電位に設定された後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に第１の動作信号が供給され、前記第１の電極の電位が第１の電位に設定され、前記第１の電極の電位が前記第１の電位に設定される第１の期間の終了後、前記第１のスイッチング素子がオン状態となることにより前記第１の電極の電位が前記所定電位に設定されかつオン状態に設定された前記第２のスイッチング素子を介して第２の動作信号が前記第２の電極に供給される第２の期間が設けられ、前記第２の期間の終了後、前記第１のスイッチング素子がオフ状態となることにより前記第１の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第２のスイッチング素子を介して前記第２の電極に供給された第３の動作信号により、前記第１の電極の電位は第２の電位に設定されることを特徴とする。
【００１５】
この電子装置によれば、トランジスタのゲート電極に第１の電位と第２の電位といった異なる電位を印加することができる。ここで、前記一つの電源線は所定電位に設定され、前記第１の電位と前記第２の電位とは、前記所定電位を基準電位とした場合に互いに反対符号の電位であることが好ましい。この場合には、反対符号の電位をトランジスタのゲート電極に印加することができるので、トランジスタの特性変化を抑制することが可能となる。
【００１６】
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して各々設けられた複数の画素回路とを備えた電気光学装置であって、前記複数の走査線を駆動する走査線駆動回路と、前記複数のデータ線にデータ信号を供給するデータ線駆動回路と、を備え、前記複数の走査線は複数の第１制御線と複数の第２制御線とを含み、前記複数の画素回路の各々は、電気光学素子と、第１の端子に高電位又は低電位が供給され、第２の端子に前記電気光学素子が接続されるトランジスタと、前記トランジスタのゲート電極に一端が接続される容量素子と、前記トランジスタのゲート電極と前記第２の端子の間に設けられ、前記複数の第１制御線の一つの第１制御線を介して供給される第１制御信号に基づいてオン・オフが制御され、前記第１の端子に前記低電位が供給されている状態で前記トランジスタのゲート電極と前記第２の端子を接続する第１のスイッチング素子と、前記容量素子の他端と前記データ線の間に設けられ、前記複数の第２制御線の一つの第２制御線を介して供給される第２制御信号に基づいてオン・オフが制御され、オンの間、前記容量素子の他端に前記データ信号を供給する第２のスイッチング素子とを備える、ことを特徴とする。
【００１７】
この発明によれば、２つのスイッチング素子と１つの容量素子といった簡単な画素回路の構成において、第１及び第２のスイッチング素子のオン・オフを適宜制御することによって、トランジスタのゲート電極に極性の異なる電位を印加することができる。しかも、容量結合を用いてゲート電極の電位を制御するので、ダイナミックレンジを小さくすることができる。この結果、回路負担を軽減することが可能となる。加えて、トランジスタの特性変化を抑制することができる。特に、アモルファスシリコントランジスタは一方向にキャリアを流すことによるしきい値電圧の変動が大きいので、アモルファスシリコントランジスタを採用する場合に効果が大きい。
【００１８】
より具体的には、初期化期間において、前記走査線駆動回路は前記第１のスイッチング素子及び前記第２のスイッチング素子がオンするように前記第１制御信号及び前記第２制御信号を生成すると共に前記データ線駆動回路は前記データ信号のレベルを基準電位とし、前記初期化期間に続く動作期間において、前記走査線駆動回路が前記第１のスイッチング素子をオフさせ且つ前記第２のスイッチング素子をオンさせるように前記第１制御信号及び前記第２制御信号を生成すると共に、前記データ線駆動回路が前記データ信号のレベルを前記基準電位から前記電気光学素子の輝度に応じた正電圧だけ変化させた第１の動作電位とした後、前記走査線駆動回路が前記第１のスイッチング素子及び前記第２のスイッチング素子をオフさせるように前記第１制御信号及び前記第２制御信号を生成し、前記動作期間に続くリセット期間において、前記走査線駆動回路が前記第１のスイッチング素子及び前記第２のスイッチング素子をオンさせるように前記第１制御信号及び前記第２制御信号を生成すると共に、前記データ線駆動回路が前記データ信号のレベルを第２の動作電位とし、前記リセット期間に続く回復期間において、前記走査線駆動回路が前記第１のスイッチング素子をオフさせ且つ前記第２のスイッチング素子をオンさせるよう前記第１制御信号及び前記第２制御信号を生成した状態で前記データ線駆動回路が前記データ信号のレベルを前記基準電位にした後、前記走査線駆動回路が前記第２のスイッチング素子をオフさせるように前記第２制御信号を生成する、ことが好ましい。
【００１９】
この発明によれば、初期化期間において容量素子の両端の電位が初期化される。このとき、容量素子の一端には低電位からトランジスタのしきい値電圧だけ高い所定電位が印加される。そして、動作期間においては、容量素子の一端をフローティング状態とする共に他端の電位を正電圧だけ上昇させる。すると、容量素子の一端の電位は所定電位から正電圧だけ上昇することになる。この後、第２のスイッチング素子をオフしても動作電位がトランジスタのゲート容量に保持されるため、トランジスタはオン状態を維持する。そして、リセット期間においては、トランジスタのゲート電極に所定電位が印加されるので、トランジスタがオフする。また、容量素子の両端には電位差が生じる。そして、回復期間においては、トランジスタのゲート電極をフローティング状態にして、容量素子の他端の電位を動作電位から基準電位に降下させる。これにより、容量素子の一端の電位が降下してトランジスタのゲート電極に負電圧を印加することが可能となる。なお、電気光学素子とは、電気的な作用によって光学特性を制御可能な素子の意味であって、例えば有機発光ダイオードや無機発光ダイオードなどが含まれる。
【００２０】
この発明によれば、正電圧を第２のスイッチング素子から供給するだけでトランジスタのゲート電極に負電圧を印加することができるため、画素回路に外部から負電圧を供給する必要がなく、電圧レベルのダイナミックレンジを広げる必要がない。したがって、回路設計などが容易となるとともに、消費電力が増大することがない。また、電気光学素子を駆動するトランジスタのゲート電極に負電圧を印加することができ、当該トランジスタの特性の変動が抑制されることになる。特に、アモルファスシリコントランジスタの特性の変動が抑制されるため、電気光学素子の輝度にばらつきが生じることが無く、表示品位を高品位に保つことができる。また、トランジスタに負電圧を印加するための回路構成が簡単であるため、開口率の低下を抑制することができる。
【００２１】
次に、本発明に係る電子機器は、上述した電気光学装置を備え、例えば、複数のパネルを連結した大型ディスプレイ、パーソナルコンピュータ、携帯電話機、及び携帯情報端末等が該当する。
【発明を実施するための最良の形態】
【００２２】
図１は本発明の実施形態に係る電気光学装置の概略構成を示すブロック図であり、図２は画素回路の回路図である。図１に示されるように、電気光学装置１は、表示パネルＡ、走査線駆動回路１００、データ線駆動回路２００、制御回路３００及び電源回路５００を備える。このうち、表示パネルＡには、Ｘ方向と平行にｍ本（例えばｍ＝３６０）の走査線１０１及びｍ本の制御線１０２が形成される。また、Ｘ方向と直交するＹ方向と平行にｎ本（例えばｎ＝４８０）のデータ線１０３が形成される。そして、走査線１０１とデータ線１０３との各交差に対応して画素回路４００が各々設けられている。画素回路４００はＯＬＥＤ素子４３０を含む。各画素回路４００には、電源電圧として高電位Ｖｄｄ又は低電位Ｖｓｓが電源線Ｌを介して供給され、また、すべての画素回路４００は、電源回路５００の低電位ｓｓに共通に接続されている。なお、本実施形態では、低位電位Ｖｓｓを「０ボルト」としている。
【００２３】
また、図１においては、Ｘ方向に延設されるのは走査線１０１のみであるが、本実施形態では、図２に示されるように、図２に示されるように走査線１０１として第１制御線１０１ａ及び第２制御線１０１ｂを用いる。このため、制御線１０１ａ及び１０１ｂが１組となって、１行分の画素回路４００に兼用されている。
【００２４】
走査線駆動回路１００は、第１制御線１０１ａに対し第１制御信号ＳＥＬ１を第２制御線１０１ｂに対し第２制御信号ＳＥＬ２を、行ごとにそれぞれ供給するものである。具体的には、走査線駆動回路１００は、１水平走査期間ごとに１行ずつ走査線１０１を選択し、この選択に対応して第１及び第２制御信号を第１及び第２制御線１０１ａ、１０１ｂに供給する。ｉ行目の第１制御線１０１ａに供給される第１制御信号ＳＥＬ１をＳＥＬ１ｉ、ｉ行目の第２制御線１０１ｂに供給される第２制御信号ＳＥＬ２をＳＥＬ２ｉ、と表記する。
【００２５】
データ線駆動回路２００は、走査線駆動回路１００によって選択された走査線１０１に対応する１行分の画素回路４００の各々に、当該画素回路４００のＯＬＥＤ素子４３０に流すべき電流（すなわち、画素の階調）に応じた電圧のデータ信号を、データ線１０３を介して、それぞれ供給するものである。ここで、データ信号（データ電圧）は、電圧が高いほど、画素が明るくなるように指定し、反対に、電圧が低いほど、画素が暗くなるように指定する。なお、説明の便宜上、ｊ列目のデータ線１０３に供給されるデータ信号をＸｊと表記する。
制御回路３００は、走査線駆動回路１００及びデータ線駆動回路２００に、それぞれクロック信号（図示省略）などを供給して両駆動回路を制御するとともに、データ線駆動回路２００に、階調を画素ごとに規定する画像データを供給する。
【００２６】
次いで画素回路４００について図２を参照して詳述する。なお、同図に示すが画素回路４００はｉ行目に対応するものである。図２に示されるように、画素回路４００は、駆動トランジスタ４１０と、第１及び第２スイッチング素子として機能するｎチャネル型のトランジスタ４１１、４１２と、第１の電極、誘電層及び第２の電極を有する容量素子４２０と、電気光学素子たるＯＬＥＤ素子４３０とを有する。ここで、駆動トランジスタ４１０はｎチャンネル型のアモルファスシリコントランジスタである。なお、トランジスタ４１１、４１２も駆動トランジスタ４１０と同一のプロセスで形成されるため、アモルファスシリコントランジスタで構成される。ＯＬＥＤ素子４３０は、順方向電流に応じた輝度で発光する発光素子であり、発光層には、発光色に応じた有機ＥＬ（Electronic Luminescence）材料が用いられる。発光層の製造プロセスでは、インクジェット方式のヘッドから有機ＥＬ材料を液滴として吐出し、これを乾燥させている。
【００２７】
駆動トランジスタ４１０のドレイン電極は電源線Ｌに接続されて高電位Ｖｄｄ又は低電位Ｖｓｓが供給される一方、駆動トランジスタ１４０のソース電極はＯＬＥＤ素子４３０の陽極に接続される。このＯＬＥＤ素子４３０の陰極は、低電位Ｖｓｓに接続されている。このため、ＯＬＥＤ素子４３０は、電源線Ｌと低電位Ｖｓｓの間の経路に、駆動トランジスタ４１０とともに電気的に介挿された構成となっている。なお、ＯＬＥＤ素子４３０の陰極は、画素回路４００のすべてにわたって共通の電極である。
【００２８】
駆動トランジスタ４１０のゲート電極は、容量素子４２０の一端（第１の電極）及びトランジスタ４１１のドレイン電極にそれぞれ接続されている。なお、説明の便宜上、容量素子４２０の一端（駆動トランジスタ４１０のゲート電極）をノードＮ１とする。このノードＮ１には、図２において破線で示されるように、容量が寄生する。この容量はノードＮ１とＯＬＥＤ素子４３０の陰極の間に寄生する容量であり、駆動トランジスタ４１０のゲート容量、ＯＬＥＤ素子４３０の容量、ノードＮ１と陰極の間にある配線の寄生容量などに起因する容量を含んでいる。
【００２９】
トランジスタ４１１のソース電極は、駆動トランジスタ４１０のソース電極と接続される一方、トランジスタ４１１のゲート電極は、第１制御線１０１ａに接続されている。すなわち、トランジスタ４１１のゲート電極には、第１制御線１０１ａを介して、第１制御信号ＳＥＬ１ｉが供給され、第１制御信号ＳＥＬ１ｉがＨレベルとなると、トランジスタ４１１がオンし、駆動トランジスタ４１０のゲート電極とソース電極が電気的に接続される。この状態で、駆動トランジスタ４１０のソース電極とドレイン電極は等価的にダイオードとなり、それらの間の電圧が駆動トランジスタ４１０のしきい値電圧Ｖthとなる。
【００３０】
トランジスタ４１２は容量素子４２０の他端（第２の電極）とデータ線１０３との間に介挿されるものであり、そのソース電極は容量素子４２０の他端に接続される一方、ドレイン電極はデータ線１０３に接続されている。また、トランジスタ４１２のゲート電極は第２制御線１０１ｂに接続される。すなわち、トランジスタ４１２のゲート電極には第２制御線１０１ｂを介して第２制御信号ＳＥＬ２ｉが供給される。したがって、トランジスタ４１２は、第２制御信号ＳＥＬ２ｉがＨレベルとなったときにオンして、データ線１０３に供給されるデータ信号（の電圧）を容量素子４２０の他端に印加することになる。なお、説明の便宜上、容量素子４２０の他端（トランジスタ４１２のソース電極）をノードＮ２とする。
【００３１】
次に、電気光学装置１の動作について説明する。図３は、電気光学装置１の動作を説明するためのタイミングチャートである。
まず、走査線駆動回路１００は、図３に示されるように、１垂直走査期間（１Ｆ）の開始時から、１行目、２行目、３行目、…、ｍ行目の走査線１０１を、順番に１本ずつ１水平走査期間（１Ｈ）ごとに選択して、選択した走査線１０１の走査信号のみをＨレベルとし、他の走査線への走査信号をＬレベルとする。
【００３２】
ここで、ｉ行目の走査線１０１が選択されて、走査信号ＹｉがＨレベルとなったときの動作について、図３とともに、図４〜図７を参照して説明する。
図３に示されるように、ｉ行ｊ列の画素回路４００の動作については、大別すると、初期化期間（１）、動作期間（２）、リセット期間（３）及び回復期間（４）の４つに分けることができる。
以下、これらの期間の動作について順を追って説明することにする。
【００３３】
初期化期間（１）は第１制御信号ＳＥＬ１ｉがＨレベルに変化するタイミングｔ０から開始し、この期間において画素回路４００の書込動作の事前準備が行われる。具体的には、タイミングｔ０の前において、第１制御信号ＳＥＬ１ｉ及び第２制御信号ＳＥＬ２ｉのいずれもＬレベルである。そして、タイミングｔ０に至ると、走査線駆動回路１００は、第１制御信号ＳＥＬ１ｉ及び第２制御信号ＳＥＬ２ｉをいずれもＨレベルとする。このため、画素回路４００では、図４に示されるように、Ｈレベルの第１制御信号ＳＥＬ１ｉによりトランジスタ４１１がオンする。したがって、駆動トランジスタ４１０のゲート電極とソース電極が短絡され、駆動トランジスタ４１０はダイオードとして機能する。このとき、ノードＮ１の電位はＶss＋Ｖthとなる。また、このタイミングｔ０では、Ｈレベルの第２制御信号ＳＥＬ２ｉによりトランジスタ４１２もオンして、容量素子４２０の他端であるノードＮ２がトランジスタ４１２を介してデータ線１０３に接続され、ノードＮ２の電位がデータ線１０３の基準電位Ｖsus（後述）となる。
【００３４】
動作期間（２）では、ｉ行ｊ列の画素の階調に応じたデータ電圧のデータ信号Ｘｊがデータ線１０３を介して画素回路４００に供給され、当該データ電圧に応じた明るさでＯＬＥＤ素子４３０が発光する。具体的には、走査線駆動回路１００は、タイミングｔ１に至ると、制御信号ＳＥＬ１ｉをＬレベルに復帰させ、制御信号ＳＥＬ２ｉをＨレベルのままにする。したがって、図５に示されるように、トランジスタ４１１がオフとなりノードＮ１がフローティング状態となる。
【００３５】
また、タイミングｔ２に至ると、データ線駆動回路２００は、ｉ行ｊ列の画素の階調に応じたデータ信号Ｘｊをｊ列目のデータ線１０３に供給する。具体的には、データ信号Ｘｊは基準電位Ｖsusを基準とし、この基準電位ＶsusからΔＶdataだけ電圧を変化（上昇）させて画素の階調を指定する。Ｖsus＋ΔＶdataが動作電位となる。画素を最低階調の黒色に指定する場合には、ΔＶdataがゼロであり、明るい階調を指定するにつれてΔＶdataが次第に高くなる。
【００３６】
この場合、容量素子４２０の他端であるノードＮ２の電位は、データ信号Ｘｊの電位変化にともなってΔＶdataだけ上昇する。タイミングｔ３に至ると、走査線駆動回路１００は第２制御信号ＳＥＬ２ｉをＬレベルに復帰して、トランジスタ４１２をオフし、その後、タイミングｔ４に至ると、データ信号Ｘｊのレベルが基準電位Ｖsusに復帰する。
【００３７】
ここでタイミングｔ３においては、トランジスタ４１１及びトランジスタ４１２がともにオフとなるので、ノードＮ１は駆動トランジスタ４１０のゲート容量のみによって保持される。このため、ノードＮ１の電圧は、ノードＮ２における電圧変化分ΔＶdataを容量素子４２０と駆動トランジスタ４１０のゲート容量との容量比で配分した分だけ、初期化期間（１）の電位から上昇する。
詳細には、容量素子４２０の容量値をＣａとし、駆動トランジスタ４１０のゲート容量値をＣｂとしたときに、ノードＮ１は、低電位Ｖss（＝０ボルト）から、｛ΔＶdata・Ｃａ ／（Ｃａ＋Ｃｂ）｝だけ上昇する。一般に、駆動トランジスタ４１０のゲート容量値Ｃｂは容量素子４２０の容量値Ｃａに対して無視できる程度に小さく、ΔＶdata・Ｃａ ／（Ｃａ＋Ｃｂ）≒ΔＶdataとみなすことができるため、ノードＮ１の電圧は、Ｖth＋ＶssからΔＶdataだけ上昇して、Ｖdata’（≒Ｖth＋Ｖss＋ΔＶdata）となる。
【００３８】
そして、電源線Ｌを介して高電位Ｖddが供給されると、ノードＮ１に保持された電位Ｖdata’により駆動トランジスタ４１０がオンする。すると、ＯＬＥＤ素子４３０の陽極が、電源線Ｌに接続されて、ノードＮ１の電圧に応じた電流Ｉelが流れることになる。これにより、ＯＬＥＤ素子４３０は、当該電流Ｉelに応じた明るさで発光し続けることになる。
【００３９】
ここで、ＯＬＥＤ素子４３０に流れる電流Ｉelは、ＯＬＥＤ素子４３０のオン電圧をＶonとすると以下の式（Ａ）により与えられる。
Ｉel＝１／２β（Ｖgs−Ｖth）２
Ｉel＝１／２β[｛（Ｖth＋Ｖss＋ΔＶdata）−（Ｖss＋Ｖon）｝−Ｖth]２
Ｉel＝１／２β（ΔＶdata−Ｖon）２…（Ａ）
即ち、電流Ｉelは駆動トランジスタ４１０のしきい値電圧Ｖthに依存しない。従って、複数の画素回路４００に用いられる各駆動トランジスタ４１０のしきい値電圧Ｖthがばらついても均一な輝度で画像を表示することが可能となる。なお、駆動トランジスタ４１０のゲート容量Ｃｂが容量素子４２０のサイズに対して無視できない場合、ノードＮ１の電圧は、Ｖdata'＝Ｖss＋｛ΔＶdata・Ｃａ ／（Ｃａ＋Ｃｂ）｝となり、その電圧がゲート容量Ｃｂの分だけ低下する。そこで、この場合には、予めゲート容量Ｃｂの分だけ補正した電圧のデータ信号Ｘｊを供給する構成とするのが望ましい。
【００４０】
さて、上記動作期間（２）に続くリセット期間（３）では、タイミングｔ５に至ると、走査線駆動回路１００は、第１制御信号ＳＥＬ１ｉ及び第２制御信号ＳＥＬ２ｉをＨレベルにする。これにより、図６に示すように、トランジスタ４１１がオンするため、容量素子４２０の一端であるノードＮ１の電位がＶth＋Ｖssにリセットされる。また、Ｈレベルの第２制御信号ＳＥＬ２ｉにより、トランジスタ４１２がオンとなり、容量素子４２０の他端であるノードＮ２がデータ線１０３に接続された状態となる。
ここで、データ線駆動回路２００は、リセット期間（３）の開始タイミングｔ５に至ったときに、基準電位ＶsusからΔＶdataだけ上昇させた電位のデータ信号Ｘｊをｊ列目のデータ線１０３に供給する。このとき、データ信号Ｘｊの電圧変動に伴って、ノードＮ２の電圧がΔＶdataだけ上昇する。この結果、ノードＮ１及びノードＮ２の間には、（Ｖsus＋ΔＶdata）−（Ｖth＋Ｖss）の電位差が生じた状態となる。
【００４１】
リセット期間（３）に続く回復期間（４）においては、ノードＮ１の電位がＶth＋Ｖssを基準に負電位となって、駆動トランジスタ４１０のゲート電極に逆バイアスが印加される。詳細には、タイミングｔ６に至ると、走査線駆動回路１００は、第１制御信号ＳＥＬ１ｉをＬレベルに復帰し、また、第２制御信号ＳＥＬ２ｉをＨレベルに維持する。これにより、図７に示すように、トランジスタ４１１がオフしてノードＮ１がフローティング状態となるとともに、トランジスタ４１２がオンしてノードＮ２がデータ線１０３に接続された状態となる。この状態においては、データ線１０３を介して（Ｖsus＋ΔＶdata）のデータ電圧のデータ信号Ｘｊが供給され続けている。ノードＮ１とノードＮ２との間の電位差は（Ｖsus＋ΔＶdata）−（Ｖth＋Ｖss）に維持される。
【００４２】
そして、タイミングｔ７に至ると、データ線駆動回路２００は、データ信号Ｘｊのデータ電圧をΔＶdataだけ降下させ、基準電位Ｖsusに復帰させる。この結果、容量素子４２０の他端であるノードＮ２の電圧がΔＶdataだけ降下する。このとき、ノードＮ１とノードＮ２間に（Ｖsus＋ΔＶdata）−（Ｖth＋Ｖss）の電位差が保持されている。また、ノードＮ１がフローティング状態となっているため、ノードＮ２の電圧降下に伴い、この電圧降下分だけノードＮ１の電圧が降下し、結果として、その電位が（Ｖth＋Ｖss）−ΔＶdataとなる。これにより、駆動トランジスタ４１０のゲート電極に負電圧が印加される。リセット期間（３）は次の垂直走査期間（１Ｆ）においてｉ行目の走査線１０１が選択されて第１制御信号ＳＥＬ１ｉがＨレベルになるタイミングｔ８まで継続し、この間、駆動トランジスタ４１０には負電圧が印加され続けることになる。そして、タイミングｔ８に至ると、画素回路４００においては、初期化期間（１）、発光期間（２）、リセット期間（３）及び回復期間（４）が繰り返される。
【００４３】
なお、初期化期間（１）、動作期間（２）、リセット期間（３）及び回復期間（４）のそれぞれの長さは、適宜に設定可能である。特に、発光期間（３）を長くすることで、画面全体を明るくでき、短くすると、画面全体を暗くすることができる。
また、ｉ行目について着目して説明したが、他の行の画素回路４００についても同様に動作する。すなわち、走査線１０１が選択されて走査信号がＨレベルになったときから、次の垂直走査期間（１Ｆ）において走査線１０１が選択されて走査信号がＨレベルになるときまでの期間の間、初期化期間（１）、動作期間（２）、リセット期間（３）及び回復期間（４）の一連の動作が実行される。
【００４４】
ＯＬＥＤ素子４３０を駆動する駆動トランジスタ４１０には、従来、低温ポリシリコン（ＬＴＰＳ）トランジスタが用いられてきたが、近年では、製造コストを抑制でき、なおかつ、均一な特性を得易いことから、駆動トランジスタとして、アモルファスシリコントランジスタが注目されている。しかしながら、アモルファスシリコントランジスタは、正電圧或いは負電圧といった同一方向の電圧がゲート電極に継続して印加され続けた場合、しきい値電圧が変動することが知られており、このしきい値電圧の変動により、ＯＬＥＤ素子４３０の明るさが変わるなどして表示品位が低下する。これに対して、上述した本実施形態によれば、動作期間において駆動トランジスタ４１０のゲート電極に正電圧を印加する一方、回復期間において負電圧を印加するから、駆動トランジスタ４１０としてアモルファスシリコントランジスタを採用しても、駆動トランジスタ４１０のしきい値電圧の変動を大幅に抑制して、ＯＬＥＤ素子４３０の発光輝度のばらつきを防止し、高品位な表示品位を達成することができる。なお、低温ポリシリコントランジスタ等の他の種類のトランジスタにおいても、トランジスタにキャリアを流しつづけると、蓄積したキャリア等の影響により特性が変化する点はアモルファスシリコントランジスタと同様である。従って、駆動トランジスタ４１０として低温ポリシリコントランジスタ等を用いる場合にも、上述した実施形態は有用である。
【００４５】
更に、本実施形態によれば、２つのトランジスタ４１１及び４１２と、１つの容量素子４２０を組み合わせた簡単な回路構成で、駆動トランジスタ４１０のゲート電極（ノードＮ１）に負電圧を印加し、駆動トランジスタ４１０の特性の変動を抑制することができる。また、画素回路４００が備えるトランジスタや容量といった素子の数を従来のものよりも少なくでき、また、これらの素子が画素回路４００に占める面積を抑えることができるため、開口率を良好に維持することができる。
【００４６】
また、リセット期間（３）において、データ線駆動回路２００がデータ線１０３に正電圧のデータ信号Ｘｊを供給することで、駆動トランジスタ４１０のゲート電極に負電圧を印加することができるため、外部から当該駆動トランジスタ４１０に負電圧を供給する必要がなく、本電気光学装置１の電圧レベルのダイナミックレンジを広げる必要がない。これにより、回路設計などが容易となるとともに、消費電力が増大することがない。
また、リセット期間（３）において、データ線駆動回路２００が動作期間（２）においてデータ線１０３に供給したデータ信号Ｘｊと同じ電圧の信号を供給するため、回復期間（４）において、駆動トランジスタ４１０のゲート電極（ノードＮ１）には、動作期間（２）の間に印加された電圧（Ｖdata'）と同じ大きさの負電圧が印加され続けることとなる。これにより、より効果的に駆動トランジスタ４１０の特性の変動を抑制することができる。
【００４７】
なお、ＯＬＥＤ素子４３０は、低分子、高分子もしくはデンドリマー等の発光有機材料を用いている。ＯＬＥＤ素子４３０は、電流駆動型素子の一例であり、これに代えて、無機ＥＬ素子や、フィールド・エミッション（ＦＥ）素子、表面伝導型エミッション（ＳＥ）素子、弾道電子放出（ＢＳ）素子、ＬＥＤなどの他の自発光素子、さらには、電気泳動素子、エレクトロ・クロミック素子などを用いても良い。また、光書きこみ型のプリンタや電子複写機等に用いる書き込みヘッド等の電気光学装置にも上記各実施形態と同様に本発明が適用され得る。
【００４８】
また、アモルファストランジスタを被駆動素子の駆動トランジスタとする単位回路を備えた任意の装置に本発明を適用することができ、例えば、バイオチップなどのセンシング装置にも適用することが可能である。ここで単位回路は、上記画素回路４００に該当し、ＯＬＥＤ素子４３０の代わりに各種の被駆動素子が設けられたものである。
【００４９】
次に、上述した実施形態に係る電気光学装置１を適用した電子機器について説明する。図８に、電気光学装置１を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。この電気光学装置１はＯＬＥＤ素子４３０を用いるので、視野角が広く見易い画面を表示できる。
図９に、電気光学装置１を適用した携帯電話機の構成を示す。携帯電話機３０００、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。
図１０に、電気光学装置１を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１に表示される。
なお、電気光学装置１が適用される電子機器としては、図８〜図１０に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１が適用可能である。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源として適用してもよい。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】同電気光学装置の画素回路を示す図である。
【図３】同電気光学装置の動作を示すタイミングチャートである。
【図４】同画素回路の動作説明図である。
【図５】同画素回路の動作説明図である。
【図６】同画素回路の動作説明図である。
【図７】同画素回路の動作説明図である。
【図８】同電気光学装置を用いたパーソナルコンピュータを示す図である。
【図９】同電気光学装置を用いた携帯電話を示す図である。
【図１０】同電気光学装置を用いた携帯情報端末を示す図である。
【符号の説明】
【００５１】
１…電気光学装置、１００…走査線駆動回路、１０１…走査線、１０３…データ線、１０８、Ｌ…電源線、１０１ａ、１０１ｂ…制御線、２００…データ線駆動回路、３００…制御回路、４００…画素回路、４１０…駆動トランジスタ、４１１、４１２…トランジスタ（それぞれ第１、第２のスイッチング素子）、４２０…容量素子、４３０…ＯＬＥＤ素子、５００…電源回路。
【図１】
2006293217.tif 000003
【図２】
2006293217.tif 000004
【図３】
2006293217.tif 000005
【図４】
2006293217.tif 000006
【図５】
2006293217.tif 000007
【図６】
2006293217.tif 000008
【図７】
2006293217.tif 000009
【図８】
2006293217.tif 000010
【図９】
2006293217.tif 000011
【図１０】
2006293217.tif 000012