(57)【要約】【課題】  比較的低い温度で、配線層の良好な埋め込みが可能な半導体装置の製造方法を提供する。【解決手段】半導体基板上に、配線層を略平行に形成する工程と、少なくとも配線層の側壁にシリコン層を形成する工程と、配線層を覆うように絶縁膜を形成し、配線層に挟まれた領域にボイドを残す工程と、シリコン層を酸化して体積膨張させ、絶縁膜の間のボイドを押しつぶす工程とを含む。更に、絶縁層上に、絶縁層の酸化を促進する触媒層を形成する工程を含んでも良い。【選択図】図１
2006024815.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、配線層を略平行に形成する工程と、
少なくとも該配線層の側壁にシリコン層を形成する工程と、
該配線層を覆うように絶縁膜を形成し、該配線層に挟まれた領域にボイドを残す工程と、
該シリコン層を酸化して体積膨張させ、該絶縁膜の間の該ボイドを押しつぶす工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
更に、上記絶縁層上に、該絶縁層の酸化を促進する触媒層を形成する工程を含むことを特徴とする請求項１に記載の製造方法。
【請求項３】
上記シリコン層が、ポリシリコン、アモルファスシリコン、および単結晶シリコンからなる群から選択される材料からなることを特徴とする請求項１又は２に記載の製造方法。
【請求項４】
上記シリコン層が、リンおよび／又はホウ素が添加されたシリコン層であることを特徴とする請求項１又は２に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、配線層を層間絶縁層で埋め込む半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板上に設けられた複数のゲート電極間を埋め込む場合、ＢＰＳＧ膜を成膜した後、高温の熱処理を行い、ＢＰＳＧ膜をリフローさせてゲート電極間を埋め込んでいた。また、埋め込みが不十分な場合は、ＢＰＳＧ膜中のボロンやリンの濃度を高くすることにより、ＢＰＳＧ膜の被覆性を向上させていた（例えば、特許文献１参照。）。
【特許文献１】特開平６−８５１１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、かかる埋め込み方法では、垂直断面がＴ字型や逆三角形のゲート電極の場合、ＢＰＳＧ膜の埋め込みが不十分となりボイド等が形成され、絶縁性が低下するという問題があった。
これに対して、ＢＰＳＧ膜のリフロー温度を高くして埋め込み性を向上させることが検討されたが、半導体基板に形成されたトランジスタ等の特性が劣化するという問題があった。
また、ＢＰＳＧ膜中のボロンやリンの濃度を更に高くすることも検討されたが、Ｐ２Ｏ５等が析出する等の問題があった。
【０００４】
そこで、本発明は、比較的低い温度で、配線層の良好な埋め込みが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
即ち、本発明は、半導体基板上に、配線層を略平行に形成する工程と、少なくとも配線層の側壁にシリコン層を形成する工程と、配線層を覆うように絶縁膜を形成し、配線層に挟まれた領域にボイドを残す工程と、シリコン層を酸化して体積膨張させ、絶縁膜の間のボイドを押しつぶす工程とを含むことを特徴とする半導体装置の製造方法である。
【０００６】
更に、絶縁層上に、絶縁層の酸化を促進する触媒層を形成する工程を含んでも構わない。
【発明の効果】
【０００７】
本発明にかかる半導体装置の製造方法を用いることにより、配線層の良好な埋め込みが可能となり、絶縁特性に優れた半導体装置を得ることができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、本実施の形態１にかかる半導体装置の製造工程の断面図である。
かかる製造方法では、まず、図１（ａ）に示すように、シリコン基板１を準備する。ここでは、省略されているが、シリコン基板１には、素子分離領域やチャネル領域等が既に形成されている。
【０００９】
次に、シリコン基板１の表面に、シリコン酸化膜からなるゲート酸化膜２を熱酸化法により形成する。
【００１０】
次に、ゲート酸化膜２の上に、例えば多結晶シリコンからなるゲート電極３を形成する。図１（ａ）では、３本のゲート電極３が、紙面に垂直な方向に、略平行に形成されている。また、ゲート電極３の側面は、内方に凹んだ形状となっている。
【００１１】
次に、全面を覆うように、例えばシリコン窒化膜からなる酸化防止膜４を形成する。酸化防止膜４は、例えばＣＶＤ法を用いて形成する。ゲート電極３の側壁の設けられた酸化防止層４の間隔は約１００ｎｍである。
【００１２】
次に、例えば、多結晶シリコンからなる被酸化膜５をＣＶＤ法で形成する。被酸化膜５の膜厚は、約１０〜１５ｎｍである。
なお、被酸化膜５には、多結晶シリコンの他に、単結晶シリコン、アモルファスシリコンを用いても構わない。
【００１３】
次に、被酸化膜５の上に、ＢＰＳＧ（Boro-phospho silicate glass）からなる層間絶縁膜６をＣＶＤ法で形成する。かかる状態では、図１（ａ）に示すように、ＢＰＳＧ膜６中に、ボイド７が形成されている。
【００１４】
このように、本実施の形態１では、シリコン窒化膜からなる酸化防止層４の間隔が約１００ｎｍであり、埋め込み用の層間絶縁膜６中には、幅が約２０ｎｍのボイド７が存在する。これに対して、約１０〜１５ｎｍの膜厚の被酸化膜５を形成する。
【００１５】
次に、酸素と水分を含む雰囲気化で熱処理することにより、被酸化層５を酸化して、シリコン酸化膜５Ａとする。酸化は、水素と酸素の混合ガスを炉内燃焼させて得られた水蒸気を含むガス雰囲気で、温度８５０℃、１時間行う。
被酸化膜５を完全に酸化することにより、被酸化膜５の体積は、理論上約２．２倍に膨張する。図１（ｂ）に示すように、体積膨張により、層間絶縁膜６中に存在しているボイド７が押しつぶされる。
【００１６】
以上の工程で、図１（ｂ）に示す半導体装置が得られる。
【００１７】
実施の形態２．
図２は、本実施の形態２にかかる半導体装置の製造工程の断面図である。図２中、図１と同一符号は、同一または相当箇所を示す。
かかる製造方法では、上述の図１（ａ）と同様の工程を行った後に、層間絶縁膜６の上に、例えば白金からなる触媒層８をスパッタ法で形成する（図２（ａ））。触媒層８の膜厚は２０ｎｍ程度であり、より薄くても良い。また、部分的に下層の層間絶縁膜６が露出していても構わない。
【００１８】
次に、例えば酸素と水分を含む雰囲気で、７５０℃で３０分間、熱処理し、被酸化層５を酸化する。これにより、被酸化層５が酸化され、シリコン酸化膜５Ａとなる。被酸化膜５の体積は膨張し、層間絶縁膜６中に存在しているボイド７が押しつぶされる（図２（ｂ））。
【００１９】
最後に、例えば王水を用いて触媒層８を除去し、図２（ｃ）に示す半導体装置が得られる。
【００２０】
本実施の形態にかかる方法では、触媒層８を用いて被酸化膜５の酸化を行うため、熱処理温度を低くし、熱処理時間を短くできる。このため、半導体基板１に予め形成されたトランジスタ等の特性を劣化させることなく、ボイド７を押しつぶすことができる。
【００２１】
実施の形態３．
図３は、本実施の形態３にかかる半導体装置の製造工程の断面図である。図３中、図１と同一符号は、同一または相当箇所を示す。
かかる製造方法では、図３（ａ）に示すように、実施の形態１と同様の工程で、シリコン基板１上に、ゲート酸化膜２、ゲート電極３を形成し、更に、全面を覆うように、例えばシリコン窒化膜からなる酸化防止膜４を形成する。ゲート電極３の側面は、内方に凹んだ形状となっている。
【００２２】
次に、ポリシリコンからなる被酸化層５を、図１（ａ）のように成膜した後、ドライエッチング法によって全面エッチバックし、ゲート電極３の側面の凹部内にのみポリシリコンからなる被酸化層５を残す。
【００２３】
次に、実施の形態１と同様の工程で、ＢＰＳＧからなる埋め込み用の層間絶縁膜６を形成し、水蒸気中で熱処理を行い、被酸化膜５を酸化してシリコン酸化膜５Ｂを形成する。これにより、被酸化膜５の体積は膨張し、層間絶縁膜６中に存在しているボイド７が押しつぶされる（図３（ｂ））。
【００２４】
このように、本実施の形態１〜３にかかる半導体装置の製造方法では、ポリシリコン等からなる被酸化層５を予め形成しておき、層間絶縁膜６を通してこれを酸化することにより、層間絶縁膜６中に存在しているボイド７を押しつぶすことができる。これにより、ゲート電極３の側面形状が凹型形状であったり、熱処理による変形が余り期待できない低温プロセスにおいても、ボイド７を十分に埋め込むことができ、半導体装置の製造歩留りを向上させることができる。
【００２５】
なお、本実施の形態１〜３では、被酸化層５としてポリシリコンを用いたが、酸化速度を速めるためリン等を添加したポリシリコンを用いても良い。また、ポリシリコン以外に、アモルファスシリコンや単結晶シリコンを用いても構わない。
【００２６】
また、被酸化層５の酸化方法として、拡散炉を用いたウェット酸化を想定しているが、窒素と酸素からなるドライ酸化でも構わない。また、ランプアニール装置を用いたランプ酸化でも良い。
【００２７】
更に、主にトランジスタのゲート配線５について説明したが、他の耐熱性配線にも適用することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。
【図２】本発明の実施の形態２にかかる半導体装置の製造工程の断面図である。
【図３】本発明の実施の形態３にかかる半導体装置の製造工程の断面図である。
【符号の説明】
【００２９】
１  シリコン基板、２  ゲート酸化膜、３  ゲート電極、４  酸化防止膜、５  被酸化膜、６  ＢＰＳＧ膜、７  ボイド。
【図１】
2006024815.tif 000003
【図２】
2006024815.tif 000004
【図３】
2006024815.tif 000005