(57)【要約】【課題】ゲルマニウム前駆体、これを利用して形成されたＧＳＴ薄膜、該薄膜の製造方法及び相変化メモリ素子を提供する。【解決手段】ゲルマニウム、窒素及びシリコンを含有した低温蒸着用のゲルマニウム前駆体、これを利用して形成された窒素及びシリコンでドーピングされたＧＳＴ薄膜、該薄膜の製造方法及び相変化メモリ素子である。これにより、低温蒸着用のゲルマニウム前駆体は、窒素及びシリコンを含有しているところ、薄膜、より具体的には、窒素及びシリコンでドーピングされたＧＳＴ薄膜形成時に低温蒸着が可能である。特に、低温蒸着時、水素プラズマを利用できる。低温蒸着用のゲルマニウム前駆体を利用して形成された窒素及びシリコンでドーピングされたＧＳＴ相変化膜は、減少したリセット電流を有するところ、これを備えたメモリ素子は、集積化が可能になり、高容量及び高速作動が可能である。【選択図】図７Ｂ
2006182781.tif 000002
【特許請求の範囲】
【請求項１】
ゲルマニウム（Ｇｅ）、窒素及びシリコンを含有した低温蒸着用のゲルマニウム前駆体。
【請求項２】
下記化学式１を有することを特徴とする請求項１に記載のゲルマニウム前駆体：
【化１】
2006182781.tif 000009
前記化学式１中、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７及びＱ８は、それぞれ独立的に、水素、Ｃ１−５アルキル基またはＳｉＲ１Ｒ２Ｒ３であり、前記Ｒ１、Ｒ２及びＲ３は、それぞれ独立的に、水素またはＣ１−５アルキル基であるが、前記Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７及びＱ８のうち、何れか一つ以上は、ＳｉＲ１Ｒ２Ｒ３である。
【請求項３】
下記化学式２を有することを特徴とする請求項１に記載のゲルマニウム前駆体：
【化２】
2006182781.tif 000010
前記化学式２中、Ｒ１、Ｒ２及びＲ３は、それぞれ独立的に、ＨまたはＣ１−５アルキル基である。
【請求項４】
下記化学式３を有することを特徴とする請求項１に記載のゲルマニウム前駆体：
【化３】
2006182781.tif 000011
【請求項５】
ゲルマニウム、窒素及びシリコンを含有した低温蒸着用のゲルマニウム前駆体、アンチモン（Ｓｂ）前駆体及びテルル（Ｔｅ）前駆体から由来し、窒素及びシリコンでドーピングされたＧｅ−Ｓｂ−Ｔｅ（ＧＳＴ）薄膜。
【請求項６】
前記ＧＳＴ物質は、Ｇｅ２−Ｓｂ２−Ｔｅ５物質であることを特徴とする請求項５に記載の窒素及びシリコンでドーピングされたＧＳＴ薄膜。
【請求項７】
前記低温蒸着用ゲルマニウム前駆体が下記化学式４を有することを特徴とする請求項５に記載の窒素及びシリコンがドーピングされたＧＳＴ薄膜：
【化４】
2006182781.tif 000012
前記化学式４中、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７及びＱ８は、それぞれ独立的に、水素、Ｃ１−５アルキル基またはＳｉＲ１Ｒ２Ｒ３であり、前記Ｒ１、Ｒ２及びＲ３は、それぞれ独立的に、水素またはＣ１−５アルキル基であるが、前記Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７及びＱ８のうち、何れか一つ以上は、ＳｉＲ１Ｒ２Ｒ３である。
【請求項８】
前記低温蒸着用のゲルマニウム電球体が、下記化学式５を有することを特徴とする請求項５に記載の窒素及びシリコンでドーピングされたＧＳＴ薄膜：
【化５】
2006182781.tif 000013
前記化学式５中、Ｒ１、Ｒ２及びＲ３は、それぞれ独立的に、ＨまたはＣ１−５アルキル基である。
【請求項９】
前記低温蒸着用のゲルマニウム電球体が、下記化学式６を有することを特徴とする請求項５に記載の窒素及びシリコンでドーピングされたＧＳＴ薄膜：
【化６】
2006182781.tif 000014
【請求項１０】
３５０℃以下の蒸着温度下で、請求項１ないし請求項４のうち、何れか１項に記載の低温蒸着用のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体を蒸着させる、窒素及びシリコンでドーピングされたＧＳＴ薄膜の製造方法。
【請求項１１】
前記蒸着温度は、２００℃ないし３５０℃であることを特徴とする請求項１０に記載の窒素及びシリコンでドーピングされたＧＳＴ薄膜の製造方法。
【請求項１２】
前記低温蒸着用のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体を化学気相蒸着法または原子層蒸着法を利用して蒸着させることを特徴とする請求項１０に記載の窒素及びシリコンでドーピングされたＧＳＴ薄膜の製造方法。
【請求項１３】
前記低温蒸着用のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体の蒸着時に、水素プラズマを利用したプラズマ原子層蒸着法を利用することを特徴とする請求項１０に記載の窒素及びシリコンでドーピングされたＧＳＴ薄膜の製造方法。
【請求項１４】
半導体基板と、
前記半導体基板に形成された第１不純物領域及び第２不純物領域と、
前記第１不純物領域と第２不純物領域との間のチャンネル領域上に形成されたゲート構造体と、
前記第２不純物領域と連結された下部電極と、
前記下部電極上に形成され、窒素及びシリコンでドーピングされたＧＳＴ相変化膜と、
前記相変化膜上に形成された上部電極と、を備え、前記窒素及びシリコンでドーピングされたＧＳＴ相変化膜は、請求項１ないし請求項４のうち、何れか１項に記載のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体を利用して形成されたことを特徴とする相変化メモリ素子。
【請求項１５】
前記相変化膜は、窒素及びシリコンでドーピングされたＧｅ２−Ｓｂ２−Ｔｅ５物質からなることを特徴とする請求項１４に記載の相変化メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧＳＴ（ＧｅＳｂＴｅ）薄膜製造用のゲルマニウム（Ｇｅ）前駆体、これを利用して形成されたＧＳＴ薄膜及び前記薄膜の製造方法に係り、より詳細には、Ｇｅ、窒素（Ｎ）及びシリコン（Ｓｉ）を含有した低温蒸着用のＧｅ前駆体、これを利用して低温で形成されたＧＳＴ薄膜及び前記薄膜の製造方法に関する。また、前記Ｇｅ前駆体を利用して形成されたＧＳＴ相変化膜を備えた相変化メモリ素子に関する。
【背景技術】
【０００２】
相変化物質は、温度によって結晶状態及び非晶質状態の相異なる状態を有する物質である。結晶状態は、非晶質状態に比べて低い抵抗値を示し、規則的な原子配列を有している。結晶状態及び非晶質状態は、相互可逆的な変化が可能である。すなわち、結晶状態から非晶質状態に変化させ、非晶質状態から再び結晶状態に変化させうる。相互変化可能な状態を有し、明確に区別されうる抵抗値を有する特性をメモリ素子に適用させたものが相変化メモリ素子（Ｐｈａｓｅ−Ｃｈａｎｇｅ Ｍｅｍｏｒｙ Ｄｅｖｉｃｅ：ＰＲＡＭ）である。
【０００３】
ＰＲＡＭの一般的な形態は、トランジスタのソースまたはドレイン領域にコンタクトプラグにより電気的に連結された相変化膜を備える。メモリとしての動作は、相変化膜の結晶構造変化による抵抗差を利用して行う。図１は、従来技術による一般的な形態のＰＲＡＭを示す図面である。以下、図１を参照して一般的な構造のＰＲＡＭについて説明する。
【０００４】
図１に示すように、半導体基板１０には、第１不純物領域１１ａ及び第２不純物領域１１ｂが形成されており、第１不純物領域１１ａ及び第２不純物領域１１ｂと接触し、ゲート絶縁層１２及びゲート電極層１３が形成されている。通常、第１不純物領域１１ａは、ソースと称し、第２不純物領域１１ｂは、ドレインと称する。
【０００５】
第１不純物領域１１ａ、ゲート電極層１３及び第２不純物領域１１ｂ上には、絶縁層１５が形成されており、絶縁層１５を貫通して第２不純物領域１１ｂと接触するコンタクトプラグ１４が形成されている。コンタクトプラグ１４上には、下部電極１６が形成されており、その上部に相変化膜１７及び上部電極１８が形成されている。
【０００６】
前記のような構造のＰＲＡＭにデータを保存する方式を説明すれば、次の通りである。第２不純物領域１１ｂ及び下部電極１６を介して印加された電流によって、下部電極１６と相変化膜１７の接触領域でジュール熱が発生し、これにより、相変化膜１７の結晶構造に変化を起こすことでデータを保存する。すなわち、印加電流を適切に変化させて、相変化膜１７との結晶構造を意図的に結晶状態または非晶質状態に変化させる。結晶質状態及び非晶質状態の変化による抵抗値が変わるため、保存された２相のデータ値を区別できる。
【０００７】
現在、メモリ素子に応用できる多様な種類の相変化物質が知られているが、このうち代表的なものが、ＧＳＴ系の合金である。例えば、特許文献１には、カルコゲニド物質層を備えた半導体メモリ素子が開示されている。
メモリ装置の性能を向上させるためには、消費電流値を減少させることが必須である。特に、最も多く使用されている相変化物質であるＧＳＴを採用したＰＲＡＭの場合、リセット電流値、すなわち、結晶状態から非晶質状態に遷移させるための電流値が大きい。
【０００８】
図２は、ＧＳＴ（Ｇｅ２Ｓｂ２Ｔｅ５）を相変化膜に使用したメモリ素子のリセット／セットプログラミングのための加熱温度を示すグラフである。
【０００９】
図２に示すように、ＧＳＴの場合、セットプログラミング、すなわち、非晶質状態から結晶状態に変化させるためには、融点より低温で、ある程度時間を維持すれば結晶化が行われるということが分かる。そして、リセットプログラミング、すなわち、結晶状態を非晶質状態に変化させるためには、温度をほぼ融点（ｍｅｌｔｉｎｇ ｐｏｉｎｔ：Ｔｍ）まで上げた後、急に冷却させねばならないということが分かる。この時、溶融点まで上げるために消費される電流値が比較的に大きいため、高集積メモリ素子の具現化に限界がある。
【特許文献１】韓国特許公開第２００４−０１００４９９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前記問題点を解決するために、低温蒸着の可能なＧｅ前駆体、前記Ｇｅ前駆体を利用して形成されることにより、リセット／セットプログラミングのための消費電流値が小さくなったＧＳＴ薄膜、前記Ｇｅ前駆体を利用したＧＳＴ薄膜の製造方法、及び前記Ｇｅ前駆体を利用して形成されたＧＳＴ相変化膜を備えた相変化メモリ素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記本発明の課題を達成するために、本発明の第１態様は、Ｇｅ、Ｎ及びＳｉを含有した低温蒸着用のＧｅ前駆体を提供する。
前記本発明の課題を達成するために、本発明の第２態様は、Ｇｅ、Ｎ及びＳｉを含有した低温蒸着用のＧｅ前駆体、アンチモン（Ｓｂ）前駆体及びテルル（Ｔｅ）前駆体から由来し、Ｎ及びＳｉでドーピングされたＧｅ−Ｓｂ−Ｔｅ（ＧＳＴ）薄膜を提供する。
【００１２】
前記本発明の課題を達成するために、本発明の第３態様は、３５０℃以下の蒸着温度下で、前記低温蒸着用のＧｅ前駆体、Ｓｂ前駆体及びテルル前駆体を蒸着させて、Ｎ及びＳｉでドーピングされたＧＳＴ薄膜の製造方法を提供する。
前記本発明の他の課題を達成するために、本発明の第４態様は、半導体基板と、前記半導体基板に形成された第１不純物領域及び第２不純物領域と、前記第１不純物領域と第２不純物領域との間のチャンネル領域上に形成されたゲート構造体と、前記第２不純物領域と連結された下部電極と、前記下部電極上に形成され、Ｎ及びＳｉでドーピングされたＧＳＴ相変化膜と、前記相変化膜上に形成された上部電極と、を備え、前記Ｎ及びＳｉでドーピングされたＧＳＴ相変化膜は、前記Ｇｅ前駆体、Ｓｂ前駆体及びテルル前駆体を利用して形成された相変化メモリ素子を提供する。
【００１３】
本発明に係るＧｅ前駆体は、Ｎ及びＳｉを含有するところ、これを利用すれば、各種素子に適した均一な厚さの薄膜を低温で蒸着させて得ることができる。前記Ｇｅ前駆体を利用して得たＧＳＴ薄膜は、Ｎ及びＳｉでドーピングされており、結晶構造変化のために印加されねばならないリセット電流が減少しうるため、これを利用すれば、高性能の相変化メモリ素子を具現化できる。
【発明の効果】
【００１４】
本発明に係る低温蒸着用のＧｅ前駆体は、Ｎ及びＳｉを含有しているところ、薄膜、より具体的には、Ｎ及びＳｉでドーピングされたＧＳＴ薄膜形成のために、低温蒸着が可能である。前記低温蒸着用のＧｅ前駆体を利用して形成されたＮ及びＳｉでドーピングされたＧＳＴ相変化膜は、減少したリセット電流を有するところ、これを備えたメモリ素子は、集積化が可能になり、高容量及び高速作動が可能である。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明を更に詳細に説明する。
本発明に係る低温蒸着用のＧｅ前駆体は、Ｇｅ、Ｎ及びＳｉを含有する。本発明において、Ｇｅ前駆体と関連した“低温蒸着用”という用語は、本発明に係るＧｅ電球体が従来のＧｅ前駆体、例えば、Ｎ、Ｓｉまたはそれらをいずれも含有していない従来のＧｅ前駆体に比べて、所定の厚さを有する薄膜形成のための蒸着工程時に要求される蒸着温度が相対的に低いという点を表すために導入された用語である。前記“低温”とは、例えば、約３５０℃以下の温度を意味し、以下で更に詳細に説明される。
より具体的に、本発明に係る低温蒸着用のＧｅ前駆体は、下記化学式１を有しうる：
【００１６】
【化１】
2006182781.tif 000003
【００１７】
前記化学式１中、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７及びＱ８は、それぞれ独立的に、水素、Ｃ１−５アルキル基またはＳｉＲ１Ｒ２Ｒ３であり、前記Ｒ１、Ｒ２及びＲ３は、それぞれ独立的に、水素またはＣ１−５アルキル基であるが、前記Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７及びＱ８のうち、何れか一つ以上は、ＳｉＲ１Ｒ２Ｒ３である。
前記化学式１中、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７及びＱ８のうち、何れか一つ以上、好ましくは、三つ以上、より好ましくは、八つの何れもＳｉＲ１Ｒ２Ｒ３でありうる。
したがって、本発明に係る低温蒸着用のＧｅ前駆体の一具現例は、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７及びＱ８の何れもＳｉＲ１Ｒ２Ｒ３である下記の化学式２を有しうる：
【００１８】
【化２】
2006182781.tif 000004
【００１９】
前記化学式２中、Ｒ１、Ｒ２及びＲ３は、それぞれ独立的に、ＨまたはＣ１−５アルキル基である。
この時、Ｃ１−５アルキル基は、メチル基、エチル基、プロピル基、ブチル基またはペンチル基でありうる。
前記化学式２中、Ｒ１、Ｒ２及びＲ３は、何れもメチル基であることが好ましい。したがって、本発明に係るＧｅ前駆体の他の一具現例は、下記の化学式３を有しうる：
【００２０】
【化３】
2006182781.tif 000005
【００２１】
前記低温蒸着用のＧｅ前駆体を製造する方法は特別に限定されずに、公知の任意のあらゆる方法を利用できる。この中、本発明に係るＧｅ前駆体の製造方法の一具現例を説明すれば、次の通りである。
まず、Ｎ−Ｓｉ結合を有するアミノシラン系の化合物をアルカリ金属含有物質と反応させて、一つ以上のアルカリ金属に置換されたアミノシラン系の化合物を製造する。前記アミノシラン系の化合物は、例えば、ヘキサメチルジシラザン、ヘプタメチルジシラザンなどがあるが、これに限定されるものではない。一方、前記アルカリ金属含有物質としては、ｎＢｕ−Ｌｉなどを使用できるが、これに限定されるものではない。前記アミノシラン系の化合物とアルカリ金属含有物質との反応は、へキサンなどのような有機溶媒の中で進行されうる。
【００２２】
この後、前記一つ以上のアルカリ金属に置換されたアミノシラン系の化合物をハロゲン元素に置換されたＧｅ−含有化合物と化学量論的に反応させて、Ｇｅ−Ｎ結合及びＮ−Ｓｉ結合を有する低温蒸着用のＧｅ前駆体が得られる。前記ハロゲン元素に置換されたＧｅ−含有化合物としては、例えば、テトラクロロゲルマニウム（ＧｅＣｌ４）、テトラフルオロゲルマニウム（ＧｅＦ４）などを使用できるが、これに限定されるものではない。前記反応は、ＴＨＦのような溶媒で進行されうる。これから得た本発明に係るＧｅ前駆体を、従来の多様な精製及び分離方法によって分離して、薄膜形成のための蒸着ソースとして使用できる。
【００２３】
以上、本発明に係るＧｅ前駆体の製造方法の一具現例を説明したが、本発明に係るＧｅ前駆体の製造方法は、これに限定されるものではなく、多様な変形例が可能であるということは言うまでもない。
本発明は、前記のような低温蒸着用のＧｅ前駆体、Ｓｂ前駆体及びＴｅ前駆体から由来し、Ｎ及びＳｉでドーピングされたＧＳＴ物質からなる薄膜を提供する。
【００２４】
本明細書中、“Ｎ及びＳｉでドーピングされたＧＳＴ薄膜”または“Ｎ及びＳｉでドーピングされたＧＳＴ相変化膜”という用語は、Ｎ及びＳｉでドーピングされたＧＳＴｅ系の物質からなる薄膜または相変化膜を意味する。また、前記“由来した”という用語は、前記ＧＳＴ薄膜が前記低温蒸着用のＧｅ前駆体、Ｓｂ前駆体及びＴｅ前駆体を出発物質として利用できる、多様な薄膜形成方法により形成されることを表すために導入された用語である。
【００２５】
前記低温蒸着用のＧｅ前駆体についての説明は、前記を参照する。一方、前記Ｓｂ前駆体及びＴｅ前駆体は、本発明に係る低温蒸着用のＧｅ前駆体と共に利用されうる物質であれば、特別に制限されずに、各種Ｓｂ含有化合物及びＴｅ含有化合物を使用できる。前記Ｓｂ前駆体の例としては、Ｓｂ（ＣＨ３）３、Ｓｂ［Ｎ（ＣＨ３）２］３またはＳｂ［Ｎ（Ｓｉ（ＣＨ３）３）２］３などが挙げられるが、これに限定されるものではない。前記Ｔｅ前駆体の例としては、Ｔｅ［ＣＨ（ＣＨ３）２］などが挙げられるが、これに限定されるものではない。前記Ｎ及びＳｉでドーピングされたＧＳＴ薄膜のうち、Ｇｅ、Ｓｂ及びＴｅ間の組成比は多様でありえる。この中、本発明に係るＮ及びＳｉでドーピングされたＧＳＴ薄膜は、例えば、Ｎ及びＳｉがドーピングされたＧｅＳｂ２Ｔｅ５物質からなりうる。
【００２６】
前記Ｎ及びＳｉでドーピングされたＧＳＴ薄膜は、小さなリセット電流で結晶状態から非晶質状態に相変化されうる。また、大きくなったセット抵抗値を有しうる。図３は、相変化膜をなす物質によるリセット電流（ｍＡ）値及びセット抵抗値を表す図面である。リセット電流及びセット抵抗値を測定するために、上部電極及び下部電極としてＴｉＮを使用し、その間に、相変化膜でＧＳＴ（Ｇｅ２Ｓｂ２Ｔｅ５）膜、ＮドーピングされたＧＳＴ膜及びＳｉドーピングされたＧＳＴ膜をそれぞれ使用してＰＲＡＭを形成させた。そして、相変化膜の状態を結晶状態から非晶質状態に相変化させうる場合の電流のサイズ、すなわち、リセット電流値及びセット抵抗値を測定した。
【００２７】
図３に示すように、不純物をドーピングしていない状態のＧＳＴの場合、リセット電流のサイズが３ｍＡと最も大きい電流が必要であり、セット抵抗値は、約０.８ｋｏｈｍと低く、ＮドーピングされたＧＳＴの場合、約１.５ｍＡのリセット電流が必要であり、セット抵抗値は、約１.５ｋｏｈｍであることが分かる。そして、ＳｉドーピングされたＧＳＴを相変化膜として形成させた場合には、最も低い約０.７ｍＡのリセット電流が必要であり、最も高いセット抵抗値である６.２ｋｏｈｍを有することが分かる。結果的に、ＮまたはＳｉがドーピングされた場合、ＧＳＴ相変化膜の相変化特性は、そのまま維持されつつ、リセット電流値が大きく減少して、セット抵抗値は大きくなることが分かる。これは、ＳｉまたはＮがＧＳＴ相変化膜に不純物として含まれつつ、比較的に低温で結晶状態から非晶質状態への相変化を容易に行うことと考えられる。
【００２８】
このような本発明に係るＮ及びＳｉでドーピングされたＧＳＴ薄膜の製造方法は、約３５０℃以下の蒸着温度下で、前記のような低温蒸着用のＧｅ前駆体、Ｓｂ前駆体及びＴｅ前駆体を蒸着させる過程を含む。前記Ｇｅ前駆体、Ｓｂ前駆体及びＴｅ前駆体についての説明は、前記を参照する。
【００２９】
本発明のＮ及びＳｉでドーピングされたＧＳＴ薄膜の製造方法によれば、従来のＧｅ前駆体を利用した製造方法に使用される蒸着温度より非常に低い蒸着温度を利用できる。より具体的に、本発明のＮ及びＳｉでドーピングされたＧＳＴ薄膜の製造方法の蒸着は、約３５０℃以下の温度で行われうる。蒸着温度の下限値は、形成しようとする薄膜の厚さ及びＴｅ／（Ｇｅ＋Ｓｂ）正イオンの比率により異なりうる。例えば、約３３０Åの厚さのＮ及びＳｉでドーピングされたＧＳＴ薄膜を形成する場合、蒸着温度の下限値は、約２００℃でありうる。したがって、このような点を考慮して、本発明のＮ及びＳｉでドーピングされたＧＳＴ薄膜の製造方法の一具現例で、蒸着温度は、約３５０℃以下であり、好ましくは、２００℃ないし３５０℃であり、より好ましくは、２５０℃でありうる。
【００３０】
このような蒸着温度は、従来のＧｅ前駆体を利用した蒸着工程での蒸着温度とは明らかに区別される。従来のＧｅ前駆体を利用してＧＳＴ薄膜を形成する場合、各種素子に適した所定の厚さを有する薄膜製造のために、約５００℃以上の蒸着温度が必要であると知られている（以下でより詳細に説明される）。しかし、Ｇｅ前駆体とＴｅ前駆体とを共に蒸着させる場合、約３５０℃以上の高温に露出されたＴｅ前駆体のうち、Ｔｅ成分が揮発されうる。これは、好ましいＴｅ／（Ｇｅ＋Ｓｂ）正イオン比率を有するＧＳＴ薄膜の形成を難しくしうる。しかし、Ｔｅ成分の揮発を防止するために、蒸着温度を３５０℃以下に下げる場合、従来のＧｅ前駆体としては、薄膜の形成を良好に行えないという限界が明確に存在した。
【００３１】
しかし、本発明に係る低温蒸着用のＧｅ前駆体は、低温、特に、約３５０℃以下の温度下でＳｂ前駆体とＴｅ前駆体と共に蒸着した場合、各種素子に適した均一な厚さを有するＧＳＴ薄膜を形成できる。この時、もちろん、Ｔｅ成分の揮発もほとんど行われずに、目的とするＴｅ／（Ｇｅ＋Ｓｂ）正イオン比率を有する薄膜を原材料の損失なしに効果的に形成できる。また、蒸着ソースとしてＮ及びＳｉが含まれた低温蒸着用のＧｅ前駆体を使用することにより、Ｎ及びＳｉでドーピングされたＧＳＴ薄膜を得るために、個別的にＮ及びＳｉをドーピングする必要がない。
【００３２】
前記本発明に係るＮ及びＳｉがドーピングされたＧＳＴ薄膜の製造方法は、蒸着法として化学気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）及び原子層蒸着法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）を利用できるが、これに限定されるものではない。前記ＣＶＤ及びＡＬＤは、公知の多様な方法で行える。前記ＡＬＤには、プラズマ原子層蒸着法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＡＬＤ）が含まれうる。前記ＣＶＤまたはＡＬＤについての更に詳細な説明は、例えば、韓国特許公開第２００３−００７９１８１号公報、韓国特許公開第２００１−００３３５３２号明細書及び韓国特許公開第２００２−００８４６１６号明細書などを参照する。前記特許文献のうち、ＣＶＤまたはＡＬＤと関連した内容は、引用されて本明細書に統合される。
【００３３】
特に、前記本発明に係るＮ及びＳｉがドーピングされたＧＳＴ薄膜の製造方法は、ＰＥＡＬＤを利用できる。より好ましくは、水素プラズマを利用するＰＥＡＬＤを利用できる。本発明に係るＧＳＴ薄膜の製造方法に使用される水素プラズマを利用するＰＥＡＬＤは、例えば、Ｈ２／ＮＨ３プラズマを利用する分解反応を利用しうる。
本発明の低温蒸着用のＧｅ前駆体を利用して形成されたＮ及びＳｉでドーピングされたＧＳＴ薄膜は、相変化膜としての特性を有しうる。このような特性を利用して、前記薄膜は、多様に応用されうるが、一例として、相変化メモリ素子の相変化膜として利用されうる。以下、本発明により製造されたＮ及びＳｉを含む低温蒸着用のＧｅ前駆体を利用して形成された、相変化膜を備えた相変化メモリ素子及びその製造方法について詳細に説明する。
【００３４】
図４は、本発明により製造した相変化メモリ素子の一実施形態を示す断面図である。
図４に示すように、ｎ型またはｐ型でドーピングされた半導体基板２０には、半導体基板２０と逆極性になるようにドーピングされた第１不純物領域２１ａ及び第２不純物領域２１ｂが形成されている。ここで、第１不純物領域２１ａと第２不純物領域２１ｂとの間の半導体基板２０をチャンネル領域と言い、その上部には、ゲート絶縁層２２及びゲート電極層２３が形成されている。
【００３５】
第１不純物領域２１ａ、ゲート電極層２３及び第２不純物領域２１ｂ上には、絶縁層２５が形成されており、絶縁層２５内には、第２不純物領域２１ｂを露出させるコンタクトホールが形成されている。コンタクトホールには、伝導性プラグ２４が形成されており、その上部には、下部電極２６、相変化膜２７及び上部電極２８が順次に形成されている。本発明による相変化メモリ素子は、その相変化膜２７が、前記のようなＳｉ及びＮを含むＧＳＴ薄膜でありうる。より具体的に、前記ＧＳＴ物質は、ＧｅＳｂ２Ｔｅ５でありうる。
【００３６】
一般的に、相変化膜２７の下部のトランジスタ構造体は、従来技術による半導体製造工程によれば容易に形成させうる。図４の構造で、下部電極２６及び伝導性プラグ２４を一体型に形成させうる。すなわち、伝導性プラグ２４が直接下部電極２６の機能を行うように、その上部に相変化膜２７を形成させ、伝導性プラグ２４により電流を直接印加して、ジュール熱の発生を誘導できる。この場合、伝導性プラグ２４は、ヒーティングプラグとして使用される。
【００３７】
本発明による相変化メモリ素子の製造工程を説明すれば、次の通りである。まず、半導体基板２０上にゲート絶縁層２２及びゲート電極層２３の物質を順次に塗布する。そして、ゲート絶縁層２２及びゲート電極層２３の物質の両側部を除去して、ゲート絶縁層２２及びゲート電極層２３を完成する。露出されたゲート絶縁層２２及びゲート電極層２３の両側上の半導体基板２０の表面に不純物をドーピングして、第１不純物領域２１ａ及び第２不純物領域２１ｂを形成させる。その後、第１不純物領域２１ａ、ゲート電極層２３及び第２不純物領域２１ｂ上に絶縁層２５を形成させる。第２不純物領域２１ａが露出されるように、絶縁層２５にコンタクトホールを形成し、コンタクトホール内に伝導性物質を充填させて、伝導性プラグ２４を形成させる。
【００３８】
選択的に、伝導性プラグ２４上に伝導性物質である貴金属物質またはＴｉＮのような金属窒化物などを塗布して、下部電極２６を形成させる。伝導性プラグ２４または下部電極２６上に相変化膜２７を形成させる場合、従来技術では、Ｇｅ−Ｓｂ−Ｔｅ物質のターゲットを利用したスパッタリング工程を主に使用した。
【００３９】
しかし、本発明では、Ｇｅ、Ｎ及びＳｉを含む低温蒸着用のＧｅ前駆体を使用して、Ｓｂ前駆体及びＴｅ前駆体と共に反応チャンバ内の基板上で反応させることにより、Ｎ及びＳｉが含まれたＧＳＴ相変化膜が得られる。この時、蒸着温度は、例えば、３５０℃以下であり、好ましくは、２００℃ないし３５０℃でありうる。そして、相変化膜２７上に下部電極２６のうちに伝導性物質を塗布して、上部電極２８を形成させることにより、本発明による相変化メモリ素子を完成させうる。
【００４０】
以下、実施例によって本発明を更に詳細に説明する。
［実施例］
実施例１
【００４１】
【化４】
2006182781.tif 000006
【００４２】
前記化４に示した反応式１でのように、へキサン１０００ｍＬ中に、０.１ｍｏｌｅのヘキサメチルジシラザン溶液とｎＢｕ−Ｌｉの０.２ｍｏｌｅとを常圧で−７８℃で混合した後、４時間にかけて常温まで反応させて、前記化学式３’の化合物を得た。
【００４３】
【化５】
2006182781.tif 000007
【００４４】
前記化５に示した反応式２でのように、前記化学式３’の化合物の０.５ｍｏｌｅとＧｅＣｌ４の０.１ｍｏｌｅとを１０００ｍＬのＴＨＦで混合した後、１５０℃で８時間加熱した。これを常温真空中で蒸発させ、合成されたＧｅ前駆体を０.１ｔｏｒｒ及び６０℃で分別蒸留して、前記化学式３、すなわち、Ｇｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］４の化合物３８ｇを得た後、１Ｈ−ＮＭＲ分析及び１３Ｃ−ＮＭＲ分析（あらゆる分析は、Ｃ６Ｄ６及び２５℃で行った）を行い、その結果を、それぞれ図５Ａ及び図５Ｂに表した。図５Ａ及び図５Ｂから、化学式３の化合物のＧｅ−Ｎ結合及びＮ−Ｓｉ結合を確認できる。前記化学式３の化合物をＧｅ前駆体１と言う。
【００４５】
比較例Ａ
Ａｌｄｒｉｃｈ社製のＧｅ（ＣＨ３）４物質を準備した。これを、Ｇｅ前駆体Ａと言う。
比較例Ｂ
Ａｌｄｒｉｃｈ社製のＧｅ［Ｎ（ＣＨ３）２］４物質を準備した。これを、Ｇｅ前駆体Ｂと言う。
【００４６】
評価例１−熱分解特性評価
前記Ｇｅ前駆体Ａ、Ｂ及び１の熱分解特性を評価して、図６に表した。熱分解は、Ｈｅ雰囲気下の４００℃の小さなインジェクションチャンバシステムで行われ、熱分解の結果は、ガスクロマトグラフィを利用して評価した。図６中、（ａ）ピークは、Ｇｅ前駆体ＡであるＧｅ（ＣＨ３）４の熱分解結果であり、（ｂ）ピークは、Ｇｅ前駆体ＢであるＧｅ［Ｎ（ＣＨ３）２］４の熱分解結果であり、（ｃ）ピークは、本発明に係るＧｅ前駆体１であるＧｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］４の熱分解結果である。（ｃ）ピークを、（ａ）ピーク及び（ｂ）ピークと比較すれば、本発明に係るＧｅ前駆体１がＧｅ前駆体Ａ及びＧｅ前駆体Ｂに比べて、非常に速く分解されたことが分かる。これにより、本発明に係るＧｅ前駆体１は、従来のＧｅ前駆体に比べて、熱分解速度が相対的に速いため、ＣＶＤ／ＡＬＤの工程に非常に適しているということが分かる。
【００４７】
評価例２−低温蒸着温度での膜形成性能の評価
Ｇｅ前駆体Ａ及び本発明に係るＧｅ前駆体１を利用して、ＡＬＤ工程による膜形成性能を評価した。まず、下記表１でのような蒸着条件として、ＡＬＤ法を利用してＧｅ前駆体ＡでＧｅ薄膜を形成した。同じ方法で、Ｇｅ前駆体１で、Ｎ及びＳｉでドーピングされたＧｅ薄膜を形成した。この後、それぞれの断面をＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でそれぞれ観察して、図７Ａ及び図７Ｂに表した。特に、下記表１でのように、水素気体を利用した。
【００４８】
【表１】
2006182781.tif 000008
【００４９】
図７Ａによれば、Ｇｅ前駆体Ａを利用した場合、膜形成が良好に行われないことが分かる。これは、表１の蒸着温度が２５０℃と低かったためであると分析される。それに対し、図７Ｂによれば、Ｇｅ前駆体１を利用した場合、約３３０Åの厚さの均一膜が形成されたことが分かる（図７Ｂのうち、二つのラインで表示された部分を参照）。これにより、本発明に係るＧｅ前駆体１は、約２５０℃の比較的に低温でも膜形成の性能に優れていることが分かる。
【００５０】
評価例３−Ｇｅ前駆体１の低温蒸着温度でのパターン形成性能の評価
前記Ｇｅ前駆体１を利用してＡＬＤ工程によるパターン形成性能を評価して、その結果を図８に表した。前記Ｇｅ前駆体１が蒸着されて膜が形成される基板としては、深さが１８０００Å及び幅が９６０Åである複数の凹部を備えたＳｉ基板を準備し、詳細な蒸着条件は、前記表１と同じであった。図８を説明すれば、白い線に沿うパターンを有する凹部の全体に、Ｇｅ前駆体１の蒸着結果物が均一に覆っていることが分かる。これにより、本発明に係るＧｅ前駆体１は、優れたパターン形成性能を有することが分かる。
【００５１】
評価例４−温度によるＧｅ蒸着層の成長率の評価
前駆体Ａ、Ｂ及び１を、それぞれＡＬＤ工程によってＳｉ基板に蒸着させつつＧｅ蒸着層成長率を評価して、その結果を図９に表した。この時、蒸着条件は、蒸着温度を除いては、前記表１の蒸着条件と同じであり、蒸着温度は、図９のうち、温度を表すＸ軸に記載された目盛りに該当する温度で行った。
【００５２】
図９によれば、ＧＥ前駆体Ａの場合、蒸着温度５００℃未満では膜形成さえ行われていないことが分かる。一方、前駆体Ｂの場合にも、蒸着温度２００℃ないし４００℃にかけて、Ｇｅ成長率が最大約１.２Å／ｃｙｃｌｅに過ぎないなど、Ｇｅ前駆体Ｂを利用しては、所定厚さを有するＧｅ膜の形成が難しいことが分かる。しかし、Ｇｅ前駆体１の場合、２００℃ないし３５０℃の比較的に低温でも最高３.２Å／ｃｙｃｌｅのＧｅ蒸着層の成長率を有したが、これは、同じ蒸着温度でのＧｅ蒸着層の成長率の約３倍に該当する数値である。これにより、本発明に係るＧｅ前駆体１は、従来のＧｅ前駆体に比べて、特に、低温蒸着工程に適していることが分かる。
【００５３】
製造例−ＧＳＴ物質からなる膜形成及び抵抗の評価
Ｇｅ前駆体として、前記Ｇｅ前駆体１、Ｓｂ前駆体としてＳｂ［Ｎ（Ｓｉ（ＣＨ３）３）３及びＴｅ前駆体としてＴｅ［ＣＨ（ＣＨ３）２］を利用して、ＡＬＤ工程によりＮ及びＳｉがドーピングされたＧｅ２Ｓｂ２Ｔｅ５膜を形成した。前記ＡＬＤ工程の具体的な条件は、蒸着温度を除いては、前記表１に記載されたものと同じである。一方、蒸着温度は、Ｔｅ／（Ｇｅ＋Ｓｂ）正イオン比がそれぞれ約１.１、約１.２５が１.４５になるように調節した。これから得たＮ及びＳｉでドーピングされたＧＳＴ薄膜の抵抗を測定して、その結果を図１０に表した。図１０によれば、Ｔｅ／（Ｇｅ＋Ｓｂ）正イオン比が大きくなるほど、すなわち、温度が上がるほど、Ｎ及びＳｉでドーピングされたＧＳＴ薄膜の抵抗が減少することが確認できる。
【００５４】
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、好ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は、説明された実施形態によって決まらずに、特許請求の範囲に記載された技術的思想により決まらねばならない。
【図面の簡単な説明】
【００５５】
【図１】従来技術による一般的な形態のＰＲＡＭの構造を示す概略的な断面図である。
【図２】Ｇｅ２Ｓｂ２Ｔｅ５からなる相変化膜を備えたメモリ素子のリセット／セットプログラミングのための加熱温度を示すグラフである。
【図３】相変化膜をなす物質によるリセット電流（ｍＡ）値及びセット抵抗値（ｋｏｈｍ）を示す図面である。
【図４】本発明に係るＮ及びＳｉでドーピングされたＧＳＴ薄膜を備えた相変化メモリ素子の一具現例を概略的に示す断面図である。
【図５Ａ】本発明に係る低温蒸着用のＧｅ前駆体の一具現例の１Ｈ−ＮＭＲ分析結果を示す図面である。
【図５Ｂ】本発明に係る低温蒸着用のＧｅ前駆体の一具現例の１３Ｃ−ＮＭＲ分析結果を示す図面である。
【図６】本発明に係る低温蒸着用のＧｅ前駆体及び従来のＧｅ前駆体の熱分解特性を示すグラフである。
【図７Ａ】２５０℃の温度で従来のＧｅ前駆体を利用した蒸着層のＳＥＭ写真である。
【図７Ｂ】２５０℃の温度で本発明に係るＧｅ前駆体の蒸着層のＳＥＭ写真である。
【図８】２５０℃の温度で本発明に係るＧｅ前駆体を蒸着させて得たパターンのＳＥＭ写真である。
【図９】従来のＧｅ前駆体及び本発明に係るＧｅ前駆体の蒸着時の温度によるＧｅ蒸着層の成長率を比較したグラフである。
【図１０】本発明に係るＧｅ前駆体の一具現例、Ｓｂ前駆体及びＴｅ前駆体を蒸着させて得た、Ｎ及びＳｉがドーピングされたＧＳＴ膜の抵抗をＴｅ（Ｇｅ＋Ｓｂ）正イオン比率によって示すグラフである。
【符号の説明】
【００５６】
１０、２０  半導体基板
１１ａ、２１ａ  第１不純物領域
１１ｂ、２１ｂ  第２不純物領域
１２、１３、２２、２３  ゲート絶縁層
１４、２４  伝導性プラグ
１５、２５  層間絶縁層
１６、２６  下部電極
１７、２７  相変化膜
１８、２８  上部電極
【図１】
2006182781.tif 000015
【図２】
2006182781.tif 000016
【図３】
2006182781.tif 000017
【図４】
2006182781.tif 000018
【図５Ａ】
2006182781.tif 000019
【図５Ｂ】
2006182781.tif 000020
【図６】
2006182781.tif 000021
【図９】
2006182781.tif 000022
【図１０】
2006182781.tif 000023
【図７Ａ】
2006182781.tif 000024
【図７Ｂ】
2006182781.tif 000025
【図８】
2006182781.tif 000026