(57)【要約】【課題】  小型化で、性能の良好な非可逆回路素子を提供する。【解決手段】  本発明の非可逆回路素子は、第１，第２，第３の中心導体６，７，８が多層基板５に設けられると共に、第１のコンデンサＣ４を構成する第１，第２の電極体１４，１５が多層基板５に設けられ、中心導体６，７，８のポート部６ａ、７ａ、８ａとヨーク３との間に複数のチップ型コンデンサＣ１，Ｃ２，Ｃ３が設けられて、ポート部６ａ、７ａ、８ａ側とヨーク３との間には、第１のコンデンサＣ４とチップ型コンデンサＣ１，Ｃ２，Ｃ３が並列に接続されたため、容量値を大きくできて、中心導体の長さを短くでき、小型化が図れると共に、第１のコンデンサＣ４の形成が容易で、生産性が良く、安価なものが得られる。【選択図】        図８
2006211547.tif 000002
【特許請求の範囲】
【請求項１】
平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体を有する多層基板と、前記中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、前記フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、前記第１のヨークとで磁気閉回路を構成する第２のヨークと、前記フェライト部材側の前記多層基板の下面に設けられ、前記中心導体の一端側のポート部に接続された複数の導電体と、この導電体と前記底板との間に接続された複数のチップ型コンデンサとを備え、前記多層基板の積層内には、前記導電体に対向する第１の電極体が設けられ、前記多層基板の上面、或いは積層内には、前記第１の電極体に対向する第２の電極体を有すると共に、前記チップ型コンデンサは、絶縁体と、この絶縁体の一面側に設けられ、前記導電体に接続された第１の電極と、この第１の電極に対向した状態で前記絶縁体の他面側に設けられ、前記第２のヨークの前記底板に接続された第２の電極を有し、前記第１、第２の電極体の何れか一方は、前記中心導体のポート部に接続され、前記第１、第２の電極体の何れか他方は、前記ヨークに接地されて、前記第１の電極体と前記第２の電極体との間で第１のコンデンサが形成され、前記中心導体の前記ポート部側と前記ヨークとの間には、前記第１のコンデンサと前記チップ型コンデンサが並列に接続されたことを特徴とする非可逆回路素子。
【請求項２】
前記第１の電極体は前記ヨークに接続されると共に、前記第２の電極体は前記ポート部側に接続され、前記第１，第２の電極体の間で前記第１のコンデンサが形成されると共に、前記導電体、或いは前記第１の電極と前記第１の電極体との間で第２のコンデンサが形成されて、前記中心導体の前記ポート部側と前記ヨークとの間には、前記第１、第２のコンデンサと前記チップ型コンデンサが並列に接続されたことを特徴とする請求項１記載の非可逆回路素子。
【請求項３】
複数の前記チップ型コンデンサは、同一の容量値で形成されたことを特徴とする請求項１、又は２記載の非可逆回路素子。
【請求項４】
前記第２の電極体は、前記多層基板の前記上面に形成されて、前記第１のヨークに設けられた孔から露出状態にしたことを特徴とする請求項１から３の何れかに記載の非可逆回路素子。
【請求項５】
前記第２の電極体は、複数の広幅導体と、この広幅導体間を繋ぐくびれ状をなした細幅導体とで形成されたことを特徴とする請求項４記載の非可逆回路素子。
【請求項６】
前記第３の中心導体は、前記第２の電極体に接続された状態で、前記第２の電極体と共に前記多層基板の上面に形成されたことを特徴とする請求項４、又は５記載の非可逆回路素子。
【請求項７】
前記第３の中心導体は、前記第１，第２の中心導体よりも短く形成され、前記第３の中心導体の前記ポート部側には、前記コンデンサと前記チップ型コンデンサが接続されたことを特徴とする請求項１から６の何れかに記載の非可逆回路素子。
【請求項８】
前記第３の中心導体の前記ポート部と前記ヨークとの間に接続された抵抗器を有したことを特徴とする請求項７記載の非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアンテナ共用器や移動体通信機器等に適用されて好適なアイソレータやサーキュレータからなる非可逆回路素子に関する。
【背景技術】
【０００２】
図１４は従来の非可逆回路素子の分解斜視図、図１５は従来の非可逆回路素子の要部断面図であり、次に、従来の非可逆回路素子の構成を図１４，図１５に基づいて説明すると、箱形の第１のヨーク５１とＵ字状の第２のヨーク５２は、互いに結合されて、磁気閉回路が形成されている。
【０００３】
第２のヨーク５２内に収納された絶縁基板５３は、中心部に設けられた円形孔５３ａと、この円形孔５３ａの外周に設けられた複数の矩形孔５３ｂを有すると共に、絶縁基板５３の両面には、複数のアースパターン５４が設けられて、アースパターン５４が第２のヨーク５２に接続されている。
【０００４】
長方形状の多層基板５５には、第１，第２の中心導体５６，５７が斜向かい状態に配置されると共に、第３の中心導体５８が短手方向に配置され、第１，第２，第３の中心導体５６，５７，５８のそれぞれの両端部に設けられたポート部とアース部は、多層基板５５の下面に導出された状態となっている。
【０００５】
フェライト部材５９が絶縁基板５３の円形孔５３ａに収納されると共に、第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３がそれぞれ矩形孔５３ｂに収納された状態で、多層基板５５が絶縁基板５３上に重ね合わされると、下部電極が第２のヨーク５２に接続された第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３の上部電極のそれぞれには、第１，第２，第３の中心導体５６，５７，５８のそれぞれのポート部が接続されると共に、絶縁基板５３のアースパターン５４には、第１，第２，第３の中心導体５６，５７，５８のそれぞれのアース部が接続される。
【０００６】
また、中央部に孔６０ａを有する樹脂部材６０には、複数の入出力端子６１とアース端子６２が埋設されて取り付けられ、磁石６３が孔６０ａ内に収納された状態で、樹脂部材６０が多層基板５５上に載置されると、入出力端子６１が第１，第２，第３の中心導体５６，５７，５８のそれぞれのポート部に接続されると共に、アース端子５２が第１，第２，第３の中心導体５６，５７，５８のそれぞれのアース部に接続されて、従来の非可逆回路素子が形成されている。（例えば、特許文献１参照）
【０００７】
しかし、従来の非可逆回路素子は、第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３のみが使用されるため、第１，第２、第３の中心導体５７，５８、５９を長くするか、或いは第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３の容量値を大きくする必要が生じて、大型になるばかりか、整合容量の調整ができず、性能が悪くなる。
【０００８】
【特許文献１】実開平６−４４２０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の非可逆回路素子は、第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３のみが使用されるため、第１，第２、第３の中心導体５７，５８、５９を長くするか、或いは第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３の容量値を大きくする必要が生じて、大型になるばかりか、整合容量の調整ができず、性能が悪くなるという問題がある。
【００１０】
そこで、本発明は小型化で、性能の良好な非可逆回路素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するための第１の解決手段として、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体を有する多層基板と、前記中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、前記フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、前記第１のヨークとで磁気閉回路を構成する第２のヨークと、前記フェライト部材側の前記多層基板の下面に設けられ、前記中心導体の一端側のポート部に接続された複数の導電体と、この導電体と前記底板との間に接続された複数のチップ型コンデンサとを備え、前記多層基板の積層内には、前記導電体に対向する第１の電極体が設けられ、前記多層基板の上面、或いは積層内には、前記第１の電極体に対向する第２の電極体を有すると共に、前記チップ型コンデンサは、絶縁体と、この絶縁体の一面側に設けられ、前記導電体に接続された第１の電極と、この第１の電極に対向した状態で前記絶縁体の他面側に設けられ、前記第２のヨークの前記底板に接続された第２の電極を有し、前記第１、第２の電極体の何れか一方は、前記中心導体のポート部に接続され、前記第１、第２の電極体の何れか他方は、前記ヨークに接地されて、前記第１の電極体と前記第２の電極体との間で第１のコンデンサが形成され、前記中心導体の前記ポート部側と前記ヨークとの間には、前記第１のコンデンサと前記チップ型コンデンサが並列に接続された構成とした。
【００１２】
また、第２の解決手段として、前記第１の電極体は前記ヨークに接続されると共に、前記第２の電極体は前記ポート部側に接続され、前記第１，第２の電極体の間で前記第１のコンデンサが形成されると共に、前記導電体、或いは前記第１の電極と前記第１の電極体との間で第２のコンデンサが形成されて、前記中心導体の前記ポート部側と前記ヨークとの間には、前記第１、第２のコンデンサと前記チップ型コンデンサが並列に接続された構成とした。
【００１３】
また、第３の解決手段として、複数の前記チップ型コンデンサは、同一の容量値で形成された構成とした。
また、第４の解決手段として、前記第２の電極体は、前記多層基板の前記上面に形成されて、前記第１のヨークに設けられた孔から露出状態にした構成とした。
【００１４】
また、第５の解決手段として、前記第２の電極体は、複数の広幅導体と、この広幅導体間を繋ぐくびれ状をなした細幅導体とで形成された構成とした。
また、第６の解決手段として、前記第３の中心導体は、前記第２の電極体に接続された状態で、前記第２の電極体と共に前記多層基板の上面に形成された構成とした。
【００１５】
また、第７の解決手段として、前記第３の中心導体は、前記第１，第２の中心導体よりも短く形成され、前記第３の中心導体の前記ポート部側には、前記コンデンサと前記チップ型コンデンサが接続された構成とした。
また、第８の解決手段として、前記第３の中心導体の前記ポート部と前記ヨークとの間に接続された抵抗器を有した構成とした。
【発明の効果】
【００１６】
本発明の非可逆回路素子は、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体を有する多層基板と、中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、第１のヨークとで磁気閉回路を構成する第２のヨークと、フェライト部材側の多層基板の下面に設けられ、中心導体の一端側のポート部に接続された複数の導電体と、この導電体と底板との間に接続された複数のチップ型コンデンサとを備え、多層基板の積層内には、導電体に対向する第１の電極体が設けられ、多層基板の上面、或いは積層内には、第１の電極体に対向する第２の電極体を有すると共に、チップ型コンデンサは、絶縁体と、この絶縁体の一面側に設けられ、導電体に接続された第１の電極と、この第１の電極に対向した状態で絶縁体の他面側に設けられ、第２のヨークの底板に接続された第２の電極を有し、第１、第２の電極体の何れか一方は、中心導体のポート部に接続され、第１、第２の電極体の何れか他方は、ヨークに接地されて、第１の電極体と第２の電極体との間で第１のコンデンサが形成され、中心導体のポート部側とヨークとの間には、第１のコンデンサとチップ型コンデンサが並列に接続された構成とした。
即ち、チップ型コンデンサの他に、多層基板に設けられた第１，第２の電極体とで第１のコンデンサが形成されているため、容量値を大きくできて、中心導体の長さを短くでき、小型化が図れると共に、第１のコンデンサの形成が容易で、生産性が良く、安価なものが得られる。
【００１７】
また、第１の電極体はヨークに接続されると共に、第２の電極体はポート部側に接続され、第１，第２の電極体の間で第１のコンデンサが形成されると共に、導電体、或いは第１の電極と第１の電極体との間で第２のコンデンサが形成されて、中心導体のポート部側とヨークとの間には、第１、第２のコンデンサとチップ型コンデンサが並列に接続されたため、更に容量値を大きくできて、中心導体の長さを一層短くでき、より小型化が図れる
【００１８】
また、複数のチップ型コンデンサは、同一の容量値で形成されたため、チップ型コンデンサの共通化が図れて、安価で、組立性の良好なものが得られる。
【００１９】
また、第２の電極体は、多層基板の上面に形成されて、第１のヨークに設けられた孔から露出状態にしたため、第２の電極体を削ったり切断することができて、コンデンサの容量値（整合容量）の調整が可能となって、性能の良好なものが得られる。
【００２０】
また、第２の電極体は、複数の広幅導体と、この広幅導体間を繋ぐくびれ状をなした細幅導体とで形成されたため、細幅導体を削ったり切断することによって、簡単で、作業性の良好な容量値の調整ができる。
【００２１】
また、第３の中心導体は、第２の電極体に接続された状態で、第２の電極体と共に多層基板の上面に形成されたため、第３の中心導体の形成の容易なものが得られる。
【００２２】
また、第３の中心導体は、第１，第２の中心導体よりも短く形成され、第３の中心導体のポート部側には、コンデンサとチップ型コンデンサが接続されたため、第１，第２の中心導体を多層基板の斜向かいに配置して、第３の中心導体が第１，第２の中心導体よりも短くしたものが適用できて、小型化を図ることができる。
【００２３】
また、第３の中心導体のポート部とヨークとの間に接続された抵抗器を有したため、アイソレータからなる非可逆回路素子が容易に得られる。
【発明を実施するための最良の形態】
【００２４】
本発明の非可逆回路素子の図面を説明すると、図１は本発明の非可逆回路素子の第１実施例に係る平面図、図２は図１の２−２線における断面図、図３は本発明の非可逆回路素子の第１実施例に係り、第１のヨークと磁石を取り去った状態を示す平面図、図４は図３の４−４線における断面図、図５は本発明の非可逆回路素子の第１実施例に係り、第２のヨークの底板を取り去った状態を示す下面図である。
【００２５】
また、図６は本発明の非可逆回路素子の第１実施例に係る多層基板の下面図、図７は本発明の非可逆回路素子の第１実施例に係り、多層基板の積層内を示す下面図、図８は本発明の非可逆回路素子の第１実施例に係り、コンデンサとチップ型コンデンサを示す要部の拡大断面図、図９は本発明の非可逆回路素子の第２実施例に係り、第２のヨークの底板を取り去った状態を示す下面図、図１０は本発明の非可逆回路素子の第３実施例に係り、コンデンサとチップ型コンデンサを示す要部の拡大断面図、図１１は本発明の非可逆回路素子を送受信モジュールに適用した状態を示す平面図、図１２は本発明の非可逆回路素子を送受信モジュールに適用した状態を示す要部断面図、図１３は送受信装置に使用される回路図である。
【００２６】
次に、本発明の非可逆回路素子の第１実施例について、アイソレータに適用した場合の構成を図１〜図８に基づいて説明すると、Ｕ字型、或いは箱形の磁性板（鉄板等）からなる第１のヨーク１は、四角形状の上板１ａと、この上板１ａの辺から下方に折り曲げられた側板１ｂと、上板１ａに設けられた１個、或いは複数個の孔１ｃを有する。
【００２７】
長方形状（四角形状）の磁石２は、第１のヨーク１内に位置した状態で、その上面が上板１ａの内面に接触した状態で、接着剤等の適宜手段によって第１のヨーク１に取り付けられている。
【００２８】
Ｕ字型、或いは箱形の磁性板（鉄板等）からなる第２のヨーク３は、四角形状の底板３ａと、この底板３ａの辺から上方に折り曲げられた側板３ｂと、対向する側板３ｂに設けられた切り欠き部３ｃと、底板３ａが上方に折り曲げられた一対の段差部３ｄを有する。
そして、この第２のヨーク３は、底板３ａが上板１ａと対向して配置された状態で、その側板３ｂが第１のヨーク１の側板１ｂと結合されて、磁気閉回路が形成される。
【００２９】
四角形状（長方形状）のＹＩＧ（Ｙｔｔｒｉｕｍ  ｉｒｏｎ  ｇａｒｎｅｔ）等からなる平板状のフェライト部材４は、磁石２に対向した状態で第２のヨーク３内で、底板３ａ上に配置されており、フェライト部材４が底板３ａ上に取り付けられた際、フェライト部材４の対向する長辺側の側面には、段差部３ｄが位置した状態となっている。
【００３０】
多層基板５は、フィルム状のフレキシブル基板等からなる複数枚の誘電体層の積層によって構成され、厚み方向に貫通した複数個の孔５ａと、対向する位置に設けられた複数の突片からなる突出部５ｂを有する。
【００３１】
第１、第２，第３の中心導体６，７，８は、多層基板５の誘電体層を介して所定の角度（１２０度）で交叉した状態で互いに絶縁されて形成され、第１の中心導体６は、多層基板５の下面に設けられ、また、第２の中心導体７は、多層基板５の積層内に設けられ、更に、第３の中心導体８は、多層基板５の上面に設けられている。
【００３２】
これ等の第１，第２，第３の中心導体６，７，８は、導電材料の印刷等によって形成されると共に、一端側に設けられたポート部６ａ、７ａ、８ａと、他端側に設けられたアース部６ｂ、７ｂ、８ｂを有しており、第２，第３の中心導体７，８のポート部７ａ、８ａは、多層基板５の孔５ａに設けられたスルーホール等の接続体９を介して多層基板５の下面に引き出されている。
【００３３】
そして、多層基板５の下面には、特に図６に示すように、５つの導電体１０ａ〜１０ｅが設けられ、導電体１０ａは、多層基板５の下面に設けられた第１の中心導体６のポート部６ａに接続され、また、導電体１０ｂ、１０ｃは、それぞれ接続体９を介して第２，第３の中心導体７，８のポート部７ａ、８ａに接続されると共に、導電体１０ｄは、導電体１０ｃに接続されている。
【００３４】
また、突出部５ｂである突片には、互いに対向する位置に設けられた導電パターン等からなる一対の入出力用端子１１ａ、１１ｂと、互いに対向する位置に設けられた導電パターン等からなる一対の接地用端子１２ａ、１２ｂが設けられ、ポート部６ａに接続された導電体１０ａは、導電パターン等からなる接続導体１３ａを介して入出力用端子１１ａに接続され、ポート部６ｂに接続された導電体１０ｂは、導電パターン等からなる接続導体１３ｂを介して入出力用端子１１ｂに接続され、第１の中心導体６のアース部６ｂは、接続導体１３ｃを介して接地用端子１２ａに接続され、第２の中心導体７のアース部７ｂは、接続導体１３ｄを介して接地用端子１２ｂに接続されている。
【００３５】
更に、多層基板５の下面には、導電体１０ｅと接地用端子１２ｂを接続する接続導体１３ｅと、導電体１０ｅと接続導体１３ｃを接続する接続導体１３ｆが設けられ、また、多層基板５の積層内には、導電体１０ｃに対向し、接地用端子１２ａに接続された第１の電極体１４が設けられると共に、多層基板５の上面には、第１の電極体１４に対向し、ポート部８ｂに接続された第２の電極体１５が設けられている。
また、第２の電極体１５は、複数の広幅導体１５ａと、この広幅導体１５ａ間を繋ぐくびれ状をなした細幅導体１５ｂとで形成されている。
なお、第２の電極体１５は、積層内に設けても良い。
【００３６】
そして、このような構成を有する多層基板５は、第１の中心導体６側を下方にして、第１，第２，第３の中心導体６，７，８が磁石２とフェライト部材４との間に位置した状態で、第１，第２のヨーク１，３内に収納されて、入出力用端子１１ａ、１１ｂと接地用端子１２ａ、１２ｂを含む突出部５ｂが切り欠き部３ｅを通って第２のヨーク３外に突出した状態になる。
即ち、多層基板５は、第２のヨーク３の側板３ｂに対して直交する方向に配置された状態となっている。
【００３７】
また、多層基板５が取り付けられた際、第２の電極体１５は、第１のヨーク１の孔１ｃと対向し、孔１ｃを通して露出した状態になり、また、第３の中心導体８のアース部８ｂが第２のヨーク３に接地されると共に、接続導体１３ｆは、第２のヨーク３に接地されて、第１，第２の中心導体６，７のアース部６ｂ、７ｂと、接続導体１３ｅ、及び接地用端子１２ａ、１２ｂが第２のヨーク３に接地された状態となる。
【００３８】
なお、この実施例では、第１，第２の中心導体６，７のアース部６ｂ、７ｂと、接続導体１３ｅ、及び接地用端子１２ａ、１２ｂが接続導体１２ｆによって第２のヨーク３に接地されたもので説明したが、接続導体１２ｆを無くして、非可逆回路素子が回路基板（後述する）に組み込まれた際、第１，第２のヨーク１，３と接地用端子１２ａ、１２ｂが回路基板に設けられた配線パターン（後述する）の接地用パターン（後述する）に接続して、接地するようにしても良い。
【００３９】
また、図６に示すように、第１，第２の中心導体６，７は、多層基板５の斜向かい方向に形成され、第３の中心導体８は、多層基板５の短手方向に形成されて、この第３の中心導体８は、第１，第２の中心導体６，７よりも短く形成されたものとなっている。
【００４０】
３個の第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３は、それぞれ同一の容量値で形成され、平板状の絶縁体１６と、この絶縁体１６の一面側に設けられた第１の電極１７ａと、絶縁体１６を挟んで第１の電極１７ａに対向して他面側に設けられた第２の電極１７ｂを有し、この３個の第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３のそれぞれは、フェライト部材４の外周に配置した状態で、第１の電極１７ａが導電体１０ａ、１０ｂ、１０ｃに接続されると共に、第２の電極１７ｂが底板３ａの段差部３ｃに接続されて接地された状態となっている。
【００４１】
そして、第３の中心導体８のポート部８ａと第２のヨーク３との間には、第３のチップ型コンデンサＣ１による容量値と、接地状態にある第１の電極体１４とポート部８ａに接続された第２の電極体１５との間で形成される第４のコンデンサＣ４の容量値と、導電体１０ｃ、或いは第３のチップ型コンデンサＣ３の第１の電極１７ａと第１の電極体１４との間で形成される第５のコンデンサＣの容量値が並列に接続された状態となっている。
【００４２】
更に、第２の電極体１５の細幅導体１５ｂは、第１のヨーク１の孔１ｃを通して削る、或いは切断することによって、第１の電極体１４との間の第４コンデンサＣ４の容量（整合容量）を調整できるようになっている。
なお、第４，第５のコンデンサＣ４，Ｃ５は、第３の中心導体８のポート部８ｂ側に接続されたもので説明したが、第１，第２の中心導体６，７のポート部６ａ、７ａ側にも接続されるように、第４，第５のコンデンサＣ４，Ｃ５を複数個設けても良い。
【００４３】
チップ型の抵抗器Ｒは、対向する端面側に設けられた一対の電極１８ａ、１８ｂを有し、この抵抗器Ｒは、一方の電極１８ａが第２のヨーク３に接触しない状態でポート部８ａに接続された導電体１０ｄに接続されると共に、他方の電極１８ｂが導電体１０ｅに接続されて、接続導体１３ｅを介して接地用端子１２ｂに接続された状態となって、本発明のアイソレータからなる非可逆回路素子が形成されている。
【００４４】
また、上記実施例は、アイソレータに適用されたもので説明したが、抵抗器Ｒを無くしたサーキュレータに適用しても良い。
【００４５】
また、図９は本発明の非可逆回路素子の第２実施例を示し、この第２実施例は、第１実施例の突片からなる突出部５ｂに代えて、突出部５ｂが多層基板５の幅広の両端部で形成されると共に、接続導体１３ａ、１３ｂ上には、絶縁膜１９が設けられて、ポート部６ａ、７ａと入出力用端子１１ａ、１１ｂ間を繋ぐ接続導体１３ａ、１３ｂが第２のヨーク３に接触しないようにしたものである。
【００４６】
その他の構成は、上記の第１実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
【００４７】
また、図１０は本発明の非可逆回路素子の第３実施例を示し、この第３実施例について説明すると、多層基板５の積層内に設けられた第１の電極体１４は、ポート部８ａに接続されると共に、多層基板５の上面に設けられた第２の電極体１５は、第２のヨーク３に接地されて、第１，第２の電極体１４，１５間で、第４のコンデンサＣ４を形成したものである。
【００４８】
その他の構成は、上記の第１、或いは第２実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
【００４９】
なお、第２の電極体１５は、多層基板５の積層内に形成しても良く、また、第４のコンデンサＣ４は、第３の中心導体８のポート部８ｂ側に接続されたもので説明したが、第１，第２の中心導体６，７のポート部６ａ、７ａ側にも接続されるように、第４のコンデンサＣ４を複数個設けても良い。
【００５０】
このような構成を有する非可逆回路素子は、送受信モジュールに組み込まれて使用されるが、次に、送受信モジュールの構成を図１１〜図１３に基づいて説明すると、低温焼成セラミック（ＬＴＣＣ）等の積層基板からなる回路基板２０は、有底の凹部（キャビティ）２０ａを有すると共に、この回路基板２０の上面と積層内には、接続用パターン２１ａと接地用パターン２１ｂからなる配線パターン２１が設けられている。
【００５１】
そして、本発明の非可逆回路素子の第２のヨーク３が凹部２０ａ内に収納されて、多層基板５の突出部５ｂが回路基板２０の上面に載置され、突出部５ｂに設けられた入出力用端子１１ａ、１１ｂが接続用パターン２１ａに接続されると共に、突出部５ｂに設けられた接地用端子１２ａ、１２ｂが接地用パターン２１ｂに接続され、また、第２のヨーク３が接地用パターン２１ｂに接続されると共に、回路基板２０には、種々の電子部品２２が搭載されて、所望の電気回路を有した送受信モジュールが形成されている。
【００５２】
なお、上記実施例では、第２のヨーク３が凹部２０ａ内に収納されたもので説明したが、第１のヨーク１が凹部２０ａ内に収納されるようにしても良い。
【００５３】
また、図１３は送受信装置の回路図を示し、この回路は、アンテナ２３と、このアンテナ２３に接続され、送信と受信に切り換えるアンテナスイッチ２４と、アンテナスイッチ２４の送信側に接続された非可逆回路素子２５と、この非可逆回路素子２５に接続されたパワーアンプ２６と、このパワーアンプ２６に接続された変調器２７と、この変調器２７に接続されたベースバンド部２８を有する。
【００５４】
更に、送受信装置の回路は、アンテナスイッチ２４の受信側に接続されたフィルタ２９と、このフィルタ２９に接続された増幅器３０と、この増幅器３０とベースバンド部２８間に接続された復調器３１を有すると共に、この復調器３１と変調器２７との間には、発振器３２が設けられた構成となっている。
【００５５】
そして、送受信モジュールには、アンテナスイッチ２４からパワーアンプ２６，増幅器３０間の点線で示すフロントエンドモジュールＭ１、或いはアンテナスイッチ２４から変調器２７，復調器３１、及び発振器３２間の点線で示すフロントエンドモジュールＭ２の回路が形成されたものとなっている。
なお、送受信モジュールの回路は、上記回路以外に種々変更できることは勿論である。
【図面の簡単な説明】
【００５６】
【図１】本発明の非可逆回路素子の第１実施例に係る平面図。
【図２】図１の２−２線における断面図。
【図３】本発明の非可逆回路素子の第１実施例に係り、第１のヨークと磁石を取り去った状態を示す平面図。
【図４】図３の４−４線における断面図。
【図５】本発明の非可逆回路素子の第１実施例に係り、第２のヨークの底板を取り去った状態を示す下面図。
【図６】本発明の非可逆回路素子の第１実施例に係る多層基板の下面図。
【図７】本発明の非可逆回路素子の第１実施例に係り、多層基板の積層内を示す下面図。
【図８】本発明の非可逆回路素子の第１実施例に係り、コンデンサとチップ型コンデンサを示す要部の拡大断面図。
【図９】本発明の非可逆回路素子の第２実施例に係り、第２のヨークの底板を取り去った状態を示す下面図。
【図１０】本発明の非可逆回路素子の第３実施例に係り、コンデンサとチップ型コンデンサを示す要部の拡大断面図。
【図１１】本発明の非可逆回路子を送受信モジュールに適用した状態を示す平面図。
【図１２】本発明の非可逆回路子を送受信モジュールに適用した状態を示す要部断面図。
【図１３】送受信装置に使用される回路図。
【図１４】従来の非可逆回路素子の分解斜視図。
【図１５】従来の非可逆回路素子の要部断面図。
【符号の説明】
【００５７】
１：第１のヨーク
１ａ：上板
１ｂ：側板
１ｃ：孔
２：磁石
３：第２のヨーク
３ａ：底板
３ｂ：側板
３ｃ：切り欠き部
３ｄ：段差部
４：フェライト部材
５：多層基板
５ａ：孔
５ｂ：突出部
６：第１の中心導体
６ａ：ポート部
６ｂ：アース部
７：第２の中心導体
７ａ：ポート部
７ｂ：アース部
８：第３の中心導体
８ａ：ポート部
８ｂ：アース部
９：接続体
１０ａ〜１０ｅ：導電体
１１ａ、１１ｂ：入出力用端子
１２ａ、１２ｂ：接地用端子
１３ａ〜１３ｆ：接続導体
１４：第１の電極体
１５：第２の電極体
１５ａ：広幅導体
１５ｂ：細幅導体
Ｃ１：第１のチップ型コンデンサ
Ｃ２：第２のチップ型コンデンサ
Ｃ３：第３のチップ型コンデンサ
Ｃ：チップ型コンデンサ
１６：絶縁体
１７ａ：第１の電極
１７ｂ：第２の電極
Ｃ４：第４（第１）のコンデンサ
Ｃ５：第５（第２）のコンデンサ
Ｒ：抵抗器
１８ａ：電極
１８ｂ：電極
１９：絶縁膜
２０：回路基板
２０ａ：凹部
２１：配線パターン
２１ａ：接続用パターン
２１ｂ：接地用パターン
２２：電子部品
２３：アンテナ
２４：アンテナスイッチ
２５：非可逆回路素子
２６：パワーアンプ
２７：変調器
２８：ベースバンド部
２９：フィルタ
３０：増幅器
３１：復調器
３２：発振器
Ｍ１，Ｍ２：フロントエンドモジュール
【図１】
2006211547.tif 000003
【図２】
2006211547.tif 000004
【図３】
2006211547.tif 000005
【図４】
2006211547.tif 000006
【図５】
2006211547.tif 000007
【図６】
2006211547.tif 000008
【図７】
2006211547.tif 000009
【図８】
2006211547.tif 000010
【図９】
2006211547.tif 000011
【図１０】
2006211547.tif 000012
【図１１】
2006211547.tif 000013
【図１２】
2006211547.tif 000014
【図１３】
2006211547.tif 000015
【図１４】
2006211547.tif 000016
【図１５】
2006211547.tif 000017