(57)【要約】【課題】消費電力を低減した電源回路を提供する。【解決手段】電子デバイスを試験する試験装置であって、電子デバイスに供給する試験パターンを生成するパターン発生部と、電子デバイスに電源電力を供給する電源回路と、電子デバイスが出力する出力信号に基づいて、電子デバイスの良否を判定する判定部とを備え、電源回路は、電子デバイスに印加するべき所定の入力電圧を生成する電圧源と、電圧源が生成した入力電圧に基づいて、電子デバイスに電源電力を供給するパワーデバイスと、パワーデバイスの駆動電力を供給する電源と、パワーデバイスが出力する電源電力に基づいて、電源がパワーデバイスに印加する駆動電圧を制御する電圧制御部とを有する試験装置を提供する。【選択図】図２
2006155419.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスを試験する試験装置であって、
前記電子デバイスに供給する試験パターンを生成するパターン発生部と、
前記電子デバイスに電源電力を供給する電源回路と、
前記電子デバイスが出力する出力信号に基づいて、前記電子デバイスの良否を判定する判定部と
を備え、
前記電源回路は、
前記電子デバイスに印加するべき所定の入力電圧を生成する電圧源と、
前記電圧源が生成した前記入力電圧に基づいて、前記電子デバイスに前記電源電力を供給するパワーデバイスと、
前記パワーデバイスの駆動電力を供給する電源と、
前記パワーデバイスが出力する前記電源電力に基づいて、前記電源が前記パワーデバイスに印加する駆動電圧を制御する電圧制御部と
を有する試験装置。
【請求項２】
前記パワーデバイスは、
前記入力電圧に応じた電圧を、前記電子デバイスに印加する増幅回路と、
前記入力電圧に応じて前記電子デバイスにソース電流を供給するソース側回路と、
前記入力電圧に応じて前記電子デバイスからシンク電流を引き込むシンク側回路と
を有し、
前記電圧制御部は、
前記電源が前記ソース側回路に印加するソース側駆動電圧を、前記パワーデバイスが出力する前記電源電力に基づいて制御する正電圧制御部と、
前記電源が前記シンク側回路に印加するシンク側駆動電圧を、前記パワーデバイスが出力する前記電源電力に基づいて制御する負電圧制御部と
を有する請求項１に記載の試験装置。
【請求項３】
前記電圧制御部は、前記パワーデバイスが出力する電源電圧を検出し、前記電源電圧が増大した場合に、前記駆動電圧を増大させ、前記電源電圧が減少した場合に、前記駆動電圧を減少させる
請求項１に記載の試験装置。
【請求項４】
前記電圧制御部は、前記電源電圧と前記駆動電圧との差分が略一定となるように、前記駆動電圧を制御する
請求項３に記載の試験装置。
【請求項５】
前記電圧制御部は、前記パワーデバイスが出力する電源電流を検出し、前記電源電流が減少した場合に前記駆動電圧を増加させ、前記電源電流が増加した場合に前記駆動電圧を減少させる
請求項１に記載の試験装置。
【請求項６】
前記電圧制御部は、前記パワーデバイスが出力する電源電圧を更に検出し、前記駆動電圧から前記電源電圧を引いた値が、予め定められた値より小さくならないように、前記駆動電圧を制御する
請求項５に記載の試験装置。
【請求項７】
前記パワーデバイスは、前記入力電圧と略等しい電源電圧を出力し、
前記電圧制御部は、前記入力電圧を検出し、前記電源電圧と前記入力電圧との差分が略一定となるように、前記駆動電圧を制御する。
請求項１に記載の試験装置。
【請求項８】
前記電圧制御部は、
制御するべき前記電源電圧と前記駆動電圧との前記差分が予め与えられ、検出した前記電源電圧に前記差分を加算するオフセット回路と、
予め定められた基準電圧と、前記オフセット回路が出力する前記電源電圧との差分に基づいて、前記駆動電圧を制御するドライバと
を有する請求項４に記載の試験装置。
【請求項９】
前記電圧制御部は、検出した前記電源電圧を、所定の電圧範囲にクランプする飽和防止回路を更に有する請求項８に記載の試験装置。
【請求項１０】
定電圧を出力する電源回路であって、
出力するべき電圧に応じた入力電圧を生成する電圧源と、
前記電圧源が生成した前記入力電圧に基づいて、外部に前記電源電力を供給するパワーデバイスと、
前記パワーデバイスの駆動電力を供給する電源と、
前記パワーデバイスが出力する前記電源電力に基づいて、前記電源が前記パワーデバイスに印加する駆動電圧を制御する電圧制御部と
を備える電源回路。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスを試験する試験装置、及び試験装置等に用いられる電源回路に関する。
【背景技術】
【０００２】
従来、電子デバイスを試験する試験装置には、当該電子デバイスに電力を供給するための電源回路が設けられている。例えば電源回路は、電子デバイスに印加する電源電圧及び電源電流を生成するパワーデバイスと、当該パワーデバイスを駆動するための電源とを有している。
【０００３】
例えばパワーデバイスは、与えられる入力電圧を増幅し、電源電圧として出力する増幅回路と、入力電圧に応じて電子デバイスにソース電流を供給するソース側回路と、入力電圧に応じて電子デバイスからシンク電流を引き込むシンク側回路とを有している。ソース側回路及びシンク側回路は、電源と電子デバイスとの間に設けられたＣＭＯＳを有し、当該ＣＭＯＳのゲート端子には、入力電圧に応じた電圧が印加され、入力電圧に応じて、電源から電子デバイスに電源電流を供給するか、電子デバイスから電源に電源電流を引き込むかを制御する。
【０００４】
関連する特許文献等は、現在認識していないため、その記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来の電源回路では、電源からパワーデバイスに印加される駆動電圧は一定であった。また、ソース側回路及びシンク側回路には、駆動電圧と電源電圧との差分が印加される。このとき、例えば電源電圧が非常に小さくなった場合、ソース側回路及びシンク側回路には、駆動電圧と略等しい電圧が印加され、パワーデバイスにおける電力消費が増大してしまう。
【０００６】
このため本発明は、上述した課題を解決することのできる試験装置及び電源回路を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の形態においては、電子デバイスを試験する試験装置であって、電子デバイスに供給する試験パターンを生成するパターン発生部と、電子デバイスに電源電力を供給する電源回路と、電子デバイスが出力する出力信号に基づいて、電子デバイスの良否を判定する判定部とを備え、電源回路は、電子デバイスに印加するべき所定の入力電圧を生成する電圧源と、電圧源が生成した入力電圧に基づいて、電子デバイスに電源電力を供給するパワーデバイスと、パワーデバイスの駆動電力を供給する電源と、パワーデバイスが出力する電源電力に基づいて、電源がパワーデバイスに印加する駆動電圧を制御する電圧制御部とを有する試験装置を提供する。
【０００８】
パワーデバイスは、入力電圧に応じた電圧を、電子デバイスに印加する増幅回路と、入力電圧に応じて電子デバイスにソース電流を供給するソース側回路と、入力電圧に応じて電子デバイスからシンク電流を引き込むシンク側回路とを有し、電圧制御部は、電源がソース側回路に印加するソース側駆動電圧を、パワーデバイスが出力する電源電力に基づいて制御する正電圧制御部と、電源がシンク側回路に印加するシンク側駆動電圧を、パワーデバイスが出力する電源電力に基づいて制御する負電圧制御部とを有してよい。
【０００９】
電圧制御部は、パワーデバイスが出力する電源電圧を検出し、電源電圧が増大した場合に、駆動電圧を増大させ、電源電圧が減少した場合に、駆動電圧を減少させてよい。電圧制御部は、電源電圧と駆動電圧との差分が略一定となるように、駆動電圧を制御してよい。
【００１０】
電圧制御部は、パワーデバイスが出力する電源電流を検出し、電源電流が減少した場合に駆動電圧を増加させ、電源電流が増加した場合に駆動電圧を減少させてよい。電圧制御部は、パワーデバイスが出力する電源電圧を更に検出し、駆動電圧から電源電圧を引いた値が、予め定められた値より小さくならないように、駆動電圧を制御してよい。
【００１１】
パワーデバイスは、入力電圧と略等しい電源電圧を出力し、電圧制御部は、入力電圧を検出し、電源電圧と入力電圧との差分が略一定となるように、駆動電圧を制御してよい。電圧制御部は、制御するべき電源電圧と駆動電圧との差分が予め与えられ、検出した電源電圧に差分を加算するオフセット回路と、予め定められた基準電圧と、オフセット回路が出力する電源電圧との差分に基づいて、駆動電圧を制御するドライバとを有してよい。記電圧制御部は、検出した電源電圧を、所定の電圧範囲にクランプする飽和防止回路を更に有してよい。
【００１２】
本発明の第２の形態においては、定電圧を出力する電源回路であって、出力するべき電圧に応じた入力電圧を生成する電圧源と、電圧源が生成した入力電圧に基づいて、外部に電源電力を供給するパワーデバイスと、パワーデバイスの駆動電力を供給する電源と、パワーデバイスが出力する電源電力に基づいて、電源がパワーデバイスに印加する駆動電圧を制御する電圧制御部とを備える電源回路を提供する。
【００１３】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【００１４】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１５】
図１は、本発明の実施形態に係る試験装置１００の構成の一例を示す図である。試験装置１００は、半導体回路等の電子デバイス２００を試験する装置であって、パターン発生部１０、波形成形部１２、判定部１４、及び電源回路２０を備える。
【００１６】
パターン発生部１０は、電子デバイス２００に供給する試験パターンを生成する。例えば、パターン発生部１０は、電子デバイス２００に供給するべき信号を、１又は０のデータ値の配列で示したパターン、及び当該データ値に応じた信号を電子デバイス２００に供給するべきタイミングを示したパターン等を生成する。
【００１７】
派形成形部１２は、パターン発生部１０が生成した試験パターンに基づいて、電子デバイス２００に供給するべき試験信号を生成する。また、電源回路２０は、電子デバイス２００を駆動するための電源電力を供給する。
【００１８】
また、判定部１４は、電子デバイス２００が出力する出力信号と、パターン発生部１０が生成する期待値信号とを比較し、電子デバイス２００の良否を判定する。本例において試験装置１００は、出力信号に基づいて良否を判定したが、他の例における試験装置においては、電源回路２０から電子デバイス２００に供給される電源電流を検出し、当該電源電流に基づいて良否を判定する装置であってもよい。
【００１９】
図２は、電源回路２０の構成の一例を示す図である。電源回路２０は、電圧源として機能するデジタルアナログコンバータ２８（以下、Ｄ／Ａ２８と称する）、電源２２、正電圧制御部２４、負電圧制御部２６、差動増幅器３０、電流制御部３２、パワーデバイス４０、電流検出抵抗３８、電流検出部３４、及び負荷３６を有する。
【００２０】
Ｄ／Ａ２８は、電子デバイス２００に印加するべき電圧値を示すデジタルデータが与えられ、当該デジタルデータに応じた入力電圧を生成する。パワーデバイス４０は、差動増幅器３０を介して入力電圧を受け取り、当該入力電圧に基づいて、電子デバイス２００に電源電力を供給する。電源２２は、パワーデバイス４０の駆動電力を供給するための電源である。
【００２１】
また、差動増幅器３０は、出力端子から電子デバイス２００に供給される電源電圧がフィードバックされ、当該電源電圧が、Ｄ／Ａ２８が出力する入力電圧と等しくなるように、パワーデバイス４０に供給する電圧を制御する。このような構成により、電源回路２０は、電子デバイス２００に精度のよい電源電圧を供給する。
【００２２】
電流検出抵抗３８は、電子デバイス２００に接続される出力端子と、パワーデバイス４０との間に設けられる。電流検出部３４は、電流検出抵抗３８の両端の電位差を検出し、検出した値を電流制御部３２に供給する。電流制御部３２は、電流検出部３４が検出した電位差が、予め定められた値以上にならないように、差動増幅器３０が出力する電圧を制御する。このような構成により、電源回路２０は、電子デバイス２００に過電流を供給することを防止する。
【００２３】
また、正電圧制御部２４及び負電圧制御部２６は、電源２２からパワーデバイス４０に印加される駆動電圧を制御する電圧制御部であって、当該電圧制御部は、パワーデバイス４０が出力する電源電力に基づいて、電源２２がパワーデバイス４０に印加する駆動電圧を制御する。本例において電圧制御部は、パワーデバイス４０が出力する電源電圧を検出し、電源電圧が増大した場合に、パワーデバイス４０に印加する駆動電圧を増大させ、電源電圧が減少した場合に、パワーデバイス４０に印加する駆動電圧を減少させる。また電圧制御部は、当該電源電圧と当該駆動電圧との差分が略一定となるように、駆動電圧を制御することが好ましい。つまり、パワーデバイス４０が出力する電源電圧に追従して、パワーデバイス４０に印加する駆動電圧を変動させる。このような制御により、パワーデバイス４０において不要な電力消費を低減することができる。
【００２４】
パワーデバイス４０は、増幅回路４６、ソース側回路４２、及びシンク側回路４４を有する。増幅回路４６は、与えられる入力電圧に応じた電源電圧を生成し、電流検出抵抗３８を介して電子デバイス２００に印加する。本例において増幅回路４６は、与えられる入力電圧と略等しい電源電圧を生成する。
【００２５】
ソース側回路４２は、入力電圧に応じて、電流検出抵抗３８を介して電子デバイス２００にソース電流を供給する。本例においてソース側回路４２は、電源２２と電子デバイス２００との間に設けられ、ゲート端子に入力電圧に応じた電圧が与えられるＰ型のＣＭＯＳを有する。当該ＣＭＯＳは、入力電圧が所定値以上である場合にオン状態となり、電源２２からのソース電流を電子デバイス２００に供給する。
【００２６】
シンク側回路４４は、入力電圧に応じて、電流検出抵抗３８を介して電子デバイス２００からシンク電流を引き込む。本例においてソース側回路４４は、電源２２と電子デバイス２００との間に設けられ、ゲート端子に入力電圧に応じた電圧が与えられるＮ型のＣＭＯＳを有する。当該ＣＭＯＳは、入力電圧が所定値以下である場合にオン状態となり、電子デバイス２００から電源２２にシンク電流を引き込む。
【００２７】
正電圧制御部２４は、電源２２とソース側回路４２との間に設けられ、電源２２がソース側回路４２に印加するソース側駆動電圧を、パワーデバイス４０が出力する電源電力に基づいて制御する。例えば正電圧制御部２４は、前述したように電源電圧とソース側駆動電圧との差分が略一定値となるように、ソース側駆動電圧を制御する。
【００２８】
負電圧制御部２６は、電源２２とシンク側回路４４との間に設けられ、電源２２がシンク側回路４４に印加するシンク側駆動電圧を、パワーデバイス４０が出力する電源電力に基づいて制御する。例えば負電圧制御部２６は、前述したように電源電圧とソース側駆動電圧との差分が略一定値となるように、シンク側駆動電圧を制御する。
【００２９】
従来の電源回路においては、パワーデバイスのソース側回路及びシンク側回路のそれぞれに対して、別個に電源を設けている。本例における電源回路２０によれば、ソース側回路４２及びシンク側回路４４に対して共通の電源２２を設けているため、電源２２の容量を略半分にすることができる。本例の電源回路２０では、パワーデバイス４０が大電流を出力する場合、パワーデバイス４０のソース側回路４２及びシンク側回路４４は片側のみが動作するため、電源２２を共通にした場合であっても、不都合は生じない。
【００３０】
図３は、正電圧制御部２４がソース側回路４２に印加するソース側駆動電圧ＶＰＰＳの波形の一例を示す図である。前述したように、正電圧制御部２４は、電源電圧Ｖｂとソース側駆動電圧ＶＰＰＳとの差分が略一定の電圧ＶＯＳとなるように、ソース側駆動電圧ＶＰＰＳを制御する。また、本例においては、ソース側駆動電圧ＶＰＰＳのみを説明したが、負電圧制御部２６も同様に、シンク側駆動電圧ＶＭＰＳを制御する。例えば、電源電圧Ｖｂから所定の電圧値ＶＯＳを減じた電圧になるように、シンク側駆動電圧ＶＭＰＳを制御する。
【００３１】
このような制御により、ソース側回路４２及びシンク側回路４４に、必要以上の電圧を印加することを防ぐことができる。このため、ソース側回路４２及びシンク側回路４４における不要な電力消費を低減することができる。
【００３２】
図４は、正電圧制御部２４及び負電圧制御部２６の構成の一例を示す図である。正電圧制御部２４及び負電圧制御部２６は略同一の構成を有しており、それぞれドライバ６２、パルス幅制御器６４、増幅器６６、リミット回路７５、スイッチ（５８、６０）、誘導成分５６、及びコンデンサ５４を有する。また、正電圧制御部２４及び負電圧制御部２６は、信号発生器５０及び電圧源５２を共有する。信号発生器５０は、所定の周波数の周期信号を生成する回路であり、電圧源５２は、所定の基準電圧を出力する。
【００３３】
次に、正電圧制御部２４の動作を例として説明する。増幅器６６は、電源電圧Ｖｂに応じた電圧をリミット回路７５から受け取り、当該電圧と基準電圧との差分を増幅して出力する。パルス幅制御器６４は、周期信号のパルス幅を、増幅器６６が出力する電圧に基づいて制御する。
【００３４】
ドライバ６２は、パルス幅制御器６４がパルス幅を制御した周期信号に基づいて、ソース側駆動電圧ＶＰＰＳを制御する。本例において、ドライバ６２は、周期信号がＨレベルを示す場合に、スイッチ５８をオン状態とし、スイッチ６０をオフ状態とする。また周期信号がＬレベルを示す場合に、スイッチ５８をオフ状態とし、スイッチ６０をオン状態とする。スイッチ５８及びスイッチ６０は、電源２２と接地電位との間に直列に設けられ、スイッチ５８及びスイッチ６０との接続点における電位により、誘導成分５６を介してコンデンサ５４を充放電する。
【００３５】
つまり、ドライバ６２に与えられる周期信号のデューティー比を制御することにより、ソース側駆動電圧ＶＰＰＳを制御することができる。本例においては、周期信号のパルス幅を電源電圧Ｖｂに応じて制御するため、電源電圧Ｖｂに応じて、ソース側駆動電圧ＶＰＰＳを制御することができる。
【００３６】
また、リミット回路７５は、加算部（６８、７０）、飽和防止回路７２、及びオフセット回路７４を有する。オフセット回路７４は、一定に制御するべき、電源電圧Ｖｂとソース側駆動電圧ＶＰＰＳとの差分ＶＯＳが予め与えられ、当該差分に応じたオフセット電圧を出力する。加算部７０は、パワーデバイス４０が出力する電源電圧Ｖｂと当該オフセット電圧とを受け取り、加算する。このような構成により、電源電圧Ｖｂとソース側駆動電圧ＶＰＰＳとの差を所望の電圧値ＶＯＳに制御することができる。
【００３７】
また、飽和防止回路７２は、加算部７０が受け取った電源電圧Ｖｂを、所定の電圧範囲にクランプする。つまり、電源電圧Ｖｂが所定の電圧範囲外である場合、電源電圧Ｖｂを、当該電圧範囲の上限値に変換する。このような構成により、ソース側回路４２に過電圧を印加することを防ぐことができる。また加算部６８は、加算部７０が出力する電圧に、正電圧制御部２４がソース側回路４２に印加するソース側駆動電圧ＶＰＰＳを加算して、増幅器６６に出力する。また、負電圧制御部２６の動作は、正電圧制御部２４の動作と略同一であるため、その記載を省略する。
【００３８】
図５は、リミット回路７５の構成の一例を示す図である。リミット回路７５は、複数の抵抗（７６、７８、８０、８８、９０、９２）、飽和防止回路７２、オフセット回路７４、増幅器８６、及び保護回路８４を有する。
【００３９】
増幅器８６は、負入力端子に、抵抗９０を介して電源電圧Ｖｂを受け取り、正入力端子が接地される差動増幅器である。つまり、増幅器８６は、負入力端子に入力される電圧を反転して出力する。
【００４０】
オフセット回路７４は、所定のオフセット電圧を出力する電圧源であって、抵抗９２を介して増幅器８６の負入力端子に接続される。つまり、オフセット回路７４は、電源電圧Ｖｂにオフセット電圧Ｖｏｆｆｓｅｔを加算して、増幅器８６の負入力端子に供給する。
【００４１】
抵抗８８は、増幅器８６の負入力端子と出力端子との間に設けられる。また飽和防止回路７２は、増幅器８６の負入力端子と出力端子との電位差を所定の範囲にクランプする。飽和防止回路７２は、増幅器８６の負入力端子と出力端子との間に設けられ、極性の異なる複数のツェナーダイオードを有してよい。
【００４２】
また、保護回路８４は、増幅器８６の負入力端子に所定の値以上の絶対値の電圧が印加された場合に、負入力端子を接地する回路である。例えば、保護回路８４は、増幅器８６の負入力端子と接地電位との間に設けられ、並列に配置された極性の異なる２つのダイオードを有してよい。
【００４３】
通常、増幅器８６が出力する電圧は、−（Ｖｂ＋Ｖｏｆｆｓｅｔ）となる。増幅器８６の出力端子は、抵抗８０を介して増幅器６６の負入力端子に接続される。また、増幅器６６の負入力端子は、抵抗７８を介して接地電位に接続され、また抵抗７６を介して、パワーデバイス４０に印加される駆動電圧（例えば、ソース側駆動電圧ＶＰＳＳ）を受け取る。
【００４４】
増幅器６６は、負入力端子に印加される電圧が、電圧源５２が生成する基準電圧Ｖｒｅｆと等しくなるように、駆動電圧ＶＰＰＳを制御するため、電源電圧Ｖｂに応じて、駆動電圧を制御することができる。
【００４５】
例えば、抵抗（７６、７８、８０、８８、９０、９２）の抵抗値が全て等しい場合、駆動電圧ＶＰＰＳは以下の式で表される。
ＶＰＰＳ＝３×Ｖｒｅｆ＋Ｖｏｆｆｓｅｔ＋Ｖｂ
【００４６】
また、飽和防止回路７２が、正の電源電圧Ｖｂをクランプした場合、駆動電圧ＶＰＰＳは、以下の式で表される。
ＶＰＰＳ＝３×Ｖｒｅｆ＋Ｖｚ１＋Ｖｄ
但し、Ｖｚ１は、飽和防止回路７２が有する順方向のツェナーダイオードの降伏電圧を示し、Ｖｄは当該ツェナーダイオードにおける降下電圧を示す。
【００４７】
また、飽和防止回路７２が、負の電源電圧Ｖｂをクランプした場合、駆動電圧ＶＰＰＳは、以下の式で表される。
ＶＰＰＳ＝３×Ｖｒｅｆ−Ｖｚ２−Ｖｄ
但し、Ｖｚ２は、飽和防止回路７２が有する逆方向のツェナーダイオードの降伏電圧を示し、Ｖｄは当該ツェナーダイオードにおける降下電圧を示す。
【００４８】
このように、本例におけるオフセット回路７４によれば、所定の電圧範囲において、電源電圧と駆動電圧との差分を一定にして、駆動電圧を電源電圧に追従させることができる。このため、パワーデバイス４０における余剰消費電力を低減することができる。
【００４９】
図６は、電源回路２０の構成の他の例を示す図である。本例における電源回路２０は、図２から図５において説明した電源回路２０と同一の構成要素を有する。図６において図２と同一の符号を付した構成要素は、図２に関連して説明した構成要素と同一の機能及び構成を有してよい。
【００５０】
本例における電源回路２０は、図２に関連して説明した電源回路２０の動作に対し、電流検出部３４が検出した電源電流に基づいて、駆動電圧を制御する点で異なる。本例におけるそれぞれの電圧制御部は、パワーデバイス４０が出力する電源電流を検出し、電源電流が減少した場合に、駆動電圧を増加させ、電源電流が増加した場合に駆動電圧を減少させる。
【００５１】
このような制御により、電源電流が大きい場合には、駆動電圧を小さくすることができるため、パワーデバイス４０における消費電流を低減することができる。また、例えばパワーデバイス４０のソース側回路４２に与えるソース側駆動電圧は、パワーデバイス４０が出力する電源電圧より、所定値以上大きい必要がある。このため、正電圧制御部２４は、パワーデバイス４０が出力する電源電圧を更に検出し、ソース側駆動電圧から電源電圧を引いた値が、予め定められた値より小さくならないように、ソース側駆動電圧を制御する。
【００５２】
図７は、ソース側駆動電圧ＶＰＰＳの波形の一例を示す図である。前述したように、正電圧制御部２４は、電源電流Ｉｏの変化に応じて、ソース側駆動電圧ＶＰＰＳを制御する。このとき、正電圧制御部２４は、ソース側駆動電圧ＶＰＰＳから電源電圧Ｖｂを引いた値が、予め定められた電圧値ＶＯＳより小さくならないように、ソース側駆動電圧ＶＰＰＳを制御する。このような制御により、パワーデバイス４０に必要な電圧を供給しつつ、パワーデバイス４０における消費電力を低減させることができる。
【００５３】
このような制御は、例えば図４に示した電圧制御部の回路において、オフセット回路７４に、電源電圧Ｖｂに代えて、電流検出部３４の出力電圧を印加することによって行うことができる。このとき、例えばパルス幅制御器６４が生成するパルス幅の下限を、電源電圧Ｖｂに基づいて規定することにより、ソース側駆動電圧ＶＰＰＳが、電源電圧Ｖｂに所定値ＶＯＳを加算した値より低くなることを防ぐことができる。また、飽和防止回路７２の設定値を、電源電圧Ｖｂによって調整することによっても、同様にソース側駆動電圧ＶＰＰＳが、電源電圧Ｖｂに所定値ＶＯＳを加算した値より低くなることを防ぐことができる。
【００５４】
図８は、電源回路２０の構成の更なる他の例を示す図である。本例における電源回路２０は、図２に関連して説明した電源回路２０の構成に加え、リミット回路９６を更に有する。図８において図２と同一の符号を付した構成要素は、図２に関連して説明した構成要素と同一の機能及び構成を有してよい。また、本例における電源回路２０は、図６に関連して説明した電源回路２０と同様に、パワーデバイス４０が出力する電源電流に基づいて、パワーデバイス４０に印加する駆動電圧を制御する。
【００５５】
本例における正電圧制御部２４及び負電圧制御部２６は、図４において説明した増幅器６６の増幅率を小さくすることにより、電源電圧Ｖｂの変動に駆動電圧を追従させない。そして、電源２２からパワーデバイス４０に電源電流を伝送する伝送線におけるラインインピーダンスにより、電源電流に応じて駆動電圧を変動させる。また、リミット回路９６は、パワーデバイス４０に印加される駆動電圧が、電源電圧に所定値を加算した電圧より小さくならないように、それぞれの電圧制御部を制御する。
【００５６】
例えば、リミット回路９６は、駆動電圧及び電源電圧を検出し、駆動電圧が電源電圧に所定値を加算した電圧より小さくなった場合に、パルス幅制御器６４におけるパルス幅を増大させる。
【００５７】
このような構成によっても、図６において説明した電源回路２０と同様に、パワーデバイス４０に必要な電圧を供給しつつ、パワーデバイス４０における消費電力を低減させることができる。
【００５８】
図９は、電源回路２０の構成の更なる他の例を示す図である。本例における電源回路２０は、図２に関連して説明した電源回路２０と略同一の構成を有する。図９において図２と同一の符号を付した構成要素は、図２に関連して説明した構成要素と同一の機能及び構成を有してよい。
【００５９】
本例における電源回路２０は、図２に関連して説明した電源回路２０の動作に対し、パワーデバイス４０に印加される入力電圧を検出し、パワーデバイス４０が出力する電源電圧と、当該入力電圧との差分が略一定になるように、パワーデバイス４０に印加する駆動電圧を制御する点で異なる。本例における増幅回路４６は、入力電圧と略等しい電源電圧を出力する回路である。
【００６０】
このような制御は、図４に示した電圧制御部の回路において、オフセット回路７４に、電源電圧Ｖｂに代えて、当該入力電圧を印加することによって行うことができる。本例における電源回路２０によっても、図２において説明した電源回路２０と同様に、パワーデバイス４０における消費電力を低減することができる。
【００６１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【産業上の利用可能性】
【００６２】
以上から明らかなように、本発明によれば、消費電力を低減した電源回路を提供することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態に係る試験装置１００の構成の一例を示す図である。
【図２】電源回路２０の構成の一例を示す図である。
【図３】正電圧制御部２４がソース側回路４２に印加するソース側駆動電圧ＶＰＰＳの波形の一例を示す図である。
【図４】正電圧制御部２４及び負電圧制御部２６の構成の一例を示す図である。
【図５】オフセット回路７４の構成の一例を示す図である。
【図６】電源回路２０の構成の他の例を示す図である。
【図７】ソース側駆動電圧ＶＰＰＳの波形の一例を示す図である。
【図８】電源回路２０の構成の更なる他の例を示す図である。
【図９】電源回路２０の構成の更なる他の例を示す図である。
【符号の説明】
【００６４】
１０・・・パターン発生部、１２・・・波形成形部、１４・・・判定部、２０・・・電源回路、２２・・・電源、２４・・・正電圧制御部、２６・・・負電圧制御部、２８・・・デジタルアナログコンバータ、３０・・・差動増幅器、３２・・・電流制御部、３４・・・電流検出部、３６・・・負荷、３８・・・電流検出抵抗、４０・・・パワーデバイス、４２・・・ソース側回路、４４・・・シンク側回路、４６・・・増幅回路、５０・・・信号発生器、５２・・・電圧源、５４・・・コンデンサ、５６・・・誘導成分、５８、６０・・・スイッチ、６２・・・ドライバ、６４・・・パルス幅制御器、６６・・・増幅器、６８、７０・・・加算部、７２・・・飽和防止回路、７４・・・オフセット回路、７５・・・リミット回路、７６、７８、８０、８８、９０、９２・・・抵抗、８４・・・保護回路、８６・・・増幅器、９６・・・リミット回路、１００・・・試験装置、２００・・・電子デバイス
【図１】
2006155419.tif 000003
【図２】
2006155419.tif 000004
【図３】
2006155419.tif 000005
【図４】
2006155419.tif 000006
【図５】
2006155419.tif 000007
【図６】
2006155419.tif 000008
【図７】
2006155419.tif 000009
【図８】
2006155419.tif 000010
【図９】
2006155419.tif 000011