(57)【要約】      （修正有）【課題】非同期の２信号を入力とする論理ブロックでは、出力に発生するグリッチや期待外の動作により、後段の論理回路に誤動作をもたらす原因となる。そのためこれら非同期信号を入力とする衝突点(論理ブロック)を検出する必要がある。【解決手段】論理レベルのネットリストを下位の論理回路まで階層展開Ｓ−１３させ、２つの信号を設定Ｓ−１４する。信号に従い幅優先検索によりループ回路を含む第１経路の検索Ｓ−１５と第２経路の検索Ｓ−１６を行い、衝突点を検索する。さらに信号を入れ替え第１経路の検索Ｓ−１７と第２経路の検索Ｓ−１８を行い、衝突点を検索する。これらの結果を合わせることで高速で漏れのない衝突点が検索でき、衝突点における論理動作や、動作タイミングが確認できる。また、トランジスタレベルのネットリストを論理レベルのネットリストに変換する事により、トランジスタレベルの回路を扱えるようにした。【選択図】  図１
2006323727.tif 000002
【特許請求の範囲】
【請求項１】
論理レベルのネットリストを読み込み、該ネットリストを展開した論理回路において指定した２信号からの経路検索を行い、該２信号の伝播信号が入力される論理ブロックを検出、表示することを特徴とする論理検証方法。
【請求項２】
前記論理レベルのネットリストとして、トランジスタレベルのネットリストから変換されたことを特徴とする請求項１に記載の論理検証方法。
【請求項３】
前記経路検索は、前記２信号の一方を始点とした第１経路と、前記２信号の他方を始点とした第２経路を経路検索することを特徴とする請求項１又は請求項２に記載の論理検証方法。
【請求項４】
前記経路検索は、さらに前記２信号の他方を始点とした第１経路と、前記２信号の一方を始点とした第２経路を経路検索することを特徴とする請求項３に記載の論理検証方法。
【請求項５】
前記経路検索は、前記２信号の伝播信号が入力される論理ブロックを検出した以降の経路については検索しないことを特徴とする請求項３又は請求項４に記載の論理検証方法。
【請求項６】
前記経路検索は、前記２信号の伝播信号が入力される論理ブロックを検出した以降の経路において、さらに前記２信号の伝播信号が入力する論理ブロックを検出した場合には該論理ブロックを削除することを特徴とする請求項３又は請求項４に記載の論理検証方法。
【請求項７】
前記経路検索は、前記２信号の一方を始点とし、前記２信号の他方を終点として経路検索し、その後、逆方向に後退検索することを特徴とする請求項１又は請求項２に記載の論理検証方法。
【請求項８】
前記経路検索は、さらに前記２信号の他方を始点とし、前記２信号の一方を終点として経路検索し、その後逆方向に後退検索することを特徴とする請求項７に記載の論理検証方法。
【請求項９】
論理検証装置において、請求項１又は請求項２に記載の論理検出方法を備えたことを特徴とする論理検証装置。
【請求項１０】
前記論理検証装置における経路検索は、各論理ブロックに複数のフラグを設定し、幅優先検索によりループ回路の検索が可能である事を特徴とする請求項９に記載の論理検証装置。
【請求項１１】
論理レベルのネットリストを全て中央処理部に読み込み、経路検索、衝突点検索を一括処理する事により、高速な処理が可能である事を特徴とする論理検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理回路の論理検証方法及び論理検証装置に係り、特に複数の非同期信号が入力される論理回路を抽出し、論理検証を行う検証方法及び論理検証装置に関する。
【背景技術】
【０００２】
半導体装置は大規模化され、多くの論理回路、トランジスタを備え、半導体装置の設計、検証は計算機を用いたＣＡＤ（computer aided design）により行われている。またこれらのＣＡＤにおいて各回路は、上位の動作記述から、論理レベルネットリスト（例えば、Ｖｅｒｉｌｏｇネットリスト等）、そして下位のトランジスタレベルのネットリスト（例えばＳｐｉｃｅネットリスト等）で表現される。
【０００３】
半導体装置の一部の回路には非同期の論理回路部分が存在している。非同期の２信号を入力とする論理ブロック（以後、論理ゲートを含む何らかの論理動作をする要素を論理ブロックと記す）では、出力に発生するグリッチや想定外の動作により、後段の論理回路に誤動作をもたらす原因となる場合がある。半導体メモリ回路は内部にＦ／Ｆをほとんど持たずメモリコアと周辺回路で構成されるため、非同期信号を同期化せずに直接使用する箇所が多い。そのためこれら非同期信号が入力となる衝突点(論理ブロック)をすべて検出し、論理シミュレーションや回路シミュレーションの過渡解析を実行することで論理不良となるかを確認検証する必要がある。
【０００４】
従来は人手により、グリッチ発生や期待外動作の危険性がある非同期２信号を入力とする論理ブロックを抽出し検証していたが、漏れが発生し論理不良として問題を起こしていた。従って、これら論理ブロック抽出の手段として論理検証プログラム等を使用し、非同期２信号を入力とする全ての論理ブロックを検出する方法が考案された。この方法の処理の流れをあらわしたものが図１８である。しかし、この方法は下記のような課題があった。
【０００５】
（１）非同期２信号の衝突点を検出するための専用の装置はなく、そのため論理デバッガー（例えば、ＮＯＶＡＳ社のＤｅｂｕｓｓｙ；商品名）やネットリストビューワ（例えば、Ｃｏｎｃｅｐｔ社のＧａｔｅＶｉｓｉｏｎ；商品名）の一機能により一始点ずつ経路を抽出する。その後人手や専用の外付け処理プログラムを新たに作成し、これらにより２つの経路を総当りで比較を行い衝突点となる素子を検出していた。これにより多くの処理時間がかかっていた。
【０００６】
（２）半導体メモリ回路の論理レベルネットリスト（Ｖｅｒｉｌｏｇネットリスト等）では、一部動作記述への置換え部分があり、全ての回路が含まれていない。他方、半導体メモリ記述の中心であるトランジスタレベルのネットリスト(ＳＰＩＣＥネットリスト等)では全ての回路が含まれているが、論理デバッガー等では扱えない。
【０００７】
（３）閉回路（以後、ループ経路と略す）内の衝突点を完全に検索できず経路に漏れがあった。
【０００８】
半導体装置の設計、検証に用いられるＣＡＤについては多くの特許文献がある。特許文献１にはＲＴＬ記述されたセルライブラリを用いた論理回路のシミュレーション手法が開示されている。特許文献２には対話型のシミュレーション手法が開示されている。特許文献３には出力から逆に入力側に信号をトレースする手法が開示されている。特許文献４には信号の流れが分岐、合流を繰り返す回路網において、信号パスを縮退させ、望ましいパスを選択しシミュレーションする手法が開示されている。特許文献５には論理回路において発振ループが存在するかどうかを検索する手法が開示されている。特許文献６にはワイヤードオア接続されている節点を検索する手法が開示されている。特許文献７にはトランジスタレベルから逆に論理レベルに展開する手法が開示されている。
【０００９】
しかしこれらの特許文献においては、本発明の課題である非同期信号が入力される衝突点(論理ブロック)を検出し、論理シミュレーションや回路シミュレーションの過渡解析を実行することで、衝突点における論理不良を防止する手法についての記載がなく、その示唆もない。
【００１０】
【特許文献１】特開２００２−２８８２５８号公報
【特許文献２】特開平０７−３３４５３３号公報
【特許文献３】特開平０１−０２６９７９号公報
【特許文献４】特開２００２−３２４０９９号公報
【特許文献５】特開２００２−１６９８５２号公報
【特許文献６】特開２０００−２８５１４５号公報
【特許文献７】特開２００１−１３４６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記したように非同期の２信号を入力とする論理ブロックでは、出力に発生するグリッチや期待外の動作により、後段の論理回路に誤動作をもたらす原因となる場合がある。そのためこれら非同期信号が入力となる衝突点(論理ブロック)をすべて検出し、論理シミュレーションや回路シミュレーションの過渡解析を実行することで論理不良となるかを確認検証する必要がある。しかし衝突点を検索するための処理時間が長く、また衝突点を検索できずに漏れがあるという問題がある。
【００１２】
本発明の課題は，上記した問題に鑑み、非同期２信号を入力とする論理ブロックを高速に検出することで、非同期ロジックの検証効率を向上させることができる論理検証方法、及び論理検証装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。
【００１４】
本発明の論理検証方法は、論理レベルのネットリストを読み込み階層展開する。その後、２信号を経路始点として指定し、論理回路の経路検索を実施する。検索結果から２信号の衝突点を検出し出力することを特徴とする。
【００１５】
さらに本発明の検証方法においては、トランジスタレベルのネットリストを階層展開し、次にゲート認識を実施し論理レベルのネットリストに変換して、衝突点の検出を行うこともできる。本発明の第２の観点によれば、本発明の論理検出方法を備えた論理検証装置が得られる。
【発明の効果】
【００１６】
本発明の効果を半導体装置として、半導体メモリ回路に適用した場合を例として説明する。本発明によれば、半導体メモリ回路の周辺回路に適用した場合、以下の３つの効果がある。
【００１７】
（１）第１の効果は、簡単でかつ高速に２信号の衝突点検出が可能となる事である。その理由は、５１２メガビット級の大容量ＤＲＡＭで、論理レベルのネットリストの総論理ブロック数は２０万程度であり、全て計算機メモリに格納可能である。このため、そのまま２信号の衝突点の検索まで一括処理が可能である。こうすると衝突点検出において、各論理ブロックに関する処理は、高々４回となるため、処理は高速となる。現在の計算機能力では、実行時間としては１分以下である。また、論理検証装置がこれらの工程フローを一連の動作として実施する為、手間が掛からず簡単に２信号の衝突点検出が可能である。
【００１８】
従来は信号毎の論理コーン抽出後に一度ファイル出力し、その後ファイルを外付け処理プログラムに読み込み、論理ブロックと各信号の総当り検査による衝突点検出を行っていた。このため、人手操作時間も含めると、この１サイクルの処理に４時間以上費やしていた。従って、少ない工数、時間で簡単に漏れのない衝突点の検出ができる検証方法、及び論理検証装置が得られる。
【００１９】
（２）第２の効果は、ループ回路に対する人手処理がなくなり、高速で正確な検出処理が可能となる事である。その理由は、ループ回路の検出が可能となり、その処理に人手を介すことがなくなった為である。従来はループ回路の検索ができないため、入力となる論理レベルネットリストのループ箇所を人手により切断等の処理を施し、検索できるデータへ編集する必要があった。これにより検出結果が不正確となる可能性があった。また、この作業の為の時間が多く必要だった。従って、ループ回路に対しても、少ない工数、時間で簡単に漏れのない衝突点の検出ができる検証方法、及び論理検証装置が得られる。
【００２０】
（３）第３の効果は、トランジスタレベルのネットリスト(ＳＰＩＣＥネットリスト等)が扱えるため、検索漏れが無くなる事である。半導体メモリ周辺回路ではアナログ回路が多いため完全に論理ゲートに変換するのは困難であるが、本発明の場合前述のクラスタのままでも処理可能であり、充分適用可能である。半導体メモリ回路の論理レベルネットリスト（Ｖｅｒｉｌｏｇネットリスト等）では、一部動作記述への置換え部分があり、全ての回路が含まれていない。他方、半導体メモリの回路記述の中心であるトランジスタレベルのネットリストでは全ての回路が含まれている。しかし従来は論理レベルネットリストしか扱えない為、不完全かつ不正確な検索となっていた。
【００２１】
本発明においては、手間が掛からず簡単に信号間の衝突点が検出でき、論理シミュレーションや回路シミュレーションの過渡解析を実行することで論理不良となるか確認検証することができる。非同期信号を入力とする論理ブロックを高速に検出することで、非同期論理ブロックの検証効率を向上させることができる論理検証方法、及び論理検証装置が得られる。
【発明を実施するための最良の形態】
【００２２】
本発明の論理検証方法及び論理検証装置について、図面を参照して説明する。
【実施例１】
【００２３】
実施例１として、図１〜図１０を用いて説明する。図１に本実施例の工程フローを、図２には論理検証装置の構成図を示す。図３に論理回路図、図４に図３の回路における論理ブロックを頂点、信号線を辺とする有向グラフ、図５に図３の回路における信号Ａの伝播経路の有向グラフ、図６に図３の回路における信号Ｂの伝播経路及び信号Ａの経路との衝突点の有向グラフを示す。図７にループ経路を有する論理回路図、図８に図７に示す論理回路の有向グラフ、図９に図７の論理回路における信号Ａの伝播経路の有向グラフ、図１０に図７の論理回路における信号Ｂの伝播経路の有向グラフを示す。
【００２４】
図２に示す論理検証装置１は、中央処理部１１、ネットリストデータを記憶したネットリスト記憶部１２、処理指示を入力するキーボードやファイル等の処理指示部１３、結果を表示する結果表示部１４、結果ファイルを記憶及び出力する結果ファイル出力部１５を備える。さらに中央処理部１１は、ネットリスト読み込み部１６、ネットリストを階層展開する階層展開部１７、経路の検索及び衝突点の検出を行う衝突点検索部１８、結果表示部１９から構成される。
【００２５】
図１の工程フローに従って説明する。処理指示部１３からの処理指示により処理が開始される（ステップＳ−１１）。論理レベルのネットリストを読み込み（ステップＳ−１２）、階層を展開する（ステップＳ−１３）。ここでは図３に示されるような論理ゲート等で構成される下位の論理記述レベルまで展開する。始点となる２つの信号(信号Ａと信号Ｂ)を処理指示部１３から設定する（ステップＳ−１４）。図４に示すように論理ブロックを頂点、信号線を辺とする有向グラフを作成する。全ての頂点は信号接続情報の他、２信号検出のためフラグ３種（後述のフラグＡ、フラグＢ、フラグＣ）を有するものとする。入力した論理レベルのネットリストに対して始点の２信号(信号Ａと信号Ｂ)を与える。
【００２６】
図５に示すように、信号Ａについて入力点から出力方向に経路検索を実施し、出力する（ステップＳ−１５）。検索した経路には信号Ａの論理コーンである旨を示すフラグＡを設定する。検索はよく知られているように幅優先探索により行う（この方法によりループ回路内の検索も可能となる）。なお、「幅優先探索」は、始点から発生した波がグラフ上を等速で伝播する状態を推定する方法である。この手法は配線プログラムの代表的算法である「ＭＡＺＥ法」で使用されている。また、フラグを設定しながら検索を行う事で、ループした回路内を無限に検索し続ける事を防止できる。なお、「経路検索」とは個々の論理ブロックの論理動作や遅延を無視し、信号の接続と方向を辿ることで、信号伝播の可能性のある論理ブロックを検出することである。この検出された論理ブロック全体を「論理コーン」と言う。この経路検索は「グラフ表現」が一般的であるので、以後、グラフで説明することとする。
【００２７】
図６に示すように、信号Ｂについても同様にフラグＢを設定しながら経路検索を実施、出力する（ステップＳ−１６）。信号Ｂの検索では信号Ａの論理コーンに到達した場合、その頂点に衝突点としてフラグＣを設定する。衝突点以降の経路検索は中止し他の経路の検索へ移る。これにより余分な経路検索を行わない。信号Ｂの検索終了後、検出した衝突点の論理ブロック（つまりフラグＣが設定された頂点）（図中では黒丸で示す）を記憶する。
【００２８】
検索漏れを防ぐ為、ステップＳ−１５（第１経路）の処理を信号Ｂ、ステップＳ−１６（第２経路）の処理を信号Ａに入れ替えて実施し、前回の結果に今回の結果を追加した物を表示する（ステップＳ−１７）（ステップＳ−１８）。２つの結果を合わせる事により、全ての衝突点の検出が可能である。衝突点を表示する（ステップＳ−１９）。他の信号との衝突点を検索する場合には（ステップＳ−１４）に戻り、始点となる信号を新たに設定し、ステップＳ−１４以下を繰り返す。これらのステップを繰り返すことで他の信号との衝突点が検索できる。いろんな信号を組み合わせた衝突点を検索することで処理が終了する（ステップＳ−２０）。衝突点が検索された後は、論理シミュレーションや回路シミュレーションの過渡解析を実行することで、衝突点における論理動作や、動作タイミングを確認する。
【００２９】
図７〜図１０を用いて衝突点の検出漏れが発生しやすいループ経路を有する回路を説明する。図７のループ経路を有する論理回路における論理ブロックを頂点、信号線を辺とする有向グラフが図８である。図９に示すように信号Ａについて論理コーンを求め、次に信号Ｂの検索により衝突点を求めると論理ブロック−２が見つかる。しかし論理ブロック−１が漏れてしまう。このようなケースでは、本実施例のステップＳ−１７，Ｓ−１８により信号Ａと信号Ｂを入れ替えて検索する事で、図１０に示すように論理ブロック−１が発見でき、漏れのない衝突点の検出が可能となる。
【００３０】
本実施例においては、ネットリストを下位の論理回路まで階層展開させ、２つの信号を設定する。信号に従い第１経路の検索と第２経路の検索を行い、衝突点を検索する。さらに信号を入れ替え第１経路の検索と第２経路の検索を行い、衝突点を検索する。これらの結果を合わせることで漏れのない衝突点が検出でき、衝突点における論理動作や、動作タイミングが確認できる。漏れのない衝突点が検出できる論理検証方法及び論理検証装置が得られる。
【実施例２】
【００３１】
本発明の実施例２について図１１を用いて説明する。本実施例は実施例１において、同じ経路に複数の衝突点がある場合最初の衝突点のみを検出する実施例である。図１１に図６から信号Ａの論理ブロックを頂点、信号線を辺とする有向グラフを抜き出したものを示す。
【００３２】
図１１において、出力ＯＵＴ７の経路においては、衝突点が２個存在するが、そのうちの後の衝突点を削除し、最初の衝突点のみを検出する。信号Ａと信号Ｂの最初の衝突点のみを検出する場合、実施例１のＳ−１１〜Ｓ−１８のステップの後に以下のステップを追加する事で検出可能である。図１１に示すように、信号Ａの論理コーンについて信号Ａに近い衝突点（フラグＣが設定された頂点）からその衝突点以降の冗長な衝突点を削除し、残った衝突点を検出結果として記憶する。漏れを防ぐ為に、次に信号Ｂについても、同じ処理を実施する。この２つの結果を合わせる事により、最初の衝突点のみの検出が可能である。
【００３３】
本実施例においては、同じ経路の衝突点として最初の衝突点のみを漏れなく検出できる。従って、経路としては漏れのない衝突点が検出でき、衝突点における論理動作や、動作タイミングが確認できる。漏れのない衝突点が検出できる論理検証方法及び論理検証装置が得られる。
【実施例３】
【００３４】
本発明の実施例３について図１２〜図１５を用いて説明する。本実施例は論理コーンを検索せず直接衝突点を検索する実施例である。図１２に本実施例における工程フローを示す。図１３に論理ブロックを頂点、信号線を辺とするグラフを示す。この際、方向を無視したグラフを仮定する。図１４に２信号の一方を始点（この例ではＡ）、他方を終点（この例ではＢ）とした始点から終点に向かって幅優先探索で行うグラフを示す。図１５に図１４の経路を後退検索したグラフを示す。
【００３５】
図１２の工程フローにしたがって説明する。処理指示部１３からの処理指示により処理が開始される（ステップＳ−３１）。論理レベルのネットリストを読み込み（ステップＳ−３２）、階層を展開する（ステップＳ−３３）。ここでは論理ゲート等で構成される下位の論理記述レベルまで展開する。始点となる２つの信号(信号Ａと信号Ｂ)を処理指示部１３から設定する（ステップＳ−３４）。図１３に示すように論理ブロックを頂点、信号線を辺とするグラフを作成する。この際、方向を無視したグラフとする。
【００３６】
ステップＳ−３５では、検索未了であることから、次のステップＳ−３６に進む。２信号の一方を始点（この例ではＡ）、他方を終点（この例ではＢ）としてスタート・ゴールを設定する（ステップＳ−３６）。図１４に示すように始点から終点に向かって幅優先探索で経路検索を行う（ステップＳ−３７）。終点までの経路を検索したら、終点から始点へ、後退検索する（ステップＳ−３８）。ここで図１５に示すように、検索方向とグラフの方向が反転した頂点が衝突点となり、衝突点を表示する（ステップＳ−３９）。これを始点から終点に至る全ての経路について実施する。
【００３７】
再びステップＳ−３５に戻り、信号Ｂを始点とした検索が未了であることからステップＳ−３６となる。始点と終点を入れ替え始点（この例ではＢ）、他方を終点（この例ではＡ）としてスタート・ゴールを設定する（ステップＳ−３６）。以降のステップを繰り返す。再びステップＳ−３５に戻り、信号Ａ，Ｂからの検索がともに完了であることから終了する（ステップＳ−４０）。これにより、信号Ａと信号Ｂを始点とした漏れのない衝突点検索が可能である。また他の信号との組み合わせについてはステップＳ−３４からのステップを行うことで検索できる。
【００３８】
本実施例においては、スタートとゴールとなる信号を設定することで衝突点を検出する。漏れのない衝突点を検索することで、衝突点における論理動作や、動作タイミングが確認できる。本実施例においても、漏れのない衝突点が検出できる論理検証方法及び論理検証装置が得られる。
【実施例４】
【００３９】
本発明の実施例４について図１６、図１７を用いて説明する。本実施例はトランジスタレベルのネットリスト(ＳＰＩＣＥネットリスト等)を論理レベルネットリストに変換する機能を実施例１〜３に追加し、入力ネットリストにトランジスタレベルのネットリストを使用可能とした実施例である。図１６にトランジスタレベルのネットリストを論理レベルネットリストに変換する説明図を示す。図１７に本実施例の工程フローを示す。
【００４０】
トランジスタレベルネットリスト(ＳＰＩＣＥネットリスト等)から論理レベルネットリストへの変換は多くの手法がある（例えば特開2001-134630参照）。論理レベルネットリストへの変換は概して以下のように行う。図１６に示すように、ネットリストを、電源・アース以外でソース・ドレインを共有する固まり（以後、これをクラスタ、このように分解することをクラスタ分解と呼ぶことにする）に分解する。個々のクラスタをパターン認識（例えば、トランジスタを辺、節点を頂点とする無向グラフを作成し同形判定等）により論理ゲートの型を判定する。トランジタの接続パターンを認識し、論理ブロック(ここでは、ＮＡＮＤゲート)に変換する。
【００４１】
図１７にはステップＳ−４４を追加し、トランジスタレベルのネットリスト(ＳＰＩＣＥネットリスト等)にて実施例１を行う場合の工程フローである。ステップＳ−４４以外のステップについては実施例１と同じステップであり、同一符号で表す。同様にトランジスタレベルのネットリストを論理レベルネットリストに変換するステップを追加することで実施例２、３においてもトランジスタレベルのネットリストが処理可能である。これらのフローについては、トランジスタレベルネットリストから論理レベルネットリストへの変換するステップが追加されるだけであり、その説明は省略する。
【００４２】
本実施例においては、トランジスタレベルのネットリスト(ＳＰＩＣＥネットリスト等)を論理レベルネットリストに変換するステップを追加し、衝突点を検索する。漏れのない衝突点を検出することで、衝突点における論理動作や、動作タイミングが確認できる。本実施例においても、漏れのない衝突点が検出できる論理検証方法及び論理検証装置が得られる。
【００４３】
以上本発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能であり、これらも本発明に含まれることはいうまでもない。
【図面の簡単な説明】
【００４４】
【図１】実施例１における工程フロー図である。
【図２】本発明における論理検証装置の構成図である。
【図３】実施例１における論理回路図である。
【図４】図３の論理回路における有向グラフを表す図である。
【図５】図３の論理回路における信号Ａの伝播経路の有向グラフを表す図である。
【図６】図３の論理回路における信号Ｂの伝播経路及び信号Ａの経路との衝突点の有向グラフを表す図である。
【図７】ループ経路を有する論理回路図である。
【図８】図７の論理回路における有向グラフを表す図である。
【図９】図７の論理回路における信号Ａの伝播経路の有向グラフを表す図である。
【図１０】図７の論理回路における信号Ｂの伝播経路の有向グラフを表す図である。
【図１１】実施例２における信号Ａの有向グラフを表す図である。
【図１２】実施例３における工程フロー図である。
【図１３】実施例３における図３の論理回路の方向を無視したグラフを表す図である。
【図１４】実施例３における信号Ａを始点、信号Ｂを終点とした幅優先探索のグラフを表す図である。
【図１５】実施例３における図１４の経路を後退検索したグラフを表す図である。
【図１６】実施例４におけるトランジスタレベルのネットリストを論理レベルネットリストに変換する説明図である。
【図１７】実施例４における工程フロー図である。
【図１８】従来例における工程フロー図である。
【符号の説明】
【００４５】
１    論理検証装置
１１    中央処理部
１２    ネットリスト記憶部
１３    処理指示部
１４    結果表示部
１５    結果ファイル出力部
１６    ネットリスト読み込み部
１７    階層展開部
１８    衝突点検索部
１９    結果表示部
【図１】
2006323727.tif 000003
【図２】
2006323727.tif 000004
【図３】
2006323727.tif 000005
【図４】
2006323727.tif 000006
【図５】
2006323727.tif 000007
【図６】
2006323727.tif 000008
【図７】
2006323727.tif 000009
【図８】
2006323727.tif 000010
【図９】
2006323727.tif 000011
【図１０】
2006323727.tif 000012
【図１１】
2006323727.tif 000013
【図１２】
2006323727.tif 000014
【図１３】
2006323727.tif 000015
【図１４】
2006323727.tif 000016
【図１５】
2006323727.tif 000017
【図１６】
2006323727.tif 000018
【図１７】
2006323727.tif 000019
【図１８】
2006323727.tif 000020