(57)【要約】【課題】迷惑トリップの感受性を低減したアーク不良を検出するための装置並びに方法を提供する。【解決手段】この装置は電流センサ、入力検知回路、アーク発生検知回路、電源装置、トリップ（遮断）回路、処理装置、および電気機械インタフェースを含み、電流センサはＡＣ電流を含む電源入力を監視し、ＡＣ電流の高周波成分を入力検知回路に与え、入力検知回路はＡＣ信号をフィルタ処理し、整流された信号をアーク発生検知回路に与える。アーク発生検知回路は予め定められた時間周期に渡って累積された電圧レベルと、そのサンプリング時間の間に発生した可能性のある電気的アークを示すデジタル信号とを処理装置に与え、処理装置は電圧レベルを測定し、測定された電圧とデジタル信号とに関する情報を格納し、格納された情報を１つまたは複数のアルゴリズムを用いて処理し、これによりその信号がアーク不良によるものか迷惑負荷による結果であるか判定する。【選択図】図１ａ
2006078488.tif 000002
【特許請求の範囲】
【請求項１】
アーク不良検出装置であって：
電源入力と；
電源入力に関連する信号を検知するように構成され、検知された信号が少なくとも１つのアーク発生事象の可能性を示す、入力検知回路と；
増幅用副回路と累積用副回路とを含んだアーク発生検知回路であり、前記増幅用副回路は検知された信号の代表を受け取り、少なくとも１つのアーク発生事象の可能性に対応するそれぞれのパルスを発生するように構成され、前記累積用副回路は増幅用副回路で生成されたそれぞれのパルスを受け取り、予め定められた時間周期に渡って累積された信号を発生するように構成されている、前記アーク発生検知回路と；
累積された信号とそれぞれのパルスとをアーク発生検知回路から受け取り、累積信号を表す第１データとそれぞれのパルスを表す第２データとを生成し、第１および第２データの少なくとも１つを少なくとも１つのアルゴリズムに基づいて処理し、少なくとも１つのアーク発生事象の可能性がアーク不良によるものかまたは迷惑条件によるものか判定処理するよう動作する処理装置とを含む、前記装置。
【請求項２】
請求項１記載の装置が更に、電源入力を監視し、電源入力に関連する信号を入力検知回路に供給するように構成された電流センサを含む、前記装置。
【請求項３】
請求項２記載の装置において、電流センサが一次コイルと二次コイルとを有する変圧器を含み、二次コイルが入力検知回路と弱結合されている、前記装置。
【請求項４】
請求項１記載の装置が更に、電源出力と、電源入力と電源出力との間に結合された電気機械インタフェースとを含み、処理装置が、少なくとも１つのアーク発生事象の可能性がアーク不良を示す場合、電気機械インタフェースをトリップさせ、これにより電源出力とそこに結合可能な負荷とを切り離すように動作可能である、前記装置。
【請求項５】
請求項４記載の装置において、電気機械インタフェースがソレノイドを含む、前記装置。
【請求項６】
請求項１記載の装置において、増幅用副回路が比較器副回路を含む、前記装置。
【請求項７】
請求項１記載の装置において、累積用副回路が積分キャパシタを含む、前記装置。
【請求項８】
請求項１記載の装置において、累積用副回路がデジタル計数器を含む、前記装置。
【請求項９】
請求項１記載の装置において、増幅用副回路が複数の比較器を含み、各々の比較器が、検出された信号がそれぞれの閾値を超える場合にそれぞれのパルスを発生するように構成され、処理装置が、複数の比較器で生成されたそれぞれのパルスを受け取り、受け取ったパルスに基づいて異なる速度でデジタル計数器を更新するように動作する、前記装置。
【請求項１０】
請求項１記載の装置において、処理装置が累積された信号を１組のいくつかの周期に渡って何度も測定し、累積された信号測定値を表す第１データを生成し、第１周期に関連する第１測定値引く第２周期に関連する第２測定値を計算して第１計算値を得、第３周期に関連する第３測定値引く第２周期に関連する第２測定値を計算して第２計算値を得、第３周期に関連する第３測定値引く第１周期に関連する第１測定値を計算して第２計算値を得、第１、第２、および第３計算値の絶対値を取り、第１値足す第２値引く第３値を計算して第４計算値を得ることを含むアルゴリズムに基づいて第１データを処理するよう動作可能である、前記装置。
【請求項１１】
請求項１０記載の装置において、処理装置が更に第１データの処理を少なくとも１つの異なる組の周期に基づいて繰り返し、第４計算値の連続合計を保持し、この連続合計値が予め定められた時間周期の間に発生した電気的アークの総量を表すように動作可能な前記装置。
【請求項１２】
請求項１１記載の装置において、処理装置が更に第２データを少なくとも１つの第２アルゴリズムに基づき処理し、連続合計値に含まれるアーク発生事象の数を計数するように動作可能である、前記装置。
【請求項１３】
請求項１記載の装置において、処理装置が予め定められた時間間隔の間に発生するアーク事象の数を計数するためのアルゴリズムに基づいて第２データを処理するように動作可能である、前記装置。
【請求項１４】
請求項１３記載の装置において、処理装置が更にアーク発生事象に関するタイミング情報を捕捉するように動作可能である、前記装置。
【請求項１５】
請求項１記載の装置において、検知された信号がＡＣ信号である、前記装置。
【請求項１６】
請求項１記載の装置において、検知された信号がＤＣ信号である、前記装置。
【請求項１７】
アーク不良を検出するための方法であって：
電源入力に関連する信号を入力検知回路で検知し、検知された信号が少なくとも１つのアーク事象の可能性を示すものであり；
検知された信号の代表を増幅回路で受け取り；
少なくとも１つのアーク事象の可能性に対応するそれぞれのパルスを増幅回路で生成し；
それぞれのパルスを累積回路で受け取り；
予め定められた時間間隔に渡って累積された信号を累積回路で生成し；
累積された信号とそれぞれのパルスを処理装置で受け取り；
累積された信号を表す第１データとそれぞれのパルスを表す第２データとを処理装置で生成し；
少なくとも１つの第１および第２データを少なくとも１つのアルゴリズムに基づいて処理装置で処理し、少なくとも１つのアーク事象の可能性がアーク不良または迷惑条件によるものか示すように判定する、以上を含む、前記方法。
【請求項１８】
請求項１７の方法が更に、電源入力を電流センサで監視し、電源入力に関連する信号を電流センサから入力検知回路に与えるステップを含む、前記方法。
【請求項１９】
請求項１８記載の方法において、電流センサが一次コイルと二次コイルとを有する変圧器を含み、二次コイルが入力検知回路と弱結合している、前記方法。
【請求項２０】
請求項１７の方法が更に、電源入力と電源出力との間に結合されている電気機械インタフェースを、少なくとも１つのアーク事象の可能性がアーク不良を表す場合にトリップさせ、電源出力をそこに結合されている負荷から切り離すステップを含む、前記方法。
【請求項２１】
請求項２０記載の方法において、電気機械インタフェースがソレノイドを含む、前記方法。
【請求項２２】
請求項１７記載の方法において、増幅回路が比較器を含む、前記方法。
【請求項２３】
請求項１７記載の方法において、累積回路が積分キャパシタを含む、前記方法。
【請求項２４】
請求項１７記載の方法において、累積回路がデジタル計数器を含む、前記方法。
【請求項２５】
請求項１７記載の方法において、増幅回路が複数の比較器を含み、更にそれぞれ１つの比較器により、検出された信号がそれぞれの閾値を超える場合にそれぞれのパルスを生成し、複数の比較器で生成されたそれぞれのパルスを処理装置で受け取り、処理装置で受け取ったパルスに基づいて異なる速度でデジタル計数器を更新させるステップを含む、前記方法。
【請求項２６】
請求項１７記載の方法が更に、累積された信号を１組のいくつかの周期に渡って何度も処理装置で測定し、累積された信号測定値を表す第１データを処理装置で生成し、第１周期に関連する第１測定値引く第２周期に関連する第２測定値を計算して第１計算値を得、第３周期に関連する第３測定値引く第２周期に関連する第２測定値を計算して第２計算値を得、第３周期に関連する第３測定値引く第１周期に関連する第１測定値を計算して第３計算値を得、第１、第２、および第３計算値の絶対値を取り、第１値足す第２値引く第３値を計算して第４計算値を得る副ステップを含むアルゴリズムに基づいて第１データを処理するステップを含む、前記方法。
【請求項２７】
請求項２６記載の方法が更に、少なくとも１つの異なる組の周期に対応する信号測定値を用いるアルゴリズム基づいて第１データの処理を繰り返し、第４計算値の連続合計を保持し、この連続合計値が予め定められた時間周期の間に発生した電気的アークの総量を表す、以上のステップを含む、前記方法。
【請求項２８】
請求項２７記載の方法が更に、連続合計値に含まれるアーク発生事象の数を計数する、少なくとも１つの第２アルゴリズムに基づき処理するステップを含む、前記方法。
【請求項２９】
請求項１７記載の方法が更に、予め定められた時間間隔の間に発生したアーク事象の回数を計測するためのアルゴリズムに基づき、処理装置により第２データを処理するステップを含む、前記方法。
【請求項３０】
請求項２９記載の方法が更に、アーク発生事象に関連するタイミング情報を捕捉するステップを含む、前記方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的にアーク不良を検出するための装置並びに方法に係わり、更に詳細には迷惑トリップに対して過敏ではないアーク不良検出装置並びに方法に関する。
【背景技術】
【０００２】
アーク不良検出装置並びに方法は知られており、これはマイクロ制御器を採用して負荷に架かる電圧を測定し、そして電気的アークが存在するかを決定するために電圧測定値を表すデータを処理している。例えば、従来型アーク不良検出装置は交流負荷電流を検知し、ＡＣ信号をフィルタ処理して整流し、整流された信号を積分キャパシタに供給している。従って、従来型アーク不良検出装置はマイクロ制御器を用いて、積分キャパシタに架かる電圧を測定し、その電圧測定値をデジタル・データに変換してアルゴリズムに基づいて後続の処理を行っている。例えば、そのアルゴリズムはライン電圧のそれぞれのサイクルに対応する測定された電圧レベルを解析し、その電圧測定値が電気的アーク不良の特性であるか、または調光負荷、電機製品サーモスタット・スィッチ、ドリル電流遷移（ｄｒｉｌｌ  ｃｕｒｒｅｎｔ  ｔｒａｎｓｉｔｉｏｎ）、ランダムなライン電圧スパイク、そして／またはＥＭＩバーストのような迷惑負荷によるものかを判定する。電圧測定値がアーク不良の特性を示す場合、従来型アーク不良検出装置は通常サーキット・ブレーカをトリップさせて、電源ラインを回路から切り離す。
【０００３】
上記の従来型アーク不良検出装置は、今まで成功裏に使用され電気的アークと迷惑負荷とを識別してきたが、より信頼性の高いアーク不良検出技術に対する必要性が存在する。例えば、一般的に電気的アークの性質は無秩序なので、アーク不良は典型的にライン電圧の半サイクル毎に定まりのない個数のアーク事象を発生させる。これと対照的に迷惑負荷、例えばトライアック制御調光回路、は典型的に半サイクル毎に同一回数のアーク事象を生成するので、多数の半サイクルに渡って周期的にアーク事象を発生させる。しかしながら、従来型アーク不良検出装置はしばしば、周期的および非周期的アーク事象とを信頼性高く識別することが出来ないので、迷惑トリップを引き起こす傾向がある。更に、そのような従来型装置はある種のスタートアップおよびシャットダウン状態と電気的アークの間を識別することが困難なことが頻繁にある。加えて、負荷によっては比較的大きな電圧レベルを有する雑音を含む切替信号を発生させるが、そのような信号は電気的アークを示す必要は無く、従来型アーク不良検出装置ではアーク不良として間違って特性付けられる場合がある。
【０００４】
従って、上記の従来型装置並びに方法の欠点を回避する、改善されたアーク不良検出装置並びに方法が望まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明によれば、迷惑トリップに対する感受性が低減されたアーク不良検出用装置並びに方法が提案されている。１つの実施例において、このアーク不良検出装置は電流センサ、入力検知回路、アーク発生検知回路、電源装置、トリップ（遮断）回路、処理装置、および電気機械インタフェースを含む。１つの動作モードとして、電流センサは交流電流（ＡＣ）を含む電源入力を監視し、ＡＣ電流の高周波成分を入力検知回路に与える。次に、入力検知回路はその入力部でＡＣ信号のフィルタ処理をして整流し、その整流された信号をアーク発生検知回路に供給する。アーク発生検知回路は続いて、予め定められたサンプル期間に渡って積算された電圧レベルと、そのサンプル期間中に発生した可能性のある電気的アークを表す１つまたは複数のデジタル信号を処理装置に提供する。この処理装置は電圧レベルを測定し、測定された電圧およびそこに供給されたデジタル信号に関連する情報を格納し、そして格納されている情報を１つまたは複数のアルゴリズムを用いて処理し、これによりその信号がアーク不良の結果かまたは迷惑負荷によるものか判定するように動作する。それらの信号がアーク不良の結果生じたものである場合は、処理装置は遮断回路を起動して電気機械インタフェースをトリップさせ、これにより負荷への電源出力を中断させる。
【課題を解決するための手段】
【０００６】
今回開示の実施例において、マイクロ制御器はアーク不良と迷惑負荷とを区別するために複数のアルゴリズムを実行し、これは繰り返しまたは連続的に変化する型式の迷惑負荷を原因とする外乱をキャンセルする電圧変動を決定するように動作する、３周期アルゴリズム（Ｔｈｒｅｅ  Ｃｙｃｌｅ  Ａｌｇｏｒｉｔｈｍ  ：  ＴＣＡ）を含む。ＴＣＡは次のように表現され、
2006078488.tif 000003
此処でＶ［ｎ−１］はライン電圧の第１周期に対応する第１電圧測定値を表し、Ｖ［ｎ］はライン電圧の第２周期に対応する第２電圧測定値を表し、そしてＶ［ｎ＋１］はライン電圧の第３周期に対応する第３電圧測定値を表す。先の複数のアルゴリズムは更に、ライン電圧の各半周期の間に生じるアーク発生の数を計測するための第１パルス計数器アルゴリズム、１つまたは複数のアーク発生事象に関するタイミング情報を捕捉するための第２パルス計数器アルゴリズム、および少なくとも１つの実行中電圧測定値合計の中に含まれるアーク発生事象の数を計数するためのアーク事象計数器アルゴリズムを含む。アーク不良と迷惑負荷とを区別するために、１つまたは複数のアルゴリズムを実行することにより、アーク不良検出装置はアーク不良をより高い信頼性で検出可能であり、これにより装置が迷惑トリップを起こす感受性を下げる。
【０００７】
本発明のその他の特性、機能、および特徴は以下の本発明の詳細な説明から明らかとなろう。
【実施例】
【０００８】
本発明の以下の詳細な説明を添付図と共に参照することにより、本発明は更に完全に理解されよう。
【０００９】
図１ａは本発明に基づく、アーク不良検出装置１００の図式的実施例を図示する。図示された実施例において、装置１００は電流センサ１０１、入力検知回路１０２、アーク発生検知回路１０４、電源装置１０６、トリップ（遮断）回路１０８、処理装置１１２、および電気機械インタフェース１１７を含む。動作の図式的モードにおいて、電流センサ１０１は電源入力を電気機械インタフェース１１７経由で監視し、電源入力の高周波成分を入力検知回路１０２へ供給する。次に入力検知回路１０２はその入力部でＡＣ信号をフィルタ処理して整流し、整流された信号をアーク発生検知回路１０４へ供給する。アーク発生検知回路１０４は続いて、電圧レベルと電気的アーク発生の可能性を示すデジタル信号とを処理装置１１２に供給する。次に、処理装置１１２は電圧レベルを測定し、その電圧測定値とデジタル信号とを１つまたは複数のアルゴリズムを用いて分析し、それらの信号がアーク不良によるものかまたは迷惑負荷によるものかを判定する。これらの信号がアーク不良の結果の場合、処理装置１１２は遮断回路１０８を始動し、これにより電気機械インタフェース１１７をトリップさせて電源出力を負荷から切り離す。入力検知回路１０２で検知されたＡＣ信号が電気的アークの結果生じたものかまたは迷惑負荷によるものかを、電気機械インタフェース１１７をトリップさせる前に判定することにより、処理装置１１２はアーク不良検出装置１００の迷惑トリップに対する感受性を低減させる。
【００１０】
図１ｂはアーク不良検出装置１００の図式的実現例を図示する。図示された実施例において、電流センサ１０１は変圧器ＴＲ１を含み、これは電源入力を監視しており、これは電源出力に負荷ライン位相端末ＴＰ９と負荷中立端末ＴＰ１０およびＴＰ２２を介して結合可能な負荷を通って流れる交流電流（ＡＣ）ｉを監視することにより行う。変圧器ＴＲ１はＡＣ電流ｉの高周波成分をその一次コイルＬ１からその二次コイルＬ２に磁気的に結合させるように構成されており、これによりＡＣ交流電流Ｉを入力検知回路１０２へ供給している。先に開示した実施例において、アーク不良検出装置１００は積層プリント回路板（ＰＣＢ）基板、セラミック基板、または任意のその他の好適な基板、のような基板上に実現されている。更に、変圧器ＴＲ１の一次コイルＬ１は二次コイルＬ２を取り囲み（図２ｃ−２ｄ参照）、これは基板に垂直な磁気軸を有する。好適な実施例において、変圧器ＴＲ１の二次コイルＬ２は比較的微弱な磁気結合を与える。例えば、弱く結合された変圧器ＴＲ１は約２０−５０μＨの相互コンダクタンスを与える。
【００１１】
図１ｂに示されるように、入力検知回路１０２はキャパシタＣ１、抵抗器Ｒ１−Ｒ２、およびダイオードＤ１−Ｄ６を含む。変圧器ＴＲ１の二次コイルＬ２はキャパシタＣ１と抵抗器Ｒ２の間に接続されている。キャパシタＣ１はまた抵抗器Ｒ１にも接続されており、抵抗器Ｒ１−Ｒ２は接地されている。キャパシタＣ１は変圧器二次コイルＬ２から供給されたＡＣ信号を高周波フィルタ処理し、抵抗器Ｒ１−Ｒ２は接地基準電位を二次コイルＬ２に与える。ダイオードＤ１の陰極はキャパシタＣ１と抵抗器Ｒ１に接続され、ダイオードＤ２の陰極は二次コイルＬ２と抵抗器Ｒ２に接続され、ダイオードＤ１−Ｄ２の陽極は接地されている。ダイオードＤ１の陰極はまたダイオードＤ３−Ｄ４の陽極に接続され、ダイオードＤ２の陰極はまたダイオードＤ５−Ｄ６の陽極に接続されている。ダイオードＤ４−Ｄ５の陰極は接地されており、ダイオードＤ３とＤ６の陰極はノード１１４に接続され、入力検知回路１０２の出力を提供している。ダイオードＤ１−Ｄ２およびＤ４−Ｄ５は全波整流ブリッジを形成するように構成されており、従ってノード１１４に供給される出力は全波整流された信号である。好適な実施例において、ダイオードＤ３およびＤ６はダイオードＤ４−Ｄ５と整合が取られている。更に、アーク発生検知回路１０４に含まれているダイオードＤ３−Ｄ６およびキャパシタＣ２は対数化回路を形成し、これによりノード１１４に与えられる出力のレベルが入力検知回路１０２の入力の対数に比例するようにしている。
【００１２】
図示された実施例において、アーク発生検知回路１０４はキャパシタＣ２、積分キャパシタＣ３、抵抗器Ｒ３−Ｒ７、演算増幅器（ＯＰアンプ）１１６、およびダイオードＤ７を含む。図１ａに示されるように、キャパシタＣ２および抵抗器Ｒ４はノード１１４と接地電位との間に接続されている。更に、抵抗器Ｒ３はノード１１４とマイクロ制御器のピン１０と間に接続されており、このマイクロ制御器は処理装置１１２の機能を実行する（図１ａ参照）。ＯＰアンプ１１６と抵抗器Ｒ５−Ｒ６は非反転増幅器１０５を形成するように構成されている。キャパシタＣ２はＯＰアンプ１１６の非反転入力に接続され、キャパシタＣ２に架かる電圧はバッファリングされて積分キャパシタＣ３にダイオードＤ７および抵抗器Ｒ７を経由して供給される。キャパシタＣ３はマイクロ制御器１１２のピン９と接地電位との間に接続されている。ダイオードＤ７はキャパシタＣ３からの逆流電流を防止するように構成されている。更に、抵抗器Ｒ７とキャパシタＣ３の組み合わせは、低域濾波フィルタを形成し高周波雑音を除去する。
【００１３】
キャパシタＣ２に架かる電圧は減衰時間約（Ｃ２）＊（Ｒ４）秒でリセットされることに注意されたい。例えば、Ｒ４が１０ｋΩに等しく、キャパシタＣ２が１ｎｆに等しい場合、キャパシタＣ２の減衰時間は約１０μ秒である。アーク発生検知回路１０４はキャパシタＣ２に架かる電圧の変化（△ＶＣ２）を幅ｔｐｗを有するパルスに変換するように構成されており、これは次式で決定される。
2006078488.tif 000004
此処で“Ｇ”はＯＰアンプ１１６の利得である。著しいｄｉ／ｄｔ事象（「アーク発生事象」）に応答して生成された各々のパルスは、キャパシタＣ３に架かる電圧の変化を引き起こし（△ＶＣ３）、これは次のように表される。
2006078488.tif 000005
【００１４】
従って、式（２）−（３）は、アーク発生事象の数が増加すると、△ＶＣ３が△ＶＣ２の対数に従って増加し、これによりアーク不良検出装置１００のダイナミック・レンジを増加させることを示している。
【００１５】
マイクロ制御器１１２は積分キャパシタＣ３に架かる電圧ＶＣ３の測定値をマイクロ制御器のピン９で取るように動作する。例えば、マイクロ制御器１１２はテキサスインスツルメント社、米国テキサス州、ダラスから販売されているＭＳＰ４３０Ｆ１１２２マイクロ制御器、または任意のその他の好適なマイクロ制御器を含む。１つの実施例において、マイクロ制御器１１２はキャパシタＣ３に架かる電圧ＶＣ３をライン電圧の各半周期毎に１度、ライン電圧がゼロ交差する付近で測定する。測定された電圧は積分キャパシタＣ３で累積された電圧の合計値を表し、これは単純な減衰時間でリセットされる。従って、その間に各測定が行われるサンプリング周期はアーク事象が発生した時に開始され、約減衰時間の間継続する期間を有する。
【００１６】
これに代わる実施例において、マイクロ制御器１１２はキャパシタＣ３に架かる電圧ＶＣ３をライン電圧の各半周期毎に複数回測定する。例えば、マイクロ制御器１１２は電圧ＶＣ３を各半周期に２度、ライン電圧の絶対値で決められた時刻に測定し、キャパシタＣ３を各測定に続いて０にリセットする。特にマイクロ制御器１１２は電圧ＶＣ３を各半周期の予め定められた２つの領域に対応する時刻に測定する。マイクロ制御器１１２は続いて、最初に各々の予め定められた領域の開始時点でキャパシタＣ３を０ボルトにリセットし、次に各領域の終了時点でキャパシタ電圧を測定することによりこれらの測定値を合計する。好適な実施例において、半周期毎の２度の電圧測定はライン電圧がゼロ交差する付近で行われる、例えば、１つの測定はゼロ交差する直前に行われ、もう一方の測定はゼロ交差した直後に行われる。
【００１７】
今回開示している実施例において、マイクロ制御器１１２のピン９は、マイクロ制御器１１２内のアナログ／デジタル変換器（ＡＤＣ）に接続されている。ＡＤＣは積分キャパシタＣ３で取られたアナログ電圧測定値をデジタル・データに変換し、これによりマイクロ制御器１１２が測定データを内部メモリの中に格納することが可能となる。各測定に続いて、マイクロ制御器１１２はピン９を接地電位に短絡し、キャパシタＣ３を次のサンプリング周期に対して電流を積分させるように準備する。加えて、マイクロ制御器１１２のピン１０はＯＰアンプ１１６の出力に接続されており、これはパルス計数器信号を直接マイクロ制御器１１２のピン１３に供給する。マイクロ制御器１１２はパルス計数器信号を監視するために内部計数器を採用して、信号内でのパルスの発生を追尾している。マイクロ制御器１１２は次に測定された電圧および監視されたパルスに関するデータを格納し、１つまたは複数のアルゴリズムを用いてそのデータを処理し、その電圧／パルスがアーク発生事象により生成されたものかまたは、迷惑負荷によるものかを判定する。
【００１８】
アーク不良検出装置１００は更にリセット回路１１０を含み、これはキャパシタＣ４、抵抗器Ｒ８−Ｒ１０、ツェナー・ダイオードＤ８、およびライン相をマイクロ制御器１１２のピン１２に接続させるように動作可能な押しボタンＰＢ１を含む。図示された実施例において、直列接続された抵抗器Ｒ９−Ｒ１０およびピン１２と接地電位との間に接続されたＲ８はライン電圧とライン電流とをマイクロ制御器１１２に適切なレベルまで低減する。ＴＩ  ＭＳＰ４３０Ｆ１１２２マイクロ制御器は内部保護ダイオードを含むが、ツェナー・ダイオードＤ８がピン１２と接地電位との間に接続されて冗長な電圧制限を与えている。キャパシタＣ４はピン１２と接地電位との間に接続され、高周波雑音を取り除いている。試験を開始するために押しボタンＰＢ１が押されると、マイクロ制御器１１２は増大するパルス幅を有する検知試験信号をピン１０に与える。その結果、マイクロ制御器１１２はパルス幅の増加に伴い増加電圧をキャパシタＣ２に抵抗器Ｒ３を通して供給し、これにより変化する電圧で模擬された電気的アークを生成する。
【００１９】
図１ｂに示されるように、遮断回路１０８はキャパシタＣ５−Ｃ７、抵抗器Ｒ１１−Ｒ１２、ダイオードＤ９、およびシリコン制御整流器（ＳＣＲ１）を含む。特にキャパシタＣ７はＳＣＲ１の陽極と陰極との間に接続され、キャパシタＣ６および抵抗器Ｒ１２はＳＣＲ１のゲートと陰極との間に接続され、大きなｄｖ／ｄｔ事象でＳＣＲ１が不用意に導通することを防止している。キャパシタＣ５はマイクロ制御器１１２のピン１４と電流制限抵抗器Ｒ１１との間に直列接続されていて、電源の過度な消費を防止している。電気機械インタフェース１１７はダイオードＤ１２−Ｄ１５を含むダイオード・ブリッジ、ソレノイド１１８、および過度なライン電圧を防止するためにライン中立点とライン位相端末との間に接続された酸化金属バリスタ（ＭＯＶ１）を含む。ダイオードＤ９はダイオード・ブリッジＤ１２−Ｄ１５とＳＣＲ１の陽極との間に接続されている。ダイオードＤ９はキャパシタＣ７を、マイクロ制御器１１２のピン８に接続された抵抗器Ｒ１６−Ｒ１７およびキャパシタＣ８を含む電圧監視回路から絶縁している。従って、ＳＣＲ１が導通となる際、ＳＣＲ１は増加電流をダイオード・ブリッジＤ１２−Ｄ１５を通して流し、ほぼライン電圧に等しい電圧レベルはソレノイド１１８をトリップさせ、電源出力を負荷から切り離す。
【００２０】
図示された実施例において、電源装置１０６は抵抗器Ｒ１３−Ｒ２０、キャパシタＣ８−Ｃ１０、およびダイオードＤ１０−Ｄ１１を含む。直列接続されている抵抗器Ｒ１３−Ｒ１５はツェナー・ダイオードＤ１１へ供給される電流量を制限する。図１ｂに図示されるように、抵抗器Ｒ２０はダイオードＤ１０とツェナー・ダイオードＤ１１の接合部と、マイクロ制御器１１２の正電源Ｖｃｃ（ピン２）との間に接続されている。ダイオードＤ１０はキャパシタＣ９からの逆流電流を防止し、このキャパシタＣ９はダイオードＤ１０−Ｄ１１の接合部と接地電位との間に接続されている。更にマイクロ制御器１１２のピン２と接地電位との間に接続されているキャパシタＣ１０は電圧Ｖｃｃをマイクロ制御器１１２に供給する。直列接続された抵抗器Ｒ１６−Ｒ１７は抵抗器Ｒ１４−Ｒ１５の接合部と接地電位との間に接続されている。更に、抵抗器Ｒ１６−Ｒ１７の接合部と接地電位との間に接続されているキャパシタＣ８は、基準電圧（ＶＲＥＦ）をマイクロ制御器１１２のピン８に与える。基準電圧ＶＲＥＦはダイオード・ブリッジＤ１２−Ｄ１５の電圧に比例し、これはライン電圧の絶対値にほぼ等しい。今回開示されている実施例において、マイクロ制御器１１２はライン電圧をＶＲＥＦを介して監視し、この監視されたライン電圧に基づいて、キャパシタＣ３に架かる電圧の測定を実行する時を決定している。これに代わる実施例において、マイクロ制御器１１２がデジタル・タイマの出力を監視し、そのタイマの出力に基づいて積分キャパシタＣ３に架かる電圧測定を実施することも可能である。
【００２１】
上記のように、マイクロ制御器１１２は格納された電圧／パルス・データを１つまたは複数のアルゴリズムを用いて処理することにより、アーク事象の発生を判定する。迷惑負荷によるトリップの発生を減少させるために３周期アルゴリズム（ＴＣＡ）を採用したアーク不良検出装置１００の１つの動作方法を、以下に図１ｂおよび図４を参照して説明する。ステップ４０２に示されるように、積分キャパシタＣ３は０ボルトにリセットされ、マイクロ制御器１１２内の全てのフラグは初期化される。ステップ４０６−４０９はサブルーチンを形成し、その中でこの方法はマイクロ制御器１１２のピン８で監視される基準電圧ＶＲＥＦが予め定められた値ｓａｍｐ＿ｈｉを超え、次に選択された値ｓａｍｐｌｅ１以下となるまでルーピングし、これによりライン電圧がゼロ交差する近くのサンプリングまたは測定点を決定する。次にステップ４１４で示されるように、キャパシタＣ３に架かる電圧の測定が、マイクロ制御器１１２のピン９で行われ、その後キャパシタＣ３が０ボルトにリセットされる。次にステップ４１６に示されるように、押しボタンＰＢ１が起動されたか否かの判定が行われる。押しボタンＰＢ１が押されると、電気的アーク様の雑音が、ステップ４２０に示されるようにキャパシタＣ２の中にマイクロ制御器１１２のピン１０に接続された抵抗器Ｒ３を通して注入され、ライン電圧の複数の半周期に渡って十分な雑音が注入され、以下にステップ４４０で説明するようにＴＣＡで処理されることにより、負荷電流中に電気的アークが検出されたのと同じようにソレノイド１１８をトリップさせる。
【００２２】
好適な実施例では、電気的アークを維持するための最低電圧、例えば約１５ボルトが必要なため、典型的に５０ボルトまでのウィンドウが電圧測定用に選択されていて、ライン電流とライン電圧との間の位相差を明らかにしている。ライン電圧ゼロ交差部周りのこのウィンドウは、典型的にこのゼロ交差付近で生成されたりまたは消滅される比較的小さなアークを捕捉する。
【００２３】
次に電圧測定値はデジタル形式に変換され、ステップ４３４に示されるように、マイクロ制御器１１２内のスタック上にプッシュされ、測定データの履歴を保持する。今回開示されている実施例において、連続する電圧測定値は複数のワードとしてスタックの中に入力される。次に、ステップ４４０に示されるようにＴＣＡが実行される。次に周期１のワード（すなわちＶ［ｎ−１］）引く周期２のワード（すなわちＶ［ｎ］）が計算され、その絶対値を取って第１計算値とし、周期３のワード（すなわちＶ［ｎ＋１］）引く周期２のワード（すなわちＶ［ｎ］）が計算され、その絶対値を取って第２計算値とし、周期３のワード（すなわちＶ［ｎ＋１］）引く周期１のワード（すなわちＶ［ｎ−１］）が計算され、その絶対値を取って第３計算値とされる。次に第１値足す第２値引く第３値が計算され、その絶対値が取られる。ステップ４４０で実行されたＴＣＡは、従って次のように表現される。
2006078488.tif 000006
【００２４】
式（４）内の絶対値符号の最も外側の対は厳密には必要でないことが理解されるが、これらが含まれているのはＴＣＡ実行中に最小ビット（ＬＳＢ）誤差を避ける必要を強調するためである。ＴＣＡで採用される隣接する全周期１−３は重複していてもしていなくても良いことに注意されたい。３つの周期が重複していない場合、ＴＣＡを実行するために６つの半周期が必要とされる。３つの周期が重複している場合、４つの半周期のみがＴＣＡのために必要である。
【００２５】
次にステップ４４４に示されるように、ＴＣＡ計算の少なくとも１つの連続的連続和が保持される。ＴＣＡ計算の各連続和はそれぞれのサンプリング周期の間に発生した電気的アーク発生の総量を表している。サンプリング周期の終了時点で、ステップ４４６に示されているように、連続和が予め定められた閾値ｍａｘ＿ｌｉｍｉｔを超えているか否かの判定が行われる。連続和の値がｍａｘ＿ｌｉｍｉｔを超えている場合、アーク不良が検出され、ステップ４４８に示されるようにＳＣＲ１が遮断されて電源出力を負荷から切り離す。好適な実施例において、ＳＣＲ１は３度遮断されライン電圧の短い中断が存在する場合でも確実に遮断されるようにしている。此処に開示されている実施例において、選択された幅を有するパルス、例えば３０μ秒がＳＣＲ１に供給される。この方法は次にステップ４０２に戻り、積分キャパシタＣ３を後続の電圧測定に備えさせる。
【００２６】
上記の図示された実施例を説明したが、その他のこれに代わる実施例または変形も可能である。例えば、アーク不良検出装置１００は基板上に実装され、変圧器ＴＲ１の一次コイルＬ１は基板に垂直な磁気軸を有する誘導ピックアップ・コイルを取り囲んでいる。図２ａは第１の代替実施例を示し、この中で一次コイルＬ１は第１のＵ字型導電性トレース２１２として実装され、基板２０２の中に基板と並行に配置されている。この実施例において、誘導ピックアップ・コイルの磁気軸は基板２０２に並行であり、一次コイルＬ１を通って流れる電流はピックアップ・コイルの軸に垂直である。図２ａに示されるように、第２の導電性トレース２１４を含む静電遮蔽が第１トレースとピックアップ・コイルの間に配置されている。変圧器ＴＲ１は単一表面実装ピックアップ・コイルとして実装されていても良いし、または２つの表面実装ピックアップ・コイルＴＲ２−ＴＲ３として実装して一次コイルとピックアップ・コイルとの間の容量性結合を低減するために中央タップを接地するようにしても構わない。此処に開示されている実施例では、二つのピックアップ・コイルＴＲ２−ＴＲ３の極性は磁気軸に垂直な軸に関して１８０度回転してあり独立である。加えて、基板２０２は一次コイル２１２とピックアップ・コイル２１２との間の絶縁材として機能する。
【００２７】
図２ａに示されるように、二つの表面実装ピックアップ・コイルＴＲ２−ＴＲ３は基板２０２の片面に配置されており、一次コイル・トレース２１２は２つのピックアップ・コイルの下側に磁気軸と垂直となるように配置されている。ライン電流に接続されている一次コイルＬ１のＵ字型トレース２１２を１つのライン電流トレースと１つの戻り電流トレースと置き換えることが可能なことは明らかである。この様にして、ラインおよび戻り接続が逆であってもアーク検出機能が提供される。
【００２８】
図２ｂは第２の代替実施例を図示し、この中で２つの表面実装ピックアップ・コイルＴＲ２−ＴＲ３が基板２０２のそれぞれ反対側に互いにほぼ逆となるように配置されており、一次コイル・トレース２１２がこれらのピックアップ・コイルの間に配置され、これにより相互インダクタンスを増加させている。例えば、各ピックアップ・コイルは５３１５ＴＣ（フェライト）シリーズＲＦＩＤトランスポンダ、米国イリノイ州キャリーのコイルクラフト社（Ｃｏｉｌｃｒａｆｔ  Ｃｏｒｐｏｒａｔｉｏｎ）で販売されているもの、または他の好適なピックアップ・コイルを含むものが可能である。
【００２９】
入力検知回路１０２（図１ｂ参照）はマイクロ制御器１１２が電圧測定をライン電圧の半周期に１度実行可能なように構成されると、先に記述した。図３ａは対数合計回路１０２ａを表し、これは入力検知回路１０２の第１の代替実施例である。入力検知回路１０２と同様、対数合計回路１０２ａはマイクロ制御器１１２がキャパシタＣ３に架かる電圧を半周期に１度ライン電圧がゼロ交差する付近で測定することを可能とする。図３ａに示されるように、対数合計回路１０２ａはキャパシタＣ１、キャパシタＣ１２−Ｃ１３、抵抗器Ｒ２３−Ｒ２６、ダイオードＤ１４−Ｄ１５、およびトランジスタＴ１−Ｔ４を含む。トランジスタＴ１−Ｔ４とキャパシタＣ１３は対数回路を形成し、キャパシタＣ１３に架かる電圧の変化は次のように表現される。
2006078488.tif 000007
この中で「｜Ｑ｜」は変圧器ＴＲ１の一次コイルＬ１を通って流れる、アーク生成電荷に等しく、
2006078488.tif 000008
この中で「ｖＴ」は室温で約２６ｍＶに等しい。今回開示している実施例において、各々のアーク発生事象はキャパシタＣ２に架かる電圧を（Ｃ１３／Ｃ２）＊△Ｖだけ増加させる。更に、キャパシタＣ１３に架かる電圧は約（Ｃ１３）＊（Ｒ２３）秒の減衰時間でリセットされる。例えば、抵抗器Ｒ２３−Ｒ２６の各々１つが１０ｋΩに等しく、またキャパシタＣ１３が１０ｎｆに等しい場合、減衰時間は１００μ秒である。従って、アーク事象によるキャパシタＣ１内へ注入された電荷は、アーク事象発生時に始まり減衰時間で終了するキャパシタＣ１３の中へ注入された電荷に等しい。
【００３０】
図３ｂは対数合計回路１０２ｂを表し、これは入力検知回路１０２（図１ｂ参照）の第２の代替実施例である。図３ｂに示されるように、対数合計回路１０２ｂはキャパシタＣ１、抵抗器Ｒ２７−Ｒ２９、キャパシタＣ１４−Ｃ１６、トランジスタＴ５−Ｔ６、およびダイオードＤ１６−Ｄ１９を含む。この代替実施例において、対数合計回路１０２ｂは対数回路の中でただ１つの整合されたトランジスタ対Ｔ５−Ｔ６を採用している。
【００３１】
またアーク発生検知回路１０４（図１ｂ参照）は演算増幅器１１６と抵抗器Ｒ５−Ｒ６を含み、これらが非反転増幅器１０５を形成すると説明されていた。図３ｃは比較器回路１０５ａを示しており、これは非反転増幅器１０５の代わりに採用できるものである。図３ｃに示されるように、比較器回路１０５ａは比較器１２０、抵抗器Ｒ３０−Ｒ３２、ダイオードＤ７、およびキャパシタＣ３を含む。特に、抵抗器Ｒ３０−Ｒ３１は分圧器を形成し、これは比較器の反転入力にバイアスを与える。入力検知回路１０２から比較器１２０の非反転入力に与えられる信号のレベルが、比較器１２０の反転入力のレベルを超えると、比較器１２０はキャパシタＣ３を抵抗器Ｒ３２を通して、（Ｒ３２）＊（Ｃ３）に比例する速度で充電する。キャパシタＣ３は比較器１２０の非反転入力部の信号レベルがＶｃｃ＊［Ｒ３１／（Ｒ３０＋Ｒ３１）］よりも大きい値に留まる限り、キャパシタＣ３の充電を続ける。従って、負荷電流の大きな変化が比較器回路１０５ａの入力部で検出される度毎に（すなわち、大きなｄｉ／ｄｔ事象が発生する度毎に）比較器の出力はその正の値に振り切れ、これによりダイオードＤ７および抵抗器Ｒ７を通してキャパシタＣ３に充電するためのパルスが生成される。
【００３２】
今回開示の実施例において、マイクロ制御器１１２は第１パルス計数器アルゴリズムを実行し、比較器回路１０５ａ（または、非反転増幅器１０５）の出力が各半周期の間に高状態に駆動された回数を計数するように動作可能である。電気的アークの性質は一般的に混沌としているので、アーク不良は典型的にまちまちの回数のアーク事象をライン電圧の半周期毎に発生させる。これと対照的に、迷惑負荷は典型的に同じ回数のアーク事象を半周期毎に発生させるので、複数の半周期に渡って周期的にアーク事象を発生させる。この様な情報を用いて正常動作条件下での迷惑トリップを禁止し、アーク不良が検出された時にトリップを行えるようにしている。特に比較器回路１０５ａはパルス計数器信号をマイクロ制御器１１２のピン１３に与え、これはこの信号を第１パルス計数器アルゴリズムの実行中に使用する。比較器回路１０５ａの出力が、パルス計数器信号のレベルで示されるように、各半周期の間に高状態に駆動される度毎に、マイクロ制御器１１２内部のデジタル計数器が増加更新される。キャパシタＣ３がマイクロ制御器１１２でリセットされる際に、計数値がマイクロ制御器１１２の中に格納され、第１パルス計数器アルゴリズムが実行される。今回開示の実施例において、マイクロ制御器１１２は第１パルス計数器アルゴリズムを実行して、マイクロ制御器１１２内に格納された１つまたは複数の測定値データの組内のデータ要素の予め定められた個数の周期性を判定する。例えば、格納された計数器の値が４に等しい場合、第１パルス計数器アルゴリズムを使用して少なくとも１つの測定値データの組内の１−４データ要素の周期性を判定する。
【００３３】
第１パルス計数器アルゴリズムの動作を図５ａを参照して以下に説明する。ステップ５０２に示されるように、パルス計数器アルゴリズムは、同じ第１データ値ｋを有する測定値データの組の中で予め定められた個数のデータ要素に対して検索を行う。次にステップ５０４に示されるように、全部の測定値データの組が分析され、ゼロ（０）の値を有するデータ要素が存在するか判定し、第１データ値（ｋ）を有する追加データ要素が存在するか判定し、第１データ値とは異なる第２データ値（ｊ）を有するデータ要素が存在するかを判定する。次にステップ５０６に示されるようにデータの組が写像される。例えば、データの組の例として値ゼロを有する第１データ要素と、第１の値３を有する第２データ要素と、同じ第１の値３を有する第３データ要素と、そして異なる第２の値２を有する第４データ要素とを含む場合、これらは［０，ｋ，ｋ，ｊ］に写像される。次に、ステップ５０８に示されるように、写像されたデータの組が複数のアーク事象の周期性を示す複数の予め定められたデータの組の少なくとも１つと整合するか否かの判定が行われる。先に説明したように、迷惑負荷は典型的に周期的なアーク事象を生成する一方で、アーク不良で生成されたアーク事象は典型的に非周期的である。加えて、ある種のスタートアップおよびシャットダウン条件は周期的アーク事象に似ている。図６は周期的アーク事象を示す複数のデータの組の例示的写像を示す。例えば、先に説明した写像例［０，ｋ，ｋ，ｊ］は図６に示されたデータの組のいずれとも整合しない。この事例において、パルス計数器は「アクティブ」と見なされず（Ｎ）、トリップ動作が許される。ステップ５１０に示されるように整合が取られる場合、パルス計数器は「アクティブ」と見なされ（Ｙ）、トリップ動作が禁止され、これにより正常動作条件下での迷惑トリップの発生が低減される。例えば、トリップ動作は、先に説明した３周期アルゴリズム（ＴＣＡ）で採用されている予め定められた最大閾値ｍａｘ＿ｌｉｍｉｔそして／またはその他の定数そして／または係数を増加させることにより禁止できる。ＴＣＡで採用されている定数／係数はまた、重大なアーク事象が検出された際にはトリップ動作が可能なように好適に修正可能なことは理解されよう。
【００３４】
先に説明したように、第１パルス計数器アルゴリズムは、写像されたデータの組がアーク事象の周期性を示す少なくとも１つの予め定められたデータの組と整合するか否かを判定するステップを含む。これに代わる実施例において、写像されたデータの組がデータ履歴の中の重大でない事象（例えば雑音）を示す１つまたは複数の予め定められたデータの組と整合するか否かの判定が行われる。例えば、その様なデータの組は［０，ｋ，ｋ，ｊ，ｋ，ｋ］に写像し、これは写像内の１つの「ｊ」要素を除いて周期性を示している。その様な整合が生じた際にトリップ動作を禁止することにより、雑音フィルタ処理の度合いが第１パルス計数器アルゴリズムに組み込まれる。
【００３５】
此処に開示している実施例において、第２パルス計数器アルゴリズムがまた実行され、１つまたは複数のアーク事象に関するタイミング情報を捕捉している。この第２パルス計数器アルゴリズムを図５ｂを参照して以下に説明する。ステップ５１４に示されるように、マイクロ制御器１１２内の計数器はアーク事象がサンプリング周期内で発生するために必要な時間量を追跡するために採用されている。例えば、計数器はサンプリング周期の開始からそのサンプリング周期内でアーク事象が発生するまでの時間を測定するために使用される。従って複数の時間値がステップ５１６に示されるように、複数のサンプリング周期に渡って格納され、アーク事象時間の履歴を与える。次に、この時間履歴がステップ５１８に示されるように分析され、アーク発生時間の不規則性が判定される。ステップ５２０に示されるように、アーク事象が各サンプリング周期の間ほぼ同一時間に発生しているか否かの判定が行われる。アークの発生が各サンプリング周期のほぼ同一時間に発生している場合は、そのアーク発生は迷惑負荷によるものと見なされ、ステップ５２２に示すようにトリップ動作は禁止される。先に説明した３周期アルゴリズムで採用されている定数／係数は、第２パルス計数器アルゴリズムで得られたアーク・タイミング履歴に基づいてトリップ動作を禁止そして／または可能とするように好適に修正できることは理解されよう。
【００３６】
電気的アーク発生信号の非線形性を考慮するために、比較器回路１０５ａはそれぞれの電圧閾値に対応する複数のデジタル出力信号を提供するように修正される。図３ｄは複数のデジタル出力を提供する比較器回路１０５ｂの図示的実施例を示す。図３ｄに示されるように、比較器回路１０５ｂは、比較器１２１および１２３、そして抵抗器Ｒ３３，Ｒ３５，Ｒ３７，およびＲ３９を含む。更に、比較器１２１および１２３の非反転入力はノード１１４（図１ｂ参照）に接続され、比較器１２１および１２３の出力はマイクロ制御器１１２の好適なデジタル入力に接続可能である。特に、抵抗器Ｒ３３，Ｒ３５，Ｒ３７，およびＲ３９は分圧器を形成し、これはそれぞれ比較器１２１および１２３の反転入力にバイアスをかける。例えば、分圧器は比較器１２１および１２３をそれぞれ予め定められた低および高電圧レベルにバイアスする。この代替実施例において、マイクロ制御器１１２内のデジタル計数器は比較器１２１が、アーク発生信号のレベルが低電圧閾値を超えたことを示す第１デジタル出力を与えた時に更新を開始する。次に計数器が更新する速度は、アーク発生レベルが高電圧閾値を超えると増加され、これは比較器１２３から与えられる第２デジタル出力で示される。計数器が更新される速度は、それぞれの比較器１２１および１２３から与えられる第１および第２デジタル出力で示されるようにアーク発生レベルが後続の閾値より下になると減じられる。
【００３７】
ＴＣＡが次のように表現されると先に説明されている。
2006078488.tif 000009
（式（４）参照）。しかしながら、式（４）は単一アーク発生事象に対して比較的なめらかな応答を与える。単一アーク事象に対して更にインパルス的特性の応答を得るために、修正されたＴＣＡが次のように表現される。
2006078488.tif 000010
この中で「ＴＣＡ＿１」は式（４）で表現された通りであり、「ｋｎｏｂ」は定数、そして「ＴＣＡ＿２」は次のように表現される。
2006078488.tif 000011
この中でＶ［ｎ−１］はライン電圧の第１周期に対応する第１電圧測定値を表し、Ｖ［ｎ］はライン電圧の第２周期に対応する第２電圧測定値を表し、そしてＶ［ｎ＋１］はライン電圧の第３周期に対応する第３電圧測定値を表す。ＴＣＡ＿２は単一アーク事象に対して更にインパルス応答を与えることに注意されたい。先の式（８）の中でｋｎｏｂ定数はインパルス応答の可変量を与えるために調整可能である（例えば、ｋｎｏｂ定数を１／８またはその他の任意の好適な値に設定できる）。
【００３８】
また、３周期アルゴリズム（ＴＣＡ）の結果合計に、サンプリング周期に渡って発生した電気的アークの総量を表すＴＣＡの連続的連続和が加算されるように説明されている。各サンプリング周期の終了時点でその連続和が予め定められた最大閾値ｍａｘ＿ｌｉｍｉｔと比較され、その閾値を超えた際にＳＣＲ１が遮断される。代替実施例において、更に迷惑トリップ動作を避けるために、マイクロ制御器１１２（図１参照）はその連続和の中に含まれるアーク事象の回数を計数するようにアーク事象計数器アルゴリズムを実行するように動作可能である。
【００３９】
アーク事象計数器アルゴリズムを図７を参照して以下に説明する。ステップ７０２に示されるように、キャパシタＣ３に架かる電圧が測定される。次に、ステップ７０４に示されるように測定された電圧値が第１の予め定められた閾値を超えるか否かの判定が行われる。測定された電圧値が第１閾値を超える場合、マイクロ制御器１１２内の第１事象計数器が、ステップ７０６に示されるように更新される。次にステップ７０８に示されるように、測定された電圧値が第２の予め定められた閾値を超えるか否かの、少なくとも１つの第２判定がオプション的に行われる。測定された電圧値が第２閾値を超える場合、マイクロ制御器１１２内の第２事象計数器が、ステップ７１０に示されるように更新される。次に、キャパシタＣ３に架かる電圧の測定が、ステップ７１２に示されるように、先に説明したＴＣＡの様な少なくとも１つのアルゴリズムにより続行される。好適な実施例において、電圧測定値は次に電圧測定値の第１および第２連続合計値に加算される。例えば、電圧測定値の第１連続合計値は短時間の間に大きな電圧測定値が監視される短いサンプリング周期に対応し、第２連続合計値はより長時間の間に地井さん電圧測定値が監視される長いサンプリング周期に対応する。ステップ７１４に示されるように、第１連続合計値（連続合計１）が第１の予め定められたトリップ閾値（トリップ閾値１）を超えているか否かの判定が行われる。第１合計値が第１閾値を超えている場合は、ステップ７１６に示されるように、第１事象計数器（事象計数器１）の出力が第１の予め定められた事象の最小回数（最小事象１）を超えているか否かの判定が行われる。第１事象計数器出力が第１の事象回数を超えている場合、ステップ７２２に示されるようにトリップ動作が生じ、電源出力を負荷から切り離す。ステップ７１８に示されるように、第２連続合計値（連続合計２）が第２の予め定められたトリップ閾値（トリップ閾値２）を超えているか否かの判定が行われる。第２合計値が第２閾値を超えている場合、ステップ７２０に示されるように、第２事象計数器（事象計数器２）の出力が第２の予め定められた事象の最小回数（最小事象２）を超えているか否かの判定が行われる。第２事象計数器出力が第２の事象回数を超えている場合、ステップ７２２に示されるようにトリップ動作が生じ、電源出力を負荷から切り離す。従って、第１事象計数器出力が第１の予め定められた計数回数を超えるか、または、第２事象計数器出力が第２の予め定められた計数回数を超えると、トリップ動作が生じる。それ以外の場合は、トリップは行われない。
【００４０】
この様にして、例えば雑音を含むスィッチング信号による迷惑トリップが回避される。この様な雑音的信号は比較的大きな電圧測定値の結果となり、これらは電気的アークを示す必要はない。測定された電圧ま連続合計値のレベルを監視し、その連続合計値に含まれるアーク事象の個数を追跡することにより、アーク事象のいくつかの半周期を含む電気的アークが更に信頼性高く検出され、制限された回数のアーク事象のみを含む迷惑負荷がより安全に無視できる。
【００４１】
マイクロ制御器１１２はライン電圧をＶＲＥＦを介して監視し、監視されたライン電圧に基づいてキャパシタＣ３に架かる電圧の測定を実施する時点を決定すると説明されていた。正常動作条件下で、これらの電圧測定の時間間隔は規則的でかつ周期的である。しかしながら、高電流アーク条件の間は、ＶＲＥＦ信号は瞬時的なハード短絡によるライン電圧低下によって品質が劣化する。マイクロ制御器１１２がライン電圧の半周期上の特定の電圧点を探している場合、この様な電圧低下は不注意のまたは早い測定指令を引き起こしかねない。加えて、この型式のアーク事象の間、積分キャパシタＣ３上の電圧は典型的に比較的高くなる。正常なライン低下（または電力低下）の間、意図された測定点はマイクロ制御器により見つけられるであろうが、異常電圧はキャパシタＣ３上には存在しない。これと対照的に、高電流アーク条件の間、意図された測定点は見つけられ、比較的高い電圧がキャパシタＣ３上に検出される。従って、高レベルアーク発生を検出するために、マイクロ制御器１１２は測定点の間の時間を測定するように動作可能である。早期測定が見出され、比較的大きなキャパシタ電圧Ｖｃ３が検出された場合、マイクロ制御器は遮断回路１０８を起動し、これによりソレノイド１１８をトリップさせて電源出力を負荷から切り離す。
【００４２】
またマイクロ制御器１１２（図１参照）が半周期に２度キャパシタＣ３に架かる電圧の測定を行い、その電圧測定値をデジタル形式にアナログ／デジタル変換器（ＡＤＣ）を用いて変換し、測定された電圧データを格納し、そして電圧測定が完了した時点でキャパシタＣ３を放電すると説明されていた。キャパシタＣ３に架かる電圧は非反転増幅器１０５から与えられた信号の積分を表すことに注意されたい。これに代わる実施例において、マイクロ制御器１１２内のデジタル計数器が非反転増幅器１０５の出力を効果的に積分するための累積器として採用されており、これにより積分キャパシタＣ３およびＡＤＣの必要性を未然に無くしている。
【００４３】
この代替実施例において、比較器回路１０５ａまたは１０５ｂが非反転増幅器１０５の代わりに使用され、比較器回路のデジタル出力が直接マイクロ制御器１１２に供給されて内部計数器を更新させる。更に、サンプリング周期はライン電圧の１つまたは複数の半周期に対応する間隔を有するように定められる。マイクロ制御器１１２および比較器回路１０５ａの出力を積分するための内部計数器の動作が図８を参照して以下に説明されている。ステップ８０２に示されるように、計数器はサンプリング周期の開始時点でリセットされる。次にステップ８０４に示されるように、比較器回路１０５ａの出力が、電気的アークが存在することを示すアクティブか否かの判定が行われる。比較器回路出力がアクティブの場合、ステップ８０６に示されるように計数器は始動される。次に、ステップ８０８に示されるように、比較器回路１０５ａの出力が、電気的アーク発生が終了したことを示す非アクティブとなったかの判定が行われる。電気的アークが終了すると、この方法はステップ８１２に分岐する。他の場合、ステップ８１０に示されるように、サンプリング周期の終わりに達したか否かの判定が行われる。サンプリング周期の終了に達した場合、この方法はステップ８１２に進む。他の場合、この方法はステップ８０８に戻る。次に、比較器の出力値が、ステップ８１２に示されように格納される。格納された計数器出力、これは比較器回路１０５ａの出力の積分を表す、は続いて先に説明したアーク検出アルゴリズム内の積分キャパシタＣ３に架かる電圧測定の代わりに使用される。
【００４４】
パルス計数器アルゴリズム、３周期アルゴリズム（ＴＣＡ）、およびアーク事象計数器アルゴリズムを含む、アーク検出アルゴリズムを採用したアーク不良検出装置１００の動作方法が図１ｂおよび図９を参照して図示されている。ステップ９０２に示されるように、積分キャパシタＣ３は０ボルトにリセットされる。次に、ステップ９０４に示されるように早期測定指令が検出されたか否かの判定が行われる。例えば、マイクロ制御器１１２は、電圧測定を実施するその様な早期指令を、ＶＲＥＦ信号の劣化がライン電圧の低下により生じた場合に検出する。早期測定指令が検出され、キャパシタＣ３に架かる過度に大きな電圧が測定されると、ステップ９２４に示されるようにアーク不良が検出され、ソレノイド１１８がトリップされて電源出力を負荷か切り離す。それ以外の場合、マイクロ制御器１１２はＶＲＥＦ信号を監視し、ステップ９０６に示されるように、サンプリングまたは測定点に達するまで待機する。
【００４５】
測定点に達すると、積分キャパシタＣ３に架かる電圧が測定され、ステップ９０８に示されるように、その後キャパシタＣ３は０ボルトにリセットされる。次に、マイクロ制御器１１２はアーク発生検知回路１０４から与えられるパルス計数器信号を監視し、ステップ９１０に示されるようにそのサンプリング周期の間に発生したパルス計数器の回数を格納する。加えて、マイクロ制御器１１２は、ステップ９１２に示されるように、積分キャパシタ電圧測定値を履歴データ格納部（例えばスタック）の中に格納する。格納されたパルス計数情報は次に、ステップ９１４に示されるように上記のパルス計数器アルゴリズムを用いて分析される。次にステップ９１６に示されるように、３周期アルゴリズム（ＴＣＡ）が格納されている電圧測定値データの履歴を用いて実行され、ＴＣＡの計算結果が少なくとも１つの連続合計値に加算される。ステップ９１８に示されるように、マイクロ制御器１１２内の１つまたは複数の事象計数器が調整され、電圧測定値は上記のアーク事象計数器アルゴリズムを用いて分析される。次にステップ９２０に示されるように、１つまたは複数の事象計数器が、アーク事象の予め定められた最少回数を超えているか否かの判定が行われる。事象計数器がアーク事象の予め定められた最少回数を超えている場合、ステップ９２２に示されるようにＴＣＡ連続合計値が予め定められたトリップ閾値を超えるか否かの別の判定が行われる。ＴＣＡ連続合計値が予め定められたトリップ閾値を超えている場合、ステップ９２４に示されるようにアーク不良が検出され、ソレノイド１１８がトリップされ電源出力を負荷から切り離す。
【００４６】
上述のアーク不良検出装置１００はまた、ＤＣアーク不良検出にも採用出来ることは理解されよう。この場合、電圧測定を実施する時点を判定するためにライン電圧をＶＲＥＦを介して監視する代わりに、マイクロ制御器１１２はこれに代わって時間に基づく内部デジタル計数器を採用して、積分キャパシタＣ３に架かる電圧をサンプリングするための好適な周期を生成する。
【００４７】
更に当業者には、上述のアーク不良検出装置ならびに方法の更なる修正および変更が、此処に開示された本発明の概念から逸脱することなく行えることが理解されよう。従って、本発明は添付の特許請求の範囲および精神以外で制限されるものではない。
【００４８】
（要約書）
迷惑トリップの感受性を低減したアーク不良を検出するための装置並びに方法である。この装置は電流センサ、入力検知回路、アーク発生検知回路、電源装置、トリップ（遮断）回路、処理装置、および電気機械インタフェースを含む。電流センサはＡＣ電流を含む電源入力を監視し、ＡＣ電流の高周波成分を入力検知回路に与える。入力検知回路はＡＣ信号をフィルタ処理し、整流してこの整流された信号をアーク発生検知回路に与える。アーク発生検知回路は予め定められた時間周期に渡って累積された電圧レベルと、そのサンプリング時間の間に発生した可能性のある電気的アークを示すデジタル信号とを処理装置に与える。処理装置は電圧レベルを測定し、測定された電圧とデジタル信号とに関する情報を格納し、格納された情報を１つまたは複数のアルゴリズムを用いて処理し、これによりその信号がアーク不良によるものか迷惑負荷による結果であるか判定する。その信号がアーク不良の結果である場合、処理装置は遮断回路を起動して電気機械インタフェースをトリップさせ、これにより負荷への電源出力を中断させる。
【図面の簡単な説明】
【００４９】
【図１ａ】図１ａは本発明に基づくアーク不良検出装置のブロック図。
【図１ｂ】図１ｂは図１ａのアーク不良検出装置を図示する模式図。
【図２ａ】図２ａは図１ａのアーク不良検出装置で採用される変圧器構造を示す図。
【図２ｂ】図２ｂは、同じく図１ａのアーク不良検出装置で採用される変圧器構造を示す図。
【図２ｃ】図２ｃは図２ａ−２ｂ変圧器構造に含まれる変圧器を示す外観図。
【図２ｄ】図２ｄは、同じく図２ａ−２ｂ変圧器構造に含まれる変圧器を示す外観図。
【図３ａ】図３ａは図１ａのアーク不良検出装置で採用される、アルゴリズム回路の一部を図示する模式図。
【図３ｂ】図３ｂは、同じく図１ａのアーク不良検出装置で採用される、アルゴリズム回路の一部を図示する模式図。
【図３ｃ】図３ｃは図１ａのアーク不良検出装置で採用される、比較器回路を図示する模式図。
【図３ｄ】図３ｄは、同じく図１ａのアーク不良検出装置で採用される、比較器回路を図示する模式図。
【図４】図４は図１ａのアーク不良検出装置で実行される３周期アルゴリズムを含む動作方法を図示する流れ図。
【図５ａ】図５ａは図１ａのアーク不良検出装置で実行されるパルス計数器アルゴリズムを図示する流れ図。
【図５ｂ】図５ｂは、同じく図１ａのアーク不良検出装置で実行されるパルス計数器アルゴリズムを図示する流れ図。
【図６】図６は図５ａ−５ｂのパルス計数器アルゴリズムで採用される、測定値データ・セットの写像を図示する表。
【図７】図７は図１ａのアーク不良検出装置で実行される、アーク事象計数器アルゴリズムを図示する流れ図。
【図８】図８は図１ａのアーク不良検出装置で実行される、デジタル計数器を用いた比較器回路の出力を積分する方法を図示する流れ図。
【図９】図９は、図１ａのアーク不良検出装置で実行される、図５ａ−５ｂのパルス計数器アルゴリズム、図４の３周期アルゴリズム、および図７のアーク事象計数器アルゴリズムを含む動作方法を図示する流れ図。
【符号の説明】
【００５０】
１００  アーク不良検出装置
１０１  電流センサ
１０２  入力検知回路
１０２ａ  対数合計回路
１０２ｂ  対数合計回路
１０４  アーク発生検知回路
１０５  非反転増幅器
１０５ａ  比較器回路
１０５ｂ  比較器回路
１０６  電源装置
１０８  トリップ（遮断）回路
１１２  マイクロ制御器
１１６  演算増幅器
１１７  電気機械インタフェース
１１８  ソレノイド
１２０  比較器
１２１  比較器
１２３  比較器
２０２  基板
２１２  Ｕ字型導電性トレース
２１４  導電性トレース
【図１ａ】
2006078488.tif 000012
【図１ｂ】
2006078488.tif 000013
【図２ａ】
2006078488.tif 000014
【図２ｂ】
2006078488.tif 000015
【図２ｃ】
2006078488.tif 000016
【図２ｄ】
2006078488.tif 000017
【図３ａ】
2006078488.tif 000018
【図３ｂ】
2006078488.tif 000019
【図３ｃ】
2006078488.tif 000020
【図３ｄ】
2006078488.tif 000021
【図４】
2006078488.tif 000022
【図５ａ】
2006078488.tif 000023
【図５ｂ】
2006078488.tif 000024
【図６】
2006078488.tif 000025
【図７】
2006078488.tif 000026
【図８】
2006078488.tif 000027
【図９】
2006078488.tif 000028