(57)【要約】【課題】  配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗を得ること配線層の形成方法および配線層を提供すること。【解決手段】  ガラス基板１上に下地絶縁膜２の窒化シリコン膜を形成し、この上に下地金属層３を形成し、この上に金属シード層４を形成し、この金属シード層４上に金属配線層７を形成した配線層であって、上記金属シード層４は主として結晶面が（１１１）に配向し、平均結晶粒径が０．２５μｍ以上であり、上記金属配線層は膜厚が２００乃至１０００ｎｍであり、無電解めっき法で形成された層である。【選択図】図２
2006024754.tif 000002
【特許請求の範囲】
【請求項１】
主結晶面が（１１１）で、平均結晶粒径が０．２５μｍ以上の金属シード層を形成する工程と、
前記金属シード層上に膜厚が２００乃至１０００ｎｍの金属配線層を無電解めっきする工程と
を具備してなることを特徴とする配線層の形成方法。
【請求項２】
主結晶面が（１１１）で、平均結晶粒径が０．２５μｍ以上の銅シード層を形成する工程と、
前記銅シード層上に膜厚が２００乃至１０００ｎｍの銅配線層を無電解めっきする工程と
を具備してなることを特徴とする配線層の形成方法。
【請求項３】
基板上に下地金属層を形成する工程と、
前記下地金属層上に主結晶面が（１１１）で、平均結晶粒径が０．２５μｍ以上の銅シード層を形成する工程と、
前記銅シード層上に膜厚が２００乃至１０００ｎｍで予め定められたパターンの銅配線層を無電解めっきする工程と、
少なくとも前記銅配線層と接合される領域以外の前記銅シード層および前記下地金属層を除去する工程と
を具備してなることを特徴とする配線層を形成する方法。
【請求項４】
前記無電解めっき液は、コバルト塩を還元剤とするアルカリ金属フリーの中性無電解めっき浴であることを特徴とする請求項１乃至３のいずれか１項記載の配線層の形成方法。
【請求項５】
前記シード層は、スパッタリングにより形成された膜であることを特徴とする請求項１乃至３のいずれか１項記載の配線層の形成方法。
【請求項６】
前記配線層は、エピタキシャル成長した層であることを特徴とする請求項１乃至３のいずれか１項記載の配線層の形成方法。
【請求項７】
前記シード層および前記配線層は、３５０℃以上の温度でアニール処理された層であることを特徴とする請求項１乃至５のいずれか１項記載の配線層の形成方法。
【請求項８】
金属シード層上に金属配線層が設けられた配線層であって、前記金属シード層は結晶面が（１１１）で、平均結晶粒径が０．２５μｍ以上であり、前記金属配線層は膜厚が２００乃至１０００ｎｍであり、無電解めっきされた層であることを特徴とする配線層。
【請求項９】
銅シード層上に銅配線層が設けられた配線層であって、前記銅シード層と銅配線層の平均結晶粒径は略同じ大きさであることを特徴とする配線層。
【請求項１０】
前記銅シード層の下地には、Ｔａ，β−Ｔａ，α−Ｔａ，ＴａＳｉＮ，ＴａＮ,ＴａＮとα−Ｔａの積層膜のうち少なくも一つの材料層により構成されていることを特徴とする請求項９記載の配線層。
【請求項１１】
前記銅シード層の平均結晶粒径は、０．２５μｍ以上であることを特徴とする請求項９又は１０記載の配線層。
【請求項１２】
結晶化領域を有する半導体薄膜と、
前記結晶化領域内にソース領域およびドレイン領域が設けられ、前記結晶化領域にゲート絶縁膜を介して設けられたゲート電極を有する薄膜トランジスタとを具備し、
前記薄膜トランジスタのソース電極、ドレイン電極、ゲート電極の少なくとも１つの電極は主結晶面が（１１１）で、平均結晶粒径が０．２５μｍ以上の金属シード層と、この金属シード層上に設けられた膜厚が２００乃至１０００ｎｍの無電解めっき層とで構成したものであることを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低抵抗に形成される配線層の形成方法、配線層および薄膜トランジスタに関するものである。
【背景技術】
【０００２】
一般に、ＬＳＩやＵＬＳＩに代表される半導体装置における配線や電極の材料としては、主としてアルミニウム（Ａｌ）やその合金などが用いられている。しかし、近年の集積度の向上による微細化の進展や、動作スピードの向上等により、Ａｌよりも抵抗が低く、且つエレクトロマイグレーションやストレスマイグレーション等の耐性が高い特性を有する銅（Ｃｕ）を次世代の配線及び電極の材料として採用することを目的として開発が進められている。
【０００３】
さらに、例えば液晶表示装置等に代表される表示装置の分野においても、表示面積の拡大による配線長の増加や、駆動用ドライバ回路や画素内メモリといった様々な付加機能を搭載するモノリシック化等の要求や、デジタル時代に適合した大容量・大画面・高精細の液晶表示装置等によって、半導体分野と同様に低抵抗な配線が要求されている。
【０００４】
銅の微細な配線加工は、Ａｌ配線の形成技術と同様に、ＰＥＰ（Photo Engraving Process:写真食刻工程、所謂フォトリソグラフィー）によるマスキング技術と、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法等のエッチング技術とを単に組み合わせても、実現が困難であった。つまり、銅のハロゲン化物の蒸気圧は、Ａｌに対して非常に低く（即ち、蒸発しにくい）、ＲＩＥ等のエッチング技術を用いる場合には、プロセス温度として２００〜３００℃に温調された雰囲気下でのエッチング処理が必要である等、種々の課題が多い。また、通常のフォトレジストマスクではなく、ＳｉＯ２やＳｉＮｘによるマスクを使用する必要もある。銅の微細な配線加工は、例えば、ダマシン法と呼ばれている方法で、特許文献１や特許文献２に開示されている。
【０００５】
このダマシン法による銅の微細な配線加工は、次のような工程を経て加工されている。即ち、まず、基板上の絶縁層に対して、あらかじめ所望の配線パターンの配線溝を形成する。次に、銅の酸化シリコン層中への拡散を防止するために銅薄層の下地層としてＴａＮ、Ｔａ、ＴｉＮ、等の銅拡散防止層を形成する。この銅拡散防止層上に銅薄層を形成する方法である。この銅薄層は、配線溝を埋め込むようにスパッタリング法等のＰＶＤ（PHYSICAL VAPOR DEPOSITION）法、めっき法又は、有機金属材料を用いたＣＶＤ（CHEMICAL VAPOR DEPOSITION：化学気相成長）法等の種々の手法を用いて、溝内部に埋め込み且つ絶縁層上の全面に亘って形成する。その後、銅薄層を基板表面側から下層の絶縁層が露出する（溝部分の開口端面）までＣＭＰ（CHEMICAL MECHANICAL POLISING：化学的機械研磨法）等の研磨法やエッチバック等を用いて除去し、溝に埋め込まれた銅のみによる配線パターンを形成する。更に、銅配線上に銅拡散防止能を有する絶縁層もしくは金属層を形成して銅配線層を覆う方法である。
【特許文献１】特開２００１−１８９２９５公報
【特許文献２】特開平１１−１３５５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述した公報に開示された技術を含む従来技術には以下に挙げるような課題がある。上記ダマシン法においては、少なくとも配線を埋め込むための溝を形成する溝加工工程、金属拡散防止層、金属シード層、金属配線層及び研磨停止膜を形成するための成膜工程、フォトリソグラフィー工程、エッチング工程、研磨工程などが必要であり、製造工程が煩雑となり、製造コストが高くなる。
【０００７】
また、配線抵抗を低減するためには、配線の断面積を大きくする必要があるが、集積化の制約から、アスペクト比の高い（つまり、幅や径が狭く深い）溝やビアホールを採用すると、銅の埋め込み性が低下する。配線抵抗を低減するためにＬＳＩでは、膜厚をμｍオーダの厚い膜を形成している。しかし、薄膜トランジスタ（ＴＦＴ）回路では、サブμｍオーダの膜厚が要求され、このオーダの膜厚では比抵抗が２．５μΩｃｍ以下の銅配線を得ることが難しい。また、銅薄層を基板全面に成膜した後に、不要部分を除去するというＣＭＰ工程等は、処理時間が掛かり、スループットが悪い課題がある。
【０００８】
さらに、直径１２インチ等の大口径半導体ウエハサイズに対応する大型のＣＭＰ装置が開発されているが、上記半導体ウエハよりも大面積で且つ平坦性等の精度の悪いガラス基板を用いる表示装置のための製造装置は実用化されていない。また、長辺が１m以上の大型ガラス基板を用いた表示装置の製造の場合、上記ＣＭＰによる全面研磨やエッチング法による除去が可能であったとしても、配線として利用される銅薄層部分の面積は、ガラス基板の面積に比較して非常に小さいために、成膜された銅薄層の大部分は除去され、廃棄される。この結果、高価な銅の利用効率は非常に悪くなり、高コストになる影響で製品価格も高くなる。
【０００９】
配線材料の銅の利用効率を向上するために、本発明者らはレジストを用いた選択無電解銅めっきプロセスの開発を行っている。この無電解銅めっき配線形成プロセスは、無電解銅めっき膜の形成前にスパッタリング法により銅シード層（以下スパッタ銅シード層と略す。）を形成し、この上に配線パターンのレジスト溝を形成し、その溝に無電解めっきにより銅配線層を形成し、その後、配線パターンのレジスト膜を除去した後、銅シード層をエッチングする方法である。この無電解銅めっき膜形成プロセスは、液晶等の表示装置で用いられる３００〜６００ｎｍ程度の低配線厚でも低比抵抗値の銅配線薄膜を形成できる。しかし、３００〜６００ｎｍ程度の低配線厚の配線を無電解めっき法で形成する場合、銅配線層の比抵抗値は銅シード層の結晶性に大きく依存するという問題がある。銅配線は、比抵抗値が高ければ、銅配線を用いる意味がないため、膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの配線でも２．５μΩｃｍ以下の比抵抗値を実現することが必要条件である。
【００１０】
無電解めっき法で通常用いられるＰｄ触媒核を用いずにスパッタ銅シード層を用いる理由は、Ｐｄ触媒核から成長させる無電解めっきでは、銅はＰｄ核の周囲に成長してＰｄ核を中心としたＣｕ核がぶつかり合うことで配線が形成されるために配線膜厚の薄いものへの適用が難しく、Ｐｄ核密度を高める必要がある。しかしながら、Ｐｄ核密度及び均一性を制御することが難しく、更にＰｄが後工程の熱処理で銅中に拡散して比抵抗を高くするという問題などもありＰｄ触媒核を用いることは問題がある。このため、当然ながら、Ｐｄ触媒を用いた無電解めっき法で銅シード層を形成する方法も同様な問題を有していて、加えてバリア性を有する下地金属層との密着性が低いという問題も有している。
【００１１】
本発明は、上記問題点に対処してなされたもので、配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗を得ることができる配線層の形成方法、配線層および薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の配線層の形成方法、配線層および薄膜トランジスタは、主結晶面が（１１１）で、平均結晶粒径が０．２５μｍ以上の金属シード層を設け、この金属シード層上に、膜厚が２００乃至１０００ｎｍの金属配線層を無電解めっきして設けられた膜を有するものである。
【００１３】
本発明の配線層の形成方法は、主結晶面が（１１１）で、平均結晶粒径が０．２５μｍ以上の金属シード層を形成する工程と、前記金属シード層上に膜厚が２００乃至１０００ｎｍの金属配線層を無電解めっきする工程とを具備してなることを特徴とする。この配線層の形成方法によれば配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗を得ることができる。
【００１４】
本発明の配線層の形成方法は、主結晶面が（１１１）で、平均結晶粒径が０．２５μｍ以上の銅シード層を形成する工程と、前記銅シード層上に膜厚が２００乃至１０００ｎｍの銅配線層を無電解めっきする工程とを具備してなることを特徴とする。この配線層の形成方法によれば銅配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗を得ることができる。
【００１５】
本発明の配線層の形成方法は、基板上に下地金属層を形成する工程と、前記下地金属層上に主結晶面が（１１１）で、平均結晶粒径が０．２５μｍ以上の銅シード層を形成する工程と、前記銅シード層上に膜厚が２００乃至１０００ｎｍで予め定められたパターンの銅配線層を無電解めっきする工程と、少なくとも前記銅配線層と接合される領域以外の前記銅シード層および前記下地金属層を除去する工程とを具備してなることを特徴とする。この配線層の形成方法によれば銅配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗を得ることができる。さらに、下地金属層の金属を選択することにより銅配線層の平均結晶粒径を大きくすることができる。
【００１６】
本発明の配線層は、金属シード層上に金属配線層が設けられた配線層であって、前記金属シード層は主結晶面が（１１１）で、平均結晶粒径が０．２５μｍ以上であり、前記金属配線層は膜厚が２００乃至１０００ｎｍであり、無電解めっきされた層であることを特徴とする。この配線層によれば配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗を得ることができる。さらに、１ｍ以上の大きな基板でも低比抵抗の銅配線層を形成することができる。
【００１７】
本発明の薄膜トランジスタは、結晶化領域を有する半導体薄膜と、前記結晶化領域内にソース領域およびドレイン領域が設けられ、前記結晶化領域にゲート絶縁膜を介して設けられたゲート電極を有する薄膜トランジスタとを具備し、前記薄膜トランジスタのソース電極、ドレイン電極、ゲート電極の少なくとも１つの電極は主結晶面が（１１１）で、平均結晶粒径が０．２５μｍ以上の金属シード層と、この金属シード層上に設けられた膜厚が２００乃至１０００ｎｍの無電解めっき層とで構成したものであることを特徴とする。この薄膜トランジスタによれば配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗の電極や配線の少なくとも一方を得ることができる。さらに、１ｍ以上の大きな基板でも低比抵抗の電極や配線層の少なくとも一方を形成することができる。
【００１８】
金属シード層は主結晶面が（１１１）とは、Ｘ線回折により検出される（１１１）ピークが（２００）ピークよりも大きいことを意味し、望ましくはその強度比I（１１１）/I（２００）が１０以上であることが望ましい。
【発明の効果】
【００１９】
本発明の方法によれば、配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗を得ることができる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の配線層の形成方法および配線層の実施形態を図を参照して説明する。この実施形態は、結晶面が主として（１１１）に配向し、平均結晶粒径が０．２５μｍ以上の銅を主成分とする金属シード層を設け、この金属シード層上に、膜厚が２００乃至１０００ｎｍのサブμｍオーダの金属配線層を無電解めっきして設けた例である。銅を主成分とする金属配線例えば、薄膜トランジスタ回路での銅を主成分とする金属配線層の膜厚は、２００乃至１０００ｎｍの極薄である。このような極薄な銅を主成分とする金属配線でも２．５μΩｃｍ以下の低抵抗な配線を可能にする。
【００２１】
このメカニズムは、次のように説明することができる。即ち、通常の電解銅めっきや無電解銅めっき層形成では、配線厚が１〜３０μｍ程度と厚いためにめっき膜厚が増大すると共に結晶粒径は増大する。他方、液晶表示装置のような配線は、サブμｍオーダの薄膜が要求されるために配線膜厚を厚くすることが出来ない。銅めっき配線層の比抵抗低減のためには、銅めっき配線層の結晶粒径を大きくすることにより可能となる。液晶表示装置のように銅めっき配線層の膜厚が薄い配線の形成は、特に金属シード層の結晶性が大きく影響することを見出した。即ち、サブμｍオーダの薄膜で２．５μΩｃｍ以下の低比抵抗を得るためには、金属シード層の結晶粒径を平均結晶粒径が０．２５μｍ以上にすることにより銅めっき配線層の結晶粒径を大きくできることを見出した。銅めっき配線層の結晶粒径を大きくできることは、低抵抗の銅めっき配線層を得ることを可能にする。主として（１１１）に配向とは、Ｘ線回折により検出される（１１１）ピークが（２００）ピークよりも大きいことを意味し、望ましくはその強度比I（１１１）/I（２００）が１０以上であることが望ましい。
【００２２】
次に、配線層の形成方法を銅（Ｃｕ）配線層の形成方法に適用した実施形態を、図１および図２を参照して工程順に説明する。図１は、Ｃｕ配線層をパターンニングされた領域に成膜する準備工程を工程順に説明するための断面図である。図２は、パターンニングされた領域にＣｕ配線層を形成する方法を工程順に説明するための断面図である。
【００２３】
基板例えばガラス基板１上に、図１（ａ）に示すように下地絶縁層２例えば窒化シリコン（ＳｉＮ）膜を膜厚例えば３００ｎｍ形成する。このＳｉＮ膜上に、図１（ｂ）に示すように銅のバリア膜としても有効な下地金属層３例えばタンタル（Ｔａ）層を例えばスパッタ法により形成する。膜厚は、例えばＴａ層を５０ｎｍに形成するとよい。下地金属層３としては、Ｔａ層のほかβ−Ｔａ，α−Ｔａ，ＴａＳｉＮ，ＴａＮ,ＴａＮとα−Ｔａの積層膜のうち少なくも一つの材料層により構成されていることが望ましい。さらに、この下地金属層３上に、図１（ｃ）に示すように金属シード層４例えば銅を主成分とする金属シード層を形成する。銅を主成分とする金属シード層は、厚さ例えば５０ｎｍを例えばスパッタ法により形成する。この銅を主成分とする金属シード層は、結晶方位が主として（１１１）に配向し、平均結晶粒径が０．２５μｍ以上である。
【００２４】
銅のバリア膜としても有効な下地金属層３としてＴａ層は、この積層膜上に平均結晶粒径の大きな金属シード層４を形成するのに有効である。平均結晶粒径が０．２５μｍ以上の上記金属シード層４は、この金属シード層４上に低比抵抗の金属配線層７の成膜を可能にする。
【００２５】
上記金属シード層４上に、図１（ｄ）に示すように配線のための材料を予め定められた配線パターン領域のみに形成するためにフォトレジスト層５を成膜する。このフォトレジスト層５の成膜は、例えばスピンコート法により膜厚例えば１．２μｍ形成する。フォトレジスト層５の膜厚は、金属配線層７の膜厚以上の厚さを選択する。このようにして配線層を配線パターン領域のみに形成するための準備工程を終了する。
【００２６】
次に、図２を参照して、パターンニングされた領域に銅を主成分とする金属配線層を形成する方法を工程順に説明する。予め定められた電極パターンや所望の配線形成パターンのマスク像を上記フォトレジスト層５に投影し露光する。露光後、次に、現像工程を実施することにより図２（ａ）に示すようにフォトレジスト層５には、配線パターン領域の溝パターン６が形成される。この状態で溝パターン６の底面には、金属シード層４の表面が露出する。
【００２７】
次に、この溝パターン６に金属配線層７を図２（ｂ）に示すように成膜する。この成膜法は、例えば無電解めっき法により銅を主成分とする金属配線層７を厚さ２００〜１０００ｎｍの極めて薄い膜厚例えば３００ｎｍ形成する。即ち、主として結晶方位（１１１）に配向した銅シード層上に銅めっき層がエピタキシャル成長する。このとき銅シード層の平均結晶粒径と銅めっき層の平均結晶粒径は、ほぼ等しい。平均結晶粒径の大きな銅シード層上の方が、めっき条件に係わらず銅めっき層の結晶粒径は大きくなる。もちろん、無電解めっき法による金属配線層７の形成の前処理として、金属シード層４の表面の酸化物を除去する洗浄工程を付加することが望ましい。
【００２８】
このように極めて薄い銅を主成分とする金属配線層７を形成するための無電解めっき浴としては、例えばコバルト塩を還元剤とする中性無電解めっき浴を用いることが望ましい。中性無電解めっき浴組成としては、還元剤としては例えば硫酸コバルトもしくは硝酸コバルト、銅塩として例えば硫酸銅もしくは硝酸銅、錯化剤としてエチレンジアミン、還元剤助剤として例えばアスコルビン酸、錯化剤助剤として例えば２，２’−ビピリジル、反応開始剤として例えば塩酸を用いるとよい。コバルト塩を還元剤とする中性無電解めっき浴は、ｐＨ領域が６〜７程度であるため通常のフォトレジストを用いることができることに加え、有害物質やアルカリ金属も含まないために液晶表示装置のような薄膜トランジスタの製造工程にも適用が可能であるという利点がある。
【００２９】
無電解めっきによる銅を主成分とする金属配線層７の成膜は、大きさ１ｍ以上の液晶表示装置用ガラス基板への薄膜の成膜を可能にする。サブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗を得るための銅を主成分とする金属配線層７の結晶粒径は、平均結晶粒径が０．２５μｍ以上であることが重要である。さらに、溝パターン６のみに銅めっき層を無電解めっきすることは、銅を不要な部分に成膜しないため、省資源効果のある製造方法である。
【００３０】
次に、図２（ｃ）に示すようにフォトレジスト層５を除去する。この結果、表面には、銅を主成分とする金属配線層７と金属シード層４とが露出する。次に、金属配線層７をマスクとして金属シード層４をエッチングして除去する。さらに、金属配線層７をマスクとして図２（ｄ）に示すように下地金属層３をエッチングして除去する。この結果、ＳｉＮ膜の表面に銅を主成分とする金属配線層７のパターンが形成された基板８を得ることができる。
【００３１】
上記銅を主成分とする金属配線層７は、配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の低比抵抗を得ることができる。上記のコバルト塩を還元剤する中性無電解めっき浴を用いた銅配線層の形成において、銅めっき層の結晶方位は金属シード層４の結晶方位に依存し、かつ、金属配線層７の膜厚が３００ｎｍ程度と薄い場合は銅めっき層の平均結晶粒径は金属シード層４とほぼ同等であることを本発明者らは見出した。即ち、金属シード層４の結晶粒径を２．５μΩｃｍ以下の低比抵抗を得るための結晶粒径に選択することにより、極薄の金属配線層７でも低比抵抗の金属配線層７を可能にしたものである。
【００３２】
２．５μΩｃｍ以下の低比抵抗な無電解銅めっき配線層の形成は、大きな結晶粒径の配線層を形成することである。液晶表示装置のような表示装置の製造方法では、金属配線前後の凹凸や配線形成後の絶縁層のカバレッジ性、基板表面凹凸の低減要求等から配線厚を厚くすることで結晶粒径を大きくすることはできない。この課題を解決するために鋭意開発した結果、特に金属シード層４の結晶粒径を大きくすることにより低抵抗の銅めっき配線層が得られることを見出したものである。即ち、サブμｍオーダの薄膜で２．５μΩｃｍ以下の低比抵抗を得るためには、金属シード層４の結晶粒径を平均結晶粒径が０．２５μｍ以上にすることにより銅めっき配線層の結晶粒径を大きくできることが判った。銅めっき配線層の結晶粒径を大きくできることは、低抵抗の銅めっき配線層を得ることができることである。このようにサブμｍオーダの薄膜で、２．５μΩｃｍ以下の低比抵抗の銅めっき層を得るためには、銅シード層の結晶性が重要であることが判った。
【００３３】
次に、金属シード層４として銅シード層と、この銅シード層上に形成される金属配線層７として銅めっき層を形成したときの、銅めっき層の平均結晶粒径とその比抵抗の具体的実施例を表１に示す。表１において、銅シード層Ａ、Ｂ、Ｃ、Ｄは、共に結晶方位が主として（１１１）である。表１には、銅シード層の平均結晶粒径と銅シード層上に銅めっき層を無電解めっきして形成したときの、この銅めっき層の平均結晶粒径と比抵抗の関係が示めされている。
【００３４】
ここで、表１の比抵抗値は、下地金属層３及び金属シード層４を除いた金属配線層７としての銅めっき層のみの比抵抗値である。銅シード層Ａは、ＴｉＮからなる下地金属層の上に形成したものであり、この銅シード層Ａの平均結晶粒径は０．１６６μｍである。この銅シード層Ａ上に無電解めっきで形成した銅めっき層の平均結晶粒径は０．１６０μｍである。
【００３５】
銅シード層ＢとＣは、Ｔａからなる下地金属層の上に形成した銅シード層であり、この銅シード層ＢとＣの平均結晶粒径は０．２８４μｍと０．４６２μｍである。この銅シード層ＢとＣ上に無電解めっきで形成した銅めっき層の平均結晶粒径は、それぞれ０．２９８μｍと０．４５６μｍである。
【００３６】
銅シード層Ｄは、ＴａＳｉＮからなる下地金属層の上に形成したものであり、この銅シード層Ｄの平均結晶粒径は０．４２５μｍである。この銅シード層Ｄ上に無電解めっきで形成した銅めっき層の平均結晶粒径は０．３９４μｍである。
【００３７】
表１から判るように、下地の銅シード層の平均結晶粒径と銅めっき層の平均粒径とは、略同等であり、銅シード層の平均結晶粒径が大きい方が銅めっき層の比抵抗は、低いことが判る。即ち、比抵抗の低い銅めっき層を成膜するためには、銅シード層の平均結晶粒径を大きくすればよいことが判る。換言すれば、所望する比抵抗の銅配線層を得るためには、平均結晶粒径が相当する大きさの銅シード層を形成することにより得ることができる。主として（１１１）とは、Ｘ線回折により検出される（１１１）ピークが（２００）ピークよりも大きいことを意味し、望ましくはその強度比I（１１１）/I（２００）が１０以上であることが望ましい。
【００３８】
比抵抗が２．２μΩｃｍ以下の銅めっき層を得るためには、銅シード層の平均結晶粒径を略０．２５μｍ以上にする必要がある。ここで、平均結晶粒径は、電子後方散乱(EBSP)法を用いて結晶方位が（１１１）の銅シード層に対して６０°の双晶境界を除外して求めた値である。そして、平均結晶粒径は、結晶粒の面積から球形近似により求めた直径の平均値である。
【００３９】
【表１】
2006024754.tif 000003
【００４０】
上記実施形態によれば、金属シード層の平均結晶粒径の大きな層上に金属配線層を成膜することにより平均結晶粒径の大きな金属配線層を成膜することができ、電極や配線の所望する比抵抗を得ることができる。さらに、金属配線層７は、フォトレジスト膜７に形成された溝パターン６に形成される。従って、この実施形態によれば、必要最小量の金属配線材料ですみ、省資源対応となっている。
【００４１】
次に、結晶粒径が大きな金属シード層を成膜する実施形態を説明する。金属シード層として銅シード層の例について説明する。表１の銅シード層Ａは、窒化チタン（ＴｉＮ）層の上に銅シード層形成し、銅シード層Ｂ及び銅シード層ＣはＴａ層の上に銅シード層を形成したが、銅シード層Ｃの方のＴａ層はα-Ｔａを主とするものである。銅シード層ＤはＴａＳｉＮ層の上に銅シード層を形成した。銅シード層の結晶方位が主として（１１１）への結晶配向性や平均結晶粒径拡大のための下地金属層３としては、ＴｉＮ層よりもＴａ系層を用いることが望ましい、Ｔａ層及びＴａＳｉＮ層の上に形成した銅シード層の方が平均結晶粒径大きくなる。Ｔａ層においても（２００）正方β−Ｔａ層より（１１０）体心立方α−Ｔａ層であることが望ましく、ＴａＮもしくはＴａＮ層とα−Ｔａ層の積層膜を用いてもよい。ＴａＮ層とα−Ｔａ層の積層膜は、Ｔａ層のみを成膜するとβ−Ｔａ層が形成されやすいが、Ｔａ層の下にＴａＮ層を薄く形成するとα−Ｔａ層が形成されやすく、このα−Ｔａ層上に形成される銅シード層の結晶配向性が良くなることに加え、α−Ｔａ層の比抵抗値がβ−Ｔａ層の比抵抗値の約１／１０という利点があるためである。
【００４２】
次に、結晶粒径が大きな金属シード層を成膜する他の実施形態を説明する。金属シード層として銅シード層の例について説明する。銅シード層の結晶粒径の拡大は、上記した下地金属層３の材質だけでなく、銅シード層を形成後、加熱処理することにより結晶粒径を拡大することができる。この加熱処理は、銅シード層を形成後、気密容器例えば真空中にて温度例えば４００℃で時間例えば１０分間加熱（アニール）処理することにより銅シード層の平均結晶粒径を拡大することができる。この平均結晶粒径が拡大された銅シード層上にめっきされた銅めっき層の平均結晶粒径は大きく、比抵抗は小さかった。
【００４３】
この加熱処理においても、下地金属層３としては、ＴａもしくはＴａ系合金を用いた方がＴｉＮよりも銅シード層の凝集が生じにくいこともあり望ましい。
【００４４】
次に、結晶粒径が大きな金属配線層５を成膜する他の実施形態を説明する。金属配線層５として銅めっき層の例について説明する。銅めっき層の結晶粒径の拡大は、銅シード層上に銅めっき層を形成した後に、加熱処理することで平均結晶粒径を拡大させ、比抵抗を低減することも可能である。平均結晶粒径の異なる銅シードＡとＢを用いて、この銅シードＡとＢ上に形成した銅めっき層を、加熱（アニール）温度例えば４５０℃、加熱時間例えば１０分気密雰囲気例えば真空中で加熱処理した。
【００４５】
この加熱処理後の結果は、表１に示すように結晶粒径は、拡大し、比抵抗値は低下した。例えば、銅シード層Ａの上に形成した銅めっき層の平均結晶粒径は、０．１６０μｍからアニール後０．３４３μｍに拡大し、比抵抗値はアニール後２．５３μΩｃｍから２．１μΩｃｍに低減した。銅シード層Ｂの上に形成した銅めっき層の平均結晶粒径は、０．２９８μｍからアニール後０．５０６μｍに拡大し、比抵抗値は２．１８μΩｃｍから１．９６μΩｃｍに低減した。銅シード層Ｃの上に形成した銅めっき層の平均結晶粒径は、０．４５６μｍからアニール後０．６１６μｍに拡大し、比抵抗値は１．９７μΩｃｍからアニール後１．８８μΩｃｍに低減した。銅シード層Ｄの上に形成した銅めっき層の平均結晶粒径は、０．３９４μｍからアニール後０．５５５μｍに拡大し、比抵抗値は１．９９μΩｃｍからアニール後１．９２μΩｃｍに低減した。
【００４６】
このように銅シード層の上に形成した各銅めっき層の平均結晶粒径は、加熱処理により拡大し、比抵抗値は低減した。ここで、加熱処理しても平均結晶粒径の大きな銅シード層の上に形成した銅めっき層の方が、平均結晶粒径は大きく、比抵抗値は小さくなった。このような結果から、平均結晶粒径が大きいめっき層の比抵抗値は小さいことが判った。
【００４７】
このようにして形成された銅めっき層の平均結晶粒径と比抵抗の関係は、比抵抗増大の主要因が結晶粒界での散乱によるとする以下のモデル式を用い、反射係数R=0.58とするとよく一致することが判った。
比抵抗  ρ＝ρo(バルク比抵抗)＋ρGrain boundary ＝  ρo  （１＋３α／２）
α＝（λ／Ｇ）・Ｒ／（１−Ｒ）      λ：Mean Free Path (39.3nm)
R：Reflection Coefficient (0.58)        G ：  結晶粒径      ｄ：膜厚    
ρo = 1.67μΩｃｍ
【００４８】
図３は、銅めっき層の粒界散乱モデルの上記式から求めた比抵抗と平均結晶粒径との関係を示す特性曲線と銅めっき層の実測値をプロットしたものである。この実測値は、無電解により銅めっき層を形成した後の特性（黒色）と、アニール処理後の特性（白色）とがプロットされている。図３には、上記式から求めた特性曲線がプロットされている。即ち、上記式から求めた特性曲線は、実測値の傾向とよく一致していることが示されている。図３には、無電解により銅めっき層を形成した後の特性（黒色）の４つの実施形態が、黒四角、黒丸、黒三角、黒菱形でプロットされている。これら４つの実施形態のサンプルについてアニール処理後の特性（白色）が、夫々白四角、白丸、白三角、白菱形でプロットされている。即ち、図３には、アニールすることにより平均結晶粒径が大きくなり、低比抵抗特性が得られることが示されている。
【００４９】
図３から明らかなように、平均結晶粒径の大きな銅めっき層は、低比抵抗特性を示すことが判る。さらに、銅めっき層は、アニールすると銅めっき層の平均結晶粒径が大きくなるため、さらに、低比抵抗特性が得られることが判る。図３に示す特性曲線において、比抵抗２．２μΩｃｍの銅めっき層の平均結晶粒径は、０．２５μｍである。換え言すれば、比抵抗２．２μΩｃｍ以下の銅めっき層を得るためには、平均結晶粒径が０．２５μｍ以上の銅シード層を用いればよいことが判る。
【００５０】
しかしながら、アニールによる平均結晶粒径の拡大は、大きな結晶粒間に挟まれている小さな結晶粒が減少することが主であること、そして、銅シード層の平均結晶粒径と銅めっき層の平均結晶粒径が略等しいことから無電解めっき法による薄膜成長は、銅シード層の結晶粒上に成長した銅配線層の結晶粒がぶつかり合って膜形成が行われているものと考えられる。このことが、図３に示す特性曲線の反射係数Ｒは０．５８と大きいことにも影響していると推測される。以上のことからも、低比抵抗値の銅配線層を無電解めっき法で形成する場合、銅シード層の結晶性や平均結晶粒径を制御することが重要であることが分かった。
【００５１】
上記実施形態によれば、下地金属層３の材料の選択、金属シード層４の平均結晶粒径の
大きな層、金属配線層７の平均結晶粒の大きな層にすることにより膜厚がサブμｍオーダでも所望する低比抵抗の電極や配線を得ることができる。上記実施形態の金属配線層７は、配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の低比抵抗（低抵抗銅配線）を得ることができる。
【００５２】
尚、この実施形態の配線層は、ＬＣＤだけではなく、有機ＥＬ表示装置（ＯＬＥＤ）例えば、アクティブマトリックス型有機ＯＬＥＤの基板上に形成される信号線、電源線、走査線及びＴＦＴ内の電極、及び周辺配線や同一基板上に形成された周辺駆動回路内の配線等に適用することも容易にできる。
【００５３】
この実施形態の配線層の形成方法によれば、選択的に銅を主成分とする金属配線を形成でき、更に周辺駆動回路の配線に要求されるような微細配線パターンの形成が可能となる。
この実施形態の配線層は、機能素子間を電気的に接続する配線と、機能素子例えば薄膜トランシスタの電極端子とは、電気的信号の電流路である点で類似しているため、この明細書では、双方を含んで配線層と定義する。
【００５４】
次に、上記銅めっき配線層を適用した薄膜トランジスタ回路の実施例を説明する。先ず、任意の基板に薄膜トランジスタを構成できる結晶化半導体膜の製造方法を説明する。この製造方法は、１又は複数個の薄膜トランジスタの少なくともチャネル領域を形成できる大きなシリコン結晶化領域を形成する結晶化方法について図４を参照して説明する。図４は、結晶化装置を説明するための構成図である。
【００５５】
最小光強度が溶融温度以上の結晶化エネルギーを出力するレーザ光源１０例えば紫外域の波長で例えば３０８ｎｍの波長を有するＸｅＣ１エキシマレーザ光源を設ける。このレーザ光源１０の光路には、入射レーザ光の光強度の均一化を行うためのホモジナイザ１１が設けられる。ホモジナイザ１１は、入射したレーザ光を水平方向に広げ線状（例えば、線長さ２００ｍｍ）のレーザビームにし、光強度分布を均一にする装置である。ホモジナイザ１１は、たとえば、複数のＸ方向シリンドリカルレンズをＹ方向に並べ、Ｙ方向に並んだ複数の光束を形成し、他のＸ方向シリンドリカルレンズで各光束を再分布させ、同様複数のＹ方向シリンドリカルレンズをＸ方向に並べ、Ｘ方向に並んだ複数の光束を形成し、他のＹ方向シリンドリカルレンズで各光束を再分布させる光学系である。
【００５６】
このホモジナイザ１１の出射光路には、入射レーザ光を位相変調することにより光強度の傾斜を形成するための位相シフタ１２が設けられる。光強度の傾斜は、逆ピーク状の光強度最小分布の光ビームであり、連続する略三角形状の光強度分布を有し、最小光強度が溶融温度以上のエネルギー光である。位相シフタ１２は、例えば石英基材に段差をつけ、段差の境界でレーザ光の回折と干渉を起こさせ、レーザ光強度に周期的な空間分布を付与するものである。位相シフタ１２は、例えば段差部ｘ＝０を境界として左右で１８０度の位相差を付けた場合である。一般にレーザ光の波長をλとすると、屈折率ｎの透明媒質を透明基材上に形成して１８０度の位相差を付けるには、透明媒質の膜厚ｔは、ｔ＝λ／２（ｎ−１）で与えられる。石英基材の屈折率を１．４６とすると、ＸｅＣ１エキシマレーザ光の波長が３０８ｎｍであるから、１８０度の位相差を付けるためには３３４．８ｎｍの段差をエッチング等の方法でつければよい。またＳｉＮｘ膜を透明媒質としてＰＥＣＶＤ、ＬＰＣＶＤ等で成膜する場合は、ＳｉＮｘ膜の屈折率を２．０とすると、ＳｉＮｘ膜を石英基材上に１５４ｎｍ成膜し、エッチングして段差を付ければ良い。１８０度の位相をつけた位相シフトマスクを通過したレーザ光の強度は、周期的強弱のパターンを示す。
【００５７】
この位相シフタ１２の出射光路には、位相シフタ１２で形成された光強度分布を結像するための結像光学系１３が設けられる。この結像光学系１３の結像位置には、被結晶化基板１４が設けられる。この被結晶化基板１４は、Ｘ・Ｙ・Ｚ・θステージ（図示せず）上に、位置合わせして設けられる。このステージは、予め記憶されたプログラムにより被結晶化基板１４の予め定められた位置に自動的に結晶化操作が行われるように移動する。このようにして結晶化装置１５が構成されている。結晶化操作とは、大きさ例えば１ｍ角の被結晶化基板１４のどこの位置に結晶化のためのレーザ光を照射するかの情報が予め記憶されたプログラムによりステージを順次移動させて、レーザ光を照射させる制御をいう。
【００５８】
この結晶化装置１５による結晶化は、ローダに設けられた被結晶化基板１４をステージの予め定められた位置に、位置合わせして搬送し、微細位置合わせしたのち、レーザ光源１０を照射制御することにより、自動的に被結晶化基板１４が結晶化される。即ち、レーザ光源１０を操作してパルスレーザ光を出射させる。このパルスレーザ光は、ホモジナイザ１１に入射して光強度分布の均一化および位相シフタ１２への入射角の均一化が行われる。
【００５９】
ホモジナイザ１１で均一化されたレーザ光は、位相シフタ１２に入射して位相変調され、光強度の傾斜した光強度分布に変調される。位相変調されたレーザ光は、結像光学系１３により集光されて被結晶化基板１４に入射する。このレーザ光は、被結晶化基板１４に入射して非単結晶半導体膜の照射領域を溶融する。パルス期間が、終了し、レーザ光の被結晶化基板１４への入射が遮断されると、溶融領域は、急速に降温する。この降温過程において、光強度分布の傾斜に沿って固液分岐点の通過に応じて結晶化が横方向に行われる。この横方向の結晶化が長く続くように被結晶化基板１４は、次のような構造になっている。
【００６０】
基板例えばガラス基板２１上には、この基板２１からの不純物浸透の防止およびレーザ光に照射されて溶融したときの温度を蓄熱する機能を有する絶縁体層例えば酸化シリコン膜２２を設けられている。この酸化シリコン膜２２上には、非単結晶半導体膜例えば非晶質半導体膜２３が設けられている。この非晶質半導体膜２３上には、レーザ光に照射されて溶融したときの温度を蓄熱する機能を有するキャップ膜例えば酸化シリコン膜２４を設けられている。このような積層構造により被結晶化基板１４が構成されている。
【００６１】
この被結晶化基板１４に上記パルスレーザ光が入射したときパルスレーザ光は、酸化シリコン膜２４を透過して非晶質半導体膜２３に吸収される。非晶質半導体膜２３のパルスレーザ光の受光領域は、融点以上の高温度に瞬時に上昇し、瞬時に溶融する。この高温度の熱は、非晶質半導体膜２３の表裏面に設けられている酸化シリコン膜２２および２４に蓄熱される。入射パルスレーザの入射が遮断されたとき、非晶質半導体膜２３の溶融領域は、高速に降温しようとするが、表裏面の酸化シリコン膜２２および２４の蓄熱により降温速度が緩やかな降温となり、光強度の傾斜にならって結晶化が進み、横方向に大粒径の結晶化領域が形成される。大粒径の結晶化領域は、１又は複数個の薄膜トランジスタからなる薄膜トランジスタ回路の形成を可能にする。
【００６２】
この結晶化プロセスは、ステージを移動させ、レーザ光のショットを繰り返することにより被結晶化基板１４の広い範囲に結晶化領域を形成することを可能にする。
【００６３】
次に、上記大粒径の結晶化領域に薄膜トランジスタ回路を形成した実施形態を図５を参照して説明する。図４と同一部分には、同一符号を付与し、その詳細な説明を省略する。図５は、非晶質半導体膜２３に形成された大粒径の結晶化領域に位置合わせして形成した薄膜トランジスタ回路３１を示す断面図である。
【００６４】
薄膜トランジスタ回路は、図４の結晶化装置１５により結晶化された被結晶化基板１４の結晶化領域に形成される。この被結晶化基板１４の表面に形成されている酸化シリコン膜２４は、除去して用いられ、この状態が図５に示されている。
【００６５】
非晶質半導体膜２３の結晶化領域３０には、ソース領域３２、ドレイン領域３３およびチャネル領域３４が設けられている。このソース領域３２およびドレイン領域３３間の上記結晶化領域表面上には、ゲート絶縁膜３５例えば酸化シリコン膜が成膜されている。この酸化シリコン膜上でソース領域３２およびドレイン領域３３間上方には、ゲート電極３６が設けられている。このゲート電極３６およびゲート絶縁膜３５上には、層間絶縁膜３７として窒化シリコン膜３８と酸化シリコン膜３９と窒化シリコン膜４０とが積層成膜されている（積層構造は図示せず）。
【００６６】
ソース領域３２とドレイン領域３３の電極を形成するために層間絶縁膜３７には、コンタクトホールが穿設されている。各コンタクトホールには、ソース電極４２およびドレイン電極４３が埋設されている。ソース電極４２およびドレイン電極４３上には窒化シリコンからなるパシベーション層４４が設けられている。上記の層間絶縁膜３７の中の窒化シリコン膜３８、窒化シリコン膜３９及び窒化シリコンからなるパシベーション層４０は、銅拡散のバリア層としても機能している。また、ゲート絶縁膜３５は、酸化シリコン膜の
単層よりも銅拡散のバリア性を有する窒化シリコン膜との積層構造とする方が低抵抗配線層を形成する面から望ましい。
【００６７】
上記ゲート電極３６、ソース電極４２、ドレイン電極４３には、本実施形態の配線層が適用されている。この配線については、図１および図２と同一部分には、同一符号を付与し、その詳細な説明は、重複するので省略する。
【００６８】
すなわち、ゲート電極３６、ソース電極４２およびドレイン電極４３は、いずれも下地金属層３を形成し、この下地金属層３上に金属シード層４を形成し、この金属シード層４上に金属配線層７を形成した構成である。ゲート電極３６は、ゲート絶縁膜３５上に下地金属層３を成膜し、続いて金属シード層４、金属配線層７を成膜した後、パターンニングすることにより形成することができる。
【００６９】
ソース電極４２およびドレイン電極４３は、夫々ソース領域３２およびドレイン領域３３上に位置合わせして形成されたコンタクトホール内に下地金属層３を埋設し、続いて金属シード層４、金属配線層７を成膜して形成することができる。ここで、ゲート電極３６、ソース電極４２およびドレイン電極４３を構成する銅配線層の上にはバリア性を有する窒化シリコン膜が積層されているが、窒化シリコン膜に加えて少なくとも金属シード層４、金属配線層７の露出している表面を例えばＣｏＷＢ、ＣｏＢやＣｏＷＰ、ＣｏＰのようなバリア性を有する合金層で予め無電解めっき法によって覆うようにしてもよいことは言うまでもない。
【００７０】
このようにして図５に示すように薄膜トランジスタ回路３１を形成することができる。この薄膜トランジスタ回路３１は、液晶表示装置や有機ＥＬ表示装置の製造を可能にする。
【００７１】
以上説明したように上記実施形態によれば、膜厚がサブμｍオーダで比抵抗が２．５μΩｃｍ以下の低抵抗銅配線を可能にすることができる。特に、薄膜トランジスタや薄膜トランジスタ回路を構成することができる。
【図面の簡単な説明】
【００７２】
【図１】本発明方法の実施形態で配線までの中間工程を工程順に説明するための断面図である。
【図２】図１の工程の次の配線工程を工程順に説明するための断面図である。
【図３】図２の工程で得られた配線の平均結晶粒径に対する比抵抗の関係を示す特性曲線図である。
【図４】図２の低抵抗配線を薄膜トランジスタ回路に適用した実施形態を説明するための結晶化装置説明図である。
【図５】図４の結晶化装置により製造された結晶化領域に形成された薄膜トランジスタ回路の構成を具体的に説明するための断面図である。
【符号の説明】
【００７３】
１：ガラス基板、    ２：下地絶縁層、    ３：下地金属層、    ４：金属シード層、    
５：フォトレジスト層、  ６：溝パターン、  ７：金属配線層、    １４：被結晶化基板、    １５：結晶化装置、    ２１：ガラス基板、    ２２，２４：酸化シリコン膜、    
２３：非晶質半導体膜、    ３０：結晶化領域、    ３１：薄膜トランジスタ回路、    
３２：ソース領域、    ３３ドレイン領域、    ３５：ゲート絶縁膜、３６：ゲート電極、    ３７：層間絶縁膜、    ４２：ソース電極、    ４３：ドレイン電極、    ４４：パシベーション層。
【図１】
2006024754.tif 000004
【図２】
2006024754.tif 000005
【図３】
2006024754.tif 000006
【図４】
2006024754.tif 000007
【図５】
2006024754.tif 000008