(57)【要約】【課題】  薄片化したチップの機械的強度を向上させたメモリモジュールを提供する。【解決手段】  情報を格納するためのメモリコアチップ１０ａ〜１０ｄと、データの入出力を制御するインターフェースチップ３０と、外部との間でデータを送受信するインターポーザチップ４０と、インターポーザチップの最近傍に設けられた外部接続用端子４６とを有するメモリモジュールにおいて、インターフェースチップ３０の最近傍に放熱板２０が設けられ、インターポーザチップ４０は、メモリコアチップと同質の半導体材料を基板とし、一方の面に外部接続用端子を保持するためのランド４１、外部用接続端子に接続された配線４４、および配線を絶縁するための絶縁膜が一体形成されている構成である。【選択図】  図１
2006319243.tif 000002
【特許請求の範囲】
【請求項１】
情報を格納するためのメモリコアチップと、該メモリコアチップのデータの入出力を制御するインターフェースチップと、該インターフェースチップと外部との間で前記データを送受信するインターポーザチップと、外部と電気的に接続するために該インターポーザチップの最近傍に設けられた外部接続用端子とを有するメモリモジュールにおいて、
前記メモリコアチップ、前記インターフェースチップおよび前記インターポーザチップのうち該インターフェースチップの最近傍に放熱板が設けられ、
前記インターポーザチップは、前記メモリコアチップと同質の半導体材料を基板とし、該インターポーザチップの一方の面に前記外部接続用端子を保持するためのランド、該外部用接続端子に接続された配線、および該配線を絶縁するための絶縁膜が一体形成されていることを特徴とするメモリモジュール。
【請求項２】
情報を格納するためのメモリコアチップと、該メモリコアチップのデータの入出力を制御するインターフェースチップと、該インターフェースチップと外部との間で前記データを送受信するインターポーザチップと、外部と電気的に接続するために該インターポーザチップの最近傍に設けられた外部接続用端子とを有するメモリモジュールにおいて、
前記メモリコアチップ、前記インターフェースチップおよび前記インターポーザチップのうち該インターフェースチップの最近傍に放熱板が設けられ、
前記インターポーザチップは、前記メモリコアチップと同質の半導体材料の基板に、該基板よりも厚みが薄く、かつ前記外部接続用端子を保持するためのランドと該外部用接続端子に接続された配線とが予め形成された樹脂テープまたは樹脂基板が貼り合わされていることを特徴とするメモリモジュール。
【請求項３】
前記インターポーザチップにおける前記外部接続用端子が形成された面と反対側に、少なくとも１以上の前記メモリコアチップが積層され、さらに１以上の該メモリコアチップの最上層チップ上に前記インターフェースチップおよび前記放熱板が順に積層されていることを特徴とする請求項１または２に記載のメモリモジュール。
【請求項４】
前記メモリコアチップ、前記インターフェースチップおよび前記インターポーザチップを含む積層チップにおける全てのチップの側壁が樹脂で覆われていることを特徴とする請求項３に記載のメモリモジュール。
【請求項５】
前記樹脂は、前記積層チップのすき間を埋める第１の樹脂と、該第１の樹脂よりも外側に設けられ、少なくとも前記インターポーザチップの外部接続用端子形成面と前記放熱板における前記インターフェースチップの積層面の反対側の面とを除いてモジュールの外形を構成する、該第１の樹脂よりも粘度の高い第２の樹脂とを有することを特徴とする請求項４に記載のメモリモジュール。
【請求項６】
前記メモリコアチップは、上層および下層の少なくともいずれか一方のチップと電気的に接続するための貫通電極を有することを特徴とする請求項３から５のいずれか１項に記載のメモリモジュール。
【請求項７】
前記メモリコアチップおよび前記インターポーザチップの前記基板の半導体材料がシリコンであることを特徴とする請求項１から６のいずれか１項に記載のメモリモジュール。
【請求項８】
前記放熱板は鉄を主成分とする金属材料であることを特徴とする請求項１から７のいずれか１項に記載のメモリモジュール。
【請求項９】
前記インターポーザチップの厚さは、０．１ｍｍ以下であり、前記メモリコアチップよりも厚いことを特徴とする請求項３から８のいずれか１項に記載のメモリモジュール。
【請求項１０】
情報を格納するためのメモリコアチップと該メモリコアチップのデータの入出力を制御するインターフェースチップと該インターフェースチップと外部との間で前記データを送受信するインターポーザチップとを有するメモリモジュールの製造方法において、
前記インターフェースチップのバンプ形成面の反対側の面を支持体に接着する工程と、
前記インターフェースチップの前記バンプ形成面に前記メモリコアチップを載せ、該インターフェースチップおよび該メモリコアチップのバンプ同士を熱圧着する工程と、
前記メモリコアチップ上に前記インターポーザチップを載せ、該メモリコアチップおよび該インターポーザチップのバンプ同士を熱圧着する工程と、
を有することを特徴とするメモリモジュールの製造方法。
【請求項１１】
前記メモリコアチップおよび前記インターポーザチップのバンプ同士を熱圧着した後、前記インターフェースチップ、前記メモリコアチップおよび前記インターポーザチップの側面を樹脂封止する工程を有することを特徴とする請求項１０記載のメモリモジュールの製造方法。
【請求項１２】
前記支持体に前記インターフェースチップを接着する工程で複数の該インターフェースチップを該支持体に接着し、
前記メモリコアチップおよび前記インターポーザチップの熱圧着工程の後、前記インターフェースチップ、該メモリコアチップおよび該インターポーザチップの積層チップの側面を樹脂封止する工程と、
前記樹脂封止を行った積層チップに対応して前記支持体を切断する工程と、
を有することを特徴とする請求項１０に記載のメモリモジュールの製造方法。
【請求項１３】
前記樹脂封止する工程の後、前記インターポーザチップの最近傍に外部と電気的に接続するための外部接続用端子を搭載する工程を有することを特徴とする請求項１１または１２記載のメモリモジュールの製造方法。
【請求項１４】
前記支持体が金属板であることを特徴とする請求項１０から１３のいずれか１項に記載のメモリモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリチップを有するメモリモジュールおよびその製造方法に関する。
【背景技術】
【０００２】
従来、シリコン等の半導体に回路が形成されたチップに貫通電極を設けて、複数個のＬＳＩ（Large Scale Integrated circuit）を積層するための構造や製造方法が開示されている（特許文献１、特許文献２参照）。これらの開示技術では、積層されるＬＳＩや搭載基板は、全てチップ状に個片化された後、各々のチップに設けられた接続電極を用いて順次積層していき、所望の機能を有するメモリモジュールを形成するものである。
【特許文献１】特開昭６３−１５６３４８号公報
【特許文献２】特開２００２−１７０９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記文献の開示技術では、バンプ同士を接合または熱圧着する際、最下層のチップには繰り返し力がかかるため、チップが破壊するおそれがある。メモリモジュール全体の厚みを薄くしようとして、チップの厚みを薄くするほど破壊される可能性が高くなる。
【０００４】
また、メモリモジュールは複数のチップが積層されているため、メモリモジュールを動作させたとき、これらの複数のチップからの熱による影響を考慮する必要がある。
【０００５】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、薄片化したチップの機械的強度を向上させたメモリモジュールおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するための本発明のメモリモジュールは、情報を格納するためのメモリコアチップと、該メモリコアチップのデータの入出力を制御するインターフェースチップと、該インターフェースチップと外部との間で前記データを送受信するインターポーザチップと、外部と電気的に接続するために該インターポーザチップの最近傍に設けられた外部接続用端子とを有するメモリモジュールにおいて、
前記メモリコアチップ、前記インターフェースチップおよび前記インターポーザチップのうち該インターフェースチップの最近傍に放熱板が設けられ、
前記インターポーザチップは、前記メモリコアチップと同質の半導体材料を基板とし、該インターポーザチップの一方の面に前記外部接続用端子を保持するためのランド、該外部用接続端子に接続された配線、および該配線を絶縁するための絶縁膜が一体形成されている構成である。
【０００７】
また、本発明のメモリモジュールは、情報を格納するためのメモリコアチップと、該メモリコアチップのデータの入出力を制御するインターフェースチップと、該インターフェースチップと外部との間で前記データを送受信するインターポーザチップと、外部と電気的に接続するために該インターポーザチップの最近傍に設けられた外部接続用端子とを有するメモリモジュールにおいて、
前記メモリコアチップ、前記インターフェースチップおよび前記インターポーザチップのうち該インターフェースチップの最近傍に放熱板が設けられ、
前記インターポーザチップは、前記メモリコアチップと同質の半導体材料の基板に、該基板よりも厚みが薄く、かつ前記外部接続用端子を保持するためのランドと該外部用接続端子に接続された配線とが予め形成された樹脂テープまたは樹脂基板が貼り合わされている構成である。
【０００８】
本発明によれば、発熱量の多いインターフェースチップの最近傍に放熱板が設けられているため、動作により発生する熱を効率よく放出することが可能となる。また、インターポーザチップにメモリコアチップと同質の半導体材料を基板として用いているため、メモリモジュールの動作温度範囲において両チップの熱膨張率が異なる場合に発生する熱歪みやゆがみが抑制される。そのため、ランド、配線および絶縁膜を一体形成するか、または、これらの構成が予め形成された樹脂テープもしくは樹脂基板を基板に貼り合わせ、インターポーザチップの下面全体に外部接続用端子を設けることが可能となる。
【０００９】
また、上記本発明のメモリモジュールにおいて、前記メモリコアチップ、前記インターフェースチップおよび前記インターポーザチップを含む積層チップにおける全てのチップの側壁が樹脂で覆われていてもよい。
【００１０】
本発明によれば、インターポーザチップも含めて積層チップのチップ側壁を全て樹脂で覆っているので、インターポーザチップの剥がれや隙間からの水分の浸入を防げる。
【００１１】
一方、上記目的を達成するために本発明のメモリモジュールの製造方法は、情報を格納するためのメモリコアチップと該メモリコアチップのデータの入出力を制御するインターフェースチップと該インターフェースチップと外部との間で前記データを送受信するインターポーザチップとを有するメモリモジュールの製造方法において、
前記インターフェースチップのバンプ形成面の反対側の面を支持体に接着する工程と、
前記インターフェースチップの前記バンプ形成面に前記メモリコアチップを載せ、該インターフェースチップおよび該メモリコアチップのバンプ同士を熱圧着する工程と、
前記メモリコアチップ上に前記インターポーザチップを載せ、該メモリコアチップおよび該インターポーザチップのバンプ同士を熱圧着する工程と、
を有するものである。
【００１２】
本発明によれば、インターフェースチップを支持体に接着し、チップを積層しているため、積層するチップ間でバンプ同士を熱圧着する際、外から加えられる力が支持体で受け止められ、インターフェースチップにかかる負荷が軽減する。
【００１３】
また、上記本発明のメモリモジュールの製造方法において、
前記支持体に前記インターフェースチップを接着する工程で複数の該インターフェースチップを該支持体に接着し、
前記メモリコアチップおよび前記インターポーザチップの熱圧着工程の後、前記インターフェースチップ、該メモリコアチップおよび該インターポーザチップの積層チップの側面を樹脂封止する工程と、
前記樹脂封止を行った積層チップに対応して前記支持体を切断する工程と、
を有することとしてもよい。
【００１４】
本発明によれば、面積の大きな支持体を使用して、その面の縦横に多数のモジュールを形成し、最後に個別のモジュールに切り離すようにしているので、モールド工程に要する工数が個別にモールドする場合よりも低減する。
【発明の効果】
【００１５】
本発明では、放熱板が放熱フィンとして機能するため、インターフェースチップから発生する熱を効率よく放出するだけでなく、メモリモジュール全体が高熱になるのを防ぎ、高温動作による不良の発生を抑制する。また、インターポーザチップとメモリコアチップに同質の材料の基板を用いているため、熱膨張率の違いにより発生する熱歪みやゆがみが抑制され、インターポーザチップの最近傍に外部接続用端子を高密度に設けることができる。さらに、放熱板を支持体として活用するので外から加えられる力に対する機械的強度が大きくなり、薄い半導体チップを積層することができる。
【発明を実施するための最良の形態】
【００１６】
本発明のメモリモジュールは、動作することにより発生する熱を放出するための放熱板がインターフェースチップの近傍に設けられ、かつ、熱による熱歪みやゆがみの発生を抑制するためにインターポーザチップの土台となる基板にメモリコアチップと同質の半導体材料を用いることを特徴とする。また、本発明のメモリモジュールの製造方法では、この放熱板がチップの機械的強度を大きくするための支持体となることを特徴とする。また、１つの支持体をベースにして複数のメモリモジュールを作製することを特徴とする。
【００１７】
以下に、本実施例のメモリモジュールの構成について説明する。本実施例は、積層するメモリをＤＲＡＭ（Dynamic Random Access Memory）とする。
【００１８】
図１は本実施例のメモリモジュールの一構成例を示す断面模式図である。
【００１９】
図１に示すように、本実施例のメモリモジュールは、情報を格納するためのメモリコアチップ１０ａ〜１０ｄと、外部と信号を送受信するためのインターポーザチップ４０と、インターポーザチップ４０から受信する制御信号に対応してメモリコアチップ１０ａ〜１０ｄとのデータの送受信を制御するインターフェースチップ３０とを有する。外部からの力に対してチップ破壊を防止するために、チップ間にアンダーフィル５０が埋め込まれている。アンダーフィル５０の外側にモールド樹脂５２が設けられている。アンダーフィル５０はチップ間のすき間に水分が入り込むのを防ぐ。モールド樹脂５２は、インターフェースチップ３０、メモリコアチップ１０ａ〜１０ｄと、インターポーザチップ４０の側面を覆うようにモールドされている。これにより、モールド樹脂５２とインターポーザチップ４０の界面に発生する剥離力を低減してメモリモジュールの機械的強度を強くする。また、界面から水分が浸入するのを防止して耐湿性および耐水性を向上させ、α線によるソフトエラーの発生を抑制するなど信頼性を向上させる。
【００２０】
インターフェースチップ３０はＤＲＡＭの信号制御を行う。インターフェースチップ３０の回路形成面の反対側の面には接着層（不図示）を介して放熱板として機能するリードフレーム２０（支持体）が貼り付けられている。接着層には厚さ１５μｍのポリイミドテープを使用した。リードフレーム２０は、メモリモジュールの動作により発生する熱を大気中に放出するための放熱板となる。インターフェースチップ３０は裏面全体がリードフレーム２０と接着されているため、インターフェースチップ３０に発生する熱は裏面からリードフレーム２０により速く伝導し、放出される。発熱量の多いインターフェースチップ３０の最近傍に放熱板が設けられているため、インターフェースチップ３０の動作により発生する熱を効率よく放出することが可能となる。
【００２１】
また、リードフレーム２０は、メモリモジュールの製造過程においてインターフェースチップ３０の支持体となる。支持体としての機能については後述する。リードフレーム２０の材質は、支持体として強度がより大きく、かつ放熱板として熱伝導率がより高いものが望ましい。本実施例では、リードフレーム２０として４２アロイ（Fe-42%Ni）の金属を用いている。なお、メモリコアチップの積層数は何層であってもよいが、本実施例では４層とする。また、以下では、メモリコアチップ１０ａ〜１０ｄに共通する内容については、符号１０を用いるものとする。
【００２２】
メモリコアチップ１０には貫通電極１２が設けられている。貫通電極１２は上下にそれぞれバンプを有し、メモリコアチップ１０は積層される他のメモリコアチップ１０と貫通電極１２で電気的に接続される。図１には貫通電極１２のバンプのみ図に示している。貫通電極１２には自チップ内の内部回路に接続されていないものと、内部回路に接続されているものとがある。内部回路に接続されていない貫通電極１２は、インターポーザチップ４０およびインターフェースチップ３０の間で信号およびデータを送受信するために用いられる。内部回路に接続されている貫通電極１２の一部は自チップのデータ入出力のために用いられる。本実施例では、インターフェースチップ３０およびメモリコアチップ１０の厚みを５０μｍとしているが、これらのチップの厚みは１００μｍ以下であればよい。これらのチップの厚みが１００μｍよりも厚くなると、メモリモジュール全体の厚みが大きくなってしまうからである。
【００２３】
インターポーザチップ４０は、外部と電気的に接続するための外部接続用端子となる半田ボール４６と、半田ボール４６をインターポーザチップ４０に搭載するためのランド４１とを有する。半田ボール４６はランド４１、配線４４および埋込導電部４５を介してメモリコアチップ１０ｄの貫通電極１２と電気的に接続されている。
【００２４】
また、図１に示すインターポーザチップ４０は、メモリコアチップ１０と同質の材料の半導体基板で作られており、半導体基板中を貫通する電極が高密度に設けられている。また、その半導体基板の少なくとも一方の面には電極ピッチを変換するための配線４４が設けられている。
【００２５】
また、インターポーザチップ４０は、図１に示すように絶縁膜、配線４４およびランド４１が半導体基板と一体で形成されている。その形成方法については後述するが、これらの構成を半導体基板よりも膜厚の薄い樹脂テープまたは樹脂基板に形成した後、半導体基板に貼り合わせてもよい。このようにしてインターポーザチップ４０をメモリコアチップ１０ａ〜１０ｄと積層してモジュールを形成した場合に、両者の熱膨張率の違いから生じる熱歪みやゆがみの発生が少なくなる。その結果、チップの下面全体に半田ボール４６などの外部接続用端子を設けることが可能となる。発明者の検討により、上述のように形成したインターポーザチップ４０の合計の厚さは、０．１ｍｍ以下であって、メモリコアチップ１０の厚さ以上とすることが、機械的強度とモジュール全体の厚さの双方を満足できて好ましいことを確認している。したがって、上記構成により多数の半田ボール４６をチップの真下にも設けることができ、外部用接続端子を高密度に設けたメモリモジュールを実現できる。
【００２６】
また、インターフェースチップ３０とメモリコアチップ１０ａ〜１０ｄとインターポーザチップ４０とを含む積層チップを樹脂成形する際にインターポーザチップ４０も含めて全てのチップの側壁を樹脂で覆うように構成している。そのため、メモリモジュールの強度が増すとともに、インターポーザチップ４０の剥がれや隙間からの水分の浸入を防ぎ、メモリモジュールの信頼性が向上する。
【００２７】
なお、図１に示す半田ボール４６の大きさはインターポーザチップ４０の横方向のサイズと比較して実際よりも拡大している。また、インターフェースチップ３０およびメモリコアチップ１０の回路を図に示すことを省略している。他の図についても同様である。
【００２８】
図２はメモリモジュールの断面と平面図を対応させた図である。図２（ａ）が側面図であり、図２（ｂ）が平面図である。
【００２９】
図２（ａ）では、インターポーザチップ４０の半田ボール４６形成面を図の上側に示している。図２（ａ）に示すメモリモジュールでは、全体の厚みが１ｍｍであり、インターポーザチップ４０の厚みが０．１ｍｍである。また、図２（ａ）に示すように、インターフェースチップ３０の幅は１０ｍｍである。半田ボール４６の直径は０．４ｍｍであり、図１と同様に、メモリモジュールの横方向の長さに比較して半田ボール４６を大きく表示している。
【００３０】
図２（ｂ）に示すように、インターポーザチップ４０の半田ボール４６の形成面から見ると、成形したモールド樹脂５２の外形がインターポーザチップ４０よりも大きく、さらに、リードフレーム２０の外形がモールド樹脂５２よりも大きい。なお、本実施例ではリードフレーム２０の面積をインターポーザチップ４０よりも大きくしているが、リードフレーム２０はインターポーザチップ４０やモールド樹脂５２と同等の大きさであってもよい。インターポーザチップ４０と同等の大きさにする場合はリードフレーム２０をリードで吊る構成が考えられる。リードフレーム２０の面積は大きいほど放熱性が向上する。
【００３１】
次に、本実施例のメモリモジュールの動作について簡単に説明する。
【００３２】
読み出し動作は以下のような手順となる。データ読み出しの制御信号が外部から半田ボール４６を介してインターポーザチップ４０に入力されると、メモリコアチップ１０ａ〜１０ｄの貫通電極１２を介して制御信号がインターフェースチップ３０に入力される。続いて、インターフェースチップ３０は貫通電極１２を介してメモリコアチップ１０にデータ読み出しの指示信号と、アドレス指定信号を送出する。そして、メモリコアチップ１０ａ〜１０ｄのうち所定のメモリコアチップ１０を動作状態にすることで、指定されたアドレスのデータが貫通電極１２を介してインターフェースチップ３０に出力される。インターフェースチップ３０は受信したデータを貫通電極１２を介してインターポーザチップ４０に送出する。
【００３３】
一方、書き込み動作は以下のような手順となる。データ書き込みの制御信号が外部から半田ボール４６を介してインターポーザチップ４０に入力されると、制御信号がメモリコアチップ１０ａ〜１０ｄの貫通電極１２を介してインターフェースチップ３０に入力される。インターフェースチップ３０は貫通電極１２を介してメモリコアチップ１０にデータ書き込みの指示信号と、アドレス指定信号を送出する。そして、メモリコアチップ１０ａ〜１０ｄのうち所定のメモリコアチップ１０を動作状態することで、外部から貫通電極１２を介してデータが動作状態のメモリコアチップ１０に入力され、データが書き込まれる。
【００３４】
本実施例のメモリモジュールは、メモリモジュールの動作により発生する熱が貫通電極１２およびアンダーフィル５０を介してインターフェースチップ３０に伝わり、リードフレーム２０から大気中に放出される。また、上述したようにインターフェースチップ３０がインターポーザチップ４０およびメモリコアチップ１０と信号およびデータを送受信することで、インターフェースチップ３０の発熱量が他のチップに比べて多い。リードフレーム２０がより発熱量の多いインターフェースチップ３０に密着しているため、インターフェースチップ３０で発生する熱が効率よく大気中に拡散する。
【００３５】
本発明では、積層した複数のチップのうちインターフェースチップ３０の最近傍に設けられたリードフレーム２０が放熱フィンとして機能する。そのため、インターフェースチップ３０から発生する熱を効率よく放出するだけでなく、メモリモジュール全体が高熱になるのを防ぎ、高温動作による不良の発生を抑制する。
【００３６】
次に、図１に示したメモリコアチップ１０の作製方法について説明する。
【００３７】
図３はメモリコアチップの作製方法を説明するための断面図である。
【００３８】
半導体基板５に保護膜１８を形成した後、リソグラフィ工程およびエッチング工程により、保護膜１８を貫通し、かつ半導体基板５に深さ５０μｍ以上に達する開孔を形成する。続いて、開孔内に導電性材１５を埋め込み、しかる後に従来と同様にして半導体基板５にＤＲＡＭの回路を形成する。そして、導電性材１５の上に電極パッドとしてバンプ１４を形成する。このようにして得られた半導体基板の断面図を図３（ａ）に示す。なお、半導体基板５の回路形成面を表（おもて）面とし、その反対側の面を裏面とする。また、ここではバンプ１４にＡｕ／Ｃｕを用い、導電性材１５にポリシリコンを用いた。
【００３９】
続いて、半導体基板５の表面側に支持基板１７を貼り付け、半導体基板５の厚みが５０μｍになるまで基板裏面をＢＧ（バックグラインド）法で研磨する。図３（ｂ）に示すように、埋め込まれた導電性材１５が裏面側で露出したらＢＧ法による研磨を停止し、続いて、裏面側に絶縁膜１９を形成する。その際、導電性材１５の頂部を露出させる。そして、導電性材１５の露出した頂部に電極パッドとしてバンプ１３を形成する（図３（ｃ））。バンプ１３にＳｎ／Ｃｕを用いた。このようにして、表面側のバンプ１４と裏面側のバンプ１３とを導電性材１５で接続した貫通電極１２を形成する。その後、支持基板１７を取り外し、チップ状に個片化するためのダイシング処理を行う（図３（ｄ））。このようにして４枚のメモリコアチップ１０ａ〜１０ｄを作製する。なお、図３（ｄ）以降の図では、導電性材１５を図に示すことを省略する。
【００４０】
次に、図１に示したインターポーザチップ４０の作製方法について説明する。
【００４１】
図４はインターポーザチップの作製方法を説明するための断面図である。
【００４２】
リソグラフィ工程およびエッチング工程により半導体基板６の表面から０．１ｍｍ以上の深さまで径１０μｍの開孔を形成した後、開孔に導電性材を埋め込んで埋込導電部４５を形成する。なお、図の上側を半導体基板６の表（おもて）面とし、反対側を裏面とする。続いて、所定のパターンの配線４４をリソグラフィ工程とめっき工程を用いて次のようにして形成する。絶縁膜４２には感光性ポリイミドを用いて、露光および現像により層間にバイアホール（Via Hole）を設ける。配線４４を銅などの金属メッキ工程で形成し、配線４４の一方の端を埋込導電部４５に接続し、他方の端をランド４１に接続する。このようにして、全体として半導体基板と、絶縁膜４２、配線４４およびランド４１とを一体形成している（図４（ａ））。
【００４３】
なお、上記感光性ポリイミドの塗布または貼り付けと、露光および現像と、金属メッキ工程とを複数回繰り返すことによって、多層配線にしてもよい。ランド４１についても、表面層に金属メッキ工程を行いパターニングして形成している。また、上述以外の方法として、インターポーザ用の半導体基板を加工後、この半導体基板よりも厚みが薄く、かつ予め配線パターンやランドを形成した樹脂テープまたは樹脂基板をその半導体基板に貼り合せてもよい。樹脂テープまたは樹脂基板のいずれの場合でも、半導体基板よりも厚みが薄いので、両者を貼り合わせると、熱膨張率は半導体基板によって支配され、上述の熱歪みやゆがみの発生を防止できる。
【００４４】
次に、支持基板４７を絶縁膜４２上に貼り付け、埋込導電部４５が露出するまで基板裏面をＢＧ法で削る（図４（ｂ））。続いて、基板裏面側に絶縁膜４８を形成して埋込導電部４５を除く基板裏面を覆う（図４（ｃ））。埋込導電部４５の露出部分にスズ（Ｓｎ）４９をめっきする。その後、支持基板４７を取り外し、チップ状に個片化するためのダイシング処理を行ってインターポーザチップ４０を作製する（図４（ｄ））。
【００４５】
上述の方法により、厚さが０．１ｍｍ以下と薄く、埋込導電部４５の径が１０μｍで、ピッチが２０μｍ以下となる高密度のインターポーザチップ４０を得ることができる。
【００４６】
次に、メモリモジュールの組み立て方法について説明する。
【００４７】
図５はインターフェースチップにメモリコアチップを積層するまでの工程を説明するための図である。
【００４８】
ＤＲＡＭの信号制御を行うためのインターフェース回路および外部との電気的接続をとるためのバンプ３２が形成された半導体基板７のバンプ３２形成面側に支持基板３７を貼り付ける（図５（ａ））。なお、バンプ３２形成面を表（おもて）面とし、反対側の面を裏面とする。そして、半導体基板７の厚みが５０μｍになるまで半導体基板７の裏面をＢＧ法で削る。その後、支持基板３７を取り外し、チップ状に個片化するためのダイシング処理を行ってインターフェースチップ３０を作製する（図５（ｂ））。
【００４９】
図５（ｃ）に示すように、インターフェースチップ３０の表面側を上にしてインターフェースチップ３０の裏面側をリードフレーム板２１に接着層（不図示）を介して接着する。リードフレーム板２１は切断前のリードフレーム２０が複数接続された板状のものである。続いて、図５（ｄ）に示すように、メモリコアチップ１０ａの回路形成面を上向きにして、メモリコアチップ１０ａのバンプ１３とインターフェースチップ３０のバンプ３２とを位置合わせする。そして、インターフェースチップ３０の上にメモリコアチップ１０ａを載せ、バンプ同士を熱圧着する。加熱温度は２３０〜２４０℃である。その後、メモリコアチップ１０ａの場合と同様にしてメモリコアチップ１０ｂ、１０ｃ、１０ｄを順に積み重ねてバンプ同士を熱圧着する。熱圧着の際にインターフェースチップ３０にかかる力がリードフレーム板２１で支持される。
【００５０】
図６は半田ボール形成までの工程を説明するための図である。
【００５１】
図６（ａ）に示すように、メモリコアチップ１０ｄのバンプ１４とインターポーザチップ４０の埋込導電部４５との位置合わせをして、メモリコアチップ１０ｄの上にインターポーザチップ４０を載せる。そして、バンプ１４と埋込導電部４５とを熱圧着する。続いて、チップ間のすき間を埋めるとともに、インターフェースチップ３０およびメモリコアチップ１０ａ〜１０ｄの側面を覆うアンダーフィル５０を成形する（図６（ｂ））。１０μｍ程度のすき間に浸透させるために、アンダーフィル５０にはモールド樹脂５２に比べて粘度の低い樹脂を用いている。
【００５２】
その後、インターポーザチップ４０のランド４１形成面以外の露出面とアンダーフィル５０の側壁を覆うモールド樹脂５２を成形する。モールド樹脂５２がインターポーザチップ４０のランド４１形成面以外の面とインターフェースチップ３０およびメモリコアチップ１０の側壁を囲むことで、内部に水分が侵入するのを防げる。さらに、ランド４１に半田ボール４６を形成した後、リードフレーム板２１を切断してメモリモジュールを個片化する（図６（ｃ））。
【００５３】
図７はメモリモジュールを個片化する前のリードフレーム板を示す平面図である。
【００５４】
図７には、１枚のリードフレーム板２１で１２個のメモリモジュールを組み立てた状態を示す。この図では半田ボールを図に示すことを省略している。図５および図６を参照して単体のメモリモジュールを形成する工程を説明したが、これらの工程を同一のリードフレーム板２１でメモリモジュール毎に行う。図６（ａ）の工程まで行った後、図７に示すように、インターフェースチップ３０、メモリコアチップ１０ａ〜１０ｄおよびインターポーザチップ４０の積層チップに対してアンダーフィル５０およびモールド樹脂５２の成形を１２個分一括して行う。その後、図７に示すリードフレーム板２１に対して、リードフレーム板２１を積層チップに対応して切断し、図６（ｃ）に示したようにモジュール毎に分離する。
【００５５】
本実施例のメモリモジュールの製造方法では、インターフェースチップ３０を個片化した後、インターフェースチップ３０の裏面を支持体となるリードフレーム２０に接着しているため、インターフェースチップ３０に外から加えられる力に対する機械的強度が大きくなる。インターフェースチップ３０の上にメモリコアチップ１０を積層してバンプ同士を熱圧着する際、インターフェースチップ３０の表面側にかかる力がチップの裏面全体を介してリードフレーム２０で支えられるため、薄くて機械的強度の小さいチップが破壊するのを防げる。また、リードフレーム２０は上述したようにメモリモジュールの放熱板として機能するため、リードフレーム２０をインターフェースチップ３０から引き剥がす必要がない。
【００５６】
この場合、リードフレーム２０は脆性の大きいシリコン等の半導体を機械的に補強するため可撓性の大きい金属で、高い熱伝導度を有する材料が好ましいが、このような材料は一般的に熱膨張係数も大きい。リードフレーム２０の熱膨張係数が大きいと、この上に貼り付けたシリコン等の半導体チップとの間に温度変化によって大きな応力が発生するため、チップが破壊される可能性があり、信頼性上好ましくない。そこで、リードフレーム２０の材料としては鉄５８％、ニッケル４２％の４２アロイ合金を用いることが好ましい。この合金は熱伝導度14.6Ｗ／ｍ・Ｋ、熱膨張係数が5.6×10-6／Ｋとシリコン（熱伝導度168Ｗ／ｍ・Ｋ、熱膨張係数が2.6×10-6／Ｋ）に比べて熱伝導は低いものの、熱膨張係数の差は比較的小さく、金属材料の中では所望の特性を満足できる。このように、全ての特性を満足できる材料は少ないが、機械的性質、熱伝導度、熱膨張係数が必要な条件を満足できれば、ステンレスや銅合金など他の材料をリードフレーム２０として用いることも可能である。
【００５７】
また、チップの積層方法として機械的強度に優れたリードフレーム２０をベースとして積層する方法を用いたために、厚さが０．０５ｍｍ以下の薄いメモリコアチップ１０を積層することが可能となった。従来方法ではチップ厚さが０．１ｍｍ以下になると積層途中でチップ割れが生じて積層できない場合があった。一方、高密度実装を必要とする携帯機器等への用途が拡がっているために、半導体パッケージに対する高さ制限は厳しくなっている。最近ではパッケージの高さとして１．２ｍｍ以下が要求されている。半田ボール４６の高さを０．４ｍｍ、リードフレーム２０の厚さを０．１２ｍｍ、インターポーザチップ４０の厚さを０．１ｍｍとすると、残る寸法余裕は０．５８ｍｍとなり、０．１ｍｍ厚さのメモリコアチップは最大５層しか積層できない。これが０．０５ｍｍ厚さのチップまで積層可能となれば１０層の積層が可能となり、大幅な高密度パッケージの実現が可能となる。
【００５８】
モールド工程については、一般的には個片化されたモジュールを個別にモールドすることは難しい。モールドが可能な場合もハンドリング等の工数が多くなり、コスト増の原因となる。これに対して、本実施例では、支持体となるリードフレーム板２１にメモリモジュールを複数作製し、一括して樹脂成形を行ってからリードフレーム板２１をモジュール毎に切断している。複数のメモリモジュールに対して一括して樹脂成形を行っているため、モールド工程に要する工数が個別にモールドする場合よりも大幅に低減する。本実施例の製造方法は大量生産に適した方法である。
【００５９】
本発明では、厚みの薄いチップであってもチップに支持体を接着することで、チップに加えられる力が支持体で受け止められ、チップにかかる負荷が軽減し、外から加えられる力に対する機械的強度が大きくなる。その結果、チップを積層して加圧する際にチップが破壊されるのを防止する。また、１枚の支持体にメモリモジュールを複数作製すれば、複数のメモリモジュールに対して樹脂成形を一括して行うことが可能である。そのため、モールド工程に要する工数を大幅に低減でき、メモリモジュール製造の低コスト化が可能になるとともに、生産性が向上する。
【００６０】
なお、メモリコアチップ１０は複数層に限らず単層であってもよい。
【図面の簡単な説明】
【００６１】
【図１】本実施例のメモリモジュールの一構成例を示す断面模式図である。
【図２】本実施例のメモリモジュールの側面および平面を示す図である。
【図３】メモリコアチップの作製方法を説明するための断面図である。
【図４】インターポーザチップの作製方法を説明するための断面図である。
【図５】メモリモジュールの組み立て方法を説明するための図である。
【図６】メモリモジュールの組み立て方法を説明するための図である。
【図７】リードフレーム板の一構成例を示す平面図である。
【符号の説明】
【００６２】
５、６、７    半導体基板
１０ａ〜１０ｄ    メモリコアチップ
１２    貫通電極
１３、１４、３２    バンプ
１５    導電性材
１７、３７、４７    支持基板
１８    保護膜
１９、４６、４８    絶縁膜
２０    リードフレーム（支持体）
３０    インターフェースチップ
４０    インターポーザチップ
４１    ランド
４４    配線
４５    埋込導電部
４６    半田ボール
４９    スズ
５０    アンダーフィル
５２    モールド樹脂
【図１】
2006319243.tif 000003
【図２】
2006319243.tif 000004
【図３】
2006319243.tif 000005
【図４】
2006319243.tif 000006
【図５】
2006319243.tif 000007
【図６】
2006319243.tif 000008
【図７】
2006319243.tif 000009