(57)【要約】【課題】  従来のＩＢＩＳモデルの作成方法では、ユーザーの回路決定後に時間のかかるシミュレーションを行いユーザーにＩＢＩＳモデルを提供していたために、ユーザーに対して短時間でＩＢＩＳモデルを提供することが困難である問題があった。【解決手段】  本発明にかかるＩＢＩＳモデル作成プログラムは、予めコンピュータに読み取り可能な媒体に記憶された機能回路の入出力特性を記述した第１のデータ１０３と、機能回路と組み合わされるパッドの特性を記述した第２のデータ１０６とを用いてコンピュータによってＩＢＩＳモデルを作成するプログラムであって、第１のデータ１０３と第２のデータ１０６とから係数を計算する第１のステップと、係数に基づいて第１のデータ１０３を変換してパッドの特性を考慮した機能回路のＩＢＩＳモデル１０８を生成する第２のステップとをコンピュータに実行させるものである。【選択図】図１
2006323470.tif 000002
【特許請求の範囲】
【請求項１】
予めコンピュータに読み取り可能な媒体に記憶された機能回路の入出力特性を記述した第１のデータと、前記機能回路と組み合わされるパッドの特性を記述した第２のデータとを用いてコンピュータによってＩＢＩＳモデルを作成するプログラムであって、
前記第１のデータと前記第２のデータとから係数を計算する第１のステップと、
前記係数に基づいて前記第１のデータを変換して前記パッドの特性を考慮した前記機能回路のＩＢＩＳモデルを生成する第２のステップとをコンピュータに実行させるＩＢＩＳモデル作成プログラム。
【請求項２】
前記第１のデータは、ＩＢＩＳモデルが記述されていることを特徴とする請求項１に記載のＩＢＩＳモデル作成プログラム。
【請求項３】
前記第２のステップは、前記係数を用いて第１のデータに記述されている第１の時間軸を変換して第２の時間軸を作成し、前記第２の時間軸の時間及び該第２の時間軸に対応した電圧値から第１の時間軸に対応した電圧値を作成することを特徴とする請求項１又は２に記載のＩＢＩＳモデル作成プログラム。
【請求項４】
前記第２のステップは、前記係数を用いて第１のデータに記述されている信号の立ち上がり、又は、立ち下がりの傾きデータを変換することを特徴とする請求項１乃至３のいずれか１項に記載のＩＢＩＳモデル作成プログラム。
【請求項５】
前記第２のステップは、該第２のステップで変換された入出力信号特性と前記第１のデータ及び前記第２のデータに記述される変換されていない入出力信号特性とを組み合わせて前記ＩＢＩＳモデルを生成することを特徴とする請求項１乃至４のいずれか１項に記載のＩＢＩＳモデル作成プログラム。
【請求項６】
前記係数は、パッドの特性を考慮しない場合の信号の特性とパッドの特性を考慮した信号の特性との比に基づいて計算されることを特徴とする請求項１乃至５のいずれか１項に記載のＩＢＩＳモデル作成プログラム。
【請求項７】
前記係数は、前記機能回路の端子のモデル化に用いる容量をＣ１とし、パッドの容量をＣ２とした場合に、１＋Ｃ２／Ｃ１となることを特徴とする請求項１乃至６のいずれか１項に記載のＩＢＩＳモデル作成プログラム。
【請求項８】
コンピュータによってＩＢＩＳモデルを作成する方法であって、
予め機能回路の入出力特性を記述した第１のデータと、前記機能回路と組み合わされるパッドの特性を記述した第２のデータとを記憶した記憶部から、前記第１のデータと前記第２のデータとを読み出して係数を計算する第１のステップと、
前記係数に基づいて前記第１のデータを変換して前記パッドの特性を考慮した前記機能回路のＩＢＩＳモデルを生成する第２のステップと、を含むことを特徴とするＩＢＩＳモデル作成方法。
【請求項９】
前記第１のデータは、ＩＢＩＳモデルが記述されていることを特徴とする請求項８に記載のＩＢＩＳモデル作成方法。
【請求項１０】
前記第２のステップは、前記係数を用いて第１のデータに記述されている第１の時間軸を変換して第２の時間軸を作成し、前記第２の時間軸の時間及び該第２の時間軸に対応した電圧値から第１の時間軸に対応した電圧値を作成することを特徴とする請求項８又は９に記載のＩＢＩＳモデル作成方法。
【請求項１１】
前記第２のステップは、前記係数を用いて第１のデータに記述されている信号の立ち上がり、又は、立ち下がりの傾きデータを変換することを特徴とする請求項８乃至１０のいずれか１項に記載のＩＢＩＳモデル作成方法。
【請求項１２】
前記第２のステップは、該第２のステップで変換された入出力信号特性と前記第１のデータ及び前記第２のデータに記述される変換されていない入出力信号特性とを組み合わせて前記ＩＢＩＳモデルを生成することを特徴とする請求項８乃至１１のいずれか１項に記載のＩＢＩＳモデル作成方法。
【請求項１３】
前記係数は、パッドの特性を考慮しない場合の信号の特性とパッドの特性を考慮した信号の特性との比に基づいて計算されることを特徴とする請求項８乃至１２のいずれか１項に記載のＩＢＩＳモデル作成方法。
【請求項１４】
前記係数は、前記機能回路の端子のモデル化に用いる容量をＣ１とし、パッドの容量をＣ２とした場合に、１＋Ｃ２／Ｃ１となることを特徴とする請求項８乃至１３のいずれか１項に記載のＩＢＩＳモデル作成方法。
【請求項１５】
機能回路の入出力特性を記述した第１のデータと、前記機能回路と組み合わされるパッドの特性を記述した第２のデータとを記憶した記憶部と、
前記記憶部から前記第１のデータと前記第２のデータとを読み出して係数を計算する係数計算部と、
前記係数に基づいて前記第１のデータを変換して前記パッドの特性を考慮した前記機能回路のＩＢＩＳモデルを生成するテーブル変換部と、を備えていることを特徴とするＩＢＩＳモデル作成装置。
【請求項１６】
前記第１のデータは、ＩＢＩＳモデルが記述されていることを特徴とする請求項１５に記載のＩＢＩＳモデル作成装置。
【請求項１７】
前記テーブル変換部は、前記係数を用いて第１のデータに記述されている第１の時間軸を変換して第２の時間軸を作成し、前記第２の時間軸の時間及び該第２の時間軸に対応した電圧値から第１の時間軸に対応した電圧値を作成することを特徴とする請求項１５又は１６に記載のＩＢＩＳモデル作成装置。
【請求項１８】
前記テーブル変換部は、前記係数を用いて第１のデータに記述されている信号の立ち上がり、又は、立ち下がりの傾きデータを変換することを特徴とする請求項１５乃至１７のいずれか１項に記載のＩＢＩＳモデル作成装置。
【請求項１９】
前記テーブル変換部は、該テーブル変換部で変換された入出力信号特性と前記第１のデータ及び前記第２のデータに記述される変換されていない入出力信号特性とを組み合わせて前記ＩＢＩＳモデルを生成することを特徴とする請求項１５乃至１８のいずれか１項に記載のＩＢＩＳモデル作成装置。
【請求項２０】
前記係数は、パッドの特性を考慮しない場合の信号の特性とパッドの特性を考慮した信号の特性との比に基づいて計算されることを特徴とする請求項１５乃至１９のいずれか１項に記載のＩＢＩＳモデル作成装置。
【請求項２１】
前記係数は、前記機能回路の端子のモデル化に用いる容量をＣ１とし、パッドの容量をＣ２とした場合に、１＋Ｃ２／Ｃ１となることを特徴とする請求項１５乃至２０のいずれか１項に記載のＩＢＩＳモデル作成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＢＩＳモデルの波形テーブル作成プログラム及びその作成方法に関し、特にＰＡＤ容量を考慮しない簡易ＩＢＩＳモデルを変換することでＰＡＤ容量を考慮したＩＢＩＳモデルを作成するＩＢＩＳモデル作成プログラム、作成方法及びその作成装置に関する。
【背景技術】
【０００２】
近年、半導体装置（ＬＳＩ：Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）は大規模集積化と動作速度の高速化とが進んでいる。このような状況から、ＬＳＩを搭載するシステム基板の設計及び評価も複雑になってきている。この問題を解決するために、システム基板の設計段階で基板のシミュレーションを行い、システム基板の設計精度を向上させることが行われている。このシミュレーションでは、ＬＳＩの入出力端子の情報を有するＡＮＳＩ（米国規格協会：Ａｍｅｒｉｃａｎ  Ｎａｔｉｏｎａｌ  Ｓｔａｎｄａｒｄｓ  Ｉｎｓｔｉｔｕｔｅ）で規格化されたＩＢＩＳ（Ｉ／Ｏ  Ｂｕｆｆｅｒ  Ｉｎｆｏｍａｔｉｏｎ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ、非特許文献１参照）モデルが用いられている。このＩＢＩＳモデルを用いることで、ＬＳＩの動作を考慮したシステム基板全体のシミュレーションが可能になる。
【０００３】
従来のＩＢＩＳモデルの作成方法の一例として、予め設計された複数の回路から、任意の回路をユーザーが選択して、ＬＳＩを設計するＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）でのＩＢＩＳモデルの作成方法を図１１に示す。図１１を参照して従来のＩＢＩＳモデルの作成方法を説明する。まず、複数の設計済み回路を準備する（ステップ１４０１）。続いてユーザーが設計済み回路から任意の回路を選択する（ステップ１４０２）。使用する回路を選択した後、回路と外部の基板とを接続するＰＡＤを選択する（ステップ１４０３）。これによって、回路全体が決定する。続いて、決定した回路に基づいてＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ）などのシミュレーションツールを用いて回路の入出力端子を評価し（ステップ１４０４）、評価結果に基づいてＩＢＩＳモデルを作成する（ステップ１４０５）。このＩＢＩＳモデルは、電流電圧特性であるＶ−Ｉテーブル、時間波形データであるＷａｖｅｆｏｒｍテーブル、Ｒａｍｐ波形の特性であるＲａｍｐテーブルを有している。
【０００４】
しかしながら、従来のＩＢＩＳモデルの作成方法では、ユーザーによって使用する機能回路と機能回路に組み合わされるＰＡＤが決定しない限りＩＢＩＳモデルを作成することができない。ＩＢＩＳモデルの作成にはシミュレーションによる端子特性の評価が必要であり、この評価は膨大な時間を要する問題がある。このことから、ユーザーによる回路の決定からユーザーにＩＢＩＳモデルを提供するまでに多くの時間が必要である問題がある。
【０００５】
このような問題を解決するために、設計済み回路とＰＡＤとの組み合わせすべてに対してＩＢＩＳモデルを作成しておく方法が考えられる。しかしながら、回路とＰＡＤとの組み合わせパターンは膨大な数であり、この方法では回路設計の終了から回路をユーザーに提供するまでの時間が増大する問題がある。つまり、実質的な時間の短縮にはならない。
【０００６】
また、ユーザーがＩＢＩＳモデルの提供を受けるのが遅くなると、システム基盤の設計を遅くしなければならず、製品開発の期間が増大する問題がある。
【非特許文献１】ＡＮＳＩ／ＥＩＡ−６５６−Ａ  ＩＢＩＳ  ｖｅｒ４．１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のＩＢＩＳモデルの作成方法では、ユーザーの回路決定後に時間のかかるシミュレーションを行いユーザーにＩＢＩＳモデルを提供していたために、ユーザーに対して短時間でＩＢＩＳモデルを提供することが困難である問題があった。
【課題を解決するための手段】
【０００８】
本発明にかかるＩＢＩＳモデル作成プログラムは、予めコンピュータに読み取り可能な媒体に記憶された機能回路の入出力特性を記述した第１のデータと、前記機能回路と組み合わされるパッドの特性を記述した第２のデータとを用いてコンピュータによってＩＢＩＳモデルを作成するプログラムであって、前記第１のデータと前記第２のデータとから係数を計算する第１のステップと、前記係数に基づいて前記第１のデータを変換して前記パッドの特性を考慮した前記機能回路のＩＢＩＳモデルを生成する第２のステップとをコンピュータに実行させるものである。
【０００９】
また、本発明にかかるＩＢＩＳモデル作成方法は、コンピュータによってＩＢＩＳモデルを作成する方法であって、予め機能回路の入出力特性を記述した第１のデータと、前記機能回路と組み合わされるパッドの特性を記述した第２のデータとを記憶した記憶部から、前記第１のデータと前記第２のデータとを読み出して係数を計算する第１のステップと、前記係数に基づいて前記第１のデータを変換して前記パッドの特性を考慮した前記機能回路のＩＢＩＳモデルを生成する第２のステップと、を含むことを特徴とするものである。
【００１０】
さらに、本発明にかかるＩＢＩＳモデル作成装置は、機能回路の入出力特性を記述した第１のデータと、前記機能回路と組み合わされるパッドの特性を記述した第２のデータとを記憶した記憶部と、前記記憶部から前記第１のデータと前記第２のデータとを読み出して係数を計算する係数計算部と、前記係数に基づいて前記第１のデータを変換して前記パッドの特性を考慮した前記機能回路のＩＢＩＳモデルを生成するテーブル変換部と、を備えていることを特徴とするものである。
【００１１】
本発明によれば、変換ツールを用いることで、ユーザーに提供する機能回路についてＰＡＤ容量を考慮しないＩＢＩＳモデルを事前に作成し、ユーザーの回路仕様が決定した後にＰＡＤ容量を考慮したＩＢＩＳモデルを変換により簡単に作成することが可能である。これによって、ユーザーの回路仕様決定後に時間のかかるシミュレーションを行うことなくユーザーにＩＢＩＳモデルを提供すことが可能である。よって、ユーザーに対して短時間でＩＢＩＳモデルを提供することが可能である。
【発明の効果】
【００１２】
本発明によれば、ユーザーの回路決定からユーザーにＩＢＩＳモデルを提供するまでの時間を短縮することが可能である。
【発明を実施するための最良の形態】
【００１３】
実施の形態１
ユーザーに所定の機能を実現した機能回路を複数提供して、提供した回路からユーザーが任意の機能回路を選択し、所望の機能を実現するＡＳＩＣを設計する場合を一例として、実施の形態１にかかるＩＢＩＳモデルの作成方法のフローチャートを図１に示す。図１を参照し、ＩＢＩＳモデルの作成方法を説明する。まず、ユーザーに提供する複数の機能回路を設計する（ステップ１０１）。続いて、ステップ１０１にて設計した機能回路それぞれについて、例えば、ＳＰＩＣＥなどを用いてシミュレーションを行う（ステップ１０２）。続いて、ステップ１０２の結果より第１のデータとなる機能回路のそれぞれに対応したＩＢＩＳモデルａを作成する（ステップ１０３）。このＩＢＩＳモデルａは、例えば、図２に示すようなデータである。図２に示すＩＢＩＳモデルａのデータは、機能回路の入出力信号特性が記述してあり、例えば、電圧電流特性を示すＶ−Ｉテーブル（［Ｐｕｌｌｕｐ］、［Ｐｕｌｌｄｏｗｎ］、［ＰＯＷＥＲ  Ｃｌａｍｐ］、[ＧＮＤ  Ｃｌａｍｐ]）、ランプ波形の立ち上がり、又は、立ち下がりの傾きを示すＲａｍｐテーブル（[Ｒａｍｐ]）、波形の時間変化を示すＷａｖｅｆｏｒｍテーブル（［Ｒｉｓｉｎｇ  Ｗａｖｅｆｏｒｍ］、［Ｆａｌｌｉｎｇ  Ｗａｖｅｆｏｒｍ］）を有している。このデータに記述されているデータは、ＰＡＤ容量が考慮されていないものである。
【００１４】
ステップ１０１で設計した機能回路は、ユーザーに提供され、ユーザーは提供する機能回路から任意の機能回路を選択し、組み合わせて所望の機能を実現する（ステップ１０４）。続いて、ユーザーは仕様に合わせて、半導体装置と外部とのインターフェイスとなるＰＡＤを選択する（ステップ１０５）。これによって、ユーザーの仕様がすべて確定する。この仕様から、提供した機能回路とＰＡＤとの組み合わせが確定するため、ユーザーが選択した機能回路のＩＢＩＳモデルａと選択されたＰＡＤに対応する第２のデータであるＰＡＤ容量ファイルを準備する。このＰＡＤ容量ファイルは、例えば、予め準備されたものである。
【００１５】
本実施の形態では、ステップ１０１の後でステップ１０２から１０３を行い、ＩＢＩＳモデルａを作成し、続いてステップ１０４からステップ１０６を行い、ユーザーの回路仕様を決定する。なお、ステップ１０２から１０３まで及びステップ１０４からステップ１０６までは、同時に行ってもよい。
【００１６】
ここまでのステップによって、機能回路とＰＡＤの組み合わせが確定しているため、ステップ１０３で準備したＩＢＩＳモデルａに対して、ＰＡＤ容量の情報を組み込む。この処理は変換ツールを用いて行う（ステップ１０７）。この変換ツールの詳細な説明については後述する。変換ツールによって、ＰＡＤ容量の情報を加味した第３のデータであるＩＢＩＳモデルＡのデータが生成される（ステップ１０８）。これをユーザーに提供する（ステップ１０９）。これにより、ユーザーは、設計する半導体装置を含んだシステム基板のシミュレーションが可能となる。
【００１７】
ＩＢＩＳモデルは、Ｖ−Ｉテーブル、Ｒａｍｐテーブル、Ｗａｖｅｆｏｒｍテーブルが記述されているが、これらのテーブルには入出力信号の変化が数値のテーブルとして記述されており、半導体装置の内部回路についての記述はされていない。そこで、このランプ波形の立ち上がり、立ち下がりの傾き（Ｒａｍｐテーブル）及び信号波形の時間変化（Ｗａｖｅｆｏｒｍテーブル）を考えるために、例えば、出力バッファの出力部を抵抗と容量とを用いてモデル化する。ＩＢＩＳモデルにおける回路のモデル化について、ＰＡＤ容量がない場合とＰＡＤ容量がある場合とについて出力バッファのモデル化を一例として詳細な説明をする。
【００１８】
ＰＡＤ容量を考慮しない信号が立ち上がる場合の出力バッファをモデル化した回路を図３（ａ）に示す。図３（ａ）に示す出力バッファのモデルは、電源電位ＶＤＤと接地電位ＧＮＤとの間に直列に抵抗Ｒ１と容量Ｃ１とが接続されている。抵抗Ｒ１は、一方の端子が電源電位ＶＤＤに接続され、他方の端子が容量Ｃ１の一方の端子に接続されている。容量Ｃ２の他方の端子は接地電位に接続されている。抵抗Ｒ１とコンデンサＣ１との間の接点に出力端子が接続されている。容量Ｃ１は、電荷が蓄積されていないものとする。
【００１９】
また、ＰＡＤ容量を考慮した信号が立ち上がる場合の出力バッファをモデル化した回路を図３（ｂ）に示す。図３（ｂ）に示す出力バッファのモデルは、図３（ａ）に示したＰＡＤ容量を考慮しない出力バッファの回路に対して、出力端子に接続される配線と接地電位との間にＰＡＤ容量Ｃ２が接続されている。つまり、容量Ｃ１とＰＡＤ容量Ｃ２が並列に接続されている。容量Ｃ１、Ｃ２は、電荷が蓄積されていないものとする。
【００２０】
ＰＡＤ容量を考慮しない信号が立ち下がる場合の出力バッファをモデル化した回路を図３（ｃ）に示す。図３（ｃ）に示す出力バッファのモデルは、出力端子と接地電位ＧＮＤとの間に並列に抵抗Ｒ１と容量Ｃ１とが接続されている。抵抗Ｒ１は、一方の端子が出力端子に接続され、他方の端子が接地電位に接続されている。容量Ｃ１の一方の端子は出力端子に接続され他方の端子は接地電位に接続されている。容量Ｃ１は、出力バッファの立ち上がった後の電圧であらかじめ電荷が蓄積されているものとする。
【００２１】
また、ＰＡＤ容量を考慮した信号が立ち下がる場合の出力バッファをモデル化した回路を図３（ｄ）に示す。図３（ｄ）に示す出力バッファのモデルは、図３（ｃ）に示したＰＡＤ容量を考慮しない出力バッファの回路に対して、出力端子に接続される配線と接地電位との間にＰＡＤ容量Ｃ２が接続されている。つまり、容量Ｃ１とＰＡＤ容量Ｃ２が並列に接続されている。容量Ｃ１、Ｃ２は、出力バッファの立ち上がった後の電圧であらかじめ電荷が蓄積されているものとする。
【００２２】
ＩＢＩＳモデルでは、Ｗａｖｅｆｏｒｍテーブルを作成する際、上記の説明により出力バッファをモデル化することに加え、出力バッファの出力端子と電源電位ＶＤＤ、又は、接地電位ＧＮＤとの間に外付け抵抗Ｒ２を接続することを規定している。出力バッファの出力端子と電源電位ＶＤＤとの間に外付け抵抗Ｒ２を接続（プルアップ）した回路を図４（ａ）に示す。また、出力バッファの出力端子と接地電位ＧＮＤとの間に外付け抵抗Ｒ２を接続（プルダウン）した回路を図４（ｂ）に示す。図４に示す回路を用いて信号の立ち上がり、立ち下がり特性を記述するものである。
【００２３】
ＰＡＤ容量を考慮した場合としない場合では、抵抗値に対して容量値が変化するために時定数が変化する。このことから、信号の立ち上がり、立ち下がり特性が変化する。ＰＡＤ容量を考慮した場合、出力端子に接続される容量は容量Ｃ１とＰＡＤ容量Ｃ２とを足し合わせた容量になる。本実施の形態では、例えば、この時定数の変化の比に基づいてＷａｖｅｆｏｒｍテーブル、Ｒａｍｐテーブルの変換を行う。
【００２４】
ＰＡＤ容量を考慮した場合としない場合の信号が立ち上がる場合の時定数の変化について詳細に説明する。まず、信号が立ち上がる場合で、バッファの外付け抵抗Ｒ２をプルアップした場合の時定数について説明する。抵抗Ｒ２をプルアップし、ＰＡＤ容量Ｃ２を考慮しない場合の回路モデルを図５（ａ）に示す。図５（ａ）に示す回路モデルは、電源電位ＶＤＤと接地電位ＧＮＤとの間に直列に抵抗Ｒ１と容量Ｃ１とが接続されている。抵抗Ｒ１は、一方の端子が電源電位ＶＤＤに接続され、他方の端子が容量Ｃ１の一方の端子に接続されている。容量Ｃ１の他方の端子は接地電位ＧＮＤに接続されている。抵抗Ｒ１とコンデンサＣ１との間の接点に出力端子が接続されている。出力端子には、一方の端子が電源電位ＶＤＤに接続され、他方の端子が出力端子に接続される外付け抵抗Ｒ２が接続されている。また前述したように容量Ｃ１には電荷が蓄積されていない。
【００２５】
この回路モデルにおいて、出力端子の信号の立ち上がりの時定数を求める。所定の時刻ｔにおいて電源電位ＶＤＤから供給される電流をｉ（ｔ）、所定の時刻ｔにおいて容量Ｃ１に蓄積される電荷量をｑ（ｔ）とすると、電源電圧ＶＤＤ及び電流ｉ（ｔ）はそれぞれ式（１）及び式（２）によって表される。
【数１】
2006323470.tif 000003
【数２】
2006323470.tif 000004
式（１）に式（２）を代入すると、電源電圧ＶＤＤは式（３）で表すことができる。
【数３】
2006323470.tif 000005
式（３）の第１項は抵抗Ｒ１及び抵抗Ｒ２に関する電圧の時間変化の項であり、第２項は容量Ｃ１に関する電圧の時間変化の項である。このことより、出力端子の電圧ＶＯＵＴｂの時間変化は式（４）で表すことができる。
【数４】
2006323470.tif 000006
【００２６】
続いて、信号が立ち上がる場合で、抵抗Ｒ２をプルアップし、ＰＡＤ容量Ｃ２を考慮した場合の回路モデルを図５（ｂ）に示す。図５（ｂ）に示す回路モデルは、電源電位ＶＤＤと接地電位ＧＮＤとの間に直列に抵抗Ｒ１と容量Ｃ１とが接続されている。抵抗Ｒ１は、一方の端子が電源電位ＶＤＤに接続され、他方の端子が容量Ｃ１の一方の端子に接続されている。容量Ｃ１の他方の端子は接地電位ＧＮＤに接続されている。抵抗Ｒ１とコンデンサＣ１との間の接点に出力端子が接続されている。出力端子には、一方の端子が電源電位ＶＤＤに接続され、他方の端子が出力端子に接続される外付け抵抗Ｒ２が接続されている。また、ＰＡＤ容量Ｃ２が出力端子と接地電位ＧＮＤとの間に接続されている。また前述したように容量Ｃ１、容量Ｃ２には電荷が蓄積されていない。
【００２７】
この回路モデルにおいて、出力端子の信号の立ち上がりの時定数を求める。所定の時刻ｔにおいて電源電位ＶＤＤから供給される電流をｉ（ｔ）、所定の時刻ｔにおいて容量Ｃ１及びＰＡＤ容量Ｃ２に蓄積される電荷量をｑ（ｔ）とすると、電源電圧ＶＤＤ及び電流ｉ（ｔ）はそれぞれ式（５）及び式（６）によって表される。
【数５】
2006323470.tif 000007
【数６】
2006323470.tif 000008
式（５）に式（６）を代入すると、電源電圧ＶＤＤは式（７）で表すことができる。
【数７】
2006323470.tif 000009
式（７）の第１項は抵抗Ｒ１及び抵抗Ｒ２に関する電圧の時間変化の項であり、第２項は容量Ｃ１及びＰＡＤ容量Ｃ２に関する電圧の時間変化の項である。このことより、出力端子の電圧ＶＯＵＴａの時間変化は式（８）で表すことができる。
【数８】
2006323470.tif 000010
式（４）と式（８）より、ＰＡＤ容量がある場合とない場合との出力端子の電圧の時間変化の比は式（９）で表せる。
【数９】
2006323470.tif 000011
【００２８】
また、図５（ａ）、（ｂ）に示す回路モデルの時定数の比は式（１０）で表すことができる。
【数１０】
2006323470.tif 000012
式（９）と式（１０）とが同じであることから、出力端子の電圧の時間変化の比は、ＰＡＤ容量を考慮した場合としない場合との時定数の比とすることができる。
【００２９】
続いて、信号が立ち上がる場合のバッファの外付け抵抗Ｒ２をプルダウンした場合の時定数について説明する。信号が立ち上がる場合で抵抗Ｒ２をプルダウンし、ＰＡＤ容量Ｃ２を考慮しない場合の回路モデルを図６（ａ）に示す。図６（ａ）に示す回路モデルは、電源電位ＶＤＤと接地電位ＧＮＤとの間に直列に抵抗Ｒ１と容量Ｃ１とが接続されている。抵抗Ｒ１は、一方の端子が電源電位ＶＤＤに接続され、他方の端子が容量Ｃ１の一方の端子に接続されている。容量Ｃ１の他方の端子は接地電位ＧＮＤに接続されている。抵抗Ｒ１とコンデンサＣ１との間の接点に出力端子が接続されている。出力端子には、一方の端子が接地電位ＧＮＤに接続され、他方の端子が出力端子に接続される外付け抵抗Ｒ２が接続されている。また前述したように容量Ｃ１には電荷が蓄積されていない。
【００３０】
この回路モデルにおいて、出力端子の信号の立ち上がりの時定数を求める。所定の時刻ｔにおいて電源電位ＶＤＤから供給される電流をｉ（ｔ）、所定の時刻ｔにおいて容量Ｃ１に蓄積される電荷量をｑ（ｔ）とすると、電源電圧ＶＤＤ及び電流ｉ（ｔ）はそれぞれ式（１１）及び式（１２）によって表される。
【数１１】
2006323470.tif 000013
【数１２】
2006323470.tif 000014
式（１１）に式（１２）を代入すると、電源電圧ＶＤＤは式（１３）で表すことができる。
【数１３】
2006323470.tif 000015
式（１３）の第１項は抵抗Ｒ１に関する電圧の時間変化の項であり、第２項は容量Ｃ１及び抵抗Ｒ２に関する電圧の時間変化の項である。このことより、出力端子の電圧ＶＯＵＴｂの時間変化は式（１４）で表すことができる。
【数１４】
2006323470.tif 000016
【００３１】
続いて、信号が立ち上がる場合で抵抗Ｒ２をプルダウンし、ＰＡＤ容量Ｃ２を考慮した場合の回路モデルを図６（ｂ）に示す。図６（ｂ）に示す回路モデルは、電源電位ＶＤＤと接地電位ＧＮＤとの間に直列に抵抗Ｒ１と容量Ｃ１とが接続されている。抵抗Ｒ１は、一方の端子が電源電位ＶＤＤに接続され、他方の端子が容量Ｃ１の一方の端子に接続されている。容量Ｃ１の他方の端子は接地電位ＧＮＤに接続されている。抵抗Ｒ１とコンデンサＣ１との間の接点に出力端子が接続されている。出力端子には、一方の端子が接地電位ＧＮＤに接続され、他方の端子が出力端子に接続される外付け抵抗Ｒ２が接続されている。また、ＰＡＤ容量Ｃ２が出力端子と接地電位ＧＮＤとの間に接続されている。また前述したように容量Ｃ１、容量Ｃ２には電荷が蓄積されていない。
【００３２】
この回路モデルにおいて、出力端子の信号の立ち上がりの時定数を求める。所定の時刻ｔにおいて電源電位ＶＤＤから供給される電流をｉ（ｔ）、所定の時刻ｔにおいて容量Ｃ１及びＰＡＤ容量Ｃ２に蓄積される電荷量をｑ（ｔ）とすると、電源電圧ＶＤＤ及び電流ｉ（ｔ）はそれぞれ式（１５）及び式（１６）によって表される。
【数１５】
2006323470.tif 000017
【数１６】
2006323470.tif 000018
式（１５）に式（１６）を代入すると、電源電圧ＶＤＤは式（１７）で表すことができる。
【数１７】
2006323470.tif 000019
式（１７）の第１項は抵抗Ｒ１に関する電圧の時間変化の項であり、第２項は容量Ｃ１、ＰＡＤ容量Ｃ２、抵抗Ｒ２に関する電圧の時間変化の項である。このことより、出力端子の電圧ＶＯＵＴａの時間変化は式（１８）で表すことができる。
【数１８】
2006323470.tif 000020
【００３３】
式（１４）と式（１８）より、ＰＡＤ容量がある場合とない場合との出力端子の電圧の時間変化の比は式（１９）で表せる。
【数１９】
2006323470.tif 000021
【００３４】
式（１９）は、式（９）と同じであることから、外付け抵抗Ｒ２をプルダウンした場合であっても、外付け抵抗Ｒ２をプルアップした場合と同じ時定数の比となる。上述の説明より、時定数の比は、信号の時間変化の比と同じである。このことから、信号の立ち上がる場合に関してはＰＡＤ容量を考慮していない時間変化の信号の時間軸の値と時定数の比とを掛け合わせることで、ＰＡＤ容量を考慮した信号の時間変化の時間軸とすることができる。
【００３５】
次に信号が立ち下がる場合で、抵抗Ｒ２をプルアップし、ＰＡＤ容量Ｃ２を考慮しない場合の回路モデルを図５（ｃ）に示す。図５（ｃ）に示す回路モデルは、出力端子と接地電位ＧＮＤとの間に並列に抵抗Ｒ１と容量Ｃ１とが接続されている。抵抗Ｒ１は、一方の端子が出力端子に接続され、他方の端子が接地電位ＧＮＤに接続されている。容量Ｃ１は、一方の端子が出力端子に接続され、他方の端子が接地電位ＧＮＤに接続されている。出力端子には、一方の端子が電源電位ＶＤＤに接続され、他方の端子が出力端子に接続される外付け抵抗Ｒ２が接続されている。また、前述したように容量Ｃ１にはあらかじめ電荷が蓄積されている。
【００３６】
この回路モデルにおいて、出力端子の信号の立ち下がりの時定数を求める。所定の時刻ｔにおいて電源電位ＶＤＤから供給される電流をｉ（ｔ）、所定の時刻ｔにおいて容量Ｃ１から放電される電荷量をｑ（ｔ）とすると、電源電圧ＶＤＤ及び電流ｉ（ｔ）はそれぞれ式（２０）及び式（２１）によって表される。
【数２０】
2006323470.tif 000022
【数２１】
2006323470.tif 000023
図５（ｃ）のモデルの形は、図６（ａ）のモデルと基本的に同型で、Ｒ１とＲ２が入れ替わった形になっている。また式（２０）及び式（２１）は図６（ａ）のモデルの式（１１）及び式（１２）を比較するとＲ１とＲ２が入れ替わった形になっている。よって図６（ａ）の場合と同じ論理で式（２２）が導かれる。
【数２２】
2006323470.tif 000024
式（２２）の第１項は抵抗Ｒ２に関する電圧の時間変化の項であり、第２項は容量Ｃ１及び抵抗Ｒ１に関する電圧の時間変化の項である。このことより、出力端子の電圧ＶＯＵＴｂの時間変化は式（２３）で表すことができる。
【数２３】
2006323470.tif 000025
【００３７】
続いて、信号が立ち下がる場合で抵抗Ｒ２をプルアップし、ＰＡＤ容量Ｃ２を考慮した場合の回路モデルを図５（ｄ）に示す。図５（ｄ）に示す回路モデルは、出力端子と接地電位ＧＮＤとの間に並列に抵抗Ｒ１と容量Ｃ１とが接続されている。抵抗Ｒ１は、一方の端子が出力端子に接続され、他方の端子が接地電位ＧＮＤに接続されている。容量Ｃ１は、一方の端子が出力端子に接続され、他方の端子が接地電位ＧＮＤに接続されている。出力端子には、一方の端子が電源電位ＶＤＤに接続され、他方の端子が出力端子に接続される外付け抵抗Ｒ２が接続されている。また、ＰＡＤ容量Ｃ２が出力端子と接地電位ＧＮＤとの間に接続されている。また前述したように容量Ｃ１、容量Ｃ２にはあらかじめ電荷が蓄積されている。
【００３８】
この回路モデルにおいて、出力端子の信号の立ち下がりの時定数を求める。所定の時刻ｔにおいて電源電位ＶＤＤから供給される電流をｉ（ｔ）、所定の時刻ｔにおいて容量Ｃ１及びＰＡＤ容量Ｃ２から放電される電荷量をｑ（ｔ）とすると、電源電圧ＶＤＤ及び電流ｉ（ｔ）はそれぞれ式（２４）及び式（２５）によって表される。
【数２４】
2006323470.tif 000026
【数２５】
2006323470.tif 000027
図５（ｄ）のモデルの形は、図６（ｂ）のモデルと基本的に同型で、Ｒ１とＲ２が入れ替わった形になっている。また式（２４）及び式（２５）は図６（ｂ）のモデルの式（１５）及び式（１６）を比較するとＲ１とＲ２が入れ替わった形になっている。よって図６（ｂ）の場合と同じ論理で式（２６）が導かれる。
【数２６】
2006323470.tif 000028
式（２６）の第１項は抵抗Ｒ２に関する電圧の時間変化の項であり、第２項は容量Ｃ１、ＰＡＤ容量Ｃ２、抵抗Ｒ１に関する電圧の時間変化の項である。このことより、出力端子の電圧ＶＯＵＴａの時間変化は式（２７）で表すことができる。
【数２７】
2006323470.tif 000029
【００３９】
式（２３）と式（２７）より、ＰＡＤ容量がある場合とない場合との出力端子の電圧の時間変化の比は式（２８）で表せる。
【数２８】
2006323470.tif 000030
【００４０】
続いて、信号が立ち下がる場合で、抵抗Ｒ２をプルダウンし、ＰＡＤ容量Ｃ２を考慮しない場合の回路モデルを図６（ｃ）に示す。図６（ｃ）に示す回路モデルは、出力端子と接地電位ＧＮＤとの間に並列に抵抗Ｒ１と容量Ｃ１とが接続されている。抵抗Ｒ１は、一方の端子が出力端子に接続され、他方の端子が接地端子ＧＮＤに接続されている。容量Ｃ１の一方の端子は、出力端子に接続され、他方の端子は接地電位ＧＮＤに接続されている。出力端子には、一方の端子が接地電位ＧＮＤに接続され、他方の端子が出力端子に接続される外付け抵抗Ｒ２が接続されている。また前述したように容量Ｃ１にはあらかじめ電荷が蓄積されている。
【００４１】
この回路モデルにおいて、出力端子の信号の立ち下がりの時定数を求める。所定の時刻ｔにおいて容量Ｃ１から供給される電流をｉ（ｔ）、所定の時刻ｔにおいて容量Ｃ１から放電される電荷量をｑ（ｔ）とすると、抵抗Ｒ１、抵抗Ｒ２の出力端子につながる端子の電圧及び容量Ｃ１の出力端子の電圧の関係、及び電流ｉ（ｔ）はそれぞれ式（２９）及び式（３０）によって表される。
【数２９】
2006323470.tif 000031
【数３０】
2006323470.tif 000032
式（２９）に式（３０）を代入すると、式（３１）に変形することができる。
【数３１】
2006323470.tif 000033
式（３１）の第１項は抵抗Ｒ１及び抵抗Ｒ２に関する電圧の時間変化の項であり、第２項は容量Ｃ１に関する電圧の時間変化の項である。このことより、出力端子の電圧ＶＯＵＴｂの時間変化は式（３２）で表すことができる。
【数３２】
2006323470.tif 000034
【００４２】
続いて、信号が立ち下がる場合で、抵抗Ｒ２をプルダウンし、ＰＡＤ容量Ｃ２を考慮する場合の回路モデルを図６（ｄ）に示す。図６（ｄ）に示す回路モデルは、出力端子と接地電位ＧＮＤとの間に並列に抵抗Ｒ１と容量Ｃ１と容量Ｃ２とが接続されている。抵抗Ｒ１は、一方の端子が出力端子に接続され、他方の端子が接地端子GNDに接続されている。容量Ｃ１、容量Ｃ２の一方の端子は、出力端子に接続され、他方の端子は接地電位ＧＮＤに接続されている。出力端子には、一方の端子が接地電位GNDに接続され、他方の端子が出力端子に接続される外付け抵抗Ｒ２が接続されている。また前述したようにあらかじめ容量Ｃ１、容量Ｃ２には電荷が蓄積されている。
【００４３】
この回路モデルにおいて、出力端子の信号の立ち下がりの時定数を求める。所定の時刻ｔにおいて容量Ｃ１、容量Ｃ２から供給される電流をｉ（ｔ）、所定の時刻ｔにおいて容量Ｃ１、容量Ｃ２から放電される電荷量をｑ（ｔ）とすると、抵抗Ｒ１、抵抗Ｒ２、容量Ｃ１、容量Ｃ２の出力端子につながる端子と接地電位ＧＮＤの間の電位差の関係及び電流ｉ（ｔ）はそれぞれ式（３３）及び式（３４）によって表される。
【数３３】
2006323470.tif 000035
【数３４】
2006323470.tif 000036
式（３３）に式（３４）を代入すると、式（３５）に変形することができる。
【数３５】
2006323470.tif 000037
式（３５）の第１項は抵抗Ｒ１及び抵抗Ｒ２に関する電圧の時間変化の項であり、第２項は容量Ｃ１に関する電圧の時間変化の項である。このことより、出力端子の電圧ＶＯＵＴａの時間変化は式（３６）で表すことができる。
【数３６】
2006323470.tif 000038
【００４４】
式（３２）と式（３６）より、ＰＡＤ容量がある場合とない場合との出力端子の電圧の時間変化の比は式（３７）で表せる。
【数３７】
2006323470.tif 000039
【００４５】
式（２８）、式（３７）は、式（９）、式（１９）と同じであることから、信号が立ち上がる場合、信号が立ち下がる場合及び外付け抵抗Ｒ２がプルアップされている場合、プルダウンされている場合の組み合わせにかかわらず同じ時定数の比となる。上述の説明より、時定数の比は、信号の時間変化の比と同じである。このことから、ＰＡＤ容量を考慮していない時間変化の信号の時間軸の値と時定数の比とを掛け合わせることで、ＰＡＤ容量を考慮した信号の時間変化の時間軸とすることができる。
【００４６】
また、上記の説明で抵抗Ｒ２は既知の値であるのに対し、抵抗Ｒ１と容量Ｃ１は、ＩＢＩＳモデルａには記述されていない、未知の値である。このため、これらをＩＢＩＳモデルａから求める必要がある。抵抗Ｒ１及び容量Ｃ１の算出方法について詳細に説明する。まず、時定数は抵抗と容量の積によって求まる。また、図５（ａ）に示す回路モデルにおいて、Ｗａｖｅｆｏｒｍデータより、信号のＬｏｗレベルとＨｉｇｈレベルの差電圧の６３．２％に達する時間をＴｒとすると、このＴｒも時定数となる。ここで６３．２％というのはCR回路の時定数の定義による。よって式（３８）で表す関係式が得られる。
【数３８】
2006323470.tif 000040
式（３８）を変形し、容量Ｃ１を表すと式（３９）となる。
【数３９】
2006323470.tif 000041
【００４７】
また、抵抗Ｒ１はＩＢＩＳモデルａに記述されている電流電圧特性を示すＶ−Ｉテーブルより、Ｌｏｗレベルの電圧ＶＬ及びＶＬでの電流値Ｉｓを読み込む。ここでＬｏｗレベルを使うのは、ｐｕｌｌｕｐしている場合ＨｉｇｈレベルだとＨｉｇｈレベル電圧がＶＤＤまで上昇してしまい、電流が流れなくなり計算ができなくなるためである。Ｖ−Ｉテーブルは、バッファの端子にある電圧をかけた時、バッファの端子に流れる電流を表している。この時、バッファの端子には、電圧源以外の負荷はつけていない。よって、一定の電圧に対する一定の電流との関係があるので、単純なオームの法則から、抵抗Ｒ１は式（４０）で表すことができる。
【数４０】
2006323470.tif 000042
式（３９）に式（４０）を代入することで容量Ｃ１を求めることができる。つまり、抵抗Ｒ１及び容量Ｃ１は、ＩＢＩＳモデルａから算出される値である。
【００４８】
ＰＡＤ容量を考慮していないＩＢＩＳモデルａをＰＡＤ容量を考慮した正式なＩＢＩＳモデルに変換する変換ツールについて詳細に説明する。変換ツールがデータの変換を行うフローチャートを図７から図１０に示す。図７から図１０に示すように、変換ツールはまず、処理開始（ステップ７０１）を受けてＩＢＩＳモデルａ７０２を読み込む（ステップ７０３）。続いて、読み込んだＩＢＩＳモデルａに記述されている特性テーブルごとに、例えば、Ｖ−Ｉテーブル、Ｗａｖｅｆｏｒｍテーブル、Ｒａｎｐテーブル、その他にあればそのテーブルを変数に格納する（ステップ７０４）。ＩＢＩＳモデルａに記述されているすべてのテーブルの読み込みが完了していなければ、ステップ７０４を繰り返し、すべてのテーブルの読み込みが完了した場合、次のステップに進む（ステップ７０５）。
【００４９】
続いて、ステップ７０４で変数に格納したＶ−Ｉテーブルを読み込む（ステップ７０６）。このＶ−Ｉテーブルと予め準備されたＰＡＤ容量ファイル７０７とからＭｉｎ条件、Ｍａｘ条件、Ｔｙｐ条件それぞれの係数Ｋｔｍｉｎ、Ｋｔｍａｘ、Ｋｔｔｙｐを求める（ステップ７０８）。
【００５０】
ここで、図２を使い係数Ｋｔｍｉｎを求める場合についての具体例を説明する。まずステップ７０６で読み込んだ［ｐｕｌｌｕｐ］テーブルを参照する。この時、［ｐｕｌｌｕｐ］テーブルは、ＩＢＩＳ仕様上ＶＤＤ電圧を０Ｖとし、ＧＮＤに向かって正の値になるように作成されているため、ＧＮＤを０Ｖとして作成されているＷａｖｅｆｏｒｍとあわせるように電圧を変換する必要がある。これは（ＶＤＤ電圧）−（ＧＮＤを０Ｖとした時の電圧値）となる。
【００５１】
さて、まず未知数の抵抗Ｒ１を求める。ｐｕｌｌｕｐの場合のｒｉｓｅ波形で考えるのでＷａｖｅｆｏｒｍの［Ｒｉｓｉｎｇ  Ｗａｖｅｆｏｒｍ］を見る。この時、図２では［Ｒｉｓｉｎｇ  Ｗａｖｅｆｏｒｍ］は２つあるが、Ｖ_ｆｉｘｔｕｒｅ_ｍｉｎが３．０Ｖの方のテーブルをみる。Ｖ_ｆｉｘｔｕｒｅ_ｍｉｎはＲ_ｆｉｘｔｕｒｅで指定された外部抵抗がつながれている電圧を表しているので、こちらがｐｕｌｌｕｐ状態での波形データとなる。この時、Ｒ_ｆｉｘｔｕｒｅで指定された外部抵抗の値が式（３９）での抵抗Ｒ２となる。係数Ｋｔｍｉｎを求めるのでＶ＿ｍｉｎの列を参照するとＬｏｗ電圧ＶＬが１．８Ｖであることがわかる。次にステップ７０４で読み込んだ［Ｖｏｌｔａｇｅ  Ｒａｎｇｅ］を参照する。ここでの値は、左からＴｙｐ条件、Ｍｉｎ条件、Ｍａｘ条件の順に並んでいるので、ＶＤＤ電圧として左から２番目の値の３Ｖを採用する。先に述べたように［Ｐｕｌｌｕｐ］テーブルの電圧値はＷａｖｅｆｏｒｍの電圧値と違うが、今回のＬｏｗ電圧ＶＬの１．８ＶはＶＤＤを３Ｖとすると３Ｖ−１．８Ｖより、［Ｐｕｌｌｕｐ］テーブル上では１．２Ｖとなる。ここでＩ＿ｍｉｎの列と１．２Ｖの交点をみると、電流Ｉｓは１３７．４ｍＡということがわかる。この電流Ｉｓと電圧ＶＬを式（４０）に代入すると直ちにＲ１が１３．１Ωであることがわかる。
【００５２】
次に時定数Ｔｒを求める。抵抗Ｒ１を導いたＷａｖｅｆｏｒｍを見ると、Ｌｏｗ電圧ＶＬは１．８Ｖ、Ｈｉｇｈ電圧ＶＨは３．０Ｖであることがわかる。よってその差電圧ＶＤは１．２Ｖとなる。さてこの差電圧ＶＤの６３．２％を求めると１．２×０．６３２より、０．７５８Ｖであることがわかる。これは、Ｌｏｗ電圧ＶＬからの電圧なので、ＧＮＤからの電圧は１．８＋０．７５８より、２．５５８Ｖであることがわかる。この電圧とＷａｖｅｆｏｒｍより時定数Ｔｒを求める。抵抗Ｒ１を求めたＷａｖｅｆｏｒｍのＶ＿ｍｉｎを見ると５ｐＳｅｃと７．５ｐＳｅｃの中間にあたるので、この部分を例えば直線補完をおこなうと、６．３２ｐＳｅｃで２．５５８Ｖに達することがわかる。このテーブルは０ｐＳｅｃから遷移が始まっているので、時定数Ｔｒは６．３２ｐＳｅｃとなる。
【００５３】
この時定数Ｔｒの値と先に求めていた抵抗Ｒ１の値とＲ＿ｆｉｘｔｕｒｅで指定される抵抗Ｒ２の値を式（３９）に代入すると、直ちに容量Ｃ１が０．６０９ｐＦであることがわかる。
【００５４】
ここで、ステップ７０８で読み込んだＭｉｎ条件のＰＡＤ容量Ｃ２を０．０９ｐＦとすると、１＋Ｃ２/Ｃ１より係数Ｋｔｍｉｎは１．１５となる。
【００５５】
Ｍｉｎ条件、Ｍａｘ条件、Ｔｙｐ条件は、例えば、電源電圧、半導体装置の周囲温度、素子バラツキなどのパラメータの条件が仕様上で最適な条件をＴｙｐ条件として、仕様上の下限値をＭｉｎ条件とし、仕様上の上限値をＭａｘ条件としたものである。また、算出する係数は、例えば、上述した時定数の比であるが、その他に電圧値に対する係数などであってもよい。すべての条件に対して係数を算出していない場合にはステップ７０８を繰り返し、すべての条件の係数の算出が完了した場合には次のステップに進む（ステップ７０９）。
【００５６】
続いて、ステップ７０４で変数に格納したＷａｖｅｆｏｒｍテーブルを読み込む（ステップ７１０）。このＷａｖｅｆｏｒｍテーブルとステップ７０８で算出した係数とから、新しいテーブルとなるＮｅｗ  Ｗａｖｅｆｏｒｍテーブルを作成する。（ステップ７１１）。この処理は、ＷａｖｅｆｏｒｍテーブルのＭｉｎデータ、Ｍａｘデータ、Ｔｙｐデータごとに行う。ここではＭｉｎデータを一例として、Ｎｅｗ  Ｗａｖｅｆｏｒｍデータの作成について説明する。
【００５７】
まず、ＷａｖｅｆｏｒｍテーブルからＭｉｎデータのテーブルを読み込む（ステップ７１１１）。次に、読み込んだＷａｖｅｆｏｒｍテーブルの時間軸に係数Ｋｔｍｉｎを掛け合わせ、新しい時間軸とする（ステップ７１１２）。ステップ７１１２の結果はＷａｖｅ＿ｍｉｎデータとして一時保存する（ステップ７１１３）。ＩＢＩＳモデルａのＷａｖｅｆｏｒｍデータの時間軸に記述されている時間に対応する電圧値をＷａｖｅ＿ｍｉｎデータのデータを補完することにより求める（ステップ７１１４）。ステップ７１１４で算出される補完データから、新しいデータであるＮｅｗ  Ｗａｖｅｆｏｒｍデータを作成する（ステップ７１１５）。
【００５８】
ステップ７１１１からステップ７１１５に至るテーブルに記述される値の変化を図１１に示す。図１１を参照して、テーブルに記述される値の変化について説明する。まず、ステップ７１１１でＩＢＩＳモデルａに記述されているＷａｖｅｆｏｒｍテーブル１１０１が読み込まれる。ステップ７１１２で、Ｗａｖｅｆｏｒｍテーブル１１０１の各時間に対して係数Ｋｔｍｉｎ（例えば、１．１５）を掛け合わせる。これにより、ステップ７１１３でＷａｖｅ＿ｍｉｎデータ１１０２が生成される。Ｗａｖｅ＿ｍｉｎデータ１１０２の時間軸の値は、Ｗａｖｅｆｏｒｍテーブル１１０１の時間軸の値に対して係数１．１５をかけたものである。このＷａｖｅ＿ｍｉｎデータ１１０２において、テーブル中の電圧値はＷａｖｅｆｏｒｍテーブル１１０１と同じである。ステップ７１１４でＷａｖｅ＿ｍｉｎデータ１１０２の時間軸の時間とその時間に対応する電圧値とから補完データを算出して、Ｗａｖｅｆｏｒｍテーブル８１０と同じ時間に対応する電圧値を算出する。これによって、Ｎｅｗ  Ｗａｖｅｆｏｒｍテーブル１１０３の電圧値は、元の時間軸に対して、ＰＡＤ容量の影響を考慮した値となる。補完データの算出は、例えば、Ｗａｖｅ＿ｍｉｎデータ１１０２の時間ｔ１（例えば、５．７５ｐＳｅｃ）の電圧Ｖ１（例えば、２．４Ｖ）と時間ｔ２（例えば。８．６２５ｐＳｅｃ）の電圧Ｖ２（例えば、２．７Ｖ）とから直線補完によってＷａｖｅｆｏｒｍテーブル１１０１の時間軸にある時間ｔ０（例えば、７．５ｐＳｅｃ）の電圧Ｖ０（例えば、２．５８Ｖ）を求める。直線補完の式は、テーブルに記述される開始電圧をＶａとした場合、Ｖ０＝Ｖａ＋（（Ｖ２−Ｖ１）／（ｔ２−ｔ１））×ｔ０となる。なお、補完データの算出方法は、直線補完に限られたものではない。
【００５９】
ステップ７１１によって、すべてのＷａｖｅｆｏｒｍテーブルのＭｉｎデータ、Ｍａｘデータ、Ｔｙｐデータを変換する。（ステップ７１２）。続いて、ステップ７０４で変数に格納したＲａｍｐテーブルを読み込む（ステップ７１３）。読み込んだＲａｍｐテーブルのデータに係数を掛け合わせて、その結果得られた値から新しいＮｅｗ  Ｒａｍｐテーブルを作成する（ステップ７１４）。ステップ７１４はＲａｍｐテーブルのＭｉｎデータ、Ｍａｘデータ、Ｔｙｐデータに対して同じ処理を行うため、Ｍｉｎデータを一例として説明する。
【００６０】
ステップ７１３で読み込んだＲａｍｐテーブルからＭｉｎデータを読み込む（ステップ７１４１）。Ｒａｍｐテーブルは分母の時間の間に分子の電圧変化がおこるということを、分数の形で表現している。ここでデータの分子をＡ、分母をＢとする。読み込んだ傾きデータの分子Ａを係数Ｋｔｍｉｎで割って新しい分子Ｃを得る（ステップ７１４２）。新しい分子Ｃを用いて、Ｎｅｗ  Ｒａｍｐデータを作成する（ステップ７１４３）。具体的には、新規に作成するＩＢＩＳモデルに分子Ｃ/分母Ｂといった分数の形で書き込む。
【００６１】
ステップ７１４によって、Ｒａｍｐデータのすべてのデータを処理するまでステップ７１４を繰り返し、すべてのデータの処理が完了したら次のステップへ進む（ステップ７１５）。
【００６２】
上記ステップで得られたＮｅｗ  Ｗａｖｅｆｏｒｍテーブル、Ｎｅｗ  Ｒａｍｐテーブル、に加え既存のＰＡＤ容量ファイル、Ｖ−Ｉテーブル、その他データをすべて読み込みＩＢＩＳ仕様に合わせて整形し、Ｎｅｗファイル７１７を作成する（ステップ７１６）。続いて、他にも処理するＩＢＩＳモデルがあれば、ステップ７０２に戻り、処理するＩＢＩＳモデルがなければ次のステップに進む（ステップ７１８）。処理の完了したすべのＮｅｗファイル７１７を組み合わせた１つのファイルを生成する（ステップ７１９）。これによって、ユーザーに提供するＩＢＩＳモデルＡ７２０が生成される。なお、ＩＢＩＳモデルＡ７２０は、ＡＳＩＣ全体のＩＢＩＳモデル記述に限らず、ユーザーの要求に応じてＡＳＩＣの一部の端子についてのＩＢＩＳモデル記述とすることも可能である。
【００６３】
ＩＢＩＳモデルＡのデータの一例を図１２に示す。図１２において、下線部は図２に示すＩＢＩＳモデルａから変更された部分である。Ｃｈａｎｇｅ１は予め準備されたＰＡＤ容量ファイルの情報である。Ｃｈａｎｇｅ２はステップ７１４で変更されたＲａｍｐテーブルである。Ｃｈａｎｇｅ３はステップ７１１で変更されたＷａｖｅｆｏｒｍテーブルである。
【００６４】
上記で説明した変換ツールは電子計算機に組み込まれるものである。この電子計算機のブロック図を図１３に示す。図１３に示す電子計算機は、操作者に操作情報を提供する表示部１３０１、ユーザーインタフェースとなる操作部１３０２、上述の変換ツールが組み込まれた計算部１３０３を有している。
【００６５】
計算部１３０３は、変換元のテーブルを有するＩＢＩＳモデルａ１３０４、ＰＡＤ容量の情報を有するＰＡＤ容量ファイル１３０５、入力される情報及び計算中に生成されるデータを記憶する、例えば、図７に示すステップ７０４を行う記憶部１３０６、テーブルを変換する係数を計算する、例えば、図８に示すステップ７０８を行う計算部１３０７、テーブルの変換を行う、例えば、図９、１０に示すステップ７１１、７１４を行うテーブル変換部１３０８、変換されたテーブルとその他のＩＢＩＳモデルに必要な情報とを組み合わせて、ＩＢＩＳ仕様のテーブルを生成する、例えば、図７に示すステップ７１６を行うデータ整形部１３０９、ユーザーに提供するＩＢＩＳモデルＡ１３１０を有している。
【００６６】
計算部１３０３は、ＩＢＩＳモデルａ１３０４及びＰＡＤ容量ファイル１３０５のテーブルを記憶部１３０６に記憶する。記憶部１３０６に記憶されたテーブルを入力として係数計算部１３０７が係数を計算する。計算された係数は、記憶部１３０６に記憶される。記憶部１３０６に記憶されたテーブル及び係数に基づいてテーブル変換部１３０８がテーブルを変換した新しいテーブルを生成し、記憶部１３０６に記憶される。新しいテーブルとその他のＩＢＩＳモデルに必要な情報を組み合わせてデータ整形部１３０９がユーザーに提供されるＩＢＩＳモデルＡ１３１０を生成する。
【００６７】
実施の形態１にかかるＩＢＩＳモデルの作成プログラムによれば、変換ツールを用いることで、予め準備されたＩＢＩＳモデルａとＰＡＤ容量ファイルとから、簡単にユーザーに提供するＩＢＩＳモデルＡを得ることが可能である。このことから、ＩＢＩＳモデルの作成のために、ユーザーの求めるＡＳＩＣの仕様がすべて決定するのを待つことなく、ＩＢＩＳモデルａの作成が可能である。また、変換ツールによって、予め準備されたＩＢＩＳモデルａから簡単にユーザーに提供するＩＢＩＳモデルＡを作成できるため、ユーザーの求めるＡＳＩＣの仕様が決定してからユーザーにＩＢＩＳモデルを提供するまでの時間を短縮することが可能である。
【００６８】
また、従来では、ユーザーから要求されたＡＳＩＣについて毎回シミュレーションを行いＩＢＩＳモデルを作成していたため、ＩＢＩＳモデルのために多くの時間を毎回必要としていた。しかしながら、本実施の形態１にかかるＩＢＩＳモデルの作成方法では、ユーザーに提供する予定のすべての回路とＰＡＤについて、それぞれにＩＢＩＳモデルａとＰＡＤ容量ファイルとを準備しておくことが可能である。つまり、時間のかかるシミュレーションをすべての回路について１度だけ行えばよい。これによって、ＩＢＩＳモデルａを作成した後は、シミュレーションを行う必要がなくなるため、半導体装置開発にかかる労力と時間を大幅に削減することが可能である。
【００６９】
また、本発明は上記実施の形態に限られたものではなく適宜変更することが可能である。例えば、変換できるＩＢＩＳモデルのテーブルは、時間変化する要素を含むテーブルのみならず、電流電圧特性データもＰＡＤやその他の要因によって変化する場合は、それらの係数を求めることで変換可能である。また、変換に用いる係数を複数有している場合であっても、それぞれを使い分けることで、複数の係数を用いた変換が可能である。さらに、変換後に補完データを求める方法も直線補完のみならず、変換データに応じた補完方法を選択可能である。
【図面の簡単な説明】
【００７０】
【図１】実施の形態１にかかるＩＢＩＳモデルの作成方法のフローチャートである。
【図２】実施の形態１にかかる予め準備するＩＢＩＳモデルａを示す図である。
【図３】実施の形態１にかかる回路モデルを示す図である。
【図４】実施の形態１にかかる外付け抵抗を有する出力バッファの模式図である。
【図５】実施の形態１にかかる外付け抵抗をプルアップした回路モデルを示す図である。
【図６】実施の形態１にかかる外付け抵抗をプルダウンした回路モデルを示す図である。
【図７】実施の形態１にかかる変換ツールの動作のフローチャートを示す図である。
【図８】図７に示すフローチャートの続きのフローチャートを示す図である。
【図９】図８に示すフローチャートの続きのフローチャートを示す図である。
【図１０】図９に示すフローチャートの続きのフローチャートを示す図である。
【図１１】実施の形態１にかかる変換ツールが値の変換をする際のテーブルに記述される値の変化を示す図である。
【図１２】実施の形態１にかかるユーザーに提供するＩＢＩＳモデルＡを示す図である。
【図１３】実施の形態１にかかるＩＢＩＳモデルの変換ツールを実現する電子計算機のブロック図である。
【図１４】従来のＩＢＩＳモデルの作成方法のフローチャートである。
【符号の説明】
【００７１】
１０３、１３０４  ＩＢＩＳモデルａ
１０６、１３０５  ＰＡＤ容量ファイル
１０７  変換ツール
１０８、１３１０  ＩＢＩＳモデルＡ
１３０６  記憶部
１３０７  係数計算部
１３０８  テーブル変換部
１３０９  データ整形部
【図１】
2006323470.tif 000043
【図２】
2006323470.tif 000044
【図３】
2006323470.tif 000045
【図４】
2006323470.tif 000046
【図５】
2006323470.tif 000047
【図６】
2006323470.tif 000048
【図７】
2006323470.tif 000049
【図８】
2006323470.tif 000050
【図９】
2006323470.tif 000051
【図１０】
2006323470.tif 000052
【図１１】
2006323470.tif 000053
【図１２】
2006323470.tif 000054
【図１３】
2006323470.tif 000055
【図１４】
2006323470.tif 000056