(57)【要約】【課題】本発明は上記点に対処して成されたもので、第１番目の発明の目的とするところは、応答特性が速く信頼性の高い多重化制御システムを提供することにある。【解決手段】プロセスの同一の状態量を検出する複数個のセンサで検出したプロセス信号を複数台のディジタル制御装置にそれぞれ分配する共通のプロセス入出力装置を設けた多重化制御システムと、プラントとの間でプロセス信号を入出力するプロセス入出力装置をプロセス信号毎に設け、重要度によってプロセス信号のプロセス入出力装置を３重化、２重化、１重化すると共に２重化したプロセス入出力装置と１重化したプロセス入出力装置の夫々のプロセス信号をプロセスコントローラのうちマスタ権を持ったコントローラによって制御する。【選択図】図５
2006155678.tif 000002
【特許請求の範囲】
【請求項１】
プロセスの状態量を検出するセンサと、前記センサで検出したプロセス信号を入力して前記プロセスの制御信号を出力する１台がマスタとして動作する複数台のマイクロコンピュータと、前記複数台のマイクロコンピュータに対して共通に設けられ、前記プロセス信号を前記複数台のマイクロコンピュータにそれぞれ分配するプロセス入出力装置とを具備し、前記プロセス入出力装置は前記複数台のマイクロコンピュータそれぞれに対応したインターフェイスボードを有し、前記マスタとして動作するマイクロコンピュータへ入力される前記プロセス信号を、他のマイクロコンピュータに対応したインターフェイスボードのメモリへ書き込むことを特徴とする多重化制御システム。
【請求項２】
請求項１に記載の多重化制御システムにおいて、マイクロコンピュータへプラントプロセス状態量を入力する際に、予めインターフェイスボードに設定したマスタ／スレーブの関係により、マスタインターフェイスボードから複数台のマイコンにプラントプロセス状態量を入力する機能を付加したことを特徴とする多重化制御システム。
【請求項３】
請求項１に記載の多重化制御システムにおいて、プロセス入出力装置へプラントプロセス状態量を出力する際に、予めインターフェイスボードに設定したマスタ／スレーブの関係により、マスタインターフェイスボードのみプロセス入出力装置にプラントプロセス状態量を出力する機能を付加したことを特徴とする多重化制御システム。
【請求項４】
請求項１に記載の多重化制御システムにおいて、プロセス信号を入出力するプロセス入出力装置をプロセス信号毎に設ける多重化制御システムであって、プロセス信号の種類に応じて当該プロセス信号を入出力するプロセス入出力装置の冗長化構成を変え、また冗長化の小さい入出力装置の信号は冗長化を大とした入出力装置を経由して入出力する構成としたことを特徴とする多重化制御システム。
【請求項５】
請求項１に記載の多重化制御システムにおいて、プロセス信号を入出力するプロセス入出力装置をプロセス信号毎に設ける多重化制御システムであって、重要度「大」のプロセス信号のプロセス入出力装置を３重化して設けると共に３重化した各プロセス入出力装置対応に演算処理機能を持ったプロセスコントローラを設け、重要度「中」のプロセス信号のプロセス入出力装置を２重化して設け、重要度「小」のプロセス信号のプロセス入出力装置を１重化して設けると共に、２重化した入出力装置と１重化した入出力装置の夫々のプロセス信号の出力を前記プロセスコントローラのいずれかで処理する構成としたことを特徴とする多重化制御システム。
【請求項６】
請求項５に記載の多重化制御システムにおいて、３重化した前記プロセスコントローラの１台をマスタ権を持った装置とし、該マスタ権を持った装置が２重化したプロセス入出力装置と１重化したプロセス入出力装置の出力制御を行う構成としたことを特徴とする多重化制御システム。
【請求項７】
請求項１に記載の多重化制御システムにおいて、プロセス信号を入出力するプロセス入出力装置をプロセス信号毎に設ける制御システムの多重化方法において、プロセス信号を入出力する入出力装置の冗長化構成を、プロセス信号の重要度に応じて、３重化構成、２重化構成、１重化構成のいずれかとすることを特徴とする制御システムの多重化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発電プラントや化学プラント等の各種プラントのプロセスを、プロセス入出力装置を介して複数台のマイコンなどのディジタル制御装置で制御する多重化制御システム及びその多重化方法に関する。
【背景技術】
【０００２】
原子力発電プラントの再循環ポンプ制御や、火力発電プラントのガスタービン制御、及び蒸気タービン制御、或いは化学プラント等の各種プラントの制御は、安定に運転することが社会的にも要望されており、プラント制御の信頼性と安全性を高めるため特に重要度の高い保護機能は、ハードワイヤード回路にて構成されている。しかし、コスト低減の動きにより、ハードワイヤード回路は近年ではソフトウェア化が図られているが、信頼性や安全性を維持するために、３重系にて構成されるようになっている。
【０００３】
従来の３重系制御システムでは、冗長化構成である３台のマイコンの各々にプロセス入出力装置を独立に接続し、この外側で出力信号を選択する構成としている。そして、外部回路を簡略化するために、例えば、特許文献１に記載されているように、出力信号を３つの信号の和とする方式も提案されている。
【０００４】
また、多重化された制御システムにおけるプロセス量の入出力及び監視は、監視専用のマイコン及び入出力ハードインターフェイス装置を別に設けて入出力及び監視している。この場合、制御用のマイコンとは別に、入出力及び監視専用の入出力ハードインターフェイス装置にて入出力を行い伝送にて全ての制御用マイコンへ情報を送信して情報の統一化を図っている。
【０００５】
更に、特許文献２に記載のように、処理装置とプロセス入出力装置の間を３重化されたラインで接続し、そのうちのどれと接続しどのラインのデータを採用するかを決定する回路を、プロセス入出力装置内に組み込むことにより、３重化されたプロセス入出力装置とは別に、共用のプロセス入出力装置を置くことを可能にし、コスト低減を図っている。
【０００６】
【特許文献１】特開平５−２４１６０６号公報
【特許文献２】特開平８−１０６３０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
冗長化構成である３台の演算装置の各々にプロセス入出力装置を独立に接続する構成である上記従来の技術では、入力信号では入力センサが１つしかなくても、３台のプロセス入力装置に入力するために信号の増幅器等が必要となり、また、３台のプロセス出力装置から出力される出力信号は、この外側でプラントへの出力信号を１つ選択する回路を必要とし、コスト上と小型化のために問題点がある。そして、プロセス制御装置に入出力する全ての信号をこの方式でプロセス入出力装置に接続すると、これらの回路が膨大になるために、故障率が上がると共に、部品点数が増加しメンテナンス上からも好ましくない。なお、特開平５−２４１６０６号公報に記載された装置では、ハードウェア量が削減できるが、程度問題であり事実上の効果が非常に少ない。
【０００８】
また、多重化された制御システムにおけるプロセス量の入出力及び監視を監視専用のマイコン及び入出力ハードインターフェイス装置を別に設けている上記従来の技術では、伝送時間を要するために応答時間が大になり、多くの制御時間を要しするという問題点がある。
【０００９】
更に、特開平０８−１０６３０１号公報記載の技術では、演算装置とプロセス入出力装置の間を３重化されたラインで接続するとともに、接続切替のための回路を個々のプロセス入出力装置内に持つため、一般のプロセス入出力装置に比べ、回路が複雑となり、ハードワイヤード回路を用いた場合の信頼性を維持するために、大幅なコストアップが余儀なくされるという問題がある。
【００１０】
本発明は上記点に対処して成されたもので、第１番目の発明の目的とするところは、応答特性が速く信頼性の高い多重化制御システムを提供することにある。
【００１１】
また、第２番目の発明の目的とするところは、低コストで信頼性の高い小型の多重化制御システムとその多重化方法を提供することにある。
【課題を解決するための手段】
【００１２】
第１番目の発明の目的を達成するため本発明では、プロセスの同一の状態量を検出する多重化数の複数個のセンサで検出した複数個のプロセス信号を複数台のディジタル制御装置にそれぞれ分配する共通のプロセス入出力装置を設けるようにする。
【００１３】
具体的には、マイコンの台数によらず１台の入出力ハードインターフェース装置にマイコンと同数のインターフェースボードを用いることで入出力ハードインターフェース装置を共有化し、伝送を用いずにパラレルに入出力を行い制御時間を大幅に短縮する。
このように構成することにより、複数台のディジタル制御装置にプロセス信号を伝送する時間を必要としないので、応答特性が速く信頼性の高い多重化制御を行うことが可能となる。
【００１４】
第２番目の発明の目的を達成するために本発明では、プロセス信号の種類に応じて当該プロセス信号を入出力するプロセス入出力装置の冗長化構成を変え、また冗長化の小さい入出力装置の信号は冗長化を大とした入出力装置を経由して入出力するよう構成する。
【００１５】
また、プラントとの間でプロセス信号を入出力するプロセス入出力装置をプロセス信号毎に設け、重要度「大」のプロセス信号のプロセス入出力装置を３重化して設けると共に３重化した各入出力装置対応に演算処理機能を持ったプロセスコントローラを設け、重要度「中」のプロセス信号のプロセス入出力装置を２重化して設け、重要度「小」のプロセス信号のプロセス入出力装置を１重化して設けると共に、２重化した入出力装置と１重化した入出力装置の夫々のプロセス信号の出力を前記プロセスコントローラのいずれかで処理する構成とする。
【００１６】
また、３重化した前記プロセスコントローラの１台をマスタ権を持った装置とし、該マスタ権を持った装置が２重化した入出力装置と１重化した入出力装置の出力制御を行う構成とする。
【００１７】
更に、プラントとの間でプロセス信号を入出力するプロセス入出力装置をプロセス信号毎に設け、プロセス信号を入出力する入出力装置の冗長化構成を、プロセス信号の重要度に応じて、３重化構成、２重化構成、１重化構成のいずれかとすることで、達成される。
【００１８】
すなわち、プラント制御装置を構成装置を全て３重化するのではなく、プロセス信号の重要度の高いものだけを３重化し、その他の装置は２重化あるいは１重化することで、ハードウェア量を削減することが可能となり、信頼性を損ねることなく、装置の小型化、低コスト化を図ることが可能となる。
【００１９】
また、マスタ権を持つプロセスコントローラに全ての装置をサポートさせる構成とすることで、更にコストの低減を図ることが可能となる。
【発明の効果】
【００２０】
以上の様に、プロセス入出力装置の小型化とプロセス入出力装置の外部での信号の増幅回路、選択回路等の合理化が可能となり、物量を削減できるために、装置の小型化、簡素化による保守性の向上とコスト、維持費用の削減がはかれる。
【００２１】
また、演算装置と複数のプロセス入出力装置を直列に接続できるようにして、その中でプロセス入出力装置の冗長構成をはかることが可能となり、プロセス入出力装置と演算装置間の接続の簡略化が可能となり、さらに、１台の演算装置と同一の冗長度のプロセス制御装置毎に複数のプロセス入出力装置を直列に接続するようにしたことによって、プロセス入出力装置と演算装置間の接続に故障が生じても他のもっと冗長度が高い重要な信号の入出力に影響を与えることがなくなる。
【００２２】
更に、冗長度の違う入出力装置に対するアクセス権の判定回路をソフトウェア回路としたので、ハードウェア回路の単純化を図ることが可能となり、信頼性の向上及び、コストの削減が図れる。
【発明を実施するための最良の形態】
【００２３】
図１〜１０に示す実施例に基づき具体的に説明する。
【実施例１】
【００２４】
以下、第１番目の発明に関する実施の形態を説明する。
【００２５】
図１、図２に本発明の一実施例に関る多重化制御システム（マイコン３重化）の構成を示す。
【００２６】
図１に示した多重化制御システムは、３個のマイコン（１Ａ〜１Ｃ）と、この３個のマイコンに対して共通して設けられた入出力ハードインターフェース２から構成され、入出力ハードインターフェース２は３個のセンサー（４Ａ〜４Ｃ）からのプロセス信号を入力し、インターフェースボード（３Ａ〜３Ｃ）を介してマイコン（１Ａ〜１Ｃ）にプロセス信号を分配する。
【００２７】
図２は、図１で示した多重化制御システムの詳細構成を示し、１Ａ、１Ｂ、１Ｃはマイコン、５Ａ、５Ｂ、５Ｃは判断部、６Ａ、６Ｂ、６Ｃはメモリ、７Ａ、７Ｂ、７Ｃは信号変換部、１０１は入力処理部、１０２は出力処理部であり、以下のような動作を行う。
【００２８】
１）データ出力
図３、４に示すようにマイコン１Ａ（マスタ）は、接続されたインターフェースボードをマスタインターフェースボードに設定（インターフェースボードへの出力許可指令）するために判断部５Ａへマスタ信号を出力する。判断部５Ａはマスタであることを認識すると、信号変換部７Ａのデータ出力許可信号を出力する。
【００２９】
マイコン１Ａ（マスタ）は信号変換部７Ａ経由で出力処理部１０２へ書き込みを行い、出力処理部１０２は外部へデータ出力を行う。これに対して、マイコン１Ｂ、１Ｃ（スレーブ）は、接続されたインターフェースボードをスレーブインターフェースボードに設定（インターフェースボードへの出力禁止指令）するために判断部５Ｂ、５Ｃへスレーブ信号を出力する。判断部５Ｂ、５Ｃはスレーブであることを認識すると、信号変換部７Ｂ，７Ｃのデータ出力禁止信号を出力する。
【００３０】
マイコン１Ｂ、１Ｃ（スレーブ）は信号変換部７Ｂ，７Ｃへ書き込みを行うが、信号変換部７Ｂ，７Ｃは出力禁止のため出力は行わずマイコン１Ｂ、１Ｃ（スレーブ）への応答のみを行う。
【００３１】
データ出力の処理は図８のステップＳ１〜Ｓ３で行われる。すなわち、各マイコン（１Ａ〜１Ｃ）の演算部から各信号変換部へ出力データを入力し、他のマイコンからのマスタ／スレーブ信号を判断部へ入力する（Ｓ１）。次に、各マイコン（１Ａ〜１Ｃ）はマスタかどうか認識し（Ｓ２）、マスタであれば信号変換部から出力データを出力処理部へ入力し、出力処理部から外部へ出力する（Ｓ３）。
【００３２】
２）入力データ
図５、６に示すように入力処理部１０１はそれぞれのインターフェースボード３Ａ，３Ｂ，３Ｃへデータを入力する。そこでマイコン１Ａ（マスタ）は、接続されたインターフェースボードをマスタインターフェースボードに設定（インターフェースボードへの入力許可指令）するために判断部５Ａへマスタ信号を出力する。
【００３３】
判断部５Ａはマスタであることを認識すると、信号変換部７Ａのデータ入力許可信号を出力する。よってマイコン１Ａ（マスタ）は信号変換部７Ａ経由で入力処理部１０１から入力を行う。
【００３４】
これに対して、マイコン１Ｂ、１Ｃ（スレーブ）は、接続されたインターフェースボードをスレーブインターフェースボードに設定（インターフェースボードへの入力禁止指令）するために判断部５Ｂ、５Ｃへスレーブ信号を出力する。判断部５Ｂ、５Ｃはスレーブであることを認識すると、信号変換部７Ｂ、７Ｃへのデータ入力禁止信号を出力するため、データはメモリ６Ｂ、６Ｃへ書き込まれ、マイコン１Ｂ、１Ｃ（スレーブ）はメモリ６Ｂ、６Ｃから入力を行う。よってマイコン１Ｂ、１Ｃ（スレーブ）はマイコン１Ａ（マスタ）と同じデータを入力することが出来る。
【００３５】
データ入力の処理は図９のステップＳ５〜Ｓ８で行われる。即ち、各マイコン（１Ａ〜１Ｃ）は入力データを入力処理部へ入力し、さらに信号変換部へ出力し、他のマイコンからのマスタ／スレーブ信号を判断部へ入力する（Ｓ５）。次に、各マイコン（１Ａ〜１Ｃ）はマスタかどうか認識し（Ｓ６）、マスタであれば信号変換部から入力データをマイコンの演算部へ入力する（Ｓ７）。マスタでなければ信号変換部から入力データを入出力ハードインターフェースのメモリへ入力し、メモリからマイコンの演算部へ入力する（Ｓ８）。
【００３６】
３）マスタ／スレーブ切替
多重化制御装置のマイコン１Ａ、１Ｂ、１Ｃは、インターフェースボードの優先選択機能を有している。インターフェースボードの優先選択の切替は図７（ａ）のように予め優先順位を定めておき、マスタ／スレーブの切替をおこなう。インターフェイスボードは自分のマイコン及び他のインターフェースボードの状態（正常／異常及びマスタ／スレーブ）を常に監視している。
【００３７】
マスタ故障時には正常な他系の中で優先順位の高いマイコンをマスタに切替え、スレーブ故障時及び復旧時にはマスタ切替は行わない。更に自分のマイコンが故障した場合には機能を停止する。例えば、図７に示すように３重系で制御していて、Ａ系が故障した場合はマスタをＢ系へ切替え、その後Ａ系を復旧させてもマスタは切替わらない。更にＢ系が故障すると、正常な他系の中の優先順位が高いＡ系がマスタに選択される。そこで、Ａ系が故障すると唯一の正常なＣ系がマスタに選択される。このマスタ／スレーブ切替選択機能を用いることにより、入出力制御を行う。
【００３８】
マスタ／スレーブ切替処理は図１０のステップＳ１０〜Ｓ１９で行われる。即ち、自系マイコンは他のマイコンとマスタ／スレーブ信号を入出力する（Ｓ１０）。次に、自系マイコンが正常か判断する（Ｓ１１）。正常でない場合は、自系の信号変換部を停止する（Ｓ１３）。
【００３９】
正常である場合は、自系がマスタかどうか判断し（Ｓ１４）、マスタであれば、マイコンの判断部から信号変換部へデータの入出力許可信号を入力する（Ｓ１５）。マスタでなければ、マスタから信号がきたかどうか判断し（Ｓ１６）、信号がきていれば、マイコンの判断部から信号変換部へデータの入出力禁止信号を入力する（Ｓ１７）。信号がきていなければ、自系が正常なマイコンの中で優先順位が一番高いかどうか判断し（Ｓ１８）、一番高い場合は、自系をマスタに選択する（Ｓ１９）。一番高くない場合は、マイコンの判断部から信号変換部へデータの入出力禁止信号を入力する（Ｓ１７）。
【００４０】
４）故障時の対応
マイコン及びインターフェースボードが故障しても、故障した系のみ取り外すことが出来るため、装置を停止することなく復旧することが出来る。
【実施例２】
【００４１】
次に、第２番目の発明に関する実施の形態を説明する。
【００４２】
図１１は、その実施の形態であるプラント制御装置のシステム構成図である。この実施の形態では、３重化されたプロセス入出力装置（ＰＩ／Ｏ）１３、２３、３３の各々と３重系を構成する３台の演算処理能力を持つディジタル制御装置１１、２１、３１（ＣＰＵ：プロセスコントローラともいう。）の各々とが夫々ＣＰＵユニットとして一体化され、２重系５１、６１と１重系４１の夫々のプロセス入出力装置は、３重系を構成する３台のプロセスコントローラ１１、２１、３１の各々と接続される構成を特徴とする。 一方、３重化されたＣＰＵ１１、２１、３１の各々は、ネットワーク接続用ボードＮＣＰ１２、２２、３２、によりネットワーク１へ接続されている。
【００４３】
３重化されたプロセスコントローラ１１、２１、３１の各々には、プラント機器７１〜７６に設けられた各種センサや操作端が接続されており、プラントの重要な運転情報例えばタービン回転数やガスタービン排気温度等の測定値信号を取り込む。これらの信号は、プラント運転上非常に重要な信号で、この為、プラント機器も（７１、７３、７５）、（７２、７４、７６）と３重化されている。
【００４４】
更に、ＣＰＵ１１とＰＩ／Ｏ１３とプロセス機器７１、７２とが１対１に接続され、ＣＰＵ２１とＰＩ／Ｏ２３とプロセス機器７３、７４とが１対１に接続され、ＣＰＵ３１とＰＩ／Ｏ３３とプロセス機器７５、７６とが１対１に接続されている。
【００４５】
プラントからの入力信号は、夫々のＰＩ／Ｏを経由して独立にプロセスコントローラへ取り込まれ、また出力信号も同様に夫々のＰＩ／Ｏを経由して独立に出力される。これにより、信号の信頼性が向上される。
【００４６】
プラント機器７７、７８は、監視用信号やランプ指示系への出力信号を扱っている。これらの機器７７、７８と接続するＰＩ／Ｏ４１は１重系のＰＩ／Ｏであり、３重化されたプロセスコントローラ１１、２１、３１とは、ＣＰＵユニット側に実装されたＩＦボード１５、２５、３５と、ＰＩ／Ｏユニット側に実装されたＵＩＦボード４２、４３、４４との間がケーブル８１、８２、８３で結ばれることにより接続される。
【００４７】
プラント機器７７からの入力信号は、１重系のプロセス入出力装置（ＰＩ／Ｏ）４１を経由して、各プロセスコントローラ１１、２１、３１へ取り込まれ、プラント機器７８への出力信号としては、３重系（Ａ系、Ｂ系、Ｃ系）の中でマスタ権を持つプロセスコントローラの出力データが優先して出力される。詳細については図１５で説明する。
【００４８】
プラント機器７９は、プロセス入出力装置の故障交換作業時等にも継続して入力が必要な、プラントやプラント機器の制御運転上で重要な監視信号や、誤動作が許されない制御操作出力信号を扱っている。これらの機器７９には２重系のプロセス入出力装置（ＰＩ／Ｏ）５１、６１が接続される。この２重系のＰＩ／Ｏ５１、６１は、３重化されたプロセスコントローラ１１、２１、３１と、ＣＰＵユニット側に実装されたＩＦボード１４、２４、３４およびＰＩ／Ｏユニット側に実装されたＵＩＦボード５２、５３、５４、６２、６３、６４の間を結ぶケーブル８４、８５、８６、８７、８８、８９により接続される。
【００４９】
プラント機器７９からの入力信号は、ＰＩ／Ｏ５１、６１を経由して夫々のプロセスコントローラ１１、２１、３１に取り込まれる。プラント機器７９への出力信号としては、ＰＩ／Ｏ５１、６１よりマスタ権を持つプロセスコントローラの出力データが優先して出力される（詳細は図１５で説明する。）。このとき、機器７９の外側に切替スイッチ９０を置き、ＰＩ／Ｏ５１、６１のうちどちらか一方の信号をプラント機器７９へ出力する。
【実施例３】
【００５０】
図１２は、他の実施の形態に係るプラント制御システム構成図である。この実施の形態に係るシステム構成では、３重化されたプロセス入出力装置１３、２３、３３と３重系を構成する３台のプロセスコントローラ１１、２１、３１とが１対１に接続され、２重（５１、６１），１重（４１）のプロセス入出力装置５１、６１、４１と３重系を構成する３台のプロセスコントローラ１１、２１、３１とは、夫々を直列に接続して構成される。３重化されたプロセスコントローラ及びプロセス入出力装置その他のＩＦのユニット構成は図１１で示した実施の形態と同じであるため説明を省略する。
【００５１】
プラント機器７９に接続される２重系の一方のＰＩ／０５１と３重化されたプロセスコントローラ１３、２３、３３とは、ＣＰＵユニット側に実装されたＩＦボード１５、２５、３５およびＰＩ／Ｏユニット側に実装されたＵＩＦボード５２、５３、５４の間を結ぶケーブル８１、８２、８３により接続され、他方のＰＩ／Ｏ６１は、そのＵＩＦボード６２、６３、６４がケーブル９４、９５、９６を介して一方側のＰＩ／Ｏ５１のＵＩＦボード５２、５３、５４に接続される。ＰＩ／Ｏ６１は、ＰＩ／Ｏ５１の各ＵＩＦボードを介して３重化されたＣＰＵユニット側につながる。
【００５２】
プラント機器７９からの入力信号は、ＰＩ／Ｏ５１、６１を経由して各プロセスコントローラ１１、２１、３１に取り込まれ、出力信号としては、マスタ権を持つプロセスコントローラの出力データが優先してＰＩ／Ｏ５１、６１を通して機器７９に出力される。この場合も、切替スイッチ９０により、ＰＩ／Ｏ５１、６１のうちどちらか一方の信号がプラント機器７９へ出力される。
【００５３】
１重化されたプラント機器７７、７８には、ＰＩ／０４１が設けられており、ＵＩＦボード４２、４３、４４がケーブル９１、９２、９３を介してＰＩ／０６１のＵＩＦボード６２、６３、６４に接続される。即ち、ＰＩ／０４１は、直列に介挿されたＰＩ／０６１及びＰＩ／０５１の各ＵＩＦボードを介して３重化されたＣＰＵユニット側につながる。プラントからの入力信号はＰＩ／０４１を経由して各プロセスコントローラへ取り込まれ、出力信号は、マスタ権を持つプロセスコントローラの出力データが優先して出力されるのは図１１で示した実施の形態と同様である。
【００５４】
この実施の形態では、各ＰＩ／Ｏ４１、５１、６１を直列に接続して３重系の各プロセスコントローラに接続する構成をとっているため、３台のＣＰＵユニット側の各々には１枚のＩＦボードを実装するだけで済み（図１１では各ＣＰＵユニット側には夫々２枚のＩＦボードが実装されている。）、ハードウェア量が小さくなるという利点がある。
【実施例４】
【００５５】
図１３は、更に他の実施の形態に係るプラント制御システム構成図である。この実施の形態では、３重系のＣＰＵユニットの夫々が、ＣＰＵ１１（２１、３１）と、ネットワーク接続用ボードＮＣＰ１２（２２、３２）と、ＩＦボード１５（２５、３５）で構成され、ＰＩ／ＯはこのＣＰＵユニットに設けられていない。３重系のプロセス入出力装置を構成するＰＩ／Ｏ１００、１１０、１２０は、夫々、３つのＵＩＦボード（１０１、１０２、１０３）（１１１、１１２、１１３）（１２１、１２２、１２３）を備えている。プラント機器７１、７２はＡ系用のＰＩ／Ｏ１００に接続され、プラント機器７３、７４はＢ系用のＰＩ／Ｏ１１０に接続され、プラント機器７５、７６はＣ系用のＰＩ／Ｏ１２０に接続される。
【００５６】
そして、ＰＩ／Ｏ１２０のＵＩＦ１２１と、ＰＩ／Ｏ１１０のＵＩＦ１１１と、ＰＩ／Ｏ１００のＵＩＦ１０１と、ＣＰＵ１１のユニットのＩＦ１５とが夫々ケーブル１３３、１３０、８１で直列に接続され、ＰＩ／Ｏ１２０のＵＩＦ１２２と、ＰＩ／Ｏ１１０のＵＩＦ１１２と、ＰＩ／Ｏ１００のＵＩＦ１０２と、ＣＰＵ２１のユニットのＩＦ２５とが夫々ケーブル１３４、１３１、８２で直列に接続され、ＰＩ／Ｏ１２０のＵＩＦ１２３と、ＰＩ／Ｏ１１０のＵＩＦ１１３と、ＰＩ／Ｏ１００のＵＩＦ１０３と、ＣＰＵ３１のユニットのＩＦ３５とが夫々ケーブル１３５、１３２、８３で直列に接続されている。
【００５７】
プラント機器７１〜７６からの入力信号は、夫々のＰＩ／Ｏを経由して独立に各系のプロセスコントローラ１１、２１、３１に取り込まれ、また出力信号も同様に夫々のＰＩ／Ｏを経由して独立に出力される。これにより、信号の信頼性が向上する。
【００５８】
プラント機器７７、７８は、１重系のＰＩ／Ｏ４１に接続される。また、プラント機器７９は２重系のＰＩ／Ｏ５１、６１に接続され、各ＰＩ／ＯユニットのＵＩＦボードが図１２で示した実施の形態と同様に直列に接続され、更に、本実施形態では、ＰＩ／Ｏ５１の各ＵＩＦボード５２、５３、５４が、ＰＩ／Ｏ１２０のＵＩＦボード１２１、１２２、１２３に、ケーブル１３６、１３７、１３８によって接続される。
【００５９】
即ち、本実施の形態では、３重化されたＰＩ／Ｏ１００、１１０、１２０と１重化されたＰＩ／Ｏ４１と２重化されたＰＩ／Ｏ５１、６１が全て直列に接続され、３重化されたプロセスコントローラ１１、２１、３１の各々に接続される。
【００６０】
この実施の形態でも、プラント機器７７からの入力信号は、ＰＩ／Ｏ４１を経由して各プロセスコントローラへ取り込まれ、機器７８への出力信号としては、マスタ権を持つプロセスコントローラの出力データが優先して出力される。また、プラント機器７９からの入力信号は、ＰＩ／Ｏ５１、６１を経由すると共にＰＩ／Ｏ、１２０、１１０、１００の各ＵＩＦボードを経由して各プロセスコントローラに取り込まれ、機器７９への出力信号としては、切換スイッチ９０により選択されたＰＩ／Ｏ５１、６１の一方から、マスタ権を持つプロセスコントローラの出力データが優先して出力される。
【００６１】
図１４は、上述したシステム構成における３重系プロセスコントローラ間の出力データのデータ合わせ方法を説明する図である。３重系のプロセスコントローラ１１、２１、３１は、夫々ネットワーク接続用ボード（ＮＣＰ）１２、２２、３２によりネットワーク１に接続されている。そして、各プロセスコントローラ１１、２１、３１内には、ソフトロジック２０１が組み込まれている。この図４に示すソフトロジック２０１は、例としてＡ系のプロセスコントローラ１１に組み込まれているソフトロジックであるが、Ｂ系、Ｃ系とも中身は同じである。
【００６２】
ソフトロジック２０１において、ＰＩ演算器２０２の演算結果（この例では、弁の開度）は、ネットワーク１を経由してＢ系およびＣ系へ送られる（２０３の記号で表す）。同様に、Ｂ系とＣ系の各演算結果も、ネットワーク１経由で送られ、Ａ系はそれを受信する（２０６、２０７）。平均値演算手段２０４は、Ａ系、Ｂ系、Ｃ系の各開度を入力として、その平均値を計算し、これを自系配下のＰＩ／Ｏへ開度指令２０８として出力する。尚、この例では、平均値演算を行ったが、他の論理演算処理、例えば多数決論理または中央値論理で指令２０８を生成することでもよい。これにより、誤動作や誤不動作を起こさない出力信号を得ることができる。
【００６３】
図１５は、図１１、図１２で示した１重化ＰＩ／Ｏ４１ユニットと３重化ＣＰＵユニットとの接続構成の詳細を示す図である。３重化されたＣＰＵユニットは、同一構成であり、プロセスコントローラ１１（２１、３１）は、バス１６（２６、３６）により、ＮＣＰ１２（２２、３２）とＰＩ／Ｏ１３（２３、３３）とＩＦボード１５（２５、３５）とに接続されている。
【００６４】
３重化されたプロセスコントローラ１１、２１、３１間で共有するプロセス入出力装置４１は、バス４５により、ＵＩＦ４２、４３、４４と接続され、ＵＩＦ４２、４３、４４と、ＩＦボード１５、２５、３５とがケーブル８１、８２、８３で接続されている。
【００６５】
バス１６、２６、３６とバス４５は同一の仕様であり、よってＰＩ／Ｏ１３、２３、３３とＰＩ／Ｏ４１は同一の仕様となる。これは２重化されたＰＩ／Ｏユニットでも同様であり、本実施形態によれば、ＰＩ／Ｏ（プロセス入出力装置）の仕様を一般化でき、よりコスト低減に寄与できる。また、各々のＵＩＦ間は、バス４６にても接続される。バス４６は、ＵＩＦ間の情報の受け渡しに使用する。
【００６６】
図１６は、データ入力方法と相互監視方法を説明する図である。図１５で説明したように、各ＰＩ／Ｏ（プロセス入出力装置）の仕様を統一するために、３重化されたプロセスコントローラで共用するＰＩ／Ｏへのデータ入出力処理を、各々のプロセスコントローラ及び共用されたプロセス入出力装置のユニットに実装されているＵＩＦにて行う。
【００６７】
３重化されたプロセスコントローラ１１、２１、３１のうち、共用されたプロセス入出力装置へデータを出力するコントローラのことを、マスタ権を持つコントローラと呼ぶ。この図６の例では、ＣＰＵ１１をマスタ権を持つコントローラとする。
【００６８】
ＣＰＵ１１は、ＵＩＦ４２へマスタ設定を行う。この時、図１５に示すバス４６を通して、ＵＩＦ４３、４４へＣＰＵ１１がマスタであることが伝えられる。マスタ権を持つコントローラＣＰＵ１１は、ＩＦ１５とＵＩＦ４２経由でＰＩ／Ｏ４１からのデータ入力を取り込む。この時、ＵＩＦ４２からＵＩＦ４３、４４へデータ入力値がコピーされる。マスタ権を持たないコントローラＣＰＵ２１、３１は、これらのコピーされたデータをＵＩＦ４３、４４から読み込む。
【００６９】
出力データは、マスタ権を持つコントローラＣＰＵ１１のみが出力する。通常のデータ入出力の他に、マスタ権を持つコントローラＣＰＵ１１は、自分に接続されたＵＩＦ４２内の或るエリア３１０に、手順３０５によって生存コードを書き込む。
【００７０】
また、ＣＰＵ１１は、自分で書き込んだ生存コードを読み返し、自分の書き込んだものと合っているかを手順３０６により確認する。手順３０５で書き込まれた生存コードは、マスタ権を持たないコントローラＣＰＵ２１、３１に接続しているＵＩＦ４３、４４上のエリア３１１、３１２にコピーされ、ＣＰＵ２１、３１は夫々この生存コードを読み、ＣＰＵ１１及びＵＩＦ４２、４３又は４２、４４の健全性を手順３０７、３０８で確認する。
【００７１】
これとは別に、ＣＰＵ１１、２１、３１間では、ネットワーク１を経由したデータのトラッキングを使っており、各々のコントローラはこのデータトラッキングがうまくいったかも手順３０１、３０２で監視している。なお、図１４においても、このデータトラッキングを行っている。
【００７２】
図１７は、ＰＩ／Ｏ入出力点一覧表（テーブル）の一例を示す図である。列５０１は、入出力点の一貫番号、列５０２は入出力点の信号名称、列５０３は夫々の信号の重要度に応じた入出力装置の冗長度、列５０４は信号の区分、列５０５、５０６、５０７は該当信号の入出力を行うＰＩ／Ｏの実装位置を示している。
【００７３】
一貫番号１の信号は、ガスタービン回転数の入力値である。この信号は重要な信号であるため、入出力装置は３重系とし、列５０３に「３」と設定する。ＰＩ／Ｏの実装位置は、３重系コントローラ夫々のユニット１のスロット５と設定する。このように設定すると、各々のプロセスコントローラは、自分のユニット１のスロット５に実装されているＰＩ／Ｏより、ガスタービン回転数を取り込む。
【００７４】
一貫番号３の信号は、コントローラのメモリバックアップ用バッテリの異常を示す信号で、重要度は低いため入出力装置の冗長度は１重とする。よって列５０３には「１」と設定する。ＰＩ／Ｏの実装位置は、ユニット２のスロット１と設定する。本信号は、図１８、１９で説明する手順で、マスタ権を持ったコントローラを主導に入力される。
【００７５】
一貫番号４の信号は、排気ファンの全閉状態の信号で、入出力装置の冗長度は２重とする。よって列５０３には「２」と設定する。ＰＩ／Ｏの実装位置は、ユニット３のスロット５と、ユニット４のスロット５と設定する。このように設定すると、マスタ権を持ったコントローラを主導に、通常は、ユニット３のスロット５より入力され、このカードの異常があった場合には、ユニット４のスロット５のカードより入力される。
【００７６】
このように入出力点一覧表にて、信号毎に冗長化構成及び実装構成を設定するだけで、簡単にそして確実に入出力装置の冗長化構成を決定できる。
【００７７】
図１８は、システム起動時のＰＩ／Ｏイニシャル処理手順を示すフローチャートである。システム起動時には、夫々のＰＩ／Ｏのイニシャル処理を行う必要がある。本実施の形態では、信号毎の重要度に応じて入出力装置の冗長度が違うため、上記イニシャル処理を行うプロセスコントローラも信号毎に変える必要があり、図１８に示すフローチャートに従ってイニシャル処理を行う。
【００７８】
そこで先ず、ステップ４１０で、当該ＰＩ／Ｏが独立か否かを判定する。当該ＰＩ／Ｏが３重系のＰＩ／Ｏの場合（ＹＥＳ）には、ステップ４１１に進み、各々のプロセスコントローラが自身配下のＰＩ／Ｏに対しイニシャル処理を行う。プロセス信号が２重化または１重化されたプロセス入出力装置にて入出力される場合、即ち、当該ＰＩ／Ｏが独立したＰＩ／Ｏでない場合には、このステップ４１０の判定結果はＮＯとなり、次のステップ４０１に進む。
【００７９】
このステップ４０１以下の手順は、２重化と１重化のＰＩ／Ｏに対するイニシャル処理であり、各ＰＩ／Ｏは、次の様な手順に従い、マスタ権を持ったプロセスコントローラがイニシャル処理するようになっている。
【００８０】
このステップ４０１で、３重系夫々のプロセスコントローラは、自身が起動すると、他系が既にマスタ権を取っているか否かを判定する。もし、他系がマスタ権を取っていたらステップ４０１の判定結果はＹＥＳとなり、マスタ権を取ることなく起動完了する。
【００８１】
起動時にマスタ権を持ったコントローラがいない場合（ステップ４０１の判定結果がＮＯ）、次のステップ４０２で自系がＡ系かＢ系かＣ系かを判定し、自分がＡ系ならばステップ４０６に飛んで自系をマスタとして起動すると共に当該ＰＩ／Ｏのイニシャル処理を行う。
【００８２】
ステップ４０２の判定で自系がＢ系の時はステップ４０３に進んで３周期、自系がＣ系の時はステップ４０４に進んで６周期そのまま待機し、次のステップ４０５に進む。ステップ４０５では、次にまたマスタ権を取っているものがいるか否かを確認する。もし、誰かがマスタ権を取っていれは（ＹＥＳ）、マスタ権を取ることなく起動完了する。
【００８３】
誰もマスタ権を取っていなければ（ステップ４０５の判定結果がＮＯ）、ステップ４０６に進み、自系をマスタとして起動すると共に当該ＰＩ／Ｏのイニシャル処理を行う。すなわち、最初に立ち上がった系がマスタ権を取り、同時に起動がかかった時は、Ａ系優先でマスタ権を取るようにし、競合などが起こるのを防いでいる。
【００８４】
図１９は、ＰＩ／Ｏの入出力手順を示すフローチャートである。ＰＩ／Ｏの入出力処理は、まず最初に、図１７で説明したＰＩ／Ｏの冗長化構成設定テーブル（入出力点一覧表）中の冗長化構成を見て、当該カード（ＰＩ／Ｏ）の冗長化構成を調べる（ステップ４３０）。
当該カードが３重系の場合、ステップ４３２に進み、当該カードに対し入出力処理を行い、終了する。
【００８５】
ステップ４３０での判定結果により当該カードが２重系であった場合、次のステップ４３３に進み、自系がマスタ権を持っているかどうかを判定する。マスタ権を持っていない場合には（判定結果がＮ）、当該カードへのアクセス権が無いため何も処理をせず、次のカードの入出力処理へ進む。
【００８６】
ステップ４３３でマスタ権を持っていると判定（Ｙ）された場合には、次のステップ４３４に進み、当該カードが入力カードであるか否かを判定する。当該カードが出力カードの時には判定結果がＮとなり、次のステップ４３６に進み、２重系ＰＩ／ＯのＡ／Ｂ両系にデータを出力する。当該カードが入力カードの時にはステップ４３４の判定結果がＹとなり、次のステップ４３５に進み、Ａ系ＰＩ／Ｏが正常かどうかをチェックする。Ａ系ＰＩ／Ｏが正常な場合（ステップ４３５の判定結果がＹ）、ステップ４３７に進み、Ａ系ＰＩ／Ｏより入力処理を行う。Ａ系ＰＩ／Ｏが異常な場合（ステップ４３５の判定結果がＮ）、ステップ４３８に進み、Ｂ系ＰＩ／Ｏより入力処理を行う。
【００８７】
ステップ４３０の判定の結果、当該カードがシングル系（１重系）の場合には、次に、自系がマスタ権を持っているかどうかを判断する（ステップ４３９）。マスタ権を持っていない場合には（判定結果がＮ）、当該カードへのアクセス権が無いため何も処理をせず、次のカードの入出力処理へ進む。マスタ権を持っている場合にはステップ４３９からステップ４４０に進み、当該カードに対し入出力処理を行い、次のカードの入出力処理へ進む。
【００８８】
以上のようにして、マスタ権を有するプロセスコントローラが、２重系、１重系のＰＩ／Ｏのデータ入出力を行う。
【００８９】
なお、上記の各実施形態において、プロセス入出力装置は、３重化、２重化、１重化とも共通の構造とし、３重系のプロセス入出力装置に対する入出力は各々のプロセスコントローラが行い、２重系、１重系のプロセス入出力装置に対する出力は、３重系のプロセスコントローラのうち、マスタ権を持つ１台のプロセスコントローラが行い、また入力は、該マスタ権を持つプロセスコントローラの入力タイミングで行い、他の２台に対しては、該入力値をコピーして取り込むことで、即ち、１台のコントローラで全ての構成をサポートする構成とすることで、コストの低減を図ることが可能となる。
【００９０】
また、２重、１重系のプロセス入出力装置で、出力する信号は３重化されたプロセスコントローラの演算処理装置間において、その各々の演算処理装置が演算した結果を多数決論理または中央値論理または平均値処置し、その結果を出力することにより、マスタ権を持つプロセスコントローラに異常が発生した時、もしくは、外部より手動により要求があった場合に、マスタ権を他のプロセスコントローラに切替えても、出力値が突然変化することが防止できる。
【００９１】
更にまた、２重、１重のプロセス入出力装置に対し、マスタ権を持つプロセスコントローラは、定周期で生存コードをプロセス入出力装置へ書き込み、該生存コードを読み返し、書き込んだ生存コードと比較することにより、入出力装置の健全性を確認することが可能となる。また、マスタ権を持たないプロセスコントローラは、該マスタ権を持つプロセスコントローラが書き込んだ生存コードをプロセス入出力装置から読み出すことで、該マスタ権を持つプロセスコントローラと、プロセス入出力装置の健全性を確認することができる。
【００９２】
また、マスタ権を持つプロセスコントローラは、生存コード監視に異常があった場合、他の系が正常であればマスタ権を放棄し、またマスタ権を持たないプロセスコントローラは、マスタ権を持つプロセスコントローラより渡されるプロセス入力のコピー機能または生存コード監視機能に異常があった場合に、自系を除外モードとし、マスタ権を取れないようにすることができる。
【００９３】
また、３重系のプロセスコントローラのうちマスタ権を取るように要求を受けたプロセスコントローラとは別の系が、マスタ権を持ったままの状態が続いた時に、該マスタ権を取るよう要求を受けたプロセスコントローラより、マスタ権を持ったままのプロセスコントローラのマスタ権を放棄させる機能を持たせることもできる。
【００９４】
更にまた、各々の入出力用カードに対しその冗長化構成を設定することにより、冗長化構成の違うユニットをシステム内に混在させたり、同一ユニット内に冗長化構成の違う入出力カードを混在させることも可能となる。
【００９５】
以上述べた実施形態によれば、入出力するプロセス信号をプロセス制御上の重要度に応じて３種類に分類し、もっとも重要な信号は３重化されたプロセス入出力装置で入出力し、次に重要な信号は２重化されたプロセス入出力装置で入出力し、それ以外の信号は１重化のプロセス入出力装置で入出力するように構成したので、全ての入出力装置を３重化するのに比べて、小型化と低コスト化を図ることができる。
【００９６】
この場合、最も重要な信号は、例えば火力発電プラントにおけるタービン回転数やガスタービンの排気温度、原子力発電プラントの再循環ポンプ回転数や流量などのプラントやプラント機器の保護、安全のために必要な監視入力信号とし、また誤動作、誤不動作を許されない操作、制御指令出力信号とし、次に重要な信号は、例えばプロセス入出力装置の故障交換作業時等にも継続して入力が必要な、プラントやプラント機器の制御、運転上で重要な監視信号や、誤動作が許されない制御、操作出力信号とし、その他の信号は、その入力が他の信号で代替できるような監視用信号であったり、日誌等への記録用信号であったり、ランプ、指示計への出力信号であったり、例えばプロセス入出力装置の故障交換作業時等に一時的に入出力が途切れても、プラントの運転継続に影響しない信号とすることで、プラント制御装置の信頼性を高く保ったまま、小型化と低コスト化を図ることができる。
【００９７】
冗長化構成を信号の重要度により変えるに際し、冗長化構成である３台の演算装置の各々にプロセス入出力装置を独立に接続する３重化されたプロセス入出力装置のほかに、２重化のプロセス入出力装置と１重化のプロセス入出力装置を３台の演算装置の全てに接続することで、１台の演算装置が全ての入出力装置を制御可能となり、更にコストの低減を図ることが可能となる。
【００９８】
また、プロセス入出力装置と演算装置間の接続の簡略化のために演算装置とプロセス入出力装置を接続する際に、演算装置と複数のプロセス入出力装置を直列に接続し、その中でプロセス入出力装置の冗長構成を図ることで、さらに小型化が図れる。この際、１台の演算装置と同一の冗長度のプロセス制御装置毎に複数のプロセス入出力装置を直列に接続するようにする構成も可能である。
【００９９】
３重化された入出力装置に対してのデータ入出力は、３重化され非同期に動作している演算装置の各々が行うが、２重化、１重化されたプロセス入出力装置を通してのデータ出力は、どれか一つが行う構成とすることで、３重化された演算装置のアクセス競合を回避可能となる。
【０１００】
信号の重要度に応じ入出力装置の冗長度を変えるには、アクセス権を代表演算装置に持たせるか、各々の演算装置に独立に持たせるかを、信号毎に区別する必要がある。信号の重要度に応じ入出力装置の冗長度を変え、アクセスする演算装置を決定するための回路は、非常に複雑になり、故障率アップの原因になるため、本回路を演算装置内で動作する標準ソフトウェアで組み、ハードウェア回路としては、異常等により複数の演算装置よりアクセスされた場合に一切の誤出力をしないための回路のみとするのが好ましい。
【０１０１】
また、信号毎の重要度は、設定する人間のみが分かっていることであり、ソフトウェアが自動で認識できるものではないため、入出力点一覧表（テーブル）にて各々の信号毎に冗長化設定とその入出力装置の割付け位置設定を行う構成にしたので、この冗長化設定を、信号毎に簡単にしかも正確に行えるようになり、誤設定を防ぐことが可能となる。
【産業上の利用可能性】
【０１０２】
第１番目の発明によれば、マイコン間の送受信を伝送ではなくバスを用いているため、従来の伝送による情報一致化に比べると、情報一致化速度の向上を図ることが出来かつ、入出力ハードインターフェース装置を共有化することで、１台の入出力ハードインターフェース装置にてプラントプロセス量の入出力及び監視をすることが出来、配線本数及びプロセス入出力装置の削減をすることが出来るため、システム規模が小さくなりかつ、保守範囲を縮減することが可能となり保守性も向上できる。
第２番目の発明によれば、プラントの運転継続に必要な信号の入出力は冗長化されたプロセス入出力装置への入出力を継続するので、プラント運転継続の信頼性が低下することなく、３重系プロセス入出力装置の物量を削減でき、プロセス入出力装置の小型化とコスト低減、および簡素化による保守性の向上と維持費用の低減が可能となる。
【図面の簡単な説明】
【０１０３】
【図１】第１番目の発明の実施の形態を示す構成図である。
【図２】第１番目の発明の実施の形態の要部の一例詳細構成図である。
【図３】第１番目の発明の動作説明図である。
【図４】第１番目の発明の動作説明図である。
【図５】第１番目の発明の動作説明図である。
【図６】第１番目の発明の動作説明図である。
【図７】第１番目の発明の動作説明図である。
【図８】第１番目の発明の動作を説明するためのフロー図である。
【図９】第１番目の発明の動作を説明するためのフロー図である。
【図１０】第１番目の発明の動作を説明するためのフロー図である。
【図１１】第２番目の発明の実施の形態に係るプラント制御システムの構成図である。
【図１２】第２番目の発明の他の実施の形態に係るプラント制御システムの構成図である。
【図１３】第２番目の発明の更に他の実施の形態に係るプラント制御システムの構成図である。
【図１４】３重系プロセスコントローラ間の出力データのデータ合わせ方法の説明図である。
【図１５】１重化ＰＩ／Ｏユニットと３重化ＣＰＵユニットとの接続構成の詳細を示す図である。
【図１６】データ入力方法と相互監視方法の説明図である。
【図１７】ＰＩＯの入出力一覧表（テーブル）を示す図である。
【図１８】システム起動時のＰＩ／Ｏイニシャル処理手順を示すフローチャートである。
【図１９】ＰＩ／Ｏの入出力方法の処理手順を示すフローチャートである。
【符号の説明】
【０１０４】
１Ａ〜１Ｃ…マイコン、２…入出力ハードインターフェース、３Ａ〜３Ｃ…インターフェースボード、４Ａ〜４Ｃ…センサー、判断部…５Ａ、５Ｂ、５Ｃ、メモリ…６Ａ、６Ｂ、６Ｃ、７Ａ、７Ｂ、７Ｃ…信号変換部、１００…バス、１０１…入力処理部、１０２…出力処理部。
【図１】
2006155678.tif 000003
【図２】
2006155678.tif 000004
【図３】
2006155678.tif 000005
【図４】
2006155678.tif 000006
【図５】
2006155678.tif 000007
【図６】
2006155678.tif 000008
【図７】
2006155678.tif 000009
【図８】
2006155678.tif 000010
【図９】
2006155678.tif 000011
【図１０】
2006155678.tif 000012
【図１１】
2006155678.tif 000013
【図１２】
2006155678.tif 000014
【図１３】
2006155678.tif 000015
【図１４】
2006155678.tif 000016
【図１５】
2006155678.tif 000017
【図１６】
2006155678.tif 000018
【図１７】
2006155678.tif 000019
【図１８】
2006155678.tif 000020
【図１９】
2006155678.tif 000021