(57)【要約】【課題】プラズマディスプレイパネルの駆動方法を提供する。【解決手段】共通電極と走査電極とが互いに離れて並んで配置される２つ以上の維持電極対に対してアドレス電極が交差される領域に、表示単位としての放電セルが形成されるプラズマディスプレイパネルに対し、フレームごとに時分割階調表示するために、フレームごとに階調加重値による複数のサブフィールドが存在し、サブフィールドごとにリセット周期、アドレス周期、及び維持放電周期が存在して駆動するものであって、アドレス周期に、放電セルに対応する走査電極のうち、最外側の走査電極にスキャンパルスが印加されないことを特徴とするプラズマディスプレイパネルの駆動方法である。【選択図】図６
2006323357.tif 000002
【特許請求の範囲】
【請求項１】
共通電極と走査電極とが互いに離れて並んで配置される２つ以上の維持電極対に対してアドレス電極が交差される領域に、表示単位としての放電セルが形成されるプラズマディスプレイパネルに対し、
フレームごとに時分割階調表示するために、前記フレームごとに階調加重値による複数のサブフィールドが存在し、前記サブフィールドごとにリセット周期、アドレス周期、及び維持放電周期が存在して駆動するプラズマディスプレイパネルの駆動方法において、
前記アドレス周期に、前記放電セルに対応する走査電極のうち、最外側の走査電極にスキャンパルスが印加されないことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記アドレス周期の間に、前記最外側の走査電極の電圧が、前記アドレス電極に対してアドレス放電が発生しない第１レベルに維持されることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記アドレス周期に、前記放電セルを形成する走査電極単位で、前記アドレス電極との間にアドレス放電を起こさない第１レベルにバイアスされた走査電極に、前記アドレス電極との間に前記アドレス放電を起こす第２レベルのスキャンパルスの走査信号が順次に印加され、前記走査信号に対して前記アドレス電極にアドレスパルスの表示データ信号が印加されることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第１レベルは、前記維持放電周期に前記走査電極に印加される維持パルスの電圧より低いことを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第２レベルは、接地レベルであることを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記アドレス周期に、前記走査信号に対して表示のために選択される前記放電セルに相応する前記アドレス電極には、前記第２レベルのスキャンパルスに対し、前記走査電極との間に前記アドレス放電を起こしうる第３レベルの電圧が印加され、
前記走査信号に対して表示のために選択されない前記放電セルに相応する前記アドレス電極には、前記第２レベルのスキャンパルスに対し、前記走査電極との間に前記アドレス放電を起こさない第４レベルの電圧が印加されることを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記第３レベルの電圧は、正極性を有することを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記第４レベルは、接地レベルであることを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
共通電極と走査電極とが互いに離れて並んで配置される２つ以上の維持電極対によって、表示単位としての放電セルが形成されるプラズマディスプレイパネルを駆動する駆動方法であって、
前記放電セルに対応する走査電極のうち、最外側の走査電極にスキャンパルスが印加されないことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記２つ以上の維持電極対に対し、アドレス電極が交差される領域に表示単位としての放電セルが形成されることを特徴とする請求項９に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
フレームごとに時分割階調表示するために、前記フレームの階調加重値による複数のサブフィールドが存在し、
前記サブフィールドごとに、前記放電セルを初期化するリセット周期、前記放電セルのうち表示しようとする前記放電セルを選択するアドレス周期、及び前記選択された放電セルに対して維持放電を行う維持放電周期を備えることを特徴とする請求項１０に記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記アドレス周期の間に、前記走査電極のうち、最外側の走査電極の電圧が、前記アドレス電極に対してアドレス放電が発生しない第１レベルに維持されることを特徴とする請求項１１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記アドレス周期に、前記放電セルを形成する走査電極単位で、前記アドレス電極との間にアドレス放電を起こさない第１レベルにバイアスされた走査電極に、前記アドレス電極との間にアドレス放電を起こす第２レベルのスキャンパルスの走査信号が順次に印加され、前記走査信号に対して前記アドレス電極にアドレスパルスの表示データ信号が印加されることを特徴とする請求項１１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
前記アドレス周期に、前記走査信号に対して表示のために選択される前記放電セルに相応する前記アドレス電極には、前記第２レベルのスキャンパルスに対し、前記走査電極との間にアドレス放電を起こしうる第３レベルの電圧が印加され、
前記走査信号に対して表示のために選択されない前記放電セルに相応する前記アドレス電極には、前記第２レベルのスキャンパルスに対し、前記走査電極との間に前記アドレス放電を起こさない第４レベルの電圧が印加されることを特徴とする請求項１１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１５】
請求項１ないし請求項１４のいずれか１項に記載のプラズマディスプレイパネルの駆動方法によって駆動されることを特徴とするプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｎｅｌ：ＰＤＰ）の駆動方法及び駆動装置に係り、より詳細には、一つの放電セルに２つ以上の放電空間を含む新構造ＰＤＰに対し、表示周期としてのフレームごとに時分割階調表示のための複数のサブフィールドが存在し、それぞれのサブフィールドごとにリセット周期、アドレス周期、及び維持放電周期が存在して駆動するＰＤＰの駆動方法及び駆動装置に関する。
【背景技術】
【０００２】
平板表示装置として、大型パネルの製作が容易なＰＤＰが注目されている。ＰＤＰは、放電現象を利用して画像を表現する表示装置であるが、一般的にＰＤＰは、駆動電圧の形態によって直流型と交流型とに分けられ、直流型の場合、放電時間の遅延時間が長いという短所によって、交流型ＰＤＰの開発が多くなされている。
【０００３】
交流型ＰＤＰとしては、３電極を備え、交流電圧によって駆動される３電極交流面放電方式のＰＤＰが代表的である。一般的な３電極面放電方式のＰＤＰは、複数層のサブストレートからなっており、従来の画面表示装置である陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ：ＣＲＴ）に比べて薄く、軽くありつつも広い画面を提供できるため、空間的に有利である。
【０００４】
通常のＰＤＰの一例として、３電極面放電方式のＰＤＰとその駆動装置、及び駆動方法が本出願人の特許文献１に開示されている。
【０００５】
ＰＤＰは、複数の表示セルを備え、一つの表示セルは、三つ（赤色、緑色、青色）の放電セルから構成され、前記放電セルの放電状態を調節することにより画像の階調を表現する。
【０００６】
ＰＤＰの階調を表現するために、ＰＤＰに印加される一つのフレームを、発光回数の異なる８個のサブフィールドから構成して、２５６階調を表現することができる。すなわち、２５６階調で画像を表示しようとする場合に、１／６０秒に該当するフレーム期間（１６.６７ｍｓ）は、８個のサブフィールドに分けられる。
【０００７】
サブフィールドは、それぞれ放電を均一に起こすためのリセット周期、表示セルを選択するためのアドレス周期、及び放電回数によって階調を表現する維持放電周期に区分される。リセット周期とアドレス周期とを合わせた期間の長さは、サブフィールドで何れも同じであり、維持放電周期は、サブフィールドごとに期間の長さが異なる。サブフィールドの維持放電周期で発生する放電パルス数は、１、２、４、８、１６、３２、１２８個の順に増加する。前記放電パルスの数によって放電セルの放電回数が決定される。このように、サブフィールドで維持放電周期での放電回数を調節することにより、２５６段階の階調を表現することができる。
【特許文献１】米国特許６,７４４,２１８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、一つの放電セルに２つ以上の放電空間を含む新構造ＰＤＰに対して、放電セルに対応する走査電極のうち、最外側の走査電極にスキャン電圧を印加させずに、隣接した放電セル間のクロストークを防止できるＰＤＰの駆動方法及び駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記のような目的を達成するための本発明によるＰＤＰの駆動方法は、共通電極と走査電極とが互いに離れて並んで配置される２つ以上の維持電極対に対して、アドレス電極が交差される領域に表示単位としての放電セルが形成されるＰＤＰに対して、フレームごとに時分割階調表示するために、フレームごとに階調加重値による複数のサブフィールドが存在し、サブフィールドごとにリセット周期、アドレス周期、及び維持放電周期が存在して駆動するものであって、アドレス周期に、放電セルに対応する走査電極のうち、最外側の走査電極にスキャンパルスが印加されないことを要旨とする。
【００１０】
ここで、アドレス周期の間に、走査電極のうち、最外側の走査電極の電圧が、アドレス電極に対してアドレス放電が発生しない第１レベルに維持されることが好ましい。
【００１１】
また、アドレス周期に、それぞれの放電セルを形成する走査電極単位で、アドレス電極との間にアドレス放電を起こさない第１レベルにバイアスされた走査電極に、アドレス電極との間にアドレス放電を起こす第２レベルのスキャンパルスの走査信号が順次に印加され、走査信号に対し、アドレス電極にアドレスパルスの表示データ信号が印加されることが好ましい。
【００１２】
さらに、アドレス周期に、走査信号に対して表示のために選択される放電セルに相応するアドレス電極には、第２レベルのスキャンパルスに対し、走査電極との間にアドレス放電を起こしうる第３レベルの電圧が印加され、走査信号に対して表示のために選択されない放電セルに相応するアドレス電極には、第２レベルのスキャンパルスに対し、走査電極との間にアドレス放電を起こさない第４レベルの電圧が印加されることが好ましい。
【００１３】
本発明の他の側面によるＰＤＰの駆動方法は、共通電極と走査電極とが互いに離れて並んで配置される２つ以上の維持電極対によって、表示単位としての放電セルが形成されるＰＤＰを駆動する駆動方法であって、放電セルに対応する走査電極のうち、最外側の走査電極にスキャンパルスが印加されないことを要旨とする。
【００１４】
本発明のＰＤＰ駆動装置は、前記ＰＤＰの駆動方法によって駆動されることを要旨とする。
【発明の効果】
【００１５】
本発明に係るＰＤＰの駆動方法によれば、一つの放電セルに２つ以上の放電空間を含む新構造ＰＤＰで、放電セルに対応する走査電極のうち、最外側の走査電極にスキャン電圧を印加させずに、隣接する放電セル間のクロストークの発生を防止できる。
【００１６】
また、隣接する放電セル間のクロストークの発生を防止して、クロストークによる誤放電を防止できる。
【発明を実施するための最良の形態】
【００１７】
以下、添付された図面を参照して、好ましい実施形態に係る本発明を詳細に説明する。
【００１８】
図１は、本発明に係るＰＤＰの駆動方法が適用される一実施形態であって、新構造ＰＤＰの構造を示す分離斜視図である。図２は、図１のＰＤＰの断面ＩＩ−ＩＩを概略的に示す断面図である。図３は、図１のＰＤＰの断面ＩＩＩ−ＩＩＩを概略的に示す断面図である。
【００１９】
図面を参照すれば、ＰＤＰ１は、前面基板１２０、背面基板１１０、隔壁１２４、１２８、放電電極１１３、１１４、１１８及び蛍光体層１１６Ｒ、１１６Ｇ、１１６Ｂを備える。
【００２０】
前面基板１２０及び背面基板１１０は、所定間隔互いに離れて配置される。隔壁１２４、１２８は、基板１２０と背面基板１１０との間に配置されて、放電セル１３０Ｒ、１３０Ｇ、１３０Ｂを区画するものであって、誘電体から形成される。
【００２１】
放電電極１１３、１１４、１１８は、前面基板１２０と背面基板１１０との間に互いに離れて配置され、それぞれの放電セル１３０Ｒ、１３０Ｇ、１３０Ｂに形成される放電空間で放電を起こすように、電源が印加される。蛍光体層１１６Ｒ、１１６Ｇ、１１６Ｂは、それぞれの放電セル１３０Ｒ、１３０Ｇ、１３０Ｂ内に形成される。放電セル１３０Ｒ、１３０Ｇ、１３０Ｂの内部には放電ガスが充填される。
【００２２】
特に、本発明に係るＰＤＰ１では、放電セル１３０Ｒ、１３０Ｇ、１３０Ｂには２箇所以上の放電空間が形成される。
【００２３】
隔壁１２４、１２８は、前面基板１２０から背面基板１１０方向に形成される前方隔壁１２８と、背面基板１１０から前面基板１２０方向に形成される後方隔壁１２４とを備える。前方隔壁１２８の放電セルの内部に向かう面にＭｇＯ保護膜１１５が形成される。
【００２４】
放電電極は、前面基板１２０から背面基板１１０方向に互いに離れるように、一方向に延びて並んで形成される前方放電電極１１３と後方放電電極１１４とを備える。前方放電電極１１３と後方放電電極１１４は、隔壁の内部、本実施形態の場合には、特に、前方隔壁１２８に形成される。
【００２５】
また、放電電極のうち、アドレス電極１１８は、前方放電電極１１３と後方放電電極１１４と交差されるように延びて形成される。アドレス電極１１８が背面基板１１０上に形成され、背面基板上にアドレス電極１１８を覆うように誘電体層１１２が形成される。
【００２６】
前方隔壁１２８は、図面上のＸ方向の横前方隔壁１２８ａと、図面上のＹ方向の縦前方隔壁１２８ｂとを備え、前方放電電極１１３と後方放電電極１１４は、横前方隔壁１２８ａの内部に沿ってＸ方向に延びるように形成されることが好ましい。
【００２７】
本発明に係るＰＤＰの駆動方法では、前方放電電極１１３が共通電極となり、後方放電電極１１４が走査電極となることが好ましい。これは、アドレス放電を起こすアドレス電極１１８と走査電極１１４との距離を相対的に近くして、アドレス放電を効率的に発生させるためのである。
【００２８】
後方隔壁１２４は、横前方隔壁１２８ａと並んだ方向に形成される横後方隔壁１２４ａと、縦前方隔壁１２８ｂと並んだ方向に形成される縦後方隔壁１２４ｂとを備える。この時、横前方隔壁１２８ａは、横後方隔壁１２４ａの対応する位置に配置され、縦前方隔壁１２８ｂは、縦後方隔壁１２４ｂの対応する位置に配置され、それぞれの放電セル１３０Ｒ、１３０Ｇ、１３０Ｂを形成する。
【００２９】
ＰＤＰ１は、複数の表示ピクセルを備え、一つの表示ピクセルは、蛍光体層１１６Ｒ、１１６Ｇ、１１６Ｂを形成する蛍光体によって三つの赤色、緑色、青色放電セル１３０Ｒ、１３０Ｇ、１３０Ｂから構成され、放電セルの放電状態を調節することにより画像の階調を表現する。
【００３０】
また、それぞれの放電セル１３０Ｒ、１３０Ｇ、１３０Ｂを区画する横前方隔壁１２８ａの間には、分離横前方隔壁１２９がさらに備えられて、それぞれの放電セル１３０Ｒ、１３０Ｇ、１３０Ｂに２つ以上の放電空間を形成する。すなわち、分離横前方隔壁１２９が横後方隔壁１２４ａと横前方隔壁１２８ａとによって区画される領域で、横前方隔壁１２８ａの間に形成される。
【００３１】
横前方隔壁１２８ａの内部には、隣接するそれぞれの放電セルで放電を起こす一対の前方放電電極１１３及び後方放電電極１１４が配置されうる。また、分離横前方隔壁１２９の内部にも、それぞれ示すように、一対の前方放電電極１１３及び後方放電電極１１４が配置される。
【００３２】
図２に示す実施形態に示すように、一つの赤色放電セル１３０Ｒは、分離横前方隔壁１２９によって分離される二つの放電空間１３１Ｒ、１３２Ｒからなり、同じように表示されることが好ましい。同様に、一つの緑色放電セル１３０Ｇは、分離横前方隔壁１２９によって分離される二つの放電空間１３１Ｇ、１３２Ｇからなり、一つの青色放電セル１３０Ｂは、分離横前方隔壁１２９によって分離される二つの放電空間１３１Ｂ、１３２Ｂからなる。
【００３３】
図２には、連続する２つの走査ラインＬ（ｎ）、Ｌ（ｎ＋１）を形成する放電セル１３０Ｒ、１３０Ｇ、１３０Ｂ及びそれらの放電セル１３０Ｒ、１３０Ｇ、１３０Ｂで放電を起こすための走査電極１１３が図示されている。この時、走査ラインＬ（ｎ）は、１３１Ｒ（ｎ）、１３１Ｇ（ｎ）、１３１Ｂ（ｎ）、１３２Ｒ（ｎ）、１３２Ｇ（ｎ）、１３２Ｂ（ｎ）を備えて形成される。走査電極Ｙ１ａ（ｎ）、Ｙ１ｂ（ｎ）、Ｙ２ａ（ｎ）、Ｙ２ｂ（ｎ）は、走査ラインＬ（ｎ）を形成する。
【００３４】
また、走査ラインＬ（ｎ＋１）は、１３１Ｒ（ｎ＋１）、１３１Ｇ（ｎ＋１）、１３１Ｂ（ｎ＋１）、１３２Ｒ（ｎ＋１）、１３２Ｇ（ｎ＋１）、１３２Ｂ（ｎ＋１）を備えて形成される。走査電極Ｙ１ａ（ｎ＋１）、Ｙ１ｂ（ｎ＋１）、Ｙ２ａ（ｎ＋１）、Ｙ２ｂ（ｎ＋１）は、走査ラインＬ（ｎ＋１）を形成する。この時、走査電極Ｙ１ａ（ｎ）、Ｙ２ｂ（ｎ）とＹ１ａ（ｎ＋１）、Ｙ２ｂ（ｎ＋１）とがそれぞれの放電セル１３０Ｒ、１３０Ｇ、１３０Ｂに対応する最外側の走査電極となる。
【００３５】
図４は、本発明に係るＰＤＰの駆動方法が適用される一実施形態であって、ＰＤＰの駆動装置を示すブロック図である。
【００３６】
図４に示すように、ＰＤＰ１の駆動装置２は、映像処理部２６、論理制御部２２、アドレス駆動部２３、Ｘ駆動部２４及びＹ駆動部２５を備える。映像処理部２６は、外部アナログ映像信号をデジタル信号に変換して内部映像信号、例えば、それぞれ８ビットの赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の映像データ、クロック信号、垂直及び水平同期信号を発生させる。論理制御部２２は、映像処理部２６からの内部映像信号によって駆動制御信号ＳＡ、ＳＹ、ＳＸを発生させる。
【００３７】
この時、アドレス駆動部２３、Ｘ駆動部２４及びＹ駆動部２５などの駆動部では、駆動制御信号ＳＡ、ＳＹ、ＳＸが入力されて、それぞれの駆動信号を発生させ、発生した駆動信号をそれぞれの電極ラインに印加する。
【００３８】
すなわち、アドレス駆動部２３は、論理制御部２２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうち、アドレス信号ＳＡを処理して表示データ信号を発生させ、発生した表示データ信号をアドレス電極ラインに印加する。Ｘ駆動部２４は、論理制御部２２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうち、Ｘ駆動制御信号ＳＸを処理してＸ電極ラインに印加する。Ｙ駆動部２５は、論理制御部２２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうち、Ｙ駆動制御信号ＳＹを処理してＹ電極ラインに印加する。
【００３９】
図５は、本発明に係るＰＤＰの駆動方法であって、単位フレームを複数のサブフィールドから構成して駆動する駆動方法を示すタイミング図である。
【００４０】
図５に示すように、単位フレームは、時分割階調表示を実現するために８個のサブフィールドＳＦ１ないしＳＦ８に分割される。また、各サブフィールドＳＦ１ないしＳＦ８は、リセット周期Ｒ１ないしＲ８、アドレス周期Ａ１ないしＡ８、及び維持放電周期Ｓ１ないしＳ８に分割される。
【００４１】
ＰＤＰの輝度は、単位フレームで占める維持放電周期Ｓ１ないしＳ８の長さに比例する。単位フレームで占める維持放電周期Ｓ１ないしＳ８の長さは、２５５Ｔ（Ｔは単位時間）である。この時、第ｎサブフィールドＳＦｎの維持放電周期Ｓｎには、２ｎに相応する時間がそれぞれ設定される。それにより、８個のサブフィールドのうち、表示されるサブフィールドを適切に選択すれば、どのサブフィールドでも表示されていない０階調を含めて、総２５６階調の表示が行われうる。
【００４２】
図６は、本発明に係る好ましい実施形態であって、ＰＤＰで連続する走査ラインを形成する電極ラインに印加される駆動信号の一実施形態を示すタイミング図である。
【００４３】
図６に示すように、参照符号ＳＡは、各アドレス電極ライン（図１の１１８）に印加される駆動信号を、ＳＸ１ないしＳＸｎは、共通電極ライン（図１の１１３）に印加される駆動信号を、そして、ＳＹ１ないしＳＹｎは、各走査電極ライン（図１の１１４）に印加される駆動信号を示す。この時、共通電極ラインがＸ電極ラインとなり、走査電極ラインがＹ電極ラインとなる。
【００４４】
図６に示すように、単位サブフィールドＳＦのリセット周期ＰＲでは、まず、Ｘ電極ライン１１３に印加される電圧を、接地電圧ＶＧから第２電圧ＶＳ、例えば、１５５ボルトまで持続的に上昇させる。ここで、Ｙ電極ライン１１４とアドレス電極ライン１１８には、接地電圧ＶＧが印加される。それにより、Ｘ電極ライン１１３とＹ電極ライン１１４の間、及びＸ電極ライン１１３とアドレス電極ライン１１８の間に弱放電が起こりつつ、Ｘ電極ライン１１３の周りに負極性の壁電荷が形成される。
【００４５】
次いで、Ｙ電極ライン１１４に印加される電圧が、第２電圧ＶＳ、例えば、１５５ボルトから、第２電圧ＶＳより約第３電圧ＶＳＥＴが高い最高電圧ＶＳＥＴ＋ＶＳ、例えば、３５５ボルトまで持続的に上昇する。ここで、Ｘ電極ライン１１３とアドレス電極ライン１１８とには接地電圧ＶＧが印加される。それにより、Ｙ電極ライン１１４とＸ電極ライン１１３との間に弱放電が起こる一方、Ｙ電極ライン１１４とアドレス電極ライン１１８との間にさらなる弱放電が起こる。
【００４６】
次いで、Ｘ電極ライン１１３に印加される電圧が第２電圧ＶＳに維持された状態で、Ｙ電極ライン１１４に印加される電圧が、第２電圧ＶＳから接地電圧ＶＧまで持続的に下降する。ここで、アドレス電極ライン１１８には接地電圧ＶＧが印加される。
【００４７】
続くアドレス周期ＰＡで、アドレス電極ラインにアドレスパルスの表示データ信号が印加され、第２電圧ＶＳより低い第４電圧ＶＳＣＡＮにバイアスされたＹ電極ライン１１４に接地電圧ＶＧのスキャンパルスの走査信号が順次に印加されることにより、円滑なアドレッシングが行われうる。
【００４８】
この時、各アドレス電極ライン１１８に印加される表示データ信号は、放電セルを選択する場合に正極性のアドレス電圧ＶＡが、そうでない場合に接地電圧ＶＧが印加される。それにより、接地電圧ＶＧのスキャンパルスが印加される間に、正極性のアドレス電圧ＶＡの表示データ信号が印加されれば、相応する放電セルでアドレス放電によって壁電荷が形成され、そうでない放電セルでは、壁電荷が形成されない。また、より正確で、かつ効率的なアドレス放電のために、Ｘ電極ライン１１３に第２電圧ＶＳが印加される。
【００４９】
この時、アドレス周期ＰＡに、放電セルに対応する走査電極のうち、最外側の走査電極Ｙ１ａ（ｎ）、Ｙ２ｂ（ｎ）、Ｙ１ａ（ｎ＋１）、Ｙ２ｂ（ｎ＋１）にはスキャンパルスが印加されない。すなわち、アドレス周期ＰＡの間に、走査電極のうち、最外側の走査電極Ｙ１ａ（ｎ）、Ｙ２ｂ（ｎ）、Ｙ１ａ（ｎ＋１）、Ｙ２ｂ（ｎ＋１）の電圧が、アドレス電極に対してアドレス放電が発生しない、第２電圧ＶＳより低い第４電圧ＶＳＣＡＮに維持される。
【００５０】
すなわち、最外側の走査電極には、スキャンパルスが印加されないため、アドレス電極との間にアドレス放電が起こらずに、最外側の走査電極を除外した走査電極Ｙ１ｂ（ｎ）、Ｙ２ａ（ｎ）、Ｙ１ｂ（ｎ＋１）、Ｙ２ａ（ｎ＋１）によってアドレス放電を起こす。
【００５１】
したがって、上方に隣接する放電セルと下方に隣接する放電セルで、意図しないアドレス放電が発生しないため、それによるクロストークが発生せず、また、それによる誤放電の発生を防止できる。
【００５２】
続く維持放電周期ＰＳでは、あらゆるＹ電極ライン１１４とＸ電極ライン１１３とに第２電圧ＶＳの表示維持パルスが交互に印加されて、相応するアドレス周期ＰＡで、壁電荷が形成された放電セルで表示維持のための放電を起こす。
【００５３】
一方、図１ないし図３では、最外側の走査電極を除外した走査電極Ｙ１ｂ（ｎ）、Ｙ２ａ（ｎ）、Ｙ１ｂ（ｎ＋１）、Ｙ２ａ（ｎ＋１）が、それぞれ分離されて図示され、それにより、駆動信号がそれぞれ印加されているが、必ずしもそれに限定されるものではなく、Ｙ１ｂ（ｎ）走査電極とＹ２ａ（ｎ）走査電極とは一体型に形成され、Ｙ１ｂ（ｎ＋１）走査電極とＹ２ａ（ｎ＋１）とが一体型に形成されて、同じ駆動信号が印加されうる。すなわち、一つの放電セルに備えられる走査電極のうち、最外側の走査電極を除外した残りの走査電極を一体型に形成できる。
【００５４】
本発明は、添付された図面に示す一実施形態を参考に説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということを理解できるであろう。したがって、本発明の真の保護範囲は、特許請求の範囲のみによって決まらねばならない。
【産業上の利用可能性】
【００５５】
本発明は、ＰＤＰに関連した技術分野に好適に適用され得る。
【図面の簡単な説明】
【００５６】
【図１】本発明に係るＰＤＰの駆動方法が適用される一実施形態であって、新構造ＰＤＰの構造を示す分離斜視図である。
【図２】図１のＰＤＰの断面であるＩＩ−ＩＩを概略的に示す断面図である。
【図３】図１のＰＤＰの断面ＩＩＩ−ＩＩＩを概略的に示す断面図である。
【図４】本発明に係るＰＤＰの駆動方法が適用される一実施形態であって、ＰＤＰの駆動装置を示すブロック図である。
【図５】本発明に係るＰＤＰの駆動方法で、単位フレームを複数のサブ−フィールドから構成して駆動する駆動方法を示すタイミング図である。
【図６】本発明に係る好ましい実施形態であって、ＰＤＰで連続する走査ラインを形成する電極ラインに印加される駆動信号の一実施形態を示すタイミング図である。
【符号の説明】
【００５７】
１  プラズマディスプレイパネル（ＰＤＰ）
２  駆動装置
２２  論理制御部
２３  アドレス駆動部
２４  Ｘ駆動部
２５  Ｙ駆動部
２６  映像処理部
１１０  背面基板
１１３  前方放電電極
１１４  後方放電電極
１１５  ＭｇＯ保護膜
１１６Ｒ、１１６Ｇ、１１６Ｂ  蛍光体層
１１８  アドレス電極
１２０  前面基板
１２４、１２８  隔壁
１２４ａ  横後方隔壁
１２４ｂ  縦後方隔壁
１２８ａ  横前方隔壁
１２８ｂ  縦前方隔壁
１２９  分離横前方隔壁
１３０Ｒ  赤色放電セル
１３０Ｇ  緑色放電セル
１３０Ｂ  青色放電セル
ＰＲ  リセット周期
ＰＡ  アドレス周期
ＰＳ  維持放電周期
駆動信号  ＳＡ
駆動信号  ＳＸ１ないしＳＸｎ
駆動信号  ＳＹ１ないしＳＹｎ
ＳＦ  単位サブフィールド
ＶＧ  接地電圧
ＶＳ  第２電圧
ＶＡ  アドレス電圧
ＶＳＥＴ  第３電圧
ＶＳＥＴ＋ＶＳ  最高電圧
ＶＳＣＡＮ  第４電圧
Ｌ（ｎ）、Ｌ（ｎ＋１）  走査ライン
Ｙ１ａ（ｎ）、Ｙ１ｂ（ｎ）、Ｙ２ａ（ｎ）、Ｙ２ｂ（ｎ）、Ｙ１ａ（ｎ＋１）、Ｙ１ｂ（ｎ＋１）、Ｙ２ａ（ｎ＋１）、Ｙ２ｂ（ｎ＋１）  走査電極
１３１Ｒ（ｎ）、１３１Ｇ（ｎ）、１３１Ｂ（ｎ）、１３２Ｒ（ｎ）、１３２Ｇ（ｎ）、１３２Ｂ（ｎ）、１３１Ｒ（ｎ＋１）、１３１Ｇ（ｎ＋１）、１３１Ｂ（ｎ＋１）、１３２Ｒ（ｎ＋１）、１３２Ｇ（ｎ＋１）、１３２Ｂ（ｎ＋１）  放電空間
【図１】
2006323357.tif 000003
【図２】
2006323357.tif 000004
【図３】
2006323357.tif 000005
【図４】
2006323357.tif 000006
【図５】
2006323357.tif 000007
【図６】
2006323357.tif 000008