(57)【要約】      （修正有）【課題】表面実装型パッケージにおいて、半田フィレットを形成しやすくして、基板とパッケージの半田接着強度を高めることのできる半導体パッケージおよびその製造方法を提供する。【解決手段】半導体パッケージ１は、リードが端子部を残して封止されている半導体パッケージであって、該リードは、実装する基板面に平行に延出する外部端子３を有し、該外部端子はその延出方向先端部の断面に、断面の側辺を含むことなく外部端子の上面と下面を貫く凹部４を有し、該凹部にめっきが施されている。半導体パッケージの製造方法は、リードの外部端子部に、予め貫通孔を有するリードフレームを金型にインサートするインサート工程、樹脂を注入して成形するモールド工程、リードフレーム露出部にめっきを施すめっき工程および外部端子部の貫通孔を横断してリードフレームを切断する切断工程を含む。【選択図】図１
2006019465.tif 000002
【特許請求の範囲】
【請求項１】
リードが端子部を残して封止されている半導体パッケージであって、該リードは、実装する基板面に平行に延出する外部端子を有し、該外部端子はその延出方向先端部の断面に、断面の側辺を含むことなく外部端子の上面と下面を貫く凹部を有し、該凹部にめっきが施されていることを特徴とする半導体パッケージ。
【請求項２】
リードが端子部を残して封止されている半導体パッケージの製造において、
リードの外部端子部に、予め貫通孔を有するリードフレームを金型にインサートするインサート工程、
樹脂を注入して成形するモールド工程、
リードフレーム露出部にめっきを施すめっき工程および
外部端子部の貫通孔を横断してリードフレームを切断する切断工程
を含むことを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リードが端子部を残して封止されている半導体パッケージおよびその製造方法に関する。さらに詳しくは半田フィレットを形成しやすくした表面実装型半導体パッケージおよびその製造方法に関する。
【背景技術】
【０００２】
半導体素子は、周囲の温度や湿度の変化、あるいは微細なごみや埃に大きく影響され、その特性を劣化させてしまい、また機械的振動や衝撃を受けることにより破損しやすいことが知られている。これら外的要因から半導体素子を保護するために、セラミックス製の箱や樹脂で封止し、パッケージとして使用に供されていることは良く知られている。
【０００３】
中でも、ＣＣＤ、ＣＭＯＳを代表とする固体撮像素子や、ＬＤ、ＰＤなどのレーザ素子、フォトダイオード素子などは、パッケージ外部と光の通路が必要であり、一般的なＬＳＩ素子のように、周囲を樹脂やセラミックスで封止することができない。これらの半導体素子は、一般に一方が開放された中空タイプのパッケージに実装され、その後開放部をガラスなど透明材料で封止することにより、パッケージングされている。
【０００４】
一方、近年では電子機器の小型化、薄型化が求められており、前述の封止タイプの半導体パッケージや中空タイプのパッケージにも、薄型化、小型化が求められる。その解決策の一つとして、外部端子をパッケージ底面から基板と平行方向に出す、表面実装型パッケージが実用化されている。このタイプのパッケージとしては、ＳＯＮ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｎｏｎ−Ｌｅａｄ  Ｐａｃｋａｇｅ）や、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−Ｌｅａｄ  Ｐａｃｋａｇｅ）などが知られる。
【０００５】
表面実装型パッケージは、ＤＩＰ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｐａｃｋａｇｅ）やＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）と異なり実装する際の「足」（基板に垂直方向の外部端子）が無いため、手付け半田による実装は困難であり、一般的にフロー半田付け、リフロー半田付けの手法がとられることが多い。
【０００６】
例えばリフロー半田付けの場合、外部端子の下部だけではなく、端子の周辺のスペースにも半田が盛られるのが通常である。この端子の周辺に盛られた半田は半田フィレットと呼ばれ、半田接着面積を大きくし実装強度を高める働きをする。半田フィレットを形成させるため、半田濡れ性の高いめっき（金めっきなど）を、端子下部および側面に施すことで、該当部をより強固に半田と接着するよう工夫している。（非特許文献１参照）
樹脂製の半導体パッケージは、セラミックス製のパッケージと比較して、その製法上、外部端子の切断面には金めっきを施すことが出来ない。そのため、端子切断面には半田が乗らないため、この半田フィレットが形成しづらいという問題があった。
【０００７】
さて、ＣＣＤ、ＣＭＯＳを代表とする固体撮像素子のパッケージの場合、これまではチップ自体やカラーフィルターなどの耐熱性の問題があり、パッケージ全体を加熱するフロー半田、リフロー半田実装は不具合を発生させることがあり、手付け半田実装が多く行われていた。しかし近年の薄型化要求に伴い、薄型の樹脂製ＳＯＮ、ＱＦＮを用いて固体撮像素子のパッケージを作製しようとした場合、手付け半田は困難であるため、リフロー半田付けによる実装方式、特に、素子にダメージを与えないよう低温半田を用いたリフロー実装方式が用いられようとしている。
【０００８】
このような低温半田を用いると、通常の半田と比較して半田接着強度が劣るため、半田フィレットが形成できない樹脂製のパッケージは、基板とパッケージとの接着強度が低くなってしまうという問題がある。さらに、ＣＣＤ素子やカラーフィルターなども改良され、耐熱性が高まってきたこともあり、通常のリフロー半田実装（温度２３０℃程度で実装）や、将来的には低環境負荷である鉛フリー半田実装（温度２６０℃程度で実装）も行われようとしており、半田フィレットの形成で接着強度を高めることが課題となっている。
【０００９】
この課題に対し、特許文献１や特許文献２においては、半田フィレットの広がりを大きくするような提案がなされている。特許文献１ではアウターリードの厚みを増やすことで半田フィレットを広げようとしているが、パッケージ全体が厚くなったり、厚さの違うリードフレームを準備する必要があったりするため、どのパッケージにも適応できるわけではないという問題がある。また特許文献２では、アウターリードを斜め方向にカットする提案であるが、薄くカットされた部分が強度的に弱く曲がるという不具合が発生する可能性があったり、カット機器に特殊なものが必要となったりするため、現実的ではない。
【００１０】
【非特許文献１】田中和吉著，「はんだ付け技術」，総合電子出版社，１９７４年７月２０日初版
【特許文献１】特開平１０−２７０６２８号公報
【特許文献２】特開２００４−８７９９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の課題は表面実装型パッケージにおいて、半田フィレットを形成しやすくして、基板とパッケージの半田接着強度を高めることのできる半導体パッケージおよびその製造方法を提供しようとするものである。
【課題を解決するための手段】
【００１２】
本発明の半導体パッケージは、リードが端子部を残して封止されている半導体パッケージであって、該リードは、実装する基板面に平行に延出する外部端子を有し、該外部端子はその延出方向先端部の断面に、断面の側辺を含むことなく外部端子の上面と下面を貫く凹部を有し、該凹部にめっきが施されていることを特徴とする。
【００１３】
本発明の半導体パッケージの製造方法は、リードが端子部を残して封止されている半導体パッケージの製造において、
リードの外部端子部に、予め貫通孔を有するリードフレームを金型にインサートするインサート工程、
樹脂を注入して成形するモールド工程、
リードフレーム露出部にめっきを施すめっき工程および
外部端子部の貫通孔を横断してリードフレームを切断する切断工程
を含むことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、表面実装型半導体パッケージを基板に実装するにあたり、外部端子の先端部の断面にめっきが施された凹部を有しているため、半田実装する際に凹部内面が半田で濡れやすく、外部端子の先端部に半田フィレットの形成が容易になる。これにより、例えば低温半田を用いた実装においても、基板との接着強度に優れた実装が可能となる。
【発明を実施するための最良の形態】
【００１５】
本発明の半導体パッケージは、封止材例えば樹脂組成物と導電性のリードからなり、基板との電気的接点となる外部端子が該リードから作製されており、該外部端子が実装する基板面に平行方向に延出されており、その先端部の断面には、断面の側辺を含むことなく外部端子の上面と下面を貫く、上面から見て半楕円形状、半円形状、Ｕ字形状、四角形状、三角形状、等の凹部を有し、外部端子の上面、下面、側面と該凹部壁面にめっきが施されていることを特徴とする、半導体パッケージである。
【００１６】
半導体パッケージを封止する樹脂材料としては、エポキシ樹脂とフェノール樹脂に充填剤としてシリカを混練させた、いわゆる半導体封止材を好適に用いることができ、具体的には、三井化学製ＥＰＯＸシリーズや、住友ベークライト製スミコンＥＭＥシリーズなどが挙げられる。言うまでも無くこれは一例であり、リードフレームとの一体成形が可能であれば、樹脂の種類は問わないため、耐湿性の用途に応じて、必要な樹脂を用いることが出来る。
【００１７】
本発明によるパッケージの一例の概略平面図を図１に示す。この例は、内部端子２と外部端子３を有する中空パッケージ１であり、外部端子先端の凹部４の壁面にめっきが施されている。そのために、半田実装を行う際、この部分も半田で濡れるため、凹部は基板と半田接続される。このために、従来は外部端子先端部断面には半田がつかなかったが、本手法により半田フィレットを形成させることが出来る。
【００１８】
ここで、凹部に施されるめっきの種類としては、用いるリードフレーム金属種類、半田の種類などにより、適宜選択することが出来る。通常、リードフレームには４２アロイ、銅合金を用いることが多く、スズ／鉛系の半田で実装されることが多いため、めっきとしては下地ニッケルめっき、表面金めっきが選択される。また別途、半田めっき、パラジウムめっきなど用途に応じて採用することが可能である。めっき厚みは用途に応じて選択されるが、一般的には、下地がニッケルめっきの場合、ニッケル層が１μｍ〜２０μｍ、好ましくは３μｍ〜１０μｍ、表面の金めっきは０．１μｍ〜１μｍ、好ましくは０．１μｍ〜０．５μｍが選択される。
【００１９】
本発明の半導体パッケージの製造方法としては、リードが端子部を残して封止されている半導体パッケージの製造に用いるリードフレームであって、外部端子に相当する部位の、リードフレームの切断位置に、予め円形状、楕円形状、長穴形状、菱形状、四角形状等の貫通孔を有するリードフレームを用いて、少なくとも
該リードフレームを金型にインサートするインサート工程、
樹脂を注入して成形するモールド工程、
リードフレーム露出部にめっきを施すめっき工程および
外部端子部の貫通孔を横断してリードフレームを切断する切断工程
を含むことを特徴とする。
【００２０】
通常の表面実装型パッケージの製造方法では、めっき工程の後の切断工程で外部端子とリードフレームが切り離されるので、この切断面にはめっきが施されていないので半田フィレットが形成されにくい。一方、挿入型のパッケージ（例えば、ＤＩＰやＳＯＰ）では、「足」を有するために、切断後、めっきを施されたこの足で接合されるため半田フィレットが形成できる。
【００２１】
そこで、本発明の製造方法によると、外部端子先端面には凹部を設けることができ、この壁面にめっきを施すことが可能となる。図２に、パッケージを個片化する前の、リードフレームと接続されている状態の、本発明の製造方法で得られるパッケージの一例の概略平面図を示す。この例は、内部端子２と切断前の外部端子５を有する中空パッケージ１であり、外部端子の切断部７に貫通孔６が形成されており、この貫通孔の内壁面にめっきが施されることにより、切断後の外部端子先端部にめっきが施された凹部が形成される。
【００２２】
また、本発明は半導体実装用の中空パッケージについて述べたが、言うまでも無く同様の形状を持つパッケージであり、基板に半田実装を行うパッケージであれば、他のパッケージにも適応することが可能である。例えば、ＤＲＡＭを代表とするフルモールドするタイプの表面実装型パッケージ、パワートランジスタのパッケージなど、また中空パッケージの例としてＬＤ、ＬＥＤ素子を搭載する光パッケージ、圧力センサ、圧電センサ、ジャイロセンサ、温度センサ、キャパシタ、マイクロモータなどのＭＥＭＳパッケージなどにも適応することが出来る。
【実施例】
【００２３】
以下に、本発明で得られる、半田実装性に優れるパッケージを具体的に述べるが、本発明は、以下に限られるものではない。
［実施例１］
外部端子に相当する部位の、リードフレームの切断位置に、予め円形状の貫通孔を有する厚さ０．１５ｍｍのリードフレームを金型に設置し、て樹脂パッケージを成形した。
エポキシ樹脂組成物（三井化学（株）製ＴＭ−２５０Ｇ）の顆粒を圧縮して得られた樹脂タブレットを、金型温度１６０℃、射出圧力１．５ＭＰａの条件で金型に注入し、図３に示すＳＯＮ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｎｏｎ−Ｌｅａｄ  Ｐａｃｋａｇｅ）型の半導体パッケージを成形した。
【００２４】
その後、貫通孔を含むリードフレーム全体を、ニッケルめっき（厚さ５μｍ）、金めっき（厚さ０．３μｍ）の順にめっきし、前述のリードフレームに予め形成してある貫通孔を横断してリードフレームを切断して、個片化されたパッケージを得た。
得られたパッケージを半田ペーストが塗られた基板上に乗せ、窒素気流下で２３０℃の半田リフロー実装を行った。
【００２５】
実装後、半田フィレット高さを測定した。フィレット高さは、パッケージ外部端子（アウターリード）の高さをｈとし、アウターリード先端のフィレット高さをｆとした場合の、リード高さに対するフィレット高さの割合（ｆ／ｈ）×１００（％）で表わした。結果を表１に示した。なお、フィレット高さｆと外部端子の高さをｈとの関係を示す外部端子部の側面拡大図を図４に示す。
【００２６】
［実施例２］
用いたリードフレームの厚さを０．２０ｍｍとした以外は、実施例１と同様にパッケージを作製し、同様にフィレット高さ割合を求めた。
【００２７】
［比較例１］
切断位置に貫通孔を有していない厚さ０．１５ｍｍのリードフレームを用いた以外は、実施例１と同様にパッケージを作製し、同様にフィレット高さ割合求めた。
【００２８】
【表１】
2006019465.tif 000003
【００２９】
表１の結果の通り、本発明を用いることで、表面実装型パッケージに対して、効果的に半田フィレットを形成させることが出来ることが明らかとなった。
【産業上の利用可能性】
【００３０】
本発明の表面実装型の半導体パッケージは、従来難しいとされていた外部端子先端部における半田フィレットを効果的に形成させることが可能であり、特に基板との接着強度の優れた半導体パッケージを作製することが出来、例えば半田強度の低い低温半田実装や、リフロー実装などにおいて、パッケージの信頼性を高めることが出来る。そのため、本発明は他のパッケージ、例えば、LD、LED素子を搭載する光パッケージ、圧力センサ、圧電センサ、ジャイロセンサ、温度センサ、キャパシタ、マイクロモータなどのMEMSパッケージなどにも適応することが出来る。
【図面の簡単な説明】
【００３１】
【図１】本発明によるパッケージの一例（ＳＯＮ型中空パッケージ）の概略平面図である。
【図２】本発明の製造方法で得られるパッケージの一例の、個片化する前の状態を示す概略平面図である。
【図３】本発明の実施例で製造したパッケージ（ＳＯＮ型中空パッケージ）の平面図を示す。
【図４】フィレット高さｆと外部端子の高さをｈとの関係を示す外部端子部の側面拡大図である。
【符号の説明】
【００３２】
１  パッケージ
２  内部端子（インナーリード）
３  外部端子（アウターリード）
４  凹部
５  外部端子（リードフレームとの切断前）
６  貫通孔
７  切断部
８  基板
９  外部端子
１０  半田フィレット
【図１】
2006019465.tif 000004
【図２】
2006019465.tif 000005
【図３】
2006019465.tif 000006
【図４】
2006019465.tif 000007