(57)【要約】      （修正有）【課題】配線幅が異なるパターンを接続した薄膜配線パターンにおける膜厚の段差を解消して上層に成膜する絶縁層のカバレッジ不良を低減し、信頼性の高い表示装置を提供する。【解決手段】電極部８ａと絞り部８ｂの配線パターンの幅Ｗ０を同一の１０μｍとし、これを基準パターンとする。配線部８ｄは１０μｍの基準パターンをゲート配線の延在方向（図の横方向）に長手方向をもつ如く２本を並列にして実効的なパターン幅を２０μｍとする。端子部８ｃは、同じく５本の基準パターンをゲート配線の延在方向に長手方向をもつ如く並列に形成して実効的なパターン幅を５０μｍとする。そして、端子部８ｃと配線部８ｄとの接続部分、および絞り部８ｂと配線部８ｄとの接続部分は基準パターンを図の縦方向に配置する。端子部８ｃ、配線部８ｄ、電極部８ａ、絞り部８ｂ、およびそれらの接続部を同一幅Ｗ０のパターンとする。【選択図】図４
2006293291.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁基板と第２の絶縁基板を具備し、
前記第１の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて前記画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有する表示装置であって、
前記一方の薄膜配線パターンは、外部回路からの駆動信号を印加する端子部と、印加された駆動信号を複数の画素に供給する配線部と、該配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部および前記他方の薄膜配線パターンとの交差領域に形成された絞り部とが接続された薄膜配線パターンを有し、
前記端子部、配線部、電極部および絞り部の薄膜配線パターンにおいて、同一層で形成した薄膜配線パターンは、幅が同一の１又は複数の薄膜配線サブパターンで構成されていることを特徴とする表示装置。
【請求項２】
第１の絶縁基板と第２の絶縁基板を具備し、
前記第１の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて前記画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有する表示装置であって、
前記一方の薄膜配線パターンは、外部回路からの駆動信号を印加する端子部と、印加された駆動信号を複数の画素に供給する配線部と、該配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部および前記他方の薄膜配線パターンとの交差領域に形成された絞り部とが接続された薄膜配線パターンを有し、
前記端子部、配線部、電極部および絞り部の薄膜配線パターンにおいて、同一層で形成した薄膜配線パターンは、幅が同一の１又は複数の薄膜配線サブパターンで構成されており、
前記端子部における前記薄膜配線サブパターンの上に絶縁膜を介して積層された端子パターンを有し、
前記端子パターンの幅は前記薄膜配線サブパターンの幅とは異なっており、前記絶縁膜を貫通するスルーホールを通して前記薄膜配線サブパターンと電気的に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１の絶縁基板上に形成した前記一方又は他方の薄膜配線パターンは、その薄膜配線サブパターンの各両側に沿って該薄膜配線サブパターンに接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを有し、
前記バンクで形成された溝の幅に応じて前記薄膜配線サブパターン幅が規定されていることを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記端子部、配線部、電極部および絞り部の薄膜配線パターンは、それらに必要とされる配線幅に応じて前記薄膜配線サブパターンの数が設定されていることを特徴とする請求項１乃至３の何れかに記載の表示装置。
【請求項５】
前記薄膜配線パターンのうち、前記配線部の薄膜配線パターンは２以上の平行な薄膜配線サブパターンで構成されていることを特徴とする請求項３又は４に記載の表示装置。
【請求項６】
前記第１の絶縁基板の内面に有する前記一方の薄膜配線パターンはゲート配線、前記他方の薄膜配線パターンはデータ配線であり、該一方の薄膜配線パターンの端子部は外部回路からのゲート駆動信号を印加するゲート端子部、前記配線部は印加されたゲート駆動信号を複数の画素を構成する薄膜トランジスタのゲート電極に供給するゲート配線部、前記電極部は前記ゲート配線部から分岐してそれぞれの薄膜トランジスタを構成するゲート電極部、前記絞り部は前記他方の薄膜配線との交差領域であることを特徴とする請求項１乃至５の何れかに記載の表示装置。
【請求項７】
前記第２の絶縁基板の内面には対向電極と複数色のカラーフィルタを有し、前記第１の絶縁基板との間に液晶層を有することを特徴とする請求項１乃至６の何れかに記載の表示装置。
【請求項８】
第１の絶縁基板と第２の絶縁基板を具備し、
前記第１の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて前記画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有し、
前記一方の薄膜配線パターンは、外部回路から駆動信号を印加する端子部と、印加された駆動信号を前記画素を構成する薄膜トランジスタに供給する配線部と、配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部と、前記他方の薄膜配線との交差領域に形成された絞り部とを接続したパターンを有し、
前記端子部、配線部、電極部および絞り部の薄膜配線パターンを、幅が同一の１又は複数の薄膜配線サブパターンの接続で構成し、
前記第１の絶縁基板上に前記一方の薄膜配線サブパターンの幅を規制する幅をもつ溝を形成するバンクを形成する工程と、
前記バンクの表面に撥液処理を施すと共に、当該バンクで形成される溝の底部に親液処理を施す工程と、
前記バンクで形成される溝に配線材料インクを滴下する工程と、
配線材料インクを滴下した前記第１の絶縁基板に乾燥・焼成を施して前記薄膜配線サブパターンを形成する工程を含むことを特徴とする表示装置の製造方法。
【請求項９】
前記薄膜配線パターンを構成する前記端子部、配線部、電極部および絞り部の薄膜配線サブパターンの数は、当該端子部、配線部、電極部および絞り部のそれぞれに必要とされる配線幅に応じて設定することを特徴とする請求項８に記載の表示装置の製造方法。
【請求項１０】
前記薄膜配線パターンのうち、前記配線部の薄膜配線パターンは２以上の平行な溝に配線材料インクを滴下して薄膜配線サブパターンを形成することを特徴とする請求項９に記載の表示装置の製造方法。
【請求項１１】
前記第２の絶縁基板の内面に対向電極と複数色のカラーフィルタを形成し、前記第１の絶縁基板との間に液晶層を封入する工程を含むことを特徴とする請求項８乃至１０の何れかに記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特にインクジェット法等の液体プロセスを用いて形成した薄膜配線を有する液晶パネル等の表示装置とその製造方法に関する。
【背景技術】
【０００２】
画素ごとに点灯を制御する、所謂アクティブ・マトリクス方式のフラットパネル型表示装置では、薄膜トランジスタ等のスイッチング素子（以下、薄膜トランジスタで説明）とこの薄膜トランジスタで駆動される画素電極を有する多数の画素を一方の絶縁基板上に行および列にマトリクス状に配置して構成される。そして、マトリクス配置された多数の薄膜トランジスタを行毎に選択する走査信号を供給する複数のゲート配線（一方の薄膜配線パターン）と、選択されたゲート配線に接続した薄膜トランジスタに表示データを供給する複数のデータ配線（他方の薄膜配線パターン）とは、上記行および列に対応してマトリクス状に交差配置される。そして、この各薄膜配線パターン（ゲート配線パターンとデータ配線パターン）の交差領域のそれぞれに画素が配置されている。なお、表示装置によっては、ゲート配線とデータ配線の他に当該表示装置の表示方式に応じて必要な薄膜配線パターンを有するものがある。以下の説明は、このような薄膜配線にも同様に適用できる。
【０００３】
上記のゲート配線パターンやデータ配線パターンは、ホトリソグラフィー（以下ホトリソと略記する）手法で形成するのが一般的であったが、近年、インクジェット法等の液体プロセスを用いた配線パターン形成方法が提案された。このインクジェットを用いた薄膜配線パターン形成技術は、例えば「非特許文献１」に記載されている。また、「特許文献１」には、絶縁基板にバンクで溝を形成し、この溝にインクジェット法で薄膜材料液を充填して薄膜を形成する成膜技術が開示されている。
【０００４】
絶縁基板面にバンクで溝を形成し、この溝にインクジェット法で配線材料インク（薄膜材料液）を滴下し充填して薄膜を形成する成膜技術では、バンクはホトレジストの塗布とホトマスクを用いた露光・現像プロセスで形成される。このバンクの表面は撥液処理し、溝の底部は親液処理を施す。このようなバンクの形状、接触角からの配線材料インクの盛り込み量を算出する方法に関しては特許文献２に記載がある。
【非特許文献１】「日経エレクトロニクス」（２００２．６．１７発行、６７頁から７８頁）
【特許文献１】特開２０００−３５３５９４号公報
【特許文献２】特開２００２−１３１５２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
インクジェット法等の液体プロセスにおいては、薄膜配線パターンに塗布可能な配線材料インクの総量は溝幅（パターン幅）、バンク高さ、バンクに盛り込んだ配線材料インクの接触角により規定される。薄膜配線パターンの膜厚は、バンクに盛り込んだ配線材料インクの総量とインク内の導電微粒子含有率により一義的に定まる。通常、表示装置の絶縁基板に形成される薄膜配線パターン、例えばゲート配線パターンの幅は、端子部、配線部、電極部および絞り部で異なる。
【０００６】
ゲート配線パターンは、外部回路から駆動信号を印加する端子部（所謂、パッド）と、印加された駆動信号を画素を構成する薄膜トランジスタに供給する配線部と、配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部（ゲート電極）と、他方の薄膜配線であるデータ配線パターンとの交差領域に形成された絞り部とを接続したパターンを持つ。通常、端子部はもっとも幅広く、次に配線部の幅が広く、電極部あるいは絞り部の幅は比較的狭い。特に、絞り部は交差領域での容量を低減するために、電極幅を狭くしてある。
【０００７】
そのため、幅の広狭に応じて盛り込まれる配線材料インクの盛り込み量が異なって、乾燥・焼成して得られる薄膜電極パターンの膜厚が端子部、配線部、電極部および絞り部で異なり、それぞれの境界部分でバンクの高さに対して段差が生じ、上層に成膜する絶縁層のカバレッジ不良が起こり易い。その結果、表示装置の信頼性を低下させてしまう。なお、このことは、ゲート配線に限るものでなく、データ配線、その他の配線や電極についても同様である。なお、ここでは配線や電極を纏めて配線と称することもある。
【０００８】
本発明の目的は、配線幅が異なるパターンを接続した薄膜配線パターンにおける膜厚の段差を解消して上層に成膜する絶縁層のカバレッジ不良を低減し、信頼性の高い表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明では、幅が同じなパターンを１又は複数用いることで、実質的に幅が異なる配線パターンあるいは電極パターンの接続で構成された薄膜配線パターンを得る。例えば、最小幅の配線パターンの幅を基準として、それよりも幅の広い配線パターンは最小幅の配線パターンの幅を有する配線パターンを２本またはそれ以上の複数本を平行に配置する。通常は、薄膜トランジスタのゲート電極となる配線パターンの幅を基準とする。
【００１０】
すなわち、本発明の表示装置は、第１の絶縁基板と第２の絶縁基板を具備し、第１の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有する。
【００１１】
一方の薄膜配線パターンは、外部回路からの駆動信号を印加する端子部と、印加された駆動信号を複数の画素に供給する配線部と、該配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部および他方の薄膜配線パターンとの交差領域に形成された絞り部とが接続された薄膜配線パターンを有する。
【００１２】
そして、上記目的を達成するために、本発明は、前記端子部、配線部、電極部および絞り部の薄膜配線パターンとして、同一層で形成した薄膜配線パターンを、幅が同一の１又は複数の薄膜配線サブパターンで構成した。
【００１３】
また、本発明は、前記端子部、配線部、電極部および絞り部の薄膜配線パターンとして、同一層で形成した薄膜配線パターンを、幅が同一の１又は複数の薄膜配線サブパターンで構成し、前記端子部における前記薄膜配線サブパターンの上に絶縁膜を介して積層された端子パターンを設け、前記端子パターンの幅を前記薄膜配線サブパターンの幅とは異ならせて、前記絶縁膜を貫通するスルーホールを通して前記薄膜配線サブパターンと電気的に接続した。
【００１４】
また、本発明は、第１の絶縁基板上に形成した前記一方又は他方の薄膜配線パターンは、その薄膜配線サブパターンの各両側に沿って該薄膜配線サブパターンに接する側壁の間に、当該側壁の間隔で幅が規定された溝を形成するバンクを設け、前記バンクで形成された溝の幅に応じて前記薄膜配線サブパターン幅を規定することができる。
【００１５】
また、本発明は、前記端子部、配線部、電極部および絞り部の薄膜配線パターンを、それらに必要とされる配線幅に応じて前記薄膜配線サブパターンの数を設定することができる。そして、前記薄膜配線パターンのうち、前記配線部の薄膜配線パターンを２以上の平行な薄膜配線サブパターンで構成することができる。
【００１６】
本発明は、前記第１の絶縁基板の内面に有する前記一方の薄膜配線パターンはゲート配線、前記他方の薄膜配線パターンはデータ配線とし、該一方の薄膜配線パターンの端子部は外部回路からのゲート駆動信号を印加するゲート端子部、前記配線部は印加されたゲート駆動信号を複数の画素を構成する薄膜トランジスタのゲート電極に供給するゲート配線部、前記電極部は前記ゲート配線部から分岐してそれぞれの薄膜トランジスタを構成するゲート電極部、前記絞り部は前記他方の薄膜配線との交差領域でとすることができる。
【００１７】
本発明の表示装置の製造方法は、第１の絶縁基板と第２の絶縁基板を具備し、第１の絶縁基板上には薄膜トランジスタで構成した多数の画素と、配線材料インクの滴下塗布で形成されて画素を駆動するための一方の薄膜配線パターンおよび該一方の薄膜配線パターンと交差する他方の薄膜配線パターンを少なくとも有し、一方の薄膜配線パターンは、外部回路から駆動信号を印加する端子部と、印加された駆動信号を前記画素を構成する薄膜トランジスタに供給する配線部と、配線部から分岐してそれぞれの薄膜トランジスタを構成する電極部と、他方の薄膜配線との交差領域に形成された絞り部とを接続したパターンを有し、端子部、配線部、電極部および絞り部の薄膜配線パターンを、幅が同一の１又は複数の薄膜配線サブパターンの接続で構成したものにおいて、以下の工程を備えた。
【００１８】
すなわち、第１の絶縁基板上に前記一方の薄膜配線サブパターンの幅を規制する幅をもつ溝を形成するバンクを形成する工程と、
バンクの表面に撥液処理を施すと共に、当該バンクで形成される溝の底部に親液処理を施す工程と、
バンクで形成される溝に配線材料インクを滴下する工程と、
配線材料インクを滴下した第１の絶縁基板に乾燥・焼成を施して薄膜配線サブパターンを形成する工程を含む。
【００１９】
上記本発明の製造方法において、薄膜配線パターンを構成する前記端子部、配線部、電極部および絞り部の薄膜配線サブパターンの数を、当該端子部、配線部、電極部および絞り部のそれぞれに必要とされる配線幅に応じて設定することができる。
【００２０】
また、本発明は、薄膜配線パターンのうち、配線部の薄膜配線パターンは２以上の平行な溝に配線材料インクを滴下して薄膜配線サブパターンを形成することができる。
【００２１】
そして、本発明は、第２の絶縁基板の内面に対向電極と複数色のカラーフィルタを形成し、第１の絶縁基板との間に液晶層を封入する工程により表示装置を製造する。
【発明の効果】
【００２２】
本発明により、液体プロセスで形成した配線幅が異なるパターンを接続した薄膜電極パターンにおける膜厚の段差が解消されるので、その上層に成膜する絶縁層のカバレッジ不良が低減し、信頼性の高い表示装置を実現できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の表示装置およびその製造方法の実施形態について、図面を参照して詳細に説明する。
【００２４】
先ず、本発明の配線形成の基本プロセスを説明する。図１は、本発明の配線形成の基本プロセスの流れと各プロセスにおける断面構造を示す図である。ここでは、絶縁基板１としてガラス基板を用い、その上にインクジェット装置を用いた配線材料インクの滴下塗布で薄膜配線を形成する。図１（ａ）は基本プロセスの流れを示し、図１（ｂ）は図１（ａ）の各プロセスに対応する断面図である。
【００２５】
図１において、（１）絶縁基板１に溝を形成するためのバンク２を形成する。このバンク２はホトレジストの塗布と露光・現像のホトリソグラフィプロセスで形成する。バンク２の高さ（膜厚）Ｈ１は、焼成後に得られる配線パターンの膜厚Ｈ２と同一もしくは略同一となるようにする。（２）既知の手段を用いて、形成したバンク２の表面に撥液性９Ａを施し、溝の底面に新液性９Ｂを付与する。（３）形成したバンク２で形成された溝に銀の微粒子を分散した導電性インク３を滴下して盛り込む。盛り込み量は、溝の幅と接触角θで規定される最大盛り込み量とする。（４）これを乾燥・焼成して膜厚Ｈ２の薄膜配線パターン３Ａを得る。
【００２６】
バンク２の高さ（膜厚）Ｈ１と薄膜配線パターン３Ａの膜厚Ｈ２を同一もしくは略同一とすることで、薄膜配線パターン３Ａの上層に形成する絶縁層のカバレッジ特性が良好となる。したがって、さらに上層に形成される配線や電極等との間の絶縁性が確保され、また交差部での容量のばらつきなども低減され、高品質、高信頼性の表示装置を提供できる。
【００２７】
図２は、薄膜配線パターンの一例としての表示装置のアクティブマトリクス基板に形成するゲート配線の要部平面図である。ゲート配線８の薄膜配線パターン（以下、ゲート配線パターン）は、外部回路（ゲート駆動回路）からの駆動信号を印加する端子部８ｃと、印加された駆動信号を画素を構成する薄膜トランジスタに供給する配線部８ｄと、配線部８ｄから分岐してそれぞれの薄膜トランジスタを構成する電極部８ａと、他方の薄膜配線であるデータ配線（データ配線パターン）１０との交差領域に形成される絞り部８ｂとを接続した構成となっている。
【００２８】
そして、端子部８ｃの配線幅をＷ２、配線部８ｄの配線幅をＷ１、絞り部８ｂの配線幅をＷ４、電極部８ａの配線幅をＷ３としたとき、Ｗ２>>Ｗ１≧Ｗ３≧Ｗ４となるのが一般的である。
【００２９】
図３は、図２に示したゲート配線を従来のインクジェット法で形成した場合の端子部と絞り部との焼成後の膜厚を比較して模式的に示す断面図で、図３（ａ）は端子部８ｃ、図３（ｂ）は絞り部８ｂの断面を示す。端子部８ｃの配線幅Ｗ５が最大で、絞り部８ｂの配線幅Ｗ４が最小（基準幅）とする。前記したように、インクジェット法で滴下される導電性インク（配線材料インク）３の各溝での最大盛り込み量は溝の幅すなわち両側のバンク２の間隔と高さ（Ｈ１）およびバンクの縁における導電性インクの接触角で決まる。
【００３０】
そのため、端子部８ｃには図３（ａ）に点線で示した如く盛り込まれ、絞り部８ｂには同じく点線で示した如く盛り込まれる。その後、この導電性インク３を乾燥し、焼成した配線３Ａの膜厚は、端子部８ｃではＨ２−１の高さ、絞り部８ｂではＨ２−２の高さとなる。図３では、分かり易くするために、端子部８ｃでの高さＨ２−１がバンク２の高さＨ１より高く、絞り部８ｂでの高さＨ２−２はバンク２の高さＨ１より低く図示した。しかし、両方ともバンク２の高さＨ１より高くてその高さが異なる場合、両方ともバンク２の高さＨ１より低くてその高さが異なる場合もある。
【００３１】
表１に図２に示したゲート配線を従来のインクジェット法で形成した場合の各部の配線パターン幅（溝幅）と焼成後の膜厚を一例として示した。表１では、バンク２の高さＨ１を０．４２μｍ、パターン幅をＷ２>>Ｗ１>Ｗ３>Ｗ４とした。表１に示されたように、バンク２の高さＨ１を０．４２μｍ、配線部８ｄのパターン幅（溝幅）を２０μｍとした場合に、焼成後に得られる当該配線部８ｄの膜厚はバンク２の高さ０．４２μｍとなる導電性インクを用いたとき、バンク２と配線部８ｄとの間に段差はない。しかし、端子部８ｃはバンク２から突出し、電極部８ａと絞り部８ｂはバンク２の内部に落ち込んだ状態となって、ゲート配線全体での膜厚は各部分でことなり、上層に形成するＳｉＮ等の絶縁層のカバレッジは良好なものとはならない。
【表１】
2006293291.tif 000003
【実施例１】
【００３２】
図４は、本発明の実施例１を説明するゲート配線の配線パターンの要部平面図である。ゲート配線８の薄膜配線パターン（ゲート配線パターン）は、外部回路（ゲート駆動回路）からの駆動信号を印加する端子部８ｃと、印加された駆動信号を画素を構成する薄膜トランジスタに供給する配線部８ｄと、配線部８ｄから分岐してそれぞれの薄膜トランジスタを構成する電極部８ａと、他方の薄膜配線であるデータ配線（データ配線パターン）１０との交差領域に形成される絞り部８ｂとを接続した構成となっている。図４には１画素分付近のみを示してある。
【００３３】
図４では、電極部８ａと絞り部８ｂの配線パターンの幅Ｗ０を同一の１０μｍとし、これを基準パターンとした。配線部８ｄは１０μｍの基準パターンをゲート配線の延在方向（図４の横方向）に長手方向をもつ如く２本を並列にして実効的なパターン幅を２０μｍとした。端子部８ｃは、同じく５本の基準パターンをゲート配線の延在方向に長手方向をもつ如く並列に形成して実効的なパターン幅を５０μｍとした。そして、端子部８ｃと配線部８ｄとの接続部分、および絞り部８ｂと配線部８ｄとの接続部分は基準パターンを図４の縦方向に配置した。なお、パターン幅の数値は一例である。
【００３４】
実施例１では、端子部８ｃ、配線部８ｄ、電極部８ａ、絞り部８ｂ、およびそれらの接続部を同一幅Ｗ０のパターンとしている。そして、このパターンの溝に導電性インクを最大盛り込み量で盛り込んで焼成して得られる膜厚と同じ高さのバンクを形成することで、ゲート配線８の全域で同一膜厚の配線とすることができる。
【実施例２】
【００３５】
図５は、本発明の実施例２を説明するゲート配線の配線パターンの要部平面図である。本実施例の構成は大略実施例１と同じであるが、並列する基準パターンが合流する部分の角部（複数あり）では実質的なパターン幅が基準パターンの幅より若干広くなる。実施例２では、図５に示したように、この角部の幅が基準パターンの幅と同じＷ０になるよう、当該角部に曲率を持たせた。なお、図５では、角部の外側にのみ曲率を持たせたが、その角部の内側にも対応する曲率を持たせ、あるいは適当な湾曲を持たせることでより細かな幅設定を実現できる。これにより、実施例１の効果に加えてゲート配線８の全域でさらに均一な膜厚の配線とすることができる。
【実施例３】
【００３６】
図６は、本発明の実施例３を説明するゲート配線の配線パターンの要部平面図である。本実施例も前記実施例１、実施例２と同様に、電極部８ａでは基準パターンを１本、配線部８ｄでは基準パターンを２本並列に、そして端子部８ｃでは基準パターンを５本並列に用いる。そして、絞り部８ｂでは２本の基準パターンを交差させ、配線部８ｄと端子部８ｃの接続には斜めの基準パターンを用いている。絞り部８ｂでは２本の基準パターンを交差させることで、交差部分のパターン幅は基準パターンの幅と同じＷ０となる。これにより、実施例１と同様の効果を得ることができる。なお、角部に対して、実施例２と同様の構成を加えることもできる。
【実施例４】
【００３７】
図７は、本発明の実施例４を説明するゲート配線の配線パターンの要部平面図である。本実施例は端子部８ｃを除いて図６と同様である。すなわち、電極部８ａでは基準パターンを１本、配線部８ｄでは基準パターンを２本並列に用い、絞り部８ｂでは２本の基準パターンを交差させ、配線部８ｄと端子部８ｃの接続には斜めの基準パターンを用いている。そして、本実施例では、端子部８ｃを図７の横方向、すなわち端子部８ｃの延在方向に沿って縦方向の基準パターンを複数本並列に配列した。複数本並列に配列した上下端は同じく基準パターンで共通に接続している。並列に配列する本数は、端子部８ｃの長さを基準パターンの幅で除した数となる。本実施例は、実施例６の効果に加え、端子部８ｃの長さが長い場合、あるいは端子部８ｃの幅が広い場合に
好適な構成である。なお、角部に対して、実施例２と同様の構成を加えることもできる。
【００３８】
図８は、ゲート配線に外部回路を接続するためのフレキシブルプリント基板の端子とゲート配線の端子部の接続構造を説明する平面図である。このゲート配線のパターンは図７を例としているが、他の実施例のパターンのゲート配線でも同様である。また、図９は、図８のＢ―Ｂ’線に沿った断面図である。上記した各実施例で説明したゲート配線の端子部８ｃは、フレキシブルプリント基板の端子５を重ねて圧着接続して外部回路（ゲート配線駆動回路等）と電気的に接続される。
【００３９】
このゲート配線８のパターンは、図７と同様に、電極部８ａでは基準パターンを１本、配線部８ｄでは基準パターンを２本、絞り部８ｂでは２本の基準パターンを交差させ、配線部８ｄと端子部８ｃの接続には斜めの基準パターンを用いている。
【００４０】
図９に示したように、外部回路にゲート配線を接続するフレキシブルプリント基板の端子５は、ゲート配線８の端子部８ｃを構成する基準パターン部８ｃｓの上に導電粒子４ａ、４ｂを含む粘着材４を介在させ、矢印Ｆのように加圧し、加熱するプロセスで接続される。このとき、フレキシブルプリント基板の端子５と端子部８ｃの基準パターン部８ｃｓとの間に介在された導電粒子４ａが端子５と端子部８ｃの基準パターン部８ｃｓを電気的に接続する。しかし、端子部８ｃの基準パターン部８ｃｓの間に有するバンク２の上に位置した導電粒子４ｂは端子５と端子部８ｃの基準パターン部８ｃｓの電気的接続には寄与しない。
【００４１】
導電粒子は原理的にはフレキシブルプリント基板の端子５とゲート配線の端子部８ｃの基準パターン部８ｃｓとの間で両者を点接触で接続するため、フレキシブルプリント基板の端子５がゲート配線の端子部８ｃとの接続はゲート配線の端子部８ｃの基準パターン部８ｃｓのパターン幅内で点接触する部分である。言い換えれば、フレキシブルプリント基板の端子５は実質的にゲート配線の端子部８ｃの基準パターン部８ｃｓの幅と等価なものとなる。したがって、この接続部分の接続のための両端子の実効面積は極めて小さくなり、接続部分の抵抗は無視できない。これを対策した実施例を以下で説明する。
【実施例５】
【００４２】
図１０は、本発明の実施例５を説明するゲート配線の配線パターンの要部平面図である。このゲート配線のパターンも図７を例としているが、他の実施例のパターンのゲート配線でも同様である。また、図１１は、図１０のＡ―Ａ’線に沿った断面図である。なお、図１０には、図１１に示したフレキシブルプリント基板の端子５は図示を省略してある。図１１において、ガラス基板１の表面にはバンク２の溝に形成された端子部８ｃの基準パターン部８ｃｓが配置されている。端子部８ｃの基準パターン部８ｃｓとバンク２を覆ってゲート絶縁膜２０としてＳｉＮ膜が成膜され、さらに、この上に保護膜７が成膜されている。この保護膜７は既知のパッシベーション膜に相当し、後述する図１３では画素電極形成用のバンクの上に成膜される絶縁層である。
【００４３】
実施例５では、ゲート配線の端子部分を二層構造とした。二層構造の下層は図７の端子部を８ｃである。上記の保護膜７とゲート絶縁膜２０を貫通するスルーホール６ａを通して下層の基準パターン部８ｃｓに接続する上層の端子パターン６を成膜する。上層の端子パターン６はＩＴＯが好適であり、この場合は画素形成用バンク１２０（図１３参照）を用いて画素電極と同じプロセスで形成される。
【００４４】
実施例５における端子部を８ｃの上層の端子パターン６は下層の配線パターンと同一の幅とする必要はなく、自由に幅を設定できる。フレキシブルプリント基板の端子５は端子パターン６の上部に導電粒子４ａを含む粘着材４を介在させ、図９と同様に加圧し、加熱するプロセスで接続される。このとき、フレキシブルプリント基板の端子５と端子部８ｃと接続する上層の端子パターン６との間に介在された導電粒子４ａが端子５と端子パターン６を接続する。結果として、端子５と端子部８ｃの基準パターン部８ｃｓが電気的に接続される。
【００４５】
実施例５の構成としたことにより、端子パターン６の幅を任意に設計でき、両端子部分を低抵抗で確実に接続することができ、信頼性の向上に資する。なお、基準パターンの角部に対して実施例２と同様の形状を加えることができる。また、実施例５の端子部の構造を前記した実施例１乃至４に適用して、実施例５と同様の効果を得ることができる。
【００４６】
以上の各実施例はゲート配線を例としたが、本発明はデータ線、その他の配線の形成にも同様に適用できることは言うまでもない。
【００４７】
図１２は、本発明を適用する表示装置の一例としての液晶表示装置を構成する液晶パネルの１画素を説明する平面図である。図１２は液晶パネルの一方の基板（薄膜トランジスタ基板、ＴＦＴ基板とも言う）の部分平面図である。図１２には、画素（ピクセル、フルカラー表示ではサブピクセル）の構成要素の中のゲート配線８（走査信号線または水平信号線とも称する）、データ配線１０（映像信号線または垂直信号線とも称する）、透明な画素電極４０、薄膜トランジスタ（ＴＦＴ）１２を示してある。薄膜トランジスタ１２はゲート配線８から延びるゲート電極８ａ、データ配線１０から延びるドレイン電極１０ａ、画素電極４０に接続するソース電極１０ｂのみ示し、２１は活性層である半導体層である。なお、ドレイン電極とソース電極は動作中に入れ替わるが、ここでは説明の都合上、上記のように固定して説明する。
【００４８】
一つの画素は隣り合う各２本のゲート配線８，８と、データ配線１０，１０で囲まれた領域に形成される。選択されたゲート配線８に繋がる薄膜トランジスタ１２に対してデータ配線１０から表示データを供給することで、対応する薄膜トランジスタ１２が導通してそのソース電極に接続した画素電極４０に電位を与える。その結果、図示しない他方の基板（対向基板、カラーフィルタ基板（ＣＦ基板））に有する対向電極（共通電極）との間に電界が形成される。この電界により、二枚の基板の間に挟持された液晶層の液晶分子の配向方向が変更されて入射する外光の透過を制御する。この制御を二次元配列した複数の画素について行うことにより、画像を表示する。
【００４９】
図１３は、図１２のＨ−Ｈ’に沿って切断した断面を他方の基板であるカラーフィルタ基板（第２の基板、ＣＦ基板）と共に示す断面図である。液晶表示装置を構成する液晶パネルは、ＴＦＴ基板４２とＣＦ基板４３を有する。ＴＦＴ基板４２は、ガラス基板１の内面に透明の絶縁材で形成したゲート配線用のバンク２、ゲート配線８、絶縁層である窒化シリコン（ＳｉＮ）膜２０、真性半導体２１ｂとＮ型半導体２１aからなる半導体層２１、窒化シリコン（ＳｉＮ）膜２０上に絶縁材で形成したデータ配線用のバンク１１０、データ配線１０、保護膜２３、データ配線用バンク１１０及びデータ配線１０上に形成した画素電極用バンク１２０、ＩＴＯを好適とする透明画素電極４０、ＴＦＴ基板側の配向膜２４を有する。薄膜トランジスタ１２はゲート配線８から延びるゲート電極８a、半導体層２１、データ配線１０から延びるドレイン電極１０aおよびソース電極１０bで構成される。
【００５０】
ＣＦ基板４３は、ガラス基板２５の内面にブラックマトリクス２７で区画したカラーフィルタ２６を有し、その上層に保護膜（平滑層）２８、透明な対向電極（共通電極）４１、ＣＦ基板側の配向膜２９を有する。そして、このＣＦ基板４３をＴＦＴ基板４２に貼り合せ、その貼り合せ間隙に液晶層３０を挟持し、ＴＦＴ基板４２の外面に偏光板３１を積層し、ＣＦ基板４３の外面に偏光板３２を積層して構成される。
【００５１】
ゲート配線８、データ配線１０、ドレイン電極１０ａおよびソース電極１０ｂはバンクで形成された溝にインクジェット法で配線材料インクを滴下して形成される。配線材料インクとしては、Ａｇが多く用いられるが、Ａｇの他にＣｕ、Ａｕやこれらの合金等を含有するものもある。インクジェットに用いるインクの形態も金属微粒子を溶媒に分散させたものや金属錯体としたもの、またそれらを組み合わせたものでも良い。また、ＮｉやＣｏ等の配線材料インクを前述のＡｇやＣｕ配線のキャップメタルとして積層してゲート配線８を形成しても良い。
【００５２】
ゲート配線８およびゲート電極８aを形成後、プラズマＣＶＤ装置にてゲート絶縁層２０となるＳｉＮ膜を成膜し、その上に真性半導体（非晶質Ｓｉ）２１ｂとＮ型半導体(非晶質Ｓｉ)２１ａからなる半導体層２１を成膜する。例えば、ゲート絶縁層２０の膜厚は３５０ｎｍ、真性半導体とＮ型半導体の膜厚はそれぞれ１４０ｎｍ、４０ｎｍとする。ここで、ホトリソグラフィ工程を用いて、半導体層２１（真性半導体とＮ型半導体の積層）をエッチング（フッ素系ガス使用）でパターン加工する。
【００５３】
続いて、データ配線１０はゲート配線８と同じように、データ配線用バンク１１０をホトリソグラフィ工程で形成した後、配線材料インク３をインクジェット装置により滴下塗布し、ドレイン電極１０ａおよびソース電極１０ｂを形成する。次に、形成したドレイン電極１０ａとソース電極１０ｂのパターンをマスクとして、Ｎ型半導体２１ａをドライエッチングでパターン加工する。さらに、プラズマＣＶＤ装置を用いてＳｉＮの保護膜２３を３５０ｎｍの厚さで成膜する。
【００５４】
透明画素電極４０も前記ゲート配線８、データ配線１０と同様に、画素電極用バンク１２０を形成した後、スズ添加酸化インジウム（ＩＴＯ）をインク材料化して、インクジェット装置により、画素電極用バンク１２０内に滴下塗布する。こうして、液晶表示装置のＴＦＴ基板が作製される。
【００５５】
一方、対向基板であるＣＦ基板４３は、ガラス基板２５上にスパッタ法によりＣｒ膜を形成後、ホトリソグラフィ工程、エッチング工程を経てブラックマトリクス２７を形成する。続いて赤の色料を分散したレジストをスピンコートで１．５μｍの厚さで塗布し、ホトリソグラフィ工程によりカラーフィルタ２６の赤を形成する。緑、青も同様の工程を繰り返すことで赤、緑、青３色のカラーフィルタ２６を形成する。
【００５６】
さらに、アクリル樹脂による保護膜２８を厚さ２μｍで形成後、ＩＴＯ膜を厚さ１５０ｎｍにスパッタ成膜することで共通透明電極４１が形成される。こうして、対向基板が作製される。カラーフィルタの赤、緑、青はホトリソグラフィ工程によらず、インクジェット法や各種印刷法で形成しても良い。なお、上記の寸法は、あくまで一例である。
【００５７】
以上の工程で作製したＴＦＴ基板４２およびＣＦ基板４３にはさらに、配向膜２４、配向膜２９を塗布し、ラビング等による配向制御能付与、スペーサビーズの分散後、ＴＦＴ基板４２とＣＦ基板４３を貼り合わせ、液晶層３０を封入する。そして、偏光板３１、３２の貼り付けといった工程を経て液晶パネルが完成する。この液晶パネルに周辺回路等を接続し、バックライトの設置、ケースによる一体化を行って液晶表示装置が組み立てられる。
【００５８】
本発明により、幅が狭く膜厚が均一なゲート配線やデータ配線が形成でき、画素領域の高開口率化、ゲート配線８の低抵抗化、低容量化が実現でき、高開口率で低消費電力の液晶表示装置を提供できる。
【００５９】
図１４は、本発明を適用した液晶パネル用のＴＦＴ基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。なお、図１４にはバックライトの図示は省略してある。ＴＦＴ基板４２には、ゲート配線８、データ配線１０がマトリクス状に設けられ、表示領域ＡＲを構成している。図１４には、カラーフィルタ基板（ＣＦ基板）側に形成する共通透明電極（対向電極）７も示してある。ゲート配線８はゲート配線駆動回路（走査信号線駆動回路）５０で駆動される。また、データ配線１０はデータ配線駆動回路（映像信号線駆動回路）６０で駆動される。
【００６０】
ゲート配線駆動回路５０とデータ配線駆動回路６０には、表示制御回路８０からのタイミング信号、表示データ信号が供給されるとともに、電源回路７０から所要の電圧が印加される。表示制御回路８０は外部信号源９０から表示信号を受けて上記のタイミング信号、表示データ信号を生成する。CF基板に有する共通透明電極７には、ＴＦＴ基板４２に設けた接続端子Ｖｃｏｍを介して共通電極電圧が供給される。
【００６１】
以上説明した表示装置は、液晶パネル用のＴＦＴ基板の配線形成のみに適用されるものではなく、有機ＥＬパネル、その他の同様な表示装置のパネルや他の電子装置の配線形成基板にも適用可能である。
【図面の簡単な説明】
【００６２】
【図１】本発明の配線形成の基本プロセスの流れと各プロセスにおける断面構造を示す図である。
【図２】薄膜配線パターンの一例としての表示装置のアクティブマトリクス基板に形成するゲート配線の要部平面図である。
【図３】図２に示したゲート配線を従来のインクジェット法で形成した場合の端子部と絞り部との焼成後の膜厚を比較して模式的に示す断面図である。
【図４】本発明の実施例１を説明するゲート配線の配線パターンの要部平面図である。
【図５】本発明の実施例２を説明するゲート配線の配線パターンの要部平面図である。
【図６】本発明の実施例３を説明するゲート配線の配線パターンの要部平面図である。
【図７】本発明の実施例４を説明するゲート配線の配線パターンの要部平面図である。
【図８】ゲート配線に外部回路を接続するためのフレキシブルプリント基板の端子とゲート配線の端子部の接続構造を説明する平面図である。
【図９】図８のＢ―Ｂ’線に沿った断面図である。
【図１０】本発明の実施例５を説明するゲート配線の配線パターンの要部平面図である。
【図１１】図１０のＡ―Ａ’線に沿った断面図である。
【図１２】液晶パネルの1画素の構成をより詳細に説明する平面図である。
【図１３】図１２のＨ−Ｈ’に沿って切断した断面を他方の基板であるカラーフィルタ基板と共に示す断面図である。
【図１４】本発明を適用した液晶パネル用のＴＦＴ基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。
【符号の説明】
【００６３】
１・・・・絶縁基板（ガラス基板）、２・・・・バンク、３・・・・配線材料インク、４・・・・粘着材、４ａ,４ｂ・・・・導電粒子、５・・・・フレキシブルプリント基板の端子、６・・・・上層の端子パターン、７・・・・保護膜、８・・・・ゲート配線（ゲート配線パターン）、８ａ・・・・電極部、８ｂ・・・・絞り部、８ｃ・・・・端子部、８ｄ・・・・配線部、８ｃｓ・・・・端子部８ｃを構成する基準パターン部、９Ａ・・・・撥液性、９Ｂ・・・・新液性、１０・・・・データ配線、１０a・・・・ドレイン電極、１０b・・・・ソース電極、１２・・・・薄膜トランジスタ（ＴＦＴ）、２０・・・・ＳｉＮ膜、２１・・・・半導体層、２１ａ・・・・ｎ型半導体、２１ｂ・・・・真性半導体、２３・・・・保護膜、２４・・・・配向膜、２５・・・・ガラス基板、２６・・・・カラーフィルタ、２７・・・・ブラックマトリクス、２８・・・・保護膜、２９・・・・配向膜、３０・・・・液晶層、３１…偏光板、３２・・・・偏光板、４０・・・・画素電極、４１・・・・共通電極（対向電極）、４２・・・・ＴＦＴ基板、４３・・・・ＣＦ基板。
【図１】
2006293291.tif 000004
【図２】
2006293291.tif 000005
【図３】
2006293291.tif 000006
【図４】
2006293291.tif 000007
【図５】
2006293291.tif 000008
【図６】
2006293291.tif 000009
【図７】
2006293291.tif 000010
【図８】
2006293291.tif 000011
【図９】
2006293291.tif 000012
【図１０】
2006293291.tif 000013
【図１１】
2006293291.tif 000014
【図１２】
2006293291.tif 000015
【図１３】
2006293291.tif 000016
【図１４】
2006293291.tif 000017