(57)【要約】【課題】  光干渉による近接効果の影響を小さくするとともにコマ収差をはじめとした投影レンズの収差の影響を小さくして、半導体装置全体として寸法精度を向上させる。【解決手段】  反転する２種類の位相の開口部を有する位相シフトマスクの露光により、所定の回路ブロック領域１０２のレジスト２００上に、互いに平行な複数のゲートパターン２０４を形成するパターン形成方法であって、隣接するゲートパターン２０４の間隔が予め設定された最大許容ピッチを超える場合には、隣接するゲートパターン２０４の間にゲートパターン２０４に対して平行かつ距離が最大許容ピッチより小さい仮想パターン２０８を設定して、並設される各ゲートパターン２０４及び仮想パターン２０８の間に並設方向について交互に異なる種類の位相が割り当てられるようにした。【選択図】  図１
2006259381.tif 000002
【特許請求の範囲】
【請求項１】
反転する２種類の位相の開口部を有する位相シフトマスクの露光により、所定の回路ブロック領域のレジスト上に、互いに平行な複数のゲートパターンを形成するパターン形成方法であって、
隣接する前記ゲートパターンの間隔が予め設定された最大許容ピッチを超える場合には、隣接するゲートパターンの間に該ゲートパターンに対して平行かつ距離が最大許容ピッチより小さい仮想パターンを設定して、並設される前記各ゲートパターン及び前記仮想パターンの間に並設方向について交互に異なる種類の前記位相が割り当てられるようにしたことを特徴とするパターン形成方法。
【請求項２】
前記各ゲートパターン及び前記仮想パターンの両端を前記回路ブロック領域の周縁まで延長したことを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
前記各ゲートパターン及び前記仮想パターンの前記回路ブロック領域の周縁まで延長された部分を、トリムマスクの露光により消去することを特徴とする請求項２に記載のパターン形成方法。
【請求項４】
前記レジスト上に形成された前記仮想パターンを、トリムマスクの露光により消去することを特徴とする請求項１から３のいずれか一項に記載のパターン形成方法。
【請求項５】
請求項１のパターン形成方法を用いて、所定の回路ブロック領域のレジスト上に複数のゲートパターン及び仮想パターンを形成した後、
前記各ゲートパターン及び前記仮想パターンを用いてエッチング処理を行い、前記ゲートパターンに対応するゲート電極及び前記仮想パターンに対応する犠牲電極を基板上に形成した後、
新たに生成されたレジスト上に、前記犠牲電極を消去するための消去パターンを消去用マスクの露光により形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項２のパターン形成方法を用いて、所定の回路ブロック領域のレジスト上に複数のゲートパターン及び仮想パターンを形成した後、
前記各ゲートパターン及び前記仮想パターンを用いてエッチング処理を行い、前記ゲートパターンに対応するゲート電極及び前記仮想パターンに対応する犠牲電極を前記回路ブロック領域の周縁まで延長された状態で基板上に形成した後、
新たに生成されたレジスト上に、前記各ゲートパターンの前記回路ブロック領域の周縁まで延長された部分及び前記犠牲電極を消去するための消去パターンを消去用マスクの露光により形成することを特徴とする半導体装置の製造方法。
【請求項７】
請求項１から４のいずれか一項のパターン形成方法に用いられ、所定の回路ブロック領域のレジスト上に、互いに平行な複数のゲートパターンを形成するための位相シフトマスクであって、
前記各ゲートパターンに対応して所定方向へ延びる複数のゲート用遮光部と、
互いの距離が予め設定された最大許容ピッチを超える隣接した前記ゲートパターン間に形成され該ゲートパターンに対して平行かつ距離が最大許容ピッチより小さい仮想パターンに対応して、前記各ゲート用遮光部と平行に延びる仮想用遮光部と、を備え、
並設された前記各ゲート用遮光部及び前記仮想用遮光部の間に、反転する２種類の位相の開口部が、並設方向について交互に配されることを特徴とする位相シフトマスク。
【請求項８】
前記各ゲート用遮光部及び前記仮想用遮光部は、前記各ゲートパターン及び前記仮想パターンの両端が前記回路ブロック領域の周縁まで延長されるように形成されることを特徴とする請求項７に記載の位相シフトマスク。
【請求項９】
請求項１から４のいずれか一項のパターン形成方法に用いられ、所定の回路ブロック領域のレジスト上に、互いに平行な複数のゲートパターンを形成するための位相シフトマスクの設計方法であって、
前記各ゲートパターンに対応して所定方向へ延びる複数のゲート用遮光部を設定し、
前記レジスト上の隣接するパターンの距離が予め設定された最大許容ピッチを超えないよう仮想パターンを形成する仮想用遮光部を、前記各ゲート用遮光部の間に選択的に設定し、
並設された前記各ゲート用遮光部及び前記仮想用遮光部の間に、反転する２種類の位相の開口部を、並設方向について交互に配されるよう設定することを特徴とする位相シフトマスクの設計方法。
【請求項１０】
前記各ゲート用遮光部及び前記仮想用遮光部を、前記各ゲートパターン及び前記仮想パターンの両端が前記回路ブロック領域の周縁まで延長されるよう設定することを特徴とする請求項９に記載の位相シフトマスクの設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反転する２種類の位相の開口部を有する位相シフトマスクの露光により、所定の回路ブロック領域のレジスト上に、互いに平行な複数のゲートパターンを形成するパターン形成方法と、このパターン形成方法に用いられる位相シフトマスクと、この位相シフトマスクの設計方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化に伴い、リソグラフィ工程、とりわけゲート電極のためのゲートパターンを形成する工程では、露光波長よりもはるかに小さい微細なパターンの形成が要求されている。ここで、幅が露光波長のおよそ半分以下のパターンの形成は、従来からの通常の露光手法では非常に困難であることから、高い解像度を得るべく様々な技術が検討されている。
【０００３】
このような技術のうち、フォトマスクにおける隣接する開口部の透過光の位相が反転するように構成して、正負の光電場が互いの干渉によって相殺されることを利用して、高い解像度を得る手法が有望視されている（例えば、特許文献１参照。）。このように、フォトマスクとしてレベンソン型の位相シフトマスクを用いる場合は、反転する位相どうしの境界部分に不要なフェーズエッジが生じて、不要なレジストパターンが形成される。この不要なレジストパターンを消去するために、トリムマスクと呼ばれるフォトマスクに交換して２回目の露光を行うものが一般的であり、レベンソン位相シフト方式では２種類のフォトマスクが用いられることとなる（例えば、特許文献２参照。）。
【０００４】
以下、従来のパターン形成方法、位相シフトマスク等について説明する。図８に従来の半導体装置のゲート電極の配置状態を示す。
図８に示すように、この半導体装置５００では、所定の回路ブロック領域５０２において、複数のゲート電極５０４が互いに直交する方向へ延びているので、レジスト上に形成される複数のゲートパターンもまた直交することとなる。このようにゲートパターンが配置されると、回路ブロック領域のどこかで隣接する開口部が同位相となる部分が生じやすくなる。
【０００５】
図９に従来の半導体装置に用いられる位相シフトマスクの模式的な平面図を示し、図１０に従来の半導体装置に用いられるトリムマスクの模式的な平面図を示す。
図９に示すように、位相シフトマスク６００では、各ゲートパターンに対応してゲート用遮光部６０４が形成され、ゲート用遮光部６０４を取り囲む領域は、０に相当する位相の開口部６１２と、πに相当する位相の開口部６１４が割り当てられる。図９に示すように、反転する位相の開口部６１２，６１４が隣接している箇所が存在しているため、レジスト上に形成される不要なフェーズエッジを消去するために、図１０に示すような開口部７１６を有するトリムマスク７００を用いて２回目の露光を行っている。
【特許文献１】特開昭５７−６２０５２号公報
【特許文献２】特開２００３−１６８６４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、レベンソン位相シフト方式では、高コヒーレント照明を用いて光波の干渉を積極的に利用する結像方法であるため、光干渉に起因する近接効果の影響が大きい。具体的には、パターンの疎密やシフタ幅により形成されるゲートパターンの形状が変化したり、パターンラインの端部が後退したり、パターンの角部が丸まったりすることがある。すなわち、複数のゲート電極を互いに平行に配置したとしても、隣接するゲートパターン同士の距離が変化することから、ゲートパターンの寸法や形状が変化することがある。この変化を、ＯＰＣにより補正することとなるが、元の寸法、形状等の変動が大きいので補正するにも限界がある。
【０００７】
また、レベンソン位相シフト方式では、上述のように高コヒーレント照明を用いて光波の干渉を積極的に利用する結像方法であるため、光波の歪み、すなわち投影レンズの収差の影響が大きくなる。特に、光軸に垂直な面内方向に像の流れを生じさせるコマ収差では、像の流れる量はパターン間の距離により変化する。すなわち、隣接するゲートパターン同士の距離が大きく変化する場合は、この距離に依存してパターンの寸法がばらつくことになる。
【課題を解決するための手段】
【０００８】
本発明によれば、反転する２種類の位相の開口部を有する位相シフトマスクの露光により、所定の回路ブロック領域のレジスト上に、互いに平行な複数のゲートパターンを形成するパターン形成方法であって、隣接する前記ゲートパターンの間隔が予め設定された最大許容ピッチを超える場合には、隣接するゲートパターンの間に該ゲートパターンに対して平行かつ距離が最大許容ピッチより小さい仮想パターンを設定して、並設される前記各ゲートパターン及び前記仮想パターンの間に並設方向について交互に異なる種類の前記位相が割り当てられるようにしたことを特徴とするパターン形成方法が提供される。
【０００９】
また、本発明によれば、このパターン形成方法を用いて、所定の回路ブロック領域のレジスト上に複数のゲートパターン及び仮想パターンを形成した後、前記各ゲートパターン及び前記仮想パターンを用いてエッチング処理を行い、前記ゲートパターンに対応するゲート電極及び前記仮想パターンに対応する犠牲電極を基板上に形成した後、新たに生成されたレジスト上に、前記犠牲電極を消去するための消去パターンを消去用マスクの露光により形成することを特徴とする半導体装置の製造方法が提供される。
【００１０】
このパターン形成方法及び半導体装置の製造方法においては、隣接するゲートパターンの間隔が予め設定された最大許容ピッチを超える場合に、ゲートパターンの間に仮想パターンを設定したので、各ゲートパターン及び仮想パターンのうち隣接するパターンどうしの距離は最大許容ピッチよりも小さくなる。これにより、パターン間の距離が設計最小ピッチと最大許容ピッチの間に収まり、パターン間の距離が同一の回路ブロック領域で大きく変動しないので、光干渉による近接効果の影響を小さくするとともに、コマ収差をはじめとした投影レンズの収差の影響を小さくすることができる。
【００１１】
また、各ゲートパターン及び仮想パターンが全て平行に形成されており、これらの並設方向について交互に異なる種類の位相が割り当てられるので、位相シフトマスクにおいて隣接する開口部の位相が同位相となる組み合わせはなく、レベンソン位相シフト方式の利点を最大限に発揮させて、全てのパターンについて解像度を飛躍的に向上させることができる。
【００１２】
また、本発明によれば、所定の回路ブロック領域のレジスト上に互いに平行な複数のゲートパターンを形成するための位相シフトマスクであって、各ゲートパターンに対応して所定方向へ延びる複数のゲート用遮光部と、互いの距離が予め設定された最大許容ピッチを超える隣接した前記ゲートパターン間に形成され該ゲートパターンに対して平行かつ距離が最大許容ピッチより小さい仮想パターンに対応して、各ゲート用遮光部と平行に延びる仮想用遮光部と、を備え、並設された前記各ゲート用遮光部及び前記仮想用遮光部の間に、反転する２種類の位相の開口部が、並設方向について交互に配されることを特徴とする位相シフトマスクが提供される。
【００１３】
この位相シフトマスクにおいては、各ゲートパターンに対応するゲート用遮光部に加えて、仮想用遮光部を備えたので、露光を行った際にレジスト上に形成される各ゲートパターン及び仮想パターンのうち隣接するパターンどうしの距離は最大許容ピッチよりも小さくなる。これにより、パターン間の距離が設計最小ピッチと最大許容ピッチの間に収まり、パターン間の距離が同一の回路ブロック領域で大きく変動しないので、光干渉による近接効果の影響を小さくするとともに、コマ収差をはじめとした投影レンズの収差の影響を小さくすることができる。
【００１４】
また、各ゲート用遮光部及び仮想用遮光部が全て平行に形成されており、これらの並設方向について反転する２種類の位相の開口部が交互に配されるので、隣接する開口部の位相が同位相となる組み合わせはなく、レベンソン位相シフト方式の利点を最大限に発揮させて、全てのパターンについて解像度を飛躍的に向上させることができる。
【００１５】
また、本発明によれば、所定の回路ブロック領域のレジスト上に、互いに平行な複数のゲートパターンを形成するための位相シフトマスクの設計方法であって、各ゲートパターンに対応して所定方向へ延びる複数のゲート用遮光部を設定し、前記レジスト上の隣接するパターンの距離が予め設定された最大許容ピッチを超えないよう仮想パターンを形成する仮想用遮光部を、各ゲート用遮光部の間に選択的に設定し、並設された前記各ゲート用遮光部及び前記仮想用遮光部の間に、反転する２種類の位相の開口部を、並設方向について交互に配されるよう設定したことを特徴とする位相シフトマスクの設計方法が提供される。
【００１６】
この位相シフトマスクの設計方法においては、各ゲートパターンに対応するゲート用遮光部を設定しておき、レジスト上の隣接するパターンの距離が予め設定された最大許容ピッチを超えないよう仮想パターンを形成する仮想用遮光部を、各ゲート用遮光部の間に選択的に設定したので、このように設計された位相シフトマスクを用いて露光を行った際に、レジスト上に形成される各ゲートパターン及び仮想パターンのうち隣接するパターンどうしの距離は最大許容ピッチよりも小さくなる。これにより、パターン間の距離が設計最小ピッチと最大許容ピッチの間に収まり、パターン間の距離が同一の回路ブロック領域で大きく変動しないので、光干渉による近接効果の影響を小さくするとともに、コマ収差をはじめとした投影レンズの収差の影響を小さくすることができる。
【００１７】
また、位相シフトマスクは、各ゲート用遮光部及び仮想用遮光部が全て平行に形成され、これらの並設方向について反転する２種類の位相の開口部が交互に配されるので、隣接する開口部の位相が同位相となる組み合わせはなく、レベンソン位相シフト方式の利点を最大限に発揮させて、全てのパターンについて解像度を飛躍的に向上させることができる。
【発明の効果】
【００１８】
本発明によれば、パターン間の距離が同一の回路ブロック領域で大きく変動しないので、光干渉による近接効果の影響を小さくするとともにコマ収差をはじめとした投影レンズの収差の影響を小さくすることができ、半導体装置全体として寸法精度を飛躍的に向上させることができる。従って、リソグラフィ工程におけるフォーカスマージン、露光マージン等の各種マージンを大きく確保することができ、さらなる半導体装置の高集積化に対応して各パターンのさらなる微細化を図ることができるし、半導体装置の歩留まりも向上する。
【発明を実施するための最良の形態】
【００１９】
図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。尚、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。また、各図において、マスクの開口部に斜線、破線、スクリーン等を施しているが、これは説明のために施したものであって、斜線、破線、スクリーン等が施された部位が断面を形成しているわけではない。
【００２０】
図２は本発明の一実施形態を示す半導体装置の模式的な平面図である。
図２に示すように、この半導体装置１００は、基板上の所定の回路ブロック領域１０２に、互いに平行な複数のゲート電極１０４が形成されたものである。ここで、回路ブロック領域１０２は、平面視で略四角形状に形成されている。また、各ゲート電極１０４は、回路ブロック領域１０２の一辺と略平行に同方向（図２においては上下方向）へ延びている。各ゲート電極１０４は、両端が回路ブロック領域１０２の周縁１０６より内側となるよう形成されている。
【００２１】
この回路ブロックとしては、ＮＯＴ素子、ＮＡＮＤ素子のような論理回路ブロックでもよいし、これらを複数組み合わせた論理回路ブロックやメモリ回路ブロックであってもよい。
【００２２】
図２には、回路ブロック領域１０２内に、３つのゲート電極１０４が平行に配された状態を示している。並設方向について一方（図２中左側）と他方（図２中右側）のゲート電極１０４は、中央のゲート電極１０４に比して長く形成されている。一方のゲート電極１０４と中央のゲート電極１０４の距離は約５００ｎｍであり、他方のゲート電極１０４と中央のゲート電極１０４の距離は約２００ｎｍとなっている。また、各ゲート電極１０４の幅寸法は、約７０ｎｍとなっている。
【００２３】
この半導体装置１００は、ゲート電極１０４のためのゲートパターン２０４を形成するリソグラフィ工程を経て製造される。本実施形態のパターン形成方法は、図３に示す反転する２種類の位相の開口部３１２，３１４を有する位相シフトマスク３００の露光により、所定の回路ブロック領域１０２のレジスト２００上に、互いに平行な複数のゲートパターン２０４を形成するパターン形成方法である。
【００２４】
図１に示すように、このパターン形成方法は、隣接するゲートパターン２０４の間隔が予め設定された最大許容ピッチを超える場合には、隣接するゲートパターン２０４の間にゲートパターン２０４に対して平行かつ距離が最大許容ピッチより小さい仮想パターン２０８を設定して、並設される各ゲートパターン２０４及び仮想パターン２０８の間に並設方向について交互に異なる種類の位相が割り当てられるようにしている。
【００２５】
本実施形態については、最大許容ピッチは３００ｎｍに設定されている。尚、設計ルールとして最小許容ピッチは２００ｎｍに設定され、最大許容ピッチは最小許容ピッチ２００ｎｍの１．５倍となっている。この最大許容ピッチは、最小許容ピッチの約１．３倍〜約１．７倍であることが望ましい。また、最小許容ピッチの約１．３倍〜約１．４倍がさらに望ましい。
【００２６】
また、本実施形態では、波長が１９３ｎｍのＡｒＦを用いて露光が行われ、最大許容ピッチはこの露光波長の約１．５倍となっている。また、開口数（ＮＡ）は０．６８であり、（露光波長／開口数）が約２８３．８ｎｍとなっている。すなわち、本実施形態においては、最大許容ピッチは（露光波長／開口数）の約１．０６倍となっている。ここで、最大許容ピッチは、（露光波長／開口数）の約０．９倍〜約１．３倍であることが望ましい。また、（露光波長／開口数）の約０．９倍〜約１．０倍がさらに望ましい。
【００２７】
ここで、図４に、開口数（ＮＡ）が０．６８、ＡｒＦの露光という条件で、幅寸法が７０ｎｍに設定されたパターンを形成する際に、隣接するパターンとの距離と、パターンの寸法変動を調べた実験データを示す。図４に示すように、隣接するパターンの距離が約２００ｎｍから約７００ｎｍまで変化すると、パターンの幅寸法は約５５ｎｍから約８５ｎｍまで変化する。このように、隣接するパターンの距離は短ければ短いほどよいことがわかる。
【００２８】
また、図５に、開口数（ＮＡ）が０．６８、ＡｒＦの露光という条件で、幅寸法が７０ｎｍに設定されたパターンを形成する際に、一方側に隣接するパターンまでの距離と他方側に隣接するパターンまでの距離が異なる場合の、コマ収差量と２本のパターンの寸法差についての計算データを示す。図５に示すように、０に相当する位相が割り当てられる一方側の距離を２００ｎｍで一定とし、πに相当する位相が割り当てられる他方側の距離を２４０ｎｍから９００ｎｍまで変化させたところ、他方側の距離が３００ｎｍまでは比較的寸法差が小さいという結果が得られている。
【００２９】
ここで、一方のゲートパターン２０４と中央のゲートパターン２０４の距離は約５００ｎｍであり、最大許容ピッチより大きくなっている。これにより、図１に示すように、一方のゲートパターン２０４と中央のゲートパターン２０４の間に仮想パターン２０８が形成される。本実施形態においては、仮想パターン２０８は、一方のゲートパターン２０４と中央のゲートパターン２０４の間を２分割するように、各ゲートパターン２０４までの距離が約２５０ｎｍとなるよう形成される。尚、各ゲートパターン２０４までの距離は、最小許容ピッチと最大許容ピッチの間であれば任意であり、例えば、各ゲートパターン２０４までの距離が約２００ｎｍ及び約３００ｎｍとなるよう仮想パターン２０８を形成してもよい。
【００３０】
また、各ゲートパターン２０４及び仮想パターン２０８の両端は回路ブロック領域１０２の周縁まで延長して形成される。すなわち、図６に示すように、現実のゲート電極１０４よりも両端が長くなるよう各ゲートパターン２０４が形成されることとなる。この延長部分２１０と、前述の仮想パターン２０８は、トリムマスク４００の露光により消去される。
【００３１】
位相シフトマスク３００は、所定の回路ブロック領域１０２のレジスト２００上に、互いに平行な複数のゲートパターン２０４を形成するために用いられる。図３に示すように、位相シフトマスク３００は、各ゲートパターン２０４に対応して所定方向へ延びる複数のゲート用遮光部３０４と、互いの距離が予め設定された最大許容ピッチを超える隣接したゲートパターン２０４間に形成されゲートパターン２０４に対して平行かつ距離が最大許容ピッチより小さい仮想パターン２０８に対応して、各ゲート用遮光部３０４と平行に延びる仮想用遮光部３０８と、を備え、並設された各ゲート用遮光部３０４及び仮想用遮光部３０８の間に、反転する２種類の位相の開口部３１２，３１４が、並設方向について交互に配される。
【００３２】
ここで、各ゲート用遮光部３０４及び仮想用遮光部３０８は、前述のように、各ゲートパターン２０４及び仮想パターン２０８の両端が回路ブロック領域１０２の周縁１０６まで延長されるように形成されている。すなわち、各ゲート用遮光部３０４及び仮想用遮光部３０８により、位相シフトマスク３００における回路ブロック領域１０２に対応する領域により、同方向に仕切られることとなる。このように仕切られた残りの部分に位相が０に相当する開口部３１２と、位相がπに相当する開口部３１４が配される。
【００３３】
この位相シフトマスク３００の設計方法について説明する。
まず、各ゲートパターン２０４に対応して所定方向へ延びる複数のゲート用遮光部３０４を設定する。ここで、各ゲート用遮光部３０４及び仮想用遮光部３０８を、各ゲートパターン２０４及び仮想パターン２０８の両端が回路ブロック領域１０２の周縁１０６まで延長されるよう設定する。
【００３４】
そして、レジスト２００上の隣接するパターン２０４，２０８の距離が予め設定された最大許容ピッチを超えないよう仮想パターン２０８を形成する仮想用遮光部３０８を、各ゲート用遮光部３０４の間に選択的に設定する（図１参照）。
【００３５】
次いで、図３に示すように、並設された各ゲート用遮光部３０４及び仮想用遮光部３０８の間に、反転する２種類の位相の開口部３１２，３１４を、並設方向について交互に配されるよう設定する。
【００３６】
次に、トリムマスク４００について説明する。
図７に示すように、このトリムマスク４００は、仮想パターン２０８及び延長部分２１０に対応して開口部４０８，４１０が形成されている。リソグラフィ工程において、位相シフトマスク３００による露光を行った後、トリムマスク４００に交換して露光が行われる。すなわち、トリムマスク４００の設計に際しては、位相シフトマスク３００におけるゲート用遮光部３０４の延長部分３１０及び仮想用遮光部３０８のデータをそのまま用いて、開口部４０８，４１０を設定することができる。
【００３７】
このトリムマスク４００は、光近接効果の影響を回避するため、各ブロックは０．５μｍ程度以上の間隔をとって配置されている。各ブロックを接続する配線が必要な場合は、このトリムマスク４００にパターンに相当する遮光部及び開口部を形成すればよい。
【００３８】
以上のように設計された位相シフトマスク３００を用いてゲートパターン２０４を形成すると、各ゲートパターン２０４及び仮想パターン２０８のうち隣接するパターンどうしの距離は最大許容ピッチよりも小さくなる。これにより、パターン間の距離が設計最小ピッチと最大許容ピッチの間に収まり、パターン間の距離が同一の回路ブロック領域１０２で大きく変動しないので、光干渉による近接効果の影響を小さくするとともに、コマ収差をはじめとした投影レンズの収差の影響を小さくすることができる。
【００３９】
また、各ゲートパターン２０４及び仮想パターン２０８が全て平行に形成されており、これらの並設方向について交互に異なる種類の位相が割り当てられるので、位相シフトマスク３００において隣接する開口部３１２，３１４の位相が同位相となる組み合わせはなく、レベンソン位相シフト方式の利点を最大限に発揮させて、全てのパターンについて解像度を飛躍的に向上させることができる。
【００４０】
このように、半導体装置全体として寸法精度を飛躍的に向上させることができる。従って、リソグラフィ工程におけるフォーカスマージン、露光マージン等の各種マージンを大きく確保することができ、さらなる半導体装置１００の高集積化に対応して各パターンのさらなる微細化を図ることができるし、半導体装置１００の歩留まりも向上する。
【００４１】
特に、本実施形態においては、各パターンの距離を２００ｎｍ〜３００ｎｍに限定することにより、図４に示すように２００ｎｍ〜７００ｎｍの範囲では約３０ｎｍあった寸法変動を、約１５ｎｍにほぼ半減することができる。これにより、ＯＰＣ補正後の残渣がほぼ半減する。
【００４２】
また、本実施形態においては、各パターンの距離を２００ｎｍ〜３００ｎｍに限定することにより、並設方向について非対称なレイアウトとなったとしても、図５に示すように最大許容ピッチを定めない場合は２０ｍλのコマ収差で最大約１１．５ｎｍの寸法差が生じていたところ、最大約４．７ｎｍと約４０％に低減することができる。
【００４３】
また、本実施形態においては、各ゲートパターン２０４及び仮想パターン２０８を回路ブロック領域１０２の周縁１０６にまで延長したので、パターンラインの端部が後退したり、パターンの角部が丸まることを抑制することができる。これにより、ＯＰＣによる複雑な形状をとる必要がなくなり、位相シフトマスク３００の生産性が向上する。
【００４４】
また、本実施形態においては、各ゲートパターン２０４及び仮想パターン２０８を平行に形成するとともに、回路ブロック領域１０２の周縁１０６まで延長して形成したことにより、０に相当する位相とπに相当する位相を、各パターンの並設方向に交互に並べればよく、位相シフトマスク３００の設計が簡単容易となる。
【００４５】
尚、前記実施形態においては、ＡｒＦによる露光により各ゲートパターン２０４及び仮想パターン２０８を形成するものを示したが、例えばＫｒＦやＦ２のような他の波長を用いて露光を行うものであってもよい。また、開口数についても任意である。
【００４６】
また、前記実施形態においては、各ゲートパターン２０４の延長部分２１０及び仮想パターン２０８がトリムマスク４００の露光により消去されるものを示したが、これらを消去しないままエッチング処理を行って半導体装置１００を製造するようにしてもよい。この半導体装置１００の製造方法では、基板上にゲート電極１０４及び仮想電極を回路ブロック領域１０２の周縁１０６まで延長された状態で形成した後、新たに基板上に生成されたレジスト上に、各ゲート電極の回路ブロック領域の周縁まで延長された部分と、仮想電極全体を消去するための消去パターンを消去用マスクの露光により形成する。この場合、仮想電極は、回路ブロック領域１０２の周縁１０６まで延長された部分も含めて全て消去される。
【００４７】
また、前記実施形態においては、レベンソン位相シフト方式のものについて本発明を適用したものを例示したが、バイナリマスクやハーフトーンマスクを用いた方式であっても、複数のゲートパターンを一方向に限定して形成し、最小許容ピッチ及び最大許容ピッチを定めることにより、光近接効果及び収差の影響を低減することができる。
【００４８】
また、前記実施形態においては、約５００ｎｍの距離の隣接するゲートパターン２０４の間に仮想パターン２０８を１つ形成したものを示したが、例えば、隣接するゲートパターン２０４の距離が約７００ｎｍである場合は、仮想パターン２０８を２つ形成して、約２００ｎｍ、約２００ｎｍ及び約３００ｎｍや、約２００ｎｍ、約２５０ｎｍ及び約２５０ｎｍといった具合に、最小許容ピッチと最大許容ピッチの範囲内で領域を３分割するようにすればよい。また、各ゲートパターン２０４の幅寸法を約７０ｎｍに設定し、最小許容ピッチを２００ｎｍとするとともに最大許容ピッチを３００ｎｍとしたものを示したが、これらの値は要求される精度等に応じて適宜に変更可能であるし、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態を示す半導体装置のレジスト上に形成されたパターンの模式的な平面図である。
【図２】半導体装置の模式的な平面図である。
【図３】位相シフトマスクの模式的な平面図である。
【図４】開口数（ＮＡ）が０．６８、ＡｒＦの露光という条件で、幅寸法が７０ｎｍに設定されたパターンを形成する際に、隣接するパターンとの距離と、パターンの寸法変動を調べた実験データである。
【図５】開口数（ＮＡ）が０．６８、ＡｒＦの露光という条件で、幅寸法が７０ｎｍに設定されたパターンを形成する際に、一方側に隣接するパターンまでの距離と他方側に隣接するパターンまでの距離が異なる場合の、コマ収差量と２本のパターンの寸法差についての計算データである。
【図６】仮想パターンが形成されておらず、ゲートパターンの両端を周縁に延長した状態を示すものであり、レジスト上に形成されたパターンの模式的な平面図である。
【図７】トリムマスクの模式的な平面図である。
【図８】従来の半導体装置の模式的な平面図である。
【図９】従来の位相シフトマスクの模式的な平面図である。
【図１０】従来のトリムマスクの模式的な平面図である。
【符号の説明】
【００５０】
１００        半導体装置
１０２        回路ブロック領域
１０４        ゲート電極
１０６        周縁
２００        レジスト
２０４        ゲートパターン
２０８        仮想パターン
２１０        延長部分
３００        位相シフトマスク
３０４        ゲート用遮光部
３０８        仮想用遮光部
３１２        開口部
３１４        開口部
４００        トリムマスク
４０８        開口部
４１０        開口部
【図１】
2006259381.tif 000003
【図２】
2006259381.tif 000004
【図３】
2006259381.tif 000005
【図４】
2006259381.tif 000006
【図５】
2006259381.tif 000007
【図６】
2006259381.tif 000008
【図７】
2006259381.tif 000009
【図８】
2006259381.tif 000010
【図９】
2006259381.tif 000011
【図１０】
2006259381.tif 000012