(57)【要約】【課題】  画像処理を行う画像形成装置は、ホストから送信される画像データをラインメモリやマトリクス形成などいくつかの信号処理を行って、その結果を基に半導体レーザを駆動して画像形成を行うため、画像処理の不正処理が起こった場合、送信された画像データ通りに、画像形成することができず、画像欠けなどの印刷不良を起こしてしまう。【解決手段】  ホスト装置から送信されるｎビットの画像データを受信し画像処理を行う画像処理部と、前記画像処理部からのシリアル画像データ及び処理情報により半導体レーザを駆動するレーザドライバ部を備えた画像形成装置において、前記ホスト装置から送信されるパリティビット１前記画像データからデータ誤りを検出するパリティチェック部と、前記シリアル画像データからパリティビットを算出するパリティ算出部と、前記両パリティビットを比較してデータ誤りを検出するパリティビット比較部とを設けた。【選択図】図１
2006048512.tif 000002
【特許請求の範囲】
【請求項１】
ホスト装置から送信されるｎビットの画像データを受信し画像処理を行う画像処理部と、前記画像処理部からのシリアル画像データ及び処理情報により半導体レーザを駆動するレーザドライバ部を備えた画像形成装置において、前記ホスト装置から送信されるパリティビットと前記画像データからデータ誤りを検出するパリティチェック部と、前記シリアル画像データからパリティビットを算出するパリティ算出部と、前記両パリティビットを比較してデータ誤りを検出するパリティビット比較部とを設けたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホスト装置から送信される画像データに基づき画像を形成する画像形成装置、特に該画像形成装置の画像形成不良の検出に関するものである。
【背景技術】
【０００２】
半導体レーザを用いた画像形成装置において、画像データから印刷する画像パターンの太りや細りを検出し光パワーを制御する画像処理を行い、画像パターンの太りや細りを防止する方法が知らけれている。
【０００３】
画像パターンの検出は、画像データをラインメモリなどに一時記憶し、マトリクス状に配置したデータから画像パターンを検出している。また光パワーの制御は、その検出結果に基づき、例えばルックアップテーブルを参照し、その画素に対応した光パワーで画素処理を施している。
【０００４】
【特許文献１】特開昭６３−６７０７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一方、画像データの誤りを検出する方法の1つとして、パリティチェックが多々使われている。ホスト装置は画像データの「1」の数を計算して、その結果をパリティビットとして画像データに付加し画像形成装置に送信する。画像形成装置はその画像データとパリティビットを受信し、画像データとパリティビットに含まれる「１」の数を同じように計算する。この結果がホスト装置から送信される画像データとパリティビットの「１」の数と異なるなら、データが不正であることがわかる。つまりデータが正しく送受信できたかどうかを判断できる。
【０００６】
しかし画像処理を行う画像形成装置は、ホストから送信される画像データをラインメモリやマトリクス形成などいくつかの信号処理を行って、その結果を基に半導体レーザを駆動して画像形成を行うため、ホスト装置と画像形成装置の送受信間でのデータ誤りを検出するだけでは、画像処理の不正処理が起こった場合、送信された画像データ通りに画像形成することができず、画像欠けなどの印刷不良を起こしてしまう。
【課題を解決するための手段】
【０００７】
本発明は、ホスト装置から送信されるｎビットの画像データを受信し画像処理を行う画像処理部と、前記画像処理部からのシリアル画像データ及び処理情報により半導体レーザを駆動するレーザドライバ部とを備えた画像形成装置において、前記ホスト装置から送信されるパリティビットと、前記画像データからデータ誤りを検出するパリティチェック部と、前記シリアル画像データからパリティビットを算出するパリティ算出部と、前記両パリティビットを比較してデータ誤りを検出するパリティビット比較部とを設けたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、画像処理部の不正処理で画像形成時の画像データに異常が生じると、パリティ比較部で画像形成不良を検出することが可能となり、画像形成装置本体を停止させ、不良印刷を未然に防ぐことができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例を図面に基づいて説明する。
【実施例１】
【００１０】
本発明の実施例を、図１〜１０を用いて説明する。図１に本発明の基本形態を示す。画像形成装置に接続されたホスト装置１００から一走査毎に送信されるｎビットの画像データ１０７は画像処理部１０１で受信して画像処理され、レーザドライブ部１０２で半導体レーザを駆動する。
【００１１】
図２に画像データ１０７とパリティビット１０８と転送クロック１０９の関係を示す。ここではｎ＝８の例を示す。８ビットの画像データ１０７は転送クロック１０９に同期しながらａ、ｂ、ｃ、ｄ、ｅ、・・・と順に送信される。各画像データ１０７は、Ｄ７〜Ｄ０の８画素単位で構成され、画像形成の順はＤ７、Ｄ６、・・・、Ｄ１、Ｄ０である。パリティビット１０８は画像データ１０７と同様に、転送クロック１０９に同期しながら送信される。パリティビット１０８は、表１に示すように、Ｄ７〜Ｄ０の８つの画像データが「１」である個数が奇数の時「０」、偶数の時「１」が出力される。つまり画像データ１０７とパリティビット１０８の出力「１」の合計が奇数になるようにパリティビット１０８は送信される。
【００１２】
【表１】
2006048512.tif 000003
【００１３】
図１に戻り説明する。画像データ１０７は画像処理部１０１において、転送クロック１０９及び印刷画素同期クロック生成部１０３から出力される印刷画素同期クロック１１０で処理される。印刷画素同期クロック１１０は画像形成装置の印刷密度及び印刷速度から決まる１画素に同期した信号である。
【００１４】
図３に画像処理部１０１を示す。画像処理部１０１は、受信回路４００、シリアル変換回路４０１、ラインメモリ４０２、４０３、４０４、ラッチ回路４０５、処理情報格納部４０６で構成される。なお本実施例では３ライン分の画像データを蓄積し、そのデータから画像パターンを検出して画像処理を行う例を示す。送信された画像データ１０７は受信回路４００でサンプリングし、印刷画素同期クロック１１０に同期化される。同期化された画像データはシリアル変換回路４０１で８ビットから１ビットのシリアルデータ４０７へ変換され、ラインメモリ４０２に送信される。
【００１５】
図４にラインメモリ４０２、４０３、４０４の動作シーケンスを示す。まず印刷画素同期クロック１１０に同期してラインメモリ４０２に１ｓｔラインのデータの書き込みを順次行う。書き込まれた１ｓｔラインは次の走査で印刷画素同期クロック１１０に同期して読み出され、その次の印刷画素同期クロック１１０の同期タイミングに同期してラインメモリ４０２に２ｎｄラインの書き込みと、ラインメモリ４０３に１ｓｔラインの書き込みを行う。なお、読み出しを先にすることで、データの上書きを防いでいる。さらに次の走査でラインメモリ４０２から２ｎｄラインの読み出しと、ラインメモリ４０３から１ｓｔラインを読み出し、ラインメモリ４０２に３ｒｄラインの書き込みと、ラインメモリ４０３に２ｎｄラインの書き込みと、ラインメモリ４０４に１ｓｔラインの書き込みを行う。この様に読み出し書き込みを繰り返し行う。
【００１６】
図３に戻り説明する。ラインメモリ４０２、４０３、４０４から読み出された３ライン分のデータは、ラッチ回路４０５へ送信され、ラッチ回路４０５は印刷画素同期クロック１１０に同期してデータを図中右方向にシフトし、次の印刷画素同期クロック１１０の同期タイミングまでデータを保持する。これら各ラッチ回路４０５の出力をＡＤＤＲ８、７、６、…、２、１、０（ＡＤＲＲ［８：０］）とすると、ＡＤＤＲ［８：０］は３×３のマトリクス状に形成された画像パターンとなる。一例として、ＡＤＤＲ［８：０］が００００１００００（ＭＳＢからＬＳＢの順）の時は孤立した1ドット、０１００１００１０の時は1ドット縦線、０００１１１０００の時は1ドット横線、１１１１１１１１１の時はベタ黒を表す。
【００１７】
処理情報格納部４０６は、画像パターン毎に例えば表２のような処理情報が格納されている。ＡＤＤＲ［８：０］データが入力されると、処理対象画素となるシリアル画像データ１１１（ここではＡＤＤＲ４が該当する）とそれを画像形成する際の処理情報１１２が出力される。ここで、例えばＡＤＤＲ［８：０］が、ＸＸＸＸ０ＸＸＸＸ（Ｘは「１」または「０」を表す）の時、シリアル画像データ１１１は「０」、処理情報１１２として０、０が出力される。またＡＤＤＲ［８：０］が００００１００００の時、シリアル画像データ１１１は「１」、処理情報１１２としてＴ１、Ｐ１が出力される。
【００１８】
【表２】
2006048512.tif 000004
【００１９】
図５にレーザドライブ部１０２を示す。レーザドライブ部１０２は、演算回路７００、ドライバ７０１で構成される。画像処理部１０１から出力されたシリアル画像データ１１１と処理情報１１２は、演算回路７００で演算され、半導体レーザ７０２の発光時間を決めるＯＮ／ＯＦＦ信号７０３と発光量を決めるＬＥＶＥＬ信号７０４に変換される。ドライバ７０１はこれら２つの信号に基づき、半導体レーザ７０２を駆動する。
【００２０】
次に、データ誤りの検出について図１に戻り説明する。ホスト装置１００から送信される画像データ１０７及びパリティビット１０８は、パリティチェック部１０４に入力される。図６にパリティチェック部１０４を示す。パリティチェック部１０４では、画像データ１０７の８個のデータ（Ｄ７〜Ｄ０）とパリティビット１０８の「１」の合計が奇数になっているかどうか検出する。検出にはＸＯＲ（エクスクルーシブ・オア）演算を用いる。画像データ１０７とパリティビット１０８の「１」の合計が奇数個の時、パリティエラー１１３は「１」となり、「１」の合計が偶数個の時、パリティエラー１１３は「０」となる。つまり送信側のホスト装置１００と受信側である画像形成装置間で、何らかの要因で画像データ１０７に誤りが生じた時、パリティエラー１１３が「０」になり、データ誤りを検出できる。
【００２１】
図１に戻り説明する。一方、画像処理部１０１から出力されたシリアル画像データ１１１は、パリティ算出部１０５に入力される。図７にパリティ算出部１０５を示す。パリティ算出部１０５は、パラレル変換器９００と８入力のＸＮＯＲ（エクスクルーシブ・ノット・オア）演算器９０１で構成される。図８に示すように、シリアル画像データ１１１を印刷画素同期クロックに同期して、１画素ずつデータをシフトさせ、パラレル変換器９００の内部信号であるシフト７のデータがＤ７のデータになった時に、シリアル画像データ１１１及びシフト１〜７の８つのデータをＸＮＯＲ演算器９０１へ送信し、パリティビット１１４を得る。パリティビット１１４は、８つのデータの「１」の個数が奇数の時「０」を、偶数の時「１」となる。
【００２２】
図１に戻り説明する。ホスト装置１００から送信されたパリティビット１０８とパリティ算出部１０５で得られたパリティビット１１４はパリティ比較部１０６に入力される。図９にパリティビット比較部１０６を示す。パリティビット１１４は画像処理部１０１及びパリティ算出部１０５から生成されているため、本実施例ではパリティビット１０８に対して２走査分遅延している。そこで、遅延回路１１００によりパリティビット１０８を２走査分遅延させ、パリティビット１０８とパリティビット１１４のデータをＸＮＯＲ演算する。パリティビット１０８とパリティビット１１４がお互い「１」またはお互い「０」の時、パリティビットは一致し、パリティエラー１１５は「１」を出力する。パリティビット１０８とパリティビット１１４が「１」と「０」または「０」と「１」の時、パリティエラー１１５は「０」を出力し、画像処理による画像データの誤りと判断する。
【００２３】
このように、データ誤りのエラー検出を実施し、画像処理部の不正処理で、画像形成時の画像データに異常が生じると、画像形成不良を検出することが可能となり、画像形成装置本体を停止させ、不良印刷を未然に防ぐことができる。
【産業上の利用可能性】
【００２４】
半導体レーザの代わりにＬＥＤを用いた画像形成装置においても利用可能である。
【図面の簡単な説明】
【００２５】
【図１】基本形態を示したブロック図である。（実施例１）
【図２】画像データ、パリティビットと転送クロックの関係を示した図である。（実施例１）
【図３】画像処理部を示したブロック図である。（実施例１）
【図４】ラインメモリの動作シーケンスを示した図である。（実施例１）
【図５】レーザドライブ部を示したブロック図である。（実施例１）
【図６】パリティチェック部を示した図である。（実施例１）
【図７】パリティ算出部を示した図である。（実施例１）
【図８】パリティ算出シーケンスを示した図である。（実施例１）
【図９】パリティビット比較部を示した図である。（実施例１）
【符号の説明】
【００２６】
１００はホスト装置、１０１は画像処理部、１０２はレーザドライブ部、１０３は画素同期クロック生成部、１０４はパリティチェック部、１０５はパリティ算出部、１０６はパリティビット比較部である。
【図１】
2006048512.tif 000005
【図２】
2006048512.tif 000006
【図３】
2006048512.tif 000007
【図４】
2006048512.tif 000008
【図５】
2006048512.tif 000009
【図６】
2006048512.tif 000010
【図７】
2006048512.tif 000011
【図８】
2006048512.tif 000012
【図９】
2006048512.tif 000013