(57)【要約】【課題】  間欠動作中の消費電流を制限するようにしたスイッチング電源の間欠保護回路を提供する。【解決手段】  電源制御ＩＣ１５は、起動電流の大きさに応じてスイッチング電源の間欠周期を変更制御する間欠保護検出部２１のほか、起動電流生成部、ＰＷＭ制御部などから構成されている。起動電流生成部は、基準電圧発生回路２２と誤動作防止用のＵＶＬＯ回路２３と起動電流切換え部２４とラッチ回路２５と起動回路２６などを含み、またＰＷＭ制御部は、スイッチング素子Ｑ１とドライバ回路２７とアンドゲートＡＮＤ１とフリップフロップＦＦ２とコンパレータＰＷＭと発振器ＯＳＣとソフトスタート回路２８などを含んで構成される。【選択図】  図２
2006203981.tif 000002
【特許請求の範囲】
【請求項１】
交流入力電圧をスイッチングして所望の直流電圧を出力するスイッチング電源の間欠保護回路において、
前記スイッチング電源の負荷異常を検出する異常検出手段と、
前記スイッチング電源のスイッチング動作を間欠制御する起動制御手段と、
前記起動制御手段により間欠制御される前記スイッチング電源の起動時と前記異常検出手段により前記スイッチング電源の負荷異常の検出時とでそれぞれ異なる大きさの起動電流を生成する起動電流生成手段と、
を具備し、
前記起動制御手段は、前記起動電流生成手段で生成された起動電流の大きさに応じて前記スイッチング電源の間欠周期を変更制御することを特徴とするスイッチング電源の間欠保護回路。
【請求項２】
前記起動電流生成手段は、前記負荷異常の検出時には前記スイッチング電源の起動時より小さい起動電流を生成することを特徴とする請求項１記載のスイッチング電源の間欠保護回路。
【請求項３】
前記スイッチング電源は、一次巻線、二次巻線、および前記一次巻線側に補助巻線を有するトランスと、前記トランスの前記一次巻線に流れる電流を制御するスイッチング素子とを備え、前記スイッチング素子のオンオフ動作によって前記直流電圧の大きさを制御するようにしたことを特徴とする請求項１記載のスイッチング電源の間欠保護回路。
【請求項４】
前記スイッチング電源は、前記二次巻線側の出力電圧を監視して過小電圧を検出する短絡検出回路と、前記短絡検出回路からフィードバックされる制御信号によって前記トランスの前記一次巻線に流れる電流をＰＷＭ制御する制御回路と、前記制御回路の電源を起動時に上昇させる起動回路とを備え、前記短絡検出回路において過小電圧を検出したときは、前記スイッチング電源のスイッチング動作を一定時間だけ行い、その後に前記制御回路のＰＷＭ制御を停止するようにしたことを特徴とする請求項３記載のスイッチング電源の間欠保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流入力電圧をスイッチングして所望の直流電圧を出力するスイッチング電源の間欠保護回路に関し、とくにスイッチング電源の出力側が負荷短絡を含む過負荷状態となった場合の間欠保護回路の間欠保護機能を改良したスイッチング電源の間欠保護回路に関する。
【背景技術】
【０００２】
従来からフライバック方式のＡＣ／ＤＣスイッチング電源は、最小の部品点数で安定した直流電源回路を構成することができる電源装置として知られている。特許文献１には、フライバック方式のＡＣ／ＤＣスイッチング電源などの電源装置の出力電圧を制御するスイッチング電源制御回路において、過負荷状態を検出したときスイッチング素子のオンオフ動作の停止状態をホールドするとともに、ホールド状態に入ってから電源端子ＶＣＣの電位を所定値まで強制的に、かつ急速に放電させることで、再起動可能になるまでの時間を短縮するようにしたものが開示されている。
【０００３】
このスイッチング電源制御回路は、スタート抵抗（起動抵抗）Ｒｓｔを用いたスイッチング電源において、ラッチ保持部と誤動作防止用のＵＶＬＯ検出部（ＵＶＬＯ：Ｕｎｄｅｒ  Ｖｏｌｔａｇｅ  Ｌｏｃｋ  Ｏｕｔ）によって、そのスイッチング動作を間欠制御するように構成されている。
【０００４】
ところが、ＡＣ／ＤＣスイッチング電源を定電圧制御の延長として考えるとき、直流電圧が印加される負荷状態が過負荷になると、出力電圧が下がってスイッチング素子（トランジスタ）のオン時比率が上昇していき、最後にはスイッチング素子がオンのままとなってしまうが、過負荷時や負荷の短絡時における異常処理手順では、スイッチング素子をオフにするやり方が好ましい。
【０００５】
また、負荷異常が検出されてスイッチング動作が一旦停止したあと、スタート抵抗を流れる起動電流によってコンデンサに対する充電電圧がＵＶＬＯ検出部のオン電圧（Ｖｔｈｏｎ）を超えると、再びスイッチング動作が開始されることで、スイッチング動作の間欠制御が実行される。このとき、起動電流による電圧とＵＶＬＯ検出部でのオン電圧との大小関係に応じて間欠周期を決定しているため、スイッチング電源が最初に立ち上がる時間によって間欠周期が決定される。したがって、スイッチング電源の最初の起動時間と負荷異常の検出時における復帰時間とが等しくなる。
【特許文献１】特開２００４−８０８５９号公報（段落番号「００３３」〜「００４８」および図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このような従来のスイッチング電源では、電源起動時と同じ起動電流によって間欠制御の間欠周期が規定されることから、間欠保護回路における間欠周期が短くなってしまうという問題があった。
【０００７】
また、タイマーなどを使用した間欠保護回路では、その間欠周期を独自に設定するものもあるが、停止期間中にも電源制御ＩＣの動作が保持されている必要がある。電源制御ＩＣ自体の電源は、通常では三次巻線（補助巻線）から供給されているが、停止期間中は三次巻線からの電源供給がなくなるために、起動電流を少なくとも間欠動作中の電源制御ＩＣの消費電流より多く流す必要がある。
【０００８】
そのため、電源端子の短絡時などには電源制御ＩＣの起動電流が大きくなってしまい、電源制御ＩＣが発熱したり、熱破壊したりする等の問題があった。
この発明はこのような点に鑑みてなされたものであり、過負荷時や負荷の短絡時の出力異常を検知してスイッチング素子をオフにするとともに、一部を除いて電源制御ＩＣの機能を停止させるようにしたスイッチング電源の間欠保護回路を提供することを目的とする。
【０００９】
また、この発明はスイッチング電源の間欠周期を電源起動時とは異なる起動電流により制御するとともに、間欠動作中の消費電流を制限するようにしたスイッチング電源の間欠保護回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明では、上記問題を解決するために、交流入力電圧をスイッチングして所望の直流電圧を出力するスイッチング電源の間欠保護回路が提供される。このスイッチング電源の間欠保護回路は、前記スイッチング電源の負荷異常を検出する異常検出手段と、前記スイッチング電源のスイッチング動作を間欠制御する起動制御手段と、前記起動制御手段により間欠制御される前記スイッチング電源の起動時と前記異常検出手段により前記スイッチング電源の負荷異常の検出時とでそれぞれ異なる大きさの起動電流を生成する起動電流生成手段と、を具備し、前記起動制御手段は、前記起動電流生成手段で生成された起動電流の大きさに応じて前記スイッチング電源の間欠周期を変更制御することを特徴とする。
【発明の効果】
【００１１】
この発明の間欠保護回路によれば、スイッチング電源の負荷異常の検出をフィードバック端子で行うものであって、負荷異常状態を検出した場合に、スイッチング素子をオフ状態にして間欠保護用の起動電流を従来の起動時の半分程度の大きさに切換えて間欠制御を実行し、スイッチング素子のオフ期間中には、電源制御ＩＣの大部分を停止させるようにして起動電流を少なくすることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照してこの発明の実施の形態について説明する。
図１は、この発明が適用されるフライバック方式のＡＣ／ＤＣスイッチング電源装置を示す回路図である。
【００１３】
このＡＣ／ＤＣスイッチング電源装置には、交流入力端子１１，１２から商用電源などのＡＣ入力が供給されている。４つのダイオードＤ１〜Ｄ４は、このＡＣ入力を全波整流する全波整流器１３を構成しており、その直流出力に対して整流電圧を平滑するコンデンサＣ１が並列に接続されている。全波整流器１３の＋側出力端はトランスＴの一次巻線１４の一端に接続され、トランスＴの一次巻線１４の他端は、後述する間欠保護回路を含む電源制御ＩＣ１５の駆動端子ＤＲに接続されている。
【００１４】
トランスＴの二次巻線１６の一端は、ダイオードＤ５と平滑コンデンサＣ２からなる整流回路と、インダクタＬと平滑コンデンサＣ３からなるフィルタ回路とを介して一方の直流出力端子１７に接続され、他端は他方の直流出力端子１８に接続されている。そして、図示しない負荷が直流出力端子１７，１８に接続されて、そこに所望の直流電圧値になるように制御された直流出力（ＤＣ出力）が供給される。また、この直流出力端子１７，１８には２つの抵抗Ｒ１，Ｒ２からなる直列抵抗回路が接続され、この直列抵抗回路等によって第１、第２のフォトカプラＰＣ１，ＰＣ２を含む電圧検出回路１９が構成されている。ここで、第１のフォトカプラＰＣ１は、フォトダイオードＰＤ１とフォトトランジスタＰＴ１からなり、第２のフォトカプラＰＣ２は、フォトダイオードＰＤ２とフォトトランジスタＰＴ２からなる。
【００１５】
この電圧検出回路１９は、抵抗Ｒ３，Ｒ４とシャントレギュレータダイオードＳＲ１とフォトカプラＰＣ１のフォトダイオードＰＤ１を含む負荷電圧のフィードバック回路、および抵抗Ｒ５、コンデンサＣ４などから構成された定電圧制御部１９ａと、抵抗Ｒ１，Ｒ２の接続点電圧を基準電源Ｅ１と比較するオペアンプＯＰ１、およびフォトカプラＰＣ２のフォトダイオードＰＤ２を含む過小電圧検出信号のフィードバック回路などから構成された短絡検出部１９ｂとを含んでいる。
【００１６】
このうち、定電圧制御部１９ａのフォトダイオードＰＤ１からは、シャントレギュレータダイオードＳＲ１での設定値に基づいて平滑コンデンサＣ２の両端の直流出力電圧Ｖｏｕｔを所定の直流電圧値ＤＣＶに調整するように光信号Ｌ１が出力され、それがフォトトランジスタＰＴ１で受信され、トランスＴの一次側の電源制御ＩＣ１５へのフィードバック信号となる。このフィードバック信号は、フォトカプラＰＣ１のフォトトランジスタＰＴ１から電源制御ＩＣ１５のフィードバック端子ＦＢに伝達される。ここで、このフォトトランジスタＰＴ１にはフィードバック信号に対するノイズフィルタを構成するコンデンサＣ６が接続されている。
【００１７】
また、短絡検出部１９ｂのフォトダイオードＰＤ２からは、過負荷や短絡などによりトランスＴの二次側出力ラインの電圧が所定の過小電圧検出レベルより下がった場合に、オペアンプＯＰ１で基準電源Ｅ１の設定電圧値に基づいて光信号Ｌ２が出力される。そして、それがフォトトランジスタＰＴ２で受信され、トランスＴの一次側の電源制御ＩＣ１５へのフィードバック信号となる。このフィードバック信号も、フォトカプラＰＣ２のフォトトランジスタＰＴ２から電源制御ＩＣ１５のフィードバック端子ＦＢに伝達される。
【００１８】
電源制御ＩＣ１５の電源端子ＶＣＣは、抵抗Ｒ７を介してダイオードＤ６のカソードに接続され、ダイオードＤ６のアノードはトランスＴの三次巻線２０の一端と接続されている。また、フォトトランジスタＰＴ２にはコンデンサＣ７が接続されている。したがって、通常動作時にはトランスＴの三次巻線２０で生成された駆動電圧がコンデンサＣ７から電源制御ＩＣ１５の電源端子ＶＣＣに供給され、短絡検出部１９ｂにより過小電圧が検出された場合には、電源端子ＶＣＣがフォトトランジスタＰＴ２を介してフィードバック端子ＦＢに接続されることにより、電源制御ＩＣ１５の制御動作を停止させて短絡保護動作を行うように構成されている。
【００１９】
電源制御ＩＣ１５の駆動端子ＤＲには、トランスＴの一次巻線１４に対して並列接続された抵抗Ｒ８とダイオードＤ７との直列回路、および抵抗Ｒ８に並列に接続されたコンデンサＣ８によって構成されたスナバ回路が設けられている。また、電源制御ＩＣ１５への起動電流は、一次巻線１４から駆動端子ＤＲを介して供給されている。なお、この電源制御ＩＣ１５は、上述した駆動端子ＤＲ、フィードバック端子ＦＢ、電源端子ＶＣＣのほかに、２つの接地端子ＰＧＮＤ，ＧＮＤと、コンデンサＣ９が接続されているソフトスタート端子ＣＳとを備えている。
【００２０】
つぎに、電源制御ＩＣ１５の詳細な構成について説明する。
図２は、この発明の間欠保護回路を含む電源制御ＩＣの要部構成を示す回路図である。
この電源制御ＩＣ１５は、起動電流の大きさに応じてスイッチング電源の間欠周期を変更制御する間欠保護検出部２１のほか、起動電流生成部、ＰＷＭ制御部などから構成されている。起動電流生成部は、基準電圧発生回路２２と誤動作防止用のＵＶＬＯ回路２３と起動電流切換え部２４とラッチ回路２５と起動回路２６などを含み、またＰＷＭ制御部は、スイッチング素子Ｑ１とドライバ回路２７とアンドゲートＡＮＤ１とフリップフロップＦＦ２とコンパレータＰＷＭと発振器ＯＳＣとソフトスタート回路２８などを含んで構成されている。
【００２１】
間欠保護検出部２１は、基準電源Ｅ２（たとえば、５Ｖ）が−入力端子に接続された間欠保護用のコンパレータ２９と、リセットが解除されてから１２０μｓ後に出力がＨとなるタイマー回路３０と、フリップフロップＦＦ１とから構成されている。コンパレータ２９は、その＋入力端子がフィードバック端子ＦＢに接続され、出力端子がタイマー回路３０に接続されている。コンパレータ２９の＋入力端子は、ダイオードＤ８，Ｄ９および抵抗Ｒ９の直列回路を介して５Ｖ電源に接続され、またツェナーダイオードＺＤ１およびダイオードＤ１０，Ｄ１１の直列回路を介して接地されている。タイマー回路３０の出力は、フリップフロップＦＦ１のセット入力に接続され、フリップフロップＦＦ１のリセット入力とＵＶＬＯ回路２３とが接続され、リセット入力にＵＶＬＯ回路２３からｅｎｂ＿ｈ信号が供給され、このｅｎｂ＿ｈ信号がＬになるとフリップフロップＦＦ１がリセットするように構成されている。そして、フリップフロップＦＦ１のＱ出力信号は、インバータＩＮＶ１を介してアンドゲートＡＮＤ１に供給されている。
【００２２】
起動電流切換え部２４などを含む起動電流生成部では、基準電圧発生回路２２とＵＶＬＯ回路２３が電源端子ＶＣＣに接続され、ＵＶＬＯ回路２３からｅｎｂ＿ｈ信号が基準電圧発生回路２２と起動電流切換え部２４とドライバ回路２７にそれぞれ供給されている。ラッチ回路２５の出力端子Ｑは、基準電圧発生回路２２と、起動電流切換え部２４と、インバータＩＮＶ２を介してアンドゲートＡＮＤ１とに接続されている。また、起動電流切換え部２４からは起動回路２６に対してそれぞれ異なる大きさの起動電流を流すための起動信号Ｓ１，Ｓ２を供給するように構成されている。この起動回路２６は電源端子ＶＣＣに接続され、さらに、ＪＦＥＴ（接合型電界効果トランジスタ）のような起動制御用の電流制限素子Ｑ２を介して駆動端子ＤＲにも接続されている。
【００２３】
なお、図３には起動電流切換え部２４の一例を示しており、また、起動回路２６の一例を図６に示しているが、それらの詳細構成については後述する。
発振器ＯＳＣなどを含むＰＷＭ制御部では、スイッチング素子Ｑ１のゲートがドライバ回路２７の出力端子に接続され、ゲート信号のハイ（Ｈ）、ロウ（Ｌ）に応じてスイッチング素子Ｑ１がオンオフすることで、トランスＴから駆動端子ＤＲに流れる電流値が決定される。スイッチング素子Ｑ１のソースは、コンパレータＰＷＭの＋入力端子と接続されるとともに、電流検出用の抵抗Ｒ１０を介して接地されている。コンパレータＰＷＭの−入力端子は基準電源Ｅ３と接続され、基準電源Ｅ３の電圧Ｖｌｉｍが供給されるほか、その−入力端子に対してそれぞれソフトスタート回路２８からの電圧信号と、フィードバック端子ＦＢの電圧信号を抵抗Ｒ１１，Ｒ１２で分圧した電圧信号とがそれぞれ供給されている。コンパレータＰＷＭの出力端子は、フリップフロップＦＦ２のリセット端子に接続され、フリップフロップＦＦ２のセット端子には、スイッチング素子Ｑ１のオン期間の開始タイミングを規定するトリガ信号が発振器ＯＳＣから供給されている。また、フリップフロップＦＦ２のＱ出力信号はアンドゲートＡＮＤ１を介してドライバ回路２７に供給されている。
【００２４】
アンドゲートＡＮＤ１には、フリップフロップＦＦ２のＱ出力信号と発振器ＯＳＣからの矩形波信号が供給されるとともに、間欠保護検出部２１からインバータＩＮＶ１を介して、あるいは起動電流生成部のラッチ回路２５からインバータＩＮＶ２を介してそれぞれ制御信号が供給されている。なお、ラッチ回路２５は本発明とは直接に関係のない部分であり、電源端子ＶＣＣの電圧に過電圧等の異常が発生した場合、異常検出信号ｃｎｔを入力することで、ＰＷＭ制御動作を停止するためのものである。したがって、通常はラッチ回路２５の出力ＱがＬ状態となっている。ここでは、ラッチ回路２５に異常検出信号ｃｎｔが入力されず、その出力ＱがＬ状態に保持されていることを前提としている。
【００２５】
図３は、図２の電源制御ＩＣにおける起動電流切換え部の構成を示す回路図、図４，図５は、いずれもワンショット回路の一例を示す回路図である。
起動電流切換え部２４は、それぞれＵＶＬＯ回路２３に接続されたワンショット回路３１，３２と、ラッチ回路２５などへのリセット信号を生成するリセット回路３３と、フリップフロップＦＦ３と、ゲート回路ＯＲ１，ＯＲ２，ＮＯＲ１，ＮＯＲ２，ＡＮＤ２，ＡＮＤ３と、インバータＩＮＶ３，ＩＮＶ４とから構成されている。
【００２６】
ワンショット回路３１は、たとえば図４に示すように、３つのインバータＩＮＶ１１，ＩＮＶ１２，ＩＮＶ１３と、２つのスイッチ素子Ｍ１１，Ｍ１２と、アンドゲートＡＮＤ１１と、抵抗Ｒ１１と、コンデンサＣ１１とから構成されている。また、ワンショット回路３２は、たとえば図５に示すように、２つのインバータＩＮＶ２１，ＩＮＶ２２と、２つのスイッチ素子Ｍ２１，Ｍ２２と、アンドゲートＡＮＤ２１と、抵抗Ｒ２１と、コンデンサＣ２１とから構成されている。
【００２７】
リセット回路３３は、基本的には電源端子ＶＣＣの電位Ｖｃｃと基準電圧Ｖｔｈとの比較を行うコンパレータであって、この基準電圧ＶｔｈはＵＶＬＯ回路２３のオフ電圧より低いものが適用される。そして、Ｖｃｃ＞Ｖｔｈのときには、リセット回路３３からラッチ回路２５およびオアゲートＯＲ１を介してＬがフリップフロップＦＦ３に出力され、また、Ｖｃｃ＜Ｖｔｈのときには、ラッチ回路２５およびフリップフロップＦＦ３にＨが出力される。
【００２８】
図６は、図２の電源制御ＩＣにおける起動回路の構成を示す回路図である。
起動回路２６は、Ｐチャネルのトランジスタ（たとえば、ＭＯＳＦＥＴ）Ｍ３１〜Ｍ３６、Ｍ４１〜Ｍ４４と、ＮチャネルのトランジスタＭ３７〜Ｍ４０、Ｍ４５と、ＮＰＮトランジスタＱ３１〜Ｑ３４と、ツェナーダイオードＺＤ３１，ＺＤ３２と、定電流源４１〜４４とから構成されている。ここでは、トランジスタＭ３７のゲートに起動信号Ｓ１が供給され、間欠保護用の起動回路４５を構成するトランジスタＭ３８とＭ４５のゲートには、それぞれ起動信号Ｓ２が供給されている。そして、起動信号Ｓ１，Ｓ２によってこれらのトランジスタＭ３７、あるいはＭ３８，Ｍ４５のオンオフに応じて、電流制限素子Ｑ２からの起動電流が所定の増幅率で増幅され、電源端子ＶＣＣに出力される。
【００２９】
つぎに、上記のように構成されたＡＣ／ＤＣスイッチング電源装置の間欠保護動作について説明する。図７は、この発明の間欠保護回路における間欠保護動作を説明するタイミングチャートである。
【００３０】
ここでは、スイッチング電源が通常のＰＷＭ制御によって所定の直流電圧を出力している状態から、時刻ｔ１において異常状態が検出された場合を考える。いま、間欠保護検出部２１の基準電源Ｅ２が５Ｖに設定されていれば、フォトトランジスタＰＴ２を介して電源端子ＶＣＣがフィードバック端子ＦＢに接続されることにより、フィードバック端子ＦＢに電圧５Ｖ以上が印加され、コンパレータ２９の出力信号がＬからＨに反転する。そして、タイマー回路３０では、コンパレータ２９からの信号を受けてから１２０μｓ経過したときに、フリップフロップＦＦ１にセット信号が出力される。また、フリップフロップＦＦ１のセット信号はリセット信号より優先される。このように間欠保護検出部２１はアンドゲートＡＮＤ１を閉じるように動作するために、スイッチング素子Ｑ１のゲートに供給されていたドライブ信号が出力されなくなって、１２０μｓ後の時刻ｔ２になるとスイッチング動作が停止する。
【００３１】
なお、間欠保護検出部２１のタイマー回路３０によって、出力停止までに所定時間のディレイを設けたのは、フィードバック端子ＦＢでのノイズ等による誤動作を防止するためである。すなわち、このタイマー回路３０は１２０μｓ以内にコンパレータ２９からの出力信号がＬに復帰すればリセットされ、フリップフロップＦＦ１からＱ出力信号は出力されない。
【００３２】
フリップフロップＦＦ１からのＱ出力信号によりドライブ信号の出力が時刻ｔ２で停止すると、トランスＴの三次巻線２０から駆動電圧の供給がなくなるため、図７（ｃ）に示すように、電源制御ＩＣ１５の消費電流によって電源端子ＶＣＣの電位が低下していく。そして、時刻ｔ３の直前に電源端子ＶＣＣの電位がＵＶＬＯ回路２３に設定されたオフ電圧Ｖｔｈｏｆｆ（たとえば、７Ｖ）に達すると、ｅｎｂ＿ｈ信号がＬからＨに切換わって、ワンショット回路３１から１発パルスが出力される。ただし、ワンショット回路３１のパルス幅は、その回路内のＣＲ時定数できまる。
【００３３】
その結果、図７（ｅ）に示すように、時刻ｔ３でフリップフロップＦＦ３がセットされることで、起動信号Ｓ２がＨからＬになる。このとき、ラッチ回路２５のＱ出力信号はＬ状態を保持している。そのため、図６の間欠保護用の起動回路４５ではトランジスタＭ４５，Ｍ３８がオフになり、ＮＰＮトランジスタＱ３３，Ｑ３４のダーリントン接続されたトランジスタがオンして、電源端子ＶＣＣには切換え後の起動電流Ｉが流れはじめる。このとき起動回路２６のトランジスタＭ３７がオンとなっているために、ＮＰＮトランジスタＱ３１とＱ３２がオフとなっている。そのため、起動回路２６から供給される電源端子ＶＣＣへの起動電流が遮断される。
【００３４】
こうして切換え後の起動電流Ｉが電源端子ＶＣＣに流れ込むことで、電源制御ＩＣ１５の電源端子ＶＣＣに接続されたコンデンサＣ７が充電されていき、その電位がＵＶＬＯ回路２３に設定されたオン電圧Ｖｔｈｏｎ（たとえば、１５Ｖ）に達すると、ｅｎｂ＿ｈ信号がＨからＬへ切換わって、ワンショット回路３２から１発パルスが出力される。この時刻ｔ４で、フリップフロップＦＦ３がリセットされることで、起動信号Ｓ２がＬからＨに復帰し、ゲート回路ＮＯＲ２の出力信号がＨでゲート回路ＯＲ２の出力信号もＨとなり、起動信号Ｓ１がＨのままであるから、電源端子ＶＣＣへの起動電流Ｉが遮断されて、間欠保護動作が終了する。この一連の停止から動作までが間欠保護動作の間欠周期であって、この間欠保護動作の期間中は電源制御ＩＣ１５の出力を停止させている。
【００３５】
なお、この間欠期間のうち、電源端子ＶＣＣの電位がＵＶＬＯ回路２３のオフ電圧Ｖｔｈｏｆｆからオン電圧Ｖｔｈｏｎまでの期間は、電源制御ＩＣ１５の起動電流切換え部２４と起動回路２６とＵＶＬＯ回路２３以外は動作を停止している。そのため、このときの電源制御ＩＣ１５の消費電流を１５０μＡ程度に抑えることができる。したがって、間欠動作用の起動電流については、この１５０μＡよりも大きい電流であれば残余電流が電源端子ＶＣＣ側に流れるため、電源端子ＶＣＣの電位は上昇していく。このため、ＶＣＣ端子短絡の際に流れる電流が少ないことから、電源制御ＩＣ１５の発熱等の問題も解決できる。
【００３６】
電源として最初に起動するときには、リセット回路３３の出力がＨとなるため、起動信号Ｓ１と起動信号Ｓ２がともにＬであり、図６の起動回路２６と間欠保護用起動回路４５の両方から起動電流が流れる。そのため、このときの起動時間は、間欠保護動作時よりも短くできる。これに対して、従来の電源制御ＩＣにおける短絡保護動作では、間欠保護時の起動素子からの起動電流が、起動時と同じ大きさで流れていたため、起動による間欠動作が異常検出時における間欠保護動作と同じ間欠周期となっていた。また、タイマーなどで一定時間出力を停止させる方式による間欠保護においても、停止期間中は三次巻線からの電源供給がないため、電源制御ＩＣの動作を保持するために起動素子の電流を充分大きくしなければならなかった。
【００３７】
以上、この発明のスイッチング電源の間欠保護回路では、同じ出力電圧の低下に対し、通常動作の延長と考えられる状態ではスイッチング素子Ｑ１のオン時比率を上昇させ、異常時では逆にスイッチング素子Ｑ１をオフさせるように構成されている。そのために、通常動作ではフィードバック端子ＦＢの電圧が、たとえば３．２Ｖ以上にはならないように、第１のフォトカプラＰＣ１を用いた制御を行い、異常時には第２のフォトカプラＰＣ２でフィードバック端子ＦＢと電源端子ＶＣＣを接続することにより、フィードバック端子ＦＢが５Ｖ以上となるようにしている。
【図面の簡単な説明】
【００３８】
【図１】この発明が適用されるフライバック方式のＡＣ／ＤＣスイッチング電源装置を示す回路図である。
【図２】この発明の間欠保護回路を含む電源制御ＩＣの要部構成を示す回路図である。
【図３】図２の電源制御ＩＣにおける起動電流切換え部の構成を示す回路図である。
【図４】図３の起動電流切換え部におけるワンショット回路の一例を示す回路図である。
【図５】図３の起動電流切換え部におけるワンショット回路の一例を示す回路図である。
【図６】図２の電源制御ＩＣにおける起動回路の構成を示す回路図である。
【図７】この発明の間欠保護回路における間欠保護動作を説明するタイミングチャートである。
【符号の説明】
【００３９】
１１，１２  交流入力端子
１３  全波整流器
１４  トランスＴの一次巻線
１５  電源制御ＩＣ
１６  トランスＴの二次巻線
１７，１８  直流出力端子
１９  電圧検出回路
１９ａ  定電圧制御部
１９ｂ  短絡検出部
２０  トランスＴの三次巻線
２１  間欠保護検出部
２２  基準電圧発生回路
２３  ＵＶＬＯ回路
２４  起動電流切換え部
２５  ラッチ回路
２６  起動回路
２７  ドライバ回路
２８  ソフトスタート回路
２９  コンパレータ
３０  タイマー回路
３１，３２  ワンショット回路
３３  リセット回路
４１〜４４  定電流源
４５  間欠保護用の起動回路
Ｃ１〜Ｃ９  コンデンサ
Ｄ１〜Ｄ１１  ダイオード
ＤＲ  駆動端子
Ｅ１〜Ｅ３  基準電源
ＦＢ  フィードバック端子
ＦＦ１〜ＦＦ３  フリップフロップ
Ｌ  インダクタ
ＯＰ１  オペアンプ
ＰＣ１，ＰＣ２  フォトカプラ
ＰＧＮＤ，ＧＮＤ  接地端子
ＰＷＭ  コンパレータ
Ｑ１  スイッチング素子
Ｑ２  電流制限素子
Ｒ１〜Ｒ９  抵抗
ＳＲ１  シャントレギュレータダイオード
Ｔ  トランス
ＶＣＣ  電源端子
ＺＤ１  ツェナーダイオード
【図１】
2006203981.tif 000003
【図２】
2006203981.tif 000004
【図３】
2006203981.tif 000005
【図４】
2006203981.tif 000006
【図５】
2006203981.tif 000007
【図６】
2006203981.tif 000008
【図７】
2006203981.tif 000009