(57)【要約】【課題】  情報送信者の意図しない情報の改竄/転用を防止できるようにする。【解決手段】  前記記憶媒体制御手段が前記記憶媒体の部分領域単位でアクセスを許可するマスタ・モジュールを識別情報領域へ登録する許可登録手段と、前記記憶媒体へのアクセスを発行しているマスタ・モジュールを識別する識別手段と、前記許可登録手段から得られる情報と、前記識別手段から得られる情報とから、アクセスを許可するか否かの判定を行う許可判定手段と、前記記憶媒体における記憶領域の部分領域単位でデータの無効化処理を行うデータ無効化手段と、処理の進行に応じて、前記許可登録手段により行われた設定情報の更新制御を行う更新制御手段とを設け、動的なアクセス許可設定変更と無効化処理を合わせて行うようにすることにより、情報が他へ流用されるのを防止できるようにする。【選択図】  図１
2006323778.tif 000002
【特許請求の範囲】
【請求項１】
記憶媒体の制御を行う記憶媒体制御手段と、データを受信する通信手段とを有するデータ処理装置であって、
前記記憶媒体制御手段が前記記憶媒体の部分領域単位でアクセスを許可するマスタ・モジュールを識別情報領域へ登録する許可登録手段と、
前記記憶媒体へのアクセスを発行しているマスタ・モジュールを識別する識別手段と、
前記許可登録手段から得られる情報と、前記識別手段から得られる情報とから、アクセスを許可するか否かの判定を行う許可判定手段と、
前記記憶媒体における記憶領域の部分領域単位でデータの無効化処理を行うデータ無効化手段と、
処理の進行に応じて、前記許可登録手段により行われた設定情報の更新制御を行う更新制御手段とを有することを特徴とするデータ処理装置。
【請求項２】
前記許可登録手段は、一時には１つのマスタ・モジュールが記憶領域の部分領域のアクセス権を有するように、一時には１つのマスタ・モジュールを登録するものであり、
前記更新制御手段は、処理の進行に応じて次の処理を行うマスタ・モジュールに記憶領域の部分領域のアクセス権を引き継いでいくように制御することを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記許可登録手段は、一時に複数のマスタ・モジュールを登録可能であり、処理を行う複数のマスタ・モジュールが前記記憶領域の部分領域のアクセス権を有し、
前記更新制御手段は、処理に関連する複数のマスタ・モジュールが前記記憶領域の部分領域を共有して処理を進めるように制御することを特徴とする請求項１または２に記載のデータ処理装置。
【請求項４】
前記許可登録手段は、夫々の登録設定が有効であるかどうかを表わす登録状態フラグを設定する登録状態フラグ設定手段を有し、
前記データ無効化手段は、前記登録状態フラグ設定手段により設定された登録状態フラグの登録設定が有効である状態から、登録状態が無効である状態に遷移したことを契機にして、登録設定対象の記憶領域の部分領域のデータ無効化処理を行うことを特徴とする請求項１〜３の何れか１項に記載のデータ処理装置。
【請求項５】
前記データ無効化手段は、前記登録状態フラグを無効状態とする操作が行われたことを契機にして、登録設定対象の記憶領域のデータ無効化処理を行うことを特徴とする請求項４に記載のデータ処理装置。
【請求項６】
前記データ無効化手段により行われる前記記憶領域の部分領域の無効化処理は、任意の一定値を連続的に前記記憶領域に連続的に上書きすることで成されることを特徴とする請求項１〜５の何れか１項に記載のデータ処理装置。
【請求項７】
記憶媒体の制御を制御手段により行う記憶媒体制御工程と、表示情報を受信する通信工程とを有するデータ処理装置のデータ処理方法であって、
前記記憶媒体制御手段が前記記憶媒体の部分領域単位でアクセスを許可するマスタ・モジュールを識別情報領域へ登録する許可登録工程と、
前記記憶媒体へのアクセスを発行しているマスタ・モジュールを識別する識別工程と、
前記許可登録工程から得られる情報と、前記識別工程から得られる情報とから、アクセスを許可するか否かの判定を行う許可判定工程と、
前記記憶媒体における記憶領域の部分領域単位でデータの無効化処理を行うデータ無効化工程と、
処理の進行に応じて、前記許可登録工程で行われた設定情報の更新制御を行う更新制御工程とを有することを特徴とするデータ処理方法。
【請求項８】
前記許可登録工程は、一時には１つのマスタ・モジュールが記憶領域の部分領域のアクセス権を有するように、一時には１つのマスタ・モジュールを登録するものであり、
前記更新制御工程は、処理の進行に応じて次の処理を行うマスタ・モジュールに記憶領域の部分領域のアクセス権を引き継いでいくように制御することを特徴とする請求項７に記載のデータ処理方法。
【請求項９】
前記許可登録工程は、一時に複数のマスタ・モジュールを登録可能であり、処理を行う複数のマスタ・モジュールが前記記憶領域の部分領域のアクセス権を有し、
前記更新制御工程は、処理に関連する複数のマスタ・モジュールが前記記憶領域の部分領域を共有して処理を進めるように制御することを特徴とする請求項７または８に記載のデータ処理方法。
【請求項１０】
前記許可登録工程は、夫々の登録設定が有効であるかどうかを表わす登録状態フラグを設定する登録状態フラグ設定工程を有し、
前記データ無効化工程は、前記登録状態フラグ設定工程により設定された登録状態フラグの登録設定が有効である状態から、登録状態が無効である状態に遷移したことを契機にして、登録設定対象の記憶領域の部分領域のデータ無効化処理を行うことを特徴とする請求項７〜９の何れか１項に記載のデータ処理方法。
【請求項１１】
前記データ無効化工程は、前記登録状態フラグを無効状態とする操作が行われたことを契機にして、登録設定対象の記憶領域のデータ無効化処理を行うことを特徴とする請求項１０に記載のデータ処理方法。
【請求項１２】
前記データ無効化工程により行われる前記記憶領域の部分領域の無効化処理は、任意の一定値を連続的に前記記憶領域に連続的に上書きすることで成されることを特徴とする請求項７〜１１の何れか１項に記載のデータ処理方法。
【請求項１３】
記憶媒体の制御を制御手段により行う記憶媒体制御工程と、データを受信する通信工程とを有するデータ処理装置のデータ処理方法をコンピュータに実行させるコンピュータプログラムであって、
前記記憶媒体制御手段が前記記憶媒体の部分領域単位でアクセスを許可するマスタ・モジュールを識別情報領域へ登録する許可登録工程と、
前記記憶媒体へのアクセスを発行しているマスタ・モジュールを識別する識別工程と、
前記許可登録工程から得られる情報と、前記識別工程から得られる情報とから、アクセスを許可するか否かの判定を行う許可判定工程と、
前記記憶媒体における記憶領域の部分領域単位でデータの無効化処理を行うデータ無効化工程と、
処理の進行に応じて、前記許可登録工程で行われた設定情報の更新制御を行う更新制御工程とを有するデータ処理方法をコンピュータに実行させることを特徴とするコンピュータプログラム。
【請求項１４】
前記請求項１３に記載のコンピュータプログラムを読み出し可能に記録したことを特徴とするコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ処理装置、データ処理方法、コンピュータプログラム及び記録媒体に関し、例えば通信手段で入力した画像データをディスプレイに表示するために用いて好適な技術に関する。
【背景技術】
【０００２】
従来、通信回線を介して受信したデータを表示する機器として、コンピュータ機器、ディジタルＴＶ機器、ＴＶ電話端末等、様々な機器がある。通信基盤技術の発展・整備に伴いこれら機器の普及が進み、様々なディジタル・データが送受信され、表示・視聴が行われるようになりつつある。このようにやり取りされるデータの中には、データの作成者等の権利を有する人間の意に反した、データ受信者による改竄/転用を防ぎたいものがある。改竄/転用を防止する方法として、以下の方法が提案されている。
【０００３】
第１の従来技術として、特許文献１には、コンテンツの暗号化に基づいてデータを保護しようというものである。コンテンツ鍵により暗号化されたコンテンツ情報と、個別鍵により暗号化されたコンテンツ鍵と、予め受信者側に配布されている配送鍵により暗号化された個別鍵を配信し、不正に情報を取得しようとする第三者による情報の表示・視聴を防止しようというものである。本例のみならず、コンテンツを暗号化することにより、データに対する不正なアクセスを防ごうとする手段は多数提案されている。
【０００４】
第２の従来技術として、特許文献２には、通信手段を有するメモリカードにおいて、通信手段を介して受信したデータをカード中の記憶手段に格納する際に、受信端末側の情報処理手段等を処理に介在させず、メモリカード内で閉じた処理を行わせるようにして、情報の転用を防ぐようにしたものである。
【０００５】
第３の従来技術として、特許文献３には、メモリ・コントローラに関する技術が提案されており、これによれば、メモリの部分領域毎にアクセスを許可するマスタ・モジュールを登録する登録手段を設け、許可されたマスタ・モジュール以外からのアクセスを防止しようというものである。
【０００６】
【特許文献１】特開２００１-０６７３２４号公報
【特許文献２】特開２００３-１９６６２４号公報
【特許文献３】特開平０４-０９６１５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１で提案されているデータの暗号化に基づく方法では、情報を送信する前には暗号化の処理が、また受信した情報を表示する前には複合化の処理が必要となる。それら暗号化処理、及び複合化処理は大きな処理負荷が伴うものであり、表示データのリアルタイム性が損なわれるか、または処理の高速化のためのハードウェア処理資源等が必要となる。
【０００８】
また、前記特許文献２において提案されている方法は、受信端末側での表示・視聴が必要でない情報、表示・視聴が行われてはならない情報の保護を目的としたものであり、受信したデータを表示する応用においては適用することができない。
【０００９】
また、前記特許文献３は、情報の改竄/転用の防止を目的とするものではなく、あるマスタ・モジュールにおける問題発生時に起こり得るデータ破壊の影響を、他のマスタ・モジュールが管轄するメモリ領域に対してまで及ぼさせないことを目的とするものである。したがって、アクセスを許可するマスタ・モジュールの設定操作も、初期の段階における１度のみである。
【００１０】
本発明は上述の問題点にかんがみ、データの受信から表示までの処理ステップ毎に、メモリ・コントローラにおけるアクセス許可設定を動的にきめ細やかに行うことで、情報送信者の意図しない情報の改竄/転用を防止できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明のデータ処理装置は、記憶媒体の制御を行う記憶媒体制御手段と、データを受信する通信手段とを有するデータ処理装置であって、前記記憶媒体制御手段が前記記憶媒体の部分領域単位でアクセスを許可するマスタ・モジュールを識別情報領域へ登録する許可登録手段と、前記記憶媒体へのアクセスを発行しているマスタ・モジュールを識別する識別手段と、前記許可登録手段から得られる情報と、前記識別手段から得られる情報とから、アクセスを許可するか否かの判定を行う許可判定手段と、前記記憶媒体における記憶領域の部分領域単位でデータの無効化処理を行うデータ無効化手段と、処理の進行に応じて、前記許可登録手段により行われた設定情報の更新制御を行う更新制御手段とを有することを特徴とする。
【００１２】
本発明のデータ処理方法は、記憶媒体の制御を制御手段により行う記憶媒体制御工程と、データを受信する通信工程とを有するデータ処理装置のデータ処理方法であって、前記記憶媒体制御手段が前記記憶媒体の部分領域単位でアクセスを許可するマスタ・モジュールを識別情報領域へ登録する許可登録工程と、前記記憶媒体へのアクセスを発行しているマスタ・モジュールを識別する識別工程と、前記許可登録工程から得られる情報と、前記識別工程から得られる情報とから、アクセスを許可するか否かの判定を行う許可判定工程と、前記記憶媒体における記憶領域の部分領域単位でデータの無効化処理を行うデータ無効化工程と、処理の進行に応じて、前記許可登録工程で行われた設定情報の更新制御を行う更新制御工程とを有することを特徴とする。
【００１３】
本発明のコンピュータプログラムは、記憶媒体の制御を制御手段により行う記憶媒体制御工程と、表示情報を受信する通信工程とを有するデータ処理方法をコンピュータに実行させるコンピュータプログラムであって、前記記憶媒体制御手段が前記記憶媒体の部分領域単位でアクセスを許可するマスタ・モジュールを識別情報領域へ登録する許可登録工程と、前記記憶媒体へのアクセスを発行しているマスタ・モジュールを識別する識別工程と、前記許可登録工程から得られる情報と、前記識別工程から得られる情報とから、アクセスを許可するか否かの判定を行う許可判定工程と、前記記憶媒体における記憶領域の部分領域単位でデータの無効化処理を行うデータ無効化工程と、処理の進行に応じて、前記許可登録工程で行われた設定情報の更新制御を行う更新制御工程とを有するデータ処理方法をコンピュータに実行させることを特徴とする。
【００１４】
本発明の記録媒体は、前記に記載のコンピュータプログラムを読み出し可能に記録したことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、処理データを格納するメモリ領域へのアクセス許可を、処理に係わるマスタ・モジュールのみにするとともに、最終的にデータを無効化するように制御したので、処理データが他へ流用されるのを確実に防止することができる。
【発明を実施するための最良の形態】
【００１６】
（第１の実施の形態）
以下、添付図面を参照して、本発明に係わる好適な実施の形態を詳細に説明する。
＜表示装置の全体構成（図２）＞
図２は、本実施の形態のデータ処理装置としての表示装置の構成を表わすブロック図である。本実施形態の表示装置は、通信モジュール１０１、通信処理部１０２、デコーダ部１０３、表示制御部１０４、表示機１０５、ＣＰＵ１０６、メモリ制御部１０７、ＲＯＭ１０８、ＲＡＭ１０９、内部バス１１０、バス・アービタ１１１から構成されている。
【００１７】
通信モジュール１０１は、ＬＡＮ或いは公衆回線網と接続するものであり、送信側の機器との接続や送信されたデータ（パケット）の受信を行う。
通信処理部１０２は、通信モジュール１０１が受信したパケットを受け取り、それらを展開した上で、展開した結果のデータをＲＡＭ１０９に転送する機能を有する。受信バッファ２０１、パケット開梱処理部２０２、バス・インタフェース２０３から構成されている。バス・インタフェース２０３は、内部バス１１０上にアクセスを発行する機能を有する。
【００１８】
デコーダ部１０３は、通信処理部１０２が展開した結果のデータをＲＡＭ１０９から読み出し、それらを表示可能な形式に変換した上で、変換した結果のデータをＲＡＭ１０９に転送する機能を有する。バス・インタフェース３０１、作業ＲＡＭ３０２、デコード処理部３０３から構成されている。バス・インタフェース３０１は、内部バス１１０上にアクセスを発行する機能を有する。
【００１９】
表示制御部１０４は、デコーダ部１０３が変換した結果のデータをＲＡＭ１０９から読み出し、それらを表示機１０５に転送する機能を有する。バス・インタフェース４０１、ＶＲＡＭ４０２、表示制御部４０３から構成されている。バス・インタフェース４０１は、内部バス１１０上にアクセスを発行する機能を有する。
【００２０】
表示機１０５は、表示制御部１０４から転送されてくるデータを画面上に表示する機能を有する。
ＣＰＵ１０６は、本表示装置のシステム制御や表示機１０５の画面上に表示されるGUI制御等を行うものである。
【００２１】
メモリ制御部１０７は、ＲＯＭ１０８やＲＡＭ１０９を制御し、各マスタ・モジュールから発行されるアクセスを媒介し、ＲＯＭ１０８やＲＡＭ１０９からのデータ読み出しや、ＲＡＭ１０９へのデータ書き込みを実行する機能を有する。バス・インタフェース５０１、アクセス権設定レジスタ群５０２、メモリ・アクセス実行部５０３から構成されている。メモリ・アクセス実行部５０３は、ＲＯＭ１０８及びＲＡＭ１０９と接続する。アクセス権設定レジスタ群については後述する。
【００２２】
内部バス１１０は、通信処理部１０２、デコーダ部１０３、表示制御部１０４、ＣＰＵ１０６、メモリ制御部１０７を相互に接続するものである。内部バス１１０は、一時において１つのマスタ・モジュールにより用いられるよう、バス・アービタ１１１による制御が行われる。本表示装置の内部バス１１０は、一般的に用いられているバス・システムと同様のものであるが、アクセスの発行時に、アクセスを発行しているマスタ・モジュールの識別情報を付加した形でアクセスを行う点が異なる。
【００２３】
アクセスを受け付けるスレーブ・モジュールは、この識別情報を用いて、何れのマスタ・モジュールからのアクセスであるかを認識することができる。なお、本実施の形態のＣＰＵ１０６は、特権モードで動作するときとユーザ・モードで動作するときで、異なる識別情報を発行する機能を有する。スレーブ・モジュールは、ＣＰＵ１０６がアクセスを受けた際に、ＣＰＵ１０６が特権モードにおいて発行したアクセスであるのか、ユーザ・モードにおいて発行したアクセスであるのかを識別することができる。
【００２４】
＜メモリ制御部の構成と動作（図１、図３）＞
図１は、本表示装置のメモリ制御部１０７の構成例を表わす図である。バス・インタフェース５０１は、アクセス許可判断部５０４、アクセス制御部５０５、データ・バッファ部５０６、無効化指示部５０７、無効化処理部５０８、レジスタ・アクセス実行部５０９から構成されている。
【００２５】
アクセス制御部５０５には、内部バス１１０のアクセスの開始/実行を示す信号、アドレス信号、アクセス・サイズ信号、読み出しアクセスであるのか書き込みアドレスであるのかの信号等、データ信号線を除いた、アクセスを行うために必要となる信号線５１１が接続する。データ・バッファ部５０６には、内部バス１１０のデータ信号線５１２が接続する。アクセス許可判断部５０４には、内部バス１１０のマスタ・モジュールの識別情報信号線５１０が接続する。
【００２６】
アクセス権設定レジスタ群５０２は、メモリ空間の部分領域単位でアクセスを許可するマスタ・モジュールを規定するためのレジスタ群である。本実施の形態におけるメモリ空間は、図３のアドレス空間構成に示す通り、１６ＭＢのＲＯＭ１０８の空間と１２８ＭＢのＲＡＭ１０９の空間がある。
【００２７】
本実施の形態においては、これら計１４４ＭＢのメモリ空間を４ｋＢ毎に区切り、夫々レジスタを設けることによって、アクセスを許可するマスタ・モジュールを規定する。本実施の形態におけるレジスタ数は３６８６４本となる。アクセス権を規定するレジスタは、設定が有効であるか否かを表わすＶフラグ５１３、アクセスを許可するマスタ・モジュールの識別情報を格納するＭＩＤフィールド５１４から構成されている。
【００２８】
マスタ・モジュールがアクセスを開始すると、アクセス制御部５０５はアクセスが開始されたことを認識し、アドレスのデコードを行う。図３に示す本表示装置のアドレス空間構成に基づき、発行されているアクセスの対象が、アドレス「0x0」から「0x100_0000」のＲＯＭ１０８の領域、アドレス「0x100_0000」から「0x8FF_FFFF」のＲＡＭ１０９の領域、またはアドレス「0xF00_0000」から「0xF00_８FFF」のアクセス権設定レジスタ群５０２に対するものである場合、動作を開始する。
【００２９】
発行されているアクセスがアクセス権設定レジスタ群５０２に対するものである場合、アクセス制御部５０５はアクセス許可判断部５０４に対して、アクセス権設定レジスタ群５０２に対するアクセスが発行されたことを通知する。
【００３０】
アクセス許可判断部５０４は、マスタ・モジュールの識別情報信号５１０を検査し、マスタ・モジュールの識別情報がＣＰＵ１０６の特権モード下でのアクセスを示すものである場合、アクセス権設定レジスタ群５０２に対するアクセスを許可することをレジスタ・アクセス実行部５０９に通知する。
【００３１】
レジスタ・アクセス実行部５０９は、アクセス制御部５０５から得られるアクセス情報を用いて、アクセス権設定レジスタ群５０２に対するアクセスを実行する。アクセスが読み出しアクセスであるときは、アドレスで指定されたレジスタに格納されているデータを読み出し、データ・バッファ部５０６を介してデータ信号５１２に出力し、アクセスを完了させる。
【００３２】
アクセスが書き込みアクセスであるときは、アドレスで指定されたレジスタに、データ・バッファ５０６を介してデータ信号５１２から取り込んだデータを格納し、アクセスを完了させる。書き込みアクセスにおいては、書き込みの結果がＶフラグ５１３をアンセットするものである場合には、対応するメモリ領域を無効化する動作が起動される。
【００３３】
無効化指示部５０７は、アクセス制御部５０５からアクセス権設定レジスタ群５０９に対する書き込みアクセスが発行されていることを通知され、アクセス許可判断部５０４からアクセスが許可されたことを通知されると、データ・バッファ部５０６から出力される書き込みデータを読むことで、Ｖフラグ５１３がアンセットされるのか否かを知る。
【００３４】
Ｖフラグ５１３がアンセットされる場合は、アクセス権設定レジスタ群５０２に対する書き込みアクセスが完了するのを待って、無効化処理部５０８に対応するメモリ領域の無効化を指示する。無効化処理部５０８は、書き込みが行われたアドレスから、無効化対象の領域アドレスを算出する。無効化対象領域の先頭アドレスは、現在のアクセス対象のアドレス値から値「0xF00_0000」を減算し、「２12倍」することにより得られる。
【００３５】
その先頭アドレスから４ｋＢの領域が無効化対象となる。無効化処理部５０８はメモリ・アクセス実行部５０３に対して、書き込みアクセスの実行を順次指示する。書き込む値は、データ・バッファ部５０６に指示して値「０」を出力させる。この値は、無効化対象領域に格納されている値を消去できる値であるならば、任意の値で構わない。
【００３６】
マスタ・モジュールの識別情報がＣＰＵ１０６の特権モード下でのアクセスを示すものではない場合、アクセス許可判断部はアクセスが許可されないことをアクセス制御部５０５に通知する。アクセス制御部５０５はアクセスが拒絶されたことを通知してアクセスを完了させる。
【００３７】
発行されているアクセスがＲＯＭ１０８またはＲＡＭ１０９に対するものである場合、アクセス制御部５０５はアクセス許可判断部５０４に対して、ＲＯＭ１０８またはＲＡＭ１０９に対するアクセスが発行されたことを通知する。
【００３８】
アクセス許可判断部５０４は、レジスタ・アクセス実行部５０９に対してアクセス権設定レジスタ群５０２の読み出しアクセスを指示する。レジスタのアドレスは、レジスタ・アクセス実行部５０９がアクセス制御部５０５から得られるアクセス情報から算出する。レジスタのアドレス値は、現在アクセスが行われようとしているアドレスの下位１２ビットを削り、１２ビット分下位方向にシフトして得られる。アクセス権設定レジスタ群５０２から読み出された値は、レジスタ・アクセス実行部５０９からアクセス許可判断部５０４に渡される。
【００３９】
アクセス許可判断部５０４は、アクセス権設定レジスタ群５０２から読み出された値と、アクセスを行っているマスタ・モジュールの識別情報５１０とにより、アクセスを許可するか否かの判断を行う。アクセス権設定レジスタ群５０２から読み出された値のＶフラグ５１３がアンセット状態である場合、どのマスタ・モジュールからのアクセスであるかに係わらず、アクセスは許可される。Ｖフラグがセットされている場合、ＭＩＤフィールド５１４に登録されたマスタ・モジュールのみにアクセスが許可され、他のマスタ・モジュールからのアクセスは拒絶される。
【００４０】
アクセスの許可/不許可は、アクセス許可判断部５０４からアクセス制御部５０５に通知される。アクセスが許可された場合、アクセス制御部５０５はデータ・バッファ部５０６とメモリ・アクセス実行部５０３を制御することにより、ＲＯＭ１０８またはＲＡＭ１０９に対するアクセスを実行する。
【００４１】
すなわち、読み出しアクセスの場合は、メモリ・アクセス実行部５０３がＲＯＭ１０８またはＲＡＭ１０９に対する読み出しアクセスを実行し、データ・バッファ部５０６を介して、読み出した値を内部バス１１０のデータ信号線５１２に出力し、アクセスを完了させる。書き込みアクセスの場合は、データ・バッファ部５０６を介して、内部バス１１０のデータ信号線５１２上の書き込みデータを取り込んだ上で、メモリ・アクセス実行部５０３がＲＡＭ１０９に対する書き込みアクセスを実行し、アクセスを完了させる。アクセスが許可されなかった場合、アクセス制御部５０５はアクセスが拒絶されたことを通知してアクセスを完了させる。
【００４２】
＜表示処理の説明（図４）＞
次に、本実施の形態の表示装置の動作を説明する。
図４は、本表示装置のＣＰＵ１０６の動作フローを表わしたものである。これを基に、表示装置全体の動作を説明する。
本表示装置は、静止画や文書の表示を行う。本表示装置は、本表示装置で表示を行う静止画や文書のデータを供給する側の装置とネットワークを介して接続している。本表示装置は、該データを供給する側の装置からデータを受け取り、表示可能な形式にデータを変換した後に、情報の表示を行う。これらの処理は１画面単位で繰り返される。
【００４３】
通信モジュール１０１は、パケットを受信すると通信処理部１０２の受信バッファ２０１に受信したパケットを格納する。パケットの受信を確認すると、通信処理部１０２はＣＰＵ１０６に対して、パケットの受信を割込みで通知する。
【００４４】
最初のパケット到着割込みが発生すると(ステップＳ６０１)、ＣＰＵ１０６は動作モードを特権モードに遷移させ、パケットを展開する領域としてＲＡＭ１０９領域の一部を割り当て、アクセス権の設定操作を行う(ステップＳ６０２)。アクセス権の設定は、メモリ制御部１０７のアクセス権設定レジスタ群５０２中の、割り当てたＲＡＭ領域に対応するレジスタに、Ｖフラグをセットし、ＭＩＤフィールド５１４に通信処理部１０２の識別情報を格納する書き込みアクセスを行うことにより成される。Ｖフラグをセットすることによりアクセス許可制御が行われ、ＭＩＤフィールド５１４を設定することにより通信処理部１０２にのみアクセスを許可する設定となる。
【００４５】
ＣＰＵ１０６は、通信処理部１０２の制御レジスタにアクセスすることにより、パケット展開処理の開始を指示し(ステップＳ６０３)、パケットの受信割込みを解除する。ＣＰＵ１０６は動作モードを元に戻す。
【００４６】
本実施の形態の表示装置で表示を行うデータは、データを供給する側の装置から、１画面毎に送られてくる。１画面分のデータは、一定数のパケットに分割されて送られてくるものとする。
【００４７】
通信処理部１０２は、パケットの受信を確認する度に、ＣＰＵ１０６に対して割込みで通知する。ＣＰＵ１０６は、その度に動作モードを特権モードに遷移させ、割込み処理を行う(ステップＳ６０４)。通信処理部１０２の制御レジスタにアクセスし、受信割込みの解除を行う。また、このときＣＰＵ１０６は、何度目の受信割込みであるかを確認する(ステップＳ６０５)。
【００４８】
１画面分のデータ全ての受信をパケットの受信回数で判断し、１画面分に達していない場合は、再度パケットの受信割込みの発生を待つ。通信処理部１０２は、パケット開梱処理部２０２が受信したパケットを受信バッファ２０１から読み出し、ヘッダ部を取り除き、バス・インタフェース２０３を介してパケット展開領域として割り当てられたＲＡＭ領域にパケットの展開結果を格納する。
【００４９】
パケットの展開結果の格納は、ＲＡＭ１０９に対する書き込みアクセスという形で成される。それら、通信処理部１０２のバス・インタフェース２０３から発行される書き込みアクセスは、メモリ制御部１０７において、前記した通りのアクセス権の確認が行われた上で許可されて実行される。
【００５０】
１画面分のパケット全てを受信すると、ＣＰＵ１０６はパケットの展開領域として割り当てたＲＡＭ領域のアクセス権の変更操作を行う(ステップＳ６０６)。これは、パケットの受信割込み処理において行われるため、ＣＰＵ１０６の動作モードは特権モードである。変更は、Ｖフラグは変わらずセット状態、ＭＩＤフィールド５１４がデコーダ部１０３の識別情報となるように成される。
【００５１】
このように変更することにより、通信処理部１０２はこの領域にアクセスできなくなり、デコーダ部１０３がこの領域にアクセスできるようになる。また、ＣＰＵ１０６は、通信処理部１０２の制御レジスタにアクセスすることにより、パケット展開処理の実行指示を解除し、パケットの受信割込みを解除する。
【００５２】
次に、ＣＰＵ１０６は、デコーダ部１０３による表示可能なデータ形式への変換処理の結果を格納する領域としてＲＡＭ１０９領域の一部を割り当て、アクセス権の設定操作を行う(ステップＳ６０７)。アクセス権の設定は、メモリ制御部１０７のアクセス権設定レジスタ群５０２中の、割り当てたＲＡＭ領域に対応するレジスタに、Ｖフラグをセットし、ＭＩＤフィールド５１４にデコーダ部１０３の識別情報を格納する書き込みアクセスを行うことにより成される。Ｖフラグをセットすることによりアクセス許可制御が行われ、ＭＩＤフィールド５１４を設定することによりデコーダ部１０３にのみアクセスを許可する設定となる。
【００５３】
ＣＰＵ１０６は、デコーダ部１０３の制御レジスタにアクセスすることにより、表示可能なデータ形式への変換処理の開始を指示する(ステップＳ６０８)。デコーダ部１０３は、パケットの展開領域として割り当てられているＲＡＭ領域から、パケットの展開結果のデータを読み出し、バス・インタフェース３０１を介して作業ＲＡＭ３０２に格納する。それら、デコーダ部１０３のバス・インタフェース３０１から発行されるＲＡＭ１０９に対する読み出しアクセスは、メモリ制御部１０７において、前記した通りのアクセス権の確認が行われた上で、許可されて実行される。
【００５４】
デコード処理部３０３は、作業ＲＡＭ３０２からパケットの展開結果のデータを読み出し、作業ＲＡＭ３０２を作業領域として用いて、表示可能なデータ形式への変換処理を行う。変換処理を施した結果のデータは、作業ＲＡＭ３０２に一旦格納された後、バス・インタフェース３０１を介して、表示可能なデータ形式への変換処理の結果を格納する領域として割り当てられたＲＡＭ領域に格納される。
【００５５】
ＲＡＭ領域への格納は、ＲＡＭ１０９に対する書き込みアクセスという形で成される。それら、デコーダ部１０３のバス・インタフェース３０１が発行する書き込みアクセスは、メモリ制御部１０７において、前記した通りのアクセス権の確認が行われた上で、許可されて実行される。データの変換処理が完了すると、デコーダ部１０３はＣＰＵ１０６に割込みを発生させる。
【００５６】
デコーダ部１０３からの割込みを検出したＣＰＵ１０６は(ステップＳ６０９)、動作モードを特権モードへと遷移させ、表示可能なデータ形式への変換処理の結果を格納する領域として割り当てられているＲＡＭ領域のアクセス権の変更操作を行う(ステップＳ６１０)。変更は、Ｖフラグは変わらずセット状態、ＭＩＤフィールド５１４が表示制御部１０４の識別情報となるように成される。このように変更することにより、デコーダ部１０３がこの領域にアクセスできなくなり、表示制御部１０４がこの領域にアクセスできるようになる。
【００５７】
ＣＰＵ１０６は、デコーダ部の制御レジスタにアクセスすることにより、データの変換処理が完了したことを示す割込みを解除する。また、ＣＰＵ１０６は、表示制御部１０４の制御レジスタにアクセスし、デコーダ部１０３が変換した結果の表示可能なデータを、ＶＲＡＭ４０２へ転送するように指示する(ステップＳ６１１)。
【００５８】
表示制御部１０４は、表示可能なデータが格納されているＲＡＭ領域からデータを読み出し、ＶＲＡＭ４０２に格納する。表示制御部１０４のバス・インタフェース４０１が発行する、ＲＡＭ１０９に対する読み出しアクセスは、メモリ制御部１０７において、前記した通りのアクセス権の確認が行われた上で、許可されて実行される。
【００５９】
ＶＲＡＭ４０２に格納された表示可能なデータは、表示機制御部４０３によって繰り返し読み出され、表示機１０５に転送される。表示機１０５ではデータの表示が成される。ＶＲＡＭ４０２へのデータ転送が完了すると、表示制御部１０４はＣＰＵ１０６に対して割込みを発生させる。
【００６０】
表示制御部１０４からの割込みを検出したＣＰＵ１０６は(ステップＳ６１２)、動作モードを特権モードへと遷移させ、表示制御部１０４の制御レジスタにアクセスし、ＶＲＡＭ転送の完了を示す割込みの解除を行う。次にＣＰＵ１０６は、パケット展開領域として割り当てられたＲＡＭ領域と、表示可能なデータ形式への変換処理の結果を格納する領域として割り当てられたＲＡＭ領域の無効化処理を行う(ステップＳ６１３)。
【００６１】
これら無効化処理は、アクセス権制御レジスタ群５０２中の夫々のＲＡＭ領域に対応するレジスタのＶフラグをアンセットすることにより、前記した通り起動され実行される。ＣＰＵ１０６は動作モードを元に戻す。画面の切り替え等で、新たな表示を行う場合は、ステップＳ６０１からステップＳ６１３までの処理を再度実行する。
【００６２】
以上説明したように、本実施の形態によれば、処理の過程において、処理にその時点で係わっているマスタ・モジュールにのみに、処理対象のデータをアクセス可能とするように、メモリ制御部１０７のアクセス権設定レジスタ群５０２の設定を、動的に書き換えるように制御し、最終的にそれらデータを無効化することにより、データの秘匿性を保ち、他への流用を防ぐことができる。
【００６３】
なお、本発明は上記の実施の形態に限定されることなく、幅広く実施することが可能である。
すなわち、本実施の形態においては、通信処理部１０２の受信バッファ２０１、デコーダ部１０３の作業ＲＡＭ３０２、及び表示制御部１０４のＶＲＡＭ４０２等、各マスタ・モジュール中にローカルな記憶手段を設け、それら記憶手段を用いて処理を進めるような記述をしたが、それら領域をメモリ制御部１０７が管轄するＲＡＭ１０９を代替しても良く、前記したのと同様のアクセス権の設定/制御を行うようにすることにより、同様な効果が得られる。
【００６４】
また、パケットの開梱処理を通信処理部１０２のパケット開梱処理部２０２で実行するような記述をしたが、通信処理部１０２は受信したパケットをそのままＲＡＭ１０９に格納しても良く、パケットの開梱はＣＰＵ１０６や、或いはデコーダ部１０３で行わせるようにしても良い。ただし、パケットの開梱をＣＰＵ１０６で行わせる場合には、通常の動作モードでの処理としないことが肝要である。データに対する不正なアクセスとの識別が困難となるからである。
【００６５】
（第２の実施形態）
以下、添付図面を参照して、本発明に係わる別の実施の形態を詳細に説明する。
＜表示装置の全体構成（図５）＞
図５は、表示装置の構成例を表わすブロック図である。前述した第１の実施の形態と、通信モジュール１０１、通信処理部１０２、デコーダ部１０３、表示制御部１０４、表示機１０５、ＣＰＵ１０６、ＲＯＭ１０８、ＲＡＭ１０９、内部バス１１０、及びバス・アービタ１１１の構成と動作は同じである。メモリ制御部１１２のみ、構成と動作が前述の実施の形態と異なるが、ＲＯＭ１０８やＲＡＭ１０９を制御し、各マスタ・モジュールから発行されるアクセスを媒介し、ＲＯＭ１０８やＲＡＭ１０９からのデータ読み出しや、ＲＡＭ１０９へのデータ書き込みを実行する機能を有する点は同じである。
【００６６】
＜メモリ制御部の構成と動作（図６、図３）＞
図６は、本表示装置のメモリ制御部１１２の構成を表わす図である。
図６において、バス・インタフェース７０１は、アクセス許可判断部７０４、アクセス制御部７０５、データ・バッファ部７０６、無効化指示部７０７、無効化処理部７０８、レジスタ・アクセス実行部７０９から構成されている。
【００６７】
アクセス制御部７０５には、内部バス１１０のアクセスの開始/実行を示す信号、アドレス信号、アクセス・サイズ信号、読み出しアクセスであるのか書き込みアドレスであるのかの信号等、データ信号線を除いた、アクセスを行うために必要となる信号７１１が接続する。データ・バッファ部７０６には、内部バス１１０のデータ信号７１２が接続する。アクセス許可判断部７０４には、内部バス１１０のマスタ・モジュールの識別情報信号７１０が接続する。
【００６８】
アクセス権設定レジスタ群７０２は、メモリ空間の部分領域単位でアクセスを許可するマスタ・モジュールを規定するためのレジスタ群である。本実施の形態におけるメモリ空間は、図３のアドレス空間構成に示す通り、１６MBのＲＯＭ１０８の空間と１２８MBのＲＡＭ１０９の空間がある。
【００６９】
本実施の形態においては、これら計１４４MBのメモリ空間を４kB毎に区切り、夫々レジスタを設けることによって、アクセスを許可するマスタ・モジュールを規定する。本実施の形態におけるレジスタ数は３６８６４本となる。アクセス権を規定するレジスタは、設定が有効であるか否かを表わすＶフラグ７１３、ＣＰＵ１０６のアクセスを許可するか否かを表わすＭ０フラグ７１４、通信処理部１０２のアクセスを許可するか否かを表わすＭ１フラグ７１５、デコーダ部１０３のアクセスを許可するか否かを表わすＭ２フラグ７１６、及び表示制御部１０４のアクセスを許可するか否かを表わすＭ３フラグ７１７の、合計５つのフィールドを持つ。
【００７０】
マスタ・モジュールがアクセスを開始すると、アクセス制御部７０５はアクセスが開始されたことを認識し、アドレスのデコードを行う。図３に示す本表示装置のアドレス空間構成に基づき、発行されているアクセスの対象が、アドレス「0x0」から「0x00_0000」のＲＯＭ１０８の領域、アドレス「0x100_0000」から「0x8FF_FFFF」のＲＡＭ１０９の領域、またはアドレス「0xF00_0000」から「0xF00_8FFF」のアクセス権設定レジスタ群５０２に対するものである場合、動作を開始する。
【００７１】
発行されているアクセスがアクセス権設定レジスタ群７０２に対するものである場合、アクセス制御部７０５はアクセス許可判断部７０４に対して、アクセス権設定レジスタ群７０２に対するアクセスが発行されたことを通知する。アクセス許可判断部７０４は、マスタ・モジュールの識別情報信号７１０を検査し、マスタ・モジュールの識別情報がＣＰＵ１０６の特権モード下でのアクセスを示すものである場合、アクセス権設定レジスタ群７０２に対するアクセスを許可することをレジスタ・アクセス実行部７０９に通知する。
【００７２】
レジスタ・アクセス実行部７０９は、アクセス制御部７０５から得られるアクセス情報を用いて、アクセス権設定レジスタ群７０２に対するアクセスを実行する。アクセスが読み出しアクセスであるときは、アドレスで指定されたレジスタに格納されているデータを読み出し、データ・バッファ部７０６を介してデータ信号７１２に出力し、アクセスを完了させる。
【００７３】
アクセスが書き込みアクセスであるときは、アドレスで指定されたレジスタに、データ・バッファ７０６を介してデータ信号７１２から取り込んだデータを格納し、アクセスを完了させる。
【００７４】
書き込みアクセスにおいては、書き込みの結果がＶフラグ７１３をアンセットするものである場合には、対応するメモリ領域を無効化する処理が起動される。無効化指示部７０７は、アクセス制御部７０５からアクセス権設定レジスタ群７０９に対する書き込みアクセスが発行されていることを通知され、アクセス許可判断部７０４からアクセスが許可されたことを通知されると、データ・バッファ部７０６から出力される書き込みデータを読むことで、Ｖフラグ７１３がアンセットされるのか否かを知る。
【００７５】
Ｖフラグ７１３がアンセットされる場合は、アクセス権設定レジスタ群７０２に対する書き込みアクセスが完了するのを待って、無効化処理部７０８に対応するメモリ領域の無効化を指示する。
【００７６】
無効化処理部７０８は、書き込みが行われたアドレスから、無効化対象の領域アドレスを算出する。無効化対象領域の先頭アドレスは、現在のアクセス対象のアドレス値から「値0ｘＦ00_0000」を減算し、「２12倍」することにより得られる。その先頭アドレスから４kBの領域が無効化対象となる。無効化処理部７０８はメモリ・アクセス実行部７０３に対して、書き込みアクセスの実行を順次指示する。書き込む値は、データ・バッファ部７０６に指示して値０を出力させる。この値は、無効化対象領域に格納されている値を消去できる値であるならば、任意の値で構わない。
【００７７】
マスタ・モジュールの識別情報がＣＰＵ１０６の特権モード下でのアクセスを示すものではない場合、アクセス許可判断部７０４はアクセスが許可されないことをアクセス制御部７０５に通知する。アクセス制御部７０５はアクセスが拒絶されたことを通知してアクセスを完了させる。
【００７８】
発行されているアクセスがＲＯＭ１０８またはＲＡＭ１０９に対するものである場合、アクセス制御部７０５はアクセス許可判断部７０４に対して、ＲＯＭ１０８またはＲＡＭ１０９に対するアクセスが発行されたことを通知する。
【００７９】
アクセス許可判断部７０４は、レジスタ・アクセス実行部７０９に対してアクセス権設定レジスタ群７０２の読み出しアクセスを指示する。レジスタのアドレスは、レジスタ・アクセス実行部７０９がアクセス制御部７０５から得られるアクセス情報から算出する。レジスタのアドレス値は、現在アクセスが行われようとしているアドレスの下位１２ビットを削り、１２ビット分下位方向にシフトして得られる。
【００８０】
アクセス権設定レジスタ群７０２から読み出された値は、レジスタ・アクセス実行部７０９からアクセス許可判断部７０４に渡される。アクセス許可判断部７０４は、アクセス権設定レジスタ群７０２から読み出された値と、アクセスを行っているマスタ・モジュールの識別情報７１０とにより、アクセスを許可するか否かの判断を行う。
【００８１】
アクセス権設定レジスタ群７０２から読み出された値のＶフラグ７１３がアンセット状態である場合、どのマスタ・モジュールからのアクセスであるかに係わらず、アクセスは許可される。Ｖフラグがセットされている場合、ＣＰＵ１０６からのアクセスはＭ０フラグ７１４がセットされていないと許可されず、通信処理部１０２からのアクセスはＭ１フラグ７１５がセットされていないと許可されず、デコーダ部１０３からのアクセスはＭ２フラグ７１６がセットされていないと許可されず、また、表示制御部１０４からのアクセスはＭ３フラグ７１７がセットされていないと許可されない。
【００８２】
アクセスの許可／不許可は、アクセス許可判断部７０４からアクセス制御部７０５に通知される。アクセスが許可された場合、アクセス制御部７０５はデータ・バッファ部７０６とメモリ・アクセス実行部７０３を制御することにより、ＲＯＭ１０８またはＲＡＭ１０９に対するアクセスを実行する。
【００８３】
すなわち、読み出しアクセスの場合は、メモリ・アクセス実行部７０３がＲＯＭ１０８またはＲＡＭ１０９に対する読み出しアクセスを実行し、データ・バッファ部７０６を介して、読み出した値を内部バス１１０のデータ信号線７１２に出力し、アクセスを完了させる。
【００８４】
書き込みアクセスの場合は、データ・バッファ部７０６を介して、内部バス１１０のデータ信号線７１２上の書き込みデータを取り込んだ上で、メモリ・アクセス実行部７０３がＲＡＭ１０９に対する書き込みアクセスを実行し、アクセスを完了させる。
【００８５】
一方、アクセスが許可されなかった場合、アクセス制御部７０５はアクセスが拒絶されたことを通知してアクセスを完了させる。
【００８６】
＜表示処理の説明（図７）＞
本実施の形態の表示装置の動作を説明する。
図７は、本表示装置のＣＰＵ１０６の動作フローを表わしたものである。これを基に、表示装置全体の動作を説明する。
本表示装置は、前述の実施の形態における表示装置と同様、静止画や文書の表示を行う。本表示装置は、本表示装置で表示を行う静止画や文書のデータを供給する側の装置とネットワークを介して接続している。
【００８７】
本表示装置は、該データを供給する側の装置からデータを受け取り、表示可能な形式にデータを変換した後に、情報の表示を行う。これらの処理は１画面単位で繰り返される。なお、本実施の形態の表示装置で表示を行うデータは、データを供給する側の装置から、１画面毎に送られてくる。１画面分のデータは、一定数のパケットで送られてくるものとする。
【００８８】
通信モジュール１０１はパケットを受信すると、通信処理部１０２の受信バッファ２０１に受信したパケットを格納する。パケットの受信を確認すると、通信処理部１０２はＣＰＵ１０６に対して、パケットの受信を割込みで通知する。
【００８９】
最初のパケット到着割込みが発生すると(ステップＳ８０１)、ＣＰＵ１０６は動作モードを特権モードに遷移させ、パケットを展開する領域としてＲＡＭ１０９領域の一部を割り当て、アクセス権の設定操作を行う(ステップＳ８０２)。
【００９０】
アクセス権の設定は、メモリ制御部１１２のアクセス権設定レジスタ群７０２中の、割り当てたＲＡＭ領域に対応するレジスタに、ＶフラグとＭ１フラグ、及びＭ２フラグをセットする書き込みアクセスを行うことにより成される。Ｖフラグをセットすることによりアクセス許可制御が行われ、Ｍ１フラグをセットすることにより通信処理部１０２のそのＲＡＭ領域に対するアクセスが可能となる。また、Ｍ２フラグをセットすることによりデコーダ部１０３のそのＲＡＭ領域に対するアクセスが可能となる。
【００９１】
次に、ＣＰＵ１０６は、デコーダ部１０３による表示可能なデータ形式への変換処理の結果を格納する領域として、ＲＡＭ１０９領域の一部を割り当て、アクセス権の設定操作を行う(ステップＳ８０３)。アクセス権の設定は、メモリ制御部１１２のアクセス権設定レジスタ群７０２中の、割り当てたＲＡＭ領域に対応するレジスタに、ＶフラグとＭ２フラグ、及びＭ３フラグをセットする書き込みアクセスを行うことにより成される。Ｖフラグをセットすることによりアクセス許可制御が行われ、Ｍ２フラグをセットすることによりデコーダ部１０３のそのＲＡＭ領域に対するアクセスが可能となり、また、Ｍ３フラグをセットすることにより表示制御部１０４のそのＲＡＭ領域に対するアクセスが可能となる。
【００９２】
また、ＣＰＵ１０６は、通信処理部１０２とデコーダ部１０３の間、及びデコーダ部１０３と表示制御部１０４の間で、処理の同期制御を行うための通信領域としてＲＡＭ１０９領域の一部を割り当て、アクセス権の設定操作を行う(ステップＳ８０４)。アクセス権の設定は、メモリ制御部１１２のアクセス権設定レジスタ群７０２中の、割り当てたＲＡＭ領域に対応するレジスタに、ＶフラグとＭ１フラグ、Ｍ２フラグ、及びＭ３フラグをセットする書き込みアクセスを行うことにより成される。
【００９３】
Ｖフラグをセットすることによりアクセス許可制御が行われ、Ｍ１フラグをセットすることにより通信処理部１０２のそのＲＡＭ領域に対するアクセスが可能となり、Ｍ２フラグをセットすることによりデコード部１０３のそのＲＡＭ領域に対するアクセスが可能となり、また、Ｍ３フラグをセットすることにより表示制御部１０４のそのＲＡＭ領域に対するアクセスが可能となる。
【００９４】
ここまで行った後に、ＣＰＵ１０６は、通信処理部１０２の制御レジスタにアクセスすることにより、パケットの到着を示す割込みを解除するとともに、パケット展開処理を起動し(ステップＳ８０５)、デコーダ部１０３の制御レジスタにアクセスすることにより、表示データ展開処理の開始を指示し(ステップＳ８０６)、また、表示制御部１０４の制御レジスタにアクセスすることにより、ＶＲＡＭへの転送処理の開始を指示する(ステップＳ８０７)。ＣＰＵ１０６は、動作モードを元のモードに戻す。
【００９５】
ＣＰＵ１０６は、通信処理部１０２からのパケット受信割込みの回数をカウントすることにより、１画面分に相当する全てのパケットが到着したか否かを判断する(ステップＳ８０８)。また、通信処理部１０２からのパケット受信割込みが生じる毎に、動作モードを特権モードに遷移させ、通信処理部１０２の制御レジスタにアクセスすることにより、パケット受信割込みの解除を行い、動作モードを元に戻す。夫々処理の開始を指示された、通信処理部１０２、デコーダ部１０３、及び表示制御部１０４は、以下に述べるように連携動作することにより、受信した情報の表示を行う。
【００９６】
通信処理部１０２は、パケット開梱処理部２０２が受信パケットを受信バッファ２０１から読み出し、ヘッダ部を取り除き、バス・インタフェース２０３を介してパケット展開領域として割り当てられたＲＡＭ領域にパケットの展開結果を格納する。パケットの展開結果の格納は、ＲＡＭ１０９に対する書き込みアクセスとして成される。
【００９７】
通信処理部１０２のバス・インタフェース２０３から発行されるこの書き込みアクセスは、メモリ制御部１１２において、前記した通りのアクセス権の確認が行われた上で、許可されて実行される。通信処理部１０２は、１つのパケットの展開処理が完了したことを、モジュール間の通信領域として割り当てられたＲＡＭ領域上に設けられた、通信処理部１０２とデコーダ部１０３の同期フラグをセットすることにより、デコーダ部１０３に通知する。
【００９８】
この同期フラグのセット操作は、ＲＡＭ１０９に対する読み出しアクセスと、その後の書き込みアクセスとして成される。読み出しアクセスの結果、該同期フラグがアンセット状態であった場合はフラグをセットし、セット状態であった場合は該フラグがアンセット状態となるまで書き込みアクセスの実行を止め、再度読み出しアクセスを発行する。これらの読み出しアクセスや書き込みアクセスも、メモリ制御部１１２においてアクセス権の確認が行われた上で、許可されて実行される。
【００９９】
デコーダ部１０３は、モジュール間の通信領域に設けられた、通信処理部１０２とデコーダ部１０３の同期フラグをポーリングする。このポーリング操作は、すなわちＲＡＭ１０９からの読み出しアクセスであるが、デコーダ部１０３のバス・インタフェース４０１から発行されるこの読み出しアクセスは、メモリ制御部１１２において、前記した通りのアクセス権の確認が行われた上で、許可されて実行される。
【０１００】
フラグがセットされていることを確認したデコーダ部１０３は、パケットの展開領域として割り当てられているＲＡＭ領域から、パケットの展開結果のデータを読み出し、作業ＲＡＭ３０２に格納する。それらの読み出しアクセスも、メモリ制御部１１２においてアクセス権の確認が行われた上で、許可されて実行される。
【０１０１】
ここまで行った後に、デコーダ部１０３は通信処理部１０２との間の同期フラグをアンセットする操作を行う。このアンセット操作は、ＲＡＭ１０９に対する書き込みアクセスとして成される。この書き込みアクセスも、メモリ制御部１１２においてアクセス権の確認が行われた上で、許可されて実行される。
【０１０２】
デコード処理部３０３は、作業ＲＡＭ３０２からパケットの展開結果のデータを読み出し、作業ＲＡＭ３０２を作業領域として用いて、表示可能なデータ形式への変換処理を行う。変換処理を施した結果のデータは、作業ＲＡＭ３０２に一旦格納された後、バス・インタフェース３０１を介して、表示可能なデータ形式への変換処理の結果を格納する領域として割り当てられたＲＡＭ領域へ格納される。ＲＡＭ領域への格納は、ＲＡＭ１０９に対する書き込みアクセスという形で成される。それらの書き込みアクセスも、メモリ制御部１１２においてアクセス権の確認が行われた上で、許可されて実行される。
【０１０３】
デコーダ部１０３は、１つのパケット受信に応じた表示可能なデータ形式への変換処理が完了したことを、モジュール間の通信領域として割り当てられたＲＡＭ領域上に設けられた、デコーダ部１０３と表示制御部１０４の同期フラグをセットすることにより、表示制御部１０４に通知する。この同期フラグのセット操作は、ＲＡＭ１０９に対する読み出しアクセスと、その後の書き込みアクセスとして成される。
【０１０４】
読み出しアクセスの結果、同期フラグがアンセット状態であった場合はフラグをセットし、セット状態であった場合は該フラグがアンセット状態となるまで書き込みアクセスの実行を止め、再度読み出しアクセスを発行する。これらの読み出しアクセスや書き込みアクセスも、メモリ制御部１１２においてアクセス権の確認が行われた上で、許可されて実行される。
【０１０５】
表示制御部１０４は、モジュール間の通信領域に設けられた、デコーダ部１０３と表示制御部１０４の同期フラグをポーリングする。このポーリング操作は、すなわちＲＡＭ１０９からの読み出しアクセスであるが、表示制御部１０４のバス・インタフェース４０１から発行されるこの読み出しアクセスは、メモリ制御部１１２において、前記した通りのアクセス権の確認が行われた上で、許可されて実行される。
【０１０６】
フラグがセットされていることを確認した表示制御部１０４は、表示可能なデータが格納されているＲＡＭ領域からデータを読み出し、ＶＲＡＭ４０２に格納する。表示制御部１０４から発行されるこれら読み出しアクセスも、メモリ制御部１１２において許可されて実行される。
【０１０７】
１つのパケット分の表示可能なデータ全てをＶＲＡＭ４０２に転送すると、表示制御部１０４はデコーダ部１０３との間の同期フラグをアンセットする操作を行う。このアンセット操作は、ＲＡＭ１０９に対する書き込みアクセスとして成される。この書き込みアクセスも、メモリ制御部１１２においてアクセス権の確認が行われた上で、許可されて実行される。ＶＲＡＭ４０２に格納された表示可能なデータは、表示機制御部４０３によって表示機１０５に転送され、表示機１０５の画面上に表示が成される。
【０１０８】
以上の動作を繰り返して処理を進めることで、１画面分の情報の表示が行われる。ＣＰＵ１０６は、前述した通り、通信処理部１０２からのパケット受信割込みの回数をカウントし、１画面分に相当する全てのパケットが到着したか否かを判断する(ステップＳ８０８)。
【０１０９】
１画面分に相当する全てのパケットが到着すると、ＣＰＵ１０６は上記と別のパケット展開領域を、ＲＡＭ１０９の一部に新たに割り当て、アクセス権の設定操作を行う(ステップＳ８０９)。アクセス権の設定は、メモリ制御部１１２のアクセス権設定レジスタ群７０２中の、割り当てたＲＡＭ領域に対応するレジスタに、ＶフラグとＭ０フラグ、及びM１フラグをセットする書き込みアクセスを行うことにより成される。
【０１１０】
Ｖフラグがセットされることでアクセス許可制御が行われ、Ｍ０フラグをセットすることによりＣＰＵ１０６のそのＲＡＭ領域に対するアクセスが可能となり、また、M１フラグをセットすることにより通信処理部１０２のそのＲＡＭ領域に対するアクセスが可能となる。また、ＣＰＵ１０６は通信処理部１０２の制御レジスタにアクセスし、新たに割り当てたＲＡＭ領域にパケットの展開結果を格納するように指示する(ステップＳ８１０)。
【０１１１】
本実施の形態においては、表示を行うデータを供給する側の装置から、表示の終了を指示するコマンド・パケットが到着する。パケットが受信されると、通信処理部１０２はパケットを展開し、新たに設定したパケット展開領域に展開結果のデータを格納し、パケットを受信したことをＣＰＵ１０６に対して割り込みで通知する。通信処理部１０２によるパケット展開領域への書き込みアクセスは、メモリ制御部１１２において、前記した通りのアクセス権の確認が行われた上で、許可されて実行される。
【０１１２】
パケットの受信を割込みにより通知されたＣＰＵ１０６は、ＲＡＭ１０９からパケットの展開結果を読み出す。この読み出しアクセスは、メモリ制御部１１２において許可されて実行される。ＣＰＵ１０６は読み出したパケットの展開結果を検査し、表示の終了を指示するコマンドであることを認識すると(ステップＳ８１１)、表示情報のパケットの展開結果を格納したＲＡＭ領域と、それらを表示可能なデータ形式に変換結果を格納したＲＡＭ領域の無効化処理を行う(ステップＳ８１２)。
【０１１３】
これら無効化処理は、アクセス権制御レジスタ群７０２中の夫々のＲＡＭ領域に対応するレジスタのＶフラグをアンセットすることにより、前記した通り起動され実行される。ＣＰＵ１０６は動作モードを元に戻す。画面の切り替え等で、新たな表示を行う場合は、ステップＳ８０１からステップＳ８１２までの処理を再度実行する。
【０１１４】
以上説明したように、本実施の形態によれば、処理に係わるマスタ・モジュールが並行してデータ領域として割り当てられたＲＡＭ領域にアクセスすることが可能となり、且つ、処理に関係しないマスタ・モジュールのアクセスを拒絶することができる。また、最終的にそれらデータを無効化することにより、データの秘匿性を保ち、他への流用を防ぐことができる。
【０１１５】
（本発明に係る他の実施の形態）
上述した本発明の実施の形態における表示装置を構成する各手段、並びに表示制御方法（データ処理方法）の各ステップは、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体は本発明に含まれる。
【０１１６】
また、本発明は、例えば、システム、装置、方法、プログラムもしくは記憶媒体等としての実施の形態も可能であり、具体的には、複数の機器から構成されるシステムに適用してもよいし、また、一つの機器からなる装置に適用してもよい。
【０１１７】
なお、本発明は、前述した実施の形態の機能を実現するソフトウェアのプログラム（実施の形態では図４、図７に示すフローチャートに対応したプログラム）を、システムあるいは装置に直接、あるいは遠隔から供給し、そのシステムあるいは装置のコンピュータが前記供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。
【０１１８】
したがって、本発明の機能処理をコンピュータで実現するために、前記コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。
【０１１９】
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等の形態であってもよい。
【０１２０】
プログラムを供給するための記録媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＭＯ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−Ｒ）などがある。
【０１２１】
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続し、前記ホームページから本発明のコンピュータプログラムそのもの、もしくは圧縮され自動インストール機能を含むファイルをハードディスク等の記録媒体にダウンロードすることによっても供給できる。
【０１２２】
また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるＷＷＷサーバも、本発明に含まれるものである。
【０１２３】
また、本発明のプログラムを暗号化してＣＤ−ＲＯＭ等の記憶媒体に格納してユーザに配布し、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせ、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。
【０１２４】
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施の形態の機能が実現される他、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが、実際の処理の一部または全部を行い、その処理によっても前述した実施の形態の機能が実現され得る。
【０１２５】
さらに、記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によっても前述した実施の形態の機能が実現される。
【図面の簡単な説明】
【０１２６】
【図１】第１の実施形態におけるメモリ制御部の構成を表わすブロック図である。
【図２】第１の実施形態における表示装置の構成を表わすブロック図である。
【図３】第１の実施形態、及び第２の実施形態におけるアドレス空間構成を表わす図である。
【図４】第１の実施形態におけるＣＰＵの動作を説明するフローチャートである。
【図５】第２の実施形態における表示装置の構成を表わすブロック図である。
【図６】第２の実施形態におけるメモリ制御部の構成を表わすブロック図である。
【図７】第２の実施形態におけるＣＰＵの動作を説明するフローチャートである。
【符号の説明】
【０１２７】
１０１  通信モジュール
１０２  通信処理部
１０３  デコーダ部
１０４  表示制御部
１０５  表示機
１０６  ＣＰＵ
１０７  メモリ制御部
１０８  ＲＯＭ
１０９  ＲＡＭ
１１０  内部バス
１１１  バス・アービタ
１１２  メモリ制御部
２０１  通信処理部の受信バッファ
２０２  通信処理部のパケット開梱処理部
２０３  通信処理部のバス・インタフェース
３０１  デコーダ部のバス・インタフェース
３０２  デコーダ部の作業ＲＡＭ
３０３  デコーダ部のデコード処理部
４０１  表示制御部のバス・インタフェース
４０２  表示制御部のＶＲＡＭ
４０３  表示制御部の表示機制御部
５０１  メモリ制御部のバス・インタフェース
５０２  メモリ制御部のアクセス権設定レジスタ群
５０３  メモリ制御部のメモリ・アクセス実行部
５０４  メモリ制御部のバス・インタフェースのアクセス許可判断部
５０５  メモリ制御部のバス・インタフェースのアクセス制御部
５０６  メモリ制御部のバス・インタフェースのデータ・バッファ部
５０７  メモリ制御部のバス・インタフェースの無効化指示部
５０８  メモリ制御部のバス・インタフェースの無効化処理部
５０９  メモリ制御部のバス・インタフェースのレジスタ・アクセス実行部
５１０  アクセスを行っているマスタ・モジュールの識別情報信号線
５１１  アクセス情報信号線
５１２  データ信号線
５１３  Ｖフラグ
５１４  ＭＩＤフィールド
【図１】
2006323778.tif 000003
【図２】
2006323778.tif 000004
【図３】
2006323778.tif 000005
【図４】
2006323778.tif 000006
【図５】
2006323778.tif 000007
【図６】
2006323778.tif 000008
【図７】
2006323778.tif 000009