(57)【要約】【課題】  Ｘ線画像センサ等においてＬＰＦを備えることによる雑音低減効果を十分に得る。【解決手段】  電荷感応増幅器（ＣＳＡ）４１のリセット（初期化）を解除すると、画像センサのデータ線から流入する電荷によって、ＣＳＡ４１の出力電位（Ａ点の電位）が瞬時に上昇する。一方、ＬＰＦ４２における抵抗Ｒ１とコンデンサＣ１との間（Ｂ点）の電位はＬＰＦ４２の時定数によってＡ点の電位よりも緩やかに上昇する。そこで、主増幅器（ＭＡ）４３における初段の第１増幅器ＭＡ１のリセット（初期化）を、ＣＳＡ４１のリセット終了後、Ｂ点の電位がＡ点の電位に十分近づいてから解除する（リセットスイッチＭＡＳＷ１をオフする）。これにより、コンデンサＣ１には微量の電荷しか残らないので、その後にコンデンサＣ１に流入する信号電荷を正確に検出できる。【選択図】  図１
2006078235.tif 000002
【特許請求の範囲】
【請求項１】
電荷感応増幅器と、該電荷感応増幅器の出力電圧を増幅する電圧増幅器と、前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路とを備えた電荷検出回路において、
前記電圧増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記電圧増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持するように初期化期間を制御する初期化期間制御手段を備えていることを特徴とする電荷検出回路。
【請求項２】
前記初期化期間は、前記低域濾波回路の時定数をτとしてｎτ（ｎ＝ln√（Ｃｐ／２ＣＤＬ），但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されることを特徴とする請求項１記載の電荷検出回路。
【請求項３】
前記初期化期間は、前記低域濾波回路の時定数をτとしてｍτ（ｍ＝ln（√（Ｃｐ／２ＣＤＬ））／３，但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されることを特徴とする請求項１記載の電荷検出回路。
【請求項４】
電荷感応増幅器と、該電荷感応増幅器の出力電圧を増幅する２段以上の増幅器からなる電圧増幅器と、前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路とを備えた電荷検出回路において、
前記各増幅器の初期化期間が重複する期間を有し、初段の前記増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記初段の増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持し、且つ各段の前記増幅器の初期化期間が前段より順次終了するように各初期化期間を制御する初期化期間制御手段を備えていることを特徴とする電荷検出回路。
【請求項５】
初段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｎτ（ｎ＝ln√（Ｃｐ／２ＣＤＬ），但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されていることを特徴とする請求項４記載の電荷検出回路。
【請求項６】
初段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｍτ（ｍ＝ln（√（Ｃｐ／２ＣＤＬ））／３，但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されていることを特徴とする請求項４記載の電荷検出回路。
【請求項７】
電荷感応増幅器と、該電荷感応増幅器の出力電圧を増幅する２段以上の増幅器からなる電圧増幅器と、前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路とを備えた電荷検出回路において、
前記各増幅器の初期化期間が重複する期間を有し、最終段の前記増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記最終段の増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持し、且つ各段の前記増幅器の初期化期間が前段より順次終了するように各初期化期間を制御する初期化期間制御手段を備えていることを特徴とする電荷検出回路。
【請求項８】
最終段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｎτ（ｎ＝ln√（Ｃｐ／２ＣＤＬ），但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されていることを特徴とする請求項７記載の電荷検出回路。
【請求項９】
最終段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｍτ（ｍ＝ln（√（Ｃｐ／２ＣＤＬ））／３，但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されていることを特徴とする請求項７記載の電荷検出回路。
【請求項１０】
第１帰還コンデンサおよび該第１帰還コンデンサの両電極間を短絡することで初期化する第１スイッチを有する容量帰還型の電荷感応増幅器と、
第２帰還コンデンサおよび該第２帰還コンデンサの両電極間を短絡することで初期化する第２スイッチを有し、前記電荷感応増幅器の出力電圧を増幅する電圧増幅器と、
前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路と、
前記第１および第２が同時にオンする期間が存在し、前記第１スイッチが先にオフし、前記第１スイッチがオフした後に前記第２スイッチがオフし、且つ、前記第１スイッチがオフしてから前記第２スイッチがオフするまでの持続期間を、前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまでの期間以上となるように初期化期間を制御する初期化期間制御手段とを備えていることを特徴とする電荷検出回路。
【請求項１１】
前記持続期間が、前記低域濾波回路の時定数をτとしてｎτ（ｎ＝ln√（Ｃｐ／２ＣＤＬ），但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されていることを特徴とする請求項１０記載の電荷検出回路。
【請求項１２】
前記持続期間が、前記低域濾波回路の時定数をτとしてｍτ（ｍ＝ln（√（Ｃｐ／２ＣＤＬ））／３，但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されていることを特徴とする請求項１０記載の電荷検出回路。
【請求項１３】
行列状に配された複数の画素と、行方向の画素を選択するための複数の走査線と、選択された画素からの信号電荷を取り込む列方向の複数のデータ線と、取り込まれた信号電荷を電圧として読み取る読み取り回路とを備えた画像センサにおいて、
前記読み取り回路は、請求項１ないし１２のいずれか１項の電荷検出回路を信号電荷を検出するために備えていることを特徴とする画像センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｘ線センサ等の画像センサ等に用いられる電荷検出回路の制御方法に関するものである。
【背景技術】
【０００２】
放射線の２次元画像検出器として、平面型Ｘ線画像センサが知られている。このＸ線画像センサは、Ｘ線を感知して電荷を発生する光電変換層を行列状の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）アレイの上に配置した構造を有しており、発生した電荷を各画素電極に蓄積した後、各行ごとにＴＦＴを順次オンにして画像データを読み出す。
【０００３】
この画像センサは、例えば、特許文献１に開示されているような２次元行列構造の画像検出器であり、ガラス基板上に形成された光電変換層側の面に、行列状に配置された複数の画素と、行方向と平行に延びる走査線と、列方向と平行に延びるデータ線とを備えている。各走査線は走査駆動回路に接続されており、データ線は読み取り回路に接続されている。
【０００４】
ここで、走査駆動回路が所定の一本の走査線にハイレベルの電圧を出力する場合、その走査線に接続されている全ての画素の各蓄積容量に保持されている信号電荷が、各画素に対応するそれぞれのデータ線に流出する。データ線に流出した信号電荷の電荷量は、読み取り回路によってその電荷量が読み取られる。このように、走査駆動回路が各走査線に順次ハイレベルの電圧を出力し、読み取り回路が全ての画素電極に対応する信号電荷を読み取る。
【０００５】
次に、画像センサに用いられる上記読み取り回路について説明する。図１２は、信号電荷がデジタルデータとして出力されるまでの１入力対応の読み取り回路のブロック図である。
【０００６】
読み取り回路は、電荷感応増幅器（Charge Sensitive Amplifier，以下、ＣＳＡと称する）１０１，主増幅器（以下、ＭＡと称する）１０２、サンプルホールド回路（以下、Ｓ／Ｈと称する）１０３、マルチプレクサ１０４、アナログデジタル変換器（Analog-to-Digital Converter，以下、ＡＤＣと称する）１０５、およびラッチ回路（以下、ＬＣとする）１０６がこの順で直列に接続される構成である。
【０００７】
この読み取り回路においては、まず、ＣＳＡ１０１が、データ線ＤＬから入力された信号電荷を読み取り、電圧を出力する。ＣＳＡ１０１から出力された電圧は、必要に応じてＭＡ１０２で増幅され、Ｓ／Ｈ１０３にて標本化（サンプリング）されると共にデータ電圧として保持される。ＣＳＡ１０１からＳ／Ｈ１０３までの系統が複数ある場合、保持された複数のデータ電圧は、そのうちの１つがマルチプレクサ１０４により選択されてＡＤＣ１０５に入力され、デジタル信号に変換される。変換されたデジタル信号は、ＬＣ１０６にて保持される。
【０００８】
続いて、上記のＣＳＡ１０１およびＭＡ１０２の構成について説明する。図１３は、ＣＳＡ１０１およびＭＡ１０２の構成を示している。
【０００９】
図１３に示すように、ＣＳＡ１０１は、信号電荷の電荷量を電圧として読み出すために、演算増幅器ＯＡ１１、帰還コンデンサＣｆ１１、リセットスイッチＣＳＡＷ１１から構成される。
【００１０】
演算増幅器ＯＡ１１の反転入力と出力とは帰還コンデンサＣｆ１１を介して接続されており、負帰還回路を構成している。また、リセットスイッチＣＳＡＳＷ１１は、帰還コンデンサＣｆ１１と並列に接続されており、帰還コンデンサＣｆ１１に蓄積された電荷を放電してリセット（初期化）する。さらに、演算増幅器ＯＡ１１の非反転入力端子には基準電位Ｖｒｅｆ（ＧＮＤ）が入力されており、演算増幅器ＯＡ１１の反転入力端子にデータ線ＤＬが接続されている。なお、ここでは基準電位ＶｒｅｆをＧＮＤ電位としているが、特にＧＮＤに限定されるものではない。
【００１１】
上記のように構成されるＣＳＡ１０１は、制御信号Ｃ＿ＣＳＡがハイのときにリセットスイッチＣＳＡＳＷ１１がオンとなることにより初期化される。この初期化によって、それ以前の動作で帰還コンデンサＣｆ１１に蓄積されていた電荷が放出され、ＣＳＡ１０１の出力電位はＶｒｅｆ（ＧＮＤ）となり、ＣＳＡ１０１の読み取り動作が開始する。また、走査線に付与される走査信号がハイとなる期間で各画素のスイッチ素子がオンすることにより、蓄積容量に蓄積されていた信号電荷（−Ｑ）がデータ線を介して帰還コンデンサＣｆ１１の入力側の電極に集まる。その結果、帰還コンデンサＣｆ１１の出力側の電極には、信号電荷と等量で逆極性の電荷（＋Ｑ）が発生する。したがって、ＣＳＡ１０１の出力には、電荷（＋Ｑ）を帰還コンデンサＣｆ１１の容量値で除した値の電圧を出力する。
【００１２】
次に、ＭＡ１０２は、ＣＳＡ１０１の出力電圧が小さい場合に、それ以降の回路が動作するのに十分な大きさの電圧範囲にまで信号電圧を増幅するために設けられている。なお、一般的なＸ線撮影装置では静止画像撮影（撮影モード）が行われるが、この場合、照射Ｘ線の線量が十分に多い。したがって、画像センサを上記Ｘ線撮影装置に用いた場合、検出される電荷量も多く、ＣＳＡ１０１から十分大きな信号電圧が出力されるため、ＭＡ１０２は必ずしも必要でない。しかし、動画像を得るための透視モードでは長期間Ｘ線を照射し続ける必要がある。したがって、透視モードでは、Ｘ線の総照射量を押さえるために撮影モードより２桁〜３桁ほど弱いＸ線が用いられている。
【００１３】
具体的には、撮影モードでは、放射線強度が例えば３０μＲから３ｍＲ程度のＸ線が照射されるが、透視モードでは、例えば０．２μＲから１０μＲ程度のＸ線が照射される。これにより、透視モードでは撮影モードと比べて、検出される信号電荷量が極めて少なく、ＣＳＡ１０１は十分量の信号電圧を出力することができない。そこで、上記Ｘ線撮影装置に用いられる画像センサには、ＭＡ１０２が必要となる。
【００１４】
ＭＡ１０２は、図１３に示すように、１つの演算増幅器ＯＡ１２およびコンデンサＣ１１，Ｃ１２とを備えた１段構成の反転増幅器であり、その増幅率は、Ｇ＝−Ｃ１１／Ｃ１２（ここではＣ１１，Ｃ１２は容量値を表す）である。また、ＭＡ１０２には、コンデンサＣ１２と並列に接続されるリセットスイッチＭＡＳＷ１１が設けられている。このリセットスイッチＭＡＳＷ１１は、制御信号Ｃ＿ＭＡがハイのときにオンとなり、これによりＭＡ１０２を初期化する。
【００１５】
ところで、一般に、センサの回路は、できるだけ低雑音であることが好ましい。その理由は、低雑音であればあるほど微小な信号を雑音に埋もれることなく検知できるからである。特に、Ｘ線センサにおいては、照射するＸ線の線量をできるだけ少なくするためにも低雑音化が必要となる。
【００１６】
回路の低雑音化の手法の１つとして、回路の帯域を制限することが挙げられる。回路の帯域を制限する手法として、低域濾波回路（ＬＰＦ）を用いる方法が特許文献１に記述されている。特許文献１では、図１４に示すように、ＣＳＡ１０１の出力とＭＡ１０２の入力との間に抵抗Ｒ１１を設け、抵抗Ｒ１１およびＭＡ１０２の入力側のコンデンサＣ１１によって１次のＬＰＦ１０７として機能させることで帯域を制限し、結果として低雑音化を行う方法が開示されている。
【００１７】
例えば、ＣＳＡ１０１の演算増幅器が発生する雑音電圧が入力換算で２０ｎＶ／√Ｈｚであるとすると、回路の帯域が１０ＭＨｚであれば、出力には、２０ｎＶ×√１０ＭＨｚ＝２００μＶの雑音電圧が現れる。これに対し、ＬＰＦによって帯域を１００ｋＨｚに制限すれば、２０ｎＶ×√１００ｋＨｚ＝２０μＶとなり、雑音を１／１０に小さくすることができる。
【００１８】
なお、図１４においては、説明の便宜上、図１３の構成における回路と同等の機能を有する回路については、同一の符号を付記している。
【特許文献１】特開２００１−２８５７２４（２００１年１０月１２日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
このようにＬＰＦ１０７を構成することで雑音を低減することが理論的には可能になるが、必ずしも理論的に期待できるだけの効果が得られない場合がある。以下に、その理由について説明する。
【００２０】
図１５は、ＣＳＡ１０１の初期化期間中、即ちリセットスイッチＣＳＡＳＷ１１がオンになっているときの１つの画素ＰＩＸ、データ線ＤＬおよびＣＳＡ１０１についての等価回路図である。
【００２１】
図１５において、ＣＳＡＳＷ１１はオン抵抗Ｒｏｎ（ｃｓａ）を有し、抵抗Ｒｏｎ（ｃｓａ）は熱雑音Ｖｔｎ（ｃｓａｓｗ）を発生する。ＣＳＡ１０１の演算増幅器ＯＡ１１の非反転入力端子は演算増幅器ＯＡ１１が応答する周波数帯域内では仮想短絡によりＶｒｅｆ（ＧＮＤ）レベルにあるが、それ以上の高周波領域では仮想短絡は成立しない。熱雑音Ｖｔｎ（ｃｓａｓｗ）は無限大の周波数帯域まで広がる白色雑音であるので、熱雑音源ＮＳに対しては図１５の等価回路が成立する。
【００２２】
リセットスイッチＣＳＡＳＷ１１がオンである間、画像センサのデータ線ＤＬの容量ＣＤＬにはこの熱雑音Ｖｔｎ（ｃｓａｓｗ）が印加されている。即ち、図の容量ＣＤＬのデータ線ＤＬ側の電極（これはデータ線ＤＬそのものであるが）の電圧は熱雑音Ｖｔｎ（ｃｓａｓｗ）になっている。そして、リセットスイッチＣＳＡＳＷ１１がオフとなった瞬間に熱雑音Ｖｔｎ（ｃｓａｓｗ）は存在しなくなるので、その瞬間にオン抵抗Ｒｏｎ（ｃｓａ）に発生する熱雑音Ｖｔｎ（ｃｓａｓｗ＿ｏｆｆ）の電圧がデータ線ＤＬに取り残されることになる。これにより、容量ＣＤＬにはＣＤＬ×Ｖｔｎ（ｃｓａｓｗ＿ｏｆｆ）のオフ時電荷Ｑｏｆｆが現れることになる。
【００２３】
ところで、熱雑音Ｖｔｎ（ｃｓａｓｗ＿ｏｆｆ）の値は雑音理論による計算で求めることができる。このＣＳＡ１０１のように、スイッチ素子とコンデンサとが組み合わされた回路において、スイッチ素子がオフする瞬間に容量がＣのコンデンサに現れる電圧は、雑音理論ではよく知られており、その大きさはオン抵抗には無関係の下式で表される値となる（参考資料：“Low-Noise Electronic System Design” C.D.Motschenbacher, Joe Connelly共著  ３０〜３１頁参照）。
【００２４】
【数１】
2006078235.tif 000003
【００２５】
但しｋはボルツマン定数であり、Ｔは絶対温度である。
今の場合に当てはめると、先のオフ時電荷Ｑoff は、次式で表される。
【００２６】
【数２】
2006078235.tif 000004
【００２７】
例えば、容量ＣＤＬが１００ｐＦである場合、式（２）より、オフ時電荷量は６．４３×１０−１６［Ｃ−ｒｍｓ］となり、これを電子数に換算すると約４０００［ｅ−ｒｍｓ］となる。
【００２８】
この電荷は、データ線ＤＬの抵抗ＲＤＬと容量ＣＤＬとによって定まる時定数τに従ってＣＳＡ１０１の帰還容量Ｃｆ１１に移動し、雑音電圧としてＣＳＡ１０１の出力に現れることになる。
【００２９】
尚、容量ＣＤＬと抵抗ＲＤＬの値は例えば１００ｐＦ、１０ｋΩという値であり、この場合、時定数τは１μsとなる。
【００３０】
図１６は、図１３の構成におけるＡ点、Ｃ点およびＤ点の電位の変化を示したものである。ここで、Ａ点はＣＳＡ１０１の出力端であり、Ｃ点はコンデンサＣ１１と演算増幅器ＯＡ１２との接続点であり、Ｄ点はＭＡ１０２の出力端である。また、Ｃ点の電位は、ＭＡ１０２におけるリセットスイッチＭＡＳＷ１１のオン／オフの状態に関わらず、ＭＡ１０２を構成する演算増幅器ＯＡ１２の仮想短絡の原理により常にＶｒｅｆ（ＧＮＤ）レベルにある。
【００３１】
まず、ＣＳＡ１０１のリセットスイッチＣＳＡＳＷ１１およびＭＡ１０２のリセットスイッチＭＡＳＷ１１がオンすることで（時間Ｔ１）、帰還コンデンサＣｆ１１およびコンデンサＣ１２に充電されていた電荷が０になり、Ａ点およびＤ点は、基準電位Ｖｒｅｆに対して速やかに０Ｖとなる（時間Ｔ２）。次いで、リセットスイッチＣＳＡＳＷ１１がオフとなった瞬間である時間Ｔ３のタイミングでデータ線ＤＬの容量ＣＤＬに現れた電荷がＣＳＡ１０１の帰還容量Ｃｆ１１に移動して電圧ΔＶがＡ点に現れる（時間Ｔ３〜Ｔ４）。
【００３２】
しかしながら、Ｃ点の電位は、前記のように演算増幅器ＯＡ１２の仮想短絡により常時Ｖｒｅｆ（ＧＮＤ）にあるので、ＭＡ１０２の初期化期間が終了した時間Ｔ５以後も、ＭＡの出力はＶｒｅｆ（以後Ｖｒｅｆに対して（ＧＮＤ）を省略する）に対して０Ｖのままであり、その以後に入力される電荷に対してのみ出力が現れる（図の時間Ｔ６以降）。つまり、ＬＰＦ１０７が挿入されていない図１３の回路においては、上記の雑音電荷はコンデンサＣ１１に吸収されてＭＡ１０２の出力には現れないため、ＭＡの初期化が終了した以降に入ってくる電荷、即ち信号電荷が正確に検出できることになる。
【００３３】
ＬＰＦ１０７を挿入した図１４の回路を駆動したときの各部の電位変化を図１７に示す。図１４におけるＢ点は、抵抗Ｒ１１とコンデンサＣ１１との接続点である。
【００３４】
尚、図１７では、ここで問題にしている雑音電荷に対する動きを明確にするため、時間Ｔ３以前の履歴は無視し（実際には一つ前の読み込み動作によって帰還容量Ｃｆ１１に存在している電荷の初期化期間の動きが各部の電圧に影響を与える）、時間Ｔ３から現れる該雑音電荷に対する応答と、画素ＰＩＸのスイッチ素子ＳＷ（ＴＦＴ）がオンすることにより入ってくる信号電荷に対する応答（時間Ｔ６以後）とを示している。また、Ｃ点は、図１３の回路におけるＣ点と同様、リセットスイッチＭＡＳＷ１１のオン／オフの状態に関わらずＶｒｅｆ（ＧＮＤ）レベルにある。
【００３５】
該雑音電荷は、前述したようにデータ線ＤＬの時定数に従ってＣＳＡ１０１の出力に現れ（時間Ｔ３〜Ｔ４）、ＣＳＡ１０１の出力電圧は、ＬＰＦ１０７の時定数に従って徐々にＢ点に現れる（図の太破線）。これは、コンデンサＣ１１の抵抗Ｒ１１側電極に電荷が流入するということであり、コンデンサＣ１１のＭＡ１０２側電極には、等量で符号が反対の電荷がＭＡ１０２の演算増幅器ＯＡ１２から供給されるということである。
【００３６】
リセットスイッチＭＡＳＷ１１がオンしている間は、コンデンサＣ１２に電荷が蓄積されることはないため、Ｄ点の電位は０Ｖのままであるが、リセットスイッチＭＡＳＷ１１がオフとなった後にコンデンサＣ１１の抵抗Ｒ１１側電極に供給される電荷に対しては、等量の電荷がＭＡ１０２のコンデンサＣ１２に現れるため、その電荷による電圧がＭＡ１０２の出力に雑音電圧として現れてしまう。即ち、リセットスイッチＭＡＳＷ１１がオフになった時点（時間Ｔ５）のＡ点とＢ点の差の電圧（図のΔＶａｂ）をＭＡ１０２の増幅率αで増幅した電圧が雑音電圧としてＭＡ１０２の出力に雑音電圧として現れることになる。これが、ＬＰＦ１０７を設けたことの副作用として新たに発生した雑音である。
【００３７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、Ｘ線画像センサ等においてローパスフィルタを備えることによる雑音低減効果を十分に得ることを実現することにある。
【課題を解決するための手段】
【００３８】
本発明に係る電荷検出回路は、電荷感応増幅器と、該電荷感応増幅器の出力電圧を増幅する電圧増幅器と、前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路とを備えた電荷検出回路において、前記課題を解決するために、前記電圧増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記電圧増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持するように初期化期間を制御する初期化期間制御手段を備えていることを特徴としている。
【００３９】
上記の構成では、電荷感応増幅器の初期化が終了したことにより、電荷感応増幅器に流入した電荷によって電荷感応増幅器の出力電位が上昇するのに応じて低域濾波回路の出力電位もその時定数で徐々に上昇するが、初期化期間制御手段によって、低域濾波回路の出力電位による電流が電圧増幅器側に流入しなくなるまで電圧増幅器の初期化が維持されるので、低域濾波回路による雑音電荷の影響がない状態で電荷感応増幅器の出力電圧を増幅することができる。これにより、電荷感応増幅器への入力電荷を正確に検出することができる。
【００４０】
前記電荷検出回路において、前記初期化期間は、前記低域濾波回路の時定数をτとしてｎτ（ｎ＝ln√（Ｃｐ／２ＣＤＬ），但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されること、あるいは、前記初期化期間は、前記低域濾波回路の時定数をτとしてｍτ（ｍ＝ln（√（Ｃｐ／２ＣＤＬ））／３，但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されることが好ましい。このように設定すれば、実施の形態において後述するように、画像センサの画素におけるスイッチ素子（ＴＦＴ）のオン抵抗による熱雑電荷を含んだ状態での信号電荷が電荷感応増幅器に読み出されることを前提として電圧増幅器の初期化期間が設定される。それゆえ、低域濾波回路の出力電位による電流が電圧増幅器側に流入しなくなることをより確実にすることができる。
【００４１】
また、本発明の他の電荷検出回路は、電荷感応増幅器と、該電荷感応増幅器の出力電圧を増幅する２段以上の増幅器からなる電圧増幅器と、前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路とを備えた電荷検出回路において、前記課題を解決するために、前記各増幅器の初期化期間が重複する期間を有し、初段の前記増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記初段の増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持し、且つ各段の前記増幅器の初期化期間が前段より順次終了するように各初期化期間を制御する初期化期間制御手段を備えていることを特徴としている。
【００４２】
この電荷検出回路でも、初期化期間制御手段によって、低域濾波回路の出力電位による電荷が電圧増幅器側に流入しなくなるまで電圧増幅器の初期化が維持されるので、低域濾波回路による雑音電荷の影響がない状態で電荷感応増幅器の出力電圧を増幅することができる。これにより、電荷感応増幅器への入力電荷を正確に検出することができる。また、電圧増幅器が複数段の増幅器により構成されるので、実施の形態で後述するように、大きい増幅率が必要である場合に、オフセットの影響を軽減することができる。さらに、順次初期化期間が終了することで、前段の増幅器のオフセット等を後段の増幅器に伝わらないようにすることができる。
【００４３】
前記電荷検出回路において、初段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｎτ以上に設定されていること、あるいは、初段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｍτ以上に設定されていることが好ましい。このように設定しても、前述のように、低域濾波回路による帯域制限（雑音低減）の効果のみを得ることができる。
【００４４】
また、本発明の他の電荷検出回路は、電荷感応増幅器と、該電荷感応増幅器の出力電圧を増幅する複数段の増幅器からなる電圧増幅器と、前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路とを備えた電荷検出回路において、前記各増幅器の初期化期間が重複する期間を有し、最終段の前記増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記最終段の増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持し、且つ各段の前記増幅器の初期化期間が前段より順次終了するように各初期化期間を制御する初期化期間制御手段を備えていることを特徴としている。
【００４５】
この電荷検出回路でも、初期化期間制御手段によって、低域濾波回路の出力電位による電流が電圧増幅器側に流入しなくなるまで電圧増幅器の初期化が維持されるので、低域濾波回路による雑音電荷の影響がない状態で電荷感応増幅器の出力電圧を増幅することができる。これにより、電荷感応増幅器への入力電荷を正確に検出することができる。また、電圧増幅器が複数段の増幅器により構成されるので、前記のように、大きい増幅率が必要である場合に、オフセットの影響を軽減することができる。さらに、順次初期化期間が終了することで、前段の増幅器のオフセット等を後段の増幅器に伝わらないようにすることができる。
【００４６】
前記の電荷検出回路において、最終段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｎτ以上に設定されていること、あるいは、最終段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｍτ以上に設定されていることが好ましい。このように設定しても、前述のように、低域濾波回路による帯域制限（雑音低減）の効果のみを得ることができる。
【００４７】
本発明のさらに他の電荷検出回路は、前記課題を解決するために、第１帰還コンデンサおよび該第１帰還コンデンサの両電極間を短絡することで初期化する第１スイッチを有する容量帰還型の前記電荷感応増幅器と、第２帰還コンデンサおよび該第２帰還コンデンサの両電極間を短絡することで初期化する第２スイッチを有し、前記電荷感応増幅器の出力電圧を増幅する電圧増幅器と、前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路と、前記第１および第２が同時にオンする期間が存在し、前記第１スイッチが先にオフし、前記第１スイッチがオフした後に前記第２スイッチがオフし、且つ、前記第１スイッチがオフしてから前記第２スイッチがオフするまでの持続期間を、前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまでの期間以上となるように初期化期間を制御する初期化期間制御手段とを備えていることを特徴としている。
【００４８】
この電荷検出回路でも、初期化期間制御手段によって、電圧増幅器の初期化期間が低域濾波回路の出力電位による電流が電圧増幅器側に流入しなくなるまで維持されるので、低域濾波回路による雑音電荷の影響がない状態で電荷感応増幅器の出力電圧を増幅することができる。これにより、電荷感応増幅器への入力電荷を正確に検出することができる。
【００４９】
この電荷検出回路において、前記持続期間が、前記低域濾波回路の時定数をτとしてｎτ以上に設定されていること、あるいは、前記持続期間が前記低域濾波回路の時定数をτとしてｍτ以上に設定されていることが好ましい。このように設定することにより、低域濾波回路による帯域制限（雑音低減）の効果のみを得ることができる。
【００５０】
本発明の画像センサは、行列状に配された複数の画素と、行方向の画素を選択するための複数の走査線と、選択された画素からの信号電荷を取り込む列方向の複数のデータ線と、取り込まれた信号電荷を電圧として読み取る読み取り回路とを備えた画像センサにおいて、前記読み取り回路が、前述のいずれか１つの電荷検出回路を信号電荷を検出するために備えていることを特徴としている。
【００５１】
上記の構成によれば、低域濾波回路による雑音電荷の影響をなくし、雑音低減効果のみを得ることができるので、画質品位の高い画像センサを提供することができる。
【発明の効果】
【００５２】
以上のように、本発明に係る電荷検出回路は、電荷感応増幅器とその後段の電圧増幅器の間に低域濾波回路を設けて回路の帯域を制限して、電圧増幅器の出力に現れる雑音を低減させる電荷検出回路において、低域濾波回路による帯域制限による雑音低減効果を十分に発揮することができる。
【００５３】
また、本発明の画像センサは、前記の電荷検出回路を備えることにより、特にＸ線センサにおいて、Ｘ線の照射量を下げても従来と同等の透視画像を得ることが可能になる。即ち、被写体の被爆線量を低減することが可能となる。
【発明を実施するための最良の形態】
【００５４】
本発明の一実施形態について図１ないし図１１に基づいて説明すると以下の通りである。
【００５５】
図２は、２次元画像検出器としての平面型Ｘ線画像センサである画像センサ１の概略構成を示している。
【００５６】
この画像センサ１は、２次元行列構造の画像検出器であり、ガラス基板２１の上に、光電変換層２２およびバイアス電極２３が形成されている構成である。光電変換層２２は、非晶質セレン（以下ａ−Ｓｅとする）などで形成されている。また、バイアス電極２３は、Ｘ線（電磁波）を透過する金属膜、例えば金の薄膜で形成されている。ガラス基板２１の光電変換層２２側の面には、行列状に配置された画素ＰＩＸ（ｉ，ｊ）…、行方向と平行に延びる走査線（行）ＧＬ（ｊ）…、および列方向と平行に延びるデータ線（列）ＤＬ（ｉ）…が形成されている。各画素ＰＩＸ（ｉ，ｊ）は、画素電極３３、蓄積コンデンサＣ（ｉ，ｊ），スイッチ素子ＳＷ（ｉ，ｊ）から構成されている。そして、各走査線ＧＬ（ｊ）は走査駆動回路（ゲートドライバ）３に接続されており、データ線ＤＬ（ｉ）は読み取り回路４に接続されている。
【００５７】
画素電極３３は、スイッチ素子ＳＷ（ｉ，ｊ）を介してデータ線ＤＬ（ｉ）に接続されている。また、スイッチ素子ＳＷ（ｉ，ｊ）のスイッチング動作は、走査駆動回路３から走査線ＧＬ（ｊ）を介して、走査電圧が印加されることにより行われる。従って、スイッチ素子ＳＷ（ｉ，ｊ）が、一般的に用いられるＴＦＴの場合、ＴＦＴのソースは画素電極３３に、ドレインはデータ線ＤＬ（ｉ）に、ゲートは走査線ＧＬ（ｊ）にそれぞれ接続されることになる。
【００５８】
尚、以下の構成では、スイッチ素子ＳＷ（ｉ，ｊ）としてＴＦＴが用いられているものとして説明する。
【００５９】
次に、画像センサ１の断面構造を図３に基づいて説明する。図３は、画素１におけるＡ−Ａ線矢視断面図である。
【００６０】
画像センサ１には、ガラス基板２１の上に、補助電極３１、走査線ＧＬ、絶縁膜３２、画素電極３３、データ線ＤＬ、光電変換層２２およびバイアス電極２３が積層されている。このうち、補助電極３１は、絶縁膜３２を介して画素電極３３と対向する位置に設けられており、画素電極３３との間で蓄積コンデンサＣを構成している。この補助電極３１は、全画素ＰＩＸ…において共通の基準電圧（Ｖｒｅｆ）が印加されるように配線されている。また、バイアス電極２３は、画素電極３３に対して高電圧（例えば数千ボルト）を印加できるようになっている。
【００６１】
このような画像センサ１において、Ｘ線光子Ｐがバイアス電極２３側から光電変換層２２に入射すると、光電変換層２２は、バイアス電極２３を透過したＸ線光子Ｐから電子と正孔との対を発生させる。ここで、バイアス電極２３に正の電圧が印加されているときは、上記正孔が画素電極３３側に移動する。一方、バイアス電極２３に負の電圧が印加されているときは、上記電子が画素電極３３側に移動する。これにより、上記正孔または電子は、Ｘ線光子Ｐの入射位置に対応する位置にある画素電極３３に達する。さらに、画素電極３３に達した上記正孔または電子は、正または負の電荷（以下、信号電荷とする）として蓄積コンデンサＣに保持される。なお、以下の説明では、特に断らない限り、バイアス電極には負の電圧が印加されているものとする。
【００６２】
ここで、走査駆動回路３が所定の一本の走査線ＧＬにハイレベルの電圧を出力するとすると、その走査線ＧＬに接続されている全ての画素ＰＩＸ…の各蓄積コンデンサＣ…に保持されている信号電荷が、各画素ＰＩＸ…に対応するそれぞれのデータ線ＤＬに流出する。さらに、データ線ＤＬに流出した信号電荷は、データ線ＤＬに接続された読み取り回路４によってその電荷量が読み取られる。このように、走査駆動回路３が各走査線ＧＬ…に順次ハイレベルの電圧を出力し、読み取り回路４が全ての画素電極３３に対応する信号電荷、即ちデジタル信号を読み取る。このようにして、１枚のデジタル画像データの読み取りが行われる。
【００６３】
次に、画像センサ１に用いられる読み取り回路４について図４に基づいて説明する。図３は、信号電荷がデジタルデータとして出力されるまでの１入力対応の読み取り回路４のブロック図である。
【００６４】
電荷検出回路としての読み取り回路４は、電荷感応増幅器（Charge Sensitive Amplifier，以下、ＣＳＡと称する）４１、ローパスフィルタ（以下、ＬＰＦと称する）４２、主増幅器（以下、ＭＡと称する）４３、サンプルホールド回路（以下、Ｓ／Ｈと称する）４４、マルチプレクサ４５、アナログデジタル変換器（Analog-to-Digital Converter，以下、ＡＤＣと称する）４６、およびラッチ回路（以下、ＬＣとする）４７がこの順で直列に接続される構成である。読み取り回路４は、多数集積されていて、ＬＳＩ（Large Scale Integrated Circuit，大規模集積回路）を構成している。
【００６５】
ここで、読み取り回路４の読み取り動作について説明する。まず、ＣＳＡ４１が、データ線ＤＬから入力された信号電荷を読み取り、電圧を出力する。ＣＳＡ４１から出力された電圧は、ＬＰＦ４２で帯域を制限されることで高周波の雑音成分が除去される。ＬＰＦ４２を経た電圧は、必要に応じてＭＡ４３で増幅され、Ｓ／Ｈ４４にて標本化（サンプリング）されると共にデータ電圧として保持される。保持されたデータ電圧は、マルチプレクサ４５を介してＡＤＣ４６に入力され、デジタル信号（デジタル画像データ）に変換される。変換されたデジタル信号は、ＬＣ４７にて保持される。
【００６６】
なお、マルチプレクサ４５は、１つのＡＤＣ４６に複数の入力端子を割り当てるために用いるものであり、読み取り回路４の本質的な要素ではない。したがって、例えば各入力端子に１対１で対応してＡＤＣ４６を構成する場合、マルチプレクサ４５は不要である。
【００６７】
次に、ＣＳＡ４１の基本的な構成について、図５の回路図に基づいて説明する。ＣＳＡ４１は、信号電荷の電荷量を電圧として読み出すための回路であり、演算増幅器ＯＡ１、帰還コンデンサＣｆ１、リセット（初期化）スイッチＣＳＡＳＷ１から構成される。
【００６８】
演算増幅器ＯＡ１の反転入力端子と出力端子とは帰還コンデンサＣｆ１を介して接続されており、負帰還回路を構成している。また、リセットスイッチＣＳＡＳＷ１は、帰還コンデンサＣｆ１と並列に接続されており、帰還コンデンサＣｆ１に蓄積された電荷を放電してリセット（初期化）する。さらに、演算増幅器ＯＡ１の非反転入力端子は基準電位Ｖｒｅｆ（ＧＮＤ）に保たれており、演算増幅器ＯＡ１の反転入力端子にデータ線ＤＬが接続されている。なお、ここでは基準電位ＶｒｅｆをＧＮＤ電位としているが、特にＧＮＤに限定されない。
【００６９】
さらに、ＣＳＡ４１の読み取り動作を図６および図７に基づいて説明する。図６は１つの画素ＰＩＸ、データ線ＤＬおよびＣＳＡ４１についての等価回路図であり、図７は読み取り動作のタイミングチャートおよびＣＳＡ４１の出力電圧を表している。
【００７０】
図６において、データ線ＤＬは、データ線容量ＣＤＬおよびデータ線抵抗ＲＤＬによって構成されている。また、走査線ＧＬに付与される走査信号Ｃ＿ＧＬは、図７で示すように、制御信号Ｃ＿ＣＳＡがローとなった以降にハイとなり、スイッチ素子ＳＷは、そのハイとなる期間にオンする。制御信号Ｃ＿ＣＳＡは、ＣＳＡ４１のリセットスイッチＣＳＡＳＷ１を制御するための信号である。リセットスイッチＣＳＡＳＷ１は、制御信号Ｃ＿ＣＳＡが図７に示すハイのときにオンとなり、これによりＣＳＡ４１を初期化する。
【００７１】
読み取り動作は、まずリセットスイッチＣＳＡＳＷ１がオンになることで開始される。これにより、それ以前の動作で帰還コンデンサＣｆ１に蓄積されていた電荷が放出され、ＣＳＡ４１の出力電位はＧＮＤとなる。したがって、ＣＳＡ４１は初期化された状態となる。
【００７２】
この後、図７に示すように、走査駆動回路３から走査線ＧＬにハイレベルの走査信号Ｇ＿ＧＬが出力され、これによりスイッチ素子ＳＷがオンする。スイッチ素子ＳＷがオンすると、蓄積コンデンサＣに蓄積されていた信号電荷（−Ｑ）がデータ線ＤＬに流出する。そして、演算増幅器ＯＡ１は、データ線ＤＬに流出した信号電荷（−Ｑ）が帰還コンデンサＣｆ１の入力側の電極（演算増幅器ＯＡ１の反転入力端子と接続されている電極）に集まるよう作動する。その結果、帰還コンデンサＣｆ１の出力側の電極（演算増幅器ＯＡ１の出力と接続されている電極）には、等量で逆極性の電荷（＋Ｑ）が発生する。したがって、図７のＰ期間において、ＣＳＡ４１の出力には、信号電荷と等量で逆極性である＋Ｑを帰還コンデンサＣｆ１の容量値で除した電圧が現れる。ＣＳＡ４１は、このようにして信号電荷を読み取り、電圧として出力することができる。
【００７３】
次に、ＬＰＦ４２およびＭＡ４３の詳細について説明する。図１は、ＣＳＡ４１、ＬＰＦ４２およびＭＡ４３の回路構成および接続関係を示している。
【００７４】
ＬＰＦ４２は、直列接続される抵抗Ｒ１およびコンデンサＣ１によって構成されている。抵抗Ｒ１の入力端は、ＣＳＡ４１の演算増幅器ＯＡ１の出力端子に接続されている。コンデンサＣ１の出力端は、後述する演算増幅器ＯＡ２の反転入力端子に接続されている。このコンデンサＣ１は、ＭＡ４３における後述する第１増幅器ＭＡ１の入力容量を構成している。
【００７５】
電圧増幅器としてのＭＡ４３は、ＣＳＡ４１の出力電圧が小さい場合に、それ以降の回路が動作するのに十分な大きさの電圧範囲にまで信号電圧を増幅するために設けられている。このＭＡ４２は、第１増幅器ＭＡ１および第２増幅器ＭＡ２の２段の増幅器によって構成されている。
【００７６】
第１増幅器ＭＡ１は、演算増幅器ＯＡ２、コンデンサＣ１，Ｃ２およびリセットスイッチＭＡＳＷ１を備えた反転増幅器である。演算増幅器ＯＡ２の反転入力端子と出力端子との間には、コンデンサＣ２およびリセットスイッチＭＡＳＷ１が並列に接続されている。リセットスイッチＭＡＳＷ１は、制御信号Ｃ＿ＭＡ１がハイのときにオンとなり、コンデンサＣ２に蓄積された電荷を放電することにより第１増幅器ＭＡ１をリセット（初期化）する。また、演算増幅器ＯＡ２の非反転入力端子は基準電位Ｖｒｅｆ（ＧＮＤ）に保たれている。なお、ここでは基準電位ＶｒｅｆをＧＮＤ電位としているが、特にＧＮＤに限定されない。
【００７７】
一方、第２増幅器ＭＡ２は、演算増幅器ＯＡ３、コンデンサＣ３，Ｃ４およびリセットスイッチＭＡＳＷ２を備えた反転増幅器である。演算増幅器ＯＡ３の反転入力端子と出力端子との間には、コンデンサＣ４およびリセットスイッチＭＡＳＷ２が並列に接続されている。リセットスイッチＭＡＳＷ２は、制御信号Ｃ＿ＭＡ２がハイのときにオンとなり、コンデンサＣ４に蓄積された電荷を放電することにより第２増幅器ＭＡ２をリセット（初期化）する。また、演算増幅器ＯＡ３の反転入力端子はコンデンサＣ３を介して演算増幅器ＯＡ２の出力端子に接続され、演算増幅器ＯＡ３の非反転入力端子は基準電位Ｖｒｅｆ（ＧＮＤ）に保たれている。なお、ここでも基準電位ＶｒｅｆをＧＮＤ電位としているが、特にＧＮＤに限定されない。
【００７８】
第１増幅器ＭＡ１の増幅率はＣ１／Ｃ２であり、第２増幅器ＭＡ２の増幅率はＣ３／Ｃ４であるので、両増幅器ＭＡ１，ＭＡ２を合わせた増幅率は（Ｃ１×Ｃ３）／（Ｃ２×Ｃ４）となる。
【００７９】
なお、Ｅ点（演算増幅器ＯＡ３の反転入力端子）の電位はＣ点（演算増幅器ＯＡ２の反転入力端子）と同様に、第２増幅器ＭＡ２における演算増幅器ＯＡ３の仮想短絡の原理によって常にＶｒｅｆ（ＧＮＤ）レベルにある。
【００８０】
また、制御信号Ｃ＿ＣＳＡ，Ｃ＿ＭＡ１，Ｃ＿ＭＡ２およびＳ／Ｈ４４に与えるための制御信号Ｃ＿ＳＨは、図５に示す制御回路５から供給される。この制御回路５は、走査駆動回路３を制御するための信号も出力する。
【００８１】
ここで、上記のように構成される読み取り回路４の動作について説明する。
【００８２】
図８は、その動作を説明するための読み取り回路４の各部の動作を示したタイミングチャートであり、図９は、図８のタイミングチャートの要部を示すタイミングチャートである。また、図１０および図１１は、ＭＡ４３の動作をより詳しく示したタイミングチャートである。
【００８３】
まず、読み取り回路４の信号読み取りからＳ／Ｈ４４によるサンプル・ホールドまでの概略動作について説明する。
【００８４】
図８に示すように、まず、ＣＳＡ４１のリセットスイッチＣＳＡＳＷ１よびＭＡ４３のリセットスイッチＭＡＳＷ１，ＭＡＳＷ２が同時にオンした後、ＣＳＡ４１のリセットスイッチＣＳＡＳＷ１を先にオフして、次にＭＡ４３のリセットスイッチＭＡＳＷ１，ＭＡＳＷ２をオフする（期間Ｐ１）。これで、ＣＳＡ４１とＭＡ４３とが共に初期化される。その後、ＣＳＡ４１は、走査信号Ｃ＿ＧＬがハイレベルである期間に、その走査信号Ｃ＿ＧＬが付与された走査線ＧＬに接続されている全ての画素ＰＩＸ…の各蓄積コンデンサＣ…からデータ線ＤＬに流出して入力される信号電荷をその電荷量に応じた電位として読み取り（期間Ｐ２）、信号電圧を出力する（期間Ｐ３）。さらに、この信号電圧は、ＬＰＦ４２を経た後、ＭＡ４３により増幅される。そして、Ｓ／Ｈ４４の制御信号Ｃ＿ＳＨがハイ出力の期間（期間Ｐ４）に、ＭＡ４３の出力した信号電圧がＳ／Ｈ回路４４により標本化され、次に制御信号Ｃ＿ＳＨがハイレベルの出力になるまで保持され、出力され続ける。
【００８５】
なお、図８の期間Ｔｓは読み出し動作の１周期である。また、図１において、Ｓ／Ｈ４４の回路そのものは、本発明とは直接には関係しないため、詳細については記載せずブロックで表している。
【００８６】
図９において、時間Ｔ３以前の履歴について、図１６と同じであるので、図１７と同様にその説明を省略する。リセットスイッチＣＳＡＳＷ１がオフとなった瞬間（時間Ｔ３）、データ線ＤＬの容量ＣＤＬに現れた電荷がＣＳＡ４１の帰還容量Ｃｆ１に移動するので、ＣＳＡ４１の出力電圧が瞬時に上昇し、電圧ΔＶがＡ点（ＣＳＡ４１の出力端）に現れる（時間Ｔ３〜Ｔ４）。一方、Ｂ点（抵抗Ｒ１とコンデンサＣ１との接続点）の電位は、Ａ点の電位が上昇を開始した時間Ｔ３からＬＰＦ４２の時定数によって徐々に（Ａ点の電位より緩やかに）上昇する。
【００８７】
尚、図８において、ＣＳＡ出力電圧（Ａ点）にこの電圧ΔＶが現れることについてはその記載を省略している。
【００８８】
リセットスイッチＭＡＳＷ１は、Ｂ点の電位がＡ点の電位に十分近づいてから（時間Ｔ５以降に）オフするように制御される。つまり、リセットスイッチＭＡＳＷ１がオンしている第１増幅器ＭＡ１の初期化期間において、リセットスイッチＣＳＡＳＷ１のオフ、即ちＣＳＡ４１の初期化期間の終了（時間Ｔ３）からＬＰＦ４２の出力電位による電流がＭＡ４３に流入しなくなるまで（時間Ｔ５）の期間（持続期間）がＬＰＦ４２の時定数よりも十分に長くなるように設定される。制御回路５は、このように制御するための制御信号Ｃ＿ＭＡ１を出力する。時間Ｔ５では、コンデンサＣ１にまだ電荷が残存しているので、その電荷は雑音電荷となる。しかしながら、その残存電荷が微量であるため、その後にコンデンサＣ１に流入する信号電荷を正確に検出することが可能となる。
【００８９】
これは、ＭＡ４３が３段以上の増幅器からなる構成でも、初段の増幅器の初期化期間を第１増幅器ＭＡ１の初期化期間と同様に設定すれば、同様に可能となる。しかも、ＭＡ４３を複数段の増幅器で構成することにより、大きい増幅率が必要である場合に、オフセットの影響を軽減することができる。さらに、順次初期化期間が終了することで、前段の増幅器のオフセット等を後段の増幅器に伝わらないようにすることができる。
【００９０】
本実施形態の読み取り回路４では、さらに、図１０に示すように、ＬＰＦ４２の直後の第１増幅器ＭＡ１の初期化期間を図９に示すのと同様に定め、第２増幅器ＭＡ２のリセットスイッチＭＡＳＷ２は、リセットスイッチＭＡＳＷ１がオフした後にオフされるように制御される。つまり、制御回路５は、このように制御するために、制御信号Ｃ＿ＭＡ１をローレベルに変化させた後に遅れて制御信号Ｃ＿ＭＡ２をローレベルに変化させる。
【００９１】
１段目の第１増幅器ＭＡ１に対して図９に示す制御を行うことにより、前記のように信号電荷による出力がＤ点に正確に現れており、２段目の第２増幅器ＭＡ２では第１増幅器ＭＡ１の出力を増幅するだけである。従って、第２増幅器ＭＡ２の出力であるＦ点には信号電荷のみによる電位が現れることになり、信号電荷を正確に検出することが可能となる。これは、ＭＡ４３が３段以上の増幅器からなる構成でも、最終段の増幅器の初期化期間を第２増幅器ＭＡ２の初期化期間と同様に最も長くなるように設定すれば、同様に可能となる。
【００９２】
尚、上記の説明では、リセットスイッチＭＡＳＷ１がオフした後、Ｂ点の電位がＡ点の電位に十分近づいてからスイッチ素子ＳＷ（ＴＦＴ）がオンしてデータ電荷が入ってくるものとしたが、時間Ｔ２でコンデンサＣ１に残っている電荷と、その後に入ってくるデータ電荷は、線形の独立事象として働くので、スイッチ素子ＳＷをオンするタイミングは、時間Ｔ２より後であればどの時点でも構わないことはいうまでもない。
【００９３】
あるいは、図１１に示すように、Ｂ点の電位がＡ点の電位に十分近づいていない時点でリセットスイッチＭＡＳＷ１がオフするように第１増幅器ＭＡ１の初期化期間を短く設定し、リセットスイッチＭＡＳＷ２が、Ｂ点の電位がＡ点の電位に十分近づいてから（時間Ｔ６以降に）オフするように第２増幅器ＭＡ２の初期化期間を十分に長く設定してもよい。つまり、リセットスイッチＭＡＳＷ２がオンしている第２増幅器ＭＡ２の初期化期間において、ＣＳＡ４１の初期化期間の終了（時間Ｔ３）からＬＰＦ４２の出力電位による電流がＭＡ４３に流入しなくなるまで（時間Ｔ５）の期間（持続期間）がＬＰＦ４２の時定数よりも十分に長くなるように設定される。制御回路５は、このような設定を実現するように制御信号Ｃ＿ＭＡ１，Ｃ＿ＭＡ２を出力する。このような設定により、時間Ｔ５ａでＢ点の電位がＡ点の電位に十分には近づいていないために、Ｔ５〜Ｔ６期間においてコンデンサＣ１に移動する電荷は第１増幅器ＭＡ１に出力電圧をもたらす。しかし、リセットスイッチＭＡＳＷ２がオンのままであるので、第２増幅器ＭＡ２には出力として現れない。そして、Ｂ点が十分にＡ点の電圧に近づいた後の時間Ｔ６で第２増幅器ＭＡ２がオフとなるので、第２増幅器ＭＡ２の出力には、時間Ｔ６以後にＣＳＡ４１に入力される電荷による電圧のみが現れることになり、正確に信号電荷を検出することが可能となる。
【００９４】
それによって、特にＸ線センサにおいては、Ｘ線の照射量を下げても従来と同等の透視画像を得ることが可能になる。即ち、被写体の被爆線量を低減することが可能となる。
【００９５】
以上のように、本実施の形態では、ＬＰＦ４２の直後に設けられたＭＡ４３の初期化期間を、ＬＰＦ４２の時定数に対して十分に長く取るようにしている。これにより、ＣＳＡ４１とその後段のＭＡ４３との間にＬＰＦ４２を設けて回路の帯域を制限して、ＭＡ４３の出力に現れる雑音を低減する構造の信号検出回路において、ＬＰＦ４２による帯域制限による雑音低減効果を十分に発揮させることができる。
【００９６】
次に、Ｂ点の電位がＡ点の電位に十分近づくということの定量的な条件を考える。
【００９７】
図６の等価回路を図７のタイミングで駆動したとき、不可避的に発生する雑音としては、さらにＴＦＴからなるスイッチ素子ＳＷのオン抵抗による熱雑音が挙げられる。即ち、スイッチ素子がオンとなって画素電極に充電されている信号電荷が読み出されているとき、信号電荷による電圧にスイッチ素子ＳＷのオン抵抗による熱雑音が加わっている。これにより、スイッチ素子ＳＷがオフとなった瞬間の雑音電圧による電荷が信号電荷に重畳されてＣＳＡ４１に読み出されることになる。この雑音電圧による電荷Ｑoff(cp)の大きさは、前述の式（１）と同様にして、画素容量をＣｐとすれば、次式のように得られる。
【００９８】
【数３】
2006078235.tif 000005
【００９９】
ところで、スイッチ素子ＳＷがオフとなった瞬間に画素容量Ｃｐに現れている雑音電圧は、Ｃｐに固定され、スイッチ素子ＳＷがオフの期間保存されて雑音電荷となる。即ち、Ｘ線照射による信号電荷は、この雑音電荷に重畳されて画素電極に現れる。この状態で信号が読み出されるとき、その読み出し時のスイッチ素子ＳＷのオン抵抗による雑音電荷と、一つ前の読み出し時に画素電極に固定された雑音電荷の両方が存在していることになる。従って、スイッチ素子ＳＷのオン抵抗による雑音電荷Ｑon(cp)は式（３）の二乗和平方根である次式によって表される。
【０１００】
【数４】
2006078235.tif 000006
【０１０１】
このように、スイッチ素子ＳＷをオンとして読み出される電荷には、この大きさの雑音電荷Ｑon(cp)が不可避的に混入しているのである。従って、Ｂ点がＡ点に近づき切らなかったことによって出力に現れる電荷量が式（４）で表される値よりも十分に小さければ、上記の駆動が雑音を増加させることは実質的にはないということになる。
【０１０２】
図１７に示す従来技術の動作では、時間Ｔ６にて、例えばＢ点の電位がＡ点の電位に９５％まで近づいているとすると、近づき切らなかったことによって出力に現れる電荷量は残りの５％の電圧に対する電荷量であるので、この場合はＱoff ×０．０５の値となる。この電荷量が、式（４）の雑音電荷Ｑon(cp)より十分に小さければ、上記の駆動によって雑音が増加することは実質的にないということになる。
【０１０３】
上記の２種類の雑音には相関関係が存在しないので、それらの和は２乗和平方根で表される。従って、上記の電荷量が式（４）の値の１／２以下であれば、後述するように十分に小さいと見なして差し支えない。
【０１０４】
上記の例では、Ｑoff ×０．０５≦（１／２）×Ｑon(cp)を満たせばよいことが分かる。上記の０．０５をｘで表せば下記の一般式が得られる。
Ｑoff ×ｘ≦（１／２）×Ｑon(cp)
この式は、ｘ≦（１／２）×Ｑon(cp)／Ｑoff と表されるので、Ｔ３〜Ｔ５期間のＬＰＦ４２の時定数τに対するｘの比をγとするとｅｘｐ（−γ）＝ｘであることから、次式が得られる。
γ≧ｌｎ（Ｑon(cp)／２×Ｑoff ）
そして、この式に式（２）および式（４）を当てはめると、次式が得られる。
【０１０５】
【数５】
2006078235.tif 000007
【０１０６】
式（５）において、例えば、Ｃｐ＝１ｐＦ、ＣＤＬ＝３３ｐＦであるとすると、γ≧２．１となる。
【０１０７】
ところで、互いに無相関の雑音ｖ１と雑音ｖ２との和は、２乗和平方根√（ｖ１２＋ｖ２２）となるので、仮にｖ２＝（１／２）ｖ１であれば、１．１２ｖ１となる。
これが「十分小さい」として一般に１／２が目安とされる根拠であるが、逆に言えば１／２であれば、まだ１．１２倍に雑音が大きくなってしまうということを示している。仮に１／３であれば１．０４倍、１／４であれば１．０３倍、１／５であれば１．０２倍となる。
【０１０８】
これにより、１／Ｎにおいて、Ｎ＝３以上になっても雑音の低減効果は小さくなることが分かる。そのため、一周期の時間の中で可能である限り、「十分小さい」として１／３とすることがより望ましいことが分かる。従って、この場合は、上記と同様に次式を満たせば良いことになる。
【０１０９】
【数６】
2006078235.tif 000008
【０１１０】
式（６）によれば、ＣＰ＝１ｐＦ、ＣＤＬ＝３３ｐＦの場合、γ≧２．５となる。
【０１１１】
尚、以上の説明において、容量ＣＤＬは、データ線ＤＬの容量としているが、実際にはデータ線ＤＬの容量ＣＤＬに加えて、ＣＳＡ４１の回路の入力容量等、容量ＣＤＬと並列に存在するその他の容量も加えた値とすることが望ましい。
【産業上の利用可能性】
【０１１２】
本発明の電荷検出回路は、電荷感応増幅器と電圧増幅器との間に帯域制限のための低域濾波回路を設けた構成において、電圧増幅器の初期化期間を電荷感応増幅器の初期化期間が終了してから、低域濾波回路の出力電圧が電荷感応増幅器の出力電位に十分近づくまで維持することによって、雑音電荷による影響を受けることなく、正確に信号電荷を検出することができるので、Ｘ線画像センサなどに好適に適用できる。
【図面の簡単な説明】
【０１１３】
【図１】本発明の実施の一形態の画像センサにおける読み取り回路の要部の構成を示すブロック図である。
【図２】上記画像センサの構成を示す斜視図である。
【図３】上記画素センサにおける画素の構造を示す断面図である。
【図４】上記読み取り回路の全体の構成を示すブロック図である。
【図５】上記読み取り回路における電荷感応増幅器の構成を示す回路図である。
【図６】上記画素センサにおける画素およびデータ線と上記電荷感応増幅器との接続関係を示す回路図である。
【図７】上記電荷感応増幅器の読み取り動作のタイミングチャートおよび電荷感応増幅器の出力電圧を示す図である。
【図８】上記読み取り回路の動作を示すタイミングチャートである。
【図９】図８のタイミングチャートの要部を示すタイミングチャートである。
【図１０】主増幅器の詳細な動作を含む上記読み取り回路の動作を示すタイミングチャートである。
【図１１】上記読み取り回路における他の動作を示すタイミングチャートである。
【図１２】従来の画像センサにおける読み取り回路の構成を示すブロック図である。
【図１３】図１２の読み取り回路の要部の構成を示すブロック図である。
【図１４】低雑音化のために低域濾波過を用いた従来の読み取り回路の構成を示す回路図である。
【図１５】従来の画素センサにおける画素およびデータ線と上記電荷感応増幅器との接続関係を示す回路図である。
【図１６】図１３の読み取り回路における各部の電位の変化を示す図である。
【図１７】図１４の読み取り回路における各部の電位の変化を示す図である。
【符号の説明】
【０１１４】
１          画像センサ
３          走査駆動回路
４          読み取り回路（電荷検出回路）
５          制御回路（初期化期間制御手段）
４１          電荷感応増幅器
４２          低域濾過回路
４３          主増幅器（電圧増幅器）
Ｃ２，Ｃ４    コンデンサ（第２帰還コンデンサ）
ＣＤＬ        容量
Ｃｆ１        コンデンサ（第１帰還コンデンサ）
ＣＳＡＳＷ１  リセットスイッチ（第１スイッチ）
ＤＬ          データ線
ＭＡ１        第１増幅器
ＭＡ２        第２増幅器
ＭＡＳＷ１    リセットスイッチ（第２スイッチ）
ＭＡＳＷ２    リセットスイッチ（第２スイッチ）
ＰＩＸ        画素
Ｒ１          抵抗
【図１】
2006078235.tif 000009
【図２】
2006078235.tif 000010
【図３】
2006078235.tif 000011
【図４】
2006078235.tif 000012
【図５】
2006078235.tif 000013
【図６】
2006078235.tif 000014
【図７】
2006078235.tif 000015
【図８】
2006078235.tif 000016
【図９】
2006078235.tif 000017
【図１０】
2006078235.tif 000018
【図１１】
2006078235.tif 000019
【図１２】
2006078235.tif 000020
【図１３】
2006078235.tif 000021
【図１４】
2006078235.tif 000022
【図１５】
2006078235.tif 000023
【図１６】
2006078235.tif 000024
【図１７】
2006078235.tif 000025