(57)【要約】【課題】第１層内のパターン寸法ばらつきに与える第２層の影響を考慮して、第１層のパターン形成におけるリソグラフィ条件の最適化を図り得るリソグラフィ工程最適化方法を提供する。【解決手段】リソグラフィ工程の最適化方法にあっては、（Ａ）第１層に形成されるパターンに基づく特性値を決定し、（Ｂ）第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因を抽出し、該第１層関連要因の水準を決定し、更に、第１層に形成すべきパターンに影響を与え得る第２層関連要因を抽出し、該第２層関連要因の水準を決定し、（Ｃ）第１層関連要因及びその水準並びに第２層関連要因及びその水準の組合せに基づき、実験若しくはシミュレーションを行い、各組合せのそれぞれにおける前記特性値を求め、（Ｄ）求められた特性値中で、ばらつきが最も小さくなる特性値が得られる第１層関連要因の組合せ及びその水準を決定する。【選択図】  図１
2006173524.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を構成する少なくとも第１層と第２層の２層が積層された積層構造において、パターンを第１層に形成するためのリソグラフィ工程の最適化方法であって、
（Ａ）第１層に形成されるパターンに基づく特性値を決定し、
（Ｂ）第１層の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因を抽出し、該第１層関連要因の水準を決定し、更に、第１層に形成すべきパターンに影響を与え得る、第２層の形成に関連した第２層関連要因を抽出し、該第２層関連要因の水準を決定し、
（Ｃ）第１層関連要因及びその水準並びに第２層関連要因及びその水準の組合せに基づき、実験若しくはシミュレーションを行い、各組合せのそれぞれにおける前記特性値を求め、
（Ｄ）求められた特性値中で、ばらつきが最も小さくなる特性値が得られる第１層関連要因の組合せ及びその水準を決定する、
ことを特徴とするリソグラフィ工程最適化方法。
【請求項２】
ばらつきが最も小さくなる特性値を得る方法は、タグチメソッドに基づいており、
抽出される第１層関連要因は、第１層に形成すべきパターンにばらつきを生じさせ得る、制御因子、あるいは、制御因子及び誤差因子であり、
抽出される第２層関連要因は、第１層に形成すべきパターンに影響を与え得る、第２層の形成に関連した誤差因子であり、
ばらつきが最も小さくなる特性値は、最大のＳＮ比を有することを特徴とする請求項１に記載のリソグラフィ工程最適化方法。
【請求項３】
第１層関連要因には、第１層に形成すべきパターンを評価するための評価パターンが含まれることを特徴とする請求項２に記載のリソグラフィ工程最適化方法。
【請求項４】
半導体装置を構成する少なくとも第１層と第２層の２層が積層された積層構造において、パターンを第１層に形成するためのリソグラフィ工程、及び、パターンを第２層に形成するためのリソグラフィ工程を同時に最適化する２つのリソグラフィ工程の同時最適化方法であって、
（Ａ）第１層に形成されるパターンに基づく第１特性値、及び、第２層に形成されるパターンに基づく第２特性値を決定し、
（Ｂ）第１層の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因を抽出し、該第１層関連要因の水準を決定し、更に、第２層に形成すべきパターンにばらつきを生じさせ得る第２層関連要因を抽出し、該第２層関連要因の水準を決定し、
（Ｃ）第１層関連要因及びその水準並びに第２層関連要因及びその水準の組合せに基づき、実験若しくはシミュレーションを行い、各組合せのそれぞれにおける前記第１特性値及び第２特性値を求め、
（Ｄ）求められた特性値中で、ばらつきが最も小さくなる第１特性値及び第２特性値の組合せが得られる第１層関連要因及び第２層関連要因の組合せ及びその水準を決定する、
ことを特徴とする２つのリソグラフィ工程の同時最適化方法。
【請求項５】
ばらつきが最も小さくなる第１特性値及び第２特性値の組合せを得る方法は、タグチメソッドに基づいており、
抽出される第１層関連要因は、第１層に形成すべきパターンにばらつきを生じさせ得る、制御因子、あるいは、制御因子及び誤差因子であり、
抽出される第２層関連要因は、第２層に形成すべきパターンにばらつきを生じさせ得る、制御因子、あるいは、制御因子及び誤差因子であり、
ばらつきが最も小さくなる第１特性値及び第２特性値の組合せは、最大のＳＮ比を有することを特徴とする請求項４に記載のリソグラフィ工程最適化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リソグラフィ工程最適化方法、及び、２つのリソグラフィ工程の同時最適化方法に関する。
【背景技術】
【０００２】
半導体装置を製造するためのリソグラフィ工程における条件、例えば、レンズ開口数（ＮＡ）、照明形状、マスクパターン形状等の条件を最適化する場合、通常、ゲート電極、コンタクトホール、配線といった単一層内のパターン寸法ばらつきが最小となるように、リソグラフィ工程における条件が決定される。
【０００３】
例えば、特開２００１−３１８４７１には、リソグラフィーにおける処理条件を因子とする直交実験を行うことによってレジストパターンを形成し、このレジストパターンのエッジラフネスを特性値として求め、直交実験の際に設定した各因子の水準値のうち、エッジラフネスが小さくなる水準値を選択してリソグラフィーを行うリソグラフィー方法が開示されている。
【０００４】
また、例えば、特開平７−３７８８３には、所謂タグチメソッドに基づいた半導体集積回路の最適製造条件決定方法が開示されている。
【０００５】
【特許文献１】特開２００１−３１８４７１
【特許文献２】特開平７−３７８８３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
これらの特許公開公報に開示された方法にあっては、単一層内のパターン寸法ばらつきが小さくなるように、リソグラフィ条件の最適化が図られている。しかしながら、半導体集積回路の基本性能を考えた場合、単純に、単一層内のパターン寸法ばらつきだけを対象としたのでは、十分に最適化を行っているとは云い難い。
【０００７】
例えば、ゲート電極を形成する場合、ゲート電極の電気特性は、活性領域上のゲート電極寸法に大きく影響され、極端に小さくならない限り、素子分離領域上でのゲート電極寸法には左程大きな影響を受けない。ところで、リソグラフィ工程及び／又は加工工程において、活性領域の寸法あるいは形状に変動が生じたり、ばらつきが生じる。また、ゲート電極は、活性領域に対して位置合わせされて形成されるが、この位置合わせ量もばらつきを有している。従って、ゲート電極の形成のためのリソグラフィ工程の条件最適化を図る場合には、例えば、活性領域の形状変動、寸法ばらつき、更には、位置合わせばらつきを考慮しなければならない。
【０００８】
また、下層配線やソース／ドレイン領域（以下、これらを総称して、下部導電層と呼ぶ）と上層配線とを電気的に接続するためのビヤプラグやコンタクトプラグ（以下、これらを総称して、接続孔と呼ぶ場合がある）にあっては、接続孔の寸法よりは、寧ろ、例えば、電気的な不導通（オープン）や短絡（ショート）を考慮して、ビヤプラグやコンタクトプラグを形成するためのビヤホールやコンタクトホール（以下、これらを総称して、開口部と呼ぶ場合がある）の最適化を図らなければならない。電気的な不導通は、開口部の寸法が小さくなるために生じる以外にも、下部導電層と開口部との間の位置合わせ誤差に起因して、下部導電層と開口部との接触面積が小さくなるために生じる。また、短絡は、開口部の寸法が大きくばらついたために生じる以外にも、位置合わせ誤差に起因して、開口部が、隣接する配線や開口部に近接し過ぎる場合にも生じる。
【０００９】
従って、従来の技術のように、単一層内のパターン寸法ばらつきだけを考慮して、リソグラフィ条件を最適化するだけでは、半導体集積回路の基本機能という観点から不十分であるし、位置合わせ誤差や隣接する層におけるパターンの寸法変動、寸法ばらつきを考慮していないといった観点からも不十分である。
【００１０】
一般に、回路デザインの検証時、開口部と下部導電層との接触面積等はリソグラフィ・シミュレーションによって検査されるが、リソグラフィ条件の最適化が上述したように不十分であると、回路デザインの検証時にエラーとなり、回路デザインをやり直す必要が生じる結果、余分な開発時間及びコストが発生する。また、回路デザインの検証に合格しても、位置合わせ誤差や隣接する層に形成されたパターンの寸法変動、寸法ばらつきが発生した場合、従来の最適化手法では回路不良率が上昇し、半導体装置の製造歩留りが低下する。
【００１１】
従って、本発明の第１の目的は、少なくとも、或る層（第１層）と、この或る層（第１層）に隣接した（あるいは隣接する）層（第２層）との積層構造から構成される半導体装置において、第１層内のパターン寸法ばらつきだけでなく、第１層内のパターン寸法ばらつきに与える第２層の影響を考慮して、第１層のパターン形成のためのリソグラフィ条件の最適化を図り得るリソグラフィ工程最適化方法を提供することにある。
【００１２】
また、本発明の第２の目的は、少なくとも第１層と第２層との積層構造から構成される半導体装置において、第１層内のパターン寸法ばらつきだけでなく、第２層内のパターン寸法ばらつきを考慮して、第１層のパターン形成のためのリソグラフィ条件及び第２層のパターン形成のためのリソグラフィ条件の最適化を同時に図り得る２つのリソグラフィ工程の同時最適化方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記の第１の目的を達成するための本発明のリソグラフィ工程最適化方法は、半導体装置を構成する少なくとも第１層と第２層の２層が積層された積層構造において、パターンを第１層に形成するためのリソグラフィ工程の最適化方法であって、
（Ａ）第１層に形成されるパターンに基づく特性値を決定し、
（Ｂ）第１層の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因を抽出し、該第１層関連要因の水準を決定し、更に、第１層に形成すべきパターンに影響を与え得る、第２層の形成に関連した第２層関連要因を抽出し、該第２層関連要因の水準を決定し、
（Ｃ）第１層関連要因及びその水準並びに第２層関連要因及びその水準の組合せに基づき、実験若しくはシミュレーションを行い、各組合せのそれぞれにおける前記特性値を求め、
（Ｄ）求められた特性値中で、ばらつきが最も小さくなる特性値が得られる第１層関連要因の組合せ及びその水準を決定する、
ことを特徴とする。
【００１４】
本発明のリソグラフィ工程最適化方法にあっては、
ばらつきが最も小さくなる特性値を得る方法は、タグチメソッドに基づいており、
抽出される第１層関連要因は、第１層に形成すべきパターンにばらつきを生じさせ得る、制御因子、あるいは、制御因子及び誤差因子であり、
抽出される第２層関連要因は、第１層に形成すべきパターンに影響を与え得る、第２層の形成に関連した誤差因子であり、
ばらつきが最も小さくなる特性値は、最大のＳＮ比を有する構成とすることができる。
【００１５】
また、上記の好ましい形態を含む本発明のリソグラフィ工程最適化方法にあっては、限定するものではないが、更には、第１層に形成すべきパターンを全てカバーするように評価パターンを抽出することが好ましく、第１層に形成すべきパターンを評価するためのこの評価パターンも、第１層関連要因に信号因子として含まれる構成とすることが望ましい。
【００１６】
本発明のリソグラフィ工程最適化方法においては、出来るだけ半導体装置の基本機能に近い特性値を選択することが望ましい。特性値として、例えば、活性領域上のゲート長、ゲート電極にゲート電圧を印加したときのソース−ドレイン電流、ビヤプラグと配線との接触面積、配線間の最短距離、電気的な不導通状態や短絡状態が発生するときの露光装置における露光量設定値の閾値、配線に電圧を印加したときの電力を例示することができる。
【００１７】
本発明のリソグラフィ工程最適化方法において、ばらつきが最も小さくなる特性値が得られる第１層関連要因、即ち、第１層（対象層）における最適化する必要のある要因である第１層関連要因（制御因子）として、具体的には、露光光の波長、投影レンズの開口数ＮＡやコヒーレンスファクターσ、照明形状（円形、輪帯）、マスクパターンの露光光透過率、マスクパターンを通過する露光光の位相、マスク寸法バイアス、レジストの種類、レジストベーキング温度、レジスト現像方式、反射防止膜厚、第１層（対象層）に設けられるパターンの寸法誤差やパターン・レイアウトに関連する因子等を挙げることができる。
【００１８】
また、本発明のリソグラフィ工程最適化方法において、第２層（隣接層）に設けられたあるいは設けられるパターンとの距離等、回路レイアウトに関するものも制御因子として挙げることができる。更には、第１層関連要因（誤差因子）として、デフォーカス、実効露光量変動（ドーズエラー）、露光装置のレンズの収差、マスクパターンの寸法誤差、マスクパターン位相誤差、レジストのベーキング温度誤差、レジストの膜厚誤差、アライメント誤差を挙げることができる。
【００１９】
更には、本発明のリソグラフィ工程最適化方法において、第１層（対象層）に形成すべきパターンに影響を与え得る、第２層（隣接層）の形成に関連した第２層関連要因（誤差因子）として、第２層（隣接層）に設けられたあるいは設けられるパターンの寸法誤差を挙げることができる。
【００２０】
上記の第２の目的を達成するための本発明の２つのリソグラフィ工程の同時最適化方法は、半導体装置を構成する少なくとも第１層と第２層の２層が積層された積層構造において、パターンを第１層に形成するためのリソグラフィ工程、及び、パターンを第２層に形成するためのリソグラフィ工程を同時に最適化する２つのリソグラフィ工程の同時最適化方法であって、
（Ａ）第１層に形成されるパターンに基づく第１特性値、及び、第２層に形成されるパターンに基づく第２特性値を決定し、
（Ｂ）第１層の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因を抽出し、該第１層関連要因の水準を決定し、更に、第２層に形成すべきパターンにばらつきを生じさせ得る第２層関連要因を抽出し、該第２層関連要因の水準を決定し、
（Ｃ）第１層関連要因及びその水準並びに第２層関連要因及びその水準の組合せに基づき、実験若しくはシミュレーションを行い、各組合せのそれぞれにおける前記第１特性値及び第２特性値を求め、
（Ｄ）求められた特性値中で、ばらつきが最も小さくなる第１特性値及び第２特性値の組合せが得られる第１層関連要因及び第２層関連要因の組合せ及びその水準を決定する、
ことを特徴とする。
【００２１】
本発明の２つのリソグラフィ工程の同時最適化方法においては、
ばらつきが最も小さくなる第１特性値及び第２特性値の組合せを得る方法は、タグチメソッドに基づいており、
抽出される第１層関連要因は、第１層に形成すべきパターンにばらつきを生じさせ得る、制御因子、あるいは、制御因子及び誤差因子であり、
抽出される第２層関連要因は、第２層に形成すべきパターンにばらつきを生じさせ得る、制御因子、あるいは、制御因子及び誤差因子であり、
ばらつきが最も小さくなる第１特性値及び第２特性値の組合せは、最大のＳＮ比を有する構成とすることができる。
【００２２】
本発明の２つのリソグラフィ工程の同時最適化方法においても、出来るだけ半導体装置の基本機能に近い第１特性値及び第２特性値を選択することが望ましい。第１特性値及び第２特性値として、例えば、活性領域上のゲート長、ゲート電極にゲート電圧を印加したときのソース−ドレイン電流、ビヤプラグと配線との接触面積、配線間の最短距離、電気的な不導通状態や短絡状態が発生するときの露光装置における露光量設定値の閾値、配線に電圧を印加したときの電力を例示することができる。
【００２３】
本発明の２つのリソグラフィ工程の同時最適化方法において、ばらつきが最も小さくなる特性値が得られる第１層関連要因及び第２層関連要因、即ち、第１層及び第２層における最適化する必要のある要因である第１層関連要因及び第２層関連要因（制御因子）として、具体的には、露光光の波長、投影レンズの開口数ＮＡやコヒーレンスファクターσ、照明形状（円形、輪帯）、マスクパターンの露光光透過率、マスクパターンを通過する露光光の位相、マスク寸法バイアス、レジストの種類、レジストベーキング温度、レジスト現像方式、反射防止膜厚、第１層や第２層に設けられるパターンの寸法誤差やパターン・レイアウトに関連する因子等を挙げることができる。
【００２４】
また、本発明の２つのリソグラフィ工程の同時最適化方法において、第１層及び第２層に設けられたあるいは設けられるパターンとの距離等、回路レイアウトに関するものも制御因子として挙げることができる。更には、第１層関連要因及び第２層関連要因（誤差因子）として、デフォーカス、実効露光量変動（ドーズエラー）、露光装置のレンズの収差、マスクパターンの寸法誤差、マスクパターン位相誤差、レジストのベーキング温度誤差、レジストの膜厚誤差、アライメント誤差を挙げることができる。
【００２５】
更には、本発明のリソグラフィ工程の最適化方法と本発明の２つのリソグラフィ工程の同時最適化方法とを組み合わせてもよい。この場合の２つのリソグラフィ工程の同時最適化方法は、半導体装置を構成する少なくとも第３層と第１層と第２層の３層が積層された積層構造において、パターンを第１層に形成するためのリソグラフィ工程、及び、パターンを第２層に形成するためのリソグラフィ工程を同時に最適化する２つのリソグラフィ工程の同時最適化方法であって、
（Ａ）第１層に形成されるパターンに基づく第１特性値、及び、第２層に形成されるパターンに基づく第２特性値を決定し、
（Ｂ）第１層の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因を抽出し、該第１層関連要因の水準を決定し、更に、第２層に形成すべきパターンにばらつきを生じさせ得る第２層関連要因を抽出し、該第２層関連要因の水準を決定し、更に、第１層に形成すべきパターンに影響を与え得る、第３層の形成に関連した第３層関連要因を抽出し、該第３層関連要因の水準を決定し、
（Ｃ）第１層関連要因及びその水準、第２層関連要因及びその水準、並びに、第３層関連要因及びその水準の組合せに基づき、実験若しくはシミュレーションを行い、各組合せのそれぞれにおける前記第１特性値及び第２特性値を求め、
（Ｄ）求められた特性値中で、ばらつきが最も小さくなる第１特性値及び第２特性値の組合せが得られる第１層関連要因及び第２層関連要因の組合せ及びその水準を決定する、工程から成る。
【発明の効果】
【００２６】
本発明のリソグラフィ工程最適化方法にあっては、第１層に形成すべきパターンに影響を与え得る、第２層の形成に関連した第２層関連要因をも考慮するので、第２層におけるパターン変動に左程影響が受けないように、第１層のリソグラフィ工程における条件やパターン・レイアウトを容易に最適化することができる。また、本発明の２つのリソグラフィ工程の同時最適化方法にあっては、第１層及び第２層に形成すべきパターンに影響を与え得る、第１層及び第２層の形成に関連した第１層関連要因及び第２層関連要因を同時に考慮するので、複数層（第１層及び第２層）のリソグラフィ条件、パターン・レイアウトを同時に、容易に最適化することができる。更には、各層を単独に最適化するのではなく、隣接層である第２層の影響を取り込み、あるいは又、複数層を同時に最適化するので、パラメータの自由度が増え、結果的に、半導体装置の量産時において高い歩留りを実現し得るプロセスを構築することができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して、実施例に基づき本発明を説明するが、以下の実施例においては、５倍の露光用マスク、即ち、レジスト層に形成されるパターン（レジストパターンと呼ぶ）の設計サイズを１とした場合、露光用マスクに形成されるパターン（マスクパターンと呼ぶ）の設計サイズが５である露光用マスクを用いる。尚、以下の記載において、パターンに関連する長さや大きさは、特に断りの無い限り、レジストパターン上に換算した長さや大きさである。露光用マスクに形成されたマスクパターンの長さや大きさを求める場合には、レジストパターン上に換算した長さや大きさを、例えば５倍すればよい。更には、特に断りの無い限り、長さや幅の単位は「ｎｍ」である。
【実施例１】
【００２８】
実施例１は、本発明のリソグラフィ工程最適化方法に関し、半導体装置を構成する少なくとも第１層と第２層の２層が積層された積層構造において、パターンを第１層に形成するためのリソグラフィ工程の最適化方法である。以下、先ず、図１の流れ図を参照して、実施例１のリソグラフィ工程最適化方法の概要を説明する。
【００２９】
［ステップ−１］
先ず、第１層（対象層）に形成されるパターンに基づく特性値を決定する。
【００３０】
［ステップ−２］
次に、第１層（対象層）の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因（制御因子、あるいは、制御因子及び誤差因子）を抽出し、該第１層関連要因の水準を決定し、更に、第１層（対象層）に形成すべきパターンに影響を与え得る、第２層（隣接層）の形成に関連した第２層関連要因（誤差因子）を抽出し、該第２層関連要因の水準を決定する。更には、第１層に形成すべきパターンを全てカバーするような評価パターンを抽出する。尚、評価パターンも、第１層関連要因（信号因子）に含まれる。
【００３１】
［ステップ−３］
次いで、以下の組合せに基づき、実験若しくはシミュレーションを行い、各組合せのそれぞれにおける前記特性値（あるいは平均値に対する特性値のばらつき）を求める。
（１）第１層関連要因（制御因子及び誤差因子）及びその水準、並びに、
（２）第２層関連要因（誤差因子）及びその水準
【００３２】
［ステップ−４］
その後、求められた特性値中で、平均値に対するばらつきが最も小さくなる特性値が得られる第１層関連要因（制御因子）の組合せ及びその水準を決定する。
【００３３】
実施例１にあっては、図２に示すような、５８０ｎｍ×９００ｎｍの単位セルから構成されたゲートアレイを形成する。リソグラフィ工程を最適化すべき対象である第１層は、ゲート電極を形成すべき層、活性領域を形成すべき層、及び、コンタクトホールを形成すべき層であり、実施例１にあっては、この順序で、これらの層を形成するためのリソグラフィ工程最適化方法の最適化を行う。
【００３４】
以下、実施例１のリソグラフィ工程最適化方法を説明するが、先ず、予備的に、ゲート電極を形成すべき層のためのリソグラフィ工程の最適化を行う。
【００３５】
［ゲート電極を形成するためのリソグラフィ工程の最適化］
先ず、予備的に、ゲート電極を形成するためのリソグラフィ工程の最適化を行う。
【００３６】
ゲート長のターゲット値を４０ｎｍとした。また、ゲート電極を形成するための露光用マスクとして、レベンソン型位相シフトマスク、及び、通常の露光用マスク（バイナリ型マスク）を使用し、２回の露光で、ポジ型レジスト層にマスクパターンを転写する方法で、レジストパターンを形成した。露光光の波長は、どちらの露光においても、１９３ｎｍである。レベンソン型位相シフトマスクにおけるマスクパターンを図３に示すが、シフターＡ及びシフターＢのＸ方向の幅を１５０ｎｍとする。露光用マスクにおいて、長方形で示したシフターＡ及びシフターＢを露光光が照射すると、シフターＡ及びシフターＢのそれぞれを通過する露光光の位相は０度及び１８０度（π度）となり、シフターＡ及びシフターＢに挟まれた部分（ゲート電極を形成する部分に相当し、図３には「Ｘ」で示す）は、露光光が打ち消されるので、コントラストの高い暗線となる。
【００３７】
レベンソン型位相シフトマスクを使用した第１回目の露光を行い、ゲート電極を形成すべき領域の両側に位置するレジスト層の部分を現像液に可溶な領域とした後（即ち、ゲート電極形成のためのレジストパターンをレジスト層に形成した後）、バイナリ型マスクを使用した第２回目の露光を行い、不要なレジスト層の部分を現像液に可溶な領域とする。その後、レジスト層をベーキング処理し、現像を行い、更に、リンス処理を行うことで、ゲート電極を形成するためのエッチング用マスクであるレジストパターンを得ることができる。こうして得られたレジストパターンを図４に模式的に示す。
【００３８】
活性領域のＹ方向の距離（長さ）Ａmを、Ａ0＝３００ｎｍ、Ａ1＝４００ｎｍ、Ａ2＝５００ｎｍとした。尚、活性領域のＹ方向の距離（長さ）Ａmを、便宜上、活性領域長と呼ぶ。
【００３９】
活性領域に形成されたソース領域とドレイン領域との間に一定の電圧を印加し、ゲート電極に印加するゲート電圧Ｖgを横軸、ソース−ドレイン電流Ｉdを縦軸とすると、Ｉd−Ｖg特性は、図５に示すようになる。ここで、活性領域長さをＡ0＝３００ｎｍとし、ゲート電圧をＶn（ｎ＝０，１，２）としたときのソース−ドレイン電流ＩdのそれぞれをＩd00，Ｉd01，Ｉd02とする。ソース−ドレイン電流は、理想的には、活性領域長Ａmに比例する。
【００４０】
第１回目のレベンソン型位相シフトマスクを用いた露光における露光条件を、タグチメソッドにおける動特性を用いた最適化手法を用いて最適化する。尚、この最適化は、実施例１においては、一種の予備の最適化である。
【００４１】
露光光の波長を１９３ｎｍとし、２つのシフターの幅を１５０ｎｍとし、最適化する因子（制御因子）を、
（１）レジストの種類
（２）２つのシフターＡ、シフターＢで挟まれた領域の幅（図３には、「Ｘ」で示す）
（３）投影レンズの像側開口数ＮＡ
（４）コヒーレンスファクターσ（投影光学系の瞳から見た照明光学系の開口数／投影光学系の瞳から見た投影光学系の開口数）
の４つとする。
【００４２】
因子数４、水準数２又は３の完備型の直交表に、上記の制御因子と水準幅を以下の表１のように割り付けた。また、誤差因子を、以下の表２に示すとおりとした。
【００４３】
［表１］
2006173524.tif 000003
【００４４】
［表２］
2006173524.tif 000004
【００４５】
ここで、ゲート長が短くなる方の調合誤差をＮ1とし、ゲート長が長くなる方の調合誤差をＮ2とする。尚、ΔＭはマスクパターンの寸法誤差を表し、ΔＭ＝０はマスクパターンの寸法誤差が無いことを意味する。調合誤差Ｎ1，Ｎ2を表３に示す。
【００４６】
［表３］
2006173524.tif 000005
【００４７】
更には、標準条件（ΔＭ＝０、ベストフォーカス、ドーズエラー＝０）のときの、先に説明したソース−ドレイン電流Ｉd00，Ｉd01，Ｉd02と活性領域長Ａmとの積、Ｉd0n×Ａm（但し、ｍ＝１，２，３、ｎ＝１，２，３）を、信号因子とする。
【００４８】
ソース−ドレイン電流を特性値とするが、ソース−ドレイン電流は、信号因子に対して、０点を通る比例式となることが理想である。また、誤差に対して、その傾きがばらつかないことが理想である。
【００４９】
パラメータ最適化手法として一般的に知られているタグチメソッドに基づき、制御因子を、全ての水準の組合せについて内側の直交表に割付け、信号因子及び調合誤差を外側の表に割付ける。全てのケースについて、特性値であるソース−ドレイン電流（相対値）を測定し、外側の表に入力し、更に、動特性のＳＮ比を算出する。その結果を、図６に示す。尚、図６中、列Ａの制御因子である『レジスト種類』を「Ｒｅｓｉｓｔ」で表し、その値である「レジスト−１」、「レジスト−２」を、「Ｒ１」、「Ｒ２」で表している。また、列Ｂの制御因子である『２つのシフターに挟まれた領域の幅』を「Ｃｒ」で表している。求められた特性値中で、平均値に対するばらつきが最も小さくなる特性値が得られる第１層関連要因の組合せ及びその水準、即ち、最適条件（ＳＮ比が最大となる条件）は、以下の表４のとおりであった。ここで、ＳＮ比はタグチメソッドで用いられており、外乱（ノイズ）に対して、どれだけ特性値が変動しないかを示す指標である。
【００５０】
［表４］
レジストの種類                  ＝レジスト−１
２つのシフターに挟まれた領域の幅＝５０ｎｍ
投影レンズの像側開口数ＮＡ      ＝０．７０
コヒーレンスファクターσ        ＝０．３０
【００５１】
［活性領域を形成するためのリソグラフィ工程の最適化］
次に、本発明のリソグラフィ工程最適化方法を適用して、活性領域を形成するためのリソグラフィ工程の最適化を、タグチメソッドに基づき行う。尚、露光光の波長を１９３ｎｍとする。活性領域がダーク・フィールドに相当する露光用マスクを使用し、背景の光透過率を１００％とした。レジストとして、化学増幅タイプのポジ型レジストを用いた。
【００５２】
先ず、第１層に形成されるパターン（即ち、活性領域）に基づく特性値を決定する。ここでは、誤差Ｎi、ゲート電圧Ｖnにおけるソース−ドレイン電流Ｉd（Ｖn,i）と、標準条件におけるソース−ドレイン電流Ｉd（Ｖn,0）とに基づき、以下の式で得られる値を、特性値とした。
【００５３】
特性値＝｛［Ｉd（Ｖn,i）−Ｉd（Ｖn,0）］／Ｉd（Ｖn,0）｝2
【００５４】
ここで、誤差Ｎiは、表３に示したような調合誤差の水準である。誤差Ｎi、ゲート電圧Ｖnの水準の全ての組合せに対する特性値の和が最小となるような制御因子の水準の組合せが、リソグラフィ工程における最適条件である。
【００５５】
次いで、第１層の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因を抽出し、第１層関連要因の水準を決定する。更には、第１層に形成すべきパターンに影響を与え得る、第２層の形成に関連した第２層関連要因を抽出し、第２層関連要因の水準を決定する。具体的には、第１層（対象層）の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因である制御因子を、以下の表５のとおりとした。更には、誤差因子を、以下の表６のとおりとした。尚、表６に示す誤差因子におけるマスクパターンの寸法誤差、デフォーカス、及び、ドーズエラーは、第１層（対象層）の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因であり、一方、ゲート長は、第１層（対象層）に形成すべきパターンに影響を与え得る、第２層（隣接層）の形成に関連した第２層関連要因（誤差因子）である。
【００５６】
［表５］
2006173524.tif 000006
【００５７】
［表６］
2006173524.tif 000007
【００５８】
そして、第１層関連要因及びその水準並びに第２層関連要因及びその水準の組合せに基づき、即ち、実際の半導体装置の製造プロセス（成膜工程、フォトリソグラフィ工程、エッチング工程、イオン注入工程等）に基づき、活性領域、ゲート電極、ソース／ドレイン領域を形成した。そして、ソース領域とドレイン領域との間に一定の電圧を印加し、［ゲート電極を形成すべき層を形成するためのリソグラフィ工程の最適化］にて説明したと同様に、ゲート電極にゲート電圧Ｖn（ｎ＝０，１，２）を印加し、ドレイン電流を測定した。
【００５９】
尚、標準条件（ΔＭ＝０、ベストフォーカス、ドーズエラー＝０、アライメント誤差無し、ゲート長４０ｎｍ）において、ゲート電極にゲート電圧Ｖ0，Ｖ1，Ｖ2を印加したときのソース−ドレイン電流を、それぞれ、Ｉd（Ｖ0,0），Ｉd（Ｖ1,0），Ｉd（Ｖ2,0）とする。一般的には、標準条件において、ゲート電極にゲート電圧Ｖnを印加したときのソース−ドレイン電流は、Ｉd（Ｖn,0）で表すことができる。
【００６０】
そして、求められた特性値中で、平均値に対するばらつきが最も小さくなる特性値が得られる第１層関連要因の組合せ及びその水準を決定する。即ち、実験、解析の結果、最適条件であるＳＮ比が最大となる条件は、以下の表７のとおりであった。
【００６１】
［表７］
像側開口数（ＮＡ）          ：０．７５
コヒーレンスファクター（σ）：０．６５
輪帯照明の輪帯比            ：０．３３
【００６２】
また、活性領域長が４００ｎｍ以下、活性領域幅が４５０ｎｍ以下で、特性値の和が最小となった。ソース−ドレイン電流を大きくすること、及び、コンタクトホールの配置の容易性といった観点から、活性領域は大きい方が望ましいので、活性領域長、活性領域幅、マスク・パターン部透過率を４００ｎｍ、４５０ｎｍ、６％とした。
【００６３】
［コンタクトホールを形成するためのリソグラフィ工程の最適化］
次に、本発明のリソグラフィ工程最適化方法を適用して、コンタクトホールを形成するためのリソグラフィ工程の最適化を、タグチメソッドに基づき行う。尚、露光光の波長を１９３ｎｍとする。
【００６４】
コンタクトホールを、図７に示すように、活性領域の中心に対して対称に配置する。ここで、Ｘ方向の配置ピッチをＰx、Ｙ方向の配置ピッチをＰyとする。隣接する単位セルのコンタクトホールとのピッチは、［５８０−Ｐx］（ｎｍ）である。
【００６５】
コンタクトホールの位置制御、寸法制御の観点からは、配置ピッチＰx，Ｐyは大きい方がよく、更には、ゲート電極とコンタクトプラグとの短絡を考慮すると配置ピッチＰxは大きい方がよい。一方、位置合わせずれの発生に起因してコンタクトホールが活性領域からはみ出ないためには、配置ピッチＰx，Ｐyは小さい方がよい。
【００６６】
以上の観点も踏まえて、コンタクトホールを形成するためのリソグラフィ工程の最適化を行う。即ち、例えば、コンタクトホール内に導電材料を埋め込むことで形成されたコンタクトプラグと活性領域に設けられたソース／ドレイン領域との間に電気的な不導通が発生せず、且つ、コンタクトプラグとゲート電極との間の短絡が発生せず、しかも、リソグラフィ工程におけるプロセス・ウインドウが最大となる条件を探す。尚、露光条件の最適化を、光学像及びレジスト形成シミュレーションに基づき行う。
【００６７】
事前の実験により、活性領域に設けられたソース／ドレイン領域とコンタクトホールとの接触面積が４０００×π（ｎｍ2）より小さくなると、電気的な導通不良が発生し始めることが判明している。また、コンタクトホールとゲート電極との間の距離が４０ｎｍ以下になると、短絡が発生することが判明している。
【００６８】
先ず、第１層に形成されるパターン（即ち、コンタクトホール）に基づく特性値を決定する。
【００６９】
レジスト層を露光するときの露光量の設定値（入力値）を、生産ラインで、電気的不導通状態や短絡状態が出来る限り発生しないように調整する。尚、露光量設定値が低いと、レジスト層に形成されたレジストパターンの寸法が小さくなり、電気的不導通が発生し易くなる。一方、露光量設定値が高いと、レジストパターンの寸法が大きくなり、短絡が発生し易くなる。これを示したのが、図８の（Ａ）のグラフである。電気的不導通が発生する露光量設定値の閾値（不導通発生閾値と呼ぶ）をＸ、短絡が発生する露光量設定値の閾値（短絡発生閾値）をＹとする。外乱（ノイズ）がある状態にあっても、機能範囲である（Ｙ−Ｘ）が最大となる条件が、最適条件である。
【００７０】
不導通発生閾値は小さい方が望ましい。よって、電気的不導通に関しては、望小特性のＳＮ比ηxを求める。調合誤差Ｎ1，Ｎ2，Ｎ3の条件における不導通発生閾値をｘ1，ｘ2，ｘ3とすると（図８の（Ｂ）参照）、望小特性のＳＮ比ηxは次式となる。
【００７１】
ηx＝−１０×ｌｏｇ10（ｘ12＋ｘ22＋ｘ32）／３
【００７２】
一方、短絡発生閾値は大きい方が望ましい。よって、短絡に関しては、望大特性のＳＮ比ηyを求める。調合誤差Ｎ1，Ｎ2，Ｎ3の条件における短絡発生閾値をｙ1，ｙ2，ｙ3とすると（図８の（Ｂ）参照）、望大特性のＳＮ比ηyは次式となる。
【００７３】
ηy＝−１０×ｌｏｇ10（１／ｙ12＋１／ｙ22＋１／ｙ32）／３
【００７４】
電気的不導通／短絡の機能範囲である（Ｙ−Ｘ）のＳＮ比ηy-xは、上記ηxとηyの和となる。このＳＮ比ηy-xが特性値であり、この特性値が最大となる制御因子の水準の組合せを求める。
【００７５】
次いで、第１層の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因を抽出し、第１層関連要因の水準を決定する。更には、第１層に形成すべきパターンに影響を与え得る、第２層の形成に関連した第２層関連要因を抽出し、第２層関連要因の水準を決定する。
【００７６】
制御因子及び誤差因子を、以下の表８及び表９に示す。尚、表８に示す制御因子は、第１層（対象層）の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因である。また、表９に示す誤差因子におけるマスクパターンの寸法誤差、デフォーカス、レジスト中の実効露光量変動、露光装置のレンズのコマ収差、コンタクトホール／ゲート電極位置合わせ誤差、コンタクトホール／活性領域位置合わせずれ、コンタクトホール加工変換差変動は、第１層（対象層）の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因であり、一方、ゲート長変動、活性領域寸法変動は、第１層（対象層）に形成すべきパターンに影響を与え得る、第２層（隣接層）の形成に関連した第２層関連要因（誤差因子）である。
【００７７】
［表８］
2006173524.tif 000008
【００７８】
［表９］
2006173524.tif 000009
【００７９】
ここで、ゲート長及び活性領域長の寸法変動量の絶対値は、上述した最適化条件での寸法変動の標準偏差を「ｓ」としたとき、［（３／２）1/2ｓ］である。また、コンタクトホール加工変換差を２０ｎｍとした。ここで、コンタクトホール加工変換差とは、レジスト層に形成されたレジストパターンにおけるコンタクトホール直径をＲ1、絶縁層をエッチング加工して得られたコンタクトホールの底部における直径をＲ2としたとき、（Ｒ1−Ｒ2）で表すことができる。位置合わせ誤差は、レイアウトの対称性を考慮し、＋Ｙ方向及び＋Ｘ方向にコンタクトホールが位置ずれする場合を想定した。
【００８０】
外乱（ノイズ）を調合し、次の３水準に纏めた。
【００８１】
Ｎ1：電気的な不導通（オープン）最悪条件
Ｎ2：標準条件
Ｎ3：短絡（ショート）最悪条件
【００８２】
尚、調合誤差Ｎ1，Ｎ2，Ｎ3の水準の組合せを、上記の表９に示す。
【００８３】
調合誤差Ｎ2（標準条件）において、孤立したコンタクトホールを形成するためのレジストパターン寸法が１３０ｎｍとなる露光量設定値を、基準露光量設定値とした。この基準露光量設定値において、他のピッチのコンタクトホール（孤立していないコンタクトホール）を形成するためのレジストパターン寸法が１３０ｎｍとなるように光近接効果補正（Optical Proximity Effect Correction;ＯＰＣ）を施し、マスクパターン寸法を調整した。
【００８４】
そして、第１層関連要因及びその水準並びに第２層関連要因及びその水準の組合せに基づき、光学像及びレジスト形成シミュレーションを行った。即ち、内側の直交表で指定された制御因子（列Ａ〜列Ｇに割り付けられた制御因子）の水準の各組合せに対して、調合誤差の水準Ｎ1，Ｎ2，Ｎ3のそれぞれの条件下、露光量設定値を初期値から少しずつ増加させ、その都度、光学像の計算及びレジスト像の計算を実行する。そして、コンタクトホールとソース／ドレイン領域との接触面積、及び、コンタクトホールと隣接するパターン（ゲート電極）との最小スペースを算出する。これらの限界値を予め設定しておき、露光量設定値を変動させて、不導通発生閾値（ｘ1，ｘ2，ｘ3）及び短絡発生閾値（ｙ1，ｙ2，ｙ3）を求め、更に、タグチメソッドに基づき、ＳＮ比、ηx、ηy、ηx-yを求めた。
【００８５】
こうして得られた結果から、最適条件、即ち、ＳＮ比が最大となる条件は、以下の表１０のとおりであった。
【００８６】
［表１０］
2006173524.tif 000010
【００８７】
以上により、ゲート電極、活性領域、コンタクトホールの形成のための露光条件及びレイアウト間のパターン配置を最適化することができた。
【００８８】
尚、再度、制御因子の水準を細かく絞って、上述したゲート電極、活性領域、コンタクトホールの形成のための露光条件及びレイアウト間のパターン配置を再び最適化すれば、更に細かく最適化することが可能である。
【実施例２】
【００８９】
実施例２は、図９に示すような基本セルが繰り返されたパターン・レイアウトにおいて、半導体装置を構成する少なくとも第１層（配線を構成する層）と第２層（ビヤホールを構成する層）の２層が積層された積層構造において、パターンを第１層（配線を構成する層）に形成するためのリソグラフィ工程、及び、パターンを第２層（ビヤホールを構成する層）に形成するためのリソグラフィ工程を同時に最適化する２つのリソグラフィ工程の同時最適化方法に関する。具体的には、これらのリソグラフィ工程における露光条件、配線幅ｗ1〜ｗ4、スペースｓ5〜ｓ7、及び、ビヤホール形成のためのレジストパターン・サイズｄ8を最適化する。より具体的には、配線とビヤプラグとの間の電気的な不導通、及び、配線とビヤプラグとの間の短絡に関するリソグラフィ工程のプロセス・ウインドウの広さ（ＳＮ比）が最大となるように、リソグラフィ工程を最適化する。
【００９０】
図１０に、ビヤホールを形成するための露光量設定値を横軸とし、配線を形成するための露光量設定値を縦軸にした、プロセス・ウインドウを模式的に示す。尚、ビヤホールに関しては、ビヤホールと配線との接触面積が１２５０×π（ｎｍ2）以下になったら、接触抵抗が上昇し、配線とビヤプラグとの間の電気的な不導通が発生したとみなす。一方、配線に関しては、配線幅が８０ｎｍ以下になるか、あるいは、ビヤホール又はコンタクトホールとの接触面積が１２５０×π（ｎｍ2）以下になった場合、配線とビヤプラグあるいはコンタクトプラグとの間の電気的な不導通が発生したとみなす。更には、パターン間の距離が３０ｎｍ以下になったならば、短絡が発生したとみなす。
【００９１】
ここで、図１０に示すように、ビヤホールを形成するための露光量設定値において、配線とビヤプラグとの間の電気的な不導通が発生するときの露光量設定値の閾値を「Ｘ」で表し、配線とビヤプラグとの間の短絡が発生するときの露光量設定値の閾値を「Ｙ」で表す。また、配線を形成するための露光量設定値において、配線とビヤプラグとの間の電気的な不導通が発生するときの露光量設定値の閾値を「Ｕ」で表し、配線とビヤプラグとの間の短絡が発生するときの露光量設定値の閾値を「Ｖ」で表す。
【００９２】
電気的な不導通に関しては、配線端の後退による、配線端とビヤホールとの接触面積不足が厳しい。後で述べる誤差条件下、Ｘ，Ｙ，Ｕ，Ｖをそれぞれ求める。尚、露光量設定値の閾値「Ｘ」及び露光量設定値の閾値「Ｕ」に対しては、望小特性のＳＮ比ηx，ηuを求め、露光量設定値の閾値「Ｙ」及び露光量設定値の閾値「Ｖ」に対しては、望大特性のＳＮ比ηy，ηvを求める。この４つのＳＮ比が最大となる制御因子の水準を求めると、これらの制御因子の水準の組合せが最適条件となる。
【００９３】
ここで、露光量設定値の閾値「Ｕ」及び閾値「Ｖ」が、第１層（配線を構成する層）に形成されるパターン（配線）に基づく第１特性値に該当し、露光量設定値の閾値「Ｘ」及び閾値「Ｙ」が、第２層（ビヤホールを構成する層）に形成されるパターン（ビヤホール）に基づく第２特性値に該当する。
【００９４】
そして、第１層の形成に関連して、第１層に形成すべきパターンにばらつきを生じさせ得る第１層関連要因を抽出し、第１層関連要因の水準を決定し、更に、第２層に形成すべきパターンにばらつきを生じさせ得る第２層関連要因を抽出し、第２層関連要因の水準を決定する。
【００９５】
具体的には、以下の表１１に示すように、制御因子とその水準を決定し、Ｌ32の直交表（図１１参照）に制御因子を割り付けた。更には、誤差因子とその水準を表１２に示す。
【００９６】
［表１１］
2006173524.tif 000011
【００９７】
［表１２］
2006173524.tif 000012
【００９８】
ここで、第１層関連要因としての制御因子は、配線露光時のマスクパターン透過率、配線幅ｗ1、配線幅ｗ2、配線幅ｗ3、配線幅ｗ4、スペースｓ5、スペースｓ6、スペースｓ7、配線露光時のＮＡ、配線露光時のσ、配線露光時の輪帯照明輪帯比であり、第２層関連要因としての制御因子は、ビヤホール露光時のマスクパターン透過率、ビヤホールのマスクパターン寸法ｄ8、ビヤホール露光時のＮＡ、ビヤホール露光時のσである。また、第１層関連要因としての誤差因子は、配線のマスクパターン寸法誤差、配線露光時の露光量変動、配線露光時のデフォーカス、配線加工変換差、配線パターンのアライメント誤差であり、第２層関連要因としての誤差因子は、ビヤホールのマスクパターン寸法誤差、ビヤホール露光時の露光量変動、ビヤホール露光時のデフォーカス、ビヤホール加工変換差である。更には、第１層（配線を構成する層）に形成すべきパターンに影響を与え得る、第３層（コンタクトホールを構成する層）の形成に関連した第３層関連要因は、コンタクトホール寸法である。
【００９９】
加工変換差を、レジストパターン寸法から加工後寸法（ビヤホールの径）を減じた値と定義する。標準条件をＮ0とする。電気的に不導通状態側に調合した調合誤差をＮ1m、短絡状態側に調合した調合誤差をＮ2mとする。また、配線形成におけるアライメント誤差は、＋Ｘ方向に配線がずれた場合をＮn1とし、−Ｙ方向にずれた場合をＮn2とする。結局、誤差は、Ｎ0、Ｎ11、Ｎ12、Ｎ21、Ｎ22の５水準となる。
【０１００】
次に、第１層関連要因及びその水準並びに第２層関連要因及びその水準、更には、第３層関連要因及びその水準の組合せに基づき、実験若しくはシミュレーションを行い、各組合せのそれぞれにおける前記第１特性値及び第２特性値を求めた。
【０１０１】
具体的には、図１１に示した、Ｌ32の直交表の各実験番号（割付番号）において、誤差水準Ｎ0、Ｎ11、Ｎ12、Ｎ21、Ｎ22のもとに、露光量設定値の閾値Ｘ，Ｙ，Ｕ，Ｖを、光学像の計算及びレジスト像の計算を実行することで求める。レジストパターン寸法はリソグラフィ・シミュレーションに基づき求める。また、加工後寸法は、誤差水準で指定された加工変換差から算出する。実験番号１のときの結果を表１３に示す。同様に全ての、実験番号についてＳＮ比を算出した。
【０１０２】
［表１３］
2006173524.tif 000013
【０１０３】
そして、求められた特性値中で、平均値に対するばらつきが最も小さくなる第１特性値及び第２特性値の組合せが得られる第１層関連要因及び第２層関連要因の組合せ及びその水準を決定した。具体的には、ＳＮ比が最大となる条件は、表１４のとおりとなった。また、そのときの、結果を表１５に示す。
【０１０４】
［表１４］
2006173524.tif 000014
【０１０５】
［表１５］
2006173524.tif 000015
【０１０６】
このように、配線を形成するためのリソグラフィ工程における条件、及び、ビヤホールを形成するためのリソグラフィ工程における条件を同時に最適化することにより、露光条件だけでなく、パターン・レイアウトも最適化でき、誤差に対して安定してプロセスを構築することができた。
【０１０７】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定するものではない。実施例において抽出した関連要因は、例示であり、層構成に、当然、依存しているので、層構成が変われば、関連要因が変わることは云うまでもない。また、水準も例示であり、適宜、変更することができる。
【図面の簡単な説明】
【０１０８】
【図１】図１は、本発明のリソグラフィ工程最適化方法を説明するための流れ図である。
【図２】図２は、実施例１において形成すべきゲートアレイの模式的な平面図である。
【図３】図３は、実施例１において使用したレベンソン型位相シフトマスクにおけるマスクパターンを模式的に示す図である。
【図４】図４は、実施例１において使用したレベンソン型位相シフトマスクを用いて得られた、ゲート電極を形成するためのエッチング用マスクとしてのレジストパターンを模式的に示す図である。
【図５】図５は、ゲート電圧Ｖgを横軸、ソース−ドレイン電流Ｉdを縦軸とした、Ｉd−Ｖg特性を示すグラフである。
【図６】図６は、実施例１における動特性のＳＮ比を算出した結果を示す表である。
【図７】図７は、実施例１において形成すべきゲートアレイ、コンタクトホールの模式的な平面図である。
【図８】図８の（Ａ）は、露光量設定値と、電気的不導通状態が発生する率、短絡状態が発生する率を模式的に示すグラフであり、図８の（Ｂ）は、調合誤差Ｎ1，Ｎ2，Ｎ3の条件における不導通発生閾値ｘ1，ｘ2，ｘ3、短絡発生閾値ｙ1，ｙ2，ｙ3を説明するグラフである。
【図９】図９は、実施例２における基本セルが繰り返されたパターン・レイアウトを模式的に示す図である。
【図１０】図１０は、実施例２において、ビヤホールを形成するための露光量設定値を横軸とし、配線を形成するための露光量設定値を縦軸にした、プロセス・ウインドウを模式的に示すグラフである。
【図１１】図１１は、実施例２において、制御因子を割り付けたＬ32の直交表を示す図である。
【図１】
2006173524.tif 000016
【図２】
2006173524.tif 000017
【図３】
2006173524.tif 000018
【図４】
2006173524.tif 000019
【図５】
2006173524.tif 000020
【図６】
2006173524.tif 000021
【図７】
2006173524.tif 000022
【図８】
2006173524.tif 000023
【図９】
2006173524.tif 000024
【図１０】
2006173524.tif 000025
【図１１】
2006173524.tif 000026