(57)【要約】【課題】  任意の指向性および方向を持った音響ビームを生成することができ、かつ、低コストで構成することが可能なスピーカアレイシステムを提供する。【解決手段】  第１の軸方向の指向性制御のための第１の遅延処理を入力オーディオ信号ＩＮに施し、スピーカユニット列ＳＰ（ｉ，１）（ｉ＝１〜ｍ）、ＳＰ（ｉ，２）（ｉ＝１〜ｍ）、…、ＳＰ（ｉ，ｎ）（ｉ＝１〜ｍ）の各々に対応付けられたｎ個の第１遅延オーディオ信号を生成する。次に第２の軸方向の指向性を持たせるための第２の遅延処理を選択し、選択した第２の遅延処理をｎ個の第１遅延オーディオ信号の各々に施し、これにより得られるｎ×ｍ個の第２遅延オーディオ信号をスピーカユニットＳＰ（ｉ，ｊ）（ｉ＝１〜ｍ，ｊ＝１〜ｎ）に供給する。【選択図】      図３
2006211230.tif 000002
【特許請求の範囲】
【請求項１】
第１の軸方向に並んだｎ個（ｎは２以上の整数）のスピーカユニットからなるスピーカラインを第２の軸方向にｍ行（ｍは２以上の整数）並べたスピーカアレイと、
前記第１の軸方向の指向性制御のための第１の遅延処理を入力オーディオ信号に施し、前記スピーカアレイにおいて前記第１の軸方向に並んだｎ列のスピーカユニット列の各々に対応付けられたｎ個の第１遅延オーディオ信号を生成する第１の遅延手段と、
前記第２の軸方向において音響ビームに各々所定の指向性を持たせるための第２の遅延処理を複数種類実行可能であり、選択された第２の遅延処理により、前記ｎ列のスピーカユニット列の各々に対応付けられたｎ個の第１遅延オーディオ信号の各々から前記第２の軸方向におけるｍ行のスピーカラインの各々に対応付けられたｍ個の第２遅延オーディオ信号を各々生成し、生成されたｎ×ｍ個の第２遅延オーディオ信号を前記スピーカアレイにおける各々に対応付けられたスピーカユニットに各々供給する第２の遅延手段と、
音響ビームの指向性を指定する情報に基づき、前記第１の遅延手段に実行させるべき前記第１の遅延処理における前記入力オーディオ信号と前記ｎ個の第１遅延オーディオ信号の各々との間の遅延時間を演算するとともに、前記第２の遅延手段に実行させるべき前記第２の遅延処理の選択を行う制御手段と
を具備することを特徴とするスピーカアレイシステム。
【請求項２】
前記第２の遅延手段は、各々複数の遅延オーディオ信号の出力タップを有する複数のアナログディレイラインにより構成されていることを特徴とする請求項１に記載のスピーカアレイシステム。
【請求項３】
前記第１の遅延手段は、指定された遅延時間に応じて決定されるフィルタ係数列を過去一定個数の前記入力オーディオ信号のサンプルに畳み込むデジタルフィルタにより構成されていることを特徴とする請求項１または２に記載のスピーカアレイシステム。
【請求項４】
前記第１の遅延手段は、前記入力オーディオ信号のサンプルを順次記憶し、指定された遅延時間だけ以前に記憶したサンプルを前記第１遅延オーディオ信号として出力するリングバッファにより構成されていることを特徴とする請求項１または２に記載のスピーカアレイシステム。
【請求項５】
前記入力オーディオ信号は、複数チャネルのオーディオ信号からなり、
前記制御手段は、チャネル毎に与えられる音響ビームの指向性を指定する情報に基づき、前記第１の遅延処理における遅延時間をチャネル毎に演算するとともに、全てのチャネルに共通に適用する前記第２の遅延処理の選択を行うものであり、
前記第１の遅延手段は、チャネル毎に独立してオーディオ信号に対する前記第１の遅延処理を実行し、前記第１の軸方向に並んだｎ列のスピーカユニット列の各々に対応付けられたｎ個の遅延オーディオ信号を生成する複数チャネルの遅延処理部と、前記複数チャネルの遅延処理部から出力される遅延オーディオ信号を同一スピーカユニット列に対応したもの同士でミキシングして、前記ｎ個の第１遅延オーディオ信号を出力するｎ個のミキシング部とを具備することを特徴とする請求項１〜４のいずれか１の請求項に記載のスピーカアレイシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ状に配置された複数のスピーカユニットから音響ビームを出力するスピーカアレイシステムに関する。
【背景技術】
【０００２】
スピーカユニットを多数配列したスピーカシステムは“スピーカアレイ”と呼ばれる。スピーカアレイでは、個々のスピーカユニットに供給するオーディオ信号に与える遅延やゲインを制御することにより、スピーカの指向性を鋭くしたり、音響ビームの方向を制御することができる。指向性を強くすると、同じエネルギーをより狭い範囲に放射するため、音圧の距離減衰が小さくなり、遠くまで明瞭に音を聴かせることができ、また、不必要な方向への音響放射を抑えることができる。また、音響ビームの方向を制御することができると、スピーカを必ずしも音の聴取位置に向かせる必要がないため、スピーカの設置方法の制約が少なくなるという利点がある。この種のスピーカアレイに関する文献として特許文献１および２がある。これらの文献は、デジタルフィルタによりオーディオ信号から複数の遅延オーディオ信号を生成し、これらの遅延オーディオ信号をスピーカアレイの個々のスピーカに供給し、指向性制御を行う技術を開示している。
【特許文献１】特開平６−２０５４９６号公報
【特許文献２】特開平５−４１８９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上述した従来のスピーカアレイシステムは、例えばスピーカアレイの前方にある焦点に収束する音響ビームを形成する場合、スピーカアレイを構成する個々のスピーカ毎に、そのスピーカユニットに供給する遅延オーディオ信号の入力オーディオ信号に対する位相遅れである遅延時間を演算し、入力オーディオ信号をその遅延時間だけ遅延させて遅延オーディオ信号を生成し、そのスピーカユニットに供給する、という処理が必要であり、この処理を行うための膨大な演算能力を確保するためにシステムが高価なものになっていた。しかしながら、スピーカアレイの用途によっては、例えば水平方向に関しては高い自由度および分解能での指向性制御が望まれるのに対し、垂直方向に関してはそれほど自由度が高く、かつ、分解能の高い指向性制御は必要でない場合もある。そのような場合にまで、多大なコストを掛けて、スピーカアレイの個々のスピーカユニットに供給する遅延オーディオ信号の遅延時間を厳密に制御するのは非経済的である。
【０００４】
この発明は、以上説明した事情に鑑みてなされたものであり、任意の指向性および方向を持った音響ビームを生成することができ、かつ、低コストで構成することが可能なスピーカアレイシステムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
この発明は、第１の軸方向に並んだｎ個（ｎは２以上の整数）のスピーカユニットからなるスピーカラインを第２の軸方向にｍ行（ｍは２以上の整数）並べたスピーカアレイと、前記第１の軸方向の指向性制御のための第１の遅延処理を入力オーディオ信号に施し、前記スピーカアレイにおいて前記第１の軸方向に並んだｎ列のスピーカユニット列の各々に対応付けられたｎ個の第１遅延オーディオ信号を生成する第１の遅延手段と、前記第２の軸方向において音響ビームに各々所定の指向性を持たせるための第２の遅延処理を複数種類実行可能であり、選択された第２の遅延処理により、前記ｎ列のスピーカユニット列の各々に対応付けられたｎ個の第１遅延オーディオ信号の各々から前記第２の軸方向におけるｍ行のスピーカラインの各々に対応付けられたｍ個の第２遅延オーディオ信号を各々生成し、生成されたｎ×ｍ個の第２遅延オーディオ信号を前記スピーカアレイにおける各々に対応付けられたスピーカユニットに各々供給する第２の遅延手段と、音響ビームの指向性を指定する情報に基づき、前記第１の遅延手段に実行させるべき前記第１の遅延処理における前記入力オーディオ信号と前記ｎ個の第１遅延オーディオ信号の各々との間の遅延時間を演算するとともに、前記第２の遅延手段に実行させるべき前記第２の遅延処理の選択を行う制御手段とを具備することを特徴とするスピーカアレイシステムを提供する。
好ましい態様において、前記第２の遅延手段は、各々複数の遅延オーディオ信号の出力タップを有する複数のアナログディレイラインにより構成されている。
他の好ましい態様において、前記第１の遅延手段は、指定された遅延時間に応じて決定されるフィルタ係数列を過去一定個数の前記入力オーディオ信号のサンプルに畳み込むデジタルフィルタにより構成されている。
他の好ましい態様において、前記第１の遅延手段は、前記入力オーディオ信号のサンプルを順次記憶し、指定された遅延時間だけ以前に記憶したサンプルを前記第１遅延オーディオ信号として出力するリングバッファにより構成されている。
他の好ましい態様において、前記入力オーディオ信号は、複数チャネルのオーディオ信号からなり、前記制御手段は、チャネル毎に与えられる音響ビームの指向性を指定する情報に基づき、前記第１の遅延処理における遅延時間をチャネル毎に演算するとともに、全てのチャネルに共通に適用する前記第２の遅延処理の選択を行うものであり、前記第１の遅延手段は、チャネル毎に独立してオーディオ信号に対する前記第１の遅延処理を実行し、前記第１の軸方向に並んだｎ列のスピーカユニット列の各々に対応付けられたｎ個の遅延オーディオ信号を生成する複数チャネルの遅延処理部と、前記複数チャネルの遅延処理部から出力される遅延オーディオ信号を同一スピーカユニット列に対応したもの同士でミキシングして、前記ｎ個の第１遅延オーディオ信号を出力するｎ個のミキシング部とを具備する。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照し、本発明の実施の形態について説明する。
図１は、この発明の一実施形態であるスピーカアレイシステムにおけるスピーカアレイ１０の構成例を示す正面図である。図１に示すように、スピーカアレイ１０は、水平方向（第１の軸方向）にｎ個のスピーカユニットＳＰ（ｉ、ｊ）（ｊ＝１〜ｎ）を並べて配置してなるスピーカラインを垂直方向（第２の軸方向）にｍ行並べてなる平面状のスピーカアレイである。スピーカアレイ１０を構成する各スピーカユニットＳＰ（ｉ、ｊ）（ｉ＝１〜ｍ、ｊ＝１〜ｎ）は、例えばコーン型スピーカなどの指向性の広いスピーカであり、各々のスピーカ軸はスピーカアレイ１０がなす平面に対して垂直な方向を向いている。
【０００７】
本実施形態に係るスピーカアレイシステムは、出力すべき音響ビームの指向性を指定する情報に基づき、入力オーディオ信号ＩＮからｍ×ｎ個の遅延オーディオ信号を生成し、これらの遅延オーディオ信号によってスピーカユニットＳＰ（ｉ、ｊ）（ｉ＝１〜ｍ、ｊ＝１〜ｎ）を各々駆動することにより、指定された通りの指向性を持った音響ビームをスピーカアレイ１０に形成させるシステムである。
【０００８】
ここで、図２および図３を参照し、本実施形態における音響ビームの指向性制御の特徴を説明する。本実施形態では、図２および図３に示すように、音響ビームの指向性を、指向性制御の自由度および分解能に関する要求の厳しい第１の軸方向の指向性とそれほど要求が厳しくない第２の軸方向の指向性とに分けて考え、第１の軸方向の指向性制御と第２の軸方向の指向性制御を別々に行う。そして、本実施形態では第１の軸方向の指向性制御に多くの演算能力を割り当て、第２の軸方向の指向性制御は簡単な処理により行う。なお、本実施形態では、第１の軸方向が水平方向、第２の軸方向が垂直方向である例を説明するが、これらは逆でも構わない。
【０００９】
図３に示すように、本実施形態では、第１の軸方向の指向性制御のための第１の遅延処理を入力オーディオ信号ＩＮに施し、第１の軸方向に並んだｎ列のスピーカユニット列ＳＰ（ｉ，１）（ｉ＝１〜ｍ）、ＳＰ（ｉ，２）（ｉ＝１〜ｍ）、…、ＳＰ（ｉ，ｎ）（ｉ＝１〜ｍ）の各々に対応付けられたｎ個の第１遅延オーディオ信号を生成する。
【００１０】
ここで、スピーカアレイ１０の前方の焦点Ｐに収束する音響ビームを形成する場合を例に挙げ、第１の遅延処理の具体例を説明する。本実施形態では、任意の第ｋ行のスピーカラインＳＰ（ｋ，ｊ）（ｊ＝１〜ｎ）を含む水平面を想定し、この仮想水平面における焦点Ｐの投影点に収束する音響ビームをスピーカラインＳＰ（ｋ、ｊ）（ｊ＝１〜ｎ）により形成するための条件を求める。すなわち、共通の入力オーディオ信号ＩＮを遅延させたｎ個の第１遅延オーディオ信号をｎ個のスピーカユニットＳＰ（ｋ、ｊ）（ｊ＝１〜ｎ）に供給した場合において、各スピーカユニットから放射された音波が投影点に同位相で到達するために必要な入力オーディオ信号ＩＮとｎ個の第１遅延オーディオ信号の各々との間の遅延時間を求めるのである。そして、第１の遅延処理では、このようにして求めた各遅延時間だけ遅延させる遅延処理を入力オーディオ信号ＩＮに施すことによりｎ個の第１遅延オーディオ信号を生成するのである。以上が第１の遅延処理の詳細である。
【００１１】
この第１の遅延処理により得られたｎ個の第１遅延オーディオ信号を仮にｍ行のスピーカラインＳＰ（ｉ，ｊ）（ｉ＝１〜ｍ，ｊ＝１〜ｎ）に供給すると、図２に例示するような焦点Ｐを通過する垂直線分Ｌに収束する音響ビームが形成されると考えられる。何故ならば、各スピーカラインＳＰ（ｋ，ｊ）（ｊ＝１〜ｎ）は、各々を含む水平面内において焦点Ｐの投影点に収束する音響ビームを形成するからである。
【００１２】
次に本実施形態では、第２の軸方向において音響ビームに各々所定の指向性を持たせるための第２の遅延処理をｎ個の第１遅延オーディオ信号の各々に施す。以下、この第２の遅延処理について説明する。
【００１３】
スピーカアレイ１０は、第２の軸方向に並んだｍ個のスピーカユニットからなるスピーカユニット列を第１の軸方向にｎ列並べたものと捉えることができる。ここで、１つのスピーカユニット列を構成する各スピーカユニットに共通の第１遅延オーディオ信号を供給するものとすると、そのスピーカユニット列を含む垂直平面に沿って垂直線分Ｌに向かう帯状の音響ビームが形成される。
【００１４】
第２の遅延処理は、この帯状の音響ビームに対し、例えば図２に例示するＰ点に収束するような第２の軸方向の指向性を持たせるための遅延処理である。本実施形態では、第２の軸方向の指向性の異なった第２の遅延処理を行うための手段が予め複数種類用意されている。焦点Ｐの第２の軸方向における位置（第２の軸が垂直軸である場合には高さ）などが指定された場合、本実施形態では、そのような位置のある方向に音響ビームを指向させるのに最も適した第２の遅延処理が選択される。そして、選択された第２の遅延処理により、ｎ列のスピーカユニット列の各々に対応付けられたｎ個の第１遅延オーディオ信号の各々から第２の軸方向におけるｍ行のスピーカラインの各々に対応付けられたｍ個の第２遅延オーディオ信号を各々生成し、生成されたｎ×ｍ個の第２遅延オーディオ信号をスピーカアレイにおける各々に対応付けられたスピーカユニットに各々供給するのである。
【００１５】
そして、本実施形態では、ＣＰＵなどの制御手段（図示略）が、音響ビームの指向性を指定する情報に基づき、第１の遅延処理における入力オーディオ信号とｎ個の第１オーディオ信号の各々との間の遅延時間を演算するとともに、実行すべき第２の遅延処理の選択を行うのである。
【００１６】
図４は、以上説明した原理に従って音響ビームを生成するスピーカアレイシステムの具体的構成例を示すブロック図である。ＣＰＵ１０１は、図示しない上位装置から音響ビームの指向性を指定する情報を受け取り、そのような指向性を持った音響ビームをスピーカアレイ１０に形成させるための各部の制御を行う制御手段である。この制御に必要なパラメータはメモリ１０２に予め格納されている。音響ビームの指向性を指定する情報としては、例えばスピーカアレイ１０の前方の焦点に収束する音響ビームを形成する場合には、その焦点の３次元座標値などがこれに含まれる。
【００１７】
ＤＳＰ１０３は、ＣＰＵ１０１による制御の下、第１の軸方向の指向性制御を行うための第１の遅延処理を行う装置である。このＤＳＰ１０３は、共通の入力オーディオ信号ＩＮに対し、ｎ種類のデジタルフィルタ処理ＤＦ−ｊ（ｊ＝１〜ｎ）を施し、ｎ個の第１遅延オーディオ信号を生成する。個々のデジタルフィルタ処理ＤＦ−ｊでは、ＣＰＵ１０１によって指示された遅延時間に対応付けられたフィルタ係数列を過去一定時間以内に発生した入力オーディオ信号ＩＮのサンプル列に畳み込み、指示された遅延時間を持った遅延オーディオ信号を生成する。このような畳み込み演算により遅延オーディオ信号を生成するのは、遅延オーディオ信号の遅延時間を入力オーディオ信号ＩＮのサンプリング周期よりも細かい分解能で制御するためである。このＤＳＰ１０３から出力されるｎ個の遅延オーディオ信号は、図示しないＤ／Ａ変換器によりアナログ信号に変換された後、ｎ個のアナログディレイライン部１０４−ｊ（ｊ＝１〜ｎ）に各々供給される。
【００１８】
ｎ個のアナログディレイライン部１０４−ｊ（ｊ＝１〜ｎ）は、ＣＰＵ１０１による制御の下、第２の軸方向の指向性制御を行うための第２の遅延処理を行う装置である。個々のアナログディレイライン部１０４−ｊは、複数種類の第２の遅延処理を行うための複数のアナログディレイラインＡＤＬを有している。図５および図６は、各々これらのアナログディレイラインの一例であるアナログディレイラインＡＤＬ１およびＡＤＬ２を各々示している。これらの図において、Ｄ１、Ｄ２、…等は、各々ある長さ（遅延量）を持ったアナログディレイラインである。なお、これらの図では、第２の軸方向に並んだスピーカユニットの数ｍが１３である場合の例が示されている。
【００１９】
図５に示すアナログディレイラインＡＤＬ１は、図７に示すように、第２の軸方向（垂直方向）に並んだ１３個のスピーカユニット列の中央の高さに焦点Ｐが位置している場合に選択される。このアナログディレイラインＡＤＬ１において、上下両端のスピーカユニットＳＰ（１、ｊ）およびＳＰ（１３，ｊ）に出力される第２遅延オーディオ信号の位相がもっとも進み、中央のスピーカユニットＳＰ（７，ｊ）に出力される第２遅延オーディオ信号が最も遅れるように、１３個の第２遅延オーディオ信号を生成するための遅延処理が行われる。より厳密には、１３個の第２遅延オーディオ信号とその元となる第１遅延オーディオ信号との間の遅延時間は次のようにして決定されている。まず、焦点Ｐを中心とし、上下両端のスピーカユニットＳＰ（１、ｊ）およびＳＰ（１３，ｊ）を通過する円弧を想定する。そして、各スピーカユニットについて、焦点Ｐとそのスピーカユニットの位置とを通過する直線を想定し、この直線の円弧との交点を求め、この交点からそのスピーカユニットの位置までの行程を音波が伝播するための所要時間を求める。アナログディレイラインＡＤＬ１は、このようにして各スピーカユニットについて求めた所要時間に相当する時間だけ遅延されて出力されるように１３個の第２遅延オーディオ信号の各々の取り出し位置が定められている。
【００２０】
図６に示すアナログディレイラインＡＤＬ２は、図８に示すように、スピーカユニット列の中央よりも上方に焦点Ｐが位置している場合に選択される。このアナログディレイラインＡＤＬ２において、最も下にあるスピーカユニットＳＰ（１３，ｊ）に出力される第２遅延オーディオ信号の位相がもっとも進み、これから離れるに従って各スピーカユニットに出力される第２遅延オーディオ信号が遅れるように、１３個の第２遅延オーディオ信号を生成するための遅延処理が行われる。１３個の第２遅延オーディオ信号の遅延時間の演算方向はアナログディレイラインＡＤＬ１に関して説明した方法と同様である。
【００２１】
図４におけるＣＰＵ１０１は、指向性を指定する情報に基づき、以上述べたような複数のアナログディレイラインのうち、指定された指向性に最も近い第２の軸方向の指向性を得ることができるアナログディレイラインを選択し、選択したアナログディレイラインによる第２の遅延処理をｎ個のアナログディレイライン部１０４−ｊ（ｊ＝１〜ｎ）に指令する。ｎ個のアナログディレイライン部１０４−ｊ（ｊ＝１〜ｎ）は、この指令に従い、ＣＰＵ１０１が選択したアナログディレイラインにより第２の遅延処理を行い、各々に供給される第１遅延オーディオ信号からｍ個の第２遅延オーディオ信号を生成する。このようにして生成されたｎ×ｍ個の第２遅延オーディオ信号は、図４におけるアンプＡにより増幅され、各スピーカユニットＳＰ（ｉ，ｊ）（ｉ＝１〜ｍ，ｊ＝１〜ｎ）に供給される。
【００２２】
本実施形態では、以上の構成により、指向性制御に関する要求の厳しい第１の軸方向についてはＤＳＰ１０３による高精度の遅延処理を利用した指向性制御が行われ、指向性制御に関する要求の厳しくない第２の軸方向についてはアナログディレイラインを用いた簡便な指向性制御が行われる。従って、要求に合った指向性制御を低コストで実現することができる。
【００２３】
以上、本発明の一実施形態について説明したが、本発明には、これ以外にも他の実施形態が考えられる。
（１）上記実施形態では、第２の遅延処理を行う手段としてアナログディレイラインを用いたが、ＲＡＭやシフトレジスタを用いて第２の遅延処理を行うようにしてもよい。ＲＡＭを用いて第２の遅延処理を行う場合、ＣＰＵ１０１は、第１遅延オーディオ信号をＲＡＭに書き込んでから第２遅延オーディオ信号として読み出すまでの遅延時間を管理する負担を負うこととなる。しかし、その場合においても、ＣＰＵ１０１は、第１遅延オーディオ信号と第２遅延オーディオ信号との間の遅延時間を得るための演算を行う必要はなく、予め求めておいた遅延時間の中から、要求される第２の軸方向の指向性に合ったものを選択するだけでよいので、ＣＰＵ１０１の負担は著しく軽減される。
【００２４】
（２）焦点Ｐのスピーカアレイ１０からの距離に応じて、第２の遅延処理の態様を変化させてもよい。すなわち、ｎ個のアナログディレイライン部１０４−ｊ（ｊ＝１〜ｎ）として、焦点Ｐがスピーカアレイ１０の近くにあるときに用いるものと、焦点Ｐがスピーカアレイ１０の遠くにある場合に用いるものの２系統用意し、焦点Ｐのスピーカアレイ１０からの距離に応じて適切なものを選択して第２の遅延処理に用いる。焦点Ｐが近くにある場合にはｍ個の第２遅延オーディオ信号の遅延時間の差が大きくなるのに対し、焦点Ｐが遠くにある場合にはｍ個の第２遅延オーディオ信号間の遅延時間の差は小さく微妙な遅延時間の制御が必要である。第２の遅延処理のための手段を近距離用と遠距離用に分けて用意すればこのような要求に応えることが可能になる。なお、スピーカアレイ１０から焦点までの距離に応じたアナログディレイライン部の切り換えは、このように２段階の切り換えに限定されるものではなく、必要な焦点の範囲に応じて適切に定めればよい。
【００２５】
（３）第１の軸方向の指向性制御のための第１の遅延手段は、デジタルフィルタ群ではなく、リングバッファにより構成してもよい。図９はその構成例を示すブロック図である。この図に示す第１の遅延手段は、Ａ／Ｄ変換器１０３１と、デュアルポートＲＡＭなどにより構成されたリングバッファ１０３２と、書込制御部１０３３と、読出制御部１０３４とにより構成されている。この態様において、処理対象である入力オーディオ信号ＩＮは、アナログ信号である。Ａ／Ｄ変換器１０３１は、この入力オーディオ信号を十分に高速なサンプリングクロックφによりサンプリングしてデジタル信号のサンプルに変換する。書込制御部１０３３は、サンプリングクロックφをカウントし、カウント結果を書込アドレスＷＡとしてリングバッファ１０３２に供給し、Ａ／Ｄ変換器１０３１から出力されるサンプルをリングバッファ１０３２に書き込む。読出制御部１０３４は、図４におけるＣＰＵ１０１から入力オーディオ信号とｎ個の第１遅延オーディオ信号との間の遅延時間ｔｄ（ｊ）（ｊ＝１〜ｎ）を指定する情報を受け取り、ｎ個の第１遅延オーディオ信号をリングバッファ１０３２から読み出すための制御を行う。
【００２６】
さらに詳述すると、サンプリングクロックφの周期がＴＳ、入力オーディオ信号と第１遅延オーディオ信号Ｓ（ｊ）（ｊ＝１〜ｎ）との間の遅延時間がｔｄ（ｊ）（ｊ＝１〜ｎ）である場合、読出制御部１０３４は、サンプリングクロックφが与えられる度に、次の処理を行う。すなわち、１サンプリング周期の間に、次式により与えられる読出アドレスＲＡ（ｊ）（ｊ＝１〜ｎ）をリングバッファ１０３２に順次供給し、第１遅延オーディオ信号Ｓ（ｊ）（ｊ＝１〜ｎ）をリングバッファ１０３２から順次読み出すのである。
ＲＡ（ｊ）＝ＷＡ−ｔｄ（ｊ）／ＴＳ      ……（１）
【００２７】
このようにして読み出されるｎ個の第１遅延オーディオ信号Ｓ（ｊ）（ｊ＝１〜ｎ）は、次のサンプリンククロックφが発生したときに、図示しないＤ／Ａ変換器により、一斉にアナログ信号に変換される。そして、ｎ個のアナログ信号は、図４におけるｎ個のアナログディレイライン部１０４−ｊ（ｊ＝１〜ｎ）に各々供給される。この態様によれば、サンプリンククロックφの周期ＴＳを十分に短くすることにより、第１遅延オーディオ信号Ｓ（ｊ）（ｊ＝１〜ｎ）の遅延時間を高い精度で調整することができる。
【００２８】
（４）以上説明した各実施形態では、１チャネルの入力オーディオ信号を取り扱った。しかし、これらの実施形態において第１の遅延手段に改良を加えることにより、複数チャネルのオーディオ信号について第１の軸方向の指向性を独立に制御することが可能である。図１０は、複数チャネルについて第１の軸方向の指向性を独立に制御することができるように改良した第１の遅延手段の構成例を示している。この第１の遅延手段は、複数チャネル（図１０に示す例ではｐチャネル）の入力オーディオ信号の各々に対する第１の遅延処理を各々実行する複数の遅延処理部と、これらの遅延処理部の後段に設けられたｎ個のミキシング部ＭＸとを有している。なお、この場合における第１の遅延処理は、図４に示すようにデジタルフィルタ処理により構成してもよいし、図９に示すようにリングバッファを用いた処理であってもよい。ｎ個のミキシング部ＭＸの出力端子には、図４におけるｎ個のアナログディレイライン部１０４−ｊ（ｊ＝１〜ｎ）が各々接続されている。
【００２９】
図４におけるＣＰＵ１０１は、チャネル毎に与えられる音響ビームの指向性を指定する情報に基づき、各チャネルに対応した第１の遅延処理において生成すべきｎ個の遅延オーディオ信号の遅延時間を演算するとともに、ｎ個のアナログディレイライン部１０４−ｊ（ｊ＝１〜ｎ）において複数のアナログディレイラインＡＤＬのうちいずれを選択するか、すなわち、全てのチャネルに共通に適用されるべき第２の遅延処理を決定する。各チャネルに対応した遅延処理部は、そのチャネルの入力オーディオ信号とｎ個の第１遅延オーディオ信号との間の遅延時間を指定する情報をＣＰＵ１０１から受け取り、入力オーディオ信号からｎ個の遅延オーディオ信号を生成する第１の遅延処理を実行する。ｎ個のミキシング部ＭＸは、複数の遅延処理部から出力される遅延オーディオ信号を同一スピーカユニット列に対応したもの同士でミキシングして、ｎ個の第１遅延オーディオ信号をｎ個のアナログディレイライン部１０４−ｊ（ｊ＝１〜ｎ）に各々出力する。ミキシング部が行うミキシングは、単に各チャネルの遅延オーディオ信号を加算するものであってもよいし、チャネル毎に異なった重み係数を乗じて加算するものであってもよい。後者の場合、各チャネルに適用する重み係数をユーザが操作子の操作により設定し得るように構成してもよい。本態様によれば、第１の軸方向の指向性を複数のチャネルについて独立に制御することができ、臨場感に富んだ音響再生が実現される。
【図面の簡単な説明】
【００３０】
【図１】この発明の一実施形態であるスピーカアレイシステムにおけるスピーカアレイの構成を示す正面図である。
【図２】同スピーカアレイシステムの動作原理を説明する図である。
【図３】同スピーカアレイシステムの動作原理を説明する図である。
【図４】同スピーカアレイシステムの具体的構成例を示すブロック図である。
【図５】同スピーカアレイシステムにおけるアナログディレイラインの一例を示すブロック図である。
【図６】同スピーカアレイシステムにおけるアナログディレイラインの一例を示すブロック図である。
【図７】同スピーカアレイシステムにおけるアナログディレイラインによって行われる第２の軸方向の指向性制御の例を示す図である。
【図８】同スピーカアレイシステムにおけるアナログディレイラインによって行われる第２の軸方向の指向性制御の例を示す図である。
【図９】同実施形態における第１の遅延手段の他の構成例を示す図である。
【図１０】同実施形態における第１の遅延手段の他の構成例を示す図である。
【符号の説明】
【００３１】
１０１…ＣＰＵ、１０３…ＤＳＰ、１０４−ｊ（ｊ＝１〜ｎ）…アナログディレイライン部、ＳＰ（ｉ，ｊ）（ｉ＝１〜ｍ，ｊ＝１〜ｎ）…スピーカユニット、１０…スピーカアレイ。
【図１】
2006211230.tif 000003
【図２】
2006211230.tif 000004
【図３】
2006211230.tif 000005
【図４】
2006211230.tif 000006
【図５】
2006211230.tif 000007
【図６】
2006211230.tif 000008
【図７】
2006211230.tif 000009
【図８】
2006211230.tif 000010
【図９】
2006211230.tif 000011
【図１０】
2006211230.tif 000012