(57)【要約】【課題】小型化、コストの低廉化を図り、正極性のパルスと負極性のパルスを連続して発生させる。【解決手段】パルス電源１０Ａは、直流電源１２と、１次巻線１８にタップ接続点２０を有するトランス１４と、直流電源１２の＋端子とタップ接続点２０との間に順方向接続された第１のダイオードＤ１と、１次巻線１８の一方の端子２６と直流電源１２の−端子との間に接続され、且つ、直流電源１２からの電流をタップ接続点２０から一方の端子２６に向けて流す第１の半導体スイッチＳ１と、該第１の半導体スイッチＳ１のオン／オフを制御する第２の半導体スイッチＳ２と、１次巻線１８の他方の端子２８と直流電源１２の−端子との間に接続され、且つ、直流電源１２からの電流をタップ接続点２０から他方の端子２８に向けて流す第３の半導体スイッチＳ３と、該第３の半導体スイッチＳ３のオン／オフを制御する第４の半導体スイッチＳ４とを有する。【選択図】図１
2006025543.tif 000002
【特許請求の範囲】
【請求項１】
インダクタに対する第１の誘導エネルギーの蓄積と、
前記インダクタからの前記第１の誘導エネルギーの解放に伴う第１のパルスの発生と、
前記インダクタに対する前記第１の誘導エネルギーとは逆極性の第２の誘導エネルギーの蓄積と、
前記インダクタからの前記第２の誘導エネルギーの解放に伴う前記第１のパルスとは逆極性の第２のパルスの発生とを行うことを特徴とするパルス電源。
【請求項２】
請求項１記載のパルス電源において、
前記インダクタにタップが接続され、
前記インダクタのタップ接続点に向けて電流を流す整流素子と、
前記整流素子からの電流を前記インダクタの前記タップ接続点から前記インダクタの一方の端子に向けて流すように制御する第１のスイッチング素子と、
前記整流素子からの電流を前記インダクタの前記タップ接続点から前記インダクタの他方の端子に向けて流すように制御する第２のスイッチング素子とを有することを特徴とするパルス電源。
【請求項３】
請求項１記載のパルス電源において、
前記インダクタにタップが接続され、
前記インダクタを流れる電流をタップ接続点を通じて引き込む第１のスイッチング素子と、
前記インダクタの一方の端子から前記タップ接続点に向けて前記電流を流すように制御する第２のスイッチング素子と、
前記インダクタの他方の端子から前記タップ接続点に向けて前記電流を流すように制御する第３のスイッチング素子とを有することを特徴とするパルス電源。
【請求項４】
直流電源と、
タップ接続点を有するインダクタと、
前記直流電源の＋端子と前記インダクタのタップ接続点との間に順方向接続されたダイオードと、
前記インダクタの一方の端子と前記直流電源の−端子との間に接続され、前記直流電源からの電流を前記タップ接続点から前記一方の端子に向けて流す第１のスイッチング素子と、
前記第１のスイッチング素子のオン／オフを制御する第２のスイッチング素子と、
前記インダクタの他方の端子と前記直流電源の−端子との間に接続され、前記直流電源からの電流を前記タップ接続点から前記他方の端子に向けて流す第３のスイッチング素子と、
前記第３のスイッチング素子のオン／オフを制御する第４のスイッチング素子とを有することを特徴とするパルス電源。
【請求項５】
直流電源と、
タップ接続点を有するインダクタと、
前記直流電源の−端子と前記インダクタのタップ接続点との間に接続され、前記インダクタに流れる電流を前記直流電源側に引き込む第１のスイッチング素子と、
前記インダクタの一方の端子と前記直流電源の＋端子との間に接続された第２のスイッチング素子と、
前記インダクタの他方の端子と前記直流電源の＋端子との間に接続された第３のスイッチング素子とを有することを特徴とするパルス電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正極性のパルスと負極性のパルスとを連続して出力するパルス電源に関する。
【背景技術】
【０００２】
近時、高電圧パルスの放電によるプラズマにより、脱臭、殺菌、成膜、有害ガスの分解等を行う技術が適応されるようになってきたが（例えば特許文献１及び非特許文献１参照）、プラズマによる処理を効率よく行うためには、高電圧の極めて幅の狭いパルスを供給することが必要であることがわかってきている（例えば非特許文献２参照）。
【０００３】
また、例えば特許文献２に示すようなパルス電源が提案されている。このパルス電源１００は、図５に示すように、直流電源部１０２の両端にインダクタ１０４、第１の半導体スイッチ１０６及び第２の半導体スイッチ１０８を直列に接続し、第１の半導体スイッチ１０６のアノード端子に一端が接続された前記インダクタ１０４の他端にカソード、前記第１の半導体スイッチ１０６のゲート端子にアノードとなるようにダイオード１１０を接続した極めて簡単な回路である。
【０００４】
そして、第２の半導体スイッチ１０８をオンすることにより、第１の半導体スイッチ１０６も導通し、インダクタ１０４に直流電源部１０２の電圧が印加され、該インダクタ１０４に誘導エネルギが蓄積される。その後、第２の半導体スイッチ１０８をオフさせると、第１の半導体スイッチ１０６も急速にターンオフするため、インダクタ１０４に非常に急峻に立ち上がる極めて幅の狭い高電圧パルスＰｏが発生し、出力端子１１２及び１１４より高電圧パルスＰｏを取り出すことができる。
【０００５】
このパルス電源１００によれば、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスＰｏを供給することができる。
【０００６】
【特許文献１】特許第２６４９３４０号公報（第８欄第３行〜第４１行）
【特許文献２】特開２００２−３５９９７９号公報
【非特許文献１】応用物理，第６１巻，第１０号，１９９２，ｐ．１０３９〜１０４３，「高電圧パルス放電化学気相成長法によるアモルファスシリコン系薄膜の作製」
【非特許文献２】IEEE TRANSACTION ON PLASMIC SCIENCE,VOL.28,NO.2,APRIL 2000,p.434〜442，「Improvement of NOx Removal Efficiency Using Short-Width Pulsed Power」
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、電界を変化させて、電子を加速することによってプラズマを発生するために用いられるパルス電源では、低電圧によって高い電位差を発生させるために、極性が逆のパルス、すなわち、正極性のパルスと負極性のパルスを連続して出力する方式が採用されている。
【０００８】
この方式による従来のパルス電源２００は、例えば図６に示すように、直流電源２０２と、該直流電源２０２の両端に直列接続された第１のスイッチ２０４及び第２のスイッチ２０６と、前記直流電源２０２の両端に直列接続された第３のスイッチ２０８及び第４のスイッチ２１０と、第１のスイッチ２０４と第２のスイッチ２０６との接点ａ１と第３のスイッチ２０８及び第４のスイッチ２１０との接点ａ２との間に１次巻線２１２が接続されたトランス２１４とを有する。つまり、ブリッジ構成となっている。出力電圧Ｖｏｕｔはトランス２１４の２次巻線２１６の両端から取り出されるようになっている。
【０００９】
そして、例えば第２のスイッチ２０６と第３のスイッチ２０８をオンすることで、図７に示すように、２次巻線２１６の両端からは負極性の電圧が出力され、所定時間後、第２のスイッチ２０６と第３のスイッチ２０８をオフするとことで負極性のパルス２１８が生成される。また、第１のスイッチ２０４と第４のスイッチ２１０をターンオンすることで、２次巻線２１６の両端からは正極性の電圧が出力され、所定時間後、第１のスイッチ２０４と第４のスイッチ２１０をターンオフすることで負極性のパルス２２０が出力されることになる。
【００１０】
しかし、この従来例に係るパルス電源２００は、ブリッジを組むことから、４つのスイッチ２０４、２０６、２０８及び２１０を使用する必要があり、部品点数が多くなるという不都合がある。これは、サイズの大型化、コストの高価格化を招く。
【００１１】
小型、安価なパルス電源として、上述した特許文献２に示すパルス電源１００（図５参照）があるが、単極性のパルスしか発生できないという問題がある。
【００１２】
本発明はこのような課題を考慮してなされたものであり、小型化、コストの低廉化を図ることができ、しかも、正極性のパルスと負極性のパルスを連続して発生することができるパルス電源を提供することを目的とする。
【課題を解決するための手段】
【００１３】
第１の本発明に係るパルス電源は、インダクタに対する第１の誘導エネルギーの蓄積と、前記インダクタからの前記第１の誘導エネルギーの解放に伴う第１のパルスの発生と、前記インダクタに対する前記第１の誘導エネルギーとは逆極性の第２の誘導エネルギーの蓄積と、前記インダクタからの前記第２の誘導エネルギーの解放に伴う前記第１のパルスとは逆極性の第２のパルスの発生とを行うことを特徴とする。
【００１４】
具体的には、前記インダクタにタップが接続され、前記インダクタのタップ接続点に向けて電流を流す整流素子と、前記整流素子からの電流を前記インダクタの前記タップ接続点から前記インダクタの一方の端子に向けて流すように制御する第１のスイッチング素子と、前記整流素子からの電流を前記インダクタの前記タップ接続点から前記インダクタの他方の端子に向けて流すように制御する第２のスイッチング素子とを有するようにしてもよい。
【００１５】
あるいは、前記インダクタにタップが接続され、前記インダクタを流れる電流をタップ接続点を通じて引き込む第１のスイッチング素子と、前記インダクタの一方の端子から前記タップ接続点に向けて前記電流を流すように制御する第２のスイッチング素子と、前記インダクタの他方の端子から前記タップ接続点に向けて前記電流を流すように制御する第３のスイッチング素子とを有するようにしてもよい。
【００１６】
これにより、特開２００２−３５９９７９号公報（特許文献２）に示すパルス電源の有利な点を踏襲しながらも、正極性のパルスと負極性のパルスを連続して出力するパルス電源の小型化及び低コスト化を図ることができる。
【００１７】
また、第２の本発明に係るパルス電源は、直流電源と、タップ接続点を有するインダクタと、前記直流電源の＋端子と前記インダクタのタップ接続点との間に順方向接続されたダイオードと、前記インダクタの一方の端子と前記直流電源の−端子との間に接続され、前記直流電源からの電流を前記タップ接続点から前記一方の端子に向けて流す第１のスイッチング素子と、前記第１のスイッチング素子のオン／オフを制御する第２のスイッチング素子と、前記インダクタの他方の端子と前記直流電源の−端子との間に接続され、前記直流電源からの電流を前記タップ接続点から前記他方の端子に向けて流す第３のスイッチング素子と、前記第３のスイッチング素子のオン／オフを制御する第４のスイッチング素子とを有することを特徴とする。
【００１８】
また、第３の本発明に係るパルス電源は、直流電源と、タップ接続点を有するインダクタと、前記直流電源の−端子と前記インダクタのタップ接続点との間に接続され、前記インダクタに流れる電流を前記直流電源側に引き込む第１のスイッチング素子と、前記インダクタの一方の端子と前記直流電源の＋端子との間に接続された第２のスイッチング素子と、前記インダクタの他方の端子と前記直流電源の＋端子との間に接続された第３のスイッチング素子とを有することを特徴とする。
【００１９】
これら第２及び第３の本発明に係るパルス電源においても、正極性のパルスと負極性のパルスを連続して出力するパルス電源の小型化及び低コスト化を図ることができる。
【発明の効果】
【００２０】
以上説明したように、本発明に係るパルス電源によれば、小型化、コストの低廉化を図ることができ、しかも、正極性のパルスと負極性のパルスを連続して発生することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係るパルス電源の実施の形態例を図１〜図４Ｈを参照しながら説明する。
【００２２】
まず、第１の実施の形態に係るパルス電源１０Ａは、図１に示すように、直流電源１２（電源電圧＝Ｅ）と、トランス１４とを有し、トランス１４の２次巻線１６の両端から出力が取り出されるようになっている。トランス１４の１次巻線１８はタップ接続点２０を有し、２次巻線１６の両端には負荷２２が接続されている。負荷２２としては、例えば抵抗負荷や容量性負荷（放電ギャップ等）が用いられる。
【００２３】
また、この第１の実施の形態に係るパルス電源１０Ａは、直流電源１２の＋端子と１次巻線１８のタップ接続点２０との間に順方向接続された第１のダイオードＤ１と、１次巻線１８の一方の端子２６と直流電源１２の−端子との間に接続され、且つ、直流電源１２からの電流をタップ接続点２０から一方の端子２６に向けて流す第１の半導体スイッチＳ１と、該第１の半導体スイッチＳ１のオン／オフを制御する第２の半導体スイッチＳ２と、１次巻線１８の他方の端子２８と直流電源１２の−端子との間に接続され、且つ、直流電源１２からの電流をタップ接続点２０から他方の端子２８に向けて流す第３の半導体スイッチＳ３と、該第３の半導体スイッチＳ３のオン／オフを制御する第４の半導体スイッチＳ４とを有する。
【００２４】
第１の半導体スイッチＳ１及び第３の半導体スイッチＳ３は、それぞれ自己消弧形あるいは転流消弧形のデバイスを用いることができる。この第１の実施の形態では、バイポーラトランジスタを用いた例を示す。もちろん、ＧＴＯやＳＩサイリスタ等を用いてもよい。
【００２５】
第１の半導体スイッチＳ１は、そのコレクタ端子とエミッタ端子との間に第２のダイオードＤ２が接続され、また、ベース端子と第１のダイオードＤ１のアノード端子との間に、第３のダイオードＤ３と第１の抵抗Ｒ１との並列回路３０が接続されている。第２のダイオードＤ２は、そのカソード端子が第１の半導体スイッチＳ１のコレクタ端子に接続され、アノード端子が第１の半導体スイッチＳ１のエミッタ端子に接続される。第３のダイオードＤ３は、そのアノード端子が第１の半導体スイッチＳ１のベース端子に接続され、カソード端子が第１のダイオードＤ１のアノード端子に接続される。
【００２６】
同様に、第３の半導体スイッチＳ３は、そのコレクタ端子とエミッタ端子との間に第４のダイオードＤ４が接続され、また、ベース端子と第１のダイオードＤ１のアノード端子との間に、第５のダイオードＤ５と第２の抵抗Ｒ２との並列回路３２が接続されている。第４のダイオードＤ４は、そのカソード端子が第３の半導体スイッチＳ３のコレクタ端子に接続され、アノード端子が第３の半導体スイッチＳ３のエミッタ端子に接続される。第５のダイオードＤ５は、そのアノード端子が第５の半導体スイッチＳ５のベース端子に接続され、カソード端子が第１のダイオードＤ１のアノード端子に接続される。
【００２７】
第２の半導体スイッチＳ２及び第４の半導体スイッチＳ４は、それぞれ自己消弧形あるいは転流消弧形のデバイスを用いることができる。この第１の実施の形態では、アバランシェ形ダイオードが逆並列で内蔵された例えばｎチャネル型の電力用金属酸化半導体電界効果トランジスタを使用している。
【００２８】
そして、第２の半導体スイッチＳ２は、ソース端子が直流電源１２の−端子に接続され、ドレイン端子が第１の半導体スイッチＳ１のエミッタ端子に接続されている。第４の半導体スイッチＳ４は、ソース端子が直流電源１２の−端子に接続され、ドレイン端子が第３の半導体スイッチＳ３のエミッタ端子に接続されている。
【００２９】
第２の半導体スイッチＳ２のゲート端子には、該第２の半導体スイッチＳ２のオン及びオフを制御する第１のゲート駆動回路３４が抵抗Ｒ３を介して接続されている。同様に、第４の半導体スイッチＳ４のゲート端子には、該第４の半導体スイッチＳ４のオン及びオフを制御する第２のゲート駆動回路３６が抵抗Ｒ４を介して接続されている。第１及び第２のゲート駆動回路３４及び３６としては、入力信号を増幅する各種増幅器やインバータ等を用いることができる。
【００３０】
ここで、第１の実施の形態に係るパルス電源１０Ａの回路動作、特に、２次巻線１６の両端に接続される負荷２２として放電ギャップを用いた場合の回路動作について、図１の回路図と図２Ａ〜図２Ｈの波形図とを参照しながら説明する。
【００３１】
なお、直流電源１２の電圧をＥ（Ｖ）、トランス１４における１次巻線１８のタップ接続点２０から一方の端子２６までの巻数をｎ１、タップ接続点２０から他方の端子２８までの巻数をｎ２、２次巻線１６の巻数をｎ３とする。また、トランス１４の１次インダクタンスのうち、タップ接続点２０から一方の端子２６までの１次インダクタンスをＬｅｘ１、タップ接続点２０から他方の端子２８までの１次インダクタンスをＬｅｘ２とする。
【００３２】
まず、時点ｔ０において、第１のゲート駆動回路３４から第２の半導体スイッチＳ２のゲート−ソース間に例えば高レベルのスイッチング制御信号Ｓｃ１（図２Ｇ参照）が供給され、第２の半導体スイッチＳ２がオフからオンになる。
【００３３】
時点ｔ０で第２の半導体スイッチＳ２がターンオンすると、トランス１４における１次巻線１８のタップ接続点２０と一方の端子２６間には、Ｖ１＝−Ｅ（Ｖ）が印加され（図２Ａ参照）、タップ接続点２０と他方の端子２８間には、Ｖ２＝−（ｎ２／ｎ１）Ｅ（Ｖ）が誘導され（図２Ｃ参照）、タップ接続点２０と一方の端子２６間に流れる電流Ｉ１は、勾配（Ｅ／Ｌｅｘ１）で時間の経過に伴って直線状に正方向に増加する（図２Ｂ参照）。
【００３４】
そして、第２の半導体スイッチＳ２がオンとなっている期間ｔｗ１において、２次巻線１６の両端には、一定の負極性の電圧（負極性のパルスＰ３ａ）が出力される。この２次巻線１６の両端に現れる出力電圧Ｖ３のレベルは−（ｎ３／ｎ１）Ｅ（Ｖ）である（図２Ｅ参照）。なお、負荷２２として放電ギャップを用いていることから、前記期間ｔｗ１においては、２次巻線１６にはほとんど電流Ｉ３は流れず、０（Ａ）が維持される（図２Ｆ参照）。
【００３５】
１次巻線１８のタップ接続点２０と一方の端子２６間を流れる電流Ｉ１は、時点ｔ１でＩｐ１（＝Ｅ・ｔｗ１／Ｌｅｘ１）となり、所望の電磁エネルギ（＝Ｌｅｘ１・Ｉｐ１2／２）が得られると、第１のゲート駆動回路３４を通じて低レベルのスイッチング制御信号Ｓｃ１（図２Ｇ参照）が供給され、これにより、第２の半導体スイッチＳ２がターンオフする。
【００３６】
時点ｔ１において、第２の半導体スイッチＳ２がターンオフすると、第１の半導体スイッチＳ１が開放状態となるため、トランス１４の１次巻線１８に流れていた電流Ｉ１は遮断され、トランス１４に発生する誘導起電力によって出力電圧Ｖ３が急峻に上昇し、正電圧値（Ｖ３ｐ１）をピークとした狭いパルス幅のパルスＰ３ｂが出力される（図２Ｅ参照）。
【００３７】
すなわち、トランス１４に発生する誘導起電力によって出力電圧Ｖ３が急峻に上昇し、正電圧値（Ｖ３ｐ１）をピークとする正極性の電圧（正極性のパルスＰ３ｂ）が出力される。理想的には、第２の半導体スイッチＳ２をオフにした時点で出力電圧Ｖ３がピーク値（Ｖ３ｐ１）になることだが、トランス１４の漏れインダクタンスによって、２次巻線１６に流れる電流Ｉ３の立ち上がりがわずかに緩くなるため、これに応じて、出力電圧Ｖ３のピーク値（Ｖ３ｐ１）も第２の半導体スイッチＳ２のオフ時点ｔ１よりもわずかに遅い時点ｔ２で生じることになる。しかし、第２の半導体スイッチＳ２がオフとなった時点ｔ１から出力電圧Ｖ３がピーク値（Ｖ３ｐ１）になる時点ｔ２までのわずかの期間Ｔｍにおいて、出力電圧Ｖ３は、負極性の電圧値（−（ｎ３／ｎ１）Ｅ）から正極性の電圧値（Ｖ３ｐ１）に向けて急峻に立ち上がることになるため、上述したタイムラグ（期間Ｔｍ）はほとんど無視できる程度である。
【００３８】
なお、時点ｔ１からｔ２の期間においてトランス１４における１次巻線１８のタップ接続点２０と他方の端子２８間に誘導される電圧Ｖ２＝（ｎ２／ｎ３）Ｖ３（Ｖ）（図２Ｃ参照）が直流電源１２の電圧（Ｅ）より大きくなると、その差電圧（Ｖ２−Ｅ）が第１のダイオードＤ１へ逆方向に印加されることになる。この結果、直流電源１２への電流流入は阻止され、トランス１４に蓄積されたエネルギーは直流電源１２へ回生されること無くすべて負荷２２で消費されることになる。
【００３９】
出力電圧Ｖ３のピーク値、すなわち、正極性のパルスＰ３ｂのピーク値（Ｖ３ｐ１）は、負荷２２の放電開始電圧により決まる値である。なお、出力電圧Ｖ３は、ピークの時点ｔ２を過ぎると、負荷２２においてエネルギーが消費されることから、徐々に減衰し、第２の半導体スイッチＳ２がオフとなっている期間ｔｄの時点ｔ３で基準レベル（０Ｖ）になる。また、２次巻線１６を流れる電流Ｉ３も時点ｔ３にて基準レベル（０Ａ）になる。このとき、負極性のパルスＰ３ａの積分値と正極性のパルスＰ３ｂの積分値がほぼ同じになるように、出力電圧Ｖ３が減衰することとなる。
【００４０】
なお、直流電源１２の電圧Ｅを１００Ｖ、励磁インダクタンスＬｅｘ１及びＬｅｘ２を共に１０（μＨ）、トランスの巻線比ｎ１：ｎ２：ｎ３を１：１：５〜１０としたとき、１次巻線１８のタップ接続点２０と一方の端子２６間を流れる電流Ｉ１のピーク値Ｉｐ１はほぼ１００（Ａ）、出力電圧Ｖ３のピーク値（Ｖ３ｐ１）は数〜３０（ｋＶ）、２次巻線１６を流れる電流Ｉ３のピーク値（Ｉ３ｐ１）は数〜数１０（Ａ）である。また、第２の半導体スイッチＳ２がオンとなっている時間（時点ｔ０から時点ｔ１までの時間）は約１０μｓｅｃとした。
【００４１】
その後、時点ｔ４において、第２のゲート駆動回路３６から第４の半導体スイッチＳ４のゲート−ソース間に例えば高レベルのスイッチング制御信号Ｓｃ２（図２Ｈ参照）が供給され、第４の半導体スイッチＳ４がオフからオンになる。
【００４２】
時点ｔ４で第４の半導体スイッチＳ４がターンオンすると、トランス１４における１次巻線１８のタップ接続点２０と他方の端子２８間には、Ｖ２＝Ｅ（Ｖ）が印加され（図２Ｃ参照）、タップ接続点２０と一方の端子２６間には、Ｖ１＝（ｎ１／ｎ２）Ｅ（Ｖ）が誘導され（図２Ａ参照）、タップ接続点２０と他方の端子２８間に流れる電流Ｉ２は、勾配−（Ｅ／Ｌｅｘ２）で時間の経過に伴って直線状に負方向に増加する（図２Ｄ参照）。
【００４３】
そして、第４の半導体スイッチＳ４がオンとなっている期間ｔｗ２において、２次巻線１６の両端には、一定の正極性の電圧（正極性のパルスＰ３ｃ）が出力される。この２次巻線１６の両端に現れる出力電圧Ｖ３のレベルは（ｎ３／ｎ２）Ｅ（Ｖ）である（図２Ｅ参照）。この期間ｔｗ２においては、２次巻線１６にはほとんど電流Ｉ３は流れず、０（Ａ）が維持される（図２Ｆ参照）。
【００４４】
１次巻線１８のタップ接続点２０と他方の端子２８間を流れる電流Ｉ２は、時点ｔ５でＩｐ２（＝Ｅ・ｔｗ２／Ｌｅｘ２）となり、所望の電磁エネルギ（＝Ｌｅｘ２・Ｉｐ２2／２）が得られると、第２のゲート駆動回路３６を通じて低レベルのスイッチング制御信号Ｓｃ２（図２Ｈ参照）が供給され、これにより、第４の半導体スイッチＳ４がターンオフする。
【００４５】
時点ｔ５において、第４の半導体スイッチＳ４がターンオフすると、第３の半導体スイッチＳ３が開放状態となるため、トランス１４の１次巻線１８に流れていた電流Ｉ２は遮断され、トランス１４に発生する誘導起電力によって出力電圧Ｖ３が急峻に下降し、負電圧値（Ｖ３ｐ２）をピークとした狭いパルス幅のパルスＰ３ｄが出力される（図２Ｅ参照）。
【００４６】
すなわち、トランス１４に発生する誘導起電力によって出力電圧Ｖ３が急峻に下降し、負電圧値（Ｖ３ｐ２）をピークとする負極性の電圧（負極性のパルスＰ３ｄ）が出力される。この場合も、トランス１４の漏れインダクタンスによって、２次巻線１６に流れる電流Ｉ３の立ち下がりがわずかに緩くなるため、これに応じて、出力電圧Ｖ３のピーク値（Ｖ３ｐ２）も第４の半導体スイッチのオフ時点ｔ５よりもわずかに遅い時点ｔ６で生じることになる。しかし、第４の半導体スイッチがオフとなった時点ｔ５から出力電圧Ｖ３がピーク値（Ｖ３ｐ２）になる時点ｔ６までのわずかの期間Ｔｎにおいて、出力電圧Ｖ３は、正極性の電圧値（−（ｎ３／ｎ２）Ｅ）から負極性の電圧値（Ｖ３ｐ２）に向けて急峻に立ち下がることになるため、上述したタイムラグ（期間Ｔｎ）はほとんど無視できる程度である。
【００４７】
なお、時点ｔ５からｔ６の期間においてトランス１４における１次巻線１８のタップ接続点２０と一方の端子２６間に誘導される電圧Ｖ１＝−（ｎ１／ｎ３）Ｖ３（Ｖ）（図２Ａ参照）が直流電源１２の電圧（−Ｅ）より小さくなると、その差電圧（Ｖ１−Ｅ）が第１のダイオードＤ１へ逆方向に印加されることになる。この結果、直流電源１２への電流流入は阻止され、トランス１４に蓄積されたエネルギーは直流電源１２へ回生されること無くすべて負荷２２で消費されることになる。
【００４８】
出力電圧Ｖ３のピーク値、すなわち、負極性のパルスＰ３ｄのピーク値（Ｖ３ｐ２）は、負荷２２の放電開始電圧により決まる値である。
【００４９】
なお、出力電圧Ｖ３は、ピークの時点ｔ６を過ぎると、負荷２２においてエネルギーが消費されることから、徐々に減衰し、第４の半導体スイッチＳ４がオフとなっている期間ｔｆの時点ｔ７で基準レベル（０Ｖ）になる。また、２次巻線１６を流れる電流Ｉ３も時点ｔ７にて基準レベル（０Ａ）になる。このとき、正極性のパルスＰ３ｃの積分値と負極性のパルスＰ３ｄの積分値がほぼ同じになるように、出力電圧Ｖ３が減衰することとなる。
【００５０】
なお、具体的な値としては、上述と同様の条件下において、１次巻線１８のタップ接続点２０と他方の端子２８間を流れる電流Ｉ２のピーク値Ｉｐ２はほぼ−１００（Ａ）、出力電圧Ｖ３のピーク値（Ｖ３ｐ２）は−数〜−３０（ｋＶ）、２次巻線１６を流れる電流Ｉ３のピーク値（Ｉ３ｐ２）は−数〜−数１０（Ａ）である。
【００５１】
第４の半導体スイッチＳ４をターンオンさせるタイミングとしては、負荷２２での放電が完全に停止してから行うのが好ましいため、第２の半導体スイッチＳ２がターンオフした時点ｔ１から第４の半導体スイッチＳ４がターンオンする時点ｔ４までの期間ｔｄは、数〜数１００μｓｅｃとした。また、第４の半導体スイッチＳ４がオンとなっている期間ｔｗ２（時点ｔ４から時点ｔ５までの期間）は約１０μｓｅｃとした。
【００５２】
このように、第１の実施の形態に係るパルス電源１０Ａにおいては、特開２００２−３５９９７９号公報（特許文献２）に示すパルス電源の有利な点を踏襲しながらも、正極性のパルスＰ３ｂと負極性のパルスＰ３ｄを連続して出力するパルス電源１０Ａの小型化及び低コスト化を図ることができる。
【００５３】
次に、第２の実施の形態に係るパルス電源１０Ｂについて図３、図４Ａ〜図４Ｈを参照しながら説明する。なお、第１の実施の形態と対応するものについては同符号を付してその重複説明を省略する。
【００５４】
この第２の実施の形態に係るパルス電源１０Ｂは、上述した第１の実施の形態に係るパルス電源１０Ａとほぼ同様の構成を有するが、以下の点で異なる。
【００５５】
すなわち、直流電源１２の−端子とトランス１４のタップ接続点２０との間に接続され、且つ、トランス１４の１次巻線１８に流れる電流を直流電源１２側に引き込む第５の半導体スイッチＳ５と、１次巻線１８の一方の端子２６と第２の半導体スイッチＳ２との間に順方向接続された第６のダイオードＤ６と、１次巻線１８の他方の端子２８と第４の半導体スイッチＳ４との間に順方向接続された第７のダイオードＤ７とを有する。
【００５６】
第５の半導体スイッチＳ５は、自己消弧形あるいは転流消弧形のデバイスを用いることができる。この第２の実施の形態では、バイポーラトランジスタを用いた例を示す。もちろん、ＧＴＯやＳＩサイリスタ等を用いてもよい。
【００５７】
また、第５の半導体スイッチＳ５は、そのコレクタ端子とエミッタ端子との間に第８のダイオードＤ８が接続され、また、ベース端子と第６のダイオードＤ６のアノード端子との間に並列回路３０（第３のダイオードＤ３と第１の抵抗Ｒ１）が接続され、前記ベース端子と第７のダイオードＤ７のアノード端子との間に並列回路（第５のダイオードＤ５と第２の抵抗Ｒ２）が接続されている。並列回路３０の第３のダイオードＤ３は、そのアノード端子が第５の半導体スイッチＳ５のベース端子に接続され、カソード端子が第６のダイオードＤ６のアノード端子に接続される。同様に、並列回路３２の第５のダイオードＤ５は、そのアノード端子が第５の半導体スイッチＳ５のベース端子に接続され、カソード端子が第７のダイオードＤ７のアノード端子に接続される。
【００５８】
第２の半導体スイッチＳ２は、ソース端子が第６のダイオードＤ６のアノード端子に接続され、ドレイン端子が直流電源１２の＋端子に接続されている。第４の半導体スイッチＳ４は、ソース端子が第７のダイオードＤ７のアノード端子に接続され、ドレイン端子が直流電源１２の＋端子に接続されている。
【００５９】
ここで、第２の実施の形態に係るパルス電源１０Ｂの回路動作について、図３の回路図と図４Ａ〜図４Ｈの波形図とを参照しながら説明する。
【００６０】
まず、時点ｔ１０において、第１のゲート駆動回路３４から第２の半導体スイッチＳ２のゲート−ソース間に例えば高レベルのスイッチング制御信号Ｓｃ１（図４Ｇ参照）が供給され、第２の半導体スイッチＳ２がオフからオンになる。
【００６１】
時点ｔ１０で第２の半導体スイッチＳ２がターンオンすると、トランス１４における１次巻線１８のタップ接続点２０と一方の端子２６間には、Ｖ１＝−Ｅ（Ｖ）が印加され（図４Ａ参照）、タップ接続点２０と他方の端子２８間には、Ｖ２＝−（ｎ２／ｎ１）Ｅ（Ｖ）が誘導され（図４Ｃ参照）、タップ接続点２０と一方の端子２６間に流れる電流Ｉ１は、勾配（Ｅ／Ｌｅｘ１）で時間の経過に伴って直線状に正方向に増加する（図４Ｂ参照）。
【００６２】
そして、第２の半導体スイッチＳ２がオンとなっている期間ｔｗ１において、２次巻線１６の両端には、一定の負極性の電圧（負極性のパルスＰ３ａ）が出力される。この２次巻線１６の両端に現れる出力電圧Ｖ３のレベルは−（ｎ３／ｎ１）Ｅ（Ｖ）である（図４Ｅ参照）。この期間ｔｗ１においては、２次巻線１６にはほとんど電流Ｉ３は流れず、０（Ａ）が維持される（図４Ｆ参照）。
【００６３】
１次巻線１８のタップ接続点２０と一方の端子２６間を流れる電流Ｉ１は、時点ｔ１１でＩｐ１（＝Ｅ・ｔｗ１／Ｌｅｘ１）となり、所望の電磁エネルギ（＝Ｌｅｘ１・Ｉｐ１2／２）が得られると、第１のゲート駆動回路３４を通じて低レベルのスイッチング制御信号Ｓｃ１（図４Ｇ参照）が供給され、これにより、第２の半導体スイッチＳ２がターンオフする。
【００６４】
時点ｔ１１において、第２の半導体スイッチＳ２がターンオフすると、第５の半導体スイッチＳ５が開放状態となるため、トランス１４の１次巻線１８に流れていた電流Ｉ１は遮断され、トランス１４に発生する誘導起電力によって出力電圧Ｖ３が急峻に上昇し、正電圧値（Ｖ３ｐ１）をピークとした狭いパルス幅のパルスＰ３ｂが出力される。この場合も、トランス１４の漏れインダクタンスによって、２次巻線１６に流れる電流Ｉ３の立ち下がりがわずかに緩くなるため、これに応じて、出力電圧Ｖ３のピーク値（Ｖ３ｐ１）も第２の半導体スイッチＳ２のオフ時点ｔ１１よりもわずかに遅い時点ｔ１２で生じることになる。
【００６５】
なお、時点ｔ１１からｔ１２の期間においてトランス１４における１次巻線１８のタップ接続点２０と他方の端子２８間に誘導される電圧Ｖ２＝（ｎ２／ｎ３）Ｖ３（Ｖ）（図４Ｃ参照）が直流電源１２の電圧（Ｅ）より大きくなると、その差電圧（Ｖ２−Ｅ）が第７のダイオードＤ７へ逆方向に印加されることになる。この結果、直流電源１２への電流流入は阻止され、トランス１４に蓄積されたエネルギーは直流電源１２へ回生されること無くすべて負荷２２で消費されることになる。
【００６６】
出力電圧Ｖ３のピーク値（Ｖ３ｐ１）は、負荷２２の放電開始電圧により決まる値である。なお、出力電圧Ｖ３は、ピークの時点ｔ１２を過ぎると、負荷２２においてエネルギーが消費されることから、徐々に減衰し、第２の半導体スイッチＳ２がオフとなっている期間ｔｄの時点ｔ１３で基準レベル（０Ｖ）になる。
【００６７】
その後、時点ｔ１４において、第２のゲート駆動回路３６から第４の半導体スイッチＳ４のゲート−ソース間に例えば高レベルのスイッチング制御信号Ｓｃ２（図４Ｈ参照）が供給され、第４の半導体スイッチＳ４がオフからオンになる。
【００６８】
時点ｔ１４で第４の半導体スイッチＳ４がターンオンすると、トランス１４における１次巻線１８のタップ接続点２０と他方の端子２８間には、Ｖ２＝Ｅ（Ｖ）が印加され（図４Ｃ参照）、タップ接続点２０と一方の端子２６間には、Ｖ１＝（ｎ１／ｎ２）Ｅ（Ｖ）が誘導され（図４Ａ参照）、タップ接続点２０と他方の端子２８間に流れる電流Ｉ２は、勾配−（Ｅ／Ｌｅｘ２）で時間の経過に伴って直線状に負方向に増加する。
【００６９】
そして、第４の半導体スイッチＳ４がオンとなっている期間ｔｗ２において、２次巻線１６の両端には、一定の正極性の電圧（正極性のパルスＰ３ｃ）が出力される。この２次巻線１６の両端に現れる出力電圧Ｖ３のレベルは（ｎ３／ｎ２）Ｅ（Ｖ）である（図４Ｅ参照）。この期間ｔｗ２においては、２次巻線１６にはほとんど電流Ｉ３は流れず、０（Ａ）が維持される（図４Ｆ参照）。
【００７０】
１次巻線１８のタップ接続点２０と他方の端子２８間を流れる電流Ｉ２は、時点ｔ１５でＩｐ２（＝Ｅ・ｔｗ２／Ｌｅｘ２）となり、所望の電磁エネルギ（＝Ｌｅｘ２・Ｉｐ２2／２）が得られると、第２のゲート駆動回路３６を通じて低レベルのスイッチング制御信号Ｓｃ２（図４Ｈ参照）が供給され、これにより、第４の半導体スイッチＳ４がターンオフする。
【００７１】
時点ｔ１５において、第４の半導体スイッチＳ４がターンオフすると、第５の半導体スイッチＳ５が開放状態となるため、トランス１４の１次巻線１８に流れていた電流Ｉ２は遮断され、トランス１４に発生する誘導起電力によって出力電圧Ｖ３が急峻に下降し、負電圧値（Ｖ３ｐ２）をピークとした狭いパルス幅のパルスＰ３ｄが出力される。この場合も、トランス１４の漏れインダクタンスによって、２次巻線１６に流れる電流Ｉ３の立ち下がりがわずかに緩くなるため、これに応じて、出力電圧Ｖ３のピーク値（Ｖ３ｐ２）も第４の半導体スイッチＳ４のオフ時点ｔ１５よりもわずかに遅い時点ｔ１６で生じることになる。
【００７２】
なお、時点ｔ１５からｔ１６の期間においてトランス１４における１次巻線１８のタップ接続点２０と一方の端子２６間に誘導される電圧Ｖ１＝−（ｎ１／ｎ３）Ｖ３（Ｖ）（図４Ａ参照）が直流電源１２の電圧（−Ｅ）より小さくなると、その差電圧（Ｖ１−Ｅ）が第６のダイオードＤ６へ逆方向に印加されることになる。この結果、直流電源１２への電流流入は阻止され、トランス１４に蓄積されたエネルギーは直流電源１２へ回生されること無くすべて負荷２２で消費されることになる。
【００７３】
出力電圧Ｖ３のピーク値（Ｖ３ｐ２）は、負荷２２の放電開始電圧により決まる値である。なお、出力電圧Ｖ３は、ピークの時点ｔ１６を過ぎると、負荷２２においてエネルギーが消費されることから、徐々に減衰し、第４の半導体スイッチＳ４がオフとなっている期間ｔｆの時点ｔ１７で基準レベル（０Ｖ）になる。
【００７４】
このように、第２の実施の形態に係るパルス電源１０Ｂにおいても、特開２００２−３５９９７９号公報（特許文献２）に示すパルス電源の有利な点を踏襲しながらも、正極性のパルスＰ３ｂと負極性のパルスＰ３ｄを連続して出力するパルス電源１０Ｂの小型化及び低コスト化を図ることができる。特に、この第２の実施の形態では、１次巻線１８を流れる電流を遮断するための半導体スイッチが１つで済むため、制御が容易になると共に、小型化にも有利なる。
【００７５】
なお、本発明に係るパルス電源は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【００７６】
【図１】第１の実施の形態に係るパルス電源の構成を示す回路図である。
【図２】図２Ａ〜図２Ｈは、第１の実施の形態に係るパルス電源の動作を示す波形図である。
【図３】第２の実施の形態に係るパルス電源の構成を示す回路図である。
【図４】図４Ａ〜図４Ｈは、第１の実施の形態に係るパルス電源の動作を示す波形図である。
【図５】従来例に係るパルス電源を示す回路図である。
【図６】他の従来例に係るパルス電源を示す回路図である。
【図７】他の従来例に係るパルス電源から出力されるパルス波形を示す図である。
【符号の説明】
【００７７】
１０Ａ、１０Ｂ…パルス電源              １２…直流電源
１４…トランス                          １６…２次巻線
１８…１次巻線                          Ｄ１〜Ｄ８…ダイオード
Ｓ１〜Ｓ５…半導体スイッチ
【図１】
2006025543.tif 000003
【図２】
2006025543.tif 000004
【図３】
2006025543.tif 000005
【図４】
2006025543.tif 000006
【図５】
2006025543.tif 000007
【図６】
2006025543.tif 000008
【図７】
2006025543.tif 000009