(57)【要約】【課題】  複数の通信システム間の接続を切り替える際にも、つなぎ目無く通信を続けることができるソフトウェア無線機を提供すること。【解決手段】  中央制御信号処理装置１０及びプログラマブル信号処理装置２０、無線通信ボード３０からソフトウェア無線機１を構成し、中央制御信号処理装置１０には複数のＣＰＵ１１・１２を、プログラマブル信号処理装置２０には複数のＦＰＧＡ群２１・２２をそれぞれ備える。それぞれ一方のＣＰＵ、ＦＰＧＡにより無線通信を行う一方で、他方で異なる無線通信システムとの接続を行い、高速かつ連続的に通信の切り替えを可能にする。【選択図】 図１
2006173664.tif 000002
【特許請求の範囲】
【請求項１】
中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボードから構成されるソフトウェア無線機であって、
該中央制御信号処理装置が、
複数のＣＰＵ（Central Processing Unit）と共に、各ＣＰＵに対応するシステムバスと、
該システムバスに接続されるメモリと、
該システムバスに接続される、ネットワークアダプタ部、音声用コーデック処理部、データ伝送バス部の少なくともいずれかと、
該プログラマブル信号処理装置と接続する接続インターフェース部と、
該複数のＣＰＵによって共有されるＤＰＲＡＭ(Dual Port RAM)と
を備えると共に、
該プログラマブル信号処理装置が、電子回路構成をプログラム可能なプログラマブル電子素子を用い、
カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備え、該電子素子群毎に、
無線通信を司る無線通信ボードとの制御信号を通信するＲＦインターフェース部と、
該無線通信ボードからの信号をディジタル変換してプログラマブル電子素子に入力するＡＤ変換処理部又は無線通信ボードへの信号をアナログ変換して出力するＤＡ変換処理部の少なくともいずれかと、
各プログラマブル電子素子を外部からプログラムするためのプログラムインターフェース部と、
外部からクロックを入力するクロック入力インターフェース部と、
該入力クロックを所定の倍数のクロックに分周して各電子素子群に入力するクロック分配部と、
ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る該中央制御信号処理装置との接続インターフェース部と
を備え、
該中央制御信号処理装置及び該プログラマブル信号処理装置の制御により無線通信ボードにおいて所定の通信方式の無線通信を行う
ことを特徴とするソフトウェア無線機。
【請求項２】
前記ソフトウェア無線機におけるプログラマブル信号処理装置において、
前記ＲＦインターフェース部が、ディジタル出力及び、アナログ入力、アナログ出力を行う
請求項１に記載のソフトウェア無線機。
【請求項３】
前記ソフトウェア無線機におけるプログラマブル信号処理装置において、
１基の電子素子群について２個のプログラマブル電子素子を備える構成において、
第１のプログラマブル電子素子が所定の通信方式におけるコーデックに係る処理を行う一方、
第２のプログラマブル電子素子が所定の通信方式における変復調に係る処理を行うように、
それぞれプログラム動作する
ことを特徴とする請求項１又は２に記載のソフトウェア無線機。
【請求項４】
カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備え、該電子素子群毎に、
無線通信を司る無線通信ボードとの制御信号を通信するＲＦインターフェース部と、
該無線通信ボードからの信号をディジタル変換してプログラマブル電子素子に入力するＡＤ変換処理部又は無線通信ボードへの信号をアナログ変換して出力するＤＡ変換処理部の少なくともいずれかと、
各プログラマブル電子素子を外部からプログラムするためのプログラムインターフェース部と、
外部からクロックを入力するクロック入力インターフェース部と、
該入力クロックを所定の倍数のクロックに分周して各電子素子群に入力するクロック分配部と、
ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る外部コンピュータもしくは中央制御信号処理装置との接続インターフェース部と
を備えて、同モデルにおける少なくとも物理層に係る処理動作を行うことを特徴とするプログラマブル信号処理装置。
【請求項５】
前記ＲＦインターフェース部が、ディジタル出力及び、アナログ入力、アナログ出力を行う
請求項４に記載のプログラマブル信号処理装置。
【請求項６】
前記プログラマブル信号処理装置において、１基の電子素子群について２個のプログラマブル電子素子を備える構成において、
第１のプログラマブル電子素子が所定の通信方式におけるコーデックに係る処理を行う一方、
第２のプログラマブル電子素子が所定の通信方式における変復調に係る処理を行うように、
それぞれプログラム動作する
ことを特徴とする請求項４又は５に記載のプログラマブル信号処理装置。
【請求項７】
複数のＣＰＵ（Central Processing Unit）を具備した中央制御信号処理装置であって、
複数のＣＰＵと共に、各ＣＰＵに対応するシステムバスと、
該システムバスに接続されるメモリと、
該システムバスに接続される、ネットワークアダプタ部、音声用コーデック処理部、データ伝送バス部の少なくともいずれかと、
カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備えたプログラマブル信号処理装置と接続する接続インターフェース部と、
該複数のＣＰＵによって共有されるＤＰＲＡＭ(Dual Port RAM)と
を備えたことを特徴とする中央制御信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はソフトウェア無線機及び、プログラマブル信号処理装置、中央制御信号処理装置に関し、より詳しくは複数の通信方式に対応するソフトウェア無線機の構成に係るものである。
【背景技術】
【０００２】
近年、携帯電話やＰＨＳ等のセルラー移動通信手段が広く普及し、どこでも音声通信やインターネットアクセスが可能になってきた。また、セルラー移動通信以外の無線アクセスシステムとしては、2.4GHz、5GHzおよび25GHz帯を用いた無線ＬＡＮ系無線アクセスシステムや、通信速度が100Mbps以上である22GHz、26GHz、38GHz帯を用いたＦＷＡ(Fixed  Wireless Access)に代表される固定系無線アクセスシステムがあり、その普及も進んでいる。
【０００３】
このように、ユーザは今後たくさんの無線アクセスシステムを利用できるようになる。しかし、これらの無線アクセスシステムをすべて利用できる端末をユー ザが持ち歩くことは現在の技術では困難である。
また、相異なる無線アクセスシステム間での通信や、および複数の無線通信システムを利用しての通信を行う技術は一般的に提供されていない。
【０００４】
加えてこれらの無線アクセスシステムは、複数のIEEE802系の無線ＬＡＮやBluetooth等が混在している2.4GHz帯のように、同じ無線周波数帯を用いることも予定されている。すなわち、干渉が多数存在する中で一定の品質で通信を行う必要性がある。
このような複数の通信システムが混在する環境で所要の品質を満たしつつ通信を行うためには、端末を持つユーザの観点からすると、ユーザのいる位置や、その位置における周波数の混み具合(干渉の度合い、受信信号強度)、ユーザが端末に対して思っている条件 (例えば料金を安くしたいとか省電力にしたいといったもの)にあわせてユーザが必要としている情報量をユーザが希望している時間内に一番よい通信回線を有線無線問わずに選択し、情報を通信の相手方に伝えることが必要である。
【０００５】
また、基地局の観点からすると、自局がカバーしているエリア内に存在する同一周波数を用いた他の基地局の状態を認識（認知）して、ユーザに対して最高の通信品質を与えることができる通信システムを選択する必要がある。
このように「複数の通信システムが混在した中で各無線機が自身のおかれている環境を自らが認知し、その認知結果に応じて必要な通信システムを選択する」機構を無線機内に構築し、それを用いて複数システム間をつなぎ目なく通信を行うシステムが新世代モバイル通信として考えられている。
【０００６】
また、新世代モバイル通信を実現するために不可欠な技術として着目されているものがソフトウェア無線技術である。
ソフトウェア無線技術は、非特許文献１に開示されるように通信機器内で生じたバグ、アップグレード等に迅速に対応する技術として提案されている。
また、本件発明者らによって非特許文献２及び３に開示されるように、車等の環境の中で省スペースに複数の無線機の機能を実現するための手段としてもその有効性が示されてきた。
【０００７】
【非特許文献１】J. Mitra, IEEE Communications Magazine, vol.33, no. 5,  pp.26-38, 1995年
【非特許文献２】原田他,信学技報, SR99-12, pp. 81-88, 1999年
【非特許文献３】H. Harada et.al., IEICE Trans. Commun., Vol. E85-B, No.  12, pp. 2703-2715, 2002年
【０００８】
また、ソフトウェア無線技術に関する特許文献としては、本件出願人が提案した特許文献４がある。
特許文献４の技術では、制御部が、信号処理部にセットされているソフトウェア情報の機能及び情報記憶部に記憶されている複数のソフトウェア情報それぞれの機能を管理する。一方、信号処理部は、サービス機能を実行している状態で、他のサービス機能の要求に応じて、他のサービス機能に対応するソフトウェア情報を情報記憶部から読み出して信号処理部にセットし、信号処理部に複数のサービス機能を並行して実行させるように構成している。
本技術は、利用可能な複数のサービス機能を同時に利用することができるようにするものであり、ユーザの利便性を高めた技術である。
【０００９】
本技術は、例えばＥＴＣ（Ｅｌｅｃｔｒｉｃ Ｔｏｌｌ Ｃｏｌｌｅｃｔｉｏｎ）、ＦＭラジオ、ＡＭラジオ、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）のいずれか１つの機能を切り替えて実行するというように、用途の異なる通信システムを切り替えることを想定している。従って、インターネットアクセスのように１つのアクセスの途中で別の通信システムに切り替える場合には、本技術では切り替えに時間がかかる問題がある。
上述したように各種の無線アクセスシステム間でつなぎ目のない通信を行う際に、そのまま適用することができない。
【００１０】
【特許文献４】特開2004-153662号公報
【００１１】
また、本件出願人らによる特許文献５の技術も提案されている。本技術では１つの制御部と、複数のディジタル信号処理部、複数の送信部を備えている。制御部は、情報記録媒体より読み出したパラメータまたはプログラムのいずれか一方または双方により複数のディジタル信号処理部を制御する。
複数のディジタル信号処理部は、それぞれ、ディジタル信号を受け付けて、これを処理してディジタル信号を出力する。
複数の送信部は、それぞれ、複数のディジタル信号処理部のいずれかに対応付けられ、当該対応付けられたディジタル信号処理部が出力するディジタル信号をアナログ信号に変換して送信する。
これにより同時に複数のサービスを提供するものである。
【００１２】
しかし、本技術では、マルチモード・マルチサービスには対応できるが、前述したように同一周波数帯による干渉などが生じる上、多くのサービスを同時に使い通信コストや占有帯域が多いことなど、上記の要求を十分に満たすことはできない。
【００１３】
【特許文献５】特許第3525181号
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記従来技術の有する問題点に鑑みて創出されたものであり、複数の通信システム間の接続を切り替える際にも、つなぎ目無く通信を続けることができるソフトウェア無線機を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、上記の課題を解決するために、次のようなソフトウェア無線機の構成を提供する。
すなわち、請求項１に記載の発明は、中央制御信号処理装置及びプログラマブル信号処理装置、無線通信ボードから構成されるソフトウェア無線機を提供する。
そして、中央制御信号処理装置が、複数のＣＰＵ（Central Processing Unit）と共に、各ＣＰＵに対応するシステムバスと、該システムバスに接続されるメモリを有する。さらに、システムバスにはネットワークアダプタ部、音声用コーデック処理部、データ伝送バス部の少なくともいずれかと、プログラマブル信号処理装置と接続する接続インターフェース部、該複数のＣＰＵによって共有されるＤＰＲＡＭ(Dual Port RAM)とを備えている。
【００１６】
また、プログラマブル信号処理装置には、電子回路構成をプログラム可能なプログラマブル電子素子を用いる。ここで、プログラマブル電子素子としては、ＦＰＧＡ（Field Programmable Gate Array）、ＤＳＰ（Digital Signal Processor）などが用いられる。
【００１７】
本プログラマブル信号処理装置には、カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備える。
そして、電子素子群毎に、無線通信を司る無線通信ボードとの制御信号を通信するＲＦインターフェース部と、該無線通信ボードからの信号をディジタル変換してプログラマブル電子素子に入力するＡＤ変換処理部又は無線通信ボードへの信号をアナログ変換して出力するＤＡ変換処理部の少なくともいずれかと、各プログラマブル電子素子を外部からプログラムするためのプログラムインターフェース部と、外部からクロックを入力するクロック入力インターフェース部と、該入力クロックを所定の倍数のクロックに分周して各電子素子群に入力するクロック分配部と、ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る該中央制御信号処理装置との接続インターフェース部とを備える。
【００１８】
本ソフトウェア無線機は、上記の中央制御信号処理装置とプログラマブル信号処理装置との制御により無線通信ボードにおいて所定の通信方式の無線通信を行うことを特徴とするものである。
【００１９】
また、請求項２に記載の発明は、上記ソフトウェア無線機におけるプログラマブル信号処理装置において、ＲＦインターフェース部が、ディジタル出力及び、アナログ入力、アナログ出力を行うことを特徴とするものである。
【００２０】
請求項３に記載の発明は、ソフトウェア無線機におけるプログラマブル信号処理装置において、１基の電子素子群について２個のプログラマブル電子素子を備える構成において、第１のプログラマブル電子素子が所定の通信方式におけるコーデックに係る処理を行う一方、第２のプログラマブル電子素子が所定の通信方式における変復調に係る処理を行うように、それぞれプログラム動作することを特徴とするものである。
【００２１】
本発明は、上記のプログラマブル信号処理装置だけを単体で提供することもできる。この場合、中央制御信号処理装置に代えて公知のコンピュータ、ＣＰＵ等を用いることもできる。
すなわち、請求項４に記載の発明は、カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備えたものである。
【００２２】
そして、該電子素子群毎に、無線通信を司る無線通信ボードとの制御信号を通信するＲＦインターフェース部と、該無線通信ボードからの信号をディジタル変換してプログラマブル電子素子に入力するＡＤ変換処理部又は無線通信ボードへの信号をアナログ変換して出力するＤＡ変換処理部の少なくともいずれかと、各プログラマブル電子素子を外部からプログラムするためのプログラムインターフェース部と、外部からクロックを入力するクロック入力インターフェース部と、該入力クロックを所定の倍数のクロックに分周して各電子素子群に入力するクロック分配部と、ＯＳＩ階層モデルにおける少なくともデータリンク層及びネットワーク層の信号処理を司る外部コンピュータとの接続インターフェース部とを備えて、同モデルにおける物理層もしくは物理層と物理層よりもＯＳＩ階層モデルの上の層のうち高速で信号処理を必要とする部分に係る処理動作を行うことを特徴とする。
【００２３】
請求項５に記載の発明は、上記プログラマブル信号処理装置において、ＲＦインターフェース部が、ディジタル出力及び、アナログ入力、アナログ出力を行う構成でもよい。
【００２４】
請求項６に記載の発明は、上記プログラマブル信号処理装置において、１基の電子素子群について２個のプログラマブル電子素子を備える構成において、第１のプログラマブル電子素子が所定の通信方式におけるコーデックに係る処理を行う一方、第２のプログラマブル電子素子が所定の通信方式における変復調に係る処理を行うように、それぞれプログラム動作することを特徴とする。
【００２５】
また、本発明は、請求項７に記載のように中央制御信号処理装置のみを提供することもできる。
すなわち、複数のＣＰＵ（Central Processing Unit）を具備した中央制御信号処理装置であって、複数のＣＰＵと共に、各ＣＰＵに対応するシステムバスと、該システムバスに接続されるメモリと、該システムバスに接続される、ネットワークアダプタ部、音声用コーデック処理部、データ伝送バス部の少なくともいずれかと、カテゴリ化された複数のプログラマブル電子素子で構成される電子素子群を２基以上備えたプログラマブル信号処理装置と接続する接続インターフェース部と、該複数のＣＰＵによって共有されるＤＰＲＡＭ(Dual Port RAM)とを備えたことを特徴とする。
【発明の効果】
【００２６】
本発明は、上記構成を備えることにより、１個の端末装置でプログラムを書き換えるだけで複数の通信システムに対応することができる。そして、２基以上の信号処理手段を有しているため、つなぎ目の無い連続した通信が可能となる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態を、図面に示す実施例を基に説明する。なお、実施形態は下記に限定されるものではない。
図１に示すように、本発明によるソフトウェア無線機（１）は、中央制御信号処理装置であるＣＰＵボード（１０）と、プログラマブル信号処理装置であるＦＰＧＡボード（２０）と、無線通信ボード（３０）から構成される。
【００２８】
本発明の装置で用いる通信プロトコルは任意であるが、例えば無線通信ボード（３０）で受信した信号をＦＰＧＡボード（２０）でデコード等の信号処理し、ＣＰＵボード（１０）でTCP/IPパケットに変換して、接続したパーソナルコンピュータから動静止画像や音声の形で出力することができる。
また無線送信時には、撮影した動静止画像や音声信号をＣＰＵボード（１０）でTCP/IPパケットの形にしてＦＰＧＡボード（２０）に入力するように作用する。
【００２９】
ＣＰＵボード（１０）には、メインＣＰＵ（１１）及びサブＣＰＵ（１２）の２個のＣＰＵを有し、それぞれに対応するシステムバス（１３）（１４）を備えている。
ＣＰＵボード（１０）とＦＰＧＡボード（２０）とはコネクタ（１５）（１６）により接続されている。本発明は各ボードを別個に提供し、コネクタ（１５）（１６）で簡便に接続することができる。
【００３０】
ＦＰＧＡボード（２０）には、電子回路構成をプログラム可能なプログラマブル電子素子であるＦＰＧＡが用いられる。本発明の特徴として、２基にカテゴリ化されたＦＰＧＡ群（便宜上、左右のチャネルと呼ぶ。）（２１）（２２）が形成され、各チャネルには各々２個ずつＦＰＧＡ（２３）（２４）が配置される。
【００３１】
そして、上記ＣＰＵボード（１０）のメインＣＰＵ（１１）及びサブＣＰＵ（１２）が、左右チャネルのＦＰＧＡ群のいずれかを制御可能に構成している。両者の作用は、メインＣＰＵ（１１）が一方のチャネルのＦＰＧＡ群を用いて無線通信を行っている間に、サブＣＰＵ（１２）が切り替え先の通信方式に他方のチャネルのＦＰＧＡ群を設定して通信可能な状態で待機する。
【００３２】
ユーザからの切り替え指示や、所定の切り替え契機で待機している通信方式へ切り替える際には、信号処理がメインＣＰＵ（１１）からサブＣＰＵ（１２）に切り替えられる。この切り替えはすでに通信が確立した状態で、単に回路上の信号経路を切り替えるだけであるから、途切れることなく瞬時に通信システムが切り替えられる。
【００３３】
本発明は、このように複数のＣＰＵを備えたＣＰＵボードと、複数のＦＰＧＡを備えたＦＰＧＡボードを用いることを特徴としたソフトウェア無線機である。
さらに、各構成要素について以下に詳述する。
【００３４】
図２には、ＦＰＧＡボード（２０）の詳細な構成を示す。
各チャネルのＦＰＧＡ群には、無線通信ボード（３０）を制御するシリアルインターフェース（４０）、外部接続用ディジタルインターフェース（４１）、無線通信ボードで送受信した信号を入出力するための複数のＡＤ・ＤＡ変換器（４２）、ＦＰＧＡに電子回路構成をプログラムするためのインターフェース（４３）等を備える。
【００３５】
シリアルインターフェース（４０）には、ディジタル出力及び、アナログ入力、アナログ出力に係るＡＤ・ＤＡ変換器と、バッファが含まれる。
【００３６】
また、本発明の特徴として、無線通信ボード（３０）から動作クロックを入力する。図１のように１系統の入力クロックを所定の倍数のクロックに分周してそれぞれのFPGA群に分配して入力する。図２は分配後のクロック入力インターフェース（４４）である。
このように１つの入力クロックを分周して用いることにより、FPGA群に複数種類の周波数を持つクロックを供給するのみならず、２つのチャネルが完全に同期した状態で作動させることもできる。
【００３７】
ＦＰＧＡボードでは、主にＯＳＩ参照モデルにおける第１層（物理層）の処理及び第２層以上の処理のうち高速処理を必要とする処理を全て行う。すなわち、データを通信回線に送出するための電気的な変換や機械的処理やユーザー間での通信調整を行う場合の高速処理である。
図に示すように２基のＦＰＧＡ群で１つのシステムを構成しており、本ＦＰＧＡボードには４基のFPGAがのっているため、少なくとも２つの通信システムを同時に動作可能である。
【００３８】
なお、本発明のＣＰＵ数、ＦＰＧＡ群数は、複数で任意に構成することができる。すなわち、多数の通信システムから高速で最適なシステムを選択する場合には、１個のアクティブなシステムと共に、待機する２個以上のシステムを稼働させてもよく、その場合ＣＰＵ、ＦＰＧＡ群は３基以上の構成を用いてもよい。
【００３９】
本実施例で用いたＦＰＧＡボードの仕様は、ＡＤ変換器は２チャンネルで変換レートが１７０Ｍｓｐｓ、１２ビットであり、ＤＡ変換器は２チャンネルで変換レートが５００Ｍｓｐｓ、１２ビットである。
ＦＰＧＡには、ザイリンクス（Xilinx）（登録商標）のXC2V4000、XC2V6000,XC2V8000（いずれも製品名）を用いている。
【００４０】
図３には、ＣＰＵボード（１０）の詳細な構成を示す。
各ＣＰＵ（１１）（１２）には、ＲＳ２３２Ｃインターフェース（５０）が接続される。
また、システムバス（１３）（１４）には、メモリとしてＳＤＲＡＭ（５１）、フラッシュＲＯＭ（５２）が接続され、フラッシュＲＯＭ（５２）には信号処理にかかるソフトウェアが記憶される。
【００４１】
システムバスには、イーサネット（登録商標）等のネットワークアダプタ（５３）や、音声コーデック処理回路（５４）、ＵＳＢ等のデータ伝送バス（５５）が接続される。これらはシステムの要求に応じて、いずれか１つを設けてもよいし、複数備えてもよい。またその他のインターフェースを含んでもよい。
また、システムバスには上記ＦＰＧＡボードとは別に、ＦＰＧＡ（５６）をそれぞれ配設している。
【００４２】
そして、外部からＣＰＵの処理を規定するプログラムはインターフェース（５７）もしくは（５８）を用いて、フラッシュＲＯＭ（５２）に書き込まれる。その後、該フラッシュＲＯＭからＣＰＵ（１１）（１２）で必要となるプログラムをそれぞれＣＰＵ（１１）に必要なものはＳＤＲＡＭ（５１）、ＣＰＵ（１２）で必要なものはＳＤＲＡＭ（５２）に展開し、プログラムを駆動させる。また、ＤＰＲＡＭはＣＰＵ（１１）（１２）間で共有される情報をやりとりするために用いる。
また、各種通信システムを実現するプログラムは、フラッシュＲＯＭ（５２）及びＦＰＧＡ（５６）に書き込まれ、後述する信号処理を行う。
【００４３】
なお、本実施例のＣＰＵボードは、携帯端末でも使用可能になるよう240MHzで動作する430MIPSのμ-ITRONで動作するＣＰＵ２個から構成されている。
本実施例では、そして以上のプラットフォーム上でW-CDMA及びIEEE802.11a無線ＬＡＮのＩＰ層以下の機能をソフト化した。これらのソフトはユーザの希望、 伝搬路情報等にあわせ自由に変更可能である。
【００４４】
次に、ＦＰＧＡボード及びＣＰＵボードに上記の異なる通信システムを導入する例を説述する。
まず、W-CDMA用ソフトウェアは、ＦＰＧＡボードに物理層がインストールされる。さらに、ＦＰＧＡ１（２３）には、コーデック処理部が、ＦＰＧＡ２（２４）には変復調処理部がそれぞれインストールされる。
【００４５】
このときの電子回路構成を図４及び図５に示す。図４はＦＰＧＡ１（２３）で構成する電子回路であり、図中の各ブロック名が示す機能は、次の表１の通りである。なお、表１には該機能に必要なスライス数を示している。
【００４６】
【表１】
2006173664.tif 000003
【００４７】
図５はＦＰＧＡ２（２４）で構成する電子回路であり、図中の各ブロック名が示す機能は、次の表２の通りである。なお、表２には該機能に必要なスライス数を示している。
【００４８】
【表２】
2006173664.tif 000004
【００４９】
表から分かるように、物理層の容量として、ターボ復号器の容量が大きいがこれはこのソフトがHSDPA対応であるためである。以上の結果からＦＰＧＡ１（２３）は８００万ゲートクラスのＦＰＧＡが、ＦＰＧＡ２（２４）には６００万ゲートクラスのＦＰＧＡが必要になることがわかる。
【００５０】
一方、ＣＰＵボードにはデータリンク層（第２層）、ネットワーク層（第３層）に係る信号処理のプログラムがインストールされる。これによって、例えばＩＰプロトコルによる入出力が可能になる。
ＩＰプロトコルに変換された後は、本装置に設けられるイーサネット（登録商標）アダプタによりパーソナルコンピュータ等と接続し、ＩＰ通信を行うことができる
なお、本装置のＣＰＵボードには第２層及び第３層の処理を少なくとも行うことを要件としており、それ以上のレイヤの処理を行う処理回路を付設してもよい。
【００５１】
本発明は、異なる通信システム間の切り替えが可能であり、例えば上記W-CDMAを左チャネルのＦＰＧＡ群にインストールした状態で、右チャネルのＦＰＧＡ群にIEEE802.11a 無線ＬＡＮシステムをインストールすることができる。
【００５２】
具体的には、W-CDMAのときと同様にＦＰＧＡに物理層(ＦＰＧＡ１ にコーデック、ＦＰＧＡ２に変復調器)、ＣＰＵにデータリンク層、ネットワーク層がインストールされる。なお、IEEE802.11aではコーデック処理を要さないため、実際にはＦＰＧＡ１にはＣＰＵボードとのインターフェースのみになる。
IEEE802.11a用のＦＰＧＡ１およびＦＰＧＡ２に入るソフトウェアの構成を図６に、そして各ブロック名の内容及び使用するＦＰＧＡスライス数を表３に示す。
【００５３】
【表３】
2006173664.tif 000005
【００５４】
表３より、ＦＰＧＡ２は20000スライスすなわち600万ゲートクラスのＦＰＧＡが必要になるが、ＦＰＧＡ１はＣＰＵインターフェースのみなので700スライスである。
すなわち本来600万ゲートクラスのＦＰＧＡ１つで構築可能であることがわかる。また、W-CDMA、IEEE802.11a 共通して、直交変復調はディジタル信号処理で行っている。
【００５５】
そして、ＦＰＧＡボード（２０）と接続する無線通信ボード（３０）としては、例えば５ＧＨｚ帯用のボード及び２ＧＨｚ帯用のボードを備えておく。該無線通信ボードには予め対応する周波数帯域等の情報を保持させておき、上記シリアルインターフェース（４０）を通して、接続した無線通信ボード（３０）の種類を通知する。また該インターフェース（４０）を通しては、受信信号レベルやビット誤り率等の受信状況に関する情報も通知することができる。
【００５６】
無線通信ボードには、無線周波数信号と、中間周波数信号又はベースバンド信号とを周波数変換する周波数変換回路を備えている。周波数変換回路では、周波数シンセサイザから出力された局部発振信号とミキシングされて周波数変換を行う。本技術は周知である。もちろん、無線通信ボードには図示しないアンテナが付設される。
周波数シンセサイザから発生される局部発振信号の周波数はＦＰＧＡボードからの制御信号によって指示される。
【００５７】
アナログ信号である中間周波数信号又はベースバンド信号は、送信時にはＦＰＧＡボードのＤＡ変換器（４２）により出力するものであり、受信時には無線通信ボードからＦＰＧＡボードのＡＤ変換器（４２）に送出されるものである。
ＦＰＧＡボード（２０）では、無線通信ボード（３０）に対して可能な無線通システムを対応付けし、ＣＰＵボード（１０）、ＦＰＧＡボード（２０）、無線通信ボード（３０）が連携して無線通信を行う。
【図面の簡単な説明】
【００５８】
【図１】本発明のソフトウェア無線機の全体構成図である。
【図２】本発明のプログラマブル信号処理装置の構成図である。
【図３】本発明の中央制御信号処理装置の構成図である。
【図４】W-CDMA通信時にFPGA1にプログラムする電子回路の構成図である。
【図５】W-CDMA通信時にFPGA2にプログラムする電子回路の構成図である。
【図６】IEEE802.11a通信時にFPGA群にプログラムする電子回路の構成図である。
【符号の説明】
【００５９】
１    ソフトウェア無線機
１０    ＣＰＵボード
１１    メインＣＰＵ
１２    サブＣＰＵ
１３    システムバス
１４    システムバス
１５    コネクタ
１６    コネクタ
２０    ＦＰＧＡボード
２１    左チャネルのＦＰＧＡ群
２２    右チャネルのＦＰＧＡ群
２３    ＦＰＧＡ
２４    ＦＰＧＡ
３０    無線通信ボード
【図１】
2006173664.tif 000006
【図２】
2006173664.tif 000007
【図３】
2006173664.tif 000008
【図４】
2006173664.tif 000009
【図５】
2006173664.tif 000010
【図６】
2006173664.tif 000011