(57)【要約】【課題】制御信号に応じた制御電圧が印加され、制御電圧に応じて容量が変化する可変容量素子と、可変容量素子の容量に応じた発振周波数で発振を行う発振手段とを有する電圧制御発振回路及びそれを搭載した半導体装置に関し、簡単な構成で、制御信号に対して発振周波数をリニアに応答させることができる電圧制御発振回路及びそれを搭載した半導体装置を提供することを目的とする。【解決手段】本発明は、制御信号（Ｖcnt）に応じた制御電圧（Ｖｃ）が印加され、制御電圧（Ｖｃ）に応じて容量が変化する可変容量素子（Ｄ１、Ｄ２）と、可変容量素子（Ｄ１、Ｄ２）の容量に応じた発振周波数で発振を行う発振手段（１２、２３、２４）とを有する電圧制御発振回路において、制御信号（Ｖcnt）に対して任意の特性で発振周波数が変化するように、制御電圧（Ｖｃ）を非線形増幅する非線形増幅手段（２２、Ｒ１、Ｒ12）を有することを特徴とする。【選択図】図１
2006025141.tif 000002
【特許請求の範囲】
【請求項１】
制御信号に応じた制御電圧が印加され、前記制御電圧に応じて容量が変化する可変容量素子と、前記可変容量素子の容量に応じた発振周波数で発振を行う発振手段とを有する電圧制御発振回路において、
前記制御信号に対して任意の特性で前記発振周波数が変化するように、前記制御電圧を非線形増幅する非線形増幅手段を有することを特徴とする電圧制御発振回路。
【請求項２】
前記非線形増幅手段は、前記制御信号を反転増幅して前記制御電圧を生成する反転増幅回路から構成され、
前記反転増幅回路は、前記制御信号を増幅する増幅回路と、
前記増幅回路の出力を入力側に帰還させる帰還抵抗とを有し、
前記帰還抵抗を印加電圧に応じて変化させることにより、前記制御信号に対して任意の特性で前記発振周波数が変化するように、前記制御電圧を非線形に増幅させることを特徴とする請求項１記載の電圧制御発振回路。
【請求項３】
前記帰還抵抗は、半導体基板上に形成された所定の導電領域内に設けられた拡散抵抗から構成され、
前記所定の導電領域に前記増幅回路の出力に応じた電圧が印加することにより、前記制御信号に対して任意の特性で前記発振周波数が変化するように、前記制御信号に対して非線形の特性を有する前記制御電圧を生成することを特徴とする請求項２記載の電圧制御発振回路。
【請求項４】
制御信号に応じた制御電圧が印加され、前記制御電圧に応じて容量が変化する可変容量素子と、前記可変容量素子の容量に応じた発振周波数で発振を行う発振手段とを有する電圧制御発振回路が半導体基板に搭載された半導体装置において、
前記制御信号に対して任意の特性で前記発振周波数が変化するように、前記制御電圧を非線形増幅する非線形増幅手段を有することを特徴とする半導体装置。
【請求項５】
前記非線形増幅手段は、前記制御信号を反転増幅して前記制御電圧を生成する反転増幅回路から構成され、
前記反転増幅回路は、前記制御信号を増幅する増幅回路と、
前記増幅回路の出力を入力側に帰還させる帰還抵抗とを有し、
前記帰還抵抗を印加電圧に応じて変化させることにより、前記制御信号に対して任意の特性で前記発振周波数が変化するように、前記制御電圧を非線形に増幅させることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記帰還抵抗は、前記半導体基板上に形成された所定の導電領域内に設けられた拡散抵抗から構成され、
前記所定の導電領域に前記増幅回路の出力に応じた電圧が印加することにより、前記制御信号に対して任意の特性で前記発振周波数が変化するように、前記制御信号に対して非線形の特性を有する前記制御電圧を生成することを特徴とする請求項５記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振回路及びそれを搭載した半導体装置に係り、制御信号に応じた制御電圧が印加され、制御電圧に応じて容量が変化する可変容量素子と、可変容量素子の容量に応じた発振周波数で発振を行う発振手段とを有する電圧制御発振回路及びそれを搭載した半導体装置に関する。
【背景技術】
【０００２】
図５は従来の電圧制御発振回路の一例のブロック構成図を示す。
【０００３】
電圧制御発振回路１は、発振制御用ＩＣ（integrated circuit）１１及び振動子１２から構成される。
【０００４】
発振制御用ＩＣ１１は、入力回路２１、差動増幅回路２２、発振回路２３、出力バッファアンプ２４、抵抗Ｒ１〜Ｒ４、可変容量ダイオードＤ１、Ｄ２、基準電圧源３１〜３４から構成されており、端子Ｔcnt、Ｔ１、Ｔ２、Ｔoutを有する。
【０００５】
端子Ｔcntには、外部から制御信号Ｖcntが供給される。端子Ｔ１と端子Ｔ２との間には、振動子１２が接続される。端子Ｔoutは、出力端子であり、発振信号が出力される。端子Ｔcntに供給された制御信号Ｖcntは、入力回路２１に供給される。入力回路２１は、反転増幅回路などから構成されており、制御信号Ｖcntに反比例した制御電圧Ｖｃを生成する。
【０００６】
入力回路２１で生成された制御電圧Ｖｃは、入力抵抗Ｒ１を介して差動増幅回路２２の反転入力端子に供給される。差動増幅回路２２の出力と反転入力端子との間には帰還抵抗Ｒ２が接続されており、入力抵抗Ｒ１、帰還抵抗Ｒ２とともに、反転増幅回路を構成している。
【０００７】
差動増幅回路２２の出力は、抵抗Ｒ３を介して可変容量ダイオードＤ１のカソードに供給されるとともに、抵抗Ｒ４を介して可変容量ダイオードＤ２のカソードに供給される。
【０００８】
可変容量ダイオードＤ１はアノードが接地され、カソードが端子Ｔ１及び発振回路２３に接続されている。また、可変容量ダイオードＤ２はアノードが接地され、カソードが端子Ｔ２及び発振回路２３に接続されている。
【０００９】
発振回路２３には、可変容量ダイオードＤ１、Ｄ２及び端子Ｔ１、Ｔ２を介して振動子１２が接続されている。発振回路２３は、可変容量ダイオードＤ１、Ｄ２及び振動子１２とともに共振動作を行い、発振を行う。このとき、可変容量ダイオードＤ１、Ｄ２の容量が差動増幅回路２２の出力電圧Ｖｄによって変化することにより、可変容量ダイオードＤ１、Ｄ２及び振動子１２並びに発振回路２３の共振周波数が変化することにより、発振回路２３の出力発振周波数が変化する。
【００１０】
発振回路２３で発生した発振出力は、出力バッファアンプ２４に供給される。出力バッファアンプ２４は、反転アンプなどから構成されており、発振回路２３からの発振出力を反転増幅して出力端子Ｔoutから出力する。
【００１１】
このとき、入力抵抗Ｒ１、帰還抵抗Ｒ２、抵抗Ｒ３、Ｒ４は、製造の容易さなどから拡散抵抗から構成されている。
【００１２】
図６は帰還抵抗Ｒ２の断面図を示す。
【００１３】
帰還抵抗Ｒ２は、ｐ型半導体基板４１上に高濃度ｎ型埋込層４２を介して形成されたｎ型エピタキシャル層４４上に形成されている。エピタキシャル層４４は、高濃度ｐ型分離層４３によりその周囲が囲まれ、周囲の素子から分離された構成とされている。
【００１４】
エピタキシャル層４４上には、抵抗部分を構成するｐ型拡散層４５及びエピタキシャル層４４に電位を与えるための高濃度ｎ型拡散層４６とが形成されている。ｐ型拡散層４５の一端部ａは高電位側端子Ｔａに接続され、ｐ型拡散層４５の他端部ｂは低電位側端子Ｔｂに接続されている。
【００１５】
高濃度ｎ型拡散層４６には、基準電圧源３２から基準電圧が印加されている。基準電圧源３２で発生される基準電圧は、固定であり、エピタキシャル層４４とｐ型拡散層４５との接合面が逆バイアスとなる電圧に設定されている。
【００１６】
図７は帰還抵抗Ｒ２の印加電圧に対する抵抗値の特性を示す図である。
【００１７】
図６に示すようにエピタキシャル層４４に固定の基準電圧を印加することによりエピタキシャル層４４とｐ型拡散層４５との接合面が逆バイアスとなるようにした拡散抵抗Ｒ２では、ｐ型拡散層４５の両端部ａ、ｂの印加電圧Ｖｒが大きくなるにしたがって接合面のｐ型拡散層４５側の電位が大きくなることによって、逆バイアス電圧が小さくなり、拡散抵抗Ｒ２の実行幅が広くなり、抵抗値ｒ２が小さくなる傾向を示す。よって、図７に示すように印加電圧Ｖｒに応じて抵抗値ｒ２が小さくなる特性を示す。
【００１８】
なお、入力抵抗Ｒ１、抵抗Ｒ３、Ｒ４も帰還抵抗Ｒ２と同様な構成とされており、図７示す印加電圧に対する抵抗値の特性と同様な特性を示す。
【００１９】
図８は電圧制御発振回路１の動作説明図を示す。図８（Ａ）は制御信号Ｖcntに対する入力回路２１の制御電圧Ｖcの特性、図８（Ｂ）は制御電圧Ｖcに対する差動増幅回路２２の出力電圧Ｖｄの特性、図８（Ｃ）は制御信号Ｖcntに対する発振回路２３の出力の周波数変動Δｆの特性を示す。
【００２０】
制御電圧Ｖｃは、図８（Ａ）に示すように制御信号Ｖcntに反比例した特性を示す。制御電圧Ｖｃは、入力抵抗Ｒ１、帰還抵抗Ｒ２、差動増幅回路２２から構成される反転増幅回路に供給される。このとき、帰還抵抗Ｒ２が図７に示すような特性を示すように帰還抵抗Ｒ２の電位差が大きくなるほど抵抗値が小さくなる特性を示しており、これによって、制御電圧Ｖｃが大きくなるにしたがって反転増幅回路の増幅率が大きくなるので、制御電圧Ｖｃに対する出力電圧Ｖｄの特性は図８（Ｂ）に示すようにリニアな特性に対して山形となる特性を示す。
【００２１】
出力電圧Ｖｄは、抵抗Ｒ３、Ｒ４を介して可変容量ダイオードＤ１、Ｄ２に供給される。可変容量ダイオードＤ１、Ｄ２は、一般に印加電圧の増加に対して容量の増加が頭打ちになる傾向を示す。
【００２２】
このため、制御信号Ｖcntの増加に応じて制御電圧Ｖｃが減少し、制御電圧Ｖｃの減少に応じて出力電圧Ｖｄが図８（Ｂ）に破線で示すようにリニアに増加した場合でも可変容量ダイオードＤ１、Ｄ２の容量が頭打ちになるため、制御信号Ｖcntに対する発振回路２３の出力の周波数変位Δｆは図８（Ｃ）に破線で示すように制御信号Ｖcntに対して頭打ちの傾向を示す。
【００２３】
ここで、図７に示すような帰還抵抗Ｒ２の印加電圧Ｖｒに対する抵抗値の特性によって、制御電圧Ｖｃの増加に応じて帰還抵抗Ｒ２の抵抗値が小さくなり、反転増幅回路の増幅率が増加し、図８（Ｂ）に実線で示すように制御電圧Ｖｃの増加に対して出力電圧Ｖｄの低下が大きくなる傾向を示す。これによって、図８（Ｃ）に実線で示すように制御信号Ｖcntに対する周波数変位Δｆの特性がさらに、頭打ちになる傾向を示す。
【００２４】
なお、上記のように可変容量ダイオードを用いて発振周波数を制御する電圧制御型発振回路については既に多数、提案されている（例えば、特許文献１参照）。
【００２５】
【特許文献１】特開２００２−４３８４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
しかるに、従来の電圧制御発振回路は、図８（Ｃ）に示すように制御信号Ｖcntの増加に対して発振周波数の変位Δｆが頭打ちの傾向を示し、制御信号Ｖcntに対してリニアに発振周波数をコントロールできなかった。
【００２７】
本発明は上記の点に鑑みてなされたもので、簡単な構成で、制御信号に対して発振周波数をリニアに応答させることができる電圧制御発振回路及びそれを搭載した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
本発明は、制御信号（Ｖcnt）に応じた制御電圧（Ｖc）が印加され、制御電圧（Ｖｃ）に応じて容量が変化する可変容量素子（Ｄ１、Ｄ２）と、可変容量素子（Ｄ１、Ｄ２）の容量に応じた発振周波数で発振を行う発振手段（１２、２３、２４）とを有する電圧制御発振回路において、制御信号（Ｖcnt）に応じて任意の特性で発振周波数が変化するように、制御電圧（Ｖc）を非線形増幅する非線形増幅手段（２２、Ｒ１、Ｒ12）を有することを特徴とする。
【００２９】
非線形増幅手段（２２、Ｒ１、Ｒ12）は、制御電圧（Ｖｃ）を反転増幅して出力電圧（Ｖｄ）を生成する反転増幅回路から構成され、反転増幅回路は、制御電圧（Ｖｃ）を増幅する増幅回路（２２）と、増幅回路（２２）の出力を入力側に帰還させる帰還抵抗（Ｒ12）とを有し、帰還抵抗（Ｒ12）を出力電圧（Ｖｄ）に応じて変化させることにより、制御電圧（Ｖｃ）に対して任意の特性で発振周波数が変化するように、制御電圧（Ｖｃ）を非線形に増幅させることを特徴とする。
【００３０】
帰還抵抗（Ｒ12）は、半導体基板（４１）上に形成された所定の導電領域（４４）内に設けられた拡散抵抗用導電領域（４５）から構成され、所定の導電領域（４４）に増幅回路（２２）の出力に応じた電圧を印加することにより、制御電圧（Ｖｃ）に対して任意の特性で発振周波数が変化するように、制御電圧（Ｖｃ）に対して非線形の特性を有する出力電圧（Ｖｄ）を生成することを特徴とする。
【００３１】
なお、上記参照符号はあくまでも参考であり、これによって特許請求の範囲が限定されるものではない。
【発明の効果】
【００３２】
本発明によれば、制御信号に応じた制御電圧が印加され、制御電圧に応じて容量が変化する可変容量素子と、可変容量素子の容量に応じた発振周波数で発振を行う発振手段とを有する電圧制御発振回路に、制御信号に対して任意な特性で発振周波数が変化するように、制御電圧を非線形増幅する非線形増幅手段を設けることにより、簡単な構成で、制御信号に対して発振周波数をリニアに応答させることが可能となる。
【発明を実施するための最良の形態】
【００３３】
［構成］
図１は本発明の一実施例のブロック構成図を示す。同図中、図５と同一構成部分には同一符号を付し、その説明は省略する。
【００３４】
本実施例の電圧制御発振回路１００は、電圧制御発振用ＩＣ１１１の構成が図５に示す電圧制御発振回路１とは相違する。また、本実施例の電圧制御発振用ＩＣ１１１は、拡散抵抗Ｒ12のエピタキシャル層４４のバイアスの方法が図５、図６に示す拡散抵抗Ｒ２とは相違する。
【００３５】
図２は帰還抵抗Ｒ12の断面図である。同図中、図６と同一構成部分には同一符号を付し、その説明は省略する。
【００３６】
帰還抵抗Ｒ12は、高濃度ｎ型拡散層４６がｐ型拡散層４５の高電位側端部ａの電位と同じ端子Ｔａに接続された構成とされている。
【００３７】
図３は帰還抵抗Ｒ12の印加電圧に対する抵抗値の特性を示す図である。
【００３８】
図２に示すようにエピタキシャル層４４に高濃度ｎ型拡散層４６を介してｐ型拡散層４５の高電位側端部ａの印加電圧と同じ電圧を印加することにより、エピタキシャル層４４とｐ型拡散層４５との接合面が逆バイアスとなり、また、高電位側端子Ｔａの電位が上昇し、ｐ型拡散層４５の両端部ａ、ｂの印加電圧Ｖｒが大きくなった場合でも、これに応じてエピタキシャル層４４の電位も上昇する。
【００３９】
このため、帰還抵抗Ｒ12では、ｐ型拡散層４５の両端部ａ、ｂの印加電圧Ｖｒが大きくなるにしたがって接合面のｐ型拡散層４５側の電位が大きくなることによって、逆バイアス電圧が大きくなり、帰還抵抗Ｒ12の実効幅が狭くなり、抵抗値ｒが大きくなる傾向を示す。よって、図３に示すように印加電圧Ｖｒに応じて抵抗値ｒが大きくなる特性を示す。
【００４０】
なお、このとき、入力抵抗Ｒ１、抵抗Ｒ３、Ｒ４は、帰還抵抗Ｒ２と同様に基準電圧によりエピタキシャル層４４がバイアスされる構成とされており、図７に示す特性と同様な特性を示す拡散抵抗から構成されている。
【００４１】
図４は電圧制御発振回路１００の動作説明図を示す。図４（Ａ）は制御信号Ｖcntに対する入力回路２１の制御電圧Ｖcの特性、図４（Ｂ）は制御電圧Ｖcに対する差動増幅回路２２の出力電圧Ｖｄの特性、図４（Ｃ）は制御信号Ｖcntに対する発振回路２３の出力の周波数変動Δｆの特性を示す。
【００４２】
制御電圧Ｖｃは、図４（Ａ）に示すように制御信号Ｖcntに反比例した特性を示す。制御電圧Ｖｃは、入力抵抗Ｒ１、帰還抵抗Ｒ12、差動増幅回路２２から構成される反転増幅回路に供給される。このとき、帰還抵抗Ｒ12が図３に示すような特性を示すように帰還抵抗Ｒ12の印加電圧Ｖｒが大きくなるほど抵抗値が大きくなる特性を示しており、これによって、制御電圧Ｖｃが大きくなるにしたがって反転増幅回路の増幅率が小さくなるので、制御電圧Ｖｃに対する出力電圧Ｖｄの特性は図４（Ｂ）に示すように谷形の特性となる。
【００４３】
電圧Ｖｄは、抵抗Ｒ３、Ｒ４を介して可変容量ダイオードＤ１、Ｄ２に供給される。可変容量ダイオードＤ１、Ｄ２は、一般に印加電圧の増加に対して容量の減少が頭打ちになる傾向を示す。
【００４４】
このため、図３に示すような帰還抵抗Ｒ12の印加電圧Ｖｒに対する抵抗値の特性によって、制御信号Ｖcntの増加に応じて制御電圧Ｖｃが減少したときに、制御電圧Ｖｃの減少に応じて出力電圧Ｖｄが図４（Ｂ）に実線で示すような谷形の特性を示す。これによって、図４（Ｃ）に実線で示すように制御信号Ｖcntに対する周波数の変化Δｆの特性がさらに、頭打ちになることを防止できる。これによって、制御信号Ｖcntに対して周波数の変化Δｆをリニアな特性にすることができる。
【００４５】
［効果］
本実施例によれば、制御電圧Ｖｃを反転増幅する反転増幅回路の帰還抵抗Ｒ12を他の抵抗Ｒ１、Ｒ３、Ｒ４と同じ拡散抵抗で構成し、帰還抵抗Ｒ12の高濃度ｎ型拡散層４６を高電位側端子Ｔａに接続し、エピタキシャル層４４の電位をｐ型拡散層４５の高電位側端部ａの電位と同電位とするだけの簡単な構成で、図４（Ｃ）に実線で示すような制御信号Ｖcntに対する周波数の変化Δｆの特性をリニアにできる。
【００４６】
［変形例］
なお、本実施例では、反転増幅回路の帰還抵抗Ｒ12のエピタキシャル層４４の電位をｐ型拡散層４５の高電位側端部ａの電位となるように高濃度ｎ型拡散層４６を高電位側端子Ｔａに接続することにより、帰還抵抗Ｒ12の印加電圧Ｖｒに対する抵抗値の特性を図３に示すような特性とし、図４（Ｃ）に実線で示すような制御信号Ｖcntに対する周波数の変化Δｆの特性をリニアにしたが、電圧Ｖｃに対する電圧Ｖｄの特性が図４（Ｂ）に実線で示すような特性とすることができれば、上記の構成に限定されるものではない。
【００４７】
また、本実施例では、一つの入力回路２１により発振周波数を制御する場合を想定しているが、複数の入力回路２１により発振周波数を制御する場合にも容易に対応できる。
【００４８】
この場合、入力回路２１及び入力抵抗Ｒ１を複数設け、複数の制御電圧Ｖｃを生成し、生成された複数の制御電圧Ｖｃを差動増幅回路２２の反転入力端子に供給する構成とすればよく、この場合においても複数の制御電圧Ｖｃで共通に設けられた反転増幅回路の帰還抵抗Ｒ12のエピタキシャル層４４の電位をｐ型拡散層４５の高電位側端部ａの電位となるように高濃度ｎ型拡散層４６を高電位側端子Ｔａに接続することにより、複数の制御電圧Ｖｃで発振周波数をリニアに制御できる。
【００４９】
また、本実施例では、制御電圧Ｖｃに対して発振周波数をリニアに制御したが、特性はリニアにする必要はなく、エピタキシャル層４４、ｐ型拡散層４５、高濃度ｎ型拡散層４６などの濃度やエピタキシャル層４４の印加電圧を調整することにより、任意の特性に設定することが可能である。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施例のブロック構成図である。
【図２】帰還抵抗Ｒ12の断面図である。
【図３】帰還抵抗Ｒ12の印加電圧に対する抵抗値の特性を示す図である。
【図４】電圧制御発振回路１００の動作説明図である。
【図５】従来の電圧制御発振回路の一例のブロック構成図である。
【図６】帰還抵抗Ｒ２の断面図である。
【図７】帰還抵抗Ｒ２の印加電圧に対する抵抗値の特性を示す図である。
【図８】電圧制御発振回路１の動作説明図である。
【符号の説明】
【００５１】
１００  電圧制御発振回路
１１１  電圧制御発振用ＩＣ
１２  振動子
２１  入力回路
２２  差動増幅回路
２３  発振回路
２４  出力バッファアンプ
３１〜３４  基準電圧源
Ｒ１、Ｒ12、Ｒ３、Ｒ４  拡散抵抗
Ｄ１、Ｄ２  可変容量ダイオード
【図１】
2006025141.tif 000003
【図２】
2006025141.tif 000004
【図３】
2006025141.tif 000005
【図４】
2006025141.tif 000006
【図５】
2006025141.tif 000007
【図６】
2006025141.tif 000008
【図７】
2006025141.tif 000009
【図８】
2006025141.tif 000010