(57)【要約】【課題】  受信した畳み込み符号化データの先頭を最尤復号化し、先頭データの情報を解析することでビタビ復号化器のトレースバック長を先頭データ以降可変にすることで、最適なトレースバック長を用いることで最尤復号化器の誤り率特性を向上することを目的とする。【解決手段】  畳み込み符号化されたデータを復号化する最尤復号化器であって、少なくとも、受信した畳み込み符号化データを復号するビタビ復号化手段と、ビタビ復号化手段のトレースバック長によってデータを分割する手段と、前記トレースバック長によってデータ列を結合する手段と、データの先頭情報を復号化してトレースバック長を制御する手段と、によって構成することを特徴とする最尤復号化器。【選択図】        図１
2006173903.tif 000002
【特許請求の範囲】
【請求項１】
畳み込み符号化されたデータを復号化する最尤復号化器であって、
少なくとも、受信した畳み込み符号化データを復号するビタビ復号化手段と、ビタビ復号化手段のトレースバック長によってデータを分割する手段と、前記トレースバック長によってデータ列を結合する手段と、データの先頭情報を復号化してトレースバック長を制御する手段と、によって構成することを特徴とする最尤復号化器。
【請求項２】
請求項１に記載の最尤復号化器において、受信符号化データを全て復号化する前に復号化した先頭情報を元にトレースバック長を変更する手段、を持つことを特徴とする最尤復号化器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを符号化／復号化する装置に関し、主に畳み込み符号化器によって誤り訂正符号化されたデータを復号化する最尤復号化器に関する。
【背景技術】
【０００２】
無線ＬＡＮ規格であるＩＥＥＥ８０２．１１ａにおいて送受信機の物理層（ＰＨＹ）において、符号化／復号化部においてはスクランブラ／デスクランブラ、畳み込み符号化器／最尤復号化器、及びインターリーバ／デインターリーバが使用されている。これらの回路ブロックを図５に示す。
【０００３】
送信機において、ＭＡＣ（Ｍｅｄｉｕｍ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）層からの入力データはスクランブラ１００において符号化されることによってデータ列はランダマイズされる。スクランブラの構成は図６に示す通りシフトレジスタ（１１０−１１６）と排他的論理和（１２１、１２２）素子から構成され、生成多項式はｘ７＋ｘ４＋１である。
【０００４】
排他的論理和１２２へ入力される排他的論理和１２１の出力データは２７−１＝１２７ビット長のデータ列であり、シフトレジスタ（１１０−１１６）の７ビットのシード（初期値）によってこのデータ列の開始位置は異なる。
【０００５】
スクランブラ１００へのシードはシードブロック２００によって与えられる。スクランブルされたデータ列は畳み込み符号化器３００によって誤り訂正符号に変換され、畳み込み符号化データは周波数軸領域の妨害低減のためインターリーバ４００でデータ列の変換が行われる。
【０００６】
畳み込み符号化器の構成図７に示す。
【０００７】
畳み込み符号化器３００はシフトレジスタ（３１１−３１６）と排他的論理和素子（３２１，３２２）によって構成され、生成多項式はオクタル表現を用いると（１３３，１７１）となる。受信機側においては、デインターリーバ５００においてインターリーブされたデータを元の配列に戻し、畳み込み符号化データを復号化するのに最尤復号化器６００が用いられ、デスクランブラ７００においてランダマイズされたデータ列は復元される。
【０００８】
最尤復号化器６００の詳細な回路ブロックを図８に示す。
【０００９】
デインターリーバ５００から入力されたデータは後述するトレースバック回路ブロック６２４の処理遅延を考慮してあるデータ長（トレースバック長）毎に分割され、この操作をデータ分割回路ブロック６１０にて行い、分割データはビタビ復号化器６２０に入力される。畳み込み符号データはビタビ復号化器６２０で復号化され、データ結合回路ブロック６３０復号化データを結合する。ＩＥＥＥ８０２．１１ａ規格の場合、後述するＰＳＤＵ（ＰＬＣＰ  Ｓｅｒｖｉｃｅ  Ｄａｔａ  Ｕｎｉｔ）フレームフォーマットの構成から、ＳＩＧＮＡＬデータ解析回路ブロック６４０において受信データを用いてＳＩＧＮＡＬ  ＦＩＥＬＤのＲＡＴＥ情報とＬＥＮＧＴＨ情報を解析する。
【００１０】
データ分割回路ブロック６１２の詳細な構成を図９に示す。入力符号化データはＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）６１２に保存され、その制御は書込み／読み出し制御回路ブロック６１１にて行う。制御回路ブロック６１１はトレースバック長選択信号によって書込み／読出しのタイミングを調整する。ＲＡＭ６１２から出力されたデータはシリアル／パラレル変換器６１３によってパラレルデータに変換される。
【００１１】
データ分割回路ブロック６１０によってデータが分割される様子を図１３に示す。
【００１２】
図１３−１は入力データ列である。図１３−２は、例えば１シンボルあたり７２ビット長のデータである場合を示す。トレースバック長が３６ビットである場合、図１３−３に示すように７２ビットのデータは二つに分割される。
【００１３】
図１０にビタビ復号化器の回路ブロックの詳細な図を示す。
【００１４】
ビタビ復号アルゴリズムは非特許文献１等に詳しい。図１０においては、ＡＣＳ（Ａｄｄ  Ｃｏｍｐａｒｅ  Ｓｅｌｅｃｔ）ユニット６２１では各ノードにおいてブランチメトリック計算を行い、得られたブランチメトリック値と一時点前のノードのパスメトリック値とを加算し、各状態におけるパスメトリック値を比較して小さいほうを選択し、選択されたパスがパスメモリ６２２に保存される。
【００１５】
パスメモリ長（この場合はトレースバック長）までノードが進んだ時点で、最尤決定器６２３でパスメトリックが最も小さい状態を最も確からしいものとして選択し、その状態からトレースバック長分パスメモリ６２２を遡り、得られたデータをデータ反転器６２５で時系列の反転を行うことでデータが復号化される。
【００１６】
トレースバック長で区切られた復号化データを結合するデータ結合回路ブロック６３０の詳細な回路ブロックを図１１に示す。入力データはＲＡＭ６３２に保存され、その制御は書込み／読み出し制御回路ブロック６３１にて行う。制御回路ブロック６３１はトレースバック長選択信号によって書込み／読出しのタイミングを調整する。
【００１７】
データ結合回路ブロック６３０によってデータが結合される様子を図１４に示す。
【００１８】
図１４−１は入力データ列である。図１４−２は、例えばトレースバック長が３６ビットで、データ長が７２ビットである場合を示す。図１４−２では分割データは３６ビット毎に区切られて１シンボル期間内に入力される。図１４−３に示すようにデータ結合器６３０は３６ビットのデータを二つ結合し、７２ビットデータに復元して出力する。
【００１９】
図１２にＳＩＧＮＡＬデータ解析回路ブロックを示す。
【００２０】
ＳＩＧＮＡＬフレームはパケットの先頭２４ビットであることから、書込み／読み込み制御ブロック６４１は入力データの先頭２４ビットをＲＡＭ６４２に書き込む。ＲＡＴＥ情報はその先頭の４ビットであり、ＬＥＮＧＴＨ情報は５−１６ビット目であることから、ＲＡＭ６４２からこれらが読み出された後、パリティチェックブロック６４３にて４ビット目のパリティビットを用いて誤り検出を行う。
【００２１】
デスクランブラ７００の構成はスクランブラ１と同じ構成をとることが出来る。最尤復号化器６００で復号されたデータを用いてデスクランブラ７００を初期化するシードを探索出来るので、この操作をシード探索ブロック８００で行う。シードの探索方法は、例えば特許文献１等によって開示されている。
【００２２】
ＭＡＣ層から入力されるＰＳＤＵ（ＰＬＣＰ  Ｓｅｒｖｉｃｅ  Ｄａｔａ  Ｕｎｉｔ）データは、図１５に示すようにＰＰＤＵ（ＰＨＹ  Ｐｒｏｔｏｃｏｌ  Ｄａｔａ  Ｕｎｉｔ）Ｆｒａｍｅ  Ｆｏｒｍａｔに変換される。ＳＩＧＮＡＬ  ＦＩＥＬＤは２４ビットであり、データレートを示す４ビットのＲＡＴＥ情報と１ビットの予約ビット、オクテット単位でＰＳＤＵのデータ長を示す１２ビットのＬＥＮＧＴＨ情報、ＳＩＧＮＡＬ  ＦＩＥＬＤのエラーチェックの為の１ビットのパリティビットと、畳み込み符号化器を初期化するための６ビットのＴＡＩＬビットから構成される。ＭＡＣ層はパリティビットに誤りがある場合、データの再送要求を行うという構成をとることも出来る。
【００２３】
ＳＩＧＮＡＬ  ＦＩＥＬＤはスクランブルされず、データレートは６Ｍｂｐｓで固定されていのに対し、ＤＡＴＡ  ＦＲＡＭＥのデータレートはＲＡＴＥ情報によって決定され、スクランブルされている。ＤＡＴＡ  ＦＲＡＭＥは１６ビットのＳＥＲＶＩＣＥ  ＦＩＥＬＤとＬＥＮＧＴＨによって可変長であるＰＳＤＵ、６ビットのＴＡＩＬビットとパケットを４μｓ単位に調整するための可変長であるＰＡＤビットから構成される。
【００２４】
図１６にＳＥＲＶＩＥ  ＦＩＥＬＤの構成を示す。
【００２５】
先頭の７ビットはスクランブラを初期化するために使用され、すべての値は０にセットされ、残りの９ビットは予約ビットであり、０にセットされる。ＳＥＲＶＩＣＥ  ＦＩＥＬＤの先頭７ビットは、ある特定シードと一対一対応のデータ列が出力されることから、受信データからシードを探索することが出来る。
【特許文献１】特開平２−９６４８９号公報
【特許文献２】特許第３２６２２５１号公報
【特許文献３】特許第３２５６３８８号公報
【非特許文献１】Ｊ．Ｇ．Ｐｒｏａｋｉｓ著，“Ｄｉｇｉｔａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”，第２版，ＭｃＧｒａｗ  Ｈｉｌｌ，１９８９年
【発明の開示】
【発明が解決しようとする課題】
【００２６】
上記従来の技術によると、最尤復号化器６００でトレースバック長選択信号によってトレースバック長を変えている。非特許文献１にも示されているように、トレースバック長を長くしていくことによってビタビ復号化器の誤り訂正能力を高められることが知られている。また、このことを利用して特許文献２、特許文献３等ではトレースバック長を動的に変化させる提案がなされている。
【００２７】
しかしながら上記のような登録件においては復号化前の受信データ（シンボルインスタント）によってトレースバック長を変化させるものであり、パケットデータを復号化した後にヘッダ情報を解析し、その情報を元にトレースバック長を変化させることは行われていなかった。
【００２８】
上記の符号化器／復号化器１０において、スクランブラのシードを受信データ列からシード探索することによって行う場合、シードに誤りがあった場合ＭＡＣ層が受け取るＰＳＤＵデータはすべて無効になってしまい、スループットが低下してしまう。また、無効データを復号化するのに余分な電力を消費し、更にデータの再送要求を行うことによっても消費電力が増大してしまうという課題があった。
【００２９】
本発明は、以上の点に着目して成されたもので、スループットが向上し、送受信機の消費電力の低減が図れる最尤復号化器を提供することを目的とする。
【課題を解決するための手段】
【００３０】
上記課題を解決するために、
本発明による最尤復号化手段は、少なくとも、畳み込み符号化器によって誤り訂正符号化されたデータ列を復号化するビタビ復号化手段と、ビタビ復号化手段のトレースバック長によって符号化データを分割する手段と、前記トレースバック長によって復号化データを結合する手段と、パケットの先頭データの情報を復号化してトレースバック長を制御する手段と、によって構成される。
【００３１】
上記発明の作用とは、トレースバック長を制御することによって、誤り率特性を改善することである。特にパケットの２シンボル目から復号化して得られるデスクランブラのシードの信頼性を向上することによって、デスクランブルされたデータフレームの信頼性が向上できる。
【００３２】
なお、さらに詳細に説明すれば、本発明は下記の構成によって前記課題を解決できた。
【００３３】
（１）畳み込み符号化されたデータを復号化する最尤復号化器であって、少なくとも、受信した畳み込み符号化データを復号するビタビ復号化手段と、ビタビ復号化手段のトレースバック長によってデータを分割する手段と、前記トレースバック長によってデータ列を結合する手段と、データの先頭情報を復号化してトレースバック長を制御する手段と、によって構成することを特徴とする最尤復号化器。
【発明の効果】
【００３４】
本発明によれば、ＳＩＧＮＡＬ部を復号化してトレースバック長を制御することによって、ＭＡＣ層における受信データフレームの信頼性を向上することが出来た。これにより、再送要求が減少することでスループットが向上する、という効果があった。また、再送要求が減少することで、送受信機の消費電力の低減が図れるという効果もあった。
【発明を実施するための最良の形態】
【００３５】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例】
【００３６】
（第一の実施例）
図１に本実施例の最尤復号化器の回路ブロック図を示す。ビタビ復号化器６２０は従来の例に同じである。以下詳細に回路ブロックを説明する。
【００３７】
データ分割回路ブロック６５２の詳細な構成を図２に示す。
【００３８】
入力データはＲＡＭ６５２に保存され、その制御は書込み／読み出し制御回路ブロック６５１にて行う。制御回路ブロック６１１はトレースバック長選択信号とデータ出力制御信号によって書込み／読出しのタイミングを調整する。ＲＡＭ６５２から出力されたデータはシリアル／パラレル変換器６５３によってパラレルデータに変換される。
【００３９】
データ分割回路ブロック６５０によってデータが分割される様子を図１７に示す。
【００４０】
復号化したＳＩＧＮＡＬデータのＲＡＴＥ情報からデータレートが６Ｍｂｐｓであると判断される場合、図１７−２に示されるように１シンボルあたりのビットは２４ビットとなる。本実施例において、ＳＩＧＮＡＬ情報は２４ビットであることからトレースバック長を２４、パケットの２シンボル目からはトレースバック長を４８ビットとしている。図１７−３に示されるように、２シンボル目の受信データの読出しを遅らせ、３シンボル目のデータと連続して読み出すことによって４８ビット毎のデータに分割される。４シンボル目以降の手順は以上に同じである。
【００４１】
トレースバック長で区切られた復号化データを結合するデータ結合回路ブロック６７０の詳細な回路ブロックを図１８に示す。
【００４２】
データ結合回路ブロック６７０への入力データ図１８−１のタイミングで入力され、ＲＡＭ６７２に保存される。書込み／読み出し制御回路ブロック６７１はトレースバック長選択信号と書込み制御信号とによって書込み／読出しのタイミングを調整する。データ結合回路ブロック６７０からは２シンボル目以降、４μｓ毎にデータが出力される。
【００４３】
本実施例におけるＳＩＧＮＡＬデータ解析回路ブロックを図４に示す。
【００４４】
ＳＩＧＮＡＬフレームはパケットの先頭２４ビットであることから、書込み／読み込み制御ブロック６８１は入力データの先頭２４ビットをＲＡＭ６８２に書き込む。ＲＡＴＥ情報はその先頭４ビットであり、ＬＥＮＧＴＨ情報は５−１６ビット目であることから、ＲＡＭ６８２からこれらが読み出された後、パリティチェックブロック６４３にて４ビット目のパリティビットを用いて誤り検出を行う。更に得られたＲＡＴＥ、ＳＩＧＮＡＬ情報を用いて、バッファメモリ書込み／読出し制御ブロック６８４において、データ分割回路ブロック６５０及びデータ結合回路ブロック６７０を制御するバッファ出力制御信号とバッファ書込み制御信号を出力する。
【図面の簡単な説明】
【００４５】
【図１】本発明の第一の実施例を表す最尤復号化器の回路ブロック図である。
【図２】本発明の第一の実施例を表すデータ分割回路ブロック図である。
【図３】本発明の第一の実施例を表すデータ結合回路ブロック図である。
【図４】本発明の第一の実施例を表すＳＩＧＮＡＬデータ解析回路ブロック図である。
【図５】従来の送受信機の符号化器／復号化器回路ブロック図である。
【図６】生成多項式ｘ７＋ｘ４＋１のスクランブラ回路の構成例を示す図である。
【図７】生成多項式（１３３，１７１）の畳み込み符号化器回路ブロック図である。
【図８】従来の最尤復号化器回路ブロック図である。
【図９】従来のデータ分割回路ブロック図である。
【図１０】従来のビタビ復号化器回路ブロック図である。
【図１１】従来のデータ結合回路ブロック図である。
【図１２】従来のＳＩＧＮＡＬデータ解析回路ブロック図である。
【図１３】従来のデータ分割回路ブロックへの入力データと出力データを表した図である。
【図１４】従来のデータ結合回路ブロックへの入力データと出力データを表した図である。
【図１５】ＩＥＥＥ８０２．１１ａのＰＰＤＵ  Ｆｒａｍｅ  Ｆｏｒｍａｔを表す図である。
【図１６】ＩＥＥＥ８０２．１１ａのＰＰＤＵ  Ｆｒａｍｅ  ＦｏｒｍａｔのうちＳＥＲＶＩＣＥ  ＦＩＥＬＤを表す図である。
【図１７】本発明の第一の実施例におけるデータ分割回路ブロックへの入力データと出力データを表した図である。
【図１８】本発明の第一の実施例におけるデータ結合回路ブロックへの入力データと出力データを表した図である。
【符号の説明】
【００４６】
６５０  データ分割回路ブロック
６２０  ビタビ復号化器
６７０  データ結合回路ブロック
【図１】
2006173903.tif 000003
【図２】
2006173903.tif 000004
【図３】
2006173903.tif 000005
【図４】
2006173903.tif 000006
【図５】
2006173903.tif 000007
【図６】
2006173903.tif 000008
【図７】
2006173903.tif 000009
【図８】
2006173903.tif 000010
【図９】
2006173903.tif 000011
【図１０】
2006173903.tif 000012
【図１１】
2006173903.tif 000013
【図１２】
2006173903.tif 000014
【図１３】
2006173903.tif 000015
【図１４】
2006173903.tif 000016
【図１５】
2006173903.tif 000017
【図１６】
2006173903.tif 000018
【図１７】
2006173903.tif 000019
【図１８】
2006173903.tif 000020