(57)【要約】【課題】  配線間の絶縁膜を可能な限り除去して十分に低誘電率化を図り、エアギャップ形成時に配線にダメージを与えない構造を設けることで信頼性を向上させた半導体装置を提供する。【解決手段】  複数の配線を内部に形成した絶縁膜６の上下層に当該絶縁膜６よりウェットエッチング耐性が高い絶縁膜５，９を形成してなる配線層部と、絶縁膜６よりウェットエッチング耐性が高い材料からなり、配線を被覆するようにその周囲に形成された絶縁膜７と、上下層の絶縁膜５，９及び絶縁膜７と配線が内部に形成された絶縁膜４とのエッチング耐性の違いに基づいて、上下層の絶縁膜５，９及び絶縁膜７で囲まれた配線間の絶縁膜４を選択的にエッチング除去してなるエアギャップ部１２とを備える。【選択図】        図１
2006019401.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線を内部に形成した絶縁膜の上下層に当該絶縁膜よりエッチング耐性が高い絶縁膜を形成してなる配線層部と、
上記配線が内部に形成された絶縁膜よりエッチング耐性が高い材料からなり、上記配線を被覆するようにその周囲に形成された保護膜と、
上記上下層の絶縁膜及び上記保護膜と上記配線が内部に形成された絶縁膜とのエッチング耐性の違いに基づいて、上記上下層の絶縁膜及び上記保護膜で囲まれた上記配線間の絶縁膜を選択的にエッチング除去してなるエアギャップ部とを備えた半導体装置。
【請求項２】
配線層部は、複数の配線及びこれらのいずれかと他層の配線とを電気的に接続する接続用ビアを内部に形成した絶縁膜の上下層に当該絶縁膜よりエッチング耐性が高い絶縁膜を形成してなり、
保護膜は、上記配線及び上記接続用ビアが内部に形成された絶縁膜よりエッチング耐性が高い材料からなり、上記配線及び上記接続用ビアを被覆するようにこれらの周囲に形成され、
エアギャップ部は、上記上下層の絶縁膜及び上記保護膜と上記配線が内部に形成された絶縁膜とのエッチング耐性の違いに基づいて、上記上下層の絶縁膜及び上記保護膜で囲まれた上記配線間及び上記接続用ビア間の絶縁膜を選択的にエッチング除去してなることを特徴とする請求項１記載の半導体装置。
【請求項３】
エアギャップ部内部に設けられ、当該エアギャップ部の上層に位置する配線層を支える支持部を備えたことを特徴とする請求項１又は請求項２記載の半導体装置。
【請求項４】
下層に設けた絶縁膜よりウェットエッチング耐性が低い絶縁膜を上層に設けた絶縁膜層を半導体基板上に形成する絶縁膜層形成ステップと、
上記上層の絶縁膜に配線の形成用溝を形成する溝形成ステップと、
上記上層の絶縁膜よりウェットエッチング耐性が高い材料からなる保護膜を、上記形成用溝の内壁面に形成する保護膜形成ステップと、
上記形成用溝に導体材料を埋め込んで上記保護膜が周囲に設けられた配線を形成する配線形成ステップと、
上記配線が形成された絶縁膜の上層に当該絶縁膜よりウェットエッチング耐性が高い絶縁膜を形成する配線層形成ステップと、
上記上下層の絶縁膜及び上記保護膜と上記配線が形成された絶縁膜とのウェットエッチング耐性の違いに基づくウェットエッチングにより、上記上下層の絶縁膜及び上記保護膜で囲まれる上記配線間の絶縁膜を選択的に除去してエアギャップ部を形成するギャップ形成ステップとを備えた半導体装置の製造方法。
【請求項５】
溝形成ステップでは、配線及びこれと他層の配線とを電気的に接続する接続用ビアの形成用溝を形成し、
配線形成ステップでは、上記形成用溝に導体材料を埋め込んで保護膜が周囲に設けられた配線及び接続用ビアを形成し、
ギャップ形成ステップでは、上下層の絶縁膜及び保護膜と上記配線及び上記接続用ビアが形成された絶縁膜とのウェットエッチング耐性の違いに基づくウェットエッチングにより、上記上下層の絶縁膜及び上記保護膜で囲まれる上記配線間及び上記接続用ビア間の絶縁膜を選択的に除去してエアギャップ部を形成することを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置及びその製造方法に係り、特にダマシン配線を有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の速度を遅延させる要因のうち、配線による遅延がクローズアップされている。これまで、半導体装置は微細化によって実装面積の縮小と速度の向上を果たしてきたが、微細化の進行は配線遅延による影響を増大する要因にもなっている。つまり、配線遅延は配線抵抗Ｒと配線間容量Ｃの積に比例することが知られているが、配線の微細化によりその断面積が小さくなると配線抵抗が上昇し、これに伴い配線遅延も増大してしまう。
【０００３】
このため、配線材料として、アルミニウムＡｌと比較して比抵抗率の低い銅Ｃｕが導入され始めている。また、配線間容量の増加を防ぐ試みとして低誘電率（ｌｏｗ−ｋ）な層間材料への変更も進められている。
【０００４】
現在、ｌｏｗ−ｋ材料についてさらなる低誘電率化が進められているが、比誘電率の下限としては真空又は空気の約１である。そこで、層間の材料を除去して真空や空気の層（中空層）を形成することで、低誘電率化を図る試みがなされている。このような配線間に設けた中空を空中配線（エアギャップ）と呼んでいる。
【０００５】
層間絶縁膜の低誘電率化の観点から空中配線を設けた半導体装置及びその製造方法に関する従来技術としては、例えば特許文献１及び特許文献２に開示されるものがある。これら特許文献１，２に代表される従来の技術では、予め形成した配線層に対してレジストマスクにより配線間の絶縁膜をドライエッチングしてエアギャップとなる溝を形成するものである。
【０００６】
【特許文献１】特開２００２―７６１１６号公報
【特許文献２】特開平１１―１２６８２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の技術では、エアギャップの形成に高精度のエッチング制御が可能なドライエッチングを一般的に使用するため、レジストマスクとの関係上エアギャップとなるエッチング溝の周囲に絶縁膜が残ってしまう。このため、所望の低誘電率化を実現できるエアギャップを形成できない場合があるという課題があった。
【０００８】
また、エアギャップを大きくするためにレジストマスクの開口部を大きくすると、エアギャップの上層に絶縁膜層を形成するにあたり、カバレッジが悪いＣＶＤ法を用いてもエアギャップ内に絶縁膜が入ってしまう。このようなギャップ内への絶縁膜の堆積も、所望の低誘電率化を実現できるエアギャップを形成できない要因となる。
【０００９】
この発明は、上記のような課題を解決するためになされたもので、配線間の絶縁膜を可能な限り除去して十分に低誘電率化を図り、エアギャップ形成時に配線にダメージを与えない構造を設けることで信頼性を向上させた半導体装置及びその製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る半導体装置は、複数の配線を内部に形成した絶縁膜の上下層に当該絶縁膜よりエッチング耐性が高い絶縁膜を形成してなる配線層部と、配線が内部に形成された絶縁膜よりエッチング耐性が高い材料からなり、配線を被覆するようにその周囲に形成された保護膜と、上下層の絶縁膜及び保護膜と配線が内部に形成された絶縁膜とのエッチング耐性の違いに基づいて、上下層の絶縁膜及び保護膜で囲まれた配線間の絶縁膜を選択的にエッチング除去してなるエアギャップ部とを備えるものである。
【発明の効果】
【００１１】
この発明によれば、複数の配線を内部に形成した絶縁膜の上下層に当該絶縁膜よりエッチング耐性が高い絶縁膜を形成してなる配線層部と、配線が内部に形成された絶縁膜よりエッチング耐性が高い材料からなり、配線を被覆するようにその周囲に形成された保護膜と、上下層の絶縁膜及び保護膜と配線が内部に形成された絶縁膜とのエッチング耐性の違いに基づいて、上下層の絶縁膜及び保護膜で囲まれた配線間の絶縁膜を選択的にエッチング除去してなるエアギャップ部とを備えるので、エッチング耐性の違いに基づいて配線間の絶縁膜を可能な限り除去することができることから、十分な低誘電率化による配線遅延の抑制を図ることができ、さらにエアギャップ部の形成時に保護膜によって配線がダメージを受けることがないので信頼性を向上させることができるという効果がある。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
図１は、この発明の実施の形態１による半導体装置の製造方法を工程順に示す断面図であり、この図に沿って説明する。先ず、図１（ａ）に示す工程の前処理として、半導体素子を形成した半導体基板上に一般的なダマシン法により第１の配線層１を形成する。ダマシン法とは、絶縁膜層に設けた配線溝に配線材料を埋め込むことで配線層を形成する技術である。図示の例では、第１の配線層１に２つの配線２を形成した場合を示している。この第１の配線層１及び後述する第２の配線層８に形成される配線は、下地の半導体基板上に形成された半導体素子と電気的な接続を有し、その信号伝達の媒体となる。
【００１３】
続いて、第１の配線層１上にビアエッチングストッパーや配線のバリアとなる第１の絶縁膜３を形成する。この第１の絶縁膜３は、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどの材料を個々に又は組み合わせて形成することができる。次に、第１の絶縁膜３上に第２の絶縁膜４を形成する。この第２の絶縁膜４は、シリコン酸化膜、ＳｉＯＦ、ＳｉＯＣ、有機膜などを個々に又は組み合わせて形成する。
【００１４】
このあと、エアギャップのエッチングの際、トレンチエッチングストッパーとなる第３の絶縁膜５を第２の絶縁膜４上に形成する。この第３の絶縁膜５としては、第１の絶縁膜３と同材料で形成するものが考えられる。
【００１５】
さらに、第４の絶縁膜６を第３の絶縁膜５上に形成する。この第４の絶縁膜６は、例えば第２の絶縁膜４と同材料で構成する。但し、後述するウェットエッチング法によるエアギャップ形成時に第４の絶縁膜６のみが選択的にエッチングされるように、第３の絶縁膜５については、第４の絶縁膜６とのエッチング選択比が十分にとれる膜（約１００程度）でなければならない。
【００１６】
上述の処理が終了すると、ビア（接続用ビア）及び配線の形成用溝をダマシン法を用いて形成する。ここでは、ビアを先に形成するビアファースト法を例に挙げて説明する。先ず、本発明の技術分野において一般的に用いられる写真製版プロセスによりレジストパターンを形成する。このレジストパターンをマスクとして第２の絶縁膜４、第３の絶縁膜５及び第４の絶縁膜６を加工する。ここでは、第１の絶縁膜３をビアエッチングストッパーとして、ドライエッチング法により、図１（ａ）の第２の絶縁膜４及び第３の絶縁膜５に示すようなビアとなる溝を形成する。この加工後、レジストパターンをアッシング法や薬液によるウェット法で除去する。
【００１７】
続いて、後述するトレンチの加工の際に、第１の絶縁膜３がエッチングされないようにレジストを塗布してエッチバックすることでレジストプラグを形成する。このあと、写真製版プロセスによりレジストパターンを形成し、レジストパターンをマスクとして第４の絶縁膜６を加工して第２の配線層８の配線のための溝を形成する。この加工方法としては、本発明の技術分野において一般的に用いられるドライエッチング法を用いる。この加工後、レジストパターンをアッシング法や薬液によるウェット法で除去する。
【００１８】
これにより、図１（ａ）に示すような溝が第２の配線層８に形成される。以上が図１（ａ）に示す工程の前処理である。なお、ビア及び配線自体の形成方法については、本発明で特に言及するものはなく、既存の技術を用いてよい。
【００１９】
上述したような前処理が完了すると、図１（ａ）に示すように、ビア及び配線の溝の側壁面を含む第２の配線層８の上表面に第５の絶縁膜７を形成する。このとき、ビア及び配線の溝を絶縁膜７で埋めきらないように膜厚を調整する。
【００２０】
例えば、１３０ｎｍノードで考えると、ビア径が２００ｎｍ程度、配線幅が２００ｎｍ程度であるので、５０〜１００ｎｍ程度の膜厚であれば絶縁膜７によってビア及び配線の溝が埋まることはない。また、第５の絶縁膜７としては、シリコン酸化膜、ＳｉＯＦ、ＳｉＯＣ、有機膜などを個々に又は組み合わせて形成することができる。なお、第５の絶縁膜７は、第４の絶縁膜６とウェットエッチング法におけるエッチング選択比が十分にとれる膜（約１００程度）でなければならない。
【００２１】
また、第５の絶縁膜７は、ビア及び配線の形成用溝の側壁面にも十分な膜厚が必要なため、例えばＣＶＤ法を用いる場合、成膜レートを低くしたり、成膜温度を上げて反応速度を上げる等してコンフォーマルに膜を形成する必要がある。
【００２２】
次に、図１（ｂ）に示すように、第２の配線層８における配線の底に形成された第５の絶縁膜７、及びビア底に形成された第５の絶縁膜７及び第１の絶縁膜３をエッチングして除去する。このとき、ビア又は配線の側壁面に形成した第５の絶縁膜７が除去されないように、異方性の強いプロセスを用いる。例えば、反応異方性エッチング（Reactive Ion Etching）などが考えられる。また、配線底に形成した第３の絶縁膜５は、完全に除去せず、エッチングプロセスの調整により図１（ｂ）中に記号Ａで示すようにその膜厚が約５０ｎｍ程度残るようにする。
【００２３】
このあと、上述したダマシン法のプロセスに従って、ビア及び配線の形成用溝にメタル材料を埋め込む。ここでは、低抵抗の配線を作成する目的で本発明の技術分野で良く用いられている銅Ｃｕを例に挙げて説明する。
【００２４】
先ず、拡散バリアとなるメタル層（例えば、Ｔａ、ＴａＮ）及びメッキ法でのシードとなるシード層をスパッタ法により形成する。次に、メッキ法により配線及びビアに銅Ｃｕを埋め込む。銅Ｃｕの埋め込みが完了すると、化学機械研磨（ＣＭＰ）法により余分なＣｕ及びバリアメタルを除去する。これにより、図１（ｃ）に示すように、ビアを介して第１の配線層１の配線２と第２の配線層８の配線が接続した配線構成が形成される。
【００２５】
続いて、図１（ｃ）に示すように、第２の配線層８の配線のバリアとなる第６の絶縁膜９を第２の配線層８上に形成する。第６の絶縁膜９の材料としては、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどを個々に又はこれらを組み合わせて用いる例が考えられる。但し、第６の絶縁膜９は、第５の絶縁膜７と同様に、ウェットエッチング法における第４の絶縁膜６とのエッチング選択比が十分にとれる膜（約１００程度）でなければならない。
【００２６】
これにより、第２の配線層８において、第４の絶縁膜６よりウェットエッチングの選択比が高くエッチング耐性が高い第５の絶縁膜７を側壁に設けた複数の配線が内部に形成された第４の絶縁膜６の上下層に、第４の絶縁膜６よりウェットエッチングの選択比が高くエッチング耐性が高い第３の絶縁膜５及び第６の絶縁膜９を形成してなる配線層部が構成される。
【００２７】
次に、第２の配線層８の配線間にエアギャップとなる溝を形成するため、レジストパターン１０を形成する。このとき、レジスト開口部を第１の配線層１の配線−配線間になるように調整する。このあと、図１（ｄ）に示すように、レジストパターン１０をマスクに第４の絶縁膜６が露出するまで第６の絶縁膜９を加工する。
【００２８】
ここで、第４の絶縁膜６以下の膜については加工しないため、レジストパターン１０については、その膜厚を薄く構成することができる。このようにレジスト膜厚を薄く構成することができればその解像限界があがり、より細いレジストパターンを形成できる。これにより、半導体基板上の狭ピッチな配線領域においても、レジストパターンに開口を設けてエアギャップを形成することができる。
【００２９】
上述までのプロセスが完了すると、従来と異なりウェットエッチングのような等方性エッチングにて第４の絶縁膜６を除去する。具体的には、上述までのプロセスで作成した半導体基板をウェットエッチングのエッチング液に浸すことで、レジストパターン１０の開口からエッチング液が入り込み、第４の絶縁膜６がエッチングされる。
【００３０】
このとき、第３の絶縁膜５、第５の絶縁膜７及び第６の絶縁膜９は、第４の絶縁膜６に対して十分なエッチング選択比をとってあるため、第３の絶縁膜５、第５の絶縁膜７及び第６の絶縁膜９が、ギャップ形成におけるエッチングストッパー及び配線のカバーとなり第４の絶縁膜６のみが選択的にエッチングされる。
【００３１】
特に、第２の配線層８における配線の周囲に第３の絶縁膜５及び第５の絶縁膜７を設けたことにより、上記配線がエッチング液に晒されることがなくダメージを受けることがない。従って、ウェットエッチングによるエアギャップ形成工程において配線歩留まりや配線の信頼性に影響を与えることがない。
【００３２】
エアギャップとなる中空構造を形成するエッチングが終了すると、アッシング法などによりレジストパターン１０を除去する。これにより、図１（ｅ）に示すような中空構造を有した半導体基板が形成される。
【００３３】
続いて、第６の絶縁膜９上に第７の絶縁膜１１を形成する。この第７の絶縁膜１１の形成方法は、既存の絶縁膜の形成技術でよいが、上述のようにして形成した中空構造内に絶縁膜が埋め込まれないようなプロセスを用いる必要がある。例えば、カバレッジの悪いコンベンショナルＣＶＤ法によって第７の絶縁膜１１を成膜することが考えられる。このようにして、図１（ｆ）のようなエアギャップ部１２が形成された半導体装置を得ることができる。
【００３４】
つまり、上述した第２の配線層８の配線層部において、第３の絶縁膜５、第６の絶縁膜９及び第５の絶縁膜７と第４の絶縁膜６とのエッチング耐性の違いに基づいて、第３の絶縁膜５、第６の絶縁膜９及び第５の絶縁膜７で囲まれた第４の絶縁膜６を選択的にエッチング除去することにより、配線間にエアギャップ部１２が形成される。
【００３５】
なお、本発明には、図１（ｆ）に示すようなエアギャップ部１２を配線間に有した半導体装置も含まれる。つまり、本発明の半導体装置は、エアギャップ部１２を隣接して形成する配線の底や側壁面にウェットエッチングにおけるエッチングストッパー及び配線等のカバーの役割を持つ第３の絶縁膜５及び第５の絶縁膜７のような保護膜を有することを特徴としている。これにより、従来と比較してより低誘電率化が期待できる上、エアギャップ部１２の形成時に配線にダメージを受けることがなく信頼性の高い半導体装置を提供することができる。
【００３６】
ここで、第３の絶縁膜５、第４の絶縁膜６、第５の絶縁膜７及び第６の絶縁膜９の組み合わせについて、その構成例を挙げて説明する。先ず、第５の絶縁膜７は、配線の側壁面に設けるために配線間容量に影響を与える。そこで、できるだけ比誘電率の低い膜で形成することが望ましい。例えば、いわゆるｌｏｗ−ｋ材料の一つであるＳｉＯＣが考えられる。また、成膜方法としては、プラズマＣＶＤ法を用いれば、ある程度のコンフォーマルな成膜が可能である。
【００３７】
前述のように、第５の絶縁膜７としてＳｉＯＣを用いた場合、第４の絶縁膜６にはウェットエッチングでのエッチングレート差が大きい材料（ＳｉＯＣと比較して十分に速いレートでエッチングされる材料）を使用する必要がある。ここで、ダマシン配線によく使用されるＴＥＯＳ酸化膜は、エッチング液としてＨＦを用いた場合、ＳｉＯＣの約７０倍程度のエッチングレートを有する。これは、例えばＴＥＯＳ酸化膜を１μｍ程度エッチングする間にＳｉＯＣは１５ｎｍ程度しかエッチングされないことになる。
【００３８】
つまり、配線の側壁にＳｉＯＣからなる第５の絶縁膜７を５０ｎｍ程度形成しておけば、この配線間に２μｍ程度の分離としてＴＥＯＳ酸化膜からなる第４の絶縁膜６を設けても、そのウェットエッチングによる除去の際、第５の絶縁膜７には十分なマージンがあることがわかる。
【００３９】
また、第３の絶縁膜５及び第６の絶縁膜９にＳｉＣＮを用いれば、ＳｉＮやＳｉＯＮと比較して低誘電率であり、ＨＦをエッチング液とした場合ＴＥＯＳ酸化膜の１／３００程度しかエッチングされない。
【００４０】
以上のように、この実施の形態１によれば、エアギャップの形成にウェットエッチング法による等方エッチングを用いることができるので、ドライエッチングを用いた場合のように配線間に本来なら除去すべき絶縁膜が残ってしまうことがなく、さらなる低誘電率化が可能である。また、配線側壁にエッチング液に対するカバーを目的とした絶縁膜を設けることから、ウェットエッチングにおいて配線にダメージを与えることがない。さらに、レジストの薄膜化が可能であるので細い開口でエッチングすることができ、配線間が狭い部分であってもエアギャップ部１２を形成することができる。
【００４１】
実施の形態２．
上記実施の形態１では、配線間の第４の絶縁膜６のみをエッチングにより除去してエアギャップ部を構成するものであったが、この実施の形態２は、第４の絶縁膜６に加え、ビア間の第２の絶縁膜４をも除去してエアギャップを形成するものである。
【００４２】
図２は、この発明の実施の形態２による半導体装置の製造方法を工程順に示す断面図であり、この図に沿って説明する。先ず、図２（ａ）に示す工程の前処理として、半導体素子が形成された半導体基板上に一般的なダマシン法により第１の配線層１を形成する。ダマシン法とは、絶縁膜層に設けた配線溝に配線材料を埋め込むことで配線層を形成する技術である。図示の例では、第１の配線層１に２つの配線２を形成した場合を示している。この第１の配線層１及び後述する第２の配線層８に形成される配線は、下地の半導体基板上に形成された半導体素子と電気的な接続を有し、その信号伝達の媒体となる。
【００４３】
続いて、第１の配線層１上にビアエッチングストッパーや配線のバリアとなる第１の絶縁膜３を形成する。この第１の絶縁膜３は、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどの材料を個々に又は組み合わせて形成することができる。ここまでの工程は、上記実施の形態１と同様である。
【００４４】
次に、第１の絶縁膜３上に第２の絶縁膜４を形成する。この第２の絶縁膜４は、後述するウェットエッチング法によるエアギャップ形成時に第２の絶縁膜４が選択的にエッチングされなければならない。つまり、第１の絶縁膜３、後述する第３の絶縁膜５及び第５の絶縁膜７については、第２の絶縁膜４とのエッチング選択比が十分にとれる膜（約１００程度）でなければならない。
【００４５】
このあと、エアギャップのエッチングの際、トレンチエッチングストッパーとなる第３の絶縁膜５を第２の絶縁膜４上に形成する。この第３の絶縁膜５としては、第１の絶縁膜３と同材料で形成するものが考えられるが、第２の絶縁膜４とのエッチング選択比が十分にとれる膜でなければならない。
【００４６】
次に、第４の絶縁膜６を第３の絶縁膜５上に形成する。この第４の絶縁膜６は、例えば第２の絶縁膜４と同材料で構成するものが考えられる。これは、後述するウェットエッチング法によるエアギャップ形成時に第２の絶縁膜４及び第４の絶縁膜６が選択的にエッチングされるようにするためである。
【００４７】
上述の処理が終了すると、ビア及び配線の形成用溝をダマシン法を用いて形成する。ここでは、ビアを先に形成するビアファースト法を例に挙げて説明する。先ず、本発明の技術分野において一般的に用いられる写真製版プロセスによりレジストパターンを形成する。このレジストパターンをマスクとして第２の絶縁膜４、第３の絶縁膜５及び第４の絶縁膜６を加工する。ここでは、第１の絶縁膜３をエッチングストッパーとして、ドライエッチング法により、図２（ａ）の第２の絶縁膜４及び第３の絶縁膜５に示すようなビアとなる溝を形成する。この加工後、レジストパターンをアッシング法や薬液によるウェット法で除去する。
【００４８】
続いて、後述するトレンチの加工の際に、第１の絶縁膜３がエッチングされないようにレジストを塗布してエッチバックすることでレジストプラグを形成する。このあと、写真製版プロセスによりレジストパターンを形成し、レジストパターンをマスクとして第４の絶縁膜６を加工して第２の配線層８の配線のための溝を形成する。この加工方法としては、本発明の技術分野において一般的に用いられるドライエッチング法を用いる。この加工後、レジストパターンをアッシング法や薬液によるウェット法で除去する。
【００４９】
これにより、図２（ａ）に示すような溝が第２の配線層８に形成される。以上が図２（ａ）に示す工程の前処理である。なお、ビア及び配線自体の形成方法については、本発明で特に言及するものはなく、既存の技術を用いてよい。
【００５０】
上述したような前処理が完了すると、図２（ａ）に示すように、ビア及び配線の溝の側壁面を含む第２の配線層８の上表面に第５の絶縁膜７を形成する。このとき、ビア及び配線の形成用溝を絶縁膜７で埋めきらないように膜厚を調整する。
【００５１】
例えば、１３０ｎｍノードで考えると、ビア径が２００ｎｍ程度、配線幅が２００ｎｍ程度であるので、５０〜１００ｎｍ程度の膜厚であれば絶縁膜７によってビア及び配線の溝が埋まることはない。また、第５の絶縁膜７としては、シリコン酸化膜、ＳｉＯＦ、ＳｉＯＣ、有機膜などを個々に又は組み合わせて形成することができる。なお、第５の絶縁膜７は、第２の絶縁膜４及び第４の絶縁膜６とウェットエッチング法におけるエッチング選択比が十分にとれる膜（約１００程度）でなければならない。
【００５２】
また、第５の絶縁膜７は、ビア及び配線の形成用溝の側壁面にも十分な膜厚が必要なため、例えばＣＶＤ法を用いる場合、成膜レートを低くしたり、成膜温度を上げて反応速度を上げる等してコンフォーマルに膜を形成する必要がある。
【００５３】
次に、図２（ｂ）に示すように、第２の配線層８における配線底に形成された第５の絶縁膜７及びビア底に形成された第５の絶縁膜７及び第１の絶縁膜３をエッチングして除去する。このとき、ビア又は配線の側壁面に形成した第５の絶縁膜７が除去されないように異方性の強いプロセスを用いる。例えば、反応異方性エッチング（Reactive Ion Etching）などが考えられる。また、配線底に形成した第３の絶縁膜５は、完全に除去せず、エッチングプロセスの調整により膜厚が５０ｎｍ程度残るようにする。
【００５４】
このあと、上述したダマシン法のプロセスに従って、ビア及び配線の溝にメタル材料を埋め込む。ここでは、低抵抗の配線を作成する目的で本発明の技術分野で良く用いられている銅Ｃｕを例に挙げて説明する。
【００５５】
先ず、拡散バリアとなるメタル層（例えば、Ｔａ、ＴａＮ）及びメッキ法でのシードとなるシード層をスパッタ法により形成する。次に、メッキ法により配線及びビアに銅Ｃｕを埋め込む。銅Ｃｕの埋め込みが完了すると、化学機械研磨（ＣＭＰ）法により余分なＣｕ及びバリアメタルを除去する。これにより、図２（ｃ）に示すように、ビアを介して第１の配線層１の配線２と第２の配線層８の配線が接続した配線構成が形成される。
【００５６】
続いて、図２（ｃ）に示すように、第２の配線層８の配線のバリアとなる第６の絶縁膜９を第２の配線層８上に形成する。第６の絶縁膜９の材料としては、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどを個々に又はこれらを組み合わせて用いる例が考えられる。但し、第６の絶縁膜９は、第５の絶縁膜７と同様に、ウェットエッチング法における第４の絶縁膜６とのエッチング選択比が十分にとれる膜（約１００程度）でなければならない。
【００５７】
これにより、第２の配線層８において、第２の絶縁膜４及び第４の絶縁膜６よりウェットエッチングの選択比が高くエッチング耐性が高い第５の絶縁膜７を側壁に設けた複数の配線及びビアが内部に形成された第４の絶縁膜６及び第２の絶縁膜４の上下層に、第２の絶縁膜４及び第４の絶縁膜６よりウェットエッチングの選択比が高くエッチング耐性が高い第１の絶縁膜３、第３の絶縁膜５及び第６の絶縁膜９を形成してなる配線層部が構成される。
【００５８】
次に、第２の配線層８の配線間にエアギャップとなる溝を形成するため、レジストパターン１０を形成する。このとき、レジスト開口部を第１の配線層１の配線−配線間になるように調整する。このあと、図２（ｄ）に示すように、レジストパターン１０をマスクに第２の絶縁膜４が露出するまで第６の絶縁膜９を加工する。
【００５９】
ここで、本実施の形態では、上記実施の形態１と異なり第２の絶縁膜４まで加工するため被エッチング膜の膜厚が厚く、レジストパターン１０の薄膜化は望めない。従って、上記実施の形態１と比較すると、半導体基板上の狭ピッチな配線部にエアギャップを形成することはできないが、ビア間にまでエアギャップを形成することができるのでより低誘電率化を図ることはできる。
【００６０】
上述までのプロセスが完了すると、ウェットエッチング法にて第４の絶縁膜６及び第２の絶縁膜４を除去する。具体的には、上述までのプロセスで作成した半導体基板をウェットエッチングのエッチング液に浸すことで、レジストパターン１０の開口からエッチング液が入り込み、第４の絶縁膜６及び第２の絶縁膜４がエッチングされる。
【００６１】
このとき、第３の絶縁膜５、第５の絶縁膜７及び第６の絶縁膜９は、第２の絶縁膜４及び第４の絶縁膜６に対して十分なエッチング選択比をとってあるため、第３の絶縁膜５、第５の絶縁膜７及び第６の絶縁膜９が、ギャップ形成におけるエッチングストッパー及び配線のカバーとなり、第２の絶縁膜４及び第４の絶縁膜６が選択的にエッチングされる。
【００６２】
特に、第２の配線層８における配線及びビアの底及び側壁に第１の絶縁膜３，第３の絶縁膜５及び第５の絶縁膜７を設けたことにより、ビア及び配線がその周囲や底からエッチング液に晒されることがなくダメージを受けることがない。従って、ウェットエッチングによるエアギャップ形成工程において配線歩留まりや配線の信頼性に影響を与えることがない。
【００６３】
エアギャップとなる中空構造を形成するエッチングが終了すると、アッシング法などによりレジストパターン１０を除去する。これにより、図２（ｅ）に示すような中空構造を有した半導体基板が形成される。
【００６４】
続いて、第６の絶縁膜９上に第７の絶縁膜１１を形成する。この第７の絶縁膜１１の形成方法は、既存の絶縁膜の形成技術でよいが、上述のようにして形成した中空構造内に絶縁膜が埋め込まれないようなプロセスを用いる必要がある。例えば、カバレッジの悪いコンベンショナルＣＶＤ法によって第７の絶縁膜１１を成膜することが考えられる。このようにして、図２（ｆ）のようなエアギャップ部１２ａが形成された半導体装置を得ることができる。
【００６５】
つまり、上述した第２の配線層８の配線層部において、第１の絶縁膜３、第３の絶縁膜５、第６の絶縁膜９及び第５の絶縁膜７と第２の絶縁膜４及び第４の絶縁膜６とのエッチング耐性の違いに基づいて、第１の絶縁膜３、第３の絶縁膜５及び第５の絶縁膜７で囲まれた第２の絶縁膜４、及び、第３の絶縁膜５、第６の絶縁膜９及び第５の絶縁膜７で囲まれた第４の絶縁膜６を選択的にエッチング除去することにより、配線間及びビア間にエアギャップ部１２ａが形成される。
【００６６】
なお、本発明には、図２（ｆ）に示すようなエアギャップ部１２ａをビア及び配線間に有した半導体装置も含まれる。つまり、本発明の半導体装置は、エアギャップ部１２ａを隣接して形成するビア及び配線（配線等）においてその底や側壁面にウェットエッチングにおけるエッチングストッパー及び配線等のカバーの役割を持つ第１の絶縁膜３、第３の絶縁膜５及び第５の絶縁膜７のような保護膜を有することを特徴としている。これにより、エアギャップ部１２ａの形成時にビアや配線にダメージを受けることがないので、信頼性の高い半導体装置を提供することができる。
【００６７】
また、第１の絶縁膜３、第２の絶縁膜４、第３の絶縁膜５、第４の絶縁膜６、第５の絶縁膜７及び第６の絶縁膜９の組み合わせについて、その構成例を挙げて説明する。先ず、第５の絶縁膜７は、配線の側壁面に設けるために配線間容量に影響を与える。そこで、上記実施の形態１と同様に、できるだけ比誘電率の低い膜で形成することが望ましい。例えば、いわゆるｌｏｗ−ｋ材料の一つであるＳｉＯＣが考えられる。また、成膜方法としては、プラズマＣＶＤ法を用いれば、ある程度のコンフォーマルな成膜が可能である。
【００６８】
前述のように、第５の絶縁膜７としてＳｉＯＣを用いた場合、第２の絶縁膜４及び第４の絶縁膜６にはウェットエッチングでのエッチングレート差が大きい材料（ＳｉＯＣと比較して十分に速いレートでエッチングされる材料）を使用する必要がある。例えば、上記実施の形態１と同様に、ダマシン配線によく使用されるＴＥＯＳ酸化膜を用いても良い。
【００６９】
また、第１の絶縁膜３、第３の絶縁膜５及び第６の絶縁膜９にＳｉＣＮを用いれば、ＳｉＮやＳｉＯＮと比較して低誘電率であり、ＨＦをエッチング液とした場合ＴＥＯＳ酸化膜の１／３００程度しかエッチングされない。
【００７０】
以上のように、この実施の形態２によれば、エアギャップの形成にウェットエッチング法による等方エッチングを用いることができるので、上記実施の形態１と同様の効果が得られると共に、ビア間にもエアギャップを設けることから上記実施の形態１より低誘電率化が可能である。また、ビア及び配線の側壁にもエッチング液に対するカバーを目的とした絶縁膜を設けることから、ウェットエッチングにおいてビア及び配線にダメージを与えることがない。
【００７１】
実施の形態３．
この実施の形態３は、第４の絶縁膜６が選択的にエッチングされるよう、第２の絶縁膜の材料を適切に選択して構成することで、エッチングストッパーの役割を担うが低誘電率化を制限する要因となる第３の絶縁膜５の形成を省略したものである。
【００７２】
図３は、この発明の実施の形態３による半導体装置の製造方法を工程順に示す断面図であり、この図に沿って説明する。先ず、図３（ａ）に示す工程の前処理として、半導体素子が形成された半導体基板上に一般的なダマシン法により第１の配線層１を形成する。ダマシン法とは、絶縁膜層に設けた配線溝に配線材料を埋め込むことで配線層を形成する技術である。図示の例では、第１の配線層１に２つの配線２を形成した場合を示している。この第１の配線層１及び後述する第２の配線層８に形成される配線は、下地の半導体基板上に形成された半導体素子と電気的な接続を有し、その信号伝達の媒体となる。
【００７３】
続いて、第１の配線層１上にビアエッチングストッパーや配線のバリアとなる第１の絶縁膜３を形成する。この第１の絶縁膜３は、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどの材料を個々に又は組み合わせて形成することができる。ここまでの工程は、上記実施の形態１と同様である。
【００７４】
次に、第１の絶縁膜３上に第２の絶縁膜４ａを形成する。この第２の絶縁膜４ａは、例えばＳｉＯＣを用いて形成する。但し、後述するウェットエッチング法によるエアギャップ形成時に第４の絶縁膜６が選択的にエッチングするので、第２の絶縁膜４ａとしては、第４の絶縁膜６とのエッチング選択比が十分にとれる膜（約１００程度）であることが必要である。
【００７５】
このあと、上記実施の形態１、２と異なり、第３の絶縁膜５は形成せず、第４の絶縁膜６を第２の絶縁膜４ａ上に形成する。この第４の絶縁膜６としては、例えばＴＥＯＳ酸化膜を用いることが考えられる。これにより、後述するウェットエッチングにおいて第２の絶縁膜４ａと第４の絶縁膜６との間での選択比が確保できる。
【００７６】
上述の処理が終了すると、ビア及び配線の形成用溝をダマシン法を用いて形成する。ここでは、ビアを先に形成するビアファースト法を例に挙げて説明する。先ず、本発明の技術分野において一般的に用いられる写真製版プロセスでレジストパターンを形成する。このレジストパターンをマスクとして第２の絶縁膜４ａ及び第４の絶縁膜６を加工する。ここでは、第１の絶縁膜３をエッチングストッパーとして、ドライエッチング法により図３（ａ）の第２の絶縁膜４ａに示すようなビアとなる溝を形成する。この加工後、レジストパターンをアッシング法や薬液によるウェット法で除去する。
【００７７】
続いて、後述するトレンチの加工の際に、第１の絶縁膜３がエッチングされないようにレジストを塗布してエッチバックすることでレジストプラグを形成する。このあと、写真製版プロセスによりレジストパターンを形成し、レジストパターンをマスクとして第４の絶縁膜６を加工して第２の配線層８の配線のための溝を形成する。この加工方法としては、本発明の技術分野において一般的に用いられるドライエッチング法を用いる。この加工後、レジストパターンをアッシング法や薬液によるウェット法で除去する。
【００７８】
これにより、図３（ａ）に示すような溝が第２の配線層８に形成される。以上が図３（ａ）に示す工程の前処理である。なお、ビア及び配線自体の形成方法については、本発明で特に言及するものはなく、既存の技術を用いてよい。
【００７９】
上述したような前処理が完了すると、図３（ａ）に示すように、ビア及び配線の溝の側壁面を含む第２の配線層８の上表面に第５の絶縁膜７を形成する。このとき、ビア及び配線の形成用溝を絶縁膜７で埋めきらないように膜厚を調整する。例えば、１３０ｎｍノードで考えると、ビア径が２００ｎｍ程度、配線幅が２００ｎｍ程度であるので、５０〜１００ｎｍ程度の膜厚であれば絶縁膜７によってビア及び配線の溝が埋まることはない。
【００８０】
第５の絶縁膜７としては、例えば第２の絶縁膜４ａと同材料のＳｉＯＣで形成する。なお、第５の絶縁膜７は、第４の絶縁膜６とウェットエッチング法におけるエッチング選択比が十分にとれる膜でなければならない。
【００８１】
また、第５の絶縁膜７は、ビア及び配線の形成用溝の側壁面にも十分な膜厚が必要なため、例えばＣＶＤ法を用いる場合、成膜レートを低くしたり、成膜温度を上げて反応速度を上げる等してコンフォーマルに膜を形成する必要がある。
【００８２】
次に、図３（ｂ）に示すように、第２の配線層８における配線の底に形成された第５の絶縁膜７、及びビアの底に形成された第５の絶縁膜７及び第１の絶縁膜３をエッチングして除去する。このとき、ビア又は配線の側壁面に形成した第５の絶縁膜７が除去されないように、異方性の強いプロセスを用いる。例えば、反応異方性エッチング（Reactive Ion Etching）などが考えられる。
【００８３】
このあと、上述したダマシン法のプロセスに従って、ビア及び配線の溝にメタル材料を埋め込む。ここでは、低抵抗の配線を作成する目的で本発明の技術分野で良く用いられている銅Ｃｕを例に挙げて説明する。
【００８４】
先ず、拡散バリアとなるメタル層（例えば、Ｔａ、ＴａＮ）及びメッキ法でのシードとなるシード層をスパッタ法により形成する。次に、メッキ法により配線及びビアに銅Ｃｕを埋め込む。銅Ｃｕの埋め込みが完了すると、化学機械研磨（ＣＭＰ）法により余分なＣｕ及びバリアメタルを除去する。これにより、図３（ｃ）に示すように、ビアを介して第１の配線層１の配線２と第２の配線層８の配線が接続した配線構成が形成される。
【００８５】
続いて、図３（ｃ）に示すように、第２の配線層８の配線のバリアとなる第６の絶縁膜９を第２の配線層８上に形成する。第６の絶縁膜９の材料としては、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどを個々に又はこれらを組み合わせて用いる例が考えられる。但し、第６の絶縁膜９は、第５の絶縁膜７と同様に、ウェットエッチング法における第４の絶縁膜６とのエッチング選択比が十分にとれる膜（約１００程度）でなければならない。
【００８６】
これにより、第２の配線層８において、第４の絶縁膜６よりウェットエッチングの選択比が高くエッチング耐性が高い第５の絶縁膜７を側壁に設けた複数の配線が内部に形成された第４の絶縁膜６の上下層に、第４の絶縁膜６よりウェットエッチングの選択比が高くエッチング耐性が高い第２の絶縁膜４ａ及び第６の絶縁膜９を形成してなる配線層部が構成される。
【００８７】
次に、第２の配線層８の配線間にエアギャップとなる溝を形成するため、レジストパターン１０を形成する。このとき、レジスト開口部を第１の配線層１の配線−配線間になるように調整する。このあと、図３（ｄ）に示すように、レジストパターン１０をマスクに第４の絶縁膜６が露出するまで第６の絶縁膜９を加工する。
【００８８】
ここで、第４の絶縁膜６以下の膜については加工しないため、レジストパターン１０については、その膜厚を薄く構成することができる。このようにレジスト膜厚を薄く構成することができればその解像限界があがり、より細いレジストパターンを形成できる。これにより、半導体基板上の狭ピッチな配線部においても、レジストパターンに開口を設けてエアギャップを形成することができる。
【００８９】
上述までのプロセスが完了すると、ウェットエッチング法にて第４の絶縁膜６を除去する。具体的には、上述までのプロセスで作成した半導体基板をウェットエッチングのエッチング液に浸すことで、レジストパターン１０の開口からエッチング液が入り込み、第４の絶縁膜６がエッチングされる。
【００９０】
このとき、第２の絶縁膜４ａ、第５の絶縁膜７及び第６の絶縁膜９は、第４の絶縁膜６に対して十分なエッチング選択比をとってあるため、第２の絶縁膜４ａ、第５の絶縁膜７及び第６の絶縁膜９が、ギャップ形成におけるエッチングストッパー及び配線のカバーとなり、第４の絶縁膜６が選択的にエッチングされる。
【００９１】
特に、第２の配線層８における配線の底及び側壁に第２の絶縁膜４ａ及び第５の絶縁膜７を設けたことにより、配線がその周囲や底からエッチング液に晒されることがなくダメージを受けることがない。従って、ウェットエッチングによるエアギャップ形成工程において配線歩留まりや配線の信頼性に影響を与えることがない。
【００９２】
エアギャップとなる中空構造を形成するエッチングが終了すると、アッシング法などによりレジストパターン１０を除去する。これにより、図３（ｅ）に示すような中空構造を有した半導体基板が形成される。
【００９３】
続いて、第６の絶縁膜９上に第７の絶縁膜１１を形成する。この第７の絶縁膜１１の形成方法は、既存の絶縁膜の形成技術でよいが、上述のようにして形成した中空構造内に絶縁膜が埋め込まれないようなプロセスを用いる必要がある。例えば、カバレッジの悪いコンベンショナルＣＶＤ法によって第７の絶縁膜１１を成膜することが考えられる。このようにして、図３（ｆ）のようなエアギャップ部１２ｂが形成された半導体装置を得ることができる。
【００９４】
つまり、上述した第２の配線層８の配線層部において、第２の絶縁膜４ａ、第５の絶縁膜７及び第６の絶縁膜９と第４の絶縁膜６とのエッチング耐性の違いに基づいて、第２の絶縁膜４ａ、第５の絶縁膜７及び第６の絶縁膜９で囲まれた第４の絶縁膜６を選択的にエッチング除去することにより、配線間にエアギャップ部１２ｂが形成される。
【００９５】
なお、本発明には、図３（ｆ）に示すようなエアギャップ部１２ｂを配線間に有した半導体装置も含まれる。つまり、本発明の半導体装置は、エアギャップ部１２ｂを隣接して形成する配線においてその底や側壁面にウェットエッチングにおけるエッチングストッパー及び配線等のカバーの役割を持つ第２の絶縁膜４ａ及び第５の絶縁膜７のような保護膜を有することを特徴としている。これにより、エアギャップ部１２ｂの形成時に配線にダメージを受けることがないので、信頼性の高い半導体装置を提供することができる。
【００９６】
以上のように、この実施の形態３によれば、エアギャップの形成にウェットエッチング法による等方エッチングを用いることができるので、上記実施の形態１と同様の効果を得ることができる。また、エッチングストッパーとしての機能を第５の絶縁膜７に加え、第２の絶縁膜４ａにも持たせることで、第３の絶縁膜５の形成工程を省略することができ、製造工程をより簡易にすることができる。さらに、第２の絶縁膜４ａ及び第５の絶縁膜７を低誘電率のＳｉＯＣで作成することで、上記実施の形態１においてエッチングストッパーとしての機能を重視して第３の絶縁膜５を形成した場合の構成と比較してより低誘電率化が可能である。
【００９７】
なお、上記実施の形態３では、配線間にエアギャップ部１２ｂを設ける例を示したが、第２の絶縁膜４ａを第４の絶縁膜６と同材料で構成し、第１の絶縁膜３を第５の絶縁膜７と同材料で構成して、エッチング耐性の違いに基づいて第２の絶縁膜４ａ及び第４の絶縁膜６を除去することで、ビア間にもエアギャップ部を形成することができる。
【００９８】
実施の形態４．
上記実施の形態１〜３のように、ビアや配線間にエアギャップを設けると、不可避的に機械的な強度が落ちてしまう。そこで、この実施の形態４では、エアギャップを設けたビアや配線間に機械的な強度の向上を目的とした支持部を形成するものである。
【００９９】
図４は、この発明の実施の形態４による半導体装置の構成を示す図であり、上段図は実施の形態４による半導体装置の上面図、下段図は上段図中に示すＢ−Ｂ線での断面図を示している。また、上段図から下段図へ矢印を付している構成がそれぞれ対応している。図示の例では、第１〜第３の配線層を有しており、第２の配線層における配線間にエアギャップ部１２が形成されている。
【０１００】
また、エアギャップ部１２を形成した中空構造に機械的な強度を向上させるため、支持部１３を設けている。図４上段に示すように、レジスト開口部を第１の配線層１の配線−配線間になるように調整することで、第２の配線層における配線間及び支持部１３間にエアギャップ部１２の開口部１１ａが形成される。なお、開口部１１ａは、下段図に示すように、上記実施の形態１〜３で示した第７の絶縁膜１１に相当する絶縁膜で被覆する。
【０１０１】
支持部１３は、機械的な強度向上を目的とするので、上下層の配線と接続しない位置に形成する必要がある。また、支持部１３は、上記実施の形態１で示した第２の配線層８における配線やビアの形成方法と同様に形成される。従って、支持部１３の側壁や底にもエアギャップ形成時にエッチングされる絶縁膜とのエッチング選択比が十分にとれる、上記実施の形態１で示した第５の絶縁膜７に相当する絶縁膜を形成する。この形成方法も、上記実施の形態１と同様である。
【０１０２】
さらに、支持部１３は、ウェットエッチングによるエアギャップ部１２の形成プロセスにおいて、エッチング液をせき止めてしまわない構造であることも必要である。従って、上面からみて細長い配線のような構造ではなく、エッチング液をせき止めない程度に短い配線のような構造かビアのみで形成することが考えられる。なお、ビアのみで形成する場合、ビア底のバリアメタルやシード層が薄くなるが、本支持部１３は、あくまで機械的な強度向上のために設けられ、信号伝達を行う配線やビアとの電気的な接続がないので、本発明による半導体装置の動作に影響を与えることはない。
【０１０３】
以上のように、この実施の形態４によれば、エアギャップを設けたビアや配線間に機械的な強度の向上を目的とした支持部１３を形成したので、エアギャップによる半導体装置の動作特性上の利点の他、機械的な衝撃に対する信頼性も向上させることができる。
【０１０４】
なお、上記実施の形態４の構成は、上記実施の形態１〜３に適用できる。これにより、上記実施の形態１〜３の効果に加え、上記実施の形態４の効果も得ることができる。
【図面の簡単な説明】
【０１０５】
【図１】この発明の実施の形態１による半導体装置の製造方法を工程順に示す断面図である。
【図２】この発明の実施の形態２による半導体装置の製造方法を工程順に示す断面図である。
【図３】この発明の実施の形態３による半導体装置の製造方法を工程順に示す断面図である。
【図４】この発明の実施の形態４による半導体装置の構成を示す図である。
【符号の説明】
【０１０６】
１  第１の配線層、２  配線、３  第１の絶縁膜、４，４ａ  第２の絶縁膜、５  第３の絶縁膜、６  第４の絶縁膜、７  第５の絶縁膜、８  第２の配線層、９  第６の絶縁膜、１０  レジストパターン、１１  第７の絶縁膜、１２，１２ａ，１２ｂ  エアギャップ部、１３  支持部。
【図１】
2006019401.tif 000003
【図２】
2006019401.tif 000004
【図３】
2006019401.tif 000005
【図４】
2006019401.tif 000006