(57)【要約】    【課題】      アナログフィルタを除去してもノイズを除去できるような構成にすることにより、広帯域変調が可能なＰＬＬ変調器を小型かつ低コストで提供する。    【解決手段】  ＰＬＬ変調器は、分周器４に分周比変調をかける第１の変調ルートと、ＶＣＯに直接変調をかける第２の変調ルートとの２点変調を行う。第２の変調ルートにおいて、Ｄ／Ａ変換器６の前段にループフィルタ２の逆周波数特性を有するプリエンファシスフィルタ７を設ける。これにより変調信号の帯域幅が制限されないようにする。さらに、Ｄ／Ａ変換器６からの変調信号Ｓ１０をＰＬＬ部１０におけるループフィルタ２の前段の加算器９へ印加する。これにより、Ｄ／Ａ変換器６で発生するノイズをループフィルタ２で抑圧した変調信号Ｓ３をＶＣＯ３へ供給する。この構成により、Ｄ／Ａ変換器６の後段のアナログフィルタを除去し、ディジタルのプリエンファシスフィルタを設置できる。  【選択図】      図１
2006203805.tif 000002
【特許請求の範囲】
【請求項１】
ＰＬＬ回路に入力された２つの変調信号に基づいて２点変調を行うことにより位相変調信号を生成するＰＬＬ変調器であって、
前記位相変調信号を分周する分周器に対して第１の変調信号を入力する第１の変調ルートと、
前記位相変調信号を生成する電圧制御発振器に対して、Ｄ／Ａ変換器でアナログ変換した第２の変調信号を入力する第２の変調ルートとを有し、
前記第２の変調ルートは、
前記第１の変調信号及び前記第２の変調信号のノイズを抑圧して前記電圧制御発振器へ入力する第１の濾波手段と、
前記Ｄ／Ａ変換器の前段に設置され、アナログ変換される前の第２の変調信号に対して前記第１の濾波手段の周波数特性の逆周波数特性を付与する第２の濾波手段とを備える
ことを特徴とするＰＬＬ変調器。
【請求項２】
前記位相変調信号を帰還して当該位相変調信号と前記第２の変調信号との差分信号を計算し、当該計算された差分信号に基づいて前記逆周波数特性の補正係数を生成し、前記補正係数を前記第２の濾波手段へ付与する濾波係数生成手段を備えることを特徴とする請求項１に記載のＰＬＬ変調器。
【請求項３】
前記ＰＬＬ回路を構成する位相比較器へ入力する基準信号を前記第１の変調信号に基づいて生成する基準信号生成手段を備え、
前記Ｄ／Ａ変換器でアナログ変換された第２の変調信号は、前記基準信号生成手段で生成された基準信号と前記分周器から出力された分周比信号とによって前記位相比較器で生成された位相比較信号に加算され、前記第１の濾波手段へ入力されることを特徴とする請求項１または請求項２に記載のＰＬＬ変調器。
【請求項４】
前記第２の濾波手段はディジタルフィルタであることを特徴とする請求項１乃至請求項３のいずれかに記載のＰＬＬ変調器。
【請求項５】
請求項１乃至請求項４のいずれかに記載のＰＬＬ変調器を搭載した通信機器。
【請求項６】
請求項１乃至請求項４のいずれかに記載のＰＬＬ変調器を搭載した移動無線機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置などにおいて位相変調を行うためのＰＬＬ（Phase Locked Loop：位相同期ループ）変調器等に関し、特に、低域側変調と高域側変調の２点変調を行って位相変調信号を生成するＰＬＬ変調器、及びこのＰＬＬ変調器を搭載した通信機器及び移動無線機に関する。
【背景技術】
【０００２】
一般に、ＰＬＬ変調器には、低コスト、低消費電力、低ノイズ特性、高い変調精度が要求される。このようなＰＬＬ変調器の変調精度を高めるには、ＰＬＬ変調器の周波数帯域幅（ＰＬＬ帯域幅）を変調信号の周波数帯域幅（変調帯域幅）より広帯域とすることが望ましい。しかしながら、ＰＬＬ変調器の帯域幅を広帯域にすると必然的にノイズ特性の劣化を招くことになる。そこで、広帯域なＰＬＬ変調器を実現する技術として、ＰＬＬ変調器の帯域幅を変調信号の帯域幅より狭く設定し、ＰＬＬ変調器の帯域内の変調とＰＬＬ変調器の帯域外の変調をそれぞれ異なる２箇所で行う２点変調の技術が知られている（例えば、特許文献１参照）。
【０００３】
図８は、従来の広帯域なＰＬＬ変調器を簡略化した構成を示すブロック図である。図８に示すように、従来のＰＬＬ変調器は、制御電圧端子に印加される電圧に応じて発振周波数が変化するＶＣＯ（Voltage controlled Oscillator：電圧制御発振器）３３と、ＶＣＯ３３から出力されるＲＦ変調信号Ｓ３４の周波数を分周する分周器３４と、分周器３４の出力信号Ｓ３５と基準信号Ｓ３０の位相を比較しその位相差に応じた信号Ｓ３１を出力する位相比較器３１と、位相比較器３１の出力信号Ｓ３１を平均化して信号Ｓ３２を出力するループフィルタ３２と、ループフィルタ３２から出力された信号Ｓ３２とフィルタ３７から出力された信号Ｓ４０とを加算して信号Ｓ３３を生成してＶＣＯ３３の制御電圧端子へ供給する加算器３９を含むＰＬＬ部３０を備えている。
【０００４】
さらに、このＰＬＬ変調器は、変調信号Ｓ３６とチャネル選択信号Ｓ４１に基づき信号Ｓ３７を生成する加算器３５と、加算器３５から出力された信号Ｓ３７に基づいて、分周器３４に分周比変調をかけるための変調信号Ｓ３８を生成する変調信号生成部３８と、変調信号Ｓ３６をアナログ変調信号Ｓ３９に変換するＤ／Ａ変換器３６と、Ｄ／Ａ変換器３６から出力されたアナログ信号Ｓ３９に含まれるノイズを除去するフィルタ３７とを備えている。
【０００５】
このような構成により、変調信号生成部３８から出力される変調信号Ｓ３８によって分周器３４に分周比変調（第１の変調）をかけると共に、変調信号Ｓ３６をＤ／Ａ変換器３６でアナログ変調信号Ｓ３９に変換し、さらにフィルタ３７によってノイズの除去された変調信号Ｓ４０（第２の変調）とループフィルタ３２から出力された信号Ｓ３２との二つの変調成分が加算器３９で合成された合成信号Ｓ３３によってＶＣＯ３３の制御電圧端子に変調がかけられる。このような変調方式は一般に２点変調方式と呼ばれているものであり、分周器３４の分周比変調（第１の変調）によって低域側の変調を行うと共に、ＶＣＯ３３への直接変調（第２の変調）によって高域側の変調を行い、広帯域な位相変調を実現している。
【０００６】
図９は、図８に示すＰＬＬ変調器の動作を説明するための伝達関数を表わす図である。ここで、図９を用いて図８に示すＰＬＬ変調器の動作についてさらに詳しく説明する。各構成要素の伝達特性はそれぞれの構成要素の枠内に示されている。例えば、位相比較器３１の伝達特性はＫｐ、ループフィルタ３２の伝達特性はＦ（ｓ）である。また、入力される基準信号Ｓ３０の伝達関数をΦＲＥＦ（ｓ）、入力される変調信号Ｓ３６の伝達関数をΦＭＯＤ（ｓ）、出力されるＲＦ変調信号Ｓ３４の伝達関数をΦＶＣＯ（ｓ）とする。このときのＲＦ変調信号Ｓ３４の伝達関数ΦＶＣＯ（ｓ）を算出すると、次の式（１）のように表わされる。なお、Ｇ（ｓ）は、ＰＬＬ変調器の伝達関数を表わすものとする。但し、ｓ＝ｊωである。
【数１】
2006203805.tif 000003
【０００７】
さらに、前述の式（１）におけるΦＭＯＤ（ｓ）を整理すると、次の式（２）のようになる。
【数２】
2006203805.tif 000004
【０００８】
図１０は、図８に示すＰＬＬ変調器の周波数特性を表わす図であり、横軸に周波数（Ｈｚ）、縦軸に信号のゲイン（ｄＢ）を示している。図８の分周器３４に設定する分周比に加えられた変調信号Ｓ３８は、図１０に示すように伝達関数Ｇ（s）の低域通過特性により高域周波数成分が遮断されており、また、加算器３９で足しあわされる変調信号Ｓ４０は、図１０に示すように伝達関数１−Ｇ（s）の高域通過特性により低域周波数成分が遮断される。したがって、合成信号Ｓ３３には、等価的に、図１０の破線で示したフラットな特性がかけられてＶＣＯ３３の制御電圧端子に与えられることになる。このことは、前述の式（１）における変調信号Ｓ３６の伝達関数ΦＭＯＤ（ｓ）を整理して得られた次の式（２）からも明らかである。その結果、ＶＣＯ３３からはＰＬＬ変調器の帯域外までおよぶ広帯域なＲＦ変調信号Ｓ３４を出力させることが可能となる。
【０００９】
ここで、図８に示すＰＬＬ変調器の変調精度に影響を与える構成要素に注目してみる。前述のように、２点変調はＰＬＬ帯域内及びＰＬＬ帯域外の２箇所で変調をかける方式であるが、変調の方法がＰＬＬ帯域内とＰＬＬ帯域外とでそれぞれ異なっている。ＰＬＬ帯域内の変調は、分周比に対してディジタル回路で分周比切り替えを行うことにより周波数変調をかける。ＰＬＬ帯域内変調部で発生するノイズ及びスプリアスは、Ｇ（ｓ）で示される低域通過特性により抑圧できるため、安定性の高い変調が可能である。一方、ＰＬＬ帯域外の変調は、変調信号Ｓ３６をＤ／Ａ変換器３６でＤ／Ａ変換して変調をかけることになるが、ここでＤ／Ａ変換器３６に起因するノイズが問題となる。これは、Ｄ／Ａ変換器３６によってディジタル信号をアナログ信号に変換して出力する際には周波数特性が高域で劣化する。具体的には、折り返しノイズ及び歪みや回路間の干渉によって生じる不要波であるスプリアスが発生する。
【００１０】
そこで、このようなノイズを取り除く方法の一例として、非特許文献１に挙げるような手法がある。この文献には２点変調方式のＰＬＬ変調回路の具体構成が示されており、ここではＤ／Ａ変換器に起因するノイズを取り除くために低域通過フィルタをＤ／Ａ変換器の後段に配置することで対処している。
【特許文献１】米国特許第６，２１１，７４７号明細書
【非特許文献１】K.C. Peng, C.H. Huang, C.N. Pan and T.S. Horng, "High-performance bluetooth transmitters using two-point delta-sigma modulation", Electronics Letters, vol.40, No.9, 2004, pp.544-545
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、図８に示すような従来のＰＬＬ変調器や非特許文献１で提案されている変調回路では、高域側の変調を行うための変調信号をディジタル信号からアナログ信号に変換するためのＤ／Ａ変換器３６の後段に、ノイズやスプリアスを除去するためのフィルタ３７を設ける必要がある。ところが、このようなフィルタ３７はアナログフィルタであるため一般的に面積が大きなものとなってしまい、またＬＳＩの製造上の個体差（ばらつき）によって特性が変動し、付加的な調整が必要となるなどのペナルティが生じる可能性がある。これらは、ＰＬＬ変調器を含む通信機器のコストを増大させる要因となり、また、携帯型の移動無線機などの小型化を阻害する要因となる。
【００１２】
本発明はこのような事情に鑑みてなされたものであり、変調信号をアナログ信号に変換するＤ／Ａ変換器の後段にアナログフィルタを設けなくてもノイズが適正に除去されて変調がかけられるようにし、小型かつ低コストで広帯域な変調を行えるようなＰＬＬ変調器、及びそのＰＬＬ変調器を搭載した通信機器及び移動無線機を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明のＰＬＬ変調器は、ＰＬＬ回路に入力された２つの変調信号に基づいて２点変調を行うことにより位相変調信号を生成するＰＬＬ変調器であって、位相変調信号を分周する分周器に対して第１の変調信号を入力する第１の変調ルートと、位相変調信号を生成する電圧制御発振器に対して、Ｄ／Ａ変換器でアナログ変換した第２の変調信号を入力する第２の変調ルートとを有し、第２の変調ルートは、第１の変調信号及び第２の変調信号のノイズを抑圧して電圧制御発振器へ入力する第１の濾波手段と、Ｄ／Ａ変換器の前段に設置され、アナログ変換される前の第２の変調信号に対して第１の濾波手段の周波数特性の逆周波数特性を付与する第２の濾波手段とを備える構成を採る。
【００１４】
このような構成によれば、第１の変調信号に起因するノイズは第１の濾波手段によって容易に抑制することができる。さらに、Ｄ／Ａ変換器に起因する第２の変調信号のノイズは、第２の濾波手段が、第１の濾波手段の周波数特性とは逆特性の周波数特性（つまり、逆周波数特性）を、Ｄ／Ａ変換器へ入力する前の第２の変調信号に対して付与する。これによって、第１の濾波手段を通過する第２の変調信号のノイズは除去される。したがって、第１の濾波手段からは全てのノイズが除去された変調信号が電圧制御発振器へ入力されるので、電圧制御発振器からはノイズのない安定したＲＦ変調信号を出力することができる。このような構成によって、Ｄ／Ａ変換器の後段にノイズを抑制するためのアナログフィルタを設ける必要がなくなるので、広帯域なＰＬＬ変調器を低コストかつ小型に実現することができる。
【００１５】
また、本発明のＰＬＬ変調器は、前記発明の構成に加えて、さらに、位相変調信号を帰還してその位相変調信号と第２の変調信号との差分信号を計算し、計算された差分信号に基づいて逆周波数特性の補正係数を生成し、その補正係数を第２の濾波手段へ付与する濾波係数生成手段を備える構成を採る。
【００１６】
このような構成によれば、製造ばらつきなどによって第１の濾波手段の周波数特性がばらついた場合でも、Ｄ／Ａ変換器で発生した第２の変調信号のノイズを完全に除去することができる。すなわち、電圧制御発振器から出力される位相変調信号を復調した後に、濾波係数生成手段が、復調された位相変調信号と第２の変調信号との差分信号を計算する。そして、濾波係数生成手段が、計算された差分信号に基づいて逆周波数特性の補正係数を生成し、その補正係数を第２の濾波手段へ付与する。これによって、第１の濾波手段の周波数特性が変動しても、第２の濾波手段は、その変動分を補正した逆周波数特性を第２の変調信号に付与してから第１の濾波手段へ入力する。その結果、第１の濾波手段からはノイズのない安定した変調信号を電圧制御発振器へ入力することができる。
【００１７】
また、本発明のＰＬＬ変調器は、前記発明の構成に加えて、さらに、ＰＬＬ回路を構成する位相比較器へ入力する基準信号を第１の変調信号に基づいて生成する基準信号生成手段を備え、Ｄ／Ａ変換器でアナログ変換された第２の変調信号は、基準信号生成手段で生成された基準信号と分周器から出力された分周比信号とによって位相比較器で生成された位相比較信号に加算されて第１の濾波手段へ入力される構成をとる。
【００１８】
このような構成によれば、第２の濾波手段によって第１の濾波手段の逆周波数特性を付与し、その上で位相比較器と第１の濾波手段との間にある加算器に第２の変調信号を入力する。これにより、従来のＰＬＬ変調器のように、等価的に、フラットな周波数特性が得られる伝達関数１−Ｇ（ｓ）の高域通過特性を持つ変調信号を入力したことになる。加えて、第２の濾波手段によるプリエンファシス後にＤ／Ａ変換器によってアナログ変調信号に変換した際に生じるノイズを第１の濾波手段で抑圧できるため、Ｄ／Ａ変換器の後段のアナログフィルタを取り除くことができ、小型かつ低コストなＰＬＬ変調器を実現することができる。
【００１９】
また、本発明のＰＬＬ変調器は、前記発明の構成において、第２の濾波手段はディジタルフィルタである構成を採る。
【００２０】
このような構成によれば、Ｄ／Ａ変換器の後段のアナログフィルタを取り除くことができると共に、第２の濾波手段はディジタルフィルタにすることができるので、ＰＬＬ変調器をさらに小型化かつ低コスト化することが可能となる。
【００２１】
また、本発明は、前記発明のいずれかのＰＬＬ変調器を搭載した通信機器や移動無線機を実現することもできる。
【００２２】
このような構成によれば、小型かつ低コストなＰＬＬ変調器を搭載することにより、小型で安価な通信機器や移動無線機を実現することができる。
【発明の効果】
【００２３】
本発明のＰＬＬ変調器によれば、ディジタル信号に対応できる第２の濾波手段（例えば、プリエンファシスフィルタ）を用いているため、ＰＬＬ変調器の回路構造がシンプルになるのでＰＬＬ変調器を小型かつ低コストで実現することができる。さらに、第２の濾波手段としてプリエンファシスフィルタを用いることによって、Ｄ／Ａ変換器の後段にノイズ抑制用のアナログフィルタを設置する必要がないので、ＰＬＬ変調器のさらなる小型化と低コスト化に寄与することができる。特に、Ｄ／Ａ変換器の後段のアナログフィルタを取り除くことによって周波数シンセサイザを低コストで実現することができる。また、ディジタル回路で実現可能なプリエンファシスフィルタを用いているため、広帯域に亘って低ノイズの変調を実現することができ、かつＬＳＩに集積することが可能となるため低コスト化が実現可能である。
【発明を実施するための最良の形態】
【００２４】
＜発明の概要＞
本発明のＰＬＬ変調器は、分周器に分周比変調信号（第１の変調信号）をかける第１の変調ルートと、ＶＣＯに直接変調信号（第２の変調信号）をかける第２の変調ルートとによって２点変調を行うように構成されている。このように構成されたＰＬＬ変調器において、第２の変調ルートにおけるＤ／Ａ変換器の前段に、ループフィルタ（第１の濾波手段）の周波数特性の逆特性である逆周波数特性を有するプリエンファシスフィルタ（第２の濾波手段）を設ける。これによって、第２の変調信号の帯域幅が制限されないようにする。さらに、Ｄ／Ａ変換器からの第２の変調信号をＰＬＬ部におけるループフィルタの前段へ入力する。これによって、Ｄ／Ａ変換器で発生するスプリアスや折り返しノイズをループフィルタによって抑圧して、ノイズのない変調信号をＶＣＯの制御電圧端子へ直接供給することができる。このような構成によって、広帯域かつ低ノイズの変調が実現できると共に、Ｄ／Ａ変換器の後段のアナログフィルタを除去してディジタルフィルタであるプリエンファシスフィルタを設置することにより、ＰＬＬ変調器の小型化・低コスト化を図ることができる。
【００２５】
以下、図面を用いて、本発明におけるＰＬＬ変調器の実施の形態の幾つかを詳細に説明する。尚、各実施の形態に用いる図面において、同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。
【００２６】
＜実施の形態１＞
図１は、本発明の実施の形態１に係るＰＬＬ変調器の構成を示すブロック図である。図１に示すように、広帯域な変調が可能なＰＬＬ変調器は、制御電圧端子に入力される信号Ｓ３の電圧に応じて発振周波数が変化するＶＣＯ３と、ＶＣＯ３から出力されるＲＦ変調信号Ｓ４の周波数を分周する分周器４と、分周器４の出力信号Ｓ５と基準信号Ｓ０の位相を比較して位相差に応じた信号Ｓ１を出力する位相比較器１と、位相比較器１の出力信号Ｓ１とＤ／Ａ変換器６の出力であるアナログの変調信号Ｓ１０とを加算する加算器９と、加算器９の出力信号Ｓ２を平滑化した信号Ｓ３をＶＣＯ３の制御電圧端子へ入力するループフィルタ（第１の濾波手段）２とを有するＰＬＬ部１０を備えている。
【００２７】
さらに、ＰＬＬ変調器は、変調信号Ｓ６とチャネル選択信号Ｓ１１とに基づいて分周比を生成して分周器４へ信号Ｓ８を出力する分周比生成部８と、入力された変調信号Ｓ６に対してループフィルタ２の周波数特性とは逆の周波数特性（つまり、逆周波数特性）を付与するプリエンファシスフィルタ（第２の濾波手段）７と、プリエンファシスフィルタ７の出力信号Ｓ９をアナログ信号に変換するＤ／Ａ変換器６とを備えている。
【００２８】
次に、図１に示す実施の形態１におけるＰＬＬ変調器の動作について説明するが、２点変調によってＲＦ変調信号を生成する通常の動作は周知の内容であるので省略し、アナログフィルタを取り除きプリエンファシスフィルタ７を用いて低ノイズに変調処理を行う動作を中心に説明する。
【００２９】
図１に示す実施の形態１のＰＬＬ変調器では、従来のＰＬＬ変調器と異なり、分周器４及び位相比較器１の出力部に変調波を入力する２点変調の構成となっている。分周器４に変調をかける場合は、変調信号Ｓ６には伝達関数Ｇ（ｓ）の低域通過特性がかけられる。ここで、分周器４に対して入力される信号Ｓ８は、変調信号Ｓ６及びチャネル選択信号Ｓ１１に基づいて、分周器４に変調をかけるために分周比を生成する分周比生成部８で生成された信号である。
【００３０】
次に、位相比較器１の出力部とループフィルタ２の入力部との間に設置された加算器９に変調信号Ｓ１０を入力する場合について説明する。この位置（つまり、加算器９）に通常の変調信号Ｓ１０を入力する場合は、ループフィルタ２で帯域が制限された後にＶＣＯ３の制御電圧端子に変調波が入力されるため、変調信号Ｓ１０の伝達関数はＰＬＬ変調器の伝達関数Ｇ（ｓ）に依存することになる。
【００３１】
そこで、実施の形態１では、Ｄ／Ａ変換器６の前段にプリエンファシスフィルタ７を設け、このプリエンファシスフィルタ７によってループフィルタ２の周波数特性の逆特性（逆周波数特性）を付与し、その上で位相比較器１及びループフィルタ２の間にある加算器９へ変調信号Ｓ１０を入力する。これにより、従来の（つまり、図８の）Ｄ／Ａ変換器３６の後段にアナログのフィルタ３７があるＰＬＬ変調器のように、等価的にフラットな特性の変調信号Ｓ３をＶＣＯ３の制御電圧端子に入力したことになる。
【００３２】
加えて、プリエンファシスフィルタ７で変調信号のプリエンファシスを行った後に、Ｄ／Ａ変換器６によってアナログ変調信号Ｓ１０に変換した際に生じるノイズをループフィルタ２によって抑圧することができるので、Ｄ／Ａ変換器６の後段のアナログフィルタを取り除くことができる。結果として、小型かつ低コストで広帯域変調が可能なＰＬＬ変調器を実現することができる。
【００３３】
図２は、図１に示すＰＬＬ変調器の動作を説明するための伝達関数を表わす図である。したがって、図２を用いて図１に示すＰＬＬ変調器の動作についてさらに詳しく説明する。各構成要素の伝達特性は図２の各構成要素の枠内に示されている。例えば、位相比較器１の伝達特性はＫｐ、ループフィルタ２の伝達特性はＦ（ｓ）である。また、入力される基準信号Ｓ０の伝達関数をΦＲＥＦ（ｓ）、入力される変調信号Ｓ６の伝達関数をΦＭＯＤ（ｓ）、出力されるＲＦ変調信号Ｓ４の伝達関数をΦＶＣＯ（ｓ）とする。
【００３４】
このときのＲＦ変調信号Ｓ４の伝達関数ΦＶＣＯ（ｓ）を算出すると、次の式（３）のように表わされる。なお、Ｇ（ｓ）はＰＬＬ変調器の伝達関数を表わすものとする。但し、ｓ＝ｊωである。
【数３】
2006203805.tif 000005
【００３５】
式（３）より、第２項における伝達関数は、変調信号Ｓ６の伝達関数ΦＭＯＤ（ｓ）にＰＬＬ変調器の伝達関数Ｇ（ｓ）がかけられた形になっていない。すなわち、変調信号Ｓ６はＰＬＬ変調器の周波数特性とは無関係になり、独立した広帯域変調が可能となることを意味している。
【００３６】
このようにして、実施の形態１のＰＬＬ変調器は、Ｄ／Ａ変換器６の出力段にアナログフィルタを用いることなく、ループフィルタ２の逆特性を有するプリエンファシスフィルタ７の後段に設置したＤ／Ａ変換器６から、加算器９に対して変調信号Ｓ１０を直接かけている。さらに、Ｄ／Ａ変換器６で発生したノイズを加算器９の後段に設けたループフィルタ２によって抑圧し、ノイズのない変調信号Ｓ３をＶＣＯ３の制御電圧端子に入力している。これによって、ＰＬＬ変調器を小型かつ低コストに構成して最適な変調を行い、広帯域かつ低ノイズなＲＦ変調信号Ｓ４を生成することができる。
【００３７】
＜実施の形態２＞
図３は、本発明の実施の形態２に係るＰＬＬ変調器の構成を示すブロック図である。また、図４は、図３のＰＬＬ変調器の動作を説明するための伝達関数を表わす図である。図３に示す実施の形態２のＰＬＬ変調器が図１に示す実施の形態１のＰＬＬ変調器と異なるところは、ＶＣＯ３の出力のＲＦ変調信号Ｓ４を復調する復調器５と、復調器５の出力信号Ｓ１２と変調信号Ｓ６とを比較して差分を計算して差分信号Ｓ１３を出力し、その差分信号Ｓ１３に基づいてプリエンファシスフィルタ７の係数を変更して周波数特性を補償するフィルタ係数生成部（濾波係数生成手段）１１とが追加された点である。
【００３８】
例えば、図１に示すＰＬＬ変調器では、ＬＳＩの製造上の個体差（ばらつき）などによってループフィルタ２の特性が変動した場合に、変調精度が劣化する可能性がある。そこで、実施の形態２のＰＬＬ変調器では、図３に示すように、復調器５とフィルタ係数生成部１１を追加した回路構成にして、プリエンファシスフィルタ７が正確にループフィルタ２の逆特性を維持できるようにし、ループフィルタ２でノイズを完全に除去できるようにしている。
【００３９】
つまり、ＶＣＯ３の出力のＲＦ変調信号Ｓ４をフィードバックして復調器５によって復調信号Ｓ１２とした後、フィルタ係数生成部１１が、元の変調信号Ｓ６と復調信号Ｓ１２とを比較して差分を計算する。そして、計算された差分信号Ｓ１３をプリエンファシスフィルタ７に供給することにより、プリエンファシスフィルタ７はフィルタ係数として反映する。これによって、プリエンファシスフィルタ７は、フィルタ係数を変更してループフィルタ２の逆周波数特性を生成する。その結果、ループフィルタ２の周波数特性のばらつきに関わらず、ＶＣＯ３はノイズレスの安定したＲＦ変調信号Ｓ４を出力することができる。
【００４０】
なお、図４におけるＰＬＬ変調器の伝達関数を表わす図は、実施の形態１で示した図２のＰＬＬ変調器の伝達関数を表わす図に対して、ＶＣＯ３の出力からＲＦ変調信号Ｓ４の伝達関数ΦＶＣＯ（ｓ）がプリエンファシスフィルタ７にフィードバックされ、プリエンファシスフィルタ７において、変調信号Ｓ６の伝達関数ΦＭＯＤ（ｓ）とＰＬＬ変調器の伝達関数Ｇ（ｓ）との差分が求められる点が異なるのみである。
【００４１】
＜実施の形態３＞
図５は、本発明の実施の形態３に係るＰＬＬ変調器の構成を示すブロック図である。図５に示す実施の形態３のＰＬＬ変調器が図３に示す実施の形態２のＰＬＬ変調器と異なるところは、変調信号Ｓ６に基づいて変調された基準信号Ｓ１４を生成し、その基準信号Ｓ１４を位相比較器１へ入力するための基準信号生成部１２が追加された点のみである。それ以外の構成は図３に示す実施の形態２のＰＬＬ変調器と全く同じであるので重複する構成の説明は省略する。
【００４２】
次に、図５に示す実施の形態３のＰＬＬ変調器の動作について説明する。実施の形態３では、基準信号Ｓ１４及び位相比較器１の出力段に変調信号を入力する構成となっている。基準信号Ｓ１４に変調をかける場合は、基準信号生成部１２に変調信号Ｓ６を入力して変調された基準信号Ｓ１４を生成することによって実現される。
【００４３】
また、基準信号Ｓ１４に変調をかける場合は、変調信号Ｓ６には伝達関数Ｇ（ｓ）の低域通過特性がかけられる。そして、位相比較器１の出力段とループフィルタ２の入力段との間に設置された加算器９に第２の変調信号Ｓ１０を入力する。この位置（つまり、加算器９）に通常の変調信号Ｓ１０を入力する場合は、ループフィルタ２で帯域が制限された後にＶＣＯ３の制御電圧端子に変調信号Ｓ３を入力することになるため、変調信号Ｓ６の伝達関数はＰＬＬ変調器の伝達関数Ｇ（ｓ）に依存する。
【００４４】
そこで、実施の形態３では、プリエンファシスフィルタ７によってループフィルタ２の逆特性を付与し、その上で位相比較器１とループフィルタ２との間にある加算器９に変調信号Ｓ１０を入力する。これにより、従来のＰＬＬ変調器のように、等価的に、フラットな周波数特性が得られる変調信号Ｓ６を入力したことになる。加えて、プリエンファシスフィルタ７によるプリエンファシス後にＤ／Ａ変換器６によってアナログ変調信号Ｓ１０に変換した際に生じるノイズをループフィルタ２で抑圧できるため、Ｄ／Ａ変換器６の後段のフィルタを取り除くことができ、小型かつ低コストなＰＬＬ変調器を実現することができる。
【００４５】
図６は、図５に示すＰＬＬ変調器の動作を説明するための伝達関数を表わす図である。ここで、図６を用いて図５に示すＰＬＬ変調器の動作についてさらに詳しく説明する。各構成要素の伝達特性はそれぞれの構成要素の枠内に示されている。例えば、位相比較器１の伝達特性はＫｐ、ループフィルタ２の伝達特性はＦ（ｓ）である。また、入力される基準信号Ｓ０の伝達関数をΦＲＥＦ（ｓ）、入力される変調信号Ｓ６の伝達関数をΦＭＯＤ（ｓ）、出力されるＲＦ変調信号Ｓ４の伝達関数をΦＶＣＯ（ｓ）とする。
【００４６】
このときのＲＦ変調信号の伝達関数ΦＶＣＯ（ｓ）を算出すると、次の式（４）のように表わされる。なお、Ｇ（ｓ）はＰＬＬ変調器の伝達関数を表わすものとする。但し、ｓ＝ｊωである。
【数４】
2006203805.tif 000006
【００４７】
式（４）より、ＲＦ変調信号の伝達関数は、ΦＭＯＤ（ｓ）にＧ（ｓ）がかけられた形になっていない。すなわち、変調信号Ｓ６はＰＬＬ変調器の周波数特性とは無関係になり、独立した広帯域変調が可能となる。
【００４８】
実施の形態３の場合も、実施の形態２と同様に、製造ばらつきによってループフィルタ２の特性が変動した場合でも、プリエンファシスフィルタ７が正確に逆特性を維持できるように、ＶＣＯ３の出力をフィードバックして元の変調信号Ｓ６と比較することで差分を計算し、その差分信号Ｓ９をプリエンファシスフィルタ７の係数として反映できるように、復調器５とフィルタ係数生成部１１を設けているが、この説明は重複するので省略する。
【００４９】
＜実施の形態４＞
上記の各実施の形態で述べたＰＬＬ変調器を搭載した構成を通信機器や移動無線機（例えば、携帯電話など）に適用することもできる。図７は、本発明のＰＬＬ変調器を搭載した通信機器の一構成例を示すブロック図である。この通信機器は、送信データ信号入力端子９０１、振幅位相成分抽出部９０２、振幅信号処理部９０３、位相変調部９０４、非線形増幅部９０５、及び送信出力端子９０６を備えた構成となっている。このとき、位相変調部９０４に本発明のＰＬＬ変調器を適用することができる。
【００５０】
図７において、送信データ信号入力端子９０１より送信データ信号を入力すると、振幅位相成分抽出部９０２によって、送信データ信号から振幅成分変調信号と位相成分変調信号とが抽出される。そして、振幅成分変調信号によって振幅信号処理部９０３を介して非線形増幅部９０５の電源電圧値が設定される。また、位相変調部９０４によって、角周波数を有する搬送波を位相成分変調信号で位相変調させた位相変調波が生成され、非線形増幅部９０５に入力される。
【００５１】
そして、非線形増幅部９０５の出力には、非線形増幅部９０５の電源電圧値と位相変調部９０４の出力信号である位相変調波とを掛け合わせた信号が、非線形増幅部９０５の利得Ｇだけ増幅されて、ＲＦベクトル変調波（ＲＦ変調信号）として出力される。このとき、非線形増幅部９０５に入力される変調波は、一定の包絡線レベルの変調波である位相変調波であるため、高周波増幅器として効率の良い非線形増幅器を使用することができる。以上のように、本発明のＰＬＬ変調器を搭載することにより、通信機器や移動無線機を小型かつ低コストに提供することができる。
【産業上の利用可能性】
【００５２】
本発明の広帯域変調が可能なＰＬＬ変調器は、小型かつ低コストに実現することができるので、通信装置、携帯型の移動無線機、あるいは無線基地局装置などに有効に利用することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態１に係るＰＬＬ変調器の構成を示すブロック図
【図２】図１のＰＬＬ変調器の動作を説明のための伝達関数を表わす図
【図３】本発明の実施の形態２に係るＰＬＬ変調器の構成を示すブロック図
【図４】図３のＰＬＬ変調器の動作を説明のための伝達関数を表わす図
【図５】本発明の実施の形態３に係るＰＬＬ変調器の構成を示すブロック図
【図６】図５のＰＬＬ変調器の動作を説明のための伝達関数を表わす図
【図７】本発明のＰＬＬ変調器を搭載した通信機器の一例を示すブロック図
【図８】従来のＰＬＬ変調器の構成を示すブロック図
【図９】図８のＰＬＬ変調器の動作を説明のための伝達関数を表わす図
【図１０】図８のＰＬＬ変調器の周波数特性を表わす図
【符号の説明】
【００５４】
１  位相比較器
２  ループフィルタ（第１の濾波手段）
３  ＶＣＯ（電圧制御発振器）
４  分周器
５  復調器
６  Ｄ／Ａ変換器
７  プリエンファシスフィルタ（第２の濾波手段）
８  分周比生成部
９  加算器
１０  ＰＬＬ部
１１  フィルタ係数生成部（濾波係数生成手段）
１２  基準信号生成部
９０２  振幅位相成分抽出部
９０３  振幅信号処理部
９０４  位相変調部
９０５  非線形増幅部
【図１】
2006203805.tif 000007
【図２】
2006203805.tif 000008
【図３】
2006203805.tif 000009
【図４】
2006203805.tif 000010
【図５】
2006203805.tif 000011
【図６】
2006203805.tif 000012
【図７】
2006203805.tif 000013
【図８】
2006203805.tif 000014
【図９】
2006203805.tif 000015
【図１０】
2006203805.tif 000016