(57)【要約】    【課題】      広帯域かつ分解能の高い広帯域Ｄ／Ａコンバータ及びその広帯域Ｄ／Ａコンバータを用いた広帯域電力増幅装置を簡単な回路構成で実現すること。    【解決手段】  帯域分割部３が入力されたデジタル包絡線信号を周波数帯域ごとに分割する。そして、ｎ系統のＤ／Ａコンバータ５−１〜５−ｎが、分割されたデジタル包絡線信号をそれぞれ個別にアナログ信号に変換する。さらに、変換されたアナログ信号は、それぞれの系統のアップコンバータ６−１〜６−ｎによって適切な周波数帯域へアップコンバートされる。そして、アップコンバートされたアナログ信号は、加算器７によって加算されて元のデジタル包絡線信号に対応するアナログ包絡線信号として送出される。  【選択図】      図１
2006211112.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号をｎ個（ｎは２以上の整数）の帯域に分割する帯域分割手段と、
前記帯域分割手段によって分割されたｎ個のデジタル信号を、それぞれ個別にアナログ信号に変換するＤ／Ａ変換手段と、
前記Ｄ／Ａ変換手段から出力されたアナログ信号の少なくとも（ｎ−１）個を、それぞれ個別に正弦波を乗算することによりアップコンバートする周波数変換手段と、
前記複数の周波数変換手段から出力されたｎ個のアナログ信号を加算する加算手段と、
を備えることを特徴とする広帯域Ｄ／Ａコンバータ。
【請求項２】
前記周波数変換手段において乗算する正弦波の相互の位相関係を補正する位相補正手段を備えることを特徴とする請求項１に記載の広帯域Ｄ／Ａコンバータ。
【請求項３】
前記位相補正手段は、前記帯域分割手段へ入力されるデジタル信号と前記加算手段から出力されるアナログ信号とを比較して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項２に記載の広帯域Ｄ／Ａコンバータ。
【請求項４】
前記位相補正手段は、前記加算手段から出力されるアナログ信号の周波数スペクトラムのピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項２に記載の広帯域Ｄ／Ａコンバータ。
【請求項５】
前記位相補正手段は、前記加算手段から出力されるアナログ信号の周波数スペクトラムの隣り合うピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項２に記載の広帯域Ｄ／Ａコンバータ。
【請求項６】
前記帯域分割手段へ入力されるデジタル信号は、直交変調波の包絡線を表す信号であることを特徴とする請求項１乃至請求項５のいずれかに記載の広帯域Ｄ／Ａコンバータ。
【請求項７】
デジタル信号をｎ個（ｎは２以上の整数）の帯域に分割する帯域分割手段と、
前記帯域分割手段によって分割されたｎ個のデジタル信号を、それぞれ個別にアナログ信号に変換するＤ／Ａ変換手段と、
前記Ｄ／Ａ変換手段から出力されたアナログ信号の少なくとも（ｎ−１）個を、それぞれ個別に正弦波を乗算することによりアップコンバートする周波数変換手段と、
前記周波数変換手段から出力されたｎ個のアナログ信号を、それぞれ個別に増幅する増幅手段と、
前記増幅手段によって増幅されたｎ個のアナログ信号を加算する加算手段と、
を備えることを特徴とする広帯域電力増幅装置。
【請求項８】
前記周波数変換手段において乗算する正弦波の相互の位相関係を補正する位相補正手段を備えることを特徴とする請求項７に記載の広帯域電力増幅装置。
【請求項９】
前記位相補正手段は、前記帯域分割手段へ入力されるデジタル信号と前記加算手段から出力されるアナログ信号とを比較して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項８に記載の広帯域電力増幅装置。
【請求項１０】
前記位相補正手段は、前記加算手段から出力されるアナログ信号の周波数スペクトラムのピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項８に記載の広帯域電力増幅装置。
【請求項１１】
前記位相補正手段は、前記加算手段から出力されるアナログ信号の周波数スペクトラムの隣り合うピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正することを特徴とする請求項８に記載の広帯域電力増幅装置。
【請求項１２】
前記帯域分割手段へ入力されるデジタル信号は、直交変調波の包絡線を表す信号であることを特徴とする請求項７乃至請求項１１のいずれかに記載の広帯域電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＥＲ（Envelope Elimination and Restoration）方式を用いた電力増幅器においてデジタル包絡線信号をアナログ包絡線信号に変換する広帯域Ｄ／Ａコンバータ、及びデジタル包絡線信号をアナログ包絡線信号に変換した後に振幅増幅を行う広帯域電力増幅装置に関する。
【背景技術】
【０００２】
従来より、位相・振幅の両方が変調された信号を効率よく増幅する電力増幅装置として、ＥＥＲ方式を用いた電力増幅装置が提案されている（例えば、特許文献１参照）。図１６は、ＥＥＲ方式を用いた従来の電力増幅装置の構成を示すブロック図である。以下、図１６にしたがってＥＥＲ方式を用いた広帯域電力増幅装置１０１について概略説明する。デジタル信号処理部１０２は、入力された情報を表わすデジタル情報信号からベースバンド帯のＩ信号とＱ信号を生成する。これらのＩ信号とＱ信号は包絡線信号生成部１０３に入力され、振幅・位相変調された信号の包絡線を表わすデジタル包絡線信号が生成される。そして、生成されたデジタル包絡線信号はＤ／Ａコンバータ１０４に入力されてアナログ包絡線信号に変換される。アナログ包絡線信号は広帯域増幅器１０５で増幅され、非線形増幅器１０６の電源端子へ入力される。これにより、非線形増幅器１０６への供給電力は包絡線に応じて線形に変化する。
【０００３】
一方、デジタル信号処理部１０２の出力であるＩ信号とＱ信号は、Ｄ／Ａコンバータ１０７ａ、１０７ｂへ入力されてアナログ信号に変換される。そして、アナログ信号に変換されたＩ信号とＱ信号は直交変調器１０８へ入力され、位相・振幅変調された高周波信号に変換される。さらに、この位相・振幅変調された高周波信号は比較器１０９に入力され、振幅情報の取り除かれた一定振幅の位相信号に変換される。そして、一定振幅の位相信号は非線形増幅器１０６に入力されて送信レベルにまで増幅される。このとき、非線形増幅器１０６の電源端子への供給電力が包絡線に応じて線形に変化するため、非線形増幅器１０６は効率のよい飽和領域で動作を行いながら、その出力信号は包絡線に応じて線形に変化する。以上のようにして、ＥＥＲ方式を用いた広帯域電力増幅装置１０１は高効率に線形増幅を行うことができる。つまり、非線形増幅器１０６の出力信号は、比較器１０９の出力の一定振幅の位相信号で位相変調された信号となり、一方、非線形増幅器１０６の電源端子へ供給する電力が広帯域増幅器１０５の出力の包絡線信号によって変化するため、結果的に、非線形増幅器１０６の出力信号は広帯域増幅器１０５の出力の包絡線信号で振幅変調された信号になる。そのため、所望の入力信号を線形に増幅した出力信号が非線形増幅器１０６より送信されることになる。このようにして、非線形増幅器１０６は飽和領域で動作するため、ＥＥＲ方式の電力増幅装置１０１は高効率となる。
【０００４】
ここで、デジタル信号で処理が行われるのは、デジタル信号処理部１０２と包絡線信号生成部１０３であり、その出力信号（つまり、Ｉ信号、Ｑ信号、及び包絡線信号）はそれぞれＤ／Ａコンバータ１０４，１０７ａ，１０７ｂでアナログ信号に変換される。図１７は、図１６のデジタル信号処理部１０２より出力されるＩ信号の周波数スペクトラムを示す特性図であり、横軸に周波数、縦軸にスペクトラムの強度を示している。なお、図示している信号はシンボルレートが３８４０ｓｐｓ（３８４０Ｈｚ）のＱＰＳＫ（Quadrature Phase Shift Keying：四位相偏移変調）信号である。図１７からＩ信号の周波数帯域はほぼシンボルレート程度であることが分かる。また、Ｑ信号の周波数スペクトラムもＩ信号とほぼ同じである。なお、送信フィルタはロールオフ率０．２２のルートレイズドコサインフィルタ（Root Raised Cosine Filter）を用いているので、図１６に示すように、Ｉ信号はデジタル信号処理部１０２にあるルートレイズドコサインフィルタ（図示せず）を通って出力されるため、図１７に示すように、Ｉ信号の帯域はシンボルレートと同程度である。このことはＱ信号についても同様である。
【０００５】
図１８は、図１６のデジタル信号処理部より出力される包絡線信号の周波数スペクトラムを示す特性図であり、横軸に周波数、縦軸にスペクトラムの強度を示している。図示している信号はシンボルレートが３８４０ｓｐｓ（３８４０Ｈｚ）のＱＰＳＫ信号である。図１８から包絡線信号の周波数スペクトラムの帯域はシンボルレートの数倍に広がっていることが分かる。つまり、包絡線信号（振幅信号）はフィルタを通過した信号に非線形な処理を行ったものであるので、帯域が図１８に示すようにシンボルレート（３８４０ｓｐｓ）の数倍に広がってしまう。そのため、アナログの包絡線信号（振幅信号）を生成するためのＤ／Ａコンバータ１０４には、Ｉ信号及びＱ信号を生成するＤ／Ａコンバータ１０７ａ，１０７ｂよりも広帯域な特性のものが必要となる。一般的に広帯域なＤ／Ａコンバータは分解能が低く、分解能の高いＤ／Ａコンバータは帯域が狭いというトレイドオフの関係がある。
【０００６】
また、Ｄ／ＡコンバータのＤ／Ａ変換速度を安定的に高速化した広帯域Ｄ／Ａ変換器も知られている（例えば、特許文献２参照）。この技術によれば、二つのＤ／Ａコンバータにｎビットのデジタルデータが並列に入力されると共に、高電位側基準電源ＶＤＤと低電圧側基準電源グランドＧＮＤとの電位差を二等分した基準電圧ＶＤＤ／２がＤ／Ａコンバータの接続点に供給される。さらに、各Ｄ／Ａコンバータから出力されるアナログ信号がそれぞれ個別のバッファアンプに入力される。そして、２つのバッファアンプからの信号を入力した選択回路は、デジタル入力信号の最上位ビットの信号に基づいて、２つのバッファアンプの出力信号の中からそれぞれ該当するデジタル信号に対応するアナログ出力信号を選択して出力する。これにより、デジタル入力信号をアナログ信号として高速に取り出すことができる。
【特許文献１】特表２００１−５１９６１２号公報
【特許文献２】特開平１０−２０９８７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、近年では広帯域かつ分解能の高いＥＥＲ方式の電力増幅装置に用いるための広帯域なＤ／Ａコンバータが要求されているが、そのような広帯域かつ分解能の高いＤ／Ａコンバータは高価でありかつ消費電力も大きい。つまり、帯域の広い包絡線信号をアナログ信号に変換するためには、図１６に示す電力増幅装置１０１におけるＤ／Ａコンバータ１０４は広帯域でなければならない。また、送信信号の品質の観点から精度の高いＤ／Ａコンバータが必要である。しかし、広帯域かつ高精度なＤ／Ａコンバータは高価であって消費電力も大きい。また、広帯域増幅器１０５は直流分を含む帯域の広い包絡線信号を増幅する。この広帯域増幅器１０５の効率はＥＥＲ増幅器全体の効率に影響を与えるために高効率に増幅する必要がある。しかし、直流分を含む広帯域な信号を増幅する増幅器は一般的に効率が低い。
【０００８】
また、特許文献２に開示された技術は、広帯域かつ比較的分解能の低いＤ／Ａコンバータを用いて広帯域かつ分解能の高いＤ／Ａコンバータを実現しているが、選択回路はＤ／Ａコンバータの動作速度に合わせて出力信号を選択して出力する必要がある。そのため、選択回路の動作速度が高くなって消費電力が増加すると共に、出力信号の選択精度が悪くなるおそれがある。また、分解能をさらに上げるためには、選択対象のＤ／Ａコンバータの数を増やす必要があるので、さらに選択回路の消費電力が増えると共に出力信号の選択精度を低下させるおそれがある。
【０００９】
本発明はかかる点に鑑みてなされたものであり、広帯域かつ分解能の高い広帯域Ｄ／Ａコンバータ及びその広帯域Ｄ／Ａコンバータを用いた広帯域電力増幅装置を簡単な回路構成で安価に提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の広帯域Ｄ／Ａコンバータは、デジタル信号をｎ個（ｎは２以上の整数）の帯域に分割する帯域分割手段と、前記帯域分割手段によって分割されたｎ個のデジタル信号を、それぞれ個別にアナログ信号に変換するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段から出力されたアナログ信号の少なくとも（ｎ−１）個を、それぞれ個別に正弦波を乗算することによりアップコンバートする周波数変換手段と、前記複数の周波数変換手段から出力されたｎ個のアナログ信号を加算する加算手段と、を備える構成を採る。
【００１１】
また、本発明の広帯域Ｄ／Ａコンバータは、前記周波数変換手段において乗算する正弦波の相互の位相関係を補正する位相補正手段を備える構成を採る。
【００１２】
また、本発明の広帯域Ｄ／Ａコンバータは、前記位相補正手段が、前記帯域分割手段へ入力されるデジタル信号と前記加算手段から出力されるアナログ信号とを比較して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
【００１３】
また、本発明の広帯域Ｄ／Ａコンバータは、前記位相補正手段が、前記加算手段から出力されるアナログ信号の周波数スペクトラムのピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
【００１４】
また、本発明の広帯域Ｄ／Ａコンバータは、前記位相補正手段が、前記加算手段から出力されるアナログ信号の周波数スペクトラムの隣り合うピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
【００１５】
また、本発明の広帯域Ｄ／Ａコンバータは、前記帯域分割手段へ入力されるデジタル信号が直交変調波の包絡線を表す信号である構成を採る。
【００１６】
また、本発明の広帯域電力増幅装置は、デジタル信号をｎ個（ｎは２以上の整数）の帯域に分割する帯域分割手段と、前記帯域分割手段によって分割されたｎ個のデジタル信号を、それぞれ個別にアナログ信号に変換するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段から出力されたアナログ信号の少なくとも（ｎ−１）個を、それぞれ個別に正弦波を乗算することによりアップコンバートする周波数変換手段と、前記周波数変換手段から出力されたｎ個のアナログ信号を、それぞれ個別に増幅する増幅手段と、前記増幅手段によって増幅されたｎ個のアナログ信号を加算する加算手段と、を備える構成を採る。
【００１７】
また、本発明の広帯域電力増幅装置は、前記周波数変換手段において乗算する正弦波の相互の位相関係を補正する位相補正手段を備える構成を採る。
【００１８】
また、本発明の広帯域電力増幅装置は、前記位相補正手段が、前記帯域分割手段へ入力されるデジタル信号と前記加算手段から出力されるアナログ信号とを比較して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
【００１９】
また、本発明の広帯域電力増幅装置は、前記位相補正手段が、前記加算手段から出力されるアナログ信号の周波数スペクトラムのピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
【００２０】
また、本発明の広帯域電力増幅装置は、前記位相補正手段が、前記加算手段から出力されるアナログ信号の周波数スペクトラムの隣り合うピーク間の位相関係を利用して、前記周波数変換手段における各々のアナログ信号の相互の位相関係を補正する構成を採る。
【００２１】
また、本発明の広帯域電力増幅装置は、前記帯域分割手段へ入力されるデジタル信号が、直交変調波の包絡線を表す信号である構成を採る。
【００２２】
すなわち、上記のような構成の広帯域Ｄ／Ａコンバータによれば、広帯域な包絡線信号を帯域ごとに分割し、それぞれを狭帯域なＤ／ＡコンバータでＤ／Ａ変換した後に、元の周波数に周波数変換して加算している。さらに、入力信号と出力信号とを用いて、各周波数変換器の相互間で位相差が生じないように位相制御を行っている。なお、出力信号のみを用いて各周波数変換器の位相差を制御することもできる。さらに、出力信号の周波数スペクトル上のピークが２本入る帯域で位相制御を行う制御部に取り込むことで、制御部内のＡ／Ｄコンバータを狭帯域にしている。これによって、帯域の広いデジタル包絡線信号をアナログ信号に変換するためにＤ／Ａコンバータを広帯域にする必要がなくなる。また、比較的精度の低いＤ／Ａコンバータを用いても送信信号の品質を高くすることができる。その結果、広帯域で高精度な広帯域Ｄ／Ａコンバータを比較的安価であって低消費電力で実現することができる。
【００２３】
また、上記のような構成の広帯域電力増幅装置によれば、帯域ごとにＤ／Ａ変換され、かつ周波数変換されたアナログ包絡線信号を、帯域ごとに適した増幅器によって増幅した後に加算している。さらに、アップコンバータ間の位相を制御することによって各増幅器間の通過位相特性の違いを補正している。これによって、増幅器は、直流を含む帯域の広い包絡線信号を増幅しても増幅効率を低下させるおそれはなくなる。
【発明の効果】
【００２４】
本発明によれば、Ｄ／Ａコンバータへ入力されるデジタル信号の帯域が狭いので、低速なＤ／Ａコンバータを用いて高速なＤ／Ａコンバータを構築することができる。また、一般的に低速なＤ／Ａコンバータは精度が高いので、上記のＤ／Ａコンバータの構築によって高速で高精度なＤ／Ａ変換を行うことができる。さらに、上記の構成の高速・高精度なＤ／Ａコンバータを用いることによって、安価に高速・高精度なＤ／Ａコンバータを実現することができる。また、本発明によれば、帯域分割されたアナログ信号を加算するので、前記の特許文献２に開示された技術のようなデジタル信号に対応するアナログ出力信号を選択するための選択回路が不要となる。このような選択回路が不要となることによって、アナログ出力信号の選択時における誤差をなくすことができるので、高精度なアナログ信号を送信することができる。
【００２５】
また、本発明によれば、広帯域な包絡線信号をＤ／Ａ変換するために帯域分割してＤ／Ａ変換を行うために、狭帯域なＤ／Ａコンバータを用いることができるので、広帯域Ｄ／Ａコンバータ及び広帯域電力増幅装置を安価に実現することができる。さらに、狭帯域なＤ／Ａコンバータを用いるため高精度化が可能である。また、アップコンバータの位相を制御することによって、周囲の環境や経年変化によるアップコンバータ間の位相差を補正するので、正しくＤ／Ａ変換を行うことができる。さらに、出力信号のみを用いてアップコンバータの位相を制御するため、入力信号とのタイミング合せなどの複雑な処理が不要となり、制御部におけるハードウェアの簡略化を図ることができる。また、周波数スペクトラムにおける隣り合う２本のピークを見てタイミングを合わせるため、制御部で用いられるＡ／Ｄコンバータの帯域を狭くすることができる。
【００２６】
また、本発明によれば、制御部で帯域の狭いＡ／Ｄコンバータを使うことによって、広帯域Ｄ／Ａコンバータ及び広帯域電力増幅装置が低コストで実現できる。さらに、制御部で帯域の狭いＡ／Ｄコンバータを使うことによって高精度になる。また、帯域ごとに増幅を行うため、高効率な包絡線信号の増幅が可能となる。さらに、増幅された信号を用いてアップコンバータの位相を制御するため、増幅器における通過位相特性のばらつきを補正することが可能である。また、包絡線信号を高効率に増幅するために、ＥＥＲ方式の増幅器全体の高効率化を図ることができる。
【発明を実施するための最良の形態】
【００２７】
《発明の概要》
本発明の広帯域Ｄ／Ａコンバータは、入力されたデジタル包絡線信号を周波数分割してアナログ信号に変換し、さらに、周波数分割された各アナログ信号をアップコンバートした後に加算してアナログ包絡線信号を生成している。これによって、低速なＤ／Ａコンバータを用いて高速かつ高精度なＤ／Ａコンバータを構築することができるので、結果的に、広帯域かつ分解能の高い広帯域Ｄ／Ａコンバータ及びその広帯域Ｄ／Ａコンバータを用いた広帯域電力増幅装置を実現することができる。
【００２８】
図１は、本発明における広帯域Ｄ／Ａコンバータの原理を説明するためのブロック図である。この広帯域Ｄ／Ａコンバータ１は、フーリエ変換計算部２、帯域分割部３、逆フーリエ変換計算部４−１〜４−ｎ、Ｄ／Ａコンバータ５−１〜５−ｎ、アップコンバータ６−１〜６−ｎ、及び加算器７を備えた構成となっている。
【００２９】
以下、図１を用いて本発明の広帯域Ｄ／Ａコンバータ１の動作原理について説明する。広帯域Ｄ／Ａコンバータ１において、デジタル包絡線信号はフーリエ変換計算部２に入力されて周波数領域に変換される。さらに、この周波数領域のデータは帯域分割部３で周波数帯域ごとに分割され、それぞれが逆フーリエ変換計算部４−１〜４−ｎで時間領域のデジタル信号に変換される。このとき、逆フーリエ変換計算部４−１〜４−ｎでは帯域ごとに最低周波数をゼロとして逆フーリエ変換を行うため、逆フーリエ変換計算部４−１〜４−ｎの出力信号であるデジタル信号は、フーリエ変換計算部２の入力信号に比べて狭帯域となる。
【００３０】
逆フーリエ変換計算部４−１〜４−ｎで逆フーリエ変換されたデジタル信号は、それぞれ、分解能が高くかつ低速度なＤ／Ａコンバータ５−１〜５−ｎでアナログ信号に変換される。そして、変換されたアナログ信号はそれぞれ対応するアップコンバータ６−１〜６−ｎを用いて適切な周波数帯域へアップコンバートされる。さらに、アップコンバートされた信号が加算器７で加算されることによって、元のデジタル包絡線信号はアナログ包絡線信号に変換される。このようにして、帯域分割部３による周波数分割、Ｄ／Ａコンバータ５−１〜５−ｎによるＤ／Ａ変換、アップコンバータ６−１〜６−ｎによるアップコンバート、及び加算器７による加算を行うことによって、デジタル包絡線信号を高速かつ高精度にアナログ包絡線信号へ変換することができる。なお、本発明では、アップコンバータ６−１がＤ／Ａコンバータ５−１から出力された第１の帯域の信号に直流信号を乗算し、結果的にアップコンバートしない場合も含む。
【００３１】
以下、図面を用いて、本発明における広帯域Ｄ／Ａコンバータの実施の形態の幾つかを詳細に説明する。尚、各実施の形態に用いる図面において、同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。
【００３２】
《実施の形態１》
図２は、本発明の実施の形態１における広帯域Ｄ／Ａコンバータの構成を示すブロック図である。図２における実施の形態１の広帯域Ｄ／Ａコンバータ１ａは、図１の広帯域Ｄ／Ａコンバータ１の原理図に基づいて構成されているので、図１と同一の構成要素は同一の符号が付されている。図２において、広帯域Ｄ／Ａコンバータ１ａは、デジタル包絡線信号を入力して周波数領域のデジタル包絡線信号にフーリエ変換するフーリエ変換計算部２と、周波数領域のデジタル包絡線信号を周波数帯域ごとのデジタル包絡線信号に分割する帯域分割部３と、周波数帯域ごとのデジタル包絡線信号を時間領域のデジタル包絡線信号に逆フーリエ変換する複数の逆フーリエ変換計算部４−１〜４−ｎと、それぞれの時間領域のデジタル包絡線信号を狭帯域なアナログ包絡線信号に変換する複数のＤ／Ａコンバータ５−１〜５−ｎと、Ｄ／Ａ変換時に生じる高調波成分を取り除くための複数の低域通過フィルタ（ＬＰＦ）８−１〜８−ｎと、それぞれのＬＰＦ８−１〜８−ｎから出力されたアナログ包絡線信号と分割された帯域に応じた周波数の正弦波信号（発振信号）とをミキシングするミキサ９−１〜９−ｎと、それぞれのミキサ９−１〜９−ｎへ入力するための正弦波信号を発生する発振器１０−１〜１０−ｎと、周波数変換時に生じた帯域外成分を除去する帯域通過フィルタ（ＢＰＦ）１１−１〜１１−ｎと、各ＢＰＦ１１−１〜１１−ｎから出力されたアナログ包絡線信号を加算して元のデジタル包絡線信号を所望のアナログ包絡線信号に変換して出力する加算器７とを備えた構成となっている。なお、図２におけるＬＰＦ８−１〜８−ｎ、ミキサ９−１〜９−ｎ、発振器１０−１〜１０−ｎ、及びＢＰＦ１１−１〜１１−ｎによって、図１のアップコンバータ６−１〜６−ｎが構成されている。
【００３３】
次に、図２に示す広帯域Ｄ／Ａコンバータ１ａの動作について説明する。本発明の広帯域Ｄ／Ａコンバータ１ａには、包絡線信号（以下、振幅信号ということもある）を表す時間領域のデジタル信号が入力される。そして、振幅信号を表わす時間領域のデジタル信号はフーリエ変換計算部２に入力され、周波数領域のデジタル包絡線信号に変換される。変換された周波数領域のデジタル包絡線信号は、帯域分割部３によって帯域ごとに分割される。さらに、帯域ごとに分割された周波数領域のデジタル包絡線信号は、逆フーリエ変換計算部４−１〜４−ｎへ入力され、それぞれ帯域分割されかつ周波数変換された時間領域のデジタル信号が生成される。
【００３４】
そして、逆フーリエ変換計算部４−１〜４−ｎの出力信号は、それぞれ、Ｄ／Ａコンバータ５−１〜５−ｎへ入力され、そこで狭帯域なアナログ信号を発生する。さらに、Ｄ／Ａコンバータ５−１〜５−ｎの出力信号はＬＰＦ８−１〜８−ｎに入力されてＤ／Ａ変換時に生じた高調波成分が取り除かれる。そして、ＬＰＦ８−１〜８−ｎの出力信号はミキサ９−１〜９−ｎのそれぞれの第１入力端子へ入力される。また、ミキサ９−１〜９−ｎの第２入力端子には、それぞれの発振器１０−１〜１０−ｎから、分割された帯域に応じた周波数の正弦波が入力される。これにより、ミキサ９−１〜９−ｎの出力信号は広帯域Ｄ／Ａコンバータ１ａの出力信号を元の周波数帯へ周波数変換したアナログ信号となる。また、ミキサ９−１〜９−ｎの出力信号はそれぞれＢＰＦ１１−１〜１１−ｎに入力され、周波数変換時に生じる帯域外成分が除去される。そして、ＢＰＦ１１−１〜１１−ｎの出力信号は加算器７に入力される。このようにして、加算器７の出力信号は元のデジタル包絡線信号をアナログ包絡線信号に変換したものとなる。なお、発振器１０−１からミキサ９−１に入力される信号は直流信号であってもよい。
【００３５】
図３は、図２に示す広帯域Ｄ／Ａコンバータ１ａにおける各部の信号形態を示す其の１の波形図である。図３（ａ）はフーリエ変換計算部２の出力信号の周波数スペクトラムを示す図である。この波形は、図２において、図示しないデジタル信号処理部からフーリエ変換計算部２に入力された振幅信号をフーリエ変換したものである。また、図３（ｂ）から図３（ｄ）までは図２の帯域分割部３の出力信号の周波数スペクトラムを示す図である。ここでは、一例として、帯域分割部３は振幅信号を５０００Ｈｚごとに分割したときの周波数スペクトラムを示している。
【００３６】
すなわち、図３（ｂ）は振幅信号の０Ｈｚから５０００Ｈｚまでを取り出した帯域分割部３の第１の出力信号の周波数スペクトラムであり、５０００Ｈｚ以上の周波数を持つ信号を含まない。また、図３（ｃ）は振幅信号の５０００Ｈｚから１００００Ｈｚまでを取り出した出力信号を周波数変換した帯域分割部３の第２の出力信号の周波数スペクトラムである。周波数変換により、５０００Ｈｚの信号が０Ｈｚへ周波数遷移させてある。このような周波数偏移により、帯域分割部３の第２の出力信号は５０００Ｈｚ以上の周波数を持つ信号を含まない。また、図３（ｄ）は振幅信号の１００００Ｈｚから１５０００Ｈｚまでを取り出した出力信号を周波数変換した帯域分割部３の第３の出力信号の周波数スペクトラムである。周波数変換により、１００００Ｈｚの信号が０Ｈｚへ周波数遷移させてある。このような周波数偏移により、帯域分割部３の第３の出力信号は５０００Ｈｚ以上の周波数を持つ信号を含まない。このようにして、フーリエ変換した信号は周波数ごとに並べられたデジタル信号であり、帯域分割部３で帯域分割を行うのは簡単な演算により実行することができる。
【００３７】
また、それぞれの逆フーリエ変換計算部４−１〜４−ｎの出力信号は５０００Ｈｚ以上の信号を含まないため、それぞれのＤ／Ａコンバータ５−１〜５−ｎに要求される動作速度は５０００Ｈｚとなり、振幅信号の周波数帯域に比べて狭い状態となる。
【００３８】
図４は、図２に示す広帯域Ｄ／Ａコンバータ１ａにおける各部の信号形態を示す其の２の波形図である。図４の（ａ）から（ｃ）までは、図２のＢＰＦ１１−１〜１１−ｎの出力信号の周波数スペクトラムを示す波形図である。すなわち、図４（ａ）は、第１のＢＰＦ１１−１の出力信号の周波数スペクトラムである。第１のミキサ９−１の第２の入力には発振器１０−１から直流信号が入力されるため、第１のＢＰＦ１１−１の出力信号は０Ｈｚから５０００Ｈｚの周波数のみを含む信号となる。
【００３９】
図４（ｂ）は、第２のＢＰＦ１１−２の出力信号の周波数スペクトラムである。第２のミキサ９−２の第２の入力には発振器１０−２から５０００Ｈｚの正弦波が入力されるため、第２のＢＰＦ１１−２の出力信号は５０００Ｈｚから１００００Ｈｚの周波数のみを含む信号である。また、図４（ｃ）は、第３のＢＰＦ１１−３の出力信号の周波数スペクトラムである。第３のミキサ９−３の第２の入力には発振器１０−３から１００００Ｈｚの正弦波が入力されるため、第３のＢＰＦ１１−３の出力信号は１００００Ｈｚから１５０００Ｈｚの周波数のみを含む信号となる。
【００４０】
図４（ｄ）は図２における加算器７の出力信号の周波数スペクトラムである。各ＢＰＦ１１−１〜１１−ｎの出力信号は、入力信号を帯域ごとに分割した信号であるので、加算器７で各ＢＰＦ１１−１〜１１−ｎの出力信号を加算することにより元の振幅信号を再生することができる。以上説明したように、本発明における実施の形態１の広帯域Ｄ／Ａコンバータ１ａによれば、広帯域なデジタル包絡線信号をアナログ包絡線信号に変換することができる。このとき、Ｄ／Ａコンバータに要求される動作速度は、変換される信号の帯域よりも狭くてもよいので、広帯域な信号をアナログ信号に変換することが可能となる。
【００４１】
《実施の形態２》
図５は、本発明の実施の形態２における広帯域Ｄ／Ａコンバータの構成を示すブロック図である。図５に示す実施の形態２の広帯域Ｄ／Ａコンバータ１ｂは、図２の広帯域Ｄ／Ａコンバータ１ａに対して、各発振器１０−１〜１０−ｎと各ミキサ９−１〜９−ｎとの間に挿入された移相器１２−１〜１２−ｎと、それぞれの移相器１２−１〜１２−ｎの移相量を制御して各発振器１０−１〜１０−ｎの相互間の位相をそろえるための制御部１３とが追加された構成となっている。このように構成された実施の形態２の広帯域Ｄ／Ａコンバータ１ｂは、時間と共に変化する可能性があるアップコンバータ内の各発振器１０−１〜１０−ｎの位相を制御することによって、環境変化や経年変化などに強いＤ／Ａコンバータを実現している。
【００４２】
以下、図５を用いて実施の形態２の広帯域Ｄ／Ａコンバータ１ｂの動作について説明する。実施の形態２の広帯域Ｄ／Ａコンバータ１ｂにおいて、帯域分割部３がデジタル包絡線信号を帯域ごとに分割し、各Ｄ／Ａコンバータ５−１〜５−ｎが帯域ごとにＤ／Ａ変換した後にアップコンバートし、加算器７が加算することでデジタル包絡線信号をアナログ包絡線信号に変換する動作は図２で説明した実施の形態１と同じである。図５では、上記の動作に加えて、加算器７の出力のアナログ包絡線信号が制御部１３へ入力される。さらに、制御部１３には入力側のフーリエ変換計算部２の出力信号が入力される。
【００４３】
そして、制御部１３は、フーリエ変換計算部２からの入力信号と加算器７からの出力信号とを用いて発振器１０−１〜１０−ｎ間の位相関係を求める。さらに、制御部１３は、各発振器１０−１〜１０−ｎの位相情報に基づいて、各発振器１０−１〜１０−ｎと各ミキサ９−１〜９−ｎの間に挿入された各移相器１２−１〜１２−ｎの移相量を制御して、各発振器１０−１〜１０−ｎが発生する発振信号の位相を揃える。なお、発振器１０−１からミキサ９−１に直流信号が入力される場合には、移相器１２−１及び制御部１３の移相量制御は不要となる。
【００４４】
図６は、図５に示す広帯域Ｄ／Ａコンバータ１ｂにおける制御部１３の詳細な構成を示すブロック図である。図６に示すように、制御部１３は、Ａ／Ｄコンバータ２４、フーリエ変換計算部２５、帯域分割部２６ａ，２６ｂ、及び帯域別位相比較部２７、切り替えスイッチ２８、バッファ２９−１〜２９−ｎを備えた構成となっている。このような構成によって、図５の加算器７の出力信号は図６のＡ／Ｄコンバータ２４によりデジタル信号に変換され、さらにフーリエ変換計算部２５により周波数領域の信号に変換される。そして、周波数領域に変換された信号は帯域分割部２６ａに入力されて帯域分割される。
【００４５】
一方、図５に示す入力側のフーリエ変換計算部２の出力信号は図６の帯域分割部２６ｂへ入力されて帯域分割される。そして、帯域分割部２６ａで帯域分割された加算器７からの出力信号と、帯域分割部２６ｂで帯域分割されたフーリエ変換計算部２からの入力信号は、帯域別位相比較部２７へ入力される。帯域別位相比較部２７は、フーリエ変換計算部２からの入力信号と加算器７からの出力信号の位相を帯域別に比較し、位相が異なっていた場合、その位相を合わせるように、切り替えスイッチ２８を介してバッファ２９−１〜２９−ｎに保持される移相量を更新する。この結果、図５に示すように、更新された移相量制御信号が制御部１３から各移相器１２−１〜１２−ｎへ送信される。
【００４６】
図７は、図５及び図６に示す制御部１３の動作の流れを示すフローチャートである。以下、図７のフローチャートに従って制御部１３の動作の流れを説明する。まず、制御部１３は、動作開始時に加算器７の出力信号をＡ／Ｄコンバータ２４によってＡ／Ｄ変換する（ステップＳ１）。次に、Ａ／Ｄ変換された出力信号をフーリエ変換計算部２５によってフーリエ変換する（ステップＳ２）。さらに、フーリエ変換された出力信号は帯域分割部２６ａによって帯域分割される（ステップＳ３）。
【００４７】
また、制御部１３は、入力側のフーリエ変換計算部２の出力信号を帯域分割部２６ｂによって帯域分割する（ステップＳ４）。さらに、帯域別位相比較器２７が、帯域分割部２６ｂで帯域分割されたフーリエ変換計算部２側の入力信号の第１の帯域の周波数領域の信号と、帯域分割部２６ａで帯域分割された加算器７側の出力信号の第１の帯域の周波数領域の信号とを比較することによって、入力信号と出力信号との間の位相差Δφ１を計算する（ステップＳ５）。次に、帯域のカウンタｎを２に設定する（ステップＳ６）。
【００４８】
さらに、カウンタの示す帯域、この場合は第２の帯域の周波数領域の信号を帯域別位相比較器２７へ入力し、入力信号と出力信号との間の位相差Δφｎを計算する（ステップＳ７）。次に、第１の帯域における入力信号と出力信号の位相差Δφ１と、第２の帯域における入力信号と出力信号の位相差Δφ２とを比較するというように、それぞれの帯域の入力信号と出力信号の位相差Δφｎを比較し、Δφ１＝Δφｎであるか否かを判定する（ステップＳ８）。ここで、各帯域で入力信号と出力信号の間の位相差Δφｎが異なる場合は（ステップＳ８でＮＯの場合）、位相が同じになるように第ｎのアップコンバータの制御信号を制御する。つまり、Δφ１＝Δφｎとなるように対応するアップコンバータの位相を制御する（ステップＳ９）。なお、ステップＳ８においてΔφ１＝ΔφｎであればステップＳ９はスキップする。
【００４９】
次に、Δφ１とΔφｎが異なっていれば第ｎのアップコンバータの位相を制御した後、Δφ１とΔφｎが同じであれば第ｎのアップコンバータの制御を変更せずに、カウンタｎの値を一つ増やす（ｎ＝ｎ＋１）（ステップＳ１０）。さらに、カウンタｎの値とＤ／Ａコンバータの数とを比較して、カウンタ値ｎがＤ／Ａコンバータの数を超えたか否かを判定する（ステップＳ１１）。ここで、カウンタ値ｎがＤ／Ａコンバータの数を超えていなければ（ステップＳ１１でＮＯの場合）、ステップＳ７に戻り、カウンタの示す帯域の位相差を比較して前述と同様のステップを繰り返してアップコンバータの位相を制御する。一方、カウンタｎがＤ／Ａコンバータの数を超えていれば（ステップＳ１１でＹＥＳの場合）、ステップＳ１の処理に戻り、新たな周波数領域の出力信号と入力信号とを用いて前述の動作を繰り返す。以上のような動作により、アップコンバータ間の位相を合わせることができる。
【００５０】
《実施の形態３》
図８は、本発明の実施の形態３における広帯域Ｄ／Ａコンバータ１ｃの構成を示すブロック図である。図８に示す実施の形態３の広帯域Ｄ／Ａコンバータ１ｃが、図５に示す実施の形態２の広帯域Ｄ／Ａコンバータ１ｂと異なるところは、フーリエ変換計算部２の入力信号は制御部１３ａへ入力されず、加算器７の出力信号のみが制御部１３ａへ入力される点である。
【００５１】
実施の形態３の広帯域Ｄ／Ａコンバータ１ｃにおいて、デジタル包絡線信号を帯域ごとに分割し、帯域ごとにＤ／Ａ変換した後にアップコンバートし、さらに加算することでデジタル包絡線信号をアナログ包絡線信号に変換する動作は、実施の形態１及び実施の形態２と同じである。実施の形態３の広帯域Ｄ／Ａコンバータ１ｃでは、加算器７の出力信号のみが制御部１３ａへ入力される。したがって、実施の形態３の広帯域Ｄ／Ａコンバータ１ｃにおける制御部１３ａは、実施の形態２とは異なり、加算器７の出力信号のみを見て、発振器１０−１〜１０−ｎとミキサ９−１〜９−ｎとの間に挿入された各移相器１２−１〜１２−ｎの移相量の制御を行う。実施の形態２の広帯域Ｄ／Ａコンバータ１ｂにおいては、入力信号と位相信号を比較するために、入力信号がフーリエ変換されるタイミングと出力信号がフーリエ変換されるタイミングを合わせる必要があった。しかし、実施の形態３の広帯域Ｄ／Ａコンバータ１ｃのように、出力信号のみを用いて位相を制御するのであれば、実施の形態２のようなタイミング合わせが不要となるので回路の簡単化が実現できる。
【００５２】
図９は、図８に示す広帯域Ｄ／Ａコンバータ１ｃにおける制御部１３ａの詳細な構成を示すブロック図である。図９に示すように、制御部１３ａは、ダウンコンバータ３１、Ａ／Ｄコンバータ３２、フーリエ変換計算部３３、位相比較部３４、切り替えスイッチ３５、バッファ３６−１〜３６−ｎを備えた構成となっている。また、ダウンコンバータ３１は発振器３７、ミキサ３８、低域通過フィルタ（ＬＰＦ）３９により構成されており、発振器３７の周波数は制御可能なものとする。
【００５３】
加算器７の出力信号は、ダウンコンバータ３１へ入力されて周波数変換される。そして、周波数変換された出力信号はＬＰＦ３９に入力されて低周波数成分のみになる。ダウンコンバータ３１とＬＰＦ３９によって特定の帯域の信号のみを取り出すことができる。ＬＰＦ３９の出力信号はＡ／Ｄコンバータ３２へ入力されてデジタル信号に変換される。さらに、Ａ／Ｄコンバータ３２の出力信号はフーリエ変換計算部３３へ入力されて周波数スペクトラムに変換される。そして、位相比較部３４は、変換された周波数スペクトルを用いてアップコンバータ間の位相差を検出し、位相差がゼロとなるような制御信号を発生する。また、位相比較部３４はダウンコンバータ３１の変換周波数の制御も行う。
【００５４】
次に、図９の制御部１３ａの詳細な動作を説明する前に、包絡線信号（振幅信号）の特性について説明する。図１０は、包絡線信号の周波数スペクトラムとピーク位置を示した特性図である。包絡線信号の周波数スペクトラムには、図１０に示すように、シンボルレートごとにピークθ１，θ２，θ３が存在する。例えば、シンボルレートは３８４０Ｈｚであるため、θ１＝３８４０Ｈｚ、θ２＝７６８０Ｈｚ、θ３＝１１５２０Ｈｚのところに、その周辺と比べてレベルの高いピークが存在している。このピークの周波数における位相の間には、次の式(１)に示すような関係がある。
【００５５】
θｎ−ｎθ１＝（ｎ−１）π                                              （１）
ここで、ｎはピークの番号を示し、θｎはｎ番目のピークの位相を示す。
【００５６】
位相θｎは、包絡線信号をフーリエ変換した結果の複素数の角度より求められる。正しくＤ／Ａ変換された信号にも上記の式（１）の関係が成り立つ。この性質を利用してアップコンバータ間の位相を制御することができる。
【００５７】
図１１は、図８に示す実施の形態３における制御部１３ａ内の信号の周波数スペクトラムを示す特性図である。この例では、ダウンコンバータ３１内部のＬＰＦ３９のカットオフ周波数を６０００Ｈｚとしている。図１１（ａ）は、ダウンコンバータ３１によって遷移する周波数が２０００Ｈｚの時のフーリエ変換計算部３３の出力信号であり、図１１（ｂ）は、ダウンコンバータ３１によって遷移する周波数が６０００Ｈｚの時のフーリエ変換計算部３３の出力信号である。ダウンコンバータ３１内部のＬＰＦ３９のカットオフ周波数および、ダウンコンバータで遷移する周波数は、図１０に示したピークのうち、隣り合う二つのピークが同時にＡ／Ｄコンバータ３２に入力されるように設定されている。
【００５８】
図９のフーリエ変換計算部３３の出力信号が図１１（ａ）の波形であるとき、図９の位相比較部３４は計算によりθ１とθ２を求める。そして、θ１とθ２が上記の式（１）を満たしているか否かを確認する。θ１とθ２が式（１）を満たしている場合は、第２の帯域のアップコンバータ（図８のＬＰＦ８−２、発振器１０−２、移相器１２−２、ミキサ９−２、ＢＰＦ１１−２を含む回路）の位相は正しいので、第２の帯域の移相器１２−２の移相量の変更は行われない。また、θ１とθ２が上記の式（１）を満たさない場合は、θ１とθ２が式（１）を満たすように切り替えスイッチ３５を介してバッファ３６−２に保持されている移相量を更新する。この結果、更新された移相量制御信号が制御部１３ａから第２の帯域の移相器１２−２へ送信され、第２の帯域の移相器１２−２の移相量が制御される。
【００５９】
次に、ダウンコンバータ３１の周波数を変化させて、フーリエ変換計算部３３の出力が図１１（ｂ）のようになったとする。位相比較部３４は計算によりθ２とθ３が式（１）を満たしているか否かを計算する。θ２とθ３が式（１）を満たしている場合は、第２の帯域のアップコンバータと第３の帯域のアップコンバータ（図８のＬＰＦ８−３、発振器１０−３、移相器１２−３、ミキサ９−３、ＢＰＦ１１−３を含む回路）の位相は正しく、また直前の操作により第２の帯域のアップコンバータの位相も正しいので、第３の帯域のアップコンバータの位相も正しいことになる。よって、この場合は第３の帯域の移相器１２−３の移相量は変更されない。
【００６０】
また、θ２とθ３が式（１）を満たしていない場合は、θ２とθ３が式（１）を満たすように切り替えスイッチ３５を介してバッファ３６−３に保持されている移相量を更新する。この結果、更新された移相量制御信号が制御部１３ａから第３の帯域の移相器１２−３へ送信され、第３の帯域の移相器１２−３の移相量が制御される。直前の操作により第２の帯域のアップコンバータの位相は正しいので、この制御により第３の帯域のアップコンバータの位相も正しい値に制御される。上記の動作を繰り返すことにより、第１の帯域のアップコンバータ〜第ｎの帯域のアップコンバータ（ＬＰＦ８−ｎ、発振器１０−ｎ、移相器１２−ｎ、ミキサ９−ｎ、ＢＰＦ１１−ｎを含む回路）の位相が順番に正しい値に制御される。
【００６１】
図１２は、図８に示す実施の形態３における制御部１３ａの動作の流れを示すフローチャートである。図８及び図９を参照しながら図１２のフローチャートを説明する。まず、加算器７の出力信号がダウンコンバータ３１によってダウンコンバートされる（ステップＳ２１）。次に、ダウンコンバータの出力信号はＡ／Ｄコンバータ３２へ入力されてデジタル信号に変換される（ステップＳ２２）。さらに、デジタル信号はフーリエ変換計算部３３によって周波数領域へ変換される（ステップＳ２３）。このとき、周波数領域に変換された信号の中に、図１１に示すように少なくとも２つのピークが存在するように、ダウンコンバータ３１の周波数とＬＰＦのカットオフ周波数が設定される。
【００６２】
さらに、位相比較部３４が帯域内におけるそれぞれのピークの位相を計算する（ステップＳ２４）。その後、ピーク間の位相関係が前述の式（１）を満たしているか否かを計算で判定する（ステップＳ２５）。ここで、ピーク間の位相関係が式（１）を満たしていない場合は（ステップＳ２５でＮＯの場合）、ピーク間の位相関係が式（１）を満たすように第１の帯域の移相器１２−１〜第ｎの帯域の移相器１２−ｎの移相量が制御される（ステップＳ２６）。
【００６３】
また、ピーク間の位相関係が式（１）を満たしている場合は（ステップＳ２５でＹＥＳの場合）、第１の帯域の移相器１２−１〜第ｎの帯域の移相器１２−ｎの移相量は正しく設定されているのでステップＳ２６をスキップする。このようにして位相比較が終わった後にダウンコンバータ３１の周波数が変更される（ステップＳ２７）。そして、ダウンコンバータ３１の周波数が変更されたら、ステップＳ２１に戻って別の帯域の信号をダウンコンバートし、前述の各ステップを繰り返す。なお、ダウンコンバータ３１の周波数は、直前の制御で位相が確定したピーク及び未だ位相が確定していないピークを含むように設定される。このようにして全てのアップコンバータの位相が確定した後、第１の帯域のアップコンバータと第２の帯域のアップコンバータの位相を合わせるようにダウンコンバータ３１の周波数は設定される。
【００６４】
実施の形態３の広帯域Ｄ／Ａコンバータ１ｃでは、実施の形態２の広帯域Ｄ／Ａコンバータ１ｂと比べて次に述べるような利点がある。１つ目の利点は、各アップコンバータの位相（各移相器の移相量）を制御するときに入力信号を必要としないため、制御部１３ａに入力されるフーリエ変換計算部２の出力信号と加算器７の出力信号の間のタイミングを考慮する必要がなくなる。２つ目の利点は、Ａ／Ｄコンバータ３２ではダウンコンバータ３１内のＬＰＦを通過した信号を扱うため、要求される動作周波数が低くてもよい。具体的には、実施の形態２の広帯域Ｄ／Ａコンバータ１ｂでは出力信号と同じ帯域のＡ／Ｄコンバータが必要であったが、実施の形態３の広帯域Ｄ／Ａコンバータ１ｃでは、少なくとも２つのピークが入る帯域、すなわちシンボルレートより高い帯域であれば上記の動作は可能である。
【００６５】
以上説明したように、実施の形態３の広帯域Ｄ／Ａコンバータ１ｃによれば、包絡線信号のデジタルデータを帯域ごとに分割し、分割された帯域を再現するのに十分なＤ／Ａコンバータを用いて、分割されたデータをアナログ信号に変換する。そして、それぞれのアナログ信号を適切な周波数でアップコンバートして加算することによって広帯域なアナログ信号を得ている。このとき、アップコンバータの位相が異なると正しいアナログ信号を生成することができないので、制御部１３ａが出力信号をフィードバックしてアップコンバータの位相を制御している。
【００６６】
アップコンバータ間の位相を合わせるため、出力信号のみを用いてアップコンバータ間の位相を計算してアップコンバータを制御する。具体的には、図１０に示すような包絡線信号のピークにおける式（１）に示すような位相関係を利用して位相の制御を行う。ここで、位相の制御を行う際は、まず、１本目（θ１）と２本目（θ２）のピークが取り込めるように周波数変換及び帯域制限した信号を制御部１３ａで取り込む。次に、２本目（θ２）と３本目（θ３）のピークが取り込めるように周波数変換及び帯域制限した信号を取り込む。この作業を順に繰り返すことでアップコンバータの位相を合わせることができる。
【００６７】
《実施の形態４》
図１３は、本発明の実施の形態４における広帯域電力増幅装置１ｄの構成を示すブロック図である。図１３に示す実施の形態４の広帯域電力増幅装置１ｄは、図２に示す実施の形態１の広帯域Ｄ／Ａコンバータ１ａに対して増幅器１４−１〜１４−ｎが追加されたものである。
【００６８】
以下、追加された増幅器１４−１〜１４−ｎを中心に実施の形態４の広帯域電力増幅装置１ｄの動作を説明する。デジタル包絡線信号はフーリエ変換計算部２に入力されて周波数領域の信号に変換され、フーリエ変換計算部２の出力信号は帯域分割部３へ入力され、帯域ごとに分割された信号は逆フーリエ変換計算部４−１〜４−ｎに入力される。さらに、逆フーリエ変換計算部４−１〜４−ｎの出力信号はＤ／Ａコンバータ５−１〜５−ｎへ入力されて狭帯域なアナログ信号を出力する。Ｄ／Ａコンバータ５−１〜５−ｎの出力信号はＬＰＦ８−１〜８−ｎへ入力されＤ／Ａ変換時に生じる高調波成分が除去される。ＬＰＦ８−１〜８−ｎの出力信号はミキサ９−１〜９−ｎの第１の入力端子に入力される。ミキサ９−１〜９−ｎの第２の入力端子には、発振器１０−１〜１０−ｎの出力信号が入力される。これにより、ＬＰＦ９−１〜９−ｎの出力信号はアップコンバートされる。
【００６９】
ミキサ９−１〜９−ｎの出力信号は、ＢＰＦ１１−１〜１１−ｎへ入力され、アップコンバート時に生じる不要周波数成分が除去される。さらに、ＢＰＦ１１−１〜１１−ｎの出力信号は、それぞれ増幅器１４−１〜１４−ｎへ入力される。なお、増幅器１４−１〜１４−ｎは、それぞれの帯域ごとに適した増幅器が用いられる。増幅器１４−１〜１４−ｎの出力信号は加算器７に入力される。そして、加算器７からは、デジタル包絡線信号をアナログ信号に変換して増幅されたアナログ包絡線が出力される。
【００７０】
従来の技術では、広帯域なデジタル包絡線信号をＤ／Ａコンバータでアナログ信号に変換してから増幅器で増幅するが、一般的に広帯域な増幅器は効率が低い。しかし、実施の形態４の広帯域電力増幅装置１ｄでは、広帯域な包絡線信号を帯域分割された状態で増幅するため、増幅器１４−１〜１４−ｎが増幅するための周波数帯域は狭くなっているので効率のよい増幅を行うことができる。特にＥＥＲ方式を用いた増幅器では、包絡線信号を増幅する増幅器の効率が増幅器全体の効率に大きな影響を及ぼすため、実施の形態４の広帯域電力増幅装置１ｄによれば、ＥＥＲ方式を用いた増幅器全体の効率を上昇させることが可能となる。
【００７１】
《実施の形態５》
図１４は、本発明の実施の形態５における広帯域電力増幅装置１ｅの構成を示すブロック図である。図１４に示す実施の形態５の広帯域電力増幅装置１ｅは、図５に示す実施の形態２の広帯域Ｄ／Ａコンバータ１ｂに対して増幅器１４−１〜１４−ｎが追加されたものである。
【００７２】
以下、追加された増幅器１４−１〜１４−ｎを中心に実施の形態５の広帯域電力増幅装置１ｅの動作を説明する。デジタル包絡線信号はフーリエ変換計算部２に入力され、周波数領域のデータに変換されたフーリエ変換計算部２の出力信号は帯域分割部３へ入力され、帯域ごとに分割された信号は逆フーリエ変換計算部４−１〜４−ｎへ入力される。さらに、逆フーリエ変換計算部４−１〜４−ｎの出力信号はＤ／Ａコンバータ５−１〜５−ｎへ入力されて狭帯域なアナログ信号を出力する。Ｄ／Ａコンバータ５−１〜５−ｎの出力信号はＬＰＦ８−１〜８−ｎへ入力されＤ／Ａ変換時に生じる高調波成分が除去される。ＬＰＦ８−１〜８−ｎの出力信号はミキサ９−１〜９−ｎの第１の入力端子に入力される。ミキサ９−１〜９−ｎの第２の入力端子には、発振器１０−１〜１０−ｎの出力信号が入力される。これにより、ＬＰＦ８−１〜８−ｎの出力信号はアップコンバートされる。
【００７３】
ミキサ９−１〜９−ｎの出力信号は、ＢＰＦ１１−１〜１１−ｎへ入力され、アップコンバート時に生じる不要周波数成分が除去される。さらに、ＢＰＦ１１−１〜１１−ｎの出力信号は、それぞれ増幅器１４−１〜１４−ｎへ入力される。なお、増幅器１４−１〜１４−ｎは、それぞれの帯域ごとに適した増幅器が用いられる。増幅器１４−１〜１４−ｎの出力信号は加算器７に入力される。そして、加算器７からは、デジタル包絡線信号をアナログ信号に変換して増幅されたアナログ包絡線が出力される。さらに、制御部１３は、加算器７の出力信号と、入力側のフーリエ変換計算部２の出力信号を用いて、発振器１０−１〜１０−ｎ間の位相差を計算し、これらが一致するように移相器１２−１〜１２−ｎの移相量を制御する。
【００７４】
このように、実施の形態５の広帯域電力増幅装置１ｅによれば、実施の形態４の広帯域電力増幅装置１ｄの効果に加えて、経年変化などによる発振器１０−１〜１０−ｎ間の位相の変化を補償することが可能である。また、経年変化などによる増幅器１４−１〜１４−ｎ間の通過位相特性を補償することが可能である。
【００７５】
《実施の形態６》
図１５は、本発明の実施の形態６における広帯域電力増幅装置１ｆの構成を示すブロック図である。図１５に示す実施の形態６の広帯域電力増幅装置１ｆは、図８に示す実施の形態３の広帯域Ｄ／Ａコンバータ１ｃに対して増幅器１４−１〜１４−ｎが追加されたものである。
【００７６】
以下、追加された増幅器１４−１〜１４−ｎを中心に実施の形態６の広帯域電力増幅装置１ｆの動作を説明する。デジタル包絡線信号はフーリエ変換計算部２に入力され、周波数領域のデータに変換されたフーリエ変換計算部２の出力信号は帯域分割部３へ入力され、帯域ごとに分割された信号は逆フーリエ変換計算部４−１〜４−ｎへ入力される。さらに、逆フーリエ変換計算部４−１〜４−ｎの出力信号はＤ／Ａコンバータ５−１〜５−ｎへ入力されて狭帯域なアナログ信号を出力する。Ｄ／Ａコンバータ５−１〜５−ｎの出力信号はＬＰＦ８−１〜８−ｎへ入力されＤ／Ａ変換時に生じる高調波成分が除去される。ＬＰＦ８−１〜８−ｎの出力信号はミキサ９−１〜９−ｎの第１の入力端子に入力される。ミキサ９−１〜９−ｎの第２の入力端子には、発振器１０−１〜１０−ｎの出力信号が入力される。これにより、ＬＰＦ８−１〜８−ｎの出力信号はアップコンバートされる。
【００７７】
ミキサ９−１〜９−ｎの出力信号は、ＢＰＦ１１−１〜１１−ｎへ入力され、アップコンバート時に生じる不要周波数成分が除去される。さらに、ＢＰＦ１１−１〜１１−ｎの出力信号は、それぞれ増幅器１４−１〜１４−ｎへ入力される。なお、増幅器１４−１〜１４−ｎは、それぞれの帯域ごとに適した増幅器が用いられる。増幅器１４−１〜１４−ｎの出力信号は加算器７に入力される。そして、加算器７からは、デジタル包絡線信号をアナログ信号に変換して増幅されたアナログ包絡線が出力される。さらに、制御部１３ａは、加算器７の出力信号のみを用いて発振器１０−１〜１０−ｎ間の位相差を計算し、これらが一致するように移相器１２−１〜１２−ｎの移相量を制御する。
【００７８】
実施の形態６の広帯域電力増幅装置１ｆによれば、実施の形態４の広帯域電力増幅装置１ｄの効果に加えて、経年変化などによる発振器１０−１〜１０−ｎ間の位相の変化を補償することが可能である。また、経年変化などによる増幅器１４−１〜１４−ｎ間の通過位相特性を補償することが可能である。さらに、前述の実施の形態５では、入力側のフーリエ変換計算部２の出力信号と加算器７の出力信号を用いるため、それぞれの信号のタイミングを合わせる必要があったが、実施の形態６の広帯域電力増幅装置１ｆによれば、制御部１３ａは加算器７の出力信号のみを用いて帯域ごとの位相差を計算するため、タイミング合わせが不要となって回路の簡略化を図ることができる。
【００７９】
すなわち、実施の形態６の広帯域電力増幅装置１ｆでは、包絡線信号のデジタルデータを帯域ごとに分割し、分割された帯域を再現するのに十分なＤ／Ａコンバータを用いて分割されたデータをアナログ信号に変換する。そして、それぞれのアナログ信号を適切な周波数でアップコンバートし、帯域ごとに適した増幅器で増幅して加算することによって、増幅された広帯域なアナログ信号を得ることができる。ここで、アップコンバータの位相や増幅器の通過位相特性が異なると、正しいアナログ信号を生成することができないので、出力信号をフィードバックしてアップコンバータの位相を制御している。このとき、アップコンバータ間の位相を制御するために、出力信号のみを用いてアップコンバータ間の位相を計算してアップコンバータを制御する。具体的には図１０に示すような包絡線信号のピークにおける式（１）に示すような位相関係を利用する。
【００８０】
位相を制御する際は、まず、１本目（θ１）と２本目（θ２）のピークが取り込めるように周波数変換及び帯域制限した信号を制御部で取り込む。次に、２本目（θ２）と３本目（θ３）のピークが取り込めるように周波数変換及び帯域制限した信号を取り込む。この作業を繰り返すことで、アップコンバータの位相を合わせることができる。
【００８１】
以上述べたように、本発明の広帯域Ｄ／Ａコンバータ及び広帯域電力増幅装置によれば、広帯域なＥＥＲの振幅信号（包絡線信号）を比較的動作速度の低いＤ／Ａコンバータを用いてアナログ信号に変換することができる。また、アップコンバータ間の位相を正しく保つことが可能である。さらに、広帯域な振幅信号（包絡線信号）を帯域別に増幅することにより効率よく増幅することが可能となる。
【００８２】
なお、上記各実施の形態ではフーリエ変換を用いてデジタル信号を帯域別に分割する場合について説明したが、本発明はこれに限られず、デジタルフィルタ等、他の手段を用いてデジタル信号を帯域別に分割しても良い。
【産業上の利用可能性】
【００８３】
以上説明したように、本発明によれば、狭帯域かつ低速なＤ／Ａコンバータを用いて広帯域な包絡線信号を効率よく増幅することができるので、汎用性のある広帯域電力増幅装置などに有効に利用することができる。
【図面の簡単な説明】
【００８４】
【図１】本発明における広帯域Ｄ／Ａコンバータの原理を説明するためのブロック図
【図２】本発明の実施の形態１における広帯域Ｄ／Ａコンバータの構成を示すブロック図
【図３】図２に示す広帯域Ｄ／Ａコンバータにおける各部の信号形態を示す其の１の波形図
【図４】図２に示す広帯域Ｄ／Ａコンバータにおける各部の信号形態を示す其の２の波形図
【図５】本発明の実施の形態２における広帯域Ｄ／Ａコンバータの構成を示すブロック図
【図６】図５に示す広帯域Ｄ／Ａコンバータにおける制御部の詳細な構成を示すブロック図
【図７】図５及び図６に示す制御部の動作の流れを示すフローチャート
【図８】本発明の実施の形態３における広帯域Ｄ／Ａコンバータの構成を示すブロック図
【図９】図８に示す広帯域Ｄ／Ａコンバータにおける制御部の詳細な構成を示すブロック図
【図１０】包絡線信号の周波数スペクトラムとピーク位置を示した特性図
【図１１】図８に示す実施の形態３における制御部内の信号の周波数スペクトラムを示す特性図
【図１２】図９に示す実施の形態３における制御部の動作の流れを示すフローチャート
【図１３】本発明の実施の形態４における広帯域電力増幅装置の構成を示すブロック図
【図１４】本発明の実施の形態５における広帯域電力増幅装置の構成を示すブロック図
【図１５】本発明の実施の形態６における広帯域電力増幅装置の構成を示すブロック図
【図１６】ＥＥＲ方式を用いた従来の広帯域電力増幅装置の構成を示すブロック図
【図１７】図１６のデジタル信号処理部より出力されるＩ信号の周波数スペクトラムを示す特性図
【図１８】図１６のデジタル信号処理部より出力される包絡線信号の周波数スペクトラムを示す特性図
【符号の説明】
【００８５】
１，１ａ，１ｂ，１ｃ  広帯域Ｄ／Ａコンバータ
１ｄ，１ｅ，１ｆ  広帯域電力増幅装置
２，２５，３３  フーリエ変換計算部
３，２６ａ，２６ｂ  帯域分割部
４−１〜４−ｎ  逆フーリエ変換計算部
５−１〜５−ｎ  Ｄ／Ａコンバータ
６−１〜６−ｎ  アップコンバータ
７  加算器
８−１〜８−ｎ  ＬＰＦ（低域通過フィルタ）
９−１〜９−ｎ  ミキサ
１０−１〜１０−ｎ  発振器
１１−１〜１１−ｎ  ＢＰＦ（帯域通過フィルタ）
１２−１〜１２−ｎ  移相器
１３，１３ａ  制御部
１４−１〜１４−ｎ  増幅器
２４，３２  Ａ／Ｄコンバータ
２７  帯域別位相比較部
２８，３５  切り替えスイッチ
２９−１〜２９−ｎ，３６−１〜３６−ｎ  バッファ
３１  ダウンコンバータ
３４  位相比較部
【図１】
2006211112.tif 000003
【図２】
2006211112.tif 000004
【図３】
2006211112.tif 000005
【図４】
2006211112.tif 000006
【図５】
2006211112.tif 000007
【図６】
2006211112.tif 000008
【図７】
2006211112.tif 000009
【図８】
2006211112.tif 000010
【図９】
2006211112.tif 000011
【図１０】
2006211112.tif 000012
【図１１】
2006211112.tif 000013
【図１２】
2006211112.tif 000014
【図１３】
2006211112.tif 000015
【図１４】
2006211112.tif 000016
【図１５】
2006211112.tif 000017
【図１６】
2006211112.tif 000018
【図１７】
2006211112.tif 000019
【図１８】
2006211112.tif 000020