(57)【要約】【課題】本願発明は、制御信号が遷移領域にあるときでも、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を提供することを目的とする。さらに、このような半導体スイッチを利用した受信装置を提供することも目的とする。【解決手段】上記目的を達成するために、本願発明は、入力端子へ入力する受信信号の振幅の大小に関わらず、電界効果素子のゲート―ソース間電圧Ｖｇｓが一定になるような半導体スイッチ回路である。即ち、電界効果素子のゲート―ソース間電圧Ｖｇｓが受信信号の振幅の大小に依存しないように、電界効果素子のゲート端子の電圧を受信信号の変動に追随させることである。また、このような半導体スイッチ回路を備える受信装置である。【選択図】図９
2006211265.tif 000002
【特許請求の範囲】
【請求項１】
ソースが入力端子に、ゲートが制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、
前記第一の電界効果素子の前記ソースと前記ゲートとの間を接続し、前記第一の電界効果素子の前記ソースから前記ゲートへは信号が伝達され、前記第一の電界効果素子の前記ゲートから前記ソースへは信号が伝達されないアイソレータと、
を備える半導体スイッチ回路。
【請求項２】
ソースが入力端子に、ゲートが制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、
ソースが前記第一の電界効果素子の前記ゲートに、ゲートが前記第一の電界効果素子の前記ソースにそれぞれ接続された第二の電界効果素子と、
を備える半導体スイッチ回路。
【請求項３】
ソースが入力端子に、ドレインが出力端子にそれぞれ接続された第三の電界効果素子と、
ソースが前記第三の電界効果素子のゲートに、ゲートが前記第三の電界効果素子の前記ソースに、ドレインが制御端子にそれぞれ接続された第四の電界効果素子と、
を備える半導体スイッチ回路。
【請求項４】
受信信号を出力する受信回路と、
前記受信回路からの受信信号を一時的に減衰させる制御信号を発生する制御回路と、
前記受信回路からの受信信号を前記制御回路からの制御信号で一時的に減衰させた減衰信号を出力するスイッチ回路と、を備え、
前記スイッチ回路が、請求項１から３に記載のいずれかの半導体スイッチ回路であって、前記受信信号が前記半導体スイッチ回路の前記入力端子に入力され、前記制御信号が前記半導体スイッチ回路の前記制御端子に入力され、前記減衰信号が前記半導体スイッチ回路の前記出力端子から出力されることを特徴とする受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、受信回路からの信号を一時的に減衰させる半導体スイッチ回路及び当該半導体スイッチ回路を利用した受信装置に関する。
【背景技術】
【０００２】
対象物までの距離を測定するために、パルス変調した送信パルス波を送出し、対象物から反射した受信信号を受信して、当該対象物までの往復時間から対象物までの距離を算出するパルスレーダー装置が使用されている。パルスレーダー装置は、対象物までの往復距離が送信信号を送出してから対象物からの反射波を受信する迄の時間に光速を積算することにより求められることから、送信信号を送出してから対象物からの反射波を受信する迄の時間を測定し、対象物までの距離を算出するものである。
【０００３】
一方、パルスレーダー装置では、パルス発生回路からの送信信号が受信回路にリークしたりすると、リークによって発生した受信信号を対象物からの受信信号として検出してしまうため、誤って対象物が存在すると判断してしまう。
【０００４】
このようなリークを低減するために、受信回路からの受信信号を一時的に減衰させて、リークパルスの影響を除去する技術が提案されている（例えば、特許文献１参照。）。
【０００５】
また、移動体通信分野では、携帯電話のアンテナの送受切替用に半導体スイッチ回路が必要とされる。このような半導体スイッチ回路として例えば、特許文献２に記載されているような半導体スイッチ回路が提案されている。
【０００６】
このような受信信号を一時的に減衰させた減衰信号を出力する半導体スイッチ回路の例を図１に示す。図１において、８１は入力端子、８２は制御端子、８３は出力端子、９１は電界効果素子、Ｓは電界効果素子のソース、Ｄは電界効果素子のドレイン、Ｇは電界効果素子のゲートを表す。
【０００７】
受信信号が入力端子８１に入力され、出力端子８３から出力される。入力端子８１から出力端子８３への受信信号を一時的に減衰させる場合は、制御端子８２に受信信号を一時的に減衰させる制御信号を入力する。受信信号は、制御端子からの制御信号により一時的に減衰され、減衰信号として出力端子から出力される。
【０００８】
【特許文献１】実開平５−１１０８０号公報。
【特許文献２】特開平７−８６８９９号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
入力信号、制御信号及び減衰信号の例を図２に示す。図２（１）は例えば、パルスレーダー装置の受信回路からの受信信号の例である。ミキシングの際の位相状態によっては、プラス側やマイナス側に信号が現れる。最初のパルスに相当する受信信号はパルス発生回路からの送信信号が受信回路にリークすることによって発生したもので、後のパルスに相当する受信信号は対象物からの反射によって発生したものである。
【００１０】
リークによって発生した受信信号を対象物からの受信信号として検出しないように、減衰させる必要がある。図２（１）の受信信号を図１の入力端子８１に入力し、図２（２）に示すような制御信号でリークによって発生した受信信号を減衰させる。ここで、制御信号を方形波とすると、方形波の持つ高調波成分が受信信号に加算されて、誤検出の原因となる。そのため、高調波成分の少ない図２（２）のような制御信号を利用する。
【００１１】
発明者が、図１に示す半導体スイッチ回路の入力端子８１に図２（１）に示す受信信号を入力し、図１に示す半導体スイッチ回路の制御端子８２に図２（２）に示す制御信号を入力したところ、図１に示す半導体スイッチ回路の出力端子８３に出力された減衰信号は、図２（３）に示すような波形であった。制御信号の立上がり時や立下り時に、受信信号のプラス側よりもマイナス側で減衰率が悪く、対象物からの反射であると誤検出してしまう。ミキシングの際の位相状態によって、プラス側かマイナス側かは確定せず、検出結果に不確定さが残ってしまう。
【００１２】
発明者がこの原因を検討したところ、受信信号の極性の差によって電界効果素子のゲート−ソース間電圧の差が大きくなることに起因することが判明した。つまり、受信信号の振幅の大きさによって電界効果素子のゲート−ソース間電圧の差が大きくなり、電界効果素子の伝達特性に影響を与えている。図３及び図４は電界効果素子の各端子の電圧関係を説明する図である。図１と同じ符号は同じ意味を表す。図３に示すように、例えば、入力端子８１にＶｉｎ＝−０．２Ｖを入力し、制御端子８２にＶｃｔｌ＝−０．５Ｖを入力すると、ゲート―ソース間電圧はＶｇｓ＝−０．３Ｖとなる。しかし、図４に示すように、例えば、入力端子８１にＶｉｎ＝＋０．２Ｖを入力し、制御端子８２にＶｃｔｌ＝−０．５Ｖを入力すると、ゲート―ソース間電圧はＶｇｓ＝−０．７Ｖとなる。このように、入力端子に大振幅の信号を入力すると、電界効果素子９１のゲート―ソース間電圧Ｖｇｓが大きく異なり、この差によって受信信号のプラス側とマイナス側とで減衰率に差が生じてしまうことを明らかにした。
【００１３】
この特性を入出力特性で表すと、図５のようになる。図５は、制御信号をパラメータに、電界効果素子のソース端子に入力される受信信号Ｖｉｎを横軸に、電界効果素子のドレインから出力される減衰信号Ｖｏｕｔを縦軸に表したものである。図５において、制御信号が通過時の状態にあるときは、受信信号Ｖｉｎと減衰信号Ｖｏｕｔはほぼ等しく、制御信号が減衰時の状態にあるときは、受信信号Ｖｉｎの大きさによらず、減衰信号Ｖｏｕｔはほぼゼロになる。しかし、制御信号が遷移領域にあるときは、プラス側の受信信号Ｖｉｎは、ほぼ減衰されるのに対し、マイナス側の受信信号Ｖｉｎは、減衰されずに減衰信号Ｖｏｕｔは受信信号Ｖｉｎにほぼ等しくなる。このような入出力特性では、制御信号が遷移領域にあるときは、減衰信号に大きな歪を与えることになる。
【００１４】
さらに、図２（２）に示す制御信号の減衰時の状態を対象物からの反射波に相当するパルスの先頭付近の時間位置まで伸ばして、近い距離にある対象物からの反射波の信号も減衰させるようにした場合、制御信号が遷移状態にあるときには、上述の場合と同様に受信信号の極性によって信号レベルが異なってくる。極性によらず正しく受信信号を識別するためには、受信信号のパルスを識別する閾値を極性によって別々に設定しなければならず、設定が複雑になるという問題もある。
【００１５】
このような課題を解決するために、本願発明は、制御信号が遷移領域にあるときでも、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を提供することを目的とする。さらに、本願発明は、このような半導体スイッチを利用した受信装置を提供することも目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、発明者は、入力端子へ入力する受信信号の振幅の大小に関わらず、電界効果素子のゲート―ソース間電圧Ｖｇｓが一定になるような半導体スイッチ回路を創作した。即ち、電界効果素子のゲート―ソース間電圧Ｖｇｓが受信信号の振幅の大小に依存しないように、電界効果素子のゲート端子の電圧を受信信号の変動に追随させることである。
【００１７】
図６及び図７にその原理図を示す。図６又は図７において、１１は入力端子、１２は制御端子、１３は出力端子、２１は電界効果素子、３６は抵抗、Ｓは電界効果素子のソース、Ｄは電界効果素子のドレイン、Ｇは電界効果素子のゲートを表す。
【００１８】
図６において、入力端子１１に受信信号Ｖｉｎ＝−０．２Ｖが入力され、制御端子１２に制御信号Ｖｃｔｌ＝−０．５Ｖが入力されている。電界効果素子のソースからゲートにＶｉｎを印加する回路構成にすると、ゲート電圧はＶｇ＝−０．７Ｖとなり、このときの電界効果素子のゲート―ソース間電圧は、Ｖｇｓ＝−０．７Ｖ＋０．２Ｖ＝−０．５Ｖとなる。
【００１９】
図７において、入力端子１１に受信信号Ｖｉｎ＝＋０．２Ｖが入力され、制御端子１２に制御信号Ｖｃｔｌ＝−０．５Ｖが入力されている。電界効果素子のソースからゲートにＶｉｎを印加する回路構成にすると、ゲート電圧はＶｇ＝−０．３Ｖとなり、このときの電界効果素子のゲート―ソース間電圧は、Ｖｇｓ＝−０．３Ｖ−０．２Ｖ＝−０．５Ｖとなる。
【００２０】
この結果から、入力端子１１に入力される受信信号の極性に関わらず、電界効果素子のＶｇｓは一定とできることが分かる。即ち、入力端子１１に入力される受信信号が大振幅であっても、歪みの少ない減衰信号が得られる。但し、制御端子１２から入力された制御信号がソースに印加されると、その制御信号が電界効果素子のソース−ドレインを介して出力端子８３に出力され、その結果、スイッチ回路として動作しなくなるため、ゲートからソースへの信号伝達は阻止しなければならない。
【００２１】
そこで、本願第一発明では、電界効果素子のソースからゲートには受信信号が伝達され、電界効果素子のゲートからソースには制御信号が伝達されないように、電界効果素子のソースとゲートとの間をアイソレータで接続する。
【００２２】
具体的には、本願第一発明は、ソースが入力端子に、ゲートが制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、前記第一の電界効果素子の前記ソースと前記ゲートとの間を接続し、前記第一の電界効果素子の前記ソースから前記ゲートへは信号が伝達され、前記第一の電界効果素子の前記ゲートから前記ソースへは信号が伝達されないアイソレータと、を備える半導体スイッチ回路である。
【００２３】
本願第一発明により、入力端子に入力された受信信号が第一の電界効果素子のソース及びゲートに印加されるため、制御信号が遷移領域にあるときでも、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を提供することができる。
【００２４】
本願第二発明は、第一の電界効果素子のソースからゲートには受信信号が伝達され、第一の電界効果素子のゲートからソースには制御信号が伝達されないように、第一の電界効果素子のソースとゲートとの間を第二の電界効果素子で接続する。
【００２５】
具体的には、本願第二発明は、ソースが入力端子に、ゲートが制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、ソースが前記第一の電界効果素子の前記ゲートに、ゲートが前記第一の電界効果素子の前記ソースにそれぞれ接続された第二の電界効果素子と、を備える半導体スイッチ回路である。
【００２６】
本願第二発明により、入力端子に入力された受信信号が第一の電界効果素子のソース及びゲートに印加されるため、制御信号が遷移領域にあるときでも、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を提供することができる。
【００２７】
本願第三発明も本願第二発明と同様に、第三の電界効果素子のソースからゲートには受信信号が伝達され、第三の電界効果素子のゲートからソースには制御信号が伝達されないように、第三の電界効果素子のソースとゲートとの間を第四の電界効果素子で接続する。
【００２８】
具体的には、本願第三発明は、ソースが入力端子に、ドレインが出力端子にそれぞれ接続された第三の電界効果素子と、ソースが前記第三の電界効果素子のゲートに、ゲートが前記第三の電界効果素子の前記ソースに、ドレインが制御端子にそれぞれ接続された第四の電界効果素子と、を備える半導体スイッチ回路である。
【００２９】
本願第三発明により、入力端子に入力された受信信号が第三の電界効果素子のソース及びゲートに印加されるため、制御信号が遷移領域にあるときでも、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を提供することができる。
【００３０】
本願第四発明では、前述した本願第一発明から本願第三発明までのいずれかの半導体スイッチ回路を利用して、受信回路からの受信信号を一時的に減衰させることのできる受信装置を構成する。
【００３１】
具体的には、本願第四発明は、受信信号を出力する受信回路と、前記受信回路からの受信信号を一時的に減衰させる制御信号を発生する制御回路と、前記受信回路からの受信信号を前記制御回路からの制御信号で一時的に減衰させた減衰信号を出力するスイッチ回路と、を備え、前記スイッチ回路が、請求項１から３に記載のいずれかの半導体スイッチ回路であって、前記受信信号が前記半導体スイッチ回路の前記入力端子に入力され、前記制御信号が前記半導体スイッチ回路の前記制御端子に入力され、前記減衰信号が前記半導体スイッチ回路の前記出力端子から出力されることを特徴とする受信装置である。
【００３２】
本願第四発明により、受信回路からの受信信号の振幅が大きくても、制御回路からの制御信号により受信信号を一時的に減衰させ、歪の少ない減衰信号を出力することができる。
【発明の効果】
【００３３】
本願発明により、制御信号が遷移領域にあるときでも、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を実現することができる。さらに、このような半導体スイッチ回路を利用した受信装置を実現することもできる。
【発明を実施するための最良の形態】
【００３４】
以下、本願発明の実施の形態について図面を参照して説明する。ただし、本願発明は、以下の実施の形態に限定されるものではない。
【００３５】
図８は、本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。
図８において、１０は半導体スイッチ回路、１１は入力端子、１２は制御端子、１３は出力端子、２１は第一の電界効果素子、２５はアイソレータ、３６は抵抗、Ｓは第一の電界効果素子のソース、Ｄは第一の電界効果素子のドレイン、Ｇは第一の電界効果素子のゲートを表す。
【００３６】
本実施形態の半導体スイッチ回路は、ソースが入力端子に、ゲートが抵抗を介して制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、第一の電界効果素子のソースとゲートとの間を接続し、第一の電界効果素子のソースからゲートへは信号が伝達され、第一の電界効果素子のゲートからソースへは信号が伝達されないアイソレータとを備える半導体スイッチ回路である。
【００３７】
図８において、アイソレータ２５は第一の電界効果素子２１のソースからゲートには信号を伝達し、第一の電界効果素子２１のゲートからソースには信号を伝達しない。このように構成された半導体スイッチ回路１０において、入力端子１１に入力された受信信号は、第一の電界効果素子２１のソースに印加される。同時に、アイソレータ２５を通して、第一の電界効果素子２１のゲートにも印加される。制御端子１２に入力された制御信号は、第一の電界効果素子２１のゲートには印加されるが、ソースには伝達されない。
【００３８】
第一の電界効果素子２１のソースには受信信号が印加されるが、第一の電界効果素子２１のゲートには受信信号と制御信号とが加算されて印加されるため、受信信号の振幅が大きくても電界効果素子のゲート―ソース間電圧は一定となり、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を実現することができる。
【００３９】
図９は、本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。図９において、１０は半導体スイッチ回路、１１は入力端子、１２は制御端子、１３は出力端子、２１は第一の電界効果素子、２２は第二の電界効果素子、３１はカップリングコンデンサ、３２は第二の電界効果素子２２のゲートにバイアス電圧を印加するための直流電圧源、３３及び３４は直流電圧源３２の電圧を分圧する抵抗、３５は第二の電界効果素子２２のドレイン側の負荷抵抗、３６は第二の電界効果素子２２のソース側の負荷抵抗、Ｓは電界効果素子のソース、Ｄは電界効果素子のドレイン、Ｇは電界効果素子のゲートを表す。
【００４０】
本実施形態の半導体スイッチ回路は、ソースが入力端子に、ゲートが抵抗を介して制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、ソースが第一の電界効果素子のゲートに、ゲートが第一の電界効果素子のソースにそれぞれ接続された第二の電界効果素子と、を備える半導体スイッチ回路である。
【００４１】
制御端子１２には、受信信号を減衰させないときは、零電位の制御信号が印加されており、受信信号を減衰させるときに、負電圧の制御信号が印加される。第二の電界効果素子２２のソースやドレインに負電圧を印加すると、第二の電界効果素子２２のゲート電位は正側に変動し、その値が大きいと順方向のダイオード電流が流れてしまう。その順方向のダイオード電流が流れることを防止するため、第二の電界効果素子２２のゲートをカップリングコンデンサ３１で直流遮断した上で、直流電圧源３２、抵抗３３及び抵抗３４によって第二の電界効果素子２２のゲートを負電位にする。また、入力端子１１からの信号を第一の電界効果素子２１のゲートにも印加するために、第二の電界効果素子２２はソースフォロワーで出力を取り出す。
【００４２】
図９において、第二の電界効果素子２２のゲートの電位変動は第二の電界効果素子２２のドレイン電流を変動させるが、ドレインやソースの電位の変動はゲート電位を変動させないため、第一の電界効果素子２１のソースからゲートには信号が伝達され、第一の電界効果素子２１のゲートからソースには信号が伝達されない。このように構成された半導体スイッチ回路１０において、入力端子１１に入力された受信信号は、第一の電界効果素子２１のソースに印加される。同時に、第二の電界効果素子２２を通して、第一の電界効果素子２１のゲートにも印加される。制御端子１２に入力された制御信号は、第一の電界効果素子２１のゲートには印加されるが、第一の電界効果素子２１のソースには伝達されない。
【００４３】
第一の電界効果素子２１のソースには受信信号が印加されるが、第一の電界効果素子２１のゲートには受信信号と制御信号とが加算されて印加されるため、受信信号の振幅が大きくても第一の電界効果素子２１のゲート―ソース間電圧は一定となり、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を実現することができる。
【００４４】
なお、図９においては、電界効果素子２２のゲートは、直流電圧源３２、抵抗３３及び抵抗３４によって負電位にされているが、使用する電界効果素子の動作特性に応じて、正電位にしてもよい。
【００４５】
図１０は、本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。図１０において、１０は半導体スイッチ回路、１１は入力端子、１２は制御端子、１３は出力端子、２３は第三の電界効果素子、２４は第四の電界効果素子、３１はカップリングコンデンサ、３７は第四の電界効果素子２４のゲートにバイアス電圧を印加するための直流電圧源、３３及び３４は直流電圧源３７の電圧を分圧する抵抗、３５は第四の電界効果素子２４のソース側の負荷抵抗、３６は第四の電界効果素子２４のドレイン側の負荷抵抗、Ｓは電界効果素子のソース、Ｄは電界効果素子のドレイン、Ｇは電界効果素子のゲートを表す。
【００４６】
本実施形態の半導体スイッチ回路は、ソースが入力端子に、ドレインが出力端子にそれぞれ接続された第三の電界効果素子と、ソースが第三の電界効果素子のゲートに、ゲートが第三の電界効果素子のソースに、ドレインが制御端子にそれぞれ接続された第四の電界効果素子と、を備える半導体スイッチ回路である。
【００４７】
制御端子１２には、受信信号を減衰させないときは、正電位の制御信号が印加されており、受信信号を減衰させるときに、零電圧の制御信号が印加される。第四の電界効果素子２４のゲートに順方向のダイオード電流が流れてしまうことを防止するため、第四の電界効果素子２４のゲートをカップリングコンデンサ３１で直流遮断した上で、直流電圧源３７、抵抗３３及び抵抗３４によって第四の電界効果素子２４のゲートを正電位にする。また、入力端子１１からの信号を第三の電界効果素子２３のゲートにも印加するために、第四の電界効果素子２４はソースフォロワーで出力を取り出す。
【００４８】
図１０において、第四の電界効果素子２４のゲートの電位変動は第四の電界効果素子２４のドレイン電流を変動させるが、第四の電界効果素子２４のドレインやソースの電位の変動は第四の電界効果素子２４のゲート電位を変動させないため、第三の電界効果素子２３のソースからゲートには信号が伝達され、第三の電界効果素子２３のゲートからソースには信号が伝達されない。このように構成された半導体スイッチ回路１０において、入力端子１１に入力された受信信号は、第三の電界効果素子２３のソースに印加される。同時に、第四の電界効果素子２４を通して、第三の電界効果素子２３のゲートにも印加される。制御端子１２に入力された制御信号は、第三の電界効果素子２３のゲートには印加されるが、第三の電界効果素子２３のソースには伝達されない。
【００４９】
第三の電界効果素子２３のソースには受信信号が印加されるが、第三の電界効果素子２３のゲートには受信信号と制御信号とが加算されて印加されるため、受信信号の振幅が大きくても第三の電界効果素子２３のゲート―ソース間電圧は一定となり、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を実現することができる。
【００５０】
なお、図１０においては、電界効果素子２４のゲートは、直流電圧源３７、抵抗３３及び抵抗３４によって正電位にされているが、使用する電界効果素子の動作特性に応じて、負電位にしてもよい。
【００５１】
図９に示す半導体スイッチ回路における入出力特性のシミュレーション結果を図１１に示す。図１１は、制御信号をパラメータに、第一の電界効果素子のソース端子に入力される受信信号Ｖｉｎを横軸に、第一の電界効果素子のドレインから出力される減衰信号Ｖｏｕｔを縦軸に表したものである。図１１において、制御信号が通過時の状態にあるときは、受信信号Ｖｉｎと減衰信号Ｖｏｕｔはほぼ等しく、制御信号が減衰時の状態にあるときは、受信信号Ｖｉｎの大きさによらず、減衰信号Ｖｏｕｔはほぼゼロになる。また、制御信号が遷移領域にあるときも、プラス側の受信信号Ｖｉｎに対しても、マイナス側の受信信号Ｖｉｎに対しても、ほぼ等しい減衰特性となっていることが分かる。図１０に示す半導体スイッチ回路における入出力特性のシミュレーション結果も同様である。
【００５２】
このことから、制御信号が遷移領域にあるときでも、大振幅の受信信号に対しても、歪の少ない減衰特性の得られる半導体スイッチ回路を実現することができた。
【００５３】
前述した半導体スイッチ回路を備える受信装置の実施形態を図１２に示す。図１２は、図９で説明した半導体スイッチ回路１０を備える例である。図１２において、図９と同じ符号は同じ意味を表す。４０は無線アンテナ、メタリック線又は光ファイバ等を介して信号を受信する受信回路、５０は受信回路４０からの受信信号を一時的に減衰させる制御信号を発生する制御回路である。
【００５４】
本実施形態の受信装置は、受信信号を出力する受信回路と、受信回路からの受信信号を一時的に減衰させる制御信号を発生する制御回路と、受信回路からの受信信号を制御回路からの制御信号で一時的に減衰させた減衰信号を出力するスイッチ回路とを備え、スイッチ回路が、図８から図１０で説明したいずれかの半導体スイッチ回路であって、受信信号が半導体スイッチ回路の入力端子に入力され、制御信号が半導体スイッチ回路の制御端子に入力され、減衰信号が半導体スイッチ回路の出力端子から出力される。
【００５５】
受信回路４０からの受信信号を一時的に減衰させたいときは、制御回路５０からの制御信号によって受信信号を減衰させる。図９で説明した半導体スイッチ回路１０を用いると大振幅の受信信号に対しても歪の少ない減衰信号を得ることができる。
【００５６】
ここでは、図９で説明した半導体スイッチ回路を備える例について説明したが、図８に示す半導体スイッチ回路又は図１０に示す半導体スイッチ回路を備える場合であっても、同様の効果を得ることができる。
【００５７】
以上説明したように、本願発明により、パルスレーダー装置でリークが発生する場合に受信信号を一時的減衰させたり、携帯電話のアンテナの送受切替用に利用したりする場合に、大振幅の受信信号に対しても歪の少ない半導体スイッチ回路及びそのスイッチ回路を用いた受信装置を実現することができる。
【産業上の利用可能性】
【００５８】
本願発明の半導体スイッチ回路又は受信装置はパルスレーダー装置や携帯電話に適用することができる。
【図面の簡単な説明】
【００５９】
【図１】受信信号を一時的に減衰させた減衰信号を出力する半導体スイッチ回路の例を説明する図である。
【図２】入力信号、制御信号及び減衰信号の例を説明する図である。
【図３】従来の半導体スイッチである電界効果素子の各端子の電圧関係を説明する図である。
【図４】従来の半導体スイッチである電界効果素子の各端子の電圧関係を説明する図である。
【図５】従来の半導体スイッチについて、制御信号をパラメータに、電界効果素子のソース端子に入力される受信信号Ｖｉｎを横軸に、電界効果素子のドレインから出力される減衰信号Ｖｏｕｔを縦軸に表したものである。
【図６】本願発明の半導体スイッチ回路の原理図を示す図である。
【図７】本願発明の半導体スイッチ回路の原理図を示す図である。
【図８】本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。
【図９】本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。
【図１０】本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。
【図１１】本願発明の半導体スイッチ回路における入出力特性のシミュレーション結果を示す図である。
【図１２】本願発明の半導体スイッチ回路を備える受信装置を示す図である。
【符号の説明】
【００６０】
１０：半導体スイッチ回路、１１：入力端子、１２：制御端子、１３：出力端子、２１：電界効果素子、２５：アイソレータ、３６：抵抗、２１：第一の電界効果素子、２２：第二の電界効果素子、２３：第三の電界効果素子、２４：第四の電界効果素子、３１：カップリングコンデンサ、３２、３７：直流電圧源、３３、３４：分圧抵抗、３５、３６：負荷抵抗、４０：受信回路、５０：制御回路、８１：入力端子、８２：制御端子、８３：出力端子、９１：電界効果素子
【図１】
2006211265.tif 000003
【図２】
2006211265.tif 000004
【図３】
2006211265.tif 000005
【図４】
2006211265.tif 000006
【図５】
2006211265.tif 000007
【図６】
2006211265.tif 000008
【図７】
2006211265.tif 000009
【図８】
2006211265.tif 000010
【図９】
2006211265.tif 000011
【図１０】
2006211265.tif 000012
【図１１】
2006211265.tif 000013
【図１２】
2006211265.tif 000014