(57)【要約】【課題】  回路パターンを変更せずに、容量を製造工程で任意に変えることができる可変容量ダイオード等を備えた半導体装置を提供する。【解決手段】  シリコン基板１０の表面には平行線状にｎイオンが注入されて、可変容量ダイオードの電極となる拡散領域１１が設けられる。拡散領域１１の間の表面には、入れ子状に形成された櫛形のゲート酸化膜１２，１３を介して、制御電極１４，１５が形成されている。ゲート酸化膜１２の厚さは、論理回路３中のトランジスタのゲート酸化膜と同じ２．５ｎｍに形成され、ゲート酸化膜１３は、入力回路２中のトランジスタのゲート酸化膜と同じ５．０ｎｍに形成されている。２種類の膜厚の構成割合を変えたり、製造後に櫛の歯をレーザービームで切断することにより、回路パターンを変えずに可変容量ダイオードの容量を変更することができる。【選択図】      図１
2006019485.tif 000002
【特許請求の範囲】
【請求項１】
主面に第１の領域と該第１の領域に隣接する第２の領域と該第２の領域の反対側で該第１の領域に隣接する第３の領域とが設けられた半導体基板と、
前記第１の領域に形成された第１の膜厚を有する第１の絶縁膜及び該第１の絶縁膜上に形成された第１の電極を有し、該第１の電極が該第１の領域と前記第２の領域とに延在して形成された第１のキャパシタと、
前記第１の領域に前記第１の絶縁膜から所定の距離を隔てて並列に形成された前記第１の膜厚と異なる第２の膜厚を有する第２の絶縁膜、及び該第２の絶縁膜上に形成された第２の電極を有し、該第２の電極が該第１の領域と前記第３の領域とに延在して形成された第２のキャパシタと、
前記第１の領域に前記第２の絶縁膜から所定の距離を隔てて並列に形成された前記第１の膜厚を有する第３の絶縁膜、及び該第３の絶縁膜上に形成された第３の電極を有し、該第３の電極が該第１の領域と前記第２の領域とに延在して形成された第３のキャパシタと、
前記第２の領域上に形成されて前記第１の電極と前記第３の電極とに電気的に接続された第１の配線層と、
前記第３の領域上に形成されて前記第２の電極と電気的に接続された第２の配線層とを、
備えたことを特徴とする半導体装置。
【請求項２】
主面に第１の領域と該第１の領域に隣接する第２の領域と該第２の領域の反対側で該第１の領域に隣接する第３の領域とが設けられた半導体基板と、
前記第１の領域に形成された第１の膜厚を有する第１の絶縁膜及び該第１の絶縁膜上に形成された第１の電極を有し、該第１の電極が該第１の領域と前記第２の領域とに延在して形成された第１のキャパシタと、
前記第１の領域に前記第１の絶縁膜から所定の距離を隔てて並列に形成された前記第１の膜厚と異なる第２の膜厚を有する第２の絶縁膜、及び該第２の絶縁膜上に形成された第２の電極を有し、該第２の電極が該第１の領域と前記第３の領域とに延在して形成された第２のキャパシタと、
前記第１の領域に前記第２の絶縁膜から所定の距離を隔てて並列に形成された前記第１の膜厚を有する第３の絶縁膜、及び該第３の絶縁膜上に形成された第３の電極を有し、該第３の電極が該第１の領域と前記第２の領域とに延在して形成された第３のキャパシタと、
前記第１の領域に前記第３の絶縁膜から所定の距離を隔てて並列に形成された前記第２の膜厚を有する第４の絶縁膜、及び該第４の絶縁膜上に形成された第４の電極を有し、該第４の電極が該第１の領域と前記第３の領域とに延在して形成された第４のキャパシタと、
前記第２の領域上に形成されて前記第１の電極と前記第３の電極とに電気的に接続された第１の配線層と、
前記第３の領域上に形成されて前記第２の電極と前記第４の電極とに電気的に接続された第２の配線層とを、
備えたことを特徴とする半導体装置。
【請求項３】
前記第１、第２及び第３のキャパシタは、可変容量ダイオードであることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１、第２、第３及び第４のキャパシタは、可変容量ダイオードであることを特徴とする請求項２記載の半導体装置。
【請求項５】
前記半導体基板は、シリコン基板またはＳＯＩ基板またはＳＯＳ基板のいずれかからなることを特徴とする請求項１または２記載の半導体装置。
【請求項６】
第１の厚さのゲート酸化膜を有するトランジスタと、前記第１の厚さとは異なる第２の厚さのゲート酸化膜を有するトランジスタと、キャパシタまたは可変容量ダイオードとを有する半導体装置において、
前記キャパシタまたは可変容量ダイオードは、第１の電極における第１の領域上に前記第１の厚さの酸化膜を介して形成された櫛形の第２の電極と、前記第１の電極における第２の領域上に前記第２の厚さの酸化膜を介して前記第２の電極に対して入れ子状に形成された櫛形の第３の電極とを、備えたことを特徴とする半導体装置。
【請求項７】
第１の厚さのゲート酸化膜を有するトランジスタと、前記第１の厚さよりも薄い第２の厚さのゲート酸化膜を有するトランジスタと、第１の電極とこれに対向する櫛形の第２及び第３の電極を入れ子状に配置したキャパシタまたは可変容量ダイオードを備えた半導体装置の製造方法であって、
前記キャパシタまたは可変容量ダイオードは、
半導体基板の表面で前記第１の電極となる並行配置された複数の短冊状領域にイオンを注入して拡散領域を形成する工程と、
前記半導体基板の表面全体に第１の酸化膜を形成する工程と、
前記第１の酸化膜上で前記第２の電極を形成する領域をレジストパターンで覆い、該レジストパターンで覆われていない領域の該第１の酸化膜を除去する工程と、
前記レジストパターンを除去した後、前記半導体基板の表面全体に第２の酸化膜を形成する工程と、
前記第２の酸化膜の表面に導電層を形成し、該導電層及び該第２の酸化膜を整形して前記第２及び第３の電極を形成する工程と、
前記半導体基板に表面がほぼ平坦な層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記第１、第２及び第３の電極への配線を行うためのコンタクトホールを形成する工程と、
前記コンタクトホールに配線用メタル材を充填すると共に前記半導体基板表面にメタル配線層を形成する工程とを、
順次行うことによって形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
可変容量ダイオードは、バラクタとも呼ばれ、電極間に印加される直流電圧の値によって静電容量が変化するダイオードで、例えばＰＬＬ（位相同期回路）におけるＶＣＯ（電圧制御発振器）の周波数制御用の回路素子として使用される。
【０００３】
半導体集積回路中に設けられる可変容量ダイオードは、一般的にＭＯＳトランジスタと同様の工程で形成され、ソース電極とドレイン電極を接続し、ゲート電極との間に形成されたゲート酸化膜による静電容量をキャパシタンスとして用いるようになっている。
【０００４】
図２は、可変容量ダイオードを備えた半導体集積回路の一般的な構成図である。
この半導体集積回路は、クロック信号ＣＬＫ等を含む外部信号が与えられる複数の入力端子１を有し、この入力端子１が入力回路２を介して論理回路３に接続されている。論理回路３は、入力端子１に与えられる外部信号に従って所定の論理演算処理を行うもので、複数のＭＯＳトランジスタによる論理ゲート等を組み合わせて構成されている。
【０００５】
論理回路３は、図示していないが、外部から与えられるクロック信号ＣＬＫに同期してその周波数とは異なる周波数の内部クロック信号を生成するために、ＶＣＯとＰＬＬを有している。ＶＣＯは、例えばコイルとコンデンサによるＬＣ共振回路のコンデンサとして可変容量ダイオード４を使用し、この可変容量ダイオード４の制御電極に印加する直流電圧を変化させることによって発振周波数を制御するものである。論理回路３の処理結果の信号は、出力回路５を介して出力端子６に出力されるようになっている。
【０００６】
ここで、入力回路２は、入力端子１を通して侵入する静電サージ電圧等から論理回路３を保護するもので、この入力端子１と図示しない電源端子及び接地端子との間に接続された保護用のダイオードを備えると共に、入力信号を論理回路３へ与えるためのバッファアンプを備えている。出力回路５も同様に、出力端子６を通して侵入する静電サージ電圧等から論理回路３を保護するためのバッファアンプを備えている。
【０００７】
これらの入力回路２と出力回路５に設けられたバッファアンプは、静電サージ電圧等によって破壊されないように、論理回路３に比べて厚いゲート酸化膜を有するトランジスタで構成されている。例えば、論理回路３中のトランジスタのゲート酸化膜の厚さは２．５ｎｍであり、入力回路２と出力回路５中のトランジスタのゲート酸化膜の厚さは５．０ｎｍである。
【０００８】
従って、可変容量ダイオード４は、論理回路３中のトランジスタと同様に、ゲート酸化膜が２．５ｎｍの厚さで形成され、そのパターンは、ＶＣＯの発振周波数の可変範囲に応じて必要となるキャパシタンスが得られるような面積に設計されている。
【０００９】
なお、本願発明とは目的及び構成が全く異なるが、下記特許文献１には、同一半導体チップ内の２つのバラクタダイオードの短辺同士を連続して接続することで、半導体チップを横長の形状にしたまま熱処理して、２つのバラクタダイオードの可変容量をほぼ等しくする半導体装置の製造方法が開示されている。
【００１０】
また、特許文献２には、基材とエピタキシャル層からなる半導体基板上に、実効面積が異なる２つの可変容量ダイオード素子を形成した可変容量ダイオード装置が記載されている。この可変容量ダイオード装置は、実効面積の小さい可変容量ダイオード素子を局部発振回路側に用い、実効面積の大きい可変容量ダイオード素子を高周波回路側に用い、レベルが各段に違うＯＳＣ信号とＲＦ信号をそれぞれ直流バイアス電圧に重畳して印加することにより、２つのＣ−Ｖ特性が接近する特性を利用してトラッキングエラーを減少させている。
【００１１】
【特許文献１】特開２００２−２６１２９８号公報
【特許文献２】特開２００２−３５３４６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前記半導体集積回路では、内蔵するＶＣＯの発振周波数を変更する場合には、可変容量ダイオード４の面積を変えなければならない。このため、回路構成が全く同じであっても、発振周波数に応じて回路パターンを変更しなければならないという課題があった。
【００１３】
本発明は、回路パターンを変更せずに内蔵するＶＣＯの発振周波数を製造工程で任意に変えることができる半導体集積回路を提供することを目的としている。
【課題を解決するための手段】
【００１４】
本発明は、第１の厚さのゲート酸化膜を有するトランジスタと、前記第１の厚さとは異なる第２の厚さのゲート酸化膜を有するトランジスタと、キャパシタまたは可変容量ダイオードとを有する半導体装置において、前記キャパシタまたは可変容量ダイオードは、第１の電極における第１の領域上に前記第１の厚さの酸化膜を介して形成された櫛形の第２の電極と、前記第１の電極における第２の領域上に前記第２の厚さの酸化膜を介して前記第２の電極に対して入れ子状、即ち櫛の歯が交互に配置された状態に形成された櫛形の第３の電極とを備えたことを特徴としている。
【発明の効果】
【００１５】
本発明では、第１の電極における第１の領域上に第１の厚さの酸化膜を介して櫛形の第２の電極を形成し、この第１の電極における第２の領域上に第２の厚さの酸化膜を介して櫛形の第３の電極を設け、これらの第２及び第３の櫛形の電極の歯を交互に配置して、所謂入れ子状に形成している。従って、酸化膜形成時のマスクパターンを変えたり、電極形成後に櫛形の歯の付け根を安全に切断することにより、キャパシタや可変容量ダイオードのパターンを変更せずに、静電容量を変更することができるという効果がある。
【発明を実施するための最良の形態】
【００１６】
半導体基板の表面で可変容量ダイオードの第１の電極となる並行配置された複数の短冊状領域にイオンを注入して拡散領域を形成し、その表面全体に第１の酸化膜を形成する。また、第１の電極に対向する第２、第３の電極のうち、第２の電極を形成する領域をレジストパターンで覆い、このジストパターンで覆われていない領域の第１の酸化膜を除去する。次に、レジストパターンを除去した後、半導体基板の表面全体に第２の酸化膜を形成し、この第２の酸化膜の表面に導電層を形成した後、この導電層と第２の酸化膜を整形して入れ子状に形成された櫛形の第２及び第３の電極を形成する。更に、半導体基板に表面がほぼ平坦な層間絶縁膜を形成し、この層間絶縁膜に第１、第２及び第３の電極への配線を行うためのコンタクトホールを形成する。そして、コンタクトホールを配線用メタル材で充填すると共に半導体基板表面にメタル配線層を形成し、このメタル配線層を整形して配線パターンを形成する。
【００１７】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００１８】
図１（ａ），（ｂ）は、本発明の実施例を示す可変容量ダイオードの構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）中のＡ−Ａ線に沿った断面を示す断面図である。なお、図１（ａ）では、層間絶縁膜１６の記載を省略している。
【００１９】
この可変容量ダイオードは、図２中の可変容量ダイオード４として形成されたもので、例えば、シリコン基板１０の表面（主面）に、複数の短冊を一定間隔で平行に並べたようにｎイオンが注入された拡散領域１１が設けられた第１の領域ＡＲＥＡ１を有している。シリコン基板１０の表面には、第１の領域ＡＲＥＡ１に隣接して、この第１の領域ＡＲＥＡ１を挟むように、例えば図の下側に第２の領域ＡＲＥＡ２が、上側に第３の領域ＡＲＥＡ３が設けられている。
【００２０】
短冊状の拡散領域１１の間の表面には、２つの櫛を向かい合わせてそれぞれの歯が交互に挟むように、所謂入れ子状に配置された２組の櫛形のゲート酸化膜１２，１３が形成されている。即ち、櫛形のゲート酸化膜１２は、櫛の歯に相当する第１、第３、…の絶縁膜を有し、これらの絶縁膜が拡散領域１１の間の表面に１つ置きに配置されている。また、櫛形のゲート酸化膜１３は、櫛の歯に相当する第２、第４、…の絶縁膜を有し、これらの絶縁膜がゲート酸化膜１２における第１、第３、…の絶縁膜の間に配置されている。
【００２１】
ゲート酸化膜１２の膜厚は、論理回路３中のトランジスタのゲート酸化膜と同じ２．５ｎｍの厚さに形成され、ゲート酸化膜１３の膜厚は、入力回路２と出力回路５中のトランジスタのゲート酸化膜と同じ５．０ｎｍの厚さに形成されている。
【００２２】
ゲート酸化膜１２の表面には、ポリシリコン等による制御電極１４が形成されている。即ち、ゲート酸化膜１２の第１、第３、…の絶縁膜上に、第１、第３、…の電極が形成され、これらの第１、第３、…の電極は、第２の領域ＡＲＥＡ２まで延在されて共通接続されている。また、ゲート酸化膜１３の表面には、ポリシリコン等による制御電極１５（第２、第４、…の電極）が形成され、これらの第２、第４、…の電極が、第３の領域ＡＲＥＡ３まで延在されて共通接続されている。
【００２３】
拡散領域１１と制御電極１４，１５が形成されたシリコン基板１０の表面は層間絶縁膜１６で覆われ、この層間絶縁膜１６の表面にアルミニウム等の第１メタルによる配線パターン１７，１８，１９が形成されている。配線パターン１７は、第１の領域ＡＲＥＡ１の拡散領域１１とゲート酸化膜１２，１３の櫛の歯の上部に形成され、この拡散領域１１との間が、層間絶縁膜１６を貫通して形成された複数のコンタクト１７ａを介して接続されている。
【００２４】
制御電極１４の櫛の歯は、層間絶縁膜１６を貫通して形成された複数のコンタクト１８ａを介して、図に示すように第２の領域ＡＲＥＡ２に設けられた配線パターン（第１の配線層）１８に接続されている。また、制御電極１５の櫛の歯は、層間絶縁膜１６を貫通して形成された複数のコンタクト１９ａを介して、第３の領域ＡＲＥＡ３に設けられた配線パターン（第２の配線層）１９に接続されている。なお、配線パターン１８，１９は、例えば図の右側で接続されている。
【００２５】
この可変容量ダイオードでは、第１の領域ＡＲＥＡ１に形成された膜厚２．５ｎｍのゲート酸化膜１２と制御電極１４の櫛形の歯の部分によって、シリコン基板１０との間に第１、第３、…のキャパシタが構成され、膜厚５ｎｍのゲート酸化膜１３と制御電極１５の櫛形の歯の部分によって、第２、第４、…のキャパシタが構成されている。これらの、キャパシタの制御電極１４，１５は、それぞれ第２の領域ＡＲＥＡ２と第３の領域ＡＲＥＡ３に形成された配線パターン１８，１９によって共通接続されている。また、シリコン基板１０側の複数の拡散領域１１は、複数のコンタクト１７ａを介して配線パターン１７に共通接続されている。これにより、配線パターン１７と配線パターン１８，１９の間に並列に接続された複数のキャパシタは、制御電極１４，１５（即ち、配線パターン１８，１９）に直流電圧を印加することにより、印加電圧に応じてキャパシタンスが変化する可変容量ダイオードとして動作する。
【００２６】
図３（ａ）〜（ｇ）は、図１の可変容量ダイオードの製造方法を示す工程図である。以下、可変容量ダイオードの製造方法を説明する。
【００２７】
この可変容量ダイオードは、図２の半導体集積回路の製造工程で、入力回路２、論理回路３及び出力回路５中のＭＯＳトランジスタと同時に形成される。
【００２８】
まず、図３（ａ）に示すように、シリコン基板１０にｎ型イオンを注入し、複数の拡散領域１１を形成する。そして、１回目の酸化膜形成処理によって、ウエハ全面に膜厚が４．５ｎｍとなるように酸化膜ＳｉＯ２を形成する。
【００２９】
次に、図３（ｂ）に示すように、入力回路２及び出力回路５となる領域と、膜厚５．０ｎｍのゲート酸化膜１３を形成する領域にレジストパターンＰＴＮを形成する。そして、このレジストパターンＰＴＮをマスクとして、酸化膜エッチング処理を行う。これにより、図３（ｃ）に示すように、マスクされていない箇所、即ち、論理回路３となる領域と、膜厚２．５ｎｍのゲート酸化膜１２を形成する領域の酸化膜は完全に無くなる。
【００３０】
この後、レジストパターンを除去し、ウエハ全面に２回目の酸化膜形成処理を施し、酸化膜の無い領域が膜厚２．５ｎｍの酸化膜ＳｉＯ２で覆われるように酸化を行う。これにより、図３（ｄ）に示すように、論理回路３となる領域と、ゲート酸化膜１２を形成する領域には厚さ２．５ｎｍの酸化膜が形成される。一方、酸化膜エッチングの際に酸化膜がそのまま残された入力回路２及び出力回路５となる領域と、ゲート酸化膜１３を形成する領域では、２回目の酸化膜形成処理の開始時に膜厚が４．５ｎｍあったため、酸化膜成長率が小さくなり、新たな酸化膜は０．５ｎｍ程度しか堆積されない。これにより、入力回路２及び出力回路５の酸化膜とゲート酸化膜１３の厚さは、５ｎｍとなる。
【００３１】
その後、図３（ｅ）に示すように、ポリシリコン膜の生成とこのポリシリコン膜の整形加工によって制御電極１４，１５を形成する。更に、図３（ｆ）に示すように、ウエハ全面に層間絶縁膜１６を形成し、この層間絶縁膜１６にコンタクト１７ａ〜１９ａを形成するためのコンタクトホールＨＯＬを空ける。そして、コンタクトホールＨＯＬ中にアルミニウム等の導電材を充填してコンタクト１７ａ〜１９ａを形成すると共に、層間絶縁膜１６の表面に第１メタル層を形成する。そして、図３（ｇ）に示すように、この第１メタル層をパターニングすることによって、配線パターン１７〜１９を形成する。
【００３２】
これにより、図１の可変容量ダイオードが完成する。なお、図示していないが、この可変容量ダイオードと同時に、入力回路２、論理回路３及び出力回路５内のトランジスタも完成する。
【００３３】
このように、本実施例の可変容量ダイオードは、そのゲート酸化膜の膜厚が一部の領域で５ｎｍ、残りの領域が２．５ｎｍとなっている。そして、この２つの領域の割合は、酸化膜エッチング処理で使用するレジストマスクの形状で任意に変えることができる。即ち、ゲート酸化膜の平均膜厚は、レジストマスクの形状を変えることによって、２．５ｎｍから５．０ｎｍまでの間で任意に設定することができる。静電容量は、対向する電極の寸法形状と電極間の絶縁膜の誘電率が同一であれば、膜厚に反比例するので、本実施例の可変容量ダイオードは、電極の形状を変更せずに、静電容量の可変範囲を変更することができる。
【００３４】
更に、ゲート酸化膜１２，１３の櫛の歯は１本置きに交互に配置され、それぞれ反対側で共通接続されているので、レーザービーム等で櫛の歯の根元を切断してゲート容量を調整する場合に、隣接するゲート酸化膜に対して損傷を与えるおそれを低減することができる。
【００３５】
従って、この可変容量ダイオードを備えることにより、回路パターンを変更せずに、例えば内蔵するＶＣＯの発振周波数を製造工程で任意に変えることができる半導体装置が得られるという利点がある。
【００３６】
なお、本発明は、上記実施例１に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１）  拡散領域１１は、ｎ型イオンではなくｐ型イオンを注入して形成するようにしても良い。この場合、制御電極に印加する電圧の変化方向と容量変化の方向は逆になる。
（２）  シリコン基板１０に代えて、ＳＯＩ（シリコン・オン・インシュレータ）基板や、ＳＯＳ（シリコン・オン・サファイア）基板を用いることができる。
（３）  ゲート酸化膜１２，１３の厚さは、例示したものに限定されない。
（４）  酸化膜の厚さが異なる櫛形の制御電極を入れ子状に配置する構造は、可変容量ダイオードに限らず、一般的なキャパシタの構造としても適用することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施例を示す可変容量ダイオードの構成図である。
【図２】可変容量ダイオードを備えた半導体集積回路の一般的な構成図である。
【図３】図１の可変容量ダイオードの製造方法を示す工程図である。
【符号の説明】
【００３８】
２    入力回路
３    論理回路
４    可変容量ダイオード
５    出力回路
１０    シリコン基板
１１    拡散領域
１２，１３    ゲート酸化膜
１４，１５    制御電極
１６    層間絶縁膜
１７〜１９    配線パターン
１７ａ〜１９ａ    コンタクト
ＡＲＥＡ１〜ＡＲＥＡ３    第１〜第３の領域
【図１】
2006019485.tif 000003
【図２】
2006019485.tif 000004
【図３】
2006019485.tif 000005