(57)【要約】【課題】反対の極性の可動櫛駆動型電極が同じ基板上に同時に製作されており、これらが独立に作動するマイクロエレクトロメカニカル系可変（ＭＥＭＳ）コンデンサを提供すること。【解決手段】静電容量を最大化するために、これらの電極はインターディジタル構造として形成されている。導電要素から誘電材料を分離させる可能性がある応力の結果としてバラクタが故障しないことを保証するために、このＭＥＭＳ可変コンデンサは、応力が最も大きい領域で選択的に使用されるエラストマー材料と組み合わせたＣＭＯＳ製造ステップを含む。このＣＭＯＳプロセスとビア間の導電性エラストマー材料の組合せによって全体的な側壁領域が増大し、これによって静電容量密度が増大する。【選択図】図１
2006019724.tif 000002
【特許請求の範囲】
【請求項１】
マイクロエレクトロメカニカル系（ＭＥＭＳ）可変コンデンサを製造する方法であって、
ａ）基板上に第１の誘電層を付着させるステップであって、前記第１の誘電層が自身の中にエッチングされた少なくとも１つのキャビティを有するステップと、
ｂ）前記少なくとも１つのキャビティに金属を充填し、次いでこれを平坦化することによって作動電極を形成するステップと、
ｃ）前記第１の誘電体上に第２の誘電層を付着させ、その中に少なくとも１つのキャビティをエッチングするステップと、
ｄ）前記第２の誘電層の中の前記少なくとも１つのキャビティに犠牲材料を充填し、これを平坦化するステップと、
ｅ）前記第２の誘電層上に第３の誘電層を付着させ、その中に少なくとも１つのキャビティをエッチングするステップと、
ｆ）前記第３の誘電層の中の前記キャビティに金属を充填し、次いでこれを平坦化することによって接地面電極を形成するステップと、
ｇ）前記第３の誘電層の上に、導電性ビアによって相互接続された複数の金属線を形成するステップと、
ｈ）前記導電性ビア間にエラストマー材料を埋め込むステップと、
ｉ）前記金属線および前記接地電極の周囲の前記第２および第３の誘電材料を選択的に除去し、前記犠牲材料をエッチングで除去するステップと
を含む方法。
【請求項２】
ステップｇ）およびｈ）がさらに、
前記第３の誘電体の中の前記接地電極の上に前記導電性ビアを形成するステップと、
前記導電性ビアの周囲の誘電材料をエッチングで除去するステップと、
前記エッチングされたビアの上にエラストマー材料を付着させるステップと、
前記エラストマー材料を平坦化するステップと
を含む、請求項１に記載の方法。
【請求項３】
ステップｇ）およびｈ）がさらに、
前記第３の誘電層上に付着させた第４の誘電層の中にキャビティをエッチングするステップと、
前記エッチングされたキャビティの中にエラストマー材料を付着させるステップと、
前記エラストマー材料の中に導電性ビアを形成するステップと
を含む、請求項１に記載の方法。
【請求項４】
ステップｇ）およびｈ）がさらに、
前記第３の誘電体上にエラストマー材料を付着させるステップと、
前記エラストマー材料上に第４の誘電層を付着させるステップと、
前記第４の誘電体および前記エラストマー材料の中に導電性ビアをエッチングするステップと、
前記第４の誘電層の中に少なくとも１つのキャビティをエッチングして前記導電性ビアを露出させるステップと、
前記少なくとも１つのキャビティに導電材料を充填し、続いて前記第４の誘電層および前記導電材料を平坦化するステップと
を含む、請求項１に記載の方法。
【請求項５】
前記少なくとも１つのキャビティを障壁材料で内張りするステップをさらに含む、請求項４に記載の方法。
【請求項６】
前記作動電極がエア・ギャップによって前記接地電極から分離される、請求項１に記載の方法。
【請求項７】
前記作動電極と前記接地電極の間に印加された電圧が、前記接地電極および前記金属線上に、前記作動電極に対する前記接地電極の運動を誘導する引力を生み出す、請求項１に記載の方法。
【請求項８】
前記エラストマー材料の導電率が垂直方向の変位とともに変化し、前記接地電極と前記金属線の間の側壁領域を増大させる、請求項１に記載の方法。
【請求項９】
前記導電性ビアが変形可能な前記エラストマー材料によって互いから分離され、前記エラストマー材料が機械的安定性を提供し信頼性を向上させる、請求項１に記載の方法。
【請求項１０】
ステップｄ）がさらに、
ｄ１）平坦化された前記犠牲材料の上に絶縁層を付着させるステップと、
ｄ２）前記作動電極の上に絶縁層を付着させるステップと
を含む、請求項１に記載の方法。
【請求項１１】
前記絶縁層が、ＳｉＮ、ＳｉＯ２およびＳｉＣＮからなるグループから選択された誘電材料から作られる、請求項１０に記載の方法。
【請求項１２】
前記接地面電極および前記金属線が、それらの少なくとも１端のところで誘電材料の中に固定される、請求項１に記載の方法。
【請求項１３】
前記電極の周囲の前記誘電体が、ＳｉＯ２、フッ素化されたＳｉＯ２およびＳｉＣＯＨからなるグループから選択される、請求項１０に記載の方法。
【請求項１４】
前記接地電極および金属線が、前記金属線の応力勾配に応じて上または下に湾曲する、請求項１に記載の方法。
【請求項１５】
前記金属線の前記応力勾配を形成するステップが、
ａ）前記金属線の付着条件を変更するステップと、
ｂ）前記付着条件および前記少なくとも１つのキャビティの周囲の障壁材料の組成を制御するステップと、
ｃ）前記障壁材料の厚さを変更するステップと、
ｄ）前記犠牲材料の上の前記絶縁層および前記導電性ビア間に位置する前記エラストマー材料の前記付着条件を変更するステップと
を含む、請求項１４に記載の方法。
【請求項１６】
前記金属層が、ＴａＮ、Ｔａ、ＴｉＮ、Ｗおよび銅からなるグループから選択されたライナ材料から作られる、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般にマイクロエレクトロメカニカル系（micro-electromechanicalsystem：ＭＥＭＳ）可変コンデンサに関し、詳細には、現状技術の半導体製造プロセスに完全に組み込むことができるエラストマーＭＥＭＳバラクタの製造方法に関する。
【背景技術】
【０００２】
本出願は、本出願と同時に提出された参照によって本明細書に組み込まれる米国特許出願第１０／７１０２８３号「マイクロエレクトロメカニカル可変コンデンサ（Micro Electro-Mechanical Variable Capacitor）」に関連する。
【０００３】
可変コンデンサまたはバラクタは、高周波および無線周波（ＲＦ）回路において基本的な役割を演じる。この数年、ＭＥＭＳ可変コンデンサはその優れた電気特性のためかなりの関心を集めている。ＭＥＭＳ技術を使用した可変コンデンサは、航空宇宙、家電および通信システム応用向けの標準半導体デバイスに容易に実装することができる。
【０００４】
平行平板電極法の使用によって達成される最大静電容量調整範囲は限られるので、ＭＥＭＳ可変コンデンサの調整範囲を改善することが試みられた。この限界は作動中の非線形静電力による。平行平板電極は、電極間距離の１／３のところで典型的な「プルダウン挙動」を示し、最大調整容量が１．５になる。以前の大部分の方法は、処理の複雑さの増大または可動部品数の増大、あるいはその両方をもたらし、それが信頼性の急激な低下につながった。さらに、ＭＥＭＳデバイスの実装およびＭＥＭＳデバイスのＣＭＯＳ集積回路への組込みは大きな難問が伴う。
【０００５】
Ａ．デック（A. Dec）他は、ＩＥＥＥ  ＲＦ  ＩＣシンポジウム摘要（IEEE RFIC Symposium Digest）、309-312ページ、1998年6月に発表されている「調整範囲の広いＲＦ微細加工バラクタ（RFmicro-machined varactors with wide tuning range）」というタイトルの論文の中で、可動電極をその上下の２つの平行電極を使用して作動させることによってＭＥＭＳ可変コンデンサを構築することを記述している。上部−可動電極間および可動−下部電極間の直列の個々の静電容量の結果として、全体の静電容量調整範囲がかなり強化される。この方法を使用して達成可能な最大調整範囲は２：１である。Ａ．デック他は、１．９：１という高い調整範囲を達成できると報告している。この方法を使用したときに調整範囲がかなり向上したとしても、それに対応してプロセスの複雑さもまた増大する。
【０００６】
米国特許第６６６１０６９号には、作動のために櫛駆動型電極（comb-driveelectrode）を使用するマイクロエレクトロ・メカニカル・バラクタ・デバイスの製造方法が記載されている。この方法は、非常に大きな調整範囲を生み出すと予想されるが、この方法は、２枚の別個の基板上にデバイスを製造することを含む。主要な作動モードはこのデバイスの中のフィン構造間にある。さらに、このデバイスは３ポート・バラクタ・デバイスであり、デバイスの調整範囲を強化する複数の作動モードを提供しない。
【０００７】
本発明の方法に含まれる固有のエレクトロメカニカル態様は、平行平板法および上で論じた方法とは全く異なる。静電容量センシングのために可動櫛駆動型電極が使用され、可動櫛駆動型電極の作動用に別個の作動電極が使用される。静電容量は、１本または数本の電極フィンガを作動させ、それにより櫛駆動型電極間のオーバーラップ領域を変化させることによって変化させることができる。このデバイスでは複数の作動モードが可能なのでデバイスの静電容量調整範囲は大幅に強化される。このデバイスは複数のポート（ＤＣバイアスに対しては少なくとも２つ、ＲＦ信号に対しては２つのポート）を有するので、信号静電容量は、通常の３ポート・バラクタ・デバイスの場合とは違い減結合を必要としない。このデバイスは、標準半導体製造技法を使用して製造することができ、半導体回路に容易に組み込むことができる。
【特許文献１】米国特許出願第１０／７１０２８３号
【特許文献２】米国特許第６６６１０６９号
【非特許文献１】Ａ．デック（A. Dec）他、「調整範囲の広いＲＦ微細加工バラクタ（RFmicro-machined varactors with wide tuning range）」、ＩＥＥＥ  ＲＦ  ＩＣシンポジウム摘要（IEEE RF ICSymposium Digest）、309-312ページ、1998年6月
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって本発明の目的は、多フィンガ３次元櫛駆動型電極をセンシングのために利用し、その一方で、制御または作動電極が可動櫛駆動型電極の運動を個別にまたは同時に駆動して静電容量を変化させる、ＭＥＭＳ可変コンデンサ・デバイスを製造する方法を提供することにある。
【０００９】
他の目的は、ＣＭＯＳ半導体デバイスに適用可能な製造技法と両立する製造技法を使用してＭＥＭＳ可変コンデンサ・デバイス（すなわちバラクタ）を製造する方法であって、ＭＥＭＳデバイスの製造と実装を同時に実施でき、製造ステップ数を最小化し、処理コストを低下させる方法を提供することにある。
【００１０】
他の目的は、ビアに機械的支持を提供するために可動電極の中のビア間にエラストマー材料を埋め込むステップを含む、ＭＥＭＳバラクタの製造方法を提供することにある。
【００１１】
他の目的は、ＣＭＯＳ製造プロセスを結合し、変形可能なエラストマー材料を使用してバラクタが小さな変位で大きな導電率変化を示すことができるようにするＭＥＭＳバラクタの製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１の態様では、記載のＭＥＭＳ可変コンデンサが、デバイスの導電要素から誘電材料を分離させる可能性がある応力の結果としてバラクタが故障しないことを保証するために、応力が最も大きい領域で選択的に使用されるエラストマー材料と組み合わせた従来のＣＭＯＳ製造ステップを含む。
【００１３】
本発明の他の態様では、ＭＥＭＳバラクタが制御された応力勾配を有し、これによって可動電極の初期の湾曲が与えられる。可動電極の固有応力および応力勾配は、電極材料の付着条件を変更することによって、および電極材料の構成要素の厚さを変更することによって変化する。
【００１４】
本発明の他の態様では、ビア間の導電性エラストマー材料の存在下でＣＭＯＳプロセス・ステップを結合することによって全体的な側壁領域が増大し、それによってＭＥＭＳバラクタ・デバイスの全体的な静電容量において静電容量密度が増大するという追加の利点が得られる。
【００１５】
本発明の他の態様では、相互接続ビアを有する一連の金属線を製造することによって可動電極が形成され、これらの金属線は互いの上に整列し、可動電極は互いに隣接してコンデンサの平板電極を形成する。
【００１６】
本発明の他の態様では、マイクロエレクトロメカニカル系（ＭＥＭＳ）可変コンデンサを製造する方法が提供される。この方法は、ａ）基板上に第１の誘電層を付着させるステップであって、第１の誘電層が自身の中にエッチングされた少なくとも１つのキャビティを有するステップと、ｂ）少なくとも１つのキャビティに金属を充填し、次いでこれを平坦化することによって作動電極を形成するステップと、ｃ）第１の誘電体上に第２の誘電層を付着させ、その中に少なくとも１つのキャビティをエッチングするステップと、ｄ）第２の誘電層の中の少なくとも１つのキャビティに犠牲材料を充填し、これを平坦化するステップと、ｅ）第２の誘電層上に第３の誘電層を付着させ、その中に少なくとも１つのキャビティをエッチングするステップと、ｆ）第３の誘電層の中のキャビティに金属を充填し、次いでこれを平坦化することによって接地面電極を形成するステップと、ｇ）第３の誘電層の上に、複数のビアによって相互接続された複数の金属線を形成するステップと、ｈ）ビア間にエラストマー材料を埋め込むステップと、ｉ）金属線および接地電極の周囲の第２および第３の誘電材料を選択的に除去し、犠牲材料をエッチングで除去するステップとを含む。
【００１７】
本発明のこれらの目的、態様および利点、およびその他の目的、態様および利点は、本発明の好ましい実施形態の詳細な説明を添付図面とともに検討したときによりいっそう理解されよう。
【発明を実施するための最良の形態】
【００１８】
次に、図面を参照して本発明を詳細に説明する。図面には好ましい実施形態が示されている。
【００１９】
図１を参照すると、本発明に基づくマイクロエレクトロメカニカル系（ＭＥＭＳ）可変コンデンサの断面図が示されている。このデバイスは基板１０上に構築されており、基板上には、可動電極７６、６６および固定電極３０が従来の半導体製造技法を使用して順番に構築されている。米国特許出願第１０／７１０２８３号に記載されているとおりに、電極７６および６６は、櫛駆動型フィンガの一端が空間内で固定され、もう一端が自由に動く櫛駆動型電極構成に構築されている。このバラクタの静電容量は、２つの電極（すなわち一方の可動電極の金属と、それと向かい合ったもう一方の電極の対応する金属との）間のオーバーラップ側壁領域およびこの２つの電極間の間隔によって決定される。電極７６は、エラストマー材料５１によって互いから分離された複数のビアによって接続された多層メタライゼーションからなることが好ましい。このエラストマー材料は、最終的な構造の動作中に必要な支持をビアに提供する。さらに、デバイスが作動するとエラストマー材料の導電率が変化し、それによって電極７６と６６の間の側壁領域のオーバーラップが増大する。可動櫛駆動型フィンガの下部電極６５は、作動電極３０の接地面電極の働きをする。電極６５と３０は極性が反対であり、これらはエア・ギャップ１１０によって分離されている。電極６５と３０の間の電位差によって、櫛駆動型電極７６を基板の方へ引っ張る静電力が生み出される。これによって電極７６と６６の間のオーバーラップ側壁領域が変化し、それにより２つのフィンガ構造間の静電容量が変化する。接地面電極６５および作動電極３０はそれぞれ、絶縁層５５および４０によって電気的に分離されている。この分離が必要なのは、作動時に電極６５と３０の間で短絡が生じることを防ぐためである。作動電極３０は、金属相互接続によって金属パッド６２に接続されており、同時作動または個別作動のオプションが提供される。金属ストラップ・パッド３２および２２はＲＦセンシング・パッド向けに使用され、作動金属パッド５２および６２はＤＣ作動パッドとして動作する。
【００２０】
図２に、機能ＭＥＭＳ可変コンデンサ・デバイスの上面図を示す。このバラクタは、互いから所定の距離だけ離れたインターディジタル構造の（interdigitated）櫛駆動型電極によって構成されている。電極７６および６６はコンデンサ・デバイスの幅全体にわたって配置されている。デバイスの長さは、先に説明したインターディジタル構造の電極のオーバーラップの長さによって決定される。ＭＥＭＳ可変コンデンサの２つの電極を形成する電極７６および６６は電気的に分離されており、反対の極性を有する。２つの電極間の間隔および２つの電極間の側壁オーバーラップ領域がデバイスの全体的な静電容量を決定する。これらの電極は図示のように、インターディジタル櫛駆動型構造として形成され、フィンガの長さ方向に並んだ金属ビア接続７５によって接続されることが好ましい。導電性ビア接続７５は固定された間隔で配置され、櫛駆動型電極の側壁領域を最大化するために好ましくは作動電極６６の全長に沿って配置されることが好ましい。静電容量を最大化するため、一方の可動電極の金属は他方の可動電極の対応する金属と向き合っている。
【００２１】
形１００によって画定された境界は、エア・ギャップ１１０の中の、可動電極６６および７６が形成されるキャビティ領域を示す。図２を参照すると、金属ビア相互接続７５は、絶縁誘電体またはエラストマー材料の中に埋め込まれている。デバイスの解放および動作中にビア相互接続により良好な機械的支持を提供するその弾性を考慮して、ＳｉＯ２、ＳｉＮ、ＳｉＣＯＨなどの絶縁誘電体の上に変形可能なエラストマー材料が付着される。
【００２２】
図３から３８に、本発明のＭＥＭＳ可変コンデンサ・デバイスの製造に使用するプロセス・シーケンスの詳細を示す。以下ではこのプロセス・シーケンスをステップごとに簡単に説明する。
【００２３】
図３に、基板１０の上面に絶縁または半絶縁材料２０を付着させる最初のステップを示す。この絶縁材料は、ＳｉＯ２、ＳｉＮ、ＳｉＣＯＨ、ＳｉＣＮなどからなることが好ましい。材料２０の厚さは、基板の上の金属の厚さと同じかまたはそれよりも厚いことが好ましい。図４に、従来の半導体リソグラフィおよびパターニング技法を使用してチップサイド基板１０の上の材料２０の中に形成されたキャビティ２５を示す。次いで、このキャビティの上にライナ／シード銅材料を付着させ、続いて図５に示すように、メタライゼーション、好ましくは銅めっきを施す。次いで、その下の誘電体の表面まで銅金属を平坦化する化学機械平坦化（ＣＭＰ）を使用して、図６に示す銅金属線３０を形成する。次いでシード銅およびライナ（すなわち障壁金属）を除去する。このようにエッチング・キャビティの中に金属層を形成することを業界では一般にダマシン・プロセスと呼んでいる。金属レベルごとにこのプロセスを繰り返して金属および相互接続を形成する。このプロセスの間に製作される第１の金属３０がＭＥＭＳ可変コンデンサ・デバイスの作動電極を形づくる。
【００２４】
図７に示すように、第１の金属レベルの上に、絶縁誘電体４０、好ましくはＳｉＮまたはＳｉＣＮ、および第２のレベル間誘電体４５を付着させる。第１の絶縁誘電体４０は、第１の金属層のキャップ材料として、および後の処理におけるエッチング・ストップとしての役割を果たす。第２の誘電体４５は、作動電極とこのレベルよりも上に形成される可動電極との間の必要な分離を提供する。第１の誘電層４０は一般に、厚さ２００Åから７００ÅのＳｉＮまたはＳｉＣＮからなる。分離を提供するレベル間誘電体（interlevel dielectric：ＩＬＤ）は、厚さ２０００Åから１００００ÅのＳｉＯ２、フッ素化されたＳｉＯ２、ＳｉＣＯＨまたは任意の低ｋ誘電体からなることが好ましい。
【００２５】
次いでキャビティ・マスクを使用して、図８に示すようにこの誘電体をパターニングしエッチングする。このエッチング・プロセスの間、層４０は、その下の表面が傷つくことを防ぐエッチング・ストップの役目を果たす。次いで図９に示すように、形成されたキャビティの上に犠牲材料５０を付着させ、これをＩＬＤ誘電体の表面まで平坦化する。第１の金属レベルの上面に絶縁材料４０を付着させた後に犠牲材料を付着させる（図１０）ことによって、ＩＬＤ誘電体の中に犠牲材料を埋め込むこともできる。次いで、第１の金属レベルの上の犠牲材料を既知の厚さに保つためにリバース・トーン・レジストを使用して、犠牲材料５０をパターニングする（図１１）。次いで、犠牲材料の上にレベル間誘電体４５を付着させ、これを犠牲材料の表面まで平坦化する（図１２および１３）。犠牲材料はＳｉＬＫ、ＤＬＣ（ダイヤモンド様炭素）、またはポリノルボルネン・ベースの任意のポリマーからなることが好ましい。犠牲材料の高さは２０００Åから７０００Åであることが好ましい。
【００２６】
図１４に、平坦化された犠牲材料の上に絶縁材料５５およびＩＬＤ６０を順番に付着させるプロセス・シーケンスを示す。
【００２７】
図１５に、先に説明したダマシン・プロセス・シーケンスを使用して内部に金属線６５が製作された構造の断面図を示す。金属線は、犠牲材料５０の上の誘電体６０の中に埋め込まれる。金属線６５はデバイスの電極の一部となる。
【００２８】
図１６〜２２に、ビア相互接続間にエラストマー材料５１を埋め込んでその信頼性を高めるためのプロセス・シーケンスを示す。図１６は、可動電極と一体の第１の金属線を形成するステップを示している。図１７には、単一のダマシン・プロセスを使用したビア相互接続の形成を示すステップが示されている。次いで可動電極の上の領域をパターニングし、続いて図１８に示すようにこのレベル間誘電体をエッチングする。図１９では、ビア相互接続間のすき間を埋めるエラストマー材料を付着させ、続いてこれを図２０に示すように平坦化する。図２１の断面図には、次の金属レベルを形成する、その上に付着させたレベル間誘電体が示されている。図２２には、単一のダマシン・プロセスによって第２の金属線を形成する最後のカプセル封入ステップが示されている。
【００２９】
図２３から２８に、可動電極のビア相互接続間にエラストマー材料５１を埋め込む他のプロセス・シーケンスを示す。図２３には、接続パッドの上のレベル間誘電体の中にだけ形成されたビア相互接続が示されている。図２４では、可動電極領域の上のレベル間材料をエッチングする。図２５および２６では、このすき間の上にエラストマー材料５１を付着させ、次いでこれを平坦化する。図２７では、このエラストマー材料をエッチングし、以前に参照したダマシン・プロセスを使用して可動電極領域の上にビア相互接続を形成する。図２８には、単一のダマシン・プロセスによって次のレベルの金属線を形成する最後のカプセル封入ステップが示されている。
【００３０】
図２９〜３２には、基板全体の上にエラストマー材料を埋め込むことが示されている。図２９では、基板の上にエラストマー材料５１を付着させる。図３０では、可動電極と接続パッドの上にビア相互接続を同時に形成する。図３１および３２では、デバイスをカプセル封入し、単一のダマシン・プロセスによって次のレベルの金属線を形成する。
【００３１】
次に図３３を参照すると、レベル間誘電エラストマー材料５１の中に金属線６６およびビア相互接続７５が、好ましくは多重ダマシン・プロセスによって、またはエラストマー材料に適用可能な他の埋込みプロセスによって形成されている。金属線は、垂直平行平板電極を形成するインターディジタル構造の櫛駆動型電極の側壁領域が最大になるように形づくられている。
【００３２】
次に図３４を参照すると、インターディジタル構造の電極の周囲の領域に、標準リソグラフィ技法を使用したリリース・マスク・パターンが示されている。リリース・マスク領域の上面図を図３５に示す。領域８０の中に画定された境界をエッチングして可動電極を形成する。
【００３３】
次に図３６を参照する。インターディジタル構造の電極の周囲の誘電体およびエラストマー材料を誘電体５５の表面まで除去する。この誘電体エッチング・プロセスの間に、インターディジタル構造の電極の厚さに沿って、電気的な分離を提供しデバイスの全体的な静電容量を向上させる側壁スペーサが形成される。可動電極は電極間のエア・ギャップによって分離されることが好ましい。次いで、後続の処理の前にリリース・マスク・レジスト８０を除去する。犠牲材料５０の除去の前まで誘電層５５はエッチング・ストップの働きをする。
【００３４】
次いで、等方性エッチングを使用して犠牲材料５０をエッチングして、図３７に示すように電極の下にエア・ギャップを形成する。エア・ギャップ１１０は第１の金属層３０（作動電極）と第２の金属層６５（接地電極）の間に形成される。この圧力解放プロセス終了後の時点で、銅金属線６５、６６、金属ビア相互接続７５およびレベル間誘電体の応力は解放されており、その結果、可動電極が湾曲した形状を呈する。図３７は、犠牲膜を除去した後の電極フィンガの断面を示している。薄い障壁膜の応力およびバルク銅膜の応力によって正の応力勾配が生み出される。この正の応力勾配の量が電極の正味の曲がりを決定する。この応力は、金属構造６５、６６の厚さ、ライナ材料の厚さ、ＩＬＤ膜の厚さおよび付着に影響を及ぼすさまざまな条件によって決定される。
【００３５】
さらに、障壁膜の付着を支配する条件が構造全体の応力勾配を決定する。障壁材料は物理蒸着技法を使用して付着され、ＴｉＮ、ＴａまたはＴａであることが好ましい。ＴｉＮまたはＴａＮは、リアクティブ・マグネトロン・スパッタリングによって、好ましくはアルゴン、窒素雰囲気中で付着させる。スパッタリングは、エア・ブレーク有りまたは無しでシーケンシャルに実施する。ＴｉＮでは、３：１から５：１、好ましくは４：１の窒素−アルゴン・ガス混合物を使用し、全室圧は２から２０ｍＴに維持する。付着温度は４０℃から１００℃である。上記付着条件下でのＸ線回折解析によれば、酸化物に付着させるのかまたはＴａＮに付着させるのかに関わらずスパッタ膜は立方オズボーナイト（cubic osbornite）ＴｉＮである。ＴａＮでは、アルゴンと窒素の比が１．５から３、好ましくは２から２．５である。室圧は２から２０ｍＴであることが好ましく、付着温度は４０℃から２００℃に維持する。ＸＲＤ（Ｘ線回折）走査によれば、酸化物上に付着させたときのＴａＮは立方相と六方相の組合せである。ＴｉＮ障壁膜の厚さは２０から２００Å、好ましくは４０から１００Å、ＴａＮ膜の厚さは２００Åから１０００Å、好ましくは約４００Åから７００Åである。銅めっきは低応力銅膜が得られるｓｅｌｒｅｘまたはｖｉａｆｏｒｍケミストリで実行される。膜厚および付着条件を制御することによって、膜の応力勾配および電極の正味の曲がりは注意深く監視される。
【００３６】
図３８に、完成したＭＥＭＳ可変コンデンサ・デバイスの断面図を示す。この図には、図２の線Ａ−Ａ’によって画定された断面で見た可動電極７６および６６が示されている。電極７６は背景の中に示されており、湾曲した可動電極６６と７６の間の側壁オーバーラップ領域が示されている。可動電極の作用によって側壁オーバーラップ領域が変化するとデバイスの静電容量が変化する。
【００３７】
好ましい実施形態に関して本発明を説明したが、以上の説明を考慮すれば当業者には多くの代替、変更および変形が明白であることを理解されたい。したがって、添付の請求項の趣旨および範囲に含まれるこのような全ての代替、変更および変形が包含される。本明細書に記載しまたは添付図面に示した全ての事柄は、例示的かつ非限定的な意味において解釈されなければならない。
【図面の簡単な説明】
【００３８】
【図１】図２に示した線Ａ−Ａ’で切った断面から見た本発明に基づくＭＥＭＳコンデンサの断面図であって、インターディジタル構造の正および負の２つの電極を示す図である。
【図２】本発明に基づく機能ＭＥＭＳ可変コンデンサ・デバイスの上面図である。
【図３】ダマシン・プロセスを使用して基板の上に金属相互接続を製造するプロセス・シーケンスの断面図である。
【図４】ダマシン・プロセスを使用して基板の上に金属相互接続を製造するプロセス・シーケンスの断面図である。
【図５】ダマシン・プロセスを使用して基板の上に金属相互接続を製造するプロセス・シーケンスの断面図である。
【図６】ダマシン・プロセスを使用して基板の上に金属相互接続を製造するプロセス・シーケンスの断面図である。
【図７】誘電体に犠牲材料を埋め込むプロセス・シーケンスの断面図である。
【図８】誘電体に犠牲材料を埋め込むプロセス・シーケンスの断面図である。
【図９】誘電体に犠牲材料を埋め込むプロセス・シーケンスの断面図である。
【図１０】誘電体に犠牲材料を埋め込む第２のプロセス・シーケンスの断面図である。
【図１１】誘電体に犠牲材料を埋め込む第２のプロセス・シーケンスの断面図である。
【図１２】誘電体に犠牲材料を埋め込む第２のプロセス・シーケンスの断面図である。
【図１３】誘電体に犠牲材料を埋め込む第２のプロセス・シーケンスの断面図である。
【図１４】次のレベルの金属相互接続を成形して電極を形成するプロセス・シーケンスの断面図である。
【図１５】次のレベルの金属相互接続を成形して電極を形成するプロセス・シーケンスの断面図である。
【図１６】ビア相互接続間にエラストマー材料を組み込むプロセス・シーケンスの断面図である。
【図１７】ビア相互接続間にエラストマー材料を組み込むプロセス・シーケンスの断面図である。
【図１８】ビア相互接続間にエラストマー材料を組み込むプロセス・シーケンスの断面図である。
【図１９】ビア相互接続間にエラストマー材料を組み込むプロセス・シーケンスの断面図である。
【図２０】ビア相互接続間にエラストマー材料を組み込むプロセス・シーケンスの断面図である。
【図２１】ビア相互接続間にエラストマー材料を組み込むプロセス・シーケンスの断面図である。
【図２２】ビア相互接続間にエラストマー材料を組み込むプロセス・シーケンスの断面図である。
【図２３】ビア間にエラストマー材料を組み込む他の方法の断面図である。
【図２４】ビア間にエラストマー材料を組み込む他の方法の断面図である。
【図２５】ビア間にエラストマー材料を組み込む他の方法の断面図である。
【図２６】ビア間にエラストマー材料を組み込む他の方法の断面図である。
【図２７】ビア間にエラストマー材料を組み込む他の方法の断面図である。
【図２８】ビア間にエラストマー材料を組み込む他の方法の断面図である。
【図２９】基板全体を覆うビア相互接続の中にエラストマー材料を埋め込む方法の断面図である。
【図３０】基板全体を覆うビア相互接続の中にエラストマー材料を埋め込む方法の断面図である。
【図３１】基板全体を覆うビア相互接続の中にエラストマー材料を埋め込む方法の断面図である。
【図３２】基板全体を覆うビア相互接続の中にエラストマー材料を埋め込む方法の断面図である。
【図３３】誘電体の中のビアによって相互接続された多層金属電極が製作された後の可動電極の断面図である。
【図３４】標準リソグラフィ技法によってキャビティ領域がパターニングされ、電極間の誘電体がエッチングされたデバイスの断面図である。
【図３５】誘電体を除去し可動電極を形成するために使用されるキャビティ・マスクの上面レイアウト図である。
【図３６】標準リソグラフィ技法によってキャビティ領域がパターニングされ、電極間の誘電体がエッチングされたデバイスの断面図である。
【図３７】電極の固有応力の解放によって可動電極が湾曲した応力解放後の可動電極の断面図である。
【図３８】図２に示した線Ａ−Ａ’で切った断面から見た、ＭＥＭＳコンデンサおよび作動電極の配線の断面図である。
【符号の説明】
【００３９】
１０  基板
２０  絶縁または半絶縁材料
２２  金属ストラップ・パッド
２５  キャビティ
３０  作動電極
３２  金属ストラップ・パッド
４０  絶縁層
４５  第２のレベル間誘電体
５０  犠牲材料
５１  エラストマー材料
５２  作動金属パッド
５５  絶縁層
６０  レベル間誘電体
６２  作動金属パッド
６５  下部電極
６６  可動櫛駆動型電極
７５  金属ビア接続
７６  可動櫛駆動型電極
８０  リリース・マスク・レジスト
１１０  エア・ギャップ
【図１】
2006019724.tif 000003
【図２】
2006019724.tif 000004
【図３】
2006019724.tif 000005
【図４】
2006019724.tif 000006
【図５】
2006019724.tif 000007
【図６】
2006019724.tif 000008
【図７】
2006019724.tif 000009
【図８】
2006019724.tif 000010
【図９】
2006019724.tif 000011
【図１０】
2006019724.tif 000012
【図１１】
2006019724.tif 000013
【図１２】
2006019724.tif 000014
【図１３】
2006019724.tif 000015
【図１４】
2006019724.tif 000016
【図１５】
2006019724.tif 000017
【図１６】
2006019724.tif 000018
【図１７】
2006019724.tif 000019
【図１８】
2006019724.tif 000020
【図１９】
2006019724.tif 000021
【図２０】
2006019724.tif 000022
【図２１】
2006019724.tif 000023
【図２２】
2006019724.tif 000024
【図２３】
2006019724.tif 000025
【図２４】
2006019724.tif 000026
【図２５】
2006019724.tif 000027
【図２６】
2006019724.tif 000028
【図２７】
2006019724.tif 000029
【図２８】
2006019724.tif 000030
【図２９】
2006019724.tif 000031
【図３０】
2006019724.tif 000032
【図３１】
2006019724.tif 000033
【図３２】
2006019724.tif 000034
【図３３】
2006019724.tif 000035
【図３４】
2006019724.tif 000036
【図３５】
2006019724.tif 000037
【図３６】
2006019724.tif 000038
【図３７】
2006019724.tif 000039
【図３８】
2006019724.tif 000040