(57)【要約】【課題】  スイッチング電圧を従来よりも高く設定したスイッチング素子を提供する。【解決手段】  酸化タンタルを含むイオン伝導層２３と、イオン伝導層に接して設けられた第１電極２１と、イオン伝導層に接して設けられ、イオン伝導層に金属イオンを供給可能な第２電極２２とを有する構成である。【選択図】  図１
2006319028.tif 000002
【特許請求の範囲】
【請求項１】
酸化タンタルを含むイオン伝導層と、
前記イオン伝導層に接して設けられた第１電極と、
前記イオン伝導層に接して設けられ、前記イオン伝導層に金属イオンを供給可能な第２電極と、
を有するスイッチング素子。
【請求項２】
前記金属イオンがイオン伝導層内に金属として析出することにより前記第１電極および第２電極の間の電気伝導度が大きくなり、析出した金属が該イオン伝導層内に溶解することにより該電気伝導度が小さくなる請求項１記載のスイッチング素子。
【請求項３】
前記第１電極および第２電極間に電圧を印加すること、またはこれら２つの電極間に電流を流すことにより、前記金属の析出および溶解を行う請求項２記載のスイッチング素子。
【請求項４】
前記酸化タンタルが５酸化２タンタルの化学量論的組成である請求項１記載のスイッチング素子。
【請求項５】
前記第２電極が銅であり、前記第１電極は前記イオン伝導層に前記金属イオンを供給しない材料である請求項１記載のスイッチング素子。
【請求項６】
前記第１電極および第２電極間に電圧を印加して前記金属を析出させる際に、これら２つの電極間に流れる電流を制限することによって電力を抑制する請求項３記載のスイッチング素子。
【請求項７】
請求項１から６のいずれか１項記載のスイッチング素子をスイッチに用いた書き換え可能な論理集積回路。
【請求項８】
請求項１から６のいずれか１項記載のスイッチング素子と、
前記スイッチング素子がオン状態およびオフ状態のいずれの状態であるかを読み出すためのトランジスタ素子と、
を有するメモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気化学反応を利用したスイッチング素子、書き換え可能な論理集積回路、およびメモリ素子に関する。
【背景技術】
【０００２】
現在、電子機器などでは、多くの集積回路が用いられている。電子機器で用いられている多くの集積回路は、いわゆる特定用途向け集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であり、その電子機器のために設計された専用回路である。このような特定用途向け集積回路では、ロジックセル（ＡＮＤ回路およびＯＲ回路などの単位となる論理回路）の配置やロジックセル相互の結線が集積回路製造工程で行われるため、製造後は回路構成の変更ができない。
【０００３】
近年、電子機器の開発競争が激化し、また、電子機器の小型化が進んでいる。このような状況のもとで、製造後においても、電子信号により回路構成を変更することで、１つのチップで多くの機能の中から特定の機能を選択可能にしたプログラマブルロジック（書き換え可能な論理集積回路）が注目を集めている。プログラマブルロジックは、複数のロジックセルがスイッチを介して相互に結線された構成を有する。プログラマブルロジックの代表例としては、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＤＲＰ（Ｄｙｎａｍｉｃａｌｌｙ Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ Ｐｒｏｃｅｓｓｏｒ）がある。
【０００４】
このように注目を集めるプログラマブルロジックではあるが、これまでのところ、プログラマブルロジックの電子機器などへの実装は限られている。その理由は、以下のとおりである。今までのプログラマブルロジックでは、ロジックセル間を相互に結線するスイッチのサイズが大きく、そのオン抵抗が高い。このようなスイッチの設置数をできるだけ制限するために、トランジスタ数の多いロジックセルを少数設ける構成にしていた。その結果、ロジックセルの組み合わせの自由度が小さくなり、プログラマブルロジックの提供可能な機能が限られていた。つまり、これまでのプログラマブルロジックで用いられてきたスイッチのサイズの大きさとそのオン抵抗の高さが、プログラマブルロジックの機能を限定し、プログラマブルロジックの電子機器などへの実装を限定していたのである。
【０００５】
プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進して行くためには、ロジックセル間を相互に結線するスイッチのサイズを小さくし、そのオン抵抗を小さくすることが必要となる。かかる要件を満たし得るスイッチとして、イオン伝導体（イオンがその内部を自由に動き回ることのできる固体）中における金属イオン移動と電気化学反応を利用したスイッチング素子が開示されている（例えば、特許文献１を参照）。この文献に開示されたスイッチング素子は、これまでのプログラマブルロジックでよく用いられてきた半導体スイッチ（ＭＯＳＦＥＴなど）よりもサイズが小さく、オン抵抗が小さい。
【０００６】
図８は特許文献１に開示されたスイッチング素子の一構成例を示す断面模式図である。スイッチング素子は、第１電極１１と、この第１電極１１上にイオン伝導層１３（特許文献１では固体電解質と表記）を介して設けられた第２電極１２とを有する構成である。イオン伝導層１３は金属イオンが伝導するための媒体となる。
【０００７】
図８に示したスイッチの動作について説明する。
【０００８】
第２電極１２を接地して、第１電極１１に負電圧を印加すると第２電極１２の金属が金属イオンになってイオン伝導層１３に溶解する。そして、イオン伝導層１３中の金属イオンが第１電極１２の表面に金属になって析出し、析出した金属により第１電極１１と第２電極１２を接続する金属デンドライトが形成される。金属デンドライトはイオン伝導層１３中の金属イオンが析出した金属析出物である。金属デンドライトで第１電極１１と第２電極１２が電気的に接続することで、スイッチがオン状態になる。
【０００９】
一方、上記オン状態で第２電極１２を接地して、第１電極１１に正電圧を印加すると、金属デンドライトがイオン伝導層１３に溶解し、金属デンドライトの一部が切れる。これにより、第１電極１１と第２電極１２との電気的接続が切れ、スイッチがオフ状態になる。なお、電気的接続が完全に切れる前の段階から第１電極１１および第２電極１２間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。また、第１電極１１の材料は、電圧を印加した際にイオン伝導層中に金属イオンを供給しないものであることが望ましい。また、上記オフ状態からオン状態にするには、再び第１電極１１に負電圧を印加すればよい。
【００１０】
図８に示したスイッチング素子をプログラマブルデバイスの配線切り替えスイッチに用いることが提案されている（非特許文献１）。このスイッチング素子を用いれば、従来型のスイッチに比べて、スイッチ面積が１／３０に縮小し、スイッチ抵抗が１／５０に低減するだけでなく、スイッチング素子の配線層への作り込みが可能となる。そのため、チップ面積の縮小と配線遅延の改善が期待される。さらに、プログラマブルロジックのロジックセルを小さくできるため、回路利用効率が大幅に改善され、結果としてチップ面積が１／１０に小さくなり、電力効率が３倍に改善される。従来型プログラマブルロジックはそのチップサイズの大きさと電力効率の低さで応用範囲が限られていたが、このスイッチング素子を用いた新しいプログラマブルロジックは広い応用範囲をカバーできる。
【特許文献１】国際公開  ＷＯ  ２００３／０９４２２７  Ａ１
【非特許文献１】ジャーナル・オブ・ソリッド・ステート・サーキッツ、４０巻、１号、１６８頁〜１７６頁、２００５年
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１に開示されたスイッチング素子は、電極材料とイオン伝導層の組み合わせにＣｕ／Ｃｕ2ＳおよびＡｇ／Ａｇ2Ｓ等を用いたものである。いずれの材料の組み合わせにおいても、スイッチング素子をオン状態からオフ状態、またはオフ状態からオン状態に遷移させるために第１電極に印加する電圧であるスイッチング電圧は０．０５Ｖから０．３Ｖ程度である。一方、プログラマブルロジック内で信号として用いられるロジック信号は、通常、２種類の情報のうち一方の情報を示す電圧はロジック回路の動作電圧となるＶｄｄであり、他方の情報を示す電圧は０Ｖである。シリコン集積回路で今日用いられているＶｄｄは１から２Ｖ程度である。
【００１２】
スイッチング電圧は、上述したように、高くても０．３Ｖであり、ロジック信号のＶｄｄが１．０Ｖであれば、Ｖｄｄよりも小さいことになる。そのため、スイッチング素子に電圧Ｖｄｄのロジック信号が入力される度に第１の電極に１．０Ｖの電圧がかかり、ロジック信号自体によってスイッチの状態が変化してしまうおそれがある。この場合には、スイッチとして機能しないという問題が発生する。スイッチング電圧をより高くしてスイッチング素子をより安定化する必要がある。
【００１３】
また、スイッチング素子の状態を保持する時間（不揮発性を保つ時間）としては、プログラマブルロジックが使用される製品寿命（一般的に１０年）以上の長い期間が必要である。室温付近での熱エネルギーは２６ｍｅＶであるから、スイッチング電圧が２６ｍＶに近づくと、熱雑音（熱ノイズ）によって自発的に状態間を遷移する確率が増える。保持時間を長くするためには、スイッチング電圧を高める必要がある。
【００１４】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、スイッチング電圧を従来よりも高く設定したスイッチング素子と、そのスイッチング素子を用いた書き換え可能な論理集積回路およびメモリ素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するための本発明のスイッチング素子は、
酸化タンタルを含むイオン伝導層と、
前記イオン伝導層に接して設けられた第１電極と、
前記イオン伝導層に接して設けられ、前記イオン伝導層に金属イオンを供給可能な第２電極と、
を有する構成である。
【００１６】
本発明では、イオン伝導層に酸化タンタルを含む物質を用いることで、イオン伝導層に硫化銅を用いる場合に比べてスイッチング電圧が高くなり、熱雑音レベルの電圧が入力されても、スイッチング素子が設定状態から他の状態に遷移することを防げる。
【００１７】
一方、上記目的を達成するための本発明のスイッチング素子は、上記本発明のスイッチング素子をスイッチに用いるものである。
【００１８】
また、上記目的を達成するための本発明のメモリ素子は、
上記本発明のスイッチング素子と、
前記スイッチング素子がオン状態およびオフ状態のいずれの状態であるかを読み出すためのトランジスタ素子と、
を有する構成である。
【発明の効果】
【００１９】
本発明では、酸化タンタルを含むイオン伝導層を用いることより、スイッチング電圧が熱雑音レベルの電圧よりも高くなり、設定状態を安定に維持することができる。
【発明を実施するための最良の形態】
【００２０】
本発明のスイッチング素子は、酸化タンタルを含むイオン伝導層を有することを特徴とする。
【００２１】
本実施例のスイッチング素子の構成について説明する。図１は本実施例のスイッチング素子の一構成例を示す断面模式図である。
【００２２】
図１に示すように、スイッチング素子は、シリコン酸化膜２６で覆われたシリコン基板２５上に設けられ、第１電極２１と、イオン伝導層２３と、イオン伝導層２３を介して設けられた第２電極２２とを有する構造である。イオン伝導層２３は膜厚１５ｎｍの酸化タンタルで形成され、第１電極２１は膜厚１００ｎｍの白金で形成され、第２電極２２は膜厚１００ｎｍの銅で形成されている。第１電極２１の一部はシリコン酸化膜から成る絶縁層２４で覆われ、一部は絶縁層２４の開口部２７を介してイオン伝導層２３と接している。
【００２３】
本実施例の構成では、実際に金属が析出するスイッチ部分は絶縁層２４の開口部２７内に形成される。そして、スイッチ部分が形成される、第１電極２１およびイオン伝導層２３の接合面が開口部２７の底面と同程度の大きさに設定されている。つまり、開口部２７のパターンが決まれば、第２電極２２、第１電極２１およびイオン伝導層２３のパターンが開口部２７のパターンよりも大きくても、上記接合面の面積が開口部２７の底面積で定まる。同一基板内にスイッチング素子を複数形成する際、それぞれの素子について開口部２７を精度よく形成すれば、同一基板内だけでなく、異なる基板間においてもスイッチング特性の均一な素子が形成される。このことから、第２電極２２、第１電極２１およびイオン伝導層２３のパターンの形成には、開口部２７のパターンほどの精度は要求されない。また、図１に示すように、スイッチ部分以外の第２電極２２と第１電極２１との間が絶縁層２４で分離されているので、スイッチング素子のオフ時のリーク電流を抑制できる。
【００２４】
次に、第２電極２２とイオン伝導層２３の材料の組み合わせを銅と酸化タンタルにする理由について実験結果で説明する。
【００２５】
はじめに、状態遷移の際に起こる現象を図８に示した従来のスイッチング素子で説明する。スイッチング素子がオフ状態からオン状態へ遷移する際、３つの反応が同時に行われている。３つの反応とは、（１）イオン伝導層１３内での金属イオン（ここでは銅イオン）の移動、（２）第１電極１１においての金属イオンの析出反応、（３）第２電極１２においての金属の溶解反応、である。発明者らは、金属イオンの移動速度、金属の析出速度、および金属の溶解速度をそれぞれ制御することによって、オフ状態からオン状態へ変化するために必要な印加電圧、すなわちスイッチング電圧を任意の値に設定することを考えた。
【００２６】
図２はイオン伝導層および金属イオンの各材料の組み合わせに対する拡散係数およびスイッチング電圧を示した表である。この表では、組み合わせをアルファベットのＡ〜Ｈで種類分けしている。拡散係数とイオン伝導率は比例関係にあり、拡散係数が大きいものほど、イオン伝導率は高い。組み合わせＤおよびＥを除く各スイッチング電圧は、発明者らが図８に示したスイッチング素子を作製して計測したものである。
【００２７】
図２に示すように、酸化物をイオン伝導層として用いた組み合わせＦおよびＧ以外は、スイッチング電圧は０．２Ｖ程度であり、ロジック電圧である１Ｖを大きく下回っている。以下に、各組み合わせの結果について詳細に説明する。
【００２８】
組み合わせＡからＥでは、イオン伝導層としてカルコゲン元素（Ｓ、Ｓｅ、Ｇｅ、Ｔｅ）と金属元素（Ａｇ、Ｃｕ）を組み合わせた物質が用いられている。これらの化合物はカルコゲナイドの一種のハロゲン化物である。多くのハロゲン化銀およびハロゲン化銅（Ｃｕ2Ｓ、Ａｇ2Ｓ、ＡｇＩ等）のイオン伝導率は高く、これらの物質は超イオン伝導体と呼ばれることもある。超イオン伝導体のような物質の著しい特徴である高イオン伝導率は、これらの化合物の結晶構造自体に根ざした構造的欠陥によるものである。金属元素またはカルコゲン元素が欠損した箇所である空格子点が構造的に結晶中に多数存在し、金属イオンが伝導するサイトとなっている。
【００２９】
一方、組み合わせＦからＨのイオン伝導層として酸化物が用いられている。酸化物中のイオン伝導は、ハロゲン化物のように空格子点を金属イオンが伝導するタイプと、格子間を伝導するタイプに分かれる。空格子点は、例えば不純物イオンを導入することによって生成させることができる。格子間を金属イオンが伝導するタイプのイオン伝導体は、一般にイオン伝導率が非常に小さい。
【００３０】
発明者らは、イオン伝導層に用いる酸化物としてシリコン酸化物（ＳｉＯ2）と酸化タンタル（Ｔａ2Ｏ5）に注目した。これらの酸化物は、従来のＬＳＩ（半導体集積回路）材料に用いられており、高プロセス耐性や高信頼性を備え、本発明のスイッチをＬＳＩ中へ容易に導入できるという利点がある。
【００３１】
図２に示す表の組み合わせＦおよびＧによると、金属イオンを銅イオンとした場合のスイッチング電圧は１Ｖ以上あり、所望のスイッチング電圧が達成できている。タンタルイオンを伝導種とした場合には、スイッチングは観測できなかった。さらに、組み合わせＦでスイッチング素子を作製した場合には一部のスイッチング素子で絶縁破壊現象が観測されたことから、組み合わせＧが最良となる。そのため、本実施例では、図１に示すイオン伝導層２３に酸化タンタルを用い、第２電極２２に銅を用いている。
【００３２】
ここで、銀と酸化タンタルの組み合わせに関する実験は行っていないが、酸化タンタル中で銀イオンも銅イオンと同程度の拡散係数を持つことから、銀についても同様の効果が得られることが期待される。酸化タンタル中で銅イオンと同様の拡散係数を備える金属イオンとイオン伝導層の組み合わせであれば、Ｇの組み合わせ同様のスイッチング電圧が得られることが期待される。さらに、スイッチング電圧が酸化タンタル中の銅イオンの拡散によって決まるため、イオン伝導層の一部に酸化タンタルが含まれる場合においてもＧの組み合わせの結果と同様のスイッチング電圧が得られると考えられる。
【００３３】
次に、図１に示したスイッチング素子の製造方法について説明する。
【００３４】
シリコン基板２５の表面に膜厚３００ｎｍのシリコン酸化膜２６を形成する。続いて、白金からなる第１電極２１は従来と同様にリフトオフ技術により、次のようにして形成する。レジストをシリコン酸化膜２６上にスピンコートし、リソグラフィ技術により第１電極２１を形成する部位のパターニングをレジストに行う。そして、真空蒸着法で膜厚１００ｎｍの白金を形成した後、レジストを除去する際、レジスト上の白金をリフトオフして残った部分を第１電極２１とする。
【００３５】
続いて、酸化シリコンを主成分とするＨＳＱ（ハイドロゲンシルセスキオキサン）を用いて、次のようにして絶縁層２４を形成する。膜厚１００ｎｍのＨＳＱをスピンコートし、電子ビーム露光法により開口部２７を第１電極２１上にパターニングする。開口部２７で第１電極２１の一部を露出させる。ＨＳＱは電子ビーム露光によりパターニングが可能であり、レジストにパターンを形成する工程を実施すればよく、レジストのパターンを下層膜に転写する工程を必要としない。ＨＳＱのパターニング技術については、例えば、ジャーナルオブバキュームサイエンステクノロジーＢ、第１６巻、第１号、６９−７６頁（１９９８年）に開示されているため、ここではその詳細な説明を省略する。
【００３６】
なお、ＨＳＱは低誘電率（比誘電率は２から３程度）を有する絶縁膜と知られており、ＬＳＩの層間絶縁膜として用いられている。ＬＳＩの材料として低誘電率が好まれるのは、配線層間の静電的結合を減らすことにより配線遅延を小さくできるからである。本実施例の構造においては、第１電極２１と第２電極２２間の静電的結合が小さくでき、それぞれの電極における信号遅延を抑制することが可能となる。
【００３７】
続いて、銅から成る第２電極２２と酸化タンタルから成るイオン伝導層２３を以下のようにして形成する。レジストを絶縁層２４上にスピンコートし、リソグラフィ技術によりレジストのパターニングを行う。このパターニングでは、レジストに開口部２７を露出させるだけでなく、開口部２７のパターンよりも大きい開口を形成する。パターニング後に露出した第１電極２１の表面を酸素プラズマを用いてクリーニングし、レジスト残渣などの有機物等を取り除いた後、レーザーアブレーション法により膜厚１５ｎｍの酸化タンタルを堆積する。この際、酸化タンタルは化学量論的な５酸化２タンタルにできるだけ近くなるようにする。具体的にはレーザーアブレーションを行う際に、十分な酸素を供給する。
【００３８】
ここで、酸化タンタルの形成条件を求めるために行った実験の結果について説明する。発明者らは、酸素分圧として０Ｐａ、０．２Ｐａ、１Ｐａ、および２Ｐａのそれぞれの条件で酸化タンタルを形成した。
【００３９】
図３は酸素分圧１Ｐａおよび２Ｐａのそれぞれの条件で形成した酸化タンタルのリーク電流を示すグラフである。図３のグラフに示すように、酸化タンタルは絶縁体であるが、酸素分圧１Ｐａの酸化タンタルについては２．５Ｖにおいて1μＡ程度のリーク電流が観測された。１μＡという大きなリーク電流が生じたのは、酸素分圧が少ないことにより酸素欠陥が発生したためと考えられる。一方、酸素分圧２Ｐａの条件で形成した酸化タンタルは１ｎＡ程度のリーク電流に抑えられている。ナノアンペア（ｎＡ）オーダーのリーク電流はトンネル効果に起因するものであり、形成された酸化タンタルが絶縁膜として機能していることを示している。そして、酸素分圧２Ｐａの条件において酸素とタンタルの組成比２．５を得た。この形成条件により５酸化２タンタルが得られたことを示している。ただし、組成分析において組成比に±０．１の誤差が含まれる。以上のことから、スイッチング素子のオフ時のリーク電流を抑制するためには、酸化タンタルの化学量論的組成は５酸化２タンタルが好適である。
【００４０】
上述のようにして求めた形成条件で酸化タンタルを堆積した後、真空蒸着法により膜厚１００ｎｍの銅を堆積させる。その後、レジストを除去する際、リフトオフによりレジスト上の酸化タンタルおよび銅も一緒に除去することで、第２電極２２およびイオン伝導層２３を形成する。
【００４１】
なお、上記レーザーアブレーションと真空蒸着は同じ真空チャンバー内で行うのが好ましい。酸化タンタルと銅の界面を大気にさらさないことで、清浄な界面を形成できる。酸化タンタルを形成した後、酸化タンタルの表面を大気にさらさずに銅を形成することで、スイッチング素子の歩留まりが向上する効果が得られた。これは、大気中に含まれる金属イオンおよび有機物質等の塵埃が酸化タンタル上に付着するのを防ぎ、塵埃による絶縁不良の発生が抑制されるためと考えられる。
【００４２】
また、本実施例では説明を省略したが、電極材料が絶縁層に拡散するのを防ぐためにバリアメタルを用いるのは技術常識であり、図１に示したスイッチング素子を集積回路に組み込む場合には、第１電極２１および第２電極２２のそれぞれと絶縁層２４との間にバリアメタルが必要となる。
【００４３】
さらに、本実施例では、第１電極２１として白金を用いたが、イオン伝導層に金属イオンを溶出させない電極材料であれば第１電極２１は白金に限らない。例えば、タングステン、タンタル、チタンなどでもよい。
【００４４】
次に、図１に示したスイッチング素子の動作について説明する。
【００４５】
図４はスイッチング特性を示すグラフである。測定装置によって電流の絶対値を1μＡに制限した。図４に示すように、電圧０Ｖから負電圧を第１電極２１に印加してマイナス側に大きくしていくと、−３Ｖ付近で電流値が制限値１μＡに達し（図４に示す破線Ａ）、スイッチング素子がオフ状態（高抵抗の状態）からオン状態（低抵抗の状態）へ遷移した。スイッチング素子の初期状態ではオフ状態にあり、オン状態に遷移した後の図４に示す破線Ａでは、スイッチング素子の抵抗値は３０Ωであった。次に、第１電極２１に印加する電圧を０Ｖまで戻したところで電流の制限を解除し、続いて正電圧を印加して少しずつ大きくすると、０．３Ｖ付近で１７ｍＡ以上の電流が流れた。さらに電圧を大きくしていくと、０．６Ｖで電流は急激に減少し、オフ状態に遷移した（図４に示す実線Ｂ）。その後、２Ｖぐらいまで大きくしても、電流は１０-11Ａ程度までしか流れず、スイッチング素子はオフ状態を維持した。
【００４６】
今度は、第１電極２１に印加する電圧を０Ｖまで戻したところで、電流の絶対値を１００μＡに制限した。そして、第１電極２１に印加する電圧を０Ｖから負電圧を印加してマイナス側に大きくしていくと、−２．５Ｖ付近で電流値が制限値１００μＡに達し、スイッチング素子がオン状態に遷移した（図４に示す実線Ｃ）。
【００４７】
以降では、上述のようにして第１電極２１に正または負の電圧を印加することにより、スイッチング素子をオン状態とオフ状態に交互に遷移させることができた。また、スイッチング素子をオン状態およびオフ状態のいずれかの状態にした後、電圧の印加を停止しても、スイッチング素子はそれぞれの状態を維持することができた。
【００４８】
ここでは測定装置でスイッチング素子に流れる電流を制御したが、プログラマブルロジックおよびメモリなどの集積回路に搭載する場合の電流制限方法の一例を、以下に説明する。図５は電流を制限するための回路の一構成例を示す図である。図５に示すように、スイッチング素子２０にＭＯＳＦＥＴ３０が接続されている。ＭＯＳＦＥＴ３０のドレイン電極Ｄに可変電圧源３２を接続し、ゲート電極Ｇに制御電圧源３４を接続している。スイッチング素子２０の第１電極２１をＭＯＳＦＥＴ３０のソース電極Ｓに接続し、第２電極２２を接地電位に接続している。ＭＯＳＦＥＴ３０のＩｄ（ドレイン電流）−Ｖｄ（ドレイン電圧）特性の飽和領域では、ドレイン電極Ｄに加わるドレイン電圧を変化させてもドレイン電流をほぼ一定に保つことができるため、第１電極２１に流れ込む最大電流を制限することができる。このドレイン電流の大きさについては、ゲート電極Ｇに印加するゲート電圧によって制御することが可能である。スイッチング素子２０に流れる電流を制限するのは、ジュール熱によってスイッチング素子２０が破壊されるのを防ぐためである。
【００４９】
次に、図４に示したスイッチング特性の現象について説明する。第１電極２１に負電圧を印加した場合、第２電極２２の銅が銅イオンになってイオン伝導層２３に溶解する。そして、イオン伝導層２３に溶解した銅イオンが第１電極２１の表面に銅になって析出し、イオン伝導層２３中の電気伝導度が大きくなる。そして、析出した銅により第１電極２１と第２電極２２を接続する金属デンドライトが形成される。金属デンドライトで第１電極２１と第２電極２２が電気的に接続することで、スイッチング素子がオン状態になる。
【００５０】
一方、上記オン状態で、第１電極２１に正の電圧を印加すると、金属デンドライトの銅がイオン伝導層２３に溶解し、金属デンドライトの一部が切れる。これにより、第１電極２１と第２電極２２との電気的接続が切れ、スイッチング素子がオフ状態になる。なお、析出した銅がイオン伝導層２３に溶解し始めると、イオン伝導層２３中の電気伝導度が小さくなる。そのため、電気的接続が完全に切れる前の段階から第１電極２１および第２電極２２間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化する。その後、最終的に電気的接続が切れる。
【００５１】
図４に示すように、最初の負の電圧印加（図４に示した破線Ａ）と、２度目の負の電圧印加（図４に示した実線Ｃ）において、遷移する電圧（すなわちスイッチング電圧）が異なっている。これは、最初の負の電圧印加によってイオン伝導層中に銅イオンが拡散し、印加する電圧を０Ｖに戻しても、拡散した銅イオンがイオン伝導層中に残留しているためと考えられる。最初の負の電圧印加時におけるスイッチング電圧が大きいことから、はじめにオフ状態からオン状態に遷移するときに発生するジュール熱を考慮して、スイッチング素子に流れる電流の制限値を小さくする必要がある。
【００５２】
本実施例のスイッチング素子では、オン状態およびオフ状態間の遷移に必要なスイッチング電圧の大きさが２Ｖ程度となり、イオン伝導層に硫化銅を用いる場合に比べて酸化物の酸化タンタルを用いることでスイッチング電圧が高くなる。このようにして、スイッチング素子の電極に入力される熱雑音レベルの電圧よりもスイッチング電圧が高い値に設定されるため、スイッチング素子が設定状態から他の状態に遷移することを防ぐことができる。
【００５３】
また、オン状態において電極間に流れる電流を制限することで、スイッチング素子の破壊を防止するだけでなく、電力を抑制することが可能となる。
【００５４】
次に、本実施例のスイッチング素子を用いたプログラマブルロジックについて説明する。
【００５５】
図６はプログラマブルロジックの一構成例を示す模式図である。
【００５６】
図６に示すように、プログラマブルロジック９０は、２次元配列状に配置された多数のロジックセル９２と、ロジックセル間を接続するための配線、配線間の接続・非接続を切り替えるための多数のスイッチ９７から構成される。スイッチの接続状態（接続・非接続）を変えることにより、ロジックセル間の配線の構成、ロジックセルの機能等を設定し、仕様に合わせた論理集積回路を得ることが可能となる。スイッチ９７に図１に示したスイッチング素子を用いる。なお、ここでは電流制限のための構成を図に示すこと、およびその説明を省略するが、各スイッチ９７に図５に示したＭＯＳＦＥＴ３０を設けるようにしてもよい。
【００５７】
スイッチ９７の第１電極２１をプログラマブルロジック９０内の信号線９６に接続し、第２電極２２をロジックセル９２に接続する。ユーザの操作によりスイッチ９７がオン状態に設定された場合、第１電極２１と第２電極２２が電気的に接続された状態を維持する。そして、ロジック信号が信号線９６を介して第１電極２１に到達すると、第２電極２２を経由してロジックセル９２に入る。一方、スイッチ９７がオフ状態に設定された場合、第１電極２１と第２電極２２が電気的に接続が切れた状態を維持する。この場合、ロジック信号は、信号線９６を介して第１電極２１に到達しても、第２電極２２に接続されたロジックセル９２に入ることはできない。
【００５８】
このようにして、プログラマブルロジックでは、ユーザによりオン状態に設定されたスイッチが信号線として機能し、オン状態のスイッチに接続されたロジックセルが動作可能な状態を維持する。
【００５９】
本実施例のスイッチング素子をプログラマブルロジックのスイッチに用いることで、スイッチング電圧がロジック信号よりも高い値に設定され、スイッチが設定状態から他の状態に遷移することを防ぐことができる。
【００６０】
なお、本実施例のスイッチング素子をロジックセルへの接続・非接続を切り替えるために用いたが、配線の切り替えやロジックセルの機能の切り替えのスイッチに適用することも可能である。電子信号により回路構成を変更し、１つのチップで多くの機能を提供可能なＦＰＧＡやＤＲＰなどにも適用できる。
【００６１】
次に、本実施例のスイッチング素子を用いたメモリ素子について説明する。
【００６２】
図７はメモリ素子の一構成例を示す模式図である。
【００６３】
図７に示すように、メモリ素子は、情報を保持するためのスイッチング素子７７と、スイッチング素子７７の情報を読み出すためのトランジスタ素子７２とを有する。このスイッチング素子７７に図１に示したスイッチング素子を用いる。
【００６４】
トランジスタ素子７２は、ソース電極がビット線７３に接続され、ゲート電極がワード線７４に接続されている。スイッチング素子７７は、第１電極２１がトランジスタ素子７２のドレイン電極に接続され、第２電極２２がビット線７６に接続されている。ビット線７６は接地電位に接続されている。
【００６５】
次に、メモリ素子への情報の書き込み方法について説明する。なお、保持する情報"１"と"０"のうち、スイッチング素子のオン状態を"１"とし、オフ状態を"０"とする。また、スイッチング素子のスイッチング電圧をＶｔとし、トランジスタ素子７２の動作電圧をＶＲとする。ここでは、スイッチング電圧の絶対値をＶｔ＝２．５Ｖとする。
【００６６】
メモリ素子に情報"１"を書き込む場合には、ビット線７３にスイッチング電圧−Ｖｔを印加し、ワード線７４に電圧ＶＲを印加してトランジスタ素子７２をオンさせる。これにより、スイッチング素子７７の第１電極２１にスイッチング電圧−Ｖｔが印加され、スイッチング素子７７は、オン状態になり、情報"１"が書き込まれる。
【００６７】
メモリセ素子に情報"０"を書き込む場合には、ビット線７３にスイッチング電圧＋Ｖｔを印加し、ワード線７４に電圧ＶＲを印加してトランジスタ素子７２をオンさせる。これにより、スイッチング素子７７の第１電極２１にスイッチング電圧＋Ｖｔが印加され、スイッチング素子７７は、オフ状態になり、情報"０"が書き込まれる。
【００６８】
次に、メモリ素子に保持された情報の読み出し方法について説明する。
【００６９】
ワード線７４に電圧ＶＲを印加してトランジスタ素子７２をオンさせ、ビット線７３とビット線７６との間の抵抗値を求める。この抵抗値はトランジスタ素子７２のオン抵抗とスイッチング素子７７との合成抵抗値となる。この合成抵抗値が測定できないほど大きい場合にはスイッチング素子７７がオフ状態と判定でき、メモリ素子に保持された情報が"０"であることがわかる。一方、合成抵抗値が所定の値より小さい場合にはスイッチング素子７７がオン状態と判定でき、メモリ素子に保持された情報が"１"であることがわかる。
【００７０】
なお、ここでは、スイッチング素子に流れる電流を制限する方法についての説明を省略したが、トランジスタ素子７２に上述の動作の他に電流制限のための制御をさせてもよい。
【００７１】
本実施例のスイッチング素子をメモリ素子の情報保持の記憶素子に用いることで、熱雑音レベルの電圧が入力されても、スイッチング素子は設定された状態が変化せず、格納された情報を保持する。また、本実施例のメモリ素子は、電源が供給されなくても、スイッチング素子の状態が維持されるため、不揮発性記憶素子として機能する。さらに、スイッチング電圧が熱雑音レベルの電圧より高いことから、不揮発性記憶素子の保持時間が１０年以上になることを期待できる。
【００７２】
なお、本実施例のスイッチング素子では、イオン伝導層を酸化タンタルのみで構成したが、酸化タンタルの膜に他の膜を積層した構成であってもよい。この場合においても、スイッチング電圧が従来よりも高くなる効果が得られる。
【図面の簡単な説明】
【００７３】
【図１】本実施例のスイッチング素子の一構成例を示す断面模式図である。
【図２】電極およびイオン伝導体の材質の組み合わせを示す表である。
【図３】酸化タンタルのリーク電流特性を示すグラフである。
【図４】本実施例のスイッチング素子のスイッチング特性を示すグラフである。
【図５】本実施例のスイッチング素子の電流制御のための回路の一構成例を示す図である。
【図６】本実施例のスイッチング素子を用いたプログラマブルロジックの一構成例を示す模式図である。
【図７】本実施例のスイッチング素子を用いたメモリ素子の一構成例を示す回路模式図である。
【図８】従来のスイッチング素子の一構成例を示す断面模式図である。
【符号の説明】
【００７４】
１１、２１    第１電極
１２、２２    第２電極
１３、２３    イオン伝導層
２４    絶縁層
２０、７７    スイッチング素子
７２    トランジスタ素子
９０    プログラマブルロジック
９２    ロジックセル
９７    スイッチ
【図１】
2006319028.tif 000003
【図２】
2006319028.tif 000004
【図３】
2006319028.tif 000005
【図４】
2006319028.tif 000006
【図５】
2006319028.tif 000007
【図６】
2006319028.tif 000008
【図７】
2006319028.tif 000009
【図８】
2006319028.tif 000010