(57)【要約】【課題】高耐圧のスイッチング電源用ＩＣとして用いるＭＯＳ型半導体装置の提供。【解決手段】１はＰ型半導体基板、３２はＮ型延長ドレイン領域、４はＮ型ソース領域、５はソース電極、６はゲート電極、３４はＮ型高濃度ドレイン領域、４１は分離酸化膜、３８は層間絶縁膜、３５はドレイン電極、１１はゲート酸化膜、４５はドレインコンタクト窓部、１３はソースコンタクト窓部、４６はコンタクト窓部である。半導体基板１には逆導電型の高濃度ドレイン領域３４を設けた延長ドレイン領域３２、延長ドレイン領域３２には分離酸化膜４１下にＰ型の第１不純物領域４０、又Ｐ型の第２不純物領域３７を第１不純物領域４０と接しながら設け、第２不純物領域３７は複数の円柱形状または角柱形状の不純物層３７ａ、３７ｂからなり、基板１に対して垂直に配置。円柱不純物層３７ａ、３７ｂは互い違いに配置される。ソース電極５と電極４２は金属配線で電気的に接続する。【選択図】図１
2006319010.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板の一表面に設けられた第２導電型のソース領域と、
前記半導体基板の一表面に設けられた第２導電型の延長ドレイン領域と、
前記延長ドレイン領域内であって前記半導体基板表面に設けられた第２導電型の高濃度ドレイン領域と、
前記ソース領域と前記延長ドレイン領域との間に設けられたチャネル領域と、
前記チャネル領域上にゲート酸化膜を介して設けられたゲート電極と、
前記延長ドレイン領域の表面に設けられた第１導電型の第１不純物領域と、
前記延長ドレイン領域の表面から深さ方向に延びて設けられた第１導電型の第２不純物領域と、
前記高濃度ドレイン領域と接続されたドレイン電極と、前記ソース領域と接続されたソース電極と、
前記第１不純物領域と接続された電極とを備え、
前記第２不純物領域と前記第１不純物領域とは電気的に接続され、
前記第１不純物領域と前記ソース領域は電気的に接続し、かつ同電位である
ことを特徴とするＭＯＳ型半導体装置。
【請求項２】
前記第２不純物領域は、円柱形状または角柱形状を有する複数の第１導電型の不純物層が所定の間隔で離間して配置されてなることを特徴とする請求項１記載のＭＯＳ型半導体装置。
【請求項３】
前記第１不純物領域から前記延長ドレイン領域の深さ方向に延びて前記第２不純物領域が設けられていることを特徴とする請求項１または２に記載のＭＯＳ型半導体装置。
【請求項４】
請求項１ないし３のいずれかに記載のＭＯＳ型半導体装置を備えたことを特徴とするスイッチング電源用ＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧特性を備えたＭＯＳ型半導体装置に関する。
【背景技術】
【０００２】
以下、特許文献１を参照しながら、ドレイン−ソース間に高耐圧特性を備えた横型ＭＯＳ電界効果トランジスタについて説明する。
【０００３】
図２は横型ＭＯＳ電界効果トランジスタの断面構造図である。
【０００４】
図２において、１はＰ型半導体基板、２はＮ型延長ドレイン領域、３はＰ型の埋込領域、４はＮ型ソース領域、５はソース電極、６は多結晶シリコンからなるゲート電極、８はＮ型高濃度ドレイン領域、９は層間絶縁膜、１０はドレイン電極、１１はゲート酸化膜、１２はドレインコンタクト窓部、１３はソースコンタクト窓部、１４はチャネル領域を示している。
【０００５】
図２に示すように、半導体基板１とは逆導電型の高濃度ドレイン領域８が延長ドレイン領域２内に形成され、延長ドレイン領域２内にはその一部が電気的に半導体基板１と同型の埋込領域３が形成されているとともに、延長ドレイン領域２とソース領域５との間に設けられたチャネル領域１４上にゲート酸化膜１１を介してゲート電極６が形成されている。
【０００６】
高濃度ドレイン領域８はドレインコンタクト窓部１２でドレイン電極１０に接続され、Ｎ型ソース領域４はソースコンタクト窓部１３でソース電極５に接続される。
【特許文献１】特開２００３−８６７９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来技術で示した横型ＭＯＳ電界効果トランジスタは、ゲート電極が印加されたオン状態ではソース−ドレイン間に電流が流れ、またオフ状態では延長ドレイン領域と埋込領域との接合面に形成された空乏層の効果によりソース−ドレイン間、また基板−ドレイン間で高耐圧が得られるという利点を備えている。
【０００８】
一方、スイッチング電源用ＩＣは、ＤＣ耐圧だけでなくサージ電圧のようなＡＣ的パルス電圧に対しても高耐圧が要求される。
【０００９】
しかし、このようなサージに対して高耐圧を得るには、延長ドレイン領域を設けて、抵抗値を調整するだけでは不十分である。また、特許文献１に開示されている延長ドレイン領域と埋込領域との接合面に形成された空乏層のみで、このサージを吸収するには容量が不十分である。
【００１０】
よって、従来技術に示された横型ＭＯＳ電界効果トランジスタをスイッチング電源用ＩＣに用いるには、ドレイン−ソース間に数千ｐＦの外付けコンデンサを備えなければならなかった。
【００１１】
しかし、このような外付け部品を用いるとコスト面で不利になるだけでなく、スイッチングＩＣとしての面積も増大する。
【００１２】
そこで、本発明は前記課題に鑑み、外付けコンデンサを必要とせずに、高耐圧のスイッチング電源用ＩＣとして用いることの出来るＭＯＳ型半導体装置を提供する。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明に係るＭＯＳ型半導体装置は、第１導電型半導体基板の一表面に設けられた第２導電型のソース領域と、半導体基板の一表面に設けられた第２導電型の延長ドレイン領域と、延長ドレイン領域内であって基板表面に面して設けられた第２導電型の高濃度ドレイン領域と、ソース領域と延長ドレイン領域との間に設けられたチャネル領域と、チャネル領域上にゲート酸化膜を介して設けられた第１のゲート電極と、半導体基板の一表面に設けた第１導電型の第１不純物領域と、延長ドレイン領域内に設けた第１導電型の第２不純物領域と、高濃度ドレイン領域とコンタクト窓部で接続されたドレイン電極と、ソース領域とコンタクト窓部で接続されたソース電極と、第１不純物領域とコンタクト窓部で接続された電極とを備え、第２不純物層と前記第１不純物領域と電気的に接続し、第１不純物領域とソース領域は電気的に接続し、かつ同電位であることを特徴とするものである。
【００１４】
なお、本発明に係るＭＯＳ型半導体装置において、第２不純物領域は、円柱形状または角柱形状を有する複数の不純物層を、それぞれ離反するように配置した集合体であることがより好ましい。
【００１５】
なお、本発明に係るＭＯＳ型半導体装置において、ＭＯＳ型半導体装置はスイッチング電源用ＩＣまたはＬＳＩであることがより好ましい。
【発明の効果】
【００１６】
本発明のＭＯＳ型半導体装置は、延長ドレイン領域内に並列に複数埋め込み層を設け、これらをソース電位と同電位にすることにより、外付けコンデンサを不要とし、サージ耐圧に優れたスイッチング電源用ＩＣまたはＬＳＩとして用いることが出来る。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態に係るＭＯＳ型半導体装置について、図面を参照しながら説明する。
【００１８】
図１は本実施形態に係るＭＯＳ型半導体装置の構成を示した図であり、図１（ａ）は断面図、図１（ｂ）は構造の一部を示した平面図である。
【００１９】
図１において、１はＰ型半導体基板、３２はＮ型延長ドレイン領域、４はＮ型ソース領域、５はソース電極、６は多結晶シリコンからなるゲート電極、３４はＮ型高濃度ドレイン領域、４１は分離酸化膜、３８は層間絶縁膜、３５はドレイン電極、１１はゲート酸化膜、４５はドレインコンタクト窓部、１３はソースコンタクト窓部、４６はコンタクト窓部である。
【００２０】
また、半導体基板１には、逆導電型の高濃度ドレイン領域３４を設けた、延長ドレイン領域３２があり、さらに延長ドレイン領域３２とソース領域４との間に設けられたチャネル領域１４上にゲート酸化膜１１を介してゲート電極６が形成されている。
【００２１】
また、延長ドレイン領域３２には、分離酸化膜４１下にＰ型の第１不純物領域４０があり、さらにＰ型の第２不純物領域３７がＰ型の第１不純物領域４０と接しながら設けられている。
【００２２】
なお、第２不純物領域３７は第１不純物領域４０よりも高濃度のＰ型であるほうが好ましい。
【００２３】
さらに、図１（ａ）に示すように、Ｐ型の第２不純物領域３７は複数の円柱形状または角柱形状の不純物層３７ａ、３７ｂ（以下、「円柱不純物層３７ａ、３７ｂ」と呼ぶ）からなり、基板１に対して垂直に配置されている。
【００２４】
また、図１（ｂ）に示すように、夫々の円柱不純物層３７ａ、３７ｂは、互い違いに離反しながら配置されている。
【００２５】
なお、図にはＰ型の第２不純物領域３７を構成する円柱不純物層３７ａ、３７ｂは、それぞれ１つずつ示したが、実際にはさらに複数存在する。
【００２６】
また、Ｐ型の第１不純物領域４０は分離酸化膜４１と層間絶縁膜３８を一部除去して、開口したコンタクト窓部４６に形成した電極４２と電気的に接続する。
【００２７】
また、高濃度ドレイン領域３４は、分離酸化膜４１と層間絶縁膜３８を一部除去して、開口したドレインコンタクト窓部４５に形成したドレイン電極３５と電気的に接続する。
【００２８】
また、Ｎ型ソース領域４は層間絶縁膜３８を一部除去して、開口したソースコンタクト窓部１３に形成したソース電極５と電気的に接続する。
【００２９】
また、ソース電極５と電極４２はアルミニウムなどの金属配線により電気的に接続する。
【００３０】
すなわち、本実施形態ではソース領域４と、第１不純物領域４０と第２不純物領域３７は同電位となる。
【００３１】
以上より、本発明の実施形態に係るＭＯＳ型半導体装置は構成される。
【００３２】
このＭＯＳ型半導体装置の特徴は、延長ドレイン領域３２には、第１不純物領域４０とＰ型の第２不純物領域３７があり、さらに第１不純物領域４０とＰ型の第２不純物領域３７は、ソース領域４と同電位であることにある。
【００３３】
ドレイン領域３４に高電圧が印加されると、延長ドレイン領域３２と半導体基板１、Ｐ型の第２不純物領域３７と延長ドレイン領域３２、Ｐ型の第１不純物領域４０と延長ドレイン領域３２は、それぞれ逆バイアス状態になる。
【００３４】
また、第２不純物領域３７は、複数の円柱不純物層３７ａ、３７ｂにより構成されているため、例えば円柱形不純物層３７ａと延長ドレイン領域３２との各接合部、また円柱形不純物層３７ｂと延長ドレイン領域３２との各接合部から、それぞれ空乏層が拡がるとともに、各空乏層が連続となり、これにより空乏層が延長ドレインの全体にわたって拡大する。
【００３５】
また、延長ドレイン領域３２と基板１との接合部、第１不純物領域４０と延長ドレイン領域３２との接合部にも空乏層は広がるため、第２不純物領域３７と延長ドレイン領域３２に形成した空乏層と接続し、さらに空乏層は拡大することになる。
【００３６】
以上のように、本発明の実施形態に係るＭＯＳ型半導体装置は、従来技術で示したＭＯＳ型半導体装置よりも、オフ時の空乏層領域が拡大するため、さらなる高耐圧特性を得ることが出来る。
【００３７】
また、逆バイアス状態で、延長ドレイン領域３２と半導体基板１、Ｐ型の第２不純物領域３７と延長ドレイン領域３２、Ｐ型の第１不純物領域４０と延長ドレイン領域３２でのｐｎ接合部付近にはそれぞれ空間電荷が発生し、ｐｎ接合面が平行平板コンデンサと等価な構造となる。
【００３８】
特に、本実施形態では第２不純物領域３７は、複数の円柱不純物層３７ａ、３７ｂでありｐｎ接合面積が大幅に拡大しているため、コンデンサ容量を大きくとることが出来る。
【００３９】
したがって、外付けコンデンサを用いなくとも、ｐｎ接合で形成される容量によってサージを十分に吸収でき、高耐圧特性を得ることが出来、高性能のスイッチング電源用ＩＣまたはＬＳＩを実現できる。
【００４０】
また、本実施形態によれば、複数設けられたＰ型の第２不純物領域３７が一定の間隔で延長ドレイン領域３２内に設けられているため、ドレイン領域３４へ電圧を印加する際、少ない空乏層の延びで延長ドレイン領域３２全体が空乏化することは上述したとおりである。このことは、従来の構成に比べて短時間で延長ドレイン領域３２全体が空乏化すること、すなわち、オフ時のスイッチング時間が短縮されることを意味する。その結果、高耐圧でかつ高速応答のＭＯＳ型半導体装置を得ることができる。
【００４１】
なお、第２不純物領域３７を構成する夫々の円柱形不純物層３７の間隔距離は、高い逆バイアス印加時において、空乏層が拡がりながら均一につながり、高耐圧特性を実現できるような距離を空けてそれぞれ配置することが好ましい。
【００４２】
なおかつ、第２不純物領域３７の不純物濃度と延長ドレイン領域３２の不純物濃度は、アバランシェ・ブレークダウンが起こる３０Ｖ／μｍ以下の接合電界強度となるように設定することが好ましい。
【産業上の利用可能性】
【００４３】
本発明に係るＭＯＳ型半導体装置は、ソース−ドレイン間の高耐圧特性を持ち、さらに電圧印加のオン、オフの切り替えに対する優れた応答特性を持ち、スイッチング電源用ＩＣまたはＬＳＩに用いられるＭＯＳ型半導体装置として有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態に係るＭＯＳ型半導体装置の断面構造図と平面構造図
【図２】従来の半導体装置であるＭＯＳＦＥＴの断面構造図
【符号の説明】
【００４５】
１  半導体基板
４  ソース領域
５  ソース電極
６  ゲート電極
１１  ゲート酸化膜
１３  コンタクト窓部
１４  チャネル領域
３２  延長ドレイン領域
３４  ドレイン領域
３５  ドレイン電極
３７ａ  不純物層
３７ｂ  不純物層
３７  不純物領域
３８  層間絶縁膜
４０  不純物領域
４１  分離酸化膜
４２  電極
４５  コンタクト窓部
４６  コンタクト窓部
【図１】
2006319010.tif 000003
【図２】
2006319010.tif 000004