(57)【要約】【課題】相変化メモリ装置におけるプログラム時のピーク電流を低減する。【解決手段】複数の相変化メモリセルと複数の順次リセットパルスを出力するために構成されたリセットパルス発生信号を含んだ相変化メモリ装置が提供される。それぞれの順次リセットパルスは対応される複数のリセットラインに出力される。複数のライトドライバ回路は対応の相変化メモリセルと対応のリセットパルス発生回路のリセットラインに連結される。順次リセット制御信号を用いて相変化メモリ装置をプログラムする方法が提供される。【選択図】図１
2006024355.tif 000002
【特許請求の範囲】
【請求項１】
複数の相変化メモリセルと、
対応する複数のリセットラインにそれぞれ出力される複数の順次リセットパルスを出力するリセットパルス発生回路と、
対応する相変化メモリセルと前記リセットパルス発生回路の対応するリセットラインに連結された複数のライトドライバ回路と、
を備えることを特徴とする相変化メモリ装置。
【請求項２】
前記複数のライトドライバ回路は、データワードの対応する相変化メモリセルに連結されることを特徴とする請求項１に記載の相変化メモリ装置。
【請求項３】
前記リセットパルス発生回路は、
第１リセットパルスを発生する第１パルス発生回路と、
連続的に順次遅延されたリセットパルスを提供するために第１パルス発生回路に直列連結された複数の遅延ラインと、
を含むことを特徴とする請求項１に記載の相変化メモリ装置。
【請求項４】
前記第１パルス発生回路は、アドレス遷移感知信号に応して前記第１リセットパルスを発生することを特徴とする請求項３に記載の相変化メモリ装置。
【請求項５】
前記第１パルス発生回路は、データ遷移感知信号に応じて前記第１リセットパルスを発生することを特徴とする請求項３に記載の相変化メモリ装置。
【請求項６】
前記第１パルス発生回路は、第１入力として第１制御信号が入力され、第２入力として遅延されたバージョンの第１制御信号が入力されるＮＡＮＤロジックゲートを含むことを特徴とする請求項３に記載の相変化メモリ装置。
【請求項７】
前記第１パルス発生回路は、第１制御信号が入力され、遅延されたバージョンの第１制御信号を前記ＮＡＮＤロジックゲートの第２入力に提供する遅延ラインを更に含むことを特徴とする請求項６に記載の相変化メモリ装置。
【請求項８】
各遅延ラインの遅延は、第１リセットパルスのパルス幅よりも大きいことを特徴とする請求項３に記載の相変化メモリ装置。
【請求項９】
前記複数のライトドライバ回路は、相変化メモリセルの複数のビットラインにそれぞれ連結されることを特徴とする請求項１に記載の相変化メモリ装置。
【請求項１０】
前記複数のビットラインは、相変化メモリ装置の同一ワードに接続されることを特徴とする請求項９に記載の相変化メモリ装置。
【請求項１１】
前記複数のビットラインは、相変化メモリ装置の異なるワードに接続されることを特徴とする請求項９に記載の相変化メモリ装置。
【請求項１２】
前記複数のライトドライバ回路は、相変化メモリ装置の単一ビットラインにそれぞれ連結されることを特徴とする請求項１に記載の相変化メモリ装置。
【請求項１３】
複数の順次リセットパルスの各持続時間の合計は、相変化メモリ装置のセットパルスの持続時間よりも小さいことを特徴とする請求項１に記載の相変化メモリ装置。
【請求項１４】
相変化メモリ装置のセットパルスは約１００から５００ｎｓの持続時間を有し、各順次リセットパルスは約１０から５０ｎｓの持続時間を有することを特徴とする請求項１に記載の相変化メモリ装置。
【請求項１５】
複数の順次リセットパルスは、約１０ｎｓの間隔を互いの間に有することを特徴とする請求項１に記載の相変化メモリ装置。
【請求項１６】
複数の相変化メモリセルを備えたメモリ装置をプログラムするための方法において、ワードラインに共通連結された相変化メモリセルのサブセットにリセットパルスを順次印加することを特徴とする方法。
【請求項１７】
複数の相変化メモリセルは相変化メモリセルに第１パルス幅の信号を印加することによりリセットされ、相変化メモリセルに第２パルス幅の信号を印加することによりセットされ、順次的に印加されるリセットパルスのそれぞれの持続時間は第１パルス幅に相当し、順次的に印加される複数のリセットパルスの各持続時間の合計は第２パルス幅よりも大きくないことを特徴とする請求項１６に記載の方法。
【請求項１８】
相変化メモリセルのサブセットは、異なったリセットパルスがメモリ装置の個々のビットラインにそれぞれ印加されるように構成されていることを特徴とする請求項１６に記載の方法。
【請求項１９】
相変化メモリセルのサブセットは、同一リセットパルスがメモリ装置の少なくとも２つの異なったビットラインに印加されるように構成されていることを特徴とする請求項１６に記載の方法。
【請求項２０】
少なくとも２つの異なったビットラインは、メモリ装置の異なったワードに接続されていることを特徴とする請求項１９に記載の方法。
【請求項２１】
順次的に印加されるリセットパルスは、重複されないことを特徴とする請求項１６に記載の方法。
【請求項２２】
順次的に印加されるリセットパルスは対応のリセット制御信号に応じて個々のライトドライバにより発生され、前記ライトドライバは同一のセット制御信号をそれぞれ受信することを特徴とする請求項１６に記載の方法。
【請求項２３】
相変化メモリ装置のセットパルスは約１００乃至５００ｎｓの持続時間を有し、順次リセットパルスのそれぞれは約１０乃至５０ｎｓの持続時間を有することを特徴とする請求項１６に記載の方法。
【請求項２４】
順次リセットパルスは約１０ｎｓの間隔を互いの間に有することを特徴とする請求項１６に記載の方法。
【請求項２５】
複数の相変化メモリセルと、
ワードラインに共通に連結された相変化メモリセルのサブセットにリセットパルスを順次印加するための手段と、
を備えることを特徴とする相変化メモリ装置。
【請求項２６】
複数の相変化メモリセルは相変化メモリセルに第１パルス幅の信号を印加することよりリセットされ、相変化メモリセルに第２パルス幅の信号を印加することによりセットされ、
前記リセットパルスを順次的に印加するための手段は、順次的に印加されるリセットパルスが前記第１パルス幅に相当し、該順次的に印加されるリセットパルスの持続時間の合計が第２パルス幅よりも実質的に大きくないリセットパルスを順次印加するための手段を含むことを特徴とする請求項２５に記載の相変化メモリ装置。
【請求項２７】
相変化メモリセルのサブセットは、異なったリセットパルスがメモリ装置のそれぞれのビットラインに印加されるように構成されることを特徴とする請求項２５に記載の相変化メモリ装置。
【請求項２８】
相変化メモリセルのサブセットは、同一のリセットパルスがメモリ装置の少なくとも２つの異なったビットラインに印加されるように構成されることを特徴とする請求項２５に記載の相変化メモリ装置。
【請求項２９】
少なくとも２つの異なったビットラインは、メモリ装置の異なったワードに接続されることを特徴とする請求項２８に記載の相変化メモリ装置。
【請求項３０】
ワードラインに共通に連結された相変化メモリセルのサブセットに共通のセットパルスを印加するための手段をさらに備えることを特徴とする請求項２５に記載の相変化メモリ装置。
【請求項３１】
複数の相変化メモリセルと、
相変化メモリセルに連結され、互いに異なり非重複のリセット制御信号をそれぞれ受信する複数のライトドライバ回路と、
を備えることを特徴とする相変化メモリ装置。
【請求項３２】
前記複数のライトドライバ回路のそれぞれは、同一のセット制御信号を受信することを特徴とする請求項３１に記載の相変化メモリ装置。
【請求項３３】
異なるリセット制御信号の持続時間の合計は、セット制御信号の持続時間よりも大きくないことを特徴とする請求項３２に記載の相変化メモリ装置。
【請求項３４】
相変化メモリ装置のライトドライバ回路を制御する方法において、相変化メモリ装置の複数のライトドライバ回路のそれぞれに、互いに異なり非重複のリセット制御信号を提供することを特徴とする方法。
【請求項３５】
複数のライトドライバ回路のそれぞれに同一のセット制御信号を提供することを特徴とする請求項３４に記載の方法。
【請求項３６】
異なるリセット制御信号の持続時間の合計は、セット制御信号の持続時間よりも大きくないことを特徴とする請求項３４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化メモリ装置及びそのプログラム方法に関する。
【背景技術】
【０００２】
相変化メモリ素子は、特殊な相変化物質の結晶相と非晶質相との間における電気伝導性または抵抗差の特性を用いて情報を記憶するためのメモリ素子である。相変化メモリ素子は、アドレシングとリード／ライト動作のために半導体基板上に形成され、トランジスタなどに電気的に連結されたメモリセルをなす。メモリ素子において、情報はメモリ層領域の相変化に従った伝導性の差異を用いて記憶される。
【０００３】
図８Ａ、図８Ｂは従来の相変化メモリセル１０を示す。図８Ａに示すように、相変化メモリセル１０は、上部電極１２と下部電極１８との間に相変化物質１４を含む。電流密度を増加させることにより相変化物質の熱効率が向上されて、下部電極１８は、下部電極１８と比較して表面領域を小さくした下部電極コンタクト（ＢＥＣ）を介して相変化物質１４に連結されることができる。アクセストランジスタ２０は、下部電極１８に連結され、ワードラインにより制御される。
【０００４】
図８Ａ、８Ｂ、図９に示すように、相変化メモリセル１０が動作すると、相変化物質１４を通して流れる電流が電気的に相変化領域を加熱させ、相変化物質１４の構造が結晶状態（図８Ａ）または非晶質状態（図８Ｂ）に逆に変化されて情報が記憶される。図８Ｂにおいて、非晶質状態に変化された相変化物質１４の領域は、ＢＥＣ１６に隣接したハッチング領域で表示される。記憶された情報は相変化領域を通して比較的低い電流を流して層変化物質の抵抗を測定することにより読み取られることができる。図９は、セルトランジスタ２０がワードラインＷＬにより制御されて、相変化物質により提供された可変抵抗Ｃを通してビットラインＢＬからの電流ＩＣＥＬＬの流れを制御する、従来の相変化メモリセル１０を示す。
【０００５】
相変化物質１４の領域を非晶質状態または結晶状態にセッティングするにあたって、相変化物質１４の加熱を制御するために異なったパルスを使用することができる。図１０に示すように、相変化物質１４を非晶質状態にリセットするために高温短持続時間の加熱サイクル３５が使用され、相変化物質１４を結晶状態にセットするためにより長い持続時間、そして、より低い温度の加熱サイクル３６が使用される。特に、短持続時間サイクル３５において、相変化物質１４はその融点Ｔｍ以上の温度までに加熱され、次いで数ナノ秒内に直ぐに冷却されて、相変化物質１４で非晶質領域を形成する。より長い持続時間サイクル３６において、相変化物質１４はその結晶化点Ｔｘ以上、そして融点Ｔｍ以下の温度までに加熱され、冷却される前に予め定められた時間の間にその温度に維持されて、相変化物質１４で結晶化された領域を形成する。このように、温度は結晶化温度Ｔｘ以上、そして溶融温度Ｔｍ以下の設定時間内で維持される。
【０００６】
図１１は相変化メモリをプログラムするための多様な電流波形を示す。特に、図１１に示すように、リセット電流はセット電流よりも持続時間が短いが、幅はより大きい。複数のメモリセル（１６ビット以上）が同時にリセットされる場合、ピーク電流は電極供給の能力を超過し、これは供給電圧の出力で変動を誘発しうる。典型的には、メモリセルのブロックにおいて同時にプログラム（セット、リセット）されるメモリセルの数は、リセット電流を考慮して制限されてきた。
【０００７】
相変化メモリセルをプログラムするための多様な技術が、例えば、特許文献１〜３に開示される。
【特許文献１】米国特許第６，５４５，９０７号明細書
【特許文献２】米国特許第６，０７５，７１９号明細書
【特許文献３】米国特許第６，４８７，１１３号明細書
【発明を実施するための最良の形態】
【０００８】
本発明のいくらかの実施形態は、複数の相変化メモリセルと複数の順次リセットパルスを出力するために構成されたリセットパルス発生回路を含んだ相変化メモリ装置を提供する。複数のリセットラインからそれぞれ対応して順次リセットパルスが出力される。複数のライトドライバ回路は、相変化メモリセルとリセットパルス発生回路のリセットラインにそれぞれ対応して連結される。
【０００９】
他の実施形態において、リセットパルス発生回路は、第１リセットパルスを発生するために構成された第１パルス発生回路と、前記第１パルス発生回路に順次的に連結されて連続して順次遅延されたリセットパルスを提供する複数の遅延ラインとを含む。前記第１パルス発生回路は、アドレス遷移感知信号に応答して前記第１リセットパルスを発生する。他の実施形態において、前記第１パルス発生回路は、データ遷移感知信号に応答して前記第１リセットパルスを発生する。前記第１パルス発生回路は、第１入力として第１制御信号を受信し、第２入力として遅延されたバージョンの前記第１制御信号を受信するＮＡＮＤロジックゲートを含む。前記第１パルス発生回路は、さらに、入力として第１制御信号を受信し、遅延されたバージョンの前記第１制御信号を前記ＮＡＮＤロジックゲートの第２入力に出力する遅延ラインを含む。各遅延ラインの遅延は、例えば前記第１リセットパルスのパルス幅よりも大きい。
【００１０】
本発明の他の実施形態において、複数のライトドライバ回路は、相変化メモリセルの複数のビットラインにそれぞれ連結される。前記複数のビットラインは、相変化メモリ装置の同一ワードまたは異なったワードに接続される。
【００１１】
本発明の他の実施形態において、複数のライトドライバ回路は、相変化メモリ装置の単一のビットラインにそれぞれ連結される。
【００１２】
本発明の実施形態において、複数の順次リセットパルスのそれぞれの持続時間は相変化メモリ装置のセットパルスの持続時間よりも短く設定されうる。さらに、前記相変化メモリ装置のセットパルスは約１００から５００ｎｓの持続時間を有し、各順次リセットパルス約１０から５０ｎｓの持続時間を有することができる。前記順次リセットパルスは約１０ｎｓの間隔を互いの間に有しうる。
【００１３】
本発明の実施形態は、ワードラインに共通に連結された相変化メモリセルのサブセットにリセットパルスを順次的に印加することにより、複数の相変化メモリセルを備えたメモリ装置をプログラムするための方法を提供する。前記複数の相変化メモリセルは、相変化メモリセルに第１パルス幅の信号を印加することによりリセットされ、相変化メモリセルに第２パルス幅の信号を印加することによりセットされ、ここで、順次印加されたリセットパルスのそれぞれの持続時間は前記第１パルス幅に相当し、順次印加されたリセットパルスの持続時間の合計は前記第２パルス幅よりも大きくない。相変化メモリセルのサブセットは、異なったリセットパルスがメモリ装置の個々のビットラインにそれぞれ印加されるように、または、同じリセットパルスがメモリ装置の少なくとも２つの異なったビットラインに印加されるように構成される。前記２つの異なったビットラインはそれぞれがメモリ装置の異なったワードによるものであることができる。
【００１４】
本発明の他の実施形態において、順次印加されたリセットパルスは相当のリセット制御信号に応じてそれぞれのライトドライバにより発生され、前記ライトドライバのそれぞれは同一なセット制御信号を受信する。
【００１５】
本発明の特定の実施形態において、順次的に印加されたリセットパルスは重複していない。相変化メモリ装置のセットパルスは約１００から５０ｎｓの持続時間を有することができるし、順次リセットパルスのそれぞれは約１０から５０ｎｓの持続時間を有することができる。前記順次リセットパルスは約１０ｎｓの間隔を互いの間に有しうる。
【００１６】
本発明の実施形態は、複数の相変化メモリセルと、ワードラインに共通に連結された相変化メモリセルのサブセットにリセットパルスを順次的に印加するための手段とを含んだ相変化メモリ装置を提供する。前記複数の相変化メモリセルは、相変化メモリセルに第１パルス幅の信号を印加することによりリセットされ、相変化メモリセルに第２パルス幅の信号を印加することによりセットされる。リセットパルスを順次的に印加するための手段は、順次的に印加されたリセットパルスのそれぞれの持続時間が第１パルス幅に相当し、前記順次的に印加されたリセットパルスの持続時間の合計は前記第２パルス幅よりも実質的に大きくないリセットパルスを順次的に印加するための手段を含む。
【００１７】
本発明の他の実施形態において、相変化メモリセルのサブセットは、異なったリセットパルスがメモリ装置の個々のビットラインにそれぞれ印加されるように構成される。本発明の他の実施形態において、相変化メモリセルのサブセットは、同一のリセットパルスがメモリ装置の少なくとも２つの異なったビットラインに印加されるように構成される。前記２つの異なったビットラインは、それぞれメモリ装置の異なったワードに接続されうる。
【００１８】
本発明の他の実施形態は、ワードラインに共通に連結された相変化メモリセルのサブセットに共通のセットパルスを印加するための手段を含む。
【００１９】
本発明の実施形態は、複数の相変化メモリセルと、該相変化メモリセルに連結された複数のライトドライバ回路を含んだ相変化メモリ装置を提供する。それぞれの複数のライトドライバ回路は、互いに異なり非重複のリセット制御信号を受信する。それぞれのライトドライバ回路はまた、同一のセット制御信号を受信してもよい。実施形態において、異なったリセット制御信号の持続時間の合計はセット制御信号の持続時間よりも大きくない。
【００２０】
本発明の実施形態は、相変化メモリ装置の複数のライトドライバのそれぞれに、互いに異なり非重複のリセット制御信号を提供することにより、相変化メモリ装置のライトドライバ回路を制御する方法を提供する。同一のセット制御信号は複数のライトドライバ回路のそれぞれに提供されることができる。幾らかの実施形態において、異なったリセット制御信号の持続時間の合計はセット制御信号の持続時間よりも大きくない。
【００２１】
以下、本発明をその実施形態を図示した図面を参照しながら説明する。しかし、本発明はここに説明された実施形態に限定されたものとして解釈されてはならない。これらの実施形態は、この開示が徹底で且つ完全なものになるとともに、当業者に発明の範囲を十分に伝達するように提供される。図面において、同一の参照符号は全体を通して同一の構成要素を指す。
【００２２】
ここで説明される技術は、特定の実施形態を説明することを目的とするものであって、本発明を限定する意図はない。用語“備える”や“含む”は、記述した特徴、整数、ステップ、動作、素子、そして（または）構成要素の存在を詳細に述べるが、１つ以上の他の特徴、整数、ステップ、動作、素子、構成要素、そして（または）そのグループの存在または追加を排除するものではない。
【００２３】
層、領域、または基板のような素子が他の素子の上に存在するかまたは他の素子の上に達することとして言及された場合、これは直接的に他の素子の上に存在するかまたは達し、或いはその間に素子が存在することがわかるだろう。対照的に、素子が他の素子の上に直接的に存在するかまたは直接的に達することとして言及された場合、その間に素子が存在しない。素子が他の素子に結合されるかまたは連結されることとして言及される場合、他の素子に直接的に結合されるかまたは連結され、或いはその間に素子が存在し得ることがわかる。対照的に、素子が他の素子に直接的に結合されるかまたは直接的に連結されることとして言及された場合、その間に素子が存在しない。
【００２４】
”第１”、”第２”などが信号、パルス、回路を説明するために使用されるが、これらの信号、パルス、回路はこれらの用語により制限されないことが分かる。これらの用語は１つの信号、パルス、回路と他の信号、パルス、回路とを区別するためにのみ使用される。
別な方法で定義されない限り、ここに使用された全ての用語（技術的、科学的用語を含む）は、本発明が属する技術分野で当業者により共通に理解されるような意味を有する。辞書に共通に使用された方法により定義されたような用語は、関連技術及び本発明と関連して一貫した意味を有するものとして解釈されるべきで、ここに特別に定義されない限り理想的または過度な形式的意味として解釈されない。
【００２５】
本発明のいくらかの実施形態は、相変化メモリセルに順次的にリセットパルスを提供することにより、メモリセルが同時にリセットされる場合にメモリセルをプログラムするために求められるピーク電流を減少させることができる。
【００２６】
図１は、本発明の実施形態に従い順次リセットパルスを提供するために構成された相変化メモリ装置の概略図である。図１に示すように、相変化メモリ装置１００は、アクセストランジスタＡＴと、相変化物質ＧＳＴを含む可変抵抗とを各々具備する複数の相変化メモリセルＭＣを備える。アクセストランジスタＡＴは、ワードラインＷＬ０−ＷＬｍにそれぞれ連結されてターンオン／オフが制御される。メモリセルＭＣはまた、ビットラインＢＬｉ＿０…．ＢＬｉ＿ｎ、ＢＬｊ…ＢＬｊ＿ｎ、ＢＬｋ＿０…ＢＬｋ＿ｎにそれぞれ連結される。選択トランジスタＳＴ１、ＳＴ２、ＳＴ３、ＳＴ４、ＳＴ５、ＳＴ６は、対応する複数のライトドライバ回路１２０、１２２、１２４にビットラインを選択的にそれぞれ連結させるために提供される。
【００２７】
ワードラインはローアドレスデコーダー（図示されず）によって選択され、ビットラインはコラムアドレスデコーダー（図示せず）によって選択されることができる。そのようなローアドレスデコーダーやコアラムアドレスデコーダーは、当業者には公知のものなので、説明を省略する。データワード或いはワードは、ローアドレスデコーダーとコラムアドレスデコーダーの出力（例えば、ワードラインがアクティブ状態で、コラム選択信号がアクティブ状態）によって選択されるビットの数を指す。本発明の実施形態において、１つのワードは１６ビットのデータを含む。
【００２８】
さらに、図１に示したように、ライトドライバは、複数のビットラインに連結されることができる。１つのライトドライバに連結されるそのような複数のビットラインは、異なるデータワードに接続されうる。他の実施形態においては、１つのライトドライバに連結されるビットラインの全部又は一部は、同一のデータワードに接続されうる。しかし、図１に示したように、ライトドライバ１２０、１２２、１２４にそれぞれ連結されたビットラインは、異なるデータワードに接続されている。このように、図１に示した実施形態において、ビットラインＢＬｉ−ｘ（ｘ＝０−ｎ）は、第ｘデータワードの第ｉビットを表す。本発明の実施形態においては、一例として、４ビットラインがライトドライバ１２０、１２２、１２４のそれぞれに連結される（ｎ＝３）。
【００２９】
図１に示したように、複数のライトドライバ１２０、１２２、１２４のそれぞれは共通のセット信号ＳＥＴ及び個々のリセット信号ＲＥＳＥＴｉ、ＲＥＳＥＴｊ、ＲＥＳＥＴｋを受信する。図２に示すように、セット信号ＳＥＴは相対的に長い持続時間を有する信号で、それぞれのリセット信号ＲＥＳＥＴｉ、ＲＥＳＥＴｊ、ＲＥＳＥＴｋは相対的に短い持続時間を有し、順番にアクティブ状態にされる。リセット信号ＲＥＳＥＴｉ、ＲＥＳＥＴｊ、ＲＥＳＥＴｋは、リセット信号発生器により順次リセットパルス（順番にアクティブ状態にされるリセットパルス）として提供される。リセット信号発生器の例が以下に詳しく説明される。このように、リセット信号ＲＥＳＥＴｉ、ＲＥＳＥＴｊ、ＲＥＳＥＴｋがライトドライバ１２０、１２２、１２４に順次的に印加されることにより、データワードのための全てのライトドライバよりも少ない数が同時にアクティブ状態となって、メモリセルをリセットする際のピーク電流の必要量を減少させることができる。
【００３０】
本発明のいくつかの実施形態において、セット信号ＳＥＴは約１００乃至５００ナノ秒の持続時間を有し、順次リセット信号ＲＥＳＥＴｉ、ＲＥＳＥＴｊ、ＲＥＳＥＴｋはそれぞれ約１０乃至５０ｎｓの持続時間を有する。これらの順次リセット信号は、非重複であり、例示的な実施形態においては、例えば約１０ｎｓで互いに間隔が設けられうる。本発明の実施形態においては、これらの順次リセット信号の各持続時間の合計はセット信号の持続時間よりも小さい。リセット信号の持続時間をセット信号の持続時間よりも大きくないように設定することにより、相変化メモリ装置のデータワードをプログラムするために要する時間を延長せずにピークリセット電流を減少させることができる。さらに、３つのリセット信号が図１及び２に図示されたが、より小さいかまたはより大きい数のリセット信号が提供されることができる。本発明の実施形態においては、リセット信号の数は、リセット信号の各持続時間の合計がセット信号の持続時間を超過せずに提供されるリセット信号の数に限定される。
【００３１】
図１に図示した実施形態では、３つのライトドライバ１２０、１２２、１２４が示されているが、そのような図示は単に相変化メモリ素子の一部に対する例示的構成であり、より小さいかまたはより多い数のライトドライバが提供されることができる。さらに、図１は別々のリセット信号を有する個々のライトドライバを示すが、本発明の実施形態に係るライトドライバのグループは、全てのデータワード用のワードドライバよりも小さい数を含む場合には、同一の信号を受信することができる。このように、例えば、同一データワードにおいて２つ以上のライトドライバは同一のリセット信号をそれぞれ受信することができる。同一のリセット信号を受信するライトドライバのグループはその数が均一または不均一であることができる。例えば、本発明の実施形態において、４つの順次リセット信号が４つのライトドライバにそれぞれ提供されることにより、１６ビットワードのデータが４グループのライトドライバに分配される。
【００３２】
図３は、本発明の実施形態に従ってライトドライバ１２０、１２２、１２４として使用するのに適合したライトドライバ回路図である。図３に示すように、本発明の実施形態によるライトドライバ回路は、電流制御信号２００、電流ドライバ回路２０２、及びパルス選択信号２０４を含む。バイアス電圧ＤＣ＿ＢＩＡＳが電流制御信号２００に提供される。電流制御信号２００は、パルス選択回路２０４から提供されるパルス選択信号に応答してセットまたはリセットパルスのいずれかを出力するように電流ドライバ２０２を制御する。パルス選択回路２０４は、図２に示したようなセットパルスＳＥＴ及び１つの順次リセットパルス（例えば、ＲＥＳＥＴｉ）と、相変化メモリセルでプログラムされるべきデータＤＡＴＡを受信し、データＤＡＴＡを用いてセットパルスと順次リセットパルスのうちの一つを選択する。セットパルスと順次リセットパルスとから選択された一つは、電流制御回路２００と電流ドライバ２０２を制御して、セットパルスと順次リセットパルスとから選択された一つのタイミングに実質的に対応する持続時間の間にビットラインを駆動する。
【００３３】
図４は本発明の実施形態による図３のライトドライバ回路の概要図である。図４に示すように、ＤＡＴＡ入力に応じてＳＥＴ入力とＲＥＳＥＴｉ入力のうちの一方が選択され、ＳＥＴ入力とＲＥＳＥＴｉ入力のうちの選択された一つに相当する信号が電流制御回路２００に提供される。電流制御回路２００は、電流ドライバ回路２０２により印加された電流を制御し、ドライブトランジスタＰＭ３を制御する。
【００３４】
出力パルスＩ＿ＳＥＴ／Ｉ＿ＲＥＳＥＴｉの持続時間は、インバーターＩＮ４の出力により制御されて、インバーターＩＮ４の出力がハイレベルであるとき、トランジスタＮＭ６、ＰＭ２はオフされ、ドライバトランジスタＰＭ３の制御は電流制御回路２００のノードＮＤ１の電圧に基づく。インバーターＩＮ４の出力がローレベルであるとき、トランジスタＰＭ２はターンオンし、これはドライバトランジスタＰＭ３をターンオフさせる。インバーターＩＮ４の出力がローレベルであるとき、インバーターＩＮ５の出力はハイレベルであり、これはトランジスタＮＭ６をターンオンさせて、ハイレベルでのセット／リセットパルスＩ＿ＳＥＴ／Ｉ＿ＲＥＳＥＴｉを終了させる。インバーターＩＮ４の出力は、インバーターＩＮ３を介してＳＥＴ入力とＲＥＳＥＴｉ入力のうちの選択された一つにより制御される。このように、ライトドライバ回路によりビットラインに印加されるＳＥＴ、ＲＥＳＥＴｉの持続時間は、ＳＥＴ入力とＲＥＳＥＴｉ入力のうちの選択された一つのパルス持続時間により制御される。
【００３５】
ＤＡＴＡ入力がパスゲートＰＧ２を通してＲＥＳＥＴｉ入力を選択するためにハイレベルであるとき、インバーターＩＮ１の出力はローで、インバーターＩＮ２の出力はハイである。従って、トランジスタＮＭ３、ＮＭ４はターンオンされる。トランジスタＮＭ１、ＮＭ２は、ＤＣ＿ＢＩＡＳ入力により制御された結果の状態である。ＲＥＳＥＴｉ信号がハイレベルであるとき、インバーターＩＮ４の出力はトランジスタＮＭ５をターンオンさせ、トランジスタＰＭ２をターンオフさせるハイレベルの状態である。トランジスタＮＭ１、ＮＭ２を通じて流れる電流ｉ１とトランジスタＮＭ３、ＮＭ４を通じて流れる電流ｉ２はミラーされて、ｉ１＋ｉ２のリセット電流が出力ノードＮＤ２に提供される。リセット信号ＲＥＳＥＴｉがローレベルに変えられるとき、トランジスタＰＭ３はターンオフされ、トランジスタＮＭ６はターンされて、上述のようにリセットパルスを終了させる。
【００３６】
ＤＡＴＡ入力がパスゲートＰＧ１を通してＳＥＴ入力を選択するためにローレベルであるとき、インバーターＩＮ１の出力はハイで、インバーターＩＮ２の出力はローである。従って、トランジスタＮＭ３、ＮＭ４はターンオフされる。トランジスタＮＭ１、ＮＭ２はいつもＤＣ＿ＢＩＡＳ入力により制御された結果の状態である。ＳＥＴ信号がハイレベルであるとき、インバーターＩＮ４の出力はトランジスタＮＭ５をターンオンさせ、トランジスタＰＭ２をターンオフさせるハイレベルである。トランジスタＮＭ１、ＮＭ２を通じて流れる電流ｉ１だけがミラーされて、セット電流ｉ１が出力ノードＮＭ２に提供される。セット信号ＳＥＴがローレベルに戻るとき、トランジスタＰＭ３はターンオフされ、トランジスタＮＭ６はターンオンされて、上述のようにセットパルスを終了させる。
【００３７】
図５は本発明の実施形態によるリセット信号発生回路の概要図である。図５に示すように、リセットパルスがアドレス遷移感知信号（ＡＴＤ信号）に応じて発生されうる。本発明の他の実施形態においては、リセットパルスはデータ遷移感知信号（ＤＴＤ信号）に応じて発生されうる。ＡＴＤ信号はインバーターとして動作するＮＯＲゲートＮＯＲ１に提供されて、ＡＴＤ信号がハイであるときにＮＯＲゲートＮＯＲ１の出力はローであり、ＡＴＤ信号がハイであるときにＮＯＲゲートＮＯＲ１の出力はハイである。ＮＯＲゲートＮＯＲ１の出力はＮＡＮＤゲートＮＡＮ１の入力と遅延素子Ｄ１に連結される。遅延素子Ｄ１は、順次リセットパルスの持続時間を制御するために使用されることができる。本発明の実施形態において、遅延素子Ｄ１は約１０乃至５０ｎｓ幅のパルスを提供する。ＮＡＮＤゲートＮＡＮ１の出力はその出力が後続の複数の順次リセットパルスとして提供される複数の連続して連結された遅延素子Ｄ２、Ｄ３、Ｄ４に提供される。本発明の実施形態において遅延素子Ｄ２、Ｄ３、Ｄ４はＮＡＮＤゲートＮＡＮ１によるパルス出力の持続時間よりも大きい遅延を有して、非重複の順次パルスを提供する。実施形態において遅延素子Ｄ２、Ｄ３、Ｄ４の遅延は約１０ｎｓでＮＡＮＤゲートＮＡＮ１によるパルス出力の持続時間よりも大きい。
【００３８】
図６は本発明の他の実施形態による相変化メモリ素子３００の一部の概要図である。図６に示すように、相変化メモリセルは図１を参照して上述したように提供されることができる。しかし、ライトドライバ回路３２０、３２２、３２４、３２６はそれぞれ単一のビットラインに連結される。このような場合において、リセットＲＥＳＥＴ１．．．ＲＥＳＥＴｎとセットＳＥＴ信号は、図７に示したように提供されることができる。ライトドライバ回路３２０、３２２、３２４、３２６は、図３、図４を参照して上述したように提供されることができる。さらに、図５のリセットパルス発生回路は、個々に連結されたライトドライバ回路３２０、３２２、３２４、３２６のそれぞれに順次リセットパルスを提供するために使用されることができる。リセットパルスとセットパルスの持続時間及び関係は図１、図２を参照して上述したようである。
【００３９】
図６の相変化メモリ装置３００は、それぞれのライトドライバ回路３２０、３２２、３２４、３２６に順次リセットパルスを提供する。リセットパルスがライトドライバ回路３２０、３２２、３２４、３２６に順次的に印加されるため、同時にビットラインをドライブさせるライトドライバ回路３２０、３２２、３２４、３２６の数が減少されることにより、相変化メモリセルをリセットするためのピーク電流が減少されることができる。
【００４０】
上述したように本発明のいくらかの実施形態は、複数の相変化メモリセルと、ワードラインに共通連結された相変化メモリセルのサブセットにリセットパルスを順次印加するための手段を含む相変化メモリ装置を提供する。リセットパルスを順次印加するための手段は、例えば、ライトドライバ回路１２０、１２２、１２４、または、３２０、３２２、３２４、３２６、図５のパルス発生回路、及び図１と図５を参照して上述したような相変化メモリセルに対するライトドライバ回路の相互連結により提供されることができる。本発明の特定の実施形態において複数の相変化メモリセルは相変化メモリセルに第１パルス幅信号を印加することによりリセットされ、相変化メモリセルに第２パルス幅信号を印加することによりセットされる。この場合、リセットパルスを順次印加するための手段は、順次印加されたリセットパルスのそれぞれの持続時間が第１パルス幅に相当し、順次印加されたリセットパルスの持続時間の合計が実質的に第２パルス幅よりも大きくないリセットパルスを順次印加するための手段を備える。従って、ピーク電流はデータワードをライトするためのプログラミングタイミングを増加させずに減少されることができる。リセットパルスを順次印加するための手段は適切なタイミング関係を提供した遅延ラインまたはパルス発生回路の構成により提供されることができる。
【００４１】
さらに、本発明のいくらかの実施形態においてワードラインに共通連結された相変化メモリセルのサブセットに共通セットパルスを印加するための手段を提供する。前記手段は、例えば、上述したようにライトドライバ回路に対するセットパルス発生回路の相互連結により提供されることができる。
【００４２】
本発明の実施形態が特定例のライトドライバ回路と（または）リセットパルス発生回路を参照として説明されたが、順次印加されたリセットパルスを提供するための他の技術や回路が使用されることができる。例えば、遅延ラインを使用しないパルス発生回路が使用されるか、または適正なタイミング関係で好ましい順次パルスを提供する回路が使用されることができる。さらに、パルス幅とビットラインに対するリセットパルスの順次適用は、例えば、ライトドライバ回路に共通リセット信号を提供し、アクセストランジスタが活性状態の持続時間を制御してリセットパルス持続時間を制御する間にアクセストランジスタＳＴ１、ＳＴ３、ＳＴ５を連続活性化させることにより、ライトドライバ回路の外側で達成されることができる。
【００４３】
本発明の実施形態は、例えば、ライトドライバ回路とパルス発生回路間の機能の特定部分、またはライトドライバ回路内での機能を参照して説明された。しかし、図面においてブロックは本発明の範囲内にある限り結合されるかまたは他の方法により再構成されることができる。従って、本発明の実施形態は上述のように説明された特定実施例に限定されず、相変化メモリセルにリセットパルスを順次提供するためにここに説明された機能または動作を実行できる何の回路でも含むことができる。
【００４４】
本発明が実施形態を参照として詳しく説明され記述されたが、請求範囲に定義されたような本発明の思想と範囲を外れない限り、当業者により多様な変更が可能なのは当然のことである。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態による相変化メモリの一部のブロック図である。
【図２】本発明の実施形態による図１の相変化メモリのセットとリセット信号のタイミングを示したタイミング図である。
【図３】本発明の実施形態によるライトドライバ回路のブロック図である。
【図４】本発明の実施形態による図３のライトドライバの概略回路図である。
【図５】本発明の実施形態によるリセット制御信号発生器の回路図である。
【図６】本発明の他の実施形態による相変化メモリの一部のブロック図である。
【図７】本発明の実施形態による図６の相変化メモリのセットとリセット信号のタイミングを示したタイミング図である。
【図８Ａ】相変化メモリセルを示した図である。
【図８Ｂ】相変化メモリセルを示した図である。
【図９】相変化メモリセルの概略図である。
【図１０】時間と温度の作用として相変化物質の状態で変化を示したグラフである。
【図１１】相変化メモリのための異なったセットとリセットパルスを示したグラフである。
【図１】
2006024355.tif 000003
【図２】
2006024355.tif 000004
【図３】
2006024355.tif 000005
【図４】
2006024355.tif 000006
【図５】
2006024355.tif 000007
【図６】
2006024355.tif 000008
【図７】
2006024355.tif 000009
【図８Ａ】
2006024355.tif 000010
【図８Ｂ】
2006024355.tif 000011
【図９】
2006024355.tif 000012
【図１０】
2006024355.tif 000013
【図１１】
2006024355.tif 000014