(57)【要約】【課題】  パルストランスを介して電力供給を行うと共に、パルスの波高値を制御することにより、パルス動作の周波数に関わらず情報伝達が可能な電気絶縁型駆動回路を提供すること。【解決手段】  １次側回路ＩＣαは、電源電圧出力部２を備える。電源電圧出力部２からパルストランスＴＲには、制御指令信号ＣＳに応じた電圧が給電される。またパルストランスＴＲは、クロック信号ＣＬＫに応じてパルス動作する。よって、制御指令信号ＣＳに応じて、パルスの波高値が変更される。２次側トランス出力信号ＶＴ２の波高値は、２次側回路ＩＣβに備えられる比較部３および波高値検出部４により検出される。よって、２次側回路ＩＣβでは、２次側トランス出力信号ＶＴ２に含まれる制御指令信号ＣＳの情報を抽出するデコード動作が行われる。デコードされた制御指令信号ＣＳに応じて、上アーム素子ＵＡのスイッチング制御が行われる。【選択図】  図１
2006280100.tif 000002
【特許請求の範囲】
【請求項１】
所定周波数信号を発生する発振器と、
入力情報に応じた２種類以上の電圧を供給する電源電圧出力部と、
前記電源電圧出力部から給電され、前記所定周波数信号に応じてパルス動作するパルストランスと、
前記パルストランスの２次側の出力信号の波高値を検出し、該波高値に応じてスイッチング素子を制御する制御部と
を備えることを特徴とする電気絶縁型駆動回路。
【請求項２】
前記制御部は、
前記パルストランスの２次側の出力信号と所定しきい値とを比較する比較部と、
該比較部の出力信号の波高値を検出する波高値検出部と
を備えることを特徴とする請求項１に記載の電気絶縁型駆動回路。
【請求項３】
前記波高値検出部は、
前記パルストランスの２次側の出力信号に所定遅延時間を付与して出力する遅延部と、
前記遅延部の出力信号がトリガ信号として入力され、前記比較部の出力信号が入力信号として入力されるフリップフロップとを備え、
前記遅延部の出力信号に応じて、前記比較部の出力信号が取り込まれることを特徴とする請求項２に記載の電気絶縁型駆動回路。
【請求項４】
前記電源電圧出力部は、
基準電圧が入力され、前記入力情報に応じた電圧を出力するレギュレータを備えることを特徴とする請求項１に記載の電気絶縁型駆動回路。
【請求項５】
前記電源電圧出力部は、
入力電圧を降圧する前記レギュレータと、
前記入力電圧を出力する出力トランジスタと、
前記レギュレータの出力端子から、該レギュレータの出力端子と前記出力トランジスタの出力端子との接続ノードまでの経路上に備えられ、前記レギュレータから前記接続ノードへの方向を順方向とする第１整流素子と
を備えることを特徴とする請求項４に記載の電気絶縁型駆動回路。
【請求項６】
前記パルストランスにより伝達される電力を保持する電力保持部を２次側に備えることを特徴とする請求項１に記載の電気絶縁型駆動回路。
【請求項７】
前記電力保持部は、
前記パルストランスの２次側に接続される第２整流素子と、
該第２整流素子に接続されるキャパシタと
を備えることを特徴とする請求項６に記載の電気絶縁型駆動回路。
【請求項８】
前記電気絶縁型駆動回路の２次側に備えられ、前記２次側の異常を検出する異常検出部と、
前記電気絶縁型駆動回路の１次側に備えられ、前記２次側インピーダンスの変化を前記パルストランスを介して検出するインピーダンス検出部と、
前記パルストランスの２次側の出力信号と所定しきい値とを比較する比較部と、
前記パルストランスの２次側の出力信号に所定遅延時間を付与して出力する遅延部と、
前記遅延部の出力信号がトリガ信号として入力され、前記比較部の出力信号が入力信号として入力されるフリップフロップとを備え、
該フリップフロップの出力信号によって前記スイッチング素子の導通状態が制御され、
前記異常検出部は異常を検出すると前記フリップフロップを非導通制御状態にし、
前記フリップフロップの非導通制御状態に伴う前記２次側インピーダンスの変化を前記インピーダンス検出部が検出することを特徴とする請求項１に記載の電気絶縁型駆動回路。
【請求項９】
前記電気絶縁型駆動回路の２次側に備えられ、前記２次側の異常を検出する異常検出部と、
前記電気絶縁型駆動回路の１次側に備えられ、前記２次側インピーダンスの変化を前記パルストランスを介して検出するインピーダンス検出部と、
前記電気絶縁型駆動回路の前記２次側における２次側インピーダンスを変更するインピーダンス変更部とを備え、
前記インピーダンス変更部は、
前記パルストランスの２次側に接続される少なくとも１つの電流消費経路と、
該電流消費経路の導通制御を行う少なくとも１つのエラー検出トランジスタとを備え、
前記異常検出部が異常を検出すると、前記インピーダンス変更部はその検出値に応じて前記エラー検出トランジスタを導通状態にして前記電流消費経路に電流を流すことで前記２次側インピーダンスを変更し、
前記２次側インピーダンスの変化を前記インピーダンス検出部が検出することを特徴とする請求項１に記載の電気絶縁型駆動回路。
【請求項１０】
前記発振器１つに対して前記入力情報は複数入力され、
前記複数の入力情報に対応して、複数の前記電源電圧出力部と複数の前記パルストランスと複数の前記制御部とを備えることを特徴とする請求項１に記載の電気絶縁型駆動回路。
【請求項１１】
前記発振器１つに対して前記入力情報は複数入力され、
前記複数の入力情報に対応して複数の前記電源電圧出力部と、複数の前記制御部と、１つの前記パルストランスとを備え、
前記複数の電源電圧出力部がそれぞれ供給する２種類以上の電圧のうち少なくとも１種類は互いに異なることを特徴とする請求項１に記載の電気絶縁型駆動回路。
【請求項１２】
前記パルストランスの２次側の出力信号を監視するパルス監視部を備え、
前記パルス監視部が前記パルストランスの２次側の出力信号からパルスが検出されないことを検知すると、前記制御部が前記スイッチング素子をオフさせることを特徴とする請求項１に記載の電気絶縁型駆動回路。
【請求項１３】
スイッチング素子を制御する電気絶縁型駆動回路であって、
所定周波数信号を発生する発振器と、
入力情報に応じた２種類以上の電圧を供給する電源電圧出力部とを備え、
前記電源電圧出力部からの電圧を、前記所定周波数信号に応じてパルストランスへ出力することを特徴とする電気絶縁型駆動回路の１次側回路。
【請求項１４】
前記パルストランスの２次側インピーダンスの変化を前記パルストランスを介して検出するインピーダンス検出部を備えることを特徴とする請求項１３に記載の電気絶縁型駆動回路の１次側回路。
【請求項１５】
スイッチング素子を制御する電気絶縁型駆動回路であって、
パルストランスの出力信号の波高値を検出し、該波高値に応じてスイッチング素子を制御する制御部を備えることを特徴とする電気絶縁型駆動回路の２次側回路。
【請求項１６】
前記パルストランスにより伝達される電力を保持する電力保持部を備えることを特徴とする請求項１５に記載の電気絶縁型駆動回路の２次側回路。
【請求項１７】
回路の異常を検出する異常検出部と、
前記パルストランスの出力信号と所定しきい値とを比較する比較部と、
前記パルストランスの２次側に所定遅延時間を付与して出力する遅延部と、
前記遅延部の出力信号がトリガ信号として入力され、前記比較部の出力信号が入力信号として入力されるフリップフロップとを備え、
該フリップフロップの出力信号によって前記スイッチング素子の導通状態が制御され、
前記異常検出部は異常を検出すると前記フリップフロップを非導通制御状態にすることを特徴とする請求項１５に記載の電気絶縁型駆動回路の２次側回路。
【請求項１８】
回路の異常を検出する異常検出部と、
回路のインピーダンスを変更するインピーダンス変更部とを備え、
前記インピーダンス変更部は、
前記パルストランスに接続される少なくとも１つの電流消費経路と、
該電流消費経路の導通制御を行う少なくとも１つのエラー検出トランジスタとを備え、
前記異常検出部が異常を検知すると、前記インピーダンス変更部はその検出値に応じて前記エラー検出トランジスタを導通状態にして前記電流消費経路に電流を流すことを特徴とする請求項１５に記載の電気絶縁型駆動回路の２次側回路。
【請求項１９】
前記パルストランスの出力信号を監視するパルス監視部を備え、
前記パルス監視部が前記パルストランスの出力信号からパルスが検出されないことを検知すると、前記制御部が前記スイッチング素子をオフさせることを特徴とする請求項１５に記載の電気絶縁型駆動回路の２次側回路。
【請求項２０】
パルストランスを用いた電気絶縁型駆動回路の制御方法であって、
前記パルストランスに所定周波数で伝達されるパルスの波高値を、入力情報に応じて変更するステップと、
２次側へ伝達された前記パルスの波高値を検出し、該波高値に応じてスイッチング素子を制御するステップと
を備えることを特徴とする電気絶縁型駆動回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気絶縁型スイッチング素子駆動回路および駆動方法に関するものであり、特に、パルストランス方式の電気絶縁型駆動回路において、１００％のオンデューティが可能である電気絶縁型駆動回路に関するものである。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータや各種のインバータ回路においては、入力回路系の基準電位とは異なる基準電位を基準として駆動されることが一般的である。そして、スイッチング素子の基準電圧とは異なる基準電圧により駆動される制御回路により、当該スイッチング素子を駆動制御するためには、電気絶縁型スイッチング素子駆動回路が用いられることが一般的である。
【０００３】
この電気絶縁型スイッチング素子駆動回路としては、例えば、パルストランスの二次コイル電圧を、スイッチング素子のゲート電極に直接に印加するパルストランス型スイッチング素子駆動回路が知られている。また、トランスの二次コイル電圧を整流してスイッチング素子の制御電極駆動用の回路（駆動回路）の電源電圧とし、フォトカプラなどにより伝送された制御信号をこの駆動回路で電力増幅してスイッチング素子の制御電極に印加する、トランス型スイッチング素子駆動回路も知られている。
【０００４】
図８は、特許文献１に開示されているパルストランス型スイッチング素子駆動回路２００の基本回路図である。発振回路１０１は所定周波数ｆ１にて発振する正弦波発振器であり、発振回路１０２は所定周波数ｆ２にて発振する正弦波発振器である。パルス発生回路１０３は外部からのスイッチング素子駆動指令信号をパルス信号に変換する。一次コンデンサ１０６、コアレストランス１０７および二次コンデンサ１０８は発振回路１の発振周波数を共振周波数とする共振回路を構成している。発振回路１０２が選択された場合には、コアレストランス１０７の二次コイルの出力電圧は、発振回路１０１が選択された場合に比較して所定比率だけ低下する。
【０００５】
発振回路１０１が選択された場合には検波回路１１０からコンパレータに送られる電圧は分圧回路１１１の出力電圧を超えることができるが、発振回路１０２が選択された場合には検波回路１１０からコンパレータに送られる電圧は分圧回路１１１の出力電圧を超えることができない。したがって、コンパレータ１１２は、発振回路１０１が選択された場合にはプッシュプルドライバ回路１１３を通じてＭＯＳトランジスタ１１４を高周波パルス駆動されるが、発振回路１０２が選択された場合にはＭＯＳトランジスタ１１４はオフのままとなる。しかしながら、発振回路１０２が選択された状態、すなわちＭＯＳトランジスタ１１４の遮断が選択されている場合においても駆動回路２００は電源電圧が印加されているため動作可能状態を維持しており、その後、発振回路１０１が選択されれば高速にＭＯＳトランジスタ１１４を駆動することができる。
【０００６】
尚、その他の関連技術として、特許文献２乃至４に開示されているＤＣ−ＤＣコンバータがある。
【特許文献１】特開２００４−２７４２６２号公報
【特許文献２】特開平６−７８５２６号公報
【特許文献３】特開２００４−１９４４５０号公報
【特許文献４】特開２００３−２９９３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら従来のパルストランス型スイッチング素子駆動回路では、コアレストランス１０７に印加される交流電圧の周波数を変更し、トランスに直列接続されたコンデンサとの共振回路を利用して制御信号を駆動回路へ伝送する方法が具体的に開示されている。しかし、交流電圧の振幅を変更することで制御指令信号を伝送する方法については、開示がされていない。
【０００８】
またトランスを用いた、１次側から２次側への情報伝達手段の一例については、具体的に開示がある。しかし、トランスを用いた、２次側から１次側への情報伝達方法については具体的に記載されていない。すると、２次側から１次側へ絶縁を維持したまま情報伝達する場合（例えば、２次側に備えられるセンサ等で異常発生を検知した場合に、異常発生信号を１次側やＣＰＵ等へ伝達する場合）には、フォトカプラ等の機構を新たに備える必要が生じる。この場合、電気絶縁型駆動回路の機構の簡略化・小型化・低コスト化を図ることが困難となるため問題である。また、フォトカプラ等の信頼性の低い素子を用いると、電気絶縁型駆動回路の信頼性を向上させることが出来ないため問題である。
【０００９】
また一方、フォトカプラ方式のスイッチング素子駆動回路では、電源が複数必要であり、コストが高くなるため問題である。またフォトカプラは機構が複雑であり、信頼性、耐久性が低いため問題である。
【００１０】
本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、パルストランスを介して電力供給を行うと共に、パルスの波高値を制御することにより、パルス動作の周波数に関わらず情報伝達を行うことができる電気絶縁型駆動回路を提供することを目的とする。また、パルストランス方式の電気絶縁型駆動回路において、オンデューティの限界を無くし、１００％のオンデューティが可能である電気絶縁型駆動回路を提供することを目的とする。また、パルストランスを用いて、２次側から１次側へ情報を伝達することが可能である電気絶縁型駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記目的を達成するために、請求項１に係る電気絶縁型駆動回路は、所定周波数信号を発生する発振器と、入力情報に応じた２種類以上の電圧を供給する電源電圧出力部と、電源電圧出力部から給電され、所定周波数信号に応じてパルス動作するパルストランスと、パルストランスの２次側の出力信号の波高値を検出し、該波高値に応じてスイッチング素子を制御する制御部とを備えることを特徴とする。
【００１２】
発振器は、所定周波数信号を発生する。電源電圧出力部は、入力情報に応じた２種類以上の電圧を供給する。パルストランスは、電源電圧出力部から給電され、所定周波数信号に応じてパルス動作する。よって、電源電圧出力部の供給電圧に応じて、パルスの波高値が変更される。制御部は、パルストランスの２次側の出力信号の波高値を検出し、該波高値に応じてスイッチング素子を制御する。
【００１３】
また請求項２０に係る電気絶縁型駆動回路の制御方法は、パルストランスを用いた電気絶縁型駆動回路の制御方法であって、パルストランスに所定周波数で伝達されるパルスの波高値を、入力情報に応じて変更するステップと、２次側へ伝達されたパルスの波高値を検出し、該波高値に応じてスイッチング素子を制御するステップとを備えることを特徴とする。
【００１４】
パルストランスのパルス動作によって、電力が１次側から２次側へ伝達される。このとき、パルストランスの１次側の入力信号の波高値の変化に応じて、パルストランスの２次側の出力信号の波高値が変化する。よってパルストランスを介した電力伝達と同時に、波高値を用いて、１次側から２次側へ情報伝達を行うことができる。ここで、パルス長を用いて情報伝達を行う場合には、磁気飽和が発生するため、所定周期以上の状態情報を伝達することが困難である。しかし本発明では、パルスの波高値を用いて情報伝達を行っているため、パルス動作の周波数に関わらず、パルス周期を超えるような長い状態信号であっても、情報伝達を行うことができる。よって、スイッチング素子のオンデューティを１００％とすることが可能となる。
【００１５】
また電源電圧出力部の出力電圧値は２種類以上の値とされ、波高値も２種類以上とされる。よって、伝達する信号の種類の数に応じて、波高値の種類を増加させれば、伝達できる情報を増加させることが可能となる。例えば波高値を２種類（２値信号）とする場合は、スイッチング素子のオン・オフを制御できる。また波高値を多値とする場合は、多段の出力を制御することができる。例えば、Ｕ、Ｖ、Ｗ相用などの、複数のスイッチング素子を備え、波高値の値に応じた相のスイッチング素子が導通制御されるとしてもよい。
【００１６】
また請求項２に係る電気絶縁型駆動回路は、請求項１に記載の電気絶縁型駆動回路において、制御部は、パルストランスの２次側の出力信号と所定しきい値とを比較する比較部と、該比較部の出力信号の波高値を検出する波高値検出部とを備えることを特徴とする。
【００１７】
比較部は、パルストランスの２次側の出力信号と所定しきい値とを比較する。所定しきい値は、波高値の変化の有無を検出できるような値に設定される。波高値検出部は、比較部の出力信号の波高値を検出する。これにより、波高値に含まれる情報を抽出するデコード動作を行うことができる。よってパルス動作の周期には影響されず、パルス周期を超えるような長い状態信号であっても、２次側へ情報伝達を行うことができる。
【００１８】
また請求項３に係る電気絶縁型駆動回路は、請求項２に記載の電気絶縁型駆動回路において、波高値検出部は、パルストランスの２次側の出力信号に所定遅延時間を付与して出力する遅延部と、遅延部の出力信号がトリガ信号として入力され、比較部の出力信号が入力信号として入力されるフリップフロップとを備え、遅延部の出力信号に応じて、比較部の出力信号が取り込まれることを特徴とする。
【００１９】
遅延部は、パルストランスの２次側の出力信号に所定遅延時間を付与して出力する。フリップフロップは、遅延部の出力信号がトリガ信号として入力され、比較部の出力信号が入力信号として入力される。所定遅延時間の長さは、遅延部の出力信号の立上りまたは立下りエッジ応じて、パルストランスの２次側の出力信号のパルス波高値をみることができるタイミングとなるように設定される。そして遅延部の出力信号に応じて、比較部の出力信号がフリップフロップに取り込まれる。これにより、パルストランスの２次側の出力信号の波高値を検出することが可能となる。よって、パルストランスの２次側の出力信号の波高値から、情報を抽出するデコード動作が可能となる。
【００２０】
また請求項４に係る電気絶縁型駆動回路は、請求項１に記載の電気絶縁型駆動回路において、電源電圧出力部は、基準電圧が入力され、入力情報に応じた電圧を出力するレギュレータを備えることを特徴とする。
【００２１】
レギュレータは、基準電圧を基準として、入力情報に応じた電圧を出力する。電源電圧出力部からは、基準電圧と、レギュレータの出力電圧とのうちから、入力情報に応じた電圧が出力される。よって電源電圧出力部により、入力情報に応じた２種類以上の電圧を供給することが可能となる。これにより、パルス波高値を変更することができる。また、基準電圧をレギュレートすることで、他の電圧を得ることができるため、電源電圧出力部に供給する電源は１つでよく、電源数を削減することが可能となり、コスト削減を図ることができる。
【００２２】
また請求項５に係る電気絶縁型駆動回路は、請求項４に記載の電気絶縁型駆動回路において、電源電圧出力部は、入力電圧を降圧するレギュレータと、入力電圧を出力する出力トランジスタと、レギュレータの出力端子から、該レギュレータの出力端子と出力トランジスタの出力端子との接続ノードまでの経路上に備えられ、レギュレータから接続ノードへの方向を順方向とする第１整流素子とを備えることを特徴とする。
【００２３】
レギュレータは、入力電圧を降圧する。出力トランジスタは、入力電圧を出力する。レギュレータの出力端子と出力トランジスタの出力端子とは、接続ノードで共通に接続される。第１整流素子は、レギュレータから出力ノードへの方向を順方向として、レギュレータの出力端子から出力ノードまでの経路上に備えられる。入力電圧の方がレギュレータの出力電圧よりも高いため、第１整流素子により電流の逆流が防止される。
【００２４】
これにより、スイッチ素子（トランジスタ）を１つ備える構成によって、電源電圧出力部の出力を入力電圧とレギュレータの出力電圧との２段階に切り替えることが可能となる。よって、電源電圧出力部の機構を簡略化することが可能となる。
【００２５】
また出力トランジスタが導通状態とされ、電源電圧出力部が入力電圧を出力している期間においては、レギュレータを停止状態にする必要がない。よって、出力トランジスタを導通状態から非導通状態にした場合に、電源電圧出力部の出力電圧を早期に入力電圧からレギュレータの出力電圧に遷移させることが可能となる。
【００２６】
また請求項６に係る電気絶縁型駆動回路は、請求項１に記載の電気絶縁型駆動回路において、パルストランスにより伝達される電力を保持する電力保持部を２次側に備えることを特徴とする
【００２７】
電力保持部は、２次側に備えられる。そしてパルストランスにより１次側から２次側へ伝達される電力を保持し、２次側の回路の電源として動作する。これにより、２次側の回路に対して、１次側が電源の動作をすることができるため、別途の電源を２次側の制御回路に備える必要がない。よって電源数を削減することが可能となり、コスト削減を図ることができる。
【００２８】
また電力保持部の構成としては、例えば、パルストランスの２次側に接続される第２整流素子と、該第２整流素子に接続されるキャパシタとを備える構成とすることができる。
【００２９】
また請求項８に係る電気絶縁型駆動回路は、請求項１に記載の電気絶縁型駆動回路において、電気絶縁型駆動回路の２次側に備えられ、２次側の異常を検出する異常検出部と、電気絶縁型駆動回路の１次側に備えられ、２次側インピーダンスの変化をパルストランスを介して検出するインピーダンス検出部と、パルストランスの２次側の出力信号と所定しきい値とを比較する比較部と、パルストランスの２次側の出力信号に所定遅延時間を付与して出力する遅延部と、遅延部の出力信号がトリガ信号として入力され、比較部の出力信号が入力信号として入力されるフリップフロップとを備え、該フリップフロップの出力信号によってスイッチング素子の導通状態が制御され、異常検出部は異常を検出するとフリップフロップを非導通制御状態にし、フリップフロップの非導通制御状態に伴う２次側インピーダンスの変化をインピーダンス検出部が検出することを特徴とする。
【００３０】
異常検出部は、電気絶縁型駆動回路の２次側に備えられ、２次側の異常を検出する。異常とは、例えば、スイッチング素子の過熱等が挙げられる。インピーダンス検出部は、電気絶縁型駆動回路の１次側に備えられ、２次側インピーダンスの変更を、パルストランスを介して検出する。２次側インピーダンスの変更は、パルストランスの１次側の電圧値や電流値の変化を監視することで、検出することができる。比較部は、パルストランスの２次側の出力信号と所定しきい値とを比較する。所定しきい値は、波高値の変化の有無を検出できるような値に設定される。遅延部は、パルストランスの２次側の出力信号に所定遅延時間を付与して出力する。フリップフロップには、遅延部の出力信号がトリガ信号として入力され、比較部の出力信号が入力信号として入力される。フリップフロップの出力信号によって、スイッチング素子の導通状態が制御される。
【００３１】
フリップフロップには、遅延部の出力信号がトリガ信号として入力され、比較部の出力信号が入力信号として入力される。フリップフロップの出力信号によって、スイッチング素子の導通状態が制御される。異常検出部は、スイッチング素子の異常発生を検知したとき等に、フリップフロップを非導通制御状態にする。これにより、スイッチング素子が過熱・過電流状態から保護され、スイッチング素子等の破壊が防止される。またこれにより、スイッチング素子の保護のためにフリップフロップの動作を停止することに応じて、２次側のインピーダンスを変化させることができる。よって、２次側回路で検知した異常発生の情報を、２次側のインピーダンスを変化させることによって、パルストランスを介して１次側回路に報知することが可能となる。
【００３２】
また請求項９に係る電気絶縁型駆動回路は、請求項１に記載の電気絶縁型駆動回路において、電気絶縁型駆動回路の２次側に備えられ、２次側の異常を検出する異常検出部と、電気絶縁型駆動回路の１次側に備えられ、２次側インピーダンスの変化をパルストランスを介して検出するインピーダンス検出部と、電気絶縁型駆動回路の２次側における２次側インピーダンスを変更するインピーダンス変更部とを備え、インピーダンス変更部は、パルストランスの２次側に接続される少なくとも１つの電流消費経路と、該電流消費経路の導通制御を行う少なくとも１つのエラー検出トランジスタとを備え、異常検出部が異常を検出すると、インピーダンス変更部はその検出値に応じてエラー検出トランジスタを導通状態にして電流消費経路に電流を流すことで２次側インピーダンスを変更し、２次側インピーダンスの変化をインピーダンス検出部が検出することを特徴とする。
【００３３】
異常検出部は、電気絶縁型駆動回路の２次側に備えられ、２次側の異常を検出する。インピーダンス検出部は、電気絶縁型駆動回路の１次側に備えられ、２次側インピーダンスの変更を、パルストランスを介して検出する。インピーダンス変更部は、電流消費経路とエラー検出トランジスタとを備える。インピーダンス変更部は、２次側インピーダンスの変化量に応じて、エラー検出トランジスタを導通状態にする。すなわち、導通状態とするエラー検出トランジスタの数を増加させ、電流消費経路の数を増加させることに応じて、電気絶縁型駆動回路の２次側のインピーダンスの変化割合を大きくすることができる。これにより、２次側回路で検知した複数の情報を、２次側のインピーダンスを多段階で変化させることによって、パルストランスを介して、１次側回路に報知することが可能となる。すなわち、パルストランスを流れる電流値を複数段階に変更して、２次側から１次側へ複数の情報を伝達することが可能となる。
【００３４】
また請求項１０に係る電気絶縁型駆動回路は、請求項１に記載の電気絶縁型駆動回路において、発振器１つに対して入力情報は複数入力され、複数の入力情報に対応して、複数の電源電圧出力部と複数のパルストランスと複数の制御部とを備えることを特徴とする。
【００３５】
発振器１つに対して、入力情報は複数入力される。複数の入力情報に対応して、電源電圧出力部、パルストランス、制御部が備えられる。これにより、１つの発振器で発生させた唯一の発振信号を用いて、複数の電源電圧出力部、パルストランス、制御部の動作を管理することが可能となる。よって、発振器を複数備えて動作させる場合に比して、制御部等において周波数ずれや位相ずれが発生する確率を低くすることが可能となる。すると、ショート発生等によりスイッチング素子が故障する事態を防止することができる。
【００３６】
また請求項１１に係る電気絶縁型駆動回路は、請求項１に記載の電気絶縁型駆動回路において、発振器１つに対して入力情報は複数入力され、複数の入力情報に対応して複数の電源電圧出力部と、複数の制御部と、１つのパルストランスとを備え、複数の電源電圧出力部がそれぞれ供給する２種類以上の電圧のうち少なくとも１種類は互いに異なることを特徴とする。
【００３７】
発振器１つに対して入力情報は複数入力される。複数の入力情報に対応して、電源電圧出力部、制御部が複数備えられる。パルストランスは１つ備えられる。これにより、１つのパルストランスで発生するパルスの波高値は、入力情報の種類数に応じた数の波高値とされる。すなわち、複数の情報を波高値の変化として搬送波に含ませることが可能となる。そして複数の制御部では、それぞれ、複数の入力情報に応じた波高値を検出する動作が行われる。よって制御部では、複数種類の波高値を区別することで、当該搬送波に含まれる複数の情報を抽出するデコード動作を行うことができる。これにより、トランス数を減らせるため、電気絶縁型駆動回路の重量軽減、小型化、低価格化を図ることが可能となる。
【００３８】
また請求項１２に係る電気絶縁型駆動回路は、請求項１に記載の電気絶縁型駆動回路において、パルストランスの２次側の出力信号を監視するパルス監視部を備え、パルス監視部がパルストランスの２次側の出力信号からパルスが検出されないことを検知すると、制御部がスイッチング素子をオフさせることを特徴とする。
【００３９】
パルス監視部は、パルストランスの２次側の出力信号においてパルスを監視する。そして、パルストランスの２次側の出力信号からパルスが検出されないことを検知することにより、１次側に異常などが発生したことを検出する。これにより、１次側の異常などによりパルスが途絶えた場合に、スイッチング素子が導通状態を持続してしまい、破壊等が発生することを防ぐことができる。
【００４０】
また請求項１３に係る電気絶縁型駆動回路の１次側回路は、スイッチング素子を制御する電気絶縁型駆動回路であって、所定周波数信号を発生する発振器と、入力情報に応じた２種類以上の電圧を供給する電源電圧出力部とを備え、電源電圧出力部からの電圧を、所定周波数信号に応じてパルストランスへ出力することを特徴とする。
【００４１】
発振器は、所定周波数信号を発生する電源電圧出力部は、入力情報に応じた２種類以上の電圧を供給する。電源電圧出力部からの電圧が、所定周波数信号に応じてパルストランスへ出力される。これにより、入力情報に応じた複数の種類の波高値をそなえたパルスが出力され、パルスの波高値を用いて情報伝達を行うことが可能となる。
【００４２】
また請求項１４に係る電気絶縁型駆動回路の１次側回路は、請求項１３に記載の電気絶縁型駆動回路の１次側回路において、パルストランスの２次側インピーダンスの変化をパルストランスを介して検出するインピーダンス検出部を備えることを特徴とする
【００４３】
インピーダンス検出部は、２次側インピーダンスの変化をパルストランスを介して検出する。インピーダンス検出部は、電流値や電圧値等の物理量を監視する。インピーダンス検出部の例としては、センス抵抗や、パルストランスの補助インダクタが挙げられる。またカレントトランスによる電流検出や、ホール素子による電圧検出を用いることも可能とされる。これにより、２次側で異常等が発生したことを検知することが可能となる。
【００４４】
また請求項１５に係る電気絶縁型駆動回路の２次側回路は、スイッチング素子を制御する電気絶縁型駆動回路であって、パルストランスの出力信号の波高値を検出し、該波高値に応じてスイッチング素子を制御する制御部を備えることを特徴とする。
【００４５】
制御部は、パルストランスの出力信号の波高値を検出し、該波高値に応じてスイッチング素子を制御する。これにより、波高値を用いることで、パルストランスを介して情報伝達を行うことができる。またパルスの波高値を用いて情報伝達を行っているため、パルス動作の周波数に関わらず、パルス周期を超えるような長い状態信号であっても、情報伝達を行うことができる。
【００４６】
また請求項１６に係る電気絶縁型駆動回路の２次側回路は、請求項１５に記載の電気絶縁型駆動回路の２次側回路において、パルストランスにより伝達される電力を保持する電力保持部を備えることを特徴とする。
【００４７】
電力保持部は、２次側回路に備えられる。そして２次側の回路の電源として動作する。これにより、別途の電源を２次側の制御回路に備える必要がない。よって電源数を削減することが可能となり、コスト削減を図ることができる。
【００４８】
また請求項１７に係る電気絶縁型駆動回路の２次側回路は、請求項１５に記載の電気絶縁型駆動回路の２次側回路において、回路の異常を検出する異常検出部と、パルストランスの出力信号と所定しきい値とを比較する比較部と、パルストランスの２次側に所定遅延時間を付与して出力する遅延部と、遅延部の出力信号がトリガ信号として入力され、比較部の出力信号が入力信号として入力されるフリップフロップとを備え、該フリップフロップの出力信号によってスイッチング素子の導通状態が制御され、異常検出部は異常を検出するとフリップフロップを非導通制御状態にすることを特徴とする。
【００４９】
異常検出部は、電気絶縁型駆動回路の２次側に備えられ、２次側の異常を検出する。比較部は、パルストランスの２次側の出力信号と所定しきい値とを比較する。遅延部は、パルストランスの２次側の出力信号に所定遅延時間を付与して出力する。フリップフロップには、遅延部の出力信号がトリガ信号として入力され、比較部の出力信号が入力信号として入力される。フリップフロップの出力信号によって、スイッチング素子の導通状態が制御される。異常検出部は、スイッチング素子の異常発生を検知したとき等に、フリップフロップを非導通制御状態にする。これにより、スイッチング素子が過熱・過電流状態から保護され、スイッチング素子等の破壊が防止される。またこれにより、スイッチング素子の保護のためにフリップフロップの動作を停止することに応じて、２次側のインピーダンスを変化させることができる。
【００５０】
また請求項１８に係る電気絶縁型駆動回路の２次側回路は、請求項１５に記載の電気絶縁型駆動回路の２次側回路において、回路の異常を検出する異常検出部と、回路のインピーダンスを変更するインピーダンス変更部とを備え、インピーダンス変更部は、パルストランスに接続される少なくとも１つの電流消費経路と、該電流消費経路の導通制御を行う少なくとも１つのエラー検出トランジスタとを備え、異常検出部が異常を検知すると、インピーダンス変更部はその検出値に応じてエラー検出トランジスタを導通状態にして電流消費経路に電流を流すことを特徴とする。
【００５１】
異常検出部は、電気絶縁型駆動回路の２次側に備えられ、２次側の異常を検出する。インピーダンス変更部は、電流消費経路とエラー検出トランジスタとを備える。インピーダンス変更部は、２次側回路のインピーダンスの変化量に応じて、エラー検出トランジスタを導通状態にする。そして電流消費経路の数を増加させることに応じて、電気絶縁型駆動回路の２次側のインピーダンスの変化割合を大きくすることができる。これにより、２次側回路で検知した複数の情報を、２次側のインピーダンスを多段階で変化させることによって、他回路へ伝達することが可能となる。
【００５２】
また請求項１９に係る電気絶縁型駆動回路の２次側回路は、請求項１５に記載の電気絶縁型駆動回路の２次側回路において、パルストランスの出力信号を監視するパルス監視部を備え、パルス監視部がパルストランスの出力信号からパルスが検出されないことを検知すると、制御部がスイッチング素子をオフさせることを特徴とする。
【００５３】
パルス監視部は、パルストランスの出力信号においてパルスを監視する。そして、パルストランスの出力信号からパルスが検出されないことを検知することにより、パルス出力元の回路側に異常などが発生したことを検出する。これにより、パルス出力側の異常などによりパルスが途絶えた場合に、スイッチング素子が導通状態を持続してしまい、破壊等が発生することを防ぐことができる。
【発明の効果】
【００５４】
本発明によれば、パルストランスを介して電力供給を行うと共に、パルスの波高値を制御することにより、パルス動作の周波数に関わらず情報伝達を行うことができる電気絶縁型駆動回路を提供することが可能となる。また、パルストランス方式の電気絶縁型駆動回路において、１００％のオンデューティが可能である電気絶縁型駆動回路を提供することが可能となる。また、パルストランスを用いて、２次側から１次側へ情報を伝達することができる電気絶縁型駆動回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００５５】
以下、本発明の電気絶縁型駆動回路について具体化した実施形態を図１乃至図６に基づき図面を参照しつつ詳細に説明する。第１実施形態を図１乃至図３に示す。図１は、第１実施形態の電気絶縁型駆動回路１０の回路図である。電気絶縁型駆動回路１０は、１次側回路ＩＣα、２次側回路ＩＣβ、パルストランスＴＲを備える。１次側回路ＩＣαと２次側回路ＩＣβとは、パルストランスＴＲを介して接続される。ＣＰＵ１１は１次側回路ＩＣαに接続される。ＣＰＵ１１からは、上アーム素子ＵＡの制御指令信号ＣＳが出力される。１次側回路ＩＣαの出力端子ＶＯ１は、ハーフブリッジ部２０の下アーム素子ＤＡのゲートに接続される。２次側回路ＩＣβの出力端子ＶＯ２は、ハーフブリッジ部２０の上アーム素子ＵＡのゲートに接続される。本実施の形態では上アーム素子ＵＡ、下アーム素子ＤＡはＩＧＢＴとする。
【００５６】
１次側回路ＩＣαは、電源電圧出力部２、デッドタイム設定部ＤＴ、発振器ＯＳＣ、第１フリップフロップＦＦ１、ドライバ回路ＤＲＶを備える。電源電圧出力部２は、レギュレータＲＥＧ、トランジスタＱ１、逆流防止用のダイオードＤ１を備える。端子ＶＩには入力電圧Ｖｉｎが入力される。端子ＴＣ１には、キャパシタＣ１が接続される。レギュレータＲＥＧは、入力電圧Ｖｉｎを降圧電圧Ｖ１へ降圧する動作を行う。
【００５７】
ＣＰＵ１１からは制御指令信号ＣＳが入力される。制御指令信号ＣＳは、インバータＩＮＶ１およびデッドタイム設定部ＤＴを介して、トランジスタＱ１へ入力される。また制御指令信号ＣＳは、デッドタイム設定部ＤＴを介して第１フリップフロップＦＦ１に入力される。第１フリップフロップＦＦ１の出力信号は、ドライバ回路ＤＲＶおよび出力端子ＶＯ１を介して、下アーム素子ＤＡのゲートに入力される。発振器ＯＳＣから出力されるクロック信号ＣＬＫは、第１フリップフロップＦＦ１およびトランジスタＱ２のゲートに入力される。
【００５８】
トランジスタＱ１は、電源電圧出力部２からパルストランスＴＲに対して出力する電圧を選択するスイッチであり、ハイレベルの制御指令信号／ＣＳＤで導通する。トランジスタＱ１は、制御指令信号ＣＳに応じて、入力電圧ＶｉｎまたはキャパシタＣ１の電位を選択して、パルストランスＴＲに供給する。  
【００５９】
２次側回路ＩＣβは、比較部３、波高値検出部４、ドライバ５、内部回路用電源１５、ダイオードＤ２およびＤ３を備える。比較部３および波高値検出部４により、制御部６が構成される。比較部３は比較器ＣＯＭＰを備える。パルストランスＴＲの出力電圧が、抵抗素子Ｒ１およびＲ２によって分圧され、比較器ＣＯＭＰの反転入力端子に入力される。また、しきい値電位を定める基準電位ｅ１が、非反転入力端子に入力される。
【００６０】
波高値検出部４は、第２フリップフロップＦＦ２、遅延部ＤＬＹを備える。第２フリップフロップＦＦ２は、Ｄフリップフロップであり、入力端子には比較器ＣＯＭＰの出力が入力され、クロック端子ＣＫには遅延部ＤＬＹの出力信号が入力される。
【００６１】
ドライバ５はトランジスタＱ３およびＱ４を備える。トランジスタＱ３とＱ４とのゲートは共通接続され、出力信号ＦＯ２が入力される。またトランジスタＱ３とＱ４とのドレイン端子は共通に接続され、出力端子ＶＯ２に接続される。トランジスタＱ３のソース端子はダイオードＤ３を介してパルストランスＴＲに接続され、トランジスタＱ４のソース端子は接地される。ドライバ５の出力は、出力端子ＶＯ２を介して、上アーム素子ＵＡのゲートに入力される。パルストランスＴＲの２次側トランスの出力である２次側トランス出力信号ＶＴ２は、ダイオードＤ２を介して、内部回路用電源１５およびキャパシタＣ２に入力される。また２次側トランス出力信号ＶＴ２は、ダイオードＤ３を介してキャパシタＣ３に入力されると共に、ドライバ５に入力される。
【００６２】
１次側回路ＩＣαのタイミングチャート（図２）、２次側回路ＩＣβのタイミングチャート（図３）を用いて、第１実施形態の電気絶縁型駆動回路１０における動作を説明する。パルストランスＴＲの１次側トランスには、電源電圧出力部２によって、制御指令信号ＣＳに応じた電圧が印加される。トランジスタＱ２は、発振器ＯＳＣのクロック信号ＣＬＫにより、所定周波数でスイッチングされる。よってパルストランスＴＲは、クロック信号ＣＬＫに応じてパルス動作を行う。当該パルス動作により、１次側回路ＩＣαから２次側回路ＩＣβに対して電力供給が行われる。よって１次側回路ＩＣαは、２次側回路ＩＣβに対して電源となる。
【００６３】
ＣＰＵ１１から出力される制御指令信号ＣＳがローレベル時は、ハーフブリッジ部２０の上アーム素子ＵＡを導通状態にし、下アーム素子ＤＡを非導通状態にすることを指令している。一方、制御指令信号ＣＳがハイレベル時は、上アーム素子ＵＡを非導通状態にし、下アーム素子ＤＡを導通状態にすることを指令している。期間Ｐ１（図２）においては、ＣＰＵ１１から出力される制御指令信号ＣＳがローレベルであり、上アーム素子ＵＡを導通状態にする旨が指令されている。このとき、インバータＩＮＶ１でハイレベルに反転された制御指令信号／ＣＳが、トランジスタＱ１に入力され、トランジスタＱ１は導通状態とされている。すると電源電圧出力部２からは、入力電圧Ｖｉｎが出力される。このときダイオードＤ１により電流の逆流が防止される。そして２次側トランス出力信号ＶＴ２の波高値は、入力電圧Ｖｉｎに応じた波高値である波高値ＷＨ１とされている（矢印Ｙ０）。
【００６４】
時間Ｔ１において、制御指令信号ＣＳがローレベルからハイレベルとされることで、上アーム素子ＵＡを非導通状態にする旨が指令される場合を説明する。このとき制御指令信号／ＣＳは、インバータＩＮＶ１によってローレベルへ遷移する。制御指令信号／ＣＳは、デッドタイム設定部ＤＴに入力される。デッドタイム設定部ＤＴからは、制御指令信号／ＣＳにデッドタイム時間ＴＴが付与されない信号である制御指令信号／ＣＳＤが出力される。そしてローレベルの制御指令信号／ＣＳＤが、電源電圧出力部２に入力される。
【００６５】
電源電圧出力部２では、レギュレータＲＥＧにより入力電圧Ｖｉｎが降圧電圧Ｖ１へ降圧され、降圧電圧Ｖ１がキャパシタＣ１に保持されている。そして時間Ｔ１において、ローレベルの制御指令信号／ＣＳＤがトランジスタＱ１に入力されると、トランジスタＱ１が非導通状態とされる。よって電源電圧出力部２の出力電圧は、入力電圧Ｖｉｎから、キャパシタＣ１に保持されている降圧電圧Ｖ１へ低下する。
【００６６】
これにより電源電圧出力部２は、スイッチ素子（トランジスタＱ１）を１つ備える構成によって、電源電圧出力部２の出力を、入力電圧Ｖｉｎと降圧電圧Ｖ１との２段階に切り替えることが可能となる。よって、電源電圧出力部２の機構を簡略化することが可能となる。またトランジスタＱ１が導通状態とされ、電源電圧出力部２が入力電圧Ｖｉｎを出力している期間においては、レギュレータＲＥＧを停止状態にする必要がない。よって、トランジスタＱ１を導通状態から非導通状態にした場合に、電源電圧出力部２の出力電圧を早期に入力電圧Ｖｉｎから降圧電圧Ｖ１に遷移させることが可能となる。
【００６７】
電源電圧出力部２の出力電圧の低下に応じて、１次側トランス入力信号ＶＴ１の波高値が低下する。そして１次側トランス入力信号ＶＴ１の波高値の低下に応じて、２次側トランス出力信号ＶＴ２の波高値は、入力電圧Ｖｉｎに対応する波高値ＷＨ１から、降圧電圧Ｖ１に対応する波高値ＷＨ２へ低下する（矢印Ｙ１）。
【００６８】
２次側回路ＩＣβ側の動作を説明する。２次側トランス出力信号ＶＴ２の電圧値は、抵抗素子Ｒ１およびＲ２で分圧される。そして分圧された分圧電圧ＤＶが、比較器ＣＯＭＰに入力される。時間Ｔ１において、２次側トランス出力信号ＶＴ２の波高値が、波高値ＷＨ１からＷＨ２に低下することに応じて、分圧電圧ＤＶの波高値も波高値ＷＨ１ＤからＷＨ２Ｄへ低下する（図３、領域Ａ１０）。波高値ＷＨ２Ｄの値は基準電位ｅ１以下であるため、比較器ＣＯＭＰから出力される比較信号ＣＶは”０”に量子化される（矢印Ｙ９）。
【００６９】
また２次側トランス出力信号ＶＴ２は、遅延部ＤＬＹに入力される。遅延部ＤＬＹでは、２次側トランス出力信号ＶＴ２に遅延時間ＬＴが付与される。遅延部ＤＬＹから出力される遅延クロック信号ＤＣは、第２フリップフロップＦＦ２のクロック端子ＣＫに入力される。遅延時間ＬＴの長さは、図３に示すように、遅延クロック信号ＤＣの立ち上がりエッジが、比較信号ＣＶのパルス波高値をみることができるタイミングとなるように設定される。よって比較信号ＣＶがゼロとなると（矢印Ｙ９）、遅延クロック信号ＤＣの立ち上がりエッジに応じて、第２フリップフロップＦＦ２はローレベルの比較信号ＣＶを取り込んだ上で、ローレベルの出力信号ＦＯ２を出力する（矢印Ｙ１０）。すなわち第２フリップフロップＦＦ２は、比較信号ＣＶの波高値を検出することで、搬送波である２次側トランス出力信号ＶＴ２に含まれる制御指令信号ＣＳの情報を抽出するデコード動作を行う。よって、２次側トランス出力信号ＶＴ２の周波数に影響されることなく、出力信号ＦＯ２を抽出することが可能となる。
【００７０】
ローレベルの出力信号ＦＯ２は、ドライバ５に入力される。そしてトランジスタＱ３は非導通とされ、トランジスタＱ４は導通状態とされる。よってドライバ５の出力電圧ＶＯ２はローレベルとなり、上アーム素子ＵＡは非導通とされる。
【００７１】
次に、下アーム素子ＤＡのスイッチング動作について説明する。時間Ｔ１（図２）において、制御指令信号ＣＳがローレベルからハイレベルとされることで、下アーム素子ＤＡを導通状態にする旨が指令される。制御指令信号ＣＳは、デッドタイム設定部ＤＴに入力される。デッドタイム設定部ＤＴは、入力される制御指令信号ＣＳにデッドタイム時間ＴＴを付与し、付与後の信号を制御指令信号ＣＳＤとして出力する。よって時間Ｔ２において、ハイレベルへ遷移した制御指令信号ＣＳＤが、第１フリップフロップＦＦ１に入力され、第１フリップフロップＦＦ１の出力信号ＦＯ１は、ハイレベルへ遷移する（矢印Ｙ２）。ハイレベルの出力信号ＦＯ１は、ドライバ回路ＤＲＶを介して、下アーム素子ＤＡのゲートに入力され、下アーム素子ＤＡは導通状態とされる。
【００７２】
次に時間Ｔ３（図２）において、制御指令信号ＣＳがハイレベルからローレベルとされることで、上アーム素子ＵＡを導通状態、下アーム素子ＤＡを非導通状態にする旨が指令される。また制御指令信号／ＣＳは、ハイレベルへ遷移する。そして、ローレベルへ遷移した制御指令信号ＣＳＤが、第１フリップフロップＦＦ１に入力される。すると第１フリップフロップＦＦ１の出力信号ＦＯ１は、ローレベルへ遷移する（矢印Ｙ３）。ローレベルの出力信号ＦＯ１は、ドライバ回路ＤＲＶを介して、下アーム素子ＤＡのゲートに入力され、下アーム素子ＤＡは非導通状態とされる。
【００７３】
また、ローレベルの制御指令信号ＣＳは、インバータＩＮＶ１でハイレベルの制御指令信号／ＣＳに反転された上で、デッドタイム設定部ＤＴに入力される。そして下アーム素子ＤＡが非導通状態とされてから（時間Ｔ３）、デッドタイム時間ＴＴ経過後において（時間Ｔ４）、デッドタイム設定部ＤＴからは、ハイレベルに遷移した制御指令信号／ＣＳＤが出力される。ハイレベルの制御指令信号／ＣＳＤにより、トランジスタＱ１は導通状態とされる。すると電源電圧出力部２の出力電圧は、降圧電圧Ｖ１から入力電圧Ｖｉｎへ上昇し、１次側トランス入力信号ＶＴ１の波高値も上昇する。よって、２次側トランス出力信号ＶＴ２の波高値は、降圧電圧Ｖ１に対応した波高値ＷＨ２から、入力電圧Ｖｉｎに対応した波高値ＷＨ１へ上昇する（矢印Ｙ４）。
【００７４】
時間Ｔ４において、２次側トランス出力信号ＶＴ２の波高値が、波高値ＷＨ２からＷＨ１に上昇することに応じて、分圧電圧ＤＶの波高値も波高値ＷＨ２ＤからＷＨ１Ｄへ上昇する（図３、領域Ａ１１）。波高値ＷＨ１Ｄの値は基準電位ｅ１以上であるため、比較器ＣＯＭＰから出力される比較信号ＣＶは”１”に量子化される（矢印Ｙ１１）。そして比較信号ＣＶが”１”となると、遅延クロック信号ＤＣの立ち上がりエッジに応じて、第２フリップフロップＦＦ２はハイレベルの比較信号ＣＶを取り込んだ上で、ハイレベルの出力信号ＦＯ２を出力する（矢印Ｙ１２）。ハイレベルの出力信号ＦＯ２がドライバ５に入力されると、トランジスタＱ３は導通状態とされ、トランジスタＱ４は非導通状態とされる。よってドライバ５の出力電圧ＶＯ２はハイレベルとなり、上アーム素子ＵＡは導通状態とされる。
【００７５】
以上詳細に説明したとおり、第１実施形態に係る電気絶縁型駆動回路１０は、制御指令信号ＣＳに応じて電源電圧出力部２の出力電圧値を変更することで、パルストランスの入出力信号の波高値を変更することができる。よってパルストランスＴＲを介して、１次側から２次側への電力供給と共に、情報伝達を行うことが可能となる。ここで、通常のパルストランスを用いた電気絶縁型駆動回路は、パルス長を用いて情報伝達を行う場合には、磁気飽和が発生するため、所定周期以上の状態情報を伝達することが困難である。しかし本実施形態では、パルスの波高値を用いて情報伝達を行っているため、パルス動作の周波数に関わらず、パルス周期を超えるような長い状態信号であっても、情報伝達を行うことができる。
【００７６】
すなわち、上アーム素子ＵＡのオン・オフの状態信号を、パルストランスＴＲを介して、パルスの波高値によって、１次側回路ＩＣαから２次側回路ＩＣβへ伝達できる。よってパルストランスＴＲのパルス動作周期に関わらず、制御指令信号ＣＳで指令されたオン指令の時間に対して、１００％のオンデューティが可能とされる。よって、パルストランス方式の電気絶縁型駆動回路において、オンデューティの限界を無くすことが可能となる。特に、モータを方形波駆動させる場合など、スイッチング時間の周期がパルス周期を超えて長くなるような制御を行う際に、本発明に係る電気絶縁型駆動回路は有効である。
【００７７】
また、比較信号ＣＶの波高値には、制御指令信号ＣＳの情報が含まれている。また波高値検出部４では、比較信号ＣＶの波高値（振幅）を検出することが可能である。よって、波高値検出部４により、波高値に含まれている制御指令信号ＣＳの情報を抽出するデコード動作を行うことができる。これにより、パルストランスＴＲのパルス動作の周期に関わらず、制御指令信号ＣＳを２次側に伝達することができる。
【００７８】
また２次側回路ＩＣβは、パルストランスＴＲにより伝達される電力を保持する電力保持部（キャパシタＣ２およびＣ３、内部回路用電源１５）を備える。そして内部回路用電源１５は、２次側回路ＩＣβの動作電源となる。またキャパシタＣ３は、ドライバ５の電源となる。これにより、２次側回路ＩＣβに対して、１次側回路ＩＣαが電源の役割を行うため、別途新たな電源を２次側回路ＩＣβに備える必要がない。よって電源数を削減することが可能となり、コスト削減を図ることができる。
【００７９】
また、デッドタイム設定部ＤＴによりデッドタイム時間ＴＴが設定される。そして下アーム素子ＤＡと上アーム素子ＵＡとのスイッチング制御においては、必ず一方の素子が非導通とされてから、デッドタイム時間ＴＴ経過後において、他方の素子が導通状態とされる。よってデッドタイム時間ＴＴの存在により、上アーム素子ＵＡと下アーム素子ＤＡとが同時に導通することが防止される。これにより、ハーフブリッジ部２０にショートが発生し、スイッチング素子が破壊する事態を防止することが可能となる。
【００８０】
第２実施形態を図４を用いて説明する。図４は、第２実施形態に係る電気絶縁型駆動回路１０ａの回路図である。電気絶縁型駆動回路１０ａは、２次側回路ＩＣβ側で上アーム部における異常発生を検出し、２次側回路ＩＣβから１次側回路ＩＣα側へ異常発生情報を伝達するための機構を備えた回路である。
【００８１】
電気絶縁型駆動回路１０ａは、第１実施形態に係る電気絶縁型駆動回路１０に加えて、温度センサ４０、保護回路４１、抵抗ＲＧ、インピーダンス検出部４２、センス抵抗ＲＳを備える。抵抗ＲＧは、上アーム素子ＵＡのゲート端子とエミッタ端子との間に接続される。温度センサ４０は、ハーフブリッジ部２０の上アーム素子ＵＡなどの異常発生を検知するためのセンサである。なお異常検出用のセンサは、温度センサに限られず、電流センサ、電圧センサ等の各種センサを用いることが可能であることは言うまでもない。温度センサ４０は、保護回路４１に接続される。保護回路４１の出力端子は、第２フリップフロップＦＦ２のリセット端子ＲＳＴに接続される。そして保護回路４１から出力される異常報知信号ＡＢＳは、第２フリップフロップＦＦ２に入力される。センス抵抗ＲＳはトランジスタＱ２に接続され、センス抵抗ＲＳの両端にインピーダンス検出部４２が接続される。インピーダンス検出部４２から出力される検出信号ＤＥＴは、ＣＰＵ１１に入力される。その他の構成は第１実施形態に係る電気絶縁型駆動回路１０と同様であるため、ここでは説明を省略する。
【００８２】
電気絶縁型駆動回路１０ａの動作中に、上アーム素子ＵＡで異常が発生し、温度センサ４０でその異常が検知された場合を説明する。温度センサ４０での異常検知に応じて、保護回路４１から第２フリップフロップＦＦ２に対して、異常報知信号ＡＢＳが出力される。異常報知信号ＡＢＳが入力されると、第２フリップフロップＦＦ２はリセット状態とされ、出力信号ＦＯ２がローレベルで固定される。よって上アーム素子ＵＡは、温度センサ４０で異常が検出されている期間中においては、非導通状態に維持される。これにより、ハーフブリッジ部２０の過電流・過熱状態の発生を防止でき、上アーム素子ＵＡ等の破壊を防止することが可能となる。
【００８３】
そして上アーム素子ＵＡが非導通状態で維持されることに伴い、例えば抵抗ＲＧを電流が流れなくなることで、２次側回路ＩＣβのインピーダンスが高くなるため、１次側回路ＩＣαのセンス抵抗ＲＳを流れる電流Ｉ１が減少し、減少量がインピーダンス検出部４２で検出される。そして電流Ｉ１の減少量が所定量に達すると、インピーダンス検出部４２は、２次側回路ＩＣβで異常が検出されてハーフブリッジ部２０のスイッチング動作が停止されたと判断を行う。そしてインピーダンス検出部４２は、検出信号ＤＥＴをＣＰＵ１１に出力し、その旨をＣＰＵ１１に報知する。  
【００８４】
以上詳細に説明したとおり、第２実施形態に係る電気絶縁型駆動回路１０ａは、２次側回路ＩＣβで検知した情報を、２次側のインピーダンスを変化させることによって、パルストランスＴＲを介して、１次側回路ＩＣαに報知することが可能となる。また、ハーフブリッジ部の異常検知に応じて、スイッチング素子の保護のためにハーフブリッジ部の動作を停止することに応じて、２次側のインピーダンスを変化させることができる。すなわち、パルストランスＴＲを流れる電流値を用いて、２次側から１次側へ情報を伝達することが可能となる。よって、フォトカプラ等の、２次側から１次側へ絶縁を維持したまま情報伝達するための機構を別途新たに備える必要がない。よって電気絶縁型駆動回路１０ａの機構を簡略化・小型化・低コスト化を図ることが可能となる。またフォトカプラ等の信頼性の低い素子を用いる必要がなく、信頼性を向上させることが可能となる。
【００８５】
なお、第２の実施形態では抵抗ＲＧを追加して、上アーム素子ＵＡが停止したときのインピーダンス変化が大きくなるように構成した。しかし、例えば抵抗ＲＧが無くても、上アーム素子ＵＡが停止したとき上アーム素子ＵＡの電気容量分のインピーダンス変化や、２次側回路ＩＣβのその他の部分によるインピーダンス変化が検出できればよい。また、例えば上アーム素子ＵＡがバイポーラトランジスタの場合、抵抗ＲＧが無くてもインピーダンス変化が大きく、インピーダンス変化の検出は容易である。つまり、上アーム素子ＵＡが停止したときに意図的に大きいインピーダンス変化を引き起こす構成を追加しても良いし、追加しなくても良い。
【００８６】
第３実施形態を、図５を用いて説明する。図５は、第３実施形態に係る電気絶縁型駆動回路１０ｂの回路図である。電気絶縁型駆動回路１０ｂは、上アーム部における複数の異常発生を検出して、ＣＰＵ１１に複数の異常発生の情報を伝達するための機構を備えた回路である。
【００８７】
電気絶縁型駆動回路１０ｂは、第２実施形態に係る電気絶縁型駆動回路１０ａに対して抵抗ＲＧを削除し、保護回路４１に替えて、保護回路４１ａ、トランジスタＱ１０およびＱ１１、抵抗素子Ｒ１０およびＲ１１を備える。抵抗素子Ｒ１０およびＲ１１によって電流消費のための経路が構成される。抵抗素子Ｒ１０の一方はパルストランスＴＲに、他方はトランジスタＱ１０に接続される。また抵抗素子Ｒ１１の一方はパルストランスＴＲに、他方はトランジスタＱ１１に接続される。その他の構成は第２実施形態に係る電気絶縁型駆動回路１０ａと同様であるため、ここでは説明を省略する。
【００８８】
電気絶縁型駆動回路１０ｂの動作中に、温度センサ４０で異常が検知された場合を説明する。温度センサ４０で検出された温度が第１レベル（要警告レベル）である場合には、保護回路４１ａからトランジスタＱ１０に対して、異常報知信号ＡＢＳ１が出力され、トランジスタＱ１０が導通状態とされる。すると抵抗素子Ｒ１０で消費される電流量に応じて、２次側回路ＩＣβのインピーダンスが低くなるため、１次側のセンス抵抗ＲＳで検出される電流Ｉ１が、異常報知信号ＡＢＳ１に応じて増加する。電流Ｉ１の増加は、インピーダンス検出部４２で検出される。そしてインピーダンス検出部４２からＣＰＵ１１へは、異常報知信号ＡＢＳ１に応じた検出信号ＤＥＴ１が出力される。これによりＣＰＵ１１は、保護回路４１ａが警告を発していることを検知し、外部にその旨を報知するなどの処置を行う。
【００８９】
温度センサ４０で検出された温度が第２レベル（要動作停止レベル）である場合には、保護回路４１ａからトランジスタＱ１０に対して、異常報知信号ＡＢＳ１およびＡＢＳ２が出力され、トランジスタＱ１０およびＱ１１が導通状態とされる。すると抵抗素子Ｒ１０のみが導通している場合に比して、消費される電流量が増加するため、２次側回路ＩＣβのインピーダンスがさらに低くなる。よって１次側のセンス抵抗ＲＳで検出される電流Ｉ１がさらに増加する。そしてインピーダンス検出部４２からＣＰＵ１１へは、異常報知信号ＡＢＳ２に応じた検出信号ＤＥＴ２が出力される。これによりＣＰＵ１１は、保護回路４１ａが停止信号を発していることを検知し、上アーム素子ＵＡを非導通に維持する旨の制御指令信号ＣＳを出力する。
【００９０】
以上詳細に説明したとおり、第３実施形態に係る電気絶縁型駆動回路１０ｂは、２次側回路ＩＣβで検知した複数の情報を、２次側のインピーダンスを多段階で変化させることによって、パルストランスＴＲを介して、１次側回路ＩＣαに報知することが可能となる。すなわち、パルストランスＴＲを流れる電流値を複数段階に変更して、２次側から１次側へ複数レベルの情報を伝達することが可能となる。
【００９１】
なお、インピーダンス検出部４２において、電流量の変化量と、ＣＰＵ１１に報知される異常報知信号ＡＢＳの内容との相関は、電気絶縁型駆動回路１０ａの設計仕様に応じて定めることができる。
【００９２】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本発明に係る電気絶縁型駆動回路を用いて多相モータのブリッジ回路を駆動する場合には、１次側回路ＩＣαと２次側回路ＩＣβとのセットを相数に応じて複数備え、それぞれの１次側回路ＩＣαに備えられる発振器ＯＳＣにより発生するパルス（搬送波）を用いるとしてもよい。しかし、１次側回路ＩＣαを共通にし、一つの発振器ＯＳＣから発生される搬送波を、複数の２次側回路ＩＣβで共用する形態がより好ましい。以下説明する。
【００９３】
３相モータのブリッジ回路を駆動する例を、図６に示す。第１上アームドライバ５１、第２上アームドライバ５２、第３上アームドライバ５３は、２次側回路ＩＣβに相当し、それぞれＷ、Ｕ、Ｖ相用のハーフブリッジ５４乃至５６に接続される。マスタドライバ５０は、１次側回路ＩＣαに相当し、３つの上アームドライバ５１乃至５３に対して共通に備えられる。各相のハーフブリッジ５４乃至５６を制御するため信号であって、互いに１２０°の位相ずれを有する信号である、制御指令信号ＣＳ１乃至ＣＳ３が、マスタドライバ５０に入力される。マスタドライバ５０には不図示の発振器ＯＳＣが１つ備えられ、当該発振器ＯＳＣから出力されるクロック信号に基づいて、パルストランスＴＲ１乃至ＴＲ３はパルス動作を行う。
【００９４】
これにより、マスタドライバ５０内で発生させた唯一のクロック信号を用い、３相の上アームドライバ、３つの下アームドライバの駆動を管理することが可能となる。すると、１次側回路ＩＣαと２次側回路ＩＣβとのセットを３セット備えて動作させる場合に比して、周波数ずれや位相ずれが発生する確率を低くすることが可能となる。よって、ショート発生等によりハーフブリッジ回路が故障する事態を防止することができる。またデッドタイム時間のマージンを小さくでき、デッドタイム時間自体を短縮できる。よってデッドタイムに起因するモータの騒音及び脈動を低減させることや、オンデューティの向上などを実現することができる。なおマスタドライバ５０は、３相モータに限られず、２相、６相、９相などの多相モータに適用できることは言うまでもない。
【００９５】
また本実施形態では、トランスを介して情報伝達される情報は、ハーフブリッジのオン・オフの２値情報であるとしたが、これに限られない。情報の数に応じて、波高値を変化させることにより、多値の情報が伝達可能であることはいうまでもない。例えば図１において、３相モータを駆動させる場合を説明する。ＣＰＵ１１からは、位相が１２０°ずれた３相用の制御指令信号ＣＳ１乃至ＣＳ３が入力されるとする。１次側回路ＩＣαには、電源電圧出力部２が３つ備えられるとする。電源電圧出力部２の各々からは、制御指令信号ＣＳ１乃至ＣＳ３に応じて、降圧電圧Ｖ１乃至Ｖ３が出力される。
【００９６】
またＵ、Ｖ、Ｗ相用として、ハーフブリッジ部２０が３つ備えられる。２次側回路ＩＣβには、ハーフブリッジ部２０に対応して、比較部３、波高値検出部４、ドライバ５がそれぞれ３つずつ備えられる。ドライバ５の出力端子の各々は、Ｕ、Ｖ、Ｗ相用のハーフブリッジの上アーム素子ＵＡに接続される。また２次側回路ＩＣβに３つ備えられる比較部３の参照電圧には、降圧電圧Ｖ１乃至Ｖ３に応じて、基準電位ｅ１乃至ｅ３が印加される。よって比較部３は、それぞれ、降圧電圧Ｖ１乃至Ｖ３に応じた波高値を検出する動作を行う。
【００９７】
動作を説明する。３つの電源電圧出力部２から出力され、１次側回路ＩＣαの１次側トランスに入力される電圧は、入力電圧Ｖｉｎ、降圧電圧Ｖ１乃至Ｖ３の４種類の電圧値とされる。よってパルストランスＴＲで発生するパルスの波高値は、入力電圧に応じた４種類の波高値とされる。すなわち、４種類の情報を搬送波に含ませることが可能となる。そして３つの比較部３では、それぞれ、降圧電圧Ｖ１乃至Ｖ３に応じた波高値を検出する動作が行われる。よって２次側回路ＩＣβにより、２次側トランス出力信号ＶＴ２の４種類の波高値を区別でき、当該２次側トランス出力信号ＶＴ２に含まれる４種類の制御指令信号の情報を抽出するデコード動作を行うことができる。これにより、１２０°の位相ずれを有するＵ、Ｖ、Ｗ相用の制御指令信号ＣＳ１乃至ＣＳ３を、一つのトランスで２次側回路ＩＣβに伝達することが可能となる。これにより、トランス数を減らせるため、電気絶縁型駆動回路の重量軽減、小型化、低価格化を図ることが可能となる。
【００９８】
また第２実施形態および第３実施形態では、２次側回路ＩＣβのインピーダンスの変化を１次側回路ＩＣαで検知する機構として、センス抵抗ＲＳおよびインピーダンス検出部４２を用いるとしたが、これに限られない。パルストランスＴＲに備えられる補助インダクタによって、電流を監視する形態としてもよい。また、１次側回路ＩＣαで監視する物理量は電流値に限られず、電圧値等であってもよいことは言うまでもない。またカレントトランスによる電流検出や、ホール素子による電圧検出を用いることも可能である。
【００９９】
また、パルストランスのパルスが途絶えると、上アーム素子ＵＡを停止するようにしても良い。図７に示す電気絶縁型駆動回路１０ｃは、図４の構成にパルス監視部６１を追加した構成となっている。パルス監視部６１はパルストランスＴＲで発生するパルスを監視し、パルスが途絶えると保護回路４１へ信号を出力する。保護回路４１は異常報知信号ＡＢＳを第２フリップフロップＦＦ２のリセット端子ＲＳＴに出力する。従って、上アーム素子ＵＡを非導通状態に維持することが出来る。この構成により、１次側回路ＩＣαの異常などによりパルスが途絶えた場合に、上アーム素子ＵＡが導通状態を持続してしまうことを防ぐことができる。
【０１００】
本実施例では、遅延部ＤＬＹは単に２次側トランス出力信号ＶＴ２に遅延時間ＬＴを付与するだけであり、遅延クロック信号ＤＣ（図３）は波形など何も変わっていない。しかし、本発明はこの構成に限らず、波形などが変わっていてもよい。遅延クロック信号ＤＣは２次側トランス出力信号ＶＴ２に対して同一の周波数で、２次側トランス出力信号ＶＴ２に対して遅延時間ＬＴだけ付与されていれば、第２フリップフロップＦＦ２のクロック信号として成立し、２次側トランス出力信号ＶＴ２に含まれる制御指令信号ＣＳの情報を抽出できる。
【０１０１】
尚、クロック信号ＣＬＫは所定周波数信号の一例、ダイオードＤ１は第１整流素子の一例、ダイオードＤ２およびＤ３は第２整流素子の一例、保護回路４１はインピーダンス変更部の一例、センス抵抗ＲＳおよびインピーダンス検出部４２はインピーダンス検出部の一例、トランジスタＱ１０およびＱ１１はエラー検出トランジスタの一例、抵抗素子Ｒ１０およびＲ１１は電流消費経路のそれぞれ一例である。
【図面の簡単な説明】
【０１０２】
【図１】第１実施形態に係る電気絶縁型駆動回路１０の回路図である。
【図２】１次側回路ＩＣαのタイミングチャートである。
【図３】２次側回路ＩＣβのタイミングチャートである。
【図４】第２実施形態に係る電気絶縁型駆動回路１０ａの回路図である。
【図５】第３実施形態に係る電気絶縁型駆動回路１０ｂの回路図である。
【図６】マスタドライバ５０を用いた電気絶縁型駆動回路の回路図である。
【図７】第３実施形態に係る電気絶縁型駆動回路１０ｂの回路図である。
【図８】従来のパルストランス型スイッチング素子駆動回路２００の基本回路図である。
【符号の説明】
【０１０３】
２  電源電圧出力部
３  比較部
４  波高値検出部
５  ドライバ
６  制御部
１０、１０ａ、１０ｂ  電気絶縁型駆動回路
１１  ＣＰＵ
１５  内部回路用電源
２０  ハーフブリッジ部
４２  インピーダンス検出部
６１  パルス監視部
ＩＣα  １次側回路
ＩＣβ  ２次側回路
ＣＳ  制御指令信号
ＤＬＹ  遅延部
ＤＲＶ  ドライバ回路
ＤＴ  デッドタイム設定部
ＦＦ１  第１フリップフロップ
ＦＦ２  第２フリップフロップ
ＲＥＧ  レギュレータ
ＴＲ  パルストランス
ＴＴ  デッドタイム時間
ＵＡ  上アーム素子
ＷＨ１、ＷＨ２、ＷＨ１Ｄ、ＷＨ２Ｄ  波高値
【図１】
2006280100.tif 000003
【図２】
2006280100.tif 000004
【図３】
2006280100.tif 000005
【図４】
2006280100.tif 000006
【図５】
2006280100.tif 000007
【図６】
2006280100.tif 000008
【図７】
2006280100.tif 000009
【図８】
2006280100.tif 000010