(57)【要約】【課題】テスティング基板はもとより、検査後の後処理等も不要としながら、より簡易且つ的確に半導体ウエハ上の集積回路を検査することのできる半導体集積回路の検査方法およびその方法の実施に使用される半導体集積回路を提供する。【解決手段】半導体ウエハ１１上に形成されている複数の集積回路１２を検査するに先立って、同半導体ウエハ１１上の上記複数の集積回路１２が形成される領域を除く領域に、給電パッド１３と、この給電パッド１３および上記複数の集積回路１２の各給電部を電気的に接続する給電配線１４とを予め形成、敷設しておく。そして、給電パッド１３に所定の電圧を印加することにより、上記給電配線１４を通じて上記半導体ウエハ１１上の各集積回路１２に対する通電試験を行う。【選択図】        図１
2006024646.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハ上に形成されている複数の集積回路に対して通電試験を行うことでそれら複数の集積回路の良否判定を行う半導体集積回路の検査方法であって、
前記半導体ウエハ上の前記複数の集積回路が形成される領域を除く領域に、前記複数の集積回路の各給電部と電気的に接続される給電配線と、この給電配線の電源端子および接地端子である給電端子とを予め敷設、形成しておき、前記電源端子および接地端子の間に所定の電圧を印加することにより、前記給電配線を通じて前記複数の集積回路に対する通電試験を行う
ことを特徴とする半導体集積回路の検査方法。
【請求項２】
前記給電配線の敷設、および前記給電端子の形成を、前記半導体ウエハ上の各集積回路内の配線パターンの形成と同一の工程にて行う
請求項１に記載の半導体集積回路の検査方法。
【請求項３】
前記給電端子を、前記半導体ウエハ上の縁端に形成し、前記給電配線を、ダイシング工程において前記半導体ウエハが前記集積回路単位に切断される際の切断線に沿うかたちで敷設した
請求項１または請求項２に記載の半導体集積回路の検査方法。
【請求項４】
前記各集積回路は、その給電部に印加される電圧を当該集積回路の動作電圧と該動作電圧よりも高い試験電圧との２種の電圧に定電圧化する定電圧化モードを有する定電圧手段と、前記給電部に印加された電圧が前記動作電圧とすべき電圧であるか前記試験電圧とすべき電圧であるかを判断して前記定電圧手段による定電圧化モードを切り換え制御する制御回路とを備えるものであり、前記給電端子に前記試験電圧とすべき電圧を印加したときの前記制御回路による定電圧化モード切り換え制御を通じて前記各集積回路に対する前記通電試験を実行する
請求項１〜３のいずれか一項に記載の半導体集積回路の検査方法。
【請求項５】
前記試験電圧とすべき電圧は、所定に変調されて前記各集積回路の給電部に印加され、前記制御回路は、この変調された電圧を復調して、前記定電圧手段に前記印加された電圧を前記試験電圧として定電圧化するよう、その定電圧化モードを切り換え制御する
請求項４に記載の半導体集積回路の検査方法。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体集積回路の検査方法において、
前記各集積回路には、前記通電試験の結果に応じて当該集積回路の良否を自己判定する判定回路をさらに設けておく
ことを特徴とする半導体集積回路の検査方法。
【請求項７】
前記判定回路による自己判定の結果を、前記各集積回路の備える記憶手段に記憶する
請求項６に記載の半導体集積回路の検査方法。
【請求項８】
請求項６または請求項７に記載の半導体集積回路の検査方法において、
前記各集積回路には、前記判定回路にて不良と判定されたときに前記給電部からの電力の供給を遮断するスイッチング素子をさらに設けておく
ことを特徴とする半導体集積回路の検査方法。
【請求項９】
前記各集積回路が、ＣＭＯＳプロセスを経て形成されたセンサの処理回路からなり、該センサの処理回路に対して前記通電試験を実行する
請求項１〜８のいずれか一項に記載の半導体集積回路の検査方法。
【請求項１０】
給電端子に印加される電圧を当該集積回路の動作電圧と該動作電圧よりも高い試験電圧との２種の電圧に定電圧化する定電圧化モードを有する定電圧手段と、前記給電端子に印加される電圧が前記動作電圧とすべき電圧であるか前記試験電圧とすべき電圧であるかを判断して前記定電圧手段による定電圧化モードを切り換え制御する制御回路とを備える半導体集積回路。
【請求項１１】
請求項１０に記載の半導体集積回路において、
前記試験電圧に基づく回路の動作結果を判定する判定回路をさらに備える
ことを特徴とする半導体集積回路。
【請求項１２】
請求項１１に記載の半導体集積回路において、
前記給電端子から前記定電圧手段への電力供給ライン上に、通電のオン／オフを切り換えるスイッチング素子をさらに備える
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハ上に形成されている複数の半導体集積回路に対して通電試験を行ってそれら複数の半導体集積回路の良否判定を行う半導体集積回路の検査方法、およびその検査方法の実施に使用される半導体集積回路に関する。
【背景技術】
【０００２】
周知のように、半導体装置の製造工程では、フォトリソグラフィ工程やエッチング工程などを通じて半導体ウエハ上に複数の集積回路が形成される。半導体ウエハ上にこうして複数の集積回路が形成されると、同半導体ウエハは、その後に行われるダイシング工程にて上記集積回路単位に切断される。そして、これら各半導体集積回路はさらに、ワイヤボンディング工程や樹脂封止工程などを通じて各別にパッケージングされ、最終的には完成品（半導体装置）として出荷される。
【０００３】
ところで、このような半導体装置の製造工程では通常、出荷製品の品質を維持すべく、各半導体集積回路ごとに初期不良が生じているか否かを検査するための通電試験（バーンイン試験）が行われる。このバーンイン試験は、上記複数の集積回路が半導体ウエハ上に形成されている状態で行われ、具体的には、高温度雰囲気にてこれら集積回路に対して短時間だけ高電圧を印加するいわゆる加速試験として行われる。そして、このバーンイン試験が終了した後は、上記各半導体集積回路ごとにその良否が判定され、例えば不良と判定された半導体集積回路についてはこれを、その後に行われるダイシング工程にて正常な半導体集積回路と分離して廃棄するようにすることで、上記出荷製品の品質を維持するようにしている。
【０００４】
ここで従来、このような試験、判定を行う半導体集積回路の検査方法としては、例えば特許文献１に見られるような方法が提案されている。
この特許文献１に記載の方法では、半導体ウエハに対し、同ウエハ上に設けられている複数の集積回路に高電圧を印加するためのテスティング基板を別途用意する。そして、このテスティング基板と半導体ウエハとを対向させて電気的に接続し、この状態でテスティング基板を通じて上記各集積回路に対して上記電圧を印加するようにしている。しかしながら、この特許文献１に記載されている半導体集積回路の検査方法では、半導体ウエハに対して上記テスティング基板を別途用意する必要があり、検査コストの増大が避けられない。
【０００５】
また従来は、例えば特許文献２に見られる方法のように、このようなテスティング基板を用いることなく検査を行う方法も提案されている。
すなわちこの方法では、検査対象となる複数の集積回路が半導体ウエハ上に形成された時点で、同ウエハ上の一面に保護膜をさらに積層する。そして、この保護膜の表面上に給電端子および給電配線を形成するとともに、同保護膜の一部に上記給電配線と上記複数の集積回路の各給電部とを電気的に接続するためのコンタクトホールを形成する。そして、これら給電端子、給電配線およびコンタクトホールを通じて上記複数の集積回路に対して高電圧をそれぞれ印加するようにしている。
【特許文献１】特開平８−１４８５３３号公報
【特許文献２】特開平８−３１８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このように、上記特許文献２に記載されている半導体集積回路の検査方法では、上記テスティング基板を用いることなく、半導体ウエハ上に形成されている複数の集積回路に対して上記高電圧を印加することはできる。しかし、この方法では、上記複数の集積回路の検査の後、該複数の集積回路を最終的に完成品（半導体装置）として出荷するためには、本来の製造工程に加えて、不要となった保護膜や給電配線を除去する工程、いわば検査の後処理が必要となる。そして、このような後処理が半導体集積回路の検査そのものを煩雑なものとしている。
【０００７】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、テスティング基板はもとより、検査後の後処理等も不要としながら、より簡易且つ的確に半導体ウエハ上の集積回路を検査することのできる半導体集積回路の検査方法およびその方法の実施に使用される半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００８】
こうした目的を達成するため、請求項１に記載の半導体集積回路の検査方法では、半導体ウエハ上に形成されている複数の集積回路に対して通電試験を行うことでそれら複数の集積回路の良否判定を行う半導体集積回路の検査方法として、前記半導体ウエハ上の前記複数の集積回路が形成される領域を除く領域に、前記複数の集積回路の各給電部と電気的に接続される給電配線と、この給電配線の電源端子および接地端子である給電端子とを予め敷設、形成しておき、前記電源端子および接地端子の間に所定の電圧を印加することにより、前記給電配線を通じて前記複数の集積回路に対する通電試験を行うこととした。
【０００９】
上記方法では、基本的には、半導体ウエハ上の上記複数の集積回路が形成されない領域（スクライブ領域）に上記給電配線および給電端子を予め敷設、形成しておくだけで、これら給電端子および給電配線を通じて上記複数の集積回路に対する通電試験（バーンイン試験）を行うことができるようになる。しかも、給電端子および給電配線はいずれも上記スクライブ領域に形成、敷設されるため、検査の後にこれら給電配線および給電端子を除去する必要もなく、検査後の後処理等が不要となる。
【００１０】
また、このような方法において、請求項２に記載の発明によるように、前記給電配線の敷設、および前記給電端子の形成を、前記半導体ウエハ上の各集積回路内の配線パターンの形成と同一の工程にて行うようにすれば、上記複数の集積回路をより簡易に検査することができるようになる。
【００１１】
ちなみに、上記特許文献２に記載されている半導体集積回路の検査方法では、半導体ウエハ上に複数の集積回路が形成された時点で、半導体ウエハ上に保護膜や給電配線を積層、敷設する工程を行う。ただし、この工程も結局は、複数の集積回路を最終的に完成品（半導体装置）として出荷するための本来の製造工程に加えてさらに行われるものであり、半導体集積回路の検査を煩雑なものとする一因となる。この点、上記方法では、前記給電配線の敷設、および前記給電端子の形成を、前記半導体ウエハ上の各集積回路内の配線パターンの形成と同一の工程にて行うこととした。このため、本来の製造工程を通常通り行うだけで、すなわち本来の製造工程に何ら新たな工程を加えることなく、当該検査を実施する際にのみ用いる給電端子および給電配線を、上記半導体ウエハ上に予め形成しておくことができるようになる。
【００１２】
また、請求項１または請求項２に記載の半導体集積回路の検査方法において、請求項３に記載の発明によるように、前記給電端子を、前記半導体ウエハ上の縁端に形成し、前記給電配線を、ダイシング工程において前記半導体ウエハが前記集積回路単位に切断される際の切断線に沿うかたちで敷設しておくようにすれば、これら給電端子および給電配線の大部分がダイシング工程にて自ずと除去されるようになる。すなわち、ここでも本来の製造行程に何ら新たな工程を加えることなく、集積回路の検査の後に不要となった給電端子および給電配線を除去することができるようになる。
【００１３】
また、請求項１〜３のいずれか一項に記載の半導体集積回路の検査方法において、請求項４に記載の発明によるように、前記各集積回路が、その給電部に印加される電圧を当該集積回路の動作電圧と該動作電圧よりも高い試験電圧との２種の電圧に定電圧化する定電圧化モードを有する定電圧手段と、前記給電部に印加された電圧が前記動作電圧とすべき電圧であるか前記試験電圧とすべき電圧であるかを判断して前記定電圧手段による定電圧化モードを切り換え制御する制御回路とを備えるものであり、前記給電端子に前記試験電圧とすべき電圧を印加したときの前記制御回路による定電圧化モード切り換え制御を通じて前記各集積回路に対する前記通電試験を実行するようにすれば、上記定電圧手段を備える集積回路に対してバーンイン試験をより的確に行うことができるようになる。
【００１４】
すなわち前述のように、半導体ウエハ上の上記複数の集積回路の検査では通常、上記給電部に対して、当該集積回路の動作電圧よりも高い電圧（高負荷）を印加することで各集積回路に初期不良が生じているか否かを判定する。ただし、検査の対象となる各集積回路が定電圧手段を備える場合には、上記給電部に印加される高電圧もこの定電圧手段にて定電圧化されるようになり、各集積回路に対してその動作時よりも高い電圧を印加することが困難となる。
【００１５】
この点、上記方法では、給電部に印加される電圧を当該集積回路の動作電圧と該動作電圧よりも高い試験電圧との２種の電圧に定電圧化する定電圧化モードを有する上記定電圧手段と、上記給電部に印加された電圧が上記動作電圧とすべき電圧であるか上記試験電圧とすべき電圧であるかを判断して上記定電圧手段による定電圧化モードを切り換え制御する制御回路とを備えることとした。このため、定電圧手段を備える集積回路であっても、上記制御回路による定電圧化モード切り換え制御を通じて同集積回路に対して前述した加速試験に見合った高電圧を印加することができるようになる。
【００１６】
また、この場合には特に、請求項５に記載の発明によるように、前記試験電圧とすべき電圧が、所定に変調されて前記各集積回路の給電部に印加され、前記制御回路が、この変調された電圧を復調して、前記定電圧手段に前記印加された電圧を前記試験電圧として定電圧化するよう、その定電圧化モードを切り換え制御するようにすれば、こうした制御手段による定電圧化モード切り換え制御を容易に実現することができるようになる。
【００１７】
また、請求項１〜５のいずれか一項に記載の発明において、請求項６に記載の発明によるように、前記各集積回路に、前記通電試験の結果に応じて当該集積回路の良否を自己判定する判定回路をさらに設けておくようにすれば、半導体集積回路の検査がさらに簡易なものとなる。
【００１８】
また、請求項７に記載の発明によるように、前記判定回路による自己判定の結果を、前記各集積回路の備える記憶手段に記憶するようにすれば、当該集積回路の不良の判別が容易となり、例えば検査の後、不良と判定された集積回路を他の正常な集積回路と分離することも容易にできるようになる。
【００１９】
また、請求項６または請求項７に記載の発明において、請求項８に記載の発明によるように、前記各集積回路に、前記判定回路にて不良と判定されたときに前記給電部からの電力の供給を遮断するスイッチング素子をさらに設けておくこととすれば、このスイッチング素子のオン／オフを通じて、上記良否判定の結果、不良と判定された集積回路を他の正常な集積回路と電気的に分離することができるようになる。
【００２０】
すなわち、半導体ウエハ上に形成されている複数の集積回路を検査する状態では、同複数の集積回路の各給電部は上記給電配線を通じて互いに電気的に接続されている。このため、いずれかの集積回路が短絡しているような場合、これら集積回路の各給電部に印加される電圧も不安定となり、半導体ウエハ上の各集積回路を検査することが困難となる。この点、上記方法では、集積回路の不良が判定される場合、該集積回路を他の正常な集積回路と電気的に分離するようにすることで、半導体ウエハ上の各集積回路を安定して検査することができるようになる。
【００２１】
また、このような検査方法は、請求項９に記載の発明によるように、前記各集積回路がＣＭＯＳプロセスを経て形成された、センサの処理回路からなる場合に採用するようにすることが実用上より望ましい。すなわち、このような回路は通常、比較的小規模な回路であり、簡易な検査でも十分にその良否を判定することが可能である。また、ＣＭＯＳプロセスを経て形成されるような微細な回路は初期不良が生じやすく、検査の必要性も高い。このため、基本的には上記給電端子および給電配線を通じて検査を行うだけの当該方法は、検査の対象となる集積回路がこのような回路であるときに採用することがより望ましい。
【００２２】
一方、請求項１０に記載の半導体集積回路では、給電端子に印加される電圧を当該集積回路の動作電圧と該動作電圧よりも高い試験電圧との２種の電圧に定電圧化する定電圧化モードを有する定電圧手段と、前記給電端子に印加される電圧が前記動作電圧とすべき電圧であるか前記試験電圧とすべき電圧であるかを判断して前記定電圧手段による定電圧化モードを切り換え制御する制御回路とを備えることとした。このような構成では、定電圧手段を備える半導体集積回路であっても、上述の半導体集積回路の検査方法を用いて的確に検査することが可能となる。
【００２３】
また、請求項１０に記載の半導体集積回路において、請求項１１に記載の発明によるように、前記試験電圧に基づく回路の動作結果を判定する判定回路をさらに備えることとすれば、上述の半導体集積回路の検査方法を用いて検査するにあたって、この半導体集積回路これ自体が上記通電試験の結果の良否を自己判定することが可能となる。
【００２４】
また、請求項１１に記載の半導体集積回路において、請求項１２に記載の発明によるように、前記給電端子から前記定電圧手段への電力供給ライン上に、通電のオン／オフを切り換えるスイッチング素子をさらに備えることとすれば、上述の半導体集積回路の検査方法を用いて検査した結果、不良判定された集積回路を他の正常な集積回路と電気的に分離することが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、この発明にかかる半導体集積回路の検査方法およびその検査方法の実施に使用される半導体集積回路の一実施の形態について、図１〜図５を参照して詳細に説明する。なお、この実施の形態にかかる半導体集積回路の検査方法にあっても、図１に示すように、半導体ウエハ１１上に形成されている複数の集積回路１２ごとに初期不良が生じているか否かを検査するための通電試験（バーンイン試験）が行われる。そしてこのバーンイン試験が終了した後は、上記各集積回路１２ごとにその良否が判定される。ただし、この実施の形態にかかる方法では、こうした試験、判定に先立って、給電パッド（給電端子）１３と、この給電パッド１３および上記複数の集積回路１２の各給電部を電気的に接続する給電配線１４とを半導体ウエハ１１上の上記複数の集積回路１２が形成されない領域（スクライブ領域）に予め形成、敷設しておくようにしている。
【００２６】
このような方法では、基本的には、半導体ウエハ１１上の上記スクライブ領域に給電パッド１３および給電配線１４を予め敷設、形成しておくだけで、これら給電パッド１３および給電配線１４を通じて上記複数の集積回路１２に対するバーンイン試験を行うことができるようになる。例えば、上記給電パッド１３を構成する電源パッド１３ａ（電源端子）および接地パッド１３ｂ（接地端子）に通電用のプローブを接触し、このプローブを通じてこれらパッド１３ａおよび１３ｂ間に電圧を印加するようにする。これにより、上記給電配線１４を通じて上記複数の集積回路１２に対するバーンイン試験が行われるようになる。
【００２７】
しかも、この実施の形態では、上記給電パッド１３の形成、および給電配線１４の敷設を、上記半導体ウエハ１１上の各集積回路１２内の配線パターンの形成と同一の工程にて行うようにしている。このため、本来の製造工程を通常通り行うようにするだけで、すなわち本来の製造工程に何ら新たな工程を加えることなく、当該検査を実施する際にのみ用いる給電パッド１３および給電配線１４を、上記半導体ウエハ１１上に予め形成しておくことができるようになる。
【００２８】
また、この実施の形態では、給電パッド１３を構成する電源パッド１３ａおよび接地パッド１３ｂを、半導体ウエハ１１上の縁端にて対向するかたちで形成し、また給電配線１４を、ダイシング工程において上記半導体ウエハ１１が上記集積回路１２単位に切断される際の切断線ＳＬに沿うかたちで敷設するようにしている。このため、これら給電パッド１３および給電配線１４は、上記ダイシング工程においてその大部分が自ずと除去されるようになり、これによっても本来の製造行程に何ら新たな工程を加えることなく、当該検査の後に不要となった給電パッド１３および給電配線１４の大部分を除去することができるようになる。なお、上記給電パッド１３および給電配線１４の一部は、ダイシング工程において除去されずに残るものの、これら給電パッド１３および給電配線１４はいずれも上記スクライブ領域に形成、敷設されるため、これらが残存することによる集積回路１２への影響は無視できる程度のものである。
【００２９】
ところで、この実施の形態において検査対象となる、半導体ウエハ１１上の各集積回路１２は、ＣＭＯＳプロセスを経て形成されたセンサの処理回路、より具体的には梁により支持される構造の可動部を有して例えば加速度や角速度等の力学量を検出する半導体力学量センサによる検出信号を処理する処理回路として構成されている。
【００３０】
すなわち、このような半導体集積回路１２の一般的な構成を図２に示すように、当該半導体集積回路１２は、上記給電部を構成する電源用の端子Ｔ１および接地用の端子Ｔ２と、同集積回路１２にて処理される信号が取り出される出力用の端子Ｔ３とを備えている。このうち、電源用および接地用の端子Ｔ１、Ｔ２は、これら端子Ｔ１、Ｔ２間に印加される電圧を所定の定電圧である基準電圧に定電圧化する基準電圧発生回路２１と、この基準電圧発生回路２１による基準電圧を増幅等することにより任意の定電圧「＋Ｖ」（例えば「５Ｖ」）を生成する定電圧回路２２と電気的にそれぞれ接続されている。そして、当該半導体集積回路１２では、この定電圧回路２２による定電圧「＋Ｖ」に基づいて、上記半導体力学量センサによる検出信号を処理する各素子や回路に対する給電が行われる。なお、この実施の形態では、基準電圧発生回路２１および定電圧回路２２によって定電圧手段が構成されている。
【００３１】
一方、上記半導体力学量センサによる検出信号は、この半導体集積回路１２において、検出用の端子Ｔ４を介してＣ（容量）−Ｖ（電圧）変換回路２３に取り込まれる。
すなわち、図３に、半導体力学量センサの等価回路である回路１００、および上記Ｃ−Ｖ変換回路２３の回路構成をそれぞれ示すように、この実施の形態にあって、これら回路１００およびＣ−Ｖ変換回路２３は別チップとして設けられている。そして、半導体力学量センサを構成する回路１００では、加速度や角速度等の力学量の変化に伴う上記梁により支持される構造の可動部の変位が、静電容量ＣＳ１およびＣＳ２の変化として感知される。こうした静電容量ＣＳ１およびＣＳ２の変化は上記検出信号として端子Ｐ０から取り出され、上記検出用の端子Ｔ４を介してＣ−Ｖ変換回路２３に取り込まれる。なお、この回路１００において、端子Ｐ１およびＰ２間には、例えば５０ｋＨｚ〜１５０ｋＨｚの周波数で且つ、電圧「０」Ｖと電圧Ｖｃｃとの間で互いに逆の位相にて交番する交番信号（電圧）が定常的に印加される。
【００３２】
このように構成される回路１００に対して、上記Ｃ−Ｖ変換回路２３は、演算増幅器ＯＰと、該演算増幅器ＯＰの帰還路に並列接続されたコンデンサＣｆおよびスイッチＳＷとを備えるスイッチドキャパシタ回路として構成されている。上記演算増幅器ＯＰには、その反転入力端子に上記半導体力学量センサによる検出信号が入力され、非反転入力端子には、上記回路１００の端子Ｐ１およびＰ２間に印加される電圧Ｖｃｃの半分の電圧、すなわち「Ｖｃｃ／２」の電圧が与えられる。なお、このＣ−Ｖ変換回路２３において、スイッチＳＷは、上記各交番信号（電圧）の交番周期に同期してＯＮ（オン）／ＯＦＦ（オフ）制御される。また、演算増幅器ＯＰの電源には、上記定電圧回路２２による定電圧「＋Ｖ」が用いられる。
【００３３】
このような構成により、上記半導体力学量センサによる検出信号、すなわち上記静電容量ＣＳ１およびＣＳ２の変化は、このＣ−Ｖ変換回路２３において電圧値に変換され、上記加速度や角速度等の力学量の変化に対応した電圧信号として得られるようになる。そして、この電圧信号は、先の図２に示す半導体集積回路１２において、スイッチドキャパシタフィルタとして構成されるフィルタ回路２４、さらには増幅回路２５に順次に取り込まれ、上記フィルタ回路２４ではそのノイズ成分、すなわち主に上記スイッチＳＷのスイッチングの周波数成分が取り除かれ、上記増幅回路２５では増幅される。この増幅回路２５による増幅信号は、Ａ（アナログ）／Ｄ（デジタル）変換を行うＡ／Ｄ変換回路２６に取り込まれ、パラレルなデジタル信号に変換される。このデジタル信号は、パラレル／シリアル変換を行うデジタル処理回路２７にさらに取り込まれて、所定の通信プロトコルに従ったシリアルデータに変換される。そして、同デジタル処理回路２７において変換されたシリアルデータは、通信バッファ２８を通じて上記出力用の端子Ｔ３から取り出され、例えば中央処理装置（ＣＰＵ）等に取り込まれて適宜に処理されるようになる。
【００３４】
なお、この半導体集積回路１２において、上記Ｃ−Ｖ変換回路２３をはじめとする各回路２４〜２７には、上記定電圧回路２２による定電圧「＋Ｖ」が印加されている。また、上記Ｃ−Ｖ変換回路２３およびフィルタ回路２４に設けられるスイッチのスイッチング周波数は、制御回路３０によって制御されている。また、この半導体集積回路１２では、不揮発性のメモリ（ＥＰＲＯＭ）から構成されるメモリ回路（記憶手段）３１を通じて、上記Ｃ−Ｖ変換回路２３の演算増幅器ＯＰ（図３）や上記増幅回路２５を構成する演算増幅器（図示略）の出力のオフセットや温度特性などの調整が図られている。また、当該半導体集積回路１２には、メモリ回路３１にデータを書き込む際に同メモリ回路３１に高電圧を印加する昇圧回路３２が設けられている。
【００３５】
ここで上述のように、この実施の形態において検査の対象となる集積回路１２は、定電圧手段を構成する基準電圧発生回路２１および定電圧回路２２を備えている。このため、このままでは同集積回路１２に対してバーンイン試験を行うことは困難である。
【００３６】
すなわち、この実施の形態にかかる半導体集積回路の検査方法では上述のように、半導体ウエハ１１上に複数の集積回路１２が形成されている状態で、これら各集積回路１２ごとに上記給電パッド１３および給電配線１４を通じてバーンイン試験を行う。そして、このバーンイン試験では通常、集積回路１２の動作電圧よりも高い電圧（高負荷）を印加する。ただし、検査の対象となる各集積回路１２が定電圧手段を構成する基準電圧発生回路２１および定電圧回路２２を備える場合には、上記電源用の端子Ｔ１および接地用の端子Ｔ２の間に印加される高電圧も上記定電圧回路２２にて任意の定電圧「＋Ｖ」に定電圧化されるようになる。このため、半導体集積回路１２、すなわち半導体力学量センサによる検出信号を処理する回路２３〜２７等に対してその動作電圧（例えば「５Ｖ」）よりも高い電圧を印加することが困難となる。
【００３７】
そこで、この実施の形態では、電源用の端子Ｔ１および接地用の端子Ｔ２の間に印加される電圧を当該集積回路１２の動作電圧（例えば「５Ｖ」）と該動作電圧よりも高い試験電圧（例えば「７Ｖ」）との２種の電圧に定電圧化する定電圧化モードを上記定電圧回路２２に持たせることとしている。また、半導体ウエハ１１上の各集積回路１２は、電源用の端子Ｔ１および接地用の端子Ｔ２の間に印加された電圧が上記動作電圧とすべき電圧であるか上記試験電圧とすべき電圧であるかを判断して上記定電圧回路２２による定電圧化モードを切り換え制御する制御回路であるバーンイン制御回路３３をさらに備えるようにしている。これにより、検査の対象となる半導体ウエハ１１上の各集積回路１２が定電圧手段を構成する基準電圧発生回路２１および定電圧回路２２を備える場合であれ、このバーンイン制御回路３３による定電圧化モード切り換え制御を通じて同集積回路１２に対して高電圧を印加することができるようになる。なお、定電圧回路２２による定電圧化モードの切り替えは、例えば定電圧回路２２が上記基準電圧発生回路２１による基準電圧を増幅する際の増幅率を調整することにより実現される。
【００３８】
図４は、上記バーンイン制御回路３３の内部構成についてその概要を示すブロック図であり、次に、この図４を参照して、バーンイン制御回路３３の構成、並びに同バーンイン制御回路３３による定電圧化モードの切り換え制御について説明する。
【００３９】
同図４に示されるように、このバーンイン制御回路３３は、電源用の端子Ｔ１および接地用の端子Ｔ２の間に印加される電圧が動作電圧とすべき電圧であるか試験電圧とすべき電圧であるかを判断して上記２種の定電圧化モードの一つを選択する制御信号発生回路３３ａを中心として構成されている。
【００４０】
すなわち、このバーンイン制御回路３３において、制御信号発生回路３３ａは、電源用の端子Ｔ１および接地用の端子Ｔ２の間に印加される電圧、すなわち給電部に印加される電圧を互いに異なる基準電圧にて２値化する２つの比較器３３ｂおよび３３ｃと電気的にそれぞれ接続されている。
【００４１】
ここで、第１の比較器３３ｂは、上記電源用の端子Ｔ１およびＴ２間に印加される電圧を、抵抗Ｒ１と抵抗Ｒ２およびＲ３とによる分圧値として取り込んでこれを第１の基準電圧Ｖｔｈ１（例えば「８Ｖ」）に基づいて２値化する。一方、第２の比較器３３ｃは、上記電源用の端子Ｔ１およびＴ２間に印加される電圧を、抵抗Ｒ１およびＲ２と抵抗Ｒ３とによる分圧値として取り込んでこれを第２の基準電圧Ｖｔｈ２（例えば「７Ｖ」）に基づいて２値化する。なお、上記第１の基準電圧Ｖｔｈ１および第２の基準電圧Ｖｔｈ２には、基準電圧発生回路２１（図２）にて生成される定電圧が用いられる。
【００４２】
このような構成により、例えば車載されるバッテリなどによる直流電圧が上記給電部に印加される場合、この直流電圧と上記基準電圧Ｖｔｈ１、Ｖｔｈ２との大きさの関係から、上記２つの比較器３３ｂ、３３ｃにてそれぞれ生成される各２値化信号はいずれも「０」または「１」に維持、固定されるようになる。制御信号発生回路３３ａは、こうして各別に２値化される２つの２値化信号をそれぞれ取り込み、これら各２値化信号の互いの変化パターンに基づいて上記２つの定電圧化モードの一つを選択する。すなわちここでは、各２値化信号が互いに変化しない変化パターンに基づいて動作電圧の電圧に定電圧化する定電圧化モードを選択する。
【００４３】
一方、上記複数の集積回路１２（図１）に対してバーンイン試験を行う際には、上記給電パッド１３（図１）に対して、同図４に例示するように所定に変調された電圧信号を印加するようにする。これにより、この電圧信号は、給電配線１４（図１）を通じて上記複数の集積回路１２の各給電部に印加される。そしてこの後、同電圧信号は、バーンイン制御回路３３に取り込まれ、上記２つの比較器３３ｂ、３３ｃにて同図４に例示するパターンにてそれぞれ変化する各２値化信号に復調されるようになる。すなわち、この実施の形態において、上記電圧信号は、比較器３３ｂでは上記試験電圧の定電圧化モードを示すモード信号に、また比較器３３ｃではクロック信号にそれぞれ復調される。このため、制御信号発生回路３３ａは、これら各信号をそれぞれ取り込み、ここではクロック信号に対するモード信号の変化パターンに基づいて試験電圧の定電圧化モードを選択する。そして、制御信号発生回路３３ａがこの選択に基づいて上記定電圧回路２２に対して制御信号を出力することで、当該バーンイン制御回路３３による定電圧化モード切り換え制御が実行されることとなる。
【００４４】
こうしてバーンイン試験が行われた後には、半導体ウエハ１１上の各集積回路１２ごとに良否を判定することとなるが、このバーンイン制御回路３３は、上記復調されたクロック信号の周波数に基づいてバーンイン試験が行われる期間と良否判定が行われる期間とを所定期間毎に自動的に切り換える構成となっている。しかも、半導体ウエハ１１上の各集積回路１２は、バーンイン試験の結果に応じて当該集積回路１２の良否を自己判定するバーンイン判定回路（判定手段）３４をさらに備え、上記良否判定を行う期間を通じて各集積回路１２ごとに自己判定が実行されるようになっている。
【００４５】
したがって、この実施の形態にかかる半導体集積回路の検査方法では、上記通電用のプローブなどを用いて上記半導体ウエハ１１上の給電パッド１３（図１）に上記変調された電圧信号を印加するだけで、半導体ウエハ１１上の各集積回路１２ごとのバーンイン試験はもとより、その良否判定も行うことができるようになる。なお、バーンイン判定回路３４は、簡易なロジック回路によって構成することができる。
【００４６】
また、この実施の形態において、半導体ウエハ１１上の各集積回路１２は、先の図２に示されるように、電源用の端子Ｔ１を介して上記定電圧回路２２に供給される電力を制御する例えばＰ型のＭＯＳトランジスタなどから構成されるスイッチング素子３５を備えるようにしている。このため、上記自己判定の結果、当該半導体集積回路１２の不良が判定された場合にこのスイッチング素子３５をオフ状態に制御するようにすることで、定電圧回路２２による上記各素子や回路への給電を停止することができるようになる。
【００４７】
すなわち、先の図１に示されるように、半導体ウエハ１１上の各集積回路１２の検査が実施される状態では、上記複数の集積回路１２の各給電部は互いに上記給電配線１４を通じて電気的に接続されている。このため、いずれかの集積回路１２が短絡しているような場合、これら集積回路１２の各給電部に印加される電圧、すなわち上記変調された電圧信号も不安定となり、半導体ウエハ１１上の各集積回路１２を検査することが困難となる。この点、上記構成では、不良判定された集積回路１２が備えるスイッチング素子３５をオフ状態に制御し、この不良判定された集積回路１２を他の正常な集積回路１２と電気的に分離するようにすることで、半導体ウエハ１１上の他の集積回路１２を安定して検査することができるようになる。
【００４８】
ここで、図５は、上記バーンイン制御回路３３およびバーンイン判定回路３４による半導体集積回路１２の検査態様（検査手順）の一例をタイムチャートとして示したものである。以下、この図５を参照して、半導体集積回路１２の検査態様（検査手順）の一例を説明する。
【００４９】
同図５に示されるように、タイミングｔにおいて、上記電源用の端子Ｔ１および接地用の端子Ｔ２の間に変調された電圧信号が印加されたとすると、このタイミングｔをもって上記バーンイン制御回路３３にて同電圧信号が復調される。すなわち、バーンイン制御回路３３では、同電圧信号に基づいてモード信号およびクロック信号がそれぞれ生成され、このうちクロック信号の周波数に基づいてバーンイン試験が行われる期間と良否判定が行われる期間とが所定期間毎に交互に切り換えられるようになる。そして、バーンイン試験が行われる期間では、半導体集積回路１２を高温状態においた状態で上記バーンイン制御回路３３による上述の定電圧化モード切り換え制御が実行され、この制御を通じて半導体集積回路１２に対するバーンイン試験が行われる。
【００５０】
一方、上記良否判定が行われる期間では、上記定電圧回路２２による定電圧化は、上記定電圧化モード切り換え制御を通じて動作電圧に定電圧化する定電圧化モードにて制御される。また、バーンイン制御回路３３から制御回路３０およびバーンイン判定回路３４に対し、当該半導体集積回路１２の良否判定を行う旨の良否判定開始信号が出力される。これにより、制御回路３０は、上記Ｃ−Ｖ変換回路２３およびフィルタ回路２４に各々設けられるスイッチを所定の周波数にてスイッチングするようになる。そして、こうして半導体集積回路１２が上記半導体力学量センサによる検出信号の処理回路として動作する状態になった時点で、当該半導体集積回路１２の良否判定が開始される。
【００５１】
具体的には、まず暗電流測定ステージとして、例えば半導体ウエハ１１の欠陥等により上記各集積回路１２ごとにリーク電流が生じているか否かが判定される。次いで、センサ出力測定ステージとして、例えば検出用の端子Ｔ４（図１、図２）に所定のオフセット電圧が印加されるとき、このオフセット分が上記デジタル処理回路２７に取り込まれるデジタル信号に現われているか否かが判定される。そして次に、デジタル回路測定ステージとして、上記デジタル処理回路２７を構成するロジック回路が正しいか否かが判定される。そして、この実施の形態にかかる半導体集積回路の検査方法では、上記メモリ回路３１が利用されて、上記各測定ステージにて良否が判定されるたびにこの判定結果が同メモリ回路３１に書き込まれる。こうして良否判定の結果がメモリ回路３１に記憶されることで、当該検査の後に、各集積回路１２ごとに正常または不良を識別することも容易になる。
【００５２】
そして、このメモリ回路３１に記憶された良否判定結果のデータは、上記バーンイン判定回路３４により読み出される。そしてこの結果、このバーンイン判定回路３４において、上記３つの測定ステージのいずれか１つでも不良が判定されたと認識されれば、当該半導体集積回路１２は不良と判定される。
【００５３】
また、当該半導体集積回路１２の不良が判定される場合には、この不良と判定された半導体集積回路１２を上記半導体ウエハ１１上の他の集積回路１２と電気的に分離すべく、上記スイッチング素子３５がオフ制御される。そしてこの後、バーンイン試験が行われる期間、および上記良否判定が行われる期間が交互に切り換えられ、上述のバーンイン試験および良否判定が繰り返し実行される。
【００５４】
一方、上記判定結果のデータが読み出された結果、バーンイン判定回路３４において、当該半導体集積回路１２が正常であると認識されれば、上記スイッチング素子３５のオン状態が維持されたまま、上述のバーンイン試験および良否判定が繰り返し実行される。
【００５５】
以上説明したように、この実施の形態にかかる半導体集積回路の検査方法およびその方法で検査される半導体集積回路によれば、以下に記載するような優れた効果が得られるようになる。
【００５６】
（１）給電パッド１３および給電配線１４を、半導体ウエハ１１上の上記複数の集積回路１２が形成される領域を除く領域（スクライブ領域）に予め形成しておくこととした。このため、これら給電パッド１３および給電配線１４を通じて上記複数の集積回路１２に対する通電試験（バーンイン試験）を行うことができるようになる。
【００５７】
（２）給電パッド１３の形成、および、給電配線１４の敷設を、半導体ウエハ１１上の各集積回路１２内の配線パターンの形成と同一の工程にて行うようにした。このため、上記複数の集積回路１２をより簡易に検査することができるようになる。
【００５８】
（３）給電パッド１３を、半導体ウエハ１１上の縁端に形成し、また給電配線１４を、ダイシング工程において上記半導体ウエハ１１が上記集積回路１２単位に切断される際の切断線ＳＬに沿うかたちで敷設するようにした。このため、当該検査の後に不要となった給電パッド１３および給電配線１４の大部分をダイシング工程にて除去することができるようになる。また、上記（１）の効果とも相まって、従来必要とされていた検査後の後処理等も割愛することができるようになる。
【００５９】
（４）電源用の端子Ｔ１および接地用の端子Ｔ２の間に印加される電圧を、半導体集積回路１２の動作電圧と該動作電圧よりも高い試験電圧との２種の電圧に定電圧化する定電圧化モードを定電圧回路２２に持たせることとした。また、半導体ウエハ１１上の各集積回路１２は、電源用の端子Ｔ１および接地用の端子Ｔ２の間に印加された電圧が上記動作電圧とすべき電圧であるか上記試験電圧とすべき電圧であるかを判断して上記定電圧回路２２による定電圧化モードを切り換え制御する制御回路であるバーンイン制御回路３３を備えることとした。これにより、検査の対象となる半導体ウエハ１１上の各集積回路１２が定電圧手段を構成する基準電圧発生回路２１および定電圧回路２２を備える場合であれ、このバーンイン制御回路３３による定電圧化モード切り換え制御を通じて上記各集積回路１２に対して高電圧を印加することができるようになる。
【００６０】
（５）半導体ウエハ１１上の各集積回路１２に、該集積回路１２の良否判定を行うバーンイン判定回路３４をさらに設けておくこととしたため、半導体集積回路１２の検査がさらに簡易となる。
【００６１】
（６）自己判定の結果をメモリ回路３１に書き込むようにしたため、検査の後に、各集積回路１２ごとに正常または不良を区別することも容易となる。
（７）半導体ウエハ１１上の各集積回路１２に、電源用の端子Ｔ１を介して上記定電圧回路２２に供給される電力を制御するスイッチング素子３５をさらに設けることとした。このため、半導体ウエハ１１上の各集積回路１２をより安定して検査することができるようになる。
【００６２】
（８）半導体ウエハ１１上の各集積回路１２が、ＣＭＯＳプロセスを経て形成されたセンサの処理回路であるとした。すなわち、このような回路は通常、比較的小規模な回路であり、簡易な検査でも十分にその良否を判定することが可能である。また、ＣＭＯＳプロセスを経て形成されるような微細な回路は初期不良が生じやすく、検査の必要性も高い。このため、基本的には上記給電端子および給電配線を通じて検査を行うだけの当該方法は、このような回路に採用して特に望ましい。
【００６３】
なお、上記実施の形態は、以下のように変更して実施することもできる。
・半導体ウエハ１１上の各集積回路１２は、半導体力学量センサの等価回路である回路１００を含む回路であってもよい。この場合には、上記センサ出力測定ステージにおいて、同回路１００による検出信号の感度等を測定することができるようにもなる。
【００６４】
・半導体集積回路１２の製造プロセスや用途は限定されない。
・半導体ウエハ１１上の各集積回路１２は、必ずしもメモリ回路３１を備えない回路であってもよい。この場合、前記（６）および（７）の効果を得ることはできないものの、バーンイン判定回路３４が、半導体集積回路１２の不良を判定した時点で上記スイッチング素子３５を直接オフ制御するようにすれば、前記（７）の効果を得ることはできる。
【００６５】
・スイッチング素子３５に代えてヒューズ等を用いてもよい。
・スイッチング素子３５やバーンイン判定回路３４についてはこれらを割愛してもよい。この場合であれ、給電パッド１３および給電配線１４を通じて半導体ウエハ１１上の各集積回路１２をバーンイン試験することはできる。
【００６６】
・定電圧回路２２やバーンイン制御回路３３の構成は必ずしも上述した構成に限定されるものではない。要は、バーンイン制御回路３３による定電圧化モード切り換え制御を通じて半導体ウエハ１１上の各集積回路１２に対するバーンイン試験を実行できるものであればよい。
【００６７】
・半導体ウエハ１１上の各集積回路１２として、定電圧手段やバーンイン制御回路３３を割愛した構成とすることもできる。すなわちこの場合には、半導体集積回路１２の動作電圧よりも高い電圧を給電パッド１３に直接印加することとなる。この場合であれ、上記給電配線１４を通じた上記複数の集積回路１２に対するバーンイン試験を行うことはできる。
【図面の簡単な説明】
【００６８】
【図１】この発明にかかる半導体集積回路の検査方法の一実施の形態について検査の対象となる複数の集積回路が形成されている半導体ウエハを示す平面図。
【図２】同実施の形態において検査の対象となる半導体集積回路の構成を示すブロック図。
【図３】半導体力学量センサの等価回路、およびＣ−Ｖ変換回路の回路構成をそれぞれ示す回路図。
【図４】バーンイン制御回路の構成例を示すブロック図。
【図５】半導体集積回路の検査態様（検査手順）の一例を示すタイムチャート。
【符号の説明】
【００６９】
１１…半導体ウエハ、１２…半導体集積回路、１３…給電パッド、１３ａ…電源パッド、１３ｂ…接地パッド、１４…給電配線、２１…基準電圧発生回路、２２…定電圧回路、２３…Ｃ−Ｖ変換回路、２４…フィルタ回路、２５…増幅回路、２６…Ａ／Ｄ変換回路、２７…デジタル処理回路、２８…通信バッファ、３０…制御回路、３１…メモリ回路、３２…昇圧回路、３３…バーンイン制御回路、３３ａ…制御信号発生回路、３３ｂ…第１の比較器、３３ｃ…第２の比較器、３４…バーンイン判定回路、３５…スイッチング素子、１００…半導体力学量センサの等価回路である回路、Ｃｆ…コンデンサ、ＯＰ…演算増幅器、ＳＷ…スイッチ、Ｔ１…電源用の端子、Ｔ２…接地用の端子、Ｔ３…出力用の端子、Ｔ４…検出用の端子。
【図１】
2006024646.tif 000003
【図２】
2006024646.tif 000004
【図３】
2006024646.tif 000005
【図４】
2006024646.tif 000006
【図５】
2006024646.tif 000007