(57)【要約】【課題】  複雑な工程管理を必要とせず、容易に固着防止の突起を可動部に形成できるＭＥＭＳ素子の製造方法を提供する。【解決手段】  半導体基板１にｎ型領域３を形成する工程と、半導体基板１にｎ型領域３に隣接してｐ型領域５を形成する工程と、ｎ型領域３およびｐ型領域５上に熱酸化によりＳｉＯ２からなる犠牲層６を形成する工程と、犠牲層６の上に薄膜よりなる可動部形成膜８を形成する工程と、可動部形成膜８の下の犠牲層６の一部を除去して支持部９および可動部１０をリリースする工程を備える。【選択図】      図１
2006095632.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に形成した支持部と、前記支持部に支持し前記半導体基板に対向し隙間を隔てて配置した可動部と、を備え、さらに前記可動部の前記半導体基板に対向する面に突起を有するＭＥＭＳ素子の製造方法であって、
前記半導体基板にｎ型領域を形成する工程と、
前記半導体基板に前記ｎ型領域に隣接してｐ型領域を形成する工程と、
前記ｎ型領域およびｐ型領域上に熱酸化によりＳｉＯ2からなる犠牲層を形成する工程と、
前記犠牲層の上に薄膜よりなる可動部形成膜を形成する工程と、
前記可動部形成膜の下の前記犠牲層の一部を除去して前記支持部および前記可動部をリリースする工程と、を有することを特徴とするＭＥＭＳ素子の製造方法。
【請求項２】
半導体基板と、前記半導体基板上に形成した支持部と、前記支持部に支持され前記半導体基板に対向し隙間を隔てて配置した可動部と、を備え、さらに前記可動部の前記半導体基板に対向する面に突起を有するＭＥＭＳ素子であって、
前記可動部に形成した突起に対向する部分の前記半導体基板はｐ型領域であることを特徴とするＭＥＭＳ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、梁構造を備えたＭＥＭＳ素子の製造方法および、ＭＥＭＳ素子に関する。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）技術を利用し、ＭＥＭＳ素子を備えたセンサや共振器、通信用デバイスなどが注目されている。ＭＥＭＳ素子は、半導体基板等の基板上に半導体製造技術を用いて作製された、微小な構造体からなる機能素子である。この構造体は、電気的な力、または加速度などの外力で変形する片持ち梁や両持ち梁構造の可動部を備えている。
この、半導体基板上に梁構造を形成する場合、可動部が対向する半導体基板に吸着され固着するという問題がある。通常、製造工程の可動部のリリースにおいて、ウェットプロセスを用いて犠牲層を除去するが、犠牲層の除去後の乾燥工程で、液体の表面張力により可動部が半導体基板側に引張られ、吸着される。
このため、例えば特許文献１に示すように、可動部に突起を設け、半導体基板との接触面積を低減することで、可動部の半導体基板への固着を防止している。また、この突起は外力による可動部の可動範囲を制限し、大きな外力が加わった時、可動部の半導体基板への固着を防止する役目も果たしている。
【０００３】
このような、従来の可動部に突起を形成するには、図３（ａ）〜（ｄ）に示す工程にて製作されている。
図３において、シリコンからなる半導体基板５１上に、ＳｉＯ2からなる犠牲層５１を形成し、犠牲層５１上にフォトレジスト膜５２を形成する。次に、突起を形成する部分のフォトレジスト膜５２を除去して、フォトレジスト膜５２をマスクとして犠牲層５１のエッチングが行われる。ここで、エッチング深さを管理して犠牲層５１のエッチングが行われ、開孔５３を形成する。その後、フォトレジスト５２を剥離し、犠牲層５１上にポリシリコンからなる可動部形成膜５４を成膜する。そして、犠牲層５１をエッチングして、支持部５５と可動部５６をリリースする。このようにして、半導体基板５０上の支持部５５に支持した可動部５６を形成し、可動部５６に突起５７を形成している。
【０００４】
【特許文献１】特開平９−１８０２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の可動部に突起を形成する工程において、突起を形成するための犠牲層のエッチングは、深さ方向のエッチング量の制御が難しく、工程管理が困難であった。
本発明の目的は、可動部に突起を形成するための複雑な工程管理を必要とせず、容易に突起を形成できるＭＥＭＳ素子の製造方法および、当該製造方法で製造されたＭＥＭＳ素子を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のＭＥＭＳ素子の製造方法は、半導体基板と、前記半導体基板上に形成した支持部と、前記支持部に支持し前記半導体基板に対向し隙間を隔てて配置した可動部と、を備え、さらに前記可動部の前記半導体基板に対向する面に突起を有するＭＥＭＳ素子の製造方法であって、前記半導体基板にｎ型領域を形成する工程と、前記半導体基板に前記ｎ型領域に隣接してｐ型領域を形成する工程と、前記ｎ型領域およびｐ型領域上に熱酸化によりＳｉＯ2からなる犠牲層を形成する工程と、前記犠牲層の上に薄膜よりなる可動部形成膜を形成する工程と、前記可動部形成膜の下の前記犠牲層の一部を除去して前記支持部および前記可動部をリリースする工程と、を有することを特徴とする。
【０００７】
このＭＥＭＳ素子の製造方法によれば、半導体基板のｎ型領域およびｐ型領域上に熱酸化でＳｉＯ2からなる犠牲層を形成すると、ｐ型領域上はｎ型領域上に比べて酸化膜の生成速度が遅いために、ｎ型領域とｐ型領域の境界で段差が形成される。この段差を利用して、犠牲層の上に可動部形成膜を成膜し、その後、犠牲層を除去すると可動部に突起を形成することができる。このように、可動部の突起を形成するためのエッチングを必要とせず、容易に可動部の突起を形成することができる。
【０００８】
また、本発明のＭＥＭＳ素子は、半導体基板と、前記半導体基板上に形成した支持部と、前記支持部に支持され前記半導体基板に対向し隙間を隔てて配置した可動部と、を備え、さらに前記可動部の前記半導体基板に対向する面に突起を有するＭＥＭＳ素子であって、前記可動部に形成した突起に対向する部分の前記半導体基板はｐ型領域であることを特徴とする。
【０００９】
このように、可動部に形成した突起に対向する部分の半導体基板をｐ型領域とすれば、容易に可動部の固着防止の突起を形成でき、生産性に優れたＭＥＭＳ素子を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について図面に従って説明する。
（第１の実施形態）
【００１１】
図１は、本実施形態に係るＭＥＭＳ素子の製造方法の工程図であり、（ａ）〜（ｇ）の順に工程が進行している。
ＭＥＭＳ素子の製造方法の説明に先立って、本実施形態のＭＥＭＳ素子の構成について、図１（ｇ）を参照して説明をする。
シリコンからなる半導体基板１の表面には、ｎ型領域３とｐ型領域５が隣接して形成されている。そして、ｎ型領域５上からは、ＳｉＯ2からなる支持部９が立ち上がり、ポリシリコンの薄膜からなる可動部１０を支持している。可動部１０は半導体基板１のｎ型領域３とｐ型領域５と隙間を隔てて対向するように配置されている。そして、可動部１０の半導体基板１に形成されたｐ型領域５に対向する部分に突起１１が形成されている。このように、ＭＥＭＳ素子１２は片持ち梁構造を備え、可動部１０が半導体基板１の厚み方向に変形可能に構成されている。
【００１２】
以下、ＭＥＭＳ素子１２の製造工程について説明をする。
［図１（ａ）〜（ｄ）の工程］
シリコンからなる半導体基板１を用意し、半導体基板１の表面にフォトレジスト膜２を形成し、次にｎ型領域３を形成する部分のフォトレジスト膜２を剥離する。残されたフォトレジスト膜２をマスクとして、それ以外の部分にリン（Ｐ）イオンを半導体基板１に注入し、ｎ型領域３を形成する。
次いで、フォトレジスト膜２を剥離し、新たにフォトレジスト膜４を形成する。そして、ｐ型領域を形成する部分のフォトレジスト膜４を除去する。フォトレジスト膜４をマスクとして、ホウ素（Ｂ）イオンを半導体基板１に注入し、ｐ型領域５を形成する。その後、フォトレジスト膜４を剥離する。
【００１３】
なお、ｎ型領域およびｐ型領域の不純物層形成は、ＣＭＯＳプロセスのウエル不純物注入をはじめ、フィールド不純物注入、ソースドレイン不純物注入などを利用できる。
また、不純物注入は不純物濃度が１×１０19Ｎ／ｃｍ3以上となるように管理されている。
【００１４】
［図１（ｅ）の工程］
半導体基板１の表面にｎ型領域３とｐ型領域５が隣接した不純物層の上に、熱酸化により、ＳｉＯ2よりなる犠牲層６を形成する。ここでは、およそ１μｍ程度の犠牲層６を形成する。また、ｎ型領域３上とｐ型領域５上では増速酸化の速度が異なり、ｐ型領域５上では、ｎ型領域３上に比べて増速酸化が遅い。このため、ＳｉＯ2の膜厚は、ｐ型領域５上では、ｎ型領域３上に比べて薄い膜厚となり、犠牲層６の表面では、ｐ型領域の直上に段差部７ができる。
【００１５】
［図１（ｆ）、（ｇ）の工程］
次に、犠牲層６上にポリシリコンの可動部形成膜８を成膜する。ここで、ポリシリコンの成膜では、犠牲層６にできた段差部７にもポリシリコンが埋め込まれるように成膜される。
そして、ウエットエッチングにより犠牲層６の一部をエッチングして、可動部１０と支持部９をリリースする。このように、ＭＥＭＳ素子１２は犠牲層６に形成された段差部７を利用して、可動部９に突起１１を形成することができる。ここで、犠牲層６のエッチングはフッ酸などを用い、支持部９が残るようにエッチング時間管理を行う。
【００１６】
以上のＭＥＭＳ素子１２の製造方法によれば、半導体基板１のｎ型領域３およびｐ型領域５上に熱酸化でＳｉＯ2からなる犠牲層６を形成すると、ｐ型領域５上はｎ型領域３上に比べて酸化膜の生成速度が遅いために、ｎ型領域３とｐ型領域５の境界で段差部７が形成される。この段差を利用して、犠牲層６の上に可動部形成膜８を成膜し、その後、犠牲層６を除去すると可動部１０に突起１１を形成することができる。このように、可動部１０の突起１１を形成するためのエッチングを必要とせず、容易に可動部１０の突起１１を形成することができる。
（変形例）
【００１７】
図２は、他の実施形態を示す構成図である。この変形例では、ＭＥＭＳ素子の可動部に突起を複数設けた実施形態である。
シリコンからなる半導体基板２１の表面には、複数のｎ型領域２２とｐ型領域２３が隣接して形成されている。そして、ｎ型領域２２上からは、ＳｉＯ2からなる支持部２４が立ち上がり、ポリシリコンの薄膜からなる可動部２５を支持している。可動部２５は半導体基板２１のｎ型領域２２とｐ型領域２３と隙間を隔てて対向するように配置されている。そして、可動部２５の半導体基板２１に形成されたｐ型領域２３に対向する部分に複数の突起２６，２７が形成されている。このように、ＭＥＭＳ素子２０は片持ち梁構造を備え、可動部２５が半導体基板２１の厚み方向に変形可能に構成されている。
【００１８】
このような、ＭＥＭＳ素子２０の製造方法は、前述の製造方法と同様であり、また同様な効果を享受できる。
可動部２５の突起２６，２７を形成する部分に対向する半導体基板２１にｐ型領域を形成し、その後、熱酸化によりＳｉＯ2よりなる犠牲層をその上に形成する。このとき、ＳｉＯ2の膜厚は、ｐ型領域２３上では、ｎ型領域２２上に比べて薄い膜厚となり、犠牲層の表面は、ｐ型領域の直上に段差部ができる。次に、犠牲層上にポリシリコンの可動部形成膜を成膜し、犠牲層の一部をエッチングして、可動部２５と支持部２４をリリースする。このようにして、可動部２５に突起２６，２７が形成される。
【００１９】
なお、本実施形態では片持ち梁構造のＭＥＭＳ素子１２，２０について説明をしたが、両持ち梁構造であっても実施可能である。また、本実施形態のＭＥＭＳ素子の製造方法は加速度センサ、圧力センサ、角速度センサ、共振子、各種アクチュエータなどの梁構造を備えたＭＥＭＳ素子の製造方法として具体化してもよい。
【００２０】
さらに、以上の製造方法で製造されたＭＥＭＳ素子１２，２０は、可動部１０，２５に形成した突起１１，２６，２７に対向する部分の半導体基板１，２１をｐ型領域５，２３とすれば、可動部１０，２５の突起１１，２６，２７を形成するためのエッチングを必要とせず、容易に可動部１０，２５の固着防止の突起１１，２６，２７を形成でき、生産性に優れたＭＥＭＳ素子１２，２０を提供できる。
【図面の簡単な説明】
【００２１】
【図１】本実施形態のＭＥＭＳ素子の製造方法を示す工程図。
【図２】他の実施形態を示す構成図。
【図３】従来のＭＥＭＳ素子の製造方法を示す工程図。
【符号の説明】
【００２２】
１…半導体基板、２…フォトレジスト膜、３…ｎ型領域、４…フォトレジスト膜、５…ｐ型領域、６…犠牲層、７…凹部、８…可動部形成膜、９…支持部、１０…可動部、１１…突起、１２，２０…ＭＥＭＳ素子、２１…半導体基板、２２…ｎ型領域、２３…ｐ型領域、２４…支持部、２５…可動部、２６，２７…突起。
【図１】
2006095632.tif 000003
【図２】
2006095632.tif 000004
【図３】
2006095632.tif 000005