(57)【要約】【課題】  配線の抵抗を大幅に低減することができる多層相補型配線構造及びその製造方法を提供する。【解決手段】  多層配線構造は、基板と、第１の方向に互いに平行に延び基板上の第１の層に形成される複数の第１の導電性ラインと、第１の方向に直交する第２の方向に互いに平行に延び第１の層上の第２の層に形成される複数の第２の導電性ラインと、第１の方向に延び第２の層に形成され、その各セットが第１の導電性ラインの１つに対応する複数の第３の導電性ラインのセットと、第１の層と第２の層との間に形成され、その各セットが第１の導電性ラインの１つと第３の導電性ラインの１つのセットに対応し、対応する第１の導電性ラインを対応する第３の導電性ラインのセットに電気的に接続する複数の導電性パスのセットを備える。【選択図】図６
2006323333.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
第１の方向に互いに平行に延び、前記基板の上の第１の層に形成される複数の第１の導電性ラインと、
前記第１の方向に直交する第２の方向に互いに平行に延び、前記第１の層の上の第２の層に形成される複数の第２の導電性ラインと、
前記第１の方向に延び、前記第２の層に形成される複数の第３の導電性ラインのセットであり、第３の導電性ラインの各セットが前記第１の導電性ラインの１つに対応する前記複数の第３の導電性ラインのセットと、
前記第１の層と前記第２の層との間に形成される複数の導電性パスのセットであり、導電性パスの各セットが前記第１の導電性ラインの１つと第３の導電性ラインの１つのセットとに対応し、対応する前記第１の導電性ラインを対応する前記第３の導電性ラインのセットに電気的に接続する前記複数の導電性パスのセットと、
を備えていることを特徴とする多層配線構造。
【請求項２】
各セットにおける前記第３の導電性ラインが、所定の間隔で互いに分離されていることを特徴とする請求項１記載の配線構造。
【請求項３】
前記所定の間隔に対する前記第３の導電性ラインのそれぞれの長さの比が、約２から約９の範囲であることを特徴とする請求項２記載の配線構造。
【請求項４】
前記第１、第２又は第３の導電性ラインのそれぞれが、銅、アルミニウム、クロム及びモリブデンからなる群から選択される少なくとも１つの材料でできていることを特徴とする請求項１記載の配線構造。
【請求項５】
前記導電性パスのそれぞれが、銅、アルミニウム、クロム及びモリブデンからなる群から選択される少なくとも１つの材料でできていることを特徴とする請求項１記載の配線構造。
【請求項６】
基板と、
第１の方向に互いに平行に延び、前記基板の上の第１の層に形成される複数の第１の導電性ラインと、
前記第１の方向に直交する第２の方向に互いに平行に延び、前記第１の層の上の第２の層に形成される複数の第２の導電性ラインと、
前記第２の方向に延び、前記第１の層に形成される複数の第３の導電性ラインのセットであり、第３の導電性ラインの各セットが前記第２の導電性ラインの１つに対応する前記複数の第３の導電性ラインのセットと、
前記第１の層と前記第２の層との間に形成される複数の導電性パスのセットであり、導電性パスの各セットが前記第２の導電性ラインの１つと第３の導電性ラインの１つのセットとに対応し、対応する前記第２の導電性ラインを対応する前記第３の導電性ラインのセットに電気的に接続する前記複数の導電性パスのセットと、
を備えていることを特徴とする多層配線構造。
【請求項７】
各セットにおける前記第３の導電性ラインが、所定の間隔で互いに分離されていることを特徴とする請求項６記載の配線構造。
【請求項８】
前記所定の間隔に対する前記第３の導電性ラインのそれぞれの長さの比が、約２から約９の範囲であることを特徴とする請求項７記載の配線構造。
【請求項９】
前記第１、第２又は第３の導電性ラインのそれぞれが、銅、アルミニウム、クロム及びモリブデンからなる群から選択される少なくとも１つの材料でできていることを特徴とする請求項６記載の配線構造。
【請求項１０】
前記導電性パスのそれぞれが、銅、アルミニウム、クロム及びモリブデンからなる群から選択される少なくとも１つの材料でできていることを特徴とする請求項６記載の配線構造。
【請求項１１】
基板と、
第１の方向に互いに平行に延び、前記基板の上の第１の層に形成される複数のゲートラインと、
前記第１の方向に直交する第２の方向に互いに平行に延び、前記第１の層の上の第２の層に形成される複数のデータラインと、
前記基板の上に形成される画素ユニットのアレイであり、前記画素ユニットのそれぞれが前記ゲートラインの１つと前記データラインの１つとの交点の近くに配置される前記画素ユニットのアレイと、
前記第１の方向に延び、前記第２の層に形成される複数の導電性ラインのセットであり、導電性ラインの各セットが前記ゲートラインの１つに対応する前記複数の導電性ラインのセットと、
前記第１の層と前記第２の層との間に形成される複数の導電性パスのセットであり、導電性パスの各セットが前記ゲートラインの１つと導電性ラインの１つのセットとに対応し、対応する前記ゲートラインを対応する前記導電性ラインのセットに電気的に接続する前記複数の導電性パスのセットと、
を備えていることを特徴とするディスプレイ装置。
【請求項１２】
各セットにおける前記導電性ラインが、所定の間隔で互いに分離されていることを特徴とする請求項１１記載の装置。
【請求項１３】
前記所定の間隔に対する前記導電性ラインのそれぞれの長さの比が、約２から約９の範囲であることを特徴とする請求項１２記載の装置。
【請求項１４】
基板と、
第１の方向に互いに平行に延び、前記基板の上の第１の層に形成される複数のゲートラインと、
前記第１の方向に直交する第２の方向に互いに平行に延び、前記第１の層の上の第２の層に形成される複数のデータラインと、
前記基板の上に形成される複数の画素ユニットであり、該画素ユニットのそれぞれが前記ゲートラインの１つと前記データラインの１つとの交点の近くに配置される前記複数の画素ユニットと、
前記第２の方向に延び、前記第１の層に形成される複数の導電性ラインのセットであり、導電性ラインの各セットが前記データラインの１つに対応する前記複数の導電性ラインのセットと、
前記第１の層と前記第２の層との間に形成される複数の導電性パスのセットであり、導電性パスの各セットが前記データラインの１つと導電性ラインの１つのセットとに対応し、対応する前記データラインを対応する前記導電性ラインのセットに電気的に接続する前記複数の導電性パスのセットと、
を備えていることを特徴とするディスプレイ装置。
【請求項１５】
各セットにおける前記導電性ラインが、所定の間隔で互いに分離されていることを特徴とする請求項１４記載の装置。
【請求項１６】
前記所定の間隔に対する前記導電性ラインのそれぞれの長さの比が、約２から約９の範囲であることを特徴とする請求項１５記載の装置。
【請求項１７】
基板を規定するステップと、
前記基板の上に第１の導電層を形成するステップと、
前記第１の導電層をパターニングし、第１の方向に延び、互いに平行な複数の第１の導電性ラインと、前記第１の方向に直交する第２の方向に延び、互いに平行な複数の第２の導電性ラインのセットであり、第２の導電性ラインの各セットが前記第１の導電性ラインの１つに対応する前記複数の第２の導電性ラインのセットとを形成するステップと、
前記第１の導電層上に絶縁層を形成するステップと、
前記絶縁層をパターニングし、前記絶縁層の中に開口部を形成し、前記第２の導電性ラインのそれぞれの一部を露出させるステップと、
前記絶縁層上に第２の導電層を形成し、前記開口部を埋めるステップと、
前記第２の導電層をパターニングし、前記第２の方向に延びる複数の第３の導電性ラインであり、前記第３の導電性ラインのそれぞれが第２の導電性ラインの１つのセットに対応する前記複数の第３の導電性ラインを形成するステップと、
を備えていることを特徴とする多層配線構造を製造する方法。
【請求項１８】
各セットにおける前記第２の導電性ラインが、所定の間隔で互いに分離されていることを特徴とする請求項１７記載の方法。
【請求項１９】
基板を規定するステップと、
前記基板の上に第１の導電層を形成するステップと、
前記第１の導電層をパターニングし、第１の方向に延び、互いに平行な複数の第１の導電性ラインを形成するステップと、
前記第１の導電層上に絶縁層を形成するステップと、
前記絶縁層をパターニングし、前記絶縁層の中に開口部を形成し、前記第１の導電性ラインのそれぞれの一部を露出させるステップと、
前記絶縁層上に第２の導電層を形成し、前記開口部を埋めるステップと、
前記第２の導電層をパターニングし、前記第１の方向に直交する第２の方向に延びる複数の第２の導電性ラインと、前記第１の方向に延び、互いに平行な複数の第３の導電性ラインのセットであり、前記第３の導電性ラインの各セットが前記第１の導電性ラインの１つに対応する前記複数の第３の導電性ラインのセットを形成するステップと、
を備えていることを特徴とする多層配線構造を製造する方法。
【請求項２０】
各セットにおける前記第３の導電性ラインが、所定の間隔で互いに分離されていることを特徴とする請求項１９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概括的に言えば、多層相補型配線構造（multi-layered complementary wire structure）及びその製造方法に関し、より詳しく言えば、配線の抵抗を大幅に低減することができる多層相補型配線構造及びその製造方法に関する。
【背景技術】
【０００２】
マルチメディア技術における急速な発達とともに、進歩した周辺のオーディオビジュアル機器がユーザからますます要求される。ブラウン管（ＣＲＴ）又はイメージ管からなる従来のディスプレイは、小型で軽量な機器に対する現在の要求をもはや果たすことができない。近年、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイパネル（ＰＤＰ）、電界放出ディスプレイ（ＦＥＤ）など、多くのフラットパネルディスプレイ技術が順次開発され、ディスプレイ技術における標準となっている。
【０００３】
図１は、従来のディスプレイについての薄膜トランジスタのアレイプレート（array plate）の概略図を示す。図１を参照すると、薄膜トランジスタのアレイプレート１０は、マトリクス内に配置された複数の画素ユニット、すなわち、画素１８を備えている。画素１８のそれぞれが、薄膜トランジスタ１６を有し、画素１８は、互いに平行に横方向に形成された複数のゲートライン１４と、互いに平行に縦方向に形成された複数のデータライン１２によって分けられている。ゲートライン１４とデータライン１２とは、画素１８の薄膜トランジスタ１６に接続される。
【０００４】
図２は、従来のディスプレイについての画素の概略図を表す。図２を参照すると、各画素１８は、薄膜トランジスタ１６を有している。各ゲートライン１４は、薄膜トランジスタ１６のゲート２６に接続され、各データライン１２は、薄膜トランジスタ１６のソース２０及びドレイン２２に接続される。絶縁層（不図示）及び活性層２４が、ゲート２６、ソース２０及びドレイン２２の間に設けられる。また、各画素１８はさらに、画素電極２８を備え、該画素電極はドレイン２２に接続される。薄膜トランジスタ１６は、画素電極２８のためのスイッチデバイスとしての役目を果たす働きをする。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般的に、各ゲートライン１４と各データライン１２とは、異なる金属層に設けられる。ゲートライン１４とデータライン１２との重なった領域では、ゲートライン１４は、データライン１２に接続されず、図３に示すように、絶縁層３０によって周囲に絶縁されている。ディスプレイのサイズが大きくなるにつれて、ゲートラインとデータラインとはより長くなる。その結果、ゲートラインとデータラインとの全体の抵抗が増加し、望ましくない抵抗−容量の遅れ（ＲＣ遅延）を不都合に招き、ディスプレイ装置の動作速度に悪影響を及ぼし得る。
【０００６】
本発明は、先行技術についての制限及び欠点から生じる少なくとも１つの問題を取り除く構造及び方法に指向される。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によれば、基板と、第１の方向に互いに平行に延び、上記基板の上の第１の層に形成される複数の第１の導電性ライン(conductive line)と、上記第１の方向に直交する第２の方向に互いに平行に延び、上記第１の層の上の第２の層に形成される複数の第２の導電性ラインと、上記第１の方向に延び、上記第２の層に形成される複数の第３の導電性ラインのセット（set）であり、第３の導電性ラインの各セットが上記第１の導電性ラインの１つに対応する上記複数の第３の導電性ラインのセットと、上記第１の層と上記第２の層との間に形成される複数の導電性パス(conductive path)のセットであり、導電性パスの各セットが上記第１の導電性ラインの１つと第３の導電性ラインの１つのセットに対応し、対応する第１の導電性ラインを対応する第３の導電性ラインのセットに電気的に接続する上記複数の導電性パスのセットとを備えた多層配線構造が提供される。
【０００８】
一形態において、各セットにおける第３の導電性ラインは、所定の間隔で互いに分離されている。
【０００９】
また、本発明によれば、基板と、第１の方向に互いに平行に延び、上記基板の上の第１の層に形成される複数の第１の導電性ラインと、上記第１の方向に直交する第２の方向に互いに平行に延び、上記第１の層の上の第２の層に形成される複数の第２の導電性ラインと、上記第２の方向に延び、上記第１の層に形成される複数の第３の導電性ラインのセットであり、第３の導電性ラインの各セットが上記第２の導電性ラインの１つに対応する上記複数の第３の導電性ラインのセットと、上記第１の層と上記第２の層との間に形成される複数の導電性パスのセットであり、導電性パスの各セットが上記第２の導電性ラインの１つと第３の導電性ラインの１つのセットに対応し、対応する第２の導電性ラインを対応する第３の導電性ラインのセットに電気的に接続する上記複数の導電性パスのセットとを備えた多層配線構造が提供される。
【００１０】
更に、本発明によれば、基板と、第１の方向に互いに平行に延び、上記基板の上の第１の層に形成される複数のゲートラインと、上記第１の方向に直交する第２の方向に互いに平行に延び、上記第１の層の上の第２の層に形成される複数のデータラインと、上記基板の上に形成される画素ユニットのアレイであり、上記画素ユニットのそれぞれが上記ゲートラインの１つと上記データラインの１つとの交点の近くに配置される上記画素ユニットのアレイと、上記第１の方向に延び、上記第２の層に形成される複数の導電性ラインのセットであり、導電性ラインの各セットが上記ゲートラインの１つに対応する上記複数の導電性ラインのセットと、上記第１の層と上記第２の層との間に形成される複数の導電性パスのセットであり、導電性パスの各セットが上記ゲートラインの１つと導電性ラインの１つのセットに対応し、対応するゲートラインを対応する導電性ラインのセットに電気的に接続する上記複数の導電性パスのセットとを備えたディスプレイ装置が提供される。
【００１１】
また更に、本発明によれば、基板と、第１の方向に互いに平行に延び、上記基板の上の第１の層に形成される複数のゲートラインと、上記第１の方向に直交する第２の方向に互いに平行に延び、上記第１の層の上の第２の層に形成される複数のデータラインと、上記基板の上に形成される複数の画素ユニットであり、上記画素ユニットのそれぞれが上記ゲートラインの１つと上記データラインの１つとの交点の近くに配置される上記複数の画素ユニットと、上記第２の方向に延び、上記第１の層に形成される複数の導電性ラインのセットであり、導電性ラインの各セットが上記データラインの１つに対応する上記複数の導電性ラインのセットと、上記第１の層と上記第２の層との間に形成される複数の導電性パスのセットであり、導電性パスの各セットが上記データラインの１つと導電性ラインの１つのセットに対応し、対応するデータラインを対応する導電性ラインのセットに電気的に接続する上記複数の導電性パスのセットとを備えたディスプレイ装置が提供される。
【００１２】
また更に、本発明によれば、基板を規定するステップと、上記基板の上に第１の導電層を形成するステップと、上記第１の導電層をパターニング（patterning）し、第１の方向に延び、互いに平行な複数の第１の導電性ラインと、上記第１の方向に直交する第２の方向に延び、互いに平行な複数の第２の導電性ラインのセットであり、第２の導電性ラインの各セットが上記第１の導電性ラインの１つに対応する上記複数の第２の導電性ラインのセットとを形成するステップと、上記第１の導電層上に絶縁層を形成するステップと、上記絶縁層をパターニングし、上記絶縁層の中に開口部を形成し、上記第２の導電性ラインのそれぞれの一部を露出させるステップと、上記絶縁層上に第２の導電層を形成し、上記開口部を埋めるステップと、上記第２の導電層をパターニングし、上記第２の方向に延びる複数の第３の導電性ラインであり、上記第３の導電性ラインのそれぞれが第２の導電性ラインの１つのセットに対応する上記複数の第３の導電性ラインを形成するステップとを備えた多層配線構造を製造する方法が提供される。
【００１３】
また更に、本発明では、基板を規定するステップと、上記基板の上に第１の導電層を形成するステップと、上記第１の導電層をパターニングし、第１の方向に延び、互いに平行に複数の第１の導電性ラインを形成するステップと、上記第１の導電層上に絶縁層を形成するステップと、上記絶縁層をパターニングし、上記絶縁層の中に開口部を形成し、上記第１の導電性ラインのそれぞれの部分を露出させるステップと、上記絶縁層上に第２の導電層を形成し、上記開口部を埋めるステップと、上記第２の導電層をパターニングし、上記第１の方向に直交する第２の方向に延びる複数の第２の導電性ラインと、上記第１の方向に延び、互いに平行な複数の第３の導電性ラインのセットであり、上記第３の導電性ラインの各セットが上記第１の導電性ラインの１つに対応する上記複数の第３の導電性ラインのセットとを形成するステップとを備えた多層配線構造を製造する方法が提供される。
【００１４】
本発明の更なる特徴及び利点は、以下の説明に部分的に記述されており、その説明からある程度明らかとなる、すなわち、本発明の実施によって確認されるであろう。本発明の特徴及び利点は、添付した特許請求の範囲において、特に示された要素及びその組合せによって実現され達せられるであろう。
【００１５】
上述した概要及び以下の詳細な説明はともに、例示的なものであって説明のためのみのものであり、特許請求の範囲のように、本発明を限定するものではないことを理解すべきである。
【００１６】
この明細書に組み込まれ、その一部を構成する添付図は、本発明の原理を説明する働きをする説明とともに、本発明の一実施形態を表している。
【００１７】
本発明の本実施形態に対して詳細に言及されており、その一実施例が添付図に表されている。可能な限り、図面を通じて、同一参照番号を同一又は類似部品を指して使用する。
【発明を実施するための最良の形態】
【００１８】
本発明は、多層相補型の特徴を有する配線構造に関する。本発明の好ましい実施形態に係る説明は以下の通りである。本発明の説明をより明確で完全なものとするために、以下の説明と図４〜図９の図面が提供される。
【００１９】
図４は、本発明の好ましい実施形態に係るゲートラインの配線構造の断面図を表す。図４によると、本発明のディスプレイにおいてゲートラインとして使用される配線構造１００が、細長い主ライン（main line）２００と、一列に設けられ分離された複数の分岐ライン（branch line）２０２とを備えている。主ライン２００と分岐ライン２０２は、異なる層に設けられるので、分岐ライン２０２のそれぞれの２つの端部が、プラグ２０４によって主ライン２００に接続され、そのようにして、複数の溝（fillister）２０６を備えた二層歯状配線構造を形成する。
【００２０】
抵抗を計算するための式は、以下の通りである。
【００２１】
Ｒ＝ρ＊Ｌ／Ａ
【００２２】
ここで、Ｒは材料の抵抗を表し、ρは材料の抵抗率を表し、Ｌは配線の長さを表し、Ａは配線の断面積を表す。
【００２３】
アルミニウム（Ａｌ）及び銅（Ｃｕ）を使用して、従来の長い配線構造をそれぞれ製造する場合に、配線の全長が１０に等しく配線の断面積が１に等しいと仮定すると、得られる配線構造の抵抗が、以下の表１に記載される。
2006323333.tif 000003
【００２４】
更に、一例として、図４に示した構造をとり、アルミニウム（Ａｌ）及び銅（Ｃｕ）を使用して、本発明の二層歯状配線構造を製造する場合に、１つの溝２０６、１つの分岐ライン２０２及び２つのプラグ２０４を備えた主ライン２００を仮定し、主ライン２００の全長が１０に等しく、分岐ライン２０２の長さがｂに等しく、溝２０６の幅がａ（すなわち、１０−ｂ）に等しく、主ライン２００と分岐ライン２０２の断面積が共に１に等しいと仮定する。溝２０６の幅に対する分岐ライン２０２の長さの比を変化させる場合に、その全体の抵抗が以下の表２に記載される。
2006323333.tif 000004
【００２５】
従って、溝２０６に幅に対する分岐ライン２０２の長さの比がいくらであっても、本発明の二層歯状配線構造の抵抗は、従来の配線構造の抵抗より小さく、そのため、本発明は、溝２０６の幅に対する分岐ライン２０２の長さの比を限定するものではない。本発明の二層歯状配線構造では、主ライン２００と平行な分岐ライン２０２の割合が増加すると、すなわち、ｂ／ａの比が増加すると、全体の配線の抵抗が減少する。
【００２６】
本発明のゲートラインの配線構造がディスプレイに適用される場合に、ゲートラインに適合するデータラインとして使用される配線構造が、図５に表されている。ゲートラインとデータラインとの間で直角に交差した関係（perpendicular-crossed connection）を考慮しなければならないので、データラインとして使用される配線構造は、ゲートラインとして使用される配線構造と相補的なものとなる。図５によると、配線構造１０２は、長い主ライン２５０と、一列に設けられ分離された複数の分岐ライン２５２とを備える。分岐ライン２５２のそれぞれの２つの端部が、プラグ２５４によって主ライン２５０に接続され、そのようにして、複数の溝２５６を備えた二層歯状配線構造を形成する。図５の構造を、図４の構造と比較すると、図４の配線構造１００と図５の配線構造１０２とが対称的であることが分かる。
【００２７】
図６は、図５に示した配線構造と交差した図４に示した配線構造を示す概略三次元図である。図６によると、典型的なディスプレイでは、ゲートラインとデータラインとが、互いに直角で交差構造を形成し、そのようにして、マトリクス内に配置される画素ユニットを構成する。本発明では、ゲートラインとして使用される配線構造１００とデータラインとして使用される配線構造１０２とが交差して配置され、その結果、図４の溝２０６と図５の溝２５６とが基板３００上で互いに向かい合っている。すなわち、配線構造１００の主ライン２００と分岐ライン２５２とは、同一の層にあり、分岐ライン２５２はそれぞれ、主ライン２００の両側に位置付けられている。配線構造１０２の主ライン２５０と分岐ライン２０２とはすべてもう１つの層にある。
【００２８】
図７Ａから図８Ｃを参照すると、図７Ａから図８Ｃは、本発明の好ましい実施形態に係る配線構造を製造するためのプロセスを示す概略フロー図である。図６を同時に参照して、図７Ａから図７Ｃは、図６におけるI−I線に沿って切り取られた断面図であり、図８Ａから図８Ｃは、図６におけるII−II線に沿って切り取られた断面図である。
【００２９】
本発明の配線構造を形成するとき、材料層（material layer）３２０が、先ず、例えば堆積法によって基板３００上に形成される。導電性材料層３２０は、図７Ａ及び図８Ａに表されるように、例えばフォトリソグラフィやエッチングによって規定され、配線構造１００の主ライン２００及び配線構造１０２の分岐ライン２５２を形成する。
【００３０】
その後、絶縁層３５０が、例えば堆積法によって導電性材料層３２０及び基板３００を覆うように形成される。次に、絶縁層３５０は、図７Ｂ及び図８Ｂにそれぞれ表されるように、例えばフォトリソグラフィやエッチングによって規定され、絶縁層３５０内に複数のコンタクトホール３５４及び複数のコンタクトホール３５６を形成する。それぞれのコンタクトホール３５４は、配線構造１０２の分岐ライン２５２の一部を露出させ、コンタクトホール３５６は、配線構造１００の主ライン２００の一部を露出させる。
【００３１】
その次に、導電性材料層３６０が、例えば堆積法によって、絶縁層３５０を覆うとともに、コンタクトホール３５４及びコンタクトホール３５６を埋めるように形成される。複数のプラグ２５４及び複数のプラグ２０４は、コンタクトホール３５４及びコンタクトホール３５６内の導電性材料でそれぞれ形成される。次に、導電性材料層３６０は、図７Ｃ及び図８Ｃに表されるように、例えばフォトリソグラフィやエッチングによって規定され、配線構造１０２の主ライン２５０及び配線構造１００の分岐ライン２０２を形成する。
【００３２】
従って、図６に表されるもののように、二層相補型配線構造が、基板３００上に形成される。プラグ２０４及びプラグ２５４はすべて、配線構造１００の主ライン２００及び配線構造１０２の分岐ライン２５２と位置調整する必要があり、互いに分離されている。更に、配線構造１００の分岐ライン２０２はまた、プラグ２０４と位置調整することに加えて、配線構造１００の主ライン２００と位置調整する必要があり、配線構造１０２の主ライン２５０はまた、プラグ２５４と位置調整することに加えて、配線構造１０２の分岐ライン２５２と位置調整する必要がある。
【００３３】
図９は、本発明においてディスプレイに適用される配線構造の上面図を表す。図９によると、上記上面図から、下側にあり縦方向に平行にされる複数の主ライン２００と、より高いところにあり横方向に平行にされる複数の主ライン２５０とが明瞭に表されている。上記上面図から、主ライン２００と主ライン２５０とは、上面視で直角に交差して網状構造を形成し、網状構造の各格子が画素ユニット４００を表し、各画素ユニット４００は、薄膜トランジスタ４０２を備えている。主ライン２００と主ライン２５０とが上面視で交差し相互に接続した部分（cross-interconnected portion）を除いて、網状構造の残りの部分は、二層配線構造である。
【００３４】
例えば、上記交差し相互に接続した部分を除いて、主ライン２００のそれぞれは、主ライン２００より上にある（主ライン２５０と同一の層内に設けられた）複数の分岐ライン２０２を備え、主ライン２００は、プラグ２０４によって分岐ライン２０２に接続される。同様に、上記交差し相互に接続した部分を除いて、主ライン２５０のそれぞれは、主ライン２５０より上にある（主ライン２００と同一の層内に設けられた）複数の分岐ライン２５２を備え、主ライン２５０は、プラグ２５４によって分岐ライン２５２に接続される。
【００３５】
図９では、本発明の配線構造についての目的をより良く理解するためだけに、上部の配線構造における主ライン２５０の幅及び分岐ライン２０２の幅が、下部の配線構造における主ライン２００の幅及び分岐ライン２５２の幅より大きく描かれていることに注意すべきである。本発明の好ましい実施形態では、主ライン２５０、分岐ライン２０２、主ライン２００及び分岐ライン２５２を有する上記配線は、好ましくは、同一の幅を有するが、先の説明は、説明することを目的としたものであり、本発明の範囲を限定するものではない。
【００３６】
本発明の好ましい実施形態は、二層相補型配線構造及びその製造方法だけを開示するが、本発明の精神及び概念はまた、抵抗を低減する目的を得るために二層以上の層を有する他の多層配線構造に適用可能である。
【００３７】
本発明は、多層相補型配線構造及びその製造方法を開示する。例えば、絶縁層の材料、並びに配線の材料、形状及び長さを有する構造条件は、製品装置の要求に応じて変更可能である。アルミニウム、銅、クロム、及び／又はモリブデンが、典型的には、配線の材料として使用される。更に、多くの種類の薄膜トランジスタ構造が、画素ユニットに適用され、本発明において使用される薄膜トランジスタ構造の種類は限定されるものではない。
【００３８】
本発明の上記好ましい実施形態によれば、本発明を適用して、配線の抵抗を低減することができる。更に、抵抗についての同様の作用のために、多層相補型配線構造の適用は、配線の断面積を減少させることができ、それにより、画素ユニットの開口部比を増加させる。本発明の好ましい実施形態では、１２μｍ（マイクロメータ）の配線幅を有する二層相補型配線構造を使用することによって、本発明は、２０μｍの配線幅を有する従来の配線構造と同一の抵抗を得ることができる。長さ６０μｍ及び幅１４μｍを有する開口面積において、最初の開口面積は以下の通りである。
【００３９】
６０×１４０＝８４００（μｍ２）
【００４０】
しかし、本発明の適用では、開口面積は以下の通りとなる。
【００４１】
（６０＋８）×（１４０＋８）＝１００６４（μｍ２）
【００４２】
従って、開口部比の増加は以下の通りである。
【００４３】
（１００６４−８４００）／８４００×１００％＝１９．８％
【００４４】
その結果、本発明は、ディスプレイ製造技術において非常に有利である。
【００４５】
本発明の多層相補型配線構造は、ディスプレイ分野だけでなく、他の分野においても適用可能である。本発明の多層相補型配線構造が、他の分野に適用される場合、図６に示した配線構造１００及び配線構造１０２が、ゲートライン又はデータラインとして使用するものに限定するものではない。本発明が、例えば集積回路製造技術など、他の分野に適用される場合、抵抗を低減させることと限界寸法を減少させることの利点を得ることができる。従って、本発明は、ディスプレイ分野に限定されるものではない。
【００４６】
図１０Ａは、本発明の一実施形態に係る配線構造４００の概略斜視図である。配線構造４００は、第１の導電性ラインと、第１の導電性ラインに直交して配置される第２の導電性ラインとのアレイを有する。図１０Ａによると、第１の導電性ラインのそれぞれが、主ライン４１４、分岐ライン４２６及びプラグ４０８を備える。主ライン４１４は、基板４０２上の第１の層に形成される略一直線の連続したラインである。分岐ライン４２６は、第１の層の上の第２の層に形成され、互いに分離されている。分岐ライン４２６のそれぞれは、プラグ４０８を通じて主ライン４１４に接続される。第２の導電性ラインのそれぞれは、主ライン４２４を備え、該主ラインは、第２の層に形成される略一直線の連続したラインである。配線構造４００は、第２の導電性ライン４２４が分岐ライン又はプラグを何も備えていないことを除いて、図６に示した配線構造１０２と同様である。
【００４７】
図１０Ｂは、ＡＡ方向に沿って切り取られた図１０Ａに示す配線構造４００の概略断面図である。図１０Ｂによると、第２の導電性ライン４２４のそれぞれが、分岐ライン４２６の間に延びている。表２に関して既に述べたように、配線構造４００の抵抗は、比ｐ／ｑが増大するにつれて減少する。ここで、ｐは分岐ライン４２６の１つの長さを表し、ｑは１つの分岐ライン４２６を隣の分岐ラインと分離する間隔の距離を表す。
【００４８】
本発明の一実施形態に係る多層配線構造４００を製造する方法が、以下に論じられる。ガラス又はプラスティックで作られる基板４０２が規定される。第１の導電層が、例えば堆積法によって基板４０２の上に形成される。第１の導電層は、例えばフォトリソグラフィやエッチングによってパターニングされ、第１の方向に延び、互いに平行に複数の第１の導電性ライン４１４を形成する。絶縁層が、例えば堆積法によって、パターニングされた第１の導電層の上に形成される。第１の導電性ライン４１４のそれぞれが、絶縁層により互いに絶縁される。絶縁層は、パターニングされ、開口部を形成し、第１の導電性ライン４１４のそれぞれの部分を露出させる。上記開口部は、トレンチ（trench）、キャビティ（cavity）、ホール（hole）又はウェル（well）の形態をとり得る。その後、第２の導電層が、パターニングされた絶縁層の上に形成され、上記開口部を埋める。次に、第２の導電層が、パターニングされ、第１の方向に直交する第２の方向に延びる複数の第２の導電性ライン４２４と、第１の方向に延び、互いに平行な複数の第３の導電性ライン４２６のセットとを形成する。第３の導電性ライン４２６の各セットは、第１の導電性ライン４１４の１つに対応する。
【００４９】
図１１Ａは、本発明の別の実施形態に係る配線構造５００の概略斜視図である。配線構造５００は、第１の導電性ラインと、第１の導電性ラインに直交して配置される第２の導電性ラインとのアレイを有する。図１１Ａによると、第１の導電性ラインのそれぞれが、主ライン５１４を備え、該主ラインは、基板５０２上の第１の層に形成される略一直線の連続したラインである。第２の導電性ラインのそれぞれは、主ライン５２４、分岐ライン５１６及びプラグ５０８を備える。主ライン５２４は、第１の層の上の第２の層に形成される略一直線の連続したラインである。分岐ライン５１６は、第１の層に形成され、互いに分離されている。分岐ライン５１６のそれぞれは、プラグ５０８を通じて主ライン５２４に接続される。配線構造５００は、第１の導電性ライン５１４が分岐ライン又はプラグを何も備えていないことを除いて、図６に示した配線構造１０２と同様である。
【００５０】
図１１Ｂは、ＢＢ方向に沿って切り取られた図１１Ａに示す配線構造５００の概略断面図である。図１１Ｂによると、第１の導電性ライン５１４のそれぞれが、分岐ライン５１６の間に延びている。表２に関して既に述べたように、配線構造５００の抵抗は、比ｍ／ｎが増大するにつれて減少する。ここで、ｍは分岐ライン５１６の１つの長さを表し、ｎは１つの分岐ライン５１６を隣の分岐ラインと分離する間隔の距離を表す。
【００５１】
本発明の一実施形態に係る多層配線構造５００を製造する方法が、以下に論じられる。基板５０２が規定される。基板５０２の上に第１の導電層が形成される。第１の導電層は、パターニングされ、第１の方向に延び、互いに平行な複数の第１の導電性ライン５１４と、第１の方向に直交する第２の方向に延び、互いに平行な複数の第２の導電性ライン５１６のセットとを形成する。第２の導電性ライン５１６の各セットは、第１の導電性ライン５１４の１つに対応する。絶縁層が、パターニングされた第１の導電層上に形成される。絶縁層は、パターニングされ、開口部を形成し、第２の導電性ライン５１６のそれぞれの一部を露出させる。次に、第２の導電層が、パターニングされた絶縁層の上に形成され、上記開口部を埋める。その後、第２の導電層が、パターニングされ、第２の方向に延びる複数の第３の導電性ライン５２４を形成する。第３の導電性ライン５２４のそれぞれは、第２の導電性ライン５１６の１つのセットに対応する。
【００５２】
本発明の好ましい実施形態の上記開示は、例示及び説明の目的のために示されている。完全なもの、あるいは、本発明を開示された明確な形態に限定するものではない。本願明細書に記載される実施形態の多くの変形及び変更が、上記開示に照らして当業者に明らかとなるであろう。本発明の範囲は、ここに添付された特許請求の範囲及びその同等物によってのみ規定されるべきものである。
【００５３】
更に、本発明の代表的な実施形態を記述することで、明細書は、ステップの特定の順序として、本発明の方法及び／又はプロセスを提供している。しかし、その方法又はプロセスが、ここに記述しているステップの特定の順番に依存するものでない限り、その方法又はプロセスは、記述されるステップの特定の順序に限定されるべきものではない。当業者が理解するように、ステップの他の順序が可能であり得る。従って、この明細書に記述されるステップの特定の順番は、特許請求の範囲において限定するものと解釈すべきものではない。加えて、本発明の方法及び／又はプロセスに指向された特許請求の範囲は、記載された順番でステップを行うものに限定されるべきものではなく、当業者は、その順序を変えることができ、また、本発明の精神及び範囲内にあることを容易に理解できる。
【図面の簡単な説明】
【００５４】
【図１】従来のディスプレイについての薄膜トランジスタのアレイプレートの概略図である。
【図２】従来のディスプレイについての画素の概略図である。
【図３】ゲートラインとデータラインとが異なる層に設けられる従来の金属層構造の概略図である。
【図４】本発明の好ましい実施形態に係るゲートラインの配線構造の断面図を表す。
【図５】図４に示した配線構造に適合するデータラインの配線構造の断面図を表す。
【図６】図５の配線構造と交差した図４の配線構造を示す概略三次元図である。
【図７Ａ】本発明の好ましい実施形態に係る配線構造を製造するプロセスを示す概略フロー図であり、図６におけるＩ-Ｉ線に沿って切り取られた断面図である。
【図７Ｂ】本発明の好ましい実施形態に係る配線構造を製造するプロセスを示す概略フロー図であり、図６におけるＩ-Ｉ線に沿って切り取られた断面図である。
【図７Ｃ】本発明の好ましい実施形態に係る配線構造を製造するプロセスを示す概略フロー図であり、図６におけるＩ-Ｉ線に沿って切り取られた断面図である。
【図８Ａ】本発明の好ましい実施形態に係る配線構造を製造するプロセスを示す概略フロー図であり、図６におけるII-II線に沿って切り取られた断面図である。
【図８Ｂ】本発明の好ましい実施形態に係る配線構造を製造するプロセスを示す概略フロー図であり、図６におけるII-II線に沿って切り取られた断面図である。
【図８Ｃ】本発明の好ましい実施形態に係る配線構造を製造するプロセスを示す概略フロー図であり、図６におけるII-II線に沿って切り取られた断面図である。
【図９】ディスプレイに適用される本発明に係る配線構造の上面図を表す。
【図１０Ａ】本発明の一実施形態に係る配線構造の概略斜視図である。
【図１０Ｂ】ＡＡ方向に沿って切り取られた図１０Ａに示す配線構造の概略断面図である。
【図１１Ａ】本発明の別の実施形態に係る配線構造の概略斜視図である。
【図１１Ｂ】ＢＢ方向に沿って切り取られた図１１Ａに示す配線構造の概略断面図である。
【符号の説明】
【００５５】
１００、１０２、４００、５００  配線構造
２０４、２５４、４０８、５０８  プラグ
２０６、２５６  溝
３００、４０２、５０２  基板
３２０、３６０  材料層
３５０  絶縁層
３５４、３５６  コンタクトホール
４００  画素ユニット
４１４、５１４  第１の導電性ライン
４２４、５１６  第２の導電性ライン
４２６、５２４  第３の導電性ライン
【図１】
2006323333.tif 000005
【図２】
2006323333.tif 000006
【図３】
2006323333.tif 000007
【図４】
2006323333.tif 000008
【図５】
2006323333.tif 000009
【図６】
2006323333.tif 000010
【図７Ａ】
2006323333.tif 000011
【図７Ｂ】
2006323333.tif 000012
【図７Ｃ】
2006323333.tif 000013
【図８Ａ】
2006323333.tif 000014
【図８Ｂ】
2006323333.tif 000015
【図８Ｃ】
2006323333.tif 000016
【図９】
2006323333.tif 000017
【図１０Ａ】
2006323333.tif 000018
【図１０Ｂ】
2006323333.tif 000019
【図１１Ａ】
2006323333.tif 000020
【図１１Ｂ】
2006323333.tif 000021