(57)【要約】【課題】温度の変化や経年に伴う劣化が生じた場合であっても、駆動パルスのパルス幅と同じパルス幅の駆動回路出力を出力できる発光素子駆動回路、及びその発光素子駆動回路を備えた大型映像表示装置を提供する。【解決手段】ＬＥＤ３の発光・消光を指示するＭＰＵ駆動パルス１１と、駆動回路出力１２が駆動パルス補正回路８に入力される。駆動パルス補正回路８は、ＭＰＵ駆動パルス１１のパルス幅と駆動回路出力１２のパルス幅とが等しくなるように、ＭＰＵ駆動パルス１１を補正した補正駆動パルス１を出力する。駆動回路２は、補正駆動パルス１に基づいて駆動回路出力１２を出力する。そのため、駆動回路２に劣化が生じて駆動回路出力１２のパルス幅に変化が生じた場合であっても、その変化に応じてＭＰＵ駆動パルス１１のパルス幅を補正し、ＭＰＵ駆動パルス１１と同じパルス幅の駆動回路出力１２を出力することができる。【選択図】図１
2006173953.tif 000002
【特許請求の範囲】
【請求項１】
発光素子に接続された駆動回路と、
前記駆動回路への駆動パルスと前記駆動回路から前記発光素子へ出力される駆動回路出力とを受け、前記駆動パルスのパルス幅と前記駆動回路出力のパルス幅とが等しくなるように、前記駆動パルスのパルス幅を補正して前記駆動回路へ与える駆動パルス補正回路と、
を備えることを特徴とする発光素子駆動回路。
【請求項２】
前記駆動パルス補正回路は、前記駆動回路出力の前記駆動パルスに対するディレイだけ前記駆動パルスを無効化することを特徴とする請求項１に記載の発光素子駆動回路。
【請求項３】
前記駆動パルス補正回路は、
ディレイ測定回路と、
前記ディレイ測定回路の出力に一端が接続され、他端が接地されたコンデンサと、
前記一端に入力が接続された駆動パルス生成回路と、
を備え、
前記ディレイ測定回路は、前記ディレイだけ出力電流を出力して前記コンデンサを充電し、
前記駆動パルス生成回路は、前記駆動パルスを受け、前記コンデンサを放電しかつ前記コンデンサの電位を検出し、前記コンデンサが所定の電位に下がるまで前記駆動パルスを無効化することを特徴とする請求項２に記載の発光素子駆動回路。
【請求項４】
前記ディレイ測定回路は、前記コンデンサの一端に接続された電流制御手段を備え、
前記電流制御手段により前記出力電流を制御し、
前記駆動パルス補正回路は、前記コンデンサの一端に接続された抵抗を備え、
前記抵抗により前記放電を制御することを特徴とする請求項３に記載の発光素子駆動回路。
【請求項５】
前記電流制御手段は抵抗であることを特徴とする請求項４に記載の発光素子駆動回路。
【請求項６】
前記電流制御手段は定電流回路であることを特徴とする請求項４に記載の発光素子駆動回路。
【請求項７】
前記発光素子駆動回路は、前記発光素子の色毎に設けられた請求項１から６の何れかに記載の発光素子駆動回路。
【請求項８】
請求項１から７の何れかに記載の発光素子駆動回路と、
アレイ状に配列された複数の前記発光素子と、
を備えることを特徴とする大型映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を駆動する発光素子駆動回路、及びその発光素子駆動回路を備える大型映像表示装置に関するものである。
【背景技術】
【０００２】
ＬＥＤ等の発光素子を使用した大型映像表示装置において、駆動回路は、コントローラＭＰＵ（Micro Processing Unit）から出力される駆動パルスに基づいて駆動回路出力を生成し、発光素子を駆動する。駆動回路は、十分な性能を保持する範囲内では、駆動パルスのパルス幅（Ｗ）と同じパルス幅の駆動回路出力を出力してＬＥＤを発光する。
【０００３】
しかし、駆動回路の性能限界付近では、駆動回路出力にディレイ（ΔＷ）が生じ、駆動パルスのパルス幅（Ｗ）より長いパルス幅（Ｗ＋ΔＷ）の駆動回路出力が出力され、ディレイだけ発光素子を長く駆動してしまう、という問題があった。
【０００４】
そこで、特許文献１に開示された先行技術では、駆動パルスよりディレイだけ短くパルス幅が補正された補正パルス（パルス幅：Ｗ−ΔＷ）を出力するワンショットマルチバイブレータ回路と、ＡＮＤゲートが駆動回路に付加されている。
【０００５】
コントローラＭＰＵは、ＡＮＤゲートにパルス幅Ｗの駆動パルスを出力すると同時に、ワンショットマルチバイブレータ回路に補正パルスの出力を指示する。
ワンショットマルチバイブレータ回路は、補正パルスをＡＮＤゲートに出力する。ＡＮＤゲートは、駆動パルスと補正パルスのＡＮＤ（論理積）を演算し、パルス幅（Ｗ−ΔＷ）の駆動パルスを駆動回路へ出力する。
【０００６】
パルス幅（Ｗ−ΔＷ）の駆動パルスが入力されると、駆動回路ではディレイΔＷを生じるので、駆動回路から出力される駆動回路出力のパルス幅はＷとなる。
【０００７】
以上説明したように、特許文献１では、ワンショットマルチバイブレータ回路とＡＮＤゲートを駆動回路に付加することで、駆動パルスのパルス幅と同じパルス幅の駆動回路出力が出力できるように構成されている。
なお、駆動回路の出力を補正するために付加された回路を含めて発光素子駆動回路と称する。
【０００８】
【特許文献１】特開平４−７９５６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の発光素子駆動回路は、以上のように構成されているので、補正後の駆動パルスのパルス幅は、ワンショットマルチバイブレータ回路により予め設定され、固定されている。そのため、温度変化や経年に伴う駆動回路の劣化により駆動回路出力に変化が生じた場合に、その変化に応じて駆動パルスのパルス幅を補正することは困難であった。その結果、駆動回路の劣化が生じた場合に、駆動パルスのパルス幅と同じパルス幅の駆動回路出力を出力することはできなかった。
【００１０】
そこで、本発明の目的は、温度の変化や経年に伴う劣化が生じた場合であっても、駆動パルスのパルス幅と同じパルス幅の駆動回路出力を出力できる発光素子駆動回路、及びその発光素子駆動回路を備えた大型映像表示装置を提供することである。
【課題を解決するための手段】
【００１１】
請求項１に記載の発明は、発光素子に接続された駆動回路と、前記駆動回路への駆動パルスと前記駆動回路から前記発光素子へ出力される駆動回路出力とを受け、前記駆動パルスのパルス幅と前記駆動回路出力のパルス幅とが等しくなるように、前記駆動パルスのパルス幅を補正して前記駆動回路へ与える駆動パルス補正回路と、を備えることを特徴とする。
【発明の効果】
【００１２】
請求項１に記載の発明によれば、駆動パルスのパルス幅と駆動回路出力のパルス幅が等しくなるように、駆動回路出力に応じて、駆動パルス補正回路により駆動パルスを補正している。そのため、駆動回路に劣化が生じて、駆動回路出力のパルス幅に変化が生じた場合であっても、その変化に応じて駆動パルスを補正することができる。その結果、駆動回路に劣化が生じても、駆動パルスのパルス幅と同じパルス幅の駆動回路出力を出力することができる。
【発明を実施するための最良の形態】
【００１３】
＜実施の形態１＞
図１は、本実施の形態に係る発光素子駆動回路の構成を示すブロック図である。
大型映像表示装置は、アレイ状に配列された複数の発光素子からなる映像表示ユニットを複数個用いて、一つの大型映像を表示できるように構成されている。そして、図１は、映像ユニットを構成する一つの発光素子３と、その発光素子３に接続された発光素子駆動回路を示している。
【００１４】
駆動回路２の出力がＬＥＤ（Light Emitting Diode：発光素子）３のカソード、及び駆動パルス補正回路８の第１入力に接続されている。駆動パルス補正回路８の第２入力には、コントローラＭＰＵ（図示せず）の出力が接続されている。また、ＬＥＤ３のアノードには電源４が接続されている。そして、駆動回路２の入力には駆動パルス補正回路８の出力が接続されている。
【００１５】
コントローラＭＰＵは、ＬＥＤの発光・消光を指示するＭＰＵ駆動パルス（駆動パルス）１１を駆動パルス補正回路８へ出力する。
駆動パルス補正回路８は、駆動回路２へのＭＰＵ駆動パルス１１と前記駆動回路２の出力である駆動回路出力１２を受け、前記ＭＰＵ駆動パルス１１のパルス幅と前記駆動回路出力１２のパルス幅とが等しくなるように、前記ＭＰＵ駆動パルス１１のパルス幅を補正して補正駆動パルス１を出力する。
駆動回路２は、補正駆動パルス１に基づいてＬＥＤ３を駆動するための駆動回路出力１２を生成して出力する。
【００１６】
次に図２を参照して駆動パルス補正回路８の構成について詳細に説明する。図２は、駆動パルス補正回路８の構成を示すブロック図である。
コントローラＭＰＵ（図示せず）の出力がディレイ測定回路１４の第１入力、及び駆動パルス生成回路１５の第１入力に接続されている。ディレイ測定回路１４の第２入力には、駆動回路２の出力が接続されている。そして、ディレイ測定回路１４の出力が駆動パルス生成回路１５の第２入力に接続されている。ディレイ測定回路１４の出力、及び駆動パルス生成回路１５の第２入力と、コンデンサ１３の一端が接続点１６で接続され、他端は接地されている。
【００１７】
ディレイ測定回路１４は、ＭＰＵ駆動パルス１１及び駆動回路出力１２が入力されると、ＭＰＵ駆動パルス１１のパルス幅Ｗと駆動回路出力１２のパルス幅（Ｗ＋ΔＷ）を比較し、駆動回路出力１２のＭＰＵ駆動パルス１１に対するディレイΔＷの間、電流（出力電流）Ｉｃをコンデンサ１３へ出力する。
【００１８】
ここで、ディレイΔＷは、入力されたＭＰＵ駆動パルス１１に対して、出力される駆動回路出力１２の出力の遅れに対応している。このディレイΔＷのため、例えば、ＭＰＵ駆動パルス１１がオン状態からオフ状態に遷移しているにもかかわらず、ディレイΔＷだけ遅れて、駆動回路出力１２はオン状態からオフ状態に遷移する。
【００１９】
駆動パルス生成回路１５は、ＭＰＵ駆動パルス１１が入力されると、コンデンサ１３の電圧Ｖｃの電位を検出するとともに、コンデンサ１３に充電された電荷を電流（放電電流）Ｉｐとして放電し、コンデンサ１３の電圧Ｖｃが所定電圧以下になるまでＭＰＵ駆動パルス１１を無効化する。
ここで、電流Ｉｐは、コンデンサ１３の放電開始から電圧Ｖｃが所定電圧以下になる時間と、ディレイΔＷが等しくなるように調整されている。
【００２０】
次に、図１から図３を参照して本実施の形態に係る発光素子駆動回路の動作について説明する。
図３は、本実施の形態に係る発光素子駆動回路の動作波形を示す波形図である。ＭＰＵ駆動パルス１１が２回（以下、最初のパルスを第１パルス、２回目のパルスを第２パルスと称する。）発生した場合に、未補正の駆動回路出力（未補正駆動回路出力）１２、補正駆動パルス１、補正後の駆動回路出力（補正後駆動回路出力）１２、ディレイ測定回路１４の出力（ディレイ測定回路出力）、及び電圧Ｖｃの時間変化を示している。ここで、未補正駆動回路出力１２とは、駆動パルス補正回路８によってＭＰＵ駆動パルス１１が補正されなかった場合の駆動回路出力１２である。
【００２１】
ＭＰＵ駆動パルス１１は、パルス幅がＷで示され、ＯＮ状態（ＬＥＤの発光を指示する状態）をＨｉｇｈ（Ｈ）レベルに、ＯＦＦ状態（ＬＥＤの消光を指示する状態）をＬｏｗ（Ｌ）レベルとしている。
【００２２】
未補正駆動回路出力１２は、前述したように駆動パルス補正回路８においてＭＰＵ駆動パルス１１の補正が行われなかった場合に対応している。そのため、駆動回路２で発生するディレイΔＷにより、未補正駆動回路出力１２のパルス幅は、（Ｗ＋ΔＷ）となっている。
【００２３】
ここで駆動回路出力１２は、ＯＦＦ状態はＨレベルに、ＯＮ状態はＬレベルに対応する。このように対応することで、駆動回路出力１２がＯＮ状態のときは、電圧レベルはＬレベルなのでＬＥＤに電流が流れて発光し、ＯＦＦ状態のときは、電圧レベルはＨレベルとなり電流は流れず消光する。
【００２４】
補正駆動パルス１は、駆動パルス生成回路１５の出力である。第１パルスのパルス幅はＷであり、第２パルスのパルス幅は、補正されて（Ｗ−ΔＷ）となっている。そして、ＯＮ状態にはＨレベルが、ＯＦＦ状態にはＬレベルが対応している。
【００２５】
補正後駆動回路出力１２の第１パルスは、駆動回路２によって生じるディレイΔＷによりパルス幅（Ｗ＋ΔＷ）となっている。第２パルスは、補正された駆動パルス１が入力されるため、パルス幅Ｗとなっている。
【００２６】
ディレイ測定回路出力は、ＭＰＵ駆動パルス１１がＯＦＦ状態、かつ補正後の駆動回路出力１２がＯＮ状態のときＯＮ状態となり、電流Ｉｐを出力する。それ以外の状態ではＯＦＦ状態であり、電流Ｉｐを出力しない。
【００２７】
電圧Ｖｃは、ディレイ測定回路出力がＯＮ状態のとき、充電を開始し、ＬレベルからＨレベルへ電位が上昇する。また、ＭＰＵ駆動パルス１１がＬレベルからＨレベルに遷移すると、放電を開始する。
【００２８】
まず、ＭＰＵ駆動パルス１１から第１パルスが駆動パルス補正回路８に入力される。そして第１パルスは、駆動パルス補正回路８を構成する駆動パルス生成回路１５に入力される。駆動パルス生成回路１５は、コンデンサ１３の電圧Ｖｃを検出する。
【００２９】
第１パルス入力時には、コンデンサ１３は充電されていないため電圧ＶｃはＬレベルである。そのため、駆動パルス生成回路１５は、ＭＰＵ駆動パルス１１と同一のパルス幅Ｗの駆動パルス１を出力する。駆動回路２は、駆動パルス１に基づいて駆動回路出力１２を出力する。このとき、ディレイが生じるため駆動回路出力１２のパルス幅は（Ｗ＋ΔＷ）となっている（補正後駆動回路出力１２の第１パルス参照）。
【００３０】
ディレイ測定回路１４には、駆動回路出力１２及びＭＰＵ駆動パルス１１が入力され、ディレイ測定回路１４はそれらを比較する。そして、ＭＰＵ駆動パルス１１がＯＦＦかつ駆動回路出力１２がＯＮであるディレイΔＷの間、電流Ｉｃをコンデンサ１３に出力する。この電流Ｉｃにより、コンデンサ１３は充電され、電圧ＶｃはＬレベルからＨレベルへ上昇する。
【００３１】
次に、ＭＰＵ駆動パルス１１の第２パルスが入力された場合の動作について説明する。ＭＰＵ駆動パルス１１の第２パルスは、駆動パルス生成回路１５及びディレイ測定回路１４に入力される。駆動パルス生成回路１５は、電圧Ｖｃを検出する。ＭＰＵ駆動パルス１１の第１パルス発生時にコンデンサ１３は充電されているため、電圧Ｖｃの電位はＨレベルにある。
【００３２】
駆動パルス生成回路１５では、ＭＰＵ駆動パルス１１がＨレベルになると同時にコンデンサ１３の放電を行う。そして、電圧ＶｃがＬレベルになるまでの間、補正駆動パルス１がＨレベルになるのを遅延（無効化）させる。この処理により補正駆動パルス１のパルス幅は（Ｗ−ΔＷ）となる。
【００３３】
パルス幅（Ｗ−ΔＷ）の補正駆動パルス１が駆動回路２に入力されるので、駆動回路２においてディレイΔＷが生じても、パルス幅Ｗの駆動回路出力１２を出力することができる（補正後駆動回路出力１２の第２パルス参照）。
【００３４】
ディレイ測定回路１４には、ＭＰＵ駆動パルス１１と補正後の駆動回路出力１２が入力されている。駆動回路出力１２のパルス幅はＷに補正されているが、ＭＰＵ駆動パルス１１に比べて、ΔＷ遅れてＨレベルからＬレベルに遷移している。そのため、ＭＰＵ駆動パルス１１及び駆動回路出力１２がともにＬレベルであるディレイΔＷの間、コンデンサ１３が再び充電される。
【００３５】
ＭＰＵ駆動パルス１１の第３パルス以降は、同様の動作により、パルス幅Ｗに補正された駆動回路出力１２が出力される。
【００３６】
以上の構成を備えているので、駆動回路２に劣化が生じて、駆動回路出力１２のパルス幅に変化が生じた場合であっても、駆動パルス補正回路８は、その変化に応じてＭＰＵ駆動パルス１１を補正することができる。その結果、本実施の形態に係る発光素子駆動回路は、駆動回路２に劣化が生じても、ＭＰＵ駆動パルス１１のパルス幅と同じパルス幅の駆動回路出力１２を出力することができる。
【００３７】
また、駆動パルス補正回路８は、ＭＰＵ駆動パルス１１と駆動回路出力１２を受け、駆動回路出力１２のＭＰＵ駆動パルス１１に対するディレイΔＷだけ、ＭＰＵ駆動パルス１１のパルス幅を無効化して、パルス幅（Ｗ−ΔＷ）の補正駆動パルス１を駆動回路２へ出力している。
【００３８】
そのため、駆動回路２に劣化が生じ、駆動回路出力１２のパルス幅が変化した場合であっても、その変化に基づいてディレイΔＷを算出し、ＭＰＵ駆動パルス１１を補正できる。
【００３９】
さらに、駆動パルス補正回路８は、駆動回路出力１２のディレイを測定し、その時間をコンデンサ１３の電荷量として蓄積する。そして、次のＭＰＵ駆動パルス１１が発生したときには、コンデンサ１３の電圧を検出するとともに、コンデンサ１３に充電された電荷を放電し、コンデンサ１３の電圧がＬレベルになるまでの時間を使ってＭＰＵ駆動パルス１１を補正している。
【００４０】
その結果、駆動回路２に劣化が生じてディレイが変化した場合であっても、その変化分はコンデンサ１３の電荷量が変化することで調整されるので、駆動回路２の劣化に対応してＭＰＵ駆動パルス１１を補正できる。
【００４１】
＜実施の形態２＞
図４、図５は、本実施の形態に係る発光素子駆動回路を構成するディレイ測定回路１４、駆動パルス生成回路１５の回路図である。
以下、ディレイ測定回路１４の内部構成について図４を用いて詳細に説明する。ＮＯＲ回路２１の一方の入力に駆動回路出力１２が入力されている。そして他方の入力にはＭＰＵ駆動パルス１１が入力されている。
【００４２】
ＮＯＲ回路２１の出力はＭＯＳトランジスタ２０のゲート（Ｇ）に接続されている。ｎＭＯＳトランジスタ２０のソース（Ｓ）は接地され、ドレイン（Ｄ）は抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、抵抗Ｒ４の一端及びｐｎｐトランジスタ１７のベース（Ｂ）に接続されている。抵抗Ｒ４の他端は、電源５及びｐｎｐトランジスタ１７のエミッタ（Ｅ）に接続されている。ｐｎｐトランジスタ１７のコレクタ（Ｃ）は抵抗Ｒ１（電流制御手段）の一端に接続され、抵抗Ｒ１の他端はコンデンサ１３（図２参照）の一端に接続されている。
【００４３】
ＮＯＲ回路２１は、ＭＰＵ駆動パルス１１及び駆動回路出力１２が入力されると、ＭＰＵ駆動パルス１１がＬレベル（ＯＦＦ状態）及び駆動回路出力１２がＬレベル（ＯＮ状態）のときのみ、Ｈレベルの信号をｎＭＯＳトランジスタ２０のゲートへ出力する。
【００４４】
ｎＭＯＳトランジスタ２０はＨレベルの信号がゲートに印加されると、ＯＦＦ状態からＯＮ状態に遷移する。
【００４５】
そして、電源５から抵抗Ｒ４、抵抗Ｒ３及びｎＭＯＳトランジスタ２０を介して電流が流れ始める。ｐｎｐトランジスタ１７のエミッタ‐ベース間は順方向にバイアスされ、ｐｎｐトランジスタ１７はオフ状態からオン状態に遷移する。そして電源５からｐｎｐトランジスタ１７、及び抵抗Ｒ１を介して電流Ｉｃが流れ、コンデンサ１３の充電を開始する。
【００４６】
駆動回路出力１２及びＭＰＵ駆動パルス１１がＬレベル以外の場合、例えば駆動回路出力１２がＬレベル（ＯＮ状態）からＨレベル（ＯＦＦ状態）に遷移すると、ＮＯＲ回路２１はＬレベルの信号をＭＯＳトランジスタ２０のゲートに出力する。ＭＯＳトランジスタ２０はＯＮ状態からＯＦＦ状態に遷移する。そしてｐｎｐトランジスタ１７がＯＮ状態からＯＦＦ状態に遷移し、電流Ｉｃの出力を止める。
【００４７】
以上から、ディレイ測定回路１４は、ＭＰＵ駆動パルス１１がＬレベル（ＯＦＦ状態）、駆動回路出力１２がＬレベル（ＯＮ状態）の期間のみ電流Ｉｃを出力するように動作する。また電流Ｉｃの大きさは抵抗Ｒ１により制御され、ディレイΔＷの間にコンデンサ１３に充電される電荷量は抵抗Ｒ１により容易に調整することができる。
【００４８】
次に、駆動パルス生成回路１５の内部構成を図５により詳細に説明する。
抵抗Ｒ２の一端が、コンデンサ１３（図２参照）の一端及びインバータ２６の入力に接続されている。抵抗Ｒ２の他端はｎＭＯＳトランジスタ２４のドレイン（Ｄ）に接続されている。ｎＭＯＳトランジスタ２４のソース（Ｓ）は接地されている。
【００４９】
インバータ２６の出力はＡＮＤ回路２５の一方の入力に接続されている。ＡＮＤ回路２５の他方の入力には、ＭＰＵ駆動パルス１１が入力されている。ＭＰＵ駆動パルス１１はｎＭＯＳトランジスタ２４のゲート（Ｇ）へも入力されている。そしてＡＮＤ回路２５の出力は、駆動回路２（図１）の入力に接続されている。
【００５０】
次に、駆動パルス生成回路１５の動作について説明する。
ＡＮＤ回路２５の一方の入力には、ＭＰＵ駆動パルス１１が入力されている。そしてＡＮＤ回路２５の他方の入力には、インバータ２６を介してコンデンサ１３の電圧Ｖｃが入力されている。そのため、ＡＮＤ回路２５の他方の入力には、コンデンサ１３が充電されて電圧ＶｃがＨレベルのときはＬレベルの信号が入力され、電圧ＶｃがＬレベルのときには、Ｈレベルの信号が入力される。
【００５１】
まず、ＭＰＵ駆動パルス１１がＬレベル（ＯＦＦ状態）のときは、電圧Ｖｃの状態によらずＡＮＤ回路２５の出力（補正駆動パルス１）はＬレベル（ＯＦＦ状態）となる。
次にＭＰＵ駆動パルス１１がＬレベルからＨレベル（ＯＮ状態）に遷移すると、ｎＭＯＳトランジスタ２４のゲートにＨレベルの信号が入力され、ｎＭＯＳトランジスタ２４はオフ状態からオン状態に遷移する。
【００５２】
コンデンサ１３が充電されていない場合には、電流Ｉｐは流れず、Ｈレベルの信号がインバータ２６を介してＡＮＤ回路２５に入力される。その結果、ＡＮＤ回路２５はＨレベルの補正駆動パルス１を出力する。
【００５３】
コンデンサ１３が充電されている場合には、ＭＰＵ駆動パルス１１がＬレベルからＨレベルに遷移しても、Ｌレベルの信号がインバータ２６を介してＡＮＤ回路２５の他方の入力に入力されている。そのため、ＡＮＤ回路２５はＬレベルの補正駆動パルス１を出力し続ける。
【００５４】
また、ＨレベルのＭＰＵ駆動パルス１１が入力されると、ＭＯＳトランジスタ２４がＯＦＦ状態からＯＮ状態に遷移し、抵抗Ｒ２を介して電流Ｉｐが流れ始める。電流Ｉｐが流れると徐々に電圧Ｖｃの電位が下がる。
【００５５】
そして所定時間経過後、インバータ２６の閾値電圧より小さくなると、インバータ２６を介してＨレベルの信号がＡＮＤ回路２５の他方の入力に入力される。ＡＮＤ回路２５の両方の入力にＨレベルの信号が入力され、Ｈレベルの補正駆動パルス１を出力する。そしてＭＰＵ駆動パルス１１が再びＬレベルの信号になると、補正駆動パルス１はＬレベルの出力となる。
【００５６】
以上まとめると、駆動パルス生成回路１５は、ＭＰＵ駆動パルス１１が入力されると、コンデンサ１３が放電される時間（ΔＷ）は、Ｈレベルの信号を出力せず、Ｌレベルの信号を出力する。すなわち、駆動パルス生成回路１５は、ＭＰＵ駆動パルス１１のパルス幅Ｗより短いパルス幅（Ｗ−ΔＷ）の信号を生成して出力する。ここで放電時間は抵抗Ｒ２を調整することにより容易に設定できる。また、コンデンサ１３が充電されていないときは、ＭＰＵ駆動パルス１１と同一の信号を補正駆動パルス１として出力する。
【００５７】
本実施の形態に係る発光素子駆動回路は、以上の構成を備えているので、駆動回路出力１２のディレイに応じてコンデンサ１３に充電する電荷量を抵抗Ｒ１によって容易に決めることができる。また、コンデンサ１３に充電された電荷量に対応する、ＭＰＵ駆動パルス１１を無効化する時間を抵抗Ｒ２によって容易に決めることができる。そのため、ＭＰＵ駆動パルス１１を無効化する時間をディレイΔＷに等しくなるように容易に調整することができる。
【００５８】
＜実施の形態３＞
図６は、本実施の形態に係る発光素子駆動回路に用いられるディレイ測定回路１４の構成を示す回路図である。
本実施の形態に係るディレイ測定回路１４は、実施の形態２に示したディレイ測定回路１４を構成する抵抗Ｒ１（図４参照）に代えて定電流回路１８が用いられている。定電流回路１８は、例えば定電流ダイオードを用いて構成されている。
その他の構成は、実施の形態２と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
【００５９】
図７，８は、抵抗Ｒ２を用いたＣＲ回路の場合と、定電流回路１８を用いた場合のそれぞれについて、コンデンサ１３の充放電時の電圧変化を示す波形図である。また図中に示した破線ＶＭは、インバータ回路２６の閾値電圧を示している。
【００６０】
図６に示したディレイ測定回路１４では、定電流回路１８により電流Ｉｃを制限する。そうして、駆動回路出力１２のディレイをコンデンサ１３に蓄積される電荷量に対応させる。
【００６１】
図７，８に示すように、コンデンサ１３の電圧Ｖｃの変化は、ＣＲ回路構成では放物線状であるが、定電流回路１８を用いた場合は、ほぼ線形となる。
【００６２】
本実施の形態に係るディレイ測定回路１４は、駆動回路２の駆動回路出力１２のディレイをコンデンサ１３の電荷量に対応させ、コンデンサ１３の電荷量を駆動パルス１の補正時間に対応させることができる。その結果、実施の形態３におけるＣＲ回路を用いた構成と同様の効果を有する。
【００６３】
＜実施の形態４＞
図９は、本実施の形態に係る発光素子駆動回路の構成を示すブロック図である。本実施の形態では、ＬＥＤの色毎に駆動パルス補正回路８を設けている。
赤色のＬＥＤ３Ｒ、緑色のＬＥＤ３Ｇ、青色のＬＥＤ３Ｂのアノードに電源４がそれぞれ接続されている。ＬＥＤ３Ｒのカソードには、駆動回路２の出力端子が接続されている。駆動回路２の入力端子には、駆動パルス補正回路８の出力端子が接続されている。ＬＥＤ３Ｇ，３Ｂも同様に、駆動回路２及び駆動パルス補正回路８がそれぞれ接続されている。
【００６４】
駆動パルス補正回路８の入力端子には、コントローラＭＰＵ（図示せず）が接続され、ＭＰＵ駆動パルス１１が入力されている。各駆動回路２は、ＬＥＤ３Ｒ〜３Ｂのそれぞれに駆動回路出力１２を出力する。駆動回路出力１２は、駆動回路補正回路８へも入力されている。
【００６５】
図１０は、本実施の形態に係る発光素子駆動回路の動作波形を示す図である。
図１０に示すように、ＭＰＵ駆動パルス１１の第１波形に応じて出力される駆動回路出力１２のディレイ（ΔＷＲ〜ΔＷＢ）は色毎に異なる。これは、ＬＥＤの色毎に駆動電流が異なるためである。
【００６６】
図９に示すように、本実施の形態に係る発光素子駆動回路では、色毎に駆動パルス補正回路８を備えているので、ＭＰＵ駆動パルス１１の第２パルスの入力時には、全ての色で駆動回路出力１２のパルス幅はＷに補正されている。
【００６７】
本実施の形態に係る発光素子駆動回路は、ＬＥＤの色毎に駆動パルス補正回路８を設けている。そのため、色毎に駆動パルス１の補正時間を決めることができ、補正の精度を向上することができる。
【００６８】
ＬＥＤは、色毎に駆動回路出力１２の駆動電流が異なり、駆動電流に対応して駆動回路２の出力のディレイが変化する。このため、色毎に駆動パルス補正回路８を設けることで、色毎により効果的な補正時間を設けることができる。
【図面の簡単な説明】
【００６９】
【図１】実施の形態１に係る発光素子駆動回路の構成を示すブロック図である。
【図２】実施の形態１に係る駆動パルス補正回路の構成を示すブロック図である。
【図３】実施の形態１に係る発光素子駆動回路の動作波形を示す波形図である。
【図４】実施の形態２に係るディレイ測定回路の構成を示す回路図である。
【図５】実施の形態２に係る駆動パルス生成回路の構成を示す回路図である。
【図６】実施の形態３に係る駆動パルス生成回路の構成を示す回路図である。
【図７】実施の形態２に係る駆動パルス補正回路におけるコンデンサの充放電時の電圧変化を示す波形図である。
【図８】実施の形態３に係る駆動パルス補正回路におけるコンデンサの充放電時の電圧変化を示す波形図である。
【図９】実施の形態４に係る発光素子駆動回路の構成を示すブロック図である。
【図１０】実施の形態４に係る発光素子駆動回路の動作波形を示す波形図である。
【符号の説明】
【００７０】
１  補正駆動パルス、２  駆動回路、３  ＬＥＤ、４  電源、８  駆動パルス補正回路、１１  ＭＰＵ駆動パルス、１２  駆動回路出力、１３  コンデンサ、１４  ディレイ測定回路、１５  駆動パルス生成回路。
【図１】
2006173953.tif 000003
【図２】
2006173953.tif 000004
【図３】
2006173953.tif 000005
【図４】
2006173953.tif 000006
【図５】
2006173953.tif 000007
【図６】
2006173953.tif 000008
【図７】
2006173953.tif 000009
【図８】
2006173953.tif 000010
【図９】
2006173953.tif 000011
【図１０】
2006173953.tif 000012