(57)【要約】【課題】本発明は、半導体素子のリッジ部上に所望の膜厚の電極層を確保でき、半導体素子の特性を維持することが可能な半導体装置を提供することを目的とする。【解決手段】リッジ部２を有するレーザダイオードチップ１（半導体素子）と、レーザダイオードチップ１のリッジ部２を有する面上に形成され、リッジ部２の高さよりも厚い膜厚のＡｕ電極層３と、Ａｕ電極層３上に形成されるＰｔ金属層４と、レーザダイオードチップ１を保持するサブマウントと６、Ｐｔ金属層４とサブマウント６とを接合するＡｕＳｎはんだ５（接合材）とを備え、Ｐｔ金属層４は、Ａｕ電極層３に比べてＡｕＳｎはんだ５（接合材）が拡散し難い材料である。【選択図】図２
2006173371.tif 000002
【特許請求の範囲】
【請求項１】
リッジ部を有する半導体素子と、
前記半導体素子の前記リッジ部を有する面上に形成され、前記リッジ部の高さよりも厚い膜厚の電極層と、
前記電極層上に形成される金属層と、
前記半導体素子を保持するサブマウントと、
前記金属層と前記サブマウントとを接合する接合材とを備え、
前記金属層は、前記電極層に比べ前記接合材が拡散し難い材料であることを特徴とする半導体装置。
【請求項２】
リッジ部を有する半導体素子と、
前記半導体素子の前記リッジ部を有する面上に形成され、前記リッジ部の高さよりも厚い膜厚の電極層と、
前記半導体素子を保持するサブマウントと、
前記電極層と前記サブマウントとを接合するＩｎを含む接合材とを備える半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置であって、
前記電極層は、前記リッジ部の高さの１００％より大きく、且つ５００％以下の膜厚を有することを特徴とする半導体装置。
【請求項４】
請求項１又は請求項２に記載の半導体装置であって、
前記電極層は、前記リッジ部の高さの２００％以上で、且つ３００％以下の膜厚を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか１つに記載の半導体装置であって、
前記電極層は、Ａｕで構成されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係る発明であって、特に、リッジ構造の半導体素子を備える半導体装置に関するものである。
【背景技術】
【０００２】
レーザダイオードをはじめとする、リッジ構造を有する半導体素子は、ＡｌＮ（窒化アルミニウム）のサブマウントに接合され半導体装置を構成している。リッジ構造を有する半導体素子は、リッジ部が形成される面上に４μｍ程度の膜厚のＡｕ電極層が形成されている。そして、このＡｕ電極層とサブマウントとをＡｕＳｎはんだで接合している。なお、ＡｕＳｎはんだの融点は２８０℃である。
【０００３】
しかし、Ａｕ電極層とＡｕＳｎはんだが接合すると、Ａｕ電極層にＳｎが拡散しＡｕＳｎ金属間化合物が形成される。具体的に、従来の半導体装置では、Ａｕ電極層の３μｍ程度までＳｎが拡散し、Ａｕ電極層が１μｍ以下となる部分が存在していた。ここで、リッジ部の高さが１．３μｍであるとすると、従来の半導体装置では、Ａｕ電極層の膜厚が、リッジ部の高さより薄くなる部分が存在していた。
【０００４】
また、特許文献１には、０．３μｍ程度の薄いＡｕ電極を形成した半導体素子をＩｎはんだで実装基板に接合した半導体装置が提案されている。
【０００５】
【特許文献１】特開平７−３２１４１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
Ａｕ電極層にＳｎが拡散して形成されるＡｕＳｎ金属間化合物は、Ａｕに比べて熱伝導係数が小さく、延性も乏しく変形しにくい。そのため、従来の半導体装置のように、ＡｕＳｎ金属間化合物が形成され、Ａｕ電極層が薄くなると、レーザ発信時の放熱性が劣化して十分な出力が得られない問題があった。
【０００７】
また、半導体素子をサブマウントにはんだ接合する際に熱応力が生じる。この熱応力によって、半導体素子の屈折率に変化が生じ、レーザ出力特性が設計通りに発揮できない場合があった。そのため、半導体装置では、半導体素子のリッジ部上に形成されるＡｕ電極層を厚くして、はんだ接合する際に生じる熱応力を、延性に富むＡｕ電極層で緩和することが考えられた。
【０００８】
しかし、従来の半導体装置では、Ａｕ電極層にＳｎが拡散することでＡｕＳｎ金属間化合物が形成されＡｕ電極層が薄くなり、はんだ接合する際に生じる熱応力を十分緩和することができずにレーザの直進性が損なわれる問題があった。
【０００９】
さらに、リッジ部を有する半導体素子に、特許文献１のような０．３μｍ程度の薄いＡｕ電極を形成しても、リッジ部の凹凸は緩和されることはない。そのため、ぬれ性の悪いＩｎはんだでＡｕ電極とサブマウントとを接合すると、接合部にボイドが発生する。接合部にボイドが発生すると、熱抵抗が大きくなりレーザ発信時の放熱性が劣化して十分な出力が得られない問題があった。
【００１０】
そこで、本発明は、半導体素子のリッジ部上に所望の膜厚の電極層を確保することができ、半導体素子の特性を維持することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る解決手段は、リッジ部を有する半導体素子と、半導体素子のリッジ部を有する面上に形成され、リッジ部の高さよりも厚い膜厚の電極層と、電極層上に形成される金属層と、半導体素子を保持するサブマウントと、金属層とサブマウントとを接合する接合材とを備え、金属層は、電極層に比べ接合材が拡散し難い材料である。
【発明の効果】
【００１２】
本発明に記載の半導体装置は、電極層に比べ接合材が拡散し難い金属層を備えているので、半導体素子のリッジ部上に所望の膜厚の電極層を確保することができ、半導体素子の特性を維持することができる効果がある。
【発明を実施するための最良の形態】
【００１３】
（実施の形態１）
図１に、本実施の形態に係る半導体素子の概略図を示す。図１では、レーザダイオードチップ１が、リッジ部２を有するリッジ構造の半導体素子である。そして、レーザダイオードチップ１のリッジ部２が形成されている表面上には、Ａｕ電極層３が形成され、さらにＡｕ電極層３上にはＰｔ金属層４が形成されている。
【００１４】
図２に、本実施の形態に係る半導体装置の概略図を示す。図２では、図１に示した半導体素子が、ＡｌＮ製のサブマウント６にＡｕＳｎはんだ５で接合され半導体装置を構成している。つまり、本実施の形態に係る半導体装置では、レーザダイオードチップ１に形成されているＰｔ金属層４とサブマウント６とが、ＡｕＳｎはんだ５で接合されている。なお、Ａｕ電極層３の膜厚は、リッジ部２の高さ（以下、リッジ高さ１２という）よりも厚い。そのため、リッジ部２と接する面と反対のＡｕ電極層３の面は、リッジ部２の凹凸の影響が緩和され、Ａｕ電極層３の表面の段差（以下、Ａｕ段差１３という）がリッジ高さ１２より小さくなる。
【００１５】
次に、図１及び図２に示す半導体素子及び半導体装置について、具体的な数値を用いて説明する。まず、レーザダイオードチップ１は、ＧａＡｓ製であり、幅方向（図中のｘ軸方向）に０．２ｍｍ、高さ方向（図中のｙ軸方向）に０．１ｍｍ、奥行き方向（図中のｚ軸方向）に１．１ｍｍの大きさを有している。そして、レーザダイオードチップ１は、サブマウント６と接合する面（以下、接合面ともいう）に、トップ幅（最小幅）が１．５μｍ、高さが１．３μｍのリッジ部２を有している。なお、接合面上には、多層金属膜からなる電極が形成されているが、この多層金属膜の膜厚は０．１μｍ程度と薄いため図１及び図２では省略している。
【００１６】
レーザダイオードチップ１のリッジ部２を有する面上に、厚さ３．０μｍのＡｕ電極層３がＡｕメッキにより形成されている。さらに、Ａｕ電極層３上に、厚さ０．４μｍのＰｔ金属層４が蒸着法により形成されている。なお、Ａｕ電極層３は、メッキ法以外の蒸着法等で形成しても良い。また、Ｐｔ金属層４は、蒸着法以外にスパッタ法等で形成しても良い。
【００１７】
また、レーザダイオードチップ１は、放熱板であるサブマウント６に接合されている。このサブマウント６は、ＡｌＮ製で、幅方向に０．５ｍｍ、高さ方向に０．２５ｍｍ、奥行き方向に１．１ｍｍの大きさを有している。そして、レーザダイオードチップ１とサブマウント６との接合のために、レーザダイオードチップ１のＰｔ金属層４上に、厚さ２．０μｍのＡｕＳｎはんだ５が蒸着法により形成されている。ここで、ＡｕＳｎはんだ５には、構成比率がＡｕ８０％、Ｓｎ２０％である８０Ａｕ２０Ｓｎはんだ（融点２８０℃）を用いている。
【００１８】
レーザダイオードチップ１は、ＡｕＳｎはんだ５をヒーターで３００℃以上に加熱することでサブマウント６と接合している。本実施の形態に係る半導体装置では、Ａｕ電極層３上にＰｔ金属層４が形成されているので、ＡｕＳｎはんだ５に含まれるＳｎがＡｕ電極層３に拡散するのを防止することができる。これにより、Ａｕ電極層３の膜厚は、レーザダイオードチップ１とサブマウント６とを接合した後も３．０μｍを確保することができる。これにより、本実施の形態に係る半導体装置は、レーザダイオードチップ１の直進性などの特性を、設計通り発揮できるように維持することが可能となる。
【００１９】
なお、上述の例では、Ａｕ電極層３の膜厚を３．０μｍとしている。これは、Ａｕ電極層３の膜厚がリッジ高さ１２である１．３μｍ以下になると、はんだ付けに際して発生する熱応力の緩和が困難になる問題があり、逆にＡｕ電極層３の膜厚がリッジ高さ１２の５倍である６．５μｍより大きくなると、Ａｕ電極層３の金属膜自体の剛性によりリッジ部２に歪みが生じ、レーザ出力特性に影響を与える問題があるからである。このことは、実験等を行うことで経験的に分かっており、本実施の形態に係る半導体装置では、Ａｕ電極層３の膜厚をリッジ高さ１２の１００％より大きく、且つ５００％以下に制限している。
【００２０】
さらに、Ａｕ電極層３の膜厚がリッジ高さ１２である１．３μｍの２倍以上になると、レーザダイオードチップ１とサブマウント６との接合部にボイドが仮に発生したとしても、熱が幅方向に拡がるため熱抵抗にほとんど影響がなくなる。また、Ａｕ電極層３の膜厚がリッジ高さ１２である１．３μｍの３倍より大きくなっても、Ａｕ電極層３による熱応力の緩和についてはほとんど影響を与えなくなる。これらのことから、Ａｕ電極層３の膜厚は、コスト面等を考慮するとリッジ高さ１２の２００％以上で、且つ３００％以下とすることが、本実施の形態では望ましいと考える。上述の例では、Ａｕ電極層３の膜厚は、リッジ高さに対し約２３０％（＝３．０μｍ／１．３μｍ×１００）になっている。
【００２１】
なお、本実施の形態に係る半導体装置では、Ａｕ電極層３を用いたが、より柔軟なＩｎ等の電極材料を用いても良い。但し、電極層をＡｕで構成する方がＩｎで構成する場合に比べ、コストや入手しやすさから有利である。また、本実施の形態に係る半導体装置では、Ａｕ電極層３上に膜厚０．４μｍのＰｔ金属層４を用いたが、接合する際の温度や時間等を考慮して、必要な厚みのＮｉ金属層やＣｒ金属層を用いても良い。また、本実施の形態に係る半導体装置では、接合材料としてＡｕＳｎはんだ５（具体的には８０Ａｕ２０Ｓｎはんだ）を用いたが、９６Ｓｎ３．５Ａｇ０．５Ｃｕや９０Ｓｎ１０Ａｕ等のはんだ材料を用いても良い。
【００２２】
（実施の形態２）
図３に、本実施の形態に係る半導体素子の概略図を示す。図３でも、レーザダイオードチップ１が、リッジ部２を有するリッジ構造の半導体素子である。そして、レーザダイオードチップ１のリッジ部２が形成されている表面上には、Ａｕ電極層３が形成されている。
【００２３】
本実施の形態に係る半導体装置も、図３に示した半導体素子が、ＡｌＮ製のサブマウント６に接合材で接合されている（図示せず）。ここで、本実施の形態で用いられる接合材は、実施の形態１で用いられているＡｕＳｎはんだ５と異なり、Ｉｎを含むはんだ（以下、Ｉｎはんだ７という）である。具体的な例としては、構成比率がＳｎ８０％、Ｉｎ２０％である８０Ｓｎ２０Ｉｎはんだ（融点１９０℃）等がある。
【００２４】
Ｉｎはんだ７は、ぬれ性が悪く、Ａｕ電極層３の表面にリッジ部２の影響による凹凸（Ａｕ段差１３）が大きいとボイドが発生する問題があった。しかし、本実施の形態に係る半導体素子では、リッジ高さ１２よりも厚い膜厚のＡｕ電極層３を、リッジ部２が形成されているレーザダイオードチップ１の表面上に形成するので、Ａｕ段差１３をリッジ高さ１２よりも小さくすることができる。例えば、リッジ高さ１２が１．３μｍ程度の場合、膜厚３．０μｍのＡｕ電極層３をレーザダイオードチップ１の表面上に形成すると、Ａｕ段差１３は０．８μｍ程度に緩和される。
【００２５】
つまり、本実施の形態に係る半導体装置では、膜厚の厚いＡｕ電極層３をレーザダイオードチップ１の表面上に形成してＡｕ段差１３を小さくしているので、Ａｕ電極層３とサブマウント６との接合にＩｎはんだ７を用いてもボイドが発生することはない。
【００２６】
また、当該Ｉｎはんだ７をＡｕ電極層３上に形成すると、Ｉｎはんだ７とＡｕ電極層３との界面にＩｎＡｕ金属間化合物８が形成される。図３に示す半導体素子では、Ｉｎはんだ７とＡｕ電極層３との間にＩｎＡｕ金属間化合物８が形成されているが、図１に示すＰｔ金属層４は設けられていない。
【００２７】
Ｉｎはんだ７にＳｎが含まれている場合、実施の形態１で説明したように、Ｐｔ金属層４を設けなければＡｕ電極層３中にＳｎが拡散することが考えられる。しかし、Ｉｎはんだ７とＡｕ電極層３との界面に形成されるＩｎＡｕ金属間化合物８は、Ａｕ電極層３中にＳｎが拡散して形成されるＡｕＳｎ金属間化合物より生成速度が速い。そのため、Ｉｎはんだ７とＡｕ電極層３との界面にＩｎＡｕ金属間化合物８が先に形成されてしまうと、ＳｎがＡｕ電極層３中に拡散することができなくなる。
【００２８】
つまり、ＩｎＡｕ金属間化合物８が、実施の形態１のＰｔ金属層４のように、Ａｕ電極層３中へのＳｎの拡散を防止している。よって、本実施の形態に係る半導体素子では、Ｉｎはんだ７でＡｕ電極層３とサブマウント６とを接合するだけで、Ｐｔ金属層４のようなバリア層を設ける必要がない。
【００２９】
以上のように、本実施の形態に係る半導体装置は、Ａｕ電極層３とサブマウント６とをＩｎはんだ７で接合するので、Ｉｎはんだ７とＡｕ電極層３との界面にＩｎＡｕ金属間化合物８が形成され、ＳｎのＡｕ電極層３中への拡散を防止して所望の厚さのＡｕ電極層３を確保することができる。これにより、本実施の形態に係る半導体装置は、レーザダイオードチップ１の直進性などの特性を、設計通り発揮できるように維持することが可能となる。
【００３０】
なお、本実施の形態に係る半導体装置では、Ａｕ電極層３を用いたが、より柔軟なＩｎ等の電極材料を用いても良い。また、本実施の形態に係る半導体装置では、接合材料としてＩｎはんだ７（具体的には８０Ｓｎ２０Ｉｎはんだ）を用いたが、８２Ｓｎ９Ｚｎ９Ｉｎや８８Ｓｎ３．５Ａｇ０．５Ｃｕ８Ｉｎ等のはんだ材料を用いても良い。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１に係る半導体素子の概略図である。
【図２】本発明の実施の形態１に係る半導体装置の概略図である。
【図３】本発明の実施の形態２に係る半導体素子の概略図である。
【符号の説明】
【００３２】
１  レーザダイオードチップ、２  リッジ部、３  Ａｕ電極層、４  Ｐｔ金属層、５  ＡｕＳｎはんだ、６  サブマウント、７  Ｉｎはんだ、８  ＩｎＡｕ金属間化合物、１２  リッジ高さ、１３  Ａｕ段差。
【図１】
2006173371.tif 000003
【図２】
2006173371.tif 000004
【図３】
2006173371.tif 000005