(57)【要約】【課題】  ライン＆スペースのパターンの端部においてもパターンの解像性を高めることができ、且つリソグラフィマージンの低下やＣＡＤ処理時間の増大を抑制する。【解決手段】  集積回路に露光すべきパターンが形成されたフォトマスクであって、一方向に対する一定間隔の固定ピッチ上にラインとスペースが交互に配列された第１のデバイスパターン１０と、第１のデバイスパターン１０の配列方向端部に離間して配置され、固定ピッチの３倍以上の奇数倍の幅を有する第２のデバイスパターン２０と、第１及び第２のデバイスパターン１０，２０間に配置され、固定ピッチ上にラインとスペースが交互に配置された、回路動作に影響を与えないダミーパターン３０と、第２のデバイスパターン内２０で固定ピッチに配置された、露光によって解像されない補助パターン２１ａ，２２ａと、を有する。【選択図】図６
2006293081.tif 000002
【特許請求の範囲】
【請求項１】
一方向に対する一定の間隔の固定ピッチ上にラインとスペースが交互に配列された第１のデバイスパターンと、
第１のデバイスパターンの配列方向端部に離間して配置され、前記固定ピッチの３倍以上の奇数倍の幅を有する第２のデバイスパターンと、
第１及び第２のデバイスパターン間に配置され、前記固定ピッチ上にラインとスペースが交互に配置された、回路動作に影響を与えないダミーパターンと、
第２のデバイスパターン内で前記固定ピッチ上に配置された、露光によって解像されない補助パターンと、
を有することを特徴とする集積回路のパターンレイアウト。
【請求項２】
前記補助パターンは、ライン又はスペースであって、露光波長をλ、露光装置の開口数をＮＡとしたとき、該ライン又はスペースの幅Ｗは０．２３×λ／ＮＡ以下であることを特徴とする請求項１記載のパターンレイアウト。
【請求項３】
集積回路に露光すべきパターンが形成されたフォトマスクであって、
一方向に対する一定間隔の固定ピッチ上にラインとスペースが交互に配列された第１のデバイスパターンと、
第１のデバイスパターンの配列方向端部に離間して配置され、前記ピッチの３倍以上の奇数倍の幅を有する第２のデバイスパターンと、
第１及び第２のデバイスパターン間に配置され、前記固定ピッチ上にラインとスペースが交互に配置された、回路動作に影響を与えないダミーパターンと、
第２のデバイスパターン内で前記固定ピッチに配置された、露光によって解像されない補助パターンと、
を有することを特徴とするフォトマスク。
【請求項４】
請求項３に記載のフォトマスクを用い、該フォトマスクのパターンを半導体基板上のレジストに露光することを特徴とする半導体装置の製造方法。
【請求項５】
一方向に対する一定間隔の固定ピッチ上にラインとスペースが交互に配列された第１のデバイスパターンと、第１のデバイスパターンの配列方向端部に離間して配置され、前記ピッチの３倍以上の奇数倍の幅を有する第２のデバイスパターンと、を有する設計データに対し、
第１及び第２のデバイスパターン間に、回路動作に影響を与えないダミーパターンとして、前記固定ピッチ上にラインとスペースを交互に配置し、
第２のデバイスパターン内に、露光によって解像されない補助パターンを前記固定ピッチ上に配置し、
第１，第２のデバイスパターン、ダミーパターン、及び補助パターンをマージして、フォトマスクに形成すべきパターンデータを作成することを特徴とするデータ作成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの作製に用いられるパターンレイアウト、該レイアウトに応じてマスクパターンが形成されたフォトマスク、該フォトマスクを用いた半導体装置の製造方法、更には設計データからフォトマスク上に形成すべきパターンデータを作成するためのデータ作成方法に関する。
【背景技術】
【０００２】
半導体集積回路では、メモリセル部に解像限界に近いサイズのデザインルールで描かれたライン＆スペースの繰り返しパターンが使用される。この種のパターンを有するフォトマスクは、通常の照明条件で解像することが難しく、狭ピッチのパターンを効果的に解像するための工夫として、ほぼフーリエ変換の関係となる面に、外側と内側に光が照射されるような照明光源を用いる必要がある。しかし、この方法では、メモリーセルアレイ中央部の繰り返し部における解像度は高いものの、セルアレイのパターン端部の境界部分の解像度が低下する問題がある。
【０００３】
この問題を解決し、セルアレイのパターン端部の露光マージンを向上させるため、周期性が崩れる領域はパターンピッチを徐々に緩めていくようなデザインを用いることが一般的であった。しかし、図１に示すようなマスクパターンに対して（数値は、on Wafer でのサイズを示す）、上記の照明光源、及びピッチを徐々に緩和させる手法を用いた場合に、得られる像強度分布は図２に示すように、ライン＆スペースの端部（図２：Ａ領域）における光学コントラストの低下、つまりはリソグラフィマージンの低下が生じてしまう。さらに、図２のＡ，Ｂの領域はＣ領域に比べ像強度分布の変動が大きいことから、光近接効果補正を行うためのＣＡＤ処理時間の増大を招いており、問題であった。なお、図２に示した像強度分布は、露光波長１９３ｎｍ，最大コヒーレントファクターσ＝０．９７の２重極照明をベースにσの最外周部分の一部と、内側の一部を光らせた照明形状を採用している。
【０００４】
一方、このようなマスクレイアウトに対して、図３に示すように、従来の解像しない補助パターンを配置する手法が提案されている（例えば、特許文献１参照）。しかし、この場合も図４に示すような光学像分布となり、図２と比べた結果、殆ど改善効果が見られず、前記と同様のコントラストの低下、リソグラフィマージンの低下を避けることができなかった。なお、露光条件は、図２と同じ条件を適用している。
【特許文献１】特開平３−２１０５６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように従来のセルアレイパターンの解像性を満足させる露光光学条件を適用すると、ライン＆スペースパターンの端部においては、パターンの解像度が低下する問題があり、リソグラフィマージンの低下と共に、光近接効果補正を行うＣＡＤ処理時間の増大を招く問題があった。
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、単純な繰り返しのライン＆スペースパターンだけでなく、ライン＆スペースパターン端部においても解像性を高めることができる集積回路のパターンレイアウトを提供することにある。
【０００７】
また、本発明の他の目的は、上記のレイアウトに応じてマスクパターンが形成されたフォトマスク、該フォトマスクを用いた半導体装置の製造方法、更には設計データからフォトマスク上に形成すべきパターンデータを作成するためのデータ作成方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は、次のような構成を採用している。
【０００９】
即ち、本発明の一態様は、集積回路のパターンレイアウトであって、一方向に対する一定の間隔の固定ピッチ上にラインとスペースが交互に配列された第１のデバイスパターンと、第１のデバイスパターンの配列方向端部に離間して配置され、前記固定ピッチの３倍以上の奇数倍の幅を有する第２のデバイスパターンと、第１及び第２のデバイスパターン間に配置され、前記固定ピッチ上にラインとスペースが交互に配置された、回路動作に影響を与えないダミーパターンと、第２のデバイスパターン内で前記固定ピッチ上に配置された、露光によって解像されない補助パターンと、を有することを特徴とする。
【００１０】
また、本発明の別の一態様は、フォトマスクにおいて、上記のレイアウトに応じてマスクパターンが形成されたことを特徴とする。さらに、半導体装置の製造方法において、上記のフォトマスクのパターンを半導体基板上のレジストに露光することを特徴とする。
【００１１】
また、本発明の別の一態様は、フォトマスクに形成すべきパターンデータを作成するためのデータ作成方法において、一方向に対する一定間隔の固定ピッチ上にラインとスペースが交互に配列された第１のデバイスパターンと、第１のデバイスパターンの配列方向端部に離間して配置され、前記ピッチの３倍以上の奇数倍の幅を有する第２のデバイスパターンと、を有する設計データに対し、第１及び第２のデバイスパターン間に、回路動作に影響を与えないダミーパターンとして、前記固定ピッチ上にラインとスペースを交互に配置し、第２のデバイスパターン内に、露光によって解像されない補助パターンを前記固定ピッチ上に配置し、第１，第２のデバイスパターン、ダミーパターン、及び補助パターンをマージすることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ラインとスペースの第１のデバイスパターンとそれよりも幅広の第２のデバイスパターンに対し、ダミーパターンと補助パターンを付加することにより、ライン＆スペースのパターンの端部においてもパターンの解像性を高めることができる。また、ダミーパターン及び補助パターンは共に固定ピッチ上に配置されて周期性を持っているため、これらのパターンを付加することによるリソグラフィマージンの低下やＣＡＤ処理時間の増大を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１４】
（第１の実施形態）
第１の実施形態として、埋め込みによる５６ｎｍデザインルールにおけるＮＡＮＤフラッシュメモリのメタル配線を行う工程を例に説明する。
【００１５】
本発明者らは、位相シフトマスクに形成されるライン＆スペースのパターンに対して、ダミーパターン及び補助パターンを配置する方法を考案した。
【００１６】
図５は、基板上に形成すべき５６ｎｍライン＆スペースのパターンレイアウトを示す平面図である。一方向に対する一定の間隔の固定ピッチ上に、メタル配線１とメタル配線間スペース２からなるパターンアレイが配置され、その端部に同じく固定ピッチ上にダミー配線３が２つ配置されている。さらに、その外側に、固定ピッチの５倍とした２８０ｎｍのメタル配線５とメタル配線間スペース６が配置されている。
【００１７】
図６は、図５のパターンを形成するためのフォトマスク上のパターンを示す平面図であり、前記レイアウトに対応するラインとスペースが設けられている。即ち、固定ピッチ上にライン１１とスペース１２を配置した第１のデバイスパターン１０と、固定ピッチ上にライン３１とスペース３２を配置したダミーパターン３０と、２８０ｎｍ相当のライン２１と２８０ｎｍ相当のスペース２２を配置した第２のデバイスパターン２０が配置されている。第２のデバイスパターン２０は、固定ピッチの５倍のパターンとなっている。
【００１８】
ここで、埋め込みによるメタル配線形成であることから、フォトマスク上のライン１１はメタル配線間スペース２に対応し、スペース１２はメタル配線１に対応する。同様に、スペース３２はダミー配線３に対応し、ライン２１は２８０ｎｍメタル配線間スペース６に対応し、スペース２２は２８０ｎｍメタル配線５に対応する。
【００１９】
第２のデバイスパターン２０のライン２１には、前記固定ピッチ上にスペース補助パターン２１ａが形成され、スペース２２には前記固定ピッチ上にライン補助パターン２２ａが形成されている。補助パターン２１ａ，２２ａのライン幅及びスペース幅は、共に３２ｎｍである。ここで、ライン１１，２１，３１，ライン補助パターン２２ａは、透過率６％、位相１８０度の領域であり、スペース１２，２２，３２，スペース補助パターン２１ａは、透過率１００％、位相０度の領域である。本実施形態では、ライン＆スペースのパターンアレイ端部の処理に、ライン部とスペース部のパターン幅が２８０ｎｍのものを３回繰り返している。
【００２０】
露光光学条件は、露光波長１９３ｎｍ，最大コヒーレントファクターσ＝０．９７とし、具体的な照明光形状は、図７に示したように、前記マスクパターン面に対してほぼフーリエ変換の関係となる面に、外側と内側へ照射されるように設定した。このとき、図７の所定面４１の外側光源面４２の照明光は５６ｎｍライン＆スペースを解像させるために特化しており、内側光源面４３の照明光は２８０ｎｍライン＆スペースを解像させるために特化している。また、図７の所定面４１での光量分布は外側よりも中心部で弱められるように設定されており、外側光源面４２と内側光源面４３の光量比は１：０．３である。なお、この強度比はこの条件に限定されたものではなく、各種プロセス条件に応じて最適な設定値を選択すればよい。
【００２１】
上記のフォトマスク及び光源を用いた場合の、規格化光強度をシミュレーションにより計算した結果を図８に示し、各寸法をシミュレーションにより計算した結果を図９に示す。さらに、ＤＯＦをシミュレーションにより計算した例を、下記の（表１）に示す。なお、ＤＯＦは、線幅ばらつき±１０％、ドーズ量裕度８．５％を許容とする条件下で求めた値である。
【表１】
2006293081.tif 000003
【００２２】
これらの結果が示すように、従来の手法である図２、及び図４の結果とを比較すると、補助パターン２１ａ，２２ａを基本周期（ハーフピッチ５６ｎｍ）を考慮して配置することで、周期端付近のコントラスト低下を防ぎ、光近接効果が及ぼす影響を軽減することができる。その結果、十分なＤＯＦを確保することが可能となった。さらに、本手法では、ダミーパターン（今回の例では２つ）を配置することで、ダミーパターンのリソグラフィマージン（１本目）が低下することを考慮したうえで、予め集積回路として動作するデバイスパターン（この場合３本目以降）のリソグラフィマージンを十分に確保できていることが分かる。
【００２３】
なお、本実施形態では３２ｎｍの補助パターンを使用したが、この補助パターンの幅を変更することでアレイ端部のＤＯＦが変化する。図１０に示すように、補助パターン幅を広くしていくと、ダミーパターンの寸法は一定でＤＯＦが向上するが、補助パターンが解像してしまう可能性があるので、解像しない最大の補助パターン幅を選択するのが望ましい。なお、好適となる補助パターンサイズについての考察は、第２の実施形態の方で議論される。
【００２４】
また、図７の所定面４１の外側光源面４２と内側光源面４３との光量比を変化させることで、図１１及び図１２に示すように、補助パターンの転写性を制御することが可能である。ここで、図１１は照明光の外側光源面４２と内側開口面４３との光量比が１：０．２の場合の規格化光強度であり、図１２は照明光の外側光源面４２と内側光源面４３との光量比が１：０．４の場合の規格化光強度である。図１１より、外側光源面４２と内側開口面４３との光量比が１：０．２の場合には、○部分で Under DOSE 側に変動した場合にラインの補助パターンが写り込む危険性がある。一方、図１２より、外側光源面４２と内側開口面４３との光量比が１：０．４の場合には、Under DOSE 側、さらに、デフォーカスが加わった場合に○部分でレジストパターンがショートする危険性があることが分かる。以上のことから、外側光源面４２と内側光源面４３との光量比としては、０．２から０．４程度の範囲とすることが望ましい。
【００２５】
今回、補助パターンはライン形とスペース形の両方を用いたが、場合によっては何れか一方だけを用いても構わない。また、ダミーパターンは、必ずしもライン＆スペースの第１のデバイスパターン１０と同じで幅である必要はなく、解像したときのライン部，スペース部が、Ｐ×（２×Ｎ−１）×０．８からＰ×（２×Ｎ−１）×１．２の幅を有するものであればよい。但し、Ｐは固定ピッチ、Ｎは自然数である。
【００２６】
このように本実施形態によれば、デバイスパターン１０，２０に対してダミーパターン３０と補助パターン２１ａ，２２ａを付加することにより、周期端付近のライン＆スペースパターンの解像性を向上させ、デフォーカス時の寸法変動を少なくし、リソグラフィマージンを向上させることができる。さらに、周期性を維持した効果で収差の影響が軽減すると共に、光近接効果も軽減して光近接補正を行うＣＡＤ処理時間を少なくすることができる。
【００２７】
（第２の実施形態）
第２の実施形態として、ＮＡＮＤフラッシュメモリのゲート配線を形成する工程を例に説明する。
【００２８】
図１３及び図１４は、本発明の第２の実施形態に係わるパターンレイアウトを説明するためのもので、図１３は基板上のパターン、図１４（ａ）（ｂ）は図１３に相当する２種類のフォトマスク上のパターンである。なお、図５及び図６と同一部分には同一符号を付して、その詳しい説明は省略する。
【００２９】
図１３に示すように、試料上に形成すべきパターンとして、固定ピッチ（５６ｎｍ）上に、ゲート配線１とゲート配線間スペース２からなるパターンアレイが配置され、その端部に固定ピッチの３倍の幅を持つ１６８ｎｍのセレクトゲートＳＧ配線７と、固定ピッチの５倍の幅を持つ２８０ｎｍのＳＧ間スペース８が配置されている。
【００３０】
図１４に示すように、フォトマスク上のパターンとしては、固定ピッチ上にライン１１とスペース１２を配置した第１のデバイスパターン１０と、１６８ｎｍ相当のライン５１と２８０ｎｍ相当のスペース５２を配置した第２のデバイスパターン５０が配置されている。
【００３１】
ここで、フォトマスク上のライン１１はゲート配線１に対応し、スペース１２はゲート配線間スペース２に対応する。同様に、ライン５１はＳＧ配線７に対応し、スペース５２はＳＧ配線間スペース８に対応する。
【００３２】
ここで、図１４（ａ）の場合は、第２のデバイスパターン５０のライン５１には、前記固定ピッチ上にスペース補助パターン５１ａが形成され、スペース５２には前記固定ピッチ上にライン補助パターン５２ａが形成されている。補助パターン５１ａ，５２ａのライン幅及びスペース幅は、共に３２ｎｍである。ここで、ライン１１，５１，ライン補助パターン５２ａは、透過率６％、位相１８０度の領域であり、スペース１２，５２，スペース補助パターン５１ａは、透過率１００％、位相０度の領域である。
【００３３】
図１４（ｂ）は、図１４（ａ）の変形例として、スペース５２部分に前記固定ピッチ上にライン補助パターン５２ａを配置せずに形成したことを示している。図１４（ａ）及び図１４（ｂ）の双方ともＳＧ部、及びＳＧとゲートラインとのスペース間隔を調整する等のデザインの微調整を施すことで、同様な効果が得られる。
【００３４】
本実施形態におけるライン＆スペースのパターンの規格化光強度と各寸法をシミュレーションにより計算した結果をそれぞれ図１５、図１６に示し、ＤＯＦをシミュレーションにより計算した結果を、下記の（表２）に示す。なお、フォトマスク上のパターンは図１４（ｂ）を適用している。露光光学条件は、第１の実施形態と同じ条件を用いている。また、ＤＯＦは、線幅ばらつき±１０％、ＤＯＳＥ量裕度８．５％を許容とする条件下で求めた値である。（表２）に示した従来例のＤＯＦ値は、周期端部（ここでは、ＳＧパターンの周辺部）のパターンを５６ｎｍライン＆スペースから徐々にピッチを緩和して形成したフォトマスクパターンにおいて、露光マージンが好適となるように、マスクバイアスを適正化した状態で得られた値を示している。
【表２】
2006293081.tif 000004
【００３５】
これらの結果が示すよう、本実施形態の補助パターンを基本周期（ハーフピッチ５６ｎｍ）を考慮して配置することで、周期端付近（ＳＧまわりのパターン、特にＷＬ１）のコントラスト低下を防ぎ、光近接効果が及ぼす効果を軽減することが可能となり、生産に必要な十分なＤＯＦを確保することが可能となる。
【００３６】
次に本発明者は、本実施形態において露光マージンの向上に効果的な補助パターンサイズについて検討した。
【００３７】
今回想定したマスクパターンは図１４（ｂ）を想定している。補助パターンサイズを大きくするにつれて露光マージンが向上することは分かっているが、サイズを大きくし過ぎると補助パターンが解像してしまうという問題がある。従って、解像しない範囲でできるだけ大きいサイズに設定することが求められる。
【００３８】
図１７は、図１４（ｂ）に示したマスクパターンの補助パターン領域部の像強度分布を示している。補助パターンサイズが大きくなるにつれて、図１７の矢印部分の解像閾値と補助パターン強度の差が小さくなり、この差が０になったときに、レジスト上に補助パターンが転写され始める。
【００３９】
図１８は、ＷＬ１のＤＯＦと補助パターンの解像性の補助パターンサイズ依存性を示している。５５ＮＡＮＤにおいて必要とされるＤＯＦが０．１５μｍであることを考慮すると、補助パターンサイズは２０ｎｍ以上に設定する必要があることが分かる。一方、補助パターンの解像性から判断すると、解像閾値−補助パターン強度の値が０になると、つまり、補助パターンサイズが４０ｎｍでレジストへの転写が起こることが分かる。しかしながら、この数値は露光光学条件、及びレジスト性能等によりある程度変動する値である。また、実際には、補助パターンが若干転写されたとしても、加工まで行った場合に問題がなければ適用可能な条件である。経験的には、解像閾値−補助パターン強度の値が−０．０１〜＋０．０１の範囲の中で補助パターン線幅が選択されることが望ましい。
【００４０】
以上のことから、本条件においては、スペース補助パターンのサイズは２０ｎｍ〜４６ｎｍが好適値である。この結果を今回の露光光学条件を考慮してλ／ＮＡで規格化した寸法で規定すると、スペース補助パターンのサイズは０．０９５〜０．２２に設定することが望ましいことが分かる。なお、上記結果はスペース補助パターンについて好適値を示したが、ここでは詳細には示さないが、ライン補助パターンについて同様の検討を行ったところ、レジストへ転写されない補助パターンサイズは、スペース補助パターンに比べ０．０１程度（λ／ＮＡで規格化寸法）大きいことが分かっている。ライン補助パターンまで含めると補助パターンとして適用可能なサイズはλ／ＮＡの規格化寸法で０．２３以下にする必要がある。
【００４１】
（第３の実施形態）
第３の実施形態として、５６ｎｍデザインルールにおけるＮＡＮＤフラッシュメモリのゲート配線の引き出し線部の形成を行う工程を例に説明する。
【００４２】
本発明者は、位相シフトマスクで形成されるＮＡＮＤフラッシュメモリの引き出し配線を形成するパターンに対して、ライン＆スペースパターンと補助パターンの配置方法、及び光近接補正の方法を考案した。
【００４３】
図１９は、本実施形態におけるフォトマスク上のパターンを示す図である。セル領域６０には、固定ピッチ上にライン６１とスペース６２を配置した５６ｎｍライン＆スペースのパターンを形成し、更に固定ピッチの３倍の幅を持つ１６８ｎｍのセレクトゲート６３と固定ピッチの５倍の幅を持つ２８０ｎｍセレクトゲート間スペース６４を配置した。そして、セレクトゲート６３の中心の固定ピッチ上に３２ｎｍのスペース補助パターン６３ａを配置し、セレクトゲート間スペース６４の固定ピッチ上に３２ｎｍのライン補助パターン６４ａを配置した。
【００４４】
一方、引き出し線領域７０には、固定ピッチ上に無いパターン及びその周辺パターンに対して光近接効果補正を施した。領域６０と７０の繋ぎのＣＡＤ処理には領域６０を参考データとして扱い、領域７０のみにＣＡＤ処理がなされるようした。
【００４５】
このようなレイアウトを用いることで、第１及び第２の実施形態と同様の効果を得ることが可能となり、生産に必要な十分なＤＯＦを確保でき、周期端付近のコントラスト低下を防ぎ、光近接効果が及ぼす効果を軽減することが可能となる。
【００４６】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、半導体デバイスの作製に用いられるパターンレイアウト、及び該レイアウトに応じてマスクパターンが形成されたフォトマスクについて説明したが、本発明は、フォトマスクを用いた半導体装置の製造方法、更には設計データからフォトマスク上に形成すべきパターンデータを作成するためのデータ作成方法に適用することができる。
【００４７】
また、実施形態では位相シフトマスクを例に取り説明したが、位相シフトマスクにおけるラインの透過率、位相は実施形態に何ら限定されるものではなく、仕様に応じて適宜変更可能である。さらに、位相シフトマスクに限らず、通常のフォトマスクに適用することも可能である。また、集積回路として動作するデバイスパターンの端部のリソグラフィマージンが十分に確保できる場合は、ダミーパターンを省略することも可能である。
【００４８】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００４９】
（まとめ）
以上のように本発明は、パターンレイアウト、フォトマスク、半導体装置の製造方法、データ作成方法に適用できるものであり、特に次の（ａ）〜（ｃ）のような構成を特徴としている。
【００５０】
（ａ）メタル配線
（a1）  集積回路のパターンレイアウトにおいて、一方向に対する一定の間隔の固定ピッチ上にラインとスペースが交互に配列された第１のデバイスパターンと、第１のデバイスパターンの配列方向端部に離間して配置され、前記固定ピッチの３倍以上の奇数倍の幅を有する第２のデバイスパターンと、第１及び第２のデバイスパターン間に配置され、前記固定ピッチ上にラインとスペースが交互に配置された、回路動作に影響を与えないダミーパターンと、第２のデバイスパターン内で前記固定ピッチ上に配置された、露光によって解像されない補助パターンと、を有することを特徴とする。
【００５１】
（a2）  集積回路に露光すべきパターンが形成されたフォトマスクにおいて、一方向に対する一定間隔の固定ピッチ上にラインとスペースが交互に配列された第１のデバイスパターンと、第１のデバイスパターンの配列方向端部に離間して配置され、前記ピッチの３倍以上の奇数倍の幅を有する第２のデバイスパターンと、第１及び第２のデバイスパターン間に配置され、前記固定ピッチ上にラインとスペースが交互に配置された、回路動作に影響を与えないダミーパターンと、第２のデバイスパターン内で前記固定ピッチに配置された、露光によって解像されない補助パターンと、を有することを特徴とする。
【００５２】
（a3）  半導体装置の製造方法において、（a2)に記載のフォトマスクを用い、フォトマスクのパターンを半導体基板上のレジストに露光することを特徴とする。
【００５３】
（a4）  データ作成方法において、一方向に対する一定間隔の固定ピッチ上にラインとスペースが交互に配列された第１のデバイスパターンと、第１のデバイスパターンの配列方向端部に離間して配置され、前記ピッチの３倍以上の奇数倍の幅を有する第２のデバイスパターンと、を有する設計データに対し、第１及び第２のデバイスパターン間に、回路動作に影響を与えないダミーパターンとして、前記固定ピッチ上にラインとスペースを交互に配置し、第２のデバイスパターン内に、露光によって解像されない補助パターンを前記固定ピッチ上に配置し、第１，第２のデバイスパターン、ダミーパターン、及び補助パターンをマージして、フォトマスクに形成すべきパターンデータを作成することを特徴とする。
【００５４】
また、（a1）〜（a4）の望ましい実施態様として、次のものがあげられる。
【００５５】
(1) 固定ピッチがＰ、自然数がＮであり、該ライン＆スペースパターンアレイの端部では解像したときのライン部、スペース部をＰ×（２×Ｎ−１）×０．８からＰ×（２×Ｎ−１）×１．２のパターン幅とし、該パターン幅となるライン部とスペース部をそれぞれ１回以上交互に繰り返すこと。
【００５６】
(2) 補助パターンは、ラインであって、露光波長がλ、且つ前記露光装置の開口数はＮＡの時、該ラインの幅Ｗは０．２３×λ／ＮＡ以下であること。
【００５７】
(3) 補助パターンは、スペースであって、露光波長がλ、且つ露光装置の開口数はＮＡの時、該スペースの幅Ｗは０．２３×λ／ＮＡ以下であること。
【００５８】
(4) スペースパターンを透過する光と該ダミーパターン及びライン補助パターンのお互いの位相差は同位相であり、ラインパターンを透過する光とダミーパターン及びライン補助パターンの互いの位相はラインパターン間を透過する光と１８０°位相が異なること。
【００５９】
(5) 転写を行うための照明方法は、フォトマスクに対して一方向から斜めに照明光が入射される照明法を用いること。
【００６０】
（ｂ）ゲート配線
（b1）  固定ピッチ上に配置されたライン＆スペースパターンアレイの端部におけるＮＡＮＤフラッシュメモリのゲート配線を形成するパターンレイアウトであって、固定ピッチ上に配置されたセレクトゲートと、セレクトゲートの固定ピッチ上に配置されたスペース補助パターンと、セレクトゲート間の固定ピッチ上に配置されたライン補助パターンを含み、補助パターンは集積回路に転写されない補助パターンを具備してなることを特徴とする。
【００６１】
（b2）  集積回路に露光すべきパターンであって、固定ピッチ上に配置されたライン＆スペースパターンアレイの端部におけるＮＡＮＤフラッシュメモリのゲート配線を形成するパターンが形成されたフォトマスクにおいて、固定ピッチ上に配置されたセレクトゲートと、セレクトゲートの固定ピッチ上に配置されたスペース補助パターンと、セレクトゲート間の固定ピッチ上に配置されたライン補助パターンを含み、補助パターンは集積回路に転写されない補助パターンを具備してなることを特徴とする。
【００６２】
（b3）  半導体装置の製造方法において、（b2)に記載のフォトマスクを用い、フォトマスクのパターンを半導体基板上のレジストに露光することを特徴とする。
【００６３】
（b4）  露光装置を用いて基盤に転写するためのパターンが形成されたフォトマスクの設計データを作成するデータ作成方法であって、フォトマスクを用意する工程があって、フォトマスクは、固定ピッチ上に配置されたライン＆スペースパターンアレイの端部におけるＮＡＮＤフラッシュメモリのゲート配線を形成するパターンレイアウトであって、固定ピッチ上に配置されたセレクトゲートと、セレクトゲートの固定ピッチ上に配置されたスペース補助パターンと、セレクトゲート間の固定ピッチ上に配置されたライン補助パターンを含み、補助パターンは集積回路に転写されない補助パターンを具備する工程と、露光装置を用いてフォトマスクに形成されたパターンをレジスト膜に転写する工程する工程があり、ライン＆スペースパターンとダミーパターン及び補助パターンとをマージする工程とを含むことを特徴とする。
【００６４】
（Ｃ）配線引き出し
（c1）  固定ピッチ上に配置されたライン＆スペースパターンから上部配線のコンタクトを行う引き出し線部におけるＮＡＮＤフラッシュメモリのパターンレイアウトであって、固定ピッチ上に配置されたダミーパターンと、固定ピッチ上に配置された補助パターンを含み、固定ピッチ上に無いパターンはＣＡＤ処理による光近接効果補正を行い、ダミーパターンは集積回路の動作に影響を及ぼさないように配置され、補助パターンは集積回路に転写されない補助パターンを具備してなることを特徴とする。
【００６５】
（c2）  集積回路に露光すべきパターンであって、固定ピッチ上に配置されたライン＆スペースパターンから上部配線のコンタクトを行う引き出し線部におけるＮＡＮＤフラッシュメモリのパターンが形成されたフォトマスクにおいて、固定ピッチ上に配置されたダミーパターンと、記固定ピッチ上に配置された補助パターンを含み、固定ピッチ上に無いパターンはＣＡＤ処理による光近接効果補正を行い、ダミーパターンは集積回路の動作に影響を及ぼさないように配置され、補助パターンは集積回路に転写されない補助パターンを具備してなることを特徴とする。
【００６６】
（c3）  半導体装置の製造方法において、（C2)に記載のフォトマスクを用い、フォトマスクのパターンを半導体基板上のレジストに露光することを特徴とする。
【００６７】
（c4）  露光装置を用いて基盤に転写するためのパターンが形成されたフォトマスクの設計データを作成するデータ作成方法であって、フォトマスクを用意する工程があって、フォトマスクは、固定ピッチ上に配置されたライン＆スペースパターンから上部配線のコンタクトを行う引き出し線部におけるＮＡＮＤフラッシュメモリのパターンレイアウトであって、固定ピッチ上に配置されたダミーパターンと、固定ピッチ上に配置された補助パターンを含み、固定ピッチ上に無いパターンはＣＡＤ処理による光近接効果補正を行い、ダミーパターンは集積回路の動作に影響を及ぼさないように配置され、補助パターンは集積回路に転写されない補助パターンを具備する工程と、露光装置を用いてフォトマスクに形成されたパターンをレジスト膜に転写する工程する工程があり、ライン＆スペースパターンとダミーパターン及び補助パターンとをマージする工程とを含むことを特徴とする。
【図面の簡単な説明】
【００６８】
【図１】従来のパターンレイアウトの例を示す図。
【図２】図１のレイアウトに対する規格化光強度を示す図。
【図３】従来のパターンレイアウトの例を示す図。
【図４】図３のレイアウトに対する規格化光強度を示す図。
【図５】第１の実施形態を説明するためのもので、試料上のパターンレイアウトを示す図。
【図６】第１の実施形態を説明するためのもので、フォトマスク上のパターンレイアウトを示す。
【図７】第１の実施形態に用いた光源形状を示す図。
【図８】図６のレイアウトに対する規格化光強度を、シミュレーションにより計算した例を示す図。
【図９】図６のレイアウトに対する各寸法をシミュレーションにより計算した例を示す図。
【図１０】補助パターン幅と寸法及びＤＯＦとの関係を示す図。
【図１１】図６のレイアウトに対する規格化光強度をシミュレーションにより計算した例であり、照明光の外側と内側の光量比を１：０．２にした場合の例を示す図。
【図１２】図６のレイアウトに対する規格化光強度をシミュレーションにより計算した例であり、照明光の外側と内側の光量比を１：０．４にした場合の例を示す図。
【図１３】第２の実施形態を説明するためのもので、試料上のパターンレイアウトを示す図。
【図１４】第２の実施形態を説明するためのもので、フォトマスク上のパターンレイアウトを示す図。
【図１５】図１４（ｂ）のレイアウトに対する規格化光強度を、シミュレーションにより計算した例を示す図。
【図１６】図１４（ｂ）のレイアウトに対する各寸法をシミュレーションにより計算した例を示す図。
【図１７】図１４（ｂ）に示したマスクパターンの補助パターン領域部の像強度分布を示す図。
【図１８】図１４（ｂ）に示したマスクパターンのＷＬ１のＤＯＦと補助パターンの解像性の補助パターンサイズ依存性を示す図。
【図１９】第３の実施形態を説明するためのもので、フォトマスク上のパターンレイアウトを示す図。
【符号の説明】
【００６９】
１，５…メタル配線
２，６…メタル配線間スペース
３…ダミー配線
７…ＳＧ配線
８…ＳＧゲート間スペース
１０…第１のデバイスパターン
１１，２１，３１，５１…ライン
１２，２２，３２，５２…スペース
２０，５０…第２のデバイスパターン
２１ａ…スペース補助パターン
２２ａ…ライン補助パターン
３０…ダミーパターン
４１…所定面
４２…外側光源面
４３…内側光源面
６０…セル領域
６１…ライン
６２…スペース
６３…セレクトゲート
６４…セレクトゲート間スペース
７０…引き出し線領域
【図１】
2006293081.tif 000005
【図２】
2006293081.tif 000006
【図３】
2006293081.tif 000007
【図４】
2006293081.tif 000008
【図５】
2006293081.tif 000009
【図６】
2006293081.tif 000010
【図７】
2006293081.tif 000011
【図８】
2006293081.tif 000012
【図９】
2006293081.tif 000013
【図１０】
2006293081.tif 000014
【図１１】
2006293081.tif 000015
【図１２】
2006293081.tif 000016
【図１３】
2006293081.tif 000017
【図１４】
2006293081.tif 000018
【図１５】
2006293081.tif 000019
【図１６】
2006293081.tif 000020
【図１７】
2006293081.tif 000021
【図１８】
2006293081.tif 000022
【図１９】
2006293081.tif 000023