(57)【要約】【課題】ノイズによる誤動作を防止でき、高精度かつ高感度のスイッチング動作を確保できる衛星放送用コンバータのバンド切替用のスイッチ回路を提供する。【解決手段】衛星放送用チューナ２からのパルス信号を入力し、前記パルス信号の周波数が規定の周波数の範囲に入っているか否かの判定により、周波数計数回路を使用して前記バンド切替用パルス信号の有無を検出し、局部発振器３４、３５を駆動するドライブ回路６を制御する。周波数計数回路は、前記バンド切替用信号の周波数に対して十分に高い周波数で自走発振する基準周波数発振器の出力信号により前記パルス信号の特定の論理レベルの期間を計数し、後続の周波数判断回路が前記パルス信号の変化点で規定の計数値が連続して検出された場合に前記バンド切替用パルス信号と判断する。【選択図】        図１
2006025157.tif 000002
【特許請求の範囲】
【請求項１】
衛星放送用コンバータに内蔵された異なる発振周波数を有する複数の局部発振器を、衛星放送用チューナから送出されるバンド切替用パルス信号が重畳されたパルス信号に応じて切り替える衛星放送用コンバータのスイッチ回路であって、前記衛星放送用チューナからのパルス信号を入力し、前記パルス信号における前記バンド切替用パルス信号の有無を判定する周波数計数回路を用いた比較回路と、前記比較回路の出力に応じた発振周波数の局部発振器を駆動するドライブ回路と、を備えることを特徴とする衛星放送用コンバータのスイッチ回路。
【請求項２】
前記周波数計数回路は、前記バンド切替用パルス信号の周波数に対して十分に高い周波数で自走発振する基準周波数発振器と、前記基準周波数発振器の出力を前記パルス信号の周波数に対応する期間計数する周波数カウンタ回路と、前記周波数カウンタ回路が所定の計数値に到達したか否かを判断する周波数判断回路と、を備えることを特徴とする請求項１記載の衛星放送用コンバータのスイッチ回路。
【請求項３】
前記パルス信号を入力とするハイパスフィルタ回路と、前記ハイパスフィルタ回路の出力を所定レベルで検出するレベル検出器と、を備え、前記レベル検出器の出力により前記周波数カウンタ回路を制御することを特徴とする請求項１又は２記載の衛星放送用コンバータのスイッチ回路。
【請求項４】
前記レベル検出器は、ヒステリシス特性を有するスイッチング回路で構成されることを特徴とする請求項３記載の衛星放送用コンバータのスイッチ回路。
【請求項５】
前記周波数カウンタ回路は、前記基準周波数発振器の出力を前記レベル検出器の出力の所定の論理レベルの期間計数することを特徴とする請求項３又は４記載の衛星放送用コンバータのスイッチ回路。
【請求項６】
前記周波数カウンタ回路は、前記基準周波数発振器の出力を前記レベル検出器の出力の所定の論理レベルの期間計数する第１のカウンタ回路と、他の論理レベルの期間計数する第２のカウンタ回路と、を備え、前記周波数判断回路は、第１及び第２のカウンタ回路の計数値がそれぞれ所定の計数値に到達したか否かを判断することを特徴とする請求項３又は４記載の衛星放送用コンバータのスイッチ回路。
【請求項７】
前記周波数判断回路は、前記周波数カウンタ回路の計数値が所定の上限の閾値及び下限の閾値の範囲内にあることを連続して検出したか否かにより前記バンド切替用パルス信号の入力の有無を判断することを特徴とする請求項２ないし６の何れかの請求項記載の衛星放送用コンバータのスイッチ回路。
【請求項８】
レベル検出器の出力の論理レベルの切り替わり時に周波数カウンタ回路の計数値を初期値に戻し、再計測に備えるリセット回路を有することを特徴とする請求項２ないし７の何れかの請求項記載の衛星放送用コンバータのスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、衛星放送用コンバータのスイッチ回路に関し、特に、衛星放送の受信信号帯域を選択する衛星放送用コンバータ（ＢＳコンバータ）のスイッチ回路に関する。
【背景技術】
【０００２】
ＢＳ放送は、ディジタル化、チャンネル数の増加等に伴い使用周波数が広帯域化しており、例えば、１０.７ＧＨz〜１２.７５ＧＨzの受信周波数においては、ローバンドの１０.７ＧＨz〜１１.７ＧＨz帯とハイバンドの１１.７ＧＨz〜１２.７５ＧＨz帯とに分割され、受信側の受信機構成としては各周波数帯の受信のためにアンテナとＢＳコンバータとの組を互いに独立して２組設けることが必要となる。
【０００３】
これに対し、周波数帯域が分割されたＢＳ放送を１台のアンテナとＢＳコンバータとにより受信するために、ＢＳコンバータに内蔵されている周波数変換用の局部発振器の発振周波数を該ＢＳコンバータに接続されるＢＳチューナ側からの電源電圧に重畳した２２ＫＨｚのバンド切替用パルス信号により切り替えるスイッチング回路を備えるように構成したＢＳコンバータが知られている（特許文献１参照）。  
【０００４】
図８は従来のＢＳコンバータのスイッチング回路の構成を示す図である。ＢＳコンバータ１に内蔵するところの異なる発振周波数を有する２つの局部発振器８７を、ＢＳチューナ２から送出されるバンド切換用パルス信号が重畳されたパルス信号に応じて切り換えるためのＢＳコンバータのスイッチング回路であって、前記ＢＳチューナ２からのパルス信号を取り込んで前記バンド切換用パルス信号の周波数成分のみを抽出するフィルタ回路８１と、前記フィルタ回路８１からのパルス信号を増幅する増幅回路８２と、前記増幅回路８２によって増幅されたパルス信号を整流するダイオード回路８３とＲＣフィルタ回路８４からなる整流回路と、前記整流回路からの直流電圧と基準電圧とを比較して、前記パルス信号に前記バンド切換用パルス信号が重畳されているか否かを表す信号を出力する比較器８５と、前記比較器８５からの信号を受けて、前記比較結果に応じた発振周波数の局部発振器８７を駆動するドライブ回路８６と、から構成されている。
【０００５】
図８に示すＢＳコンバータのスイッチング回路の動作は以下のとおりである。ＢＳチューナ２からの入力はバンドパスフィルタ又はローパスフィルタによりパルス信号成分が抽出され増幅回路８２で所定レベルに増幅される。次に、増幅されたパルス信号成分はダイオード整流回路８３により整流されＲＣフィルタ回路８４により包絡線検波（ＡＭ検波）される。ＲＣフィルタ回路８４からの包絡線検波出力は比較器８５において基準電圧と比較されバンド切換用パルス信号の存否が判定される。前記判定結果はドライブ回路８６に出力され、ドライブ回路８６はバンド切換用パルス信号の存否に応じた何れかの局部発振器８７の発振の駆動を行う。
【０００６】
【特許文献１】特許第２９８８８４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、図８に示す従来のＢＳコンバータのスイッチング回路は以下のような点で問題がある。すなわち、従来のスイッチング回路は、電源電圧に重畳されたバンド切替用パルス信号をバンドパスフィルタ又はローパスフィルタにより２２ＫＨｚのトーン信号として抽出し、該トーン信号をダイオード整流してＲＣフィルタ回路で平滑し包絡線検波を行うという最も一般的なＡＭ検波技術を利用するものであるので、前記各フィルタの特性により本来の信号である２２ＫＨｚのトーン信号以外の信号であっても大きな振幅を有する信号が入力された場合には、正規のトーン信号として誤検出をするという問題がある。
【０００８】
例えば、ＢＳチューナ２から受信偏波の切り替え制御のＤＣ信号として電源電圧を兼ねる１３Ｖ又は１８ＶのＤＣ信号の切り替え時のスパイクノイズや、自動車やバイク等から発生されるスパイクノイズなどにより誤検出が起こり得る。したがって、図８に示すようなスイッチング回路によりＢＳコンバータ１を誤動作することなくスイッチング動作させるのは非常に困難である。
【０００９】
また、前記電源電圧に重畳される前記パルス信号のパルス波高値は０．６Ｖ±０．２Ｖと非常に小さく、パルス波高値が小さ過ぎることによる感度の悪化が問題となる。
【００１０】
更に、パルス信号の検出にバンドパスフィルタやローパスフィルタ等のフィルタ回路を使用するため、該フィルタ回路の振幅−周波数特性（通過特性）の上下限のなだらかな振幅変化によりトーン信号の存否の判定感度が非常に悪いという問題がある。
【００１１】
本発明の目的は、ノイズによる誤動作を防止できる衛星放送用コンバータのスイッチ回路を提供することにある。  
本発明の他の目的は、高精度かつ高感度のスイッチング動作を確保できる衛星放送用コンバータのスイッチ回路を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、衛星放送用コンバータに内蔵された異なる発振周波数を有する複数の局部発振器を、衛星放送用チューナから送出されるバンド切替用パルス信号が重畳されたパルス信号に応じて切り替える衛星放送用コンバータのスイッチ回路に関する。前記衛星放送用チューナからのパルス信号を入力し、前記パルス信号の周波数が規定の周波数の範囲に入っているか否かの判定により、前記バンド切替用パルス信号の有無を検出する周波数計数回路（例えば図２の４３）を用いた比較回路（例えば図２の４３、４４）と、前記比較回路の出力に応じた発振周波数の局部発振器を駆動するドライブ回路（例えば図２の５１）と、を備え、前記周波数計数回路は、前記バンド切替用信号の周波数に対して十分に高い周波数で自走発振する基準周波数発振器（例えば図２の４３２）と、前記基準周波数発振器の出力信号により前記パルス信号を計数する周波数カウンタ回路（例えば図２の４３１）と前記周波数カウンタ回路が規定のカウント数に到達し連続して入力されたことを判断する周波数判断回路（例えば図２の４４１）を備える。
【００１３】
また、前記周波数カウンタ回路は、前記パルス信号を入力するハイパスフィルタ回路と前記ハイパスフィルタ回路の出力を所定レベルで検出するレベル検出器（例えば図２の４２）と、を備え、前記レベル検出器の出力を前記周波数カウンタ回路に入力する。また、前記レベル検出器は、ヒステリシス特性を有するスイッチング回路（例えば図２の４２１）で構成する。さらに前記レベル検出器のヒステリシス特性は上限の閾値及び下限の閾値は制御可能であることを特徴とする。
【００１４】
前記周波数カウンタ回路は、前記基準周波数発振器の出力を前記レベル検出器の出力の所定の論理レベルの期間計数する第１のカウンタ回路（例えば図４の４３５）と、他の論理レベルの期間計数する第２のカウンタ回路（例えば図４の４３７）と、を備え、前記周波数判断回路は、第１及び第２のカウンタ回路の計数値がそれぞれ所定の計数値に到達したか否かを判断することを特徴とする。
【００１５】
更に、前記周波数判断回路は、前記周波数カウンタ回路の計数値が所定の上限の閾値及び下限の閾値の範囲内にあることを連続して検出したか否かにより前記バンド切替用パルス信号の入力の有無を判断することを特徴とする。また、レベル検出器の出力の論理レベルの切り替わり時に周波数カウンタ回路の計数値を初期値に戻し、再計測に備えるリセット回路（例えば図４の４３６、４３８）を有することを特徴とする。
【００１６】
レベル検出器は、前記パルス信号を波形整形し周期情報に変換する波形整形機能を有し波形整形出力により前記周波数カウンタ回路を制御する。また、前記周波数判断回路は、前記周波数カウンタ回路により前記パルス信号を基準周波数発振器の周波数にて計数し、計数値の上限の閾値および下限の閾値の２値内にあるか否かおよび前記パルス信号が連続して入力されているかを判断する。
【発明の効果】
【００１７】
本発明によれば、衛星放送用チューナから送出されるバンド切替用パルス信号を信号レベルを判断して検出するのではなく、周波数値を直接判断してその有無を検出するものであるから、スパイクノイズ等のレベルの大きい信号によりスイッチ回路が誤動作することを防止できる。
【００１８】
特に、スイッチ回路へ入力する信号の周波数が所定の周波数の範囲内にあるか否かを、周波数カウンタ回路の計数値により検出することによりバンド切替用パルス信号の有無を判断するものであるから、所定範囲外の周波数成分や単発の信号に基づくスイッチ回路の誤動作を防止することが可能である。
【００１９】
本発明によれば、周波数計数回路の計数値が所定計数値であるか否かを検出するものであるから、ＡＭ検波出力の周波数対振幅の傾斜特性を利用するものと比べて、前記パルス信号の検出／非検出の識別感度の高い急峻な検出特性が実現され、また、バンド切替時間もパルス信号の入力レベルによる影響を受けることがない。また、周波数計数回路が計数する基準周波数発振器の信号周波数を高くすることにより、前記周波数の識別範囲を高精度に設定することが可能である。
【００２０】
また、スイッチ回路に入力する信号の信号振幅に関しては、レベル検出器を使用して所定レベル以上の信号振幅の信号のみを周波数計数回路に入力することにより、低いノイズによる誤動作を防止することを可能としている。特に、レベル検出器の入力部にはハイパス特性を有する回路（増幅器）を設け、また、レベル検出器自体にはシュミット回路のような所望の高いノイズマージンを持つヒステリシス特性を持たせることにより、所望の周波数以上かつ振幅以上の信号のみを周波数計数回路に入力とすることができ周波数及び振幅の検出精度を高めることが可能である。
【発明を実施するための最良の形態】
【００２１】
衛星放送の受信システムは、パラボラアンテナにより受信した信号を該アンテナに設けたＬｏｗ Ｎｏｉｓｅ Ｄｏｗｎ ｃｏｖｅｒｔｅｒ Ｂｌｏｃｋ（ＬＮＢ）の衛星放送用コンバータ（以下「ＢＳコンバータ」ともいう）で中間周波信号に変換し、Ｓｅｔ Ｔｏｐ Ｂｏｘ（以下「ＢＳチューナ」という）へケーブルにより伝送する構成でなり、ＢＳチューナからは前記ケーブルを介してＬＮＢに内蔵する高周波ＦＥＴ（ＧａＡｓ−ＦＥＴ）等の負バイアスを生成するための電源と制御信号とをＢＳコンバータ側に供給する構成を有する。
【００２２】
また、前記制御信号は電源電圧の高低２種類（１３Ｖ／１８Ｖ）の電圧の切り替えＤＣ電圧とこれに重畳した２２ＫＨｚの信号（トーン信号）とからなり、該制御信号のＤＣ電圧の切り替え及び２２ＫＨｚのトーン信号の有無により、それぞれＢＳコンバータの受信偏波及び周波数変換用の局部発振周波数の切り替えを制御する。なお、ＬＮＢでの電源供給は前記ＤＣ電圧より安定化電圧（８Ｖ）を出力する３端子レギュレータの使用が一般的である。以下、本発明の衛星放送用コンバータの一実施の形態について図面を参照して詳細に説明する。  
【００２３】
（構成の説明）
図１は本実施の形態のＢＳコンバータのスイッチ回路を具備する構成を示すブロック図である。屋外のパラボラアンテナに設けられたＢＳコンバータ１と、ＢＳコンバータ１に同軸ケーブル（ケーブル）により接続された屋内のＢＳチューナ２とから構成される。
【００２４】
衛星から送信されたＢＳ信号（１２ＧＨｚ帯のマイクロ波信号）は、パラボラアンテナで反射されＢＳコンバータ１のフィードホーンを介して受信される。ＢＳコンバータ１で受信したＢＳ信号は前記ケーブルで伝送可能な１ＧＨｚの中間周波数のＢＳ信号（以下、「ＢＳ−ＩＦ信号」という）に周波数変換された後、屋内のＢＳチューナ２に供給される。
【００２５】
ＢＳコンバータ１の動作用の電源電圧はＢＳチューナ２から前記ケーブルを介して高い電圧値（１８Ｖ）と低い電圧値（１３Ｖ）の何れかとして供給されるとともに、前記電源電圧にはバンド切換制御用の２２±４ＫＨｚの信号（「バンド切替用パルス信号」という）がＢＳチューナ１でハイバンド（１１．７ＧＨｚ〜１２．７５ＧＨｚ）を選択する際に重畳される。ここで、バンド切替用パルス信号の２２±４ＫＨｚはＢＳ−ＩＦ信号の周波数（９５０ＭＨｚ〜２１５０ＭＨｚ）に対して非常に低い周波数でありＢＳ−ＩＦ信号には影響を与えない設定周波数である。
【００２６】
図１に示すＢＳコンバータ１の内部回路は、受信信号を増幅し周波数変換する受信系回路Ａと、前記周波数変換動作等を切り替える制御系回路Ｂとから構成される。  
受信系回路Ａは、パラボラアンテナで反射され受信された円偏波又は垂直偏波のＢＳ信号をそれぞれ増幅する初段の増幅器と、初段の増幅器のいずれかの出力を増幅する２段目の増幅器からなる高電子移動度トランジスタ（ＨＥＭＴ）等により構成される低ノイズの高周波増幅器３１と、２段目の増幅器の出力をＢＳ−ＩＦ信号に周波数変換する周波数変換器（ミキサー）３２と、ＢＳ−ＩＦ信号を増幅する中間周波増幅器３３と、前記周波数変換器３２に対し分割された周波数に対応する周波数のローカル信号を出力する２つの局部発振器３４、３５とで構成される。
【００２７】
制御系回路Ｂは、ＢＳチューナ２から供給される電源電圧に重畳されたバンド切替用パルス信号の有無を検出して検出信号を出力する周波数計数回路を含む比較回路４と、前記検出信号により前記２つの局部発振器３５、３６の何れかにバイアスを供給し発振を駆動するドライブ回路５とから構成されるＢＳコンバータのスイッチ回路と、アンテナ切替回路６とを備える。なお、アンテナ切替器６はＢＳチューナから供給された電源電圧が前述の高い電圧値（１８Ｖ）か低い電圧値（１３Ｖ）かにより制御され、その電圧に応じてスイッチ動作を行い増幅器３１の２つの初段増幅器の何れかの高電子移動度トランジスタを動作させるようにバイアスを切り替え、円偏波又は垂直偏波の何れかのＢＳ信号の受信を選択する切替器であるが、アンテナ切替器６のより詳細な説明は省略する。
【００２８】
本実施の形態では、バンド切替用パルス信号の存在が検出された場合にのみハイバンド（１１．７ＧＨｚ〜１２．７５ＧＨｚ）用の局部発振器３５が発振状態に制御され、ローバンド（１０．７ＧＨｚ〜１１．７ＧＨｚ）用の局部発振器３４は非発振状態に制御される。バンド切替用パルス信号の存在が検出されない場合には、上記とは逆にローバンド用の局部発振器３４が発振状態に制御され、ハイバンド用の局部発振器３５が非発振状態に制御される。いずれの場合も周波数変換器３２から出力される周波数変換後の信号は規定の中間周波数のＢＳ−ＩＦ信号として中間周波増幅器３３及びケーブルを介してチューナ２に出力される。
【００２９】
図２は、周波数計数回路を備える比較回路の構成を示す図である。図２（ａ）は比較回路のブロック構成であり、図２（ｂ）はそのより具体的な構成を示す図である。
【００３０】
図２（ａ）に示すように、本実施の形態のＢＳコンバータのスイッチ回路は、ＢＳチューナからの２２±４ＫＨｚのバンド切替用パルス信号を増幅するハイパス構成の増幅器４１と、バンド切替用パルス信号を所定閾値（レベル）で検出（整形）するレベル検出器４２と、レベル検出器４２の出力を入力とし基準周波数発振器（ＯＳＣ）を備える周波数計数回路４３と、該周波数計数回路４３の出力が所定の計数値か否かを判断（比較）する周波数判断回路４４と、周波数判断回路４４の出力により制御され２つの電圧制御発振器３４、３５の発振／非発振を制御するドライブ回路５１とから構成される。
【００３１】
また、図２（ｂ）に示すように、ＢＳコンバータのスイッチ回路の各部のより具体的な構成は、増幅器４１には入力部にコンデンサを備えた差動増幅器でなる負帰還構成の増幅器４１１を使用し、レベル検出器４２にはヒステリシス特性を有する差動増幅器構成でなり２値の論理レベルを出力信号として出力するスイッチング回路４２１を使用する。また、周波数計数回路４３は約２２ＫＨｚに対して十分高いの自走発振周波数を有する基準周波数発振器ＯＳＣ４３２と、該基準周波数発振器４３２の出力の周期（パルス周期）を単位時間としてスイッチング回路４２１の出力の所定の論理レベル（Ｈレベル、Ｌレベル）であるパルス幅又は周期（時間）を計数する周波数カウンタ回路４３１とで構成する。また周波数判断回路４４は、周波数カウンタ回路４３１の計数結果（前記単位時間の計数値）が所定の計数値と一致するか否か又は所定の上限及び下限の計数値の閾値の範囲内にあるか否かにより、２２±４ＫＨｚのバンド切替用パルス信号の有無を判断する周波数判断回路４４１とし、判断（判定）結果として２値信号等を出力する。なお、ドライブ回路５１（図１の５）には前記判定結果に基づいて２つの局部発振器の一方のみを発振状態にするように相補の２端子出力を有する差動型増幅回路５１１を使用する。
【００３２】
本実施の形態の周波数カウンタ回路４３１としては、基準周波数発振器４３２の出力を基準クロックとし、スイッチング回路４２１の出力信号の論理レベルにより計数動作が制御されるバイナリカウンタ回路を使用するのが好適である。
【００３３】
また、周波数カウンタ回路４３１は、スイッチング回路４２１の出力が所定の論理レベルの場合に計数を行い、他方の論理レベルに切り替わった場合に直ちに計数結果を周波数判断回路４４１に出力した後、計数値を初期値に戻し再計数に備えるリセット特性を持ち、周波数判断回路４４１は周波数カウンタ回路４３１の計数結果が連続して所定の計数値を示す場合に、前記パルス信号がバンド切替用パルス信号であることとを判断し、所定の計数値でなかった場合もしくは、連続して所定の計数値が入力されなかった場合、前記パルス信号はバンド切替用パルス信号でないと判断する機能を備える。
【００３４】
（動作の説明）
次に本実施の形態の衛星放送用コンバータのスイッチ回路の動作を説明する。本実施の形態のＢＳコンバータのスイッチ回路の増幅器４１はＢＳコンバータのケーブル接続部よりＢＳチューナ２から供給された電源電圧を入力し、ハイパスフィルタ構成の増幅器４１１の特性により前記電源電圧が２２±４ＫＨｚのバンド切替用パルス信号等のパルス信号を含む場合に該パルス信号を増幅して出力し、レベル検出器４２は該パルス信号を所定閾値でレベル検出し、その繰り返し周波数のパルス信号を出力する。ここで、レベル検出器４２の電圧比較特性としてヒステリシス特性を持たせたスイッチング回路４２１とすることにより、バンド切替用パルス信号に重畳するノイズ成分を除去するための良好なノイズマージンを得ることができる。
【００３５】
周波数計数回路４３は、周波数カウンタ回路４３１において、バンド切替用パルス信号の２２±４ＫＨｚの繰り返し周波数に対して十分に高い周波数で自走発振する基準周波数発振器ＯＳＣ４３２の出力を単位時間としてスイッチング回路４２１の出力の時間を計数する。
【００３６】
ここで周波数カウンタ回路４３１の計数結果はスイッチング回路４２１の出力の前記パルス幅又は周期に対応し、この計数結果は周波数判断回路４４１でバンド切替用パルス信号のパルス幅又は周期に対応するか否かが判断される。
【００３７】
周波数判断回路４４１の出力は、差動型増幅回路５１１を介し、周波数カウンタ回路４３１の計数結果が連続して所定の周波数に応じた計数値か否かを示す相補の２端子出力として、それぞれ２つの局部発振器３４および３５の駆動信号として、一方の局部発振器のみを発振状態に制御する。
【００３８】
以上の動作により、ミキサー３２は電源電圧に該バンド切替用パルス信号が重畳されている場合にはハイバンド帯を規定の中間周波数に変換し、前記バンド切替用パルス信号が重畳されていない場合にはローバンド帯を規定の中間周波数に変換する。
【００３９】
図３は、ＢＳコンバータのスイッチ回路のスイッチ特性（振幅―周波数特性および切り替わり時間特性）を示す図である。図３（ａ）（ｂ）は縦軸に振幅を横軸に周波数をとっており、図３（ｃ）（ｄ）は縦軸にパルス信号の入力レベルを横軸にバンド切替時間をとっている。本実施の形態では図３（ａ）に示すように、２２±４ＫＨｚの上下の所定の周波数で振幅が急峻に切り替わるスイッチング特性を有している。図３（ｂ）は従来のフィルタ及びＡＭ検波を利用するスイッチ特性を示しており、ＡＭ検波のフィルタのなだらかな傾斜特性により切替点は鈍った特性となる。
【００４０】
また、本実施の形態では図３（ｃ）に示すように連続してパルス信号が入力した場合、たとえば連続入力の判断を２パルス連続と定義した場合、入力レベルの大きさに影響されずに即座に切り替わる一定のスイッチング特性を有している。図３（ｄ）は従来のフィルタ及びＡＭ検波を利用するスイッチ特性を示しており、ＡＭ検波における積分エネルギの蓄積時間が入力レベルにより異なるため切替時間は入力レベルが小さくなるほど長くなること示している。本実施の形態の特性はＡＭ検波を利用するものと比べてバンド切替用パルス信号の有無に対し高い精度の検出感度を示すことが分かる。
【実施例１】
【００４１】
図４は本発明の衛星放送用コンバータのスイッチ回路の実施例を示す図である。本実施例では４４０ＫＨｚで自走発振する基準周波数発振器（ＯＳＣ）４３２と、前記基準周波数発振器４３２の出力を１／２に分周する分周器４３３と、周波数カウンタ回路４３１としての１／２分周した信号の周期を単位時間として、スイッチング回路４２１が出力するパルス信号の立ち上がりからの時間を計数するバイナリカウンタ回路４３５と、前記パルス信号の立ち下がりによりバイナリカウンタ回路４３５の計数値を初期値に戻すリセット回路４３６と、１／２分周した信号の周期を単位時間として前記パルス信号の立ち下がりからの時間を計数するバイナリカウンタ回路４３７と、前記パルス信号の立ち上がりによりバイナリカウンタ回路４３７の計数値を初期値に戻すリセット回路４３８と、を備える。また周波数判断回路４４１は、バイナリカウンタ回路４３５および４３７の各計数結果を入力し所定の計数値又は所定範囲の計数値であるか否かを判断する論理合成回路４４３、および連続して前記計数値を示すパルス信号（バンド切替用パルス信号）が入力されているか否かを判断する論理判断回路４４４とからなる。
【００４２】
バイナリカウンタ回路４３５は、前記パルス信号の立ち上がりから分周器４３３の出力を前記パルス信号の立ち下がりまで計数する。またリセット回路４３６は前記パルス信号の立ち下がりによりバイナリカウンタ回路４３５の計数を終了させ、バイナリカウンタ回路４３５の計数結果（計数値）を周波数判断回路４４１に入力した後に該計数値を初期値に戻しパルス信号の次の立ち上がりからの再計数に備える。
【００４３】
バイナリカウンタ回路４３７は、前記パルス信号の立ち下がりから分周器４３３の出力を前記パルス信号の立ち上がりまで計数する。またリセット回路４３８は前記パルス信号の立ち上がりによりバイナリカウンタ回路４３７の計数を終了させ、バイナリカウンタ回路４３７の計数結果（計数値）を周波数判断回路４４１に入力した後に該計数値を初期値に戻しパルス信号の次の立ち上がりからの再計数に備える。
【００４４】
論理合成回路４４１はバイナリカウンタ回路４３５、４３７から入力した計数値をデコードする等により、所定の計数値又は所定範囲の計数値と一致したか否かを判断し、論理判断回路４４４は前記一致の継続の有無により前記パルス信号が連続して入力されているか否かをあわせて判断し、バイナリカウンタ回路４３５、４３７からの複数の計数値が前記所定の計数値又は所定範囲の計数値に一致する場合（計数結果が連続する場合）にドライブ回路５１を駆動する。また、周波数判断回路４４１は計数結果が所定の計数結果でない場合もしくは計数結果が連続しない場合、バンド切替用パルス信号が入力されなかったことを判断し、他方の局部発振器を動作させるようにドライブ回路５１を駆動する。
【００４５】
図５は周波数計数回路４３１及び周波数判断回路４４１のより具体的な構成例を示す図である。  
バイナリカウンタ回路４３５は、１／２分周器４３３の出力をレベル検出器４２により波形整形されたバンド切替用パルス信号のＨレベルで通過させるＡＮＤ回路と、前記ＡＮＤ回路の出力を計数するバイナリカウンタ（１）と、その計数値を保持するラッチ回路とから構成され、リセット回路４３６は前記バンド切替用パルス信号を入力し、そのＬレベルへの切替時にリセット信号を出力しバイナリカウンタ（１）の計数値を前記ラッチ回路に保持するとともに、バイナリカウンタ（１）をリセットするように構成される。
【００４６】
バイナリカウンタ回路４３７は、１／２分周器４３３の出力をレベル検出器４２により波形整形されたバンド切替用パルス信号のＬレベルで通過させるＡＮＤ回路と、前記ＡＮＤ回路の出力を計数するバイナリカウンタ（２）と、その計数値を保持するラッチ回路とから構成され、リセット回路４３８は前記バンド切替用パルス信号を入力し、そのＨレベルへの切替時にリセット信号を出力しバイナリカウンタ（２）の計数値を前記ラッチ回路に保持するとともに、バイナリカウンタ（２）をリセットするように構成される。
【００４７】
また、周波数判断回路４４１の論理合成回路４４３は、バイナリカウンタ回路４３５及び４３７の各パラレル出力をそれぞれ入力するマトリクス回路４４５、４４６を備え、各マトリクス回路はマトリクスの接続点の設定により計数値を検出（デコード）して出力するそれぞれ複数の論理回路と、複数の論理回路の出力の論理和を出力するそれぞれのＯＲ回路と、から構成される。更に論理判断回路４４４は前記保持回路のそれぞれの出力を入力とするＡＮＤ回路４４７で構成される。
【００４８】
図５に示す実施例の構成において、１／２分周器の出力周波数を２２０ＫＨｚ（ＯＳＣ４３２の発振周波数を４４０ＫＨｚ）とし、２２ＫＨｚの周波数のバンド切替パルス信号による計数値として、例えば１０パルス（２２ＫＨｚに対応）を中心値として、８パルスの２６．４ＫＨｚから１２パルスの１７．６ＫＨｚの範囲で計測されるものとし、かつ、この範囲の計数値が連続して検出された場合にバンド切替用パルス信号が有りと判断し、それ以外の場合は無しと判断するものとすると、図５に示す実施例のバイナリカウンタ（１）、（２）を４ビット（４段）構成とし、論理合成回路４４３を構成する論理回路は４つの論理回路とし、バイナリカウンタ（１）、（２）がそれぞれ８ないし１２パルスの計数値を出力した場合にその４つの論理回路の何れか１つがデコード出力としてＨレベルを出力するように、バイナリカウンタ（１）、（２）の４ビット出力の論理設定をマトリクス回路の接続関係の設定により行い、また、パルス信号のＨ／Ｌレベル毎に継続性を論理判断回路４４４のＡＮＤ回路で順次判断する構成とすることにより実現可能である。
【００４９】
図６は本実施例の動作を示すタイムチャートを示す図である。以下、図５に示す実施例の動作を説明する。  
パルス信号（ａ）と分周器の出力（ｂ）をバイナリカウンタ回路４３５及び４３７に入力し、パルス信号（ａ）がＨレベルになる立ち上がり（時刻ｔ０）から、バイナリカウンタ（１）が入力部のＡＮＤ回路を介して入力する分周器の出力（ｂ）の計数を開始する。そしてパルス信号（ａ）がＬレベルになる立ち下がり（時刻ｔ１）で出力（ｂ）の入力が停止し計数を終了する。リセット回路４３６はパルス信号（ａ）の立ち下がり時にリセット信号（ｃ）を出力し、計数結果を出力部のラッチ回路に保持するとともに、計数値を初期値に戻す。前記ラッチ回路の出力は論理合成回路４４３の上段のマトリクス回路４４５に入力し、その接続設定により８〜１２パルスの計数値の場合、対応する何れかの論理回路がＨレベルを出力し、その出力部のＯＲ回路は時刻ｔ１からＨレベルの信号（ｅ）を出力する。
【００５０】
次に、パルス信号（ａ）がＬレベルになる立ち下がり（時刻ｔ１）から、今度はバイナリカウンタ（２）が分周器の出力（ｂ）を同様に計数を開始する。そしてパルス信号（ａ）がＨレベルになる立ち上がり（時刻ｔ２）で計数を終了する。リセット回路４３８はパルス信号（ａ）の立ち上がり時にリセット信号（ｄ）を出力し、計数結果を出力部のラッチ回路に保持するとともに、計数値を初期値に戻す。前記ラッチ回路の出力は論理合成回路４４３の下段のマトリクス回路４４６に入力し、その接続設定により８〜１２パルスの計数値の場合、対応する何れかの論理回路がＨレベルを出力し、その出力部のＯＲ回路は時刻ｔ２からＨレベルの信号（ｆ）を出力する。
【００５１】
パルス信号（ａ）は時刻ｔ２からＨレベルへ立ち上がる次のサイクルに移行し、バイナリカウンタ（１）、（２）は交互に前述と同様の計数動作を行う。ここでパルス信号がレベル検出器で波形整形されたバンド切替用パルス信号とすると、Ｈ／Ｌレベルのデューティファクターが５０％の連続信号であるから、各ＯＲ回路からはそれぞれ時刻ｔ１、ｔ２以降Ｈレベルが連続する信号（（ｅ）、（ｆ））が出力される。
【００５２】
論理判断回路４４４のＡＮＤ回路４４７は両信号（ｅ）、（ｆ）の論理積によりバンド切替用パルス信号のＨレベルとＬレベルの何れも計数値が８〜１２パルス範囲の計数値であることを判断し、時刻ｔ２以降、バンド切替用パルス信号が継続するあいだＨレベルの検出信号（ｇ）を出力する。従って、パルス信号が立ち上がった状態、もしくは立ち下がった状態で固定されたり、その状態の継続時間がバンド切替用パルス信号と異なる場合や連続的な入力でない場合には前記ＡＮＤ回路４４７は不連続を示す信号を出力する。
【００５３】
以上により論理判断回路４４４では、周波数カウンタ回路４３５と周波数カウンタ回路４３７から入力した計数結果について所定の計数値であるか否か、つまり所定周波数の信号か否かを判断し、論理判断回路４４４は所定の計数値のパルス信号が連続して入力されているか否か、つまり所定周波数の信号が継続しているか否かを判断する。
【実施例２】
【００５４】
以上のように前記実施例では、周波数判断回路４４１におけるパルス信号の周波数を検出するために計数値をデコードする論理合成回路４４３を使用する例を示したが、このような回路手段等により前記周波数カウンタ回路の計数値が所定の上限の閾値及び下限の閾値の範囲内か否かを検出する代わりに、バイナリカウンタ回路４３５、４３７からの複数ビットでなる計数値のディジタル信号を前記上限の閾値及び下限の閾値を示す２つのディジタル値との大小を直接比較するディジタル比較器を使用して構成することができる。
【００５５】
図７はかかる実施例の周波数判断回路４４１の構成を示す図である。２つのバイナリカウンタの出力側のラッチ回路からディジタル計数値を入力し、予め上限の閾値及び下限の閾値を設定した２つのレジスタの出力と前記計数値とを比較するディジタル比較回路４４８―１及び４４８−２、４４８―３及び４４８−４と、２つのディジタル比較回路の比較結果である２値の出力を入力するそれぞれのＡＮＤ回路４４９−１、４４９−２と、ＡＮＤ回路４４９−１、４４９−２を入力とするＡＮＤ回路４４７とで構成される。
【００５６】
本実施例では各ラッチ回路からの計数値が上限及び下限の閾値の範囲内の場合は、各比較回路４４８―１及び４４８−２、４４８―３及び４４８−４の出力はそれぞれＨレベルとなりそれぞれのＡＮＤ回路４４９−１、４４９−２からＨレベルが出力される。論理判断回路４４４を構成するＡＮＤ回路４４７は、パルス信号のＨ／Ｌレベルの変化時刻での連続する計数値が何れも上限及び下限の閾値の範囲内の場合にバンド切替用パルス信号の検出を意味するＨレベルを出力する。
【００５７】
以上の実施例では周波数計数回路をバイナリカウンタを用いた例で説明したが、周波数計数回路自体は他のカウンタ回路を含めて任意のものが使用可能である。
【００５８】
また実施例では、基準周波数発振器の発振周波数を２２０ＫＨｚと高い周波数に設定することにより、基準周波数発振器を構成する回路に比較的大きい容量を形成する必要がなくなるからＢＳコンバータのスイッチ回路の集積回路化に好適である。
【００５９】
更に、ＯＳＣ４３２の発振周波数を高めたり、周波数カウンタ回路の段数（ビット数）を増加させることが可能であり、これにより所定の計数値を細かく設定することが可能になる。このことにより、前記パルス信号の周波数検出の精度を向上することが可能であるとともに、計数値を変更することによりパルス信号の検出／非検出の識別範囲を適宜設定することが可能である。
【図面の簡単な説明】
【００６０】
【図１】本実施の形態の衛星放送用コンバータのスイッチ回路を具備する受信系の構成を示すブロック図である。
【図２】周波数計数回路を備える比較回路の構成を示す図である。
【図３】衛星放送用コンバータのスイッチ回路のスイッチ特性を示す図である。
【図４】本発明のより具体的な衛星放送用コンバータのスイッチ回路の実施例を示す図である。
【図５】周波数計数回路４３１及び周波数判断回路４４１のより具体的な構成例を示す図である。
【図６】図５に示す実施例の動作のタイムチャートを示す図である。
【図７】他の実施例を示す図である。
【図８】従来のＢＳコンバータのスイッチング回路の構成を示す図である。
【符号の説明】
【００６１】
１  ＢＳコンバータ
２  ＢＳチューナ
３１  高周波増幅器（低ノイズ増幅器）
３３  ＢＳ−ＩＦ増幅器
３２  ミキサー
３４  ローバンド局部発振器
３５  ハイバンド局部発振器
４  比較回路
４１１  高域通過型増幅器
４２  レベル検出器
４３  周波数計数回路
４３１  周波数カウンタ回路
４３２  基準周波数発振器
４３３  分周器
４３５、４３７  バイナリカウンタ回路
４３６、４３８  リセット回路
４４、４４１  周波数判断回路
４４３  論理合成回路
４４４  論理判断回路
４４５、４４６  マトリクス回路
４４７、４４９−１、４４９−２  ＡＮＤ回路
４４８―１〜４４８―４  ディジタル比較回路
５、５１  ドライブ回路
５１１  差動型増幅回路
６  アンテナ切替器
８１  バンドパスフィルタ（又はローパスフィルタ）
８３  整流用のダイオード回路
８４  平滑用のＲＣフィルタ回路
【図１】
2006025157.tif 000003
【図２】
2006025157.tif 000004
【図３】
2006025157.tif 000005
【図４】
2006025157.tif 000006
【図５】
2006025157.tif 000007
【図６】
2006025157.tif 000008
【図７】
2006025157.tif 000009
【図８】
2006025157.tif 000010