(57)【要約】【目的】方形波または三角波を元の波形に加算することにより、任意の伝送線路に対して損失の補償を行なうことが可能なドライバ回路を提供する。【構成】信号発生器１と、方形波のパルス幅データ、振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅データ、振幅データに従って方形波を生成する方形波発生器３、方形波発生器４および方形波発生器５と、信号発生器１の出力１ａと方形波発生器３の出力３ａと方形波発生器４の出力４ａと方形波発生器５の出力５ａとを加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有し、方形波パルスを信号波形に加算することにより伝送線路の損失を補償する。【選択図】  図１
2006211702.tif 000002
【特許請求の範囲】
【請求項１】
伝送すべき信号波形の立ち上がりおよび立ち下がりの部分に、方形波または三角波であ
るパルスを加算した信号を伝送線路に出力することを特徴とする送信装置。
【請求項２】
信号発生器と、方形波または三角波であるパルスを発生する発生器と、該信号発生器で
発生した信号波形の立ち上がりおよび立ち下がりの部分に該パルスを加算する加算器とを
有するドライバ回路を備えたことを特徴とする送信装置。
【請求項３】
請求項１または２に記載の送信装置であって、
前記パルスは伝送線路で生じる信号の損失を補償するものであることを特徴とする送信
装置。
【請求項４】
伝送すべき信号波形の立ち上がりおよび立ち下がりの部分に、伝送線路で生じる損失を
補償するパルスを加えた信号を伝送線路に出力することを特徴とする送信装置。
【請求項５】
伝送すべき信号波形の立ち上がりおよび立ち下がりの部分にパルスを加算した信号を伝
送線路に出力する送信装置であって、
該伝送すべき信号波形と該伝送線路を通過した後の波形との差の波形と、該伝送すべき
信号波形に加えるパルスの波形の差が最小または予め定めたしきい値以下となることを特
徴とする送信装置。
【請求項６】
請求項４または５に記載の送信装置であって、前記パルスが方形波または三角波である
ことを特徴とする送信装置。
【請求項７】
請求項１から６のいずれか1項に記載の送信装置であって、前記パルスが複数個である
ことを特徴とする送信装置。
【請求項８】
請求項１から７のいずれか1項に記載の送信装置であって、前記パルスのパルス幅また
は振幅は、該伝送線路の損失に応じて変化することを特徴とする送信装置。
【請求項９】
請求項７に記載の送信装置であって、前記複数のパルスの形状が異なることを特徴とす
る送信装置。
【請求項１０】
請求項７に記載の送信装置であって、前記複数のパルスの幅は同じであり、該複数のパ
ルスの振幅は異なることを特徴とする送信装置。
【請求項１１】
伝送線路を通して信号の送信を行う送信装置であって、
該送信装置は、伝送すべき信号の波形に加算するパルスの幅および振幅を記憶する記憶
手段と、前記記憶手段に記憶されているパルスを前記伝送すべき信号の立ち上り時および
立ち下り時で発生するパルス発生手段と、前記伝送すべき信号と前記パルス波発生器から
出力されるパルスとを加算する加算手段とを有するのドライバ回路を備えていることを特
徴とする送信装置。
【請求項１２】
伝送線路を通して信号の送信を行う送信装置であって、
該送信装置は、伝送すべき信号の波形に加算するパルスの少なくともパルス幅または振
幅のどちらか一方を記憶する記憶手段と、前記記憶手段に記憶されているパルスを前記伝
送すべき信号の立ち上り時および立ち下り時で発生するパルス発生手段と、前記伝送すべ
き信号と前記パルス波発生器から出力されるパルスとを加算する加算手段とを有するのド
ライバ回路を備えていることを特徴とする送信装置。
【請求項１３】
伝送線路を通して信号の送信を行う送信装置であって、
該送信装置は、伝送線路を通して伝送すべき信号を発生する信号発生器と、前記伝送す
べき信号の波形のうち、前記伝送線路での損失により減衰する部分に対応して設定された
、方形波パルスの少なくともパルス幅または振幅のどちらかを記憶するレジスタと、前記
レジスタに記憶された方形波パルスを、前記信号発生器の出力波形の立ち上がりおよび立
ち下がり時で発生する方形波発生器と、前記信号発生器の出力波形と前記方形波発生器の
出力波形とを加算する加算器と、前記加算器の出力を増幅して、前記伝送線路へ出力する
増幅回路とを有するドライバ回路を備えたことを特徴とする送信装置。
【請求項１４】
請求項１３に記載の送信装置であって、
前記ドライバ回路は、前記信号発生器の出力に前記方形波パルスを加えない状態で得ら
れる前記増幅回路からの出力波形と、当該出力波形が前記伝送線路を通過した後の波形と
を取得する波形取得手段と、前記波形取得手段で得られた、前記伝送線路を通過前の波形
と通過後の波形とを比較し、両波形の差が最小あるいは所定のしきい値以下となる、前記
方形波発生器で発生される各方形波パルスのパルス幅と振幅とを求め、前記求めたパルス
幅及び振幅を前記レジスタに記憶させる演算回路とをさらに有することを特徴とする送信
装置。
【請求項１５】
請求項１３または１４に記載の送信装置であって、
前記方形波発生器は、２つの入力の差分を増幅する差動増幅回路と、前記レジスタに記
憶されたパルス幅に関する情報に従い、該差動増幅回路の１方の入力を遅延する遅延回路
と、
前記レジスタに記憶された振幅に関する情報に従い、該差動増幅回路の駆動電流の電流
値を変化させる電流源回路とを有することを特徴とする送信装置。
【請求項１６】
伝送線路を通して信号の送信を行う送信装置であって、
該送信装置は、伝送線路を通して伝送すべき信号を発生する信号発生器と、前記伝送す
べき信号の波形のうち、前記伝送線路での損失により減衰する部分に対応して設定された
、三角波パルスの少なくともパルス幅または振幅のどちらかを記憶するレジスタと、前記
レジスタに記憶された三角波パルスを、前記信号発生器の出力波形の立上り時および立下
り時で発生する三角波発生器と、前記信号発生器の出力波形と前記三角波発生器の出力波
形とを加算する加算器と、前記加算器の出力を増幅して、前記伝送線路へ出力する増幅回
路とを有するドライバ回路を備えたことを特徴とする送信装置。
【請求項１７】
請求項１６に記載の送信装置であって、
前記ドライバ回路は、前記信号発生器の出力に前記三角波パルスを加えない状態で得ら
れる前記増幅回路からの出力波形と、当該出力波形が前記伝送線路を通過した後の波形と
を取得する波形取得手段と、前記波形取得手段で得られた、前記伝送線路を通過前の波形
と通過後の波形とを比較し、両波形の差が最小あるいは所定のしきい値以下となる、前記
三角波発生器で発生される各三角波パルスのパルス幅と振幅とを求め、前記求めたパルス
幅及び振幅を前記レジスタに記憶させる演算回路とをさらに有することを特徴とする送信
装置。
【請求項１８】
請求項１６または１７に記載の送信装置であって、
前記三角波発生器は、２つの入力の差分を増幅する差動増幅回路と、前記差動増幅回路
の入力の少なくとも一方に接続した容量と、前記レジスタに記憶された振幅に関する情報
に従い、前記容量を充電するパルスの振幅を変化させるパルス発生回路と、前記レジスタ
に記憶されたパルス幅に関する情報に従い、前記容量に充電された電荷を徐々に放出させ
るための電流を変化させる電流源回路とを有することを特徴とする送信装置。
【請求項１９】
請求項１から１８のいずれか１項に記載の送信装置であって、
該送信装置が伝送装置、コンピュータ、コンピュータ周辺機器、ネットワーク機器、計
測器のいずれかであることを特徴とする送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送線路を用いて信号の伝送を行うドライバ回路を含むシステムに係り、特
に、伝送線路での損失を補償することが可能なドライバ回路に関する。
【背景技術】
【０００２】
従来、伝送線路での損失補償は、コイルまたは容量で構成したフィルタ回路を用いて、
増幅回路の周波数特性が伝送線路の損失特性の逆となるように調整して行っていた。例え
ば、実開平５ー８７７５０号公報で開示されているように、ピーキングコイルを用いて高
い周波数での増幅率を上げることにより、伝送線路の損失により減衰する高周波成分の補
償を行っている。
【０００３】
【特許文献１】実開平５ー８７７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
かかる従来の損失補償手段を備えたドライバ回路においては、コイルまたは容量で構成
したフィルタ回路を用いるために、１つの伝送線路の損失に合わせてドライバ回路の周波
数特性を調整すると、そのドライバ回路を別の伝送線路に用いることが困難であった。ま
た、フィルタ回路にコイルを用いる場合には、ドライバ回路の集積回路化が難しいという
課題があった。
【０００５】
本発明の目的は、任意の伝送線路に容易に対応可能なドライバ回路および伝送線路の損
失補償方法を提供することにある。
【０００６】
さらに、本発明は、コイルを備えたフィルタ回路を用いない、集積回路化に適している
ドライバ回路および伝送線路の損失補償方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的は、伝送すべき信号を増幅して伝送線路へ出力するドライバ回路において、所
定の波形形状を備えるパルスのパルス幅と振幅とを記憶する記憶手段と、前記記憶手段に
記憶されているパルス幅と振幅とを持つパルスを、前記伝送すべき信号の立ち上り時及び
立ち下り時に発生する、１個以上のパルス発生手段と、前記伝送すべき信号と、前記１個
以上のパルス波発生器から出力されるパルスとを加算する加算手段と、前記加算器の出力
を増幅する増幅手段とを有することを特徴とするドライバ回路により達成できる。
【０００８】
前記ドライバ回路のパルス発生手段で発生する所定の波形形状のパルスとしては、例え
ば方形波パルスまたは三角波パルスを用いる。
【０００９】
本発明のドライバ回路においては、伝送すべき信号の波形のうち、伝送線路での損失に
より高周波成分が減衰する、立ち上がりおよび立ち下がりの部分を補うために、予め定め
られたパルス幅及び振幅を持つ方形波または三角波等の波形形状の１以上のパルスを、前
記信号波形の高レベル（Ｈｉ）と低レベル（Ｌｏｗ）との切り替えと同期して、前記信号
波形に加算する。
【００１０】
本発明において、記憶手段は、使用する伝送線路の損失特性に応じて予め設定された、
前記信号波形に加算する１以上のパルスのパルス幅及び振幅を記憶する。また、１個以上
のパルス発生手段は、記憶手段に記憶される前記パルス幅及び振幅に応じて、発生するパ
ルスのパルス幅及び振幅を変える。したがって、記憶手段に記憶するデータを変えること
により、任意の伝送線路に対して損失補償を行なうことができる。
【００１１】
さらに、本発明のドライバ回路は、従来の伝送線路の損失補償を行なうドライバ回路の
ように、コイルを備えたフィルタ回路を使用しないため、集積回路化に適している。
【発明の効果】
【００１２】
本発明によれば、任意の伝送線路において、伝送線路での損失を補償をすることができ
ると共に、集積回路化に適しているドライバ回路及び伝送線路の損失補償方法を提供する
ことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の態様を説明します。
【実施例】
【００１４】
以下、本発明を適用した伝送線路損失の補償手段を有するドライバ回路の実施例を図を
参照して説明する。
【００１５】
本発明による伝送線路損失の補償手段を有するドライバ回路の一実施例を、図１〜図３
を参照して説明する。
【００１６】
本実施例のドライバ回路８は、例えば図１に示すように、伝送線路９を介して伝送すべ
き信号を発生させる信号発生器１と、伝送線路９での損失補償のために用いる方形波パル
スのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパル
ス幅データ及び振幅データに従い方形波を発生させる方形波発生器３、４、５…とを有す
る。
【００１７】
本実施例は、さらに、信号発生器１の出力１ａと、方形波発生器３の出力３ａと、方形
波発生器４の出力４ａと、方形波発生器５の出力５ａ…とを加算する加算器６、及び加算
器６の出力６ａを増幅する増幅回路７を有する。
【００１８】
本実施例のドライバ回路８により行なわれる、伝送線路損失の補償方法について、図２
、図３の波形図に基づいて説明する。なお、以下では、伝送すべき信号がデジタル信号で
あり、方形波発生器が３個の場合について説明する。
【００１９】
波形１０（図２（ａ））は、信号発生器１で発生される信号の一部の立ち上がり時にお
ける波形を示すものである。伝送線路の損失補償を行なわないドライバ回路の場合には、
このような波形１０を備えた信号をそのまま、増幅回路７を介して伝送線路９へ供給する
。
【００２０】
すると、伝送線路９での表皮効果等の損失のために、立ち上がり部分の高周波成分が減
衰され、伝送線路端９ａでは、波形１１（図２（ｂ））のように、波形が鈍る。このよう
な伝送線路損失は、伝送する信号の周波数が高ければ高いほど顕著なものとなり、例えば
、１００ＭＨｚ以上の信号では、５０ｃｍ程度の伝送線路９でも、表皮効果等による損失
が大きくなる。
【００２１】
本実施例では、例えば１００ＭＨｚ以上の周数帯で５０ｃｍ以上の伝送線路９、または
、より低い周波数帯では、数ｍ以上の伝送線路９での損失を補償するため、図２（ｃ）に
示すように、波形１０と波形１１との差分の大きさ及び形状に対応する、パルス幅及び振
幅を備えた方形波１２、方形波１３、及び方形波１４を、伝送すべき波形（以下では元の
波形と呼ぶ）１０に加算する。
【００２２】
ここで、方形波１２、１３、１４のそれぞれのパルス幅及び振幅は、例えばこれら３つ
の方形波を元の波形１０に加算して形成される波形と、波形１１との差が、最小あるいは
予め定めたしきい値以下となるように決定する。また、本実施例で扱っている伝送線路で
の損失の特性を考慮すると、図２（ｃ）に示すように、各方形波のパルス幅及び振幅を、
互いに異なるように決定することで、波形１１との差をより小さくすることができる。
【００２３】
すなわち、増幅回路７の出力７ａの波形を、波形１５（図２（ｄ）の太線部分）のよう
に、予め求められている、互いに異なるパルス幅及び振幅をそれぞれ備えた、方形波１２
、方形波１３および方形波１４を、元の波形１０に、当該波形の高レベル（Ｈｉ）及び低
レベル（Ｌｏｗ）への切り替えと同じタイミングで加算した波形とする。
【００２４】
上記のように形成された波形１５は、伝送線路９に供給され、伝送線路９で損失を受け
ると、図２（ｅ）に示すような波形１６となる。
【００２５】
したがって、本実施例によれば、伝送線路での損失補償がされない場合の、伝送線路端
９ａでの波形１１と比較して、より元の波形１０に近い波形１６を得ることができ、伝送
線路損失を補償することが可能となる。
【００２６】
以上では、図２に示すような信号の立ち上がり時の波形について説明したが、図３（ａ
）〜（ｅ）に示すように、信号の立ち下がり時にも、全く同じような事が言える。ここで
、信号の立ち下がり時における本実施例の作用の説明は、上記の立上り時の場合と同様で
あり、省略する。なお、図３では、図２と同様に、１０は元の波形、１１は伝送線路９で
の損失を受けた波形、１５は本実施例でのドライバ回路８の出力波形、及び１６は波形１
５が伝送線路９により損失を受けた場合の波形を、それぞれ示している。
【００２７】
本実施例のドライバ回路８では、上述したように元の波形１０と、ある特定の伝送線路
９での損失を受けた波形１１との差分に対応するように（図２（ｃ）及び図３（ｃ）参照
）、各方形波のパルス幅及び振幅を予めデータとして求めておき、レジスタ２に格納する
。
【００２８】
さらに、レジスタ２に格納したパルス幅データや振幅データに従って、方形波発生器３
、方形波発生器４および方形波発生器５により、方形波３ａ、方形波４ａおよび方形波５
ａを生成し、加算器６により信号発生器５の出力５ａと加算し、加算器の出力６ａを増幅
回路７により増幅することで、波形１５を得る。
【００２９】
ここで、本実施例における方形波発生器は、発生する方形波のパルス幅と振幅とを可変
とするものである。このため、伝送線路９を変える場合には、新たに使用する伝送線路で
の損失に応じてレジスタ２に格納するデータを変えるか、または、予め複数種類の伝送線
路に対応するデータをレジスタ２に格納しておき、その時点でより適切なデータを選択し
て用いる構成とする。
【００３０】
本実施例によれば、任意の伝送線路に対して損失補償を行うことができる。さらに、本
実施例によれば、コイルを用いたフィルター回路を用いることなく損失補償を実現するこ
とができるため、本実施例のドライバ回路の集積回路化が可能となる。さらに、本実施例
のドライバ回路を集積回路化により、本実施例のドライバ回路の小型化、低価格化を図る
ことが容易に可能となる。
【００３１】
本実施例では、方形波発生器の個数を３としたが、方形波発生器の個数は１個以上の任
意の数をとることができる。方形波発生器の個数を増やすに従い、伝送線路端９ａの補償
後の波形１６を、元の波形１０により近づけることが可能となる。
【００３２】
また、本実施例では、方形波発生器は、レジスタ２に格納されたパルス幅データ及び振
幅データに応じた方形波を発生することが可能な構成としたが、この代わりに、方形波発
生器で可変とできるのはパルス幅及び振幅のうちのどちらか一方だけとし、他方は固定と
する構成としてもよい。例えば、振幅を固定とする場合は、各方形波発生器での振幅値を
同一とする。このような構成によれば、パルス幅データまたは振幅データのうちの固定と
したデータを格納するための記憶領域を、レジスタ２から省略することが可能となる。
【００３３】
また、本実施例では、増幅回路７を用いたが、加算器６が伝送線路９をドライブ可能な
場合には、増幅回路７を省略することができる。
【００３４】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図４、図
５を参照して説明する。本実施例のドライバ回路８は、伝送線路の損失補償に必要な方形
波のパルス幅及び振幅を求める構成を有するものである。
【００３５】
本実施例のドライバ回路８は、図４に示すように、上記図１の実施例と同じ構成として
、信号発生器１と、方形波パルスのパルス幅データ及び振幅データを格納するレジスタ２
と、レジスタ２に格納したパルス幅データ及び振幅データに従い方形波を発生させる方形
波発生器３、４、５…と、信号発生器１の出力１ａ、方形波発生器３の出力３ａ、方形波
発生器４の出力４ａ、及び方形波発生器５の出力５ａ…を加算する加算器６と、加算器６
の出力６ａを増幅する増幅回路７とを有する。
【００３６】
なお、本実施例において、上記図１の実施例と共通する構成については、同じ符号を付
し、その説明を省略する。
【００３７】
本実施例のドライバ回路８は、上記構成に加え、さらに、レジスタ２に格納されるパル
ス幅及び振幅を求める構成として、増幅回路７の出力端７ａでの波形をデジタル化するデ
ジタイジング装置１７と、デジタイジング装置１７により得られた波形に基づいて、方形
波１２、方形波１３、方形波１４…のパルス幅と振幅とを求める演算装置１８とを有する
。
【００３８】
演算装置１８は、増幅回路７の出力端７ａで検出する、伝送線路９を通り伝送線路端９
ａで反射され戻ってくる波形のデジタルデータに基づいて、伝送線路端９ａでの波形１１
を求め、さらに、伝送線路損失の補償を行う前の増幅回路７の出力波形１０と求めた波形
１１とを比較して（図２及び図３参照）、両波形１０、１１の差が最小あるいは予め定め
たしきい値以下となるように、方形波１２、方形波１３、方形波１４…のパルス幅と振幅
とをそれぞれ求める。
【００３９】
本実施例のドライバ回路８での処理動作のうち、損失補償のための各方形波のパルス幅
及び振幅を求める処理手順の一例である、補償値測定処理について、図５のフローチャー
トを用いて説明する。なお、本処理は、本実施例のドライバ回路８に接続する伝送線路９
の伝送線路端９ａを短絡、オープンのいずれかの状態で実行するものである。
【００４０】
本処理では、最初、ユーザなどにより入力される、伝送線路端９ａが短絡しているか、
オープンしているかの設定を受け入れた後（ステップ５０１）、伝送線路の損失補償を行
わずに、すなわち信号発生器１からの信号（図２又は図３参照）を、そのまま伝送線路９
に供給するように、ドライバ回路８を動作させる（ステップ５０２）。より具体的には、
加算器６を制御して、この時点での方形波の加算を禁止するか、または、方形波発生器３
、４、５を制御して、方形波を発生させないようにする。
【００４１】
次に、デジタイジング装置１７により、伝送線路損失の補償を行なわない場合の増幅回
路７の出力波形（以下では波形１０と呼ぶ）と、当該波形１０が伝送線路９を通り、短絡
又はオープンとなっている伝送線路端９ａで反射されて戻ってくる反射波をデジタル化す
る（ステップ５０３）。ここで、波形１０と、波形１０の反射波が重なっている場合（ス
テップ５０４でＹｅｓ）、両波形の分離処理を演算装置１８で行う（ステップ５０５）。
【００４２】
次に、伝送線路端９ａが短絡していると設定されている場合には（ステップ５０６でＹ
ｅｓ）、伝送線路端９ａでの反射の際に波形１０が反転するため、演算装置１８で波形１
０の反射波を反転する（ステップ５０７）。さらに、演算装置１８により、波形１０と波
形１０の反射波との差をとり、それを１／２にして、波形１０と伝送線路端９ａでの波形
１１との差Ａを求める（ステップ５０８）。
【００４３】
次に、この波形１０と波形１１との差Ａの波形と、方形波１２、方形波１３および方形
波１４を加算してできる波形との差が、最小あるいは予め定めたしきい値以下となる、各
方形波のパルス幅と振幅とを演算装置１８により求め（ステップ５０９）、求めた各方形
波のパルス幅及び振幅をレジスタ２に書き込む（ステップ５１０）。
【００４４】
本実施例によれば、任意の伝送線路に対して、その損失補償に必要な方形波パルスのパ
ルス幅及び振幅を求めることが可能となる。
【００４５】
本実施例では、波形１０が伝送線路９を通り損失を受けた場合の波形１１を、波形１０
の反射波の波形を用いて演算装置１８により求めたが、本発明で波形１１の求める手段は
これに限定されるものではない。例えば、デジタイジング装置１７をもう一つ、伝送線路
端９ａに設けて、直接、波形１１を検出してデジタル化し、そのデータを演算装置１８に
転送する構成としてもかまわない。このような場合には、伝送線路端９ａを短絡またはオ
ープンにする必要がなくなる。
【００４６】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図６、図
７を参照して説明する。本実施例のドライバ回路は、上記図１の実施例のドライバ回路に
おいて、方形波の代わりに三角波を用いるものである。
【００４７】
本実施例のドライバ回路８は、例えば図６に示すように、信号発生器１と、伝送線路９
での損失補償のために用いる三角波パルスのパルス幅データ及び振幅データを格納するレ
ジスタ２と、レジスタ２に格納したパルス幅データ及び振幅データに従って三角波を生成
する三角波発生器１９、２０…と、信号発生器１の出力１ａ、三角波発生器１９の出力１
９ａ、及び三角波発生器２０の出力２０ａ…を加算する加算器６と、加算器６の出力６ａ
を増幅する増幅回路７とを有する。
【００４８】
本実施例のドライバ回路８による、伝送線路損失の補償方法について、図７の波形図に
基づいて説明する。なお、以下の説明では、三角波発生器が２個の場合について説明する
。なお、図７（ｃ）、（ｄ）は、発生された三角波パルスが加算された結果を示している
。
【００４９】
波形１０（図７（ａ））は、伝送線路損失の補償を行なわない場合の増幅回路７の出力
である。波形１０は、伝送線路９での表皮効果等の損失により、伝送線路端９ａで波形１
１（図７（ｂ））のように鈍る。この波形１１に、当該信号波形のＨｉ及びＬｏｗ状態へ
の切り替えと同じタイミングで、異なるパルス幅、振幅をもつ、三角波２１および三角波
２２を、図７（ｃ）に示すように加算すると、元の波形１０に近づくことが分かる。
【００５０】
すなわち、増幅回路７の出力波形を、図７（ｄ）に示すように、波形１０に三角波２１
および三角波２２を加算して形成される波形１５とすることにより、伝送線路端９ａでも
、波形１０に似た波形１６（図７（ｅ））を得ることが可能となる。したがって、伝送線
路損失を補償することができる。
【００５１】
本実施例のドライバ回路８では、上述したように元の波形１０と、伝送線路９での損失
を受けた波形１１との差分の大きさ及び形状に対応するように（図７（ｃ）参照）、各三
角波のパルス幅及び振幅を予めデータとして求めておき、レジスタ２に格納する。
【００５２】
さらに、レジスタ２に格納したパルス幅データ及び振幅データに従って三角波発生器１
９および三角波発生器２０により、三角波１９ａおよび三角波２０ａを生成し、加算器６
により信号発生器５の出力５ａと加算し、加算器の出力６ａを増幅回路７により増幅する
ことで波形１６を得る。
【００５３】
ここで、本実施例における三角波発生器は、発生する三角波のパルス幅と振幅とを可変
とすることが出きるものである。このため、伝送線路を変える場合には、新たに使用する
伝送線路での損失に応じてレジスタ２に格納するデータを変えるか、または、予め複数種
類の伝送線路に対応するデータをレジスタ２に格納しておき、その時点でより適切なデー
タを選択して用いる構成とする。
【００５４】
本実施例によれば、任意の伝送線路に対して損失補償を行うことができるのに加え、コ
イルを用いたフィルター回路を用いることなく損失補償を実現することができるため、本
実施例のドライバ回路の集積回路化が可能となる。さらに、ドライバ回路の集積回路化に
より、本実施例のドライバ回路の小型化、低価格化を図ることが容易に可能となる。
【００５５】
さらに、本実施例は、三角波パルスを用いるため、方形波パルスを用いる場合に比較し
て、より少ないパルスの個数で、より適切に波形１０と波形１１との差分を埋めることが
可能となる。このため、本実施例は、上記図１の実施例に示されたドライバ回路に用いら
れる方形波発生器の個数に比べ、より少ない個数の三角波発生器で、同品質の伝送線路損
失補償を行うことができる。
【００５６】
本実施例では、三角波発生器の個数を２としたが、三角波発生器の個数は１個以上の任
意の数をとることができる。三角波発生器の個数を増やすに従い、伝送線路端９ａの補償
後の波形１６を、波形１０により近づけることが可能となる。
【００５７】
また、本実施例では、三角波発生器が、発生する三角波のパルス幅及び振幅を可変とす
る構成としたが、この代わりに、三角波発生器のパルス幅または振幅のどちらか一方を固
定とする構成としてもよい。例えば、振幅を固定する場合は、各三角波発生器の振幅値を
同一とする。このような構成によれば、パルス幅データまたは振幅データのうちの、固定
としたデータを格納するための記憶領域を、レジスタ２から省略することが可能となる。
【００５８】
また、本実施例では、増幅回路７を用いたが、加算器６が伝送線路をドライブ可能な場
合、増幅回路７を省略することができる。
【００５９】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図８を参
照して説明する。本実施例のドライバ回路８は、伝送線路の損失補償に必要な三角波のパ
ルス幅及び振幅を求める構成を有するもので、上記図４の実施例において、方形波の代わ
りに三角波を用いたものである。
【００６０】
本実施例のドライバ回路８は、図８に示すように、信号発生器１と、三角波パルスのパ
ルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅デ
ータ及び振幅データに従って三角波を生成する三角波発生器１９、２０…と、信号発生器
１の出力１ａ、三角波発生器１９の出力１９ａ、及び三角波発生器２０の出力２０ａ…を
加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００６１】
本実施例のドライバ回路８は、さらに、伝送線路の損失補償に必要な三角波パルスのパ
ルス幅及び振幅を求める構成として、増幅回路７の出力端７ａでの波形をデジタル化する
デジタイジング装置１７と、デジタル化した増幅回路７の出力端７ａでの波形に基づいて
、伝送線路端９ａでの波形１１を求め、伝送線路損失の補償を行なわない場合増幅回路７
の出力波形１０と波形１１とを比較して（図７参照）、波形１０と波形１１との差が最小
あるいは予め定めたしきい値以下となる三角波２１、２２のパルス幅と振幅とを求める演
算装置１８とを有する。
【００６２】
本実施例のドライバ回路８での、損失補償のための三角波パルスのパルス幅及び振幅を
求める処理としては、例えば、上記図４の実施例の補償値測定処理（図５参照）において
、方形波パルスの代わりに三角波パルスを用いる処理を使用するものである。本処理は、
上記補償値測定処理と同様に、伝送線路端９ａを短絡またはオープンにしておいた状態で
実行する。
【００６３】
すなわち、本処理では、最初、伝送線路の損失補償を行わずにドライバ回路８を動作さ
せて、デジタイジング装置１７により、伝送線路損失の補償を行なわない場合の増幅回路
７の出力波形１０と、波形１０の伝送線路端９ａでの反射波とを検出してデジタル化する
。ここで、波形１０と、波形１０の反射波とが重なっている場合、その分離処理を演算装
置１８で行う。また、伝送線路端９ａを短絡している場合は、演算装置１８で波形１０の
反射波を反転する。
【００６４】
さらに、演算装置１８により、波形１０と波形１０の反射波との差をとり、それを１／
２にして、波形１０と伝送線路端９ａでの波形１１との差を求める。この波形１０と波形
１１との差の波形と、三角波２１および三角波２２を加算して形成される波形との差が、
最小あるいは予め定めたしきい値以下となる、各三角波のパルス幅と振幅とを演算装置１
８により求め、求めた各三角波のパルス幅及び振幅をレジスタ２に書き込む。
【００６５】
本実施例によれば、任意の伝送線路に対して、その損失補償に必要な三角波パルスのパ
ルス幅及び振幅を求めることが可能となる。
【００６６】
本実施例では、三角波発生器の個数を２としたが、三角波発生器の個数は１個以上の任
意の数をとることができる。
【００６７】
また、本実施例では、波形１１を、波形１０の反射波に基づいて、演算装置１８により
求めたが、デジタイジング装置をもう一つ伝送線路端９ａに設けて、直接、波形１１を検
出してデジタル化し、そのデータを演算装置１８に転送する構成としてもかまわない。こ
の場合、伝送線路端９ａを短絡またはオープンにする必要はない。
【００６８】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図９、図
１０を用いて説明する。
【００６９】
本実施例では、上記図１の実施例のような方形波を用いるドライバ回路での方形波発生
器の具体的構成の一例を示す。なお、以下の説明では、信号発生器から発生される信号波
形の立ち下がり時（図３参照）の伝送線路損失を、２個の方形波発生器から発生する方形
波パルスを用いて補償する場合を、例にとって説明する。
【００７０】
本実施例のドライバ回路は、図９に示すように、信号発生器１と、方形波パルスのパル
ス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅デー
タ及び振幅データに従って方形波パルスを発生する方形波発生器３、４と、信号発生器１
の出力１ａ、方形波発生器３の出力３ａ、及び方形波発生器４の出力４ａを加算する加算
器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００７１】
加算器６及び方形波発生器３、４は、コレクタに接続する抵抗を共有する差動増幅回路
をそれぞれ有する。
【００７２】
方形波発生器３は、方形波発生器３に含まれる差動増幅回路の一方の入力へ入力する、
信号発生器１の出力１ａを、レジスタ２に格納したパルス幅データに従って遅延する可変
遅延回路２３と、当該差動増幅器に流れる電流の電流値を、レジスタ２に格納した振幅デ
ータに従って変化する可変電流源２５とを有する。
【００７３】
方形波発生器４は、方形波発生器３と同様に、方形波発生器４に含まれる差動増幅回路
の一方の入力へ入力する、信号発生器１の出力１ａを、レジスタ２に格納したパルス幅デ
ータに従って遅延する可変遅延回路２４と、当該差動増幅器に流れる電流の電流値を、レ
ジスタ２に格納した振幅データに従って変化する可変電流源２６とを有する。
【００７４】
本実施例のドライバ回路の動作を、図１０に基づいて説明する。なお、図１０は、本ド
ライバ回路の信号発生器１の出力１ａ、１ｂ、方形波発生器３、４の可変遅延回路の出力
２３ａ、２４ａ、及び加算器６の出力６ａにおける電圧の時間変化を示すと共に、方形波
発生器３、４の出力３ａ、４ａでの電流の時間変化を示す波形図である。また、図１０に
おいて、ｔ１は信号波形の立ち下がりの開始タイミングを示し、ｔ２、ｔ３は、レジスタ
２に格納されている、方形波発生器３、４で発生する方形波のパルス幅のそれぞれに対応
するタイミングである。
【００７５】
時間ｔ１以前では、方形波発生器３の出力３ａには電流源２５の電流の１／２が流れ、
方形波発生器４の出力４ａには電流源２６の電流の１／２が流れる。したがって、加算器
６の出力６ａは、図中６ｄでの電圧から、コレクタ抵抗６ｂを流れる電流源２５の電流の
１／２及び電流源２６の電流の１／２の和による電圧降下を減じた電圧となる。
【００７６】
時間ｔ１で、信号波形の立ち下がりに対応して、信号発生器１の出力１ａが、所定の低
レベル（Ｌｏｗ）から高レベル（Ｈｉ）に変化すると、方形波発生器３の出力３ａには電
流源２５の電流が流れ、方形波発生器４の出力４ａには電流源２６の電流が流れる。した
がって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる電流源６ｃの
電流、電流源２５の電流、及び電流源２６の電流の和による、電圧降下を減じた電圧とな
る。
【００７７】
時間ｔ２で、損失補償のために発生した２つの方形波パルスのうちの一方である方形波
発生器３で発生する方形波パルスの終了に対応して、遅延回路２３の出力２３ａがＬｏｗ
からＨｉに変化すると、方形波発生器３の出力３ａには電流源２５の電流の１／２が流れ
、方形波発生器４の出力４ａには電流源２６の電流が流れる。したがって、加算器６の出
力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる電流源６ｃの電流、電流源２５の電
流の１／２、及び電流源２６の電流の和による電圧降下を減じた電圧となる。
【００７８】
時間ｔ３で、方形波発生器４で発生する方形波パルスの終了に対応して、遅延回路２４
の出力２４ａがＬｏｗからＨｉに変化すると、方形波発生器３の出力３ａには電流源２５
の電流の１／２が流れ、方形波発生器４の出力４ａには電流源２６の１／２の電流が流れ
る。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｃを流れる電流
源６ｃの電流および電流源２１の電流の１／２および電流源２１の電流の１／２の和によ
る電圧降下を減じた電圧となる。
【００７９】
よって、加算器６の出力６ａでは、方形波発生器３、４の電流源２５、２６及び可変遅
延回路２３、２４により制御されたパルス幅及び振幅を持つ方形波パルスを用いて、信号
発生器１から出力される信号波形の立ち下がり部分に対して、伝送線路での損失補償を行
った波形（図３（ｄ）参照）が形成される。
【００８０】
本実施例によれば、方形波のパルス幅は可変遅延回路の遅延量によって、また方形波の
振幅は電流源の電流量によって可変する事ができるので、レジスタ２に格納するデータを
変えることにより、任意の伝送線路に対して損失補償を行うことができる。
【００８１】
本実施例では、信号発生器１から発生される信号波形の立ち下がり部分に対して損失補
償を行なった場合を例にとって説明したが、本実施例の構成によれば、上記と全く同様に
、信号波形の立ち上がり部分（図２参照）に対しても、伝送線路の損失補償を行なうこと
ができる。また、方形波発生器の個数を２としたが、方形波発生器の個数は１個以上の任
意の数をとることができる。
【００８２】
また、本実施例では、方形波発生器の遅延回路及び電流源の両方を可変としたが、どち
らか一方を固定としてもよい。例えば、電流源を固定とする場合には、各方形波発生器の
電流源の電流値を同一とする。このように一方を固定とすると、パルス幅データ及び振幅
データのうち、固定とした方に対応するデータを格納するための記憶領域を、レジスタ２
から省略することが可能となる。
【００８３】
また、本実施例において、加算器６のコレクタ抵抗６ｂを、伝送線路９の特性インピー
ダンスＺｏと等しくした場合、増幅回路７を省略することができる。
【００８４】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図１１、
図１２を用いて説明する。
【００８５】
本実施例では、三角波を用いるドライバ回路での三角波発生器の具体的構成の一例を示
す。なお、以下の説明では、１個の三角波発生器を用いて、信号発生器から発生される信
号波形の立ち下がり時の損失補償を行なう場合を、例にとって説明する。
【００８６】
本実施例のドライバ回路は、図１１に示すように、信号発生器１と、三角波のパルス幅
データ及び振幅データを格納するレジスタ２と、三角波パルスを発生する三角波発生器１
９と、信号発生器１の出力１ａと三角波発生器１９の出力１９ａとを加算する加算器６と
、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００８７】
加算器６及び三角波発生器１９は、コレクタに接続する抵抗を共有する差動増幅回路を
それぞれ有する。
【００８８】
三角波発生器１９は、三角波発生器１９に含まれる差動増幅回路の入力に接続する容量
１９ｅ、１９ｉと、信号発生器１の出力１ａの立ち上がり時にレジスタ２に格納した振幅
データに従ったパルスを発生して、当該立ち上り時に容量１９ｅを充電するパルス発生器
１９ｂと、信号発生器１の出力１ａの立ち下がり時にレジスタ２に格納した振幅データに
従ったパルスを発生して、当該立ち下がり時に容量１９ｉを充電するパルス発生器１９ｇ
とを有する。
【００８９】
三角波発生器１９は、さらに、充電された容量１９ｅの電荷を徐々に吸い出す可変電流
源１９ｃと、充電された容量１９ｇの電荷を徐々に吸い出す可変電流源１９ｈとを有する
。
【００９０】
可変電流源１９ｃ、１９ｈは、レジスタ２に格納されたパルス幅データに従って電流値
を可変とするもので、この電流値によって容量１９ｅ、１９ｉに蓄積された電荷の吸い出
す速さを変えることにより、パルス幅を調整するものである。
【００９１】
本実施例のドライバ回路の動作を、図１２に基づいて説明する。なお、図１２は、本ド
ライバ回路の信号発生器１の出力１ａ、１ｂ、三角波発生器１９の電圧源１９ｂの出力、
及び加算器６の出力６ａにおける電圧の時間変化を示すと共に、三角波発生器１９の出力
１９ａでの電流の時間変化を示す波形図である。また、図１２において、ｔ１は信号波形
の立ち下がりの開始タイミングを示し、ｔ２は、三角波発生器１９で発生する三角波が終
了するタイミングを示す。
【００９２】
時間ｔ１以前、三角波発生器１９の出力１９ａには、電流源１９ｄにより設定された電
流値Ｉ１の１／２の電流が流れる。したがって、加算器６の出力６ａは、図中の６ｄでの
電圧から、コレクタ抵抗６ｂを流れる電流源１９ｄの電流値Ｉ１の１／２による電圧降下
を減じた電圧となる。
【００９３】
時間ｔ１で、信号波形の立ち下がりに対応して、信号発生器１の出力１ａがＬｏｗから
Ｈｉに変化すると、パルス発生器１９ｂにより発生する、レジスタ２に格納された振幅デ
ータに応じて設定された振幅を持つパルスにより、容量１９ｅが充電され、三角波発生器
１９の出力１９ａには、電流値Ｉ２の電流が流れる。
【００９４】
したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる、電流
源６ｃの電流と電流値Ｉ２の電流との和による、電圧降下を減じた電圧となる。
【００９５】
時間ｔ１〜ｔ２は、損失補償のために発生された三角波パルスの傾斜部分に対応する。
すなわち、三角波発生器１９の電流源１９ｃによって、時間ｔ１で充電された容量１９ｅ
の電荷が除々に吸い出されて、三角波発生器１９の出力１９ａに流れる電流値は少なくな
っていく。したがって、加算器６の出力６ａの電圧は徐々に上がっていく。
【００９６】
時間ｔ２以降、三角波発生器１９の出力１９ａには電流値Ｉ１の１／２の電流が流れる
。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる、電流
源６ｃの電流及び電流値Ｉ１の１／２の電流の和による、電圧降下を減じた電圧となる。
【００９７】
よって、加算器６の出力６ａでは、三角波発生器１９の可変電流源１９ｃにより制御さ
れるパルス幅、及びパルス発生器１９ｂにより制御される振幅を備えた三角波パルスを用
いて、信号発生器１から出力される信号波形の立ち下がり部分に対して、伝送線路での損
失補償を行った波形が形成される。
【００９８】
本実施例によれば、三角波のパルス幅は電流源１９ｃによって、また三角波の振幅はパ
ルス発生器１９ｂによって可変する事ができる。このため、レジスタ２に格納するデータ
を変えるだけで、任意の伝送線路に対して損失補償を行うことができる。
【００９９】
本実施例では、信号発生器１から発生される信号波形の立ち下がり部分に対して損失補
償を行なった場合を例にとって説明したが、本実施例の構成において、信号波形の立ち上
がりに対応して、信号発生器１の出力１ａの立ち下がりと同時にパルス発生器１９ｇによ
りパルスを発生することにより、上記と同様に、立ち上がり波形に対して損失補償を行う
ことができる。また、三角波発生器の個数を１としたが、三角波発生器の個数は１個以上
の任意の数をとることができる。
【０１００】
また、本実施例では、三角波発生器のパルス幅及び振幅の両方を可変としたが、どちら
かを一方を固定としてもよい。例えば振幅を固定とする場合には、各三角波発生器の振幅
値を同一とする。このように、一方を固定とする場合には、パルス幅データ及び振幅デー
タのうち、固定として方に対応するデータを格納する記憶領域を、レジスタ２から省略す
ることが可能となる。
【０１０１】
また、本実施例において、加算器６のコレクタ抵抗６ｂを、伝送線路９の特性インピー
ダンスＺｏと等しくした場合、増幅回路７を省略することができる。
【０１０２】
本発明による伝送線路損失の補償手段を有するドライバ回路を用いたドライバＩＣの一
実施例を、図１３を用いて説明する。本実施例のドライバＩＣに含まれるドライバ回路は
、基本的には、上記図１の実施例のドライバ回路と同じ構成である。上記図１の実施例と
同じ構成については、上記図１の実施例と同じ符号を用い、その説明を省略する。
【０１０３】
本実施例のドライバＩＣ２７は、図１３に示すように、信号発生器１と、信号発生器１
にタイミングやパターン等の情報を与える１個以上の端子２７ｂと、方形波パルスのパル
ス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納するパルス幅及び
振幅に関する情報を入力する端子２７ｃと、端子２７ｃに入力されたシリアルデータをパ
ラレルデータに変換してレジスタ２の各記憶領域にパルス幅データ、振幅データを与える
シリアル・パラレル変換器２６とを有する。
【０１０４】
本実施例は、さらに、レジスタ２に格納したパルス幅データ、振幅データに従って方形
波を生成する方形波発生器３、４、５…と、信号発生器１の出力１ａ、方形波発生器３の
出力３ａ、方形波発生器４の出力４ａ、及び方形波発生器５の出力５ａ…を加算する加算
器６と、加算器６の出力６ａを増幅する増幅回路７と、増幅回路７の出力を伝送線路に与
える端子２７ａとを有する。
【０１０５】
本実施例によれば、コイルを備えたフィルタ回路を用いない、上記図１のドライバ回路
を、１チップ上に集積化することができる。さらに、ドライバ回路を１チップ上に集積化
できるため、当該ドライバ回路あるいは当該ドライバ回路を備える電子機器装置の小型化
及び低価格化が可能となる。
【０１０６】
本実施例では、レジスタ２と端子２７ｃとの間にシリアル・パラレル変換器２６を設け
たが、端子数を増やし、直接、レジスタ２の各記憶領域に、パルス幅データや振幅データ
を格納させる構成としても良い。
【０１０７】
また、本実施例では、ドライバＩＣ２７のドライバ回路として、上記図１の実施例のド
ライバ回路の構成を用いたが、代わりに、上述した他の実施例のドライバ回路（図４、図
６、図８、図９、及び図１１参照）の構成を用いてもよい。なお、上記図４、図８のドラ
イバ回路は、方形波または三角波のパルス幅及び振幅を求める手段を有しているので、こ
れらの回路構成を用いる場合には、外部からパルス幅や振幅データを受け入れるための端
子２７ｃを省略した構成とすることができる。
【０１０８】
本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用い
た半導体試験装置の一実施例を、図１４を用いて説明する。
【０１０９】
本実施例の半導体試験装置３７は、図１４に示すように、タイミング発生器２９と、パ
ターン発生器３０と、波形フォーマッタ３１と、ディジタルコンパレータ３２と、伝送線
路損失の補償手段を有するドライバ回路８またはドライバＩＣ２７と、アナログコンパレ
ータ３３と、被試験素子３４を当該半導体試験装置３７に電気的に接続するための伝送線
９とを有する。
【０１１０】
本実施例では、ドライバ回路８としては、上述した実施例のいずれのドライバ回路（図
１、図４、図６、図８、図９、及び図１１参照）でも用いることができる。また、ドライ
バＩＣ２７としては、上記図１３の実施例のドライバＩＣ２７を用いることができる。
【０１１１】
なお、ドライバ回路８として、上記図４、図８に示すドライバ回路を用いる場合には、
そのドライバ回路８に含まれるデジタイジング装置１７として、アナログコンパレータ３
３を用いることができる。
【０１１２】
本実施例では、タイミング発生器２９で作成されたタイミング信号２９ａとパターン発
生器３０で作成されたテストパターン３０ａとが、波形フォーマッタ３１で合成され、そ
の出力が、ドライバ回路８によって試験波形８ａとして伝送線９を通して、被試験素子３
４へ与えられる。
【０１１３】
この試験波形８ａの応答としての、被試験素子３４からの出力信号３４ａは、アナログ
コンパレータ３３で電圧変換され、”０”、”１”のディジタル値に変換される。このデ
ジタル変換後の被試験素子３４からの応答信号は、ディジタルコンパレータ３２により、
パターン発生器３０で作成した良品素子の応答である期待値３０ｂとの間で、タイミング
信号２９ｂの示す時刻に、比較試験が行なわれ、その良否等が判断される。
【０１１４】
本実施例によれば、本発明によるドライバ回路８またはドライバＩＣ２７を用いている
ため、試験波形８ａを伝送線路９を通して被試験素子３４へ送る際に、伝送線路９での損
失を補償することが可能となる。
【０１１５】
さらに、本実施例によれば、伝送線路９での損失を補償できるため、従来の半導体試験
装置に比べ、使用する伝送線路９の長さが同じであれば、より高周波数の試験波形８ａを
被試験素子３４に与えることが可能となり、試験波形８ａのタイミング精度を向上させる
ことが可能となる。また、従来の半導体試験装置と同じ試験周波数、同じタイミング速度
を使用する場合であれば、伝送線路９の長さを長くすることが可能となり、半導体試験装
置の構成配置の自由度、あるいは操作における自由度を向上させることができる。
【０１１６】
本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用い
、伝送線路を通してデータの送信を行う送信装置の一実施例を、図１５を用いて説明する
。
【０１１７】
本実施例の送信装置３５は、例えば図１５に示すように、伝送線路損失の補償手段を有
するドライバ回路８またはドライバＩＣ２７を備え、例えば１００ＭＨｚ以上の周波数の
データを５０ｃｍ以上の伝送線路９を通して、受信装置３６に信号を伝達する。
【０１１８】
本実施例において、送信装置３５、受信装置３６とは、伝送線路９を通してデータ等の
信号の送信、受信を行なう装置を指し、より具体的には、伝送装置、コンピュータおよび
コンピュータ周辺機器、ネットワーク機器、計測器等から構成される装置を指す。
【０１１９】
本実施例においては、伝送線路損失の補償手段を有する、上述した実施例のいずれかの
ドライバ回路８（図１、図４、図６、図８、図９、及び図１１参照）を、ドライバ回路８
として用いることができる。また、ドライバＩＣとしては、上記図１０の実施例のドライ
バＩＣ２７を用いることができる。
【０１２０】
本実施例によれば、伝送線路９の損失を補償することが可能となるため、従来の伝送装
置、コンピュータ、コンピュータ周辺機器、ネットワーク機器、計測器等から構成される
送信装置３５に比べ、伝送線路９の長さが同じであれば、より高い周波数の信号波形８ａ
を受信装置３６に伝達することが可能となる。また、同じ送信周波数であれば、伝送線路
９の長さを長くすることが可能となり、伝送装置、コンピュータ、コンピュータ周辺機器
、ネットワーク機器、計測器等から構成される、送信装置３５、受信装置３６の構成、配
置の自由度を向上させることができる。
【０１２１】
本実施例では、データの周波数を１００ＭＨｚ以上、伝送線路９の長さを５０ｃｍ以上
としたが、これらの条件は単なる一例である。一般的に言って、このような条件では、従
来の装置構成において、伝送線路での表皮効果による損失が顕著となり始めるが、本実施
例によれば、上述の各実施例でも述べたように、伝送線路での損失を補償することが可能
となる。
【図面の簡単な説明】
【０１２２】
【図１】本発明による伝送線路損失の補償手段を有するドライバ回路の一実施例の構成を示す回路図。
【図２】図２（ａ）は伝送線路の損失補償を行なわない場合のドライバ回路からの出力波形１０を示す波形図、図２（ｂ）は波形１０が伝送線路を通過した後の波形１１を示す波形図、図２（ｃ）は波形１０と波形１１との差に対応する方形波を示す説明図、図２（ｄ）は図１の実施例によるドライバ回路からの、損失補償が行なわれた場合の出力波形１５を示す波形図、図２（ｅ）は波形１５が伝送線路を通過した後の波形１６を示す波形図である。
【図３】図３（ａ）は伝送線路の損失補償を行なわない場合のドライバ回路からの出力波形１０を示す波形図、図３（ｂ）は波形１０が伝送線路を通過した後の波形１１を示す波形図、図３（ｃ）は波形１０と波形１１との差に対応する方形波を示す説明図、図３（ｄ）は図１の実施例によるドライバ回路からの損失補償が行なわれた場合の出力波形１５を示す波形図、図３（ｅ）は波形１５が伝送線路を通過した後の波形１６を示す波形図である。
【図４】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図５】図４の実施例における損失補償値測定処理手順の一例を示すフローチャート。
【図６】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図７】図７（ａ）：伝送線路の損失補償が行なわれない場合のドライバ回路からの出力波形１０を示す波形図。
【０１２３】
図７（ｂ）：波形１０が伝送線路を通過した後の波形１１を示す波形図。
【０１２４】
図７（ｃ）：波形１０と波形１１との差に対応する方形波を示す説明図。
【０１２５】
図７（ｄ）：図１の実施例によるドライバ回路からの、損失補償が行なわれた
場合の出力波形１５を示す波形図。
【０１２６】
図７（ｅ）：波形１５が伝送線路を通過した後の波形１６を示す波形図。
【図８】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図９】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図１０】図９の実施例のドライバ回路の作用を説明するための波形図。
【図１１】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図１２】図１１の実施例のドライバ回路の作用を説明するための波形図。
【図１３】本発明による伝送線路損失の補償手段を有するドライバ回路を用いたドライバＩＣの一実施例を示す回路図。
【図１４】本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用いた半導体試験装置の一実施例を示す回路図。
【図１５】本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用いた、伝送線路を通してデータの送信を行う、伝送装置、コンピュータおよびコンピュータ周辺機器、ネットワーク機器、計測器等から構成される送信装置の一実施例を示す回路図。
【符号の説明】
【０１２７】
１…信号発生器
２…レジスタ
３、４、５…方形波発生器
６…加算器
７…増幅回路
８…ドライバ回路
９…伝送線路
１０…損失補償を行わないときのドライバ出力端でのドライバの出力波形
１１…損失補償を行わないときの伝送線路端でのドライバの出力波形
１２、１３、１４…方形波
１５…損失補償を行ったときのドライバ出力端でのドライバの出力波形
１６…損失補償を行ったときの伝送線路端でのドライバの出力波形
１７…デジタイジング装置
１８…演算装置
１９、２０…三角波発生器
２１、２２…三角波
２３、２４…可変遅延回路
２５、２６…可変電流源
２７…ドライバＩＣ
２８…シリアル・パラレル変換器
２９…タイミング発生器
３０…パターン発生器
３１…波形フォーマッタ
３２…ディジタルコンパレータ
３３…アナログコンパレータ
３４…被試験素子
３５…送信装置
３６…受信装置
【図１】
2006211702.tif 000003
【図２】
2006211702.tif 000004
【図３】
2006211702.tif 000005
【図４】
2006211702.tif 000006
【図５】
2006211702.tif 000007
【図６】
2006211702.tif 000008
【図７】
2006211702.tif 000009
【図８】
2006211702.tif 000010
【図９】
2006211702.tif 000011
【図１０】
2006211702.tif 000012
【図１１】
2006211702.tif 000013
【図１２】
2006211702.tif 000014
【図１３】
2006211702.tif 000015
【図１４】
2006211702.tif 000016
【図１５】
2006211702.tif 000017