(57)【要約】【課題】半導体基板の裏面を研磨加工する際、基板表面に堆積された絶縁膜等による応力による基板の反り等を防止し、基板の割れ及び欠けを低減できるプロセスを提供する。【解決手段】Ｐ+型シリコン基板１にＰＮＰバイポーラトランジスタを形成した後、シリコン基板１上のシリコン酸化膜６にベースコンタクト拡散用の開口部を形成し、Ｎ型不純物源のＰ（リン）を９２０℃で拡散し、ベースコンタクト拡散領域５を形成する。シリコン基板１全面にパッシベーション膜となるＰＳＧ膜７をＣＶＤ法により形成し、８００℃の熱処理によりＰＳＧ膜の緻密化を行う。次にシリコン酸化膜６をエッチングしてベース及びエミッタコンタクト窓１１を形成する。シリコン基板１上に金属膜１２を蒸着形成し、基板１の裏面から研磨を行い、基板を薄くする。【選択図】図１
2006024673.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を形成した半導体基板の表面全体に金属膜を形成する工程と、
前記金属膜で覆われた前記半導体基板の裏面を研磨して前記半導体基板を薄くする工程を備えた半導体装置の製造方法。
【請求項２】
前記研磨工程の後に、前記金属膜をパターニングして前記半導体素子の電極あるいは配線を形成する工程を備えた請求項1記載の半導体装置の製造方法。
【請求項３】
前記半導体基板の表面に前記金属膜と異なる絶縁層あるいは金属層が形成されており、
前記金属膜を形成することによって、前記絶縁層あるいは金属層によって前記半導体基板に加えられた応力が緩和されることを特徴とする請求項1または２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板にトランジスタを形成するプロセスにおいて、裏面をグラインド等で研磨する際の加工割れを低減できる半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来のＰＮＰトランジスタの構造図の一例を図３に、その製造工程説明図を図４、図５に示す（例えば、特許文献１、２参照）。
【０００３】
図３において、ＰＮＰトランジスタはＰ+型シリコン基板１に形成されており、コレクタ領域２となるＰ-型エピタキシャル層、ベース領域３となるＮ型拡散層、エミッタ領域４となるＰ型拡散層、ベースコンタクト領域５となるＮ+型拡散層、シリコン酸化膜６、ＰＳＧパッシベーション膜７、エミッタ電極８、ベース電極９、コレクタ電極１０で構成されている。
【０００４】
このＰＮＰトランジスタは、以下の工程によって製造される。
【０００５】
Ｐ+型シリコン基板１にコレクタ領域２となるＰ-型エピタキシャル層を形成し、コレクタ領域２内にベース領域３となるＮ型拡散層を形成する。シリコン基板１にシリコン酸化膜６を形成した後、シリコン酸化膜６のうちベース領域３上の領域にエミッタ領域形成用の開口部を形成する。
【０００６】
上記加工が施されたシリコン基板１の近傍にエミッタＰ型不純物源となるボロンナイトライド板を配置し、Ｏ2／Ｎ2雰囲気中で１０５０℃の高温処理を行うことで、開口部からシリコン基板１内にボロンを拡散させて深さ２μｍ程度の浅いエミッタ拡散領域４を形成する。この際、シリコン酸化膜６の表面の一部およびエミッタ拡散領域４における基板表面が露出した部分がボロンを含んだ窒化シリコン膜１３となる（図４（ａ））。
【０００７】
次に、シリコン基板１をＮ2雰囲気中で１１５０℃の熱処理をして、深さ６μｍ程度の深いエミッタ領域４’を形成する（図４（ｂ））。
【０００８】
シリコン基板１上のシリコン酸化膜６にベースコンタクト拡散用の開口部形成し、Ｎ型不純物源のＰ（リン）を９２０℃で拡散し、ベースコンタクト拡散領域５を形成する（図４（ｃ））。シリコン基板１の表面全体にパッシベーション膜となるＰ（リン）をドープした酸化シリコン膜（以下、ＰＳＧ膜という）７をＣＶＤ法により形成し、８００℃の熱処理によりＰＳＧ膜の緻密化を行う（図５（ｄ））。
【０００９】
次に、ベース及びエミッタコンタクト窓１１を形成し（図５（ｅ））、エミッタ電極８、ベース電極９を形成する（図５（ｆ））。Ｐ型半導体基板１の裏面から研磨して、その後半導体基板の裏面にコレクタ電極１０を形成してＰＮＰトランジスタを形成した半導体基板が完成する。
【特許文献１】特開昭５３−１２３６７３号公報
【特許文献２】特開昭６２−１５４７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
トランジスタは動作する際に自ら熱を発生し、その直流増幅特性やスイッチング特性に悪影響を及ぼす。特にパワートランジスタにおいては、放熱性が高いことが望まれるために、トランジスタを形成した半導体基板を極力薄くする必要がある。
【００１１】
しかし、図３に示すように、トランジスタを形成した半導体基板を薄くするために、半導体基板の裏面を研磨するが、研磨加工時に研磨により半導体基板裏面に発生する歪や撓み等により半導体基板に割れや欠けが発生し、半導体基板が破損し、歩留りや品質を低下させる問題が発生する。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明の半導体装置の製造方法は、半導体素子を形成した半導体基板の表面全体に金属膜を形成する工程と、前記金属膜で覆われた前記半導体基板の裏面を研磨して前記半導体基板を薄くする工程を備えている。
【００１３】
前記研磨工程の後に、前記金属膜をパターニングして前記半導体素子の電極あるいは配線を形成する工程を備えているのが好ましい。
【００１４】
前記半導体基板の表面に前記金属膜と異なる絶縁層あるいは金属層が形成されており、前記金属膜を形成することによって、前記絶縁層あるいは金属層によって前記半導体基板に加えられた応力が緩和されることがさらに好ましい。
【００１５】
本発明は、トランジスタのベース及びエミッタ電極として使用する金属膜を蒸着した状態で、半導体基板の裏面を研磨することで、研磨時に半導体裏面に発生する歪や撓みを緩和でき、結果として半導体基板の割れや欠けを低減でき、歩留りや品質の安定したトランジスタを形成することができる。
【発明の効果】
【００１６】
本発明によれば、裏面研磨加工によって半導体基板強度が低下した場合にも、基板の割れや欠けの発生を防止でき、歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態におけるＰＮＰトランジスタの製造工程説明図を図１、図２に示す。
【００１８】
Ｐ+型シリコン基板１にコレクタ領域２となるＰ-型エピタキシャル層を、コレクタ領域２内にベース領域３となるＮ型拡散層を形成した後、シリコン酸化膜６を堆積する。ベース領域３上の酸化シリコン膜６にエミッタ領域形成用の開口部を形成し、熱処理炉（図示せず）内で、シリコン基板１とエミッタＰ型不純物源となるボロンナイトライド板を交互に配置し、Ｏ2とＮ2雰囲気中で１０５０℃の高温処理を行うことで、基板１の表面にボロンを含んだ窒化シリコン膜１３と深さ２μｍ程度の浅いエミッタ拡散領域４を形成する（図１（ａ））。
【００１９】
続けて、シリコン基板１をＮ2雰囲気中で１１５０℃の高温処理を行うことにより深さ６μｍ程度の深いエミッタ領域４’を形成する（図１（ｂ））。
【００２０】
シリコン基板１上のシリコン酸化膜６にベースコンタクト拡散用の開口部を形成し、Ｎ型不純物源のＰ（リン）を９２０℃で拡散し、ベースコンタクト拡散領域５を形成する（図１（ｃ））。
【００２１】
シリコン基板１全面にパッシベーション膜となるＰＳＧ膜７をＣＶＤ法により形成し、８００℃の熱処理によりＰＳＧ膜の緻密化を行う（図２（ｄ））。
【００２２】
次にシリコン酸化膜６をエッチングしてベース及びエミッタコンタクト窓１１を形成する（図２（ｅ））。
【００２３】
シリコン基板１上に金属膜１２を蒸着形成し、基板１の裏面から研磨を行い、基板を薄くする（図２（ｆ））。
【００２４】
その後、金属膜１２を加工して、シリコン基板１の表面にエミッタ電極８、ベース電極９を形成し、シリコン基板１の裏面にコレクタ電極１０を形成してＰＮＰトランジスタを形成する（図２（ｇ））。
【００２５】
本実施の形態によれば、基板表面に金属膜を全面的に形成されているので、それまでの工程、特にＰＳＧ膜の堆積および緻密化に伴って基板に加わった応力を緩和することができ、その状態でＰ型シリコン基板１の裏面研磨を行うため、基板の割れや欠けを抑制できる。
【００２６】
このことについてもう少し詳しく説明する。
【００２７】
半導体素子は、半導体基板上にいろいろな種類の膜を堆積し、それらを加工することによって形成されるが、堆積された膜の応力が基板に加わることにより、基板に反りを生じる。基板が数百μｍと十分に厚いときは膜応力による反り量も小さいが、裏面研磨等を行って基板が１００μｍ程度まで薄くなると基板の反り量も大きくなり、基板の機械的強度が大きく低下してしまう。このような状態で基板の追加加工や搬送等を行うとその衝撃で基板の割れや欠けを生じ製品歩留まりが大きく低下してしまう。
【００２８】
一方、本実施の形態のように、基板上に形成された膜応力の総和が小さくなった状態で裏面研磨を行えば、基板が薄くなっても反り量自体を小さくでき、基板の割れや欠けを防止できる。このことにより、製品歩留まりが大きく向上するのである。
【００２９】
また、本実施の形態のように金属膜を裏面研磨後に加工して配線や電極となせば、プロセスの簡略化が図れ、コスト低減にもつながる。
【００３０】
表１に従来と本発明の製造方法による半導体基板の割れ及び欠けの発生率比較を示す。
【００３１】
【表１】
2006024673.tif 000003
【００３２】
表１からわかるように本発明の方法によれば、基板の割れ、欠けともに半減できることがわかった。
【００３３】
なお、本実施の形態ではＰＮＰトランジスタが形成された場合を例にとって説明したが、その他の半導体素子、例えば、ダイオードやＭＯＳトランジスタなどが形成されていてもよい。
【００３４】
また、トランジスタ等を接続する配線としてＷＳｉxやＷ配線を用いた場合にも、基板へ引っ張り応力が強く加わるが、Ａｌ等の圧縮応力を有する膜を堆積して、そのまま研磨すれば本実施の形態と同様の効果を奏する。
【産業上の利用可能性】
【００３５】
本発明の半導体装置の製造方法は、基板の裏面研磨等で生じる割れや欠けを防止でき、低コストの製造が図れる方法として有用である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態におけるＰＮＰトランジスタの製造工程説明図
【図２】本発明の実施の形態におけるＰＮＰトランジスタの製造工程説明図
【図３】ＰＮＰトランジスタの断面構造図
【図４】従来のＰＮＰトランジスタの製造方法を示す図
【図５】従来のＰＮＰトランジスタの製造方法を示す図
【符号の説明】
【００３７】
１  Ｐ+型シリコン基板
２  コレクタ領域
３  ベース領域
４  エミッタ領域
４’  深いエミッタ領域
５  ベースコンタクト領域
６  シリコン酸化膜
７  ＰＳＧパッシベーション膜
８  エミッタ電極
９  ベース電極
１０  コレクタ電極
１１  コンタクト窓
１２  金属膜
【図１】
2006024673.tif 000004
【図２】
2006024673.tif 000005
【図３】
2006024673.tif 000006
【図４】
2006024673.tif 000007
【図５】
2006024673.tif 000008