(57)【要約】【課題】  信頼性の高い半導体装置およびその製造方法を提供する。【解決手段】  半導体装置は、層間絶縁膜１と、層間絶縁膜１内に形成された下部配線５と、層間絶縁膜１上に形成されたライナー膜１１と、ライナー膜１１上に形成された層間絶縁膜１２とを備えている。下部配線５に下部孔８が開口しており、ライナー膜１１および層間絶縁膜１２には下部孔８に繋がる上部孔１０が開口しており、下部孔８の口径ｄ2は上部孔の口径ｄ1よりも大きくなっている。さらに、下部孔８の内壁面に形成された導電膜１５と、上部孔１０の内壁面に沿って形成されたバリアメタル１３と、上部孔１０内および下部孔８内を埋めるように形成されたＣｕ膜１９とを備えている。導電膜１５はバリアメタル１３と同じ物質を含んでいる。【選択図】        図１
2006024905.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁膜と、
前記第１絶縁膜内に形成された配線と、
前記第１絶縁膜上に形成された第２絶縁膜と、
前記第２絶縁膜上に形成された第３絶縁膜とを備え、
前記配線、または前記配線および前記第１絶縁膜に下部孔が開口しており、前記第２絶縁膜および前記第３絶縁膜には前記下部孔に繋がる上部孔が開口しており、前記下部孔の口径は前記上部孔の口径よりも大きくなっており、
前記下部孔の内壁面に形成された下部導電膜と、
前記上部孔の内壁面に沿って形成された上部導電膜と、
前記上部孔内および前記下部孔内を埋めるように形成された銅を含む導電膜とをさらに備え、
前記下部導電膜は前記上部導電膜と同じ物質を含んでいることを特徴とする、半導体装置。
【請求項２】
前記下部導電膜は前記配線と同じ物質をさらに含んでいることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記下部導電膜は前記下部孔の底部には形成されていないことを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記下部孔は前記配線を貫通していることを特徴とする、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記下部孔は前記第１絶縁膜および前記配線に開口していることを特徴とする、請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記上部導電膜は、Ｔａ窒化物、Ｔａ珪化物、Ｔａ炭化物、Ｔｉ窒化物、Ｔｉ珪化物、Ｔｉ炭化物、Ｗ窒化物、Ｗ珪化物、Ｗ炭化物、Ｒｕ、およびＲｕ酸化物よりなる群から選ばれる１種以上の膜であることを特徴とする、請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
前記配線は第１配線であり、
第２配線と、
前記第２配線上から前記第２配線に達する第２配線用孔と、
前記第２配線用孔内を埋める接続層とをさらに備え、
前記第２配線用孔は前記第２配線内部にまで達していないことを特徴とする、請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
前記第２配線用孔の口径は、前記上部孔の口径よりも大きいことを特徴とする、請求項７に記載の半導体装置。
【請求項９】
前記第２配線用孔は前記上部孔よりも上部に形成されていることを特徴とする、請求項７または８に記載の半導体装置。
【請求項１０】
内部に配線が形成された第１絶縁膜上に、第２絶縁膜および第３絶縁膜を積層して形成する工程と、
前記配線、または前記配線および前記第１絶縁膜に達する上部孔を前記第２および前記第３絶縁膜に開口する工程と、
前記上部孔内をウエットエッチングすることにより、前記上部孔の口径よりも大きな口径を有する下部孔を前記配線内に形成する工程と、
前記上部孔の内壁面と、前記下部孔の底部のみとを覆うように、上部導電膜を形成する工程と、
前記下部孔の底部に存在する前記上部導電膜を物理的にエッチングすることにより、前記下部孔の内壁面に下部導電膜を形成する工程と、
前記上部孔内および前記下部孔内を埋めるように銅を含む導電膜を形成する工程とを備えることを特徴とする、半導体装置の製造方法。
【請求項１１】
前記下部導電膜を形成する工程において、前記下部孔の底部に存在する前記上部導電膜および前記配線を物理的にエッチングすることを特徴とする、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記下部導電膜を形成する工程において、前記配線を貫通するまで物理的にエッチングすることを特徴とする、請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記上部孔を開口する工程において、前記配線および前記第１絶縁膜に達する上部孔を開口することを特徴とする、請求項１０〜１２のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、より特定的には、信頼性の高い半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Large‐Scale Integrated circuit）の微細化、高速化に伴ない、ＬＳＩの配線材料として従来用いられていたアルミニウムに代わり、電気抵抗の低いＣｕ（銅）が用いられようとしている。ＬＳＩの配線材料としてＣｕを用いることにより、電気抵抗を低く抑えながら配線を微細化することができ、また、ＬＳＩの動作速度を向上することができる。しかしながら、Ｃｕは絶縁膜中に拡散しやすい性質を有している。Ｃｕが絶縁膜中に拡散すれば配線の信頼性が低くなってしまう。また、Ｃｕはプラズマイオンとの反応速度が非常に遅いという性質を有している。このため、エッチングにより配線を形成しようとすると十分な生産性が得られない。
【０００３】
そこで、これらの問題を解決することのできるＣｕ配線の形成方法として、近年、ダマシン法が採用されている。通常のダマシン法を用いた場合、Ｃｕ配線は以下のように形成される。
【０００４】
まず、Ｃｕよりなる下部配線を覆うように、ライナー膜と、層間絶縁層と、反射防止膜とを積層して形成する。次に、ビアホールを形成するためのレジストを反射防止膜上に形成し、通常の写真製版技術およびエッチング技術により、層間絶縁膜にビアホールを形成する。これにより、ビアホールの底面にはライナー膜が露出する。次に、ビアホールを形成するためのレジストを除去した後、トレンチを形成するためのレジストを反射防止膜上およびビアホール内に形成し、通常の写真製版技術およびエッチング技術により、層間絶縁膜にトレンチを形成する。次に、トレンチを形成するためのレジストおよび反射防止膜を除去した後、ビアホールの底面に露出したライナー膜をエッチングする。これにより、下部配線を露出させる。次に、ビアホールの底面に露出した下部配線表面のＣｕ酸化膜や、ライナー膜のエッチングの際に発生した残渣（ポリマー）などを除去するために、Ａｒ（アルゴン）スパッタエッチングや、Ｈ2（水素）雰囲気中でのアニールや、プラズマ処理や、ウエットエッチングなどを行なう。次に、ビアホールおよびトレンチの側壁および底面と、層間絶縁層上とにバリアメタルを形成する。次に、メッキのシールド膜となるＣｕ薄膜をバリアメタル上に形成し、ビアホールおよびトレンチの側壁および底面と、層間絶縁層上とに、メッキ法によりＣｕ膜を形成する。その後、層間絶縁層の上部の余分なＣｕ膜およびバリアメタルをＣＭＰ（Chemical Mechanical Polish）により除去し、Ｃｕ配線が完成する。
【０００５】
上記製造方法によって得られたＣｕ配線には、ボイドの発生により断線が起こりやすいという問題があった。すなわち、熱処理や実際の使用環境の中で高温にされた場合に、層間絶縁層とＣｕ配線との間には熱応力が発生する。従来のＣｕ配線において、下部配線の表面とビアホールの側壁とは直角に接しているため、下部配線の表面とＣｕ配線の底部との接触部分にこの熱応力が集中しやすい。
【０００６】
また、ビアホール内のＣｕ配線を流れる電流は、下部配線の表面とＣｕ配線の底部との接触部分を通過して、ビアホールよりも断面積の大きな下部配線へ流れるので、下部配線の表面とＣｕ配線の底部との接触部分には電流が集中しやすい。
【０００７】
このように、下部配線の表面とＣｕ配線の底部との接触部分には熱応力および電流が集中しやすいので、ボイドの発生起点となっていた。従来のＣｕ配線において、下部配線とＣｕ配線とは平面的に接触しているため、Ｃｕ配線と下部配線との接触部分の面積が十分ではなく、ボイドの発生により断線が起こりやすいという問題があった。また、Ｃｕ配線と下部配線との間の電気抵抗が大きいという問題があった。
【０００８】
そこで、Ｃｕ配線と下部配線との接触部分の面積を増加することのできる配線の製造方法が、たとえば特開２００２−６４１３８号公報（特許文献１）に開示されている。特許文献１においては、配線は以下のように製造される。
【０００９】
Ｃｕよりなる第１層配線上に銅拡散防止用絶縁膜を形成した後、層間絶縁膜を形成する。次に、層間絶縁膜上にレジスト膜を形成し、これをマスクとして第１層配線の表面が露出するまで層間絶縁膜および銅拡散防止用絶縁膜を異方的にエッチングする。さらに、このエッチングにより露出した第１層配線の表面をエッチングすることにより、その底部が第１層配線の表面より深い位置に達するコンタクトホールを形成する。次に、コンタクトホール内を含む層間絶縁膜上にバリア層を形成する。次に、バリア層の上にＴａ（タンタル）膜が形成される。続いて、コンタクトホール外のＴａ膜およびバリア層をＣＭＰにより除去し、プラグが第１層配線上形成される。
【００１０】
特許文献１に開示された配線の製造方法では、層間絶縁膜および第１層配線をエッチングして孔を形成し、その孔内にプラグを形成している。このため、プラグの底面およびプラグの側面の一部が第１層配線と接触している。すなわち、プラグと第１層配線とが立体的に接触しているため、プラグと第１層配線との接触部分の面積を増大することができる。
【００１１】
なお、層間絶縁層および下層配線をエッチングして孔を形成し、その孔内に導電層を形成する技術は、特許文献１の他、たとえば特開２００１−７７１９５号公報（特許文献２）、特開２０００−１１４２６１号公報（特許文献３）、特開平７−１４８３６号公報（特許文献４）、特開２０００−１３３７１１号公報（特許文献５）に開示されている。
【特許文献１】特開２００２−６４１３８号公報
【特許文献２】特開２００１−７７１９５号公報
【特許文献３】特開２０００−１１４２６１号公報
【特許文献４】特開平７−１４８３６号公報
【特許文献５】特開２０００−１３３７１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記特許文献１に開示された技術では、孔内に残留しているレジストおよび銅拡散防止用絶縁膜の残渣（ポリマー）を除去するために、層間絶縁膜および第１層配線をエッチングした後に孔内を洗浄する必要がある。しかしながら、孔内を洗浄する際に用いられる溶液はＣｕを溶解する性質を有しているので、洗浄の際に第１層配線がウエットエッチングされる。その結果、層間絶縁膜における孔の口径に比べて第１層配線における孔の口径が大きくなる。言い換えれば、第１層配線における孔の内壁に凹部が形成される。この凹部にはバリア層およびＴａ膜が形成されにくい（途切れやすい）。このため、凹部がボイド発生の起点となり、電気抵抗の増加や断線などが起こりやすくなる。その結果、半導体装置の信頼性が低下するという問題があった。
【００１３】
したがって、本発明の目的は、信頼性の高い半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明の半導体装置は、第１絶縁膜と、第１絶縁膜内に形成された配線と、第１絶縁膜上に形成された第２絶縁膜と、第２絶縁膜上に形成された第３絶縁膜とを備えている。配線、または配線および第１絶縁膜に下部孔が開口しており、第２絶縁膜および第３絶縁膜には下部孔に繋がる上部孔が開口しており、下部孔の口径は上部孔の口径よりも大きくなっている。さらに、下部孔の内壁面に形成された下部導電膜と、上部孔の内壁面に沿って形成された上部導電膜と、上部孔内および下部孔内を埋めるように形成された銅を含む導電膜とを備えている。下部導電膜は上部導電膜と同じ物質を含んでいる。
【発明の効果】
【００１５】
本発明の半導体装置およびその製造方法によれば、下部孔の口径が上部孔の口径よりも大きい場合にも下部孔の内壁面全面に下部導電膜を形成することができるので、下部孔内にボイドが形成しにくくなり、半導体装置の信頼性が高くなる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、図に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構造を示す断面図である。
【００１７】
図１に示すように、本実施の形態の半導体装置は、第１絶縁膜としての層間絶縁膜１と、配線としての下部配線５と、第２絶縁膜としてのライナー膜１１と、第３絶縁膜としての層間絶縁膜１２とを主に備えている。層間絶縁膜１には溝２が形成されており、溝２の内壁面および底面に沿うようにバリアメタル３および４が積層して形成されている。そして、溝２内を埋めるようにバリアメタル４上に下部配線５が形成されている。下部配線５を覆うように層間絶縁膜１上にライナー膜１１および層間絶縁膜１２が積層して形成されている。ライナー膜１１は、下部配線５に含まれているＣｕが層間絶縁膜１２内に拡散するのを防止する役割を果たしている。また、後述する上部孔１０形成の際のエッチングストッパとしての役割を果たしている。
【００１８】
層間絶縁膜１２にはトレンチ１４が形成されている。また、層間絶縁膜１２のトレンチ１４内およびライナー膜１１には、上部孔１０が開口している。また、下部配線５には下部孔８が開口している。上部孔１０と下部孔８とは互いに繋がっている。下部孔８は孔６と堀込み部分７とを有している。孔６は半円の断面形状を有している。上部孔１０と下部孔８との境界部分付近の孔６の口径ｄ2、言い換えれば、ライナー膜１１と下部配線５との境界部分付近の孔６の口径ｄ2は、上部孔１０の口径ｄ1よりも大きくなっている。孔６の底部には掘込み部分７が形成されている。堀込み部分７は下部孔８の一部である。掘込み部分７の口径ｄ3は、孔６の口径ｄ2および上部孔１０の口径ｄ1よりも小さい。堀込み部分７の底部７ａは、たとえば円錐や半球の形状となっている。
【００１９】
また、本実施の形態の半導体装置は、下部孔８の内壁面全面に形成された下部導電膜としての導電膜１５と、上部孔１０の内壁面に沿って形成された上部導電膜としてのバリアメタル１３と、上部孔１０内および下部孔８内を埋めるように形成されたＣｕ膜１９と、バリアメタル１７とをさらに備えている。
【００２０】
トレンチ１４の内壁面および上部孔１０の内壁面に沿って、バリアメタル１３が形成されている。バリアメタル１３は、上部孔１０と下部孔８との境界部分において途切れている。下部孔８内には、下部孔８の内壁面全面を覆うように導電膜１５が形成されている。導電膜１５は堀込み部分７の底部７ａには形成されていない。導電膜１５は、バリアメタル１３および下部配線５と同じ物質を含んでいる。なお、図１においては、導電膜１５はトレンチ１４および上部孔１０内のバリアメタル１３上にまで形成されているが、導電膜１５は、少なくとも下部孔８の内壁面全面に形成されていればよい。トレンチ１４、上部孔１０、および下部孔８内の導電膜１５上には、バリアメタル１７が形成されており、トレンチ１４、上部孔１０、および下部孔８内を埋めるようにバリアメタル１７上にＣｕ膜１９が形成されている。なお、本発明の半導体装置では、上部孔１０の内壁面に形成された層Ａ（図１におけるバリアメタル１３、導電膜１５、およびバリアメタル１７）と、掘込み部分７の内壁面に形成された層Ｂ（図１における導電膜１５およびバリアメタル１７）と、掘込み部分７の底部７ａに形成された層（図１におけるバリアメタル１７）との各々の膜厚あるいは層数にＡ≧Ｂ≧Ｃの関係がある。
【００２１】
なお、ライナー膜１１は、たとえばＳｉＣＮ、ＳｉＣＯ、またはＳｉＣなどよりなっている。層間絶縁膜１２は、たとえばＴＥＯＳ（Tetra Ethyl Ortho Silicate）、ＳｉＯ2、またはＳｉＯＣなどよりなっている。バリアメタル３はたとえばＴａＮよりなっており、バリアメタル４および１７はたとえばＴａよりなっている。下部配線５はたとえばＣｕよりなっている。さらに、バリアメタル１３は、たとえばＴａ（タンタル）窒化物、Ｔａ珪化物、Ｔａ炭化物、Ｔｉ（チタン）窒化物、Ｔｉ珪化物、Ｔｉ炭化物、Ｗ（タングステン）窒化物、Ｗ珪化物、Ｗ炭化物、Ｒｕ（ルテニウム）、およびＲｕ酸化物よりなる群から選ばれる１種以上の膜よりなっている。
【００２２】
本実施の形態の半導体装置では、下部配線５をエッチングして下部孔８を形成し、Ｃｕ膜１９、バリアメタル１７、および導電膜１５等の導電膜を下部孔８内に形成している。このため、下部孔８内に形成された導電膜の底面および側面の一部が下部配線５と接触している。すなわち、下部孔８内に形成された導電膜と下部配線５とが立体的に接触しているため、下部孔８内に形成された導電膜と下部配線５との接触部分の面積を増大することができる。これにより、下部配線５の表面と下部孔８内に形成された導電膜の底部との接触部分へ熱応力および電流が集中するのを緩和することができる。その結果、ボイドが発生しにくくなり、断線が起こりにくくなる。また、Ｃｕ膜１９と下部配線５と間の電気抵抗を低減することができる。
【００２３】
次に、本実施の形態における半導体装置の製造方法について説明する。
図２〜図１０は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す断面図である。
【００２４】
図２を参照して、層間絶縁膜１内に溝２を形成する。次に、層間絶縁膜１上と、溝２の内壁面および底面とに、たとえばＣＶＤ（Chemical Vapor Deposition）法やスパッタ法などによりバリアメタル３および４を積層して形成する。次に、溝２内を埋め、層間絶縁膜１を覆うように、たとえばＣＶＤ法やメッキ法などにより下部配線５となる導電膜を形成する。次に、ＣＭＰ（Chemical Mechanical Polish）法により、層間絶縁膜１上の余分なバリアメタル３および４と、余分な導電膜とを除去する。これにより、下部配線５が層間絶縁膜１の内部に形成される。次に、下部配線５を覆うように層間絶縁膜１上にライナー膜１１を形成する。
【００２５】
図３を参照して、ライナー膜１１上に層間絶縁膜１２および反射防止膜（ＡＲＬ：Anti-reflective layer）２０を積層して形成する。次に、パターニングされたレジスト２５ａを反射防止膜２０上に形成し、レジスト２５ａをマスクとして反射防止膜２０および層間絶縁膜１２をエッチングすることにより、孔１０ａを形成する。孔１０ａは上部孔１０の一部である。孔１０ａの底部にはライナー膜１１が露出する。
【００２６】
図４を参照して、レジスト２５ａを除去した後、層間絶縁膜１２上および孔１０ａ内にパターニングされたレジスト２５ｂを形成する。次に、レジスト２５ｂをマスクとして反射防止膜２０および層間絶縁膜１２をエッチングすることにより、トレンチ１４を形成する。
【００２７】
図５を参照して、レジスト２５ｂおよび反射防止膜２０を除去した後、孔１０ａの底部に露出したライナー膜１１をエッチングすることにより除去する。これにより、層間絶縁膜１２およびライナー膜１１に上部孔１０が開口する。なお、上部孔１０の開口の際、ライナー膜１１は完全に除去されなくてもよい。また、ライナー膜１１のエッチングの際には、上部孔１０の底部に露出した下部配線５までエッチングしないようにする。上部孔１０の開口後、上部孔１０内にはレジスト２５ｂの残渣や、ライナー膜１１の残渣（ポリマー）が残留している。これらの残渣を除去するために、次に、上部孔１０内をウエットエッチングする。また、必要に応じてウエットエッチングの他に、Ａｒ（アルゴン）ガスや、Ｈｅ（ヘリウム）とＡｒとの混合ガスなどを用いたスパッタエッチングや、Ｈ2（水素）を数％から１００％含有した雰囲気でのアニール（たとえば温度１００℃〜３５０℃、１０秒〜１８０秒）や、（リモート）プラズマ処理などを行なってもよい。
【００２８】
ここで、ウエットエッチングは物質を等方的にエッチングする性質を有している。このため、上部孔１０内をウエットエッチングすると、残渣と共に下部配線５もエッチングされ、半円の断面形状の孔６が形成される。ライナー膜１１と下部配線５との境界部分付近の孔６の口径ｄ2は、上部孔１０の口径ｄ1よりも大きくなる。すなわち、孔６の内壁面が上部孔１０の内壁面よりも外周側（図５中横方向）に削られる。
【００２９】
図６を参照して、たとえばスパッタ法やＣＶＤ法により、上部孔１０の内壁面と、孔６の底部のみとを覆うように、バリアメタル１３となる導電膜１３ａを形成する。ここで、上述のように、孔６の内壁面は、上部孔１０の内壁面よりも外周側に削られているので、孔６の内壁面には導電膜１３ａが形成されない。導電膜１３ａは、たとえば以下の方法により形成される。
【００３０】
まず、ＣＶＤ装置あるいはスパッタ装置などの成膜装置内のロードロックチャンバにウエハを設置し、チャンバ内を真空にする。次に、真空中においてウエハを１００℃以上４００℃以下の温度に加熱し、ウエハ表面に付着している水分などを除去する。次に、−５０℃〜３００℃の温度で、０．５ｎｍ〜５０ｎｍ程度の厚さの導電膜１３ａを形成する。
【００３１】
図７を参照して、孔６の底部に存在する導電膜１３ａを物理的にエッチングすることにより、導電膜１３ａを孔６の内壁面へ飛散させ、孔６の内壁面全面に導電膜１５ａ（図９）を形成する。導電膜１５ａは導電膜１３ａと同じ物質を含んでいる。なお、このとき、導電膜１３ａをトレンチ１４の内壁面および層間絶縁膜１２上にまで飛散させ、トレンチ１４の内壁面および層間絶縁膜１２上にまで導電膜１５ａを形成してもよい。
【００３２】
物理的にエッチングする方法としては、たとえばＡｒを用いてスパッタエッチングする方法や、バイアススパッタによるスパッタ粒子を用いたリスパッタをする方法などがある。物理的にエッチングする際には、トレンチ１４や孔６の内壁面におけるエッチング速度よりも孔６の底部におけるエッチング速度の方が速くなるような条件にすることが好ましい。また、垂直成分（指向性）の小さなスパッタリング法と上記スパッタエッチングとを同時に行なってもよい。
【００３３】
図８を参照して、孔６の底部に存在する導電膜１３ａを完全にエッチングした後で、さらに孔６の底部に存在する下部配線５を物理的にエッチングすることにより、下部配線５の一部を孔６の内壁面へ飛散させる。これにより、孔６の底部に堀込み部分７が形成される。この場合、孔６の内壁面全面に形成された導電膜１５ａは、下部配線５と同じ物質をさらに含んでいる。なお、下部配線５の一部をトレンチ１４の内壁面および層間絶縁膜１２上にまで飛散させ、トレンチ１４の内壁面および層間絶縁膜１２上にまで導電膜１５ａを形成してもよい。トレンチ１４の内壁面および層間絶縁膜１２上に導電膜１５ａを形成した場合、導電膜１３ａがバリアメタルとしての役割を果たすので、導電膜１５ａ中に含まれるＣｕはライナー膜１１および層間絶縁膜１２内に拡散しない。孔６の底部に存在する下部配線５をエッチングする際には、下部配線５の膜厚の４分の１以上あるいは３０ｎｍ以上エッチングすることが好ましい。
【００３４】
図９を参照して、エッチング後には、上部孔１０の内壁面よりも外周側に削られた孔６の内壁面全面が導電膜１５ａによって埋められている。また、堀込み部分７は上部孔１０を介してのエッチングにより形成されるので、その口径ｄ3は、上部孔１０の口径ｄ1よりも小さくなり、導電膜１３ａが形成された状態の上部孔１０の口径とほぼ等しくなる。また、孔６と堀込み部分７との間には段差が生じる。なお、堀込み部分７の内壁面に近いほどイオンが照射されにくくなるので、エッチングされにくくなる。このため、堀込み部分７の底部７ａは、たとえば円錐や半球の形状となる。
【００３５】
図１０を参照して、たとえばスパッタ法やＣＶＤ法などを用いて、バリアメタル１７となる導電膜１７ａが０．５ｎｍ〜５０ｎｍの膜厚で導電膜１５ａ上に形成される。なお、導電膜１７ａは導電膜１５ａと同じ材料であってもよい。次に、導電膜１７ａ上にＣｕのシード膜（図示なし）を形成した後、トレンチ１４内、上部孔１０内、および下部孔８内を埋めるようにＣｕ膜１９ａを形成する。Ｃｕ膜１９ａは、たとえばＣＶＤ法やメッキ法などを用いて形成される。
【００３６】
図１を参照して、その後、層間絶縁膜１２上の余分な導電膜１３ａ，１５ａ，１７ａ，およびＣｕ膜１９ａをＣＭＰ法により除去する。これにより、バリアメタル１３、導電膜１５、バリアメタル１７、およびＣｕ膜１９の各々が形成される。以上の工程により、本実施の形態の半導体装置が完成する。
【００３７】
本実施の形態における半導体装置は、層間絶縁膜１と、層間絶縁膜１内に形成された下部配線５と、層間絶縁膜１上に形成されたライナー膜１１と、ライナー膜１１上に形成された層間絶縁膜１２とを備えている。下部配線５に下部孔８が開口しており、ライナー膜１１および層間絶縁膜１２には下部孔８に繋がる上部孔１０が開口しており、下部孔８の口径ｄ2は上部孔の口径ｄ1よりも大きくなっている。さらに、下部孔８の内壁面に形成された導電膜１５と、上部孔１０の内壁面に沿って形成されたバリアメタル１３と、上部孔１０内および下部孔８内を埋めるように形成されたＣｕ膜１９とを備えている。導電膜１５はバリアメタル１３と同じ物質を含んでいる。
【００３８】
本実施の形態における半導体装置の製造方法は、以下の工程を備えている。内部に下部配線５が形成された層間絶縁膜１上に、ライナー膜１１および層間絶縁膜１２を積層して形成する。下部配線５に達する上部孔１０をライナー膜１１および１２に開口する。上部孔１０内をウエットエッチングすることにより、上部孔１０の口径ｄ1よりも大きな口径ｄ2を有する孔６を下部配線５内に形成する。上部孔１０の内壁面と、孔６の底部のみとを覆うように、導電膜１３ａを形成する。孔６の底部に存在する導電膜１３ａを物理的にエッチングすることにより、下部孔８の内壁面に導電膜１５を形成する。上部孔１０内および下部孔８内を埋めるようにＣｕ膜１９を形成する。
【００３９】
本実施の形態の半導体装置およびその製造方法によれば、孔６の底部に存在する導電膜１３ａを物理的にエッチングすることにより、導電膜１３ａを下部孔８の内壁面に導電膜１５として形成することができる。したがって、下部孔８の口径ｄ2が上部孔１０の口径ｄ1よりも大きい場合にも下部孔８内にボイドが形成しにくくなるので、半導体装置の信頼性が高くなる。
【００４０】
本実施の形態の半導体装置において、導電膜１５は下部配線５と同じ物質をさらに含んでいる。
【００４１】
本実施の形態の半導体装置の製造方法では、導電膜１５を形成する際に、孔６の底部に存在する導電膜１３ａおよび下部配線５を物理的にエッチングする。
【００４２】
これにより、導電膜１３ａおよび下部配線５を飛散させることにより下部孔８の内壁面に導電膜１５を厚く形成することができる。これにより、下部配線５が大きくウエットエッチングされた場合にも、導電膜１５を下部孔８の内壁面に確実に形成することができる。
【００４３】
本実施の形態の半導体装置において、導電膜１５は下部孔８の底部７ａには形成されていない。これにより、下部孔８の底部７ａにおいて、Ｃｕ膜１９と下部配線５とがバリアメタル１７のみを介して形成されるので、Ｃｕ膜１９と下部配線５との間の電気抵抗を小さくすることができる。
【００４４】
本実施の形態の半導体装置において、バリアメタル１３は、Ｔａ窒化物、Ｔａ珪化物、Ｔａ炭化物、Ｔｉ窒化物、Ｔｉ珪化物、Ｔｉ炭化物、Ｗ窒化物、Ｗ珪化物、Ｗ炭化物、Ｒｕ、およびＲｕ酸化物よりなる群から選ばれる１種以上の膜である。
【００４５】
これにより、導電膜１５に含まれるＣｕや、Ｃｕ膜１９がライナー膜１１および層間絶縁膜１２中へ拡散することをバリアメタル１３によって効果的に抑止することができる。
【００４６】
なお、本実施の形態では、導電膜１３ａを物理的にエッチングする際に下部配線５までエッチングする場合について示したが、本発明はこのような場合に限定されるものではなく、少なくとも導電膜１３ａを物理的にエッチングすればよい。
【００４７】
（実施の形態２）
図１１は、本発明の実施の形態２における半導体装置の構造を示す断面図である。
【００４８】
図１１に示すように、本実施の形態の半導体装置では、下部孔８の堀込み部分７が下部配線５を貫通している点において、図１に示す本発明の実施の形態１における半導体装置と異なっている。このような構造は、図８に示す導電膜１５ａの形成の際に、下部配線５を貫通するまで物理的にエッチングすることによって得られる。
【００４９】
なお、これ以外の半導体装置の構造およびその製造方法は、図１〜図１０に示す本発明の実施の形態１の半導体装置およびその製造方法とほぼ同様であるので、同一の部材には同一の符号を付し、その説明を省略する。
【００５０】
本実施の形態の半導体装置において、下部孔８は下部配線５を貫通している。
本実施の形態の半導体装置の製造方法において、導電膜１５ａを形成する際に、下部配線５を貫通するまで物理的にエッチングする。
【００５１】
下部孔８の底部と下部配線５との接触部分は、他の部分に比べてボイドが生成しやすい部分である。本実施の形態の半導体装置およびその製造方法によれば、下部孔８の内壁と下部配線５との接触部分においてＣｕ膜１９と下部配線５との電気的な接続を確保している。このため、下部孔８の底部と下部配線５との接触部分にボイドが生成しても、Ｃｕ膜１９と下部配線５との電気的な接続には影響を与えないので、半導体装置の信頼性が高くなる。
【００５２】
（実施の形態３）
図１２は、本発明の実施の形態３における半導体装置の構造を示す断面図である。
【００５３】
図１２に示すように、本実施の形態の半導体装置では、下部孔８が層間絶縁膜１および下部配線５内に開口している点において、図１に示す本発明の実施の形態１における半導体装置と異なっている。このような構造は、図５に示す上部孔１０の形成の際に、層間絶縁膜１および下部配線５に達する上部孔１０を開口することによって得られる。
【００５４】
なお、これ以外の半導体装置の構造およびその製造方法は、図１〜図１０に示す本発明の実施の形態１の半導体装置およびその製造方法とほぼ同様であるので、同一の部材には同一の符号を付し、その説明を省略する。
【００５５】
本実施の形態の半導体装置において、下部孔８は層間絶縁膜１および下部配線５に開口している。
【００５６】
本実施の形態の半導体装置の製造方法において、上部孔１０を開口する際に、下部配線５および層間絶縁膜１に達する上部孔１０を開口する。
【００５７】
半導体装置の製造工程においては、上部孔１０を開口する際に、レジストのずれなどにより、図１２に示すように上部孔１０が下部配線５の真上からずれた位置に開口する場合がある。本実施の形態の半導体装置およびその製造方法によれば、上部孔１０の位置がずれた場合でも、下部孔８内に形成された導電膜と下部配線５との接触部分を確保することができる。その結果、半導体装置の信頼性が高くなり、Ｃｕ膜１９と下部配線５と間の電気抵抗を低減することができる。
【００５８】
なお、実施の形態１〜３においては、孔６の口径ｄ2が上部孔１０の口径ｄ1よりもはるかに大きい場合について示した。しかし、本発明の半導体装置は、図１３に示すように、孔６の口径ｄ2が上部孔１０の口径ｄ1よりもわずかに大きくてもよい。
【００５９】
（実施の形態４）
図１４は、本発明の実施の形態４における半導体装置の構造を示す断面図である。図１４を参照して、本実施の形態の半導体装置は、以下の点において実施の形態１の半導体装置と異なっている。すなわち、Ｃｕ膜１９を覆うように層間絶縁膜１２上にライナー膜１１１が形成されており、ライナー膜１１１上に層間絶縁膜１１２が形成されている。層間絶縁膜１１２の上部にはトレンチ１１４が形成されており、トレンチ１１４内およびライナー膜１１１には、配線５ａの上面２９に達する孔１１０が開口されている。トレンチ１１４の内壁面および底部と、孔１１０の内壁面および底部とに沿って、バリアメタル１１３が形成されている。トレンチ１１４および孔１１０内を埋めるようにＣｕ膜１１９が形成されている。
【００６０】
上部孔１０および下部孔８を埋めるＣｕ膜１９、バリアメタル１７、および導電膜１５によってコンタクト９ａが構成されており、トレンチ１４を埋めるＣｕ膜１９によって配線５ａ（第２配線）が構成されている。また、孔１１０（第２配線用孔）を埋めるＣｕ膜１１９（接続層）によってコンタクト９ｂが構成されており、トレンチ１１４を埋めるＣｕ膜１１９によって配線５ｂが構成されている。言い換えれば、本実施の形態においては、下部配線５、配線５ａ、および配線５ｂの各々が絶縁膜を介してこの順序で積層して形成されており、下部配線５と配線５ａとがコンタクト９ａによって電気的に接続されており、配線５ａと配線５ｂとがコンタクト９ｂによって電気的に接続されている。
【００６１】
ここで、コンタクト９ａの構造とコンタクト９ｂの構造とは互いに異なっている。コンタクト９ａが形成されている上部孔１０および下部孔８のうち、下部孔８は下部配線５内部に開口されている。一方、コンタクト９ｂが形成されている孔１１０は配線５ａ内部に達しておらず、配線５ａの上面２９で止まっている。また、コンタクト９ｂが形成されている孔１１０の口径ｄ101の大きさは、コンタクト９ａが形成されている孔１０の口径ｄ1よりも大きい。
【００６２】
本実施の形態の半導体装置は、配線５ａと、配線５ａ上から配線５ａに達する孔１１０と、孔１１０内を埋めるＣｕ膜１１９とを備えている。孔１１０は配線５ａ内部にまで達していない。
【００６３】
本実施の形態における半導体装置によれば、以下の効果を得ることができる。口径の大きいコンタクトは、下部の配線との接触面積が大きいので、電流密度が低く、他のコンタクトに比べてボイドの発生起点となり難い。このため、口径の大きいコンタクトの構造をコンタクト９ｂのような簡易な構造にしても半導体装置の信頼性は確保される。これにより、コンタクト９ｂについては配線５ａをエッチングしたり、孔１１０に繋がる下部孔を形成したりする必要がないので、半導体装置の製造工程を簡略化することができ、半導体装置の製造コストを削減することができる。
【００６４】
また、本実施の形態の半導体装置によれば、孔１１０の口径ｄ101は、上部孔１０の口径ｄ1よりも大きいので、コンタクト９ａおよび９ｂに同じ大きさの電流が流れる場合に、電流密度の低いコンタクト９ｂを簡易な構造にすることができる。
【００６５】
また、本実施の形態の半導体装置によれば、孔１１０は上部孔１０よりも上部に形成されている。これにより、上部に存在するコンタクトの電流密度は下部に存在するコンタクトの電流密度よりも通常低いので、上部に存在する孔１１０に形成されるコンタクト９ｂを簡易な構造にすることができる。
【００６６】
なお、孔内を埋める層としてＣｕ層１９および１１９を用いる代わりに、Ａｇ（銀）よりなる層や、ＣｕまたはＡｇを主成分とする合金よりなる層などを用いてもよい。
【００６７】
（実施の形態５）
図１５は、本発明の実施の形態５における半導体装置の断面を簡略化して示す図である。図１５を参照して、本実施の形態の半導体装置は、多数の配線３５ａ〜３５ｆの各々と、配線３５ａ〜３５ｆの各々の間を電気的に接続するためのコンタクト３９ａ〜３９ｅの各々とを備えている。配線３５ａ〜３５ｆの各々は、絶縁層を介してこの順序で積層して形成されている。また、配線３５ａおよび配線３５ｂはコンタクト３９ａによって電気的に接続されており、配線３５ｂおよび配線３５ｃはコンタクト３９ｂによって電気的に接続されている。また、配線３５ｃおよび配線３５ｄはコンタクト３９ｃによって電気的に接続されており、配線３５ｄおよび配線３５ｅはコンタクト３９ｄによって電気的に接続されている。さらに、配線３５ｅおよび配線３５ｆはコンタクト３９ｅによって電気的に接続されている。
【００６８】
コンタクト３９ａ〜３９ｅの各々は口径Ａまたは口径Ｃを有している。コンタクト３９ａ〜３９ｃの各々は口径Ａを有しており、コンタクト３９ｄおよび３９ｅの各々は口径Ｃを有している。口径Ｃは口径Ａよりも大きい。
【００６９】
本実施の形態においては、図１４におけるコンタクト９ａとほぼ同様の形状のコンタクトと、図１４におけるコンタクト９ｂとほぼ同様の形状のコンタクトとが混在している。具体的には、コンタクト３９ａ〜３９ｅのうち、口径Ａを有するコンタクト３９ａ〜３９ｃの各々はコンタクト９ａとほぼ同様の形状を有している。また、口径Ｃを有するコンタクト３９ｄおよび３９ｅの各々はコンタクト９ｂとほぼ同様形状を有している。
【００７０】
また、図１６は、本発明の実施の形態５における他の半導体装置の断面を簡略化して示す図である。図１６を参照して、コンタクト３９ａ〜３９ｅの各々は口径Ａ、口径Ｂ、または口径Ｃを有している。コンタクト３９ａおよび３９ｂの各々は口径Ａを有しており、コンタクト３９ｃは口径Ｂを有しており、コンタクト３９ｄおよび３９ｅの各々は口径Ｃを有している。口径Ｃは口径Ｂよりも大きく、口径Ｂは口径Ａよりも大きい。
【００７１】
図１６の構造においては、コンタクト３９ａ〜３９ｅのうち、口径Ａおよび口径Ｂを有するコンタクト３９ａ〜３９ｃの各々はコンタクト９ａとほぼ同様の形状を有している。また、口径Ｃを有するコンタクト３９ｄおよび３９ｅの各々はコンタクト９ｂとほぼ同様形状を有している。
【００７２】
また、コンタクト３９ａ〜３９ｅのうち、口径Ａを有するコンタクト３９ａおよび３９ｂの各々がコンタクト９ａとほぼ同様の形状を有しており、口径Ｂおよび口径Ｃを有するコンタクト３９ｃ〜３９ｅの各々がコンタクト９ｂとほぼ同様形状を有していてもよい。
【００７３】
なお、これ以外の構成は、図１５に示す半導体装置の構成とほぼ同様であるので、同一の部材には同一の符号を付し、その説明を省略する。
【００７４】
本実施の形態における半導体装置のように、多数のコンタクト３９ａ〜３９ｅが形成されている場合であっても、相対的に口径の小さいコンタクトの各々についてはコンタクト９ａとほぼ同様の形状とし、相対的に口径の大きいコンタクトの各々についてはコンタクト９ｂとほぼ同様の形状とすることで、実施の形態５の場合と同様に、半導体装置の信頼性を確保しつつ、半導体装置の製造コストを削減することができる。
【００７５】
なお、図１５では、口径Ａを有するコンタクト３９ａ〜３９ｃの各々についてコンタクト９ａとほぼ同様の形状とする場合について示したが、口径Ａを有するコンタクトのうち最下層のコンタクト３９ａのみをコンタクト９ｂとほぼ同様の形状としてもよい。
【００７６】
また、本実施の形態では、相対的に口径の小さいコンタクトが下層に形成され、相対的に口径の大きいコンタクトが上層に形成される場合について示したが、相対的に口径の小さいコンタクトと、相対的に口径の大きいコンタクトとの各々の形成位置については任意である。
【００７７】
（実施の形態６）
図１７は、本発明の実施の形態６における半導体装置の断面を簡略化して示す図である。図１７を参照して、コンタクト３９ａ〜３９ｅは口径Ａまたは口径Ｃを有している。コンタクト３９ａ〜３９ｃの各々は口径Ａを有しており、コンタクト３９ｄおよび３９ｅの各々は口径Ｃを有している。口径Ｃは口径Ａよりも大きい。
【００７８】
本実施の形態では、コンタクト３９ａおよび３９ｂの各々を流れる電流の量はコンタクト３９ｃを流れる電流の量よりも大きいため、コンタクト３９ａ〜３９ｃの各々は同一の口径Ａを有しているにも関わらず、コンタクト３９ａおよび３９ｂの各々の電流密度はコンタクト３９ｃの電流密度よりも大きい。同様に、コンタクト３９ｄを流れる電流の量はコンタクト３９ｅを流れる電流の量よりも大きいため、コンタクト３９ｄおよび３９ｅは同一の口径Ｃを有しているにも関わらず、コンタクト３９ｄの電流密度はコンタクト３９ｅの電流密度よりも大きい。
【００７９】
そこで、コンタクト３９ａ〜３９ｅのうち、相対的に電流密度の大きいコンタクト３９ａ、３９ｂ、および３９ｄの各々がコンタクト９ａとほぼ同様の形状とされている。一方、相対的に電流密度の小さいコンタクト３９ｃおよび３９ｅの各々がコンタクト９ｂとほぼ同様形状とされている。
【００８０】
なお、これ以外の構成は、図１５に示す半導体装置の構成とほぼ同様であるので、同一の部材には同一の符号を付し、その説明を省略する。
【００８１】
多数の配線を備える半導体装置において、電流密度はコンタクト毎に異なっており、電流密度の大きいコンタクトには電流密度の小さいコンタクトに比べてボイドが発生しやすく、断線などが起こりやすい。そこで、相対的に電流密度の小さいコンタクトの構造をコンタクト９ｂのような簡易な構造にしても半導体装置の信頼性は確保される。これにより、相対的に電流密度の小さいコンタクトについては製造工程を簡略化することができ、半導体装置の製造コストを削減することができる。
【実施例１】
【００８２】
以下、本発明の一実施例について説明する。
本実施例では、従来の半導体装置と本発明の半導体装置との信頼性を比較した。具体的には、下部配線をエッチングせずにビアホールを形成した従来の半導体装置と、図１に示す本発明の半導体装置との寿命を調べた。図１８にその結果を示す。なお、従来の半導体装置については、図１８中の黒丸と白丸との２つの集団についての寿命を調べた。四角は本発明の半導体装置を示している。
【００８３】
図１８に示すように、従来の半導体装置では、１０n+1時間以内にサンプル全体の約５０〜６０％の半導体装置にＥＭ（エレクトロマイグレーション）やＳＭ（ストレスマイグレーション）などの欠陥が生じ、不良品となっていることが分かる。一方、本発明の半導体装置では、１０n+1時間を超えてもほとんど不良品が発生していないことが分かる。このことから、本発明の半導体装置では、下部配線５の表面と下部孔８内に形成された導電膜の底部との接触部分へ熱応力および電流が集中するのを緩和することができるので、半導体装置の信頼性を高めることができるのが分かる。
【００８４】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施の形態１における半導体装置の構造を示す断面図である。
【図２】本発明の実施の形態１における半導体装置の製造方法の第１工程を示す断面図である。
【図３】本発明の実施の形態１における半導体装置の製造方法の第２工程を示す断面図である。
【図４】本発明の実施の形態１における半導体装置の製造方法の第３工程を示す断面図である。
【図５】本発明の実施の形態１における半導体装置の製造方法の第４工程を示す断面図である。
【図６】本発明の実施の形態１における半導体装置の製造方法の第５工程を示す断面図である。
【図７】本発明の実施の形態１における半導体装置の製造方法の第６工程を示す断面図である。
【図８】本発明の実施の形態１における半導体装置の製造方法の第７工程を示す断面図である。
【図９】本発明の実施の形態１における半導体装置の製造方法の第８工程を示す断面図である。
【図１０】本発明の実施の形態１における半導体装置の製造方法の第９工程を示す断面図である。
【図１１】本発明の実施の形態２における半導体装置の構造を示す断面図である。
【図１２】本発明の実施の形態３における半導体装置の構造を示す断面図である。
【図１３】本発明の実施の形態１〜３における半導体装置の変形例の構造を示す断面図である。
【図１４】本発明の実施の形態４における半導体装置の構造を示す断面図である。
【図１５】本発明の実施の形態５における半導体装置の断面を簡略化して示す図である。
【図１６】本発明の実施の形態５における他の半導体装置の断面を簡略化して示す図である。
【図１７】本発明の実施の形態６における半導体装置の断面を簡略化して示す図である。
【図１８】寿命と不良品の累積割合との関係を示す図である。
【符号の説明】
【００８６】
１，１２，１１２  層間絶縁膜、２  溝、３，４  バリアメタル、５  下部配線、５ａ，５ｂ，３５ａ〜３５ｆ  配線、６，１０ａ，１１０  孔、７  堀込み部分、７ａ  底部、８  下部孔、９ａ，９ｂ，３９ａ〜３９ｅ  コンタクト、１０  上部孔、１１，１１１  ライナー膜、１３，１７，１１３  バリアメタル、１４，１１４  トレンチ、１３ａ，１５，１５ａ，１７ａ  導電膜、１９，１９ａ，１１９  Ｃｕ膜、２０  反射防止膜、２５ａ，２５ｂ  レジスト、２９  上面。
【図１】
2006024905.tif 000003
【図２】
2006024905.tif 000004
【図３】
2006024905.tif 000005
【図４】
2006024905.tif 000006
【図５】
2006024905.tif 000007
【図６】
2006024905.tif 000008
【図７】
2006024905.tif 000009
【図８】
2006024905.tif 000010
【図９】
2006024905.tif 000011
【図１０】
2006024905.tif 000012
【図１１】
2006024905.tif 000013
【図１２】
2006024905.tif 000014
【図１３】
2006024905.tif 000015
【図１４】
2006024905.tif 000016
【図１５】
2006024905.tif 000017
【図１６】
2006024905.tif 000018
【図１７】
2006024905.tif 000019
【図１８】
2006024905.tif 000020