(57)【要約】【課題】電荷転送装置を駆動する際の消費電流を削減することが可能な電荷転送装置の駆動装置を提供する。【解決手段】水平電荷転送装置１００に含まれる第１の転送電極（駆動パルスＨ１が印加される電極）と第２の転送電極（駆動パルスＨ２が印加される電極）とを接続するスイッチ５を設け、このスイッチ５を閉じると共に駆動回路３，４を停止させ、第１の転送電極と第２の転送電極との間で充放電をさせてから、スイッチ５を開けて駆動回路３，４を動作させ、駆動回路３，４によって残りの第１の転送電極と第２の転送電極への充放電を行うようにした。【選択図】図１
2006319656.tif 000002
【特許請求の範囲】
【請求項１】
ＣＣＤと、前記ＣＣＤに蓄積された電荷を転送するための転送電極とを含む電荷転送装置を２相パルスで駆動する駆動装置であって、
前記転送電極は、第１のパルスが印加される第１の転送電極と、第２のパルスが印加される第２の転送電極とを含み、
前記第１の転送電極と前記第２の転送電極とを接続するスイッチと、
前記スイッチの開閉を制御するスイッチ開閉制御手段とを備える駆動装置。
【請求項２】
請求項１記載の駆動装置であって、
前記第１のパルスを出力する第１のパルス出力手段と、
前記第２のパルスを出力する第２のパルス出力手段と、
前記スイッチが閉じている間、前記第１のパルス出力手段と前記第２のパルス出力手段の動作を停止させるパルス出力制御手段とを備える駆動装置。
【請求項３】
請求項１又は２記載の駆動装置であって、
ＤＬＬ回路によって遅延時間が制御される遅延素子を備え、
前記スイッチ開閉制御手段は、前記スイッチの閉時間を、前記遅延素子の遅延時間によって決定する駆動装置。
【請求項４】
請求項１〜３のいずれか記載の駆動装置であって、
前記第１のパルスと前記第２のパルスが互いに逆相であり、
前記スイッチ開閉制御手段は、前記第１のパルスと前記第２のパルスの電位が変化する時点から、前記第１の転送電極と前記第２の転送電極が同電位になる時点まで、前記スイッチを閉じる制御を行う駆動装置。
【請求項５】
請求項１〜３のいずれか記載の駆動装置であって、
前記第１のパルスと前記第２のパルスが互いに逆相である第１駆動モードと、前記第１のパルスと前記第２のパルスが互いに逆相でない第２駆動モードとを切り替え可能であり、
前記第１駆動モード時、前記スイッチ開閉制御手段は、前記第１のパルスと前記第２のパルスの電位が変化する時点から、前記第１の転送電極と前記第２の転送電極が同電位になる時点まで、前記スイッチを閉じる制御を行い、
前記第２駆動モード時、前記スイッチ開閉制御手段は、前記スイッチを閉じる制御を行わない駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤと、前記ＣＣＤに蓄積された電荷を転送するための転送電極とを含む電荷転送装置を２相パルスで駆動する駆動装置に関する。
【背景技術】
【０００２】
ＣＣＤ型の固体撮像素子は、多数のフォトダイオードと、各フォトダイオードに蓄積された電荷を垂直方向に転送する垂直電荷転送装置と、垂直方向に転送されてきた電荷を水平方向に転送する水平電荷転送装置と、水平方向に転送されてきた電荷に応じた信号を出力する出力アンプとを有している（例えば特許文献１参照）。
【０００３】
図７は、水平電荷転送装置を模式的に示す図である。
水平電荷転送装置１００は、ｎ型半導体基板１０１表面に形成されたｎ＋領域１０２と、ｎ型半導体基板１０１及びｎ＋領域１０２に蓄積された電荷を水平方向に転送するための複数の転送電極１０３とで構成されている。ｎ型半導体基板１０１とｎ＋領域１０２とによりＣＣＤが構成されている。各転送電極１０３は、ｎ＋領域１０２上方に形成された電極１０３ａと、ｎ＋領域１０２同士の間のｎ型半導体基板１０１上方に形成された電極１０３ｂとで構成される。図７に示すように、複数の転送電極１０３には、駆動パルスＨ１が印加される第１の転送電極と、駆動パルスＨ２が印加される第２の転送電極とが含まれており、第１の転送電極と第２の転送電極が水平方向に交互に配列された構成となっている。そして、図８に示すような互いに逆相の転送パルスＨ１，Ｈ２を転送電極１０３に印加することにより、転送電極１０３下方のＣＣＤに蓄積された電荷を水平方向へ転送することができる。
【０００４】
図９は、図７に示す水平電荷転送装置１００の駆動装置内部の概略構成を示すブロック図である。
図９に示すように、駆動装置２００は、タイミング発生回路１０８から出力されたタイミングパルスＨ１_１を基に駆動パルスＨ１を出力して第１の転送電極に印加する駆動回路１０９と、タイミング発生回路１０８から出力されたタイミングパルスＨ２_１を基に駆動パルスＨ２を出力して第２の転送電極に印加する駆動回路１１０とを備える。駆動回路１０９や駆動回路１１０は、その電源端子から転送電極１０３へ電荷を供給することにより駆動パルスＨ１，Ｈ２をハイレベル（Ｈ）にし、そのグランド端子へ転送電極１０３から電荷を排出することにより駆動パルスＨ１，Ｈ２をローレベル（Ｌ）にする。
【０００５】
図１０は、図７に示す水平電荷転送装置１００の容量負荷モデルを示す図である。
転送電極１０３は電荷を蓄積する容量として見なすことができるため、図１０に示すように、水平電荷転送装置１００は、駆動回路１０９によって電荷を充放電される容量ＣＨ１のコンデンサ１０５と、駆動回路１１０によって電荷を充放電される容量ＣＨ２のコンデンサ１０６と、コンデンサ１０５及び１０６の間に接続された容量ＣＨＨのコンデンサ１０７とを有する回路と等価であるとみなすことができる。このため、駆動パルスＨ１，Ｈ２の周波数をｆとし、振幅をＶとすると、駆動回路１０９の消費電流ＩＨ１は（２ＣＨＨ＋ＣＨ１）・ｆ・Ｖ、駆動回路１１０の消費電流ＩＨ２は（２ＣＨＨ＋ＣＨ２）・ｆ・Ｖとなり、コンデンサの容量に応じて大きくなる。
【０００６】
【特許文献１】特開２００１−５７６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、固体撮像素子の画素数の増加によって転送電極の数が増加しており、これに伴って図１０におけるＣＨ１やＣＨ２の容量が大きくなってきている。ＣＨ１やＣＨ２の容量が大きくなると、駆動パルスを出力する駆動回路での消費電流も増加してしまう。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、電荷転送装置を駆動する際の消費電流を削減することが可能な電荷転送装置の駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の駆動装置は、ＣＣＤと、前記ＣＣＤに蓄積された電荷を転送するための転送電極とを含む電荷転送装置を２相パルスで駆動する駆動装置であって、前記転送電極は、第１のパルスが印加される第１の転送電極と、第２のパルスが印加される第２の転送電極とを含み、前記第１の転送電極と前記第２の転送電極とを接続するスイッチと、前記スイッチの開閉を制御するスイッチ開閉制御手段とを備える。
【００１０】
この構成により、電荷転送装置を駆動する際の消費電流を削減することが可能となる。
【００１１】
本発明の駆動装置は、前記第１のパルスを出力する第１のパルス出力手段と、前記第２のパルスを出力する第２のパルス出力手段と、前記スイッチが閉じている間、前記第１のパルス出力手段と前記第２のパルス出力手段の動作を停止させるパルス出力制御手段とを備える。
【００１２】
本発明の駆動装置は、ＤＬＬ回路によって遅延時間が制御される遅延素子を備え、前記スイッチ開閉制御手段は、前記スイッチの閉時間を、前記遅延素子の遅延時間によって決定する。
【００１３】
この構成により、スイッチの閉時間を一定に維持することが可能となる。
【００１４】
本発明の駆動装置は、前記第１のパルスと前記第２のパルスが互いに逆相であり、前記スイッチ開閉制御手段は、前記第１のパルスと前記第２のパルスの電位が変化する時点から、前記第１の転送電極と前記第２の転送電極が同電位になる時点まで、前記スイッチを閉じる制御を行う。
【００１５】
本発明の駆動装置は、前記第１のパルスと前記第２のパルスが互いに逆相である第１駆動モードと、前記第１のパルスと前記第２のパルスが互いに逆相でない第２駆動モードとを切り替え可能であり、前記第１駆動モード時、前記スイッチ開閉制御手段は、前記第１のパルスと前記第２のパルスの電位が変化する時点から、前記第１の転送電極と前記第２の転送電極が同電位になる時点まで、前記スイッチを閉じる制御を行い、前記第２駆動モード時、前記スイッチ開閉制御手段は、前記スイッチを閉じる制御を行わない。
【００１６】
この構成により、特殊な撮影モードを持つデジタルカメラ等にも使用可能となる。
【発明の効果】
【００１７】
本発明によれば、電荷転送装置を駆動する際の消費電流を削減することが可能な電荷転送装置の駆動装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について図面を参照して説明する。
本実施形態で説明する駆動装置の駆動対象となる水平電荷転送装置は、図７に示した構成と同様であるため、この構成については図７を援用して説明する。
【００１９】
図１は、本発明の実施形態を説明するための駆動装置の概略構成を示すブロック図である。
駆動装置６は、水平電荷転送装置１００の第１の転送電極に印加するための駆動パルスＨ１（特許請求の範囲の第１のパルスに該当）を生成して出力する駆動回路３と、水平電荷転送装置１００の第２の転送電極に印加するための駆動パルスＨ２（特許請求の範囲の第２のパルスに該当）を生成して出力する駆動回路４と、第１の転送電極と第２の転送電極とを接続するスイッチ５と、駆動回路３，４の駆動制御及びスイッチ５の開閉制御を行う駆動制御回路２とを含む。
【００２０】
駆動制御回路２は、タイミング発生回路１で生成されたタイミングパルスＨ１_１，Ｈ２_１に基づいて、駆動回路３，４の動作を制御するための制御信号Ｈ１_２，Ｈ２_２と、スイッチ５の開閉制御を行うための制御信号ＳＷ_ＣＴＬを生成して出力する。
【００２１】
駆動回路３は、制御信号Ｈ１_２に基づいて、駆動パルスＨ１を生成して出力したり、駆動パルスＨ１の出力動作を停止したりする。駆動回路４は、制御信号Ｈ２_２に基づいて、駆動パルスＨ２を生成して出力したり、駆動パルスＨ２の出力動作を停止したりする。駆動装置６は、駆動パルスＨ１，Ｈ２が互いに逆相のパルスである第１駆動モードと、駆動パルスＨ１，Ｈ２が非逆相のパルスである第２駆動モードのいずれかで水平電荷転送装置１００を駆動可能であり、この駆動モードを撮影モードに応じて切り替えることが可能になっている。
【００２２】
第１駆動モードは、１ライン分の電荷を水平方向に転送して全て出力させる通常の撮影モード時（静止画撮影時等）に用いられる。第２駆動モードは、例えば１ライン分の電荷を水平方向で加算して電荷数を１／２にして転送する水平間引き撮影モード時（低解像度撮影や動画撮影時等）に用いられる。
【００２３】
駆動制御回路２は、第１駆動モードで水平電荷転送装置１００を駆動する場合、駆動パルスＨ１，Ｈ２の電位がそれぞれ変化する時点で駆動回路３，４の出力動作を停止させる制御とスイッチ５を閉じる制御とを行い、第１の転送電極と第２の転送電極に印加されている駆動パルスＨ１，Ｈ２の電位（第１の転送電極と第２の転送電極の電位と等価）がそれぞれ同電位となった時点で、駆動回路３，４の出力動作を再開させる制御とスイッチ５を開く制御とを行う。
【００２４】
例えば、Ｈ１＝Ｈ、Ｈ２＝Ｌの時点から、Ｈ１＝Ｌ、Ｈ２＝Ｈへ切り替わる場合、駆動回路３，４の動作を停止させると共に、スイッチ５を閉じて第１の転送電極と第２の転送電極を接続する。これにより、第１の転送電極から第２の転送電極へ電荷が流れ込み、駆動回路３，４を用いることなく第１の転送電極の放電と第２の転送電極の充電を行うことができる。そして、第１の転送電極と第２の転送電極が同電位となって、スイッチ５を介した電荷の充放電がこれ以上行われなくなった時点で、スイッチ５を開けて、駆動回路３，４から駆動パルスＨ１，Ｈ２を出力させることで、Ｈ１＝Ｌ、Ｈ２＝Ｈの状態にする。スイッチ５を開けてからは、駆動回路３によって第１の転送電極の放電が行われ、駆動回路４によって第２の転送電極の充電が行われるが、その消費電流は、スイッチ５を閉じないで充放電を行う場合に比べて１／２にすることができる。
【００２５】
図１０の等価回路で説明すると、スイッチ５を開けた後の駆動回路３の消費電流ＩＨ１は（ＣＨＨ＋１／２ＣＨ１）・ｆ・Ｖ、駆動回路４の消費電流ＩＨ２は（ＣＨＨ＋１／２ＣＨ２）・ｆ・Ｖとなり、スイッチ５を閉じないで充放電を行う場合に比べて消費電流を１／２にできることがわかる。
【００２６】
図２は、図１に示す駆動制御回路２内部の概略構成を示すブロック図である。
駆動制御回路２は、制御信号Ｈ２_１を遅延時間Ｔｄだけ遅延させた信号Ｈ２_１ｄｅｌを出力する遅延素子２１と、ＮＯＴ回路２２，２３と、ＡＮＤ回路２５，２７と、ＯＲ回路２６，２８と、ＥＸＮＯＲ回路２４とを含み、これらが図示したように接続された構成となっている。ＡＮＤ回路２５からは制御信号Ｈ１_２［１］が出力され、ＯＲ回路２６からは制御信号Ｈ１_２［０］が出力される。この２ビットの制御信号Ｈ１_２の組み合わせにより、駆動回路３の動作停止と動作再開を切り替えることができる。ＡＮＤ回路２７からは制御信号Ｈ２_２［１］が出力され、ＯＲ回路２８からは制御信号Ｈ２_２［０］が出力される。この２ビットの制御信号Ｈ２_２の組み合わせにより、駆動回路４の動作停止と動作再開を切り替えることができる。
【００２７】
ＥＸＮＯＲ回路２４からは制御信号ＳＷ_ＣＴＬが出力される。制御信号ＳＷ_ＣＴＬは、駆動モードに応じて異なる信号となる。例えば、第１駆動モード時には、駆動パルスＨ１，Ｈ２の電位が変化する時点で、遅延素子２１の遅延時間Ｔｄと同じ時間だけＨとなる制御信号ＳＷ_ＣＴＬが出力され、第２駆動モード時には、常にＬとなる制御信号ＳＷ_ＣＴＬが出力される。
【００２８】
遅延素子２１は、一般的にＣＭＯＳインバータを偶数段接続した回路が用いられるが、これだと遅延時間Ｔｄを一定に制御することが難しいため、ＤＬＬ回路を用いて遅延時間Ｔｄを制御することが好ましい。
【００２９】
図３は、図２に示す遅延素子２１の遅延時間Ｔｄを制御するＤＬＬ回路内部の概略構成を示すブロック図である。
ＤＬＬ回路７は、カスケード接続されたＫ個の遅延素子７１を備え、初段の遅延素子７１に基準クロックｃｋが入力され、これが順次遅延されて最終段の遅延素子７１から遅延クロックｃｋ_ｄｅｌとして出力される。又、ＤＬＬ回路７は、遅延クロックｃｋ_ｄｅｌと基準クロックｃｋとの位相を比較し、その比較結果に応じた信号を出力する位相比較器７２と、位相比較器７２からの信号に基づいて遅延素子７１及び遅延素子２１の遅延時間を制御する信号を生成するためのチャージポンプ７３及びループフィルタ７４とを備え、ループフィルタ７４から出力される信号によって各遅延素子７１及び遅延素子２１の遅延時間Ｔｄが制御される。遅延時間Ｔｄは、基準クロックｃｋの周期を１／Ｋした時間となるように制御される。このような構成により、遅延素子２１の遅延時間Ｔｄを高精度に制御することができる。尚、この遅延時間Ｔｄは、第１の転送電極と第２の転送電極が接続されてから、双方の転送電極が同電位になるまでの時間とすれば良い。
【００３０】
図４（ａ）は、図１に示す駆動回路３内部の概略構成を示すブロック図であり、図４（ｂ）は、図１に示す駆動回路４内部の概略構成を示すブロック図である。
駆動回路３は、制御信号Ｈ１_２［１］が入力されるＮＯＴ回路３１と、ＮＯＴ回路３１の出力に接続されるＦＥＴ３３と、制御信号Ｈ１_２［０］が入力されるＮＯＴ回路３２と、ＮＯＴ回路３２の出力に接続されるＦＥＴ３４とを備え、ＦＥＴ３３のソースとＦＥＴ３４のドレインが接続されている。駆動回路３は、これらの回路を用いて駆動パルスＨ１を出力したり、その出力を停止したりする。
【００３１】
駆動回路４は、制御信号Ｈ２_２［１］が入力されるＮＯＴ回路４１と、ＮＯＴ回路４１の出力に接続されるＦＥＴ４３と、制御信号Ｈ２_２［０］が入力されるＮＯＴ回路４２と、ＮＯＴ回路４２の出力に接続されるＦＥＴ４４とを備え、ＦＥＴ４３のソースとＦＥＴ４４のドレインが接続されている。駆動回路４は、これらの回路を用いて駆動パルスＨ２を出力したり、その出力を停止したりする。
【００３２】
次に、駆動装置６の動作を説明する。
図５は、第１駆動モードで水平電荷転送装置１００を駆動するときの動作を説明するためのタイミングチャートである。
図５に示すように、第１駆動モードでは、互いに逆相のタイミングパルスＨ１_１，Ｈ２_１が駆動制御回路２に入力される。駆動制御回路２は、入力されたタイミングパルスに基づいて制御信号Ｈ１_２，Ｈ２_２及び制御信号ＳＷ_ＣＴＬを出力する。駆動回路３，４は、この制御信号Ｈ１_２，Ｈ２_２に基づいて互いに逆相の駆動パルスＨ１，Ｈ２を生成して出力したり、その出力を停止したりする。尚、図５の太線で示すパルスが駆動パルスH１である。
【００３３】
ここで、Ｈ１＝Ｈ、Ｈ２＝Ｌとなっている期間から、タイミングパルスＨ１_１，Ｈ２_１の電位が変化して駆動パルスＨ１，Ｈ２の電位が変化する期間に入ると、制御信号Ｈ１_２，Ｈ２_２が図５に示すように変化して、駆動回路３，４の動作が停止される。又、制御信号ＳＷ_ＣＴＬが遅延時間ＴｄだけＨになって、スイッチ５が遅延時間Ｔｄだけ閉じられる。これにより、第１の転送電極と第２の転送電極との間で充放電が行われて、双方が同電位となる。
【００３４】
遅延時間Ｔｄが経過すると、制御信号ＳＷ_ＣＴＬはＬになると共に、制御信号Ｈ１_２，Ｈ２_２が図５に示すように変化して、駆動回路３，４の動作が再開される。駆動回路３，４の動作が再開されると、第１の転送電極が駆動回路３によって放電され、第２の転送電極が駆動回路４によって充電されて、Ｈ１＝Ｌ、Ｈ２＝Ｈとなる。このように、駆動パルスＨ１，Ｈ２の電位が変化するタイミングになる度に、遅延時間Ｔｄだけ駆動回路３，４の動作が停止され、スイッチ５が閉じられる。
【００３５】
図６は、第２駆動モードで水平電荷転送装置１００を駆動するときの動作を説明するためのタイミングチャートである。
図６に示すように、第２駆動モードでは、互いに逆相でないタイミングパルスＨ１_１，Ｈ２_１が駆動制御回路２に入力される。駆動制御回路２は、入力されたタイミングパルスに基づいて制御信号Ｈ１_２，Ｈ２_２及び制御信号ＳＷ_ＣＴＬを出力する。駆動回路３，４は、この制御信号Ｈ１_２，Ｈ２_２に基づいて互いに逆相でない駆動パルスＨ１，Ｈ２を生成して出力する。尚、図６の太線で示すパルスが駆動パルスH１である。
【００３６】
ここで、Ｈ１＝Ｈ、Ｈ２＝Ｌとなっている期間から、タイミングパルスＨ１_１の電位が変化して駆動パルスＨ１の電位が変化する期間に入ると、制御信号Ｈ１_２が図６に示すように変化するが、駆動回路３，４の動作は継続して行われる。又、制御信号ＳＷ_ＣＴＬはＬのまま変化せず、スイッチ５は開いたままとなる。そして、駆動回路３によって第１の転送電極の放電が行われて、Ｈ１＝Ｌ、Ｈ２＝Ｌとなる。
【００３７】
次にタイミングパルスＨ２_１の電位が変化して駆動パルスＨ２の電位が変化する期間に入ると、制御信号Ｈ２_２が図６に示すように変化するが、駆動回路３，４の動作は継続して行われる。又、制御信号ＳＷ_ＣＴＬはＬのまま変化せず、スイッチ５は開いたままとなる。そして、駆動回路４によって第２の転送電極の放電が行われて、Ｈ１＝Ｌ、Ｈ２＝Ｈとなる。
【００３８】
このように、第２駆動モードでは、駆動パルスＨ１，Ｈ２の電位が変化する際に駆動回路３，４が停止したり、スイッチ５が閉じたりすることはない。第２駆動モード時に駆動回路３，４が停止したり、スイッチ５が閉じたりすると、電位を変化させたくない他方の駆動パルスも変化してしまうが、本実施形態によればこのようなことはない。
【００３９】
以上のように、駆動装置６によれば、水平電荷転送装置１００に含まれる第１の転送電極と第２の転送電極とを接続するスイッチ５を設け、第１駆動モード時には、このスイッチ５を閉じると共に駆動回路３，４を停止させ、第１の転送電極と第２の転送電極との間で充放電をさせた後、スイッチ５を開けて駆動回路３，４を動作させ、駆動回路３，４によって残りの第１の転送電極と第２の転送電極への充放電を行うようにしたため、駆動回路３，４が行う充放電の時間を短くすることができ、消費電流を大幅に削減することができる。
【００４０】
又、第２駆動モード時には、駆動回路３，４が停止したり、スイッチ５が閉じたりすることがないように駆動制御回路２及び駆動回路３，４を構成しているため、特殊な撮影モードを持つデジタルカメラ等にも適用することができる。
【００４１】
尚、本実施形態では、駆動装置６が第１駆動モードと第２駆動モードとを切り替え可能なものとしたが、勿論、第１駆動モードのみで駆動するものであっても良い。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態を説明するための駆動装置の概略構成を示すブロック図
【図２】図１に示す駆動制御回路２内部の概略構成を示すブロック図
【図３】図２に示す遅延素子２１の遅延時間を制御するＤＬＬ回路内部の概略構成を示すブロック図
【図４】（ａ）は図１に示す駆動回路３内部の概略構成を示すブロック図、（ｂ）は図１に示す駆動回路４内部の概略構成を示すブロック図
【図５】第１駆動モードで水平電荷転送装置１００を駆動するときの動作を説明するためのタイミングチャート
【図６】第２駆動モードで水平電荷転送装置１００を駆動するときの動作を説明するためのタイミングチャート
【図７】水平電荷転送装置を模式的に示す図
【図８】図７に示す水平電荷転送装置の転送電極に印加する駆動パルスを示す図
【図９】図７に示す水平電荷転送装置の駆動装置内部の概略構成を示すブロック図
【図１０】図７に示す水平電荷転送装置の容量負荷モデルを示す図
【符号の説明】
【００４３】
１  タイミング発生回路
２  同制御回路
駆動回路
５  スイッチ
６  駆動装置
７  ＤＬＬ回路
１００  水平電荷転送装置
【図１】
2006319656.tif 000003
【図２】
2006319656.tif 000004
【図３】
2006319656.tif 000005
【図４】
2006319656.tif 000006
【図５】
2006319656.tif 000007
【図６】
2006319656.tif 000008
【図７】
2006319656.tif 000009
【図８】
2006319656.tif 000010
【図９】
2006319656.tif 000011
【図１０】
2006319656.tif 000012