(57)【要約】【課題】撮像装置の画素部に、負荷電流が変動する際、電圧変動の少ない適正なローカル電圧を供給できるようにする。【解決手段】抵抗分割部３２０と基準電圧生成部３３０とで検出される出力電圧Ｖout を反映したフィードバック電圧ＶFBと参照電圧生成部３４０で生成される参照電圧Ｖref0とを誤差増幅部３５０で比較し、その比較結果に基づいて生成する出力電圧Ｖout の大きさを所定値に維持するように、フィードバック制御構成を採る。誤差増幅部３５０とチャージポンプスイッチ群３１０との間に選択部３６４を設け、負荷電流が急激に変化する際、ブースト信号Bst で、選択部３６４が出力する出力電圧制御信号Ｓout をアンプ出力値Ｖａから、出力電流を多く取れるような値に強制的に切り替える。【選択図】図５
2006319684.tif 000002
【特許請求の範囲】
【請求項１】
物理量の変化を検知する複数の検知部とそれぞれの検知部で検知した物理量の変化に基づいて単位信号を出力する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された撮像装置における、前記単位構成要素を構成する各種部材の所定の端子に、他の大部分の部材に供給される通常の動作電圧とは異なるローカル電圧を生成して供給する電源供給方法であって、
負荷電流変動の契機を示すトリガ信号に対応した所定期間アクティブとなるブースト信号に基づいて前記ローカル電圧を生成する制御ループの動作点を切り替える
ことを特徴とする撮像装置用の電源供給方法。
【請求項２】
物理量の変化を検知する複数の検知部とそれぞれの検知部で検知した物理量の変化に基づいて単位信号を出力する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された撮像装置であって、
前記単位構成要素を構成する各種部材の所定の端子に、他の大部分の部材に供給される通常の動作電圧とは異なるローカル電圧を生成して供給するローカル電圧供給部を備え、
前記ローカル電圧供給部は、負荷電流変動の契機を示すトリガ信号に対応した所定期間アクティブとなるブースト信号に基づいて前記ローカル電圧を生成する制御ループの動作電圧を切替可能に構成されている
ことを特徴とする撮像装置。
【請求項３】
前記ローカル電圧供給部は、
スイッチング動作を行なうスイッチング部と、
前記スイッチング部のスイッチング動作により生成される前記ローカル電圧の大きさを検知する検知部と、
参照電圧を生成する参照電圧生成部と、
前記検知部が検知した前記ローカル電圧の大きさと前記参照電圧生成部が生成した前記参照電圧とを比較して、その比較結果に基づいて、前記ローカル電圧の大きさが所定値に維持されるようにする誤差増幅部と、
前記誤差増幅部と前記スイッチング部との間に配され、前記ブースト信号に基づいて前記ローカル電圧を生成するための前記スイッチング動作の動作点を切り替える動作点切替部と
を有することを特徴とする請求項２に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理量分布検知の半導体装置の一例である撮像装置と、この撮像装置用の電源供給方法に関する。
【背景技術】
【０００２】
光や放射線などの外部から入力される電磁波あるいは圧力（接触など）などの物理量変化に対して感応性をする単位構成要素（たとえば画素）をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置が様々な分野で使われている。
【０００３】
たとえば、映像機器の分野では、物理量の一例である光（電磁波の一例）の変化を検知するＣＣＤ（Charge Coupled Device ）型あるいはＭＯＳ（Metal Oxide Semiconductor ；金属酸化膜半導体）やＣＭＯＳ（Complementary Metal-oxide Semiconductor； 相補金属酸化膜半導体）型の撮像素子（撮像デバイス）を用いた固体撮像装置が使われている。
【０００４】
また、コンピュータ機器の分野では、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置などが使われている。これらは、単位構成要素（固体撮像装置にあっては画素）によって電気信号に変換された物理量分布を電気信号として読み出す。
【０００５】
また、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に増幅用の駆動トランジスタを有する増幅型固体撮像素子（ＡＰＳ；Active Pixel Sensor ／ゲインセルともいわれる）構成の画素を備えた増幅型固体撮像装置がある。たとえば、ＣＭＯＳ型固体撮像装置の多くはそのような構成をなしている。
【０００６】
このような増幅型固体撮像装置において画素信号を外部に読み出すには、複数の単位画素が配列されている画素部に対してアドレス制御をし、個々の単位画素からの信号を決められたアドレスの順または任意に選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。
【０００７】
たとえば、単位画素がマトリクス状に配されたＸ−Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子は、画素そのものに増幅機能を持たせるために、ＭＯＳ構造などの能動素子（ＭＯＳトランジスタ）を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷（光電子やホール）を前記能動素子で増幅し、画像情報として読み出す。
【０００８】
一方、一般に、固体撮像素子は、フォトダイオードなどで構成された各受光素子で受光面から入射した入射光を受光して光電変換を行ない、発生した電荷を検出回路によって検出し、その後増幅し、順次出力する。
【０００９】
たとえば、固体撮像素子の一構成例として、ｎ型シリコン基板（第１導電型の半導体基板）上に、第２導電型の半導体領域としてのｐ型不純物領域（Ｐウェル）が形成されており、第２導電型の半導体領域に第１導電型の不純物をイオン注入することによって形成された電荷蓄積層（以下第１センサ領域ともいう）を具備したセンサ部（受光部；たとえばフォトダイオードなどの光電変換素子）が形成される。光を受光し光電変換して得た信号電荷が、この電荷蓄積層に蓄積される。
【００１０】
また、一般にＣＭＯＳ型のセンサにおいて、センサ部を含む単位画素の構成としては、ＣＣＤ（Charge Coupled Device ）に比べノイズの低減を行なうため単位画素の構成が複雑化する傾向がある。たとえば、ＣＭＯＳセンサとして汎用的なものとして、寄生容量を持った拡散層であるフローティングディフュージョン（ＦＤＡ；Floating Diffusion Amp）構成を採りつつ、単位画素部分に４つのトランジスタ（TRansistor）を有する４トランジスタ型の画素構成、いわゆる４ＴＲ構成のもの（以下第１例の単位画素ともいう）がよく知られている（図２（Ａ）を参照）。
【００１１】
これに対して、性能を落とさない範囲で素子数を少なくするべく、単位画素におけるトランジスタが占める面積を少なくすることで画素サイズを小さくする技術として、センサ部と３つのトランジスタで単位画素を構成する３トランジスタ型の画素構成、いわゆる３ＴＲ構成のもの（以下第２例の単位画素ともいう）がある（たとえば特許第２７０８４５５号公報や本明細書の図２（Ｂ）を参照）。
【００１２】
また、ＭＯＳ型固体撮像装置では、ＣＣＤ型固体撮像装置と異なり、ＣＭＯＳロジック回路を同一チップに搭載することがあり、画素もロジック回路と同じ低電圧の１電源で動作するように構成している。このことから、たとえば転送トランジスタや垂直選択用トランジスタなどがＮｃｈＭＯＳトランジスタの場合、画素中のトランジスタのゲート電圧は、０Ｖ（いわゆる接地電圧）と電源電圧の２値で駆動している。
【００１３】
他方、単位画素を駆動する際に、駆動用のトランジスタに、電源電圧−接地電圧間の電圧とは異なる電圧、換言すれば、通常の動作電圧とは異なる電圧（以下ローカル電圧ともいう）を印加することで、暗電流を抑制する、ブルーミングを抑制する、ダイナミックレンジを拡大する、消費電力を低減する、などの各種の性能を向上させる技術を、本願出願人は、種々提案している。
【００１４】
たとえば、センサ部には、電荷蓄積期間において、入射光量に応じた信号電荷と、光が入射しないときにセンサ部に流入する暗電流成分（暗電子）の２者が蓄積される。暗電子は読出し時に信号電荷と分離できず、そのばらつきが雑音となる。特に、画素ごとの暗電流のばらつきが固定パターン雑音となり、画像が擦りガラスを通して撮影したようになる。また、暗電流の時間的なばらつきがランダム雑音となる。このことから固体撮像装置では、暗電流を如何に低減するかが、主要な課題となっている。
【００１５】
この暗電流を抑制するため、本願出願人は、特許文献１において、暗電流の低減を可能にし、またオーバーフローパスの機能を確保しブルーミングをより確実に抑制できるようにする仕組みを提案した。
【００１６】
【特許文献１】特開２００２−２１７３９７号公報
【００１７】
この特許文献１の仕組みは、選択トランジスタを含む４トランジスタ構成の単位画素について、転送ゲートに所定電圧を印加することで暗電流抑制効果などを得るようにしたものである。具体的には、フォトダイオードに信号電荷（電子またはホール）を蓄積するときの転送トランジスタのゲート電圧を負電圧（信号電荷が電子の場合）または正電圧（信号電荷がホールの場合）にすることで暗電流が低減されるものである。この場合転送トランジスタのオーバーフローパスとしての機能が弱まるので、フォトダイオードから溢れた電荷を転送トランジスタのチャネル部以外のバルク内を通して流すようにするとよい。フォトダイオードから溢れた電荷を流す領域は、半導体ウェル領域の濃度より薄い濃度の領域で形成する。
【００１８】
こうすることで、転送トランジスタのチャネル部には信号電荷と反対極性の電荷が蓄積され、ゲート絶縁膜との界面からの暗電流成分の発生を劇的に低減することができる。また、フォトダイオードから溢れた電荷を転送トランジスタのチャネル部以外のバルク内を通して流すことにより、いわゆるオーバーフローパス面積が大きくなり、オーバーフローパスとしての機能が上がる。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
ここで、所定の特性改善のため、ローカル電圧を生成して素子の所定の端子に供給する回路構成としては様々なものがあるが、その多くは、出力電流（負荷電流）の急激な変動が出力電圧の安定性に影響を与えてしまう。
【００２０】
たとえば、図２２は、チャージポンプ回路を利用した従来のローカル電圧供給部の構成例である（たとえば特開２００２−１７１７４８号公報を参照）。この構成では、抵抗分割部３２０の抵抗素子３２２，３２４による分割電圧をフィードバック電圧ＶFBとし、そのフィードバック電圧ＶFBと参照電圧Ｖref0とを誤差増幅部３５０で比較し、その誤差電圧をチャージポンプ回路の電源電圧として利用するとともに、チャージポンプスイッチ群３１０内のスイッチ３１１〜３１４をオン／オフ制御することで、ポンプ容量３０２への電荷供給（充電）と、そのポンプ容量３０２から出力容量３０４への電荷転送により、出力容量３０４に生じる出力電圧Ｖout が一定となるように、負帰還制御による昇圧動作を行なうようにしている。
【００２１】
ここで、このような構成のローカル電圧供給部１６２の場合、急激な負荷電流変動に対しては、帰還ループで決まる時定数での応答でしかできず回復する時間はループでの帯域によって制限される。よって急激な負荷電流の変動の際に、ポンプ容量３０２より出力容量３０４に供給した電荷による出力電圧Ｖout の電圧変化を安定なレベルに回復するのに時間がかかってしまう問題がある。その結果として、所定の特性改善のためローカル電圧を生成して素子の所定の端子に供給することによる改善効果が低下してしまう。
【００２２】
また、この不具合を解消する方法として、ローカル電圧供給部１６２の誤差増幅部３５０の帯域を広げるといった方法を採ることが考えられる。しかしながら、帯域を広げることによって安定性の悪化やスイッチングノイズの影響を大きくするといった不具合が逆に発生する。また、出力電圧Ｖout の変動を小さくする他の手段として、出力容量３０４を大きくすることで対応を採ることが考えられる、この方法では、スペースやコストの面で新たな問題となってしまう。
【００２３】
本発明は、上記事情に鑑みてなされたものであり、負荷電流の急激な変化があった場合でも、適切なローカル電圧を供給することができる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明に係る撮像装置においては、従来構成と同様に、所定の特性を改善するべく、通常の動作電圧とは異なるローカル電圧を所定の端子に印加するためのローカル電圧供給部を設けるとともに、このローカル電圧供給部が生成するローカル電圧の大きさが、負荷電流の急激な変化の影響を受けに難くする。
【００２５】
生成されるローカル電圧が、負荷電流の急激な変化の影響を受けに難くする仕組みとしては様々な手法が考えられる。たとえば、スイッチング電源としつつ、ローカル電圧が一定値に維持されるようにフィードバック制御構成を採る。この際には、生成したローカル電圧を所定の参照電圧と比較し、その比較結果に基づいて生成するローカル電圧の大きさを所定値に維持するように構成するが、誤差増幅部とスイッチング部との間に、ローカル電圧を生成するためのスイッチング動作の動作点をブースト信号に基づいて切り替える動作点切替部を設けることで実現可能である。すなわち、負荷電流が急激に変化する際、一時的に出力電流を多く取れるように制御ループの動作点を切り替えるのである。
【００２６】
撮像装置にあっては、負荷電流の急激な変動は、動作モードと関わりを持ち、どのような動作をさせるとローカル電圧供給部の負荷電流が急激に増加するのかを特定することができ、当然にその契機となるトリガ信号も存在する。そこで、このトリガ信号を利用して、ローカル電圧供給部の負荷電流が急激に増加するタイミングに合わせて一時的に通常の制御ループから切り離し、ローカル電圧供給部の出力電流能力が高まるような動作点を強制的に設定するのである。負荷電流の急激な増加を瞬時に補うことができるようになるので、負荷電流の急激な増加に起因する出力電圧の変化を抑制することができる。
【００２７】
一見すると、フィードフォワード的な制御とも考えられるが、出力電流の供給能力が高まる方向に動作点を強制的に切り替えているに過ぎず、ローカル電圧供給部の出力電流能力が高まるような動作点を強制的に設定しても、全体の制御ループの動作は、通常時の制御ループの状態と同じであり、通常時の制御ループがフィードバック制御ループであれば、同様にフィードバック制御ループが構成され、切替え後の動作点に従ってローカル電圧が一定となるように制御されることになる。
【００２８】
なお、本願発明において、撮像装置とは、物理量の変化を検知する複数の検知部と、それぞれの検知部で検知した物理量の変化に基づいて単位信号を出力する単位信号生成部とを単位構成要素内に含み、この単位構成要素が所定の順に配された物理量分布検知のための装置を使用し、物理量についての所定の検知条件の元で取得された単位信号に基づいて、所定目的用の物理情報を取得する物理情報取得装置の総称である。
【発明の効果】
【００２９】
本発明によれば、ローカル電圧供給部が生成するローカル電圧の大きさが、負荷電流の急激な変化の影響を受け難くするべく、負荷電流が急激に増加する契機を示すトリガ信号に対応したブースト信号に基づいて、ローカル電圧供給部の負荷電流が急激に増加するタイミングに合わせて一時的に通常の制御ループから切り離し、ローカル電圧供給部の出力電流能力が高まるような動作点を強制的に設定するようにしたので、負荷電流の急激な増加を瞬時に補うことができ、負荷電流の急激な増加に起因する出力電圧の変化を抑制することができる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例であるＣＭＯＳ撮像素子をデバイスとして使用した場合を例に説明する。
【００３１】
ただしこれは一例であって、対象となるデバイスはＭＯＳ型の撮像デバイスに限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する実施形態が同様に適用できる。
【００３２】
＜撮像装置の概略構成＞
図１は、本発明に係る撮像装置（物理情報取得装置の一態様）の一実施形態であるＣＭＯＳ固体撮像装置の概略構成図である。この固体撮像装置１は、たとえばカラー画像を撮像し得る電子スチルカメラやＦＡ（Factory Automation）カメラとして適用されるようになっている。
【００３３】
固体撮像装置１は、入射光量に応じた信号を出力する図示しない検知部としての受光素子を含む単位画素が行および列の正方格子状に配列された、すなわち２次元マトリクス状の撮像部（画素部）を有し、各単位画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部やその他の機能部が垂直列ごとに設けられたカラム型のものである。
【００３４】
すなわち、図１に示すように、固体撮像装置１は、フォトダイオードやフォトゲート（何れも光電変換素子の一例）などでなる電荷生成部を少なくとも１つと能動素子とを有した増幅型の光電変換画素（以下単位画素３という）が行方向および列方向に（２次元行列状に）多数配列された撮像部（画素部）１０いわゆるエリアセンサ部と、撮像部１０の外側に設けられた駆動制御部７と、各垂直列に配されたカラム信号処理部（図ではカラム回路と記す）２２を有するカラム処理部２０と、水平選択スイッチ部６０とを備えている。
【００３５】
駆動制御部７としては、たとえば水平走査部１２と垂直走査部１４とを備える。また、駆動制御部７の他の構成要素として、水平走査部１２、垂直走査部１４、あるいはカラム処理部２０などの固体撮像装置１の各機能部に所定タイミングの制御パルスを供給する駆動信号操作部（読出アドレス制御装置の一例）１６が設けられている。
【００３６】
これらの駆動制御部７の各要素は、撮像部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子（撮像デバイス）として構成される。
【００３７】
図１では、簡単のため行および列の一部を省略して示しているが、現実には、撮像部１０の各行や各列には、数十から数千の単位画素３が配置される。なお、図示を割愛するが、撮像部１０には、各画素に所定のカラーコーディングを持つ色分離フィルタが形成される。もちろん、モノクロ撮像用など、構成によっては、色分離フィルタは必須とはならない。また図示を割愛するが、撮像部１０の各単位画素３は、フォトダイオードやフォトゲートなどの光電変換素子およびトランジスタ回路によって構成されている。
【００３８】
単位画素３は、垂直列選択のための垂直制御線１５を介して垂直走査部１４と、また複数の検知部で検知され増幅素子を有する単位信号生成部（図示せず）で増幅された後に単位画素３から出力される画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）をそれぞれ伝送する伝送線としての垂直信号線１８を介してカラム処理部２０と、それぞれ接続されている。
【００３９】
すなわち、撮像部１０の単位画素３から画素信号が出力される垂直信号線１８は、それぞれ撮像部１０内における列方向の単位画素３に共通接続され、読出回路としてのカラム処理部２０内の各列に対応するカラム回路２２にそれぞれ接続されている。
【００４０】
水平走査部１２や垂直走査部１４は、駆動信号操作部１６から与えられる駆動パルスに応答してシフト動作（走査）を開始するようになっている。垂直制御線１５には、単位画素３を駆動するための種々のパルス信号が含まれる。
【００４１】
水平走査部１２は、水平方向の読出列（水平方向のアドレス）を規定する（カラム処理部２０内の個々のカラム信号処理部２２を選択する）水平アドレス設定部１２ａと、水平アドレス設定部１２ａにて規定された読出アドレスに従ってカラム処理部２０の各信号を水平信号線（水平読出線）８６に導く水平駆動部１２ｂとを有する。
【００４２】
水平アドレス設定部１２ａは、図示を割愛するが、シフトレジスタあるいはデコーダを有して構成されており、カラム信号処理部２２からの画素情報を所定の順に選択し、その選択した画素情報を水平信号線８６に出力する選択手段としての機能を持つ。
【００４３】
垂直走査部１４は、垂直方向の読出行（垂直方向のアドレス）や水平方向の読出列（水平方向のアドレス）を規定する（撮像部１０の行を選択する）垂直アドレス設定部１４ａと、垂直アドレス設定部１４ａにて規定された読出アドレス上（水平行方向）の単位画素３に対する制御線にパルスを供給して駆動する垂直駆動部１４ｂとを有する。
【００４４】
垂直アドレス設定部１４ａは、図示を割愛するが、信号を読み出す行の基本的な制御を行なう垂直シフトレジスタあるいはデコーダの他に、電子シャッタ用の行の制御を行なうシャッタシフトレジスタも有する。
【００４５】
垂直シフトレジスタは、撮像部１０から画素情報を読み出すに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部１４ｂとともに信号出力行選択手段を構成する。シャッタシフトレジスタは、電子シャッタ動作を行なうに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部１４ｂとともに電子シャッタ行選択手段を構成する。
【００４６】
駆動信号操作部１６は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックと、端子１ａを介して入力クロックCLK0や動作モードなどを指令するデータを受け取り、また端子１ｂを介して固体撮像装置１の情報を含むデータDATAを出力する通信インタフェースの機能ブロックとを備える。また、水平アドレス信号を水平アドレス設定部１２ａへ、また垂直アドレス信号を垂直アドレス設定部１４ａへ出力し、各アドレス設定部１２ａ，１４ａは、それを受けて対応する行もしくは列を選択する。
【００４７】
なお、駆動信号操作部１６は、撮像部１０や水平走査部１２など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、撮像部１０や水平走査部１２などから成る撮像デバイスと駆動信号操作部１６とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。
【００４８】
カラム処理部２０は、垂直列（カラム）ごとにカラム信号処理部２２を有して構成されており、１行分の画素の信号を受けて、各カラム信号処理部２２が対応列の画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）を処理して、処理済みの画素信号Ｓ１（＿１〜ｈ；１行中の画素番号）を出力する。なお、図示を割愛しているが、垂直信号線１８は、その一端に定電流源の役割を持つ負荷トランジスタが接続され、他端にカラム信号処理部２２が接続される。
【００４９】
たとえば、カラム信号処理部２２は、結合容量、信号転送スイッチ、および蓄積容量を持ち、垂直信号線１８からの信号に基づき信号電荷を蓄積する機能（信号保持回路）を備えるようにすることができる。また、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理を利用したノイズ除去手段の機能を備えるようにしてもよい。
【００５０】
たとえば、前者の構成の場合、図示するように、それぞれのカラム回路２２には、一例として、結合容量１２３と、信号転送スイッチ１２４と、蓄積容量１２６とが設けられている。各列の結合容量１２３を纏めて結合容量群１２３Ｃといい、各列の信号転送スイッチ１２４を纏めて信号転送スイッチ部１２４ＱＴといい、各列の蓄積容量１２６を纏めて蓄積容量群１２６Ｃという。信号転送スイッチ部１２４ＱＴの各制御ゲート端には、クロックφＴが共通入力される。
【００５１】
カラム処理部２０内において、カラム出力線１２８には、他端が接地された蓄積容量１２６が接続され、各蓄積容量１２６は、行方向の蓄積容量群１２６Ｃを構成する。画素から出力された電気信号は、垂直信号線１８を通り、各々の垂直信号線１８に接続されている蓄積容量１２６に保持される。
【００５２】
カラム処理部２０からの出力信号は、水平読出用のスイッチ（たとえばＭＯＳトランジスタ）６２を備えた水平選択スイッチ部６０に入力される。カラム処理部２０の各カラム回路２２の出力は、カラム出力線１２８を介して、蓄積容量１２６に保持されている電荷を順次読み出すための各列に対応する水平読出用のスイッチ６２にそれぞれ接続されている。
【００５３】
水平選択スイッチ部６０の出力端側は、行方向の信号電荷を順次転送出力する水平信号線８６が共通接続される。一方、水平選択スイッチ部６０の各制御ゲート端は、水平シフトレジスタやデコーダなどで構成され水平方向の読出アドレスを制御する水平アドレス設定部１２ａおよび水平選択スイッチ部６０のスイッチ６２を駆動する水平駆動部１２ｂを備えた水平走査部１２に接続される。
【００５４】
一方、ＣＤＳ処理を行なう場合、駆動信号操作部１６から与えられるサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線１８を介して入力された電圧モードの画素情報に対して、画素リセット直後の信号レベル（ノイズレベル；０レベル）と真の信号レベルとの差分をとる処理を行なうことで、画素ごとの固定ばらつきによる固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズといわれるノイズ信号成分を取り除く。
【００５５】
なお、カラム信号処理部２２には、ＣＤＳ処理機能部などの後段に、必要に応じて信号増幅機能を持つＡＧＣ(Auto Gain Control) 回路やその他の処理機能回路などを設けることも可能である。
【００５６】
カラム処理部２０の後段には、図示しない水平読出用のスイッチ（選択スイッチ）を備えた水平選択スイッチ部６０が設けられており、各垂直列のカラム信号処理部２２の出力端は、カラム信号処理部２２から信号を順次読み出すための各垂直列に対応する選択スイッチの入力端ｉにそれぞれ接続されている。
【００５７】
水平選択スイッチ部６０の各垂直列の制御ゲート端ｃは、水平方向の読出アドレスを制御・駆動する水平走査部１２の水平駆動部１２ｂに接続される。一方、水平選択スイッチ部６０の各垂直列の選択スイッチの出力端ｏは、行方向に画素信号を順次転送出力する水平信号線８６が共通接続されている。水平信号線８６の後端には出力回路８８が設けられている。
【００５８】
水平信号線８６は、単位画素３のそれぞれから垂直信号線１８を介して伝送される個々の画素信号Ｓ０を、垂直信号線１８の配列方向である水平方向に所定順に出力するため読出線として機能するものであり、カラム信号処理部２２から、垂直列ごとに存在する図示しない選択スイッチによって選択された信号を取り出して出力回路８８に渡す。
【００５９】
すなわち、カラム信号処理部２２により処理された画素情報を表わす信号電荷に応じた各垂直列の電圧信号は、水平走査部１２からの水平選択信号φＨ１〜φＨｈに応じた駆動パルスφｇ１〜φｇｈにより駆動される垂直列ごとに設けられた選択スイッチにより所定のタイミングで選択され水平信号線８６に読み出される。そして、水平信号線８６の後端に設けられた出力回路８８に入力される。
【００６０】
出力回路８８の後段である撮像チップ外部の外部回路９７には、出力回路８８から出力されたアナログの撮像信号Ｓ３out （個々の画素信号Ｓ１＿１〜ｎの纏まり）をデジタルの撮像データに変換する機能部であるＡＤ変換部９７２や、デジタル化された撮像データに基づいてデジタル信号処理を施す機能部であるデジタル信号処理部９７４や、デジタル信号処理部９７４にてデジタル処理された画像データＤ２をアナログの画像信号に変換するＤＡ（Digital to Analog ）変換部９７６が設けられる。
【００６１】
出力回路８８は、その構成例についての詳細は後述するが、信号転送状態とリセット状態の２つの状態を切り替えて動作することができるようになっている。これに対応して、信号転送状態とリセット状態の２つの状態を切り替えて動作させるパルスや信号転送状態の信号をサンプルするためのパルスなど種々の駆動パルスＣＮ１０が、駆動信号操作部１６から供給される。
【００６２】
出力回路８８は、撮像部１０から水平信号線８６を通して出力される各単位画素３の画素信号Ｓ１＿１〜ｈ（ｈ＝ｎ）を適当なゲインで増幅した後、駆動パルスＣＮ１０の制御の元で、撮像信号Ｓ３out として外部回路９７に出力端子８８ａを介して供給する。この出力回路８８は、たとえば、バッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、色関係処理などを行なうこともある。
【００６３】
ＡＤ変換部９７２は、カラム処理部２０から出力回路８８を介して固体撮像装置１の外部に出力されたアナログの撮像信号Ｓ３out をデジタルの撮像データＤ０に変換して、後段のデジタル信号処理部９７４に渡す。
【００６４】
デジタル信号処理部９７４は、たとえば、ＡＤ変換部９７２から出力されるデジタル信号を適当に増幅して出力するデジタルアンプ部の機能を持つ。また、たとえば色分離処理を施してＲ（赤），Ｇ（緑），Ｂ（青）の各画像を表す画像データＲＧＢを生成し、この画像データＲＧＢに対してその他の信号処理を施してモニタ出力用の画像データＤ２を生成する。また、デジタル信号処理部には、記録メディアに撮像データを保存するための信号圧縮処理などを行なう機能部が備えられる。
【００６５】
ＤＡ変換部９７６から出力された画像信号Ｓ１は、液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスに表示されるメニューや画像を見ながら、撮像モードを切り替えるなどの各種の操作を行なうことが可能になる。
【００６６】
つまり、本実施形態のカラム型の固体撮像装置１においては、単位画素３からの出力信号（電圧信号）が、垂直信号線１８→カラム処理部２０（カラム信号処理部２２）→水平信号線８６→出力回路８８の順で伝送される。その駆動は、１行分の画素出力信号は垂直信号線１８を介してパラレルにカラム処理部２０に送り、処理後の信号は水平信号線８６を介してシリアルに出力するようにする。
【００６７】
なお、垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を単位画素３に対して水平行方向および垂直列方向の何れから供給するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。
【００６８】
このような構成の固体撮像装置１において、水平走査部１２や垂直走査部１４およびそれらを制御する駆動信号操作部１６により、撮像部１０の各画素を水平行単位で順に選択し、その選択した１つの水平行分の画素の情報を同時に読み出すタイプのＣＭＯＳイメージセンサが構成される。
【００６９】
出力回路８８の後段に設けられる外部回路９７は、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子とは別の基板（プリント基板もしくは半導体基板）上に構成されており、各撮影モードに対応した回路構成が採られるようになっている。
【００７０】
撮像部１０や駆動制御部７などからなる固体撮像素子（本発明に係る半導体装置や物理情報取得装置の一例）と外部回路とによって、固体撮像装置１が構成されている。駆動制御部７を撮像部１０やカラム処理部２０と別体にして、撮像部１０やカラム処理部２０で固体撮像素子（半導体装置の一例）を構成し、この固体撮像素子と別体の駆動制御部７とで、撮像装置（本発明に係る物理情報取得装置の一例）として構成してもよい。
【００７１】
なおここでは、固体撮像素子の後段の信号処理を担当する外部回路を固体撮像素子（撮像チップ）外で行なう例を示したが、外部回路の全てもしくは一部（たとえばＡ／Ｄ変換部やデジタルアンプ部など）の機能要素を、固体撮像素子のチップに内蔵するように構成してもよい。つまり、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子と同一の半導体基板上に外部回路を構成して、実質的に、固体撮像装置１と物理情報取得装置とが同一のものとして構成してもよい。
【００７２】
また、図では、水平選択スイッチ部６０や駆動制御部７を撮像部１０とともに備えて固体撮像装置１を構成し、実質的に、固体撮像装置１が物理情報取得装置としても機能するように構成しているが、物理情報取得装置は、必ずしもこのような構成に限定されない。水平選択スイッチ部６０や駆動制御部７の全体もしくは前記一機能部分が撮像部１０と同一の半導体領域に一体的に形成されたものであることは要件ではない。水平選択スイッチ部６０および駆動制御部７を、撮像部１０とは異なる回路基板（別の半導体基板に限らず一般的な回路基板をも意味する）、たとえば外部回路が設けられる回路基板に形成してもよい。
【００７３】
＜単位画素の構成例＞
図２は、単位画素３の構成例を示す図である。Ｘ−Ｙアドレス型固体撮像素子では、たとえば、画素トランジスタが２次元行列状に多数配列されて撮像部１０が構成され、ライン（行）ごとあるいは画素ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号がアドレス指定によって各画素から順に読み出される。その構成の基本として、４トランジスタ（４ＴＲ）構成の第１例のものと、４トランジスタ構成のものよりもトランジスタ数を削減した３トランジスタ（３ＴＲ）構成の第２例のものとが典型的である。
【００７４】
図２（Ａ）は、第１例の単位画素３の構成を示すものである。この第１例の単位画素３は、光を電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えた電荷生成部３２と、電荷生成部３２に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ３４、リセットゲート部の一例であるリセットトランジスタ３６、垂直選択用トランジスタ４０、およびフローティングディフュージョン３８の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ４２を有する。電荷生成部３２には、たとえば埋込みフォトダイオードが使用される。
【００７５】
読出選択用トランジスタ３４は、転送配線（読出選択線）５５を介して転送駆動バッファ１５０により転送パルスφＴＧで駆動されるようになっている。リセットトランジスタ３６は、リセット配線５６を介してリセット駆動バッファ１５２によりリセットパルスφＲＳＴで駆動されるようになっている。垂直選択用トランジスタ４０は、垂直選択線５２を介して選択駆動バッファ１５４により選択パルスφＳＥＬで駆動されるようになっている。各駆動バッファ１５０，１５２，１５４は、垂直駆動部１４ｂ内に配されている。
【００７６】
また、単位画素３は、電荷蓄積部の機能を備えた電荷注入部の一例であるフローティングディフュージョン３８とからなるＦＤＡ（Floating Diffusion Amp）構成の画素信号生成部５を有するものとなっている。フローティングディフュージョン３８は寄生容量を持った拡散層である。
【００７７】
画素信号生成部５におけるリセットトランジスタ３６は、ソースがフローティングディフュージョン３８に、ドレインが電源ＶＤＤにそれぞれ接続され、ゲート（リセットゲートＲＧ）にはリセットパルスφＲＳＴがリセット駆動バッファ１５２から入力される。
【００７８】
垂直選択用トランジスタ４０は、ドレインが電源ＶＤＤに、ソースが増幅用トランジスタ４２のドレインにそれぞれ接続され、ゲート（特に垂直選択ゲートＳＥＬＶという）は垂直選択線５２に接続されている。この垂直選択線５２には、垂直選択信号が印加される。増幅用トランジスタ４２は、ゲートがフローティングディフュージョン３８に接続され、ドレインが垂直選択用トランジスタ４０のソースに、ソースは画素線５１を介して垂直信号線５３に接続されている。
【００７９】
このような構成では、フローティングディフュージョン３８は増幅用トランジスタ４２のゲートに接続されているので、増幅用トランジスタ４２はフローティングディフュージョン３８の電位（以下ＦＤ電位という）に対応した信号を、画素線５１を介して垂直信号線５３に出力する。リセットトランジスタ３６は、フローティングディフュージョン３８をリセットする。読出選択用トランジスタ（転送トランジスタ）３４は、電荷生成部３２にて生成された信号電荷をフローティングディフュージョン３８に転送する。垂直信号線５３には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ４０をオンする。すると選択画素のみが垂直信号線５３と接続され、垂直信号線５３には選択画素の信号が出力される。
【００８０】
このように、単位画素３は、画素を選択する目的で垂直選択用トランジスタ４０を備えている構成が一般的であり、現在のほとんどのＣＭＯＳセンサにおける単位画素３は、選択トランジスタを持っている。
【００８１】
なお、図示した構成では、垂直選択用トランジスタ４０が電源ＶＤＤ側に配され、増幅用トランジスタ４２が画素線５１側に配される例を示したが、これとは逆に、垂直選択用トランジスタ４０が画素線５１側に配され、増幅用トランジスタ４２が電源ＶＤＤ側に配される構成を採ることもできる。
【００８２】
これに対して、単位画素３におけるトランジスタが占める面積を少なくすることで画素サイズを小さくするものが、図２（Ｂ）に示す第２例の単位画素３である。
【００８３】
この第２例の単位画素３は、光電変換を行なうことで受光した光に対応する信号電荷を生成する電荷生成部３２（たとえばフォトダイオード）と、電荷生成部３２により生成された信号電荷に対応する信号電圧を増幅するための、ドレイン線（ＤＲＮ）に接続された増幅用トランジスタ４２と、電荷生成部３２をリセットするためのリセットトランジスタ３６とを、それぞれ有している。また、図示しない垂直シフトレジスタより転送配線（ＴＲＦ）５５を介して走査される読出選択用トランジスタ（転送ゲート部）３４が、電荷生成部３２と増幅用トランジスタ４２のゲートとの間に設けられている。
【００８４】
増幅用トランジスタ４２のゲートおよびリセットトランジスタ３６のソースは読出選択用トランジスタ３４を介して電荷生成部３２に、リセットトランジスタ３６のドレインおよび増幅用トランジスタ４２のドレインはドレイン線に、それぞれ接続されている。また、増幅用トランジスタ４２のソースは垂直信号線５３に接続されている。読出選択用トランジスタ３４は、転送配線５５を介して転送駆動バッファ１５０により転送パルスφＴＧで駆動されるようになっている。リセットトランジスタ３６は、リセット配線５６を介してリセット駆動バッファ１５２によりリセットパルスφＲＳＴで駆動されるようになっている。転送駆動バッファ１５０、リセット駆動バッファ１５２とも基準電圧である０Ｖと、電源電圧の２値で動作する。特に、この画素における読出選択用トランジスタ３４のゲートに供給される典型的なローレベル電圧は０Ｖである。
【００８５】
この第２例の単位画素３においては、第１例と同様に、フローティングディフュージョン３８は増幅用トランジスタ４２のゲートに接続されているので、増幅用トランジスタ４２はフローティングディフュージョン３８の電位に対応した信号を垂直信号線５３に出力する。
【００８６】
リセットトランジスタ３６は、リセット配線（ＲＳＴ）５６が行方向に延びており、ドレイン線（ＤＲＮ）５７は殆どの画素に共通になっている。このドレイン線５７は、ドレイン駆動バッファ（以下ＤＲＮ駆動バッファという）１４０により選択パルスφＳＥＬで駆動される。リセットトランジスタ３６はリセット駆動バッファ１５２により駆動され、フローティングディフュージョン３８の電位を制御する。ここで、３ＴＲ構成では、ドレイン線５７が行方向に分離されているが、このドレイン線５７は１行分の画素の信号電流を流さなければならないので、実際には列方向に電流を流せるように、全行共通の配線となる。
【００８７】
電荷生成部３２（光電変換素子）にて生成された信号電荷は読出選択用トランジスタ３４によりフローティングディフュージョン３８に転送される。
【００８８】
ここで、第２例の単位画素３には、第１例とは異なり、増幅用トランジスタ４２と直列に接続される垂直選択用トランジスタ４０が設けられていない。垂直信号線５３には多数の画素が接続されているが、画素の選択は、選択トランジスタではなく、ＦＤ電位の制御により行なう。通常は、ＦＤ電位をロー（Ｌｏｗ）にしている。画素を選択するときは、選択画素のＦＤ電位をハイ（Ｈｉｇｈ）にすることで、選択画素の信号を垂直信号線５３に出す。その後、選択画素のＦＤ電位をローに戻す。この操作は１行分の画素に対して同時に行なわれる。
【００８９】
このようにＦＤ電位を制御するためには、１）選択行ＦＤ電位をハイにするときに、ドレイン線５７をハイにし、選択行のリセットトランジスタ３６を通して、そのＦＤ電位をハイにする、２）選択行ＦＤ電位をローに戻すときに、ドレイン線５７をローにし、選択行のリセットトランジスタ３６を通して、そのＦＤ電位をローにする、という動作を行なう。
【００９０】
＜ローカル電圧印加の構成；基本＞
図３は、単位画素３の所定のトランジスタに負電圧などのローカル電圧を印加するための基本構成例を示す図である。ここでは、図２で既出の、各種の駆動バッファ１５０，１５２，１５４を介してローカル電圧を印加する構成例を示している。ただしこれは一例であって、駆動バッファ１５０，１５２，１５４を介することなく、単位画素３を構成するその他の素子の所定の端子にローカル電圧を印加する構成例を採ることもある。
【００９１】
図３（Ａ）に示すように、各駆動バッファ１５０，１５２，１５４は、レベルシフタ１６０と出力バッファ１６１とを有し、レベルシフタ１６０や出力バッファ１６１に、電圧供給部としてのローカル電圧供給部１６２から負電圧などのローカル電圧が供給されるようになっている。
【００９２】
図３（Ｂ）に示すように、出力バッファ１６１は、ＰｃｈＭＯＳトランジスタ（Ｐ−ＭＯＳ）とＮｃｈＭＯＳトランジスタ（Ｎ−ＭＯＳ）の縦続接続構成となっており、Ｐ−ＭＯＳが電源ＶDD側に、Ｎ−ＭＯＳがローカル電圧供給部１６２側に配される。
【００９３】
すなわち、出力バッファ１６１は、Ｐ−ＭＯＳとＮ−ＭＯＳで形成される、いわゆるＣＭＯＳトランジスタによるインバータ回路により構成されている。そして、Ｐ−ＭＯＳのドレイン側に電源電圧ＶDDが接続され、Ｎ−ＭＯＳのソース側にローカル電圧供給部１６２が接続される。また、このインバータ回路の入力端が、レベルシフタ１６０を介して、垂直走査部１４の垂直駆動部１４ｂに接続され、出力端が垂直選択線５２や転送配線５５やリセット配線５６などに接続される。本例では理解を容易にするために、出力バッファ１６１を１段のインバータ回路で構成したが複数段のインバータ回路で構成することもできる。
【００９４】
各駆動バッファ１５０，１５２，１５４は、垂直アドレス設定部１４ａからローレベルがＧＮＤの入力パルスを受け取り、ローレベルが負電圧などのローカル電圧のパルスとして、転送駆動バッファ１５０であれば転送ゲートとしての読出選択用トランジスタ３４のゲート端子に向けて出力する。
【００９５】
ローカル電圧供給部１６２は、一般的なチャージポンプ構成のものや、コイルを用いたチョッパ型のＤＣ−ＤＣコンバータなどの、公知の直流電圧変換回路（いわゆる昇圧回路や降圧回路）を使用することができる。たとえば、ローカル電圧として負電圧を生成する構成とする場合には、電源電圧ＶDDから見て、接地（グランド；ＧＮＤ）電圧を負側に昇圧する回路を用いることができる。
【００９６】
ローカル電圧供給部１６２は、その主要部が各駆動バッファ１５０，１５２，１５４に内蔵されてもよいし、内蔵せずに、図示するように、各駆動バッファ１５０，１５２，１５４の外部にローカル電圧供給部１６２を設けてローカル電圧を駆動バッファ１５０，１５２，１５４の内の所定のものに供給する構成を採ることもできる。内蔵しない場合、ローカル電圧供給部１６２を構成するトランジスタやアンプなどの半導体部品や抵抗素子などは撮像部１０とは別の独立した半導体ＩＣ内に収容され、容量値の大きなコンデンサ（容量）やコイルなどが、外部部品として半導体ＩＣ近傍に配されることになる。
【００９７】
たとえば、負電圧をローカル電圧とする場合、転送ゲートとしての読出選択用トランジスタ３４における暗電流抑制のため、転送駆動バッファ１５０に負電圧を供給する構成を採る。この場合、出力バッファ１６１は、半導体ウェル領域によって分離されて形成される。より詳しくは、Ｐ−ＭＯＳはｎ型半導体ウェル領域内形成され、Ｎ−ＭＯＳはｐ型半導体ウェル領域内に形成される。したがって、ローカル電圧供給部１６２の出力は、出力バッファ１６１のｐ型半導体ウェル領域と、このｐ型半導体ウェル領域内のＮ−ＭＯＳのソース領域に入る。Ｎ−ＭＯＳの閾値は、高く設定される。
【００９８】
このバッファ回路、したがって出力バッファ１６１では、垂直走査部１４側よりパルスの低レベルが入力されたとき、Ｐ−ＭＯＳがオンして出力側の転送配線５５などに電源電圧ＶDDが出力され、パルスの高レベルが入力されたとき、Ｎ−ＭＯＳがオンして出力側の転送配線５５に負電圧が出力される。
【００９９】
＜負電圧駆動の一例＞
図４は、ローレベルが負電圧となるようにトランジスタを駆動する手法を説明する図である。ここで、図４は、埋込みフォトダイオードで構成された電荷生成部３２と読出選択用トランジスタ３４に着目した回路を示す。ここでは、特開２００２−２１７３９７号公報に記載のように、４ＴＲ構成の単位画素３において、転送ゲート（転送トランジスタ）としての読出選択用トランジスタ３４にローレベルが負電圧となるパルス信号を供給することで暗電流を低減する構成の場合を示している。なお、ローレベルが負電圧となるパルス信号は、電荷蓄積期間中に、読出選択用トランジスタ３４のゲート電極に負電圧を印加するものである。
【０１００】
画素駆動時の詳細なタイミングチャートは図示を割愛するが、重要なことは、電荷蓄積期間に読出選択用トランジスタ（転送トランジスタ）３４の転送ゲート電位が負電位になっていることである。この転送ゲート電位が負電位になると、転送ゲート電圧の振幅が増えるので飽和信号量が増加し、ダイナミックレンジが拡大する。
【０１０１】
加えて、他の重要な点として、転送ゲートの負電位の値が、ゲート下にチャネル（本例では正孔のチャネル）が形成されるレベル（ここでは−１．１Ｖ程度）であることである。転送ゲート下に正孔のチャネルを形成することで暗電流を抑制することができる。
【０１０２】
すなわち、電荷蓄積期間には光電変換された電荷と同時に暗電流がフォトダイオードに流れ込むが、フォトダイオードとして酸化膜との界面にフォトダイオードの電荷蓄積領域（たとえばｎ型半導体領域）とは反対導電型の領域（たとえばｐ型半導体領域）を形成した、いわゆる埋込みフォトダイオードを用いた場合の主な暗電流の発生源は、転送ゲート下の酸化膜界面である。ここに、転送ゲートを負電位として正孔のチャネルを形成することで、転送特性を劣化させることなく、暗電流を防止することができる。
【０１０３】
なお、転送ゲートの負電位の値を−１．１Ｖ程度にするのは一例に過ぎない。詳細については図示を割愛するが、負電位が−０．５Ｖ程度から暗電流の低減効果が発生し、−０．８Ｖ程度以下で暗電流が略０になることが分かっており、転送ゲートに与える負電位としては、−０．５Ｖ以下、好ましくは−０．８以下にするとよい（特開２００２−２１７３９７号公報、特に図９とその説明を参照）。ただし、転送ゲートに過剰な負電位が印加されると、十分な暗電流の低減効果が得られる一方で、トランジスタの信頼性が低下してしまうので、適度な値（典型例としては絶対最大定格を超えない値）に制限するようにする。
【０１０４】
＜ローカル電圧供給部の構成例；その１＞
図５は、ローカル電圧供給部１６２の第１の構成例を示す図である。ローカル電圧供給部１６２の第１の構成例（第１例のローカル電圧供給部１６２ともいう）は、スイッチド・キャパシタ型のＤＣ−ＤＣコンバータいわゆるチャージポンプ回路を利用した点に特徴を有している。
【０１０５】
すなわち、図示するように、第１例のローカル電圧供給部１６２は、複数のスイッチング素子を持つチャージポンプスイッチ群３１０と、チャージポンプスイッチ群３１０の出力電圧Ｖout を分割する第１の抵抗素子３２２（抵抗値Ｒ１）および第２の抵抗素子３２４（抵抗値Ｒ２）からなる抵抗分割部３２０と、抵抗分割部３２０に対して基準電圧Ｖrefoutを設定する基準電圧生成部３３０とを備えている。抵抗分割部３２０と基準電圧生成部３３０とで、ローカル電圧供給部１６２が生成した出力電圧Ｖout （ローカル電圧）の大きさを検知する検知部が構成される。
【０１０６】
抵抗分割部３２０を構成する各抵抗素子３２２，３２４は、いわゆる外付けのディスクリート部品とすることができるし、積極的に外付け部品とする対応を採ることもある。外付け部品とすることで、出力電圧値を外部調整できる仕様にすることができる。
【０１０７】
チャージポンプスイッチ群３１０の２つの容量接続端子ａ，ｂには、電荷を転送あるいは蓄積するポンプ容量３０２が接続され、また、出力電圧Ｖout が出力される出力端子ｃと接地との間には出力容量３０４が接続されている。
【０１０８】
基準電圧生成部３３０は、その電源電圧が変化しても、ある一定の基準電圧Ｖrefoutが得られるものとする。たとえば、基準電圧生成部３３０としては、バンドギャップ型基準電圧回路などを用いることができる。基準電圧生成部３３０の電源は外部電源からの電源ＶDDとしてもよいし、回路構成によっては、チャージポンプスイッチ群３１０の出力端子ｃにおける出力電圧Ｖout としてもよい。何れにしても、発生する参照電圧Ｖref0よりも高い電源電圧が要求される。なお、本例において、基準電圧Ｖrefoutは、安定した０以上の電圧値とする。
【０１０９】
また、第１例のローカル電圧供給部１６２は、参照電圧Ｖref0を生成する参照電圧生成部３４０と、抵抗分割部３２０により出力電圧Ｖout を分圧したフィードバック電圧ＶFBを反転入力端子（−）に受け、参照電圧生成部３４０からの参照電圧Ｖref0を非反転入力端子（＋）に受け、フィードバック電圧ＶFBと参照電圧Ｖref0の差を増幅もしくは減衰する誤差増幅部（エラーアンプ部）３５０とを備えている。誤差増幅部３５０としては、演算増幅器（オペアンプＯＰ）を使用することができる。
【０１１０】
参照電圧生成部３４０は、その電源電圧が変化しても、ある一定の参照電圧Ｖref0が得られるものとする。たとえば、参照電圧生成部３４０としては、バンドギャップ型基準電圧回路などを用いることができる。参照電圧生成部３４０の電源は外部電源からの電源ＶDDとしてもよいし、回路構成によっては、チャージポンプスイッチ群３１０の出力端子ｃにおける出力電圧Ｖout としてもよい。何れにしても、発生する参照電圧Ｖref0よりも高い電源電圧が要求される。
【０１１１】
なお、図示しないが、誤差増幅部３５０の反転入力端子（−）と出力端子との間には、帰還回路網の安定化のための利得位相補正部を設けることができる。また、図示しないが、抵抗分割部３２０についても、抵抗分割部３２０の入力側（出力電圧Ｖout 側）と出力側（誤差増幅部３５０側）との間にも、帰還回路網の安定化のための利得位相補正部を設けることができる。
【０１１２】
また、第１例のローカル電圧供給部１６２は、誤差増幅部３５０の出力電圧あるいは出力電流を一方の入力端子ＩＮ１に受け、直接的または間接的に、チャージポンプスイッチ群３１０にオン／オフ制御信号として供給するスイッチング制御部３６０を備えている。
【０１１３】
ここで、第１例のスイッチング制御部３６０は、本構成例の特徴部分であるブースト（Boost ）信号Bst を生成するブースト信号生成部３６２および制御ループにおける動作点を示す出力電圧制御信号Ｓoutを切り替える選択部３６４と、矩形波などの所定の周期信号OSC を発生する周期信号生成部３７０とを有している。周期信号OSC は、スイッチング制御部３６０の制御出力端子Ｏ２からチャージポンプスイッチ群３１０に供給されるようになっている。
【０１１４】
ブースト信号生成部３６２と選択部３６４とにより、トリガ信号TRG に対応するブースト信号Bst に基づいてローカル電圧としての出力電圧Ｖout を生成するためのチャージポンプスイッチ群３１０およびポンプ容量３０２、出力容量３０４からなるスイッチング部のスイッチング動作の動作点を切り替える動作点切替部が構成される。
【０１１５】
ここで、ブースト信号生成部３６２は、ローカル電圧供給部１６２の負荷電流が増える動作を行なう契機を示すトリガ信号（負荷変動の制御信号；急激な負荷を伝える内部信号）TRG に同期して、ブースト信号Bst を所定期間アクティブにする。
【０１１６】
第１例の選択部３６４は、一方の入力端子ＩＮ１が誤差増幅部３５０の出力に接続され、他方の入力端子ＩＮ２が接地（ＧＮＤ）に接続されている。選択部３６４は、その制御入力端子にブースト信号生成部３６２で生成されたブースト信号Bst が供給されるようになっており、ブースト信号Bst の制御の元で、誤差増幅部３５０の出力電圧Ｖａによる制御と別系統の固定電位による制御とを切り替えるようにしている。
【０１１７】
具体的には、第１例の選択部３６４は、ブースト信号Bst がインアクティブのときには、誤差増幅部３５０の出力電圧Ｖａを選択して制御出力端子Ｏ１に出力する一方、ブースト信号Bst がアクティブのときには、誤差増幅部３５０とは別系統の固定電位（本例では接地電圧）を選択して制御出力端子Ｏ１に出力する。
【０１１８】
負帰還制御の動作点が強制的に切り替ることで、事実上、急激な負荷電流が発生する期間に対応したブースト信号Bst がアクティブな期間には、通常時の負帰還制御ループから切り離され、ポンプ容量３０２が最大振幅でスイッチングされるように負帰還制御されることになる。
【０１１９】
なお、ブースト信号生成部３６２や選択部３６４の機能の詳細については後述する。
【０１２０】
周期信号生成部３７０は、その電源電圧が変化しても、固定された周波数を持つ信号波形を出力する。周期信号生成部３７０としては、たとえば、リング発振回路、非安定マルチバイブレータ回路、ブロッキング発振回路などを利用することができる。周期信号生成部３７０の電源は参照電圧生成部３４０と同様に、外部電源からの電源ＶDDとしてもよいし、回路構成によっては、チャージポンプスイッチ群３１０の出力端子ｃにおける出力電圧Ｖout としてもよい。出力電流やポンプ容量３０２の条件によっては、周期信号生成部３７０は、外部から与えられる電圧や外部に接続される容量値によって発振周波数を調整できるようにすることもできる。
【０１２１】
チャージポンプスイッチ群３１０は、４つのスイッチ３１１〜３１４と、インバータ３１６とを有している。スイッチ３１１〜３１４は、たとえば、ＭＯＳＦＥＴやバイポーラトランジスタなどのスイッチ素子により構成することができる。
【０１２２】
スイッチ３１１の一方の入出力端子は接地され、スイッチ３１２の一方の入出力端子は出力端子ｃに接続され、スイッチ３１３の一方の入出力端子は電源ＶDDに接続され、スイッチ３１４の一方の入出力端子はスイッチング制御部３６０の一方の制御出力端子Ｏ１、具体的には、選択部３６４の出力端子に接続され、制御ループにおける出力電圧制御信号Ｓout が供給されるようになっている。また、スイッチ３１１，３１２の各他方の入出力端子が容量接続端子ａに接続され、スイッチ３１３，３１４の各他方の入出力端子が容量接続端子ｂに接続されている。
【０１２３】
さらに、スイッチ３１１，３１３の各制御端子が、スイッチング制御部３６０の他方の制御出力端子Ｏ２、具体的には周期信号生成部３７０の出力端子に接続され、連動して制御されるようになっている。また、スイッチ３１２，３１４の各制御端子が、インバータ３１６を介してスイッチング制御部３６０の他方の制御出力端子Ｏ２に接続され、スイッチ３１１，３１３とは逆極性で連動して制御されるようになっている。
【０１２４】
詳細な動作タイミングチャートは図示を割愛するが、このようなチャージポンプスイッチ群３１０の接続態様により、スイッチ３１１，３１３がオンでかつスイッチ３１２，３１４がオフ時には図示しない外部電源からポンプ容量３０２に電荷が転送され、ポンプ容量３０２は、容量接続端子ｂ側が正電位（電源ＶDD）、容量接続端子ａ側が負電位（接地）に充電される。その後に、スイッチ３１１，３１３がオフでかつスイッチ３１２，３１４がオンに切り替ることで、ポンプ容量３０２に充電された電荷が出力容量３０４に転送される。このような動作を動作を繰り返すことでチャージポンプスイッチ群３１０の出力端子ｃすなわち出力容量３０４には所定の電圧が現われ、出力容量３０４から電流を負荷に供給することができるようになる。つまり、外部電源から出力容量３０４に電荷が直接転送されることはない。
【０１２５】
本例のチャージポンプスイッチ群３１０の各スイッチ３１１〜３１４の接続態様では、ポンプ容量３０２に充電された電荷を出力容量３０４に転送する際に、容量接続端子ｂに誤差増幅部３５０の出力電圧Ｖａと対応する出力電圧制御信号Ｓout がスイッチ３１４を介して供給されるようになっている。容量接続端子ｂにおいては、出力電圧制御信号Ｓout と電源電圧ＶDDとの間でのスイッチング信号ＣＢとして現われ、出力容量３０４に現れる電圧は負となり、原理的な最大出力可能電圧値は−１×ＶDDとなる。
【０１２６】
なお、チャージポンプスイッチ群３１０の構成は、図示した接続態様に限られたものではなく、接続態様を適宜変更することで、出力電圧値を変えることができ、たとえば、最大出力電圧として外部電源の電圧ＶDDの２倍を得ることもできる。
【０１２７】
また、スイッチの数は、図示したチャージポンプスイッチ群３１０のように４個に限定されるものではなく、スイッチの数を増やし、それに応じた接続態様とすることで、出力電圧の絶対値の最大値をさらに大きくすることもできる。
【０１２８】
誤差増幅部３５０を中心とする全体の制御アンプ構成としては、負帰還回路となっており、参照電圧Ｖref0と出力電圧Ｖout の抵抗分割部３２０による分割電圧（フィードバック電圧ＶFB）が等しくなるように制御されることとなる。
【０１２９】
したがって、参照電圧生成部３４０による参照電圧Ｖref0や、基準電圧生成部３３０による基準電圧Ｖrefout、あるいは抵抗分割部３２０による出力電圧Ｖout の分割比を調整することで、出力電流供給能力や出力電圧値を変えることができる。
【０１３０】
なお、ここで示したチャージポンプ回路を利用したローカル電圧供給部１６２の構成は一例に過ぎず、様々な変形が可能である（たとえば、特開平６−３５１２２９号公報や、特開平１０−２４８２４０号公報や、特開２００２−１７１７４８号公報などを参照）。
【０１３１】
また、チャージポンプ回路を利用したローカル電圧供給部１６２は、充電電荷をポンプ容量３０２に転送していわゆるｎ倍電圧整流に対応するｎ倍電圧昇圧をするもので、比較的小パワーのものに適し、後述するチョッパ型に比べて、小型化や低消費電力化を図る上で都合がよい。
【０１３２】
なお、チャージポンプ回路を利用してローカル電圧供給部１６２を構成すると、負電圧が印加されるトランジスタとしては、図２に示すローカル電圧供給部１６２におけるスイッチ３１１，３１２と、図３に示す出力バッファ１６１を構成するＮ−ＭＯＳがある。
【０１３３】
＜露光時間制御機能について＞
図６および図７は、Ｘ−Ｙアドレス型の撮像装置における露光制御（電子シャッタ）機能を説明する図である。図６に示すように、垂直走査部１４の垂直アドレス設定部１４ａは、通常の読出対象の行アドレスφＴＧを指定する機能の他に、シャッタ対象の単位画素３（シャッタ画素）の行アドレスすなわちシャッタ画素位置を指定するアドレス情報（具体的には駆動パルスとしての転送ゲートパルスＴＧｓ）を生成する機能も持っている。
【０１３４】
垂直アドレス設定部１４ａのシャッタタイミング制御機能要素からはシャッタ対象の行アドレスを指定する駆動パルス（転送パルス）φＴＧｓが同一行の全単位画素３に供給されるような配線構成を採用する。これにより、駆動パルスφＴＧｓで指定された行の単位画素３がシャッタ画素として指定される。
【０１３５】
固体撮像素子としてＣＭＯＳ撮像素子を用いた場合、一般的には、その基本的な動作方式から、信号を出力した画素はその時点から再び光電変換して得た信号電荷の蓄積を開始する。このため、撮像面の走査タイミングにしたがって蓄積の期間がずれ、つまり走査線ごとに走査する時間だけ蓄積期間がずれ、いわゆるライン露光（Line Exposure）となる。ＣＣＤ（電荷結合）型とは異なり、同じ期間中に光電変換素子に入射した光を信号電荷として蓄積し、全画素から同時に垂直ＣＣＤに読み出すことで蓄積の同時性を満たすグローバル露光（Global Exposure）とはなっていない。
【０１３６】
ここで、たとえば、撮像領域において、読出行ｎとシャッタ行ｎｓとをΔｓ行だけ離す場合を考える。電子シャッタの指示を受けた行ｎｓの対象列の画素がリセットされてから再び信号電荷の蓄積を開始するので、たとえば撮像面の走査方向が上から下になっている場合、行ｎと行ｎ＋Δｓの時間差はフレームレートと走査線数との間で所定の関係を持ち、読出行ｎとシャッタ行ｎｓの間隔を調整することで、ＣＭＯＳ撮像素子から読み出される信号の蓄積時間を、ライン周期（１水平走査期間）を調整単位として変えることができる。
【０１３７】
ここで、一般的なＣＭＯＳセンサでは、１画面の撮像時には、読出行ｎやシャッタ行ｎｓを１つとすることで、電子シャッタ制御を行単位で行なうようにする。垂直アドレス設定部１４ａで設定されたある時点の読出行ｎに対して、垂直アドレス設定部１４ａのシャッタタイミング制御機能要素にて、全列（Ｈ１，Ｈ２，…，Ｈｈ）の画素に関して、読出行ｎを除く何れかの行位置、すなわちΔｓ行だけ離れた位置（時点）においてシャッタ行ｎｓを設定して画素をリセットする。このリセット動作は、シャッタタイミング以前に光電変換素子に蓄積された電荷を掃き捨てることで実現でき、ＣＭＯＳ撮像素子の場合、たとえば転送ゲートをオンさせることで実現できる。
【０１３８】
シャッタ行ｎｓの画素が垂直アドレス設定部１４ａによって次に読出行ｎに設定されるまでの時間が蓄積時間となる、すなわち読出行ｎとシャッタ行ｎｓとの時間間隔が蓄積時間となる。こうすることで、結果的には、行単位で蓄積時間を制御できる。通常の露光時間設定に際しては、シャッタ行ｎｓに対するアクセスを行なわず、フレームレート分の時間だけ電荷の蓄積が行なわれる。
【０１３９】
このように、ＣＭＯＳ撮像素子が持つライン露光の特質を利用して、電子シャッタ用の駆動パルスφＴＧｓを行単位で、その行の各単位画素３に供給することで、読出行ｎとシャッタ行ｎ＋Δｓの時間差を、行単位で各単位画素３に設定することができ、簡単に、行ごとに蓄積時間を制御できる。
【０１４０】
ただし、前述のように、Ｘ−Ｙアドレス型の撮像装置では各面素の蓄積フレーム時間ごとに読み出される蓄積順次読出方式となり、ここでは行単位で駆動パルスφＴＧｓを供給するので、蓄積同時化読出方式すなわちグローバル露光となるＣＣＤ型とは大きく異なり（図７（Ｄ）参照）、ライン露光（ローリングシャッタ（Rolling Shutter）もしくはフォーカルプレーン蓄積とも称する）となってしまう（図７（Ａ）の下段参照）。
【０１４１】
シャッタ速度が遅くて画素の蓄積時間が充分長く設定されている際には蓄積期間のずれは無視できるが、シャッタ速度が水平走査期間とさして変わらないほど速く設定されると、物体の水平方向の動きとスキャン時点（蓄積期間）の差（図７（Ｂ）参照）に起因して、図７（Ｃ）に示すように、蓄積期間の差がライン方向（行方向；水平走査方向）の時間シェーディング歪み（フォーカルプーン現象ともいう）となって、画像に動き歪みとして現れ問題となってくる。
【０１４２】
この問題を解決するためには、メカニカルシャッタを併用した電子シャッタにして、各画素の露光蓄積期間が一定となるようにする（同時刻露光する）グローバルシャッタという機能を実現するか、単位画素３の構造を変更する、たとえば、画素ごとに、電荷生成部と画素信号生成部との間に電荷蓄積部を設け、全画素を同時に露光した後、電荷生成部にて生成された信号電荷を同時に電荷蓄積部に転送させる構造にして電子シャッタを行なう（米国特許第５，９８６，２９７号公報参照）などして、各画素の露光蓄積期間が一定となるようにする純電子的なグローバルシャッタという機能を実現とよい。本実施形態では、メカニカルシャッタを併用したグローバルシャッタ機能を採用することにする。
【０１４３】
＜グローバルシャッタ機能について＞
図８および図９は、メカニカルシャッタを併用したグローバルシャッタ機能を説明する図である。参考のため、通常時のライン露光動作（通常の電子シャッタ動作）についても示す。
【０１４４】
電子シャッタ動作は、電荷蓄積期間と読出期間とに分けられ、同一行にある画素は全て同じタイミングで処理を行なう。また、図８（Ａ）に示すように、蓄積と読出しを１行ごとに連続した動作で行ない、それを行数分繰り返して出力する通常シャッタモードと、図８（Ｂ）に示すように、メカニカルシャッタを利用しつつ、全画素同時に電荷蓄積を行なった後で、読出しを１行ずつ行なうグローバルシャッタモードとがある。
【０１４５】
通常シャッタモードでは、先ず、フォトダイオードなどでなる電荷生成部３２と画素信号生成部５を構成するフローティングディフュージョン３８がリセットされてから、電荷蓄積が開始される。電荷蓄積終了後の読出期間において、電荷生成部３２にて検出、蓄積された信号電荷は読出選択用トランジスタ３４がオンすることでフローティングディフュージョン３８に転送され、増幅用トランジスタ４２と垂直信号線１８に接続される負荷トランジスタで構成されるソースフォロワによって、フローティングディフュージョン３８に対応する信号電圧が垂直信号線１８を介してカラム処理部２０のカラム信号処理部２２に渡される。
【０１４６】
一方、グローバルシャッタモードでは、グローバルシャッタ信号Shutがオンすることでリセットを行ない、オフすることで電荷生成部３２への電荷蓄積が全画素同時に行なわれ、メカシャッタにより全画素同時に電荷蓄積終了となる。その後の読出期間は、通常シャッタ時の１行分の制御シーケンスと同じであり、これを行数分繰り返すことにより、全画素の信号がカラム処理部２０側へ出力される。
【０１４７】
次に、単位画素３の読出選択用トランジスタ３４（転送ゲートあるいは転送トランジスタともいわれる）に着目し、問題となる電荷蓄積開始時のリセット動作について以下に説明する。
【０１４８】
図８（Ａ），（Ｂ）の各下部には、読出選択用トランジスタ３４を駆動する転送パルスφＴＧと、リセットトランジスタ３６を駆動するリセットパルスφＲＳＴのタイミングチャートが示されている。
【０１４９】
ここで、先ず、リセット開始のとき、転送パルスφＴＧにより読出選択用トランジスタ３４がオンするとともに、リセットパルスφＲＳＴによってリセットトランジスタ３６がオンする（ｔ１）。電荷生成部３２とフローティングディフュージョン３８とは、この操作により暗電荷が電源ＶDD側に掃き出されるためリセットされる。次に、ｔ２時点において、転送パルスφＴＧとリセットパルスφＲＳＴとをともにＬレベルにすると、読出選択用トランジスタ３４がオフされ電荷生成部３２への電荷蓄積が始まる。
【０１５０】
図９（Ａ），（Ｂ）は、ローカル電圧供給部１６２において生じ得る、グローバルシャッタモードにおけるリセット動作時の負荷電流変動に伴う電圧変動を説明する図である。ここでは、読出選択用トランジスタ３４とリセットトランジスタ３６のリセット動作に着目するため、ローカル電圧供給部１６２は負電圧を出力するものとする。また、その負電圧の具体的な値としては、特開２００２−２１７３９７号公報に示されている−１．１Ｖとする。
【０１５１】
リセット動作を開始する前の時点（ｔ１以前）では、読出選択用トランジスタ３４の全負荷容量ＣQTがローカル電圧供給部１６２に接続されている状態である。ｔ１時点において、転送パルスφＴＧをＨレベルにした瞬間、ローカル電圧供給部１６２から読出選択用トランジスタ３４の負荷容量ＣQTは切り離される。この際、ローカル電圧供給部１６２の出力は、負荷が減少することになり、出力電圧Ｖout が若干変動するが、読出選択用トランジスタ３４とは切り離されているため、画像として問題に現れてこない。
【０１５２】
次にｔ２時点において、転送パルスφＴＧをＬレベルにして、リセットを終了し、電荷生成部３２への電荷蓄積を開始する。このとき、読出選択用トランジスタ３４の負荷容量ＣQTが一気にローカル電圧供給部１６２に接続されることになる。このときの負荷容量ＣQTはグローバルシャッタモード時には撮像部１０を構成する全画素分となる。
【０１５３】
したがって、グローバルシャッタにおける蓄積期間前のリセット動作は、ローカル電圧供給部１６２としては、その出力に大きな容量負荷の変動（全画素数分の容量負荷）を与えてしまい、出力電流（負荷電流）が瞬間的に増大し、負荷電流が大きく変わると、制御ループの応答遅れのため出力電圧Ｖout も変動してしまう。本例では、負電圧が容量負荷が増えることにより、絶対値の小さい方向に変動してしまう可能性がある。また、この期間は電荷蓄積時間に相当し、電圧変動期間により暗電流が原因でシェーディングのある画像となってしまう可能性がある。
【０１５４】
＜グローバルシャッタ時のローカル電圧供給部の動作シーケンス＞
図１０は、グローバルシャッタ時にローカル電圧供給部１６２に与える影響を説明する動作シーケンスの一例を示す図である。
【０１５５】
本例のローカル電圧供給部１６２では、誤差増幅部３５０による負帰還制御ループを構成して、常時、出力電圧Ｖout の安定化を図っており、負荷電流変動に対してもある程度追随するようにし、ローカル電圧供給部１６２の後段に、安定化回路を別途設けることを不要にしている。安定化回路を不要化することで、無効消費電力も事実上ゼロにすることができる。
【０１５６】
しかしながら、出力電圧Ｖout の変化に対する応答が、制御ループの帯域、特に誤差増幅部３５０の帯域で制限されるため、ブースト信号生成部３６２や選択部３６４を設けていなければ、急激な負荷電流変動があると、出力電圧Ｖout が設定電圧に戻るまでに時間を要してしまい、瞬間的に負荷電流が大きく変動することによる出力電圧Ｖout の変動を避けることが困難である。
【０１５７】
この様子を図１０を参照して説明する。グローバルシャッタ信号Shutの立下りと同時に全画素の転送ゲート（読出選択用トランジスタ３４）に負電圧（たとえば−１．１Ｖ）が印加されるため、ローカル電圧供給部１６２としての負荷は瞬間的に増加することになる。
【０１５８】
このため、ローカル電圧供給部１６２では、出力容量３０４から負荷容量ＣQTへの電荷の移動のため出力電圧Ｖout は変動し、それによって誤差増幅部３５０は電荷をポンプ容量３０２に供給するため、アンプ出力値Ｖａを下げる動作を行なう。このアンプ出力値Ｖａがスイッチ３１４に接続されているため、ポンプ容量３０２をスイッチングするスイッチング信号ＣＢのＬレベルは誤差増幅部３５０の出力変化と同様に動作する。このようなフィードバック動作によって出力電圧Ｖout は設定値へと収束する。ここで出力電圧Ｖout の応答はフィードバックループの応答に追従するため、素早く出力電圧Ｖout を復帰させることが困難である。
【０１５９】
この出力電圧Ｖout の収束の問題は、転送トランジスタとしての読出選択用トランジスタ３４のゲートに印加している負電圧が設定電圧になるのが遅くなることを意味し、暗電流を抑制する十分な負電圧を印加できないため、暗電流を発生させてしまうことでシェーディングを引き起こすという不具合を生じ得る。
【０１６０】
このような問題を解消する仕組みとして、第１例のローカル電圧供給部１６２では、スイッチング制御部３６０内に、ブースト信号生成部３６２と選択部３６４とを備えている点に特徴を有している。以下、これらの機能について説明する。
【０１６１】
＜ブースト信号生成部の詳細＞
図１１は、ブースト信号生成部３６２を説明する図である。ここで、図１１（Ａ）は、その一構成例を示す図であり、図１１（Ｂ）は、その動作を説明するタイミングチャートである。ここでは、グローバルシャッタ時にブースト信号Bst をアクティブにする事例で示す。
【０１６２】
また、図１２は、エッジ検出部７１０の動作を説明するタイミングチャートである。なお、参考のため、グローバルシャッタ信号Shutの立下りエッジを検出する本例の形態を図１２（Ａ）に示すとともに、グローバルシャッタ信号Shutの立上りエッジを検出する形態を図１２（Ｂ）に示す。
【０１６３】
図１１（Ａ）に示すように、ブースト信号生成部３６２は、トリガ信号TRG としてのグローバルシャッタ信号Shutの立下りエッジを検出して立下りエッジに同期したワンショットパルスEdgeを出力するエッジ検出部７１０と、ブースト信号Bst のアクティブ状態を停止させるタイミングを決定する停止タイミング決定部７２０と、エッジ検出部７１０で検知された情報と停止タイミング決定部７２０により決定された停止タイミングとに基づいてブースト信号Bst を整形するパルス生成部７３０とを備えている。
【０１６４】
エッジ検出部７１０は、多段接続された４つのインバータ７１１，７１２，７１３，７１４と、インバータ７１４の後段に配されたＮＡＮＤゲート７１５と、ＮＡＮＤゲート７１５の後段に配されたインバータ７１６とを有している。また、エッジ検出部７１０は、３段目のインバータ７１３に所定の動作電流を供給する定電流源７１７と、３段目と４段目のインバータ７１３，７１４の接続点と接地との間に配された時間設定用のコンデンサ７１８とを有している。
【０１６５】
停止タイミング決定部７２０としては、誤差増幅部３５０の出力電圧Ｖａが反転入力端子（−）に入力され、接地電圧より若干高い所定電位の参照電圧Ｖref2が非反転入力端子（＋）に入力され、出力電圧Ｖａと参照電圧Ｖref2の比較結果をリセット信号RST として出力するコンパレータ７２２を有して構成されている。
【０１６６】
パルス生成部７３０は、Ｄ型のフリップフロップ（Ｄ−ＦＦ）７３２を有して構成されており、電源電圧ＶDDがＤ入力端子に入力され、エッジ検出部７１０から出力されるワンショットパルスEdgeがクロック端子CKに入力され、停止タイミング決定部７２０で生成されたリセットパルスＲＳＴがリセット端子Ｒに入力され、アクティブＨのブースト信号Bst を非反転出力端子Ｑから出力するようになっている。
【０１６７】
このような構成のブースト信号生成部３６２は、グローバルシャッタ信号Shutをトリガ信号TRG として受け取り、そのグローバルシャッタ信号Shutの立下りエッジに反応して、ある一定時間（この期間をブースト期間という）ブースト信号Bst をアクティブＨ（ハイ；Highレベル）とし、このブースト信号Bst を選択部３６４に供給する。すなわち、グローバルシャッタ信号Shutの立下りエッジに同期してブースト信号Bst をアクティブＨにするとともに、誤差増幅部３５０の電圧出力Ｖａと接地電圧より若干高い参照電圧Ｖref2とを比較し、比較結果が論理反転するとブースト信号Bst をインアクティブＬにする。
【０１６８】
具体的には、図１１（Ｂ）に示すように、先ず、エッジ検出部７１０は、グローバルシャッタ信号Shutの立下りエッジを検出して（ｔ１０）、定電流源７１７による動作電流とコンデンサ７１８の容量値とで決まるパルス幅（ｔ１２〜ｔ１４）のワンショットパルスEdgeを生成し、このワンショットパルスEdgeをＤ−ＦＦ７３２のクロック端子CKに入力する（図１２（Ａ）を参照）。これにより、ワンショットパルスEdgeの立上りエッジに同期して、Ｄ−ＦＦ７３２の非反転出力端子Ｑすなわちブースト信号Bst はＨレベルとなる（ｔ１３）。なお、ｔ１０〜ｔ１３は、回路の動作遅延によるもので、事実上は、ｔ１０＝ｔ１２＝ｔ１３と考えてよい。
【０１６９】
このとき、固体撮像装置１の全体は、グローバルシャッタ動作を行なうことで、ローカル電圧供給部１６２の負荷電流が増加するので、出力電圧Ｖout の絶対値が減少しようとする。出力電圧Ｖout の変化に対して制御ループが応答するので、誤差増幅部３５０の出力電圧（以下アンプ出力値ともいう）Ｖａは、出力電圧Ｖout の変化を抑える方向に変化する。しかし、制御ループの応答の遅れにより、その出力電圧Ｖout の絶対値が明らかに減少してしまう（ｔ２０〜ｔ２２）。たとえば、定常時の−１．１Ｖが−０．８Ｖ程度まで変化する。またこのとき、アンプ出力値Ｖａは、出力電圧Ｖout の変化を抑える方向に変化する。このアンプ出力値Ｖａの変化を受けて、ポンプ容量３０２への電荷供給量が増加し、その結果として、出力電圧Ｖout の絶対値が元に戻るようになる（ｔ２２〜ｔ２８）。
【０１７０】
このような動作と並行して、停止タイミング決定部７２０では、アンプ出力値Ｖａと参照電圧Ｖref2とを比較しており、アンプ出力値Ｖａが参照電圧Ｖref2以下になる期間はリセットパルスＲＳＴをアクティブＨにする（ｔ２４〜ｔ２６）。これにより、リセットパルスＲＳＴの立上りエッジに同期して、Ｄ−ＦＦ７３２の非反転出力端子Ｑすなわちブースト信号Bst はＬレベルとなる（ｔ２４）。
【０１７１】
これにより、Ｄ−ＦＦ７３２は、グローバルシャッタ信号Shutの立下りよりリセットパルスＲＳＴの立上りまでの期間をＨレベルとするパルス信号を、ブースト信号Bst として非反転出力端子Ｑにおいて生成することができる。
【０１７２】
一方、電源の制御ループは、ブースト信号生成部３６２とは独立して動作しているため、ブースト信号Bst がＨレベルとなると、図５に示したスイッチング制御部３６０の選択部３６４は、制御ループを、アンプ出力値Ｖａに基づく動作から固定電圧（本例では接地電圧）に基づく動作に切り替える。
【０１７３】
また、ブースト信号Bst がＬレベルに戻るとき（ｔ２４）、すなわちアンプ出力値Ｖａが接地電圧付近（参照電圧Ｖref2）を越えたときに、選択部３６４は、制御ループを、固定電圧（本例では接地電圧）に基づく動作からアンプ出力値Ｖａに基づく動作に切り替える。これによって、ローカル電圧供給部１６２は、通常の動作に戻ることができる。
【０１７４】
なお、このようなブースト信号生成部３６２の構成では、停止タイミング決定部７２０を設けて、出力電圧Ｖａと参照電圧Ｖref2とを比較することで、実働状態に応じた最適なブースト期間を動的に決定できるようにしていたが、たとえば、実際の評価により出力電圧Ｖout が最もダンピングの少ない安定して制御できる時間を調べて、ブースト期間として設定するなど、ブースト期間を固定値にすることもできる。
【０１７５】
このような固定値のブースト期間を持つブースト信号Bst を生成するには、たとえば、図１１（Ａ）に示した構成において、定電流源７１７の定電流値やコンデンサ７１８の容量値を調整することで、ワンショットパルスEdgeのパルス幅を決め、ワンショットパルスEdgeそのものをブースト信号Bst として使用することができる。この場合、実働状態に応じた最適なブースト期間を動的に決定することはできないものの、停止タイミング決定部７２０やパルス生成部７３０が不要となるので、回路面積を小さくすることができるという利点がある。
【０１７６】
＜選択部の構成例；その１＞
図１３は、第１例のローカル電圧供給部１６２に使用される選択部３６４の一構成例を示す図である。図示するように、第１例の選択部３６４は、２つのトランジスタ６０２，６０４とインバータ６０６とを有して構成されている。トランジスタ６０２のゲートとインバータ６０６にはブースト信号生成部３６２からブースト信号Bst が供給され、インバータ６０６で論理反転されたブースト信号NBstがトランジスタ６０４のゲートに供給されるようになっている。
【０１７７】
また、トランジスタ６０４のドレイン端子に入力端子ＩＮ１を介して誤差増幅部３５０の出力電圧Ｖａが供給され、トランジスタ６０２のドレイン端子に入力端子ＩＮ２を介して固定電位（本例では接地電圧）が供給され、各トランジスタ６０２，６０４のソース端子が共通に制御出力端子Ｏ１を介してチャージポンプスイッチ群３１０のスイッチ３１４に接続されるようになっている。
【０１７８】
このような構成により、第１例の選択部３６４は、ブースト信号Bst がインアクティブのときには、トランジスタ６０２がオフ、トランジスタ６０４がオンとなることで、誤差増幅部３５０の出力電圧Ｖａを選択して制御出力端子Ｏ１に出力する。一方、ブースト信号Bst がアクティブのときには、トランジスタ６０２がオン、トランジスタ６０４がオフとなることで、誤差増幅部３５０とは別系統の固定電位（本例では接地電圧）を選択して制御出力端子Ｏ１に出力するようになる。この結果、ブースト信号Bst の制御の元で、誤差増幅部３５０の出力電圧Ｖａによる制御と別系統の固定電位による制御とを切り替えることができる。
【０１７９】
つまり、第１例の選択部３６４は、ローカル電圧供給部１６２の負荷電流が増える動作を行なう契機を示すトリガ信号（負荷変動の制御信号）TRG に同期してブースト信号生成部３６２により生成されるブースト信号Bst により制御される。たとえば、グローバルシャッタ時など、急激な負荷変動が生じ得る場合に、ブースト信号Bst をアクティブにすることで、定常時の誤差増幅部３５０の出力電圧Ｖａによる制御ループから、別系統の固定電位による制御ループに切り替える。
【０１８０】
＜動作シーケンス＞
図１４は、第１例のローカル電圧供給部１６２における選択部３６４による制御ループの切替動作シーケンスの一例を示す図である。ここでも、グローバルシャッタ時にブースト信号Bst をアクティブにする事例で示す。
【０１８１】
選択部３６４には、ブースト信号生成部３６２から、グローバルシャッタ信号Shutの立下りからある一定時間（ブースト期間；ｔ１０，ｔ１３〜ｔ２４）アクティブＨのブースト信号Bst が制御入力端子に供給される。
【０１８２】
選択部３６４は、ブースト信号Bst がインアクティブＬのときにはアンプ出力値Ｖａを選択するので、制御ループはアンプ出力値Ｖａでの制御となり、ポンプ容量３０２を駆動するスイッチング信号ＣＢは電源電圧ＶDDとアンプ出力値Ｖａでスイッチング動作することになり、ポンプ容量３０２には所定レベルの電荷をチャージするようになり、その結果として、所定レベルの出力電圧Ｖout が得られる。
【０１８３】
一方、選択部３６４は、ブースト信号Bst がアクティブＨのときには、固定電位（本例では接地電圧）を選択するので、制御ループは接地電圧での制御となり、ポンプ容量３０２を駆動するスイッチング信号ＣＢは電源電圧ＶDDと接地電圧でスイッチング動作することになり、ポンプ容量３０２には最大の電荷をチャージすることが可能になる。その結果として、ローカル電圧供給部１６２は最大の電流出力能力を持つようになる。
【０１８４】
したがって、全面同時シャッタを必要とするグローバルシャッタ時に生じ得るチャージポンプへの負荷変動と同時にローカル電源（本例のローカル電圧供給部１６２）の電荷供給能力を増すことで、ローカル電源の電流供給能力を瞬間的に高めることができ、図中に点線で示す本実施形態を適用しない場合よりも、図中に実線で示すように、出力電圧Ｖout の負荷変動を最小限に抑えることができる。すなわち、出力電圧Ｖout の負荷過渡応答を改善することができる。
【０１８５】
また、外付けの容量である出力容量３０４が負荷に対する瞬間的な電流の供給元となるが、ローカル電源の電流供給能力を高めることで、出力容量３０４に素早く電荷をチャージでき、結果として、出力容量３０４としては、より小さな容量値を選択することもでき、コストやレイアウトの面で改善が期待できる。
【０１８６】
＜ローカル電圧供給部の構成例；その２＞
図１５は、ローカル電圧供給部１６２の第２の構成例を示す図である。ローカル電圧供給部１６２の第２の構成例（第２例のローカル電圧供給部１６２ともいう）は、第１例と同様に、チャージポンプ回路を利用した構成を有するとともに、スイッチング制御部３６０の構成を第１例とは異なるようにしている点に特徴を有している。
【０１８７】
先ず、第２例のチャージポンプスイッチ群３１０は、容量接続端子ｂと接地との間にスイッチ３１５を新たに備えている。
【０１８８】
第２例のスイッチング制御部３６０は、第１例と同様の機能を持つブースト信号生成部３６２と周期信号生成部３７０の他に、選択部３６４に対応する選択部３６５を備え、さらにインバータ３６６を新たに備えている。
【０１８９】
第２例の選択部３６５は、周期信号生成部３７０から出力される周期信号OSC をインバータ３６６で論理反転した周期信号OSCBが入力端子ＩＮ３に入力され、制御入力端子にブースト信号生成部３６２で生成されたブースト信号Bst が供給され、一方の制御出力端子Ｏ３からチャージポンプスイッチ群３１０のスイッチ３１４を制御する制御信号Ｓ１を出力するとともに、他方の制御出力端子Ｏ４からチャージポンプスイッチ群３１０のスイッチ３１５を制御する制御信号Ｓ２を出力するようになっており、ブースト信号Bst の制御の元で、制御ループを切り替えるようにしている。
【０１９０】
ここで、選択部３６５に対応するように、チャージポンプスイッチ群３１０のスイッチ３１３，３１４の接続態様を第１例とは異なるようにしている。具体的には、スイッチ３１３，３１４の各他方の入出力端子が容量接続端子ｂに接続され、かつスイッチ３１５を介して接地されるようにするとともに、誤差増幅部３５０の出力電圧Ｖａがそのまま出力電圧制御信号Ｓout としてスイッチ３１４に供給されるようにしている。
【０１９１】
また、スイッチ３１２は単独で、インバータ３１６を介してスイッチング制御部３６０の制御出力端子Ｏ２に接続され、スイッチ３１４は単独で選択部３６５からの制御信号Ｓ１で制御され、スイッチ３１５は単独で選択部３６５からの制御信号Ｓ２で制御されるようになっている。
【０１９２】
具体的には、選択部３６５は、ブースト信号Bst がインアクティブのときには、制御信号Ｓ２をインアクティブとするとともに、周期信号生成部３７０から出力される周期信号OSC をインバータ３６６で論理反転した周期信号OSCBを制御信号Ｓ１としてスイッチ３１４を駆動する。事実上、スイッチ３１２，３１４が、スイッチ３１１，３１３とは逆極性で連動して制御されるようになる。
【０１９３】
この場合、ポンプ容量３０２に充電された電荷を出力容量３０４に転送する際に、容量接続端子ｂに誤差増幅部３５０から出力電圧制御信号Ｓout がスイッチ３１４を介して供給されるので、容量接続端子ｂにおいては、出力電圧制御信号Ｓout と電源電圧ＶDDとの間でのスイッチング信号ＣＢとして現われる。したがって、制御ループはアンプ出力値Ｖａでの制御となり、ポンプ容量３０２には所定レベルの電荷をチャージするようになり、その結果として、所定レベルの出力電圧Ｖout が得られる。
【０１９４】
一方、ブースト信号Bst がアクティブのときには、選択部３６５は、制御信号Ｓ１をインアクティブとするとともに、周期信号生成部３７０から出力される周期信号OSC をインバータ３６６で論理反転した周期信号OSCBを制御信号Ｓ２としてスイッチ３１５を駆動する。事実上、スイッチ３１２，３１５が、スイッチ３１１，３１３とは逆極性で連動して制御されるようになる。
【０１９５】
この場合、ポンプ容量３０２に充電された電荷を出力容量３０４に転送する際に、容量接続端子ｂには固定電位（本例では接地電圧）がスイッチ３１５を介して供給されるので、制御ループは接地電圧での制御となり、ポンプ容量３０２を駆動するスイッチング信号ＣＢは電源電圧ＶDDと接地電圧でスイッチング動作することになり、ポンプ容量３０２には最大の電荷をチャージすることが可能になる。その結果として、ローカル電圧供給部１６２は最大の電流出力能力を持つようになる。
【０１９６】
したがって、第２例の構成においても、全面同時シャッタを必要とするグローバルシャッタ時に生じ得るチャージポンプへの負荷変動と同時にローカル電源（本例のローカル電圧供給部１６２）の電荷供給能力を増すことで、ローカル電源の電流供給能力を高めることができ、出力電圧Ｖout の負荷変動を最小限に抑えることができる。
【０１９７】
また、第２例の構成では、容量接続端子ｂと誤差増幅部３５０の出力が直接に接続されるので、 第１例の場合に存在した選択部３６４をなくすことで、アンプ出力値Ｖａからスイッチング信号ＣＢへのオン抵抗の増加を防ぐことができる。抵抗成分による時定数効果でポンプ容量３０２に電荷が溜まり難くなるという問題を解決することができるので、結果的には、ブースト信号Bst がインアクティブの定常時の制御ダイナミックレンジを広くすることができる。
【０１９８】
＜選択部の構成例；その２＞
図１６は、第２例のローカル電圧供給部１６２に使用される選択部３６５の一構成例を示す図である。図示するように、第２例の選択部３６５は、２つのＮＡＮＤゲート６１２，６１４とインバータ６１６，６１８，６１９とを有して構成されている。ＮＡＮＤゲート６１２の一方の入力端子とインバータ６１６にはブースト信号生成部３６２からブースト信号Bst が供給され、インバータ６１６で論理反転されたブースト信号NBstがＮＡＮＤゲート６１４の一方の入力端子に供給されるようになっている。ＮＡＮＤゲート６１２，６１４の他方の入力端子には、周期信号生成部３７０から出力される周期信号OSC をインバータ３６６で論理反転した周期信号OSCBが共通に入力され、それぞれの出力を対応するインバータ６１８，６１９で論理反転した信号を、それぞれ制御信号Ｓ１，Ｓ２として出力するようになっている。
【０１９９】
このような構成により、第２例の選択部３６５は、ブースト信号Bst がインアクティブのときには、事実上、ＮＡＮＤゲート６１４の出力のみが有効となることで、周期信号OSCBをそのまま制御信号Ｓ１としてスイッチ３１４を駆動することができるようになる一方、ブースト信号Bst がアクティブのときには、事実上、ＮＡＮＤゲート６１２の出力のみが有効となることで、周期信号OSCBをそのまま制御信号Ｓ２としてスイッチ３１５を駆動することができるようになるので、ブースト信号Bst の制御の元で、誤差増幅部３５０の出力電圧Ｖａによる制御と別系統の固定電位による制御とを切り替えることができる。
【０２００】
したがって、たとえばグローバルシャッタ時など、急激な負荷変動が生じ得る場合に、ブースト信号Bst をアクティブにすることで、定常時の誤差増幅部３５０の出力電圧Ｖａによる制御ループから、別系統の固定電位による制御ループに切り替えることができる。
【０２０１】
＜ローカル電圧供給部の構成例；その３＞
図１７は、ローカル電圧供給部１６２の第３の構成例を示す図である。ローカル電圧供給部１６２の第３の構成例（第３例のローカル電圧供給部１６２ともいう）は、第１例と同様に、チャージポンプ回路を利用した構成を有するとともに、誤差増幅部３５０をデジタル信号処理にて動作する構成に変更している点に特徴を有している。なお、誤差増幅部３５０をデジタル信号処理にて動作する構成に変更する点に関しては、第１例に対して変更を加えることに限らず、図示を割愛するが、第２例に対しても同様に変更を加えることができる。
【０２０２】
先ず、第３例の誤差増幅部３５０は、演算増幅器（オペアンプＯＰ）に代えて、抵抗分割部３２０により出力電圧Ｖout を分圧したフィードバック電圧ＶFBを反転入力端子（−）に受け、参照電圧生成部３４０からの参照電圧Ｖref0を非反転入力端子（＋）に受け、両者を比較して比較信号Ｖcompを出力するコンパレータ（ＣＯＭＰ）３５２を使用している。
【０２０３】
また第３例の誤差増幅部３５０は、周期信号生成部３７０から出力される周期信号OSC のパルス数を計数するアップダウンカウンタ（Ｕ／Ｄカウンタと記す）３５４と、Ｕ／Ｄカウンタ３５４の計数値（デジタルデータ）をアナログ信号に変換するＮビットのＤＡ変換部（ＤＡＣ）３５６と、ＤＡ変換部３５６から出力されるアナログ信号をバッファリングして選択部３６４の一方の入力端子ＩＮ１に供給するバッファアンプ３５８とを有している。
【０２０４】
Ｕ／Ｄカウンタ３５４は、コンパレータ３５２の比較結果である比較信号Ｖcompに基づいて、カウントモードを切り替える。具体的には、比較信号ＶcompがＨレベルのときにはアップカウント動作をし、比較信号ＶcompがＬレベルのときにはダウンカウント動作をする。
【０２０５】
バッファアンプ３５８としては演算増幅器（オペアンプＯＰ）を使用し、反転出力端子（−）と出力端子とを直接に接続したボルテージフォロワ構成を採る。ＤＡ変換部３５６からのアナログ信号を非反転出力端子（＋）に受け、バッファリングしたアナログ信号出力を選択部３６４の入力端子ＩＮ１に供給する。
【０２０６】
このような誤差増幅部３５０の構成において、コンパレータ３５２は、抵抗分割部３２０の抵抗素子３２２，３２４によって出力電圧Ｖout を分割したフィードバック電圧ＶFBと参照電圧Ｖref0との比較によって、Ｈ（ハイ）またはＬ（ロー）の比較信号Ｖcompを出力する。
【０２０７】
起動時などの出力電圧Ｖout が負の設定電圧まで達していないときには、コンパレータ３５２の比較信号ＶcompがＬレベルになり、次段のＵ／Ｄカウンタ３５４がダウンカウンタとして働き、周期信号生成部３７０からの周期信号OSC をクロック入力として、Ｎビットでダウンカウントしていく。これによって、ＮビットのＤＡ変換部３５６は、連続に下降していくアナログ信号を出力する。この連続に下降していくアナログ信号は、バッファアンプ３５８を介して選択部３６４の入力端子ＩＮ１に入力される。
【０２０８】
このとき、選択部３６４の制御入力端子に供給されるブースト信号Bst がインアクティブＬであれば、連続に下降していくアナログ信号が、そのままスイッチ３１４に供給される。この動作によって、ポンプ容量３０２により多くの電荷をチャージしていくため、出力電圧Ｖout は負の設定電圧に近づいていく。出力電圧Ｖout が負の設定電圧を超えたときにコンパレータ３５２の比較信号Ｖcompが反転するので、Ｕ／Ｄカウンタ３５４はアップカウントモードに切り替わり、ローカル電圧供給部１６２の全体としては、逆の動作、すなわち連続に上昇していくアナログ信号に基づいた動作を行なうことで、出力電圧Ｖout が負の設定電圧から遠ざかるようになる。この動作を繰り返すことで、ローカル電圧供給部１６２は、一定の出力電圧Ｖout を負荷に供給することができる。
【０２０９】
このように、誤差増幅部３５０をデジタル信号処理にて動作する構成とすることで、アナログ信号処理で動作させる場合に比べて、発振現象などの問題を招くことなく安定した動作を行ない易くなる。また、動作の停止や開始を比較的自由に制御することができるので、チャージポンプスイッチ群３１０の各スイッチ３１１〜３１４（第２例の場合は３１５も）のオン／オフ切替えにより生じるノイズが映像に現われ難くすることができる。
【０２１０】
すなわち、スイッチド・キャパシタ型（チャージポンプ型）のＤＣ−ＤＣコンバータにあっては、スイッチのオン／オフ切替えによりポンプ容量３０２が入力側電源ラインＶDDに接続されるためにスイッチ切替えの際に入力側電源ラインＶDDに高いレベルでノイズが発生し、それが映像に現われ得る。これを避けるべく、たとえば、Ｕ／Ｄカウンタ３５４を映像期間では停止させ、映像ブランキング期間に動作させるようにすることで、スイッチング時のノイズ発生が映像に現われないようにすることができる。
【０２１１】
以上実施例として反転動作のチャージポンプについて述べたが昇圧動作のチャージポンプについても同様な構成をすることで、出力電圧Ｖout の負荷過渡応答を改善することが期待できる。また急激な負荷が変動する例として全画素を駆動するグローバルシャッタ動作を用いて説明したが、画像の一部を切り出して使うウィンドウ（Window）モードなど、通常シャッタモード時に比べて転送トランジスタ（読出選択用トランジスタ３４）を駆動する数が多いモードにおいても、上記実施形態で説明した制御を用いることで、負電圧の変動を抑制することが可能である。以下に、その他の事例について説明する。
【０２１２】
＜ローカル電圧供給部の構成例；その４＞
図１８および図１９は、ローカル電圧供給部１６２の第４の構成例を説明する図である。この第４例は、リセットトランジスタ３６に所定の電源電圧を供給するリセット電源へローカル電圧供給部１６２を適用する事例である。ここで、図１８は、リセット電源の関わりを説明する図である。また、図１９は、リセット電源に適用されるローカル電圧供給部１６２の構成例を示す図である。
【０２１３】
図１８（Ａ）に示すように、ローカル電圧供給部１６２の出力端子が、リセットトランジスタ３６のドレイン端子に接続され、リセットトランジスタ３６にローカル電圧（以下内部電圧ＶINT という）を供給するようにしている。内部電圧ＶINT としては、電源電圧ＶDDを３．０Ｖとしたとき、電源電圧ＶDDよりも少し低い正電圧（たとえば２．５Ｖ）や、電源電圧ＶDDよりも少し高い正電圧（たとえば３．５Ｖ）を採ることができる。
【０２１４】
ここで、電源電圧ＶDDよりも少し低い正電圧とする降圧型を採用するケースとしては、フローティングディフュージョン３８の耐圧が厳しい場合などに、電源電圧ＶDDより低い電圧を用いる場合が考えられる。すなわち、転送ゲート（読出選択用トランジスタ３４）の電圧は負電圧なので、フローティングディフュージョン３８と転送ゲートの電位差が大きくなると、フローティングディフュージョン３８部分の酸化膜のリークや破壊が懸念されるので、リセット電圧のみを電源電圧ＶDDよりも低く抑えることで、耐圧の問題を解消する。
【０２１５】
一方、電源電圧ＶDDよりも少し高い正電圧とする昇圧型を採用するケースとしては、ダイナミックレンジを稼ぎたいときには、電源電圧ＶDDより高い電圧をリセット電圧に用いる場合が考えられる。リセット電圧のみを電源電圧ＶDDよりも高くすることで、ソースフォロア構成される増幅用トランジスタ４２の閾値電圧Ｖthの落ち分の影響を抑えることで、ダイナミックレンジを改善することができる。
【０２１６】
ここで、グローバルシャッタ時には、読出選択用トランジスタ３４とリセットトランジスタ３６とが同時にオンする状態が起き、リセット電源に急激な負荷電流が流れるようになる。したがって、リセット電源の内部電圧ＶINT が急激な負荷変動によって変化してしまい、それが画像に現われるようになる。
【０２１７】
たとえば、飽和信号ｍａｘ（１００００ｅ）としたときの全画素の電荷量をＱＡ［ｅ］とする。出力容量３０４（容量値Ｃout ）にある電荷量ＱＢは、ＶDD＊Ｃout ＊６．０２＊１０＾１８［ｅ］となり、ＱＡ／ＱＢが負荷変動に伴う電圧降下分となり、グローバルシャッタ時に、たとえば、１Ａ程度で１００ｍＶ程度のリセット電源揺れが生じる。
【０２１８】
この問題を避けるため、リセット電源として、上記実施形態で説明した動作に準じた動作を行なうローカル電圧供給部１６２を適用することで、グローバルシャッタ時に、リセット電源に急激な負荷変動が生じても、内部電圧ＶINT の負荷変動を最小限に抑えることができる。すなわち、内部電圧ＶINT の負荷過渡応答を改善することができる。
【０２１９】
このようなリセット電源に適用されるローカル電圧供給部１６２としては、たとえば、図１９に示す構成のものとすればよい。図５に示した第１例の構成との違いは、出力電圧Ｖout が負電圧ではなく正電圧であることに対応して、選択部３６４の入力端子ＩＮ２への供給電圧を変更するとともに、チャージポンプスイッチ群３１０のスイッチ３１１，３１３の接続態様を変更している。なお、ここでは、基準電圧生成部３３０を取り外し、抵抗分割部３２０の第２の抵抗素子３２４を直接に接地しているが、基準電圧生成部３３０を設けてもよい。
【０２２０】
具体的には、先ず、選択部３６４は、入力端子ＩＮ２に電源電圧ＶDDが供給されるようにする。また、スイッチ３１３の一方の入出力端子を接地し、スイッチ３１１，３１４の一方の入出力端子を、スイッチング制御部３６０の制御出力端子Ｏ１、具体的には、選択部３６４の出力端子に共通して接続する。その他の点は、第１例と同様である。
【０２２１】
なお、この場合にブースト信号Bst をアクティブＨにするタイミングは、読出選択用トランジスタ３４とリセットトランジスタ３６とが同時にオンする状態のときであり、具体的には、図１８（Ｂ）に示すように、グローバルシャッタ信号Shutの立上りから所定期間である。
【０２２２】
なお、図１８（Ｂ）から推測されるように、本例の場合は、負荷電流変動の契機を示すトリガ信号TRG の一例であるグローバルシャッタ信号Shutのアクティブ期間幅と、ブースト信号Bst のアクティブ期間幅の関係次第では、すなわち両者のアクティブ期間幅がほぼ同じであれば、グローバルシャッタ信号Shutそのものをブースト信号Bst として使用することもできる。
【０２２３】
ブースト信号生成部３６２が、このようなタイミングのブースト信号Bst を生成するには、図１１（Ａ）に示した構成において、エッジ検出部７１０を、グローバルシャッタ信号Shutの立上りエッジを検出して立上りエッジに同期したワンショットパルスEdgeを出力する構成に変更すればよく、具体的には、ＮＡＮＤゲート７１５をＯＲゲートに変更すればよい（図１２（Ｂ）を参照）。
【０２２４】
＜ローカル電圧供給部の構成例；その５＞
図２０は、ローカル電圧供給部１６２の第５の構成例を示す図である。ローカル電圧供給部１６２の第５の構成例（第５例のローカル電圧供給部１６２ともいう）は、コイルを用いたチョッパ型（ＰＷＭ制御反転型）のＤＣ−ＤＣコンバータを利用した点に特徴を有している。
【０２２５】
すなわち、図示するように、第５例のローカル電圧供給部１６２は、ＭＯＳ−ＦＥＴなどでなるスイッチングトランジスタ４０２と、コイル４０４と、フライホイールダイオード４０６と、出力端子と接地との間に配された出力容量４０８とを備える。スイッチングトランジスタ４０２のソース端子Ｓは電源ＶDDに接続され、ドレイン端子Ｄは、コイル４０４を介して接地（ＧＮＤ）に接続されている。フライホイールダイオード４０６は、カソード端子がスイッチングトランジスタ４０２のドレイン端子Ｄに接続され、アノード端子が出力端子、すなわち出力容量４０８に接続されている。
【０２２６】
また、第５例のローカル電圧供給部１６２は、出力電圧Ｖout を分割する第１の抵抗素子４２２（抵抗値Ｒ１）および第２の抵抗素子４２４（抵抗値Ｒ２）からなる抵抗分割部４２０と、抵抗分割部４２０に対して基準電圧Ｖrefoutを設定する基準電圧生成部４３０とを備えている。抵抗分割部４２０は抵抗分割部３２０と、また基準電圧生成部４３０は基準電圧生成部３３０と同様の機能を持つものである。
【０２２７】
また、第５例のローカル電圧供給部１６２は、参照電圧Ｖref0を生成する参照電圧生成部４４０と、抵抗分割部３２０により出力電圧Ｖout を分圧したフィードバック電圧ＶFBを非反転入力端子（＋）に受け、参照電圧生成部３４０からの参照電圧Ｖref0を反転入力端子（−）に受け、フィードバック電圧ＶFBと参照電圧Ｖref0の差を増幅もしくは減衰する誤差増幅部（エラーアンプ部）４５０とを備えている。参照電圧生成部４４０は参照電圧生成部３４０と、また誤差増幅部４５０は誤差増幅部３５０と同様の機能を持つものである。
【０２２８】
また、第５例のローカル電圧供給部１６２は、誤差増幅部４５０の出力電圧あるいは出力電流を一方の反転入力端子（−）に受けて、直接的または間接的に、スイッチングトランジスタ４０２にオン／オフ制御信号として供給するオンオフ制御部として機能するＰＷＭ（Pulse Width Modulation：パルス幅変調）制御部４６０と、ＰＷＭ制御部４６０の非反転入力端子（＋）に三角波などの所定の周期信号を供給する周期信号生成部４７０と、ＰＷＭ制御部４６０の他方の反転入力端子（−）にソフトスタート機能を含むＤＴＣ（デッドタイムコントロール）信号を供給するＤＴＣ生成部４８０とを備えている。
【０２２９】
さらに、本構成例の最大の特徴点として、ブースト信号生成部３６２と同様の機能を持つブースト信号生成部４６２と、選択部３６４と同様の機能を持つ選択部４６４とを備えている。選択部４６４は、誤差増幅部４５０の出力とＰＷＭ制御部４６０の一方の反転入力端子（−）との間に配されている。
【０２３０】
ブースト信号生成部４６２と選択部４６４とにより、トリガ信号TRG に対応するブースト信号Bst に基づいてローカル電圧としての出力電圧Ｖout を生成するためのスイッチングトランジスタ４０２、コイル４０４、フライホイールダイオード４０６、出力容量４０８からなるスイッチング部のスイッチング動作の動作点を切り替える動作点切替部が構成される。
【０２３１】
第５例の選択部４６４は、誤差増幅部４５０の出力電圧Ｖａが一方の入力端子ＩＮ１に供給され、他方の入力端子ＩＮ２に固定電位（本例では電源電圧ＶDD）が供給され、その制御出力端子Ｏ１から出力電圧制御信号Ｓout をＰＷＭ制御部４６０に供給するようになっている。
【０２３２】
選択部４６４は、その制御入力端子にブースト信号生成部４６２で生成されたブースト信号Bst が供給されるようになっており、ブースト信号Bst の制御の元で、誤差増幅部４５０の出力電圧Ｖａによる制御と別系統の固定電位（本例では電源電圧ＶDD）による制御とを切り替えるようにしている。
【０２３３】
具体的には、第５例の選択部４６４は、ブースト信号Bst がインアクティブのときには、誤差増幅部４５０の出力電圧Ｖａを選択して制御出力端子Ｏ１に出力する一方、ブースト信号Bst がアクティブのときには、誤差増幅部４５０とは別系統の固定電位（本例では電源電圧ＶDD）を選択して制御出力端子Ｏ１に出力する。つまり、グローバルシャッタ時などの過負荷がかかる契機を示すトリガ信号TRG に基づいて、所定期間（ブースト期間）だけアクティブＨとなるブースト信号Bst に従って、制御ループを、アンプ出力値Ｖａに基づく動作から、任意の固定電圧（ＤＴＣレベルより高い任意の電圧でよく、本例では電源電圧ＶDDにしている）に基づく動作に切り替える。
【０２３４】
周期信号生成部４７０は、図示を割愛するが、たとえば、基準電圧生成部４３０からの基準電圧Ｖrefoutに対して分圧機能を果たす３つの抵抗素子の縦続接続回路、この抵抗素子の縦続接続回路の２つの分圧点と生成される周期信号OSC （たとえば三角波）とを比較する２つのコンパレータ、このコンパレータの各出力を受けるＲＳラッチ、電源と接地との間に縦続接続されＲＳラッチの出力で制御されるインバータ、インバータに定電流を供給する電源側および接地側に接続される２つの定電流電源、およびコンデンサなどを含んで構成される。
【０２３５】
また、ＤＴＣ生成部４８０は、図示を割愛するが、たとえば、基準電圧生成部４３０からの基準電圧Ｖrefoutに対して分圧機能を果たす２つの抵抗素子の縦続接続回路、抵抗素子の縦続接続回路の分圧点と接地との間に接続されるコンデンサ、および低電圧誤動作防止解除遅延信号の供給を受けて抵抗素子の縦続接続回路の分圧点を制御するスイッチングトランジスタなどを含んで構成される。
【０２３６】
ＤＴＣレベルは、２つの抵抗素子による抵抗分割比を調整することで自由に可変することができる。またソフトスタートは、コンデンサの容量値を調整することで自由に可変することができる。２つの抵抗素子やコンデンサは、いわゆる外付けのディスクリート部品とすることができるし、積極的に外付け部品とする対応を採ることもある。外付け部品とすることで、デッドタイムやソフトスタートを外部調整できる仕様にすることができる。
【０２３７】
ＰＷＭ制御部４６０は、誤差増幅部４５０の出力と周期信号生成部４７０から供給される三角波などの周期信号OSC と、ＤＴＣ生成部４８０から供給されるソフトスタート機能を含むＤＴＣ電圧とを比較して、デューティ幅を制御してパルス信号を出力するもので、一例としてはコンパレータで構成される。
【０２３８】
ＰＷＭ制御部４６０から出力されるデューティ幅が制御されたパルス信号は、出力バッファ４９０を介してスイッチングトランジスタ４０２のゲート端子に供給される。出力バッファ４９０には、デューティ幅が制御されたパルス信号の出力を低電圧誤動作防止信号に基づき制御する機能を含むことができる。
【０２３９】
詳細な動作タイミングチャートは図示を割愛するが、このような構成の第５例のローカル電圧供給部１６２は、ＰＷＭ制御によりスイッチングトランジスタ４０２をオン／オフして昇圧動作を行なうＤＣ−ＤＣコンバータとして機能する。この際、ＤＴＣ生成部４８０によるＤＴＣ制御により、パルスの最大デューティ比の変化を抑えて、電源投入時の誤動作を回避するようにしている。
【０２４０】
すなわち、スイッチングトランジスタ４０２のオン／オフ期間の比率を可変して供給された電圧を調整した後出力する動作を行なうために、出力電圧Ｖout を抵抗分割部４２０により分圧して得た検出電圧としてのフィードバック電圧ＶFBの参照電圧Ｖref0からの差を増幅して出力する誤差増幅部４５０の出力電圧と、スイッチングトランジスタ４０２のデューティ比の上限値およびソフトスタート時間を決める電圧値を兼ね備えたＤＴＣ電圧値の何れか低い側の電圧と、三角波などの周期信号OSC の電圧値とをＰＷＭ制御部４６０にて比較して、スイッチングトランジスタ４０２をスイッチング制御するＰＷＭ制御技術を採用したチョッパ方式の昇圧型スイッチングレギュレータとしている。
【０２４１】
このチョッパ方式の昇圧型スイッチングレギュレータにおいては、ＰＷＭ制御部４６０によりＰＷＭ制御されたパルスにより、スイッチングトランジスタ４０２がオン状態となったときに、入力電圧（本例では電源電圧ＶDD）からコイル４０４にスイッチ電流が流れ、そのコイル４０４にエネルギが溜まり、また、スイッチングトランジスタ４０２がオフ状態になるとコイル４０４に蓄積されているエネルギを保持するような電流がフライホイールダイオード４０６により整流され、その出力を出力容量４０８によって平滑することによって昇圧動作を行なう。
【０２４２】
この際、ＰＷＭ方式のスイッチングレギュレータでは、スイッチングトランジスタ４０２の最大のオン時間を決めるべく、最大のパルス幅を決めるために、出力パルスのデューティ比の制限用にデットタイムコントロール電圧（ＤＴＣ電圧）が設定される。
【０２４３】
このようなチョッパ型ＤＣ−ＤＣコンバータを利用した第５例の特徴点として、チャージポンプ回路を利用した構成に比べて、小型化や低消費電力化には向かないが、比較的大パワーのものに適する。
【０２４４】
加えて、三角波などの周期信号OSC の上限値および下限値を決める電圧（ＶＨ，ＶＬ）と、ＤＴＣ電圧を決める電圧を、同一の基準電圧生成部４３０からの３つの抵抗素子の縦続接続回路による抵抗分圧により作ることができるので、周期信号OSC と最大デューティが同期することになり、最大デューティのばらつきを防ぐことができる。
【０２４５】
また、低電圧誤動作防止信号での誤動作を防止するために、一定の遅延をもたしている低電圧誤動作防止解除遅延信号を回路の起動信号として用いると、この低電圧誤動作防止解除遅延信号によって、ＤＴＣ電圧に接続されているスイッチングトランジスタがオフされることで電圧が徐々に立ち上がりソフトスタート機能をした後、最大デューティを決める電圧値になる。つまり、三角波などの周期信号OSC の上限下限を決める基準電圧は低電圧誤動作防止解除遅延信号によって制御されないため、低電圧誤動作防止解除遅延信号の前から立ち上がる一方、ＤＴＣ電圧は、低電圧誤動作防止解除遅延信号後に立ちあがり、ソフトスタート期間の後、最大デューティを決める電圧値になる。
【０２４６】
なお、ここで示したコイルを利用したチョッパ型のローカル電圧供給部１６２の構成は一例に過ぎず、様々な変形が可能である（たとえば特開２００４−４０８５９号公報などを参照）。
【０２４７】
＜動作シーケンス＞
図２１は、第５例のローカル電圧供給部１６２の動作シーケンスの一例を示す図である。ここで、図２１（Ａ）は、選択部４６４が設けられていない場合の動作状態を示し、図２１（Ｂ）は、選択部４６４が設けられている場合の動作状態を示す。なお、何れも、グローバルシャッタ時にブースト信号Bst をアクティブにする事例で示す。
【０２４８】
第５例のローカル電圧供給部１６２は、誤差増幅部４５０とＰＷＭ制御部４６０とを中心とする全体の制御アンプ構成としては、負帰還回路となっており、参照電圧Ｖref0と出力電圧Ｖout の抵抗分割部４２０による分割電圧（フィードバック電圧ＶFB）が等しくなるように制御されることとなる。したがって、参照電圧生成部４４０による参照電圧Ｖref0や、基準電圧生成部４３０による基準電圧Ｖrefout、あるいは抵抗分割部４２０による出力電圧Ｖout の分割比を調整することで、出力電流供給能力や出力電圧値を変えることができる。
【０２４９】
たとえば、出力電圧Ｖout と基準電圧Ｖrefoutとの間で抵抗分割部４２０によって抵抗分割されたフィードバック電圧ＶFBと参照電圧Ｖref0を誤差増幅部４５０にて比較し、出力電圧Ｖout が設定電圧に到達していないときに誤差増幅部４５０の出力電圧Ｖａは上昇する。
【０２５０】
選択部４６４が設けられておらず、誤差増幅部４５０の出力とＰＷＭ制御部４６０の一方の反転入力端子（−）とが直結されているときには、図２１（Ａ）に示すように、アンプ出力値Ｖａとスイッチングトランジスタ４０２の最大のオン時間を決めるＤＴＣレベル並びに三角波などの周期信号OSC との比較をＰＷＭ制御部４６０にて行ない、その比較結果であるＰＷＭ信号が出力バッファ４９０を介してスイッチングトランジスタ４０２のゲートを駆動する。ＰＷＭ制御部４６０は、出力電圧Ｖout が設定電圧にある場合には一定の周波数である一定のパルス幅にてスイッチングトランジスタ４０２を駆動する。
【０２５１】
ここで、グローバルシャッタ時などにおいて、急激な負荷変動があった場合の動作について述べる。図２１（Ａ）に示すように、出力電圧Ｖout は急激な負荷変動により、絶対値が小さくなる変化を起こす。しかし、誤差増幅部４５０の帯域により、即時にアンプ出力値Ｖａは上昇せず、ゆっくりとした変動で出力電圧Ｖout を再び設定電圧に戻そうとする。これにより、出力電圧Ｖout はある一定レベルまで変動してしまい、負電圧の絶対値が小さくなるため、暗電流が増加し、シェーディングなどが起こる可能性がある。
【０２５２】
これに対して、第５例のローカル電圧供給部１６２では、選択部４６４が設けられていて、グローバルシャッタ時などの過負荷がかかる契機を示すトリガ信号TRG に基づいて、ブースト期間にアクティブＨとなるブースト信号Bst に従って、制御ループを、アンプ出力値Ｖａに基づく動作から、任意の固定電圧に基づく動作に切り替えることができる。これにより、ＰＷＭ制御部４６０は、スイッチングトランジスタ４０２のオン時間がＤＴＣレベルにより設定される最大幅を選択することになる。
【０２５３】
したがって、第５例においても、全面同時シャッタを必要とするグローバルシャッタ時に生じ得る負荷変動と同時にローカル電源（本例のローカル電圧供給部１６２）の電荷供給能力を増すことで、ローカル電源の電流供給能力を瞬間的に高めることができ、図中に点線で示す本実施形態を適用しない場合よりも、図中に実線で示すように、出力電圧Ｖout の負荷変動を最小限に抑えることができる。すなわち、出力電圧Ｖout の負荷過渡応答を改善することができる。
【０２５４】
なおここでは、第１例と同様に、転送ゲートの暗電流防止のため、転送ゲートを制御するＬレベル電圧を負電圧にする場合への適用に当たってコイルを用いたチョッパ型（ＰＷＭ制御反転型）のＤＣ−ＤＣコンバータを利用する構成で説明したが、コイルを用いたチョッパ型（ＰＷＭ制御反転型）のＤＣ−ＤＣコンバータは、第４例と同様に、リセットトランジスタに接続される内部電圧ＶINT の電流供給能力を向上する方法としての降圧型もしくは昇圧型のリセット電源に適用することもでき、第４例と同様の効果を享受できる。
【０２５５】
＜ウィンドウモード＞
上記実施形態では、負荷電流の変動要因として、全画素から同時に信号を読み出すことで蓄積の同時性を満たすグローバルシャッタ動作を行なう場合を説明したが、負荷電流の変動要因として、これ以外にも、様々なものがある。その何れについても、ローカル電圧供給部１６２の負荷電流が増える動作を行なう契機を示すトリガ信号（負荷変動の制御信号）TRG に同期した所定期間アクティブになるブースト信号Bst に基づいて、制御ループの動作電圧を切り替えることで、出力電圧Ｖout の負荷変動を最小限に抑えることができる。
【０２５６】
たとえば、図２３は、画像の一部を切り出して使うウィンドウモードを説明する図である。このウィンドウモード時には、図の中央部を実使用エリアとして使用するが、この際には、図中の切出しエリア（実使用エリアを含む斜線ハッチングの部分）以外の画素については、シャッタ動作をそれらの画素全てについて同時に行なうことで電荷の掃き捨てを行なう。このため、グローバルシャッタモードほどではないが、通常シャッタモード時に比べて転送トランジスタ（読出選択用トランジスタ３４）を駆動する数が多いモードになり、出力電圧Ｖout の負荷変動が起こり得る。したがって、ウィンドウモード時に上記実施形態で説明した制御を用いることで、出力電圧Ｖout の変動を抑制することが可能である
【０２５７】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０２５８】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０２５９】
たとえば、上記実施形態では、ＮＭＯＳより構成されている単位画素で構成されたセンサを一例に説明したが、これに限らず、ＰＭＯＳよりなる画素のものについても、電位関係を反転（電位の正負を逆に）して考えることで、上記実施形態で説明したと同様の作用・効果を享受可能である。もちろん、信号電荷は電子（エレクトロン）に限らず、正孔（ホール）であってもよく、信号電荷が正孔の場合には、転送トランジスタのゲート電圧を正電圧にすることで暗電流を低減する。
【０２６０】
また、上記実施形態では、フォトダイオード１個と、トランジスタ４個の画素を例に説明したが、これに限らず、たとえば２個のフォトダイオードと２個の読出選択用トランジスタに対して、リセットトランジスタと増幅用トランジスタは１個ずつで共有するなど、原理的に同じ動作の画素についても同様である。
【０２６１】
また、上記実施形態では、４ＴＲ構成の画素における転送ゲート下の暗電流抑制などについて注目したが、たとえばダイナミックレンジを広げる、消費電力を低減する、３ＴＲ構成において飽和シェーディングを改善する（たとえば特開２００４−３２０５９２号公報を参照）など、転送ゲート下の暗電流以外の特性を改善するべく、所定のトランジスタに供給される駆動電圧を生成するローカル電源について、上記実施形態で説明したブースト信号Bst に基づいて制御ループの動作電圧を切り替えることで出力電圧Ｖout の負荷変動を最小限に抑える仕組みを同様に適用することができる。
【０２６２】
要するに、所定の特性を改善するべくトランジスタの所定の端子などにローカル電圧を供給する構成を採る場合において、ローカル電圧が急激な負荷変動によって変化し得る場合に、ローカル電圧の負荷変動を最小限に抑えるべく、負荷電流変動の契機を示すトリガ信号TRG に対応した所定期間アクティブとなるブースト信号Bst に基づいて制御ループの動作電圧を切り替える仕組みを採ればよい。
【０２６３】
なお、負荷電流変動の契機を示すトリガ信号TRG に対応した所定期間アクティブとなるブースト信号Bst に基づいて制御ループの動作電圧を切り替える仕組みを採ればよいので、場合によってはトリガ信号TRG そのものをブースト信号Bst として使用することもできる。本願におけるブースト信号Ｂstは、このような場合のトリガ信号TRG も含むものである。
【０２６４】
また、上記実施形態では、急激な負荷電流が発生する期間に対応したブースト信号Bst がアクティブな期間には、通常時の負帰還制御ループから切り離して、最大振幅でスイッチングされるように負帰還制御することにしていたが、その際の負荷電流に対応した大きさの振幅でスイッチングされるように動的な制御を行なうようにしてもよい。
【０２６５】
また、上記実施形態では、光や放射線などの外部から入力される電磁波に対して感応性をするＣＭＯＳ型の固体撮像装置について例示したが、物理量の変化を検知するあらゆるものに、上記実施形態で説明した仕組みを適用でき、光などに限らず、たとえば、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置（特開２００２−７９８４や特開２００１−１２５７３４などを参照）など、その他の物理的な変化を検知する仕組みにおいて、ローカル電圧の負荷変動を最小限に抑えるべく、負荷電流変動の契機を示すトリガ信号TRG に対応した所定期間アクティブとなるブースト信号Bst に基づいて制御ループの動作電圧を切り替える仕組みを採ることもできる。
【図面の簡単な説明】
【０２６６】
【図１】図１は、本発明に係る撮像装置の一実施形態であるＣＭＯＳ固体撮像装置の概略構成図である。
【図２】単位画素の構成例を示す図である。
【図３】ローカル電圧を印加するための基本構成例を示す図である。
【図４】ローレベルが負電圧となるようにトランジスタを駆動する手法を説明する図である。
【図５】ローカル電圧供給部の第１の構成例を示す図である。
【図６】Ｘ−Ｙアドレス型の撮像装置における露光制御（電子シャッタ）機能を説明する図（その１）である。
【図７】Ｘ−Ｙアドレス型の撮像装置における露光制御（電子シャッタ）機能を説明する図（その２）である。
【図８】メカニカルシャッタを併用したグローバルシャッタ機能を説明する図（その１）である。
【図９】メカニカルシャッタを併用したグローバルシャッタ機能を説明する図（その２）である。
【図１０】グローバルシャッタ時にローカル電圧供給部に与える影響を説明する動作シーケンスの一例を示す図である。
【図１１】ブースト信号生成部を説明する図である。
【図１２】エッジ検出部の動作を説明するタイミングチャートである。
【図１３】第１例のローカル電圧供給部に使用される選択部の一構成例を示す図である。
【図１４】第１例のローカル電圧供給部における選択部による制御ループの切替動作シーケンスの一例を示す図である。
【図１５】ローカル電圧供給部の第２の構成例を示す図である。
【図１６】第２例のローカル電圧供給部に使用される選択部の一構成例を示す図である。
【図１７】ローカル電圧供給部の第３の構成例を示す図である。
【図１８】ローカル電圧供給部の第４の構成例を説明する図（その１）である。
【図１９】ローカル電圧供給部の第４の構成例を説明する図（その２）である。
【図２０】ローカル電圧供給部の第５の構成例を示す図である。
【図２１】第５例のローカル電圧供給部の動作シーケンスの一例を示す図である。
【図２２】チャージポンプ回路を利用した従来のローカル電圧供給部の構成例を示す図である。
【図２３】画像の一部を切り出して使うウィンドウモードを説明する図である。
【符号の説明】
【０２６７】
１…固体撮像装置、３…単位画素、５…画素信号生成部、７…駆動制御部、１０…撮像部、１２…水平走査部、１４…垂直走査部、１５…垂直制御線、１６…駆動信号操作部、１８…垂直信号線、２０…カラム処理部、２２…カラム信号処理部、３２…電荷生成部、３４…読出選択用トランジスタ、３６…リセットトランジスタ、３８…フローティングディフュージョン、４０…垂直選択用トランジスタ、４２…増幅用トランジスタ、８６…水平信号線、８８…出力回路、１５０…転送駆動バッファ、１５２…リセット駆動バッファ、１５４…選択駆動バッファ、１６０…レベルシフタ、１６１…出力バッファ、１６２…ローカル電圧供給部、３０２…ポンプ容量、３０４…出力容量、３１０…チャージポンプスイッチ群、３１１〜３１４…スイッチ、３２０…抵抗分割部、３３０…基準電圧生成部、３４０…参照電圧生成部、３５０…誤差増幅部、３６０…スイッチング制御部、３６２…ブースト信号生成部、３６４，３６５…選択部、３７０…周期信号生成部、３８２…利得位相補正部、４０２…スイッチングトランジスタ、４０４…コイル、４０６…フライホイールダイオード、４０８…出力容量、４２０…抵抗分割部、４３０…基準電圧生成部、４４０…参照電圧生成部、４５０…誤差増幅部、４６０…ＰＷＭ制御部、４６２…ブースト信号生成部、４６４…選択部、４７０…周期信号生成部、４８０…ＤＴＣ生成部、４９０…出力バッファ
【図１】
2006319684.tif 000003
【図２】
2006319684.tif 000004
【図３】
2006319684.tif 000005
【図４】
2006319684.tif 000006
【図５】
2006319684.tif 000007
【図６】
2006319684.tif 000008
【図７】
2006319684.tif 000009
【図８】
2006319684.tif 000010
【図９】
2006319684.tif 000011
【図１０】
2006319684.tif 000012
【図１１】
2006319684.tif 000013
【図１２】
2006319684.tif 000014
【図１３】
2006319684.tif 000015
【図１４】
2006319684.tif 000016
【図１５】
2006319684.tif 000017
【図１６】
2006319684.tif 000018
【図１７】
2006319684.tif 000019
【図１８】
2006319684.tif 000020
【図１９】
2006319684.tif 000021
【図２０】
2006319684.tif 000022
【図２１】
2006319684.tif 000023
【図２２】
2006319684.tif 000024
【図２３】
2006319684.tif 000025