(57)【要約】【課題】  作製が容易で広い温度範囲で高速動作するホットエレクトロントランジスタを提供すること【解決手段】  窒化物系半導体から構成されたコレクタ層１０７、コレクタ障壁層１０６、ベース層１０５、アンドープ第１エミッタ障壁層１１５およびエミッタ層１０２を順に備えた半導体素子であって、コレクタ層１０７、ベース層１０５およびエミッタ層１０２は、それぞれ、ｎ型半導体から構成されており、第１エミッタ障壁層１１５は、エミッタ層１０２とベース層１０５との間に配置されており、第１エミッタ障壁層１１５のバンドギャップは、エミッタ層１０２のバンドギャップよりも大きく、第１エミッタ障壁層１１５に接してベース電極１１１が形成されている半導体素子。【選択図】  図１
2006019378.tif 000002
【特許請求の範囲】
【請求項１】
窒化物系半導体から構成されたコレクタ層、コレクタ障壁層、ベース層、アンドープ第１エミッタ障壁層およびエミッタ層を順に備えた半導体素子であって、
前記コレクタ層、前記ベース層および前記エミッタ層は、それぞれ、ｎ型半導体から構成されており、
前記第１エミッタ障壁層は、前記エミッタ層と前記ベース層との間に配置されており、
前記第１エミッタ障壁層のバンドギャップは、前記エミッタ層のバンドギャップよりも大きく、
前記第１エミッタ障壁層に接してベース電極が形成されていることを特徴とする半導体素子。
【請求項２】
窒化物系半導体から構成されたコレクタ層、コレクタ障壁層、ベース層、共鳴トンネル層、アンドープ第１エミッタ障壁層およびエミッタ層を備えた半導体素子であって、
前記共鳴トンネル層は、前記エミッタ障壁層と前記ベース層との間に配置されており、
前記共鳴トンネル層は、前記第１エミッタ障壁層から前記ベース層の方の順に、
前記第１エミッタ障壁層よりもバンドギャップの大きい第１の障壁層と、
前記第１の障壁層よりもバンドギャップの小さい井戸層と、
前記井戸層よりもバンドギャップの大きい第２の障壁層と、
前記第２の障壁層よりもバンドギャップの小さいスペーサ層と
を含んでいることを特徴とする請求項１記載の半導体素子。
【請求項３】
前記アンドープ第１エミッタ障壁層の厚みは２ｎｍから７０ｎｍであることを特徴とする請求項１および２記載の半導体素子。
【請求項４】
アンドープ第１エミッタ障壁層とベース層との界面における不純物濃度が１０18ｍ-3以下であることを特徴とする、請求項１から３のいずれかひとつに記載の半導体素子。
【請求項５】
コレクタ障壁層のＡｌ濃度が１０％以上２０％以下であることを特徴とする請求項１から４のいずれかひとつに記載の半導体素子。
【請求項６】
エミッタ電流あるいはコレクタ電流のベース電流依存性がヒステリシスを有していることを特徴とする半導体素子。
【請求項７】
ＧａＮ基板上にコレクタ層、コレクタ障壁層、ベース層、第１エミッタ障壁層、第2エミッタ障壁層、エミッタ層を成長する結晶成長工程と、前記エミッタ層から前記エミッタ層の一部までをエッチング除去するベース形成工程と、第１エミッタ障壁層からベース層にかけて不純物濃度の高い領域を形成する工程と、前記コレクタ層までエッチング除去するコレクタ形成工程と、前記エミッタ層上と前記第１エミッタ障壁層表面の不純物濃度の高い領域と、コレクタ層表面にTI/Aｌ電極を蒸着してベース電極とエミッタ電極とコレクタ電極を形成する電極形成工程と、前記基板までエッチング除去する素子分離工程を含むことを特徴とする半導体素子の製造方法。
【請求項８】
前記不純物濃度の高い領域をＳｉのイオン注入とアニールにより形成することを特徴とする請求項７記載の半導体素子の製造方法。
【請求項９】
前記不純物濃度の高い領域をＳｉの蒸着とアニールにより形成することを特徴とする請求項７記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関する。特に、高周波領域で動作するトランジスタ素子（例えば、ホットエレクトロントランジスタ）に関する。
【背景技術】
【０００２】
ホットエレクトロンを利用するホットエレクトロントランジスタ（ＨＥＴ）としていくつかの半導体素子が提案されている。第１の従来技術として、横山らによりに、Japan. J. Appl. Phys. Lett. vol.24, no.11, p.L853, 1985（ジャパニーズジャーナルオブアプライドフィジックスレターvol.24, no.11, p.L853, 1985）で提案された共鳴ホットエレクトロントランジスタ素子（ＲＨＥＴ）がある。図5は前記横山らによる文献のFig.1とFig.3に示される素子構造と動作原理図である。コレクタを構成するn+-GaAs基板10上に、300nmのAlGaAs層11を成長した後、Siをドープしたn+-GaAsベース層12を100nm、AlGaAs第１障壁層23を5nm、GaAs井戸層24を5.6nm、AlGaAs第２の障壁層25を5nm積層した量子井戸構造13、Siをドープしたn+-GaAsエミッタ層14を50nm成長している。基板10、ベース層12、エミッタ層14表面にそれぞれコレクタ電極15、ベース電極12、エミッタ電極17をそれぞれ形成している。同様な構造の第２の従来技術として越智らにより特許文献１にも、コレクタ障壁層のエミッタ側端部での電子の反射を抑制したＲＨＥＴが報告されている。これらは、ＨＥＴのエミッタ領域に共鳴トンネル構造を備えたもので、第１の従来技術では、７７Ｋにおける素子動作が報告されている。
【０００３】
ＲＨＥＴの動作について図６を用いて説明する。ベース(Base)12とエミッタ(Emitter)14が等電位のときは、図6(A)のようにエミッタ14内の電子エネルギーがエミッタ・ベース間に設けられた量子井戸(Quantum well)13の量子準位(E1)より低いので、エミッタやコレクタには電流は流れない。ここでベース・エミッタ間に電圧を印加すると、図6(B)のようにエミッタ14の電子エネルギーが量子井戸の量子準位に一致し、共鳴トンネルが生じる。より詳細には、エミッタ電子のエネルギーはある分布をもって拡がっているが、この中で量子準位と一致するエネルギーを有する電子のみが共鳴トンネルによりベースに放出される。放出された電子は高いエネルギーを有しているので、ベース層12内をほとんど散乱を受けずに高速で通過し（バリスティック伝導）、ベース層12とコレクタ障壁(Collector barrier)層11の間のエネルギー障壁(ｑΦC)を超えてコレクタ障壁層11に注入され、エミッタ電流やコレクタ電流が流れるようになる。電子はコレクタ障壁層中でもほとんど散乱されずに走行し、コレクタ層10に伝達される。以上の全過程で電子の運動量はほとんど散乱を受けないので、通常の散乱や拡散に依存するトランジスタ素子に比較して高速で動作することが期待される。さらに電圧を印加すると、図6(C)のようにエミッタ内の電子エネルギーがエミッタ・ベース間に設けられた量子井戸13の量子準位(E1)より高くなるので、コレクタに電流が流れなくなる。このように、ベース電圧を変化させることで、エミッタからコレクタに流れる電子を変調できることが示されている。
【０００４】
関連する技術として、次のようなものがある。
【特許文献１】特開平５−１９０８３４号公報
【特許文献２】特開平６−３２６２９８号公報
【非特許文献１】Japan. J. Appl. Phys. Lett. vol.24, no.11, p.L853, 1985
【非特許文献２】Appl.Phys.Lett.vol.81,no.9,p.1729, 2002
【非特許文献３】IEEE Electron Device Lett. vol.14, no.9, p.441, 1993
【非特許文献４】J. Appl. Phys. Vol.81, no.6, p.2901, 1997
【発明の開示】
【発明が解決しようとする課題】
【０００５】
非特許文献１では、図５に示したように、ベース電極１6がベース層１2上に形成されている。ベース層12の厚みが１０から３０ｎｍ程度であることから、エッチングの深さ制御を数ｎｍとする必要がある。このように、ベース電極１６をベース層12上に形成しようとすると、エッチング制御性を高くする必要があり、デバイス作製が極めて困難であるという問題があった。
【０００６】
また、ベース層12上に電極を形成する場合には、ベース電極１6と第１障壁層23との間は、ベース層表面が露出することとなる。ベース層12のバンドギャップは第１障壁層23より小さいために、表面再結合電流が流れやすいという問題があった。その結果、エミッタ層14から注入された電子が、コレクタ層10へ向かってバリスティックに伝導しないで、ベース層12の表面を通ってベース電極16に流れ込んでベース電流が大きくなり、電流増幅率（＝コレクタ電流の変化量／ベース電流の変化量）が小さくなるという問題があった。
【０００７】
本発明はかかる諸点に鑑みてなされ、作製が容易で、かつリーク電流の小さなＨＥＴの構造を提供することを主な目的としている。
【課題を解決するための手段】
【０００８】
本発明の半導体素子は、 窒化物系半導体から構成されたコレクタ層、ベース層、第１および第２エミッタ障壁層、およびエミッタ層を備え、前記コレクタ層、前記ベース層および前記エミッタ層は、それぞれ、ｎ型半導体から構成されており、前記第１および第２エミッタ障壁層は、前記エミッタ層と前記ベース層との間に配置されており、ベース層より大きなバンドギャップを有する材料よりなる。前記第１および第２エミッタ障壁層は、共鳴トンネル構造となっていてもよい。前記共鳴トンネル構造は、前記エミッタ層から前記ベース層の方の順に、第１のスペーサ層と、前記第１のスペーサ層よりバンドギャップの大きい第１の障壁層と、前記第１の障壁層よりバンドギャップの小さい井戸層と、前記井戸層よりバンドギャップの大きい第２の障壁層と、前記第２の障壁層よりバンドギャップの小さい第２のスペーサ層とから構成されている。ベース電極は、第１エミッタ障壁層表面に形成されている。
【０００９】
ある好適な実施形態における半導体素子の製造方法は、ＧａＮ基板上にコレクタ層、エベース層、ミッタバリア層、エミッタ層を成長する結晶成長工程と、前記エミッタ層から前記第１エミッタ障壁層の一部までをエッチング除去するベース形成工程と、第１エミッタ障壁層のベース電極形成領域にイオン注入あるいは拡散によりｎ型ドーパントを注入し、活性化する工程と、前記エミッタ層上と前記第１エミッタ障壁層表面にＴＩ／Ａｌ電極を蒸着してエミッタ電極とベース電極を形成する第１の電極形成工程と、前記コレクタ層までエッチング除去するコレクタ形成工程と、前記コレクタ層表面にＴＩ／Ａｌ電極を蒸着してコレクタ電極を形成する第２の電極形成工程と、前記基板までエッチング除去する素子分離工程と包含する。
【発明の効果】
【００１０】
本発明によれば、ベース電極エッチング時の歩留まりの高い半導体素子を提供するとともに、エミッタからベースへのリーク電流を低減することができる。
【発明を実施するための最良の形態】
【００１１】
本願発明者は、窒化物系半導体を用いて作製されたホットエレクトロントランジスタ（ＨＥＴ）構造を有する半導体素子において、良好なトランジスタ特性を得るために、第１および第２エミッタ障壁層およびイオン注入などの条件を研究開発し、本発明に至った。
【００１２】
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
【００１３】
（第１の実施形態）
本実施形態の半導体素子は、図１に示すような構造を有している。膜厚ｄおよびキャリア濃度ｎを図２に示す。また、エミッタ領域やベース電極の形状を図３に示す。図１を参照して本実施形態の半導体素子の構造を説明する。ＧａＮ基板あるいはサファイア基板１００上に、ＡｌＧａＮ／ＧａＮ超格子層あるいはｎ型ＧａＮ層（ｎ＝２×１０18ｃｍ-3、ｄ＝１μｍ）による欠陥抑制層１０１、Ｓｉをドープしたｎ型ＧａＮコレクタ層（ｎ＝２×１０18ｃｍ-3、ｄ＝１μｍ）１０７、アンドープＡｌＧａＮコレクタ障壁層１０６（ｄ＝０．１μｍ、Ａｌ＝１５％）、ｎ型ＩｎＧａＮベース層１０５（ｎ＝２×１０18ｃｍ-3、ｄ＝２６ｎｍ、Ｉｎ＝０〜５％）、アンドープＡｌＧａＮ第１エミッタ障壁層１１５（ｄ＝２０ｎｍ、Ａｌ＝１５％）、ｎ型ＡｌＧａＮ第２エミッタ障壁層１１６（ｎ＝２×１０18ｃｍ-3、ｄ＝１０ｎｍ、Ａｌ＝１５％）、ｎ型ＧａＮエミッタ層１０２（ｎ＝２×１０18ｃｍ-3、ｄ＝１７０ｎｍ）を積層した。また、アンドープＡｌＧａＮ第１エミッタ層１１５のベース電極１１１の形成領域には、Ｓｉをイオン注入したｎ型領域１１７を形成してベース抵抗の低減を図った。
【００１４】
本実施の形態では、ベース電極をバンドギャップの小さいＩｎＧａＮベース層１０５上に形成するのではなく、Ｓｉをイオン注入したアンドープＡｌＧａＮ第１エミッタ障壁層１１５に作製したｎ型領域１１７上に形成することとした。その結果、ベース電極１１１からエミッタ電極１１２の間にはバンドギャップの小さいＩｎＧａＮ層が存在しなくなり、バンドギャップの大きなＡｌＧａＮ層が存在する。バンドギャップの大きい材料ほど表面に形成されたダングリングボンドなどを通したリーク電流が小さくなることより、本実施の形態のホットエレクトロントランジスタでは、従来のホットエレクトロントランジスタよりエミッタ層１０２からベース層１０５へのリーク電流が低減できる。
【００１５】
＜電流−エミッタ電圧特性のベース膜厚依存性＞
デバイスを高速で動作させるには、ベース層１０５のシリーズ抵抗を小さくすることが望まれ、そのためにはできるだけ厚いベース層１０５が必要となる。種々のベース層１０５の厚さにおけるコレクタ電流ＩC・ベース電流ＩB・エミッタ電流ＩEのエミッタ電圧特性について図７に示す。第１エミッタ障壁層１１５と第２エミッタ障壁層１１６のＡｌ濃度をそれぞれ２５％とした。白抜きの図形＋実線でコレクタ電流ＩCを、黒塗りの図形＋実線でベース電流ＩBを、白抜きの図形＋点線でエミッタ電流ＩEを示している。後ほど示すが、第１および第２エミッタ障壁層１１５、１１６のＡｌ濃度はエミッタ・ベース・コレクタ電流のエミッタ電圧特性にほとんど影響を及ぼさないことを確認している。ベース電圧ＶBは０Ｖ、コレクタ電圧ＶCは２Ｖとした。ここでは、ベース電極１１１を接地しているので、ベース電極１１１に正の電位を印加する状況ではエミッタ電極１１２に負の電圧を印加することに相当する。したがって、エミッタ電圧は負の値を示している。
【００１６】
エミッタ電圧を印加するにしたがって、コレクタ電流ＩCおよびエミッタ電流ＩEが増加し、ベース電流ＩBはほぼ０となった。ここで、いずれの電極においても電流が負の値を示すのは電極から半導体に電流が流れ込み、正の値は反対に流れ出すことを意味している。図７によれば、ベース層１０５の膜厚が３０ｎｍまでであれば、ベース層１０５に流れ込む電流は０．１ｍＡ／μｍ2以下であるが、５０ｎｍとした場合に、ベース層１０５に流れ込む電流が大きく増加して０．４から１ｍＡ／μｍ2程度となった。そこで、ベース層１０５の膜厚が５０ｎｍ以上ではバリスティック伝導しなくなると考えられるため、ベース層１０５の膜厚は１０ｎｍから３０ｎｍとすれば良いことがわかった。本実施例では、１０％のマージンを考えて２６ｎｍとした。
【００１７】
ところで、ベース層１０５の膜厚を５０ｎｍとした場合は、いずれのエミッタ電圧においても膜厚を３０ｎｍにした場合に比べてエミッタ電流がほとんど変化していない。一方、流入するベース電流が増加した分、コレクタ電流が増加している。従って、膜厚が５０ｎｍの場合には、コレクタ障壁層１０６が効かなくなって、ベース層１０５からコレクタ層１０７に電流が流れ出していると考えられる。
【００１８】
＜電流−エミッタ電圧特性の界面不純物濃度依存性＞
デバイスの高速動作には、コンタクト抵抗の小さいベース電極１１１が望まれ、そのためにはｎ型領域のSi濃度をできるだけ高くする必要がある。そこで、Ｓｉをイオン注入したｎ型領域１１７を形成するための条件を検討した。ｎ型領域１１７を高濃度にドープした場合、アンドープＡｌＧａＮ第１エミッタ障壁層１１５表面からイオン注入したＳｉ原子が、ベース層１０５中で停止しないでコレクタ障壁層１０６まで達することが考えられる。そこで、コレクタ障壁層１０６とベース層１０５との界面で許容されるＳｉ濃度を明らかにする必要があった。Ｓｉ原子がコレクタ障壁層１０６に１０ｎｍ深さまで達した構造において当該界面のＳｉ濃度を変化させた場合のコレクタ・ベース・エミッタ電流のエミッタ電圧依存性を図８に示す。図８から理解されるように、Ｓｉ濃度が１０18ｃｍ-3までであればベース電流もコレクタ電流もほとんど変化していない。一方、Ｓｉ濃度が２×１０18ｃｍ-3の場合はベース電流が増加するとともに、その分コレクタ電流が増加した。この場合も、図７でベース層１０５の膜厚を５０ｎｍとした場合と同様に、コレクタ障壁層１０６が効かなくなって、ベース層１０５からコレクタ層１０７に電流が流れ出していると考えられる。これは、Ｓｉの存在しているところのフェルミエネルギーが導電帯と同程度となるため、コレクタ障壁層１０６のバンド構造のエッジの部分が低下してしまうためと考えられる。これから、イオン注入時にコレクタ障壁層１０６におけるｎ型不純物の濃度は１０18ｃｍ-3以下が好ましいことがわかった。
【００１９】
次にイオン注入時にコレクタ障壁層１０６におけるｎ型不純物を１０18ｃｍ-3以下にするためのイオン注入条件を検討した。電極の接触抵抗を低下するためには、ｎ型領域１１７の表面におけるｎ型不純物の濃度は２×１０18ｃｍ-3程度必要である。そのための、Ｓｉイオン注入の条件を求めた。注入量４．５×１０12ｃｍ-2として、加速電圧を１０ｋｅＶとした場合のＳｉ濃度プロファイルを図９に示す。これから、ピーク濃度が３×１０18ｃｍ-3程度となり、ドライエッチングが設計どおりＡｌＧａＮ第１エミッタ障壁層１１５を１０ｎｍ残して停止したとすると、ベース層105とコレクタ障壁層１０６との界面とｎ型領域１１７表面との距離は０．０３５ｎｍとなるが、そこでのＳｉ濃度は４×１０17ｃｍ-3程度と、１０18ｃｍ-3以下になった。図９において、ｎ型領域１１７の表面である０ｎｍの位置では、Ｓｉ濃度が３×１０17ｃｍ-3程度となっているが、このイオン注入工程のあとに行う１０００℃のアニール工程において、Ｓｉが表面方向に拡散することにより、太い実線で示したようなＳｉ濃度プロファイルとなり、表面のＳｉ濃度は増加して３×１０18ｃｍ-3程度となる。これは、表面でフェルミレベルがピンイングされるとともに、ＡｌＧａＮ結晶で顕著であるピエゾ効果によりＳｉが表面に吸い出されるためである。
【００２０】
以上の結果から、Ｓｉイオン注入の条件として、注入量４．５×１０12ｃｍ-2、加速電圧を１０ｋｅＶとして、１０００℃のアニールをおこなうことにより、表面のｎ型不純物濃度が２×１０18ｃｍ-3以上となるとともに、コレクタ障壁層１０６とベース層１０５との界面で許容されるＳｉ濃度が１０18ｃｍ-3以下となることがわかった。
【００２１】
＜電流−エミッタ電圧特性の第１エミッタ障壁層膜厚依存性＞
アンドープＡｌＧａＮ第１エミッタ障壁層115の厚みが厚くなった場合には、第１エミッタ障壁層115とベース層105との界面のエミッタ障壁層側の伝導帯ポテンシャルが上昇する。その結果、エミッタ電圧を上昇しても、第１エミッタ障壁層１１５の内部の電界強度はそれほど上昇しないために、電子が加速されにくくなり、エミッタ電流が減少してしまう。そこで、図１０に示したように、電流電圧特性のアンドープＡｌＧａＮ第１エミッタ障壁層１１５の膜厚依存性を求めた。その結果、膜厚が２０ｎｍまでであればエミッタ電流はほとんど変化しないが、７０ｎｍとした場合は、エミッタ電流が減少した。また、エミッタ電流が減少することによりコレクタ電流も減少した。ベース電流は膜厚依存性をほとんど示さなかった。これから、アンドープＡｌＧａＮエミッタ層102の膜厚は７０ｎｍ以下とすることが好ましいことがわかった。さらに、アンドープＡｌＧａＮ第１エミッタ障壁層１１５の膜厚を２ｎｍから２０ｎｍまで変化させたが、エミッタ・ベース・コレクタ電流は０．１ｍＡ／μｍ2しか低下しなかったため、エッチング制御性をあげるために第１エミッタ障壁層はなるべく厚いほうが良いとして、アンドープＡｌＧａＮエミッタ層102の膜厚を２０ｎｍとした。
【００２２】
＜電流−エミッタ電圧特性のコレクタ障壁層Ａｌ濃度依存性＞
コレクタ障壁層１０６は、ベース層１０５からコレクタ層１０７への電子の流入を防止とエネルギーの低い低速の電子をブロックすることを目的としているため、ベース層１０５に対してエネルギーバリアを高くする必要があるが、高すぎるとバリスティックで伝導している電子までもブロックしてしまうためにコレクタ電流が減少してデバイスの動作速度が低下してしまう。図１１にコレクタ障壁層１０６のＡｌ濃度を１０％から３０％まで変化させた場合の、エミッタ・ベース・コレクタ電流のエミッタ電圧依存性を示す。第１および第２エミッタ障壁層１１６のＡｌ濃度は１５％である。Ａｌ濃度が１０％の場合、エミッタ電圧を０Ｖとしても、コレクタ電流とエミッタ電流が流れてしまった。これは、コレクタ障壁層１０６のエネルギーバリア高さが低いために、コレクタに２Ｖ印加することにより、ベースからコレクタにトンネル電流が流れるためと考えられる。一方、Ａｌ濃度を１５％以上とすることにより、トンネル電流は減少して、ベース電流はほぼ０となった。ただし、Ａｌ濃度を増加することによりエミッタ電流とコレクタ電流が減少した。そこで、コレクタ障壁層１０６のＡｌ濃度は、トンネル電流が流れず大きなコレクタ・エミッタ電流が得られる１５％以上３０％以下が好ましいとして、本実施例においては１５％とした。
【００２３】
＜電流−エミッタ電圧特性のエミッタ障壁層Ａｌ濃度依存性＞
エミッタ障壁層１１５，１１６の伝導帯のエネルギーがベース層１０５の伝導帯のエネルギーより大きいほど、電子はバリスティック伝導しやすくなるが、エネルギーが大きくなるほどシリーズ抵抗が大きくなり、ベース層１０５に電界がかかりにくくなり高速動作できなくなる。そこで、ＡｌＧａＮ層からなる第１および第２エミッタ障壁層１１５，１１６のＡｌ濃度に対するエミッタ・ベース・コレクタ電流のエミッタ電圧特性を評価した結果を図１２に示す。第１および第２エミッタ障壁層１１５，１１６のＡｌ濃度を同時に変化させた場合、Ａｌ濃度に関わらずほぼ同様な電流電圧特性を示した。Ａｌ濃度を大きくすると、コレクタ・エミッタ電流が流れ出すときのエミッタ電圧が増加した。したがって、Ａｌ濃度は高いほうが大きな電流増幅率が期待できるが、Ａｌ濃度を３０％にした場合には、コレクタ電流が流れなくなってしまった。これから、Ａｌ濃度は１０％以上で２５％以下が好ましいと考えた。また、Ａｌ濃度を大きくしすぎると、結晶性が劣化することから、なるべくＡｌ濃度は低くすることも歩留まりの観点から望まれる。したがって、本実施の形態ではコレクタ障壁層１０６と同じＡｌ濃度である１５％とした。ただし、Ａｌ濃度は１５％以上であっても結晶性が劣化しなければ高いほうが電流増幅率は増加すると考えられ、トレードオフの関係にある。
【００２４】
＜ホットエレクトロントランジスタの変調特性＞
ホットエレクトロントランジスタの変調特性を評価した。デバイス構造は、上記検討の結果から、ベース層厚を２６ｎｍ、イオン注入あるいは拡散で形成するベースコンタクト領域のＳｉ濃度を２×１０18ｃｍ-3とし、ベース層105とコレクタ障壁層106の界面のＳｉ濃度を１０18ｃｍ-3とした。また、アンドープＡｌＧａＮ第１エミッタ障壁層１１５の厚みを２０ｎｍ、Ａｌ濃度を１５％とするとともにアンドープＡｌＧａＮコレクタ障壁層１０６のＡｌ濃度を１５％とした。本実施例においては数値を限定しているが、これまでの検討で得られた各パラメータの範囲内においては、同様の結果が得られる。
【００２５】
まず、ベース電流を変化させたとき、ベース電流およびエミッタ電流を変化させることができるか検討を行った。ベース電圧を変化させたときの、エミッタ・ベース・コレクタ電流のエミッタ電圧依存性を図１３に示す。ベース電圧を−０．５Ｖとした場合には、エミッタ電圧が−１．３Ｖ以上で大きなベース電流が流れるが、ベース電圧が０Ｖ以上ではベース電圧がほぼ０となり、バリスティック伝導の特徴を示している。そこで、エミッタ電圧を０．８Ｖから１Ｖに変化させたときの、コレクタ電流とエミッタ電流のベース電流依存性を評価した。結果を図１４に示す。白抜きのプロットがコレクタ電流ＩCを、黒塗りのプロットがエミッタ電流ＩEを示している。それぞれエミッタ電流を0.8Ｖから1.0Ｖに変化させたときのベース電流ＩB依存性を示している。図１４から、ベース電流が０ｍＡ以下のところで、コレクタ・エミッタ電流にヒステリシスが生ずることがわかった。その結果、わずかのベース電流の変化で大きくコレクタ電流やエミッタ電流が変化することとがわかり、電流増幅率（コレクタ電流変化率／ベース電流変化率）はエミッタ電圧が０．９Ｖのときに１４程度になることがわかった。以上の結果より、本実施の形態で示したホットエレクトロントランジスタは、バリスティック伝導により動作しており、ドリフトで伝導している電子の速度（2×107cm/s）に対してバリスティック電子は10倍の速度（2×108cm/s）でベース層105を電子が走行することから、３ＴＨｚ程度の動作速度が実現されることがわかった。
【００２６】
＜作製方法＞
本実施形態の半導体素子の作製方法を説明する。まず、ＭＯＶＰＥ法を用いてＧａＮテンプレートを作成した。図１に示したように、（０００１）サファイア基板１００上に５３０℃で低温ＧａＮバッファ層を２０ｎｍ成長した後、１０５０℃に昇温してアンドープＧａＮ層２μｍを低欠陥層１０１として成長したＧａＮテンプレートを作製した。成長速度は０．３μｍ／ｈとして、表面状態がさざ波状になるようにした。このＧａＮテンプレートのかわりに、ＧａＡｓ基板などの上にＧａＮ層を成長してＧａＡｓ基板を除去して作製したＧａＮ基板１００を使用してその上にＡｌＧａＮとＧａＮの超格子構造を成長した欠陥低減層を形成した後、アンドープＧａＮ層を成長して低欠陥層１０１としてもよい。このＧａＮテンプレートを基板として考え、以降の製造方法の説明においては低欠陥層１０１上にデバイス構造を作製する工程を説明するために、図１５に工程図を示したようにコレクタ層１０７から上に関してのみ詳しく説明を行う。
【００２７】
図１５（ａ）に示したように、ＧａＮテンプレート上に、Ｓｉをドーピングしたｎ型ＧａＮコレクタ層１０７を２μｍ成長した（結晶成長工程）。成長速度は０．３μｍ/ｈとした。さらに継続してアンドープのＡｌＧａＮコレクタ障壁層１０６、ｎ型ＧａＮベース層１０５、アンドープＡｌＧａＮ第１エミッタ障壁層１１５、ｎ型AlGaNエミッタ障壁層１１６、ｎ型ＧａＮエミッタ層１０２を連続して成長した。この成長においても、表面状態がさざ波状になるようにした。
【００２８】
ＧａＮテンプレート上への結晶成長条件について説明する。このテンプレートをRF窒素プラズマソースを装備したＭＢＥ装置に導入して、ＧａＮ系混晶のエピタキシャル成長を行った。ＩＩＩ族元素であるＧａ，Ｉｎ，ＡｌおよびドーパントであるSiは、いずれも固体ソースとして供給した。窒素原子は、窒素ガスをRF窒素プラズマセルを用いてクラッキングしてプラズマ化して供給した。プラズマの出力は３５０Ｗとし、３から２０ｃｃｍの窒素を供給した。成長温度はＧａＮ、ＡｌＮは８００℃とし、Ｉｎ組成が３０％以上のＩｎＧａＮを成長する場合には蒸発を抑制するために７００℃とした。ＧａＮ基板を８００℃のプラズマ窒素雰囲気中で１０分間アニールして、表面平坦性を向上した後、ｎ型ＧａＮコレクタ層１０７を成長した。成長速度は0.3μｍ／ｈとした。
【００２９】
次に、トランジスタ構造の作製方法を図１５（ｂ）から（ｅ）を用いて説明する。まず、（ｂ）ｎ型ＧａＮエミッタ層１０２からアンドープＡｌＧａＮ第１エミッタ障壁層１１５までを塩素系ドライエッチングにより、１μｍ×１００μｍの矩形状にエッチング除去する（ベース形成工程）。ここで、アンドープ第１エミッタ障壁層１１５を１００ｎｍのこして、エッチングストップする。ＡｌＧａＮ層はＧａＮ層に比べてエッチング速度が遅いため、エッチング制御性が高くなる。エミッタ層１０２をエッチングした後、ｎ型第２エミッタ障壁層１１６の界面でエッチング速度が低下するため、見かけ上エッチングストップする。このＧａＮ層のエッチングの終点検出は、プラズマのモニターを行って、Ａｌのスペクトルが検出されたときにＡｌＧａＮ第２エミッタ障壁層１１６のエッチングが開始されたことがわかるため、エッチング速度の遅いＡｌＧａＮ層を時間制御で１０ｎｍ残す位置までエッチングを行う。
【００３０】
（ｃ）次に、ベース電極を形成する領域にＳｉをイオン注入して、ｎ型領域１１７を形成する。深さは、ベース層105内に濃度ピークを持ち、ベース層105とコレクタ障壁層１０６の界面のＳｉ濃度が１０18ｃｍ-3以下となるようにする。１０００℃の窒素雰囲気中で３０秒間アニールして、Ｓｉを活性化する（Ｓｉ注入領域形成工程）。（ｄ）次に、絶縁膜でエミッタ領域とベース領域を保護してｎ型ＧａＮコレクタ層１０７まで塩素系ドライエッチングにより２０μｍ×１２０μｍの□状にエッチング除去する（コレクタ形成工程）。（ｅ）次に、酸化膜とレジストによるリフトオフ法を用いてエミッタ層１０２上とエッチングしたアンドープＡｌＧａＮ第１エミッタ障壁層１１５エッチング表面と、コレクタ層１０７エッチング表面にＴＩ／Ａｌ電極をＥＢ法で蒸着してエミッタ電極１１２とベース電極１１１をコレクタ電極１１０を形成する（電極形成工程）。最後に、素子全体を絶縁膜でカバーして、ＧａＮ基板２００までエッチング除去する素子分離工程を実行して、トランジスタ構造が得られる。
【００３１】
また、ｎ型領域１１７は、Ｓｉを拡散することによっても形成できる。図１６に示したように、（ｂ）ドライエッチングによりアンドープ第１エミッタ障壁層１１５までエッチング除去した後（ベース形成工程）、（ｃ）ベース電極形成領域にＳｉを１０ｎｍ程度蒸着する。その後、１０００℃で３０分間窒素中でアニールすることにより、ｎ型領域としてＳｉ拡散領域１１８を形成する（Ｓｉ拡散工程）。（ｄ）その後、コレクタ形成工程と（ｅ）電極形成工程をへてトランジスタ構造が得られる。
【００３２】
本構造を作製する場合には、障壁層と井戸層の膜厚均一性と平坦性を向上するために、結晶成長速度を８０％程度に低下するとともに、成長温度を２０℃程度上昇させて、原子のマイグレーションを大きくして成長した。
【００３３】
（第２の実施形態）
次に、図４を参照しながら、本発明の第２の実施の形態について説明する。本実施形態では、第１エミッタ障壁層１１５を共鳴トンネル構造とした構成について述べる。
【００３４】
上記第１の実施の形態では、デバイス構成を簡単にするために第１エミッタ障壁層１１５をＡｌＧａＮ単層としたが、電流増幅率を大きくするためには、共鳴トンネル構造を利用して負性抵抗領域を使用することが望まれる。本実施形態の半導体素子は、図１に示したｎ型ＡｌＧａＮ第２エミッタ障壁層１１６とベース層１０５の間に、共鳴トンネル構造を形成している。すなわち、ベース層１０５上にアンドープのＡｌＧａＮ第１スペーサ層（ｄ＝５ｎｍ、Ａｌ＝１０％）１０４ａ、アンドープのＡｌＮ第１障壁層（ｄ＝１ｎｍ）１０３ａ、アンドープのＩｎＧａＮ井戸層（ｄ＝１ｎｍ、Ｉｎ＝０〜３０％）１０９、アンドープのＡｌＮ第２障壁層（ｄ＝１ｎｍ）１０３ｂ、アンドープのＡｌＧａＮ第２スペーサ層（ｄ＝１０ｎｍ、Ａｌ＝１０％）１０４ｂが積層されている。
【００３５】
コレクタ層１０７、ベース層１０５およびエミッタ層１０２は、それぞれ、ｎ型半導体から構成されており、走行電荷は電子である。共鳴トンネル層は、エミッタ層１０２からベース層１０５の方の順に、アンドープＡｌＧａＮ第２スペーサ層１０４ｂよりもバンドギャップの大きい第１障壁層１０３ｂと、第１障壁層１０３ａよりもバンドギャップの小さい井戸層１０９と、井戸層１０９よりもバンドギャップの大きい第２障壁層１０３ｂと、第２障壁層１０３ｂよりもバンドギャップの小さい第１スペーサ層１０４ａとを含んでいる。
【００３６】
エミッタ層１０２にはエミッタ電極１１２が設けられ、第２スペーサ層１０４ｂおよびコレクタ接触層１０７上はその一部が露出され、それぞれベース電極１１１およびコレクタ電極１１０が設けられている。共鳴トンネル構造以外の層の膜厚やキャリア濃度は、実施の形態１と同様とした。
【００３７】
アンドープのＡｌＮ第１および第２障壁層１０３ａ，１０３ｂを成長する場合には、ＡｌＮとＧａＮの格子不整合による歪が大きいので通常では３次元成長を起こすために、Ａｌ原子と窒素原子を別々に時分割して供給しながら成長した。ＲＨＥＥＤで表面の平坦化を確認しながら成長中断を設けている。その結果、成長速度は中断時間も含めて０．２μｍ/ｈとした。
【００３８】
本実施の形態のホットエレクトロントランジスタにおいても、アンドープのＡｌＧａＮ第２スペーサ層１０４ｂからベース層１０５にかけて不純物を注入あるいは拡散して、ｎ型領域１１７を形成している。また、イオン注入時にベース層厚を２６ｎｍ、イオン注入あるいは拡散で形成するベースコンタクトのためのｎ型領域１１７のＳｉ濃度を２×１０18ｃｍ-3としてコレクタ障壁層１０６におけるＳｉ濃度を１０18ｃｍ-3以下になるようにするとともに、アンドープのＡｌＧａＮ第２スペーサ層１０４ｂの厚みを１０ｎｍとした。コレクタ障壁層１０６のＡｌ濃度は、トンネル電流が流れず大きなコレクタ・エミッタ電流が得られる１５％とし、第１および第２スペーサ層１０４のＡｌ濃度も１０％としており、発明のポイントは第１の実施形態に示したものと同様である。
【００３９】
この共鳴トンネル構造を有するホットエレクトロントランジスタは、ベース電圧を変化させた場合のエミッタ電流の変化量が極めて大きくなることを特徴としている。図１４に示したように、エミッタ電圧ＶEが0.9Ｖで、ベース電流が０ｍＡ付近において、ベース電流を-0.03ｍＡから0mAに変化させたときにコレクタ電流は0.2mAから1.0mAに変化しており、電流増幅率（コレクタ電流変化量／ベース電流変化量）は４０程度が得られた。
【００４０】
第１および第２の実施形態の変形として、ｎ型ＧａＮベース層１０５に０．１％から５％のＩｎを添加することにより、ベース電流が減少し、Ion／Ioff比が向上することがわかった。Inの添加により、混晶化による格子間隔の不均一性の増大により、ＬＯフォノンスペクトルが広がり、散乱の影響が抑制されたと考えられる。典型的には、２％程度Ｉｎを添加すればよい。０．１％未満では、Ｉｎ添加の効果が生じず、５％を超えるＩｎを添加した場合には、Ｉｎの濃度が局所的に変動するためにかえって電子の散乱が増大する。なお、Ionは、電流が流れ始めてピークを形成するときの値であり、Ioffはピークを形成後に電流値が低下した時の最低値である。ベース層105をバリスティック伝導している電子がＬＯフォノンにより散乱を受けた場合には、電子のエネルギーが低下して、コレクタに到達できなくなるために、ベース電流となりIoff値が増大する。その結果、Ion/Ioff比が低下することになる。
【００４１】
以上をまとめると、Ion/Ioff比を大きくするためには、ＧａＮ中にＩｎを添加することにより、ＧａＮ中のＩｎ濃度に揺らぎが生じて、格子の弾性乗数が局所的に非対称となり、ＬＯフォノンのエネルギーが分散して、電子のエネルギーとのカップリングが抑制される。その結果、バリスティック伝導している電子がLOフォノンにより散乱されにくくなることにより、Ion/Ioff比が向上するということになる。
【００４２】
なお、本発明の実施形態では、ｎ型半導体の材料系を用い、走行電荷として電子を用いたが、ｐ型半導体の材料系を用いて走行電荷として正孔を用いた場合、電子に比べて正孔の移動度が非常に低いゆえにバリスティック伝導が生じない。したがって、ｎ型半導体の材料系を用い、走行電荷として電子を用いることが望まれる。また、本発明の実施形態では、井戸層１０９としてＩｎＧａＮ、障壁層１０３としてＡｌＡｓにより構成されるものを例として示したが、電荷に対するエネルギー高さ異なる材料を組み合わせた他の材料系を用いることもできる。さらに、本発明の実施形態における半導体素子の基板としては、ＧａＮ基板だけでなく、上記化合物半導体により構成された半導体テンプレート、およびこれと格子定数の近いサファイアやシリコンなどの基板、あるいは絶縁性基板等を用いることができる。
【００４３】
また、本発明の半導体素子を構成する半導体材料としては、上述したように、ＧａＮ，ＡｌＮ，ＩｎＮ，ＢＮ等の３−５族化合物半導体、ＡｌＧａＮ，ＩｎＧａＮ等の３元混晶、および５族元素として窒素に加えて砒素やリンを含む４元混晶材料を用いることができる。なお、上記材料よりΓ−Ｌエネルギー間隔およびΓ−Ａエネルギー間隔が大きな半導体材料であれば、窒化物系半導体材料にはこだわらないが、現実的な側面を考慮すると、窒化物系半導体材料を用いることが好適である。
【００４４】
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
【産業上の利用可能性】
【００４５】
本発明によれば、作製が容易でかつ広い温度範囲で高速動作する半導体素子を提供することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態に係る半導体素子の概念図
【図２】本発明の第１の実施形態に係る半導体素子の結晶体の構造図
【図３】本発明の第１の実施形態に係る半導体素子の動作シミュレーションを行った素子構造の断面図
【図４】本発明の第２の実施形態に係る半導体素子の概念図
【図５】従来例の実施形態に係る半導体素子の概念図
【図６】ホットエレクトロントランジスタの動作原理を説明するエネルギーバンド構造を示す概念図
【図７】第１の実施形態にかかるベース膜厚を変化させたときの電流電圧特性を示す図
【図８】第１の実施形態にかかるコレクタ障壁層１０６内の不純物濃度を変化させたときの電流電圧特性を示す図
【図９】第１の実施形態にかかる不純物濃度プロファイルを示す図
【図１０】第１の実施形態にかかるアンドープエミッタ障壁層の厚みを変化させたときの電流電圧特性を示す図
【図１１】第１の実施形態にかかるコレクタ障壁層のＡｌ濃度を変化させたときの電流電圧特性を示す図
【図１２】第１の実施形態にかかるエミッタ障壁層のＡｌ濃度を変化させたときの電流電圧特性を示す図
【図１３】第１の実施形態にかかるベース電圧を変化させたときの電流電圧特性を示す図
【図１４】コレクタ電流およびエミッタ電流のベース電流依存性を示す図
【図１５】第１の実施の形態にかかる半導体素子の第１の製造方法を示す概念図
【図１６】第１の実施の形態にかかる半導体素子の第１の製造方法を示す概念図
【符号の説明】
【００４７】
１００      サファイア基板あるいはＧａＮ基板
１０１      ＧａＮ低温バッファ層あるいはＡｌＮ／ＧａＮ超格子層
１０２      ｎ型ＧａＮエミッタ層
１０３ａ    アンドープＡｌＮ障壁層（第１障壁層）
１０３ｂ    アンドープＡｌＮ障壁層（第２障壁層）
１０４ａ      アンドープＡｌＧａＮ第１スペーサ層
１０４ｂ      アンドープＡｌＧａＮ第１スペーサ層
１０５      ｎ型ＩｎＧａＮベース層
１０６      アンドープＡｌＧａＮコレクタ障壁層
１０７      ｎ型ＧａＮコレクタ層
１０９      アンドープＧａＮ井戸層
１１０      コレクタ電極
１１１      ベース電極
１１２      エミッタ電極
１１５      アンドープＡｌＧａＮ第１エミッタ障壁層
１１６      ｎ型ＡｌＧａＮ第２エミッタ障壁層
１１７      ｎ型領域、Si注入領域
１１８      Ｓｉ拡散領域
１１９      蒸着されたＳｉ
【図１】
2006019378.tif 000003
【図２】
2006019378.tif 000004
【図３】
2006019378.tif 000005
【図４】
2006019378.tif 000006
【図５】
2006019378.tif 000007
【図６】
2006019378.tif 000008
【図７】
2006019378.tif 000009
【図８】
2006019378.tif 000010
【図９】
2006019378.tif 000011
【図１０】
2006019378.tif 000012
【図１１】
2006019378.tif 000013
【図１２】
2006019378.tif 000014
【図１３】
2006019378.tif 000015
【図１４】
2006019378.tif 000016
【図１５】
2006019378.tif 000017
【図１６】
2006019378.tif 000018