(57)【要約】【課題】  導電膜の基材からの剥れを防止できるようにした実装基板の製造方法及び実装基板、半導体装置を提供する。【解決手段】    絶縁性の基材１０と、基材１０の表面５１と裏面５２とにそれぞれ形成されたランド４０とを有する実装基板５０の製造方法であって、ランド４０で覆われた基材１０の角部に剥離防止用スルーホールｈを形成し、この剥離防止用スルーホールｈに銅メッキ膜４５を形成する。従来例と比べて、外的応力や振動ストレスが集中し易い実装基板５０の角部において、基材１０の表裏面にそれぞれ形成されたランド４０の基材１０に対する接合強度を高めることができる。【選択図】      図１
2006173514.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性の基材と、前記基材の表面と裏面とにそれぞれ形成された導電膜とを有する実装基板の製造方法であって、
前記導電膜で覆われた前記基材の角部に貫通穴を形成する工程と、
前記貫通穴に、前記導電膜の前記基材からの剥離防止用に剥離防止膜を形成する工程と、を含むことを特徴とする実装基板の製造方法。
【請求項２】
前記絶縁性の基材が水平方向に複数個繋がった大判基材を切断して当該大判基材から該基材を分離する工程を含み、
前記貫通穴を形成する工程と、前記剥離防止膜を形成する工程とを、前記基材を分離する工程の前に行うことを特徴とする請求項１に記載の実装基板の製造方法。
【請求項３】
前記剥離防止膜は導電膜であり、
前記貫通穴を形成する工程は、
ドリルを用いて前記基材に回路用のスルーホールを形成する工程と並行して行い、
前記剥離防止膜を形成する工程は、
メッキ手段を用いて前記スルーホールの内壁に導電膜を形成する工程と並行して行う、ことを特徴とする請求項１又は請求項２に記載の実装基板の製造方法。
【請求項４】
絶縁性の基材と、
前記基材の表面と裏面とにそれぞれ形成された導電膜と、
前記導電膜で覆われた前記基材の角部に形成された貫通穴と、
前記導電膜の前記基材からの剥離防止用に前記貫通穴に形成された剥離防止膜と、を有することを特徴とする実装基板。
【請求項５】
請求項４に記載の実装基板と、
前記実装基板上に取り付けられたＩＣチップと、
前記実装基板上に取り付けられて前記ＩＣチップを覆うシールドケースとを有し、
前記シールドケースは、前記貫通穴よりも平面視で前記基材の内側に入った前記導電膜上に接合されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板の製造方法及び実装基板、半導体装置に関し、特に、銅箔等からなるランドとプリプレグ等からなる基材との層間剥離を防止する技術に関する。
【背景技術】
【０００２】
従来から、高周波信号を扱う半導体装置では、ＩＣチップを載せた実装基板上にシールドケースを設け、シールドケースの内側から外側へ電磁ノイズが洩れないようにする（又は、シールドケースの外側から内側へ電磁ノイズが入らないようにする）構造が知られている（例えば、特許文献１参照。）。また、このような半導体装置は、例えば車載用ＧＰＳや、無線ＬＡＮ等の筐体内に取り付けられて使用されている。
【０００３】
図８は、従来例に係る半導体装置２００の構成例を示す斜視図である。図８に示すように、この半導体装置２００は、実装基板１５０と、この実装基板１５０上に取り付けられたＣＰＵ６０と、ロジックＩＣ７０と、シールドケース８２，８４とを含んだ構成となっている。ＣＰＵ６０とロジックＩＣ７０は、それぞれ高周波入出力信号を扱う高周波デバイスである。また、シールドケース８２，８４は金属製のケースであり、高周波デバイスをその上側から被覆するようになっている。このシールドケース８２は実装基板１５０の表面に、シールドケース８４は実装基板１５０の裏面にそれぞれ設けられている。
【０００４】
図９（Ａ）及び（Ｂ）は、実装基板１５０の構成例を示す平面図と、Ｃ−Ｃ´矢視断面図である。図９（Ａ）及び（Ｂ）に示すように、実装基板１５０は、基材１１０と、銅箔１２０と、ソルダーレジスト１３０とを含んだ構成となっている。また、基材１１０の角部では、ソルダーレジスト１３０下から銅箔が露出している。このソルダーレジスト１３０下から露出した銅箔をランド１４０と呼ぶ。
【０００５】
このランド１４０上にシールドケース８２，８４の角部が平面視で重ね合わせられており、はんだ１３５によって、シールドケース８２，８４の角部がランド１４０上に固定されている。図示しないが、このシールドケース８２，８４はその四隅が、はんだ１３５によってランド１４０に固定されている。
【特許文献１】特開平８−１１６０２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上述した半導体装置２００では、その実装基板１５０やシールドケース８２，８４に継続的に振動を与えたり（振動ストレスの付加）、修理や検査の目的で実装基板１５０からシールドケース８２，８４を外したり（外的応力の付加）すると、振動ストレスや外的応力が実装基板１５０の角部に集中してしまい、基材１１０からランド１４０が剥れてしまうことが多い、という問題があった。
【０００７】
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、導電膜の基材からの剥れを防止できるようにした実装基板の製造方法及び実装基板、半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
〔発明１〕上記目的を達成するために、発明１の実装基板の製造方法は、絶縁性の基材と、前記基材の表面と裏面とにそれぞれ形成された導電膜とを有する実装基板の製造方法であって、前記導電膜で覆われた前記基材の角部に貫通穴を形成する工程と、前記貫通穴に、前記導電膜の前記基材からの剥離防止用に剥離防止膜を形成する工程と、を含むことを特徴とするものである。
【０００９】
ここで、絶縁性の基材とは、例えばガラスクロス入りのプリプレグである。また、導電膜とは、例えば、銅箔である。
発明１の実装基板の製造方法によれば、従来例と比べて、外的応力や振動ストレスが集中し易い実装基板の角部において、基材の表面と裏面とにそれぞれ形成された導電膜の基材に対する接合強度を高めることができ、これら導電膜の基材からの剥れを防止することができる。
【００１０】
〔発明２〕発明２の実装基板の製造方法は、発明１の実装基板の製造方法において、前記絶縁性の基材が水平方向に複数個繋がった大判基材を切断して当該大判基材から該基材を分離する工程を含み、前記貫通穴を形成する工程と、前記剥離防止膜を形成する工程とを、前記基材を分離する工程の前に行うことを特徴とするものである。
このような構成であれば、複数個の基材を一枚の基材として取り扱うことができるので、貫通穴を形成する工程と、剥離防止膜を形成する工程とを効率的に行うことが可能である。
【００１１】
〔発明３〕発明３の実装基板の製造方法は、発明１又は発明２の実装基板の製造方法において、前記剥離防止膜は導電膜であり、前記貫通穴を形成する工程は、ドリルを用いて前記基材に回路用のスルーホールを形成する工程と並行して行い、前記剥離防止膜を形成する工程は、メッキ手段を用いて前記スルーホールの内壁に導電膜を形成する工程と並行して行う、ことを特徴とするものである。
このような構成であれば、新らたな工程の追加はないので、製造コストの増大を抑えることができる。
【００１２】
〔発明４〕発明４の実装基板は、絶縁性の基材と、前記基材の表面と裏面とにそれぞれ形成された導電膜と、前記導電膜で覆われた前記基材の角部に形成された貫通穴と、前記導電膜の前記基材からの剥離防止用に前記貫通穴に形成された剥離防止膜と、を有することを特徴とするものである。
このような構成であれば、従来例と比べて、外的応力や振動ストレスが集中し易い実装基板の角部において、基材の表面と裏面とにそれぞれ形成された導電膜の基材に対する接合強度を高めることができ、これら導電膜の基材からの剥れを防止することができる。
【００１３】
〔発明５〕発明５の半導体装置は、発明４の実装基板と、前記実装基板上に取り付けられたＩＣチップと、前記実装基板上に取り付けられて前記ＩＣチップを覆うシールドケースとを有し、前記シールドケースは、前記貫通穴よりも平面視で前記基材の内側に入った前記導電膜上に接合されていることを特徴とするものである。
このような構成であれば、発明４の実装基板が応用されるので、導電膜の基材からの剥れを防止することができるようにした半導体装置を提供することが可能である。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しながら、本発明に係る実装基板の製造方法及び実装基板、半導体装置について説明する。
図１は、本発明の実施形態に係る半導体装置１００の構成例を示す斜視図である。図１に示すように、この半導体装置１００は、実装基板５０と、この実装基板５０上に取り付けられたＣＰＵ６０と、ロジックＩＣ７０と、シールドケース８２，８４とを含んだ構成となっている。
【００１５】
ＣＰＵ６０とロジックＩＣ７０は、それぞれ高周波入出力信号を扱う高周波デバイスである。これら高周波デバイス間には、複数本の配線２２（上層配線、中間配線又は下層配線等）が形成されている。このようなＣＰＵ６０とロジックＩＣ７０は、実装基板５０の表面５１と裏面５２にそれぞれ取り付けられている。これら実装基板５０の表面５１に取り付けられたＣＰＵ６０及びロジックＩＣ７０と、裏面５２に取り付けられたＣＰＵ６０及びロジックＩＣ７０は、例えば回路用スルーホールを介して電気的に接続されている。
【００１６】
また、シールドケース８２，８４は金属製のケースであり、ＣＰＵ６０やロジックＩＣ７０、配線２２や回路用スルーホールをその上側から覆うようになっている。このシールドケース８２，８４の形状は平面視で矩形であり、その大きさは例えば実装基板５０よりもやや小さい程度である。図１に示すように、シールドケース８２は実装基板５０の表面５１に、シールドケース８４は実装基板５０の裏面５２にそれぞれ取り付けられている。
【００１７】
図２（Ａ）及び（Ｂ）は、実装基板５０の構成例を示す平面図と、Ａ−Ａ´矢視断面図である。
図２（Ｂ）に示すように、この実装基板５０は、基材１０と、この基材１０の表面と裏面とに形成された上層又は下層配線用の銅箔２０と、基材１０中に設けられた中間配線用の銅箔（図示せず）と、基材１０上又は銅箔２０上に塗布されたソルダーレジスト３０と、銅箔２０と基材１０及び、銅箔２０と基材１０との剥離を防止するための剥離防止用スルーホールｈと、上層及び下層配線間の電気的接合を目的とした回路用スルーホールＨ等、を含んだ構成となっている。
【００１８】
これらの中で、基材１０は、例えばガラスクロス入りのプリプレグである。この基材１０の平面視での形状は矩形である。また、剥離防止用スルーホールｈの内壁と、回路用スルーホールＨの内壁には、メッキ手段による銅メッキ膜４５がそれぞれ形成されている。
ここで、剥離防止用スルーホールｈの内壁に形成された銅メッキ膜４５は、基材１０の表面に形成された銅箔２０と、裏面に形成された銅箔２０とを繋いで、これら両銅箔２０の基材１０からの剥離防止を目的として形成されたものである。上層及び下層配線間の電気的接合を目的としたものではない。
【００１９】
また、図２（Ａ）に示すように、基材１０の角部近傍であって、剥離防止用スルーホールｈよりも平面視で内側に入った部分の銅箔（以下で、この部分を「ランド」という）４０上にシールドケース８２，８４はそれぞれ接合されている。これらシールドケース８２，８４とランド４０との接合は、それぞれはんだ３５によってなされている。
次に、この実装基板５０の製造方法について説明する。
【００２０】
図３（Ａ）〜図４（Ｃ）は、本発明の実施形態に係る実装基板５０の製造方法を示す工程図である。図３（Ａ）〜図４（Ｃ）において、右側の図は実装基板５０の角部及びその近傍を示す平面図である。また、左側の図は、その右側の図におけるＢ−Ｂ´矢視断面図である。
図３（Ａ）に示すように、まず始めに、表面５１と裏面５２とにそれぞれ銅箔２０が形成された基材１０が水平方向に複数個繋がった大判基材（図示せず）を用意する。この大判基材を構成する基材１０の厚さは例えば１［ｍｍ］程度、銅箔２０の厚さは例えば９〜７０［μｍ］程度である。図３（Ａ）〜図４（Ｃ）では、作図の都合から基材１０のみを示す。
【００２１】
次に、図３（Ｂ）に示すように、ドリル９１を用いて、銅箔２０を含む基材１０に剥離防止用スルーホールｈと、回路用スルーホールＨとをそれぞれ形成する。剥離防止用スルーホールｈと回路用スルーホールＨは、銅箔２０で覆われた基材１０の表面５１と裏面５２との間を繋ぐ貫通穴であり、例えば同一種類のドリル９１を用いて、同一の開口径に形成される。開口径（直径）は、例えば０．３［ｍｍ］程度である。
【００２２】
次に、図３（Ｃ）に示すように、剥離防止用スルーホールｈの内壁と、回路用スルーホールＨの内壁にそれぞれ銅メッキ膜４５を形成する。この銅メッキ膜４５の形成は、例えば無電解メッキ法により行う。銅メッキ膜４５の厚さはほぼ同一であり、例えば４〜２０［μｍ］程度である。
次に、図４（Ａ）に示すように、基材１０の両面に形成された銅箔２０に対してイメージングを行う。即ち、ドライフィルム化したレジストパターンを銅箔２０上にそれぞれ形成し、このレジストパターンをマスクに銅箔２０のエッチングを行う。エッチャントは、例えばアンモニア水溶液である。これにより、基材１０上に上層配線及び下層配線と、ランド４０とが形成される。
【００２３】
次に、図４（Ｂ）に示すように、剥離防止用スルーホールｈの開口面及びその近傍と、回路用スルーホールＨの開口面及びその近傍とを除いて、基材１０の表面５１と裏面５２とにそれぞれソルダーレジスト３０を形成する。そして、図４（Ｃ）に示すように、ソルダーレジスト３０下から露出した銅箔２０に表面処理を施す。この表面処理は銅箔の酸化を防止することを目的としたものであり、その処理内容はプリフラックス仕上げ／無電解フラッシュ金仕上げ／半田レベラー仕上げ／等である。
【００２４】
その後、基材１０が水平方向に複数個繋がった大判基材を切断して、この大判基材から基材を分離する。基材１０の分離は、例えば所定の金型を用いた型抜きにより行う。このようにして、実装基板５０を完成させる。
その後、この実装基板５０の両面にＣＰＵ６０（図１参照。）とロジックＩＣ７０（図１参照。）等を取り付け、これら高周波デバイスを覆うようにして実装基板５０の両面にそれぞれシールドケース８２，８４（図１参照。）を配置する。次に、この実装基板５０の４つの角部近傍にそれぞれ設けられたランド４０とシールドケース８２，８４の角部とをそれぞれ平面視で重ね合わせる。そして、重ね合わせたシールドケース８２，８４の角部とランド４０とをはんだ３５（図２（Ａ）参照。）でそれぞれ接合する。これにより、図１に示した半導体装置１００を完成させる。
【００２５】
このように、本発明の実施形態に係る半導体装置１００によれば、従来例と比べて、外的応力や振動ストレスが集中し易い実装基板５０の角部において、実装基板５０の表面５１と裏面５２とにそれぞれ形成されたランド４０の基材１０に対する接合強度を高めることができ、これらランド４０の基材１０からの剥れを防止することができる。
即ち、ランド４０とシールドケース８２，８４との接合箇所に、外的応力や振動ストレスが集中して印加されても、ランド４０と基材１０との両層の界面での層間剥離が発生しなくなくなる。従来から、実装基板に回路用スルーホールは設けられていたが、この回路用スルーホールＨは上層及び下層配線間の電気的接合を目的としたものであり、この回路用スルーホールＨが外的応力や振動ストレスが集中する実装基板の角部に設けられることはなかった。
【００２６】
また、シールドケース８２，８４を製品（ＧＰＳ装置や、無線ＬＡＮ等）の筐体に直接取り付けても、半導体装置１００の重みによる層間剥離の心配がない。従って、筐体に対する固定用のネジ穴を実装基板５０に設ける必要がない。
剥離防止用スルーホールｈはネジ穴よりも開口径が小さいので、ネジ穴を形成する場合と比べて、配線２２基板の大きさを小さくすることが可能である。また、その構造上の制約も少なくすることが可能である（配線２２レイアウトの自由度を高めることが可能である。）。
【００２７】
さらに、この実施形態では、剥離防止用スルーホールｈを回路用スルーホールＨと共に形成しているので、新らたな工程の追加がなく、製造コストの増大を抑えることができる。
この実施形態では、基材１０が本発明の絶縁性の基材」に対応し、ランド４０が本発明の「導電膜」に対応している。また、剥離防止用スルーホールｈが本発明の「貫通穴」に対応し、銅メッキ膜４５が本発明の「剥離防止膜」に対応している。さらに、回路用スルーホールＨが本発明の「回路用のスルーホール」に対応し、ＣＰＵ６０とロジックＩＣ７０とが本発明の「ＩＣチップ」に対応している。
【００２８】
なお、この第１実施形態では、実装基板５０の四隅に剥離防止用スルーホールｈをそれぞれ１個ずつ形成することについて説明した。しかしながら、その個数は１個ずつに限られることはない。例えば、図５に示すように、実装基板５０´の四隅に剥離防止用スルーホールｈをそれぞれ２個ずつ形成しても良い。このような構成であれば、実装基板５０´の角部において、表裏面にそれぞれ形成されたランド４０同士を繋ぐ銅メッキ膜４５の面積を増やすことが可能であり、これらランド４０の基材１０に対する接合強度をさらに高めることが可能である。
【００２９】
また、上述の実施形態では、剥離防止用スルーホールｈの平面視での形状が円形である場合について説明したが、その形状は円形に限定されることはなく、例えば半円形や扇型でも良い。さらに、図６に示すように、この扇型のスルーホールｈ´は、実装基板５０の外周に直接臨んでいても良い。図６において、剥離防止用スルーホールｈ´の内壁には銅メッキ膜４５が形成されており、この銅メッキ膜４５によって実装基板５０´´の表面５１と裏面５２とにそれぞれ形成されたランド４０が繋がれている。以下、この図６に示す実装基板５０´´の製造方法について説明する。
【００３０】
図７（Ａ）及び（Ｂ）は、実装基板５０´´の製造方法を示す工程図である。図７（Ａ）において、ソルダーレジスト３０下から露出した銅箔２０に表面処理を施す工程（図４（Ｃ）参照。）までは、上述した実施形態と同じであるから、その説明は省略する。
図７（Ａ）では、所定の金型を用いて、ランド４０やソルダーレジスト３０等が形成された基材１０を型抜きする。型抜きの形状は矩形であり、例えば図７（Ａ）の破線で示すように、型抜きされる矩形の角部と剥離防止用スルーホールｈの中心とを重ね合わせて、基材１０の周縁部を取り除く。また、この型抜き（周縁部の除去）と同時に、この基材１０の大判基材からの分離を行う。
【００３１】
このような方法によって、図７（Ｂ）に示すような実装基板５０´´を完成させる。この実装基板５０´´では、剥離防止用スルーホールｈ´の平面視での形状は円形ではなく、扇形である。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に係る半導体装置１００の構成例を示す図。
【図２】実装基板５０の構成例を示す図。
【図３】実装基板５０の製造方法（その１）を示す図。
【図４】実装基板５０の製造方法（その２）を示す図。
【図５】本発明の実施形態に係る実装基板５０´の構成例を示す図。
【図６】本発明の実施形態に係る実装基板５０´´の構成例を示す図。
【図７】実装基板５０´´の製造方法を示す図。
【図８】従来例に係る半導体装置２００の構成例を示す図。
【図９】従来例に係る実装基板１５０の構成例を示す図。
【符号の説明】
【００３３】
１０  基材、２０  銅箔、２２  配線、３０  ソルジャーレジスト、３５  はんだ、４０  ランド、４５  銅メッキ膜、５０，５０´，５０´´  実装基板、５１  表面、５２  裏面、６０  ＣＰＵ、７０  ロジックＩＣ、８２，８４  シールドケース、９１  ドリル、１００  半導体装置、ｈ，ｈ´  剥離防止用スルーホール、Ｈ  回路用スルーホール
【図１】
2006173514.tif 000003
【図２】
2006173514.tif 000004
【図３】
2006173514.tif 000005
【図４】
2006173514.tif 000006
【図５】
2006173514.tif 000007
【図６】
2006173514.tif 000008
【図７】
2006173514.tif 000009
【図８】
2006173514.tif 000010
【図９】
2006173514.tif 000011