(57)【要約】【課題】  実装面積と部品点数を低減し、１個あたりのパワー半導体への高熱化を防止できる半導体装置を得る。【解決手段】  本発明の半導体装置は、半導体基板１の第１主面からコレクタ層20まで達し絶縁体21で埋め込まれた第２トレンチ溝11と、第２トレンチ溝によって「ロ」の字状領域に囲まれた２つの領域12,13と、第１主面の領域12,13の外縁と第１トレンチ溝との間に設けたｐバッファ層23と、エミッタ領域17上とエミッタ電極19とで構成された縦型半導体である第１絶縁ゲート型バイポーラトランジスタおよび第２絶縁ゲート型バイポーラトランジスタと、第２主面から２つの「ロ」の字状領域を囲むようにｐバッファ層に達する絶縁体で埋め込まれた「日」の字状の第３トレンチ溝22とを備えたものである。【選択図】    図２
2006173296.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方面の第１主面および他方面の第２主面に形成され、前記第１主面の表面層に形成したベース領域と、前記第１主面の表面から前記半導体基板のｎ-ドリフト領域に達する第１トレンチ溝と、前記ベース領域の表面層に形成され前記第１トレンチ溝の側面と接し、選択的に形成されたエミッタ領域と、前記第１トレンチ溝の表面に形成されたゲート絶縁膜と、前記第１トレンチ溝を埋め込むようにゲート絶縁膜上に形成されたゲート電極と、前記エミッタ領域上および露出した前記ベース領域上に形成されたエミッタ電極と、前記第２主面の表面層全域に形成されたコレクタ領域と、前記コレクタ領域の表面に形成されたコレクタ電極とを具備する半導体装置において、
前記半導体基板の第１主面から前記コレクタ層まで達し絶縁体で埋め込まれた第２トレンチ溝と、前記第２トレンチ溝によって「ロ」の字状領域に囲まれた２つの領域と、前記第１主面の領域の外縁と前記第１トレンチ溝との間に設けたｐバッファ層と、前記エミッタ領域上と前記エミッタ電極とで構成された縦型半導体である第１絶縁ゲート型バイポーラトランジスタおよび第２絶縁ゲート型バイポーラトランジスタと、前記第２主面から２つの前記「ロ」の字状領域を囲むように前記ｐバッファ層に達する絶縁体で埋め込まれた「日」の字状の第３トレンチ溝とを具備することを特徴とする半導体装置。
【請求項２】
前記第３トレンチ溝によって囲まれた領域が少なくとも２つであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３トレンチ溝によって囲まれた領域が、縦型半導体のＩＧＢＴまたはバイポーラトランジスタまたはダイオードであることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第３トレンチ溝によって囲まれた領域が、横型半導体のＩＧＢＴ、バイポーラトランジスタまたはダイオードであることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記第３トレンチ溝によって囲まれた領域が、縦型半導体と横型半導体であるＩＧＢＴ、バイポーラトランジスタまたはダイオードであることを特徴とする請求項１または２に記載の半導体装置。
【請求項６】
半導体基板の一方面の第１主面および他方面の第２主面に形成するもので、前記第１主面の表面層にベース領域を形成する工程と、前記第１主面の表面から前記半導体基板に達する第１トレンチ溝を形成する工程と、前記ベース領域の表面層に前記第１トレンチ溝を形成しその側面と接し、かつ選択的にエミッタ領域を形成する工程と、前記第１トレンチ溝の表面にゲート絶縁膜を形成する工程と、前記第１トレンチ溝を埋め込むようにゲート絶縁膜上に形成されたゲート電極を形成する工程と、前記エミッタ領域上および露出した前記ベース領域上にエミッタ電極を形成する工程と、前記第２主面の表面層全域にコレクタ領域を形成する工程と、前記コレクタ領域の表面にコレクタ電極を形成する工程とを具備する半導体装置において、
前記半導体基板の第１主面から前記コレクタ層まで達し絶縁体で埋め込まれた第２トレンチ溝を形成する工程と、前記第２トレンチ溝によって「ロ」の字状領域に囲まれた２つの領域を形成する工程と、前記第１主面の領域の外縁と前記第１トレンチ溝との間に設けたｐバッファ層を形成する工程と、前記エミッタ領域上と前記エミッタ電極とで構成された縦型半導体の第１絶縁ゲート型バイポーラトランジスタおよび第２絶縁ゲート型バイポーラトランジスタを形成する工程と、前記第２主面から２つの前記「ロ」の字状領域を囲むように前記ｐバッファ層に達する絶縁体で埋め込まれた「日」の字状の第３トレンチ溝を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換に用いられる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、電力変換に用いられインバータの回路を図３０に示す。この回路はＩＧＢＴ(Insulated Gate Bipolar Transistor)などの縦型パワー半導体２７とフリーホイールダイオード２８を１組として合計６組で構成されている。これらの組を回路基板２９上に実装した配線構造を図３１に示す。この実装方法では、ＩＧＢＴなどの縦型パワー半導体３０および縦型パワー半導体のフリーホイールダイオード３１は、それぞれ個別に回路基板２９のパターン３２上に実装され、ワイヤボンディング３３によって配線される。またＩＧＢＴなどの縦型パワー半導体３０のゲート端子３４は、ドライブＩＣ ３５に接続されている。このような従来のインバータ回路の縦型パワー半導体の実装方法では、ＩＧＢＴまたはバイポーラトランジスタとフリーホイールダイオードはそれぞれ個別に回路基板のパターン上に実装されるため実装面積が広くなっていた。またパワー半導体の小型化によって、スイッチング動作時のパワー半導体自身の発熱で高温化するため、パワー半導体とパターンの間に熱伝導の高い金属板ヒートスプレッダを必要とし部品点数および工程の増加する問題があった。
この対策として、縦型パワー半導体と横型半導体で構成された制御回路間にガードリング層や終端層を用いて絶縁領域を形成し、同一半導体基板内に作りこむことで上記の問題とコストの問題の解決をはかっているものがある（例えば、特許文献１）。
また、半導体基板の底面と、となりあう横型パワー半導体の間に絶縁層を形成することで、横型パワー半導体を個別に動作させることを提案しているものがある（例えば、特許文献２）。
【特許文献１】特開平１０−２５６５４２（第６項  図２）
【特許文献２】特許２７８８２６９    （第８項  図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１でおよび特許文献２の手法では、複数の縦型パワー半導体を同一半導体基板に形成し、独立してスイッチング動作させることができず、パワー半導体の小型化によるパワー半導体自身の高熱化とその熱による制御回路の熱暴走の可能性を含んでいる。
本発明はこのような問題点に鑑みてなされたものであり、従来個別に実装していた複数の縦型パワー半導体と横型パワー半導体および横型半導体で構成された制御回路を、それぞれ個別に動作できるように単一の半導体基板内に作りこみ、実装面積と部品点数を低減し、ひとつのパワー半導体の発熱を半導体基板全体に発散し１個あたりのパワー半導体への高熱化を防止できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記問題を解決するため、本発明は、次のようにしたものである。
請求項１に記載の発明は、半導体基板の一方面の第１主面および他方面の第２主面に形成され、前記第１主面の表面層に形成したベース領域と、前記第１主面の表面から前記半導体基板に達する第１トレンチ溝と、前記ベース領域の表面層に形成され前記第１トレンチ溝の側面と接し、選択的に形成されたエミッタ領域と、前記第１トレンチ溝の表面に形成されたゲート絶縁膜と、前記第１トレンチ溝を埋め込むようにゲート絶縁膜上に形成されたゲート電極と、前記エミッタ領域上および露出した前記ベース領域上に形成されたエミッタ電極と、前記第２主面の表面層全域に形成されたコレクタ領域と、前記コレクタ領域の表面に形成されたコレクタ電極とを具備する半導体装置において、
前記半導体基板の第１主面から前記コレクタ層まで達し絶縁体で埋め込まれた第２トレンチ溝と、前記第２トレンチ溝によって「ロ」の字状領域に囲まれた２つの領域と、前記第１主面の領域の外縁と前記第１トレンチ溝との間に設けたｐバッファ層と、前記エミッタ領域上と前記エミッタ電極とで構成された縦型半導体である第１絶縁ゲート型バイポーラトランジスタおよび第２絶縁ゲート型バイポーラトランジスタと、前記第２主面から２つの前記「ロ」の字状領域を囲むように前記ｐバッファ層に達する絶縁体で埋め込まれた「日」の字状の第３トレンチ溝とを具備したものである。
請求項２に記載の発明は、前記第３トレンチ溝によって囲まれた領域をなくとも２つとしたものである。
請求項３に記載の発明は、前記第３トレンチ溝によって囲まれた領域を縦型半導体のＧＢＴまたはバイポーラトランジスタまたはダイオードとしたものである
請求項４に記載の発明は、前記第３トレンチ溝によって囲まれた領域を横型半導体のＧＢＴまたはバイポーラトランジスタまたはダイオードとしたものである。
請求項５に記載の発明は、前記第３トレンチ溝によって囲まれた領域を、縦型半導体と横型半導体のＩＧＢＴまたはバイポーラトランジスタまたはダイオードとしたものである。
請求項６に記載の発明は、半導体基板の一方面の第１主面および他方面の第２主面に形成するもので、前記第１主面の表面層にベース領域を形成する工程と、前記第１主面の表面から前記半導体基板に達する第１トレンチ溝を形成する工程と、前記ベース領域の表面層に前記第１トレンチ溝を形成しその側面と接し、かつ選択的にエミッタ領域を形成する工程と、前記第１トレンチ溝の表面にゲート絶縁膜を形成する工程と、前記第１トレンチ溝を埋め込むようにゲート絶縁膜上に形成されたゲート電極を形成する工程と、前記エミッタ領域上および露出した前記ベース領域上にエミッタ電極を形成する工程と、前記第２主面の表面層全域にコレクタ領域を形成する工程と、前記コレクタ領域の表面にコレクタ電極を形成する工程とを具備する半導体装置において、前記半導体基板の第１主面から前記コレクタ層まで達し絶縁体で埋め込まれた第２トレンチ溝を形成する工程と、前記第２トレンチ溝によって「ロ」の字状領域に囲まれた２つの領域を形成する工程と、前記第１主面の領域の外縁と前記第１トレンチ溝との間に設けたｐバッファ層を形成する工程と、前記エミッタ領域上と前記エミッタ電極とで構成された縦型半導体の第１絶縁ゲート型バイポーラトランジスタおよび第２絶縁ゲート型バイポーラトランジスタを形成する工程と、前記第２主面から２つの前記「ロ」の字状領域を囲むように前記ｐバッファ層に達する絶縁体で埋め込まれた「日」の字状の第３トレンチ溝を形成する工程とを具備するものである。
【発明の効果】
【０００５】
請求項１、２および６に記載の発明によると、ひとつの半導体基板に２つの縦型パワー半導体を作りこむことができ、それぞれを個別にスイッチング動作させることができるので、従来複数のパワー半導体が実装されていたインバータやサーボ用のパワーデバイスを小型化でき、また１つのパワー素子のスイッチングによる発熱を半導体基板全体に拡散できるため熱集中による暴走を防ぐことが可能となる。
請求項３および４に記載の発明によると、縦型パワー半導体のＩＧＢＴまたはバイポーラトランジスタまたはダイオードを作りこむことができるので、従来複数のパワー半導体が実装されていたインバータやサーボ用のパワーデバイスを小型化でき、また１つのパワー素子のスイッチングによる発熱を半導体基板全体に拡散できるため熱集中による暴走を防ぐことが可能となる。
請求項５に記載の発明によると、縦型パワー半導体と横型パワー半導体のＩＧＢＴまたはバイポーラトランジスタまたはダイオードを作りこむことができるので、異なる構造のパワー半導体同士で構成されたパワーデバイスなど電気回路を小型することができ、また１つのパワー素子のスイッチングによる発熱を半導体基板全体に拡散できるため熱集中による暴走を防ぐことが可能となる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の方法の具体的実施例について、図に基づいて説明する。
【実施例１】
【０００７】
本発明の実施例１の半導体装置を図１に示す。図において、１は半導体基板、２はｎ型半導体基板１の一方の面である第１主面、３はｎ型半導体基板１の他方の面である第２主面、１１は第２トレンチ溝、１２はＡ領域、１３はＢ領域、１４は第１トレンチ溝、２２は第３トレンチ溝、２５は中央耐圧領域、２６は外縁耐圧領域である。
図２は、図１のＡ-Ａ’面からみた断面図で、この半導体装置がトレンチゲート型バイポーラトランジスタ構造のパワー半導体である。図において、１０はｎドリフト領域、１１は第２トレンチ溝、１２はＡ領域、１３はＢ領域、１４は第１トレンチ溝、１５はゲート酸化膜（絶縁膜）、１６はｐベース領域、１７はｎエミッタ領域、１８はゲート電極、１９はエミッタ電極、２０はｐコレクタ領域、２１は絶縁体、２２は第３トレンチ溝、２３はｐバッファ領域、２４はコレクタ電極である。
ｎ型半導体基板１の第１主面２に「ロ」字状の第２トレンチ溝１１と、裏面である第２主面３から「日」字上の第３トレンチ溝２２が形成されており、「日」字の中に入るように「ロ」字状の第２トレンチ溝１１が形成されている。ＩＧＢＴ、バイポーラトランジスタ、フリーホイールダイオードなど縦型パワー半導体を第２トレンチ溝１１で囲まれたＡ領域１２およびＢ領域１３を形成し、それぞれのパワー半導体間の耐圧は、第２トレンチ溝１１と第３トレンチ溝２２によって構成される中央耐圧領域２５と外縁耐圧領域２６によって維持されている。
【０００８】
未拡散層としてｎ-ドリフト層１０を持つｎ型半導体基板１に、第２トレンチ溝２で囲まれたＡ領域１２およびＢ領域１３の第１主面に第１トレンチ溝１４を形成し、この第１トレンチ溝１４の側壁と底面にゲート酸化膜１５を形成し、この第１トレンチ溝１４に挟まれるｎ型半導体基板１の第１主面２の表面層にｐベース領域１６を形成し、このｐベース領域１６の第１主面側の表面に、第１トレンチ溝１４と接するように選択的にｎエミッタ領域１７を形成し、前記第１トレンチ溝１４のゲート酸化膜１５上にゲート電極１８となるポリシリコンを充填し、ｎエミッタ領域１７上にエミッタ電極１９を形成する。
第２トレンチ溝１１は、Ａ領域１２およびＢ領域１３を囲むように、かつ第２主面のｐコレクタ領域２０に達するまで形成される。その内部には絶縁体２１が充填されている。絶縁体２１は、ＳｉＯ2やＳｉ3Ｎ4など他の絶縁体の使用も可能である。
第３トレンチ溝２２は、第２主面３からｐバッファ領域２３に到達するまで深さで、第２トレンチ溝１１の外周を囲むように形成する。また第２主面３の全体にコレクタ電極２４を形成する。
第２トレンチ溝１１と第３トレンチ溝２２によってＡ領域１２とＢ領域１３の間に中央耐圧領域２５を、ｎ型半導体基板１の周囲に外縁耐圧領域２６を形成する。
【０００９】
つぎに、本発明の半導体装置の製造方法について、図３から図２２を用いて説明する。
図３から図７において、３７は初期酸化膜、３８は開口部、３９はボロンソース、４０はボロンガラスである。
（１）未拡散層がｎ-ドリフト層１０であるｎ型半導体基板１ａ（ＦＺウェハ）の表面の第１主面２に初期酸化膜３７を形成し、ｐバッファ領域を形成する領域上を選択的にエッチングし開口部３８を形成する（図３）。
（２）次に、ボロンソース３９を塗布し（図４）、１２００℃以上の温度においてボロンを拡散してｐバッファ領域２３を形成する（図５）。
（３）ボロンガラス４０を除去後、第１主面に酸化膜を塗布しｐベース領域１６を形成する領域を選択的にエッチングし開口部３８を形成する（図６）。
（４）ｐバッファ領域２３を形成と同様に、ボロンソース３９を塗布後、１２００℃以上の温度においてボロンを拡散してｐベース領域１６を形成し（図７）、その後、図７のボロンガラス４０を除去する（図８）。
（５）ついで、ＲＩＥ(Reactive Ion Etching)プロセス、またはドライエッチングプロセスなどを用いて第１主面２側から図９に示すように「ロ」字型に第２トレンチ溝１１を形成し（図１０）、第２トレンチ溝１１内を埋めるように絶縁体２１を堆積させる（図１１）。絶縁体２１は、ＳｉＯ2やＳｉ3Ｎ4など他の絶縁体の使用も可能である。
（６）第１主面２上に堆積した絶縁体２１は、例えばＣＭＰ(Chemical Mechanical Polishing)プロセスによって除去する（図１２）。
（７）第２トレンチ溝１１の形成と同様に、ＲＩＥ(Reactive Ion Etching)プロセス、またはドライエッチングプロセスなどを用いて第１主面２側からｐベース領域１６を貫くように第１トレンチ溝１４を形成し（図１３）、第１トレンチ溝１４の表面にゲート酸化膜１５を形成する（図１４）。第１主面２上のゲート酸化膜１５を除去後、第１トレンチ溝１４の表面のゲート酸化膜１５を介して第１トレンチ溝１４にポリシリコンを充填しゲート電極１８を形成する。その後、ｎエミッタ領域１７を形成する（図１５）。
（８）次に層間絶縁膜４１を形成し、エミッタ電極１９を形成する（図１６）。
（９）次に、第２主面３にｐバッファ領域２３と同じ手法でｐコレクタ領域２０を形成する（図１７）。
（１０）ついで、第１トレンチ溝および第２トレンチ溝と同様の手法で第２主面３からｐバッファ領域２３に達する第３トレンチ溝２２を形成し（図１８）、第３トレンチ溝２２内を埋めるように絶縁体２１を堆積させる（図１９）。第３トレンチ溝２２は、第２主面３から見た時「日」字形状となる（図２０）。
（１１）つづいて第２主面３上に堆積した絶縁体２１は、例えばＣＭＰ(Chemical Mechanical Polishing)プロセスによって除去する（図２１）。
（１２）次に蒸着またはスパッタによってコレクタ電極２４を形成しウェハをチップ化する。そうすると、個別にスイッチング動作させることができる２つのトレンチゲート型バイポーラトランジスタを組み込んだ半導体が製造される（図２２）。
【００１０】
このようにして作製された半導体装置の中央耐圧領域２５および外縁耐圧領域２６の拡大断面を図２３および図２４示す。図において、４１〜４６はダイオードである。
中央耐圧領域２５には、第２トレンチ溝１１と第３トレンチ溝２２およびｐバッファ領域２３によってダイオード４０〜４３が形成される。Ａ領域１２からＢ領域１３に対してダイオード４０とダイオード４３が耐圧を維持し、逆にＢ領域１３からＡ領域１２に対する耐圧はダイオード４１とダイオード４２が対応する（図２３）。一方、外縁耐圧領域２６では、ダイオード４４とダイオード４５の２個ダイオードが対向して形成されており、Ａ領域１２およびＢ領域１３の耐圧を向上させ、漏れ電流を低減することができる（図２４）。
【００１１】
一方、特許文献１では、ガードリングなど耐圧領域を形成することで縦型パワー半導体と横型の制御回路を同一半導体基板中に形成し、それぞれを個別に動作させることができる。しかし、ガードリングによる耐圧領域は、制御回路が形成されている半導体基板の第１主面付近だけであり、第２主面までには至らない。同一半導体基板中の複数の縦型パワー半導体を個別に動作させるには、縦型パワー半導体の間を中央耐圧領域２５のように第１主面から第２主面に至る耐圧領域を必要とする。そのため特許文献１の方法では、本発明のような複数の縦型パワー半導体間をひとつの半導体基板中に形成して、個別動作させることはできない。
【００１２】
また、特許文献２は、横型半導体間を絶縁膜で絶縁するとともに、第１主面と第２主面の間に絶縁膜を形成しているため、縦型半導体そのものを形成することは不可能であり、本発明のように縦型パワー半導体の場合には適用することができない。
【実施例２】
【００１３】
本発明の実施例２の半導体装置を図２５に示す。図２５は、Ａ領域１２に縦型パワー半導体の構造を持つトレンチゲート型バイポーラトランジスタを、Ｂ領域１３にフリーホイールダイオードをそれぞれ組合せた場合の断面を示す。図において、４７はｐ-ドリフト領域、４８はアノード電極、４９はコレクタ電極 兼 カソード電極である。
Ｂ領域１３の第１主面２にはｐ-ドリフト領域４７が形成され、その表面にアノード電極４８を形成する。第２主面３側にはｎ-ドリフト領域１０を形成し、中央耐圧領域２５の第３トレンチ溝２２の第２主面側にｐバッファ領域２３を形成することを特徴とする。第２主面３の表面の電極はコレクタ電極兼カソード電極４９である。
第２トレンチ溝１１、第３トレンチ溝２２によって構成される中央耐圧領域２５、外縁耐圧領域２６によってひとつの半導体基板上に、Ａ領域１２のように３つ以上の縦型パワー半導体を形成する領域を形成することができる。
【００１４】
図２６は、本実施例の半導体装置を用いたインバータ回路の例である。Ｐ側のＵ、Ｖ、Ｗの３相が形成されている半導体基板１ａのＡ領域１２にはトレンチゲート型バイポーラトランジスタがＢ領域１３にはフリーホイルダイオードが形成され、回路基板２９のパターン３２上に実装されている。一方、Ｎ側はＵ、Ｖ、Ｗ相の各相毎に半導体基板１ａが分れており、それぞれのＡ領域１２にはトレンチゲート型バイポーラトランジスタが、Ｂ領域１３にはフリーホイールダイオードが形成され、半導体基板１ａのパターン３２上に実装されている。各半導体およびパターンは、回路に従ってワイヤボンディング３３で結線され、またトレンチゲート型バイポーラトランジスタのゲートもワイヤボンディング３３によってドライブＩＣ３５と結線されている。
このような１枚の半導体基板に複数の縦型パワー半導体を形成することで、部品点数の削減と、１個あたりの半導体への熱集中を緩和することが可能となる。
【００１５】
一方、特許文献１では、実施例１で述べたように、本発明のような複数の縦型パワー半導体間をひとつの半導体基板中に形成して、個別動作させることはできない。また、特許文献２においても、縦型半導体そのものを形成することは不可能であり、本発明のように縦型パワー半導体の場合には適用することができない。
【実施例３】
【００１６】
本発明の実施例３の半導体装置を図２７に示す。図２７は、Ａ領域１２とＢ領域１３の両方が縦型パワー半導体の構造を持つフリーホイールダイオードである場合の断面を示す。図において、５０はカソード電極である。
Ａ領域１２とＢ領域１３の第１主面２にはｐ-ドリフト領域４７が形成され、その表面にアノード電極４８を形成する。第２主面３にはｎ-ドリフト領域１０が形成され、その表面にカソード電極５１を形成する。中央耐圧領域２５の第３トレンチ溝２２の第２主面３側に第２トレンチ溝１１と接触するｐバッファ領域２３を形成している。
【００１７】
図２８は、本実施例の他部位の断面を示す。Ａ領域１２とＢ領域１３の両方が縦型パワー半導体の構造を持つフリーホイールダイオードであり、かつ極性が逆の場合である。図において、５１はアノード電極 兼 カソード電極である。
Ａ領域１２の第１主面２にはｐ-ドリフト領域４６が形成される一方、その表面にアノード電極４８を形成する。第２主面３側はｎ-ドリフト領域１０が形成される。Ｂ領域１３の第１主面２にはｎ-ドリフト領域１０が形成され、その表面にカソード電極５０を形成する。第２主面３側はｐ-ドリフト領域４７が形成される。第２主面側において第３トレンチ溝２２のＡ領域１２側に第２トレンチ溝１１の底面と接触するｐバッファ領域２３を形成することを特徴とする。第２主面３の全面にＡ領域１２のダイオードとＢ領域１３のダイオードのアノード電極 兼 カソード電極５１を形成している。
【００１８】
一方、特許文献１では、実施例１で述べたように、本発明のような複数の縦型パワー半導体間をひとつの半導体基板中に形成して、個別動作させることはできない。また、特許文献２においても、縦型半導体そのものを形成することは不可能であり、本発明のように縦型パワー半導体の場合には適用することができない。
【実施例４】
【００１９】
本発明の実施例４の半導体装置を図２９に示す。図２９は、Ａ領域１２に縦型パワー半導体の構造を持つトレンチゲート型バイポーラトランジスタを、Ｂ領域１３に横型パワー半導体のＭＯＳ-ＦＥＴをそれぞれ設けた場合の断面を示す。図において、５２はｎドレイン領域、５３はｎソース領域、５４はドレイン電極である。
Ａ領域１２は、実施例２のＡ領域１２と同じである。Ｂ領域１３の未拡散層はｐ-ドリフト領域４６であり、第１主面２に選択的にｎドレイン領域５２、ｎソース領域５３を形成し、ｎドレイン領域５２とｎソース領域５３の第１主面２上にそれぞれドレイン電極５４とソース電極５５を形成する。このｎドレイン領域５２とｎソース領域５３の間の第１主面上にゲート酸化膜１５を挟んでゲート電極１８を形成する。Ｂ領域１３の第２主面３上には絶縁体２１を形成する。
第２トレンチ溝１１、第３トレンチ溝２２によって構成される中央耐圧領域２５、外縁耐圧領域２６によってひとつの半導体基板上に、ひとつの半導体基板に縦型パワー半導体と横型パワー半導体をそれぞれ２つ以上形成し、個別に動作させることが可能である。
【００２０】
一方、特許文献１では、実施例１で述べたように、本発明のような複数の縦型パワー半導体間をひとつの半導体基板中に形成して、個別動作させることはできない。また、特許文献２においても、縦型半導体そのものを形成することは不可能であり、本発明のように縦型パワー半導体の場合には適用することができない。
【産業上の利用可能性】
【００２１】
本発明は、インバータなどの電気的な容量の大きい製品用の半導体だけでなく、制御素子など低電圧、小容量のデバイスにも適用することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例１を示す半導体装置の斜視図
【図２】図１のＡ−Ａ‘線における断面図
【図３】図１の半導体装置の製造工程断面図
【図４】図３に続く、図１の半導体装置の製造工程断面図
【図５】図４に続く、図１の半導体装置の製造工程断面図
【図６】図５に続く、図１の半導体装置の製造工程断面図
【図７】図６に続く、図１の半導体装置の製造工程断面図
【図８】図７に続く、図１の半導体装置の製造工程断面図
【図９】図８に続く、図１の半導体装置の斜視図
【図１０】図９の工程における半導体装置の製造工程断面図
【図１１】図９に続く、図１の半導体装置の製造工程断面図
【図１２】図１１に続く、図１の半導体装置の製造工程断面図
【図１３】図１２に続く、図１の半導体装置の製造工程断面図
【図１４】図１３に続く、図１の半導体装置の製造工程断面図
【図１５】図１４に続く、図１の半導体装置の製造工程断面図
【図１６】図１５に続く、図１の半導体装置の製造工程断面図
【図１７】図１６に続く、図１の半導体装置の製造工程断面図
【図１８】図１７に続く、図１の半導体装置の製造工程断面図
【図１９】図１８に続く、図１の半導体装置の製造工程断面図
【図２０】図１８の工程における半導体装置の斜視図
【図２１】図１９に続く、図１の半導体装置の製造工程断面図
【図２２】図２０に続く、図１の半導体装置の製造工程断面図
【図２３】図２中央耐圧領域の拡大断面図
【図２４】図２外縁耐圧領域の拡大断面図
【図２５】本発明の実施例２を示す半導体装置の断面図
【図２６】実施例２の半導体装置を用いた実装例を示す上面図
【図２７】本発明の実施例３を示す半導体装置の断面図
【図２８】本発明の実施例３を示す半導体装置の他の断面図
【図２９】本発明の実施例４を示す半導体装置の断面図
【図３０】従来のインバータ回路を示す回路図
【図３１】従来の半導体装置の実装例を示す上面図
【符号の説明】
【００２３】
１  半導体基板
１ａ  半導体基板（ＦＺウェハ）
２  第１主面
３  第２主面
１０  ｎドリフト領域
１１  第２トレンチ溝
１２  Ａ領域
１３  Ｂ領域
１４  第１トレンチ溝
１５  ゲート酸化膜
１６  ｐベース領域
１７  ｎエミッタ領域
１８  ゲート電極
１９  エミッタ電極
２０  ｐコレクタ領域
２１  絶縁体
２２  第３トレンチ溝
２３  ｐバッファ領域
２４  コレクタ電極
２５  中央耐圧領域
２６  外縁耐圧領域
２７、３０  縦型パワー半導体（ＩＧＢＴ）
２８、３１  フリーホイールダイオード
２９  回路基板
３２  パターン
３３  ワイヤボンディング
３４  ゲート端子
３５  ドライブＩＣ
３７  初期酸化膜
３８  開口部
３９  ボロンソース
４０  ボロンガラス
４１〜４６  ダイオード
４７  ｐ-ドリフト領域
４８  アノード電極
４９  コレクタ電極 兼 カソード電極
５０  カソード電極
５１  アノード電極 兼 カソード電極
５２  ｎドレイン領域
５３  ｎソース領域
５４  ドレイン電極
【図１】
2006173296.tif 000003
【図２】
2006173296.tif 000004
【図３】
2006173296.tif 000005
【図４】
2006173296.tif 000006
【図５】
2006173296.tif 000007
【図６】
2006173296.tif 000008
【図７】
2006173296.tif 000009
【図８】
2006173296.tif 000010
【図９】
2006173296.tif 000011
【図１０】
2006173296.tif 000012
【図１１】
2006173296.tif 000013
【図１２】
2006173296.tif 000014
【図１３】
2006173296.tif 000015
【図１４】
2006173296.tif 000016
【図１５】
2006173296.tif 000017
【図１６】
2006173296.tif 000018
【図１７】
2006173296.tif 000019
【図１８】
2006173296.tif 000020
【図１９】
2006173296.tif 000021
【図２０】
2006173296.tif 000022
【図２１】
2006173296.tif 000023
【図２２】
2006173296.tif 000024
【図２３】
2006173296.tif 000025
【図２４】
2006173296.tif 000026
【図２５】
2006173296.tif 000027
【図２６】
2006173296.tif 000028
【図２７】
2006173296.tif 000029
【図２８】
2006173296.tif 000030
【図２９】
2006173296.tif 000031
【図３０】
2006173296.tif 000032
【図３１】
2006173296.tif 000033