(57)【要約】【課題】  フリップフロップ群に記憶された制御情報に従って動作する電子機器において、フリップフロップ群の一部が非同期リセット入力端子からの外来ノイズの侵入によりリセットされ、異常状態となるのを検出する。【解決手段】  非同期リセット入力端子１から入力される非同期リセット信号をフリップフロップ群に伝達するリセットネットに検出用フリップフロップ４を接続し、リセットネットに出力されるパルスに対し、この検出用フリップフロップ４がフリップフロップ群よりも敏感に反応してリセットされるように構成した。ＣＰＵ１０は、検出用フリップフロップ４がリセット状態になっていることを検出すると、初期化処理を実行する。【選択図】    図１
2006279104.tif 000002
【特許請求の範囲】
【請求項１】
制御情報を記憶するための複数のフリップフロップと、前記複数のフリップフロップを強制的にリセットするためのリセット信号が入力される非同期リセット入力端子とを有し、前記複数のフリップフロップに記憶された制御情報に従って動作する電子機器において、
リセット端子を有する検出用フリップフロップと、
前記非同期リセット入力端子を介して入力される信号を、前記リセット信号の供給先となるフリップフロップのリセット端子が接続された少なくとも１つのリセットネットと前記検出用フリップフロップのリセット端子が接続されたリセットネットに分岐させる複数のバッファと、
前記検出用フリップフロップの状態を監視し、前記検出用フリップフロップがリセットされたことを確認したとき初期化処理を実行するＣＰＵと
を有し、
前記複数のフリップフロップの少なくとも１つのフリップフロップがリセットされた場合には前記検出用フリップフロップが必ずリセットされるように、前記複数のバッファ各々の負荷容量と駆動能力が選定されてなる
ことを特徴とする電子機器。
【請求項２】
前記検出用フリップフロップの出力端子とバスとの間に介挿されたスイッチ手段を有し、
前記ＣＰＵは、前記スイッチ手段を周期的にＯＮ状態とし、前記バスを介して前記検出用フリップフロップの状態を監視することを特徴とする請求項１に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外来ノイズの侵入により発生した非同期リセットを検出するための技術に関する。
【背景技術】
【０００２】
静電気など外部から侵入する外来ノイズが原因でデジタル回路がリセットされてしまう場合がある。このような外来ノイズを除去する技術としては、例えば、特許文献１、特許文献２、特許文献３に開示された技術がある。
【０００３】
特許文献１に開示のリセット回路は、回路のリセットを指示するトリガ信号とノイズを確実に区別することができるように設計された論理回路によりトリガ信号のみをリセット信号として出力する。特許文献２に開示のノイズ除去回路は、駆動素子とこの駆動素子からの駆動信号を受け取る受動素子との間に遅延素子とＡＮＤ回路を介挿し、ノイズの侵入により駆動信号が発生してＡＮＤゲートの１つの入力端子に入力される場合にＡＮＤゲートの他の入力端子をＬレベルとし、ＡＮＤゲートを介して駆動信号が受動素子に入力されないよう未然に除去するものである。特許文献３に開示のリセット信号入力回路は、ダイオード、抵抗、コンデンサ、およびインバータを用いて、入力端子に外来ノイズが入力されてもリセット信号として検知しない構成となっている。
【特許文献１】特開平８−８８５４９号公報
【特許文献２】特開平５−３０８２５８号公報
【特許文献３】実用新案登録第２５３６６４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、制御情報を記憶するための複数のフリップフロップとこれらのフリップフロップを初期化するリセットパルスを入力するための非同期リセット入力端子とを備えた電子装置において、極めて狭いパルス幅の外来ノイズが非同期リセット入力端子に入力され、これにより複数のフリップフロップのうち一部のフリップフロップのみがリセットされてしまうことがある。外来ノイズが原因でリセットされたこの一部のフリップフロップが電子機器全体を制御するＣＰＵから読み書き可能な場合にはＣＰＵがこの異常状態を検知して、システムの初期化等、正常復帰のための処理を施す。しかしながら、ＣＰＵからの指示に従って動作する内部シーケンサに内蔵されているフリップフロップなど、ＣＰＵの監視下にないフリップフロップもこのような外来ノイズによりリセットされる可能性がある。この場合、ＣＰＵは、このようなフリップフロップが外来ノイズによりリセットされたとしても、これを監視していないため、異常状態がそのまま放置される可能性があるという問題があった。
【０００５】
そこで、特許文献１〜３のいずれかの技術を利用してノイズを除去する方法が考えられる。しかし、特許文献１〜３のいずれの技術もノイズが非同期リセット端子に侵入する前段階においてノイズを除去するものであり、ノイズに起因してリセットパルスが非同期リセット端子に入力された場合にそれに起因して異常状態が発生して進行するのを防止することができない。
【０００６】
この発明は、以上説明した事情に鑑みてなされたものであり、制御情報を記憶するためのフリップフロップが外来ノイズなどの影響によりリセットされた場合に確実にそれを検出し、内部状態を正常に戻すことが可能な電子機器を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明は、制御情報を記憶するための複数のフリップフロップと、前記複数のフリップフロップを強制的にリセットするためのリセット信号が入力される非同期リセット入力端子とを有し、前記複数のフリップフロップに記憶された制御情報に従って動作する電子機器において、リセット端子を有する検出用フリップフロップと、前記非同期リセット入力端子を介して入力される信号を、前記リセット信号の供給先となるフリップフロップのリセット端子が接続された少なくとも１つのリセットネットと前記検出用フリップフロップのリセット端子が接続されたリセットネットに分岐させる複数のバッファと、前記検出用フリップフロップの状態を監視し、前記検出用フリップフロップがリセットされたことを確認したとき初期化処理を実行するＣＰＵとを有し、前記複数のフリップフロップの少なくとも１つのフリップフロップがリセットされた場合には前記検出用フリップフロップが必ずリセットされるように、前記複数のバッファ各々の負荷容量と駆動能力が選定されてなることを特徴とする電子機器を提供する。
好ましい態様において、上記電子機器は、前記検出用フリップフロップの出力端子とバスとの間に介挿されたスイッチ手段を有し、前記ＣＰＵは、前記スイッチ手段を周期的にＯＮ状態とし、前記バスを介して前記検出用フリップフロップの状態を監視することを特徴とする。
【発明の効果】
【０００８】
本発明に係るノイズ検出回路によれば、外来ノイズの侵入により、ＣＰＵが監視していない箇所において異常状態が発生した場合でも、ＣＰＵは検出用フリップフロップを通じてその異常状態の発生を検知することができるので、検知した異常状態を正常状態に復帰させる処理を行うことが可能になる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の一実施形態について説明する。
図１は、本発明の一実施形態に係る電子機器１００の全体構成を示す図である。電子機器１００は、ＲＡＭ（Random Access Memory）２０、ＲＯＭ(Read Only Memory)３０などの記憶装置と、バス４０を介して電子機器１００の各部を制御するＣＰＵ１０とを備える。
【００１０】
さらに、電子機器１００は、制御情報を記憶するためのフリップフロップ群を有している。非同期リセット入力端子１は、この電子機器１００の電源投入時など、制御情報を記憶するフリップフロップ群の初期化が必要な場合にそれらの初期化を行うリセット信号ＲＳを入力するための端子である。バッファ２は、非同期リセット入力端子１を介して入力されるリセット信号ＲＳを増幅して出力する回路である。ここで、バッファ２から出力されるリセット信号ＲＳをフリップフロップ群の全てのリセット端子Ｒに直接供給する構成も考えられるが、フリップフロップの個数が多い場合にそのような構成にすると、バッファ２の負荷が重くなり、動作の不安定化を招く可能性がある。そこで、図１に示す電子機器では、リセット信号ＲＳによりリセットすべきフリップフロップ群が、フリップフロップＦＦｂ１〜ＦＦｂｎのグループ、フリップフロップＦＦｃ１〜ＦＦｃｎのグループ等の複数のグループに分けられ、かつ、グループ毎にバッファ３ｂ、３ｃなどのバッファが設けられ、それらのバッファを介して各グループのフリップフロップにリセット信号ＲＳが供給される構成となっている。
【００１１】
さて、制御情報を記憶するためのフリップフロップ群の中には、ＣＰＵ１０にとって読み書き可能なフリップフロップと、図示しない内部シーケンサなどの管理化にあってＣＰＵ１０にとって読み書き不可能なフリップフロップがある。また、電子機器１００の動作中、外来ノイズなどの影響により極めて幅の狭いパルスが非同期リセット入力端子１に入力されると、それによりフリップフロップ群の一部がリセットされる可能性がある。その場合において、リセットされたフリップフロップがＣＰＵ１０にとって読み書き不可能なフリップフロップであった場合、何ら策を講じないとＣＰＵ１０はそのフリップフロップがリセットされたことを検知し得ないので、フリップフロップ群の一部がリセットされているという異常な状態がそのまま放置されることとなる。本実施形態において、検出用フリップフロップ４、バッファ３ａおよびスリーステートバッファ５は、このような異常な状態が発生している可能性をＣＰＵ１０に検知させるために設けられた回路である。ここで、バッファ３ａはバッファ２から出力されるリセット信号ＲＳを増幅して検出用フリップフロップ４のリセット端子Ｒに出力する。検出用フリップフロップ４は、バッファ３ａを介してリセット端子Ｒに入力されるリセット信号ＲＳによりリセットされ、ＣＰＵ１０からセット端子Ｓに入力されるセット信号ＳＥＴによりセットされるフリップフロップである。スリーステートバッファ５は、ＣＰＵ１０から与えられるイネーブル信号ＥＮがＬレベルであるときには出力端子をＨｉ−ｚ状態（ハイインピーダンス状態）とし、Ｈレベルであるときには、検出用フリップフロップ４の出力端子Ｑから出力されるＬレベルまたはＨレベルの信号をバス４０に出力するスイッチ手段である。なお、このスリーステートバッファ５の代わりに、例えばアナログスイッチを設けてもよい。
【００１２】
次に、本実施形態におけるリセットネットの構成およびリセットネットとバッファの駆動能力との関係について説明する。本実施形態において、非同期リセット入力端子１を介して入力されたリセット信号ＲＳを伝送するリセットネットは、バッファ２の後段のバッファ３ａ、３ｂ、３ｃ等により複数のネットに分割されている。なお、以下の説明において、バッファ３ａから出力されるリセット信号ＲＳを伝送するネットをリセットネットＡ、バッファ３ｂから出力されるリセット信号ＲＳを伝送するネットをリセットネットＢ、バッファ３ｃから出力されるリセット信号ＲＳを伝送するネットをリセットネットＣと呼ぶ。なお、図１では、図面が煩雑になるのを防止するため、３つのリセットネットのみを示したが、バッファおよびリセットネットの数は３に限られず任意である。
【００１３】
図１に示すように、リセットネットＢやＣは、電子機器１００内の各所にある多数のフリップフロップにリセット信号ＲＳを伝播させるものであるため、それ自体の配線長が長く、大きな浮遊容量を有している。また、リセットネットＢやＣは、ある入力容量を持った多数のフリップフロップのリセット端子Ｒが接続されているため、全体としての容量が大きい。これに対し、リセットネットＡは、検出用フリップフロップ４のリセット端子Ｒしか接続されていないので容量はリセットネットＢやＣのものに比べて格段に少ない。このため、バッファ３ａが駆動すべき負荷容量は、バッファ３ｂや３ｃ等が駆動すべき負荷容量に比べて格段に少ないといえる。
【００１４】
図２は、リセットネットＡにおける波形ａとリセットネットＢ、Ｃにおける波形ｂｃを示す図である。
図２に示す例では、外来ノイズなどの影響によりパルス幅の狭いリセット信号ＲＳが発生した場合、リセットネットＡにおける波形ａは検出用フリップフロップ４のリセット端子Ｒの閾値未満となるに十分なほど立ち下がっている一方、リセットネットＢ、Ｃにおける波形ｂｃは各フリップフロップの各リセット端子Ｒの閾値未満となるに十分な程度まで立ち下がっていない。これは、各リセットネットＡ、Ｂ、Ｃの負荷容量とこれを駆動するバッファ３ａ、３ｂ、３ｃの駆動能力とのバランスに起因する。つまり、リセットネットＢ、Ｃにはｎ個のフリップフロップのリセット端子Ｒが接続されているので、バッファ３ｂまたは３ｃの負荷容量は検出用フリップフロップ４のみが接続されているバッファ３ａの負荷容量と比較して大きくなっている。このため、極めて狭いパルス幅の信号がバッファ３ａと同じ駆動能力を持つバッファ３ｂまたは３ｃに入力されたとしても、バッファ３ｂまたは３ｃが出力するパルスの波形は鈍くなりリセット端子Ｒの閾値未満となるに十分な程度まで立ち下がる前に立ち上がってしまう。
【００１５】
その結果、幅の狭くなったパルスがバッファ３ｂまたは３ｃから出力されると、そのパルスはリセットネットを伝達される過程においてさらに波形が鈍る。そして、リセットネットＢ、Ｃのより下流に接続されているフリップフロップのリセット端子Ｒに到達したときには消失してしまうか僅かな幅のパルスとなり、フリップフロップがリセットされない可能性がある。つまり、外来ノイズが侵入した結果、一部のフリップフロップのみがリセットされ、残りのフリップフロップはリセットされない、といった異常状態が発生し得る。
【００１６】
一方、リセットネットＡには検出用フリップフロップ４が１個しか接続されていないのでバッファ３ａから見たネットの負荷容量は小さい。このため、狭いパルス幅の外来ノイズが侵入した場合でも、バッファ３ａが出力する信号は十分に立ち下がるため、検出用フリップフロップ４がリセット状態となりやすい。
【００１７】
なお、検出用フリップフロップ４を外来ノイズの侵入に対して過度に敏感に構成してしまうと検出用フリップフロップ４のみがリセット状態となり、リセットネットＢ、Ｃのフリップフロップでリセット状態になったものは１つもなかったということも起こり得る。その結果、ＣＰＵ１０は本来不必要な正常復帰のための動作を繰り返すことになる。
このため、本実施形態では、パルス幅の狭い共通のリセット信号ＲＳがバッファ２を介して各バッファ３ａ、３ｂ、３ｃ等に入力された場合において、リセットネットＢやＣなどに接続されたフリップフロップのうち１つでもリセットされる場合には、必ずリセットネットＡに接続された検出用フリップフロップ４がリセットされるように、各リセットネットの容量とこれらを駆動するバッファの駆動能力とのバランスが選定されている。
【００１８】
図３は、本実施形態に係る電子機器１００の動作を示すタイミングチャートである。以下、この図を参照し、本実施形態の動作について説明する。
まず、時刻ｔ１において、ユーザにより電子機器１００の電源が投入されるか、リセットボタンが押下されると、非同期リセット入力端子１から十分なパルス幅を持ったＬレベルのリセット信号ＲＳが入力される。これにより、検出用フリップフロップ４ならびにリセットネットＢおよびＣに接続されているフリップフロップ群の全てがリセットされる。このときスリーステートバッファ５は、ＣＰＵ１０からＬレベルのイネーブル信号ＥＮが入力されてＨｉ−ｚ状態となっており、バス４０へのデータの出力を行っていない。
【００１９】
続いて時刻ｔ２において、ＣＰＵ１０は、セット信号ＳＥＴをＬレベルにし、検出用フリップフロップ４をセットする。以後、ＣＰＵ１０は、周期的にイネーブル信号ＥＮをＨレベルとし、スリーステートバッファ５からバス４０に出力される検出用フリップフロップ４の出力信号Ｑ’を監視する（時刻ｔ３、ｔ３’、ｔ４、ｔ４’）。
図示の例では、時刻ｔ３、ｔ４において、検出用フリップフロップ４の出力端子Ｑの信号はＨレベルであるので、ＣＰＵ１０はフリップフロップ群が正常状態にあると判断する。
【００２０】
しかし、時刻ｔ５において、外来ノイズが非同期リセット入力端子１から侵入した結果、リセット信号ＲＳが瞬間的にＬレベルに立ち下がる。検出用フリップフロップ４のリセット端子Ｒには、この狭いパルス幅のＬレベルの信号が入力され、その結果、検出用フリップフロップ４はリセット状態となる。
【００２１】
その後、時刻ｔ６において、イネーブル信号ＥＮがＨレベルとされると、検出用フリップフロップ４の出力端子ＱからＬレベルの信号がスリーステートバッファ５を介してバス４０に出力され、この信号がＣＰＵ１０により読み取られる。この結果、ＣＰＵ１０は、時刻ｔ７において、リセットネットＢおよびＣに接続されたフリップフロップ等、制御情報を記憶するための全てのフリップフロップをリセットする処理を含む初期化処理を実行する。
【００２２】
その後、ＣＰＵ１０は、再びセット信号ＳＥＴを検出用フリップフロップ４に出力し、以降、周期的にイネーブル信号ＥＮをＨレベルとし、検出用フリップフロップ４の状態を監視する。
【００２３】
以上説明したように、本実施形態によれば、非同期リセット入力端子１からリセット信号ＲＳが入力されるリセットネットに、狭いパルス幅の信号にも敏感に反応してリセット状態となる検出用フリップフロップ４が備えられているので、ＣＰＵ１０は、この検出用フリップフロップ４がリセット状態となるのを検知することにより、リセットネットに接続されたフリップフロップの少なくとも一部が異常状態である可能性を確実に検知し、初期化処理を実行することができる。従って、外来ノイズの侵入による電子機器１００の誤動作の進行を極めて早い段階で阻止することが可能になる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態に係る電子機器１００の一例を示すブロック図である。
【図２】リセットネットＡにおける波形ａとリセットネットＢ、Ｃにおける波形ｂｃを示す図である。
【図３】本発明に係る電子機器１００の動作を説明するためのタイミングチャートである。
【符号の説明】
【００２５】
１…非同期リセット入力端子、２…バッファ、３ａ、３ｂ、３ｃ…バッファ、４…検出用フリップフロップ、５…スリーステートバッファ、１０…ＣＰＵ、２０…ＲＡＭ、３０…ＲＯＭ、４０…バス、１００…電子機器
【図１】
2006279104.tif 000003
【図２】
2006279104.tif 000004
【図３】
2006279104.tif 000005