(57)【要約】【課題】フォトリソグラフィの解像度を超えるサイズのコンタクトを多様な形態で製作できる微細コンタクトを備える半導体素子及びその製造方法を提供する。【解決手段】層間絶縁膜を貫通して導電領域と連結され、層間絶縁膜の最上層に層間絶縁膜とエッチング選択比が異なる第１スペーサにより取り囲まれた第１コンタクト、及び導電領域に連結され、第１コンタクトと共に第１方向に配列されつつ第１スペーサの間に埋め込まれる第２コンタクトを備える半導体素子である。これにより、層間絶縁膜内に形成されたホール形態のコンタクトホールの両側壁を覆うスペーサを利用してコンタクトのピッチを１／２に減らせ、第１方向と垂直な第２方向の層間絶縁膜に第３コンタクトを形成することによって、多様な配列を有するコンタクトを形成できる。【選択図】図１０Ａ
2006303488.tif 000002
【特許請求の範囲】
【請求項１】
導電領域を内在する基板と、
前記基板上に形成された少なくとも１層以上の層間絶縁膜と、
前記層間絶縁膜を貫通して前記導電領域と連結され、前記層間絶縁膜の最上層に前記層間絶縁膜とエッチング選択比が異なる第１スペーサにより取り囲まれた第１コンタクトと、
前記導電領域と連結され、前記第１コンタクトと共に第１方向に配列されつつ前記第１スペーサの間に埋め込まれる第２コンタクトと、を備える微細コンタクトを備える半導体素子。
【請求項２】
前記層間絶縁膜は、低誘電定数を有する物質であることを特徴とする請求項１に記載の微細コンタクトを備える半導体素子。
【請求項３】
前記第１スペーサと前記第１コンタクトとを備える第１コンタクトホールの前記第１方向の幅は、前記第２コンタクトの幅の３倍であることを特徴とする請求項１に記載の微細コンタクトを備える半導体素子。
【請求項４】
前記第１コンタクトホール内の前記第１コンタクトの幅は、前記第１スペーサの厚さによって決定されることを特徴とする請求項３に記載の微細コンタクトを備える半導体素子。
【請求項５】
前記第１コンタクトホール間のピッチは、前記第１コンタクトと第２コンタクトとの間の間隔に対して２倍であることを特徴とする請求項３に記載の微細コンタクトを備える半導体素子。
【請求項６】
前記層間絶縁膜は酸化膜であり、前記第１スペーサは窒化膜であることを特徴とする請求項１に記載の微細コンタクトを備える半導体素子。
【請求項７】
前記層間絶縁膜は窒化膜であり、前記第１スペーサは酸化膜であることを特徴とする請求項１に記載の微細コンタクトを備える半導体素子。
【請求項８】
前記基板と前記層間絶縁膜との間に第１エッチング停止膜をさらに備えることを特徴とする請求項１に記載の微細コンタクトを備える半導体素子。
【請求項９】
前記第１コンタクトと前記第２コンタクトとは、交互に反復的に形成されることを特徴とする請求項１に記載の微細コンタクトを備える半導体素子。
【請求項１０】
前記第１方向と垂直な第２方向に形成された前記第１スペーサ間の前記層間絶縁膜を貫通して前記基板と電気的に連結された第３コンタクトをさらに備えることを特徴とする請求項１に記載の微細コンタクトを備える半導体素子。
【請求項１１】
導電領域を内在する半導体基板と、
前記半導体基板上に形成され、相異なるサイズの第１ゲートラインの一部と第２ゲートラインとを覆う第１層間絶縁膜と、
前記第１ゲートライン間の前記第１層間絶縁膜を貫通して前記導電領域と連結され、前記第１層間絶縁膜に前記層間絶縁膜とエッチング選択比が異なる第２スペーサにより取り囲まれた第４コンタクトと、
前記第１ゲートライン間の前記第１層間絶縁膜を貫通して前記導電領域と連結され、前記第１コンタクトと共に第１方向に配列されつつ前記第２スペーサの間に埋め込まれる第５コンタクトと、を備えることを特徴とする微細コンタクトを備える半導体素子。
【請求項１２】
前記層間絶縁膜は、低誘電定数を有する物質であることを特徴とする請求項１１に記載の微細コンタクトを備える半導体素子。
【請求項１３】
前記第２スペーサと前記第４コンタクトとを備える第５コンタクトホールの前記第１方向の幅は、前記第５コンタクトの幅の３倍であることを特徴とする請求項１１に記載の微細コンタクトを備える半導体素子。
【請求項１４】
前記第５コンタクトホール内の前記第４コンタクトの幅は、前記第２スペーサの厚さによって決定されることを特徴とする請求項１３に記載の微細コンタクトを備える半導体素子。
【請求項１５】
前記第５コンタクトホール間のピッチは、前記第４コンタクトと第５コンタクトとの間の間隔に対して２倍であることを特徴とする請求項１４に記載の微細コンタクトを備える半導体素子。
【請求項１６】
導電領域が形成された基板を準備する段階と、
前記基板上に少なくとも１層以上の層間絶縁膜を形成する段階と、
前記導電領域が露出されるように前記層間絶縁膜内に第１コンタクトホールを形成する段階と、
前記第１コンタクトホールの内部の側壁を覆う第１スペーサにより取り囲まれた第２コンタクトホールを形成する段階と、
前記第１スペーサ間の前記層間絶縁膜を除去して第３コンタクトホールを形成する段階と、
前記第２コンタクトホールと前記第３コンタクトホールとに導電物質を充填して第１コンタクト及び第２コンタクトを形成する段階と、を含む半導体素子の微細コンタクト製造方法。
【請求項１７】
前記基板と前記層間絶縁膜との間に第１エッチング停止膜を形成する段階をさらに含むことを特徴とする請求項１６に記載の半導体素子の微細コンタクト製造方法。
【請求項１８】
前記第１コンタクトホールの形成段階は、
前記層間絶縁膜の最上層上に前記第１コンタクトホールを定義する第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをエッチングマスクとして前記層間絶縁膜の一部をエッチングして、前記基板を露出させる第１コンタクトホールを形成する段階と、を含むことを特徴とする請求項１６に記載の半導体素子の微細コンタクト製造方法。
【請求項１９】
前記第２コンタクトホールの形成段階は、
前記第１コンタクトホールの底面と両側壁とを覆う第１スペーサ物質層をブランケット方式により蒸着する段階と、
前記第１スペーサ物質層を全面エッチングして前記第１コンタクトホールの底の前記基板を露出させる第１スペーサからなる第２コンタクトホールを形成する段階と、を含むことを特徴とする請求項１６に記載の半導体素子の微細コンタクト製造方法。
【請求項２０】
前記第２コンタクトホールの形成後に、
前記第２コンタクトホールの内部にＳＯＧ、ＨＳＱ、フィールド酸化膜またはＴＯＳＺ膜の中から選択された何れか一つの絶縁膜を充填する段階をさらに含むことを特徴とする請求項１９に記載の半導体素子の微細コンタクト製造方法。
【請求項２１】
前記第２コンタクトホールの形成後に、
前記第２コンタクトホールの内部にＣＶＤにより形成される酸化膜を充填する段階をさらに含むことを特徴とする請求項１９に記載の半導体素子の微細コンタクト製造方法。
【請求項２２】
前記第３コンタクトホールの形成段階は、
前記層間絶縁膜上に第１方向に延長される前記第１スペーサと前記層間絶縁膜の一部とを露出させるライン形態の第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンをエッチングマスクとして前記第１スペーサ間の前記層間絶縁膜を除去して第３コンタクトホールを形成する段階と、を含むことを特徴とする請求項１６に記載の半導体素子の微細コンタクト製造方法。
【請求項２３】
前記第３コンタクトホールの形成段階は、
前記層間絶縁膜上に前記第１方向に延長される前記第１スペーサ両側の前記層間絶縁膜を露出させるコンタクト形態の第３フォトレジストパターンを形成する段階と、
前記第３フォトレジストパターンをエッチングマスクとして前記基板が露出されるように、前記第１スペーサ両側の前記層間絶縁膜を除去して第３コンタクトホールを形成する段階と、を含むことを特徴とする請求項１６に記載の半導体素子の微細コンタクト製造方法。
【請求項２４】
前記第１方向と垂直な第２方向の前記層間絶縁膜を貫通して、前記基板と電気的に連結された第３コンタクトを形成する段階をさらに含むことを特徴とする請求項２２に記載の半導体素子の微細コンタクト製造方法。
【請求項２５】
前記第３コンタクトの形成段階は、
前記層間絶縁膜上に形成され、前記第１方向と垂直な第２方向の前記層間絶縁膜を露出させるコンタクト形態の第４フォトレジストパターンを形成する段階と、
前記第４フォトレジストパターンをエッチングマスクとして前記第１スペーサ間の前記層間絶縁膜を除去して、第４コンタクトホールを形成する段階と、
前記第４コンタクトホールに導電物質を充填して第３コンタクトを形成する段階と、を含むことを特徴とする請求項２４に記載の半導体素子の微細コンタクト製造方法。
【請求項２６】
導電領域が形成された半導体基板を準備する段階と、
前記半導体基板上に形成された相異なるサイズの第１ゲートライン及び第２ゲートラインを覆う第１層間絶縁膜を形成する段階と、
前記第１ゲートライン間の前記第１層間絶縁膜の上部の一部をリセスさせて、第５コンタクトホールを形成する段階と、
前記第５コンタクトホールの内部の側壁を覆う第２スペーサにより取り囲まれた第６コンタクトホールを形成する段階と、
前記第２スペーサが形成された前記第６コンタクトホールを下部に垂直に拡張して、前記半導体基板を露出させる第７コンタクトホールを形成すると同時に、
前記第２スペーサ間の前記第１層間絶縁膜を除去して第８コンタクトホールを形成する段階と、
前記第７コンタクトホールと前記第８コンタクトホールとに導電物質を充填して、第４コンタクト及び第５コンタクトを形成する段階と、を含む半導体素子の微細コンタクト製造方法。
【請求項２７】
前記第５コンタクトホールの形成段階は、
前記第１層間絶縁膜上に前記第５コンタクトホールを定義する第５フォトレジストパターンを形成する段階と、
前記第５フォトレジストパターンをエッチングマスクとして前記第１層間絶縁膜の一部をエッチングして、前記第５コンタクトホールを形成する段階と、を含むことを特徴とする請求項２６に記載の半導体素子の微細コンタクト製造方法。
【請求項２８】
前記第６コンタクトホールの形成段階は、
前記第５コンタクトホールを覆う第２スペーサ物質層をブランケット方式により蒸着する段階と、
前記第２スペーサ物質層を全面エッチングして、前記第５コンタクトホールの底の前記第１層間絶縁膜を露出させる第２スペーサにより取り囲まれた第６コンタクトホールを形成する段階と、を含むことを特徴とする請求項２６に記載の半導体素子の微細コンタクト製造方法。
【請求項２９】
前記第７コンタクトホールは、前記第２スペーサをエッチングマスクとして前記第６コンタクトホールの内部の前記第１層間絶縁膜を除去して、前記半導体基板を露出させて形成することを特徴とする請求項２６に記載の半導体素子の微細コンタクト製造方法。
【請求項３０】
前記第８コンタクトホールの形成段階は、
前記第６コンタクトホールを絶縁膜で充填して前記第２層間絶縁膜の上面を平坦化する段階と、
前記第２スペーサ間の前記第２層間絶縁膜を露出させる第６フォトレジストパターンを形成する段階と、
前記第６フォトレジストパターンをエッチングマスクとして前記半導体基板が露出されるように前記第２層間絶縁膜及び第１層間絶縁膜を除去して、第８コンタクトホールを形成する段階と、を含むことを特徴とする請求項２６に記載の半導体素子の微細コンタクト製造方法。
【請求項３１】
導電領域が形成された半導体基板を準備する段階と、
前記半導体基板上に形成された相異なるサイズの第１ゲートライン及び第２ゲートラインを覆う第１層間絶縁膜、第２エッチング停止膜及び第２層間絶縁膜を順次に形成する段階と、
前記第１ゲートライン間の前記第１層間絶縁膜の上部の一部がリセスされるように前記第２層間絶縁膜、第２エッチング停止膜及び第１層間絶縁膜の一部を除去して、第５コンタクトホールを形成する段階と、
前記第５コンタクトホールの内部の側壁を覆う第２スペーサにより取り囲まれた第６コンタクトホールを形成する段階と、
前記第２スペーサが形成された前記第６コンタクトホールを下部に垂直に拡張して前記半導体基板を露出させる第７コンタクトホールを形成すると同時に、
前記第２スペーサ間の前記第２層間絶縁膜、第２エッチング停止膜及び第１層間絶縁膜の一部を除去して第８コンタクトホールを形成する段階と、
前記第７コンタクトホールと前記第８コンタクトホールとに導電物質を充填して第４コンタクト及び第５コンタクトを形成する段階と、を含む半導体素子の微細コンタクト製造方法。
【請求項３２】
前記第２エッチング停止膜は、前記第２ゲートラインの上部の前記第１層間絶縁膜がエッチングされることを防止することを特徴とする請求項３１に記載の半導体素子の微細コンタクトの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に係り、特に、微細コンタクトを備える半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子の高集積化につれて、コンタクト間の間隔も次第に小さくなっている。従来には半導体基板上に置かれた物質の一部を除去して導電物質を充填するコンタクトを形成するためにフォトリソグラフィ工程が利用されてきた。しかし、最近では、従来のフォトリソグラフィ技術の解像度を超える微細なコンタクトが要求されている。これによって、特許文献１のようにスペーサを利用して微細コンタクトを形成する方法が提案されていた。
【０００３】
前記特許文献１によれば、微細コンタクトは、半導体基板上に形成されたパターン(またはスペーサ）の両側壁に第１厚さのスペーサを形成する。その後、第１厚さのスペーサの間の前記パターンを除去し、前記第１厚さのスペーサの両側壁に第２厚さの他のスペーサを形成する。前記工程を繰り返して行えば、形成されるコンタクトのピッチは、次第に小さくなりうる。
【０００４】
ところが、前記特許文献１に提示された微細コンタクトの形成方法は、ライン形態のパターンには適用できるが、コンタクト形態のパターンには適用し難い。また、前記方法は、パターンの両側壁にスペーサを形成する過程で半導体基板を損傷させるおそれがある。さらに、前記方法は、多様な形態のコンタクト構造、例えばメモリ素子のキャパシタの下部電極コンタクトとビットラインコンタクトとが同時にある構造を具現できない。
【特許文献１】米国特許第６，０６３，６８８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、フォトリソグラフィの解像度を超えるサイズのコンタクトを多様な形態で製作できる微細コンタクトを備える半導体素子を提供することである。
【０００６】
本発明が解決しようとする他の技術的課題は、フォトリソグラフィの解像度を超えるサイズのコンタクトを多様な形態で製作できる半導体素子の微細コンタクト製造方法を提供することである。
【課題を解決するための手段】
【０００７】
前記技術的課題を達成するための本発明による微細コンタクトを備える半導体素子の一例は、導電領域を内在する基板と、前記基板上に形成された少なくとも１層以上の層間絶縁膜とを備える。前記層間絶縁膜を貫通して前記導電領域と連結され、前記層間絶縁膜の最上層に前記層間絶縁膜とエッチング選択比が異なる第１スペーサにより取り囲まれた第１コンタクトと、前記導電領域と連結され、前記第１コンタクトと共に第１方向に配列されつつ前記第１スペーサの間に埋め込まれる第２コンタクトとを備える。
【０００８】
前記第１スペーサと前記第１コンタクトとを備える第１コンタクトホールの前記第１方向の幅は、前記第２コンタクトの幅の３倍でありうる。前記第１コンタクトホール内の前記第１コンタクトの幅は、前記第１スペーサの厚さによって決定されうる。前記第１コンタクトホール間のピッチは、前記第１コンタクトと第２コンタクトとの間の間隔に対して２倍でありうる。
【０００９】
前記技術的課題を達成するための本発明による微細コンタクトを備える半導体素子の他の例は、導電性領域を内在する半導体基板と、前記半導体基板上に形成され、相異なるサイズの第１ゲートラインの一部と第２ゲートラインとを覆う第１層間絶縁膜とを備える。前記第１ゲートライン間の前記第１層間絶縁膜を貫通して前記導電領域と連結され、前記第１層間絶縁膜に前記層間絶縁膜とエッチング選択比が異なる第２スペーサにより取り囲まれた第４コンタクトと、前記第１ゲートライン間の第１層間絶縁膜を貫通して前記導電領域と連結され、前記第１コンタクトと共に第１方向に配列されつつ前記第２スペーサの間に埋め込まれる第５コンタクトと、を備える。
【００１０】
前記第２スペーサと前記第４コンタクトとを備える第５コンタクトホールの前記第１方向の幅は、前記第５コンタクトの幅の３倍でありうる。前記第５コンタクトホール内の前記第４コンタクトの幅は、前記第２スペーサの厚さによって決定されうる。前記第５コンタクトホール間のピッチは、前記第４コンタクトと第５コンタクトとの間の間隔に対して２倍でありうる。
【００１１】
前記他の技術的課題を達成するための本発明による半導体素子の微細コンタクト製造方法の一例は、まず、導電領域が形成された基板を準備する。その後、前記基板上に少なくとも１層以上の層間絶縁膜を形成する。前記導電領域が露出されるように、前記層間絶縁膜内に第１コンタクトホールを形成する。前記第１コンタクトホールの内部の側壁を覆う第１スペーサにより取り囲まれた第２コンタクトホールを形成する。前記第１スペーサ間の前記層間絶縁膜を除去して第３コンタクトホールを形成する。前記第２コンタクトホールと前記第３コンタクトホールとに導電物質を充填して、第１コンタクト及び第２コンタクトを形成する。
【００１２】
前記他の技術的課題を達成するための本発明による半導体素子の微細コンタクト製造方法の他の例は、まず、導電領域が形成された半導体基板を準備する。その後、前記半導体基板上に形成された相異なるサイズの第１ゲートライン及び第２ゲートラインを覆う第１層間絶縁膜を形成する。前記第１ゲートライン間の前記第１層間絶縁膜の上部の一部をリセス（凹部を形成）させて、第５コンタクトホールを形成する。前記第５コンタクトホールの内部の側壁を覆う第２スペーサにより取り囲まれた第６コンタクトホールを形成する。前記第２スペーサが形成された前記第６コンタクトホールを下部に垂直に拡張して、前記半導体基板を露出させる第７コンタクトホールを形成すると同時に、前記第２スペーサ間の前記第１層間絶縁膜を除去して、第８コンタクトホールを形成する。前記第７コンタクトホールと前記第８コンタクトホールとに導電物質を充填して、第４コンタクト及び第５コンタクトを形成する。
【００１３】
前記他の技術的課題を達成するための本発明による半導体素子の微細コンタクト製造方法のさらに他の例は、まず、導電領域が形成された半導体基板を準備する。前記半導体基板上に形成された相異なるサイズの第１ゲートライン及び第２ゲートラインを覆う第１層間絶縁膜、第２エッチング停止膜及び第２層間絶縁膜を順次に形成する。前記第１ゲートライン間の前記第１層間絶縁膜の上部の一部がリセスされるように前記第２層間絶縁膜、第２エッチング停止膜及び第１層間絶縁膜の一部を除去して第５コンタクトホールを形成する。前記第５コンタクトホールの内部の側壁を覆う第２スペーサにより取り囲まれた第６コンタクトホールを形成する。前記第２スペーサが形成された前記第６コンタクトホールを下部に垂直に拡張して前記半導体基板を露出させる第７コンタクトホールを形成すると同時に、前記第２スペーサ間の前記第２層間絶縁膜、第２エッチング停止膜及び第１層間絶縁膜の一部を除去して第８コンタクトホールを形成する。前記第７コンタクトホールと前記第８コンタクトホールとに導電物質を充填して、第４コンタクトと第５コンタクトを形成する。
【発明の効果】
【００１４】
本発明に係る半導体素子の微細コンタクトとその製造方法によれば、層間絶縁膜内に形成されたホール形態のコンタクトホールの両側壁を覆うスペーサを利用してコンタクトのピッチを１/２に減らせる。
【００１５】
また、第２方向の層間絶縁膜に第３コンタクトを形成することによって、多様な配列を有するコンタクトを形成できる。
また、周辺領域を第１スペーサまたは第２スペーサで保護することにより、セル領域と周辺領域とに同時にコンタクトを形成できる。
【発明を実施するための最良の形態】
【００１６】
以下、添付した図面を参照しながら、本発明の望ましい実施例を詳細に説明する。次に説明する実施例は、多様な形態で変形され、本発明の範囲が後述する実施例に限定されるものではない。本発明の実施例は、当業者に本発明をより完全に説明するために提供されるものである。
［実施例］
【００１７】
第１実施例
図１Ａないし図６Ａは、本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図であり、図１Ｂないし図６Ｂは、図２ＡのＡ−Ａ線の断面図である。
図１Ａ及び図１Ｂを参照すれば、導電領域(図示せず）が形成された基板１００、例えば、シリコン基板上に第１エッチング停止膜１０２及び層間絶縁膜１０４を順次に形成する。第１エッチング停止膜１０２は、層間絶縁膜１０４に比べてエッチング選択比が十分に大きい物質で蒸着できる。層間絶縁膜１０４は、低誘電定数を有する物質、例えば、シリコン酸化膜からなりうる。
【００１８】
図２Ａ及び図２Ｂを参照すれば、層間絶縁膜１０４の最上層上に第１コンタクトホール１０６を画定する第１フォトレジストパターン１１０を形成する。その後、第１フォトレジストパターン１１０をエッチングマスクとして層間絶縁膜１０４の一部をエッチングして基板１００を露出させる第１コンタクトホール１０６を形成する。第１コンタクトホール１０６は、層間絶縁膜１０４を貫通する形態であるので、第１コンタクトホール１０６間の層間絶縁膜１０４は、崩れずに安定して形成できる。また、第１コンタクトホール１０６の直径は、図６Ａで説明される第２コンタクト１２４の幅より３倍ほど大きいので、通常のリソグラフィ技術により形成されうる。この時、第１コンタクトホール１０６のピッチは、Ｐ１である。ピッチは、繰り返される同一パターン間の最小距離である。
【００１９】
図３Ａ及び図３Ｂを参照すれば、第１コンタクトホール１０６の底面と両側壁とを覆う第１スペーサ物質層をブランケット方式により蒸着する。次いで、第１スペーサ物質層を全面エッチングして第１コンタクトホール１０６の底の基板１００を露出させる第１スペーサ１１２からなる第２コンタクトホール１１４を形成する。
【００２０】
この時、層間絶縁膜１０４が酸化膜であれば、第１スペーサ１１２は窒化膜であることが望ましいが、場合によって層間絶縁膜１０４が窒化膜であれば、第１スペーサ１１２は酸化膜を使用できる。これは、層間絶縁膜１０４が第１スペーサ１１２と十分なエッチング選択比を有さねばならないためである。酸化膜は、例えば、熱酸化膜、ＣＶＤ酸化膜、ＨＤＰ(Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ)酸化膜及びＵＳＧ(Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ)などが使われ、窒化膜は、例えば、ＳｉＯＮ、ＳｉＮ、ＳｉＢＮ及びＢＮなどが使われうる。
【００２１】
一方、層間絶縁膜１０４と第１スペーサ１１２とのエッチング選択比は、適切に調節されることが望ましい。例えば、乾式エッチングである場合には、ＣＨＦ３／Ｏ２、ＣＨ２Ｆ２、ＣＨ３Ｆ及びＣ４Ｈ８を含むエッチングガスの量を調節して前記エッチング選択比を調節できる。湿式エッチングの場合には、窒化膜はリン酸溶液、酸化膜はフッ酸、硫酸、ＳＣ−１及びＬＡＬ溶液などのエッチング液を使用できる。
【００２２】
図４Ａ及び図４Ｂを参照すれば、層間絶縁膜１０４上に第１方向(ａ方向)に延長される第１スペーサ１１２と層間絶縁膜１０４の一部とを露出させるライン形態の第２フォトレジストパターン１１８を形成する。第２フォトレジストパターン１１８の間の間隔は、第１スペーサ１１２を外れない程度でありうる。また、前記間隔は、第２コンタクトホール１１４を完全に露出させる程度であることが望ましい。その後、第２フォトレジストパターン１１８をエッチングマスクとして第１スペーサ１１２間の層間絶縁膜１０４を除去して第３コンタクトホール１１６を形成する。
【００２３】
図５Ａ及び図５Ｂを参照すれば、第２コンタクトホール１１４と第３コンタクトホール１１６とを埋め込む導電性物質層１２０を層間絶縁膜１０４上に蒸着する。導電性物質層１２０は、ポリシリコン、タングステン、銅及びアルミニウムの中から選択された何れか一つでありうる。導電性物質層１２０は、ＣＶＤやＰＶＤのほかに原子層蒸着法のような方式で形成できる。
【００２４】
図６Ａ及び図６Ｂを参照すれば、第２コンタクトホール１１４と第３コンタクトホール１１６内の導電性物質層１２０が互いに分離されるように、ＣＭＰやエッチバックを利用して導電性物質層１２０を除去して第１コンタクト１２２と第２コンタクト１２４とを形成する。この時、第１コンタクト１２２と第２コンタクト１２４とは交互に反復的に形成される。第１コンタクトホール(図２の１０６）の幅は、第１方向の第２コンタクト１２４の幅の３倍である。これによって、第１スペーサ１１２の幅と第２コンタクト１２４の幅とを同一にすると、同じ幅を有する第１コンタクト１２２と第２コンタクト１２４とが第１方向(ａ方向)に延長されて配列できる。もし、第１スペーサ１１２の幅が第２コンタクト１２４の幅より大きければ、第１コンタクト１２２の幅は、第２コンタクト１２４の幅より小さい。一方、第１スペーサ１１２の幅が第２コンタクト１２４より小さければ、第１コンタクト１２２の幅は、第２コンタクト１２４の幅より大きい。すなわち、第１コンタクト１２２の幅は、第１スペーサ１１２の厚さによって決定されうる。
【００２５】
本発明の第１実施例によれば、第１スペーサ１１２間の層間絶縁膜１０４を除去した部分にコンタクトを形成すれば、コンタクトのピッチを半分に減らすことができる。具体的に、第１コンタクトホール１０６のピッチは、Ｐ１である。ところで、本発明の第１実施例のように第１スペーサを利用すれば、コンタクトのピッチをＰ１の半分であるＰ２に減らすことができる。
【００２６】
第２実施例
図７Ａ及び図８Ａは、本発明の第２実施例による微細コンタクトの形成方法を説明するための平面図であり、図７Ｂ及び図８Ｂは、図２ＡのＡ−Ａ線の断面図である。本実施例は、前記第１実施例において第３コンタクトホール１１６を形成する過程で露出された第２コンタクトホール１１４内の基板１００の損傷を防止することを目的とする。
【００２７】
図７Ａ及び図７Ｂを参照すれば、第２コンタクトホール１１４の形成後に第２コンタクトホール１１４の内部にＳＯＧ、ＨＳＱ(Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ)、フィールド酸化膜またはポリシラザン系無機ＳＯＧ膜(ＴＯＳＺ膜)の中から選択された何れか一つの絶縁膜１２６を充填する。絶縁膜１２６は、流動性が高くてギャップフィリングの良い特性を有するので、スピンコーティング法を利用して形成できる。
【００２８】
図８Ａ及び図８Ｂを参照すれば、第２コンタクトホール１１４の形成後に、第２コンタクトホール１１４の内部に、例えば、ＣＶＤにより形成されるＣＶＤ酸化膜１２８を充填する。ＣＶＤ酸化膜１２８は、ギャップフィリングが良くない特性があって、内部にシーム１３０が生じる場合がある。ＣＶＤ酸化膜１２８は、ＵＳＧ、ＰＥ―ＯｘｉｄｅまたはＰＥ−ＴＥＯＳの中から選択された何れか一つでありうる。
【００２９】
本発明の第２実施例によれば、第１実施例で説明した第３コンタクトホール１１６の形成過程で発生しうる半導体基板１００の損傷を防止できる。具体的に、第３コンタクトホール１１６を形成する過程で埋め込まれた第２コンタクトホール１１４内の膜質１２６、１２８も同時に除去されるので、半導体基板１００の損傷を防止することができる。
【００３０】
第３実施例
図９Ａは、本発明の第３実施例による微細コンタクトの形成方法を説明するための平面図であり、図９Ｂは、図２ＡのＡ−Ａ線の断面図である。本実施例では、第３コンタクトホール１１６を形成するために、第１実施例のライン形態の第２フォトレジストパターン１１８の代りにコンタクト形態の第３フォトレジストパターン１３２を形成することである。
【００３１】
図９Ａ及び図９Ｂを参照すれば、層間絶縁膜１０４上に第１方向に延長される第１スペーサ１１２の両側の層間絶縁膜１０４を露出させるコンタクト形態の第３フォトレジストパターン１３２を形成する。その後、第３フォトレジストパターン１３２をエッチングマスクとして基板１００が露出されるように、第１スペーサ１１２の両側の層間絶縁膜１０４を除去して第３コンタクトホール１１６を形成する。
【００３２】
本発明の第３実施例によれば、第１実施例で説明した第３コンタクトホール１１６の形成過程で発生しうる半導体基板１００の損傷を防止できる。具体的に、第３コンタクトホール１１６を形成する過程で、第２コンタクトホール１１４が第３フォトレジストパターン１３２で充填されるので、半導体基板１００の損傷を防止することができる。
【００３３】
第４実施例
図１０Ａ及び図１１Ａは、本発明の第４実施例による微細コンタクトの形成方法を説明するための平面図であり、図１０Ｂ及び図１１Ｂは、図１０ＡのＢ−Ｂ線の断面図であり、図１０Ｃ及び図１１Ｃは、図１０ＡのＣ−Ｃ線の断面図である。本実施例では、第１方向(ａ方向)と垂直な方向に延長される第２方向(ｂ方向）の層間絶縁膜１０４に所定のコンタクトを形成している。
【００３４】
図１０Ａないし図１１Ｃを参照すれば、第３コンタクト１３８は、まず第１方向(ａ方向)と垂直な第２方向(ｂ方向）の層間絶縁膜１０４の上面を露出させるコンタクト形態の第４フォトレジストパターン１３４を層間絶縁膜１０４上に形成する。その後、第４フォトレジストパターン１３４をエッチングマスクとして第１スペーサ１１２間の層間絶縁膜１０４を除去して第４コンタクトホール１３６を形成する。第４コンタクトホール１３６に導電物質を充填して第３コンタクト１３８を形成する。ここで、第４フォトレジストパターン１３４は、第２フォトレジストパターン１１８と同じ工程に適用されうる。
【００３５】
本発明の第４実施例によれば、第１方向(ａ方向)及び第２方向(ｂ方向)によって多様に配列するコンタクトを製造できる。例えば、キャパシタ下部電極コンタクトとビットラインコンタクトを同時に形成する場合に、前記コンタクトは、ａ方向にジグザグ形態に配列される。すなわち、ジグザグ形態に配列されたコンタクトでも本発明の第４実施例によると、容易に形成できる。
【００３６】
第５実施例
図１２Ａないし図２０Ａは、本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図であり、図１２Ｂないし図２０Ｂは、図１２ＡのＤ−Ｄ線の断面図であり、図１２Ｃないし図２０Ｃは、図１２ＡのＥ−Ｅ線の断面図である。本実施例は、スペーサを利用した微細コンタクトの製造方法を半導体素子に適用する例であって、フラッシュメモリを中心として説明する。
【００３７】
図１２Ａないし図１２Ｃを参照すれば、導電領域２０２、例えば、活性領域が形成された半導体基板２００を準備する。その後、半導体基板２００上に相異なるサイズの第１ゲートライン２０４と第２ゲートライン２０６とを形成する。例えば、フラッシュメモリにおいて、第１ゲートライン２０４は、セレクトゲートラインであり、第２ゲートライン２０６は、駆動ゲートラインでありうる。一般に、フラッシュメモリにおける第１ゲートライン２０４の幅は、第２ゲートライン２０６の幅より大きい。詳細に図示されていないが、第１ゲートライン２０４及び第２ゲートライン２０６は、通常のゲートライン、例えば、ゲート絶縁膜、フローティングゲート及びコントロールゲートが順次に積層され、側壁にはスペーサが形成される。
【００３８】
図１３Ａないし図１３Ｃを参照すれば、第１ゲートライン２０４と第２ゲートライン２０６とを覆う第１層間絶縁膜２０８を半導体基板２００上に形成する。第１層間絶縁膜２０８は、低誘電定数を有する物質、例えば、シリコン酸化膜からなりうる。第１層間絶縁膜２０８上に第２エッチング停止膜２１０と第２層間絶縁膜２１２とを形成する。
図１４Ａないし図１４Ｃを参照すれば、第２層間絶縁膜２１２上に第５コンタクトホール(図１５Ａの２１６)を定義する第５フォトレジストパターン２１４を形成する。ここで、第５コンタクトホール２１６は、第１ゲートライン２０４間にコンタクトを形成するためのものでありうる。
【００３９】
図１５Ａないし図１５Ｃを参照すれば、第５フォトレジストパターン２１４をエッチングマスクとして第２層間絶縁膜２１２、第２エッチング停止膜２１０及び第１層間絶縁膜２０８の一部を除去して、第５コンタクトホール２１６を形成する。この時、第５コンタクトホール２１６のピッチは、Ｐ３である。
【００４０】
図１６Ａないし図１６Ｃを参照すれば、第５コンタクトホール２１６を覆う第２スペーサ物質層(図示せず)をブランケット方式により蒸着する。その後、２スペーサ物質層を全面エッチングして第５コンタクトホール２１６の底の第１層間絶縁膜２０８を露出させる第２スペーサ２１８で取り囲まれた第６コンタクトホール２１９を形成する。
【００４１】
図１７Ａないし図１７Ｃを参照すれば、第６コンタクトホール２１９を絶縁膜で充填して第２層間絶縁膜２１２の上面を平坦化する。その後、第２スペーサ２１８間の第２層間絶縁膜２１２を露出させる第６フォトレジストパターン２２２を形成する。
図１８Ａないし図１８Ｃを参照すれば、第２スペーサ２１８が形成された第６コンタクトホール２１９を下部に垂直に拡張して、半導体基板２００を露出させる第７コンタクトホール２２４を形成する。同時に、第２スペーサ２１８の間の第１層間絶縁膜２０８を除去して第８コンタクトホール２２６を形成する。
【００４２】
図１９Ａないし図１９Ｃを参照すれば、第７コンタクトホール２２４と第８コンタクトホール２２６とを埋め込む導電性物質層２２８を第１層間絶縁膜２０８上に蒸着する。導電性物質層２２８は、ポリシリコン、タングステン、銅及びアルミニウムの中から選択された何れか一つでありうる。導電性物質層２２８は、ＣＶＤやＰＶＤのほかに原子層蒸着法のような方式で形成できる。
【００４３】
図２０Ａないし図２０Ｃを参照すれば、第７コンタクトホール２２４と第８コンタクトホール２２６内の導電性物質層２２８が互いに分離されるようにＣＭＰやエッチバックを利用して導電性物質層２２８を除去して第４コンタクト２３０と第５コンタクト２３２とを形成する。この時、第４コンタクト２３０と第５コンタクト２３２とは、交互に反復的に形成される。第５コンタクトホール(図１５の２１６）の幅は、第１方向の第４コンタクト２３０の幅の３倍でありうる。第４コンタクト２３０の幅は、第２スペーサ２１８の厚さによって決定されうる。
【００４４】
本発明の第５実施例によれば、第２スペーサ２１８の間の第１層間絶縁膜２０８を除去した部分にコンタクトを形成すれば、コンタクトのピッチを半分に減らすことができる。具体的に、第５コンタクトホール２１６のピッチは、Ｐ３である。ところで、本発明の第５実施例のように第２スペーサ２１８を利用すれば、コンタクトのピッチをＰ３の半分であるＰ４に減らすことができる。
【００４５】
場合によって、第２エッチング停止膜２１０と第２層間絶縁膜２１２とを形成せずに第１層間絶縁膜２０８の上部を一部エッチングして形成されたコンタクトホールに第２スペーサ２１８を形成できる。
本発明の第５実施例によれば、第４コンタクト２３０と第５コンタクト２３２とを形成する過程で第２スペーサ２１８と第２エッチング停止膜２１０とが除去されるので、第２スペーサ２１８及び第２エッチング停止膜２１０の誘電率に影響されない。また、第２エッチング停止膜２１０を利用して、所望の部分にコンタクトを形成できる。
【００４６】
本発明の第１実施例ないし第５実施例による微細コンタクトの形成方法は、微細コンタクトを形成するために従来に使われた化学的アタック工程やフォトレジストフローなどを別途に行う必要がない。また、セル領域の外側に形成されるダミーコンタクトを拡張する従来方式に比べて、本実施例では、セル領域全体にわたって同じサイズのコンタクトを使用できる。さらに、セル領域にコンタクトを形成する過程で周辺領域のコンタクトが形成される部分は、前記第１または第２スペーサにより保護されうるので、セル領域と周辺領域とに同時にコンタクトを形成できる。
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は、前記実施例に限定されず、本発明の技術的思想の範囲内で当業者によって多様な変形が可能であろう。
【産業上の利用可能性】
【００４７】
本発明は、電子部品及び半導体メモリ素子の製造産業に利用可能であり、特に、ＤＲＡＭ、不揮発性メモリ素子及びこれを利用した電子部品の製造産業に有用である。
【図面の簡単な説明】
【００４８】
【図１Ａ】本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。
【図１Ｂ】図１Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。
【図２Ａ】本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。
【図２Ｂ】図２ＡのＡ−Ａ線の断面図である。
【図３Ａ】本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。
【図３Ｂ】図３Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。
【図４Ａ】本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。
【図４Ｂ】図４Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。
【図５Ａ】本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。
【図５Ｂ】図５Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。
【図６Ａ】本発明の第１実施例による微細コンタクトの形成方法を説明するための平面図である。
【図６Ｂ】図６Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。
【図７Ａ】本発明の第２実施例による微細コンタクトの形成方法を説明するための平面図である。
【図７Ｂ】図７Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。
【図８Ａ】本発明の第２実施例による微細コンタクトの形成方法を説明するための平面図である。
【図８Ｂ】図８Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。
【図９Ａ】本発明の第３実施例による微細コンタクトの形成方法を説明するための平面図である。
【図９Ｂ】図９Ａにおける、図２ＡのＡ−Ａ線の位置での断面図である。
【図１０Ａ】本発明の第４実施例による微細コンタクトの形成方法を説明するための平面図である。
【図１０Ｂ】図１０ＡのＢ−Ｂ線の断面図である。
【図１０Ｃ】図１０ＡのＣ−Ｃ線の断面図である。
【図１１Ａ】本発明の第４実施例による微細コンタクトの形成方法を説明するための平面図である。
【図１１Ｂ】図１１Ａにおける、図１０ＡのＢ−Ｂ線の位置での断面図である。
【図１１Ｃ】図１１Ａにおける、図１０ＡのＣ−Ｃ線の位置での断面図である。
【図１２Ａ】本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。
【図１２Ｂ】図１２ＡのＤ−Ｄ線の断面図である。
【図１２Ｃ】図１２ＡのＥ−Ｅ線の断面図である。
【図１３Ａ】本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。
【図１３Ｂ】図１３Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。
【図１３Ｃ】図１３Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。
【図１４Ａ】本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。
【図１４Ｂ】図１４Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。
【図１４Ｃ】図１４Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。
【図１５Ａ】本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。
【図１５Ｂ】図１５Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。
【図１５Ｃ】図１５Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。
【図１６Ａ】本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。
【図１６Ｂ】図１６Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。
【図１６Ｃ】図１６Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。
【図１７Ａ】本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。
【図１７Ｂ】図１７Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。
【図１７Ｃ】図１７Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。
【図１８Ａ】本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。
【図１８Ｂ】図１８Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。
【図１８Ｃ】図１８Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。
【図１９Ａ】本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。
【図１９Ｂ】図１９Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。
【図１９Ｃ】図１９Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。
【図２０Ａ】本発明の第５実施例による微細コンタクトの形成方法を説明するための平面図である。
【図２０Ｂ】図２０Ａにおける、図１２ＡのＤ−Ｄ線の位置での断面図である。
【図２０Ｃ】図２０Ａにおける、図１２ＡのＥ−Ｅ線の位置での断面図である。
【符号の説明】
【００４９】
１００、２００  基板
１０２  第１エッチング停止膜
１０４  層間絶縁膜
１０６  第１コンタクトホール
１１０  第１ＰＲパターン
１１２  第１スペーサ
１１４  第２コンタクトホール
１１６  第３コンタクトホール
１１８  第２フォトレジストパターン
１２０  導電性物質層
１２２  第１コンタクト
１２４  第２コンタクト
１２６、１２８  膜質
１３２  第３ＰＲパターン
１３４  第４ＰＲパターン
１３６  第４コンタクトホール
１３８  第３コンタクト
２０２  導電領域
２０４  第１ゲートライン
２０６  第２ゲートライン
２０８  第１層間絶縁膜
２１０  第２エッチング停止膜
２１２  第２層間絶縁膜
２１４  第５ＰＲパターン
２１６  第５コンタクトホール
２１８  第２スペーサ
２１９  第６コンタクトホール
２２２  第６ＰＲパターン
２２４  第７コンタクトホール
２２６  第８コンタクトホール
２３０  第４コンタクト
２３２  第５コンタクト
【図１Ａ】
2006303488.tif 000003
【図１Ｂ】
2006303488.tif 000004
【図２Ａ】
2006303488.tif 000005
【図２Ｂ】
2006303488.tif 000006
【図３Ａ】
2006303488.tif 000007
【図３Ｂ】
2006303488.tif 000008
【図４Ａ】
2006303488.tif 000009
【図４Ｂ】
2006303488.tif 000010
【図５Ａ】
2006303488.tif 000011
【図５Ｂ】
2006303488.tif 000012
【図６Ａ】
2006303488.tif 000013
【図６Ｂ】
2006303488.tif 000014
【図７Ａ】
2006303488.tif 000015
【図７Ｂ】
2006303488.tif 000016
【図８Ａ】
2006303488.tif 000017
【図８Ｂ】
2006303488.tif 000018
【図９Ａ】
2006303488.tif 000019
【図９Ｂ】
2006303488.tif 000020
【図１０Ａ】
2006303488.tif 000021
【図１０Ｂ】
2006303488.tif 000022
【図１０Ｃ】
2006303488.tif 000023
【図１１Ａ】
2006303488.tif 000024
【図１１Ｂ】
2006303488.tif 000025
【図１１Ｃ】
2006303488.tif 000026
【図１２Ａ】
2006303488.tif 000027
【図１２Ｂ】
2006303488.tif 000028
【図１２Ｃ】
2006303488.tif 000029
【図１３Ａ】
2006303488.tif 000030
【図１３Ｂ】
2006303488.tif 000031
【図１３Ｃ】
2006303488.tif 000032
【図１４Ａ】
2006303488.tif 000033
【図１４Ｂ】
2006303488.tif 000034
【図１４Ｃ】
2006303488.tif 000035
【図１５Ａ】
2006303488.tif 000036
【図１５Ｂ】
2006303488.tif 000037
【図１５Ｃ】
2006303488.tif 000038
【図１６Ａ】
2006303488.tif 000039
【図１６Ｂ】
2006303488.tif 000040
【図１６Ｃ】
2006303488.tif 000041
【図１７Ａ】
2006303488.tif 000042
【図１７Ｂ】
2006303488.tif 000043
【図１７Ｃ】
2006303488.tif 000044
【図１８Ａ】
2006303488.tif 000045
【図１８Ｂ】
2006303488.tif 000046
【図１８Ｃ】
2006303488.tif 000047
【図１９Ａ】
2006303488.tif 000048
【図１９Ｂ】
2006303488.tif 000049
【図１９Ｃ】
2006303488.tif 000050
【図２０Ａ】
2006303488.tif 000051
【図２０Ｂ】
2006303488.tif 000052
【図２０Ｃ】
2006303488.tif 000053