(57)【要約】【課題】  任意の特性を有する複合ノイズを容易にかつ安定して生成可能とする複合ノイズ発生器を提供する。【解決手段】  予めガウス性ノイズ信号の波形データを任意のエンベロープ波形で選択的に発生するためのゲートが組み込まれ、外部からのパラメータによって波形データの特性を任意に制御可能とするＦＰＧＡ１１を備える。このＦＰＧＡ１１を制御用コンピュータ１２によってパラメータ制御することで複合ノイズの波形データを発生し、Ｄ／Ａ変換器１３によってアナログ信号に変換出力する。ノイズのパラメータとして、平均電力、時間率の振幅確率分布（タイムベースＡＰＤ）、交差率分布（ＣＲＤ）、継続時間分布（ＢＤＤ）、発生頻度分布（ＯＦＤ）、およびエンベロープ信号波形を任意に選択可能とした結果、プログラムによる自動的な制御が可能となる。【選択図】      図１
2006080879.tif 000002
【特許請求の範囲】
【請求項１】
予め不規則ノイズ信号の波形データを任意に組み合わせ、任意のエンベロープ波形で発生するためのゲートが組み込まれ、外部から与えられるパラメータに基づいて前記ノイズ信号の波形データ、エンベロープ波形の特性を選択可能とするゲート回路装置と、
指定されるノイズ特性に基づくパラメータを発生して前記ゲート回路装置に与え、前記指定のノイズ特性を有する複合ノイズの波形データを前記ゲート回路装置に生成させる制御装置と、
前記ゲート回路装置から出力される複合ノイズの波形データをアナログ信号に変換するディジタル・アナログ変換器とを具備することを特徴とする複合ノイズ発生器。
【請求項２】
前記ゲート回路装置は、
前記不規則ノイズ信号の波形データを指定パラメータに基づく特性で発生して複合ノイズの波形データを生成する不規則ノイズ信号源と、
前記指定パラメータに基づく時間間隔で振幅値を切り替えることでエンベロープ信号を生成するエンベロープ生成回路と、
前記不規則ノイズ信号源及びエンベロープ生成回路の基準としているクロックを指定パラメータに基づいて周波数制御するクロック制御回路と、
前記不規則ノイズ信号源から出力される不規則ノイズ信号の波形データと前記エンベロープ生成回路で生成されるエンベロープ信号の波形データとを乗算して複合ノイズ信号の波形データを生成する乗算器とを備えることを特徴とする請求項１記載の複合ノイズ発生器。
【請求項３】
前記ゲート回路装置には、フィールド・プログラマブル・ゲート・アレイを用いることを特徴とする請求項１記載の複合ノイズ発生器。
【請求項４】
前記パラメータには、前記複合ノイズの平均電力、時間率による振幅確率分布、交差率分布、継続時間分布、発生頻度分布、エンベロープ波形の少なくともいずれかが含まれることを特徴とする請求項１記載の複合ノイズ発生器。
【請求項５】
前記不規則ノイズ信号源は、ガウス性ノイズ信号の波形データを発生することを特徴とする請求項２記載の複合ノイズ発生器。
【請求項６】
前記不規則ノイズ信号源は、互いに異なる乱数を発生する複数の一様乱数発生回路を前記パラメータに基づいて駆動し、加算出力することで複合ノイズの波形データを生成することを特徴とする請求項２記載の複合ノイズ発生器。
【請求項７】
前記エンベロープ生成回路は、複数のカウント値を閾値とするカウンタと、このカウンタのカウント値と前記閾値との比較結果に基づいて予め決められた振幅値を選択する振幅値セレクタとを備えることを特徴とする請求項２記載の複合ノイズ発生器。
【請求項８】
前記不規則ノイズ信号源がガウス性信号源を利用するとき、前記ガウス性信号源の動作クロックを制御することで交差率分布を求めることを特徴とする請求項２記載の複合ノイズ発生器。
【請求項９】
前記エンベロープ生成回路で生成するエンベロープを選択的に制御することで、振幅確率分布、継続時間分布、発生頻度分布およびエンベロープを制御することを特徴とする請求項２記載の複合ノイズ発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、要求に応じて多種多様な特性を持つ複合ノイズを発生する複合ノイズ発生器に係り、例えば電子機器の電磁ノイズによる障害検査に利用するためのものに関する。
【背景技術】
【０００２】
近年、高度情報化社会に伴う電子・情報通信機器の普及により電磁ノイズが増加し、電磁環境が悪化しており、それに伴って通信機器の受信障害を含む電子機器への障害が問題となっている。このため、電子機器製造においては、耐ノイズ性（Noise Immunity）試験が不可欠となってきている。特に、通信機器の外部ノイズによる妨害の検査は、新しい通信方式、機器の開発には欠かせないものである。
【０００３】
従来から、電子機器の耐ノイズ性試験には、ノイズ源として適当な特性の電磁ノイズを発生するノイズ発生器が用いられている。しかしながら、電子機器の高集積化、高周波数化なども進んできており、要求されるノイズの発生形態や性質は多様化してきている。また、ノイズを表現するパラメータは非常に多い。
【０００４】
一方、熱雑音の振幅分布は正規分布に従うことが知られており、通信機器の設計においてはガウス性ノイズ発生器が用いられている。ところが、今日では都市雑音などのノイズ源の多様化により、ガウス性ノイズに対する検討だけでは十分ではなくなってきている。例えば、狭帯域ディジタル通信ではビット誤り率とノイズの時間率による振幅確率分布（Amplitude Probability Distribution，以下タイムベースＡＰＤ）に相関があるとの報告もあり、非ガウス性ノイズに対する検討も必要となってきている。
【０００５】
上記タイムベースＡＰＤを含めて対応する複合ノイズを発生するための基本原理については、非特許文献１に提案されている。しかしながら、この文献１に開示される装置はアナログ構成であり、パラメータの設定・変更が非常に困難である。
【０００６】
また、ディジタル構成のガウス性信号源を用いたノイズ発生器が非特許文献２で提案されているが、非ガウス性ノイズとして代表的な発生頻度分布（Occurrence Frequency Distribution，以下ＯＦＤ）、継続時間分布（Burst Duration Distribution，以下ＢＤＤ）、交差率分布（Crossing Distribution，以下ＣＲＤ）に対する制御は考慮されていない。
【０００７】
また、ノイズの確率統計量を制御可能なノイズ発生器が非特許文献３で提案されているが、ノイズのエンベロープ波形を制御できないため、出力ノイズ波形が現実的とは言えない。
【０００８】
また、ガウス性ノイズ信号とエンベロープ波形信号を乗算する方式の複合ノイズ発生器が非特許文献４で提案されているが、乗算部分がアナログ回路で構成されている。また、特定のコンピュータを使用しなければならないため、汎用性に問題がある。
【非特許文献１】井上浩，高木相：“銀接点開離時アークの１〜ＭＨｚの誘導雑音の統計的測定と複合雑音発生器（ＣＮＧ）の提案”，信学論（Ｂ），vol.J68-B，no.12，pp.1506-1512，1985.
【非特許文献２】曽根秀昭，静谷啓樹，高木相：“全ディジタル構成のガウス性信号源”，信学論Ｃ，vol.J70-C，no.7，pp.1101-1102，1987.
【非特許文献３】山根孝二，大沼孝一：“指定ＡＰＤ，ＣＲＤ，ＰＤＤ，ＰＳＤに従う擬似雑音の発生方法”，2002信学通信ソ大，B-4-36，2002.
【非特許文献４】M. Tanaka, K. Sasajima, H. Inoue and T. Takagi：“Programmable Composite Noise Generator (P-CNG) ‐As Class A Noise Simulator and Its Application to Opinion Test on TV Picture Degradation‐”，IEICE Trans. Commun.，vol.E85-B，no.7，pp.1352-1359，2002.
【発明の開示】
【発明が解決しようとする課題】
【０００９】
以上のように従来の複合ノイズ発生器では、ガウス性ノイズ、非ガウス性ノイズに対する検討が十分でなく、制御手法がアナログ的で、安定した制御がなされていないのが実情である。
【００１０】
本発明は上記の問題を解決し、ガウス性ノイズ、非ガウス性ノイズのいずれも発生可能で、その特性を容易にかつ安定して制御可能とする複合ノイズ発生器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために本発明に係る複合ノイズ発生器は、以下のように構成される。
【００１２】
（１）予め不規則ノイズ信号の波形データを任意に組み合わせ、任意のエンベロープ波形で発生するためのゲートが組み込まれ、外部から与えられるパラメータに基づいて前記ノイズ信号の波形データ、エンベロープ波形の特性を選択可能とするゲート回路装置と、指定されるノイズ特性に基づくパラメータを発生して前記ゲート回路装置に与え、前記指定のノイズ特性を有する複合ノイズの波形データを前記ゲート回路装置に生成させる制御装置と、前記ゲート回路装置から出力される複合ノイズの波形データをアナログ信号に変換するディジタル・アナログ変換器とを具備することを特徴とする。
【００１３】
（２）（１）の構成において、前記ゲート回路装置は、前記不規則ノイズ信号の波形データを指定パラメータに基づく特性で発生して複合ノイズの波形データを生成する不規則ノイズ信号源と、前記指定パラメータに基づく時間間隔で振幅値を切り替えることでエンベロープ信号を生成するエンベロープ生成回路と、前記不規則ノイズ信号源及びエンベロープ生成回路の基準としているクロックを指定パラメータに基づいて周波数制御するクロック制御回路と、前記不規則ノイズ信号源から出力される不規則ノイズ信号の波形データと前記エンベロープ生成回路で生成されるエンベロープ信号の波形データとを乗算して複合ノイズ信号の波形データを生成する乗算器とを備えることを特徴とする。
【００１４】
（３）（１）の構成において、前記ゲート回路装置には、フィールド・プログラマブル・ゲート・アレイを用いることを特徴とする。
【００１５】
（４）（１）の構成において、前記パラメータには、前記複合ノイズの平均電力、時間率による振幅確率分布、交差率分布、継続時間分布、発生頻度分布、エンベロープ波形の少なくともいずれかが含まれることを特徴とする。
【００１６】
（５）（２）の構成において、前記不規則ノイズ信号源は、ガウス性ノイズ信号の波形データを発生することを特徴とする。
【００１７】
（６）（２）の構成において、前記不規則ノイズ信号源は、互いに異なる乱数を発生する複数の一様乱数発生回路を前記パラメータに基づいて駆動し、加算出力することで複合ノイズの波形データを生成することを特徴とする。
【００１８】
（７）（２）の構成において、前記エンベロープ生成回路は、複数のカウント値を閾値とするカウンタと、このカウンタのカウント値と前記閾値との比較結果に基づいて予め決められた振幅値を選択する振幅値セレクタとを備えることを特徴とする。
【００１９】
（８）（２）の構成において、前記不規則ノイズ信号源がガウス性信号源を利用するとき、前記ガウス性信号源の動作クロックを制御することで交差率分布を求めることを特徴とする。
【００２０】
（９）（２）の構成において、前記エンベロープ生成回路で生成するエンベロープを選択的に制御することで、振幅確率分布、継続時間分布、発生頻度分布およびエンベロープを制御することを特徴とする。
【発明の効果】
【００２１】
以上のように本発明によれば、ガウス性ノイズ、非ガウス性ノイズのいずれも発生可能で、その特性を容易にかつ安定して制御可能とする複合ノイズ発生器を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２３】
まず、本実施形態に係る複合ノイズ発生器では、電磁雑音の統計的性質を模擬できることが要求される通信機器の外部ノイズによる妨害検査への利用を想定する。具体的には、従来から開発が進められている「開離する接点放電の電磁ノイズを模擬した方式」（非特許文献１参照）に本発明を適用し、ディジタル方式でその特性を可変して、電磁ノイズの模擬を一般化できる複合ノイズ発生器について説明する。
【００２４】
上記の電磁ノイズ模擬方式による複合ノイズ発生器は、従来にある、連続的ノイズ、パルス的なノイズ及び統計的な性質のみを擬似するノイズ源に比べて、より現実に近く、都市雑音の性質も併せ持ち、新しいノイズイミュニティ計測を提案するものである。
【００２５】
特に、本発明の特徴とする点は、これまでに解析してきた様々な種類のノイズを数値化し、ノイズの種類に応じたパラメータを統合的に制御することで、様々な複合ノイズを模擬できるようにしたところにある。
【００２６】
すなわち、従来のノイズ源は、ノイズの統計的性質のみを模擬しているので、波形的な模擬はできていない。ノイズは確定した波形ではないので、不規則な再現性のない波形であるが、ノイズの発生源の性質により波形に特徴がある。その特徴ある波形を模擬することができるノイズ源は、未だ提供されていない。このような事情を踏まえ、本発明に係るノイズ発生器は、波形そのものの特徴を考慮しながら、その統計的特徴を確実に再現する複合型のノイズ発生器を提案する。
【００２７】
ここで、プログラマブル可能な複合ノイズ（Composite Noise、以下ＣＮ）の発生器（プログラマブル複合ノイズ発生器：Programmable-Composite Noise Generator、以下Ｐ−ＣＮＧ）の基本構成は、ガウス性（正規性）の不規則なノイズ信号とエンベロープ波形信号を乗算する構成である。この構成については前述の非特許文献４に記載されている。
【００２８】
これに対し、本発明に係るＰ−ＣＮＧは、従来可変性に十分ではなく、またアナログ回路が混在されていた構成部分を、ＦＰＧＡ（Field Programmable Gate Array，以下ＦＰＧＡ）を使用してディジタル回路のみで実現し、さらに、専用コンピュータを用いずに、ＦＰＧＡとそれを接続できる汎用コンピュータ（コントローラ）、およびＤ／Ａ変換器だけで実現する。ＦＰＧＡは、回路プログラムによって所望の論理機能を持つＩＣを自由に作成することができ、近年の半導体技術の進歩により飛躍的に動作速度が向上してきた、汎用性を高い製品として知られている。
【００２９】
本実施形態において、コントローラプログラムにより制御可能なノイズのパラメータは、  
１）平均電力、  
２）時間率による振幅確率分布（time-base Amplitude Probability Distribution，以下タイムベースＡＰＤ）、  
３）交差率分布（Crossing Distribution，以下ＣＲＤ）、  
４）継続時間分布（Burst Duration Distribution，以下ＢＤＤ）、  
５）発生頻度分布（Occurrence Frequency Distribution，以下ＯＦＤ）、  
６）ノイズのエンベロープ波形  
とする。各パラメータの値はコンピュータに制御プログラムを組み込んで実行することにより制御する。
【００３０】
また、不規則ノイズ信号はガウス性信号源を利用し、クロック等でＣＲＤを制御できるもので構成する。タイムベースＡＰＤ、ＢＤＤ、ＯＦＤおよびエンベロープは、いずれもエンベロープ波形信号源で任意のエンベロープ波形信号を発生させることによって制御する。
【００３１】
複合ノイズ発生器（ＣＮＧ）の基本原理は、振幅と継続時間が異なる複数個のバースト状のガウス性ノイズを組み合わせることによって所望のタイムベースＡＰＤを持つ複合ノイズを合成する。
【００３２】
図１は本発明に係るＰ−ＣＮＧの概略構成を示すブロック図であり、複数のバースト状のガウス性ノイズを組み合わせた複合ノイズのエンベロープモデルを実現する。このＰ−ＣＮＧは、予めガウス性ノイズ信号の波形データを任意のエンベロープ波形で選択的に発生するためのゲートが組み込まれ、外部からのパラメータによって波形データの特性を任意に制御可能とするＦＰＧＡ１１を備える。このＦＰＧＡ１１のコントローラ（Controller）には汎用のパーソナルコンピュータ（Computer）（以下、制御用コンピュータ）１２を利用する。ＦＰＧＡ１１の出力端にはディジタル／アナログ（Ｄ／Ａ）変換器（D/A Converter）１３を接続し、このＡ／Ｄ変換器１３によってＦＰＧＡ１１で発生された波形データをアナログ信号に変換出力する構成とする。
【００３３】
上記ＦＰＧＡ１１は、ガウス性信号源（Gaussian signal source）１１１とエンベロープ生成回路（Envelope generator）１１２とを備え、それぞれマスタークロック制御回路（Master clock controller）１１３で制御されるマスタークロックを基準にしてガウス性ノイズ信号、エンベロープ波形信号を生成する。これらの回路ブロック１１１〜１１３は制御用コンピュータ１２からのパラメータによって制御され、任意のノイズ波形、バースト継続時間、及び発生頻度の分布を選択可能とする。ガウス性信号源１１１で発生されるガウス性ノイズ信号とエンベロープ生成回路１１２で発生されるエンベロープ波形信号は乗算器１１４で乗算されて合成出力される。
【００３４】
すなわち、上記ＦＰＧＡ１１では、ガウス性信号源１１１の入力クロック周波数をマスタークロック制御回路１１３によって制御することで交差率分布（ＣＲＤ）を形成することができる。また、任意のエンベロープ波形信号を発生させることによって任意の波形、時間率の振幅確率分布（タイムベースＡＰＤ）、継続時間分布（ＢＤＤ）、発生頻度分布（ＯＦＤ）を持つノイズの合成が可能となる。
【００３５】
試作には、Xilinx社のＦＰＧＡ（Spartan-II XC2S150）を用いた。上記構成による複合ノイズ発生器では、ＦＰＧＡ１１を用いたことにより、パーソナルコンピュータなどで作成した回路データの転送によって、設計された論理機能を自由にプログラム可能となっている。使用したＦＰＧＡは、１５万ゲート規模のロジックを設計することができ、クロック周波数は３２ＭＨｚまで設定可能である。回路設計には、回路記述用言語ＶＨＤＬ（Very high-speed integrated circuit Hard-ware Description Language）を用いた。
【００３６】
上記ガウス性信号源１１１は、例えば図２に示すように、構成が容易なシフトレジスタ（ＳＲ）によるＭ系列発生回路（M-sequence generator）を複数個（図ではｎ個）用意し、それぞれ入力クロック周波数に基づいてＭ系列の乱数を発生させる。そして、各Ｍ系列発生回路Ａ１１〜Ａ１ｎを初期化回路（Initializer）Ａ２で任意に初期化しつつ、加算器Ａ３で加算合成することによってガウス性ノイズ信号を得る。
【００３７】
例えば、１０ビットＭ系列シフトレジスタを８個用意し、下位２ビットの微小項として無視し、上位８ビットを加算して出力する。このときの出力は１１ビットとなり、ノイズ信号は、振幅値０〜２11−１（＝２０４７）の範囲でディジタル出力される。
【００３８】
この構成によるガウス性信号源１１１のディジタル出力信号をロジックアナライザで測定した結果を図３に示す。横軸はクロックパルス数であり、時間に対応する。縦軸は１１ビット２進数値を１０進数化した振幅値を示している。図３に示す波形（１０２６ポイント）の自己相関を求めると、遅延時間が０のとき１であり、他はほぼ０であるから、擬似ランダム信号が得られていることがわかる。
【００３９】
一方、エンベロープ生成回路１１２は、例えば図４に示すように、クロックを計数し定期的に初期化されるカウンタＢ１と、このカウンタＢ１のカウント値に応じて振幅値を決定する振幅セレクタＢ２とを備える。また、制御用コンピュータ１２からの指定パラメータに基づいてカウンタＢ１を制御するＯＦＤ制御部Ｂ３及びＢＤＤ制御部Ｂ４を備える。ＯＦＤ制御部Ｂ３及びＢＤＤ制御部Ｂ４は、いずれも図２に示すガウス性信号源１１１と同様な構成の一様乱数源を備え、カウンタＢ１に入力されるクロック及び初期化信号に基づいて一様乱数を生成し、予め設定される閾値との比較結果に基づいてカウンタＢ１の閾値を制御する。
【００４０】
上記構成によるエンベロープ生成回路１１２の処理は、図５に示す手順に従う。すなわち、カウンタＢ１の値ＣＴは、初期化されると零からクロックを数え始め、クロックが入力される毎にカウント値ＣＴを加算する（ステップＳ１）。ここで、加算後のカウント値ＣＴを発生間隔設定値Ｄ0 と比較し（ステップＳ２−０）、続いて継続時間設定値の第１乃至第ｎ閾値Ｄ1 〜Ｄn と比較する（ステップＳ２−１〜Ｓ２−ｎ）。
【００４１】
ステップＳ２−０でカウント値ＣＴが初期閾値Ｄ0 （Ｔ0 に対応）を越えない間は、振幅セレクタＢ２に初期振幅値Ａ0 を設定し（ステップＳ３−０）、ステップＳ２−１で初期閾値Ｄ0 を越えると第１振幅値Ａ1 に設定する（ステップＳ３−１）。さらに、カウント値ＣＴが第１閾値Ｄ1 を越えると第２振幅値Ａ2 （ステップＳ３−２）に設定する。以後、同様の比較設定を行い、カウント値ＣＴがエンベロープ波形の１周期分の時間を数え終わる（カウント値ＣＴが第ｎ閾値Ｄn となる）（ステップＳ３−ｎ）と第ｎ振幅値Ａn に設定する。このとき、カウント値ＣＴは０にリセットされ（ステップＳ４）、次の周期に移行する。上記構成のエンベロープ生成回路１１２では、時間最小分解能は、カウンタＢ１に入力されるクロック周波数に依存する。
【００４２】
上記の手順に対し、ＯＦＤ制御部Ｂ３では、入力クロックに基づいて一様乱数を発生し（ステップＳ５）、この一様乱数からカウンタＢ１の発生間隔における初期閾値Ｄ0 を決定する（ステップＳ６）。また、ＢＤＤ制御部Ｂ４では、入力クロックに基づいて一様乱数を発生し（ステップＳ７）、この一様乱数からカウンタＢ１の第１乃至第ｎ閾値それぞれの継続時間Ｄ1 〜Ｄn を決定する（ステップＳ８）。
【００４３】
以上の処理によって、例えば図６に示すようなエンベロープ信号波形が得られる。このエンベロープ信号波形は、実効値比をσ0 ：σ1 ：σ2 ＝０：１：３と継続時間比をＴ0 ：Ｔ1 ：Ｔ2 ＝１：３：１に設定し、周期的に発生させた例である。
【００４４】
上記ガウス性信号源１１１で得られたガウス性ノイズ信号とエンベロープ生成回路１１２によって生成されたエンベロープ波形信号を乗算器１１４で乗算することで複合ノイズが得られる。
【００４５】
図７に複合ノイズのエンベロープ波形の基本形を示す。ｉ番目のエンベロープ区間内におけるガウス性ノイズの実効値をσi 、その継続時間をＴi （ｉ＝０，１，２，…,ｎ）とすると、複合ノイズのタイムベースＡＰＤは
【数１】
2006080879.tif 000003
【００４６】
と表される。ここで、ノイズの発生間隔Ｔは
【数２】
2006080879.tif 000004
【００４７】
で表される。σ0 ＝０のとき、複合ノイズは不連続性ノイズであり、Ｔ0 はノイズのない空白時間である。また，Ｔは周期的なノイズの特性測定時間と同じ意味を持っている。不連続性ノイズ部分の全継続時間Ｔd は
【数３】
2006080879.tif 000005
【００４８】
で表される。一方、ＣＮの平均電力は
【数４】
2006080879.tif 000006
【００４９】
で求められる。  
上記エンベロープ生成回路１１２によってＯＦＤ及びＢＤＤを制御するには、図４及び図５に示したように、エンベロープの発生間隔とその長さを制御して実行することが可能である。図４と図５を対応させると、図４に示すカウンタＢ１は図５の判断ステップＳ２−１〜Ｓ２−ｎに対応し、発生間隔値Ｄ0 を設定することによりＯＦＤを制御することができる。図４に示すＯＦＤ制御部Ｂ３は、図２に示すガウス性信号源の構成と同様な一様乱数源を用意し、［０〜２k −１］の整数値を持つ一様乱数Ｕを生成させ、閾値をＬth＝（２k −１）ｐ＋１と設定し、乱数Ｕi がＵi ≧ＬthであればＤ0 のカウントを終了し、Ｄ1 のカウントに移行する。ここで、ｋは一様乱数源のビット長であり，ｐはパルスの生起確率である。ｐを変えることによりＯＦＤを制御できる。
【００５０】
ＢＤＤの制御には、不連続性ノイズ部分の全継続時間  
【数５】
2006080879.tif 000007
【００５１】
の分布を制御すればよい。すなわち、図４，図５におけるＤ1 からＤn までの設定がＢＤＤの設定に対応し、エンベロープはそのタイムベースＡＰＤに対応する時間関係にあるように、各バースト性ノイズの継続時間Ｔi （ｉ＝１，２，…，ｎ）を設定する。タイムベースＡＰＤと平均電力は、それぞれ継続時間Ｔi と発生間隔Ｔを平均値とすることで求められる。尚、ＢＤＤを制御するためには、異なる一様乱数源を用意する必要がある。
【００５２】
図８に合成したＣＮの波形例を示す。この例では、ガウス性信号源として、１０ビットＭ系列シフトレジスタを８個用意し、下位２ビットを微小項として省略し、上位８ビットを加算したときの出力波形を示している。エンベロープ信号は、先に例示したように、実効値比をσ0 ：σ1 ：σ2 ＝０：１：３と継続時間比をＴ0 ：Ｔ1 ：Ｔ2 ＝１：３：１に設定し、周期的に発生させている。このＣＮのタイムベースＡＰＤを測定した結果、図９に示すような結果が得られた。図９に示す複合ノイズのタイムベースＡＰＤは理論値とよく一致しており、所望のタイムベースＡＰＤを持つ複合ノイズが合成できていることがわかる。
【００５３】
以上のことから明らかなように、本発明に係る複合ノイズ発生器は、ノイズのパラメータとして、平均電力、時間率の振幅確率分布（タイムベースＡＰＤ）、交差率分布（ＣＲＤ）、継続時間分布（ＢＤＤ）、発生頻度分布（ＯＦＤ）、およびエンベロープ信号波形を任意に選択して、プログラムによる自動的な制御が可能である。
【００５４】
また、汎用のパーソナルコンピュータも利用可能なため、マン−マシンインターフェースを充実することができる。
【００５５】
また、全ディジタル化によってＩＣ化を実現することができ、制御処理の安定化を実現することができる。
【００５６】
上記効果の得られる複合ノイズ発生器の実現により、ソフトウェアで制御可能な電磁ノイズを簡単に発生できるようになる。この結果、通信イミュニティ試験を容易に行う試験法の普及を実現することができる。
【００５７】
また、狭帯域ディジタル通信ではビット誤り率とノイズのタイムベースＡＰＤに相関があるとの報告もあり、全ての通信機器に非ガウス性ノイズに対する検討が必要になっているが、上記構成による複合ノイズ発生器を利用することで、情報通信方式・機器の分野において、設計・開発の段階から非ガウス性ノイズの影響を考慮することができ、ノイズの統計的性質だけではなく実際に問題となるノイズ波形に対する影響も評価できる装置を提供することができる。
【００５８】
勿論、通信機器のみならず、その他の電子機器のノイズイミュニティ試験にも利用可能であり、多くのノイズを用いた実験・研究に応用することができる。
【００５９】
上記複合ノイズ発生器の原理を利用して、現在、テレビジョン画像のノイズ感受性検査（イミュニティ）の研究を行っている。このようなノイズ感受性検査法は、現状では少ないが、今後多くの通信イミュニティの検査は、正規性ノイズでなく、本発明で提案する方法がより現実のノイズに近い試験法であるので、更なる利用が期待できる。
【００６０】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る複合ノイズ発生器の概略構成を示すブロック図である。
【図２】図１に示すガウス性信号源の具体的な構成を示すブロック図である。
【図３】図２に示すガウス性信号源で発生されるガウス性ノイズ信号の一例を示す波形図である。
【図４】図１に示すエンベロープ生成回路の具体的な構成を示すブロック図である。
【図５】図４に示すエンベロープ生成回路の処理手順を示すフローチャートである。
【図６】図４に示すエンベロープ生成回路で生成されるエンベロープ信号の一例を示す波形図である。
【図７】図１に示すＦＰＧＡにおいて、複合ノイズに対するエンベロープ波形の基本形を示す波形図である。
【図８】図１に示す乗算器で得られる複合ノイズの例を示す波形図である。
【図９】図８に示す複合ノイズのタイムベースＡＰＤを測定した結果を示す特性図である。
【符号の説明】
【００６２】
１１…ＦＰＧＡ（Field Programmable Gate Array）、
１１１…ガウス性信号源（Gaussian signal source）、
１１２…エンベロープ生成回路（Envelope generator）、
１１３…マスタークロック制御回路、
１１４…乗算器、
１２…制御用コンピュータ、
１３…Ｄ／Ａ変換器、
Ａ１１〜Ａ１ｎ…Ｍ系列発生回路、
Ａ２…初期化回路（Initializer）、
Ａ３…加算器、
Ｂ１…カウンタ、
Ｂ２…振幅値セレクタ。
【図１】
2006080879.tif 000008
【図２】
2006080879.tif 000009
【図３】
2006080879.tif 000010
【図４】
2006080879.tif 000011
【図５】
2006080879.tif 000012
【図６】
2006080879.tif 000013
【図７】
2006080879.tif 000014
【図８】
2006080879.tif 000015
【図９】
2006080879.tif 000016