(57)【要約】【課題】  ＴＦＴアレイ基板等の電気光学装置用基板を含むマザー基板において、電気光学装置用基板を小型化し、且つ、画素の良否を高い精度で検査する。【解決手段】  マザー基板は、基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部とを夫々備え、相互に間隙を隔てて平面配列された複数の電気光学装置用基板を含む。更に、間隙における基板上に複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられており、複数の信号線に夫々接続され且つ複数の信号線を介して画素部の良否を夫々判定する際に用いられる複数の検査用回路とを含む。【選択図】  図４
2006349812.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部とを夫々備え、相互に間隙を隔てて平面配列された複数の電気光学装置用基板と、
前記間隙における前記基板上に前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられており、前記複数の信号線に夫々接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路と
を含むことを特徴とするマザー基板。
【請求項２】
基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部とを夫々備えた複数の電気光学装置用基板と、
前記複数の電気光学装置用基板のうち２つの電気光学装置用基板を一組として構成される電気光学装置用基板の組に対応して夫々設けられており、同一の組に係る前記複数の信号線に対して共通に電気的に夫々接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路と
を含むことを特徴とするマザー基板。
【請求項３】
前記複数の電気光学装置用基板は、前記基板上で、相互に間隙を隔てて平面配列されており、
前記複数の検査用回路は、前記間隙における前記基板上に、前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられている
ことを特徴とする請求項２に記載のマザー基板。
【請求項４】
前記複数の検査用回路は、前記複数の信号線のうち２本の信号線を一組として構成される複数の信号線の組毎に一つずつ電気的に接続された、前記画素部に供給された検査用の信号を増幅するための差動増幅回路であることを特徴とする請求項２又は３に記載のマザー基板。
【請求項５】
前記２つの電気光学装置用基板のうち一方の電気光学装置用基板は、前記基板上で平面的に見て、前記対応する検査用回路に対して、他方の電気光学装置用基板と対称に配置されていることを特徴とする請求項２から４のいずれか一項に記載のマザー基板。
【請求項６】
前記複数の電気光学装置用基板は、前記複数の信号線を駆動するための信号線駆動回路を夫々備えており、
前記一方の電気光学装置用基板に備えられた前記信号線駆動回路は、前記基板上で平面的に見て、前記対応する検査用回路に対して、前記他方の電気光学装置用基板に備えられた前記信号線駆動回路と対称に配置されていることを特徴とする請求項５に記載のマザー基板。
【請求項７】
前記基板上で平面的に見て、前記複数の電気光学装置用基板の各々と前記対応する検査用回路との間に配置されており、前記複数の信号線の途中に電気的に接続されたスイッチング素子と、
該スイッチング素子のオン状態とオフ状態とを切り換える切換手段と
を更に備えることを特徴とする請求項２から６のいずれか一項に記載のマザー基板。
【請求項８】
前記複数の電気光学装置用基板は、前記基板上で、相互に間隙を隔てて平面配列されており、
前記スイッチング素子及び前記切換手段は、前記間隙における前記基板上に、前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられている
ことを特徴とする請求項７に記載のマザー基板。
【請求項９】
基板上に、
画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、
該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部と、
該複数の画素部を検査する際に用いられ、前記基板の外に設けられた検査用回路と前記複数の信号線との電気的な接続を制御するために、前記複数の信号線に電気的に接続されたスイッチング素子と、
該スイッチング素子のオン状態とオフ状態とを切り換える切換手段と
を備えたことを特徴とする電気光学装置用基板。
【請求項１０】
請求項９に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項１２】
基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部とを夫々備え、相互に間隙を隔てて平面配列された複数の電気光学装置用基板含むマザー基板から該複数の電気光学装置用基板を切り出すことより電気光学装置を製造する電気光学装置の製造方法であって、
前記間隙における前記基板上に夫々設けられており、前記複数の信号線に接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路によって前記電気光学装置用基板を検査する検査工程と、
前記間隙における前記基板と共に前記複数の検査用回路を前記電気光学装置用基板から少なくとも部分的に分断する分断工程と
を含む電気光学装置用基板の製造方法。
【請求項１３】
前記検査工程は、前記複数の信号線のうち２本の信号線を一組として構成される複数の信号線の組毎に一つずつ電気的に接続された差動増幅回路を含む前記検査用回路によって前記電気光学装置用基板を検査する工程を含むことを特徴とする請求項１２に記載の電気光学装置用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板及びその製造方法並びにマザー基板の技術分野に関する。
【背景技術】
【０００２】
液晶装置等の電気光学装置は、薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」と称す。）等が形成されたＴＦＴアレイ基板等の電気光学装置用基板を検査する工程と、ＴＦＴアレイ基板及び液晶等の電気光学素子を駆動するための対向電極が形成された対向基板間に液晶を封入する工程とを経て形成される。完成品である液晶装置が正常に作動するか否かの検査は、完成された液晶装置によって表示された画像が正しく表示されるか否かによって行われる。このような電気光学装置において、ＴＦＴアレイ基板に形成されたＴＦＴの不具合がＴＦＴアレイ基板を検査する工程で検出されなかった場合には、完成品である液晶装置に対して行う検査によって不具合が検出されることになる。
【０００３】
完成品である液晶装置で不具合が検出された場合の対応策として、液晶装置から液晶を抜き取った後、ＴＦＴアレイ基板を交換する或いは不具合箇所を修理する等の措置が考えられるが、電気光学装置を製造する際の歩留まりの低下及びコストの増大を考慮すると実質的にこれらの措置を採用することは難しい。加えて、ＴＦＴアレイ基板を形成した後の工程が無駄な工程となってしまい、液晶装置等の電気光学装置を製造する際の歩留まりの低下及びコストの増大を招く問題点がある。
【０００４】
このような問題点を解決する手段の一つとして、例えば特許文献１は、画素アレイ内においてコンパレータに電気的に接続された２本の信号線及び走査線の全ての交差に対応して画素が配置されており、電気光学装置用基板を形成した段階で２つの画素に供給された電位情報を比較することによって画素に不良が生じているか否かを検査する技術を開示している。
【０００５】
【特許文献１】特開２００４−２２６５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献１に開示された技術によれば、コンパレータは、検査に使用された後も電気光学装置用基板上に残ったままであり、電気光学装置用基板を小型化できないという技術的な問題がある。また、製造過程において、ウェハ上の相異なる電気光学装置用基板上の画素は、相異なるコンパレータによって、検査されるため、検査基準が相互に異なることとなってしまい、精度の高い検査をすることが困難になるという技術的な問題もある。
【０００７】
本発明は、上述した従来の問題点に鑑みなされたものであり、例えば、電気光学装置用基板を小型化することができ、且つ、画素の良否を高い精度で検査することが可能なマザー基板、電気光学装置用基板及びその製造方法、並びに電気光学装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の第１のマザー基板は、上記課題を解決するために、基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部とを夫々備え、相互に間隙を隔てて平面配列された複数の電気光学装置用基板と、前記間隙における前記基板上に前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられており、前記複数の信号線に夫々接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路とを含む。
【０００９】
本発明の第１のマザー基板によれば、複数の電気光学装置用基板を含んでおり、例えば、スクライブ或いはダイシングによって切り出された各々の電気光学装置用基板と対向基板との間に液晶等の電気光学物質が狭持されることにより電気光学装置が形成される。その電気光学装置の動作時には、例えば信号線駆動回路により画像信号が、データ線を介して各画素部に供給される。これと共に、Ｙ−ドライバ回路或いは走査線駆動回路により走査線を介して走査信号が各画素部に供給される。画素部毎に設けられた例えば画素スイッチング用の薄膜トランジスタ（以下、適宜「ＴＦＴ」という。）は、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が可能である。
【００１０】
本発明では特に、複数の電気光学装置用基板の各々の複数の信号線に夫々接続され且つ複数の信号線を介して画素部の良否を夫々判定する際に用いられる複数の検査用回路を含んでいる。複数の検査用回路は、例えば、ある画素部から、対応する信号線を介して、出力される電位信号を基準信号と比較することにより画素部の良否を夫々判定する際に用いられる。画素部から出力される電位信号は、検査時に予め複数の画素部の全部又は一部に供給された検査信号が、画素部における電荷のリーク等の不具合の有無、即ち、画素部の良否を反映した結果として得られる信号である。基準信号は、例えば、外部から供給される基準となる信号であって、検査信号及び画素部から出力される電位信号を評価する際の基準となる。このような検査用回路によって、マザー基板或いはウェハ基板の状態で、複数の電気光学装置用基板の各々に設けられた複数の画素部の検査をすることが可能となる。即ち、製造工程における早い段階で、画素部の不具合を検出することができる。従って、例えば不具合を有する画素部を含む電気光学装置用基板を用いて電気光学装置を組み立ててしまう等の無駄な製造工程を省くことができ、製造コストの低減、品質の向上にもつながる。
【００１１】
更に、本発明では特に、基板上に、複数の電気光学装置用基板が、相互に間隙を隔てて平面配列されており、複数の検査用回路は、このような間隙における基板上に複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられている。よって、検査後或いは複数の電気光学装置基板をマザー基板からスクライブ或いはダイシングによって夫々切り出す際に、複数の検査用回路の各々の少なくとも一部を電気光学装置用基板から分断することにより、電気光学装置の小型化が可能となる。
【００１２】
以上説明したように、本発明のマザー基板によれば、製造工程における早い段階で、画素部の不具合を検出することができると共に電気光学装置の小型化が可能となる。
【００１３】
本発明の第２のマザー基板は、上記課題を解決するために、基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部とを夫々備えた複数の電気光学装置用基板と、前記複数の電気光学装置用基板のうち２つの電気光学装置用基板を一組として構成される電気光学装置用基板の組に対応して夫々設けられており、同一の組に係る前記複数の信号線に対して共通に電気的に夫々接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路とを含む。
【００１４】
本発明の第２のマザー基板によれば、複数の電気光学装置用基板を含んでおり、例えば、スクライブ或いはダイシングによって切り出された各々の電気光学装置用基板と対向基板との間に液晶等の電気光学物質が狭持されることにより電気光学装置が形成される。その電気光学装置の動作時には、例えば信号線駆動回路により画像信号が、データ線を介して各画素部に供給される。これと共に、Ｙ−ドライバ回路或いは走査線駆動回路により走査線を介して走査信号が各画素部に供給される。画素部毎に設けられた例えば画素スイッチング用のＴＦＴは、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が可能である。
【００１５】
本発明では特に、複数の検査用回路が、複数の電気光学装置用基板のうち２つの電気光学装置用基板を一組として構成される電気光学装置用基板の組に対応して夫々設けられている。複数の検査用回路は、同一の組に係る複数の信号線に対して共通に電気的に夫々接続されており、複数の信号線と介して画素部の良否を夫々判定する。言い換えれば、検査用回路は、電気光学装置用基板の組毎に一つ設けられ、この一つの検査用回路によって、同一の組に係る電気光学装置基板の夫々の画素部の良否を判定する。即ち、検査用回路は、同一の組に係る電気光学装置用基板の各々によって共有されている。よって、検査用回路が共有されていない場合、即ち、一つの電気光学装置用基板に対応して一つの検査用回路が設けられている場合に比較して、検査用回路を設けるために必要となるマザー基板上の領域或いはスペースが少なくて済む。従って、マザー基板の一枚当たりに含むことができる電気光学装置用基板が多くなり、より多くの電気光学装置用基板を製造することができる。これにより、製造効率が向上し、製造コストの低減にもつながる。
【００１６】
加えて、検査用回路は、電気光学装置用基板の組毎に一つ設けられ、同一の組に係る電気光学装置用基板の各々の画素部を一つの検査用回路によって、検査することができる。よって、組毎の２つの電気光学装置用基板については、同じ基準で検査することができることになる。仮に、２つの電気光学装置用基板の各々を別の検査用回路によって検査した場合には、検査用回路の違い、言い換えれば、検査基準の違いに起因して測定上の誤差或いは検査の精度の低下が生じてしまう。しかるに本発明によれば、同一の組に係る電気光学装置用基板の各々については、同じ基準で検査するので、電気光学装置用基板の各々に一つずつ検査用回路を設けて検査する場合に比較して、高い精度で検査することができる。
【００１７】
以上説明したように、本発明の第２のマザー基板によれば、製造効率が向上し、製造コストの低減にもつながる。加えて、電気光学装置用基板の各々に一つずつ検査用回路を設けて検査する場合に比較して、高い精度で検査することができる。
【００１８】
本発明の第２のマザー基板の一態様では、前記複数の電気光学装置用基板は、前記基板上で、相互に間隙を隔てて平面配列されており、前記複数の検査用回路は、前記間隙における前記基板上に、前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられている。
【００１９】
この態様によれば、複数の検査用回路は、例えばスクライブ或いはダイシングによって切断することにより、電気光学装置用基板から夫々分断可能である。よって、検査後或いは複数の電気光学装置基板をマザー基板から例えばスクライブ或いはダイシングによって夫々切り出す際に、複数の検査用回路の各々の少なくとも一部を電気光学装置用基板から分断することにより、電気光学装置の小型化が可能となる。
【００２０】
本発明の第２のマザー基板の他の態様では、前記複数の検査用回路は、前記複数の信号線のうち２本の信号線を一組として構成される複数の信号線の組毎に一つずつ電気的に接続された、前記画素部に供給された検査用の信号を増幅するための差動増幅回路である。
【００２１】
この態様によれば、検査用回路は差動増幅回路である。具体的には、複数の信号線のうち２本の信号線を一組として構成される複数の信号線の組毎に一つずつ設けられており、検査時には、同一の組に係る信号線のうち一方の信号線を介して検査すべき画素部から差動増幅回路に電位信号が供給される。また、同一の組に係る信号線のうち他方の信号線を介して基準となる電位を有する基準信号が供給される。このように供給された電位信号及び基準信号の電位差は、差動増幅回路によって増幅される。このため、これらの信号の電位差が微小であっても、確実に画素部の良否の判定することができる。尚、増幅された信号は、例えば外部に設けられた、画素部の良否を判定するテスト回路等に供給されてもよい。
【００２２】
加えて、このような差動増幅回路は、２本の信号線と電気的に接続できれば、その電位差を増幅することができるので、同一の組に係る電気光学装置用基板の各々の複数の信号線に対して共通に電気的に接続し、共有化することが容易である。従って、一つの差動増幅回路によって、異なる２つの電気光学装置用基板の画素部を検査すること、即ち、一つの差動増幅回路を共有することを容易に実現することができる。
【００２３】
本発明の第２のマザー基板の他の態様では、前記２つの電気光学装置用基板のうち一方の電気光学装置用基板は、前記基板上で平面的に見て、前記対応する検査用回路に対して、他方の電気光学装置用基板と対称に配置されている。
【００２４】
この態様によれば、検査用回路及び電気光学装置用基板を効率的にマザー基板上の領域に配置することができる。よって、マザー基板の一枚当たりに含むことができる電気光学装置用基板が多くなり、より多くの電気光学装置用基板を製造することができる。これにより、製造効率が向上し、製造コストの低減にもつながる。
【００２５】
加えて、画素部と検査用回路との接続のための信号線を引き回す引回部分を短くすることができる。よって、引回部分が長いことによる配線容量の増加を防止することができる。従って、配線容量に伴う検査時の感度の低減、具体的には、例えば画素部における微小な電荷リーク等の不具合による電位信号の変化を検出することができなくなってしまうことを防止することができる。
【００２６】
上述した２つの電気光学装置用基板が相互に対称に配置されている態様では、前記複数の電気光学装置用基板は、前記複数の信号線を駆動するための信号線駆動回路を夫々備えており、前記一方の電気光学装置用基板に備えられた前記信号線駆動回路は、前記基板上で平面的に見て、前記対応する検査用回路に対して、前記他方の電気光学装置用基板に備えられた前記信号線駆動回路と対称に配置されていてもよい。
【００２７】
このように構成すれば、同一の組に係る２つの電気光学装置用基板のいずれも、信号線駆動回路を途中に挟むことなく、検査用回路と電気的に接続することが可能である。よって、信号線駆動回路からの電気的な影響を低減することができる。また、配線を複雑化する必要もない。
【００２８】
本発明の第２のマザー基板の他の態様では、前記基板上で平面的に見て、前記複数の電気光学装置用基板の各々と前記対応する検査用回路との間に配置されており、前記複数の信号線の途中に電気的に接続されたスイッチング素子と、該スイッチング素子のオン状態とオフ状態とを切り換える切換手段とを更に備える。
【００２９】
この態様によれば、例えば画素部の良否を検査する際に、スイッチング素子をオン状態に切り換えることによって、電位信号を検査用回路に供給できるように複数の信号線を介して画素部及び検査用回路間を導通させることが可能である。スイッチング素子は、切換手段によってオン状態とオフ状態とが切り換えられる。電位信号を検査用回路に供給する際に、電位信号を検査用回路に供給するタイミングに合わせて信号線を検査用回路に供給できる。
【００３０】
上述したスイッチング素子及び切換手段を更に備えた態様では、前記複数の電気光学装置用基板は、前記基板上で、相互に間隙を隔てて平面配列されており、前記スイッチング素子及び前記切換手段は、前記間隙における前記基板上に、前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられてもよい。
【００３１】
このように構成すれば、スイッチング素子及び切換手段を電気光学装置用基板から分断することにより、電気光学装置の小型化が可能となる。
【００３２】
本発明の電気光学装置用基板は、上記課題を解決するために、基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部と、該複数の画素部を検査する際に用いられ、前記基板の外に設けられた検査用回路と前記複数の信号線との電気的な接続を制御するために、前記複数の信号線に電気的に接続されたスイッチング素子と、該スイッチング素子のオン状態とオフ状態とを切り換える切換手段とを備える。
【００３３】
本発明の電気光学装置用基板によれば、例えば、対向基板との間に液晶等の電気光学物質が狭持されることにより電気光学装置が形成される。その電気光学装置の動作時には、例えば信号線駆動回路により画像信号が、データ線を介して各画素部に供給される。これと共に、Ｙ−ドライバ回路或いは走査線駆動回路により走査線を介して走査信号が各画素部に供給される。画素部毎に設けられた例えば画素スイッチング用のＴＦＴは、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が可能である。
【００３４】
本発明では特に、該複数の画素部を検査する際に用いられ、前記基板の外に設けられた検査用回路と前記複数の信号線との電気的な接続を制御するために、前記複数の信号線に電気的に接続されたスイッチング素子と、該スイッチング素子のオン状態とオフ状態とを切り換える切換手段とを備えている。よって、スイッチング素子を介して画素部及び例えば画素部からの電位信号に基づいて検査を行う検査用回路を電気的に接続することにより、その製造工程の早い段階、即ち、例えばマザー基板に複数配列された状態で、画素部の不具合を検査することができる。また、スイッチング素子は、切換手段によってオン状態とオフ状態とが切り換えられる。よって、画素部からの電位信号を検査用回路に供給する際に、電位信号を検査用回路に供給するタイミングに合わせて信号線を検査用回路に供給できる。
【００３５】
加えて、検査後にはスイッチング素子をオフ状態にしておくことで、例えば隣接する信号線がショート即ち電気的に短絡することを防止することができる。
【００３６】
本発明の電気光学装置は、上記課題を解決するために、上述した本発明の電気光学装置用基板を備える。
【００３７】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えているため、その製造工程の早い段階で、画素部の不具合を検査することができる。よって、製造効率が向上し、製造コストの低減にもつながる。
【００３８】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００３９】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いたディスプレイ装置を実現することも可能である。このような電子機器は、上述した電気光学装置用基板を含んでいるため、製造効率が向上している。
【００４０】
本発明の電気光学装置用基板の製造方法は、上記課題を解決するために、基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部とを夫々備え、相互に間隙を隔てて平面配列された複数の電気光学装置用基板含むマザー基板から該複数の電気光学装置用基板を切り出すことより電気光学装置を製造する電気光学装置の製造方法であって、前記間隙における前記基板上に夫々設けられており、前記複数の信号線に接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路によって前記電気光学装置用基板を検査する検査工程と、前記間隙における前記基板と共に前記複数の検査用回路を前記電気光学装置用基板から少なくとも部分的に分断する分断工程とを含む。
【００４１】
本発明の電気光学装置用基板の製造方法によれば、例えば、電気光学装置用基板がマザー基板或いはウェハ基板に配列された状態、即ち、製造工程における早い段階で、画素部の良否を判定する複数の検査用回路によって複数の電気光学装置用基板の各々に設けられた複数の画素部を夫々検査する。よって、例えば不具合を有する画素部を含む電気光学装置用基板を用いて電気光学装置を組み立ててしまう等の無駄な製造工程を省くことができ、製造コストの低減、品質の向上にもつながる。
【００４２】
更に、検査後或いは複数の電気光学装置基板をマザー基板からスクライブ或いはダイシングによって夫々切り出す際に、複数の検査用回路の各々の少なくとも一部を電気光学装置用基板から分断することにより、電気光学装置の小型化が可能となる。
【００４３】
本発明の電気光学装置用基板の製造方法の一の態様では、前記検査工程は、前記複数の信号線のうち２本の信号線を一組として構成される複数の信号線の組毎に一つずつ電気的に接続された差動増幅回路を含む前記検査用回路によって前記電気光学装置用基板を検査する工程を含む。
【００４４】
この態様によれば、画素部の不具合、例えば画素部における電荷のリークが微小であっても、確実に画素部の良否を判定することができる。
【００４５】
加えて、同一の組に係る電気光学装置用基板の各々の複数の信号線に対して共通に電気的に接続し、差動増幅回路を共有化することが容易である。よって、検査基準の違いに起因する測定上の誤差或いは検査精度の低下を防止することができる。
【００４６】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４７】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明のマザー基板に含まれる複数の電気光学装置用基板の一例として、ＴＦＴアレイ基板を挙げる。
【００４８】
（第１実施形態）
先ず、図１及び図２を参照して、本実施形態に係るマザー基板に含まれるＴＦＴアレイ基板を備えた液晶装置の全体構成について、説明する。ここに図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ’線での断面図である。
【００４９】
図１及び図２において、本実施形態に係るマザー基板に含まれるＴＦＴアレイ基板を備えた液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素アレイ領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００５０】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、本発明に係る「信号線駆動回路」の一例としてのＸ−ドライバ回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路１１０が額縁遮光膜５３に覆われるようにして設けられている。また、Ｙ−ドライバ回路（或いは走査線駆動回路)１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００５１】
ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、Ｘ−ドライバ回路１０１、Ｙ−ドライバ回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００５２】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。画素電極９ａ上には、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００５３】
次に、図３を参照して、本実施形態に係るマザー基板の全体構成について説明する。ここに図３は、マザー基板上の任意の領域におけるＴＦＴアレイ基板及び検査回路の配列を示すブロック図である。尚、図３では、説明のために必要となる主要な要素のみを示し、他の要素は省略している。
【００５４】
図３において、マザー基板１００は、複数のＴＦＴアレイ基板１０及び複数の検査回路４を含んでいる。
【００５５】
複数のＴＦＴアレイ基板１０は、基板上に相互に間隙を隔てて平面配列されている。具体的には、図３中、Ｘ方向及びＹ方向に夫々沿って配列されている。
【００５６】
複数の検査回路４は、後述するようにＴＦＴアレイ基板１０上の画像表示領域１０ａに設けられた画素電極９ａ等を含む画素部の良否を夫々判定するための回路である。複数の検査回路４は、複数のＴＦＴアレイ基板１０が形成する、図３中Ｘ方向に沿った間隙領域４ａに夫々設けられている。更に、複数の検査回路４は、複数のＴＦＴアレイ基板１０のうち２つのＴＦＴアレイ基板を一組として構成されるＴＦＴアレイ基板１０の組に対応して夫々設けられている。即ち、図３に示すように、ＴＦＴアレイ基板１０Ａ及びＴＦＴアレイ基板１０Ｂを一つの組として、その組毎に一つの検査回路４が設けられている。
【００５７】
次に、図４を参照して、ＴＦＴアレイ基板及び検査回路の回路構成について説明する。ここに図４は、任意のＴＦＴアレイ基板１０の組及びこれに対応する検査回路の電気的構成を示す回路図である。図５は、画素部の電気的な構成を示す回路図である。図６は、プルダウン回路の電気的な構成を示す回路図である。図７は、検査時に予め信号が供給された画素部の状態を示す概念図である。図８は、プルアップ回路の電気的な構成を示す回路図である。尚、ＴＦＴアレイ基板１０Ａ及びＴＦＴアレイ基板１０Ｂの回路構成は同様である。また、以下では、説明を簡便にするためにひとまず図中左側から見て走査線Ｇｊ（ｊ＝１、２、・・・、ｎ；２以上の整数）の延びる方向に沿って奇数番目（即ち１番目、３番目、５番目、・・・）に配設された信号線Ｓｏｉ（ｉ＝１、２、・・・、ｍ；ｍは２以上の整数）に対応して設けられた画素部を検査対象とし、偶数番目（０番目、２番目、４番目、・・・）に配設された信号線Ｓｅｉ（ｉ＝１、２、・・・、ｍ；ｍは整数）を基準電位とする場合を前提に説明する。
【００５８】
図４において、本実施形態のＴＦＴアレイ基板１０（即ち、ＴＦＴアレイ基板１０Ａ又はＴＦＴアレイ基板１０Ｂ。以下、同じ。）は、Ｙ−ドライバ回路１０４、Ｘ−ドライバ回路１０１、サンプリング回路１１０及び画素部７０を備えている。
【００５９】
Ｙ−ドライバ回路１０４は、画素部７０の検査時において、スイッチング信号を走査線毎に順次供給する。ここで、スイッチング信号とは、画像を表示する際に画素部７０に供給される画像表示用の走査信号とは異なる信号であり、予め画素部７０に供給された後述する検査信号を画素部７０から出力させるために画素部７０が備えるスイッチング素子をオン状態に切り換えるための信号である。
【００６０】
Ｘ−ドライバ回路１０１は、サンプリング回路１１０を構成するサンプリングスイッチ１１１にサンプリング信号を供給し、これらサンプリングスイッチ１１１をオン状態に切り換える。ここで、「サンプリング信号」とは、画像を表示する際にＸ−ドライバ回路１０１からサンプリング回路１１０に供給される信号とは異なり、後述する差動増幅回路１５から出力された高電位信号或いは低電位信号を信号線Ｓｏｉ及びＳｅｉ毎に外部のテスト回路に個別に出力するための信号である。
【００６１】
サンプリング回路１１０は、画素部７０を検査する際に、電位信号を、検査対象となる画素部７０が電気的に接続されている信号線Ｓｏｉ及びＳｅｉに対応させて出力させ、画像信号供給線１１２を介して外部のテスト回路に高電位信号或いは低電位信号を出力する。
【００６２】
画素部７０は、画像表示領域１０ａに信号線Ｓｏｉ及びＳｅｉと走査線Ｇｊとの交差に対応して設けられている。
【００６３】
図５に示すように、画素部７０は、ＴＦＴ７３、液晶素子７２及び蓄積容量７３を備えている。
【００６４】
ＴＦＴ７１は、ソースが信号線Ｓｏｉ又はＳｅｉに電気的に接続されており、ゲートが走査線Ｇｊに電気的に接続されている。ＴＦＴ７１は、Ｙ−ドライバ回路１０４から供給されるスイッチング信号によってオンオフが切り換えられる。画素部７０は、電位信号を信号線Ｓｏｉに出力すると共に第２電位信号を信号線Ｓｅｉに出力する。液晶素子７２は、ＴＦＴアレイ基板１０及びＴＦＴアレイ基板１０に対応するように配置される対向基板間に注入される液晶と、この液晶を挟持する一対の電極を有している。蓄積容量７３は、画像表示が行われる際に画素部７０に供給された画像信号を一時的に保持し、複数の画素部７０のアクティブマトリクス駆動を可能にする。
【００６５】
再び図４において、本実施形態のマザー基板では特に、検査回路４が、ＴＦＴアレイ基板１０Ａ及び１０Ｂを一組として構成されるＴＦＴアレイ基板１０の組に対応して設けられている。
【００６６】
検査回路４は、複数の差動増幅回路１５、第１駆動信号供給回路２１、第２駆動信号供給回路２２、ＴＦＴ１３ｐ及び１３ｎ、本発明の「切換手段」の一例である接続回路２６、スイッチング素子６、複数の信号線Ｓｏｉ、及び複数の信号線Ｓｅｉを備えている。以下では、検査回路４とＴＦＴアレイ基板１０Ａとの関係について説明する。尚、検査回路４とＴＦＴアレイ基板１０Ｂとの関係については、検査回路４とＴＦＴアレイ基板１０Ａとの関係と同様である。
【００６７】
信号線Ｓｏｉ及びＳｅｉは、画像表示領域１０ａから差動増幅回路１５まで夫々複数本延在されており、差動増幅回路１５の接続点Ｓｏ及びＳｅに夫々電気的に接続されている。信号線Ｓｏｉ及びＳｅｉは、画像表示領域１０ａに設けられた複数の走査線Ｇｊ（ｊ＝１、２、・・・、ｎ；ｎは２以上の整数）に交差するように画像表示領域１０ａの画像表示領域内に延在している。画像表示領域１０ａに設けられた画素部７０は、信号線Ｓｏｉ及びＳｅｉと複数の走査線Ｇｊとの交差に合わせて配置され、信号線Ｓｏｉ及びＳｅｉに電気的に接続されている。
【００６８】
接続回路２６は、テスト回路接続ゲート端子を介してテスト回路と電気的に接続されたテスト信号供給線４５と、プルダウン回路３５とを備えている。テスト信号供給線４５は、画素部７０を検査する際に、テスト回路から供給された一系列のテスト信号をスイッチング素子６に供給する。プルダウン回路３５は、テスト信号供給線４５を介してスイッチング素子６に供給されるテスト信号が変動しないようにテスト信号供給線４５の電位を安定化させる。
【００６９】
図６に示すように、プルダウン回路３５は、電源ＶＤＤに電気的に接続されたゲート、アースされたソース、及びテスト信号供給線４５に電気的に接続されたドレインを備えたＴＦＴ１３５を備えており、テスト信号が供給される際にテスト信号供給線４５の電位が変動することを低減する。尚、プルダウン回路３２もプルダウン回路３５と同様の回路構成を有している。
【００７０】
再び図４において、スイッチング素子６は、信号線Ｓｏｉ及びＳｅｉの各々の途中に設けられている。スイッチング素子６は、画素部７０からみて差動増幅回路１５に近い側に設けられており、信号線Ｓｏｉ及びＳｅｉの各々の途中に電気的に接続された複数のＴＦＴ１４を備えている。複数のＴＦＴ１４は、画素部７０を検査する際にテスト信号供給線４５を介してテスト回路から供給されるテスト信号に応じて一括でオン状態に切り換えられる。これにより、信号線Ｓｏｉ及びＳｅｉの各々を介して差動増幅回路１５に供給される電位信号の供給路を確保でき、図５を参照して上述した画素部７０に設けられたＴＦＴ７１がオン状態に切り換えられていれば、各画素部７０から各差動増幅回路１５に信号線Ｓｏｉ及びＳｅｉの各々を介して第１電位信号及び第２電位信号を一括で供給できる。
【００７１】
ここで、検査時において、複数の画素部７０には、予め所定電位の検査信号及び基準信号が供給されている。本実施形態では、図７に示すように、信号線Ｓｏｉに対応して設けられた画素部７０には、基準電位としての中間電位（図７中、「Ｍ」と示す。）よりも高い電位（以下、適宜「ＨＩＧＨ電位」という。図７中「Ｈ」と示す。）の検査信号が供給され、信号線Ｓｅｉに対応して設けられた画素部７０には、中間電位の基準信号が供給される。本実施形態では、中間電位を電源ＶＤＤの電源電圧Ｖｄｄの半分、即ちＶｄｄ／２とする。よって、画像表示領域１０ａにおいて、中間電位の信号が供給された画素部７０の列とＨＩＧＨ電位の信号が供給された画素部７０の列が交互に配列された状態となる。
【００７２】
第１電位信号は、予め画素部７０に供給されていた検査信号が画素部７０から読み出された信号であり、画素部７０に生じた不具合に応じて検査信号の電位、即ちＨＩＧＨ電位と異なる電位で出力される。第２電位信号は、予め画素部７０に供給されていた基準信号が画素部７０から読み出された信号であり、第１電位信号と同時に信号線Ｓｅｉを介して差動増幅回路１５に供給される。第２電位信号、即ち基準信号の電位は、中間電位で出力される。中間電位とは、第１差動増幅回路１５が第１電位信号の電位の高低を判定する際に比較対象となる基準電位である。尚、第１電位信号は、複数の画素部７０の全部又は一部に供給された信号であり、第２電位信号は、外部から供給される信号であってもよい。この場合には、基準信号としての第２信号を外部から安定して供給することができるので、より確実に画素部７０の良否を判定することが可能となる。
【００７３】
第１駆動信号供給回路２１は、第１駆動信号供給線４１及びプルアップ回路３１を備えている。第１駆動信号供給線４１は、差動増幅回路１５に電気的に接続されたＴＦＴ１３ｐのゲートに電気的に接続されており、外部から供給された第１駆動信号ＳＡｐＥをＴＦＴ１３ｐのゲートに供給する。第１駆動信号ＳＡｐＥは、差動増幅回路１５を駆動するための駆動信号であり、後述するように差動増幅回路１５は、接続点Ｓｏ及びＳｅの各々に入力される信号のうち高い電位を有する信号の電位をより高くし、低い信号の電位をより低くするセンスアンプとして機能する。ＴＦＴ１３ｐはｐチャネル型のＴＦＴであり、ＴＦＴ１３ｐは第１駆動信号ＳＡｐＥがゲートに供給されるとオン状態に切り換わり、電源ＶＤＤを差動増幅回路１５の接続端子Ｓｐに供給する。
【００７４】
図８に示すように、プルアップ回路３１はゲートが接地されたｐチャネル型のＴＦＴ１３１を備えている。ＴＦＴ１３１は、第１差動増幅回路用第１駆動信号供給線４１に電源ＶＤＤを供給する。
【００７５】
第２駆動信号供給回路２２は、第２駆動信号供給線４２及びプルダウン回路３２を備えている。第２駆動信号供給線４２は、差動増幅回路１５に電気的に接続されたＴＦＴ１３ｎのゲートに電気的に接続されており、外部から供給された第２駆動信号ＳＡｎＥをＴＦＴ１３ｎのゲートに供給する。ＴＦＴ１３ｎはｎチャネル型のＴＦＴであり、第２駆動信号ＳＡｎＥがゲートに供給されるとオン状態に切り換わり、電源ＶＤＤを差動増幅回路１５に供給する。プルダウン回路３２は、第２駆動信号供給線４２の電位を維持する。
【００７６】
差動増幅回路１５は、信号線Ｓｏｉ及びＳｅｉを一組とする信号線の組毎に一つずつ設けられている。スイッチング素子６がオン状態になった際に、第１及び第２電位信号が信号線Ｓｏｉ及びＳｅｉの各々から差動増幅回路１５の接続点Ｓｏ及びＳｅの各々に供給される。差動増幅回路１５は、第１及び第２電位信号を比較することによって信号線Ｓｏｉ及びＳｅｉの各々を介して、判定手段であるテスト回路に高電位信号又は低電位信号を出力する。
【００７７】
次に、図９を参照して、差動増幅回路の構成について詳細に説明する。図９は、差動増幅回路の電気的な構成を示す回路図である。
【００７８】
図９において、差動増幅回路１５は、ｐチャネル型のＴＦＴ５１及び５２と、ｎチャネル型のＴＦＴ５３及び５４とを備えた交差結合型の差動増幅回路である。より具体的には、ＴＦＴ５１及び５２が電気的に直列に接続された直列回路と、ＴＦＴ５３及び５４が電気的に直列に接続された直列回路とが電気的に並列に接続されている。ＴＦＴ５１のゲートが、ＴＦＴ５２及び５４の接続点Ｓｏに電気的に接続されている。ＴＦＴ５２のゲートは、ＴＦＴ５１及び５３の接続点Ｓｅに電気的に接続されている。ＴＦＴ５３のゲートは、ＴＦＴ５２及び５４の接続点Ｓｏに電気的に接続されている。ＴＦＴ５４のゲートは、ＴＦＴ５１及び５３の接続点Ｓｅに電気的に接続されている。接続点Ｓｏは、信号線Ｓｏｉに電気的に接続されており、接続点Ｓｅは、信号線Ｓｅｉに電気的に接続されている。ＴＦＴ５１及び５２の接続点Ｓｐは、ＴＦＴ１３ｐのドレインに電気的に接続されている。ＴＦＴ５３及び５４の接続点Ｓｎは、ＴＦＴ１３ｎのドレインに電気的に接続されている。
【００７９】
差動増幅回路１５は、第１電位信号が第２電位信号より僅かに高い電位を有している場合には、第１電位信号に比べて電位が高められた高電位信号を信号線Ｓｏｉを介して例えば判定手段としてのテスト回路に出力する。このように電位が高められた高電位信号によれば、第１電位信号の電位が第２電位信号の電位より高いことを明確にできる。差動増幅回路１５は、第１電位信号が第２電位信号より僅かに低い電位を有している場合には、第１電位信号に比べて電位がより低くされた低電位信号を信号線Ｓｏｉを介して出力する。このような低電位信号によれば、第１電位信号の電位が第２電位信号の電位より低いことを明確にできる。
【００８０】
信号線Ｓｅｉを介して差動増幅回路１５に供給される第２電位信号は、第１電位信号の電位を高くする或いは低くする際の基準となる基準電位である。第１電位信号は、信号線Ｓｏｉに電気的に接続された画素部７０に不具合が生じているか否か、即ち画素部７０の良否を反映した信号であり、第２電位信号と第１電位信号との電位差は、これら信号線の配線容量によって変動する電位の大きさに比べて僅かな大きさである。差動増幅回路１５は、第１電位信号の電位及び第２電位信号の高低関係が明確に判定できるように高電位信号又は低電位信号を出力する。
【００８１】
このように出力された高電位信号又は低電位信号に基づいて、例えば判定手段としてのテスト回路が画素部７０に不具合が発生しているか否かを判定する。より具体的には、第１電位信号の元になる検査信号の電位が中間電位より高い場合に、差動増幅回路１５から高電位信号が出力されれば信号線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部７０に不具合が発生していないとテスト回路は判定する。同様に第１電位信号のもとになる検査信号の電位が第２電位信号の電位より低い場合に、差動増幅回路１５から低電位信号が出力されれば第１信号線に電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部７０に不具合が発生していないとテスト回路は判定する。
【００８２】
第１電位信号の基になる検査信号の電位が第２電位信号の電位より高い場合に差動増幅回路１５から第１低電位信号が出力されれば、信号線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号の基になる検査信号が供給された画素部７０に何らかの不具合が発生しているとテスト回路は判定する。第１電位信号の基になる検査信号の電位が第２電位信号の電位より低い場合に差動増幅回路１５から高電位信号が出力されれば信号線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部７０に何らかの不具合が発生しているとテスト回路は判定する。
【００８３】
以上説明したように複数の差動増幅回路１５を夫々含む複数の検査回路４によって複数のＴＦＴアレイ基板が夫々備える複数の画素部７０の良否を夫々判定することができる。
【００８４】
再び図４において、本実施形態では特に、検査回路４が、ＴＦＴアレイ基板１０Ａ及び１０Ｂを一組として構成されるＴＦＴアレイ基板１０の組に対応して夫々設けられている。検査回路４を構成する複数の差動増幅回路１５は、同一の組に係る複数の信号線に対して共通に電気的に夫々接続されている。即ち、ＴＦＴアレイ基板１０Ａが備える信号線Ｓｅｉ及びＴＦＴアレイ基板１０Ｂが備える信号線Ｓｅｉは共通の差動増幅回路１５の接続点Ｓｅに夫々接続されている。言い換えれば、検査回路４は、ＴＦＴアレイ基板１０Ａ及びＴＦＴアレイ基板１０Ｂの組毎に一つ設けられ、この一つの検査回路４によって、ＴＦＴアレイ基板１０Ａ及び１０Ｂの各々の画素部７０の良否を判定する。即ち、検査回路４は、ＴＦＴアレイ基板１０Ａ及び１０Ｂによって共有されている。よって、検査回路４が共有されていない場合、即ち、一つのＴＦＴアレイ基板１０に対応して一つの検査回路４が設けられている場合に比較して、検査回路４を設けるために必要となるマザー基板上の領域或いはスペースが少なくて済む。従って、マザー基板の一枚当たりに含むことができるＴＦＴアレイ基板１０が多くなり、より多くのＴＦＴアレイ基板１０を製造することができる。これにより、製造効率が向上し、製造コストの低減にもつながる。
【００８５】
加えて、検査回路４は、ＴＦＴアレイ基板１０Ａ及び１０Ｂの組毎に一つ設けられ、ＴＦＴアレイ基板１０Ａ及び１０Ｂの各々の画素部７０を一つの検査回路４によって、検査することができる。よって、ＴＦＴアレイ基板１０Ａ及び１０Ｂの組毎の画素部７０については、同じ基準で検査することができることになる。仮に、２つのＴＦＴアレイ基板１０Ａ及び１０Ｂの各々を別の検査回路４によって検査した場合には、検査回路４の違い、言い換えれば、検査基準の違いに起因して測定上の誤差或いは検査の精度の低下が生じてしまう。しかるに本実施形態のマザー基板１００によれば、同一の組に係るＴＦＴアレイ基板の各々については、同じ基準で検査するので、ＴＦＴアレイ基板１０の各々に一つずつ検査回路４を設けて検査する場合に比較して、高い精度で検査することができる。
【００８６】
以上説明したように、本実施形態のマザー基板１００によれば、製造効率が向上し、製造コストの低減にもつながる。加えて、複数のＴＦＴアレイ基板１０の各々に一つずつ検査用回路を設けて検査する場合に比較して、高い精度で検査することができる。
【００８７】
再び図４において、本実施形態では特に、複数の検査回路４、スイッチング素子６及び接続回路２６は、例えばスクライブ或いはダイシングによって切断することにより、ＴＦＴアレイ基板１０から夫々分断可能である。よって、検査後或いは複数のＴＦＴアレイ基板１０をマザー基板１００から例えばスクライブ或いはダイシングによって夫々切り出す際に、複数の検査回路４、スイッチング素子６及び接続回路２６の各々の少なくとも一部をＴＦＴアレイ基板１０から分断することにより、電気光学装置の小型化が可能となる。
【００８８】
次に、図１０及び図１１を夫々参照して、第１変形例及び第２変形例について説明する。ここに図１０は、第１変形例に係る図４と同趣旨の回路図である。図１１は、第２変形例に係る図３と同趣旨のブロック図である。
【００８９】
図１０に第１変形例として示すように、複数のＴＦＴアレイ基板１０は、スイッチング素子６及び接続回路２６を夫々備えていてもよい。即ち、マザー基板１００から複数のＴＦＴアレイ基板１０を例えばスクライブ或いはダイシングにより切り出す際に、ＴＦＴアレイ基板１０がスイッチング素子６及び接続回路２６を備えるように、検査回路４だけを分断してもよい。このようにすれば、検査後にはスイッチング素子６をオフにしておくことで、例えば隣接する信号線がショート即ち電気的に短絡することを防止することができる。
【００９０】
図１１に第２変形例として示すように、本実施形態とは異なり、複数のＴＦＴアレイ基板１０の各々に検査回路４が設けられている場合にも、検査回路４の少なくとも一部をＴＦＴアレイ基板１０から分断することにより、電気光学装置の小型化が可能となる。
【００９１】
再び図３において、本実施形態では特に、マザー基板１００は、２つのＴＦＴアレイ基板１０Ａ及び１０Ｂの組のうち一方のＴＦＴアレイ基板１０Ａは、基板上で平面的に見て、対応する検査回路４に対して、他方のＴＦＴアレイ基板１０Ｂと対称に配置されている。よって、検査回路４及びＴＦＴアレイ基板１０を効率的にマザー基板１００上の領域に配置することができる。よって、マザー基板１００の一枚当たりに含むことができるＴＦＴアレイ基板１０が多くなり、より多くのＴＦＴアレイ基板１０を製造することができる。これにより、製造効率が向上し、製造コストの低減にもつながる。
【００９２】
加えて、検査回路４及びＴＦＴアレイ基板１０をこのように配置することにより、画素部７０と検査回路４との接続のための信号線を引き回す引回部分を短くすることができる。よって、引回部分が長いことによる配線容量の増加を防止することができる。従って、配線容量に伴う検査時の感度の低減、具体的には、例えば画素部７０における微小な電荷リーク等の不具合による電位信号の変化を検出することができなくなってしまうことを防止することができる。
【００９３】
更に、本実施形態では特に、一方のＴＦＴアレイ基板１０Ａに備えられたＸ−ドライバ回路１０１は、基板上で平面的に見て、対応する検査回路４に対して、他方のＴＦＴアレイ基板１０Ｂに備えられたＸ−ドライバ回路１０１と対称に配置されている。よって、同一の組に係る２つのＴＦＴアレイ基板１０Ａ及び１０Ｂのいずれも、Ｘ−ドライバ回路１０１を途中に挟むことなく、検査回路４と電気的に接続することが可能である。従って、Ｘ−ドライバ回路１０１からの電気的な影響を低減することができる。また、配線を複雑化する必要もない。
【００９４】
（電気光学装置用基板の製造方法）
次に、図１２を参照して、本実施形態に係るＴＦＴアレイ基板の製造方法について説明する。ここに図１２は、本実施形態に係るＴＦＴアレイ基板の製造方法の流れを示すフローチャートである。
【００９５】
図１２に示すように、本実施形態に係るＴＦＴアレイ基板の製造方法によれば、先ず、マザー基板１００を形成する基板上に画素部７０、Ｘ−ドライバ回路１０１、Ｙ−ドライバ回路１０１等の各種素子が形成されると共に、図３に示した間隙領域４ａに複数の差動増幅回路１５を含む検査回路４が形成される（ステップＳ１０）。この際、各種素子はＴＦＴアレイ基板１０が形成されるべき領域に形成され、且つ、図３に示した如く、複数のＴＦＴアレイ基板１０は、ＴＦＴアレイ基板１０Ａ及び１０Ｂの組が、間隙領域４ａに対して対称になるように形成される。
【００９６】
次に、複数の検査回路４によって、複数のＴＦＴアレイ基板１０の各々が有することとなる画素部７０の良否が検査される（ステップＳ２０）。ここで、複数のＴＦＴアレイ基板１０がマザー基板１００から切り出される前に、複数のＴＦＴアレイ基板１０が夫々備える画素部７０の検査が行われるので、例えば不具合を有する画素部７０を含むＴＦＴアレイ基板１０を用いて液晶装置を組み立ててしまう等の無駄な製造工程を省くことができ、製造コストの低減、品質の向上にもつながる。更に、検査は複数の差動増幅回路１５をＴＦＴアレイ基板１０Ａ及び１０Ｂの組で共有して行われる、即ち、検査基準を共通にして行われるので、検査基準の違いに起因する測定上の誤差或いは検査精度の低下を防止することができる。
【００９７】
次に、マザー基板１００から、例えば、スクライブ或いはダイシングによって複数のＴＦＴアレイ基板１０が夫々切り出される（ステップＳ３０）。この際、複数の検査回路４の各々の少なくとも一部をＴＦＴアレイ基板１０から分断することにより、液晶装置の小型化が可能となる。
【００９８】
（電子機器）
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【００９９】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１３は、プロジェクタの構成例を示す平面図である。この図１３に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１００】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１０１】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１０２】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１０３】
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１４は、このパーソナルコンピュータの構成を示す斜視図である。図１４において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【０１０４】
さらに、液晶装置を、携帯電話に適用した例について説明する。図１５は、この携帯電話の構成を示す斜視図である。図１５において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１０５】
尚、図１３から図１５を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１０６】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、ＤＭＤ（Digital Micro mirror Device ）等にも適用可能である。
【０１０７】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴うマザー基板、電気光学装置用基板及びその製造方法、並びに電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１０８】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ'の断面図である。
【図３】マザー基板上の任意の領域におけるＴＦＴアレイ基板及び検査回路の配列を示すブロック図である。
【図４】任意のＴＦＴアレイ基板の組及びこれに対応する検査回路の電気的構成を示す回路図である。
【図５】画素部の電気的な構成を示す回路図である
【図６】プルダウン回路の電気的な構成を示す回路図である。
【図７】検査時に予め信号が供給された画素部の状態を示す概念図である。
【図８】プルアップ回路の電気的な構成を示す回路図である。
【図９】差動増幅回路の電気的な構成を示す回路図である。
【図１０】第１変形例に係る図４と同趣旨の回路図である。
【図１１】第２変形例に係る図３と同趣旨のブロック図である。
【図１２】第１実施形態に係るＴＦＴアレイ基板の製造方法の流れを示すフローチャートである。
【図１３】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図１４】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１５】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【０１０９】
９ａ…画素電極、４…検査回路、６…スイッチング素子、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１５…差動増幅回路、２０…対向基板、２５…プリチャージ回路、５０…液晶層、７０…画素部、７３…蓄積容量、１０１…Ｘ−ドライバ回路、１０４…Ｙ−ドライバ回路、１１０…サンプリング回路、
Ｓｏｉ、Ｓｅｉ…信号線
【図１】
2006349812.tif 000003
【図２】
2006349812.tif 000004
【図３】
2006349812.tif 000005
【図４】
2006349812.tif 000006
【図５】
2006349812.tif 000007
【図６】
2006349812.tif 000008
【図７】
2006349812.tif 000009
【図８】
2006349812.tif 000010
【図９】
2006349812.tif 000011
【図１０】
2006349812.tif 000012
【図１１】
2006349812.tif 000013
【図１２】
2006349812.tif 000014
【図１３】
2006349812.tif 000015
【図１４】
2006349812.tif 000016
【図１５】
2006349812.tif 000017