(57)【要約】【課題】  移動中でも同調回路を受信すべき信号に正確に同調させて周波数変換用の局部発振信号の周波数との間で正確なトラッキング特性を得る。【解決手段】  受信信号周波数で発振する第２の発振器１２と、受信信号又は第２の発振器１２の発振信号を同調回路４に入力する切替手段２と、アップ／ダウンカウンタ８と、同調回路４から出力される信号を検波する検波手段２６と、検波手段２６の出力のピーク値を検出するコントローラ９とを設け、コントローラ９はピーク値を検出するまでの間は第２の発振器１２を動作させ、第２の発振器１２の発振信号を同調回路４に入力し、アップ／ダウンカウンタ９にカウント信号を供給し、ピーク検出後に第２の発振器１２の動作を停止させ、受信信号を同調回路４に入力し、カウント信号の供給を停止した。【選択図】        図１
2006295483.tif 000002
【特許請求の範囲】
【請求項１】
インダクタンス素子と複数の容量素子と該各容量素子を前記インダクタンス素子に並列接続するスイッチ素子とを有する同調回路と、前記受信信号を周波数変換するミキサと、前記ミキサに局部発振信号を供給する第１の発振器とを備え、前記受信信号の周波数で発振する第２の発振器と、前記受信信号又は前記第２の発振器の発振信号を前記同調回路に入力する切替手段と、複数ビットの出力データによって前記各スイッチ素子のオン／オフを制御するアップ／ダウンカウンタと、前記同調回路から出力される信号を検波するキャリア検出回路と、前記第２の発振器の動作状態と前記切替手段の切り替えを制御すると共に、前記キャリア検出回路から出力される検波出力のピーク値を検出するコントローラとを設け、前記コントローラは受信操作の開始時に前記第２の発振器を動作させてその発振信号を前記同調回路に入力すると共に、前記アップ／ダウンカウンタにカウント信号を供給し、前記ピーク値の検出後に前記第２の発振器の動作を停止させると共に、前記受信信号を前記同調回路に入力し、前記カウント信号の供給を停止したことを特徴とする受信装置。
【請求項２】
前記容量素子の数をＮとして前記各容量素子の容量値を互いに異ならせ、最少の容量値を有する容量素子以外の他のＮ番目の各容量素子の容量値をそれぞれ最小の容量値の２Ｎ倍としたことを特徴とする請求項１に記載の受信装置。
【請求項３】
前記コントローラは前記アップ／ダウンカウンタをカウントアップするためのアップカウント信号又はカウントダウンするためのダウンカウント信号を出力したことを特徴とする請求項１又は２に記載の受信装置。
【請求項４】
前記同調回路を複同調回路で構成し、一次側同調回路及び二次側同調回路にそれぞれ前記インダクタンス素子、前記容量素子、前記スイッチ素子を設け、同じ容量値を有する容量素子に接続された前記一次側同調回路のスイッチ素子と前記二次側同調回路のスイッチ素子とを共にオン又はオフさせたことを特徴とする請求項２又は３に記載の受信装置
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョンチューナ等のスーパヘテロダイン方式の受信装置に関する。
【背景技術】
【０００２】
スーパーヘテロダイン方式の受信機の主要部を図４に示す。受信同調回路３０のＲＦコイルＬ１の一次側には、ＲＦバリキャップＤ１が直列に接続されている。また、ＲＦバリキャップＤ１にはバイパスコンデンサＣ５が接続されており、更に、加算回路３８と間に電圧印加用抵抗Ｒ４が接続されている。局部発振回路３２の発振同調回路３２ＡのＯＳＣコイルＬ２の一次側には、パディングコンデンサＣ２が並列に接続されている。また、ＯＳＣバリキャップＤ２にはバイパスコンデンサＣ３が接続更に、ＰＬＬ回路１４との間に電圧印加用抵抗Ｒ５が接続されている。
【０００３】
受信同調回路３０のＲＦコイルＬ１の二次側は高周波増幅回路１６に接続されており、発振同調回路３２ＡのＯＳＣコイルＬ２の二次側はＯＳＣコイル３２Ｂに接続されている。このＯＳＣ３２Ｂの出力側が、前記ＰＬＬ回路１４及びミキサ回路１８に各々接続されている。また、中間周波増幅回路２０の出力側は検波回路２２及びキャリアレベル検出回路３４に接続されており、このキャリアレベル検出回路３４の出力側は、マイクロコンピュータ３６のＡ／Ｄ変換入力側に接続されている。
【０００４】
マイクロコンピュータ３６のパルス列出力側は、コンデンサＣ６を介して抵抗Ｒ６、Ｒ７に各々接続されている。抵抗Ｒ６は、ＮＰＮ型のトランジスタＱ１のコレクタ側及びダイオードＤ３のアノード側にに各々接続されており、抵抗Ｒ７は、ＮＰＮ型のトランジスタＱ２のコレクタ側及びダイオードＤ４のカソード側に各々接続されている。そして、トランジスタＱ１、Ｑ２のベースはいずれもマクロコンピュータ３６の制御出力側に接続されており、それらのエミッタはいずれもアースされている。
【０００５】
さらに、ダイオードＤ３のカソード側は、一方でコンデンサＣ７を介してアースされており、他方で抵抗ｒ８を介して加算回路３８の一方の入力側に接続されている。また、ダイオードＤ４のアノード側は、一方でコンデンサＣ８を介してアースされており、他方で抵抗Ｒ９を介して同様に加算回路３８の一方の入力側に接続されている。この加算回路３８の他方の入力側には、上述したＰＬＬ回路１４のチューニング電圧出力側が接続されている。
【０００６】
以上の構成において、受信同調回路された受信信号のレベルを検出し、マイクロコンピュータによって、そのレベルが最大になるように受信同調回路内の容量を制御するようにしている（例えば、特許文献１参照。）。
【０００７】
【特許文献１】特開平０６−０２１７６７号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記に説明した受信装置を車載用として使用した場合には、車輌の位置や向き方向によって受信信号のレベルが絶えず変化するので、受信同調回路が必要とする正確な容量値を求められないという問題がある。
【０００９】
本発明は、移動中でも同調回路を受信すべき信号に正確に同調させて周波数変換用の局部発振信号の周波数との間で正確なトラッキング特性を得ることを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の解決手段は、インダクタンス素子と複数の容量素子と該各容量素子を前記インダクタンス素子に並列接続するスイッチ素子とを有する同調回路と、前記受信信号を周波数変換するミキサと、前記ミキサに局部発振信号を供給する第１の発振器とを備え、前記受信信号の周波数で発振する第２の発振器と、前記受信信号又は前記第２の発振器の発振信号を前記同調回路に入力する切替手段と、複数ビットの出力データによって前記各スイッチ素子のオン／オフを制御するアップ／ダウンカウンタと、前記同調回路から出力される信号を検波するキャリア検出回路と、前記第２の発振器の動作状態と前記切替手段の切り替えを制御すると共に、前記キャリア検出回路から出力される検波出力のピーク値を検出するコントローラとを設け、前記コントローラは受信操作の開始時に前記第２の発振器を動作させてその発振信号を前記同調回路に入力すると共に、前記アップ／ダウンカウンタにカウント信号を供給し、前記ピーク値の検出後に前記第２の発振器の動作を停止させると共に、前記受信信号を前記同調回路に入力し、前記カウント信号の供給を停止した。
【００１１】
また、第２の解決手段は、前記容量素子の数をＮとして前記各容量素子の容量値を互いに異ならせ、最少の容量値を有する容量素子以外の他のＮ番目の各容量素子の容量値をそれぞれ最小の容量値の２Ｎ倍とした。
【００１２】
また、第３の解決手段は、前記コントローラは前記アップ／ダウンカウンタをカウントアップするためのアップカウント信号又はカウントダウンするためのダウンカウント信号を出力した。
【００１３】
また、第４の解決手段は、前記同調回路を複同調回路で構成し、一次側同調回路及び二次側同調回路にそれぞれ前記インダクタンス素子、前記容量素子、前記スイッチ素子を設け、同じ容量値を有する容量素子に接続された前記一次側同調回路のスイッチ素子と前記二次側同調回路のスイッチ素子とを共にオン又はオフさせた。
【発明の効果】
【００１４】
上記第１の解決手段によれば、受信信号の周波数で発振する第２の発振器と、受信信号又は第２の発振器の発振信号を同調回路に入力する切替手段と、複数ビットの出力データによって各スイッチ素子のオン／オフを制御するアップ／ダウンカウンタと、同調回路から出力される信号を検波するキャリア検出回路と、第２の発振器の動作状態と切替手段の切り替えを制御すると共に、キャリア検出回路から出力される検波出力のピーク値を検出するコントローラとを設け、コントローラは受信操作の開始時に第２の発振器を動作させてその発振信号を同調回路に入力すると共に、アップ／ダウンカウンタにカウント信号を供給し、ピーク値の検出後に第２の発振器の動作を停止させると共に、受信信号を同調回路に入力し、カウント信号の出力を停止したので、発振信号のレベルは車輌の移動中でも変化することなく常に一定であるので、正確なピーク値が検出できて同調周波数を受信信号に一致させることができる。そして、局部発振周波数と同調周波数との間の正確なトラッキングが得られる。
【００１５】
また、第２の解決手段によれば、容量素子の数をＮとして各容量素子の容量値を互いに異ならせ、最少の容量値を有する容量素子以外の他のＮ番目の各容量素子の容量値をそれぞれ最小の容量値の２Ｎ倍としたので、同調周波数を受信周波数に一致させる段階で最小容量値をステップとして同調周波数を変えられる。
【００１６】
また、第３の解決手段によれば、コントローラはアップ／ダウンカウンタをカウントアップするためのアップカウント信号又はカウントダウンするためのダウンカウント信号を出力したので、コントローラが検波出力のピーク値を検出する際に検出容易となり、検出スピードも速められる。
【００１７】
また、第４の解決手段によれば、同調回路を複同調回路で構成し、一次側同調回路及び二次側同調回路にそれぞれインダクタンス素子、容量素子、スイッチ素子を設け、同じ容量値を有する容量素子に接続された一次側同調回路のスイッチ素子と二次側同調回路のスイッチ素子とを共にオン又はオフさせたので、一次側同調回路と二次側同調回路との同調周波数を同時に受信周波数に一致させることができる。
【発明を実施するための最良の形態】
【００１８】
図１に本発明の受信装置の構成を示す。アンテナ１には切替手段２を介して高周波増幅器３が接続され、高周波増幅器３の出力側に接続された同調回路４が設けられる。同調回路４は一次側同調回路５と二次側同調回路６とを有する複同調回路で構成される。一次側同調回路５は、インダクタンス素子５ａと、複数の容量素子５ｂ（５ｂ１、５ｂ２、５ｂ３、５ｂ４、、、）と、これら容量素子５ｂに直列接続され、各容量素子５ｂをインダクタンス素子５ａに並列に接続する複数のスイッチ素子５ｃ（５ｃ１、５ｃ２、５ｃ３、５ｃ４、、、）と有する。各スイッチ素子５ｃは、例えばＦＥＴ（電界効果トランジスタ）等の三端子型のスイッチ素子によって構成されている。
【００１９】
インダクタンス素子５ａは、一端が高周波増幅器３の出力端に接続され、他端は接地される。各容量素子５ｂの一端はインダクタンス素子５ａの一端に接続され、それらの各他端はそれぞれ各スイッチ素子５ｃを介して接地される。すなわち、図示のように、各容量素子５ｂの他端はスイッチ素子５ｃの電流流入端（ドレイン）に接続され、その電流流出端（ソース）が接地される。
【００２０】
二次側同調回路６は、インダクタンス素子６ａと、複数の容量素子６ｂ（６ｂ１、６ｂ２、６ｂ３、６ｂ４、、、）と、これら容量素子６ｂに直列接続され、各容量素子６ｂをインダクタンス素子６ａに並列に接続する複数のスイッチ素子６ｃ（６ｃ１、６ｃ２、６ｃ３、６ｃ４、、、）と有する。各スイッチ素子６ｃも、例えばＦＥＴ（電界効果トランジスタ）等の三端子型のスイッチ素子によって構成されている。インダクタンス素子６ａは、一端が周波数変換用のミキサ７の入力端に接続され、他端は接地される。各容量素子６ｂの一端はインダクタンス素子６ａの一端に接続され、それらの各他端はそれぞれ各スイッチ素子６ｃを介して接地される。すなわち、図示のように、各容量素子６ｂの他端はスイッチ素子６ｃの電流流入端（ドレイン）に接続され、その電流流出端（ソース）が接地される。
【００２１】
ここで、一次側同調回路５の容量素子５ｂの１つと二次側同調回路６の容量素子６ｂの１つとは同じ容量値を有するが、容量素子５ｂ及び容量素子６ｂの中では最小の容量値（Ｃ）を有する容量素子に対して他の容量素子の容量値が２Ｎの関係で異なっている。Ｎは正の整数である。すなわち、容量素子５ｂ１と容量素子６ｂ１は同じ容量値（Ｃ）を有し、容量素子５ｂ２と容量素子６ｂ２とは同じ容量値（２×Ｃ）を有し、容量素子５ｂ３と容量素子６ｂ３とは同じ容量値（４×ｃ）を有し、容量素子５ｂ３と容量素子６ｂ３とは同じ容量値（８×ｃ）を有する。以下同様である。
【００２２】
そして、同じ容量値を有する容量素子５ｂ及び６ｂに接続されているスイッチ素子５ｃ及び６ｃ同士が共にオン又はオフできるように互いの制御端（ゲート）同士が互いに接続される。すなわち、スイッチ素子５ｃ１の制御端とスイッチ素子６ｃ１の制御端とが相互に接続され、スイッチ素子５ｃ２の制御端とスイッチ素子６ｃ２の制御端とが相互に接続され、スイッチ素子５ｃ３の制御端とスイッチ素子６ｃ３の制御端とが相互に接続され、スイッチ素子５ｃ４の制御端とスイッチ素子６ｃ４の制御端とが相互に接続される。以下同様である。
【００２３】
スイッチ素子５ｃ、６ｃはアップ／ダウンカウンタ８によって制御される。アップ／ダウンカウンタ８はコントローラ９から与えられるアップカウント信号（Ｕｐ）又はダウンカウント信号（Ｄｏｗｎ）によってカウント動作を行い、その出力によってスイッチ素子５ｃ、６ｃがオン又はオフに切り替えられる。アップ／ダウンカウンタ８はスイッチ素子５ｃ、６ｃの数と同じ数（ビット数）の出力端８ａ〜８ｄを有し、出力端８ａにはスイッチ素子５ｃ１、６ｃ１の制御端が接続され、出力端８ｂにはスイッチ素子５ｃ２、６ｃ２の制御端が接続され、出力端８ｃにはスイッチ素子５ｃ３、６ｃ３の制御端が接続され、出力端８ｄにはスイッチ素子５ｃ４、６ｃ４の制御端が接続される。
【００２４】
ミキサ７には第１の発振器１０から受信すべき信号の周波数に対応した局部発振信号が供給される。第１の発振器８は第１のＰＬＬ回路１１によって制御される。また、第１の発振器１０とは別に第２の発振器１２が設けられ、第２の発振器１２は受信すべき信号と同じ周波数で発振するように第２のＰＬＬ回路１３によって制御される。第２の発振器の発振信号は切替手段２を介して高周波増幅器２に入力される。切替手段２の切り替え動作と第２の発振器１２の動作はコントローラ９によって制御される。また、コントローラ９からは第１のＰＬＬ回路１１と第２のＰＬＬ回路１３とに選局データが与えられる。
【００２５】
ミキサ７から出力される中間周波信号はバンドパスフィルタ２５を介して後段の復調器（図示せず）に与えられる。また、バンドパスフィルタ２５から出力された中間周波信号はキャリア検出回路２６によって検波され、その検波出力はコントローラ９に入力される。
【００２６】
ここで、図２を参照して切替手段２の構成を説明する。この切替手段２は第１乃至第４のスイッチ素子２ａ〜２ｄを有し、アンテナ１に接続される第１の入力端Ｉｎ１と高周波増幅器３が接続される出力端Ｏｕｔとの間には第１のスイッチ素子２ａが介挿される。そして、第１の入力端Ｉｎ１とグランドとの間には第２のスイッチ素子２ｂが介挿される。また、第２の発振器１２に接続される第２の入力端Ｉｎ２と出力端Ｏｕｔとの間には第３のスイッチ素子２ｃが介挿され、第２の入力端Ｉｎ２とグランドとの間には第４のスイッチ素子２ｄが介挿される。
【００２７】
第１乃至第４のスイッチ素子２ａ〜２ｄは、例えばＦＥＴから構成され、第１のスイッチ素子２ａのソースと第２のスイッチ素子２ｂのドレインは第１の入力端Ｉｎ１に接続され、第１のスイッチ素子２ａのドレインは出力端Ｏｕｔに接続され、第２のスイッチ素子２ｂのソースは接地される。また、第３のスイッチ素子２ｃのソースと第４のスイッチ素子２ｄのドレインとは第２の入力端Ｉｎ２に接続され、第３のスイッチ素子２ｃのドレインは出力端Ｏｕｔに接続され、第４のスイッチ素子２ｄのソースは接地される。そして、第１及び第４のスイッチ素子２ａ、２ｄのゲートが第１の制御端ｃ１に接続され、第２及び第３のスイッチ素子２ｂ、２ｃのゲートが第２の制御端ｃ２に接続される。
【００２８】
再び図１に戻って、本発明の受信装置の動作を説明する。図示しない選局操作部によって選局操作が行われると、コントローラ９は、先ず、第２の発振器１２を動作状態に切り替えると共に、切替手段２の第１の制御端ｃ１にローの切替電圧、第２の制御端ｃ２のハイの切替電圧を出力し、同時に、第１のＰＬＬ回路１１と第２のＰＬＬ回路１３とに受信すべき信号の選局データ（互いに異なるデータとなる）をそれぞれ供給する。すると、切替手段２においては、第１及び第４のスイッチ素子２ａ、２ｄがオフ、第２及び第３のスイッチ素子２ｂ、２ｃがオンとなる。また、第１の発振器１０は受信すべき信号の周波数に対応した周波数（例えば、受信周波数よりも中間周波周波数だけ高い）で発振し、第２の発振器１２は受信周波数と同じ周波数で発振する。
【００２９】
第２の発振器１２の発振信号は切替手段２に入力され、高周波増幅器３を介して同調回路４に入力される。なお、第１のスイッチ素子２ａがオフ、第２のスイッチ素子２ｂがオンとなっているので、発振信号はアンテナ１側へは漏れない。この時点では、同調回路４は必ずしも発振信号の周波数に同調していないが、ミキサ７で変換された中間周波信号がキャリア検出回路２６によって検波され、検波出力がコントローラ９に入力される。コントローラ９は検波出力のピーク値を検出するように構成されているが、そのピーク値が検出されるまでの間はアップ／ダウンカウンタ８にクロック同期してアップカウント信号又はダウンカウント信号を出力する。
【００３０】
アップ／ダウンカウンタ８はカウント信号に応じてその出力データが変化し、そのデータによってスイッチ素子５ｃ、６ｃがオン又はオフとなり、オンしたスイッチ素子に接続された容量素子５ｂ、６ｂがそれぞれインダクタンス素子５ａ、６ａ並列接続される。容量値の最小変化値はＣである。これによって同調回路４の同調周波数が変化し、その変化の過程で同調周波数が発振信号周波数に一致すると同調回路４から出力される発振信号のレベルは最大となり、従って、コントローラ９はピーク値を検出する。この際、アップ／ダウンカウンタにカウントアップするためのアップカウント信号またはカウントダウンするためのダウンカウント信号を出力することで、ピーク値の検出が容易となり、検出スピードも速められる。
【００３１】
コントローラ９は、発振信号のピーク値を検出すると、アップカウント信号及びダウンカウント信号の出力と第２の発振器１２の発振動作とを停止し、さらに、切替手段２の第１の制御端Ｃ１にハイの切替電圧、第２の制御端Ｃ２にローの切替電圧を出力する。すると、アップ／ダウンカウンタ８はその出力データを保持するので、その時オンとなっているスイッチ素子５ｃ、６ｃに対応した容量素子５ｂ、６ｂがそれぞれインダクタンス素子５ａ、６ａに並列接続されて同調周波数が発振信号周波数に一致した状態となる。なお、容量素子５ｂ、６ｂの中の最小容量値（Ｃ）を小さくするほど容量素子の数が多くなるが、同調周波数を木目細かに調整できる。また、最小容量値を（Ｃ）とし、その他の容量値を２Ｎとすることで、最小容量値（Ｃ）をステップとして同調周波数を変えられる。
【００３２】
また、切替手段２においては、第１のスイッチ素子２ａ及び第４のスイッチ素子２ｄがオン、第２のスイッチ素子２ｂ及び第３のスイッチ素子２ｃがオフとなるので、アンテナ１からの受信信号は第２の入力端Ｉｎ２側へは漏れずに出力端Ｏｕｔへ出力され、受信信号は高周波増幅器３を介して同調回路に入力され、正常な受信が可能となる。受信すべき信号の周波数を変える時には、再び同じ動作が繰り返される。
【００３３】
以上のように、第２の発振器１２を設けてその発振信号を用いて同調回路４の同調周波数を調整、設定すると、その信号レベルは車輌の移動中でも変化することなく常に一定であるので、正確なピーク値が検出できて同調周波数を受信信号に一致させることができる。そして、局部発振周波数と同調周波数との間の正確なトラッキングが得られる。
【００３４】
以上の説明においては、同調回路４を複同調回路として説明したが、単同調回路として構成できることは勿論である。また、切替手段２における各スイッチ素子２ａ、２ｂ、２ｃ、２ｄ及び同調回路４におけるスイッチ素子５ｃ、６ｃはＦＥＴに限らずバイポーラトランジスタで構成することも可能である。
【００３５】
図３は、本発明の受信装置を携帯機器（携帯電話等）搭載用のテレビジョンチューナに適用した場合の信号系統に付いての回路図を示す。図３において、アンテナ４１ではＵＨＦ帯（４７０ＭＨｚ〜７７０ＭＨｚ）のテレビジョン信号が受信される。分波器（又は切替スイッチ）４２によって分けられた６２０ＭＨｚ以下のテレビジョン信号は高周波増幅器４３ａ、同調回路４４ａ、高周波増幅器４５ａを含むローバンド側の高周波段を介してミキサ４６に入力され、６２０ＭＨｚ以上のテレビジョン信号は高周波増幅器４３ｂ、同調回路４４ｂ、高周波増幅器４５ｂを含むハイバンド側の高周波段を介してミキサ４６に入力される。同調回路４４ａ、４４ｂは図１に示す同調回路４と同じ構成である。ミキサ４６には発振器４７から局部発振信号が供給される。ミキサ４６から出力される中間周波信号は、イメージ信号除去フィルタ４８、中間周波フィルタ４９を介して中間周波増幅器５０に入力され、その次段に設けられた復調器５１にとって復調され、映像及び音声信号が出力される。このチューナには同調回路４４ａ、４４ｂの同調周波数を設定するために必要な、図１に示す切替手段２、アップ／ダウンカウンタ８、第２の発振器１２、コントローラ９等が設けられることは勿論である。
【図面の簡単な説明】
【００３６】
【図１】本発明の受信装置の構成を示す回路図である。
【図２】本発明の受信装置の使用される切替手段の構成を示す回路図であるる。
【図３】本発明の受信装置を適用したテレビジョンチューナの構成を示す回路図である。
【図４】従来の受信装置の構成を示す回路図である。
【符号の説明】
【００３７】
１：アンテナ
２：切替手段
２ａ：第１のスイッチ素子
２ｂ：第２のスイッチ素子
２ｃ：第３のスイッチ素子
２ｄ：第４のスイッチ素子
３：高周波増幅器
４：同調回路
５：一次側同調回路
５ａ：インダクタンス素子
５ｂ：容量素子
５ｃ：スイッチ素子
６：二次側同調回路
６ａ：インダクタンス素子
６ｂ：容量素子
６ｃ：スイッチ素子
７：ミキサ
８：アップ／ダウンカウンタ
９：コントローラ
１０：第１の発振器
１１：第１のＰＬＬ回路
１２：第２の発振器
１３：第２のＰＬＬ回路
２５：バンドパスフィルタ
２６：キャリア検出回路
【図１】
2006295483.tif 000003
【図２】
2006295483.tif 000004
【図３】
2006295483.tif 000005
【図４】
2006295483.tif 000006