(57)【要約】【課題】  ＣＣＤ駆動回路において、電荷転送性能を確保しつつ消費電力の低減を図ることが難しい。【解決手段】  ＢＵＦkが出力φkaを切り換える際、スイッチＳkaをオフ、スイッチＳkbをオンにして、クロック信号線１０-kとコンデンサＣとの間で充放電を行う。例えば、φ1＝Ｖpであったクロック信号線１０-1の電荷の一部はコンデンサＣへ充電される。次に立ち上げられるφ2は、ＢＵＦ2からＶpを印加される前に、クロック信号線１０-2がコンデンサＣから充電されることにより、Ｖpと０との間の電位まで引き上げられる。ＢＵＦ2は残りの電圧分の電流を当該クロック信号線１０-2に供給することでφ2＝Ｖpを実現できる。【選択図】        図１
2006115248.tif 000002
【特許請求の範囲】
【請求項１】
複数のクロック信号線を順次、所定のクロック電圧に設定する電圧設定回路と、
一方端子が前記各クロック信号線に共通に接続されたコンデンサと、
前記コンデンサと前記各クロック信号線との間にそれぞれ接続される複数のスイッチと、
前記電圧設定回路によりいずれかの前記クロック信号線に設定される前記クロック電圧が切り換えられる際に先行して、当該クロック信号線に対応する前記スイッチを一時オン状態とするスイッチ制御回路と、
を有し複数相のクロック信号を生成することを特徴とするクロック生成回路。
【請求項２】
電荷結合素子の転送電極群に対する複数相の転送クロックを生成し、当該電荷結合素子を駆動する駆動回路であって、
前記複数相の転送クロックをそれぞれ対応する前記転送電極に供給する各クロック信号線を、順次、所定のクロック電圧に設定する電圧設定回路と、
一方端子が前記各クロック信号線に共通に接続されたコンデンサと、
前記コンデンサと前記各クロック信号線との間にそれぞれ接続される複数のスイッチと、
前記電圧設定回路によりいずれかの前記クロック信号線に設定される前記クロック電圧が切り換えられる際に先行して、当該クロック信号線に対応する前記スイッチを一時オン状態とするスイッチ制御回路と、
を有することを特徴とする電荷結合素子駆動回路。
【請求項３】
請求項２に記載の電荷結合素子駆動回路において、
前記クロック信号線は、対応する前記スイッチをオン状態とするとき、フローティング状態に設定されることを特徴とする電荷結合素子駆動回路。
【請求項４】
請求項２又は請求項３に記載の電荷結合素子駆動回路において、
前記コンデンサは、複数設けられ、
前記複数のスイッチは、前記複数のコンデンサそれぞれに対応して設けられ、
前記スイッチ制御回路は、前記クロック電圧の切り換え時に、前記クロック信号線それぞれに対応する複数の前記スイッチを所定順序で交替でオン状態とすること、
を特徴とする電荷結合素子駆動回路。
【請求項５】
請求項４に記載の電荷結合素子駆動回路において、
前記スイッチ制御回路は、前記クロック信号線それぞれに対応する複数の前記スイッチを、前記クロック電圧をオン電圧に切り換える際とオフ状態に切り換える際とで逆の順序でオン状態とすることを特徴とする電荷結合素子駆動回路。
【請求項６】
請求項２から請求項５のいずれか１つに記載の電荷結合素子駆動回路において、
前記電荷結合素子の駆動開始に際して前記コンデンサを、定常駆動状態にて当該コンデンサが到達する状態に応じた電圧に充電する充電回路を有することを特徴とする電荷結合素子駆動回路。
【請求項７】
請求項２から請求項６のいずれか１つに記載され、２相の前記転送クロックで駆動される前記電荷結合素子に対する電荷結合素子駆動回路において、
２つの相それぞれの前記クロック信号線間に接続される信号線間スイッチを有し、
前記スイッチ制御回路は、前記電圧設定回路により前記各クロック信号線に設定される前記クロック電圧を切り換える際に、前記各クロック信号線に対応する前記各スイッチと前記信号間スイッチとを所定順序で交替でオン状態とすること、
を特徴とする電荷結合素子駆動回路。
【請求項８】
電荷結合素子の転送電極群に対する２相の転送クロックを生成し、当該電荷結合素子を駆動する駆動回路であって、
前記２相の転送クロックをそれぞれ対応する前記転送電極に供給する各クロック信号線を、順次、所定のクロック電圧に設定する電圧設定回路と、
２つの相それぞれの前記クロック信号線間に接続される信号線間スイッチと、
前記電圧設定回路により前記各クロック信号線に設定される前記クロック電圧が切り換えられる際に先行して、前記信号線間スイッチを一時オン状態とするスイッチ制御回路と、
を有することを特徴とする電荷結合素子駆動回路。
【請求項９】
請求項７又は請求項８に記載の電荷結合素子駆動回路において、
前記クロック信号線は、前記信号線間スイッチをオン状態とするとき、フローティング状態に設定されることを特徴とする電荷結合素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック生成回路及び、イメージセンサ等に用いられる電荷結合素子（ＣＣＤ：Charge Coupled Device）を駆動する駆動回路に関し、特に、良好な電荷転送及び低消費電力化に関する。
【背景技術】
【０００２】
ＣＣＤは、電荷転送方向に沿って複数の転送電極を配列し、それらに順次、電圧を印加して、半導体基板内に形成される電位井戸を移動させることにより、当該電位井戸に蓄積した電荷（電荷パケット）を転送することができる。
【０００３】
転送電極列に順番に電圧を印加する動作は、互いに複数相の転送クロックを用いて行われ、転送電極の並びに応じて順番に位相がずれた転送クロックが印加されるように、転送電極と駆動回路との間を結ぶクロック信号線が配線される。多くの場合、転送クロックの相数は２〜４相である。ちなみに、２相駆動の場合には、電荷パケットを順番に転送するために、各相の転送電極下に、チャネル電位が浅いバリア部と深いストレージ部といったチャネル電位の差異を予め形成する必要がある。このチャネル電位差は、不純物濃度やゲート酸化膜厚に差異を設けることによって形成することが可能である。一方、３相駆動以上の場合には、転送電極単位でバリア部とストレージ部とを形成しつつ電荷パケットの転送を行うことができる。
【０００４】
図１１、図１２は、従来の駆動回路による３相駆動ＣＣＤの駆動を説明する模式図である。図１１は、駆動回路がＣＣＤに供給する３相の転送クロックφ１〜φ３のタイミング図であり、横軸は時間であり、縦軸は電圧であって上向きが正である。図１２は、図１１に示す時刻ｔ１〜ｔ７での電荷転送方向に沿ったチャネル電位を示している。図１２において、図の上部に、転送クロックφ１〜φ３を印加される転送電極の配置が示され、その転送電極下でのチャネル電位が、縦軸の下向きを正として表されている。
【０００５】
従来の駆動回路は、例えば、オフ時には０Ｖ、オン時には所定の正電位Ｖpとなる矩形波を、クロック信号線を介して転送電極に転送クロックφ１〜φ３として供給する。すなわち、従来の駆動回路は、転送クロックの立ち上がり時に転送電極を電位差Ｖpだけ充電し、転送クロックが立ち下がると、転送電極に充電された電荷をアースへ放電して０Ｖとする。そのため、充放電電流量が大きくなり、駆動回路の消費電力が大きいという問題があった。特に、例えば、ＣＣＤイメージセンサにおける画素数増加に伴って生じる転送クロック周波数の上昇はこの問題を顕著にする。この問題への対応策として、従来、転送クロックの低電圧化が図られている。
【０００６】
ちなみに、液晶表示装置の駆動回路に関して、消費電力を低減する技術が下記特許文献１に開示されている。当該駆動回路では垂直選択線に順次、クロックを印加してオン電圧とすることにより、２次元配列された液晶表示素子群の各行が順番に選択される。図１３は、当該技術に係る駆動回路の主要部の回路図である。第ｋ行（ｋ＝１，２，３，…）に対応する垂直選択線ＶＳＬkには、当該垂直選択線をオン電圧Ｖpに充電するバッファＢＵＦkと、当該垂直選択線をフローティング状態とし得るスイッチＳkaとが接続される。また、隣接する垂直選択線ＶＳＬkとＶＳＬ(k+1)との間を断続するスイッチＳ(k+1)bが設けられる。図１４は、この駆動回路の各スイッチの状態及び出力信号の変化を示すタイミング図である。φkaはＢＵＦkの出力信号、φkはＶＳＬkに印加される出力信号である。この駆動回路では、例えば、第１行の選択に対応してＶＳＬ1をＶpに充電した後、第２行を選択する際、スイッチＳ1a及びＳ2aを共にオフ状態とし、スイッチＳ2bをオン状態とすることで、垂直選択線ＶＳＬ1及びＶＳＬ2の間で電荷の分配を行う。その後、Ｓ2aをオンしＢＵＦ2からクロックφ2を印加してＶＳＬ2をＶpまで充電する。この構成では、Ｓ2bのオンによる垂直選択線間での電荷の分配によりＶＳＬ2がＶp／２まで充電されるので、ＢＵＦ2からはＶpまでの残りの電圧Ｖp／２分の充電を行えばよい。そのため、当該液晶駆動回路では消費電力が低減される。
【特許文献１】特開２０００−９８９７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のように、従来のＣＣＤ駆動回路は比較的、消費電力が大きいという問題があった。一方、その対策として転送クロックの電圧を下げると、フリンジ電界の減少等により電荷転送効率が低下し得るという問題があった。
【０００８】
なお、上記特許文献１に関して、液晶表示装置とＣＣＤとは、位相がずれたクロックを順次、印加して駆動する点では共通するものの、基本的に互いに異なる装置である。そのため、上述の液晶駆動回路の技術を単純にＣＣＤ駆動回路に適用することには無理があり、また、敢えて適用しても、液晶表示装置には存在しない電荷転送効率の劣化や取り扱い電荷量の低下といったＣＣＤ特有の問題を生じ得る。
【０００９】
例えば、液晶表示装置においては、第ｉ番の信号線にオン電圧Ｖpが印加されている状態から第（ｉ＋１）番の信号線をオン電圧Ｖpにする動作を行う場合、この動作に同期して第ｉ番の信号線をオフ電圧とする動作が行われる。上述の液晶駆動回路は、基本的にこの隣接信号線間でのオン／オフの切り替わりを利用している。これに対して、ＣＣＤは、第（ｉ＋１）番の転送電極をオンする動作に同期して、必ずしも第ｉ番の転送電極がオフされるわけではない。例えば、図１５は、４相駆動ＣＣＤの従来の駆動方法による電荷転送方向に沿ったチャネル電位の時間的な変化を表す模式図である。図１５において、電荷転送方向は右向きである。例えば、時刻ｔ1の状態から時刻ｔ2の状態へ変化する際、転送クロックφ3がオンにされるが、先行してオン状態とされている転送クロックφ2はオフにはされない。このようにＣＣＤの駆動は液晶表示装置とは相違する。
【００１０】
この４相駆動ＣＣＤに上述の液晶駆動回路の技術を適用すると、電荷転送方向に沿ったチャネル電位の時間的な変化は図１６に示すものとなる。時刻ｔ1'にて転送クロックφ2及びφ3それぞれの信号線がスイッチで接続され電荷の分配が行われ、それぞれ電圧Ｖp／２にされる。その結果、それらφ2，φ3に対応する転送電極下のチャネル電位は浅い電位井戸となる。しかし、信号電荷を右方向に転送するためには、それらφ2，φ3に対応する転送電極に電圧Ｖpを印加して、時刻ｔ2の状態として示すように両方を深い電位井戸にする必要がある。これは、上述の液晶駆動回路の技術をそのまま適用しても消費電力が低減されないことを意味している。
【００１１】
一方、上述の液晶駆動回路により生成される図１４に示すクロックφ1〜φ3により３相駆動ＣＣＤを駆動した場合、消費電力の低減が期待できる。この場合における図１３に示す回路は、３つのバッファＢＵＦ1〜ＢＵＦ3からなり、ＢＵＦ3の出力信号線に接続される信号線間のスイッチＳ4bの他方端はＢＵＦ1の出力信号線に接続される。その結果、図１７に示す転送クロックφ1〜φ3が生成され、各相の転送電極に印加される。
【００１２】
図１８は、図１７に示す時刻ｔ1〜ｔ7での電荷転送方向に沿ったチャネル電位を示している。図１８において、図の上部に、転送クロックφ1〜φ3を印加される転送電極の配置が示され、その転送電極下でのチャネル電位が、縦軸の下向きを正として表されている。
【００１３】
図１８の時刻ｔ2，ｔ4，ｔ6のチャネル電位に示されるように、クロック信号線間にて電荷の分配を行うと、隣接する２つの転送電極下に連続して形成される電位井戸が従来のＣＣＤ駆動回路による場合（図１２の時刻ｔ2，ｔ4，ｔ6）よりも浅くなる。その分、信号電荷が蓄積される領域が半導体基板の表面寄りまで拡がりやすく、界面準位に伴う問題、例えばトラップによる転送効率の劣化といった問題の要因となり得る。また、電位井戸の深さ（又は電位井戸間を区切る電位障壁２の高さ）が小さくなる分、取り扱い電荷量が少なくなり得るという問題もある。この問題に関しては、転送電極の幅（チャネル方向の寸法）の微細化に伴う狭チャネル効果によって当該電位障壁の実効的な幅が小さくなり、信号電荷が隣接する電位井戸へ混入しやすくなることも、取り扱い電荷量の制限要因となり得る。また、例えば、時刻ｔ1から時刻ｔ2への遷移や時刻ｔ2から時刻ｔ3への遷移に対して、φ1に対応する転送電極下からφ2に対応する転送電極下への信号電荷のドリフトが追随できない場合には、低い電位障壁２を越えて、一部の信号電荷がφ3に対応する転送電極下へ逆流するといった現象も起こり得、これも取り扱い電荷量の制限要因となり得る。
【００１４】
本発明は上述の問題点を解決するためになされたものであり、複数相のクロック信号相互の立ち上がり、立ち下がりのタイミングの自由度を確保しながら消費電力を低減できるクロック生成回路を提供すると共に、それを用いて、良好な電荷転送を実現しつつ、消費電力を低減できるＣＣＤ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係るクロック生成回路は、複数のクロック信号線を順次、所定のクロック電圧に設定する電圧設定回路と、一方端子が前記各クロック信号線に共通に接続されたコンデンサと、前記コンデンサと前記各クロック信号線との間にそれぞれ接続される複数のスイッチと、前記電圧設定回路によりいずれかの前記クロック信号線に設定される前記クロック電圧が切り換えられる際に先行して、当該クロック信号線に対応する前記スイッチを一時オン状態とするスイッチ制御回路と、を有し複数相のクロック信号を生成する。
【００１６】
本発明によれば、クロック信号の或る相（クロック相）をオフする前に、対応するクロック信号線に充電された電荷の一部を一旦、コンデンサに蓄え、或るクロック相をオンする前に、対応するクロック信号線を充電するために当該コンデンサの電荷を利用する。これにより、或るクロック相からコンデンサへの電荷の保存と、コンデンサから或るクロック相への電荷の再利用とに関し、そのタイミングや充放電に係るクロック相について自由度を持たせることができる。
【００１７】
本発明に係る電荷結合素子駆動回路は、電荷結合素子の転送電極群に対する複数相の転送クロックを生成し、当該電荷結合素子を駆動する駆動回路であって、前記複数相の転送クロックをそれぞれ対応する前記転送電極に供給する各クロック信号線を、順次、所定のクロック電圧に設定する電圧設定回路と、一方端子が前記各クロック信号線に共通に接続されたコンデンサと、前記コンデンサと前記各クロック信号線との間にそれぞれ接続される複数のスイッチと、前記電圧設定回路によりいずれかの前記クロック信号線に設定される前記クロック電圧が切り換えられる際に先行して、当該クロック信号線に対応する前記スイッチを一時オン状態とするスイッチ制御回路と、を有するものである。
【００１８】
本発明によれば、転送クロックの或る相（クロック相）をオフする前に、対応するクロック信号線及び転送電極に充電された電荷の一部を一旦、コンデンサに蓄え、或るクロック相をオンする前に、対応するクロック信号線及び転送電極を充電するために当該コンデンサの電荷を利用する。これにより、或るクロック相からコンデンサへの電荷の保存と、コンデンサから或るクロック相への電荷の再利用とに関し、そのタイミングや充放電に係るクロック相について自由度を持たせることができる。すなわち、ＣＣＤの駆動上、各クロック相は相互関係を有した所定のシーケンスでオン／オフ動作されることが要求されるが、そのシーケンスを満足しつつ、電荷の保存と再利用とを行って、消費電力の低減を図ることができる。また、コンデンサを用いたことにより充放電に係る自由度の増加の結果、電位井戸の深さ（又は電位障壁の高さ）やフリンジ電界が確保され、取り扱い電荷量や電荷転送効率を確保することが可能となる。なお、電荷結合素子は転送電極群の一部が、電圧が周期的に変化するクロック電圧ではなく、固定電圧を印加されるものであってもよく、その場合、本発明の駆動回路は、当該固定電圧を印加される転送電極以外の転送電極に対して転送クロックを供給する。
【００１９】
本発明の好適な態様は、前記クロック信号線が、対応する前記スイッチをオン状態とするとき、フローティング状態に設定される電荷結合素子駆動回路である。
【００２０】
他の本発明に係る電荷結合素子駆動回路においては、前記コンデンサが、複数設けられ、前記複数のスイッチが、前記複数のコンデンサそれぞれに対応して設けられ、前記スイッチ制御回路が、前記クロック電圧の切り換え時に、前記クロック信号線それぞれに対応する複数の前記スイッチを所定順序で交替でオン状態とする。本発明によれば、クロック信号線及び転送電極の電荷の保存とそれらの充電とが多段階に行われ、電荷の再利用効率が上がり、消費電力の低減効果が高まる。
【００２１】
さらに他の本発明に係る電荷結合素子駆動回路は、前記コンデンサが複数設けられたものにおいて、前記スイッチ制御回路が、前記クロック信号線それぞれに対応する複数の前記スイッチを、前記クロック電圧をオン電圧に切り換える際とオフ状態に切り換える際とで逆の順序でオン状態とするものである。本発明によれば、複数コンデンサを用いた多段階の電荷再利用の効率が一層、高まる。
【００２２】
別の本発明に係る電荷結合素子駆動回路は、前記電荷結合素子の駆動開始に際して前記コンデンサを、定常駆動状態にて当該コンデンサが到達する状態に応じた電圧に充電する充電回路を有する。本発明によれば、駆動開始後、速やかに安定した駆動状態が実現される。
【００２３】
さらに別の本発明に係る電荷結合素子駆動回路は、２相の前記転送クロックで駆動される前記電荷結合素子に対する駆動回路において、２つの相それぞれの前記クロック信号線間に接続される信号線間スイッチを有し、前記スイッチ制御回路は、前記電圧設定回路により前記各クロック信号線に設定される前記クロック電圧を切り換える際に、前記各クロック信号線に対応する前記各スイッチと前記信号間スイッチとを所定順序で交替でオン状態とするものである。
【００２４】
２相駆動では、一方のクロック相の立ち上がりと、他方のクロック相の立ち下がりとが基本的に同期して行われる。よって、クロック信号線間での直接の電荷の受け渡しが可能となる。本発明によれば、コンデンサとの充放電及び、クロック信号線間での充放電により、多段階の電荷再利用を実現することによって、その再利用効率を向上させる。
【００２５】
他の本発明に係る電荷結合素子駆動回路は、電荷結合素子の転送電極群に対する２相の転送クロックを生成し、当該電荷結合素子を駆動する駆動回路であって、前記２相の転送クロックをそれぞれ対応する前記転送電極に供給する各クロック信号線を、順次、所定のクロック電圧に設定する電圧設定回路と、２つの相それぞれの前記クロック信号線間に接続される信号線間スイッチと、前記電圧設定回路により前記各クロック信号線に設定される前記クロック電圧が切り換えられる際に先行して、前記信号線間スイッチを一時オン状態とするスイッチ制御回路と、を有するものである。
【００２６】
本発明の適用に際して、電荷結合素子は、転送電極群が、固定電圧を印加される相を含む３つ以上の相から構成されるものであってもよく、その場合、本発明の駆動回路は、当該固定電圧を印加される転送電極以外の２つの相の転送電極に対して転送クロックを供給する。
【００２７】
本発明の好適な態様は、前記クロック信号線が、前記信号線間スイッチをオン状態とするとき、フローティング状態に設定される電荷結合素子駆動回路である。
【発明の効果】
【００２８】
本発明によれば、電荷転送効率や取り扱い電荷量の低下を防止しつつ、消費電力の低減を図ることができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００３０】
［実施形態１］
図１は、第１の実施形態であるＣＣＤイメージセンサ駆動回路の概略の構成を示す回路図である。本駆動回路は、フレーム転送型ＣＣＤイメージセンサを構成する３相駆動のＣＣＤ垂直シフトレジスタに対する転送クロックφ1〜φ3を生成する。本駆動回路は、バッファＢＵＦ1〜ＢＵＦ3、各相のバッファの出力端とクロック信号線１０-1〜１０-3との間に設けられたスイッチＳ1a〜Ｓ3a、一方端が各クロック信号線１０-1〜１０-3に共通に接続され、他方端が接地されたコンデンサＣ、当該コンデンサＣと各相のクロック信号線１０-1〜１０-3それぞれとの間に設けられたスイッチＳ1b〜Ｓ3b、コンデンサＣの充電に用いられる初期充電回路（図示せず）、コンデンサＣと初期充電回路との間に設けられたスイッチＳpc、及び各スイッチのオン／オフを制御するスイッチ制御回路（図示せず）を含んで構成される。ちなみに各スイッチは、例えば、ＭＯＳ型トランジスタを用いて構成され、スイッチ制御回路は、そのトランジスタのゲートに対する制御信号を生成し、スイッチのオン／オフを制御する。
【００３１】
バッファＢＵＦ1〜ＢＵＦ3はそれぞれ、図示しないタイミング制御回路からのタイミング信号に応じて動作し、電圧Ｖpのクロックパルスφ1a〜φ3aを生成し出力する。ちなみに、バッファＢＵＦk（ｋ＝１，２，３）は、スイッチＳka（ｋ＝１，２，３）がオン状態のとき、それぞれＣＣＤシフトレジスタの転送電極に接続される各相のクロック信号線１０-k（ｋ＝１，２，３）をクロックφka（ｋ＝１，２，３）の電圧に設定する電圧設定回路である。
【００３２】
スイッチＳ1a〜Ｓ3aはＣＣＤイメージセンサの各相の転送電極に接続されるクロック信号線１０-1〜１０-3とバッファＢＵＦ1〜ＢＵＦ3との間を断続する。スイッチＳ1a〜Ｓ3aは、オン時には上述のように各バッファＢＵＦ1〜ＢＵＦ3が出力するクロックφ1a〜φ3aをクロック信号線１０-1〜１０-3に設定し、オフ時には、クロック信号線１０-1〜１０-3及びそれぞれに接続される転送電極をフローティング状態とする。
【００３３】
スイッチＳ1b〜Ｓ3bは、フローティング状態にあるクロック信号線とコンデンサＣとを接続する。これにより、当該クロック信号線の電位φk（ｋ＝１，２，３）とコンデンサＣの一方端の電位φbとの平衡が実現されるように、両者の間で電荷の移動が起こる。すなわち、クロック信号線の電位φkがコンデンサＣの電位φbよりも高い場合には、クロック信号線からコンデンサＣに向けて電流が流れ、コンデンサＣが充電される。逆に、コンデンサＣの電位がクロック信号線より高い場合には、コンデンサＣが放電される一方、クロック信号線が充電される。その結果得られる電圧が転送クロックφkとしてＣＣＤへ印加される。このコンデンサＣの充放電により、クロック信号線間での電荷の再利用が図られ、バッファＢＵＦ1〜ＢＵＦ3から各クロック信号線１０-1〜１０-3に供給される電荷量を減らすことができ、駆動回路の低消費電力化が図られる。
【００３４】
コンデンサＣは、ＣＣＤの駆動時に、後述するように、バッファにより電圧Ｖpに設定されたクロック信号線からの充電と、バッファにより電圧０に設定されたクロック信号線への放電とを繰り返す。この充放電を繰り返すことにより、コンデンサＣの初期電圧に関わりなく、コンデンサＣは次第に定常状態へ向かう。その定常状態の電位φbは、クロック信号線に関わる容量をＣLとすると、電圧Ｖpに設定されたクロック信号線から充電されたタイミングでは、以下に示す値ＶCHであり、電圧０に設定されたクロック信号線へ放電したタイミングでは、以下に示す値ＶCLである。ちなみに、クロック信号線の容量ＣLは、これに接続される転送電極等の容量を加算したものとなる。
【００３５】
ＶCH  ＝  Ｖp（ＣL＋Ｃ）／（ＣL＋２Ｃ）
ＶCL  ＝  ＶpＣ／（ＣL＋２Ｃ）
【００３６】
初期充電回路は、駆動回路の定常駆動状態にてコンデンサＣが到達する状態に応じた電圧、すなわちＶCL〜ＶCHの範囲内、又はその近傍の電圧を、駆動開始時に予めコンデンサＣに設定する。これによりコンデンサＣの定常状態到達までの時間が短縮され、ＣＣＤ駆動を速やかに安定させることができる。スイッチＳpcは駆動回路の動作開始時にオンされ、初期充電回路からコンデンサＣへの充電を可能とする。
【００３７】
例えば、ここでは、コンデンサＣはクロック信号線の容量ＣLと同じに設定した場合の駆動回路を説明する。その場合、ＶCH＝２Ｖp／３、ＶCL＝Ｖp／３となり、例えば、初期充電回路は電圧ＶCHを出力し、駆動開始時にコンデンサＣの電位φbを２Ｖp／３に充電する。
【００３８】
図２は、本駆動回路の動作を説明するタイミング図であり、フレーム転送型ＣＣＤイメージセンサの撮像部を構成する垂直シフトレジスタの駆動を表している。図において、スイッチを表す記号が付された信号は、スイッチ制御回路が生成する、各スイッチに対する制御信号を表し、所定の正電圧であるＨ（High）レベルのとき、スイッチはオン状態、一方、Ｈレベルより低い所定電圧であるＬ（Low）レベルのとき、スイッチはオフ状態となる。図３は、図２に示す各タイミングでの電荷転送方向に沿ったチャネル電位を示す模式図である。
【００３９】
露光期間では、φ2に対応する第２転送電極にＶpが印加され、当該転送電極下のチャネルに露光により生じる信号電荷が蓄積される。露光期間が終了すると、この信号電荷を蓄積部へフレーム転送する転送期間が始まる。転送期間では周期Ｔj（ｊ＝１，２，３，…）毎に、信号電荷が転送電極間を順次、移動し、その３周期で３本の転送電極、すなわち１セル分の垂直転送が完了する。ここでは説明の便宜上、各周期Ｔjそれぞれを４つの区間に区切り、それらを先頭から第１〜第４タイミングと称する。図３において、周期Ｔjの第ｍタイミングは、記号Ｔj(m)と表している。
【００４０】
まず、露光期間を終了し転送期間を開始するに際して、Ｓpcを所定期間だけオン状態として、初期充電回路からコンデンサＣを充電し、φbを２Ｖp／３にセットする。
【００４１】
露光期間の最初の周期Ｔ1では、第２転送電極下から第３転送電極下の電位井戸への信号電荷の移動が行われる。周期Ｔ1の第１タイミングでは、タイミング制御回路からの信号に応じて、ＢＵＦ3がφ3aを０からＶpへ遷移させる。ただし、第１タイミングではＳ3aがオフ状態とされるので、クロック信号線１０-3はフローティング状態となり、φ3aはクロック信号線１０-3には印加されない。一方、Ｓ3aをオフとしている間、Ｓ3bがオンにされ、クロック信号線１０-3はコンデンサＣに接続される。これにより、φ3＝０であったクロック信号線１０-3は、第１タイミングにおいてコンデンサＣからの充電を受けφ3＝Ｖp／３となる。このとき、コンデンサＣの電位φbは、放電により、クロック信号線１０-3と同電位のφb＝Ｖp／３に下がる。
【００４２】
続く第２タイミングにて、Ｓ3bがオフ、Ｓ3aがオンとされ、φ3は第１タイミングで設定されたφ3a、すなわちＶpとなり、信号電荷は第２、第３転送電極下に蓄積される。
【００４３】
Ｔ1の第３、第４タイミングでは、第２転送電極のオフ動作が行われる。第３タイミングでは、タイミング制御回路からの信号に応じて、ＢＵＦ2がφ2aをＶpから０へ遷移させる。ただし、第３タイミングではＳ2aがオフ状態とされるので、クロック信号線１０-2はフローティング状態となり、φ2aはクロック信号線１０-2には印加されない。一方、Ｓ2aをオフとしている間、Ｓ2bがオンにされ、クロック信号線１０-2はコンデンサＣに接続される。これにより、φ2＝Ｖpであったクロック信号線１０-2は、第３タイミングにおいてコンデンサＣへ放電しφ2＝２Ｖp／３となる。このとき、コンデンサＣは充電により、クロック信号線１０-2と同電位のφb＝２Ｖp／３に上がる。
【００４４】
続く第４タイミングにて、Ｓ2bがオフ、Ｓ2aがオンとされ、φ2は第３タイミングで設定されたφ2a＝０となり第２転送電極下の電位井戸が消失し、信号電荷は第２転送電極下から第３転送電極下に移動する。
【００４５】
上述した周期Ｔ1での動作と同じ手順で、周期Ｔ2では、第３転送電極下から第１転送電極下の電位井戸への信号電荷の移動が行われ、周期Ｔ3では、第１転送電極下から第２転送電極下の電位井戸への信号電荷の移動が行われる。そして、周期Ｔ4以降、周期Ｔ1〜Ｔ3の動作が繰り返される。
【００４６】
各転送クロックφkは、立ち上がり時に、まずコンデンサＣから充電を受けてφk＝Ｖp／３となり、その後、ＢＵＦkから残りの２Ｖp／３分の充電を受け、φk＝Ｖpとなる。すなわち、ＢＵＦkが供給する電流量が従来の２／３で済み、１／３の消費電力が低減される。立ち下がり時には、まずコンデンサＣを電位差Ｖp／３分だけ充電してφk＝２Ｖp／３となり、その後、ＢＵＦkを介して残りの２Ｖp／３分を放電してφk＝０となる。この立ち下がりでのコンデンサＣの充電分が次の転送クロックの立ち上がり時の充電に再利用される。
【００４７】
この駆動回路で生成される転送クロックによれば、図３に示されるように、隣接する電位井戸間を分離する電位障壁の高さは、どのタイミングにおいても転送クロックの電位差Ｖp分だけ確保される。
【００４８】
次に電荷転送効率について述べる。図４は、本駆動回路の転送クロック及び従来の駆動回路の転送クロックの波形を対比したタイミング図である。ここではそれぞれの転送クロックのφ1及びφ2を示しており、これを用いて第１相転送電極Ｇ1から第２相転送電極Ｇ2への信号電荷の転送動作を説明する。同図において、実線が本駆動回路の転送クロックを表し、点線が図１１に示した従来の転送クロックを表す。従来は、期間ｔ1〜ｔ3にてＧ1及びＧ2の両方の下に信号電荷が停留された後、時刻ｔ3でφ1がＶpから０に変更される。このφ1の切り換えによってＧ1下の電位井戸が消滅する過程において、Ｇ1からＧ2への信号電荷の移動が起こり、信号電荷はＧ2下のみに蓄積される。
【００４９】
この従来の転送動作と対比して、本駆動回路によれば、Ｇ1下の電位井戸消滅に伴うＧ1からＧ2への信号電荷の移動は、従来の開始時刻ｔ3に先行する時刻ｔ2にてφ1が２Ｖp／３に設定されることによって開始され、時刻ｔ3にてφ1がさらに０に低下されることによって加速される。見方を変えれば、本駆動回路は、Ｇ1及びＧ2の両方の下に信号電荷が停留される実質的な時間を短縮して、その短縮分を信号電荷の移動に当てる。これにより円滑な信号電荷移動が実現され、転送効率の向上が図られる。
【００５０】
［実施形態２］
図５は、第２の実施形態であるＣＣＤイメージセンサ駆動回路の概略の構成を示す回路図である。本駆動回路は、フレーム転送型ＣＣＤイメージセンサを構成する３相駆動のＣＣＤ垂直シフトレジスタに対する転送クロックφ1〜φ3を生成するものであり、上述の第１の実施形態の駆動回路と共通する部分がある。そこで以下、第１の実施形態の駆動回路との相違点を中心に説明する。本駆動回路は、第１の実施形態の駆動回路の構成に加えて、一方端が各クロック信号線１０-1〜１０-3に共通に接続され、他方端が接地された第２のコンデンサＣ’、当該コンデンサＣ’と各相のクロック信号線１０-1〜１０-3それぞれとの間に設けられたスイッチＳ1c〜Ｓ3c、コンデンサＣ’の充電に用いられる第２の初期充電回路（図示せず）、及びコンデンサＣ’と初期充電回路との間に設けられたスイッチＳpcを備える。
【００５１】
バッファＢＵＦ1〜ＢＵＦ3はそれぞれ、図示しないタイミング制御回路からのタイミング信号に応じて動作し、電圧Ｖpのクロックパルスφ1a〜φ3aを生成し出力する。ちなみに、バッファＢＵＦk（ｋ＝１，２，３）は、スイッチＳka（ｋ＝１，２，３）がオン状態のとき、それぞれＣＣＤシフトレジスタの転送電極に接続される各相のクロック信号線１０-k（ｋ＝１，２，３）をクロックφka（ｋ＝１，２，３）の電圧に設定する電圧設定回路である。
【００５２】
スイッチＳ1c〜Ｓ3cは、フローティング状態にあるクロック信号線とコンデンサＣ’とを接続する。これにより、当該クロック信号線の電位φk（ｋ＝１，２，３）とコンデンサＣ’の一方端の電位φcとの平衡が実現されるように、両者の間で電荷の移動が起こり、その結果得られる電圧が転送クロックφkとしてＣＣＤへ印加される。このコンデンサＣ’の充放電は、コンデンサＣの充放電と同様に、クロック信号線間での電荷の再利用を実現し、駆動回路の消費電力を低減する。
【００５３】
例えば、ここでは、コンデンサＣ’はコンデンサＣと同じく、クロック信号線の容量ＣLと同じに設定した場合の駆動回路を説明する。
【００５４】
コンデンサＣ，Ｃ’がＣＣＤの駆動時に充放電を繰り返すことにより到達する定常状態は、両コンデンサの充放電の順序に依存する。本駆動回路では、各転送クロックφkの立ち上がり時の充電は、先にコンデンサＣ’、続いてコンデンサＣから行い、立ち下がり時の放電は、先にコンデンサＣ、続いてコンデンサＣ’へ行う。すなわち、コンデンサＣ，Ｃ’をクロック信号線に接続する順序を充電時と放電時とで逆にする。この場合の定常状態ではコンデンサＣは充放電に応じてφb＝３Ｖp／４とφb＝Ｖp／２との２つの値を交互に取り、またコンデンサＣ’はφc＝Ｖp／２とφb＝Ｖp／４との２つの値を交互に取る。
【００５５】
これに対応して、露光期間の終了に両コンデンサに対するＳpcがオンされる際に、コンデンサＣに対する初期充電回路は、例えば電圧３Ｖp／４を当該コンデンサＣに設定し、コンデンサＣ’に対する初期充電回路は、例えば電圧Ｖp／２を当該コンデンサＣ’に設定するように構成される。これにより、第１の実施形態と同様、各コンデンサの定常状態到達までの時間が短縮され、ＣＣＤ駆動を速やかに安定させることができる。
【００５６】
図６は、本駆動回路の動作を説明するタイミング図であり、図２と同様、フレーム転送型ＣＣＤイメージセンサの撮像部を構成する垂直シフトレジスタの駆動を表している。
【００５７】
露光期間が終了すると、第２転送電極下のチャネルに露光により蓄積された信号電荷を蓄積部へフレーム転送する転送期間が開始される。第１の実施形態と同様、１セル分の垂直転送は周期Ｔjの３サイクルで完了する。ここでも各周期Ｔjそれぞれを第１〜第４タイミングに区切る。
【００５８】
本駆動回路の動作が第１の実施形態と異なる点は、各クロック信号線の充放電それぞれがコンデンサＣ，Ｃ’の２つに２段階に行われる点である。具体的には、露光期間の最初の周期Ｔ1にて、第３転送電極下の電位井戸への信号電荷の移動を行うために、転送クロックφ3を立ち上げる際、第１タイミングにて、Ｓ3cをオン／オフする動作とＳ3bをオン／オフする動作とをこの順に順次行う。また周期Ｔ1にて第２転送電極下の電位井戸を消滅させるために、転送クロックφ2を立ち下げる際、第３タイミングにて、Ｓ2bをオン／オフする動作とＳ2cをオン／オフする動作とをこの順に順次行う。
【００５９】
上述の第１タイミングでのクロック信号線１０-3の充電動作は、Ｓ3aをオフして当該クロック信号線をフローティング状態にして行われ、先行するＳ3cのオン／オフ動作で、φ3＝０であったクロック信号線１０-3はコンデンサＣ’からの充電を受けφ3＝Ｖp／４となる。このとき、コンデンサＣ’の電位φcは放電により、クロック信号線１０-3と同電位のφc＝Ｖp／４に下がる。後続するＳ3bのオン／オフ動作で、クロック信号線１０-3はコンデンサＣからの充電を受けφ3＝Ｖp／２まで電位が上がる。このとき、コンデンサＣの電位φbは放電により、クロック信号線１０-3と同電位のφb＝Ｖp／２に下がる。
【００６０】
一方、上述の第３タイミングでのクロック信号線１０-2の放電動作は、Ｓ2aをオフして当該クロック信号線をフローティング状態にして行われ、先行するＳ2bのオン／オフ動作で、φ2＝Ｖpであったクロック信号線１０-2はコンデンサＣへの放電によりφ2＝３Ｖp／４となる。このとき、コンデンサＣの電位φbは充電により、クロック信号線１０-2と同電位のφb＝３Ｖp／４に上がる。後続するＳ2cのオン／オフ動作で、クロック信号線１０-2はコンデンサＣ’への放電によりφ2＝Ｖp／２まで電位が下がる。このとき、コンデンサＣ’の電位φcは放電により、クロック信号線１０-2と同電位のφc＝Ｖp／２に上がる。
【００６１】
第１の実施形態と同様、上述した周期Ｔ1での動作と同じ手順で、周期Ｔ2では、第３転送電極下から第１転送電極下の電位井戸への信号電荷の移動が行われ、周期Ｔ3では、第１転送電極下から第２転送電極下の電位井戸への信号電荷の移動が行われる。そして、周期Ｔ4以降、周期Ｔ1〜Ｔ3の動作が繰り返される。
【００６２】
各転送クロックφkは、立ち上がり時に、コンデンサＣ’及びＣから順次充電を受けてφk＝Ｖp／２まで上がり、その後、ＢＵＦkから残りのＶp／２分の充電を受け、φk＝Ｖpとなる。すなわち、ＢＵＦkが供給する電流量が従来の１／２で済み、１／２の消費電力が低減される。また、この消費電力の低減量は第１の実施形態における低減量より大きい。立ち下がり時には、まずコンデンサＣ及びＣ’を順次充電して、φk＝Ｖp／２となり、その後、ＢＵＦkを介して残りのＶp／２分を放電してφk＝０となる。この立ち下がりでのコンデンサＣ，Ｃ’の充電分が次の転送クロックの立ち上がり時の充電に再利用される。
【００６３】
なお、コンデンサＣ，Ｃ’の充放電における順序を同じ、つまり各転送クロックφkの立ち上がり時の充電と立ち下がり時の放電とを共に、先にコンデンサＣ’、続いてコンデンサＣの順で行っても、消費電力の低減効果は第１の実施形態よりも大きくなるが、上述の充電時と放電時とで逆順に行う構成の方がさらに大きな低減効果を得ることができる。
【００６４】
また、この駆動回路で生成される転送クロックにおいても第１の実施形態と同様、隣接する電位井戸間を分離する電位障壁の高さは、どのタイミングにおいても転送クロックの電位差Ｖp分だけ確保される。
【００６５】
さらに、本駆動回路によっても、第１の実施形態と同様、円滑な信号電荷移動が実現され、転送効率の向上が図られる。
【００６６】
［実施形態３］
図７は、第３の実施形態であるＣＣＤイメージセンサ駆動回路の概略の構成を示す回路図である。本駆動回路は、互いに隣接し共通の信号線に接続される蓄積ゲート及び障壁ゲートの対が配列された転送電極群を有するＣＣＤイメージセンサを２相駆動するためにＣＣＤシフトレジスタに対する転送クロックφ1〜φ2を生成するものであり、上述の第１の実施形態の駆動回路と共通する構成要素には共通の符号を付して説明の簡素化を図る。
【００６７】
本駆動回路は、バッファＢＵＦ1，ＢＵＦ2、各相のバッファの出力端とクロック信号線１０-1，１０-2との間に設けられたスイッチＳ1a，Ｓ2a、一方端が各クロック信号線１０-1，１０-2に共通に接続され、他方端が接地されたコンデンサＣ、当該コンデンサＣと各相のクロック信号線１０-1，１０-2それぞれとの間に設けられたスイッチＳ1b，Ｓ2b、コンデンサＣの充電に用いられる初期充電回路（図示せず）、コンデンサＣと初期充電回路との間に設けられたスイッチＳpc、２つのクロック信号線１０-1，１０-2の間に設けられたスイッチＳ12、及び各スイッチのオン／オフを制御するスイッチ制御回路（図示せず）を含んで構成される。
【００６８】
本駆動回路は、相数の違いに応じて基本的に、第１の実施形態の駆動回路の第３相クロックに係る構成が省略されたものであるが、それに加えて２相駆動に特徴的な構成要素としてスイッチＳ12を有している。２相駆動では、一方のクロック相の立ち上がりと、他方のクロック相の立ち下がりとが基本的に同期して行われる。よって、コンデンサＣを介さず、クロック信号線間での直接の電荷の受け渡しが可能となる。Ｓ12は、このクロック信号線間での直接の電荷の受け渡しを行うために設けられている。
【００６９】
初期充電回路は、後述する動作における定常状態でのコンデンサＣの電位φbに応じて出力電圧を設定される。ここでは、例えば、コンデンサＣはクロック信号線の容量ＣLと同じに設定した場合で初期充電回路は、２Ｖp／５を出力する。
【００７０】
図８は、本駆動回路の動作を説明するタイミング図である。転送開始前には、φ1に対応する第１転送電極にＶpが印加され、当該転送電極下のチャネルに信号電荷が蓄積されている。転送期間では周期Ｔj（ｊ＝１，２，３，…）に同期して、信号電荷が転送電極間を順次、移動する。ここでは説明の便宜上、各周期Ｔjそれぞれを５等分し、それらを先頭から第１〜第５タイミングとする。
【００７１】
まず、最初の周期Ｔ1の例えば第２タイミングにて、Ｓpcをオン状態として、初期充電回路からコンデンサＣを充電し、φbを２Ｖp／５にセットする。
【００７２】
露光期間の最初の周期Ｔ1〜Ｔ2では、第１転送電極下から第２転送電極下の電位井戸への信号電荷の移動が行われる。第４、第５タイミングではＳ2aがオフにされ、クロック信号線１０-2はフローティング状態にされる。第４タイミングでは、Ｓ2bがオンにされ、クロック信号線１０-2はコンデンサＣに接続される。これにより、φ2＝０であったクロック信号線１０-2は、第４タイミングにおいてコンデンサＣからの充電を受けφ2＝Ｖp／５となる。このとき、コンデンサＣの電位φbは、放電により、クロック信号線１０-2と同電位のφb＝Ｖp／５に下がる。
【００７３】
第５タイミングでは、Ｓ2aに加えて、Ｓ1aもオフにされ、両クロック信号線がフローティング状態になる。またＳ2bもオフとしてクロック信号線をコンデンサＣからも切り離す。この状態でＳ12がオン状態とされ、クロック信号線間での充放電が行われる。ここでは、電位φ1＝Ｖpのクロック信号線１０-1から電位φ2＝Ｖp／５のクロック信号線１０-2へ電位平衡が実現するまで電流が流れ、両者の電位はφ1＝φ2＝３Ｖp／５となる。
【００７４】
周期Ｔ2の第１タイミングでは、Ｓ2aがオン状態とされ、Ｔ1の第５タイミングにてＢＵＦ2が０からＶpへ遷移させているφ2aがクロック信号線１０-2に印加され、φ2＝Ｖpに上昇する。φ1に関しては、Ｓ1aが引き続きオフに保たれる一方、Ｓ1bがオンにされ、クロック信号線１０-1がコンデンサＣに接続される。これにより、クロック信号線１０-1は、φb＝Ｖp／５のコンデンサＣへ放電し、φ1＝φb＝２Ｖp／５となる。
【００７５】
続く第２タイミングにて、Ｓ1bがオフ、Ｓ1aがオンとされ、Ｔ2の第１タイミングにてＢＵＦ1がＶpから０へ遷移させているφ1aがクロック信号線１０-1に印加され、φ1＝０に低下する。
【００７６】
Ｔ２の第２、第３タイミングではφ1＝０、φ2＝Ｖpとされ、信号電荷が第２転送電極下の電位井戸に蓄積される。
【００７７】
以上のＴ1の第４タイミングからＴ2の第３タイミングまでの一連の動作により、第１転送電極下から第２転送電極下へ信号電荷が転送される。同様にして、Ｔ2の第４タイミングからＴ3の第３タイミングまでの動作により、第２転送電極下から第１転送電極下へ信号電荷が転送される。このようにして以降、１周期毎に交互に転送電極間を信号電荷が転送される。
【００７８】
上述の動作で生成される各転送クロックφkは、立ち上がり時に、まずコンデンサＣから充電を受けてφk＝Ｖp／５となり、その後、他方のクロック信号線からの充電を受けてφk＝３Ｖp／５となり、しかる後、ＢＵＦkから残りの２Ｖp／５分の充電を受け、φk＝Ｖpとなる。すなわち、ＢＵＦkが供給する電流量が従来の２／５で済み、３／５の消費電力が低減される。立ち下がり時には、まず他方クロック信号線を電位差２Ｖp／５分だけ充電してφk＝３Ｖp／５となり、その後、コンデンサＣを電位差Ｖp／５分だけ充電してφk＝２Ｖp／５となり、しかる後、ＢＵＦkを介して残りの２Ｖp／５分を放電してφk＝０となる。
【００７９】
２相駆動では一方の転送クロックの立ち下がり動作と他方の転送クロックの立ち上がり動作とが同時期に行われる。本駆動回路では、両動作のオーバーラップするタイミングにて、クロック信号線間で直接、充放電を行って、電荷の再利用を図る。また、コンデンサＣを介することで、クロック信号線からの放電のタイミングと、クロック信号線への充電へのタイミングとが互いにずれる際の電荷の再利用が可能である。
【００８０】
ちなみに、ＣＣＤイメージセンサの水平転送部は、高速な転送を実現するために、通常、蓄積ゲート及び障壁ゲートの対を１つの信号線に接続して２相駆動され、この駆動に上述の本実施形態及び次に述べる第４の実施形態の駆動回路を用いることができる。一般的に２相駆動される水平転送部は、垂直方向（列方向）に読み出される信号電荷の各列毎に２対の転送電極が割り当てられる。そして、それら２対の転送電極をそれぞれφ1，φ2で駆動することによって、列毎の信号電荷を水平方向（行方向）に転送することができる。一方、例えばプレビュー動作時等の画素数を圧縮して高フレームレートを確保したい場合などには、水平転送部にて隣接する複数列の信号電荷を混合して、水平転送速度を上げる技術が提案されている。例えば、隣接する２列の信号電荷を混合する場合には、それら２列に対応する水平転送部の４対の転送電極Ｇ1〜Ｇ4のうち偶数番目のＧ2，Ｇ4を２相の転送クロックφ1，φ2で互いに独立に駆動可能とする一方、奇数番目のＧ1，Ｇ3には転送クロックφ1，φ2の振幅の中間の固定電圧を印加する構成とすることができる。この構成では、Ｇ1，Ｇ3にＶpを印加してそれらＧ1，Ｇ3の蓄積ゲート下にそれぞれ１つの列に対応する信号電荷が読み出された状態で、φ1を０ＶとしてＧ1下のチャネル電位をＧ2，Ｇ4より浅くすることで、Ｇ1下の信号電荷が当該Ｇ1より出力部側に位置するＧ3下の信号電荷に混合される。さらに、φ1（又はφ2）を０ＶとしてＧ1（又はＧ3）下のチャネル電位をＧ2，Ｇ4より浅くし、φ2（又はφ1）をＶpとしてＧ3（又はＧ1）の電位をＧ2，Ｇ4より深くすることで、Ｇ1（又はＧ3）下からＧ3（又はＧ1）へ合成された信号電荷を移動させることができる。すなわち、１サイクルの２相転送クロックで、通常の駆動の倍の４つの転送電極１セット分、水平方向に転送することができる。
【００８１】
このような一部の転送電極の電位を固定とした２相駆動に対しても本実施形態及び第４の実施形態の駆動装置を用いることができる。
【００８２】
［実施形態４］
図９は、第４の実施形態であるＣＣＤイメージセンサ駆動回路の概略の構成を示す回路図である。本駆動回路は、第３の実施形態と同様、蓄積ゲート及び障壁ゲートの対が配列形成されたＣＣＤイメージセンサを２相駆動するためにＣＣＤシフトレジスタに対する転送クロックφ1〜φ2を生成するものであり、上述の第３の実施形態の駆動回路のコンデンサＣ及びそれに付随する構成要素、すなわち、Ｓ1b、Ｓ2b、Ｓpc、初期充電回路を省略して簡素化したものである。
【００８３】
図１０は、本駆動回路の動作を説明するタイミング図である。本駆動回路では、ＢＵＦ1、ＢＵＦ2が出力するφ1a、φ2aの立ち上がり、立ち下がりに合わせて、Ｓ1a、Ｓ2aをオフして両クロック信号線をフローティング状態とし、Ｓ12をオンにする。これにより、切り替わったφ1a、φ2aを各クロック信号線に印加する前に、クロック信号線間の充放電により、両クロック信号線が電位φ1＝φ2＝Ｖp／２とされる。すなわち、φk＝Ｖpであったクロック信号線をφk＝０に切り換える際、Ｖp／２分の電荷を他方のクロック信号線へ放電してφk＝Ｖp／２とした後、当該クロック信号線をＢＵＦkの出力に接続してφk＝０とする。一方、φk＝０であったクロック信号線をφk＝Ｖpに切り換える際、他方のクロック信号線からの充電を受けてφk＝Ｖp／２とした後、当該クロック信号線をＢＵＦkの出力に接続してφk＝Ｖpとする。このようにして、本駆動回路では両クロック信号線間で１／２の電荷の再利用が図られ、１／２の消費電力を低減することができる。
【００８４】
以上の説明では、バッファＢＵＦkとスイッチＳkaとを別のものとしているが、これらはもちろんトライステート出力のバッファ回路として一体の回路構成とすることもできる。
【図面の簡単な説明】
【００８５】
【図１】第１の実施形態であるＣＣＤイメージセンサ駆動回路の概略の構成を示す回路図である。
【図２】第１の実施形態の駆動回路の動作を説明するタイミング図である。
【図３】第１の実施形態における電荷転送方向に沿ったチャネル電位の時間的な変化を示す模式図である。
【図４】第１の実施形態の駆動回路の転送クロック及び従来の駆動回路の転送クロックの波形を対比したタイミング図である。
【図５】第２の実施形態であるＣＣＤイメージセンサ駆動回路の概略の構成を示す回路図である。
【図６】第２の実施形態の本駆動回路の動作を説明するタイミング図である。
【図７】第３の実施形態であるＣＣＤイメージセンサ駆動回路の概略の構成を示す回路図である。
【図８】第３の実施形態の本駆動回路の動作を説明するタイミング図である。
【図９】第４の実施形態であるＣＣＤイメージセンサ駆動回路の概略の構成を示す回路図である。
【図１０】第４の実施形態の本駆動回路の動作を説明するタイミング図である。
【図１１】従来の駆動回路がＣＣＤに供給する３相の転送クロックのタイミング図である。
【図１２】従来の駆動回路による電荷転送方向に沿ったチャネル電位の時間的な変化を示す模式図である。
【図１３】特許文献１に記載される液晶駆動回路の主要部の回路図である。
【図１４】特許文献１に記載される液晶駆動回路の動作を説明するタイミング図である。
【図１５】４相駆動ＣＣＤの従来の駆動方法による電荷転送方向に沿ったチャネル電位の時間的な変化を示す模式図である。
【図１６】４相駆動ＣＣＤに特許文献１の液晶駆動回路の技術を適用した場合の電荷転送方向に沿ったチャネル電位の時間的な変化を示す模式図である。
【図１７】特許文献１の液晶駆動回路が生成するクロックを３相駆動ＣＣＤに適用する場合の当該クロックを示すタイミング図である。
【図１８】図１７に示すクロックで駆動する際の電荷転送方向に沿ったチャネル電位を示す模式図である。
【符号の説明】
【００８６】
ＢＵＦ1〜ＢＵＦ3  バッファ、Ｓ1a〜Ｓ3a，Ｓ1b〜Ｓ3b，Ｓpc，Ｓ12  スイッチ、Ｃ，Ｃ’  コンデンサ。
【図１】
2006115248.tif 000003
【図２】
2006115248.tif 000004
【図３】
2006115248.tif 000005
【図４】
2006115248.tif 000006
【図５】
2006115248.tif 000007
【図６】
2006115248.tif 000008
【図７】
2006115248.tif 000009
【図８】
2006115248.tif 000010
【図９】
2006115248.tif 000011
【図１０】
2006115248.tif 000012
【図１１】
2006115248.tif 000013
【図１２】
2006115248.tif 000014
【図１３】
2006115248.tif 000015
【図１４】
2006115248.tif 000016
【図１５】
2006115248.tif 000017
【図１６】
2006115248.tif 000018
【図１７】
2006115248.tif 000019
【図１８】
2006115248.tif 000020
【手続補正書】
【提出日】平成17年10月26日(2005.10.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
ちなみに、ＣＣＤイメージセンサの水平転送部は、高速な転送を実現するために、通常、蓄積ゲート及び障壁ゲートの対を１つの信号線に接続して２相駆動され、この駆動に上述の本実施形態及び次に述べる第４の実施形態の駆動回路を用いることができる。一般的に２相駆動される水平転送部は、垂直方向（列方向）に読み出される信号電荷の各列毎に２対の転送電極が割り当てられる。そして、それら２対の転送電極をそれぞれφ１，φ２で駆動することによって、列毎の信号電荷を水平方向（行方向）に転送することができる。一方、例えばプレビュー動作時等の画素数を圧縮して高フレームレートを確保したい場合などには、水平転送部にて隣接する複数列の信号電荷を混合して、水平転送速度を上げる技術が提案されている。例えば、隣接する２列の信号電荷を混合する場合には、それら２列に対応する水平転送部の４対の転送電極Ｇ１〜Ｇ４のうち奇数番目のＧ１，Ｇ３を２相の転送クロックφ１，φ２で互いに独立に駆動可能とする一方、偶数番目のＧ２，Ｇ４には転送クロックφ１，φ２の振幅の中間の固定電圧を印加する構成とすることができる。この構成では、Ｇ１，Ｇ３にＶpを印加してそれらＧ１，Ｇ３の蓄積ゲート下にそれぞれ１つの列に対応する信号電荷が読み出された状態で、φ１を０ＶとしてＧ１下のチャネル電位をＧ２，Ｇ４より浅くすることで、Ｇ１下の信号電荷が当該Ｇ１より出力部側に位置するＧ３下の信号電荷に混合される。さらに、φ１（又はφ２）を０ＶとしてＧ１（又はＧ３）下のチャネル電位をＧ２，Ｇ４より浅くし、φ２（又はφ１）をＶpとしてＧ３（又はＧ１）の電位をＧ２，Ｇ４より深くすることで、Ｇ１（又はＧ３）下からＧ３（又はＧ１）へ合成された信号電荷を移動させることができる。すなわち、１サイクルの２相転送クロックで、通常の駆動の倍の４つの転送電極１セット分、水平方向に転送することができる。