(57)【要約】【課題】  基板に電極パターンを形成し素子を実装してなる高周波回路において、基板内に発生し得る不要波を抑圧して信号の漏洩・損失を抑えて特性劣化を生じないようにした高周波回路、それを備えた高周波モジュールおよび通信装置を構成する。【解決手段】  基板１の上下面に、その基板１の厚さ方向の中央面に対して面対称の電極パターン１２ａ，１２ｂを備え、その電極パターン１２ａ，１２ｂの面対称の位置に、対をなす上面実装素子５ａおよび下面実装素子５ｂをそれぞれ実装する。この上面実装素子５ａと下面実装素子５ｂのそれぞれの実装用端子位置は互いに面対称の関係にある。この構造により、表面波や平行平板モードの波などの不要波の励振が抑制され、信号の漏洩・損失・特性劣化が抑えられる。【選択図】  図４
2006115429.tif 000002
【特許請求の範囲】
【請求項１】
基板の上下面に、該基板の厚さ方向の中央面に対して面対称の電極パターンを備え、該電極パターンの面対称の位置に対をなす能動素子をそれぞれ実装したことを特徴とする高周波回路。
【請求項２】
前記対をなす能動素子は、実装用端子位置が面対称の関係をなす能動素子である請求項１に記載の高周波回路。
【請求項３】
前記能動素子は、電界効果トランジスタである請求項２に記載の高周波回路。
【請求項４】
請求項１〜３のいずれかに記載の高周波回路を備えた高周波モジュール。
【請求項５】
請求項１〜３のいずれかに記載の高周波回路または請求項４に記載の高周波モジュールを備えた通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板表面に電極パターンを形成するとともに能動素子を実装してなる高周波回路、それを備えた高周波モジュールおよび通信装置に関するものである。
【背景技術】
【０００２】
上下面に電極パターンを形成した基板を用いた従来の高周波回路には、その回路の機能や目的に応じて電極パターンや基板に対する各種素子の実装構造が設計されている。
【０００３】
例えば、基板の上下面に互いに対向する面対称の電極パターンを形成したものが特許文献１に示されている。また、基板の上下面に、信号伝搬方向に対して左右が逆となる関係で伝送線路を形成し、その伝送線路上に半導体素子が互いに逆向きになるように実装したものが特許文献２に示されている。
【０００４】
また、基板上に伝送線路を形成し、その伝送線路上に半導体素子を実装するものが特許文献３に示されている。
【特許文献１】特開２００２−１７６３０２公報
【特許文献２】特開２００４−４８１０６公報
【特許文献３】特許第３４４１９７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、基板表面に単に線路や能動素子を形成したり実装したりした構造では、不要波である表面波や平行平板モードの波が生じ、これらの不要波が回路特性上悪影響を与える。
【０００６】
ここで、基板表面に電極パターンを形成するとともに能動素子を実装した高周波回路の例を図１２に示す。図１２に示すように、基材１１の上面には接地電極１２を形成し、一部にスロットを設けることによってスロットラインを構成している。また、そのスロット部分に能動素子４を、バンプＢを介して実装している。
【０００７】
図１２において、Ｅｓはスロット線路を伝搬する伝搬モードの電界ベクトルを表している。またＥｐは不要波（特に表面波）の電界ベクトルを表している。このような構造の高周波回路においては、周波数帯域が高くなるにつれて、スロット線路の伝搬モードと不要波（表面波や平行平板モードの波）とが結合し、このことが信号の漏洩・損失の要因となり、特性劣化につながる。
【０００８】
ところが、特許文献１に示されているＰＤＴＬに対して能動素子を単に実装して能動回路を構成すると、ＰＤＴＬを伝搬する信号と上記不要波とが結合してしまう。また、特許文献２に示されている高周波回路は、基板の上面と下面の半導体素子の動作が１８０°位相の異なった状態でプッシュプル動作するものであるが、そのプッシュプル動作は、基板の中央面に対して対称な動作ではないため、基板内の電磁界分布が基板の厚み方向の成分を持つことになる。そのため、不要波である表面波や平行平板モードと結合し、信号の漏洩・損失が生じ、回路の特例が劣化してしまう。
さらに、特許文献３に示されている高周波回路では、基板上にコプレーナ線路またはスロット線路が構成されているが、コプレーナ線路やスロット線路は周波数帯域が高くなると、図１２に示したような不要波である表面波と結合し、信号の漏洩・損失によって回路の特性が劣化する。このような表面波の発生を抑えるには基板を薄くすることが効果的であるが、周波数が高くなると、表面波の発生を抑える程の薄型化が困難となり、装置が高価なものになってしまう。
【０００９】
そこで、この発明の目的は、基板に電極パターンを形成し能動素子を実装してなる高周波回路において、基板内に発生し得る不要波を抑圧して信号の漏洩・損失を抑えて特性劣化を生じないようにした高周波回路、それを備えた高周波モジュールおよび通信装置を提供することにある。
【課題を解決するための手段】
【００１０】
（１）この発明の高周波回路は、基板の上下面に、該基板の厚さ方向の中央面に対して面対称の電極パターンを備え、該電極パターンの面対称の位置に対をなす能動素子をそれぞれ実装したことを特徴としている。
【００１１】
（２）前記対をなす能動素子は、例えば実装用端子位置が面対称の関係をなす能動素子とする。
【００１２】
（３）前記能動素子は、例えば電界効果トランジスタとする。
【００１３】
（４）この発明の高周波モジュールは、上記構成の高周波回路を備えたものとする。
【００１４】
（５）この発明の通信装置は、上記構成の高周波回路または高周波モジュールを備えたものとする。
【発明の効果】
【００１５】
（１）基板の上下面に形成した電極パターンが面対称の電極パターンであり、且つその面対称の位置に対をなす能動素子をそれぞれ実装しているので、基板の厚さ方向の中央面に対して電極パターンも能動素子も共に面対称の関係にあるので、基板の厚さ方向の中央面での電界の垂直方向成分がほぼ０となり、磁界の面内方向の成分がほぼ０となる。表面波および平行平板モードの波は電界が電極間面に対し垂直方向成分を持つことによって発生するものであるため、このように基板の厚さ方向の中央面での電界の垂直方向成分がほぼ０となることによって表面波および平行平板モードの波が殆ど励振されることがない。したがって、これらの不要波の漏洩による損失の問題および平行平板モードの共振による特性劣化が生じない。
【００１６】
（２）前記対をなす能動素子の実装用端子位置を面対称の関係とすることにより、基板の上下面の対向位置にそれぞれ能動素子を実装するだけでなく、能動素子を実装する部分の電極パターンも完全に面対称とすることができ、不要波の励振がより抑えられる。
【００１７】
（３）前記能動素子を電界効果トランジスタとすることにより、伝送線路をＰＤＴＬとし、実装用端子位置が面対称である対をなす能動素子を基板上に容易に実装できるようになる。
【００１８】
（４）この発明の高周波モジュールによれば、信号の漏洩が効果的に抑圧されるので、隣接する回路間の高アイソレーション性が確保でき、その分高集積化が可能となり、全体の小型化が図れる。
【００１９】
（５）この発明の通信装置によれば、小型且つ回路特性に優れた通信装置が構成できる。
【発明を実施するための最良の形態】
【００２０】
第１の実施形態に係る高周波回路について、図１〜図３を参照して説明する。
図１は高周波回路の主要部の構成を示す斜視図である。ここで、（Ａ）はケース内に収納する高周波回路１００の斜視図、（Ｂ）はその高周波回路の一部である基板１の斜視図である。略直方体形状をなす誘電体からなる基材１１の上面には上面電極パターン１２ａ，１３ａを形成して基板１を構成している。下面には、これらの上面電極パターン１２ａ，１３ａとは、基板１の厚さ方向の中央面に対して面対称の関係にある下面電極パターン１２ｂ，１３ｂをそれぞれ形成している。
【００２１】
これらの上下面の電極パターンのうち、接地電極１２ａ，１２ｂおよび中央電極１３ａ，１３ｂによって上下面対称型のコプレーナ線路を構成している。そして、このコプレーナ線路を跨ぐように、それぞれ能動素子である上面実装素子４ａおよび下面実装素子４ｂを基板１の上下面に実装している。
【００２２】
図２・図３は上記実装素子４ａの実装位置の構造を示している。図２はその平面図、図３はその側面図である。上面実装素子４ａは実装用端子５４ａをソース、５５ａをゲート、５６ａをドレインとする電界効果トランジスタ（ＦＥＴ）である。このようにソース端子５４ａを上面電極の接地電極１２ａにバンプＢを介して接続し、ゲート端子５５ａおよびドレイン端子５６ａを上面の中央電極１３ａ，１３ａにそれぞれバンプＢを介して接続している。
【００２３】
下面側の実装素子４ｂの実装用端子は、上面側の実装素子４ａの実装用端子に対して面対称の関係にあり、下面実装素子４ｂのソース端子を下面の接地電極１２ｂにバンプＢを介して接続し、ゲート端子およびドレイン端子を下面の中央電極１３ｂ，１３ｂにそれぞれバンプＢを介して接続している。
【００２４】
図１に示した基板１は図外のシールドケース内に収納する。このケースは、基板１を収納する空間を構成するだけでなく、基板１の上部および下部に基板１から一定距離隔てた位置で導体面をなす。
【００２５】
このように基板１の上下面の電極パターンを基板の厚さ方向の中央面に対して面対称の関係とし、且つ電極パターンの面対称の位置に対をなすように上下面の実装素子４ａ，４ｂを実装したことにより、基板の厚さ方向の中央面での電界の垂直方向成分がほぼ０となることによって表面波および平行平板モードの波が励振されることがない。したがって、これらの不要波の漏洩による損失の問題および平行平板モードの共振による特性劣化が生じない。
【００２６】
次に、第２の実施形態に係る高周波回路について、図４・図５を参照して説明する。
図４の（Ａ）は高周波回路の主要部の斜視図である。（Ｂ）はその高周波回路を構成する基板と、その上下面の電極パターンおよび上下面の能動素子である実装素子の実装用端子のパターンについて示す分解斜視図である。また、図５は、この上下面の実装素子に形成している実装用端子を上面に向けた状態で示す斜視図である。
【００２７】
図１に示した例と異なり、この第２の実施形態では、基板１の上面にスロット１４ａ，１５ｂを形成した上面電極パターン１２ａを設けている。基板１の下面には同様にスロット１４ｂ，１５ｂを形成した下面電極パターン１２ｂを設けている。この上下面のスロット１４ａ，１５ａ，１４ｂ，１５ｂは、基板１の厚み方向の中央面に対して面対称の関係としている。また、この基板１をケース内に収納していて、そのケースによって基板１の上部および下部に、基板１から一定距離隔てた導体面を設けている。このようにして上下のスロットによってＰＤＴＬを構成している。
【００２８】
図５において上面の実装素子５ａには実装用のソース端子５１ａ、実装用のゲート端子５２ａ、および実装用のドレイン端子５３ａをそれぞれ形成している。下面の実装素子５ｂには、実装用のソース端子５１ｂ、実装用のゲート端子５２ｂ、および実装用のドレイン端子５３ｂをそれぞれ形成している。この２つの実装素子を図４の（Ａ）に示したように、各実装用端子が上下面の電極パターンの所定位置に導通するように実装する。その際、図４の（Ｂ）に示すように、上面実装素子５ａのゲート端子５２ａを接合部Ｐ１ａに接合し、ドレイン端子５３ａを接合部Ｐ２ａに接続し、ソース端子５１ａを接合部Ｐ３ａ，Ｐ４ａにそれぞれ接合する。同様に、下面実装素子５ｂのゲート端子５２ｂを接合部Ｐ１ｂに接合し、ドレイン端子５３ｂを接合部Ｐ２ｂに接続し、ソース端子５１ｂを接合部Ｐ３ｂ，Ｐ４ｂにそれぞれ接合する。
【００２９】
このように基板１の上下面の電極パターンを基板の厚さ方向の中央面に対して面対称の関係とし、且つ電極パターンの面対称の位置に対をなすように上下面の実装素子４ａ，４ｂを実装したことにより、基板の厚さ方向の中央面での電界の垂直方向成分がほぼ０となることによって、表面波および平行平板モードの波が殆ど励振されることがない。したがって、これらの不要波の漏洩による損失の問題および平行平板モードの共振による特性劣化が生じない。
【００３０】
次に、第３の実施形態に係る高周波回路の構成を、図６を参照して説明する。
図６の（Ａ）は高周波回路の主要部を構成する基板の上面図、（Ｂ）はその下面図である。基板１の上面にはスロット１４ａ，１５ａ１，１５ａ，１５ａ２，チョーク１６ａ１，１６ａ，１６ａ２を形成した上面電極パターン１２ａを設けている。基板１の下面には同様に、スロット１４ｂ，１５ｂ１，１５ｂ，１５ｂ２，チョーク１６ｂ１，１６ｂ，１６ｂ２を形成した下面電極パターン１２ｂを設けている。また、この上下面の電極パターン１２ａ−１２ｂ間は短絡導体路１７で接続して同電位（接地電位）としている。なお、上下面の電極パターンがほぼ同電位であればよく、このような短絡導体路は必須ではない。
【００３１】
この図６に示す高周波回路は、図４に示した回路に対してバイアス電圧供給のための電極パターンを設けて構成した増幅回路である。上下面のスロット１４ａ，１４ｂはＰＤＴＬを構成し、そこから基板１の端部まで延びるスロット１５ａ１，１５ｂ１、１５ａ，１５ｂ、１５ａ２，１５ｂ２によってバイアス用直流電圧を遮断するアイソレーションパターンを形成している。なお、これらのスロットの所定箇所に設けたチョーク１６ａ１，１６ｂ１、１６ａ，１６ｂ、１６ａ２，１６ｂ２は、アイソレーションパターンに信号を通さないために形成している。
【００３２】
このように増幅用の能動素子として用いるＦＥＴのゲートおよびドレインに対してバイアス電圧を供給する電極パターンについても基板の上下面を面対称とすることによって、基板の厚さ方向の中央面での電界の垂直方向成分がほぼ０となり、表面波および平行平板モードの波が励振されることがない。したがって、これらの不要波の漏洩による損失の問題および平行平板モードの共振による特性劣化が殆ど生じない。
【００３３】
次に、第４の実施形態に係る高周波モジュールについて図７・図８を参照して説明する。
図７は高周波モジュールの斜視図、図８はその主要部の拡大平面図である。この高周波モジュールは、基本的に図６に示した増幅回路を２段構成にしたものである。基板１は基材１１の上下面に電極パターンを備えている。上面の電極パターン１２ａにはスロット１４ａおよび前述したものと同様の直流バイアス電圧遮断用のスロットを形成している。基板１の下面にもこの上面の電極パターン１２ａに対して面対称の電極パターンを設けている。これらのスロットのうち、スロット１４ａと、それに対向する下面のスロットとによってＰＤＴＬを構成している。また、このＰＤＴＬを構成するスロット１４ａの端部には結合用共振器部１８ａを形成していて、基板１の下面にもこの結合用共振器部１８ａに対向する同様の結合用共振器部を形成している。この結合用共振器部がＰＤＴＬと結合する共振器として作用する。この高周波モジュールを他の高周波モジュールとともに用いて所定の装置を構成する際、他の高周波モジュールにも、この結合用共振器部１８ａと同様の結合用共振器部を設けていて、基板１の端部で結合用共振器同士を近接配置することによって両共振器間を結合させ、そのことによって高周波モジュール間で信号の伝搬を行う。
【００３４】
また、基板１の端面を介して上下の電極を電気的に接続する端面接続電極１９を設けている。これにより、端面接続電極１９で接続した上下の電極パターン同士を同電位（接地電位）として不要波の励振をより効果的に抑制できる。
【００３５】
基板１の上面には、図６に示したものと同様にして、それぞれＦＥＴである上面実装素子４ａ，５ａを実装している。基板１の下面にも同様に下面実装素子を実装している。
【００３６】
このようにして２段の増幅回路を構成した高周波モジュールを構成する。
【００３７】
図８は上面実装素子４ａの実装部分の構成を示している。スロット１４ａの端部付近はそれぞれインピーダンス整合のために細くしＳ字形をなすとともに、端部ｓをそれぞれ短絡端としている。また、スロット１５ａを形成して、ゲートバイアス電圧を印加する上面電極パターン１２ａ′を、接地電極である上面電極パターン１２ａから直流的に分離している。同様に、ドレインバイアス供給用の上面電極パターン１２ａ″を１２ａから直流的に分離している。
【００３８】
ＦＥＴである実装素子４ａはソース端子５４ａ，ゲート端子５５ａ，ドレイン端子５６ａを備えている。そして、ソース端子５４ａが、接地電極である上面電極パターン１２ａに接続され、ゲート端子５５ａが上面電極パターン１２ａ′に接続され、ドレイン端子５６ａが上面電極パターン１２ａ″に接続されるように、バンプＢを介して接合している。
【００３９】
次に、第５の実施形態に係る発振器について図９を参照して説明する。
図９は発振器の主要部の分解斜視図である。但し、基板１の下面については、その電極パターンなどを表すために、その電極パターンなどを基板１から分離した状態で仮想的に表している。基板１は基材１１の上下面に電極パターンを備えていて、上面の電極パターン１２ａには電極開口部２０ａ、スロット１４ａ，１５ａ，結合用共振器部１８ａなどを設けている。スロット１４ａの端部には終端抵抗２１ａを設けている。また、このスロット１４ａの所定位置に電極開口部２０ａを設けることによって、共振器が結合した線路を構成している。スロット１４ａの所定位置にはスロット１５ａを形成して、接地電極である上面電極パターン１２ａから直流的に分離するとともに、その所定位置に上面実装素子４ａを実装している。
【００４０】
基板１の下面には、上面電極パターン１２ａとは面対称の下面電極パターン１２ｂを設けている。また上面の終端抵抗２１ａに対向する位置に、同様に終端抵抗２１ｂを設けている。さらに上面実装素子４ａに対向する位置に下面実装素子４ｂを実装している。
【００４１】
このようにして、それぞれＦＥＴである上下面の実装素子４ａ，４ｂのゲートとドレインに所定バイアス電圧を印加するようにし、その負性抵抗特性を利用して帯域反射型の発振器を構成している。なお、この発振信号を、結合用共振器部１８ａを介して他の高周波モジュールへ伝搬するように、この発振器に他の高周波モジュールを隣接配置する。
【００４２】
次に、第６の実施形態に係る発振器について図１０を参照して説明する。図１０において（Ａ）は主要部の基板の上面図、（Ｂ）はその下面図である。上面電極パターン１２ａには電極開口部２０ａ、スロット１４ａ，１５ａなどを形成している。下面電極パターン１２ｂには、上面電極パターン１２ａとは面対称の関係にある電極開口部２０ｂ、スロット１４ｂ，１５ｂをそれぞれ形成している。ＦＥＴである上面実装素子４ａにはソース端子５１ａ、ゲート端子５２ａ、ドレイン端子５３ａをそれぞれ備えていて、図１０に示すように電極開口部２０ａの中央部（開口部を狭めた部分）に実装している。同様にＦＥＴである下面実装素子４ｂにはソース端子５１ｂ、ゲート端子５２ｂ、ドレイン端子５３ｂをそれぞれ備えていて、電極開口部２０ｂの中央部（開口部を狭めた部分）に実装している。スロット１４ａ，１４ｂはＰＤＴＬを構成していて、発振信号を伝搬させる。なお、スロット１５ａ，１５ｂはドレインバイアス電圧を供給のために、上下面の実装素子４ａ，４ｂのドレインを接地電極から直流的に分離するために設けている。
【００４３】
なお、以上に示した例では、能動素子としてFETを例に挙げたが、ダイオードやバイポーラトランジスタ等についても同様に適用できる。また、以上に示した増幅回路や発振器以外に、乗算回路（ミキサー）やスイッチ回路などの能動回路についても同様に適用できる。
【００４４】
次に、第７の実施形態に係る通信装置の構成を、図１１を参照して説明する。
送信電波を送信し、受信電波を受信するアンテナブロック４８は、誘電体基板に形成した四角形状の開口をなす放射スロット４８Ａによって構成している。また、この放射スロット４８Ａは、ＰＤＴＬからなる伝送線路５３によってデュプレクサブロック４９に接続している。
【００４５】
アンテナ共用器をなすデュプレクサブロック４９は、基板上下面の電極パターンとして形成した四角形状の開口からなる共振器４９Ａ等によって構成している。そして、共振器４９Ａは、ＰＤＴＬからなる伝送線路５３によってアンテナブロック４８、送信ブロック５０、受信ブロック５１にそれぞれ接続している。
【００４６】
アンテナブロック４８へ送信信号を出力する送信ブロック５０は、基板の上下面にそれぞれＦＥＴ等を実装していて、発振器ブロック５２から出力される搬送波に中間周波信号ＩＦを混合して送信信号にアップコンバートするミキサ５０Ａと、そのミキサ５０Ａによる送信信号から雑音を除去する帯域通過フィルタ５０Ｂと、送信信号の電力を増幅する電力増幅器５０Ｃとによって構成している。
【００４７】
これらのミキサ５０Ａ、帯域通過フィルタ５０Ｂ、電力増幅器５０Ｃは、ＰＤＴＬからなる伝送線路５３を用いて相互に接続するとともに、ミキサ５０Ａは、伝送線路５３によって発振器ブロック５２に接続していて、電力増幅器５０Ｃは、伝送線路５３によってデュプレクサブロック４９に接続している。
【００４８】
受信ブロック５１は、基板の上下面にそれぞれＦＥＴ等を実装していて、アンテナブロック４８によって受信した受信信号を入力し、その受信信号と発振器ブロック５２から出力される搬送波とを混合して中間周波信号ＩＦにダウンコンバートする。この受信ブロック５１は、受信信号を低雑音で増幅する低雑音増幅器５１Ａと、該低雑音増幅器５１Ａによる受信信号から雑音を除去する帯域通過フィルタ５１Ｂと、発振器ブロック５２から出力される搬送波と該帯域通過フィルタ５１Ｂから出力される受信信号とを混合して中間周波信号ＩＦにダウンコンバートするミキサ５１Ｃとによって構成している。
【００４９】
そして、これらの低雑音増幅器５１Ａ、帯域通過フィルタ５１Ｂ、ミキサ５１Ｃは、伝送線路５３を用いて相互に接続していて、低雑音増幅器５１Ａは、伝送線路５３によってデュプレクサブロック４９に接続していて、ミキサ５１Ｃは、伝送線路５３によって発振器ブロック５２に接続している。
【００５０】
発振器ブロック５２は、基板の上下面にそれぞれＦＥＴ等を実装していて、搬送波となる所定周波数の信号（例えばマイクロ波、ミリ波等の高周波信号）を発振する。この発振器ブロック５２は、制御信号Ｖcに応じた周波数の信号を発振する電圧制御発振器５２Ａと、該電圧制御発振器５２Ａによる信号を送信ブロック５０と受信ブロック５１とに供給するための分岐回路５２Ｂとによって構成している。
【００５１】
これらの電圧制御発振器５２Ａ、分岐回路５２Ｂは、ＰＤＴＬからなる伝送線路５３を用いて相互に接続している。また、分岐回路５２Ｂは、伝送線路５３によって送信ブロック５０と受信ブロック５１とにそれぞれ接続している。
【００５２】
このように、デュプレクサブロック４９、送信ブロック５０，受信ブロック５１、発振器ブロック５２はいずれも、基板の厚さ方向の中央面に対して面対称の電極パターンを形成し、その電極パターンの面対称の位置に対をなす素子を実装しているので、不要波が抑圧されて、信号の漏洩・損失が抑えられ、特性劣化が殆ど生じない。
【図面の簡単な説明】
【００５３】
【図１】第１の実施形態に係る高周波回路の主要部の斜視図である。
【図２】同高周波回路の上面実装素子実装部の構成を示す図である。
【図３】同高周波回路の上下面の実装素子実装部の構成を示す図である。
【図４】第２の実施形態に係る高周波回路の構成を示す斜視図である。
【図５】同高周波回路で用いる上下面の実装素子の構成を示す斜視図である。
【図６】第３の実施形態に係る増幅回路の構成を示す図である。
【図７】第４の実施形態に係る高周波モジュールの構成を示す斜視図である。
【図８】同高周波モジュールの実装素子実装箇所の構成を示す図である。
【図９】第５の実施形態に係る発振器の構成を示す斜視図である。
【図１０】第６の実施形態に係る発振器の構成を示す図である。
【図１１】第７の実施形態に係る通信装置の構成を示すブロック図である。
【図１２】従来の高周波回路の構成を示す図である。
【符号の説明】
【００５４】
１１−基材
１−基板
４ａ，５ａ−上面実装素子
４ｂ，５ｂ−下面実装素子
１２−接地電極
１３−中央電極
１２ａ、１３ａ−上面電極パターン
１２ｂ，１３ｂ−下面電極パターン
１４，１５−スロット
１６−チョーク
１７−短絡導体路
１８−結合用共振器部
１９−端面接続電極
２０−電極開口部
２１−終端抵抗
５１〜５３−実装用端子
５４〜５６−実装用端子
１００−高周波回路
Ｐ１〜Ｐ４−接合部
【図１】
2006115429.tif 000003
【図２】
2006115429.tif 000004
【図３】
2006115429.tif 000005
【図４】
2006115429.tif 000006
【図５】
2006115429.tif 000007
【図６】
2006115429.tif 000008
【図７】
2006115429.tif 000009
【図８】
2006115429.tif 000010
【図９】
2006115429.tif 000011
【図１０】
2006115429.tif 000012
【図１１】
2006115429.tif 000013
【図１２】
2006115429.tif 000014