(57)【要約】      （修正有）【課題】  イオン伝導を利用し、不揮発性動作可能な半導体メモリを提供する。【解決手段】  第一の電極２５と第二の電極２６に挟まれて、第一のイオン伝導体層２７と第二のイオン伝導体層２８が積層された構造となっている。界面のイオン輸送障壁層によってイオンの逆流を防ぐことができ不揮発性メモリとして機能する。第一のイオン伝導体層と第二のイオン伝導体層に印加された電圧によって移動するイオンによって残留電位が発生させることにより書込みを行う。【選択図】  図２
2006303343.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタとメモリデバイスを備え、前記メモリデバイスは電圧を印加するための第一の電極と第二の電極が形成され、前記第一の電極と第二の電極に挟まれた第一のイオン伝導体層と第二のイオン伝導体層からなり、前記トランジスタはメモリデバイスと電気的に接続されて前記メモリデバイスへの電圧印加を制御し、前記第一のイオン伝導体層と第二のイオン伝導体層に印加された電圧によって移動するイオンにより書き込みすることを特徴とするメモリデバイスを用いた半導体メモリ
【請求項２】
請求項１記載のメモリデバイスにおいて、第一のイオン伝導体層と第二のイオン伝導体層に挟まれたイオン輸送障壁層を設けたことを特徴とするメモリデバイスを用いた半導体メモリ
【請求項３】
請求項１ないし請求項２記載のメモリデバイスにおいて、第一のイオン伝導体層あるいは第二のイオン伝導体層のどちらか一方に、第一の電極および第二の電極とは別の第三の電極を少なくとも一つ形成したことを特徴とするメモリデバイスを用いた半導体メモリ
【請求項４】
請求項３記載のメモリデバイスにおいて、第一のイオン伝導体層あるいは第二のイオン伝導体層と第一の電極あるいは第二の電極および検知電極の間に半導体層が設けられた事を特徴とするメモリデバイスを用いた半導体メモリ
【請求項５】
請求項１ないし請求項４記載のメモリデバイスにおいて、第一の電極あるいは第二の電極と第一のイオン伝導体層あるいは第二のイオン伝導体層のいずれかの間の少なくとも一方に、キャパシタが接続されている構成のメモリデバイスを用いた半導体メモリセル
【請求項６】
請求項１ないし請求項４記載のメモリデバイスにおいて、第一の電極あるいは第二の電極の少なくとも一方にキャパシタが接続されたメモリデバイスを用いた半導体メモリセル
【請求項７】
請求項１ないし請求項４記載のメモリデバイスにおいて、第一の電極あるいは第二の電極に抵抗が接続されたメモリデバイスを用いた半導体メモリセル
【請求項８】
請求項１ないし請求項４記載のイオン伝導を用いた半導体メモリの動作方法に関しており、第一の電極および第二の電極に電圧を印加することによる書き込みを行い、前記第一の電極および第二の電極に一定方向の電界を再度印加し、情報を読み出すことを特徴とする、メモリデバイスを用いた半導体メモリの動作方法
【請求項９】
請求項３ないし請求項４記載のイオン伝導を用いた半導体メモリの動作方法に関しており、第一の電極および第二の電極に電圧を印加することによる書き込みと、検知電極のひとつと第一の電極あるいは第二の電極との間に電圧を印加して電流を検知することによって情報を読み出すことを特徴とするメモリデバイスを用いた半導体メモリの動作方法
【請求項１０】
請求項９記載のイオン伝導を用いた半導体メモリの動作方法に関しており、検知電極と第一の電極あるいは第二の電極間に電圧を印加する時に、正方向および負方向のバイポーラパルスを印加することによって読み出すことを特徴とするメモリデバイスを用いた半導体メモリの動作方法
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はイオン伝導を用いた不揮発性を有するメモリデバイスとそれを用いた半導体メモリの構造と動作方法に関する。
【背景技術】
【０００２】
携帯機器や電子機器の普及にともなう、半導体素子の高密度化や微細化によって、電子デバイス特に半導体デバイスの消費電力や動作電圧の問題が顕著になってきている。消費電力問題とともに、システム構築上不可欠な揮発・不揮発性両メモリの必要性も増大してきている。このような低消費電力、低電圧駆動のスイッチングデバイスやメモリデバイスを実現することは、今後の電子機器のさらなる発展に不可欠なものとなっている。
【０００３】
現状の半導体デバイスで構築されたシステムにおいて、データ蓄積のためにＤＲＡＭが多く使われている。ＤＲＡＭは１トランジスタ＋１キャパシタ構造が一般的であって、高密度に作製することが可能であるので、ビットあたりの単価が安いメモリとして多く使用されている。  このＤＲＡＭの情報は誘電体キャパシタに電荷の形で蓄えられている。その結果、デバイス構造が微細化された場合でも、読み出しやソフトエラー耐性を確保するためには、微細化に関わらず同程度の電荷蓄積量が必要となるので微細化にともなってキャパシタ部分の高容量化が課題となっている。また、キャパシタへの電荷蓄積が情報蓄積原理であるので、キャパシタの電荷の消失を補うために、一定時間以内に再度書き込み動作を行うリフレッシュ動作が必要となる。  このようなＤＲＡＭに対して次の様な発明が開示されている。
【０００４】
ＤＲＡＭメモリセルアレイの蓄積キャパシタに超イオン導体を用いたセルが開示されている（例えば、特許文献１参照）。  図１１に示すように、選択トランジスタ１１１を介して蓄積キャパシタ１１２が接続されたＤＲＡＭセルにおいて、蓄積キャパシタを第一容量電極１１３と第二容量電極１１４の間に超イオン導体１１５を形成することによってキャパシタ１１２を実現している。イオン導体に弗化セリウムを用いることによって、高誘電率のキャパシタが実現できると開示されている。
【０００５】
また、本発明に関連する一般的技術水準を示す文献として特許文献２から６をあげておく。特許文献２は、電子とイオンの相互作用を利用している。特許文献３は、電荷保持部として固体電解質二次電池を使用している。特許文献４と５は、金属デンドライドを形成することによる電気特性の変化を利用している。特許文献６は、酸化還元反応を利用している。
【０００６】
たとえば、固体電解質を始めとする電解質中のイオン伝導を利用して電池を形成する場合には、電池が発生する起電力を利用しているが、特許文献１に開示されている例と同様に、イオンによる電荷が消失していくため特許文献１と同様ＤＲＡＭ型で、かつリフレッシュ動作を必要とする揮発型であるといえる。
【０００７】
また、イオンを移動させた後、還元反応によって固体電解質中に金属析出を起こしてスイッチ動作（低抵抗化）を実現する例（特許文献４と特許文献５）では、金属析出を生じさせるため、不揮発性動作となるが、還元析出という原理を用いており、固体電解質中で金属が析出するという特徴がある。また特許文献６も同様な原理を用いている。
【特許文献１】特表２００４−５２９５０２号公報（図１１）
【特許文献２】特開平９−３６３５５号公報
【特許文献３】特開２００３−６００８３号公報
【特許文献４】特表２０００−５１２０５８号公報
【特許文献５】特表２００１−５２５６０６号公報
【特許文献６】特開２００３−１５７６７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１は、ＤＲＡＭの蓄積キャパシタ容量を増大させることを目的としており、本発明の不揮発性動作を実現することはできないといった課題があった。
【０００９】
一方、酸化還元反応を利用して、固体電解質中に金属析出を生じさせる構造では、不揮発動作は達成されるものの固体電解質中でイオンから金属へと変化するため体積の変化が生じて固体電解質の構造が破壊されて、スイッチ、メモリデバイスとしての動作信頼性として課題を有している。
【００１０】
また、ＤＲＡＭは情報処理時のデータの蓄積用として用いられており、システムの稼動時には電荷を保持しておく必要がある。特許文献１では、イオン導体中の可動イオンを容量電極に電圧を印加して移動させた後、電圧を除去すると可動イオンはもとの位置に戻ってしまう。これはイオン導体中でのイオン濃度の勾配によって逆向きへの拡散が生じるためである。従って、特許文献１では、既存のＤＲＡＭの場合と同様にリフレッシュ動作が必要となり、不揮発動作を実現できないという欠点を有していた。このように、ＤＲＡＭセルにイオン導体をキャパシタとして集積化した場合は、単に容量の増大が達成できるだけとなり、用途が限られたものとなっていた。
【００１１】
そこで、単なるキャパシタの置き換えだけでなくイオンの移動を制御すれば、不揮発性を有する半導体メモリを実現できる。その結果、リフレッシュ動作が不要もしくは大幅に削減できるので、ＤＲＡＭの持つ高密度なランダムアクセスメモリという特徴に加えて、ＤＲＡＭが持つリフレッシュ動作という欠点を改善することができる。ところが、従来例からは、不揮発動作が達成されないか、不揮発性が達成された場合でも、固体電解質中でのデンドライと析出といった構造破壊を伴う動作であって、スイッチ、メモリデバイスとしての信頼性に問題があった。  すなわち、これらの二つの課題を解決する方法が開示できれば、画期的なメモリ、スイッチデバイスが実現できることとなり、本発明はこの二つを主眼として発明されたものである。
【００１２】
以下に、本発明により付加的に解決される一般的ＤＲＡＭの課題を示しておく。
【００１３】
まず、ＤＲＡＭにおいては、書き込み動作とはキャパシタの充電であって、また読み出し動作とはキャパシタの放電による電荷量を検知することである。そのため、一度読み出しを行うと再度書き込みが必要であるという破壊型読み出しであり、さらに、書き込みと読み出しは同時には行えないという課題を有している。
【００１４】
さらに、ＤＲＡＭにおけるキャパシタは電荷の蓄積量の有無がデータとなるために、アナログメモリには適していない。
【００１５】
以上のような観点から本発明は考案されたものであり、既存のＤＲＡＭおよびイオン導体を用いたＤＲＡＭメモリセルの欠点を大幅に改善する半導体メモリを提供するものである。
【課題を解決するための手段】
【００１６】
本発明の第一のメモリデバイスを用いた半導体メモリによれば、第一の電極および第二の電極と、前記第一の電極と第二の電極の間に、２層からなるイオン伝導体層を有するメモリデバイスから構成されることを特徴としている。イオン伝導体層を積層構造とすることによって、イオン伝導体層界面に界面障壁が形成される。その結果、この界面障壁を越えて移動したイオンのみが一方のイオン伝導体層に移動することとなり、移動したイオンによって残留電位が発生する。
【００１７】
そのため、第一の電極および第二の電極間に印加された電圧によってイオン移動を制御すること、およびイオン濃淡による逆電界によるイオンの逆流を防ぐことが可能となり、不揮発性を有する。また、動作時に金属析出を生させずに動作することが可能であるため、固体電解質の固体電解質の構造破壊は生じず信頼性の課題も解決できる。
【００１８】
本発明の第二のメモリデバイスを用いた半導体メモリによれば、本発明の第一の発明におけるイメモリデバイスにおいて、第一のイオン伝導体層と、第二のイオン伝導体層の間にイオン伝導障壁層を設けたことを特徴としている。  イオン伝導障壁層を設けることによって、第一のイオン伝導体層と第二のイオン伝導体層の材料構造が同一であるなどの界面のイオン伝導障壁が低い材料組み合わせの場合においてでさえも、保持能力が向上することとなる。
【００１９】
本発明の第三のメモリデバイスを用いた半導体メモリによれば、本発明の第一のイオン伝導を用いたメモリデバイスにさらにイオン伝導体の電気特性を検知する第三の電極を少なくとも一つ備えたことを特徴としている。
【００２０】
電圧印加用電極と別に電極を設けて、イオン伝導体の電気特性を検知できるので、書き込み動作と読み出し動作を同時に行うことが可能となる。
【００２１】
本発明の第四のメモリデバイスを用いた半導体メモリによれば、第一のイオン伝導体層あるいは第二のイオン伝導体層と、第一の電極あるいは第二の電極と検知電極との間に半導体層を設けたことを特徴としている。半導体層を設けることによって、イオン移動によって、半導体層のコンダクタンスを変化させることが可能となるため、半導体層の伝導度を読み出すことによってメモリデバイスの情報を読み出すことが可能となる。
【００２２】
本発明の第五のメモリデバイスを用いた半導体メモリによれば、請求項１ないし請求項４記載のメモリデバイスにおいて、第一の電極あるいは第二の電極と第一のイオン伝導体層あるいは第二のイオン伝導体層のいずれかの間の少なくとも一方に、キャパシタが接続されている構成であることを特徴としている。イオン伝導体と電極の間にキャパシタを形成したので、電極とイオン伝導体が直接接する事を防ぎ、かつ、キャパシタに電荷誘起が可能となる。
【００２３】
本発明の第六のイオン伝導を用いたメモリデバイスによれば、第一の発明から第五の発明のイオン伝導を用いたメモリデバイスの第一の電極あるいは第二の電極の少なくとも一方にキャパシタが接続された構成となっていることを特徴としている。イオン伝導を用いたメモリデバイスにキャパシタを直列接続したので、イオン伝導を用いたメモリデバイスの伝導キャリア移動に伴う移動電子がキャパシタに蓄えられることとなるため、キャパシタに蓄積された電位を読むことによって、情報を読み出すことが可能となるとともに、イオン伝導を用いたメモリデバイスのイオン移動が、電荷量に変換できることとなる。
【００２４】
本発明の第七のイオン伝導を用いたメモリデバイスによれば、請求項１ないし請求項４のイオン伝導を用いたメモリデバイスにおいて第一の電極あるいは第二の電極に抵抗が接続されたイオン伝導を用いたメモリデバイスセル構造となっている。抵抗が接続されているため、イオン移動にともなう電荷量が抵抗で電圧に変換でき、第一の電極あるいは第二の電極への電圧印加時のイオンの移動量が電圧に変換されることとなる。
【００２５】
本発明の第八のイオン伝導を用いたメモリデバイスによれば、本発明の第一から第四のイオン伝導を用いたメモリデバイスの動作方法に関しており、第一の電極および第二の電極に電圧を印加することによる書き込みと、決められた方向の電界を再度印加して情報を読み出すことを特徴としているイオン伝導を用いたメモリデバイスの動作方法である。  イオンの移動量で情報を読み出すので、イオン伝導体のイオン輸率が１以外の場合においても、情報の読み出しが可能となる。
【００２６】
本発明の第九のイオン伝導を用いたメモリデバイスによれば、請求項３ないし請求項４記載のイオン伝導を用いたメモリデバイスの動作方法に関しており、第一の電極と第二の電極に電圧を印加して行う書き込み動作と、検知電極と第一の電極あるいは第二の電極のどちらかとの間に電圧を印加して電流を検知することによって情報を読み出すことを特徴としている。検知電極を別に設けたので、読み出し動作が書き込み動作と同時に行えるだけでなく、イオンの分布状態を大きく乱すことなく読み出し動作が行えることとなる。
【００２７】
本発明の第十のイオン伝導を用いたメモリデバイスによれば、請求項９記載のイオン伝導を用いたメモリデバイスの動作方法に関しており、検知電極と第一の電極あるいは第二の電極間へ電圧を印加して読み出し動作を行うときに、正方向、負方向のバイポーラパルスを印加することによって、読み出し動作を行うことを特徴としている。バイポーラパルスを用いたので、イオンの分布を乱すことなく読み出し動作が行えることとなる。
【発明の効果】
【００２８】
本発明のイオン伝導を用いたメモリデバイスを使用した半導体メモリによれば、イオン伝導体層を積層させ、電極に印加された電圧によってイオン移動させて電荷移動をおこない、界面に存在するイオン輸送障壁によって、イオンの逆流を防ぐので、残留電位が発生して不揮発動作が可能となる。さらに、固体電解質中で還元による金属析出が生じないため、固体電解質の構造破壊を防止できる。また、残留電位を読むことによって、読み出し動作が実現できるので非破壊読み出しが可能となる。さらに、イオン移動量を書き込み電圧、時間によって制御することによってアナログメモリとしても使用可能となる。さらに、イオン伝導度を検知する電極を別に設ける事によって、書き込みと読み出しが同時に行えるとともに、非破壊読み出し動作が実現できる。
【発明を実施するための最良の形態】
【００２９】
本発明の実施の形態におけるイオン伝導を用いた半導体メモリについて以下に説明する。
【００３０】
本発明において、イオン伝導体とは、固体電解質、電解質ゲル、有機イオン伝導体、高分子イオン伝導体、イオン性液体などの、イオン移動が可能な物質をさしており、イオン移動が可能な物質で特にイオン輸率が高い材料であれば、本発明の効果を得ることが可能である。
【００３１】
（実施の形態１）
本発明のイオン伝導を用いたメモリデバイスを含む半導体メモリについて図１を用いて説明する。特に、半導体メモリセルとして使用する場合には、イオン伝導を用いたメモリデバイスが多数配置される。図１にセルの回路図を示す。イオン伝導を用いたメモリデバイス１１を選択する選択トランジスタ１２にイオン伝導を用いたメモリデバイス１１が接続されており、ワードライン１３は選択トランジスタ１２のオンオフを制御するように接続されている。また、情報は第一のビットライン１４、および第二のビットライン１５に、相補的なデータが準備される。ワードライン１３によってセルを選択して、イオン伝導を用いたメモリデバイス１１に書き込みを行う。このとき、第一のビットライン１４および第二のビットライン１５に準備するデータは、物理的には電位として準備するが、イオン伝導を用いたメモリデバイス１１に電圧を印加することでイオン移動が生じればよいので、デジタルデータ、アナログデータいずれのデータでもよい。デジタルデータの場合は、相補的なデータを用意し、アナログデータの場合は、その電位差がデータとなる。  以上のように、本発明のイオン伝導を用いたメモリデバイスを用いたセルに書き込み動作が行われる。
【００３２】
一方読み出し動作は次のようになる。  ワードライン１３によって選択トランジスタ１２をオンすると、第一のビットライン１４と第二のビットライン１５の間には電位差が生じることとなるため、この電位差をセンスすることによって読み出し動作が行われる。
【００３３】
図２に本発明の半導体メモリの構造図を示す。図２において、２１はシリコン基板、２２はトランジスタ部、２３はコンタクト、２４はメモリデバイス部、２５は第一の電極、２６は第二の電極、２７は第一のイオン伝導体層、２８は第二のイオン伝導体層である。トランジスタ部２２にコンタクト２３を介してメモリデバイス部２４が接続された構造となっている。トランジスタ２２は選択トランジスタに相当することとなる。
【００３４】
＜メモリデバイスの構造と作製方法＞
本発明の半導体メモリに使用するメモリデバイスに関して図３を用いて詳しく説明する。
本発明のメモリデバイスは、第一のイオン伝導体層３１および第二のイオン伝導体層３２に電圧が印加できるように、第一の電極３３と第二の電極３４が配置されていることを特徴としている。
【００３５】
以上のように構成される本発明のメモリデバイスの作製方法および動作について以下に説明する。
【００３６】
第一のイオン伝導体層３１を、ＬｉＯ−ＳｉＯ系ガラスとして、第二のイオン伝導体層３２をＬｉ−Ｔｉ−Ｏ系のイオン伝導体とした。
【００３７】
説明を明快にするために、イオン伝導体層と第一の電極および第二の電極部分の作製方法について説明する。  Ｓｉ等の半導体デバイス上や、ガラス基板上にトランジスタを形成した基板を用いてトランジスタと接続されるように、メモリデバイスを形成した。
【００３８】
トランジスタを形成した基板に、第一の電極３３としてＰｔをＲｆマグネトロンスパッタ法によって１００ｎｍ形成した。  スパッタリング条件はＡｒをスパッタリングガスとしてガス圧を０．２Ｐａとし、Ｒｆパワー１００ｗで形成した。Ｐｔ膜を配線としてＩＣＰプラズマによるエッチング装置によってパターンニングした。次にＬｉＯ−ＳｉＯ系のガラスターゲットを用いてＲｆマグネトロンスパッタ法によって第一の電極３３のＰｔ上に第一のイオン伝導体層３１を２０ｎｍ形成した。ガス圧は０．２ＰａとしてＡｒとＯ2の混合ガスを用いた。さらにＬｉＯ−ＴｉＯ系ガラスターゲットを用いて第一のイオン伝導体層３１上に第二のイオン伝導体層３２を２０ｎｍ形成した。この第一のイオン伝導体層３１と第二のイオン伝導体層３２の厚みは１ｎｍ〜１００ｎｍから選択されるが、１０ｎｍ程度以下の場合は形成されたイオン伝導体を直接電子がトンネリングする場合があるので注意が必要である。また厚くするにしたがい、イオン移動に時間を必要とすること、印加した電圧がイオン伝導体にかかりにくくなることが問題として挙げられる。よって、メモリデバイスとしての速度と動作電圧の低減化のためには、１ｎｍから１００ｎｍ程度までの厚みから選択することによって１００ｎｓ以下の動作速度が達成される。
【００３９】
さらに、第二のイオン伝導体層３２上部に第二の電極３４としてＰｔをスパッタリング法によって、第一の電極３３と同条件で形成して、パターンニングを行ってメモリデバイスを形成した。
【００４０】
なお、今回の実施形態では、第一のイオン伝導体層３１のＬｉ：Ｓｉ比は６０：４０であり、第二のイオン伝導体層３２のイオン伝導体ではＬｉ：Ｔｉを３０：７０とした。
【００４１】
さらに、第一の電極３３および第二の電極３４の材質についても、Ｐｔに限定されるわけではなく、可動イオンとの反応、イオン伝導体との反応性、第一の電極３３および第二の電極３４の酸化還元電位等から判断して選択されるが、基本的には可動イオンと反応性が無いこと、電極がイオン伝導体へ溶出しないことが最低限必要である。酸化還元反応を生じない電極を選択することで、デンドライトの形成が抑制され、第一のイオン伝導体層３１、第二のイオン伝導体層３２の構造を破壊することはない、さらに第一のイオン伝導体層３１と第二のイオン伝導体層３２の間にイオン輸送障壁が形成されるため、第一のイオン伝導体層３１および第二のイオン伝導体層３２間をまたがって移動するためには、界面に存在するイオン輸送障壁を越えるのにエネルギーを必要とするとともに、いったん移動したイオンの逆流を防ぐ役割を有する。このことによって、移動したイオンがとどまるために、動作の不揮発性が発現することとなる。
【００４２】
また、選択されるイオン伝導体は、上記した組成に限定されるわけではなく、可動イオンとしても、ＬｉだけでなくＣｕ，Ａｇ，等、薄膜化可能な既存のイオン伝導体であれば本発明に適用できる。特にＬｉ，Ａｇ，Ｃｕを含むイオン伝導体ガラス、Ｐ，Ｓ，やハロゲンを含むイオン伝導体ガラス、ＯだけでなくＮを含むイオン伝導体ガラスもしくは、これら元素を基本とするイオン伝導体は本発明に最適であり、特にイオン伝導体ガラスはイオン移動以外に電子の移動がほとんど無いため本発明には最適である。本発明におけるイオン伝導を用いたメモリデバイスの実現で重要なことは、イオン伝導体の積層構造を作製して層間に輸送障壁を形成するとともに、電圧印加時には輸送障壁を越えてイオン伝導体層間相互にイオンが移動することが必要である。この要件を満たしさえすればイオン伝導体の組み合わせが限定されることは無い。
【００４３】
＜メモリデバイスの動作方法＞
次に本発明のイオン伝導を用いたメモリデバイスの動作について以下に説明する。
【００４４】
説明において、第一のイオン伝導体層３１と第二のイオン伝導体層３２間を相互に移動するイオンを以下可動イオンと呼ぶ。
【００４５】
本発明のイオン伝導を用いたメモリデバイスでは、第一の電極３３および第二の電極３４に印加された電圧によって、第一のイオン伝導体層３１と第二のイオン伝導体層３２相互に可動イオンを移動することによって書き込み動作が実現される。本実施の形態における可動イオンはＬｉイオンである。従って、簡単には、第一のイオン伝導体層３１と第二のイオン伝導体層３２の材料は、同種のイオン伝導体であることが必要である。しかし、同種のイオン伝導種を有していれば良いだけであり、可動イオン種数は問わないが、正負が同じイオンのみの伝導体であることが好ましい。このとき、第一のイオン伝導体層３１と第二のイオン伝導体層３２が異なる材料から形成され、接合された状態であることによって、第一のイオン伝導体層３１および第二のイオン伝導体層３２の界面では、原子配列が乱れた状態となり、配列の連続性が失われた状態となるのでイオン伝導の輸送障壁が形成される。このイオン輸送障壁では、障壁高さ以上の電界強度が印加された場合はその障壁を越えてイオンが移動するが、障壁高さ以下の電界が印加された場合はイオンの障壁を越えるイオン移動は生じないという特徴を有している。
【００４６】
次に、第一のイオン伝導体層３１から第二のイオン伝導体層３２へのＬｉイオンの移動を説明する。
【００４７】
まず、第一のイオン伝導体層３１および第二のイオン伝導体層３２には可動イオンとしてのＬｉイオンが存在している。第一の電極３３および第二の電極３４間に電圧を１Ｖ印加することによって第一のイオン伝導体層３１および第二のイオン伝導体層３２内部には電位勾配が生じ、その勾配に応じてＬｉイオンは移動する。そのとき第一のイオン伝導体層３１と第二のイオン伝導体層３２の間に存在する界面でのイオン輸送障壁高さを超えたイオンのみが界面を越えてイオン移動することとなる。
【００４８】
第一の電極３３と第二の電極３４間に印加する電圧を除去すると、第一のイオン伝導体層３１と第二のイオン伝導体層３２にはイオンの濃度勾配が生じた状態となっており、電圧を除去するとその濃度勾配を原動力としてＬｉイオンの移動が生じるようになる。しかしながら第一のイオン伝導体層３１および第二のイオン伝導体層３２の間にはイオン輸送障壁が存在するために、イオン輸送障壁を越えられないイオンは、その場所に留まる事となる。  よって、第一の電極３３および第二の電極３４に電圧を印加する前のイオン分布状況を初期状態と考えると、第一の電極３３および第二の電極３４に電圧を印加して、印加電圧を除去し後は、初期状態と異なるイオン分布状態とすることが可能となる。
【００４９】
ところで、本実施形態で使用した第一のイオン伝導体層３１および第二のイオン伝導体層３２は電子の移動がほとんど生じないために、Ｌｉイオンの移動によって生じた電荷の偏りは長時間保持されることとなる。この効果はイオン輸送障壁層が存在することによって実現できるため、単一のイオン伝導体層を用いた構造では実現し得ない。
【００５０】
この電荷の偏りによって第一の電極３３と第二の電極３４への印加電圧を除去した後も、第一の電極３３と第二の電極３４間には約２００ｍＶの電位が残留した。
【００５１】
この電位は数時間程度では消失しないことを確認した。このことは、イオン伝導体をキャパシタとして使用したＤＲＡＭ構造では実現し得なかった効果であって、ＤＲＡＭ構造に本発明のイオン伝導を用いたメモリデバイスを適用することにより、不揮発性が実現できたこととなる。
【００５２】
以上のように、第一の電極３３および第二の電極３４に印加する電圧によって、第一のイオン伝導体層３１および第二のイオン伝導体層３２内部のイオンを第一のイオン伝導体層３１と第二のイオン伝導体層３２の界面を越えてイオン移動させることによって、初期状態と異なるイオン分布状況を作り出すことによって電荷の移動を行いキャパシタと同等の効果を実現しつつ、さらに界面に存在するイオン輸送障壁によりイオンの逆行を防ぐため、残留電位の発生という形で、不揮発性というメモリ機能を発現している。
【００５３】
第一のイオン伝導体３１および第二のイオン伝導体３２がイオン輸率１または１に近い材料であればこの残留電位は長時間保持される。また、残留電位または印加電圧が可動イオンの酸化還元電位以下の電位であればイオンが還元されることもなく、また電子やホール等の他の伝導キャリアによって電位が消失することもない。書き込み電圧や印加時間によってイオン移動量が変化して、残留電位も変化するので、アナログメモリとしても使用が可能となる。
【００５４】
本発明のメモリデバイス部の書き込み動作は第一の電極３３および第二の電極３４に電圧を印加することによって達成されることを説明したが、電圧の印加方向を逆にすれば、イオンの移動は逆方向に進むことは自明であるので本発明のイオン伝導を用いたメモリデバイスは可逆的に動作できる。
【００５５】
次に、本発明の半導体メモリの読み出し動作について説明する。
【００５６】
第一の電極３３および第二の電極３４間に電圧を印加して書き込み動作を行った後、第一の電極３３と第二の電極３４の間には電位差が生じている。この電位差は、第一の電極３３と第二の電極３４を回路的にショートさせた場合でも、第一のイオン伝導体層３１および第二のイオン伝導体層３２がイオンのみがキャリアで、同符号の可動イオンしか存在しない場合には、その電位差は保存される。従って、この電位差を測定することによって、本発明のメモリデバイス部のイオン分布状態が判断できることとなり、この作業が読み出し動作に相当する。
【００５７】
第一のイオン伝導体層３１および第二のイオン伝導体層３２の可動イオンをＬｉ＋とした場合の本発明のイオン伝導を用いたメモリデバイスの状態を図４に示す。
【００５８】
初期状態は、読み出し、書き込みいずれの動作も行う前の状態である。初期のイオン分布状態は、第一のイオン伝導体層３１のＬｉイオン量をＮ１Ｌｉ、第二のイオン伝導体層３２のＬｉオン量をＮ２Ｌｉとする。このときの第一の電極３３および第二の電極３４間の電位差を０とする。書き込みは第一の電極３３と第二の電極３４の間に電圧を印加しておこなう。第一の電極３３側を相対的に正となるように電圧を印加することによってＬｉイオンは第一のイオン伝導体層３１から第二のイオン伝導体層３２に移動する。その結果、第一のイオン伝導体層３１のＬｉイオン数は減少し、第二のイオン伝導体層３２のＬｉイオン数は増大する。その後印加電圧を除去すると図４に示すように、第一の電極３３および第二の電極３４間には残留電位Ｖｒが発生する。この電位は書き込み電位Ｖｗより小さいものである。
【００５９】
このＶｒをセンスすることによって、読み出し動作が完了することとなる。このように、読み出しは、電圧を直接センスすることが可能であるため、センス回路が簡単なもので実現できるという利点がある。  また、読み出しには、次に説明するような別の方法も可能である。まず、書き込み時に印加する電圧Ｖｗによって、イオン移動が生じた状態となっているので、再度同じ書き込み電圧以下でかつ、イオン障壁をイオンが越える最低電圧Ｖｔ以上の電圧Ｖｒを印加する。この、読み出しに印加する電圧の向きは一定に固定しておく。このとき、書き込まれたイオン分布状態（すなわちＶｗの印加方向）と反対向きに読み出し電圧Ｖｒが印加されるとイオンは移動し、同方向であれば、イオン移動は少ない。従ってＶｒを印加したときに、イオン伝導を用いたメモリデバイスに流れる電流を検知することによっても、読み出しが可能となる。
【００６０】
以上のように本発明における半導体メモリでは、第一のイオン伝導体層３１と第二のイオン伝導体層３２を積層した構造をとり、第一の電極３３および第二の電極３４に印加された電圧によって、第一のイオン伝導体層３１と第二のイオン伝導体層３２間で界面に存在するイオン輸送障壁を越えてイオンを移動させることによって書き込みを行うメモリデバイス部を有している。このイオン伝導を用いたメモリデバイス部は、不揮発性動作が可能であり、またアナログ動作が可能である。  さらに、第一の電極３３および第二の電極３４間に電圧を印加することによって、書き込み動作を行い、第一の電極３３および第二の電極３４間に残留する電位によって情報を読み出すことが可能であるため、特別なセンス回路などを用いなくても、非破壊で簡単に情報を読み出すことが可能である。
【００６１】
（実施の形態１の第１の変形例）
第一のイオン伝導体層５１と第二のイオン伝導体層５２の間に、イオン輸送の障壁となるイオン輸送障壁層５３を設けたメモリデバイスを図５に示す。  図５において、図３と異なる点は、第一のイオン伝導体層５１および第二のイオン伝導体層５２の間にイオン輸送障壁層５３を形成した点にある。また、５４は第一の電極、５５は第二の電極である。このイオン輸送障壁５３は、たとえば、数ｎｍ程度のＡｌやＳｉ、Ｔａ、Ｔｉ等の酸化物誘電体層、または、ナノポーラス材料、籠構造を有する材料等から形成される。
【００６２】
このイオン輸送障壁層５３は、第一のイオン伝導体層５１と第二のイオン伝導体層５２内部よりも、イオン輸送に対する障壁が高い材料を選択すれば良いこととなる。  以上のような構成とすることによって、第一のイオン伝導体層５１と第二のイオン伝導体層５２へのイオン輸送障壁が確実に形成されるため、第一のイオン伝導体層５１と第二のイオン伝導体層５２のイオンの濃淡による起電力によるイオン移動をイオン輸送障壁層５３が確実に防ぐ事となり、メモリの保持特性の向上が図られる事となる。たとえば、第一の実施の形態と同じ構成で、第一のイオン伝導体層５１と第二のイオン伝導体層５２の界面のイオン輸送障壁層５３としてＴｉ酸化物層を１ｎｍ形成することによって、データの保持が１週間あることを確認し、イオン輸送障壁層の効果を確認した。
【００６３】
（実施の形態１の第２の変形例）
実施の形態１の第２の変形例を図６に示す。図６に示すように、イオン伝導体６１と選択トランジスタ６２間あるいはメモリデバイス部６１と第二のビットライン６５間にキャパシタ６６を挿入した回路構成とした。その結果、イオン伝導を用いたメモリデバイス６１中のイオン移動によって、キャパシタに電荷を誘起させることが可能となる。
【００６４】
メモリデバイス部６１とキャパシタ６６を集積した構造を図７に示す。図７に示すようにメモリデバイス部の第一のイオン伝導体層７１と第一の電極７３間に誘電体７５を構成した構成とすることによって第一のイオン伝導体層７１と第一の電極７３が直接接することなく、誘電体７６へ電荷誘起が可能となる。その結果、可動イオンと電極の反応が問題となる可能性がある場合であっても、相互の反応を防ぎなおかつキャパシタに電荷を効果的に誘起できることとなる。
【００６５】
（実施の形態２）
本発明の第二の実施形態におけるイオン伝導を用いた半導体メモリについて説明する。半導体メモリセルの回路図を図８に、半導体メモリデバイス部の構造図を図９に示す。
図８において図１と異なる点は、読み出し用ライン８６を設けたことにある。  またメモリデバイス部の構造図で、図３と異なる点は、第三の電極９５を設けた点にある。
【００６６】
本発明における第二の実施形態の半導体メモリのメモリデバイス部を、図９を使って詳しく説明する。
【００６７】
第一のイオン伝導体層９１、第二のイオン伝導体層９２、第一の電極９３、第二の電極９４、第三の電極９５を有している。
【００６８】
第一の実施の形態で用いたメモリデバイス部と異なる点は、第三の電極９５を設けたことにある。
【００６９】
次に、本発明の第二の実施形態におけるイオン伝導を用いたメモリデバイスの動作について説明する。
【００７０】
可動イオンを移動させる書き込み動作は第一の実施の形態と同様、第一の電極９３および第二の電極９４を用いて行う。
【００７１】
第一の実施の形態と異なるのは読み出し方法にある。
【００７２】
第二の実施形態のイオン伝導を用いたメモリデバイスでは、読み出しに、第二のイオン伝導体層９２のイオン伝導度を検知することによって行う。
【００７３】
書き込み動作によって、第二のイオン伝導体層９２へイオン移動を生じさせた場合、第二のイオン伝導体層９２のキャリアイオン濃度が増大する。
【００７４】
イオン伝導体層はイオン濃度によって、イオン伝導度が変化するので、第二のイオン伝導体層９２へイオンを移動させて、第二のイオン伝導体層９２のキャリアイオン濃度が変化した状態では、第二のイオン伝導体層９２のイオン伝導度は、書き込み前と比較して変化している。
【００７５】
そこで、第二の電極９４と第三の電極間９５に電圧を印加し、流れるイオン電流を検知することによって、第二のイオン伝導体層９２のイオン伝導度をセンスできる。
【００７６】
従って、書き込み動作は第一の電極９３と第二の電極９４への電圧印加によって行い、読み出し動作は第二の電極９４と第三の電極間９５で行うために、書き込みと読み出しが同時に行えるいわゆるツーポートメモリとして機能させることができる。
【００７７】
この時、第二の電極９４と第三の電極９５に加える電圧は、流れるイオン電流を検知するのに必要な電圧で良いため、低電圧化が可能であり書き込み動作にはほとんど影響を与えることはない。
【００７８】
ここで、第一のイオン伝導体層９１と第二のイオン伝導体層９２を接合しているために、第一のイオン伝導体層９１から第二のイオン伝導体層９２に移動したイオンが第二のイオン伝導体層９２中に保持されるので、長時間イオン電流を一定に保つことが可能となっている。
【００７９】
また、第二の電極９４と第三の電極９５に電圧を印加して読み出しを行う場合に、印加電圧の極性を正負両パルス印加して読み出す方法をとることによって（すなわち図８において読み出しライン８６に印加する電圧）、イオン伝導体層中のイオン分布を読み出しパルスによって大きく変化させないで読み出す事が可能となる。以上の読み出し方法を採用することによって、イオン伝導体中の読み出しパルスによるイオンの偏析を防止する事が可能となる。
【００８０】
本発明の第一の実施の形態におけるイオン伝導を用いたメモリデバイスでは、イオン伝導体としてイオン輸率が１もしくは１に近い材料を用いていたため、電極間に電位差が残留し、そのイオン電位を読むことによって読み出し動作を行っていたが、第二の実施の形態におけるイオン伝導を用いたメモリデバイスではイオン伝導度の検知電極を設けたため、イオン伝導体は混合伝導の材料でもよい事となりイオン伝導体材料の制約が少なくなる。
【００８１】
（実施の形態２の変形例）
実施の形態２の変形例を図１０に示す。第二の電極１０４と第三の電極１０５と第二のイオン伝導体層１０２との間に半導体層１０６を挿入した。この場合には、電圧を印加することにより第二のイオン伝導体層に移動したキャリアイオンによって半導体層１０６のコンダクタンスを変化させることが可能となる。ここで、第一のイオン伝導体層１０１と第二のイオン伝導体層１０２を接合しているために、第一のイオン伝導体層１０１から第二のイオン伝導体層１０２に移動したイオンが半導体層１０６付近に保持されるので、電圧を除去した後もコンダクタンスを一定に保つことが可能となっている。
【産業上の利用可能性】
【００８２】
本発明にかかる半導体メモリは、ＤＲＡＭ型でありながら不揮発性と非破壊読み出し可能という特徴を有しており、半導体メモリデバイスおよびストレージデバイスとして有用である。
【図面の簡単な説明】
【００８３】
【図１】本発明の半導体メモリの概略図
【図２】本発明の半導体メモリの構造概略図
【図３】本発明の半導体メモリのメモリデバイス部の概略図
【図４】本発明の半導体メモリの電位状態の説明図
【図５】本発明の第一の半導体メモリのメモリデバイス部の概略図
【図６】本発明の第一の半導体メモリの変形例を示す概略図
【図７】本発明の第一の半導体メモリの変形例を示すメモリデバイス部の概略図
【図８】本発明の第二の半導体メモリの概略図
【図９】本発明の第二の半導体メモリのメモリデバイス部の概略図
【図１０】本発明の第二の半導体メモリの変形例を示すメモリデバイス部の概略図
【図１１】従来の半導体メモリを示す概略図
【符号の説明】
【００８４】
１１  メモリデバイス部
１２  トランジスタ
１３  ワードライン
１４  第一のビットライン
１５  第二のビットライン
２１  シリコン基板
２２  トランジスタ部
２３  コンタクト
２４  メモリデバイス部
２５  第一の電極
２６  第二の電極
２７  第一のイオン伝導体層
２８  第二のイオン伝導体層
３１  第一のイオン伝導体層
３２  第二のイオン伝導体層
３３  第一の電極
３４  第二の電極
５３  イオン輸送障壁層
６１  メモリデバイス部
６２  トランジスタ
６３  ワードライン
６４  第一のビットライン
６５  第二のビットライン
６６  キャパシタ
７５  誘電体
８６  読み出し用ライン
９５  第三の電極
１０６  半導体層
１１１  選択トランジスタ
１１２  蓄積キャパシタ
１１３  第一容量電極
１１４  第二容量電極
１１５  超イオン導体
【図１】
2006303343.tif 000003
【図２】
2006303343.tif 000004
【図３】
2006303343.tif 000005
【図４】
2006303343.tif 000006
【図５】
2006303343.tif 000007
【図６】
2006303343.tif 000008
【図７】
2006303343.tif 000009
【図８】
2006303343.tif 000010
【図９】
2006303343.tif 000011
【図１０】
2006303343.tif 000012
【図１１】
2006303343.tif 000013