(57)【要約】【課題】本発明のリニア駆動ドライバー回路は、発熱を抑えて、入力電圧ＶＩＮの急激な変化にＢＴＬドライバー部の出力電圧差が対応できるように、降圧型ＤＣ−ＤＣコンバータ部の出力信号ＶＣの応答性能を向上させることを目的とする。【解決手段】本発明のリニア駆動ドライバー回路は、リニア駆動ドライバー部からの制御信号を微分処理する微分回路と、及び微分回路からの微分信号の電位が所定値を超えたとき、異常動作時であるとして異常動作駆動信号を生成する波形整形回路とを有し、波形整形回路の異常動作駆動信号により降圧型ＤＣ−ＤＣコンバータ部のスイッチング・トランジスタを駆動制御するよう構成されている。【選択図】図１
2006129679.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が供給されスイッチング・パワートランジスタの駆動により所望の電圧を持つ出力信号を形成する降圧型ＤＣ−ＤＣ駆動部と、前記スイッチング・パワートランジスタの駆動信号を形成する降圧型ＤＣ−ＤＣ制御部とを有する降圧型ＤＣ−ＤＣコンバータ部、
前記降圧型ＤＣ−ＤＣ制御部に制御信号を出力するリニア駆動ドライバー制御部と、前記降圧型ＤＣ−ＤＣ駆動部からの出力信号が入力され、アクチュエータを駆動制御するリニア駆動パワー出力部とを有するリニア駆動ドライバー部、
前記リニア駆動ドライバー制御部からの制御信号を微分処理する微分回路、及び
前記微分回路からの微分信号が入力され、前記微分信号の電位が所定値を超えたとき、異常動作時であるとして前記降圧型ＤＣ−ＤＣコンバータ部の前記スイッチング・トランジスタを駆動制御する異常動作駆動信号を生成する波形整形回路、
を具備することを特徴とするリニア駆動ドライバー回路。
【請求項２】
前記リニア駆動パワー出力部が、４つのバイポーラＮＰＮトランジスタまたはＭＯＳのＮチャンネルトランジスタをＨブリッジで構成し、
前記リニア駆動パワー出力部の電源電圧供給回路である降圧型ＤＣ−ＤＣ駆動部が、ＰＮＰの前記スイッチング・トランジスタとスイッチング・ダイオードとコイルと充電コンデンサーとにより構成された請求項１に記載のリニア駆動ドライバー回路。
【請求項３】
前記リニア駆動ドライバー部は、基準電圧を有する信号を入力する基準端子と、入力信号が入力される入力端子と、逆相の出力信号を出力する２つの出力端子とを有し、
入力信号から基準電圧の減算値に前記リニア駆動ドライバー部の固有のゲインを乗算して２つの前記出力端子の出力電圧差を形成し、２つの前記出力端子からの出力電圧の最大値を包絡した制御信号を出力するように構成された請求項１に記載のリニア駆動ドライバー回路。
【請求項４】
前記降圧型ＤＣ−ＤＣコンバータ部は、前記降圧型ＤＣ−ＤＣ制御部と、前記降圧型ＤＣ−ＤＣ制御部の出力がベースに接続され、エミッターが電源に接続されたスイッチング・パワートランジスタと、アノードが接地された回生電流用のスイッチング・ダイオードと、前記降圧型トランジスタのコレクタ端子と前記スイッチング・ダイオードのカソード端子とに一端が接続されたコイルと、一端が接地され、他端が前記コイルの他端に接続された充電用コンデンサーとで構成され、
降圧型ＤＣ−ＤＣコンバータ部の出力電圧が、前記降圧型ＤＣ−ＤＣ制御部に入力される制御信号に所定のオフセット電圧を加えた電圧に追従動作するように構成された請求項１に記載のリニア駆動ドライバー回路。
【請求項５】
前記降圧型ＤＣ−ＤＣ制御部は、制御信号に所定のオフセット電圧を加えた電圧と、前記降圧型ＤＣ−ＤＣコンバータ部の出力電圧とを比較し、その比較結果を電流値として出力する増幅器と、
前記増幅器からの出力された電流値から電圧値出力に変換し、且つ前記降圧型ＤＣ−ＤＣ制御部の周波数特性を設定する抵抗とコンデンサーからなるフィルターと、
前記電圧値出力と三角波信号とを比較し、前記スイッチング・トランジスタを駆動するＰＷＭ出力信号を出力するＰＷＭコンパレータとを具備する請求項１に記載のリニア駆動ドライバー回路。
【請求項６】
前記微分回路及び前記波形整形回路で構成された回路は、制御信号の傾きを検出し、前記制御信号の立上りの微分係数が所定の値を超えたとき、前記降圧型ＤＣ−ＤＣ制御部による駆動制御を無視して、前記スイッチング・トランジスタを強制的に駆動制御し、
前記制御信号の立下りの微分係数が所定の値を超えたとき、前記スイッチング・トランジスタを前記降圧型ＤＣ−ＤＣ制御部が駆動制御するよう切り換えるよう構成された請求項１に記載のリニア駆動ドライバー回路。
【請求項７】
前記スイッチング・トランジスタと前記スイッチング・ダイオードを２つのＭＯＳパワートランジスタに置き換えて構成し、２つの前記ＭＯＳパワートランジスタを同期整流方式で動作させるよう構成された請求項２に記載のリニア駆動ドライバー回路。
【請求項８】
ＤＣ−ＤＣ制御部のＰＷＭコンパレータがイネーブル端子を有し、前記波形整形回路からの信号が前記イネーブル端子に入力されるよう構成されており、前記イネーブル端子に入力された信号が前記異常動作制御信号のとき、前記ＰＷＭコンパレータの出力に接続された前記スイッチング・トランジスタを前記異常動作制御信号により強制的に駆動制御するよう構成された請求項５に記載のリニア駆動ドライバー回路。
【請求項９】
前記リニア駆動パワー出力部が、４つのバイポーラＮＰＮトランジスタまたはＭＯＳのＮチャンネルトランジスタをＨブリッジで構成し、
前記リニア駆動パワー出力部の電源電圧供給回路である降圧型ＤＣ−ＤＣ駆動部が、ＰＮＰの前記スイッチング・トランジスタとスイッチング・ダイオードとコイルと充電コンデンサーとにより構成されており、
前記スイッチング・トランジスタと前記スイッチング・ダイオードを２つのＭＯＳパワートランジスタに置き換えて構成し、２つの前記ＭＯＳパワートランジスタを同期整流方式で動作させるよう構成された請求項８に記載のリニア駆動ドライバー回路。
【請求項１０】
前記降圧型ＤＣ−ＤＣコンバータ部の出力端子となるコイルと充電コンデンサーとの接続点にコレクタ端子を接続し、電源にエミッター端子を接続し、ベース端子を前記波形整形回路の出力端子に接続された強制駆動用・トランジスタをさらに具備した請求項２に記載のリニア駆動ドライバー回路。
【請求項１１】
前記微分回路及び前記波形整形回路で構成された回路は、制御信号の傾きを検出し、前記制御信号の立上りの微分係数が所定の値を超えたとき、前記強制駆動用・トランジスタを強制的に駆動させ、
前記制御信号の立下りの微分係数が所定の値を超えたとき、前記強制駆動用・トランジスタの駆動を止めるように構成された請求項１０に記載のリニア駆動ドライバー回路。
【請求項１２】
前記リニア駆動パワー出力部が、４つのバイポーラＮＰＮトランジスタまたはＭＯＳのＮチャンネルトランジスタをＨブリッジで構成し、
前記リニア駆動パワー出力部の電源電圧供給回路である降圧型ＤＣ−ＤＣ駆動部が、ＰＮＰの前記スイッチング・トランジスタとスイッチング・ダイオードとコイルと充電コンデンサーとにより構成されており、
前記スイッチング・トランジスタと前記スイッチング・ダイオードを２つのＭＯＳパワートランジスタに置き換えて構成し、２つの前記ＭＯＳパワートランジスタを同期整流方式で動作させるよう構成された請求項１０に記載のリニア駆動ドライバー回路。
【請求項１３】
前記波形整形回路の出力端子と前記強制駆動用・トランジスタのベース端子との間に異常動作制御回路を設け、
前記異常動作制御回路は、制御信号が非反転入力端子に入力され、降圧型ＤＣ−ＤＣコンバータ部の出力信号が反転入力端子に入力される２入力コンパレータ、
前記２入力コンパレータの出力信号と前記波形整形回路の出力信号が入力される２入力ＡＮＤ回路、及び
前記２入力ＡＮＤ回路の出力信号が入力され、前記強制駆動用・トランジスタのベース端子に出力信号が入力されるドライブ回路を具備する請求項１０に記載のリニア駆動ドライバー回路。
【請求項１４】
前記ドライブ回路は、Ｈレベルの信号が入力されたとき、Ｌレベルの信号を前記強制駆動用・トランジスタのベース端子に出力して当該強制駆動用・トランジスタを強制的に駆動し、Ｌレベルの信号が入力されたとき、Ｈレベルの信号を前記強制駆動用・トランジスタのベース端子に入力して、当該強制駆動用・トランジスタをＯＦＦ状態とするように構成された請求項１３に記載のリニア駆動ドライバー回路。
【請求項１５】
前記降圧型ＤＣ−ＤＣコンバータ部は、前記降圧型ＤＣ−ＤＣ制御部と、前記降圧型ＤＣ−ＤＣ制御部の出力がベースに接続され、エミッターが電源に接続されたスイッチング・パワートランジスタと、アノードが接地された回生電流用のスイッチング・ダイオードと、前記降圧型トランジスタのコレクタ端子と前記スイッチング・ダイオードのカソード端子とに一端が接続されたコイルと、一端が接地され、他端が前記コイルの他端に接続された充電用コンデンサーとで構成され、
前記降圧型ＤＣ−ＤＣコンバータ部の出力電圧が、通常動作においては、前記降圧型ＤＣ−ＤＣ制御部に入力される制御信号に所定のオフセット電圧を加えた電圧に追従動作するように構成されており、
前記異常動作制御回路の前記２入力コンパレータの反転入力端子と非反転入力端子間に前記オフセット電圧と実質的に同じ値のオフセット電圧を印加するよう構成された請求項１３に記載のリニア駆動ドライバー回路。
【請求項１６】
前記リニア駆動パワー出力部が、４つのバイポーラＮＰＮトランジスタまたはＭＯＳのＮチャンネルトランジスタをＨブリッジで構成し、
前記リニア駆動パワー出力部の電源電圧供給回路である降圧型ＤＣ−ＤＣ駆動部が、ＰＮＰの前記スイッチング・トランジスタとスイッチング・ダイオードとコイルと充電コンデンサーとにより構成されており、
前記スイッチング・トランジスタと前記スイッチング・ダイオードを２つのＭＯＳパワートランジスタに置き換えて構成し、２つの前記ＭＯＳパワートランジスタを同期整流方式で動作させるよう構成された請求項１３に記載のリニア駆動ドライバー回路。
【請求項１７】
ＤＣ−ＤＣ制御部のＰＷＭコンパレータがディス・イネーブル端子を有し、前記波形整形回路からの信号が前記ディス・イネーブル端子と前記２入力ＡＮＤ回路の入力端子に入力されるよう構成された請求項１３に記載のリニア駆動ドライバー回路。
【請求項１８】
前記ＰＷＭコンパレータの前記ディス・イネーブル端子にＬレベルの信号が入力されたとき、前記ＰＷＭコンパレータは前記電圧値出力と三角波信号とを比較し、前記スイッチング・パワートランジスタを駆動するＰＷＭ出力信号を出力し、
前記ディス・イネーブル端子にＨレベルの信号が入力されたとき、前記ＰＷＭコンパレータの出力に接続された前記スイッチング・パワートランジスタを強制的にＯＦＦ状態とするよう構成された請求項１７に記載のリニア駆動ドライバー回路。
【請求項１９】
前記降圧型ＤＣ−ＤＣコンバータ部は、前記降圧型ＤＣ−ＤＣ制御部と、前記降圧型ＤＣ−ＤＣ制御部の出力がベースに接続され、エミッターが電源に接続されたスイッチング・パワートランジスタと、アノードが接地された回生電流用のスイッチング・ダイオードと、前記降圧型トランジスタのコレクタ端子と前記スイッチング・ダイオードのカソード端子とに一端が接続されたコイルと、一端が接地され、他端が前記コイルの他端に接続された充電用コンデンサーとで構成され、
前記降圧型ＤＣ−ＤＣコンバータ部の出力電圧が、通常動作においては、前記降圧型ＤＣ−ＤＣ制御部に入力される制御信号に所定のオフセット電圧を加えた電圧に追従動作するように構成されており、
前記異常動作制御回路の前記２入力コンパレータの反転入力端子と非反転入力端子間に前記オフセット電圧と実質的に同じ値のオフセット電圧を印加するよう構成された請求項１７に記載のリニア駆動ドライバー回路。
【請求項２０】
前記リニア駆動パワー出力部が、４つのバイポーラＮＰＮトランジスタまたはＭＯＳのＮチャンネルトランジスタをＨブリッジで構成し、
前記リニア駆動パワー出力部の電源電圧供給回路である降圧型ＤＣ−ＤＣ駆動部が、ＰＮＰの前記スイッチング・トランジスタとスイッチング・ダイオードとコイルと充電コンデンサーとにより構成されており、
前記スイッチング・トランジスタと前記スイッチング・ダイオードを２つのＭＯＳパワートランジスタに置き換えて構成し、２つの前記ＭＯＳパワートランジスタを同期整流方式で動作させるよう構成された請求項１７に記載のリニア駆動ドライバー回路。
【請求項２１】
前記微分回路は、演算増幅器で構成され、前記演算増幅器の非反転入力端子には基準電圧が入力され、反転入力端子にはコンデンサーの一端と抵抗の一端が接続され、前記抵抗の他端は前記演算増幅器の出力端子に接続されて前記微分回路の出力となり、前記コンデンサーの他端は微分回路の入力端子となるよう構成された請求項１、請求項８、請求項１０、請求項１３、又は請求項１７のいずれか一項に記載のリニア駆動ドライバー回路。
【請求項２２】
前記波形整形回路は、第１のコンパレータと、第２のコンパレータと、フリップフロップ回路と、波形整形ドライブ回路とにより構成され、
前記第１のコンパレータの非反転入力端子には前記基準電圧に所定の値のオフセット電圧が印加され、前記第１のコンパレータの反転入力端子には前記微分回路の出力電圧が印加され、そして前記第１のコンパレータの出力端子は前記フリップフロップ回路のセット端子に入力されており、
前記第２のコンパレータの反転入力端子には前記基準電圧に所定の値のオフセット電圧が印加され、前記第２のコンパレータの非反転入力端子には前記微分回路の出力電圧が印加され、そして前記第２のコンパレータの出力端子は前記フリップフロップ回路のリセット端子に入力されており、
前記波形整形ドライブ回路は、前記フリップフロップ回路からの出力信号に応じて、前記リニア駆動ドライバー部に対する信号を生成するよう構成された請求項１、請求項８、請求項１０、請求項１３、請求項１７のいずれか一項に記載のリニア駆動ドライバー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はリニア駆動させるドライバー回路に関し、特にＢＴＬ（Bridged Transformer Less）ドライバー回路を用いて駆動時の消費電力を低減させたリニア駆動ドライバー回路に関する。
【背景技術】
【０００２】
近年、光ディスク装置などのアクチュエータを駆動するドライバーＩＣの集積回路において、消費電力を減らすためにＰＷＭドライバー回路が用いられている。ＰＷＭドライバー回路を用いることは、ドライバーＩＣのパワー出力トランジスタの消費電力が低減し、このドライバーＩＣを搭載した回路における低消費電力化、回路の発熱の低減化、機器の小型化等の発展に寄与している。しかしながら、ＰＷＭドライバー回路を搭載する回路にとってＰＷＭドライバー回路から発生するノイズが問題になることがある。特に、書き込み再生する光ディスク装置においては、光ピックからの読み取り信号が非常に小さい場合があり、ＰＷＭドライバー回路で光ピックの対物レンズを動かすアクチュエータを駆動した時、ＰＷＭドライバー回路から出る電気的なＰＷＭノイズが光ピックからの電気的な読み取り信号に混入し、光ディスク装置が誤動作する恐れがある。
【０００３】
したがって、このような書き込み再生する従来の光ディスク装置においては、ＰＷＭドライバー回路を用いることなく依然としてリニア駆動のＢＴＬドライバー回路を用いて、光ピックの対物レンズを動かすアクチュエータを駆動させる構成のものがあった。
しかし、このような光ディスク装置は、リニア駆動の従来のＢＴＬドライバー回路を用いているため、アクチュエータを駆動させるために必要な電流が小さくても、この駆動電流を供給するパワー電源の電圧が高い場合、この駆動電流を駆動させるパワー出力トランジスタの消費電力（このパワー出力トランジスタがバイポーラ・トランジスタであればコレクタ損失）が大きくなる。このため、従来の光ディスク装置においては、ＢＴＬドライバー回路を搭載したＩＣの発熱、またはこのＩＣを搭載した回路の発熱が問題となっていた。
【０００４】
この発熱の問題を解決するために、電源電圧を必要以上に高くしないことにより、ＢＴＬドライバー回路を搭載したＩＣ、及びこのＩＣを搭載した回路の発熱を下げることが対策として行われることがある。しかしながら、通常動作以上のばらつき要因があった場合、例えば光ディスク装置に目標規格ギリギリの面振れディスクや偏芯ディスク等のばらつきディスクが挿入されたときには、光ピックの対物レンズを動かすアクチュエータの駆動電流が足りなくなる場合があった。したがって、これらのばらつきディスクが挿入された光ディスク装置においては、プレイ・アビリティを劣化させることがあった。つまり電源電圧による発熱対策とプレイ・アビリティとの関係においてトレード・オフが生じていた。
【０００５】
ＰＷＭノイズの問題を解決するために、リニア駆動のＢＴＬドライバー回路を使用することにより生じたＩＣの発熱及び、その発熱対策と駆動装置のプレイ・アビリティ劣化のトレード・オフという問題を解決する従来の装置としては、出力電圧を可変制御できる降圧型ＤＣ−ＤＣコンバータによりＢＴＬドライバー回路に電源電圧を供給するよう構成されたリニア駆動ドライバー回路がある。
このリニア駆動ドライバー回路においては、出力電圧を可変制御できる降圧型ＤＣ−ＤＣコンバータがＢＴＬドライバー回路へアクチュエータを駆動させるのに必要な電流を供給でき、且つ無駄なＩＣの発熱を起こさないようにパワー電源電圧を供給することができる構成となっている。
【０００６】
以下、従来の技術として図１０及び図１１を参照にしつつ、従来のリニア駆動ドライバー回路について説明する。
図１０は従来のリニア駆動ドライバー回路の構成を示すブロック図である。図１１は従来のリニア駆動ドライバー回路の動作を示す各信号の波形図である。図１０に示す従来のリニア駆動ドライバー回路においては、出力電圧を可変に制御できる降圧型ＤＣ−ＤＣコンバータ部１０１を用いて、ＢＴＬドライバー部１０２に電源電圧を供給し、アクチュエータ１０７をリニア駆動するよう構成されている。
【０００７】
図１０において、ＢＴＬドライバー部１０２の出力電圧差〔(ＶＯ+)−(ＶＯ-)〕は、下記式（１）に示すように、ＢＴＬドライバー部１０２への入力電圧ＶＩＮから所定の値の基準電圧ＶＲＥＦを引いた電圧値（ＶＩＮ−ＶＲＥＦ）に比例定数であるゲインＧを乗算して算出される。
【０００８】
｛（ＶＯ＋）−（ＶＯ−）｝＝Ｇ・（ＶＩＮ−ＶＲＥＦ）            ・・・（１）
但し、Ｇ＞０
【０００９】
式（１）が示すように、ＶＩＮ＞ＶＲＥＦならば（ＶＯ＋）＞（ＶＯ−）となり、ＶＩＮ＜ＶＲＥＦならば（ＶＯ＋）＜（ＶＯ−）となる。図１０の第１のパワー出力トランジスタＱ１のベース電位ＶＱ１／Ｂは正相出力電圧ＶＯ＋から第１のパワー出力トランジスタＱ１のベース−エミッタ間電圧だけ高くなり、同様に第２のパワー出力トランジスタＱ２のベース電位ＶＱ２／Ｂは逆相出力電圧ＶＯ−から第２のパワー出力トランジスタＱ２のベース−エミッタ間電圧だけ高くなる。
【００１０】
図１１において、下部に示す出力信号群に正相出力電圧ＶＯ＋、及び逆相出力電圧ＶＯ−の出力波形を示す。図１０の降圧型ＤＣ−ＤＣコンバータ部１０１への入力信号である制御信号ＶＢは、第１のパワー出力トランジスタＱ１のベース電圧ＶＱ１／Ｂと第２のパワー出力トランジスタＱ２のベース電圧ＶＱ２／Ｂとを比較し、その最大値を選択したものである。制御信号ＶＢは、２つのベース電圧ＶＱ１／ＢとＶＱ２／Ｂの最大値を包絡した信号波形である。
【００１１】
降圧型ＤＣ−ＤＣコンバータ部１０１の回路構成について図１０を参照して説明する。図１０に示すように、従来の降圧型ＤＣ−ＤＣコンバータ部１０１は降圧型ＤＣ−ＤＣ制御部１０３と降圧型ＤＣ−ＤＣ駆動部１０４とにより構成されている。
降圧型ＤＣ−ＤＣ制御部１０３のｇｍアンプ１０９においては、制御信号ＶＢに所定のオフセット電圧ＶＯＦＦを付加した電圧が非反転入力端子に入力され、反転入力端子には降圧型ＤＣ−ＤＣコンバータ部１０１からの出力信号で、且つＢＴＬドライバー部１０２の電源電圧となる出力信号ＶＣが入力される。ｇｍアンプ１０９の出力端子には抵抗１１０の一端が接続され、抵抗１１０の他端とＧＮＤ間にはコンデンサー１１１が設けられている。
【００１２】
また、ｇｍアンプ１０９の出力端子はＰＷＭコンパレータ１１２の反転入力端子に接続されている。ＰＷＭコンパレータ１１２の非反転入力端子には三角波波形の電圧信号が入力されて、ＰＷＭコンパレータ１１２がＰＷＭスイッチングを行うための信号を出力する。ＰＷＭコンパレータ１１２の出力端子には降圧ＤＣ−ＤＣコンバートをする為のスイッチング・ＰＮＰトランジスタ１１３のベース端子が接続される。
【００１３】
スイッチング・ＰＮＰトランジスタ１１３のエミッタ端子はパワー供給電源１１４に接続され、スイッチング・ＰＮＰトランジスタ１１３のコレクタ端子はアノードがＧＮＤに接続された回生電流用のスイッチング・ダイオード１１６のカソード端子とスイッチング・コイル１１５の一端が接続される。スイッチング・コイル１１５の他端は、一端がＧＮＤに接続された充電用コンデンサー１１７が接続されている。そして、スイッチング・コイル１１５と充電用コンデンサー１１７の接続点が降圧型ＤＣ−ＤＣコンバータ部１０１の出力端子となる。
上記のように構成された降圧型ＤＣ−ＤＣコンバータ部１０１は、パワー供給電源１１４の供給電圧を降圧型ＤＣ−ＤＣコンバータ部１０１の出力信号ＶＣの電圧に降圧ＤＣ−ＤＣコンバートする。
【００１４】
次に、降圧型ＤＣ−ＤＣコンバータ部１０１の動作について説明する。
ｇｍアンプ１０９は電圧（ＶＢ＋ＶＯＦＦ）と出力信号ＶＣの電圧とを比較する。ｇｍアンプ１０９の出力端子は電圧（ＶＢ＋ＶＯＦＦ）が出力信号ＶＣの電圧より高い場合に、ｇｍアンプ１０９の出力端子とＧＮＤ間に設けられた抵抗１１０とコンデンサー１１１との直列接続で構成されたフィルタに電流を流す。これにより、ｇｍアンプ１０９の出力端子の電圧が上昇し、ｇｍアンプ１０９の出力端子が接続される次段のＰＷＭコンパレータ１１２の反転入力端子の電圧を上昇させる。ＰＷＭコンパレータ１１２は反転入力端子の電圧と非反転端子に入力された三角波波形の電圧信号とを比較し、ｇｍアンプ１０９の出力端子の電圧が上昇すると降圧型ＤＣ−ＤＣコンバータ部１０１の出力信号ＶＣの電圧を上昇させるように、スイッチング・ＰＮＰトランジスタ１１３を駆動させる。
【００１５】
逆に、電圧（ＶＢ＋ＶＯＦＦ）が出力信号ＶＣの電圧より低い場合、ｇｍアンプ１０９の出力端子の電圧は下がる方向に動き、降圧型ＤＣ−ＤＣコンバータ部１０１の出力信号ＶＣの電圧が下降する。この負帰還動作の結果、降圧型ＤＣ−ＤＣコンバータ部１０１は電圧（ＶＢ＋ＶＯＦＦ）と出力信号ＶＣが等しい電圧になるように動作する。したがって、降圧型ＤＣ−ＤＣコンバータ部１０１に入力される制御信号ＶＢを変化させると、それに追従して降圧型ＤＣ−ＤＣコンバータ部１０１の出力信号ＶＣの電圧が変化する。図１１において、出力制御用入力信号ＶＢと出力電圧ＶＣと正相出力電圧ＶＯ＋と逆相出力電圧ＶＯ−の出力波形を示す。
【００１６】
前述したように制御信号ＶＢは第１のパワー出力トランジスタＱ１のベース電圧ＶＱ１／Ｂと第２のパワー出力トランジスタＱ２のベース電圧ＶＱ２／Ｂとを比較し、その最大値を選択したものである。また、出力信号ＶＣはＢＴＬドライバー部１０２の電源電圧でもある。オフセット電圧ＶＯＦＦの値を適切に選べば（ＶＯＦＦ＜０  でも良い。）、ＢＴＬドライバー部１０２のパワー出力トランジスタＱ１、Ｑ２のコレクタ損失を抑えて、すなわちＩＣの発熱を抑えて、なおかつアクチュエータ１０７を駆動させるに必要な電流を供給できるようになる。また、面振れディスク、偏芯ディスク等のばらつきディスクに対しても、アクチュエータ１０７に十分な駆動電流を供給できるようにＢＴＬドライバー部１０２の電源電圧である出力信号ＶＣを必要なだけ可変できるので、前述の電源電圧を下げることによる発熱対策と、ばらつきディスクに対するプレイ・アビリティ劣化のトレード・オフの問題も解決できる。
【特許文献１】特開平４−２６９２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、前述の従来のリニア駆動ドライバー回路では、ＢＴＬドライバー部１０２の入力電圧ＶＩＮが急激に変化した場合に、降圧型ＤＣ−ＤＣコンバータ部１０１の出力信号ＶＣの電圧が入力電圧ＶＩＮ及び制御信号ＶＢに応答できず、その結果として、入力電圧ＶＩＮに応じて出力されるべきＢＴＬドライバー部１０２の出力電圧差が所望の電圧差〔(ＶＯ+)−(ＶＯ-)〕として出力されないことがあった。
【００１８】
このような状態の期間を図１１において「異常動作」と記載し、その期間における各波形の状態を示す。入力電圧ＶＩＮが基準電圧ＶＲＥＦに対して急激に正の方向に増大変化した為に、制御信号ＶＢもそれに応じて急激に立ち上がり大きく変化する。制御信号ＶＢの急激な立ち上がりの変化に応じて、出力信号ＶＣも急激に立ち上がろうとする。しかし、降圧型ＤＣ−ＤＣコンバータ部１０１の応答特性は、前述の抵抗１１０とコンデンサー１１１による降圧型ＤＣ−ＤＣ制御部１０３のフィルタ特性とスイッチング・コイル１１５と充電用コンデンサー１１７により遅れるため、この応答特性の遅れにより、出力電圧ＶＣは入力信号ＶＢに応じて急激に立ち上がらない。ＢＴＬドライバー部１０２は入力電圧ＶＩＮの変化に応じて、ＢＴＬドライバー部１０２の正相出力電圧ＶＯ＋を立ち上げようとするが、降圧型ＤＣ−ＤＣコンバータ部１０１の出力信号ＶＣは急激に立ち上がらない為、つまり図１において第１のパワー出力トランジスタＱ１のコレクタ電圧が立ち上がらない為、この第１のパワー出力トランジスタＱ１は飽和状態になり、正相出力電圧ＶＯ＋も急激に立ち上がらない。結果として、入力電圧ＶＩＮに応じてＢＴＬドライバー部１０２の出力電圧差が所望の電圧差〔(ＶＯ+)−(ＶＯ-))とならないことになる。
【００１９】
このように、従来のリニア駆動ドライバー回路においては、ＢＴＬドライバー部１０２の入力電圧ＶＩＮが急激に変化した場合、その入力電圧ＶＩＮに応じて出力されるべきＢＴＬドライバー部１０２の出力電圧差が所望の電圧差〔(ＶＯ+)−(ＶＯ-)〕とならないという問題がある。この問題は、光ディスク装置においては重要な問題である。光ディスクを駆動する装置において、光ピックの対物レンズを動かすアクチュエータを駆動するためのドライバー回路の入力信号の電圧値は、簡略化して説明すると、対物レンズの位置と対物レンズが焦点を合わせる光ディスク上に書き込まれた信号ｂｉｔとの距離に比例した値となる。光ディスク装置のサーボ制御のため、このドライバー回路の入力電圧値は通常の動作状態ではそれほど大きな値とはならない。しかし、光ディスク装置に機械的振動が外乱として与えられた場合、その機械的振動によって光ディスク上に書き込まれた信号ｂｉｔと光ピックにおける対物レンズの位置が瞬時にして離れてしまう。この結果、光ディスク装置のサーボ制御はこの異常な動作状態から正常な動作状態に戻すために、ドライバー回路の入力電圧値を急激に変化させる。この時、ドライバー回路は入力電圧値に対応した出力電圧値を出力しなければ、光ディスク上に書き込まれた信号ｂｉｔと光ピックにおける対物レンズとの距離が離れてしまい、光ディスク装置のサーボ制御が外れてしまうという問題がある。
【００２０】
したがって、光ディスク装置において、光ピックの対物レンズを動かすアクチュエータを駆動させるリニア駆動ドライバー回路は、入力電圧ＶＩＮが急激に変化した場合においても、ＢＴＬドライバー部の出力電圧差が入力電圧ＶＩＮに応じて出力されるように構成することが解決すべき重要な課題である。
【００２１】
本発明は、発熱を抑えて、入力電圧の急激な変化にリニア駆動ドライバー部であるＢＴＬドライバー部の出力電圧差が対応できるように、降圧型ＤＣ−ＤＣコンバータ部の出力信号の入力電圧に対する応答性能を向上させることを目的とする。
【課題を解決するための手段】
【００２２】
本発明のリニア駆動ドライバー回路は、上記の目的を達成するために、請求項１に記載したように、電源電圧が供給されスイッチング・パワートランジスタの駆動により所望の電圧を持つ出力信号を形成する降圧型ＤＣ−ＤＣ駆動部と、前記スイッチング・パワートランジスタの駆動信号を形成する降圧型ＤＣ−ＤＣ制御部とを有する降圧型ＤＣ−ＤＣコンバータ部、
前記降圧型ＤＣ−ＤＣ制御部に制御信号を出力するリニア駆動ドライバー制御部と、前記降圧型ＤＣ−ＤＣ駆動部からの出力信号が入力され、アクチュエータを駆動制御するリニア駆動パワー出力部とを有するリニア駆動ドライバー部、
前記リニア駆動ドライバー制御部からの制御信号を微分処理する微分回路、及び
前記微分回路からの微分信号が入力され、前記微分信号の電位が所定値を超えたとき、異常動作時であるとして前記降圧型ＤＣ−ＤＣコンバータ部の前記スイッチング・トランジスタを駆動制御する異常動作駆動信号を生成する波形整形回路、
を具備する。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、リニア駆動ドライバー部の出力電圧差が瞬時に入力電圧に応じて出力され、優れた応答性を有する。
【００２３】
請求項２に記載した発明のリニア駆動ドライバー回路においては、請求項１の前記リニア駆動パワー出力部が、４つのバイポーラＮＰＮトランジスタまたはＭＯＳのＮチャンネルトランジスタをＨブリッジで構成し、
前記リニア駆動パワー出力部の電源電圧供給回路である降圧型ＤＣ−ＤＣ駆動部が、ＰＮＰの前記スイッチング・トランジスタとスイッチング・ダイオードとコイルと充電コンデンサーとにより構成されている。
このように構成されたリニア駆動ドライバー回路は、無駄なＩＣの発熱を起こさないようにパワー電源電圧を供給することができる。
【００２４】
請求項３に記載した発明のリニア駆動ドライバー回路においては、請求項１の前記リニア駆動ドライバー部が、基準電圧を有する信号を入力する基準端子と、入力信号が入力される入力端子と、逆相の出力信号を出力する２つの出力端子とを有し、
入力信号から基準電圧の減算値に前記リニア駆動ドライバー部の固有のゲインを乗算して２つの前記出力端子の出力電圧差を形成し、２つの前記出力端子からの出力電圧の最大値を包絡した制御信号を出力するように構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が変化した場合に、リニア駆動ドライバー部の出力電圧差が入力電圧に応じて出力され、優れた応答性を有するとともに無駄なＩＣの発熱を起こさないようにパワー電源電圧を供給することができる。
【００２５】
請求項４に記載した発明のリニア駆動ドライバー回路においては、請求項１の前記降圧型ＤＣ−ＤＣコンバータ部が、前記降圧型ＤＣ−ＤＣ制御部と、前記降圧型ＤＣ−ＤＣ制御部の出力がベース端子に接続され、エミッタ端子が電源に接続されたスイッチング・パワートランジスタと、アノードが接地された回生電流用のスイッチング・ダイオードと、前記降圧型トランジスタのコレクタ端子と前記スイッチング・ダイオードのカソード端子とに一端が接続されたコイルと、一端が接地され、他端が前記コイルの他端に接続された充電用コンデンサーとで構成され、
降圧型ＤＣ−ＤＣコンバータ部の出力電圧が、前記降圧型ＤＣ−ＤＣ制御部に入力される制御信号に所定のオフセット電圧を加えた電圧に追従動作するように構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が変化した場合に、リニア駆動ドライバー部の出力電圧差が入力電圧に応じて出力され、優れた応答性を有するとともに無駄なＩＣの発熱を起こさないようにパワー電源電圧を供給することができる。
【００２６】
請求項５に記載した発明のリニア駆動ドライバー回路においては、請求項１の前記降圧型ＤＣ−ＤＣ制御部が、制御信号に所定のオフセット電圧を加えた電圧と、前記降圧型ＤＣ−ＤＣコンバータ部の出力電圧とを比較し、その比較結果を電流値として出力する増幅器と、
前記増幅器からの出力された電流値から電圧値出力に変換し、且つ前記降圧型ＤＣ−ＤＣ制御部の周波数特性を設定する抵抗とコンデンサーからなるフィルターと、
前記電圧値出力と三角波信号とを比較し、前記スイッチング・トランジスタを駆動するＰＷＭ出力信号を出力するＰＷＭコンパレータとを具備する。
このように構成されたリニア駆動ドライバー回路は、入力電圧が変化した場合に、リニア駆動ドライバー部の出力電圧差が入力電圧に応じて出力され、優れた応答性を有するとともに無駄なＩＣの発熱を起こさないようにパワー電源電圧を供給することができる。
【００２７】
請求項６に記載した発明のリニア駆動ドライバー回路においては、請求項１の前記微分回路及び前記波形整形回路で構成された回路が、制御信号の傾きを検出し、前記制御信号の立上りの微分係数が所定の値を超えたとき、前記降圧型ＤＣ−ＤＣ制御部による駆動制御を無視して、前記スイッチング・トランジスタを強制的に駆動制御し、
前記制御信号の立下りの微分係数が所定の値を超えたとき、前記スイッチング・トランジスタを前記降圧型ＤＣ−ＤＣ制御部が駆動制御するよう切り換えるよう構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、リニア駆動ドライバー部の出力電圧差が瞬時に入力電圧に応じて出力され、優れた応答性を有する。
【００２８】
請求項７に記載した発明のリニア駆動ドライバー回路においては、請求項２の前記スイッチング・トランジスタと前記スイッチング・ダイオードを２つのＭＯＳパワートランジスタに置き換えて構成し、２つの前記ＭＯＳパワートランジスタを同期整流方式で動作させるよう構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、リニア駆動ドライバー部の出力電圧差が瞬時に入力電圧に応じて出力され、優れた応答性を有する。
【００２９】
請求項８に記載した発明のリニア駆動ドライバー回路においては、請求項５のＤＣ−ＤＣ制御部のＰＷＭコンパレータがイネーブル端子を有し、前記波形整形回路からの信号が前記イネーブル端子に入力されるよう構成されており、前記イネーブル端子に入力された信号が前記異常動作制御信号のとき、前記ＰＷＭコンパレータの出力に接続された前記スイッチング・トランジスタを前記異常動作制御信号により強制的に駆動制御するよう構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、降圧型ＤＣ−ＤＣコンバータ部の出力電圧を急峻に立ち上げることができる。
【００３０】
請求項９に記載した発明のリニア駆動ドライバー回路においては、請求項８の前記リニア駆動パワー出力部が、４つのバイポーラＮＰＮトランジスタまたはＭＯＳのＮチャンネルトランジスタをＨブリッジで構成し、
前記リニア駆動パワー出力部の電源電圧供給回路である降圧型ＤＣ−ＤＣ駆動部が、ＰＮＰの前記スイッチング・トランジスタとスイッチング・ダイオードとコイルと充電コンデンサーとにより構成されており、
前記スイッチング・トランジスタと前記スイッチング・ダイオードを２つのＭＯＳパワートランジスタに置き換えて構成し、２つの前記ＭＯＳパワートランジスタを同期整流方式で動作させるよう構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、降圧型ＤＣ−ＤＣコンバータ部の出力電圧を急峻に立ち上げることができる。
【００３１】
請求項１０に記載した発明のリニア駆動ドライバー回路においては、請求項２の前記降圧型ＤＣ−ＤＣコンバータ部の出力端子となるコイルと充電コンデンサーとの接続点にコレクタ端子を接続し、電源にエミッター端子を接続し、ベース端子を前記波形整形回路の出力端子に接続された強制駆動用・トランジスタをさらに具備している。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、降圧型ＤＣ−ＤＣコンバータ部からの出力信号の立ち上がりは早くなり、異常動作時において優れた応答性を有する。
【００３２】
請求項１１に記載した発明のリニア駆動ドライバー回路においては、請求項１０の前記微分回路及び前記波形整形回路で構成された回路が、制御信号の傾きを検出し、前記制御信号の立上りの微分係数が所定の値を超えたとき、前記強制駆動用・トランジスタを強制的に駆動制御し、
前記制御信号の立下りの微分係数が所定の値を超えたとき、前記強制駆動用・トランジスタの駆動を止めるように構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、降圧型ＤＣ−ＤＣコンバータ部からの出力信号の立ち上がりは早くなり、異常動作時において優れた応答性を有する。
【００３３】
請求項１２に記載した発明のリニア駆動ドライバー回路においては、請求項１０の前記リニア駆動パワー出力部が、４つのバイポーラＮＰＮトランジスタまたはＭＯＳのＮチャンネルトランジスタをＨブリッジで構成し、
前記リニア駆動パワー出力部の電源電圧供給回路である降圧型ＤＣ−ＤＣ駆動部が、ＰＮＰの前記スイッチング・トランジスタとスイッチング・ダイオードとコイルと充電コンデンサーとにより構成されており、
前記スイッチング・トランジスタと前記スイッチング・ダイオードを２つのＭＯＳパワートランジスタに置き換えて構成し、２つの前記ＭＯＳパワートランジスタを同期整流方式で動作させるよう構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、リニア駆動ドライバー部の出力電圧差が瞬時に入力電圧に応じて出力され、優れた応答性を有する。
【００３４】
請求項１３に記載した発明のリニア駆動ドライバー回路においては、請求項１０の前記波形整形回路の出力端子と前記強制駆動用・トランジスタのベース端子との間に異常動作制御回路を設け、
前記異常動作制御回路が、制御信号が非反転入力端子に入力され、降圧型ＤＣ−ＤＣコンバータ部の出力信号が反転入力端子に入力される２入力コンパレータ、
前記２入力コンパレータの出力信号と前記波形整形回路の出力信号が入力される２入力ＡＮＤ回路、及び
前記２入力ＡＮＤ回路の出力信号が入力され、前記強制駆動用・トランジスタのベース端子に出力信号が入力されるドライブ回路を具備する。
このように構成されたリニア駆動ドライバー回路は、異常動作の期間が長いときでも、出力信号ＶＣが不必要に高い電圧にならないよう制御することが可能となる。
【００３５】
請求項１４に記載した発明のリニア駆動ドライバー回路においては、請求項１３の前記ドライブ回路が、Ｈレベルの信号が入力されたとき、Ｌレベルの信号を前記強制駆動用・トランジスタのベース端子に出力して当該強制駆動用・トランジスタを強制的に駆動し、Ｌレベルの信号が入力されたとき、Ｈレベルの信号を前記強制駆動用・トランジスタのベース端子に入力して、当該強制駆動用・トランジスタをＯＦＦ状態とするように構成されている。
このように構成されたリニア駆動ドライバー回路は、異常動作の期間が長いときでも、出力信号ＶＣが不必要に高い電圧にならないよう制御することが可能となる。
【００３６】
請求項１５に記載した発明のリニア駆動ドライバー回路においては、請求項１３の前記降圧型ＤＣ−ＤＣコンバータ部が、前記降圧型ＤＣ−ＤＣ制御部と、前記降圧型ＤＣ−ＤＣ制御部の出力がベース端子に接続され、エミッタ端子が電源に接続されたスイッチング・パワートランジスタと、アノードが接地された回生電流用のスイッチング・ダイオードと、前記降圧型トランジスタのコレクタ端子と前記スイッチング・ダイオードのカソード端子とに一端が接続されたコイルと、一端が接地され、他端が前記コイルの他端に接続された充電用コンデンサーとで構成され、
前記降圧型ＤＣ−ＤＣコンバータ部の出力電圧が、通常動作においては、前記降圧型ＤＣ−ＤＣ制御部に入力される制御信号に所定のオフセット電圧を加えた電圧に追従動作するように構成されており、
前記異常動作制御回路の前記２入力コンパレータの反転入力端子と非反転入力端子間に前記オフセット電圧と実質的に同じ値のオフセット電圧を印加するよう構成されている。
このように構成されたリニア駆動ドライバー回路は、異常動作の期間が長いときでも、出力信号ＶＣが不必要に高い電圧にならず、ほぼ通常動作時の制御信号に対する追従動作と同じように制御されることが可能となる。
【００３７】
請求項１６に記載した発明のリニア駆動ドライバー回路においては、請求項１３の前記リニア駆動パワー出力部が、４つのバイポーラＮＰＮトランジスタまたはＭＯＳのＮチャンネルトランジスタをＨブリッジで構成し、
前記リニア駆動パワー出力部の電源電圧供給回路である降圧型ＤＣ−ＤＣ駆動部が、ＰＮＰの前記スイッチング・トランジスタとスイッチング・ダイオードとコイルと充電コンデンサーとにより構成されており、
前記スイッチング・トランジスタと前記スイッチング・ダイオードを２つのＭＯＳパワートランジスタに置き換えて構成し、２つの前記ＭＯＳパワートランジスタを同期整流方式で動作させるよう構成されている。
このように構成されたリニア駆動ドライバー回路は、異常動作の期間が長いときでも、出力信号ＶＣが不必要に高い電圧にならず、ほぼ通常動作時の制御信号に対する追従動作と同じように制御することが可能となる。
【００３８】
請求項１７に記載した発明のリニア駆動ドライバー回路においては、請求項１３のＤＣ−ＤＣ制御部のＰＷＭコンパレータがディス・イネーブル端子を有し、前記波形整形回路からの信号が前記ディス・イネーブル端子と前記２入力ＡＮＤ回路の入力端子に入力されるよう構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、リニア駆動ドライバー部の出力電圧差が瞬時に入力電圧に応じて出力され、優れた応答性を有するとともに、異常動作の期間が長いときでも、出力信号ＶＣが不必要に高い電圧にならないよう制御することが可能となる。
【００３９】
請求項１８に記載した発明のリニア駆動ドライバー回路においては、請求項１７の前記ＰＷＭコンパレータの前記ディス・イネーブル端子にＬレベルの信号が入力されたとき、前記ＰＷＭコンパレータは前記電圧値出力と三角波信号とを比較し、前記スイッチング・パワートランジスタを駆動するＰＷＭ出力信号を出力し、
前記ディス・イネーブル端子にＨレベルの信号が入力されたとき、前記ＰＷＭコンパレータの出力に接続された前記スイッチング・パワートランジスタを強制的にＯＦＦ状態とするよう構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、リニア駆動ドライバー部の出力電圧差が瞬時に入力電圧に応じて出力され、優れた応答性を有するとともに、異常動作の期間が長いときでも、出力信号ＶＣが不必要に高い電圧にならないよう制御することが可能となる。
【００４０】
請求項１９に記載した発明のリニア駆動ドライバー回路においては、請求項１７の前記降圧型ＤＣ−ＤＣコンバータ部が、前記降圧型ＤＣ−ＤＣ制御部と、前記降圧型ＤＣ−ＤＣ制御部の出力がベース端子に接続され、エミッタ端子が電源に接続されたスイッチング・パワートランジスタと、アノードが接地された回生電流用のスイッチング・ダイオードと、前記降圧型トランジスタのコレクタ端子と前記スイッチング・ダイオードのカソード端子とに一端が接続されたコイルと、一端が接地され、他端が前記コイルの他端に接続された充電用コンデンサーとで構成され、
前記降圧型ＤＣ−ＤＣコンバータ部の出力電圧が、通常動作においては、前記降圧型ＤＣ−ＤＣ制御部に入力される制御信号に所定のオフセット電圧を加えた電圧に追従動作するように構成されており、
前記異常動作制御回路の前記２入力コンパレータの反転入力端子と非反転入力端子間に前記オフセット電圧と実質的に同じ値のオフセット電圧を印加するよう構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、リニア駆動ドライバー部の出力電圧差が瞬時に入力電圧に応じて出力され、優れた応答性を有するとともに、異常動作の期間が長いときでも、出力信号ＶＣが不必要に高い電圧にならず、ほぼ通常動作時の制御信号に対する追従動作と同じように制御されることが可能となる。
【００４１】
請求項２０に記載した発明のリニア駆動ドライバー回路においては、請求項１７の前記リニア駆動パワー出力部が、４つのバイポーラＮＰＮトランジスタまたはＭＯＳのＮチャンネルトランジスタをＨブリッジで構成し、
前記リニア駆動パワー出力部の電源電圧供給回路である降圧型ＤＣ−ＤＣ駆動部が、ＰＮＰの前記スイッチング・トランジスタとスイッチング・ダイオードとコイルと充電コンデンサーとにより構成されており、
前記スイッチング・トランジスタと前記スイッチング・ダイオードを２つのＭＯＳパワートランジスタに置き換えて構成し、２つの前記ＭＯＳパワートランジスタを同期整流方式で動作させるよう構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、リニア駆動ドライバー部の出力電圧差が瞬時に入力電圧に応じて出力され、優れた応答性を有するとともに、異常動作の期間が長いときでも、出力信号ＶＣが不必要に高い電圧にならず、ほぼ通常動作時の制御信号に対する追従動作と同じように制御されることが可能となる。
【００４２】
請求項２１に記載した発明のリニア駆動ドライバー回路においては、請求項１、請求項８、請求項１０、請求項１３、又は請求項１７のいずれか一項に記載の前記微分回路が、演算増幅器で構成され、前記演算増幅器の非反転入力端子には基準電圧が入力され、反転入力端子にはコンデンサーの一端と抵抗の一端が接続され、前記抵抗の他端は前記演算増幅器の出力端子に接続されて前記微分回路の出力となり、前記コンデンサーの他端は微分回路の入力端子となるよう構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、リニア駆動ドライバー部の出力電圧差が瞬時に入力電圧に応じて出力され、優れた応答性を有する。
【００４３】
請求項２２に記載した発明のリニア駆動ドライバー回路においては、請求項１、請求項８、請求項１０、請求項１３、又は請求項１７のいずれか一項に記載の前記波形整形回路が、第１のコンパレータと、第２のコンパレータと、フリップフロップ回路と、波形整形ドライブ回路とにより構成され、
前記第１のコンパレータの非反転入力端子には前記基準電圧に所定の値のオフセット電圧が印加され、前記第１のコンパレータの反転入力端子には前記微分回路の出力電圧が印加され、そして前記第１のコンパレータの出力端子は前記フリップフロップ回路のセット端子に入力されており、
前記第２のコンパレータの反転入力端子には前記基準電圧に所定の値のオフセット電圧が印加され、前記第２のコンパレータの非反転入力端子には前記微分回路の出力電圧が印加され、そして前記第２のコンパレータの出力端子は前記フリップフロップ回路のリセット端子に入力されており、
前記波形整形ドライブ回路は、前記フリップフロップ回路からの出力信号に応じて、前記リニア駆動ドライバー部に対する信号を生成するよう構成されている。
このように構成されたリニア駆動ドライバー回路は、入力電圧が急激に変化した場合においても、リニア駆動ドライバー部の出力電圧差が瞬時に入力電圧に応じて出力され、優れた応答性を有する。
【発明の効果】
【００４４】
本発明のリニア駆動ドライバー回路は、記録再生可能な光ディスク装置において、特に光ピックからの読み取り信号が小さい光ディスク装置において、ＤＣ−ＤＣコンバータ部とリニア駆動ドライバー部と異常動作検出部とを用いた構成であり、ＰＷＭドライバー回路を用いない構成であるため、ＰＷＭドライバー回路を用いた場合のようにＰＷＭ駆動によるノイズが光ピックからの信号に入る恐れが無く、ＰＷＭドライバー回路の代替のドライバー回路として優れた効果を奏する。
また、本発明のリニア駆動ドライバー回路は、従来のリニア駆動のドライバー回路固有の問題、例えばドライバー回路の電源電圧が高い場合に問題となるＩＣの発熱の問題や、この発熱問題のためにドライバー回路の電源電圧の大きさを制限することによる面振れディスク、偏芯ディスク等のばらつきディスクによるプレイ・アビリティ劣化のトレード・オフの問題を解決するものである。
さらに、本発明のリニア駆動ドライバー回路においては、ドライバー回路の入力―出力の応答性が速いため、光ディスク装置に機械的振動の外乱が加えられた場合においても、この光ディスク装置のサーボ制御が外れることが無く、安定して記録再生動作を行うことが可能となる。
【発明を実施するための最良の形態】
【００４５】
以下、本発明のリニア駆動ドライバー回路の好適な実施の形態を添付の図面を参照しつつ説明する。
【００４６】
《第１の実施の形態》
図１は本発明に係る第１の実施の形態のリニア駆動ドライバー回路の構成を示すブロック図である。第１の実施の形態のリニア駆動ドライバー回路は、降圧型ＤＣ−ＤＣコンバータ部１とリニア駆動ドライバー部であるＢＴＬドライバー部２と異常動作検出部３０とにより構成されている。リニア駆動ドライバー部であるＢＴＬドライバー部２は、リニア駆動ドライバー制御部であるＢＴＬドライバー制御部５と、バイポーラ・トランジスタ又はＭＯＳトランジスタで構成された４つのパワー出力トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４によりＨブリッジ接続されたリニア駆動パワー出力部であるＢＴＬパワー出力部６とにより構成されている。降圧型ＤＣ−ＤＣコンバータ部１は４つのパワー出力トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４でＨブリッジ構成されたＢＴＬパワー出力部６のパワー供給電源となる。異常動作検出部３０は微分回路８と波形整形回路９とを有している。微分回路８は、降圧型ＤＣ−ＤＣコンバータ部１の出力電圧ＶＣを制御するＢＴＬドライバー制御部５からの出力信号ＶＢを微分する。波形整形回路９は、微分回路８の出力信号ＶＢＤを波形整形して、降圧型ＤＣ−ＤＣコンバータ部１のスイッチング・ＰＮＰトランジスタ１５のベースを駆動する。
【００４７】
第１の実施の形態の降圧型ＤＣ−ＤＣコンバータ部における基本的な降圧動作は前述の「背景技術」の欄の従来技術として説明した降圧型ＤＣ−ＤＣコンバータ部の動作説明と同じであるため、その説明を援用してここでは省略する。
【００４８】
図２は第１の実施の形態のリニア駆動ドライバー回路における各構成要素の動作を示す波形図である。図２においては、ＢＴＬドライバー部２の入力信号ＶＩＮ、基準電圧ＶＲＥＦ、ＢＴＬドライバー部２から出力された降圧型ＤＣ−ＤＣコンバータ部１に対する制御信号ＶＢ、この制御信号ＶＢの微分後の信号ＶＢＤ、波形整形回路９の出力信号ＶＦ、降圧型ＤＣ−ＤＣコンバータ部１の出力信号ＶＣ、及びＢＴＬドライバー部２の出力信号（ＶＯ＋）と（ＶＯ−）の各波形を示す。図２において、横軸は時間軸であり、通常動作時（第１の実施の形態のリニア駆動ドライバー回路が搭載されている光ディスク装置が正常に動作しているときの状態）、光ディスク装置が機械的振動を受けた異常動作時、及び異常動作から復帰した通常動作時を時間軸に沿って各期間に分けて各信号波形を示している。
【００４９】
光ディスク装置が機械的振動を受けた異常動作時において、光ディスク装置のサーボ制御機能により、入力電圧ＶＩＮは基準電圧ＶＲＥＦから、機械的振動により正か負の方向に大きな振幅で瞬時に振れる。図２に示されるように、第１の実施の形態におけるＢＴＬドライバー制御部５は、制御信号ＶＢを入力電圧ＶＩＮに同期して瞬時に大きく動かし、それに応じて降圧型ＤＣ−ＤＣコンバータ部１の出力信号ＶＣを瞬時に大きな電圧に立ち上げさせる。この結果、第１の実施の形態のリニア駆動ドライバー回路は、ＢＴＬドライバー部２の出力電圧差〔(ＶＯ+)−(ＶＯ-)〕を（ＶＩＮ−ＶＲＥＦ）に比例した電圧で瞬時に出力させることができ、光ディスク装置の対物レンズを瞬時に大きく動かすことが可能となる。上記と同様な異常動作時において、前述の図１０に示した従来のリニア駆動ドライバー回路の場合には、図１１に示したように制御信号ＶＢが瞬時に大きく動いても降圧型ＤＣ−ＤＣコンバータ部１０１の出力信号ＶＣの電圧が急激に立ち上がらず、結果としてＢＴＬドライバー部１０２の出力電圧差〔(ＶＯ+)−(ＶＯ-)〕を瞬時に（ＶＩＮ−ＶＲＥＦ）に比例した電圧にはならなかった。
【００５０】
本発明に係る第１の実施の形態のリニア駆動ドライバー回路では、異常動作時において、微分回路８及び波形整形回路９で構成された異常動作検出部３０からの出力信号ＶＦがスイッチング・ＰＮＰトランジスタ１５を強制的に駆動する構成である。このように構成された第１の実施の形態のリニア駆動ドライバー回路は、制御信号ＶＢが瞬時に大きく動いたとき、降圧型ＤＣ−ＤＣコンバータ部１の出力信号ＶＣが急激に立ち上げられ、優れた応答性を示す構成となる。
【００５１】
第１の実施の形態のリニア駆動ドライバー回路において、異常動作検出部３０の微分回路８と波形整形回路９は以下のように構成してスイッチング・ＰＮＰトランジスタ１５を強制的に駆動している。
微分回路８は制御信号ＶＢを微分した信号ＶＢＤを所定のバイアス電圧ＶＲを中心にして出力する。制御信号ＶＢが急激に立上り、その微分出力値である信号ＶＢＤが所定のスレッショルド電圧（ＶＲ−Ｖｔｈ）を超えたとき、波形整形回路９の出力信号ＶＦはＬレベルの信号となる。通常動作時における波形整形回路９は、不定状態出力である。波形整形回路９の出力信号ＶＦがＬレベルの信号になると、スイッチング・ＰＮＰトランジスタ１５は降圧型ＤＣ−ＤＣ制御部３による制御から外れ、強制的にフル・ＯＮ状態となる。この結果、降圧型ＤＣ−ＤＣコンバータ部１の出力信号ＶＣの電圧は急激に立ち上がる。その後、制御信号ＶＢが急激に立下り、微分回路８の出力信号ＶＢＤが所定のスレッショルド電圧（ＶＲ＋Ｖｔｈ）を超えたとき、波形整形回路９の出力信号ＶＦはＬレベル出力から通常動作時の不定状態出力に変わる。この結果、スイッチング・ＰＮＰトランジスタ１５の制御は降圧型ＤＣ−ＤＣ制御部３のＰＷＭコンパレータ１４の出力が行うよう復帰する。
【００５２】
前述の図１０に示した従来のＢＴＬドライバー回路の構成においては、微分回路と波形整形回路が設けられていないため、制御信号ＶＢが急激に変化したとき、瞬時にスイッチング・ＰＮＰトランジスタ１１３を強制的にフル・ＯＮ状態としたくても、降圧型ＤＣ−ＤＣ制御部１０３のｇｍアンプ１０９とＰＷＭコンパレータ１１２の間にある抵抗１１０とコンデンサー１１１とで構成された位相補償のフィルタの為に、スイッチング・ＰＮＰトランジスタ１１３を瞬時にフル・ＯＮ状態とすることは不可能である。
【００５３】
本発明に係る第１の実施の形態のリニア駆動ドライバー回路においては、微分回路８と波形整形回路９を設けて、制御信号ＶＢが急激に変化したとき波形整形回路９の出力信号ＶＦが瞬時にＬレベルを出力することにより、スイッチング・ＰＮＰトランジスタ１５を瞬時に強制的フル・ＯＮ状態とさせることができ、降圧型ＤＣ−ＤＣコンバータ部１の出力信号ＶＣの電圧を急峻に立ち上げることができる。
【００５４】
なお、第１の実施の形態のリニア駆動ドライバー回路においては、スイッチング・ＰＮＰトランジスタ１５とスイッチング・ダイオード１７は、２つのＭＯＳパワートランジスタに置き換えて、この２つのＭＯＳパワートランジスタを同期整流方式で動作させるように構成したものでもよい。この場合、波形整形回路９とＰＷＭコンパレータ１４は、２つの同期整流方式のＭＯＳパワートランジスタを、通常動作時と異常動作時において、上記の第１の実施の形態１で説明したように選択的に制御することができるよう構成されている。
【００５５】
図３は第１の実施の形態のリニア駆動ドライバー回路において用いられる異常動作検出部３０の微分回路８と波形整形回路９の具体的構成を示す回路図である。
降圧型ＤＣ−ＤＣコンバータ部１に対する制御信号ＶＢを微分する微分回路８は、コンデンサー８１、演算増幅器であるオペアンプ８２、抵抗８３で構成されている。コンデンサー８１の一端は微分回路８の入力端子に接続されており、コンデンサー８１の他端はオペアンプ８２の反転入力端子に接続されている。また、オペアンプ８２の反転入力端子には抵抗８３の一端が接続されており、抵抗８３の他端はオペアンプ８２の出力端子に接続され、微分回路８の出力となる。オペアンプ８２の非反転入力端子には基準電圧ＶＲが接続されている。
【００５６】
微分回路８の入力信号である制御信号ＶＢの電圧波形がある傾きを持つと、制御信号ＶＢの時間微分にコンデンサー８１の値を乗算した値の電流がコンデンサー８１を通して流れる。この電流は抵抗８３を通してオペアンプ８２の出力端子に流れ込む。オペアンプ８２の反転入力端子は非反転入力端子の入力電圧である基準電圧ＶＲに対して仮想接地されているため、微分回路８の出力端子の電圧（出力信号ＶＢＤの電圧）は以下の式（２）により表わされる。
【００５７】
ＶＢＤ＝ＶＲ−ＲＤ・ＣＤ・（ｄＶＢ／ｄｔ）                        ・・・（２）
【００５８】
なお、式(２)において、ＣＤはコンデンサー８１の容量［Ｆ］、ＲＤは抵抗８３の抵抗値［Ω］である。また、ここでＶＢＤは微分回路８の出力信号ＶＢＤの電圧とし、ＶＢは制御信号の電圧とする。
【００５９】
波形整形回路９は、２つのコンパレータ９１と９３、リセット子とセットの入力端子を有するフリップフロップ回路であるＲ−Ｓフリップフロップ回路９５、及びドライブ回路９６を具備している。第１のコンパレータ９１の非反転入力端子には基準電圧ＶＲに所定の値のオフセット電圧（−Ｖｔｈ）が付加された電圧が入力され、反転入力端子には微分回路８の出力信号ＶＢＤが入力される。第１のコンパレータ９１の出力端子はＲ−Ｓフリップフロップ回路９５のセット端子（Ｓ）に接続される。
【００６０】
第２のコンパレータ９３の反転入力端子には基準電圧ＶＲに所定の値のオフセット電圧（＋Ｖｔｈ）が付加された電圧が入力され、非反転入力端子には微分回路８の出力信号ＶＢＤが入力される。第２のコンパレータ９３の出力端子はＲ−Ｓフリップフロップ回路９５のリセット端子（Ｒ）に接続される。Ｒ−Ｓフリップフロップ回路９５の出力端子（Ｑ）は波形整形ドライブ回路９６の入力端子（ＥＮ）に接続される。
【００６１】
上記のように構成された波形整形ドライブ回路９６は、Ｒ−Ｓフリップフロップ回路９５の出力端子（Ｑ）からの信号に対応して、第１の実施の形態のリニア駆動ドライバー回路に応じた必要な信号を出力するように構成される。
なお、後述する第２の実施の形態、第３の実施の形態、第４の実施の形態、及び第５の実施の形態のリニア駆動ドライバー回路においても、上記の図３に示した微分回路８と波形整形回路９が設けられており、実質的に同じ動作を行う。
【００６２】
《第２の実施の形態》
図４は本発明に係る第２の実施の形態のリニア駆動ドライバー回路の構成を示すブロック図である。第２の実施の形態のリニア駆動ドライバー回路においては、降圧型ＤＣ−ＤＣ制御部３ＡのＰＷＭコンパレータ１４Ａが１つのイネーブル端子（ＥＮ）を持ち、波形整形回路９の出力信号ＶＦがこのイネーブル端子に入力される。第２の実施の形態における、それ以外の回路構成は前述の図１の第１の実施の形態と同じである。したがって、第２の実施の形態の説明において、第１の実施の形態における構成要素と同じ機能、構成を有するものには同じ符号を付し、それらの説明は第１の実施の形態における説明を適用する。第２の実施の形態のリニア駆動ドライバー回路において、イネーブル端子つきのＰＷＭコンパレータ１４Ａと波形整形回路９以外の構成要素の動作は同じである。
【００６３】
第２の実施の形態のリニア駆動ドライバー回路において、微分回路８が制御信号ＶＢの立上りの微分係数が所定の値を超え、急峻に立ち上がった異常動作を検出した場合、波形整形回路９はＰＷＭコンパレータ１４Ａのイネーブル端子へディス・イネーブルを意味する信号を送り、ＰＷＭコンパレータ１４Ａの出力に接続されるスイッチング・ＰＮＰトランジスタ１５を強制的に駆動する。その後、制御信号ＶＢの立下りの微分係数が所定の値を超え、急峻に立ち下がった場合、波形整形回路９はＰＷＭコンパレータ１４Ａのイネーブル端子へイネーブルを意味する信号を送り、通常動作の降圧型ＤＣ−ＤＣコンバータ制御が行われる。
【００６４】
第２の実施の形態のリニア駆動ドライバー回路は、異常動作検出部３０の微分回路８と波形整形回路９を用いて、制御信号ＶＢが急激に変化する異常動作となったとき、波形整形回路９が瞬時にイネーブル端子つきのＰＷＭコンパレータ１４Ａに対してＬレベルの信号を出力する。これにより、第２の実施の形態のリニア駆動ドライバー回路においては、スイッチング・ＰＮＰトランジスタ１５が、瞬時に強制的フル・ＯＮ状態となり、降圧型ＤＣ−ＤＣコンバータ部１の出力電圧ＶＣを急峻に立ち上げることができる。
【００６５】
《第３の実施の形態》
図５は本発明に係る第３の実施の形態のリニア駆動ドライバー回路の構成を示すブロック図である。
第３の実施の形態のリニア駆動ドライバー回路において、図１に示した第１の実施の形態の構成と異なる点は、強制駆動用スイッチング・ＰＮＰトランジスタ２０が設けられている点である。第３の実施の形態において、降圧型ＤＣ−ＤＣコンバータ部１の出力端子となるスイッチング・コイル１８の一端と充電コンデンサー１９の一端の接続点に強制駆動用スイッチング・ＰＮＰトランジスタ２０のコレクタ端子が接続されている。強制駆動用スイッチング・ＰＮＰトランジスタ２０のエミッタ端子にはパワー供給電源１６とスイッチング・ＰＮＰトランジスタ１５のエミッタ端子が接続されている。第３の実施の形態においては、このように強制駆動用スイッチング・ＰＮＰトランジスタ２０が設けられており、波形整形回路９の出力端子が強制駆動用スイッチング・ＰＮＰトランジスタ２０のベース端子に接続されている。
【００６６】
以下、第３の実施の形態のリニア駆動ドライバー回路に関して、前述の第１の実施の形態のリニア駆動ドライバー回路と異なる点について説明し、同じ機能、構成を有する構成要素には同じ符号を付し、それらの説明は第１の実施の形態の説明を適用する。
第３の実施の形態における波形整形回路９は、通常動作において、Ｈレベルの信号を出力し、強制駆動用スイッチング・ＰＮＰトランジスタ２０を駆動しない。微分回路８において制御信号ＶＢの立上りの微分係数が所定の値を超え、急峻に立ち上がった異常動作を検出したとき、波形整形回路９の出力信号ＶＦはＬレベルとなり、強制駆動用スイッチング・ＰＮＰトランジスタ２０を強制駆動する。その後、制御信号ＶＢの立下りの微分係数が所定の値を超え、急峻に立ち下がった場合、波形整形回路９の出力電圧ＶＦはＨレベルとなり、強制駆動用スイッチング・ＰＮＰトランジスタ２０を駆動しなくなり、通常動作の降圧型ＤＣ−ＤＣコンバータ制御が行われる。
【００６７】
第３の実施の形態において、降圧型ＤＣ−ＤＣコンバータ部１は第１の実施の形態における降圧型ＤＣ−ＤＣコンバータ部１より出力電圧ＶＣを急峻に立ち上げることが可能な構成となる。第３の実施の形態における降圧型ＤＣ−ＤＣコンバータ部１の充電コンデンサー１９への充電動作は、第１の実施の形態のようにスイッチング・ＰＮＰトランジスタ１５を用いてスイッチング・コイル１８を通して行わず、別途、強制駆動用スイッチング・ＰＮＰトランジスタ２０を設けて直接に充電コンデンサー１９へ行うよう構成されている。
【００６８】
第１の実施の形態及び第２の実施の形態においては、充電コンデンサー１９への充電動作がスイッチング・コイル１８を介して行う構成であるため、スイッチング・ＰＮＰトランジスタ１５から充電コンデンサー１９への電流が急激に増えない特性がある。第３の実施の形態のリニア駆動ドライバー回路においては、強制駆動用スイッチング・ＰＮＰトランジスタ２０が設けて異常動作時に波形整形回路９がこの強制駆動用スイッチング・ＰＮＰトランジスタ２０を直接駆動して、出力信号ＶＣを制御する構成である。したがって、第３の実施の形態の構成においては、降圧型ＤＣ−ＤＣコンバータ部１からの出力信号ＶＣの立ち上がりは早くなり、異常動作時において優れた応答性を有する。
【００６９】
《第４の実施の形態》
図６は本発明に係る第４の実施の形態のリニア駆動ドライバー回路の構成を示すブロック図である。図７は第４の実施の形態のリニア駆動ドライバー回路における各構成要素の動作を示す波形図である。
【００７０】
第４の実施の形態のリニア駆動ドライバー回路は、図５に示した第３の実施の形態のリニア駆動ドライバー回路に異常動作制御部３１を設けたものである。この異常動作制御部３１は、２入力コンパレータ２２と、２入力ＡＮＤ回路２３と、ドライブ回路２４とを有している。２入力コンパレータ２２は、制御信号ＶＢが非反転入力端子に接続され、ＤＣ−ＤＣコンバータ部１の出力信号ＶＣが反転入力端子に接続される。このとき、図６に示すように、２入力コンパレータ２２の非反転入力端子には、降圧ＤＣ−ＤＣ制御部３のｇｍアンプ１１の非反転入力端子に入力される第１のオフセット電圧ＶＯＦＦと実質的に同じ値を有する第２のオフセット電圧ＶＯＦＦ２を有するオフセット電源２１が接続されるよう構成しても良い。好ましい設定としては、第２のオフセット電圧ＶＯＦＦ２が第１のオフセット電圧ＶＯＦＦより小さい値に設定すると良い。
【００７１】
２入力ＡＮＤ回路２３は２入力コンパレータ２２の出力と波形整形回路９の出力を入力として、その演算結果をドライブ回路２４へ出力する。ドライブ回路２４は２入力ＡＮＤ回路２３の出力が入力端子（ＥＮ）に入力され、その出力端子（ＯＵＴ）が強制駆動用スイッチング・ＰＮＰトランジスタ２０のベース端子に接続されている。
ドライブ回路２４の入力端子（ＥＮ）に入力された信号がＨレベルであれば、ドライブ回路２４の出力端子（ＯＵＴ）の出力信号ＶＦはＬレベルとなる。Ｌレベルの出力信号ＶＦが強制駆動用スイッチング・ＰＮＰトランジスタ２０のベース端子に入力されて、強制駆動用スイッチング・ＰＮＰトランジスタ２０は強制的に駆動される。一方、ドライブ回路２４の入力端子（ＥＮ）に入力される信号がＬレベルであれば、出力端子（ＯＵＴ）の信号ＶＦはＨレベルとなり強制駆動用スイッチング・ＰＮＰトランジスタ２０をＯＦＦ状態とする。
【００７２】
次に、図６を用いて、第４の実施の形態のリニア駆動ドライバー回路における動作について説明する。
光ディスク装置が機械的振動を被る異常動作期間においては、制御信号ＶＢが急峻に立ち上がり、その後に急峻に立ち下がる。この異常動作期間では波形整形回路９の出力信号ＶＡはＨレベルを維持する。制御信号ＶＢが急峻に立ち上がる期間は、降圧ＤＣ−ＤＣコンバータ部１の出力信号ＶＣの立ち上がりが遅く、結果として出力信号ＶＣは制御信号ＶＢより低い状態となる。この間、異常動作制御部３１における２入力コンパレータ２２の出力信号ＶＧは、Ｈレベルを出力する。このとき、２入力ＡＮＤ回路２３の出力信号ＶＥもＨレベルの信号を出力し、ドライブ回路２４の出力信号ＶＦはＬレベルを出力する。この結果、ドライブ回路２４が出力するＬレベルの出力信号ＶＦにより強制駆動用スイッチング・ＰＮＰトランジスタ２０を強制的にＯＮ状態とし、降圧ＤＣ−ＤＣコンバータ部１の出力信号ＶＣを急激に立ち上げる。その後、出力信号ＶＣが制御信号ＶＢより第２のオフセット電圧ＶＯＦＦ２だけ高くなると、２入力コンパレータ２２の出力信号ＶＧはＬレベルとなり、結果としてドライブ回路２４の出力信号ＶＦはＨレベルとなり、強制駆動用スイッチング・ＰＮＰトランジスタ２０の強制的なＯＮ状態の動作が終了する。そして、第４の実施の形態のリニア駆動ドライバー回路は、通常動作の降圧型ＤＣ−ＤＣコンバータ部１の制御モードに移行する。この時、オフセット電圧が、ＶＯＦＦ２＜ＶＯＦＦであれば、この制御モードへの移行がスムーズになる。
【００７３】
前述の第１の実施の形態から第３の実施の形態の構成では、図２における出力波形図に示したように、異常動作の期間が長いと、図２における信号ＶＦがＬレベルの期間、すなわち第１の実施の形態及び第２の実施の形態ではスイッチング・ＰＮＰトランジスタ１５が強制的なＯＮ期間、及び第３の実施の形態では強制駆動用スイッチング・ＰＮＰトランジスタ２０が強制的なＯＮ期間が長いため、降圧型ＤＣ−ＤＣコンバータ部１の出力電圧ＶＣはパワー供給電源１６の電源電圧の値近くまで到達する可能性がある。この結果、第１の実施の形態から第３の実施の形態の構成においては、ＩＣの発熱に関して多少の問題がある。
【００７４】
第４の実施の形態においては、上記のＩＣの発熱の問題を解決するために、強制駆動用スイッチング・ＰＮＰトランジスタ２０で出力信号ＶＣを急激に立ち上げた後、この出力信号ＶＣが制御信号ＶＢより大きくなったのを確認して、降圧型ＤＣ−ＤＣコンバータ部１に制御を戻すよう構成されている。したがって、第４の実施の形態においては、異常動作の期間が長いときでも、出力信号ＶＣが不必要に高い電圧にならないよう制御することが可能となる。
【００７５】
《第５の実施の形態》
図８は本発明に係る第５の実施の形態のリニア駆動ドライバー回路の構成を示すブロック図である。図９は第５の実施の形態のリニア駆動ドライバー回路における各構成要素の動作を示す波形図である。
【００７６】
第５の実施の形態のリニア駆動ドライバー回路においては、前述の図６に示した第４の実施の形態における降圧型ＤＣ−ＤＣ制御部３のＰＷＭコンパレータ１４をディス・イネーブル端子（ＤＥＮ）付きのＰＷＭコンパレータ１４Ｄに置き換え、波形整形回路９の出力信号ＶＡが２入力ＡＮＤ回路２３とＰＷＭコンパレータ１４Ｄのディス・イネーブル端子に入力されるよう構成されている。その他の構成は、第４の実施の形態のリニア駆動ドライバー回路の構成と同じである。このため、第５の実施の形態の説明においては、同じ機能、構成を有する構成要素には同じ符号を付し、それらの構成要素の説明は第４の実施の形態の説明を適用する。
【００７７】
第５の実施の形態のリニア駆動ドライバー回路において、ディス・イネーブル端子付きのＰＷＭコンパレータ１４Ｄは、ディス・イネーブル端子への入力信号がＬレベルの場合には、ＰＷＭコンパレータ１４Ｄの通常の機能を維持し、降圧型ＤＣ−ＤＣコンバータ制御が行われる。一方、ディス・イネーブル端子への入力信号がＨレベルの場合には、ＰＷＭコンパレータ１４Ｄの出力に接続されるスイッチング・ＰＮＰトランジスタ１５を強制的にＯＦＦ状態とするよう構成されている。
【００７８】
図８に示すように、異常動作制御部３１における２入力コンパレータ２２の非反転入力端子には、降圧型ＤＣ−ＤＣ制御部３Ｄのｇｍアンプ１１の非反転入力端子に入力される第１のオフセット電圧ＶＯＦＦと実質的に同じ値の第３のオフセット電圧ＶＯＦＦ３を有するオフセット電源２１Ｄが接続されるよう構成しても良い。
【００７９】
図９を用いて、第５の実施の形態のリニア駆動ドライバー回路における動作について説明する。
制御信号ＶＢが急峻に立ち上がり、急峻に立ち下がる光ディスク装置が機械的振動を被る異常動作期間において、波形整形回路９の出力信号ＶＡはＨレベルを維持する。制御信号ＶＢが急峻に立ち上がる期間は、降圧型ＤＣ−ＤＣコンバータ部１の出力信号ＶＣの立ち上がりが遅く、結果としてこの出力信号ＶＣは制御信号ＶＢより低い状態となる。この期間、２入力コンパレータ２２の出力信号ＶＧはＨレベルを出力する。この結果、２入力ＡＮＤ回路２３の出力信号ＶＥもＨレベルとなり、ドライブ回路２４の出力信号ＶＦはＬレベルとなる。これにより、強制駆動用スイッチング・ＰＮＰトランジスタ２０は強制的にＯＮ状態となり、出力信号ＶＣを急激に立ち上げる。その後、出力信号ＶＣが制御信号ＶＢより第３のオフセット電圧ＶＯＦＦ３だけ高くなると、２入力コンパレータ２２の出力信号ＶＧはＬレベルとなり、結果としてドライブ回路２４の出力信号ＶＦはＨレベルとなる。このように、出力信号ＶＦがＨレベルになると、強制駆動用スイッチング・ＰＮＰトランジスタ２０における強制的なＯＮ動作は終了する。しかし、異常動作期間において、波形整形回路９はＰＷＭコンパレータ１４Ｄのディス・イネーブル端子にＨレベルの信号ＶＡを出力しているので、ＰＷＭコンパレータ１４Ｄは降圧型ＤＣ−ＤＣコンバータ部１のスイッチング・ＰＮＰトランジスタ１５を強制的にＯＦＦ状態とし、降圧型ＤＣ−ＤＣコンバータ部１の制御を停止している。その結果、以下の（１）及び（２）の動作が繰り返し行われる。
【００８０】
（１）スイッチング・ＰＮＰトランジスタ１５及び強制駆動用スイッチング・ＰＮＰトランジスタ２０はともにＯＦＦ状態の為に、出力信号ＶＣの電位は下がり、２入力コンパレータ２２の出力信号ＶＧが再度Ｈレベルとなる。この期間は波形整形回路の出力信号ＶＡがＨレベルを維持しているので、２入力ＡＮＤ回路２３の出力信号ＶＥもＨレベルに戻り、ドライブ回路２４の出力信号ＶＦはＬレベルとなる。この結果、強制駆動用スイッチング・ＰＮＰトランジスタ２０は強制的にＯＮ状態となり、出力信号ＶＣを急激に立ち上げる。
【００８１】
（２）その後、出力信号ＶＣが制御信号ＶＢより第３のオフセット電圧ＶＯＦＦ３だけ高くなると、２入力コンパレータ２２の出力信号ＶＧはＬレベルとなり、結果としてドライブ回路２４の出力信号ＶＦはＨレベルとなる。この結果、強制駆動用スイッチング・ＰＮＰトランジスタ２０は強制的にＯＮ動作が終了させられる。
【００８２】
上記（１）及び（２）の動作は、波形整形回路９の出力信号ＶＡがＨレベルのときの異常動作期間中繰り返し行われる。
したがって、第５の実施の形態のリニア駆動ドライバー回路を搭載した光ディスク装置が機械的振動を被る異常動作期間中においては、一旦、降圧型ＤＣ−ＤＣコンバータ部１の出力信号ＶＣがアクチュエータ７を駆動するのに十分な電圧に瞬時に立ち上がった後、２入力コンパレータ２２と２入力ＡＮＤ回路２３とドライブ回路２４と強制駆動用スイッチング・ＰＮＰトランジスタ２０とで構成される帰還回路でレギュレータ的な動作で出力信号ＶＣの電位を（ＶＢ＋ＶＯＦＦ３）に制御する。異常動作期間が終了すると波形整形回路９の出力信号ＶＡがＬレベルとなるため、通常動作の降圧型ＤＣ−ＤＣコンバータ部１により出力信号ＶＣが制御される。
【００８３】
前述の第４の実施の形態では、図７の出力波形図により示されているように、異常動作期間のうちドライブ回路２４の出力信号ＶＦがＬレベルの期間だけ、すなわち、制御信号ＶＢと降圧型ＤＣ−ＤＣコンバータ部１の出力信号ＶＣが急峻に立ち上がる期間だけ強制駆動用スイッチング・ＰＮＰトランジスタ２０を強制的にＯＮ状態とする。しかし、この時、降圧型ＤＣ−ＤＣコンバータ部１も制御動作を行っているため、降圧型ＤＣ−ＤＣコンバータ部１のスイッチング・ＰＮＰトランジスタ１５は動作している。そのため、スイッチング・ＰＮＰトランジスタ１５と強制駆動用スイッチング・ＰＮＰトランジスタ２０の２つのＰＮＰトランジスタが動作しているため、パワー供給電源１６に過度的な電流が流れるおそれがあった。
【００８４】
また、前述の第４の実施の形態においては、出力信号ＶＣが急峻に立ち上がった後、異常動作期間において出力信号ＶＣが高い電圧を維持している間も降圧型ＤＣ−ＤＣコンバータ部１による制御が行われている。そのため、降圧型ＤＣ−ＤＣコンバータ部１の制御の帰還ループ特性の最適値は、出力信号ＶＣの電位が低い通常動作において設定されていた場合、出力信号ＶＣの電位が高い異常動作期間では降圧型ＤＣ−ＤＣコンバータ部１による制御が不安定になる可能性がある。このように第４の実施の形態の構成では、出力信号ＶＣの電位が高い異常動作期間において制御が不安定になるという課題があった。
【００８５】
第５の実施の形態は、前述の第４の実施の形態における課題を解決するものであり、波形整形回路９の出力信号ＶＡがＨレベルである異常動作期間中においては、降圧型ＤＣ−ＤＣコンバータ部１の制御をＯＦＦ状態とし、２入力コンパレータ２２と２入力ＡＮＤ回路２３とドライブ回路２４と強制駆動用・ＰＮＰトランジスタ２０とにより構成され帰還回路で出力信号ＶＣを急峻に立ち上げ、高い電圧を維持することができるよう構成されている。
【００８６】
前述の各実施の形態において、図３に示した微分回路８と波形整形回路９は実質的に同じ構成のものが用いられており、本発明の微分回路（８）と波形整形回路（９）は第１の実施の形態において図２で説明したような制御信号ＶＢから変換された波形整形回路９の出力信号ＶＦの波形や、第４の実施の形態において図７で説明したような制御信号ＶＢから変換された波形整形回路９の出力信号ＶＡの波形や、第５の実施の形態において図９で説明したような制御信号ＶＢから変換された波形整形回路９の出力信号ＶＡの出力波形を整形できるよう構成されている。
【００８７】
以上のように、本発明のリニア駆動ドライバー回路は、各実施の形態において具体的な構成で詳細に説明したように、発熱を抑えて、入力電圧ＶＩＮの急激な変化にＢＴＬドライバー部の出力電圧差〔(ＶＯ+)−(ＶＯ-)〕が優れた応答性を有して対応することができる。すなわち、本発明においては、降圧型ＤＣ−ＤＣコンバータ部の出力信号ＶＣの応答性能を向上させて、ＢＴＬドライバー部の出力電圧差〔(ＶＯ+)−(ＶＯ-)〕の応答性を高めている。
また、本発明においては、リニア駆動ドライバー回路のパワー出力トランジスタのコレクタ損失を抑制して、すなわちＩＣの発熱を抑えて、アクチュエータを駆動させるために必要な電流を優れた応答性を有して供給できる。
【００８８】
本発明のリニア駆動ドライバー回路は、出力電圧を可変に制御できる降圧型ＤＣ−ＤＣコンバータ部によりＢＴＬドライバー部の電源電圧を供給する構成を用いて、入力電圧ＶＩＮの急激な変化にＢＴＬドライバー部の出力電圧差〔(ＶＯ+)−(ＶＯ-)〕が瞬時に対応することができる。
以上のように、本発明のリニア駆動ドライバー回路は、ＢＴＬドライバー部の入力―出力の応答性を劣化させることなく、パワー出力トランジスタの発熱の問題を解決することができ、各種負荷をリニア駆動する装置に適用することが可能である。
【産業上の利用可能性】
【００８９】
本発明のリニア駆動ドライバー回路は、リニア駆動ドライバー回路の入力電圧が急激に変化した場合においても、ＢＴＬドライバー部の出力電圧差が瞬時に入力電圧に応じて出力され、優れた応答性を有するため、リニア駆動する装置において有用である。
【図面の簡単な説明】
【００９０】
【図１】本発明に係る第１の実施の形態のリニア駆動ドライバー回路の構成を示すブロック図
【図２】第１の実施の形態のリニア駆動ドライバー回路における各構成要素の動作を示す波形図
【図３】第１の実施の形態のリニア駆動ドライバー回路において用いられる微分回路と波形整形回路の具体的構成を示す回路図
【図４】本発明に係る第２の実施の形態のリニア駆動ドライバー回路の構成を示すブロック図
【図５】本発明に係る第３の実施の形態のリニア駆動ドライバー回路の構成を示すブロック図
【図６】本発明に係る第４の実施の形態のリニア駆動ドライバー回路の構成を示すブロック図
【図７】第４の実施の形態のリニア駆動ドライバー回路における各構成要素の動作を示す波形図
【図８】本発明に係る第５の実施の形態のリニア駆動ドライバー回路の構成を示すブロック図
【図９】第５の実施の形態のリニア駆動ドライバー回路における各構成要素の動作を示す波形図
【図１０】従来のリニア駆動ドライバー回路の構成を示すブロック図
【図１１】従来のリニア駆動ドライバー回路の動作を示す各信号の波形図
【符号の説明】
【００９１】
１  降圧型ＤＣ−ＤＣコンバータ部
２  ＢＴＬドライバー部
３  降圧型ＤＣ−ＤＣ制御部
４  降圧型ＤＣ−ＤＣ駆動部
５  ＢＴＬドライバー制御部
６  ＢＴＬパワー出力部
７  アクチュエータ
８  微分回路
９  波形整形回路
１０  オフセット電源
１１  ｇｍアンプ
１２  抵抗
１３  コンデンサー
１４  ＰＷＭコンパレータ
１５  スイッチング・ＰＮＰトランジスタ
１６  パワー供給電源
１７  スイッチング・ダイオード
１８  スイッチング・コイル
１９  充電コンデンサー
２０  強制駆動用スイッチング・ＰＮＰトランジスタ
２１  ２入力コンパレータ
２２  ２入力ＡＮＤ回路
２３  ドライブ回路
３０  異常動作検出部
３１  異常動作制御部
【図１】
2006129679.tif 000003
【図２】
2006129679.tif 000004
【図３】
2006129679.tif 000005
【図４】
2006129679.tif 000006
【図５】
2006129679.tif 000007
【図６】
2006129679.tif 000008
【図７】
2006129679.tif 000009
【図８】
2006129679.tif 000010
【図９】
2006129679.tif 000011
【図１０】
2006129679.tif 000012
【図１１】
2006129679.tif 000013