(57)【要約】【課題】  高輝度を維持したまま、大きな画面サイズの表示パネルを駆動できるように複数のドライバを制御する表示コントローラ、表示システム及び表示制御方法を提供する。【解決手段】  表示コントローラ５４０は、第１及び第２の矩形領域ＳＡＲ１１、ＳＡＲ１２の表示データが記憶される第１及び第２の記憶領域ＭＡＲ１、ＭＡＲ２を有する表示メモリ３０と、表示パネルの走査線の並び方向に設けられた第１及び第２の表示領域ＤＡＲ１１、ＤＡＲ１２のうち第１の表示領域ＤＡＲ１１のデータ線を駆動する第１のデータドライバ５２０１に、第１の記憶領域ＭＡＲ１から読み出された表示データを供給するための第１の表示データ出力部３７２と、第２の表示領域ＤＡＲ１２のデータ線を駆動する第２のデータドライバ５２０２に、第２の記憶領域ＭＡＲ２から読み出された表示データを供給するための第２の表示データ出力部３７４とを含む。【選択図】      図１２
2006317535.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルの複数のデータ線を駆動する第１及び第２のデータドライバを制御するための表示コントローラであって、
前記表示パネルの表示領域内の第１及び第２の矩形領域の表示データが記憶される第１及び第２の記憶領域を有する表示メモリと、
前記表示パネルの走査線の並び方向に設けられた第１及び第２の表示領域のうち前記第１の表示領域のデータ線を駆動する前記第１のデータドライバに対し、前記表示メモリの前記第１の記憶領域から読み出された表示データを供給するための第１の表示データ出力部と、
前記第２の表示領域のデータ線を駆動する前記第２のデータドライバに対し、前記表示メモリの前記第２の記憶領域から読み出された表示データを供給するための第２の表示データ出力部とを含むことを特徴とする表示コントローラ。
【請求項２】
請求項１において、
１垂直走査期間を規定する垂直同期信号、１水平走査期間を規定する水平同期信号及び画素の表示データの供給タイミングを規定するドットクロックを生成する表示制御信号生成部を含み、
前記水平同期信号及び前記ドットクロックを、前記第１及び第２のデータドライバに共通に供給し、前記垂直同期信号及び前記水平同期信号を、前記第１の矩形領域の走査線を走査する第１の走査ドライバ及び前記第２の矩形領域の走査線を走査する第２の走査ドライバに共通に供給することを特徴とする表示コントローラ。
【請求項３】
請求項１又は２において、
前記表示コントローラの動作モードを設定するための動作モード設定レジスタと、
前記第１及び第２の矩形領域が重複する領域の表示データとして、前記第１の記憶領域から読み出された表示データと前記第２の記憶領域から読み出された表示データとを合成した合成表示データを生成する合成処理部とを含み、
前記動作モード設定レジスタにより第１のモードに設定されたとき、
前記第１の記憶領域から読み出された表示データ、前記第２の記憶領域から読み出された表示データ及び前記合成表示データを前記第１の表示データ出力部を介して出力し、
前記動作モード設定レジスタにより第２のモードに設定されたとき、
前記第１の記憶領域から読み出された表示データを前記第１の表示データ出力部を介して出力すると共に、前記第２の記憶領域から読み出された表示データを前記第２の表示データ出力部を介して出力し、前記第１及び第２の矩形領域が重複する領域の表示データとして前記合成表示データを前記第１及び第２の表示データ出力部の１つを介して出力することを特徴とする表示コントローラ。
【請求項４】
請求項３において、
前記動作モード設定レジスタにより第２のモードに設定されたとき、
前記合成処理部により合成処理後の表示データを生成した後、前記表示パネルの走査タイミングに応じて、前記第１の記憶領域から読み出された表示データ、前記第２の記憶領域から読み出された表示データ及び前記合成表示データのうち少なくとも２つが混在したデータを、前記第１及び第２の表示データ出力部の１つを介して出力することを特徴とする表示コントローラ。
【請求項５】
複数の走査線と、
複数のデータ線と、
複数の画素とを含む表示パネルと、
前記表示パネルの第１及び第２の表示領域の走査線を走査する第１及び第２の走査ドライバと、
前記複数のデータ線を駆動する第１及び第２のデータドライバと、
請求項１乃至４のいずれか記載の表示コントローラとを含み、
前記表示コントローラが、
前記第１及び第２のデータドライバに対して表示データを供給することを特徴とする表示システム。
【請求項６】
各表示パネルが、複数の走査線、複数のデータ線及び複数の画素を有し、走査線の並び方向に設けられた第１及び第２の表示パネルと、
前記第１及び第２の表示パネルの走査線を走査する第１及び第２の走査ドライバと、
前記第１の表示領域のデータ線として前記第１の表示パネルの複数のデータ線を駆動する第１のデータドライバと、
前記第２の表示領域のデータ線として前記第２の表示パネルの複数のデータ線を駆動する第２のデータドライバと、
請求項１乃至４のいずれか記載の表示コントローラとを含み、
前記表示コントローラが、
前記第１及び第２のデータドライバに対して表示データを供給することを特徴とする表示システム。
【請求項７】
請求項５又は６において、
前記複数の画素の各画素が、エレクトロルミネセンス素子を含むことを特徴とする表示システム。
【請求項８】
複数の走査線及び複数のデータ線を含む表示パネルの前記データ線を駆動する第１及び第２のデータドライバを制御するための表示制御方法であって、
前記表示パネルの走査線の並び方向に設けられた第１及び第２の表示領域のうち前記第１の表示領域のデータ線を駆動する前記第１のデータドライバに対し、前記表示メモリの第１の記憶領域から読み出された表示データを供給すると共に、
前記第２の表示領域のデータ線を駆動する前記第２のデータドライバに対し、前記表示メモリの前記第２の記憶領域から読み出された表示データを供給し、
前記第１及び第２のデータドライバに、１水平走査期間を規定する水平同期信号及び画素の表示データの供給タイミングを規定するドットクロックを共通に供給すると共に、１垂直走査期間を規定する垂直同期信号及び前記水平同期信号を、前記第１の表示領域の走査線を走査する第１の走査ドライバ及び前記第２の表示領域の走査線を走査する第２の走査ドライバに共通に供給することを特徴とする表示制御方法。
【請求項９】
請求項８において、
第１のモードに設定されたとき、前記第１の記憶領域から読み出された表示データ、前記第２の記憶領域から読み出された表示データ及び前記第１の記憶領域から読み出された表示データと前記第２の記憶領域から読み出された表示データとを合成して得られた合成表示データを、表示パネルのデータ線を駆動する１つのデータドライバに対して供給し、
第２のモードに設定されたとき、前記第１の記憶領域から読み出された表示データを前記第１のデータドライバに対して出力すると共に、前記第２の記憶領域から読み出された表示データを前記第２のデータドライバに対して出力することを特徴とする表示制御方法。
【請求項１０】
請求項９において、
前記第２のモードに設定されたとき、前記合成表示データを生成した後、前記表示パネルの走査タイミングに応じて、前記第１の記憶領域から読み出された表示データ、前記第２の記憶領域から読み出された表示データ及び前記合成処理後の表示データのうち少なくとも２つが混在したデータを出力することを特徴とする表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示コントローラ、表示システム及び表示制御方法に関する。
【背景技術】
【０００２】
近年、ＥＬ（electroluminescence）素子を用いた表示デバイスが注目されている。特に有機材料の薄膜により形成されたＥＬ素子を有する有機ＥＬパネルは、自発光型であるためバックライトが不要となり広視野角を実現する。また、液晶パネルと比較すると高速応答であるため、簡素な構成でカラー動画表示を容易に実現できるようになる。
【０００３】
このような有機ＥＬパネルは、液晶パネルと同様に単純マトリクス型とアクティブマトリクス型とがある。単純マトリクス型の有機ＥＬパネルを駆動する場合、パルス幅変調（Pulse Width Modulation：以下ＰＷＭと略す）により階調制御を行うことができる。表示コントローラは、有機ＥＬパネルを駆動するドライバ（データドライバ、走査ドライバ）に対して制御信号を出力して階調制御を行う。
【０００４】
ところで、液晶パネル（広義には液晶表示装置）と同様に、有機ＥＬパネルについても、画面サイズがより大きいものが要求されている。ところが、単純マトリクス型の有機ＥＬパネルを駆動する場合、走査される電極数（ライン数）が多くなればなるほど、高い輝度を高速に得ることができなくなることが知られている。そのため、画面サイズの大きい有機ＥＬパネルを製造することは困難となっており、一般的には、複数の有機ＥＬパネルを用いることで大きな画面サイズを得るようにしている。そして、これらの有機ＥＬパネルの走査線を例えばカスケード接続された複数の走査ドライバにより走査したり、有機ＥＬパネルのデータ線を例えばカスケード接続された複数のデータドライバにより駆動したりしている。
【特許文献１】特開２０００−２０６９３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１には、有機ＥＬパネルの表示領域を、該有機ＥＬパネルのデータ電極の並び方向に２つの表示領域に分割し、各表示領域を各駆動部により駆動する表示装置が開示されている。そして、走査電極毎に表示データを供給する駆動部を切り替えながら、選択的に駆動部を駆動させ、且つ１画面毎に各駆動部に表示データを供給するラインを切り替えるようにしている。これにより、データ電極を駆動する駆動部の駆動周波数を抑える。
【０００６】
しかしながら、この表示装置では、走査電極の数が増加した場合には、輝度の低下を抑えることができない。そのため、高輝度を維持したまま、大きな画面サイズの表示パネルを駆動することができない。
【０００７】
また、複数の有機ＥＬパネルを用いて大きな画面サイズを有する表示装置が得られたとしても、カスケード接続された複数のドライバにより１つの画面のみを表示させるばかりでは、競争の激しい分野の製品としての優位性に欠ける。従って、表示装置に多様な画像表示を、より簡素な構成で実現できることが望ましい。
【０００８】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、高輝度を維持したまま、大きな画面サイズの表示パネルを駆動できるように複数のドライバを制御する表示コントローラ、表示システム及び表示制御方法を提供することにある。
【０００９】
また本発明の他の目的は、簡素な構成で多様な画像表示を実現させる表示コントローラ、表示システム及び表示制御方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために本発明は、
表示パネルの複数のデータ線を駆動する第１及び第２のデータドライバを制御するための表示コントローラであって、
前記表示パネルの表示領域内の第１及び第２の矩形領域の表示データが記憶される第１及び第２の記憶領域を有する表示メモリと、
前記表示パネルの走査線の並び方向に設けられた第１及び第２の表示領域のうち前記第１の表示領域のデータ線を駆動する前記第１のデータドライバに対し、前記表示メモリの前記第１の記憶領域から読み出された表示データを供給するための第１の表示データ出力部と、
前記第２の表示領域のデータ線を駆動する前記第２のデータドライバに対し、前記表示メモリの前記第２の記憶領域から読み出された表示データを供給するための第２の表示データ出力部とを含む表示コントローラに関係する。
【００１１】
また本発明に係る表示コントローラでは、
１垂直走査期間を規定する垂直同期信号、１水平走査期間を規定する水平同期信号及び画素の表示データの供給タイミングを規定するドットクロックを生成する表示制御信号生成部を含み、
前記水平同期信号及び前記ドットクロックを、前記第１及び第２のデータドライバに共通に供給し、前記垂直同期信号及び前記水平同期信号を、前記第１の矩形領域の走査線を走査する第１の走査ドライバ及び前記第２の矩形領域の走査線を走査する第２の走査ドライバに共通に供給することができる。
【００１２】
上記のいずれかの発明によれば、走査線の並び方向に設けられた第１及び第２の表示領域のデータ線を駆動する第１及び第２のデータドライバに対し、それぞれ別個に表示データを供給できる。こうすることで、第１及び第２の表示領域の各表示領域の走査線数が少ない場合であっても、それぞれ別個に走査させ、各表示領域内にウィンドウ表示をさせたり、或いは表示領域をまたぐ１つの画像を表示させることができる。従って、走査線数に制限のある１つのパネルを複数用いて、高輝度を維持したまま、大きな画面サイズのパネルとして画像を表示させることができるようになる。
【００１３】
特に２つのパネルを用いて１つの画像を表示させる場合、両パネルの駆動タイミングのずれが画像の乱れとして顕著となる。そのため、両パネルを駆動するための同期信号を同一とすることで、簡素な構成で、画質の劣化を防止して多様な画像表示を実現させることができるようになる。
【００１４】
また本発明に係る表示コントローラでは、
前記表示コントローラの動作モードを設定するための動作モード設定レジスタと、
前記第１及び第２の矩形領域が重複する領域の表示データとして、前記第１の記憶領域から読み出された表示データと前記第２の記憶領域から読み出された表示データとを合成した合成表示データを生成する合成処理部とを含み、
前記動作モード設定レジスタにより第１のモードに設定されたとき、
前記第１の記憶領域から読み出された表示データ、前記第２の記憶領域から読み出された表示データ及び前記合成表示データを前記第１の表示データ出力部を介して出力し、
前記動作モード設定レジスタにより第２のモードに設定されたとき、
前記第１の記憶領域から読み出された表示データを前記第１の表示データ出力部を介して出力すると共に、前記第２の記憶領域から読み出された表示データを前記第２の表示データ出力部を介して出力し、前記第１及び第２の矩形領域が重複する領域の表示データとして前記合成表示データを前記第１及び第２の表示データ出力部の１つを介して出力することができる。
【００１５】
また本発明に係る表示コントローラでは、
前記動作モード設定レジスタにより第２のモードに設定されたとき、
前記合成処理部により合成処理後の表示データを生成した後、前記表示パネルの走査タイミングに応じて、前記第１の記憶領域から読み出された表示データ、前記第２の記憶領域から読み出された表示データ及び前記合成表示データのうち少なくとも２つが混在したデータを、前記第１及び第２の表示データ出力部の１つを介して出力することができる。
【００１６】
上記のいずれかの発明によれば、上記の効果に加えて、１つのパネルを１つのデータドライバ及び１つの走査ドライバで駆動する場合にも適用可能な表示コントローラを提供でき、多様な表示システムの構成に寄与できる。
【００１７】
また本発明は、
複数の走査線と、
複数のデータ線と、
複数の画素とを含む表示パネルと、
前記表示パネルの第１及び第２の表示領域の走査線を走査する第１及び第２の走査ドライバと、
前記複数のデータ線を駆動する第１及び第２のデータドライバと、
上記のいずれか記載の表示コントローラとを含み、
前記表示コントローラが、
前記第１及び第２のデータドライバに対して表示データを供給する表示システムに関係する。
【００１８】
また本発明は、
各表示パネルが、複数の走査線、複数のデータ線及び複数の画素を有し、走査線の並び方向に設けられた第１及び第２の表示パネルと、
前記第１及び第２の表示パネルの走査線を走査する第１及び第２の走査ドライバと、
前記第１の表示領域のデータ線として前記第１の表示パネルの複数のデータ線を駆動する第１のデータドライバと、
前記第２の表示領域のデータ線として前記第２の表示パネルの複数のデータ線を駆動する第２のデータドライバと、
上記のいずれか記載の表示コントローラとを含み、
前記表示コントローラが、
前記第１及び第２のデータドライバに対して表示データを供給する表示システムに関係する。
【００１９】
また本発明に係る表示システムでは、
前記複数の画素の各画素が、エレクトロルミネセンス素子を含むことができる。
【００２０】
上記のいずれかの発明によれば、高輝度を維持したまま、大きな画面サイズの表示パネルを駆動できるように複数のドライバを制御する表示コントローラを含む表示システムを提供できる。また本発明によれば、簡素な構成で多様な画像表示を実現させる表示コントローラを含む表示システムを提供できる。
【００２１】
また本発明は、
複数の走査線及び複数のデータ線を含む表示パネルの前記データ線を駆動する第１及び第２のデータドライバを制御するための表示制御方法であって、
前記表示パネルの走査線の並び方向に設けられた第１及び第２の表示領域のうち前記第１の表示領域のデータ線を駆動する前記第１のデータドライバに対し、前記表示メモリの第１の記憶領域から読み出された表示データを供給すると共に、
前記第２の表示領域のデータ線を駆動する前記第２のデータドライバに対し、前記表示メモリの前記第２の記憶領域から読み出された表示データを供給し、
前記第１及び第２のデータドライバに、１水平走査期間を規定する水平同期信号及び画素の表示データの供給タイミングを規定するドットクロックを共通に供給すると共に、１垂直走査期間を規定する垂直同期信号及び前記水平同期信号を、前記第１の表示領域の走査線を走査する第１の走査ドライバ及び前記第２の表示領域の走査線を走査する第２の走査ドライバに共通に供給する表示制御方法に関係する。
【００２２】
また本発明に係る表示制御方法では、
第１のモードに設定されたとき、前記第１の記憶領域から読み出された表示データ、前記第２の記憶領域から読み出された表示データ及び前記第１の記憶領域から読み出された表示データと前記第２の記憶領域から読み出された表示データとを合成して得られた合成表示データを、表示パネルのデータ線を駆動する１つのデータドライバに対して供給し、
第２のモードに設定されたとき、前記第１の記憶領域から読み出された表示データを前記第１のデータドライバに対して出力すると共に、前記第２の記憶領域から読み出された表示データを前記第２のデータドライバに対して出力することができる。
【００２３】
また本発明に係る表示制御方法では、
前記第２のモードに設定されたとき、前記合成表示データを生成した後、前記表示パネルの走査タイミングに応じて、前記第１の記憶領域から読み出された表示データ、前記第２の記憶領域から読み出された表示データ及び前記合成処理後の表示データのうち少なくとも２つが混在したデータを出力することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００２５】
１．  表示システム
図１に、表示システムの構成例のブロック図を示す。
【００２６】
表示システム５００は、有機ＥＬパネル（広義には表示パネル）５１０、データドライバ５２０、走査ドライバ５３０、表示コントローラ５４０を含む。なお表示システム５００にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。また表示システム５００は、ホスト５５０を含むように構成してもよい。
【００２７】
有機ＥＬパネル５１０は単純マトリクス型である。図１では有機ＥＬパネル５１０の電気的な構成を示している。即ち、有機ＥＬパネル５１０は、複数の走査線（狭義には陰極）と、複数のデータ線（狭義には陽極）と、各有機ＥＬ素子（広義には表示素子）が各走査線及び各データ線に接続される複数の有機ＥＬ素子とを含む。
【００２８】
より具体的には、有機ＥＬパネルは、ガラス基板に形成される。このガラス基板には、図１のＸ方向に複数配列されそれぞれＹ方向に伸びるデータ線ＤＬ１〜ＤＬｎ（ｎは２以上の整数）が形成される。また、このガラス基板の上には、データ線と交差するように、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬｍ（ｍは２以上の整数）が形成される。１画素がＲ成分、Ｇ成分、Ｂ成分の３つの色成分により構成される場合、Ｒ成分用のデータ線、Ｇ成分用のデータ線、及びＢ成分用のデータ線を１組として、有機ＥＬパネル５１０には、複数組のデータ線が配列される。
【００２９】
そしてデータ線ＤＬｊ（１≦ｊ≦ｎ、ｊは整数）と走査線ＧＬｋ（１≦ｋ≦ｍ、ｋは整数）との交差点に対応する位置に、有機ＥＬ素子が形成される。
【００３０】
図２に、有機ＥＬ素子の構造の説明図を示す。
【００３１】
有機ＥＬ素子は、ガラス基板６００に、データ線として設けられる陽極６０２となる透明電極（例えばＩＴＯ（Indium Thin Oxide））が形成される。陽極６０２の上方には、走査線として設けられる陰極６０４が形成される。そして、陽極６０２と陰極６０４との間に、発光層等を含む有機層が形成される。
【００３２】
有機層は、陽極６０２の上面に形成された正孔輸送層６０６と、正孔輸送層６０６の上面に形成された発光層６０８と、発光層６０８と陰極６０４との間に形成された電子輸送層６１０とを有する。
【００３３】
データ線と走査線との間の電位差を与えると、即ち陽極６０２と陰極６０４との間に電位差を与えると、陽極６０２からの正孔と陰極６０４からの電子とが発光層６０８内で再結合する。このとき発生したエネルギーにより発光層６０８の分子が励起状態となり、基底状態に戻るときに放出されるエネルギーが光となる。この光は、透明電極で形成された陽極６０２とガラス基板６００とを通る。
【００３４】
図１において、データドライバ５２０は、表示データ（階調データ）に基づいてデータ線を駆動する。このときデータドライバ５２０は、表示データに対応したパルス幅を有するＰＷＭ信号を生成し、該ＰＷＭ信号に基づいて各データ線を駆動する。
【００３５】
走査ドライバ５３０は、複数の走査線を順次選択する。この結果、選択された走査線と交差するデータ線に接続される有機ＥＬ素子に電流が流れて発光する。
【００３６】
表示コントローラ５４０は、中央処理装置（Central Processing Unit：ＣＰＵ）等のホスト５５０により設定された内容に従って、データドライバ５２０及び走査ドライバ５３０を制御する。より具体的には、表示コントローラ５４０は、データドライバ５２０に対して、例えば動作モードの設定を行うと共に、内部で生成した水平同期信号ＬＰ、ＰＷＭ信号を生成するための階調クロックＧＣＬＫ、ドットクロックＤＣＬＫ、ディスチャージ信号ＤＩＳ、及び表示データの供給を行う。水平同期信号ＬＰにより、水平走査期間が規定される。また表示コントローラ５４０は、走査ドライバ５３０に対して、例えば動作モードの設定を行うと共に、内部で生成した垂直同期信号ＹＤ、水平同期信号ＬＰ、ディスチャージ信号ＤＩＳの供給を行う。垂直同期信号ＹＤにより、垂直走査期間が規定される。
【００３７】
なお図１では、有機ＥＬパネル５１０を、１つのデータドライバ５２０及び１つの走査ドライバ５３０を用いて駆動する場合を示しているが、有機ＥＬパネル５１０を、複数のデータドライバ５２０及び複数の走査ドライバ５３０を用いて駆動する場合も同様である。
【００３８】
また、データドライバ５２０、走査ドライバ５３０及び表示コントローラ５４０の一部又は全部を有機ＥＬパネル５１０上に形成してもよい。
【００３９】
１．１  データドライバ
図３に、図１のデータドライバ５２０の構成例を示す。
【００４０】
データドライバ５２０は、シフトレジスタ５２２、ラインラッチ５２４、ＰＷＭ信号生成回路５２６、駆動回路５２８を含む。このデータドライバ５２０は、シフトレジスタ５２２を他のデータドライバのシフトレジスタと直列に接続することで、カスケード接続できる構成を有している。
【００４１】
シフトレジスタ５２２は、各フリップフロップが各データ線に対応して設けられ、該各フリップフロップが順次接続された複数のフリップフロップを含む。各フリップフロップには、表示コントローラ５４０からのドットクロックＤＣＬＫが共通に入力される。シフトレジスタ５２２の初段のフリップフロップには、表示コントローラ５４０から例えば４ビット単位で、Ｒ成分の表示データ、Ｇ成分の表示データ、Ｂ成分の表示データ、Ｒ成分の表示データ、・・・の順で、ドットクロックＤＣＬＫに同期して入力される。Ｒ成分の表示データは、Ｒ成分用のデータ線を駆動するためのデータである。Ｇ成分の表示データは、Ｇ成分用のデータ線を駆動するためのデータである。Ｂ成分の表示データは、Ｂ成分用のデータ線を駆動するためのデータである。そして、シフトレジスタ５２２は、ドットクロックＤＣＬＫに同期して、各表示データをシフトしながら取り込む。
【００４２】
ラインラッチ５２４は、シフトレジスタ５２２に取り込まれた一水平走査単位の表示データを、表示コントローラ５４０から供給される水平同期信号ＬＰに同期してラッチする。
【００４３】
ＰＷＭ信号生成回路５２６は、各データ線を駆動するためのＰＷＭ信号を生成する。より具体的には、ＰＷＭ信号生成回路５２６は、当該データ線に対応した表示データに基づいて、その変化点が階調クロック（より具体的には該階調クロックの階調パルス）により特定されるＰＷＭ信号を生成する。このＰＷＭ信号は、該表示データに対応した階調クロックＧＣＬＫのクロック数の期間に相当するパルス幅を有する。
【００４４】
駆動回路５２８は、ＰＷＭ信号生成回路５２６によって生成されたＰＷＭ信号に基づいて各データ線を駆動する。駆動回路５２８には、表示コントローラ５４０からのディスチャージ信号ＤＩＳが入力される。このディスチャージ信号ＤＩＳにより、水平同期信号ＬＰにより規定される水平走査期間内の水平表示期間が特定される。水平表示期間は、ディスチャージ信号ＤＩＳの立ち下がりエッジを起点とし、次のディスチャージ信号ＤＩＳの立ち上がりエッジを終点とする期間である。ディスチャージ信号ＤＩＳがＨレベルの期間内に、水平同期信号ＬＰのパルスが出力される。
【００４５】
駆動回路５２８は、ディスチャージ信号ＤＩＳがＨレベルのときデータ線を接地電位に接続し、ディスチャージ信号ＤＩＳがＬレベルのとき各ＰＷＭ信号のパルス幅に対応した期間だけ各データ線に所定の電流を供給する。
【００４６】
データドライバ５２０では、ディスチャージ信号ＤＩＳがＨレベルのとき、ラインラッチ５２４に次の水平走査期間の表示データをラッチすることで、書き換え途中の表示データによりデータ線を駆動してしまうことを回避できる。
【００４７】
１．２  走査ドライバ
図４に、図１の走査ドライバ５３０の構成例を示す。
【００４８】
走査ドライバ５３０は、シフトレジスタ５３２、駆動回路５３４を含む。この走査ドライバ５３０は、シフトレジスタ５３２を他の走査ドライバのシフトレジスタと直列に接続することで、カスケード接続できる構成を有している。
【００４９】
シフトレジスタ５３２は、各フリップフロップが各走査線に対応して設けられ、各フリップフロップが順次接続された複数のフリップフロップを含む。各フリップフロップには、表示コントローラ５４０からの水平同期信号ＬＰが共通に入力される。そしてシフトレジスタ５３２の初段のフリップフロップには、表示コントローラ５４０からの垂直同期信号ＹＤが入力される。そしてシフトレジスタ５３２は、水平同期信号ＬＰに同期して、垂直同期信号ＹＤのパルスをシフトする。
【００５０】
カスケード接続される場合には、シフトレジスタ５３２は、表示コントローラ５４０からの水平同期信号ＬＰを、次の走査ドライバに対する水平同期信号として出力する。またシフトレジスタ５３２は、複数のフリップフロップのうち最終段のフリップフロップから出力された垂直同期信号を、次の走査ドライバに対する垂直同期信号として出力する。これらは、カスケード接続される次段の走査ドライバのシフトレジスタに入力されることになる。この次段の走査ドライバのシフトレジスタでは、シフトレジスタ５３２と同様にして垂直同期信号のパルスをシフトしていく。
【００５１】
駆動回路５３４は、シフトレジスタ５３２の各フリップフロップの出力に基づいて各走査線に順次選択パルスを出力していく。駆動回路５３４には、表示コントローラ５４０からのディスチャージ信号ＤＩＳが入力される。駆動回路５３４は、ディスチャージ信号ＤＩＳがＨレベルのときすべての走査線を接地電位に接続し、ディスチャージ信号ＤＩＳがＬレベルのとき選択された走査線のみを接地電位に接続し、他の走査線を所定の電位に接続する。
【００５２】
１．３  ディスチャージ動作
図５に、有機ＥＬ素子の電気的な等価回路図の一例を示す。
【００５３】
有機ＥＬ素子は、抵抗成分Ｒ１とダイオードＤ１とが直列接続され、ダイオードＤ１と並列に接続される寄生容量Ｃ１を含む構成と等価的に考えることができる。寄生容量Ｃ１は、陽極６０２と陰極６０４との間に電位差が与えられたときに接合面で形成された空乏層に相当する容量成分と考えることができる。このように、有機ＥＬ素子は、容量性の負荷と考えることができる。
【００５４】
そのため表示システム５００では、ディスチャージ信号ＤＩＳを用いて有機ＥＬパネル５１０の有機ＥＬ素子のディスチャージ動作を行い、前の水平走査期間の影響を無くすことができる。
【００５５】
図６に、ディスチャージ動作を説明するための説明図を示す。但し、図１に示す表示システムと同一部分には同一符号を付す。
【００５６】
ディスチャージ信号ＤＩＳがＬレベルのとき、データドライバ５２０は、各ＰＷＭ信号に対応したパルス幅の期間だけ所定の電流をデータ線に供給する。またディスチャージ信号ＤＩＳがＨレベルのとき、データドライバ５２０は、すべてのデータ線を接地電位に接続する。
【００５７】
ディスチャージ信号ＤＩＳがＬレベルのとき、走査ドライバ５３０は、選択された走査線のみを接地電位にし、他の走査線を電位Ｖ−ＧＬに接続する。またディスチャージ信号ＤＩＳがＨレベルのとき、走査ドライバ５３０は、すべての走査線を接地電位に接続する。
【００５８】
従って、ディスチャージ信号ＤＩＳがＬレベルの場合、選択された走査線に接続された有機ＥＬ素子に電流が流れる。またディスチャージ信号ＤＩＳがＨレベルの場合、各有機ＥＬ素子の両端の電位が等しくなり、有機ＥＬ素子のディスチャージが可能となる。
【００５９】
そして水平走査期間内の水平表示期間の長さを調整することで、有機ＥＬパネルの種類や製造ばらつきに依存するちらつきを防止したり、輝度の調整が可能となる。このようにディスチャージ信号ＤＩＳを用いてブランキング期間を調整することができ、ディスチャージ信号ＤＩＳをブランキング調整信号ということができる。
【００６０】
２．  表示コントローラ
２．１  概要
図７に、本実施形態における表示コントローラ５４０の構成の概要のブロック図を示す。
【００６１】
表示コントローラ５４０は、ホストインタフェース（InterFace：以下Ｉ／Ｆと略す）１０、ドライバＩ／Ｆ２０、表示メモリ３０、制御部４０、設定レジスタ部５０を含む。
【００６２】
ホストＩ／Ｆ１０は、ホスト５５０とのインタフェース処理を行う。より具体的には、ホストＩ／Ｆ１０は、表示コントローラ５４０とホスト５５０との間のデータや各種制御信号の送受信の制御を行う。
【００６３】
ドライバＩ／Ｆ２０は、データドライバ５２０及び走査ドライバ５３０とのインタフェース処理を行う。より具体的には、ドライバＩ／Ｆ２０は、表示コントローラ５４０とデータドライバ５２０及び走査ドライバ５３０との間のデータや各種制御信号の送受信の制御を行う。ドライバＩ／Ｆ２０は、データドライバ５２０及び走査ドライバ５３０に対する各種表示制御信号を生成するドライバ信号生成部２２を含む。ドライバ信号生成部２２は、設定レジスタ部５０の設定値に基づいて各種表示制御信号を生成する。
【００６４】
表示メモリ３０は、ホストＩ／Ｆ１０を介してホスト５５０から供給される例えば１フレーム分の（１垂直走査分の）表示データを記憶する。設定レジスタ部５０の設定値は、ホストＩ／Ｆ１０を介してホスト５５０によって設定される。
【００６５】
制御部４０は、ホストＩ／Ｆ１０、ドライバＩ／Ｆ２０、表示メモリ３０及び設定レジスタ部５０の制御を司る。
【００６６】
このような表示コントローラ５４０では、表示メモリ３０から一定の読み出し周期で（例えば１／１６０秒ごとに）表示データが読み出され、該表示データがドライバＩ／Ｆ２０を介してデータドライバ５２０に対して出力される。そのため、表示メモリ３０に対するホスト５５０からの表示データの書き込みタイミングと、該表示メモリ３０からデータドライバ５２０への表示データの読み出しタイミングとは非同期である。このような表示メモリ３０に対するアクセス制御は、制御部４０のメモリコントローラ４２によって行われる。
【００６７】
ところで、有機ＥＬパネル５１０の画面サイズとして、より大きいものが要求されている。しかしながら、単純マトリクス型の有機ＥＬパネルを駆動する場合、走査ライン数が多くなればなるほど、高い輝度を高速に得ることができなくなることが知られている。そのため、画面サイズの大きい有機ＥＬパネルを製造することは困難となっており、一般的には、複数の有機ＥＬパネルを用いることで大きな画面サイズを得るようにしている。そして、このような有機ＥＬパネル５１０に対して、複数の走査ドライバにより走査線を走査することが行われる。
【００６８】
図８に、複数の走査ドライバを含む本実施形態の表示システムの構成例のブロック図を示す。なお、図８において図１と同一部分には同一符号を付し、適宜説明を省略する。
【００６９】
図８では、上述の有機ＥＬパネル５１０を、走査線の並び方向に上側パネル（upper panel）５１０１（広義には第１の表示パネル）及び下側パネル（lower panel）５１０２（広義には第２の表示パネル）の２つを設けて、有機ＥＬパネル５１０の走査線数の２倍の走査線数を有する表示パネルを駆動する例を示している。なお、上側パネル５１０１及び下側パネル５１０２を走査線の並び方向に設けたものを、１つの表示パネルと考えてもよい。
【００７０】
上側パネル５１０１のデータ線は、図１のデータドライバ５２０と同様の構成を有する第１のデータドライバ５２０１によって駆動される。上側パネル５１０１の走査線は、図１の走査ドライバ５３０と同様の構成を有する第１の走査ドライバ５３０１によって走査される。上側パネル５１０１の表示領域を第１の表示領域（レイヤ１表示領域）とすることができ、第１の表示領域は第１のデータドライバ５２０１及び第１の走査ドライバ５３０１によって駆動されることになる。
【００７１】
下側パネル５１０２のデータ線は、図１のデータドライバ５２０と同様の構成を有する第２のデータドライバ５２０２によって駆動される。下側パネル５１０２の走査線は、図１の走査ドライバ５３０と同様の構成を有する第２の走査ドライバ５３０２によって走査される。下側パネル５１０２の表示領域を第２の表示領域（レイヤ２表示領域）とすることができ、第２の表示領域は第２のデータドライバ５２０２及び第２の走査ドライバ５３０２によって駆動されることになる。なお第１及び第２の走査ドライバ５３０１、５３０２は、カスケード接続されない。
【００７２】
そして表示コントローラ５４０は、図示しない第１の表示データ出力部（例えば第１の表示データ出力端子）を介して第１のデータドライバ５２０１に対して表示データＰＤＡを出力すると共に、図示しない第２の表示データ出力部（例えば第２の表示データ出力端子）を介して第２のデータドライバ５２０２に対して表示データＰＤＢを出力する。その一方で、表示コントローラ５４０は、第１及び第２のデータドライバ５２０１、５２０２に対して表示制御信号としての水平同期信号ＬＰ及びドットクロックＤＣＬＫを共通に供給する。また表示コントローラ５４０は、第１及び第２の走査ドライバ５３０１、５３０２に対して表示制御信号としての垂直同期信号ＹＤ及び水平同期信号ＬＰを共通に供給する。
【００７３】
図９に、図８の上側パネル５１０１及び下側パネル５１０２の関係を模式的に示す。
【００７４】
図９に示すように上側パネル５１０１及び下側パネル５１０２は、共通のドットクロックＤＣＬＫ、水平同期信号ＬＰ及び垂直同期信号ＹＤに同期しながら駆動される。このとき、上側パネル５１０１のデータ線は、表示データＰＤＡに基づいて駆動され、下側パネル５１０２のデータ線は、表示データＰＤＢに基づいて駆動される。
【００７５】
図１０に、本実施形態の表示コントローラ５４０の動作例のタイミング図を示す。
【００７６】
図１０では、次の水平同期信号ＬＰにより取り込めるように、直前の水平走査期間に１走査分の表示データが出力される。この表示コントローラ５４０は、表示データＰＤＡ、ＰＤＢをそれぞれ別個に出力することができる。
【００７７】
このように本実施形態の表示コントローラ５４０は、表示パネルを駆動するドライバ（駆動装置）に対して、表示制御信号を共通に供給する一方、表示データを別個に出力できる。そのため図８に示す表示システムにおいては、第１及び第２の走査ドライバ５３０１、５３０２の各走査ドライバが走査する走査線数をｍとしながら、大きな画面サイズの表示パネルを駆動できる。従って、高輝度を維持したまま、大きな画面サイズの表示パネルを駆動できるように複数のドライバを制御する表示コントローラを提供できる。
【００７８】
更に、表示システムを構成する素子数を削減できる上、第１及び第２の表示領域を同一の信号に同期させているため、微妙な位相差によって画質が劣化することなく高品位な画質を大きな画面サイズの表示パネルに表示させることが可能となる。
【００７９】
２．２  動作モード
更に本実施形態における表示コントローラ５４０は、少なくとも２種類の動作モードを備える。これらの動作モードの１つは、ノーマルモード（第１のモード）であり、もう１つはデュアルラインドライブモード（第２のモード）である。表示コントローラ５４０は、動作モード設定レジスタ（図示せず）を有し、ホスト５５０が動作モード設定レジスタに設定値を設定する。こうすることで、該設定値に対応した動作モードで表示コントローラ５４０が動作できるようになっている。
【００８０】
図１１に、本実施形態の表示コントローラ５４０のノーマルモードの説明図を示す。例えば図１に示すように有機ＥＬパネルを１つのデータドライバで駆動する場合に、表示コントローラ５４０はノーマルモードで動作するように設定される。
【００８１】
従って、表示領域ＤＡＲ内の有機ＥＬパネルの走査線が、走査ドライバ５３０によって走査される。表示領域ＤＡＲ内の有機ＥＬパネルのデータ線が、データドライバ５２０によって駆動される。
【００８２】
表示コントローラ５４０の表示メモリ３０の記憶領域は、第１及び第２の記憶領域ＭＡＲ１、ＭＡＲ２を有する。表示メモリ３０の第１の記憶領域ＭＡＲ１には、有機ＥＬパネルの表示領域ＤＡＲ内の第１の矩形領域ＳＡＲ１の表示データが記憶される。表示メモリ３０の第２の記憶領域ＭＡＲ２には、有機ＥＬパネルの表示領域ＤＡＲ内の第２の矩形領域ＳＡＲ２の表示データが記憶される。第１の矩形領域ＳＡＲ１内の各ドットの位置に対応した表示データが、第１の記憶領域ＭＡＲ１の各記憶位置に記憶されている。第２の矩形領域ＳＡＲ２内の各ドットの位置に対応した表示データが、第２の記憶領域ＭＡＲ２の各記憶位置に記憶されている。
【００８３】
第１の矩形領域ＳＡＲ１のうち第２の矩形領域ＳＡＲ２と非重複の領域のデータ線の供給タイミングでは、表示コントローラ５４０は、データドライバ５２０に対して、該領域に対応した第１の記憶領域ＭＡＲ１の表示データを供給する。表示コントローラ５４０は、この表示データを表示データＰＤＡとして出力する。
【００８４】
また第２の矩形領域ＳＡＲ２のうち第１の矩形領域ＳＡＲ１と非重複の領域のデータ線の供給タイミングでは、表示コントローラ５４０は、該領域に対応した第２の記憶領域ＭＡＲ２の表示データを供給する。表示コントローラ５４０は、この表示データを表示データＰＤＡとして出力する。
【００８５】
更に表示コントローラ５４０は、第１及び第２矩形領域ＳＡＲ１、ＳＡＲ２が重複する領域ＯＶＡＲのデータ線の供給タイミングでは、該領域に対応した第１及び第２の記憶領域ＭＡＲ１、ＭＡＲ２の表示データを合成した合成表示データを供給する。表示コントローラ５４０は、この合成表示データを表示データＰＤＡとして出力する。
【００８６】
図１２に、本実施形態の表示コントローラ５４０のデュアルラインドライブモードの説明図を示す。なお図１２において、図１１と同一部分には同一符号を付し、適宜説明を省略する。
【００８７】
例えば図８に示すように有機ＥＬパネルを構成する２つの有機ＥＬパネルのそれぞれを、１組の走査ドライバ及びデータドライバで駆動する場合に、表示コントローラ５４０はデュアルラインドライブモードで動作するように設定される。
【００８８】
従って、第１及び第２の表示領域ＤＡＲ１１、ＤＡＲ１２が、有機ＥＬパネルの走査線の並び方向に設けられる。第１の表示領域ＤＡＲ１１内の有機ＥＬパネルの走査線が、第１の走査ドライバ５３０１によって走査される。第１の表示領域ＤＡＲ１１内の有機ＥＬパネルのデータ線が、第１のデータドライバ５２０１によって駆動される。第２の表示領域ＤＡＲ１２内の有機ＥＬパネルの走査線が、第２の走査ドライバ５３０２によって走査される。第２の表示領域ＤＡＲ１２内の有機ＥＬパネルのデータ線が、第２のデータドライバ５２０２によって駆動される。
【００８９】
デュアルラインドライブモードでは、第１及び第２の表示領域ＤＡＲ１１、ＤＡＲ１２が同時に走査が開始される。そして表示コントローラ５４０は、第１のデータドライバ５２０１に対し、表示メモリ３０の第１の記憶領域ＭＡＲ１から読み出された表示データを供給する。表示コントローラ５４０は、この表示データを表示データＰＤＡとして出力する。
【００９０】
また表示コントローラ５４０は、第２のデータドライバ５２０２に対し、表示メモリ３０の第２の記憶領域ＭＡＲ２から読み出された表示データを供給する。表示コントローラ５４０は、この表示データを表示データＰＤＢとして出力する。
【００９１】
こうすることで、ノーマルモードでは、各矩形領域に対して設けられた表示データのみを用いて有機ＥＬパネルを駆動でき、デュアルラインドライブモードでは、高輝度を維持したまま、大きな画面サイズを有する有機ＥＬパネルを駆動できる。そして、このような有機ＥＬパネルに対し、簡素な構成で多様な画像表示を実現させることができる。
【００９２】
２．３  構成例
以下、上述した機能を実現する図７の表示コントローラ５４０の構成例について説明する。
【００９３】
図１３に、図７の設定レジスタ部５０の構成の概要を示す。
【００９４】
設定レジスタ部５０は、動作モード設定レジスタ２００、表示水平ドット数設定レジスタ２０２、表示ライン数設定レジスタ２０４、レイヤ１表示領域設定レジスタ２０６、レイヤ２表示領域設定レジスタ２０８を含むことができる。設定レジスタ部５０は、これらのすべてを含む必要はなく、その一部が省略されたものであってもよい。
【００９５】
動作モード設定レジスタ２００には、ノーマルモード（第１のモード）又はデュアルラインドライブモード（第２のモード）に対応した設定値がホスト５５０によって設定される。表示コントローラ５４０は、動作モード設定レジスタ２００の設定値に対応した動作モードで、上述のように動作するようになっている。設定レジスタ部５０は、動作モード設定レジスタ２００の設定値に対応したモード設定信号ＭＯＤＥを出力する。
【００９６】
表示水平ドット数設定レジスタ２０２には、図１１又は図１２に示す表示領域の水平方向のドット数に対応した設定値がホスト５５０によって設定される。設定レジスタ部５０は、表示水平ドット数設定レジスタ２０２の設定値に対応した表示水平ドット数設定信号ＤＮを出力する。
【００９７】
表示ライン数設定レジスタ２０４には、図１１又は図１２に示す表示領域の垂直方向のライン数に対応した設定値がホスト５５０によって設定される。設定レジスタ部５０は、表示ライン数設定レジスタ２０４の設定値に対応した表示ライン数設定信号ＬＮを出力する。
【００９８】
レイヤ１表示領域設定レジスタ２０６には、第１の表示領域としてレイヤ１表示領域を設定するための設定値がホスト５５０によって設定される。設定レジスタ部５０は、この設定値に対応した信号を出力する。本実施形態では、レイヤ１表示領域の対角線上の表示開始位置及び表示終了位置、表示メモリ３０の第１の記憶領域の読み出し先頭アドレスＬ１ＡＤＲが指定される。表示開始位置は、水平方向の表示開始座標ＳＡ１ｘ、垂直方向の表示開始座標ＳＡ１ｙがホスト５５０によって設定されることにより特定される。表示終了位置は、水平方向の表示終了座標ＳＥ１ｘ、垂直方向の表示終了座標ＳＥ１ｙがホスト５５０によって設定されることにより特定される。
【００９９】
レイヤ２表示領域設定レジスタ２０８には、第２の表示領域としてレイヤ２表示領域を設定するための設定値がホスト５５０によって設定される。設定レジスタ部５０は、この設定値に対応した信号を出力する。本実施形態では、レイヤ２表示領域の対角線上の表示開始位置及び表示終了位置、表示メモリ３０の第２の記憶領域の読み出し先頭アドレスＬ２ＡＤＲが指定される。表示開始位置は、水平方向の表示開始座標ＳＡ２ｘ、垂直方向の表示開始座標ＳＡ２ｙがホスト５５０によって設定されることにより特定される。表示終了位置は、水平方向の表示終了座標ＳＥ２ｘ、垂直方向の表示終了座標ＳＥ２ｙがホスト５５０によって設定されることにより特定される。
【０１００】
図１４に、図７のメモリコントローラ４２の構成例のブロック図を示す。
【０１０１】
メモリコントローラ４２は、表示メモリアドレス計算部２５０、表示メモリアクセス部２６０、タイミングコントロール部２７０を含む。
【０１０２】
表示メモリアドレス計算部２５０は、レイヤ１表示領域設定レジスタ２０６の設定値を用いて、表示メモリ３０の第１の記憶領域ＭＡＲ１内の相対アドレスを求める。また表示メモリアドレス計算部２５０は、レイヤ２表示領域設定レジスタ２０８の設定値を用いて、表示メモリ３０の第２の記憶領域ＭＡＲ２内の相対アドレスを求める。１ドット当たりの表示データのビット数、レイヤ１表示領域及びレイヤ２表示領域の各表示領域のサイズが既知であるため、表示メモリアドレス計算部２５０は、公知の構成で、表示開始位置及び表示終了位置に対応した第１、第２の記憶領域ＭＡＲ１、ＭＡＲ２の記憶位置を特定する相対アドレスを生成できる。
【０１０３】
表示メモリアクセス部２６０は、表示メモリ３０の第１及び第２の記憶領域ＭＡＲ１、ＭＡＲ２から表示データを読み出すための読み出しアドレスを生成する。より具体的には、表示メモリアクセス部２６０は、読み出し先頭アドレスＬ１ＡＤＲと、表示メモリアドレス計算部２５０で求められた第１の記憶領域ＭＡＲ１内の相対アドレスとを用いて、第１の記憶領域ＭＡＲ１から表示データを読み出すための読み出しアドレスＲＤＡＲ１を生成する。また表示メモリアクセス部２６０は、読み出し先頭アドレスＬ２ＡＤＲと、表示メモリアドレス計算部２５０で求められた第２の記憶領域ＭＡＲ２内の相対アドレスとを用いて、第２の記憶領域ＭＡＲ２から表示データを読み出すための読み出しアドレスＲＤＡＲ２を生成する。
【０１０４】
表示メモリアクセス部２６０は、タイミングコントロール部２７０からの制御タイミングに基づいて、表示メモリ３０に対して読み出し要求ＲＤＲＱ１、ＲＤＲＱ２及び読み出しアドレスＲＤＡＲ１、ＲＤＡＲ２を出力し、表示メモリ３０からの読み出し承認ＲＤＡＣＫ１、ＲＤＡＣＫ２に基づいて読み出しアドレスＲＤＡＲ１、ＲＤＡＲ２を更新する。
【０１０５】
タイミングコントロール部２７０は、上述の制御タイミングとして、第１の表示領域の表示タイミングであることを示す第１の表示領域指定信号Ｌ１ＶＩＥＷと第２の表示領域の表示タイミングであることを示す第２の表示領域指定信号Ｌ２ＶＩＥＷとを生成する。第１及び第２の表示領域指定信号Ｌ１ＶＩＥＷ、Ｌ２ＶＩＥＷの両方が同時に指定するタイミングが、第１及び第２の表示領域が重複する領域の表示タイミングとなる。
【０１０６】
図１５に、図１４のタイミングコントロール部２７０の構成例のブロック図を示す。
【０１０７】
タイミングコントロール部２７０は、レイヤ１表示領域指定部３００と、レイヤ２表示領域指定部３２０とを含む。レイヤ２表示領域指定部３２０の構成は、レイヤ１表示領域指定部３００の構成と同様であるため、以下ではレイヤ１表示領域指定部３００について説明し、レイヤ２表示領域指定部３２０の説明を省略する。
【０１０８】
レイヤ１表示領域指定部３００は、ラインカウンタ３０２、ピクセルカウンタ３０４、マグニチュードコンパレータ３０６、３０８、３１０、３１２を含む。ラインカウンタ３０２及びピクセルカウンタ３０４のカウント値は、それぞれ垂直同期信号ＹＤがアクティブになると初期化される。
【０１０９】
ラインカウンタ３０２は、１垂直走査期間の開始タイミング以降に走査される走査線の数をカウントする。より具体的には、ラインカウンタ３０２は、水平同期信号ＬＰに同期してそのカウント値をカウンタアップする。ラインカウンタ３０２は、表示ライン数設定信号ＬＮで指定されたライン数までカウントアップし、その後、カウント値が初期化される。
【０１１０】
ピクセルカウンタ３０４は、１水平走査期間の開始タイミング以降の水平方向のピクセル数をカウントする。より具体的には、ピクセルカウンタ３０４は、ドットクロックＤＣＬＫに同期してそのカウント値をカウンタアップする。ピクセルカウンタ３０４は、表示水平ドット数設定信号ＤＮで指定されたドット数に対応したピクセル数までカウントアップし、その後、カウント値が初期化される。
【０１１１】
マグニチュードコンパレータ３０６は、ラインカウンタ３０２のカウント値と垂直方向の表示開始座標ＳＡ１ｙとを比較し、ラインカウンタ３０２のカウント値が垂直方向の表示開始座標ＳＡ１ｙ以上のときに、その出力をアクティブにする。
【０１１２】
マグニチュードコンパレータ３０８は、ラインカウンタ３０２のカウント値と垂直方向の表示終了座標ＳＥ１ｙとを比較し、ラインカウンタ３０２のカウント値が垂直方向の表示終了座標ＳＥ１ｙ以上のときに、その出力をアクティブにする。
【０１１３】
従って、マグニチュードコンパレータ３０６の出力がアクティブ、且つマグニチュードコンパレータ３０８の出力が非アクティブのとき、レイヤ１表示領域の垂直方向の走査タイミングとなる。論理回路３１６の出力は、マグニチュードコンパレータ３０６の出力がアクティブ、且つマグニチュードコンパレータ３０８の出力が非アクティブのとき、アクティブになる。
【０１１４】
マグニチュードコンパレータ３１０は、ピクセルカウンタ３０４のカウント値と水平方向の表示開始座標ＳＡ１ｘとを比較し、ピクセルカウンタ３０４のカウント値が水平方向の表示開始座標ＳＡ１ｘ以上のときに、その出力をアクティブにする。
【０１１５】
マグニチュードコンパレータ３１２は、ピクセルカウンタ３０４のカウント値と水平方向の表示終了座標ＳＥ１ｘとを比較し、ピクセルカウンタ３０４のカウント値が水平方向の表示終了座標ＳＥ１ｘ以上のときに、その出力をアクティブにする。
【０１１６】
従って、マグニチュードコンパレータ３１０の出力がアクティブ、且つマグニチュードコンパレータ３１２の出力が非アクティブのとき、レイヤ１表示領域の水平方向の走査タイミングとなる。論理回路３１８の出力は、マグニチュードコンパレータ３１０の出力がアクティブ、且つマグニチュードコンパレータ３１２の出力が非アクティブのとき、アクティブになる。
【０１１７】
第１の表示領域指定信号Ｌ１ＶＩＥＷは、論理回路３１６、３１８の出力の論理積演算結果である。
【０１１８】
第２の表示領域指定信号Ｌ２ＶＩＥＷもまた、上述のレイヤ１表示領域指定部３００の説明において、ＳＡ１ｙをＳＡ２ｙ、ＳＥ１ｙをＳＥ２ｙ、ＳＡ１ｘをＳＡ２ｘ、ＳＥ１ｘをＳＥ２ｘに置き換えることで生成できる。
【０１１９】
図１４における表示メモリアクセス部２６０は、このようにタイミングコントロール部２７０によって生成された第１及び第２の表示領域指定信号Ｌ１ＶＩＥＷ、Ｌ２ＶＩＥＷにより指定された走査タイミングで、表示メモリ３０に対する読み出しアクセスを行う。
【０１２０】
図１６に、図７のドライバ信号生成部２２の構成の概要を示す。なお図１６に示す構成の一部を省略しても良い。
【０１２１】
ドライバ信号生成部２２は、ＧＣＬＫ生成部（階調クロック生成部）３５０、表示制御信号生成部３６０、表示データ供給処理部３７０を含む。
【０１２２】
ＧＣＬＫ生成部３５０は、階調パルス幅設定レジスタ３５２の設定値に基づいて、複数の階調パルスの各階調パルスの各エッジ（立ち上がりタイミング又は立ち下がりタイミング）が設定された階調クロックＧＣＬＫを生成する。階調パルス幅設定レジスタ３５２もまた、設定レジスタ部５０に含まれ、ホスト５５０が階調パルス幅設定レジスタ３５２にアクセスして設定値を設定できるようになっている。ＧＣＬＫ生成部３５０は、例えばカウンタを有し、階調パルス幅設定レジスタ３５２の設定値とカウンタのカウント値を比較し、その比較結果に基づいてパルスを発生させることで、各階調パルスのエッジが階調パルス幅設定レジスタ３５２により設定される複数の階調パルスを有する階調クロックＧＣＬＫを生成できる。
【０１２３】
表示制御信号生成部３６０は、ＤＣＬＫ設定レジスタ３６２の設定値に対応した周波数のドットクロックＤＣＬＫを生成する。ＤＣＬＫ設定レジスタ３６２もまた、設定レジスタ部５０に含まれ、ホスト５５０がＤＣＬＫ設定レジスタ３６２にアクセスして設定値を設定できるようになっている。
【０１２４】
また表示制御信号生成部３６０は、ＹＤ設定レジスタ３６４の設定値に対応した周期の垂直同期信号ＹＤを生成する。ＹＤ設定レジスタ３６４もまた、設定レジスタ部５０に含まれ、ホスト５５０が、ＹＤ設定レジスタ３６４にアクセスして設定値を設定できるようになっている。
【０１２５】
また表示制御信号生成部３６０は、ＬＰ設定レジスタ３６６の設定値に対応した周期の水平同期信号ＬＰを生成する。ＬＰ設定レジスタ３６６もまた、設定レジスタ部５０に含まれ、ホスト５５０が、ＬＰ設定レジスタ３６６にアクセスして設定値を設定できるようになっている。
【０１２６】
更に表示制御信号生成部３６０は、ＤＩＳ設定レジスタ３６８の設定値に対応したタイミングでアクティブとなるディスチャージ信号ＤＩＳを生成する。ＤＩＳ設定レジスタ３６８もまた、設定レジスタ部５０に含まれ、ホスト５５０が、ＤＩＳ設定レジスタ３６８にアクセスして設定値を設定できるようになっている。
【０１２７】
表示制御信号生成部３６０は、例えばカウンタを有し、各設定レジスタの設定値とカウンタのカウント値を比較し、その比較結果に基づいて、上記の各表示制御信号を生成できる。
【０１２８】
表示データ供給処理部３７０は、第１及び第２の表示データ出力部３７２、３７４を含む。第１の表示データ出力部３７２は、有機ＥＬパネルの走査線の並び方向に設けられた第１及び第２の表示領域のうち第１の表示領域のデータ線を駆動する第１のデータドライバに対し、表示メモリの前記第１の記憶領域から読み出された表示データを供給できるようになっている。第２の表示データ出力部３７４は、第２の表示領域のデータ線を駆動する第２のデータドライバに対し、表示メモリの第２の記憶領域から読み出された表示データを供給できるようになっている。
【０１２９】
図１７に、図１６の表示データ供給処理部３７０の構成例のブロック図を示す。
【０１３０】
表示データ供給処理部３７０は、第１及び第２の表示データ出力部３７２、３７４の他に、表示データ出力処理部３７６、重ね合わせ処理部（広義には合成処理部）３７８を含むことができる。
【０１３１】
表示データ出力処理部３７６は、表示メモリ３０からの表示データに対してリタイミング処理を行い、リタイミング処理後の表示データを重ね合わせ処理部３７８、第１及び第２の表示データ出力部３７２、３７４に出力する。
【０１３２】
重ね合わせ処理部３７８は、第１及び第２の表示領域が重複する領域の表示データを合成表示データとして生成する。より具体的には、重ね合わせ処理部３７８は、第１の表示領域の表示データと第２の表示領域の表示データとを重ね合わせる処理を行う。この処理としては、例えば第１の表示領域の表示データを優先して選択したり、逆に第２の表示領域の表示データを優先して選択したり、第１及び第２の表示領域の表示データを論理和演算、論理積演算、排他的論理和演算、又は排他的論理和否定演算した結果を出力したり、第１及び第２の表示領域の表示データの一方にブレンド値α（０≦α≦１、αは実数）を乗算し、他方に（１−α）を乗算して両者を加算するαブレンド処理等がある。
【０１３３】
このような重ね合わせ処理後の合成表示データが、第１及び第２の表示データ出力部３７２、３７４のうち第１の表示データ出力部３７２に出力されるようになっている。
【０１３４】
図１８に、図１７の第１及び第２の表示データ出力部３７２、３７４の構成例のブロック図を示す。図１８において、図１７と同一部分には同一符号を付し、適宜説明を省略する。
【０１３５】
第１の表示データ出力部３７２は、選択処理回路ＳＰ、セレクタＳＥＬ１、ＳＥＬ２を含む。選択処理回路ＳＰには、ドットクロックＤＣＬＫに同期してドット単位で、第１の表示領域の表示データＤＡ、第２の表示領域の表示データＤＢ、合成表示データＤＭｉｘが入力される。また設定レジスタ部５０には、有機ＥＬパネルの表示領域のうち第１又は第２の表示領域外の表示領域の色を背景色として指定するための背景表示データ設定レジスタ（図示せず）を含み、ホスト５５０が背景表示データ設定レジスタに設定した背景色に対応した表示データＢＤが選択処理回路ＳＰに入力されるようになっている。
【０１３６】
選択処理回路ＳＰは、第１及び第２の表示領域指定信号Ｌ１ＶＩＥＷ、Ｌ２ＶＩＥＷに基づいて、第１の表示データ出力部３７２から出力される表示データＰＤＡの選択処理を行う。
【０１３７】
図１９に、図１８の選択処理回路ＳＰの動作例の真理値表を示す。
【０１３８】
第１及び第２の表示領域指定信号Ｌ１ＶＩＥＷ、Ｌ２ＶＩＥＷが非アクティブのとき、選択処理回路ＳＰは、図示しない背景表示データ設定レジスタに設定した背景色に対応した表示データＢＤを出力する。
【０１３９】
第１の表示領域指定信号Ｌ１ＶＩＥＷが非アクティブ、且つ第２の表示領域指定信号Ｌ２ＶＩＥＷがアクティブのとき、選択処理回路ＳＰは、第２の表示領域の表示データＤＢを出力する。
【０１４０】
第１の表示領域指定信号Ｌ１ＶＩＥＷがアクティブ、且つ第２の表示領域指定信号Ｌ２ＶＩＥＷが非アクティブのとき、選択処理回路ＳＰは、第１の表示領域の表示データＤＡを出力する。
【０１４１】
第１及び第２の表示領域指定信号Ｌ１ＶＩＥＷ、Ｌ２ＶＩＥＷがアクティブのとき、選択処理回路ＳＰは、合成表示データＤＭｉｘを出力する。
【０１４２】
図１８において、セレクタＳＥＬ１は、第１の表示領域指定信号Ｌ１ＶＩＥＷがアクティブのとき第１の表示領域の表示データＤＡを出力し、第１の表示領域指定信号Ｌ１ＶＩＥＷが非アクティブのとき背景色の表示データＢＤを出力する。セレクタＳＥＬ２は、モード設定信号ＭＯＤＥがアクティブのときセレクタＳＥＬ１の出力を選択し、モード設定信号ＭＯＤＥが非アクティブのとき、選択処理回路ＳＰの出力を選択する。このようにセレクタＳＥＬ２は、第１の記憶領域から読み出された表示データ、第２の記憶領域から読み出された表示データ、及び合成表示データが混在したデータを出力できる。
【０１４３】
第２の表示データ出力部３７４は、セレクタＳＥＬ３を含む。セレクタＳＥＬ３は、モード設定信号ＭＯＤＥがアクティブ且つ第２の表示領域指定信号Ｌ２ＶＩＥＷがアクティブのとき、第２の表示領域の表示データＤＢを出力し、それ以外のとき、図示しない背景表示データ設定レジスタに設定した背景色に対応した表示データＢＤを出力する。このようにセレクタＳＥＬ３は、第２の記憶領域から読み出された表示データ、背景色の表示データが混在したデータを出力できる。
【０１４４】
このようにして選択されたデータを、第１及び第２の表示データ出力部３７２、３７４は、それぞれドットクロックＤＣＬＫに同期して順次データドライバに対して出力する。
【０１４５】
なお本実施形態の構成に限定されるものではなく、表示パネルの走査タイミングに応じて、第１の記憶領域から読み出された表示データ、第２の記憶領域から読み出された表示データ及び合成表示データのうち少なくとも２つが混在したデータを、第１及び第２の表示データ出力部３７２、３７４の１つを介して出力できればよい。
【０１４６】
このように、第１及び第２の矩形領域が重複する領域の表示データとして合成表示データを第１及び第２の表示データ出力部３７２、３７４の１つを介して出力できる。そして、合成処理後の表示データを生成した後、表示パネルの走査タイミングに応じて、第１又は第２の記憶領域から読み出された表示データ、及び合成表示データが混在したデータを、第１及び第２の表示データ出力部３７２、３７４の１つを介して出力できる。
【０１４７】
以上のように、走査線の並び方向に設けられた第１及び第２の表示領域のデータ線を駆動する第１及び第２のデータドライバに対し、それぞれ別個に表示データを供給できる。こうすることで、第１及び第２の表示領域の各表示領域の走査線数が少ない場合であっても、それぞれ別個に走査させ、各表示領域内にウィンドウ表示をさせたり、或いは表示領域をまたぐ１つの画像を表示させることができる。従って、走査線数に制限のある１つのパネルを複数用いて、高輝度を維持したまま、大きな画面サイズのパネルとして画像を表示させることができるようになる。
【０１４８】
特に２つのパネルを用いて１つの画像を表示させる場合、両パネルの駆動タイミングのずれが画像の乱れとして顕著となる。従って、第１及び第２の表示データ出力部３７２、３７４が図８に示すような表示システムを駆動するドライバに対して別個に表示データを供給する一方、垂直同期信号ＹＤ、水平同期信号ＬＰ及びドットクロックＤＣＬＫを共通に供給することで、走査線数に制限のあるパネルであっても、高輝度を維持したまま、大きな画面サイズのパネルを駆動できるようになる。
【０１４９】
また簡素な構成で、画質の劣化を防止して多様な画像表示を実現させることができるようになる。
【０１５０】
２．４  動作例
図２０に、本実施形態の表示コントローラ５４０によって行われるＰＷＭの動作例のタイミング図を示す。図２０では、階調クロックＧＣＬＫを用いてＰＷＭ信号を生成する第１のデータドライバ５２０１の動作例のタイミング図を示している。
【０１５１】
表示コントローラ５４０から垂直同期信号ＹＤのパルスが入力されると、１垂直走査期間が開始される。そして垂直同期信号ＹＤがＨレベルの期間に表示コントローラ５４０から水平同期信号ＬＰのパルスが入力されると、１水平走査期間が開始される。また表示コントローラ５４０からのディスチャージ信号ＤＩＳがＨレベルからＬレベルに変化するタイミングを基準タイミングとして、水平表示期間が開始される。水平表示期間は、次のディスチャージ信号ＤＩＳがＨレベルに変化するタイミングで終了する。
【０１５２】
水平表示期間では、表示コントローラ５４０が、ドットクロックＤＣＬＫを出力すると共に、該ドットクロックＤＣＬＫに同期して階調データを順次出力する。また、ＧＣＬＫ生成部３５０は、階調パルス幅設定レジスタ３５２の設定値に基づいて各エッジのタイミングが設定されたパルスを有する階調クロックＧＣＬＫを水平表示期間内に出力する。
【０１５３】
表示コントローラ５４０からの階調データをシフトレジスタ５２２に取り込んだデータドライバ５２０は、ディスチャージ信号ＤＩＳがＨレベルの期間内に、水平同期信号ＬＰにより１水平走査単位の階調データをラインラッチ５２４にラッチする。従って、データドライバ５２０は、表示コントローラ５４０からの階調データが供給された水平走査期間の次の水平走査期間で、該階調データに対応したＰＷＭ信号ＰＷＭＧを生成する。図２０では、階調データが「２」であるため、ＰＷＭ信号ＰＷＭＧのパルス幅は、ディスチャージ信号ＤＩＳの立ち下がりエッジから第２の階調パルスのエッジまでの期間となる。このように、階調クロックの階調パルス毎にその間隔を異ならせることができるため、きめ細かく設定可能な幅を有するＰＷＭ信号を生成することができる。
【０１５４】
またディスチャージ信号ＤＩＳによりブランキング期間が調整され水平表示期間を可変とし、該水平表示期間内で階調パルスの間隔を異ならせることができる。これにより、有機ＥＬパネルのサイズや有機ＥＬ素子の種類に応じて、ＰＷＭ信号のパルス幅を絶対値として設定できるため、所望の階調表現が容易となる。
【０１５５】
なお図２０では、各階調パルスの立ち上がりエッジで、基準タイミングと階調パルスとの間隔、又は各階調パルスの間隔が設定されるものとして説明したが、各階調パルスの立ち下がりで設定されるようにしてもよい。
【０１５６】
図２０では、第１のデータドライバ５２０１の動作例を示したが、第２のデータドライバ５２０２も同様である。
【０１５７】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の有機ＥＬパネルの駆動に適用されるものに限らず、液晶表示装置、プラズマディスプレイ装置の駆動に適用可能である。
【０１５８】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１５９】
【図１】表示システムの構成例のブロック図。
【図２】有機ＥＬ素子の構造の説明図。
【図３】図１のデータドライバの構成例のブロック図。
【図４】図１の走査ドライバの構成例のブロック図。
【図５】有機ＥＬ素子の電気的な等価回路の一例を示す図。
【図６】ディスチャージ動作を説明するための図。
【図７】本実施形態における表示コントローラの構成の概要のブロック図。
【図８】複数の走査ドライバを含む表示システムの構成例のブロック図。
【図９】図８の上側パネル及び下側パネルの関係を模式的に示す図。
【図１０】本実施形態の表示コントローラの動作例のタイミング図。
【図１１】本実施形態の表示コントローラのノーマルモードの説明図。
【図１２】本実施形態の表示コントローラのデュアルラインドライブモードの説明図。
【図１３】図７の設定レジスタ部の構成の概要を示す図。
【図１４】図７のメモリコントローラの構成例のブロック図。
【図１５】図１４のタイミングコントロール部の構成例のブロック図。
【図１６】図７のドライバ信号生成部の構成の概要を示す図。
【図１７】図１６の表示データ供給処理部の構成例のブロック図。
【図１８】図１７の第１及び第２の表示データ出力部の構成例のブロック図。
【図１９】図１８の選択処理回路の動作例の真理値表を示す図。
【図２０】本実施形態の表示コントローラによって行われるＰＷＭの動作例のタイミング図。
【符号の説明】
【０１６０】
１０  ホストＩ／Ｆ、  ２０  ドライバＩ／Ｆ、  ２２  ドライバ信号生成部、
３０  表示メモリ、  ４０  制御部、  ４２  メモリコントローラ、
５０  設定レジスタ部、  ５１０  有機ＥＬパネル、  ５１０１  上側パネル、
５１０２  下側パネル、  ５２０  データドライバ、
５２０１  第１のデータドライバ、  ５２０２  第２のデータドライバ、
５３０  走査ドライバ、  ５３０１  第１の走査ドライバ、
５３０２  第２の走査ドライバ、  ５４０  表示コントローラ、  ５５０  ホスト、
ＤＣＬＫ  ドットクロック、  ＤＮ  表示水平ドット数設定信号、
Ｌ１ＡＤＲ、Ｌ２ＡＤＲ  先頭アドレス、  ＬＮ  表示ライン数設定信号、
ＬＰ  水平同期信号、  ＭＡＲ１  第１の記憶領域、  ＭＡＲ２  第２の記憶領域、
ＯＶＡＲ  重複領域、  ＰＤＡ、ＰＤＢ  表示データ、
ＳＡ１ｘ、ＳＡ２ｘ  水平方向の表示開始座標、
ＳＡ１ｙ、ＳＡ２ｙ  垂直方向の表示開始座標、  ＳＡＲ１  第１の矩形領域、
ＳＡＲ２  第２の矩形領域、  ＳＥ１ｘ、ＳＥ２ｘ  水平方向の表示終了座標、
ＳＥ１ｙ、ＳＥ２ｙ  垂直方向の表示終了座標、  ＹＤ  垂直同期信号
【図１】
2006317535.tif 000003
【図２】
2006317535.tif 000004
【図３】
2006317535.tif 000005
【図４】
2006317535.tif 000006
【図５】
2006317535.tif 000007
【図６】
2006317535.tif 000008
【図７】
2006317535.tif 000009
【図８】
2006317535.tif 000010
【図９】
2006317535.tif 000011
【図１０】
2006317535.tif 000012
【図１１】
2006317535.tif 000013
【図１２】
2006317535.tif 000014
【図１３】
2006317535.tif 000015
【図１４】
2006317535.tif 000016
【図１５】
2006317535.tif 000017
【図１６】
2006317535.tif 000018
【図１７】
2006317535.tif 000019
【図１８】
2006317535.tif 000020
【図１９】
2006317535.tif 000021
【図２０】
2006317535.tif 000022