(57)【要約】【課題】  相関二重サンプリング回路における入力信号のオフセットをキャンセルする。【解決手段】  入力と出力を有するアンプ１６と、入力信号を受ける入力端と、第１および第２の時間位相において入力端に接続される入力キャパシタ１１と、第２の時間位相においてアンプ出力に接続される帰還キャパシタ１８と、第２の位相時間において、入力キャパシタと帰還キャパシタとが接続されるノードとアンプ入力との間に接続されるオフセットキャンセルレベルを保持するキャパシタ１５と、第１の時間位相において、オフセットキャンセルレベルを保持するキャパシタに第１の参照レベルを入力する手段とを有し、オフセットレベルを保持するキャパシタに参照電圧を供給し、この参照電圧を回路利得とともに変動させ、回路利得を可変させても入力信号のオフセットをキャンセルする。【選択図】図１
2006303601.tif 000002
【特許請求の範囲】
【請求項１】
相関二重サンプリング回路において、
アンプと、
入力信号を受ける入力端と、第１および第２の時間位相において前記アンプの入力に接続される入力キャパシタと、
前記第２の時間位相において前記アンプの出力に接続される帰還キャパシタと、
前記第２の位相時間において、前記入力キャパシタと前記帰還キャパシタとが接続されるノードと前記アンプの入力との間に接続されるオフセットキャンセルレベルを保持するキャパシタと、
前記第１の時間位相において、前記オフセットキャンセルレベルを保持するキャパシタに第１の参照レベルを入力する手段と
を有する
相関二重サンプリング回路。
【請求項２】
前記の参照レベルを入力する手段は、前記第１の時間位相において前記帰還キャパシタに前記第１の参照レベルを入力する
請求項１記載の相関二重サンプリング回路。
【請求項３】
前記相関二重サンプリング回路はさらに前記第１の時間位相において前記帰還キャパシタに第２の参照レベルを入力する手段を有する
請求項１記載の相関二重サンプリング回路。
【請求項４】
前記第１の参照レベルと前記第２の参照レベルは互いに相殺するように変動するようにする
請求項３記載の相関二重サンプリング回路。
【請求項５】
前記相関二重サンプリング回路の利得は前記入力キャパシタと前記帰還キャパシタの少なくとも一方に値を変化させるようにする
請求項１記載の相関二重サンプリング回路。
【請求項６】
固体撮像素子から出力された画像信号が供給され、該画像信号を相関二重サンプリング回路に供給し、該画像信号のオフセットをキャンセルした出力信号をフィードバック回路に供給して基準値を用いて演算し、帰還して前記入力信号の黒レベルの誤差を補正する固体撮像装置であって、
前記相関二重サンプリング回路は、
アンプと、
前記画像信号を受ける入力端と、第１および第２の時間位相において前記アンプの入力に接続される入力キャパシタと、
前記第２の時間位相において前記アンプの出力に接続される帰還キャパシタと、
前記第２の位相時間において、前記入力キャパシタと前記帰還キャパシタとが接続されるノードと前記アンプの入力との間に接続されるオフセットキャンセルレベルを保持するキャパシタと、
前記第１の時間位相において、前記オフセットキャンセルレベルを保持するキャパシタに第１の参照レベルを入力する手段と
を有する
固体撮像装置。
【請求項７】
前記の参照レベルを入力する手段は、前記第１の時間位相において前記帰還キャパシタに前記第１の参照レベルを入力する
請求項６記載の固体撮像装置。
【請求項８】
前記相関二重サンプリング回路はさらに前記第１の時間位相において前記帰還キャパシタに第２の参照レベルを入力する手段を有する
請求項６記載の固体撮像装置。
【請求項９】
前記第１の参照レベルと前記第２の参照レベルは互いに相殺するように変動するようにする
請求項８記載の固体撮像装置。
【請求項１０】
前記相関二重サンプリング回路の利得は前記入力キャパシタと前記帰還キャパシタの少なくとも一方の値を変化させるようにする
請求項６記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば相関二重サンプリング回路およびこれを用いた固体撮像装置に関し、オフセットキャンセルレベルを保持するキャパシタを設け、回路利得を可変した場合でも利得によらず安定した入力信号オフセットのキャンセルを行う。
【背景技術】
【０００２】
図７に特許文献２に示された従来例のＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ  Ｃｉｒｃｕｉｔ；相関二重サンプリング）回路１５０を示す。
このＣＤＳ回路１５０はＳＷ（スイッチ）を切り換え、異なる動作モードをするように設定されている。
【０００３】
サンプリング動作を行うサンプリングモード（リセット）期間、利得１の帰還がかかり、ボルテージフォロアとなっている。このリセット期間（ｑ１）、入力信号と参照レベル（Ｖｒｅｆ）がサンプリングされる。
アンプとホールド動作を行うアンプ、ホールドモード（ｑ２）期間、出力端子Ｔｏｕｔの信号Ｖｏは、
［数１］
Ｖｏ＝Ｃｓ／Ｃｆｂ（Ｖ１−Ｖ２）＋Ｖｒｅｆ        ・・・（１）
と表される。
ここで、Ｖ１，Ｖ２はそれぞれ第1および第２時間位相（ｑ１期間、ｑ２期間）のＣＣＤからの入力信号レベルである。
【０００４】
しかしながら、式（１）において、（Ｖ１−Ｖ２）はＯＰ  ＡＭＰ１５２の利得の係数Ｃｓ／Ｃｆｂ倍されているが、参照電源から供給される参照レベルＶｒｅｆは利得倍されていない。すなわち、Ｖ１とＶ２は利得と関係あるが、Ｖｒｅｆは利得が変わっても変化しない。
したがって、サンプリング（入力）キャパシタ１５１、帰還キャパシタ１５４の少なくともどちらかを可変させてこの回路の利得を制御し、かつ参照電源の参照レベルＶｒｅｆを可変させてＣＣＤオフセットをキャンセルする場合、参照電源から供給される参照レベルＶｒｅｆを回路利得に合わせて大きく変化させなくてはならず、安定性を求める上で不利である。
【特許文献１】ＵＳＰ６，４３３，６３２号公報
【特許文献２】特開２００１−２８７１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
相関二重サンプリング回路を用いたイメージセンサ信号処理回路などでは、回路利得が可変の場合でも、参照レベルＶｒｅｆを変化させることなく、オフセットキャンセル状態を維持する。
また、イメージセンサ信号処理回路の動作を高速化かつ安定させる。
【課題を解決するための手段】
【０００６】
本発明の相関二重サンプリング回路は、相関二重サンプリング回路において、アンプと、画像信号を受ける入力端と、第１および第２の時間位相において前記アンプの入力に接続される入力キャパシタと、前記第２の時間位相において前記アンプの出力に接続される帰還キャパシタと、前記第２の位相時間において、前記入力キャパシタと前記帰還キャパシタとが接続されるノードと前記アンプの入力との間に接続されるオフセットキャンセルレベルを保持するキャパシタと、前記第１の時間位相において、前記オフセットキャンセルレベルを保持するキャパシタに第１の参照レベルを入力する手段とを有する。
本発明の固体撮像装置は、固体撮像素子から出力された画像信号が供給され、該画像信号を相関二重サンプリング回路に供給し、該入力信号のオフセットをキャンセルした出力信号をフィードバック回路に供給して基準値を用いて演算し、帰還して前記入力信号の黒レベルの誤差を補正する固体撮像装置であって、前記相関二重サンプリング回路は、アンプと、前記画像信号を受ける入力端と、第１および第２の時間位相において前記アンプの入力に接続される入力キャパシタと、前記第２の時間位相において前記アンプの出力に接続される帰還キャパシタと、前記第２の位相時間において、前記入力キャパシタと前記帰還キャパシタとが接続されるノードと前記アンプの入力との間に接続されるオフセットキャンセルレベルを保持するキャパシタと、前記第１の時間位相において、前記オフセットキャンセルレベルを保持するキャパシタに第１の参照レベルを入力する手段とを有する。
【発明の効果】
【０００７】
本発明の相関二重サンプリング回路では、イメージセンサ信号と参照レベルＶｒｅｆとに相等しい利得係数が乗じられる。
そのため、本発明による相関二重サンプリング回路を用いたイメージセンサ信号処理回路では、回路利得を可変した場合でも、理想的には参照レベルＶｒｅｆを変化させることなく、オフセットキャンセル状態を維持することでき、またイメージセンサ信号処理回路の動作を高速化かつ安定させることができる。
更に、理想的には、参照レベル電源から帰還キャパシタの電荷の移動をゼロにする構成も可能であり、低消費電力かつ良好な特性を実現することができる。
【発明を実施するための最良の形態】
【０００８】
図１に本発明の実施形態例である相関二重サンプリング回路１０を示す。
相関二重サンプリング回路１０は、入力キャパシタＣ１（１１）、オフセットキャンセルレベルを保持するキャパシタＣ３（１５）、帰還キャパシタＣ２（１８）、ＯＰ  ＡＭＰ１６、ＳＷ１２，ＳＷ１３，１４，１７で構成されている。
入力キャパシタ１１は入力端子ＴｉｎとノードＮ１間に接続され、ノードＮ１とＧＮＤ（グランド）間にＳＷ１３が接続され、またこのノードＮ１はＳＷ１２の一方の端子に接続されている。ＳＷ１２の他方の端子はノードＮ２に接続され、このノードＮ２はＳＷ１４の一方の端子、キャパシタＣ３（１５）の一方の端子と帰還キャパシタＣ２（１８）の一方の端子に接続されている。
キャパシタ１５の他方の端子はＯＰ  ＡＭＰ１６の反転入力端子とＳＷ１７の一方の端子に接続されている。ＳＷ１７の他方の端子はＯＰ  ＡＭＰ１６の出力端子Ｔｏｕｔと帰還キャパシタ１８の他方の端子に接続され、ＯＰ  ＡＭＰ１６の非反転入力端子はＧＮＤに接続されている。
【０００９】
ＳＷ１３，１４，１７は制御パルスφ１（または第１の時間位相とも称する）に同期してＯＮ／ＯＦＦ動作し、またＳＷ１２は制御パルスφ２（または第２の時間位相とも称する）に同期してＯＮ／ＯＦＦ動作するが、その制御パルスは逆相でかつタイミングがずれていて、その詳細な波形とそのタイミングは図２に示す。
サンプル（リセット）時である第１の時間位相時、ＳＷ１３，１４，１７はＯＮしてショートとし、このときＳＷ１２はＯＦＦでオープン状態に設定する。一方アンプモード（ホールド）時である第２の時間位相時、ＳＷ１３，１４，１７はＯＦＦでオープン状態にし、そのときＳＷ１２はＯＮでショート状態としている。
またＳＷ１４の一方の端子にはたとえば参照電源から参照レベル（Ｖｒｅｆ）が供給され、制御パルスφ１に同期してノードＮ２に供給される。
【００１０】
つぎに相関二重サンプリング回路１０の動作について、図２のタイミングチャートを用いて説明する。
サンプリングモードの第１の時間位相φ１、すなわちφ１の電圧レベルが時刻ｔ０〜ｔ１、時刻ｔ４〜ｔ５などの期間は“Ｈ”（ハイ）レベルであるのでＳＷ１３，１４，１７がＯＮし、ショート状態に設定される。このときφ２の電圧レベルは“Ｌ”（ロー）レベルであるので、ＳＷ１２はＯＦＦし、オープン状態となる。この期間、図２（Ａ）に示すＣＣＤなどのイメージセンサ信号のリセットレベルＶ１が入力キャパシタＣ１（１１）でサンプリングされる。また、ＳＷ１４がショートしているので、参照レベルＶｒｅｆが帰還キャパシタＣ２（１８）およびオフセットキャンセルレベル保持用のキャパシタＣ３（１５）でサンプリングされる。オペアンプ（ＯＰ  ＡＭＰ）１６の出力端子Ｔｏｕｔは反転入力端子接続され、利得１の帰還増幅回路を構成している。また非反転入力端子が接地されているので、反転入力端子も非反転有力端子と電位が等しくなり仮想接地される。この信号接地レベルをＯＰ  ＡＭＰ１６でバッファし帰還キャパシタＣ２およびキャパシタＣ３に供給している。
【００１１】
一方、アンプ、ホールドモードの第２の時間位相φ２すなわち、時刻ｔ２〜ｔ３、時刻ｔ６〜ｔ７などの期間、φ２の電圧が“Ｈ”レベルで（図２（Ｃ））、φ１の電圧が“Ｌ”レベル（図２（Ｂ））である。
このとき、φ２の電圧が“Ｈ”レベルであるからＳＷ１２はＯＮ状態になり、ショートされる。一方φ１の電圧は“Ｌ”レベルであるので、ＳＷ１３，１４，１７はＯＦＦになりオープン状態となる。
このＳＷの接続状態において、ＣＣＤなどのイメージセンサ信号の輝度レベルＶ２が入力される（図２（Ａ））。ＳＷ１３，１４，１７がＯＦＦでＳＷ１２がＯＮ状態であるので、キャパシタＣ１（１１），Ｃ２（１５）がＯＰ  ＡＭＰ１６に接続され、その結果帰還増幅回路を形成し、下記の伝達関数を実現する。
［数２］
Ｖｏ＝Ｃ１／Ｃ２＊（Ｖ１−Ｖ２＋Ｖｒｅｆ）        ・・・（２）
ここで＊印は乗算記号を表す。
【００１２】
式（２）から、リセットレベルＶ１と輝度レベルＶ２の差がＯＰ  ＡＭＰ１６の回路利得Ｃ１／Ｃ２で増幅される。これにより、従来技術と同様、イメージセンサの低周波雑音を除去することができる。
さらに、参照電源から供給される参照レベルＶｒｅｆも同様にＯＰ  ＡＭＰ１６の回路利得Ｃ１／Ｃ２で増幅されていることを示している。
このことから、リセットレベルＶ１と輝度レベルＶ２と参照電源から供給される参照レベルＶｒｅｆが同時にＯＰ  ＡＭＰ１６の利得Ｃ１／Ｃ２倍され、ゲイン（利得）を可変した場合、参照レベルＶｒｅｆがリセットレベルＶ１と輝度レベルＶ２の差と同様に同じ利得倍されて、追従している。したがって、利得を可変した場合でも、その都度参照レベルＶｒｅｆの参照（電圧）レベルを利得変化分調整する必要がなく、またこれに伴う調整回路も不要となる。
なお、入力キャパシタＣ１と帰還キャパシタＣ２の少なくともどちらか一方の値を可変とすることで、ＯＰ  ＡＭＰ１６の回路利得の可変制御が可能となる。
【００１３】
図３に本発明の相関二重サンプリング回路３０の他の実施形態例を示す。この相関二重サンプリング回路３０と図１に示した相関二重サンプリング回路１０との相違点は、第１の時間位相φ１における帰還キャパシタＣ２（３８）およびオフセットキャンセルレベル保持用のキャパシタＣ３（３５）の接地レベルが、オペアンプＯＰ  ＡＭＰ３６によるバッファを介さずに直接、信号接地により与えられることである。
【００１４】
つぎに。図３に示した相関二重サンプリング回路３０の回路構成とその動作について述べる。
相関二重サンプリング回路３０は、入力キャパシタＣ１（３１）、オフセットキャンセルレベル保持用のキャパシタＣ３（３５）、帰還キャパシタＣ２（３８）、ＯＰ  ＡＭＰ３６、ＳＷ３２，ＳＷ３３，３４とＳＷ３７，３９，４０で構成されている。このＳＷ３７，３９，４０の接続構成が図１の回路構成と異なっている。
入力キャパシタ３１は入力端子ＴｉｎとノードＮ１間に接続され、ノードＮ１とＧＮＤ（グランド）間にＳＷ３３が接続され、またこのノードＮ１はＳＷ３２の一方の端子に接続されている。ＳＷ３２の他方の端子はノードＮ２に接続され、このノードＮ２はＳＷ３４の一方の端子、キャパシタＣ３（３５）の一方の端子と帰還キャパシタＣ２（３８）の一方の端子に接続されている。
キャパシタ３５の他方の端子はＯＰ  ＡＭＰ３６の反転入力端子とＳＷ３７の一方の端子に接続されている。ＳＷ３７の他方の端子はＯＰ  ＡＭＰ１６の非反転入力端子とＧＮＤに接続されている。帰還キャパシタ３８の他方の端子はＳＷ３９とＳＷ４０の一方の端子に接続され、ＳＷ３９の他方の端子はＧＮＤに、またＳＷ４０の他方の端子はＯＰ  ＡＭＰ３６の出力端子Ｔｏｕｔにそれぞれ接続されている。
【００１５】
ＳＷ３３，３４，３７，３９は制御パルスφ１（第１の時間位相）に同期してＯＮ／ＯＦＦ動作し、またＳＷ３２，４０は制御パルスφ２（第２の時間位相）に同期してＯＮ／ＯＦＦ動作する。
サンプル（リセット）時ＳＷ３３，３４，３７はＯＮにしてショートにし、このときＳＷ３２，４０はＯＦＦでオープン状態に設定する。一方アンプ、ホールドモード時、ＳＷ３３，３４，３７はＯＦＦでオープン状態にし、そのときＳＷ３２、４０はＯＮでショート状態としている。
またＳＷ３４の一方の端子にはたとえば参照電源から参照レベル（Ｖｒｅｆ）が供給され、制御パルスφ１に同期してノードＮ２に供給され、帰還キャパシタＣ２（３８）とオフセットキャンセルレベル保持用のキャパシタＣ３（３５）にサンプリングされる。
【００１６】
つぎに、相関二重サンプリング回路３０の動作について説明する。だだし、この回路動作は図１と基本的に同じであるので、詳細な説明は省略する。
サンプリングモードの第１の時間位相φ１では、ＳＷ３３，３４，３７，３９がＯＮし、ショート状態に設定される。このときφ２の電圧レベルはφ１の電圧と逆相になっているので、ＳＷ３２，４０はＯＦＦし、オープン状態となる。この期間、たとえばイメージセンサ信号のリセットレベルＶ１が入力キャパシタＣ１（３１）にサンプリングされる。また、ＳＷ３４がショートしているので、参照レベル（電圧）Ｖｒｅｆが帰還キャパシタＣ２（３８）およびオフセットキャンセルレベル保持用のキャパシタＣ３（３５）にサンプリングされる。
このとき、帰還キャパシタＣ２（３８）とオフセットキャンセルレベル保持用のキャパシタＣ３（３５）の他方の端子はＧＮＤに接地されている。さらに、ＯＰ  ＡＭＰ３６の反転入力端子と非反転入力端子も同時にＧＮＤに接地されている。
【００１７】
一方、アンプ、ホールドモードの第２の時間位相φ２の期間、ＳＷ３２，４０はＯＮ状態になり、ショートされる。一方同期間、ＳＷ３３，３４，３７，３９はＯＦＦになりオープン状態となる。
このＳＷの接続状態において、たとえばイメージセンサ信号の輝度レベルＶ２が入力される。ＳＷ３３，３４，３７，３９がＯＦＦでＳＷ３２，４０がＯＮ状態であるので、キャパシタＣ１，Ｃ２がＯＰ  ＡＭＰ１６に接続され、その結果帰還増幅回路を形成し、アンプ、ホールド動作を行う。
このときの伝達関数は式（２）と同じであり、参照レベルＶｒｅｆがＯＰ  ＡＭＰ３６の利得倍されるので、利得を可変した場合、参照レベルＶｒｅｆのレベルを再度調整する必要はない。
またこの場合、図１に示した相関二重サンプリング回路１０のようには、オペアンプの入力オフセットがキャンセルされないが、より高速な回路動作をする。
【００１８】
図４に本発明の他の実施形態例である相関二重サンプリング回路５０を示す。
この相関二重サンプリング回路５０は図１のそれとは、ＳＷの接続構成と帰還キャパシタＣ２（６１）にサンプリング時に供給する参照レベル（Ｖｒｅｆ２）が異なっている。
つぎに図４に示した相関二重サンプリング回路５０の回路構成について説明する。
入力キャパシタ５１は入力端子ＴｉｎとノードＮ１間に接続され、ノードＮ１とＧＮＤ（グランド）間にＳＷ５３が接続され、またこのノードＮ１はＳＷ５２の一方の端子と帰還キャパシタＣ２（５８）に接続されている。ＳＷ５２の他方の端子はノードＮ２に接続され、このノードＮ２はＳＷ５４の一方の端子とキャパシタＣ３（５５）の一方の端子に接続されている。
キャパシタＣ３（５５）の他方の端子はＯＰ  ＡＭＰ５６の反転入力端子とＳＷ５９の一方の端子に接続されている。ＳＷ５９の他方の端子はＯＰ  ＡＭＰ１６の出力端子Ｔｏｕｔに接続されている。また、ＯＰ  ＡＭＰの非反転入力端子はＧＮＤに接続されている。
帰還キャパシタＣ２（５８）の他方の端子はＳＷ６０とＳＷ６１の一方の端子に接続され、ＳＷ６０の他方の端子はＯＰ  ＡＭＰ５６の出力端子Ｔｏｕｔに、またＳＷ６１の他方の端子は参照レベル（電圧）Ｖｒｅｆ２を供給する参照電源に接続されている。
【００１９】
ＳＷ５３，５４，５９，６１は制御パルスφ１（第１の時間位相）に同期してＯＮ／ＯＦＦ動作し、またＳＷ５２，６０は制御パルスφ２（第２の時間位相）に同期してＯＮ／ＯＦＦ動作する。
サンプリング（リセット）時ＳＷ５３，５４，５９，６１はＯＮしてショート状態になり、このときＳＷ５２，６０はＯＦＦでオープン状態となる。一方アンプ、ホールドモード時、ＳＷ５３，５４，５９，６１はＯＦＦでオープン状態にし、そのときＳＷ５２，６０はＯＮでショート状態としている。
またＳＷ５４の一方の端子にはたとえば参照電源から参照レベル（Ｖｒｅｆ１）が供給され、制御パルスφ１に同期してノードＮ２に供給される。これと同時にＳＷ６１からも参照レベルＶｒｅｆ２が帰還キャパシタＣ２（５８）に供給され、その供給された参照レベル（Ｖｒｅｆ１、Ｖｒｅｆ２）がサンプリングされる。
【００２０】
つぎに相関二重サンプリング回路５０の動作について説明する。
サンプリングモードの第１の時間位相φ１では、ＳＷ５３，５４，５９，６１がＯＮし、ショート状態に設定される。このときφ２はφ１と逆位相であるので、ＳＷ５２，６０はＯＦＦし、オープン状態となる。この期間、たとえばイメージセンサ信号のリセットレベルＶ１が入力キャパシタＣ１（５１）でサンプリングされる。また、ＳＷ５４がショートしているので、参照レベルＶｒｅｆ１がオフセットキャンセルレベル保持用のキャパシタＣ３（５５）に供給され、またこれと同時に参照レベルＶｒｅｆ２が帰還キャパシタＣ２（５８）に供給され、サンプリングされる。
ＳＷ５９がショートされるので、ＯＰ  ＡＭＰ５６は、出力端子Ｔｏｕｔは反転入力端子接続され、利得１の帰還増幅回路を構成し、また非反転入力端子が接地されているので、反転入力端子も非反転有力端子と電位が等しくなり仮想接地される。
【００２１】
一方、アンプ、ホールドモードの第２の間位相φ２のとき、ＳＷ５２，６０はＯＮ状態になり、ショートされる。一方φ１はφと逆位相であるので、ＳＷ５３，５４，５９，６１はＯＦＦになりオープン状態となる。
このＳＷの接続状態において、たとえばイメージセンサ信号の輝度レベルＶ２が入力される。ＳＷ５３，５４，５９，６１がＯＦＦでＳＷ５２，６０がＯＮ状態であるので、キャパシタＣ１（５１），Ｃ２（５８）がＯＰ  ＡＭＰ１６に接続され、その結果帰還増幅回路を形成し、下記の伝達関数を実現する。
［数３］
Ｖｏ＝Ｃ１／Ｃ２＊（Ｖ１−Ｖ２）＋（Ｃ１＋Ｃ２）／Ｃ２＊Ｖｒｅｆ１
＋Ｃ２／Ｃ２Ｖｒｅｆ２                      ・・・（３）
となるが、式（３）において
Ｖｒｅｆ２＝―Ｖｒｅｆ１
なる関係が成り立つとき、下記のようになる。
［数４］
Ｖｏ＝Ｃ１／Ｃ２＊（Ｖ１−Ｖ２＋Ｖｒｅｆ１）    ・・・（４）
これは式（２）の伝達関数と同じである。
したがって、利得を可変した場合でも、その都度参照レベルＶｒｅｆの電圧を利得変化分調整する必要がなく、またこれに伴う調整回路も不要となる。
なお、入力キャパシタＣ１（５１）と帰還キャパシタＣ２（５８）の少なくともどちらか一方の値を可変とすることで、ＯＰ  ＡＭＰ５６の回路利得の可変制御が可能となる。
【００２２】
図５に本発明の他の実施形態例である相関二重サンプリング回路７０を示す。
この相関二重サンプリング回路７０は、参照電源から供給される参照レベルＶｒｅｆを帰還キャパシタへ供給しない回路構成である。
つぎに図５に示した相関二重サンプリング回路７０の回路構成について説明する。
入力キャパシタＣ１（７１）は入力端子ＴｉｎとノードＮ１間に接続され、ノードＮ１とＧＮＤ（グランド）間にＳＷ７３が接続され、またこのノードＮ１はＳＷ７２の一方の端子と帰還キャパシタＣ２（７８）に接続されている。ＳＷ７２の他方の端子はノードＮ２に接続され、このノードＮ２はＳＷ７４の一方の端子、キャパシタＣ３（７５）の一方の端子に接続されている。
キャパシタＣ３（７５）の他方の端子はＯＰ  ＡＭＰ７６の反転入力端子とＳＷ７７の一方の端子に接続されている。ＳＷ７７の他方の端子はＯＰ  ＡＭＰ７６の出力端子Ｔｏｕｔに接続されている。また、ＯＰ  ＡＭＰの非反転入力端子はＧＮＤに接続されている。
帰還キャパシタＣ２（７８）の他方の端子はＳＷ７９とＳＷ８０の一方の端子に接続され、ＳＷ８０の他方の端子はＯＰ  ＡＭＰ７６の出力端子Ｔｏｕｔに、またＳＷ７９の他方の端子はＧＮＤに接続されている。
【００２３】
ＳＷ７３，７４，７７，７９は制御パルスφ１に同期してＯＮ／ＯＦＦ動作し、またＳＷ７２，８０は制御パルスφ２に同期してＯＮ／ＯＦＦ動作する。
サンプル（リセット、φ１）時、ＳＷ７３，７４，７７，７９はＯＮしてショートされ、このときＳＷ７２，８０はＯＦＦでオープン状態に設定される。一方アンプ、ホールドモード（φ２）時、ＳＷ７３，７４，７７，７９はＯＦＦでオープン状態にし、そのときＳＷ７２，８０はＯＮでショート状態としている。
またＳＷ７４の一方の端子にはたとえば参照電源から参照レベル（Ｖｒｅｆ１）が供給され、制御パルスφ１に同期してノードＮ２に供給される。またこれと同時にＳＷ７３，７９がＯＮでショートしＧＮＤに接続され、帰還キャパシタＣ２（７８）には参照レベル（電圧）Ｖｒｅｆは供給されない。
【００２４】
つぎに、相関二重サンプリング回路７０の動作について説明する。だだし、この回路動作は図１と基本的に同じであるので、詳細な説明は省略する。
サンプリングモードの第１の時間位相φ１では、ＳＷ７３，７４，７７，７９がＯＮし、ショート状態に設定される。このときφ２の電圧レベルはφ１と逆相になっているので、ＳＷ７２，８０はＯＦＦし、オープン状態となる。この期間、たとえばイメージセンサ信号のリセットレベルＶ１が入力キャパシタＣ１（７１）でサンプリングされる。また、ＳＷ７４がショートしているので、参照レベルＶｒｅｆがオフセットキャンセルレベル保持用のキャパシタＣ３（７５）でサンプリングされる。
このとき、帰還キャパシタＣ２（７８）の両方の端子はＧＮＤに接地されている。さらに、ＳＷ７７がＯＮでショートしているので、ＯＰ  ＡＭＰ７６の反転入力端子と非反転入力端子は接続され、利得１の帰還型増幅回路を構成している。
【００２５】
一方、アンプ、ホールドモードの第２の時間位相φ２の期間、ＳＷ７２，８０はＯＮ状態になり、ショートされる。一方同期間、ＳＷ７３，７４，７７，７９はＯＦＦになりオープン状態となる。
このＳＷの接続状態において、たとえばイメージセンサ信号の輝度レベルＶ２が入力される。ＳＷ７３，７４，７７，７９がＯＦＦでＳＷ７２，８０がＯＮ状態であるので、キャパシタＣ１，Ｃ２がＯＰ  ＡＭＰ７６に接続され、その結果帰還増幅回路を形成し、アンプ、ホールド動作を行う。
このように、参照電源から参照レベルＶｒｅｆを帰還キャパシタへの電荷移動が無い構成としたので、より安定した動作が得られる。
【００２６】
アンプ、ホールドモードのときの伝達関数は下記の式で表される。
［数５］
Ｖｏ＝Ｃ１／Ｃ２＊（Ｖ１−Ｖ２）＋（Ｃ１／Ｃ２＋１）＊Ｖｒｅｆ
・・・（５）
この式において、参照電源から供給される参照レベルＶｒｅｆの項の係数が（Ｃ１／Ｃ２＋１）で、利得Ｃ１／Ｃ２に１加算した値となり、主信号（Ｖ１−Ｖ２）と参照レベル（Ｖｒｅｆ）との利得が厳密には一致しない。しかしながら、Ｃ１／Ｃ２が１に比べて十分大きい場合は、この違いは無視できる。
【００２７】
したがって、利得を可変した場合でも、その都度参照レベルＶｒｅｆの電圧レベルを利得変化分調整する必要がなく、またこれに伴う調整回路も不要となる。
なお、入力キャパシタＣ１と帰還キャパシタＣ２の少なくともどちらか一方の値を可変とすることで、ＯＰ  ＡＭＰ７６の回路利得の可変制御が可能となる。
【００２８】
図６は、本発明の他の実施形態例で、固体撮像装置に相関二重サンプリング回路１０を適用したイメージセンサ信号処理回路１００である。
このイメージセンサ信号処理回路１００は、図１以外の図３〜図５に示した相関二重サンプリング回路も適用できる。
図６のイメージセンサ信号処理回路において、たとえばＣＣＤイメージセンサ１２０の出力が相関二重サンプリング回路の入力端子Ｔｉｎに接続され、相関二重サンプリング回路の出力端子は、可変利得アンプ１１０の入力に接続される。この可変利得アンプ１１０の出力はＡＤＣ（アナログ／ディジタル変換回路；Ａ／Ｄ変換回路）１１１に接続され、ディジタルデータを出力する。
ＡＤＣ１１１の出力端子は出力端子Ｔｏｕｔと減算器１１３に接続され、この減算器１１３の他方の入力には基準コード（データ）が供給され、その差データを出力する出力端子が次段の論理回路１１４に接続される。
論理回路１１４の出力端子はＤＡＣ（ディジタル／アナログ変換回路；Ｄ／Ａ変換回路）１１５に接続され、ここでディジタル信号がアナログ信号に変換される。ＤＡＣ１１５の出力端子はバッファ１１６に接続され、バッファ１１６の出力はバイパスキャパシタ１１７とＳＷ１０４に接続される。
【００２９】
上述したように、相関二重サンプリング回路（１０）の後段には、もう一段可変増幅回路１１０を配置している。一般的には、前段となる相関二重サンプリング回路の利得制御を粗く、後段の可変増幅回路１１０の利得制御を細かく設定することが多い。
更にその後段のＡ／Ｄ変換回路１１１により、アナログ信号（値）がディジタル値に変換され、このＡ／Ｄ変換回路１１１の出力がイメージセンサ信号処理回路の出力となる。
Ａ／Ｄ変換回路１１１からの出力は、また、減算器１１３、論理回路１１４、ＤＡ変換回路（ＤＡＣ）１１５、バッファ１１６、バイパスキャパシタ１１７などの幾つかの回路要素を経て相関二重サンプリング回路に帰還される。
この帰還系により、イメージセンサ１２０だけでなく、相関二重サンプリング回路（１０）、可変増幅回路１１０およびＡ／Ｄ変換回路１１１のアナログ回路のオフセットがキャンセルされ、基準となる黒のレベルが、設定された基準コードの値に収束する。
論理回路１１４では、現時点での基準黒レベルの誤差から、その誤差の補正量を生成する。その補正量はＤ／Ａ変換回路１１５により、アナログ量に変換され、バッファ１１６を介し、参照レベル（Ｖｒｅｆ）として、相関二重サンプリング回路に帰還される。バッファ（１１６）出力をバイパスするバイパスキャパシタ１１７は、相関二重サンプリング回路のスイッチングによるキックバックを吸収し、参照レベルＶｒｅｆを安定させる。
固体撮像装置に上述した相関二重サンプリング回路を用いることにより、利得を可変した場合でも、その都度参照レベルＶｒｅｆの電圧レベルを利得変化分調整する必要がなく、またこれに伴う調整回路も不要となる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態例である相関二重サンプリング回路の回路構成を示す図である。
【図２】図１に示した本発明の実施形態例である相関二重サンプリング回路の動作を説明するためのタイミングチャートである。
【図３】本発明の他の実施形態例である相関二重サンプリング回路の回路構成を示す図である。
【図４】本発明の他の実施形態例である相関二重サンプリング回路の回路構成を示す図である。
【図５】本発明の他の実施形態例である相関二重サンプリング回路の回路構成を示す図である。
【図６】本発明の他の実施形態例である相関二重サンプリング回路を用いた固体撮像装置の主要部を示す構成図である。
【図７】従来例の相関二重サンプリング回路の回路構成を示す図である。
【符号の説明】
【００３１】
１０，３０，５０，７０，１５０…相関二重サンプリング回路、１１，３１，５１，７１，１０１，１５１…入力キャパシタ、１２，１３，１４，１７，３２,３３，３４，３７，３９，４０，５２,５３，５４，５９，６０，６１，７２,７３，７４，７７，７９，８０，１０２，１０３，１０４，１０７，１５３，１５５，１５６…ＳＷ（スイッチ）、１５，３５，５５，７５，１０５…オフセットキャンセルレベル保持用のキャパシタ、１６，３６，５６，７６，１０６，１５２…オペアンプ（ＯＰ  ＡＭＰ）、１８，３８，５８，７８，１０８，１５４…帰還キャパシタ、１００…イメージセンサ信号処理回路、１１０…可変利得アンプ、１１１…ＡＤＣ（ＡＤ変換回路；アナログ−ディジタル変換回路）、１１３…減算器、１１４…論理回路、１１５…ＤＡＣ（ＤＡ変換回路；ディジタル−アナログ変換回路）、１１６…バッファ、１１７…バイパスキャパシタ（容量）。
【図１】
2006303601.tif 000003
【図２】
2006303601.tif 000004
【図３】
2006303601.tif 000005
【図４】
2006303601.tif 000006
【図５】
2006303601.tif 000007
【図６】
2006303601.tif 000008
【図７】
2006303601.tif 000009