(57)【要約】【課題】  半導体装置がシステム化されるにともない機能ブロック間の入出力、内部生成電圧の出力を評価するため多数の評価用パッドが必要になり、評価用パッド領域が増大する問題がある。１つの評価用パッドにより複数の被測定節点電位を評価できる半導体装置及び評価回路を提供する。【解決手段】  評価回路は１つの評価用パッドと、第１の被測定節点電位を第１の電源とし、第２の被測定節点電位を第２の電源とした第１のインバータ回路と、第１のインバータ回路とループ接続された第２のインバータ回路とを備える。評価回路をハイレベルまたはローレベルに初期設定することで第１被測定節点電位と、第２被測定節点電位とを切り替え評価できる。評価用パッドの数を削減できる。【選択図】      図１
2006138662.tif 000002
【特許請求の範囲】
【請求項１】
評価用パッドを備えた評価回路において、第１の被測定節点を第１の電源とし、第２の被測定節点を第２の電源とした第１のインバータ回路を備え、前記第１のインバータ回路は前記評価用パッドからの初期化信号により初期設定され、前記第１のインバータ回路から前記第１の被測定節点または前記第２の被測定節点の電位を前記評価用パッドに出力することを特徴とする評価回路。
【請求項２】
請求項１記載の評価回路において、入力を前記評価パッドに接続され、出力を前記第１のインバータ回路に接続された第２のインバータ回路をさらに備え、前記第１のインバータ回路と前記第２のインバータ回路はループ接続されて前記初期化信号により初期設定され、その初期状態を維持することを特徴とする評価回路。
【請求項３】
請求項２記載の評価回路において、前記初期化信号がハイレベルのときは前記第１のインバータ回路から前記第１の被測定節点電位を前記評価パッドに出力し、前記初期化信号がローレベルのときは前記第１のインバータ回路から前記第２の被測定節点電位を前記評価パッドに出力することを特徴とする評価回路。
【請求項４】
請求項１乃至請求項３のいずれかに記載の評価回路において、前記第１の被測定節点電位及び前記第２の被測定節点電位が設定された後に、前記第１のインバータ回路を前記初期化信号により初期設定することにより、前記第１のインバータ回路から前記第１の被測定節点電位または前記第２の被測定節点電位を前記評価パッドに出力することを特徴とする評価回路。
【請求項５】
請求項１乃至請求項３のいずれかに記載の評価回路において、前記初期化信号により前記第１のインバータ回路が初期設定された後に、前記第１の被測定節点電位及び前記第２の被測定節点電位が設定され、前記第１のインバータ回路から前記第１の被測定節点電位または前記第２の被測定節点電位を前記評価パッドに出力することを特徴とする評価回路。
【請求項６】
請求項１乃至請求項５のいずれかに記載の評価回路において、前記第１の被測定節点電位は前記第２の被測定節点電位よりも大きく、前記第１の被測定節点電位と前記第２の被測定節点電位との電位差は前記第１のインバータ回路の閾値電圧値以上であることを特徴とする評価回路。
【請求項７】
請求項１乃至請求項６のいずれかに記載の評価回路において、前記評価用パッドと、ループ接続された前記第１のインバータ回路と前記第２インバータ回路から構成された評価ブロックと、を複数備え、それぞれ接続された前記評価パッドと前記評価ブロック間との導通・非導通とを切替える切替え回路を備えたことを特徴とする評価回路。
【請求項８】
請求項１乃至請求項７のいずれかに記載の評価回路を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つの評価用パッドにより複数の被測定節点を評価できる評価回路を備えた半導体装置及びその評価回路に関する。
【背景技術】
【０００２】
近年ますます電子機器の高機能化、小型化が進み、このため半導体装置はいろんな機能を取り込みシステム化、高集積化されている。その一方では小型化のために外部端子数は制限されている。したがって、半導体装置においては、多くの機能ブロックのそれぞれの入出力端子は外部端子として取り出されることなく、半導体装置内部のみに存在することになる。
【０００３】
外部端子が存在すれば、半導体装置の特性を外部端子により直接確認できるが、外部端子がないため直接確認することができなくなっている。このことで半導体装置の評価、検査が非常に困難になっている。特に半導体装置の評価において、半導体装置の不具合が発見された場合には、その問題点の原因が半導体装置内のどの機能ブロック、どの回路にあるかを確認し、その原因箇所の修正を行う必要がある。しかし、半導体装置がシステム化され、多くの機能ブロックを取り込むほど、外部端子から直接確認できない機能ブロックの入出力端子数が多くなり、原因箇所の特定が困難になるという問題が生じる。
【０００４】
またさらに、最近の半導体装置においては、外部から与えられる電源電圧の他に半導体装置内部で、昇圧電源電圧、降圧電源電圧、基準電圧等の多くの電圧値が生成されている。これらの内部生成電圧値に対する精度要求は厳しく、わずかな設計値からのずれが半導体装置の不具合や動作マージン不良を引き起こす。このため内部生成電圧の確認は非常に重要となるが、内部生成電圧は外部端子を備えていないことが多く、その評価が困難であるという問題がある。
【０００５】
このように外部端子として取り出されていないことで、評価、検査が十分に出来ないという問題がある。そのため、半導体装置内部にそれぞれの被測定節点に対し評価用パッドを設け、評価を行っている。しかし、機能ブロック数及び内部生成電圧の数が多くなるとこれらの評価用パッド数が増大し、評価用パッド領域が大きくなるという問題が生じる。
【０００６】
評価用パッドに関するいくつかの先行特許文献がある。特許文献１では評価用パッドとセレクタを設け、評価時には外部端子からの接続ルートとして評価用パッドをセレクトし、評価用パッドに接続させることで評価を行っている。特許文献２には出力回路の入力側に評価用制御トランジスタと評価用パッドを設け、評価用パッドにより評価用制御トランジスタをオン・オフさせることで出力レベルを変更させている。また特許文献３では、チップ上の空き領域の評価用パッドを設け、被評価素子との間をエネルギービームにより接続し評価を行っている。
【０００７】
【特許文献１】特開２００４−１１７１６８号公報
【特許文献２】特開平０９−０５１０７３号公報
【特許文献３】特開２００１−２１７３９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記したように特許文献１，２においては、半導体装置内の被測定節点に対し評価用パッドを同数用意する必要があり、評価用パッド数が多くなりパッド領域が大きくなる問題がある。また特許文献３では評価用パッドとの接続のために特殊な装置が必要となるなどの問題がある。
【０００９】
本願の目的は、上記した問題に鑑み、１つの評価用パッドにより複数の被測定節点を評価できる評価回路を備えることで評価用パッド数を削減できる半導体装置及び評価回路を提供することにある。
【課題を解決するための手段】
【００１０】
本願の評価回路は、評価用パッドを備え、第１の被測定節点を第１の電源とし、第２の被測定節点を第２の電源とした第１のインバータ回路を備え、前記第１のインバータ回路は前記評価用パッドからの初期化信号により初期設定され、前記第１のインバータ回路から前記第１の被測定節点または前記第２の被測定節点の電位を前記評価用パッドに出力することを特徴とする。
【００１１】
本願の評価回路においては、入力を前記評価パッドに接続され、出力を前記第１のインバータ回路に接続された第２のインバータ回路をさらに備え、前記第１のインバータ回路と前記第２のインバータ回路はループ接続されて初期化信号により初期設定され、その初期状態を維持することを特徴とする。
【００１２】
本願の評価回路においては、前記初期化信号がハイレベルのときは前記第１のインバータ回路から前記第１の被測定節点電位を前記評価パッドに出力し、前記初期化信号がローレベルのときは前記第１のインバータ回路から前記第２の被測定節点電位を前記評価パッドに出力することを特徴とする。
【００１３】
本願の評価回路においては、前記第１の被測定節点電位及び前記第２の被測定節点電位が設定された後に、前記第１のインバータ回路を前記初期化信号により初期設定することにより、前記第１のインバータ回路から前記第１の被測定節点電位または前記第２の被測定節点電位を前記評価パッドに出力することを特徴とする。
【００１４】
本願の評価回路においては、前記初期化信号により前記第１のインバータ回路が初期設定された後に、前記第１の被測定節点電位及び前記第２の被測定節点電位が設定され、前記第１のインバータ回路から前記第１の被測定節点電位または前記第２の被測定節点電位を前記評価パッドに出力することを特徴とする。
【００１５】
本願の評価回路においては、前記第１の被測定節点電位は前記第２の被測定節点電位よりも大きく、前記第１の被測定節点電位と前記第２の被測定節点電位との電位差は前記第１のインバータ回路の閾値電圧値以上であることを特徴とする。
【００１６】
本願の評価回路においては、前記評価用パッドと、ループ接続された前記第１のインバータ回路と前記第２インバータ回路から構成された評価ブロックと、を複数備え、それぞれ接続された前記評価パッドと前記評価ブロック間との導通・非導通とを切替える切替え回路を備えたことを特徴とする。
【００１７】
本願の半導体装置は、上記いずれかに記載の評価回路を備えたことを特徴とする。
【発明の効果】
【００１８】
本願の評価回路は、評価パッドと、第１の被測定節点を第１の電源とし、第２の被測定節点を第２の電源とした第１のインバータ回路とを備え、評価用パッドからの初期化信号により第１のインバータ回路を初期設定し、第１のインバータ回路から第１の被測定節点または第２の被測定節点の電位を評価用パッドに出力することが出来る。この構成とすることで１つの評価用パッドにより複数の被測定節点を評価することで、評価用パッド数が削減する効果が得られる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の半導体装置及び評価回路について、図を参照して説明する。
【実施例１】
【００２０】
本発明の実施例１として図１〜図４を用いて説明する。図１に評価回路のブロック図、図２に評価回路のインバータ回路の一例を示す回路図、図３に評価回路における１つのタイミング図、図４に評価回路における他のタイミング図を示す。
【００２１】
図１に示す評価回路は、第1の電源１１ａと第２の電源１１ｂとの間に構成されたインバータ回路１と、第３の電源１２ａと第４の電源１２ｂとの間に構成されたインバータ回路２と、評価用パッド３から構成されている。インバータ回路１とインバータ回路２とはループ接続され、インバータ回路１はインバータ回路２の出力を入力とし、その出力はインバータ回路２の入力に接続されている。さらに評価用パッド３に接続されている。インバータ回路１，２を評価ブロックと称することがある。
【００２２】
インバータ回路２は評価用パッド３に印加される初期化信号を反転し、インバータ回路１に出力し、ループ接続されたインバータ回路１，２により初期設定およびその状態を保持維持するものである。インバータ回路２は初期設定するための回路である。評価回路の初期化の設定は初期化信号により第２インバータ回路の状態が設定され、さらに第２インバータ回路の出力により第１インバータ回路の状態が設定されることで初期化信号は第１及び第２インバータ回路により保持される。
【００２３】
インバータ回路１の第1の電源１１ａと第２の電源１１ｂ、及びインバータ回路２の第３の電源１２ａと第４の電源１２ｂは電源電位を供給するものであり、インバータ回路がそれぞれ動作するために第１及び第３の電源電位は、第２及び第４の電源電位より大きく設定される。それらの電位差はインバータ回路の閾値電圧値以上が好ましい。
【００２４】
ここでインバータ回路１の第1電源１１ａは第１被測定節点に接続し、第２電源１１ｂは第２被測定節点に接続する。したがってそれぞれの電源がそれぞれの被測定節点となり、インバータ回路１からはハイレベルとして第１被測定節点を、ローレベルとして第２被測定節点の電位レベルを評価パッド３に出力する。同様にインバータ回路２の第３電源１２ａは第１被測定節点に接続し、第４電源１２ｂは第２被測定節点に接続する。ここではインバータ回路２の電源はインバータ回路１と同様の接続としたが、外部から供給される電源Ｖｃｃ、接地電位ＧＮＤでもよく、インバータ回路として動作できる電位であればよく、特に制限されるものではない。
【００２５】
この評価回路の動作につき、図２〜４を併せ用いて説明する。図２にはインバータ回路１の一例としてＰＭＯＳトランジスタ４とＮＭＯＳトランジスタ５から構成されたＣＭＯＳインバータ回路を示す。図３においては被測定節点の電位レベルが設定された後に評価回路を初期設定して評価するタイミング例であり、図４においては評価回路の初期設定後に被測定節点電位レベルが決定されるタイミング例である。
【００２６】
図３のタイミング図において、時刻ｔ１において評価用パッド３に外部からハイレベルとなる電位を供給する。ハイレベルを入力されたインバータ回路２はローレベルを出力し、ループ接続されているインバータ回路１はハイレベルを出力することで評価回路は初期設定される。時刻ｔ２において、ハイレベル電位の供給を止めると、第１の被測定節点の電位がインバータ回路１のＰＭＯＳトランジスタ４を介して評価用パッド３に出力され、その電位が維持される。このように評価用パッド３には第１の被測定節点の電位が第１インバータ回路のハイレベルとして出力されることで、第１の被測定節点の電位が測定評価可能となる。
【００２７】
時刻ｔ３において評価用パッド３に外部からローレベルとなる電位を供給する。ローレベルを入力されたインバータ回路２はハイレベルを出力し、ループ接続されているインバータ回路１はローレベルを出力することで、反転された出力状態に初期設定される。時刻ｔ４において、ローレベル電位の供給を止めると、第２の被測定節点の電位がインバータ回路１のＮＭＯＳトランジスタ５を介して評価用パッド３に出力され、その電位が維持される。このように評価用パッド３には第２の被測定節点の電位が第１インバータ回路のローレベルとして出力されることで、第２の被測定節点の電位が測定評価可能となる。
【００２８】
時刻ｔ１〜ｔ２、または時刻ｔ３〜ｔ４の間に評価用パッド３にハイレベルまたはローレベルを与え評価回路を初期設定することで、第１の被測定節点電位または第２の被測定節点電位を、１つの評価用パッド３により評価できる。評価用パッド３により設計値とおりのレベルが出力されているかの判定が行われる。例えば論理ミスがあれば期待値と異なるレベルとなり、また基準電圧値が設計値とずれている場合はそのずれの電圧値が測定できる。
【００２９】
図４には評価回路の他のタイミング例として、評価回路の初期設定後に被測定節点電位レベルが決定されるためタイミング例を示す。被測定節点電位が決定されるまでの時間変化が評価できるため、ダイナミック解析に有効である。ここでは昇圧回路を例として説明する。本例では第１の電源１１ａには昇圧回路の出力が接続され、第２の電源１１ｂには昇圧回路の接地電位が接続されている。
【００３０】
時刻ｔ１１で半導体装置の外部電源Ｖｃｃが供給され始め一定電圧値まで上昇し、昇圧回路の出力も電源電圧値となる。時刻ｔ１２〜ｔ１３の期間に評価用パッドにハイレベルを与え評価回路を初期設定する。時刻ｔ１３で初期設定終了し評価用パッド３は昇圧回路の出力となる。時刻ｔ１４にクロックパルスにより昇圧回路の昇圧動作が開始される。昇圧回路の昇圧動作が時間とともに測定できる。したがって昇圧回路の詳細な動作が測定できることから評価が簡単に行える。また図示していないが、同様にして初期設定として評価用パッド３にローレベルを供給する場合には、第２の電源１１ｂに接続された昇圧回路の接地電位が評価できる。
【００３１】
本実施例における評価回路は、１つの評価用パッドと、第１の被測定節点電位を第１の電源とし、第２の被測定節点電位を第２の電源とした第１のインバータ回路と、初期化回路として第１のインバータ回路とループ接続された第２のインバータ回路とを備えている。評価回路の第１インバータ回路をハイレベルまたはローレベルに初期設定することで第１被測定節点電位または第２被測定節点電位を切り替え評価できる。これらの構成とすることで１つの評価用パッドにより複数の被測定節点電位が評価できる半導体装置が得られる。
【実施例２】
【００３２】
第２の実施例として、複数の評価用パッドと複数の被測定節点電位との接続をトランスファゲートにより導通・非導通とを切り替えることで評価用パッド数をさらに削減した実施例を示す。図５に全体ブロック図、表１に初期設定のレベルに対する被測定節点の組み合わせ表を示す。
【００３３】
図５の評価回路全体としては、２つの評価用パッド３１，３２により４個の評価ブロック２１，２２，２３，２４を設け、それぞれの評価ブロック内のインバータ回路の電源Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈに接続された８個の被測定節点電位Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈを評価することが出来る。
【００３４】
評価用パッド３１には評価ブロック２１，２２がそれぞれトランスファゲート３７，３８を介して接続されている。トランスファゲート３７は評価用パッド３２からの初期化信号をレベル変換回路３３によりレベル変換した信号で導通・非導通が制御される。トランスファゲート３８は評価用パッド３２からの初期化信号をインバータ回路４１により反転させ、その反転信号をレベル変換回路３４によりレベル変換した信号で導通・非導通が制御される。
【００３５】
評価用パッド３２には評価ブロック２３，２４がそれぞれトランスファゲート３９，４０を介して接続されている。トランスファゲート３９は評価用パッド３１からの初期化信号をレベル変換回路３５によりレベル変換した信号で導通・非導通が制御される。トランスファゲート４０は評価用パッド３１からの初期化信号をインバータ回路４２により反転させ、その反転信号をレベル変換回路３６によりレベル変換した信号で導通・非導通が制御される。
【００３６】
トランスファゲートはＰＭＯＳトランジスタとＮＭＯＳトランジスタのソース・ドレインを接続し、レベル変換回路からの信号をＰＭＯＳトランジスタのゲート、その反転信号をＮＭＯＳトランジスタのゲートに供給される。レベル変換回路はトランスファゲートを十分導通させ、被測定節点電位を低下させないための回路であり、電源電位としては半導体装置内の最も高い電位と最も低い電位が出力できる構成とすることが好ましい。またプルダウン抵抗４３，４４は評価用パッドを使用しないときに評価回路のレベルをローレベルに固定するためのものであり、レベルを固定できる手段であれば特に限定されない。
【表１】
2006138662.tif 000003
【００３７】
図５のブロック図、表１のテーブルを用いてその動作を説明する。評価用パッド３１，３２にともに初期化信号としてローレベルを入力した場合には、レベル変換回路３３，３５はローレベル出力し、トランスファゲート３７，３９が導通する。レベル変換回路３４，３６はハイレベル出力し、トランスファゲート３８，４０は非導通となる。評価用パッド３１は評価ブロック２１と接続され、被測定節点Ｂを評価し、評価用パッド３２は評価ブロック２３と接続され、被測定節点Ｆを評価することになる。
【００３８】
同様に、初期設定として評価用パッド３１，３２にローレベル、ハイレベルを供給した場合には、評価用パッド３１，３２においては被測定節点Ｄ、Ｅを評価できる。初期設定として評価用パッド３１，３２にハイレベル、ローレベルを供給した場合には、評価用パッド３１，３２においては被測定節点Ａ、Ｈを評価できる。初期設定として評価用パッド３１，３２にハイレベル、ハイレベルを供給した場合には、評価用パッド３１，３２においては被測定節点Ｃ、Ｇを評価できる。
【００３９】
以上のように、本実施例においては２つの評価用パッドにより、評価ブロックの８つの電源にそれぞれ接続された８つの被測定節点電位の評価が行える。したがって評価用パッド数の削減が図られる。
【００４０】
本実施例における評価回路は、２つの評価用パッドと、４つの評価ブロックとを備え、評価用パッドと評価ブロック間の導通・非導通を初期化信号で制御することで８個の被測定節点電位を評価することが出来る。これらの構成とすることで１つの評価用パッドにより複数の被測定節点電位が評価できる半導体装置が得られる。
【００４１】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る評価回路のブロック図である。
【図２】図１に示す評価回路のインバータ回路の１例を示す回路図である。
【図３】図１に示す評価回路における１つのタイミング図である。
【図４】図１に示す評価回路における他のタイミング図である。
【図５】実施例２に係る評価回路のブロック図である。
【符号の説明】
【００４３】
１，２，４１，４２                インバータ回路
３，３１，３２                    評価用パッド
４                                ＰＭＯＳトランジスタ
５                                ＮＭＯＳトランジスタ
１１ａ，１１ｂ                    電源（被測定節点）
１２ａ，１２ｂ                    電源
２１，２２，２３，２４            評価ブロック
３３，３４，３５，３６            レベル変換回路
３７，３８，３９，４０            トランスファゲート
４３，４４                        プルダウン抵抗
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ    電源（被測定節点）
【図１】
2006138662.tif 000004
【図２】
2006138662.tif 000005
【図３】
2006138662.tif 000006
【図４】
2006138662.tif 000007
【図５】
2006138662.tif 000008