(57)【要約】  【課題】  電源ケーブル長や電源コネクタの接触抵抗など、電源と負荷間に存在する抵抗成分の影響を受けずに負荷が所望する電圧を安定して供給する。  【解決手段】  電源装置１００から負荷２００に到達するまでの経路に存在する抵抗値を出力側電位差、負荷側電位差、出力電流から算出しておき、電源装置１００から流出する電流量と抵抗値から、電力供給線路で降下する電圧を算出し、電源装置１００の出力電圧を調整する。【選択図】  図４
2006092076.tif 000002
【特許請求の範囲】
【請求項１】
負荷に供給経路を介して出力を供給する電源本体と、
上記供給経路の降下電圧を検出する降下電圧検出手段と、
上記降下電圧検出手段により検出された降下電圧に応じて上記電源本体の出力電圧を制御する出力電圧制御手段とを有することを特徴とする電源装置。
【請求項２】
上記降下電圧検出手段は、上記電源本体の出力電流を検出する出力電流検出手段と、上記電源本体の出力電圧を検出する出力電圧検出手段と、上記負荷の印加電圧を検出する負荷印加電圧検出手段と、検出された出力電流と出力電圧と負荷印加電圧とから上記供給経路の降下電圧を算出する手段とを有する請求項１記載の電源装置。
【請求項３】
上記出力電流検出手段により検出された出力電流と、上記出力電圧検出手段により検出された出力電圧と、上記負荷印加電圧検出手段により検出された負荷の印加電圧とに基づいて上記供給経路の抵抗値を算出して保持する降下電圧算出部を有し、上記降下電圧算出部に保持されている上記供給経路の抵抗値と上記出力電流検出手段により検出された出力電流とにより上記供給経路の降下電圧を算出する請求項２記載の電源装置。
【請求項４】
上記負荷印加電圧検出手段は上記負荷の電源極と接地極との間の電位差を測定する請求項２または３記載の電源装置。
【請求項５】
上記負荷印加電圧検出手段を、上記電源本体側に設ける請求項２、３または４記載の電源装置。
【請求項６】
上記負荷印加電圧検出手段を、上記負荷側に設ける請求項２、３または４記載の電源装置。
【請求項７】
上記供給経路の降下電圧を、電源投入のタイミングで測定した値から算出する請求項１〜６のいずれかに記載の電源装置。
【請求項８】
上記供給経路の降下電圧を、一定時間間隔ごとに測定した値から一定時間間隔ごとに算出する請求項１〜７のいずれかに記載の電源装置。
【請求項９】
上記供給経路の高過電圧の算出を、上記電源本体外部からの指示に基づいて行なう請求項１〜８のいずれかに記載の電源装置。
【請求項１０】
上記供給路の降下電圧を算出するために、定格とは異なる電圧を供給する請求項１〜９のいずれかに記載の電源装置。
【請求項１１】
上記供給路の降下電圧を算出するために、仮想負荷を用いる請求項１〜１０のいずれかに記載の電源装置。
【請求項１２】
複数の負荷に対して各々印加される電圧を検出する手段を有し、各負荷に印加される電圧が定格電圧を超えない範囲で出力電圧調整を行う請求項１〜１１のいずれかに記載の電源装置。
【請求項１３】
負荷に供給経路を介して出力を供給する電源本体と、
上記電源本体の出力電流を検出する出力電流検出手段と、
上記供給経路の抵抗値を表すデータを保持する記憶手段と、
上記記憶手段に保持されている、上記供給経路の抵抗値を表すデータと上記出力電流検出手段により検出された出力電流とに基づいて算出された、上記供給経路の降下電圧に応じて、上記電源本体の出力電圧を制御する出力電圧制御手段とを有することを特徴とする電源装置。
【請求項１４】
上記記憶手段は不揮発性メモリにより構成される請求項１３記載の電源装置。
【請求項１５】
上記供給経路の抵抗値を算出する手段を上記電源本体と別に設けた請求項１３または１４記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源装置に関し、とくに、負荷の抵抗値が変動してもそれに印加される電圧を一定に保つようにしたものである。
【背景技術】
【０００２】
負荷に印加される電圧を一定に保つ技術が知られる。例えば、引用文献１は、出力電流をモニタし、検出した電流から出力電圧を補正して一定電圧を供給することを提案している。また、引用文献２は、定電流を必要とするカメラの電源に関し、出力パワートランジスタで目標電圧を作る際にトランジスタでの電力損失を低減させる為にパワートランジスタ入力電圧を調整可能としたものを開示している。また、引用文献３は、同一電源を複数の負荷に供給するシステムにおいて、負荷の中から最小電圧となる電圧を検出し、元電源の電圧を最小電圧となる負荷に適切な電圧が供給されるように調整をすることを提案している。
【０００３】
ところで、近年、半導体プロセスの向上によって電源電圧の低下が進んでいる。その一方でＣＰＵに見られるように動作クロックの上昇に伴い、消費電流が増大している。システムの消費電力で見た場合、増大する傾向のものもあり、結果として電源から見ると低電圧化が進む一方で大電流化を招いている。その結果、電源ケーブルやコネクタが持つ抵抗成分によって生じる電圧降下が無視できなくなってきてる。例えば、通常動作時にシステムが２１Ｗ消費する場合、５Ｖ電源では４．２Ａ、３．３Ｖ電源では６．５Ａとなる。電源ケーブル及びコネクタの抵抗が５２ｍΩだとすると５Ｖ電源時には２１８ｍＶ、３．３Ｖ電源時には３３８ｍＶの電圧降下が生じることとなる（図１）。通常、電源側ではこの電圧降下分を見込んで出力電圧を高めにする（５Ｖ電源であれば５．２Ｖ、３．３Ｖ電源であれば３．６Ｖ）のが常套手段である（図２）。その一方で、環境に優しいシステムが待望されており、待機時の消費電力削減が進んでいる。もし待機時消費電力が１Ｗ（５Ｖ時０．２Ａ，３．３Ｖ時０．３Ａ）であったとすると電源ケーブル及びコネクタでの電圧降下は５Ｖ時は０．０１Ｖ、３．３Ｖ時は０．０１５Ｖとなり、負荷にかかる電圧は５．１９Ｖ、３．５８５Ｖとなる。通常、デバイスの動作保障は５Ｖ電源は５Ｖ±１０％、３．３Ｖ電源は３．３Ｖ±５％となっており、３．３Ｖ電源時には動作保障外の電圧が印加されてしまう（図３）。
【０００４】
この様な問題を回避するために、さきの特許文献１では、出力電流をモニタして出力電圧を補正するようにしているが、電流量と出力電圧との相関関係は電源に対して作り込みがなされている為、ケーブル長やコネクタの接触抵抗が異なる物を選ぶ毎に異なる電源を用意する必要がある。また特許文献３では、負荷入力部分での電圧を出力電圧を決定する為の比較器へのフィードバックとしているが、フィードバック経路が長くなると応答性が落ちる等の影響が生じ安定動作が出来なくなる、と言う問題がある。
【特許文献１】特開平５−１１８６４号公報
【特許文献２】特開平６−３３９０５５号公報
【特許文献３】特開平８−４７２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この発明は、以上の事情を考慮してなされたものであり、電源ケーブル長や電源コネクタの接触抵抗など、電源と負荷間に存在する抵抗成分の影響を受けずに負荷が所望する電圧を安定して供給する事を目的とする。
【課題を解決するための手段】
【０００６】
この発明の原理的な構成例においては、電源装置の出力電圧と、電源装置が供給する電流と、負荷に到達する電圧とから、電力供給経路（具体的には電源ケーブルや電源コネクタ等）に存在する抵抗値を求める。電源装置は常時出力電流を検出し、検出した電流と求めた電力供給路に存在する抵抗値を乗算して得られる電圧降下分を補うように電源装置本体の出力電圧を調整することで、定電圧を得る。
【０００７】
この発明をさらに説明する。
【０００８】
この発明の一側面によれば、上述の目的を達成するために、電源装置に、負荷に供給経路を介して出力を供給する電源本体と、上記供給経路の降下電圧を検出する降下電圧検出手段と、上記降下電圧検出手段により検出された降下電圧に応じて上記電源本体の出力電圧を制御する出力電圧制御手段とを設けるようにしている。
【０００９】
この構成においては、負荷が変動しても、それに伴って生じる電源供給経路の降下電圧を検出して出力電圧を補正しているので、負荷の抵抗値が増大するのに伴い出力電流が減少して電源供給路の降下電圧が小さくなってもそれを相殺するように出力電圧を補正するので、負荷に印加する電圧が定格電圧を越えてしまうという事態を回避できる。
【００１０】
この構成例において、上記降下電圧検出手段は、好ましくは、上記電源本体の出力電圧を検出する出力電圧検出手段と、上記負荷の印加電圧を検出する負荷印加電圧検出手段と、検出された出力電圧と負荷印加電圧とから上記供給経路の降下電圧を算出する手段とを有する。
【００１１】
さらに、上記出力電流検出手段により検出された出力電流と、上記出力電圧検出手段により検出された出力電圧と、上記負荷印加電圧検出手段により検出された負荷の印加電圧とに基づいて上記供給経路の抵抗値を算出して保持する降下電圧算出部を設け、上記降下電圧算出部に保持されている上記供給経路の抵抗値と上記出力電流検出手段により検出された出力電流とにより上記供給経路の降下電圧を算出するようにすることが好ましい。
【００１２】
電力供給経路は典型的には電源ケーブルやコネクタ等の受動部品であるので、その抵抗値は一度検出しておけば良く、後は、出力電流のみモニタしておけば良い。
【００１３】
また、上記負荷印加電圧検出手段は、典型的には、上記負荷の電源極と接地極との間の電位差を測定する。
【００１４】
また、上記負荷印加電圧検出手段を、上記電源本体側に設けてもよいし、上記負荷印加電圧検出手段を、上記負荷側に設けてもよい。
【００１５】
また、上記供給経路の降下電圧を、電源投入のタイミングで測定した値から算出してもよいし、一定時間間隔ごとに測定した値から一定時間間隔ごとに算出してもよい。また、上記供給経路の降下電圧の算出を、上記電源本体外部からの指示に基づいて行なうようにしてもよい。
【００１６】
また、上記供給路の降下電圧を算出するために、定格とは異なる電圧を供給するようにしてもよい
【００１７】
また、上記供給路の降下電圧を算出するために、仮想負荷を用いてもよい。
【００１８】
また、複数の負荷に対して各々印加される電圧を検出する手段を有し、各負荷に印加される電圧が定格電圧を超えない範囲で出力電圧調整を行うようにしてもよい。
【００１９】
また、この発明の他の側面によれば、上述の目的を達成するために、電源装置に、負荷に供給経路を介して出力を供給する電源本体と、上記電源本体の出力電流を検出する出力電流検出手段と、上記供給経路の抵抗値を表すデータを保持する記憶手段と上記記憶手段に保持されている、上記供給経路の抵抗値を表すデータと上記出力電流検出手段により検出された出力電流とに基づいて算出された、上記供給経路の降下電圧に応じて、上記電源本体の出力電圧を制御する出力電圧制御手段とを設けるようにしている。
【００２０】
この構成においても、負荷の抵抗値が増大するのに伴い出力電流が減少して電源供給路の降下電圧が小さくなっても、それを相殺するように出力電圧を補正するので、負荷に印加する電圧が定格電圧を越えてしまうという事態を回避できる。
【００２１】
この構成において、上記記憶手段は典型的には不揮発性メモリにより構成される。
【００２２】
また、上記供給経路の抵抗値を算出する手段を上記電源本体と別に設けてもよい。典型的にはこの抵抗値を算出する手段は電源装置を調整する際のツールとして用いる。
【００２３】
なお、この発明は装置またはシステムとして実現できるのみでなく、方法としても実現可能である。また、そのような発明の一部をソフトウェアとして構成することができることはもちろんである。またそのようなソフトウェアをコンピュータに実行させるために用いるソフトウェア製品もこの発明の技術的な範囲に含まれることも当然である。
【００２４】
この発明の上述の側面および他の側面は特許請求の範囲に記載され以下実施例を用いて詳述される。
【発明の効果】
【００２５】
この発明によれば、負荷が消費する電流変動が大きいシステムにおいても、電流変動による負荷の印加電圧変動を小さく抑える事ができると同時に、電源と負荷との距離が長い場合でも安定した電圧供給が可能となる。
【発明を実施するための最良の形態】
【００２６】
以下、この発明の実施例について説明する。
【実施例１】
【００２７】
図４は、この発明の実施例１の電源装置の構成例を示す。なお、電源装置のことを便宜上ＬＶＰＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ）システムまたは単にＬＶＰＳと呼ぶが、このような呼称により技術的な範囲が限定されないことを付言することとする。
【００２８】
従来システムでは、ＬＶＰＳ内の閉じた世界でのみ出力電圧の調整を実施していたのに対して、この実施例では負荷側に伝達される電圧をモニタすると同時にそのときの電流量から、ＬＶＰＳから負荷に到達するまでの経路に存在する抵抗値を算出しておき、ＬＶＰＳから流出する電流量と算出した抵抗値から、電力供給線路で降下する電圧を算出し、ＬＶＰＳの出力電圧に反映させる事を特徴としている。
【００２９】
図４において、ＬＶＰＳシステム１００は、ＡＣ／ＤＣ変換器１０１、電圧調整回路１０２、電流検出回路１０３、出力側電位差検出回路１０４、負荷側電位差検出回路１０５、線路抵抗算出回路１０６、目標電圧決定回路１０７、出力電圧制御回路１０８等を含んで構成されている。符号１０９は減算器、符号１１０は乗算器、符号１１１は加算器を示す。また符号１１８は交流電源を示す。
【００３０】
ＬＶＰＳシステム１００と負荷２００との間はコネクタや電源ケーブル等からなる経路が配されており、これを便宜上、抵抗ｒ１、ｒ２で示す。
【００３１】
負荷２００は、典型的には種々の電子機器またはその一部であるが、その全体的な負荷を実負荷Ｒで表す。
【００３２】
この実施例では、経路の抵抗ｒ１、ｒ２を算出しておき、出力電流をモニタして、負荷側電位差（印加電圧）が所望の電圧となるように調整する。
【００３３】
抵抗ｒ１、ｒ２の値は予め、出力側電位差（Ｖ１とする）、負荷側電位差（Ｖ２とする）、および出力電流（Ｉとする）から算出する。経路の抵抗（ｒ１＋ｒ２）はつぎの式で算出される。
【００３４】
ｒ１＋ｒ２＝（Ｖ１−Ｖ２）／Ｉ
【００３５】
この値は出力側電位差検出回路１０４、負荷側電位差検出回路１０５および電流検出回路１０３等の検出値から線路抵抗算出回路１０６が算出する。この算出値（ｒ１＋ｒ２）は線路抵抗算出回路１０６中に保持される。
【００３６】
上述の抵抗値（ｒ１＋ｒ２）と出力電流値（Ｉ）に基づいて経路の降下電圧Ｖｄｒｏｐがつぎの式により求められる。
【００３７】
Ｖｄｒｏｐ＝（ｒ１＋ｒ２）・Ｉ
【００３８】
この降下電圧の値は目標電圧決定回路１０７の目標電圧と加算され出力電圧制御回路１０８の参照電圧として供給され、電圧調整回路１０２の電圧を調整する。
【００３９】
図４では、負荷２００に印加される電圧検出をＬＶＰＳシステム１００の負荷側電位差検出回路１０５で実施しているが、この検出回路を負荷２００側に持たせる事も可能である。特に、図４の構成においては負荷印加電圧検出用配線に重畳するノイズは極力排除されるべきである事から、有効な構成である。
【００４０】
電力供給路ｒ１、ｒ２には正極と負極（ＧＮＤ）があり、各々抵抗値が存在する結果電位差を生む。従って、図４の実施例では負荷に加わる電圧値を正極と負極（ＧＮＤ）の差分で求めている。しかし、一般に負極（ＧＮＤ）は正極に比べて電力供給路が強化されており、負極（ＧＮＤ）の電圧降下は軽微である事もありうる。このようなシステムにおいては、電位差検出回路１０４には負荷の正極だけをフィードバックし、負極（ＧＮＤ）はＬＶＰＳの負極（ＧＮＤ）出力と同電位とみなす事も可能である。
【００４１】
電力供給路の抵抗値算出のタイミングは、電源投入の度に実施する場合や、一定時間間隔、スイッチ押下や負荷となる機器オプションのＣｏｎｆｉｇｕｒａｔｉｏｎに変更が生じた時、システム異常発生時等をトリガとして実施する場合等である。
【００４２】
負荷が抵抗成分のみで構成される場合であれば、電力供給路に存在する抵抗値の算出には、負荷に印加される電圧とＬＶＰＳの出力電流から算出すれば良いが、実際にはキャパシタ成分やインダクタ成分等も存在している。換言すると、検出される電流と電圧には位相差が存在する。そこで、前記電流および電圧については、算出にする値として同じサンプリング時間内での最大値や平均値等を使用するのが、現実的である。
【００４３】
一方、例えばＣＰＵ基板等においては、ＣＰＵが動作をし始めると処理内容によって動作する回路が異なる結果、消費電力が一定とならず先の電流と電圧の位相差による検出誤差が顕在化し易い傾向になる。そこで、入力電圧検出手段（Ｐｏｗｅｒ−Ｏｎ  Ｒｅｓｅｔ回路等）を有する負荷に対しては、電力供給経路の抵抗値をより正確に算出する方法として、ＬＶＰＳ出力電圧を定格の８０％等、回路は動作しないが電力供給路の抵抗値を算出するには十分な電圧とする方法がある。別の解決方法として、負荷側に仮想負荷を新たに設け、電力供給路の抵抗値を計測する際には負荷側にて電力供給を実負荷から仮想負荷に切り替える手段を設ける方法がある。図５に、負荷側に電圧検出回路と仮想負荷を設けた場合の構成例を示す。
【００４４】
図５において図４と対応する箇所には対応する符号を付した。
【００４５】
図５においては、負荷側電位差検出回路１０５の検出電位差を通信回路１１２、１１３で制御回路１１４を介して線路抵抗算出回路１０６に送出している。また、実負荷と仮想負荷とをスイッチ１１５で切り替えている。図５の構成例においても図４と同様に出力電圧の調整が行なわれる。
【実施例２】
【００４６】
つぎにこの発明の実施例２の電源装置について説明する。この実施例では、電源供給経路の抵抗値があまり変動しない場合や、負荷側電位差検出回路１０５（図４）を削減してコストダウンを図ろうとするものである。
【００４７】
図６は、実施例２の電源装置１００、負荷２００、および線路抵抗検出／書込器３００を示しており、この図において図１と対応する箇所には対応する符号を付した。
【００４８】
図６において、電源装置１００は抵抗値保持回路１１６を有し、線路抵抗検出／書込器３００は、負荷側電位差検出回路１０５、制御回路１２０、抵抗値書込回路１２１を有する。電源装置１００の出力側電位差検出回路１０４の検出出力も抵抗値算出用に線路抵抗検出／書込器３００の制御回路１２０に供給されている。負荷側電位差検出回路１０５はプローブ等を用いて負荷２００側の電位差を検出する。
【００４９】
実施例１と同様にして（ｒ１＋ｒ２）を算出して電源装置１００の抵抗値保持回路１１６にその値を書き込む。抵抗値保持回路１１６は、その値を常時保持できるようになっており、非揮発性メモリやバッテリバックアップメモリにより構成される。
【００５０】
降下電圧算出回路１１７が経路の抵抗値からその降下電圧を求め、出力電圧制御回路１０８が出力電圧を調整する。降下電圧算出回路１１７は実質的には図４の乗算器１１０に対応する。原理的な動作は実施例１と同様である。
【００５１】
この実施例では、電源装置１００の抵抗値保持回路１１６に、典型的には、その製品組立時に線路抵抗検出／書込器３００によりデータを書き込む。したがって製品組立後は電源装置１００に線路抵抗検出／書込器３００を備えておく必要がない。線路抵抗検出／書込器３００はツールとして利用するだけである。
【実施例３】
【００５２】
つぎにこの発明の実施例３の電源装置について説明する。この電源装置はスイッチングレギュレータにより構成されている。
【００５３】
実施例３の構成を説明するの先立って、従来のスイッチングレギュレータ等について説明しておく。一般に、一つの基板の中でスイッチングレギュレータ等を使用して必要な電圧を作成する回路を構成することが多い。この場合、図７に示すように、電源回路部（スイッチングレギュレータ４００等）からＩＣ（負荷２００）に電力を供給する間にノイズフィルタ５００を挿入することがある。ノイズフィルタ５００は電源に含まれる高周波成分を透過させない機能を有する部品である一方で、直流抵抗成分を併せ持つ。ノイズフィルタに限らず、電子部品は製造時のバラツキによって直流抵抗成分が個体ごとに異なっているが、製造時に電子部品がアッセンブリされるまでは搭載される部品の特性を特定することは困難であり、アッセンブリ後の調整工程において、ボリューム等を使用して出荷状態とすることが行なわれている。
【００５４】
一般的なスイッチングレギュレータを使用した回路は図８に示すとおりである。図８において、発振回路４０２が発振し、トランジスタ（ＦＥＴ）４０５をスイッチング駆動し、その出力を平滑回路４０４が平滑してノイズフィルタ５００を介して負荷２００に供給される。出力電圧はフィードバック抵抗４０７でエラーアンプ４０１にフィードバックされる。過電流検出回路４０３は、電流検出用抵抗４０６の両端電圧を検出して、負荷に過電流が流れることを検出し、過電流時には発振回路４０２を発振停止する。
【００５５】
ところで、図８の回路構成において、図９に示すように、若干の回路変更によって図６と同様な機能を実現することが可能となる。なお全体をシステムユニット１０００とした。図９のシステムにおいては、電流検出用抵抗４０６の電位差を電圧補正回路４０９で検出することで負荷に流れる電流量に相当する電圧を検出することが可能であると同時に、検出した電圧に見合った電圧をエラーアンプのＲｅｆ２に設定することで、ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）の出力電圧を変更することが可能であり、簡易な回路構成によって機能を実現できる。すなわち補正パラメータ保持回路４０８にノイズフィルタ５００等の抵抗値に相当するパラメータが保持され、これが負荷電流と掛け合わされてＲｅｆ２により参照電位に加えられる。
【００５６】
補正パラメータは補正パラメータ設定器６００により設定される。補正パラメータ設定器６００は、典型的にはジグであり、システムユニット１０００には含まれない。補正パラメータ設定器６００は、電圧検出器６０１、制御回路６０２、補正電圧変更回路６０３、パラメータ書込回路６０４を含んでいる。補正パラメータ設定器６００は直接に電圧補正回路４０９経由でＲｅｆ２を調整することで負荷２００に印加される電圧を検出することができ、結果として補正パラメータ保持回路４０８に書き込む値を直接決定し書き込むことが可能になる。
【図面の簡単な説明】
【００５７】
【図１】従来の電源を説明する図である。
【図２】従来の電源を高負荷に合わせた図である。
【図３】従来の電源の低負荷に変動したときの問題を説明する図である。
【図４】この発明の実施例１の構成を説明する図である。
【図５】実施例１の変形例を説明する図である。
【図６】この発明の実施例２の構成を説明する図である。
【図７】従来のスイッチングレギュレータとノイズフィルタの概略を説明する図である。
【図８】従来のスイッチングフィルタの構成を説明する図である。
【図９】この発明の実施例３の構成を説明する図である。
【符号の説明】
【００５８】
１００      電源装置（ＬＶＰＳシステム）
１０１      ＡＣ／ＤＣ変換器
１０２      電圧調整回路
１０３      電流検出回路
１０４      出力側電位差検出回路
１０５      負荷側電位差検出回路
１０６      線路抵抗算出回路
１０７      目標電圧決定回路
１０８      出力電圧制御回路
１０９      減算器
１１０      乗算器
１１１      加算機
１１２、１１３      通信回路
１１４      制御回路
１１５      スイッチ
１１６      抵抗値保持回路
１１７      降下電圧算出回路
１１８      交流電源
１２０      制御回路
１２１      抵抗値書込回路
２００      負荷
３００      線路抵抗検出／書込器
４００      スイッチングレギュレータ
４０１      エラーアンプ
４０２      発振回路
４０３      過電流検出回路
４０４      平滑回路
４０５      トランジスタ（ＦＥＴ）
４０６      電流検出用抵抗
４０７      フィードバック抵抗
４０８      補正パラメータ保持回路
４０９      電圧補正回路
５００      ノイズフィルタ
６００      補正パラメータ設定器
６０１      電圧検出器
６０２      制御回路
６０３      補正電圧変更回路
６０４      パラメータ書込回路
【図１】
2006092076.tif 000003
【図２】
2006092076.tif 000004
【図３】
2006092076.tif 000005
【図４】
2006092076.tif 000006
【図５】
2006092076.tif 000007
【図６】
2006092076.tif 000008
【図７】
2006092076.tif 000009
【図８】
2006092076.tif 000010
【図９】
2006092076.tif 000011