(57)【要約】【課題】簡易な構成で高品位な縮小画像を形成する。【解決手段】データ線１１４に書込回路１８２を設ける。各書込回路１８２は、トランジスタ１８２２、１８２４、１８２６、１８２８を備える。リードイネーブル信号／ＷｅがＨレベルである場合に、対応するデータ線１１４の電圧がトランジスタ１８２４の寄生容量Ｃsによって保持される。リードイネーブル信号／ＷｅがＬレベルになると、保持した電圧を、電圧Ｖcを基準に反転して当該データ線１１４に供給する。これにより選択された行の画素を、画像データの供給を受けることなく、極性反転することが可能となる。【選択図】図４
2006317902.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線と、
前記複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素と、
を備え、
前記各画素は、画素電極と、前記画素電極に対向する共通電極とを備えた画素容量と、
前記走査線が選択されたときに、前記データ線と前記画素電極との間を導通状態とするスイッチング素子と、を有する
電気光学装置に設けられ、
前記複数の走査線のうち一の走査線が選択された期間において、
所定の期間内に、前記データ線の電位と所定電位との間の電圧を保持するとともに、
前記所定の期間よりも後に、前記保持された電圧を、基準電位を基準として反転し、当該反転電圧を前記データ線に印加する反転回路と
を有することを特徴とする電気光学装置の書込回路。
【請求項２】
前記一の走査線を選択する前に、前記データ線を、前記基準電位にプリチャージする
ことを特徴とする請求項１に記載の電気光学装置の書込回路。
【請求項３】
前記データ線の電位は、前記所定期間内において、前記画素容量において保持されていた電圧によって前記データ線の電位が前記基準電位から変化した後の電位であることを特徴とする請求項１に記載の電気光学装置の書込回路。
【請求項４】
前記反転回路は、
前記一の走査線が選択された期間であって、少なくとも前記所定の期間よりも後では、ソース・ドレイン間が所定の抵抗値となる第１トランジスタと、
前記保持素子により保持された電圧がゲートに印加される第２トランジスタと
を有し、
所定の高位側電位と接地電位との電圧差を、前記第１および前記第２トランジスタにより抵抗分割して、前記反転電圧とする
ことを特徴とする請求項１に記載の電気光学装置の書込回路。
【請求項５】
前記一の走査線が選択された期間のうち、前記所定の期間では、前記第１トランジスタのソース・ドレイン間を非導通状態とさせる
ことを特徴とする請求項４に記載の電気光学装置の書込回路。
【請求項６】
前記保持素子は、
前記第２トランジスタのソース及びドレイン間の電圧を保持し、
前記一の走査線が選択された期間のうち前記所定の期間に、前記第２トランジスタのソースを所定の電位とし、
前記一の走査線が選択された期間であって、前記所定の期間よりも後に、前記第２トランジスタのソースを、前記高位側電位または接地電位のうち、前記基準電位に対して前記反転電圧側にシフトさせる
ことを特徴とする請求項４に記載の電気光学装置の書込回路。
【請求項７】
前記第２トランジスタのソースを、
前記一の走査線が選択された期間のうち前記所定の期間に、前記基準電位とし、当該タイミング後において前記接地電位とする
ことを特徴とする請求項６に記載の電気光学装置の書込回路。
【請求項８】
複数の走査線と複数のデータ線と、
前記複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素と、
前記複数の走査線を所定の順番で選択する走査線駆動回路と
前記データ線に電圧を印加するデータ線駆動回路と、
を備え、
前記各画素は、画素電極と前記画素電極に対向する共通電極とを備えた画素容量と、
前記走査線が選択されたときに、前記データ線と前記画素電極との間を導通状態とするスイッチング素子とを有する
電気光学装置であって、
第１フィールドにおいて、データ線駆動回路が、選択された一の走査線に対応する画素の階調に応じた電圧であって、所定の基準電位を基準として高位または低位側の一方の電圧を、前記データ線に印加し、
前記第１フィールドの後の第２フィールド内で、前記一の走査線が選択された期間において、
前記一の走査線が選択されてから所定のタイミングまで、前記データ線と所定電位との間における電圧を保持するとともに、
前記所定のタイミングよりも後に、前記保持された電圧を、前記基準電位を基準として反転し、当該反転電圧を前記データ線に印加する反転回路と
を有することを特徴とする電気光学装置。
【請求項９】
複数の走査線と複数のデータ線と、
前記複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素と、
を備え、
前記各画素は、画素電極と前記画素電極に対向する共通電極とを備えた画素容量と、
前記複数の走査線のうち一の走査線が選択されたときに、前記データ線と前記画素電極との間を導通状態とするスイッチング素子とを有する
電気光学装置の駆動方法であって、
第１フィールドにおいて、
一の走査線を選択し、
選択された走査線に対応する画素の階調に応じた電圧であって、所定の基準電位を基準として高位または低位側の一方の電圧を、前記データ線に印加し、
前記第１フィールドの後の第２フィールド内で、前記一の走査線が選択された期間において、
前記一の走査線が選択されてから所定のタイミングまで、前記データ線と所定電位との間における電圧を保持し、
前記所定のタイミングよりも後に、前記保持された電圧を、前記基準電位を基準として反転し、当該反転電圧を対応するデータ線に印加する
ことを特徴とする電気光学装置の駆動方法。
【請求項１０】
請求項８に記載の電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置における構成の簡易化に寄与する技術に関する。
【背景技術】
【０００２】
近年では、液晶などを用いた表示パネルにより縮小画像を形成するとともに、この小型画像を光学系によって拡大投射するプロジェクタが普及しつつある。ここで、液晶は、劣化等を防止するために正極性と負極性とで交互に駆動する交流駆動が原則である。この交流駆動する場合に、１画面内における画素に対して書込極性をどのような関係とするかについては、次の４種類が考えられる。すなわち、
（１）走査線毎に書込極性を反転する走査線反転（ライン反転）、
（２）データ毎に書込極性を反転するデータ線反転（ソース反転）、
（３）走査線反転とデータ線反転とを組み合わせて、上下左右で隣接する画素同士で書込極性を反転する画素反転（ドット反転）、
（４）すべて揃える面反転（フレーム反転）の４種類が考えられる。
なお、（１）〜（４）のいずれにおいても、１以上の垂直走査期間（フレーム）毎に書込極性が反転される。
このうち、（１）の走査線反転、（２）のデータ線反転、（３）のドット反転では、空間的に隣接する画素行または／および画素列の極性が入れ換えられるので、液晶に印加される電圧実効値が正極性と負極性とで相違する場合であっても、その相違に基づくフリッカーが認識されにくい。
ただし、上述したような縮小画像を形成する表示パネルでは、画素電極同士の隙間が極めて狭いので、上記（１）、（２）、（３）では、いわゆる横電界によるディスクリネーション（配向不良）が発生する。このため、画素電極同士の隙間が狭い場合には、（４）の面反転が有効である、と考えられた。
【０００３】
（４）の面反転において、反転周期を１垂直走査期間として１列のデータ線に着目すると、当該データ線を介してデータ信号が供給される画素１列に対して、１垂直走査期間にわたって同一極性のデータ信号が書き込まれた後、次の垂直走査期間では、当該データ線に供給されるデータ信号の極性が反転する。
このため、表示領域の上側から下側へ走査線を走査する場合、着目列のデータ線に印加されるデータ信号は、上側に位置する走査線と着目列のデータ線との交差に対応する上側画素から見ると、非選択期間のほとんどにわたって、当該上側画素に書き込まれたデータ信号の極性と同一極性にて変化するのに対し、下側に位置する走査線と着目列のデータ線との交差に対応する下側画素から見ると、非選択期間のほとんどにわたって、下側画素に書き込まれたデータ信号の極性と反対極性にて変化することになる。
したがって、上側画素と下側画素とでは、保持期間におけるデータ線の電圧が画素電極に与える影響に違いが生じ、そのため画面上の場所によって表示が不均一になるという問題があった。
そこで、画面を上側領域と下側領域とに仮想的に分割し（物理的に分割するわけではない）、上側領域の走査線と下側領域の走査線を交互に所定の順番で選択するとともに、上側領域の走査線を選択したときには、正極性、負極性の一方の極性で書き込む一方、下側領域の走査線を選択したときには、正極性、負極性の他方の極性で書き込んで、非選択期間においてデータ線に供給されるデータ信号の極性を正極性と負極性とで５０％ずつとした技術が提案されている（特許文献１参照）。
【特許文献１】特開２００４−１７７９３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、この技術では、例えば、ある画素行について、ある階調のデータ信号を正極性で書き込んだ後に、再び、同じ階調のデータ信号を負極性で書き込む必要がある。このため、上記技術では、外部から供給される画像データをメモリに蓄積するとともに、外部から供給される画像データと、メモリから読み出した画像データと１水平走査期間毎に交互に供給する必要があるので、構成が複雑化する、という問題があった。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、高品位な表示をより簡易な構成で可能とする電気光学装置、書込回路、駆動方法および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、複数の走査線と複数のデータ線と、前記複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素と、を備え、前記各画素は、画素電極と、前記画素電極に対向する共通電極とを備えた画素容量と、前記走査線が選択されたときに、前記データ線と前記画素電極との間を導通状態とするスイッチング素子と、を有する電気光学装置に設けられ、前記複数の走査線のうち一の走査線が選択された期間において、所定の期間内に、前記データ線の電位と所定電位との間の電圧を保持するとともに、前記所定の期間よりも後に、前記保持された電圧を、基準電位を基準として反転し、当該反転電圧を前記データ線に印加する反転回路とを有することを特徴とする。本発明によれば、走査線を選択して一方の極性でデータ信号を画素電極に書き込んだ後に、再度走査線を選択すると、書き込んだ画素電極の電圧を、データ線を介して読み出し、極性を反転した上で再度書き込むので、メモリ等が不要となり、その分、構成の簡易化を図ることが可能となる。
【０００６】
本発明において、前記一の走査線の選択前に、各データ線を予め定められ電圧にプリチャージする構成が好ましく、特に、各データ線を、前記基準電位にプリチャージする構成が好ましい。画素電極の電圧を読み出す際に、直前におけるデータ線の電圧の影響を受けなくなるので、その分、反転書込の精度が向上する。
また、本発明において、前記反転回路は、前記一の走査線が選択された期間であって、少なくとも前記所定の期間よりも後では、ソース・ドレイン間が所定の抵抗値となる第１トランジスタと、前記保持素子により保持された電圧がゲートに印加される第２トランジスタとを有し、所定の高位側電位と接地電位との電圧差を、前記第１および前記第２トランジスタにより抵抗分割して、前記反転電圧とする構成が好ましい。
この構成において、前記一の走査線が選択された期間のうち、前記所定の期間では、前記第１トランジスタのソース・ドレイン間を非導通状態とさせる構成とすれば、前記所定の期間で、第１トランジスタがオフするので、貫通電流による電力消費が抑えられる。
また、この構成において、前記保持素子は、前記第２トランジスタのソース及びドレイン間の電圧を保持し、前記第２トランジスタのソースを、前記一の走査線が選択された期間のうち前記所定の期間まで、所定の電位とし、前記一の走査線が選択された期間であって、前記所定の期間よりも後に、前記高位側電位または接地電位のうち、前記基準電位に対して前記反転電圧側にシフトさせる構成が好ましく、特に、前記第２トランジスタのソースを、前記一の走査線が選択された期間のうち前記所定の期間で前記基準電位とし、当該期間の後において前記接地電位とする構成が望ましい。この構成では、第２トランジスタのしきい値電圧（ドレインで電流が流れ出す最小ゲート電圧）を通常のトランジスタと同様に低く設定することができる。
なお、本発明は、電気光学装置の書込回路のみならず、電気光学装置としても概念することができる。電気光学装置とする場合、前記各画素は、画素電極と前記画素電極に対向する共通電極とで構成される画素容量を備える構成が好ましい。また、当該電気光学装置において、前記複数の走査線は、上側領域と下側領域とに分割されて、前記走査線駆動回路は、前記上側領域に含まれる走査線と前記下側領域に含まれる走査線とを交互に選択する構成としても良い。この構成において、前記第１の走査線は、前記上側領域と前記下側領域とのうち一方に含まれ、前記第２の走査線は、他方に含まれるようにしても良い。
さらに、本発明は、電気光学装置のみならず、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態について図面を参照して説明する。図１は、本実施形態に係る電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、処理回路５０と、電圧生成回路６０と、表示パネル１００とに大別される。このうち、処理回路５０と電圧生成回路６０とは、プリント基板に実装された回路モジュールであり、表示パネル１００とは、ＦＰＣ（Flexible Printed Circuit）基板等によって接続されている。
【０００８】
処理回路５０は、さらに、Ｓ／Ｐ変換回路３２０、Ｄ／Ａ変換回路群３４０および走査制御回路５２に分けられる。
このうち、Ｓ／Ｐ変換回路３２０は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号Ｄｃｌｋに同期して図示しない上位装置から供給される画像データＶｉｄを、６チャネルに分配するとともに、それぞれ時間軸に６倍に伸長して（相展開またはシリアル−パラレル変換ともいう）、画像データＶｄ１ｄ〜Ｖｄ６ｄとして出力するものである。ここで、画像データＶｉｄは、画素の階調（明るさ）を指定するディジタルデータであり、後述するタイミングで供給される。また、説明の便宜上、画像データＶｄ１ｄ〜Ｖｄ６ｄをそれぞれチャネル１〜６と称している。
Ｄ／Ａ変換回路群３４０は、チャネル毎に設けられたＤ／Ａ変換器の集合体であって、相展開された画像データＶｄ１ｄ〜Ｖｄ６ｄを、基準電位（電圧）Ｖcを基準として階調値に応じたアナログ電圧に変換して、データ信号Ｖｉｄ１〜Ｖｉｄ６として表示パネル１００に供給するものである。
なお、本実施形態では、画像データＶｉｄをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
【０００９】
ここで、電圧Ｖcは、後述する図８や図９に示されるようにデータ信号の振幅中心電位である。この電圧Ｖcは、電源の高位側電圧Ｖddと接地電位Ｇndとのほぼ中間値であり、画素への書込極性の基準である。すなわち、本実施形態では、この電圧Ｖcよりも高位側を正極性と、低位側を負極性と、それぞれ称している。また、電圧については、特に説明のない限り、電源の接地電位Ｇndを基準とする。
【００１０】
走査制御回路５２は、表示パネル１００の走査を制御する第１の機能と、上述したＳ／Ｐ変換回路３２０に対し、表示パネル１００の水平走査に同期するように相展開を制御する第２の機能と、リードイネーブル信号／Ｗｅを出力することによって、本願の特徴部分である（後述する）書込回路１８２の動作を制御する第３の機能とを有する。
ここで、第１の機能について詳述すると、走査制御回路５２は、上位装置から供給されるドットクロック信号Ｄｃｌｋ、垂直走査信号Ｖｓおよび水平走査信号Ｈｓから、転送開始パルスＤＸおよびクロック信号ＣＬＸを生成して表示パネル１００の水平走査を制御するとともに、転送開始パルスＤＹおよびクロック信号ＣＬＹを生成して、表示パネル１００の垂直走査を制御するほか、制御信号Ｐreおよびプリチャージ信号Ｖpreを出力して、表示パネル１００におけるプリチャージのタイミングおよびプリチャージ電圧を制御する。
【００１１】
電圧生成回路６０は、表示パネル１００に対して、電源電圧Ｖddのほか、調整電圧Ｖvidと参照電圧Ｖrとを供給する。なお、図示しないが、後述する共通電極に印加される電圧ＬＣcomについても、電圧生成回路６０が生成する。
【００１２】
次に、表示パネル１００の構成について説明する。この表示パネル１００は、電気光学変化によって所定の画像を形成するものである。図２は、表示パネル１００の電気的な構成を示すブロック図であり、図３は、表示パネル１００における画素の詳細な構成を示す図であり、図４は、表示パネル１００における書込回路群の構成を示す図である。
この表示パネル１００は、素子基板と共通電極が形成された対向基板とを一定の間隙をもってシール材によって貼り合わせるとともに、この間隙に液晶を封止した構成となっている。
図２に示されるように、この表示パネル１００では、８６４行の走査線１１２が図においてＸ（水平）方向に延在する一方、１１５２（＝１９２×６）列のデータ線１１４が図においてＹ（垂直）方向に延在している。そして、これらの走査線１１２とデータ線１１４との交差部分に対応するように画素１１０がそれぞれ設けられている。したがって、画素１１０は、表示領域１００ａにおいて縦８６４行×横１１５２列のマトリクス状に配列することになるが、本発明をこれに限定する趣旨ではない。
なお、本実施形態において、１１５２列のデータ線１１４は、６列毎にブロック化されている。そこで、説明の便宜上、左から数えて１、２、３、…、１９２番目のブロックを、それぞれＢ１、Ｂ２、Ｂ３、…、Ｂ１９２と表記する。
【００１３】
画素１１０の詳細な構成については、図３に示されるように、ｎチャネル型のＴＦＴ（薄膜トランジスタ）１１６のソースがデータ線１１４に接続されるとともに、ドレインが画素電極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、素子基板に形成された画素電極１１８に対向するように共通電極１０８が全画素に対して共通に設けられる。そして、これらの画素電極１１８と共通電極１０８との間に液晶１０５が挟持されている。このため、画素毎に、画素電極１１８、共通電極１０８および液晶１０５からなる画素容量が構成されることになる。
なお、共通電極１０８には、時間的に一定の電圧ＬＣcomが印加されるが、この電圧（電位）は、本実施形態では、基準電圧Ｖcと同一である。ただし、後述する理由により、基準電圧Ｖcよりも若干低位側に設定される場合がある。
【００１４】
特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と共通電極１０８との間を通過する光は、画素容量に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる（ノーマリーホワイトモード）。
【００１５】
また、オフ時におけるＴＦＴ１１６を介した画素容量からの電荷リークの影響を少なくするために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって容量線１０７に共通接続されている。この容量線１０７は、図２では図示省略されているが、本実施形態では、共通電極１０８と同じ電圧ＬＣcomに保たれている。詳細には、容量線１０７は素子基板に形成され、共通電極１０８は対向基板に形成されているが、図示しない導通材により、容量線１０７と共通電極１０８とは、電気的な接続が図られている。このため、画素電極１１８（ＴＦＴ１１６のドレイン）と共通電極１０８とは、画素１１０毎に画素容量と蓄積容量とが並列的に付加された構成となっている。
なお、画素１１０におけるＴＦＴ１１６は、次に説明する走査線駆動回路１３０や、ブロック選択回路１４０、サンプリングスイッチ１５１などと共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
【００１６】
画素１１０が配列する表示領域１００ａの周辺には、走査線駆動回路１３０や、ブロック選択回路１４０などの周辺回路が設けられている。
このうち、走査線駆動回路１３０は、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４を、それぞれ１行目、２行目、３行目、…、８６４行目の走査線１１２に供給するものである。詳細には、走査線駆動回路１３０は、図５に示されるように、垂直走査期間（フレーム）を第１および第２フィールドに分割するとともに、各フィールドにおいて、走査線１１２を１行目、４３３行目、２行目、４３４行目、３行目、４３５行目、…、４３２行目、８６４行目、という順番で１水平走査期間（１Ｈ）毎に選択して、選択した走査線１１２への走査信号をＨレベルとする。
すなわち、走査線駆動回路１３０は、表示領域１００ａを１〜４３２行の上側領域と４３３〜８６４行の下側領域とに２分割し、各フィールドにおいて、上側領域と下側領域とを交互に選択するとともに、選択した領域において上から下方向に向かって走査線１１２を順番に選択して、選択した走査線１１２への走査信号をＨレベルとする構成となっている。
【００１７】
なお、走査線駆動回路１３０の詳細については、本発明と直接関連しないので省略するが、各フィールドの最初に供給されるとともに、クロック信号ＣＬＹの半周期に相当するパルス幅（Ｈレベル）の転送開始パルスＤＹを、当該クロック信号ＣＬＹのレベルが遷移する（立ち上がる、または、立ち下がる）毎に順次シフトするとともに、そのパルス幅を狭めて、走査信号Ｇ１、Ｇ４３３、Ｇ２、Ｇ４３４、Ｇ３、Ｇ４３５、…、Ｇ４３２、Ｇ８６４として出力する構成となっている。
【００１８】
ここで、上側領域に属する走査線１１２について、行を特定しないで一般化して説明するために、１以上４３２以下の整数をｉと表記すると、上側領域に属するｉ行目の走査線１１２に供給される走査信号Ｇｉと、下側領域に属し、ｉ行目の走査線１１２とは４３２行だけ離間した（ｉ＋４３２）行目の走査線１１２に供給される走査信号Ｇ（ｉ＋４３２）とは、図５に示されるように、隣接した１水平走査期間で順次Ｈレベルとなる。
なお、上述したように、各走査信号においてＨレベルとなるパルス幅は、クロック信号ＣＬＹのパルス幅よりも狭められて出力されるので、本実施形態では、時間的に隣接して出力される走査信号Ｇｉ、Ｇ（ｉ＋４３２）では、いずれもＬレベルとなる期間が確保されている。
【００１９】
また、画像データＶｉｄは、図５に示されるように、第１フィールドでは、上側領域の走査線１１２が選択される水平走査期間にわたり、選択された走査線１１２の行であって１〜１１５２列の画素に対応するものが順番に供給される一方、第２フィールドでは、下側領域の走査線１１２が選択される水平走査期間にわたり、選択された走査線１１２の行であって１〜１１５２列の画素に対応するものが順番に供給される。
【００２０】
次に、ブロック選択回路１４０は、図６に示されるように、第１フィールドにおいて上側領域の走査線１１２が選択される水平走査期間にあっては、当該水平走査期間の開始時に供給され、クロック信号ＣＬＸの１周期程度のパルス幅（Ｈレベル）を有する転送開始パルスＤＸを、クロック信号ＣＬＸのレベルが遷移する毎に順次シフトするとともに、そのパルス幅を狭めて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２として出力して、表示パネル１００を水平走査する一方、第１フィールドにおいて下側領域の走査線１１２が選択される水平走査期間にあっては、このようなシフト動作をせずに、各サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２をＬレベルに維持する。
また、ブロック選択回路１４０は、図７に示されるように、第２フィールドにおいて上側領域の走査線１１２が選択される水平走査期間にあっては、シフト動作をせずに、各サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２をＬレベルに維持する一方、下側領域の走査線１１２が選択される水平走査期間（１Ｈ）にわたって、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２を順次Ｈレベルにして出力する。
したがって、本実施形態においては、第１フィールドにおいては下側領域に対し、第２フィールドにおいては上側領域に対し、それぞれデータ信号Ｖｉｄ１〜Ｖｉｄ６の供給による画素への書き込みが行われない。代わりに、第１フィールドにおける下側領域、および、第２フィールドにおける上側領域については、走査線が選択されたときに、画素電極に書き込まれていた電圧を、データ線１１４を介して読み出して保持するとともに、当該保持電圧を、電圧Ｖcを基準に反転して、当該画素に書き込む読出・反転再書込が実行される。
【００２１】
サンプリング回路１５０は、データ線１１４の各々に対応して設けられたサンプリングスイッチ１５１の集合体である。各サンプリングスイッチ１５１は、例えばｎチャネル型のＴＦＴであり、そのドレインはデータ線１１４に接続されている。
ここで、同一ブロックに属するデータ線１１４に対応する６個のサンプリングスイッチ１５１のゲートには、ブロックに対応するサンプリング信号が共通に供給される。例えば、ブロックＢ４に属する１９〜２４列目のデータ線１１４に対応する６個のサンプリングスイッチ１５１のゲートには、当該ブロックＢ４に対応するサンプリング信号Ｓ４が共通に供給される。
【００２２】
サンプリングスイッチ１５１のソースは、次のような関係でデータ信号Ｖｉｄ１〜Ｖｉｄ６が供給される６本の画像信号線１２０のいずれかに接続されている。
すなわち、図２において左から数えてｊ列目のデータ線１１４の一端にドレインが接続されたサンプリングスイッチ１５１は、ｊを６で割った余りが「１」であるならば、そのソースが、データ信号Ｖｉｄ１が供給される画像信号線１２０に接続され、同様に、ｊを６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１１４にドレインが接続されたサンプリングスイッチ１５１は、そのソースが、データ信号Ｖｉｄ２〜Ｖｉｄ６が供給される画像信号線１２０にそれぞれ接続されている。例えば、図２において２３列目のデータ線１１４にドレインが接続されたサンプリングスイッチ１５１のソースは、「２３」を６で割った余りが「５」であるから、データ信号Ｖｉｄ５が供給される画像信号線１２０に接続される。
なお、ｊは、データ線１１４の列を説明するための符号であり、本実施形態では１以上１１５２以下の整数である。
【００２３】
ここで、あるサンプリング信号がＨレベルになると、当該サンプリング信号に対応するブロックの６個のサンプリングスイッチ１５１がオンして、画像信号線１２０に供給されているデータ信号Ｖｉｄ１〜Ｖｉｄ６が、当該ブロックに属する６列のデータ線１１４にサンプリングされる。
【００２４】
プリチャージングスイッチ１６１は、データ線１１４の各々に対応して設けられたｎチャネル型のＴＦＴである。各列のプリチャージングスイッチ１６１のドレインは、対応するデータ線１１４に接続され、そのソースは、プリチャージ信号Ｖpreが印加される信号線に共通接続され、そのゲートは、制御信号Ｐreが供給される信号線に共通接続されている。
ここで、制御信号Ｐreは、図６および図７に示されるように、各フィールドの各水平走査期間（１Ｈ）において、すべての走査信号がＬレベルとなる期間であって、対応する走査信号がＨレベルとなる直前に、出力されるＨレベルのパルスである。
また、プリチャージ信号Ｖpreは、第１フィールドでは、図８に示されるように、上側領域の走査線が選択される水平走査期間（１Ｈ）では電圧Ｖg(+)となり、下側領域の走査線が選択される水平走査期間（１Ｈ）では電圧Ｖcとなる。なお、プリチャージ信号Ｖpreは、第２フィールドでは、特に図示しないが第１フィールドと逆の関係になる。すなわち、プリチャージ信号Ｖpreは、第２フィールドでは、上側領域の走査線が選択される水平走査期間（１Ｈ）では電圧Ｖcとなり、下側領域の走査線が選択される水平走査期間（１Ｈ）では電圧Ｖg(+)となる。
【００２５】
図８における電圧の関係について言及すると、電圧Ｖb(+)、Ｖw(+)、Ｖg(+)は、画素電極１１８に印加された場合に当該画素を、それぞれ最低階調の黒色、最高階調の白色、黒色及び白色のほぼ中間階調である灰色とさせる正極性の電圧であって、その電圧範囲は、電圧Ｖcと電源電圧Ｖddとの範囲に含まれる。
なお、電圧Ｖb(-)、Ｖw(-)、Ｖg(-)は、画素電極１１８に印加された場合に当該画素を、それぞれ黒色、白色、灰色とさせる負極性電圧であって、それぞれ電圧Ｖb(+)、Ｖw(+)、Ｖg(+)とは、基準電圧Ｖcを中心にして対称関係にある。ただし、本実施形態においては、負極性のデータ信号Ｖｉｄ１〜Ｖｉｄ６については供給されない。
また、図８において、データ信号Ｖｉｄ１〜Ｖｉｄ６の電圧波形における縦方向の電圧軸は、走査信号Ｇｉやサンプリング信号Ｓ１、Ｓ２…、の論理信号の電圧軸よりも拡大して示されている（後述する図９においても同様）。
【００２６】
書込回路群１８０は、データ線１１４の各々に設けられた書込回路１８２と各種の素子とを含むものである。図４は、書込回路群１８０の詳細な構成を示す図である。
この図に示されるように、書込回路群１８０には、走査制御回路５２からリードイネーブル信号／Ｗｅが信号線１８７を介して入力される。ここで、「／」は、反転を表す。すなわち、このリードイネーブル信号／Ｗｅは、ライトイネーブル（write enable）の反対概念である。
このリードイネーブル信号／Ｗｅは、Ｎｏｔ回路１８４によって論理反転されて、ライトイネーブル信号Ｗｅとして信号線１８８に出力される。また、書込回路群１８０には、電圧生成回路６０から給電線１８５を介して調整電圧Ｖvidが給電されるほか、入力端には参照電圧Ｖrが入力される。
【００２７】
ｎチャネル型のトランジスタ１８５２のソースは参照電圧Ｖrの入力端に接続され、そのドレインは給電線１８６に接続され、そのゲートは信号線１８８に接続されている。
また、ｐチャネル型のトランジスタ１８５４のソースは、電源電圧Ｖddの給電線に接続され、そのドレインは信号線１８６に接続され、そのゲートは信号線１８８に接続されている。
【００２８】
書込回路１８２は、データ線１１４の各々に対応して設けられ、各列において同一構成である。このため、各書込回路１８２の構成については、図４に示されるように第１列目で代表させて説明する。
図４に示されるように、書込回路１８２は、ｐチャネル型のトランジスタ（第１トランジスタ）１８２２と、ｎチャネル型のトランジスタ（第２トランジスタ）１８２４、１８２６、１８２８とを有する。
このうち、トランジスタ１８２６のソース、ドレインおよびゲートは、対応する列（ここでは第１列）のデータ線１１４、トランジスタ１８２４のゲート、および、信号線１８７に接続されている。一方、トランジスタ１８２８のソース、ドレインおよびゲートは、トランジスタ１８２２、１８２４の共通ドレイン、対応する列のデータ線１１４、および、信号線１８８に接続されている。
【００２９】
また、トランジスタ１８２２のソースは、給電線１８５に接続され、そのゲートは給電線１８６に接続されている。一方、トランジスタ１８２４のソースは電位Ｇndに接地され、そのゲートはトランジスタ１８２６のドレインに接続されている。さらに、トランジスタ１８２２、１８２４のドレイン同士は、ノードＡとしてトランジスタ１８２８のソースに接続されている。
ここで、トランジスタ１８２２、１８２４については、トランジスタ１８２２のゲートに参照電圧Ｖrが印加された場合に、非飽和領域で動作するように設計されているのに対し、トランジスタ１８２４は、そのゲートにＶc(+)以上、｛Ｖc(+)＋ΔＶmax｝以下の電圧が印加された場合に、飽和領域で動作するように、かつ、トランジスタ１８２４のゲートが電圧Ｖcである場合に、トランジスタ１８２２のゲートに、参照電圧Ｖrが印加されたとき、ノードＡが電圧Ｖcとなるように設計されている。
なお、トランジスタ１８２４のゲート・ドレイン間には容量Ｃsが図において破線で示されるように寄生して、ゲート・ドレイン間の電圧を保持する構成となっている。本実施形態では、この容量Ｃsを保持素子として用いるが、積極的に容量や電圧保持回路を設けても良い。
【００３０】
電気光学装置１０の動作について説明する。
まず、全体動作について概略すると、図５に示されるように、走査線１１２が、第１および第２フィールドのいずれにおいても、１行目、４３３行目、２行目、４３４行目、３行目、４３５行目、…、４３２行目、８６４行目という順番で１水平走査期間（１Ｈ）毎に選択され、さらに選択された走査線１１２への走査信号がＨレベルになる。第１フィールドにおいて、上側領域（１〜４３２行目）の走査線１１２が選択されたときには、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給による正極性の書き込みが行われるのに対し、下側領域（４３３〜８６４行目）の走査線１１２が選択されたときには、データ信号の供給による書き込みが行われず、代わりに、画素電極１１８の電圧を読み出すとともに保持して、当該保持電圧の反転（増幅）電圧を書き込む動作（読出・反転再書込）が行われる。続く第２フィールドにおいて、上側領域の走査線１１２が選択されたときには、読出・反転再書込が行われ、下側領域の走査線１１２が選択されたときには、データ信号の供給による正極性の書き込みが行われる。
本実施形態では、以前に書き込まれた画素電極１１８の正極性の電圧を読み出し、これを反転して負極性の電圧として当該画素電極に再度書き込むので、データ信号を再度供給しなくても、画素容量の交流駆動が実現される。
【００３１】
次に、動作の詳細について説明する。
まず、第１フィールドにおいて、最初に１行目の走査線１１２が選択される期間では、１行目の画素１１０に対し、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給による正極性の書き込みが行われる。
ここで、図６、図８または図９において、ｉ＝１である。
走査信号Ｇ１がＨレベルとなる前に、プリチャージ信号ＰreがＨレベルとなる。このため、すべてのプリチャージングスイッチ１６１のソース・ドレイン間が導通状態（オン）となる。一方、上述したように第１フィールドにおいて、上側領域の走査線が選択される水平走査期間（１Ｈ）では、プリチャージ信号Ｖpreは電圧Ｖg(+)となるので、１〜１１５２列目のデータ線１１４は、それぞれ電圧Ｖg(+)にプリチャージされることになる。
プリチャージ後に、走査信号Ｇ１がＨレベルになると、１行目の走査線１１２にゲートが接続されたすべてのＴＦＴ１１６がオンとなる。
【００３２】
第１フィールドにおいて、１行目の走査線１１２が選択される水平走査期間では、図６に示されるように、１行１列〜１行１１５２列の画素の画像データＶｉｄがドットクロックＤｃｌｋに同期して上位装置から供給される。この画像データＶｉｄは、第１に、Ｓ／Ｐ変換回路３２０によって６チャネルに分配されるとともに、時間軸に対して６倍に伸長され、第２に、Ｄ／Ａ変換回路群３４０によってそれぞれ正極性のアナログ電圧のデータ信号Ｖｉｄ１〜Ｖｉｄ６に変換されて、画像信号線１２０に供給される。なお、データ信号Ｖｉｄ１〜Ｖｉｄ６の電圧は、画像データＶｉｄで指定された階調が暗くなるにつれて、電圧Ｖcよりも高位となる（図８参照）。
さらに、ドットクロックＤｃｌｋに同期して、転送開始パルスＤＸおよびクロック信号ＣＬＸが供給されて、ブロック選択回路１４０による水平走査が制御される。すなわち、相展開動作と同期するようにサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２が出力される。
【００３３】
１行目の走査線１１２にゲートが接続されたすべてのＴＦＴ１１６がオンとなった状態で、サンプリング信号Ｓ１がＨレベルになると、ブロックＢ１に属する１〜６列目のデータ線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれサンプリングされる。このため、サンプリングされたデータ信号Ｖｉｄ１〜Ｖｉｄ６は、図２において上から数えて１行目の走査線１１２と当該６本（左から数えて１〜６列目）のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
この後、サンプリング信号Ｓ２がＨレベルになると、今度は、ブロックＢ２に属する７〜１２列目のデータ線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれサンプリングされて、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該７〜１２列目のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
以下同様にして、サンプリング信号Ｓ３、Ｓ４、…、Ｓ１９２が順次排他的にＨレベルになると、ブロックＢ３、Ｂ４、…、Ｂ１９２に属する６列のデータ線１１４にデータ信号Ｖｉｄ１〜Ｖｉｄ６の対応するものがそれぞれサンプリングされ、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該６列のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。これにより、第１行目の画素のすべてに対する書き込みが完了することになる。
【００３４】
なお、走査信号Ｇ１がＬレベルになってＴＦＴ１１６がオフしても、画素電極１１８に書き込まれた正極性の電圧は、走査信号Ｇ１が再びＨレベルになるまで画素容量や蓄積容量１０９によって保持される。
【００３５】
ここで、第１フィールドにおいて上側領域の走査線１１２が選択される水平走査期間（１Ｈ）では、図９に示されるようにリードイネ−ブル信号／ＷｅがＨレベルに固定化されるので、これを反転したライトイネーブル信号ＷｅもＬレベルに固定化される。このため、図４において、トランジスタ１８５２、１８５４がそれぞれオフ、オン状態となるので、給電線１８６はＨレベルに相当する電圧Ｖddとなる結果、トランジスタ１８２２がオフする。また、リードイネーブル信号／Ｗｅおよびライトイネーブル信号ＷｅがそれぞれＨ、Ｌレベルであるので、トランジスタ１８２６、１８２８は、それぞれオン、オフ状態となる。
したがって、第１フィールドにおいて上側領域の走査線１１２が選択される水平走査期間（１Ｈ）では、各列の書込回路１８２は、データ線１１４の電圧を変化させるような動作はしない。
【００３６】
また、この水平走査期間（１Ｈ）において、一般的にｊ列目のデータ線１１４は、制御信号ＰreがＨレベルになったとき、プリチャージ信号Ｖpreの電圧Ｖg(+)にプリチャージされ、以降データ線１１４の寄生容量で当該電圧Ｖg(+)を保持し、対応するサンプリングスイッチ１５１がオンしたときに、サンプリングされた画像データの電圧に変化する。サンプリングスイッチ１５１がオフすると、走査線１１２の選択が終了するまで、当該サンプリングスイッチ１５１、プリチャージングスイッチ１６１、トランジスタ１８２８はいずれもオフ状態であるので、データ線１１４は、サンプリングされた画像データの電圧を、その寄生容量（容量Ｃsを含む）によって保持することになる。
図９においては、第１フィールドにおいて上側領域に属するｉ行目の走査線１１２が選択される水平走査期間（１Ｈ）において、比較的早い段階でデータ信号がサンプリングされるデータ線の電位変化が示されている。なお、図９におけるハッチング領域は、画像データＶｉｄで指定される階調値に応じて、当該範囲内の電圧で定まる、ということが示されている。
【００３７】
続いて、第１フィールドにおいて、１行目の走査線１１２の次には、下側領域に属する４３３行目の走査線が選択されるとともに、４３３行目の画素１１０に対し、読出・反転再書込が実行される。なお、ここではｉ＝１であるので、図６または図９においてＧ（ｉ＋４３２）は、Ｇ４３３となる。
まず、図９に示されるように、プリチャージ信号Ｐreがタイミングｔ1においてＨレベルとなる。このため、すべてのプリチャージングスイッチ１６１のソース・ドレイン間が導通状態（オン）となる。
一方、上述したように第１フィールドにおいて、下側領域の走査線が選択される水平走査期間（１Ｈ）では、プリチャージ信号Ｖpreは電圧Ｖcとなるので、１〜１１５２列目のデータ線１１４は、それぞれ当該電圧Ｖcにプリチャージされることになる。したがって、図９に示されるようにデータ線電位は、タイミングｔ1において、１行目の走査線が選択されたときにサンプリングされたデータ信号電圧（この電圧はＶw(+)以上Ｖb(+)以下の範囲である）から電圧Ｖcに変化する。
【００３８】
次に、走査信号Ｇ４３３がＨレベルになるタイミングｔ2において、リードイネーブル信号／Ｗｅ、ライトイネ−ブル信号ＷｅはそれぞれＨ、Ｌレベルである状態が維持されているので、各列の書込回路１８２におけるトランジスタ１８２６、１８２８は、それぞれオン、オフ状態である。
したがって、この状態で、４３３行目の走査線１１２にゲートが接続されたＴＦＴ１１６がオンになると、１〜１１５２列目のデータ線１１４は、それぞれプリチャージ電圧Ｖcから、以前に４３３行１列〜４３３行１１５２列の画素電極１１８に書き込まれた正極性の電圧に応じたΔＶだけ変化する。
【００３９】
一般的にｊ列目で説明すると、図１０（ａ）に示されるように、ＴＦＴ１１６およびトランジスタ１８２６がオンするので、画素電極１１８、データ線１１４およびトランジスタ１８２４のゲートは、各トランジスタのしきい値特性を無視すれば互いに同電位となる。ここで、以前に４３３行ｊ列の画素電極１１８に書き込まれた正極性の電圧をＶg1(+)としたとき、画素電極１１８、データ線１１４およびトランジスタ１８２４のゲートに、それぞれ現れる電圧Ｖinは、次のような式で表される。
Ｖin＝Ｖc＋ΔＶ
＝Ｖc＋Ｖg1(+)・Ｃpix／（Ｃpix＋Ｃs＋Ｃg）
この式において、Ｃpixは、画素容量の容量値および蓄積容量の容量値の和であり、Ｃsは、上述したように、トランジスタ１８２４のゲート・ドレイン間の寄生容量である。また、Ｃgは、ｊ列目のデータ線１１４において、１〜８６４行の走査線１１２との交差により生じる寄生容量である。
このため、第１フィールドにおいて、下側領域に属する走査線１１２への走査信号がＨレベルになった直後に現れる電圧は、プリチャージ電圧Ｖcから、以前に画素容量（および蓄積容量）Ｃpixに蓄積された電荷を、寄生容量Ｃs、Ｃgを加えて再配分したときの電圧変化ΔＶだけ高めたものとして表される。
なお、４３３行ｊ列の画素電極１１８は、タイミングｔ2において、以前に書き込まれた正極性の電圧Ｖg1(+)から電圧Ｖinに低下するが、この期間は短いので表示上の差として視認されることがない。
【００４０】
続いて、走査信号Ｇ４３３がＨレベルとなった状態で、リードイネ−ブル信号／Ｗｅがタイミングｔ3でＬレベルに変化すると、ライトイネ−ブル信号ＷｅがＨレベルに反転する。このため、図４の書込回路群１８０におけるトランジスタ１８５２、１８５４がそれぞれオン、オフに変化するので、給電線１８６は参照電圧Ｖrとなる。したがって、図１０（ｃ）に示されるように、各列の書込回路１８２におけるトランジスタ１８２２のソース・ドレイン間は、当該参照電圧Ｖrで定まる抵抗値Ｒ1となる。
また、リードイネ−ブル信号／ＷｅがＬレベルになるので、各列において、トランジスタ１８２６がオフとなる結果、トランジスタ１８２４のゲートは、データ線１１４と電気的に切り離されるが、ゲート・ソース間の寄生容量Ｃsによって直前の電位Ｖinに保持される。
一方、ライトイネーブル信号ＷｅがＨレベルになるので、各列において、トランジスタ１８２８がオンする。
このため、ノードＡにおける電圧Ｖoutは、図１０（ｃ）に示されるように、電源電圧Ｖddを、抵抗値Ｒ1と、保持電圧Ｖinに応じて定まる抵抗値Ｒ2とで抵抗分割した値となる。
【００４１】
上述したように、トランジスタ１８２４のゲートが電圧Ｖcである場合にトランジスタ１８２２のゲートに参照電圧Ｖrが印加されたとき、ノードＡが電圧Ｖcとなるように設計されているので、ノードＡの電圧は、保持電圧Ｖinが基準電圧Ｖcよりも高くなるにつれて、電位Ｖcを起点として低下する。すなわち、トランジスタ１８２２、１８２４は、電圧Ｖcを基準として保持電圧Ｖinを反転した負極性電圧を、ノードＡに出力する反転回路になる。
なお、トランジスタ１８２２のソース・ドレイン間の抵抗値Ｒ1については、参照電圧Ｖrの調整により適切な値に設定可能である。すなわち、反転回路については、ノードＡの電位が画素電極１１８に書き込まれた電圧Ｖg1(+)を、電圧Ｖcを基準に反転した電圧Ｖg1(-)となるように参照電圧Ｖrにより調整可能である。
【００４２】
さらに、リードイネーブル信号／Ｗｅ、ライトイネ−ブル信号ＷｅはそれぞれＨ、Ｌレベルであるので、書込回路１８２におけるトランジスタ１８２６、１８２８は、それぞれオフ、オフとなる。
このため、一般的なｊ列目で説明すれば、図１０（ｂ）に示されるように、保持電圧Ｖinの反転電圧Ｖout、すなわち、以前に書き込まれた正極性の電圧Ｖg1(+)を、電圧Ｖcを基準に反転させた負極性の電圧Ｖg1(-)が、トランジスタ１８２８、データ線１１４およびＴＦＴ１１６を経由して、４３３行ｊ列の画素電極１１８に書き込まれる。
そして、タイミングｔ4において走査信号Ｇ４３３がＬレベルになると、４３３行の走査線１１２にゲートが接続されたすべてのＴＦＴ１１６がオフするので、４３３行の画素の画素電極１１８に書き込まれた負極性の電圧は、当該走査信号Ｇ４３３が再びＨレベルになるまで保持される。
なお、タイミングｔ4の後であって、次に制御信号ＰreがＨレベルとなる前に、リードイネーブル信号／ＷｅはＨレベルとなり、これを反転したライトイネーブル信号ＷｅはＬレベルとなるので、各列の書込回路１８２においてトランジスタ１８２６、１８２８は、それぞれオン、オフとなって、次の正極性書込に備えることになる。
このような読出・反転再書込の動作は、１〜１１５２列の各列において同時に実行される。
【００４３】
次に、第１フィールドにおいて、４３３行目の走査線１１２の次には、上側領域に属する２行目の走査線が選択されるとともに、４３３行目の画素１１０に対し、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給による正極性の書き込みが行われる。なお、今度は、図６、図８または図９において、ｉ＝２である。２行目の走査線１１２が選択される水平走査期間の動作は、１行目の走査線１１２が選択される水平走査期間と同様であり、電圧Ｖg(+)へのプリチャージの後、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２が順次排他的にＨレベルになり、これにより、第２行目の画素電極のすべてに対して、データ信号Ｖｉｄ１〜Ｖｉｄ６による階調に応じた正極性の書き込みが完了することになる。
２行目の走査線１１２の次には、下側領域に属する４３４行目の走査線が選択されるとともに、４３４行目の画素１１０に対し、読出・反転再書込が実行される。４３４行目の走査線の画素１１０に対する読出・反転再書込の動作は、４３３行目の走査線の読出・反転再書込の動作と同様であり、電圧Ｖcへのプリチャージの後、データ線１１４を介した画素電圧の読み出して保持した後に、反転して書き込む動作となる。
【００４４】
以下、同様に上側領域と下側領域とを交互に選択するとともに、選択した領域において下側に向かって走査線１１２が１行ずつ選択されて、上側領域の走査線１１２が選択されたときには、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給による正極性の書き込みが行われる一方、下側領域の走査線１１２が選択されたときには、読出・反転再書込が行われる。
このため、第１フィールドの終了時において、上側領域の１〜４３２行目の画素１１０では、データ信号Ｖｉｄ１〜Ｖｉｄ６、すなわち、指定された階調値に応じた正極性の電圧が書き込まれる一方、下側領域の４３３〜８６４行目の画素１１０では、以前に書き込まれた正極性の電圧を読み出し、これを反転して書き込む読出・反転再書込が実行される。
【００４５】
続く、第２フィールドにおいては、走査１１４の選択順序については第１フィールドと同様であるが、正極性の書き込みと、読出・反転再書込との関係が入れ換えられて、上側領域の走査線１１２が選択されたときには、第１フィールドで書き込まれた正極性の電圧を読み出し、これを反転して書き込む読出・反転再書込が実行される一方、下側領域の走査線１１２が選択されたときには、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給による正極性の書き込みが行われる。
このため、第２フィールドの終了時において、上側領域の１〜４３２行目の画素１１０では、直前の第１フレームで書き込まれた正極性の電圧を読み出し、これを反転して書き込む読出・反転再書込が実行される一方、下側領域の４３３〜８６４行目の画素１１０では、指定された階調値に応じた正極性の電圧が書き込まれる。
【００４６】
ここで、いままでのフレームをｎフレームとしたとき、次の（ｎ＋１）フレームの第１フィールドにおいて下側領域に属する走査線を選択したときには、図１１に示されるように、ｎフレームの第２フィールドで書き込まれた正極性の電圧を読み出し、これを反転して書き込む読出・反転再書込が実行される。このため、本実施形態では、いずれのタイミングにおいても、正極性で書き込まれた画素領域と負極性で書き込まれた画素領域との割合が５０％ずつとなるので、書き込み後にデータ線１１４の極性が一方に偏ることがなくなり、これにより、表示が不均一となることが防止される。
【００４７】
さらに、本実施形態では、外部装置から供給される画像データＶｉｄをアナログのデータ信号に変換して正極性で画素電極１１８に書き込むとともに、１フレームの半分期間が経過した後に、すでに書き込まれた正極性の電圧を読み出し、これを反転して負極性の電圧を書き込むので、同一画素の画像データＶｉｄについては、２度にわたって供給する必要がなくなる。このため、供給された画像データＶｉｄを記憶するメモリなどが不要となる。さらに、本実施形態では、画像データを正極性のアナログ信号に変換するだけで良く、負極性に変換する必要がないので、構成の簡略化を、一層推し進めることが可能となる。
また、書込回路群１８０において、リードイネーブル信号／ＷｅがＨレベルであれば、信号線１８６がＨレベルとなるので、各列の書込回路１８２では、トランジスタ１８２２がオフする。このため、図１０（ａ）に示されるように、トランジスタ１８２２、１８２４を介して貫通電流が流れるのが阻止されて、消費電流の増加を防止している。
なお、リードイネーブル信号／ＷｅがＬレベルになると、各列の書込回路１８２では、トランジスタ１８２２がオンするので、上記貫通電流が流れる。ただし、反転した負極性の電圧を画素電極１１８に書き込む時間が短期間で済むことから、反転再書込が完了するという条件を確保した上で、リードイネーブル信号／ＷｅがＬレベルとなる期間を短縮化すれば、上記貫通電流が流れることによる消費電力の増大を最小限に抑えることが可能である。
【００４８】
また、本実施形態では、各列のデータ線１１４について、画像信号線１２０に供給されたデータ信号Ｖｉｄ１〜Ｖｉｄ６をサンプリングする直前では、正極性の電圧範囲の中心である電圧Ｖg(+)に、それぞれプリチャージする構成となっている。このため、サンプリング信号にしたがって、データ信号をデータ線にサンプリングする際の負担が減少させるとともに均一化することができる。
詳細には、各列のデータ線１１４は、その寄生容量のために、１フィールド前の負極性電圧が残存しているので、プリチャージしないと、残存する負極性電圧からデータ信号の正極性電圧まで一気に電圧変化させなければならないし、残存する負極性電圧も前フレームの表示内容に応じて各列一律ではない。これに対して、本実施形態では、データ信号をサンプリングする直前で電圧Ｖg(+)に各列のデータ線１１４をそれぞれプリチャージするので、電圧変化させる程度は、少なくて済むし、当該フレームの階調値のみに依存させることができる。
さらに、本実施形態では、各列のデータ線１１４について、画素電極１１８に正極性で書き込まれた電圧を読み出す直前には、極性の基準である電圧Ｖcにそれぞれプリチャージする構成となっているので、読み出される電圧Ｖinが、寄生容量等によって残存する電圧によって影響を受けてしまうことが排除される。
本実施形態では、このような２つの異なる目的のプリチャージを、各列に設けられたプリチャージングスイッチ１６１によって実行する構成となっている。
なお、このようなプリチャージングスイッチ１６１を設けずに、制御信号ＰreがＨレベルに相当する期間において画像信号線１２０にプリチャージ信号Ｖpreに相当する電圧を供給するとともに、各サンプリングスイッチ１５１を一斉にオンさせる、いわゆるビデオプリチャージとする構成としても良い。
【００４９】
ここで、各列の書込回路１８２におけるトランジスタ１８２４の動作範囲について図１２を参照して検討する。
図１２（ａ）は、トランジスタ１８２４において、ドレイン電圧（横軸）と、ソース・ドレイン間電流（縦軸）との関係を示す図である。なお、反転再書込において負極性の電圧範囲は、厳密に言えば、黒色に相当する正極性電圧Ｖb(+)から白色に相当する正極性電圧Ｖw(+)までの電圧範囲（図９においてハッチングが付与された範囲）を、電圧Ｖcを基準に反転させた電圧Ｖb(-)から電圧Ｖw(-)までの電圧範囲であるが、説明を簡略化するために、その上限を電圧Ｖcとして考える。
上述したように、トランジスタ１８２４については、そのゲートが電圧Ｖcとなったときに、そのドレインも電圧Ｖcとする必要がある。このためには、ドレインの電圧Ｖcが、ゲートが電圧Ｖcであるときのソース・ドレイン間の抵抗値Ｒ2（図１０（ｃ）参照）と、そのときにソース・ドレイン間に流れる電流値Ｉ2との積に一致していれば良い。
一方、ドレインの下限電圧Ｖb(-)は、プリチャージ電圧Ｖcから最大変化分ΔＶmaxだけ変化した電圧（Ｖc＋ΔＶmax）がゲートに印加されたときの抵抗値Ｒ2と、そのときにソース・ドレイン間に流れる電流値Ｉ1との積に一致していれば良い。
なお、最大変化分ΔＶmaxは、１フィールド前に正極性の電圧Ｖb(+)が書き込まれたときに現れる。また、電流値Ｉ1、Ｉ2は、トランジスタ１８２２におけるソース・ドレイン間の抵抗値Ｒ1にも依存する。
【００５０】
したがって、上述した実施形態において、トランジスタ１８２２には、図１２（ａ）に示されるように、ソース・ドレイン間の電流が比較的大きく流れる領域において良好な直線性を有するような特性Ｌ1が要求される。さらに、画素容量の容量値および蓄積容量の容量値の和であるＣpixが、寄生容量Ｃsの容量値よりも大きくなるにつれて、特性Ｌ1の傾きが小さくなる。
このような特性をトランジスタ１８２２に持たせようとすると、特に、画素電極１１８とデータ線１１４との間をスイッチングするＴＦＴ１１６と同じ薄膜トランジスタで形成しようとすると、トランジスタのしきい値電圧を（電圧Ｖcに近づくため）非常に高い値に設定する必要があった。
【００５１】
そこで、この点を改良した応用例について説明する。図１３は、この応用例に係る電気光学装置１０の構成を示すブロック図であり、図１４は、応用例に係る表示パネル１００の構成を示す図である。
図１３および図１４において、図１および図２と相違する部分は、電圧生成回路６０が基準電圧Ｖcを表示パネル１００の書込回路群１８０に供給する点である。
また、応用例に係る書込回路群１８０の構成は図１５に示される通りであり、図４と相違する部分は、第１に、排他的にオン、オフして、信号線１８９を電位Ｖcまたは接地電位Ｇndのいずれかに選択するｎチャネル型のトランジスタ１８６２、１８６４を有する点と、第２に、各列の書込回路１８２において、トランジスタ１８２４のソースが当該信号線１８９に接続されている点とにある。
【００５２】
このうち、第１の相違点について詳述すると、トランジスタ１８６２のゲートは、信号線１８７に接続される一方、トランジスタ１８６４のゲートは、信号線１８８に接続されている。このため、信号線１８９は、リードイネーブル信号／ＷｅがＨレベルの場合（ライトイネーブル信号ＷｅがＬレベルの場合）、トランジスタ１８６２、１８６４がオン、オフするので、信号線１８９は電圧Ｖcとなる一方、リードイネーブル信号／ＷｅがＬレベルの場合（ライトイネーブル信号ＷｅがＨレベルの場合）、トランジスタ１８６２、１８６４がオフ、オンするので、信号線１８９は接地電位Ｇndとなる。
【００５３】
したがって、リードイネーブル信号／ＷｅがＨレベルの場合に、各列の書込回路１８２におけるトランジスタ１８２４のソースは電圧Ｖcとなるので、いずれかの走査線１１２の走査信号がＨレベルとなったとき、データ線１１４の電圧そのものではなく、その電圧変化分ΔＶだけが、容量Ｃsに保持される。
さらにリードイネーブル信号／ＷｅはＬレベルに変化したとき、トランジスタ１８２４のソースが接地電位Ｇndに引き下げられるので、当該トランジスタ１８２４のゲート電圧Ｖinは、電圧変化分ΔＶとなる。
このため、この構成においてトランジスタ１８２４に要求される特性は、図１２（ｂ）に示されるような特性Ｌ2に緩和される。すなわち、反転再書込における負極性の電圧範囲の上限で考えれば、トランジスタ１８２４のゲートが接地電位Ｇnd（電圧ゼロ）であるときに、ソース・ドレイン間の抵抗値と抵抗値Ｒ1とで抵抗分割したノードＡ（すなわちドレイン）が電圧Ｖcになる点と、負極性の電圧範囲の下限について考えれば、トランジスタ１８２４のゲートがΔＶmaxであるときのソース・ドレイン間の抵抗値Ｒ2と抵抗値Ｒ1とで抵抗分割したノードＡが電圧Ｖb（+)となる点とを直線で結んだ特性Ｌ2で済む。
すなわち、ゲート電圧の変化に対し、ソース・ドレイン間の電流の絶対値が小さくて済むような特性Ｌ2に緩和されるので、この応用例によれば、各列の書込回路１８２におけるトランジスタ１８２４のしきい値電圧を通常の低い値に設定することができる。
【００５４】
この応用例では、信号線１８９を、リードイネーブル信号／ＷｅがＨレベルであるときに電圧Ｖcとし、リードイネーブル信号／ＷｅがＬレベルであるときに電位Ｇndとしたが、その目的は、トランジスタ１８２４について、ゲート電圧の変化に対し、ソース・ドレイン間の電流を小さくすることにある。このため、ドレイン（ノードＡ）の電圧の直線変化が確保されていることを条件として、信号線１８９の電圧がリードイネーブル信号／ＷｅがＨレベルからＬレベルに変化したときに、なんらかの形で低下する構成であれば良い。
【００５５】
なお、上述した実施形態や応用例では、画像データに基づいた正極性のデータ信号の電圧を書き込んで、その１フィールド後に、当該電圧を読み出して、電圧Ｖcを基準に反転して、負極性の電圧を書き込むとしたが、反対に、画像データに基づいた負極性のデータ信号の電圧を書き込んで、その１フィールド後に、当該電圧を読み出し、電圧Ｖcを基準に反転して、正極性の電圧を書き込む構成としても良い。
また、上述した説明では、ＴＦＴ１１６や各種のトランジスタでは、しきい値特性を考慮しなかったが、当然に考慮して、各種の電圧を設定するようにしても良い。
【００５６】
ここで、実施形態や応用例では、共通電極１０８に印加される電圧ＬＣcomを、極性反転の基準である電位ＶCと一致させていたが、サンプリングスイッチ１５１が画素電極１１８をスイッチングするＴＦＴ１１６と同等の薄膜トランジスタであるので、サンプリングスイッチ１５１を構成するＴＦＴのゲート・ドレイン間の寄生容量に起因して、オンからオフ時にドレイン（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、画素容量では交流駆動が原則であるので、共通電極１０８に対して高位側（正極性）と低位側（負極性）とで同一階調の交互書き込みをするが、電圧ＬＣcomを電圧ＶCに一致させた状態で、交互書き込みをすると、プッシュダウンのために、画素容量の電圧実効値は、負極性書込の方が正極性書込よりも大きくなってしまう。このため、同一階調で正極性・負極性書込をしても画素容量の電圧実効値が互いに等しくなるように、共通電極１０８の電圧ＬＣcomは、データ信号の振幅基準である電圧ＶCよりも若干低めに設定される場合がある。
【００５７】
また、実施形態や応用例では、垂直走査方向がＧ１→Ｇ８６４の下方向であり、水平走査方向がＳ１→Ｓ１９２の右方向であったが、後述するプロジェクタや回転可能な表示装置とする場合に対処するために、走査方向を切替可能な構成としても良い。
また、実施形態にあっては、６列のデータ線１１４をブロック化して、画像データＶｄ１ｄ〜Ｖｄ６ｄの６チャネルに変換する相展開駆動方式としたが、チャネル数および同時に印加するデータ線数（すなわち、１ブロックに属するデータ線数）は、「６」に限られるものではないし、相展開駆動としなくても良い。
さらに画素容量の電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードではなく、黒色表示を行うノーマリーブラックモードとしても良い。
【００５８】
上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
【００５９】
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した表示パネル１００をライトバルブとして用いたプロジェクタについて説明する。図１６は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００６０】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における表示パネル１００と同様であり、処理回路（図１６では省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。すなわち、このプロジェクタ２１００では、表示パネル１００を含む電気光学装置が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられた構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００６１】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックミラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００６２】
電子機器としては、図１６を参照して説明した他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して上述した電気光学装置が適用可能なのは言うまでもない。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】同電気光学装置における表示パネルの構成を示す図である。
【図３】同表示パネルにおける画素の構成を示す図である。
【図４】同電気光学装置における書込回路群の構成を示す図である。
【図５】同電気光学装置における垂直走査を示す図である。
【図６】同電気光学装置における第１フィールドの水平走査を示す図である。
【図７】同電気光学装置における第２フィールドの水平走査を示す図である。
【図８】同電気光学装置におけるデータ信号の電圧波形を示す図である。
【図９】同電気光学装置における読出・反転再書込を示す図である。
【図１０】同電気光学装置における各列の書込回路の動作を示す図である。
【図１１】同電気光学装置における画素の状態を示す図である。
【図１２】同書込回路におけるトランジスタの特性を示す図である。
【図１３】応用例に係る電気光学装置の構成を示すブロック図である。
【図１４】応用例に係る表示パネルの構成を示す図である。
【図１５】応用例に係る書込回路群の構成を示す図である。
【図１６】同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す図である。
【符号の説明】
【００６４】
１００…表示パネル、１０５…液晶、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１３０…走査線駆動回路、１４０…ブロック選択回路、１５１…サンプリングスイッチ、１６１…プリチャージングスイッチ、１８２…書込回路、１８２２、１８２４、１８２６、１８２８…トランジスタ、２１００…プロジェクタ。
【図１】
2006317902.tif 000003
【図２】
2006317902.tif 000004
【図３】
2006317902.tif 000005
【図４】
2006317902.tif 000006
【図５】
2006317902.tif 000007
【図６】
2006317902.tif 000008
【図７】
2006317902.tif 000009
【図８】
2006317902.tif 000010
【図９】
2006317902.tif 000011
【図１０】
2006317902.tif 000012
【図１１】
2006317902.tif 000013
【図１２】
2006317902.tif 000014
【図１３】
2006317902.tif 000015
【図１４】
2006317902.tif 000016
【図１５】
2006317902.tif 000017
【図１６】
2006317902.tif 000018