(57)【要約】【課題】  電源回路の出力電圧を正確に検出し、出力電圧を正確に制御することができるアンプ装置およびアンプ用電源回路を得ること。【解決手段】  エラーアンプ回路１３は、電源回路１の電源出力ラインとグランドラインＧＮＤとの間に設けられた受動素子であるコンデンサＣ２の両端に、グランドラインＧＮＤを介さずに接続され、制御回路としての制御用ＩＣ１１は、エラーアンプ回路１３の出力信号に基づいて、電源用のスイッチング素子Ｍ１，Ｍ２を制御する。【選択図】  図１
2006080649.tif 000002
【特許請求の範囲】
【請求項１】
アンプ回路のドライバと、上記アンプ回路のドライバに電源電圧を印加する電源回路とを備えるアンプ装置において、
上記電源回路の電源出力ラインとグランドラインとの間に設けられた受動素子と、
上記グランドラインを介さずに上記受動素子の両端に接続されたエラーアンプ回路と、
上記エラーアンプ回路の出力信号に基づいて、電源用スイッチング素子を制御する制御回路と、
を備えることを特徴とするアンプ装置。
【請求項２】
アンプ回路のドライバと、上記アンプ回路のドライバに電源電圧を印加する電源回路とを備えるアンプ装置において、
出力電圧を制御する電源用スイッチング素子と、
上記電源回路の出力電圧に応じた信号を入力されるための第１の端子とグランドラインを接続される第２の端子とを有し上記第１の端子に印加された電圧と所定の基準電圧との差分値に応じて上記電源用スイッチング素子の制御信号を出力する制御用ＩＣと、
上記電源回路の電源出力ラインとグランドラインとの間に設けられた受動素子と、
上記受動素子の両端に接続され、上記受動素子の両端の電圧に応じた出力信号を、上記制御用ＩＣの第１の端子に入力するエラーアンプ回路と、
を備えることを特徴とするアンプ装置。
【請求項３】
前記エラーアンプ回路は、前記受動素子の一端と他端に接続され、前記受動素子の一端の電位を第１の入力電位とし、前記受動素子の他端の電位を第２の入力電位として、上記第１の入力電位と上記第２の入力電位との差分に応じた出力信号を出力する差動増幅器を有することを特徴とする請求項１または請求項２記載のアンプ装置。
【請求項４】
前記エラーアンプ回路は、入力側および／または出力側に接続されるリアクタンス素子を有することを特徴とする請求項１から請求項３のうちのいずれか１項記載のアンプ装置。
【請求項５】
Ｄクラスアンプのドライバへ電源電圧を印加するアンプ用電源回路において、
この電源回路の入力とこの電源回路の出力との間に配置される第１のスイッチング素子、
この電源回路の出力とグランドラインとの間に配置される第２のスイッチング素子と、
上記第１および第２のスイッチング素子と上記Ｄクラスアンプのドライバとの間に配置されこの電源回路の電源出力ラインとグランドラインとの間にコンデンサを有するローパスフィルタと、
上記グランドラインを介さずに上記コンデンサの両端に接続されたエラーアンプ回路と、
上記エラーアンプ回路の出力信号に基づいて所定の基本信号をパルス幅変調してゲート信号を生成し、そのゲート信号を上記第１および第２のスイッチング素子へ供給する制御回路と、
を備えることを特徴とするアンプ用電源回路。
【請求項６】
アンプ回路のドライバと、
上記アンプ回路のドライバに電源電圧を印加する電源回路と、
音声信号に基づいてパルス変調されたパルス変調信号を上記ドライバに供給するパルス変調信号供給回路と、
を備えたオーディオ信号再生装置であって、
上記電源回路の電源出力ラインとグランドラインとの間に設けられた受動素子と、
上記グランドラインを介さずに上記受動素子の両端に接続されたエラーアンプ回路と、
上記エラーアンプ回路の出力信号に基づいて、電源用スイッチング素子を制御する制御回路と、
を備え、
前記アンプ回路は、前記パルス変調信号供給回路に入力される音声信号を増幅して出力すること、
を特徴とするオーディオ信号再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンプ装置、アンプ用電源回路およびオーディオ信号再生装置に関する。
【背景技術】
【０００２】
図２は、従来のアンプ装置の構成例を示すブロック図である。図２に示す従来のアンプ装置では、直流電源２の出力電圧Ｖｄ１がＤＣ／ＤＣコンバータ３により昇圧され、昇圧後の電圧Ｖｄ２がシリーズレギュレータ２０１に印加される。シリーズレギュレータ２０１は、ＤＣ／ＤＣコンバータ３からの入力電圧Ｖｄ２を降圧させ、出力電圧Ｖｄｄを、Ｄクラスアンプ回路４の仕様に応じた電圧にして、電源電圧としてＤクラスアンプ回路４のドライバ３２に印加する。
【０００３】
Ｄクラスアンプ回路４では、前段回路３１が、アナログの入力信号に基づいて三角波信号などの基本信号にパルス幅変調またはパルス密度変調を施して、ドライバ３２のスイッチング素子のゲート信号を生成し、ドライバ３２が、そのゲート信号に基づいてスイッチング動作し、コイルＬ１およびコンデンサＣ１からなるローパスフィルタ３３が、上記基本信号の周波数成分の信号を減衰させ、オーディオ帯域の信号を透過させる（例えば特許文献１参照）。
【０００４】
これにより、Ｄクラスアンプ回路４は、シリーズレギュレータ２０１からの電源電圧に基づいて音声信号の増幅を行う。
【０００５】
シリーズレギュレータ２０１では、基準電圧発生部２１１により生成される基準電圧と、出力電圧Ｖｄｄを抵抗Ｒａと抵抗Ｒｂで分圧した電圧とがエラーアンプ２１２により比較され、出力電圧Ｖｄｄが、所定の目標電圧Ｖｄｄｏ以下になると、エラーアンプ２１２の出力電圧、つまりゲート信号の電圧が低くなり、スイッチング素子Ｍがオン動作する。これにより、シリーズレギュレータ２０１の出力電圧Ｖｄｄが所定の電圧Ｖｄｄｏになるように制御される。
【０００６】
なお、過電流保護回路２１３は、シリーズレギュレータ２０１の出力電流が所定の値を超えると、スイッチング素子Ｍへのゲート信号を遮断する回路である。また、コンデンサＣａ，Ｃｂは、平滑用コンデンサである。
【０００７】
【特許文献１】特開２００２−１１８４３０号公報（従来の技術欄）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本出願人は、上述した従来のアンプ装置に対比して、音質改善などを目的としてアンプ装置を先に提案している。図３は、本出願人が先に提案したアンプ装置の構成例を示すブロック図である。
【０００９】
図３に示すアンプ装置は、電源回路１０１に特徴を有する。電源回路１０１において、スイッチング素子Ｍ１，Ｍ２は、互いに相補的な金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）である。
【００１０】
制御用ＩＣ（Integrated Circuit）１１は、電源回路１の出力電圧Ｖｄｄに応じて、スイッチング素子Ｍ１，Ｍ２をスイッチングさせる回路を有する。制御用ＩＣ１１は、Ｄクラスアンプ回路４のドライバ３２への電源電圧Ｖｄｄの値をフィードバックし、所定の基準電圧との差に応じて所定の基本信号をパルス幅変調してゲート信号を生成し、そのゲート信号をスイッチング素子Ｍ１，Ｍ２へ供給することで、電源電圧Ｖｄｄの値を所定の値に制御する。
【００１１】
制御用ＩＣ１１において、基本信号発生回路２１は、所定の周波数ｆｏで所定の波形の基本信号を生成する回路である。ゲート信号生成回路２２は、基本信号とエラーアンプ２４の出力信号とを比較し、比較結果に応じて、ゲート信号をハイレベルまたはローレベルとする回路である。また、基準電圧発生部２３は、所定の目標電圧Ｖｄｄｏを抵抗Ｒ１，Ｒ２で分圧して得られる基準電圧（＝Ｖｄｄｏ・Ｒ２／（Ｒ１＋Ｒ２））を発生する回路または素子である。また、エラーアンプ２４は、基準電圧発生部２３による基準電圧と電源回路１０１の出力電圧Ｖｄｄを抵抗Ｒ１，Ｒ２で分圧した電圧（＝Ｖｄｄ・Ｒ２／（Ｒ１＋Ｒ２））とを比較し、出力信号を両者の差に応じた電圧値とする回路である。
【００１２】
また、ローパスフィルタ１２は、コイルＬ２およびコンデンサＣ２からなる２次パッシブフィルタとして構成され、電源電圧Ｖｄｄを平滑する回路である。
【００１３】
上述した電源回路１０１，２０１では、出力電圧Ｖｄｄは、電源回路１０１，２０１からアンプ回路４への電源出力ラインとグランドライン（例えば基板上のグランドパターン,、金属製の筐体内構造物など）との間の電圧として検出される。その場合、電源出力ラインは直接的な配線を介してエラーアンプ２４，２１２の分圧回路（抵抗Ｒａ，Ｒｂ、抵抗Ｒ１，Ｒ２）に接続されるが、グランドラインが多くの素子により共用されることに起因して配線などに制約がある。このような理由から、電源出力ラインの電圧検出ポイントからエラーアンプ２４，２１２の分圧回路までの配線長と、グランドラインの電圧検出ポイントからエラーアンプ２４，２１２の分圧回路までの配線長とを一致させ難いため、エラーアンプ２４，２１２により検出される出力電圧Ｖｄｄが正確ではない可能性がある。
【００１４】
特に、制御用ＩＣ１１のように、グランド端子１１ｇがＩＣチップに設けられる場合には、第２の端子であるグランド端子１１ｇは、出力電圧Ｖｄｄの検出のためのグランド端子と、制御用ＩＣ１１内の他の回路のグランド端子とに共用されるため、一括してグランドラインに接続せざるを得ない。さらに、制御用ＩＣ１１内にエラーアンプ２４や分圧回路（抵抗Ｒ１，Ｒ２）が内蔵される場合には、上述のように検出される出力電圧Ｖｄｄに対する補正などの調整が難しい。
【００１５】
本発明は、電源回路の出力電圧を正確に検出し、出力電圧を正確に制御することができるアンプ装置およびアンプ用電源回路、並びにそれらを使用したオーディオ信号再生装置を得ることを目的とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明では以下のようにした。
【００１７】
本発明に係るアンプ装置は、電源回路の電源出力ラインとグランドラインとの間に設けられた受動素子と、グランドラインを介さずに受動素子の両端に接続されたエラーアンプ回路と、エラーアンプ回路の出力信号に基づいて、電源用スイッチング素子を制御する制御回路とを備える。
【００１８】
また、本発明に係るアンプ装置は、出力電圧を制御する電源用スイッチング素子と、電源回路の出力電圧に応じた信号を入力されるための第１の端子とグランドラインを接続される第２の端子とを有し第１の端子に印加された電圧と所定の基準電圧との差分値に応じて電源用スイッチング素子の制御信号を出力する制御用ＩＣと、電源回路の電源出力ラインとグランドラインとの間に設けられた受動素子と、受動素子の両端に接続され、受動素子の両端の電圧に応じた出力信号を、制御用ＩＣの第１の端子に入力するエラーアンプ回路とを備える。
【００１９】
また、本発明に係るアンプ装置は、上記のアンプ装置のいずれかに加え、次のようにしてもよい。つまり、エラーアンプ回路は、受動素子の一端と他端に接続され、受動素子の一端の電位を第１の入力電位とし、受動素子の他端の電位を第２の入力電位として、第１の入力電位と第２の入力電位との差分に応じた出力信号を出力する差動増幅器を有する。
【００２０】
また、本発明に係るアンプ装置は、上記のアンプ装置のいずれかに加え、次のようにしてもよい。つまり、エラーアンプ回路は、その入力側および／またはその出力側にリアクタンス素子を接続される。
【００２１】
本発明に係るアンプ用電源回路は、この電源回路の入力とこの電源回路の出力との間に配置される第１のスイッチング素子、この電源回路の出力とグランドラインとの間に配置される第２のスイッチング素子と、第１および第２のスイッチング素子とＤクラスアンプのドライバとの間に配置されこの電源回路の電源出力ラインとグランドラインとの間にコンデンサを有するローパスフィルタと、グランドラインを介さずにコンデンサの両端に接続されたエラーアンプ回路と、エラーアンプ回路の出力信号に基づいて所定の基本信号をパルス幅変調してゲート信号を生成し、そのゲート信号を第１および第２のスイッチング素子へ供給する制御回路とを備える。
【００２２】
本発明に係るオーディオ信号再生装置は、アンプ回路のドライバと、アンプ回路のドライバに電源電圧を印加する電源回路と、音声信号に基づいてパルス変調されたパルス変調信号をドライバに供給するパルス変調信号供給回路とを備えたオーディオ信号再生装置であり、さらに、電源回路の電源出力ラインとグランドラインとの間に設けられた受動素子と、グランドラインを介さずに受動素子の両端に接続されたエラーアンプ回路と、エラーアンプ回路の出力信号に基づいて電源用スイッチング素子を制御する制御回路とを備える。そして、アンプ回路は、パルス変調信号供給回路に入力される音声信号を増幅して出力する。
【発明の効果】
【００２３】
本発明によれば、電源回路の出力電圧を正確に検出し、出力電圧を正確に制御するアンプ装置およびアンプ用電源回路、並びにそれらを使用したオーディオ信号再生装置を得ることができる。
【発明を実施するための最良の形態】
【００２４】
以下、図に基づいて本発明の実施の形態を説明する。
【００２５】
図１は、本発明の実施の形態に係るアンプ装置の構成を示すブロック図である。図１において、電源回路１は、Ｄクラスアンプ回路４におけるドライバ３２などに電源電圧を印加する回路であって、ＤＣ／ＤＣコンバータ３からの入力電圧Ｖｄ２の印加を受け、出力電圧Ｖｄｄを所定の目標電圧Ｖｄｄｏに制御する回路である。また、直流電源２は、充電式バッテリ、乾電池、ＡＣ／ＤＣ変換器などの、直流電圧Ｖｄ１を発生する回路または装置である。また、ＤＣ／ＤＣコンバータ３は、直流電源２の発生電圧Ｖｄ１を所定の電圧Ｖｄ２に昇圧する回路である。
【００２６】
また、Ｄクラスアンプ回路４は、アナログの入力音声信号に基づいて基本信号にパルス幅変調またはパルス密度変調を施してスイッチング素子のゲート信号を生成し、そのゲート信号に基づいてスイッチング素子をスイッチング動作させて入力音声信号を増幅し、増幅後の信号のうち、ローパスフィルタにより上記基本信号の周波数成分を減衰させ、増幅後のオーディオ帯域の信号を出力する回路である。
【００２７】
なお、スピーカ５は、Ｄクラスアンプ回路４に接続され、Ｄクラスアンプ回路４からのアナログ音声信号に応じた音声を出力する装置である。
【００２８】
図１に示す電源回路１において、スイッチング素子Ｍ１は、回路上、電源回路１の入力と電源回路１の出力との間に配置される第１のスイッチング素子である。スイッチング素子Ｍ２は、回路上、電源回路１の出力とグランドとの間に配置される第２のスイッチング素子である。
【００２９】
スイッチング素子Ｍ１，Ｍ２は、互いに相補的な金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）である。この実施の形態では、スイッチング素子Ｍ１を、Ｐ型トランジスタとし、スイッチング素子Ｍ２をＮ型トランジスタとしている。スイッチング素子Ｍ１のソースが、電源回路１の入力を介してＤＣ／ＤＣコンバータ３に接続され、スイッチング素子Ｍ１のドレインが、電源回路１の出力に接続されたローパスフィルタ１２に接続される。また、スイッチング素子Ｍ２のソースが、グランドに接続され、スイッチング素子Ｍ２のドレインが、スイッチング素子Ｍ１のドレイン、および電源回路１の出力に接続されたローパスフィルタ１２に接続される。
【００３０】
また、制御用ＩＣ１１は、第１の端子である入力端子１１ａに印加される入力電圧に応じて、スイッチング素子Ｍ１，Ｍ２をスイッチングさせるための制御信号を生成する回路を有する。この制御用ＩＣ１１は、図３に示すように、エラーアンプ２４を内蔵し、エラーアンプ回路１３がなくても、電源回路１０１の出力電圧Ｖｄｄに応じて、スイッチング素子Ｍ１，Ｍ２をスイッチングさせるためのゲート信号を生成可能な回路を有する。制御用ＩＣ１１としては、例えば、降圧ＤＣ／ＤＣコンバター用制御ＩＣが使用される。
【００３１】
さらに詳しくは、制御用ＩＣ１１は、Ｄクラスアンプ回路４のドライバ３２への電源電圧Ｖｄｄの値に応じて所定の基本信号をパルス幅変調してゲート信号を生成し、そのゲート信号をスイッチング素子Ｍ１，Ｍ２へ供給する回路である。制御用ＩＣ１１において、基本信号発生回路２１は、所定の周波数ｆｏで所定の波形の基本信号を生成する回路である。基本信号の周波数ｆｏは、オーディオ帯域の上限（通常２０キロヘルツ）の１０倍以上のいずれかの値とされ、基本信号の波形は、三角波、ノコギリ波などとされる。この実施の形態では、基本信号の周波数ｆｏは、２００キロヘルツとされる。ゲート信号生成回路２２は、基本信号とエラーアンプ２４の出力信号とを比較し、比較結果に応じて、ゲート信号をハイレベルまたはローレベルとする回路である。
【００３２】
また、基準電圧発生部２３は、所定の目標電圧Ｖｄｄｏを抵抗Ｒ１，Ｒ２で分圧して得られる基準電圧（＝Ｖｄｄｏ・Ｒ２／（Ｒ１＋Ｒ２））を発生する回路または素子である。また、エラーアンプ２４は、基準電圧発生部２３による基準電圧と、入力端子１１ａへの印加電圧を抵抗Ｒ１，Ｒ２で分圧した電圧（＝Ｖｄｄ・Ｒ２／（Ｒ１＋Ｒ２））とを比較し、出力信号を両者の差に応じた電圧値とする回路である。すなわち、エラーアンプ２４は、入力端子１１ａへの印加電圧と所定の目標電圧Ｖｄｄｏとの誤差に応じた電圧の誤差信号を出力する。
【００３３】
また、ローパスフィルタ１２は、コイルＬ２およびコンデンサＣ２からなる２次パッシブフィルタである。ローパスフィルタ１２のカットオフ周波数ｆｃは、基本信号の周波数ｆｏの１００分の１程度となるように設定される。したがって、この実施の形態では、ローパスフィルタ１２のカットオフ周波数ｆｃは、２キロヘルツとされる。また、ローパスフィルタ１２による減衰量は、基本信号の周波数ｆｏにおいて少なくとも８０デシベルとなるように設定される。すなわち、このような特性となるように、コイルＬ２のリアクタンス値およびコンデンサＣ２のキャパシタンス値が設定される。
【００３４】
また、エラーアンプ回路１３は、コンデンサＣ２の両端電圧を直接検出し、それに応じた出力電圧を発生する差動増幅器である。エラーアンプ回路１３の入力端は、コンデンサＣ２の一端と他端に、電源ラインおよびグランドラインＧＮＤを介さない配線で接続される。
【００３５】
エラーアンプ回路１３では、オペアンプ２５の正側入力端とコンデンサＣ２の一端との間に抵抗Ｒ１１が設けられ、オペアンプ２５の正側入力端とコンデンサＣ２の他端との間に抵抗Ｒ１２が設けられ、オペアンプ２５の負側入力端とコンデンサＣ２の他端との間に抵抗Ｒ２１が設けられ、オペアンプ２５の出力端と負側入力端との間に抵抗Ｒ２２が設けられる。さらに、抵抗Ｒ１１に対して並列にコンデンサＣ１１が接続され、抵抗Ｒ２１に対して直列にコンデンサＣ２１が挿入され、抵抗Ｒ２２に対して並列にコンデンサＣ２２が接続される。
【００３６】
差動増幅器としてのエラーアンプ回路１３の増幅率および周波数特性は、抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２およびコンデンサＣ１１，Ｃ２１，Ｃ２２により決定される。抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２およびコンデンサＣ１１，Ｃ２１，Ｃ２２の値として、電源回路１の制御系（スイッチング素子Ｍ１，Ｍ２、制御用ＩＣ１１およびローパスフィルタ１２）に応じて適切な値が設定される。
【００３７】
また、図１に示すＤクラスアンプ回路４において、前段回路３１は、アナログの音声入力信号に基づいて三角波信号などの基本信号にパルス幅変調またはパルス密度変調を施し、ドライバ３２のスイッチング素子のゲート信号として、パルス幅変調またはパルス密度変調の被変調信号を生成する回路である。つまり、前段回路３１は、音声信号に基づいてパルス変調されたパルス変調信号をドライバ３２に供給するパルス変調信号供給回路として機能する。また、ドライバ３２は、スイッチング素子を有し、前段回路３１からのゲート信号の値に応じたそのスイッチング素子のスイッチング動作により電力増幅し、パルス幅変調またはパルス密度変調された信号を出力する回路である。ローパスフィルタ３３は、Ｄクラスアンプ回路４のドライバ３２の出力側に配置されるローパスフィルタである。このローパスフィルタ３３は、コイルＬ１およびコンデンサＣ１からなる２次パッシブフィルタとして構成される。このローパスフィルタ３３は、上記基本信号の周波数ｆｏの成分を減衰させ、オーディオ帯域の信号を透過させるように設定される。なお、この実施の形態では、前段回路３１は、Ｄクラスアンプ回路４内に設けられているが、Ｄクラスアンプ回路４の外部に別の回路として設けるようにしてもよい。
【００３８】
次に、上記装置の動作について説明する。
【００３９】
直流電源２は、電圧Ｖｄ１を発生し、ＤＣ／ＤＣコンバータ３は、直流電源２により印加される電圧Ｖｄ１を昇圧し、出力電圧Ｖｄ２を、直流電源２の電圧Ｖｄ１およびアンプ回路４に印加する電源電圧Ｖｄｄより高い電圧とする。
【００４０】
そして、電源回路１は、ＤＣ／ＤＣコンバータ３により印加される電圧Ｖｄ２を安定化し、所定の電圧ＶｄｄｏとなるようにＤクラスアンプ回路４のドライバ３２などに電源電圧Ｖｄｄを印加する。
【００４１】
Ｄクラスアンプ回路４は、電源としての電源回路１から電力を供給され、音声入力信号を増幅し、増幅後の出力音声信号をスピーカ５に出力する。
【００４２】
ここで、電源回路１の動作の詳細について説明する。
【００４３】
電源回路１では、スイッチング素子Ｍ１が、入力・出力間の直列スイッチとして動作し、スイッチング素子Ｍ２が、出力・グランド間のシャントスイッチとして動作する。スイッチング素子Ｍ１とスイッチング素子Ｍ２は、互いに相補的であり、かつ同一のゲート信号を供給されるため、一方がオン状態にあるときには他方がオフ状態にあり、制御用ＩＣ１１からのゲート信号に応じてプッシュプル動作をする。
【００４４】
他方、エラーアンプ回路１３は、電源回路１の電源出力ラインとグランドラインＧＮＤとの間に設けられた受動素子であるコンデンサＣ２の両端電圧に応じた出力電圧を発生し、制御用ＩＣ１１の入力端子１１ａへ印加する。その際、エラーアンプ回路１３は、オペアンプ２５の入力側および出力側に接続された抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２およびコンデンサＣ１１，Ｃ２１，Ｃ２２の値に応じた増幅率および周波数特性で出力電圧を発生する。
【００４５】
制御用ＩＣ１１の入力端子１１ａは、制御用ＩＣ１１内部の抵抗Ｒ１に接続されており、エラーアンプ回路１３の出力電圧は、抵抗Ｒ１，Ｒ２により分圧され、分圧後の電圧がエラーアンプ２４の正側入力端に印加される。
【００４６】
制御用ＩＣ１１のエラーアンプ２４は、この分圧後の電圧を、基準電圧発生部２３により生成される基準電圧と比較し、両者の差に応じた電圧値の誤差信号をゲート信号生成回路２２に供給する。
【００４７】
制御用ＩＣ１１のゲート信号生成回路２２は、基本信号発生回路２１からの基本信号の値とエラーアンプ２４からの誤差信号の値とを比較し、エラーアンプ２４の誤差信号の値が基本信号発生回路２１からの基本信号の値より大きいときには、ゲート信号をハイレベル（所定の電圧Ｖｏ、Ｖｏ≠０）とし、エラーアンプ２４の誤差信号の値が基本信号発生回路２１からの基本信号の値以下であるときには、ゲート信号をローレベル（電圧ゼロ）とし、時系列に沿って連続的にゲート信号を出力する。
【００４８】
エラーアンプ２４からの誤差信号の電圧値が大きくなると、ゲート信号のデューティ比が増加し（つまり、スイッチング素子Ｍ１がオン状態である期間が短くなり）、エラーアンプ２４からの誤差信号の電圧値が小さくなると、ゲート信号のデューティ比が減少する。
【００４９】
したがって、電源回路１の出力電圧Ｖｄｄが所定の目標電圧Ｖｄｄｏより高くなると、エラーアンプ２４の出力値が大きくなり、エラーアンプ２４の出力値が大きくなると、ゲート信号のデューティ比は、大きくなる。そして、ゲート信号のデューティ比が大きくなると、スイッチング素子Ｍ１のオン状態である期間の割合が減り、かつシャントスイッチとして機能するスイッチング素子Ｍ２のオン状態である期間の割合が増え、これにより、出力電圧Ｖｄｄが減少する。一方、出力電圧Ｖｄｄが所定の電圧Ｖｄｄｏより低くなると、エラーアンプ２４の出力値が小さくなり、エラーアンプ２４の出力値が小さくなると、ゲート信号のデューティ比は、小さくなる。そして、ゲート信号のデューティ比が小さくなると、スイッチング素子Ｍ１のオン状態である期間の割合が増え、かつスイッチング素子Ｍ２のオン状態である期間の割合が減り、これにより、出力電圧Ｖｄｄが増加する。
【００５０】
このようにして、電源回路１は、負荷が変動し、Ｄクラスアンプ回路４の電源電圧Ｖｄｄが所定の電圧Ｖｄｄｏより高くなっても低くなっても、その電源電圧Ｖｄｄを所定の電圧Ｖｄｄｏになるように制御する。
【００５１】
以上のように、上記実施の形態によれば、エラーアンプ回路１３は、電源回路１の電源出力ラインとグランドラインＧＮＤとの間に設けられた受動素子であるコンデンサＣ２の両端に、グランドラインＧＮＤを介さずに接続され、制御回路としての制御用ＩＣ１１は、エラーアンプ回路１３の出力信号に基づいて、電源用のスイッチング素子Ｍ１，Ｍ２を制御する。
【００５２】
これにより、コンデンサＣ２からエラーアンプ回路１３までの２本の配線のインピーダンスを合わせ易くなり、エラーアンプ回路１３により電源回路１の出力電圧が正確に検出され、制御用ＩＣ１１により電源回路１の出力電圧を正確に制御することができる。
【００５３】
また、上記実施の形態によれば、エラーアンプ回路１３は、制御用ＩＣ１１とコンデンサＣ２との間に設けられ、コンデンサＣ２の両端に接続されコンデンサＣ２の両端の電圧に応じた出力信号を、制御用ＩＣ１１の入力端子１１ａに入力する。特に、エラーアンプ回路１３は、その入力側および出力側にリアクタンス素子であるコンデンサＣ１１，Ｃ２１，Ｃ２２を接続される。
【００５４】
これにより、さらに、エラーアンプ回路１３が追加されていることで、電源回路１の出力電圧を正確に検出することができるとともに、制御用ＩＣ１１の回路上の制約を受けずに、種々の制御系を構成することができる。また、エラーアンプ回路１３において、抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２およびコンデンサＣ１１，Ｃ２１，Ｃ２２の値を変更することで、増幅率や周波数特性は適宜変更可能である。そのため、出力電圧Ｖｄｄの値、ローパスフィルタ１２の周波数特性などが変更されても、エラーアンプ回路１３を調整するだけで、制御用ＩＣ１１をそのまま使用することができる。
【００５５】
なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【００５６】
例えば、上述の実施の形態における電源回路１は、ＤＣ／ＤＣコンバータ３に内蔵させてもよい。また、ローパスフィルタ１２は、電源回路１に内蔵されていてもよいし、電源回路１に外付けされていてもよい。
【００５７】
また、上述の実施の形態においては、スイッチング素子Ｍ１をＰ型トランジスタとし、スイッチング素子Ｍ２をＮ型トランジスタとしているが、その代わりに、スイッチング素子Ｍ１をＮ型トランジスタとし、スイッチング素子Ｍ２をＰ型トランジスタとし、さらに、上述の実施の形態におけるゲート信号に対してハイレベルとローレベルとを反転させたゲート信号を制御用ＩＣ１１から供給するようにしてもよい。
【００５８】
また、上述の実施の形態においては、ローパスフィルタ１２として、２次フィルタを使用しているが、３次以上の高次のフィルタを使用するようにしてもよい。その場合には、カットオフ周波数ｆｃが、２次フィルタの場合より、高く設定される。
【００５９】
また、上述の実施の形態においては、直流電源２の電圧を、ＤＣ／ＤＣコンバータ３により昇圧しているが、直流電源２の電圧が十分高い場合には、ＤＣ／ＤＣコンバータ３を省き、直流電源２の出力電圧を電源回路１に直接印加するようにしてもよい。
【００６０】
また、上述の実施の形態においては、スイッチング素子Ｍ１のゲート信号とスイッチング素子Ｍ２のゲート信号とは全く同一のものを使用しているが、スイッチング素子Ｍ１，Ｍ２が両方ともオン状態となる期間の発生を抑制するために、ゲート信号の値の反転時に、両者ともオフ状態となる微小期間（デッドタイム）をゲート信号に設けてもよい。
【００６１】
また、上述の実施の形態においては、エラーアンプ回路１３は、オペアンプ２５を使用した差動増幅回路であるが、トランジスタ素子と受動素子で構成される差動増幅回路としてもよい。
【産業上の利用可能性】
【００６２】
本発明は、例えば、ＭＤ（ミニディスク（商標））プレーヤなどといったポータブルオーディオ信号再生装置のアンプ装置およびアンプ用電源回路に適用可能である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態に係るアンプ装置の構成を示すブロック図である。
【図２】従来のアンプ装置の構成例を示すブロック図である。
【図３】本出願人が先に提案したアンプ装置の構成例を示すブロック図である。
【符号の説明】
【００６４】
１  電源回路
４  アンプ回路
１１  制御用ＩＣ（制御回路）
１１ａ  入力端子（第１の端子）
１１ｇ  グランド端子（第２の端子）
１２  ローパスフィルタ
１３  エラーアンプ回路
３１  前段回路（パルス変調信号供給回路）
３２  ドライバ
Ｃ２  コンデンサ（受動素子）
Ｃ１１，Ｃ２１，Ｃ２２  コンデンサ（リアクタンス素子）
ＧＮＤ  グランドライン
Ｍ１  スイッチング素子（電源用スイッチング素子，第１のスイッチング素子）
Ｍ２  スイッチング素子（電源用スイッチング素子，第２のスイッチング素子）
【図１】
2006080649.tif 000003
【図２】
2006080649.tif 000004
【図３】
2006080649.tif 000005