(57)【要約】【課題】ＣＳＰ技術を用いたＳＡＷデバイスの製造方法において、ダイシング工程時に生じる静電気によりＩＤＴが破壊されるのを防止したＳＡＷデバイスの製造方法を提供することを目的とする。【解決手段】実装基板母材上に複数のＳＡＷチップを配置し導体バンプでフリップチップ実装する工程と、ＳＡＷチップの外面から実装基板母材上面にかけて封止樹脂で覆うことによりＩＤＴ周辺に気密空間を形成する樹脂封止工程と、隣接するＳＡＷチップ間を切断するダイシング工程とを備え、第１の切断後の状態（ａ）において、前記ＳＡＷチップ上の少なくとも１つのＩＤＴの正負電極指間が、実装基板母材３０上に設けた結線４０を介して短絡されていることを特徴とする。【選択図】    図６
2006345118.tif 000002
【特許請求の範囲】
【請求項１】
圧電基板上に少なくともＩＤＴと該ＩＤＴに接続された電極パッドとを形成した弾性表面波（ＳＡＷ）チップをメタライズパターンが形成された実装基板上に実装し、ＳＡＷチップの外面から実装基板の上面にかけて封止樹脂で覆うことによりＩＤＴと実装基板との間に気密空間を形成したＳＡＷデバイスの製造方法において、
前記実装基板を複数個連設一体化した実装基板母材上に複数のＳＡＷチップを配置し、ＳＡＷチップ上に形成した電極パッドと実装基板母材上に形成したメタライズパターンとを導体バンプにより実装するフリップチップ実装工程と、
前記実装基板母材に実装したＳＡＷチップの外面及び実装基板母材の上面を封止樹脂で被覆し、ＩＤＴと実装基板との間に気密空間を形成する樹脂封止工程と、
樹脂封止工程後の実装基板母材及び封止樹脂を隣接するＳＡＷチップ間で切断して個々のＳＡＷデバイスに分割するダイシング工程とを備え、
前記ダイシング工程は、実装基板母材の水平方向及び垂直方向のいずれか一方向を切断する第１の切断と、実装基板母材の水平方向及び垂直方向のうち第１の切断で切断されなかった方向を切断する第２の切断とを備え、第１の切断後で且つ第２の切断前において、前記ＳＡＷチップ上の少なくとも１つのＩＤＴの正負電極指間が、実装基板母材上に設けた結線を介して短絡されていることを特徴としたＳＡＷデバイスの製造方法。
【請求項２】
前記ダイシング工程において、ダイシングテープの母材と粘着材の少なくとも一方の表面抵抗値が１．０×１０１２Ω／□以下であることを特徴とする請求項１に記載のＳＡＷデバイスの製造方法。
【請求項３】
前記圧電基板のＩＤＴが形成されている面の表面抵抗値が１．０×１０１１Ω／□以下であることを特徴とする請求項１又は２に記載のＳＡＷデバイスの製造方法。
【請求項４】
前記封止樹脂の体積抵抗率が１．０×１０１２Ω・ｃｍ以下であることを特徴とする請求項１乃至３のいずれかに記載のＳＡＷデバイスの製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の製造方法により製造されたＳＡＷデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板上にＳＡＷチップをフリップチップ実装し、ＳＡＷチップの外面から実装基板の上面にかけて樹脂封止し、ＩＤＴと実装基板との間に気密空間を形成したＳＡＷデバイスの製造方法に関する。
【背景技術】
【０００２】
半導体部品においてＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）と呼ばれる小型パッケージング技術が一般化するのに伴って、弾性表面波（以下、ＳＡＷと称す）デバイスにおいても、デバイス小型化の容易化とバッチ式の製造方法による生産性の向上という観点から、ＣＳＰ技術を用いた生産方法が導入されるようになっている。
【０００３】
図９は、特開２００２−１００９４５号公報に開示されているＳＡＷデバイスを示している。この先行技術に開示されたＳＡＷデバイスの製造方法によれば、集合基板１００に対して、ＳＡＷ素子１１０のＩＤＴ１１２と集合基板１００の一方の面とが対向し、且つ両者の間に中空部１３０が形成されるように、フリップチップボンディング工法によりＳＡＷ素子１１０の接続電極１１３と集合基板１００の導体パターン１０１とを金属バンプ１１４により電気的に接続する第１の工程と、ＩＤＴ１１２と集合基板１００の一方の面との間に形成される中空部１３０を除いてＳＡＷ素子１１０の外面から集合基板１００の上面にかけて封止樹脂１２０を被覆する第２の工程と、ＳＡＷ素子１１０が封止された後の集合基板１００及び封止樹脂１２０を、隣接するＳＡＷ素子１１０の間の切断位置１４０に沿って切断し個々のＳＡＷデバイスに分割する第３の工程とを備えている。
【０００４】
ところで、上述のＳＡＷデバイスの製造方法において、樹脂封止後の集合基板を切断する際に、集合基板及び封止樹脂とダイシングブレードとの摩擦や、集合基板を固定するためのダイシングテープとダイシングブレードとの摩擦などにより静電気が生じ、この静電気によってＳＡＷ素子上に形成したＩＤＴを破壊してしまう問題があった。
【０００５】
前記問題を解決する手段としては、特開平１０−６７９７１号公報及び特開２００３−１０５２９２号公報に開示されているように表面抵抗率の低いダイシングテープを用いる方法がある。この先行技術によれば、ダイシングテープの母材、若しくは粘着材の表面抵抗値を１×１０１２Ω／□以下となるように構成することで、ダイシング工程においてダイシングテープ表面に発生する静電気によるデバイスの破壊及び特性劣化を防止できると開示されている。
【特許文献１】特開２００２−１００９４５号公報
【特許文献２】特開平１０−６７９７１号公報
【特許文献３】特開２００３−１０５２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、表面抵抗率の低いダイシングテープを用いることにより、ダイシングテープとダイシングブレードとの摩擦による静電気を抑圧することができるが、集合基板及び封止樹脂とダイシングブレードとの摩擦による静電気の発生は抑圧することができない。従って、単に表面抵抗率の低いダイシングテープを用いるだけでは静電気によるＩＤＴ破壊は防止できず、更なる改善が望まれていた。
【０００７】
以上説明した問題点を解決すべく、実装基板上にＳＡＷチップをフリップチップ実装し、ＳＡＷチップの外面から実装基板の上面にかけて樹脂封止し、実装基板とＳＡＷチップの間に気密空間を形成したＳＡＷデバイスの製造方法において、樹脂封止後のダイシング工程時の静電気によるＩＤＴ破壊を防止することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明に係るＳＡＷデバイス製造方法の請求項１に記載の発明は、圧電基板上に少なくともＩＤＴと該ＩＤＴに接続された電極パッドとを形成した弾性表面波（ＳＡＷ）チップをメタライズパターンが形成された実装基板上面に実装し、ＳＡＷチップの外面から実装基板の上面にかけて封止樹脂を覆うことによりＩＤＴと実装基板との間に気密空間を形成したＳＡＷデバイスの製造方法において、前記実装基板を複数個連設一体化した実装基板母材上に複数のＳＡＷチップを配置し、ＳＡＷチップ上に形成した電極パッドと実装基板母材上に形成したメタライズパターンとを導体バンプにより実装するフリップチップ実装工程と、 前記実装基板母材に実装したＳＡＷチップの外面から実装基板母材の上面にかけて封止樹脂で被覆する樹脂封止工程と、樹脂封止工程後の実装基板母材及び封止樹脂を隣接するＳＡＷチップ間で切断して個々のＳＡＷデバイスに分割するダイシング工程とを備え、前記ダイシング工程は、実装基板母材の水平方向及び垂直方向のいずれか一方向を切断する第１の切断と、実装基板母材の水平方向及び垂直方向のうち第１の切断で切断されなかった方向を切断する第２の切断とを備え、第１の切断後で且つ第２の切断前において、前記ＳＡＷチップ上の少なくとも１つのＩＤＴの正負電極指間が、実装基板母材上に設けた結線を介して短絡されていることを特徴とする。
【０００９】
請求項２に記載の発明は、前記ダイシング工程に用いられるダイシングテープの母材と粘着材の少なくとも一方の表面抵抗値が１．０×１０１２Ω／□以下であることを特徴とする。
【００１０】
請求項３に記載の発明は、前記圧電基板のＩＤＴが形成されている面の表面抵抗値が１．０×１０１１Ω／□以下であることを特徴とする。
【００１１】
請求項４に記載の発明は、前記封止樹脂の体積抵抗率が１．０×１０１２Ω・ｃｍ以下であることを特徴とする。
【００１２】
請求項５に記載の発明は、請求項１乃至４のいずれかに記載の製造方法により製造されたＳＡＷデバイスであることを特徴とする。
【発明の効果】
【００１３】
請求項１に記載の発明によれば、ＣＳＰ技術を用いたＳＡＷデバイスの製造方法において、実装基板を複数個連設一体化した実装基板母材上に複数のＳＡＷチップを実装するフリップチップ実装工程と、ＳＡＷチップの外面から実装基板母材の上面にかけて封止樹脂で覆い、ＩＤＴと実装基板母材との間に気密空間を形成する樹脂封止工程と、隣接するＳＡＷチップ間を切断するダイシング工程とを備え、前記ダイシング工程は、実装基板母材の水平方向及び垂直方向のいずれか一方向を切断する第１の切断と、実装基板母材の水平方向及び垂直方向のうち第１の切断で切断されなかった方向を切断する第２の切断とを備え、第１の切断後で且つ第２の切断前において、前記ＳＡＷチップ上の少なくとも１つのＩＤＴの正負電極指間を実装基板母材上に設けた結線を介して短絡することにより、第１の切断後において静電気によるＩＤＴ破壊の発生を防止することができ、従来のＳＡＷデバイスの製造方法と比較してダイシング工程の静電気によるＩＤＴ破壊の発生を抑圧できる。
【００１４】
請求項２に記載の発明によれば、前記ダイシング工程に用いられるダイシングテープの母材と粘着材の少なくとも一方の表面抵抗値を１．０×１０１２Ω／□以下とすることにより、切断時の静電気によるＩＤＴ破壊の防止効果をより向上できる。
【００１５】
請求項３に記載の発明によれば、前記圧電基板のＩＤＴが形成されている面の表面抵抗値を１．０×１０１１Ω／□以下とすることにより、切断時の静電気によるＩＤＴ破壊の防止効果をより向上できる。
【００１６】
請求項４に記載の発明によれば、前記封止樹脂の体積抵抗率を１．０×１０１２Ω・ｃｍ以下とすることにより、切断時の静電気によるＩＤＴ破壊の防止効果をより向上できる。
【００１７】
請求項５に記載の発明によれば、請求項１乃至４のいずれかに記載のＳＡＷデバイスの製造方法により製造することにより、信頼性に優れたＳＡＷデバイスを提供できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を図面に示した実施の形態により詳細に説明する。図１は本発明の一実施形態に係る製造方法により製造されたＳＡＷデバイスを示している。ＳＡＷデバイス１は、ガラス、樹脂、セラミック、ガラスエポキシ、アルミナ等から成る絶縁基板３、絶縁基板３の底部に設けた表面実装用の外部端子４、及び、絶縁基板３の上面に設けられ且つ内部導体６を介して外部端子４と導通したメタライズパターン５とからなる実装基板２と、メタライズパターン５と導体バンプ１０を介して電気的、機械的に接続される電極パッド１６、及び接続パッド１６と導通したＩＤＴ１７を夫々圧電基板１８の下面に備えたＳＡＷチップ１５と、ＳＡＷチップ１５の下面を除いた外面（上面、及び側面）と実装基板２の上面とを被覆することによりＩＤＴ１７と実装基板２上面との間に気密空間Ｓを形成する封止樹脂２０とを備えている。なお、圧電基板１８は、例えば水晶、タンタル酸リチウム等から構成されており、導体バンプ１０は、Ａｕ製とする他に導電性接着剤、半田等から構成しても良い。
【００１９】
ＳＡＷチップ１５を構成するＩＤＴ１７は、給電側のリード端子から高周波電界を印加されることによってＳＡＷを励起し、該ＳＡＷを圧電作用によって高周波電界に変換することによってフィルタ特性を得ることができる。封止樹脂２０は、例えばシート状の樹脂を一旦軟化温度まで加熱昇温させてから加圧変形させてＳＡＷチップ外面と実装基板上面に密着させた後で、硬化温度まで加熱昇温させて形状を固定することにより形成され、ＳＡＷチップの気密性、及び実装基板に対するＳＡＷチップの固定力を補強する。更に、封止樹脂２０は、ＳＡＷ伝搬を確保するためにＩＤＴ１７と実装基板２の上面との間の空間を気密空間Ｓとするための封止手段としても機能する。
【００２０】
図２は、図１のＳＡＷデバイスに用いられているＳＡＷチップを上面から透視したときの図である。ＳＡＷチップ１５の主面上にはＩＤＴ１７ａ、１７ｂが形成されており、ＩＤＴ１７ａの一方の櫛型電極は電極パッド１６ａに接続されると共に他方の櫛型電極は電極パッド１６ｂに接続され、ＩＤＴ１７ｂの一方の櫛型電極は電極パッド１６ｃに接続されると共に他方の櫛型電極は電極パッド１６ｄに接続される。そして、各電極パッド１６ａ〜１６ｄ上に導体バンプ１０ａ〜１０ｄを接続している。
【００２１】
図３は、図１のＳＡＷデバイスに用いられている実装基板を上面から透視したときの図であり、（ａ）はＳＡＷチップの実装面側のパターンを、（ｂ）は外部端子側のパターンを示している。前記ＩＤＴ１７ａに接続した導体バンプ１０ａ、１０ｂは実装基板のメタライズパターン５ａ、５ｂ上に実装され、内部導体６ａ、６ｂを介して外部端子４ａ、４ｂに電気的に接続されている。また、前記ＩＤＴ１７ｂに接続した導体バンプ１０ｃ、１０ｄは実装基板のメタライズパターン５ｃ、５ｄ上に実装され、内部導体６ｃ、６ｄを介して外部端子４ｃ、４ｄに電気的に接続されている。
【００２２】
次に、本発明のＳＡＷデバイスの製造方法について図４を用いて説明する。本発明のＳＡＷデバイスの製造方法は、前記実装基板を複数個連設一体化した実装基板母材３０上に図２のＳＡＷチップ１５を複数配置し、ＳＡＷチップ１５上に設けた電極パッド１６（１６ａ〜１６ｄ）と実装基板母材３０上に設けたメタライズパターン５（５ａ〜５ｄ）とを導体バンプ１０（１０ａ〜１０ｄ）で実装するフリップチップ実装工程（ａ）と、各ＳＡＷチップ１５の外面から実装基板母材３０の上面にかけて封止樹脂２０で覆い、ＩＤＴ１７（１７ａ、１７ｂ）と実装基板母材３０との間に気密空間Ｓを形成する樹脂封止工程（ｂ）と、隣接するＳＡＷチップ１５間を切断して個々のＳＡＷデバイスに分割するダイシング工程（ｃ）とを備えている。
【００２３】
図５は、樹脂封止工程後でダイシング工程前の実装基板母材のＳＡＷチップの実装面側の透視図を示している。なお、ＳＡＷチップや封止樹脂等の図示は全て省略している。同図に示すように、本発明では実装基板母材３０のメタライズパターン５ａ〜５ｄを結線４０により互いを短絡していることを特徴としている。
【００２４】
図６は、ダイシング工程時の実装基板母材のＳＡＷチップの実装面側の透視図を示している。なお、ＳＡＷチップや封止樹脂等の図示は全て省略している。同図に示すように、樹脂封止工程後の実装基板母材３０をＸ（水平）方向に沿って第１の切断（ａ）を行い、第１の切断後、Ｙ（垂直）方向に沿って第２の切断（ｂ）を行う。このような順番でダイシング工程を行うことで、第１の切断後において実装基板母材３０の全ての個片エリアでメタライズパターン５ａとメタライズパターン５ｂとの間、及びメタライズパターン５ｃとメタライズパターン５ｄとの間を結線４０により短絡状態とすることができる。即ち、ＩＤＴ１７ａ、１７ｂの各々の正負電極指間が短絡状態に保たれるので、第１の切断後において静電気によるＩＤＴ破壊を防止することができる。なお、第２の切断において静電気によるＩＤＴ破壊が発生する可能性があるが、従来のダイシング工程と比較すると静電気によるＩＤＴ破壊の発生率を格段に抑圧できる。
【００２５】
前述では第１の切断をＸ（水平）方向としたが、図７に示すように第１の切断をＹ（垂直）方向とすると、実装基板母材３０の全ての個片エリアでメタライズパターン５ａとメタライズパターン５ｂとの間、及び、メタライズパターン５ｃとメタライズパターン５ｄとの間が開放状態になってしまう。即ち、第１の切断後において前記ＩＤＴ１７ａ、１７ｂの各々の正負電極指間が開放状態になるので、この状態でＸ（水平）方向に第２の切断を行うと、ダイシングブレードの摩擦により生じた静電気が、正負電極指間が開放したＩＤＴ１７ａ、１７ｂに印加され電極指破壊が生じてしまう。従って、第１の切断後において、ＳＡＷチップ上のＩＤＴの各々の正負電極指間が短絡状態に保たれるようにダイシングの順番を決定する必要がある。
【００２６】
また、前記ダイシング工程においてダイシングテープの表面抵抗値が１．０×１０１２Ω／□よりも大きい場合は、ダイシングブレードとダイシングテープとの摩擦により静電気が生じ易く、ＩＤＴ破壊の抑圧効果が不十分であることが実験により確認された。従って、ダイシングテープの母材と粘着材の少なくとも一方の表面抵抗値は１．０×１０１２Ω／□以下とするのが望ましい。
【００２７】
ところで、図８に示すようなＳＡＷチップを用いると、第１の切断後にＩＤＴを短絡状態に保つのが困難となることがある。即ち、図８のＳＡＷチップは、ＩＤＴ５１ａを導体バンプ１０ａ、１０ｂの間に接続し、ＩＤＴ５１ｂを導体バンプ１０ｃ、１０ｄの間に接続し、且つ、ＩＤＴ５１ａとＩＤＴ５１ｂとを段間接続電極５２で接続した構造であり、導体バンプ１０ａ〜１０ｄを図５の実装基板母材３０のメタライズパターン５ａ〜５ｄにそれぞれ実装し、前記樹脂封止工程を完了後、前記ダイシング工程を行うにあたり、Ｘ（水平）方向に第１の切断をした後は、メタライズパターン５ａとメタライズパターン５ｂとの間、及びメタライズパターン５ｃとメタライズパターン５ｄとの間は結線４０により短絡状態に保たれるが、メタライズパターン５ｂとメタライズパターン５ｃとの間は開放状態になってしまう。従って、段間配線電極に接続されている電極指やその周辺の電極指が切断時に発生する静電気により破壊される虞がある。
【００２８】
このような場合には、前述のダイシング方法に加え導電率を高めた圧電基板を用いる必要がある。具体的には、圧電基板のＩＤＴが形成されている面の表面抵抗値を１．０×１０１１Ω／□以下とするのが好ましい。圧電基板の導電率を高める方法としては、酸素と結合し易い元素を圧電基板に接触させながら加熱する方法が挙げられる。例えば、特開平１１−９２１４７号公報には、還元処理にてタンタル酸リチウムやニオブ酸リチウムの導電性を高める技術が開示されている。また、この導電率を高めた圧電基板を用いれば、図６において、Ｙ（垂直）方向に第２の切断を行った際に静電気によるＩＤＴ破壊を確実に防止できる。
【００２９】
更に、上述の導電率を高めた圧電基板を用いることに加え、体積抵抗率の低い封止樹脂を用いれば更に効果的である。具体的には、封止樹脂の体積抵抗率を１．０×１０１２Ω・ｃｍ以下とすれば、封止樹脂が帯電し難くなり、ダイシング工程時のダイシングブレードと封止樹脂との摩擦により生じる静電気を抑圧でき、静電気によるＩＤＴの破壊を確実に防止できる。
【００３０】
また、近年では１つの実装基板に周波数の異なる複数のＳＡＷチップを搭載したＳＡＷデバイスも使われるようになってきており、配線の複雑化、外部端子数の増加に伴い、前記ダイシング工程の第１の切断後に、ＳＡＷチップ上に設けた全てのＩＤＴを短絡状態に保つのが困難となることがある。このような場合には、電極指の幅及び電極指間のスペースが小さいＩＤＴに対してのみ、第１の切断後に短絡状態を保てるようにすれば良い。即ち、電極指の幅及び電極指間のスペースが大きいＩＤＴは静電気による電極破壊が生じる可能性は低く、第１の切断後にＩＤＴが短絡状態となっている必要性は然程高くないからである。従って、静電気による電極破壊がほとんど発生しない電極指の幅及び電極指間のスペースが大きいＩＤＴに関しては、ＳＡＷチップ上の配線や実装基板上の結線の設計自由度に応じて第１の切断後の状態を開放、又は短絡とするかを決定すれば良い。
【００３１】
以上では、外部端子を４端子とした時について説明してきたが、本発明は４端子以外のＳＡＷデバイスに対しても適用可能であることは言うまでもない。また、ＳＡＷチップ上の電極構造を１ポートＳＡＷ共振子、２ポートＳＡＷ共振子、ＳＡＷ共振子の音響結合を利用した２重モードＳＡＷ（ＤＭＳ）フィルタ、ＳＡＷ共振子を直列腕と並列腕に梯子状に配置したラダー型ＳＡＷフィルタ、入力用ＩＤＴと出力用ＩＤＴを所定の間隙をあけて配置したトランスバーサル型ＳＡＷフィルタ等としたＳＡＷデバイスにおいても、本発明を適用可能であることは言うまでもない。
【図面の簡単な説明】
【００３２】
【図１】本発明に係るＳＡＷデバイスの製造方法により製造されたＳＡＷデバイスの断面図を示す。
【図２】本発明に係るＳＡＷデバイスに用いられるＳＡＷチップの上面透視図である。
【図３】本発明に係るＳＡＷデバイスに用いられる実装基板の上面透視図であり、ＳＡＷチップ実装面側のパターンを（ａ）に、外部端子側のパターンを（ｂ）に示す。
【図４】本発明に係るＳＡＷデバイスの製造方法の流れを説明する図である。
【図５】本発明に係るＳＡＷデバイスの実装基板母材を示す。
【図６】本発明に係るＳＡＷデバイスのダイシング工程を説明する図であり、Ｘ（水平）方向に第１の切断をした後の状態を（ａ）に、Ｙ（垂直）方向に第２の切断をした後の状態を（ｂ）に示す。
【図７】ダイシング工程において第１の切断をＹ（垂直）方向とした時の状態を示す。
【図８】本発明に係るＳＡＷデバイスに用いられるＳＡＷチップの変形例を示す。
【図９】従来のＣＳＰ技術を用いたＳＡＷデバイスの製造方法を示す。
【符号の説明】
【００３３】
１：ＳＡＷデバイス
２：実装基板
３：絶縁基板
４、４ａ〜４ｄ：外部端子
５、５ａ〜５ｄ：メタライズパターン
６、６ａ〜６ｄ：内部導体
１０、１０ａ〜１０ｄ：導体バンプ
１５：ＳＡＷチップ
１６：電極パッド
１７：ＩＤＴ
１８：圧電基板
２０：封止樹脂
３０：実装基板母材
４０：結線
５１ａ、５１ｂ：ＩＤＴ
５２：段間配線電極
Ｓ：気密空間
【図１】
2006345118.tif 000003
【図２】
2006345118.tif 000004
【図３】
2006345118.tif 000005
【図４】
2006345118.tif 000006
【図５】
2006345118.tif 000007
【図６】
2006345118.tif 000008
【図７】
2006345118.tif 000009
【図８】
2006345118.tif 000010
【図９】
2006345118.tif 000011