(57)【要約】【課題】半導体装置のデータ入力回路の提供【解決手段】第１入力データを所定基準電圧と比較することによって第２入力データを出力する第１比較器、データストローブ信号を非反転入力端子で受け、前記データストローブ信号の反転信号を反転入力端子で受ける第２比較器、及び前記データストローブ信号の反転信号を非反転入力端子で受け、前記データストローブ信号を反転入力端子で受ける第３比較器を備えるデータ受信部と、前記第２比較器からの信号をバッファリングして第１入力ストローブ信号を出力する第１ドライバーと、前記第３比較器からの信号をバッファリングして第２入力ストローブ信号を出力する第２ドライバーと、前記第１入力ストローブ信号と第２入力ストローブ信号に同期して前記第２入力データを感知し出力するデータ感知部と、を備えて構成される半導体装置のデータ入力回路を提供する。【選択図】図４
2006279931.tif 000002
【特許請求の範囲】
【請求項１】
第１入力データを所定基準電圧と比較することによって、第２入力データを出力する第１比較器、データストローブ信号を非反転入力端子で受け、前記データストローブ信号の反転信号を反転入力端子で受ける第２比較器、及び前記データストローブ信号の反転信号を非反転入力端子で受け、前記データストローブ信号を反転入力端子で受ける第３比較器を備えるデータ受信部と、
前記第２比較器からの信号をバッファリングして第１入力ストローブ信号として出力する第１ドライバと、
前記第３比較器からの信号をバッファリングして第２入力ストローブ信号として出力する第２ドライバと、
前記第１入力ストローブ信号と第２入力ストローブ信号に同期して前記第２入力データを感知して出力するデータ感知部と、
を備えて構成される、半導体装置のデータ入力回路。
【請求項２】
前記第１ドライバが、第１インバータと第２インバータとを含んでなり、前記第２ドライバが、第３インバータと第４インバータとを含んでなる、請求項１に記載の半導体装置のデータ入力回路。
【請求項３】
前記第１比較器が、前記第１入力データを非反転入力端子で受け、前記基準電圧を反転入力端子で受ける、請求項１に記載の半導体装置のデータ入力回路。
【請求項４】
第１入力データ及び所定基準電圧を受けて第２入力データを出力する第１レシーバー、データストローブ信号を非反転入力端子で受け、前記データストローブ信号の反転信号を反転入力端子で受ける第２レシーバー、及び前記データストローブ信号の反転信号を非反転入力端子で受け、前記データストローブ信号を反転入力端子で受ける第３レシーバーを備えるデータ受信部と、
前記第２レシーバーからの信号をバッファリングして第１入力ストローブ信号として出力する第１ドライバと、
前記第３レシーバーからの信号をバッファリングして第２入力ストローブ信号として出力する第２ドライバと、
前記第１入力ストローブ信号と第２入力ストローブ信号に同期して前記第２入力データを感知して出力するデータ感知部と、
を備えて構成される、半導体装置のデータ入力回路。
【請求項５】
前記第１ドライバが、第１インバータと第２インバータとを含んでなり、前記第２ドライバが、第３インバータと第４インバータとを含んでなる、請求項４に記載の半導体装置のデータ入力回路。
【請求項６】
前記第１レシーバーが、前記第１入力データを非反転入力端子で受け、前記基準電圧を反転入力端子で受ける、請求項４に記載の半導体装置のデータ入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のデータ入力回路に係り、より詳細には、半導体装置において外部からの入力データをデータストローブ信号の立上り及び立下りエッジに合わせて感知するのに使われる第１及び第２入力ストローブ信号を、それぞれ独立したドライバを用いて生成することによって、これら入力ストローブ信号間にスキュー(skew)が生じるのを防止し、感知された入力データに対するセットアップタイム（setup time）及びホールドタイムを一定にする半導体装置のデータ入力回路に関する。
【背景技術】
【０００２】
一般に、半導体装置では、外部から入力されたデータを感知する際に、データストローブ信号及びこれにより生成された入力ストローブ信号を用いる。ここで、ストローブ(strobe)信号とは、一般にデータ転送のために使われる制御信号のことで、コンピュータシステムにおいてデータを転送したり受信する間にデータ転送の同期を合わせるために使われる短いパルス信号を意味する。また、上記のデータストローブ信号は、このようなストローブ信号の一つで、データの入力時にその立上りエッジと立下りエッジに合わせてデータが入力されるようにする信号であり、入力ストローブ信号は、データストローブ信号を用いて生成し、具体的には、外部入力データがデータ感知部によって感知される際に同期信号として使われる信号のことを言う。
【０００３】
図１は、従来技術による半導体装置のデータ入力回路の構成を示す図で、図２は、従来の半導体装置のデータ入力回路における各信号の波形図で、図３は、従来の半導体装置のデータ入力回路において、データストローブ信号、入力信号及び入力データ感知のための同期信号間のタイミング図である。これら図面を参照して従来のデータ入力回路について説明する。
【０００４】
図１に示すように、比較器１１１は、外部からの第１入力データＤＩＮと所定基準電圧ＶＲＥＦとを比較し、第２入力データＤＩＮＤを出力する。ここで、第２入力データＤＩＮＤは、外部からの第１入力データＤＩＮと基準電圧ＶＲＥＦとの比較結果による信号であり、第１入力データＤＩＮがハイレベルの時にはハイレベルになり、ローレベルの時にはローレベルになる。
【０００５】
一方、比較器１１２は、データストローブ信号ＤＱＳを非反転入力端子で受け、データストローブ信号の反転信号ＤＱＳＢを反転入力端子で受け、これらを比較することによって、第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦの生成のための基礎信号である生成基礎信号ＣＰを出力する。比較器１１２は、上記の如く非反転端子と反転端子に信号ＤＱＳ、ＤＱＳＢを受け比較して出力するので、図２に示すように、信号ＣＰは、データストローブ信号ＤＱＳがハイレベルの時にはハイレベルになり、ローレベルの時にはローレベルになる。
【０００６】
続いて、ドライバ１２０は、信号ＣＰを受信して第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦとして出力する。ここで、第１入力ストローブ信号ＣＰＲは、信号ＣＰをインバータＩＶ１１とインバータＩＶ１２によってバッファリングした信号で、データストローブ信号ＤＱＳの立上りエッジに対応する第１入力データＤＩＮを受信可能とするための信号である。そして、第２入力ストローブ信号ＣＰＦは、信号ＣＰをインバータＩＶ１３によって反転バッファリングして出力される信号で、データストローブ信号ＤＱＳの立下りエッジに対応する第１入力データＤＩＮを受信可能にするための信号である。
【０００７】
最後に、データ感知部１３０は、所定イネーブル信号によってイネーブルされて動作するもので、第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦの立上りエッジに同期して第２入力データＤＩＮＤを感知することによって、感知入力データＩＤＩＮを半導体装置の内部に供給する。すなわち、図２に示すように、データ感知部１３０は、まず、第１入力ストローブ信号ＣＰＲの立上りエッジに同期して第２入力データＤＩＮＤを感知して出力し、続いて第２入力ストローブ信号ＣＰＦの立上りエッジに同期して第２入力データＤＩＮＤを感知して出力する。このような動作は、イネーブル信号がハイレベルにイネーブルされる区間の間に行われる。
【０００８】
本出願と関連のある技術が、特許文献１および２に開示されている。
【特許文献１】米国特許第６７００４３８号明細書
【特許文献２】米国特許第６７５３７０１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような従来の半導体装置のデータ入力回路は、第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦ間にスキュー（skew）が生じることから、感知された入力データに対するセットアップタイム及びホールドタイムが一定に保障されないという問題点があった。これを詳細に説明すると、従来のデータ入力回路では、ドライバ１２０が第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦを生成するに当って一つの生成基礎信号ＣＰのみを用いた。これにより、第１入力ストローブ信号ＣＰＲを生成するためのインバータＩＶ１１及びインバータＩＶ１２と、第２入力ストローブ信号ＣＰＦを生成するためのインバータＩＶ１３間では完全に独立した動作が行われず、互いに影響をすることから、第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦ間にスキューが生じ易かった。なお、このような信号間のスキューの発生は、データセットアップ（setup）／ホールド（hold）タイムに影響するため、図３に示すように、第１入力ストローブ信号ＣＰＲによって感知される１番目のデータのセットアップタイムｔＳ１／ホールドタイムｔＨ１と、第２入力ストローブ信号ＣＰＦによって感知される２番目のデータのセットアップタイムｔＳ２／ホールドタイムｔＨ２間に差が生じるという問題点があった。
【００１０】
したがって、本発明の目的は、半導体装置において外部からの入力データをデータストローブ信号の立上り及び立下りエッジに合わせて感知するのに使われる第１及び第２入力ストローブ信号間にスキュー（skew）が生じるのを防止し、感知された入力データに対するセットアップタイム及びホールドタイムが一定となるようにする半導体装置のデータ入力回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は、第１入力データを所定基準電圧と比較することによって、第２入力データを出力する第１比較器、データストローブ信号を非反転入力端子で受け、前記データストローブ信号の反転信号を反転入力端子で受ける第２比較器、及び前記データストローブ信号の反転信号を非反転入力端子で受け、前記データストローブ信号を反転入力端子で受ける第３比較器を備えるデータ受信部と、前記第２比較器からの信号をバッファリングして第１入力ストローブ信号として出力する第１ドライバと、前記第３比較器からの信号をバッファリングして第２入力ストローブ信号として出力する第２ドライバと、前記第１入力ストローブ信号と第２入力ストローブ信号に同期して前記第２入力データを感知して出力するデータ感知部と、を備えて構成される半導体装置のデータ入力回路を提供する。
【００１２】
ここで、前記第１ドライバは、第１インバータと第２インバータとを含んでなり、前記第２ドライバは、第３インバータと第４インバータとを含んでなることが好ましい。
【００１３】
また、前記第１比較器は、前記第１入力データを非反転入力端子で受け、前記基準電圧を反転入力端子で受けることができる。
【発明の効果】
【００１４】
本発明による半導体装置のデータ入力回路は、半導体装置において外部からの入力データをデータストローブ信号の立上り及び立下りエッジに合わせて感知するのに使われる第１及び第２入力ストローブ信号を、それぞれ独立したドライバを用いて生成するため、入力ストローブ信号間にスキュー（skew）が生じるのを防止し、感知された入力データに対するセットアップタイム及びホールドタイムを一定にすることが可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好適な実施の形態について、添付の図面を参照して詳細に説明する。ただし、下記の実施の形態は、本発明を明瞭にするために例示されるもので、本発明の権利保護範囲を制限するためのものでない。
【００１６】
図４は、本発明の一実施の形態による半導体装置のデータ入力回路の構成を示す図である。
【００１７】
同図において、本発明によるデータ入力回路は、第１入力データＤＩＮを所定基準電圧ＶＲＥＦと比較することによって第２入力データＤＩＮＤを出力する第１比較器２１１、データストローブ信号ＤＱＳを非反転入力端子で受け、データストローブ信号の反転信号ＤＱＳＢを反転入力端子で受ける第２比較器２１２、及びデータストローブ信号の反転信号ＤＱＳＢを非反転入力端子で受け、データストローブ信号ＤＱＳを反転入力端子で受ける第３比較器２１３を備えるデータ受信部２１０と、第２比較器２１２からの信号ＣＰ１をバッファリングして第１入力ストローブ信号ＣＰＲとして出力する第１ドライバ２２０と、第３比較器２１３からの信号ＣＰ２をバッファリングして第２入力ストローブ信号ＣＰＦとして出力する第２ドライバ２２５と、第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦに同期して第２入力データＤＩＮＤを感知して出力するデータ感知部２３０と、を備えて構成される。
【００１８】
ここで、第１ドライバ２２０は、インバータＩＶ２１とインバータＩＶ２２とを含んでなり、第２ドライバ２２５は、インバータＩＶ２３とインバータＩＶ２４とを含んでなる。
【００１９】
このように構成された本実施の形態の動作につき、図４ないし図６を参照して具体的に説明する。
【００２０】
図４に示すように、比較器２１１は、外部からの第１入力データＤＩＮと所定基準電圧ＶＲＥＦとを比較し、第２入力データＤＩＮＤを出力する。ここで、第２入力データＤＩＮＤは、外部からの第１入力データＤＩＮと基準電圧ＶＲＥＦとの比較結果による信号で、図５に示すように、第１入力データＤＩＮがハイレベルの時にハイレベルになり、ローレベルの時にローレベルになる。
【００２１】
また、比較器２１２は、データストローブ信号ＤＱＳを非反転入力端子で受け、前記データストローブ信号の反転信号ＤＱＳＢを反転入力端子で受け、これらを比較することによって、第１入力ストローブ信号ＣＰＲの生成のための基礎信号である生成基礎信号ＣＰ１を出力する。比較器２１２は、このように非反転端子と反転端子で信号ＤＱＳ、ＤＱＳＢを受け比較して出力するので、図５に示すように、信号ＣＰ１は、データストローブ信号ＤＱＳがハイレベルの時にはハイレベルになり、ローレベルの時にはローレベルになる。
【００２２】
続いて、ドライバ２２０は、信号ＣＰ１を受けて第１入力ストローブ信号ＣＰＲとして出力する。ここで、第１入力ストローブ信号ＣＰＲは、信号ＣＰ１をインバータＩＶ２１とインバータＩＶ２２によってバッファリングした信号で、データストローブ信号ＤＱＳの立上りエッジに対応する第１入力データＤＩＮに該当するデータを受信可能にするための信号である。
【００２３】
一方、比較器２１３は、データストローブ信号の反転信号ＤＱＳＢを非反転入力端子で受け、データストローブ信号ＤＱＳを反転入力端子で受け、第２入力ストローブ信号ＣＰＦの生成のための基礎信号である生成基礎信号ＣＰ２を出力する。比較器２１３は、このように非反転端子と反転端子で信号ＤＱＳＢ、ＤＱＳを受け比較して出力するので、図５に示すように、信号ＣＰ２は、データストローブ信号ＤＱＳがローレベルの時にはハイレベルになり、ハイレベルの時にはローレベルになる。
【００２４】
続いて、ドライバ２２５は、信号ＣＰ２を受けて第２入力ストローブ信号ＣＰＦとして出力する。ここで、第２入力ストローブ信号ＣＰＦは、信号ＣＰ２をインバータＩＶ２３とインバータＩＶ２４によってバッファリングした信号で、データストローブ信号ＤＱＳの立下りエッジに対応する第１入力データＤＩＮに該当するデータを受信可能にするための信号である。
【００２５】
最後に、データ感知部２３０は、所定イネーブル信号によってイネーブルされて動作するもので、第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦの立上りエッジに同期して第２入力データＤＩＮＤを感知することによって、感知入力データＩＤＩＮを半導体装置に供給する。すなわち、図５に示すように、データ感知部２３０は、まず、第１入力ストローブ信号ＣＰＲの立上りエッジに同期して第２入力データＤＩＮＤを感知して出力し、続いて、第２入力ストローブ信号ＣＰＦの立上りエッジに同期して第２入力データＤＩＮＤを感知して出力する。このような動作は、イネーブル信号がハイレベルにイネーブルされる区間の間に行われる。
【００２６】
このときに、本発明によれば、従来と違い、第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦ間にスキュー（skew）が発生しないため、感知された入力データに対するセットアップタイム及びホールドタイムを一定に保障することができる。これについて詳しく説明すると、本発明では、第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦを生成するに当って、各々別の生成基礎信号ＣＰ１と信号ＣＰ２を用いるだけでなく、インバータＩＶ２１及びインバータＩＶ２２を含んでなるドライバ２２０を用いて第１入力ストローブ信号ＣＰＲを生成し、インバータＩＶ２３及びインバータＩＶ２４を含んでなるドライバ２２５を用いて第２入力ストローブ信号ＣＰＦを生成する。
【００２７】
このように、第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦを、個別の生成基礎信号ＣＰ１、ＣＰ２及び個別のドライバ２２０，２２５を用いて生成するため、第１入力ストローブ信号ＣＰＲと第２入力ストローブ信号ＣＰＦ間にはスキューが生じない。
【００２８】
また、このように信号間のスキュー発生が防止されることから、図６に示すように、第１入力ストローブ信号ＣＰＲによって感知される１番目のデータのセットアップタイムｔＳ１／ホールドタイムｔＨ１と、第２入力ストローブ信号ＣＰＦによって感知される２番目のデータのセットアップタイムｔＳ２／ホールドタイムｔＨ２間にはほとんど差が生じない。したがって、本発明によれば、入力ストローブ信号間のスキュー発生が防止されるため、感知された入力データに対するセットアップタイム及びホールドタイムが一定になる。
【図面の簡単な説明】
【００２９】
【図１】従来技術による半導体装置のデータ入力回路の構成を示す図である。
【図２】従来の半導体装置のデータ入力回路における各信号の波形図である。
【図３】従来の半導体装置のデータ入力回路においてデータストローブ信号、入力信号及び入力データ感知のための同期信号間のタイミング図である。
【図４】本発明の一実施の形態による半導体装置のデータ入力回路の構成を示す図である。
【図５】本発明による一実施の形態によるデータ入力回路における各信号の波形図である。
【図６】本発明による半導体装置のデータ入力回路においてデータストローブ信号、入力信号及び入力データ感知のための同期信号間のタイミング図である。
【符号の説明】
【００３０】
１１０，２１０・・・データ受信部
１１１，１１２，２１１，２１２，２１３・・・比較器
１２０・・・ドライバ
２２０・・・第１ドライバ
２２５・・・第２ドライバ
１３０，２３０・・・データ感知部
【図１】
2006279931.tif 000003
【図２】
2006279931.tif 000004
【図３】
2006279931.tif 000005
【図４】
2006279931.tif 000006
【図５】
2006279931.tif 000007
【図６】
2006279931.tif 000008