(57)【要約】      （修正有）【課題】低照度時における信号出力のリニアリティを向上させ、固定パターンノイズの発生を抑制する。【解決手段】一導電型の基板１と、前記基板に形成された逆導電型の第１不純物層２１，２１’と、一導電型の第２不純物層４と、前記第２不純物層と連続して形成された一導電型の第３不純物層５と、前記第３不純物層内に形成されたソース７と、ドレイン８と、を含み、前記第３不純物層は、第１領域と、該第１領域以外の第２領域とを有し、前記第２領域上方の前記基板上方にゲート電極６が形成され、前記第１領域上の前記基板の少なくとも一部に、逆導電型の第４不純物層２７’が形成され、前記第２領域上の前記基板に、前記第４不純物層よりも大きい不純物濃度の逆導電型の第５不純物層２７が形成されている。【選択図】      図１
2006303278.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と該光電変換素子に隣接して形成されたトランジスタとを含む固体撮像装置において、
一導電型の基板と、
前記基板に形成された逆導電型の第１不純物層と、
前記第１不純物層上であって、前記光電変換素子の形成領域に形成された一導電型の第２不純物層と、
前記第１不純物層上であって、前記トランジスタの形成領域に形成され、且つ、前記第２不純物層と連続して形成された一導電型の第３不純物層と、
前記第３不純物層内に形成されたソースと、
前記ソースと離間して形成されたドレインと、を含み、
前記第３不純物層は、前記光電変換素子に対向している第１領域と、該第１領域以外の第２領域とを有し、
前記第２領域上方の前記基板上方にゲート電極が形成され、
前記ゲート電極は、前記第１領域上方の前記基板上方の少なくとも一部には、形成されておらず、
前記第１領域上の前記基板の少なくとも一部に、逆導電型の第４不純物層が形成され、
前記第２領域上の前記基板に、前記第４不純物層よりも大きい不純物濃度の逆導電型の第５不純物層が形成されていることを特徴とする固体撮像装置。
【請求項２】
前記第２領域内であって、前記第５不純物層下方に形成された一導電型の第６不純物層を含むことを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高画質特性及び低消費電力特性を有する固体撮像装置に関する。
【背景技術】
【０００２】
携帯電話などに搭載される固体撮像装置として、ＣＣＤ（電荷結合素子）型のイメージセンサと、ＣＭＯＳ型のイメージセンサと、がある。ＣＣＤ型のイメージセンサは画質に優れ、ＣＭＯＳ型のイメージセンサは消費電力が少なく、プロセスコストが低い。近年、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固体撮像装置が提案されている。閾値電圧変調方式のＭＯＳ型固体撮像装置については、例えば、特許文献１に開示されている。
【０００３】
イメージセンサは、センサセルをマトリクス状に配列し、初期化、蓄積、読み出しの３つの状態を繰り返すことで、画像出力を得ている。特許文献１によって開示されたイメージセンサは、各単位画素が、蓄積を行うための受光ダイオードと、読み出しを行うためのトランジスタとを有している。
【０００４】
図７は特許文献１に開示されているイメージセンサを示す模式的断面図である。また、図８はその平面形状を示す説明図である。
【０００５】
図７のイメージセンサは、基板１００上において、各単位画素毎に、受光ダイオード１１１と絶縁ゲート型電界効果トランジスタ１１２とが隣接配置されている。トランジスタ１１２のゲート電極１１３はリング状に形成されており、ゲート電極１１３の中央の開口部分には、ソース領域１１４が形成されている。ゲート電極１１３の周辺にはドレイン領域１１５が形成されている。
【０００６】
受光ダイオード１１１の開口領域から入射した光によって発生した電荷（光発生電荷）は、ゲート電極１１３下方のＰ型のウェル領域１１６に転送されて、この部分に形成されたキャリアポケット１１７に蓄積される。キャリアポケット１１７に蓄積された光発生電荷によってトランジスタ１１２の閾値電圧が変化する。これにより、入射光に対応した信号（画素信号）を、トランジスタ１１２のソース領域１１４から取り出すことができるようになっている。
【０００７】
なお、特許文献１の装置では、同一列に配列された単位画素の出力は、共通のソース線を介して取り出されるようになっている。トランジスタ１１２のゲートに印加する電圧をライン毎に制御することで、共通のソース線に接続された各単位画素のうち所定のラインの単位画素からの選択的な読み出しを可能にしている。即ち、読み出しを行う単位画素（選択画素）のトランジスタ１１２には比較的高いゲート電圧を印加し、他の読み出しを行わない単位画素（非選択画素）のトランジスタ１１２には比較的低いゲート電圧を印加する。高いゲート電圧を印加したトランジスタの出力の方が低いゲート電圧を印加したトランジスタの出力よりも高く、ソース線から選択画素の出力を得ることができる。
【特許文献１】特開２００１−１７７０８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、キャリアポケット１１７は比較的高い濃度で形成されて、正孔のポテンシャルを基準にすると、そのポテンシャルは十分に低い値となる。これにより、受光ダイオード１１１において発生した光発生電荷がキャリアポケット１１７に蓄積されるようになっている。ところが、キャリアポケット１１７のポテンシャルは、ドレインやゲート等の印加電圧の影響を受けて変化する。
【０００９】
特許文献１の装置では、リングゲート１１３の一部に対向して受光ダイオード１１１が形成されている。従って、この受光ダイオード１１１が対向する部分では、キャリアポケット１１７とドレイン領域１１５との間の距離が他の部分よりも大きい。このため、受光ダイオード１１１が対向する部分近傍では、他の部分よりも、キャリアポケット１１７のポテンシャルは低くなると共に、不均一となりやすい。
【００１０】
例えば、低照度の場合のように、光発生電荷の発生量が比較的少ない場合には、キャリアポケット１１７の受光ダイオード１１１に対向する部分近傍のみに、光発生電荷が蓄積されやすくなる。キャリアポケット１１７のポテンシャルは、表面チャネルのポテンシャルに影響を及ぼす。即ち、この場合には、リング状に形成される表面チャネルのうち受光ダイオード１１１に対向する部分近傍以外において主にチャネル電流が流れる。
【００１１】
このため、光発生電荷の発生量が比較的少ない状態では、信号出力の立上りが鈍く、リニアリティも悪い。このような画素が１次元又は２次元に配列されて画面が構成される場合には、例えば低照度時には、画素毎に出力にばらつきが生じやすく、固定パターンノイズが現れてしまうという問題点があった。
【００１２】
本発明はかかる問題点に鑑みてなされたものであって、ゲート電極の形状を変形させることによって、光発生電荷の発生量が少ない場合でも信号出力のリニアリティを確保することができ、固定パターンノイズの発生を抑制することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る固体撮像装置は、光電変換素子と該光電変換素子に隣接して形成されたトランジスタとを含む固体撮像装置において、一導電型の基板と、前記基板に形成された逆導電型の第１不純物層と、前記第１不純物層上であって、前記光電変換素子の形成領域に形成された一導電型の第２不純物層と、前記第１不純物層上であって、前記トランジスタの形成領域に形成され、且つ、前記第２不純物層と連続して形成された一導電型の第３不純物層と、前記第３不純物層内に形成されたソースと、前記ソースと離間して形成されたドレインと、を含み、前記第３不純物層は、前記光電変換素子に対向している第１領域と、該第１領域以外の第２領域とを有し、前記第２領域上方の前記基板上方にゲート電極が形成され、前記ゲート電極は、前記第１領域上方の前記基板上方の少なくとも一部には、形成されておらず、前記第１領域上の前記基板の少なくとも一部に、逆導電型の第４不純物層が形成され、前記第２領域上の前記基板に、前記第４不純物層よりも大きい不純物濃度の逆導電型の第５不純物層が形成されていることを特徴とする。
【００１４】
このような構成によれば、光電変換素子形成領域の第１不純物層に発生した光発生電荷は、第２不純物層から第３不純物層に転送される。第３不純物層内に保持された光発生電荷によってトランジスタのチャネルの閾値電圧が制御されて、光発生電荷に応じた画素信号がトランジスタから出力される。ゲート電極は、光電変換素子形成領域に対向する部分の少なくとも１部が除去されており、また、チャネルを構成する第４，第５不純物層は、光電変換素子形成領域に対向する第４不純物層の濃度がその他の領域の第５不純物層の濃度よりも薄く形成されている。これにより、表面チャネルはゲート電極下方に形成され、チャネル電流は均一に流れると共に、光発生電荷による変調の寄与度が高い。従って、光発生電荷の発生量が比較的少ない場合でも、リニアリティに優れた信号出力を得ることができ、低照度時における固定パターンノイズの発生を抑制することができる。
【００１５】
また、前記第２領域内であって、前記第５不純物層下方に形成された一導電型の第６不純物層を含むことを特徴とする。
【００１６】
このような構成によれば、ゲート電極の下方に形成された第６不純物層は、光電変換素子の形成領域に対向する部分の少なくとも１部が除去されている。従って、第６不純物層の形成位置においては、ドレイン−ソース間の距離が均一であり、表面チャネルに流れる電流は均一で、ばらつきが抑制される。これにより、低照度時における固定パターンノイズの発生を抑制することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１乃至図６は本発明の一実施の形態に係り、図１は本実施の形態に係る固体撮像装置の１センサセルの断面形状を示す模式的な断面図、図２は本実施の形態に係る固体撮像装置の１センサセルの平面形状を示す説明図である。なお、図１は図２のＡ−Ａ’線断面図である。図３は素子の全体構造を等価回路によって示す回路ブロック図である。図４乃至図６は製造方法を素子の断面形状及びマスクの平面形状によって説明するための工程図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００１８】
＜センサセルの構造＞
本実施の形態における固体撮像装置は、単位画素であるセンサセルがマトリクス状に配列されて構成されたセンサセルアレイを有している。各センサセルは、入射光に応じて発生させた光発生電荷を収集・蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで１画面の画像信号が得られる。
【００１９】
先ず、図１及び図２を参照して各センサセルの構造について説明する。図２は１つのセンサセルを示している。また、本実施の形態は光発生電荷として正孔を用いる例を示している。光発生電荷として電子を用いる場合でも同様に構成可能である。なお、図１は図２のＡ−Ａ’線で切断したセルの断面構造を示している。
【００２０】
図２の平面図に示すように、単位画素であるセンサセル３内に、フォトダイオードＰＤと変調トランジスタＴＭとが隣接して設けられている。変調トランジスタＴＭとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる。
【００２１】
光電変換素子形成領域であるフォトダイオードＰＤ形成領域においては、基板１の表面に配線層を形成する段階において、光を透過する開口領域が形成される。基板１表面の比較的浅い位置には前記開口領域よりも広い領域のＰ型のウェルであり、光電変換素子によって発生した光発生電荷を収集する第２不純物層としての収集ウェル４が形成されている。収集ウェル４上には基板１の表面に、ピニング層としてのＮ型の拡散層３２が形成されている。
【００２２】
収集ウェル４と略同じ基板深さの位置には、変調トランジスタＴＭ形成領域にＰ型のウェルであり、収集ウェル４に収集された光発生電荷が転送されて変調トランジスタＴＭを制御するための第３不純物層としての変調用ウェル５が形成されている。なお、図１の例では、収集ウェル４と変調用ウェル５とは、一体的に形成されたＰウェル２４の各部分によって構成されるが、別々に形成してもよい。
【００２３】
変調用ウェル５上には、基板１表面に環状の一部が欠落した形状のゲート（リングゲート）６が形成されており、リングゲート６の中央の開口部分の基板１表面近傍領域には、高濃度Ｎ型領域であるソース領域７が形成されている。なお、図２ではリングゲート６及び後述するキャリアポケット１０等は、環状として８角形状を採用しその一部が欠落した形状で示してあるが、環状として円形状、楕円形状或いは任意の多角形状を採用してもよい。環状の欠落した部分を除き、リングゲート６の周囲にはＮ型のドレイン領域８が形成されている。ドレイン領域８の所定位置には、基板１表面近傍にＮ+層のドレインコンタクト領域（図示せず）が形成される。
【００２４】
変調用ウェル５は変調トランジスタＴＭのチャネルの閾値電圧を制御するものである。変調用ウェル５内には、リングゲート６の下方にＰ型の高濃度領域である第６不純物層としてのキャリアポケット１０が形成されている。変調トランジスタＴＭは、変調用ウェル５、リングゲート６、ソース領域７及びドレイン領域８によって構成されて、変調用ウェル５（キャリアポケット１０）に蓄積された電荷に応じてチャネルの閾値電圧が変化するようになっている。
【００２５】
ドレイン領域８、拡散層２２、拡散層２１、拡散層２１’および拡散層３２がドレイン電圧の印加によって正の電位にバイアスされることによって、フォトダイオードＰＤの開口領域下方においては、拡散層３２と収集ウェル４との境界面、拡散層２１と収集ウェル４の境界面から空乏層が収集ウェル４の全体およびその周囲に広がる。空乏領域において、前記開口領域を介して入射した光による光発生電荷が生じる。そして、上述したように、発生した光発生電荷は収集ウェル４に収集されるようになっている。
【００２６】
収集ウェル４に収集された電荷は、変調用ウェル５に転送されてキャリアポケット１０に保持される。これにより、変調トランジスタＴＭのソース電位は、変調用ウェル５に転送された電荷の量、即ち、フォトダイオードＰＤへの入射光に応じたものとなる。
【００２７】
＜センサセルの断面＞
更に、図１を参照して、センサセル３の断面構造を詳細に説明する。
【００２８】
隣接するセル同士のフォトダイオードＰＤ形成領域と変調トランジスタＴＭ形成領域との間にアイソレーション領域２２が設けられている。基板１の比較的深い位置には、Ｐ型基板１の全域に第１不純物層としてのＮ型ウェル２１，２１’が形成されている。フォトダイオード形成領域のＮ型ウェル２１上には、Ｐ型の収集ウェル４が形成されている。収集ウェル４上の基板表面側には、ピニング層であるＮ型の拡散層３２が形成されている。Ｎ型ウェル２１は基板の比較的深い位置まで形成されている。
【００２９】
一方、変調トランジスタＴＭ形成領域においては、基板１上にＰ型埋込層２３が形成されている。Ｐ型埋込層２３によってＮ型ウェル２１’は基板の比較的浅い位置までに制限される。Ｐ型埋込層２３上のＮ型ウェル２１’上には、Ｐ型の変調用ウェル５が形成されている。変調用ウェル５内には、キャリアポケット１０が形成されている。
【００３０】
本実施の形態においては、キャリアポケット１０は、リングゲート６の下方であって、平面的には図２に示すように、フォトダイオードＰＤ形成領域に対向する部分が欠落した環状に形成されている。キャリアポケット１０は、Ｐ+拡散による比較的濃い濃度の拡散層である。
【００３１】
変調トランジスタＴＭ形成領域においては、基板表面にゲート酸化膜３１を介して環状の一部が欠落した形状のリングゲート６が形成される。即ち、リングゲート６は、フォトダイオードＰＤ形成領域に対向する部分が欠落した環状に形成されている。基板表面にはチャネルを構成する第４及び第５不純物層としてのＮ型の拡散層２７’，２７が形成される。
【００３２】
本実施の形態においては、Ｎ型の拡散層２７は、リングゲート６の下方であって、平面的には図２に示すように、フォトダイオードＰＤ形成領域に対向する部分以外の部分に形成されている。また、Ｎ型の拡散層２７’は、平面的には図２に示すように、フォトダイオードＰＤ形成領域に対向する部分に形成されている。これらのＮ型の拡散層２７，２７’は、両者を合わせて平面的にはリング状に形成される。拡散層２７は、十分に濃い濃度のＮ型の拡散層である。これに対し、拡散層２７’は、拡散層２７よりも薄い濃度のＮ型の拡散層である。なお、拡散層２７’は、フォトダイオードＰＤ形成領域に対向する部分のうち、少なくとも一部に形成されていてもよい。
【００３３】
リングゲート６の中央の基板表面にはＮ+拡散層が形成されてソース領域７を構成する。また、環状の欠落した部分を除き、リングゲート６の周囲の基板表面にはＮ型拡散層が形成されてドレイン領域８を構成する。チャネルを構成するＮ型拡散層２７，２７’はソース領域７とドレイン領域８とに電気的に接続される。また前記アイソレーション領域２２はＮ型ウェル２１、２１’およびドレイン領域８とに電気的に接続される。
【００３４】
本実施の形態においては、上述したように、フォトダイオード形成領域に対向する部分が欠落した環状にリングゲート６及びキャリアポケット１０が形成されている。キャリアポケット１０は一様なポテンシャルを有し、いずれの位置においても光発生電荷は均一に蓄積される。
【００３５】
なお、キャリアポケット１０を含む環状部分のうちキャリアポケット１０が形成されていない部分においては、キャリアポケット１０の部分よりもポテンシャルが高く表面チャネル電流が流れやすい。そこで、フォトダイオード形成部分に対向する拡散層２７’を、拡散層２７よりも薄いＮ型濃度に設定している。これにより、拡散層２７’部分における閾値電圧は拡散層２７部分における閾値電圧よりも高くなり、この部分において表面チャネル電流が流れることを阻止する。
【００３６】
従って、本実施の形態においては、光発生電荷は、リングゲート６下方に形成されるキャリアポケット１０部分に均一に蓄積され、キャリアポケット１０上の拡散層２７によって形成される表面チャネルに流れる電流は、いずれの位置においても略均一となる。こうして、低照度時においても、リニアリティに優れた出力を得ることができる。
【００３７】
＜装置全体の回路構成＞
次に、図３を参照して本実施の形態に係る固体撮像装置全体の回路構成について説明する。
【００３８】
固体撮像装置６１は図２のセンサセル３を含むセンサセルアレイ６２とセンサセルアレイ６２中の各センサセル３を駆動する回路６３〜６５とを有している。センサセルアレイ６２は、セル３をマトリクス状に配置して構成されている。センサセルアレイ６２は、例えば、６４０×４８０のセル３と、オプティカルブラック（ＯＢ）のための領域（ＯＢ領域）を含む。ＯＢ領域を含めると、センサセルアレイ６２は例えば７１２×５００のセル３で構成される。
【００３９】
各センサセル３は、光電変換を行うフォトダイオードＰＤと、光信号を検出して読み出すための変調トランジスタＴＭとを含む。フォトダイオードＰＤは入射光に応じた電荷（光発生電荷）を生じさせ、生じた電荷は収集ウェル４（図３では接続点ＰＤＷに相当）内に収集される。収集ウェル４に収集された光発生電荷は、変調トランジスタＴＭの閾値変調用の変調用ウェル５（図３では接続点ＴＭＷに相当）内のキャリアポケット１０に転送されて保持される。
【００４０】
変調トランジスタＴＭは、キャリアポケット１０に光発生電荷が保持されることでバックゲートバイアスが変化したことと等価となり、キャリアポケット１０内の電荷量に応じてチャネルの閾値電圧が変化する。これにより、変調トランジスタＴＭのソース電圧は、キャリアポケット１０内の電荷に応じたもの、即ち、フォトダイオードＰＤの入射光の明るさに対応したものとなる。
【００４１】
このように各セル３は、変調トランジスタＴＭのリングゲート６、ソース領域７及びドレイン領域８に駆動信号が印加されることで、蓄積、転送、読み出し及び排出等の動作を呈する。セル３の各部には図３に示すように、垂直駆動走査回路６３、ドレイン駆動回路６４及び水平駆動走査回路６５から信号が供給されるようになっている。垂直駆動走査回路６３は、各行のゲート線６７に走査信号を供給し、ドレイン駆動回路６４は各列のドレイン領域８にドレイン電圧を印加する。また、水平駆動走査回路６５は、各ソース線６６に接続されたスイッチ６８に駆動信号を供給する。
【００４２】
各セル３は、センサセルアレイ６２に水平方向に配列された複数のソース線６６と垂直方向に配列された複数のゲート線６７との交点に対応して設けられている。水平方向に配列された各ラインの各セル３は、変調トランジスタＴＭのリングゲート６が共通のゲート線６７に接続され、垂直方向に配列された各列の各セル３は、変調トランジスタＴＭのソースが共通のソース線６６に接続される。
【００４３】
複数のゲート線６７の１つにオン信号（選択ゲート電圧）を供給することで、オン信号が供給されたゲート線６７に共通接続された各セルが同時に選択されて、これらの選択されたセルの各ソースから各ソース線６６を介して画素信号が出力される。垂直駆動走査回路６３は１フレーム期間においてゲート線６７にオン信号を順次シフトさせながら供給する。オン信号が供給されたラインの各セルからの画素信号が１ライン分同時に各ソース線６６から読み出されて各スイッチ６８に供給される。１ライン分の画素信号は水平駆動走査回路６５によって、スイッチ６８から画素毎に順次出力（ライン出力）される。
【００４４】
各ソース線６６に接続されたスイッチ６８は、共通の定電流源（負荷回路）６９を介して映像信号出力端子７０に接続されている。各センサセル３の変調トランジスタＴＭのソースは定電流源６９に接続されることになり、センサセル３のソースフォロワ回路が構成される。
【００４５】
＜動作＞
次に、センサセル３のフォトダイオードＰＤの光検出、光発生電荷の収集動作及び変調トランジスタＴＭの読み出し動作について説明する。
【００４６】
変調トランジスタＴＭのリングゲート６に低いゲート電圧を印加し、ドレイン領域８にトランジスタの動作に必要な例えば約２〜４Ｖの電圧（ＶＤＤ）を印加する。これにより、収集ウェル４およびその周囲が空乏化する。また、ドレイン領域８とソース領域７との間に電界が生じる。
【００４７】
フォトダイオードＰＤの開口領域２を介して入射した光が、空乏化したＮ型ウェル２１に入射することで、電子−正孔対（光発生電荷）が生じる。Ｐ型の収集ウェル４は高濃度のＰ型不純物が導入されてポテンシャルが低くなっており、Ｎ型ウェル２１に発生した光発生電荷は収集ウェル４に収集される。更に、光発生電荷は収集ウェル４から変調トランジスタ形成領域内の変調用ウェル５に転送されて、キャリアポケット１０に蓄積される。
【００４８】
この場合には、キャリアポケット１０は、フォトダイオード形成領域に対向する部分が欠落した環状に形成されており、周方向のいずれの位置においても略均一なポテンシャルに形成されており、キャリアポケット１０には略一様に光発生電荷が蓄積される。
【００４９】
キャリアポケット１０に蓄積された光発生電荷によって、変調トランジスタＴＭの閾値電圧が変化する。この状態で、選択画素のリングゲート６に例えば約２〜４Ｖのゲート電圧（選択ゲート電圧）を印加し、ドレイン領域８に例えば約２〜４Ｖの電圧ＶＤＤを印加する。更に、変調トランジスタＴＭのソース領域７に定電流源６９によって一定の電流を流す。これにより、変調トランジスタＴＭはソースフォロワ回路を形成し、光発生電荷による変調トランジスタＴＭの閾値電圧の変動に追随してソース電位が変化して、出力電圧が変化する。即ち、入射光に応じた出力が得られる。
【００５０】
なお、キャリアポケット１０を含む環状部分のうち、フォトダイオード形成領域に対向した部分であるキャリアポケット１０が形成されていない部分においては、閾値電圧は低くなりやすい。一方、ドレイン領域８とソース領域７との間の表面チャネルを構成する拡散層２７，２７’は、フォトダイオード形成部分に対向する領域において十分に薄い濃度に形成される。即ち、フォトダイオード形成部分に対向する領域の拡散層２７’部分では、拡散層２７部分よりも閾値電圧が高くなり、チャネル電流が流れることが阻止される。
【００５１】
即ち、ドレイン領域８とソース領域７との間の表面チャネルは、リングゲート６の下方、即ち、フォトダイオード形成領域に対向する部分が欠落した環状部分に形成される。また、この部分の下方には、ポテンシャルが周方向で略一様なキャリアポケット１０が形成されている。これにより、光発生電荷による閾値電圧の変化は、キャリアポケット１０が存在する部分においては周方向のいずれの位置においても同様に生じることとなり、拡散層２７の全域において、均一にチャネル電流が流れる。
【００５２】
このように、リングゲート６は変調の寄与度が十分に高い部分に形成されて表面チャネルを構成する拡散層２７は、いずれの位置においても電流が流れやすくなっており、少ない光発生電荷であっても、確実にソース電位として検出可能である。即ち、光発生電荷の発生量が少ない場合でも、リニアリティに優れた出力を得ることができる。こうして、低照度時のように、光発生電荷の発生量が少ない場合でも、固定パターンノイズの発生を抑制することができる。
【００５３】
なお、初期化時には、キャリアポケット１０、収集ウェル４及び変調用ウェル５内に残留する電荷は排出される。例えば、変調トランジスタＴＭのドレイン領域８及びリングゲート６に５Ｖ以上の正電圧を印加する。変調用ウェル５下方のＮ型ウェル２１’の厚さは薄く、また、Ｎ型ウェル２１’に面する基板１には高濃度のＰ型埋込層２３を形成し基板1側への空乏層の広がりを抑えているので、リングゲート６に印加した電圧は変調用ウェル５及びその隣接領域にのみ作用する。即ち、変調用ウェル５に急激なポテンシャル変化が生じ、光発生電荷を基板１側に掃き出すような強い電界が主として変調用ウェル５に印加されて、残留した光発生電荷は、比較的低いリセット電圧でより確実に基板１に排出される。
【００５４】
初期化後において、非選択画素のリングゲートには、比較的低い電圧値の非選択ゲート電圧を印加すると共に、選択画素のリングゲート６には比較的高い電圧値の選択ゲート電圧を印加する。そして、共通接続されたソース線６６から、選択画素の初期化後の信号出力を得る。
【００５５】
＜プロセス＞
次に、素子の製造方法について図４乃至図６の工程図を参照して説明する。なお、図４乃至図６においては、左側に素子の断面形状を示し、右側に左側の素子の製造工程に用いるマスク等の平面形状を示している。図４乃至図６においては、右側のＡ−Ａ’切断線の位置における断面を左側の断面形状で示している。また、図４乃至図６において、基板上の矢印はイオン打ち込みを行うことを示している。
【００５６】
図４（ａ）に示すように、用意したＰ基板１に、例えばボロン（Ｂ）イオンをイオン打ち込みして、基板１表面側において、Ｐ型の拡散領域２４を形成する。この拡散領域２４は、フォトダイオード形成領域において収集ウェル４を構成し、変調トランジスタ形成領域において、変調ウェル５を構成する。
【００５７】
次に、フォトダイオード形成領域以外の部分にレジストマスク９０を形成して、例えば燐（リン（Ｐ））イオンの打ち込みを行ってＮ型ウェル２１を形成する（図４（ｅ））。このイオン注入はフォトダイオード形成領域について比較的深い位置まで行う（図４（ｂ））。
【００５８】
次に、基板１にリンのイオン打ち込みを行うことによって、拡散領域２４の下方にＮ型ウェルを形成する。こうして、フォトダイオード形成領域についてはＮ型ウェル２１、変調トランジスタ形成領域についてはＮ型ウェル２１’が形成される（図４（ｃ））。
【００５９】
次に、図４（ｄ），（ｆ）に示すように、レジストマスク９１を用いて、変調トランジスタ形成領域において、Ｐ型不純物を深くイオン注入して、Ｐ型埋込層２３を形成する。更に、同一のレジストマスク９１を用いて、基板１表面近傍に、変調トランジスタＴＭのチャネルを得るためのＮ型拡散層２７を形成する。
【００６０】
次に、本実施の形態においては、図５（ａ），（ｅ）に示すように、フォトダイオード形成領域に隣り合って対向する変調トランジスタの一部の領域のみが開口したレジストマスク９２を用いて、拡散層２７’を形成するための不純物導入を行う。この場合には、拡散層２７の形成に用いた不純物とは逆導電型の不純物を用いる。これにより、拡散層２７’のＮ型不純物の濃度は、拡散層２７よりも低くなる。
【００６１】
次に、レジストマスク９３を形成して、図５（ｂ），（ｆ）に示すように、素子分離用のアイソレーション領域２２を形成する。次いで、図５（ｃ）に示すように、基板１表面にゲート酸化膜３１を熱酸化によって形成する。
【００６２】
次に、図５（ｄ）に示すように、レジストマスク９４を用いて、リングゲート６下方の変調用ウェル５内に、濃いＰ+拡散層によるキャリアポケット１０を形成する。この場合には、図５（ｇ）に示すように、フォトダイオード形成領域に対向する部分の基板表面をレジストマスク９４によって覆うことによって、この部分を除くリング状に、キャリアポケット１０を形成する。
【００６３】
次に、図６（ａ），（ｅ）に示すように、ゲート酸化膜３１上に、変調トランジスタＴＭのリングゲート６を形成する。リングゲート６も、フォトダイオード形成領域に対向する一部が欠落した環状に形成する。
【００６４】
次に、図６（ｂ），（ｆ）に示すように、リングゲート６の中央開口及びフォトダイオード形成領域に対向する部分を塞ぐように形成されたレジストマスク９６及びリングゲート６をマスクとして、Ｎ型不純物をイオン注入して、基板１表面にピニング層としても機能するＮ型拡散層３２を形成する。
【００６５】
次に、図６（ｃ），（ｇ）に示すように、リングゲート開口及びフォトダイオード形成領域を覆うレジストマスク９７及びリングゲート６をマスクとして、Ｎ型不純物をイオン注入してドレイン領域８を形成する。
【００６６】
次に、基板１表面上に層間絶縁膜４２を形成したのち、リングゲート６の開口の中央部に達するコンタクトホール４３を形成する（図６（ｄ））。そして、コンタクトホール４３を利用して、リンを用いたＮ+の不純物注入を行って、ソース領域７を形成する（図６（ｄ），（ｈ））。
【００６７】
＜実施の形態の効果＞
このように本実施の形態においては、フォトダイオード形成領域に対向する部分を欠落させた環状のゲート６及びキャリアポケット１０を形成する。また、これらの欠落した部分、即ち、フォトダイオード形成領域に対向する一部の拡散層２７’は拡散層２７よりも薄い濃度に設定する。これにより、フォトダイオード形成領域に対向する部分以外において表面チャネルが形成され、均一で且つチャネル電流が流れやすくなり、光発生電荷の発生量が比較的少ない場合でも、リニアリティに優れた信号出力を得ることができる。これにより、低照度時における固定パターンノイズの発生を防止して、高画質化を図ることができる。
【００６８】
なお、上記実施の形態においては、Ｎ型不純物のイオン打ち込みによって拡散層２７を形成した後、逆導電型の不純物のイオン打ち込みによって、拡散層２７’を形成したが、比較的濃いＮ型不純物又は比較的薄いＮ型不純物の２回のイオン打ち込みによって拡散層２７，２７’を形成するようにしてもよい。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施の形態に係る固体撮像装置の断面形状を示す断面図。
【図２】本実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図。
【図３】素子の全体構造を等価回路によって示す回路ブロック図である。
【図４】素子の製造方法を説明するための工程図。
【図５】素子の製造方法を説明するための工程図。
【図６】素子の製造方法を説明するための工程図。
【図７】特許文献１に開示されているイメージセンサを示す模式的断面図。
【図８】図７の平面形状を説明するための説明図。
【符号の説明】
【００７０】
１…基板、４…収集ウェル、５…変調用ウェル、６…リングゲート、７…ソース領域、８…ドレイン領域、１０，１０’…キャリアポケット、２７，２７’…拡散層、ＰＤ…フォトダイオード、ＴＭ…変調トランジスタ。  
【図１】
2006303278.tif 000003
【図２】
2006303278.tif 000004
【図３】
2006303278.tif 000005
【図４】
2006303278.tif 000006
【図５】
2006303278.tif 000007
【図６】
2006303278.tif 000008
【図７】
2006303278.tif 000009
【図８】
2006303278.tif 000010