(57)【要約】【課題】  単独パワー半導体スイッチ又はハーフブリッジ回路内のパワー半導体スイッチを駆動するための集積回路装置を紹介する。【解決手段】  スイッチ（４０）用の少なくとも１つの第１レベルシフタ（７３０）を少なくとも含んでいる複数の機能グループを有する第１駆動チップ（７２）と、第２レベルシフタ（７４０）とスイッチ（４０）のドライバ（７４６）とを少なくとも含んでいる複数の機能グループを有する少なくとも１つの第２駆動チップ（７４）とから回路装置が構成されていて、少なくとも１つの第２駆動チップが第１駆動チップに後続接続されていて、第２駆動チップの基準電位が、第１駆動チップのレベルシフタの出力電位上に位置し、それらの駆動チップが互いに適切な絶縁状態をもって共通のハウジング（７０）内に配設されていること。【選択図】  図２
2006115472.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体スイッチ（４０）を駆動するための集積回路装置において、
この回路装置が、スイッチ（４０）用の少なくとも１つの第１レベルシフタ（７３０）を少なくとも含んでいる複数の機能グループを有する第１集積駆動チップ（７２）と、第２レベルシフタ（７４０）とスイッチ（４０）のドライバ（７４６）とを少なくとも含んでいる複数の機能グループを有する少なくとも１つの第２集積駆動チップ（７４）とから構成されていて、
少なくとも１つの第２駆動チップ（７４）が第１駆動チップ（７２）に後続接続されていて、第２駆動チップ（７４）の基準電位が、第１駆動チップ（７２）のレベルシフタ（７３０）の出力電位上に位置し、それらの駆動チップ（７２、７４）が互いに適切な絶縁状態をもって共通のハウジング（７０）内に配設されていることを特徴とする回路装置。
【請求項２】
直流中間回路と負荷（６０）と接続されているＴＯＰスイッチ（４０）及びＢＯＴスイッチ（５０）としてブリッジ回路内に配設されているパワー半導体スイッチ（４０、５０）を駆動するための集積回路装置において、
この回路装置が、ＢＯＴスイッチ（５０）のドライバ（７３２）とＴＯＰスイッチ（４０）用の少なくとも１つの第１レベルシフタ（７３０）とを少なくとも含んでいる複数の機能グループを有する第１集積駆動チップ（７２）と、第２レベルシフタ（７４０）とＴＯＰスイッチ（４０）のドライバ（７４６）とを少なくとも含んでいる複数の機能グループを有する少なくとも１つの第２集積駆動チップ（７４）とから構成されていて、
少なくとも１つの第２駆動チップ（７４）が第１駆動チップ（７２）に後続接続されていて、第２駆動チップ（７４）の基準電位が、第１駆動チップ（７２）のレベルシフタ（７３０）の出力電位上に位置し、それらの駆動チップ（７２、７４）が互いに適切な絶縁状態をもって共通のハウジング（７０）内に配設されていることを特徴とする回路装置。
【請求項３】
パワー半導体スイッチ（４０、５０）が、逆並列に配設されたフリーホイールダイオードを備えたＩＧＢＴ、又はＭＯＳＦＥＴのような１つの又は複数の同種のパワー半導体素子を有することを特徴とする、請求項１又は２に記載の回路装置。
【請求項４】
第１集積駆動チップ（７２）が、他の機能グループ、即ち、電圧調整器（７２４）と、入力インタフェース（７２０）と、処理ロジック（７２２）と、エラーマネージメント（７２６）と、保護回路（７２８）とを有することを特徴とする、請求項１又は２に記載の回路装置。
【請求項５】
第２集積駆動チップ（７４）が、他の機能グループ、即ち、信号再生部（７４２）と、処理ロジック及び保護回路（７４４）とを有することを特徴とする、請求項１又は２に記載の回路装置。
【請求項６】
第１レベルシフタ（７３０）の出力電位が、第１集積駆動チップ（７２）の基準電位の上方、０Ｖと６００Ｖとの間で変わることを特徴とする、請求項１又は２に記載の回路装置。
【請求項７】
１つずつのＴＯＰスイッチとＢＯＴスイッチとから成るハーフブリッジ回路装置のパワー半導体スイッチ（４０、５０）を駆動するための回路装置が第１駆動チップ（７２）と第２駆動チップ（７４）とを有することを特徴とする、請求項２に記載の回路装置。
【請求項８】
３相ブリッジ回路装置のパワー半導体スイッチ（４０、５０）を駆動するための回路装置が、３つのＢＯＴドライバ（７３２）と３つのレベルシフタ（７３０）とを有する第１駆動チップ（７２）と、各々１つのレベルシフタ（７４０）とＴＯＰドライバ（７４６）とを有する３つの第２駆動チップ（７４）とを有することを特徴とする、請求項２に記載の回路装置。
【請求項９】
ブレーキチョッパを有する３相ブリッジ回路装置のパワー半導体スイッチ（４０、５０）を駆動するための回路装置が、３つのＢＯＴドライバ（７３２）と、ブレーキチョッパ用の他のスイッチ（８０）のドライバ（７３４）と、３つのレベルシフタ（７３０）とを有する第１駆動チップ（７２）と、各々１つのレベルシフタ（７４０）とＴＯＰドライバ（７４６）とを有する３つの第２駆動チップ（７４）とを有することを特徴とする、請求項２に記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
単独スイッチとして又はブリッジ回路内に配設されているパワー半導体スイッチを駆動するための集積回路装置（インテグレーテッド回路装置）が紹介される。パワースイッチのこの種のブリッジ装置は単相又は２相又は３相のハーフブリッジ回路として或いはＨブリッジ回路として知られていて、この際、単相ハーフブリッジはパワー電子回路の基礎構成要素を表す。ハーフブリッジ回路内には、２つのパワースイッチ、即ち第１の所謂ＴＯＰスイッチと第２の所謂ＢＯＴスイッチが直列接続で配設されている。この種のハーフブリッジは、通常、直流中間回路に対する接続部を有する。センタータップは典型的には負荷と接続されている。
【背景技術】
【０００２】
１つのパワー半導体素子又は直列に接続されている複数の同種のパワー半導体素子を用いたパワースイッチの構成ではパワースイッチを駆動するために駆動回路が必要不可欠である。従来技術においてこれらの駆動回路は、通常、複数の部分回路或いは機能ブロックから構成されている。上位の制御装置からくる駆動信号は、第１部分回路、即ち駆動ロジック内で評価され、他のコンポーネントを介してドライバ回路及び最終的には各々のパワースイッチの制御入力部に供給される。比較的高い中間回路電圧、例えば１００Ｖよりも大きな中間回路電圧を有するハーフブリッジ装置では、制御信号を評価するための駆動ロジックが電位的に／直流電気的にドライバ回路から分離されていて、その理由は、付属するパワースイッチが互いに異なる電位上に位置し、それにより電圧的な絶縁が不可避であるためである。従来技術においてこの分離は、例えば、変圧器、オプトカプラ或いは光導波路を用いて行われる。この直流電気的な分離は少なくともＴＯＰスイッチに適用されるが、出力が比較的高い場合にはスイッチング時のアース電位の起こり得るスリップに基づきＢＯＴスイッチのためにも実施される。
【０００３】
外部の直流電気的な分離を排除した、６００Ｖに至るまでの電圧クラスのパワースイッチ用の集積回路装置も知られている。これはモノリシック集積回路であり、この際、従来技術ではレベルシフタが例えば所謂ＳＯＩ（シリコン・オン・アイソレータ）技術により駆動ロジックを実際のドライバ回路から直流電気的に分離するために使用される。比較的高い電圧クラスにとってこの技術は技術的に制限されていて、高コストをもってのみ使用可能である。
【０００４】
更に「ジャンクション・アイソレーション」を用いた駆動ロジック並びにドライバ回路のモノリシック集積が知られている。この技術は１２００Ｖの電圧クラスに至るまで使用可能である。しかし集積回路装置のこの種の構成は製造技術的に極めて手間がかかりそれにより同様にコストがかかる。更に、例えば、温度が比較的高い場合（＞１２５℃の作動温度）の漏れ電流やラッチ・アップ効果など、並びに、迅速な動的経過時のアース電位のスリップによる技術的な問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の基礎を成す課題は、周知の製造技術を使用し、その際に、これらの製造技術にとって通常であるよりもより高い電圧クラスに使用可能であり、同時に１２５℃以上の比較的高い作動温度においても使用に適している集積回路装置を紹介することである。
【課題を解決するための手段】
【０００６】
前記の課題は、本発明に従い、請求項１又は２に記載した措置により解決される。有利な構成形態は従属請求項に記載されている。
【０００７】
本発明に従う集積回路装置は、単独スイッチとして又はブリッジ回路内に配設されているパワー半導体スイッチを駆動するために用いられる。この際、ブリッジ回路がよく使われるので、以下では主としてそれに関して説明するものとする。ブリッジ回路ではＴＯＰスイッチとＢＯＴスイッチが直列に接続されていて、直流中間回路と負荷と接続されている。この際、ブリッジ回路は異なった形式で構成され得て、例えば、単相又は２相又は３相のハーフブリッジとして、又は、所謂ブレーキチョッパである他のパワースイッチを有する３相ブリッジとしてである。ブリッジ回路の構成に依存し、本発明に従う集積回路装置は、１つの第１集積駆動チップと、少なくとも１つの第２集積駆動チップとを有する。第１駆動チップは複数の機能グループを含有し、そのなかには、駆動ロジックと、ＢＯＴスイッチの少なくとも１つのドライバと、ＴＯＰスイッチ用の少なくとも１つの第１レベルシフタとがある。少なくとも１つの第２集積駆動チップは複数の機能グループを含有し、そのなかには、本発明に従い、少なくとも１つの第２レベルシフタと、ＴＯＰスイッチのドライバとがある。本発明に従い、少なくとも１つの第２駆動チップは第１駆動チップの後続接続されている。この際、各々の第２駆動チップの基準電位は、対応するＴＯＰスイッチ用の第１駆動チップのレベルシフタの出力電位上に位置する。第１駆動チップ及び少なくとも１つの第２駆動チップは、好ましくは、全ての駆動チップが互いに適切な絶縁状態をもって共通のハウジング内に配設されている。
【０００８】
単独スイッチを駆動する場合には、当然のことであるが回路装置内にＢＯＴスイッチ用のドライバは設けられてなく、別の電位上に位置する１つの又は複数のパワースイッチ用の１つの又は複数のレベルシフタだけが設けられている。
【発明を実施するための最良の形態】
【０００９】
図１〜図４における実施形態に基づき本発明の思想を更に詳細に説明する。
【００１０】
図１は従来技術によるパワー半導体スイッチを駆動するための回路装置を示している。ＴＯＰスイッチとしての第１パワースイッチ（４０）と、それに直列に配設されているＢＯＴスイッチとしての第２パワースイッチ（５０）とから構成されるハーフブリッジ回路が描かれている。両方のスイッチの方は、各々、パワートランジスタ、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）と、逆並列接続されたフリーホイールダイオードとから、又はそれに対して選択的にＭＯＳＦＥＴから構成されている。従来技術に対応し、各々のパワースイッチは、並行接続された複数のＩＧＢＴと、それに逆並列接続された複数のフリーホイールダイオードとから、或いは対応的に複数のＭＯＳＦＥＴからも構成され得る。
【００１１】
各々のトランジスタの制御入力部であるゲートはドライバ回路と接続されている。この際、ＴＯＰスイッチ（４０）にはドライバ回路（２０）が付設され、ＢＯＴスイッチ（５０）にはドライバ回路（３０）が付設されている。これらの両方のパワースイッチは作動時には異なる電位上に位置し、それにより両方のドライバ回路（２０、３０）は電気的に互いに絶縁されて配設されなくてはならない。
【００１２】
上位の制御装置の駆動信号（５）は駆動ロジック回路（１０）内で評価され、直流電気的に分離されてドライバ回路に伝達される。この際、直流電気的な分離のために駆動ロジック回路（１０）とドライバ回路（２０、３０）との間には変圧器（２２、３２）が接続されている。所定の使用時、例えば出力が小さい場合、従来技術によるとＢＯＴスイッチ（５０）のドライバ回路（３０）に対する変圧器（３２）が排除される。その際には駆動ロジック回路（１０）とＢＯＴドライバ回路（３０）が同じ電位上に位置する。
【実施例１】
【００１３】
図２は、これらのパワースイッチのハーフブリッジ回路用のパワー半導体スイッチを駆動するための本発明に従う回路装置を示している。ハーフブリッジ回路は図１におけるものと同一である。パワースイッチ（４０、５０）としてここでは１２００Ｖの電圧クラスのＩＧＢＴが設けられている。
【００１４】
上位の制御装置の駆動信号（５）は、本発明に従い、唯一の構成要素により処理され、各々のパワースイッチ（４０、５０）のゲートに供給される。この構成要素の方は２つの駆動チップ（７２、７４）から構成され、これらの駆動チップは互いに絶縁されて共通のハウジング（７０）内に配設されている。第１駆動チップ（７２）は、ロジック構成グループ（７５０）と、ＢＯＴスイッチ（５０）用のドライバ（７３２）と、ＴＯＰスイッチ（４０）用の第１レベルシフタ（７３０）とを含んでいる。このレベルシフタの出力部は第２駆動チップ（７４）の入力部と接続されている。この第２駆動チップは、第２レベルシフタ（７４０）と、ＴＯＰスイッチ（４０）のドライバ（７４６）とを含んでいる。
【００１５】
従ってロジック構成グループ（７５０）とＴＯＰスイッチ（４０）のドライバ（７４６）との間の信号は、２つのレベルシフタ（７３０、７４０）を用い、必要な電位へと高められる。第１レベルシフタ（７３０）が第１駆動チップ（７２）の組込構成部品であり、第２レベルシフタ（７４０）が第２駆動チップ（７４）の組込構成部品であるので、各駆動チップ（７２、７４）では最大電圧の半分だけが電位差として克服されればよい。この際、第１駆動チップ（７２）の基準電位は例えば０Ｖと６００Ｖとの間で、また第２駆動チップ（７４）の基準電位は６００Ｖと１２００Ｖとの間で変わり得る。従って従来技術による６００Ｖ絶縁方法、例えばＳＯＩが各々の駆動チップ（７２、７４）上に使用され得る。両方の駆動チップ（７２、７４）は互いに絶縁されて配設されているので、従って各々の駆動チップ（７２、７４）の電位差と比べて２倍の電位差が全集積回路装置内で克服される。この実施形態では６００Ｖの駆動チップ（７２、７４）内の内部絶縁を用い、１２００Ｖの電圧クラス用の本発明に従う集積回路装置（７０）が実現される。
【実施例２】
【００１６】
図３は、パワースイッチの３相ブリッジ回路用のパワー半導体スイッチを駆動するための本発明に従う回路装置を示している。３相ブリッジ回路は図１におけるものと同一の３つのハーフブリッジ回路から構成されている。３相ブリッジ回路は、各々、３つのＴＯＰスイッチと３つのＢＯＴスイッチとを有し、これらのスイッチは同様に１２００Ｖの電圧クラスのＩＧＢＴとして形成されている。負荷（６０）は例えば３相交流電気モータとして形成され得る。
【００１７】
上位の制御装置の駆動信号（５）は、本発明に従い、唯一の構成要素（７０）により処理され、３相ブリッジ回路の各々のパワースイッチ（４０、５０）のゲートに供給される。この構成要素（７０）の方は４つの駆動チップ（７２、７４）から構成され、これらの駆動チップは互いに絶縁されて共通のハウジング（７０）内に配設されている。第１駆動チップ（７２）は、図２と比べてより高い複雑さをもって示されていて、機能グループとして、電圧調整器（７２４）と、入力インタフェース（７２０）と、処理ロジック（７２２）と、エラーマネージメント（７２６）と、保護回路（７２８）と、３相ブリッジ回路のＢＯＴスイッチ（５０）用の３つのドライバ（７３２）と、３相ブリッジ回路のＴＯＰスイッチ（４０）用の３つのレベルシフタ（７３０）とを含んでいる。これらのレベルシフタ（７３０）の出力部は３つの第２駆動チップ（７４）の入力部と接続されている。これらの第２駆動チップは、各々、レベルシフタ（７４０）と、信号再生部（７４２）と、処理ロジック及び保護回路（７４４）と、各々のＴＯＰスイッチ（４０）のドライバ（７４６）とを含んでいる。
【００１８】
処理ロジック（７２２）とＴＯＰスイッチ（４０）のドライバ（７４６）との間の信号は、再び、２つのレベルシフタ（７３０、７４０）を用い、必要な電位へと高められる。第１レベルシフタ（７３０）は第１駆動チップ（７２）の組込構成部品であり、第２レベルシフタ（７４０）は各々の第２駆動チップ（７４）の組込構成部品であり、この際、各々の第２駆動チップ（７４）の出力電位は作動時には６００Ｖと１２００Ｖとの間の異なる電位上に位置し、この電位は作動時間中に変わる。３相ブリッジ回路の駆動の場合にも、従来技術による絶縁方法が各々の駆動チップ（７２、７４）上に使用され得る。全ての駆動チップ（７２、７４）は互いに絶縁されて配設されているので、従って、図２に従う実施形態におけるもの同様に、駆動チップ（７２、７４）内の電位差と比べて２倍の電位差が全集積回路装置（７０）内で克服される。
【実施例３】
【００１９】
図４は、ブレーキチョッパを有する３相ブリッジ回路用のパワー半導体スイッチを駆動するための本発明に従う回路装置を示している。この際、３つのＴＯＰスイッチ（４０）と３つのＢＯＴスイッチ（５０）に追加し、第７パワースイッチ（８０）が配設されている。この第７パワースイッチ（８０）は作動時に所謂ブレーキチョッパ用の制御装置として用いられ、このブレーキチョッパとは、例えば電気モータ（６０）の回生からの回路内の余剰電気エネルギーの排出のために用いられる。ブレーキチョッパ用のパワースイッチ（８０）を駆動するために、第１駆動チップは、図３に従う駆動チップに比べ、他のドライバ（７３４）を有し、このドライバ（７３４）はＢＯＴスイッチ（５０）のドライバ（７３２）と同じ電位上に位置する。
【図面の簡単な説明】
【００２０】
【図１】従来技術による、パワー半導体スイッチを駆動するための回路装置を示す図である。
【図２】本発明に従う、パワースイッチのハーフブリッジ回路用のパワー半導体スイッチを駆動するための回路装置を示す図である。
【図３】本発明に従う、パワースイッチの３相ブリッジ回路用のパワー半導体スイッチを駆動するための回路装置を示す図である。
【図４】本発明に従う、ブレーキチョッパを有する３相ブリッジ回路用のパワー半導体スイッチを駆動するための回路装置を示す図である。
【符号の説明】
【００２１】
５      駆動信号
１０    駆動ロジック回路
２０    ドライバ回路
２２    変圧器
３０    ドライバ回路
３２    変圧器
４０    ＴＯＰスイッチ
５０    ＢＯＴスイッチ
６０    負荷
７０    構成要素／ハウジング
７２    第１駆動チップ
７２０  入力インタフェース
７２２  処理ロジック
７２４  電圧調整器
７２６  エラーマネージメント
７２８  保護回路
７３０  第１レベルシフタ
７３２  ドライバ
７３４  ドライバ
７５０  ロジック構成グループ
７４    第２駆動チップ
７４０  第２レベルシフタ
７４２  信号再生部
７４４  処理ロジック及び保護回路
７４６  ドライバ
８０    第７パワースイッチ
【図１】
2006115472.tif 000003
【図２】
2006115472.tif 000004
【図３】
2006115472.tif 000005
【図４】
2006115472.tif 000006