(57)【要約】【課題】  半絶縁性GaAs基板を用いたMMICなどの半導体装置において、回路素子と金属電極の間のブレイクダウンを回避する。【解決手段】  半絶縁性GaAs基板１の裏面に形成された裏面金属電極膜７ａが、半絶縁性GaAs基板１とオーミック接合し、バイアホール６の側面に形成された側面金属電極膜７ｂが、半絶縁性GaAs基板１との界面でオーミック接合した構造とする。  このような構造とすることにより、裏面金属電極膜７ａ（または側面金属電極膜７ｂ）がエピタキシャル抵抗部３より高電位となるような電界を印加する場合、裏面金属電極膜７ａ（または側面金属電極膜７ｂ）側から半絶縁性GaAs基板１へホール注入されるのを防止することができる。これにより、エピタキシャル抵抗部３と裏面金属電極膜７ａ（または側面金属電極膜７ｂ）の間がブレイクダウンするのを回避し、リーク電流が増加するのを防ぐことができる。【選択図】      図１
2006295073.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記基板の表面に形成したエピタキシャル抵抗部と、
前記基板の裏面に形成した裏面オーミック接合層と、
前記裏面オーミック接合層を覆う裏面金属電極膜と、
を含むことを特徴とする半導体装置。
【請求項２】
前記基板の表面に前記エピタキシャル抵抗部と隣接する絶縁注入部と、
前記基板の裏面から表面に向かって、前記基板および前記絶縁注入部を貫通するバイアホールと、
前記バイアホール側面に形成した側面オーミック接合層と、
前記側面オーミック接合層を覆う側面金属電極膜と、
を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板と、
前記基板の表面に形成したエピタキシャル抵抗部と、
前記基板の裏面に形成した裏面絶縁層と、
前記裏面絶縁層を覆う裏面金属電極膜と、
を含むことを特徴とする半導体装置。
【請求項４】
前記基板の表面に前記エピタキシャル抵抗部と隣接する絶縁注入部と、
前記基板の裏面から表面に向かって、前記基板および前記絶縁注入部を貫通するバイアホールと、
前記バイアホール側面に形成した側面絶縁層と、
前記側面絶縁層を覆う側面金属電極膜と、
を含むことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記バイアホールのホール径が前記基板の表面から裏面に向かって大きくなることを特徴とする請求項２又は４に記載の半導体装置。
【請求項６】
前記半導体基板として、半絶縁性GaAs基板を用いたことを特徴とする請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
前記裏面金属電極膜から前記エピタキシャル抵抗部に向かって正の電界が発生するように、前記裏面金属電極膜に電圧を印加する電圧印加手段を設けたことを特徴とする請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
前記基板と前記エピタキシャル抵抗部との間の価電子帯の凸部の高さを高くするように、前記基板と前記エピタキシャル抵抗部との間に高バリア層を設けたことを特徴とする請求項１〜７のいずれかに記載の半導体装置。
【請求項９】
半導体基板の表面にエピタキシャル抵抗部を形成する工程と、
前記基板の表面に前記エピタキシャル抵抗部と隣接するように絶縁注入部を形成する工程と、
前記基板の裏面から表面に向かって、前記基板および前記絶縁注入部を貫通するようにバイアホールを形成する工程と、
前記基板の裏面に裏面金属電極膜を形成し、前記バイアホールの側面に側面金属電極膜を形成する工程と、
前記裏面金属電極膜を覆うように裏面不純物層を形成し、前記側面金属電極膜を覆うように側面不純物層を形成する工程と、
前記裏面不純物層の不純物を前記基板と前記裏面金属電極膜との界面に拡散させ、前記基板と前記裏面金属電極膜をオーミック接合させるとともに、前記側面不純物層の不純物を前記基板と前記側面金属電極膜との界面に拡散させ、前記基板と前記側面金属電極膜をオーミック接合させる工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記裏面金属電極膜に不純物をイオン注入することにより前記裏面不純物層を形成し、前記側面金属電極膜に前記不純物をイオン注入することにより前記側面不純物層を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
半導体基板の表面にエピタキシャル抵抗部を形成する工程と、
前記基板の表面に前記エピタキシャル抵抗部と隣接するように絶縁注入部を形成する工程と、
前記基板の裏面から表面に向かって、前記基板および前記絶縁注入部を貫通するようにバイアホールを形成する工程と、
前記基板の裏面に裏面絶縁層を形成し、前記バイアホールの側面に側面絶縁層を形成する工程と、
前記裏面絶縁層を覆うように裏面金属電極膜を形成し、前記側面絶縁層を覆うように側面金属電極膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
前記基板の裏面に水素またはヘリウムをイオン注入することにより前記裏面絶縁層を形成し、前記バイアホールの側面に露出した前記基板に水素またはヘリウムをイオン注入することにより前記側面絶縁層を形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に裏面電極およびバイアホール構造を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、衛星放送送受信機用の低雑音アンプ、携帯電話用のパワーアンプ等としてMMIC（Monolithic Microwave Integrate Circuit）が広く用いられている。一般に、MMICはGaAsエピタキシャル基板やGaAs基板などの化合物半導体基板の表面にトランジスタなどの回路素子を形成したものである。
MMICでは放熱およびソースインダクタンス低減のため、基板の表面に形成したソース電極を、基板を貫通するバイアホールを介して、基板の裏面の金属電極と接続した構造となっている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平３−１８１１３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来の半導体装置において、金属電極が基板とショットキー接合している場合、金属電極が回路素子より高電位となるような電界を印加すると、金属電極から基板へホールが注入される。
上記の電界が大きくなり多数のホールが基板中に注入されると、回路素子と金属電極との間でブレイクダウンが発生し、電流リークが増大する。
【０００５】
本発明は上記課題を解決するためになされたもので、回路素子と金属電極との間で発生するブレイクダウンを回避し、電流リークの増大を防止するようにした半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、半導体基板と、前記基板の表面に形成したエピタキシャル抵抗部と、前記基板の裏面に形成した裏面オーミック接合層と、前記裏面オーミック接合層を覆う裏面金属電極膜とを含むことを特徴とする。
【０００７】
また、本発明に係る半導体装置の製造方法は、半導体基板の表面にエピタキシャル抵抗部を形成する工程と、前記基板の表面に前記エピタキシャル抵抗部と隣接するように絶縁注入部を形成する工程と、前記基板の裏面から表面に向かって、前記基板および前記絶縁注入部を貫通するようにバイアホールを形成する工程と、前記基板の裏面に裏面金属電極膜を形成し、前記バイアホールの側面に側面金属電極膜を形成する工程と、前記裏面金属電極膜を覆うように裏面不純物層を形成し、前記側面金属電極膜を覆うように側面不純物層を形成する工程と、前記裏面不純物層の不純物を前記基板と前記裏面金属電極膜との界面に拡散させ、前記基板と前記裏面金属電極膜をオーミック接合させるとともに、前記側面不純物層の不純物を前記基板と前記側面金属電極膜との界面に拡散させ、前記基板と前記側面金属電極膜をオーミック接合させる工程とを含むことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、回路素子と金属電極との間で発生するブレイクダウンを回避し、電流リークの増大を防止するようにした半導体装置およびその製造方法を得ることができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
【００１０】
実施の形態１．
図１に、半絶縁性GaAs基板を用いて、その表面にエピタキシャル抵抗部や表面電極などの素子を形成した半導体装置の断面図を示す。
半絶縁性GaAs基板１の表面にバッファー層２が形成され、その上にエピタキシャル抵抗部３が形成されている。また、エピタキシャル抵抗部３に隣接するように絶縁注入部４が形成され、その上の内側位置に表面電極５が形成されている。この箇所の断面図においては、表面電極５は、絶縁注入部４によりエピタキシャル抵抗部３と絶縁されている。
半絶縁性GaAs基板１の裏面から表面に向かって、半絶縁性GaAs基板１および絶縁注入部４を貫通するように、バイアホール６が形成されている。半絶縁性GaAs基板１の裏面には裏面金属電極膜７ａが形成され、バイアホール６の内面には側面金属電極膜７ｂが形成されている。裏面金属電極膜７ａは、裏面オーミック接合層８ａを介して半絶縁性GaAs基板１とオーミック接合している。また、側面金属電極膜７ｂは、側面オーミック接合層８ｂを介して半絶縁性GaAs基板１とオーミック接合している。
表面電極５は、側面金属電極膜７ｂと接続され、さらに側面金属電極膜７ｂは裏面金属電極膜７ａと接続されている。
また、図示しないが、裏面金属電極膜７ａからエピタキシャル抵抗部３に向かって正の電界が発生するように、裏面金属電極膜７ａに電圧を印加する電圧印加手段を設けるようにした。
【００１１】
図２（ａ）〜（ｃ）に、図１に示した半導体装置の製造方法を説明する工程断面図を示す。
まず、図２（ａ）に示すように、半絶縁性GaAs基板１の表面に、全面にバッファー層２を形成し、その上に、全面にエピタキシャル抵抗部３を形成する。次に、バッファー層２およびエピタキシャル抵抗部３に選択的にイオン注入を行って、エピタキシャル抵抗部３に隣接するように絶縁注入部４を形成し、その上の内側位置に表面電極５を形成する。このとき、この箇所の断面図においては、表面電極５は、絶縁注入部４によりエピタキシャル抵抗部３と絶縁されている。
次に、半絶縁性GaAs基板１の裏面から表面に向かって、半絶縁性GaAs基板１および絶縁注入部４を貫通するように、表面電極５をストッパー膜としてバイアホール６を形成する。このとき、バイアホール６の側面にエピタキシャル抵抗部３が露出しないように形成する。
次に、半絶縁性GaAs基板１の裏面に裏面金属電極膜７ａを形成する。これと同時に、バイアホール６の側面に、バイアホール６が埋め込まれない程度の薄い膜厚で、側面金属電極膜７ｂを形成する。
この時点では、裏面金属電極膜７ａは半絶縁性GaAs基板１とショットキー接合している。同様に、側面金属電極膜７ｂは半絶縁性GaAs基板１とショットキー接合している。
【００１２】
次に、図２（ｂ）に示すように、裏面金属電極膜７ａを覆うように、GeまたはSi等の不純物を含む裏面不純物層９ａを形成する。これと同時に、側面金属電極膜７ｂを覆うように、GeまたはSi等の不純物を含む側面不純物層９ｂを形成する。このとき、裏面不純物層９ａおよび側面不純物層９ｂは、プラズマ化学気相成長（Chemical Vapor Deposition；以下「ＣＶＤ」という）法などにより形成する。
上述した裏面不純物層９ａ、側面不純物層９ｂを形成する際の不純物濃度は、例えば、１．０×１０１５〜１．０×１０１６ｃｍ-３程度とする。
【００１３】
次に、図２（ｂ）に示した裏面不純物層９ａの不純物を熱処理して半絶縁性GaAs基板１と裏面金属電極膜７ａとの界面に拡散させ、半絶縁性GaAs基板１と裏面金属電極膜７ａの界面に裏面オーミック接合層８ａを形成し、半絶縁性GaAs基板１と裏面金属電極膜７ａをオーミック接合させる。これと同時に、半絶縁性GaAs基板１と側面金属電極膜７ｂの界面に側面オーミック接合層８ｂを形成し、半絶縁性GaAs基板１と側面金属電極膜７ｂをオーミック接合させる。
上記の熱処理は、例えば３５０〜４５０℃、５分程度のアニールとする。この結果、裏面不純物層９ａの不純物が半絶縁性GaAs基板１と裏面金属電極膜７ａとの界面に拡散し、図２（ｃ）に示すように、裏面金属電極膜７ａは裏面オーミック接合層８ａを介して半絶縁性GaAs基板１とオーミック接合する。同様に、側面金属電極膜７ｂは側面オーミック接合層８ｂを介して半絶縁性GaAs基板１とオーミック接合する。
【００１４】
以上説明した半導体装置の製造方法によれば、裏面不純物層９ａを形成する際に、GeまたはSiなどの不純物濃度を調節することにより、裏面金属電極膜７ａを半絶縁性GaAs基板１と良好にオーミック接合させることができる。
同様に、側面不純物層９ｂを形成する際に、GeまたはSiなどの不純物濃度を調節することにより、側面金属電極膜７ｂを半絶縁性GaAs基板１と良好にオーミック接合させることができる。
本実施の形態で示した製造方法では、裏面不純物層９ａ、側面不純物層９ｂを形成する際の不純物濃度を１．０×１０１５〜１．０×１０１６ｃｍ-３程度とした。これにより、裏面金属電極膜７ａを半絶縁性GaAs基板１と良好にオーミック接合させることができる。また、側面金属電極膜７ｂを半絶縁性GaAs基板１と良好にオーミック接合させることができる。
【００１５】
図３に、上記製造方法により形成した半導体装置の構造例を説明する。ここでは、図１で説明した構成に追加された部分を中心に説明する。
半絶縁性GaAs基板１の表面にバッファー層２ａが形成され、その上にエピタキシャル抵抗部３が積層されている。また、半絶縁性GaAs基板１の表面にバッファー層２ｂが形成されている。この箇所の断面図においては、バッファー層２ａとバッファー層２ｂは絶縁注入部４により絶縁されている。バッファー層２ｂの上に、活性領域２１が積層されている。活性領域２１は、凹部２２を有し、その底部にゲート電極２３が形成されている。さらに、ゲート電極２３と離間して、活性領域２１の一方の端部上にドレイン電極２４が形成され、他方の端部上にソース電極２５が形成されている。さらに、絶縁注入部４の上を跨ぐように表面配線２６ａが形成され、エピタキシャル抵抗部３とソース電極２５とを接続している。また、絶縁注入部４の上を跨ぐように表面配線２６ｂが形成され、エピタキシャル抵抗部３と表面電極５とを接続している。
【００１６】
次に、図１に示した裏面金属電極膜７ａ（または側面金属電極膜７ｂ）が半絶縁性GaAs基板１とショットキー接合している場合の不具合について説明する。
図１に示した半導体装置の裏面金属電極膜７ａ（または側面金属電極膜７ｂ）が半絶縁性GaAs基板１とショットキー接合していると仮定する。図４（ａ）〜（ｃ）は、この場合の半絶縁性GaAs基板１のエネルギーバンド図である。これらの図において、横軸はエピタキシャル抵抗部３の表面から裏面金属電極膜７ａ（または側面金属電極膜７ｂ。以下、図４において単に「金属電極膜」という）までの距離を表している。
図４（ａ）は、図１に示したエピタキシャル抵抗部３と金属電極膜の間に印加される電界がゼロの状態、すなわち平衡状態のエネルギーバンド図である。
金属電極膜がエピタキシャル抵抗部３より高電位となるような電界（以下、図４において単に「正電界」という）を印加すると、正電界が小さい場合にはエネルギーバンド図は図４（ｂ）に示すようになる。このとき図１に示したバッファー層２の位置に対応して伝導帯の凸部Ａおよび価電子帯の凸部Ｂが存在するため、エピタキシャル抵抗部３側の電子は伝導帯の凸部Ａの存在により金属電極膜側へ流れない。また、金属電極膜が半絶縁性GaAs基板１とショットキー接合しているため、金属電極膜側からは半絶縁性GaAs基板１に容易にホールが注入され、注入されたホールは価電子帯の凸部Ｂに溜まる。
正電界がさらに大きくなるとエネルギーバンド図は図４（ｃ）に示すようになり、金属電極膜から注入されるホール数が増大し、価電子帯の凸部Ｂに多数のホールが溜まる。そうすると、これらのホールにより局所的に電界が大きくなり、図４（ｂ）と比較して伝導帯の凸部Ａおよび価電子帯の凸部Ｂの高さが低くなる。こうしてエピタキシャル抵抗部３側の電子がなだれ的に金属電極膜に向かって流れ出し、エピタキシャル抵抗部３と金属電極膜との間のブレイクダウンが発生する。
【００１７】
これに対して、図１に示した半導体装置では、裏面金属電極膜７ａ、側面金属電極膜７ｂがそれぞれ半絶縁性GaAs基板１とオーミック接合しているため、裏面金属電極膜７ａ（または側面金属電極膜７ｂ）がエピタキシャル抵抗部３より高電位となるような電界を印加する際に、これらの電極膜から半絶縁性GaAs基板１へのホール注入が抑制される。
これにより、図４（ｂ）に示した価電子帯の凸部Ｂにホールが溜まるのを抑制できるので、エピタキシャル抵抗部３と裏面金属電極膜７ａの間のブレイクダウンを回避し、リーク電流の増加を防ぐことができる。同様に、エピタキシャル抵抗部３と側面金属電極膜７ｂの間のブレイクダウンを回避し、リーク電流の増加を防ぐことができる。
従って、半導体装置の歩留まりを向上させることができる。
【００１８】
図５に、本実施の形態の変形例として、バイアホールを有しない半導体装置の断面図を示す。
半絶縁性GaAs基板１の裏面に裏面オーミック接合層８ａが形成され、それを覆うように裏面金属電極膜７ａが形成されている。半絶縁性GaAs基板１の表面にバッファー層２ａが形成され、その上にエピタキシャル抵抗部３が積層されている。また、半絶縁性GaAs基板１の表面にバッファー層２ｂが形成され、その上に、活性領域２１が積層されている。この箇所の断面図においては、バッファー層２ａとバッファー層２ｂは、絶縁注入部４により絶縁されている。活性領域２１の上には、表面配線２６が形成されている。
【００１９】
このような構造とすることにより、裏面金属電極膜７ａが、エピタキシャル抵抗部３などの回路素子より高電位となるような電界を印加する場合、裏面金属電極膜７ａが半絶縁性GaAs基板１とオーミック接合していることにより、裏面金属電極膜７ａから半絶縁性GaAs基板１へホールが注入されるのを抑制することができる。
従ってこの場合にも、エピタキシャル抵抗部３と裏面金属電極膜７ａとの間のブレイクダウンを回避し、リーク電流の増加を防ぐことができる。
【００２０】
実施の形態２．
本実施の形態に係る半導体装置の製造方法は、実施の形態１で示した半導体装置の製造方法（図２参照）において、図２（ａ）に示した裏面金属電極膜７ａ、側面金属電極膜７ｂを形成する工程の後に、裏面金属電極膜７ａにGeやSi等の不純物をイオン注入することにより裏面不純物層９ａ（図２（ｂ）参照）を形成するようにしたものである。またこれと同時に、側面金属電極膜７ｂにGeやSi等の不純物をイオン注入することにより側面不純物層９ｂ（図２（ｂ）参照）を形成するようにしたものである。
その他の構成については、実施の形態１で示した製造方法と同様であるので、説明を省略する。
【００２１】
この半導体装置の製造方法によれば、イオン注入する際の加速エネルギーや打ち込み量を調節することにより、半絶縁性GaAs基板１と裏面金属電極膜７ａとの界面に形成された裏面オーミック接合層８ａの不純物分布を効果的に制御した、良好なオーミック接合を形成することができる。同様に、半絶縁性GaAs基板１と側面金属電極膜７ｂとの界面に形成された側面オーミック接合層８ｂの不純物分布を効果的に制御した、良好なオーミック接合を形成することができる。
【００２２】
上記の半導体装置の製造方法において、不純物をイオン注入する際にはバイアホール６の側面に対して斜め方向から不純物を注入する（斜めイオン注入）と好適である。
例えば、図２（ａ）に示した半絶縁性GaAs基板１の裏面の法線方向から５〜１０°程度傾斜した方向からイオン注入（斜めイオン注入）を行うようにする。これにより、側面金属電極膜７ｂにGeやSi等の不純物を容易に注入することができ、側面金属電極膜７ｂを半絶縁性GaAs基板１と良好にオーミック接合させることができる。
【００２３】
また、実施の形態１で示した半導体装置（図１参照）において、バイアホール６のホール径が半絶縁性GaAs基板１の表面から裏面に向かって大きくなるような構造としても良い。
このような構造とすることにより、裏面金属電極膜７ａ、側面金属電極膜７ｂを形成する工程（図２（ａ）参照）において、側面金属電極膜７ｂの埋め込み性を向上させることができる。また、上述した斜めイオン注入を用いずに、側面金属電極膜７ｂに容易に不純物を注入することもできる。
【００２４】
実施の形態３．
図６に、本実施の形態に係る半導体装置の断面図を示す。この半導体装置は、実施の形態１の半導体装置（図１参照）において、半絶縁性GaAs基板１の裏面に裏面絶縁層１０ａを形成し、裏面絶縁層１０ａを覆うように裏面金属電極膜７ａを形成したものである。また、バイアホール６の側面に側面絶縁層１０ｂを形成し、側面絶縁層１０ｂを覆うように側面金属電極膜７ｂを形成したものである。
【００２５】
この半導体装置によれば、裏面金属電極膜７ａがエピタキシャル抵抗部３より高電位となるような電界を印加する場合に、裏面絶縁層１０ａの存在により、裏面金属電極膜７ａから半絶縁性GaAs基板１へのホール注入を防ぐことができる。これに加えて、エピタキシャル抵抗部３から半絶縁性GaAs基板１へ注入された電子は、裏面絶縁層１０ａでブロックされるので、電子が裏面金属電極膜７ａに流入するのを防ぐことができる。従って実施の形態１の効果に加えて、エピタキシャル抵抗部３と裏面金属電極膜７ａの間のブレイクダウンをさらに効果的に回避し、リーク電流の増加を防ぐことができる。
同様に、側面金属電極膜７ｂがエピタキシャル抵抗部３より高電位となるような電界を印加する場合に、側面絶縁層１０ｂの存在により、側面金属電極膜７ｂから半絶縁性GaAs基板１へのホール注入を防ぐことができる。これに加えて、エピタキシャル抵抗部３から半絶縁性GaAs基板１へ注入された電子は、側面絶縁層１０ｂでブロックされるので、電子が側面金属電極膜７ｂに流入するのを防ぐことができる。従って実施の形態１の効果に加えて、エピタキシャル抵抗部３と側面金属電極膜７ｂの間のブレイクダウンをさらに効果的に回避し、リーク電流の増加を防ぐことができる。
【００２６】
図７（ａ）〜（ｃ）に、上記半導体装置の製造方法を説明する工程断面図を示す。
まず、実施の形態１と同様にバッファー層２、エピタキシャル抵抗部３、絶縁注入部４および表面電極５を形成した後、図７（ａ）に示すようにバイアホール６を形成する。
【００２７】
次に、図７（ｂ）に示すように、半絶縁性GaAs基板１の裏面に裏面絶縁層１０ａを形成する。これと同時に、バイアホール６の側面に側面絶縁層１０ｂを形成する。
例えば、図７（ａ）に示した半絶縁性GaAs基板１の露出した部分を化学処理などでＡｓリッチな状態とし、この部分を酸化することにより、AsO2膜からなる裏面絶縁層１０ａ、側面絶縁層１０ｂを形成する。または、AsO2膜に置き換えて、シリコン酸化膜、ダイアモンド等の絶縁膜を形成するようにしても良い。
さらに、図７（ｃ）に示すように、裏面絶縁層１０ａを裏面金属電極膜７ａで覆うように形成する。これと同時に、側面絶縁層１０ｂを側面金属電極膜７ｂで覆うように形成する。
【００２８】
上記の半導体装置の製造方法によれば、裏面絶縁層１０ａの膜厚を調節することにより半絶縁性GaAs基板１と裏面金属電極膜７ａの間の絶縁耐圧を向上させて、半絶縁性GaAs基板１と裏面金属電極膜７ａの間のブレイクダウンを効果的に回避して、リーク電流の増加を防ぐことができる。同様に、側面絶縁層１０ｂの膜厚を調節することにより半絶縁性GaAs基板１と側面金属電極膜７ｂの間の絶縁耐圧を向上させて、半絶縁性GaAs基板１と側面金属電極膜７ｂの間のブレイクダウンを効果的に回避して、リーク電流の増加を防ぐことができる。
【００２９】
次に、上記実施の形態で示した半導体装置の変形例について説明する。
この変形例に係る半導体装置は、図８に示すように、上記実施の形態３で示した半導体装置（図６参照）において、バイアホール６のホール径が半絶縁性GaAs基板１の表面から裏面に向かって大きくなるように形成した構造である。
その他の構成については、上記実施の形態で示した半導体装置（図６参照）と同様であるので、説明を省略する。
【００３０】
この半導体装置によれば、図７（ｃ）に示したバイアホール６のホール径が小さい場合であっても、側面金属電極膜７ｂの埋め込み性を向上させることができる。
【００３１】
図９（ａ）〜（ｃ）に、上記変形例の半導体装置の製造方法を説明する工程断面図を示す。
実施の形態１と同様にバッファー層２、エピタキシャル抵抗部３、絶縁注入部４および表面電極５を形成した後、図９（ａ）に示すようにバイアホール６を形成する。
このとき、バイアホール６は、ホール径が半絶縁性GaAs基板１の表面から裏面に向かって大きくなるようにする。
【００３２】
次に、図９（ｂ）に示すように、半絶縁性GaAs基板１の裏面に水素またはヘリウムをイオン注入することにより裏面絶縁層１０ａを形成する。これと同時に、バイアホール６の側面に水素またはヘリウムをイオン注入することにより側面絶縁層１０ｂを形成する。
その他の構成については、本実施の形態の製造方法と同様であるので、説明を省略する。
【００３３】
この半導体装置の製造方法によれば、イオン注入する際の加速エネルギーや打ち込み量を調節して裏面絶縁層１０ａの絶縁耐圧を向上させることにより、エピタキシャル抵抗部３と裏面金属電極膜７ａの間のブレイクダウンを効果的に回避し、リーク電流の増加を防ぐことができる。同様に、イオン注入する際の加速エネルギーや打ち込み量を調節して側面絶縁層１０ｂの絶縁耐圧を向上させることにより、エピタキシャル抵抗部３と側面金属電極膜７ｂの間のブレイクダウンを効果的に回避し、リーク電流の増加を防ぐことができる。
【００３４】
また、上記の変形例の半導体装置において、バイアホール６のホール径が半絶縁性GaAs基板１の表面から裏面に向かって大きくなるように形成したことにより、図９（ｂ）に示したイオン注入する工程において、斜めイオン注入を用いなくても、側面金属電極膜７ｂに容易にイオン注入することができる。
また、裏面金属電極膜７ａ、側面金属電極膜７ｂを形成する工程（図９（ｃ）参照）において、側面金属電極膜７ｂの埋め込み性を向上させることができる。
【００３５】
本実施の形態３で示した半導体装置（図６または図８参照）の別の変形例として、これらの半導体装置において、バイアホール６を形成しない構造としても良い。
例えば、図示しないが、半絶縁性GaAs基板などの半導体基板の表面にエピタキシャル抵抗部又はバスタブなどの回路素子を形成し、半導体基板の裏面に裏面絶縁層を形成し、さらにこの裏面絶縁層を覆う裏面金属電極膜を設けた構造とする。
【００３６】
このような構造とすることにより、裏面電極が回路素子より高電位となるような電界を印加する場合、裏面金属電極膜から半導体基板へホール注入されるのを抑制することができる。
これに加えて、エピタキシャル抵抗部から半導体基板へ注入された電子は、裏面絶縁層でブロックされるので、電子が裏面金属電極膜に流入するのを防ぐことができる。従って、回路素子と裏面金属電極膜の間のブレイクダウンをさらに効果的に回避し、リーク電流の増加を防ぐことができる。
【００３７】
実施の形態４．
実施の形態１〜３では、裏面金属電極膜７ａ（または側面金属電極膜７ｂ）がエピタキシャル抵抗部３より高電位となるような電界を印加する場合に、裏面金属電極膜７ａ（または側面金属電極膜７ｂ）から半絶縁性GaAs基板１へのホール注入を抑制した半導体装置およびその製造方法について説明した。
本実施の形態に係る半導体装置は、実施の形態１〜３において説明した半導体装置（図１、４、６等参照）のバッファー層２に置き換えて高バリア層を設け、半絶縁性GaAs基板１とエピタキシャル抵抗部３との間の価電子帯の凸部Ｂ（図４（ｂ）参照）の高さを高くしたものである。すなわち、図１０に示すように、半絶縁性GaAs基板１とエピタキシャル抵抗部３との間に高バリア層１１を設けたものである。
【００３８】
高バリア層１１としては、例えばAlAs混晶比を高くしたAlGaAs膜を用いる。これにより、図４（ｂ）に示した価電子帯の凸部Ｂの高さを高くすることができる。
または、AlGaAs膜にｐ型不純物をイオン注入してｐドープ層を形成した膜を用いるようにしても良い。また、低温成長により形成したAlGaAs膜に酸素をイオン注入して高抵抗化したAlGaAs膜を用いるようにしても良い。
【００３９】
このような構造とすることにより、裏面金属電極膜７ａ（または側面金属電極膜７ｂ）がエピタキシャル抵抗部３より高電位となるような電界を印加する場合、裏面金属電極膜７ａ（または側面金属電極膜７ｂ）から半絶縁性GaAs基板１へホール注入されても、図４（ｂ）に示した価電子帯の凸部Ｂに多くのホールを溜めることができるので、エピタキシャル抵抗部３側の電子がなだれ的に裏面金属電極膜７ａ（または側面金属電極膜７ｂ）に向かって流れるのをさらに効果的に抑制することができる。
これにより、実施の形態１〜３の効果に加えて、エピタキシャル抵抗部３と裏面金属電極膜７ａの間のブレイクダウンをさらに効果的に回避することができる。同様に、エピタキシャル抵抗部３と側面金属電極膜７ｂの間のブレイクダウンをさらに効果的に回避することができる。
【００４０】
実施の形態１〜４に示した半導体装置に用いる半導体基板の例としては、半絶縁性GaAs基板を用いるようにした。しかし、これらの半導体装置に用いる半導体基板は半絶縁性GaAs基板のほか、シリコン基板などであっても良い。ここで、半絶縁性GaAs基板中のキャリアの移動速度は、シリコン基板中の移動速度よりも大きい。従ってMMICなどのデバイスでは、半導体基板として半絶縁性GaAs基板を用いることにより高速動作が可能となる。
【図面の簡単な説明】
【００４１】
【図１】実施の形態１、２に係る半導体装置を示す断面図。
【図２】実施の形態１、２に係る半導体装置の製造方法を示す断面図。
【図３】実施の形態１、２に係る半導体装置を示す断面図。
【図４】従来の半導体装置のエネルギーバンド図。
【図５】実施の形態１、２に係る半導体装置を示す断面図。
【図６】実施の形態３に係る半導体装置を示す断面図。
【図７】実施の形態３に係る半導体装置の製造方法を示す断面図。
【図８】実施の形態３の変形例に係る半導体装置を示す断面図。
【図９】実施の形態３の変形例に係る半導体装置の製造方法を示す断面図。
【図１０】実施の形態４に係る半導体装置を示す断面図。
【符号の説明】
【００４２】
１  半絶縁性GaAs基板、２  バッファー層、３  エピタキシャル抵抗部、４  絶縁注入部、５  表面電極、６  バイアホール、７ａ  裏面金属電極膜、７ｂ  側面金属電極膜、８ａ  裏面オーミック接合層、８ｂ  側面オーミック接合層、９ａ  裏面不純物層、９ｂ  側面不純物層、１０ａ  裏面絶縁層、１０ｂ  側面絶縁層、１１  高バリア層。
【図１】
2006295073.tif 000003
【図２】
2006295073.tif 000004
【図３】
2006295073.tif 000005
【図４】
2006295073.tif 000006
【図５】
2006295073.tif 000007
【図６】
2006295073.tif 000008
【図７】
2006295073.tif 000009
【図８】
2006295073.tif 000010
【図９】
2006295073.tif 000011
【図１０】
2006295073.tif 000012