(57)【要約】【課題】外部からの一つの入力端子に入力される入力信号により複数の記憶部にデータを設定するデータ設定回路に関し、一つの入力端子で複数の記憶部にデータを設定できるデータ設定回路を提供することを目的とする。【解決手段】本発明は、一つの入力端子に入力された入力信号をそのレベルに応じて０又は１に判定する０／１判定部（１３１）と、０／１判定部（１３１）で判定された０又は１の符号列に基づいて識別情報及びデータを取得するデコード部（１３３）と、データを記憶する複数の記憶部（１３４−１〜１３４−ｎ）とを有し、複数の記憶部（１３４−１〜１３４−ｎ）のうちデコード部（１３３）で取得された識別情報に応じた記憶部（１３４−ｉ）にデータを記憶することを特徴とする。【選択図】図２
2006303247.tif 000002
【特許請求の範囲】
【請求項１】
一つの入力端子に入力された入力信号をそのレベルに応じて０又は１に判定する０／１判定部と、
前記０／１判定部で判定された０又は１の符号列に基づいて識別情報及びデータを取得するデコード部と、
前記データを記憶する複数の記憶部とを有し、
前記複数の記憶部のうち前記デコード部で取得された前記識別情報に応じた記憶部に前記データを記憶することを特徴とするデータ設定回路。
【請求項２】
前記０／１判定部は、前記入力信号が所定のクロック期間、反転したか否かに応じて０又は１を判定することを特徴とする請求項１記載のデータ設定回路。
【請求項３】
前記所定のクロックは、内部で生成されたクロックを用いることを特徴とする請求項２記載のデータ設定回路。
【請求項４】
前記所定のクロックは、前記入力信号の１ビット分の周期に比べて十分に短い周期に設定されていることを特徴とする請求項２又は３記載のデータ設定回路。
【請求項５】
前記入力信号は、前記複数の記憶部を識別する識別情報部及び前記記憶部に記憶するデータ部とから構成されたことを特徴とする請求項１乃至４のいずれか一項記載のデータ設定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ設定回路に係り、特に、外部からの一つの入力端子に入力される入力信号により複数の記憶部にデータを設定するデータ設定回路に関する。
【背景技術】
【０００２】
近年、液晶パネルなどバックライトとして白色発光ダイオードが用いられるようになっている。このとき、大画面の液晶パネルのバックライトとして白色発光ダイオードを用いる場合、多数の白色発光ダイオードを均一に発光させる必要がある。
【０００３】
発光ダイオードのばらつきや配置によって各発光ダイオードに供給する電流を調整する必要がでている。
【０００４】
従来の発光ダイオード駆動回路は、複数の発光ダイオードを同時に駆動可能な構成とされており、複数の発光ダイオードに流れる電流を一定となるように制御していた（特許文献１参照）。
【特許文献１】特開２０００−０８１９２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかるに、従来の発光ダイオード駆動回路では複数の発光ダイオードを同時に駆動可能とされてはいるものの、複数の発光ダイオードの出力を各々別々に制御することができなかった。また、複数の発光ダイオードの出力を別々に制御する場合には、複数の発光ダイオード駆動回路が必要となる。大画面液晶パネルなどのように多数の発光ダイオードを駆動する場合にはＩＣチップ化する必要があった。また、ＩＣチップ化した場合に各発光ダイオードの出力を制御するためには、多数の端子が必要となり、チップ面積が増大するなどの問題点が発生する。このため、少ない端子数で発光ダイオードの出力を個別に設定できるデータ設定回路が望まれている。
【０００６】
本発明は上記の点に鑑みてなされたもので、一つの入力端子で複数の記憶部にデータを設定できるデータ設定回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、一つの入力端子に入力された入力信号をそのレベルに応じて０又は１に判定する０／１判定部（１３１）と、０／１判定部（１３１）で判定された０又は１の符号列に基づいて識別情報及びデータを取得するデコード部（１３３）と、データを記憶する複数の記憶部（１３４−１〜１３４−ｎ）とを有し、複数の記憶部（１３４−１〜１３４−ｎ）のうちデコード部（１３３）で取得された識別情報に応じた記憶部（１３４−ｉ）にデータを記憶することを特徴とする。
【０００８】
０／１判定部（１３１）は、入力信号が所定のクロック期間、反転したか否かに応じて０又は１を判定することを特徴とする。
【０００９】
所定のクロックは、内部で生成されたクロックを用いることを特徴とする。
【００１０】
所定のクロックは、入力信号の１ビット分の周期に比べて十分に短い周期に設定されていることを特徴とする。
【００１１】
入力信号は、複数の記憶部（１３４−１〜１３４−ｎ）を識別する識別情報部（ＩＤ）及び記憶部（１３４−１〜１３４−ｎ）に記憶するデータ部（ＤＡＴＡ）とから構成されたビット信号から構成されていることを特徴とする。
【００１２】
入力信号は、論理０と論理１とで周期が異なるパルスから構成されていることを特徴とする。
【００１３】
上記参照符号はあくまでも参考であり、これによって特許請求の範囲が限定されるものではない。
【発明の効果】
【００１４】
本発明によれば、一つの入力端子に入力された入力信号をそのレベルに応じて０又は１に判定し、判定された０又は１の符号列に基づいて識別情報及びデータを取得し、取得された識別情報に応じた記憶部にデータを記憶することができるため、一つの入力端子で、複数の記憶部にデータを設定することができ、ＩＣ化した際に、端子数を削減でき、よって、ＩＣチップを小型化することができる。
【発明を実施するための最良の形態】
【００１５】
本実施例では、複数の白色発光ダイオードを発光させるためのＬＥＤドライブＩＣにデータ設定回路を提供した例について説明を行う。
【００１６】
図１は本発明の一実施例のシステム構成図を示す。
【００１７】
本実施例のＬＥＤドライブＩＣ１００は、昇圧回路１１１、電流制御回路１１２−１〜１１２−ｎ、制御回路１１３、電流設定回路１１４から構成され、直流電源１０１によりｎ個の白色発光ダイオードＬＥＤ１〜ＬＥＤｎを発光させる。
【００１８】
昇圧回路１１１は、チャージポンプ回路などから構成されており、電源端子Ｔ1に直流電源１０１から供給される電圧を昇圧して出力端子Ｔ２から出力する。出力端子Ｔ２には、発光ダイオードＬＥＤ１〜ＬＥＤｎのアノードが接続されている。発光ダイオードＬＥＤ１〜ＬＥＤｎのうちの任意の発光ダイオードＬＥＤｉのカソードは、ＬＥＤドライブＩＣ１００の制御端子Ｔ31〜Ｔ3nのうちの一つの制御端子Ｔ3iに接続されている。
【００１９】
制御端子Ｔ3ｉには、電流制御回路１１２−１〜１１２−ｎうちの任意の電流制御回路１１２−ｉを通して接地端子Ｔ４に接続されている。電流制御回路１１２−ｉは、発光ダイオードＬＥＤｉに流れる電流を電流設定回路１１４により設定された一定の電流となるように制御して、発光ダイオードの輝度を一定に制御する。
【００２０】
制御回路１１３は、出力端子Ｔ２の出力電圧を検出して、出力端子Ｔ２の出力電圧が一定となるように昇圧回路１１１を制御するとともに、電流制御回路１１２−１〜１１２−ｎに流れる電流を検出して、昇圧回路１１１の昇圧の倍率を昇圧回路１１１が効率よく動作するように制御する。
【００２１】
電流設定回路１１４は、電流制御回路１１２−１〜１１２−ｎにより発光ダイオードＬＥＤ１〜ＬＥＤｎに流す電流を設定する設置値を電流制御回路１１２−１〜１１２−ｎ毎に別々に設定する。
【００２２】
〔電流設定回路１１４〕
本実施例の電流設定回路１１４は、データ設定回路１２１及びｎ個の変換回路１２２−１〜１２２−ｎから構成されている。データ設定回路１２１は、１つの設定端子Ｔ５から供給される入力信号から識別情報及び設定データを抽出して、ｎ個の変換回路１１２−１〜１１２−ｎに振り分けて供給する。ｎ個の変換回路１１２−１〜１１２−ｎは、データ設定回路１１１から供給された設定データを電流、あるいは電圧に変換して電流制御回路１１２−１〜１１２−ｎに供給する。
【００２３】
〔データ設定回路１２１〕
データ設定回路１２１は、０／１判定回路１３１、内部クロック生成回路１３２、デコーダ１３３、ｎ個のレジスタ１３４−１〜１３４−ｎから構成されている。
【００２４】
０／１判定回路１３１は、カウンタなどを有しており、内部クロック生成回路１３２から供給される内部クロックをカウントして、入力信号が反転してから次に反転が起こるまでのカウント値に応じて入力信号が０か、１かを判定している。
【００２５】
図３は０／１判定回路１３１の動作説明図を示す。図３（Ａ）は内部クロック生成回路１３２で生成される内部クロック、図３（Ｂ）、（Ｃ）は論理０に相当する入力信号の波形図、図３（Ｄ）、（Ｅ）は論理１に相当する入力信号の波形図を示している。ここで、論理１に相当する入力信号は、論理０に相当する入力信号の１／２の周期となるように設定されている。
【００２６】
０／１判定回路１３１は、時刻ｔ１で入力信号が反転した場合、図３（Ａ）に示す内部クロックのカウントを開始する。時刻ｔ２で図３（Ｄ）、（Ｅ）に示すように論理１に相当する入力信号が反転すると、内部クロックのカウント値は「４」で終了し、次のクロックで「１」にリセットされる。また、時刻ｔ３で図３（Ｂ）、（Ｃ）に示すように論理０に相当する入力信号が反転すると、内部クロックのカウント値は「８」までカウントされる。
【００２７】
したがって、例えば、内部クロックのカウント値が｛３」、「４」、「５」のときは、入力信号の論理を「１」と判定し、内部クロックのカウント値が「７」、「８」、「９」のときは、入力信号の論理を「０」と判定することにより、入力信号の論理を判定できる。
【００２８】
０／１判定回路１３１の判定論理は、デコーダ１３３に供給される。デコーダ１３３は、０／１判定回路１３１から供給される論理「０」、「１」のパターンにより識別情報及びデータを検出し、識別情報に対応するレジスタ１３４−ｉにデータを記憶する。
【００２９】
レジスタ１３４−ｉに記憶されたデータは、レジスタ１３４−ｉに対応する変換回路１２２−ｉに供給される。変換回路１２２−ｉは、レジスタ１３４−ｉから供給されたデータを基準電流あるいは電圧に変換して、変換回路１２２−ｉに対応する電流制御回路１１２−ｉに供給する。電流制御回路１１２−ｉは、供給された基準電流あるいは基準電圧となるように、制御端子Ｔ3iから引き込まれる電流を制御する。
【００３０】
〔動作〕
図４は入力信号のデータフォーマットを示す。図４（Ａ）は全体のフォーマット、図４（Ｂ）は識別情報ＩＤに対するチャンネルの対応、図４（Ｃ）はデータに対する出力の対応を示している。
【００３１】
また、図５はデコーダ１３３の動作説明図を示す。図５（Ａ）は内部クロック、図５（Ｂ）は第１の入力信号、図５（Ｃ）は第１の入力信号の論理パターン、図５（Ｄ）は第２の入力信号、図５（Ｅ）は第２の入力信号の論理パターン、図５（Ｆ）は第３の入力信号、図５（Ｇ）は第３の入力信号の論理パターン、図５（Ｈ）は第４の入力信号、図５（Ｉ）は第４の入力信号の論理パターン、図５（Ｊ）は第５の入力信号、図５（Ｋ）は第５の入力信号の論理パターン、図５（Ｌ）は第６の入力信号、図５（Ｍ）は第６の入力信号の論理パターンを示す。
【００３２】
入力信号は、例えば、ｎ＝６で、設定データが１０段階の場合には、図４（Ａ）に示すように３ビットの識別情報ＩＤと４ビットの設定データＤＡＴＡからなる合計７ビットのデータで構成される。
【００３３】
３ビットの識別情報ＩＤが「０００」の場合には、デコーダ１３３は図４（Ｂ）に示すようにチャンネル１に対応する記憶部、例えば、レジスタ１３４−１をデータ書き込み可能な状態として、識別情報の後に続く４ビットのデータをレジスタ１３４−１に供給することにより、データをレジスタ１３４−１に記憶させる。また、３ビットの識別情報ＩＤが「００１」の場合には、デコーダ１３３は図４（Ｂ）に示すようにチャンネル２に対応する記憶部、例えば、レジスタ１３４−２をデータ書き込み可能な状態として、識別情報の後に続く４ビットのデータをレジスタ１３４−２に供給することにより、データをレジスタ１３４−２に記憶させる。
【００３４】
３ビットの識別情報ＩＤが「０１０」の場合には、デコーダ１３３は図４（Ｂ）に示すようにチャンネル３に対応する記憶部、例えば、レジスタ１３４−３をデータ書き込み可能な状態として、識別情報の後に続く４ビットのデータをレジスタ１３４−３に供給することにより、データをレジスタ１３４−３に記憶させる。３ビットの識別情報ＩＤが「０１１」の場合には、デコーダ１３３は図４（Ｂ）に示すようにチャンネル４に対応する記憶部、例えば、レジスタ１３４−４をデータ書き込み可能な状態として、識別情報の後に続く４ビットのデータをレジスタ１３４−４に供給することにより、データをレジスタ１３４−４に記憶させる。
【００３５】
３ビットの識別情報ＩＤが「１００」の場合には、デコーダ１３３は図４（Ｂ）に示すようにチャンネル５に対応する記憶部、例えば、レジスタ１３４−５をデータ書き込み可能な状態として、識別情報の後に続く４ビットのデータをレジスタ１３４−５に供給することにより、データをレジスタ１３４−５に記憶させる。３ビットの識別情報ＩＤが「１１１」の場合には、デコーダ１３３は図４（Ｂ）に示すようにチャンネル６に対応する記憶部、例えば、レジスタ１３４−６をデータ書き込み可能な状態として、識別情報の後に続く４ビットのデータをレジスタ１３４−６に供給することにより、データをレジスタ１３４−６に記憶させる。
【００３６】
なお、４ビットのデータが「１００１」がレジスタ１３４−ｉに設定されることにより発光ダイオードの最大出力の１０％となるように、「１０００」で発光ダイオードの最大出力の２０％、「０１１１」がレジスタ１３４−ｉに設定されることにより発光ダイオードの最大出力の３０％、「０１１０」で発光ダイオードの最大出力の４０％、「０１０１」がレジスタ１３４−ｉに設定されることにより発光ダイオードの最大出力の５０％、「０１００」がレジスタ１３４−ｉに設定されることにより発光ダイオードの最大出力の６０％、「００１１」がレジスタ１３４−ｉに設定されることにより発光ダイオードの最大出力の７０％、「００１０」で発光ダイオードの最大出力の８０％、「０００１」がレジスタ１３４−ｉに設定されることにより発光ダイオードの最大出力の９０％、「００００」で発光ダイオードの最大出力の１００％となるように制御される。
【００３７】
ここで、例えば、図５（Ｂ）、（Ｃ）に示すような第１の入力信号が供給されると、チャンネル１に相当する電流制御回路１１２−１により発光ダイオードＬＥＤ１が出力５０％に制御される。また、図５（Ｄ）、（Ｅ）に示すような第２の入力信号が供給されると、チャンネル２に相当する電流制御回路１１２−２により発光ダイオードＬＥＤ２が出力６０％に制御される。
【００３８】
図５（Ｆ）、（Ｇ）に示すような第３の入力信号が供給されると、チャンネル３に相当する電流制御回路１１２−３により発光ダイオードＬＥＤ３が出力７０％に制御される。また、図５（Ｈ）、（Ｉ）に示すような第４の入力信号が供給されると、チャンネル４に相当する電流制御回路１１２−４により発光ダイオードＬＥＤ４が出力８０％に制御される。
【００３９】
図５（Ｊ）、（Ｋ）に示すような第５の入力信号が供給されると、チャンネル５に相当する電流制御回路１１２−５により発光ダイオードＬＥＤ５が出力９０％に制御される。また、図５（Ｌ）、（Ｍ）に示すような第６の入力信号が供給されると、チャンネル６に相当する電流制御回路１１２−６により発光ダイオードＬＥＤ６が出力１００％に制御される。
【００４０】
〔効果〕
本実施例によれば、一つの設定端子Ｔ５に入力された入力信号をそのレベルに応じて０又は１に判定し、判定された０又は１の符号列に基づいて識別情報及びデータを取得し、取得された識別情報に応じたレジスタ１３４−１〜１３４−ｎにデータを記憶することができるため、ＩＣ化した際に、端子数を削減でき、よって、ＩＣチップを小型化することができる。
【００４１】
また、このような電流設定回路１１４を発光ダイオードドライブＩＣ１００に内蔵することにより、一つの設定端子で、発光ダイオードドライブＩＣ１００によって駆動される複数の発光ダイオードＬＥＤ１〜ＬＥＤｎの出力を各々別々に設定できる。よって、例えば、グラディエーションやウェーブなどの効果を容易に実現できる。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施例のシステム構成図である。
【図２】電流設定回路１１４のブロック構成図である。
【図３】０／１判定回路１２１の動作説明図である。
【図４】入力信号のデータフォーマットである。
【図５】デコーダ１３３の動作説明図である。
【符号の説明】
【００４３】
１００  発光ダイオードドライブＩＣ
１０１  直流電源、ＬＥＤ１〜ＬＥＤｎ  発光ダイオード
１１１  昇圧回路、１１２−１〜１１２−ｎ  電流制御回路、１１３  制御回路
１１４  電流設定回路
１２１  データ設定回路、１２２−１〜１２２−ｎ  変換回路
１３１  ０／１判定回路、１３２  内部クロック生成回路、１３３  デコーダ
１３４−１〜１３４−ｎ  レジスタ
【図１】
2006303247.tif 000003
【図２】
2006303247.tif 000004
【図３】
2006303247.tif 000005
【図４】
2006303247.tif 000006
【図５】
2006303247.tif 000007