(57)【要約】【課題】隣接漏れ発光及び黒表示時発光を同時に効果的に抑制することにより、品質の良い表示機能を有する発光表示装置を得る。【解決手段】アノードライン３１〜３４には放電回路１１〜１４が設けられる。放電回路１ｊ（ｊ＝１〜４のいずれか）は、ダイオードＤ１ｊ、ＮＭＯＳトランジスタＱ１ｊ、抵抗Ｒ１ｊ及びダイオードＤ２ｊから構成される。放電制御回路１５は放電制御信号Ｓ１５を制御信号線１６を介して放電回路１１〜１４内のＮＭＯＳトランジスタＱ１１〜Ｑ１４のゲートに付与する。放電回路１１〜１４は放電制御信号Ｓ１５が“Ｈ”の活性期間において放電動作を行う。上記放電動作によって、アノードライン３１〜３４は放電され、隣接漏れ発光及び黒表示時発光が生じないレベルの設定電圧Ｖｄに設定される。【選択図】図４
2006349882.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の発光ダイオードと、
前記複数の発光ダイオードと行単位に接続される複数のアノードラインと、
前記複数の発光ダイオードと列単位に接続される複数のカソードラインと、
前記複数のアノードラインに対応して設けられ、各々が活性状態時に対応の前記アノードラインの蓄積電荷を放電する放電動作を行う複数の放電回路と、
点灯期間及び非点灯期間を繰り返し、前記点灯期間中において前記複数のアノードラインのうち一の選択アノードラインに駆動電圧を付与するアノードライン選択部と、
前記点灯期間中において前記複数のカソードラインのうち一の選択カソードラインから電流を引き込む駆動回路と、
前記非点灯期間内に設定された放電期間において、前記複数のアノードラインのうち、前記放電期間直前の前記点灯期間中における前記選択アノードラインを少なくとも含む放電対象アノードラインに対応する前記放電回路を活性状態にする放電制御回路を備え、
前記放電回路が一の前記放電期間中に行う放電動作である一期間放電動作を少なくとも一回行うことによって前記放電対象アノードラインの電位は前記駆動電圧から設定電圧に達し、前記放電対象アノードラインが前記設定電圧に達した後は、前記一期間放電動作によっても前記設定電圧は維持され、
前記設定電位は、前記選択アノードライン以外のアノードラインに接続され、前記選択カソードラインに接続される発光ダイオードが誤って発光する隣接漏れ発光が生じず、かつ前記複数の発光ダイオードのうち整流機能が不十分な発光ダイオードに逆方向電流が流れない電位に設定される、
発光表示装置。
【請求項２】
請求項１記載の発光表示装置であって、
前記放電対象アノードラインは、前記複数のアノードラインすべてを含み、
前記放電制御回路は、前記複数の放電回路を共通の制御信号線を介して一括して活性／非活性制御する、
発光表示装置。
【請求項３】
請求項２記載の発光表示装置であって、
前記複数の放電回路は放電用の抵抗を共有する、
発光表示装置。
【請求項４】
請求項１記載の発光表示装置であって、
前記放電対象アノードラインは、前記選択アノードラインのみを含み、
前記放電制御回路は、前記複数の放電回路の活性／非活性を個別制御可能に、前記複数の放電回路に接続される、
発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の発光素子を有する発光表示装置に関する。
【背景技術】
【０００２】
発光表示装置である、今日の大型ＬＥＤ（Light Emitting Diode：発光ダイオード）ディスプレイでは、構成要素となるＬＥＤの高輝度化により省電力化や省スペース化といった需要が増している。大型ＬＥＤディスプレイでは、基板上にドットマトリクス状に配置された複数のＬＥＤからなるＬＤＥユニットを複数個組み合わせて構成されている。ＬＥＤユニットはそれぞれマトリクス状に配置される複数のＬＥＤを有し、これらの複数のＬＥＤはカソード端子が列単位に共通に点灯制御を行う駆動回路に接続され、アノード端子が行単位に共通にアノードラインに接続される。
【０００３】
ＬＥＤの駆動方式としてはダイナミック駆動方式が用いられる。例えば、ｍ行ｎ列のマトリクスで構成された複数のＬＥＤからなる一単位のＬＥＤユニットを想定した場合、各行のＬＥＤのアノード端子は共通のアノードラインに接続され、各列のＬＥＤのカソード端子は共通のカソードラインに接続され、各行のアノードラインは周期的にＯＮ状態となり、ＯＮ状態のアノードラインとアノード端子が接続されるＬＥＤは、カソードラインを介して接続される駆動回路の駆動によって、点灯対象のＬＥＤのアノードラインからカソードラインへと電流を引き込まれることにより、点灯対象のＬＥＤが点灯する。
【０００４】
このようなＬＥＤユニットは、アノードラインが行単位に複数のＬＥＤ間で共通接続されておりアノードラインの残留（蓄積）電荷に起因して隣接漏れ発光が発生する問題があった。隣接漏れ発光とは、オン駆動しているＬＥＤと共通の（選択）カソードラインに接続されているが、オフ状態のアノードラインに接続されているため、本来はオフ状態となる他のＬＥＤのアノードラインの電荷残留が基準値を上回っている際に発生する、他のＬＥＤの発光現象を意味する。
【０００５】
さらに、ＬＥＤユニットには、整流機能が低下したＬＥＤとカソードラインを共通にする他のＬＥＤが点灯制御に関係なく、電流が供給されるタイミングで、上記整流機能が低下したＬＥＤに逆方向電流が流れることに起因し、上記整流機能が低下したＬＥＤとカソードラインを共通にする他のＬＥＤに誤点灯が発生する現象である、黒表示時発光という問題もあった。
【０００６】
このような隣接漏れ発光及び黒表示時発光の防止を図った発光表示装置として例えば特許文献１に開示された発光表示装置が挙げられる。当該発光表示装置の充放電制御回路は、非駆動状態において充電用素子に充電する充電経路と、充電用素子に接続され、残留電荷を駆動状態において充電用素子から接地端に放電する放電経路を有することにより、上記隣接漏れ発光及び上記黒表示時発光が生じないように制御を図っている。
【０００７】
【特許文献１】特開２００４−４６０８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１で開示された充放電制御回路では、充電用素子（キャパシタ）の容量値は、隣接漏れ発光及び黒表示時発光を共に考慮した最適な値を決定する必要があるが、両者を満足する最適値の設定は現実的には困難であり、隣接漏れ発光及び黒表示時発光を同時に効果的に抑制することは困難であるという問題点があった。
【０００９】
この発明は上記問題点を解決するためになされたもので、隣接漏れ発光及び黒表示時発光を同時に効果的に抑制することにより、品質の良い表示機能を有する発光表示装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る請求項１記載の発光表示装置は、マトリクス状に配置された複数の発光ダイオードと、前記複数の発光ダイオードと行単位に接続される複数のアノードラインと、前記複数の発光ダイオードと列単位に接続される複数のカソードラインと、前記複数のアノードラインに対応して設けられ、各々が活性状態時に対応の前記アノードラインの蓄積電荷を放電する放電動作を行う複数の放電回路と、点灯期間及び非点灯期間を繰り返し、前記点灯期間中において前記複数のアノードラインのうち一の選択アノードラインに駆動電圧を付与するアノードライン選択部と、前記点灯期間中において前記複数のカソードラインのうち一の選択カソードラインから電流を引き込む駆動回路と、前記非点灯期間内に設定された放電期間において、前記複数のアノードラインのうち、前記放電期間直前の前記点灯期間中における前記選択アノードラインを少なくとも含む放電対象アノードラインに対応する前記放電回路を活性状態にする放電制御回路を備え、前記放電回路が一の前記放電期間中に行う放電動作である一期間放電動作を少なくとも一回行うことによって前記放電対象アノードラインの電位は前記駆動電圧から設定電圧に達し、前記放電対象アノードラインが前記設定電圧に達した後は、前記一期間放電動作によっても前記設定電圧は維持され、前記設定電位は、前記選択アノードライン以外のアノードラインに接続され、前記選択カソードラインに接続される発光ダイオードが誤って発光する隣接漏れ発光が生じず、かつ前記複数の発光ダイオードのうち整流機能が不十分な発光ダイオードに逆方向電流が流れない電位に設定される。
【発明の効果】
【００１１】
この発明における請求項１記載の発光表示装置においては、選択アノードラインを含む放電対象アノードラインの電位は駆動電圧から、隣接漏れ発光が生じないレベルの設定電圧に向けて放電されるため、隣接漏れ発光が生じることはない。
【００１２】
さらに、上述した設定電位は、整流機能が不十分な発光ダイオードに逆方向電流が流れない電位に設定されるため、当該整流機能が不十分な発光ダイオードに逆方向電流が流れることに起因して、カソードラインを共通する他の発光ダイオードが誤って発光するという黒表示時発光を確実に防止することができる。
【００１３】
加えて、放電期間は非点灯期間内に設定されるため、放電回路による放電動作が、発光ダイオードの点灯に悪影響を与えることはない。
【発明を実施するための最良の形態】
【００１４】
＜発明の原理＞
図１はこの発明の実施の形態１の全体構成の概略を示す説明図である。同図に示すように、マトリクス状（図１では６列×４行）に複数の発光ダイオード（ＬＥＤ）４が配置される。複数の発光ダイオード４において、第１行〜第４行の発光ダイオード４のアノード端子はアノードライン３１〜３４に接続され、同一列の発光ダイオード４のカソード端子は共通のカソードライン５に接続される。
【００１５】
アノードライン３１〜３４はスイッチング回路２１〜２４に接続され、スイッチング回路２１〜２４は電流源切替回路１及び電流源９に接続され、電流源切替回路１の制御下でスイッチング回路２１〜２４のうち一のスイッチング回路２ｉ（ｉ＝１〜４のいずれか）が周期的にＯＮ状態となり、スイッチング回路２ｉに対応する（選択）アノードライン３ｉに電流源９からの電流供給及び駆動電圧の設定が可能となる。
【００１６】
一方、各列のカソードライン５は駆動回路６に接続され、駆動回路６は階調データ信号ＳＧ、点灯制御信号ＳＣ及びクロックＣＬＫを受け、内部に定電流駆動部７及び点灯制御部８を有している。
【００１７】
そして、駆動回路６内の点灯制御部８はクロックＣＬＫに同期して、階調データ信号ＳＧ及び点灯制御信号ＳＣに基づき（点灯制御信号ＳＣが指示する点灯期間内における階調データ信号ＳＧが指示する階調設定期間内に）、複数のカソードライン５のうち一のカソードライン５を選択カソードラインとして選択し、定電流駆動部７を駆動して選択カソードラインの電位を低下させてアノードライン３ｉから選択カソードラインへと定電流を引き込むことにより、（選択）アノードライン３ｉにアノード端子が接続され、選択カソードラインにカソード端子が接続される、点灯対象の発光ダイオード４を点灯させる。
【００１８】
図２は黒表示時発光の現象説明用の回路図である。同図において、スイッチング回路２１〜２４として、ソースが電源に接続され、ドレインがアノードライン３１〜３４に接続され、ゲートに電流源切替回路１からの制御信号（図示せず）を受けるスイッチ用トランジスタＱ１〜Ｑ４を用いてる。
【００１９】
さらに、アノードライン３１〜３４には放電回路７１〜７４が設けられ、放電回路７１〜７４内の放電用抵抗Ｒ１〜Ｒ４は、一端がアノードライン３１〜３４に接続され、他端が接地される。なお、他の構成は図１で示した全体構成と同様である。ただし、図２においては、説明の都合上、発光ダイオード４の特定列については発光ダイオード４１〜４４で示し、カソードライン５にはカソードライン５ａ、カソードライン５ｂの識別化を図っている。
【００２０】
以下、隣接漏れ発光現象について説明する。ここで、アノードライン３２が選択アノードラインとなり、カソードライン５ａが選択カソードラインとなる合を想定する。この場合、アノードライン３２からカソードライン５ａにかけて電流を引き込むことにより、発光ダイオード４２が点灯する。この際、例えば、アノードライン３１に残留電荷が所定値以上残っている場合、本来は点灯すべきでない発光ダイオード４１のアノード端子からカソードライン５ａに電流が流れることにより、発光ダイオード４１が点灯することにより隣接漏れ発光が生じる。
【００２１】
そこで、図２に示すように、アノードライン３１〜３４に放電回路７１〜７４を設けることにより、アノードライン３１〜３４を非選択時に放電用抵抗Ｒ１〜Ｒ４を介して接地レベルに放電することにより、隣接漏れ発光を抑制することが考えられる。例えば、アノードライン３１に関し、放電経路ＲＤ１が形成されるため、アノードライン３１の残留電荷を放電させることができる。
【００２２】
しかし、何らかの原因により整流機能が十分に発揮できない、すなわち、逆電流が発生し易い整流機能が不十分な発光ダイオードが存在した場合、黒表示時発光が生じる可能性がある。ここで、アノードライン３１及びカソードライン５ｂがそれぞれ選択アノードライン及び選択カソードラインであり、発光ダイオード４２が整流機能が不十分であった場合を想定する。
【００２３】
この場合、放電回路７２によって非選択のアノードライン３２は接地レベルに放電されているため、発光ダイオード４２に関し、アノードライン３２の電位よりもカソードライン５ａの電位の高くなる逆バイアス状態が設定され、発光ダイオード４２に逆方向電流が流れる状態となる。
【００２４】
その結果、アノードライン３１、発光ダイオード４１、カソードライン５ａ、発光ダイオード４２（逆方向に電流が流れる）、アノードライン３２、及び放電用抵抗Ｒ２を介して放電経路ＲＤ２が形成されてしまう。
【００２５】
そして、本来は非選択（非選択のカソードライン５ｂに接続）で点灯すべきでない発光ダイオード４１が点灯してしまうという黒表示時発光が生じてしまう。同様に、カソードライン５ｂと共にアノードライン３３，３４が選択されると、発光ダイオード４３、４４が黒表示時発光してしまう。
【００２６】
このように、放電回路７１〜７４は隣接漏れ発光に対して有効であるが、黒表示時発光に関しては却って生じやすくしているという問題がある。また、整流機能が不十分な発光ダイオードには、上述した発光ダイオード４２のように逆電流が流れるため、発光ダイオードにかかるストレスは加速し、逆電流が流れやすくなる。
【００２７】
図３は、上述した隣接漏れ発光及び黒表示時発光を抑制すべく、アノードライン３１〜３４に充放電回路５１〜５４を設けた一般的な充放電制御回路を示す回路図である。図３で示す充放電制御回路は、特許文献１で開示された充放電制御回路に相当する。
【００２８】
図３に示すように、アノードライン３１〜３４には充放電回路５１〜５４が設けられる。充放電回路５１〜５４はそれぞれ抵抗５５及びキャパシタ５６の直列接続により構成される。すなわち、抵抗５５の一端が対応するアノードライン３ｊ（ｊ＝１〜４のいずれか）に接続され、他端（ノードＮ５ｊ）がキャパシタ５６の一方電極に接続され、キャパシタ５６の他方電極が接地される。
【００２９】
充放電回路５１〜５４に対応してスイッチング回路６１〜６４が設けられる。スイッチング回路６１〜６４はそれぞれＰＭＯＳトランジスタ６５、抵抗６６，６７、ダイオード６８及びＮＰＮバイポーラトランジスタ６９により構成される。ＰＭＯＳトランジスタ６５はソースが電流源９の電源Ｖdd（５Ｖ）及び抵抗６７の一端に接続され、ソースが対応のアノードライン３ｊ（ｊ＝１〜４のいずれか）に接続され、ゲートに抵抗６６の一端が接続される。抵抗６６及び抵抗６７の他端がノードＮ６ｊで共通に接続される。ＮＰＮバイポーラトランジスタ６９のコレクタはノードＮ６ｊに接続され、ベースに電流源切替回路１より制御信号（図示せず）を受け、エミッタが接地される。ダイオード６８のアノード端子は充放電回路５ｊ内のノードＮ５ｊに接続され、カソード端子がノードＮ６ｊに接続される。なお、他の構成は図１で示した全体構成と同様である。ただし、図３においては、説明の都合上、発光ダイオード４の特定列については発光ダイオード４１〜４４で示している。
【００３０】
このような構成の充放電制御回路は、スイッチング回路６１〜６４が駆動状態（ＮＰＮバイポーラトランジスタ６９及びＰＭＯＳトランジスタ６５がＯＮ状態）において、充放電回路５１〜５４のキャパシタ５６に充電された電荷を放電する放電経路を設け、非駆動状態（ＮＰＮバイポーラトランジスタ６９及びＰＭＯＳトランジスタ６５がＯＦＦ状態）において、キャパシタ５６にアノードライン３１〜３４の残留電荷を充電する充電経路を設けている。
【００３１】
例えば、スイッチング回路６３が駆動状態のとき、充放電回路５３のキャパシタ５６は、ノードＮ５３，ダイオード６８、及びＮＰＮバイポーラトランジスタ６９を経由して接地レベルに至る放電経路ＲＤ３が形成される。一方、スイッチング回路６３が非駆動状態のとき、充放電回路５３のキャパシタ５６はアノードライン３３の残留電荷を抵抗５５を介して充電する充電経路ＲＣ１が形成される。なお、ダイオード６８は、ＰＭＯＳトランジスタ６５がＯＦＦ状態の際に電源Ｖdd側から抵抗６７を介してキャパシタ５６に電流が流れ込むのを防ぐために設けられている。
【００３２】
しかしながら、図３で示した充放電制御回路では、充放電回路５１〜５４に用いるキャパシタ５６の容量値は、アノードライン３１〜３４の寄生容量値、発光ダイオードの駆動条件、電流値等を考慮して最適値を決定しなけば十分な成果が得ることができない。この場合、キャパシタ５６の最適容量値とは、アノードラインへの残留電荷を隣接漏れ発光が生じない程度に十分に蓄え、かつ整流機能が不十分な発光ダイオードに逆方向リーク電流が生じる可能性がある場合に、当該整流機能が不十分な発光ダイオードのカソード端子からアノード端子への逆電流経路が発生しない程度にアノードラインの電位を保つことが可能な容量値となる。
【００３３】
このような最適容量値の設定は現実には実現困難である。そこで、図３で示した充放電制御回路以上に、隣接漏れ発光及び黒表示時発光を確実に防止することを目指したのが以下の実施の形態で述べる発光表示装置である。
【００３４】
＜実施の形態１＞
図４はこの発明の実施の形態１である発光表示装置における放電回路部及びその周辺を示す回路図である。
【００３５】
同図に示すように、スイッチング回路２１〜２４としてＰＭＯＳ構成のスイッチ用トランジスタＱ１〜Ｑ４が設けられる。スイッチ用トランジスタＱ１〜Ｑ４のソースは電流源９の電源Ｖddに接続され、ドレインはアノードライン３１〜３４に接続され、ゲートに制御信号（図４では図示しない、図１の電流源切替回路１より受ける制御信号）を受ける。
【００３６】
アノードライン３１〜３４には放電回路１１〜１４が設けられる。放電回路１ｊ（ｊ＝１〜４のいずれか）は、ダイオードＤ１ｊ、ＮＭＯＳトランジスタＱ１ｊ、抵抗Ｒ１ｊ及びダイオードＤ２ｊから構成され、抵抗Ｒ１ｊを除く部分がＦＥＴ用ＩＣとして１パッケージに収められる。
【００３７】
ＮＭＯＳトランジスタＱ１ｊはドレインがアノードライン３ｊに接続され、ソースであるノードＮ１ｊがダイオードＤ１ｊのカソード端子及び抵抗Ｒ１ｊの一端に接続され、ゲートが制御信号線１６及びダイオードＤ２ｊの一方電極に接続される。ダイオードＤ１ｊのアノード端子はアノードライン３ｊに接続され、抵抗Ｒ１ｊの他端は接地され、ダイオードＤ２ｊの他方電極はアノードライン３ｊに接続される。なお、ダイオードＤ１ｊは寄生ダイオードであり、ダイオードＤ２ｊは保護ダイオードであり、ダイオードＤ１ｊ及びダイオードＤ２ｊは共にノイズに対する保護用に設けられる。
【００３８】
放電制御回路１５は後述する放電制御信号Ｓ１５を制御信号線１６を介して放電回路１１〜１４内のＮＭＯＳトランジスタＱ１１〜Ｑ１４のゲートに付与する。放電回路１１〜１４は放電制御信号Ｓ１５が“Ｈ”のとき活性状態（ＮＭＯＳトランジスタＱ１１〜Ｑ１４がオン状態）となり放電動作を行い、“Ｌ”のとき非活性状態となる。
【００３９】
なお、他の構成は図１で示した全体構成と同様である。ただし、図４においては、説明の都合上、発光ダイオード４の特定列については発光ダイオード４１〜４４で示している。
【００４０】
図５は実施の形態１の放電回路部による放電制御動作を示すタイミング図である。同図において、第１アノード電圧ＶＡ１〜第４アノード電圧ＶＡ４はアノードライン３１〜３４の電圧を示している。
【００４１】
以下、図５を参照して実施の形態１の発光表示装置の放電回路部による放電制御動作を説明する。電流源切替回路１の制御信号によって、点灯期間及び非点灯期間が繰り返され、点灯期間において、スイッチ用トランジスタＱ１〜Ｑ４のうち一のトランジスタがＱ１，Ｑ２，Ｑ３，Ｑ４の順で繰り返しＯＮ状態となり、他のトランジスタがＯＦＦ状態にされる。また、上述したように、点灯期間中にＯＮ状態とするスイッチ用トランジスタＱ１〜Ｑ４を切り換える際に、必ずスイッチ用トランジスタＱ１〜Ｑ４の全てをＯＦＦ状態とする非点灯期間が設けられる。
【００４２】
点灯期間である第１アノードラインＯＮ期間Ｔ１はスイッチ用トランジスタＱ１がＯＮ状態となり、スイッチ用トランジスタＱ２〜Ｑ４がＯＦＦ状態となる。
【００４３】
この第１アノードラインＯＮ期間Ｔ１において、第１アノード電圧ＶＡ１は設定電圧Ｖｄから５Ｖに立ち上げられる。一方、放電制御信号Ｓ１５は“Ｌ”であるため放電回路１１〜１４のＮＭＯＳトランジスタＱ１１〜Ｑ１４は全てＯＦＦ状態（非活性状態）となり、放電回路１１〜１４の全てにおいて放電動作が行われない。
【００４４】
第１アノードラインＯＮ期間Ｔ１後に非点灯期間に移行する。この非点灯期間中において放電制御信号Ｓ１５を“Ｈ”にすることにより、第１放電期間ＴＤ１を設定する。すなわち、第１放電期間ＴＤ１においては、全てのスイッチ用トランジスタＱ１〜Ｑ４はＯＦＦ状態となる一方、放電回路１１〜１４のスイッチ用トランジスタＱ１〜Ｑ４は全てＯＮ状態（活性状態）となり、放電回路１１〜１４の全てにおいて放電動作が行われる。
【００４５】
その結果、アノードライン３１〜３４が全て放電対象アノードラインとなり、５Ｖであった第１アノード電圧ＶＡ１は中間電圧Ｖｍ（５Ｖ＞Ｖｍ＞Ｖｄ）に低下し、第２アノード電圧ＶＡ２，第３アノード電圧ＶＡ３は設定電圧Ｖｄを維持し、第４アノード電圧ＶＡ４は中間電圧Ｖｍから設定電圧Ｖｄに低下する。
【００４６】
第２アノードラインＯＮ期間Ｔ２はスイッチ用トランジスタＱ２がＯＮ状態となり、スイッチ用トランジスタＱ１，Ｑ３，Ｑ４がＯＦＦ状態となる。
【００４７】
この第２アノードラインＯＮ期間Ｔ２において、第２アノード電圧ＶＡ２は設定電圧Ｖｄから５Ｖに立ち上げられる。一方、放電制御信号Ｓ１５は“Ｌ”であるため、放電回路１１〜１４の全ては非活性状態となり放電動作が行われない。
【００４８】
第２アノードラインＯＮ期間Ｔ２後に非点灯期間に移行する。この非点灯期間中において放電制御信号Ｓ１５を“Ｈ”にすることにより、第２放電期間ＴＤ２を設定する。すなわち、第２放電期間ＴＤ２においては、全てのスイッチ用トランジスタＱ１〜Ｑ４はＯＦＦ状態となる一方、放電回路１１〜１４のスイッチ用トランジスタＱ１〜Ｑ４は全てＯＮ状態となり、放電回路１１〜１４の全てが活性状態となり放電動作が行われる。
【００４９】
その結果、５Ｖであった第２アノード電圧ＶＡ２は中間電圧Ｖｍに低下し、第３アノード電圧ＶＡ３及び第４アノード電圧ＶＡ４は設定電圧Ｖｄを維持し、第１アノード電圧ＶＡ４は中間電圧Ｖｍから設定電圧Ｖｄに低下する。
【００５０】
以下、同様にして、第３アノードラインＯＮ期間Ｔ３、第３放電期間ＴＤ３、第４アノードラインＯＮ期間Ｔ４、第４放電期間ＴＤ４が行われた後、再び、第１放電期間ＴＤ１に戻り、第１アノードラインＯＮ期間Ｔ１〜第４アノードラインＯＮ期間Ｔ４及び第１放電期間ＴＤ１〜第４放電期間ＴＤ４からなる期間が繰り返される。
【００５１】
なお、設定電圧ＶｄはＮＭＯＳトランジスタＱ１ｊ（ｊ＝１〜４のいずれか）と抵抗Ｒ１ｊとの抵抗比、第ｊ放電期間ＴＤｊの時間幅等により決定され、放電回路１１〜１４の放電作用により降下可能な最低レベルの電位となる。
【００５２】
図５の例では、放電回路１１〜１４が一の放電期間中に行う放電動作である一期間放電動作を２回行うことによって、放電対象アノードラインの電位は駆動電圧である５Ｖから設定電圧Ｖｄに段階的に降下される。そして、抵抗Ｒ１１の抵抗値及び放電期間による放電能力によって放電不可能な設定電圧Ｖｄに達すると、設定電圧Ｖｄは放電動作によっても低下することなく維持される。
【００５３】
設定電圧Ｖｄの一例を挙げれば、駆動電圧が５．９Ｖ（本実施の形態における電源電圧Ｖdd（５Ｖ）に相当）、抵抗Ｒ１ｊの抵抗値１００Ω、放電期間ＴＤｊが５００ｍsecのとき、２．３６Ｖとなる。その結果、設定電圧Ｖｄを上述した２．３６Ｖに設定することにより、隣接漏れ発光及び黒表示時発光が共に生じない状態に設定することができる。また、この場合、設定電圧Ｖｄが１．２Ｖまで低下すると黒表示時発光が生じることが確認されている。なお、実際には、アノードラインの信号幅、発光ダイオードの特性等の様々な要因を考慮して設定電圧Ｖｄを設定する必要があるため、上記一例は定量的に決定されたものではない。
【００５４】
ただし、本実施の形態では、放電制御回路１５の放電制御信号Ｓ１５によって、放電期間ＴＤｊを調整するができるため、装置完成後においても放電期間ＴＤｊを調整することにより、実動作時に隣接漏れ発光及び黒表示時発光が生じない電位に設定電圧Ｖｄを正確に設定することができる。また、発光表示装置毎に設定電圧Ｖｄが異なる場合も、放電期間ＴＤｊを装置毎に変更することにより、装置単位に精度良く隣接漏れ発光及び黒表示時発光の抑制を図ることができる。
【００５５】
このように、実施の形態１の放電回路部は放電制御回路１５の制御下で放電回路１１〜１４を一括して制御して、発光ダイオード４の非点灯期間中に全てのアノードライン３１〜３４に対する放電期間を設けることにより、全てのアノードラインの電位を、５Ｖより低い中間電圧Ｖｍ及び設定電圧Ｖｄに段階的に低下することができるため、隣接漏れ発光現象を効果的に抑えることができる。
【００５６】
さらに、アノードラインの最低電位を設定電圧Ｖｄに抑えることにより、整流機能が不十分な発光ダイオードが存在しても、当該整流機能が不十分な発光ダイオードに逆方向に電流が流れるレベルの逆方向電位がカソード端子及びアノード端子間に生じることはないため、黒表示時発光が生じることもない。
【００５７】
また、上述のように、非点灯期間中を放電回路１１〜１４による放電期間に設定しているため、放電回路１１〜１４による放電動作が点灯期間中に点灯している発光ダイオード４に悪影響を与えることはない。
【００５８】
このように、実施の形態１の発光表示装置は放電回路１１〜１４及び放電制御回路１５からなる放電回路部を備えることにより、隣接漏れ発光及び黒表示時発光を同時に効果的に抑制することにより、品質の良い表示機能を有する効果を奏する。したがって、実施の形態１の発光表示装置を表示ユニットして構成される大型発光表示装置においても高い表示品質を得ることができる。
【００５９】
＜実施の形態２＞
図６はこの発明の実施の形態２である発光表示装置における放電回路部及びその周辺を示す回路図である。
【００６０】
同図に示すように、実施の形態１と同様、スイッチング回路２１〜２４としてＰＭＯＳ構成のスイッチ用トランジスタＱ１〜Ｑ４が設けられる。
【００６１】
アノードライン３１〜３４には実施の形態１と同様、放電回路１１〜１４が設けられる。放電回路１ｊ（ｊ＝１〜４のいずれか）は、実施の形態１と同様、ダイオードＤ１ｊ、ＮＭＯＳトランジスタＱ１ｊ、抵抗Ｒ１ｊ及びダイオードＤ２ｊから構成される。
【００６２】
放電制御回路２０は後述する放電制御信号Ｓ２１〜Ｓ２４を放電回路１１〜１４内のＮＭＯＳトランジスタＱ１１〜Ｑ１４のゲートに付与することにより、放電回路１１〜１４の活性／非活性を個別制御可能に接続される。なお、他の構成は図１で示した全体構成と同様である。ただし、図６においては、説明の都合上、発光ダイオード４の特定列については発光ダイオード４１〜４４で示し、カソードライン５にはカソードライン５ａ、カソードライン５ｂの識別化を図っている。
【００６３】
図７は実施の形態２の放電回路部による放電制御動作を示すタイミング図である。同図において、第１アノード電圧ＶＡ１〜第４アノード電圧ＶＡ４は実施の形態１と同様にアノードライン３１〜３４の電圧を示している。
【００６４】
以下、図７を参照して実施の形態２の放電回路部による放電制御動作を説明する。実施の形態１と同様、電流源切替回路１の制御信号によって、点灯期間において、スイッチ用トランジスタＱ１〜Ｑ４のうち一のトランジスタがＱ１，Ｑ２，Ｑ３，Ｑ４の順で繰り返しＯＮ状態となり、ＯＮ状態とするスイッチ用トランジスタＱ１〜Ｑ４を切り換える際に、必ずスイッチ用トランジスタＱ１〜Ｑ４の全てをＯＦＦ状態とする非点灯期間が設けられる。
【００６５】
第１アノードラインＯＮ期間Ｔ１において、第１アノード電圧ＶＡ１は設定電圧Ｖｄから５Ｖに立ち上げられる。一方、放電制御信号Ｓ２１〜Ｓ２４は全て“Ｌ”であるため放電回路１１〜１４のＮＭＯＳトランジスタＱ１１〜Ｑ１４は全てＯＦＦ状態となり、放電回路１１〜１４の全てにおいて放電動作が行われない。
【００６６】
第１アノードラインＯＮ期間Ｔ１後に非点灯期間に移行する。この非点灯期間中において放電制御信号Ｓ２１を“Ｈ”（放電制御信号Ｓ２２〜Ｓ２４は“Ｌ”を維持）にすることにより、第１放電期間ＴＤ１を設定する。すなわち、第１放電期間ＴＤ１においては、全てのスイッチ用トランジスタＱ１〜Ｑ４はＯＦＦ状態となる一方、放電回路１１のスイッチ用トランジスタＱ１はＯＮ状態となり、放電回路１１のみにおいて放電動作が行われる。すなわち、第１放電期間ＴＤ１の直前の第１アノードラインＯＮ期間Ｔ１の選択アノードラインであったアノードライン３１のみを放電対象アノードラインとしている。
【００６７】
その結果、５Ｖであった第１アノード電圧ＶＡ１は設定電圧Ｖｄに低下し、第２アノード電圧ＶＡ２〜第４アノード電圧ＶＡ４は設定電圧Ｖｄを維持する。
【００６８】
次に、第２アノードラインＯＮ期間Ｔ２において、第２アノード電圧ＶＡ２は設定電圧Ｖｄから５Ｖに立ち上げられる。一方、放電制御信号Ｓ２１〜Ｓ２４は“Ｌ”であるため、放電回路１１〜１４の全てにおいて放電動作が行われない。
【００６９】
第２アノードラインＯＮ期間Ｔ２後に非点灯期間に移行する。この非点灯期間中において放電制御信号Ｓ２２を“Ｈ”（放電制御信号Ｓ２１，Ｓ２３，Ｓ２４は“Ｌ”を維持）にすることにより、第２放電期間ＴＤ２を設定する。すなわち、第２放電期間ＴＤ２においては、全てのスイッチ用トランジスタＱ１〜Ｑ４はＯＦＦ状態となる一方、放電回路１２のスイッチ用トランジスタＱ２はＯＮ状態となり、放電回路１２のみにおいて放電動作が行われる。すなわち、第２放電期間ＴＤ２の直前の第２アノードラインＯＮ期間Ｔ２の選択アノードラインであったアノードライン３２のみを放電対象アノードラインとしている。
【００７０】
その結果、５Ｖであった第２アノード電圧ＶＡ２は設定電圧Ｖｄに低下し、第１アノード電圧ＶＡ１、第３アノード電圧ＶＡ３及び第４アノード電圧ＶＡ４は設定電圧Ｖｄを維持する。
【００７１】
以下、同様にして、第３アノードラインＯＮ期間Ｔ３、第３放電期間ＴＤ３（放電制御信号Ｓ２３が“Ｈ”）、第４アノードラインＯＮ期間Ｔ４、第４放電期間ＴＤ４（放電制御信号Ｓ２４が“Ｈ”）が行われた後、再び、第１放電期間ＴＤ１に戻り、第１アノードラインＯＮ期間Ｔ１〜第４アノードラインＯＮ期間Ｔ４及び第１放電期間ＴＤ１〜第４放電期間ＴＤ４からなる期間が繰り返される。
【００７２】
図７の例では、放電回路１１〜１４が一の放電期間中に行う放電動作である一期間放電動作を１回行うことによって、放電対象アノードラインの電位は駆動電圧である５Ｖから設定電圧Ｖｄに降下される。
【００７３】
このように、実施の形態２の放電回路部は放電制御回路２０の制御下で発光ダイオード４の非点灯期間中に放電期間を設けることにより、点灯対象でないアノードラインの電位を、５Ｖより十分低い設定電圧Ｖｄに設定することができるため、隣接漏れ発光現象を効果的に抑えることができる。この効果は設定電圧Ｖｄより大きな中間電圧Ｖｍの設定期間が存在しない分、実施の形態１より優れている。
【００７４】
さらに、実施の形態１と同様、アノードラインの最低電位を設定電圧Ｖｄに抑えることにより、整流機能が不十分な発光ダイオードが存在しても、当該整流機能が不十分な発光ダイオードに逆方向に電流が流れるレベルの逆方向電位がカソード端子及びアノード端子間に生じることはないため、黒表示時発光が生じることもない。
【００７５】
また、上述のように、非点灯期間中を放電回路１１〜１４のうち一の回路の放電期間に設定しているため、放電回路１１〜１４のいずれかによる放電動作が点灯期間中に点灯している発光ダイオード４に悪影響を与えることはない。
【００７６】
このように、実施の形態２の発光表示装置は放電回路１１〜１４及び放電制御回路２０からなる放電回路部を備えることにより、隣接漏れ発光及び黒表示時発光を同時に効果的に抑制することにより、品質の良い表示機能を有する効果を奏する。したがって、実施の形態２の発光表示装置を表示ユニットして構成される大型発光表示装置においても高い表示品質を得ることができる。
【００７７】
さらに、実施の形態２の発光表示装置は放電制御回路２０から各々が独立した放電制御信号Ｓ２１〜Ｓ２４を放電回路１１〜１４に付与し、放電回路１１〜１４の活性／非活性の個別制御を可能にしているため、以下に述べる効果を奏する。
【００７８】
隣接漏れ発光が生じないレベルに設定されたアノードラインの電位をＶ３（上述した中間電圧Ｖｍ、設定電圧Ｖｄ等）とすると、電源電位Ｖdd（＝５Ｖ）との電位差（Ｖdd−Ｖ３）が、発光ダイオード４に順電流が発生する電位差Ｖ４以上であった場合の図４及び図５で示した実施の形態１の発光表示装置を想定する。
【００７９】
この際、整流機能が不十分な発光ダイオード４が存在する場合、当該整流機能が不十分な発光ダイオード４を介して放電経路が形成される。例えば、整流機能が不十分な発光ダイオード４が発光ダイオード４２であり、アノードライン３１の電位が上記電位Ｖ３の要件（Ｖdd−Ｖ３＞Ｖ４）を満足している場合、放電期間ＴＤ１中おいて、カソードライン５ａから接地レベルにかけて、発光ダイオード４２、アノードライン３２、ＮＭＯＳトランジスタＱ１２、及び抵抗Ｒ１２を経由した放電経路が形成されてしまう。
【００８０】
その結果、カソードライン５ａの電位は、発光ダイオード４２に整流機能がある場合に比較して、大きく電圧降下するため、カソードライン５ａに接続される発光ダイオード４１が上記要件を満たすと、発光ダイオード４１に順方向電流が流れるため、本来、非点灯状態であるべき発光ダイオード４１が発光（黒表示時発光）が生じてしまう。
【００８１】
一方、実施の形態２では、直前の点灯期間における選択アノードライン３ｉに対してのみ放電回路１ｉによる放電動作を実行させるため、上述した場合においても黒表示時発光は生じない。なぜならば、直前の点灯期間における非選択アノードライン（設定電圧Ｖｄに設定）に対する放電動作は行われることはないからである。
【００８２】
例えば、上記例の場合は、第２アノード電圧ＶＡ２が設定電圧Ｖｄに設定されている期間である、第１放電期間ＴＤ１、第３放電期間ＴＤ３及び第４放電期間ＴＤ４においては、放電制御信号Ｓ２２は“Ｌ”レベルであり放電回路１２による放電動作は行われていない。そして、第２アノード電圧ＶＡ２が５Ｖに設定されている期間の第２放電期間ＴＤ２にのみ放電回路１２による放電動作が実行されている。
【００８３】
このように、実施の形態２の発光表示装置は放電制御回路２０から放電制御信号Ｓ２１〜Ｓ２４を独立して発生させ、放電回路１１〜１４の活性／非活性を個別制御することにより、実施の形態１以上に黒表示時発光の抑制効果を発揮することができる。また、アノードライン毎に残留電荷量が大きく異なる場合にも、放電回路１１〜１４個別の放電期間を設定することができるため、隣接漏れ発光及び黒表示時発光が生じないように精度良い放電制御が可能となる。
【００８４】
ただし、実施の形態２に発光表示装置であっても、例えば、発光ダイオード４２の整流機能が不十分な場合に、第２放電期間ＴＤ２中に、発光ダイオード４１（４３，４４）、カソードライン５ａ、発光ダイオード４２、アノードライン３２、ＮＭＯＳトランジスタＱ１２、及び抵抗Ｒ１２の放電経路が形成される可能性があるため、黒表示時発光が生じる余地がある。
【００８５】
この場合は、第２放電期間ＴＤ２の長さを他の放電期間（ＴＤ１，ＴＤ３，ＴＤ４）に比べて短くする、場合によっては“０”にする等により、発光ダイオード４２に逆電流が流れないようにアノードライン３２の電位を十分高く設定する（設定電圧Ｖｄ以上に設定する）ことにより、黒表示時発光が生じる可能性をゼロにすることができる。
【００８６】
このように、実施の形態２では、放電回路１１〜１４の放電期間ＴＤｊを個別制御することができるため、隣接漏れ発光に比べ表示品質の低下が目立ち易い黒表示時発光の防止を最優先とした制御も可能となる。
【００８７】
＜実施の形態３＞
図８はこの発明の実施の形態３である発光表示装置における放電回路部及びその周辺を示す回路図である。
【００８８】
同図に示すように、実施の形態１と同様、スイッチング回路２１〜２４としてＰＭＯＳ構成のスイッチ用トランジスタＱ１〜Ｑ４が設けられる。
【００８９】
アノードライン３１〜３４には部分放電回路１１Ｐ〜１４Ｐ及び抵抗Ｒ１０からなる放電回路群１０が設けられる。部分放電回路１ｊＰ（ｊ＝１〜４のいずれか）は、ダイオードＤ１ｊ、ＮＭＯＳトランジスタＱ１ｊ、及びダイオードＤ２ｊから構成される。
【００９０】
ＮＭＯＳトランジスタＱ１ｊはドレインがアノードライン３ｊに接続され、ソースであるノードＮ１ｊがダイオードＤ１ｊのカソード端子に接続され、ゲートが制御信号線１６及びダイオードＤ２ｊの一方電極に接続される。ダイオードＤ１ｊのアノード端子はアノードライン３ｊに接続され、ダイオードＤ２ｊの他方電極はアノードライン３ｊに接続される。そして、部分放電回路１１Ｐ〜１４ＰのノードＮ１１〜Ｎ１４は共通に外部の抵抗Ｒ１０の一端に接続され、他端は接地される。
【００９１】
このような構成の放電回路群１０は、抵抗Ｒ１０が部分放電回路１１Ｐ〜１４Ｐ間で共有される点を除き、実施の形態１の放電回路１１〜１４と同一構成を呈している。そして、他の構成は全て実施の形態１と同様である。なお、抵抗Ｒ１０は、部分放電回路１１Ｐ〜１４Ｐ、接地レベルの放電経路として用いる際に、実施の形態１と同様な放電能力を備える抵抗値に設定される。
【００９２】
したがって、実施の形態３の発光表示装置は、実施の形態１と実質同一の放電制御動作（図５参照）を行うことにより、実施の形態１と同様に、隣接漏れ発光及び黒表示時発光を効果的に抑えることができる効果を奏する。
【００９３】
さらに、実施の形態３の発光表示装置は、抵抗Ｒ１０を部分放電回路１１Ｐ〜１４Ｐ間で共有させているため、放電回路群１０の部品数を、実施の形態１の放電回路１１〜１４よりも少なくすることができる効果を奏する。
【図面の簡単な説明】
【００９４】
【図１】この発明の実施の形態１の全体構成の概略を示す説明図である。
【図２】黒表示時発光の現象説明用の回路図である。
【図３】アノードラインに充放電回路を設けた一般的な充放電制御回路を示す回路図である。
【図４】この発明の実施の形態１である発光表示装置における放電回路部及びその周辺を示す回路図である。
【図５】実施の形態１の放電回路部による放電制御動作を示すタイミング図である。
【図６】この発明の実施の形態２である発光表示装置における放電回路部及びその周辺を示す回路図である。
【図７】実施の形態２の放電回路部による放電制御動作を示すタイミング図である。
【図８】この発明の実施の形態３である発光表示装置における放電回路部及びその周辺を示す回路図である。
【符号の説明】
【００９５】
４，４１〜４４  発光ダイオード、５，５ａ，５ｂ  カソードライン、６  駆動回路、１０  放電回路群、１１〜１４  放電回路、１１Ｐ〜１４Ｐ  部分放電回路、１５，２０  放電制御回路、２１〜２４  スイッチング回路、３１〜３４  アノードライン。
【図１】
2006349882.tif 000003
【図２】
2006349882.tif 000004
【図３】
2006349882.tif 000005
【図４】
2006349882.tif 000006
【図５】
2006349882.tif 000007
【図６】
2006349882.tif 000008
【図７】
2006349882.tif 000009
【図８】
2006349882.tif 000010