(57)【要約】【課題】多値抵抗体メモリ素子を提供する。【解決手段】基板と、基板上に形成されたトランジスタと、トランジスタに連結されたストレージノードとを有する抵抗体メモリ素子において、ストレージノードは、基板に連結された下部電極と、下部電極上に積層された第１相変化層と、第１相変化層上に形成された第１障壁層と、第１障壁層上に形成された第２相変化層と、第２相変化層上に形成された上部電極と、を備えることを特徴とする。【選択図】図２
2006295168.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成されたトランジスタと、前記トランジスタに連結されたストレージノードとを有する抵抗体メモリ素子において、
前記ストレージノードは、
前記基板に連結された下部電極と、
前記下部電極上に積層された第１相変化層と、
前記第１相変化層上に形成された第１障壁層と、
前記第１障壁層上に形成された第２相変化層と、
前記第２相変化層上に形成された上部電極と、を備えることを特徴とする抵抗体メモリ素子。
【請求項２】
前記第１相変化層は、カルコゲニド層であることを特徴とする請求項１に記載の抵抗体メモリ素子。
【請求項３】
前記第１障壁層は、前記第１相変化層及び第２相変化層より抵抗が小さく、電子がトンネリングできる金属層または絶縁層であることを特徴とする請求項１に記載の抵抗体メモリ素子。
【請求項４】
前記第２相変化層は、遷移金属酸化物層であることを特徴とする請求項１に記載の抵抗体メモリ素子。
【請求項５】
前記第２相変化層と前記上部電極との間に、第２障壁層及び第３相変化層が順次にさらに備えられたことを特徴とする請求項１に記載の抵抗体メモリ素子。
【請求項６】
前記第２障壁層は、前記第１相変化層ないし第３相変化層より抵抗が小さく、電子がトンネリングできる金属層または絶縁層であることを特徴とする請求項５に記載の抵抗体メモリ素子。
【請求項７】
前記第２相変化層と前記上部電極との間に、電子がトンネリングできる薄膜の誘電層がさらに備えられたことを特徴とする請求項１に記載の抵抗体メモリ素子。
【請求項８】
基板と、前記基板上に形成されたトランジスタと、前記トランジスタに連結されたストレージノードと、を有する抵抗体メモリ素子において、
前記ストレージノードは、
前記基板に連結された下部電極と、
前記下部電極上に積層された相変化層と、
前記相変化層上に積層された薄膜の誘電層と、
前記誘電層上に積層された上部電極と、を備えることを特徴とする抵抗体メモリ素子。
【請求項９】
前記相変化層は、カルコゲニド層または遷移金属酸化物層であることを特徴とする請求項８に記載の抵抗体メモリ素子。
【請求項１０】
基板上に導電性不純物がドーピングされた第１不純物領域及び第２不純物領域を有するトランジスタを形成する工程と、
前記基板上に前記トランジスタを覆う第１層間絶縁層を形成する工程と、
前記第１層間絶縁層に、前記第１不純物領域及び第２不純物領域のうち何れか一つが露出されるコンタクトホールを形成する工程と、
前記コンタクトホールを導電性プラグで満たす工程と、
前記第１層間絶縁層上に、前記導電性プラグに接触するように第１相変化層を形成する工程と、
前記第１相変化層上に第１障壁層を形成する工程と、
前記第１障壁層上に第２相変化層を形成する工程と、
前記第１層間絶縁層上に、前記第１相変化層及び第２相変化層の露出された全面と、前記第１障壁層の露出された全面とを覆う第２層間絶縁層を形成する工程と、
前記第２層間絶縁層上に、前記第２相変化層に連結される上部電極を形成する工程と、を含むことを特徴とする抵抗体メモリ素子の製造方法。
【請求項１１】
前記第２層間絶縁層を形成する前に、前記第２相変化層上に第２障壁層及び第３相変化層を順次にさらに形成することを特徴とする請求項１０に記載の抵抗体メモリ素子の製造方法。
【請求項１２】
前記第１相変化層は、カルコゲニド層で形成することを特徴とする請求項１０に記載の抵抗体メモリ素子の製造方法。
【請求項１３】
前記第２相変化層は、遷移金属酸化物層で形成することを特徴とする請求項１０に記載の抵抗体メモリ素子の製造方法。
【請求項１４】
前記第１障壁層は、前記第１相変化層及び第２相変化層より抵抗の小さい金属層または絶縁層で形成することを特徴とする請求項１０に記載の抵抗体メモリ素子の製造方法。
【請求項１５】
前記第２障壁層は、前記第１相変化層ないし第３相変化層より抵抗の小さい金属層または絶縁層で形成することを特徴とする請求項１１に記載の抵抗体メモリ素子の製造方法。
【請求項１６】
前記上部電極と前記第２相変化層との間に、電子がトンネリングできる薄膜の誘電層をさらに形成することを特徴とする請求項１０に記載の抵抗体メモリ素子の製造方法。
【請求項１７】
基板上に導電性不純物がドーピングされた第１不純物領域及び第２不純物領域を有するトランジスタを形成する工程と、
前記基板上に前記トランジスタを覆う第１層間絶縁層を形成する工程と、
前記第１層間絶縁層に、前記第１不純物領域及び第２不純物領域のうち何れか一つが露出されるコンタクトホールを形成する工程と、
前記コンタクトホールを導電性プラグで満たす工程と、
前記第１層間絶縁層上に、前記導電性プラグに接触するように相変化層を形成する工程と、
前記相変化層上に電子がトンネリングできる薄膜の誘電層を形成する工程と、
前記誘電層上に上部電極を形成する工程と、を含むことを特徴とする抵抗体メモリ素子の製造方法。
【請求項１８】
前記相変化層は、カルコゲニド層または遷移金属酸化物層で形成することを特徴とする請求項１７に記載の抵抗体メモリ素子の製造方法。
【請求項１９】
基板と、前記基板上に形成されたトランジスタと、前記トランジスタに連結されたストレージノードと、を有し、前記ストレージノードは、前記基板に連結された下部電極、前記下部電極上に積層された第１相変化層、前記第１相変化層上に形成された第１障壁層、前記第１障壁層上に形成された第２相変化層、及び前記第２相変化層上に形成された上部電極を備える抵抗体メモリ素子の動作方法において、
前記ストレージノードの前記上部電極と下部電極との間に、前記第１相変化層を相変化させ得る第１書き込み電圧を印加することを特徴とする抵抗体メモリ素子の動作方法。
【請求項２０】
前記第１書き込み電圧を印加した後、前記上部電極と下部電極との間に、前記第２相変化層を相変化させ得る第２書き込み電圧を印加することを特徴とする請求項１９に記載の抵抗体メモリ素子の動作方法。
【請求項２１】
前記第１相変化層及び第２相変化層は、それぞれカルコゲニド層及び遷移金属酸化物層であることを特徴とする請求項１９に記載の抵抗体メモリ素子の動作方法。
【請求項２２】
前記障壁層は、前記第１相変化層及び第２相変化層より抵抗の小さい金属層または絶縁層であることを特徴とする請求項１９に記載の抵抗体メモリ素子の動作方法。
【請求項２３】
基板と、前記基板上に形成されたトランジスタと、前記トランジスタに連結されたストレージノードと、を有し、前記ストレージノードは、前記基板に連結された下部電極、前記下部電極上に積層された第１相変化層、前記第１相変化層上に形成された第１障壁層、前記第１障壁層上に形成された第２相変化層、及び前記第２相変化層上に形成された上部電極を備える抵抗体メモリ素子の動作方法において、
前記ストレージノードの前記上部電極と下部電極との間に、前記第２相変化層を相変化させ得る書き込み電圧を印加することを特徴とする抵抗体メモリ素子の動作方法。
【請求項２４】
前記第１相変化層及び第２相変化層は、それぞれカルコゲニド層及び遷移金属酸化物層であることを特徴とする請求項２３に記載の抵抗体メモリ素子の動作方法。
【請求項２５】
前記障壁層は、前記第１相変化層及び第２相変化層より抵抗の小さい金属層または絶縁層であることを特徴とする請求項２３に記載の抵抗体メモリ素子の動作方法。
【請求項２６】
基板と、前記基板上に形成されたトランジスタと、前記トランジスタに連結されたストレージノードと、を有し、前記ストレージノードは、前記基板に連結された下部電極、前記下部電極上に積層された第１相変化層、前記第１相変化層上に形成された第１障壁層、前記第１障壁層上に形成された第２相変化層、及び前記第２相変化層上に形成された上部電極を備える抵抗体メモリ素子の動作方法において、
前記ストレージノードの前記上部電極と下部電極との間に読み取り電流を印加することを特徴とする抵抗体メモリ素子の動作方法。
【請求項２７】
前記第１相変化層及び第２相変化層は、それぞれカルコゲニド層及び遷移金属酸化物層であることを特徴とする請求項２６に記載の抵抗体メモリ素子の動作方法。
【請求項２８】
前記障壁層は、前記第１相変化層及び第２相変化層より抵抗の小さい金属層または絶縁層であることを特徴とする請求項２６に記載の抵抗体メモリ素子の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ素子とその製造及び動作方法に係り、さらに詳細には、多値抵抗体メモリ素子とその製造及び動作方法に関する。
【背景技術】
【０００２】
メモリ素子は、電源が遮断されると記録されたデータが消去される揮発性メモリ素子と、そうでない不揮発性メモリ素子とに大別され得る。最近、インターネット技術の発展及び移動通信機器の普及率が向上し、不揮発性メモリ素子に対する関心が高まっている。不揮発性メモリ素子は、現在広く使用されているフラッシュメモリ素子が代表的であるが、強誘電体ＲＡＭ（Ｆｅｒｒｏｅｌｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：ＦｅＲＡＭ）、磁気ＲＡＭ（Ｍａｇｎｅｔｉｃ  ＲＡＭ：ＭＲＡＭ）、ＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）メモリ素子をはじめとして抵抗体メモリ素子であるＲＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  ＲＡＭ）やＰＲＡＭ（Ｐｈａｓｅ  ｃｈａｎｇｅ  ＲＡＭ）のような次世代素子が続々紹介されており、そのうち一部は、制限的に製品化されている。
【０００３】
ＲＲＡＭやＰＲＡＭ等は、抵抗体をメモリノードとして使用するという点で他の不揮発性メモリ素子と区別される。ＰＲＡＭは、ストレージノードに与えられた条件によって非晶質から結晶質に、あるいは逆に相が変わる相変化層が含まれている。前記相変化層の抵抗は、非晶質であるときに高く、結晶質であるときに低いが、ＰＲＡＭは、相変化層のこのような抵抗特性を利用してビットデータを記録及び読み取る。
【０００４】
図１は、従来技術による抵抗体メモリ素子の一つであるＰＲＡＭを示す図面である。
【０００５】
図１に示すように、従来のＰＲＡＭは、半導体基板１０にソース１２、ドレイン１４及びゲート電極を有するゲート積層物１６で構成される電界効果トランジスタ（以下、トランジスタ）を備える。前記トランジスタは、第１層間絶縁層１８で覆われている。第１層間絶縁層１８に、第１層間絶縁層１８を貫通してドレイン１４に連結された第１導電性プラグ２０が備えられている。第１導電性プラグ２０は、下部電極として使用される。第１層間絶縁層１８上に、第１導電性プラグ２０の上面を覆うＧＳＴ（ＧｅＳｂＴｅ）層２２が形成されている。ＧＳＴ層２２は、相変化層であって、メモリノードとして使用される。ＧＳＴ層２２上には、上部電極２４が形成されている。ＧＳＴ層２２及び上部電極２４は、第２層間絶縁層２６で覆われている。第１層間絶縁層１８及び第２層間絶縁層２６にソース１２が露出されるコンタクトホール２８が形成されており、コンタクトホール２８は、第２導電性プラグ３０で満たされている。第２層間絶縁層２６上に、第２導電性プラグ３０の上面に連結されたビットライン３２が形成されている。
【０００６】
次に、前述の従来のＰＲＡＭの動作を簡略化して説明する。
【０００７】
相変化層であるＧＳＴ層２２に所定の相変化電流が印加されると、ＧＳＴ層２２の一部は結晶質から非晶質に変わる。これにより、前記相変化電流の印加後、ＧＳＴ層２２の抵抗は、前記相変化電流の印加以前より増大する。このように、相変化電流の印加前後にＧＳＴ層２２の抵抗が変わるので、前記相変化電流が印加された後、ＧＳＴ層２２の抵抗が大きくなったとき、ＧＳＴ層２２にビットデータ１が記録されたと見なす。また、前記相変化電流が印加される前のＧＳＴ層２２の抵抗が低い状態であるとき、ＧＳＴ層２２にビットデータ０が記録されたと見なす。
【０００８】
前述した従来のＰＲＡＭの場合、ＧＳＴ層２２の状態は、印加される電流のサイズによって決定される。ところが、ＧＳＴ層２２の一部を非晶質状態に変えるために、ＧＳＴ層２２に印加される相変化電流はＰＲＡＭの特性の改善に障害となっている。すなわち、半導体製造工程の技術の発展によってストレージノード及びトランジスタのサイズを縮めてＰＲＡＭのサイズを小さくすることは技術的に難しくはない。しかし、トランジスタのサイズが小さくなるに従ってトランジスタが受容できる電流、すなわち、トランジスタに許容される電流量も少なくなる。したがって、前記トランジスタに許容される電流がＧＳＴ層２２の相変化に必要な電流より少ない場合、ＰＲＡＭの動作は、事実上難しくなる。このような事実によりＰＲＡＭの集積度は制限される。また、従来のＰＲＡＭは、２ビットデータ以上を記録し難い。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする技術的課題は、集積度を高めながらも駆動電圧を下げ、また、少なくとも２ビットのデータを記録できる抵抗体メモリ素子を提供するところにある。
【００１０】
本発明が解決しようとする他の技術的課題は、前記抵抗体メモリ素子の製造方法を提供するところにある。
【００１１】
本発明が解決しようとするさらに他の技術的課題は、前記抵抗体メモリ素子の動作方法を提供するところにある。
【課題を解決するための手段】
【００１２】
前記技術的課題を達成するために、本発明は、基板と、前記基板上に形成されたトランジスタと、前記トランジスタに連結されたストレージノードとを有する抵抗体メモリ素子において、前記ストレージノードは、前記基板に連結された下部電極と、前記下部電極上に積層された第１相変化層と、前記第１相変化層上に形成された第１障壁層と、前記第１障壁層上に形成された第２相変化層と、前記第２相変化層上に形成された上部電極と、を備えることを特徴とする抵抗体メモリ素子を提供する。
【００１３】
前記第１相変化層は、カルコゲニド層が望ましいが、遷移金属酸化物層でありうる。
【００１４】
前記第１障壁層は、前記第１相変化層及び第２相変化層より抵抗が小さく、電子がトンネリングできる金属層または絶縁層でありうる。
【００１５】
前記第２相変化層は、遷移金属酸化物層が望ましいが、カルコゲニド層であり得る。
【００１６】
前記第２相変化層と前記上部電極との間に、第２障壁層及び第３相変化層が順次にさらに備えられ得る。このとき、前記第２障壁層は、前記第１相変化層ないし第３相変化層より抵抗が小さく、電子がトンネリングできる金属層または絶縁層でありうる。
【００１７】
前記第２相変化層と前記上部電極との間に、電子がトンネリングできる薄膜の誘電層がさらに備えられ得る。
【００１８】
本発明の他の実施形態によれば、前記ストレージノードは、前記基板に連結された下部電極と、前記下部電極上に積層された相変化層と、前記相変化層上に積層された薄膜の誘電層と、前記誘電層上に積層された上部電極と、を備え得る。
【００１９】
このとき、前記相変化層は、前記第１相変化層または第２相変化層でありうる。
【００２０】
前記他の技術的課題を達成するために、本発明は、基板上に導電性不純物がドーピングされた第１不純物領域及び第２不純物領域を有するトランジスタを形成する工程と、前記基板上に前記トランジスタを覆う第１層間絶縁層を形成する工程と、前記第１層間絶縁層に、前記第１不純物領域及び第２不純物領域のうち何れか一つが露出されるコンタクトホールを形成する工程と、前記コンタクトホールを導電性プラグで満たす工程と、前記第１層間絶縁層上に、前記導電性プラグに接触するように第１相変化層を形成する工程と、前記第１相変化層上に第１障壁層を形成する工程と、前記第１障壁層上に第２相変化層を形成する工程と、前記第１層間絶縁層上に、前記第１相変化層及び第２相変化層の露出された全面と、前記第１障壁層の露出された全面とを覆う第２層間絶縁層を形成する工程と、前記第２層間絶縁層上に、前記第２相変化層に連結される上部電極を形成する工程と、を含むことを特徴とする抵抗体メモリ素子の製造方法を提供する。
【００２１】
前記第２層間絶縁層を形成する前に、前記第２相変化層上に第２障壁層及び第３相変化層を順次にさらに形成できる。
【００２２】
前記第１相変化層ないし第３相変化層と第１障壁層及び第２障壁層とは、前記技術的課題を達成するために提示されたメモリ素子で説明された通りでありうる。
【００２３】
前記上部電極と前記第２相変化層との間に、電子がトンネリングできる薄膜の誘電層をさらに形成できる。
【００２４】
また、本発明は、前記他の技術的課題を達成するために、基板上に導電性不純物がドーピングされた第１不純物領域及び第２不純物領域を有するトランジスタを形成する工程と、前記基板上に前記トランジスタを覆う第１層間絶縁層を形成する工程と、前記第１層間絶縁層に、前記第１不純物領域及び第２不純物領域のうち何れか一つが露出されるコンタクトホールを形成する工程と、前記コンタクトホールを導電性プラグで満たす工程と、前記第１層間絶縁層上に、前記導電性プラグに接触するように相変化層を形成する工程と、前記相変化層上に電子がトンネリングできる薄膜の誘電層を形成する工程と、前記誘電層上に上部電極を形成する工程と、を含むことを特徴とする抵抗体メモリ素子の製造方法を提供する。
【００２５】
ここで、前記相変化層は、前記第１相変化層または第２相変化層でありうる。
【００２６】
前記さらに他の技術的課題を達成するために、本発明は、基板と、前記基板上に形成されたトランジスタと、前記トランジスタに連結されたストレージノードと、を有し、前記ストレージノードは、前記基板に連結された下部電極、前記下部電極上に積層された第１相変化層、前記第１相変化層上に形成された第１障壁層、前記第１障壁層上に形成された第２相変化層、及び前記第２相変化層上に形成された上部電極を備える抵抗体メモリ素子の動作方法において、前記ストレージノードの前記上部電極と下部電極との間に、前記第１相変化層を相変化させ得る第１書き込み電圧を印加することを特徴とする抵抗体メモリ素子の動作方法を提供する。
【００２７】
前記第１書き込み電圧を印加した後、前記上部電極と下部電極との間に、前記第２相変化層を相変化させ得る第２書き込み電圧を印加できる。
【００２８】
また、本発明は、前記さらに他の技術的課題を達成するために、基板と、前記基板上に形成されたトランジスタと、前記トランジスタに連結されたストレージノードと、を有し、前記ストレージノードは、前記基板に連結された下部電極、前記下部電極上に積層された第１相変化層、前記第１相変化層上に形成された第１障壁層、前記第１障壁層上に形成された第２相変化層、及び前記第２相変化層上に形成された上部電極を備える抵抗体メモリ素子の動作方法において、前記ストレージノードの前記上部電極と下部電極との間に、前記第２相変化層を相変化させ得る書き込み電圧を印加することを特徴とする抵抗体メモリ素子の動作方法を提供する。
【００２９】
また、本発明は、前記さらに他の技術的課題を達成するために、基板と、前記基板上に形成されたトランジスタと、前記トランジスタに連結されたストレージノードと、を有し、前記ストレージノードは、前記基板に連結された下部電極、前記下部電極上に積層された第１相変化層、前記第１相変化層上に形成された第１障壁層、前記第１障壁層上に形成された第２相変化層、及び前記第２相変化層上に形成された上部電極を備える抵抗体メモリ素子の動作方法において、前記ストレージノードの前記上部電極と下部電極との間に読み取り電流を印加することを特徴とする抵抗体メモリ素子の動作方法を提供する。
【００３０】
前記動作方法で、前記第１相変化層及び第２相変化層と第１障壁層とは、前記メモリ素子と関連して前述した通りであり得る。
【００３１】
このような本発明を利用すれば、トランジスタの限界電流より少ない電流を利用してデータを記録できるので、トランジスタの限界電流による集積度の制限をある程度下げ得る。また、２ビット以上のデータを記録できる。
【発明の効果】
【００３２】
本発明のメモリ素子は、相変化特性の相異なる少なくとも二層の相変化層と、これらの層の間に備えられた障壁層とを有するストレージノードを備える。したがって、本発明のメモリ素子を利用すれば、少なくとも２ビットデータを記録でき、動作に必要な電流を減らし得る。それにより、高集積化によってトランジスタのサイズが小さくなってトランジスタの受容電流が少なくなっても、メモリ素子を正常に動作させ得る。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態による多値抵抗体メモリ素子（以下、本発明のメモリ素子）とその製造及び動作方法を添付された図面を参照して詳細に説明する。この過程で、図面に示す層や領域の厚さは、明細書の明確性のために誇張されて図示されたものである。
【００３４】
まず、本発明のメモリ素子について説明する。
【００３５】
図２は、本発明のメモリ素子の構成を示す図面である。
【００３６】
図２に示すように、基板４０に、基板４０と逆の導電性の不純物がドーピングされた第１不純物領域４２ｓ及び第２不純物領域４２ｄが形成されている。基板４０は、ｐ型またはｎ型半導体基板でありうる。第１不純物領域４２ｓと第２不純物領域４２ｄとは離隔されており、それぞれソース領域及びドレイン領域として使用される。第１不純物領域４２ｓがドレイン領域として、第２不純物領域４２ｄがソース領域として使用されてもよい。第１不純物領域４２ｓと第２不純物領域４２ｄとの間の基板４０上にゲート積層物４４が存在する。ゲート積層物４４は、ゲート電極と前記ゲート電極の側面及び上面を覆う絶縁膜を備え得る。第１不純物領域４２ｓ及び第２不純物領域４２ｄとゲート積層物４４とは、電界効果トランジスタを形成する。基板４０上に前記トランジスタを覆う第１層間絶縁層Ｌ１が存在する。第１層間絶縁層Ｌ１に第２不純物領域４２ｄが露出される第１コンタクトホールｈ１が形成されている。第１コンタクトホールｈ１は、第１導電性プラグ４６で満たされている。第１導電性プラグ４６は、下部電極の役割を担う。第１層間絶縁層Ｌ１の上に第２層間絶縁層Ｌ２が存在する。第２層間絶縁層Ｌ２に第１導電性プラグ４６の上面が露出される第１ビアホール４８が形成されている。第１ビアホール４８の直径は、第１コンタクトホールｈ１の直径より広い。第１ビアホール４８の底面は、第１導電性プラグ４６の上面を覆う第１相変化層５０で覆われている。第１相変化層５０は、第１ビアホール４８の側面を経て第１ビアホール４８の周りの第２層間絶縁層Ｌ２の一部領域まで拡張している。第１相変化層５０は、第１導電性プラグ４６を通じて第１電流が流れるとき、第１相変化層５０の第１導電性プラグ４６と接触した一部領域の相が結晶質から非晶質に変わり、前記第１電流より少ない第２電流が所定時間印加されるとき、前記非晶質に変わった部分がさらに結晶質に変わる特性を表すカルコゲニド物質からなる層であって、例えば、ＧＳＴ層でありうる。第１相変化層５０が結晶質であるとき、第１相変化層５０の抵抗を、以下では第１抵抗と言い、Ｒ１と表記する。第１相変化層５０上に、障壁層５２と第２抵抗Ｒ２を有する第２相変化層５４とが順次に積層されている。第２抵抗Ｒ２は、第２相変化層５４の相変化による最小抵抗を表す。障壁層５２は、第１相変化層５０と第２相変化層５４との間で、何れか一方から他方にホールや酸素の空孔のような欠陥が移動することを防止する。例えば、第１相変化層５０及び第２相変化層５４がそれぞれＧＳＴ層及びＮｂＯ層とするとき、第２相変化層５４から第１相変化層５０に酸素が移動することを防止する。第１相変化層５０と第２相変化層５４との間に障壁層５２が存在することによって、各層の相変化に必要な電流を減らし、印加される電流の微細調節が可能である。障壁層５２は、第１相変化層５０の第１抵抗Ｒ１及び第２相変化層５４の第２抵抗Ｒ２よりははるかに小さいだけでなく、第１抵抗Ｒ１と第２抵抗Ｒ２との差（Ｒ１−Ｒ２）よりも小さな第３抵抗（Ｒ３＜＜Ｒ１，Ｒ２）を有する物質層であることが望ましい。障壁層５２の抵抗が、このように第１抵抗Ｒ１及び第２抵抗Ｒ２に比べてはるかに小さいため、第１相変化層５０及び第２相変化層５４と障壁層５２とを有するストレージノードＳの抵抗（Ｒ＝Ｒ１＋Ｒ２＋Ｒ３）を、第１相変化層５０及び第２相変化層５４の抵抗の和（Ｒ１＋Ｒ２）として見なしてもよい。このような障壁層５２は、例えば、Ｉｒのような金属層でありうるが、絶縁層であってもよい。障壁層５２の厚さは、前記の抵抗条件を満足する範囲の厚さを有することが望ましい。第２相変化層５４は、印加電圧によって抵抗が変わる物質からなるものであり、例えば、ニオビウム酸化膜（ＮｂＯ）でありうる。第２相変化層５４と第１相変化層５０とは離隔されていることが望ましい。したがって、第２相変化層５４は、障壁層５２の上面を逸脱しないように備えられたことが望ましい。ストレージノードＳは、２層以上の障壁層と３層以上の相変化層とを有してもよく、多様な構造を有しうるが、これについては後述する。
【００３７】
次いで、第２層間絶縁層Ｌ２上にストレージノードＳを覆う第３層間絶縁層Ｌ３が存在する。第３層間絶縁層Ｌ３に第２相変化層５４が露出される第２ビアホール５６が形成されている。第２ビアホール５６は、第２導電性プラグ５８で満たされている。第３層間絶縁層Ｌ３上に第２導電性プラグ５８の上面を覆う上部電極６０が存在する。上部電極６０は、ゲート積層物４４のゲート電極と平行に備えられている。第３層間絶縁層Ｌ３上に上部電極６０を覆う第４層間絶縁層Ｌ４が存在する。第１層間絶縁層Ｌ１ないし第４層間絶縁層Ｌ４を層間絶縁層Ｌという。層間絶縁層Ｌに第１不純物領域４２ｓが露出される第２コンタクトホールｈ２が形成されている。第２コンタクトホールｈ２は、第３導電性プラグ６２で満たされている。層間絶縁層Ｌ上に第３導電性プラグ６２と連結され、ゲート積層物４４及び上部電極６０と垂直な方向に形成されたビットライン６４が存在する。
【００３８】
図３ないし図６は、図２に示す本発明のメモリ素子のストレージノードＳの多様な変形例を示す。
【００３９】
図３に示すように、第１層間絶縁層Ｌ１上に第１導電性プラグ４６の上面を覆う四角形の第１相変化層７０が存在する。第１相変化層７０の露出された全面は、障壁層７２で覆われている。そして、障壁層７２の露出された全面は、第２相変化層７４で覆われている。第１相変化層７０の形態は、図４に示すように、シリンダー型でありうる。
【００４０】
図５に示すように、第１層間絶縁層Ｌ１上に第１導電性プラグ４６の上面を覆う第１相変化層７０が存在する。そして、第１層間絶縁層Ｌ１上に第１相変化層７０の露出された全面を覆う第２層間絶縁層Ｌ２が積層されている。第２層間絶縁層Ｌ２に第３ビアホール７６が形成されている。第２層間絶縁層Ｌ２上に第３ビアホール７６を満たす障壁層７２が積層されており、障壁層７２上に第２相変化層７４が存在する。
【００４１】
図６に示すように、第１層間絶縁層Ｌ１上に第１導電性プラグ４６の上面を覆う第１相変化層８０が積層されている。第１相変化層８０上に、第１障壁層８２、第２相変化層８４、第２障壁層８６及び第３相変化層８８が順次に積層されている。第１障壁層８２及び第２障壁層８６は、金属層、例えば、Ｉｒ層であって、第１相変化層８０、第２相変化層８４及び第３相変化層８８のそれぞれの最低抵抗よりはるかに低くて、無視できる程度の抵抗を有する絶縁層であってもよい。図６で、第１相変化層８０、第２相変化層８４及び第３相変化層８８の接触を防止するために、第１相変化層８０から第３相変化層８８に行くほど幅が狭くてもよい。
【００４２】
一方、図２ないし図５に示すストレージノードで、障壁層７２と第２相変化層７４との間に、電子がトンネリングできる程度の厚さを有する誘電膜が備えられてもよい。同様に、図６に示すストレージノードで、第１障壁層８２の上面や下面に、または第２障壁層８６の上面や下面にも誘電膜が備えられ得る。
【００４３】
図７は、図２のストレージノードＳに備えられた障壁層の数による電流の変化を示すグラフである。
【００４４】
図７で、第１グラフＧ１は、ストレージノードＳに障壁層が備えられていないときの電流の変化を示す。そして、第２グラフＧ２は、ストレージノードＳに一層の障壁層が備えられたときの電流の変化を示す。また、第３グラフＧ３は、ストレージノードＳに二層の障壁層が備えられたときの電流の変化を示す。第１グラフＧ１、第２グラフＧ２及び第３グラフＧ３を比較すると、ストレージノードＳに備えられる障壁層の数が増加するほど、最大の電流は減少することが分かる。このように、ストレージノードＳに障壁層を備えることによって、ストレージノードＳに印加する電流を減らしうるので、ストレージノードＳに印加する電流が、前記トランジスタに対する許容電流より多くならないように調節できる。
【００４５】
次に、図２の本発明のメモリ素子の製造方法について説明する。
【００４６】
まず、図８に示すように、基板４０に第１不純物領域４２ｓ及び第２不純物領域４２ｄとゲート電極とを備えるゲート積層物４４を形成してトランジスタを形成する。基板４０としてｐ型またはｎ型の半導体基板を使用し、第１不純物領域４２ｓ及び第２不純物領域４２ｄは、基板４０に基板４０のタイプと異なる形態の導電性の不純物をドーピングして形成する。基板４０上に、前記トランジスタを覆う第１層間絶縁層Ｌ１を形成する。
【００４７】
次いで、図９に示すように、第１層間絶縁層Ｌ１に第２不純物領域４２ｄが露出される第１コンタクトホールｈ１を形成する。次いで、図１０に示すように、第１コンタクトホールｈ１を第１導電性プラグ４６で満たす。第１導電性プラグ４６は、アルミニウムまたはドーピングされたポリシリコン等で形成できる。第１導電性プラグ４６は、下部電極として使用される。その後、第１層間絶縁層Ｌ１上に第１導電性プラグ４６の露出された上面を覆う第２層間絶縁層Ｌ２を形成する。第１層間絶縁層Ｌ１及び第２層間絶縁層Ｌ２は、同じ絶縁層で形成できる。
【００４８】
次いで、図１１に示すように、写真及びエッチング工程を利用して、第２層間絶縁層Ｌ２に第１導電性プラグ４６の上面が露出される第１ビアホール４８を形成する。第１ビアホール４８は、第１コンタクトホールｈ１の直径より広く形成する。
【００４９】
次いで、図１２に示すように、第１ビアホール４８の一部を満たす、すなわち、第１ビアホール４８の底面及び側面を所定の厚さに覆う第１相変化層５０を第２層間絶縁層Ｌ２上に形成する。このとき、第１相変化層５０は、第１ビアホール４８を完全に満たすように形成してもよい。後者の場合、第１相変化層５０を形成した後、その表面を平坦化する。第１相変化層５０は、カルコゲニド層、例えば、ＧＳＴ層で形成できる。次いで、第１相変化層５０上に第１ビアホール４８の残りを満たす障壁層５２を形成し、その表面を平坦化する。障壁層５２は、金属層、例えば、イリジウム（Ｉｒ）層で形成できる。また、障壁層５２は、第１相変化層５０の第１抵抗及び後続工程で形成される第２相変化層の第２抵抗に比べてはるかに小さな抵抗を有しながら、電子のトンネリングを許容できる厚さを有する絶縁膜で形成してもよい。
【００５０】
障壁層５２上に、第１ビアホール４８を含むストレージノード領域を限定する第１感光膜パターンＰＲを形成する。
【００５１】
第１感光膜パターンＰＲをエッチングマスクとして使用して、障壁層５２及び第１相変化層５０を順次にエッチングする。前記エッチングは、第２層間絶縁層Ｌ２が露出されるまで実施する。前記エッチング後、第１感光膜パターンＰＲを除去する。図１３は、第１感光膜パターンＰＲを除去した後の結果物を示す。
【００５２】
次いで、図１４に示すように、第２層間絶縁層Ｌ２上に、前記エッチング後に残った第１相変化層５０及び障壁層５２の露出された全面を覆う第２相変化層５４を形成する。第２相変化層５４は、障壁層５２の抵抗よりはるかに大きな第２抵抗を有する抵抗体、例えば、ニッケル酸化膜（ＮｉＯ）で形成できる。第２相変化層５４上に、障壁層５２の一部領域を限定する第２感光膜パターンＰＲ１を形成する。第２感光膜パターンＰＲ２をエッチングマスクとして使用して、第２相変化層５４の露出された部分をエッチングして除去する。以後、第２感光膜パターンＰＲ１も除去する。前記エッチングにより第２相変化層５４は、障壁層５２の一部の領域上のみに残る。図１５は、第２感光膜パターンＰＲ１を除去した後の結果物を示す。
【００５３】
次いで、図１６に示すように、第２層間絶縁層Ｌ３上に第１相変化層５０及び第２相変化層５４と障壁層５２の露出された全面を覆う第３層間絶縁層Ｌ３を形成する。第３層間絶縁層Ｌ３は、第２層間絶縁層Ｌ２と同じ絶縁層で形成できる。写真及びエッチング工程を利用して、第３層間絶縁層Ｌ３に第２相変化層５４が露出される第２ビアホール５６を形成する。
【００５４】
次いで、図１７に示すように、第２ビアホール５６を第２導電性プラグ５８で満たした後、第３層間絶縁層Ｌ３上に第２導電性プラグ５８の露出された上面を覆う上部電極６０を形成する。
【００５５】
上部電極６０は、ゲート積層物４４と平行に形成される。第３層間絶縁層Ｌ３上に上部電極６０を覆う第４層間絶縁層Ｌ４を形成する。次いで、図１８に示すように、第１層間絶縁層Ｌ１ないし第４層間絶縁層Ｌ４を備える層間絶縁層Ｌに、第１不純物領域４２ｓが露出される第２コンタクトホールｈ２を形成する。そして、第２コンタクトホールｈ２を第３導電性プラグ６２で満たす。次いで、第４層間絶縁層Ｌ４上に第３導電性プラグ６２と連結されるビットライン６４を形成する。このようにして本発明のメモリ素子が完成される。
【００５６】
一方、障壁層５２と第２相変化層５４とを形成する過程で、障壁層５２と第２相変化層５４との間に電子がトンネリングできる程度の厚さを有する誘電層を追加的に形成してもよい。
【００５７】
次に、本発明のメモリ素子の動作方法を説明する。
【００５８】
＜書き込み＞
図１９に示すように、トランジスタＴをオン状態にして、ビットライン６４と上部電極６０との間に第１書き込み電圧Ｖｗ１を印加する。第１書き込み電圧Ｖｗ１によりストレージノードＳの第１相変化層５０に、第１相変化層５０の一部が結晶質から非晶質に変化しうる第１電流Ｉ１が流れる。第１書き込み電圧Ｖｗ１は、第１相変化層５０の相変化特性を考慮して、第１相変化層５０の一部の領域が結晶質から非晶質に変わり得る程度の時間のみ印加する。第１相変化層５０に第１電流Ｉ１が流れることによって、第１相変化層５０の一部、すなわち、下部電極として使用される第１導電性プラグ４６と接触した領域５０ａは、瞬間的にキュリー温度以上になって、前記領域５０ａに非晶質領域Ａが形成される。このように、第１相変化層５０に非晶質領域Ａが形成されることによって、第１相変化層５０の抵抗は、非晶質領域Ａが存在していないときの第１抵抗Ｒ１より大きい第４抵抗Ｒ４となる。その結果、ストレージノードＳの抵抗Ｒは、第１相変化層５０の第４抵抗Ｒ４と第２相変化層５４の最小抵抗の第２抵抗Ｒ２との和（Ｒ２＋Ｒ４）となる。このように、ストレージノードＳの抵抗ＲがＲ２＋Ｒ４であるとき、ストレージノードＳに２ビットデータ００、０１、１０、１１のうち、何れか一つ、例えば、０１が記録されたと見なし得る。
【００５９】
次いで、図２０に示すように、トランジスタＴをオン状態にして、ビットライン６４と上部電極６０との間に第２書き込み電圧Ｖｗ２を印加する。第２書き込み電圧Ｖｗ２は、第２相変化層５４の相変化電圧であって、第１相変化層５０を結晶質から非晶質に変化させる第１書き込み電圧Ｖｗ１より低くてもよい。第２書き込み電圧Ｖｗ２が印加されると、第２電流Ｉ２が第２相変化層５４を通過して流れるが、第２電流Ｉ２によって第２相変化層５４の抵抗は、第２抵抗Ｒ２から第５抵抗Ｒ５へと大きくなる。このような第２相変化層５４の抵抗の上昇を表すために、第２相変化層５４を太い斜線で表示した。第２相変化層５４の抵抗の上昇によって、ストレージノードＳの抵抗Ｓは、Ｒ１＋Ｒ２からＲ１＋Ｒ５へと大きくなる。このように、ストレージノードＳの抵抗ＲがＲ１＋Ｒ５であるとき、ストレージノードＳに２ビットデータ００、０１、１０、１１のうち何れか一つ、例えば、１０が記録されたと見なす。
【００６０】
一方、図１９及び図２０に示す書き込みの場合を順次に実施すれば、すなわち、ストレージノードＳの両端に第１書き込み電圧Ｖｗ１及び第２書き込み電圧Ｖｗ２を順次に印加する場合、図２１に示すように、第１相変化層５０及び第２相変化層５４が何れも相変化を起こす。これにより、ストレージノードＳの抵抗Ｒは、第４抵抗Ｒ４と第５抵抗Ｒ５との和となって、最大の抵抗となる。このように、ストレージノードＳの抵抗ＲがＲ４＋Ｒ５であるとき、ストレージノードＳに２ビットデータ００、０１、１０、１１のうち何れか一つ、例えば、１１が記録されたと見なす。
【００６１】
また、ストレージノードＳの第１相変化層５０及び第２相変化層５４が何れも相変化を起こしていないとき、すなわち、第１相変化層５０及び第２相変化層５４の抵抗が、それぞれ最小抵抗である第１抵抗Ｒ１及び第２抵抗Ｒ２であるとき、ストレージノードＳに２ビットデータ００、０１、１０、１１のうち何れか一つ、例えば、００が記録されたと見なす。
【００６２】
＜読み取り＞
図２２に示すように、トランジスタＴをオン状態に維持し、ストレージノードＳの両端に所定の電位差、すなわち、読み取り電圧Ｖｒを印加する。読み取り電圧Ｖｒの印加によってストレージノードＳ及びトランジスタＴを通過して電流Ｉが流れる。この電流Ｉは、トランジスタＴのソース領域として使用される第１不純物領域４２ｓに連結されたセンスアンプ（Ｓ／Ａ）により測定される。ストレージノードＳに記録されたデータによってストレージノードＳの抵抗Ｒが異なるため、前記電流Ｉのサイズは、ストレージノードＳに記録されたデータによって変わる。したがって、Ｓ／Ａを利用して電流Ｉを測定することによって、ストレージノードＳに記録されたデータが２ビットデータ００、０１、１０、１１のうちどれであるかが分かる。例えば、Ｓ／Ａを通じて測定された電流Ｉが最小であるときには、ストレージノードＳの抵抗Ｒが最大であるということを意味し、前述した書き込み動作を基準とするとき、ストレージノードＳには、２ビットデータ、１１が記録されたということが分かる。同じ方法でストレージノードＳに記録された２ビットデータ、すなわち、００、０１または１０を読み取りできる。
【００６３】
＜消去＞
ストレージノードＳの両端に第２相変化層５４の相変化電圧である第２書き込み電圧Ｖｗ２より高い消去電圧を印加する。このとき、前記消去電圧は、第１相変化層５０に印加される第１書き込み電圧Ｖｗ１より低いことが望ましい。また、前記消去電圧は、第１相変化層５０にデータを記録するときより長い時間印加する。ストレージノードＳに記録されたデータは、このように、一回に消去することもできるが、第１相変化層５０及び第２相変化層５４別に区分して順次に消去してもよい。例えば、第２相変化層５４に記録されたデータは、前記第２書き込み電圧Ｖｗ２より高い電圧を印加して消去し、第１相変化層５０に記録されたデータは、第１相変化層５０に前記第１電流Ｉ１より少ない電流を、第１電流Ｉ１を印加するときより長い時間印加して消去できる。このとき、第１相変化層５０に記録されたデータを先に消去してもよく、第２相変化層５４に記録されたデータを先に消去してもよい。
【００６４】
前記した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものであると言うより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、ストレージノードの構成をさらに多様化でき、電界効果トランジスタの代わりに薄膜トランジスタを使用することもできるであろう。したがって、本発明の範囲は、説明された実施形態によって決まらず、特許請求の範囲に記載された技術的思想によって決まらねばならない。
【産業上の利用可能性】
【００６５】
本発明は、半導体メモリ素子が使用されるあらゆる製品、例えば、コンピュータ、携帯電話、デジタルカメラ、キャムコーダ、ＧＰＳ、ＰＤＡ、ＤＭＢ、ＭＰ３、家庭用電子製品などに使用され、以外にも機能中にデータの保存機能を有するあらゆる製品に使用され得る。
【図面の簡単な説明】
【００６６】
【図１】従来技術によるＰＲＡＭの断面図である。
【図２】本発明の実施形態による多値抵抗体メモリ素子の断面図である。
【図３】図２に示すメモリ素子のストレージノードに対する多様な変形例を示す断面図である。
【図４】図２に示すメモリ素子のストレージノードに対する多様な変形例を示す断面図である。
【図５】図２に示すメモリ素子のストレージノードに対する多様な変形例を示す断面図である。
【図６】図２に示すメモリ素子のストレージノードに対する多様な変形例を示す断面図である。
【図７】図２に示すメモリ素子のストレージノードで障壁層の数による電流の変化を示すグラフである。
【図８】図２に示す本発明の実施形態によるメモリ素子の製造方法を工程別に示す断面図である。
【図９】図２に示す本発明の実施形態によるメモリ素子の製造方法を工程別に示す断面図である。
【図１０】図２に示す本発明の実施形態によるメモリ素子の製造方法を工程別に示す断面図である。
【図１１】図２に示す本発明の実施形態によるメモリ素子の製造方法を工程別に示す断面図である。
【図１２】図２に示す本発明の実施形態によるメモリ素子の製造方法を工程別に示す断面図である。
【図１３】図２に示す本発明の実施形態によるメモリ素子の製造方法を工程別に示す断面図である。
【図１４】図２に示す本発明の実施形態によるメモリ素子の製造方法を工程別に示す断面図である。
【図１５】図２に示す本発明の実施形態によるメモリ素子の製造方法を工程別に示す断面図である。
【図１６】図２に示す本発明の実施形態によるメモリ素子の製造方法を工程別に示す断面図である。
【図１７】図２に示す本発明の実施形態によるメモリ素子の製造方法を工程別に示す断面図である。
【図１８】図２に示す本発明の実施形態によるメモリ素子の製造方法を工程別に示す断面図である。
【図１９】図２に示す本発明の実施形態による多値抵抗体メモリ素子の動作（書き込み）方法を説明するための断面図である。
【図２０】図２に示す本発明の実施形態による多値抵抗体メモリ素子の動作（書き込み）方法を説明するための断面図である。
【図２１】図２に示す本発明の実施形態による多値抵抗体メモリ素子の動作（書き込み）方法を説明するための断面図である。
【図２２】図２に示す本発明の実施形態による多値抵抗体メモリ素子の動作（読み取り）方法を説明するための断面図である。
【符号の説明】
【００６７】
４０    基板、
４２ｓ    第１不純物領域、
４２ｄ    第２不純物領域、
４４    ゲート積層物、
４６    第１導電性プラグ、
４８    第１ビアホール、
５０    第１相変化層、
５２    障壁層、
５４    第２相変化層、
５６    第２ビアホール、
５８    第２導電性プラグ、
６０    上部電極、
６２    第３導電性プラグ、
６４    ビットライン、
Ｌ１    第１層間絶縁層、
Ｌ２    第２層間絶縁層、
Ｌ３    第３層間絶縁層、
Ｌ４    第４層間絶縁層、
ｈ１    第１コンタクトホール、
ｈ２    第２コンタクトホール。
【図１】
2006295168.tif 000003
【図２】
2006295168.tif 000004
【図３】
2006295168.tif 000005
【図４】
2006295168.tif 000006
【図５】
2006295168.tif 000007
【図６】
2006295168.tif 000008
【図７】
2006295168.tif 000009
【図８】
2006295168.tif 000010
【図９】
2006295168.tif 000011
【図１０】
2006295168.tif 000012
【図１１】
2006295168.tif 000013
【図１２】
2006295168.tif 000014
【図１３】
2006295168.tif 000015
【図１４】
2006295168.tif 000016
【図１５】
2006295168.tif 000017
【図１６】
2006295168.tif 000018
【図１７】
2006295168.tif 000019
【図１８】
2006295168.tif 000020
【図１９】
2006295168.tif 000021
【図２０】
2006295168.tif 000022
【図２１】
2006295168.tif 000023
【図２２】
2006295168.tif 000024