(57)【要約】【課題】  回路規模を小さく抑えたまま、第３者による回路動作の解析や推定の防止が図られたデータ送受信システムを提供する。【解決手段】  第１のデバイス１０が有する信号生成部１１で生成された２値信号を信号出力部１２で３値信号としてデータバス４０上に出力し、第２のデバイス２０が有する信号入力部２１でその３値信号を受信して２値信号に復元し、その２値信号を信号処理部２２で処理する。ここで、３値信号のうちの、Ｈレベル信号とＬレベル信号との中間的なＭレベルの信号は、制御回路３０からの制御信号ＣＮＴに応じた側のレベルの信号（Ｈレベルの信号もしくはＬレベルの信号）である。【選択図】    図１
2006295801.tif 000002
【特許請求の範囲】
【請求項１】
Ｈレベルの信号とＬレベルの信号とが混在してなる２値信号を生成する信号生成部と、前記信号生成部で生成された、Ｈレベルの信号およびＬレベルの信号のうちの制御信号に応じた側の第１のレベルの信号を、該第１のレベルの信号と、Ｈレベルの信号とＬレベルの信号との中間的なＭレベルの信号とに振り分け３値信号として出力する信号出力部とを有する第１のデバイスと、
前記第１のデバイスから前記３値信号を受信し、該３値信号に含まれるＭレベルの信号を、Ｈレベルの信号およびＬレベルの信号のうちの制御信号に応じた第１のレベルの信号と同一のレベルの信号に変換することにより２値信号を復元する信号入力部と、前記信号入力部で得られた２値信号を処理する信号処理部とを有する第２のデバイスと、
前記信号出力部および前記信号入力部の双方に制御信号を伝える制御回路とを備えたことを特徴とするデータ送受信システム。
【請求項２】
前記制御回路は、制御信号を時間的に切り換えるものであることを特徴とする請求項１記載のデータ送受信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データバスを経由してデータの送受信を行なうデータ送受信システムに関する。
【背景技術】
【０００２】
従来より、データバスにＣＰＵやメモリ等の半導体デバイスを接続し、それら半導体デバイス間でデータバスを経由してデータの送受信を行なうデータ送受信システムが知られている。
【０００３】
図７は、従来のデータ送受信システムを示す図である。
【０００４】
図７に示すデータ送受信システム１０００には、第１の半導体デバイス１１００と、第２の半導体デバイス１２００と、それら第１の半導体デバイス１１００と第２の半導体デバイス１２００とを接続するデータバス１３００とが備えられている。
【０００５】
第１の半導体デバイス１１００から第２の半導体デバイス１２００にデータを送信する場合は、第１の半導体デバイス１１００からデータバス１３００上にデータを出力し、そのデータバス１３００上に出力された送信データを第２の半導体デバイス１２００で受信する。
【０００６】
一方、第２の半導体デバイス１２００から第１の半導体デバイス１１００にデータを送信する場合は、第２の半導体デバイス１２００からデータバス１３００上にデータを出力し、そのデータバス１３００上に出力された送信データを第１の半導体デバイス１１００で受信する。このようにして、第１の半導体デバイス１１００と第２の半導体デバイス１２００との間でデータバス１３００を経由してデータの送受信が行なわれる。
【０００７】
このデータ送受信システム１０００では、データバス１３００にプローブ等を接続してそのデータバス１３００に出力されるデータを観測することが可能である。しかし、第３者にデータバスを観測されて、第１，第２の半導体デバイス１１００，１２００を構成する回路の内部動作を不正に解析されたり推定されたりする恐れがある。
【０００８】
そこで、汎用ＣＰＵと外部メモリとの間に変換手段を配置し、この変換手段で外部メモリに格納されるデータのアドレスおよびビット配列を、予め決められたパターンで且つ内容的にはランダムに変換（暗号化）する技術が提案されている（特許文献１参照）。
【特許文献１】特開平５―３２４４８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した特許文献１に提案された技術では、外部メモリに格納されるデータのアドレスおよびビット配列をランダムに暗号化するための暗号処理化機能を変換手段に搭載する必要がある。この暗号化機能を実現するためにはアドレスカウンタ，スタティックＲＡＭ，セレクタ等が必要とされる。従って、回路規模が大きいという問題がある。
【００１０】
本発明は、上記事情に鑑み、回路規模を小さく抑えたまま、第３者による回路動作の解析や推定の防止が図られたデータ送受信システムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成する本発明のデータ送受信システムは、
（１）Ｈレベルの信号とＬレベルの信号とが混在してなる２値信号を生成する信号生成部と、上記信号生成部で生成された、Ｈレベルの信号およびＬレベルの信号のうちの制御信号に応じた側の第１のレベルの信号を、その第１のレベルの信号と、Ｈレベルの信号とＬレベルの信号との中間的なＭレベルの信号とに振り分け３値信号として出力する信号出力部とを有する第１のデバイス
（２）上記第１のデバイスから上記３値信号を受信し、その３値信号に含まれるＭレベルの信号を、Ｈレベルの信号およびＬレベルの信号のうちの制御信号に応じた第１のレベルの信号と同一のレベルの信号に変換することにより２値信号を復元する信号入力部と、上記信号入力部で得られた２値信号を処理する信号処理部とを有する第２のデバイス
（３）上記信号出力部および上記信号入力部の双方に制御信号を伝える制御回路
を備えたことを特徴とする。
【００１２】
本発明のデータ送受信システムは、第１のデバイスが有する信号出力部で３値信号を生成し、データバスを経由して第２のデバイスが有する信号入力部で受信し、その信号入力部で３値信号を２値信号に復元するものである。ここで、３値信号のうちの、Ｈレベル信号とＬレベル信号との中間的なＭレベルの信号は、制御信号に応じた側のレベルの信号（Ｈレベルの信号もしくはＬレベルの信号）である。従って、第３者がデータバス上の信号を観測しても、データバス上に現れる３値信号のうちのＭレベルの信号が第１のデバイス，第２のデバイス内でＬレベルの信号とＨレベルの信号のどちらとして用いられているのかを判定することは困難である。従って、第３者がデータバス上の信号を観測して、第１のデバイス，第２のデバイスを構成する回路の内部動作を不正に解析したり推定したりすることを防止することができる。また、３値信号を生成する信号出力部およびその３値信号を２値信号に復元する信号入力部は簡素な回路構成で済み、それら信号出力部および信号入力部に制御信号を伝送するための配線も１本で済む。従って、回路規模を小さく抑えることができる。
【００１３】
ここで、上記制御回路は、制御信号を時間的に切り換えるものであることが好ましい。
【００１４】
このようにすると、Ｍレベルの信号を、制御信号に応じた側のレベルの信号に時間的に切り換えることができる。従って、データバス上に現れるＭレベルの信号が、第１のデバイス，第２のデバイス内でＬレベルの信号とＨレベルの信号のどちらとして用いられているのかを判定することがさらに困難になる。
【発明の効果】
【００１５】
本発明によれば、回路規模を小さく抑えたまま、第３者による回路動作の解析や推定の防止が図られたデータ送受信システムを提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施の形態を説明する。
【００１７】
図１は、本発明の第１実施形態のデータ送受信システムを示す図である。
【００１８】
図１に示すデータ送受信システム１には、第１のデバイス１０と、第２のデバイス２０と、制御回路３０とが備えられている。第１のデバイス１０と第２のデバイス２０は、８ビット幅のデータバス４０で接続されている。
【００１９】
第１のデバイス１０は、Ｈレベルの信号とＬレベルの信号とが混在してなる２値信号であるデータ信号Ｄ０，…，Ｄ７を生成する信号生成部１１を有する。また、第１のデバイス１０は、詳細は後述するが、信号生成部１１で生成された２値信号であるＨレベルの信号およびＬレベルの信号のうちの制御信号ＣＮＴに応じた側の第１のレベルの信号を、その第１のレベルの信号と、Ｈレベルの信号とＬレベルの信号との中間的なＭレベルの信号とに振り分け３値信号であるデータ信号ｄ０，…，ｄ７を出力する信号出力部１２を有する。
【００２０】
一方、第２のデバイス２０は、やはり詳細は後述するが、第１のデバイス１０から上記３値信号を受信し、その３値信号に含まれるＭレベルの信号を、Ｈレベルの信号およびＬレベルの信号のうちの制御信号ＣＮＴに応じた第１のレベルの信号と同一のレベルの信号に変換することにより２値信号を復元する信号入力部２１を有する。また、第２のデバイス２０は、信号入力部２１で得られた２値信号であるデータ信号Ｄ０’…，Ｄ７’を処理する信号処理部２２を有する。
【００２１】
制御回路３０は、信号出力部１２および信号入力部２１の双方に制御信号ＣＮＴを伝える。
【００２２】
図２は、図１に示すデータ送受信システムにおける３値信号を示す図である。
【００２３】
図２には、データバス４０上に出力される３値信号ｌ，ｍ，ｈと、２つの閾値ＶｒｅｆＬ，ＶｒｅｆＨが示されている。ここで、３値信号ｌ，ｍ，ｈのうちの信号ｍが、前述したＭレベルの信号である。また、信号ｌ，ｈは、Ｌレベルの信号，Ｈレベルの信号である。
【００２４】
第１のデバイス１０と第２のデバイス２０は、データバス４０上に出力される３値信号ｌ，ｍ，ｈでデータのやり取りを行なう。また、これら３値信号ｌ，ｍ，ｈと各デバイス（第１のデバイス１０，第２のデバイス２０）内部の本来の論理入出力値であるＨレベル，Ｌレベルを対応付けるために、２つの閾値ＶｒｅｆＬ，ＶｒｅｆＨが用いられる。これらの大小関係は、図２に示すように
ｌ＜ＶｒｅｆＬ＜ｍ＜ＶｒｅｆＨ＜ｈ
である。
【００２５】
データ送受信システム１において、第１のデバイス１０，第２のデバイス２０が、２つの閾値ＶｒｅｆＬ，ＶｒｅｆＨのうちのいずれの閾値を用いるのかは、制御回路３０から出力される制御信号ＣＮＴのレベルにより決定される。ここでは、制御回路３０から制御信号ＣＮＴとしてＬレベルが出力された場合は閾値ＶｒｅｆＬが用いられ、制御回路３０から制御信号ＣＮＴとしてＨレベルが出力された場合は閾値ＶｒｅｆＨが用いられる。
【００２６】
尚、制御信号ＣＮＴのレベルとして、閾値ＶｒｅｆＬ，ＶｒｅｆＨを用いるほうが各デバイス（第１のデバイス１０，第２のデバイス２０）内の回路構成は若干簡略化されるが、データバス４０上に閾値ＶｒｅｆＬ，ＶｒｅｆＨそのものが現れることから、盗聴防止の面で好ましくない。
【００２７】
また、制御回路３０は、制御信号ＣＮＴのレベルを時間的に切り換える。即ち、制御回路３０は、どちらの閾値ＶｒｅｆＬ，ＶｒｅｆＨを用いるのかを定期的またはランダムな期間ごとに更新する。但し、その期問は、データバス４０の動作クロック１周期よりも長く、また、切り換え完了のタイミングは、データバス４０上のデータのサンプルタイミングよりも前に完了している必要がある。
【００２８】
第１のデバイス１０を構成する信号出力部１２に、制御信号ＣＮＴとしてＬレベルが入力された場合は、閾値ＶｒｅｆＬが指定される。すると、この信号出力部１２は、信号生成部１１からのＬレベルの信号を信号ｌとして出力する。また、信号生成部１１からのＨレベルの信号（前述した第１のレベルの信号）を、信号ｈ（Ｈレベルの信号）と、Ｈレベルの信号とＬレベルの信号との中間的な信号ｍ（前述したＭレベルの信号）とに振り分ける。このようにして、信号出力部１２から３値信号ｌ，ｍ，ｈが出力される。
【００２９】
また、第１のデバイス１０を構成する信号出力部１２に、制御信号ＣＮＴとしてＨレベルが入力された場合は、閾値ＶｒｅｆＨが指定される。すると、この信号出力部１２は、信号生成部１１からのＨレベルの信号を信号ｈとして出力する。また、信号生成部１１からのＬレベルの信号を、信号ｌ（Ｌレベルの信号）と、Ｈレベルの信号とＬレベルの信号との中間的な信号ｍとに振り分ける。このようにして、信号出力部１２から３値信号ｌ，ｍ，ｈが出力される。
【００３０】
一方、第２のデバイス２０を構成する信号入力部２１に、制御信号ＣＮＴとしてＬレベルが入力された場合は、閾値ＶｒｅｆＬが指定される。すると、この信号入力部２１は、３値信号ｌ，ｍ，ｈに含まれる信号ｍを、Ｈレベルの信号に変換する。また、信号ｌ，ｈをＬレベルの信号，Ｈレベルの信号に変換する。このようにして、３値信号ｌ，ｍ，ｈを２値信号に変換する。
【００３１】
また、第２のデバイス２０を構成する信号入力部２１に、制御信号ＣＮＴとしてＨレベルが入力された場合は、閾値ＶｒｅｆＨが指定される。すると、この信号入力部２１は、３値信号ｌ，ｍ，ｈに含まれる信号ｍを、Ｌレベルの信号に変換する。また、信号ｌ，ｈをＬレベルの信号，Ｈレベルの信号に変換する。このようにして、３値信号ｌ，ｍ，ｈを２値信号に変換する。
【００３２】
第１実施形態のデータ送受信システム１では、データバス４０に接続される第１のデバイス１０，第２のデバイス２０がこのような構成であるため、第３者がデータバス４０上の信号を観測しても、現在の閾値Ｖｒｅｆがわからない限り、第３者は、データバス４０上に現れる３値信号１、ｍ、ｈの内、信号ｍが第１のデバイス１０，第２のデバイス２０内でＬレベルの信号とＨレベルの信号のどちらとして用いられているのかを判定することは困難である。従って、第３者がデータバス４０上の信号を観測して、第１のデバイス１０，第２のデバイス２０を構成する回路の内部動作を不正に解析したり推定したりすることを防止することができる。また、第１のデバイス１０，第２のデバイス２０が有する信号生成部１１，信号処理部２２の動作仕様や入出力仕様には一切の変更はなく、さらに、３値信号を生成する信号出力部１２およびその３値信号を２値信号に復元する信号入力部２１は簡素な回路構成で済み、それら信号出力部１２および信号入力部２１に制御信号ＣＮＴを伝送するための配線も１本で済む。従って、回路規模を小さく抑えることができる。
【００３３】
尚、第１実施形態では、説明を簡単にするために、第１のデバイス１０に信号生成部１１と信号出力部１２を有するとともに第２のデバイス２０に信号入力部２１と信号処理部２２を有し、第１のデバイス１０から第２のデバイス２０にデータを送信する例で説明したが、第１，第２デバイス１０，２０の双方に信号生成部１１，信号出力部１２，信号入力部２１，信号処理部２２を有し、これら第１，第２デバイス１０，２０間でデータの送受信を行なってもよい。
【００３４】
また、第１実施形態では、制御回路３０を、第１のデバイス１０，第２のデバイス２０の外部に備えた例で説明したが、制御回路３０を外部に備えることなく、第１のデバイス１０もしくは第２のデバイス２０内に設けてもよい。
【００３５】
図３は、本発明の第２実施形態のデータ送受信システムを示す図である。
【００３６】
図３に示すデータ送受信システム１００には、第１のデバイス１１０と、第２のデバイス１２０と、制御回路１３０とが備えられている。
【００３７】
第１のデバイス１１０は、信号生成部１１１と信号出力部１１２を有する。また、第２のデバイス１２０は、信号入力部１２１と信号処理部１２２を有する。信号出力部１１２と信号入力部１２１は、４ビット幅のデータバス１４０で接続されている。尚、信号生成部１１１と信号出力部１１２の機能、および信号入力部１２１と信号処理部１２２の機能は、前述した信号生成部１１と信号出力部１２の機能、および信号入力部２１と信号処理部２２の機能と同じであるため、説明は省略する。
【００３８】
制御回路１３０は、信号出力部１１２および信号入力部１２１の双方に制御信号ＣＮＴを伝える回路であって、制御信号ＣＮＴを２クロック毎に切り換えることにより、閾値ＶｒｅｆＬ，ＶｒｅｆＨを切り換える回路である。
【００３９】
図４は、図３に示す信号生成部から出力されるデータ信号および制御回路から出力される制御信号の波形を示す図である。
【００４０】
図４には、図３に示す信号生成部１１１から出力される２値のデータ信号Ｄ０，Ｄ１，Ｄ２，Ｄ３と、制御回路１３０から出力される制御信号ＣＮＴが示されている。データ信号Ｄ０は１クロック毎にＨレベルとＬレベルに切り換えられて出力される。また、データ信号Ｄ１は２クロック毎にＬレベルとＨレベルに切り換えられて出力され、データ信号Ｄ２は２クロック毎にＨレベルとＬレベルに切り換えられて出力される。さらに、データ信号Ｄ３は、ＬレベルとＨレベルが１クロックや２クロックで切り換えられて出力される。また、制御信号ＣＮＴは、上述したように２クロック毎にＬレベルとＨレベルに切り換えられて出力される。
【００４１】
図５は、図４に示す２値のデータ信号に２つの閾値を重ねて示す図、および図３に示す信号出力部で出力される３値のデータ信号を示す図である。
【００４２】
図５（ａ）には、図４を参照して説明した２値のデータ信号Ｄ０，Ｄ１，Ｄ２，Ｄ３と、それらのデータ信号Ｄ０，Ｄ１，Ｄ２，Ｄ３に重ねられてなる２つの閾値ＶｒｅｆＬ，ＶｒｅｆＨが示されている。また、２クロック毎にＬレベルとＨレベルに切り換えられる制御信号ＣＮＴも示されている。
【００４３】
一方、図５（ｂ）には、図３に示す信号出力部１１２で出力される３値のデータ信号ｄ０，ｄ１，ｄ２，ｄ３が示されている。
【００４４】
先ず、図５（ａ）に示すデータ信号Ｄ０と図５（ｂ）に示すデータ信号ｄ０を参照して説明する。クロック時間１，２では、データ信号Ｄ０に対して閾値ＶｒｅｆＬが適用される。このため、信号出力部１１２では、データ信号Ｄ０のＨレベル，Ｌレベルをデータｄ０のｍ信号，ｌ信号として出力する。また、クロック時間３，４では、閾値ＶｒｅｆＨが適用されるため、データ信号Ｄ０のＨレベル，Ｌレベルをデータｄ０のｈ信号，ｍ信号として出力する。さらに、クロック時間５，６では、閾値ＶｒｅｆＬが適用されるため、データ信号Ｄ０のＨレベル，Ｌレベルをデータｄ０のｍ信号，ｌ信号として出力する。また、クロック時間７，８では、閾値ＶｒｅｆＨが適用されるため、データ信号Ｄ０のＨレベル，Ｌレベルをデータｄ０のｈ信号，ｍ信号として出力する。さらに、クロック時間９では、閾値ＶｒｅｆＬが適用されるため、データ信号Ｄ０のＨレベルをデータｄ０のｍ信号として出力する。このようにして、図５（ａ）に示す２値のデータ信号Ｄ０が、図５（ｂ）に示す３値のデータ信号ｄ０としてデータバス１４０に出力される。以下、同様にして、図５（ａ）に示す２値のデータ信号Ｄ１，Ｄ２，Ｄ３が、図５（ｂ）に示す３値のデータ信号ｄ１，ｄ２，ｄ３としてデータバス１４０上に出力される。
【００４５】
図６は、図５に示す３値のデータ信号に２つの閾値を重ねて示す図、および図３に示す信号入力部で復元される２値のデータ信号を示す図である。
【００４６】
図６（ａ）には、図５を参照して説明した３値のデータ信号ｄ０，ｄ１，ｄ２，ｄ３と、それらのデータ信号ｄ０，ｄ１，ｄ２，ｄ３に重ねられた２つの閾値ＶｒｅｆＬ，ＶｒｅｆＨが示されている。また、図６（ｂ）には、図３に示す信号入力部１２１で復元される２値のデータ信号Ｄ０’，Ｄ１’，Ｄ２’，Ｄ３’が示されている。
【００４７】
図６（ａ）に示すデータ信号ｄ０と図６（ｂ）に示すデータ信号Ｄ０’を参照して説明すると、クロック時間１，２では、データ信号ｄ０に対して閾値ＶｒｅｆＬが適用される。このため、信号入力部１２１では、データ信号ｄ０のｍ信号，ｌ信号をデータＤ０’のＨレベル，Ｌレベルとして復元する。また、クロック時間３，４では、閾値ＶｒｅｆＨが適用されるため、データ信号ｄ０のｈ信号，ｍ信号をデータＤ０’のＨレベル，Ｌレベルとして復元する。さらに、クロック時間５，６では、閾値ＶｒｅｆＬが適用されるため、データ信号ｄ０のｍ信号，ｌ信号をデータＤ０’のＨレベル，Ｌレベルとして復元する。また、クロック時間７，８では、閾値ＶｒｅｆＨが適用されるため、データ信号ｄ０のｈ信号，ｍ信号をデータＤ０’のＨレベル，Ｌレベルとして復元する。さらに、クロック時間９では、閾値ＶｒｅｆＬが適用されるため、データ信号ｄ０のｍ信号をデータＤ０’のＨレベルとして復元する。このようにして、図６（ａ）に示す３値のデータ信号ｄ０が、図６（ｂ）に示す２値のデータ信号Ｄ０’に復元される。以下、同様にして、図６（ａ）に示す３値のデータ信号ｄ１，ｄ２，ｄ３が、図６（ｂ）に示す２値のデータ信号Ｄ１’，Ｄ２’，Ｄ３’として復元される。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１実施形態のデータ送受信システムを示す図である。
【図２】図１に示すデータ送受信システムにおける３値信号を示す図である。
【図３】本発明の第２実施形態のデータ送受信システムを示す図である。
【図４】図３に示す信号生成部から出力されるデータ信号および制御回路から出力される制御信号の波形を示す図である。
【図５】図４に示す２値のデータ信号に２つの閾値を重ねて示す図、および図３に示す信号出力部で出力される３値のデータ信号を示す図である。
【図６】図５に示す３値のデータ信号に２つの閾値を重ねて示す図、および図３に示す信号入力部で復元される２値のデータ信号を示す図である。
【図７】従来のデータ送受信システムを示す図である。
【符号の説明】
【００４９】
１，１００  データ送受信システム
１０，１１０  第１のデバイス
１１，１１１  信号生成部
１２，１１２  信号出力部
２０，１２０  第２のデバイス
２１，１２１  信号入力部
２２，１２２  信号処理部
３０，１３０  制御回路
【図１】
2006295801.tif 000003
【図２】
2006295801.tif 000004
【図３】
2006295801.tif 000005
【図４】
2006295801.tif 000006
【図５】
2006295801.tif 000007
【図６】
2006295801.tif 000008
【図７】
2006295801.tif 000009