(57)【要約】    【課題】  出力電流の制限値が測定装置の測定範囲を超えた場合でも該測定装置で制限電流値を測定することができる、電流制限回路を備えた定電圧電源回路を得る。    【解決手段】  制限電流測定時には、測定装置から負荷１０に、所定の定電圧Ｖ１よりも少し小さい電圧Ｖｓが印加されると共に、該測定装置によってテスト信号Ｓ１をハイレベルにして負荷１０に大きな電流を流し、入力電圧ＶｄｄとＮＭＯＳトランジスタＭ４のドレインとの間に接続される抵抗値を、抵抗Ｒ４と抵抗Ｒ３の各抵抗値の和になるようにして、通常動作時と比較して小さい電流値で出力電流ｉｏの電流制限がかかるようにした。【選択図】  図１
2006048116.tif 000002
【特許請求の範囲】
【請求項１】
入力端子ＩＮに入力された入力電圧を所定の定電圧Ｖ１に変換して出力端子ＯＵＴから出力する定電圧回路部と、該出力端子ＯＵＴから出力される電流ｉｏを所定の制限電流値に制限する電流制限回路部とを備えた定電圧電源回路において、
前記電流制限回路部は、
出力電流ｉｏに比例した電流を生成して出力する比例電流生成回路部と、
該比例電流生成回路部から出力された比例電流を電圧に変換する電流−電圧変換回路部と、
該電流−電圧変換回路部で変換された電圧に応じて、出力電流ｉｏが所定の第１制限電流値以下になるように前記定電圧回路部に対して出力電流ｉｏの制限を行う制限回路部と、
を備え、
前記電流−電圧変換回路部は、前記制限電流値を測定する測定動作を行うために外部から所定のテスト信号が入力されると、前記制限電流値が第１制限電流値未満の所定の第２制限電流値以下になるように前記比例電流に対する変換電圧値を変えることを特徴とする定電圧電源回路。
【請求項２】
前記電流−電圧変換回路部は、
前記比例電流を電圧に変換する、複数の抵抗で構成された抵抗回路と、
前記外部からのテスト信号に応じて該抵抗回路の合成抵抗値を変え、前記比例電流に対する変換電圧値を変える抵抗値制御回路と、
を備えることを特徴とする請求項１記載の定電圧電源回路。
【請求項３】
入力端子ＩＮに入力された入力電圧を所定の定電圧Ｖ１に変換して出力端子ＯＵＴから出力する定電圧回路部と、該出力端子ＯＵＴから出力される電流ｉｏを所定の制限電流値に制限する電流制限回路部とを備えた定電圧電源回路において、
前記電流制限回路部は、
出力電流ｉｏに比例した電流を生成して出力する比例電流生成回路部と、
該比例電流生成回路部から出力された比例電流を電圧に変換する電流−電圧変換回路部と、
該電流−電圧変換回路部で変換された電圧に応じて、出力電流ｉｏが所定の第１制限電流値以下になるように前記定電圧回路部に対して出力電流ｉｏの制限を行う制限回路部と、
を備え、
前記比例電流生成回路部は、外部から所定のテスト信号が入力されると、前記制限電流値が第１制限電流値未満の所定の第２制限電流値以下になるように、出力電流ｉｏに対する比例電流値を変えることを特徴とする定電圧電源回路。
【請求項４】
前記比例電流生成回路部は、
出力電流ｉｏに比例した電流を生成して出力する電流生成回路部と、
該電流生成回路部から出力された電流に応じた電流を前記電流−電圧変換回路部に出力するカレントミラー回路部と、
を備え、
前記カレントミラー回路部は、前記外部からのテスト信号に応じて、電流−電圧変換回路部への出力電流値を変えることを特徴とする請求項３記載の定電圧電源回路。
【請求項５】
前記カレントミラー回路部は、
前記電流生成回路部からの電流が入力される入力側トランジスタと、
該入力側トランジスタに入力された電流に応じた電流をそれぞれ生成して出力する複数の出力側トランジスタと、
前記外部からのテスト信号に応じて、該各出力側トランジスタで生成されたそれぞれの電流の前記電流−電圧変換回路部への出力制御を行う出力電流制御回路と、
を備えることを特徴とする請求項４記載の定電圧電源回路。
【請求項６】
前記カレントミラー回路部は、
前記電流生成回路部からの電流がそれぞれ入力される複数の入力側トランジスタと、
該各入力側トランジスタに入力された電流に応じた電流を生成して出力する出力側トランジスタと、
前記外部からのテスト信号に応じて、前記各入力側トランジスタの動作を制御するトランジスタ制御回路と、
を備え、
前記トランジスタ制御回路は、前記テスト信号が所定の制限電流値測定動作を行うことを示している場合は、該テスト信号が通常動作を行うことを示している場合よりも、動作させる前記入力側トランジスタの数が少なくなるように、前記各入力側トランジスタの動作を制御することを特徴とする請求項４記載の定電圧電源回路。
【請求項７】
前記比例電流生成回路部は、
出力電流ｉｏに比例した電流を生成して出力する電流生成回路部と、
該電流生成回路部から出力された電流に応じた電流を前記電流−電圧変換回路部に出力するカレントミラー回路部と、
を備え、
前記電流生成回路部は、前記外部からのテスト信号に応じて、カレントミラー回路部への出力電流値を変えることを特徴とする請求項３記載の定電圧電源回路。
【請求項８】
前記電流生成回路部は、
前記出力電流ｉｏに比例した電流をそれぞれ生成して出力する各電流源と、
前記外部からのテスト信号に応じて、該各電流源からのそれぞれの電流に対して前記カレントミラー回路部への出力制御を行う出力制御回路と、
を備え、
前記出力制御回路は、前記テスト信号が所定の制限電流測定動作を行うことを示している場合は、該テスト信号が通常動作を行うことを示している場合よりも前記カレントミラー回路部への出力電流値が大きくなるように、前記各電流源からのそれぞれの電流に対して前記カレントミラー回路部への出力制御を行うことを特徴とする請求項７記載の定電圧電源回路。
【請求項９】
前記定電圧回路部は、制限電流値の測定を行う前記制限電流測定動作時に、出力端子ＯＵＴに前記定電圧Ｖ１未満の電圧が外部から印加されることを特徴とする請求項１、２、３、４、５、６、７又は８記載の定電圧電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電流の制限を行う電流制限回路を備えた定電圧電源回路に関し、特に、出力電流の制限電流値が測定装置の測定範囲を超える場合でも該測定装置で測定することができる定電圧電源回路に関する。
【背景技術】
【０００２】
図６は、電流制限回路を備えた定電圧電源回路の従来例を示した回路図である。
図６において、定電圧電源回路１００は、入力電圧Ｖｄｄを所定の定電圧に変換し出力電圧Ｖｏとして出力端子ＯＵＴから出力する定電圧回路部１０１と、出力端子ＯＵＴから出力される電流ｉｏの制限を行う電流制限回路部１０２とで構成されている。
定電圧回路部１０１は、ＰＭＯＳトランジスタからなる電圧制御素子Ｍａと、出力電圧Ｖｏを分圧して出力する抵抗Ｒａ，Ｒｂ、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路１０５及び演算増幅回路ＡＭＰａで構成されている。
【０００３】
電流制限回路部１０２は、電圧制御素子Ｍａと同じゲート電圧が入力されるＰＭＯＳトランジスタＭｂと、ＰＭＯＳトランジスタＭｂのドレイン電流ｉｂと同じ電流が流れるＮＭＯＳトランジスタＭｃと、ＮＭＯＳトランジスタＭｃとカレントミラー回路を構成するＮＭＯＳトランジスタＭｄと、ＮＭＯＳトランジスタＭｄに流れる電流ｉｄを電圧に変換する抵抗Ｒｃと、抵抗Ｒｃで変換された電圧がゲートに入力されているＰＭＯＳトランジスタＭｅで構成されている。
【０００４】
なお、定電圧回路部１０１を構成している抵抗Ｒａ，Ｒｂは、大きな抵抗値の抵抗であり、抵抗Ｒａ及びＲｂに流れる電流は、電圧制御素子Ｍａに流れる電流ｉａと比較して無視できるほど小さく、出力端子ＯＵＴから出力される電流ｉｏは電流ｉａと同じ電流値であるものとする。
電流制限回路部１０２のＰＭＯＳトランジスタＭｂのゲートが電圧制御素子Ｍａのゲートに接続され、電圧制御素子ＭａとＰＭＯＳトランジスタＭｂのソースは共に電源電圧Ｖｄｄに接続されている。このことから、ＰＭＯＳトランジスタＭｂのドレイン電流ｉｂは電圧制御素子Ｍａに流れる電流ｉａと同じか、又は比例した電流になる。通常の構成ではｉａ≫ｉｂになるようにしている。
【０００５】
ＮＭＯＳトランジスタＭｃのゲートとＮＭＯＳトランジスタＭｄのゲートは接続され、更にＮＭＯＳトランジスタＭｃにおいてゲートはドレインに接続されている。また、ＮＭＯＳトランジスタＭｃのソースとＮＭＯＳトランジスタＭｄのソースは共に接地電圧に接続され、ＮＭＯＳトランジスタＭｃとＮＭＯＳトランジスタＭｄはカレントミラー回路を構成している。
ＰＭＯＳトランジスタＭｂのドレインとＮＭＯＳトランジスタＭｃのドレインは接続されていることから、ＰＭＯＳトランジスタＭｂのドレイン電流ｉｂはＮＭＯＳトランジスタＭｃのドレイン電流ｉｃでもある。ＮＭＯＳトランジスタＭｃとＮＭＯＳトランジスタＭｄはカレントミラー回路を構成していることから、ＮＭＯＳトランジスタＭｄのドレイン電流ｉｄも電圧制御素子Ｍａに流れる電流ｉａと同じか、又は比例した電流になる。通常の構成ではｉａ≫ｉｄになるようにしている。
【０００６】
ＮＭＯＳトランジスタＭｄのドレインと電源電圧Ｖｄｄとの間には抵抗Ｒｃが接続されていることから、抵抗ＲｃにはＮＭＯＳトランジスタＭｄのドレイン電流ｉｄが流れ、抵抗Ｒｃの両端にはＮＭＯＳトランジスタＭｄのドレイン電流ｉｄに比例した電圧が発生する。更に、前述したように、ドレイン電流ｉｄと電圧制御素子Ｍａに流れる電流ｉａは比例関係にあるので、抵抗Ｒｃの両端の電圧は電圧制御素子Ｍａに流れる電流ｉａに比例した電圧になる。
定電圧回路部１０１の出力電流ｉｏが増加して、電圧制御素子Ｍａに流れる電流ｉａが増加すると、該電流ｉａに比例して抵抗Ｒｃに流れる電流ｉｄが増加し電圧降下が大きくなる。
【０００７】
このため、ＰＭＯＳトランジスタＭｅのソース・ゲート間電圧が増加し、ＰＭＯＳトランジスタＭｅのしきい値電圧を超えるとＰＭＯＳトランジスタＭｅがオンする。ＰＭＯＳトランジスタＭｅは、ドレインが電圧制御素子Ｍａのゲートに接続されているため、電圧制御素子Ｍａのソース・ゲート間電圧を増加させないように動作する。この結果、図７で示すように、電圧制御素子Ｍａに流れる電流ｉａを抑制し、出力電流ｉｏが所定の制限電流値ｉｍａｘに制限される。
【０００８】
また、短絡電流制限回路とリミット回路とを１つの回路構成として組み込み、回路の簡略化と小型化を可能にし、両回路での制限値を随意に設定することができ、複数の制限値を持たせることができる過電流保護回路があった（例えば、特許文献１参照。）。
【特許文献１】特開２００３−１８６５５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
近年、電子機器の多機能化が進むと共に該機器の消費電流も増加し、機器の回路を作動させる定電圧電源回路から供給することができる電流も増加してきている。このため、定電圧電源回路の出力電流の制限電流値も以前と比較して大きくなってきた。
しかし、従来の定電圧電源回路に対する測定装置では、大きくなった定電圧電源回路の出力電流に対応することができない状態にある。例えば、３００ｍＡまでの電流を測定することができる従来の測定装置では、出力電流ｉｏの制限電流が５００ｍＡの定電圧電源回路の制限電流を測定することができなかった。言うまでもなく、設備を更新して５００ｍＡ以上の電流を測定できる測定装置を導入すればこの問題は解決するが、このようにするためには多額の投資を必要とする。しかも従来の測定装置で十分な定電圧電源回路が多数を占めている現状では、新しい設備を直ぐに導入することは経済上の観点からも得策ではなかった。
【００１０】
本発明は、上記のような問題を解決するためになされたものであり、出力電流の制限値が測定装置の測定範囲を超えた場合でも該測定装置で制限電流値を測定することができる、電流制限回路を備えた定電圧電源回路を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る定電圧電源回路は、入力端子ＩＮに入力された入力電圧を所定の定電圧Ｖ１に変換して出力端子ＯＵＴから出力する定電圧回路部と、該出力端子ＯＵＴから出力される電流ｉｏを所定の制限電流値に制限する電流制限回路部とを備えた定電圧電源回路において、
前記電流制限回路部は、
出力電流ｉｏに比例した電流を生成して出力する比例電流生成回路部と、
該比例電流生成回路部から出力された比例電流を電圧に変換する電流−電圧変換回路部と、
該電流−電圧変換回路部で変換された電圧に応じて、出力電流ｉｏが所定の第１制限電流値以下になるように前記定電圧回路部に対して出力電流ｉｏの制限を行う制限回路部と、
を備え、
前記電流−電圧変換回路部は、前記制限電流値を測定する測定動作を行うために外部から所定のテスト信号が入力されると、前記制限電流値が第１制限電流値未満の所定の第２制限電流値以下になるように前記比例電流に対する変換電圧値を変えるものである。
【００１２】
具体的には、前記電流−電圧変換回路部は、
前記比例電流を電圧に変換する、複数の抵抗で構成された抵抗回路と、
前記外部からのテスト信号に応じて該抵抗回路の合成抵抗値を変え、前記比例電流に対する変換電圧値を変える抵抗値制御回路と、
を備えるようにした。
【００１３】
また、この発明に係る定電圧電源回路は、入力端子ＩＮに入力された入力電圧を所定の定電圧Ｖ１に変換して出力端子ＯＵＴから出力する定電圧回路部と、該出力端子ＯＵＴから出力される電流ｉｏを所定の制限電流値に制限する電流制限回路部とを備えた定電圧電源回路において、
前記電流制限回路部は、
出力電流ｉｏに比例した電流を生成して出力する比例電流生成回路部と、
該比例電流生成回路部から出力された比例電流を電圧に変換する電流−電圧変換回路部と、
該電流−電圧変換回路部で変換された電圧に応じて、出力電流ｉｏが所定の第１制限電流値以下になるように前記定電圧回路部に対して出力電流ｉｏの制限を行う制限回路部と、
を備え、
前記比例電流生成回路部は、外部から所定のテスト信号が入力されると、前記制限電流値が第１制限電流値未満の所定の第２制限電流値以下になるように、出力電流ｉｏに対する比例電流値を変えるものである。
【００１４】
具体的には、前記比例電流生成回路部は、
出力電流ｉｏに比例した電流を生成して出力する電流生成回路部と、
該電流生成回路部から出力された電流に応じた電流を前記電流−電圧変換回路部に出力するカレントミラー回路部と、
を備え、
前記カレントミラー回路部は、前記外部からのテスト信号に応じて、電流−電圧変換回路部への出力電流値を変えるようにした。
【００１５】
また、前記カレントミラー回路部は、
前記電流生成回路部からの電流が入力される入力側トランジスタと、
該入力側トランジスタに入力された電流に応じた電流をそれぞれ生成して出力する複数の出力側トランジスタと、
前記外部からのテスト信号に応じて、該各出力側トランジスタで生成されたそれぞれの電流の前記電流−電圧変換回路部への出力制御を行う出力電流制御回路と、
を備えるようにした。
【００１６】
また、前記カレントミラー回路部は、
前記電流生成回路からの電流がそれぞれ入力される複数の入力側トランジスタと、
該各入力側トランジスタに入力された電流に応じた電流を生成して出力する出力側トランジスタと、
前記外部からのテスト信号に応じて、前記各入力側トランジスタの動作を制御するトランジスタ制御回路と、
を備え、
前記トランジスタ制御回路は、前記テスト信号が所定の制限電流値測定動作を行うことを示している場合は、該テスト信号が通常動作を行うことを示している場合よりも、動作させる前記入力側トランジスタの数が少なくなるように、前記各入力側トランジスタの動作を制御するようにしてもよい。
【００１７】
一方、前記比例電流生成回路部は、
出力電流ｉｏに比例した電流を生成して出力する電流生成回路部と、
該電流生成回路部から出力された電流に応じた電流を前記電流−電圧変換回路部に出力するカレントミラー回路部と、
を備え、
前記電流生成回路部は、前記外部からのテスト信号に応じて、カレントミラー回路部への出力電流値を変えるようにしてもよい。
【００１８】
この場合、前記電流生成回路部は、
前記出力電流ｉｏに比例した電流をそれぞれ生成して出力する各電流源と、
前記外部からのテスト信号に応じて、該各電流源からのそれぞれの電流に対して前記カレントミラー回路部への出力制御を行う出力制御回路と、
を備え、
前記出力制御回路は、前記テスト信号が所定の制限電流測定動作を行うことを示している場合は、該テスト信号が通常動作を行うことを示している場合よりも前記カレントミラー回路部への出力電流値が大きくなるように、前記各電流源からのそれぞれの電流に対して前記カレントミラー回路部への出力制御を行うようにした。
【００１９】
また、前記定電圧回路部は、制限電流値の測定を行う前記制限電流測定動作時に、出力端子ＯＵＴに前記定電圧Ｖ１未満の電圧が外部から印加されるようにした。
【発明の効果】
【００２０】
本発明の定電圧電源回路によれば、出力電流ｉｏの制限電流値を測定する測定動作を行う際に、該制限電流値を通常動作時の制限電流値よりも小さくなるようにしたことから、通常動作時の制限電流値が大き過ぎて測定することができなかった測定装置を使用して、制限電流値の測定を行うことができる。このため、新しい設備投資を行うことなく、定電圧電源回路における出力電流ｉｏの制限電流値を測定することができる。
【発明を実施するための最良の形態】
【００２１】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧電源回路の構成例を示した図である。
図１において、定電圧電源回路１は、入力端子ＩＮに入力された入力電圧Ｖｄｄを、所定の定電圧Ｖ１に変換し出力電圧Ｖｏとして出力端子ＯＵＴから負荷１０に出力する。
【００２２】
定電圧電源回路１は、入力電圧Ｖｄｄを所定の定電圧に変換して出力端子ＯＵＴから出力する定電圧回路部２と、出力端子ＯＵＴから出力される電流ｉｏの制限を行う電流制限回路部３とで構成されている。
定電圧回路部２は、出力端子ＯＵＴから出力される電流値に対応したゲート電圧が印加されて出力端子ＯＵＴの電圧を所定の定電圧値となるように制御を行うＰＭＯＳトランジスタからなる電圧制御素子Ｍ１と、出力電圧Ｖｏを分圧して分圧電圧ＶＦＢを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２と、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路１１と、分圧電圧ＶＦＢが基準電圧Ｖｒになるように電圧制御素子Ｍ１の動作制御を行う演算増幅回路ＡＭＰ１とで構成されている。
【００２３】
入力電圧Ｖｄｄと接地電圧との間には、電圧制御素子Ｍ１、抵抗Ｒ１及びＲ２が直列に接続されており、電圧制御素子Ｍ１と抵抗Ｒ１との接続部は出力端子ＯＵＴに接続されている。抵抗Ｒ１とＲ２は、出力電圧Ｖｏを分圧して分圧電圧ＶＦＢを生成し、該分圧電圧ＶＦＢは演算増幅回路ＡＭＰ１の非反転入力端に入力されている。演算増幅回路ＡＭＰ１の反転入力端には基準電圧Ｖｒが入力され、演算増幅回路ＡＭＰ１の出力端は電圧制御素子Ｍ１のゲートに接続されている。なお、定電圧回路部２を構成している抵抗Ｒ１，Ｒ２は、大きな抵抗値の抵抗であり、抵抗Ｒ１及びＲ２に流れる電流ｉＲは、電圧制御素子Ｍ１に流れる電流ｉ１と比較して無視できるほど小さく、出力端子ＯＵＴから出力される電流ｉｏは電流ｉ１と同じ電流値であるものとする。
【００２４】
次に、電流制限回路部３は、電圧制御素子Ｍ１と同じゲート電圧が入力されるＰＭＯＳトランジスタＭ２と、ＰＭＯＳトランジスタＭ２のドレイン電流ｉ２と同じ電流が流れるＮＭＯＳトランジスタＭ３と、ＮＭＯＳトランジスタＭ３とカレントミラー回路を構成するＮＭＯＳトランジスタＭ４と、ＮＭＯＳトランジスタＭ４に流れる電流ｉ４を電圧に変換する抵抗Ｒ３，Ｒ４と、抵抗Ｒ３，Ｒ４で変換された電圧がゲートに入力されているＰＭＯＳトランジスタＭ５とで構成されている。なお、ＰＭＯＳトランジスタＭ２及びＮＭＯＳトランジスタＭ３，Ｍ４は比例電流生成回路部を、抵抗Ｒ３，Ｒ４及びＰＭＯＳトランジスタＭ６は電流−電圧変換回路部を、ＰＭＯＳトランジスタＭ５は制限回路部をそれぞれなす。また、抵抗Ｒ３，Ｒ４は抵抗回路を、ＰＭＯＳトランジスタＭ６は抵抗値制御回路をそれぞれなす。
【００２５】
入力電圧Ｖｄｄと接地電圧との間にはＰＭＯＳトランジスタＭ２及びＮＭＯＳトランジスタＭ３が直列に接続されており、ＰＭＯＳトランジスタＭ２のゲートは電圧制御素子Ｍ１のゲートに接続されている。ＮＭＯＳトランジスタＭ３及びＭ４の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ３のドレインに接続されている。また、入力電圧Ｖｄｄと接地電圧との間には抵抗Ｒ４、抵抗Ｒ３及びＮＭＯＳトランジスタＭ４が直列に接続され、抵抗Ｒ４にはＰＭＯＳトランジスタＭ６が並列に接続されている。ＰＭＯＳトランジスタＭ６のゲートには、外部からのテスト信号Ｓ１が入力されている。また、入力電圧Ｖｄｄと電圧制御素子Ｍ１のゲートとの間には、ＰＭＯＳトランジスタＭ５が接続され、ＰＭＯＳトランジスタＭ５のゲートは、抵抗Ｒ３とＮＭＯＳトランジスタＭ４との接続部に接続されている。
【００２６】
このような構成において、通常動作時には、制限電流測定装置（図示せず）からのテスト信号Ｓ１がローレベルになってＰＭＯＳトランジスタＭ６をオンさせ、抵抗Ｒ４をショートさせている。この状態では、電圧制御素子Ｍ１とＰＭＯＳトランジスタＭ２のソースは共に入力電圧Ｖｄｄに接続されていることから、ＰＭＯＳトランジスタＭ２のドレイン電流ｉ２は電圧制御素子Ｍ１に流れる電流ｉ１と同じか、又は比例した電流になる。通常の構成ではｉ１≫ｉ２になるようにしている。
ＰＭＯＳトランジスタＭ２のドレインとＮＭＯＳトランジスタＭ３のドレインは接続されていることから、ＰＭＯＳトランジスタＭ２のドレイン電流ｉ２はＮＭＯＳトランジスタＭ３のドレイン電流ｉ３でもある。ＮＭＯＳトランジスタＭ３とＮＭＯＳトランジスタＭ４はカレントミラー回路を構成していることから、ＮＭＯＳトランジスタＭ４のドレイン電流ｉ４も電圧制御素子Ｍ１に流れる電流ｉ１と同じか、又は比例した電流になる。通常の構成ではｉ１≫ｉ４になるようにしている。
【００２７】
ＮＭＯＳトランジスタＭ４のドレインと入力電圧Ｖｄｄとの間にはＰＭＯＳトランジスタＭ６を介して抵抗Ｒ３が接続されていることから、抵抗Ｒ３にはＮＭＯＳトランジスタＭ４のドレイン電流ｉ４が流れ、抵抗Ｒ３の両端にはＮＭＯＳトランジスタＭ４のドレイン電流ｉ４に比例した電圧が発生する。更に、前述したように、ドレイン電流ｉ４と電圧制御素子Ｍ１に流れる電流ｉ１は比例関係にあるので、抵抗Ｒ３の両端の電圧は電圧制御素子Ｍ１に流れる電流ｉ１に比例した電圧になる。
定電圧回路部２の出力電流ｉｏが増加して、電圧制御素子Ｍ１に流れる電流ｉ１が増加すると、該電流ｉ１に比例して抵抗Ｒ３に流れる電流ｉ４が増加し電圧降下が大きくなる。
【００２８】
このため、ＰＭＯＳトランジスタＭ５のソース・ゲート間電圧が増加し、ＰＭＯＳトランジスタＭ５のしきい値電圧を超えるとＰＭＯＳトランジスタＭ５がオンする。ＰＭＯＳトランジスタＭ５は、ドレインが電圧制御素子Ｍ１のゲートに接続されているため、電圧制御素子Ｍ１のソース・ゲート間電圧を増加させないように動作する。この結果、図２で示すように、電圧制御素子Ｍ１に流れる電流ｉ１を抑制し、出力電流ｉｏが所定の制限電流値ｉｍａｘに制限される。
【００２９】
次に、制限電流測定装置（以下、測定装置と呼ぶ）による制限電流測定時の動作について説明する。
制限電流測定時には、該測定装置から負荷１０に、所定の定電圧Ｖ１よりも少し小さい電圧Ｖｓを印加すると共に、該測定装置によってテスト信号Ｓ１がハイレベルになる。負荷１０に所定の定電圧Ｖ１よりも少し小さい電圧Ｖｓが印加されると、定電圧回路部２は、出力電圧Ｖｏを所定の電圧Ｖ１まで上昇させようとして、負荷１０に大きな電流を流す。測定装置によって負荷１０に印加される電圧Ｖｓのインピーダンスが十分に小さければ、定電圧回路部２の出力電流ｉｏは、テスト信号Ｓ１がローレベルの通常動作時には、電流制限回路が電流制限動作を開始する電流値ｉｍａｘまで大きくなる。
【００３０】
一方、テスト信号Ｓ１がハイレベルになるとＰＭＯＳトランジスタＭ６をオフさせるので、入力電圧ＶｄｄとＮＭＯＳトランジスタＭ４のドレインとの間に接続される抵抗値は、抵抗Ｒ４と抵抗Ｒ３の各抵抗値の和になる。
ＰＭＯＳトランジスタＭ５のゲート電圧は、抵抗Ｒ３と抵抗Ｒ４の抵抗値の和とＮＭＯＳトランジスタＭ４のドレイン電流ｉ４の積であることから、通常動作時に比べて小さい電流値で出力電流ｉｏの電流制限がかかる。抵抗Ｒ３と抵抗Ｒ４の抵抗値の関係が分かっていれば、制限電流測定時の制限電流値と通常動作時の制限電流値との関係も分かるので、通常動作時の制限電流値を求めることができる。
【００３１】
図２は出力電圧Ｖｏと出力電流ｉｏとの関係例を示した図である。
図２のｉｍａｘが通常動作時の出力電流ｉｏの制限電流値であり、ｉｍａｘ１が制限電流測定時の出力電流ｉｏの制限電流値である。制限電流値ｉｍａｘ１を測定装置の測定可能電流値以下になるようにすることで、通常動作時は測定装置の最大値を超える制限電流値ｉｍａｘであっても、測定時の制限電流値が測定可能な制限電流値ｉｍａｘ１に設定される。このため、従来の測定装置で制限電流値を測定し、その測定結果から通常動作時の制限電流値を求めることができる。なお、制限電流値ｉｍａｘは第１制限電流値を、制限電流値ｉｍａｘ１は第２制限電流値をそれぞれなす。
【００３２】
ここで、制限電流値ｉｍａｘ１から制限電流値ｉｍａｘを求める方法について説明する。
電流制限がかかるときのＰＭＯＳトランジスタＭ５のゲート電圧をＶｍａｘ、抵抗Ｒ３の抵抗値をｒ３、抵抗Ｒ４の抵抗値をｒ４、通常動作時のＮＭＯＳトランジスタＭ４のドレイン電流をｉ４、制限電流測定時のＮＭＯＳトランジスタＭ４のドレイン電流をｉ４ｔとすると、通常動作時のＶｍａｘは下記（１）式で示すことができる。
Ｖｍａｘ＝ｒ３×ｉ４………………（１）
【００３３】
制限電流測定時のＶｍａｘは下記（２）式で示すことができる。
Ｖｍａｘ＝（ｒ３＋ｒ４）×ｉ４ｔ………………（２）
前記（１）式と（２）式のＶｍａｘは同じ値であることから、
ｒ３×ｉ４＝（ｒ３＋ｒ４）×ｉ４ｔ………………（３）
ｉ４ｔ＝ｉ４×ｒ３／（ｒ３＋ｒ４）………………（４）
ＮＭＯＳトランジスタＭ４のドレイン電流ｉ４及びｉ４ｔは制限電流値ｉｍａｘとｉｍａｘ１に比例した電流であるから、制限電流測定時の制限電流値ｉｍａｘ１はｒ３／（ｒ３＋ｒ４）倍に減少することが分かる。
【００３４】
例えば、抵抗Ｒ３と抵抗Ｒ４の抵抗値を同じにすると、通常動作時と比較して、制限電流測定時の制限電流値を半分にすることができる。すなわち、最大測定電流が３００ｍＡの測定装置においても通常動作時の制限電流が５００ｍＡの定電圧電源回路の制限電流に対して、制限電流測定値が２５０ｍＡとして測定することができ、該測定値を２倍にすれば通常動作時の制限電流値５００ｍＡを求めることができる。
【００３５】
このように、制限電流測定時には、該測定装置から負荷１０に、所定の定電圧Ｖ１よりも少し小さい電圧Ｖｓが印加されると共に、測定装置によってテスト信号Ｓ１をハイレベルにして負荷１０に大きな電流を流し、入力電圧ＶｄｄとＮＭＯＳトランジスタＭ４のドレインとの間に接続される抵抗値を、抵抗Ｒ４と抵抗Ｒ３の各抵抗値の和になるようにして、通常動作時と比較して小さい電流値で出力電流ｉｏの電流制限がかかるようにした。このことから、制限電流測定時において、通常動作時に比べて小さい電流値で出力電流ｉｏの電流制限がかかるようにし、抵抗Ｒ３と抵抗Ｒ４の抵抗値の関係から制限電流測定時の制限電流値と通常動作時の制限電流値の関係が分かり、通常動作時の制限電流値を求めることができる。このため、通常動作時の出力電流の制限値が測定装置の測定範囲を超える場合でも該測定装置で制限電流値を測定することができる。
【００３６】
第２の実施の形態．
前記第１の実施の形態では、制限電流測定時に電流−電圧変換抵抗を大きくすることにより、電流制限回路部３が電流制限動作を開始する出力電流ｉｏの電流値を小さくするようにしたが、制限電流測定時に抵抗Ｒ３に流れる電流を増加させて、電流制限回路部３が電流制限動作を開始する出力電流ｉｏの電流値を小さくするようにしてもよく、このようにしたものを本第２の実施の形態とする。
図３は、本第２の実施の形態における定電圧電源回路の例を示した回路図である。なお、図３では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００３７】
図３における図１との相違点は、ＰＭＯＳトランジスタＭ６及び抵抗Ｒ４をなくし、ＮＭＯＳトランジスタＭ７及びＭ８を追加し、カレントミラー回路を構成するトランジスタの構成比を変えることによって抵抗Ｒ３に流れる電流値を変えるようにしたことにある。これに伴って、図１の電流制限回路部３を電流制限回路部３ａに、図１の定電圧電源回路１を定電圧電源回路１ａにした。
図３において、定電圧電源回路１ａは、定電圧回路部２と、出力端子ＯＵＴから出力される電流ｉｏの制限を行う電流制限回路部３ａとで構成されている。
【００３８】
電流制限回路部３ａは、ＰＭＯＳトランジスタＭ２と、ＮＭＯＳトランジスタＭ３と、ＮＭＯＳトランジスタＭ３とカレントミラー回路を構成するＮＭＯＳトランジスタＭ４，Ｍ７と、ＮＭＯＳトランジスタＭ４に流れる電流ｉ４又は電流ｉ４にＮＭＯＳトランジスタＭ７に流れる電流ｉ７を加えた電流（ｉ４＋ｉ７）を電圧に変換する抵抗Ｒ３と、抵抗Ｒ３で変換された電圧がゲートに入力されているＰＭＯＳトランジスタＭ５と、テスト信号Ｓ１に応じてＮＭＯＳトランジスタＭ７の抵抗Ｒ３への接続制御を行うＮＭＯＳトランジスタＭ８で構成されている。なお、ＰＭＯＳトランジスタＭ２及びＮＭＯＳトランジスタＭ３，Ｍ４，Ｍ７，Ｍ８は比例電流生成回路部を、抵抗Ｒ３は電流−電圧変換回路部をそれぞれなし、ＮＭＯＳトランジスタＭ３，Ｍ４，Ｍ７，Ｍ８はカレントミラー回路部をなす。
【００３９】
ＮＭＯＳトランジスタＭ３、Ｍ４及びＭ７の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ３のドレインに接続されている。また、入力電圧Ｖｄｄと接地電圧との間には抵抗Ｒ３及びＮＭＯＳトランジスタＭ４が直列に接続され、ＮＭＯＳトランジスタＭ４にはＮＭＯＳトランジスタＭ８及びＭ７の直列回路が並列に接続されている。ＮＭＯＳトランジスタＭ８のゲートには、外部からのテスト信号Ｓ１が入力されている。
【００４０】
このような構成において、通常動作時は、テスト信号Ｓ１をローレベルにしていることから、ＮＭＯＳトランジスタＭ８はオフし、ＮＭＯＳトランジスタＭ７のドレイン電流ｉ７は抵抗Ｒ３に流れず、抵抗Ｒ３にはＮＭＯＳトランジスタＭ４のドレイン電流ｉ４のみが流れる。制限電流測定時には、測定装置によって負荷１０に所定の定電圧Ｖ１よりも少し小さい電圧Ｖｓが印加されると共に、テスト信号Ｓ１がハイレベルになる。負荷１０に所定の定電圧Ｖ１よりも少し小さい電圧Ｖｓを印加した場合の動作は、前記第１の実施の形態と同様であるのでその説明を省略する。
【００４１】
制限電流測定時においてテスト信号Ｓ１がハイレベルになると、ＮＭＯＳトランジスタＭ８はオンし、ＮＭＯＳトランジスタＭ７のドレインと抵抗Ｒ３が接続され、抵抗Ｒ３にはＮＭＯＳトランジスタＭ４のドレイン電流ｉ４とＮＭＯＳトランジスタＭ７のドレイン電流ｉ７との和電流が流れる。このため、同じ出力電流値に対して通常動作時よりも抵抗Ｒ３には多くの電流が流れるため、通常動作時よりも小さい電流値で出力電流ｉｏの制限をかけることができる。
例えば、ＮＭＯＳトランジスタＭ７のドレイン電流ｉ７がＮＭＯＳトランジスタＭ４のドレイン電流ｉ４と同じ電流値になるようにＮＭＯＳトランジスタＭ７をＮＭＯＳトランジスタＭ４と同じものにすると、通常動作時と比較して、制限電流測定時の制限電流値を半分にすることができる。すなわち、最大測定電流が３００ｍＡの測定装置においても、例えば、通常動作時の制限電流が５００ｍＡの定電圧電源回路の制限電流値を測定することができ、前記第１の実施の形態と同様の効果を得ることができる。
【００４２】
第３の実施の形態．
前記第２の実施の形態では、カレントミラー回路の出力側のトランジスタ構成を変えることにより抵抗Ｒ３に流れる電流を変えるようにしたが、カレントミラー回路の入力側のトランジスタ構成を変えることにより抵抗Ｒ３に流れる電流を変えるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図４は、本発明の第３の実施の形態の定電圧電源回路の例を示した回路図である。なお、図４では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００４３】
図４における図１との相違点は、ＰＭＯＳトランジスタＭ６及び抵抗Ｒ４をなくし、ＮＭＯＳトランジスタＭ３の代わりにＮＭＯＳトランジスタＭ３ａ及びＭ３ｂを設けると共に、ＮＭＯＳトランジスタＭ９，Ｍ１０及びインバータＩＮＶを追加して、カレントミラー回路を構成するトランジスタの構成比を変えることによって抵抗Ｒ３に流れる電流値を変えるようにしたことにある。これに伴って、図１の電流制限回路部３を電流制限回路部３ｂに、図１の定電圧電源回路１を定電圧電源回路１ｂにした。
図４において、定電圧電源回路１ｂは、定電圧回路部２と、出力端子ＯＵＴから出力される電流ｉｏの制限を行う電流制限回路部３ｂとで構成されている。
【００４４】
電流制限回路部３ｂは、ＰＭＯＳトランジスタＭ２、カレントミラー回路の入力側のトランジスタをなすＮＭＯＳトランジスタＭ３ａ，Ｍ３ｂ、カレントミラー回路の出力側のトランジスタをなすＮＭＯＳトランジスタＭ４、抵抗Ｒ３、ＰＭＯＳトランジスタＭ５、テスト信号Ｓ１に応じてＮＭＯＳトランジスタＭ３ｂの動作制御を行うＮＭＯＳトランジスタＭ９，Ｍ１０及びインバータＩＮＶで構成されている。なお、ＰＭＯＳトランジスタＭ２、ＮＭＯＳトランジスタＭ３ａ，Ｍ３ｂ，Ｍ４，Ｍ９，Ｍ１０及びインバータＩＮＶは比例電流生成回路部を、ＮＭＯＳトランジスタＭ３ａ，Ｍ３ｂ，Ｍ４，Ｍ９，Ｍ１０及びインバータＩＮＶはカレントミラー回路部をそれぞれなす。ＮＭＯＳトランジスタＭ３ａ，Ｍ３ｂはそれぞれカレントミラー回路部の入力側トランジスタを、ＮＭＯＳトランジスタＭ４はカレントミラー回路部の出力側トランジスタを、ＮＭＯＳトランジスタＭ９，Ｍ１０及びインバータＩＮＶはトランジスタ制御回路をそれぞれなす。
【００４５】
ＮＭＯＳトランジスタＭ３ａ及びＭ４の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ３ａのドレインに接続されている。また、入力電圧Ｖｄｄと接地電圧との間にはＰＭＯＳトランジスタＭ２及びＭ３ａが直列に接続され、ＮＭＯＳトランジスタＭ３ａにはＮＭＯＳトランジスタＭ３ｂが並列に接続されている。ＮＭＯＳトランジスタＭ３ｂのドレインとゲートとの間には、ＮＭＯＳトランジスタＭ９が接続され、ＮＭＯＳトランジスタＭ３ｂのゲートと接地電圧との間にはＮＭＯＳトランジスタＭ１０が接続されている。ＮＭＯＳトランジスタＭ１０のゲートにはテスト信号Ｓ１が入力され、ＮＭＯＳトランジスタＭ９のゲートには、テスト信号Ｓ１の信号レベルがインバータＩＮＶによって反転された信号が入力されている。
【００４６】
このような構成において、通常動作時はテスト信号Ｓ１がローレベルであり、ＮＭＯＳトランジスタＭ９はオンして、ＮＭＯＳトランジスタＭ１０はオフする。このため、ＮＭＯＳトランジスタＭ３ａ及びＭ３ｂの各ゲートは同電圧になり、ＮＭＯＳトランジスタＭ３ａに流れる電流ｉ３ａにＮＭＯＳトランジスタＭ３ｂに流れる電流ｉ３ｂを加算した電流は、ＰＭＯＳトランジスタＭ２のドレイン電流ｉ２に等しい電流になり、該電流は図１のドレイン電流ｉ３と同じ電流値になるようにＮＭＯＳトランジスタＭ３ａ及びＭ３ｂが形成されている。このため、定電圧電源回路１ｂは、通常動作時には、図１の定電圧電源回路１と同じ動作を行う。
【００４７】
次に、制限電流測定時において、負荷１０に所定の定電圧Ｖ１よりも少し小さい電圧Ｖｓを印加すると共にテスト信号Ｓ１がハイレベルになる。負荷１０に所定の定電圧Ｖ１よりも少し小さい電圧Ｖｓを印加した場合の動作は、前記第１の実施の形態と同様であるのでその説明を省略する。
制限電流測定時においてテスト信号Ｓ１がハイレベルになると、ＮＭＯＳトランジスタＭ９はオフしてＮＭＯＳトランジスタＭ１０がオンすることから、ＮＭＯＳトランジスタＭ３ｂのゲート電圧が接地電圧になり、ＮＭＯＳトランジスタＭ３ｂはオフする。このため、カレントミラー回路を形成するトランジスタの構成比が変わり、通常動作時に対してＮＭＯＳトランジスタＭ４のドレイン電流ｉ４は、（ｉ３ａ＋ｉ３ｂ）／ｉ３ａ倍になる。このように、同じ出力電流値に対して通常動作時よりも抵抗Ｒ３には多くの電流が流れるため、通常動作時よりも小さい電流値で出力電流ｉｏの制限をかけることができる。
【００４８】
例えば、ＮＭＯＳトランジスタＭ３ａ、Ｍ３ｂに流れる電流ｉ３ａ、ｉ３ｂが、ｉ３ａ＝ｉ３ｂ＝ｉ２／２になるように、ＮＭＯＳトランジスタＭ３ａ及びＭ３ｂを形成すると、制限電流測定時にはドレイン電流ｉ４が通常動作時よりも２倍になり、通常動作時に比べて制限電流測定時の制限電流値を半分にすることができる。すなわち、最大測定電流が３００ｍＡの測定装置においても通常動作時の制限電流が５００ｍＡの定電圧電源回路の制限電流を測定することができ、前記第１の実施の形態と同様の効果を得ることができる。
【００４９】
第４の実施の形態．
前記第１の実施の形態では、制限電流測定時に電流−電圧変換抵抗を大きくすることにより、電流制限回路部３が電流制限動作を開始する出力電流ｉｏの電流値を小さくするようにしたが、制限電流測定時にＮＭＯＳトランジスタＭ３に流れる電流を増加させて、電流制限回路部３が電流制限動作を開始する出力電流ｉｏの電流値を小さくするようにしてもよく、このようにしたものを本第４の実施の形態とする。
図５は、本第４の実施の形態における定電圧電源回路の例を示した回路図である。なお、図５では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００５０】
図５における図１との相違点は、ＰＭＯＳトランジスタＭ６及び抵抗Ｒ４をなくし、ＰＭＯＳトランジスタＭ１１、ＰＭＯＳトランジスタＭ１２及びインバータＩＮＶを追加し、カレントミラー回路の入力側トランジスタをなすＮＭＯＳトランジスタＭ３に流れる電流ｉ３の電流値を変えることによって、抵抗Ｒ３に流れる電流値を変えるようにしたことにある。これに伴って、図１の電流制限回路部３を電流制限回路部３ｃに、図１の定電圧電源回路１を定電圧電源回路１ｃにした。
図５において、定電圧電源回路１ｃは、定電圧回路部２と、出力端子ＯＵＴから出力される電流ｉｏの制限を行う電流制限回路部３ｃとで構成されている。
【００５１】
電流制限回路部３ｃは、ＰＭＯＳトランジスタＭ２，Ｍ１１，Ｍ１２と、カレントミラー回路を形成するＮＭＯＳトランジスタＭ３，Ｍ４と、抵抗Ｒ３と、ＰＭＯＳトランジスタＭ５と、インバータＩＮＶとで構成されている。なお、ＰＭＯＳトランジスタＭ２，Ｍ１１，Ｍ１２、ＮＭＯＳトランジスタＭ３，Ｍ４及びインバータＩＮＶは比例電流生成回路部を、ＰＭＯＳトランジスタＭ２，Ｍ１１，Ｍ１２及びインバータＩＮＶは電流生成回路部をそれぞれなす。また、ＰＭＯＳトランジスタＭ２及びＭ１２はそれぞれ電流源をなし、ＰＭＯＳトランジスタＭ１１及びインバータＩＮＶは出力制御回路をなす。
【００５２】
ＰＭＯＳトランジスタＭ１２は、電圧制御素子Ｍ１に流れる電流ｉ１に応じたドレイン電流ｉ１２が流れるように動作し、ＰＭＯＳトランジスタＭ１１は、テスト信号Ｓ１に応じてＰＭＯＳトランジスタＭ１２のＮＭＯＳトランジスタＭ３への接続制御を行う。
ＮＭＯＳトランジスタＭ２及びＭ１２の各ゲートは接続され、該接続部は電圧制御素子Ｍ１のゲートに接続されている。また、入力電圧ＶｄｄとＮＭＯＳトランジスタＭ３のドレインとの間にはＰＭＯＳトランジスタＭ１２及びＭ１１が直列に接続されている。ＮＭＯＳトランジスタＭ１１のゲートには、インバータＩＮＶを介してテスト信号Ｓ１が入力されている。
【００５３】
このような構成において、通常動作時は、テスト信号Ｓ１をローレベルにしていることから、ＰＭＯＳトランジスタＭ１１はオフし、ＰＭＯＳトランジスタＭ１２のドレイン電流ｉ１２はＮＭＯＳトランジスタＭ３に流れず、ＮＭＯＳトランジスタＭ３にはＰＭＯＳトランジスタＭ２のドレイン電流ｉ２が流れる。制限電流測定時には、測定装置によって負荷１０に所定の定電圧Ｖ１よりも少し小さい電圧Ｖｓが印加されると共に、テスト信号Ｓ１がハイレベルになる。負荷１０に所定の定電圧Ｖ１よりも少し小さい電圧Ｖｓを印加した場合の動作は、前記第１の実施の形態と同様であるのでその説明を省略する。
【００５４】
制限電流測定時においてテスト信号Ｓ１がハイレベルになると、ＰＭＯＳトランジスタＭ１１がオンし、ＰＭＯＳトランジスタＭ１２のドレインとＮＭＯＳトランジスタＭ３のドレインが接続される。そのため、ＮＭＯＳトランジスタＭ３のドレイン電流ｉ３にはＰＭＯＳトランジスタＭ２のドレイン電流ｉ２とＰＭＯＳトランジスタＭ１２のドレイン電流ｉ１２の和電流が流れる。すなわち、通常動作時はｉ３＝ｉ２であるが、制限電流測定時にはｉ３＝ｉ２＋ｉ１２になる。
【００５５】
このことから、抵抗Ｒ３に流れる電流ｉ４は、通常動作時と比較して同じ出力電流ｉｏに対しても（ｉ２＋ｉ１２）／ｉ２倍の電流になる。このため、同じ出力電流値に対して通常動作時よりも抵抗Ｒ３には多くの電流が流れるため、通常動作時よりも小さい電流値で出力電流ｉｏの制限をかけることができる。
例えば、ＰＭＯＳトランジスタＭ２のドレイン電流ｉ２とＰＭＯＳトランジスタＭ１２のドレイン電流ｉ１２が同じ電流値になるようにＰＭＯＳトランジスタＭ１２を形成すると、通常動作時と比較して、制限電流測定時の制限電流を半分にすることができる。すなわち、最大測定電流が３００ｍＡの測定装置においても通常動作時の制限電流が５００ｍＡの定電圧電源回路の制限電流を測定することができ、前記第１の実施の形態と同様の効果を得ることができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態における定電圧電源回路の構成例を示した図である。
【図２】図１の定電圧電源回路１における出力電圧と出力電流との関係例を示した図である。
【図３】本発明の第２の実施の形態における定電圧電源回路の構成例を示した図である。
【図４】本発明の第３の実施の形態における定電圧電源回路の構成例を示した図である。
【図５】本発明の第４の実施の形態における定電圧電源回路の構成例を示した図である。
【図６】電流制限回路を備えた定電圧電源回路の従来例を示した回路図である。
【図７】図６の定電圧電源回路１００における出力電圧と出力電流との関係例を示した図である。
【符号の説明】
【００５７】
１  定電圧電源回路
２  定電圧回路部
３  電流制限回路部
１０  負荷
１１  基準電圧発生回路
ＡＭＰ１  演算増幅回路
Ｍ１  電圧制御素子
Ｒ１〜Ｒ４  抵抗
Ｍ２，Ｍ５，Ｍ６，Ｍ１１，Ｍ１２  ＰＭＯＳトランジスタ
Ｍ３，Ｍ４，Ｍ７〜Ｍ１０，Ｍ３ａ，Ｍ３ｂ  ＮＭＯＳトランジスタ
ＩＮＶ  インバータ
【図１】
2006048116.tif 000003
【図２】
2006048116.tif 000004
【図３】
2006048116.tif 000005
【図４】
2006048116.tif 000006
【図５】
2006048116.tif 000007
【図６】
2006048116.tif 000008
【図７】
2006048116.tif 000009