(57)【要約】【課題】簡単な構成で、歪みが少なく、数ＧＨｚ程度以上の差動信号の高速応答増幅を行うことができること。【解決手段】第１のトランジスタＱ1のエミッタ端が第３のトランジスタＱ3のコレクタ端および第４のトランジスタＱ4のベース端にそれぞれ接続され、第２のトランジスタＱ2のエミッタ端が第３のトランジスタＱ3のベース端および第４のトランジスタＱ4のコレクタ端にそれぞれ接続され、第３および第４のトランジスタＱ3，Ｑ4の各エミッタ端にそれぞれ電流源１１，１２が接続された差動ペアを備え、第１および第２のトランジスタＱ1，Ｑ2のベース端のそれぞれを信号入力端とし、第３および第４のトランジスタＱ3，Ｑ4のエミッタ端をそれぞれ信号出力端とする。【選択図】        図１
2006295642.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタのエミッタ端が第３のトランジスタのコレクタ端および第４のトランジスタのベース端にそれぞれ接続され、第２のトランジスタのエミッタ端が第３のトランジスタのベース端および第４のトランジスタのコレクタ端にそれぞれ接続され、前記第３および第４のトランジスタの各エミッタ端にそれぞれ電流源が接続された差動ペアを備え、
前記第１および第２のトランジスタのベース端のそれぞれを信号入力端とし、前記第３および第４のトランジスタのエミッタ端をそれぞれ信号出力端とすることを特徴とする差動ドライバアンプ。
【請求項２】
前記第３および第４のトランジスタの各エミッタ端と伝送線路と間に設けられそれぞれを整合接続する整合回路を設けたことを特徴とする請求項１に記載の差動ドライバアンプ。
【請求項３】
前記各信号入力端に入力される信号は差動信号であり、
前記伝送線路の出力端側に終端抵抗が接続されることを特徴とする請求項１または２に記載の差動ドライバアンプ。
【請求項４】
前記第１のトランジスタのエミッタ端と前記第４のトランジスタのベース端との間および前記第２のトランジスタのエミッタ端と前記第３のトランジスタのベース端との間に、それぞれ各エミッタ端に向かって所定電圧を印可するレベルシフト回路を設けたことを特徴とする請求項１〜３のいずれか一つに記載の差動ドライバアンプ。
【請求項５】
第１〜第４のトランジスタのそれぞれはＦＥＴであることを特徴とする請求項１〜４のいずれか一つに記載の差動ドライバアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、低歪みで広帯域の周波数特性をもつ差動ドライバアンプに関するものである。
【背景技術】
【０００２】
一般的な差動増幅器は、図４に示す回路であり、この差動増幅器のエミッタ抵抗ＲEに流れる電流ＩREは、
ＩRE＝｛（ＶIN1−ＶBE1）−（ＶIN2−ＶBE2）｝／ＲE                  …（１）
となり、出力端子ＶOUT1に発生する電圧は、ベース電流を無視すると、
ＶOUT1
＝ＲC・（ＩE＋ＩRE）
＝ＲC・［ＩE＋｛（ＶIN1−ＶBE1）−（ＶIN2−ＶBE2）｝／ＲE］        …（２）
となる。出力端子ＶOUT2に発生する電圧も同様に算出され、差動出力電圧ＶOは、
ＶO
＝ＶOUT1−ＶOUT2
＝（２ＲC／ＲE）・｛（ＶIN1−ＶIN2）−（ＶBE1−ＶBE2）｝          …（３）
となる。ここで、ＶBE1，ＶBE2はベース・エミッタ間電圧であり、熱電圧をＶTとし、飽和電流をｌSとすると、
ＶBE＝ＶT・ｌｎ（ｌC／ｌS）                                        …（４）
の関係があるので、（ＶBE1−ＶBE2）は、
ＶBE1−ＶBE2＝ＶT・ｌｎ（ｌC1／ｌC2）                              …（５）
となり、最終的に差動出力電圧ＶOは、
ＶO＝（２ＲC／ＲE）・（ＶIN1−ＶIN2）
−（２ＲC／ＲE）・ＶT・ｌｎ（ｌC1／ｌC2）                    …（６）
となる。ここで、式（６）の右辺第１項は線形項であるが、右辺第２項は非線形項であり、波形歪みの原因となる。特に、大電流動作時、波形歪みは顕著に現れる。
【０００３】
この大電流動作時における波形歪みを解決するための差動増幅器として図５に示す差動増幅器が知られている。図５に示すエミッタ抵抗ＲＥに流れる電流ＩREは、
ＩRE＝｛（ＶIN1−ＶBE1−ＶBE4）−（ＶIN2−ＶBE2−ＶBE3）｝／ＲE  …（７）
となる。ここで、ベース電流を無視すると、トランジスタＱ１，Ｑ３およびトランジスタＱ２，Ｑ４のコレクタ電流は等しいため、式（４）から
ＶBE1＝ＶBE3                                                    …（８−１）
ＶBE2＝ＶBE4                                                    …（８−２）
の関係が得られ、式（７）は、
ＩRE＝（ＶIN1−ＶIN2）／ＲE                                        …（９）
となる。したがって、図５の差動出力電圧ＶOは、
ＶO＝２ＲC／ＲE・（ＶIN1−ＶIN2）                                …（１０）
となり、入力差動電圧に対して線形な出力を得ることができ、大電流動作時においても波形歪みを抑えることができる。
【０００４】
【特許文献１】特開２００３−１７９４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、ほぼ１倍の電圧増幅で電流を大きく増幅する差動電流バッファである電流フォロアを作製する場合、単純なコレクタ接地型の増幅器を用いることが考えられるが、この場合、出力抵抗に歪みが生ずるため、この歪みを負帰還するＯＰアンプを用いる必要がある。
【０００６】
しかしながら、ＯＰアンプを用いた電流フォロアでは、ＯＰアンプにトランジスタなどの増幅素子を３０個程度必要として構造が複雑になるとともに、周波数特性が数１００ＭＨｚ程度が限度であり、近年の高速信号に対応した数ＧＨｚ程度以上の高速応答増幅を行うことができないという問題点があった。
【０００７】
この発明は、上記に鑑みてなされたものであって、簡単な構成で、歪みが少なく、数ＧＨｚ程度以上の差動信号の高速応答増幅を行うことができる電流バッファを実現することができる差動ドライバアンプを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、請求項１にかかる差動ドライバアンプは、第１のトランジスタのエミッタ端が第３のトランジスタのコレクタ端および第４のトランジスタのベース端にそれぞれ接続され、第２のトランジスタのエミッタ端が第３のトランジスタのベース端および第４のトランジスタのコレクタ端にそれぞれ接続され、前記第３および第４のトランジスタの各エミッタ端にそれぞれ電流源が接続された差動ペアを備え、前記第１および第２のトランジスタのベース端のそれぞれを信号入力端とし、前記第３および第４のトランジスタのエミッタ端をそれぞれ信号出力端とすることを特徴とする。
【０００９】
また、請求項２にかかる差動ドライバアンプは、上記の発明において、前記第３および第４のトランジスタの各エミッタ端と伝送線路と間に設けられそれぞれを整合接続する整合回路を設けたことを特徴とする。
【００１０】
また、請求項３にかかる差動ドライバアンプは、上記の発明において、前記各信号入力端に入力される信号は差動信号であり、前記伝送線路の出力端側に終端抵抗が接続されることを特徴とする。
【００１１】
また、請求項４にかかる差動ドライバアンプは、上記の発明において、前記第１のトランジスタのエミッタ端と前記第４のトランジスタのベース端との間および前記第２のトランジスタのエミッタ端と前記第３のトランジスタのベース端との間に、それぞれ各エミッタ端に向かって所定電圧を印可するレベルシフト回路を設けたことを特徴とする。
【００１２】
また、請求項５にかかる差動ドライバアンプは、上記の発明において、第１〜第４のトランジスタのそれぞれはＦＥＴであることを特徴とする。
【発明の効果】
【００１３】
この発明にかかる差動ドライバアンプでは、第１のトランジスタのエミッタ端が第３のトランジスタのコレクタ端および第４のトランジスタのベース端にそれぞれ接続され、第２のトランジスタのエミッタ端が第３のトランジスタのベース端および第４のトランジスタのコレクタ端にそれぞれ接続され、前記第３および第４のトランジスタの各エミッタ端にそれぞれ電流源が接続された差動ペアを備え、前記第１および第２のトランジスタのベース端のそれぞれを信号入力端とし、前記第３および第４のトランジスタのエミッタ端をそれぞれ信号出力端とするようにしているので、簡単な構成で、歪みが少なく、数ＧＨｚ程度以上の差動信号の高速応答増幅を行うことができる電流バッファとしての差動ドライバアンプを実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、この発明を実施するための最良の形態であり、差動ドライバアンプについて説明する。
【００１５】
（実施の形態１）
図１は、この発明の実施の形態１である差動ドライバアンプの構成を示す回路図である。図１において、この差動ドライバアンプ１０は、第１のトランジスタＱ1および第２のトランジスタＱ2がそれぞれ正電源電圧源ＶCCに接続され、第１のトランジスタＱ1のエミッタ端が第３のトランジスタＱ3のコレクタ端および第４のトランジスタＱ4のベース端にそれぞれ接続され、第２のトランジスタＱ2のエミッタ端が第３のトランジスタＱ3のベース端および第４のトランジスタＱ4のコレクタ端にそれぞれ接続される。
【００１６】
さらに、第３のトランジスタＱ3および第４のトランジスタＱ4の各エミッタ端がそれぞれ電流源１１，１２を介して負電源電圧源ＶEEに接続され、第１のトランジスタＱ1、第３のトランジスタＱ3および電流源１１と、第２のトランジスタＱ2、第４のトランジスタＱ4および電流源１２とからなる差動対が形成される。
【００１７】
ここで、第３のトランジスタＱ3のエミッタ端および第４のトランジスタＱ4のエミッタ端には、それぞれ整合抵抗ＲOUT1，ＲOUT2が接続され、終端抵抗ＲLと各整合抵抗ＲOUT1，ＲOUT2との間に伝送線路Ｌ１，Ｌ２が接続される。整合抵抗ＲOUT1，ＲOUT2は、差動対と伝送線路Ｌ１，Ｌ２との間の整合をとる。そして、終端抵抗ＲLには、伝送線路Ｌ１側から伝送線路Ｌ２側に流れる電流増幅された出力電流ＩOUTを得ることができる。
【００１８】
出力電流ＩOUTは、
ＩOUT＝｛（ＶIN1−ＶBE1−ＶBE4）−（ＶIN2−ＶBE2−ＶBE3）｝
／（ＲOUT1＋ＲOUT2＋ＲL）                            …（１１）
となる。ベース電流を無視すると、トランジスタＱ１，Ｑ３およびトランジスタＱ２，Ｑ４のコレクタ電流は等しいため、式（４）から、
ＶBE1＝ＶBE3                                                  …（１２−１）
ＶBE2＝ＶBE4                                                  …（１２−２）
の関係が得られ、式（１１）は、
ＩOUT＝（ＶIN1−ＶIN2）／（ＲOUT1＋ＲOUT2＋ＲL）                …（１３）
となり、出力電流ＩOUTは、線形な電流となり、歪みの発生を抑制することができる。
【００１９】
したがって、この線形な出力電流ＩOUTを、整合抵抗ＲOUT1，ＲOUT2を介して伝送線路Ｌ１，Ｌ２にドライブし、終端抵抗ＲLに伝えることで、低歪みの差動ドライバアンプが実現できる。また、この差動ドライブアンプ１０は、ＯＰアンプのように全体的な負帰還を行っておらず、歪みを減少のために増幅率を大きくする必要がないため、回路規模を小さくすることができる。さらに、エミッタフォロアを基本とする構成であるため、広帯域であり、高周波特性に優れ、数ＧＨｚ以上の信号増幅を行うことができる。特に、差動信号の伝送ドライバアンプとして有用である。
【００２０】
（実施の形態２）
つぎに、この発明の実施の形態２について説明する。この実施の形態２では、入力範囲が広い差動ドライバアンプを実現している。
【００２１】
図２は、この発明の実施の形態２である差動ドライバアンプの構成を示す回路図である。この差動ドライバアンプ２０は、図１に示した差動ドライバアンプ１０に、レベルシフト用電源１３，１４をさらに設けた構成としている。その他の構成は、実施の形態１と同じであり、同一構成部分には同一符号を付している。
【００２２】
レベルシフト用電源１３は、第１のトランジスタＱ1のエミッタ端と第４のトランジスタＱ4のベース端との間に接続され、第１のトランジスタＱ1のエミッタ端に向かって所定の直流電圧を印加する電圧源である。また、レベルシフト用電源１４は、第２のトランジスタＱ2のエミッタ端と第３のトランジスタＱ3のベース端との間に接続され、第２のトランジスタＱ2のエミッタ端に向かって所定の直流電圧を印加する電圧源である。
【００２３】
ここで、入力電圧ＶIN1＝ＶINであり、入力電圧ＶIN2＝−ＶINである場合を考える。第４のトランジスタＱ4のコレクタ・エミッタ電圧ＶCE4は、実施の形態１の場合、式（１２）の関係を用いて、
ＶCE4＝（−ＶIN−ＶBE2）−（ＶIN−ＶBE1−ＶBE4）
＝−２ＶIN＋ＶBE1                                          …（１４）
となり、正常動作する入力範囲は、ＶCE4がＶCE(sat)以上になる必要がある。
【００２４】
しかし、この実施の形態２に示した差動ドライバアンプ２０では、レベルシフト用電源１３，１４を設けているため、
ＶCE4＝（−ＶIN−ＶBE2）−（ＶIN−ＶBE1−ＶLS−ＶBE4）
＝−２ＶIN＋ＶBE1＋ＶLS                                    …（１５）
となるため、ＶCE(sat)の確保が容易になり、大信号振幅をもつ信号の増幅を可能にする。なお、式（１２）に示した関係も有しているため、低歪みの信号増幅を行うことができる。さらに、上述した実施の形態１と同様に、簡易な構成で広帯域増幅を実現することができる。
【００２５】
ここで、図３は、上述した差動ドライバアンプ１０を、差動信号を伝送するバッファとして適用した場合を示す図である。図３では、差動信号としてＶIN，−ＶINを入力し、受信側である受端回路ブロック３０に差動信号を伝送している。このように、上述した実施の形態１，２に示した差動ドライバアンプ１０，２０を、差動信号を伝送するアンプとして用いると、差動信号の特性上、グランド／リターン問題の解消、コモンモードノイズの除去、歪み（偶数次高調波）の除去、２倍のダイナミックレンジが得られることなどの利点を得ることができる。この差動ドライバアンプは、ＡＤ変換器ドライバ、ビデオ・ライン・ドライバ、シングルエンド信号／差動信号変換、差動入出力のレベルシフト、通信ゲインブロックなどに適用することができる。
【００２６】
なお、上述した実施の形態１，２では、増幅素子として第１〜第４のトランジスタＱ1〜Ｑ4を用いているが、これに限らず、ＦＥＴなどの他の増幅素子を用いてもよい。
【図面の簡単な説明】
【００２７】
【図１】この発明の実施の形態１にかかる差動ドライバアンプの構成を示す回路図である。
【図２】この発明の実施の形態２にかかる差動ドライバアンプの構成を示す回路図である。
【図３】図１に示した作動ドライバアンプを適用した一例を示す図である。
【図４】従来の差動増幅器の構成を示す回路図である。
【図５】従来の低歪みの差動増幅器の構成を示す回路図である。
【符号の説明】
【００２８】
１０，２０  差動ドライバアンプ
１１，１２  電流源
１３，１４  電圧源
３０  受端回路ブロック
ＶIN1，ＶIN2  入力電圧
Ｑ1〜Ｑ4  第１〜第４のトランジスタ
ＲOUT1，ＲOUT2  整合抵抗
Ｌ１，Ｌ２  伝送線路
ＲL  終端抵抗
ＩOUT  出力電流
【図１】
2006295642.tif 000003
【図２】
2006295642.tif 000004
【図３】
2006295642.tif 000005
【図４】
2006295642.tif 000006
【図５】
2006295642.tif 000007