(57)【要約】【課題】化学機械研磨工程で使用する研磨スラリ中の凝集粒子密度を低減し、マイクロスクラッチの発生を抑制する。【解決手段】量産プロセスを流れる各ウエハの被処理面に研磨スラリを供給して化学機械研磨処理を行う際、容器に充填した状態で少なくとも３０日以上、好ましくは４０日以上、より好ましくは５０日以上静止放置することによって、粒径１μｍ以上の凝集粒子の濃度が２０万個／０．５ｃｃ以下、好ましくは５万個／０．５ｃｃ以下、より好ましくは２万個以下／０．５ｃｃとなった研磨スラリを使用する。【選択図】図４
2006303520.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）ウエハの主面上に形成した耐酸化性絶縁膜をマスクに用いて前記ウエハの主面の素子分離領域をエッチングすることにより、前記ウエハの主面の前記素子分離領域に溝を形成する工程、
（ｂ）前記溝の内部を含む前記ウエハの主面上に酸化シリコン系絶縁膜を形成する工程、
（ｃ）前記耐酸化性絶縁膜を研磨のストッパに用いて前記酸化シリコン系絶縁膜を化学機械研磨し、前記酸化シリコン系絶縁膜を前記溝の内部に選択的に残すことによって、前記ウエハの主面の前記素子分離領域に研磨平坦化絶縁膜分離溝を形成する工程を含み、
前記酸化シリコン系絶縁膜を化学機械研磨する際、粒径１μｍ以上の凝集粒子の濃度が２０万個／０．５ｃｃ以下になるまで静止放置した研磨スラリを使用することを特徴とする半導体集積回路装置の製造方法。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法において、前記粒径１μｍ以上の凝集粒子の濃度が５万個／０．５ｃｃ以下になるまで静止放置した研磨スラリを使用することを特徴とする半導体集積回路装置の製造方法。
【請求項３】
請求項１記載の半導体集積回路装置の製造方法において、前記粒径１μｍ以上の凝集粒子の濃度が２万個／０．５ｃｃ以下になるまで静止放置した研磨スラリを使用することを特徴とする半導体集積回路装置の製造方法。
【請求項４】
請求項１記載の半導体集積回路装置の製造方法において、前記研磨スラリ中に含まれる凝集粒子の径を測定することによって、前記粒径１μｍ以上の凝集粒子の濃度を判定することを特徴とする半導体集積回路装置の製造方法。
【請求項５】
請求項１記載の半導体集積回路装置の製造方法において、前記凝集粒子は、シリカを主成分とすることを特徴とする半導体集積回路装置の製造方法。
【請求項６】
（ａ）ウエハの主面上に形成した耐酸化性絶縁膜をマスクに用いて前記ウエハの主面の素子分離領域をエッチングすることにより、前記ウエハの主面の前記素子分離領域に溝を形成する工程、
（ｂ）前記溝の内部を含む前記ウエハの主面上に酸化シリコン系絶縁膜を形成する工程、
（ｃ）前記耐酸化性絶縁膜を研磨のストッパに用いて前記酸化シリコン系絶縁膜を化学機械研磨し、前記酸化シリコン系絶縁膜を前記溝の内部に選択的に残すことによって、前記ウエハの主面の前記素子分離領域に研磨平坦化絶縁膜分離溝を形成する工程を含み、
前記酸化シリコン系絶縁膜を化学機械研磨する際、あらかじめ３０日以上静止放置した研磨スラリを使用することを特徴とする半導体集積回路装置の製造方法。
【請求項７】
請求項６記載の半導体集積回路装置の製造方法において、４０日以上静止放置した研磨スラリを使用することを特徴とする半導体集積回路装置の製造方法。
【請求項８】
請求項７記載の半導体集積回路装置の製造方法において、４５日以上静止放置した研磨スラリを使用することを特徴とする半導体集積回路装置の製造方法。
【請求項９】
請求項６記載の半導体集積回路装置の製造方法において、前記研磨スラリに含まれる凝集粒子は、シリカを主成分とすることを特徴とする半導体集積回路装置の製造方法。
【請求項１０】
以下の工程を有する半導体集積回路装置の製造方法；
（ａ）化学機械研磨処理に用いる研磨スラリを静止放置することによって、前記研磨スラリ中に含まれる粒径１μｍ以上の凝集粒子の濃度を２０万個／０．５ｃｃ以下にする工程、
（ｂ）量産プロセスを流れる各ウエハの被処理面に、前記（ａ）工程を経た研磨スラリを供給して化学機械研磨処理を行うことにより、前記各ウエハの主面に研磨平坦化絶縁膜分離溝を形成する工程。
【請求項１１】
請求項１０記載の半導体集積回路装置の製造方法において、前記研磨スラリ中に含まれる粒径１μｍ以上の凝集粒子の濃度を５万個／０．５ｃｃ以下にすることを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
請求項１１記載の半導体集積回路装置の製造方法において、前記研磨スラリ中に含まれる粒径１μｍ以上の凝集粒子の濃度を２万個／０．５ｃｃ以下にすることを特徴とする半導体集積回路装置の製造方法。
【請求項１３】
請求項１０記載の半導体集積回路装置の製造方法において、前記研磨スラリを３０日以上静止放置することを特徴とする半導体集積回路装置の製造方法。
【請求項１４】
請求項１３記載の半導体集積回路装置の製造方法において、前記研磨スラリを４０日以上静止放置することを特徴とする半導体集積回路装置の製造方法。
【請求項１５】
請求項１４記載の半導体集積回路装置の製造方法において、前記研磨スラリを４５日以上静止放置することを特徴とする半導体集積回路装置の製造方法。
【請求項１６】
請求項１０記載の半導体集積回路装置の製造方法において、前記凝集粒子は、シリカを主成分とすることを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の製造技術に関し、特に、半導体ウエハの表面に形成された薄膜を、化学機械研磨(Chemical Mechanical Polishing；ＣＭＰ）法を用いて研磨する工程を有する半導体集積回路装置の製造に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体集積回路装置の製造工程では、シリコンウエハ上に堆積した絶縁膜や導電膜を化学機械研磨法を用いて研磨することによって、素子分離溝を形成したり、層間絶縁膜を平坦化したり、プラグや埋込み配線を形成したりすることが行われている。
【０００３】
上記化学機械研磨法は、硬質樹脂からなるパッドを貼り付けた定盤上に研磨スラリを供給しながらウエハの表面を研磨する方法であり、研磨スラリとしては、一般にシリカ（酸化珪素）などの研磨剤微粒子を純水中に分散させ、これにｐＨ調整用のアルカリを添加したものなどが使用されている。
【０００４】
研磨スラリ中のシリカとしては、珪酸ナトリウムを原料として得られるコロイダルシリカ、または四塩化珪素（ＳｉＣｌ４）を酸水素炎で燃焼させて得られるフュームドシリカ（煙霧質シリカ）が使用されるが、前者のコロイダルシリカを使った研磨スラリ中には不純物としてナトリウム（Ｎａ）が含まれるという問題がある。また、この点を改善してナトリウムの含有量を低減させたコロイダルシリカも提供されているが、後者のフュームドシリカに比べて製造コストが高いという欠点がある。
【０００５】
一方、フュームドシリカは、コロイダルシリカに比べて水系分散媒中での分散安定性が劣ることから、このシリカを使った研磨スラリでウエハを研磨すると、スラリ中の粗大な凝集シリカ粒子によってウエハ表面に微小な傷（マイクロスクラッチ）が生じるという問題が指摘されており、この分散安定性を改善する技術が種々提案されている。
【０００６】
なお、コロイダルシリカおよびフュームドシリカの製法ならびに物性については、例えば１９９９年７月１９日、株式会社サイエンスフォーラム発行の「ＣＭＰのサイエンス」１２８頁〜１４２頁（非特許文献１）に記載がある。
【０００７】
特開平８−２５７８９８号公報（特許文献１）は、ダイヤモンド、シリコンカーバイド、アルミナ、シリカ、ジルコニア、酸化セリウム、酸化鉄、酸化クロムなどの研磨剤粒子の表面に電荷決定イオンによりプラス電荷を与え、これに界面活性剤を付着させて研磨剤粒子を疎水化し、凝集状態とすることによって、研磨剤粒子の経時的な沈降を防ぎ、分散安定性と再分散性とを長期間に亘って良好に保つことができるようにした水系遊離砥粒スラリおよびその製造方法を開示している。
【０００８】
特開平１１−２４６８５２号公報（特許文献２）は、研磨砥粒の分散性が良好な研磨用スラリおよびその調製方法を開示している。この研磨用スラリは、研磨砥粒と、被研磨材料を化学エッチングする性質があるアルカリ性水溶液または酸性水溶液であるエッチング性水溶液と、親水性基を有する高分子物質とを混合したもので、親水性基を有する高分子物質がエッチング水溶液中に微粒子の状態で分散、または溶解していることを特徴としている。
【０００９】
研磨砥粒としては、珪素、アルミニウム、チタン、マンガン、セリウム、アルカリ土類金属またはアルカリ金属の酸化物、硫酸塩または炭酸塩などが使用されている。また、親水性基を有する高分子物質としては、カルボキシル基、水酸基、ニトロ基またはアミノ基などを有するポリアミド、ポリイミド、ポリエチレン、ポリスチレン、ポリエーテル、ポリウレタン、ポリカーボネート、ポリビニルアルコール、ポリ塩化ビニルまたはポリ塩化ビニリデンなどが使用されている。
【００１０】
上記研磨用スラリは、親水性基を有する高分子物質がスラリ中で研磨砥粒に吸着され、スラリにチキソトロピック（揺変）性および研磨粒子の沈降防止機能が付与されるために、研磨砥粒同士が弱い凝集状態を維持する。そして、高分子物質同士の均一な二次結合による網目構造によって個々の研磨粒子が良好な分散状態に維持される結果、スラリ貯蔵時に研磨粒子が沈降することが無くなるので、長期間の貯蔵後においても、あらためてスラリを撹拌して分散性を回復させる操作を行うことなく、そのまま研磨に使用することができるとされている。
【００１１】
特開平１０−１９３２５５号公報（特許文献３）は、酸化セリウム、アルミナまたは酸化マンガンなど、液体中での分散性が悪いために静置すると時間の経過と共に粒子が凝集し、研磨速度または研磨の選択比などの研磨特性を経時変化させる研磨砥粒を含んだ研磨用スラリの保管方法を提案している。この保管方法は、研磨スラリに超音波振動を加えた後に砥粒の平均粒子径あるいはスラリの酸化還元電位を測定し、この平均粒子径あるいは酸化還元電位を監視することによって研磨速度を管理するというものである。この方法によれば、研磨スラリの研磨速度の経年変化の程度を知ることができるので、保管中のスラリの研磨速度を容易にかつ確実に管理することができ、スループットが大きくかつ精密な研磨を行うことができるとされている。
【特許文献１】特開平８−２５７８９８号公報
【特許文献２】特開平１１−２４６８５２号公報
【特許文献３】特開平１０−１９３２５５号公報
【非特許文献１】１９９９年７月１９日、株式会社サイエンスフォーラム発行、「ＣＭＰのサイエンス」１２８頁〜１４２頁
【発明の開示】
【発明が解決しようとする課題】
【００１２】
最近のＬＳＩは、素子の微細化および配線の多層化を推進するために、ウエハプロセスの複数の工程で化学機械研磨処理を行っている。例えば、ウエハの主面に素子分離溝を形成する工程では、まず耐酸化性絶縁膜をマスクに用いてウエハの主面をドライエッチングして素子分離領域に溝を形成し、続いてこの溝の内部を含むウエハの主面上に上記溝の深さよりも厚い膜厚を有する酸化シリコン膜を堆積した後、上記耐酸化性絶縁膜を研磨のストッパに用いて酸化シリコン膜を化学機械研磨し、この酸化シリコン膜を溝の内部に選択的に残すことによって素子分離溝を形成する。
【００１３】
上記のような化学機械研磨工程では、一般にシリカ粒子を水に分散させた研磨スラリが使用される。シリカは、その表面に親水性のシラノール基（Ｓｉ−ＯＨ）が存在するため、シリカ粒子を水に分散させると、シラノール基の粒子間水素結合やファンデルワールス(van der Waals)力によって粒子（一次粒子）同士の凝集が起こり、単体粒子よりも粒径（粒子の直径）の大きい凝集粒子（二次粒子）が形成される。従って、シリカ粒子（分散質）を水（分散媒）に分散させた研磨スラリにおいては、この凝集粒子が砥粒成分を構成している。
【００１４】
上記凝集粒子は、その粒径が比較的小さい場合は問題はない。ところが、実際の研磨スラリ中には１μｍ以上の粒径を持った粗大な凝集粒子（本願においては１μｍ以上の粒径を持った凝集粒子を特に「粗大凝集粒子」という）が存在するため、これがウエハの表面にマイクロスクラッチと呼ばれる微小な傷を与え、歩留まりや信頼性の低下を引き起こす。例えば前述した素子分離溝の形成工程において、耐酸化性絶縁膜を研磨のストッパに用いて酸化シリコン膜を化学機械研磨する際、耐酸化性絶縁膜の表面にマイクロスクラッチが生じると、その一部が下地のシリコン基板に達し、その表面にダメージを与える。
【００１５】
研磨スラリ中の粗大な凝集粒子を取り除く方法として、研磨スラリをフィルタリングする方法もある程度有効であるが、凝集粒子を取り除いた研磨スラリを放置すると再び凝集が始まるため、根本的な対策とはならない。
【００１６】
また、シリカ粒子の分散性を向上させる対策として、研磨スラリに界面活性剤を添加することも有効である。しかし、界面活性剤を使用する場合には、ＢＯＤ、ＣＯＤの規制に対応できる設備が必要となり、かつ界面活性剤中の金属イオンによる汚染の対策も必要となる。一方、使用前に研磨スラリを撹拌する方法は、スラリの底部に沈殿している異物や粗大粒子が混入する虞れがあるため、有効なマイクロスクラッチ対策とはなり得ない。
【００１７】
本発明の一つの目的は、化学機械研磨工程で使用する研磨スラリ中の凝集粒子密度を低減することのできる技術を提供することにある。
【００１８】
本発明の一つの目的は、マイクロスクラッチを低減できる平坦化技術を提供することにある。
【００１９】
本発明の一つの目的は、信頼性の高い集積回路を形成することができる平坦化技術を提供することにある。
【００２０】
本発明の一つの目的は、ＵＬＳＩの平坦化工程の量産歩留まりを向上することができる平坦化技術を提供することにある。
【００２１】
本発明の一つの目的は、微細なパターンを有する集積回路装置の量産に適合した平坦化研磨スラリの管理技術を提供することにある。
【００２２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
（１）本発明の半導体集積回路装置の製造方法は、
（ａ）ウエハの主面上に形成した耐酸化性絶縁膜をマスクに用いて前記ウエハの主面の素子分離領域をエッチングすることにより、前記ウエハの主面の前記素子分離領域に溝を形成する工程と、
（ｂ）前記溝の内部を含む前記ウエハの主面上に酸化シリコン系絶縁膜を形成する工程と、
（ｃ）前記耐酸化性絶縁膜を研磨のストッパに用いて前記酸化シリコン系絶縁膜を化学機械研磨し、前記酸化シリコン系絶縁膜を前記溝の内部に選択的に残すことによって、前記ウエハの主面の前記素子分離領域に研磨平坦化絶縁膜分離溝を形成する工程とを含み、
前記酸化シリコン系絶縁膜を化学機械研磨する際、粒径１μｍ以上の凝集粒子の濃度が２０万個／０．５ｃｃ以下になるまで静止放置した研磨スラリを使用するものである。
（２）本発明の半導体集積回路装置の製造方法は、
（ａ）ウエハの主面上に形成した耐酸化性絶縁膜をマスクに用いて前記ウエハの主面の素子分離領域をエッチングすることにより、前記ウエハの主面の前記素子分離領域に溝を形成する工程と、
（ｂ）前記溝の内部を含む前記ウエハの主面上に酸化シリコン系絶縁膜を形成する工程と、
（ｃ）前記耐酸化性絶縁膜を研磨のストッパに用いて前記酸化シリコン系絶縁膜を化学機械研磨し、前記酸化シリコン系絶縁膜を前記溝の内部に選択的に残すことによって、前記ウエハの主面の前記素子分離領域に研磨平坦化絶縁膜分離溝を形成する工程とを含み、
前記酸化シリコン系絶縁膜を化学機械研磨する際、あらかじめ３０日以上静止放置した研磨スラリを使用するものである。
（３）本発明の半導体集積回路装置の製造方法は、以下の工程を有している。
（ａ）化学機械研磨処理に用いる研磨スラリを静止放置することによって、前記研磨スラリ中に含まれる粒径１μｍ以上の凝集粒子の濃度を２０万個／０．５ｃｃ以下にする工程、
（ｂ）量産プロセスを流れる各ウエハの被処理面に、前記（ａ）工程を経た研磨スラリを供給して化学機械研磨処理を行うことにより、前記各ウエハの主面に研磨平坦化絶縁膜分離溝を形成する工程。
【発明の効果】
【００２４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２５】
本願の一実施形態の発明によれば、化学機械研磨工程で使用する研磨スラリ中の凝集粒子密度を低減することにより、マイクロスクラッチの発生を抑制することができるので、化学機械研磨工程を有する半導体集積回路装置の製造歩留まり、信頼性を向上させることができる。
【００２６】
なお、本願において、化学機械研磨（ＣＭＰ）とは、一般に被研磨面を相対的に軟らかい布様のシート材料などからなる研磨パッドに接触させた状態で、研磨スラリを供給しながら面方向に相対移動させて研磨を行うことをいう。
【００２７】
研磨スラリとは、一般に水および化学エッチング薬剤（分散媒）に研磨剤微粒子（分散質）を配合した液体コロイド状態の懸濁液（サスペンション）をいう。また、研磨剤微粒子とは、一般にシリカ、セリア、ジルコニア、アルミナなどの微粒子をいう。
【００２８】
研磨スラリの静止放置とは、研磨スラリを容器に充填し、振動、撹拌、加熱などの操作を加えることなく、静止状態で放置することをいう。具体的には、例えば、比較的均一な温度に保たれた倉庫内に、ヒュームドシリカ、純水、アルカリ薬液を混合して、フィルタで異物を除去した後の研磨スラリを、約１ｍ角の立方体容器に詰めて保存したりすることなどがこれに当たる。従って、研磨スラリを容器に充填して搬送する行為は、ここでいう静止放置には当たらない。例えば、研磨スラリを容器（タンク）に入れ、特別な振動防止対策を施すことなく、船舶により外洋を経由して輸送したり、トラックなどの車両で一般道路を経由して輸送することは、ここでいう搬送に当たる。
【００２９】
研磨平坦化絶縁膜分離溝とは、化学機械研磨処理によって表面が平坦化された絶縁膜を溝の内部に選択的に残すことによって形成される素子分離溝をいう。従って、単に溝の内部に絶縁膜を堆積するだけで形成されるような素子分離溝は、ここでいう研磨平坦化絶縁膜分離溝には当たらない。例えば、一般にＳＧＩ(Shallow Groove Isolation)あるいはＳＴＩ(Shallow Trench Isolation)などと呼ばれている素子分離溝が、ここでいう研磨平坦化絶縁膜分離溝に当たる。
【００３０】
本願において、ウエハラインにおける量産プロセスとは、当該ウエハラインで使用される特定の化学機械研磨装置の１日あたりのスループットが８インチウエハ換算で少なくとも２５枚以上ないしは５０枚以上、より一般的には１００枚以上である場合をいうものとする。なお、この限界ウエハ枚数は、ウエハの面積に反比例することはいうまでもない。
【００３１】
また、以下の実施の形態では、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００３２】
さらに、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示したときおよび原理的に明らかに特定の数に限定されるときを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものではないことはいうまでもない。
【００３３】
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合を除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。
【００３４】
また、本願において半導体集積回路装置というときは、特に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、ＳＯＩ(Silicon On Insulator)基板やＴＦＴ(Thin Film Transistor)液晶製造用基板などといった他の基板上に作られるものを含むものとする。また、ウエハとは半導体集積回路装置の製造に用いる単結晶シリコン基板（一般にほぼ円盤形）、ＳＯＩ基板、ガラス基板その他の絶縁、半絶縁または半導体基板などやそれらを複合した基板をいう。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００３６】
（実施の形態１）
本実施形態では、研磨スラリを静止放置状態で保管した期間と、ウエハプロセスで発生したスクラッチレベルとの関連について本発明者らが行った実験の結果を説明する。
【００３７】
−研磨スラリ−
図１は、製造開始から半導体量産ラインの化学機械研磨装置への供給に至る研磨スラリの一連の操作を示すフロー図である。
【００３８】
一般に、研磨スラリの製造メーカは、平均粒径が２０ｎｍ〜４０ｎｍ程度の単体シリカ粒子（一次粒子）、すなわちヒュームドシリカ(Fumed Silica)を純水に分散させ、これに水酸化アンモニウムなどのアルカリ薬液を添加してｐＨが１０〜１１付近に調整された研磨スラリを調合する。続いて、製造過程で発生または混入した研磨スラリ中の異物粒子や粗大な不良一次粒子などをフィルタで取り除いた後、容器に充填して静止放置した後、半導体製造メーカに出荷、搬送する。本願での静止放置期間は、一般にこの容器に充填して静止放置開始から出荷のため凝集粒子密度を検査するまでの期間または積み出しのために、トラックなどの輸送手段に移動開始するまでの期間をいう。
【００３９】
一方、半導体製造メーカは、容器に充填された研磨スラリを製造メーカから購入し、その都度必要量をウエハラインの化学機械研磨装置に供給して化学機械研磨処理を行う。すなわち、静止放置用の容器で搬送された研磨スラリは、図１のスラリ受け入れ用のタンク（静止放置用のタンクと形状および大きさがほぼ同様のタンク、例えば１ｍ角の立方体容器）に静止放置および搬送用兼用容器の底から１０ｃｍ程度のところから沈殿物を巻き上げないように汲み出して前記受け入れ用タンクに移す。そこから図１に示すように、配管系から発生する比較的大きい異物（例えば径が５０マイクロメータ以上の異物）を取り除くためにフィルタを通し、例えば１０台から２０台程度の（これより多くても少なくてもよい）化学機械研磨装置に配管系を通じて供給する。また、このような集中方式ではなく、化学機械研磨装置毎に受け入れ用タンクを設置することも可能である。しかし、一括供給システムによれば、一回の操作で複数の装置に数時間から数日分の連続供給が可能となり、安定したスラリ供給を行うことができるメリットがある。
【００４０】
本実施形態では、研磨砥粒成分であるフュームドシリカを１３重量％程度含み、水酸化アンモニウム（ＮＨ４ＯＨ）の添加によってｐＨが１１付近に調整された研磨スラリを使用した（その他の添加アルカリ薬液としては、水酸化ナトリウムや水酸化カリウムなどが使用可能であるが、水酸化アンモニウムにはアルカリ金属が非常に少ないというメリットがある）。この研磨スラリに含まれるフュームドシリカの表面には、親水性のシラノール基（Ｓｉ−ＯＨ）が存在するため、シリカ粒子を水などの分散媒に添加した場合は、シラノール基の粒子間水素結合やファンデルワールス(van der Waals)力によって粒子同士の凝集が起こり、一次粒子よりも粒径の大きい凝集粒子（二次粒子）が形成される。従って、実際のウエハ研磨工程で使用する研磨スラリ中の砥粒成分は、凝集粒子（二次粒子）である。また、本発明で問題となる粒子は、この凝集粒子のうち、マイクロスクラッチを引き起こす原因となる粒径１μｍ以上の凝集粒子（粗大凝集粒子）である。
【００４１】
研磨スラリ中の粗大凝集粒子の濃度は、パーティクル・サイジング・システム(Particle Sizing System)製の凝集粒子分析用粒度分布測定器、「アキュサイザー  モデル７８０(AccuSizer Model 780）」を使って測定した。この測定器は、光遮断方式と光散乱方式の原理に基づき、測定センサを通過する粒子から発生するパルスの数を計測することによって、粒子数を求めるものである。
【００４２】
−化学機械研磨装置−
化学機械研磨装置は、研磨スラリを滴下した研磨パッド上にウエハの被処理面を下に向けて置き、エアの加圧によって研磨を行う方式のものを使用した。また、研磨によってダメージを受けた研磨パッド表面は、ダイヤモンドドレッサによって目立て、再生した。研磨パッドは、ロデール・ニッタ(RODEL NITTA)製の発泡ウレタン／ウレタンフォーム二層パッド、「ＩＣ１４００ＫＧｒ」を使用した。
【００４３】
−スクラッチ−
スクラッチは、大別してマクロスクラッチとマイクロスクラッチとに区分される。マクロスクラッチは、ウエハを横断する傷が特徴であり、ドレッサからのダイヤモンド砥粒の脱落が主因である。本発明で問題となるマイクロスクラッチは、深さ数十ｎｍ程度のスクラッチであり、希フッ酸（ＨＦ：Ｈ２Ｏ＝１：９９）でエッチングして傷を広げることにより観察が可能となる微小な傷である。前述したように、このマイクロスクラッチは、主として研磨スラリ中に含まれる粒径１μｍ以上の粗大凝集粒子によって引き起こされる。
【００４４】
マイクロスクラッチの評価は、前記の化学機械研磨装置を使用してパターンなしのシリコンウエハ（直径２０ｃｍ）を１分程度研磨した後、上記希フッ酸で数分間エッチングしてスクラッチの大きさを拡大し、日立電子エンジニアリング製のレーザ照射型欠陥検査装置、「ＬＳ６５１０」を用いてスクラッチを分別することにより行った。
【００４５】
上記の実験で得られた研磨スラリ中の凝集粒子密度とマイクロスクラッチとの関係を図２に示す。縦軸にウエハ１枚当たりのマイクロスクラッチ数、横軸にスラリ０．５ｃｃ中に含まれる粒径１μｍ以上の凝集粒子の数をそれぞれ対数で表した。図示のように、研磨スラリ中の凝集粒子密度が低い程、化学機械研磨処理時におけるマイクロスクラッチの発生数も少ないことが確認できた。
【００４６】
次に、研磨スラリ中で凝集粒子が発生するメカニズム、および研磨スラリ中の凝集粒子を低減する方法について説明する。
【００４７】
図３は、高さ１ｍの容器に静止放置した研磨スラリ中における粒径１μｍ以上の凝集粒子の沈降速度を算出したものであり、縦軸は静止放置時間、横軸は沈降距離を表している。図示のように、凝集粒子が１ｍの高さを沈降するには、少なくとも３０日以上、通常は４０日以上を要するものと推測される。
【００４８】
一方、図４は、研磨スラリ中の凝集粒子の静止放置時間依存性を調べたものであり、縦軸は研磨スラリ１ｃｍ３中における粒径１μｍ以上の凝集粒子の数、横軸は研磨スラリの静止放置時間を表している。ここでは、研磨スラリの静止放置に使用する容器の高さを０．５ｍ、１ｍおよび２ｍとした場合についてそれぞれ実測した。図示のように、静止放置開始から３０日程度経過するまでの期間中は、凝集粒子の数が僅かしか減少しないが、その後は急激に減少した。すなわち、静止放置中に起こっていることが粒子の沈降現象のみならば、単調に減少する筈であるが、実際はそうではなかった。その理由として、次のようなモデルが考えられる。
【００４９】
図５に示すように、製造直後の研磨スラリは、凝集粒子の濃度分布が不均一なため、スラリ中には粒子間距離が短い領域と長い領域とが存在する。研磨スラリ中の粒子の大部分を占める平均粒径１３ｎｍ程度の凝集粒子は、２．６７μｍ／秒程度の拡散速度でブラウン運動をしており、粒子間距離が粒径よりも短い場合には粒子同士の衝突が絶えず繰り返されるため、衝突による凝集粒子の増加と沈降による減少とが同時に起こっている。しかし、粒子間距離が粒径よりも長くなると、ブラウン運動をしている粒子が他の粒子の間をすり抜けていくために粒子の衝突回数が減り、粒子同士が凝集する確率は低くなる。
【００５０】
凝集粒子の濃度が１３％の研磨スラリ中で上記粒径の粒子間距離を算出すると、均一な距離で分散するのに０．１３３μｍ必要である。従って、すべての粒子の粒子間距離がこの距離になれば凝集は収束する。前記図４の実測結果は、粒子間距離が一定になるまでにはある程度の時間が掛かり、凝集が落ち着いたところで、沈降による粒子数の減少が見掛け上始まったように見えたためと考えられる。
【００５１】
以上の実験結果から、研磨スラリの静止放置期間とマイクロスクラッチの発生との間には明確な相関関係があり、マイクロスクラッチの発生を抑制するためには、凝集粒子濃度が低下するまで研磨スラリを静止放置することが有効である、と判明した。
【００５２】
また、静止放置した研磨スラリが使用可能であるかどうかの判断は、前述した測定器(AccuSizer Model 780)などを使って粗大凝集粒子の濃度を測定し、この濃度が一定値以下になったことを確認することにより行う。具体的には、前記図２および図３に示した結果から、研磨スラリを製造後、高さ１ｍの柱状静止放置用容器の場合を例に取れば少なくとも３０日以上、好ましくは４０日以上、より好ましくは５０日以上静止放置し、研磨スラリ０．５ｃｃ中に含まれる粒径１μｍ以上の凝集粒子の数が２０万個以下、好ましくは５万個以下、より好ましくは２万個以下となったことを確認してから使用することにより、マイクロスクラッチの発生を問題とならないレベルまで抑制することができる。
【００５３】
研磨スラリの静止放置とは、研磨スラリを容器に充填し、振動、撹拌、加熱（対流との物質輸送を伴うもの）などの操作を加えることなく、静止状態で放置することをいう。従って、研磨スラリを容器に充填して搬送する行為は、静止放置には相当しない。また、研磨スラリの静止放置は、５℃から３５℃の温度範囲内で行い、好ましくは２０℃付近の温度で行う。
【００５４】
上記の期間静止放置した研磨スラリを容器から抜き取って化学機械研磨装置に輸送する際は、容器の底部に沈殿した異物や粗大凝集粒子の混入を避けるため、容器の底部から５ｃｍ以上、好ましくは１０ｃｍ以上の上澄み部分を抜き取るようにする。また、容器から抜き取った研磨スラリをフィルタで濾過してから化学機械研磨装置に供給することも有効である。
【００５５】
研磨スラリ中の凝集粒子は、凝集と沈降とを繰り返しながら濃度が低下するため、静止放置が同じであっても容器の大きさや高さによって濃度が異なる。従って、静止放置期間に応じて抜き取り位置を変えることによって、凝集粒子の密度がより低減された研磨スラリを化学機械研磨装置に供給することができる。従って、静止放置用の容器の高さを半分にすると、必要な静止放置期間はそれに比例して半分になると考えられる。
【００５６】
また、いったん長時間静止放置（例えば３０日）して、タンクの底に凝集粒子が沈殿層として固定された後は、搬送などの軽度の攪拌をしても一般に問題はない。この点は船舶などによる搬送についても同様である。
【００５７】
また、研磨スラリを静止放置するに際しては、研磨スラリの容器や取り扱い説明書などに製造日および使用可能時期を明記しておくことが望ましい。
【００５８】
また、上記静止放置期間を経ていない、または全く長時間の静止放置していない研磨スラリを半導体製造メーカが購入後、静止放置（例えば３０日）してから使用してもよいことはいうまでもない。この場合、例えば研磨スラリメーカで１５日間静止放置して、その後、半導体製造メーカに向けて搬送した場合は、半導体製造メーカで改めて３０日間静止放置する必要がある。また、本実施例においては、主に研磨スラリメーカにおいて長時間の静止放置をする例を説明したが、研磨スラリメーカにおいては、長時間（例えば３０日以上）静止放置をすることなく、購入した半導体集積回路または半導体装置製造メーカにおいて、長時間の静止放置をするようにしてもよい。しかし、そのようにすると、半導体工場に、例えば一日で１ｍ角の容器１台分を消費するとすれば、３０台の静止放置容器を置くスペースが必要となり、半導体製造メーカにとってデメリットが大きい。しかし、一方、研磨スラリメーカ側にとっては、巨大な静止放置スペースを半導体製造メーカ側に分散できるメリットがある。
【００５９】
（実施の形態２）
次に、ＤＲＡＭ(Dynamic Random Access Memory)の製造プロセスに適用した実施の形態を図６から図２５を用いて説明する。なお、本実施の形態で用いる研磨スラリは、前記実施の形態１で説明したものと基本的に同一の処理をされたものを用いているので、必要な場合を除き同一の説明を繰り返さない。
【００６０】
まず、図６に示すように、例えば１から１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンからなる基板（ウエハ）１を約８５０℃で熱酸化してその表面に膜厚１０ｎｍ程度の薄い酸化シリコン膜２を形成した後、酸化シリコン膜２の上部にＣＶＤ法で膜厚１４０ｎｍ程度の窒化シリコン膜３を堆積する。窒化シリコン膜３は、素子分離領域の基板１をエッチングして溝を形成する際のマスクとして使用する。また、窒化シリコン膜３は、酸化されにくい性質を持つので、その下部の基板１の表面が酸化されるのを防ぐマスクとしても使用される。窒化シリコン膜３の下部の酸化シリコン膜２は、基板１と窒化シリコン膜３との界面に生じるストレスを緩和し、このストレスに起因して基板１の表面に転位などの欠陥が発生するのを防ぐために形成する。
【００６１】
次に、図７に示すように、フォトレジスト膜４をマスクにしたドライエッチングで素子分離領域の窒化シリコン膜３とその下部の酸化シリコン膜２とを選択的に除去した後、図８に示すように、窒化シリコン膜３をマスクにしたドライエッチングで素子分離領域の基板１に深さ３５０から４００ｎｍ程度の溝５ａを形成する。
【００６２】
次に、図９に示すように、基板１を約８００から１０００℃で熱酸化することによって、溝５ａの内壁に膜厚１０ｎｍ程度の薄い酸化シリコン膜６を形成する。この酸化シリコン膜６は、溝５ａの内壁に生じたドライエッチングのダメージを回復すると共に、後の工程で溝５ａの内部に埋め込まれる酸化シリコン膜７と基板１との界面に生じるストレスを緩和するために形成する。
【００６３】
次に、図１０に示すように、溝５ａの内部を含む基板１上にＣＶＤ法で酸化シリコン膜７を堆積する。この酸化シリコン膜７は、溝５ａの深さよりも厚い膜厚（例えば５００から６００ｎｍ程度）で堆積し、溝５ａの内部に酸化シリコン膜７を隙間なく埋め込む。酸化シリコン膜７は、例えば酸素とテトラエトキシシラン（（Ｃ２Ｈ５）４Ｓｉ）とを使って成膜される酸化シリコン膜のように、ステップカバレージのよい成膜方法で形成する。
【００６４】
次に、基板１を約１０００℃で熱酸化し、溝５ａに埋め込んだ酸化シリコン膜７の膜質を改善するためのデンシファイ（焼き締め）処理を行った後、図１１に示すように、溝５ａの上部に形成したフォトレジスト膜８をマスクにして窒化シリコン膜３の上部の酸化シリコン膜７をドライエッチングし、その膜厚を薄くする。このドライエッチングは、酸化シリコン膜７の表面の高さを溝５ａの上部と窒化シリコン膜３の上部とでほぼ同じにするために行う。
【００６５】
次に、図１２に示すように、酸化シリコン膜７の上部のフォトレジスト膜８を除去した後、酸化シリコン膜７を化学機械研磨処理する。
【００６６】
図１３は、酸化シリコン膜７の研磨に用いる化学機械研磨装置１００の処理部を示す概略図である。図示のように、化学機械研磨装置１００の処理部には、ウエハ（基板）１の研磨処理を行う定盤１０１が設置されている。定盤１０１は、図示しない駆動機構によって水平面内で回転駆動するようになっている。また、定盤１０１の上面には、多数の気孔を有するポリウレタンなどの合成樹脂からなる研磨パッド１０２が貼り付けられている。
【００６７】
定盤１０１の上方には、図示しない駆動機構によって上下動および水平面内で回転駆動するウエハキャリア１０３が設置されている。ウエハ１は、このウエハキャリア１０３の下端部に設けられたリテーナリング１０４およびメンブレン１０６によって、その主面（被研磨面）を下向きにして保持され、所定の荷重で研磨パッド１０２に押し付けられる。研磨パッド１０２の表面とウエハ１の被研磨面との間にはスラリ供給管１０５を通じて研磨スラリＳが供給され、ウエハ１の被研磨面が化学的および機械的に研磨される。
【００６８】
また、定盤１０１の上方には、図示しない駆動機構によって上下動および水平面内で回転駆動するドレッサ１０７が設置されている。ドレッサ１０７の下端部にはダイヤモンド粒子を電着した基材が取り付けられており、研磨パッド１０２の表面は、研磨砥粒による目詰まりを防ぐために、この基材によって定期的に切削される。
【００６９】
本実施形態では、粒径１μｍ以上の凝集粒子の数が２万個以下／０．５ｃｃとなるまで静止放置した研磨スラリ（Ｓ）を使って酸化シリコン膜７を研磨した。研磨の条件は、一例として荷重＝２５０ｇ／ｃｍ２、ウエハキャリア回転数＝３０ｒｐｍ、定盤回転数＝２５ｒｐｍ、スラリ流量＝２００ｃｃ／ｍｉｎとした。また、この研磨は、窒化シリコン膜３をストッパにして行い、窒化シリコン膜３の膜厚が５０ｎｍになった時点を終点とした。
【００７０】
図１４に示すように、ここまでの工程により、基板（ウエハ）１の主面の素子分離領域に素子分離溝５が形成される。
【００７１】
図１５は、上記研磨工程で発生したマイクロスクラッチの密度と研磨スラリ（Ｓ）の静止放置時間との関係を示している。図示のように、研磨スラリ（Ｓ）を少なくとも３０日以上、好ましくは４０日以上、より好ましくは５０日以上静止放置することにより、マイクロスクラッチ密度を低減することができた。
【００７２】
次に、熱リン酸などのエッチング液を用いて窒化シリコン膜３を除去した後、図１６に示すように、基板１にホウ素（Ｂ）をイオン注入することによって、ｐ型ウエル９を形成する。続いて、フッ酸を用いたウェットエッチングで基板１の表面の酸化シリコン膜２を除去した後、図１７に示すように、基板１を約８００から８５０℃で熱酸化することによって、その表面に清浄なゲート酸化膜１０を形成する。
【００７３】
次に、図１８に示すように、上記ゲート酸化膜１０の上部にゲート電極１１（ワード線ＷＬ）を形成する。ゲート電極１１（ワード線ＷＬ）は、例えばゲート酸化膜１０上にリンをドープした多結晶シリコン膜をＣＶＤ法で堆積し、続いてその上部にスパッタリング法でＷＮ膜およびＷ膜を堆積し、さらにその上部にＣＶＤ法で窒化シリコン膜１２を堆積した後、フォトレジスト膜（図示せず）をマスクにしたエッチングでこれらの膜をパターニングすることによって形成する。
【００７４】
次に、図１９に示すように、ｐ型ウエル９にリン（Ｐ）またはヒ素（Ａｓ）をイオン注入することによってｎ型半導体領域１３（ソース、ドレイン）を形成する。ここまでの工程により、ＤＲＡＭのメモリセル選択用ＭＩＳＦＥＴＱｓが略完成する。
【００７５】
次に、図２０に示すように、基板１上にＣＶＤ法で窒化シリコン膜１４を堆積し、続いて窒化シリコン膜１４上にスピンオングラス膜１５をスピン塗布した後、スピンオングラス膜１５の上部にＣＶＤ法で酸化シリコン膜１６を堆積する。
【００７６】
次に、図２１に示すように、酸化シリコン膜１６を化学的機械研磨法で研磨してその表面を平坦化する。この研磨工程で酸化シリコン膜１６にマイクロスクラッチが発生し、その一部が下層のスピンオングラス膜１５に達すると、次の工程で行うフッ酸洗浄によって、スピンオングラス膜１５のスクラッチが拡大されるため、後の工程でスピンオングラス膜１５に形成したコンタクトホール１７、１８にプラグ１９を埋め込んだ際、スクラッチを通じてプラグ１９同士が短絡する虞れがある。
【００７７】
従って、この研磨工程では、粒径１μｍ以上の凝集粒子の数が２万個以下／０．５ｃｃとなるまで静止放置した研磨スラリ（Ｓ）を使って酸化シリコン膜１４を研磨し、酸化シリコン膜１６にマイクロスクラッチが発生しないようにする。
【００７８】
次に、図２２に示すように、フォトレジスト膜（図示せず）をマスクにして酸化シリコン膜１６、スピンオングラス膜１５および窒化シリコン膜１４をドライエッチングし、ｎ型半導体領域１３（ソース、ドレイン）の上部にコンタクトホール１７、１８を形成する。次に、コンタクトホール１７、１８の内部をフッ酸で洗浄した後、コンタクトホール１７、１８の内部にプラグ１９を形成する。プラグ１９を形成するには、例えばコンタクトホール１７、１８の内部および酸化シリコン膜１６の上部にリン（Ｐ）ドープした低抵抗多結晶シリコン膜をＣＶＤ法で堆積した後、酸化シリコン膜１６の上部の不要な多結晶シリコン膜をドライエッチング（または化学機械研磨法）で除去する。
【００７９】
次に、図２３に示すように、酸化シリコン膜１６の上部にＣＶＤ法で酸化シリコン膜２０を堆積し、続いてコンタクトホール１９の上部の酸化シリコン膜２０エッチングしてスルーホール２１を形成した後、スルーホール２１の内部にプラグ２２を形成する。プラグ２２は、例えば酸化シリコン膜２０の上部にＴｉＮ（窒化チタン）膜およびＷ（タングステン）膜を堆積した後、酸化シリコン膜２０の上部の不要なＷ膜およびＴｉＮ膜を化学機械研磨法で除去することによって形成する。続いて、酸化シリコン膜２０の上部にスパッタリング法で堆積したＷ膜をパターニングすることによって、プラグ２２の上部にビット線ＢＬを形成する。
【００８０】
次に、ビット線ＢＬの上部にＣＶＤ法で酸化シリコン膜２３を堆積し、続いてコンタクトホール１８の上部の酸化シリコン膜２３をエッチングしてスルーホール２４を形成した後、スルーホール２４の内部にプラグ２５を形成する。プラグ２５を形成するには、例えばスルーホール２４の内部および酸化シリコン膜２３の上部にリン（Ｐ）ドープした低抵抗多結晶シリコン膜をＣＶＤ法で堆積した後、酸化シリコン膜２３の上部の不要な多結晶シリコン膜をドライエッチング（または化学機械研磨法）で除去する。
【００８１】
次に、図２４に示すように、酸化シリコン膜２３の上部にＣＶＤ法で窒化シリコン膜２６を堆積し、続いて窒化シリコン膜２６の上部にＣＶＤ法で酸化シリコン膜２７を堆積した後、フォトレジスト膜（図示せず）をマスクにして酸化シリコン膜２７およびその下部の窒化シリコン膜２６をドライエッチングすることによって、スルーホール２５の上部に溝２８を形成する。後述する情報蓄積用容量素子Ｃの下部電極２９は、この溝２８の内壁に沿って形成されるので、下部電極２９の表面積を大きくして蓄積電荷量を増やすためには、酸化シリコン膜２７を厚い膜厚で堆積する必要がある。
【００８２】
次に、図２５に示すように、溝２８の内部に下部電極２９、容量絶縁膜３０および上部電極３１からなる情報蓄積用容量素子Ｃを形成する。下部電極２９は、例えばリン（Ｐ）ドープした低抵抗多結晶シリコン膜で構成し、容量絶縁膜３０は、例えば酸化タンタル（Ｔａ２Ｏ５）膜で構成する。また、上部電極３１は、ＴｉＮ膜で構成する。ここまでの工程により、メモリセル選択用ＭＩＳＦＥＴＱｓとこれに直列に接続された情報蓄積用容量素子Ｃとで構成されたメモリセルが完成する。
【００８３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８４】
前記実施の形態では、フュームドシリカを添加した研磨スラリに適用した場合について説明したが、本発明は、コロイダイルシリカを添加した研磨スラリを使用して化学機械研磨処理を行う場合にも適用することができる。
【００８５】
また、前記実施の形態では、絶縁膜の平坦化工程に適用した場合について説明したが、配線溝やスルーホールが形成された絶縁膜上の導電膜を平坦化して埋め込み配線やプラグを形成する化学機械研磨処理に適用することもできる。
【００８６】
すなわち、ＳＧＩなどの素子分離の平坦化に適用した場合においては、素子形成領域、すなわちアクティブ領域のシリコン表面などに至るスクラッチを低減することができるので、特に高密度集積回路の平坦化工程の高信頼化に特に有効である。また、一般の層間絶縁膜の平坦化などに使用した場合においては、隣接した導電領域間にまたがるスクラッチや微細なスクラッチを低減することにより、層間領域の電気的または電気化学的安定性を向上することができる。また、一般的な素子の信頼性の向上に寄与する点は、上記の場合と同様である。
【産業上の利用可能性】
【００８７】
本発明は、化学機械研磨法を用いて半導体ウエハの表面に形成された薄膜を研磨する工程を有する半導体集積回路装置の製造に適用することができる。
【図面の簡単な説明】
【００８８】
【図１】製造開始から半導体量産ラインの化学機械研磨装置への供給に至る研磨スラリの一連の操作を示すフロー図である。
【図２】研磨スラリ中の凝集粒子密度とマイクロスクラッチとの関係を示すグラフである。
【図３】研磨スラリ中における粒径１μｍ以上の凝集粒子の沈降速度と静止放置時間との関係を示すグラフである。
【図４】研磨スラリ中における粒径１μｍ以上の凝集粒子の数と静止放置時間との関係を示すグラフである。
【図５】研磨スラリ中における凝集粒子の分散状態を模式的に示す図である。
【図６】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図７】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図８】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図９】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図１０】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図１１】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図１２】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図１３】化学機械研磨装置の処理部を示す概略図である。
【図１４】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図１５】研磨スラリの静止放置時間とマイクロスクラッチ密度との関係を示すグラフである。
【図１６】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図１７】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図１８】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図１９】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図２０】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図２１】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図２２】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図２３】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図２４】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【図２５】本発明の一実施の形態である半導体集積回路装置の製造方法を示すシリコン基板の要部断面図である。
【符号の説明】
【００８９】
１  シリコン基板（ウエハ）
２  酸化シリコン膜
３  窒化シリコン膜
４  フォトレジスト膜
５  素子分離溝
５ａ  溝
６  酸化シリコン膜
７  酸化シリコン膜
８  フォトレジスト膜
９  ｐ型ウエル
１０  ゲート酸化膜
１１  ゲート電極
１２  窒化シリコン膜
１３  ｎ型半導体領域（ソース、ドレイン）
１４  窒化シリコン膜
１５  スピンオングラス膜
１６  酸化シリコン膜
１７、１８  コンタクトホール
１９  プラグ
２０  酸化シリコン膜
２１  スルーホール
２２  プラグ
２３  酸化シリコン膜
２４  スルーホール
２５  プラグ
２６  窒化シリコン膜
２７  酸化シリコン膜
２８  溝
２９  下部電極
３０  容量絶縁膜
３１  上部電極
１００  化学機械研磨装置
１０１  定盤
１０２  研磨パッド
１０３  ウエハキャリア
１０４  リテーナリング
１０５  スラリ供給管
１０６  メンブレン
１０７  ドレッサ
ＢＬ  ビット線
Ｃ  情報蓄積用容量素子
Ｑｓ  メモリセル選択用ＭＩＳＦＥＴ
Ｓ  研磨スラリ
ＷＬ  ワード線
【図１】
2006303520.tif 000003
【図２】
2006303520.tif 000004
【図３】
2006303520.tif 000005
【図４】
2006303520.tif 000006
【図５】
2006303520.tif 000007
【図６】
2006303520.tif 000008
【図７】
2006303520.tif 000009
【図８】
2006303520.tif 000010
【図９】
2006303520.tif 000011
【図１０】
2006303520.tif 000012
【図１１】
2006303520.tif 000013
【図１２】
2006303520.tif 000014
【図１３】
2006303520.tif 000015
【図１４】
2006303520.tif 000016
【図１５】
2006303520.tif 000017
【図１６】
2006303520.tif 000018
【図１７】
2006303520.tif 000019
【図１８】
2006303520.tif 000020
【図１９】
2006303520.tif 000021
【図２０】
2006303520.tif 000022
【図２１】
2006303520.tif 000023
【図２２】
2006303520.tif 000024
【図２３】
2006303520.tif 000025
【図２４】
2006303520.tif 000026
【図２５】
2006303520.tif 000027