(57)【要約】【課題】小さい回路構成で長い時間の信号を発生することが可能なタイマー回路を提供する。【解決手段】半導体集積回路に用いられるタイマー回路１において、入力端Ａおよび出力端Ｂの間に接続されたコンデンサ２１とコンデンサ２１および出力端Ｂにコレクタが接続されたカレントミラー回路４の出力側トランジスタ１１とを設けたタイマー部２と、カレントミラー回路の入力側トランジスタ１２と入力側トランジスタ１２のコレクタに接続された時間調整用の定電流源であるバイアス回路用カレントミラー回路５とを設けた時間調整部３とを備えたことを特徴とする。【選択図】図１
2006080594.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路に用いられるタイマー回路において、
入力端および出力端の間に接続されたコンデンサと前記コンデンサおよび前記出力端にコレクタが接続されたカレントミラー回路の出力側トランジスタとを設けたタイマー部と、
前記カレントミラー回路の入力側トランジスタと前記入力側トランジスタのコレクタに接続された時間調整用の定電流源とを設けた時間調整部と
を備えたことを特徴とするタイマー回路。
【請求項２】
前記カレントミラー回路の出力側トランジスタを並列接続するように新たなタイマー部が接続されたことを特徴とする請求項１記載のタイマー回路。
【請求項３】
前記出力端とグランドまたは電源との間にスイッチング素子が接続されたことを特徴とする請求項１または２記載のタイマー回路。
【請求項４】
前記スイッチング素子は、前記定電流源を動作状態としたときに、前記出力端と前記グランドまたは電源との接続をオフとし、前記定電流源を非動作状態としたときに、前記出力端と前記グランドまたは電源との接続をオンとする切替部を備えたことを特徴とする請求項３記載のタイマー回路。
【請求項５】
前記定電流源は、他のカレントミラー回路と共通して接続されていることを特徴とする請求項１から４のいずれかの項に記載のタイマー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路などで時間計測の基準となる波形を発生するタイマー回路に関する。
【背景技術】
【０００２】
半導体集積回路には、所定時間の信号を発生するタイマー回路が搭載されることが多い。従来のタイマー回路を図４および図５に基づいて説明する。
【０００３】
図４に示すように、従来のタイマー回路２０は、コンデンサ２１と抵抗２２とのＲＣ回路で構成される。入力端Ａから図５（ａ）に示すような入力信号を与えた場合、コンデンサ２１にチャージされ、抵抗２２を介してグランドへ放電する。出力端Ｂでの出力信号を図５（ｂ）に示す。このタイマー回路２０の出力信号を出力端Ｂに接続されたバッファ２３に入力すると、バッファ２３は電源電圧の５０％を閾値として信号が整形するので、時間幅Ｔとした信号がバッファ２３から出力される。このバッファ２３の出力信号を図５（ｃ）に示す。
【０００４】
例えば、図４に示される従来のタイマー回路２０を用いてバッファ２３の出力信号を１００μｓの幅を有するパルスとする場合には、コンデンサ２１を１４０ｐＦとし、抵抗２２を１ＭΩとする。このようにして、タイマー回路２０は、所定時間の信号を発生する。
【０００５】
半導体集積回路に用いられ、カレントミラー回路を採用したタイマー回路に、特許文献１に記載のものがある。この特許文献１のタイマー回路は、カレントミラー回路の入出力に各々電流発生手段と抵抗分圧手段が接続され、このカレントミラー回路の入力にコンデンサが接続され、さらに各々の抵抗分圧手段の出力に各々電流発生手段を接続された構成とすることにより、低電源電圧で動作することが可能であると記載されている。
【特許文献１】特開平５−３３５９１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のタイマー回路２０を半導体集積回路に搭載する場合には、例えば、抵抗２２を１ＭΩとするとトランジスタで数十個相当の面積が必要となる。
【０００７】
半導体集積回路は、半導体上に回路を形成する面積が限られているので、長い時間の信号を発生するタイマー回路であっても、小さい回路構成とするのが望ましい。
【０００８】
特許文献１に記載のタイマー装置は、低電圧動作を目的としたものであるので、長い時間の信号を発生させるタイマー回路としては、この特許文献１に記載のタイマー回路を採用することができない。
【０００９】
そこで本発明は、小さい回路構成で長い時間の信号を発生することが可能なタイマー回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、半導体集積回路に用いられるタイマー回路において、入力端および出力端の間に接続されたコンデンサと前記コンデンサおよび前記出力端にコレクタが接続されたカレントミラー回路の出力側トランジスタとを設けたタイマー部と、前記カレントミラー回路の入力側トランジスタと前記入力側トランジスタのコレクタに接続された時間調整用の定電流源とを設けた時間調整部とを備えたことを特徴とする。
【発明の効果】
【００１１】
本発明のタイマー回路は、半導体集積回路に用いられ、入力端および出力端の間に接続されたコンデンサと、コンデンサと出力端の間にコレクタが接続されたカレントミラー回路の出力側トランジスタとを有するタイマー部と、カレントミラー回路の入力側トランジスタと、入力側トランジスタのコレクタに接続された時間調整用の定電流源とを有する時間調整部とを備えたことにより、従来のタイマー回路の時定数を決定する抵抗をカレントミラー回路の出力側トランジスタに置き換えることができるので、タイマー回路の出力波形を長い時間幅の波形とする必要がある場合に、タイマー回路の半導体集積回路に占める面積を少ないものとすることができる。
【発明を実施するための最良の形態】
【００１２】
本願の第１の発明は、半導体集積回路に用いられるタイマー回路において、入力端および出力端の間に接続されたコンデンサとコンデンサおよび出力端にコレクタが接続されたカレントミラー回路の出力側トランジスタとを設けたタイマー部と、カレントミラー回路の入力側トランジスタと入力側トランジスタのコレクタに接続された時間調整用の定電流源とを設けた時間調整部とを備えたことを特徴としたものであり、従来のタイマー回路の抵抗の代わりにカレントミラー回路の出力側トランジスタとした。これにより、長い時間の信号を発生させるタイマー回路とする場合に、カレントミラー回路の入力側トランジスタへの電流量を制御することで、容易に時間の設定を行うことができ、従来のタイマー回路の時定数を決定する抵抗をカレントミラー回路の出力側トランジスタに置き換えることができるので、タイマー回路の構成を小さいものとすることができる。
【００１３】
本願の第２の発明は、カレントミラー回路の出力側トランジスタを並列接続するように新たなタイマー部が接続されたことを特徴としたものであり、カレントミラー回路の出力側トランジスタに、並列接続するように新たなタイマー部を接続することで、時間調整部を共通して使用できるので、複数のタイマー回路を備えた場合でも、その回路構成を小さいものとすることができる。
【００１４】
本願の第３の発明は、出力端にグランドまたは電源との間にスイッチング素子が接続されたことを特徴としたものであり、出力端にグランドまたは電源と接続するスイッチング素子を接続することで、カレントミラー回路の出力側トランジスタが非動作状態となる場合に、スイッチング素子をＯＮとすることで、入力端からの信号の信号入力に係わらず出力端の電位をＬレベルまたはＨレベルに確定させることができる。
【００１５】
本願の第４の発明は、スイッチング素子は、定電流源を動作状態としたときに、出力端と前記グランドまたは電源との接続をオフとし、定電流源を非動作状態としたときに、出力端とグランドまたは電源との接続をオンとする切替部を備えたことを特徴としたものであり、容易にスイッチング素子の切り替えを行うことができる。
【００１６】
本願の第５の発明は、定電流源は、他のカレントミラー回路と共通して接続されていることを特徴としたものであり、定電流源を他のカレントミラー回路と共通して接続することで、半導体集積回路全体の回路構成を小規模なものとすることができる。
【００１７】
本発明の実施の形態に係るタイマー回路の構成を図１に基づいて説明する。図１は本発明の実施の形態に係るタイマー回路の構成を説明する図である。
【００１８】
なお、本実施の形態では、タイマー回路１で１００μｓの基準となる信号を出力する構成を例に説明する。
【００１９】
本発明の実施の形態に係るタイマー回路１は、半導体集積回路の一部として形成され、タイマー部２と時間調整部３とを備えている。
【００２０】
タイマー部２は、入力端Ａと出力端Ｂとの間に接続されたコンデンサ２１と、コンデンサ２１と出力端Ｂとにカレントミラー回路４の出力側トランジスタ１１のコレクタが接続されている。
【００２１】
このタイマー回路１の出力端Ｂには波形整形用のバッファ２３が接続されている。
【００２２】
バッファ２３は、出力端Ｂから入力した信号を電源電圧の５０％を閾値として信号波形が整形して出力する機能を有している。このバッファ２３の電源電圧は５．０Ｖである。
【００２３】
コンデンサ２１は、１０ｐＦの容量となるように設けられている。
【００２４】
時間調整部３は、カレントミラー回路４の入力側トランジスタ１２のコレクタに時間調整用の定電流源であるバイアス回路用カレントミラー回路５が接続されている。
【００２５】
カレントミラー回路４は、この入力側トランジスタ１２のコレクタからエミッタに流れる電流と同程度の電流を、出力側トランジスタ１１のコレクタからエミッタに流す作用を有している。
【００２６】
バイアス回路用カレントミラー回路５は、カレントミラー回路４や他の回路ブロックのバイアス電流を供給しており、バイアス回路用カレントミラー回路５のトランジスタ１５が、カレントミラー回路４のベース電流を流す働きをしており、トランジスタ１５のコレクタを経由して入力側トランジスタ１２へ電流が供給されている。多くの半導体集積回路は、カレントミラー回路などを構成した回路を搭載しているため、このバイアス回路用カレントミラー回路５を搭載している。従って、これらに使用されるバイアス回路用カレントミラー回路５に付加する形で本実施の形態のタイマー回路１を設けることで、回路構成を小さいものとすることができる。
【００２７】
バイアス回路用カレントミラー回路５から０．２５μＡ程度の電流がカレントミラー回路４の入力側トランジスタ１２へ供給されるので、出力側トランジスタ１２のコレクタには同程度の電流しか流れない。つまり、出力側トランジスタ１２にコンデンサ２１から流れる電流を制限することで、出力側トランジスタ１２を高抵抗とした等価回路とすることができる。また、タイマー回路１の時間の設定は、バイアス回路用カレントミラー回路４からカレントミラー回路３の入力側トランジスタ１２へ供給される電流量により決めることができる。
【００２８】
また、出力端Ｂとグランドとの間にスイッチング素子であるＭＯＳトランジスタ１３が接続されている。本実施の形態では出力端Ｂとグランドとの間にＭＯＳトランジスタ１３が接続されているが、出力端Ｂの電位が確定できればよいので、出力端と電源との間にスイッチング素子を接続するようにしてもよい。
【００２９】
このＭＯＳトランジスタ１３のゲートを制御することで、出力端Ｂの電位を確定させることができる。これは半導体集積回路全体を省消費電力モードとするような場合に、バイアス回路用カレントミラー回路４からカレントミラー回路３の入力側トランジスタ１２への電流の供給がなくなり、出力側トランジスタ１１がＯＦＦの状態となることで、出力端Ｂの電位が不安定となることを防止するためである。
【００３０】
詳細に説明すると、タイマー部２を動作させる状態においては、ＭＯＳトランジスタ１３がＯＦＦとなるゲート電圧とすると、出力端Ｂと接続されたドレインからソースへは電流が流れないため状態となり、出力端Ｂへの影響はない。従って、コンデンサ２１から出力側トランジスタ１１へ電流が流れ、その波形はバッファ２３により波形整形される。反対に、半導体集積回路全体を省消費電力モードとなり出力側トランジスタ１１がＯＦＦの状態となる場合に、ＭＯＳトランジスタ１３がＯＮとなるゲート電圧を印加することで、ドレインからソースへ電流が流れるため、出力端Ｂの電位は、ＭＯＳトランジスタ１３の電圧降下分の電位で確定させることができる。
【００３１】
この出力端Ｂの電位を確定させるために、ＭＯＳトランジスタ１３のゲートに、ＭＯＳトランジスタ１３のスイッチング動作を制御する切替部６が接続されている。
【００３２】
この切替部６は、ＭＯＳトランジスタ１３を、バイアス回路用カレントミラー回路５を動作状態としたときに、出力端Ｂとグランドとの接続をオフとし、バイアス回路用カレントミラー回路５を非動作状態としたときに、出力端Ｂとグランドとの接続をオンとする機能を有している。
【００３３】
切替部６は、トランジスタ１５のベースに接続される定電流源１６と、この定電流源１６とトランジスタ１５の接続の切替をするスイッチ１７と、スイッチ１７に連動するように接続され、グランドとプルアップ抵抗１９との接続をするスイッチ１８とを備えている。ＭＯＳトランジスタ１３のゲートは、このスイッチ１８とプルアップ抵抗１９との間に接続されている。スイッチ１７，１８は、ＭＯＳトランジスタなどで構成することができる。
【００３４】
半導体集積回路の外部端子として設けたイネーブル端子Ｅから信号を入力することで、このスイッチ１７とスイッチ１８との切替動作を制御する。このイネーブル端子ＥからＬ信号を入力するとスイッチ１７，１８がＯＮ（接続状態）となり、Ｈ信号を入力するとスイッチ１７，１８がＯＦＦ（非接続状態）となる。
【００３５】
以上のように構成される発明の実施の形態に係るタイマー回路の動作を図１および図２に基づいて説明する。図２は本発明の実施の形態に係るタイマー回路の動作を説明する波形の図であり、（ａ）は入力波形を示す図、（ｂ）は出力波形を示す図、（ｃ）はバッファを介して出力された波形を示す図である。
【００３６】
まず、ＭＯＳトランジスタ１３がＯＦＦとなるゲート電圧とし、バイアス回路用カレントミラー回路４は、カレントミラー回路３の入力側トランジスタ１２へ供給される電流が０．２５μＡ程度となるように設定されている。
【００３７】
そして、イネーブル端子ＥからＬ信号を入力する。スイッチ１７，１８とが接続状態となり、バイアス回路用カレントミラー回路５は動作状態となるとともに、ＭＯＳトランジスタ１３のゲートはスイッチ１８によりグランドと短絡するので、ＭＯＳトランジスタ１３はＯＦＦとなる。従って、ＭＯＳトランジスタ１３による出力端Ｂへの影響はない。
【００３８】
図２（ａ）に示すような波形の信号を入力端Ａから入力する。
【００３９】
入力端Ａから入力された信号は、コンデンサ２１へチャージされ、出力端Ｂの電位が立ち上がる。同時にカレントミラー回路３の出力側トランジスタ１１のコレクタ電流が流れ始める。
【００４０】
カレントミラー回路３は、この入力側トランジスタ１２のコレクタに流れる電流と同程度の電流が、出力側トランジスタ１１のコレクタに流れる作用を有している。バイアス回路用カレントミラー回路４が供給する電流は、０．２５μＡ程度となるように設定されているので、出力側トランジスタ１１のコレクタに流れる電流も０．２５μＡ程度となる。つまり、出力側トランジスタ１１のコレクタとエミッタとの間は、１０ＭΩの抵抗を接続したこととほぼ等価となる。
【００４１】
このときの出力端Ｂの信号の波形を図２（ｂ）に示す。このように出力端Ｂでの出力波形は過渡現象を示す波形となる。
【００４２】
出力側トランジスタ１１の流れる電流は、バイアス回路用カレントミラー回路４により制限されているため、出力端Ｂの電圧は直線的に低下する。バッファ２３は、電源電圧の５０％を閾値した波形を出力するので、バッファ２３の出力波形は、図２（ｃ）に示される時間Ｔである１００μｓの幅を有するパルスとなる。
【００４３】
従って、図１で示されるタイマー回路１は、図４で示されるタイマー回路２０と等価であることから、図２（ｂ）および同図（ｃ）で示される出力波形は、図５（ｂ）および同図（ｃ）で示される従来のタイマー回路２０での出力波形とほぼ同じ波形とすることができる。
【００４４】
次に、イネーブル端子ＥからＨ信号を入力する。スイッチ１７，１８とが非接続状態となり、バイアス回路用カレントミラー回路５は非動作状態となるとともに、ＭＯＳトランジスタ１３のゲートはプルアップ抵抗１９により電源電圧となる。これにより、ＭＯＳトランジスタ１３はＯＮとなる。従って、出力端Ｂは，ＭＯＳトランジスタ１３によるグランドと接続状態となるため、出力端Ｂの電位はほぼグランド電位となる。
【００４５】
なお、本実施の形態では、タイマー回路１の出力を１００μｓとしたが、この時間は、コンデンサ２１の容量および定電流源であるバイアス回路用カレントミラー回路４から供給される電流値で適宜決めることができる。
【００４６】
次に本発明の他の実施の形態に係るタイマー回路を図３に基づいて説明する。図３は本発明の他の実施の形態に係るタイマー回路を示す図である。なお図３については図１と同じ構成のものは同符号を付して説明は省略する。
【００４７】
図３に示すように、タイマー回路７は、カレントミラー回路４の出力側トランジスタ１１を並列接続するように新たなタイマー部８が接続されている。
【００４８】
このタイマー部８は、タイマー部２と同様な構成とすることもできるし、タイマー部８のコンデンサ１４の容量をコンデンサ２１の容量と変更することで異なる時間の波形を出力させることも可能である。
【００４９】
図３では、新たに追加したタイマー回路８を１回路としたが、２回路以上とすることも可能である。従って、時間調整部３を１回路備えることで、容易に複数のタイマー部を備えることができる。
【産業上の利用可能性】
【００５０】
本発明は、出力波形を長い時間とする必要がある場合に、タイマー回路の半導体集積回路にしめる面積を少ないものとすることができるので、半導体集積回路などで所定時間となる波形を発生するタイマー回路に好適である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態に係るタイマー回路を示す図
【図２】本発明の実施の形態に係るタイマー回路の動作を説明する波形図であり、（ａ）は入力波形を示す図、（ｂ）は出力波形を示す図、（ｃ）はバッファを介して出力された波形を示す図
【図３】本発明の他の実施の形態に係るタイマー回路を示す図
【図４】従来のタイマー回路を示す図
【図５】従来のタイマー回路の動作を説明する波形図であり、（ａ）は入力波形を示す図、（ｂ）は出力波形を示す図、（ｃ）はバッファを介して出力された波形を示す図
【符号の説明】
【００５２】
１，７  タイマー回路
２，８  タイマー部
３  時間調整部
４  カレントミラー回路
５  バイアス回路用カレントミラー回路
６  切替部
１１  出力側トランジスタ
１２  入力側トランジスタ
１３  ＭＯＳトランジスタ
１４，２１  コンデンサ
１５  トランジスタ
１６  定電流源
１７，１８  スイッチ
１９  プルアップ抵抗
２３  バッファ
【図１】
2006080594.tif 000003
【図２】
2006080594.tif 000004
【図３】
2006080594.tif 000005
【図４】
2006080594.tif 000006
【図５】
2006080594.tif 000007