(57)【要約】【課題】  どんなタイミングでプリチャージを行う場合でも最適なプリチャージ電圧を液晶パネルに与えることができる液晶駆動回路および液晶表示装置を提供する。【解決手段】  画素容量を予め充電するためのプリチャージ電圧をソースバスラインＳ１〜Ｓｎに印加するプリチャージ回路１２を備える液晶パネル２を駆動するための液晶ドライバ１に対して、映像信号に関するデータを保持するための表示ＲＡＭ５と、プリチャージ電圧をプリチャージ回路１２に供給するタイミングジェネレータ部６およびプリチャージ階調電圧生成回路１０とを設け、タイミングジェネレータ部６およびプリチャージ階調電圧生成回路１０により、あるフレームの表示時にプリチャージ回路１２に供給するプリチャージ電圧を、表示ＲＡＭ５に保持された前のフレームの映像信号に関するデータに応じて変更する。【選択図】  図１
2006349873.tif 000002
【特許請求の範囲】
【請求項１】
映像信号を供給するための複数の信号線と、
上記信号線と交差するように配設され、走査信号を供給するための複数の走査線と、
上記信号線と走査線との交点の各々の近傍に配置された液晶画素と、
上記信号線から上記液晶画素の各々への映像信号の供給を、走査線によって供給された走査信号に応じて制御するためのスイッチング素子と、
液晶画素に映像信号を印加する前の期間に、液晶画素を予め充電するためのプリチャージ電圧を信号線に印加するプリチャージ手段とを備える液晶パネルを駆動するための液晶駆動回路において、
プリチャージ電圧を上記プリチャージ手段に供給するプリチャージ電圧供給手段と、
あるフレームの表示時点まで、その前のフレームの映像信号に関するデータを保持するためのデータ保持手段とを備え、
上記プリチャージ電圧供給手段は、あるフレームの表示時にプリチャージ手段に供給するプリチャージ電圧を、データ保持手段に保持された前のフレームの映像信号に関するデータに応じて変更するようになっていることを特徴とする液晶駆動回路。
【請求項２】
上記プリチャージ手段は、各走査線に対応する映像信号を液晶画素に印加する映像信号印加期間の直前の、どの液晶画素にも映像信号が印加されていない期間である水平ブランキング期間に、プリチャージ電圧を信号線に印加するものであることを特徴とする液晶駆動回路。
【請求項３】
映像信号における各水平走査線毎に画素値の平均を演算する平均演算手段をさらに備え、
上記データ保持手段は、上記前のフレームの映像信号に関するデータとして、平均値演算手段で演算された各水平走査線毎の平均画素値のデータを保持するものであり、
上記プリチャージ電圧供給手段は、あるフレームにおけるある水平走査線の表示時に、プリチャージ手段に供給するプリチャージ電圧を、データ保持手段に保持された前のフレームにおける同じ水平走査線の平均画素値のデータに応じて変更するようになっていることを特徴とする請求項２記載の液晶駆動回路。
【請求項４】
上記データ保持手段は、映像信号をデータとして記憶するための表示メモリであることを特徴とする請求項１ないし３のいずれか１項に記載の液晶駆動回路。
【請求項５】
映像信号を供給するための複数の信号線と、
上記信号線と交差するように配設され、走査信号を供給するための複数の走査線と、
上記信号線と走査線との交点の各々の近傍に配置された液晶画素と、
上記信号線から上記液晶画素の各々への映像信号の供給を、走査線によって供給された走査信号に応じて制御するためのスイッチング素子と、
液晶画素に映像信号を印加する前に、液晶画素を予め充電するためのプリチャージ電圧を信号線に印加するプリチャージ手段とを備える液晶表示装置において、
プリチャージ電圧を上記プリチャージ手段に供給するプリチャージ電圧供給手段と、
あるフレームの表示時点まで、その前のフレームの映像信号に関するデータを保持するためのデータ保持手段とをさらに備え、
上記プリチャージ電圧供給手段は、あるフレームの表示時にプリチャージ手段に供給するプリチャージ電圧を、データ保持手段に保持された前のフレームの映像信号に関するデータに応じて変更するようになっていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリチャージ（予備充電）を行うアクティブマトリクス型の液晶表示装置、およびそれを駆動するための液晶駆動回路であって、プリチャージ電圧を供給する機能を備える液晶駆動回路に関するものである。
【背景技術】
【０００２】
携帯電話や、ＰＤＡ（Personal Digital Assistant）、ノート型コンピュータ等の携帯用情報機器では、その表示デバイスとして、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）によるアクティブマトリクス型液晶表示装置（以下「ＴＦＴ−ＬＣＤ装置」という）が使用されることが多い。また、画素数の増加に伴い、従来、非結晶シリコンで形成していたＴＦＴを、多結晶シリコン（以下「ポリシリコン」という）や、連続粒界結晶シリコン（以下「ＣＧシリコン」という）で形成したＴＦＴ−ＬＣＤ装置が使用されることも増えている。
【０００３】
このポリシリコンＴＦＴ−ＬＣＤ装置や、ＣＧシリコンＴＦＴ−ＬＣＤ装置では、駆動方法として、アナログ映像信号を１〜ｎ（ｎは２以上の任意の整数）画素（ドット）毎に画素容量に印加していく点順次駆動と呼ばれる駆動方法が用いられている。
【０００４】
これに対し、従来の非結晶シリコンＴＦＴ−ＬＣＤ装置では、アナログ映像信号を１走査線毎に画素容量に印加していく、すなわち、走査線を順次１本ずつ選択し、選択した走査線に接続されている全ての画素容量にアナログ映像信号を印加していく、線順次駆動と呼ばれる駆動方法が用いられている。点順次駆動を行う際には、表示品位向上のため、画素容量に充電を行う前に、予めある電圧を充電しておく「プリチャージ」と呼ばれる処理が必要となる場合が多い。以下に、従来の点順次駆動、およびそこで用いられるプリチャージの実施形態について、添付図面を参照して説明する。
【０００５】
図７に示すように、従来の電子機器は、液晶表示装置１００とホスト装置１０３とを備えている。液晶表示装置１００は、液晶駆動回路（以下「液晶ドライバ」と呼ぶ）１０１と液晶パネル１０２とを備えている。
【０００６】
液晶パネル１０２は、後述する複数本（ｎ本）のソースバスライン（データ線）Ｓ１〜Ｓｎを駆動するデータ線駆動回路としてのソースドライバ１１１と、後述する複数本（ｍ本）のゲートバスラインＧ１〜Ｇｍを駆動する走査線駆動回路としてゲートドライバ１１５と、アクティブマトリクス型の液晶表示部１１３と、プリチャージ回路１１２とを備えている。
【０００７】
ソースドライバ１１１は、液晶ドライバ１０１に入力される入力デジタル映像信号（映像データ）に対応するアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖ（それぞれ赤、緑、青の画像データ）を受け取り、受け取ったアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖを後述するソースバスラインＳ１〜Ｓｎに対して複数本ずつ（あるいは１本ずつ）順次印加するものである。ゲートドライバ１１５は、後述する複数本（ｍ本）のゲートバスラインＧ１〜Ｇｍを順次１本ずつ選択する（後述するＴＦＴ１８のゲートに対してＴＦＴ１８を導通させるような電圧を印加する）ものである。
【０００８】
液晶表示部１１３は、入力デジタル映像信号における各水平走査線に対応する複数本（ｍ本）の走査信号線としてのゲートバスラインＧ１〜Ｇｍと、それらのゲートバスラインＧ１〜Ｇｍのそれぞれと交差する複数本（ｎ本）のデータ線としてのソースバスラインＳ１〜Ｓｎと、それらのゲートバスラインＧ１〜ＧｍとソースバスラインＳ１〜Ｓｎとの交差点に設けられた複数個（ｍ×ｎ個）の画素形成部（画素）１１４とを含んでいる。これらの画素形成部は、マトリクス状に配置されている。なお、図中の１１４は、ｍ×ｎ個ある画素形成部の中の１つを例として指しており、１１４が指している部分のみが画素形成部ではない。
【０００９】
各画素形成部１１４は、図３に示すように、ｋ（ｋは１以上ｎ以下の任意の整数）番目のソースバスラインとｊ（ｋは１以上ｍ以下の任意の整数）番目のゲートバスラインとの交差点近傍に配置されたスイッチング素子としてのＴＦＴ１８と、画素電極１９と、上記複数の画素形成部に共通的に設けられた対向電極（ｍ×ｎ個の画素電極に対向する１つの電極）である共通電極２３と、上記複数の画素形成部に共通的に設けられ（上記複数の画素形成部に共通的に設けられた共通配線Ｅｃに接続され）画素電極１９と共通電極２３との間に挟持された、液晶層からなる容量（キャパシタ）２２と、画素電極１９と共通電極２３とによって形成される容量２２に並列に形成される電荷保持容量２０とを備えている。ＴＦＴ１８のソース端子は上記交差点を通過するソースバスラインＳｋに、ＴＦＴ１８のゲート端子は上記交差点を通過するゲートバスラインＧｊに、ＴＦＴ１８のドレイン端子は画素電極に、それぞれ接続されている。
【００１０】
そして、画素電極１９と共通電極２３とにより形成される容量２２と、電荷保持容量２０とにより、画素容量が構成される。ここでは、電荷保持容量２０も容量２２と同じく共通配線Ｅｃに接続されている例を挙げている。寄生容量２１は、実際に回路としてコンデンサ（キャパシタ）が形成されているわけではなく、隣接するソースバスラインＳｋ・Ｓｋ＋１同士の間隔が狭いために発生することが防げない擬似的な容量である。この寄生容量２１は、後述するように、プリチャージ回路１１２が必要となる理由となる。寄生容量は、隣接するゲートラインＧｊ・Ｇｊ＋１間等、他の近接する配線の間にも発生するが、ここでは、プリチャージ回路１１２に関係する寄生容量２１のみに注目する。
【００１１】
プリチャージ回路１１２は、ソースバスラインＳ１〜Ｓｎにそれぞれ接続されたｎ個のアナログスイッチ１１２Ａを有している。プリチャージ回路１１２の詳細については、後述する。
【００１２】
ホスト装置１０３は、液晶パネル１０２に表示しようとする映像を表すデジタル映像信号（映像データ）を供給する信号源、例えばパーソナルコンピュータ（パソコン）やＰＤＡ（表示装置部分を除く）等である。
【００１３】
液晶ドライバ１０１は、ホスト装置１０３からデジタル映像信号や各種制御信号を受け取り、デジタル映像信号を表示ＲＡＭ１０５へ、各種制御信号をタイミングジェネレータ部１０６へそれぞれ送るホストインタフェース部１０４と、デジタル映像信号を１画面（フレーム）分保存するための表示ＲＡＭ(Random Access Memory)１０５と、表示ＲＡＭ１０５からデジタル映像信号を読み込み、各種制御信号とタイミングを合わせて液晶パネル１０２へデジタル映像信号を階調電圧生成回路１０７〜１０９へ出力するタイミングジェネレータ部１０６と、タイミングジェネレータ部１０６から送られるデジタル映像信号をアナログ映像信号に変換し、液晶パネル１０２にアナログ映像信号を送る階調電圧生成回路を備えている。階調電圧生成回路は、赤のアナログ映像信号（アナログ階調電圧）ＶＲｖを生成するＲ（赤）階調電圧生成回路１０７、緑のアナログ映像信号（アナログ階調電圧）ＶＧｖを生成するＧ（緑）階調電圧生成回路１０８、および青のアナログ映像信号（アナログ階調電圧）ＶＢｖを生成するＢ（青）階調電圧生成回路１０９からなる。このＲ階調電圧生成回路１０７、Ｇ階調電圧生成回路１０８、Ｂ階調電圧生成回路１０９を階調電圧生成回路が２系統以上持つことにより、映像信号の転送スピードを遅くすることができる相展開という技術もあるが、ここでは、相展開していない例を挙げる。階調電圧生成回路１０７、１０８、および１０９にはそれぞれ、図示しないＨｉｇｈ側基準電圧生成回路で生成されたＨｉｇｈ側基準電圧ＶｖｉｄＨと、図示しないＬｏｗ側基準電圧生成回路で生成されたＬｏｗ側基準電圧ＶｖｉｄＬ（ＶｖｉｄＬ＜ＶｖｉｄＨ）とが供給されている。
【００１４】
図２に、階調電圧生成回路（Ｒ階調電圧生成回路１０７、Ｇ階調電圧生成回路１０８、およびＢ階調電圧生成回路１０９の各々）の例を示す。
【００１５】
階調電圧生成回路は、図２に示すように、抵抗ラダー１６、ｐ（ｐは複数）個のアナログスイッチＳＤ１〜ＳＤｐ、およびアンプ１７を備えている。抵抗ラダー１６は、Ｈｉｇｈ側基準電圧ＶｖｉｄＨが印加された基準電圧線とＬｏｗ側基準電圧ＶｖｉｄＬが印加された基準電圧線との間に直列に接続された（ｐ＋１）個の抵抗素子からなる。抵抗ラダー１６は、アナログ映像信号のＨｉｇｈ側基準電圧ＶｖｉｄＨとＬｏｗ側基準電圧ＶｖｉｄＬとの間を抵抗ラダー１６にて抵抗分割することにより、アナログスイッチＳＤ１〜ＳＤｐの抵抗ラダー１６側端子に、互いに異なるｐ個の電圧を生成する。アナログスイッチＳＤ１〜ＳＤｐは、その中の１つが選択的に導通することによって、ｐ段階の可変電圧をアンプ１７に送ることができる。アンプ１７は、送られたｐ段階の可変電圧を増幅して液晶パネル１０２へ出力する。なお、図示していないが、アナログスイッチＳＤ１〜ＳＤｐの選択は、タイミングジェネレータ部１０６から送られるデジタル映像信号によって行われる。
【００１６】
次に、液晶ドライバ１０１が液晶パネル１０２を駆動する手順を説明する。
【００１７】
ソースドライバ１１１は、図示しないが、アナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖの入力端子とソースバスラインＳ１〜Ｓｎとの間にそれぞれ挿入されたｎ個のアナログスイッチと、ソースバスラインＳ１〜Ｓｎにそれぞれ対応するｎ個のフリップフロップから構成されたシフトレジスタとを備えており、各フリップフロップの出力は、対応するソースバスラインに接続されるアナログスイッチのオン／オフを行っている。シフトレジスタは、各画素（画素形成部１１４）に対応するアナログ映像信号が入力されるタイミングに合わせて、対応するソースバスラインＳ１〜Ｓｎのアナログスイッチを所定期間ずつ導通させて、画素容量に階調電圧が印加されるよう順次シフトされていく。これが、点順次駆動である。この例では、アナログ映像信号はＲ，Ｇ，Ｂの３系統あるので、映像データ上の１つの画素に対応する３つの画素形成部１１４に接続されたソースバスラインＳ１，Ｓ２，Ｓ３が同時にオン状態（階調電圧が印加された状態）となり、次のタイミングで、映像データ上の次の１つの画素に対応する３つの画素形成部１１４に接続されたソースバスラインＳ４，Ｓ５，Ｓ６が同時にオン状態（階調電圧が印加された状態）となり、・・・というように、ソースバスラインＳ１〜Ｓｎが３本ずつ順次オン状態となる。
【００１８】
ゲートドライバ１１５も、シフトレジスタを内蔵しており、このシフトレジスタは、ゲートバスラインＧ１〜Ｇｍにそれぞれ対応するｍ個のフリップフロップから構成され、各フリップフロップの出力は、対応するゲートバスラインＧ１〜Ｇｍに供給される。このシフトレジスタは、ソースドライバ１１１にアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖが入力されるタイミングに合わせて１垂直走査期間毎に順次シフトされていく。これにより、液晶パネル１０２におけるゲートバスラインＧ１〜Ｇｍが１水平走査期間ずつ順次に選択され、選択されたゲートバスライン（Ｇ１〜Ｇｍのうちの１つ）にのみアクティブな走査信号（ＴＦＴ１８を導通させる電圧）が印加される。
【００１９】
ソースドライバ１１１およびゲートドライバ１１５のそれぞれのシフトレジスタのタイミング制御は、タイミングジェネレータ部１０６が行っている。タイミングジェネレータ部１０６は、このタイミング制御を行うために液晶パネル制御信号群ＬＣＤｃｏｎｔをソースドライバ１１１およびゲートドライバ１１５のそれぞれのシフトレジスタに送っている。
【００２０】
上記のようにして、液晶パネル１０２において、ソースバスラインＳ１〜Ｓｎにはソースドライバ１１１からアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖが映像駆動信号として印加され、ゲートバスラインＧ１〜Ｇｍにはゲートドライバ１１５から走査信号が印加される。これにより、各画素形成部１１４における液晶層（容量２２）には、アナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖに応じて画素電極１９と共通電極２３との電位差に相当する電圧が印加される。液晶パネル１０２は、この印加電圧によって液晶層（容量２２）の光透過率を制御することにより、外部のパソコン等のホスト装置１０３から受け取ったデジタル映像信号の示す映像を表示する。
【００２１】
なお、ポリシリコンＴＦＴ−ＬＣＤ装置またはＣＧシリコンＴＦＴ−ＬＣＤ装置等では、ソースドライバ１１１、ゲートドライバ１１５、およびプリチャージ回路１１２を液晶パネル１０２と同一の基板上に形成してもよい。このように同一基板上に表示部と駆動回路部とが一体的に形成された液晶表示装置は、ドライバーモノリシック型液晶表示装置と呼ばれている。
【００２２】
次に、プリチャージ回路１２について説明する。
【００２３】
点順次駆動では、アクティブとなっているソースライン（図７の例では３本のソースライン）のみが、アナログ映像信号を供給する配線と接続された状態となっており、それ以外のソースライン及び画素電極１９は、フローティング状態となっている。そして、液晶パネルは、通常、品質を保つために、画素電極１９と共通電極２３との電位の上下関係をある周期で反転しながら駆動することが必須である。そのため、図７におけるＨｉｇｈ側基準電圧ＶｖｉｄＨおよびＬｏｗ側基準電圧ＶｖｉｄＬのそれぞれとして、正極性用の電圧（正極側の電圧）および負極性用の電圧（負極側の電圧）の２種類の電圧を、共通電極２３に印加する電圧（以下「ＣＯＭ信号」と呼ぶ）の反転に合わせて交互に使用しているのが一般的である。
【００２４】
以下の説明では、画素電極１９と共通電極２３との電位の上下関係を１フレーム（１画面）毎に反転させる例について説明する。
【００２５】
ある画素に注目すると、あるフレームでＣＯＭ信号よりアナログ映像信号の方が電位が高かった場合は、次のフレームではそれらの電位の関係が逆となっている必要がある。液晶パネルは、画素電極１９と共通電極２３との電位の上下関係がどちらであれ、画素電極１９と共通電極２３との電位差の絶対値がほぼ同じであれば、表示上は同じように見える、という特性を持っている。前述の階調電圧生成回路それぞれは、タイミングジェネレータ部１０６からの制御により、正極側の電圧、負極側の電圧を交互に出力するようになっている。
【００２６】
図８は、フレームの切り替わり部分におけるＣＯＭ信号および画素電極１９の電位変化を表すグラフである。図中におけるＳ１〜Ｓｎの符号は、ソースラインＳ１〜Ｓｎおよびそれに接続された画素電極１９（以下、ソースラインＳ１〜Ｓｎに接続されたｎ個の画素電極１９をそれぞれ画素電極１９−１〜１９−ｎと記す）の電位を示す。なお、ソースラインＳ１〜Ｓｎおよび画素電極１９−１〜１９−ｎの電位変化については、ある１本のゲートラインＧｊ上の全ての画素電極１９およびそれに接続されたソースラインＳ１〜Ｓｎの電位変化を示している。フレームの切り替わり部分におけるアナログ映像信号がどの画素電極にも印加されていない期間（垂直ブランキング期間）のうち、ＣＯＭ信号とアナログ映像信号との電位の関係が反転されるまでの期間では、ソースラインＳ１〜Ｓｎの電位は、前フレームで各画素電極１９に印加されたアナログ映像信号に等しい電位に保持される。この例では、各フレームにおいてある１本の水平走査線（以下「ライン」と呼ぶ）の全ての画素に対応するアナログ映像信号が同一であるものとしている。そのため、上記期間では、ソースラインＳ１〜Ｓｎおよび画素電極１９−１〜１９−ｎの電位変化を示す線は、完全に重なり合っており、１本の線となっている。
【００２７】
ここで、あるｘ番目のフレームｘにおいて、１ラインの全ての画素に対応するアナログ映像信号（アナログビデオ信号電圧）の電圧がＶｖｉｄｘであり、ＣＯＭ信号が負極側の電圧ＶｃｏｍＬであれば、フレームｘとその次のｘ＋１番目のフレームｘ＋１とで同じ色を各画素で表示しようとした場合（表示しようとする映像が静止画像である場合）を想定する。
【００２８】
この場合、フレームｘ＋１において各画素電極１９−１〜１９−ｎに印加されるアナログ映像信号Ｖｖｉｄｘ＋１は、図８に示すように、電圧Ｖｖｉｄｘと負極側の電圧ＶｃｏｍＬとの差の分だけ正極側の電圧ＶｃｏｍＨより低い電圧でなくてはならない。これは、フレームｘにおけるアナログ映像信号ＶｖｉｄｘとＣＯＭ信号電圧との電位差Ｖｗｈｉｔｅ１と、フレームｘ＋１におけるアナログ映像信号Ｖｖｉｄｘ＋１ＣＯＭ信号電圧との電位差Ｖｗｈｉｔｅ２とを同じ値に保つためである。図８において、Ｔ１、Ｔ２、およびＴ３は、映像データ上において水平方向に隣接する３つの画素に対応する画素電極１９−１〜１９−３にソースバスラインＳ１〜Ｓ３を介してアナログ映像信号を順次印加していく期間を表している。図７の液晶パネル１０２では、期間Ｔ１にソースバスラインＳ１，Ｓ２，Ｓ３へ、期間Ｔ２にソースバスラインＳ４，Ｓ５，Ｓ６へ、期間Ｔ３にソースバスラインＳ７，Ｓ８，Ｓ９へ、それぞれアナログ映像信号を印加することになる。
【００２９】
フレームの切り替わり部分におけるアナログ映像信号がどの画素電極にも印加されていない期間（垂直ブランキング期間）では全ソースラインＳ１〜Ｓｎ及び画素容量はフローティング状態であるため、ＣＯＭ信号がフレームの切り替わりで反転したときに、ソースラインＳ１〜Ｓｎ及び画素電極１９−１〜１９−ｎの電位は、ＣＯＭ信号の変化に合わせて図８のようにＶｖｉｄｘｒｅｖの電圧まで持ち上がる。そのため、フレームｘ＋１で、アナログ映像信号を印加する期間Ｔ１〜Ｔ３内に、ソースラインＳ１〜Ｓｎ及び画素電極１９−１〜１９−ｎの電位がアナログ映像信号Ｖｖｉｄｘ＋１に等しい電位に到達するように画素容量を充電するためには、ＶｖｉｄｘｒｅｖからＶｖｉｄｘ＋１までソースラインＳ１〜Ｓｎ及び画素電極１９−１〜１９−ｎの電位を変化させねばならない。この変化量が大きいことにより、以下の２つの弊害が生じる。
【００３０】
１つめの弊害は、アナログ映像信号を印加する直前におけるソースライン及び画素電極の電位が目標電圧Ｖｖｉｄｘ＋１まで離れているほど、画素容量などからなるＣＲ回路の過渡現象により、ソースライン及び画素電極の電位が目標電圧に到達する時間がかかるということである。つまり、アナログ映像信号を画素電極に印加する直前におけるソースライン及び画素電極の電位が目標電位Ｖｖｉｄｘ＋１から離れているほど、画素電極にアナログ映像信号を印加して画素容量を充電する時間を長く取る必要が生じるということである。
【００３１】
２つめの弊害は、アナログ映像信号が印加されているソースラインと、既に画素容量の充電を済ませてフローティング状態となっている隣のソースラインとの間にある寄生容量２１（図３参照）の影響により、ある画素電極に対するアナログ映像信号の印加が、フローティング状態となっている隣の画素電極の電位を変化させてしまうことである。つまり、表示上における画素の色が、隣接する画素の影響によって変化してしまうことである。この変化量は、アナログ映像信号を印加する直前におけるソースライン及び画素電極の電位が目標電位から離れているほど大きい。
【００３２】
また、液晶パネル１０２内のソースラインＳ１〜Ｓｎは、その周辺の配線やＣＯＭ信号線（共通配線Ｅｃ）との間隔が接近しているため、それらとの間に寄生容量が発生している。これら寄生容量の容量値（キャパシタンス）は、画素容量の容量値より大きく、無視できない。これら寄生容量も、上記の２つの弊害を増大させる。
【００３３】
上記の２つの弊害はどちらも、液晶パネルの表示品位に非常に影響を与える。例えば、縦縞の発生が観察される。１つめの弊害は、点順次駆動の場合だけでなく線順次駆動の場合にも発生する。
【００３４】
これを解決する手段として、「プリチャージ」と呼ばれる処理を行うのが、点順次駆動では一般的である。また、線順次駆動でもプリチャージを行うことがある。プリチャージとは、画素電極にアナログ映像信号を印加する前に、画素電極およびそれに接続されたソースラインに、元の電位（例えば図８の電位Ｖｉｄｘｒｅｖ）より目標電位（例えば図８の電位Ｖｉｄｘ＋１）に近い電圧（プリチャージ電圧と呼ばれる）を印加しておき、画素容量を予め充電しておく処理である。
【００３５】
プリチャージでは、例えば、図９に示すように、アナログ映像信号を各ラインに対応する画素電極に印加する直前の、アナログ映像信号がどの画素電極にも印加されていない空白期間（水平ブランキング期間）中に、１ライン全てのソースライン及び画素電極に、元の電位Ｖｉｄｘｒｅｖより目標電位Ｖｉｄｘ＋１に近いプリチャージ電圧ＶｐｒｅｃＦｉｘを印加しておく。それにより、目標電圧Ｖｖｉｄｘ＋１までのソースライン及び画素容量の電圧変化量を小さくでき、前述の２つの弊害を軽減させることができる。なお、図９において、Ｔｐｒｅｃは、プリチャージ電圧ＶｐｒｅｃＦｉｘを印加する期間を表している。また、他の符号は、図８と同様である。
【００３６】
なお、プリチャージを行うタイミングは、水平ブランキング期間以外でもよい。他のタイミングでプリチャージを行う方法としては、各画素電極（およびそれに接続されたソースライン）へアナログ映像信号を印加する直前に１画素（ドット）毎にプリチャージを行う方法などがある。
【００３７】
図７のプリチャージ回路１１２は、このプリチャージ動作を実現するために、内蔵するｎ個のアナログスイッチ１１２Ａにより、全ソースバスラインＳ１〜Ｓｎと、一定のプリチャージ電圧ＶｐｒｅｃＦＩＸを供給する定電圧源（図示しない）との間を、接続したり（導通させたり）、切り離したり（遮断したり）するように制御することができる。すなわち、ｎ個のアナログスイッチ１１２Ａにより、一定のプリチャージ電圧ＶｐｒｅｃＦＩＸをソースバスラインＳ１〜Ｓｎに印加するか否かが制御される。ソースバスラインＳ１〜Ｓｎと定電圧源との間の接続／切り離しの制御を行う信号は、液晶パネル制御信号群ＬＣＤｃｏｎｔに含まれている。
【００３８】
また、特許文献１には、アクティブマトリクス型液晶パネルの駆動回路において、入力ビデオ信号レベルを検出する検出回路、および検出回路によって検出された入力ビデオ信号レベルに応じた信号レベルのプリチャージ信号を生成するプリチャージ信号生成回路、を備えていることを特徴とする液晶パネルの駆動回路が記載されている。
【特許文献１】特開２００３−２１６１１９号公報（２００３年７月３０日公開）
【発明の開示】
【発明が解決しようとする課題】
【００３９】
しかしながら、図７の構成では、プリチャージ電圧ＶｐｒｅｃＦｉｘを固定している。
【００４０】
固定のプリチャージ電圧ＶｐｒｅｃＦｉｘの値としては、考え方によって色々な値が採用されており、全ての面で最適な値はない。
【００４１】
一般的には、プリチャージ電圧ＶｐｒｅｃＦｉｘとして、正極性側のＣＯＭ信号と負極性側のＣＯＭ信号との中間値が採用されていることが多い。これは、プリチャージ電圧が正極性側のＣＯＭ信号と負極性側のＣＯＭ信号との中間値であれば、目標電位がどのような値であっても、プリチャージ電圧からそれほど大きくは離れない、という考え方に基づいている。しかしながら、正極性側のＣＯＭ信号と負極性側のＣＯＭ信号との中間値を採用すると、プリチャージ電圧ＶｐｒｅｃＦｉｘが目標電位を超えてしまう場合があり、その場合には、超えた分（ソースライン及び画素容量に余分に充電してしまった分）の電力が無駄になる。
【００４２】
また、プリチャージ電圧ＶｐｒｅｃＦｉｘとして、ＣＯＭ信号と同一の電圧を採用することも多い。この場合、上述したような電力の無駄を抑えることができる。しかしながら、この場合には、目標電位とプリチャージ電圧との差が比較的大きく、前述した２つの弊害の影響を十分に軽減できない。
【００４３】
以上のように、上記従来の液晶ドライバでは、プリチャージ電圧を固定しているために、最適なプリチャージ電圧を液晶パネルに与えることができない。
【００４４】
また、この問題を解決する方法として、特許文献１の技術が提案されているが、この技術は、現フレーム（次フレーム）の映像信号を用いてプリチャージ電圧を決定しており、前フレームの映像信号を用いていない。
【００４５】
そのため、特許文献１の技術を水平ブランキング期間で１ライン分のプリチャージを行う方法に適用しようとした場合、現フレームのあるラインの映像を表示するときに、そのラインの現フレームの映像信号を取得しなければならない。これは不可能である。そのため、特許文献１の技術は、水平ブランキング期間でプリチャージを行う駆動方法には適用できない。
【００４６】
また、特許文献１の従来技術では、液晶プロジェクタが、外部からビデオ信号（Ｒ，Ｇ，Ｂ信号）を受け取ってから、そのビデオ信号の信号レベルを参照してプリチャージ信号のレベルを決定するようになっている。そのため、液晶プロジェクタが外部からビデオ信号（Ｒ，Ｇ，Ｂ信号）を受け取る前にはプリチャージを開始することができない。
【００４７】
なお、特許文献１には「最適なレベルのプリチャージ信号を生成する」と記載されているが、最適なレベルについて、具体的に記載されていない。
【００４８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、表示ＲＡＭ等のデータ保持手段を利用することにより、どんなタイミングでプリチャージを行う場合でも、例えば水平ブランキング期間にプリチャージを行う場合であっても、最適なプリチャージ電圧を液晶パネルに与えることができ、また、外部から映像信号を受け取る場合に、映像信号を受け取る前にプリチャージを開始することが可能な液晶駆動回路および液晶表示装置を提供することにある。
【課題を解決するための手段】
【００４９】
本発明の液晶駆動回路は、上記の課題を解決するために、映像信号を供給するための複数の信号線と、上記信号線と交差するように配設され、走査信号を供給するための複数の走査線と、上記信号線と走査線との交点の各々の近傍に配置された液晶画素と、上記信号線から上記液晶画素の各々への映像信号の供給を、走査線によって供給された走査信号に応じて制御するためのスイッチング素子と、液晶画素に映像信号を印加する前の期間に、液晶画素を予め充電するためのプリチャージ電圧を信号線に印加するプリチャージ手段とを備える液晶パネルを駆動するための液晶駆動回路において、プリチャージ電圧を上記プリチャージ手段に供給するプリチャージ電圧供給手段と、あるフレームの表示時点まで、その前のフレームの映像信号に関するデータを保持するためのデータ保持手段とを備え、上記プリチャージ電圧供給手段は、あるフレームの表示時にプリチャージ手段に供給するプリチャージ電圧を、データ保持手段に保持された前のフレームの映像信号に関するデータに応じて変更するようになっていることを特徴としている。
【００５０】
上記構成によれば、上記プリチャージ電圧供給手段は、あるフレームの表示時にプリチャージ手段に供給するプリチャージ電圧を、データ保持手段に保持された前のフレームの映像信号に関するデータに応じて変更するようになっている。したがって、プリチャージ電圧を前のフレームの映像信号の電圧レベルから予想される最適な値に制御することができる。特に、携帯電話機に搭載される液晶表示装置などのような静止画メインのコンテンツを表示する液晶表示装置の場合には、前フレームと次フレームとの表示の内容が同じである時間が圧倒的に多い。そのため、このような場合には、前フレームの映像信号から、表示するフレームの映像信号を正確に予想できる。したがって、プリチャージ電圧を目標電圧値に近い値にすることができる。そのため、前述した２つの弊害、すなわち（１）画素電極にアナログ映像信号を印加して画素容量を充電する時間を長く取る必要が生じるという弊害、および（２）表示上における画素の色が隣接する画素の影響によって変化してしまうという弊害を軽減できる。したがって、表示品位を向上できると共に高速の駆動を実現できる。また、固定のプリチャージ電圧として正極性側のＣＯＭ信号と負極性側のＣＯＭ信号との中間値を使用した場合と比較して、プリチャージ電圧が目標電圧値を大きく上回ることを抑えることができるので、電力的に無駄なソースライン及び画素電極への電圧の印加を抑えることができ、その結果、消費電力を削減できる。
【００５１】
上記構成は、プリチャージを行う期間にかかわらず適用可能である。すなわち、上記構成では、例えば水平ブランキング期間にプリチャージする場合には、データ保持手段を利用して、プリチャージ電圧を前のフレームの映像信号の電圧レベルから予想される最適な値に制御することができる。
【００５２】
水平ブランキング期間に最適なプリチャージを行うためには、現フレームの表示時に、現フレームの１ラインの値を前フレームの１ライン全体の値から予想して、プリチャージ電圧を決定することが必要であり、それは、前フレームの１ライン分のデータを保持するデータ保持手段がない特許文献１の構成などでは不可能である。
【００５３】
以上のように、特許文献１の技術は、水平ブランキング期間にプリチャージする場合に適用できないのに対し、上記構成は、水平ブランキング期間にプリチャージする場合にも適用可能である。
【００５４】
さらに、本発明の構成は、外部から映像信号を受け取る場合に、外部から映像信号（特にデジタル映像信号）を受け取る前にプリチャージを開始できるという利点を有している。
【００５５】
すなわち、特許文献１の従来技術では、前述したように、液晶プロジェクタが外部からビデオ信号（Ｒ，Ｇ，Ｂ信号）を受け取る前にプリチャージを開始することができない。
【００５６】
これに対し、本発明の構成では、液晶画素に印加するプリチャージ電圧を、その液晶画素に印加される前フレームの映像信号の電圧レベルを参照して決定するようになっている。それゆえ、本発明の構成では、外部から映像信号（特にデジタル映像信号）を受け取る場合、外部から映像信号（特にデジタル映像信号）を受け取る前にプリチャージを開始できる。具体的には、例えば、１画素毎にプリチャージを行う場合に、ある液晶画素のプリチャージを、その液晶画素より１つ前（駆動順で）の液晶画素に対して映像信号の印加（本充電）を行っている間に、プリチャージを開始することができる。その結果、液晶画素の充電時間をより長くすることができる。したがって、液晶画素に対して映像信号を印加する時間が短かくとも液晶画素の充電を十分に行うことができ、高速駆動を実現できる。また、液晶画素の充電時間を長くできることから、液晶画素に対して印加される映像信号の波形の立ち上がり時間（セトリングタイム）が遅くても、液晶画素の充電を十分に行うことができる。それゆえ、映像信号を出力する回路（例えば出力アンプ）として、能力を抑えた回路を用いることができるので、消費電力を削減できる。特に点順次駆動の場合、現在の技術では充電時間に余裕が無い（充電時間が必要最小限しか確保されていない）ため、充電時間を長くすることができることは、大きな利点となる。
【００５７】
また、本発明の液晶駆動回路は、上記プリチャージ手段が、各走査線に対応する映像信号を液晶画素に印加する映像信号印加期間の直前の、どの液晶画素にも映像信号が印加されていない期間である水平ブランキング期間に、プリチャージ電圧を信号線に印加する構成であることが好ましい。
【００５８】
上記構成によれば、１水平走査線ごとにプリチャージを行うので、１画素毎にプリチャージを行う場合に対して、以下の利点が得られる。
【００５９】
すなわち、１画素毎にプリチャージを行う場合には、１画素毎にプリチャージを行う時間がフレーム期間内に余分に必要である。そのため、フレーム期間が一定であるとすれば、１画素への映像信号の印加時間が減ってしまう。特に高解像度の液晶パネルなどでは、高速で（短い印加時間）各画素へ映像信号を印加していく必要があるが、１画素毎にプリチャージを行う場合には、このような高速の駆動を実現することが難しい。また、駆動も複雑になる。
【００６０】
これに対して、１水平走査線分の映像信号印加を開始する直前に、プリチャージ電圧を印加する場合には、１水平走査線分の映像信号印加時には、画素容量への映像信号印加に可能な限りの時間を使うことができる。そのため、フレーム期間が一定であるとすれば、１画素への映像信号の印加時間を長くすることができる。したがって、高速の駆動を実現できる。
【００６１】
ただし、点順次駆動で、１水平走査線ラインごとにプリチャージを行う場合、画面の左端の画素と右端の画素とで、プリチャージしてから映像信号を印加するまでの時間が異なるため、そのことで、表示に影響が出る可能性もある。そのため、全ドット同じ条件でプリチャージを行うために、１画素毎にプリチャージを行うことも、表示品位向上の効果からは重要である。１画素毎にプリチャージを行う場合でも、本発明は、前述したように特許文献１の従来技術より長く液晶画素の充電時間を確保できるため、優位である。
【００６２】
また、本発明の液晶駆動回路は、映像信号における各水平走査線毎に画素値の平均を演算する平均演算手段をさらに備え、上記データ保持手段は、上記前のフレームの映像信号に関するデータとして、平均値演算手段で演算された各水平走査線毎の平均画素値のデータを保持するものであり、上記プリチャージ電圧供給手段は、あるフレームにおけるある水平走査線の表示時に、プリチャージ手段に供給するプリチャージ電圧を、データ保持手段に保持された前のフレームにおける同じ水平走査線の平均画素値のデータに応じて変更するようになっている構成であることが好ましい。
【００６３】
上記構成によれば、フレーム間での階調変化がないと仮定すれば、プリチャージ電圧と目標電位との差の１水平走査線全体における合計値が最小化される。したがって、特にフレーム間での階調変化がないか、あるいは小さい場合において、表示品位のさらなる向上および駆動のさらなる高速化を実現できる。また、平均値は、比較的小さい回路規模の演算回路で演算することができるので、回路規模の増大を抑えることができる。
【００６４】
また、本発明の液晶駆動回路は、上記データ保持手段が、映像信号をデータとして記憶するための表示メモリである構成であることが好ましい。
【００６５】
上記構成では、プリチャージ電圧の変更に利用するデータを保持するためだけのためにメモリを設ける必要がなく、映像信号をデータとして記憶するために設けられた表示ＲＡＭ等の表示メモリを利用してプリチャージ電圧の変更に利用するデータを保持することができる。したがって、構成を簡素化することができる。
【００６６】
映像信号をデータとして記憶するために表示ＲＡＭ等の表示メモリを設けるのは、外部の映像信号源（パーソナルコンピュータなど）とのインタフェースが、ＣＰＵ(Central Processing Unit)インタフェースである場合には、一般に行われているので、この表示メモリを上記データ保持手段として利用することができる。
【００６７】
また、本発明の液晶表示装置は、上記の課題を解決するために、映像信号を供給するための複数の信号線と、上記信号線と交差するように配設され、走査信号を供給するための複数の走査線と、上記信号線と走査線との交点の各々の近傍に配置された液晶画素と、上記信号線から上記液晶画素の各々への映像信号の供給を、走査線によって供給された走査信号に応じて制御するためのスイッチング素子と、液晶画素に映像信号を印加する前に、液晶画素を予め充電するためのプリチャージ電圧を信号線に印加するプリチャージ手段とを備える液晶表示装置において、プリチャージ電圧を上記プリチャージ手段に供給するプリチャージ電圧供給手段と、あるフレームの表示時点まで、その前のフレームの映像信号に関するデータを保持するためのデータ保持手段とをさらに備え、上記プリチャージ電圧供給手段は、あるフレームの表示時にプリチャージ手段に供給するプリチャージ電圧を、データ保持手段に保持された前のフレームの映像信号に関するデータに応じて変更するようになっていることを特徴としている。
【００６８】
上記構成によれば、プリチャージ電圧を、データ保持手段に保持された前のフレームの映像信号に関するデータに応じて変更することで、表示品位を向上できると共に高速の駆動を実現できる。また、固定のプリチャージ電圧として正極性側のＣＯＭ信号と負極性側のＣＯＭ信号との中間値を使用した場合と比較して、プリチャージ電圧が目標電圧値を大きく上回ることを抑えることができるので、電力的に無駄なソースライン及び画素電極への電圧の印加を抑えることができ、その結果、消費電力を削減できる。
【００６９】
また、上記構成は、水平ブランキング期間にプリチャージする場合にも適用可能である。
【００７０】
さらに、上記構成は、外部から映像信号を受け取る場合に、外部から映像信号（特にデジタル映像信号）を受け取る前にプリチャージを開始できるという利点を有している。
【発明の効果】
【００７１】
本発明の液晶駆動回路および液晶表示装置は、データ保持手段に保持された前のフレームの映像信号に関するデータに応じて変更するので、水平ブランキング期間にプリチャージする場合にも適用可能であり、また、外部から映像信号を受け取る場合に、外部から映像信号（特にデジタル映像信号）を受け取る前にプリチャージを開始できるという効果を奏する。
【発明を実施するための最良の形態】
【００７２】
図１に示すように、本実施形態に係る電子機器は、液晶表示装置３０とホスト装置３とを備えている。液晶表示装置３０は、液晶ドライバ１と液晶パネル２とを備えている。
【００７３】
液晶パネル２は、後述する複数本（ｎ本）のソースバスライン（データ線）Ｓ１〜Ｓｎを駆動するデータ線駆動回路としてのソースドライバ１１と、後述する複数本（ｍ本）のゲートバスラインＧ１〜Ｇｍを駆動する走査線駆動回路としてゲートドライバ１５と、アクティブマトリクス型の液晶表示部１３と、プリチャージ回路１２とを備えている。
【００７４】
ソースドライバ１１は、液晶ドライバ１に入力される入力デジタル映像信号（映像データ）に対応するアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖ（それぞれ赤、緑、青の画像データ）を受け取り、受け取ったアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖを後述するソースバスラインＳ１〜Ｓｎに対して複数本ずつ（あるいは１本ずつ）順次印加するものである。ゲートドライバ１５は、後述する複数本（ｍ本）のゲートバスラインＧ１〜Ｇｍを順次１本ずつ選択する（後述するＴＦＴ１８のゲートに対してＴＦＴ１８を導通させるような電圧を印加する）ものである。
【００７５】
液晶表示部１３は、入力デジタル映像信号における各水平走査線に対応する複数本（ｍ本）の走査信号線としてのゲートバスラインＧ１〜Ｇｍと、それらのゲートバスラインＧ１〜Ｇｍのそれぞれと交差する複数本（ｎ本）のデータ線としてのソースバスラインＳ１〜Ｓｎと、それらのゲートバスラインＧ１〜ＧｍとソースバスラインＳ１〜Ｓｎとの交差点に設けられた複数個（ｍ×ｎ個）の画素形成部（画素）１４とを含んでいる。これらの画素形成部は、マトリクス状に配置されている。なお、図中の１４は、ｍ×ｎ個ある画素形成部の中の１つを例として指しており、１４が指している部分のみが画素形成部ではない。
【００７６】
各画素形成部１４は、図３に示すように、ｋ（ｋは１以上ｎ以下の任意の整数）番目のソースバスラインとｊ（ｋは１以上ｍ以下の任意の整数）番目のゲートバスラインとの交差点近傍に配置されたスイッチング素子としてのＴＦＴ１８と、画素電極１９と、上記複数の画素形成部に共通的に設けられた対向電極（ｍ×ｎ個の画素電極に対向する１つの電極）である共通電極２３と、上記複数の画素形成部に共通的に設けられ（上記複数の画素形成部に共通的に設けられた共通配線Ｅｃに接続され）画素電極１９と共通電極２３との間に挟持された、液晶層からなる容量（キャパシタ）２２と、画素電極１９と共通電極２３とによって形成される容量２２に並列に形成される電荷保持容量２０とを備えている。ＴＦＴ１８のソース端子は上記交差点を通過するソースバスラインＳｋに、ＴＦＴ１８のゲート端子は上記交差点を通過するゲートバスラインＧｊに、ＴＦＴ１８のドレイン端子は画素電極に、それぞれ接続されている。
【００７７】
そして、画素電極１９と共通電極２３とにより形成される容量２２と、電荷保持容量２０とにより、画素容量が構成される。ここでは、電荷保持容量２０も容量２２と同じく共通配線Ｅｃに接続されている例を挙げている。寄生容量２１は、実際に回路としてコンデンサ（キャパシタ）が形成されているわけではなく、隣接するソースバスラインＳｋ・Ｓｋ＋１同士の間隔が狭いために発生することが防げない擬似的な容量である。この寄生容量２１は、プリチャージ回路１２が必要となる理由となる。寄生容量は、隣接するゲートラインＧｊ・Ｇｊ＋１間等、他の近接する配線の間にも発生するが、ここでは、プリチャージ回路１２に関係する寄生容量２１のみに注目する。
【００７８】
プリチャージ回路１２は、ソースバスラインＳ１〜Ｓｎにそれぞれ接続されたｎ個のアナログスイッチ１２Ａを有している。プリチャージ回路１２の詳細については、後述する。
【００７９】
ホスト装置３は、液晶パネル２に表示しようとする映像を表すデジタル映像信号（映像データ）を供給する信号源、例えばパーソナルコンピュータ（パソコン）やＰＤＡ（表示装置部分を除く）等である。
【００８０】
液晶ドライバ１は、ホスト装置３からデジタル映像信号や各種制御信号を受け取り、デジタル映像信号を表示ＲＡＭ５へ、各種制御信号をタイミングジェネレータ部６へそれぞれ送るホストインタフェース部４と、デジタル映像信号を１画面（フレーム）分保存するための表示ＲＡＭ５と、表示ＲＡＭ５からデジタル映像信号を読み込み、各種制御信号とタイミングを合わせて液晶パネル２へデジタル映像信号を階調電圧生成回路７〜９へ出力するタイミングジェネレータ部６と、タイミングジェネレータ部６から送られるデジタル映像信号をアナログ映像信号に変換し、液晶パネル２にアナログ映像信号を送る階調電圧生成回路を備えている。階調電圧生成回路は、赤のアナログ映像信号（アナログ階調電圧）ＶＲｖを生成するＲ（赤）階調電圧生成回路７、緑のアナログ映像信号（アナログ階調電圧）ＶＧｖを生成するＧ（緑）階調電圧生成回路８、および青のアナログ映像信号（アナログ階調電圧）ＶＢｖを生成するＢ（青）階調電圧生成回路９からなる。このＲ階調電圧生成回路７、Ｇ階調電圧生成回路８、Ｂ階調電圧生成回路９を階調電圧生成回路が２系統以上持つことにより、映像信号の転送スピードを遅くすることができる相展開という技術もあるが、ここでは、相展開していない例を挙げる。階調電圧生成回路７、８、および９にはそれぞれ、図示しないＨｉｇｈ側基準電圧生成回路で生成されたＨｉｇｈ側基準電圧ＶｖｉｄＨと、図示しないＬｏｗ側基準電圧生成回路で生成されたＬｏｗ側基準電圧ＶｖｉｄＬ（ＶｖｉｄＬ＜ＶｖｉｄＨ）とが供給されている。
【００８１】
図２に、階調電圧生成回路（Ｒ階調電圧生成回路７、Ｇ階調電圧生成回路８、およびＢ階調電圧生成回路９の各々）の例を示す。
【００８２】
階調電圧生成回路は、図２に示すように、抵抗ラダー１６、ｐ（ｐは複数）個のアナログスイッチＳＤ１〜ＳＤｐ、およびアンプ１７を備えている。抵抗ラダー１６は、Ｈｉｇｈ側基準電圧ＶｖｉｄＨが印加された基準電圧線とＬｏｗ側基準電圧ＶｖｉｄＬが印加された基準電圧線との間に直列に接続された（ｐ＋１）個の抵抗素子からなる。抵抗ラダー１６は、アナログ映像信号のＨｉｇｈ側基準電圧ＶｖｉｄＨとＬｏｗ側基準電圧ＶｖｉｄＬとの間を抵抗ラダー１６にて抵抗分割することにより、アナログスイッチＳＤ１〜ＳＤｐの抵抗ラダー１６側端子に、互いに異なるｐ個の電圧を生成する。アナログスイッチＳＤ１〜ＳＤｐは、その中の１つが選択的に導通することによって、ｐ段階の可変電圧をアンプ１７に送ることができる。アンプ１７は、送られたｐ段階の可変電圧を増幅して液晶パネル２へ出力する。なお、図示していないが、アナログスイッチＳＤ１〜ＳＤｐの選択は、タイミングジェネレータ部６から送られるデジタル映像信号によって行われる。
【００８３】
次に、液晶ドライバ１が液晶パネル２を駆動する手順を説明する。
【００８４】
ソースドライバ１１は、図示しないが、アナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖの入力端子とソースバスラインＳ１〜Ｓｎとの間にそれぞれ挿入されたｎ個のアナログスイッチと、ソースバスラインＳ１〜Ｓｎにそれぞれ対応するｎ個のフリップフロップから構成されたシフトレジスタとを備えており、各フリップフロップの出力は、対応するソースバスラインに接続されるアナログスイッチのオン／オフを行っている。シフトレジスタは、各画素（画素形成部１４）に対応するアナログ映像信号が入力されるタイミングに合わせて、対応するソースバスラインＳ１〜Ｓｎのアナログスイッチを所定期間ずつ導通させて、画素容量に階調電圧が印加されるよう順次シフトされていく。これが、点順次駆動である。この例では、アナログ映像信号はＲ，Ｇ，Ｂの３系統あるので、映像データ上の１つの画素に対応する３つの画素形成部１４に接続されたソースバスラインＳ１，Ｓ２，Ｓ３が同時にオン状態（階調電圧が印加された状態）となり、次のタイミングで、映像データ上の次の１つの画素に対応する３つの画素形成部１４に接続されたソースバスラインＳ４，Ｓ５，Ｓ６が同時にオン状態（階調電圧が印加された状態）となり、・・・というように、ソースバスラインＳ１〜Ｓｎが３本ずつ順次オン状態となる。
【００８５】
ゲートドライバ１５も、シフトレジスタを内蔵しており、このシフトレジスタは、ゲートバスラインＧ１〜Ｇｍにそれぞれ対応するｍ個のフリップフロップから構成され、各フリップフロップの出力は、対応するゲートバスラインＧ１〜Ｇｍに供給される。このシフトレジスタは、ソースドライバ１１にアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖが入力されるタイミングに合わせて１垂直走査期間毎に順次シフトされていく。これにより、液晶パネル２におけるゲートバスラインＧ１〜Ｇｍが１水平走査期間ずつ順次に選択され、選択されたゲートバスライン（Ｇ１〜Ｇｍのうちの１つ）にのみアクティブな走査信号（ＴＦＴ１８を導通させる電圧）が印加される。
【００８６】
ソースドライバ１１およびゲートドライバ１５のそれぞれのシフトレジスタのタイミング制御は、タイミングジェネレータ部６が行っている。タイミングジェネレータ部６は、このタイミング制御を行うために液晶パネル制御信号群ＬＣＤｃｏｎｔをソースドライバ１１およびゲートドライバ１５のそれぞれのシフトレジスタに送っている。
【００８７】
上記のようにして、液晶パネル２において、ソースバスラインＳ１〜Ｓｎにはソースドライバ１１からアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖが映像駆動信号として印加され、ゲートバスラインＧ１〜Ｇｍにはゲートドライバ１５から走査信号が印加される。これにより、各画素形成部１４における液晶層（容量２２）には、アナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖに応じて画素電極１９と共通電極２３との電位差に相当する電圧が印加される。液晶パネル２は、この印加電圧によって液晶層（容量２２）の光透過率を制御することにより、外部のパソコン等のホスト装置３から受け取ったデジタル映像信号の示す映像を表示する。
【００８８】
なお、ポリシリコンＴＦＴ−ＬＣＤ装置またはＣＧシリコンＴＦＴ−ＬＣＤ装置等では、ソースドライバ１１、ゲートドライバ１５、およびプリチャージ回路１２を液晶パネル２と同一の基板上に形成してもよい。このように同一基板上に表示部と駆動回路部とが一体的に形成された液晶表示装置は、ドライバーモノリシック型液晶表示装置と呼ばれている。
【００８９】
次に、プリチャージ回路１２について説明する。
【００９０】
点順次駆動では、アクティブとなっているソースライン（図１の例では３本のソースライン）のみが、アナログ映像信号を供給する配線と接続された状態となっており、それ以外のソースライン及び画素電極１９は、フローティング状態となっている。そして、液晶パネルは、通常、品質を保つために、画素電極１９と共通電極２３との電位の上下関係をある周期で反転しながら駆動することが必須である。そのため、図１におけるＨｉｇｈ側基準電圧ＶｖｉｄＨおよびＬｏｗ側基準電圧ＶｖｉｄＬのそれぞれとして、正極性用の電圧（正極側の電圧）および負極性用の電圧（負極側の電圧）の２種類の電圧を、共通電極２３に印加する電圧（ＣＯＭ信号）の反転に合わせて交互に使用しているのが一般的である。
【００９１】
液晶ドライバ１は、従来例の図７に示す液晶ドライバ１０１と異なり、プリチャージ電圧を生成してプリチャージ回路１２に供給するためのプリチャージ階調電圧生成回路１０を有しており、タイミングジェネレータ部６が平均値作成回路３１を内蔵しており、表示ＲＡＭ５が平均値作成回路３１で作成されたデータも保存するようになっている。
【００９２】
プリチャージ階調電圧生成回路１０の構造は、図４の通りである。プリチャージ階調電圧生成回路１０は、水平ブランキング期間中に表示ＲＡＭ５からライン平均値を読み出し、そのライン平均値を用い、かつ、アナログ映像信号とＣＯＭ信号との電位の関係がフレーム毎に反転していることを考慮して、スイッチＳＤ１〜ＳＤｐを制御することにより、プリチャージ電圧（プリチャージ階調電圧）を生成する。
【００９３】
プリチャージ階調電圧生成回路１０は、次のフレームで液晶画素（容量２２）に印加される電圧の極性（画素電極１９に印加されるアナログ映像信号の電位から、共通電極２３に印加されるＣＯＭ信号の電位を引いた電位の正負）が、正極性であるか負極性であるかを考慮してプリチャージ電圧を決定し、スイッチＳＤ１〜ＳＤｐを適当に制御することにより、プリチャージ電圧を生成する。すなわち、一般的な液晶表示装置では必ず、液晶画素に印加される電圧の極性はフレーム毎に反転され、正極性および負極性が交互に繰り返される。そのため、表示ＲＡＭ５に格納されたライン平均値が同じ値であっても、液晶画素に印加される電圧の極性が正極性であるか負極性であるかで、プリチャージ電圧を変える必要がある。すなわち、プリチャージ階調電圧生成回路１０は、正極性の電圧を液晶画素に印加するフレームでは、ＣＯＭ信号よりもライン平均値だけ高い電位をプリチャージ電圧として生成し、負極性の電圧を液晶画素に印加するフレームでは、ＣＯＭ信号よりもライン平均値だけ低い電位をプリチャージ電圧として生成する。例えば、正極性の電圧を液晶画素に印加するフレームではＣＯＭ信号を０Ｖとし、負極性の電圧を液晶画素に印加するフレームではＣＯＭ信号を４Ｖとする場合、表示ＲＡＭ５に格納されたライン平均値が３Ｖであれば、プリチャージ階調電圧生成回路１０は、正極性の電圧を液晶画素に印加するフレームでは３Ｖのプリチャージ電圧を生成し、負極性の電圧を液晶画素に印加するフレームでは１Ｖのプリチャージ電圧を生成する。これにより、正極性の電圧を液晶画素に印加するフレーム、負極性の電圧を液晶画素に印加するフレームともに、液晶画素に印加される電圧の絶対値は３Ｖとなる。ただし、液晶画素に印加される電圧の絶対値が同じでも、実際には、液晶の特性上、正極性の電圧を液晶画素に印加する場合と、負極性の電圧を液晶画素に印加する場合とでは、液晶の透過率はまったく同じにはならない。そのため、これを考慮して、表示ＲＡＭ５に格納されたライン平均値が同一であっても、正極性の電圧を液晶画素に印加する場合と、負極性の電圧を液晶画素に印加する場合とで、液晶画素に印加される電圧の絶対値を多少ずらすように、プリチャージ電圧を生成することが好ましい。
【００９４】
このため、本実施形態の液晶ドライバ１は、プリチャージ電圧Ｖｐｒｅｃとして、アナログ映像信号と同じ電圧範囲の任意の電圧を動的に出力することが可能である。プリチャージ電圧の制御は、タイミングジェネレータ部６が行っている。液晶ドライバ１が出力するプリチャージ電圧の値は、表示ＲＡＭ５に格納されていた前フレームの同一ラインのアナログ映像信号電圧の平均値である。ただし、プリチャージ電圧の値は、実際には後述するように、フレーム毎にアナログ映像信号とＣＯＭ信号との電位の関係が反転しているので、この反転を考慮した値である。タイミングジェネレータ部６は、毎フレームこのプリチャージ電圧の値を更新していく。
【００９５】
こうすることの利点を図６にて説明する。まず、前提として、例えば携帯電話では、液晶パネル表示中のほとんどの時間は静止画が表示されている。そのため、基本的に前フレームと次フレームでは同じ色を表示していることがほとんど、と考える。
【００９６】
図６では１ラインのアナログ映像信号電圧が全て同じ例であり、この場合、平均値もその値となり、フレームＸ＋１のプリチャージ電圧ＶｐｒｅｃはＶｖｉｄｘ＋１となる。そのため、目標電圧値との差は０であり、問題はまったく発生しない。
【００９７】
平均値作成回路３１は、ホストインタフェース部４からの映像データ（デジタル映像信号）の各画素の値を順次受け取って保存する第１の保存器と、第１の保存器に保存された値と第２の保存器に保存された値とを加算し、得られた値を第２の保存器に送る加算器と、加算器から送られた値を保存する第２の保存器とを備えている。また、第２の保存器は、１ラインごとに０クリアされる。平均値作成回路３１は、第１の保存器、第２の保存器、および加算器によって１ラインの合計値を算出し、第２の保存器から出力するようになっている。平均値作成回路３１は、第２の保存器から出力された１ラインの合計値を１ラインの画素数で除算することで１ラインの平均値を算出する除算器をさらに備えている。除算器は、算出した１ラインの平均値を表示ＲＡＭ５に書き込む。なお、平均値作成回路３１、および表示ＲＡＭ５とのインタフェースを行う回路は、タイミングジェネレータ部６内に設けられている。
【００９８】
平均値作成回路３１に代えて、平均値作成回路３１より簡易な回路（平均値作成回路３１より少ないクロック数で計算が終了する回路）で、平均値に近い値を算出できる回路を用いることも可能である。そのような平均値に近い値を算出できる演算回路１３１および表示ＲＡＭ５の構成については、図５に示す通りである。
【００９９】
演算回路１３１は、ホストインタフェース部４からの映像データ（デジタル映像信号）の各画素の値を順次受け取って保存する保存器１３１ａと、保存器１３１ａに保存された値と保存器１３１ｄに保存された値とを加算し、得られた値をビットシフト回路１３１ｃに送る加算器１３１ｂと、加算器１３１ｂで得られた値を１ビット右へシフトする（２で割る）ビットシフト回路１３１ｃと、ビットシフト回路１３１ｃでシフトされた値を保存する保存器１３１ｄとを備えている。ただし、ビットシフト回路１３１ｃは、１つめの画素についてはシフトしない。また、保存器１３１ｄは、１ラインごとに０クリアされる。この演算回路１３１、および表示ＲＡＭとのインタフェースを行う回路は、タイミングジェネレータ部６内に設けられている。
【０１００】
表示ＲＡＭ５は、演算回路１３１で得られた演算値を保存する演算値保存部５Ａと、ホストインタフェース部４からの映像データを保存する映像データ保存部５Ｂとを備えている。
【０１０１】
まず、保存器１３１ａに最初の画素の値が格納されると、加算器１３１ｂによって、保存器１３１ｄの初期値０と、保存器１３１ａに格納された最初の画素の値とを加算し、加算された値（２進数）、すなわち最初の画素の値をビットシフト回路１３１ｃから保存器１３１ｄに転送して、保存器１３１ｄに格納する。
【０１０２】
次に、加算器１３１ｂによって、保存器１３１ｄに格納された最初の画素の値と、保存器１３１ａに格納された次の画素の値とを加算し、加算された値（２進数）をビットシフト回路１３１ｃによって２で割り（１ビット右へシフトし）、得られた値、すなわち最初の画素の値と次の画素の値との平均値を保存器１３１ｄに格納する。
【０１０３】
次に、保存器１３１ｄに格納された平均値（ビットシフト回路１３１ｃで得られた値）と、さらに次の画素（３番目の画素）の値とを加算器１３１ｂによって加算し、加算された値（２進数）をビットシフト回路１３１ｃによって２で割り、得られた値を保存器１３１ｄに格納する。このときに保存器１３１ｄに格納される値は、１番目の画素の値をＰ１、２番目の画素の値をＰ２、３番目の画素の値をＰ３とすると、
（Ｐ１＋Ｐ２）／４＋Ｐ３／２
となる。
【０１０４】
以下、同様の処理を１ライン分続け、演算結果を表示ＲＡＭ５の演算値保存部５Ａに書き込む。同様の処理が各ラインについて行われることにより、各ライン毎に演算値が演算値保存部５Ａに書き込まれる。
【０１０５】
プリチャージ階調電圧生成回路１０では、現フレームのあるラインの表示時に、表示ＲＡＭ５に保存された前フレームの同ラインの値を取得して、その値を、階調電圧生成回路によるデジタル映像信号からアナログ映像信号を生成するＤＡ変換とまったく同様にしてＤＡ変換し、プリチャージ電圧を生成する。
【０１０６】
以上のように、本実施形態の液晶表示装置３０は、液晶パネル２と、液晶パネル２を駆動するための液晶ドライバ（液晶駆動回路）１とを備え、液晶パネル２は、アナログ映像信号（映像信号）ＶＲｖ、ＶＧｖ、ＶＢｖをＴＦＴ（スイッチング素子）１８のソースに供給するための複数のソースバスライン（信号線）Ｓ１〜Ｓｎと、ソースバスラインＳ１〜Ｓｎと交差するように配設され、走査信号をＴＦＴ１８のゲートに供給するための複数のゲートバスライン（走査線）Ｇ１〜Ｇｍと、ソースバスラインＳ１〜ＳｎとゲートバスラインＧ１〜Ｇｍとの交点の各々の近傍に配置された画素電極１９と共通電極２３とによって形成される容量（液晶画素）２２と、ソースバスラインＳ１〜Ｓｎから容量２２の各々へのアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖの供給を、ゲートバスラインＧ１〜Ｇｍによって供給された走査信号に応じて制御するためのＴＦＴ１８と、容量２２にアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖを印加する前の期間に、容量２２を予め充電するためのプリチャージ電圧をソースバスラインＳ１〜Ｓｎに印加するプリチャージ回路（プリチャージ手段）１２とを備える。
【０１０７】
そして、液晶ドライバ１は、プリチャージ電圧をプリチャージ回路１２に供給するプリチャージ電圧供給手段としてのタイミングジェネレータ部６およびプリチャージ階調電圧生成回路１０と、ホスト装置３から入力されたデジタル映像信号をデータとして記憶すると共に、あるフレームの表示時点まで、その前のフレームの映像信号に関するデータを保持するための表示ＲＡＭ（データ保持手段）５とをさらに備え、タイミングジェネレータ部６およびプリチャージ階調電圧生成回路１０は、あるフレームの表示時にプリチャージ回路１２に供給するプリチャージ電圧を、表示ＲＡＭ５に保持された前のフレームの映像信号に関するデータに応じて変更するようになっている。
【０１０８】
さらに、プリチャージ回路１２は、各ゲートバスラインＧ１〜Ｇｍに対応するアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖを容量２２に印加する映像信号印加期間の直前の、どの容量２２にもアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖが印加されていない期間である水平ブランキング期間に、プリチャージ電圧をソースバスラインＳ１〜Ｓｎに印加する構成である。
【０１０９】
上記構成によれば、１水平走査線ごとにプリチャージを行うので、１水平走査線分の映像信号印加時に、容量２２への映像信号印加に可能な限りの時間を使うことができる。そのため、１画素への映像信号の印加時間を長くすることができ、高速の駆動を実現できる。
【０１１０】
また、上記構成によれば、現フレームの表示時に、現フレームの１ラインの値を前フレームの１ライン全体の値から予想して、最適なプリチャージ電圧を決定することができる。したがって、水平ブランキング期間にプリチャージする構成において、最適なプリチャージ電圧を容量２２に印加することができる。
【０１１１】
また、上記構成によれば、タイミングジェネレータ部６およびプリチャージ階調電圧生成回路１０は、容量２２に印加するプリチャージ電圧を、表示ＲＡＭ５に保持されている、その容量２２に印加される前フレームの映像信号の電圧レベルを参照して決定するようになっている。それゆえ、外部のホスト装置３からデジタル映像信号を受け取る前にプリチャージを開始できる。その結果、容量２２の充電時間をより長くすることができる。したがって、容量２２に対してアナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖを印加する時間が短かくとも容量２２の充電を十分に行うことができ、高速駆動を実現できる。また、容量２２の充電時間を長くできることから、容量２２に対して印加される映像信号の波形の立ち上がり時間（セトリングタイム）が遅くても、容量２２の充電を十分に行うことができる。それゆえ、アナログ映像信号ＶＲｖ、ＶＧｖ、ＶＢｖを出力する回路７〜９内の出力アンプとして、増幅能力を抑えた出力アンプを用いることができるので、液晶ドライバ１の消費電力を削減できる。
【０１１２】
また、液晶ドライバ１は、映像信号における各水平走査線毎に画素値の平均を演算する平均値作成回路（平均演算手段）３１をさらに備え、表示ＲＡＭ５は、前のフレームの映像信号に関するデータとして、平均値作成回路３１で演算された各水平走査線毎の平均画素値のデータを保持するものであり、タイミングジェネレータ部６およびプリチャージ階調電圧生成回路１０は、あるフレームにおけるある水平走査線の表示時に、プリチャージ回路１２に供給するプリチャージ電圧を、表示ＲＡＭ５に保持された前のフレームにおける同じ水平走査線の平均画素値のデータに応じて変更するようになっている。
【０１１３】
平均値は比較的小さい回路規模の演算回路で演算することができるので、上記構成により、回路規模の増大を抑えることができる。
【０１１４】
なお、上記の説明では、平均値作成回路３１で作成した値を保持するために表示ＲＡＭ５を利用していたが、平均値作成回路３１で作成した値を保持する手段は、ゲートライン数分のＲＡＭで実現できるので、表示ＲＡＭが無くても構わない。したがって、本発明は、ホスト装置３とのインターフェースが、水平同期信号Ｈ、垂直同期信号Ｖ、およびドットクロックを直接入力するＲＧＢインタフェースであり、表示ＲＡＭが無い場合にも適用できる。しかし、表示ＲＡＭが無い場合にＲＡＭを液晶ドライバ１（通常はＩＣで実現される）内に設けることは、コストの増大や液晶ドライバ１の回路規模の増大を招く。そのため、もともと表示ＲＡＭを持つ液晶ドライバ（例えば図７の液晶ドライバ１０１）を、表示ＲＡＭの一部を映像データの保存ではなく平均値の保存に使用するようにして本発明の液晶パネルを実現する方が、コストの増大や液晶ドライバ１の回路規模の増大を抑制できる。
【０１１５】
また、平均値作成回路３１で作成した値をＲＡＭではなく、フリップフロップで保存してもよい。その場合、ＩＣ内部に本来必要のないＲＡＭを混在させることによるコストアップ、回路の複雑化がないため、ＲＧＢインタフェースでも本方法の利点が得られる。
【０１１６】
また、上述した例は、静止画を表示し、１ラインのアナログ映像信号の電圧が全て同じであり、かつ、フレーム間での階調変化が全くない場合（静止画を表示する場合）であり、本発明が最も大きな効果を奏する映像信号の例である。この例では、前フレームのデジタル映像信号を参照してプリチャージ電圧を決定する本発明の構成により、特許文献１の従来技術と同等の精度で最適なプリチャージ電圧を生成することができる。
【０１１７】
一方、通常の映像信号では、１ラインにおける各画素のアナログ映像信号の電圧はまちまちである。しかし、そのような映像信号を使用した場合でも、本実施形態における平均値を使用して生成したプリチャージ電圧Ｖｐｒｅｃは、１ライン全体の平均でみると、従来の固定のプリチャージ電圧、すなわち、正極性側のＣＯＭ信号と負極性側のＣＯＭ信号との中間値や、ＣＯＭ信号と同一の電圧などより、目標電圧値に近い値となる。そのため、従来例より、前述の２つの弊害の影響を軽減でき、表示品位を向上できると共に、高速の駆動を実現できる。また、固定のプリチャージ電圧として正極性側のＣＯＭ信号と負極性側のＣＯＭ信号との中間値を使用した場合と比較して、プリチャージ電圧が目標電圧値を大きく上回ることを抑えることができるので、電力的に無駄なソースライン及び画素電極への電圧の印加を抑えることができ、その結果、消費電力を削減できる。
【０１１８】
また、上記の説明では、静止画を表示する例を挙げたが、動画を表示する場合にも、前フレームの映像信号と現フレームの映像信号とで同じ階調である画素（ドット）は多く発生する。そのため、動画を表示する場合においても、静止画を表示する場合ほどではないものの、ほぼ同様の効果を得ることができる。
【０１１９】
また、２フレーム分の表示ＲＡＭを持つ液晶ドライバを使用すれば、現フレームの画像も既知である。パーソナル・コンピュータ用の液晶ドライバには、２フレーム分の表示ＲＡＭを持つ表示コントローラを用いているものが存在する。このような２フレーム分の表示ＲＡＭを用いるのは、以下の理由による。ＲＡＭが１つしかない場合、ＲＡＭへのデータ書き込みとＲＡＭから液晶パネルへのデータ読み出しとをうまく同期させないと、画面の途中で、書き込みのポイントと読み出しのポイントとが交差し、表示として、画面の下半分だけ前のフレームが表示される、という状態が発生する。これを回避するために、書き込みだけを行うＲＡＭと、読み出しだけ行うＲＡＭとをそれぞれ１画面分ずつ用意し、それらを交互に使用することがある。そのような２フレーム分の表示ＲＡＭを利用すれば、液晶パネルへの読み出しを行う時点では、すでに１画面分のデータがＲＡＭに書き込まれていることになる。したがって、現フレームの表示を行う時には、液晶ドライバが現フレームの全画素の値を既にわかっている状態となる。
【０１２０】
２フレーム分の表示ＲＡＭを持つ液晶ドライバを使用し、前フレームのデータに基づいてプリチャージを行うことで、静止画を表示する場合ほどではないものの、静止画の場合とほぼ同様の効果が得られる。
【０１２１】
また、本発明は、プリチャージを行う期間にかかわらず適用可能である。したがって、プリチャージを行う期間は、垂直ブランキング期間（フレーム間のアナログ映像信号を画素に印加しない期間）などであってもよい。また、プリチャージを行う期間は、各画素にアナログ映像信号を印加する直前の期間（各画素毎の期間）であってもよい。すなわち、表示ＲＡＭを利用し、前フレームの映像信号の値を元にして１画素（ドット）毎にプリチャージすることも容易に可能である。
【０１２２】
また、上記の説明では、プリチャージ電圧Ｖｐｒｅｃを前フレームの１ラインのアナログ映像信号電圧の平均値としたが、プリチャージ電圧Ｖｐｒｅｃは、全体としてみたときに前フレームの１ラインのアナログ映像信号電圧との差が比較的小さいように決定すればよい。したがって、プリチャージ電圧Ｖｐｒｅｃとして、他の統計値、例えば中央値（メディアン）、最頻値（モード）を使用することも有効である。特に液晶表示装置が携帯電話機の表示画面などであり、殆どの部分が白で周縁部に細い枠線が入っているだけの静止画を表示する場合などでは、平均値より最頻値（モード）を使用した方が、より効果的である。平均値に代えて最頻値を使用する場合、平均値作成回路３１に代えて、最頻値算出回路を用いればよい。最頻値算出回路は、例えば、ＲＡＭを用いて、１ラインの各画素の値として出現した値の数をカウントして、最も多く出現した値（最頻値）を見つける構成とすればよい。
【０１２３】
ただし、メディアンやモードは、通常計算するように、どの値が何回出てきたかを保存、比較して決定する必要があるため、計算を行う回路の規模が増える。そのため、回路規模を小さくするためには、プリチャージ電圧Ｖｐｒｅｃとして平均値を使用することが好ましい。
【０１２４】
また、上記の説明では、ソースラインを１本ずつ駆動する点順次駆動のドライバの例を挙げたが、ソースラインを複数本ずつ駆動するＳＳＤ(Source Shared Driver)でも同様の効果が得られる。ＳＳＤは、点順次駆動のドライバの１形態であるからである。また、本発明は、線順次駆動の液晶ドライバにも適用可能である。
【０１２５】
また、上記の説明では、ＣＯＭ信号及びビデオ信号についてライン反転を行うことなくフレーム反転を行う例について説明したが、本発明は、フレーム反転を行うものである限りはどのような駆動方式にも適用可能であり、例えば、フレーム反転とライン反転との両方を行う駆動方式にも適用可能である。現在実際に使用されている液晶の駆動方法には、下記２種類の駆動方法がある。
【０１２６】
(1)ライン反転を行うことなくフレーム反転を行う駆動方法
(2)フレーム反転とライン反転との両方を行う駆動方法
(1)の駆動方法は、１フレーム（１画面）毎に正極性、負極性を繰り返す。(1)の駆動方法では、ＣＯＭ信号の極性はフレーム毎に反転する。(2)の駆動方法は、フレーム反転を行うと共に、さらにラインごとに正極性、負極性を交互に並べる方法である。(2)の駆動方法では、ＣＯＭ信号は、ラインごとに反転した上で、フレーム毎に反転する（現フレームの位相は前フレームの逆相になる）。この場合、図６にて説明したビデオ信号の持ち上がりが、ラインごとに発生するが、ＣＯＭ信号と画素容量との間の電圧は一定であるため、その持ち上がりの発生自体は表示に影響を与えない。プリチャージが必要となるのは、その電圧を変化させるタイミング、すなわち次のフレームであり、本発明の効果は(1)と同様に得られる。なお、(2)の駆動方法を(1)の駆動方法と区別するために「ライン反転」と呼ぶことがあるが、これは、フレーム反転に加えてライン反転もしているという意味であり、ライン反転のみを行っているという意味ではない。これらの現在実際に使用されている液晶の駆動方法では、ある画素に注目すれば、その画素の極性（液晶に印加される電圧の極性）は必ずフレーム毎に反転する。これは、液晶表示装置の表示品質を確保するために必須である。現在、実際には(2)の駆動方法を使用することが多い。
【産業上の利用可能性】
【０１２７】
本発明は、プリチャージ（予備充電）を行うアクティブマトリクス型の液晶表示装置、および、それを駆動するためのプリチャージ電圧を供給する機能を備える液晶駆動回路の製造等に利用することができる。
【図面の簡単な説明】
【０１２８】
【図１】本発明の実施形態に係る液晶表示装置の構成を示す図である。
【図２】階調電圧作成回路の構成を示す図である。
【図３】液晶パネルを構成する画素形成部の構成を示す回路図である。
【図４】プリチャージ階調電圧生成回路の構成を示す回路図である。
【図５】平均値作成回路および表示ＲＡＭの構成を示す回路図である。
【図６】本発明の方法を用いた場合におけるフレーム切り替わり部分でのＣＯＭ信号の電位およびソースラインの電位（画素電極の電位）の変化を示すグラフである。
【図７】従来の液晶表示装置の構成を示す図である。
【図８】プリチャージを行わない場合におけるフレーム切り替わり部分でのＣＯＭ信号の電位およびソースラインの電位（画素電極の電位）の変化を示すグラフである。
【図９】従来のプリチャージを行った場合におけるフレーム切り替わり部分でのＣＯＭ信号の電位およびソースラインの電位（画素電極の電位）の変化を示すグラフである。
【符号の説明】
【０１２９】
１  液晶ドライバ（液晶駆動回路）
２  液晶パネル
５  表示ＲＡＭ（データ保持手段）
６  タイミングジェネレータ部（プリチャージ電圧供給手段）
１０  プリチャージ階調電圧生成回路（プリチャージ電圧供給手段）
１２  プリチャージ回路（プリチャージ手段）
１８  ＴＦＴ（スイッチング素子）
２２  容量（液晶画素）
３０  液晶表示装置
３１  平均値作成回路（平均演算手段）
Ｇ１〜Ｇｍ  ゲートバスライン（走査線）
Ｓ１〜Ｓｎ  ソースバスライン（信号線）
ＶＲｖ、ＶＧｖ、ＶＢｖ  アナログ映像信号（映像信号）
【図１】
2006349873.tif 000003
【図２】
2006349873.tif 000004
【図３】
2006349873.tif 000005
【図４】
2006349873.tif 000006
【図５】
2006349873.tif 000007
【図６】
2006349873.tif 000008
【図７】
2006349873.tif 000009
【図８】
2006349873.tif 000010
【図９】
2006349873.tif 000011