(57)【要約】【課題】  検査のために負荷を切離す必要のない電源装置を提供する。【解決手段】  電源出力回路側のＮＭＯＳ１１，１２をオン、オフさせることにより、負荷Ｌに出力電圧が供給される。ここで、電源装置の動作を確認するための検査では、スイッチ２６〜スイッチ２８の接続を切替え、モニタ出力回路側のＰＭＯＳ３０及びＮＭＯＳ３１をオン、オフさせる。ＰＭＯＳ３０及びＮＭＯＳ３１をオン、オフさせることにより、モニタ出力回路側に出力電圧が出力される。モニタ出力回路側の電圧を測定すれば、電源出力回路側の出力電圧を推定することができる。よって、検査のために負荷Ｌを切離す必要がない。【選択図】  図１
2006129646.tif 000002
【特許請求の範囲】
【請求項１】
負荷に接続される第１のフィルタ回路と、
前記第１のフィルタ回路を介して前記負荷に電力を供給する第１の出力手段と、
第２のフィルタ回路と、
前記第２のフィルタ回路を介して電力を出力する第２の出力手段と、
前記第１の出力手段又は前記第２の出力手段を選択する選択手段と、
前記選択された第１の出力手段又は第２の出力手段を制御する制御回路とを備え、
前記選択手段は、
前記選択手段は、外部からの指示に応じて前記第１の出力手段または前記第２の出力手段を選択する構成にしたことを特徴とする電源装置。
【請求項２】
前記第１のフィルタ回路と前記第２のフィルタ回路の時定数が近似するように設定されていることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第１のフィルタ回路を介して出力される出力電圧に対応する第１の帰還信号を発生する第１の帰還信号生成手段と、
前記第２のフィルタ回路を介して出力される出力電圧に対応する第２の帰還信号を発生する第２の帰還信号生成手段と、
前記選択手段により前記第１の出力手段が選択されているときには、前記第１の帰還信号に基づき、前記第１のフィルタ回路を介して出力される出力電圧が所定値になるように該第１の出力手段を制御し、該選択手段により前記第２の出力手段が選択されているときには、前記第２の帰還信号に基づき、前記第２のフィルタ回路を介して出力される出力電圧が所定値になるように該第２の出力手段を制御する制御回路と、
を備えることを特徴とする請求項１または２に記載の電源装置。
【請求項４】
前記第２のフィルタ回路には、前記負荷に相当する疑似負荷が接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
【請求項５】
前記第１のフィルタ回路がインダクタンスとキャパシタで構成されていることを特徴とする請求項１乃至４のいずれか１項に記載の電源装置。
【請求項６】
前記第１のフィルタ回路が抵抗とキャパシタで構成されていることを特徴とする請求項１乃至４のいずれか１項に記載の電源装置。
【請求項７】
前記第２のフィルタ回路の一部または全部は、ＩＣ内部に形成されていることを特徴とする請求項１乃至６のいずれか１項に記載の電源装置。
【請求項８】
ＩＣに形成され、与えられたデジタルデータに基づいた分圧比で前記第１の帰還信号或いは前記第２の帰還信号のレベルを分圧するデジタルアナログコンバータと、
前記デジタルアナログコンバータの出力信号と基準値との差分を求める誤差検出手段と、
誤差検出手段の出力信号に応じて前記第１の出力手段或いは前記第２の出力手段を制御する帰還制御手段と、
外部から与えられた指示に対応した前記デジタルデータを前記デジタルアナログコンバータに与える分圧比設定手段と、
を備えることを特徴とする請求項１乃至７のいずれか１項に記載の電源装置。
【請求項９】
ＩＣに形成され、与えられたデジタルデータに応じた分圧比で基準電圧を分圧するデジタルアナログコンバータと、
前記第１の帰還信号或いは前記第２の帰還信号のレベルと前記デジタルアナログコンバータの出力信号との差分を求める誤差検出手段と、
前記誤差検出手段の出力信号に応じて前記第１の出力手段或いは前記第２の出力手段を制御する帰還制御手段と、
外部から与えられた指示に対応した前記デジタルデータを前記デジタルアナログコンバータに与える分圧比設定手段と、
を備えることを特徴とする請求項１乃至８のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
特許文献１には、直流／直流変換回路（以下、ＤＣ／ＤＣコンバータという）を用いた電源装置が示されている。この電源装置は、ＤＣ／ＤＣコンバータをそれぞれ搭載した複数のモジュールを備えている。これらの複数のモジュールを並列に接続して負荷に電力を供給させることにより、電力供給の安定化が可能になっている。
【特許文献１】特開平５−４９１６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＤＣ／ＤＣコンバータの出力電圧を事前に検査したい場合がある。例えば、ＤＣ／ＤＣコンバータの出力電圧を検査し、内部の誤配線や誤設定の有無を判定する場合がある。このように、ＤＣ／ＤＣコンバータの出力電圧を検査するときには、ＤＣ／ＤＣコンバータと負荷との間を、スイッチやジャンパにより、物理的に切り離したり、ＩＣ化されているＤＣ／ＤＣコンバータでは、パターンカットを行ったり、パターンがピンから直接内層に埋もれている場合には、ピンを浮かせる等により、負荷とＤＣ／ＤＣコンバータとを切り離して検査を行う。検査を行った後に、ＤＣ／ＤＣコンバータと負荷とを再度接続する。
このように従来のＤＣ／ＤＣコンバータでは、ＤＣ／ＤＣコンバータを負荷から切り離したり再度接続する必要があり、検査の手間と作業時間が浪費されていた。
【０００４】
本発明の目的は、ＤＣ／ＤＣコンバータ等の電源装置の検査の手間を軽減すると共にその作業時間を短縮できる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の第１の観点に係る電源装置は、
負荷に接続される第１のフィルタ回路と、
前記第１のフィルタ回路を介して前記負荷に電力を供給する第１の出力手段と、
第２のフィルタ回路と、
前記第２のフィルタ回路を介して電力を出力する第２の出力手段と、
前記第１の出力手段又は前記第２の出力手段を選択する選択手段と、
前記選択された第１の出力手段又は第２の出力手段を制御する制御回路とを備え、
前記選択手段は、
前記選択手段は、外部からの指示に応じて前記第１の出力手段または前記第２の出力手段を選択する構成にしたことを特徴とする。
【０００６】
このような構成を採用したことにより、外部から指示を与えて選択手段に第１の出力手段を選択させると、制御回路により、第１の出力手段が制御され、第１のフィルタ回路を介して電力が出力される。外部から指示を与えて選択手段に第２の充電手段を選択させると、第２のフィルタ回路を介して電力が出力される。よって、たとえば第２のフィルタ回路を介して電力が出力される電力の状況を検査すれば、負荷を切離して第１の出力回路及び第１のフィルタ回路の状態等を推定できる。
【０００７】
なお、前記第１のフィルタ回路と前記第２のフィルタ回路の時定数が近似するように設定されていてもよい。
【０００８】
また、前記第１のフィルタ回路を介して出力される出力電圧に対応する第１の帰還信号を発生する第１の帰還信号生成手段と、
前記第２のフィルタ回路を介して出力される出力電圧に対応する第２の帰還信号を発生する第２の帰還信号生成手段と、
前記選択手段により前記第１の出力手段が選択されているときには、前記第１の帰還信号に基づき、前記第１のフィルタ回路を介して出力される出力電圧が所定値になるように該第１の出力手段を制御し、該選択手段により前記第２の出力手段が選択されているときには、前記第２の帰還信号に基づき、前記第２のフィルタ回路を介して出力される出力電圧が所定値になるように該第２の出力手段を制御する制御回路と、
を備えてもよい。
【０００９】
また、前記第２のフィルタ回路には、前記負荷に相当する疑似負荷が接続されていてもよい。
【００１０】
また、前記第１のフィルタ回路がインダクタンスとキャパシタで構成されていてもよい。
【００１１】
また、前記第１のフィルタ回路が抵抗とキャパシタで構成されていてもよい。  また、前記第２のフィルタ回路の一部または全部は、ＩＣ内部に形成されていてもよい。
また、ＩＣに形成され、与えられたデジタルデータに基づいた分圧比で前記第１の帰還信号或いは前記第２の帰還信号のレベルを分圧するデジタルアナログコンバータと、
前記デジタルアナログコンバータの出力信号と基準値との差分を求める誤差検出手段と、
誤差検出手段の出力信号に応じて前記第１の出力手段或いは前記第２の出力手段を制御する帰還制御手段と、
外部から与えられた指示に対応した前記デジタルデータを前記デジタルアナログコンバータに与える分圧比設定手段と、
を備えてもよい。
【００１２】
また、ＩＣに形成され、与えられたデジタルデータに応じた分圧比で基準電圧を分圧するデジタルアナログコンバータと、
前記第１の帰還信号或いは前記第２の帰還信号のレベルと前記デジタルアナログコンバータの出力信号との差分を求める誤差検出手段と、
前記誤差検出手段の出力信号に応じて前記第１の出力手段或いは前記第２の出力手段を制御する帰還制御手段と、
外部から与えられた指示に対応した前記デジタルデータを前記デジタルアナログコンバータに与える分圧比設定手段と、
を備えてもよい。
【発明の効果】
【００１３】
本発明によれば、電源装置の検査の手間を削減すると共にその作業時間を短縮できる。
【発明を実施するための最良の形態】
【００１４】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る電源装置を示す構成図である。
この電源装置は、ＤＣ／ＤＣコンバータであり、電源Ｖｃｃにドレインが接続されたＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）１１と、ＮＭＯＳ１１のソースにドレインが接続されると共にソースがグランドに接続されたＮＭＯＳ１２とを、備えている。
【００１５】
ＮＭＯＳ１１及びＮＭＯＳ１２は、スイッチング素子であり、ＮＭＯＳ１１のソースとＮＭＯＳ１２のドレインとの接続点には、インダクタ１３の一端及びショットキーダイオード１４のカソードが接続されている。
インダクタ１３の他端には、キャパシタ１５の一方の電極が接続され、キャパシタ１５の他方の電極は、グランドに接続されている。ショットキーダイオード１４のアノードは、グランドに接続されている。
【００１６】
インダクタ１３及びキャパシタ１５は、第１のローパスフィルタを形成し、ＮＭＯＳ１１，１２側からの出力電圧は、第１のローパスフィルタにより平滑化される。キャパシタ１５の両端に接続された負荷Ｌには、第１のローパスフィルタを介して電力が供給される。
【００１７】
この電源装置は、負荷Ｌの両端の出力電圧を分圧する第１の帰還信号生成手段である抵抗１６，１７と、ＮＭＯＳ１１，１２のスイッチングを制御する制御部２０とを備えている。
制御部２０は、ＩＣ２０Ａに集積化された回路群と、ＩＣ２０Ａに外付けされた抵抗２１，２２，２３と、キャパシタ２４とで構成されている。
抵抗２１及び抵抗２２は、抵抗２３の両端のモニタ出力を分圧する第２の帰還信号生成手段であり、キャパシタ２４の一方の電極と他方の電極との間に直列に接続されている。
【００１８】
抵抗３５，キャパシタ３６，抵抗３７及びキャパシタ２４は、第２のローパスフィルタ回路を形成している。第２のローパスフィルタ回路は、抵抗３５とキャパシタで構成されたローパスフィルタと抵抗３７とキャパシタ２４で構成されローパスフィルタとで構成されている。
【００１９】
キャパシタ２４の他方の電極は、キャパシタ１５の他方の電極と同様にグランドに接続されている。抵抗２３は、負荷Ｌを模擬するものであり、キャパシタ２４の一方の電極と他方の電極との間に接続されている。
【００２０】
ＩＣ２０Ａには、ＮＭＯＳ１１、１２をオン・オフさせる制御信号ＳＣ１１，ＳＣ１２を発生するパルス幅制御回路（ＰＷＭ）２５と、３個のスイッチ２６，２７，２８と、選択手段である選択制御回路２９と、Ｐチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳという）３０と、ＮＭＯＳ３１と、差動増幅器３２とが組込まれいる。ＰＭＯＳ３０は、ＮＭＯＳ１１に対応するものであり、ＰＭＯＳ３０のソースが、電源電圧Ｖｃｃに接続されている。ＮＭＯＳ３１は、ＮＭＯＳ１２に対応するものであり、ＮＭＯＳ３１のドレインがＰＭＯＳ３０のドレインに接続されるとともに、ＮＭＯＳ３１のソースがグランドに接続されている。
【００２１】
パルス幅制御回路２５の出力側にスイッチ２６及びスイッチ２７が接続されるとともに、ドライバ３３及びドライバ３４が配置されている。ドライバ３３の出力端子は、ＩＣ２０Ａに外付けのＮＭＯＳ１１のゲートに接続されている。ドライバ３４の出力端子は、ＩＣ２０Ａの外部のＮＭＯＳ１２のゲートに接続されている。
【００２２】
スイッチ２６は、選択制御回路２９から与えられた切替信号ＳＬに基づき、パルス幅制御回路２５の出力する制御信号ＳＣ１１を、ドライバ３３とインバータ３８とに切替えて与える。インバータ３８の出力端子は、ＰＭＯＳ３０のゲートに接続されている。スイッチ２６がインバータ３８側に切り替えられたときにＰＭＯＳ３０のゲートには、制御信号ＳＣ１１を反転させた信号が与えられる。スイッチ２７は、選択制御回路２９から与えられた切替信号ＳＬに基づき、パルス幅制御回路２５の出力する制御信号ＳＣ１２を、ドライバ３４とＮＭＯＳ３１のゲートとに切替えて与える。
【００２３】
ここで、スイッチ２６により選択されて制御信号ＳＣ１１がドライバ３３に与えられるときには、スイッチ２７により制御信号ＳＣ１２がドライバ３４に与えられ、ドライバ３３及び３４により、ＮＭＯＳ１１，１２のゲートが電圧駆動される。
【００２４】
また、スイッチ２６により選択されて制御信号ＳＣ１１がインバータ３８を介してＰＭＯＳ３０のゲートに与えられるときには、スイッチ２７により制御信号ＳＣ１２がＮＭＯＳ３１に与えられ、ＰＭＯＳ３０及びＮＭＯＳ３１のゲートが電圧駆動される。
スイッチ２８は、差動増幅器３２の一方の入力端子（−）に接続されている。スイッチ２８は、選択制御回路２９からの切替信号ＳＬに基づき、差動増幅器３２の一方の入力端子に対し、抵抗２１及び抵抗２２の接続点と抵抗１６及び抵抗１７の接続点とを切替えて接続する。
【００２５】
スイッチ２６により選択されて制御信号ＳＣ１１がドライバ３３を介してＮＭＯＳ１１のゲートに与えられるときには、スイッチ２８により差動増幅器３２の一方の入力端子（−）が抵抗１６及び抵抗１７の接続点に接続される。スイッチ２６により選択されて制御信号ＳＣ１１がインバータ３８を介してＰＭＯＳ３０のゲートに与えられるときには、スイッチ２８により差動増幅器３２の一方の入力端子（−）が抵抗２１及び抵抗２２の接続点に接続される。
【００２６】
差動増幅器３２の他方の入力端子には、基準電圧Ｖｒｅｆが入力され、差動増幅器３２の出力信号が、帰還信号としてパルス幅制御回路２５に入力される構成である。
ＰＭＯＳ３０のドレイン及びＮＭＯＳ３１のドレインとの接続点には、抵抗３５の一端が接続され、抵抗３５の他端には、キャパシタ３６の一方の電極と抵抗３７の一端とが接続されている。抵抗３７の他方の電極がキャパシタ２４の一方の電極に接続されている。キャパシタ３６の他方の電極は、グランドに接続されている。
【００２７】
抵抗３５，抵抗３７及びキャパシタ２４で形成される第２のローパスフィルタ回路は、２段のローパスフィルタで構成されている。第２のローパスフィルタ回路の時定数は、第１のローパスフィルタ回路の時定数に近似する要に設定される。
【００２８】
キャパシタ２４の一方の電極がモニタ端子Ｔｍとなる。
次に、図１の電源装置の使用方法及び動作を説明する。
電源装置の検査を行う場合、選択制御回路２９に検査を行うための指示を入力すると、選択制御回路２９は、切替信号ＳＬをスイッチ２６〜２８に与えて、パルス幅制御回路２５の出力する制御信号ＳＣ１１及びＳＣ１２がインバータ３８及びＮＭＯＳ３１のゲートにそれぞれ入力されるように、スイッチ２６，２７を接続すると共に、差動増幅器３２の一方の入力端子が、抵抗２１及び抵抗２２の接続点に接続されるように、スイッチ２８を接続する。
【００２９】
この状態で、電源電圧Ｖｃｃを投入すると、パルス幅制御回路２５の出力する制御信号ＳＣ１１及びＳＣ１２により、ＰＭＯＳ３０とＮＭＯＳ３１とが独立してオン、オフし、キャパシタ２４には、ＰＭＯＳ３０とＮＭＯＳ３１からの出力は、第２のローパスフィルタ回路を介して抵抗２３に与えられる。
【００３０】
ここで、抵抗２１，２２は、抵抗２３の両端のモニタ出力を分圧し、分圧した電圧を帰還信号として差動増幅器３２に与える。差動増幅器３２は、基準電圧Ｖｒｅｆと抵抗２１，２２から与えられた電圧との差分を検出してパルス幅制御回路２５に与える。パルス幅制御回路２５は、差動増幅器３２の出力信号の値が小さくなるように、ＰＭＯＳ３０及びＮＭＯＳ３１のオン、オフを設定する制御信号ＳＣ１１，ＳＣ１２を出力する。これにより、モニタ出力電圧が所定値になるように制御される。
【００３１】
第２のローパスフィルタの時定数は、第１のローパスフィルタの時定数に近似するように設定されている。抵抗２１と抵抗２２の分圧比は、抵抗１６と抵抗１７の分圧比と等しくなるように設定されている。時定数及び分圧比の設定により、抵抗２３の両端には、負荷Ｌの両端とほぼ同一の出力電圧が出力される。
【００３２】
従って、ＰＭＯＳ３０とＮＭＯＳ３１の出力側に設けられたモニタ端子Ｔｍの電圧を測定することにより、ＮＭＯＳ１１とＮＭＯＳ１２の出力側の出力電圧Ｖｏを測定したのと同じ結果が得られる。モニタ端子Ｔｍの電圧を測定することにより、例えば誤配線による障害を事前に検出することができるので、負荷の破壊等を事前に防ぐことができる。
【００３３】
電源装置を稼働して負荷Ｌにエネルギーを供給する場合、選択制御回路２９に電源装置を稼働するための指示を入力する。
選択制御回路２９は、指示に対応する切替信号ＳＬをスイッチ２６〜２８に与えて、パルス幅制御回路２５の出力する制御信号ＳＣ１１及びＳＣ１２がドライバ３３，３４にそれぞれ入力されるように、スイッチ２６，２７を接続すると共に、差動増幅器３２の一方の入力端子（−）が、抵抗１６及び抵抗１７の接続点に接続されるように、スイッチ２８を接続する。
【００３４】
この状態で、電源電圧Ｖｃｃを投入すると、パルス幅制御回路２５の出力する制御信号ＳＣ１１及びＳＣ１２がドライバ３３，３４を介してＮＭＯＳ１１，１２のゲートにそれぞれ与えられ、ＮＭＯＳ１１，１２が独立してオン、オフする。
【００３５】
ここで、抵抗１６，１７は、出力電圧Ｖｏを分圧した電圧を帰還信号として差動増幅器３２に与える。差動増幅器３２は、基準電圧Ｖｒｅｆと抵抗１６，１７から与えられた電圧との差分を検出してパルス幅制御回路２５に与える。パルス幅制御回路２５は、差動増幅器３２の出力信号の値が小さくなるように、ＮＭＯＳ１１，１２のオン、オフを設定する制御信号ＳＣ１１，１２を出力する。これにより、出力電圧Ｖｏは、検査の時にモニタ出力端Ｔｍに出力されていた出力電圧と等しくなるように制御される。
【００３６】
以上のように、本実施形態の電源装置は、次のような従来にはない利点を有している。
（１）  外部からの指示に応じてスイッチ２６〜２８を切替える選択制御回路２９と、選択制御回路２９によって選択的に稼働するＮＭＯＳ１１及びＮＭＯＳ１２側の電源出力回路と、ＰＭＯＳ３０及びＮＭＯＳ３１側のモニタ出力回路を備えている。モニタ出力回路の出力電圧は、電源出力回路の出力電圧とほぼ同一になるように設定されている。よって、負荷Ｌの切離しや負荷Ｌの再接続を行わなくてもよい。これにより、誤配線等の不良の有無を判定する検査を、効率良く行うことができ、検査の手間を省くことができると共に、検査に要する時間も削減できる。
【００３７】
（２）負荷Ｌの切離しや負荷Ｌの再接続を行わなくてもよいので、負荷Ｌの切離しや負荷Ｌの再接続で発生する障害もなくなり、歩留まりが向上する。
【００３８】
（３）  モニタ出力回路側の第２のローパスフィルタ回路の時定数が、電源出力回路の第１のローパスフィルタ回路の時定数に近似するように設定されている。そのため、電源投入直後からの出力特性をモニタ出力回路側で観察することができる。
【００３９】
［第２の実施形態］
図２は、本発明の第２の実施形態に係る電源装置を示す構成図であり、図１中の要素と共通する要素には、共通の符号を付している。
【００４０】
この電源装置の第１の実施形態の電源装置と異なる点は、抵抗１６，１７，２１，２２を省略し、デジタルアナログコンバータ（以下、ＤＡＣという）４０を設けたことである。ＤＡＣ４０は、ＩＣ２０Ａに配置されている。
【００４１】
ＤＡＣ４０は、スイッチ２８を介して、負荷Ｌの高電位側または抵抗２３の高電位側の端子に選択的に接続される。ＤＡＣ４０のデジタル入力端子は選択制御回路２９に接続され、選択制御回路２９からデジタルデータが与えられる。ＤＡＣ４０の出力端子が、差動増幅器３２の一方の入力端子（−）に接続されている。選択制御回路２９は、外部から与えられた指示に対応したデジタルデータを発生してＤＡＣ４０に与える。図２の電源装置の他の部分は、図１の電源装置と同様の構成になっている。
【００４２】
図２の電源装置では、選択制御回路２９から与えられたデジタルデータに基づき、ＤＡＣ４０は、スイッチ２８を介して入力された電源出力回路側の出力電圧又はモニタ出力回路側の出力電圧を分圧する。即ち、ＤＡＣ４０はアッテネータとして機能する。ＤＡＣ４０の出力する分圧電圧が、差動増幅器３２の一方の入力端子（−）に入力される。差動増幅器３２は、ＤＡＣ４０から与えられた分圧電圧と基準電圧Ｖｒｅｆとの差分を検出し、パルス幅制御回路２５に与える。他の動作は、第１の実施形態と同様である。
【００４３】
このような第２の実施形態の電源装置では、次のような利点を有する。
（４）ＤＡＣ４０が抵抗１６，１７，２１，２２と同様の分圧機能を奏するので、第１の実施形態の電源装置と同様の（１）〜（３）の利点を有する。
（５）抵抗１６，１７，２１，２２を省略できるので、電源装置を構成する部品点数を減じることができる。
（６）ＤＡＣ４０の分圧比を外部から設定できるので、出力電圧を容易に変更することができる。
【００４４】
［第３の実施形態］
図３は、本発明の第３の実施形態に係る電源装置を示す構成図であり、図１中の要素と共通する要素には、共通の符号を付している。
【００４５】
この電源装置の第１の実施形態の電源装置と異なる点は、抵抗１６，１７，２１，２２を省略し、ＤＡＣ５０を設けたことである。
負荷Ｌの高電位側又は抵抗２３の高電位側の端子、スイッチ２８を介して選択的に差動増幅器３２の一方の入力端子（−）に接続される。ＤＡＣ５０は、ＩＣ２０Ａに配置されている。ＤＡＣ５０のデジタル入力端子は選択制御回路２９に接続され、選択制御回路２９からデジタルデータが与えられる。ＤＡＣ５０の出力端子が、差動増幅器３２の他方の入力端子（＋）に接続されている。ＤＡＣの電源端子は基準電圧Ｖｒｅｆに接続されている。選択制御回路２９は、外部から与えられた指示に対応したデジタルデータを発生してＤＡＣ５０に与える。図３の電源装置の他の部分は、図１の電源装置と同様の構成になっている。
【００４６】
図３の電源装置では、選択制御回路２９から与えられたデジタルデータに基づき、ＤＡＣ５０は基準電圧Ｖｒｅｆを分圧する。即ち、ＤＡＣ５０はアッテネータとして機能する。ＤＡＣ５０の出力する分圧電圧が、差動増幅器３２の他方の入力端子（＋）に入力される。差動増幅器３２は、ＤＡＣ５０から与えられた分圧電圧と、スイッチ２８を介して与えられた電圧との差分を検出し、パルス幅制御回路２５に与える。他の動作は、第１の実施形態と同様である。
【００４７】
このような第３の実施形態の電源装置では、次のような利点を有する。
（７）ＤＡＣ５０が基準電圧Ｖｒｅｆをデジタルデータで設定された分圧比で基準電圧Ｖｒｅｆを分圧して差動増幅器３２に与えるので、第１の実施形態の電源装置と同様の（１）〜（３）の利点を有する。
【００４８】
（８）抵抗１６，１７，２１，２２を省略できるので、電源装置を構成する部品点数を減じることができる。
【００４９】
（９）ＤＡＣ５０の分圧比を外部から設定できるので、出力電圧を容易に偏光することができる。
【００５０】
尚、本発明は、上記第１から第３の実施形態に限定されるものではなく、種々の変形が可能である。その変形例としてしは、例えば次のようなものがある。
【００５１】
（ａ）第１〜第３の実施形態では、スイッチング電源装置を示したが、本発明は、スイッチング電源以外の種々の電源装置に適用可能である。
（ｂ）出力電圧の負帰還経路を持たない電源装置であってもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態に係る電源装置を示す構成図である。
【図２】本発明の第２の実施形態に係る電源装置を示す構成図である。
【図３】本発明の第３の実施形態に係る電源装置を示す構成図である。
【符号の説明】
【００５３】
１１，１２，３１        ＮＭＯＳ
１３                    インダクタ
１５，２４，３６        キャパシタ
１４                    ショットキーダイオード
１６，１７，２１，２２  抵抗
２５                    パルス幅制御回路
２６〜２８              スイッチ
２９                    選択制御回路
３０                    ＰＭＯＳ
３２                    差動増幅器
３３，３４              ドライバ
３８                    インバータ
４０，５０              ＤＡＣ
Ｌ                      負荷
Ｖｒｅｆ                基準電圧
【図１】
2006129646.tif 000003
【図２】
2006129646.tif 000004
【図３】
2006129646.tif 000005