(57)【要約】【課題】  小形で、スイッチングロスやスイッチングサージを低減できるパワーモジュールを得る。【解決手段】  本発明のパワーモジュールは、複数のパワー半導体素子と、この複数のパワー半導体素子を駆動するパワー回路22と、複数のパワー半導体素子を制御する複数の制御素子からなるドライブ回路21とを備え、ドライブ回路を構成する制御基板6にリードフレーム8を貼り合せたものである。また、リードフレームの形状は、パワー半導体素子の電極が当接する部分を凸状に加工してもよい。【選択図】    図１
2006303006.tif 000002
【特許請求の範囲】
【請求項１】
複数のパワー半導体素子と、この複数のパワー半導体素子を駆動するパワー回路と、前記複数のパワー半導体素子を制御する複数の制御素子からなるドライブ回路とを備えたパワーモジュールにおいて、
前記ドライブ回路を構成する制御基板にリードフレームを貼り合せたことを特徴とするパワーモジュール。
【請求項２】
前記リードフレームは、前記パワー半導体素子の電極が当接する部分を凸状に加工していることを特徴とする請求項１記載のパワーモジュール。
【請求項３】
前記制御基板は、基板を貫通する内部ビアホールを設け、ゲート駆動ＩＣと前記リードフレームとの間の電気的接続を最短に配置していることを特徴とする請求項１記載のパワーモジュール。
【請求項４】
前記制御基板を前記パワー基板の上方に配置し、前記ゲート駆動ＩＣと前記パワー半導体素子との間の電気的接続を最短距離になるよう三次元的に配置したことを特徴とする請求項３記載のパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータやサーボアンプなどに使用するパワーモジュールに関するものである。
【背景技術】
【０００２】
従来のパワーモジュールとして、金属ベース上にセラミック基板を介してパワー半導体素子が実装されているパワー基板と、ゲート駆動ＩＣが実装された制御基板が同一平面上に実装され、素子間の電気的な接続をワイヤボンディングで行っているものがある。
図５は、この従来のパワーモジュールを示す断面図である。図において、１はＩＧＢＴ、２はダイオード、３はセラミック基板、４は金属ベース、５はゲート駆動ＩＣ、６は制御基板、７はアルミワイヤである。なお、９は制御信号端子、１０はパワー入出力端子である。ドライブ回路２１は、セラミック基板３にＩＧＢＴ１、ダイオード２を配置し、パワー回路２２は制御基板６にゲート駆動ＩＣ５を配置し、金属ベース４にこれらが搭載された構成になっている。
また、ドライブ素子（ゲート駆動ＩＣ）を小型化するために機能を分割してＦＣとして重ねているものがある（例えば、特許文献１参照）。さらに、パワー半導体素子を実装している配線基板の主面から裏面にビアホールを設け電気的および熱的に接続し、放熱性を向上させているものもある（例えば、特許文献２参照）。さらに、また、スイッチング半導体素子のエミッタ電極が接続される基板の主面電極を複数本のビアホールを通じて内層配線に接続し、複数本のビアホールを通じて基板裏面の電極に電気的に接続し、スイッチング特性を向上させているものもある（例えば、特許文献３参照）。
このような従来のパワーモジュールは、制御基板およびパワー基板の配置を配線基板あるいはベース基板と同一平面に搭載するようになっており、電気的接続はワイヤボンディングあるいは配線基板上のパターンで接続するようになっている。
【特許文献１】特開２００２−２６２３７号公報（第４−５頁、図１）
【特許文献２】特開２００４−２９６６２７号公報（第３−４頁、図１０）
【特許文献３】特開２００４−３１９５５０号公報（第３−４頁、図９）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、従来のパワーモジュールでは、金属ベース上にセラミック基板を介してパワー半導体素子が実装されているパワー基板とゲート駆動ＩＣが実装された制御基板が同一平面上に実装されており、素子間の電気的な接続をワイヤボンディングで行っていたため、ボンディングループの形成に必要な空間を確保する必要があり小形化が困難であるという問題があった。また、ワイヤは電気的にインピーダンスが高く、パワー半導体素子のスイッチングサージやスイッチングロスが大きいという問題があった。
本発明はこのような問題を鑑みてなされたものであり、制御基板およびパワー基板を三次元的に最短に配置し、小形で、スイッチングロスやスイッチングサージを低減できるパワーモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記問題を解決するため、本発明は次のように構成したものである。
請求項１記載の発明は、複数のパワー半導体素子と、この複数のパワー半導体素子を駆動するパワー回路と、前記複数のパワー半導体素子を制御する複数の制御素子からなるドライブ回路とを備えたパワーモジュールにおいて、前記ドライブ回路を構成する制御基板にリードフレームを貼り合わせたものである。
請求項２に記載の発明は、前記リードフレームが、前記パワー半導体素子の電極が当接する部分を凸状に加工したものである。
請求項３に記載の発明は、前記制御基板は、基板を貫通する内部ビアホールを設け、ゲート駆動ＩＣと前記リードフレームとの間の電気的接続を最短に配置したものである。
請求項４に記載の発明は、前記制御基板を前記パワー基板の上方に配置し、前記ゲート駆動ＩＣと前記パワー半導体素子との間の電気的接続を最短距離になるよう三次元的に配置したものである。
【発明の効果】
【０００５】
請求項１に記載の発明によると、制御基板にリードフレームを貼り付けて接続するので、スイッチングロスやスイッチングサージを低減することができる。
請求項２に記載の発明によると、制御基板とパワー基板の基板間隔を自由に設計することができ、かつ小形化できる。
請求項３に記載の発明によると、制御基板内の主面から裏面への配線距離を最短にすることができ、ゲート駆動ＩＣとリードフレーム間のインピーダンスを減らすことができる。
請求項４に記載の発明によると、制御基板のゲート駆動ＩＣとパワー基板のパワー半導体素子間の配線を最短にすることができ、信号ラインのインピーダンスを減らすことができる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図面を用いて説明する。
【実施例１】
【０００７】
図１は、本発明の第１実施例を示すパワーモジュールの断面図である。図において、８はリードフレーム、１１はＭＰＵ、１２はビアホールである。その他の符号は従来と同じであるため省略する。
ドライブ回路２１は、制御基板６とゲート駆動ＩＣ５とＭＰＵ１１とリードフレーム８と制御信号端子９により形成されておりＰＷＭ制御を行う。パワー回路２２は、パワー半導体素子としてＩＧＢＴ１とダイオード２とセラミック基板３と金属ベース４とパワー入出力端子１０により形成されている。ドライブ回路２１とパワー回路２２の電気的接続は制御基板６のリードフレーム８で接続するようになっている。
本発明が従来例と異なる部分は、制御基板とパワー基板の電気的接続をリードフレームにより行なっている部分である。
【０００８】
ドライブ回路２１は、図１に示すように、ビアホール１２を備えた制御基板６の主面にＭＰＵ１１とゲート駆動ＩＣ５を実装しており、ＭＰＵ１１にて上位指令を受けてＰＷＭ信号へ変換しゲート駆動ＩＣ５へ出力するようになっている。ゲート駆動ＩＣ５はＰＷＭ信号を増幅した後にパワー半導体素子へ出力するようになっている。増幅されたＰＷＭ信号は制御基板６のビアホール１２を介して基板裏面のリードフレーム８を通ってパワー半導体素子に電気的に接続されており、ＰＷＭ信号によりパワー半導体素子がスイッチングを行うようになっている。
【０００９】
本実施のリードフレーム配線は、図２と図３に示すようにゲート配線８ａとソース配線８ｂで構成されている。図２は、リードフレーム配線を示す平面図、図３は、リードフレーム配線の接続を示す部分拡大断面図である。図において、１ａはＩＧＢＴのソース電極、１ｂはＩＧＢＴのゲート電極、２ａはダイオードのソース電極、８ａはリードフレームのゲート配線、８ｂはリードフレームのソース配線である。パワー入出力端子１０は、Ｐ端子１０ａ、Ｎ端子１０ｂ、Ｕ相端子１０ｃ、Ｖ相端子１０ｄ、Ｗ相端子１０ｅからなる。なお、１３はランド、１４ははんだである。
ゲート配線８ａは、ＩＧＢＴ１のゲート電極１ｂの電極幅に合わせてゲート電極側の配線幅が細くなるように、また制御基板６とＩＧＢＴ１の電極面のクリアランスを調整するためにＩＧＢＴ側に凸になるように加工されている。ソース配線８ｂは、ＩＧＢＴ１のソース電極１ｂとダイオード２のソース電極２ａとＰ端子１０ａを電気的に接続するように配線している。電極に接続する部分の配線幅は電極幅に合わせた幅で加工されておりＰ端子１０ａ側の配線幅は電極側よりも大きく加工されている。ソース電極２ａに接続する部分は制御基板６とソース電極２ａ面とのクリアランスを調整するためにソース電極２ａ側に凸になるように加工されている。リードフレーム８とゲート電極１ｂやソース電極とははんだ１４により接合するようになっている。同様にＮ端子１０ｂ、Ｕ相端子１０ｃ、Ｖ相端子１０ｄ、Ｗ相端子１０ｅのリードフレーム配線はＰ端子１０ａのリードフレーム配線と同じ形状に加工されており、それぞれＩＧＢＴ１とダイオード２を電気的に接続している。また、ＩＧＢＴ１とダイオード２のチップ高さが異なる場合はリードフレーム配線の電極と接合する凸部分の高さを変えることにより対応することが可能である。
【００１０】
この第一実施形態によれば、制御基板とパワー基板の電気的な接続を制御基板に貼り付けたリードフレームで接続するようにしており、リードフレームのパワー半導体素子の電極に接合する部分を凸状に加工している。また、制御基板内の主面から裏面への配線を制御基板を貫通するビアホールで接続している。また、制御基板をパワー基板の上面に三次元的に配置している。このため、制御基板とパワー基板の基板間隔を自由に設計することができ、ゲート駆動ＩＣとパワー半導体素子間の配線距離を三次元的に最短にすることができ、ゲート駆動ＩＣとリードフレーム間のインピーダンスを減らすことができる。このため、パワーモジュールを三次元的に小型化できるとともに、パワー半導体素子のスイッチングサージやスイッチングロスを低減できるなどスイッチング特性を向上させることができる。また、リードフレームの幅を大きくできるため、パワー半導体素子の電極面からリードフレームを介して熱伝導性を向上させることができるため、パワー半導体素子の温度上昇を低減することができる。
【実施例２】
【００１１】
図４は、本発明の第２実施例を示すパワーモジュールの断面図である。図４において、制御基板６とＭＰＵ１１とリードフレーム８と制御信号端子９とセラミックコンデンサ１５によりドライブ回路２１を形成する。ゲート駆動ＩＣ５とＩＧＢＴ１とダイオード２とセラミック基板３と金属ベース４とパワー入出力端子１０によりパワー回路２２を形成する。ドライブ回路２１とパワー回路２２の電気的接続は制御基板６のリードフレーム８で接続するようになっている。
【００１２】
ここで、上位指令からＰＷＭ信号変換を行いパワー半導体をスイッチングする方法については第一の実施例と同じであるため説明を省略する。図４において制御基板６の主面にはセラミックコンデンサ１５とＭＰＵ１１のみが実装されており、ゲート駆動ＩＣ５がパワー回路２２のセラミック基板３に実装されていることが特徴である。
【００１３】
ゲート駆動ＩＣ５をセラミック基板３に実装したことにより、制御基板６にはＭＰＵ１１から出力される低電圧のＰＷＭ制御信号が伝送されるようになっている。リードフレーム配線はゲート駆動ＩＣ５の電極部分が接続できるような形状に加工されており、ゲート駆動ＩＣ５で増幅されたＰＷＭ信号出力はリードフレームのみで伝送されるようになっている。
【００１４】
この第２実施形態によれば、パワー基板にゲート駆動ＩＣを実装するようになっており、ゲート駆動ＩＣで増幅されたＰＷＭ信号出力はリードフレームのみで伝送されるようになっている。このため、スイッチング特性に影響を与えるゲート駆動ＩＣとパワー半導体素子の間のインピーダンスを減らすことができる。このため、パワー半導体素子のスイッチングサージやスイッチングロスをより低減できる。また、比較的発熱が大きなゲート駆動ＩＣの熱をセラミック基板とリードフレームの両面から熱伝導させることができるため、パワーモジュール全体の温度上昇を低減することができる。
【産業上の利用可能性】
【００１５】
リードフレームを基板に貼り付け電極との接続部分を凸状に加工しているため、電極部分に弾性があり、モータとアンプを一体化する場合のアンプの主回路電極としても適用できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施例を示すパワーモジュールの断面図
【図２】図１のリードフレーム配線を示す平面図
【図３】図１のリードフレーム配線の接続を示す部分拡大断面図
【図４】本発明の第２実施例を示すパワーモジュールの断面図
【図５】従来のパワーモジュールを示す断面図
【符号の説明】
【００１７】
１  ＩＧＢＴ
１ａ  ＩＧＢＴのソース電極
１ｂ  ＩＧＢＴのゲート電極
２  ダイオード
２ａ  ダイオードのソース電極
３  セラミック基板
４  金属ベース
５  ゲート駆動ＩＣ
６  制御基板
７  アルミワイヤ
８  リードフレーム
８ａ  リードフレームのゲート配線
８ｂ  リードフレームのソース配線
９  制御信号端子
１０  パワー入出力端子
１０ａ  Ｐ端子
１０ｂ  Ｎ端子
１０ｃ  Ｕ相端子
１０ｄ  Ｖ相端子
１０ｅ  Ｗ相端子
１１  ＭＰＵ
１２  ビアホール
１３  ランド
１４  はんだ
１５  セラミックコンデンサ
２１  ドライブ回路
２２  パワー回路
【図１】
2006303006.tif 000003
【図２】
2006303006.tif 000004
【図３】
2006303006.tif 000005
【図４】
2006303006.tif 000006
【図５】
2006303006.tif 000007