(57)【要約】【課題】  Ｄ／Ａコンバータが高ビット化しても、試験の所要時間を短縮することができるＤ／Ａコンバータの試験装置およびその試験方法を提供する。【解決手段】  Ｂｃｈのスイッチ群Ｂ１４のスイッチＳｉＢを（ｉ：整数）、Ａｃｈのスイッチ群Ａ１３の中のスイッチＳ（ｉ−１）ＡまたはＳ（ｉ＋１）Ａのいずれか一つと共にオンし、そのときの各ｃｈの出力電圧の大小関係をコンパレータ１９によって測定し、その結果から該スイッチの良否を判定する。スイッチ群Ａ１３のスイッチＳｉＡも同様に、スイッチ群Ｂ１４の中のスイッチＳ（ｉ−１）ＢまたはＳ（ｉ＋１）Ｂのいずれか一つと共にオンし、上記の測定の結果から該スイッチの良否を判定する。これらの試験を繰り返し行い、スイッチの試験のみによって、試験時間の短縮を図りつつ、Ｄ／Ａコンバータ１０の試験を行う。【選択図】        図１
2006279132.tif 000002
【特許請求の範囲】
【請求項１】
複数の直列接続抵抗からなるストリングと、第１Ａ〜ｎＡスイッチと第１Ｂ〜ｎＢスイッチ（ｎ：整数、ｎ≧３）との二系統から構成され、前記ストリングの各抵抗の接続点の電圧をディジタル入力値に応じてオン／オフ制御して選択し出力するスイッチ群とから構成されるＤ／Ａコンバータの試験装置であって、
前記スイッチ群の第（ｎ−１）Ｂスイッチと第（ｎ−２）Ａスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ｂスイッチと第ｎＡスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ｂスイッチの良否判定を行う第Ｂスイッチ群検査手段と、
前記スイッチ群の第（ｎ−１）Ａスイッチと第（ｎ−２）Ｂスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ａスイッチと第ｎＢスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ａスイッチの良否判定を行う第Ａスイッチ群検査手段と、
を備えることを特徴とするＤ／Ａコンバータの試験装置。
【請求項２】
前記スイッチ群の内の第１Ａスイッチ、第１Ｂスイッチ、第ｎＡスイッチ、第ｎＢスイッチについては、その内の１つのスイッチのみをオンして出力電圧を測定し、前記出力電圧が規定範囲内であるかを判定することを特徴とする請求項１に記載のＤ／Ａコンバータの試験装置。
【請求項３】
複数の直列接続抵抗からなるストリングと、第１Ａ〜ｎＡスイッチと第１Ｂ〜ｎＢスイッチ（ｎ：整数、ｎ≧３）との二系統から構成され、前記ストリングの各抵抗の接続点の電圧をディジタル入力値に応じてオン／オフ制御して選択し出力するスイッチ群とから構成されるＤ／Ａコンバータの試験方法であって、
前記スイッチ群の第（ｎ−１）Ｂスイッチと第（ｎ−２）Ａスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ｂスイッチと第ｎＡスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ｂスイッチの良否判定を行うステップと、
前記スイッチ群の第（ｎ−１）Ａスイッチと第（ｎ−２）Ｂスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ａスイッチと第ｎＢスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ａスイッチの良否判定を行うステップと、
を実行することを特徴とするＤ／Ａコンバータの試験方法。
【請求項４】
前記スイッチ群の内の第１Ａスイッチ、第１Ｂスイッチ、第ｎＡスイッチ、第ｎＢスイッチについては、その内の１つのスイッチのみをオンして出力電圧を測定し、前記出力電圧が規定範囲内であるかを判定することを特徴とする請求項３に記載のＤ／Ａコンバータの試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ／Ａ（Digital／Analog）コンバータの試験装置およびその試験方法に関する。
【背景技術】
【０００２】
従来、Ｄ／Ａコンバータを試験するには、Ｄ／Ａコンバータの出力に高精度の直流電圧計を接続して出力電圧を測定し、各出力電圧が規定通り出ていることをアナログ的に確認していた。この測定は、出力電圧をアナログ的に測定するため、通常のディジタルＩＣの試験（例えば、ファンクションテスト）に比して長時間（一回の測定につき、数μｓｅｃ）を要する。例えば、８ビットのＤ／Ａコンバータについて上述した試験を行うためには、数百μｓｅｃ（＝２８（＝２５６）諧調  ×  数μｓｅｃ）という時間を要する。
【０００３】
ところで、Ｄ／Ａコンバータは、近年、８ビットから高ビット化（例、１６ビット、２４ビット）しており、例えば２４ビットのＤ／Ａコンバータについて、上述した試験を行うには、２２４（＝１６７７７２１６）諧調に対して出力電圧を測定しなくてはならず、測定時間として、約１７ｓｅｃ（＝１６７７７２１６諧調  ×  数μｓｅｃ）という時間を要し、現実的には、上述した試験を行うことはできないという問題があった。
【０００４】
尚、特許文献１には、上述した試験時間の短縮を行えるものとして、試験用回路用に、小容量のコンデンサ（例えば、５〜１０ｐＦ）と複数の切換回路を備えて、各ステップにおける出力電圧を保持させるようにコンデンサを接続変更し、次のステップで、そのときの出力電圧とコンデンサの電圧とを比較するように接続し、その大小関係からアナログスイッチの動作の良否を確認するＤ／Ａ変換器及びその試験方法が記載されている。
しかしながら、該公報に係る発明は、上述したＤ／Ａコンバータにおいては、各ステップでの出力電圧をコンデンサで保持し、その次のステップでの出力電圧と比較するので、コンデンサを適宜接続変更する必要があり、内臓された試験用回路中において、切換回路を使用しなくてはならず、試験用回路が複雑化し、且つ、試験の際に切換回路の制御ロジックが必要になり、そこに試験時間を要するという問題があった。また、試験用回路素子として半導体基板上に作成するコンデンサを用いるので、出力電圧の確実な保持動作のために、寄生容量を加味しての充電時間の確保を必要とし、さらに試験時間を要するという問題もあり、前述した問題を解決することができない。
【０００５】
また、特許文献２には、入力される二つのディジタル値の間隔を許容誤差以上離れた値とすることにより、良品判定を確実に行うことができるディジタル／アナログ変換器の試験方法が記載されている。
【０００６】
また、特許文献３には、内部回路の試験を行う場合、複数のアナログ信号源（電流源）を個々に活性化することにより、高分解能を持つ測定器を用いることなく、出力電圧を測定することができるＤ／ＡコンバータおよびＤ／Ａコンバータの試験方法が記載されている。
【０００７】
また、特許文献４には、内部回路の試験を行う場合、試験用のアナログ信号源（電流源）を特定のビットに連動させ、隣接する二つのアナログ出力値の測定結果から各アナログ出力値間の誤差を判定し、各ビット間のデータの比が適正に取れているかを確認することにより良品判定を行うＤ／Ａコンバータが記載されている。
しかしながら、特許文献２〜４に係る発明は、いずれも、試験の所要時間の短縮を意図したものではないため、前述した問題を解決することができない。
【特許文献１】特開平９−６４７３７号公報
【特許文献２】特許第２７０５５９６号公報
【特許文献３】特許第３１５５４０８号公報
【特許文献４】特開２００１−１６０７５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記事情を考慮してなされたもので、その目的は、Ｄ／Ａコンバータが高ビット化しても、試験の所要時間を短縮することができるＤ／Ａコンバータの試験装置およびその試験方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、この発明では、以下の手段を提案している。
請求項１に係る発明は、複数の直列接続抵抗からなるストリングと、第１Ａ〜ｎＡスイッチと第１Ｂ〜ｎＢスイッチ（ｎ：整数、ｎ≧３）との二系統から構成され、前記ストリングの各抵抗の接続点の電圧をディジタル入力値に応じてオン／オフ制御して選択し出力するスイッチ群とから構成されるＤ／Ａコンバータの試験装置であって、前記スイッチ群の第（ｎ−１）Ｂスイッチと第（ｎ−２）Ａスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ｂスイッチと第ｎＡスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ｂスイッチの良否判定を行う第Ｂスイッチ群検査手段と、前記スイッチ群の第（ｎ−１）Ａスイッチと第（ｎ−２）Ｂスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ａスイッチと第ｎＢスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ａスイッチの良否判定を行う第Ａスイッチ群検査手段とを備えることを特徴とする。
この発明によれば、２≦ｉ≦（ｎ−１）（ｉ：整数）において、第ｉＢスイッチと、第（ｉ−１）Ａスイッチ、第（ｉ＋１）Ａスイッチとをオンにした時の、二系統のスイッチ群の出力電圧の比較の結果により、出力電圧の絶対値を精度よく測定することなく、ディジタル的な試験（ファンクションテスト）によって、第ｉＢスイッチの良否判定を行うことが可能となる。また、第ｉＡスイッチと、第（ｉ−１）Ｂスイッチ、第（ｉ＋１）Ｂスイッチとをオンにした時の、二系統のスイッチ群の出力電圧の比較の結果により、出力電圧の絶対値を精度よく測定することなく、ファンクションテストによって、第ｉＡスイッチの良否判定を行うことが可能となる。
【００１０】
請求項２に係る発明は、請求項１に記載のＤ／Ａコンバータの試験装置であって、前記スイッチ群の内の第１Ａスイッチ、第１Ｂスイッチ、第ｎＡスイッチ、第ｎＢスイッチについては、その内の１つのスイッチのみをオンして出力電圧を測定し、前記出力電圧が規定範囲内であるかを判定することを特徴とする。
この発明によれば、第１Ａスイッチ、第１Ｂスイッチ、第ｎＡスイッチ、第ｎＢスイッチについて、良否判定を行うことが可能となる。
【００１１】
請求項３に係る発明は、複数の直列接続抵抗からなるストリングと、第１Ａ〜ｎＡスイッチと第１Ｂ〜ｎＢスイッチ（ｎ：整数、ｎ≧３）との二系統から構成され、前記ストリングの各抵抗の接続点の電圧をディジタル入力値に応じてオン／オフ制御して選択し出力するスイッチ群とから構成されるＤ／Ａコンバータの試験方法であって、前記スイッチ群の第（ｎ−１）Ｂスイッチと第（ｎ−２）Ａスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ｂスイッチと第ｎＡスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ｂスイッチの良否判定を行うステップと、前記スイッチ群の第（ｎ−１）Ａスイッチと第（ｎ−２）Ｂスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ａスイッチと第ｎＢスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ａスイッチの良否判定を行うステップとを実行することを特徴とする。
この発明によれば、２≦ｉ≦（ｎ−１）（ｉ：整数）において、第ｉＢスイッチと、第（ｉ−１）Ａスイッチ、第（ｉ＋１）Ａスイッチとをオンにした時の、二系統のスイッチ群の出力電圧の比較の結果により、出力電圧の絶対値を精度よく測定することなく、ファンクションテストによって、第ｉＢスイッチの良否判定を行うことが可能となる。また、第ｉＡスイッチと、第（ｉ−１）Ｂスイッチ、第（ｉ＋１）Ｂスイッチとをオンにした時の、二系統のスイッチ群の出力電圧の比較の結果により、出力電圧の絶対値を精度よく測定することなく、ファンクションテストによって、第ｉＡスイッチの良否判定を行うことが可能となる。
【００１２】
請求項４に係る発明は、請求項３に記載のＤ／Ａコンバータの試験方法であって、前記スイッチ群の内の第１Ａスイッチ、第１Ｂスイッチ、第ｎＡスイッチ、第ｎＢスイッチについては、その内の１つのスイッチのみをオンして出力電圧を測定し、前記出力電圧が規定範囲内であるかを判定することを特徴とする。
この発明によれば、第１Ａスイッチ、第１Ｂスイッチ、第ｎＡスイッチ、第ｎＢスイッチについて、良否判定を行うことが可能となる。
【発明の効果】
【００１３】
本発明によれば、二系統のＤ／Ａコンバータから、異なるディジタル入力値に対応するアナログ出力電圧を出力し、両者をディジタル的に比較し、スイッチ群の良否を確認することにより、従来のＤ／Ａコンバータの試験装置および試験方法のように、各ディジタル入力値に対して、各出力電圧が規定通り出ていることをアナログ的に確認するのに比して、短時間に、Ｄ／Ａコンバータの良否を確認することができる効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照し、この発明の実施の形態について説明する。図１に示すように、本発明の一実施形態に係るＤ／Ａコンバータ試験装置１は、Ｄ／Ａコンバータ１０に接続され、Ｄ／Ａコンバータ１０の試験を行う。
【００１５】
Ｄ／Ａコンバータ試験装置１の出力端は、Ｄ／Ａコンバータ１０の入力端であるディジタル入力Ａｃｈおよびディジタル入力Ｂｃｈに接続され、試験のためのディジタル入力値をＤ／Ａコンバータ１０に出力する。Ｄ／Ａコンバータ試験装置１の入力端は、Ｄ／Ａコンバータ１０の出力端であるアナログ出力Ａ、アナログ出力ＢおよびＶｔｅｓｔに接続され、上述したようにＤ／Ａコンバータ１０において入力されたディジタル入力値にそれぞれ応じたアナログ出力電圧および、両者の差の電圧がＤ／Ａコンバータ試験装置１へ出力される。
【００１６】
Ｄ／Ａコンバータ１０は、基準電圧源１１と、直列抵抗ストリング１２と、Ａｃｈ用のスイッチ群Ａ１３と、Ｂｃｈ用のスイッチ群Ｂ１４と、Ａｃｈ用のデコーダＡ１５と、Ｂｃｈ用のデコーダＢ１６と、Ａｃｈ用のバッファＡ１７と、Ｂｃｈ用のバッファＢ１８と、試験用のコンパレータ１９（第Ａスイッチ群検査手段）（第Ｂスイッチ群検査手段）と、アッテネータ（ＡＴＴ）２０と、と、加算器２１と、切換器２２、２３とから構成される。
【００１７】
抵抗ストリング１２は、基準電圧を分圧するための抵抗Ｒ０〜Ｒｎが直列接続され、その一端および他端にそれぞれ、基準電圧源１１で生成された基準電位Ｖ１およびＶ２が供給される。ここで、ｎ＝２ｍ（ｍ：Ｄ／Ａコンバータのビット数）である。このとき、Ｖ１＞Ｖ２であるとする。
【００１８】
尚、上述したＤ／Ａコンバータ１０は、後述するように、一つの直列抵抗ストリング１２の各抵抗の接続点に、二つのスイッチ群Ａ１３およびスイッチ群Ｂ１４が、それぞれ対応して接続されている。通常のＤ／Ａコンバータは、図２に示すように、直列抵抗ストリング１２の各抵抗の接続点にスイッチ群Ａ１３がそれぞれ接続される構成となる。そのため、図１に示すＤ／Ａコンバータ１０においては、直列抵抗ストリング１２にスイッチ群Ａ１３およびスイッチ群Ｂ１４がそれぞれ接続されることにより、二系統のＤ／Ａコンバータが構成されることとなり、各々のＤ／ＡコンバータをＡ，Ｂｃｈとする。尚、スイッチ群Ａ１３の第ｉＡスイッチ（ｉ：整数）をスイッチＳｉＡ、スイッチ群Ｂ１４の第ｉＢスイッチをスイッチＳｉＢとする。
【００１９】
先ず、Ａｃｈについて説明する。スイッチ群Ａ１３はスイッチＳ１Ａ〜ＳｎＡの一端がそれぞれ抵抗Ｒ０と抵抗Ｒ１との接続点、・・・、Ｒｎ−１とＲｎとの接続点に接続され、スイッチＳ１Ａ〜ＳｎＡの他端が共通に接続されて、Ａｃｈの出力端となる。デコーダＡ１５に供給されるＡｃｈのディジタル入力値に応じて、スイッチＳ１Ａ〜ＳｎＡのうちの１つであるスイッチＳｉＡが選択的にオンになり、それにより、上述したスイッチ群Ａ１３の出力端にデコーダＡ１５のディジタル入力値に対するアナログ出力電圧が発生し、以下、これをアナログ出力電圧ＶｏｕｔＡとする。
【００２０】
また、Ｂｃｈについても、スイッチ群Ｂ１４はスイッチＳ１Ｂ〜ＳｎＢの一端が同様にそれぞれ抵抗Ｒ０と抵抗Ｒ１との接続点、・・・、Ｒｎ−１とＲｎとの接続点に接続され、他端は共通に接続されて、Ｂｃｈの出力端となり、同様に、デコーダＢ１６に供給されるＢｃｈのディジタル入力値に応じて、スイッチＳ１Ｂ〜ＳｎＢのうちの１つであるスイッチＳｉＢが選択的にオンになり、上述したスイッチ群Ｂ１４の出力端にデコーダＢ１６のディジタル入力値に対するアナログ出力電圧が発生し、以下、これをアナログ出力電圧ＶｏｕｔＢとする。以上のように、Ａ，Ｂｃｈ毎に異なるディジタル入力値に対してＤ／Ａ変換が同時に行われることになる。
【００２１】
スイッチ群Ａ１３とスイッチ群Ｂ１４の出力端に、演算増幅器で構成されるコンパレータ１９が接続される。コンパレータ１９は、試験動作時のみ動作し、アナログ出力電圧ＶｏｕｔＡとＶｏｕｔＢとを比較して、その結果に応じた電圧をＤ／Ａコンバータ試験装置１に出力する。以下、これを出力電圧Ｖｔｅｓｔとする。
【００２２】
また、スイッチ群Ａ１３とスイッチ群Ｂ１４の出力端には、それぞれ、演算増幅器によって構成されるバッファＡ１７、同様のバッファＢ１８の入力端も接続される。バッファＡ１７の出力端は加算器２１の一方の入力端に接続される。バッファＢ１８の出力端はアッテネータ２０の入力端および切換器２３の一方の端に接続される。アッテネータ２０の出力端および切換器２３の他方の端は切換器２２の一方の端およびＤ／Ａコンバータ１０のアナログ出力端Ｂに接続される。切換器２２の他方の端は、加算器２１の他方の入力端に接続される。加算器２１の出力端はＤ／Ａコンバータ１０のアナログ出力端Ａに接続される。
【００２３】
アッテネータ２０は、入力した電圧を予め定められた減衰量だけ減衰させて出力する。加算器２１は二つの入力端において入力した電圧の和の電圧を出力端から出力する。切換器２２、２３は、後述するように、Ｄ／Ａコンバータ１０のビット数、動作モードの切換を行うために使用される。
【００２４】
次に、本実施形態における、Ｄ／Ａコンバータ１０の動作の概略を説明する。
ここで、ｎ＝８とし、切換器２２が閉路し、切換器２３が開路しているものとする。
【００２５】
先ず、前述したＡｃｈについて説明する。デコーダＡ１５に供給されたＡｃｈのディジタル入力値に応じて、アナログ出力電圧ＶｏｕｔＡがバッファＡ１７を介して、加算器２１に出力される。
【００２６】
一方、Ｂｃｈについては、デコーダＢ１６に供給されたＢｃｈのディジタル入力値に応じて、アナログ出力電圧ＶｏｕｔＢがバッファＢ１８を介して、アッテネータ２０に出力される。アッテネータ２０はアナログ出力電圧ＶｏｕｔＢを予め定められた減衰量だけ減衰させて、閉路された切換器２２を介して、加算器２１に出力する。加算器２１は上述した二つの信号を入力し、加算して、Ｄ／Ａコンバータ１０のアナログ出力端Ａに出力する。
【００２７】
このとき、アッテネータ２０の減衰量を１／２８（＝１／２５６）と設定することにより、例えば、Ａｃｈのディジタル入力値と、Ｂｃｈのディジタル入力値とが等しい場合、アナログ出力電圧ＶｏｕｔＢがアナログ出力電圧ＶｏｕｔＡの１／２５６の電圧値を示すことになる。換言すると、Ｂｃｈのディジタル入力値の重み付けが、Ａｃｈのディジタル入力値の重み付けに比して、１／２５６（＝１／２８）されることになる。これにより、Ｄ／Ａコンバータ１０からは、Ａｃｈのディジタル入力値を上位８ビット、Ｂｃｈのディジタル入力値を下位８ビットとする、１６ビットのディジタル入力値に対するアナログ出力電圧がアナログ出力電圧ＶｏｕｔＡから出力されることになる。つまり、Ｄ／Ａコンバータ１０は、１６ビットのＤ／Ａコンバータとして機能することになる。以上のように、Ｄ／Ａコンバータ１０は、通常の動作時においては、切換器２２を閉路し、切換器２３を開路することにより、１６ビットのＤ／Ａコンバータとして機能する。以下、このような動作モードを「１６ビットモード」という。
【００２８】
また、切換器２２を開路し、切換器２３を閉路することにより、以下に示すように、二系統の８ビットのＤ／Ａコンバータとして機能する。
【００２９】
すなわち、デコーダＡ１５に供給されたＡｃｈのディジタル入力値に応じて、アナログ出力電圧ＶｏｕｔＡがバッファＡ１７、加算器２１を介してＤ／Ａコンバータ１０のアナログ出力端Ａに出力される。このとき、切換器２２が開路されているため、加算器２１には、バッファＡ１７からのみ電圧が供給され、加算器２１の入出力間において、電圧の変化は生じない。よって、バッファＡ１７に入力されたアナログ出力電圧ＶｏｕｔＡは、そのまま、Ｄ／Ａコンバータ１０のアナログ出力端Ａに出力される。
【００３０】
また、デコーダＢ１６に供給されたＢｃｈのディジタル入力値に応じて、アナログ出力電圧ＶｏｕｔＢがバッファＢ１７、切換器２３を介してＤ／Ａコンバータ１０のアナログ出力端Ｂに出力される。このとき、切換器２３が閉路されているため、アッテネータ２０の入出力間が短絡され、アッテネータ２０による電圧の減衰は受けず、切換器２３の二つの端子間において、電圧の変化は生じない。よって、バッファＢ１８に入力されたアナログ出力電圧ＶｏｕｔＢは、そのまま、Ｄ／Ａコンバータ１０のアナログ出力端Ｂに出力される。
【００３１】
以上のように、切換器２２を開路し、切換器２３を閉路することにより、Ａｃｈ、Ｂｃｈのディジタル入力値に応じて、アナログ出力電圧ＶｏｕｔＡ、ＶｏｕｔＢがそれぞれ、アナログ出力端Ａ、Ｂに出力される。つまり、Ｄ／Ａコンバータ１０は、二系統の８ビットのＤ／Ａコンバータとして機能する。以下、このような動作モードを「８ビット二系統モード」という。
【００３２】
上述したように、Ｄ／Ａコンバータ１０は、切換器２２、２３の切換により、二つの動作モード（１６ビットモード、８ビット二系統モード）の内のいずれかにて動作する。
【００３３】
次に、図１、３を参照し、Ｄ／Ａコンバータ試験装置１におけるＤ／Ａコンバータ１０の試験動作を説明する。
先ず、Ｄ／Ａコンバータ試験装置１およびＤ／Ａコンバータ１０に電源が投入されると、Ｄ／Ａコンバータ１０の動作モードを１６ビットモードとし、スイッチＳ１ＡとスイッチＳｎＡ、並びに、スイッチＳ１ＢとスイッチＳｎＢについて上述の従来法によって試験が行われる。すなわち、スイッチＳ１Ａのみオンにされ、そのときのアナログ出力電圧ＶｏｕｔＡが規定範囲内にあれば、スイッチＳ１Ａのパスは正常であると判定される。次に、スイッチＳｎＡのみオンにされ、そのときのアナログ出力電圧ＶｏｕｔＡが規定範囲内にあれば、スイッチＳｎＡのパスは正常であると判定される。次に、スイッチＳ１Ｂ、スイッチＳｎＢのみをそれぞれオンにした時のアナログ出力電圧ＶｏｕｔＢを測定し、それらが規定範囲内にあれば、上述したスイッチのパスは正常であると判定される。（ステップＳｐ１）
【００３４】
次に、Ｄ／Ａコンバータ試験装置１は、Ｄ／Ａコンバータ１０の動作を、上述した通常動作（１６ビットモード）から、８ビット二系統モードに移行させ、以下はステップＳｐ２〜Ｓｐ１１からなる試験動作をする。すなわち、Ｄ／Ａコンバータ試験装置１がＤ／Ａコンバータ１０の動作モードが８ビット二系統モードへ移行させ、ｉ＝２にされる(ステップＳｐ２)。ここで、良否判定されるスイッチの系統をＸｃｈとし、Ｘ系統のスイッチを良否判定するために操作されるもう一方のスイッチの系統をＹｃｈとする。先ず、上述したＢｃｈのスイッチを良否判定する。すなわち、ＢｃｈがＸｃｈに、ＡｃｈがＹｃｈに相当するようになる（ステップＳｐ３）。次に、スイッチＳｉＢとスイッチＳ（ｉ−１）Ａをオンにし（ステップＳｐ４）、そのときのアナログ出力電圧ＶｏｕｔＢとＶｏｕｔＡとの大小関係をコンパレータ１９の出力によって判定する（ステップＳｐ５）。スイッチＳｉＢおよびスイッチＳ（ｉ−１）Ａのパスが正常であれば、出力電圧ＶｏｕｔＡ＞出力電圧ＶｏｕｔＢであるので、コンパレータ１９の出力電圧Ｖｔｅｓｔは高レベルになる。もし、コンパレータ１９の出力電圧Ｖｔｅｓｔが低レベルの時は、スイッチＳｉＢまたはスイッチＳ（ｉ−１）Ａのパスに異常があると判定され、試験動作が中止される。
【００３５】
一方、出力電圧Ｖｔｅｓｔが高レベルの時は、スイッチＳｉＢとスイッチＳ(ｉ＋１)Ａをオンにして（ステップＳｐ６）、同様に、そのときのアナログ出力電圧ＶｏｕｔＢとＶｏｕｔＡの大小関係を、コンパレータ１９で判定する（ステップＳｐ７）。スイッチＳｉＢおよびスイッチＳ（ｉ＋１）Ａのパスが正常であれば、出力電圧ＶｏｕｔＡ＜出力電圧ＶｏｕｔＢであるので、コンパレータ１９の出力電圧Ｖｔｅｓｔは低レベルになる。もし、コンパレータ１９の出力電圧Ｖｔｅｓｔが高レベルの時は、スイッチＳｉＢまたはスイッチＳ（ｉ＋１）Ａのパスに異常があると判定され、試験動作を中止する。一方、出力電圧Ｖｔｅｓｔが低レベルの時は、上述の結果と併せて、スイッチＳｉＢのパスは正常と判定される（ステップＳｐ７）。このように、スイッチＳｉＢの良否は、スイッチＳｉＢとスイッチＳ（ｉ−１）Ａ、スイッチＳ（ｉ＋１）Ａのそれぞれを共にオンしたときの各ｃｈの出力電圧の大小関係から判定される。
【００３６】
次に、Ａｃｈのスイッチの良否判定を行う。すなわち、ステップＳｐ３より、Ｂｃｈのスイッチの良否判定を行う設定になっているので（ＢｃｈがＸｃｈに、ＡｃｈがＹｃｈに相当する）、ステップＳｐ８での判定は「Ｎｏ」となり、次にＡｃｈのスイッチの良否判定を行う設定に変更され（ステップＳｐ９）、ステップＳｐ４へ戻る。以降は、ＡｃｈがＸｃｈに、ＢｃｈがＹｃｈに相当するような設定となり、ステップＳｐ４〜Ｓｐ７の処理を行い、Ａｃｈのスイッチの良否判定を行う。例えば、スイッチＳｉＡの良否は、スイッチＳｉＡとＳ（ｉ−１）Ｂ、Ｓ（ｉ＋１）Ｂのそれぞれを共にオンしたときの各ｃｈの出力電圧の大小関係から判定される。ステップＳｐ９で、Ａｃｈのスイッチの良否判定を行う設定に変更されており、ＡｃｈがＸｃｈに、ＢｃｈがＹｃｈに相当するので、ステップＳｐ８で、「ＹＥＳ」と判定され、ステップＳｐ１０へ進む。
【００３７】
そして、ステップＳｐ１０でｉがインクリメントされ、ｉ≠ｎであれば、ステップＳｐ３へ戻り、ｉ＝ｎであれば処理が終了する（ステップＳｐ１１）。
【００３８】
以上のように、本実施形態によれば、Ｄ／Ａコンバータ試験装置１によって、二系統のＤ／Ａコンバータから構成されるＤ／Ａコンバータ１０において、それぞれのＤ／Ａコンバータから、異なるディジタル入力値に対応するアナログ出力電圧を出力し、両者を比較することにより、スイッチ群Ａ１３およびスイッチ群Ｂ１４の良否を確認することが可能になる。そのため、従来のＤ／Ａコンバータのように、各ディジタル入力値に対して、各出力電圧が規定通り出ていることをアナログ的に確認するのに比して、電圧の比較結果によって、短時間に、Ｄ／Ａコンバータ１０の良否を確認することができる。
【００３９】
具体的に、電圧をアナログ的に測定する際には、浮遊容量等による測定電圧の安定化時間を見込まなくてはならず、一回の測定につき、数μｓｅｃを要する。これに対して、二つの電圧の差を比較する場合、上述した電圧の安定時間を見込む必要がなくなる。これにより、一回の測定の所要時間が数百ｎｓｅｃとなり、測定時間が約１／１０になるので、本発明は有効である。
【００４０】
また、上述したように、電圧のアナログ的な測定を行わないので、テスタ等の配線抵抗の影響を受け難くなり、アナログテスタより安価なディジタルテスタを使用して測定を行うことができる。また、高価なアナログスイッチを使用することなく、測定回路を構成することができる。
【００４１】
また、経験上、Ｄ／Ａコンバータ１０のアナログ出力電圧が規定範囲外となるのは抵抗値の精度不良よりも抵抗ストリング１２とスイッチ群Ａ１３、スイッチ群Ｂ１４とによって構成されるパスが故障である場合が殆どであるので、該パスの良否を判定することにより、Ｄ／Ａコンバータ１０の良否判定を行う本発明は有効である。
【００４２】
また、本実施形態におけるＤ／Ａコンバータ１０は、従来におけるＤ／Ａコンバータに比して、試験回路用の素子として、コンパレータ１９が追加されているのみであり、構成を複雑化させることなく、試験を行うことができる。
【００４３】
尚、例えば、ディジタル値を入力してそれに対応するアナログ値を得るようになっているオーディオ用アンプのＤ／Ａコンバータがある。これは、二系統のＤ／Ａコンバータと同一の構成となる。これは、二系統のＤ／Ａコンバータから構成されるため、本発明に係る技術を適用することができる。このとき、Ｌ（左）ｃｈ出力とＲ（右）ｃｈ出力とにコンパレータの入力端をそれぞれ、接続する。
【００４４】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲での設計変更も含まれる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態におけるＤ／Ａコンバータ試験装置１の構成を示すブロック図である。
【図２】一般的なＤ／Ａコンバータの構成を示す回路図である。
【図３】同実施形態におけるＤ／Ａコンバータ１０の試験の動作を説明するためのフローチャートである。
【符号の説明】
【００４６】
１・・・Ｄ／Ａ（Digital／Analog）コンバータ試験装置、１０・・・Ｄ／Ａコンバータ、１１・・・基準電圧源、１２・・・直列抵抗ストリング、１３・・・スイッチ群Ａ、１４・・・スイッチ群Ｂ、１５・・・デコーダＡ、１６・・・デコーダＢ、１７・・・バッファＡ、１８・・・バッファＢ、１９・・・コンパレータ（第Ａスイッチ群検査手段）（第Ｂスイッチ群検査手段）、２０・・・アッテネータ（ＡＴＴ）、２１・・・加算器、２２、２３・・・切換器
【図１】
2006279132.tif 000003
【図２】
2006279132.tif 000004
【図３】
2006279132.tif 000005