(57)【要約】      （修正有）【課題】増幅装置が熱によって性能低下が発生し、または破壊される熱効果現象を防止するとともに、他の性能は改善または維持させることができるように、単位トランジスタの差動構造にバラスト抵抗を用いて、熱的に安定し、かつ高利得、高効率、高線形性、広帯域幅の特性が得られるようにした、差動増幅装置、及びそのコンピュータシミュレーションモデル生成方法を提供する。【解決手段】本発明に係る差動増幅装置は、差動構造を有する単位トランジスタの共通エミッタにバラスト抵抗が挿入された単位セルが、並列に複数個連結されてなる。【選択図】図３
2006295894.tif 000002
【特許請求の範囲】
【請求項１】
差動構造を有する単位トランジスタの共通エミッタにバラスト抵抗が挿入された単位セルが、並列に複数個連結されてなることを特徴とする差動増幅装置。
【請求項２】
前記増幅装置が、差動入力を受けて、差動出力を出すことを特徴とする請求項１に記載の差動増幅装置。
【請求項３】
差動構造を有する単位トランジスタの共通エミッタにバラスト抵抗が挿入された単位セルが、並列に複数個連結されてなる差動増幅装置において、
前記単位セルの差動ベースを一つに束ね、差動コレクタを一つに束ねて、同相モードパターンを形成して、ＤＣ特性と熱効果を抽出するステップと、
前記単位セルの差動トランジスタのうちの一側のトランジスタとエミッタバラスト抵抗とを並列連結したハーフ増幅装置パターンで、電気的特性を抽出するステップと、
前記単位セルのエミッタバラスト抵抗を並列連結した共通エミッタバラスト抵抗パターンで、エミッタ抵抗と寄生成分を抽出するステップと、
前記同相モードパターンとハーフ増幅装置パターンと共通エミッタバラスト抵抗パターンとを通じて抽出された値によって、一つの単位セルで構成された差動増幅装置をモデリングするステップと、からなることを特徴とする、差動増幅装置のコンピュータシミュレーションモデル生成方法。
【請求項４】
前記共通エミッタバラスト抵抗パターンが、前記単位セルのエミッタバラスト抵抗で並列連結された、全体共通エミッタバラストの抵抗値を類推して抽出することを特徴とする、請求項３に記載の差動増幅装置のコンピュータシミュレーションモデル生成方法。
【請求項５】
差動構造を有する単位トランジスタの共通エミッタにバラスト抵抗が挿入された単位セルが、並列に複数個連結されてなる差動増幅装置において、
前記単位セルの差動ベースを一つに束ね、差動コレクタを一つに束ねて、同相モードパターンを形成して、ＤＣ特性と熱効果を抽出する、差動増幅装置のＤＣ特性と熱効果の抽出方法。
【請求項６】
差動構造を有する単位トランジスタの共通エミッタにバラスト抵抗が挿入された単位セルが、並列に複数個連結されてなる差動増幅装置において、
前記単位セルの差動トランジスタのうちの一側のトランジスタとエミッタバラスト抵抗とを並列連結したハーフ増幅器装置パターンで、電気的特性を抽出する、差動増幅装置の電気的特性の抽出方法。
【請求項７】
差動構造を有する単位トランジスタの共通エミッタにバラスト抵抗が挿入された単位セルが、並列に複数個連結されてなる差動増幅装置において、
前記単位セルのエミッタバラスト抵抗を並列連結した全体共通エミッタバラスト抵抗パターンで、エミッタ抵抗と寄生成分を抽出する、差動増幅装置のエミッタ抵抗と寄生成分の抽出方法。
【請求項８】
差動構造を有する単位トランジスタの共通エミッタにバラスト抵抗が挿入された単位セルが、並列に複数個連結されてなる差動増幅装置において、
前記単位セルのエミッタバラスト抵抗を単位エミッタバラスト抵抗パターンとして、エミッタ抵抗と寄生成分を抽出する、差動増幅装置のエミッタ抵抗と寄生成分の抽出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅装置及びそのコンピュータシミュレーションモデル生成方法に関し、より詳細には、増幅装置が熱により性能低下が発生し、または破壊される熱効果現象を防止するとともに、他の性能は改善または維持させることができるように、単位トランジスタの差動構造にバラスト抵抗を用いて、熱的に安定し、かつ高利得、高効率、高線形性、広帯域幅の特性が得られるようにした、差動増幅装置、及びそのコンピュータシミュレーションモデル生成方法に関する。
【背景技術】
【０００２】
増幅装置は、高出力、高効率を満たすことを目的としている。ところが、高出力の電力のために、増幅器の内部において大きな熱が発生し、その熱が単位トランジスタの性能低下または破壊を引き起こしている。
【０００３】
特に、バイポーラトランジスタは、熱的な特性がポジティブフィードバックで示されるので、複数個のトランジスタを連結した電力増幅器の場合、周縁部よりも素子が密集している中央部で、熱が多く発生し、ポジティブフィードバックにより、高温の場所でのターンオン電圧が低くなり、素子が密集した中央部において電流がさらに流れるようになり、これによって、熱がさらに発生してしまう。
【０００４】
このようなフィードバックが繰り返されると、中央部の素子の温度が高くなり、過電流が流れ、全体の増幅装置の性能が悪くなり、ついに、素子が破壊されてしまう現象が発生する。
【０００５】
したがって、このような現象を防ぐために、増幅装置をなす単位トランジスタ毎にバラスト抵抗を用いて、熱的にネガティブフィードバック現象が現れるように形成することにより、単位セル間の熱的平衡を維持させ、素子の破壊を防止している。
【０００６】
図１は、従来の増幅装置を示す回路構成図であって、バラスト抵抗１４を単位トランジスタ１３のエミッタに位置させ、各単位セル１５毎に熱的にネガティブフィードバックを形成させ、熱による性能低下を防ぐ構造となっている。
【０００７】
しかしながら、このように単位セル毎に熱的にネガティブフィードバックを形成するために用いられたバラスト抵抗１４が、熱ばかりでなく、電気的にもネガティブフィードバックを形成するので、増幅装置の利得と効率が減少するという問題があった。
【０００８】
また、図２は、従来の他の実施例による増幅装置を示す回路構成図であって、単位トランジスタ２４毎に、ベースのＲＦ信号経路とＤＣバイアス経路とをキャパシタ２６を用いて分離させ、ＤＣバイアス経路にバラスト抵抗２５を設けることにより、ＲＦ信号の損失を防ぎ、さらに、ＤＣバイアス経路によって熱的に安定させる構造となっている。
【０００９】
しかしながら、このようにＲＦ信号経路とＤＣバイアス経路とを分離させるために用いられた直列キャパシタにより、増幅装置の周波数バンド幅が狭くなり、キャパシタによって全体のサイズが大きくなるという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上述の問題に鑑みてなされたもので、その目的は、増幅装置が熱によって性能低下が発生し、または破壊される熱効果現象を防止するとともに、他の性能は改善または維持させることができるように、単位トランジスタの差動構造にバラスト抵抗を用いて、熱的に安定し、かつ高利得、高効率、高線形性、広帯域幅の特性が得られるようにした、差動増幅装置、及びそのコンピュータシミュレーションモデル生成方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成すべく、本発明による差動増幅装置によれば、差動構造を有する単位トランジスタの共通エミッタにバラスト抵抗が挿入された単位セルが、並列に複数個連結されてなることを特徴とする。
【００１２】
また、前記増幅装置は、差動入力を受けて、差動出力を出すことを特徴とする。
【００１３】
また、本発明による差動増幅装置のコンピュータシミュレーションモデル生成方法によれば、差動構造を有する単位トランジスタの共通エミッタにバラスト抵抗が挿入された単位セルが、並列に複数個連結されてなる差動増幅装置において、単位セルの差動ベースを一つに束ね、差動コレクタを一つに束ねて、同相モードパターンを形成して、ＤＣ特性と熱効果を抽出するステップと、単位セルの差動トランジスタのうちの一側のトランジスタとエミッタバラスト抵抗とを並列連結したハーフ増幅装置パターンで、電気的特性を抽出するステップと、単位セルのエミッタバラスト抵抗を並列連結した共通エミッタバラスト抵抗パターンで、エミッタ抵抗と寄生成分を抽出するステップと、同相モードパターンとハーフ増幅装置パターンと共通エミッタバラスト抵抗パターンとを通じて抽出された値によって、一つの単位セルで構成された差動増幅装置をモデリングするステップと、からなることを特徴とする。
【００１４】
また、前記共通エミッタバラスト抵抗パターンは、単位セルのエミッタバラスト抵抗で並列連結された、全体共通エミッタバラストの抵抗値を類推して抽出することを特徴とする。
【００１５】
このような本発明によれば、単位トランジスタの差動構造にバラスト抵抗を用いて、増幅装置が熱により性能低下が発生し、または破壊される熱効果現象を防止するとともに、高利得、高効率、高線形性、広帯域幅の特性が得られるばかりでなく、設計に適用するための正確なコンピュータシミュレーションモデルを生成することができるようになる。
【発明の効果】
【００１６】
本発明によれば、増幅装置が熱によって性能低下が発生し、または破壊される熱効果現象を防止するとともに、他の性能は改善または維持させることができるように、単位トランジスタの差動構造にバラスト抵抗を用いて、熱的に安定し、かつ高利得、高効率、高線形性、広帯域幅の特性が得られるという利点がある。
【００１７】
また、バラスト抵抗は同相モードの除去にも役立つので、偶数次高調波を効率よく除去して線形性が改善され、差動モードにおいてエミッタの寄生抵抗、ビアまたはボンディングワイヤなどが増幅装置に及ぼす影響も少なくなり、設計が容易になるという利点がある。
【００１８】
また、従来の増幅装置と比べて、全体のサイズが小さく、周波数帯域幅は広くなるという利点がある。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好ましい実施形態を、添付図面に基づき詳細に説明する。また、この実施形態は、本発明の権利範囲を限定するものではなく、単に、例示として提示されたものである。
【００２０】
図３は、本発明による差動増幅装置を示す回路構成図である。
【００２１】
図３に示すように、差動構造３６を有する単位トランジスタＱＡ１〜ＱＡｎ、ＱＢ１〜ＱＢｎの共通エミッタにバラスト抵抗Ｒ１〜Ｒｎを挿入した単位セル３８を、並列に複数個を連結して、差動増幅装置を構成する。
【００２２】
したがって、前記差動増幅装置が差動モードで動作するとき、ＲＦ信号に対して共通エミッタバラスト抵抗Ｒ１〜Ｒｎ、３７は、影響を及ぼさないので、増幅器の利得は減少しない。却って、バラスト抵抗３７が同相モードの除去に役立つので、偶数次高調波を除去して線形性が改善される。
【００２３】
また、ＤＣ電流による熱効果については、各単位セル３８毎に共通エミッタにバラスト抵抗Ｒ１〜Ｒｎ、３７が入っているので、セル間に熱的平衡を維持して、熱による性能低下と素子破壊を防ぐことができる。
【００２４】
このように、前記差動増幅装置は、増幅装置の熱的平衡をなすとともに、利得と効率は維持し、線形性を改善させるばかりでなく、キャパシタや他の素子をさらに必要としないので、全体回路のサイズも小さく、周波数帯域幅も広げることができるようになる。
【００２５】
また、前記差動増幅装置を設計に適用するために、正確な結果の値を予測するためのコンピュータシミュレーションモデルを生成する方法は、以下の通りである。
【００２６】
図４は、本発明による差動増幅装置のコンピュータシミュレーションモデルを示す回路構成図であり、図５は、本発明による差動増幅装置のコンピュータシミュレーションモデルの生成のための同相モードパターンを示す回路構成図であり、図６は、ハーフ増幅装置パターンを示す回路構成図であり、図７は、並列連結された全体共通エミッタバラスト抵抗パターンを示す回路構成図であり、図８は、単位共通エミッタバラスト抵抗パターンを示す回路構成図である。
【００２７】
本発明による差動構造３６を有する単位トランジスタＱＡ１〜ＱＡｎ、ＱＢ１〜ＱＢｎの共通エミッタにバラスト抵抗Ｒ１〜Ｒｎを挿入した単位セル３８を、並列に複数個を連結してなる差動増幅装置を、コンピュータシミュレーションするためのモデルで、図４に示すように、一つの単位セルの差動増幅装置として生成する。
【００２８】
ところが、このようなモデルは、寄生成分が省略されたモデルであって、実際に適用するときは、他の寄生成分が追加されなければならない。
【００２９】
前記差動増幅装置は、図３に示すように、複数個の単位セルを並列連結した構造であるが、各単位セルの電気的特性と熱効果をそれぞれ得てこれらをまとめることは難しいので、図４に示すように一つのセルで差動増幅装置をモデリングする。
【００３０】
その後、図５に示すように、単位セル５６の差動ベース５１を一つに束ね、差動コレクタ５２を一つに束ねて、同相モードパターンを形成してＤＣ特性と熱効果を抽出する。
【００３１】
また、図６に示すように、単位セルの差動トランジスタのうちの一側のトランジスタ６４とエミッタバラスト抵抗６５とからなるセル６６を並列連結したハーフ増幅装置パターンを形成して、電気的特性を抽出し、図７に示すように、単位セルのエミッタバラスト抵抗Ｒ１〜Ｒｎを並列連結した共通エミッタバラスト抵抗パターンで、エミッタ抵抗と寄生成分を抽出する。
【００３２】
このとき、エミッタバラスト抵抗を抽出する方法は、図７のように、全体の並列抵抗を一度に測定することが簡単であるが、エミッタバラスト抵抗は、一般に数Ω程度に小さいので、並列連結時、抵抗値が小さ過ぎて、測定誤差が大きくなる場合、図８のように、単位共通エミッタバラスト抵抗Ｒ１を測定し、全体の並列抵抗値を類推することもできる。
【００３３】
このように、同相モードパターンと、差動増幅装置のうちの一側のトランジスタとバラスト抵抗とからなるハーフ増幅装置パターンと、共通エミッタバラスト抵抗パターンとを通じて、共通モードのエミッタ抵抗と寄生成分を抽出し、抽出された値によって、一つの単位セルで構成された差動増幅装置をモデリングして、コンピュータシミュレーションすることにより、正確な値が得られるようにする。
【図面の簡単な説明】
【００３４】
【図１】従来の増幅装置を示す回路構成図である。
【図２】従来の他の実施例による増幅装置を示す回路構成図である。
【図３】本発明による差動増幅装置を示す回路構成図である。
【図４】本発明による差動増幅装置のコンピュータシミュレーションモデルを示す回路構成図である。
【図５】本発明による差動増幅装置のコンピュータシミュレーションモデルの生成のための同相モードパターンを示す回路構成図である。
【図６】本発明による差動増幅装置のコンピュータシミュレーションモデルの生成のためのハーフ増幅装置パターンを示す回路構成図である。
【図７】本発明による差動増幅装置のコンピュータシミュレーションモデルの生成のために並列結合された、全体共通エミッタバラスト抵抗パターンを示す回路構成図である。
【図８】本発明による差動増幅装置のコンピュータシミュレーションモデルの生成のための単位共通エミッタバラスト抵抗パターンを示す回路構成図である。
【符号の説明】
【００３５】
１１    ベース
１２    コレクタ
１３    単位トランジスタ
１４    エミッタバラスト抵抗
１５    単位増幅装置セル
２１    ＲＦベース
２２    ＤＣベース
２３    コレクタ
２４    単位トランジスタ
２５    ベースバラスト抵抗
２６    ＤＣ遮断キャパシタ
２７    単位増幅装置セル
３１    ベース（＋）
３２    ベース（−）
３３    コレクタ（＋）
３４    コレクタ（−）
３５    エミッタ
３６    単位差動トランジスタ
３７    共通エミッタバラスト抵抗
３８    単位差動増幅装置セル
４１    ベース（＋）
４２    ベース（−）
４３    コレクタ（＋）
４４    コレクタ（−）
４５    エミッタ
５１    同相モードベース
５２    同相モードコレクタ
５３    エミッタ
５４    単位差動トランジスタ
５５    共通エミッタバラスト抵抗
５６    単位差動増幅装置セル
６１    ベース
６２    コレクタ
６３    エミッタ
６４    単位トランジスタ
６５    共通エミッタバラスト抵抗
６６    ハーフ差動増幅装置セル
７１    全体共通エミッタバラスト抵抗ポート１
７２    全体共通エミッタバラスト抵抗ポート２
７３    単位共通エミッタバラスト抵抗ポート１
７４    単位共通エミッタバラスト抵抗ポート２
Ｒ１〜Ｒｎ    共通エミッタバラスト抵抗
ＱＡ１〜ＱＡｎ、ＱＢ１〜ＱＢｎ    単位トランジスタ
【図１】
2006295894.tif 000003
【図２】
2006295894.tif 000004
【図３】
2006295894.tif 000005
【図４】
2006295894.tif 000006
【図５】
2006295894.tif 000007
【図６】
2006295894.tif 000008
【図７】
2006295894.tif 000009
【図８】
2006295894.tif 000010