(57)【要約】【課題】  精度が高いアナログ／デジタル変換を行なうことが可能なアナログ／デジタル変換装置を提供する。【解決手段】  マイクロコンピュータ１０００のＲｅｆ−Ａ／Ｄ用端子と、電源電極Ｖｃｃとに接続された定電圧回路４００との間にダイオードＤが接続されている。これにより、定電圧回路４００の出力値Ｖｒｉｎに比較してダイオードＤの降下電圧ΔＶの分だけ低い値の電圧情報（Ｖｒｉｎ−ΔＶ）がＲｅｆ−Ａ／Ｄ変換回路に入力される。このダイオードＤの降下電圧ΔＶの値と前述の電圧情報（Ｖｒｉｎ−ΔＶ）とを用いて、Ｍ−Ａ／Ｄ変換回路において、アナログ／デジタル変換を行なう。【選択図】        図１
2006080872.tif 000002
【特許請求の範囲】
【請求項１】
制御装置と、
該制御装置と電源との間に電気的に接続された周辺回路とを備え、
前記制御装置は、
基準電圧が印加される基準電圧用端子と、
アナログ情報を受ける一および他のアナログ／デジタル変換用端子と、
前記アナログ情報に対応するデジタル情報を作成する一および他のアナログ／デジタル変換回路と、
前記デジタル情報を用いて演算を行なう中央演算処理装置とを含み、
前記周辺回路は、前記一のアナログ／デジタル変換用端子と前記電源との間に接続され、前記基準電圧を所定の降下電圧分だけ降下させる電圧降下回路を含み、
前記一のアナログ／デジタル変換回路は、前記他のアナログ／デジタル変換回路よりも前記所定の降下電圧分だけ低い値の一の電圧情報を受け、該一の電圧情報に対応する一の出力デジタル値を出力し、
前記中央演算処理装置は、前記一の出力デジタル値、予め記憶された前記所定の降下電圧に対応するデジタル値、および、予め定められた前記基準電圧に対応する出力デジタル値を用いて、前記基準電圧の実際の値を算出し、
前記他のアナログ／デジタル変換回路は、前記基準電圧の実際の値を用いて、前記アナログ情報を前記デジタル情報へ変換する、アナログ／デジタル変換装置。
【請求項２】
制御装置と、
該制御装置と電源との間に電気的に接続された周辺回路とを備え、
前記制御装置は、
基準電圧が印加される基準電圧用端子と、
アナログ情報を受ける一および他のアナログ／デジタル変換用端子と、
前記アナログ情報に対応するデジタル情報を作成する一および他のアナログ／デジタル変換回路と、
前記デジタル情報を用いて演算を行なう中央演算処理装置とを含み、
前記周辺回路は、前記一のアナログ／デジタル変換用端子と前記電源との間に接続され、前記一のアナログ／デジタル変換用端子に前記基準電圧よりも小さい一定電圧を印加させる定電圧回路を含み、
前記一のアナログ／デジタル変換回路は、前記一定電圧の情報を受け、該一定電圧の情報に対応する一の出力デジタル値を出力し、
前記中央演算処理装置は、前記一の出力デジタル値、予め記憶された前記一定電圧に対応するデジタル値、および、予め定められた前記基準電圧に対応する出力デジタル値を用いて、前記基準電圧の実際の値を算出し、
前記他のアナログ／デジタル変換回路は、前記基準電圧の実際の値を用いて、前記アナログ情報を前記デジタル情報へ変換する、アナログ／デジタル変換装置。
【請求項３】
直流電力を用いて交流電力を生成するインバータ回路と、
前記交流電力が供給されるリニアモータと、
前記リニアモータによって往復運動するピストンと、
前記ピストンの往復運動に起因する圧力変動によって往復運動するディスプレーサと、
前記直流電力の電圧を測定する測定回路と、
請求項１または２に記載のアナログ／デジタル変換装置とを備え、
前記測定回路から出力された前記直流電力のアナログ電圧情報が前記アナログ／デジタル変換装置の前記他のアナログ／デジタル変換用端子に入力される、スターリング冷凍システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログデータをデジタルデータに変換するアナログ／デジタル変換装置およびそれが用いられたスターリング冷凍システムに関するものである。
【背景技術】
【０００２】
従来、アナログ／デジタル変換装置として、マイクロコンピュータにアナログ／デジタル変換回路が組込まれたものが使用されている。以下、図１０および図１１を用いて、従来のアナログ／デジタル変換装置に組み込まれた逐次比較型のアナログ／デジタル変換回路を説明する。
【０００３】
図１０に示すように、従来のアナログ／デジタル変換回路は、抵抗器を介してアナログ入力端子からアナログデータが入力される一方の端子を有するコンパレータと、コンパレータの一方の端子に対して抵抗器を介してアナログデータを出力するＤ−Ａ（Digital to Analog）コンバータとを有している。また、コンパレータの他方の端子には、接地電極から接地電位データが入力される。また、Ｄ−Ａコンバータは、基準電圧Ｖｒｅｆが入力される。Ｄ−Ａコンバータには、プログラム回路からデジタル値が送信され、Ｄ−Ａコンバータは入力された基準電圧Ｖｒｅｆに基づいて所定のデジタル値に対応するアナログ電圧を作成する。また、コンパレータの出力は、プログラム回路に出力される。さらに、クロックジェネレータによって生成されたクロック信号がプログラム回路に入力される。プログラム回路は、クロック信号によって計時される所定時間ごとに、アナログデータを、デジタルデータへ変換し、出力レジスタに送信する。出力レジスタは、デジタルデータを出力する。前述のような図１０に示す逐次比較型のＡ−Ｄコンバータの変換原理は次のようなものである。
【０００４】
まず、プログラム回路によってＤ−Ａコンバータの８ビット長の最上位ビットが１にセットされる。それにより、Ｄ−Ａコンバータにおいて最上位ビットが１であり他のビットが全て０であるデジタルデータ「１０００００００」が、比較電圧Ｖｃに変換され、出力される。その比較電圧Ｖｃは、コンパレータの一方の入力端子に入力される。比較電圧Ｖｃ（Ｄ−Ａ変換値）とアナログ入力端子に入力された入力アナログ電圧Ｖｉｎとの大きさがコンパレータによって比較される。入力電圧Ｖｉｎのほうが比較電圧Ｖｃよりも高い場合には、コンパレータの出力は１となり、Ｄ−Ａコンバータの８ビット長の最上位に１がセットされる。一方、入力アナログ電圧Ｖｉｎのほうが比較電圧Ｖｃよりも低い場合には、コンパレータの出力は０となり、Ｄ−Ａコンバータの８ビット長の最上位に０がセット（リセット）される。
【０００５】
次に、最上位から２番目のビットが１にセットされ、前述の最上位のビットが１にセットされたときと同様の処理が実行される。これらの処理が最上位から最下位まで順番に行なわれる。つまり、アナログ／デジタル変換装置が８ビットの分解能を有している場合には、比較電圧ＶｃがＶ１からＶ８まで順次更新され、それぞれの比較電圧Ｖｃ（ｃ＝１，２，３，４，５，６，７，８）と入力電圧Ｖｉｎとが比較され、全てのビットのセット（１）またはリセット（０）が終了したときの出力レジスタの出力データが最終的なＡ−Ｄ（Analog to Digital）変換値である。前述のアナログ／デジタル変換の概念が、図１１に示されている。図１１の例では、出力デジタル値は、１００１０１０１である。
【特許文献１】特開昭６１−１９９１０１号公報
【特許文献２】特開平１−１１４７６２号公報
【特許文献３】特開２０００−１３１０９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来のようなアナログ／デジタル変換回路は、それに接続されたアナログ／デジタル変換用端子に、定電圧回路の出力電圧が基準電圧Ｖｒｅｆとして印加される。この基準電圧Ｖｒｅｆは、個々の製品に設けられた定電圧回路ごとにばらつかない、ということを前提として、前述Ａ／Ｄ変換回路において、アナログ／デジタル変換が行われている。したがって、アナログ／デジタル変換回路を有する制御装置においては、基準電圧Ｖｒｅｆの値を示すデータが予め内部プログラムに組み込まれて、その値を用いて、アナログ／デジタル変換が行なわれている。
【０００７】
そのため、基準電圧Ｖｒｅｆの実際の値が、個々の製品ごとにばらついており、製品内部のプログラムに記憶されている値と異なる場合には、Ｄ−Ａコンバータからコンパレータへ出力される比較電圧Ｖｃの値が、プログラム回路からＤ−Ａコンバータへ出力された出力デジタル値とは異なったものになってしまう。その結果、プログラム回路から出力レジスタへ出力される出力デジタル値が実際の入力アナログ電圧の値とは異なってしまう。
【０００８】
このようなＡ／Ｄ変換においては、出力デジタル値に多少の誤差が含まれることが許容される場合には、何ら問題なく予めプログラムに記憶された各製品に共通の基準電圧Ｖｒｅｆの値を使用することができる。しかしながら、出力デジタル値に含まれる誤差が小さくても、その誤差によって不都合が生じる場合には、各製品に共通の一定値として予めマイクロコンピュータ内に記憶されている基準電圧Ｖｒｅｆと基準電圧Ｖｒｅｆの実際の値とが異なっていること、つまり、アナログ／デジタル変換の精度が低いことが問題になる。
【０００９】
前述の基準電圧Ｖｒｅｆの製品ごとのばらつきは、通常、各製品に組み込まれている定電圧回路の性能のばらつきに依存する。この定電圧回路の性能の製品ごとのばらつきを小さくしようとすると、定電圧回路のコストが高くなる。また、この場合、定電圧回路から出力される電圧を電源電圧よりかなり小さくする必要があるため、アナログ／デジタル変換できる数値範囲が狭くなる。つまり、簡単な方法でアナログ／デジタル変換の精度を向上させることはできなかった。
【００１０】
本発明は、上述の問題に鑑みてなされたものであり、その目的は、簡単な方法で、精度が高いアナログ／デジタル変換を行なうことが可能なアナログ／デジタル変換装置およびそれが用いられたスターリング冷凍システムを提供することである。
【課題を解決するための手段】
【００１１】
本発明の一の局面のアナログ／デジタル変換装置は、制御装置と、制御装置と電源との間に電気的に接続された周辺回路とを備えている。
【００１２】
制御装置は、基準電圧が印加される基準電圧用端子と、アナログ情報を受ける一および他のアナログ／デジタル変換用端子と、アナログ情報に対応するデジタル情報を作成する一および他のアナログ／デジタル変換回路と、デジタル情報を用いて演算を行なう中央演算処理装置とを含んでいる。周辺回路は、一のアナログ／デジタル変換用端子と電源との間に接続され、基準電圧を所定の降下電圧分だけ降下させる電圧降下回路を含んでいる。
【００１３】
一のアナログ／デジタル変換回路は、他のアナログ／デジタル変換回路よりも所定の降下電圧分だけ低い値の一の電圧情報を受け、その一の電圧情報に対応する一の出力デジタル値を出力する。中央演算処理装置は、一の出力デジタル値、予め記憶された所定の降下電圧に対応するデジタル値、および、予め定められた基準電圧に対応する出力デジタル値を用いて、基準電圧の実際の値を算出する。他のアナログ／デジタル変換回路は、基準電圧の実際の値を用いて、アナログ情報をデジタル情報へ変換する。
【００１４】
上記の構成によれば、アナログ／デジタル変換の精度を容易に向上させることができる。
【００１５】
本発明の他の局面のアナログ／デジタル変換装置は、制御装置と、制御装置と電源との間に電気的に接続された周辺回路とを備えている。
【００１６】
制御装置は、基準電圧が印加される基準電圧用端子と、アナログ情報を受ける一および他のアナログ／デジタル変換用端子と、アナログ情報に対応するデジタル情報を作成する一および他のアナログ／デジタル変換回路と、デジタル情報を用いて演算を行なう中央演算処理装置とを含んでいる。
【００１７】
周辺回路は、一のアナログ／デジタル変換用端子と電源との間に接続され、一のアナログ／デジタル変換用端子に基準電圧よりも小さい一定電圧を印加させる定電圧回路を含んでいる。一のアナログ／デジタル変換回路は、一定電圧の情報を受け、該一定電圧の情報に対応する一の出力デジタル値を出力する。中央演算処理装置は、一の出力デジタル値、予め記憶された一定電圧に対応するデジタル値、および、予め定められた基準電圧に対応する出力デジタル値を用いて、基準電圧の実際の値を算出する。他のアナログ／デジタル変換回路は、基準電圧の実際の値を用いて、アナログ情報をデジタル情報へ変換する。
【００１８】
前述アナログ／デジタル変換装置によっても、アナログ／デジタル変換の精度を容易に向上させることができる。
【００１９】
本発明のスターリング冷凍システムは、直流電力を用いて交流電力を生成するインバータ回路と、交流電力が供給されるリニアモータと、リニアモータによって往復運動するピストンと、ピストンの往復運動に起因する圧力変動によって往復運動するディスプレーサと、直流電力の電圧を測定する測定回路と、前述のアナログ／デジタル変換装置とを備えている。また、そのスターリング冷凍システムは、測定回路から出力された直流電力の電圧を特定するアナログ電圧情報がアナログ／デジタル変換装置の他のアナログ／デジタル変換用端子に入力される。
【００２０】
上記の構成によれば、リニアモータに印加される交流波形を理想的なサインカーブに近づけることができる。そのため、ピストンおよびディスプレーサのそれぞれの往復運動が理想的な単振動になる。その結果、スターリング冷凍機の振動を低減することができる。
【発明の効果】
【００２１】
本発明によれば、精度が高いアナログ／デジタル変換が可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、図１〜図１０を用いて、本発明の実施の形態のアナログ／デジタル変換装置およびアナログ／デジタル変換方法を説明する。
【００２３】
（実施の形態１）
図１に示すように、本実施の形態のアナログ／デジタル変換装置は、電源電極Ｖｃｃ（５Ｖ）に接続された定電圧回路４００と、定電圧回路４００を介して電源電極Ｖｃｃに接続されたマイクロコンピュータ１０００とを備えている。マイクロコンピュータ１０００は、本発明の制御装置として機能する。マイクロコンピュータ１０００のＶｃｃ用端子がおよびＶｒｅｆ（Reference）用端子のそれぞれは、定電圧回路４００に接続されている。定電圧回路４００は電圧５Ｖ（製品ごとに±４％の誤差が許容されている）の直流電力を出力する回路である。つまり、定電圧回路４００は、５．２Ｖの電圧を出力するものもあれば、４．８Ｖの電圧を出力するものもある。言い換えれば、定電圧回路４００は、製品ごとにその出力電圧がばらつくものである。また、Ｖｒｅｆ用端子は、マイクロコンピュータ１０００内で用いられる基準電圧Ｖｒｅｆが印加される端子である。Ｖｒｅｆ用端子に印加された基準電圧Ｖｒｅｆの情報は、ＣＰＵ（Central Process Unit）へ入力される。この基準電圧Ｖｒｅｆの情報は、ＣＰＵから後述するＡ／Ｄ変換回路へ送られる。
【００２４】
また、Ｒｅｆ−Ａ／Ｄ（Analog／Digital）用端子と定電圧回路４００との間にはダイオードＤが順方向に接続されている。また、Ｍ−Ａ／Ｄ用端子はリニアモータＭに接続されている。また、Ｔｃ−Ａ／Ｄ用端子は、温度センサ３４に接続されている。また、Ｔｈ−Ａ／Ｄ用端子は、温度センサ３５に接続されている。また、ＴｂＡ／Ｄ用端子は、温度センサ３６に接続されている。また、マイクロコンピュータ１０００のＧＮＤ（Ground）用端子は接地電極ＧＮＤに接続されている。
【００２５】
また、Ｒｅｆ−Ａ／Ｄ用端子は、マイクロコンピュータ１０００内部のＲｅｆ−Ａ／Ｄ変換回路に接続されている。また、Ｍ−Ａ／Ｄ用端子はマイクロコンピュータ１０００内部のＭ−Ａ／Ｄ変換回路に接続されている。また、Ｔｃ−Ａ／Ｄ用端子はマイクロコンピュータ１０００内部のＴｃＡ／Ｄ変換回路に接続されている。また、Ｔｈ−Ａ／Ｄ用端子は、マイクロコンピュータ１０００内部のＴｈ−Ａ／Ｄ変換回路に接続されている。また、Ｔｂ−Ａ／Ｄ用端子は、マイクロコンピュータ１０００内部のＴｂ−Ａ／Ｄ変換回路に接続されている。
【００２６】
前述の各Ａ／Ｄ変換回路は、アナログデータをデジタルデータに変換するアナログ／デジタル変換回路であり、Ｖｒｅｆ用端子と同様に、マイクロコンピュータ１０００内のＣＰＵに接続されている。また、ＣＰＵは、基準電圧Ｖｒｅｆを各Ａ／Ｄ変換回路へ供給する。それにより、各Ａ／Ｄ変換回路は、Ｖｒｅｆ用端子に印加された基準電圧Ｖｒｅｆに基づいて、アナログデータをデジタルデータに変換する。また、ＣＰＵは、ＲＡＭ（Random Access Memory）に接続されているとともに、ＲＯＭ（Read Only Memory）に接続されている。図１に示すような、本実施の形態のアナログ／デジタル変換装置によれば、定電圧回路４００とＲｅｆ−Ａ／Ｄ用端子との間にダイオードＤが接続されているため、後述する原理により、Ｒｅｆ−Ａ／Ｄ変換回路以外のＡ／Ｄ変換回路のそれぞれにおけるアナログ／デジタル変換がより高い精度で行なわれる。
【００２７】
本実施の形態のアナログ／デジタル変換の原理を図２を用いて説明する。
【００２８】
図２は、Ｒｅｆ−Ａ／Ｄ用端子以外の各Ａ／Ｄ用端子（たとえば、Ｍ−Ａ／Ｄ変換回路）に印加される入力アナログ電圧Ｖｉｎと、そのＡ／Ｄ用端子に対応するＡ／Ｄ変換回路から出力される出力デジタル値Ｖｏｕｔとの関係を説明するための図である。入力アナログ電圧Ｖｉｎと出力デジタル値Ｖｏｕｔとは比例関係にあるため、図２における互いの関係を示す線は原点Ｏを通る直線になっている。
【００２９】
また、ダイオードＤに起因して入力アナログ電圧Ｖｉｎが一定電圧だけ降下するときの降下電圧（精度良）をΔＶとする。このΔＶのデジタル値は、予め測定され、ＲＯＭに書き込まれている。この場合、Ｒｅｆ−Ａ／Ｄ用端子には入力アナログ電圧（Ｖｉｎ−ΔＶ）が印加されている。なお、降下電圧ΔＶの値は、その製品ごとのばらつき幅が定電圧回路４００の製品ごとのばらつき幅よりも小さくなければならない。それは、定電圧回路４００の出力電圧の製品ごとのばらつきに起因するＡ／Ｄ変換回路の出力デジタル値の誤差を小さくすることが本願発明の目的であるためである。
【００３０】
また、Ａ／Ｄ変換後にＲｅｆ−Ａ／Ｄ変換回路からＣＰＵへ出力される出力デジタル値をＤｒｏｕｔとする。なお、本実施の形態のアナログ／デジタル変換回路は、１０ビット（２10＝１０２３）のデジタルデータをアナログデータに対応付けることができる。つまり、アナログ／デジタル変換の分解能は１０ビットである。
【００３１】
したがって、図２から、Ｍ−Ａ／Ｄ変換回路、Ｔｃ−Ａ／Ｄ変換回路、Ｔｈ−Ａ／変換回路、およびＴｂ−Ａ／Ｄ変換回路のそれぞれの出力デジタル値Ｄｏｕｔは、次の式（１）によって算出されることが分かる。
【００３２】
Ｄｏｕｔ＝（（１０２３−Ｄｒｏｕｔ）／ΔＶ）×Ｖｉｎ  …（１）
ここで、入力アナログ電圧Ｖｉｎ＝基準電圧Ｖｒｅｆのとき、１０ビット分解能のアナログ／デジタル変換回路においては、入力アナログ電圧Ｖｉｎに対する出力ジタル値Ｄｏｕｔ＝１０２３であるから、基準電圧Ｖｒｅｆの実際の値は、次の式（２）によって算出される。
【００３３】
Ｖｒｅｆ＝（１０２３×ΔＶ）／（１０２３−Ｄｒｏｕｔ）  …（２）
したがって、降下電圧ΔＶのデジタル値が予めマイクロコンピュータ１０００のＲＯＭに記憶されており、かつ、Ｒｅｆ−Ａ／Ｄ変換回路へ入力された入力アナログ電圧（Ｖｉｎ−ΔＶ）に対応する出力デジタル値ＤｒｏｕｔがＲｅｆ−Ａ／Ｄ変換回路からＣＰＵへ常に出力されているため、ＣＰＵは、降下電圧ΔＶのデジタル値と出力デジタル値Ｄｒｏｕｔとを用いて、Ｖｒｅｆ端子に印加されている基準電圧Ｖｒｅｆの実際の値に対応する出力デジタル値を算出することができる。
【００３４】
このように、本実施の形態のアナログ／デジタル変換装置によれば、ダイオードＤが接続され、実際のアナログ／デジタル変換には用いられないアナログ／デジタル変換回路であるＲｅｆ−Ａ／Ｄ変換回路を有しているため、より精度が高い基準電圧Ｖｒｅｆを用いてアナログ／デジル変換を行なうことができる。その理由は、基準電圧Ｖｒｅｆが個々の製品の定電圧回路４００ごとにばらつく場合においても、基準電圧Ｖｒｅｆの実際の値（デジタル値）を容易に算出することができるためである。
【００３５】
次に、図３を用いて、本実施の形態のマイクロコンピュータ１０００内で行なわれるアナログ／デジタル変換処理（１）を説明する。
【００３６】
まず、Ｓ１において、ＣＰＵは、ＲｅｆＡ／Ｄ変換回路の出力デジタル値Ｄｒｏｕｔを取得する。次に、Ｓ２において、ＣＰＵは、予めＲＯＭに書き込まれているダイオードＤの降下電圧ΔＶのデジタル値をＲＯＭから読出す。その後、Ｓ３において、ＣＰＵは、出力デジタル値Ｄｒｏｕｔと降下電圧ΔＶのデジタル値とを用いて、基準電圧Ｖｒｅｆ＝（１０２３×ΔＶ）／（１０２３−Ｄｒｏｕｔ）を算出する。この基準電圧Ｖｒｅｆの実際の値（デジタル値）は、ＣＰＵから各Ａ／Ｄ変換回路へ送信される。次に、Ｓ４において、基準電圧Ｖｒｅｆの実際の値を用いて、各比較電圧Ｖｃを決定する。なお、ｃ＝１、２、…、１０）である。
【００３７】
各比較電圧Ｖｃは、背景技術の欄の説明と同様に、１０ビットのうちの最上位のビットから最下位のビットへ順次１をセットしてくときのデジタル値に対するアナログ値である。図１０を用いて説明したように、コンパレータによって、各比較電圧Ｖｃ（ｃ＝１〜１０）と、Ｒｅｆ−Ａ／Ｄ用端子以外の各Ａ／Ｄ用端子のそれぞれに入力された入力アナログ電圧Ｖｉｎとが、順次比較され、その比較結果がプログラム回路から出力レジスタへ順次送信される。その後、Ｓ５のステップでは、Ｒｅｆ−Ａ／Ｄ変換回路以外のＡ／Ｄ変換回路（たとえば、Ｍ−Ａ／Ｄ変換回路）のそれぞれにおいて、出力レジスタが、入力アナログ電圧Ｖｉｎに対するデジタル値Ｄｅｇｉを出力する。
【００３８】
また、図１には、一定の降下電圧ΔＶだけ電圧降下を生じさせる降圧回路としてダイオードが示されているが、ダイオードの代わりに他の降圧回路が用いられてもよい。ただし、前述のように、降圧回路による降下電圧の製品ごとのばらつきの幅は、定電圧回路４００が出力する電圧の製品ごとのばらつきの幅よりも小さくなければならない。
【００３９】
（実施の形態２）
次に、図４〜図７を用いて、実施の形態２のアナログ／デジタル変換装置を説明する。
【００４０】
図４に示すアナログ／デジタル変換装置は、図１に示すアナログ／デジタル変換装置とほぼ同様である。図４に示すアナログ／デジタル変換装置においては、図１に示すアナログ／デジタル変換装置のダイオードＤの代わりに、可変抵抗器ＶＲが用いられていることのみが、図１に示すアナログ／デジタル変換回路と異なる。可変抵抗器ＶＲは、一方端がＲｅｆ−Ａ／Ｄ変換用端子に接続されており、他方端が接地電極に接続されており、その中間位置が定電圧回路４００に接続されている。
【００４１】
なお、可変抵抗器ＶＲに印加される電圧の製品ごとのばらつきの幅は、定電圧回路４００の出力電圧の製品ごとのばらつきの幅よりも小さくなければならない。それは、定電圧回路４００の出力のばらつきに起因する出力デジタル値の誤差を小さくすることが本願発明の目的であるためである。
【００４２】
次に、本実施の形態のアナログ／デジタル変換の原理を図５を用いて説明する。
【００４３】
図５は、Ｒｅｆ−Ａ／Ｄ用端子以外の各Ａ／Ｄ用端子（たとえば、Ｍ−Ａ／Ｄ変換回路）に印加される入力アナログ電圧Ｖｉｎと、そのＡ／Ｄ用端子に対応するＡ／Ｄ変換回路から出力される出力デジタル値Ｖｏｕｔとの関係を説明するための図である。本実施の形態の図５においても、実施の形態１の図２と同様に、入力アナログ電圧Ｖｉｎと出力デジタル値Ｖｏｕｔとは、比例関係にあり、互いの関係を示す線は原点Ｏを通る直線になっている。
【００４４】
また、可変抵抗器ＶＲにて調整されたＲｅｆ−Ａ／Ｄ変換回路へ入力される一定電圧をＶｒｉｎとする。また、Ａ／Ｄ変換後にＲｅｆ−Ａ／Ｄ変換回路からＣＰＵへ出力されるデジタル出力値をＤｒｏｕｔとする。なお、本実施の形態のアナログ／デジタル変換回路は、１０ビット（２10＝１０２３）のデジタルデータをアナログデータに対応させることができる。つまり、アナログ／デジタル変換の分解能は１０ビットである。
【００４５】
したがって、Ｍ−Ａ／Ｄ変換回路、ＴｃＡ／Ｄ変換回路、ＴｈＡ／変換回路、およびＴｂＡ／Ｄ変換回路のそれぞれの出力デジタル値Ｄｏｕｔは、次の式（３）によって算出される。
【００４６】
Ｄｏｕｔ＝（Ｄｒｏｕｔ／Ｄｒｉｎ）×Ｖｉｎ  …（３）
入力アナログ電圧Ｖｉｎ＝基準電圧Ｖｒｅｆのとき、１０ビット分解能のアナログ／デジタル変換回路においては、入力アナログ電圧Ｖｉｎに対する出力ジタル値Ｄｏｕｔ＝１０２３であるから、Ｖｒｅｆ用端子に印加される基準電圧Ｖｒｅｆの実際の値は、次の式（４）で表わされる。
【００４７】
Ｖｒｅｆ＝１０２３／（Ｖｒｉｎ／Ｄｒｏｕｔ）  …（４）
したがって、Ｒｅｆ−Ａ／Ｄ変換回路に印加される一定電圧Ｖｒｉｎのデジタル値が予めマイクロコンピュータ１０００のＲＯＭに記憶されていれば、Ｒｅｆ−Ａ／Ｄ変換回路の一定電圧Ｖｒｉｎに対応する出力デジタル値Ｄｒｏｕｔは常にＲｅｆ−Ａ／Ｄ変換回路からＣＰＵへ出力されているため、ＣＰＵは、基準電圧Ｖｒｅｆの実際の値（デジタル値）を容易に算出することができる。
【００４８】
このように、本実施の形態のアナログ／デジタル変換装置によれば、一方端が接地電極に接続された可変抵抗器ＶＲを用いて、Ｒｅｆ−Ａ／Ｄ用端子に印加される入力アナログ電圧である一定電圧Ｖｉｎが予め測定されて、ＲＯＭに記憶されているため、より精度が高いアナログ／デジル変換を行なうことができる。その理由は、定電圧回路４００が出力する基準電圧Ｖｒｅｆが個々の製品の定電圧回路４００ごとにばらつく場合においても、ＣＰＵが基準電圧Ｖｒｅｆの実際の値（デジタル値）を容易に算出することができるためである。
【００４９】
図４におけるアナログ／デジタル変換装置を用いて行なうアナログ／デジタル変換方法を図６のフローチャートに従って説明する。
【００５０】
まず、準備段階の手順が行なわれる。準備段階では、可変抵抗器ＶＲの調節が行なわれ、Ｒｅｆ−Ａ／Ｄ変換回路へ入力される入力アナログ電圧である一定電圧Ｖｒｉｎの値がマイクロコンピュータ１０００の外部で測定される。この入力アナログ電圧Ｖｒｅｆの測定は、可変抵抗器ＶＲに接続されているＲｅｆ−Ａ／Ｄ用端子と定電圧回４００との間の電圧を電圧測定装置を用いて測定することにより行なわれる。また、一定電圧Ｖｒｉｎをマイクロコンピュータ１０００のＲＯＭに記憶させる。この作業は、予めＲＯＭに入力アナログ電圧Ｖｒｉｎの値を書き込むことによって行なわれる。
【００５１】
次に、図６に示す、アナログ／デジタル変換処理（２）が行なわれる。この処理は、マイクロコンピュータ１０００のＣＰＵが行なう。アナログ／デジタル変換処理（２）においては、ＳＳＳ０において、一定電圧ＶｒｉｎをＲＯＭから読出す処理が実行される。その後、ＳＳＳ１において、Ｒｅｆ−Ａ／Ｄ変換回路が出力している出力デジタル値Ｖｒｏｕｔを取得する処理が実行される。次に、ＳＳＳ２においては、基準電圧Ｖｒｅｆ＝１０２３×（Ｖｒｉｎ／Ｄｒｏｕｔ）を算出する処理が実行される。その後、ＳＳＳ３において、基準電圧Ｖｒｅｆを用いて、各比較電圧Ｖｃを決定する処理が実行される。なお、ｃ＝１、２、…、１０である。
【００５２】
比較電圧Ｖｃは、背景技術の欄の説明と同様に、１０ビットのうちの最上位のビットから最下位のビットに順次１をセットしてくときのデジタル値に対するアナログ値である。図１０を用いて説明したように、コンパレータによって、各比較電圧Ｖｃ（ｃ＝１〜１０）と、Ｒｅｆ−Ａ／Ｄ変換回路以外のＡ／Ｄ用端子のそれぞれに入力された入力アナログ電圧Ｖｉｎとが、順次比較され、その比較結果がプログラム回路から出力レジスタへ送信される。その後、ＳＳＳ４において、出力レジスタが、入力アナログ電圧Ｖｉｎに対するデジタル値ＤｅｇｉをＣＰＵへ出力する。
【００５３】
このように、本実施の形態のアナログ／デジタル変換方法によれば、予めＲｅｆ−Ａ／Ｄ変換回路の入力アナログ電圧である一定電圧ＶｒｉｎがＲＯＭに記憶されているため、Ｖｒｅｆ用端子へ印加される基準電圧Ｖｒｅｆが製品ごとにばらついた値となっても、Ｒｅｆ−ａ／Ｄ変換回路以外の各Ａ／Ｄ変換回路に入力されるアナログ電圧を高い精度でデジタル値に変換することが可能となっている。
【００５４】
前述の例においては、Ｒｅｆ−Ａ／Ｄ用端子に所定定電圧を印加させる定電圧回路として可変抵抗器が示されているが、Ｒｅｆ−Ａ／Ｄ用端子に所定電圧を印加させることができる定電圧回路（ボルテージレギュレータ）であれば、図７に示す定電圧ダイオード（ツェナーダイオード）Ｄｚが用いられてもよい。ただし、この場合においても、可変抵抗器ＶＲの代わりに用いられる定電圧ダイオードＶｚの出力値の個々の製品ごとのばらつきの幅は、定電圧回路４００の出力値の個々の製品ごとのばらつきの幅よりも小さなものである必要がある。
【００５５】
上記実施の形態のアナログ／デジタル変換回路を有するマイクロコンピュータが用いられれば、より効果的な使用が可能となるスターリング冷凍機を以下説明する。
【００５６】
なお、スターリング冷凍機においては、後述するように、リニアモータによってピストンが往復運動し、それにより、ディスプレーサが往復運動する。また、ピストンおよびディスプレーサのそれぞれは、その一端がバネに固定されている。そのため、ピストンを駆動するリニアモータＭに理想的なサインカーブを描く交流電圧が印加されなければ、ピストンおよびディスプレーサの往復運動が理想的な単振動とならず、スターリング冷凍機が振動してしまうおそれがある。前述のアナログ／デジタル変換装置を用いれば、リニアモータに印加される交流電圧の波形を理想的なサインカーブにするために必要なアナログデータ、たとえば、リニアモータＭを制御するインバータ回路に入力される直流電圧の値をより高い精度で把握することが可能になる。そのため、前述の実施の形態のアナログ／デジタル変換装置は、スターリング冷凍機４０の制御において非常に適したものである。なお、本発明のスターリング冷凍システムは、スターリング冷凍機４０と前述のアナログ／デジタル変換装置とを有するものである。
【００５７】
以下、図に基づいて、実施のスターリング冷凍機を説明する。
【００５８】
図８は、実施の形態のスターリング冷凍機４０を示す断面図である。スターリング冷凍機４０においては、２つの部分で構成されている円筒形状のシリンダ３内に、円柱形のピストン１およびディスプレーサ２が嵌め込まれている。ピストン１とディスプレーサ２とは、圧縮空間９を介して設けられ、共通の駆動軸として軸Ｙを有している。
【００５９】
ディスプレーサ２の先端側に膨張空間１０が形成されている。圧縮空間９と膨張空間１０とはヘリウム等の作動媒体が流通する媒体流通路１１を介して連通している。媒体流通路１１内には、再生器１２が設けられている。再生器１２は、作動媒体の熱を蓄積するとともに、蓄積した熱を作動媒体に供給する。シリンダ３の略中間には鍔部（フランジ）３ａが設けられている。鍔部３ａにはドーム状の耐圧容器４が取り付けられることによって密閉されたバウンス空間（背面空間）８が形成されている。
【００６０】
ピストン１は後端側で支持バネ５と一体化されている。ディスプレーサ２はピストン１の中心孔１ａを貫通するロッド２ａを介して支持バネ６と一体化されている。支持バネ５と支持バネ６とはボルトおよびナット２２により連結されている。後述するように、ピストン１が往復運動すると、ディスプレーサ２は、ピストン１とディスプレーサ２との間に生じる慣性力によって、ピストン１に対して所定の位相差を有する状態で往復運動を行な
う。
【００６１】
バウンス空間８内のシリンダ３の外側には内側ヨーク１８が嵌め込まれている。内側ヨーク１８には隙間１９を介して外側ヨーク１７が対向している。外側ヨーク１７の内側には駆動用コイル１６が嵌め込まれている。隙間１９には環状の永久磁石１５が移動可能に設けられている。永久磁石１５はカップ状のスリーブ１４を介してピストン１と一体化されている。内側ヨーク１８、外側ヨーク１７、駆動用コイル１６、および永久磁石１５によって、ピストン１を軸Ｙに沿って移動させるリニアモータ１３（Ｍ）が構成されている。
【００６２】
駆動用コイル１６には、リード線２０および２１が接続されている。リード線２０および２１は、耐圧容器４の壁面を貫通し、制御装置３０に接続されている。インバータ回路１００によってリニアモータ１３（Ｍ）に駆動電力が供給される。
【００６３】
上記構成のスターリング冷凍機４０は、リニアモータ１３（Ｍ）によってピストン１が往復運動すると、ピストン１に対して所定の位相差を有する状態でディスプレーサ２が往復運動する。これにより、圧縮空間９と膨張空間１０との間を作動媒体が移動する。その結果、逆スターリングサイクルが形成される。
【００６４】
上述の本実施の形態のスターリング冷凍機４０は、制御装置３０によって所定の交流波形の駆動電圧がリニアモータ１３（Ｍ）に印加されると、ピストン１がその所定の交流波形の駆動電圧に対応した周期およびストロークで往復運動を行なう。したがって、リニアモータ１３に印加される駆動電圧を制御することにより、ピストン１の往復運動の周期およびストロークを制御することが可能である。
【００６５】
次に、上記本実施の形態のフリーピストン型スターリング冷凍機の動作原理をより詳細に説明する。
【００６６】
ピストン１は、リニアモータ１３（Ｍ）により駆動される。ピストン１は、支持バネ５に弾性的に支持されている。そのため、ピストン１は、その位置と時間との関係が正弦波を描くように運動する。
【００６７】
また、ピストン１の動きにより、圧縮空間９内の作動ガスは、その圧力と時間との関係が正弦波を描くように運動する。圧縮空間９内で圧縮された作動ガスは、まず、放熱用熱交換部としての圧縮空間９から熱を放出する。次に、圧縮された作動ガスは、ディスプレーサ２の周囲に設けられた再生器１２で冷却される。その後、圧縮された作動ガスは、再生器１２から吸熱用熱交換部としての膨張空間１０へ流入する。
【００６８】
膨張空間１０の作動ガスは、ディスプレーサ２の動きにより膨張する。膨張した作動ガスは、その温度が低下する。膨張空間１０内の作動ガスは、その圧力と時間との関係が正弦波を描くように運動する。膨張空間１０内の作動ガスの圧力と時間との関係を示す正弦波は、圧縮空間９内の作動ガスの圧力と時間との関係を示す正弦波に対して、所定の位相差を有する波形であるが、同じ周期で変化する波形である。すなわちディスプレーサ２はピストン１に対して所定の位相差を有する状態で往復運動する。
【００６９】
膨張空間１０における冷凍能力は、ディスプレーサ２の往復運動によって生じる膨張空間１０内の作動ガスの圧力の変動の度合いによって決定される。また、膨張空間１０の圧力は、ピストン１の位相とディスプレーサ２の位相との変化、すなわち膨張空間１０の圧力と圧縮空間９の圧力との差によって生じるディスプレーサ２とピストン１との相対的な位置の変化によって変動する。
【００７０】
ディスプレーサ２とピストン１との相対的な位置関係は、ディスプレーサ２の質量、支持バネ６のバネ定数およびピストン１の周波数により決定される。また、ディスプレーサ２の質量および支持バネ６のバネ定数は、設計時に決定されるものである。
【００７１】
制御装置３０内のマイクロコンピュータ１０００から後述するインバータ回路１００へ出力されるＰＷＭ制御信号は、デジタル信号すなわちパルス波形である。このパルス波形は、インバータ回路１００においてアナログ信号すなわち正弦波に変換される。この正弦波の周波数が、スターリング冷凍機４０のピストン１の周波数になる。
【００７２】
なお、デジタル信号をアナログ信号に変換するときには、上述したようにＰＷＭが用いられる。つまり、マイクロコンピュータ１００から順次出力される複数のパルスは、その幅が、小さいものから大きなものへと除々に変化し、ピークの幅になった後、除々に小さなものへと戻っていくように構成されている。それにより、交流波形が生成される。
【００７３】
次に、図９を用いて、制御装置３０内のマイクロコンピュータ１０００とインバータ回路１００とを説明する。図９に示すように、本実施の形態の制御装置３０は、インバータ回路１００とマイクロコンピュータ１０００とを有している。インバータ回路１００は、４つのスイッチング素子を有し、図９に示すような態様で、たとえば、スターリング冷凍機４０に内装されたリニアモータＭに接続されている。４つのスイッチング素子は、トランジスタＧｕ、Ｇｘ、Ｇｖ、およびＧｙであり、それぞれには、ソース電極とドレイン電極との間にフライホイールダイオードが接続されている。
【００７４】
図９から分かるように、トランジスタＧｕとトランジスタＧｘとは直列に接続されているとともに、トランジスタＧｖとトランジスタＧｙとは直列に接続されている。さらに、トランジスタＧｗとトランジスタＧｚとは直列に接続されている。また、トランジスタＧｕおよびＧｘとトランジスタＧｖおよびＧｙとは、この順番で、互いに並列に接続されている。
【００７５】
また、リニアモータ１３（Ｍ）は、一方の端子がトランジスタＧｕとトランジスタＧｘとの間のノードに接続され、かつ、他方の端子がトランジスタＧｖとトランジスタＧｙとの間のノードに接続されている。
【００７６】
本実施の形態の交流電力生成装置によれば、マイクロコンピュータ１００が、トランジスタＧｕおよびＧｙのそれぞれをＯＮさせるＰＷＭ制御信号を出力するとともに、トランジスタＧｖおよびＧｘのそれぞれをＯＦＦさせるＰＷＭ制御信号を出力する。それにより、トランジスタＧｕ、リニアモータＭの一方の端子、リニアモータＭ、リニアモータＭの他方の端子、およびトランジスタＧｙに、この順番で、第１交流電流が流れる。
【００７７】
また、マイクロコンピュータ１００が、トランジスタＧｖおよびＧｘのそれぞれをＯＮさせるＰＷＭ制御信号を出力するとともに、トランジスタＧｕおよびＧｙのそれぞれをＯＦＦさせるＰＷＭ制御信号を出力する。それにより、トランジスタＧｖ、リニアモータＭの他方の端子、リニアモータＭ、リニアモータＭの一方の端子、およびトランジスタＧｘに、この順番で、第２交流電流が流れる。
【００７８】
また、インバータ回路１００に対して並列に平滑コンデンサＣが設けられている。この平滑コンデンサＣに対して並列に整流器Ｄが設けられている。さらに、整流器Ｄに対して並列に交流電源Ｇが設けられている。また、インバータ回路１００の電位を安定させるためのコンデンサＣＣが設けられている。また、コンデンサＣおよびＣＣとインバータ回路１００との間には、コンデンサＣおよびＣＣに対して並列に抵抗器Ｒ１およびＲ２が設けられている。抵抗器Ｒ１および抵抗器Ｒ２は、直列に接続されており、分圧回路として機能する。抵抗器Ｒ１と抵抗器Ｒ２との間のノードは、マイクロコンピュータ１０００の電圧センサに接続されている。
【００７９】
したがって、抵抗器Ｒ１と抵抗器Ｒ２との間のノードの電位がマイクロコンピュータ１０００によって検知される。その電位の値を用いて、マイクロコンピュータ１０００は、ＤＣセンサによって、インバータ回路１００に入力される交流電力の電圧の値を検出する。なお、抵抗器Ｒ２に対して並列にコンデンサＣＣＣが設けられているが、コンデンサＣＣＣは、抵抗器Ｒ１と抵抗器Ｒ２との間のノードの電位を安定させるためのものである。
【００８０】
前述のマイクロコンピュータ１０００内のＤＣ電圧センサのアナログ／デジタル変換おいて、図１、図４、および図７を用いて説明がなされたアナログ／デジタル変換回路またはアナログ／デジタル変換方法の原理が用いられれば、マイクロコンピュータ１０００は、より高い精度でインバータ回路１００に入力される直流電圧の値を把握することができる。したがって、インバータ回路１００へ入力される直流電圧が大きくなった場合にインバータ回路１００を構成するトランジスタのデューティ比を小さくし、一方、インバータ回路１００へ入力される直流電圧が小さくなった場合にインバータ回路１００を構成するトランジスタのデューティ比を大きくするような、交流波形を理想のサインカーブに近づけるための調整をより高い精度で行なうことができる。その結果、インバータ回路１００へ入力される直流電圧の製品ごとのばらつきに起因して、スターリング冷凍機４０のピストン１およびディスプレーサ２のそれぞれの往復運動が歪なものとなることが防止される。つまり、スターリング冷凍機４０のピストン１およびディスプレーサ２のそれぞれの往復運動を、いずれの製品においても理想的な単振動にすることができる。その結果、量産された製品（たとえば、冷却庫）のスターリング冷凍機４０のそれぞれの運転効率を均一に高めることができる。
【００８１】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００８２】
【図１】実施の形態１のアナログ／デジタル変換装置を説明するための図である。
【図２】実施の形態１のアナログ／デジタル変換の原理を説明するための図である。
【図３】実施の形態１のアナログ／デジタル変換処理（１）を説明するための図である。
【図４】実施の形態２のアナログ／デジタル変換装置を説明するための図である。
【図５】実施の形態２のアナログ／デジタル変換の原理を説明するための図である。
【図６】実施の形態２のアナログ／デジタル変換処理（２）を説明するための図である。
【図７】実施の形態２のアナログ／デジタル変換装置の変形例を説明するための図である。
【図８】実施の形態のスターリング冷凍機を説明するための図である。
【図９】実施の形態のスターリング冷凍システムに搭載されたマイクロコンピュータおよびインバータ回路を説明するための図である。
【図１０】従来のアナログ／デジタル変換回路を説明するための図である。
【図１１】一般的なアナログ／デジタル変換の原理を説明するための図である。
【符号の説明】
【００８３】
Ｄ  ダイオード、Ｄｚ  ツェナーダイオード、ＶＲ  可変抵抗器、Ｍ  モータ、４００  定電圧回路、１  ピストン、２  ディスプレーサ、１３（Ｍ）  リニアモータ、１００  インバータ回路、１０００  マイクロコンピュータ。
【図１】
2006080872.tif 000003
【図２】
2006080872.tif 000004
【図３】
2006080872.tif 000005
【図４】
2006080872.tif 000006
【図５】
2006080872.tif 000007
【図６】
2006080872.tif 000008
【図７】
2006080872.tif 000009
【図８】
2006080872.tif 000010
【図９】
2006080872.tif 000011
【図１０】
2006080872.tif 000012
【図１１】
2006080872.tif 000013