(57)【要約】  【課題】  従来の装置よりも少ない消費電力でデータをバックアップすることができる電子制御装置を提供すること。  【解決手段】  電子制御装置１０は、演算処理を実行するＣＰＵ１１及びＣＰＵ１２と、所定の車載装置から各種信号を入力する入力ＩＦ１４と、演算処理された結果の信号を所定の車載制御装置に出力する出力ＩＦ１５と、ＣＰＵ１２に電力を供給する電源を切り替える切替スイッチ１６とを備え、ＣＰＵ１１は、特定データを記憶するＲＡＭ１１ｃを備え、ＣＰＵ１２は、予告信号生成手段２１から電力停止予告信号を受信したとき、ＣＰＵ１１の演算処理部１１ｂに対してＲＡＭ１１ｃに記憶された特定データの転送を指示する演算処理部１２ｂと、ＲＡＭ１１ｃから転送された特定データ及び入力ＩＦ１４から入力された特定データを記憶するＲＡＭ１２ｃとを備える。【選択図】  図１
2006048235.tif 000002
【特許請求の範囲】
【請求項１】
特定データを記憶する第１の記憶手段を含む第１の中央演算装置と、所定のデータを記憶する第２の記憶手段を含む第２の中央演算装置と、前記第１の中央演算装置に接続された電源から前記第１の中央演算装置への電力供給が停止される前に前記特定データを前記第１の記憶手段から前記第２の記憶手段に転送するデータ転送手段とを備えたことを特徴とする電子制御装置。
【請求項２】
前記電力供給の停止を予め知らせる電力停止予告信号を受信する予告信号受信手段と、前記電力停止予告信号に基づいて前記第２の中央演算装置に電力供給する電源を切り替える電源切替手段とを備えたことを特徴とする請求項１に記載の電子制御装置。
【請求項３】
前記第１の中央演算装置への電力供給が停止された後に再び前記電力供給が開始されたとき、前記データ転送手段は、前記電力供給が停止される前に転送した前記特定データを前記第２の記憶手段から前記第１の記憶手段に転送することを特徴とする請求項１又は請求項２に記載の電子制御装置。
【請求項４】
前記第１の中央演算装置は、前記データ転送手段を備えたことを特徴とする請求項１から請求項３までのいずれかに記載の電子制御装置。
【請求項５】
前記第２の中央演算装置は、前記予告信号受信手段、前記データ転送手段及び前記電源切替手段のうちの少なくとも一つを備えたことを特徴とする請求項１から請求項４までのいずれかに記載の電子制御装置。
【請求項６】
前記データ転送手段は、前記第１の記憶手段が有する記憶領域のうち予め定められた記憶領域に記憶されたデータを前記特定データとして転送することを特徴とする請求項１から請求項５までのいずれかに記載の電子制御装置。
【請求項７】
前記第１の記憶手段と前記第２の記憶手段との間で授受される信号を伝送する複数の信号線を備え、前記データ転送手段は、前記複数の信号線のうち所定の信号線を介して前記特定データを前記第１の記憶手段から前記第２の記憶手段に転送することを特徴とする請求項１から請求項６までのいずれかに記載の電子制御装置。
【請求項８】
前記第１の中央演算装置及び前記第２の中央演算装置の少なくとも一方が複数であることを特徴とする請求項１から請求項７までのいずれかに記載の電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば車両の電源がオフにされても所定のデータを記憶保持する電子制御装置に関する。
【背景技術】
【０００２】
従来の電子制御装置は、車両のイグニッションスイッチがオフにされてもデータを保存するバックアップメモリと、所定のデータをバックアップメモリに記憶するＣＰＵとを有するマイコンを備え、ＣＰＵが、車両のバッテリに常時接続されたバックアップメモリに対して定期的なデータの書き込みと電圧低下時の一括書き込みとを実行することによって、ＣＰＵの処理負荷を抑えつつ、バックアップメモリに的確にデータを書き込むことができるようになっている（例えば、特許文献１参照。）。
【特許文献１】特開２００２−３０９８８号公報（第３−５頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、このような従来の電子制御装置では、マイコンの個数が増加するに従ってバックアップメモリの個数が増え、バックアップメモリの消費電力が増加してしまうので、装置全体の消費電力が増加するという問題があった。
【０００４】
本発明は、このような問題を解決するためになされたものであり、従来の装置よりも少ない消費電力でデータをバックアップすることができる電子制御装置を提供するものである。
【課題を解決するための手段】
【０００５】
本発明の電子制御装置は、特定データを記憶する第１の記憶手段を含む第１の中央演算装置と、所定のデータを記憶する第２の記憶手段を含む第２の中央演算装置と、前記第１の中央演算装置に接続された電源から前記第１の中央演算装置への電力供給が停止される前に前記特定データを前記第１の記憶手段から前記第２の記憶手段に転送するデータ転送手段とを備えた構成を有している。
【０００６】
この構成により、本発明の電子制御装置は、データ転送手段は、第１の中央演算装置に接続された電源から第１の中央演算装置への電力供給が停止される前に特定データを第１の記憶手段から第２の記憶手段に転送するので、第１の記憶手段に記憶された特定データ及び第２の記憶手段に記憶されたデータを第２の記憶手段への電力供給のみで記憶保持することができ、従来の装置よりも少ない消費電力でデータをバックアップすることができる。
【０００７】
また、本発明の電子制御装置は、前記電力供給の停止を予め知らせる電力停止予告信号を受信する予告信号受信手段と、前記電力停止予告信号に基づいて前記第２の中央演算装置に電力供給する電源を切り替える電源切替手段とを備えた構成を有している。
【０００８】
この構成により、本発明の電子制御装置は、電源切替手段は、電力停止予告信号に基づいて第２の中央演算装置に電力供給する電源を切り替えるので、第１の記憶手段に記憶された特定データ及び第２の記憶手段に記憶されたデータを確実にバックアップすることができる。
【０００９】
さらに、本発明の電子制御装置は、前記第１の中央演算装置への電力供給が停止された後に再び前記電力供給が開始されたとき、前記データ転送手段は、前記電力供給が停止される前に転送した前記特定データを前記第２の記憶手段から前記第１の記憶手段に転送する構成を有している。
【００１０】
この構成により、本発明の電子制御装置は、電源が切断されていた間に第２の記憶手段が記憶保持していた第１の記憶手段の特定データを第１の記憶手段に転送することができる。
【００１１】
さらに、本発明の電子制御装置は、前記第１の中央演算装置は、前記データ転送手段を備えた構成を有している。
【００１２】
この構成により、本発明の電子制御装置は、第１の中央演算装置がデータ転送手段を備えるので、回路構成を簡略化することができる。
【００１３】
さらに、本発明の電子制御装置は、前記第２の中央演算装置は、前記予告信号受信手段、前記データ転送手段及び前記電源切替手段のうちの少なくとも一つを備えた構成を有している。
【００１４】
この構成により、本発明の電子制御装置は、第２の中央演算装置が予告信号受信手段、データ転送手段及び電源切替手段のうちの少なくとも一つを備えるので、回路構成を簡略化することができる。
【００１５】
さらに、本発明の電子制御装置は、前記データ転送手段は、前記第１の記憶手段が有する記憶領域のうち予め定められた記憶領域に記憶されたデータを前記特定データとして転送する構成を有している。
【００１６】
この構成により、本発明の電子制御装置は、データ転送手段は、第１の記憶手段が有する記憶領域のうち予め定められた記憶領域に記憶されたデータを特定データとして転送するので、特定データとそれ以外のデータとを容易に識別することができ、特定データを第２の記憶手段に確実に記憶保持させることができる。
【００１７】
さらに、本発明の電子制御装置は、前記第１の記憶手段と前記第２の記憶手段との間で授受される信号を伝送する複数の信号線を備え、前記データ転送手段は、前記複数の信号線のうち所定の信号線を介して前記特定データを前記第１の記憶手段から前記第２の記憶手段に転送する構成を有している。
【００１８】
この構成により、本発明の電子制御装置は、データ転送手段は、複数の信号線のうち所定の信号線を介して特定データを第１の記憶手段から第２の記憶手段に転送するので、特定データを第２の記憶手段に確実に記憶保持させることができる。
【００１９】
さらに、本発明の電子制御装置は、前記第１の中央演算装置及び前記第２の中央演算装置の少なくとも一方が複数である構成を有している。
【００２０】
この構成により、本発明の電子制御装置は、複数の第１の中央演算装置が有する特定データを一つの第２の中央演算装置に転送して記憶保持することができるので、従来の装置よりも少ない消費電力で複数の特定データをバックアップすることができる。また、本発明の電子制御装置は、第１の中央演算装置が有する特定データを分割して複数の第２の中央演算装置にそれぞれ転送することができるので、特定データを転送する転送時間の短縮化を図ることができる。
【発明の効果】
【００２１】
本発明は、従来の装置よりも少ない消費電力でデータをバックアップすることができるという効果を有する電子制御装置を提供することができるものである。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を用いて説明する。なお、本発明の電子制御装置が車載装置の入出力信号を処理する例を挙げて以下説明する。
【００２３】
（第１の実施の形態）
まず、本発明の第１の実施の形態の電子制御装置の構成について説明する。
【００２４】
図１に示すように、本実施の形態の電子制御装置１０は、演算処理を実行するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１１及びＣＰＵ１２と、ＣＰＵ１１とＣＰＵ１２との間で授受される信号を伝送する通信ライン１３と、所定の車載装置から各種信号を入力する入力ＩＦ（Ｉｎｔｅｒｆａｃｅ）１４と、各種信号に基づいて演算処理された結果の信号を所定の車載装置に出力する出力ＩＦ１５と、ＣＰＵ１２に電力を供給する電源を切り替える切替スイッチ１６とを備えている。ここで、ＣＰＵ１１及びＣＰＵ１２は、それぞれ、本発明の第１の中央演算装置及び第２の中央演算装置を構成している。
【００２５】
なお、図示を省略したが、入力ＩＦ１４は、例えば、エンジンの燃料噴射量を検出する噴射量検出装置や、車両の加速度を検出する加速度センサ等に接続され、接続された装置から各種信号を入力して、ＣＰＵ１１又はＣＰＵ１２に出力するようになっている。また、出力ＩＦ１５は、例えば、エンジンの燃料噴射量を制御する噴射量制御装置や、急ブレーキ時のスリップを回避するＡＢＳ（Ａｎｔｉｌｏｃｋ  Ｂｒａｋｅ  Ｓｙｓｔｅｍ)等に接続され、ＣＰＵ１１又はＣＰＵ１２によって演算処理された信号を所定の車載装置に出力するようになっている。
【００２６】
ＣＰＵ１１は、プログラムを記憶するＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１１ａと、ＲＯＭ１１ａに記憶されたプログラムに従って入力ＩＦ１４からの信号に基づいて演算処理する演算処理部１１ｂと、所定のデータを記憶するＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１１ｃとを備えている。なお、ＲＡＭ１１ｃは、本発明の第１の記憶手段を構成している。
【００２７】
演算処理部１１ｂは、例えば、車両の加速度を検出する加速度センサから加速度値を示す信号を入力ＩＦ１４経由で受信したとき、ＲＯＭ１１ａに記憶されたプログラムに従って演算処理する。その結果、受信した加速度値が予め定められた閾値を超えた場合、演算処理部１１ｂは、急ブレーキ動作が行われたと判断し、出力ＩＦ１５を介してＡＢＳを作動させる信号を出力するようになっている。
【００２８】
また、演算処理部１１ｂは、入力ＩＦ１４から入力される各種信号のデータをプログラムに従って特定されたデータ（以下「特定データ」という。）とそれ以外のデータ（以下「非特定データ」という。）とに分類し、ＲＡＭ１１ｃに記憶させるようになっている。ここで、特定データとは、例えば車両や車載装置等の不具合情報や学習情報のように所定の期間保存して運転の支援や車載装置の不具合の解析等に活用するデータをいう。
【００２９】
さらに、演算処理部１１ｂは、後述の演算処理部１２ｂからデータ転送の指示信号を受信したとき、ＲＡＭ１１ｃに記憶された特定データをＣＰＵ１２に通信ライン１３を介して転送するようになっている。なお、演算処理部１１ｂは、本発明のデータ転送手段を構成している。
【００３０】
ＲＡＭ１１ｃは、演算処理部１１ｂが演算処理する際に生じる一時的なデータ、特定データ及び非特定データ等を記憶するようになっている。
【００３１】
ＣＰＵ１２は、プログラムを記憶するＲＯＭ１２ａと、ＲＯＭ１２ａに記憶されたプログラムに従って演算処理を実行する演算処理部１２ｂと、所定のデータを記憶するＲＡＭ１２ｃとを備えている。なお、ＣＰＵ１２は、ＣＰＵ１１に入力される信号とは異なる信号を入力ＩＦ１４から入力して処理するようになっている。また、ＲＡＭ１２ｃは、本発明の第２の記憶手段を構成している。
【００３２】
また、ＣＰＵ１２は、電力停止予告信号を生成する予告信号生成手段２１に接続されている。ここで、電力停止予告信号とは、例えば、車両のエンジンを始動させるイグニッションスイッチがオンからオフにされた際に、ＣＰＵ１１及びＣＰＵ１２に電力を供給しているメイン電源（図示省略）が電力供給を停止することを予め知らせる信号をいう。
【００３３】
予告信号生成手段２１は、例えば、イグニッションスイッチを備えたキーシリンダに挿入されるキーの位置を検出するキー位置センサ及びパルス信号発生回路等によって構成され、キーの位置がオンの位置からオフの位置になったとき、所定のパルス信号で形成された電力停止予告信号を生成するようになっている。なお、予告信号生成手段２１の構成は、前述のものに限定されるものではなく、エンジンの停止を検知するセンサや、イグニッションスイッチがオフにされてメイン電源の電圧が所定値以下に低下したことを検知するセンサ等を設け、電力停止予告信号を生成する構成としてもよい。
【００３４】
さらに、ＣＰＵ１２は、ＣＰＵ１１及びＣＰＵ１２に電力を供給しているメイン電源をオン又はオフするメイン電源スイッチ２２に接続されている。メイン電源スイッチ２２は、例えばイグニッションスイッチがオンになったときオンにされるようになっている。
【００３５】
演算処理部１２ｂは、前述の演算処理部１１ｂと同様に、ＲＯＭ１２ａに記憶されたプログラムに従って入力ＩＦ１４からの信号に基づいて演算処理し、演算処理した結果の信号を出力ＩＦ１５に出力したり、入力ＩＦ１４から入力される各種信号のデータを特定データと非特定データとに分類してＲＡＭ１２ｃに記憶させたりするようになっている。
【００３６】
また、演算処理部１２ｂは、予告信号生成手段２１から電力停止予告信号を受信したとき、演算処理部１１ｂに対してＲＡＭ１１ｃに記憶された特定データの転送を指示する信号を出力し、ＣＰＵ１１から転送される特定データをＲＡＭ１２ｃに記憶させるようになっている。
【００３７】
さらに、演算処理部１２ｂは、データの転送が完了したか否かを判断し、データの転送が完了したと判断した場合は、切替スイッチ１６を操作してＣＰＵ１２に電力供給する電源を例えば１２Ｖのメイン電源から例えば５Ｖのバックアップ電源（図示省略）に切り替えた後、メイン電源スイッチ２２をオフにしてメイン電源からＣＰＵ１１への電力供給を停止するようになっている。なお、切替スイッチ１６は、例えばイグニッションスイッチがオンになったとき、ＣＰＵ１２とメイン電源とを接続するようになっている。
【００３８】
バックアップ電源に切り替えられた状態において、ＲＯＭ１２ａ及び演算処理部１２ｂは動作しない状態、すなわち電力を消費しない状態となり、ＲＡＭ１２ｃのみが動作する状態となる。なお、演算処理部１２ｂは、本発明の予告信号受信手段及び電源切替手段を構成している。
【００３９】
ＲＡＭ１２ｃは、演算処理部１２ｂが演算処理する際に生じる一時的なデータや、入力ＩＦ１４から入力された特定データ等を記憶するようになっている。また、ＲＡＭ１２ｃは、演算処理部１１ｂによって転送されるＲＡＭ１１ｃに記憶された特定データを記憶するようになっている。
【００４０】
次に、本実施の形態の電子制御装置１０の動作について、図２を用いて説明する。なお、メイン電源スイッチ２２はオンになっているものとする。
【００４１】
まず、入力ＩＦ１４によって、所定の車載装置から信号が入力され（ステップＳ１１）、入力された信号は、ＣＰＵ１１及びＣＰＵ１２のうちの予め定められたＣＰＵに出力される。
【００４２】
次いで、ＣＰＵ１１の演算処理部１１ｂ及びＣＰＵ１２の演算処理部１２ｂによって、ＲＡＭ１１ｃ及びＲＡＭ１２ｃからプログラムがそれぞれ読み込まれ、入力された信号のデータが特定データか否かが判断される（ステップＳ１２）。
【００４３】
ステップＳ１２において、演算処理部１１ｂ又は演算処理部１２ｂによって、特定データと判断された場合は、特定データがＲＡＭ１１ｃ又はＲＡＭ１２ｃの所定の記憶領域にそれぞれ記憶され（ステップＳ１３）、特定データと判断されなかった場合は、入力された信号のデータが非特定データとしてＲＡＭ１１ｃ又はＲＡＭ１２ｃの所定の記憶領域にそれぞれ記憶される（ステップＳ１４）。なお、非特定データの記憶ステップは省略してもよい。
【００４４】
引き続き、入力された信号に対する所定の演算処理が実行され（ステップＳ１５）、演算処理された結果の信号が出力ＩＦ１５に出力される（ステップＳ１６）。例えば、演算処理部１１ｂは、噴射量検出装置から燃料噴射量を示す信号を受信したとき、プログラムに従って、受信した燃料噴射量を補正すべきか否かを判断し、補正すべきと判断した場合は補正量を算出して出力ＩＦ１５に補正量を示す信号を出力する。
【００４５】
さらに、演算処理部１２ｂによって、電力停止予告信号が受信されたか否かが判断される（ステップＳ１７）。ここで、電力停止予告信号が受信されたと判断された場合は、演算処理部１２ｂによって、データ転送の指示信号が演算処理部１１ｂに出力され、演算処理部１１ｂによって、ＲＡＭ１１ｃに記憶された特定データがＣＰＵ１２に転送され（ステップＳ１８）、演算処理部１２ｂによってＲＡＭ１２ｃに記憶される。
【００４６】
一方、ステップＳ１７において電力停止予告信号を受信したと判断されなかった場合は、ステップＳ１１に戻る。
【００４７】
ステップＳ１８において、特定データの転送が完了したか否かの判断は、演算処理部１２ｂによって実行される。例えば、ＲＡＭ１１ｃに記憶された特定データの最初及び最後に所定のフラグデータを付加し、これらのフラグデータがＲＡＭ１２ｃに記憶されたとき、演算処理部１２ｂによって、特定データの転送が完了したと判断される。
【００４８】
続いて、演算処理部１２ｂによって、切替スイッチ１６が操作され、ＣＰＵ１２に電力供給する電源がメイン電源からバックアップ電源に切り替えられ（ステップＳ１９）、ＲＡＭ１２ｃによって、特定データが記憶保持される（ステップＳ２０）。そして、演算処理部１２ｂによって、メイン電源スイッチ２２がオフにされる（ステップＳ２１）。
【００４９】
なお、ステップＳ２１以降において、再びイグニッションスイッチがオンにされることによって、メイン電源スイッチ２２がオンにされ、また、切替スイッチ１６によってメイン電源とＣＰＵ１２とが接続されてＣＰＵ１１及びＣＰＵ１２に電力が供給された場合は、演算処理部１２ｂによって、ＲＡＭ１１ｃから転送された特定データがＲＡＭ１２ｃからＣＰＵ１１に転送され、演算処理部１１ｂによって、ＲＡＭ１１ｃに記憶される。この場合、演算処理部１２ｂは、本発明のデータ転送手段を構成する。
【００５０】
また、ステップＳ１７において特定データの転送が完了したとき、特定データは例えば図３に示すように記憶される。図３において、ＲＡＭ１１ｃ及びＲＡＭ１２ｃに記憶された特定データをそれぞれ特定データＡ及び特定データＢとすると、ＲＡＭ１２ｃによって、ＲＡＭ１１ｃから転送された特定データＡと特定データＢとがバックアップ電源のみで記憶保持される。
【００５１】
以上のように、本実施の形態の電子制御装置１０によれば、演算処理部１２ｂは、予告信号生成手段２１から電力停止予告信号を受信したとき、演算処理部１１ｂに対してＲＡＭ１１ｃに記憶された特定データの転送を指示する信号を出力し、この特定データをＲＡＭ１２ｃに記憶させた後に、ＣＰＵ１２に電力供給する電源をメイン電源からバックアップ電源に切り替え、メイン電源スイッチ２２をオフにする構成としたので、ＲＡＭ１１ｃ及びＲＡＭ１２ｃに記憶された特定データをＲＡＭ１２ｃへの電力供給のみで記憶保持することができ、従来の装置よりも少ない消費電力でデータをバックアップすることができる。
【００５２】
また、本実施の形態の電子制御装置１０によれば、演算処理部１２ｂは、特定データの最初及び最後に付加された所定のフラグデータによって特定データの転送の完了を判断する構成としたので、ＣＰＵ１１とＣＰＵ１２との間において、ＲＡＭ１１ｃに記憶された特定データが全て転送されたか否かを確認する信号の授受を省略することができ、従来のものよりも短時間で特定データを転送してバックアップすることができる。
【００５３】
なお、本実施の形態において、ＣＰＵ１１とＣＰＵ１２との間の信号の授受を一つの通信ライン１３で行う例を挙げて説明したが、本発明はこれに限定されるものではない。
【００５４】
例えば、通信ライン１３を複数で構成し、特定データ記憶領域からのデータを専用の通信ラインで転送する構成とすれば、特定データと非特定データとを容易に識別することができる。この場合の複数の通信ラインは、本発明の複数の信号線を構成する。
【００５５】
また、本実施の形態において、ＣＰＵ１１が有する特定データをＣＰＵ１２が記憶する例を挙げて説明したが、本発明はこれに限定されるものではなく、複数のＣＰＵが有する特定データをＣＰＵ１２が記憶する構成としても同様の効果が得られる。
【００５６】
また、本実施の形態において、演算処理部１１ｂが本発明のデータ転送手段を構成し、演算処理部１２ｂが本発明の予告信号受信手段及び電源切替手段を構成する例を挙げて説明したが、本発明はこれに限定されるものではなく、これらの手段を演算処理部１１ｂ及び演算処理部１２ｂ以外の新たな演算処理部で構成しても同様の効果が得られる。
【００５７】
また、本実施の形態において、電子制御装置１０が車載装置の入出力信号を処理する例を挙げて説明したが、本発明はこれに限定されるものではなく、入力ＩＦ１４及び出力ＩＦ１５に接続された装置に対して所定のデータを記憶する構成としても同様の効果が得られる。
【００５８】
（第２の実施の形態）
まず、本発明の第２の実施の形態の電子制御装置の構成について説明する。
【００５９】
図４に示すように、本実施の形態の電子制御装置３０は、演算処理を実行するＣＰＵ３１、ＣＰＵ３２及びＣＰＵ３３と、ＣＰＵ３１とＣＰＵ３２との間で授受される信号を伝送する通信ライン３４と、ＣＰＵ３１とＣＰＵ３３との間で授受される信号を伝送する通信ライン３５と、ＣＰＵ３２とＣＰＵ３３との間で授受される信号を伝送する通信ライン３６と、所定の車載装置から各種信号を入力する入力ＩＦ１４と、各種信号に基づいて演算処理された結果の信号を所定の車載制御装置に出力する出力ＩＦ１５と、ＣＰＵ３２及びＣＰＵ３３に電力を供給する電源を切り替える切替スイッチ１６とを備えている。なお、ＣＰＵ３１は、本発明の第１の中央演算装置を構成し、ＣＰＵ３２及びＣＰＵ３３は、本発明の第２の中央演算装置を構成している。
【００６０】
ＣＰＵ３１は、プログラムを記憶するＲＯＭ３１ａと、ＲＯＭ３１ａに記憶されたプログラムに従って演算処理を実行する演算処理部３１ｂと、所定のデータを記憶するＲＡＭ３１ｃとを備えている。なお、ＲＡＭ３１ｃは、本発明の第１の記憶手段を構成している。
【００６１】
演算処理部３１ｂは、ＲＯＭ３１ａに記憶されたプログラムに従って入力ＩＦ１４からの信号に基づいて演算処理し、演算処理した結果の信号を出力ＩＦ１５に出力するようになっている。
【００６２】
また、演算処理部３１ｂは、入力ＩＦ１４から入力される各種信号のデータを特定データと非特定データとに分類し、ＲＡＭ３１ｃに記憶させるようになっている。
【００６３】
さらに、演算処理部３１ｂは、後述の演算処理部３２ｂからデータ転送の指示信号を受信したとき、ＲＡＭ３１ｃに記憶された特定データを例えば同じファイルサイズで２分割するようになっている。そして、演算処理部３１ｂは、２分割した一方の特定データをＣＰＵ３２に通信ライン３４を介して転送し、２分割した他方の特定データをＣＰＵ３３に通信ライン３５を介して転送するようになっている。なお、演算処理部３１ｂは、本発明のデータ転送手段を構成している。
【００６４】
ＲＡＭ３１ｃは、演算処理部３１ｂが演算処理する際に生じる一時的なデータ、特定データ及び非特定データ等を記憶するようになっている。
【００６５】
ＣＰＵ３２は、プログラムを記憶するＲＯＭ３２ａと、ＲＯＭ３２ａに記憶されたプログラムに従って演算処理を実行する演算処理部３２ｂと、所定のデータを記憶するＲＡＭ３２ｃとを備えている。なお、ＣＰＵ３２は、ＣＰＵ３１及びＣＰＵ３３に入力される信号とは異なる信号を入力ＩＦ１４から入力して処理するようになっている。また、ＲＡＭ３２ｃは、本発明の第２の記憶手段を構成している。
【００６６】
また、ＣＰＵ３２は、電力停止予告信号を生成する予告信号生成手段２１と、ＣＰＵ３１、ＣＰＵ３２及びＣＰＵ３３に電力を供給しているメイン電源（図示省略）をオン又はオフするメイン電源スイッチ２２とに接続されている。メイン電源スイッチ２２は、イグニッションスイッチがオンになったときオンにされるようになっている。
【００６７】
演算処理部３２ｂは、前述の演算処理部３１ｂと同様に、ＲＯＭ３２ａに記憶されたプログラムに従って入力ＩＦ１４からの信号に基づいて演算処理し、演算処理した結果の信号を出力ＩＦ１５に出力したり、入力ＩＦ１４から入力される各種信号のデータを特定データと非特定データとに分類してＲＡＭ３２ｃに記憶させたりするようになっている。
【００６８】
また、演算処理部３２ｂは、予告信号生成手段２１から電力停止予告信号を受信したとき、演算処理部３１ｂに対してＲＡＭ３１ｃに記憶された特定データの転送を指示する信号を出力し、ＣＰＵ３１から転送される特定データをＲＡＭ３２ｃに記憶させるようになっている。
【００６９】
さらに、演算処理部３２ｂは、データの転送が完了したか否かを判断し、データの転送が完了したと判断した場合は、切替スイッチ１６を操作してＣＰＵ３２及びＣＰＵ３３に電力供給する電源を例えば１２Ｖのメイン電源から例えば５Ｖのバックアップ電源（図示省略）に切り替えた後、メイン電源スイッチ２２をオフにしてメイン電源からＣＰＵ３１への電力供給を停止するようになっている。なお、切替スイッチ１６は、例えばイグニッションスイッチがオンになったとき、ＣＰＵ３２及びＣＰＵ３３とメイン電源とを接続するようになっている。
【００７０】
バックアップ電源に切り替えられた状態において、ＲＯＭ３２ａ及び演算処理部３２ｂは動作しない状態、すなわち電力を消費しない状態となり、ＲＡＭ３２ｃのみが動作する状態となる。なお、演算処理部３２ｂは、本発明の予告信号受信手段及び電源切替手段を構成している。
【００７１】
ＲＡＭ３２ｃは、演算処理部３２ｂが演算処理する際に生じる一時的なデータ、特定データ及び非特定データ等を記憶するようになっている。また、ＲＡＭ３２ｃは、演算処理部３１ｂによって転送されるＲＡＭ３１ｃに記憶された特定データを記憶するようになっている。
【００７２】
ＣＰＵ３３は、プログラムを記憶するＲＯＭ３３ａと、ＲＯＭ３３ａに記憶されたプログラムに従って演算処理を実行する演算処理部３３ｂと、所定のデータを記憶するＲＡＭ３３ｃとを備えている。なお、ＣＰＵ３３は、ＣＰＵ３１及びＣＰＵ３２に入力される信号とは異なる信号を入力ＩＦ１４から入力して処理するようになっている。また、ＲＡＭ３３ｃは、本発明の第２の記憶手段を構成している。
【００７３】
演算処理部３３ｂは、前述の演算処理部３１ｂと同様に、ＲＯＭ３３ａに記憶されたプログラムに従って入力ＩＦ１４からの信号に基づいて演算処理し、演算処理した結果の信号を出力ＩＦ１５に出力したり、入力ＩＦ１４から入力される各種信号のデータを特定データと非特定データとに分類してＲＡＭ３３ｃに記憶させたりするようになっている。
【００７４】
また、演算処理部３３ｂは、演算処理部３２ｂが電力停止予告信号を受信したとき、演算処理部３１ｂに対してＲＡＭ３１ｃに記憶された特定データの転送を指示する信号を出力し、ＣＰＵ３１から転送される特定データをＲＡＭ３３ｃに記憶させるようになっている。
【００７５】
さらに、演算処理部３３ｂは、データの転送が完了したか否かを判断し、データの転送が完了したと判断した場合は、通信ライン３６を介してデータの転送の完了を示す信号をＣＰＵ３２に出力するようになっている。なお、演算処理部３２ｂによってバックアップ電源に切り替えられた状態において、ＲＯＭ３３ａ及び演算処理部３３ｂは動作しない状態、すなわち電力を消費しない状態となり、ＲＡＭ３３ｃのみが動作する状態となる。
【００７６】
ＲＡＭ３３ｃは、演算処理部３３ｂが演算処理する際に生じる一時的なデータ、特定データ及び非特定データ等を記憶するようになっている。また、ＲＡＭ３３ｃは、演算処理部３１ｂによって転送されるＲＡＭ３１ｃに記憶された特定データを記憶するようになっている。
【００７７】
なお、入力ＩＦ１４、出力ＩＦ１５及び予告信号生成手段２１の構成の説明は、本発明の第１の実施の形態で説明したので省略する。
【００７８】
次に、本実施の形態の電子制御装置３０の動作について、図５を用いて説明する。なお、メイン電源スイッチ２２はオンになっているものとする。
【００７９】
まず、入力ＩＦ１４によって、所定の車載装置から信号が入力され（ステップＳ３１）、入力された信号は、ＣＰＵ３１、ＣＰＵ３２及びＣＰＵ３３のうちの予め定められたＣＰＵに出力される。
【００８０】
次いで、演算処理部３１ｂ、演算処理部３２ｂ及び演算処理部３３ｂによって、ＲＡＭ３１ｃ、ＲＡＭ３２ｃ及びＲＡＭ３３ｃからプログラムがそれぞれ読み込まれ、入力された信号のデータが特定データか否かが判断される（ステップＳ３２）。
【００８１】
ステップＳ３２において、演算処理部３１ｂ、演算処理部３２ｂ又は演算処理部３３ｂによって、特定データと判断された場合は、特定データがＲＡＭ３１ｃ、ＲＡＭ３２ｃ又はＲＡＭ３３ｃの所定の記憶領域にそれぞれ記憶され（ステップＳ３３）、特定データと判断されなかった場合は、入力された信号のデータが非特定データとしてＲＡＭ３１ｃ、ＲＡＭ３２ｃ又はＲＡＭ３３ｃの所定の記憶領域にそれぞれ記憶される（ステップＳ３４）。なお、非特定データの記憶ステップは省略してもよい。
【００８２】
引き続き、入力された信号に対する所定の演算処理が実行され（ステップＳ３５）、演算処理された結果の信号が出力ＩＦ１５に出力される（ステップＳ３６）。
【００８３】
さらに、演算処理部３２ｂによって、電力停止予告信号が受信されたか否かが判断される（ステップＳ３７）。ここで、電力停止予告信号が受信されたと判断された場合は、演算処理部３２ｂによって、データ転送の指示信号が演算処理部３１ｂに出力され、演算処理部３１ｂによって、ＲＡＭ３１ｃに記憶された特定データが例えば同じファイルサイズで２分割される（ステップＳ３８）。
【００８４】
一方、ステップＳ３７において電力停止予告信号を受信したと判断されなかった場合は、ステップＳ３１に戻る。
【００８５】
次いで、演算処理部３２ｂによって、２分割された特定データの一方がＣＰＵ３２に、他方がＣＰＵ３３に転送され（ステップＳ３９）、演算処理部３２ｂ及び演算処理部３３ｂによって、ＲＡＭ３２ｃ及びＲＡＭ３３ｃにそれぞれ記憶される。
【００８６】
ステップＳ３９において、特定データの転送が完了したか否かの判断は、演算処理部３２ｂ及び演算処理部３３ｂによって実行される。例えば、２分割された特定データの最初及び最後に所定のフラグデータを付加し、これらのフラグデータがＲＡＭ３２ｃ及びＲＡＭ３２ｃにそれぞれ記憶されたとき、演算処理部３２ｂ及び演算処理部３３ｂによって、特定データの転送が完了したとそれぞれ判断される。
【００８７】
続いて、演算処理部３２ｂによって、切替スイッチ１６が操作され、ＣＰＵ３２及びＣＰＵ３３に電力供給する電源がメイン電源からバックアップ電源に切り替えられ（ステップＳ４０）、ＲＡＭ３２ｃ及びＲＡＭ３３ｃによって、特定データがそれぞれ記憶保持される（ステップＳ４１）。そして、演算処理部３２ｂによって、メイン電源スイッチ２２がオフにされる（ステップＳ４２）。
【００８８】
なお、ステップＳ４２以降において、再びイグニッションスイッチがオンにされることによって、メイン電源スイッチ２２がオンにされ、また、切替スイッチ１６によってメイン電源とＣＰＵ３２及びＣＰＵ３３とが接続されてＣＰＵ３１、ＣＰＵ３２及びＣＰＵ３３に電力が供給された場合は、演算処理部３２ｂ及び演算処理部３３ｂによって、ＲＡＭ３１ｃから２分割されて転送されたＲＡＭ３２ｃ及びＲＡＭ３３ｃ内の特定データがＣＰＵ３１にそれぞれ転送され、演算処理部３１ｂによって、２分割されたデータが統合されてＲＡＭ３１ｃに記憶される。この場合、演算処理部３２ｂ及び演算処理部３３ｂは、それぞれ、本発明のデータ転送手段を構成する。
【００８９】
以上のように、本実施の形態の電子制御装置３０によれば、演算処理部３２ｂは、予告信号生成手段２１から電力停止予告信号を受信したとき、演算処理部３１ｂに対してＲＡＭ３１ｃに記憶された特定データを２分割してＣＰＵ３２及びＣＰＵ３３に転送する指示信号を出力し、２分割された特定データがＲＡＭ３２ｃ及びＲＡＭ３３ｃに記憶された後に、ＣＰＵ３２及びＣＰＵ３３に電力供給する電源をメイン電源からバックアップ電源に切り替えてメイン電源スイッチ２２をオフにする構成としたので、ＲＡＭ３２ｃ及びＲＡＭ３３ｃは、それぞれ、ＣＰＵ３１及びＣＰＵ３２に入力された特定データ及びＣＰＵ３１及びＣＰＵ３３に入力された特定データをバックアップ電源のみで記憶保持することができ、従来の装置よりも少ない消費電力でデータをバックアップすることができる。
【００９０】
また、本実施の形態の電子制御装置３０によれば、ＲＡＭ３１ｃに記憶された特定データを２分割してＣＰＵ３２及びＣＰＵ３３に転送する構成としたので、分割しないで転送する時間の半分の時間で特定データを転送することができる。
【００９１】
また、本実施の形態において、ＣＰＵ３１に入力された特定データを２分割してＣＰＵ３２及びＣＰＵ３３に転送して記憶する例を挙げて説明したが、本発明はこれに限定されるものではなく、１つ以上のＣＰＵに入力された特定データを２つ以上に分割し、複数のＣＰＵに転送して記憶する構成としても同様の効果が得られる。
【００９２】
また、本実施の形態において、電子制御装置３０が車載装置の信号を処理する例を挙げて説明したが、本発明はこれに限定されるものではなく、入力ＩＦ１４及び出力ＩＦ１５に接続された装置に対して所定のデータを記憶する構成としても同様の効果が得られる。
【産業上の利用可能性】
【００９３】
以上のように、本発明に係る電子制御装置は、従来の装置よりも少ない消費電力でデータをバックアップすることができるという効果を有し、車両の電源がオフにされても所定のデータを記憶保持する電子制御装置等として有用である。
【図面の簡単な説明】
【００９４】
【図１】本発明の第１の実施の形態の電子制御装置のブロック図
【図２】本発明の第１の実施の形態の電子制御装置の各ステップのフローチャート
【図３】本発明の第１の実施の形態の電子制御装置に係る特定データの記憶状態を例示した図
【図４】本発明の第２の実施の形態の電子制御装置のブロック図
【図５】本発明の第２の実施の形態の電子制御装置の各ステップのフローチャート
【符号の説明】
【００９５】
１０、３０  電子制御装置
１１、３２  ＣＰＵ（第１の中央演算装置）
１１ａ、１２ａ、３１ａ、３２ａ、３３ａ  ＲＯＭ
１１ｂ、３１ｂ  演算処理部（データ転送手段）
１１ｃ、３１ｃ  ＲＡＭ（第１の記憶手段）
１２、３１、３３  ＣＰＵ（第２の中央演算装置）
１２ｂ、３２ｂ、３３ｂ  演算処理部（予告信号受信手段、電源切替手段）
１２ｃ、３２ｃ、３３ｃ  ＲＡＭ（第２の記憶手段）
１３  通信ライン
１４  入力ＩＦ
１５  出力ＩＦ
１６  切替スイッチ
２１  予告信号生成手段
２２  メイン電源スイッチ
３４、３５、３６  通信ライン
【図１】
2006048235.tif 000003
【図２】
2006048235.tif 000004
【図３】
2006048235.tif 000005
【図４】
2006048235.tif 000006
【図５】
2006048235.tif 000007