(57)【要約】【課題】ガンマ補正が行われた階調電流を出力することができるデジタル／アナログコンバータ，およびこれを利用した表示装置を提供する。【解決手段】  複数の画素領域を含む表示部１００と，第１データと第２データとを含んで形成される複数の階調データを，複数の階調領域に分け，上記複数の階調領域に分けられた上記階調データを上記データ電流に変換して上記データ線に印加するデータ駆動部２００と，上記選択信号を上記複数の走査線に順に印加する走査駆動部３００，４００と，を含み，上記データ駆動部は，上記複数の階調領域中の，上記第１データに対応する階調領域の第１電流と，上記対応する階調領域における，上記第２データに対応する第２電流とを出力することを特徴とする，表示装置が提供される。【選択図】    図６
2006106696.tif 000002
【特許請求の範囲】
【請求項１】
データ電流を伝達する複数のデータ線，選択信号を伝達する複数の走査線，および前記データ線と前記走査線によって定義される複数の画素領域を含む表示部と；
第１データと第２データとを含んで形成される複数の階調データを，複数の階調領域に分け，前記複数の階調領域に分けられた前記階調データを前記データ電流に変換して前記データ線に印加するデータ駆動部と；
前記選択信号を前記複数の走査線に順に印加する走査駆動部と；
を含み，
前記データ駆動部は，前記複数の階調領域中の，前記第１データに対応する階調領域の第１電流と，前記対応する階調領域における，前記第２データに対応する第２電流とを出力することを特徴とする，表示装置。
【請求項２】
前記第１データは，前記階調データにおける上位ビットデータであり，前記第２データは前記階調データにおける下位ビットデータであることを特徴とする，請求項１に記載の表示装置。
【請求項３】
前記第１電流は，前記対応する階調領域毎における初期電流であることを特徴とする，請求項１に記載の表示装置。
【請求項４】
前記複数の階調領域のうち少なくとも１つの階調領域がさらに複数のグループに分けられ，前記複数のグループの少なくとも２つのグループ間で，前記階調データに対する第２電流の変化量が互いに異なることを特徴とする，請求項１に記載の表示装置。
【請求項５】
前記複数のグループに分けられる階調領域は，複数の階調領域のうち最も低い階調領域のみであることを特徴とする，請求項４に記載の表示装置。
【請求項６】
前記複数のグループは，階調が高いグループほど，前記階調データに対する第２電流の変化量が大きいことを特徴とする，請求項４に記載の表示装置。
【請求項７】
前記グループは２つであり，階調が高いグループの前記第２電流の変化量は，階調が低いグループの前記第２電流の変化量の２倍であることを特徴とする，請求項６に記載の表示装置。
【請求項８】
前記データ駆動部は，
第１信号とクロック信号を入力し，前記クロック信号に同期して前記第１信号をシフトさせるシフトレジスタと；
前記シフトレジスタの出力信号に同期して，前記階調データをラッチして出力するラッチと；
前記ラッチから出力された前記階調データを前記データ電流に変換して出力する階調電流生成部と；
を含むことを特徴とする，請求項１に記載の表示装置。
【請求項９】
前記階調電流生成部は，
前記複数の階調領域中の，前記第１データに対応する階調領域の第１電流を出力する第１電流出力部と；
前記複数の階調領域中の，前記第１データに対応する階調領域の第１電圧を選択して出力する多重化部と；
前記多重化部から出力された前記第１電圧と，前記第２データとを利用して前記第２電流を出力する第２電流出力部と；
を含むことを特徴とする，請求項８に記載の表示装置。
【請求項１０】
前記第１電流出力部は，
第２電圧に対応する第３電流を出力する複数の第１トランジスタと；
前記第１データに応答して前記第１トランジスタからの電流を前記第１電流として出力する複数の第１スイッチング素子と；
を含むことを特徴とする，請求項９に記載の表示装置。
【請求項１１】
前記第２電圧は，前記第１電圧と実質的に同一であり，
前記第３電流は，前記階調領域各々の電流区間値と実質的に同一であり，
前記第１電流は，前記第１データに対応する階調領域以下の階調領域に対応した前記第３電流の合計と実質的に同一であることを特徴とする，請求項１０に記載の表示装置。
【請求項１２】
前記第２電流出力部は，
前記多重化部から出力された前記第１電圧に対応して，実質的に同一な第４電流を出力する２個のトランジスタの組で構成される複数の第２トランジスタグループと；
前記第２データに応答して，前記第２トランジスタグループの前記トランジスタの電流を前記第２電流として出力する複数の第２スイッチング素子と；
前記第２トランジスタのグループに含まれた前記２個のトランジスタのうちいずれか一つと前記第２スイッチング素子との間で連結される第３スイッチング素子と；
を含むことを特徴とする，請求項９〜１１に記載の表示装置。
【請求項１３】
前記複数の第２トランジスタグループから各々出力される電流は互いに異なるように設定されることを特徴とする，請求項１２に記載の表示装置。
【請求項１４】
前記第２スイッチング素子のうち，同一の第２トランジスタグループに含まれたトランジスタの電流を出力する第２スイッチング素子は，実質的に同一のタイミングで導通することを特徴とする，請求項１２に記載の表示装置。
【請求項１５】
前記複数の階調領域のうち少なくとも１つの階調領域がさらに２つのグループに分けられ，前記２つのグループ間で，前記階調データに対する第２電流の変化量が互いに異なり，
前記第３スイッチング素子は，階調が低いグループの階調データが入力された場合には全て遮断され，階調が高いグループの階調データが入力された場合には一部が導通するように制御されることを特徴とする，請求項１２に記載の表示装置。
【請求項１６】
前記複数の第３スイッチング素子は，前記グループに分けられた階調領域を除いた他の階調領域において，全て導通した状態を維持するように制御されることを特徴とする，請求項１３に記載の表示装置。
【請求項１７】
印加されるデータ電流に対応して画像を表示する複数の画素を含む表示部と；
第１データと第２データとを含んで形成される複数の階調データを，複数の階調領域に分け，前記複数の階調領域に分けられた前記階調データを前記データ電流に変換してデータ線に印加する階調電流生成部と；
を含み，
前記階調電流生成部は，前記複数の階調領域中の，前記第１データに対応する階調領域の第１電流と，前記対応する階調領域における，前記第２データに対応する第２電流とを生成し，
前記複数の階調領域のうち少なくとも１つの階調領域がさらに複数のサブ領域に分けられ，前記複数のサブ領域の少なくとも２つのサブ領域間で，前記第２データに対する第２電流の変化量が互いに異なることを特徴とする，表示パネル。
【請求項１８】
前記第１データは，前記階調データにおける上位ビットデータであり，前記第２データは前記階調データにおける下位ビットデータであり，
前記第１電流は，前記対応する階調領域毎における初期電流であり，
前記第２電流は，前記対応する階調領域毎に設けられた，第２データに対する変化量から定まることを特徴とする，請求項１７に記載の表示パネル。
【請求項１９】
前記複数のサブ領域のうち，少なくとも２つのサブ領域に関して，階調が高いサブ領域が，階調の低いサブ領域と比較して，前記階調データに対する第２電流の変化量が大きいことを特徴とする，請求項１７に記載の表示パネル。
【請求項２０】
前記階調電流生成部は，
前記複数の階調領域中の，前記第１データに対応する階調領域の第１電流を出力する第１電流出力部と；
前記複数の階調領域中の，前記第１データに対応する階調領域の第１電圧を選択して出力する多重化部と；
前記多重化部から出力された前記第１電圧と，前記第２データとを利用して前記第２電流を出力する第２電流出力部と；
を含むことを特徴とする，請求項１７に記載の表示パネル。
【請求項２１】
複数の階調データを階調電流に変換して出力するデジタル／アナログコンバータにおいて：
前記複数の階調データが第１階調領域を含む複数の階調領域に分けられ，前記分けられた複数の階調領域中の，前記第１データに対応する階調領域の第１電流を出力する第１電流出力部と；
前記複数の階調領域中の，前記第１データに対応する階調領域の第１電圧を選択して出力する多重化部と；
前記多重化部から出力された前記第１電圧と，前記第２データとを利用して前記第２電流を出力する第２電流出力部と；
を含み，
前記第２電流出力部は，前記第１階調領域がさらに複数のサブ領域に分けられ，前記複数のサブ領域の少なくとも２つのサブ領域間において，前記第２データに対する第２電流の変化量が互いに異なることを特徴とする，デジタル／アナログコンバータ。
【請求項２２】
前記第１階調領域は，前記複数の階調領域のうち最も階調が低い階調領域であることを特徴とする，請求項２１に記載のデジタル／アナログコンバータ。
【請求項２３】
前記複数のサブ領域のうち，少なくとも２つのサブ領域に関して，階調が高いサブ領域が，階調の低いサブ領域と比較して，前記階調データに対する第２電流の変化量が大きいことを特徴とする，請求項２１または２２に記載のデジタル／アナログコンバータ。
【請求項２４】
複数の階調データを階調電流に変換して出力するデジタル／アナログコンバータにおいて：
前記複数の階調データが第１階調領域を含む複数の階調領域に分けられ，前記分けられた複数の階調領域中の，前記第１データに対応する階調領域の基準電流を出力する基準電流出力部と；
前記複数の階調領域中の，前記第１データに対応する階調領域の単位電流を選択して出力する多重化部と；
前記多重化部から出力された前記単位電流と，前記第１データ以外の第２データとに基づいて複数の微細電流を出力する微小電流出力部と；
前記第２データに基づいて導通し，前記微小電流出力部から出力された複数の微細電流を選択的に出力端に伝達するスイッチ部と；
を含み，
前記階調電流は，複数の前記基準電流を基準に分割された複数の階調電流領域のうちいずれか一つに属し，
前記スイッチ部は，前記複数の階調電流領域のうち第１階調電流領域を少なくとも２個のサブ領域に分け，２個のサブ領域から各々出力される微細電流の変化量が異なることを特徴とする，デジタル／アナログコンバータ。
【請求項２５】
前記微小電流出力部は，
前記多重化部から出力された単位電流に対応し，前記第２データのうちの第１ビットデータに応答して第５電流を出力する第３および第４トランジスタと；
前記多重化部から出力された単位電流に対応し，前記第２データのうちの第２ビットデータに応答して第６電流を出力する第５および第６トランジスタと；
前記多重化部から出力された単位電流に対応し，前記第２データのうちの第３ビットデータに応答して第７電流を出力する第７および第８トランジスタと；
前記多重化部から出力された単位電流に対応し，前記第２データのうちの第４ビットデータに応答して第８電流を出力する第９および第１０トランジスタと；
を含むことを特徴とする，請求項２４に記載のデジタル／アナログコンバータ。
【請求項２６】
前記スイッチ部は，
前記第２データのうちの第４ビットデータに応答して導通し，前記第４トランジスタと前記出力端を連結する第４スイッチと；
前記第２データのうちの第４ビットデータに応答して導通し，前記第６トランジスタと前記出力端を連結する第５スイッチと；
前記第２データのうちの第４ビットデータに応答して導通し，前記第８トランジスタと前記出力端を連結する第６スイッチと；
を含むことを特徴とする，請求項２５に記載のデジタル／アナログコンバータ。
【請求項２７】
前記スイッチ部は，
前記第１データに基づいて，前記第４トランジスタと前記出力端を連結する第７スイッチと；
前記第１データに基づいて，前記第６トランジスタと前記出力端を連結する第８スイッチと；
前記第１データに基づいて，前記第８トランジスタと前記出力端を連結する第９スイッチと；
前記第１データに基づいて，前記第１０トランジスタと前記出力端を連結する第１０スイッチと；
を含むことを特徴とする，請求項２６に記載のデジタル／アナログコンバータ。
【請求項２８】
印加されるデータ電流に対応して画像を表示する複数の画素回路が形成された表示パネルを駆動するための駆動方法であって：
前記画像の表示に利用される複数の階調データは，第１階調領域を含む少なくとも２個の階調領域に分けられ，さらに前記第１階調領域は２個のサブ領域を含み，
前記駆動方法は，
前記複数の階調領域中の，第１データに対応する階調領域の第１電流を生成する第１段階と；
前記複数の階調領域中の，前記第１データに対応する階調領域の第２信号を選択して出力する第２段階と；
前記第２信号の対応する第３電流を生成し，前記第３電流と第２データとを利用して前記第２電流を生成する第３段階と；
前記第１電流に前記第２電流を加えて前記データ電流として出力する第４段階と；
を含み，
前記２個のサブ領域で，前記第２データに応じた前記第２電流の変化量が互いに異なることを特徴とする，表示パネルの駆動方法。
【請求項２９】
前記第２信号は，前記階調領域の単位電流に対応する電圧であることを特徴とする，請求項２８に記載の表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，表示装置に係り，より詳しくは，デジタル／アナログコンバータとこれを利用した発光表示装置，およびその表示パネルと駆動方法に関するものである。
【背景技術】
【０００２】
一般的に，発光表示装置は，蛍光性有機化合物を電気的に励起させて発光させる表示装置であって，Ｎ×Ｍ個の有機発光セルを電圧記入あるいは電流記入して映像を表現できるようになっている。このような有機発光セルは，アノード，有機薄膜，カソードの構造を有している。この有機薄膜は，電子と正孔の均衡を保ち，発光効率を向上させるため，発光層（ＥＭＬ），電子輸送層（ＥＴＬ），および正孔輸送層（ＨＴＬ）を含んだ多層構造を成し，また，別途の電子注入層（ＥＩＬ）と正孔注入層（ＨＩＬ）とを含んでいる。
【０００３】
このように構成される有機発光セルを駆動する方式には，単純マトリックス方式と，薄膜トランジスタ（ＴＦＴ）またはＭＯＳＦＥＴを利用した能動駆動方式がある。単純マトリックス方式は，正極線と負極線が直交するように形成され，ライン（駆動したい画素に接続された正極線と負極線）を選択して駆動するのに対し，能動駆動方式は，薄膜トランジスタとキャパシタを各画素電極に接続して，キャパシタ容量によって輝度信号電圧を維持する駆動方式である。この時，キャパシタに所定の電圧を維持させるために印加される信号の形態により，能動駆動方式は，電圧記入方式と電流記入方式に分かれる。
【０００４】
ところが，従来の電圧記入方式の画素回路では，製造工程における不均一性によって生じる薄膜トランジスタ毎の閾電圧（ＶＴＨ）およびキャリア移動度の相違により，高解像度の階調が得難いという問題点がある。これに反して，電流記入方式の画素回路は，画素回路に電流を供給する電流源がパネル全体を通し均一であるとすると，各画素内の駆動トランジスタが不均一な電圧−電流特性を有するとしても，均一なディスプレイ特性を得ることが容易である。
【０００５】
このような電流記入型画素を利用して表示装置を実現する場合，階調データ（上記の輝度信号電圧）を階調電流に変換して画素回路に印加するデジタル／アナログコンバータが必要となる。また，上記デジタル／アナログコンバータの前段もしくは後段において，表示パネルの特性を考慮し，階調データのガンマ特性を補正しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
表示パネルのガンマ特性が階調データに対して非線形となるので，階調データに対して線形的な（つまり，固定的な比例項と定数項の合計である）階調電流を出力する従来のデジタル／アナログコンバータでは，かかるカンマ特性の補正を行うことができなかった。従って，従来のデジタル／アナログコンバータのみの構成では，表示パネルに所望の階調，即ち，眼の非線形性に適応した階調の映像を表示することができず，画質が低下していた。
【０００７】
本発明は，従来のデジタル／アナログコンバータが有する上記問題点に鑑みてなされたものであり，本発明の目的は，ガンマ補正が行われた階調電流を出力することが可能な，新規かつ改良されたデジタル／アナログコンバータとこれを利用した表示装置，およびその表示パネルと駆動方法を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために，本発明のある観点によれば，データ電流を伝達する複数のデータ線，選択信号を伝達する複数の走査線，および上記データ線と上記走査線によって定義される複数の画素領域を含む表示部と；第１データと第２データとを含んで形成される複数の階調データを，複数の階調領域に分け，上記複数の階調領域に分けられた上記階調データを上記データ電流に変換して上記データ線に印加するデータ駆動部と；上記選択信号を上記複数の走査線に順に印加する走査駆動部と；を含み，上記データ駆動部は，上記複数の階調領域中の，上記第１データに対応する階調領域の第１電流と，上記対応する階調領域における，上記第２データに対応する第２電流とを出力することを特徴とする，表示装置が提供される。
【０００９】
上記第１データは，上記階調データにおける上位ビットデータであり，上記第２データは上記階調データにおける下位ビットデータであるとしても良い。
【００１０】
上記第１電流は，上記対応する階調領域毎における初期電流であるとしても良い。
【００１１】
上記複数の階調領域のうち少なくとも１つの階調領域がさらに複数のグループに分けられ，上記複数のグループの少なくとも２つのグループ間で，上記階調データに対する第２電流の変化量が互いに異なるとしても良い。
【００１２】
上記複数のグループに分けられる階調領域は，複数の階調領域のうち最も低い階調領域のみであるとしても良い。
【００１３】
上記複数のグループは，階調が高いグループほど，上記階調データに対する第２電流の変化量が大きいとしても良い。
【００１４】
上記グループは２つであり，階調が高いグループの上記第２電流の変化量は，階調が低いグループの上記第２電流の変化量の２倍であるとしても良い。
【００１５】
上記データ駆動部は，第１信号とクロック信号を入力し，上記クロック信号に同期して上記第１信号をシフトさせるシフトレジスタと；上記シフトレジスタの出力信号に同期して，上記階調データをラッチして出力するラッチと；上記ラッチから出力された上記階調データを上記データ電流に変換して出力する階調電流生成部と；を含むとしても良い。
【００１６】
上記階調電流生成部は，上記複数の階調領域中の，上記第１データに対応する階調領域の第１電流を出力する第１電流出力部と；上記複数の階調領域中の，上記第１データに対応する階調領域の第１電圧を選択して出力する多重化部と；上記多重化部から出力された上記第１電圧と，上記第２データとを利用して上記第２電流を出力する第２電流出力部と；を含むとしても良い。
【００１７】
上記第１電流出力部は，第２電圧に対応する第３電流を出力する複数の第１トランジスタと；上記第１データに応答して上記第１トランジスタからの電流を上記第１電流として出力する複数の第１スイッチング素子と；を含むとしても良い。
【００１８】
上記第２電圧は，上記第１電圧と実質的に同一であり，上記第３電流は，上記階調領域各々の電流区間値と実質的に同一であり，上記第１電流は，上記第１データに対応する階調領域以下の階調領域に対応した上記第３電流の合計と実質的に同一であるとしても良い。
【００１９】
上記第２電流出力部は，上記多重化部から出力された上記第１電圧に対応して，実質的に同一な第４電流を出力する２個のトランジスタの組で構成される複数の第２トランジスタグループと；上記第２データに応答して，上記第２トランジスタグループの上記トランジスタの電流を上記第２電流として出力する複数の第２スイッチング素子と；上記第２トランジスタのグループに含まれた上記２個のトランジスタのうちいずれか一つと上記第２スイッチング素子との間で連結される第３スイッチング素子と；を含むとしても良い。
【００２０】
上記複数の第２トランジスタグループから各々出力される電流は互いに異なるように設定されるとしても良い。
【００２１】
上記第２スイッチング素子のうち，同一の第２トランジスタグループに含まれたトランジスタの電流を出力する第２スイッチング素子は，実質的に同一のタイミングで導通するとしても良い。
【００２２】
上記複数の階調領域のうち少なくとも１つの階調領域がさらに２つのグループに分けられ，上記２つのグループ間で，上記階調データに対する第２電流の変化量が互いに異なり，上記第３スイッチング素子は，階調が低いグループの階調データが入力された場合には全て遮断され，階調が高いグループの階調データが入力された場合には一部が導通するように制御されるとしても良い。
【００２３】
上記複数の第３スイッチング素子は，上記グループに分けられた階調領域を除いた他の階調領域において，全て導通した状態を維持するように制御されるとしても良い。
【００２４】
上記課題を解決するために，本発明の別の観点によれば，印加されるデータ電流に対応して画像を表示する複数の画素を含む表示部と；第１データと第２データとを含んで形成される複数の階調データを，複数の階調領域に分け，上記複数の階調領域に分けられた上記階調データを上記データ電流に変換してデータ線に印加する階調電流生成部と；を含み，上記階調電流生成部は，上記複数の階調領域中の，上記第１データに対応する階調領域の第１電流と，上記対応する階調領域における，上記第２データに対応する第２電流とを生成し，上記複数の階調領域のうち少なくとも１つの階調領域がさらに複数のサブ領域に分けられ，上記複数のサブ領域の少なくとも２つのサブ領域間で，上記第２データに対する第２電流の変化量が互いに異なることを特徴とする，表示パネルが提供される。
【００２５】
上記第１データは，上記階調データにおける上位ビットデータであり，上記第２データは上記階調データにおける下位ビットデータであり，上記第１電流は，上記対応する階調領域毎における初期電流であり，上記第２電流は，上記対応する階調領域毎に設けられた，第２データに対する変化量から定まるとしても良い。
【００２６】
上記複数のサブ領域のうち，少なくとも２つのサブ領域に関して，階調が高いサブ領域が，階調の低いサブ領域と比較して，上記階調データに対する第２電流の変化量が大きいとしても良い。
【００２７】
上記階調電流生成部は，上記複数の階調領域中の，上記第１データに対応する階調領域の第１電流を出力する第１電流出力部と；上記複数の階調領域中の，上記第１データに対応する階調領域の第１電圧を選択して出力する多重化部と；上記多重化部から出力された上記第１電圧と，上記第２データとを利用して上記第２電流を出力する第２電流出力部と；
を含むとしても良い。
【００２８】
上記課題を解決するために，本発明の別の観点によれば，複数の階調データを階調電流に変換して出力するデジタル／アナログコンバータにおいて：上記複数の階調データが第１階調領域を含む複数の階調領域に分けられ，上記分けられた複数の階調領域中の，上記第１データに対応する階調領域の第１電流を出力する第１電流出力部と；上記複数の階調領域中の，上記第１データに対応する階調領域の第１電圧を選択して出力する多重化部と；上記多重化部から出力された上記第１電圧と，上記第２データとを利用して上記第２電流を出力する第２電流出力部と；を含み，上記第２電流出力部は，上記第１階調領域がさらに複数のサブ領域に分けられ，上記複数のサブ領域の少なくとも２つのサブ領域間において，上記第２データに対する第２電流の変化量が互いに異なることを特徴とする，デジタル／アナログコンバータが提供される。
【００２９】
上記第１階調領域は，上記複数の階調領域のうち最も階調が低い階調領域であるとしても良い。
【００３０】
上記複数のサブ領域のうち，少なくとも２つのサブ領域に関して，階調が高いサブ領域が，階調の低いサブ領域と比較して，上記階調データに対する第２電流の変化量が大きいとしても良い。
【００３１】
上記課題を解決するために，本発明の別の観点によれば，複数の階調データを階調電流に変換して出力するデジタル／アナログコンバータにおいて：上記複数の階調データが第１階調領域を含む複数の階調領域に分けられ，上記分けられた複数の階調領域中の，上記第１データに対応する階調領域の基準電流を出力する基準電流出力部と；上記複数の階調領域中の，上記第１データに対応する階調領域の単位電流を選択して出力する多重化部と；上記多重化部から出力された上記単位電流と，上記第１データ以外の第２データとに基づいて複数の微細電流を出力する微小電流出力部と；上記第２データに基づいて導通し，上記微小電流出力部から出力された複数の微細電流を選択的に出力端に伝達するスイッチ部と；を含み，上記階調電流は，複数の上記基準電流を基準に分割された複数の階調電流領域のうちいずれか一つに属し，上記スイッチ部は，上記複数の階調電流領域のうち第１階調電流領域を少なくとも２個のサブ領域に分け，２個のサブ領域から各々出力される微細電流の変化量が異なることを特徴とする，デジタル／アナログコンバータが提供される。
【００３２】
上記微小電流出力部は，上記多重化部から出力された単位電流に対応し，上記第２データのうちの第１ビットデータに応答して第５電流を出力する第３および第４トランジスタと；上記多重化部から出力された単位電流に対応し，上記第２データのうちの第２ビットデータに応答して第６電流を出力する第５および第６トランジスタと；上記多重化部から出力された単位電流に対応し，上記第２データのうちの第３ビットデータに応答して第７電流を出力する第７および第８トランジスタと；上記多重化部から出力された単位電流に対応し，上記第２データのうちの第４ビットデータに応答して第８電流を出力する第９および第１０トランジスタと；を含むとしても良い。
【００３３】
上記スイッチ部は，上記第２データのうちの第４ビットデータに応答して導通し，上記第４トランジスタと上記出力端を連結する第４スイッチと；上記第２データのうちの第４ビットデータに応答して導通し，上記第６トランジスタと上記出力端を連結する第５スイッチと；上記第２データのうちの第４ビットデータに応答して導通し，上記第８トランジスタと上記出力端を連結する第６スイッチと；を含むとしても良い。
【００３４】
上記スイッチ部は，上記第１データに基づいて，上記第４トランジスタと上記出力端を連結する第７スイッチと；上記第１データに基づいて，上記第６トランジスタと上記出力端を連結する第８スイッチと；上記第１データに基づいて，上記第８トランジスタと上記出力端を連結する第９スイッチと；上記第１データに基づいて，上記第１０トランジスタと上記出力端を連結する第１０スイッチと；を含むとしても良い。
【００３５】
上記課題を解決するために，本発明の別の観点によれば，印加されるデータ電流に対応して画像を表示する複数の画素回路が形成された表示パネルを駆動するための駆動方法であって：上記画像の表示に利用される複数の階調データは，第１階調領域を含む少なくとも２個の階調領域に分けられ，さらに上記第１階調領域は２個のサブ領域を含み，上記駆動方法は，上記複数の階調領域中の，第１データに対応する階調領域の第１電流を生成する第１段階と；上記複数の階調領域中の，上記第１データに対応する階調領域の第２信号を選択して出力する第２段階と；上記第２信号の対応する第３電流を生成し，上記第３電流と第２データとを利用して上記第２電流を生成する第３段階と；上記第１電流に上記第２電流を加えて上記データ電流として出力する第４段階と；を含み，上記２個のサブ領域で，上記第２データに応じた上記第２電流の変化量が互いに異なることを特徴とする，表示パネルの駆動方法が提供される。
【００３６】
上記第２信号は，上記階調領域の単位電流に対応する電圧であるとしても良い。
【発明の効果】
【００３７】
以上説明したように本発明によれば，複数の階調データを複数（少なくとも２個）の階調領域に分け，階調データの上位ビットを利用して基準電流を出力し，下位ビットを利用して当該階調領域における微細電流を出力することにより，ガンマ補正された階調電流を出力することができる。
【発明を実施するための最良の形態】
【００３８】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３９】
以下における説明で，所定の部分が他の部分に連結されていると説明されている場合，直接連結されている場合に限られず，その間に他の素子を介して電気的に連結されている場合も含む。
【００４０】
本発明の実施形態による表示装置およびその駆動方法について，図面を参照して詳細に説明する。ここでは，本発明の実施形態では，表示装置として有機物質の電界発光を利用する有機電界発光（以下，“有機ＥＬ”とする）表示装置を例に挙げている。
【００４１】
図１は，本発明の一実施形態による有機ＥＬ表示装置を概略的に示した平面図である。
【００４２】
図１に示されているように，本発明の一実施形態による有機ＥＬ表示装置は，表示パネルを形成するための基板１０００を含み，基板１０００は，実際の画像が示される表示部１００と画像が示されない周辺部とを含んでいる。周辺部には，データ駆動部２００，走査駆動部３００，４００が形成されている。
【００４３】
表示部１００は，複数のデータ線（Ｄ１〜Ｄｍ），複数の走査線（Ｓ１〜Ｓｎ），複数の発光制御線（Ｅ１〜Ｅｎ），および複数の画素１１０を含む。データ線（Ｄ１〜Ｄｎ）は，列方向に延びており，画像を示すデータ電流を画素に伝達する。走査線（Ｓ１〜Ｓｍ）および発光制御線（Ｅ１〜Ｅｎ）は行方向に延びており，各々走査信号を左から右へ，発光制御信号を右から左へ伝送して画素に伝達する。そして，一つのデータ線と一つの走査線によって画素領域が定義される。
【００４４】
データ駆動部２００は，データ電流をデータ線（Ｄ１〜Ｄｍ）に印加する。走査駆動部３００は，複数の走査線（Ｓ１〜Ｓｎ）に走査信号パルスを順に印加し，走査駆動部４００は，複数の発光制御線（Ｅ１〜Ｅｎ）に発光制御信号パルスを順に印加する。
【００４５】
データ駆動部２００および／または走査駆動部３００，４００は，基板１０００上に集積回路形態に直接装着することができる。またはこれら駆動部２００，３００，および／または４００を，基板１０００上でデータ線（Ｄ１〜Ｄｍ），走査線（Ｓ１〜Ｓｎ，Ｅ１〜Ｅｎ），および画素回路のトランジスタを形成する層と同一な層に形成することも可能である。また，これら駆動部２００，３００，および／または４００を基板１０００と別途の基板に形成し，これら基板を基板１０００に電気的に連結することもできる。さらに，基板１０００に接着され電気的に連結されたＴＣＰ（テープキャリアパッケージ），ＦＰＣ（可撓性印刷基板）またはＴＡＢ（ｔａｐｅ  ａｕｔｏｍａｔｉｃ  ｂｏｎｄｉｎｇ）にチップなどの形態で装着することも可能である。
【００４６】
図２は，本発明の一実施形態によるデータ駆動部２００を示したブロック図である。
【００４７】
図２に示すように，本発明の一実施形態によるデータ駆動部２００は，シフトレジスタ２１０，ラッチ２２０，階調電流生成部２３０，および出力部２４０を含む。
【００４８】
シフトレジスタ２１０は，クロック信号（Ｃｌｋ）に同期し，第１信号としての開始信号（ＳＰ）を順に，例えばクロック分だけ遅らせるようにシフトさせて，各入力画素に対応する線に出力する。ラッチ２２０は，シフトレジスタ２１０の各出力信号（遅延ＳＰ）に同期して直列形態で送られる画像信号を抜き出し，ラッチして並列形態に変換し，必要ならば表示画素毎のデータに変換して出力する。
【００４９】
階調電流生成部２３０は，入力画素数または表示画素数に対応する分のＤ／Ａコンバータを備え，ラッチ２２０から並列して出力された画像信号をＤ／Ａ変換する。画像の分解能の変更等により入力画素数と表示画素数が異なる場合には，必要に応じて，入力画素データを，アナログ回路を用いた内挿法によって表示画素データに変換し，画像信号に対応する階調電流を生成する。ここで，アナログ的に変換するならば，抵抗分圧回路または抵抗分流回路を利用することができる。本発明の一実施形態によれば，階調電流生成部２３０は，複数個のデジタル／アナログコンバータ（ＤＡＣ１〜ＤＡＣｍ）を含み，各デジタル／アナログコンバータ（ＤＡＣ１〜ＤＡＣｍ）は，入力されるデジタル画像信号を階調電流（Ｉｏｕｔ１〜Ｉｏｕｔｍ）に変換して出力する。
【００５０】
出力部２４０は，階調電流生成部２３０から出力された階調電流（Ｉｏｕｔ１〜Ｉｏｕｔｍ）をデータ線（Ｄ１〜Ｄｍ）に印加する。出力部２４０は，階調電流生成部２３０に含まれたデジタル／アナログコンバータ（ＤＡＣ１〜ＤＡＣｍ）とデータ線（Ｄ１〜Ｄｍ）との間に各々連結されたバッファー回路に形成されるとしても良い。
【００５１】
以下，図３〜図５を参照して，本発明の第１実施形態による階調電流生成部について説明する。ただし，説明の便宜のために，画像信号が６ビットの６４階調のデータであると仮定する。
【００５２】
図３は，本発明の第１実施形態による階調電流生成部２３０のデジタル／アナログコンバータを示したブロック図であって，デジタル／アナログコンバータ（ＤＡＣｍ）を代表的に示している。図４は，本発明の一実施形態によるガンマ曲線近似法を示したものであって，多段階直線近似法を使っている。図５は，第２階調領域の階調データが入力された場合に出力される階調電流を例として示したものである。
【００５３】
図３に示されているように，本発明の第１実施形態によるデジタル／アナログコンバータ（ＤＡＣｍ）は，第１電流出力部としての基準電流出力部２３１，多重化部２３２，および第２電流出力部としての微小電流出力部２３３を含む。
【００５４】
基準電流出力部２３１は，階調データの上位ビット（第１データ）を入力して，第１電流としての基準電流（ＩＲ）（初期電流）を出力する。多重化部２３２は，上位ビットに対応する第１電圧（第２信号）としての基準電圧（ＶＲ）を選択して微小電流出力部２３３に伝達し，微小電流出力部２３３は，基準電圧（ＶＲ）を参照して階調データの下位ビット（第２データ）に対応する第２電流としての微細電流（ΔＩ）を出力する。
【００５５】
本発明の一実施形態による階調電流生成部２３０は，図４のように，ガンマ曲線を複数の階調領域（図４では４つの階調領域）に分けて駆動し，基準電流出力部２３１が，階調データの上位ビットを利用して，基準電流（ＩＲ１〜ＩＲ３）またはオフセット電流を出力し，微小電流出力部２３３が，階調データの下位ビットに対応する微細電流（ΔＩ）を出力する。
【００５６】
ここで，微細電流（ΔＩ）は，各階調領域での単位電流（Ｉ１〜Ｉ４）と下位ビットデータの掛け算によって算出できる。しかし，第１〜第４階調領域でのガンマ曲線の傾きが互いに異なるので，単位電流（Ｉ１〜Ｉ４）は互いに異なる値を有することとなる。従って，多重化部２３２が，階調データが属する階調領域の基準電圧を選択し，その基準電圧を微小電流出力部２３３に伝達することにより，微小電流出力部２３３は，当該階調領域での単位電流（Ｉ）と階調データの下位ビットとを利用して微細電流（ΔＩ）を出力することができる。
【００５７】
例えば，図５に示した第２階調領域を挙げて説明すると，かかる第２階調領域に階調データ（Ｇｉｎ：上位２ビットが０１の値を示すので第２階調領域に割り当てられる。）が入力された場合，基準電流出力部２３１は，階調データの上位ビット（０１）に対応する基準電流（ＩＲ１）を出力する。そして，多重化部２３２は，第２階調領域の基準電圧（ＶＲ２）を微小電流出力部２３３に伝達し，微小電流出力部２３３は，階調データの下位ビットに応じて微細電流（ΔＩ）を出力する。例えば，階調データ（Ｇｉｎ）が２５（０１１００１）である場合，基準電流出力部２３１は，上位ビット（０１）に対応する基準電流（ＩＲ１）を出力し，多重化部２３２は基準電圧（ＶＲ２）を出力し，微小電流出力部２３３は，多重化部２３２からの基準電圧（ＶＲ２）を参照することによって単位電流（Ｉ２）の９倍に相当する電流を出力する。
【００５８】
このように複数の階調データを４個の階調領域に分けて駆動することにより，階調電流生成部２３０が非線形的なガンマ特性を満足する階調電流を出力することができる。
【００５９】
以下では，図６を参照して，本発明の第１実施形態によるデジタル／アナログコンバータ（ＤＡＣｍ）の内部構成を具体的に説明する。
【００６０】
図６は，本発明の第１実施形態によるデジタル／アナログコンバータ（ＤＡＣｍ）を示した回路図である。
【００６１】
図６に示されているように，基準電流出力部２３１は，４個のトランジスタ（Ｍ１１，Ｍ１２，Ｍ１３，Ｍ１４）と４個のスイッチング素子（ＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４）を含み，階調データの上位ビットを入力して基準電流（ＩＲ）を出力する。
【００６２】
トランジスタ（Ｍ１１〜Ｍ１４）のゲートには第２電圧としての基準電圧（ＶＲ１〜ＶＲ３）とオフセット電圧（Ｖｏｆｆｓｅｔ）が各々印加され，ソースは電源（ＶＤＤ）に連結される。第１スイッチング素子としてのスイッチング素子（ＳＷ１１〜ＳＷ１４）は，第１トランジスタとしてのトランジスタ（Ｍ１１〜Ｍ１４）のドレインに各々連結されており，階調データの上位ビットに応じてオン／オフが制御される。
【００６３】
上記トランジスタ（Ｍ１１〜Ｍ１３）は，ゲートに印加される基準電圧（ＶＲ１，ＶＲ２，ＶＲ３）によって各々単位電流（Ｉ１，Ｉ２，Ｉ３）の１６倍に相当する電流（第３電流）を出力するようにチャンネルの幅と長さが設定される。また，トランジスタ（Ｍ１４）は，ゲートに印加されるオフセット電圧（Ｖｏｆｆｓｅｔ）により，階調データ０に相当するオフセット電流（Ｉｏｆｆｓｅｔ）が出力されるように設定される。
【００６４】
従って，階調データの上位ビットが‘００’である場合には，スイッチング素子（ＳＷ１４）が導通してオフセット電流（Ｉｏｆｆｓｅｔ）が出力され，上位ビットが‘０１’である場合にはスイッチング素子（ＳＷ１１）が導通して，単位電流（Ｉ１）の１６倍に相当する基準電流（ＩＲ１）が出力される。
【００６５】
また，上位ビットデータが‘１０’である場合には，スイッチング素子（ＳＷ１１，ＳＷ１２）が導通して数式１のような基準電流（ＩＲ２）が出力され，上位ビットデータが‘１１’である場合にはスイッチング素子（ＳＷ１１，ＳＷ１２，ＳＷ１３）が導通して，数式２のような基準電流（ＩＲ３）が出力される。
【数１】
2006106696.tif 000003
【数２】
2006106696.tif 000004
【００６６】
他の実施形態によると，階調データの上位ビットが‘００’である場合には電流を出力しなくてもいいので，上位ビットが‘０１’である場合にオフセット電流（Ｉｏｆｆｓｅｔ）が出力されるように設定することもできる。以下では，階調データの上位ビットが‘００’である場合にオフセット電流（Ｉｏｆｆｓｅｔ）を出力する場合についてのみ詳細に説明する。
【００６７】
多重化部２３２は，階調データの上位ビットを入力して，４個の基準電圧（ＶＲ１〜ＶＲ４）のうちのいずれか一つを選択して微小電流出力部２３３に伝達する。つまり，上位ビットが（００）である場合には，第１階調領域の単位電流（Ｉ１）に対応する基準電圧（ＶＲ１）を出力し，上位ビットが（０１，１０，１１）である場合には，各々第２〜第４階調領域の単位電流（Ｉ２，Ｉ３，Ｉ４）に対応する基準電圧（ＶＲ２，ＶＲ３，ＶＲ４）を各々出力する。
【００６８】
微小電流出力部２３３は，４個のトランジスタ（Ｍ２１，Ｍ２２，Ｍ２３，Ｍ２４）および４個のスイッチング素子（ＳＷ２１，ＳＷ２２，ＳＷ２３，ＳＷ２４）を含む。
【００６９】
トランジスタ（Ｍ２１〜Ｍ２４）は，多重化部２３２から出力された基準電圧（ＶＲ）に対応する互いに異なる電流を出力し，スイッチング素子（ＳＷ２１〜ＳＷ２４）は，階調データの下位ビットに応答して導通する。
【００７０】
本発明の一実施形態によれば，トランジスタ（Ｍ２１）は，基準電圧（ＶＲ）に対応する階調領域の単位電流（Ｉ）に相当する電流が出力されるようにチャンネルの幅と長さが設定され，トランジスタ（Ｍ２２〜Ｍ２４）は，各々単位電流（Ｉ）の２倍，４倍，８倍に相当する電流が出力されるようにチャンネルの幅と長さが設定される。
【００７１】
具体的には，トランジスタ（Ｍ２１）のチャンネルの幅と長さの比（Ｗ／Ｌ）を，基準電流出力部２３１に含まれるトランジスタ（Ｍ１１〜Ｍ１４）の１／１６になるように設定し，トランジスタ（Ｍ２２〜Ｍ２４）のチャンネルの幅と長さの比を各々トランジスタ（Ｍ２１）の２倍，４倍，８倍になるように設定する。
【００７２】
従って，第１階調領域の階調データが入力されれば，多重化部２３２は，基準電圧（ＶＲ１）を選択して微小電流出力部２３３に伝達し，スイッチング素子（ＳＷ２１〜ＳＷ２４）は，階調データの下位ビットによってオン／オフされることにより，単位電流（Ｉ１）の０〜１５倍に相当する電流を微細電流（ΔＩ）として出力する。
【００７３】
同様に，第２〜第４階調領域の階調データが入力されれば，多重化部２３２は，基準電圧（ＶＲ２〜ＶＲ４）のうちのいずれか一つを選択して微小電流出力部２３３に伝達し，スイッチング素子（ＳＷ２１〜ＳＷ２４）が下位ビットデータによってオン／オフされることにより，単位電流（Ｉ２〜Ｉ４）の０〜１５倍に相当する電流を微細電流（ΔＩ）として出力することができる。
【００７４】
このように，階調データの上位ビットデータを利用して階調領域を区分し，下位ビットデータを利用して相当する階調領域内での微細電流（ΔＩ）を出力することによって，非線形的なガンマ特性が反映された階調電流を出力することができる。
【００７５】
しかし，本発明の第１実施形態によるデジタル／アナログコンバータも，各階調領域内ではガンマ曲線が線形的なものと仮定しているため，理想的なガンマ特性を満足させる階調電流を出力できないという限界があった。特に，第１階調領域のような，理想的なガンマ曲線の非線形性が大きい低階調領域では，ガンマ補正がうまく行われず，結果的に，所望の階調電流が出力されない問題が発生する。
【００７６】
従って，本発明の第２実施形態では，階調の最も低い第１階調領域をさらに２個の細部階調領域に分け，上記２個の細部階調領域のうち低階調領域では，階調データに応じた電流変化量を小さくし，高諧調領域では電流変化量を大きく設定して，図４で示したような第１階調領域よりさらに正確なガンマ補正を行う。
【００７７】
以下，図７を参照して，本発明の第２実施形態によるデジタル／アナログコンバータ（ＤＡＣｍ）について説明する。
【００７８】
本発明の第２実施形態によるデジタル／アナログコンバータ（ＤＡＣｍ）は，基準電流出力部２３１，多重化部２３２，および微小電流出力部２３３を含む。
【００７９】
基準電流出力部２３１は，４個のトランジスタ（Ｍ１１〜Ｍ１４）および４個のスイッチング素子（ＳＷ１１〜ＳＷ１４）を含む。トランジスタ（Ｍ１１）は，単位電流（Ｉ１）の１２倍に相当する電流が出力されるようにチャンネルの幅と長さが設定され，トランジスタ（Ｍ１２，Ｍ１３）は，各単位電流（Ｉ２，Ｉ３）の１６倍に相当する電流が出力されるようにチャンネルの幅と長さが設定される。そして，トランジスタ（Ｍ１４）は，ゲートに印加されるオフセット電圧に応じてオフセット電流（Ｉｏｆｆｓｅｔ）を出力するようにチャンネルの長さと幅が設定される。
【００８０】
従って，階調データの上位ビットが‘００’である場合には，スイッチング素子（ＳＷ１４）が導通してオフセット電流（Ｉｏｆｆｓｅｔ）が出力され，上位ビットが‘０１’である場合にはスイッチング素子（ＳＷ１１）が導通して，単位電流（Ｉ１）の１２倍に相当する基準電流（ＩＲ１）が出力される。
【００８１】
そして，上位ビットデータが‘１０’である場合にはスイッチング素子（ＳＷ１１，ＳＷ１２）が導通して，数式３のような基準電流（ＩＲ２）が出力され，上位ビットデータが‘１１’である場合にはスイッチング素子（ＳＷ１１，ＳＷ１２，ＳＷ１３）が導通して，数式４のような基準電流（ＩＲ３）が出力される。
【数３】
2006106696.tif 000005
【数４】
2006106696.tif 000006
【００８２】
多重化部２３２は，４個の基準電圧（ＶＲ１〜ＶＲ４）のうち，階調データの上位ビットに対応する基準電圧（ＶＲ）を選択して出力する。ここで，基準電圧（ＶＲ１〜ＶＲ４）は，各階調領域での単位電流（Ｉ１〜Ｉ４）に対応する大きさを有する。
【００８３】
微小電流出力部２３３は，複数の第２トランジスタグループとしての８個のトランジスタ（Ｍ２１，Ｍ２２，Ｍ２３，Ｍ２４，Ｍ２５，Ｍ２６，Ｍ２７，Ｍ２８），複数の第２スイッチング素子としての８個の第１スイッチング素子（ＳＷ２１，ＳＷ２２，ＳＷ２３，ＳＷ２４，ＳＷ２５，ＳＷ２６，ＳＷ２７，ＳＷ２８），および第３スイッチング素子としての４個の第２スイッチング素子（ＳＷ３１，ＳＷ３２，ＳＷ３３，ＳＷ３４）を含む。
【００８４】
トランジスタ（Ｍ２１〜Ｍ２８）は，電源（ＶＤＤ）と第１スイッチング素子（ＳＷ２１〜ＳＷ２８）との間に各々接続されており，かかる回路内で隣接する２個のトランジスタ（例えば，Ｍ２１とＭ２２）は，ゲートに印加される同一な基準電圧に応じて実質的に同一な電流を出力するように設定されている。
【００８５】
具体的には，トランジスタ（Ｍ２１，Ｍ２２）は，基準電圧（ＶＲ）に対応する単位電流（Ｉ）の０．５倍に相当する電流が出力されるようにチャンネルの幅と長さが設定されており，トランジスタ（Ｍ２３，Ｍ２４）は，単位電流（Ｉ）と実質的に同一な電流を出力するように設定されている。そして，トランジスタ（Ｍ２５，Ｍ２６）は，単位電流（Ｉ）の２倍に相当する電流が出力されるように設定されており，トランジスタ（Ｍ２７，Ｍ２８）は，単位電流（Ｉ）の４倍に相当する電流が出力されるように設定されている。
【００８６】
スイッチング素子（ＳＷ２１〜ＳＷ２８）は，階調データの下位ビットに応答して導通し，隣接する２個のスイッチング素子は，互いに同一なタイミングでオン／オフされるように設定されている。例えば，下位ビットデータが（０００１）である場合にはスイッチング素子（ＳＷ２１，ＳＷ２２）がターンオンされ，下位ビットデータが（０１００）である場合にはスイッチング素子（ＳＷ２５，ＳＷ２６）が導通する。
【００８７】
スイッチング素子（ＳＷ３１〜ＳＷ３４）は，同一の電流を出力する２個のトランジスタのうちいずれか一つに連結され，制御信号（Ｌ２ｂ）に応じてオン／オフされる。ここで，制御信号（Ｌ２ｂ）は，第１階調領域において，スイッチング素子（ＳＷ３１〜ＳＷ３３）を導通し，スイッチング素子（ＳＷ３４）を遮断する。一方，制御信号（Ｌ２ｂ）は，第２〜第４階調領域において，スイッチング素子（ＳＷ３１〜ＳＷ３４）を全て常に導通させる。
【００８８】
本発明の第２実施形態によれば，第１階調領域を２個の細部階調領域（グループもしくはサブ領域ともいう）に分け，２個の細部階調領域のうちの低階調領域ではスイッチング素子（ＳＷ３１〜ＳＷ３４）を全て遮断させ，高諧調領域ではスイッチング素子（ＳＷ３１〜ＳＷ３３）を導通させる。
【００８９】
以下，本発明の第２実施形態によるデジタル／アナログコンバータの動作をより具体的に説明する。
【００９０】
まず，画像信号が６ビットの階調データである場合，第１階調領域を，階調データの下位ビットが（００００）〜（０１１１）である第１領域と，階調データが（１０００）〜（１１１１）である第２領域とに区分する。
【００９１】
そして，第１領域では第２スイッチング素子（ＳＷ３１〜ＳＷ３４）を遮断させ，階調データの下位ビットを利用して第１スイッチング素子（ＳＷ２１〜ＳＷ２８）を制御することにより，階調データに対応する電流を出力する。例えば，下位ビットが（０００１）である場合には，スイッチング素子（ＳＷ２１，ＳＷ２２）を導通させて単位電流（Ｉ１）の０．５倍に相当する電流を微細電流（ΔＩ）に出力し，下位ビットが（００１０）である場合には，スイッチング素子（ＳＷ２３，ＳＷ２４）を導通させて単位電流（Ｉ１）に相当する電流を微細電流（ΔＩ）に出力する。この時，スイッチング素子（ＳＷ３１，ＳＷ３２）が遮断されているので，トランジスタ（Ｍ２２，Ｍ２４）を通しては電流が流れないようになる。
【００９２】
第２領域では，第２スイッチング素子（ＳＷ３１〜ＳＷ３４）のうちのスイッチング素子（ＳＷ３１〜ＳＷ３３）を導通させ（ＳＷ３４は遮断したまま），階調データの下位ビットを利用して第１スイッチング素子（ＳＷ２１〜ＳＷ２８）を制御することにより，階調データの下位ビットに対応する電流を出力する。例えば，下位ビットが（１００１）である場合にはスイッチング素子（ＳＷ２１，ＳＷ２２）とスイッチング素子（ＳＷ２７，ＳＷ２８）を導通させて，単位電流（Ｉ１）の５倍に相当する電流を微細電流（ΔＩ）に出力し，下位ビットが（１０１０）である場合にはスイッチング素子（ＳＷ２３，ＳＷ２４）とスイッチング素子（ＳＷ２７，ＳＷ２８）を導通させて，単位電流（Ｉ１）の６倍に相当する電流を微細電流（ΔＩ）に出力する。
【００９３】
このように，第１階調領域の第１領域では，第２スイッチング素子（ＳＷ３１〜ＳＷ３４）を遮断させて下位ビットが１だけ増加するごとに，単位電流の０．５倍を加算して微細電流（ΔＩ）に出力し，第２領域では，第２スイッチング素子（ＳＷ３１〜ＳＷ３３）を導通させて下位ビットが１だけ増加するごとに，単位電流の１倍を加算して微細電流（ΔＩ）に出力する。即ち，第２領域の微細電流（ΔＩ）の変化量は，第１領域の２倍になる。
【００９４】
これにより，第１階調領域でのガンマ曲線は図８の（ｂ）の通りになり，本発明の第１実施形態によるガンマ曲線（ａ）より理想的なガンマ曲線に近づくようになる。
【００９５】
そして，本発明の第２〜第４階調領域では第２スイッチング素子（ＳＷ３１〜ＳＷ３４）が全て導通し，第１スイッチング素子（ＳＷ２１〜ＳＷ２８）は互いに隣接するスイッチング素子別にカップリングされて動作するので，本発明の第１実施形態と実質的に同一に動作を行う。
【００９６】
以下，図９を参照して，本発明の第３実施形態によるデジタル／アナログコンバータ（ＤＡＣｍ）について説明する。
【００９７】
図９は，本発明の第３実施形態によるデジタル／アナログコンバータを示した回路図である。
【００９８】
本発明の第３実施形態によるデジタル／アナログコンバータ（ＤＡＣｍ）は，基準電流出力部２３１，多重化部２３２，および微小電流出力部２３３を含む。
【００９９】
基準電流出力部２３１は，４個のトランジスタ（Ｍ１１，Ｍ１２，Ｍ１３，Ｍ１４）および４個のスイッチング素子（ＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４）を含む。基準電流出力部２３１の構成および動作は本発明の第２実施形態の説明と重複されるので，ここで詳細な説明は省略する。
【０１００】
多重化部２３２は４個の単位電流（Ｉ１〜Ｉ４），つまり，第１〜第４階調領域の各々から単位電流（Ｉ１〜Ｉ４）を受信して，階調データのうちの上位２ビットデータに基づいて当該単位電流を出力する。具体的に，階調データの上位２ビットデータが‘００’であれば単位電流（Ｉ１）を出力し，‘１１’であれば単位電流（Ｉ４）を出力する。
【０１０１】
微小電流出力部２３３は，８個のトランジスタ（Ｍ２１，Ｍ２２，Ｍ２３，Ｍ２４，Ｍ２５，Ｍ２６，Ｍ２７，Ｍ２８），８個の第１スイッチング素子（ＳＷ２１，ＳＷ２２，ＳＷ２３，ＳＷ２４，ＳＷ２５，ＳＷ２６，ＳＷ２７，ＳＷ２８），４個の第２スイッチング素子（ＳＷ３１，ＳＷ３２，ＳＷ３３，ＳＷ３４），および３個の第３スイッチング素子（ＳＷ４１，ＳＷ４２，ＳＷ４３）を含む。ここで，Ｍ２１〜Ｍ２８は，それぞれ第３〜１０トランジスタに，ＳＷ３１〜ＳＷ３４は第７〜１０スイッチに，ＳＷ４１〜ＳＷ４３は，第４〜６スイッチに対応する。
【０１０２】
トランジスタ（Ｍ２１〜Ｍ２８）のソースは，多重化部２３２から出力される単位電流が印加され，ゲートは，階調データの下位４ビット（ｄ<０>〜ｄ<３>）のうちのいずれか一つが印加される。具体的には，トランジスタ（Ｍ２１，Ｍ２２）は，最下位ビットデータ（ｄ<０>）に応答して単位電流（Ｉ）の０．５倍に相当する電流が出力されるようにチャンネルの幅と長さが設定されており，トランジスタ（Ｍ２３，Ｍ２４）は，下位ビットデータ（ｄ<１>）に応答して単位電流（Ｉ）と実質的に同一な電流が出力されるように設定されている。そして，トランジスタ（Ｍ２５，Ｍ２６）は，下位ビットデータ（ｄ<２>）に応答して単位電流（Ｉ）の２倍に相当する電流が出力されるように設定されており，トランジスタ（Ｍ２７，Ｍ２８）は，下位ビットデータ（ｄ<３>）に応答して単位電流（Ｉ）の４倍に相当する電流が出力されるように設定されている。
【０１０３】
スイッチング素子（ＳＷ４１〜ＳＷ４３）は，トランジスタ（Ｍ２２，Ｍ２４，Ｍ２６）に各々連結され，下位ビットデータ（ｄ<３>）によってオン／オフされる。つまり，下位ビットデータ（ｄ<３>）が‘１’である場合，スイッチング素子（ＳＷ４１〜ＳＷ４３）は全てオンされ，下位ビットデータ（ｄ<３>）が‘０’である場合，スイッチング素子（ＳＷ４１〜ＳＷ４３）は全てオフされる。従って，上記のスイッチング素子（ＳＷ４１〜ＳＷ４３）によって第１階調領域を２個の低細部階調領域と高細部階調領域に分け，低細部階調領域では階調データに応じた電流変化量を小さくし，高階調領域では電流変化量を大きく設定することができ，より正確なガンマ補正を行うことができる。
【０１０４】
スイッチング素子（ＳＷ３１〜ＳＷ３４）は，同一な電流を出力する２個のトランジスタのうちいずれか一つ，例えばトランジスタ（Ｍ２２，Ｍ２４，Ｍ２６，Ｍ２８）に各々連結され，制御信号（Ｌ２ｂ）に応じて同時に導通または遮断される。ここで，制御信号（Ｌ２ｂ）は，階調データのうちの上位２ビットによる信号であって，階調データのうちで上位２ビットが‘００’であればオフ信号になり，階調データのうちで上位２ビットが‘００’でなければ，つまり，‘０１，１０，１１’であればオン信号となる。従って，第２〜第４階調領域では，スイッチング素子（ＳＷ３１〜ＳＷ３４）が全て導通し，スイッチング素子（ＳＷ４１〜ＳＷ４３）のオン／オフに関係なく，トランジスタ（Ｍ２１〜Ｍ２８）から出力された電流は出力端に伝達される。一方，第１階調領域ではスイッチング素子（ＳＷ３１〜ＳＷ３４）が全て遮断されて，スイッチング素子（ＳＷ４１〜ＳＷ４３）のオン／オフに応じてトランジスタ（Ｍ２１〜Ｍ２８）から出力された電流は選択的に出力端に伝達される。
【０１０５】
結果的に，図９に示されたデジタル／アナログコンバータ（ＤＡＣ１）は，第１階調領域においてのみスイッチング素子（ＳＷ３１〜ＳＷ３４）がオフされ，スイッチ（ＳＷ４１〜ＳＷ４３）によって第１階調領域が２個の細部階調領域に分けられ，低細部階調領域では階調データに応じた電流変化量を小さくし，高階調領域では電流変化量を大きく設定することができる。かかる構成によって，より正確なガンマ補正が行われるようにする。
【０１０６】
以上，本発明の実施形態による階調電流生成のためのデジタル／アナログコンバータおよびこれを利用した表示装置について説明した。上記説明された実施形態は本発明の概念が適用された一実施形態であって，本発明の範囲が上記実施形態に限定されるものではなく，当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１０７】
例えば，図６，図７，および図９では，トランジスタがｐタイプのチャンネルを有するトランジスタとして形成され，ソースに電源電圧（ＶＤＤ）が印加されるものについて図示したが，本発明の範囲がトランジスタの特定チャンネルタイプに限定されるものではなく，実施形態によってはｎタイプのチャンネルを有するトランジスタを利用して形成することもできる。
【０１０８】
また，上記説明では，第１階調領域を２個の細部領域に分けて駆動することを例に挙げて説明したが，実施形態によっては，第２〜第４階調領域も複数個の細部領域に分けてガンマ補正を行うことができることはもちろんである。
【産業上の利用可能性】
【０１０９】
本発明は，表示装置に係り，より詳しくは，デジタル／アナログコンバータとこれを利用した発光表示装置，およびその表示パネルと駆動方法に適用可能である。
【図面の簡単な説明】
【０１１０】
【図１】本発明の一実施形態による有機ＥＬ表示装置を概略的に示した平面図である。
【図２】本発明の一実施形態によるデータ駆動部を示したブロック図である。
【図３】本発明の第１実施形態による階調電流生成部のデジタル／アナログコンバータを示したブロック図である。
【図４】本発明の一実施形態によるガンマ曲線を示したものである。
【図５】図４のガンマ曲線のうち第２階調領域に対応する部分を示したものである。
【図６】本発明の第１実施形態によるデジタル／アナログコンバータを示した回路図である。
【図７】本発明の第２実施形態によるデジタル／アナログコンバータを示した回路図である。
【図８】本発明の第１および第２実施形態による第１階調領域でのガンマ曲線を示したものである。
【図９】本発明の第３実施形態によるデジタル／アナログコンバータを示した回路図である。
【符号の説明】
【０１１１】
１００  表示部
２００  データ駆動部
２１０  シフトレジスタ
２２０  ラッチ
２３０  階調電流生成部
２３１  基準電流出力部
２３２  多重化部
２３３  微小電流出力部
２４０  出力部
３００，４００  走査駆動部
１０００  基板
【図１】
2006106696.tif 000007
【図２】
2006106696.tif 000008
【図３】
2006106696.tif 000009
【図４】
2006106696.tif 000010
【図５】
2006106696.tif 000011
【図６】
2006106696.tif 000012
【図７】
2006106696.tif 000013
【図８】
2006106696.tif 000014
【図９】
2006106696.tif 000015