(57)【要約】【課題】  従来のチップサイズパッケージよりもさらに薄型化することができる、圧電デバイスおよびその製造方法を提供する。【解決手段】  圧電デバイス１０は、圧電素子１１と蓋板３０とが対向して配置され、周縁部１７，３５が接合される。圧電素子１１は、中心部分１２ａが周辺部分１２ｂに対して突出している絶縁膜１２と、絶縁膜１２の中心部分１２ａの突出側に配置された、対向する一対の電極１４，１８及び該電極１４，１８間に挟まれた圧電膜１６からなる薄膜部と、絶縁膜１２の周辺部分１２ｂの突出側に配置され、電極１４，１８にそれぞれ電気的に接続されたパッド１５，１９とを有する。蓋板３０は、圧電素子１１に対向する側の面に形成され、圧電素子３０のパッド１５，１９に接合されたランド３２，３４と、圧電素子１１とは反対側の面に形成され、ランド３２，３４に電気的に接続された外部電極３１，３３とを有する。【選択図】図２
2006080786.tif 000002
【特許請求の範囲】
【請求項１】
圧電素子と蓋板とが対向して配置され、周縁部が接合された圧電デバイスであって、
前記圧電素子は、
中心部分が周辺部分に対して突出している絶縁膜と、
前記絶縁膜の前記中心部分の突出側に配置された、対向する一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部と、
前記絶縁膜の前記周辺部分の前記突出側に配置され、前記電極にそれぞれ電気的に接続されたパッドとを有し、
前記蓋板は、
前記圧電素子に対向する側の面に形成され、前記圧電素子の前記パッドに接合されたランドと、
前記圧電素子とは反対側の面に形成され、前記ランドに電気的に接続された外部電極とを有することを特徴とする圧電デバイス。
【請求項２】
前記蓋板を貫通するスルーホールが形成され、該スルーホールの一端が前記パッドに接続され、該スルーホールの他端が前記外部電極に接続されたことを特徴とする、請求項１に記載の圧電デバイス。
【請求項３】
前記圧電素子の前記蓋板が接合された面の反対側に接着されたフィルムを有することを特徴とする、請求項１又は２に記載の圧電デバイス。
【請求項４】
一方の面に間隔を設けて複数の凸部が形成された基板の該一方の面上に犠牲層を形成する工程と、
前記犠牲層の上に、前記各凸部に対応して、絶縁膜と、一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部をそれぞれ形成し、前記各凸部の近傍部分に前記電極にそれぞれ電気的に接続されたパッドを形成し、前記各凸部の近傍部分より外側の周縁に接合層をそれぞれ形成する工程と、
蓋板基板の一方の面に、前記パッド及び前記接合層に対応する複数のランド及び接合層を形成し、該蓋板基板の前記一方の面を前記基板の前記一方の面に対向させ、対応する前記パッドと前記ランドとをそれぞれ接合するとともに、対応する前記接合層同士を接合する工程と、
前記犠牲層をエッチングし、前記基板を前記絶縁膜から分離する工程と、
前記基板を分離した前記絶縁膜と前記蓋板基板との間の部分を個々の圧電デバイスに分割する工程とを備えたことを特徴とする、圧電デバイスの製造方法。
【請求項５】
前記絶縁膜の前記蓋基板に接合された面の反対側にフィルムを接着する工程を備えたことを特徴とする、請求項４記載の圧電デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜圧電フィルタ等の圧電デバイスおよびその製造方法に関し、詳しくは、チップサイズパッケージ型圧電デバイスの薄型化に関する。
【背景技術】
【０００２】
従来、圧電素子サイズまでパッケージを小型化したＣＳＰ（チップサイズパッケージ）型圧電デバイスが開発されている。例えば、図１に示すＢＡＷフィルタ（バルク弾性波フィルタ）２は、共振子素子が形成された基板３の両側に、基板３と同サイズの蓋６，８が結合層７，９を介して貼り付けられている。共振子素子の振動部分４は、基板３，６から音響的に浮かせる必要があるため、Ｓｉの異方性エッチングを用いて基板３，６に空洞３ｘ，６ｘを形成している（例えば、特許文献１参照）。
【特許文献１】特表２００４−５０３１６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような構造の圧電デバイスは、共振子素子を支持するＳｉ基板や、その両側に接合されるＳｉ基板が必須であるため、製品高さ（厚さ）が大きい。
【０００４】
本発明は、かかる実情に鑑み、従来のチップサイズパッケージよりもさらに薄型化することができる、圧電デバイスおよびその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００５】
本発明は、上記課題を解決するため、以下のように構成した圧電デバイスを提供する。
【０００６】
圧電デバイスは、圧電素子と蓋板とが対向して配置され、周縁部が接合される。前記圧電素子は、中心部分が周辺部分に対して突出している絶縁膜と、前記絶縁膜の前記中心部分の突出側に配置された、対向する一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部と、前記絶縁膜の前記周辺部分の前記突出側に配置され、前記電極にそれぞれ電気的に接続されたパッドとを有する。前記蓋板は、前記圧電素子に対向する側の面に形成され、前記圧電素子の前記パッドに接合されたランドと、前記圧電素子とは反対側の面に形成され、前記ランドに電気的に接続された外部電極とを有する。
【０００７】
上記構成において、絶縁膜の中心部分と周辺部分との段差により形成される空間を、圧電素子の振動空間として用いることができる。薄膜部は、絶縁膜の周辺部分から退避した中心部分に配置されるので、圧電素子の片側（絶縁膜の中心部分の突出側）にのみ蓋板を配置することができる。したがって、圧電素子の両側に蓋板を配置する場合よりも、圧電デバイスを薄型化することができる。
【０００８】
好ましくは、前記蓋板を貫通するスルーホールが形成され、該スルーホールの一端が前記パッドに接続され、該スルーホールの他端が前記外部電極に接続される。
【０００９】
上記構成によれば、パッドと外部電極との間の配線を短くして、圧電デバイスの電気特性を向上することができる。
【００１０】
好ましくは、前記圧電素子の前記蓋板が接合された面の反対側に接着されたフィルムを有する。これにより、外部からの有機物汚染、パーティクルの侵入などを遮断し、圧電素子の振動が阻害されないようにすることができる。
【００１１】
また、本発明は、以下のように構成された圧電デバイスの製造方法を提供する。
【００１２】
圧電デバイスの製造方法は、一方の面に間隔を設けて複数の凸部が形成された基板の該一方の面上に犠牲層を形成する工程と、前記犠牲層の上に、前記各凸部に対応して、絶縁膜と、一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部をそれぞれ形成し、前記各凸部の近傍部分に前記電極にそれぞれ電気的に接続されたパッドを形成し、前記各凸部の近傍部分より外側の周縁に接合層をそれぞれ形成する工程と、蓋板基板の一方の面に、前記パッド及び前記接合層に対応する複数のランド及び接合層を形成し、該蓋板基板の前記一方の面を前記基板の前記一方の面に対向させ、対応する前記パッドと前記ランドとをそれぞれ接合するとともに、対応する前記接合層同士を接合する工程と、前記犠牲層をエッチングし、前記基板を前記絶縁膜から分離する工程と、前記基板を分離した前記絶縁膜と前記蓋板基板との間の部分を個々の圧電デバイスに分割する工程とを備える。
【００１３】
上記方法によれば、共振子素子の片側にのみ蓋板を設け、凸部が形成された基板を犠牲層のエッチングにより除去するので、圧電デバイスの低背化及び低コスト化を図ることができる。また、凸部が形成された基板は再使用できるので、製造コストの低減を図ることができる。
【００１４】
好ましくは、前記絶縁膜の前記蓋基板に接合された面の反対側にフィルムを接着する工程を備える。これにより、外部からの有機物汚染、パーティクルの侵入などを遮断し、圧電素子の振動が阻害されないようにすることができる。
【発明の効果】
【００１５】
本発明の圧電デバイスおよびその製造方法によれば、従来のチップサイズパッケージよりもさらに薄型化することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態として実施例を図２〜図６を参照しながら説明する。
【００１７】
図２は、圧電デバイス１０の断面図である。圧電デバイス１０は、ＢＡＷフィルタである。圧電デバイス１０は、圧電素子１１の両側に、蓋板３０とフィルム４０がそれぞれ接合されている。
【００１８】
圧電素子１１は、絶縁膜１２に、下部電極１４、圧電膜１６、上部電極１８が形成されている。絶縁膜１２は、断面凸状に形成され、中心の凸部１２ａが、周囲の平坦部１２ｂから突出するようになっている。絶縁膜１２の凸部１２ａには、電極１４，１８間に圧電膜１６が挟まれた薄膜部が配置される。電極１４，１８は、絶縁膜１２の平坦部１２ｂまでそれぞれ延在する。平坦部１２ｂにおいて、電極１４，１８上にそれぞれパッド１５，１９が形成され、パッド１５，１９より外側の周縁に沿って接合層１７が形成されている。
【００１９】
蓋板３０は、圧電素子１１に対向する側の面に、ランド３２，３４が形成され、圧電素子１１のパッド１５，１９にそれぞれ接合されている。また、周縁に沿って接合層３５が形成され、圧電素子１１の接合層１７と接合されている。蓋板３０には、貫通穴に導電材を配置したスルーホール３１ｘ，３３ｘが形成され、スルーホール３１ｘ，３３ｘの両端が、外部電極３１，３３とランド３２，３４とにそれぞれ接続されている。
【００２０】
フィルム４０は、絶縁膜１２の平坦部１２ｂに接合され、圧電素子１１の凸部１２ａとの間に空間１１ｘを形成する。
【００２１】
次に、図３〜図６を参照しながら、圧電デバイス１０の製造工程および構成を説明する。図３〜図６は、最終形状の２個の圧電デバイス１０に相当する部分を図示しているが、実際には、複数個の圧電デバイス１０に相当する部分を、例えば升目状に二次元配置した基板の状態で製造する。
【００２２】
まず、絶縁膜１２に凸部１２ａを形成するための基板２０を作製する。
【００２３】
図３（ａ）に示すように、基板２０としてＳｉを用いる。基板２０の上にポリマーなどのレジストパターン２１を形成する。レジストパターン２１の断面形状は、緩やかな順テーパで、厚みは０．２μｍ以上、数十μｍ以下が好ましい。このレジストパターン２１は、グレートーンフォトマスクを用いて形成できる。
【００２４】
この後、レジストパターン２１の形成された基板２０を、例えば、ＣＦ４などのフッ素系のガスを用いて反応性イオンエッチング（ＲＩＥ）を行う。ＣＦ４により、基板２０とレジストパターンの両方がエッチングされ、レジストパターンのテーパ形状が基板２０に転写され、図３（ｂ）に示すように、基板２０に凸部２２が形成される。レジストを残してエッチングを終了し、レジストを有機溶剤で剥離してもよい。レジストが完全にエッチングできるまでエッチングを続けてもよい。
【００２５】
次に、図３（ｃ）に示すように、凸部２２を形成した基板２０上に、犠牲層２４を形成する。犠牲層２４として、例えばＺｎＯを０．２μｍ以上、数十μｍ以下の厚さで形成する。犠牲層２４として、Ａｌなどの金属又はポリマーを用いてもよい。
【００２６】
この後、図４に示すように、犠牲層２４の上に、絶縁膜１２としてＳｉＯ２膜を０．２μｍ以上、数十μｍ以下の厚さで形成する。この絶縁膜１２の上に、スパッタ、ＣＶＤ、電子ビーム蒸着などによる成膜と、フォトリソグラフィーによるパターニングを用いることにより、Ｍｏ、Ｐｔ、Ａｌ、Ａｕ、Ｃｕ、Ｔｉなどを主材にした下部電極１４を形成する。下部電極１４は、図４（ａ）に示すように、略Ｌ字状に第１片１４ａと第２片１４ｂが結合してなり、第１片１４ａは絶縁膜１２の凸部１２ａ上に帯状に形成され、第２片１４ｂは、図４（ｂ）に示すように、絶縁膜１２の凸部１２ａ上からテーパ部を経て平坦部１２ｂまで帯状に形成される。
【００２７】
この下部電極１４上に、スパッタなどによる成膜と、フォトリソグラフィーによるパターニングを用いることにより、ＺｎＯやＡｌＮなどの圧電膜１６を形成する。圧電膜１６は、下部電極１４の第１片１４ａを完全に覆う。圧電膜１６は、ＡｌＮを形成する場合、耐熱性に優れたＺｎＯをレジストに用いて、リフトオフによりＡｌＮをパターニングしてもよい。また、ＡｌＮを全面に成膜して後、フォトリソグラフィーにより樹脂レジストマスクを形成し、エッチングでＡｌＮパターンを形成してもよい。
【００２８】
この圧電膜１６の上に、下部電極１４と同様に、上部電極１８，１８'を形成する。一方の上部電極１８は、下部電極１４の第２片１４ｂと一列に並び、下部電極１４の第２片１４ｂを反対側に向けて、絶縁膜１２の凸部１２ａ上からテーパ部を経て平坦部１２ｂまで、帯状に形成される。他方の上部電極１８'は、下部電極１４の第１片１４ａの先端側において、下部電極１４の第２片１４ｂ及び一方の上部電極１８と平行に、絶縁膜１２の凸部１２ａ上から両側にテーパ部を経て平坦部１２ｂまで、帯状に形成される。１つの圧電デバイス１０において、下部電極１４と上部電極１８とが２箇所で重なり合い、２つの共振子素子が形成される。
【００２９】
この後、圧電素子１１のダイシングラインに沿って適宜部分（図示例では、各辺の中間部分）の絶縁膜１２を除去し、犠牲層２４の上面を露出させる適宜の数の犠牲層エッチホール１２ｘを形成する。形成方法は、フォトリソグラフィーを用いて開口を有するレジストマスクを形成後、ＣＦ４を用いてＲＩＥを行い、絶縁膜１２に開口を形成して後、レジスト剥離する。絶縁膜１２としてＳｉＯ２以外にＳｉ３Ｎ４等を用いても、同様に形成できる。
【００３０】
この後、圧電素子１１のパッド１５，１５'，１９，１９'と周縁の接合層１７に、Ｃｕ，Ｓｎの積層金属膜を、膜の形成しやすい０．１μｍ〜５０μｍの範囲で蒸着する。
【００３１】
一方、図５に示すように、蓋板３０について、外部電極３１，３１'，３３，３３'やスルーホール３１ｘ，３１ｘ'，３３ｘ，３３ｘ'を形成し、ダイシングラインに沿って適宜部分に貫通穴３０ｘを形成する。また、ランド３２，３４と周縁の接合層３５として、Ｃｕ，Ｓｎの積層金属膜を、圧電素子１１と同様に蒸着により形成する。
【００３２】
そして、圧電素子１１の凸部１２ａ側と蓋板３０のランド３２，３４を形成した面とを向き合せて、はんだのリフローを行い、圧電素子１１と蓋板３０の周縁の接合層１７，３５同士の接合と、パッド１５，１９とランド３２，３４の接合とを行う。
【００３３】
この後、犠牲層２４のエッチングを行う。蓋板３０の貫通穴３０ｘは、犠牲層エッチホール１２ｘに対応した位置に形成されており、この貫通穴３０ｘから侵入したエッチング液により、エッチホール１２ｘを介して犠牲層２４をエッチングする。エッチング液は、犠牲層２４がＺｎＯの場合、燐酸と酢酸の混合液を用いる。犠牲層２４がＡｌの場合、燐酸と酢酸と硝酸の混合液を用いる。犠牲層２４がポリマーの場合、アセトンなどの有機溶剤を用いる。
【００３４】
犠牲層２４のエッチングを終了すると、図６（ａ）に示した蓋板３０に接合された絶縁膜１２との間の部分から、Ｓｉ基板２０を分離し除去する。
【００３５】
この後、図６（ｂ）に示したように、蓋板３０に接合された絶縁膜１２について、絶縁膜１２の凸部１２ａに対応する凹部１１ｘをフィルム４０で覆い、外部からの有機物汚染、パーティクルの侵入を遮断する。フィルム４０の材質は、例えば、ポリイミドである。フィルムの厚さは０．２μｍ以上、数十μｍ以下のものが入手しやすい。この凹部１１ｘを共振子素子の振動空間として用いる。
【００３６】
この後、ダイシングラインに沿って切断し、個別の圧電デバイス１０に分離する。
【００３７】
以上に説明したように、圧電デバイス１０は、共振子素子を形成した基板の両側に蓋板を接合していた従来品に対し、一方の蓋板を無くすことができるため、低背化と低コスト化を実現できる。また、絶縁膜１２を形成する基板２０の材料に単結晶Ｓｉを用いて作製しているため、Ｓｉの結晶構造を継承して、膜質の良い圧電膜１６が成膜され、特性の良い圧電デバイスを実現できる。接合層１７，３５により気密封止構造とすることができ、湿度や腐食性雰囲気に弱い材質を使っている場合でも信頼性を確保できる。絶縁膜１２を形成する基板２０は再利用できるため、製造コストを低減することができる。
【００３８】
なお、本発明の圧電デバイスおよびその製造方法は、上記した実施の形態に限定されるものではなく、種々変更を加え得て実施可能である。
【図面の簡単な説明】
【００３９】
【図１】圧電デバイスの断面図である。（従来例）
【図２】圧電デバイスの断面図である。（実施例）
【図３】製造工程の説明図である。（実施例）
【図４】製造工程の説明図である。（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿って切断した断面図である。（実施例）
【図５】製造工程の説明図である。（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿って切断した断面図である。（実施例）
【図６】製造工程の説明図である。（実施例）
【符号の説明】
【００４０】
１０  圧電デバイス
１１  圧電素子
１２  絶縁膜
１２ａ  凸部（中心部分）
１２ｂ  平坦部（周辺部分）
１４，１４'  下部電極
１５  パッド
１６  圧電膜
１７  接合層（周縁部）
１８，１８'  上部電極
１９  パッド
３１，３１'  外部電極
３１ｘ，３１ｘ'  スルーホール
３３，３３'  外部電極
３３ｘ，３３ｘ'  スルーホール
３５  接合層（周縁部）
３０  蓋板
４０  フィルム
【図１】
2006080786.tif 000003
【図２】
2006080786.tif 000004
【図３】
2006080786.tif 000005
【図４】
2006080786.tif 000006
【図５】
2006080786.tif 000007
【図６】
2006080786.tif 000008