(57)【要約】【課題】  電圧降下回路における電力損失を少なくすることが可能な複合回路を提供する。【解決手段】  ＡＣ出力回路ＨＳ１とＤＣ出力回路ＩＣ１とが電源電流の経路に対し直列に接続される。複合回路３に供給される電源電圧はＡＣ出力回路ＨＳ１とＤＣ出力回路ＩＣ１を並列接続する場合よりも高くなり、電圧降下回路２における電圧降下が小さくなる。よって電圧降下回路２における電力損失を小さくすることができる。高周波発振回路とＤＣ出力回路との間に接続される高周波接地回路によって、ＡＣ出力回路とＤＣ出力回路とが直列接続された場合でも高周波発振回路の基準電位は安定し、所望の高周波ＡＣ信号が得ることが可能になる。【選択図】        図１
2006080990.tif 000002
【特許請求の範囲】
【請求項１】
第１のノードから供給される電源電流を受け、高周波動作を行なって第２のノードに前記電源電流を排出する、少なくとも１つのＡＣ出力回路と、
前記第２のノードから供給される電源電流を受け、ディジタル動作を行なって第３のノードに前記電源電流を排出する、少なくとも１つのＩＣで構成されるＤＣ出力回路とを備える、複合回路。
【請求項２】
前記複合回路は、
１つの前記ＡＣ出力回路と、
１つの前記ＤＣ出力回路とを備える、請求項１に記載の複合回路。
【請求項３】
前記複合回路は、
Ｎを２以上の整数とするとき、前記第１のノードと前記第２のノードとの間に直列に接続されるＮ個の前記ＡＣ出力回路と、
Ｍを１以上の整数とするとき、前記第２のノードと前記第３のノードとの間に接続されるＭ個の前記ＤＣ出力回路とを備える、請求項１に記載の複合回路。
【請求項４】
Ｍは１である、請求項３に記載の複合回路。
【請求項５】
前記複合回路は、前記Ｎ個の前記ＡＣ出力回路のうち、直列方向に隣り合う２つのＡＣ出力回路が接続される接続点に接続され、前記電源電流を受けて前記高周波動作を行なうＡＣ出力回路をさらに備える、請求項３に記載の複合回路。
【請求項６】
前記ＡＣ出力回路は、
前記電源電流を受けて所定の周波数で発振する高周波発振回路と、
前記高周波発振回路を高周波的に接地する高周波接地回路とを含む、請求項１に記載の複合回路。
【請求項７】
前記ＡＣ出力回路は、
前記第２のノードの電圧を基準に変化する制御電圧に応じて発振周波数を変化させる高周波発振回路と、
前記高周波発振回路を高周波的に接地する高周波接地回路とを含み、
前記ＤＣ出力回路は、前記高周波発振回路の出力信号と基準信号とを受け、各信号の位相を比較した結果を出力するＰＬＬ回路であり、
前記複合回路は、前記位相比較結果を前記制御電圧に変換して出力するローパスフィルタをさらに備える、請求項１に記載の複合回路。
【請求項８】
前記高周波発振回路は、前記第２のノードの電圧を基準に正側で変化する制御電圧に応じて発振周波数を変化させるものであり、
前記ローパスフィルタは、前記第１のノードの電圧が電源電圧として印加され、前記第１のノードの電圧と前記第３のノードの電圧との間で前記制御電圧を変化させるアクティブフィルタである、請求項７に記載の複合回路。
【請求項９】
前記高周波発振回路は、前記第２のノードの電圧を基準に負側で変化する制御電圧に応じて発振周波数を変化させるものであり、
前記ローパスフィルタは、前記第２のノードの電圧が電源電圧として印加され、前記第２のノードの電圧と前記第３のノードの電圧との間で前記制御電圧を変化させるアクティブフィルタである、請求項７に記載の複合回路。
【請求項１０】
前記ローパスフィルタは、受動素子から構成される、請求項７に記載の複合回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の機能回路を含む複合回路に関するものであり、特に電源回路の電力損失を少なくすることが可能な複合回路に関するものである。
【背景技術】
【０００２】
通信装置においては高周波の受信信号（ＲＦ信号）を周波数変換して低周波の信号（ＩＦ信号）に変換する機能が必要である。周波数を変換するためには局部発振器（ローカル発振器）が必要である。電圧制御発振器（ＶＣＯ）と、その発振周波数を安定化させるためのＰＬＬ回路（主として分周器と比較器とを含む回路のことを以下ではＰＬＬ回路と称する）とを組合せたＰＬＬモジュールが局部発振器として多く用いられる。ＰＬＬモジュールはＶＣＯとＰＬＬ回路との少なくとも２つの機能回路を含む複合回路である。
【０００３】
複合回路を動作させるためには電源が必要である。但し、各回路に必要な電源電圧と電源から実際に供給される電源電圧との間には差があることが多い。
【０００４】
特に携帯型の機器や車載用の機器においては電池や車載バッテリの電圧がほぼ固定されるため、このような状況が発生しやすい。複合回路に含まれる各回路に必要な電源電圧と実際に供給される電源電圧との間に差がある場合、その差を埋めるための手段として電圧降下回路が必要になる。
【０００５】
図１１は、電源回路と従来の複合回路との接続を説明する図である。
【０００６】
図１１に示されるように、電源１０１は電圧降下回路１０２に接続され、複合回路１０３は電圧降下回路１０２に接続される。電源１０１から供給される電源電圧は電圧降下回路１０２で降圧されて複合回路１０３に供給される。
【０００７】
複合回路１０３は、ノードＷ０１に並列に接続されるロジック回路ＩＣ０１と、高周波発振回路ＯＳ０１とを備える。ロジック回路ＩＣ０１および高周波発振回路ＯＳ０１の基準電位は接地電位である。
【０００８】
なお、ロジック回路ＩＣ０１は、たとえばＰＬＬ用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）である。
【０００９】
複合回路の例として、たとえば特開平８−１６７８４４号公報（特許文献１）では、ＶＣＯの発振段のトランジスタとバッファ段のトランジスタとが直列接続（カスケード接続）されることでＶＣＯの構成が簡単になり、かつ、安定した発振特性が得られるＰＬＬ用ＩＣならびにＰＬＬ回路の例が開示される。
【００１０】
図１１に示されるように、多くの場合、電源と複合回路との間に電圧降下回路が設けられる。一般的に電圧降下回路は電力損失の原因になる。
【００１１】
図１２は、図１１の電圧降下回路で発生する電力損失の例を説明する図である。
【００１２】
図１２に示されるように、電源１０１の電源電圧は１２Ｖ（または２４Ｖ）である。このような電源は、たとえば車に搭載されるバッテリである。ロジック回路ＩＣ０１および高周波発振回路ＯＳ０１の動作電圧は３Ｖである。さらに、ロジック回路ＩＣ０１に流れる電流Ｉｉｃ０１および高周波発振回路ＯＳ０１に流れる電流Ｉｏｓ０１はともに２０ｍＡである。
【００１３】
この場合、電源電圧ＶＣＣと電圧降下回路１０２から出力される電圧ＶＲに９Ｖの電位差が生じる。よって、電圧降下回路１０２で消費される電力は、９Ｖ×（２０ｍＡ＋２０ｍＡ）＝３６０ｍＷになる。
【特許文献１】特開平８−１６７８４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
汎用的な電子部品は５Ｖ、３Ｖのように数ボルト程度の電源電圧で最も安定して動作するように設計される。よって、電源から供給される電源電圧が複合回路の動作電圧よりも高い場合、電源電圧は一旦レギュレータ等の電圧降下回路によって降圧される。
【００１５】
しかし、このような電圧降下回路では電力が消費されるので熱が発生する。発生した熱は空中に放出されるので電力が無駄に消費される。電圧降下回路での電圧降下が大きいほど電力損失が大きくなる。
【００１６】
この発明は上述の課題を解決するものであって、その目的は電圧降下回路における電力損失を少なくすることが可能な複合回路を提供するものである。
【課題を解決するための手段】
【００１７】
この発明は要約すれば複合回路であって、第１のノードから供給される電源電流を受け、高周波動作を行なって第２のノードに電源電流を排出する、少なくとも１つのＡＣ出力回路と、第２のノードから供給される電源電流を受け、ディジタル動作を行なって第３のノードに電源電流を排出する、少なくとも１つのＩＣで構成されるＤＣ出力回路とを備える。
【００１８】
好ましくは、複合回路は、１つのＡＣ出力回路と、１つのＤＣ出力回路とを備える。
【００１９】
好ましくは、複合回路は、Ｎを２以上の整数とするとき、第１のノードと第２のノードとの間に直列に接続されるＮ個のＡＣ出力回路と、Ｍを１以上の整数とするとき、第２のノードと第３のノードとの間に接続されるＭ個のＤＣ出力回路とを備える。
【００２０】
より好ましくは、Ｍは１である。
【００２１】
より好ましくは、複合回路は、Ｎ個のＡＣ出力回路のうち、直列方向に隣り合う２つのＡＣ出力回路が接続される接続点に接続され、電源電流を受けて高周波動作を行なうＡＣ出力回路をさらに備える。
【００２２】
好ましくは、ＡＣ出力回路は、電源電流を受けて所定の周波数で発振する高周波発振回路と、高周波発振回路を高周波的に接地する高周波接地回路とを含む。
【００２３】
好ましくは、ＡＣ出力回路は、第２のノードの電圧を基準に変化する制御電圧に応じて発振周波数を変化させる高周波発振回路と、高周波発振回路を高周波的に接地する高周波接地回路とを含み、ＤＣ出力回路は、高周波発振回路の出力信号と基準信号とを受け、各信号の位相を比較した結果を出力するＰＬＬ回路であり、複合回路は、位相比較結果を制御電圧に変換して出力するローパスフィルタをさらに備える。
【００２４】
より好ましくは、高周波発振回路は、第２のノードの電圧を基準に正側で変化する制御電圧に応じて発振周波数を変化させるものであり、ローパスフィルタは、第１のノードの電圧が電源電圧として印加され、第１のノードの電圧と第３のノードの電圧との間で制御電圧を変化させるアクティブフィルタである。
【００２５】
より好ましくは、高周波発振回路は、第２のノードの電圧を基準に負側で変化する制御電圧に応じて発振周波数を変化させるものであり、ローパスフィルタは、第２のノードの電圧が電源電圧として印加され、第２のノードの電圧と第３のノードの電圧との間で制御電圧を変化させるアクティブフィルタである。
【００２６】
より好ましくは、ローパスフィルタは、受動素子から構成される。
【発明の効果】
【００２７】
この発明によれば電圧降下回路における電力の損失を従来よりも少なくすることが可能になる。
【発明を実施するための最良の形態】
【００２８】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００２９】
［実施の形態１］
図１は、実施の形態１の複合回路の構成を示す図である。
【００３０】
図１に示されるように、電源１が電圧降下回路２に接続され、電圧降下回路２と接地ノードとの間に複合回路３が接続される。電圧降下回路２は、たとえばレギュレータであるが、レギュレータとノイズ除去回路とが共用された回路であってもよい。電源１から供給される電源電圧は電圧降下回路２で降圧されて複合回路３に供給される。
【００３１】
複合回路３は、ＡＣ出力回路ＨＳ１とＤＣ出力回路ＩＣ１とを備える。ＡＣ出力回路ＨＳ１およびＤＣ出力回路ＩＣ１は直流電流（電源電流）の経路に対し直列接続（カスケード接続）される。ＡＣ出力回路ＨＳ１は電源電流の経路の上流側に配置され、ＤＣ出力回路ＩＣ１は下流側に配置される。
【００３２】
ＡＣ出力回路ＨＳ１は、高周波発振回路ＯＳ１と、高周波発振回路ＯＳ１から直流電流が出力されるノード（通常ではこの出力ノードは接地ノードである）に接続されて高周波発振回路ＯＳ１を高周波的に接地する高周波接地回路ＧＣ１とを含む。なお「高周波的に接地する」とは、直流電流が出力されるノードと接地ノードとの間のインピーダンスを高周波発振回路ＯＳ１の発振周波数において十分に小さくすることを意味する。高周波接地回路は動作基準点を安定させ、ＡＣ出力回路を正常に動作させる（たとえば高周波発振回路の発振周波数を安定させる）ために設けられる。
【００３３】
高周波接地回路ＧＣ１は、具体的には一方端が高周波発振回路ＯＳ１およびＤＣ出力回路ＩＣ１に接続され、他方端が接地ノードに接続されるコンデンサである。高周波接地のため、コンデンサのインピーダンスはＡＣ出力回路で扱われる信号の周波数（たとえばＶＣＯの発振周波数）において十分に小さくなるように設定される。また、高周波接地を行なう方法としては、コンデンサの自己共振を利用してインピーダンスを小さくする方法やコンデンサに対して直列にインダクタを接続し、直列共振によってインピーダンスを小さくする方法がある。この場合、コンデンサの一方端に高周波発振回路ＯＳ１およびＤＣ出力回路ＩＣ１が接続され、他方端にインダクタの一方端が接続され、インダクタの他方端は接地される。なお、高周波接地回路ＧＣ１では高周波接地とノイズ除去の両方が行なわれてもよい。
【００３４】
なお、高周波接地回路のインピーダンスは高周波発振回路ＯＳ１の発振周波数において十分に小さくなるように設定されるが、高周波での広い周波数範囲において接地条件が満たされるように設定されることがより望ましい。
【００３５】
ただし、高周波接地が可能な周波数範囲を広くするために容量値の大きいコンデンサが回路に実装される場合、回路の実装面積が大きくなる。実装面積の増加を抑制し、かつ、周波数範囲を広くするための方法として、上記のようにインダクタンスをコンデンサに対して直列に接続する方法が用いられる。
【００３６】
ＤＣ出力回路ＩＣ１は、たとえばＰＬＬ回路等のロジック回路である。ＰＬＬ回路はＶＣＯの出力信号と基準発振器の出力信号のそれぞれを分周した低周波の信号を生成して位相を比較し、比較結果を出力する回路である。よって、ＰＬＬ回路はＤＣ出力回路に相当する。
【００３７】
この発明によって得られる効果について説明する。
【００３８】
一般的に、高周波発振回路等の基準電位は安定した電位であることが求められる。そのため、従来では接地電位が発振回路の基準電位として用いられていた。よって、たとえば図１１、図１２に示されるように、複合回路を構成する機能回路は電圧降下回路の出力に対し並列に接続されていた。
【００３９】
この発明では図１に示されるように、ＡＣ出力回路ＨＳ１とＤＣ出力回路ＩＣ１とが電源電流の経路に対し直列に接続される。複合回路３に供給される電源電圧はＡＣ出力回路ＨＳ１とＤＣ出力回路ＩＣ１を並列接続する場合よりも高くなり、電圧降下回路２における電圧降下が小さくなる。よって電圧降下回路２における電力損失を小さくすることができる。
【００４０】
高周波発振回路の出力はＡＣ信号である。高周波発振回路とＤＣ出力回路との間に接続される高周波接地回路によって、ＡＣ出力回路とＤＣ出力回路とが直列接続された場合でも高周波発振回路の基準電位は安定し、所望の高周波ＡＣ信号が得ることが可能になる。
【００４１】
図２は、図１の電圧降下回路で発生する電力損失の例を説明する図である。
【００４２】
図２に示されるように、電源１の電源電圧ＶＣＣは１２Ｖである。電源１は、たとえば車に搭載されるバッテリである。また、ＡＣ出力回路ＨＳ１およびＤＣ出力回路ＩＣ１の動作電圧は３Ｖである。さらに、ＡＣ出力回路ＨＳ１およびＤＣ出力回路ＩＣ１に対して直列に流れる電流Ｉｏｓｃ１は２０ｍＡである。
【００４３】
この場合、電圧降下回路２から出力される電圧ＶＲはＡＣ出力回路ＨＳ１およびＤＣ出力回路ＩＣ１の電源電圧の合計に等しくなり６Ｖである。よって電圧降下回路２による電圧降下は６Ｖ（＝ＶＣＣ−ＶＲ）であるので、電圧降下回路２における電力損失は６Ｖ×２０ｍＡ＝１２０ｍＷである。
【００４４】
一方、図１２の電圧降下回路１０２における電力損失は３６０ｍＷである。つまり、電圧降下回路２では従来に比較して約６７％の電力が削減される。
【００４５】
以上のように、実施の形態１によればＡＣ出力回路とＤＣ出力回路とを直列に接続することによって、電圧降下回路において消費される無駄な電力を大幅に削減し、省電力化が可能になる。
【００４６】
［実施の形態２］
図３は、実施の形態２の複合回路の構成を示す図である。
【００４７】
図３に示されるように、複合回路３Ａは、各々が電源電流の経路に対して直列に接続されるＮ個のＡＣ出力回路ＨＳ１〜ＨＳＮを含む点において図１の複合回路３と異なり、電源電流の経路の最下流側にＤＣ出力回路ＩＣ１が接続される点において図１の複合回路３と同様である。なお、Ｎは２以上の整数である。
【００４８】
ＡＣ出力回路ＨＳ１〜ＨＳＮの各々は図１のＡＣ出力回路ＨＳ１と同じ構成である。よって、ＡＣ出力回路ＨＳ１〜ＨＳＮの構成に関する説明は以後繰り返さない。
【００４９】
実施の形態２によって得られる効果について具体的に説明する。なお説明の便宜のため、Ｎは２であるとする。
【００５０】
図４は、ＡＣ出力回路およびＤＣ出力回路が並列に接続される場合に電圧降下回路で発生する電力損失の例を説明する図である。
【００５１】
図４に示されるように、ＤＣ出力回路ＩＣ１，高周波発振回路ＯＳ１，ＯＳ２はノードＷ１と接地ノードとの間に並列に接続される。電源１から供給される電源電圧ＶＣＣは１２Ｖであり、ＤＣ出力回路ＩＣ１，高周波発振回路ＯＳ１，ＯＳ２の動作電圧は３Ｖである。さらに、ＤＣ出力回路ＩＣ１に流れる電流Ｉｉｃ１，高周波発振回路ＯＳ１に流れる電流Ｉｏｓｃ１および高周波発振回路ＯＳ２に流れる電流Ｉｏｓｃ２は２０ｍＡである。
【００５２】
ノードＷ１における電圧ＶＲは３Ｖである。よって電圧降下回路２では９Ｖの電圧降下が発生する。電圧降下回路２における電力損失は、９Ｖ×（２０ｍＡ＋２０ｍＡ＋２０ｍＡ）＝５４０ｍＷになる。
【００５３】
図５は、実施の形態２の場合における電圧降下回路での電力損失の例を説明する図である。
【００５４】
図５に示されるように、直列に接続されたＡＣ出力回路ＨＳ１，ＨＳ２およびＤＣ出力回路ＩＣ１には電圧降下回路２から２０ｍＡの電流Ｉｏｓｃ１が流れる。また、電圧降下回路２から出力される電圧ＶＲはＡＣ出力回路ＨＳ１，ＨＳ２およびＤＣ出力回路ＩＣ１の電源電圧の合計に等しく、９Ｖである。
【００５５】
よって、電圧降下回路２による電圧降下は３Ｖとなり、電圧降下回路２における電力損失は３Ｖ×２０ｍＡ＝６０ｍＷになる。つまり、図４の例と比較すると、図５の例において電圧降下回路における電力損失は約８９％削減される。
【００５６】
以上のように、実施の形態２によれば、実施の形態１と同様に電圧降下回路において消費される無駄な電力を大幅に削減し、省電力化が可能になる。
【００５７】
［実施の形態３］
図６は、実施の形態３の複合回路の構成を示す図である。
【００５８】
図６に示されるように、複合回路３Ｂは、ＡＣ出力回路ＨＳ１〜ＨＳＮを備える。なお、ＡＣ出力回路ＨＳ１〜ＨＳＮの構成は図１のＡＣ出力回路ＨＳ１の構成と各々同様であるので、構成に関する説明は以後繰り返さない。
【００５９】
ＡＣ出力回路ＨＳ１〜ＨＳＮのうちＫ個（Ｋは２以上の整数である）のＡＣ出力回路ＨＳ１〜ＨＳＫは電圧降下回路２の出力ノードとノードＷ３との間に直列に接続される。また、（Ｎ−Ｋ）個のＡＣ出力回路は、ノードＷ２において、ＡＣ出力回路ＨＳＫと並列に接続される。
【００６０】
複合回路３Ｂは、さらに、ノードＷ３と接地ノードとの間に並列に接続されて電源電流を受けるＭ個のＤＣ出力回路ＩＣ１〜ＩＣＭを備える。なお、Ｍは１以上の整数である。
【００６１】
複合回路３Ｂの動作について説明する。電圧降下回路２から複合回路３Ｂに対して電流Ｉｏｓｃ１が供給される。電流Ｉｏｓｃ１は、ノードＷ２において高周波発振回路ＯＳＫ〜ＯＳＮの各々に分配される。よって、高周波発振回路ＯＳＫ〜ＯＳＮの各々に分配される電流をＩｏｓｃ１１，…Ｉｏｓｃ１ｊ  （ｊ＝Ｎ−Ｋ＋１）とすると、電流Ｉｏｓｃ１は以下の式（１）のようになる。
【００６２】
Ｉｏｓｃ１＝Ｉｏｓｃ１１＋…Ｉｏｓｃ１ｊ  （１）
一方、電流Ｉｏｓｃ１１は、ノードＷ３においてＤＣ出力回路ＩＣ１〜ＩＣＭの各々に分配される。ＤＣ出力回路ＩＣ１，ＩＣ２…ＩＣＭによって消費される電流をそれぞれＩｉｃ１，Ｉｉｃ２…Ｉｉｃｍと表わすと、電流Ｉｏｓｃ１１は以下の式（２）のようになる。
【００６３】
Ｉｏｓｃ１１＝Ｉｉｃ１＋Ｉｉｃ２…＋Ｉｉｃｍ  （２）
なお、ＡＣ出力回路ＨＳ１〜ＨＳＮおよびＤＣ出力回路ＩＣ１〜ＩＣＭの動作電圧はすべて電圧ＶＯＰで同一とすると、電圧降下回路２における電力損失は以下の式（３）のようになる。
【００６４】
（ＶＣＣ−ＶＲ）×Ｉｏｓｃ１  （但し、ＶＲ＝ＶＯＰ×（Ｋ＋１））  （３）
以上のように、実施の形態３によれば、実施の形態１，２と同様に電圧降下回路において消費される無駄な電力を大幅に削減し、省電力化が可能になる。
【００６５】
また、実施の形態１および２では、高周波発振回路およびＤＣ出力回路の消費電流が同一である必要がある。一方、実施の形態３によれば、ある１つの高周波発振回路の消費電流とＭ個のＤＣ出力回路の消費電流について式（２）の関係を満たす限りにおいて適用が可能である。
【００６６】
なお、実施の形態２および３に示されるように、電源電流の経路の最下流側にＤＣ出力回路が配置されるという条件を満たす限り、上流側に複数のＡＣ出力回路が直列接続されてもよい。直列接続されるＡＣ出力回路の数が増えることによって電圧降下回路における電圧降下が小さくなり、電力損失が少なくなる。
【００６７】
［実施の形態４］
図７は、実施の形態４の複合回路の構成を示す図である。
【００６８】
図７に示されるように、複合回路３Ｃは、ＡＣ出力回路ＨＳＣと、ＰＬＬ回路として動作するＤＣ出力回路ＩＣＣと、ＤＣ出力回路ＩＣＣの出力を受けて高周波発振回路ＯＳＣに対して制御電圧ＶＣＯＮＴを出力するアクティブフィルタＦＴ１とを備える。つまり、複合回路３ＣはＰＬＬモジュールである。
【００６９】
ＡＣ出力回路ＨＳＣは、ノードＷ１から電源電流を受けて高周波信号ＶＯＵＴを出力し、制御電圧ＶＣＯＮＴの変化に応じて発振周波数を変化させる高周波発振回路ＯＳＣを含む。つまり、高周波発振回路ＯＳＣはＶＣＯである。
【００７０】
高周波発振回路ＯＳＣは、ノードＷ４とノードＷ５との間に接続されるコンデンサＣ１と、ノードＷ５とノードＷ６との間に接続されるインダクタＬ１とを含む。コンデンサＣ１およびインダクタＬ１は制御電圧ＶＣＯＮＴの高周波成分を遮断する。つまり、コンデンサＣ１はバイパスコンデンサであり、インダクタＬ１はチョークコイルである。
【００７１】
高周波発振回路ＯＳＣは、さらに、ノードＷ６にカソードが接続され、ノードＷ４にアノードが接続される可変容量ダイオードＶＤを含む。可変容量ダイオードＶＤはノードＷ６とノードＷ４との間に印加される電圧に応じて容量を変化させる。高周波発振回路ＯＳＣの発振周波数は可変容量ダイオードＶＤの容量値に応じて変化する。
【００７２】
高周波発振回路ＯＳＣは、さらに、ノードＷ６とノードＷ７との間に接続されるコンデンサＣ２と、ノードＷ７とノードＷ４との間に接続されるコンデンサＣ３，インダクタＬ２とを含む。コンデンサＣ２は制御電圧ＶＣＯＮＴの直流成分を遮断する結合コンデンサである。また、コンデンサＣ３，インダクタＬ２は、共振回路を構成する。
【００７３】
高周波発振回路ＯＳＣは、さらに、ノードＷ７とノードＷ８との間に接続されるコンデンサＣ４と、ノードＷ１とノードＷ８との間に接続される抵抗Ｒ１と、ノードＷ８とノードＷ４との間に接続される抵抗Ｒ２とを含む。コンデンサＣ４は、ノードＷ７から送られる信号の直流成分を遮断する結合コンデンサである。また、抵抗Ｒ１，Ｒ２は、後述するトランジスタのベースバイアス抵抗である。
【００７４】
高周波発振回路ＯＳＣは、さらに、ノードＷ１にコレクタが接続され、ノードＷ８にベースが接続され、ノードＷ９にエミッタが接続されるＮＰＮトランジスタＱ１と、ノードＷ８とノードＷ９との間に接続されるコンデンサＣ５と、ノードＷ９とノードＷ４との間に接続される抵抗Ｒ３とを含む。コンデンサＣ５はＮＰＮトランジスタＱ１のエミッタから出力される信号をＮＰＮトランジスタＱ１のベースに帰還させる帰還用コンデンサである。抵抗Ｒ３はＮＰＮトランジスタＱ１のエミッタから出力を取り出すための抵抗である。
【００７５】
高周波発振回路ＯＳＣは、さらに、ノードＷ１とノードＷ４との間に接続されるコンデンサＣ６と、ノードＷ９とノードＷ４との間に接続されるコンデンサＣ７と、ノードＷ９とノードＷ１０との間に接続されるコンデンサＣ８とを含む。
コンデンサＣ６はＮＰＮトランジスタＱ１をコレクタ接地するためのコンデンサである。コンデンサＣ７，Ｃ８はＮＰＮトランジスタＱ１の出力を整合するコンデンサである。
【００７６】
図７に示す高周波発振回路ＯＳＣはコルピッツ回路であるが、他に水晶、ＲＣ等を用いたＡＣ出力の高周波発振回路が用いられる。
【００７７】
ＡＣ出力回路ＨＳＣは、さらに、ノードＷ４と接地ノードとの間に接続されて高周波発振回路ＯＳＣを高周波接地する高周波接地回路ＧＣＣを含む。
【００７８】
高周波接地回路ＧＣＣの構成の具体例について、図８，図９に示して説明する。
【００７９】
図８は、高周波接地回路ＧＣＣの構成の一例である。
【００８０】
図８に示されるように、高周波接地回路ＧＣＣはノードＷ４に一方端が接続され、接地ノードに他方端が接続されるコンデンサＣ１０からなる。
【００８１】
図９は、高周波接地回路ＧＣＣの構成の別の例である。
【００８２】
図９に示されるように、高周波接地回路ＧＣＣはノードＷ４と接地ノードとの間に直列に接続されるコンデンサＣ１１と、インダクタＬ３とを含む。
【００８３】
再び図７の回路図について説明する。複合回路３Ｃは、さらに、ノードＷ１０と後述するＤＣ出力回路の入力ノードとの間に接続されるコンデンサＣ９を備える。コンデンサＣ９は高周波信号ＶＯＵＴの一部をＰＬＬ回路に入力するための結合コンデンサである。また、コンデンサＣ９はＶＣＯ信号可変分周器Ｄ１の入力端子が持つ直流成分を遮断する役目を兼ねる場合もある。
【００８４】
ＤＣ出力回路ＩＣＣは、高周波信号ＶＯＵＴを受けて高周波信号ＶＯＵＴの周波数を分周するＶＣＯ信号可変分周器Ｄ１と、基準信号ＶＲＥＦを受けて基準信号ＶＲＥＦの周波数を分周する基準信号可変分周器Ｄ２と、ＶＣＯ信号可変分周器Ｄ１の出力と基準信号可変分周器Ｄ２の出力を受けて各々の位相を比較する位相比較器ＰＣと、位相差に応じて出力電圧をアナログ的に変化させるチャージポンプＣＰとを含む。
【００８５】
アクティブフィルタＦＴ１は、ノイズ成分を含むチャージポンプの出力のノイズを平滑化して高周波発振回路ＯＳＣにフィードバックするために設けられるローパスフィルタである。ローパスフィルタにアクティブフィルタが用いられることにより、制御電圧ＶＣＯＮＴをアクティブフィルタに印加される電源電圧に応じて調整することが可能になる。
【００８６】
なお、アクティブフィルタＦＴ１はＤＣ出力回路である。また、アクティブフィルタＦＴ１はＤＣ出力回路ＩＣＣに含まれてもよい。
【００８７】
発振周波数を変化させるため、可変容量ダイオードＶＤに逆バイアス電圧を印加する必要がある。この高周波発振回路ＯＳＣとＤＣ出力回路ＩＣＣとを直列接続した場合、高周波発振回路ＯＳＣの制御電圧端子（つまり、ノードＷ５）に印加される制御電圧ＶＣＯＮＴはノードＷ４における電圧よりもさらに高くなくてはならない。一般的に、ＤＣ出力回路ＩＣＣに含まれるチャージポンプＣＰの出力電圧は印加される電源電圧以上には上がらない。よって、アクティブフィルタＦＴ１の電源電圧をＤＣ出力回路ＩＣＣに印加される電圧と同じではなく、さらに高いＶＣＯの電源電圧（つまり、ノードＷ１の電圧）と同じにする。これによって制御電圧ＶＣＯＮＴは接地電位からノードＷ１までの間で変化し、ノードＷ４における電圧よりも高い電圧がノードＷ５に印加される。
【００８８】
以上のように、実施の形態４によれば、実施の形態１と同様に電圧降下回路における電力損失を少なくすることができる。
【００８９】
また、実施の形態４によれば、ＡＣ出力回路とＤＣ出力回路とが個別に動作する場合だけでなく、ＡＣ出力回路とＤＣ出力回路との間で閉ループが構成されるＰＬＬ回路においても本発明の適用が可能である。
【００９０】
［実施の形態５］
図１０は、実施の形態５の複合回路の構成を示す図である。
【００９１】
図１０に示されるように、複合回路３Ｄは図７の複合回路３Ｃと同様のＰＬＬモジュールである。
【００９２】
複合回路３Ｄは、ＡＣ出力回路ＨＳＤを備える。
【００９３】
ＡＣ出力回路ＨＳＤは高周波発振回路ＯＳＤを含む点において図７のＡＣ出力回路ＨＳＣと異なり、他の部分においてはＡＣ出力回路ＨＳＣと同様である。よって、他の部分に関する説明は以後繰り返さない。
【００９４】
高周波発振回路ＯＳＤは、可変容量ダイオードＶＤの接続において図７の高周波発振回路ＯＳＣと異なり、他の部分については高周波発振回路ＯＳＣと同様である。よって、他の部分に関する説明は以後繰り返さない。
【００９５】
高周波発振回路ＯＳＤでは、可変容量ダイオードＶＤのカソードはノードＷ４に接続され、アノードはノードＷ６に接続される。つまり、図７の可変容量ダイオードＶＤと比較して、アノードおよびカソードが逆に接続される。
【００９６】
複合回路３Ｄは、さらに、コンデンサＣ９を備える。コンデンサＣ９は図７のコンデンサＣ９と同様に結合コンデンサとして動作する。
【００９７】
複合回路３Ｄは、さらに、ＰＬＬ回路として動作するＤＣ出力回路ＩＣＣと、ＰＬＬ回路の出力を受け、制御電圧ＶＣＯＮＴを高周波発振回路ＯＳＣに対して出力するアクティブフィルタＦＴ２とを備える。ＤＣ出力回路ＩＣＣの構成は図７のＤＣ出力回路ＩＣＣと同様であるので以後の説明は繰り返さない。
【００９８】
アクティブフィルタＦＴ２は、ノードＷ４から電源電圧を受けて制御電圧ＶＣＯＮＴを出力する。よって、制御電圧ＶＣＯＮＴはノードＷ４の電位から接地電位の間で変化する電圧になる。
【００９９】
図１０の複合回路３Ｄの動作について説明する。高周波発振回路ＯＳＤにおいては、このように可変容量ダイオードＶＤを接続することによって、発振周波数を変化させるためにはノードＷ５にはノードＷ４における電圧よりも低い電圧が印加される必要がある。高周波発振回路ＯＳＤとＤＣ出力回路ＩＣＣとは直列接続されているので、アクティブフィルタＦＴ２の電源電圧をＤＣ出力回路ＩＣＣの電源電圧と同じにすれば、制御電圧ＶＣＯＮＴはＤＣ出力回路ＩＣＣの電源電圧、つまりノードＷ４の電圧よりも低くなる。よって、高周波発振回路ＯＳＤの発振周波数を変化させることが可能になる。
【０１００】
なお、図１０に示される複合回路３Ｄにおいて、高周波発振回路ＯＳＤの発振周波数は制御電圧ＶＣＯＮＴの上昇に伴って低下する負の特性を有する。よって、ＰＬＬ回路からＶＣＯに対して正常なフィードバック動作が行なわれるよう、アクティブフィルタＦＴ２には反転増幅型アクティブフィルタが用いられる。
【０１０１】
また、位相比較器ＰＣが信号の極性を反転させる機能（周波数が高くなるに従いチャージポンプ出力電圧を下げる機能）を有する場合、アクティブフィルタＦＴ２には非反転増幅型アクティブフィルタが用いられる。
【０１０２】
さらに、複合回路３Ｄにおけるローパスフィルタはアクティブフィルタに限定されず、受動素子から構成されるローパスフィルタが用いられてもよい。
【０１０３】
以上のように実施の形態５によれば、実施の形態１と同様に電圧降下回路における電力損失を少なくすることが可能になる。
【０１０４】
また、実施の形態５によれば、ローパスフィルタに受動素子から構成されるパッシブフィルタを適用することが可能になり、フィルタの回路構成がより簡単になる。
【０１０５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１０６】
【図１】実施の形態１の複合回路の構成を示す図である。
【図２】図１の電圧降下回路で発生する電力損失の例を説明する図である。
【図３】実施の形態２の複合回路の構成を示す図である。
【図４】ＡＣ出力回路およびＤＣ出力回路が並列に接続される場合に電圧降下回路で発生する電力損失の例を説明する図である。
【図５】実施の形態２の場合における電圧降下回路での電力損失の例を説明する図である。
【図６】実施の形態３の複合回路の構成を示す図である。
【図７】実施の形態４の複合回路の構成を示す図である。
【図８】高周波接地回路ＧＣＣの構成の一例である。
【図９】高周波接地回路ＧＣＣの構成の別の例である。
【図１０】実施の形態５の複合回路の構成を示す図である。
【図１１】電源回路と従来の複合回路との接続を説明する図である。
【図１２】図１１の電圧降下回路で発生する電力損失の例を説明する図である。
【符号の説明】
【０１０７】
１，１０１  電源、２，１０２  電圧降下回路、３，３Ａ〜３Ｄ，１０３  複合回路、Ｃ１〜Ｃ１１  コンデンサ、ＣＰ  チャージポンプ、Ｄ１  ＶＣＯ信号可変分周器、Ｄ２  基準信号可変分周器、ＦＴ１，ＦＴ２  アクティブフィルタ、ＧＣ１〜ＧＣＮ，ＧＣＣ  高周波接地回路、ＨＳ１〜ＨＳＮ，ＨＳＣ，ＨＳＤ  ＡＣ出力回路、ＩＣ０１  ロジック回路、ＩＣ１〜ＩＣＭ，ＩＣＣ  ＤＣ出力回路、Ｌ１，Ｌ２，Ｌ３  インダクタ、ＯＳ０１，ＯＳ１〜ＯＳＮ，ＯＳＣ，ＯＳＤ  高周波発振回路、ＰＣ  位相比較器、Ｑ１  トランジスタ、Ｒ１〜Ｒ３  抵抗、ＶＤ  可変容量ダイオード、Ｗ０１，Ｗ１〜Ｗ１０  ノード。
【図１】
2006080990.tif 000003
【図２】
2006080990.tif 000004
【図３】
2006080990.tif 000005
【図４】
2006080990.tif 000006
【図５】
2006080990.tif 000007
【図６】
2006080990.tif 000008
【図７】
2006080990.tif 000009
【図８】
2006080990.tif 000010
【図９】
2006080990.tif 000011
【図１０】
2006080990.tif 000012
【図１１】
2006080990.tif 000013
【図１２】
2006080990.tif 000014