(57)【要約】      （修正有）【課題】炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置において、電流通電により拡大した積層欠陥面積を縮小し、増加した炭化珪素バイポーラ型半導体装置の順方向電圧を回復させる方法を提供する。【解決手段】電流通電により積層欠陥面積が拡大し、順方向電圧が増加した炭化珪素バイポーラ型半導体装置を３５０℃以上の温度で加熱し、積層欠陥回復させる。【選択図】図３
2006295061.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で電流通電時に電子と正孔が再結合するバイポーラ型半導体装置の順方向電圧回復方法であって、
電流通電により順方向電圧が増加した前記バイポーラ型半導体装置を３５０℃以上の温度で加熱することを特徴とするバイポーラ型半導体装置の順方向電圧回復方法。
【請求項２】
前記バイポーラ型半導体装置を加熱するための温度制御装置を用いて、前記バイポーラ型半導体装置を３５０℃以上の温度で加熱することを特徴とする請求項１に記載のバイポーラ型半導体装置の順方向電圧回復方法。
【請求項３】
六方晶の炭化珪素単結晶基板の表面から六方晶の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする請求項１または２に記載のバイポーラ型半導体装置の順方向電圧回復方法。
【請求項４】
六方晶四回周期型の炭化珪素単結晶基板の表面から六方晶四回周期型の炭化珪素エピタキシャル膜を成長させた基板、六方晶六回周期型の炭化珪素単結晶基板の表面から六方晶六回周期型の炭化珪素エピタキシャル膜を成長させた基板、または六方晶二回周期型の炭化珪素単結晶基板の表面から六方晶二回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする請求項３に記載のバイポーラ型半導体装置の順方向電圧回復方法。
【請求項５】
菱面十五回周期型の炭化珪素単結晶基板の表面から菱面十五回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする請求項１または２に記載のバイポーラ型半導体装置の順方向電圧回復方法。
【請求項６】
炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で電流通電時に電子と正孔が再結合するバイポーラ型半導体装置の積層欠陥縮小方法であって、
電流通電により炭化珪素エピタキシャル膜内の積層欠陥面積が拡大した前記バイポーラ型半導体装置を３５０℃以上の温度で加熱することを特徴とするバイポーラ型半導体装置の積層欠陥縮小方法。
【請求項７】
前記バイポーラ型半導体装置を加熱するための温度制御装置を用いて、前記バイポーラ型半導体装置を３５０℃以上の温度で加熱することを特徴とする請求項６に記載のバイポーラ型半導体装置の積層欠陥縮小方法。
【請求項８】
六方晶の炭化珪素単結晶基板の表面から六方晶の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする請求項６または７に記載のバイポーラ型半導体装置の積層欠陥縮小方法。
【請求項９】
六方晶四回周期型の炭化珪素単結晶基板の表面から六方晶四回周期型の炭化珪素エピタキシャル膜を成長させた基板、六方晶六回周期型の炭化珪素単結晶基板の表面から六方晶六回周期型の炭化珪素エピタキシャル膜を成長させた基板、または六方晶二回周期型の炭化珪素単結晶基板の表面から六方晶二回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする請求項８に記載のバイポーラ型半導体装置の積層欠陥縮小方法。
【請求項１０】
菱面十五回周期型の炭化珪素単結晶基板の表面から菱面十五回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする請求項６または７に記載のバイポーラ型半導体装置の積層欠陥縮小方法。
【請求項１１】
炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
バイポーラ型半導体素子と、
電流通電により増加した前記バイポーラ型半導体素子の順方向電圧を回復させるために、電流通電を停止した状態で該バイポーラ型半導体素子を３５０℃以上の温度で加熱する際に、該バイポーラ型半導体素子の温度を検知する温度検知素子と、が同一の炭化珪素単結晶基板に形成されていることを特徴とするバイポーラ型半導体装置。
【請求項１２】
炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
バイポーラ型半導体素子と、
電流通電により増加した前記バイポーラ型半導体素子の順方向電圧を回復させるために、電流通電を停止した状態で該バイポーラ型半導体素子を３５０℃以上の温度で加熱するヒータと、
前記ヒータによって前記バイポーラ型半導体素子を加熱する際に該バイポーラ型半導体素子の温度を検知する温度検知素子と、が同一の炭化珪素単結晶基板に形成されていることを特徴とするバイポーラ型半導体装置。
【請求項１３】
炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
バイポーラ型半導体素子と、
電流通電により拡大した前記バイポーラ型半導体素子内の積層欠陥面積を縮小させるために、電流通電を停止した状態で該バイポーラ型半導体素子を３５０℃以上の温度で加熱する際に、該バイポーラ型半導体素子の温度を検知する温度検知素子と、が同一の炭化珪素単結晶基板に形成されていることを特徴とするバイポーラ型半導体装置。
【請求項１４】
炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
バイポーラ型半導体素子と、
電流通電により拡大した前記バイポーラ型半導体素子内の積層欠陥面積を縮小させるために、電流通電を停止した状態で該バイポーラ型半導体素子を３５０℃以上の温度で加熱するヒータと、
前記ヒータによって前記バイポーラ型半導体素子を加熱する際に該バイポーラ型半導体素子の温度を検知する温度検知素子と、が同一の炭化珪素単結晶基板に形成されていることを特徴とするバイポーラ型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で電流通電時に電子と正孔が再結合するバイポーラ型半導体装置において、電流通電により増加した順方向電圧を回復させる方法、電流通電により面積が拡大した積層欠陥を縮小する方法および当該方法を行うための素子を備えたバイポーラ型半導体装置に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界強度が約１０倍であり、この他に熱伝導率、電子移動度、バンドギャップなどにおいても優れた物性値を有する半導体であることから、従来のＳｉ系パワー半導体素子に比べて飛躍的な性能向上を実現する半導体材料として期待されている。
【０００３】
最近では、直径３インチまでの４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ単結晶基板が市販されるようになり、Ｓｉの性能限界を大幅に超える各種の半導体スイッチング素子の報告が相次いでなされるなど、高性能ＳｉＣ半導体素子の開発が進められている。
【０００４】
半導体素子は、電流通電時に電子あるいは正孔のみが電気伝導に作用するユニポーラ型半導体素子と、電子と正孔の両者が電気伝導に作用するバイポーラ型半導体素子に大別される。ユニポーラ型半導体素子にはショットキーバリヤダイオード（ＳＢＤ）、接合電界効果トランジスタ（Ｊ−ＦＥＴ）、金属／酸化膜／半導体電界効果トランジスタ（ＭＯＳ−ＦＥＴ）などが属する。バイポーラ型半導体素子にはｐｎダイオード、バイポーラ型接合トランジスタ（ＢＪＴ）、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯサイリスタ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などが属する。
【０００５】
ＳｉＣ単結晶を用いてパワー半導体素子を作製する場合、ＳｉＣ単結晶の拡散係数が極めて小さいために不純物を深く拡散させることが困難であることから、ＳｉＣバルク単結晶基板上に、基板と同一の結晶型で、所定の膜厚およびドーピング濃度を有する単結晶膜をエピタキシャル成長させることが多い（特許文献１）。具体的には、昇華法あるいは化学気相成長法（Chemical Vapor Deposition：ＣＶＤ）によって得られたバルク単結晶を
スライスした基板の表面に、ＣＶＤ法によりエピタキシャル単結晶膜を成長させたＳｉＣ単結晶基板が使用されている。
【０００６】
ＳｉＣ単結晶には各種の結晶多形（ポリタイプ）が存在するが、パワー半導体素子の開発では、絶縁破壊電界強度および移動度が高く、異方性が比較的小さい４Ｈ−ＳｉＣが主に使用されている。エピタキシャル成長を行う結晶面としては、（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（０１−１０）面、（０３−３８）面などがあるが、（０００１）Ｓｉ面および（０００−１）Ｃ面からエピタキシャル成長させる場合には、ステップフロー成長技術によりホモエピタキシャル成長させるために、これらの面を［１１−２０］方向あるいは［０１−１０］方向に数度傾けた結晶面が使用されることが多い。
【特許文献１】国際公開ＷＯ０３／０３８８７６号パンフレット
【非特許文献１】ジャーナル  オブ  アプライド  フィジックス（Journal of Applied Physics）ボリューム９５  Ｎｏ．３  ２００４年  １４８５頁〜１４８８頁
【非特許文献２】ジャーナル  オブ  アプライド  フィジックス（Journal of Applied Physics）ボリューム９２  Ｎｏ．８  ２００４年  ４６９９頁〜４７０４頁
【非特許文献３】ジャーナル  オブ  クリスタル  グロウス（Journal of Crystal Growth）ボリューム２６２  ２００４年  １３０頁〜１３８頁
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したように、ＳｉＣを用いたパワー半導体素子は各種の優れた点を有しているが、以下の問題点があった。ＳｉＣバイポーラ型半導体素子におけるＳｉＣ単結晶の内部には、その製造工程において各種の結晶欠陥が発生する。具体的には、第１に、改良レーリー法またはＣＶＤ法によりＳｉＣバルク単結晶を成長させる工程において、各種の結晶欠陥が発生する。このような各種の結晶欠陥が含まれたＳｉＣバルク単結晶から切り出したウエハを用いて作製したＳｉＣバイポーラ型半導体素子では、ウエハの内部に存在する結晶欠陥が素子の特性を低下させる要因となる。
【０００８】
第２に、ＳｉＣエピタキシャル膜には、ＣＶＤ法によりＳｉＣバルク単結晶基板の表面から成長させる工程において、各種の結晶欠陥が発生する。このような結晶欠陥の一種として、ベーサルプレーン転位（basal plane dislocation）がある。
【０００９】
図１は、ＳｉＣ単結晶基板と、ステップフロー成長技術によりその表面から形成したエピタキシャル膜との界面近傍を示した断面図である。同図において５は結晶面（（０００１）Ｓｉ面）、θはオフ角である。図示したように、ＳｉＣ単結晶基板１には結晶欠陥の一種であるベーサルプレーン転位（basal plane dislocation）３が多数存在している。
例えば、（０００１）Ｓｉ面からオフ角が８°となるように傾けたＳｉＣ単結晶基板では、基板表面におけるベーサルプレーン転位密度は、結晶品質にもよるが典型的には１０2
〜１０4個／ｃｍ2となる。
【００１０】
この（０００１）Ｓｉ面と平行に延びるベーサルプレーン転位３はＳｉＣ単結晶基板１の表面上に現れ、ベーサルプレーン転位３のうち数％程度はエピタキシャル成長時にｎ型エピタキシャル膜２ａおよびｐ型エピタキシャル膜（またはｐ型注入層）２ｂにベーサルプレーン転位３としてそのまま伝播し、残りはスレッディングエッジ転位４（threading edge dislocation）に変換されてｎ型エピタキシャル膜２ａおよびｐ型エピタキシャル膜（またはｐ型注入層）２ｂに伝播する。
【００１１】
ｐｎダイオードなどのバイポーラ素子では、ｎ型エピタキシャル膜と、ｎ型エピタキシャル膜とｐ型エピタキシャル膜との界面付近またはｎ型エピタキシャル膜とｐ型注入層との界面付近が通電時に電子と正孔が再結合する領域となるが、ベーサルプレーン転位３は、通電時に発生する電子と正孔の再結合エネルギーによって積層欠陥（stacking fault）へと変換される（上記の非特許文献１〜３）。この積層欠陥は図４に示したように、三角形等の形状を有する面状の欠陥として発生する。
【００１２】
ベーサルプレーン転位は１／３[１１−２０]のバーガースベクトルを有しているが、１／３[１０−１０]と１／３[０１−１０]の２本のショックレー型部分転位（Shockley partial dislocation、ショックレー型不完全部分転位とも呼ばれている）に分解した状態で存在し、これらの部分転位に挟まれる微小領域は積層欠陥を形成する。この積層欠陥はショックレー型積層欠陥と呼ばれている。これらの部分転位のうち一方が電子と正孔との再結合エネルギーによって移動することで積層欠陥面積が拡大すると考えられている。
【００１３】
積層欠陥の領域は、電流通電時に高抵抗領域として作用すると考えられ、その結果として、積層欠陥の面積拡大に伴ってバイポーラ型半導体素子の順方向電圧が増加することになる。
【００１４】
また、ＣＶＤ法によりＳｉＣ単結晶基板の表面からＳｉＣエピタキシャル膜を成長させ
る工程において、ＳｉＣエピタキシャル膜にはベーサルプレーン転位以外にも各種の結晶欠陥が発生する。具体的には、例えば点欠陥、刃状転位、螺旋転位、およびこれらの混合転位などの線状転位、ループ状の転位などの結晶欠陥がＳｉＣ単結晶エピタキシャル膜の内部に発生する。また、ＣＶＤ法による成膜後の温度降下時に結晶内部に歪みが起きると考えられ、この際にも上記結晶欠陥が発生すると考えられる。特に、ＳｉＣエピタキシャル膜の表面層には上記結晶欠陥が多く存在すると考えられる。
【００１５】
上述したように、ＳｉＣエピタキシャル膜の内部は電流通電時に電子と正孔が再結合する領域となるため、電流通電時に発生する電子と正孔の再結合エネルギーによって上記の結晶欠陥も面状の積層欠陥へと変換されると考えられる。上述したように、積層欠陥の領域は電流通電時に高抵抗領域として作用し、バイポーラ型半導体素子の順方向電圧が増加する要因となる。
【００１６】
第３に、ＳｉＣバルク単結晶基板の表面にＳｉＣエピタキシャル膜を形成した後、例えばメサ構造の形成、イオン注入、酸化膜の形成、電極の形成などの各種の工程を経てＳｉＣバイポーラ型半導体素子が作製されるが、ＳｉＣ単結晶基板への加工を行う工程においても上記の結晶欠陥が発生する。例えば、ＳｉＣバルク単結晶は不純物原子の拡散定数が小さく熱拡散法による不純物のドーピングを適用することが困難であるため、イオン注入によって窒素イオンやアルミニウムイオンをＳｉＣエピタキシャル膜へ導入する場合がある。また、ｐｎダイオードにおけるＪＴＥの形成時にもＳｉＣエピタキシャル膜へのイオン注入が行われる。これらのイオン注入時には、結晶内部に打ち込まれた不純物イオンが衝突することによってＳｉＣ単結晶の結晶構造が破壊されてＳｉＣ単結晶が損傷し、上記の結晶欠陥が発生すると考えられる。
【００１７】
以上のように、ＳｉＣ単結晶基板の形成工程、ＳｉＣエピタキシャル膜の形成工程、およびその後のＳｉＣ基板への加工工程において、ＳｉＣ単結晶の内部には各種の結晶欠陥が発生する。この結晶欠陥は、作製したＳｉＣバイポーラ型半導体素子の特性を低下させる要因となり、特に、電流通電によってＳｉＣエピタキシャル膜の内部に存在する結晶欠陥が面状の積層欠陥となり、その面積が拡大すると、順方向電圧が増加することになる。順方向電圧の増加はＳｉＣバイポーラ型半導体素子の信頼性を低下させ、ＳｉＣバイポーラ型半導体素子を組み込んだ電力制御装置の電力損失の増大を引き起こすため、電流通電により拡大した積層欠陥を縮小させ、増加した順方向電圧を回復させるという課題があった。
【００１８】
本発明は、上記した従来技術における課題を解決するためになされたものであり、電流通電により拡大した積層欠陥面積を縮小し、増加した炭化珪素バイポーラ型半導体装置の順方向電圧を回復させることを目的としている。
【課題を解決するための手段】
【００１９】
電流通電により拡大した積層欠陥は、３５０℃以上の温度で加熱することにより縮小する。具体的には、面状の積層欠陥が線状の積層欠陥になる。この知見に基づいて、電流通電により順方向電圧が増加した炭化珪素バイポーラ型半導体装置に対して、３５０℃以上の温度で加熱を行うことにより、面状に拡大した積層欠陥が電流通電前の線状の積層欠陥に縮小されることで増加した順方向電圧が回復することを見出し本発明を完成するに至った。
【００２０】
本発明のバイポーラ型半導体装置の順方向電圧回復方法は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で電流通電時に電子と正孔が再結合するバイポーラ型半導体装置の順方向電圧回復方法であって、
電流通電により順方向電圧が増加した前記バイポーラ型半導体装置を３５０℃以上の温
度で加熱することを特徴とする。
【００２１】
本発明のバイポーラ型半導体装置の順方向電圧回復方法は、前記バイポーラ型半導体装置を加熱するための温度制御装置を用いて、前記バイポーラ型半導体装置を３５０℃以上の温度で加熱させることを特徴とする。
【００２２】
本発明のバイポーラ型半導体装置の順方向電圧回復方法は、六方晶の炭化珪素単結晶基板の表面から六方晶の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする。
【００２３】
本発明のバイポーラ型半導体装置の順方向電圧回復方法は、六方晶四回周期型の炭化珪素単結晶基板の表面から六方晶四回周期型の炭化珪素エピタキシャル膜を成長させた基板、六方晶六回周期型の炭化珪素単結晶基板の表面から六方晶六回周期型の炭化珪素エピタキシャル膜を成長させた基板、または六方晶二回周期型の炭化珪素単結晶基板の表面から六方晶二回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする。
【００２４】
本発明のバイポーラ型半導体装置の順方向電圧回復方法は、菱面十五回周期型の炭化珪素単結晶基板の表面から菱面十五回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする。
【００２５】
本発明のバイポーラ型半導体装置の積層欠陥縮小方法は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で電流通電時に電子と正孔が再結合するバイポーラ型半導体装置の積層欠陥縮小方法であって、
電流通電により炭化珪素エピタキシャル膜内の積層欠陥面積が拡大した前記バイポーラ型半導体装置を３５０℃以上の温度で加熱することを特徴とする。
【００２６】
本発明のバイポーラ型半導体装置の積層欠陥縮小方法は、前記バイポーラ型半導体装置を加熱するための温度制御装置を用いて、前記バイポーラ型半導体装置を３５０℃以上の温度で加熱することを特徴とする。
【００２７】
本発明のバイポーラ型半導体装置の積層欠陥縮小方法は、六方晶の炭化珪素単結晶基板の表面から六方晶の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする。
【００２８】
本発明のバイポーラ型半導体装置の積層欠陥縮小方法は、六方晶四回周期型の炭化珪素単結晶基板の表面から六方晶四回周期型の炭化珪素エピタキシャル膜を成長させた基板、六方晶六回周期型の炭化珪素単結晶基板の表面から六方晶六回周期型の炭化珪素エピタキシャル膜を成長させた基板、または六方晶二回周期型の炭化珪素単結晶基板の表面から六方晶二回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする。
【００２９】
本発明のバイポーラ型半導体装置の積層欠陥縮小方法は、菱面十五回周期型の炭化珪素単結晶基板の表面から菱面十五回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする。
【００３０】
本発明のバイポーラ型半導体装置は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
バイポーラ型半導体素子と、
電流通電により増加した前記バイポーラ型半導体素子の順方向電圧を回復させるために、電流通電を停止した状態で該バイポーラ型半導体素子を３５０℃以上の温度で加熱する際に該バイポーラ型半導体素子の温度を検知する温度検知素子と、が同一の炭化珪素単結晶基板に形成されていることを特徴とする
本発明のバイポーラ型半導体装置は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
バイポーラ型半導体素子と、
電流通電により増加した前記バイポーラ型半導体素子の順方向電圧を回復させるために、電流通電を停止した状態で該バイポーラ型半導体素子を３５０℃以上の温度で加熱するヒータと、
前記ヒータによって前記バイポーラ型半導体素子を加熱する際に該バイポーラ型半導体素子の温度を検知する温度検知素子と、が同一の炭化珪素単結晶基板に形成されていることを特徴とする。
【００３１】
本発明のバイポーラ型半導体装置は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
バイポーラ型半導体素子と、
電流通電により拡大した前記バイポーラ型半導体素子内の積層欠陥面積を縮小させるために、電流通電を停止した状態で該バイポーラ型半導体素子を３５０℃以上の温度で加熱する際に該バイポーラ型半導体素子の温度を検知する温度検知素子と、が同一の炭化珪素単結晶基板に形成されていることを特徴とする
本発明のバイポーラ型半導体装置は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
バイポーラ型半導体素子と、
電流通電により拡大した前記バイポーラ型半導体素子内の積層欠陥面積を縮小させるために、電流通電を停止した状態で該バイポーラ型半導体素子を３５０℃以上の温度で加熱するヒータと、
前記ヒータによって前記バイポーラ型半導体素子を加熱する際に該バイポーラ型半導体素子の温度を検知する温度検知素子と、が同一の炭化珪素単結晶基板に形成されていることを特徴とする。
【発明の効果】
【００３２】
本発明によれば、電流通電により増加したＳｉＣバイポーラ型半導体素子の順方向電圧を電流通電前の状態に回復させることができる。
また本発明によれば、電流通電により拡大した積層欠陥面積を縮小することができる。
【発明を実施するための最良の形態】
【００３３】
以下、図面を参照しながら本発明について説明する。なお、格子方位および格子面について、個別方位は［］、個別面は（）で示し、負の指数については結晶学上、“−”（バー）を数字の上に付けることになっているが、明細書作成の都合上、数字の前に負号を付けることにする。また、「バイポーラ型半導体素子」という場合には基板に形成された単一の半導体素子を表し、「バイポーラ型半導体装置」という場合には、この単一の半導体素子の他、基板に複数の素子構造が形成されている素子構造全体、および、素子が形成された基板がパッケージに収納された形態などを含むものとする。
【００３４】
本発明では、従来から使用されているＳｉＣバイポーラ型半導体素子が用いられる。電極などを形成する半導体基板として、ＳｉＣエピタキシャル単結晶膜を表面から成長させ
たＳｉＣ単結晶基板が使用される。
【００３５】
ＳｉＣ単結晶基板としては、昇華法あるいはＣＶＤ法によって得られたバルク結晶をスライスしたものを使用する。昇華法（改良レーリー法）による場合、例えば、坩堝にＳｉＣ粉末を入れて、２２００〜２４００℃で加熱して気化し、種結晶の表面に典型的には０．８〜１ｍｍ／ｈの速度で堆積させてバルク成長させる。得られたインゴットを所定の厚さに、所望の結晶面が表出するようにスライスする。エピタキシャル膜へのベーサルプレーン転位の伝搬を抑制するために、切り出したウエハの表面を、研磨砥粒を用いた研磨処理、水素エッチング、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）などに
より処理して鏡面状に平滑化する。
【００３６】
このＳｉＣ単結晶基板の表面から、ＳｉＣ単結晶エピタキシャル膜を成長させる。ＳｉＣ単結晶には、結晶多形（ポリタイプ）が存在するが、例えば、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣなどがＳｉＣ単結晶基板として用いられる。これらの中でも、４Ｈ−ＳｉＣは、絶縁破壊電界強度および移動度が高く、異方性が比較的小さい。エピタキシャル成長を行う結晶面としては、例えば（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（０１−１０）面、（０３−３８）面などが挙げられる。
【００３７】
（０００１）Ｓｉ面、（０００−１）Ｃ面でエピタキシャル成長させる場合、［０１−１０］方向、［１１−２０］方向、あるいは［０１−１０］方向と［１１−２０］方向との中間方向のオフ方位に、例えば１〜１２°のオフ角で傾斜させて切り出した基板を使用し、この結晶面からステップフロー成長技術によりＳｉＣをエピタキシャル成長させる。
【００３８】
ＳｉＣ単結晶膜のエピタキシャル成長はＣＶＤ法を用いて行われる。Ｃの原料ガスとしてはプロパン等が用いられ、Ｓｉの原料ガスとしてはシラン等が用いられる。これらの原料ガスと、水素等のキャリアガスと、ドーパントガスとの混合ガスをＳｉＣ単結晶基板の表面に供給する。ドーパントガスとしては、ｎ型エピタキシャル膜を成長させる場合には窒素等が用いられ、ｐ型エピタキシャル膜を成長させる場合にはトリメチルアルミニウム等が用いられる。
【００３９】
これらのガス雰囲気下、例えば１５００〜１６００℃、４０〜８０Ｔｏｒｒの条件で、２〜２０μｍ／ｈの成長速度でＳｉＣをエピタキシャル成長させる。これにより、ＳｉＣ単結晶基板と同一の結晶型のＳｉＣがステップフロー成長する。
【００４０】
エピタキシャル成長を行うための具体的な装置としては、縦型ホットウォール炉を用いることができる。縦型ホットウォール炉には、石英で形成された水冷２重円筒管が設置され、水冷２重円筒管の内部には、円筒状断熱材、グラファイトで形成されたホットウォール、およびＳｉＣ単結晶基板を縦方向に保持するための楔形サセプタが設置されている。水冷２重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱により、楔形サセプタに保持されたＳｉＣ単結晶基板を加熱する。ＳｉＣ単結晶基板を加熱しながら水冷２重円筒管の下方より反応ガスを供給することによって、ＳｉＣ単結晶基板の表面にＳｉＣがエピタキシャル成長する。
【００４１】
このようにしてエピタキシャル膜を形成したＳｉＣ単結晶基板を用いて、バイポーラ素子を作製する。以下、図２を参照しながら、バイポーラ素子の一つであるｐｎ（ｐｉｎ）ダイオードの製造方法の一例を説明する。改良レーリー法により成長させたインゴットを所定のオフ角でスライスし、表面を鏡面処理したｎ型の４Ｈ−ＳｉＣ単結晶（キャリア密度８×１０18ｃｍ-3、厚さ４００μｍ）からなる基板２１の上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層（ドリフト層２３：ドナー密度５×１０14ｃｍ-3、膜厚４０μｍ）と
アルミニウムドープｐ型ＳｉＣ層（ｐ型接合層２４：アクセプタ密度５×１０17ｃｍ-3、膜厚１．５μｍ、およびｐ＋型コンタクト層２５：アクセプタ密度１×１０18ｃｍ-3、膜厚０．５μｍ）を順次エピタキシャル成長させる。
【００４２】
次に、反応性イオンエッチング（ＲＩＥ）によりエピタキシャル膜の外周部を除去してメサ構造を形成する。メサ構造を形成するために、エピタキシャル膜の上にＮｉ金属膜を蒸着する。蒸着には電子線加熱蒸着装置を使用する。電子線加熱蒸着装置は、電子線発生器と、Ｎｉ金属片を入れる坩堝と、エピタキシャル膜の表面を外側としてＳｉＣ単結晶基板を保持する基板ホルダとを備えている。坩堝の中に入れたＮｉ金属片に対して１０ｋＶ程度に加速された電子線を照射してＮｉ金属片を溶融し、エピタキシャル膜の上に蒸着させる。
【００４３】
エピタキシャル膜の上に蒸着したＮｉ金属膜の表面に、メサ構造をパターニングするためのフォトレジストをスピンコーターを用いて１μｍの厚さとなるように塗布し、オーブン内でレジスト膜を加熱処理する。このレジスト膜に対してメサ構造のパターンに対応したマスクを介して紫外線を露光し、レジスト現像液を用いて現像する。現像によって基板表面に露出したＮｉ金属膜を酸により除去し、次いで四フッ化炭素と酸素との混合ガスを用いたＲＩＥにより、Ｎｉ金属膜が除去されて基板表面に露出したエピタキシャル膜をエッチングし、高さ幅が４μｍのメサを形成する。
【００４４】
次に、メサ底部での電界集中を緩和するために、アルミイオンを注入してＪＴＥ（ジャンクション ターミネーション エクステンション）２６を形成する。ＪＴＥ２６は、トータルドーズ量１．２×１０13ｃｍ-2、幅２５０μｍ、深さ０．７μｍである。３０〜４５０ｋｅＶの間で順次エネルギーを変更しながらイオン注入することによって、注入されたアルミイオンは深さ方向の濃度が一定になるような濃度分布を有している。イオン注入した後、アルゴンガス雰囲気下で熱処理を行うことによりアルミイオンを活性化する。
【００４５】
次に、素子表面を保護するための酸化膜２７を形成する。熱酸化を行うために基板を熱酸化炉に入れ、乾燥した酸素ガスを流しながら基板を加熱して基板表面全体に厚さ４０ｎｍの熱酸化膜を形成する。その後、基板表面における電極を形成する部位などの所定部位を、フォトリソグラフィー技術によってパターニングし、フッ酸によりこれらの部位の熱酸化膜を除去してエピタキシャル膜を露出させる。
【００４６】
次に、電子線加熱蒸着装置を用いてカソード電極２８とアノード電極２９を蒸着する。カソード電極２８は、基板２１の下面にＮｉ（厚さ３５０ｎｍ）を蒸着して形成される。アノード電極２９は、ｐ＋型コンタクト層２５の上面に、Ｔｉ（厚さ１００ｎｍ）の膜とＡｌ（厚さ３５０ｎｍ）の膜とを順に蒸着して形成される。これらの電極は、蒸着後に熱処理を行いＳｉＣとの合金を形成することによってオーミック電極とされる。
【００４７】
本発明では、電流通電によって順方向電圧が増加したＳｉＣバイポーラ型半導体素子を３５０℃以上、好ましくは４００℃〜８００℃、より好ましくは４００℃〜７００℃で加熱を行う。７００℃を超えると電極を構成する金属材料によっては溶融するなどの正常な作動を行うことができなくなる場合があり、８００℃を超えるとバイポーラ型半導体素子の特性に影響する場合がある。電流通電による積層欠陥面積の拡大により順方向電圧が増加したＳｉＣバイポーラ型半導体素子を上記の温度範囲で加熱することによって、拡大した積層欠陥面積が縮小し、増加した順方向電圧を電流通電前の順方向電圧に近い状態へ回復させることができる。すなわち、後述する実施例にも示したように、３５０℃近傍を境として拡大した積層欠陥面積が縮小し、増加した順方向電圧が回復するようになる。
【００４８】
この現象は、次の理由により生じるものと考えられる。前述したように、ｐｎダイオー
ドなどのバイポーラ型半導体素子では、ｎ型エピタキシャル膜と、ｎ型エピタキシャル膜とｐ型エピタキシャル膜との界面付近またはｎ型エピタキシャル膜とｐ型注入層との界面付近が電流通電時に電子と正孔が再結合領域となり、ＳｉＣ単結晶基板からエピタキシャル膜に伝搬したベーサルプレーン転位がこの再結合エネルギーによって積層欠陥へと変換される。この積層欠陥が形成された領域は、電流通電時に高抵抗領域として作用すると考えられており、その結果として、積層欠陥の面積拡大に伴ってバイポーラ型半導体素子の順方向電圧が増加することになる。
【００４９】
しかし、３５０℃以上の温度で加熱すると、積層欠陥を形成するＳｉ原子およびＣ原子は、積層欠陥として存在するよりも正常な格子位置で存在する方が安定な状態になるため積層欠陥は縮小し、この結果として順方向電圧が電流通電前に近い状態に回復するものと考えられる。積層欠陥はエピタキシャル膜をＸ線トポグラフ像、フォトルミネッセンス像、エレクトロルミネッセンス像、またはカソードルミネッセンス像として観察することにより確認できる。
【００５０】
結晶型が４ＨであるＳｉＣを用いて複数のｐｎダイオードを作製し、電流密度１００Ａ／ｃｍ2で６０分間の通電を行った後、３００℃から６００℃までの各温度で加熱を行っ
たところ、図３に示したように、３００℃未満の温度で加熱を行ったものでは、順方向電圧の回復が確認されなかった。これに対し、３５０℃の温度で加熱を行ったものでは順方向電圧の回復が明らかに確認され、加熱温度をさらに高くするにしたがって順方向電圧は徐々に回復した。４００℃以上の温度で加熱を行ったものでは、順方向電圧が大幅に回復し、６００℃以上の温度で加熱を行ったものでは、順方向電圧が電流通電前の値まで回復した。
【００５１】
このように、電流通電により順方向電圧が増加したＳｉＣバイポーラ型半導体素子を３５０℃以上の温度で加熱することによって、順方向電圧を電流通電前に近い状態まで回復させることができるが、この現象はエピタキシャル成長を行う結晶面には依存されないと考えられ、例えば（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（０１−１０）面、（０３−３８）面などをエピタキシャル成長を行う結晶面としても同様の現象が起きる。特に、積層欠陥の面と、電流通電経路の方向とが成す角度が大きい場合、例えば積層欠陥の面が電流通電経路を垂直に遮断するような場合に、積層欠陥が通電劣化に大きく影響するので、このような場合に増加した順方向電圧が著しく回復されると考えられる。
【００５２】
一方、ＳｉＣ単結晶には複数の結晶型が存在するが、上記の現象は、３５０℃以上の温度ではＳｉＣバルク単結晶が安定化することに起因していると考えられ、この点から４Ｈ−ＳｉＣ（六方晶四回周期型）の他に、６Ｈ−ＳｉＣ（六方晶六回周期型）、２Ｈ−ＳｉＣ（六方晶二回周期型）、１５Ｒ−ＳｉＣ（菱面十五回周期型）を用いた場合にも、同様に通電劣化を著しく回復できる。
【００５３】
また、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で電流通電時に電子と正孔が再結合するバイポーラ型半導体素子であれば、ｐｎダイオード以外の他のバイポーラ型半導体素子であっても、上記の温度で加熱することにより炭化珪素エピタキシャル膜が安定化し、電流通電により拡大した積層欠陥が縮小し、増加した順方向電圧が回復する。このようなＳｉＣバイポーラ型半導体素子としては、例えば、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯサイリスタ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、バイポーラ接合トランジスタ（ＢＪＴ）などが挙げられる。
【００５４】
ＳｉＣバイポーラ型半導体素子は、家電分野、産業分野、電気自動車や鉄道などの輸送分野、送電などの電力系統分野等において、例えばインバータなどの電力制御装置等に組
み込まれて使用されるが、電力制御装置等に実際に組み込まれたＳｉＣバイポーラ型半導体素子に対して本発明を適用する際には、ＳｉＣバイポーラ型半導体素子を所定の温度で加熱するための温度制御装置を設けることが望ましい。
【００５５】
この温度制御装置は、ＳｉＣバイポーラ型半導体素子を加熱する手段を少なくとも備えている。このような加熱手段としては、ＳｉＣバイポーラ型半導体素子のパッケージに内蔵されたヒータ、ＳｉＣバイポーラ型半導体素子を作製したＳｉＣ単結晶基板と同一のＳｉＣ単結晶基板に形成されたヒータ等を挙げることができる。
【００５６】
また、温度制御装置は、ＳｉＣバイポーラ型半導体素子の温度を計測する温度検知手段を備えていてもよい。このような温度検知手段としては、ヒータに内蔵された温度センサ、ＳｉＣバイポーラ型半導体素子のパッケージに内蔵された温度センサ、ＳｉＣバイポーラ型半導体素子を作製したＳｉＣ単結晶基板と同一のＳｉＣ単結晶基板に形成された温度検知素子等を挙げることができる。
【００５７】
このように、温度制御装置を設置してＳｉＣバイポーラ型半導体素子を３５０℃以上の温度で加熱させることで、拡大した積層欠陥面積が効果的に縮小し、増加した順方向電圧を有効に回復させることができる。
【００５８】
上記の温度制御装置は、例えば、ＳｉＣバイポーラ素子の通電作動を制御する運転制御装置と連結され、加熱による順方向電圧の回復処理が所定の時期に行なわれるように、例えば次のような制御が行われる。すなわち、順方向電圧が所定の値まで増加したこと、または所定時間の通電が行われたことを運転制御装置が検知した場合に、電流通電を停止した状態で、温度センサによって素子の温度を検知しながらヒータによりＳｉＣバイポーラ素子を所定の温度（少なくとも３５０℃以上）に加熱する。加熱によって拡大した積層欠陥面積を縮小させ、順方向電圧が回復した後、運転制御装置によって元の温度にてＳｉＣバイポーラ素子への電流通電を開始させる。
【００５９】
図５〜図７は、上記のような温度制御装置を設けた具体例を示した図である。図５では、パッケージ外側にヒータ３６を備えるとともにパッケージ内に温度センサ３５を備えた温度制御装置３２を、ＳｉＣバイポーラ素子３３への電極３４を通じた通電を制御する運転制御装置３１に連結し、電流通電によって積層欠陥が拡大し、順方向電圧が増加した際に温度センサ３５で素子温度を検知しながらヒータ３６によってＳｉＣバイポーラ素子３３を加熱するように構成されている。
【００６０】
図６では、エピタキシャル膜４２が形成されたＳｉＣ単結晶基板４１に、ｐｎダイオード４３と、温度検知素子４４の両方が作製されている。電流通電により積層欠陥が拡大し、順方向電圧が増加したｐｎダイオード４３に対して、電流通電を停止した状態で、この温度検知素子４４によりｐｎダイオード４３の温度を計測しながらｐｎダイオード４３を３５０℃以上の温度に加熱し、これによりｐｎダイオード４３の積層欠陥が縮小し、順方向電圧を回復させるように構成されている。
【００６１】
図７では、同一のＳｉＣ単結晶基板に、ｐｎダイオード５１と、ヒータ５２と、温度検知素子５３が作製されている。電流通電により積層欠陥が拡大し、順方向電圧が増加したｐｎダイオード５１に対して、電流通電を停止した状態で、この温度検知素子５３によりｐｎダイオード５１の温度を計測しながらヒータ５２によりｐｎダイオード５１を３５０℃以上の温度に加熱するように制御し、これによりｐｎダイオード５１の積層欠陥が縮小し、順方向電圧を回復させるように構成されている。
【００６２】
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定される
ことはなく、その要旨を逸脱しない範囲内において各種の変形、変更が可能である。
実施例
以下、実施例により本発明を説明するが、本発明はこれらの実施例に限定されるものではない。
［実施例１］
図２に示したｐｎダイオードを試験用に作製した。改良レーリー法により成長させたインゴットをオフ方向［１１−２０］、オフ角度８°でスライスし、表面を鏡面処理したｎ型の４Ｈ−ＳｉＣ（０００１）基板（キャリア密度８×１０18ｃｍ-3、厚さ４００μｍ）の上にＣＶＤ法によって窒素ドープｎ型ＳｉＣ層（ドナー密度５×１０14ｃｍ-3、膜厚４０μｍ）とアルミニウムドープｐ型ＳｉＣ層（ｐ型接合層：アクセプタ密度５×１０17ｃｍ-3、厚さ１．５μｍ、およびｐ＋コンタクト層：アクセプタ密度１×１０18ｃｍ-3、厚さ０．５μｍ）を順次エピタキシャル成長させた。
【００６３】
次に、反応性イオンエッチング（ＲＩＥ）によりエピタキシャル膜の外周部を除去して高さ幅４μｍのメサ構造を形成した。メサ底部での電界集中を緩和するために、メサ底部にアルミニウムイオンを注入してトータルドーズ量１．２×１０13ｃｍ-3、幅２５０μｍ、深さ０．７μｍのＪＴＥを形成した。イオン注入後、アルゴンガス雰囲気下で熱処理を行いアルミニウムイオンを活性化した。その後、素子表面に保護用の熱酸化膜を形成した。
【００６４】
得られた基板の表裏面に、電子線加熱蒸着装置を用いてカソード電極とアノード電極を蒸着した。カソード電極は、基板の下面にＮｉ（厚さ３５０μｍ）を蒸着して形成し、アノード電極は、ｐ＋型コンタクト層の上面にＴｉ（厚さ１００μｍ）とＡｌ（厚さ３５０μｍ）の膜を順に蒸着して形成した。これらの電極を蒸着した後、カソード電極は１０５０℃、９０ｓｅｃ、アノード電極は９００℃、１８０ｓｅｃで熱処理を行い、ＳｉＣとの合金を形成することによってオーミック電極とした。
【００６５】
このようにして得られたｐｎダイオードを用いて、以下の電流通電試験を行った。高融点半田を用いてｐｎダイオードのカソード電極を銅板上に貼り付け、超音波ボンディング装置を用いてアノード電極にアルミニウムワイヤをボンディングした。銅板とアルミニウムワイヤに電流源と電圧計を接続し、ｐｎダイオードを室温においた状態で、順方向に１００Ａ／ｃｍ2の直流電流を６０分間流した。続いて、３５０℃、１時間の加熱を行った
後に、順方向電圧を測定した。その結果を図３に示した。
［実施例２］
実施例１で作製したものと同様のｐｎダイオードを用いて、実施例１と同一の条件で電流通電試験を行った。続いて、４００℃、１時間の加熱を行った後に、順方向電圧を測定した。その結果を図３に示した。
［実施例３］
実施例１で作製したものと同様のｐｎダイオードを用いて、実施例１と同一の条件で電流通電試験を行った。続いて、５００℃、１時間の加熱を行った後に、順方向電圧を測定した。その結果を図３に示した。
［実施例４］
実施例１で作製したものと同様のｐｎダイオードを用いて、実施例１と同一の条件で電流通電試験を行った。続いて、６００℃、１時間の加熱を行った後に、順方向電圧を測定した。その結果を図３に示した。
［比較例１］
実施例１で作製したものと同様のｐｎダイオードを用いて、実施例１と同一の条件で電流通電試験を行った。続いて、３００℃、１時間の加熱を行った後に、順方向電圧を測定した。その結果を図３に示した。
［比較例２］
実施例１で作製したものと同様のｐｎダイオードを用いて、実施例１と同一の条件で電流通電試験を行った。続いて、通電試験後に加熱を行わないで順方向電圧を測定した。その結果を図３に示した。なお、通電試験を行う前の順方向電圧を併せて図３に示した。
［実施例５］
実施例１で作製したものと同様のｐｎダイオードを用いて、電流通電試験を行った。続いて、このｐｎダイオードを３５０℃で所定時間の間加熱した。加熱後のＳｉＣエピタキシャル膜のフォトルミネッセンス像を観察した結果を図４に示した。
［実施例６］
実施例１で作製したものと同様のｐｎダイオードを用いて、電流通電試験を行った。続いて、このｐｎダイオードを４００℃で所定時間の間加熱した。加熱後のＳｉＣエピタキシャル膜のフォトルミネッセンス像を観察した結果を図４に示した。
［実施例７］
実施例１で作製したものと同様のｐｎダイオードを用いて、電流通電試験を行った。続いて、このｐｎダイオードを５００℃で所定時間の間加熱した。加熱後のＳｉＣエピタキシャル膜のフォトルミネッセンス像を観察した結果を図４に示した。
［実施例８］
実施例１で作製したものと同様のｐｎダイオードを用いて、電流通電試験を行った。続いて、このｐｎダイオードを６００℃で所定時間の間加熱した。加熱後のＳｉＣエピタキシャル膜のフォトルミネッセンス像を観察した結果を図４に示した。
［比較例３］
実施例１で作製したものと同様のｐｎダイオードを用いて、電流通電試験を行った。続いて、このｐｎダイオードを３００℃で所定時間の間加熱した。加熱後のＳｉＣエピタキシャル膜のフォトルミネッセンス像を観察した結果を図４に示した。
［比較例４］
実施例１で作製したものと同様のｐｎダイオードを用いて、電流通電試験を行った。電流通電後の（通電試験後に加熱は行わなかった。）ＳｉＣエピタキシャル膜のフォトルミネッセンス像を観察した結果を図４に示した。
【図面の簡単な説明】
【００６６】
【図１】図１は、ＳｉＣ単結晶基板と、ステップフロー成長技術によりその表面から形成したエピタキシャル膜との界面近傍を示した断面図である。
【図２】図２は、表面にエピタキシャル膜を形成したＳｉＣ単結晶基板を用いて作製したｐｎダイオードの断面図である。
【図３】図３は、実施例および比較例における通電試験の結果を示したグラフであり、通電試験後のｐｎダイオードへの加熱温度と順方向電圧との関係を示している。
【図４】図４は、電流通電後に６００℃までの各温度においてｐｎダイオードに対して加熱を行った後のＳｉＣエピタキシャル膜のフォトルミネッセンス像を観察した結果を示した図である。
【図５】図５は、ＳｉＣバイポーラ素子の温度を制御する温度制御装置を設けた一例を説明する図である。
【図６】図６は、ＳｉＣバイポーラ素子の温度を制御する温度制御装置を設けた一例を説明する図である。
【図７】図７は、ＳｉＣバイポーラ素子の温度を制御する温度制御装置を設けた一例を説明する図である。
【符号の説明】
【００６７】
１  ＳｉＣ単結晶基板
２ａ  ｎ型エピタキシャル膜
２ｂ  ｐ型エピタキシャル膜（またはｐ型注入層）
３  ベーサルプレーン転位
４  スレッディングエッジ転位
５  結晶面
２１  基板
２３  ドリフト層
２４  ｐ型接合層
２５  ｐ＋型コンタクト層
２６  ＪＴＥ
２７  酸化膜
２８  カソード電極
２９  アノード電極
３１  運転制御装置
３２  温度制御装置
３３  ＳｉＣバイポーラ素子
３４  電極
３５  温度センサ
３６  ヒータ
４１  ＳｉＣ単結晶基板
４２  エピタキシャル膜
４３  ｐｎダイオード
４４  温度検知素子
５１  ｐｎダイオード
５２  ヒータ
５３  温度検知素子
θ  オフ角
【図１】
2006295061.tif 000003
【図２】
2006295061.tif 000004
【図３】
2006295061.tif 000005
【図４】
2006295061.tif 000006
【図５】
2006295061.tif 000007
【図６】
2006295061.tif 000008
【図７】
2006295061.tif 000009