(57)【要約】【課題】ヘッド部からコントローラ部へのデータ伝送をシリアル伝送によって行う光学式変位計において、データ伝送に必要な線路の数を低減する。【解決手段】ヘッド部に、ＡＤ変換器と、その出力データをシリアルデータに変換するパラレル・シリアル変換器と、その出力データをクロック信号に同期させて送信するデータ送信部とを設け、ヘッド部からコントローラ部へのデータ伝送用線路をクロック信号用とシリアルデータ用の２本の線路で構成し、コントローラ部に、クロック信号及びシリアルデータを受信するデータ受信部と、受信したシリアルデータをクロック信号に従って読み取りパラレルデータに変換するシリアル・パラレル変換器とを設け、ヘッド部からコントローラ部へ送信するクロック信号に、パラレルデータを構成する複数ビットごとの区切りを示すフレーム信号を重畳する。【選択図】図７
2006048380.tif 000002
【特許請求の範囲】
【請求項１】
ヘッド部とコントローラ部とが電気ケーブルで接続され、前記ヘッド部には対象物に光を照射するための発光素子と前記対象物からの光を受光して受光量に応じた電気信号を出力するイメージセンサーとが設けられ、前記コントローラ部には前記イメージセンサーから得られたデータを処理して受光量の分布に相当する受光波形の山部を検出し、前記山部のピーク位置又は重心位置を算出することによって前記対象物までの距離又は前記対象物の変位を計測する計測処理部が設けられている光学式変位計において、前記ヘッド部のイメージセンサーから得られたデータを前記コントローラ部の計測処理部に伝送するためのデータ伝送方法であって、
前記ヘッド部に、前記イメージセンサーから出力されるアナログ電圧をディジタル値であるパラレルデータに変換するＡＤ変換器と、当該ＡＤ変換器から出力されるパラレルデータをシリアルデータに変換するパラレル・シリアル変換器と、当該パラレル・シリアル変換器から出力されるシリアルデータをクロック信号に同期させて送信するデータ送信部とを設け、
前記ヘッド部から前記コントローラ部へのデータ伝送用線路を前記クロック信号用と前記シリアルデータ用の２本の線路で構成し、
前記コントローラ部に、前記ヘッド部から送信された前記クロック信号及び前記シリアルデータを受信するデータ受信部と、当該データ受信部が受信した前記シリアルデータを前記クロック信号に基づいて所定のタイミングで読み取ってパラレルデータに変換し、前記計測処理部に渡すシリアル・パラレル変換器とを設け、
前記ヘッド部から前記コントローラ部へ前記シリアルデータと共に送信する前記クロック信号に、前記パラレルデータを構成する複数ビットごとの区切りを示すフレーム信号を重畳することを特徴とする
光学式変位計のデータ伝送方法。
【請求項２】
前記クロック信号は、フレームの切り替わりに相当する部分で反転しないでＨレベル又はＬレベルを所定期間維持するように構成されていることを特徴とする
請求項１記載の光学式変位計のデータ伝送方法。
【請求項３】
前記ヘッド部のデータ送信部及び前記コントローラ部のデータ受信部がＬＶＤＳ方式によってデータの授受を行うことを特徴とする
請求項１又は２記載の光学式変位計のデータ伝送方法。
【請求項４】
ヘッド部とコントローラ部とが電気ケーブルで接続され、前記ヘッド部には対象物に光を照射するための発光素子と前記対象物からの光を受光して受光量に応じた電気信号を出力するイメージセンサーとが設けられ、前記コントローラ部には前記イメージセンサーから得られたデータを処理して受光量の分布に相当する受光波形の山部を検出し、前記山部のピーク位置又は重心位置を算出することによって前記対象物までの距離又は前記対象物の変位を計測する計測処理部が設けられている光学式変位計であって、
前記ヘッド部は、前記イメージセンサーから出力されるアナログ電圧をディジタル値であるパラレルデータに変換するＡＤ変換器と、当該ＡＤ変換器から出力されるパラレルデータをシリアルデータに変換するパラレル・シリアル変換器と、当該パラレル・シリアル変換器から出力されるシリアルデータをクロック信号に同期させて送信するデータ送信部とを備え、
前記ヘッド部から前記コントローラ部へのデータ伝送用線路が前記クロック信号用と前記シリアルデータ用の２本の線路で構成され、
前記コントローラ部は、前記ヘッド部から送信された前記クロック信号及び前記シリアルデータを受信するデータ受信部と、当該データ受信部が受信した前記シリアルデータを前記クロック信号に基づいて所定のタイミングで読み取ってパラレルデータに変換し、前記計測処理部に渡すシリアル・パラレル変換器とを備え、
前記ヘッド部から前記コントローラ部へ前記シリアルデータと共に送信する前記クロック信号に、前記パラレルデータを構成する複数ビットごとの区切りを示すフレーム信号が重畳されていることを特徴とする光学式変位計。
【請求項５】
前記クロック信号は、フレームの切り替わりに相当する部分で反転しないでＨレベル又はＬレベルを所定期間維持するように構成されていることを特徴とする
請求項４記載の光学式変位計。
【請求項６】
前記ヘッド部のデータ送信部及び前記コントローラ部のデータ受信部がＬＶＤＳ方式によってデータの授受を行うことを特徴とする
請求項４又は５記載の光学式変位計。
【請求項７】
ヘッド部とコントローラ部とが電気ケーブルで接続され、前記ヘッド部には対象物に光を照射するための発光素子と前記対象物からの光を受光して受光量に応じた電気信号を出力するイメージセンサーが設けられ、前記コントローラ部には前記イメージセンサーから得られたデータを処理して受光量の分布に相当する受光波形の山部を検出し、前記山部のピーク位置又は重心位置を算出することによって前記対象物までの距離又は前記対象物の変位を計測する計測処理部が設けられている光学式変位計であって、
前記ヘッド部は、前記イメージセンサーから出力されるアナログ電圧をディジタル値であるパラレルデータに変換するＡＤ変換器と、当該ＡＤ変換器から出力されるパラレルデータに基づいて前記発光素子の発光量又は前記イメージセンサーから出力されるアナログ電圧の増幅率のフィードバック制御を行う制御部と、前記ＡＤ変換器から出力されるパラレルデータをシリアルデータに変換するパラレル・シリアル変換器と、当該パラレル・シリアル変換器から出力されるシリアルデータをクロック信号に同期させて送信するデータ送信部とを備え、
前記コントローラ部は、前記ヘッド部から送信された前記クロック信号及び前記シリアルデータを受信するデータ受信部と、当該データ受信部が受信した前記シリアルデータを前記クロック信号に基づいて所定のタイミングで読み取ってパラレルデータに変換し、前記計測処理部に渡すシリアル・パラレル変換器とを備え、
前記ヘッド部の制御部と前記コントローラ部の計測処理部との通信のための通信ラインとは別に、前記クロック信号用と前記シリアルデータ用の２本の線路を含む前記ヘッド部のデータ送信部から前記コントローラ部のデータ受信部へのデータ伝送用線路が設けられ、
前記ヘッド部から前記コントローラ部へ前記シリアルデータと共に送信する前記クロック信号に、前記パラレルデータを構成する複数ビットごとの区切りを示すフレーム信号が重畳されていることを特徴とする光学式変位計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、対象物に光を照射し、対象物からの光をイメージセンサーで受光して得られる電気信号から対象物までの距離又は対象物の変位を計測する光学式変位計に関する。特に、ヘッド部とコントローラ部とが電気ケーブルで接続された光学式変位計におけるデータ伝送方法に関する。
【背景技術】
【０００２】
この種の光学式変位計として、三角測量の原理を用いて対象物（以下、ワークともいう）までの距離又は変位を計測するものがある。この光学式変位計は、ワークに光を照射するための発光素子としてのレーザダイオードと、複数の画素構成部のそれぞれがワークからの光を受光して受光量に応じた電気信号を出力するイメージセンサーと、イメージセンサーからの電気信号に基づいてワークまでの距離又はワークの変位を計測する計測処理部とを備えている。イメージセンサーからの電気信号は、ＡＤコンバータでディジタル値に変換されて計測処理部に入力される。
【０００３】
計測処理部は受光量の分布に相当する受光波形の山部を検出し、山部のピーク位置又は重心位置を求めることによって三角測量の原理を用いてワークまでの距離を算出する。受光波形における山部は、受光量に相当する電気信号（例えば電圧）が一旦増加したのち減少する部分であり、厳密には高さ及び幅があらかじめ定めた値を超えているものが山部として検出される。
【０００４】
従来の典型的な光学式変位計は、電気ケーブルで接続されたヘッド部とコントローラ部（アンプ部ともいう）からなり、上記のレーザダイオードやイメージセンサーはヘッド部に備えられ、ＡＤコンバータや計測処理部はコントローラ部に備えられている。そして、ヘッド部のイメージセンサーから得られた電気信号は、アナログ電圧として電気ケーブルを介してコントローラ部へ送られる。
【０００５】
しかし、アナログ電圧による情報の伝送は周辺機器からの輻射ノイズの影響を受けやすく、受光波形にノイズが重畳されると山部のピーク位置又は重心位置の算出精度が悪くなる。その結果、ワークまでの距離の計測精度が悪くなる。また、伝送距離が長くなると伝送線路（電気ケーブル）の電気抵抗による電圧降下の影響が大きくなるので、計測精度が悪くなり、伝送速度を上げることが困難になる。
【０００６】
一方、例えば特許文献１に記載されているように、ヘッド部にＡＤコンバータを設けてアナログ電圧をディジタル信号に変換し、ヘッド部からコントローラ部への情報伝送をディジタル伝送によって実現することも考えられる。但し、特許文献１には使用するディジタル伝送方法の具体的な内容については開示されていない。
【特許文献１】特開平７−１３４００６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
通常の計測器では、ＡＤコンバータから８ビットあるいは１６ビットといった単位で出力されるディジタルデータの伝送に汎用パラレル伝送方式（例えばＧＰＩＢ規格）を使用することが多い。しかし、この伝送方式では、伝送ケーブル（電気ケーブル）を構成する電線がビット数に対応する数だけ必要であり、その分ケーブルが太くなると共に高価になる。また、ケーブルの配線（引き回し）に関する制限が多くなる。さらに、ヘッド部とコントローラ部に、そのような伝送ケーブルを接続するための比較的大きなコネクタが必要となり、小型化及びコスト低減の妨げとなる。
【０００８】
そこで、シリアル伝送によってヘッド部からコントローラ部へのデータ伝送を行うことが有望である。一般的なシリアルデータ伝送では、データ信号、クロック信号及びフレーム信号の３種類の信号を３本（３対）の線路を用いて伝送する必要がある。クロック信号は伝送されるデータ信号のビットごとに反転する矩形波信号であり、これによって受信側でビット同期がとられる。フレーム信号は複数ビット（例えば７ビットあるいは８ビット）のまとまりであるフレームごとに反転する矩形波信号であり、これによって受信側でフレーム同期がとられる。
【０００９】
また、シリアル伝送に必要な伝送ケーブルを構成する線路の数を減らすために、クロック信号の伝送を省略し、データ信号及びフレーム信号の２種類の信号を２本（２対）の線路を用いて伝送することが考えられる。この場合は、受信側（コントローラ部側）でフレーム信号を分周してクロック信号を生成することが必要となり、そのためにＰＬＬ（位相同期ループ）回路等が使用される。しかし、このデータ伝送方式では、生成されたクロック信号と受信したデータ信号とのビット同期ずれ（ジッター）が問題になるおそれがあり、そのために伝送ケーブルの長さ（ヘッド部とコントローラ部との距離）を大きくすることが困難である。
【００１０】
本発明は、上記のような従来の課題に鑑み、ヘッド部からコントローラ部へのデータ伝送をシリアル伝送によって行う光学式変位計において、データ伝送に必要な線路の数を減らしながら確実なビット同期を実現することを目的とする。
【課題を解決するための手段】
【００１１】
本発明による光学式変位計のデータ伝送方法の第１の構成は、ヘッド部とコントローラ部とが電気ケーブルで接続され、ヘッド部には対象物に光を照射するための発光素子と対象物からの光を受光して受光量に応じた電気信号を出力するイメージセンサーとが設けられ、コントローラ部にはイメージセンサーから得られたデータを処理して受光量の分布に相当する受光波形の山部を検出し、山部のピーク位置又は重心位置を算出することによって対象物までの距離又は対象物の変位を計測する計測処理部が設けられている光学式変位計において、ヘッド部のイメージセンサーから得られたデータをコントローラ部の計測処理部に伝送するためのデータ伝送方法であって、ヘッド部に、イメージセンサーから出力されるアナログ電圧をディジタル値であるパラレルデータに変換するＡＤ変換器と、当該ＡＤ変換器から出力されるパラレルデータをシリアルデータに変換するパラレル・シリアル変換器と、当該パラレル・シリアル変換器から出力されるシリアルデータをクロック信号に同期させて送信するデータ送信部とを設け、ヘッド部からコントローラ部へのデータ伝送用線路をクロック信号用とシリアルデータ用の２本（２対）の線路で構成し、コントローラ部に、ヘッド部から送信されたクロック信号及びシリアルデータを受信するデータ受信部と、当該データ受信部が受信したシリアルデータをクロック信号に基づいて所定のタイミングで読み取ってパラレルデータに変換し計測処理部に渡すシリアル・パラレル変換器とを設け、ヘッド部からコントローラ部へシリアルデータと共に送信するクロック信号に、パラレルデータを構成する複数ビットごとの区切りを示すフレーム信号を重畳することを特徴とする。
【００１２】
このような構成によれば、前述の従来のデータ伝送方法のようにクロック信号伝送用の線路を省略して受信側でフレーム信号からクロック信号を生成するのではなく、フレーム信号をクロック信号に重畳することによって、フレーム信号伝送用の線路を省略するので、データ伝送に必要な線路の数を減らしながら、データ信号と共に伝送されるクロック信号によって確実なビット同期を実現することができる。
【００１３】
本発明による光学式変位計のデータ伝送方法の第２の構成は、上記第１の構成における好ましい実施形態を示すものであり、クロック信号は、フレームの切り替わりに相当する部分で反転しないでＨレベル又はＬレベルを所定期間維持するように構成されていることを特徴とする。したがって、受信側のコントローラ部では、クロック信号をそれより短い周期でサンプリングしたときに、非反転が所定回数続けばフレームの切り替わりであると判断することができる。
【００１４】
本発明による光学式変位計のデータ伝送方法の第３の構成は、上記第１又は第２の構成における好ましい実施形態を示すものであり、ヘッド部のデータ送信部及びコントローラ部のデータ受信部がＬＶＤＳ方式によってデータの授受を行うことを特徴とする。ＬＶＤＳ（低電圧差動信号）方式は、１本（１対）の平行電線（ペア電線）を用いて約３５０ｍＶの小さい振幅の差動電圧信号でデータ伝送を行う方法であり、ＬＣＤパネルへの画像データの伝送等に使用されている伝送方式である。このような伝送方式を光学式変位計に採用することにより、不要輻射を抑えてＥＭＩ性能を高めながら、ヘッド部からコントローラ部へのデータ伝送を低ノイズで行うことができる。
【００１５】
本発明による光学式変位計の第１の構成（請求項４）は、ヘッド部とコントローラ部とが電気ケーブルで接続され、ヘッド部には対象物に光を照射するための発光素子と対象物からの光を受光して受光量に応じた電気信号を出力するイメージセンサーとが設けられ、コントローラ部にはイメージセンサーから得られたデータを処理して受光量の分布に相当する受光波形の山部を検出し、山部のピーク位置又は重心位置を算出することによって対象物までの距離又は対象物の変位を計測する計測処理部が設けられている光学式変位計において、ヘッド部は、イメージセンサーから出力されるアナログ電圧をディジタル値であるパラレルデータに変換するＡＤ変換器と、当該ＡＤ変換器から出力されるパラレルデータをシリアルデータに変換するパラレル・シリアル変換器と、当該パラレル・シリアル変換器から出力されるシリアルデータをクロック信号に同期させて送信するデータ送信部とを備え、ヘッド部からコントローラ部へのデータ伝送用線路がクロック信号用とシリアルデータ用の２本（２対）の線路で構成され、コントローラ部は、ヘッド部から送信されたクロック信号及びシリアルデータを受信するデータ受信部と、当該データ受信部が受信したシリアルデータをクロック信号に基づいて所定のタイミングで読み取ってパラレルデータに変換し、計測処理部に渡すシリアル・パラレル変換器とを備え、ヘッド部からコントローラ部へシリアルデータと共に送信するクロック信号に、パラレルデータを構成する複数ビットごとの区切りを示すフレーム信号が重畳されていることを特徴とする。
【００１６】
このような構成によれば、前述の従来のデータ伝送方法のようにクロック信号伝送用の線路を省略して受信側でフレーム信号からクロック信号を生成するのではなく、フレーム信号をクロック信号に重畳することによって、フレーム信号伝送用の線路を省略するので、データ伝送に必要な線路の数を減らしながら、データ信号と共に伝送されるクロック信号によって確実なビット同期を実現することができる。
【００１７】
本発明による光学式変位計の第２の構成（請求項５）は、上記第１の構成における好ましい実施形態を示すものであり、クロック信号は、フレームの切り替わりに相当する部分で反転しないでＨレベル又はＬレベルを所定期間維持するように構成されていることを特徴とする。したがって、受信側のコントローラ部では、クロック信号をそれより短い周期でサンプリングしたときに、非反転が所定回数続けばフレームの切り替わりであると判断することができる。
【００１８】
本発明による光学式変位計の第３の構成（請求項６）は、上記第１又は第２の構成における好ましい実施形態を示すものであり、ヘッド部のデータ送信部及びコントローラ部のデータ受信部がＬＶＤＳ方式によってデータの授受を行うことを特徴とする。ＬＶＤＳ方式を採用することにより、不要輻射を抑えてＥＭＩ性能を高めながら、ヘッド部からコントローラ部へのデータ伝送を低ノイズで行うことができる。
【００１９】
本発明による光学式変位計の第４の構成（請求項７）は、ヘッド部とコントローラ部とが電気ケーブルで接続され、ヘッド部には対象物に光を照射するための発光素子と対象物からの光を受光して受光量に応じた電気信号を出力するイメージセンサーが設けられ、コントローラ部にはイメージセンサーから得られたデータを処理して受光量の分布に相当する受光波形の山部を検出し、山部のピーク位置又は重心位置を算出することによって対象物までの距離又は対象物の変位を計測する計測処理部が設けられている光学式変位計において、ヘッド部は、イメージセンサーから出力されるアナログ電圧をディジタル値であるパラレルデータに変換するＡＤ変換器と、当該ＡＤ変換器から出力されるパラレルデータに基づいて発光素子の発光量又はイメージセンサーから出力されるアナログ電圧の増幅率のフィードバック制御を行う制御部と、ＡＤ変換器から出力されるパラレルデータをシリアルデータに変換するパラレル・シリアル変換器と、当該パラレル・シリアル変換器から出力されるシリアルデータをクロック信号に同期させて送信するデータ送信部とを備え、コントローラ部は、ヘッド部から送信されたクロック信号及びシリアルデータを受信するデータ受信部と、当該データ受信部が受信したシリアルデータをクロック信号に基づいて所定のタイミングで読み取ってパラレルデータに変換し、計測処理部に渡すシリアル・パラレル変換器とを備え、ヘッド部の制御部とコントローラ部の計測処理部との通信のための通信ラインとは別に、クロック信号用とシリアルデータ用の２本の線路を含むヘッド部のデータ送信部からコントローラ部のデータ受信部へのデータ伝送用線路が設けられ、ヘッド部からコントローラ部へシリアルデータと共に送信するクロック信号に、パラレルデータを構成する複数ビットごとの区切りを示すフレーム信号が重畳されていることを特徴とする。
【００２０】
このような構成によれば、ヘッド部に備えられた制御部（マイクロコンピュータ等）によって発光量又は増幅率のフィードバック制御をヘッド部内で高速に行うことができると共に、ヘッド部からコントローラ部へのデータ伝送を通信ラインとは別の専用データ伝送用線路を用いて高速で行うことができる。また、フレーム信号をクロック信号に重畳することによって、フレーム信号伝送用の線路を省略するので、データ伝送に必要な線路の数を減らしながら、データ信号と共に伝送されるクロック信号によって確実なビット同期を実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照しながら本発明の実施例について説明する。
【００２２】
図１は、本発明の実施例に係る光学式変位計の計測原理を示す図である。この光学式変位計はレーザ変位計ともいわれ、三角測量の原理を用いて対象物（以下、ワークという）の変位を非接触で計測するのに用いられる。ＬＤドライバ１１の制御によってレーザダイオード１２から発せられたレーザ光は、投光レンズ１３を通りワークＷＫを照射する。ワークＷＫで反射したレーザ光の一部は、受光レンズ１４を通ってリニアイメージセンサー１５により受光される。リニアイメージセンサー１５は、複数の画素構成部が一列に配列されたＣＣＤ又はＣＭＯＳイメージセンサーであり、受光量に相当する電荷が画素構成部ごとに蓄積され、取り出される。
【００２３】
ワークＷＫが図１に破線で示すように変位すると、ワークＷＫで反射してリニアイメージセンサー１５に達するレーザ光の光路が破線のように変化する。その結果、リニアイメージセンサー１５の受光面における受光スポットの位置が移動し、上記の受光波形、すなわち受光量のピーク位置又は重心位置が変化する。リニアイメージセンサー１５の各画素構成部における受光量に応じた蓄積電荷が読み出し回路１６によって読み出され、信号処理によって一次元の受光量分布である受光波形が得られる。この受光波形のピーク位置又は重心位置からワークＷＫの変位が求まる。
【００２４】
図２は、光学式変位計の外観を示し、図２（ａ）は平面図、（ｂ）は側面図である。この光学式変位計は、ヘッド部２１とコントローラ部２２からなる。ヘッド部２１は、上記のＬＤドライバ１１、レーザダイオード１２、投光レンズ１３、受光レンズ１４、リニアイメージセンサー１５、読み出し回路１６等を内蔵している。
【００２５】
コントローラ部２２には、リニアイメージセンサー１５から読み出された信号からワークＷＫの変位を求める処理を実行する電子回路（処理ユニット）が内蔵されている。また、コントローラ部２２の上面には、７セグメントＬＥＤを用いた表示器２２１と、各種設定に使用されるシーソータイプの押ボタンスイッチである増減キー２２２等が設けられている。表示器２２１は、計測結果や各種設定値等の数値表示に使用され、それらを上下２段に同時に表示することができる。
【００２６】
ヘッド部２１とコントローラ部２２は電気ケーブル２３で接続され、相互に電気信号がやりとりされると共に、電源電圧がコントローラ部２２からヘッド部２１に供給される。また、ヘッド部２１は、２本のボルト２４を用いて所定の取付け台２５に固定される。ボルト２４が挿通される２箇所の取付け孔はヘッド部２１の基準面２６に沿って設けられている。この基準面２６は、計測用のレーザ光が出射すると共にワークＷＫからの反射光が入射する面である。
【００２７】
図３は、光学式変位計の主な回路構成を示すブロック図である。センサーヘッド部２１は、レーザダイオード１２とそのドライブ回路（ＬＤドライバ）１１、リニアイメージセンサー１５とその読み出し回路１６、投光レンズ１３及び受光レンズ１４、ＡＤコンバータ１７、パラレル・シリアル変換器１８、データ送信部に相当するＬＶＤＳドライバ１９、制御部（ＭＰＵ）４４等を有する。また、読み出し回路１６は、ノイズ成分除去のためのローパスフィルタや信号電圧の増幅回路を含んでいる。制御部（ＭＰＵ）４４は、ＬＤドライバ１１や読み出し回路１６等の制御を司る。
【００２８】
コントローラ部２２は、データ受信部に相当するＬＶＤＳレシーバ４１、シリアル・パラレル変換器４２、処理ユニット（計測処理部）４６、ＤＡコンバータ４５、表示器２２１等を有する。処理ユニット４６は、マイクロプロセッサとその周辺回路、及び画像信号処理用の専用回路等を統合した集積回路（ＬＳＩ）である。
【００２９】
レーザダイオード１２から発せられたレーザ光は、投光レンズ１３を通りワークＷＫを照射する。ワークＷＫで反射したレーザ光の一部は、受光レンズ１４を通ってリニアイメージセンサー１５に入射する。リニアイメージセンサー１５の各画素構成部に蓄積された電荷は、読み出し回路１６によって読み出される。読み出し回路１６は、読み出し用パルス信号である画素選択信号をリニアイメージセンサー１５に与えて各画素構成部を順次走査することによって、一次元の受光量分布に相当する時系列の電圧信号を得る。
【００３０】
例えば、リニアイメージセンサー１５が２５６画素からなり、画素ごとの転送レートが１マイクロ秒の場合は、２５６マイクロ秒かかって全画素構成部の蓄積電荷が読み出され、読み出し回路１６から時系列の電圧信号として出力される。なお、この電圧信号は、読み出し回路１６に含まれるローパスフィルタによって高周波成分を除かれ、増幅器によって増幅された後に出力される。
【００３１】
読み出し回路１６から出力される電圧信号は、リニアイメージセンサー１５における画素位置に関する受光量の分布の情報を含んでいる。電圧値が高いほど、その画素位置における受光量が多いことを意味する。この電圧信号の波形が前述の受光波形であり、受光波形には一旦増加したのち減少するように変化する山部が含まれている。この山部のピーク位置は、ワークＷＫまでの距離に対応する受光量の最も多い画素位置に相当する。
【００３２】
図３に示すように、読み出し回路１６から出力される電圧信号は制御部４４に入力されると共に、ＡＤコンバータ１７でディジタル値すなわちパラレルデータに変換される。このパラレルデータは、パラレル・シリアル変換器１８でシリアルデータに変換される。パラレル・シリアル変換器１８にはクロック発生回路２０から基本クロック信号が入力されている。パラレル・シリアル変換器１８は、この基本クロック信号にフレーム信号が重畳されたデータ伝送用のクロック信号を生成すると共に、このクロック信号に同期したシリアルデータをパラレルデータから生成する。基本クロック信号にフレーム信号を重畳させる方法については後述する。パラレル・シリアル変換器１８から出力されるシリアルデータ及びクロック信号は、ＬＶＤＳドライバ１９を介してシリアルデータ用伝送線路３１及びクロック信号用伝送線路３２へ送り出される。
【００３３】
受信側であるコントローラ部２２では、ＬＶＤＳレシーバ４１がシリアルデータ及びクロック信号を受信し、シリアル・パラレル変換器４２に渡す。シリアル・パラレル変換器４２は、入力されたクロック信号に同期するタイミングでシリアルデータの各ビットを読み取ると共に、クロック信号に重畳されたフレーム信号（フレームの区切り）を抽出することによって、シリアルデータを所定ビットからなるフレームごとのパラレルデータに変換する。
【００３４】
シリアル・パラレル変換器４２から出力されるパラレルデータは、処理ユニット４６に逐次与えられる。処理ユニット４６は、受光波形を構成する時系列のパラレルデータから受光波形の山部を検出し、そのピーク位置又は重心位置を求める。受光波形が比較的きれいで急峻な形状の山部を有する場合は上述のようにピーク位置がワークＷＫまでの距離に対応しているので、ピーク位置を求めれば、ワークＷＫまでの距離を精度良く計測することができる。
【００３５】
しかし、山部のピーク位置を精度良く算出することが難しい場合も多いので、通常は山部の重心位置を算出することが多い。受光波形における山部のピーク位置又は重心位置が算出されると、前述の三角測量の原理からワークＷＫまでの距離又は変位が計測される。計測結果は、表示器２２１に表示されると共に、処理ユニット４６からＤＡコンバータ４５に与えられ、アナログ電圧に変換されて外部機器に出力される。
【００３６】
図３において、レーザダイオード１２から発せられるレーザ光の強さ（発光量）はＬＤドライバ１１を介して制御部４４によって制御される。レーザ光の強さが変われば、ワークＷＫで反射され、リニアイメージセンサー１５に入射する光量（受光量）も変化する。そこで、ワークＷＫの光反射率（明るさ）に応じてレーザダイオード１２から発せられるレーザ光の強さを調節することにより、リニアイメージセンサー１５の各画素構成部における蓄積電荷の飽和を回避しながら、そのダイナミックレンジを十分に活用できるようにしている。具体的には、レーザダイオード１２を駆動するパルスのパルス幅又はデューティ比を変えることによってレーザ光の強さを調節する。もちろん、パルス電圧（ピーク値）を変えることによって、レーザ光の強さを調節してもよい。
【００３７】
上記のような制御部４４による発光量（レーザ光の強さ）の制御は、一種のフィードバック制御として行われる。つまり、図４に例示するように、受光波形４８における山部４９のピーク値が所定の目標値になるように、発光量（レーザ光の強さ）のフィードバック制御が行われる。図４において、しきい値は山部の幅Ｄを判断する際の基準レベルである。また、山部の重心を算出する際に、このしきい値のラインと山部４９の波形とで囲まれた部分Ｍが重心算出処理の対象となる。
【００３８】
なお、発光量のフィードバック制御に代えて、読み出し回路１６に含まれる増幅器のゲイン（増幅率）のフィードバック制御を行ってもよい。あるいは、発光量のフィードバック制御と増幅率のフィードバック制御とを併用するようにしてもよい。例えば目標値に対するフィードバック量の誤差が所定の範囲内に収まっている間は増幅率のフィードバック制御を行い、フィードバック量の誤差が所定の範囲を超えたときは発光量のフィードバック制御を行うように構成することが可能である。
【００３９】
図５は、制御部４４によるフィードバック制御の構成を示すブロック図である。制御部４４によって、比較部４４１、操作量算出部４４２及び出力部４４３が構成されている。また、図３におけるＬＤドライバ１１又は読み出し回路１６の増幅器が制御対象５１に相当し、リニアイメージセンサー１５、読み出し回路１６、ＡＤコンバータ１７から制御部４４に至る経路がフィードバック回路（ＦＢ回路）５２に相当する。この例では、受光量に相当する電圧信号のピーク値（のディジタル変換値）がフィードバック量（ＦＢ量）として制御部４４内の比較部４４１に入力される。
【００４０】
比較部４４１は、あらかじめ定められた目標値とフィードバック量とを比較し、その誤差を出力する。この誤差に基づいて操作量算出部４４２が操作量を算出し、出力部４４３に与える。この操作量は、上述の発光量又は増幅率に相当する。操作量は、制御部４４内の出力部４４３から制御信号として制御対象５１に与えられる。すなわち、ＬＤドライバ１１又は増幅器に制御信号が与えられ、レーザダイオード１２の発光量又は増幅器の増幅率が制御される。そして、フィードバック回路５２によって受光量のピーク値が再び制御部４４内の比較部４４１にフィードバックされることにより、フィードバックループが形成されている。
【００４１】
次に、ヘッド部２１からコントローラ部２２へのデータ伝送について説明を加える。前述のように、本実施例の光学式変位計は、ヘッド部２１のリニアイメージセンサー１５で得られた受光量に相当する電気信号はヘッド部２１でディジタルデータに変換され、さらにシリアルデータに変換されてＬＶＤＳ方式によってコントローラ部２２へ伝送される。ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ：低電圧差動信号）方式は、１対の平行電線（ペア電線）を用いて約３５０ｍＶの小さい振幅の差動電圧信号でデータ伝送を行う方法であり、ＬＣＤパネルへの画像データの伝送等に使用されている伝送方式である。
【００４２】
図６は、ＬＶＤＳ方式によるデータ伝送を説明するための回路図である。図３のブロック図では、ヘッド部２１（送信側）のＬＶＤＳドライバ１９とコントローラ部２２（受信側）のＬＶＤＳレシーバ４１との間で２本の伝送線路が形成されている。つまり、シリアルデータ用伝送線路３１及びクロック信号用伝送線路３２である。これらのうちの１本が図６に示されている。また、集積回路として市販されているＬＶＤＳドライバ及びＬＶＤＳレシーバには複数ポートが備えられており、それぞれの１ポート分の回路が１９ａ及び４１ａとして図６に示されている。
【００４３】
図６において、ＬＶＤＳドライバ１９ａには定電流源１９１、差動回路を構成する４個のトランジスタ１９２〜１９４が含まれている。また、ＬＶＤＳレシーバ４１ａには、終端抵抗４１１が接続されている。定電流源１９１は、公称値３．５ｍＡの電流を供給する。例えば伝送信号（ビット情報）が［１］のときはトランジスタ１９３及び１９４がオンになり、矢印線で示す方向に電流が流れる。ＬＶＤＳレシーバ４１ａの入力抵抗は十分高いので、受信側ではほとんどの電流が終端抵抗４１１を流れ、その両端に約３５０ｍＶの電圧が発生する。
【００４４】
伝送信号（ビット情報）が［０］のときはトランジスタ１９２及び１９５がオンになり、伝送線路３１（３２）及び終端抵抗４１１には矢印線と逆の方向に電流が流れる。その結果、終端抵抗４１１には上記と逆方向の約３５０ｍＶの電圧が発生する。したがって、ＬＶＤＳレシーバ４１ａは、終端抵抗４１１の両端の電圧、すなわち入力電圧の極性によって［１］又は［０］の伝送信号を判別することができる。
【００４５】
ＬＶＤＳ方式では、約３５０ｍＶの低い電圧振幅でデータ伝送を行うので、不要輻射を抑えてＥＭＩ性能を高めることができると共に、消費電力が小さい利点を有する。また、ＬＶＤＳ方式で採用されている差動データ伝送方式では、図６から分かるように、１対の伝送線路３１（３２）に互いに逆方向（逆位相）の電流が流れるので、発生する磁界が相殺されてノイズが低減される。さらに、差動方式のレシーバで信号を受信するので、同相ノイズの影響を受けにくい利点も有する。このような利点を有する伝送方式を光学式変位計のヘッド部からコントローラ部へのデータ伝送に採用することにより、ヘッド部とコントローラ部との距離が長くなっても不要輻射が少なく計測精度の高い光学式変位計を実現することができる。
【００４６】
また、本実施例の光学式変位計では、ヘッド部２１からコントローラ部２２へのデータ伝送をシリアルデータ用伝送線路３１及びクロック信号用伝送線路３２の２本のみで行っている。このために、複数ビットからなるフレームの区切りを示すフレーム信号は、クロック信号に重畳した状態でヘッド部２１からコントローラ部２２へ送信される。フレーム信号をクロック信号に重畳する方法に関するいくつかの実施例を以下に説明する。
【実施例１】
【００４７】
図７は、フレーム信号をクロック信号に重畳する方法の実施例１を示す図である。この実施例では、１フレームは７ビットからなる。また、クロック信号は、その立上がりエッジ（矢印）でデータ信号を読み取るようなタイミングで生成されている。このとき、データ信号がＤ６からＤ０へ変化する際に、クロック信号のＬレベル期間を１回欠落させる。つまり、フレームの切り替わりに相当する部分でクロック信号の反転が２回欠落し、Ｈレベルを所定期間（１．５周期に相当する）維持するように構成されている。このようなフレーム信号が重畳されたクロック信号の生成は、図３におけるパラレル・シリアル変換器１８が実行する。
【００４８】
パラレル・シリアル変換器１８は、クロック発生回路２０から入力される基本クロック信号と、ＡＤコンバータ１７から入力されるパラレルデータとに基づいて、上記のようなフレーム信号が重畳されたクロック信号を生成すると共に、クロック信号に同期したシリアルデータを生成する。なお、パラレル・シリアル変換器１８は、本実施例ではＦＰＧＡ（書替え可能ゲートアレイ）によって構成されている。
【００４９】
コントローラ側では、クロック信号より短い周期でサンプリングしたときに、非反転が所定回数続けばフレームの切り替わりであると判断することができる。したがって、クロック信号からフレームの切り替わりを確実に検出できるように十分短いサンプリング周期を設定する必要がある。このような処理は、シリアル・パラレル変換器４２が実行する。
【００５０】
シリアル・パラレル変換器４２は、ＬＶＤＳレシーバ４１を介して入力されるデータ信号（シリアルデータ）とクロック信号とに基づいて、パラレルデータを生成する。すなわち、クロック信号の立上がりエッジでシリアルデータの各ビットを読み取ると共に、クロック信号に重畳されたフレーム信号（フレームの切り替わり）を検出することによって、７ビットからなるフレームごとのパラレルデータを生成し、処理ユニット４６に渡す。なお、図７から分かるように、ビットＤ０のデータ信号については、クロック信号の立上がりエッジが無いので、前回の立上がりエッジから内部タイマーによって計測した所定時間後に読み取る。このシリアル・パラレル変換器４２も本実施例ではＦＰＧＡ（書替え可能ゲートアレイ）によって構成されている。
【実施例２】
【００５１】
図８は、フレーム信号をクロック信号に重畳する方法の実施例２を示す図である。この実施例では、１フレームは７ビットからなる。また、クロック信号は、その立上がりエッジ及び立下がりエッジの両方（矢印）を交互に用いてデータ信号を読み取るようなタイミングで生成されている。つまり、実施例１に比べてクロック信号の周期が長い（約２倍）。また、フレームの切り替わりに相当する部分でデータ信号がＤ６からＤ０へ変化する際に、クロック信号の反転が１回欠落し、Ｈレベル又はＬレベルを所定期間（１周期に相当する）維持するように構成されている。このようなフレーム信号が重畳されたクロック信号の生成は、図３におけるパラレル・シリアル変換器１８が実行する。
【００５２】
コントローラ側では、クロック信号より短い周期でサンプリングしたときに、非反転が所定回数続けばフレームの切り替わりであると判断することができる。したがって、クロック信号からフレームの切り替わりを確実に検出できるように十分短いサンプリング周期を設定する必要がある。このような処理は、シリアル・パラレル変換器４２が実行する。
【００５３】
シリアル・パラレル変換器４２は、ＬＶＤＳレシーバ４１を介して入力されるデータ信号（シリアルデータ）とクロック信号とに基づいて、パラレルデータを生成する。すなわち、クロック信号の立上がりエッジ及び立下がりエッジを交互に用いてシリアルデータの各ビットを読み取ると共に、クロック信号に重畳されたフレーム信号（フレームの切り替わり）を検出することによって、７ビットからなるフレームごとのパラレルデータを生成し、処理ユニット４６に渡す。
【００５４】
この実施例では、図８から分かるように、フレームの切り替わり後の最初のビット（Ｄ０）の期間を他のビットの期間より長く（２倍）設定する必要があり、その分だけ伝送効率が悪くなる。しかし、実施例１に比べてクロックの周波数を半分に下げることができる利点を有する。クロックの周波数が低いほど不要輻射（ＥＭＩ）及び消費電力が小さくなる点で有利である。また、図８から分かるように、ビットＤ０のデータ信号についても、他のビットのデータ信号と同様に、クロック信号の立上がりエッジ又は立下がりエッジで読み取ることができる。
【実施例３】
【００５５】
図９は、フレーム信号をクロック信号に重畳する方法の実施例３を示す図である。この実施例でも、１フレームは７ビットからなり、クロック信号は、その立上がりエッジ及び立下がりエッジの両方（矢印）を交互に用いてデータ信号を読み取るようなタイミングで生成されている。つまり、実施例２と同様に、実施例１に比べてクロック信号の周期が長い（約２倍）。また、フレームの切り替わりに相当する部分でデータ信号がＤ６からＤ０へ変化する際に、クロック信号の反転が２回欠落し、Ｈレベルを所定期間（１．５周期に相当する）維持するように構成されている。つまり、実施例１と同様にＬレベル期間を１回欠落させる。このようなフレーム信号が重畳されたクロック信号の生成は、図３におけるパラレル・シリアル変換器１８が実行する。
【００５６】
コントローラ側では、クロック信号より短い周期でサンプリングしたときに、非反転が所定回数続けばフレームの切り替わりであると判断することができる。したがって、クロック信号からフレームの切り替わりを確実に検出できるように十分短いサンプリング周期を設定する必要がある。このような処理は、シリアル・パラレル変換器４２が実行する。
【００５７】
シリアル・パラレル変換器４２は、ＬＶＤＳレシーバ４１を介して入力されるデータ信号（シリアルデータ）とクロック信号とに基づいて、パラレルデータを生成する。すなわち、クロック信号の立上がりエッジ及び立下がりエッジを交互に用いてシリアルデータの各ビットを読み取ると共に、クロック信号に重畳されたフレーム信号（フレームの切り替わり）を検出することによって、７ビットからなるフレームごとのパラレルデータを生成し、処理ユニット４６に渡す。但し、図９から分かるように、ビットＤ０のデータ信号については、クロック信号の立上がりエッジ又は立下がりエッジが無いので、前回の立上がりエッジ又は立下がりエッジから内部タイマーによって計測した所定時間後に読み取る。
【００５８】
この実施例では、実施例２と同様に、フレームの切り替わり後の最初のビット（Ｄ０）の期間を他のビットの期間より長く（２倍）設定する必要があり、その分だけ伝送効率が悪くなる。しかし、実施例１に比べてクロックの周波数を半分に下げることができる利点を有する。クロックの周波数が低いほど不要輻射（ＥＭＩ）及び消費電力が小さくなる点で有利である。
【００５９】
上記の各実施例の光学式変位計では、上記のようなＬＶＤＳ方式を使用した伝送線路３１，３２とは別に、ヘッド部２１に備えられた制御部４４とコントローラ部２２とに備えられた処理ユニット４６との間の通信を行うための通信ライン３３が設けられている。この通信ライン３３は、例えば一般的なＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ：万能非同期受信送信手段）を用いて構成されている。イニシャル処理、設定処理、計測開始処理等において、ヘッド部２１の制御部４４とコントローラ部２２の処理ユニット４６との間で情報のやりとりを行うときは、この通信ライン３３が使用される。一方、計測処理中のヘッド部２１からコントローラ部２２へのデータ伝送については、上述のようにＬＶＤＳ方式の伝送線路３１，３２を用いて高速伝送が行われる。
【００６０】
以上、本発明をいくつかの実施例に基づいて説明したが、本発明は、これらの実施例に限らず、他の形態で実施することも可能である。例えば、上述の実施例では、ヘッド部からコントローラ部へのデータ伝送にＬＶＤＳ方式を使用しているが、本発明はこの伝送方式に限らず他の伝送方式、例えば差動データ伝送方式ではないシングルエンド方式にも適用可能である。また、ヘッド部２１に備えられたイメージセンサー１５はリニアイメージセンサーに限らず、エリア（二次元）イメージセンサーを使用してもよい。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施例に係る光学式変位計の計測原理を示す図である。
【図２】光学式変位計の外観を示す平面図及び側面図である。
【図３】光学式変位計の主な回路構成を示すブロック図である。
【図４】フィードバック制御によってピーク値を調整された受光波形とその山部の例を示す図である。
【図５】処理ユニットによるフィードバック制御の構成を示すブロック図である。
【図６】ＬＶＤＳ方式によるデータ伝送を説明するための回路図である。
【図７】フレーム信号をクロック信号に重畳する方法の実施例１を示す図である。
【図８】フレーム信号をクロック信号に重畳する方法の実施例２を示す図である。
【図９】フレーム信号をクロック信号に重畳する方法の実施例３を示す図である。
【符号の説明】
【００６２】
１２  レーザダイオード（発光素子）
１５  リニアイメージセンサー
１７  ＡＤ変換器
１８  パラレル・シリアル変換器
１９  ＬＶＤＳドライバ（データ送信部）
２１  ヘッド部
２２  コントローラ部
２３  電気ケーブル
３１  シリアルデータ用伝送線路
３２  クロック信号用伝送線路
３３  通信ライン
４１  ＬＶＤＳレシーバ（データ受信部）
４２  シリアル・パラレル変換器
４４  制御部
４６  処理ユニット（計測処理部）
【図１】
2006048380.tif 000003
【図２】
2006048380.tif 000004
【図３】
2006048380.tif 000005
【図４】
2006048380.tif 000006
【図５】
2006048380.tif 000007
【図６】
2006048380.tif 000008
【図７】
2006048380.tif 000009
【図８】
2006048380.tif 000010
【図９】
2006048380.tif 000011