(57)【要約】【課題】  CPUの負担を軽減し、高音質を維持することが可能な交換機を提供する。【解決手段】  交換機は、接続される複数の端末間の通話路を切り換えるためのスイッチ回路と、送話側からの通話情報をデジタル処理して単位パケット毎にメモリに蓄積するとともに、パケット毎に対応するメモリ内の所定のフラグ領域にパケット格納済みのフラグを立てるDSP（Digital  Signal  Processor）と、所定時間毎にDSPのメモリ内の所定のフラグ領域を参照し、パケット格納済みのフラグが立っていることを検出した場合に該当するパケットを受話側に送信する通話制御部とを備える。【選択図】      図３
2006115054.tif 000002
【特許請求の範囲】
【請求項１】
接続される複数の端末間の通話路を切り換えるためのスイッチ回路と、
送話側からの通話情報をデジタル処理して単位パケット毎にメモリに蓄積するとともに、前記パケット毎に対応するメモリ内の所定のフラグ領域にパケット格納済みのフラグを立てるDSP（Digital  Signal  Processor）と、
所定時間毎に前記DSPのメモリ内の所定のフラグ領域を参照し、パケット格納済みのフラグが立っていることを検出した場合に受話側に送信する通話制御部と、
を備える交換機。
【請求項２】
前記メモリは、一方のポートがDSPにより制御され、他方のポートが通話制御部により制御されるデュアルポートRAMであることを特徴とする、請求項１に記載の交換機。
【請求項３】
接続される複数の端末間の通話路を切り換えるためのスイッチ回路と、前記通話路内に設けられ端末間の通話情報をデジタル処理する複数のDSP（Digital  Signal  Processor）とを備える交換機の通話制御方法であって、
送話側からの通話情報をデジタル処理して単位パケット毎にメモリに蓄積するとともに、前記パケット毎に対応するメモリ内の所定のフラグ領域にパケット格納済みのフラグを立てる段階と、
所定時間毎に前記DSPのメモリ内の所定のフラグ領域を参照し、パケット格納済みのフラグが立っていることを検出した場合に受話側に送信する段階と、
を含む交換機の通話制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交換機に関し、特に、接続される複数の端末間の通話路を切り換えるためのスイッチ回路と、通話路内に設けられ端末間の通話情報をデジタル処理する複数のDSP（Digital  Signal  Processor）とを備える交換機および交換機の通話制御方法に関する。
【背景技術】
【０００２】
近年の電話サービスの分野では、回線の交換接続をデジタルで処理するデジタル方式の交換機が用いられている。
デジタル交換機では、接続される複数の端末間の通話路を切り換えるためのスイッチ回路と、端末間の通話情報をデジタル処理する複数のDSP（Digital  Signal  Processor）とを備え、送話側からのアナログ音声データをDSPにより量子化してデジタル信号に変換し、所定容量のパケット単位で受話側に送信している。
DSPには、デジタル処理されたデジタル音声データをパケット毎に格納するメモリが設けられており、メモリ内に格納されたデジタル音声データをパケット毎にCPUが読み出して受話側に送信するように構成している。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
前述したような交換機では、DSPの処理に基づいてメモリ内に格納されたデジタル音声データを逐次CPUが読み出して受話側に送出するように構成していることから、CPUの負担が大きくなる。特に、インターネットなどのネットワークに接続されたシステムの場合には、CPUがネットワーク処理を行うために、稼働率が高くなっている可能性があり、さらには交換機に接続された回線がフルに接続されている場合や大量のデータ転送などによるCPUの負荷が高まった場合に、CPUの処理が追いつかず、通話の音質が低下するおそれがある。
【０００４】
本発明では、CPUの負担を軽減し、高音質を維持することが可能な交換機の提供を目的とする。
【課題を解決するための手段】
【０００５】
本発明の請求項１に係る交換機は、接続される複数の端末間の通話路を切り換えるためのスイッチ回路と、送話側からの通話情報をデジタル処理して単位パケット毎にメモリに蓄積するとともに、パケット毎に対応するメモリ内の所定のフラグ領域にパケット格納済みのフラグを立てるDSP（Digital  Signal  Processor）と、所定時間毎にDSPのメモリ内の所定のフラグ領域を参照し、パケット格納済みのフラグが立っていることを検出した場合に該当するパケットを受話側に送信する通話制御部とを備える。
この場合、CPUで構成される通話制御部は、所定時間毎にDSPのメモリ内の所定のフラグ領域を参照し、対応するパケットが蓄積されている場合にパケット送出の処理を実行するため、CPUの負担を軽減することができる。
【０００６】
本発明の請求項２に係る交換機は請求項１に記載の交換機であって、メモリは、一方のポートがDSPにより制御され、他方のポートが通話制御部により制御されるデュアルポートRAMである。
この場合、CPUがメモリの所定のフラグ領域を参照することが容易となり、フラグ領域のデータを読み出して該当する処理済みのパケットがメモリに蓄積されているか否かを容易に検出することができる。
本発明の請求項３に係る交換機の通話制御方法は、接続される複数の端末間の通話路を切り換えるためのスイッチ回路と、通話路内に設けられ端末間の通話情報をデジタル処理する複数のDSP（Digital  Signal  Processor）とを備える交換機の通話制御方法であって、送話側からの通話情報をデジタル処理して単位パケット毎にメモリに蓄積するとともに、パケット毎に対応するメモリ内の所定のフラグ領域にパケット格納済みのフラグを立てる段階と、所定時間毎にDSPのメモリ内の所定のフラグ領域を参照し、パケット格納済みのフラグが立っていることを検出した場合に受話側に該当するパケットを送信する段階とを含む。
【０００７】
この場合、CPUで構成される通話制御部は、所定時間毎にDSPのメモリ内の所定のフラグ領域を参照し、対応するパケットが蓄積されている場合にパケット送出の処理を実行するため、CPUの負担を軽減することができる。
【発明の効果】
【０００８】
本発明によれば、DSPにより処理されたデジタル音声データをメモリ内にパケット毎に格納し、パケットが格納済みであることを示すフラグをメモリの所定のフラグ領域に立てていることから、CPUは所定時間毎にメモリのフラグ領域を参照することで、該当するパケットが格納済みであるか否かを容易に知ることができ、CPUの負担を軽減して高音質を維持することができる。
【発明を実施するための最良の形態】
【０００９】
本発明の１実施形態が採用される交換機を図面に基づいて説明する。
〈ネットワーク構成〉
交換機が接続されるネットワーク構成の１例を図１に示す。
たとえば、インターネットやIPベースで運用される仮想私設通信網（IP-VPN：Internet Protocol-Virtual Private Network）などの広域ネットワーク（WAN：Wide  Area  Network）100に対して、ルータ201を介して接続される第１のLAN200、ルータ301を介して接続される第２のLAN300、ルータ401を介して接続される第３のLAN400を例示している。
【００１０】
LAN200〜400内には、IPベースで使用される様々な機器を接続することが可能であり、ここでは、IP電話による通話が可能な機器の接続例を示している。たとえば、LAN200には、スイッチングハブ202を介して第１の交換機203が接続されており、この第１の交換機203に内線接続されたIP電話端末204を備えている。また、LAN300には、スイッチングハブ302を介してIP電話端末303が接続されている。さらに、LAN400には、スイッチングハブ402を介して２つの交換機403、406が接続されている。交換機403には電話機端末404およびページングアンプとスピーカで構成されるページング放送機器405が接続されており、交換機406には電話機端末407が接続されている。LAN内の機器の設置は、使用状況に応じて任意のものを選択することができ、たとえば、電話機やFAXなどの機能をコンピュータ端末に統合したコンピュータテレフォニー（CTI：Computer Telephony Integration）端末などを採用することができる。スイッチングハブの有無や接続段数などについても任意の構成とすることができる。
〈交換機の内部構成〉
交換機の内部構成について図に基づいて説明する。
【００１１】
交換機１は、電話機の送信側に接続される複数の入力端子2-1、2-2・・・と、電話機の受信側に接続される複数の出力端子3-1、3-2・・・と、入力端子2-1、2-2・・・と出力端子3-1、3-2・・・とを接続する複数の通話路6-1、6-2・・・と、複数の入力端子2-1、2-2・・・と複数の通話路6-1、6-2・・・との接続を切り換える入力側スイッチ４と、複数の通話路6-1、6-2・・・と複数の出力端子3-1、3-2・・・との接続を切り換える出力側スイッチ５と、電話機からの呼に応じて入力端子2-1、2-2・・・、通話路6-1、6-2・・・、出力端子3-1、3-2・・・を接続するために、入力側スイッチ４および出力側スイッチ５を制御する通話路制御部10を備えている。
【００１２】
各通話路6-1、6-2・・・には、それぞれアナログ音声信号を量子化してデジタル信号に変換したり、デジタル信号を復元して音声信号に変換するDSP（Digital  Signal  Processor）7-1、7-2・・・を備えている。
また、構内放送のためにページングアンプ10、スピーカ11などのページング放送機器に接続するためのページングインターフェイス９が必要に応じて設けられる。
入力端子2-1、2-2・・・は、それぞれ電話機の送話部12-1、12-2・・・から出力される音声信号を受信して入力側スイッチ４を介して通話路側に送信する。
【００１３】
出力端子3-1、3-2・・・は、通話路および出力側スイッチ５を介して出力される音声信号をそれぞれ電話機の受話部13-1、13-2・・・に対して送出する。
複数のDSP7-1、7-2・・・からの出力は、ページングインターフェイス９に接続されており、入力端子に接続された電話機からスピーカ11を通じてページング放送を行なうことが可能となっている。
ページングインターフェイス９は、DSP7-1、7-2・・・の出力が接続されるD/A変換部と、複数系統のページング放送機器に接続される場合には、ページング放送の系統を選択するためのページング出力スイッチとを備えている。
【００１４】
ページングインターフェイス９では、DSP7-1、7-2・・・から送出されるデジタル信号をD/A変換部により音声信号に復元し、ページング出力スイッチを介して出力端子から出力する。
通話路制御部10は、電話機からの呼に対応して入力側スイッチ４、出力側スイッチ５を制御して、電話機の送信側および受信側の双方向通話路を構築する。また、電話機からのページング要求があった場合には、入力側スイッチ４、DSP7-1、7-2・・・、ページング出力スイッチなどを制御して、ページングインターフェイス９を介して呼に対応したページング放送機器に出力されるように通話路を構成する。
〈通話制御〉
通話制御の例を図３に基づいて説明する。
【００１５】
交換機１内に設けられるDSP7-1、7-2・・・は、それぞれ送話側からのアナログ音声データを量子化してデジタル音声データに変換し、所定容量のパケット単位でメモリ15-1、15-2・・・に格納する。
メモリ15-1、15-2・・・は、たとえば、デュアルポートRAMで構成することができ、２つのポートのうち一方がDSP7-1、7-2・・・により制御され、他方がCPU30により制御されるように構成できる。
DSP7-1、7-2・・・のメモリ15-1、15-2・・・は、たとえば、図４に示すように、第１のパケットを格納する第１バンク53、第２のパケットを格納する第２バンク54で構成されるデータ格納部と、第１バンク53に第１パケットが格納済みであることを示す第１フラグを格納する第１フラグ領域51、第２バンク54に第２パケットが格納済みであることを示す第２フラグを格納する第2フラグ領域52で構成されるフラグ領域とを備えている。
【００１６】
DSP7-1、7-2・・・は、送話側から送信されてくるアナログ音声データを時系列にデジタル処理されたデジタル音声データに変換し、それぞれ所定容量に対応するパケットを生成する。生成されたパケットは、メモリ15-1、15-2・・・のデータ格納部のうち、第１バンク53および第２バンク54の空きで領域に格納される。DSP7-1、7-2・・・は、生成したパケットを第１バンク53、第２バンク54のいずれかに交互に格納していく。
DSP7-1、7-2・・・は、メモリ15-1、15-2・・・にパケットを格納すると、該当するフラグ領域にパケットを格納した旨のフラグを立てる。
【００１７】
メモリ15-1、15-2・・・内のデータ格納部は、２以上をパケットを格納するように構成することも可能であり、パケットを格納するバンク数に基づいてフラグ領域の数も対応するように構成する。
CPU30では、各DSP7-1、7-2・・・のメモリ15-1、15-2・・・に対して所定時間毎にアクセスを行い、フラグ領域を参照する。たとえば、CPU30がメモリ15-1、15-2・・・のフラグ領域を参照する間隔は、パケットの送信間隔に対応する時間間隔とすることができ、パケットの送信間隔が10msecであるような場合には、10msec間隔でメモリ15-1、15-2・・・のフラグ領域の値を読み出すように構成することができる。
【００１８】
CPU30は、特定のDSPのメモリのフラグ領域を参照して、パケットが格納済みである旨のフラグを検出した場合、該当するデータ格納部のバンクからパケットを読み出して、これを受話側に送信する。たとえば、読み出したフラグ領域のうち第１フラグ領域51にフラグが立っている場合には、第１バンク53に格納された第１パケットを読み出して、これを受話側に送信する。CPU30は、DSP7-1、7-2・・・のメモリ15-1、15-2・・・のうちからパケットの読出を行った場合、読出を行ったパケットが格納されていたデータ格納部に対応するフラグ領域の値をリセットする。たとえば、CPU30が、第１バンク53に格納されている第１パケットを読み出した場合には、これに対応する第１フラグ領域51の値をリセットする。CPU30によるパケットの読出が完了した際に、メモリ15-1、15-2・・・のフラグ領域をリセットする動作は、DSP7-1、7-2・・・側で行うように構成することも可能である。
【００１９】
このような実施形態では、交換機１のCPU30がネットワーク処理やその他の処理により稼働率が高い場合であっても、DSP7-1,7-2・・・側からの処理要求に関係なく、パケット送信を一定の時間間隔で処理するように構成するため、各DSPからの処理要求が重なることがなく、他のネットワーク処理などを含めた処理を円滑に行うことが可能となる。
【産業上の利用可能性】
【００２０】
本発明では、交換機のパケット送信処理を一定時間間隔で行うようにしていることから、CPUの負担を軽減することができ、通話を高音質に維持することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の１実施形態が採用されるネットワーク構成の一例を示す説明図である。
【図２】通話転送動作の概略構成を示す説明図である。
【図３】交換機の通話制御を示す説明図である。
【図４】DSPのメモリ構成を示す説明図である。
【図１】
2006115054.tif 000003
【図２】
2006115054.tif 000004
【図３】
2006115054.tif 000005
【図４】
2006115054.tif 000006