(57)【要約】【課題】リーク電流を低減し、電流特性を向上することができるＳｉＣ半導体装置を提供する。【解決手段】第１導電体層１０１は、４Ｈ−ＳｉＣを主組成とし、Ｎ型不純物を含むＮ型半導体層である。第２導電体層１０２は、４Ｈ−ＳｉＣを主組成とし、Ｐ型不純物を含むＰ型半導体層である。隣接した第１導電体層１０１および第２導電体層１０２の界面に形成されたＰＮ接合を保護するため、端部３１を被覆するように絶縁膜１０３が側壁１０４上に形成されている。側壁１０４の主面の法線方向に伸びる軸Ｃ１の向きは、［０００１］軸方向から［０１−１０］軸方向へ２５度以上４５度以下の範囲で傾いている。これによって、絶縁膜とＰＮ接合の端部との間の界面準位（界面準位密度）が減少するので、リーク電流を低減し、電流特性を向上することができる。【選択図】図１
2006303469.tif 000002
【特許請求の範囲】
【請求項１】
４Ｈ−ＳｉＣを主組成とし、ＰＮ接合を形成する第１導電型の第１の半導体層および第２導電型の第２の半導体層と、前記第１の半導体層および前記第２の半導体層の表面に露出した前記ＰＮ接合を被覆する絶縁膜とを備えたＳｉＣ半導体装置において、
前記ＰＮ接合が露出した端部は、［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞軸方向へ２５度以上４５度以下傾いた軸に垂直な主面を有している
ことを特徴とするＳｉＣ半導体装置。
【請求項２】
前記主面は、［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞軸方向へ３０度以上３９度以下傾いた軸に垂直な主面であることを特徴とする請求項１に記載のＳｉＣ半導体装置。
【請求項３】
前記主面は、［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞軸方向へ３５．３度傾いた｛０３−３８｝面であることを特徴とする請求項１に記載のＳｉＣ半導体装置。
【請求項４】
前記ＰＮ接合は、前記［０００１］軸方向または前記［０００−１］軸方向から＜０１−１０＞軸方向へ２５度未満傾いた軸、あるいは４５度を超えて傾いた軸に垂直な面と前記主面とが交差した交差部から隔離していることを特徴とする請求項１〜請求項３のいずれかの項に記載のＳｉＣ半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、４Ｈ−ＳｉＣ（積層周期が４である４回周期六方晶炭化珪素）を主組成とし、ＰＮ接合を形成する隣接したＰ型半導体層およびＮ型半導体層を備えたＳｉＣ半導体装置に関する。
【背景技術】
【０００２】
ＳｉＣは、絶縁破壊電界が高く、従来のＳｉ半導体装置では実現できなかった高耐圧、超低損失の半導体装置の実現を目指した研究開発が活発に行われている。ＳｉＣを用いた半導体装置としてＰＮダイオードや、ＰｉＮダイオード、ＮＰＮトランジスタなどがある。以下、従来の半導体装置の構造を説明する。
【０００３】
図１１は、４Ｈ−ＳｉＣ基板を用いて作製された従来のＳｉＣ半導体装置（ＰｉＮダイオード）の構造の一例を示している。本図は、ＰＮ接合端部の終端例も示している。ＳｉＣ半導体装置２ａにおいて、高濃度のＮ型不純物を含むＳｉＣからなるＮ＋バルク層２０１上に、低濃度のＮ型不純物を含むＳｉＣからなるＮ−ドリフト層２０２が形成されており、Ｎ−ドリフト層２０２上に、高濃度のＰ型不純物を含むＳｉＣからなるＰ＋アノード層２０３が形成されている。隣接したＮ−ドリフト層２０２およびＰ＋アノード層２０３の界面にはＰＮ接合が形成されている。
【０００４】
このＰＮ接合がＮ−ドリフト層２０２およびＰ＋アノード層２０３の表面に露出した端部４１を被覆するように、熱酸化膜などの絶縁物からなるＰＮ接合第１保護膜２０４およびＰＮ接合第２保護膜２０５が形成されている。このように、ＰＮ接合端部に対して、不活性化処理がなされている。Ｐ＋アノード層２０３上では、ＰＮ接合第１保護膜２０４およびＰＮ接合第２保護膜２０５の一部が除去されて形成された開口部にアノード電極２０６が形成されている。アノード電極２０６上には、外部との電気的な接続用の引き出し電極２０７が形成されている。Ｎ−ドリフト層２０２が形成された主面と対向するＮ＋バルク層２０１の主面上にはカソード電極２０８が形成されている。
【０００５】
図１２は、４Ｈ−ＳｉＣ基板を用いて作製された従来のＳｉＣ半導体装置（ＮＰＮトランジスタ）の構造の一例を示している。本図は、ＰＮ接合端部の終端例も示している。ＳｉＣ半導体装置２ｂにおいて、高濃度のＮ型不純物を含むＳｉＣからなるＮ＋バルク層２１１上に、低濃度のＮ型不純物を含むＳｉＣからなるＮ−ドリフト層２１２が形成されており、Ｎ−ドリフト層２１２上に、Ｐ型不純物を含むＳｉＣからなるＰ型ベース層２１３が形成されている。Ｐ型ベース層２１３の表面領域には、高濃度のＰ型不純物を含むＰ＋ベースコンタクト層２１４が形成されている。また、Ｐ型ベース層２１３上には、高濃度のＮ型不純物を含むＳｉＣからなるＮ＋エミッタ層２１５が形成されている。
【０００６】
Ｎ−ドリフト層２１２の表面のうち、Ｐ型ベース層２１３が形成されていない領域の表面にはＰ型デバイス終端層２１６が形成されている。Ｎ−ドリフト層２１２が形成されているＮ＋バルク層２１１の主面とは反対側のＮ＋バルク層２１１の主面上にはコレクタ電極２１７が形成されている。Ｎ＋エミッタ層２１５上にはエミッタ電極２１８が形成されており、Ｐ＋ベースコンタクト層２１４上にはベース電極２１９が形成されている。隣接したＰ型ベース層２１３およびＮ＋エミッタ層２１５の界面にはＰＮ接合が形成されている。このＰＮ接合がＰ型ベース層２１３およびＮ＋エミッタ層２１５の表面に露出した端部４２を被覆するように、熱酸化膜などの絶縁物からなるＰＮ接合保護膜２２０が形成されている。このように、ＰＮ接合端部に対して、不活性化処理がなされている。なお、非特許文献１にはＳｉＣ−ＰＮダイオードが記載されており、非特許文献２にはＳｉＣ−ＮＰＮトランジスタが記載されている。
【非特許文献１】Camara N.他３名, "Influence of mesa wall etching on forward bias degradation in 4H-SiC pin diodes", 5th European Conference on Silicon Carbide and Related Materials(ECSCRM2004), (Italy), Trans Tech Publications Inc., Aug.31-Sept.4, p.560-561
【非特許文献２】Anant K. Agarwal他１０名, "Recent Progress in SiC Bipolar Junction Transistors", Proceedings of 2004 International Symposium on Power Semiconductor Devices & ICs, Institute of Electrical Engineers of Japan, p.361-364
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１１に示されるＰｉＮダイオードのＰＮ接合端部においては、絶縁膜の形成処理が不十分となる場合がある。そのため、ダイオードの逆方向漏れ電流が大きく、電流特性に影響を与えるという問題があった。
【０００８】
また、図１２に示されるＮＰＮトランジスタのＰ型ベース層２１３およびＮ＋エミッタ層２１５間のＰＮ接合端部においても、不活性化処理が不適切となる場合がある。これによって、ベースから注入したベース電流が絶縁物−半導体界面に存在する界面準位を介してリークしてしまうため、その分のベース電流が電流増幅作用に寄与することができなくなる。そのため、トランジスタの電流増幅率が小さくなってしまい、電流特性に影響を与えるという問題があった。
【０００９】
本発明は、上述した問題点に鑑みてなされたものであって、リーク電流を低減し、電流特性を向上することができるＳｉＣ半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記の課題を解決するためになされたもので、請求項１に記載の発明は、４Ｈ−ＳｉＣを主組成とし、ＰＮ接合を形成する第１導電型の第１の半導体層および第２導電型の第２の半導体層と、前記第１の半導体層および前記第２の半導体層の表面に露出した前記ＰＮ接合を被覆する絶縁膜とを備えたＳｉＣ半導体装置において、前記ＰＮ接合が露出した端部は、［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞軸方向へ２５度以上４５度以下傾いた軸に垂直な主面を有していることを特徴とするＳｉＣ半導体装置である。
【００１１】
請求項２に記載の発明は、請求項１に記載の半導体装置において、前記主面は、［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞軸方向へ３０度以上３９度以下傾いた軸に垂直な主面であることを特徴とする。
【００１２】
請求項３に記載の発明は、請求項１または請求項２に記載の半導体装置において、前記主面は、［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞軸方向へ３５．３度傾いた｛０３−３８｝面であることを特徴とする。
【００１３】
請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載の半導体装置において、前記ＰＮ接合は、前記［０００１］軸方向または前記［０００−１］軸方向から＜０１−１０＞軸方向へ２５度未満傾いた軸、あるいは４５度を超えて傾いた軸に垂直な面と前記主面とが交差した交差部から隔離していることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、絶縁膜とＰＮ接合の端部との間の界面準位（界面準位密度）が減少するので、リーク電流を低減し、電流特性を向上することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照し、本発明を実施するための最良の形態について説明する。まず、本発明の説明に用いる結晶軸を説明する。本発明の記載においては、結晶学のミラー指数に基づいた六方晶系の結晶軸を使用する。本発明のＳｉＣ半導体装置の基体となる４Ｈ−ＳｉＣ基板の主面の法線方向に伸びる結晶軸は［０００１］軸または［０００−１］軸であり、各々の結晶軸に対応した主面は（０００１）面または（０００−１）面である。なお、［０００−１］は以下の［数１］に示される表記と等価である。
【００１６】
【数１】
2006303469.tif 000003
【００１７】
また、等価な複数の結晶軸をまとめて＜  ＞で表す。例えば、＜０１−１０＞軸は、［０１−１０］軸、［０−１１０］軸、［１−１００］軸、［−１１００］軸、［１０−１０］軸、［−１０１０］軸と等価である。同様に、等価な複数の結晶面をまとめて｛  ｝で表す。例えば、｛０００１｝面は、（０００１）面、（０００−１）面と等価である。
【００１８】
次に、本発明の第１の実施形態を説明する。図１は、本実施形態によるＳｉＣ半導体装置の断面構造を示している。ＳｉＣ半導体装置１ａ（ＳｉＣ−ＰＮダイオード）において、第１導電体層１０１は、４Ｈ−ＳｉＣを主組成とし、Ｎ型不純物を含むＮ型半導体層である。第１導電体層１０１上には第２導電体層１０２が形成されている。第２導電体層１０２は、４Ｈ−ＳｉＣを主組成とし、Ｐ型不純物を含むＰ型半導体層である。第１導電体層１０１および第２導電体層１０２の側壁１０４は、第１導電体層１０１の主面１０１ａに対して傾きを有する傾斜面となっている。
【００１９】
隣接した第１導電体層１０１および第２導電体層１０２の界面にはＰＮ接合が形成されている。このＰＮ接合を保護するため、ＰＮ接合が第１導電体層１０１および第２導電体層１０２の表面に露出した端部３１を被覆するように、熱酸化膜などの絶縁物からなる絶縁膜１０３が側壁１０４上に形成されている。
【００２０】
図１の紙面内上方向（第１導電体層１０１の主面１０１ａの法線方向）に伸びる結晶軸は［０００１］軸である。また、［０００１］軸に垂直に図１の紙面内左方向に伸びる結晶軸は［０１−１０］軸である。第１導電体層１０１の主面１０１ａは（０００１）面である。側壁１０４の主面の法線方向に伸びる軸Ｃ１の向きは、［０００１］軸方向から［０１−１０］軸方向へθ１傾いている。θ１の範囲は、２５度以上４５度以下であることが望ましい。さらに、θ１の範囲が３０度以上３９度以下であることがより望ましい。さらに、θ１が３５．３度であることがより望ましい。θ１が３５．３度である場合には、側壁１０４の主面は（０３−３８）面となる。六方晶の（０３−３８）面は立方晶の（００１）面に相当し、絶縁物−半導体界面準位が少ない。ただし、製造条件による誤差を考慮するならば、θ１が３４度以上３６度以下となることが望ましい。
【００２１】
上記においては、側壁１０４の主面の傾きを挙げて説明したが、より詳細には、第１導電体層１０１および第２導電体層１０２の表面に露出したＰＮ接合端を含む端部３１を含んだ主面の傾きが上記の条件を満たすことが望ましい。端部３１は、側壁１０４において、ＰＮ接合端Ｐ１の近傍の領域であり、ＰＮ接合端Ｐ１を中心とした半径０．１μｍ以内または半径０．３μｍ以内または半径０．５μｍ以内の領域である。すなわち、端部３１は［０００１］軸方向から［０１−１０］軸方向へ２５度以上４５度以下傾いた軸に垂直な主面内にあり、微視的には、その主面は端部３１の主面であり、巨視的には、その主面は側壁１０４の主面である。表面に荒れの無い理想的な状態では、端部３１の主面と側壁１０４の主面は一致する。
【００２２】
なお、第１導電体層１０１の主面１０１ａは（０００−１）面であってもよく、軸Ｃ１は［０００−１］軸方向から［０１−１０］軸方向へθ１の傾きを有しているとしてもよい。また、［０１−１０］軸に等価な結晶軸を考慮すれば、軸Ｃ１は［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞方向へθ１傾いていればよい。また、θ１が３５．３のとき、軸Ｃ１に垂直な平面は｛０３−３８｝面である。
【００２３】
２つの半導体層の界面のＰＮ接合は、［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞軸方向へ２５度未満傾いた軸、あるいは４５度を超えて傾いた軸に垂直な第１の面と、［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞軸方向へ２５度以上４５度以下傾いた軸に垂直な第２の面（例えば側壁１０４の主面）とが交差して形成される交差部から隔離した位置で第２の面上に露出していることが望ましい。
【００２４】
次に、軸Ｃ１の傾きθ１の範囲を上記の範囲とする理由を説明する。図２は、４Ｈ−ＳｉＣ表面のダングリングボンド数（未結合手の数）の数値計算結果である。横軸は４Ｈ−ＳｉＣ表面の法線の、＜０００１＞軸方向から＜０１−１０＞軸方向または＜１１−２０＞軸方向へ測った傾斜角度であり、縦軸は単位面積当たりのダングリングボンド数である。傾斜角度が９０度の場合、４Ｈ−ＳｉＣ表面は｛０１−１０｝面または｛１１−２０｝面となる。
【００２５】
図２に示されるように、傾斜角度が０度から増加するとダングリングボンド数は単調に減少し、傾斜角度が３５．３度で最小となる。傾斜角度が３５．３度を過ぎて増加すると、ダングリングボンド数は単調に増加する。従来の半導体装置において、ＰＮ接合端を含む主面は｛０１−１０｝面あるいは｛１１−２０｝面であった。図２において、｛０１−１０｝面のダングリングボンド数は点Ａで表され、｛１１−２０｝面のダングリングボンド数は点Ｂで表されている。
【００２６】
単位面積当たりのダングリングボンド数が減少すると、界面準位（界面準位密度）が減少し、その結果、リーク電流が減少する。したがって、従来構造よりもリーク電流を減少させるためには、単位面積当たりのダングリングボンド数は０．３×１０１６（ｃｍ−２）以下であることが望ましく、それに対応して傾斜角度は２５度以上４５度以下であることが望ましい。また、単位面積当たりのダングリングボンド数が０．２×１０１６（ｃｍ−２）以下であることがより望ましく、それに対応して傾斜角度は３０度以上３９度以下であることが望ましい。また、傾斜角度は、ダングリングボンド数が最小となる３５．３度であることがさらに望ましい。
【００２７】
次に、本実施形態による半導体装置１ａの製造方法を、図３を参照して説明する。Ｎ型ＳｉＣ基板を構成する第１導電型層１０１上に、ＣＶＤ（Chemical Vapor Deposition）法などによってＰ型ＳｉＣを堆積し、第２導電型層１０２を形成する（図３（ａ））。第２導電型層１０２のＣＶＤ成長を容易にするために、第１導電型層１０１の主面１０１ａに対して、化学的機械研磨が施されているほうが好ましいが、無くてもよい。第２導電体層１０２は、イオン注入法によってＡｌやＢを第１導電体層１０１の表面に注入し、１５００℃以上に加熱することによって形成してもよい。
【００２８】
続いて、第２導電体層１０２上に図示せぬエッチングマスクを形成し、エッチングマスクのパターニングを行った後、ドライエッチング装置内でエッチングマスクの窓部分にドライエッチング処理を施す。ドライエッチング処理は例えば下記の条件で行う。エッチングに用いるガス種はＣＦ４とＯ２の混合ガスであり、混合ガス全体に占めるＯ２の混合比は流量比で１０〜９０％程度であるとする。ガス種として、ＣＨＦ、ＣＦ６、あるいはＣＦ３とＯ２との組み合わせで構成される混合ガスを用いてもよい。
【００２９】
上記のエッチングガスをドライエッチング装置の処理室中の誘導コイル付近に導入した後、誘導コイルへ２００Ｗ〜１０００Ｗの２．４５ＧＨｚ高周波電力を印加し、ＣＦ４およびＯ２のプラズマを生成する。誘導コイルへ印加する電力として、高密度にプラズマを形成可能な２．４５ＧＨｚのマイクロ波を用いることが望ましいが、１３．５６ＭＨｚのラジオ波を用いてもよい。
【００３０】
通常、アスペクト比の高いエッチングを行うためには、試料が載置される試料台には、例えば１０００Ｖ程度の高い電圧を印加し、正の電荷を帯びたプラズマを積極的に試料に照射し、異方性を強める。本実施形態では、ＰＮ接合が露出したエッチング面が、ＳｉＣ基板の主面に対して斜めとなるようにするため、試料台に印加する電圧を、例えば０〜５００Ｖ程度に調整してエッチングを行う。この電圧は３００Ｖ以下であることが望ましく、さらに２００Ｖ以下であることがより望ましい。これによって、［０００１］軸方向から［０１−１０］軸方向へ２５度以上４５度以下傾いた軸に垂直な主面を有する側壁１０４が形成される（図３（ｂ））。
【００３１】
続いて、熱酸化法によって第１導電型層１０１および第２導電型層１０２上に絶縁膜１０３を形成し、絶縁膜１０３をパターニングする（図３（ｃ））。絶縁膜１０３によって、露出したＰＮ接合が保護される。絶縁膜の形成方法として、ＣＶＤ法により堆積させた絶縁膜を用いてもよい。熱酸化時に使うガスとしては、Ｏ２、Ｎ２Ｏ、ＮＯなどを用いることができる。熱酸化膜を形成するときの炉の温度は、例えば９００〜１４００℃の範囲である。これは、ガス種ごとの良好な絶縁膜の形成条件と製造上の制限とによるものである。以上の工程を経て、半導体装置１ａが完成する。
【００３２】
上述したように、本実施形態において、Ｐ型半導体層およびＮ型半導体層の表面に露出したＰＮ接合の端部は、［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞軸方向へ、前述した角度だけ傾いた軸に垂直な主面を有し、この主面内でＰＮ接合が半導体層の表面に露出している。これによって、保護用の絶縁膜によってＰＮ接合の端部を被覆しても、絶縁膜とＰＮ接合の端部との間の界面準位（界面準位密度）が従来よりも減少しているため、ダイオードの逆方向リーク電流を低減し、電流特性を向上することができる。
【００３３】
次に、本発明の第２の実施形態を説明する。図４は、本実施形態によるＳｉＣ半導体装置の断面構造を示している。ＳｉＣ半導体装置１ｂ（ＳｉＣ−ＰｉＮダイオード）において、Ｎ＋バルク層１１１は、高濃度のＮ型不純物を含んだ低抵抗の４Ｈ−ＳｉＣを含む層であり、Ｎ型ＳｉＣ基板を構成している。Ｎ＋バルク層１１１上にはＮ−ドリフト層１１２が形成されている。Ｎ−ドリフト層１１２は、低濃度のＮ型不純物を含んだ高抵抗の４Ｈ−ＳｉＣを含む層である。
【００３４】
Ｎ−ＳｉＣ層１１２上にはＰ＋アノード層１１３が形成されている。Ｐ＋アノード層１１３は、高濃度のＰ型不純物を含んだ低抵抗の４Ｈ−ＳｉＣを含む層である。Ｎ−ドリフト層１１２およびＰ＋アノード層１１３の側壁１１９は、Ｎ＋バルク層１１１の主面１１１ａに対して傾きを有する傾斜面となっている。隣接したＮ−ドリフト層１１２およびＰ＋アノード層１１３の界面にはＰＮ接合が形成されている。
【００３５】
このＰＮ接合を保護するため、ＰＮ接合がＮ−ドリフト層１１２およびＰ＋アノード層１１３の表面に露出した端部３２を被覆するように、熱酸窒化物などの絶縁物からなるＰＮ接合第１保護膜１１４が側壁１１９上に形成されている。ＰＮ接合第１保護膜１１４上には、窒化物などの絶縁物からなるＰＮ接合第２保護膜１１５が形成されている。（０００１）面に垂直な方向から半導体装置１ｂを見た場合に、ＰＮ接合第１保護膜１１４およびＰＮ接合第２保護膜１１５は、Ｎ−ドリフト層１１２を取り囲むようにリング状に形成されている。
【００３６】
Ｐ＋アノード層１１３上では、ＰＮ接合第１保護膜１１４およびＰＮ接合第２保護膜１１５の一部が除去されて形成された開口部にアノード電極１１６が形成されている。アノード電極１１６は、Ｐ＋アノード層１１３とオーミック接触を形成しており、例えばＰ＋アノード層１１３側からＴｉ、Ａｌの順に堆積された積層膜を９００℃以上で焼鈍処理することによって形成された電極である。アノード電極１１６上には、外部との電気的な接続用の引き出し電極１１７が形成されている。引き出し電極１１７は、Ａｌ、Ｎｉ、またはＡｕなどからなる。Ｎ−ドリフト層１１２が形成された主面１１１ａと対向するＮ＋バルク層１１１の主面上にはカソード電極１１８が形成されている。カソード電極１１８はＮ+バルク層１１１とオーミック接触を形成しており、例えばＮｉを堆積した後９００℃以上で焼鈍処理することによって形成された電極である。
【００３７】
図４の紙面内上方向（Ｎ＋バルク層１１１の主面１１１ａの法線方向）に伸びる結晶軸は［０００１］軸である。また、［０００１］軸に垂直に図４の紙面内左方向に伸びる結晶軸は［０１−１０］軸である。側壁１１９の主面の法線方向に伸びる軸Ｃ２の向きは、［０００１］軸方向から［０１−１０］軸方向へ向かってθ２傾いている。θ２の範囲は、２５度以上４５度以下であることが望ましい。さらに、θ２の範囲が３０度以上３９度以下であることがより望ましい。さらに、θ２が３５．３度であることがより望ましい。ただし、製造条件による誤差を考慮するならば、θ２が３４度以上３６度以下となることが望ましい。上記の主面は、側壁１１９全体における巨視的な主面であってもよいし、ＰＮ接合の端部３２の近傍の微視的な領域における主面であってもよい。
【００３８】
次に、本実施形態による半導体装置１ｂの製造方法を、図５〜図６を参照して説明する。直列抵抗を下げる低抵抗のＮ＋バルク層１１１の主面１１１ａ上に、耐圧を確保するために必要な不純物濃度と厚さを持つ高抵抗のＮ−ドリフト層１１２を、ＣＶＤ法などによって形成する（図５（ａ））。続いて、Ｎ−ドリフト層１１２の表面上にＰ＋アノード層１１３を、ＣＶＤ法などによって形成する（図５（ｂ））。Ｐ＋アノード層１１３は、イオン注入によってＮ−ドリフト層１１２の表面にＡｌまたはＢを注入した後、１５００℃以上に加熱することによって形成してもよい。
【００３９】
続いて、第１の実施形態と同様にして、ドライエッチング処理を施し、側壁１１９を露出させる。さらに、露出したＰＮ接合を含む側壁１１９の表面上に、１２００℃のＮ２Ｏガスを用いて熱酸窒化膜を形成することによって、ＰＮ接合第１保護膜１１４を形成する。続いて、ＰＮ接合第１保護膜１１４の表面上に、ＣＶＤ法によって窒化膜を堆積することによって、ＰＮ接合第２保護膜１１５を形成する。このＰＮ接合第２保護膜１１５はＰＮ接合の保護膜として作用すると共に、後述する電極エッチング時の酸処理からＰＮ接合第１保護膜１１４を保護する効果を有している。上記のようにして形成したＰＮ接合第１保護膜１１４およびＰＮ接合第２保護膜１１５の一部を酸処理により除去し、Ｐ＋アノード層１１３の一部を露出させる（図５（ｃ））。
【００４０】
続いて、アノード電極１１６および引き出し電極１１７を、以下のようにして形成する。Ｐ＋アノード層１１３およびＰＮ接合第２保護膜１１５の表面上にＴｉおよびＡｌをこの順に堆積し、アノード電極１１６に対応する部分を残して、酸処理により除去する。さらに、アノード電極１１６およびＰＮ接合第２保護膜１１５の表面上に、例えばＡｌを蒸着法によって堆積させた後、引き出し電極１１７に対応する部分を残して、酸処理により除去する（図６（ａ））。
【００４１】
続いて、Ｎ＋バルク層１１１の裏側から、蒸着法などによってＮｉを堆積した後、９００℃以上の焼鈍処理を行い、カソード電極１１８を形成する（図６（ｂ））。以上の工程を経て、半導体装置１ｂが完成する。
【００４２】
本実施形態によれば、第１の実施形態と同様に絶縁膜とＰＮ接合の端部との間の界面準位（界面準位密度）が従来よりも減少するので、ダイオードの逆方向リーク電流を低減し、電流特性を向上することができる。
【００４３】
次に、本発明の第３の実施形態を説明する。図７は、本実施形態によるＳｉＣ半導体装置の断面構造を示している。ＳｉＣ半導体装置１ｃはＳｉＣ−ＮＰＮトランジスタであり、単位セル１０を基本構造とし、単位セル１０と同一の構造が図７の紙面横方向に複数配置された構造となっている。図７においては、基本構造のみが図示され、その繰り返しの構造の図示は省略されている。ＳｉＣ半導体装置１ｃにおいて、Ｎ＋バルク層１２１は、高濃度のＮ型不純物を含んだ低抵抗の４Ｈ−ＳｉＣを含む層であり、Ｎ型ＳｉＣ基板を構成している。Ｎ＋バルク層１２１上にはＮ−ドリフト層１２２が形成されている。Ｎ−ドリフト層１２２は、低濃度のＮ型不純物を含んだ高抵抗の４Ｈ−ＳｉＣを含む層である。
【００４４】
Ｎ−ドリフト層１２２上には、Ｐ型不純物を含む４Ｈ−ＳｉＣを主組成としたＰ型ベース層１２３が形成されている。Ｐ型ベース層１２３上にはＮ＋エミッタ層１２４が形成されている。Ｎ＋エミッタ層１２４は、高濃度のＮ型不純物を含んだ低抵抗の４Ｈ−ＳｉＣを含む層である。Ｎ＋エミッタ層１２４は、ＣＶＤ法によって形成されるが、イオン注入によって、ＰもしくはＮをＰ型ベース層１２３の表面に注入した後、１５００℃以上に加熱することによって形成してもよい。
【００４５】
Ｐ型ベース層１２３の表面領域には、高濃度のＰ型不純物を含むＰ＋ベースコンタクト層１２５が形成されている。Ｎ−ドリフト層１２２の表面のうち、Ｐ型ベース層１２３が形成された領域を除いた領域にはＰ型デバイス終端層１２６が形成されている。Ｐ型ベース層１２３およびＮ＋エミッタ層１２４の側壁１３１は、Ｎ＋バルク層１２１の主面１２１ａに対して傾きを有する傾斜面となっている。隣接したＰ型ベース層１２３およびＮ＋エミッタ層１２４の界面にはＰＮ接合が形成されている。
【００４６】
このＰＮ接合を保護するため、ＰＮ接合がＰ型ベース層１２３およびＮ＋エミッタ層１２４の表面に露出した端部３３を被覆するように、熱酸化膜あるいは熱酸窒化物などの絶縁物からなるＰＮ接合保護膜１２７が側壁１３１上に形成されている。ＰＮ接合保護膜１２７はＮ＋エミッタ層１２４、Ｐ型ベース層１２３、Ｐ＋ベースコンタクト層１２５、Ｐ型デバイス終端層１２６、およびＮ−ドリフト層１２２の表面の全体あるいは一部を被覆するように形成されており、主にＰ型ベース層１２３およびＮ＋エミッタ層１２４間のＰＮ接合を保護する役目を有している。
【００４７】
Ｎ＋エミッタ層１２４上にはエミッタ電極１２８が形成されており、Ｐ＋ベースコンタクト層１２５上にはベース電極１２９が形成されている。エミッタ電極１２８はＮ＋エミッタ層１２４とオーミック接触を形成しており、例えばＮｉを堆積した後に、９００℃以上の温度で焼鈍した電極である。ベース電極１２９はＰ＋ベースコンタクト層１２５とオーミック接触を形成しており、例えばＰ＋ベースコンタクト層１２５側からＴｉおよびＡｌをこの順に積層させた後、９００℃以上の温度で焼鈍した積層膜からなる電極である。Ｎ−ドリフト層１２２が形成されているＮ＋バルク層１２１の主面とは反対側のＮ＋バルク層１２１の表面上にはコレクタ電極１３０が形成されている。コレクタ電極１３０は、例えば蒸着法によってＮｉを堆積した後に、９００℃以上の温度で焼鈍した電極である。
【００４８】
図７の紙面内上方向（Ｎ＋バルク層１２１の主面１２１ａの法線方向）に伸びる結晶軸は［０００１］軸である。また、［０００１］軸に垂直に図７の紙面内左方向に伸びる結晶軸は［０１−１０］軸である。側壁１３１の主面の法線方向に伸びる軸Ｃ３の向きは、［０００１］軸方向から［０１−１０］軸方向へ向かってθ３傾いている。θ３の範囲は、２５度以上４５度以下であることが望ましい。さらに、θ３の範囲が３０度以上３９度以下であることがより望ましい。さらに、θ３が３５．３度であることがより望ましい。ただし、製造条件による誤差を考慮するならば、θ３が３４度以上３６度以下となることが望ましい。上記の主面は、側壁１３１全体における巨視的な主面であってもよいし、ＰＮ接合の端部３３の近傍の微視的な領域における主面であってもよい。
【００４９】
図８は、［０００−１］軸方向に半導体装置１ｃを見た平面図である。エミッタ電極１２８およびベース電極１２９は角が丸まった長方形であり、長軸が＜１１−２０＞軸方向を向くように、各々が複数個ずつ配置されている。また、Ｐ型デバイス終端層１２６は、セル構造全体を取り囲むようにリング状に配置されている。
【００５０】
次に、本実施形態による半導体装置１ｃの製造方法を、図９〜図１０を参照して説明する。直列抵抗を下げる低抵抗のＮ＋バルク層１２１の主面１２１ａ上に、耐圧を確保するために必要な不純物濃度と厚さを持つ高抵抗のＮ−ドリフト層１２２を、ＣＶＤ法などによって形成する。続いて、Ｎ−ドリフト層１２２の表面上に、トランジスタのベース層として作用させるために必要な不純物濃度と厚さを持つＰ型ベース層１２３を、ＣＶＤ法などによって形成する。続いて、Ｐ型ベース層１２３の表面上に、トランジスタのエミッタ層として作用させるためのＮ＋エミッタ層１２４を、ＣＶＤ法などによって形成する（図９（ａ））。Ｎ＋エミッタ層１２４は、イオン注入によってＮもしくはＰをＰ型ベース層１２３の表面に注入した後、１５００℃以上に加熱することによって形成してもよい。
【００５１】
続いて、Ｐ型ベース層１２３およびＮ＋エミッタ層１２４の周縁部をドライエッチングによって除去し、Ｐ型デバイス終端層１２６を形成するための溝を形成する（図９（ｂ））。さらに、第１の実施形態と同様にして、ドライエッチング処理を施し、側壁１３１を露出させる。
【００５２】
続いて、以下のようにして、Ｐ型デバイス終端部１２６およびＰ＋ベースコンタクト層１２５を形成する。イオン注入マスクとして酸化膜を、ＣＶＤ法によってＮ−ドリフト層１２２、Ｐ型ベース層１２３、およびＮ＋エミッタ層１２４の表面上に形成した後、写真工程（露光および現像）を経て、酸処理によって、Ｐ型デバイス終端層１２６に対応した位置の酸化膜を除去し、その部分のＮ−ドリフト層１２２を露出させる。続いて、イオン注入によって、例えばＡｌを露出部位から注入する。
【００５３】
さらに、イオン注入マスクとして酸化膜を、ＣＶＤ法によってＮ−ドリフト層１２２、Ｐ型ベース層１２３、およびＮ＋エミッタ層１２４の表面上に形成した後、写真工程を経て、酸処理によって、Ｐ＋ベースコンタクト層１２５に対応した位置の酸化膜を除去し、その部分のＰ型ベース層１２３を露出させる。続いて、イオン注入によって、例えばＡｌを、高濃度となるように露出部位から注入する。注入した不純物を活性化するために、イオン注入マスクとして用いた酸化膜を除去してから、１５００℃以上の熱処理を施し、Ｐ＋ベースコンタクト層１２５およびＰ型デバイス終端層１２６を形成する（図９（ｃ））。
【００５４】
続いて、以下のようにしてＰＮ接合保護膜１２７を形成する。構造全体を熱酸化もしくは熱酸窒化して、全面に絶縁膜（一部図示省略）を形成した後、写真工程を経て、酸処理によって、Ｎ＋エミッタ層１２４およびＰ＋ベースコンタクト層１２５に対応した位置の絶縁膜を除去し、Ｎ＋エミッタ層１２４およびＰ＋ベースコンタクト層１２５の表面の一部を露出させる。残った絶縁膜がＰＮ接合保護膜１２７となる（図１０（ａ））。
【００５５】
続いて、リフトオフ法によってエミッタ電極１２８およびベース電極１２９を形成する。エミッタ電極１２８は、例えば蒸着法によってＮ＋エミッタ層１２４上にＮｉを堆積することによって形成される。ベース電極１２９は、例えば蒸着法によってＴｉおよびＡｌをこの順に積層することによって形成される。エミッタ電極材料およびベース電極材料を堆積した後、Ｎ＋バルク層１２１の裏面上に、例えば蒸着法によってＮｉを堆積し、コレクタ電極１３０を形成する。コレクタ電極材料を堆積した後、９００℃以上の焼鈍処理を施す。これによって、Ｎ＋エミッタ層１２４およびエミッタ電極１２８間、Ｐ＋ベースコンタクト層１２５およびベース電極１２９間、Ｎ＋バルク層１２１およびコレクタ電極１３０間にオーミック接触が形成される。以上の工程を経て、半導体装置１ｃが完成する。
【００５６】
本実施形態によれば、第１の実施形態と同様に絶縁膜とＰＮ接合の端部との間の界面準位（界面準位密度）が従来よりも減少するので、ベース電流のリークを低減し、ＮＰＮトランジスタの電流増幅率を向上することができる。したがって、ＮＰＮトランジスタの電流特性が向上する。
【００５７】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、本発明は、ＳｉＣ−ＰｉＮダイオードおよびＳｉＣ−ＮＰＮトランジスタのみでなく、ＳｉＣサイリスタ、ＳｉＣ−ＳＩＴ（静電誘導トランジスタ）、およびＳｉＣ−ＧＴＯなどの各種半導体装置のＰＮ接合の保護法として用いることができる。また、上述した実施形態において挙げた具体的な材料や層構成などは一例に過ぎず、適宜変更することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態によるＳｉＣ半導体装置の断面構造を示す模式断面図である。
【図２】本発明の第１の実施形態における数値計算結果を示すグラフである。
【図３】本発明の第１の実施形態によるＳｉＣ半導体装置の製造方法を説明するための模式断面図である。
【図４】本発明の第２の実施形態によるＳｉＣ半導体装置の断面構造を示す模式断面図である。
【図５】本発明の第２の実施形態によるＳｉＣ半導体装置の製造方法を説明するための模式断面図である。
【図６】本発明の第２の実施形態によるＳｉＣ半導体装置の製造方法を説明するための模式断面図である。
【図７】本発明の第３の実施形態によるＳｉＣ半導体装置の断面構造を示す模式断面図である。
【図８】本発明の第３の実施形態によるＳｉＣ半導体装置の平面図である。
【図９】本発明の第３の実施形態によるＳｉＣ半導体装置の製造方法を説明するための模式断面図である。
【図１０】本発明の第３の実施形態によるＳｉＣ半導体装置の製造方法を説明するための模式断面図である。
【図１１】従来のＳｉＣ半導体装置の断面構造を示す模式断面図である。
【図１２】従来のＳｉＣ半導体装置の断面構造を示す模式断面図である。
【符号の説明】
【００５９】
１ａ，１ｂ，１ｃ，２ａ，２ｂ  半導体装置、１０  単位セル、３１，３２，３３，４１，４２  端部、１０１  第１導電型層、１０１ａ，１１１ａ，１２１ａ  主面、１０２  第２導電型層、１０３  絶縁膜、１０４，１１９，１３１  側壁、１１１，１２１，２０１，２１１  Ｎ＋バルク層、１１２，１２２，２０２，２１２  Ｎ−ドリフト層、１１３，２０３  Ｐ＋アノード層、１１４，２０４  ＰＮ接合第１保護膜、１１５，２０５  ＰＮ接合第２保護膜、１１６，２０６  アノード電極、１１７，２０７  引き出し電極、１１８，２０８  カソード電極、１２３，２１３  Ｐ型ベース層、１２４，２１５  Ｎ＋エミッタ層、１２５，２１４  Ｐ＋ベースコンタクト層、１２６，２１６  Ｐ型デバイス終端層、１２７，２２０  ＰＮ接合保護膜、１２８，２１８  エミッタ電極、１２９，２１９  ベース電極、１３０，２１７  コレクタ電極
【図１】
2006303469.tif 000004
【図２】
2006303469.tif 000005
【図３】
2006303469.tif 000006
【図４】
2006303469.tif 000007
【図５】
2006303469.tif 000008
【図６】
2006303469.tif 000009
【図７】
2006303469.tif 000010
【図８】
2006303469.tif 000011
【図９】
2006303469.tif 000012
【図１０】
2006303469.tif 000013
【図１１】
2006303469.tif 000014
【図１２】
2006303469.tif 000015