(57)【要約】【課題】  電気特性検査が容易で、かつ、実装性に優れた半導体装置及び電気的信頼性の高い電子モジュール、並びに、それらの製造方法を提供することにある。【解決手段】  半導体装置は、半導体基板１０と、半導体基板１０の上方に形成された電極パッド１４と、電極パッド１４の少なくとも一部を露出させる開口１８を有し、半導体基板１０の上方に形成されたパッシベーション膜１６と、半導体基板１０の上方に、パッシベーション膜１６の開口１８及びその端部を覆うように形成されたバンプ２０とを含む。バンプ２０は、凹部２２と、凹部２２を囲む第１の凸部２４と、電極パッド１４からの高さが第１の凸部２４よりも高い第２の凸部２６とを有する。【選択図】      図１
2006295043.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上方に形成された電極パッドと、
前記電極パッドの少なくとも一部を露出させる開口を有し、前記半導体基板の上方に形成されたパッシベーション膜と、
前記半導体基板の上方に、前記開口及びその端部を覆うように形成されたバンプであって、凹部と、前記凹部を囲む第１の凸部と、前記電極パッドからの高さが前記第１の凸部よりも高い第２の凸部とを有する前記バンプと、
を含む半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記凹部は、前記開口とオーバーラップする領域の内側に配置されてなる半導体装置。
【請求項３】
請求項１又は請求項２記載の半導体装置において、
前記第１の凸部は、前記パッシベーション膜とオーバーラップするように配置されてなる半導体装置。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置において、
前記第２の凸部は、前記開口とオーバーラップする領域の内側に配置されてなる半導体装置。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置において、
前記バンプの外形は、前記電極パッドよりも小さい半導体装置。
【請求項６】
請求項１から請求項４のいずれかに記載の半導体装置において、
前記バンプの外形は、前記電極パッドよりも大きい半導体装置。
【請求項７】
請求項１から請求項６のいずれかに記載の半導体装置が実装された電子モジュール。
【請求項８】
電極パッドと、前記電極パッドの少なくとも一部を露出させる開口が形成されたパッシベーション膜とを有する半導体基板に、凹部と、前記凹部を囲む第１の凸部と、前記電極パッドからの高さが前記第１の凸部よりも高い第２の凸部とを有するバンプを、前記開口及びその端部を覆うように形成することを含む半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記バンプを、前記凹部が前記開口とオーバーラップする領域の内側に配置されるように形成する半導体装置の製造方法。
【請求項１０】
請求項８又は請求項９記載の半導体装置の製造方法において、
前記バンプを、前記第１の凸部が前記パッシベーション膜とオーバーラップするように形成する半導体装置の製造方法。
【請求項１１】
請求項８から請求項１０のいずれかに記載の半導体装置の製造方法において、
前記バンプを、前記第２の凸部が前記開口とオーバーラップする領域の内側に配置されるように形成する半導体装置の製造方法。
【請求項１２】
請求項８から請求項１１のいずれかに記載の半導体装置の製造方法において、
前記バンプを、前記電極パッドよりも小さくなるように形成する半導体装置の製造方法。
【請求項１３】
請求項８から請求項１１のいずれかに記載の半導体装置の製造方法において、
前記バンプを、前記電極パッドよりも大きくなるように形成する半導体装置の製造方法。
【請求項１４】
請求項８から請求項１３のいずれかに記載の半導体装置の製造方法において、
前記バンプを形成する工程は、めっき工程を含む半導体装置の製造方法。
【請求項１５】
配線パターンを有する配線基板を用意する工程と、
電極パッドと、前記電極パッドの少なくとも一部を露出させる開口が形成されたパッシベーション膜と、前記開口及びその端部を覆うように形成されたバンプであって、凹部と、前記凹部を囲む第１の凸部と、前記電極パッドからの高さが前記第１の凸部よりも高い第２の凸部とを有する前記バンプと、を有する半導体装置を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記バンプと前記配線パターンとを接触させて電気的に接続する工程と、
を含み、
前記半導体装置を搭載する工程で、前記第２の凸部を前記配線パターンに接触させて、前記第２の凸部を変形させる電子モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び電子モジュール、並びに、それらの製造方法に関する。
【背景技術】
【０００２】
半導体チップに形成されたバンプを、配線パターンと対向させて電気的に接続することが知られている。この場合、信頼性の高い半導体装置を製造するためには、バンプを、配線パターンとの電気的な接続に適した形状にすることが好ましい。また、バンプを利用して半導体チップの電気特性を検査することが知られている。この場合、信頼性の高い検査を効率よく行うためには、バンプを、検査に適した形状にすることが好ましい。
【０００３】
本発明の目的は、電気特性検査が容易で、かつ、実装性に優れた半導体装置及び電気的信頼性の高い電子モジュール、並びに、それらの製造方法を提供することにある。
【特許文献１】特開２０００−３５７７０１号公報
【発明の開示】
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置は、半導体基板と、
前記半導体基板の上方に形成された電極パッドと、
前記電極パッドの少なくとも一部を露出させる開口を有し、前記半導体基板の上方に形成されたパッシベーション膜と、
前記半導体基板の上方に、前記開口及びその端部を覆うように形成されたバンプであって、凹部と、前記凹部を囲む第１の凸部と、前記電極パッドからの高さが前記第１の凸部よりも高い第２の凸部とを有する前記バンプと、
を含む。本発明によると、電気特性検査が容易で、かつ、実装性の高い半導体装置を提供することができる。なお、この半導体装置は、電極パッドと、前記電極パッドの中央領域を露出させる開口が形成されたパッシベーション膜とを有する半導体基板と、
前記半導体基板上に、前記開口及びその端部を覆うように形成された、凹部と、前記凹部を囲む第１の凸部と、前記電極パッドからの高さが前記第１の凸部よりも高い第２の凸部とを有するバンプと、
を含むと言ってもよい。
（２）この半導体装置において、
前記凹部は、前記開口とオーバーラップする領域の内側に配置されていてもよい。
（３）この半導体装置において、
前記第１の凸部は、前記パッシベーション膜とオーバーラップするように配置されていてもよい。
（４）この半導体装置において、
前記第２の凸部は、前記開口とオーバーラップする領域の内側に配置されていてもよい。
（５）この半導体装置において、
前記バンプの外形は、前記電極パッドよりも小さくてもよい。
（６）この半導体装置において、
前記バンプの外形は、前記電極パッドよりも大きくてもよい。
（７）本発明に係る電子モジュールには、上記半導体装置が実装されてなる。
（８）本発明に係る半導体装置の製造方法は、電極パッドと、前記電極パッドの少なくとも一部を露出させる開口が形成されたパッシベーション膜とを有する半導体基板に、凹部と、前記凹部を囲む第１の凸部と、前記電極パッドからの高さが前記第１の凸部よりも高い第２の凸部とを有するバンプを、前記開口及びその端部を覆うように形成することを含む。本発明によると、電気特性検査が容易で、かつ、実装性の高い半導体装置を製造することができる。
（９）この半導体装置の製造方法において、
前記バンプを、前記凹部が前記開口とオーバーラップする領域の内側に配置されるように形成してもよい。
（１０）この半導体装置の製造方法において、
前記バンプを、前記第１の凸部が前記パッシベーション膜とオーバーラップするように形成してもよい。
（１１）この半導体装置の製造方法において、
前記バンプを、前記第２の凸部が前記開口とオーバーラップする領域の内側に配置されるように形成してもよい。
（１２）この半導体装置の製造方法において、
前記バンプを、前記電極パッドよりも小さくなるように形成してもよい。
（１３）この半導体装置の製造方法において、
前記バンプを、前記電極パッドよりも大きくなるように形成してもよい。
（１４）この半導体装置の製造方法において、
前記バンプを形成する工程は、めっき工程を含んでもよい。
（１５）本発明に係る電子モジュールの製造方法は、配線パターンを有する配線基板を用意する工程と、
電極パッドと、前記電極パッドの少なくとも一部を露出させる開口が形成されたパッシベーション膜と、前記開口及びその端部を覆うように形成されたバンプであって、凹部と、前記凹部を囲む第１の凸部と、前記電極パッドからの高さが前記第１の凸部よりも高い第２の凸部とを有する前記バンプと、を有する半導体装置を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記バンプと前記配線パターンとを接触させて電気的に接続する工程と、
を含み、
前記半導体装置を搭載する工程で、前記第２の凸部を前記配線パターンに接触させて、前記第２の凸部を変形させる電子モジュールの製造方法。本発明によると、信頼性の高い電子モジュールを製造することができる。
【発明を実施するための最良の形態】
【０００５】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
【０００６】
図１（Ａ）〜図１（Ｃ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。なお、図１（Ａ）は、半導体装置１の断面図である。また、図１（Ｂ）は、図１（Ａ）のバンプ２０付近の拡大図である。そして、図１（Ｃ）は、バンプ２０の上視図である。
【０００７】
本実施の形態に係る半導体装置は、図１（Ａ）に示すように、半導体基板１０を有する。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、チップ状をなしていてもよい（図１（Ａ）参照）。ただし、半導体基板１０は、ウエハ状をなしていてもよい（図９（Ａ）参照）。半導体基板１０は、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２を有していてもよい。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体基板１０は、図１（Ａ）及び図１（Ｂ）に示すように、電極パッド１４を有する。すなわち、本実施の形態に係る半導体装置は、電極パッド１４を有すると言ってもよい。電極パッド１４は、半導体基板１０の内部と電気的に接続されていてもよい。電極パッド１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない電極パッドを含めて、電極パッド１４と称してもよい。電極パッド１４は、アルミニウム又は銅等の金属で形成されていてもよい。電極パッド１４は、半導体基板１０の外周に沿って配列されていてもよい。あるいは、電極パッド１４は、エリアアレイ状に配置されていてもよい。また、電極パッド１４は、集積回路１２とオーバーラップするように形成されていてもよく、あるいは、集積回路１２とオーバーラップしないように形成されていてもよい。半導体基板１０は、図１（Ａ）及び図１（Ｂ）に示すように、パッシベーション膜１６を有する。すなわち、本実施の形態に係る半導体装置は、パッシベーション膜１６を有すると言ってもよい。パッシベーション膜１６には、電極パッド１４の少なくとも一部を露出させる開口１８が形成されてなる。開口１８は、電極パッド１４の中央領域のみを露出させるように形成されていてもよい（図１（Ｂ）及び図９（Ｂ）参照）。すなわち、パッシベーション膜１６は、電極パッド１４の周縁部を覆うように形成されていてもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成されていてもよい。なお、電極パッド１４におけるパッシベーション膜１６の開口１８から露出した領域を、露出部１５と称してもよい（図１（Ｂ）及び図９（Ｂ）参照）。
【０００８】
本実施の形態に係る半導体装置は、図１（Ａ）〜図１（Ｃ）に示すように、バンプ２０を有する。バンプ２０は、半導体基板１０上に形成されてなる。バンプ２０は、パッシベーション膜１６の開口１８及びその端部を覆うように形成されてなる。すなわち、バンプ２０は、露出部１５を覆うように形成されていてもよい。そして、バンプ２０は、パッシベーション膜１６上に至るように形成されていてもよい。なお、バンプ２０の外形は特に限定されるものではないが、矩形（正方形及び長方形を含む）、あるいは円形をなしていてもよい。また、バンプ２０の外形は、電極パッド１４よりも小さくてもよい。このとき、バンプ２０は、電極パッド１４とオーバーラップする領域内のみに形成されていてもよい。あるいは、バンプ２０の外形は、電極パッド１４よりも大きくてもよい。
【０００９】
バンプ２０は、図１（Ｂ）及び図１（Ｃ）に示すように、凹部２２を有する。凹部２２は、バンプ２０の表面のうち、電極パッド１４からの高さが最も低い部分であってもよい。凹部２２の底面は、平坦面をなしていてもよい。凹部２２は、パッシベーション膜１６の開口１８とオーバーラップする領域の内側に配置されていてもよい。凹部２２の底面の外形は、開口１８と同じ形状をなしていてもよい。凹部２２は、露出部１５とオーバーラップするように配置されていてもよい。
【００１０】
バンプ２０は、図１（Ｂ）及び図１（Ｃ）に示すように、第１の凸部２４を有する。第１の凸部２４は、凹部２２を囲むように配置されてなる。第１の凸部２４は、電極パッド１４からの高さが、凹部２２よりも高くなっている。第１の凸部２４は、パッシベーション膜１６とオーバーラップするように配置されていてもよい。第１の凸部２４は、電極パッド１４とオーバーラップする領域の内側に配置されていてもよい。あるいは、第１の凸部２４は、電極パッド１４とオーバーラップする領域よりも外側に至るように配置されていてもよい。第１の凸部２４は、バンプ２０の外形を構成していてもよい。第１の凸部２４は、凹部２２の底部の厚みと同じ厚みをなしていてもよい。
【００１１】
バンプ２０は、図１（Ｂ）及び図１（Ｃ）に示すように、第２の凸部２６を有する。第２の凸部２６は、電極パッド１４からの高さが、第１の凸部２４よりも高くなっている。第２の凸部２６は、バンプ２０の表面のうち、電極パッド１４からの高さが最も高い部分であってもよい。第２の凸部２６は、パッシベーション膜１６の開口１８とオーバーラップする領域の内側に形成されていてもよい。言い換えると、第２の凸部２６は、露出部１５とオーバーラップする領域内に形成されていてもよい。このとき、第２の凸部２６は、凹部２２に囲まれるように形成されていてもよい（図１（Ｃ）参照）。また、第２の凸部２６は、第１の凸部２４を避けて形成されていてもよい。すなわち、第２の凸部２６は、第１の凸部２４に囲まれるように形成されていてもよい（図１（Ｃ）参照）。そして、第２の凸部２６は、バンプ２０の外形よりも小さくてもよい。
【００１２】
本実施の形態に係る半導体装置１は、以上の構成をなしていてもよい。先に説明したように、バンプ２０は、パッシベーション膜１６の開口１８及びその端部を覆うように形成されてなる。すなわち、バンプ２０は、露出部１５を覆うように形成されてなる。これによると、電極パッド１４の露出を防止することができる。そのため、電極パッド１４の劣化を防止することが可能な、信頼性の高い半導体装置を提供することができる。
【００１３】
また、バンプ２０を利用することにより、半導体装置１の電気特性の検査が容易になる。図２（Ａ）〜図２（Ｄ）は、バンプ２０を利用した電気特性検査の工程を説明するための図である。一般的に、半導体装置（半導体チップ）のバンプにプローブを接触させて、その電気特性を検査することが知られている。当該検査では、プローブを、バンプと電気的に接続させるために、プローブをバンプに押し付けることがあるが（図２（Ｃ）参照）、信頼性の高い検査を行うためには、プローブがバンプから外れてしまうことを防止することが必要である。特に、バンプサイズの微小化が進むと、プローブとバンプとを確実に接触させることが困難になることが予想される。ところで、先に説明したように、バンプ２０は、凹部２２と、凹部２２を囲む第１の凸部２４とを有する。そのため、図２（Ａ）及び図２（Ｂ）に示すように、プローブ１００を凹部２２の内側に配置すれば、図２（Ｃ）に示すように、さらにプローブを押し付けた場合でも、プローブ１００が凹部２２から外れることを防止することができる。すなわち、図２（Ｄ）に示すように、プローブ１００とバンプ２０の端部との間に第１の凸部２４が配置されるため、プローブ１００がバンプ２０から外れることを防止することができる。そのため、プローブ１００を、確実に、バンプ２０と接触させることができる。すなわち、本発明によると、精度よく電気特性の検査をすることが可能な半導体装置を提供することができる。
【００１４】
さらに、バンプ２０を利用することにより、半導体装置１を、容易かつ確実に、配線基板等へ実装することができる。すなわち、バンプ２０と配線パターン等とを、容易かつ確実に、電気的に接続させることができる。以下、この特徴を説明するために、図３〜図４（Ｃ）を参照して、電子モジュールの製造方法について説明する。
【００１５】
電子モジュールの製造方法は、図３に示す、配線基板３０を用意することを含んでいてもよい。配線基板３０の材料は特に限定されず、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。配線基板３０として、例えばポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、配線基板３０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。また、無機系の材料から形成された配線基板３０として、例えばセラミックス基板やガラス基板が挙げられる。配線基板３０がガラス基板である場合、配線基板３０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。配線基板３０は、配線パターン３２を有する。配線パターン３２の材料についても、特に限定されるものではない。例えば、配線パターン３２は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかを積層して形成されていてもよい。あるいは、配線基板３０が液晶パネルの場合、配線パターン３２は、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜またはそれらの複合膜によって形成されていてもよい。このとき、配線パターン３２は、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されていてもよい。
【００１６】
電子モジュールの製造方法は、配線基板３０に、半導体装置１を搭載することを含む。本工程では、配線基板３０に半導体装置１を搭載して、バンプ２０と配線パターン３２とを接触させて、両者を電気的に接続させる。以下、図４（Ａ）〜図４（Ｃ）を参照して、本工程について説明する。はじめに、図４（Ａ）に示すように、半導体装置１を配線基板３０上に配置してもよい。このとき、半導体装置１のバンプ２０と配線パターン３２（配線パターン３２の電気的接続部）とが対向するように、半導体装置１と配線基板３０との位置合わせをしてもよい。このとき、半導体装置１及び配線基板３０の少なくとも一方に樹脂材料３４を設けておいてもよい。樹脂材料３４は、絶縁性の材料であってもよい。樹脂材料３４として、例えば、ＮＣＦやＮＣＰを利用してもよい。そして、図４（Ｂ）に示すように、半導体装置１及び配線基板３０の少なくとも一方を押圧して、バンプ２０と配線パターン３２とを接触させる。このとき、バンプ２０の第２の凸部２６を、配線パターン３２に接触させてもよい。そして、図４（Ｃ）に示すように、第２の凸部２６を変形させる。半導体装置１及び配線基板３０の少なくとも一方をさらに押圧することによって、第２の凸部２６を変形させてもよい。すなわち、電極パッド１４と配線パターン３２とによってバンプ２０を押圧して、第２の凸部２６を押しつぶして、第２の凸部２６（バンプ２０）を変形させてもよい。これにより、配線パターン３２と第２の凸部２６（バンプ２０）とを、確実に電気的に接続することができる。なお、第２の凸部２６をさらに押しつぶして、第１の凸部２４を、配線パターン３２に接触させてもよい（図示せず）。そして、樹脂材料３４を硬化させて、樹脂部３６を形成してもよい。以上の工程によって、半導体装置１を配線基板３０に搭載してもよい。なお、第２の凸部２６を変形させる際に、超音波振動や熱を利用してもよい。これにより、さらに効率よく確実に、配線パターン３２とバンプ２０とを電気的に接続することができる。なお、第２の凸部２６と配線パターン３２とは、共晶合金接合させてもよい。
【００１７】
先に説明したように、バンプ２０は、第２の凸部２６を有する。そして、第２の凸部２６は、電極パッド１４からの高さが、第１の凸部２４よりも高くなっている。そのため、バンプ２０と配線パターン３２とを対向させて接触させる際には、はじめに、第２の凸部２６を配線パターン３２と接触させることができる。そして、配線パターン３２を利用して第２の凸部２６を変形させることによって、配線パターン３２と第２の凸部２６（バンプ２０）とを、確実に電気的に接続することができる。なお、第２の凸部２６の外形はバンプ２０の外形よりも小さいため、第２の凸部２６は、容易に変形させることができる。また、第２の凸部２６の外形がバンプ２０の外形よりも小さくなっていることから、予め樹脂材料３４を配置した場合でも、容易に、第２の凸部２６と配線パターン３２とを接触させることができる。このことから、半導体装置１によると、バンプ２０を、容易かつ確実に、配線パターン３２と電気的に接続させることができる。すなわち、半導体装置１によると、信頼性の高い電子モジュールを効率よく製造することが可能になる。
【００１８】
以上の工程によって、図５に示す、電子モジュール２を形成してもよい。電子モジュール２は、半導体装置１と、配線基板３０とを有する。電子モジュール２では、バンプ２０が配線パターン３２と接触して電気的に接続されてなる。そして、図６には、電子モジュール２を有する表示デバイス１０００を示す。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。さらに、電子モジュール２を有する電子機器として、図７にノート型パーソナルコンピュータ２０００を、図８に携帯電話３０００を、それぞれ示す。
【００１９】
以下、本発明を適用した実施の形態に係る半導体装置の製造方法について説明する。図９（Ａ）〜図１４は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【００２０】
本実施の形態に係る半導体装置の製造方法は、図９（Ａ）及び図９（Ｂ）に示す、半導体基板１０を用意することを含んでいてもよい。なお、図９（Ａ）は半導体基板１０の概略図である。また、図９（Ｂ）は、半導体基板１０の断面図の一部拡大図である。半導体基板１０は、ウエハ状で用意してもよい（図９（Ａ）参照）。ウエハ状の半導体基板１０は、複数の半導体装置となる領域１１を含んでいてもよい。ただし、半導体基板１０は、チップ状をなしていてもよい（図１（Ａ）参照）。半導体基板１０は、複数の電極パッド１４を有する。半導体基板１０は、パッシベーション膜１６を有する。図９（Ｂ）に示すように、パッシベーション膜１６には、それぞれの少なくとも一部を露出させる開口１８が形成されてなる。開口１８は、電極パッド１４の中央部のみを露出させるように形成されていてもよい。
【００２１】
本実施の形態に係る半導体装置の製造方法は、半導体基板１０に、バンプ２０を形成することを含む。バンプ２０は、パッシベーション膜１６の開口１８及びその端部を覆うように形成する。バンプ２０を形成する方法は特に限定されないが、以下、図１０〜図１４を参照して、バンプ２０を形成する工程について説明する。
【００２２】
バンプ２０を形成する工程は、図１０に示すように、半導体基板１０に金属層４２を形成することを含んでいてもよい。金属層４２を、アンダーバンプメタル層と称してもよい。金属層４２は、一層又は複数層で形成してもよい。金属層４２を、パッシベーション膜１６を覆うように形成してもよい。また、金属層４２を、電極パッド１４の露出部１５と接触するように形成してもよい。金属層４２は、第１及び第２の導電部４８，５０を析出させる電解めっき給電用の金属層であってもよい。金属層４２は、チタンタングステン層を有していてもよい。金属層４２が複数層で形成される場合、金属層４２の最表層は、金層であってもよい。
【００２３】
バンプ２０を形成する工程は、図１１に示すように、金属層４２上に、開口４４を有するレジスト層４６を形成することを含んでいてもよい。開口４４は、バンプ２０を形成するための領域に形成してもよい。開口４４は、開口１８よりも大きくなるように形成してもよい。また、開口４４は、電極パッド１４とオーバーラップする領域内のみに形成してもよい。
【００２４】
バンプ２０を形成する工程は、図１２に示すように、第１の導電部４８を形成することを含んでいてもよい。第１の導電部４８は、パッシベーション膜１６の開口１８及びその端部を覆うように形成する。すなわち、第１の導電部４８は、電極パッド１４の露出部１５とオーバーラップするように形成してもよい。そして、第１の導電部４８は、開口１８の端部とオーバーラップする領域に至るように形成してもよい。第１の導電部４８は、開口４４の内側に形成してもよい。すなわち、開口４４に導電材料を充填させることによって、第１の導電部４８を形成してもよい。これによると、開口４４の位置や形状を制御することで、第１の導電部４８の位置や形状を調整することができる。第１の導電部４８は、例えば、めっき工程（電解めっき又は無電解めっき）によって形成してもよい。第１の導電部４８は、均一の厚みになるように形成してもよい。すなわち、第１の導電部４８は、開口１８とオーバーラップする領域とパッシベーション膜１６とオーバーラップする領域とで、同じ厚みをなしていてもよい。これにより、第１の導電部４８を、中央部に凹部５２を有するように形成してもよい。言い換えると、第１の導電部４８の電極パッド１４からの高さを、周縁部５４が、中央部（凹部５２）よりも高くなるように形成してもよい。
【００２５】
バンプ２０を形成する工程は、図１３に示すように、開口５６を有するレジスト層５８を形成することを含んでいてもよい。レジスト層５８は、金属層４２及び第１の導電部４８を覆うように形成する。そして、開口５６は、第１の導電部４８とオーバーラップするように形成する。すなわち、開口５６は、第１の導電部４８を部分的に露出させるように形成する。このとき、開口５６は、第１の導電部４８の中央部（凹部５２）を露出させるように形成してもよい。なお、開口５６は、第１の導電部４８の外形よりも小さくなるように形成してもよい。
【００２６】
バンプ２０を形成する工程は、図１４に示すように、第２の導電部５０を形成することを含んでいてもよい。第２の導電部５０は、開口５６の内側に形成してもよい。すなわち、開口５６の内側に導電材料を充填させることで、第２の導電部５０を形成してもよい。開口５６の位置や形状を制御することで、第２の導電部５０の位置や形状を調整することができる。第２の導電部５０は、第１の導電部４８上に形成する。第２の導電部５０は、第１の導電部４８の中央部（凹部５２）上に形成してもよい。なお、第２の導電部５０は、パッシベーション膜１６の開口１８とオーバーラップする領域の少なくとも一部を避けて形成してもよい。すなわち、第２の導電部５０は、第１の導電部４８の凹部５２の少なくとも一部を露出させるように形成してもよい。また、第２の導電部５０は、外形が、第１の導電部４８の外形よりも小さくなるように形成する。
【００２７】
そして、レジスト層５８を剥離する工程や、金属層４２を部分的に除去する工程を経て、半導体基板１０にバンプ２０を形成してもよい（図１（Ａ）〜図１（Ｃ）参照）。すなわち、金属層４２と第１及び第２の導電部４８，５０とをあわせて、バンプ２０と称してもよい。なお、バンプ２０は、凹部２２と、凹部２２を囲む第１の凸部２４と、電極パッド１４からの高さが第１の凸部２４よりも高い第２の凸部２６とを有する。ここで、第１の導電部４８の凹部５２のうち、第２の導電部５０から露出した領域を、バンプ２０の凹部２２と称してもよい。また、第１の導電部４８の周縁部５４を、バンプ２０の第１の凸部２４と称してもよい。さらに、第２の導電部５０を、バンプ２０の第２の凸部２６と称してもよい。以上の工程によって、半導体装置１を形成してもよい。
【００２８】
（変形例）
以下、本発明を適用した実施の形態の変形例に係る半導体装置について説明する。なお、本変形例でも、既に説明した内容を可能な限り適用するものとする。
【００２９】
半導体装置は、図１５に示す、バンプ６０を有していてもよい。バンプ６０の外形は、電極パッド１４よりも大きくてもよい。これによると、バンプ６０の端部から電極パッド１４の露出部１５（パッシベーション膜１６の開口端部）までの距離を長くすることができる。そのため、バンプ６０とパッシベーション膜１６との間に浸入した水分が電極パッド１４の露出部１５に到達しにくくなる。そのため、信頼性の高い半導体装置を提供することができる。
【００３０】
半導体装置は、図１６（Ａ）及び図１６（Ｂ）に示す、バンプ６２を有していてもよい。なお、図１６（Ａ）は、バンプ６２の上視図であり、図１６（Ｂ）は、バンプ６２の断面図である。バンプ６２は、凹部６４と、凹部６４を囲む第１の凸部６６と、第２の凸部６８とを有する。第２の凸部６８は、バンプ６２と同じ幅をなしていてもよい。このとき、第２の凸部６８は、一部が、パッシベーション膜１６とオーバーラップするように形成されていてもよい。そして、バンプ６２は、複数の凹部６４を有していてもよい。
【００３１】
半導体装置は、図１７（Ａ）及び図１７（Ｂ）に示す、バンプ７０を有していてもよい。バンプ７０は、凹部７２と、凹部７２を囲む第１の凸部７４と、第２の凸部７６とを有する。第２の凸部７６は、第１の凸部７４上に配置されていてもよい。このとき、第２の凸部７６は、パッシベーション膜１６とオーバーラップする領域内のみに配置されていてもよい。すなわち、第２の凸部７６は、パッシベーション膜１６の開口１８とオーバーラップする領域を避けて配置されていてもよい。
【００３２】
半導体装置は、図１８（Ａ）及び図１８（Ｂ）に示す、バンプ７８を有していてもよい。バンプ７８は、２つ以上（図１８（Ａ）及び図１８（Ｂ）に示す例では２つ）の第２の凸部７６を有する。第２の凸部７６は、凹部７２を避けて配置されていてもよい。第２の凸部７６は、パッシベーション膜１６の開口１８とオーバーラップする領域を避けて配置されていてもよい。２つの第２の凸部７６は、凹部７２を挟むように配置されていてもよい。
【００３３】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００３４】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図２】図２（Ａ）〜図２（Ｄ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図３】図３は、本発明を適用した実施の形態に係る電子モジュールの製造方法を説明するための図である。
【図４】図４（Ａ）〜図４（Ｃ）は、本発明を適用した実施の形態に係る電子モジュールの製造方法を説明するための図である。
【図５】図５は、本発明を適用した実施の形態に係る電子モジュールについて説明するための図である。
【図６】図６は、本発明を適用した実施の形態に係る電子モジュールを有する表示モジュールを示す図である。
【図７】図７は、本発明を適用した実施の形態に係る電子モジュールを有する電子機器を示す図である。
【図８】図８は、本発明を適用した実施の形態に係る電子モジュールを有する電子機器を示す図である。
【図９】図９（Ａ）及び図９（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図１０】図１０は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図１１】図１１は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図１２】図１２は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図１３】図１３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図１４】図１４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図１５】図１５は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。
【図１６】図１６（Ａ）及び図１６（Ｂ）は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。
【図１７】図１７（Ａ）及び図１７（Ｂ）は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。
【図１８】図１８（Ａ）及び図１８（Ｂ）は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。
【符号の説明】
【００３５】
１０…半導体基板、  １１…領域、  １２…集積回路、  １４…電極パッド、  １５…露出部、  １６…パッシベーション膜、  １８…開口、  ２０…バンプ、  ２２…凹部、  ２４…第１の凸部、  ２６…第２の凸部、  ３０…配線基板、  ３２…配線パターン、  ３４…樹脂材料、  ３６…樹脂部、  ４２…金属層、  ４４…開口、  ４６…レジスト層、  ４８…第１の導電部、  ５０…第２の導電部、  ５２…凹部、  ５４…周縁部、  ５６…開口、  ５８…レジスト層、  ６０…バンプ、  ６４…凹部、  ６６…第１の凸部、  ６８…第２の凸部、  ７０…バンプ、  ７２…凹部、  ７４…第１の凸部、  ７６…第２の凸部、  ７８…バンプ、  １００…プローブ
【図１】
2006295043.tif 000003
【図２】
2006295043.tif 000004
【図３】
2006295043.tif 000005
【図４】
2006295043.tif 000006
【図５】
2006295043.tif 000007
【図６】
2006295043.tif 000008
【図７】
2006295043.tif 000009
【図８】
2006295043.tif 000010
【図９】
2006295043.tif 000011
【図１０】
2006295043.tif 000012
【図１１】
2006295043.tif 000013
【図１２】
2006295043.tif 000014
【図１３】
2006295043.tif 000015
【図１４】
2006295043.tif 000016
【図１５】
2006295043.tif 000017
【図１６】
2006295043.tif 000018
【図１７】
2006295043.tif 000019
【図１８】
2006295043.tif 000020