(57)【要約】【課題】  回路規模が大きくなることなく、信号の破棄を最小限に抑えることが可能な信号多重・分離装置を提供する。【解決手段】  ＰＭＡ１１，１５はポート１，２から入力されるＧｂＥ［Ｇｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ（登録商標）］信号からクロックの再生、信号のシリアル−パラレル変換、及び入力断の検出を行う。８Ｂ／１０Ｂ同期部１２，１６はＰＭＡ１１，１５で１０ビットにパラレル化された信号から８Ｂ／１０Ｂコードの同期を行う。ポインタ挿入部１３，１７は８Ｂ／１０Ｂコードのアイドルコードにポート番号を示すポインタを挿入する。固定パターン生成部１９，２０は信号断時に挿入するダミー信号を生成する。選択部１４，１８は実信号とダミー信号とのいずれかを選択する。多重部２１はポート１の信号とポート２の信号とをビット多重する。【選択図】      図１
2006295264.tif 000002
【特許請求の範囲】
【請求項１】
複数のポートからの信号を８Ｂ／１０Ｂコードのレベルで多重分離する信号多重・分離装置であって、
多重側に、前記８Ｂ／１０Ｂコードに含まれるアイドルコード部に前記信号のポート番号を示すポインタを挿入する挿入手段を有し、
分離側に、多重された信号から前記ポインタを検出する検出手段を有することを特徴とする信号多重・分離装置。
【請求項２】
前記多重側に、前記信号が入力断となったことを検出する手段と、前記入力断が検出されたポートの信号の代わりに固定パターンを挿入する手段とを含み、
前記分離側に、前記多重された信号から前記固定パターンを検出する手段と、前記固定パターンが検出された時に警報を出力する手段とを含むことを特徴とする請求項１記載の信号多重・分離装置。
【請求項３】
前記多重側に、前記固定パターンを生成する生成手段を含むことを特徴とする請求項２記載の信号多重・分離装置。
【請求項４】
前記信号がＧｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ（登録商標）信号であることを特徴とする請求項１から請求項３のいずれか記載の信号多重・分離装置。
【請求項５】
複数のポートからの信号を８Ｂ／１０Ｂコードのレベルで多重分離する信号多重・分離装置に用いる信号多重・分離方法であって、
前記信号多重・分離装置の多重側において、前記８Ｂ／１０Ｂコードに含まれるアイドルコード部に前記信号のポート番号を示すポインタを挿入し、
前記信号多重・分離装置の分離側において、多重された信号から前記ポインタを検出することを特徴とする信号多重・分離方法。
【請求項６】
前記多重側において、前記信号が入力断となったことを検出した時に、前記入力断が検出されたポートの信号の代わりに固定パターンを挿入し、
前記分離側において、前記多重された信号から前記固定パターンを検出した時に警報を出力することを特徴とする請求項５記載の信号多重・分離装置。
【請求項７】
前記多重側において、前記固定パターンを生成することを特徴とする請求項６記載の信号多重・分離装置。
【請求項８】
前記信号がＧｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ（登録商標）信号であることを特徴とする請求項５から請求項７のいずれか記載の信号多重・分離装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号多重・分離装置及びそれに用いる信号多重・分離方法に関し、特にＧｂＥ［Ｇｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ（登録商標）］信号の多重及び分離を行う信号多重・分離装置に関する。
【背景技術】
【０００２】
従来、ＧｂＥ信号の多重・分離装置においては、多重分離する信号がどのポートの信号かを示すポインタや、ポートの信号が断となった場合の警報情報を挿入するため、８Ｂ／１０ＢコードをＴＧＦＰ（Ｔｒａｎｓｐａｒｅｎｔ  Ｇｅｎｅｒｉｃ  Ｆｒａｍｉｎｇ  Ｐｒｏｃｅｄｕｒｅ）フレームやＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）フレーム等の別フレームにマッピングして多重する方法が一般的である。
【０００３】
上記のＧｂＥ信号を時分割多重する方法では、複数ポートのデータを多重した場合、全てのポートからのデータにコンマ符号（“００１１１１１”または“１１０００００”で始まる１０ビットデータ）が含まれるため、１０ビット境界を認識することができるが、どのポートからのデータなのかを認識することができない。
【０００４】
この問題を解決するために、ＧｂＥ信号を時分割多重する方法としては、データの多重時にコンマ符号を別符号に置き換え、データの分離時に多重されたシリアルデータのポート境界を置き換えられた別符号を基に検知し、その別符号をコンマ符号に元に戻す方法が提案されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開２００３−０３２２５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来のＧｂＥ信号の多重・分離装置では、別フレームにマッピングして多重する方法の場合、８Ｂ／１０ＢコードからＴＧＦＰフレームやＳＤＨフレームへのマッピング回路や、クロックの速度変換回路等が必要となり、回路規模が大きくなる傾向にある。
【０００７】
また、従来の多重・分離装置では、上記の特許文献１記載の技術の場合、Ｎ個のポート信号を多重する際に、ポート１の信号のみにポート識別マーカを挿入しているだけなので、信号の同期が外れると、次のポート識別マーカが検知されるまで、ポート信号が破棄されてしまうという問題がある。また、この技術では、多重する各ポートの信号が断になった時にどのように対処するのかが考慮されていない。
【０００８】
そこで、本発明の目的は上記の問題点を解消し、回路規模が大きくなることなく、信号の破棄を最小限に抑えることができる信号多重・分離装置及びそれに用いる信号多重・分離方法を提供することにある。
【０００９】
また、本発明の他の目的は、各ポートの信号が断になった時にそれ以外のポートの信号を多重して送信することができる信号多重・分離装置及びそれに用いる信号多重・分離方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明による信号多重・分離装置は、複数のポートからの信号を８Ｂ／１０Ｂコードのレベルで多重分離する信号多重・分離装置であって、
多重側に、前記８Ｂ／１０Ｂコードに含まれるアイドルコード部に前記信号のポート番号を示すポインタを挿入する挿入手段を備え、
分離側に、多重された信号から前記ポインタを検出する検出手段を備えている。。
【００１１】
本発明による他の信号多重・分離装置は、上記の構成のほかに、前記多重側に、前記信号が入力断となったことを検出する手段と、前記入力断が検出されたポートの信号の代わりに固定パターンを挿入する手段とを具備し、
前記分離側に、前記多重された信号から前記固定パターンを検出する手段と、前記固定パターンが検出された時に警報を出力する手段とを具備している。
【００１２】
本発明による信号多重・分離方法は、複数のポートからの信号を８Ｂ／１０Ｂコードのレベルで多重分離する信号多重・分離装置に用いる信号多重・分離方法であって、
前記信号多重・分離装置の多重側において、前記８Ｂ／１０Ｂコードに含まれるアイドルコード部に前記信号のポート番号を示すポインタを挿入し、
前記信号多重・分離装置の分離側において、多重された信号から前記ポインタを検出している。
【００１３】
本発明による他の信号多重・分離方法は、上記の処理のほかに、前記多重側において、前記信号が入力断となったことを検出した時に、前記入力断が検出されたポートの信号の代わりに固定パターンを挿入し、
前記分離側において、前記多重された信号から前記固定パターンを検出した時に警報を出力している。
【００１４】
すなわち、本発明の信号多重・分離装置は、ＧｂＥ［Ｇｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ（登録商標）］信号を８Ｂ／１０Ｂコードのレベルで多重分離する装置において、多重分離時に必要となる信号のポート番号を示すポインタとして、８Ｂ／１０Ｂコードに含まれるアイドルコード部を使用することで、８Ｂ／１０Ｂコードを別フレームにマッピングすることなく、多重分離を行うことによって、マッピング回路やクロックの速度変換回路が不要となり、ＰＬＤ（Ｐｒｏｇｒａｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等を用いた小規模な回路構成での実現が可能となる。
【００１５】
本発明の信号多重・分離装置では、ＧｂＥ信号に含まれる情報を持たないアイドルコードを多重分離ポインタとして利用しているため、ＧｂＥ信号を他フレームにマッピングすることなく、８Ｂ／１０Ｂコードのレベルで多重分離するため、小規模な回路構成で可能となり、搭載する装置の小型化、高密度化、低消費電力化に寄与する。
【００１６】
また、本発明の信号多重・分離装置では、多重分離時に必要となる信号のポート番号を示すポインタとして、８Ｂ／１０Ｂコードに含まれるアイドルコード部を使用しているので、信号の同期が外れても、次のポインタが検知されれば即時復旧することが可能となり、信号の破棄を最小限に抑えることが可能となる。
【００１７】
さらに、本発明の信号多重・分離装置では、あるポートの入力信号が断になった場合に、そのポートの信号の代わりに固定パターンを挿入しているので、入力断となっていない他のポートの信号に影響を与えることなく、それらの信号を多重して送信することが可能となる。
【発明の効果】
【００１８】
本発明の信号多重・分離装置は、以下に述べるような構成及び動作とすることで、回路規模が大きくなることなく、信号の破棄を最小限に抑えることができるという効果が得られる。
【００１９】
また、本発明の他の信号多重・分離装置は、以下に述べるような構成及び動作とすることで、各ポートの信号が断になった時ににそれ以外のポートの信号を多重して送信することができるという効果が得られる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による信号多重・分離装置の多重側装置の構成を示すブロック図である。図１において、多重側装置１はＰＭＡ（Ｐｈｙｓｉｃａｌ  Ｍｅｄｉｕｍ  Ａｔｔａｃｈｍｅｎｔ）１１，１５と、８Ｂ／１０Ｂ同期部１２，１６と、ポインタ挿入部１３，１７と、選択部（ＳＥＬ：Ｓｅｌｅｃｔｏｒ）１４，１８と、固定パターン生成部１９，２０と、多重部２１とから構成されている。尚、図１に示す多重側装置１はポート（Ｐｏｒｔ）１，２の２つの信号を多重する装置である。
【００２１】
ＰＭＡ１１，１５はポート１，２から入力されるＧｂＥ［Ｇｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ（登録商標）］信号からクロックの再生、信号のシリアル−パラレル変換、及び入力断の検出を行う。８Ｂ／１０Ｂ同期部１２，１６はＰＭＡ１１，１５で１０ビットにパラレル化された信号から８Ｂ／１０Ｂコードの同期を行う。
【００２２】
ポインタ挿入部１３，１７は８Ｂ／１０Ｂコードのアイドルコードにポート番号を示すポインタを挿入する。固定パターン生成部１９，２０は信号断時に挿入するダミー信号を生成する。選択部１４，１８は実信号とダミー信号とのいずれかを選択する。多重部２１はポート１の信号とポート２の信号とをビット多重する。
【００２３】
ＰＭＡ１１，１５、８Ｂ／１０Ｂコード同期部１２，１６、ポインタ挿入部１３，１７、選択部１４，１８はそれぞれポート１用、ポート２用に設けられており、ポート１側はＰＭＡ１１、８Ｂ／１０Ｂ同期部１２、ポインタ挿入部１３、選択部１４の順に接続され、ポート２側はＰＭＡ１５、８Ｂ／１０Ｂ同期部１６、ポインタ挿入部１７、選択部１８の順に接続されている。
【００２４】
固定パターン生成部１９，２０もポート１用とポート２用とにそれぞれ設けられており、固定パターン生成部１９の出力は選択部１４に、固定パターン生成部２０の出力は選択部１８にそれぞれ供給される。また、ＰＭＡ１１，１５で検出した入力断を通知する信号が選択部１４，１８それぞれに接続されており、選択部１４，１８の出力は多重部２１に入力される。
【００２５】
図２は本発明の一実施例による信号多重・分離装置の分離側装置の構成を示すブロック図である。図２において、分離側装置３は分離部３１と、８Ｂ／１０Ｂ同期部３２，３７と、ポインタ検出部３３，３８と、ポートセレクタ３４と、固定パターン検出部３５，３９と、ＰＭＡ３６，４０とから構成されている。尚、図２に示す分離側装置３はポート（Ｐｏｒｔ）１，２の２つの信号を分離する装置である。
【００２６】
分離部３１は多重側装置１からの多重信号を分離し、その出力を８Ｂ／１０Ｂ同期部３２，３７にそれぞれ供給する。８Ｂ／１０Ｂ同期部３２，３７はそれぞれ分離部３１で分離された信号の８Ｂ／１０Ｂコード同期を行い、ポインタ検出部３３，３８はそれぞれ多重側装置１で挿入されたポインタを検出する。
【００２７】
ポートセレクタ３４はポインタ検出部３３，３８各々で検出されたポインタ情報を基に信号のポート切替えを行う。固定パターン検出部３５，３９はそれぞれ入力された信号がダミー信号かどうかを判断する。ＰＭＡ３６，４０はそれぞれパラレル信号を１．２５Ｇｂｐｓシリアル信号に変換する。
【００２８】
８Ｂ／１０Ｂ同期部３２，３７、ポインタ検出部３３，３８、固定パターン検出部３５，３９、ＰＭＡ３６，４０はポート１とポート２とにそれぞれ設けられており、ポート１側では、８Ｂ／１０Ｂ同期部３２、ポインタ検出部３３、ポートセレクタ３４、固定パターン検出部３５、ＰＭＡ３６の順に接続される。ポート２側では、８Ｂ／１０Ｂ同期部３７、ポインタ検出部３８、ポートセレクタ３４、固定パターン検出部３９、ＰＭＡ４０の順に接続される。
【００２９】
８Ｂ／１０Ｂ同期部３２，３７からはそれぞれ、同期が確立しない場合に出力されるビットシフト信号が分離部３１に供給される。また、ポインタ検出部３３，３８からはそれぞれ、処理した信号がどちらのポートの信号かを示すポインタ情報がポートセレクタ３４に供給される。
【００３０】
図３は本発明の一実施例による信号多重・分離装置のポート１，２に入力されるＧｂＥ信号を示す図である。図３において、ＧｂＥ信号は１つのコードが１０ビットで構成される８Ｂ／１０Ｂコードを１．２５Ｇｂｐｓの速度でシリアル転送される信号を意味している。
【００３１】
図３において、「／Ｓ／」はデータの先頭を表すコード、「／Ｄ／」はデータを表すコード、「／Ｔ／」はデータの終了を表すコード、「／Ｉ／」はデータの無い状態（アイドル状態）を埋めるために使用されるアイドルコードである。
【００３２】
本実施例では、ポート１，２の信号を明確にするため、上記コードに添え字を付け、ポート１のＧｂＥ信号では、「／Ｓ1 ／」、「／Ｄ1 ／」、「／Ｔ1 ／」、「／Ｉ1 ／」と表現し、ポート２のＧｂＥ信号では、「／Ｓ2 ／」、「／Ｄ2 ／」、「／Ｔ2 ／」、「／Ｉ2 ／」と表現している。
【００３３】
図４は図１のＰＭＡ１１，１５の出力信号を示す図であり、図５は図１の多重側装置１での並び替え信号を示す図であり、図６は図１のポインタ挿入部１３，１７の出力信号を示す図であり、図７は図１の多重部２１の出力信号を示す図であり、図８は図１の多重側装置１のポート１が入力断になった場合の出力信号の一例を示す図である。図９，１０は図２の分離部３１の出力信号を示す図である。これら図１〜図１０を参照して本発明の一実施例による信号多重・分離装置の多重分離動作について説明する。
【００３４】
多重側装置１では、まず、これらのＧｂＥ信号がＰＭＡ１１，１５にそれぞれ入力される。ＰＭＡ１１，１５では受信したＧｂＥ信号からクロックを抽出し、１：１０のシリアル−パラレル変換を行うため、図４に示すように、１２５ＭＨｚクロックで、１０ビットパラレルの信号が出力される。
【００３５】
次段の８Ｂ／１０Ｂ同期部１２，１６は８Ｂ／１０Ｂコードの同期をとり、図５に示すように、Ｂｉｔ０の位置にコードの先頭がくるように並び替えを行って出力する。さらに、ポインタ挿入部１３，１７では、「／Ｉ／」コードの１コードをポインタコード（ここでは、「／Ｐ／」と表記する）に置き換え、図６に示す信号を出力する。
【００３６】
ポート１のポインタコード「／Ｐ１／」とポート２のポインタコード「／Ｐ２／」とは、分離側装置３での識別を可能にするため、異なるコード（ビット列）とする。「／Ｉ／」コードは無信号状態を埋めるためコードであるため、「／Ｐ／」コードへの置き換えを行っても、ＧｂＥ信号の情報に影響を与えることはない。
【００３７】
また、図６に示す信号では「／Ｔ／」コードの１つ後のタイムスロットに位置する「／Ｉ／」コードを置き換えているが、位置さえ決めておけば、どの「／Ｉ／」コードを置き換えても構わない。
【００３８】
一方、固定パターン生成部１９，２０ではダミーコード（ここでは、「／Ａ／」と表記する）に一定の間隔で「／Ｐ／」コードが挿入された固定パターンを常に生成している。
【００３９】
選択部１４，１８では、ポインタ挿入部１３，１７からの入力と、固定パターン生成部１９，２０からの入力とをそれぞれ選択して出力する。通常、選択部１４，１８はポインタ挿入部１３，１７からの信号を選択しているが、ＰＭＡ１１，１５にてＧｂＥ信号の入力断を検出した場合、固定パターン生成部１９，２０からの信号に切替える。
【００４０】
また、選択部１４，１８は入力断復旧時に、固定パターン生成部１９，２０からの入力をポインタ挿入部１３，１７からの入力に切り戻して出力する。上述したＰＭＡ１１，１５から選択部１４，１８までの信号処理は、ポート１とポート２とでそれぞれ独立に行われる。
【００４１】
最終段の多重部２１はポート１の信号である選択部１４の出力と、ポート２の信号である選択部１８の出力とをビット多重し、図７に示すような２．５Ｇｂｐｓのシリアル信号を出力する。図８はポート１が入力断になった場合の出力信号の一例で、ポート１の信号に代わって、ダミーコード「／Ａ／」が挿入されている。
【００４２】
分離側装置３では、まず、図７及び図８に示す２．５Ｇｂｐｓのシリアル信号が分離部３１に入力される。分離部３１では１：２０のパラレル−シリアル変換を行い、図９に示すような１２５ＭＨｚクロックの２０ビットパラレル信号出力する。Ｂｉｔ０からＢｉｔ９は８Ｂ／１０Ｂ同期部３２に入力され、Ｂｉｔ１０からＢｉｔ１９は８Ｂ／１０Ｂ同期部３７に入力されるが、分離部３１では単純に１：２０のビット分離を行うため、図９に示すように、Ｂｉｔ０またはＢｉｔ１０が８Ｂ／１０Ｂコードの先頭ビットになるとは限らない。
【００４３】
そのため、次段の８Ｂ／１０Ｂ同期部３２，３７での８Ｂ／１０Ｂ同期処理において、同期が確立するまで、分離部３１へビットシフト信号をフィードバックする。分離部３１ではビットシフト信号を受信した場合、Ｂｉｔ０出力をＢｉｔ１へ、Ｂｉｔ１出力をＢｉｔ２へというように出力をビットシフトする。
【００４４】
８Ｂ／１０Ｂ同期部３２，３７で同期が確立すると、ビットシフト信号は停止され、分離部３１の出力は、図１０に示すように、Ｂｉｔ０とＢｉｔ１０に８Ｂ／１０Ｂコードの先頭が来た状態で収束する。但し、この時点では８Ｂ／１０Ｂ同期部３２にポート１の信号、８Ｂ／１０Ｂ同期部３７にポート２の信号が入力されているとは限らない。
【００４５】
そこで、次段のポインタ検出部３３，３８では、入力されたフレーム信号内の「／Ｐ／」が「／Ｐ1 ／」、「／Ｐ2 ／」のどちらかを認識し、ポートセレクタ３４へ信号とともにポート情報を出力する。また、ポインタ検出部３３，３８では、「／Ｐ／」を「／Ｉ／」に戻す機能も有する。
【００４６】
ポートセレクタ３４では、
・ポインタ検出部３３から入力されたフレームがポート１の信号の場合、固定パターン検出部３５へ出力
・ポインタ検出部３３から入力されたフレームがポート２の信号の場合、固定パターン検出部３９へ出力
・ポインタ検出部３８から入力されたフレームがポート１の信号の場合、固定パターン検出部３５へ出力
・ポインタ検出部３８から入力されたフレームがポート２の信号の場合、固定パターン検出部３９へ出力
という切替え動作を行う。
【００４７】
上記のポートセレクタ３４の動作によって、多重側装置１でポート１から入力された信号は分離側装置３のポート１から出力され、多重側装置１でポート２から入力された信号は分離側装置３のポート２から出力されることになる。
【００４８】
固定パターン検出部３５，３９ではダミーコード「／Ａ／」のパターンを検出する機能を有し、ダミーコード「／Ａ／」のパターンを検出した時には警報として外部に出力する。
【００４９】
ポート１の信号が入力されている固定パターン検出部３５の警報は多重側装置１のポート１の信号入力断をそれぞれ意味し、ポート２の信号が入力されている固定パターン検出部３９の警報は多重側装置１のポート２の信号入力断を意味する。最終段のＰＭＡ３６，４０では、図５に示すポート１及びポート２の１０パラレル信号をそれぞれ、図３に示す１．２５Ｇｂｐｓシリアル信号に変換して出力する。
【００５０】
このように、本実施例では、ＧｂＥ信号に含まれかつ情報を持たないアイドルコードを多重分離ポインタとして利用しているので、ＧｂＥ信号を他フレームにマッピングすることなく、８Ｂ／１０Ｂコードのレベルで多重分離することができ、マッピング回路やクロックの速度変換回路が不要となり、ＰＬＤ（Ｐｒｏｇｒａｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等を用いた小規模な回路構成での実現が可能となる。
【００５１】
つまり、本実施例では、ＧｂＥ信号に含まれる情報を持たないアイドルコードを多重分離ポインタとして利用しているため、ＧｂＥ信号を他フレームにマッピングすることなく、８Ｂ／１０Ｂコードのレベルで多重分離するため、小規模な回路構成で実現することができ、搭載する装置の小型化、高密度化、低消費電力化に寄与する。
【００５２】
また、本実施例では、多重分離時に必要となる信号のポート番号を示すポインタとして、８Ｂ／１０Ｂコードに含まれるアイドルコード部を使用しているので、信号の同期が外れても、次のポインタが検知されれば即時復旧することが可能となり、信号の破棄を最小限に抑えることができる。
【００５３】
さらに、本実施例では、あるポートの入力信号が断になった場合に、そのポートの信号の代わりに固定パターン（ダミーコード「／Ａ／」のパターン）を挿入しているので、入力断となっていない他のポートの信号に影響を与えることなく、それらの信号を多重して送信することができる。
【００５４】
図１１は本発明の他の実施例による信号多重・分離装置の多重側装置の構成を示すブロック図であり、図１２は本発明の他の実施例による信号多重・分離装置の分離側装置の構成を示すブロック図である。図１１，１２においては、本発明の他の実施例による信号多重・分離装置によるｎ本の信号の多重分離を実現する構成例を示している。
【００５５】
つまり、多重側装置１はＰＭＡ１１−１〜１１−ｎと、８Ｂ／１０Ｂ同期部１２−１〜１２−ｎと、ポインタ挿入部１３−１〜１３−ｎと、選択部１４−１〜１４−ｎと、固定パターン生成部１９−１〜１９−ｎと、多重部２１とから構成されている。
【００５６】
また、分離側装置３は分離部３１と、８Ｂ／１０Ｂ同期部３２−１〜３２−ｎと、ポインタ検出部３３−１〜３３−ｎと、ポートセレクタ３４と、固定パターン検出部３５−１〜３５−ｎと、ＰＭＡ３６−１〜３６−ｎとから構成されている。
【００５７】
尚、図１１及び図１２において、本発明の他の実施例による信号多重・分離装置の多重側装置１及び分離側装置３は図１及び図２に示す本発明の一実施例による信号多重・分離装置の多重側装置１及び分離側装置３と同様の構成となっており、同一構成要素には同一符号を付してある。また、その動作も本発明の一実施例と同様である。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施例による信号多重・分離装置の多重側装置の構成を示すブロック図である。
【図２】本発明の一実施例による信号多重・分離装置の分離側装置の構成を示すブロック図である。
【図３】本発明の一実施例による信号多重・分離装置のポート１，２に入力されるＧｂＥ信号を示す図である。
【図４】図１のＰＭＡの出力信号を示す図である。
【図５】図１の多重側装置での並び替え信号を示す図である。
【図６】図１のポインタ挿入部の出力信号を示す図である。
【図７】図１の多重部の出力信号を示す図である。
【図８】図１の多重側装置のポート１が入力断になった場合の出力信号の一例を示す図である。
【図９】図２の分離部の出力信号を示す図である。
【図１０】図２の分離部の出力信号を示す図である。
【図１１】本発明の他の実施例による信号多重・分離装置の多重側装置の構成を示すブロック図である。
【図１２】本発明の他の実施例による信号多重・分離装置の分離側装置の構成を示すブロック図である。
【符号の説明】
【００５９】
１  多重側装置
３  分離側装置
１１，１１−１〜１１−ｎ，１５，
３６，３６−１〜３６−ｎ，４０  ＰＭＡ
１２，１２−１〜１２−ｎ，１６，
３２，３２−１〜３２−ｎ，３７  ８Ｂ／１０Ｂ同期部
１３，１３−１〜１３−ｎ，１７  ポインタ挿入部
１４，１４−１〜１４−ｎ，１８  選択部
１９，１９−１〜１９−ｎ，２０  固定パターン生成部
２１  多重部
３１  分離部
３３，３３−１〜３３−ｎ，３８  ポインタ検出部
３４  ポートセレクタ
３５，３５−１〜３５−ｎ，３９  固定パターン検出部
【図１】
2006295264.tif 000003
【図２】
2006295264.tif 000004
【図３】
2006295264.tif 000005
【図４】
2006295264.tif 000006
【図５】
2006295264.tif 000007
【図６】
2006295264.tif 000008
【図７】
2006295264.tif 000009
【図８】
2006295264.tif 000010
【図９】
2006295264.tif 000011
【図１０】
2006295264.tif 000012
【図１１】
2006295264.tif 000013
【図１２】
2006295264.tif 000014