(57)【要約】  【課題】複数の周波数帯で動作させてもループフィルタＬＦ、チャージポンプ電流などを同一設定条件にでき、部品点数を低減できると同時に受信用局部発振信号の位相を、正確な９０度に近づけ、素子間変動に対してロバストな大規模集積化に適したΣΔ送信回路を提供する。  【解決手段】  ＶＣＯ１７の発振周波数を送信周波数の偶数倍に設定し、分周器１８を介して送信信号を発生する。またＶＣＯの信号を入力とする増幅器に、変調信号の振幅成分に応じて利得を変化させる手段を追加して、ＥＤＧＥのような振幅変調を含む変調信号を送信可能とする。【選択図】  図１
2006080911.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧制御発振器の出力が接続されるバッファ回路または固定分周器で構成される信号伝達回路部の複数の出力信号のうち選択的に１つの出力信号が出力されるシグマデルタ送信回路であって、
第１の位相比較器と、
第１のチャージポンプ回路と、
第１のループフィルタと、
第１のデジタル周波数制限回路部と、
第１のデータレート増加回路部と、
第１および第２のデータレジスタと、
第１の入力に前記第１のデータレート増加回路部の出力が接続され、第２の入力に前記第１のデータレジスタの出力が接続される第１の加算回路部と、
前記第１の加算回路部の出力が入力に接続される第１のシグマデルタ変換回路部と、
第１の入力に前記第１のシグマデルタ変換回路部の出力が接続され、第２の入力に前記第２のデータレジスタの出力が接続される第２の加算回路部と、
前記第１の電圧制御発振器の出力が入力に接続される第１の可変分周回路と、
前記第１の可変分周回路の出力が入力される第１の可変カウント回路と、
前記第１の可変分周回路の出力が入力される第２の可変カウント回路とを具備し、
前記第１の可変カウント回路の出力が前記第１の可変分周回路の分周数切換え端子に接続され、
前記第２の加算回路部の出力の上位桁が前記第１の可変カウント回路の初期値設定端子に接続され、下位桁が前記第２の可変カウント回路の初期値設定端子に接続され、
前記第２のカウント回路の出力が前記第１の位相比較器の第１の入力に接続され、
前記第１の位相比較器の出力が前記第１のチャージポンプ回路の入力に接続され、
前記第１のチャージポンプ回路の出力が前記第１のループフィルタの入力に接続され、
前記第１のループフィルタの出力が前記第１の電圧制御発振器の制御電圧入力端子に接続されて成ることを特徴とするシグマデルタ送信回路。
【請求項２】
請求項１に記載のシグマデルタ送信回路において、
少なくと１つの正弦波波形データが記録された第１の波形記憶部を有し、
前記第１のデジタル周波数制限回路部の出力と選択的に切り替える第１のスイッチを介して前記第１の波形記憶部の出力が前記第１のデータレート増加手段の入力に接続され、
前記第１のループフィルタの電圧レベルを検知する検知回路部の検知出力に応じて前記第１のチャージポンプ回路の駆動電流レベルが切替えられる駆動電流切替え回路を具備することを特徴とするシグマデルタ送信回路。
【請求項３】
請求項１に記載のシグマデルタ送信回路と第１の受信回路とを具備する送受信回路であって、
前記第１の受信回路は、
第２の電圧制御発振器と
前記第２の電圧制御発振器に接続される少なくとも１つの固定分周器と、
第３の可変分周回路と
第３の可変カウント回路と、
第２のチャージポンプ回路と、
第２のループフィルタと、
第２の位相比較器とを備え、
前記固定分周器の出力が、複数の周波数を受信する前記第１の受信回路内の複数のミキサ回路の局部発振信号として供給され、
前記第２の電圧制御発振器の出力が前記第２の可変分周回路の入力に接続され、
前記第２の可変分周回路の出力が前記第３の可変カウント回路の入力に接続され、
前記第３の可変カウント回路の出力が前記第２の可変分周回路の分周数切替端子に接続され、
前記第２の可変分周回路の出力が前記第２のカウント回路の入力に接続され、
前記第２の加算回路部の出力の上位桁が前記第３の可変カウント回路の初期値設定端子に接続され、下位桁が前記第２の可変カウント回路の初期値設定端子に接続され、
前記第２の可変カウント回路の出力が前記第２の位相比較器の第１の入力に接続され、
前記第２の位相比較器の出力が前記第２のチャージポンプ回路の入力に接続され、
前記第２のチャージポンプ回路の出力が前記第２のループフィルタの入力に接続され、
前記第２のループフィルタの出力が前記第２の電圧制御発振器の制御電圧入力端子に接続されて成ることを特徴とするシグマデルタ送受信回路。
【請求項４】
請求項３に記載のシグマデルタ送受信回路において、
前記第２の電圧制御発振器が前記第１の電圧制御発振器と兼用されてなり、
前記第１の電圧制御発振器の出力が前記第２の可変分周回路に接続され、
前記第２の位相比較器と前記第２のチャージポンプ回路と前記第２のループフィルタがそれぞれ、前記第１の位相比較器と前記第１のチャージポンプ回路と前記第１のループフィルタと兼用されてなり、
前記第１のチャージポンプ回路と、前記第１のループフィルタの駆動電流および周波数特性が可変であることを特徴とするシグマデルタ送受信回路。
【請求項５】
請求項３に記載の送受信回路において、
前記第２の電圧制御発振器が前記第１の電圧制御発振器と兼用されてなり、
前記第１の電圧制御発振器の出力が前記第２の可変分周回路に接続され、
前記第１および第２のループフィルタの出力が、第１のスイッチ回路により選択的に前記第１の電圧制御発振器の電圧制御入力端子に接続されることを特徴とするシグマデルタ送受信回路。
【請求項６】
請求項３乃至５のいずれかに記載のシグマデルタ送受信回路が集積回路として集積化された集積化シグマデルタ送受信回路であって、
前記第１の受信回路により受信された受信信号がデジタル受信信号に変換されるデジタル信号変換回路を備え、
前記第１のデジタル周波数制限回路部の入力信号と前記デジタル受信信号が、双方向特性を持つデジタル伝送路を介して、集積回路の外部と信号の授受が行なわれることを特徴とする集積化シグマデルタ送受信回路。
【請求項７】
第１のデジタル符号器と、
第１のデジタル周波数制限回路部と、
第１の中心周波数変換と極座標変換の両方が実行される第１の周波数・極座標変換回路部と、
第１の可変遅延器と、
第１の電力増幅器と、
第１の振幅検出回路と、
第１の振幅比較器と、
第１および第２の積分器と、
第１の微分器と、
第１の等価器と、
遅延器と、
第１のフィルタと、
第１の電圧制御発振回路を含み分周比が可変の第１の位相同期回路と
第１のリミッタ増幅器とを具備して成るシグマ集積化Δ送信回路であって、
前記第１のデジタル符号器の出力が前記第１のデジタル周波数制限回路部の入力に接続され、
前記第１のデジタル周波数制限回路部の出力が前記第１の周波数・極座標変換回路部に印加され、
前記第１の周波数・極座標変換回路部の位相出力が前記第１の可変遅延器に接続され、
前記第１の可変遅延器の出力が前記第１の電力増幅器の入力に接続され、
前記第１の電力増幅器の出力が前記第１の振幅検出回路の入力に接続され、
前記第１の振幅検出回路で検出された振幅出力と前記第１の周波数・極座標変換回路部の振幅出力とのレベル差が前記第１の振幅比較器で比較され、
前記第１の振幅比較器の出力が前記第１の積分器で積分され、
前記第１の積分器の出力が前記第１の電力増幅器の出力レベル可変端子に接続され、
前記第１の電力増幅器の出力が前記第１のリミッタ増幅器の入力に接続され、
前記第１のリミッタ増幅器の出力と、前記第１の周波数・極座標変換回路部の位相信号出力とをかけ合わせた結果が前記第２の積分器で積分され、
前記第２の積分器の出力が前記第１の可変遅延回路の遅延制御入力端子に印加されて成ることを特徴とするシグマデルタ送信回路。
【請求項８】
請求項７に記載のシグマデルタ送信回路において、
前記第１の周波数・極座標変換回路部の位相出力が前記第１の微分器の入力に接続され、
前記第１の微分器の出力が前記第１の等価器の入力に接続され、
前記第１の等化器の出力が前記第１の位相同期回路の分周数制御端子に接続され、
前記第１の周波数・極座標変換回路部の振幅出力が遅延器の入力端子に接続され、
前記遅延器の出力が前記第１のフィルタの入力に接続され、
前記第１の位相同期回路内の電圧制御発振回路の出力を位相信号出力とし、前記第１のフィルタの出力端子を振幅信号の出力端子として成ることを特徴とする集積化シグマデルタ送信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部品点数を低減できる移動体通信機に係り、特に大規模集積化に適したシグマデルタ方式を適用した送信回路およびそれを用いた送受信回路に関する。
【背景技術】
【０００２】
移動体通信機の爆発的な普及につれ、小型、低コスト化への要求が強まっている。そのため、ＶＣＯ（電圧制御形発振器）や、フィルタ数を低減し、集積度を上げた集積回路の適用が望まれている。集積度をあげた送受信機用集積回路セットの従来例の１つとしては図１５に示すような構成が、アールエフマイクロデバイス社により２０００年に発表されている。
【０００３】
本従来例は、受信用バンドパスフィルタ１、スイッチ（Ｓ／Ｗ）３５、送信用低域通過フィルタ（ＬＰＦ）３４で構成されるアンテナスイッチ・フィルタモジュール１０８と、１ＧＨｚ以下の周波数であるＧＳＭ、ＧＳＭ８５０帯域に対応する増幅器１０６、２ＧＨｚ近辺のＧＳＭ１８００、１９００帯域に対応する増幅器１０７で構成される電力増幅器モジュール３３と、低雑音増幅器（ＬＮＡ）２、直交復調器（ＱＵＡＤ＿ＭＩＸ）９４、発振器２５、ポリフェーズフィルタ（ＰＰＦ）９３，９５、直流オフセット校正回路（ＤＣＣ）９６などから構成される受信用のＲＦ−ＩＣ１０９と、受信信号用アナログデジタル変換器（ＡＤＣ）６、デシメーション、ダウンコンバージョン、チャネルフィルタなどの処理を行うデジタル信号処理回路（ＤＳＰＣＫＴ）９７、信号出力用シリアルインターフェイス（Ｓｅｒｉａｌ＿Ｉ／Ｆ）９８、デジタルアナログ変換器（ＤＡＣ）９９、低域通過フィルタ１００、出力インタフェース回路（Ｏｕｔｐｕｔ  MUX）１０１、および送信回路を集積化したＬＳＩ１１０によって構成される。送信回路は２進数を受けるインターフェイス回路（ＴＸ＿Ｉ／Ｆ）１０２を介してＧＭＳＫ（ガウシアン  ミニマム  シフト  キーイング）変調回路（ＧＭＳＫ＿ＭＯＤ）１１にて変調し、変調信号をフラクショナル分周器（ＦＲＣ＿ＤＩＶ）１０３に入力し、分周比を変化させることでＶＣＯ（電圧制御形発振器）６１，１７に変調をかけている。
【０００４】
【非特許文献１】アールエフマイクロデバイス社、「ポラリス（登録商標名）、トータルラジオ（登録商標名）、ソリューション」、２０００年（ＲＦ  ＭＩＣＲＯ  ＤＥＶＩＣＥＳ，  ＰＯＬＡＲＩＳ  ＴＯＴＡＬ  ＲＡＤＩＯ  ＳＯＬＵＴＩＯＮ），２０００．
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記従来例では、送信用に１ＧＨｚ帯のＶＣＯ６１と２ＧＨｚ帯のＶＣＯ１７の２つを使用し、且つ受信用に１つのＶＣＯ２５を使用している。通常、異なるＶＣＯは異なる制御電圧、周波数特性を持つ。このためループフィルタ（ＬＦ）１０５の周波数特性、位相比較器（ＰＤ）・チャージポンプ回路（ＣＰ）１０４のチャージポンプ電流量を、各ＶＣＯ毎に最適化する必要が生じる。
【０００６】
また、受信用ＶＣＯ２５の出力信号をポリフェーズフィルタ９３に通して、９０°位相が異なるＩ，Ｑ２つの局部発振信号に分割し、直交復調器９４に印加している。この方式は、ポリフェーズフィルタ９３を構成する素子間変動によって位相誤差の影響を受けやすいという問題がある。これは直交復調器出力に設けられたＩＦ信号用のポリフェーズフィルタ９５の素子間変動と相和し、受信信号の誤差成分として劣化要因となる。
【０００７】
さらに、送信ＶＣＯ６１，１７の出力を直接電力増幅器１０６，１０７の入力にそれぞれ加えるため、例えばエッジ（ＥＤＧＥ：Enhanced Data rate for GSM Evolution）のような振幅変調を含む変調信号を送信する事ができない。
【０００８】
本発明の課題は、複数の周波数帯で動作をさせてもループフィルタ、チャージポンプ電流などを同一設定条件で動作させ、システムの簡略化をはかり、同時に受信用局部発振信号なの位相を、正確な９０度に近づけ、素子間変動に対してロバストなシステムを実現でき、更にはＥＤＧＥのような振幅変調を含む変調信号を送信できるシグマデルタ（ΣΔ）送信回路及びそれを用いた送受信機を実現することにある。
【課題を解決するための手段】
【０００９】
本発明に係るΣΔ送信回路は、ＶＣＯの発振周波数を送信周波数の偶数倍に設定し、分周器を介して送信信号を発生する。またＶＣＯの信号を入力とする増幅器に、変調信号の振幅成分に応じて利得を変化させる回路を追加する構成を特徴とする。
【発明の効果】
【００１０】
本発明によれば、低電力動作を実現するΣΔ送信回路を簡単な構成でマルチバンド化し、ＥＤＧＥのような振幅変調を含む変調信号も送信可能な送受信機を実現できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の好適ないくつかの実施形態について、添付図面を参照しながら詳細に説明する。
【実施例１】
【００１２】
本発明の第１の実施例を図１および図２を用いて説明する。図１に本発明に係る送信回路を用いた送受信回路を示す。本回路はＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの周波数帯に対応するものである。ここで、ＧＳＭ８５０の送受信帯域は、送信側が８２４ＭＨｚ〜８４９ＭＨｚ、受信側が８６９ＭＨｚ〜８９４ＭＨｚである。ＧＳＭ９００の送受信帯域は、送信側が８８０ＭＨｚ〜９１５ＭＨｚ、受信側が９２５ＭＨｚ〜９６０ＭＨｚである。ＤＣＳ１８００の送受信帯域は、送信側が１７１０ＭＨｚ〜１７８５ＭＨｚ、受信側が１８０５ＭＨｚ〜１８８０ＭＨｚである。ＰＣＳ１９００の送受信帯域は、送信側が１８５０ＭＨｚ〜１９１０ＭＨｚ、受信側が１９３０ＭＨｚ〜１９９０ＭＨｚである。
【００１３】
受信信号は、アンテナ３６から入る妨害波を除去するためのＳＡＷ（Surface Acoustic Wave）フィルタ回路１を介して高周波集積回路３９上の低雑音増幅器（ＬＮＡ）２に入力される。低雑音増幅器によって増幅された信号はミキサ回路３によって周波数変換され、Ｉ，Ｑ２つのベースバンド信号に変換される。ベースバンド信号Ｉ，Ｑは、それぞれ利得可変増幅器（ＰＧＡ）５と、周波数変換された妨害波を除去するための段間フィルタ４とが複数段接続された回路列を通り、ＡＤ変換器６によりデジタル信号に変換される。
【００１４】
利得可変増幅器の利得が大きい場合は、ミキサ回路３や各利得可変増幅器５の直流オフセットがＡＤ変換器のダイナミックレンジを低下させるため、専用の直流オフセット校正回路（ＤＣＯＦＳＴ＿ＣＡＬＢ）３７にてオフセットの校正を行う。ＡＤ変換器がオーバサンプリング形の場合は、間引きフィルタ（ＤＣＭ）７によって間引きを行ってデータ量を低減し、インターフェイス（Ｉ／Ｆ）回路１０を介して後段のデジタル信号処理ＩＣに出力する。
【００１５】
ミキサ回路３に入力される局部発振信号は、ＶＣＯ２５の出力信号を分周することで生成される。ＧＳＭ８５０、ＧＳＭ９００の場合は４分周器（ｄｉｖ４）８を用い、ＤＣＳ１８００、ＰＣＳ１９００の場合は２分周器（ｄｉｖ２）９を用いることで、正確に９０度位相のずれたＩ，Ｑ用の局部発振信号を生成する。ＶＣＯ２５は、後述する送信回路の構成要素であるΣΔ型シンセサイザ回路にて周波数が設定される。
【００１６】
受信用には８／９可変分周回路（ｄｉｖ８／９）２６と、同分周器の分周数を制御する３ビットのＡカウンタ（Ａ−Ｃｎｔ＿３ｂ）２７と、分周器の出力をカウントする５ビットのＮカウンタ（Ｎ−Ｃｎｔ＿５ｂ）２１が用いられる。Ｎカウンタの出力は、位相比較器２８により、リファレンス用の水晶発振回路（ＶＣＸＯ）３２の出力信号と位相比較され、位相誤差に比例したパルス幅の電流がチャージポンプ（ＣＰ）回路２９で発生する。チャージポンプ回路の出力電流はループフィルタ（ＲＸ＿ＬＦ）３０により平滑化され、ＶＣＯ２５の周波数設定電圧入力端子に加えられ、所定の周波数に設定される。
【００１７】
図２に送信部の詳細を示す。送信回路の入力信号ＢＩＮは２７０ｋｂｐｓ（ビット／秒）のデジタルのバイナリデータ信号で、デジタル変調器４０により周波数情報を示す数値に変換される。まず、入力バイナリ信号ＢＩＮは符号器（ＥＮＣ）１２９により、２ビットの符号付信号に変換される。符号付信号はガウシアンフィルタ（ＧＡＵＳ＿Ｆ）１１により帯域制限を受ける。ガウシアンフィルタは、ＦＩＲ（Finite Impulse Response）フィルタを用いても、テーブルデータを持つＲＯＭを用いても良い。ここでは、例えば５シンボル（間隔は４シンボル）を１２８タップで構成する。この場合フィルタの出力は、６．５Ｍｓｐｓ（サンプル／秒）を補間回路（ＩＰ）１２にて補間し、リファレンス用の水晶発振回路３２の出力信号と同じ標本化周波数である２６Ｍｓｐｓのデータ列に変換され、周波数設定レジスタ（ＩＮＴＧ）１６に格納される。
【００１８】
次に、この格納されたデータ列が、ＧＳＭのチャネル間隔である２００ｋＨｚ間隔で周波数設定される周波数設定レジスタ（ＤＣＭＬ）１５の出力と加算される。加算結果はΣΔ変調回路（ΣΔＭＯＤ）１３にて周波数間隔が２６ＭＨｚの擬似乱数列に変換され、２６ＭＨｚ毎の周波数を設定するレジスタ１５の出力と加算器（ＡＤＤＲ）１４により加算され、その値をＡカウンタ２０とＮカウンタ２１のカウント値として設定する。
【００１９】
本実施例ではΣΔ変調器として３次ΣΔ変調器１３を例として適用している。３次ΣΔ変調器では１次のΣΔ変調器４３を３個使用する。各変調器の出力は演算結果とその量子化結果であり、二つの結果の差を加算器４４で計算し、次段の変調器の入力とする。３段目の誤差出力には擬似乱数装置（ＤＩＴＨ）４６の出力と加算され、その結果と３段目の量子化出力を加算した後、微分器（ｄ／ｄｔ）４５で微分される。微分器出力は、遅延をした２段目変調器の量子化出力と加算され、再び微分される。このようなシーケンスを繰り返すことで２６ＭＨｚの標本化周波数を持つ擬似乱数列に変換される。
【００２０】
ＰＬＬ回路４２内の２ビットのＡカウンタ２０と５ビットのＮカウンタ２１は２６ＭＨｚ周期でシグマデルタ変調器４１の出力をカウント値として設定される。Ａカウンタはカウントを終了するとプリスケーラ１９の４分周、５分周を切り替え、Ｎカウンタはカウントを終了するとパルスを位相比較器（ＰＤ）２２に出力する。
【００２１】
以下、送信回路の動作を再度図１を用いて説明する。位相比較器２２ではリファレンス用の水晶発振回路３２の出力信号と位相比較され、位相誤差に比例したパルス幅の電流がチャージポンプ回路（ＣＰ）２３で発生する。
【００２２】
チャージポンプ回路の出力電流はループフィルタ（ＴＸ＿ＬＦ）２４により平滑化され、ＶＣＯ１７の周波数設定電圧入力端子に加えられ、所定の周波数に変調信号周波数を重畳させた値に設定される。ＶＣＯ１７の出力はＤＣＳ１８００、ＰＣＳ１９００帯の信号を送信する場合にはＶＣＯ出力信号をそのままバッファ回路１３８を介して電力増幅器モジュール（ＰＡ）３３に印加され、高調波を低域通過フィルタ３４にて除去した後、スイッチ３５を介してアンテナ３６より信号を出力する。帰還用のプリスケーラ１９へもＶＣＯ１７の出力が直接印加される。ＧＳＭ８５０、ＧＳＭ９００帯の信号を送信する場合は、ＶＣＯ１７の出力は１／２分周器１８にて分周され、電力増幅器モジュール３３に印加される。１／２分周器出力は同時に帰還信号として、４／５分周器１９に印加される。ここで電力増幅器モジュールにはＧＳＭ８５０、ＧＳＭ９００に対応する電力増幅器とＤＣＳ１８００、ＰＣＳ１９００に対応する電力増幅器が内蔵されている。
【００２３】
ＧＳＭ８５０、ＧＳＭ９００の送信周波数に対して、ＤＣＳ１８００、ＰＣＳ１９００は約倍の周波数である。一方ＧＳＭ８５０、ＧＳＭ９００の信号を出す場合は１/２分周器を用いる。このためＶＣＯに分周器を含めて考えると、ＶＣＯの入力制御電圧−発振周波数係数ＫｖはＧＳＭ８５０、ＧＳＭ９００で動作する場合はＤＣＳ１８００、ＰＣＳ１９００動作に比べ半分になる。
【００２４】
一般にＰＬＬの開ループ利得ＧＬはプリスケーラ、Ａカウンタ、Ｎカウンタを合わせた総合分周比１／Ｍ、ＶＣＯの入力制御電圧−発振周波数係数Ｋv、チャージポンプ電流Ｉｃｐ、ループフィルタの容量ＣＬを用いて、次の式(１)で与えられる。
【００２５】
ＧL＝Ｋv＊Ｉcp/(ＣＬ＊Ｍ）  … (１)
ＧＳＭ８５０、ＧＳＭ９００とＤＣＳ１８００、ＰＣＳ１９００でＫｖ／Ｍを比較するとほぼ同一となり、周波数が大きく異なる複数の周波数帯で同じチャージポンプ回路とループフィルタが使用できる。
【００２６】
以上のように受信用局部信号発生用ＶＣＯを、受信信号の２倍あるいは４倍の周波数で発振させ、分周器を用いて局部発振信号を生成することにより位相誤差の少ない、直交性の優れた局部発振信号を発生することができる。また同一のＶＣＯ１７、分周器（プリスケーラ１９、Ａカウンタ２０、Ｎカウンタ２１）、位相比較器２２、チャージポンプ回路２３、ループフィルタ２４を用いてＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００と多数の周波数帯にて送信することができる。
【実施例２】
【００２７】
図３を用いて本発明の第２の実施例について説明する。第１の実施例でＶＣＯを送信用、受信用の２個使用したのに対して本実施例では１個のＶＣＯで対応する。受信回路、および受信用の局部発振信号の発生方式は第１の実施例と同一であり、送信信号の発生方法が若干異なる。なお、重複説明を避けるため、第１の実施例の図１と同じ構成部分には同じ参照符号を付してその詳細な説明は省略する。
【００２８】
ＶＣＯ４７はＤＣＳ１８００，ＰＣＳ１９００の送信周波数に対して２倍の周波数で発振し、ＶＣＯ４７の発振信号を１／２分周器４９で分周し、ＤＣＳ１８００，ＰＣＳ１９００用の送信信号を発生する。ＧＳＭ８５０、ＧＳＭ９００に関しては１／４分周器（ｄｉｖ４）４８で４分周し、送信信号を発生する。またこの他に、位相比較器、チャージポンプ回路、ループフィルタ（ＬＦ）５０を共用化するため、小型化が実現できる。ループフィルタ５０は不図示の複数の容量、抵抗を制御回路３８で制御されるスイッチで切り替えることにより異なるループ帯域に対応する。また、チャージポンプ回路の電流値を変化させることで、ループ利得を変化させる。本実施例により送受信回路の構成要素の共用化が図られので、送受信回路の小型化を実現できる。
【実施例３】
【００２９】
図４を用いて本発明の第３の実施例について説明する。本実施例は、ループ帯域の校正機能を送信回路に追加したものである。ＰＬＬのループ帯域は、ＶＣＯの電圧−周波数特性、チャージポンプ電流、ループフィルタを構成する容量のバラツキ、周波数に対応した分周器の分周比の変化などにより変動する。このループ帯域の変動は、変調信号の位相精度、帯域外雑音を劣化させる。
【００３０】
ＧＳＭシステムに代表されるＴＤＭＡ（Time Division Multiple Access）システムでは、間欠的に送信するため、送信動作の前に予めループ帯域を校正することができる。校正時にはガウシアンフィルタ（ＲＯＭ）１１の出力を、正弦波データ（ＳＩＮ＿ＷＡＶ）を持つＲＯＭ５１に、スイッチ５２により切り替える。ＲＯＭには、単数あるいは複数周波数の正弦波データが格納されている。
【００３１】
正弦波信号は送信信号と同様に、補間回路１２を介してΣΔ変調回路に入力され、Ａカウンタ、Ｎカウンタの分周数列に変換される。ＶＣＯの発振信号はＡカウンタおよびＮカウンタの設定に応じた分周数で分周され、その結果とリファレンス信号ＣＬＫrefを比較し、位相差に比例した電流をチャージポンプ回路ＣＰにて発生する。チャージポンプ回路の出力はループフィルタ２４にて平滑化され、ＶＣＯの制御電圧に帰還される。このときＶＣＯの制御電圧にはループフィルタ特性に応じた振幅を持つ正弦波波形が再生される。この正弦波の振幅を振幅検出部（ＬＶＬ＿ＤＥＴ）５３により検出する。
ＰＬＬの閉ループ特性Ｇｃ（ｓ）は前述の式（１）に、ＶＣＯの積分特性１／ｓとループフィルタの伝達関数Ｆ（ｓ）を組み合わせることにより容易に求めることができ、次の式（２）で与えられる。
Ｇｃ(ｓ)＝Ｉcp＊Ｆ(ｓ)/(１＋Ｆ((ｓ)＊Ｋv＊Ｉcp/(Ｍ＊ｓ))  … (２)
本特性は、低域通過フィルタ特性である。正弦波の周波数をフィルタの遮断周波数より高く設定し、ＶＣＯの制御端子に発生する電圧振幅を検出し、信号振幅を設計値と比較し、その差を是正するようにチャージポンプ電流をセレクタ回路（ＳＥＬ）５４にて調整することでループ帯域を校正する。ＲＯＭ５１にループ帯域内と帯域外、２つの周波数の正弦波波形を格納し、それぞれの応答を比較することでもループ帯域を検出できる。
【００３２】
以上のように、校正用の正弦波データを用いることでループ帯域の校正が可能になり、素子値のばらつき、周波数設定条件などによるループ帯域変動の小さな送信機を実現できる。
【実施例４】
【００３３】
図５および図６を用いて本発明の第４の実施例について説明する。本実施例はＥＤＧＥに代表される、振幅変調を含む変調信号に対応するものである。本実施例では、電力増幅器７０のバイアス回路６９に、振幅変調情報と利得情報を加え、電力増幅器の出力で所望の変調信号を発生させる。通常、バイアスと出力電力の関係は非線形であり、帰還回路にてリファレンス信号との誤差を検出し、その誤差の積分を返すことにより、この非線形特性を打ち消している。本実施例では電力増幅器が利得可変増幅器、振幅変調器として機能する。このため、雑音を発生しやすい高周波可変利得増幅器を用いる必要がないので、高価な雑音低減用の段間フィルタを省くことが可能である。また、出力電力を下げる場合は増幅器のバイアスを下げるため、平均的な電力効率を低減することもできる。
【００３４】
以下、本実施例の詳細を述べる。２進信号入力で駆動されるＲＯＭ７１には、ＧＭＳＫ用データとＥＤＧＥ用データの両方を格納し、それぞれの動作時に選択的に使用される。ＥＤＧＥ動作時の信号は位相成分と振幅成分７３に分割され、位相成分は微分器１３７により周波数情報に変換された後、第１および第２の実施例同様に、補間回路１２を介してΣΔ変調器に入力され、ＶＣＯに位相成分の変調をかける。振幅情報はＤＡ変換回路７４を介してアナログ信号に変換される。ＤＡ変換回路の出力に二乗器６４を設置し、振幅の二乗を求め、これを後述する振幅帰還回路のリファレンス信号とする。
【００３５】
電力増幅器モジュール（ＰＡ）８４は電力増幅器７０と、バイアス回路６９から構成される。電力増幅器７０の高周波入力端子には、位相信号で変調されたＶＣＯの信号が分周器を介して入力される。ここでは分周器の出力端で帰還を掛けているため、分周器出力で正しい変調波が発生する。電力増幅器の出力を利得可変増幅器５５にて増幅、あるいは減衰することで出力を一定にし、ミキサ５８，５９にてベースバンド信号に変換する。ミキサの局部発振信号は、送信信号の位相信号で変調されたＶＣＯの出力信号を分周して生成する。ＤＣＳ１８００帯、ＰＣＳ１９００帯の場合は２分周器５７を１個使用し、ＧＳＭ９００帯、ＧＳＭ８５０帯の場合はさらに２分周器５６を追加し、４分周させて生成する。
【００３６】
電力増幅器の出力信号を、次の式(３)で与えるとする。
ＳＲＦ＝ｍ(ｔ)ｃｏｓ(ｗｃｔ＋φ(ｔ))…  (３)
ここで、ｍ(ｔ)は振幅信号、ｗｃはキャリア周波数（角周波数）、φ(ｔ)は位相変調信号を示す。
【００３７】
これに対し、分周器で生成される２つの局部発振信号は、それぞれ次の式(４)、(５)で与えられる。
ＳＩＬ＝ｃｏｓ(ｗｃｔ＋φ(ｔ)＋θ１)…  (４)
ＳＱＬ＝ｓｉｎ(ｗｃｔ＋φ(ｔ)＋θ１)…  (５)
ここで、θ１は局部発振信号発生部（ＶＣＯからミキサ５８，５９の局部発振信号入力端子まで）と信号経路（電力増幅器７０入力部からミキサ５８，５９のＲＦ入力端子まで）の遅延差に起因する位相差であり、正負両方の値を取り得る。これらの信号を乗算して発生するベースバンド信号は、それぞれ次の式(６)、(７)で与えられる。
ＳＩ＝ｍ(ｔ)ｃｏｓ(θ１)  …(６)
ＳＱ＝ｍ(ｔ)ｃｏｓ(θ１)  …(７)
これらのベースバンド信号は、自乗器６０，６３を介して加算器６２にて加算される。この最終的な結果は、振幅信号の自乗となる。これを前述した自乗器６４の出力とを比較回路６５にて比較し、ループフィルタ６８にて結果を積分する。ループフィルタに発生する電位を増幅器６６にて増幅し、バイアス回路６９を駆動する。
【００３８】
増幅器５５は先にも述べたように電力増幅器７０の出力が変化しても、出力を一定にするように利得が設定される。増幅器５５はループ内にあるため、利得を変動させると閉ループ特性が変化し、安定性が保てなくなる場合が生じる。この問題を解決するために可変利得増幅器６６の利得を制御回路（ＣＴＬ）６７にて相補的に変化させ、開ループ利得を一定に保つことで、増幅器の出力電力にかかわらずループの安定性を保つ。
【００３９】
本実施例により低振幅変調信号、振幅変調信号両方に対応できる送信機を実現できる。
【実施例５】
【００４０】
図７〜図１３を用いて本発明の第５の実施例を説明する。第３の実施例では、位相変調をＶＣＯにかけた後は位相情報には一切の操作を加えずに電力増幅器にて増幅しているが、電力増幅器によっては、利得変化に伴ない、位相変化が発生し、変調信号に劣化を与えるものもある。本実施例は、利得変化に伴ない位相の変化が発生しても劣化しない送信変調信号を生成に関するものである。図９および図１０に、非線形動作をする飽和形電力増幅器のバイアスに制御を加えて出力電力を制御した場合の特性の例を示す。
【００４１】
図９は、利得制御用の電圧入力（ＶＣＴＬ）に対する出力電力特性（ＯＵＴＰＵＴ）をそれぞれ規格化したものである。ここでは最大出力時の値を１としている。傾きは正に単調であるが、歪があり、負帰還で線形性を改善する必要があることが分かる。図１０は、利得制御用の電圧入力ＶＣＴＬに対する出力位相の遅延特性（φ＿ＤＬＹ）を示したものである。制御電圧により入出力位相差に変化が発生することが分かる。このように例えば飽和形増幅器の場合、利得の変化に応じて位相も影響を受ける事が分かる。
【００４２】
この電力増幅器を含む送信回路にそれぞれ位相、振幅信号に対する負帰還を加えることで、位相、振幅両方の線形性を改善する。
【００４３】
図８は、この２系統の帰還を含むＥＤＧＥ対応送信回路のブロック構成図である。２進数で表記される入力信号（Ｂｉｎ＿ＤＡＴＡ）は符号変換回路７５により、
（０，１）、（０．５，０．５）、（１，０）、（０．５，−０．５）、
（０，−１）、（−０．５，−０．５）、（−１，０）、（−０．５，０．５）
の８種類の符号に変換される。ｘ座標の信号をＩ信号、ｙ座標の信号をＱ信号とし、Ｉ，Ｑそれぞれの信号にフィルタにて帯域制限を掛ける。具体的には、インパルス応答を記録したＲＯＭ（読み取り専用記憶回路）７６のデータ列と上記符号の掛け算でフィルタを構成する。Ｉ信号とＱ信号は周波数変換、極座標変換装置（ＰＯＬ＿ＴＲＡＮＳＦ）８６にて次の式（８）に示す変換を行う。
【００４４】
Ａ(ｔ)ＳＩＮ(ωｃｔ＋ｓｖ(ｔ))＝Ｉ(ｔ)ＣＯＳ（ωｃｔ)＋Ｑ(ｔ)ＳＩＮ(ωｃｔ)…  (８)
ここで、ωｃはキャリア周波数、Ａ（ｔ）は振幅信号、ｓｖ（ｔ）は位相信号である。Ｉ（ｔ）、Ｑ（ｔ）はＩ，Ｑ両信号に帯域制限をかけた後、デジタルデータ列をアナログ信号に変換したものとする。周波数変換、極座標変換装置８６からはＡ（ｔ）とｓｖ（ｔ）は分離されて出力される。
【００４５】
電力増幅器（ＰＡ）８４の出力は、振幅検出器（ＡＭ＿ＤＥＴ）８８にてその振幅成分（飽絡線）が検出される。検出器の出力と、先の振幅信号Ａ（ｔ）の誤差が比較回路６５にて検出され、積分器（ＩＮＴＧＲ）８９にて誤差を積分し、積分器の出力にて電力増幅器のバイアス電圧を制御する。これにより、Ａ（ｔ）と同一の飽絡線波形を持つ出力を電力増幅器８４から得ることができる。
【００４６】
さて上記に述べた飽絡線制御を加えると、図９で示した利得制御用電圧入力と出力電力の非線形性が振幅成分（飽絡線）に与える影響を抑圧することができるが、同時に図１０に示す、利得制御用電圧と遅延の非線形性が位相信号に影響を与える。これを解消するために本実施例では電力増幅器の出力位相成分を検出し、可変遅延器（ＶＡ＿ＤＬＹ）を用いて位相誤差を抑圧する。
【００４７】
電力増幅器の出力信号はリミッタ増幅器７８にて一定振幅で位相信号のみを持つ信号、ＳＩＮ（ωｃｔ＋ｓｖｏｕｔ（ｔ））に変換される。ここでｓｖｏｕｔ（ｔ）は電力増幅器出力の位相成分である。これをＣＯＳ（ωｃｔ＋ｓｖ（ｔ））と乗算回路７９でかけ合わせ、広域成分を取り除くことで０．５ＳＩＮ（ｓｖ（ｔ）−ｓｖｏｕｔ（ｔ））を得る。これを積分回路８７にて積分し、可変遅延回路８２に帰還をかけることで電力増幅器８４の、利得制御用電圧と遅延の非線形性に起因する誤差を抑圧できる。
【００４８】
本実施例を具体的な回路構成で示したものが図７である。図７はＧＭＳＫとＥＤＧＥ両方に対応した送信機である。ここでは簡単のため、ＧＳＭ帯域（ＧＳＭ８５０、ＧＳＭ９００）での動作に絞って説明する。
【００４９】
ＥＤＧＥ信号に対応する場合は、入力バイナリ信号を、符号器７５、フィルタ回路（ＲＯＭ）７６にてＩ，Ｑ信号に変換する。Ｉ，Ｑ信号は極座標変換器７７にて位相信号（ｓｖ（ｔ））と振幅信号７３（Ａ（ｔ））に変換される。位相信号は微分器１３７により、周波数情報７２に変換された後、ΣΔ変調器４１にて擬似乱数に変調され、ＰＬＬ回路４２の分周比を変化させる事で、ＶＣＯ１７、分周器１８を介して所望の周波数の位相信号を生成する。この信号は、ｓｉｎ（ｗｃｔ＋ｓｖ（ｔ））で与えられる。位相信号は更に可変遅延器８２を介して、遅延要素ｓｄ（ｔ）を加えられた後、電力増幅器モジュール８４に印加される。電力増幅器モジュールでは、さらにバイアス制御に伴ない変化する遅延要素ｓａ（ｔ）が加わり、またバイアス制御による振幅変調を受ける事で最終的な出力はＡ（ｔ）ｓｉｎ（ｗｃｔ＋ｓａ（ｔ）＋ｓｄ（ｔ）＋ｓｖ（ｔ））となる。
【００５０】
振幅信号７３は、ＤＡ変換器７４にてアナログ信号に変換される。ＤＡ変換器の出力はフィルタ回路（ＬＰＦ）１１３により高周波成分を除去した後、自乗器６４に入力される。自乗器６４の出力は、第４の実施例と同様に、電力増幅器モジュール８４の出力を減衰器（ＡＴＴ）８３にて減衰し、可変利得増幅器５５、ミキサ回路５８，５９、自乗器６０，６３、加算器６２を介して得られる出力信号振幅の自乗信号との誤差を比較回路６５にて検出する。誤差信号はループフィルタ（ＬＦ）６８にて積分された後、利得可変増幅器６６を介してバイアス回路８５に加えられ、電力増幅器モジュール８４のバイアス電源端子に振幅変調をかける。ミキサ回路の局部発振信号は第４の実施例と同様に、ＶＣＯ１７の出力を分周する事で生成する。
【００５１】
図８で説明したように、可変遅延回路８２に帰還をかける事で位相信号に加わったｓａ（ｔ）の影響を取り除く。リミッタ回路７８で振幅信号Ａ（ｔ）の影響を取り除き、乗算回路７９を位相比較器として機能させ、誤差を検出し、誤差に応じた電流をチャージポンプ回路（ＣＰ）８０で発生させ、低域通過フィルタ８１で誤差電流を積分し、可変遅延回路８２に帰還をかける。
【００５２】
ＧＭＳＫ信号に対応する場合は、入力された２進信号列はガウシアンフィルタ１１により帯域制限を受けたインパルス応答列の合成として変換される。ＧＭＳＫ変調波を送信する場合は、このインパルス列をシグマデルタ変調器（ΣΔＭＯＤ）４１に印加し、ＰＬＬ回路４２の分周比を擬似乱数にて変化させ、ＶＣＯ１７、分周器１８を介して送信信号を発生し、電力増幅器モジュール８４にて信号を増幅する。この場合、可変遅延回路８２は遅延量を固定するかバイパスする。
【００５３】
本実施例のＥＤＧＥ対応動作と有効性を確認するため、図１１に示す回路を用いてシミュレーションを行った。符号器７５、ＥＤＧＥ規格のフィルタを格納したＥＤＧＥＲＯＭ７６、極座標変換器７７は、図７と同じ構成である。極座標変換器７７の標本化周波数は２６ＭＨｚである。位相信号はΣΔ送信回路で高周波に変換されるが、ここでは、ＰＬＬ回路１１５、ＶＣＯ（積分要素）１１６の線形等価回路を適用し、モデル化を行った。ＰＬＬ回路のＶＣＯを含む閉ループ帯域は１００ｋＨｚを想定したが、ＥＤＧＥ信号を極座標変換すると、位相信号の周波数帯域が広がるため、１００ｋＨｚでは通過信号の高域が減衰する。これを対策するため、高域で利得の上がる等価器（ＥＱ）１１４を追加し、帯域の不足を補った。振幅信号は遅延回路（ＤＬＹ）１１２にて、位相信号の等価器１１４、ＰＬＬ１１５での遅延とタイミングを合わせている。
【００５４】
振幅信号の高域雑音を除去するため、帯域８ＭＨｚの２次のバタワースフィルタ（ＢＷＦ）１１３を追加した。電力増幅器モジュール８４の入出力振幅、位相特性は図９および図１０の特性を適用した。出力信号は極座標変換回路１１１にて振幅、位相信号に変換され、それぞれ比較回路６５，１２４で誤差を検出し、積分器を内包したループフィルタ１２２，１２３で積分し、帰還をかける。ここではループフィルタの単位利得周波数ｆ０（＝２πｗ０）を４ＭＨｚに設定した。位相成分については誤差を積分し、加算器１２１で源信号に加算した。
【００５５】
このテスト回路で、特にアナログ回路の素子値変動が大きく特性に影響を与えるＰＬＬのループ帯域をそれぞれ＋／−５％変動させたときの計算シミュレーション結果を図１２および図１３に示す。各図面の上下２つのグラフは上が±３ＭＨｚ帯域で、下が±３０ＭＨｚの帯域のスペクトルである。各グラフには、ＶＣＯの出力端子、振幅信号用の低域通過フィルタの出力端子で定義される、帰還システム１３０の入力信号１２６、電力増幅器モジュールの出力信号１２７、これら２つの信号の誤差１２８、ＥＤＧＥ変調信号の規格レベル１２５を示してある。図１２および図１３の結果より、ＰＬＬのループ帯域が変動しても規格を満足する出力信号が得られることを確認した。また、それぞれの場合の変調誤差は２．８％、４．１％であり、実用上問題のない事が確認できた。図１２，図１３の下段のグラフに示されるように、ループ帯域に変動があると入力信号において、２６ＭＨｚ離れた周波数で大きなスプリアスが発生するが、帰還システム１３０の帯域制限効果により、十分抑圧されることが分かる。
【００５６】
以上のことから本実施例で振幅変化の無いＧＭＳＫ信号と、振幅変化のあるＥＤＧＥ信号両方に対応し、かつ振幅変調を電力増幅器に加えた場合に問題となる増幅器の非線形性の与える影響を抑圧できることが分かる。
【実施例６】
【００５７】
図１４を用いて本発明第６の実施例を説明する。本実施例は、振幅変調を開ループで実現したものである。位相信号に関しては第４および第５の実施例と同様の処理を行うが、振幅変調については開ループ制御を行う。
【００５８】
バイナリデータ信号により駆動されるＲＯＭ７１には、実施例５と同様にＧＭＳＫ用データとＥＤＧＥ用データが格納され、それぞれの動作時に選択され、ＥＤＧＥ動作時の信号は、位相成分と７２と振幅成分７３に分割され、振幅信号７３は、電力増幅器オンオフ信号（ＲＡＭＰ信号）９２と加算された後、利得可変増幅器の非線形特性の逆特性を持つ歪み特性テーブルであるプリディスト−ションテーブル（ＰＲＥＤＩＳＴ＿ＴＢＬ））９０を介して、ＤＡ変換器７４にてアナログ信号に変換され、利得可変増幅器９１の利得を制御する。利得可変増幅器は、例えば差動増幅器などで構成し、制御電圧に対する位相変動を低減し、開ループ制御でも位相誤差の低減を図る。電力増幅器オンオフ信号は別途飽和、電力増幅器モジュール１３５内のバイアス回路１３６にも印加され、電力増幅器の入力信号のオンオフ状態と連動して電力増幅器本体の電源制御をする事もできる。本実施例では振幅制御を高周波集積回路３９上の利得可変増幅器にかけているが、電力増幅器の特性がディスト−ションテーブル９０で打ち消すことができる場合は電力増幅器にかけることもできる。本実施形例により振幅制御に開ループ制御を適用でき、広帯域な信号にも容易に対応できる送信機が実現される。
【実施例７】
【００５９】
図１６を用いて、本発明第７の実施例を説明する。本実施例は、高周波集積回路３９とベースバンド（ＢＢ）処理ＬＳＩ１３４のインターフェイス（Ｉ／Ｆ）を、デジタルのバイナリデータで行う場合とアナログ信号で行う場合の両方に対応するものである。
【００６０】
先ず、本実施例の受信回路の動作について述べる。受信回路内のＡＤ変換器６と増幅段の間切り替え用のセレクタ回路（ＳＥＬ）１１７，１１８を設けてある。アナログ信号でベースバンド処理ＬＳＩのインターフェイスをとる場合は、セレクタ回路により、増幅段の出力を直接高周波集積回路３９より出力し、アナログＩ信号１３２、アナログＱ信号１３３をベースバンド（ＢＢ）処理ＬＳＩに伝える。デジタル信号でベースバンド処理ＬＳＩのインターフェイスをとる場合はセレクタ回路を切り替え、増幅段の出力信号をＡＤ変換器６に加える。ＡＤ変換器がオーバーサンプリング形の場合は、間引きフィルタ（ＤＣＭ）７を通して高域雑音を低減すると同時にデータレートを低減する。その後、デジタルインターフェイス回路１０にて所望のフォーマットに変換され、デジタル伝送線１３１を介してベースバンド処理ＬＳＩに伝える。
【００６１】
送信回路が動作する場合は、次のような動作を行う。先ず、アナログ信号でインターフェイスをとる場合は、ＩＱそれぞれのアナログ信号１３２，１３３はセレクタ回路１１７，１１８を介してＡＤ変換器に入力され、デジタル信号に変換される。デジタル化されたＩ，Ｑ信号は、デジタル検波回路（ＤＤＥＴ）１１９にて検波され、バイナリ信号に変換され、ΣΔ送信回路の入力データとして用いられる。デジタル信号でインターフェイスをとる場合については、ベースバンド処理ＬＳＩより所望のフォーマットに変換されたデータをデジタル伝送線１３１を介して取りこみ、デジタルインターフェイス回路１０にてバイナリ信号に変換され、ΣΔ送信回路の入力データとして用いられる。本実施例により、アナログ、デジタル両方の形式でベースバンド信号処理ＬＳＩと送受信データの授受が可能となる。
【実施例８】
【００６２】
図１７を用いて、本発明第８の実施例を説明する。本実施例は、先の第７の実施例のインターフェイスをアナログに特化したものである。受信回路が動作する場合は第７の実施例と同様、増幅段の信号はセレクタ回路１１７，１１８を介して直接高周波集積回路の外部に出力される。送信回路が動作する場合は、セレクタ回路１１７を介してＡＤ変換器１２０に入力され、デジタル信号に変換される。このＡＤ変換器１２０は送信信号専用であるため、低ビット精度のＡＤＣで十分である。例えば、図１６では１４ビットのＡＤ変換器６を用いていたが、本実施例では５ビットのＡＤ変換器１２０で済む。デジタル化されたＩ，Ｑ信号は、第７の実施例と同様、デジタル検波（デコーダ）回路１１９にて検波されてバイナリ信号に変換され、ΣΔ送信回路の入力データとして用いられる。本実施例によりΣΔ送信機を含む送受信高周波集積回路をアナログインターフェイスに対応させる事ができる。
【図面の簡単な説明】
【００６３】
【図１】本発明第１の実施例のΣΔ送受信回路構成図。
【図２】本発明第１の実施例のΣΔ送受信回路の詳細図。
【図３】本発明第３の実施例のループ利得校正機能付き送信回路の構成図。
【図４】本発明第４の実施例の振幅変調信号に対応可能な送信回路の構成図。
【図５】本発明第４の実施例の振幅変調信号に対応可能な送信回路の構成図。
【図６】本発明第４の実施例の帰還回路で用いる振幅検出回路。
【図７】本発明第５の実施例の振幅変調信号対応可能な送信回路。
【図８】本発明第５の実施例の原理回路図。
【図９】本発明第５の実施例で用いる電力増幅器の入出力振幅特性。
【図１０】本発明第５の実施例で用いる電力増幅器の入出力位相特性。
【図１１】本発明第５の実施例の動作検証用回路図。
【図１２】図１１の回路のシミュレーション結果（ループフィルタ利得を設計中心から−５％の値に設定）。
【図１３】図１１の回路のシミュレーション結果（ループフィルタ利得を設計中心から＋５％の値に設定）。
【図１４】本発明の第６の実施例の送信回路構成図。
【図１５】従来例を示す送受信回路構成図。
【図１６】本発明の第７の実施例のΣΔ送受信回路構成図。
【図１７】本発明の第８の実施例のΣΔ送受信回路構成図。
【符号の説明】
【００６４】
１…ＳＡＷフィルタ回路、２…低雑音増幅器、３…ミキサ回路、４…段間フィルタ（低域通過フィルタ）、５…利得可変増幅器、６…ＡＤ変換器、７…間引きフィルタ、８…４分周器、９…２分周器、１０…インターフェイス回路、１１…ＧＭＳＫ変調回路、１２…補間回路、１３…３次シグマデルタ変調回路、１４，４４，６２…加算器、１５，１６…周波数設定レジスタ、１７…送信機用ＶＣＯ、１８…２分周器、１９…４／５可変プリスケーラ、２０…２ビットＡカウンタ、２１…５ビットＮカウンタ、２２…送信機用位相比較器、２３…送信機用チャージポンプ回路、２４…送信機用ループフィルタ、２５…受信機用ＶＣＯ、２６…８／９可変プリスケーラ、２７…３ビットＡカウンタ、２８…受信器用位相比較器、２９…受信器用チャージポンプ回路、３０…受信器用ループフィルタ、３２…水晶発振回路、３３…電力増幅器モジュール、３４…低域通過フィルタ、３５…スイッチ、３６…アンテナ、３７，９６…直流オフセット校正回路、３８…制御回路、３９…高周波集積回路、４０…デジタル変調器、４１…シグマデルタ変調器、４２…ＰＬＬ回路、４３…１次シグマデルタ変調器、４５…微分器、４６…擬似乱数装置、４７…送受兼用ＶＣＯ、４８…４分周器、４９…２分周器、５０，６８，８１，１０５…ループフィルタ、５１…正弦波記憶ＲＯＭ、５２…スイッチ、５３…振幅検出部、５４，１１７，１１８…セレクタ回路、５５，９１…利得可変増幅器、５６，５７…２分周器、５８，５９…ミキサ、６０，６３，６４…自乗器、６１…送信用ＶＣＯ、６２…加算器、６５…比較回路、６６…増幅器、６７…制御回路、６９…バイアス回路、７０…電力増幅器、７１…ＧＭＳＫ、ＥＤＧＥフィルタ特性格納ＲＯＭ（極座標変換回路付）、７２…周波数成分、７３…振幅成分、７４…ＤＡ変換回路、７５…符号器、７６…ＥＤＧＥＲＯＭ、７７…極座標変換器、７８…リミッタ回路、７９…乗算回路、８０…チャージポンプ回路、８２…可変遅延器、８３…減衰器、８４…電力増幅器モジュール、８５…バイアス回路、８６…極座標変換、周波数変換回路、８７…積分器、８８…振幅検波器、８９…積分器、９０…歪み特性テーブル、９２…ランプ制御信号、９３…ポリフェーズフィルタ、９４…直交復調器、９５…ＩＦ用ポリフェーズフィルタ、９７…デジタル信号処理回路、９８…シリアルインターフェイス回路、９９…ＤＡ変換器、１００…低域通過フィルタ、１０１…出力インターフェイス回路、１０２…送信インターフェイス回路、１０３…フラクショナル分周器、１０４…位相比較器・チャージポンプ回路、１０６…電圧制御発振器、１０７…電力増幅器、１０８…フロントエンドモジュール、１０９…受信用ＲＦ−ＩＣ、１１０…ＬＳＩ（送信、デジタル回路）、１１１…極座標変換装置、１１２…遅延回路、１１３…低域通過フィルタ、１１４…イコライザ、１１５…ＰＬＬ回路、１１６…電圧制御発振回路の積分要素、１１９…デジタル検波回路、１２０…ＡＤ変換回路、１２１…遅延加算回路、１２２…積分器搭載ループフィルタ、１２３…積分器搭載ループフィルタ、１２４…位相比較回路、１２５…規格レベル、１２６…入力信号、１２７…出力信号、１２８…入出力誤差、１２９…符号器、１３０…帰還システム、１３１…デジタルインターフェイス、１３２…アナログＩ信号、１３３…デジタルＱ信号、１３４…ＢＢ−ＬＳＩ、１３５…飽和、線形切り替え形電力増幅器モジュール、１３６…飽和、線形切り替え機能付きバイアス回路、１３７…微分器、１３８…バッファ回路。
【図１】
2006080911.tif 000003
【図２】
2006080911.tif 000004
【図３】
2006080911.tif 000005
【図４】
2006080911.tif 000006
【図５】
2006080911.tif 000007
【図６】
2006080911.tif 000008
【図７】
2006080911.tif 000009
【図８】
2006080911.tif 000010
【図９】
2006080911.tif 000011
【図１０】
2006080911.tif 000012
【図１１】
2006080911.tif 000013
【図１２】
2006080911.tif 000014
【図１３】
2006080911.tif 000015
【図１４】
2006080911.tif 000016
【図１５】
2006080911.tif 000017
【図１６】
2006080911.tif 000018
【図１７】
2006080911.tif 000019