(57)【要約】  【課題】  スイッチング素子とダイオードとの逆並列接続回路を直列接続したスイッチングアーム直列回路に対し、スイッチング素子と並列に少なくとも一つのスナバコンデンサが並列に接続されるスナバ回路において、  スナバコンデンサには誘導性負荷を流れる電流や不要な共振電流が流れることから、大電流容量の素子を適用しなければならない。また、不要な共振電流は伝導・放射ノイズの発生源となる。  【解決手段】  ダイオードを逆並列接続したスイッチング素子を複数個直列接続したスイッチングアーム直列回路から成る電力変換装置において、可飽和リアクトルとコンデンサとの直列回路を前記スイッチング素子のいずれかと並列に接続する。【選択図】  図１
2006345666.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードを逆並列接続したスイッチング素子を複数個直列接続したスイッチングアーム直列回路から成る電力変換装置において、
可飽和リアクトルとコンデンサとの直列回路を前記スイッチング素子のいずれかと並列に接続することを特徴とした電力変換装置。
【請求項２】
ダイオードを逆並列接続したスイッチング素子を複数個直列接続したスイッチングアーム直列回路から成る電力変換装置において、
可飽和リアクトルと第1のコンデンサとの直列回路と、第2のコンデンサとの並列回路を、前記スイッチング素子のいずれかと並列に接続することを特徴とした電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速スイッチング動作を行うスイッチング素子をターンオフさせたときに発生するサージ電圧の抑制やターンオフ損失の減少を目的として付加されるスナバ回路と、そのスナバ回路を応用した電力変換装置に関する。
【背景技術】
【０００２】
図6に特許文献１に示されている一般的な充放電形RCDスナバ回路を示す。図6は、電位差を持つ直流電源PN間に、スイッチング素子とダイオードの逆並列接続回路を直列接続したスイッチングアーム直列回路が接続され、それぞれのスイッチング素子には、ダイオードと抵抗の並列回路とスナバコンデンサとの直列回路が並列に接続された構成である。
図6のダイオード３、コンデンサ５および抵抗７からなるスナバ回路はスイッチング素子1がターンオフすると、負荷電流が流れていた回路のインダクタンス成分などによって蓄えられたエネルギーがスナバダイオード3を介してスナバコンデンサ5を充電する。スナバコンデンサ５を充電する期間だけ、スイッチング素子１に印加される電圧の傾きdV/dtが小さくなり、スイッチング素子1のサージ電圧を抑制する。このとき、スナバコンデンサ5の容量は、スイッチング素子1の定格に応じて比較的大きな静電容量のコンデンサが要求される。
【０００３】
また、スイッチング素子1がターンオンするとスナバコンデンサ5の電荷は、スナバ抵抗7を介して放電し、熱損失として消費される。しかしながら、スイッチングごとにスナバコンデンサ5が充放電することから、高速スイッチング動作を行うと発生損失が大きく、スナバ抵抗7は大電力定格の素子を適用しなければならない。また、損失の増大に伴い、変換効率が低下すると共に、冷却構造が複雑になる。
以上の動作はスイッチング素子２についても同様である。
これに対し、損失が全く発生しないスナバ回路として、図7〜図１０に示すような特許文献２に記載された回路が提案されている。図７がスナバ回路、図８が図７の動作波形例、図９と図１０が誘導加熱用インバータでの電力変換回路の構成例である。
図7は、電位差を持つ直流電源PN間に、スイッチング素子とダイオードの逆並列接続回路を直列接続したスイッチングアーム直列回路が接続され、それぞれのスイッチング素子には、サージ電圧抑制および損失低減用スナバコンデンサが並列に接続された構成である。図7のようにスナバコンデンサのみがスイッチング素子と並列に接続された場合、スナバコンデンサが充電された状態でターンオンするとスナバコンデンサ短絡が発生しIGBT損失が増大し、最悪の場合過電流で素子破壊に到る。そこで、一般的に図7のスナバ回路は、R端子に誘導性負荷9が接続される共振形インバータに適用される。
【０００４】
図９は直流電源ＰＮ間に共振用コンデンサ２１と２２の直列回路を接続し、この直列接続点とスイッチング素子１と２の直列接続点との間に誘導性負荷としての加熱コイル９を接続した構成である。スイッチング素子１と２には各々並列にスナバコンデンサ５および６が接続されている。図１０はスイッチング素子１と２の直列接続点と直流電源のＮラインとの間に誘導性負荷としての加熱コイル９と共振コンデンサ２３の直列回路を接続した構成である。スイッチング素子１と２には各々並列にスナバコンデンサ５および６が接続されている。
図９、図１０いずれの構成においても、スイッチング素子１と２を交互に高周波でオンオフすることにより、負荷に高周波の電力を供給する。
スイッチング素子1がターンオフしたとき、誘導性負荷としての加熱コイル9や回路のインダクタンス成分などに蓄えられたエネルギーがスナバコンデンサ5を充電し、逆にスナバコンデンサ6を放電する。スナバコンデンサ5、6が充放電する期間だけ、スイッチング素子に印加される電圧の傾きdV/dtが小さくなり、スイッチング素子1のサージ電圧を抑制し、かつターンオフ損失を低減する。
【０００５】
また、スナバコンデンサ5、6の充放電が完了し、スイッチング素子2の逆並列ダイオード２ｄの導通期間中にスイッチング素子2をオンさせればスナバコンデンサ短絡は発生せず、ゼロ電圧ターンオン動作となり、ターンオン損失は発生しない動作となる。
以上より、図7のような誘導性負荷としての加熱コイル9が接続される回路の場合には、スナバ回路で損失が発生しないだけでなく、スイッチング損失を大幅に低減できる特長を持つ。
このとき、スナバコンデンサ5、6の静電容量は、誘導性負荷に流れる電流でスイッチング素子1、2のデッドタイムよりも短い期間内にスナバコンデンサを充放電できる容量とするため、一般的に図6のRCDスナバ回路に比べると静電容量の小さなコンデンサが適用される。
【０００６】
しかし、図7のスナバ回路の場合、スナバコンデンサ5、6は、充放電のために誘導性負荷を流れる電流を積極的に流すことから、スナバコンデンサには比較的大きな電流が流れる。また、誘導性負荷9に蓄えられたエネルギーは、回路のインダクタンス成分に蓄えられるエネルギーよりも非常に大きいことから、誘導性負荷とスナバコンデンサで発生する不要な共振電流も大きくなる。
図8に図7のスナバ回路における動作波形を示す。ここで、図8はスイッチング素子1がターンオフした瞬間の動作波形例であり、上からスイッチング素子1の電圧vce、スイッチング素子1の電流ic、スナバコンデンサ5の電流iCsである。図8のようにスナバコンデンサ5の電流iCsは、点線の理論波形とは異なり、実線で示すように大きな共振電流が流れる。この共振電流は、スナバコンデンサ電流の増加だけでなく、伝導・放射ノイズの原因にも成る。
【０００７】
このように、図7に示す回路に適用されるスナバコンデンサには、電流容量の比較的大きなコンデンサを適用しなければならず、静電容量に対してコンデンサが大形化、高コストとなる。
【特許文献１】特開2000−333439号公報（図８）
【特許文献２】特開昭59−209296号公報（第5図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
少なくとも一つのスイッチング素子とダイオードとの逆並列接続回路を直列接続したスイッチングアーム直列回路に対し、スイッチング素子と並列に少なくとも一つのスナバコンデンサが並列に接続されるスナバ回路において、
スナバコンデンサには誘導性負荷を流れる電流や不要な共振電流が流れることから、大電流容量の素子を適用しなければならない。また、不要な共振電流は伝導・放射ノイズの発生源となる。
したがって、本発明の課題は、スナバコンデンサの不要な共振電流を低減し、電流容量の小さいコンデンサを適用できるスナバ回路を実現し、かつ低ノイズの半導体電力変換装置を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１の発明では、ダイオードを逆並列接続したスイッチング素子を複数個直列接続したスイッチングアーム直列回路から成る電力変換装置において、可飽和リアクトルとコンデンサとの直列回路を前記スイッチング素子のいずれかと並列に接続する。
請求項2の発明では、ダイオードを逆並列接続したスイッチング素子を複数個直列接続したスイッチングアーム直列回路から成る電力変換装置において、可飽和リアクトルと第1のコンデンサとの直列回路と、第2のコンデンサとの並列回路が、前記スイッチング素子のいずれかと並列に接続される。
【発明の効果】
【００１０】
本発明によれば、スイッチング素子と並列に接続されるスナバコンデンサにこれまでよりも電流容量の小さな素子を適用でき、これにより、サージ電圧抑制、損失低減、および共振電流低減による低ノイズの半導体電力変換装置を実現できる。
【発明を実施するための最良の形態】
【００１１】
スイッチング素子と並列に、可飽和リアクトルとコンデンサの直列回路を接続するものである。可飽和リアクトルは、電流ゼロ付近ではリアクトルとして動作するため、損失はほぼゼロである。しかし、コアが飽和するとインダクタンス成分が急激に減少し、可飽和リアクトルのコアで発生するヒステリシス損失が増加する。このとき、スナバコンデンサと可飽和リアクトルの直列回路では、可飽和リアクトルがダンピング抵抗の役割を果たすことになり、スナバコンデンサの共振電流を低減できる。このことから、共振電流を充分に低減でき、抵抗成分を追加した場合に比べ、スナバ回路での発生損失を最小に抑えることができる。
【実施例１】
【００１２】
図1は請求項1の発明に基づいたスナバ回路の構成である。図７の従来例ではスイッチング素子1、2と並列にスナバコンデンサ5、6が接続されているが、本発明ではコンデンサ５、６と直列に可飽和リアクトル10、11が各々接続された構成である。
次に、スイッチング素子1がターンオフした瞬間を例に、スナバ回路動作について説明する。図2に図１における動作波形を示す。図2は上からスイッチング素子1の電圧vce、スイッチング素子1の電流ic、スナバコンデンサ5の電流iCsである。スイッチング素子1がオフすると、スイッチング素子1を通って流れていた誘導性負荷9の電流はスナバコンデンサ5、6を充放電する経路に転流される。したがって、スイッチング素子1を流れていた電流は急激にゼロに近づき、スイッチング素子に印加される電圧は、スナバコンデンサ5を充電する期間だけ電圧上昇率が抑制され、スイッチング素子1のターンオフ損失は低減される。
【００１３】
ここで、可飽和リアクトル10は、電流ゼロ付近ではリアクトルとして動作するため、損失はほぼゼロである。しかし、コアが飽和するとインダクタンス成分が急激に減少し、可飽和リアクトルのコアで発生するヒステリシス損失が増加する。このとき、スナバコンデンサ5、6と可飽和リアクトル10、11の直列回路では、可飽和リアクトルがダンピング抵抗の役割を果たすことになるため、スナバコンデンサ5、6の共振電流を低減できる。このことから、共振電流は充分に低減でき、抵抗成分を追加した従来の場合に比べ、スナバ回路での発生損失を最小に抑えることができる。ここで、共振電流の低減効果は使用する可飽和リアクトルのコア材を選定することで調整ができる。図3に可飽和リアクトルのコア材のヒステリシス損失特性例を示す。大きな共振電流低減特性を得たい場合にはヒステリシス特性1の様に損失の大きなコア材を、小さな共振電流低減特性で良い場合にはヒステリシス特性2の様な損失の小さなコア材を選定すればよい。
【００１４】
したがって、スイッチング素子と並列に接続されるスナバコンデンサに、従来例よりも電流容量の小さな素子を適用できる。また、サージ電圧抑制、損失低減も同時に実現でき、共振電流低減による低ノイズな半導体電力変換装置を実現できる。
また、図1はスイッチング素子1、２ともに並列に可飽和リアクトルとスナバコンデンサの直列回路が接続されているが、どちらか一方であっても同様の効果が得られる。
【実施例２】
【００１５】
図4は請求項2の発明に基づいたスナバ回路の構成である。
請求項1の実施例の場合、スナバコンデンサ5、6と直列に可飽和リアクトル10、11が接続されることから、スイッチング素子1、2がターンオフした直後の短い期間だけ、スナバコンデンサに流れる電流の立ち上がりが抑制される。したがって、同じ静電容量のスナバコンデンサを接続した場合、図７の従来例と比較するとスイッチング素子のターンオフ損失が増加するという課題がある。
本実施例は、この課題を解決するためのもので、請求項1のスナバ回路において、スイッチング素子と並列に1つ以上のスナバコンデンサを追加した構成である。図4は、スイッチング素子ごとに1つずつスナバコンデンサを追加した例であり、このスナバ回路について、スイッチング素子1がターンオフした瞬間の回路動作を説明する。
【００１６】
図5に請求項2の実施例における動作波形を示す。図5は上からスイッチング素子1の電圧vce、スイッチング素子1の電流ic、スナバコンデンサ5aの電流iCs-a、スナバコンデンサ5bの電流iCs-bである。
スイッチング素子1がオフすると、スイッチング素子1を通って流れていた誘導性負荷9の電流は、可飽和リアクトルが接続されていないスナバコンデンサ5aに最初に転流し、スイッチング素子1を流れていた電流は急激にゼロに近づき、スイッチング素子のターンオフ損失を低減する。その後、可飽和リアクトル10が直列接続されたスナバコンデンサ5bの電流が遅れて立ち上がる。可飽和リアクトル10が飽和するまでは、スナバコンデンサ5aのインピーダンスよりも、可飽和リアクトル10とスナバコンデンサ5bとの直列回路のインピーダンスの方が大きいため、スナバコンデンサ電流はics-a＞ics-bの関係を保って動作する。次に可飽和リアクトル10が飽和すると、前記インピーダンスがほぼ等しくなることからスナバコンデンサ電流は、ics-a=ics-bとなるように電流が急峻に変化する。そして、この急激な変化が原因で新たな共振が発生する。この共振によりスナバコンデンサ5bに流れる電流が小さくなり、可飽和リアクトル10のコアが飽和しなくなると、また前記インピーダンスに差が生じ、その結果、スナバコンデンサ電流5a、5bに差が生じるように再び電流が急峻に変化する。
【００１７】
このように、可飽和リアクトル10のコアの飽和・非飽和により、スナバコンデンサ電流分担に急峻な変化が生じることから、可飽和リアクトルを接続していないスナバコンデンサの共振電流も、可飽和リアクトルのコアのヒステリシス損失により低減できる。
また、一つのコアのヒステリシス損失で、可飽和リアクトルと直列接続されていないスナバコンデンサの共振電流も低減することになるが、主な共振電流の発生源となる誘導性負荷に蓄えられているエネルギーは同じであるため、コアのヒステリシス損失は実施例１の場合とほぼ同等である。
したがって、スイッチング素子と並列に接続されるスナバコンデンサに、これまでよりも電流容量の小さな素子を適用できる。また、損失低減に効果があるスナバコンデンサと共振電流抑制に効果があるスナバコンデンサの両方を備えることで、サージ電圧抑制、損失低減も同時に実現でき、共振電流低減による低ノイズな半導体電力変換装置を実現できる。スイッチング素子２がオン状態からオフ状態に移行する場合も同様の動作となる。
【００１８】
また、図4はスイッチング素子1、２ともに並列に可飽和リアクトルとスナバコンデンサの直列回路が接続されているが、どちらか一方であっても同様の効果が得られる。
【産業上の利用可能性】
【００１９】
本発明は、誘導加熱用インバータ、共振型スイッチング電源、インバータ式蛍光管点灯装置など、変換器出力から見た負荷として誘導性負荷や共振回路負荷などを備えた装置への適用が可能である。
【図面の簡単な説明】
【００２０】
【図１】請求項1の発明に基づくスナバ回路構成
【図２】請求項1の発明に基づくスナバ回路の動作波形例
【図３】可飽和リアクトルのコア材のヒステリシス損失特性例
【図４】請求項2の発明に基づくスナバ回路構成
【図５】請求項2の発明に基づくスナバ回路の動作波形例
【図６】従来技術に基づく充放電形RCDスナバ回路構成
【図７】従来技術に基づくＣスナバ回路構成
【図８】従来技術に基づくＣスナバ回路の動作波形例
【図９】Ｃスナバを備えた電力変換装置の例１
【図１０】Ｃスナバを備えた電力変換装置の例２
【符号の説明】
【００２１】
１、２、１ｄ、２ｄ・・・スイッチング素子          ３、４・・・ダイオード
５、６、２１、２２、２３・・・コンデンサ          ７、８・・・抵抗
９・・・誘導性負荷（加熱コイル）
【図１】
2006345666.tif 000003
【図２】
2006345666.tif 000004
【図３】
2006345666.tif 000005
【図４】
2006345666.tif 000006
【図５】
2006345666.tif 000007
【図６】
2006345666.tif 000008
【図７】
2006345666.tif 000009
【図８】
2006345666.tif 000010
【図９】
2006345666.tif 000011
【図１０】
2006345666.tif 000012