(57)【要約】【課題】  動作速度を高速化させても誤動作を生じないヒステリシスコンパレータを提供する。【解決手段】  入力電圧Ｖａと基準電圧Ｖｂを比較するコンパレータ４と、第１定電流Ｉ１を生成し、入力電圧Ｖａが基準電圧Ｖｂよりも小さい場合には基準電圧Ｖｂを維持し、入力電圧Ｖａが基準電圧Ｖｂを超えた場合に第１定電流Ｉ１に応じて基準電圧Ｖｂを減少させるヒステリシス回路５と、入力電圧Ｖａが基準電圧Ｖｂを超えてから一定期間において第１定電流Ｉ１に電流を付加する電流供給回路６とを備える。【選択図】  図１
2006279765.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧と基準電圧を比較するコンパレータと、
第１定電流を生成し、前記入力電圧が前記基準電圧よりも小さい場合には前記基準電圧を維持し、前記入力電圧が前記基準電圧を超えた場合に前記第１定電流に応じて前記基準電圧を減少させるヒステリシス回路と、
前記入力電圧が前記基準電圧を超えてから一定期間において前記第１定電流に電流を付加する電流供給回路
とを備えることを特徴とするヒステリシスコンパレータ。
【請求項２】
前記ヒステリシス回路は、
前記第１定電流を生成する第１定電流源と、
第２定電流を生成する第２定電流源と、
前記第２定電流の一部又は全部が流れることにより前記基準電圧を変化させる抵抗と、
前記第１定電流に応じて、前記抵抗に流れる前記第２定電流を減少させる第１カレントミラー回路と、
前記入力電圧が前記基準電圧を超えた場合に前記第１カレントミラー回路を動作させる第１スイッチ用トランジスタ
とを備えることを特徴とする請求項１に記載のヒステリシスコンパレータ。
【請求項３】
前記基準電圧が変化するタイミングで出力電圧を切り替える出力電圧生成回路を更に備えることを特徴とする請求項１又は２に記載のヒステリシスコンパレータ。
【請求項４】
前記出力電圧の切り替わりに応答して前記電流供給回路の動作を停止させる電流供給制御回路を更に備えることを特徴とする請求項３に記載のヒステリシスコンパレータ。
【請求項５】
前記電流供給回路は、前記入力電圧が前記基準電圧を超えた場合に前記第１定電流に前記電流を付加する電流供給用トランジスタを備えることを特徴とする請求項１に記載のヒステリシスコンパレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流型のヒステリシス回路を具備するヒステリシスコンパレータに関する。
【背景技術】
【０００２】
通常のコンパレータは、入力電圧を基準電圧と比較して、比較結果に応じて２値電圧を出力する。これに対してヒステリシスコンパレータは、入力電圧がロウレベルからハイレベルに変化するときは高い基準電圧（以下において「第１基準電圧」という。）を有し、ハイレベルからロウレベルに変化するときは低い基準電圧（以下において「第２基準電圧」という。）を有している。ヒステリシスコンパレータは、主にコンパレータ及びヒステリシス回路により構成される。ヒステリシス回路としては、定電流源を具備する定電流型のヒステリシス回路が知られている（例えば、特許文献１参照。）。定電流型のヒステリシス回路においては、コンパレータの出力信号を分岐し、分岐した信号に応じて定電流源からの電流をオン・オフ制御することにより、基準電圧にヒステリシス幅を持たせている。
【０００３】
上述した定電流型のヒステリシス回路においては、定電流源の立ち上りに一定時間を要するため、ヒステリシス回路の動作が安定するまでに一定時間を要する。この結果、高速動作時において、ヒステリシス回路の動作が安定する前にコンパレータの出力が切り替わる事態が生じる。このため、定電流型のヒステリシス回路を具備するヒステリシスコンパレータを高速動作させた場合、誤動作の生じる可能性が高い。
【特許文献１】特開平７−１３００８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、動作速度を高速化させても誤動作を生じないヒステリシスコンパレータを提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様は、入力電圧と基準電圧を比較するコンパレータと、第１定電流を生成し、入力電圧が基準電圧よりも小さい場合には基準電圧を維持し、入力電圧が基準電圧を超えた場合に第１定電流に応じて基準電圧を減少させるヒステリシス回路と、入力電圧が基準電圧を超えてから一定期間において第１定電流に電流を付加する電流供給回路とを備えるヒステリシスコンパレータであることを要旨とする。
【発明の効果】
【０００６】
本発明によれば、動作速度を高速化させても誤動作を生じないヒステリシスコンパレータを提供できる。
【発明を実施するための最良の形態】
【０００７】
次に、図面を参照して、本発明の実施形態を説明する。以下の実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【０００８】
本発明の実施形態に係るヒステリシスコンパレータは、図１に示すように、コンパレータ４、ヒステリシス回路５、電流供給回路６、出力電圧生成回路７、及び電流供給制御回路８を備える。コンパレータ４は、入力電圧Ｖａと基準電圧Ｖｂを比較する。図１に示す例において、コンパレータ４は、入力電圧Ｖａが基準電圧Ｖｂよりも小さい場合にはハイレベルの信号を出力し、入力電圧Ｖａが基準電圧Ｖｂを超えた場合にロウレベルの信号を出力する。ヒステリシス回路５は、第１定電流Ｉ１を生成し、入力電圧Ｖａが基準電圧Ｖｂよりも小さい場合には基準電圧Ｖｂを維持し、入力電圧Ｖａが基準電圧Ｖｂを超えた場合に第１定電流Ｉ１に応じて基準電圧Ｖｂを減少させる。電流供給回路６は、入力電圧Ｖａが基準電圧Ｖｂを超えてから一定期間において第１定電流Ｉ１に電流Ｉ５を付加する。
【０００９】
更に、出力電圧生成回路７は、基準電圧Ｖｂが変化するタイミングで出力電圧ＯＵＴを切り替える。電流供給制御回路８は、出力電圧ＯＵＴの切り替わりに応答して電流供給回路６の動作を停止させる。
【００１０】
電圧値可変の第１入力電圧Ｖ１が印加される第１入力端子１と、コンパレータ４の負入力端子（−）との間には、第１抵抗Ｒ１が接続される。コンパレータ４の負入力端子（−）と、低位電源ＧＮＤとの間には、第２抵抗Ｒ２及び定電流源１２が並列に接続される。第１抵抗Ｒ１からの電流は、第２抵抗Ｒ２及び定電流源１２を介して低位電源ＧＮＤに流れる。電圧値固定の第２入力電圧Ｖ２が印加される第２入力端子２と、コンパレータ４の正入力端子（＋）との間には、第３抵抗Ｒ３が接続される。尚、第１抵抗Ｒ１、第２抵抗Ｒ２、及び定電流源１２を備えずに、第１入力電圧Ｖ１を直接コンパレータ４の負入力端子（−）に入力する構成でも良い。第３抵抗Ｒ３と第２入力電圧Ｖ２を備えない構成でも良い。
【００１１】
コンパレータ４の出力には、第１インバータ１３及び第２インバータ１４が順に接続される。第２インバータ１４の出力には、抵抗Ｒ８の一端が接続される。第１インバータ１３は、コンパレータ４の出力信号を反転する。第２インバータ１４は、第１インバータ１３の出力信号を更に反転する。
【００１２】
更に、ヒステリシス回路５は、抵抗Ｒ４、第１定電流源５１、第２定電流源１１、第１カレントミラー回路５０、及び第１スイッチ用トランジスタＭ３を備える。第１定電流源５１は第１定電流Ｉ１を生成する。第２定電流源１１は第２定電流Ｉ２を生成する。抵抗Ｒ４は、第２定電流Ｉ２に比例した電圧を発生して基準電圧Ｖｂを変化させる。第１カレントミラー回路５０は、第１定電流Ｉ１に応じて、抵抗Ｒ４に流れる第２定電流Ｉ２を減少させる。第１スイッチ用トランジスタＭ３は、入力電圧Ｖａが基準電圧Ｖｂを超えた場合に第１カレントミラー回路５０を動作させる。
【００１３】
第１カレントミラー回路５０は、第１ミラートランジスタＭ１及び第２ミラートランジスタＭ２を備える。第１スイッチ用トランジスタＭ３、第１ミラートランジスタＭ１、及び第２ミラートランジスタＭ２のそれぞれとしては、例えばｎ型チャネルのＭＯＳトランジスタ（以下において「ｎＭＯＳトランジスタ」という。）が使用できる。
【００１４】
また、抵抗Ｒ４は、コンパレータ４の正入力端子（＋）と低位電源ＧＮＤとの間に接続される。第１スイッチ用トランジスタＭ３は、第１定電流源５１にドレインが接続され、抵抗Ｒ８の他端にゲートが接続され、低位電源ＧＮＤにソースが接続される。第１ミラートランジスタＭ１は、第２定電流源１１にドレインが接続され、低位電源ＧＮＤにソースが接続される。第２ミラートランジスタＭ２は、第１定電流源５１にドレインが接続され、第１ミラートランジスタＭ１のゲート及び自己のドレインにゲートが接続され、低位電源ＧＮＤにソースが接続される。
【００１５】
第２インバータ１４の出力信号ＣＳ、即ちコンパレータ４の出力信号がハイレベル時には第１スイッチ用トランジスタＭ３は導通状態となり、第１定電流源５１からの第１定電流Ｉ１は、第１スイッチ用トランジスタＭ３を介して低位電源ＧＮＤに流れる。コンパレータ４の出力信号がハイレベルからロウレベルに切り替わると、第１スイッチ用トランジスタＭ３は非導通状態となり、第１定電流源５１からの第１定電流Ｉ１は、第２ミラートランジスタＭ２を介して低位電源ＧＮＤに流れる。
【００１６】
また、第１定電流Ｉ１に対応する電流Ｉ２の一部が第１ミラートランジスタＭ１に流れる。よって、抵抗Ｒ４に流れる電流Ｉ２が減少し、基準電圧Ｖｂが低下する。この結果、基準電圧Ｖｂを変化させることができる。
【００１７】
更に、電流供給回路６は、第１電流供給用トランジスタＭ４及び第１電流調整用抵抗Ｒ５を備える。第１電流供給用トランジスタＭ４としては、例えばｐ型チャネルのＭＯＳトランジスタ（以下において「ｐＭＯＳトランジスタ」という。）が使用できる。
【００１８】
第１電流供給用トランジスタＭ４は、高位電源ＶＣＣにソースが接続され、電流供給制御回路８にゲートが接続され、第１電流調整用抵抗Ｒ５の一端にドレインが接続される。第１電流調整用抵抗Ｒ５の他端は、第１スイッチ用トランジスタＭ３及び第２ミラートランジスタＭ２のそれぞれのドレインに接続される。
【００１９】
また、出力電圧生成回路７は、第３定電流源７２、第４定電流源７１、第２カレントミラー回路７０、第２スイッチ用トランジスタＭ７、第２電流供給用トランジスタＭ８、第２電流調整用抵抗Ｒ６、第３電流供給用トランジスタＭ９、及び第３電流調整用抵抗Ｒ７を備える。即ち、出力電圧生成回路７は、第３電流供給用トランジスタＭ９及び第３電流調整用抵抗Ｒ７を備える点以外は、ヒステリシス回路５と同様に構成される。
【００２０】
また、第３定電流源７２は第３定電流Ｉ３を生成する。第４定電流源７１は第４定電流Ｉ４を生成する。第２カレントミラー回路７０は、第３定電流Ｉ３及び第４定電流Ｉ４を用いて出力電圧ＯＵＴを切り替える。第２スイッチ用トランジスタＭ７は、コンパレータ４の出力信号の切り替わりに応答して第２カレントミラー回路７０を動作させる。
【００２１】
第２インバータ１４の出力信号ＣＳ、即ちコンパレータ４の出力信号がハイレベル時には第２スイッチ用トランジスタＭ７は導通状態となり、第３定電流源７２からの第３定電流Ｉ３は、第２スイッチ用トランジスタＭ７を介して低位電源ＧＮＤに流れる。
【００２２】
コンパレータ４の出力信号がハイレベルからロウレベルに切り替わると、第２スイッチ用トランジスタＭ７は非導通状態となり、第３定電流源７２からの第３定電流Ｉ３は、第４ミラートランジスタＭ６を介して低位電源ＧＮＤに流れる。また、第３定電流Ｉ３に対応する電流Ｉ４が第３ミラートランジスタＭ５に流れ、第３ミラートランジスタＭ５及び第４定電流源７１の接続ノードｎ1の電位が低下する。
【００２３】
第２カレントミラー回路７０は、第３ミラートランジスタＭ５及び第４ミラートランジスタＭ６を備える。ここで、第２スイッチ用トランジスタＭ７、第３ミラートランジスタＭ５、及び第４ミラートランジスタＭ６のそれぞれとしては、例えばｎＭＯＳトランジスタが使用できる。第２電流供給用トランジスタＭ８及び第３電流供給用トランジスタＭ９のそれぞれとしては、例えばｐＭＯＳトランジスタが使用できる。
【００２４】
第２スイッチ用トランジスタＭ７は、第３定電流源７２にドレインが接続され、抵抗Ｒ８の他端にゲートが接続され、低位電源ＧＮＤにソースが接続される。第３ミラートランジスタＭ５は、第４定電流源７１にドレインが接続され、低位電源ＧＮＤにソースが接続される。第４ミラートランジスタＭ６は、第３定電流源７２にドレインが接続され、第３ミラートランジスタＭ５のゲート及び自己のドレインにゲートが接続され、低位電源ＧＮＤにソースが接続される。
【００２５】
第２電流供給用トランジスタＭ８は、高位電源ＶＣＣにソースが接続され、電流供給制御回路８にゲートが接続され、第２電流調整用抵抗Ｒ６の一端にドレインが接続される。第２電流調整用抵抗Ｒ６の他端は、第２スイッチ用トランジスタＭ７及び第４ミラートランジスタＭ６のそれぞれのドレインに接続される。
【００２６】
第３電流供給用トランジスタＭ９は、高位電源ＶＣＣにソースが接続され、第１インバータ１３の出力にゲートが接続され、第３電流調整用抵抗Ｒ７の一端にドレインが接続される。第３電流調整用抵抗Ｒ７の他端は、第３ミラートランジスタＭ５のドレインに接続される。
【００２７】
尚、抵抗Ｒ８は、第１スイッチ用トランジスタＭ３及び第２スイッチ用トランジスタＭ７のゲート容量を利用したＲＣフィルタを構成するために使用しているが、抵抗Ｒ８を備えない構成でも良い。
【００２８】
更に、電流供給制御回路８は、シュミットインバータ８１、インバータ８２、ＮＡＮＤ回路８３、及びインバータ８４を備える。但し、シュミットインバータ８１に代えて通常のインバータを使用しても良い。シュミットインバータ８１の入力は、第３ミラートランジスタＭ５及び第４定電流源７１の接続ノードｎ1に接続される。インバータ８２の入力はシュミットインバータ８１の出力に接続される。インバータ８４は、シュミットインバータ８１の出力に入力が接続され、出力端子３に出力が接続される。ＮＡＮＤ回路８３は、インバータ８２及び第１インバータ１３のそれぞれの出力に入力が接続され、第１電流供給用トランジスタＭ４及び第２電流供給用トランジスタＭ８のそれぞれのゲートに出力が接続される。
【００２９】
シュミットインバータ８１は、第２カレントミラー回路７０及び第４定電流源７１の接続ノードｎ1に生じる電位を反転する。インバータ８２は、シュミットインバータ８１の出力信号を反転してＮＡＮＤ回路８３に伝達する。インバータ８４は、シュミットインバータ８１の出力信号を反転して出力端子３に伝達する。ＮＡＮＤ回路８３は、インバータ８２及び第１インバータ１３のそれぞれの出力信号をＮＡＮＤ演算して、演算結果を第１電流供給用トランジスタＭ４及び第２電流供給用トランジスタＭ８のそれぞれのゲートに供給する。
【００３０】
更に、図１に示すヒステリシスコンパレータは、図２に示すように、第１入力電圧Ｖ１及び第２入力電圧Ｖ２に応じて出力電圧ＯＵＴを切り替える。以下に、図３に示す波形図を参照して、図２の時刻Ｔ１付近における図１に示すヒステリシスコンパレータの詳細な動作について説明する。
【００３１】
（Ａ）図２の時刻Ｔ１付近である図３の時刻ｔ０〜ｔ１の期間においては、図１に示す第２インバータ１４の出力信号ＣＳがハイレベルに維持されている。このため、図１に示す第１スイッチ用トランジスタＭ３及び第２スイッチ用トランジスタＭ７は導通状態に保たれる。よって、第１定電流源５１及び第３定電流源７２が生成する定電流Ｉ１及びＩ３は、第１スイッチ用トランジスタＭ３及び第２スイッチ用トランジスタＭ７を介して低位電源ＧＮＤにそれぞれ流れ、第１カレントミラー回路５０及び第２カレントミラー回路７０は動作しない。この時点では、出力電圧ＯＵＴがハイレベルであり、インバータ８２の出力信号はハイレベルに保たれている。
【００３２】
（Ｂ）時刻ｔ１において、第２インバータ１４の出力信号ＣＳがハイレベルからロウレベルに切り替わる。即ち、第１インバータ１３の出力信号がロウレベルからハイレベルに切り替わる。この結果、ＮＡＮＤ回路８３の出力信号がハイレベルからロウレベルに切り替わる。ＮＡＮＤ回路８３の出力信号がロウレベルになると、第１電流供給用トランジスタＭ４及び第２電流供給用トランジスタＭ８が導通状態となる。この結果、第１電流供給用トランジスタＭ４及び第１電流調整用抵抗Ｒ５により電流経路が構成される。第２電流供給用トランジスタＭ８及び第２電流調整用抵抗Ｒ６により電流経路が構成される。
【００３３】
第２インバータ１４の出力信号ＣＳがハイレベルからロウレベルに立ち下がると、第１スイッチ用トランジスタＭ３及び第２スイッチ用トランジスタＭ７は非導通状態となる。よって、第１カレントミラー回路５０及び第２カレントミラー回路７０が動作する。ここで、第１カレントミラー回路５０には、第１定電流源５１からの第１定電流Ｉ１に加えて、第１電流供給用トランジスタＭ４及び第１電流調整用抵抗Ｒ５を介して電流Ｉ５が供給されているため、第２ミラートランジスタＭ２のゲート電位は急峻に立ち上がる。同様に、第２カレントミラー回路７０の第４ミラートランジスタＭ６には、第３定電流源７２からの第３定電流Ｉ３に加えて、第２電流供給用トランジスタＭ８及び第２電流調整用抵抗Ｒ６を介して電流Ｉ６が供給されているため、第４ミラートランジスタＭ６のゲート電位は急峻に立ち上がる。
【００３４】
第１カレントミラー回路５０が動作すると、第２定電流源１１が抵抗Ｒ４に供給していた定電流Ｉ２の一部が、第１ミラートランジスタＭ１を介して低位電源ＧＮＤに流れることとなる。したがって、抵抗Ｒ４で発生する電圧が低下し、コンパレータ４に印加される基準電圧Ｖｂも低下する。第２インバータ１４の出力信号ＣＳが切り替わる時刻ｔ１から、基準電圧Ｖｂが低下する時刻ｔ２までの時間は、例えば５ｎｓ程度とすることができる。
【００３５】
（Ｃ）更に、第２カレントミラー回路７０が動作すると、第３ミラートランジスタＭ５及び第４定電流源７１の接続ノードｎ1の電位が低位電源ＧＮＤ側に移行し、接続ノードn1の電位が低下する。したがって、シュミットインバータ８１の出力信号がハイレベルとなり、インバータ８４の出力信号、即ち出力電圧ＯＵＴが時刻ｔ３付近においてロウレベルとなる。時刻ｔ２から時刻ｔ３までの時間は、１３ｎｓ程度とすることができる。
【００３６】
（Ｄ）出力電圧ＯＵＴがロウレベルに切り替わると、インバータ８２の出力信号がロウレベルとなり、ＮＡＮＤ回路８３の出力信号がロウレベルからハイレベルに切り替わる。よって、第１電流供給用トランジスタＭ４及び第２電流供給用トランジスタＭ８が非導通状態となり、第１電流供給用トランジスタＭ４及び第２電流供給用トランジスタＭ８からの第１カレントミラー回路５０及び第２カレントミラー回路７０に対する電流Ｉ５及びＩ６の供給が停止する。
【００３７】
次に、図４に示す波形図を参照して、本発明の実施形態に係るヒステリシスコンパレータの比較例を簡単に説明する。比較例としては、電流供給回路６、出力電圧生成回路７、及び電流供給制御回路８を備えない構成について説明する。
【００３８】
（ａ）図４の時刻ｔ０〜ｔ１の期間においては、第２インバータ１４の出力信号ＣＳがハイレベル（５Ｖ）であり、第２ミラートランジスタＭ２のゲート電位、即ち第２ミラートランジスタＭ２のゲート電位はロウレベル（０Ｖ）である。第１スイッチ用トランジスタＭ３のゲート・ドレイン間寄生容量と第１ミラートランジスタＭ１のゲート・ドレイン間寄生容量とは、容量結合している。よって、第１スイッチ用トランジスタＭ３のゲートがハイレベル（５Ｖ）からロウレベル（０Ｖ）へと過渡的に変化した場合、第１ミラートランジスタＭ１と第２ミラートランジスタＭ２のゲートが影響を受ける。
【００３９】
（ｂ）図４の時刻ｔ１付近において、第２インバータ１４の出力信号ＣＳがハイレベル（５Ｖ）からロウレベル（０Ｖ）に立ち下がると、第１ミラートランジスタＭ１のゲート電位が影響を受けて、ゲート電位が負側に遷移する反転現象が生じる。
【００４０】
（ｃ）時刻ｔ２において出力電圧ＯＵＴが切り替わるが、基準電圧Ｖｂが減少する時刻ｔ３は、出力電圧ＯＵＴの切り替わり後となる。尚、時刻ｔ１から時刻ｔ３までの時間は、例えば４９ｎｓ程度を要する。
【００４１】
以下に、図５に示す波形図を参照して、本発明の実施形態に係るヒステリシスコンパレータの復帰時の動作、即ち図２の時刻Ｔ２付近における詳細な動作について説明する。
【００４２】
（Ａ）時刻ｔ１において、第２インバータ１４の出力信号ＣＳがロウレベルからハイレベルに切り替わる。第２インバータ１４の出力信号ＣＳがロウレベルからハイレベルに切り替わると、第１スイッチ用トランジスタＭ３及び第２スイッチ用トランジスタＭ７が導通状態となり、時刻ｔ２において第１カレントミラー回路５０及び第２カレントミラー回路７０の動作が停止する。
【００４３】
（Ｂ）第１カレントミラー回路５０の動作が停止すると、基準電圧Ｖｂが増加する。第２カレントミラー回路７０の動作が停止すると、第４定電流源７１及び第３ミラートランジスタＭ５の接続ノードｎ1の電位が増加する。ここで、第１インバータ１３の出力信号がハイレベルからロウレベルに切り替わるため、第３電流供給用トランジスタＭ９が導通状態となる。第３電流供給用トランジスタＭ９が導通状態となると、よって、第４定電流源７１及び第３ミラートランジスタＭ５の接続ノードｎ1の電位が増加するのを促進することができる。
【００４４】
（Ｃ）時刻ｔ３付近において、出力電圧ＯＵＴがハイレベルに切り替わる。時刻ｔ２から時刻ｔ３までに要する時間は、例えば１７ｎｓ程度である。
【００４５】
次に、図６に示す波形図を参照して、本発明の実施形態に係るヒステリシスコンパレータの比較例を簡単に説明する。比較例としては、電流供給回路６、出力電圧生成回路７、及び電流供給制御回路８を備えない構成について説明する。
【００４６】
（ａ）出力電圧生成回路７により出力電圧ＯＵＴを生成しない場合、基準電圧Ｖｂが増加する時刻ｔ２から、出力電圧ＯＵＴがハイレベルに切り替わる時刻ｔ３までに要する時間は、例えば１０．７ｎｓ程度である。
【００４７】
このように、本発明の実施形態に係るヒステリシスコンパレータによれば、電流供給回路６を備えることにより、第２ミラートランジスタＭ２のゲート電位が負側に遷移することを防止し、基準電圧Ｖｂを減少させるのに要する時間を大幅に短縮できる。更に、出力電圧ＯＵＴを生成する出力電圧生成回路７をコンパレータ４と個別に設けることで、検出時に電流供給回路６の第１電流供給用トランジスタＭ４から供給される電流Ｉ５を高速に供給停止させて、検出後安定状態へ移行する時間を短縮することができる。また、電流供給制御回路８を備えることにより、電流供給回路６を自動的に動作停止させることができる。したがって、動作速度を高速化させても誤動作を生じないヒステリシスコンパレータを提供できる。
【００４８】
（第１変形例）
本発明の実施形態の第１変形例として、図７に示すように、出力電圧生成回路７ｂが、第４定電流源７１、第３定電流源７２、第２カレントミラー回路７０、第２スイッチ用トランジスタＭ７、第２電流供給用トランジスタＭ８、及び第２電流調整用抵抗Ｒ６を備える構成でも良い。即ち、図７に示す出力電圧生成回路７ｂは、図１に示した第３電流供給用トランジスタＭ９及び第３電流調整用抵抗Ｒ７を備えていない。
【００４９】
第３電流供給用トランジスタＭ９及び第３電流調整用抵抗Ｒ７を備えていない場合、復帰時において出力電圧ＯＵＴが切り替わるのに要する時間が増大するが、検出時の動作は図３に示す波形図と同じ動作となる。
【００５０】
（第２変形例）
本発明の実施形態の第２変形例として、図８に示すように、出力電圧生成回路７ｃが、第４定電流源７１、第３定電流源７２、第２カレントミラー回路７０、及び第２スイッチ用トランジスタＭ７を備える構成でも良い。即ち、図７に示す出力電圧生成回路７ｃは、図１に示した第２電流供給用トランジスタＭ８、第２電流調整用抵抗Ｒ６、第３電流供給用トランジスタＭ９、及び第３電流調整用抵抗Ｒ７を備えていない。
【００５１】
第２電流供給用トランジスタＭ８、第２電流調整用抵抗Ｒ６、第３電流供給用トランジスタＭ９、及び第３電流調整用抵抗Ｒ７を備えていない場合、検出後に電流供給回路６の第1電流供給用トランジスタＭ４の供給停止させる時間が増大し、復帰時において出力電圧ＯＵＴが切り替わるのに要する時間が増大するが、基準電圧Ｖｂを減少させる動作は、図３に示す波形図と同じ動作となる。
【００５２】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００５３】
その他の実施形態に係るヒステリシスコンパレータとして、図１に示す第２抵抗Ｒ２及び第４抵抗Ｒ４と、低位電源ＧＮＤとの間に任意電源を追加しても良い。
【００５４】
上述した実施形態においては、第１電流供給用トランジスタＭ４、第２電流供給用トランジスタＭ８、及び第３電流供給用トランジスタＭ９としてｐＭＯＳトランジスタを使用する一例を説明したが、ｐＭＯＳトランジスタに代えて例えばｐｎｐ型のバイポーラトランジスタ等を利用しても良い。更に、第１電流調整用抵抗Ｒ５、第２電流調整用抵抗Ｒ６、及び第３電流調整用抵抗Ｒ７を備えない構成も可能である。
【００５５】
また、電流供給制御回路８にＮＡＮＤ回路８３を使用する一例を説明したが、同様の論理を実現可能であれば良く、ＮＡＮＤ回路８３に限定されるものではない。
【００５６】
このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態に係るヒステリシスコンパレータの構成例を示す回路図である。
【図２】本発明の実施形態に係るヒステリシスコンパレータの動作の概要を示す波形図である。
【図３】本発明の実施形態に係るヒステリシスコンパレータの検出時の詳細な動作例を示す波形図である。
【図４】本発明の実施形態に係るヒステリシスコンパレータの検出時の効果を説明するための比較例を示す波形図である。
【図５】本発明の実施形態に係るヒステリシスコンパレータの復帰時の詳細な動作例を示す波形図である。
【図６】本発明の実施形態に係るヒステリシスコンパレータの復帰時の効果を説明するための比較例を示す波形図である。
【図７】本発明の実施形態の第１変形例に係るヒステリシスコンパレータの構成例を示す回路図である。
【図８】本発明の実施形態の第２変形例に係るヒステリシスコンパレータの構成例を示す回路図である。
【符号の説明】
【００５８】
４…コンパレータ
５…ヒステリシス回路
６…電流供給回路
７，７ｂ，７ｃ…出力電圧生成回路
８…電流供給制御回路
【図１】
2006279765.tif 000003
【図２】
2006279765.tif 000004
【図３】
2006279765.tif 000005
【図４】
2006279765.tif 000006
【図５】
2006279765.tif 000007
【図６】
2006279765.tif 000008
【図７】
2006279765.tif 000009
【図８】
2006279765.tif 000010