(57)【要約】【課題】  電荷蓄積領域の実効面積を犠牲にすることなく単位画素の微小化を可能とする固体撮像素子及びその製造方法を提供する。【解決手段】  基板上に所定の開口を有するハードマスクを形成する工程と、前記基板に前記開口側に一部延長し、該延長部分が主要部分と異なる不純物濃度を有する前記画素を構成する第１導電型の電荷蓄積領域を形成する工程と、前記電荷蓄積領域の延長部分の、少なくとも一部の第１導電型不純物濃度を、前記電荷蓄積領域の主要部分の形成とは独立に制御する工程と、前記開口下に形成された前記拡散層に接するように、前記開口内に前記絶縁膜を形成する工程とによって固体撮像素子を製造する。【選択図】        図１
2006303385.tif 000002
【特許請求の範囲】
【請求項１】
隣り合う画素間が、拡散層とその上の絶縁膜で構成された素子分離手段で分離され、
前記画素を構成する第１導電型の電荷蓄積領域が前記絶縁膜の下まで延長され、
前記絶縁膜下の電荷蓄積領域の延長部分が、前記電荷蓄積領域の前記絶縁膜内縁で規定される主要部分とは独立に形成されて成る
ことを特徴とする固体撮像素子。
【請求項２】
前記拡散層の最狭部の幅が、前記電荷蓄積領域の延長部分によって規定される
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記拡散層が、一部、前記電荷蓄積領域の延長部分と前記絶縁膜との間に形成される
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項４】
前記拡散層が、一部、少なくとも２回以上の不純物導入によって形成される
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項５】
前記電荷蓄積領域上に、第２導電型のアキューミュレーション層が形成されて成る
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項６】
隣り合う画素間が、拡散層とその上の絶縁膜とで構成される素子分離手段で分離される固体撮像素子の製造方法であって、
基板上に所定の開口を有するハードマスクを形成する工程と、
前記基板に前記開口側に一部延長し、該延長部分が主要部分と異なる不純物濃度を有する前記画素を構成する第１導電型の電荷蓄積領域を形成する工程と、
前記電荷蓄積領域の延長部分の、少なくとも一部の第１導電型不純物濃度を、前記電荷蓄積領域の主要部分の形成とは独立に制御する工程と、
前記開口下に形成された前記拡散層に接するように、前記開口内に前記絶縁膜を形成する工程とを有する
ことを特徴とする固体撮像素子の製造方法。
【請求項７】
前記拡散層の最狭部の幅を、前記電荷蓄積領域の延長部分によって規定する
ことを特徴とする請求項６に記載の固体撮像素子の製造方法。
【請求項８】
前記拡散層を、一部、前記電荷蓄積領域の延長部分と前記絶縁膜との間に形成する
ことを特徴とする請求項６に記載の固体撮像素子の製造方法。
【請求項９】
前記拡散層を、一部、少なくとも２回以上の不純物導入によって形成する
ことを特徴とする請求項６に記載の固体撮像素子の製造方法。
【請求項１０】
前記電荷蓄積領域上に、第２導電型のアキューミュレーション層を形成する
ことを特徴とする請求項６に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びその製造方法、特にＣＭＯＳ固体撮像素子及びその製造方法に関する。
【背景技術】
【０００２】
固体撮像素子、いわゆるイメージセンサの微細化に対する要求が強まっており、素子の単位画素を構成する電荷蓄積領域すなわちフォトダイオード（Photo Diode；ＰＤ）の有効面積は減少傾向にある。
従来、固体撮像素子の素子間分離には、電荷蓄積領域が形成された基板にトレンチを形成し、このトレンチ内に絶縁材料を埋め込んだいわゆるＳＴＩ（シャロー・トレンチ・アイソレーション）構造が用いられてきたが、基板材料と絶縁材料の熱膨張係数の違いに起因して結晶欠陥が生じやすいことや、電荷蓄積領域の飽和信号量が減少する要因ともなることが指摘されていた（例えば非特許文献１参照）。
【０００３】
このため、ＳＴＩに代わる素子間分離構造として、図１１及び図１２に示すような、不純物拡散による拡散層とその上の絶縁膜による素子間分離構造が提案されている。図１１Ｂは、図１１Ａのａ−ａ線に対応した断面構造を、図１２Ｂは図１２Ａのｂ−ｂ線に対応した断面構造を示す。
【０００４】
この素子間分離構造による固体撮像素子１０１は、第１導電型例えばｎ型の半導体基板（図示せず）上に複数の単位画素１０２が配列された構成において、各単位画素１０２が、少なくとも、隣り合う画素との間の素子分離領域を形成する拡散層１０３及び絶縁層１０４と、単位画素１０２の光電変換部すなわちフォトダイオードを構成する電荷蓄積領域１０５と、この電荷蓄積領域１０５をソースとするフローティングディフュージョン（ＦＤ）を構成する転送ゲート１０８及びドレイン部１０９と、電荷蓄積領域１０５上に設けられたアキューミュレーション層１１０と、このアキューミュレーション層１１０及びドレイン部１０９と転送ゲート１０８とを分離絶縁する酸化膜１１１とを有する。
そして、転送ゲート１０８上にゲート電極（図示せず）が形成されることにより、周辺のＭＯＳトランジスタによる駆動、すなわち撮像動作ならびに転送動作が可能な固体撮像素子が構成される。
【０００５】
このような素子間分離構造による固体撮像素子では、実質的な素子分離がイオン注入等によって形成される拡散層１０３でなされるため、分離幅が拡散層１０３だけの幅となり、従来のＳＴＩによる構成に比して単位画素１０２内における電荷蓄積領域１０５の実効面積を広くすることができる。
【非特許文献１】米本和也著，ＣＱ出版社「ＣＣＤ／ＣＭＯＳイメージセンサの基礎と応用」
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この構成による固体撮像素子においては、素子すなわちイメージセンサの光学特性に大きく寄与する電荷蓄積領域１０５を形成するためのｎ型不純物の注入が、先に形成した絶縁膜１０４をマスクに用いたり、この絶縁膜１０４に対応する形状に選定されたマスクを用いて行われるために、電荷蓄積領域１０５の形状及び実効面積は、絶縁膜１０４の内縁によって規定される構造となる。
この注入されたｎ型不純物は、注入後に絶縁膜１０４の下へ向けて僅かに拡散が進むものの、この拡散によるのみでは、拡散層１０３を構成する高濃度のｐ型不純物に全て打ち消されてしまうことから、実質的な電荷蓄積領域の実効面積増大につながり難い。
【０００７】
しかし、絶縁膜１０４は、ゲート電極のオーバーラップ量や素子間の分離能力を確保するための規格すなわちプロセスルールにおける最小寸法幅で形成されており、その幅を縮小することは困難とされている。したがって、この構成による限り、固体撮像素子の微小化のための単位画素の更なる微細化は、電荷蓄積領域１０５による光電変換部すなわちフォトダイオードの面積縮小によらざるを得ない。
ところが、フォトダイオードの面積縮小は、電荷蓄積量の減少や、Ｓ／Ｎ比の悪化を伴い、ダイナミックレンジの減少などのイメージセンサの撮像特性の悪化につながってしまうという問題がある。
【０００８】
本発明は、これらの諸問題の解決を図り、電荷蓄積領域の実効面積を犠牲にすることなく単位画素の微小化を可能とする固体撮像素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る固体撮像素子は、隣り合う画素間が、拡散層とその上の絶縁膜で構成された素子分離手段で分離され、前記画素を構成する第１導電型の電荷蓄積領域が前記絶縁膜の下まで延長され、前記絶縁膜下の電荷蓄積領域の延長部分が、前記電荷蓄積領域の前記絶縁膜内縁で規定される主要部分とは独立に形成されて成ることを特徴とする。
【００１０】
また、本発明は、前記固体撮像素子において、前記拡散層の最狭部の幅が、前記電荷蓄積領域の延長部分によって規定されることを特徴とする。
また、本発明は、前記固体撮像素子において、前記拡散層が、一部、前記電荷蓄積領域の延長部分と前記絶縁膜との間に形成されることを特徴とする。
また、本発明は、前記固体撮像素子において、前記拡散層が、一部、少なくとも２回以上の不純物導入によって形成されることを特徴とする。
また、本発明は、前記固体撮像素子において、前記電荷蓄積領域上に、第２導電型のアキューミュレーション層が形成されて成ることを特徴とする。
【００１１】
本発明による固体撮像素子の製造方法は、隣り合う画素間が、拡散層とその上の絶縁膜とで構成される素子分離手段で分離される固体撮像素子の製造方法であって、基板上に所定の開口を有するハードマスクを形成する工程と、前記基板に前記開口側に一部延長し、該延長部分が主要部分と異なる不純物濃度を有する前記画素を構成する第１導電型の電荷蓄積領域を形成する工程と、前記電荷蓄積領域の延長部分の、少なくとも一部の第１導電型不純物濃度を、前記電荷蓄積領域の主要部分の形成とは独立に制御する工程と、前記開口下に形成された前記拡散層に接するように、前記開口内に前記絶縁膜を形成する工程とを有することを特徴とする。
【００１２】
また、本発明は、前記固体撮像素子の製造方法において、前記拡散層の最狭部の幅を、前記電荷蓄積領域の延長部分によって規定することを特徴とする。
また、本発明は、前記固体撮像素子の製造方法において、前記拡散層を、一部、前記電荷蓄積領域の延長部分と前記絶縁膜との間に形成することを特徴とする。
また、本発明は、前記固体撮像素子の製造方法において、前記拡散層を、一部、少なくとも２回以上の不純物導入によって形成することを特徴とする。
また、本発明は、前記固体撮像素子の製造方法において、前記電荷蓄積領域上に、第２導電型のアキューミュレーション層を形成することを特徴とする。
【発明の効果】
【００１３】
本発明に係る固体撮像素子によれば、隣り合う画素間が、拡散層とその上の絶縁膜で構成された素子分離手段で分離され、画素を構成する電荷蓄積領域が絶縁膜の下まで延長され、絶縁膜下の電荷蓄積領域の延長部分が、電荷蓄積領域の絶縁膜内縁で規定される主要部分とは独立に形成されて成ることから、電荷蓄積領域の幅を従来に比して大とすることができ、同一面積の画素サイズでより大きな飽和信号量が得られる。
【００１４】
また、本発明に係る固体撮像素子によれば、前記拡散層の最狭部の幅が、電荷蓄積領域の延長部分によって規定されることから、素子間分離を確保しながらも、効果的にフォトダイオードの最大化が可能となる。
また、素子間分離領域を構成する拡散層が、一部、少なくとも２回以上の不純物導入によって形成されるなどして、例えば電荷蓄積領域の延長部分と絶縁膜との間に形成されることから、絶縁膜と電荷蓄積領域との界面近傍で発生する暗電流成分の抑制の最適化が図られる。
【００１５】
また、本発明に係る固体撮像素子の製造方法によれば、基板上に所定の開口を有するハードマスクを形成する工程と、基板に開口側に一部延長し、この延長部分が主要部分と異なる不純物濃度を有する前記画素を構成する第１導電型の電荷蓄積領域を形成する工程と、電荷蓄積領域の延長部分の、少なくとも一部の第１導電型不純物濃度を、電荷蓄積領域の主要部分の形成とは独立に制御する工程と、開口下に形成された拡散層に接するように、開口内に絶縁膜を形成する工程とを有することから、従来は絶縁膜の内縁以内に限られていた電荷蓄積領域を、独立形成時に注入した不純物の外縁によって決まる幅で、絶縁膜の下まで所望の幅に広げて固体撮像素子を形成することが可能となる。
【００１６】
また、本発明に係る固体撮像素子の製造方法によれば、素子間分離領域を構成する拡散層を、一部、少なくとも２回以上の不純物導入によって形成するなどして、電荷蓄積領域の延長部分と絶縁膜との間に形成することから、素子間分離のための拡散層の条件によらず、暗電流の抑制が図られた固体撮像素子を製造することができる。
更に、このような拡散層の一部の形成や、絶縁膜下の電荷蓄積領域の形成を、一般的なレジストなどのパターニング技術を用いて行うことから、固体撮像素子のレイアウトを自由に選定して製造を行うことができるなど、本発明によれば、重要かつ多くの効果をもたらすことができるものである。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施の形態を説明する。
【００１８】
図１に、本発明に係る固体撮像素子の一実施の形態の構成を示す。図１Ｂは、図１Ａのｂ´−ｂ´線上に対応した断面構造を示す。
この実施の形態に係る固体撮像素子１、すなわちＣＭＯＳ固体撮像素子は、第１導電型例えばｎ型のシリコン半導体基板（図示せず）上に第２導電型例えばｐ型の半導体ウェル領域が形成され、このｐ型半導体ウェル領域に、複数の単位画素２が、拡散層３及び絶縁膜４による素子分離領域で相互に絶縁されて区画形成されて成る。
【００１９】
各単位画素２は、少なくとも、光電変換部すなわちフォトダイオードを構成する電荷蓄積領域７と、この電荷蓄積領域７をソースとするフローティングディフュージョン（ＦＤ）を構成する転送ゲート８及びドレイン部９と、電荷蓄積領域７上に設けられたアキューミュレーション層１０と、このアキューミュレーション層１０及びドレイン部９と転送ゲート８とを分離絶縁する酸化膜１１とを有する。
【００２０】
光電変換部すなわちフォトダイオードは、ｎ型基板（図示せず）とｐ型半導体ウェル領域とｎ型電荷蓄積領域７とその表面側のアキューミュレーション層１０とからなるＨＡＤ構造に形成されており、アキューミュレーション層１０により、界面準位による暗電流、すなわち撮像における白点の原因が抑制される。
なお、このアキューミュレーション層１０は、例えば５×１０１７ｃｍ−３以上の高濃度のｐ型不純物拡散層で形成される。
【００２１】
図２は、この固体撮像素子の、素子分離領域近傍の拡大断面図である。
電荷蓄積領域７は、絶縁膜４の内縁より内側に形成される主要部分５のみならず、絶縁膜４下の主要部分５から連続した位置に形成される延長部分６を有して成る。
この延長部分６は、後述するように、主要部分５とは独立に、例えば２回以上の不純物注入によって形成されることから、素子分離を確保しながらも電荷蓄積領域７の有効面積拡大と飽和信号量増大が図られ、かつ延長部分６のｎ型不純物濃度も、主要部分５のｎ型不純物濃度と同程度に調整することが可能とされる。
【００２２】
また、この実施の形態においては、拡散層３と同程度のｐ型不純物濃度を有する延長拡散層１２が、電荷蓄積領域７の延長部分６と絶縁層４との間に、拡散層３とアキューミュレーション層１０をつなぐように形成される。すなわち、延長拡散層１２の幅は電荷蓄積領域７の延長部分６による規制を受けることなく、拡散層３の最狭部のみが延長部分６によってその幅を規定される。
この延長拡散層１２は、後述するように、拡散層３とは独立して、例えば２回以上の不純物注入によって形成されることから、延長拡散層１２のｐ型不純物濃度も拡散層３の不純物濃度と同程度に調整することが可能とされる。
なお、拡散層３は、深さ方向に不純物濃度の分布を形成して、例えば深くなるにしたがって段階的に不純物濃度を低くする構成とすることもできる。
【００２３】
絶縁膜４は、電荷蓄積領域７とアキューミュレーション層１０との界面に形成されるｐｎ接合の位置に比して浅い位置に底が存するように形成されることから、熱ストレスに起因した結晶欠陥の発生を回避でき、更に絶縁膜４上にゲート電極や配線等が乗り上げて形成された場合にも、絶縁膜４直下に空乏化や反転層による寄生チャネルの発生を抑制することができる。
また、絶縁膜４を薄くした場合にも、絶縁膜４直下の拡散層３及び延長拡散層１２のｐ型不純物濃度を高くすることによって、絶縁膜４直下の寄生チャネルの発生を抑止できることから、絶縁膜の厚さは少なくとも１ｎｍ〜１０００ｎｍの間で選定することができる。
【００２４】
続いて、図３〜図１０を用いて、本発明に係る固体撮像素子の製造方法の第１及び第２の実施の形態を説明する。
【００２５】
本発明に係る固体撮像素子の製造方法の第１の実施の形態を、図３〜図６を参照して説明する。この実施の形態では、素子分離領域を隔てて単位画素とトランジスタ領域とが隣り合う場合の製造方法について説明する。
【００２６】
まず、図３Ａに示すように、第１導電型例えばｎ型のシリコン基板３１に第２導電型例えばｐ型の半導体ウェル領域３２を形成したシリコン基体を用意し、このシリコン基体表面にシリコン酸化膜１１を形成し、その上にハードマスクとなるシリコン窒化膜３４を形成した後、例えばレジストマスク（図示せず）を介してフォトダイオードとなる領域にｎ型電荷蓄積領域３３をイオン注入により、例えばｎ型不純物濃度をドーズ量１×１０１２ｃｍ−３程度イオン注入して形成する。
【００２７】
なお、ｎ型不純物としては、熱処理過程での拡散抑制を考慮して砒素（Ａｓ）を用いることもできるし、燐（Ｐ）を用いても良い。また、電荷蓄積領域３３の形成に際し、フォトダイオードと隣接するところは、後の工程でｐ型不純物で打ち返して素子分離領域を間に形成することができることから、本実施形態におけるように、隣り合う画素については連続して形成することができる。
【００２８】
次に、図３Ｂに示すように、素子分離領域を形成すべき部分、すなわち隣り合う画素のフォトダイオード間の部分、及び隣り合う画素のフォトダイオードとドレイン間の部分のシリコン窒化膜３４を選択的にエッチング除去し、続いて下層のシリコン酸化膜１１を選択的にエッチング除去して、開口を形成する。
【００２９】
次に、図４Ｃに示すように、シリコン窒化膜３４及びシリコン酸化膜１１をマスクとして浅いエッチング処理で開口内に露出したシリコン基体表面に浅い溝を掘り、ｐ型不純物をイオン注入して溝の底面に最終的に素子分離領域を構成する拡散層３を形成し、この拡散層３上に、ここで形成した拡散層３の幅より細い開口を残してレジスト３５を形成する。なお、ここでのイオン注入は、例えばボロン（Ｂ）をドーズ量２×１０１２ｃｍ−３〜ドーズ量１×１０１４ｃｍ−３程度、打ち込みエネルギー数ｋｅＶ〜５０ｋｅＶ程度で行う。
【００３０】
次に、図４Ｄに示すように、先に形成したレジスト３５の開口内に、つまり既に形成された拡散層３の幅より細い幅で、拡散層３の深さを拡大するイオン注入を行った後、ここでイオン注入した位置の上部にレジスト３６を形成する。なお、ここでのイオン注入は、深さ方向に数回に分けて行い、深さ方向に不純物濃度の分布を形成して、例えば深くなるにしたがって段階的に不純物濃度を低くなるように構成とすることもできる。
【００３１】
次に、図５Ｅに示すように、先の工程で形成した拡散層３によって素子間分離がなされて形成された電荷蓄積領域主要部分５の両端に位置する、ｎ型不純物濃度の低下した部分に対して、レジスト３６をマスクとしてｎ型不純物の２回目の注入を行って、最終的に得る固体撮像素子の絶縁膜４が形成される領域の下に、主要部分５と同程度の不純物濃度を有する延長部分６を、主要部分５の形成とは独立に形成して電荷蓄積領域７を完成させる。
【００３２】
次に、図５Ｆに示すように、延長部分６の形成におけるレジストを引き続きマスクとして用いて、先に行ったｎ型不純物の２回目の注入によってｐ型不純物の濃度が低下した拡散層３の表面部分３７に対してｐ型不純物の２回目の注入を行って、電荷蓄積領域７の延長部分６と最終的に得る固体撮像素子の絶縁膜４の形成位置との間に、拡散層３と同程度のｐ型不純物濃度を有する延長拡散層１２を形成し、その後レジストを除去する。
【００３３】
次に、図６に示すように、拡散層３及び延長拡散層１２の上面に絶縁層４を被着形成し、シリコン窒化膜３４表面の高さまで例えばＣＭＰ（化学機械研磨）法により平坦化研磨を行った後、シリコン窒化膜３４を除去し、以降、通常の工程により、トランジスタのドレイン領域９とアキューミュレーション層１０を形成して前述したＨＡＤ構造のフォトダイオードを形成する。
その後、図示しないが、ゲート絶縁膜及びゲート電極を形成して、固体撮像素子の駆動に必要なＭＯＳトランジスタを形成することにより、目的のＣＭＯＳ固体撮像素子を得る。
【００３４】
続いて、本発明に係る固体撮像素子の製造方法の第２の実施の形態を、図７〜図１０を参照して説明する。この実施の形態では、素子分離領域を隔てて単位画素同士のみが隣り合う場合の製造方法について説明する。
【００３５】
まず、図７Ａに示すように、第１導電型例えばｎ型のシリコン基板２１に第２導電型例えばｐ型の半導体ウェル領域２２を形成したシリコン基体を用意し、このシリコン基体表面にシリコン酸化膜１１を形成し、その上にハードマスクとなるシリコン窒化膜２３を形成する。
【００３６】
次に、図７Ｂに示すように、素子分離領域を形成すべき部分、すなわち隣り合う画素のフォトダイオード間の部分、及び隣り合う画素のフォトダイオードとドレイン間の部分のシリコン窒化膜２３を選択的にエッチング除去し、続いて下層のシリコン酸化膜１１を選択的にエッチング除去して、開口を形成する。
【００３７】
次に、図８Ｃに示すように、シリコン窒化膜２３及びシリコン酸化膜１１をマスクとして浅いエッチング処理で開口内に露出したシリコン基体表面に浅い溝を掘り、ｐ型不純物をイオン注入して溝の底面に最終的に素子分離領域を構成する拡散層３を形成し、この拡散層３上にレジスト２４を形成する。なお、ここでのイオン注入は、例えばボロン（Ｂ）をドーズ量２×１０１２ｃｍ−３〜ドーズ量１×１０１４ｃｍ−３程度、打ち込みエネルギー数ｋｅＶ〜５０ｋｅＶ程度で行う。
【００３８】
次に、図８Ｄに示すように、拡散層３の上面にレジスト２４を被着形成し、続いて、図９Ｅに示すように、このレジスト２４をマスクとして、フォトダイオードとなる領域にｎ型電荷蓄積領域の主要部分５を、イオン注入により、例えばｎ型不純物濃度をドーズ量１×１０１２ｃｍ−３程度イオン注入して形成する。
【００３９】
次に、図９Ｆに示すように、先の工程で形成した電荷蓄積領域の主要部分５の両脇に形成された、ｎ型不純物濃度の低い領域２５に対して、レジスト２６をマスクとしてｎ型不純物の２回目の注入を行って、最終的に得る固体撮像素子の絶縁膜４が形成される領域の下に、主要部分５と同程度の不純物濃度を有する延長部分６を、主要部分５の形成とは独立に形成して電荷蓄積領域７を完成させる。
【００４０】
次に、図１０に示すように、延長部分６の形成に用いたレジスト２６を引き続きマスクとして用いて、先に行ったｎ型不純物の２回目の注入によってｐ型不純物の濃度が低下した拡散層３の表面部分２７に対してｐ型不純物の２回目の注入を行って、電荷蓄積領域７の延長部分６と最終的に得る固体撮像素子の絶縁膜４の形成位置との間に、拡散層３と同程度のｐ型不純物濃度を有する延長拡散層１２を形成し、その後レジストを除去し、続いて拡散層３及び延長拡散層１２の上面に絶縁層４を被着形成し、シリコン窒化膜２３を除去し、以降、通常の工程により、トランジスタのドレイン領域９とアキューミュレーション層１０を形成して前述したＨＡＤ構造のフォトダイオードを形成する。
その後、図示しないが、ゲート絶縁膜及びゲート電極を形成して、固体撮像素子の駆動に必要なＭＯＳトランジスタを形成することにより、目的のＣＭＯＳ固体撮像素子を得る。
【００４１】
以上、本発明に係る固体撮像素子及び固体撮像素子の製造方法の実施の形態を説明したが、本発明は、この実施の形態に限られるものではない。
【００４２】
例えば、本発明による固体撮像素子の製造方法によれば、絶縁膜の幅によらずにフォトダイオードの電荷蓄積領域を設定することが可能になることから、電荷蓄積領域の実効面積を広げる目的に限らず、フォトダイオード周辺で互いに隣り合う素子間の電界強度が弱いところについては拡散層による分離幅を狭め、電界強度が強いところについては拡散層による分離幅を広げるなど、選択的な所望の素子分離パターン形成を目的とした固体撮像素子の製造に適用することもできる。
【００４３】
また、例えば、電荷蓄積領域を構成する延長部分や素子分離領域を構成する延長拡散層を、電荷蓄積領域を構成する主要部分や素子分離領域を構成する拡散層と独立して形成する際に注入する不純物は、必ずしも主要部分や拡散層の形成に用いた不純物と同一物質でなくとも、同じ極性を持つ不純物であれば良いなど、本発明は、種々の変更及び変形をなされ得る。
【図面の簡単な説明】
【００４４】
【図１】Ａ，Ｂ  本発明に係る固体撮像素子の一例の構成を示す概略上面図及び概略断面図である。
【図２】本発明に係る固体撮像素子の一例の構成を示す拡大断面図である。
【図３】Ａ，Ｂ  本発明に係る固体撮像素子の製造方法の一例の説明に供する工程図である。
【図４】Ｃ，Ｄ  本発明に係る固体撮像素子の製造方法の一例の説明に供する工程図である。
【図５】Ｅ，Ｆ  本発明に係る固体撮像素子の製造方法の一例の説明に供する工程図である。
【図６】本発明に係る固体撮像素子の製造方法の一例の説明に供する工程図である。
【図７】Ａ，Ｂ  本発明に係る固体撮像素子の製造方法の他の例の説明に供する工程図である。
【図８】Ｃ，Ｄ  本発明に係る固体撮像素子の製造方法の他の例の説明に供する工程図である。
【図９】Ｅ，Ｆ  本発明に係る固体撮像素子の製造方法の他の例の説明に供する工程図である。
【図１０】本発明に係る固体撮像素子の製造方法の他の例の説明に供する工程図である。
【図１１】Ａ，Ｂ  従来の固体撮像素子の構成を示す概略上面図及び概略断面図である。
【図１２】Ａ，Ｂ  従来の固体撮像素子の構成を示す概略上面図及び概略断面図である。
【符号の説明】
【００４５】
１・・・固体撮像素子、２・・・単位画素、３・・・拡散層、４・・・絶縁膜、５・・・主要部分、６・・・延長部分、７・・・電荷蓄積領域、８・・・転送ゲート、９・・・ドレイン部、１０・・・アキューミュレーション層、１１・・・酸化膜、１２・・・延長拡散層、２１・・・半導体基板、２２・・・半導体ウェル領域、２３・・・ハードマスク、２４・・・レジスト、２５・・・低不純物濃度領域、２６・・・レジスト、２７・・・表面部分、３１・・・半導体基板、３２・・・半導体ウェル領域、３３・・・電荷蓄積領域、３４・・・ハードマスク、３５・・・レジスト、３６・・・レジスト、３７・・・表面部分、１０１・・・固体撮像素子、１０２・・・単位画素、１０３・・・拡散層、１０４・・・絶縁膜、１０５・・・電荷蓄積領域、１０８・・・転送ゲート、１０９・・・ドレイン部、１１０・・・アキューミュレーション層、１１１・・・酸化膜
【図１】
2006303385.tif 000003
【図２】
2006303385.tif 000004
【図３】
2006303385.tif 000005
【図４】
2006303385.tif 000006
【図５】
2006303385.tif 000007
【図６】
2006303385.tif 000008
【図７】
2006303385.tif 000009
【図８】
2006303385.tif 000010
【図９】
2006303385.tif 000011
【図１０】
2006303385.tif 000012
【図１１】
2006303385.tif 000013
【図１２】
2006303385.tif 000014