(57)【要約】【課題】フィールドプレート電極下の絶縁膜に段差がある半導体装置において、電界強度を低減し、耐圧構造の占有面積を低減した低コストで高耐圧の半導体装置を提供する。【解決手段】第３絶縁膜４ｃ上に形成されたフィールドプレート電極５の末端（第４箇所ｄ）を櫛の歯状部７に形成することで、この箇所の電界強度分布を広げ、電界強度のピークを低下させる。【選択図】        図１
2006080368.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の第１主面の表面層に選択的に形成される第２導電型の第１領域と、該第１領域上から前記半導体基板の第１主面上にかけて形成される絶縁膜と、該絶縁膜上に前記第１領域と接続するように選択的に形成される金属膜とを有する半導体装置において、前記絶縁膜の厚さを、前記第１領域側で薄く、前記金属膜の外端側で厚くし、かつ前記金属膜の外端の平面形状が櫛の歯状であることを特徴とする半導体装置。
【請求項２】
前記絶縁膜の薄い箇所と厚い箇所の境界の段差の平面形状が櫛の歯状であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記櫛の歯状の先端の角部と根本の角部の平面形状が円弧状であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体装置の第２主面の表面層に形成される第１導電型の第２領域と、前記第１領域と接続する第１電極と、前記第２領域と接続する第２電極とを有することを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記櫛の歯状の根本から先端へ向かう方向が前記半導体基板の外周方向を向いていることを特徴とする請求項１または２に記載の半導体装置。
【請求項６】
前記金属膜がフィールドプレート電極であることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ダイオード、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、バイポーラトランジスタ等の高耐圧の半導体装置に関し、特に、その耐圧構造に関する。
【背景技術】
【０００２】
高耐圧が要求される縦型半導体装置では、半導体チップの周辺部での漏れ電流を抑えながら安定的に耐圧を確保するために、通常、特別な耐圧構造が半導体チップの周辺に設けられる。その一つとしてフィールドプレート構造があり、例えば、特許文献１に開示されている。半導体チップの周辺に絶縁膜を介してフィールドプレート電極が設置されると、その電位の影響で半導体チップ内の電位分布が平準化され、電界集中が回避される。特許文献１では、半導体チップのフィールドプレート電極の活性領域側では絶縁膜（例えば、酸化膜）を薄くし、ウェル部分の電界緩和をする一方、フィールドプレート電極の末端側（半導体チップの端部側）では厚い絶縁膜とし、高耐圧の分担を可能としている。このように、フィールドプレート電極下の絶縁膜厚を変えることで、効果的に電界集中を回避して高耐圧を得る技術が知られている。
【０００３】
しかし、耐圧が高くなるに従って、フィールドプレート電極の末端側での分担も大きくなるので、絶縁膜を充分に厚くする必要がある。このとき、活性領域側の薄い絶縁膜部分との間で段差が生じるが、この段差が大きくなると電位分布が歪曲し、この電位分布の湾曲の影響がフィールドプレート電極下の半導体領域に及ぶようになると、耐圧低下を招くことになる。そのため、この絶縁膜の段数を増やして段差を小さくすることで、緩やかに電位が変わるようにしている。
このように、絶縁膜を階段状した場合の半導体チップの断面構造とアバランシェ降伏について具体的に説明する。
図１３および図１４は、絶縁膜を階段状とした場合の従来の半導体装置の構成図であり、図１３は要部平面図、図１４は図１３のＡ−Ａ線で切断した要部断面図である。
【０００４】
図１５は、図１３および図１４の従来の半導体装置に５００Ｖの電圧を印加した場合の電界強度分布をシミュレーションで求めた模式図である。
図１６は、図１３および図１４の従来の半導体装置の耐圧構造にのみ５５０Ｖの電圧を印加し、アバランシェ降伏時の電子−正孔発生箇所をシミュレーションで求めた模式図である。このとき活性領域を耐圧構造から切り離し、活性領域にはアバランシェ電圧が印加されないようにする。
この従来の半導体装置は５００Ｖ耐圧のＭＯＳＦＥＴであり、膜厚が３段階に変わる絶縁膜上にフィールドプレート電極５５を形成し、このフィールドプレート電極５５と図示しないソース電極を接続した場合である。
図１３および図１４において、ｎ半導体基板５１の第１主面の表面層にｐウェル領域５２を形成し、このｐウェル領域５２の表面層に図示しないｎ+ ソース領域を形成し、ｎ+ ソース領域とｎ半導体基板５１に挟まれたｐウェル領域５２上に図示しないゲート絶縁膜を介して図示しないゲート電極を形成し、ｐウェル領域５２と離してｎ半導体領域５１の表面層にｐ+ チャネルストッパ領域５３を形成し、図示しないｎ+ ソース領域上とｐウェル領域５２上にソース電極５２ａを形成する。ｐウェル領域５２とｐ+ チャネルストッパ領域５３に挟まれたｎ半導体基板５１上とｐウェル領域５２の一部上とｐ+ チャネルストッパ領域５３の一部上にｐウェル領域５２側から順に０．３μｍ厚の第１絶縁膜５４ａ、０．９５μｍ厚の第２絶縁膜５４ｂ、３．３５μｍ厚の第３絶縁膜５４ｃを形成する。第１、第２、第３絶縁膜５４ａ、５４ｂ、５４ｃ上にフィールドプレート電極５５を形成し、このフィールドプレート電極５５とソース電極５２ａを接続する（フィールドプレート電極５５とソース電極５２ａは同時に形成する）。このフィールプレート電極５５と対向し、ｐ+ チャネルストッパ領域５３と接するチャネルストッパ電極５６を第３絶縁膜５４ｃ上に形成する。一方、ｎ半導体基板５１の第２主面の表面層にｎ+ ドレイン領域５７を形成し、このｎ+ ドレイン領域５７上にドレイン電極５８を形成する。こうしてＭＯＳＦＥＴの半導体チップ２００が完成する。
【０００５】
このＭＯＳＦＥＴの耐圧構造の幅Ｔは１６０μｍであり、フィールドプレート電極の長さＮは１００μｍである。また前記の第１、第２絶縁膜５４ａ、５４ｂの幅はそれぞれ３０μｍであり、第３絶縁膜５４ｃの幅は１００μｍであり、第３絶縁膜５４ｃ上のフィールドプレート電極の末端（第４箇所ｄ）までの長さは４０μｍである。
図１５において、セルが形成される活性領域側のｐウェル領域端（第１箇所ａ）、第１絶縁膜と第２絶縁膜の境界の段差（第２箇所ｂ）、第２絶縁膜と第３絶縁膜の境界の段差（第３箇所ｃ）、フィールドプレート電極の末端（第４箇所ｄ）の４箇所の付近の電界強度分布６１、６２、６３、６４の拡がりと高さは、前記のように第１、第２、第３絶縁膜４ａ、４ｂ、４ｃの厚さをそれぞれ０．３μｍ、０．９５μｍおよび３．３４μｍと順に厚くして最適化することで、ほぼ同じになり、その電界強度のピークはＥ０となる。
【０００６】
図１６において、電子−正孔発生箇所６５、６６、６７、６８はこの４箇所（ａ、ｂ、ｃ、ｄ）の狭い領域に広がっており、その領域の大きさは４箇所ともほぼ同じである。また、図示しないが単位時間、単位体積あたりの電子−正孔発生数もこの４箇所（ａ、ｂ、ｃ、ｄ）でほぼ同じである。
【特許文献１】特開２００３−２０４０６５号公報  ５頁  段落〔００１３〕、〔００１４〕
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、半導体装置の低コスト化を図るために、耐圧構造の占有面積（耐圧構造の幅）を小さくすると、前記の各箇所の電界強度が高くなり、耐圧の確保が困難になる。一方、各箇所の電界強度を弱めようとして、絶縁膜の段差の数を増すと製造プロセスが複雑になり製造コストが増大する。
この発明の目的は、前記の課題を解決して、絶縁膜の段差の数を増すことなく、活性領域側のｐウェル領域端、絶縁膜の段差、フィールドプレート電極の末端の各箇所の電界強度を共に低減し、耐圧構造の占有面積を低減した低コストで高耐圧の半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、第１導電型の半導体基板の第１主面の表面層に選択的に形成される第２導電型の第１領域と、該第１領域上から前記半導体基板の第１主面上にかけて形成される絶縁膜と、該絶縁膜上に前記第１領域と接続するように選択的に形成される金属膜とを有する半導体装置において、前記絶縁膜の厚さを、前記第１領域側で薄く、前記金属膜の外端側で厚くし、かつ前記金属膜の外端の平面形状が櫛の歯状である構成とする。
また、前記絶縁膜の薄い箇所と厚い箇所の境界の段差の平面形状が櫛の歯状であるとよい。
また、前記櫛の歯状の先端の角部と根本の角部の平面形状が円弧状であるとよい。
また、前記半導体装置の第２主面の表面層に形成される第１導電型の第２領域と、前記第１領域と接続する第１電極と、前記第２領域と接続する第２電極とを有するとよい。
【０００９】
また、前記櫛の歯状の根本から先端へ向かう側面の方向が前記半導体基板の外周方向を向いているとよい。
また、前記金属膜はフィールドプレート電極である。
【発明の効果】
【００１０】
この発明によると、半導体チップの周辺に段差のある絶縁膜を介して設けられたフィールドプレート電極の末端を、外周に向かって櫛の歯状とすることで、電界集中箇所を分散させて、電界強度を低減することができる。
また、フィールドプレート電極下の絶縁膜の段差を外周に向かって櫛の歯状とすることで、電界集中箇所を分散させて、段数を増大させることなく、活性領域側のｐウェル領域端、絶縁膜の段差、フィールドプレート電極末端の各箇所の電界強度を低減することができる。
また、前記フィールドプレート電極または絶縁膜の櫛の歯状の先端と根本の平面形状を丸めることで、さらに電界強度の低減を図ることができる。
その結果、耐圧構造の占有面積を低減した低コストで高耐圧の半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
発明を実施する最良の形態について実施例に基づいて説明する。その中で、ｐまたはｎを冠記した領域では、それぞれ正孔、電子が多数キャリアであり、さらに上付きの＋が付随するものは比較的高いキャリア濃度であることを示している。また、本例では第１導電型をｎ型に、第２導電型をｐ型に規定しているが、これが逆の場合であっても実施形態は同様である。
【実施例１】
【００１２】
図１〜図３は、この発明の第１実施例の半導体装置の構成図であり、図１は要部平面図、図２は図１のＡ−Ａ線で切断した要部断面図、図３は図１のＢ−Ｂ線で切断した要部断面図である。この半導体装置は５００Ｖ耐圧のＭＯＳＦＥＴの場合である。尚、この耐圧構造は、ＩＧＢＴ、バイポーラトランジスタおよびｐｎダイオードなどにも当然適用できる。
図４は、図１〜図３の半導体装置に５００Ｖの電圧を印加した場合の耐圧構造の電界強度分布をシミュレーションで求めた模式図である。
図５は、図１〜図３の半導体装置の耐圧構造部でのアバランシェ降伏時の電子−正孔発生箇所をシミュレーションで求めた模式図である。これは、耐圧構造部に５５０Ｖ電圧を印加してアバランシェ降伏を発生させた場合である。
【００１３】
図１〜図３において、ｎ半導体基板１の第１主面の表面層にｐウェル領域２を形成し、このｐウェル領域２の表面層に図示しないｎ+ ソース領域を形成し、ｎ+ ソース領域とｎ半導体基板１に挟まれたｐウェル領域２上に図示しないゲート絶縁膜を介して図示しないゲート電極を形成し、ｐウェル領域２と離してｎ半導体領域１の表面層にｐ+ チャネルストッパ領域３を形成し、図示しないｎ+ ソース領域上とｐウェル領域２上にソース電極２ａを形成する。ｐウェル領域２とｐ+ チャネルストッパ領域３に挟まれたｎ半導体基板１上とｐウェル領域２の一部上とｐ+ チャネルストッパ領域３の一部上にｐウェル領域２側から順に厚くなる０．１５μｍ厚の第１絶縁膜４ａ、０．８μｍ厚の第２絶縁膜４ｂ、３．３μｍ厚の第３絶縁膜４ｃを形成する。この第１、第２、第３絶縁膜４ａ、４ｂ、４ｃは例えば酸化膜などである。この第１、第２絶縁膜４ａ、４ｂの幅を２５μｍ程度（従来構造は３０μｍ程度）にし、第３絶縁膜４ｃの幅を９０μｍ程度とする。また、第３絶縁膜４ｃ上のフィールドプレート電極５の末端の櫛の歯状の先端８までの長さを３０μｍとする（従来構造は４０μｍ）。第１、第２、第３絶縁膜４ａ、４ｂ、４ｃ上にフィールドプレート電極５を形成し、このフィールドプレート電極５の電位をソース電極２ａの電位に固定するために、フィールドプレート電極５とソース電極２ａを接続する（フィールドプレート電極５とソース電極２ａは同時に形成する）。このフィールプレート電極５と対向し、ｐ+ チャネルストッパ領域３と接するチャネルストッパ電極６を第３絶縁膜４ｃ上に形成する。このｐ+ チャネルストッパ領域３とその上に形成するチャネルストッパ電極６は、漏れ電流を抑える働きがあり、これらを形成することで、信頼性の高い耐圧構造とすることができる。
【００１４】
一方、ｎ半導体基板１の第２主面の表面層にｎ+ ドレイン領域７０を形成し、このｎ+ ドレイン領域７０上にドレイン電極８０を形成する。このようにしてＭＯＳＦＥＴの半導体チップ１００が完成する。
前記のフィールドプレート電極５の末端（第４箇所ｄ）を図１のように櫛の歯状部７にして、歯の幅ｅを１μｍ、間隔ｆを１μｍで、歯の長さｇを１．５μｍとする。この歯の長さｇを長くすると、電界強度分布が櫛の歯状部７の先端８と根本９にピークが割れてできて電界強度分布の広がり効果が弱まる。一方、短くすると、先端８と根本９の距離が短くなり、電界強度分布の広がりが小さくなり、電界強度が高くなる。
また、このＭＯＳＦＥＴの耐圧構造の幅Ｌ（ｐウェル領域２端から第３絶縁膜４ｃ端までの距離）は１６０μｍであり、従来の耐圧構造の幅Ｔより２０μｍ短くなっている。また、フィールドプレート電極の長さＭ（第１絶縁膜４ａ端からフィールドプレート電極５の末端までの距離）は８０μｍであり、従来のフィールドプレート電極の長さＮよりも２０μｍ短くなっている。
【００１５】
また、この耐圧構造は必ずしも半導体チップ１００の外周部全体を取り囲んでいる必要は無く、例えば電位分布が不規則になりやすい半導体チップ１００の角部などに局所的に用いても良い。
図４において、第１、第２、第３、第４箇所ａ、ｂ、ｃ、ｄでの電界強度分布は１１、１２、１３、１４である。フィールドプレート電極の末端（第４箇所ｄ）での電界強度分布１４を櫛の歯状部が形成された領域（歯の先端８と根本９の間）で広げることで、セルが形成される活性領域側のｐウェル領域端（第１箇所ａ）、第１絶縁膜と第２絶縁膜の境界の段差（第２箇所ｂ）、第２絶縁膜と第３絶縁膜の境界の段差（第３箇所ｃ）、フィールドプレート電極の末端（第４箇所ｄ）の各箇所の電界強度Ｅ１を低減できて、耐圧構造の占有面積を縮小した場合でも、耐圧構造での耐圧を確保することができる。これは、フィールドプレート電極の末端（第４箇所ｄ）に追随するように等電位面が大きく歪曲するので、フィールドプレート電極の末端（第４箇所ｄ）を櫛の歯状部７にして電極５の境界の方向を外周に向かう方向にすることで、等電位面が外周に向かう方向にも湾曲するため、櫛の歯状部５領域で電界強度分布が広がる。この電界強度分布の広がりにより、電界強度Ｅ１が低減され、電界集中が抑制されるからである。このフィールドプレート電極の末端（第４箇所ｄ）での電界強度の低減分を、活性領域側のｐウェル領域端、絶縁膜の段差にも均等に分けることで、各箇所（第１、第２、第３、第４箇所）の電界強度をそれぞれ低減させることができる。
【００１６】
図５において、フィールドプレート電極の末端（第４箇所ｄ）の櫛の歯状部で、アバランシェ降伏時の電子−正孔発生箇所が広がっている。
前記の結果、絶縁膜の段数を増加させずに、耐圧構造の占有面積（耐圧構造の幅）を低減できて、低コストで高耐圧の半導体装置を形成することができる。
勿論、活性領域を耐圧構造の面積が低減した分増加させると半導体チップ１００の大きさを変えずに、電流容量を大きくすることができる。
尚、前記の図４の電界強度分布１１と図５の電子−正孔発生箇所１５の位置を第１箇所ａとして描いたが、実際はａ付近のｐウェル領域２とｎ半導体基板１のｐｎ接合の曲率部である。
【実施例２】
【００１７】
図６〜図９は、この発明の第２実施例の半導体装置の構成図であり、図６は要部平面図、図７は図６のＡ−Ａ線で切断した要部断面図、図８は図６のＢ−Ｂ線で切断した要部断面図、図９は図６のＣ−Ｃ線で切断した要部断面図である。
図１０は、図６〜図９の半導体装置に５００Ｖの電圧を印加した場合の耐圧構造の電界強度分布をシミュレーションで求めた模式図である。
図１１は、図６〜図９の半導体装置の耐圧構造部でのアバランシェ降伏時の電子−正孔発生箇所をシミュレーションで求めた模式図である。これは、耐圧構造部に５８０Ｖ電圧を印加してアバランシェ降伏を発生させた場合である。
図６〜図９において、第１実施例と異なるのは、第２、第３絶縁膜４ｂ、４ｃの厚さを薄くし、第２絶縁膜４ｂと第３絶縁膜４ｃの境界の段差（第３箇所ｃ）を櫛の歯状部２１とした点である。この第１、第２、第３絶縁膜４ａ、４ｂ、４ｃの厚さをそれぞれ０．１５μｍ、０．７μｍ、３．１μｍにして、櫛の歯状部の幅を１μｍ、間隔を１μｍで、歯の長さを０．２μｍにして、最適化を図った。この櫛の歯状部の長さがフィールドプレート電極の末端（第４箇所ｄ）の櫛の歯状部の長さ（１．５μｍ）に対して、０．２μｍと小さいのは、第２絶縁膜４ｂの厚みが第３絶縁膜４ｃの厚みに対して大幅に薄いからである。
【００１８】
第２絶縁膜４ｂと第３絶縁膜４ｃの境界の段差（第３箇所ｃ）での電界強度分布が広がることで、各箇所（第１、第２、第３、第４箇所）の電界強度Ｅ２（図１０）を第１実施例より低減できる。その結果、第１実施例より耐圧を高くすることができる。一方、第１実施例と同一耐圧とした場合、第１実施例より耐圧構造の占有面積を低減することができて、さらに低コストで高耐圧の半導体装置を製造することができる。
尚、図６では第１絶縁膜４ａと第２絶縁膜４ｂの境界の段差（第２箇所ｂ）は直線状にしたが、櫛の歯状にしても構わない。しかし、第１絶縁膜４ａの厚さが薄いため、第１絶縁膜４ａ内で耐圧を受け持つ分が小さく、大部分がｎ半導体基板１で担うために、櫛の歯状にすることでの電界強度の緩和効果は小さい。また、活性領域を耐圧構造の面積が低減した分増加させると半導体チップ１の大きさを変えずに、電流容量を大きくすることができる。
【００１９】
このように、絶縁膜の段差の平面形状を櫛の歯状部とすることで、第１実施例より、耐圧構造の占有面積を縮小できる。
図１０において、フィールドプレート電極の末端の櫛の歯状部と共に、第２絶縁膜と第３絶縁膜の境界の段差の櫛の歯状部でも電界強度分布を広げることで、活性領域側のｐウェル領域端（第１箇所ａ）、絶縁膜の段差（第２、第３箇所ｂ、ｃ）、フィールドプレート電極末端（第４箇所ｄ）の各箇所の電界強度を低減できる。
図１１において、第２絶縁膜４ｂと第３絶縁膜４ｃの境界の櫛の歯状の段差にもアバランシェ降伏時の電子−正孔発生箇所が広がっている。
尚、本実施例では、絶縁膜の段差（第３箇所ｃ）の櫛の歯状の凹凸の周期とフィールドプレート電極の末端（第４箇所ｄ）の櫛の歯状の凹凸の周期が完全に一致しているが、凹凸を互いに反対になるようにしてもよい。また、互いの周期をずらしても構わない。これは、フィールドプレート電極の末端（第４箇所ｄ）と第２、第３絶縁膜の境界の段差（第３箇所ｃ）との距離、およびこの段差（第３箇所ｃ）と第１、第２絶縁膜の段差（第２箇所ｂ）との距離がそれぞれ大きくなるように離して（２５μｍ〜３０μｍ程度）、第１、第２、第３絶縁膜４ａ、４ｂ、４ｃを形成しているため、電界強度分布３１〜３４が互いに影響しないで独立しているためである。
【００２０】
また、絶縁膜の膜厚は３段で構成しているが、その段数を制限するものではなく、段差位置をずらす箇所についてもその数や位置は任意である。しかし、段数を多くすることは、その製造工程が増えることであるから、特に高耐圧品においてはコストが高くなるため、段数を最適化する必要があり、５００Ｖ耐圧クラスでは３段程度が最適である。
また、これらを適用した耐圧構造は必ずしも半導体チップ１００の外周部全体を取り囲んでいる必要は無く、例えば電位分布が不規則になりやすい半導体チップ１００の角部などに局所的に用いても良い。
【実施例３】
【００２１】
図１２は、この発明の第３実施例の半導体装置の要部平面図である。第１実施例との違いはフィールドプレート電極の末端（第４箇所ｄ）の櫛の歯状の先端８と根本９の平面形状に丸みを付けた点である。このように丸みを付けることで、電界強度を低減することができる。尚、図示しないが、図１２の第２、第３絶縁膜４ａ、４ｂの境界の櫛の歯状の段差の平面形状にも丸みを付けて、各絶縁膜４ａ、４ｂ、４ｃの厚みを最適化することで、第２実施例よりさらに各箇所の電界強度を低減することができる。
【図面の簡単な説明】
【００２２】
【図１】この発明の第１実施例の半導体装置の要部平面図
【図２】図１のＡ−Ａ線で切断した要部断面図
【図３】図１のＢ−Ｂ線で切断した要部断面図
【図４】図１〜図３の半導体装置に５００Ｖの電圧を印加した場合の耐圧構造の電界強度分布をシミュレーションで求めた模式図
【図５】図１〜図３の半導体装置の耐圧構造部でのアバランシェ降伏時の電子−正孔発生箇所をシミュレーションで求めた模式図
【図６】この発明の第２実施例の半導体装置の要部平面図
【図７】図６のＡ−Ａ線で切断した要部断面図
【図８】図６のＢ−Ｂ線で切断した要部断面図
【図９】図６のＣ−Ｃ線で切断した要部断面図
【図１０】図６〜図９の半導体装置に５００Ｖの電圧を印加した場合の耐圧構造の電界強度分布をシミュレーションで求めた模式図
【図１１】図６〜図９の半導体装置の耐圧構造部でのアバランシェ降伏時の電子−正孔発生箇所をシミュレーションで求めた模式図
【図１２】この発明の第３実施例の半導体装置の要部平面図
【図１３】絶縁膜を階段状にした場合の従来の半導体装置の要部平面図
【図１４】図１３のＡ−Ａ線で切断した要部断面図
【図１５】図１３および図１４の従来の半導体装置に５００Ｖの電圧を印加した場合の電界強度分布をシミュレーションで求めた模式図
【図１６】図１３および図１４の従来の半導体装置の耐圧構造にのみ５５０Ｖの電圧を印加し、アバランシェ降伏時の電子−正孔発生箇所をシミュレーションで求めた模式図
【符号の説明】
【００２３】
１    ｎ半導体基板
２    ｐウェル領域
２ａ  ソース電極
３    ｐ+ チャネルストッパ領域
４    絶縁膜
４ａ  第１絶縁膜
４ｂ  第２絶縁膜
４ｃ  第３絶縁膜
５    フィールドプレート電極
６    チャネルストッパ電極
７、２１  櫛の歯状部
８、２２  歯の先端
９、２３  歯の根本
１０、２４  歯の側壁
１１、１２、１３、１４、３１、３２、３３、３４  電界強度分布
１５、１６、１７、１８、３５、３６、３７、３８  電子−正孔発生箇所
７０    ｎ+ ドレイン領域
８０    ドレイン電極
ａ    第１箇所
ｂ    第２箇所
ｃ    第３箇所
ｄ    第４箇所
ｅ    歯の幅
ｆ    歯の間隔
ｇ    歯の長さ
Ｌ    耐圧構造の幅
Ｍ    フィールドプレート電極の長さ
Ｅ０、Ｅ１  Ｅ２  電界強度（ピーク）
【図１】
2006080368.tif 000003
【図２】
2006080368.tif 000004
【図３】
2006080368.tif 000005
【図４】
2006080368.tif 000006
【図５】
2006080368.tif 000007
【図６】
2006080368.tif 000008
【図７】
2006080368.tif 000009
【図８】
2006080368.tif 000010
【図９】
2006080368.tif 000011
【図１０】
2006080368.tif 000012
【図１１】
2006080368.tif 000013
【図１２】
2006080368.tif 000014
【図１３】
2006080368.tif 000015
【図１４】
2006080368.tif 000016
【図１５】
2006080368.tif 000017
【図１６】
2006080368.tif 000018