(57)【要約】【課題】  高抵抗アモルファスシリコン膜４の厚さを薄くするとともにコンタクト層６の膜厚を略一定にすることにより、特性が不安定になったり、不均一な特性を示すことのない薄膜トランジスタを提供する。【解決手段】  基板１上に形成されたゲート電極２、ゲート電極２上及び基板１上に形成されたゲート絶縁膜３、ゲート絶縁膜３上に形成された高抵抗アモルファスシリコン膜４、高抵抗アモルファスシリコン膜４上の各一部にコンタクト層６を介して形成されたドレイン電極７及びソース電極８を有する薄膜トランジスタであって、コンタクト層６は、高抵抗アモルファスシリコン膜４中に不純物５を拡散して得た低抵抗領域であり、ドレイン電極７及びソース電極８の接触部分に拡散されている不純物５の量が０．０１％以上になっている。【選択図】図１
2006279059.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、前記基板上及び前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファスシリコン膜と、前記アモルファスシリコン膜上の各一部にコンタクト層を介して形成されたドレイン電極及びソース電極とを有し、前記コンタクト層は、前記ドレイン電極及び前記ソース電極のそれぞれと前記アモルファスシリコン膜とが接触された部分であり、前記アモルファスシリコン膜の断面形状は、前記コンタクト層に対して凸型である薄膜トランジスタ。
【請求項２】
請求項１に記載の薄膜トランジスタにおいて、前記ドレイン電極と前記ソース電極との間に形成されるチャネル幅は、前記ゲート電極よりも狭いものである薄膜トランジスタ。
【請求項３】
請求項１に記載の薄膜トランジスタにおいて、前記ドレイン電極と前記ソース電極との間に形成されるチャネル幅は、前記ゲート電極と同じである薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに係り、特に、アクティブマトリクス型液晶表示装置のスイッチング素子として用いられる薄膜トランジスタに関する。
【背景技術】
【０００２】
現在、アクティブマトリクス型液晶表示装置には、液晶素子をスイッチングするスイッチング素子として主にチャネルエッチング型薄膜トランジスタが用いられている。
【０００３】
図６（ａ）乃至（ｄ）は、かかる既知のチャネルエッチング型薄膜トランジスタの構成を示すもので、その製造プロセスを示す断面構成図である。
【０００４】
図６（ａ）乃至（ｄ）において、６１はガラス基板、６２はゲート電極、６３は窒化シリコン（ＳｉＮ）からなるゲート絶縁膜、６４はトランジスタ能動部を形成する高抵抗アモルファスシリコン膜、６５はコンタクト層を形成する低抵抗アモルファスシリコン膜、６６はドレイン電極、６７はソース電極、６８は窒化シリコン（ＳｉＮ）からなる保護膜である。
【０００５】
図６（ａ）乃至（ｄ）を用い、既知のチャネルエッチング型薄膜トランジスタの製造プロセスについて説明すると、次の通りである。
【０００６】
まず、図６（ａ）に示されるように、ガラス基板１上にゲート電極２を形成し、ゲート電極２上及びガラス基板１上にゲート絶縁膜６３を形成する。その後、ゲート絶縁膜６３上に高抵抗アモルファスシリコン膜６４を形成し、高抵抗アモルファスシリコン膜６４の表面に低抵抗アモルファスシリコン膜６５を形成する。
【０００７】
次に、図６(ｂ)に示されるように、エッチングにより不要部分の高抵抗アモルファスシリコン膜６４を低抵抗アモルファスシリコン膜６５とともに除去して島状部分を形成し、島状部分の両端を含む領域にドレイン電極６６及びソース電極６７を形成する。
【０００８】
次いで、図６(ｃ)に示されるように、形成したドレイン電極６６及びソース電極６７をマスクとし、エッチングによってドレイン電極６６とソース電極６７間にあるチャネル部分の高抵抗アモルファスシリコン膜６４の一部を低抵抗アモルファスシリコン膜６５とともに除去（チャネルエッチング工程）する。このとき、ドレイン電極６６と高抵抗アモルファスシリコン膜６４との間及びソース電極６７と高抵抗アモルファスシリコン膜６４との間に低抵抗アモルファスシリコン膜６５が残留形成される。
【０００９】
最後に、図６(ｄ)に示すように、ドレイン電極６６及びソース電極６７上及びチャネル形成部分に保護膜６８を形成し、ドレイン電極６６及びソース電極６７の各端部をエッチングにより露出させ、チャネルエッチング型薄膜トランジスタが形成される。
【特許文献１】引用する特許文献なし
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前記既知のチャネルエッチ型薄膜トランジスタは、製造時におけるチャネルエッチング工程のエッチング量を高精度で制御することが困難であるため、チャネル部分の高抵抗アモルファスシリコン膜６４の膜厚にバラつきが生じ、それにより薄膜トランジスタの特性が不安定になったり、不均一な特性を示すことがあった。
【００１１】
また、前記既知のチャネルエッチ型薄膜トランジスタは、トランジスタの特性の不安定性を除去するために高抵抗アモルファスシリコン膜６４の膜厚を厚くすると、高抵抗アモルファスシリコン膜６４の抵抗値が増大し、薄膜トランジスタ内を通流する電流が高抵抗アモルファスシリコン膜６４を横断する際に増大した抵抗値によって電流量が低下し、さらに、光照射による高抵抗アモルファスシリコン膜６４中に発生する光リーク電流が増加し、トランジスタの特性が劣化するだけでなく、高抵抗アモルファスシリコン膜６４を形成するための時間及び原料が増加し、生産性の低下につながるようになる。
【００１２】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、高抵抗アモルファスシリコン膜の厚さを薄くするとともにコンタクト層の膜厚を略一定にすることにより、特性が不安定になったり、不均一な特性を示すことのない薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【００１３】
前記目的を達成するために、本発明による薄膜トランジスタは、基板上に形成されたゲート電極と、ゲート電極上及び基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された高抵抗アモルファスシリコン膜と、高抵抗アモルファスシリコン膜上の各一部にコンタクト層を介して形成されたドレイン電極及びソース電極とを有するものであって、コンタクト層は、ドレイン電極及びソース電極との接触部分における高抵抗アモルファスシリコン膜中に不純物を拡散して得た低抵抗領域であり、コンタクト層への不純物の拡散量が０．０１％以上になっている第１の手段を具備する。
【００１４】
前記第１の手段によれば、ソース電極及びドレイン電極の下部にある高抵抗アモルファスシリコン膜の表面に付着させた不純物を、熱処理によって高抵抗アモルファスシリコン膜の内部に拡散させ、高抵抗アモルファスシリコン膜とソース電極及びドレイン電極との接触部分における高抵抗アモルファスシリコン膜に拡散される不純物量を０．０１％以上にするようにし、その接触部分を低抵抗アモルファスシリコン膜であるコンタクト層を形成しているので、高抵抗アモルファスシリコン膜の断面形状がチャネル部分で凸状に膨らんだ形になり、それにより高抵抗アモルファスシリコン膜の厚さを薄くしても、低抵抗コンタクト層の厚さが略一定になり、得られた薄膜トランジスタの特性が不安定になったり、不均一な特性を示すことがなくない。
【００１５】
また、前記目的を達成するために、本発明による薄膜トランジスタの製造方法は、基板上にゲート電極を形成する第１工程と、基板上及びゲート電極上にゲート絶縁膜を形成する第２工程と、ゲート絶縁膜上に高抵抗アモルファスシリコン膜を形成する第３工程と、高抵抗アモルファスシリコン膜の全表面に不純物を付着する第４工程と、不純物を付着した高抵抗アモルファスシリコン膜を島状に残留させ、残りを除去する第５工程と、不純物を付着した高抵抗アモルファスシリコン膜上の一部を含む領域上にドレイン電極及びソース電極を形成する第６工程と、ドレイン電極及びソース電極間の露出した不純物を付着した高抵抗アモルファスシリコン膜の領域から付着した不純物を除去する第７工程と、熱処理によりドレイン電極及びソース電極と付着した不純物を高抵抗アモルファスシリコン膜との接触部分の不純物を高抵抗アモルファスシリコン膜中に拡散させ、低抵抗のコンタクト層を形成する第８工程とを経て薄膜トランジスタを形成している第２の手段を具備する。
【００１６】
前記第２の手段によれば、高抵抗アモルファスシリコン膜の表面に不純物を付着し、不純物を付着した高抵抗アモルファスシリコン膜の整形、ソース電極及びドレイン電極の形成後に、熱処理によってソース電極及びドレイン電極と付着した不純物を高抵抗アモルファスシリコン膜との接触部分の不純物を高抵抗アモルファスシリコン膜中に拡散させ、低抵抗のコンタクト層を形成しているので、高抵抗アモルファスシリコン膜の厚さを薄くしても、低抵抗コンタクト層の厚さを略一定にすることができ、それにより、良好な特性の薄膜トランジスタが得られ、しかも、高抵抗アモルファスシリコン膜を形成する際の生産性の向上を図ることができる。
【００１７】
さらに、前記目的を達成するために、本発明による薄膜トランジスタの製造方法は、基板上にゲート電極を形成する第１工程と、基板上及びゲート電極上にゲート絶縁膜を形成する第２工程と、ゲート絶縁膜上に高抵抗アモルファスシリコン膜を形成する第３工程と、高抵抗アモルファスシリコン膜の全表面に不純物を付着する第４工程と、不純物を付着した高抵抗アモルファスシリコン膜上にフォトレジスト膜を形成する第５工程と、基板側からフォトレジスト膜を露光し、ゲート絶縁膜と同幅のフォトレジストパターンを形成する第６工程と、フォトレジストパターン上及び不純物を付着した高抵抗アモルファスシリコン膜上に金属層を形成する第７工程と、フォトレジストパターン及びその上の金属層を除去してドレイン電極及びソース電極を形成する第８工程と、ドレイン電極及びソース電極間の露出した不純物を付着した高抵抗アモルファスシリコン膜の領域から付着した不純物を除去する第９工程と、熱処理によりドレイン電極及びソース電極と付着した不純物を高抵抗アモルファスシリコン膜との接触部分の不純物を高抵抗アモルファスシリコン膜中に拡散させ、低抵抗のコンタクト層を形成する第１０工程と、ドレイン電極上及びソース電極上を除く表面領域に保護膜を形成する第１１工程とを経て薄膜トランジスタを形成している第３の手段を具備する。
【００１８】
前記第３の手段によれば、不純物を付着した高抵抗アモルファスシリコン膜上にフォトレジスト膜を形成し、基板側からフォトレジスト膜を露光してフォトレジストパターンを形成した後、フォトレジストパターン上及び高抵抗アモルファスシリコン膜上に金属層を形成し、フォトレジストパターン及びその上の金属層を除去してソース電極及びドレイン電極を形成するようにしているので、前記第２の手段による作用をそのまま享受できるとともに、製造プロセスを一部簡素化することができる。
【００１９】
また、前記第２及び第３の手段において、全工程を、真空状態で結合されているエッチング装置及び保護膜形成装置を用い、それらの装置内で真空状態を維持したまま連続的に行うようにすれば、大気中に浮遊する異物がチャネル部分に付着したりする等のことがなく、薄膜トランジスタの欠陥発生の度合いを抑制することができる。
【発明の効果】
【００２０】
以上のように、本発明による薄膜トランジスタによれば、ソース電極及びドレイン電極直下の高抵抗アモルファスシリコン膜の表面に付着させた不純物を、熱処理によって高抵抗アモルファスシリコン膜中に拡散させ、高抵抗アモルファスシリコン膜とソース電極及びドレイン電極との接触部分における高抵抗アモルファスシリコン膜に拡散した不純物量を０．０１％以上になるようにし、その接触部分を低抵抗アモルファスシリコン膜であるコンタクト層を形成しているので、高抵抗アモルファスシリコン膜の断面形状がチャネル部分で凸状に膨らんだ形になり、それにより高抵抗アモルファスシリコン膜の厚さを薄くしても、低抵抗コンタクト層の厚さがほぼ一定になり、得られた薄膜トランジスタの特性が不安定になったり、不均一な特性を示すことがなくなるという効果がある。
【００２１】
また、本発明による薄膜トランジスタの製造方法の１つによれば、高抵抗アモルファスシリコン膜の表面に不純物を付着し、不純物を付着した高抵抗アモルファスシリコン膜の整形、ソース電極及びドレイン電極の形成後に、熱処理によってソース電極及びドレイン電極と付着した不純物を高抵抗アモルファスシリコン膜との接触部分の不純物を高抵抗アモルファスシリコン膜中に拡散させ、低抵抗のコンタクト層を形成しているので、高抵抗アモルファスシリコン膜の厚さを薄くしても、低抵抗コンタクト層の厚さをほぼ一定にして、良好な特性の薄膜トランジスタを得ることができ、しかも、高抵抗アモルファスシリコン膜を形成する際の生産性の向上を図ることができるという効果がある。
【００２２】
さらに、本発明による薄膜トランジスタの製造方法の他の１つによれば、不純物を付着した高抵抗アモルファスシリコン膜上にフォトレジスト膜を形成し、基板側からフォトレジスト膜を露光してフォトレジストパターンを形成した後、フォトレジストパターン上及び高抵抗アモルファスシリコン膜上に金属層を形成し、フォトレジストパターン及びその上の金属層を除去してソース電極及びドレイン電極を形成するようにしているので、前記効果が得られる他に、製造プロセスを一部簡素化することができるという効果がある。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図面を参照して説明する。
【００２４】
図１（ａ）乃至（ｅ）は、第１の実施の形態による薄膜トランジスタの構成を示すもので、その製造プロセスを示す断面図である。
【００２５】
図１（ａ）乃至（ｅ）において、１はガラス基板（例えばコーニング製）、２はゲート電極、３は窒化シリコン（ＳｉＮ）からなるゲート絶縁膜、４はトランジスタ能動部となる高抵抗アモルファスシリコン膜、５はクロム（Ｃｒ）の微粒子等からなる不純物、６はコンタクト層を形成する低抵抗アモルファスシリコン膜、７はドレイン電極、８はソース電極、９は窒化シリコン（ＳｉＮ）からなる保護膜である。
【００２６】
図１（ａ）乃至（ｅ）を用い、第１の実施の形態による薄膜トランジスタの製造プロセスについて説明すると、次の通りである。
【００２７】
まず、図１（ａ）に示されるように、ガラス基板１上にスパッタリング法によって厚さ約１２０ｎｍのクロム（Ｃｒ）膜を形成し、そのクロム（Ｃｒ）膜をホトエッチングによってパターニングしてゲート電極２を形成する。この後、プラズマ化学気相成長（ＣＶＤ）装置を用い、以下に述べるような各種薄膜を形成する。すなわち、第１に、ＳｉＨ4 、ＮＨ3 、Ｎ2 等の混合ガスを用い、ゲート電極２上に厚さ３００ｎｍの窒化シリコン（ＳｉＮ）からなるゲート絶縁膜３を形成する。第２に、例えば、ＳｉＨ4 、とＨ2 の混合ガスを用い、ゲート絶縁膜３上に、厚さ約１５０ｎｍの高抵抗アモルファスシリコン膜４を形成する。第３に、同じ化学気相成長（ＣＶＤ）装置を用いてＰＨ3 ガスを分解し、高抵抗アモルファスシリコン膜４の表面に燐（Ｐ）からなる不純物５を付着させ、図１（ａ）に図示の構成のもの（以下、第１構成という）を得ている。この場合、高抵抗アモルファスシリコン膜４の形成工程と不純物５の付着工程は、真空状態を維持したまま連続的に行うのが望ましい。
【００２８】
次に、図１(ｂ)に示されるように、第１構成に対して、ＳＦ6 等のエッチングガスを用いたドライエッチング法により、不純物５を付着させた高抵抗アモルファスシリコン膜４の不要部分を除去して島状部分を形成する。この後、スパッタリング法を用い、高抵抗アモルファスシリコン膜４上及びゲート絶縁膜３上に室温で厚さが約１２０ｎｍのクロム（Ｃｒ）膜を形成し、このクロム（Ｃｒ）膜をホトエッチングによりパターニングし、ドレイン電極７及びソース電極８を形成して、図１（ｂ）に図示の構成のもの（以下、第２構成という）を得ている。
【００２９】
次いで、図１(ｃ)に示されるように、第２構成に対して、プラズマ化学気相成長（ＣＶＤ）装置を用い、ドレイン電極７及びソース電極８を形成したガラス基板１を水素プラズマに１００秒間晒すことにより、ドレイン電極７及びソース電極８で覆われていないチャネル部分の高抵抗アモルファスシリコン膜４の表面に付着した不純物５を、主としてＰＨ3 ガスの状態にして飛散除去させ、図１（ｃ）に図示の構成のもの（以下、第３構成という）を得ている。
【００３０】
続いて、図１(ｄ)に示されるように、第３構成に対して、真空中で温度３００℃の熱アニールを１０分間実施し、ドレイン電極７及びソース電極８と接触する高抵抗アモルファスシリコン膜４の表面に付着させた燐（Ｐ）からなる不純物５を高抵抗アモルファスシリコン膜４の表面から約５０ｎｍの深さまで拡散させ、ドレイン電極７及びソース電極８と高抵抗アモルファスシリコン膜４とが接触する高抵抗アモルファスシリコン膜４内に低抵抗アモルファスシリコン膜からなるコンタクト層６を形成し、図１（ｄ）に図示の構成のもの（以下、第４構成という）を得ている。
【００３１】
最後に、図１(ｅ)に示されるように、第４構成に対して、プラズマ化学気相成長（ＣＶＤ）装置を用い、露出表面部分に、ＳｉＨ4 、ＮＨ3 、Ｎ2 等の混合ガスを用いて厚さ５００ｎｍの窒化シリコン（ＳｉＮ）からなる保護膜９を形成する。形成した窒化シリコン（ＳｉＮ）膜に対して、ＳＦ6 等のエッチングガスを用いたドライエッチング法により、不要部分をエッチング除去し、ドレイン電極７及びソース電極８の一部を露出させ、チャネルエッチング型薄膜トランジスタが完成する。
【００３２】
なお、前記水素プラズマによる不純物５の除去工程、熱アニール工程、保護膜９の形成工程は、プラズマ化学気相成長（ＣＶＤ）装置に供給されるガスを切り替えることにより、同じ装置内で連続的に実施することが可能である。また、保護膜９を温度３００℃で形成する場合は、この保護膜９の形成時に不純物５である燐（Ｐ）が高抵抗アモルファスシリコン膜４の表面から内部に拡散するため、熱アニール工程を省くことができる。
【００３３】
次に、図２は、第１の実施の形態による薄膜トランジスタが示すドレイン電流Ｉｄのゲート電圧Ｖｇ依存性（Ｉｄ―Ｖｇ特性）を示す特性図である。
【００３４】
図２において、横軸はＶで表したゲート電圧Ｖｇであり、縦軸はＡで表したドレイン電流Ｉｄであって、曲線ａは第１の実施の形態による薄膜トランジスタ（以下、これを本発明の薄膜トランジスタという）が呈する特性であり、曲線ｂは水素プラズマによる不純物除去工程を省いた薄膜トランジスタ（以下、これを参考例１の薄膜トランジスタという）が呈する特性であり、曲線ｃは熱アニールによる不純物拡散工程を省いた薄膜トランジスタ（以下、これを参考例２の薄膜トランジスタという）が呈する特性である。なお、これらの特性図において、薄膜トランジスタのドレイン・ソース電極間への印加電圧は１０Ｖである。
【００３５】
図２の曲線ａに示されるように、本発明の薄膜トランジスタは、ゲート電圧Ｖｇを負の値から正の値に変化させた場合、負から正の転換点であるＶｇ＝０Ｖを超えると、それまで少量であったドレイン電流Ｉｄが急激に増加してこのときのオンオフ電流比が１０7 を超えるようになり、急峻なスイッチング特性を示すものである。
【００３６】
ところが、図２の曲線ｂに示されるように、参考例１の薄膜トランジスタは、ドレイン電流Ｉｄがゲート電圧Ｖｇに依らずにほぼ一定値を示すもので、本発明のトランジスタのように良好なスイッチ特性を得ることができないものである。
【００３７】
また、図２の曲線ｃに示されるように、参考例２の薄膜トランジスタは、ドレイン電流Ｉｄがゲート電圧Ｖｇ＝５Ｖを境にして、減少傾向から増大傾向への転換を示すが、やはり本発明の薄膜トランジスタのように良好なスイッチ特性を得ることができないものである。
【００３８】
ちなみに、本発明の薄膜トランジスタについて、チャネル部分を含めた高抵抗アモルファスシリコン膜４の元素分布を、電子線エネルギー損失分光（ＥＥＬＳ）法または２次イオン質量分析（ＭＩＳ）法を用いて測定した結果、ドレイン電極７及びソース電極８と高抵抗アモルファスシリコン膜４との接触部において、高抵抗アモルファスシリコン膜４の表面から約５０ｎｍの深さに不純物５の燐（Ｐ）が０．０１％以上拡散し、その部分が低抵抗アモルファスシリコン膜、すなわちコンタクト層６を形成しており、不純物５の燐（Ｐ）の拡散量が０．０１％以下である高抵抗アモルファスシリコン膜４のチャネル部分は、その断面形状がコンタクト層６に対して凸型になっていることを確認できた。
【００３９】
これに対して、参考例１の薄膜トランジスタについて、同じようなチャネル部分を含めた高抵抗アモルファスシリコン膜４の元素分布を、電子線エネルギー損失分光（ＥＥＬＳ）法または２次イオン質量分析（ＭＩＳ）法を用いて測定したところ、不純物５の燐（Ｐ）がチャネル部分を含む高抵抗アモルファスシリコン膜４の表面から約５０ｎｍの範囲全体に拡散していることが確認できた。
【００４０】
また、参考例２の薄膜トランジスタについて、同じようなチャネル部分を含めた高抵抗アモルファスシリコン膜４の元素分布を、電子線エネルギー損失分光（ＥＥＬＳ）法または２次イオン質量分析（ＭＩＳ）法を用いて測定したところ、高抵抗アモルファスシリコン膜４の表面に不純物５の燐（Ｐ）が局在し、高抵抗アモルファスシリコン膜４の内部に十分に拡散しないため、ドレイン電極７びソース電極８高抵抗アモルファスシリコン膜４との接触部分の高抵抗アモルファスシリコン膜４内にコンタクト層６が形成されていないことが確認できた。
【００４１】
これらの点から、本発明の薄膜トランジスタにおいては、高抵抗アモルファスシリコン膜４に拡散される不純物５の燐（Ｐ）の拡散量を０．０１％以上にすることが必要である。
【００４２】
次いで、本発明の薄膜トランジスタにおいて、高抵抗アモルファスシリコン膜４の膜厚を３０ｎｍまで減少させたとしても、トランジスタの特性が不安定になることはなく、正のゲート電圧Ｖｇの変化に対するドレイン電流Ｉｄの変化割合が約３倍増加した。この理由は、高抵抗アモルファスシリコン膜４をドレイン電流Ｉｄが横断する際に、高抵抗アモルファスシリコン膜４の抵抗が減少しているため、ドレイン電流Ｉｄが通り易いことによるものである。
【００４３】
また、高抵抗アモルファスシリコン膜４の膜厚を３０ｎｍまで減少させた本発明の薄膜トランジスタに、１０００ルクスの白色光を照射して光リーク電流を測定したところ、光リーク電流値を約１桁減少することができた。この理由は、光リーク電流の原因となる光キャリアを発生するアモルファスシリコン膜４の厚さが１／５程度に低下しているためである。
【００４４】
前記実施の形態においては、ドレイン電極７及びソース電極８を形成する際に、クロム（Ｃｒ）膜を形成した後、そのクロム（Ｃｒ）膜をホトエッチングによりパターニングし、ドレイン電極７及びソース電極８を形成している例について説明したが、このようなドレイン電極７及びソース電極８の形成手段の代わりに、インクジェット法を用い、金属微粒子を含んだ有機媒体を電極パターンに合わせて塗布した後、温度３００℃で、１０分間焼成して有機媒体を揮発させ、金属微粒子を凝集させることにより、ドレイン電極７及びソース電極８を形成することも可能である。この場合、塗布工程と焼成工程との間に、水素プラズマによるチャネル部から不純物５の燐（Ｐ）を除去する不純物除去工程を設けておけば、焼成工程時に不純物５の燐（Ｐ）が高抵抗アモルファスシリコン膜４の内部に拡散し、ドレイン電極７及びソース電極８と、コンタクト層６とを同時に形成することができ、熱アニール工程を省略することができる。
【００４５】
次いで、図３（ａ）乃至（ｅ）は、第２の実施の形態による薄膜トランジスタの構成を示すもので、その製造プロセスを示す断面図である。
【００４６】
図３（ａ）乃至（ｅ）において、図１（ａ）乃至（ｅ）に示された構成要素と同じ構成要素については同じ符号を付けている。
【００４７】
図３（ａ）乃至（ｅ）を用い、第２の実施の形態による薄膜トランジスタの製造プロセスについて説明する。
【００４８】
まず、図３（ａ）に示されるように、ガラス基板１上にスパッタリング法によって厚さ約１２０ｎｍのクロム（Ｃｒ）膜を形成し、そのクロム（Ｃｒ）膜をホトエッチングによってパターニングしてゲート電極２を形成する。この後、プラズマ化学気相成長（ＣＶＤ）装置を用い、以下に述べるような各種薄膜を形成する。すなわち、第１に、ＳｉＨ4 、ＮＨ3 、Ｎ2 等の混合ガスを用い、ゲート電極２上に厚さ３００ｎｍの窒化シリコン（ＳｉＮ）からなるゲート絶縁膜３を形成する。第２に、例えば、ＳｉＨ4 、とＨ2 の混合ガスを用い、ゲート絶縁膜３上に、厚さ約１５０ｎｍの高抵抗アモルファスシリコン膜４を形成する。第３に、同じ化学気相成長（ＣＶＤ）装置を用いてＰＨ3 ガスを分解し、高抵抗アモルファスシリコン膜４の表面に燐（Ｐ）からなる不純物５を付着させる。第４に、スパッタリング法を用い、不純物５を付着させた高抵抗アモルファスシリコン膜４上に室温で厚さが約１２０ｎｍのクロム（Ｃｒ）膜を形成させ、図３（ａ）に図示の構成のもの（以下、再び第１構成という）を得ている。この場合においても、高抵抗アモルファスシリコン膜４の形成工程と不純物５の付着工程とクロム（Ｃｒ）膜の形成工程は、真空状態を維持したまま連続的に行うのが望ましい。
【００４９】
次に、図３(ｂ)に示されるように、第１構成に対して、同一のフォトレジストを用いて、エッチングによりクロム（Ｃｒ）膜及び不純物５を付着させた高抵抗アモルファスシリコン膜４の不要部分を除去し、島状部分を形成する。この後、チャネル部分に当たるクロム（Ｃｒ）膜をエッチングし、ドレイン電極７及びソース電極８を形成して、図３（ｂ）に図示の構成のもの（以下、再び第２構成という）を得ている。
【００５０】
次いで、図３(ｃ)に示されるように、第２構成に対して、プラズマ化学気相成長（ＣＶＤ）装置を用い、ドレイン電極７及びソース電極８を形成したガラス基板１を水素プラズマに１００秒間晒すことにより、ドレイン電極７及びソース電極８で覆われていないチャネル部分の高抵抗アモルファスシリコン膜４の表面に付着した不純物５を、主としてＰＨ3 ガスの状態にして飛散除去させ、図３（ｃ）に図示の構成のもの（以下、第３構成という）を得ている。
【００５１】
続いて、図３(ｄ)に示されるように、第３構成に対して、真空中で温度３００℃の熱アニールを１０分間実施し、ドレイン電極７及びソース電極８と接触する高抵抗アモルファスシリコン膜４の表面に付着させた燐（Ｐ）からなる不純物５を高抵抗アモルファスシリコン膜４の表面から約５０ｎｍの深さまで拡散させ、ドレイン電極７及びソース電極８と高抵抗アモルファスシリコン膜４とが接触する高抵抗アモルファスシリコン膜４内に低抵抗アモルファスシリコン膜からなるコンタクト層６を形成し、図３（ｄ）に図示の構成のもの（以下、第４構成という）を得ている。
【００５２】
最後に、図３(ｅ)に示されるように、第４構成に対して、プラズマ化学気相成長（ＣＶＤ）装置を用い、露出表面部分に、ＳｉＨ4 、ＮＨ3 、Ｎ2 等の混合ガスを用いて厚さ５００ｎｍの窒化シリコン（ＳｉＮ）からなる保護膜９を形成する。形成した窒化シリコン（ＳｉＮ）膜に対して、ＳＦ6 等のエッチングガスを用いたドライエッチング法により、不要部分をエッチング除去し、ドレイン電極７及びソース電極８の一部を露出させ、チャネルエッチング型薄膜トランジスタが完成する。
【００５３】
この第２の実施の形態においては、図３(ｂ)に示されたエッチング工程におけるホトレジストとして、例えば、「日経マイクロデバイス」２０００年６月号、第１７５頁に記載されているように、チャネル部分の膜厚が薄く、ドレイン電極７とソース電極８の上の膜厚が厚い断面が凹型のホトレジストを用いた場合、同一のホトレジストにより全てのエッチング工程を実施することができる。すなわち、断面が凹型のホトレジストを用いて、クロム（Ｃｒ）膜及び高抵抗アモルファスシリコン膜４を島状に加工する。次に、このホトレジストに対して、酸素プラズマを用い、チャネル部分の薄い部分が完全に除去され、ドレイン電極７とソース電極８の上の厚い部分が残るようにエッチングする。次いで、残ったホトレジストをマスクとして、クロム（Ｃｒ）膜をエッチングし、ドレイン電極７及びソース電極８を形成する。この場合においても、各エッチング工程、不純物の除去工程、保護膜形成工程は、真空状態を維持しながら連続的に実施することができる。
【００５４】
なお、既知のチャネルエッチング型薄膜トランジスタの製造方法においては、チャネル部分のホトレジストの除去、クロム（Ｃｒ）膜のエッチング、チャネルエッチング工程を連続的に行う必要があるため、各エッチング量の制御性が良好でなく、高抵抗アモルファスシリコン膜４の厚さを２００ｎｍ以上の厚さにしないと安定なトランジスタ特性を得ることができなかったのに対し、本発明による薄膜トランジスタの製造方法においては、チャネルエッチング工程がないため、高抵抗アモルファスシリコン膜４の厚さを５０ｎｍまで薄くしても安定なトランジスタ特性を得ることができるものであり、さらに、真空状態を維持したまま連続的に各種の工程を実行することにより、大気中に浮遊する異物の付着等による薄膜トランジスタの欠陥の発生割合を抑制することができる。
【００５５】
続く、図４は、第２の実施の形態による薄膜トランジスタの製造方法を実施するために用いられる製造装置を示す構成図である。
【００５６】
図４において、１０はエッチング装置、１１は保護膜形成装置、１２は連結機構である。
【００５７】
図４に示されるように、製造装置は、エッチング装置１０と保護膜形成装置１１が連結機構１２を介して結合されており、両装置１０、１１及び連結機構１２内は真空状態に維持されている。
【００５８】
この製造装置は、次のように動作する。  
始めに、図３（ａ）に示されるように、ガラス基板１上にゲート電極２を形成し、基板１上及びゲート電極２上にゲート絶縁膜３を形成し、ゲート絶縁膜３上に高抵抗アモルファスシリコン膜４を形成し、高抵抗アモルファスシリコン膜４の表面に不純物５を付着させ、不純物５を付着させた高抵抗アモルファスシリコン膜４上にクロム（Ｃｒ）膜を形成し、第１構成を得ており、この第１構成に、断面が凹型のホトレジストを形成する。
【００５９】
その後、ホトレジストを形成した第１構成をドライエッチング装置１０内に入れ、以下の手順によってガスを切り替え、図３（ｂ）に示された高抵抗アモルファスシリコン膜４とドレイン電極７及びソース電極８の加工処理、図３（ｃ）に示されたチャネル部分の不純物５の除去処理、及び、ホトレジスト除去処理を順次実行する。まず、フッ素系ガスを用いて、クロム（Ｃｒ）膜及び高抵抗アモルファスシリコン膜４を一括して島状にドライエッチング加工し、次に、酸素プラズマアッシャによって、ホトレジストをエッチングし、チャネル部分のクロム（Ｃｒ）膜の表面を露出させる。次いで、再びフッ素系ガスを用いて、ドライエッチングによりチャネル部分のクロム（Ｃｒ）膜を除去し、ドレイン電極７及びソース電極８を形成する。続いて、水素ガスを導入して水素プラズマ放電を形成し、チャネル部分の不純物５を除去する。次に、酸素プラズマアッシャによって、ドレイン電極７上及びソース電極８上のホトレジストを除去する。
【００６０】
次いで、ドライエッチング装置１０で各種の処理を行った基板１を、ドライエッチング装置１０から連結機構を通してプラズマ化学気相成長（ＣＶＤ）装置からなる保護膜形成装置１１に真空状態を維持したまま移動させる。保護膜形成装置１１においては、始めに、熱アニールによって、不純物５を高抵抗アモルファスシリコン膜４の内部に拡散させ、ドレイン電極７及びソース電極８と高抵抗アモルファスシリコン膜４との接触部分における高抵抗アモルファスシリコン膜４内にコンタクト層６を形成する。その後、露出部分に窒化シリコン（ＳｉＮ）からなる保護膜９を形成する。
【００６１】
この製造装置を用いることにより、薄膜トランジスタの特性に大きい影響を与えるバックチャネルの表面を一度も大気に露呈することがないので、大気中の浮遊物の付着がない特性の良好な薄膜トランジスタを得ることができる。
【００６２】
続いて、図５（ａ）乃至（ｆ）は、第３の実施の形態による薄膜トランジスタの構成を示すもので、その製造プロセスを示す断面図であって、ゲート電極２とドレイン電極７及びソース電極８とが重なり合わないセルフアライン型構造のものである。
【００６３】
図５（ａ）乃至（ｆ）において、１３はレジストパターン、１４はクロム（Ｃｒ）膜であり、その他、図１（ａ）乃至（ｅ）に示された構成要素と同じ構成要素については同じ符号を付けている。
【００６４】
図５（ａ）乃至（ｆ）を用い、第３の実施の形態による薄膜トランジスタの製造プロセスについて説明する。
【００６５】
始めに、図５（ａ）に示されるように、ガラス基板１上にゲート電極２を形成し、ガラス基板１上及びゲート電極２上に厚さ３００ｎｍの窒化シリコン膜からなるゲート絶縁膜３を形成し、ゲート絶縁膜３上に厚さ５０ｎｍの高抵抗アモルファスシリコン膜４を形成し、その後、真空状態を維持したまま高抵抗アモルファスシリコン膜４の表面上に燐（Ｐ）からなる不純物５を付着させ、図５（ａ）に図示の構成のもの（以下、再び第１構成という）を得ている。
【００６６】
次に、図５（ｂ）に示されるように、第１構成に対して、スピンコート装置を用いて厚さ約２μｍにホトレジストを均一に塗布する。ホトレジストを塗布した後、ガラス基板１の裏側からゲート電極２をマスクとして露光（裏面露光法）を行い、次いで現像することにより、ゲート電極２とほぼ同一パターンのレジストパターン１３を形成する。そして、スパッタリング法を用いて、レジストパターン１３上及び不純物５を付着させた高抵抗アモルファスシリコン膜４上に厚さ約１２０ｎｍのクロム（Ｃｒ）膜１４を形成し、図５（ｂ）に図示の構成のもの（以下、再び第２構成という）を得ている。
【００６７】
次いで、図５（ｃ）に示されるように、第２構成に対して、レジスト剥離液を用いてレジストパターン１３及びその上に形成されたクロム（Ｃｒ）膜１４を一緒に除去する（リフトオフ工程と呼ばれる）。この後、ホトエッチングにより、クロム（Ｃｒ）膜１４を加工することにより、ドレイン電極７及びソース電極８を形成して、図５（ｃ）に図示の構成のもの（以下、再び第３構成という）を得ている。この場合、レジストパターン１３上にあるクロム（Ｃｒ）膜１４は、レジストパターン１３と一緒に除去されるため、ゲート電極２とドレイン電極７及びソース電極８との重なり合いがない、所謂セルフアライン型電極構造のものが得られる。
【００６８】
続いて、図５（ｄ）に示されるように、第３構成に対して、水素プラズマ処理によりチャネル部分の高抵抗アモルファスシリコン膜４の表面に付着した不純物５を飛散除去して、図５（ｄ）に図示の構成のもの（以下、再び第４構成という）を得ている。
【００６９】
次に、図５（ｅ）に示されるように、第４構成に対して、熱アニールによりドレイン電極７及びソース電極８との高抵抗アモルファスシリコン膜４との接触部分に付着した不純物５を高抵抗アモルファスシリコン膜４の内部に拡散させ、拡散部分の高抵抗アモルファスシリコン膜４全体を抵抗アモルファスシリコン膜からなるコンタクト層６にして、図５（ｅ）に図示の構成のもの（以下、第５構成という）を得ている。
【００７０】
次いで、図５（ｆ）に示されるように、第５構成に対して、プラズマ化学気相成長（ＣＶＤ）装置を用い、厚さ５００ｎｍの窒化シリコン（ＳｉＮ）からなる保護膜９を形成し、エッチングによってドレイン電極７及びソース電極８の一部を露出させ、薄膜トランジスタが完成する。
【００７１】
第３の実施の形態による薄膜トランジスタは、高抵抗アモルファスシリコン膜４の厚さを５０ｎｍ以下まで十分薄くすることが可能であるため、高抵抗アモルファスシリコン膜４が露光用の光を大きく吸収することがなく、ガラス基板１裏面からの露光が可能になり、ホトレジストを十分に感光させることができる。
【００７２】
また、第３の実施の形態による薄膜トランジスタは、図５（ｅ）に示すように、高抵抗アモルファスシリコン膜４のソース電極６及びドレイン電極７との接触界面からゲート絶縁膜３との接触界面に到る領域に不純物５を拡散させ、その拡散部分を低抵抗アモルファスシリコン膜からなるコンタクト層６にしたことにより、ドレイン電流が高抵抗アモルファスシリコン膜４を横断する際に発生する抵抗分が少なくなり、その分、薄膜トランジスタのスイッチオン時のドレイン電流が増加する。
【００７３】
ところで、第１及び第２の実施の形態による薄膜トランジスタは、ゲート電極２とドレイン電極７及びソース電極８とが重なり合っている部分に、高抵抗アモルファスシリコン膜４とゲート絶縁膜３とからな容量が形成される。一般的に、この容量は、薄膜トランジスタをスイッチング素子に用いた液晶ディスプレイに用いた場合、ゲート配線に伝達されるゲート電圧波形を遅延させる要因となり、液晶表示パネル面内の表示の均一性を劣化させる原因になる。
【００７４】
これに対し、第３の実施の形態による薄膜トランジスタは、ゲート電極２とドレイン電極７及びソース電極８とが重なり合っていないので、このような容量が形成されず、前記容量によってゲート電圧波形を遅延させる要因にはならない。
【００７５】
なお、前記第１乃至第３の実施の形態による薄膜トランジスタ及びその製造方法の説明の中で挙げてある各電極の構成材料、各絶縁膜の構成材料、不純物の構成材料は、これらの薄膜トランジスタ及びその製造方法に対してそれぞれ好適な材料であるけれども、本願発明の薄膜トランジスタ及びその製造方法は、これらの材料を用いたものに限られるものでなく、前記構成材料に均等な構成材料、前記構成材料に類似の構成材料をそれぞれ用いてもよいことは勿論である。
【００７６】
また、前記第１乃至第３の実施の形態による薄膜トランジスタの製造方法の説明の中で挙げてあるエッチング等の処理手段、その処理手段に用いられるガスや温度、処理時間等は、それぞれ好適な手段、処理条件であるけれども、本願発明の薄膜トランジスタの製造方法は、これらの手段、処理条件を用いたものに限られるものでなく、前記手段、処理条件と均等な手段、処理条件または前記手段、処理条件に類似の手段、処理条件をそれぞれ用いてもよいことは勿論である。
【図面の簡単な説明】
【００７７】
【図１】第１の実施の形態による薄膜トランジスタの構成を示すもので、その製造プロセスを示す断面図である。
【図２】第１の実施の形態による薄膜トランジスタが示すドレイン電流Ｉｄのゲート電圧Ｖｇ依存性（Ｉｄ―Ｖｇ特性）を示す特性図である。
【図３】第２の実施の形態による薄膜トランジスタの構成を示すもので、その製造プロセスを示す断面図である。
【図４】第２の実施の形態による薄膜トランジスタの製造方法を実施するために用いられる製造装置を示す構成図である。
【図５】第３の実施の形態による薄膜トランジスタの構成を示すもので、その製造プロセスを示す断面図である。
【図６】既知のチャネルエッチング型薄膜トランジスタの構成を示すもので、その製造プロセスを示す断面構成図である。
【符号の説明】
【００７８】
１  ガラス基板
２  ゲート電極
３  ゲート絶縁膜
４  高抵抗アモルファスシリコン膜
５  不純物
６  コンタクト層（低抵抗アモルファスシリコン膜）
７  ドレイン電極
８  ソース電極
９  保護膜
１０  エッチング装置
１１  保護膜形成装置
１２  連結機構
１３  レジストパターン
１４  クロム（Ｃｒ）膜
【図１】
2006279059.tif 000003
【図２】
2006279059.tif 000004
【図３】
2006279059.tif 000005
【図４】
2006279059.tif 000006
【図５】
2006279059.tif 000007
【図６】
2006279059.tif 000008