(57)【要約】【課題】  高集積化を可能にして安定な出力を得ることができる音声多重復調回路を提供する。【解決手段】  音声多重信号から制御チャネル信号を抽出する第１バンドパスフィルタ３１と、第１バンドパスフィルタ３１から出力されたチャネル信号をＡＭ復調しＣＵＥ信号を取り出すＡＭ復調回路３２と、ＡＭ復調回路３２の出力信号に基づいて矩形波を生成するコンパレータ３４と、コンパレータ３４から出力された矩形波と予め設定されてバイリンガルモード周波数とステレオモード周波数の間の周波数に応じてパルスを生じる基準信号との比較に基づいてＣＵＥ信号がステレオモードかバイリンガルモードかを判別するＣＵＥ信号判別回路３５を有する。【選択図】        図２
2006115132.tif 000002
【特許請求の範囲】
【請求項１】
音声多重信号から主チャネル信号を抽出する主チャネル信号処理回路と、
前記音声多重信号から副チャネル信号を抽出する副チャネル信号処理回路と、
前記主チャネル信号処理回路と前記副チャネル信号処理回路の出力を入力するマトリクスと、
前記音声多重信号から制御チャネル信号を抽出し、該制御チャネル信号がステレオモードを示すものであるかバイリンガルモードを示すものであるかに応じた制御信号を出力する制御チャネル信号処理回路と、
前記マトリクスの出力を前記制御信号に基づいて制御するコントロール回路と、
を有する音声多重復調回路において、
前記制御チャネル信号処理回路は、
前記音声多重信号から前記制御チャネル信号を抽出するバンドパスフィルタと、
前記バンドパスフィルタから出力された前記制御チャネル信号をＡＭ復調するＡＭ復調回路と、
前記ＡＭ復調回路の出力信号の周期に応じて順次リセット信号を出力するリセット信号出力回路と、
前記リセット信号の出力タイミング間における、所定周波数のクロック信号に基づく計数値と所与の基準値との比較結果に応じて、前記制御チャネル信号の種類がステレオモードであるかバイリンガルモードであるかを判別する判別回路と、
前記判別回路の判別結果に応じて前記所与の制御信号を生成する制御信号生成回路と、
を有することを特徴とする音声多重復調回路。
【請求項２】
請求項１に記載の音声多重復調回路において、
前記所与の基準値は複数設定され、
前記判別回路は、
前記リセット信号の出力タイミングから前記所定周波数のクロック信号に基づく計数値の生成を開始し、該計数値が前記各基準値に達したことに応じてそれぞれ計数結果信号を出力する計数回路と、
前記各計数結果信号が前記計数回路から前記リセット信号の出力タイミング間に出力されたか否かを示す判定信号をそれぞれ出力する複数の判定信号生成回路と、
を有することを特徴とする音声多重復調回路。
【請求項３】
請求項２に記載の音声多重復調回路において、
前記制御信号生成回路は、前記複数の判定信号生成回路からそれぞれ出力される前記判定信号に従って前記所与の制御信号を生成することを特徴とする音声多重復調回路。
【請求項４】
請求項１から請求項３のいずれか１つに記載の音声多重復調回路において、
前記制御信号生成回路は、
前記判別回路から順次得られる前記判別結果に基づいて、前記制御チャネル信号に応じた仮制御信号を順次生成し出力する仮制御信号出力回路と、
順次出力される最新の所定数の前記仮制御信号を保持するとともに、保持される前記所定数の仮制御信号が全て同一である場合に、該仮制御信号を前記所与の制御信号として出力するフィルタ回路と、
を含むことを特徴とする音声多重復調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声多重復調回路に関し、より詳しくは、テレビジョン音声、ＶＴＲ等の音声多重信号を復調する音声多重復調回路に関する。
【背景技術】
【０００２】
テレビジョン音声、ＶＴＲ等に使用される音声多重信号には、主チャネル信号と副チャネル信号の他に、ステレオモードとバイリンガルモードのいずれかを識別するための制御チャネル信号が含まれている。制御チャネル信号は、水平同期周波数の３．５倍である約５５ｋＨｚの副搬送波をＣＵＥ信号でＡＭ変調したものであり、ＣＵＥ信号はステレオ放送かバイリンガル放送かに応じて異なる周波数を有する。基本的には、ＣＵＥ信号は、ステレオモード時には９８２．５Ｈｚ、バイリンガルモード時には９２２．５Ｈｚの正弦波である。
【０００３】
ＣＵＥ信号は５５ｋバンドパスフィルタによって音声多重信号から抽出された制御チャネル信号をＡＭ復調して取り出され、ついでコンパレータにより矩形波に変換され、さらに図５に示すような判別回路によりバイリンガル、ステレオモードの種類が判別される。
【０００４】
図５において、４４７．５ｋＨｚのクロック信号を１／４５５と１／４８５に分周して第１、第２分周波信号ｆ1，ｆ2を出力する分周回路１０１と、第１分周波信号ｆ1の周波数とＣＵＥ信号の周波数の差を演算してその差の周波数を有する信号を出力する第１ミキサー１０２と、第２分周波信号ｆ2の周波数とＣＵＥ信号の周波数の差を演算してその差の周波数を有する信号を出力する第２ミキサー１０３と、第１ミキサー１０２と第２ミキサー１０３のそれぞれから出力された差周波数の信号を別々のローパスフィルタで全波整流してステレオモードかバイリンガルモードかを判別する検出回路１０４とを有している。２つのローパスフィルタはコンデンサ１０５，１０６を有している。
【０００５】
そのような構成の判別回路において、第１分周波信号ｆ1は９８３．４Ｈｚ、第２分周波信号ｆ2 は９２２．５Ｈｚであり、ＣＵＥ信号の周波数が９８２．５Ｈｚの場合には、第１ミキサー１０２から０．９Ｈｚの信号が出力される一方、第２ミキサー１０３から６０Ｈｚの信号が出力される。また、ＣＵＥ信号の周波数が９２２．５Ｈｚの場合には、第１ミキサー１０２から６０．９Ｈｚの信号が出力される一方、第２ミキサー１０３から約０Ｈｚの信号が出力される。
【０００６】
第１ミキサー１０２と第２ミキサー１０３のそれぞれの出力信号は、検出回路１０４内でそれぞれローパスフィルタによって全波整流されて直流化され、これにより第１ミキサー１０２の出力信号に基づく直流レベルが第２ミキサー１０３の出力信号に基づく直流レベルよりも低い場合には検出回路１０４からステレオモードを示す信号が出力され、逆に高い場合にはバイリンガルモードを示す信号が出力される。
【０００７】
なお、ＣＵＥ信号に一時的に外乱が発生したり或いはＣＵＥ信号が一時的に微弱になったりする場合に、検出回路１０４の出力はコンデンサ１０５，１０６の定数によりある程度の時間で直前の同じ状態で保持される。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したＣＵＥ信号の判別回路によれば、分周回路１０１、第１及び第２のミキサー１０２，１０３及び検出回路１０４は１つのＩＣチップに作成されるが、ローパスフィルタを構成するコンデンサ１０５，１０６は比較的大容量であり、ＩＣチップの外付け部品として構成される。
【０００９】
従って、そのような判別回路ではコンデンサにより部品点数が多くなり、小型化が難しく、またトータルコストが高くなる。
【００１０】
また、ＣＵＥ信号の検出範囲に応じてローパスフィルタの通過特性を変える必要があり、ＣＵＥ信号の検出範囲を調整することが容易ではなかった。
【００１１】
本発明の目的は、高集積化を可能にして安定な出力を得ることができると共に、ＣＵＥ信号の検出範囲の調整も容易な音声多重復調回路を提供することにある。
【課題を解決するための手段】
【００１２】
本発明に係る音声多重復調回路は、音声多重信号から主チャネル信号を抽出する主チャネル信号処理回路と、前記音声多重信号から副チャネル信号を抽出する副チャネル信号処理回路と、前記主チャネル信号処理回路と前記副チャネル信号処理回路の出力を入力するマトリクスと、前記音声多重信号から制御チャネル信号を抽出し、該制御チャネル信号がステレオモードを示すものであるかバイリンガルモードを示すものであるかに応じた制御信号を出力する制御チャネル信号処理回路と、前記マトリクスの出力を前記制御信号に基づいて制御するコントロール回路と、を有するものであって、前記制御チャネル信号処理回路が、前記音声多重信号から前記制御チャネル信号を抽出するバンドパスフィルタと、前記バンドパスフィルタから出力された前記制御チャネル信号をＡＭ復調するＡＭ復調回路と、前記ＡＭ復調回路の出力信号の周期に応じて順次リセット信号を出力するリセット信号出力回路と、前記リセット信号の出力タイミング間における、所定周波数のクロック信号に基づく計数値と所与の基準値との比較結果に応じて、前記制御チャネル信号の種類がステレオモードであるかバイリンガルモードであるかを判別する判別回路と、前記判別回路の判別結果に応じて前記所与の制御信号を生成する制御信号生成回路と、を有する。
【００１３】
他の本発明に係る音声多重復調回路においては、前記所与の基準値が複数設定され、前記判別回路が、前記リセット信号の出力タイミングから前記所定周波数のクロック信号に基づく計数値の生成を開始し、該計数値が前記各基準値に達したことに応じてそれぞれ計数結果信号を出力する計数回路と、前記各計数結果信号が前記計数回路から前記リセット信号の出力タイミング間に出力されたか否かを示す判定信号をそれぞれ出力する複数の判定信号生成回路と、を有する。
【００１４】
さらに他の本発明に係る音声多重復調回路においては、前記制御信号生成回路が、前記複数の判定信号生成回路からそれぞれ出力される前記判定信号に従って前記所与の制御信号を生成する。
【００１５】
別の本発明に係る音声多重復調回路においては、前記制御信号生成回路が、前記判別回路から順次得られる前記判別結果に基づいて、前記制御チャネル信号に応じた仮制御信号を順次生成し出力する仮制御信号出力回路と、順次出力される最新の所定数の前記仮制御信号を保持するとともに、保持される前記所定数の仮制御信号が全て同一である場合に、該仮制御信号を前記所与の制御信号として出力するフィルタ回路と、を含む。
【発明の効果】
【００１６】
本発明によれば、制御チャネル信号の種類を判別するために、例えば、ＣＵＥ信号の周期内でカウントされる所定周波数のクロック数をカウントし、それを基準値と比較することによりバイリンガルモードかステレオモードかを判別する。この構成では、ローパスフィルタやコンデンサを用いずに音声モードの判別が可能になる。また、対比される基準値を変更可能に回路を構成することが比較的容易であり、ＣＵＥ信号の検出範囲の調整が簡単となる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の一実施形態に係る音声多重復調回路を示す構成図である。
【００１８】
音声多重復調回路は主チャネル信号処理回路１０、副チャネル信号処理回路２０、ＣＵＥ信号処理回路３０、マトリクス１、コントロール回路２を有している。
【００１９】
主チャネル信号処理回路１０は、入力端ＩＮに入力する音声多重信号から信号帯域５０Ｈｚ〜１５ｋＨｚの主チャネル信号を抽出するローパスフィルタ（ＬＰＦ）１１と、ローパスフィルタ１１の出力信号にデエンファシスを行う第１デエンファシス回路１２を有している。第１デエンファシス回路１２の出力端はマトリクス１の一方の入力端に接続され、その入力端に主チャネル信号を出力するように構成されている。
【００２０】
副チャネル信号処理回路２０は、音声多重信号から信号帯域１６ｋＨｚ〜４７ｋＨｚの副チャネル信号を抽出するための副チャネル用バンドパスフィルタ（ＢＰＦ）２１と、副チャネル用バンドパスフィルタ２１の出力信号をＦＭ復調するＦＭ復調回路２２と、ＦＭ復調回路２２の出力信号にデエンファシスを行う第２デエンファシス回路２３を有し、第２デエンファシス回路２３の出力端はマトリクス１の他方の入力端に接続され、その入力端に副チャネル信号を出力するように構成されている。
【００２１】
ＣＵＥ信号処理回路３０は、約５５ｋＨｚの副搬送波をＡＭ変調した制御チャネル信号を音声多重信号から抽出する５５ｋＨｚの第１バンドパスフィルタ（ＢＰＦ）３１と、第１バンドパスフィルタ３１の出力信号をＡＭ復調するＡＭ復調回路３２と、ＡＭ復調回路３２の出力信号からＣＵＥ信号を抽出する中心周波数９５２Ｈｚの第２バンドパスフィルタ３３と、第２バンドパスフィルタ３３からの正弦波的なＣＵＥ信号を矩形波に変換するコンパレータ３４と、コンパレータ３４が出力するＣＵＥ信号に応じた周波数の矩形波に基づいてステレオモードかバイリンガルモードかを判別するＣＵＥ信号判別回路３５を有している。
【００２２】
クロックジェネレータ３６は、第１バンドパスフィルタ３１の出力信号を入力され、それに含まれる副搬送波に応じた約５５ｋＨｚのクロック信号ＣＬＫを生成して、ＣＵＥ信号判別回路３５へ出力するように構成されている。
【００２３】
図２は、ＣＵＥ信号判別回路３５の概略構成の一例を示す回路図である。この構成において、第１分周回路４１は、クロックジェネレータ３６から入力される２７．９ｋＨｚのクロック信号ＣＬＫを計数する計数回路であり、計数値が８４７、９３３、１０２４となったタイミングにて、それぞれの計数結果信号としてＨレベルを第１〜第３の出力端から出力する。ちなみに、この計数結果信号は、１ＣＬＫの間しかＨレベルに維持されない。また、計数開始から計数値が８４７、９３３、１０２４となるまでの時間は、それぞれ３２．９Ｈｚ、２９．９Ｈｚ、２７．２Ｈｚに対応する周期に相当する。
【００２４】
第１分周回路４１の第１〜第３の出力端それぞれには、第１〜第３のＳＲ・フリップフロップ４２〜４４のセット端Ｓが接続される。これらＳＲ・フリップフロップ４２〜４４はそれぞれ、リセット端Ｒに第２分周回路４５からリセット信号を入力され、そのリセット信号の周期内に、第１分周回路４１の対応する出力端からＨレベルのパルスが出力されたか否かを示す判定信号を出力する判定信号生成回路であり、上記計数結果信号としてＨレベルを入力されると、次にリセットされるまでの間、Ｈレベルに維持される判定信号を出力する。
【００２５】
第２分周回路４５は、ＡＭ復調回路３２にて取り出されたＣＵＥ信号の周期に応じて、リセット信号を出力するリセット信号出力回路である。具体的には、第２分周回路４５はＣＵＥ信号に同期した矩形波をコンパレータ３４から入力され、これを３２分周したクロック（３２分周ＣＵＥクロックと称する）を生成する。この３２分周ＣＵＥクロックは、上述のようにＳＲ・フリップフロップ４２〜４４のリセット端Ｒに供給されると共に、第１インバータ４０を介して第１分周回路４１のリセット端Ｒにも供給される。
【００２６】
また、第１〜第３のＳＲ・フリップフロップ４２〜４４のそれぞれの出力端Ｑは、ＡＮＤゲート４７の入力端とＮＯＲゲート４８の入力端に接続され、さらに、第２のＳＲ・フリップフロップ４３の出力端は第２インバータ４６に接続されている。また、ＡＮＤゲート４７とＮＯＲゲート４８の各々の出力端はＯＲゲート４９の入力端に接続される。これら論理素子４６〜４９は、ＳＲ・フリップフロップ４２〜４４の出力信号である判定信号に応じて、コントロール回路１に対する制御信号を生成する制御信号生成回路を構成する。すなわち、第２インバータ４６の出力端、及びＯＲゲート４９の出力端それぞれからの信号は図１に示すコントロール回路１へ制御信号ｓｉｇとして出力される。
【００２７】
以上の多重音声復調回路において、クロックジェネレータ３６から第１分周回路４１にクロック信号が出力されると、第１分周回路４１では、計数結果信号の生成までの時間が３２．９Ｈｚの周期に対応する出力信号を第１のＳＲ・フリップフロップ４２のセット端Ｓに出力し、２９．９Ｈｚに対応する出力信号を第２のＳＲ・フリップフロップ４３のセット端Ｓに出力し、さらに２７．２Ｈｚに対応する出力信号を第３のＳＲ・フリップフロップ４４のセット端Ｓに出力する。
【００２８】
ここで、３２．９Ｈｚ、２９．９Ｈｚ、２７．２Ｈｚの３２倍は、それぞれ１０５２．８Ｈｚ、９５６．８Ｈｚ、８７０．４Ｈｚとなる。ここで、２番目の周波数である９５６．８Ｈｚは、ステレオモードでのＣＵＥ信号の周波数９８２．５ＨｚとバイリンガルモードでのＣＵＥ信号の周波数９２２．５Ｈｚとの間に位置するように定められている。これにより、第１分周回路４１の計数を３２分周ＣＵＥクロックに同期して開始させ、その第２の出力端への計数結果信号の出力と、３２分周ＣＵＥクロックの１周期の完了とのいずれが早いかを判定することで、ＣＵＥ信号がステレオモードかバイリンガルモードかを判別することができる。すなわち、３２分周ＣＵＥクロックの周期が第２出力端への計数結果信号の出力までの期間より短いとき、ＣＵＥ信号はステレオモードであり、逆に長い場合にはＣＵＥ信号はバイリンガルモードと判別できる。
【００２９】
図２に示す回路の具体的な動作を説明する。第１〜第３のＳＲ・フリップフロップ４２〜４４では、各セット端Ｓの入力信号の周波数がリセット端Ｒの入力信号の周波数よりも高い場合に出力端Ｑから高（Ｈ）レベルの信号を出力する。従って第２分周回路４５に９８２．５Ｈｚのステレオモード基本周波数のＣＵＥ信号が入力すると、第２分周回路４５から第１〜第３のＳＲ・フリップフロップ４２〜４４のそれぞれのリセット端Ｒに３０．７ＨｚのＣＵＥ分周信号が出力されるので、図３の真理値表に示すように、第１のＳＲ・フリップフロップ４２の出力端Ｑ（OUT1)からＨレベル信号が出力され、第２、第３のＳＲ・フリップフロップ４３，４４の出力端Ｑ(OUT2,3)からはＬレベルの信号が出力される。
【００３０】
一方、第２分周回路４５に９２２．５Ｈｚのバイリンガルモード基本周波数のＣＵＥ信号が入力すると、第２分周回路４５から第１〜第３のＳＲ・フリップフロップ４２〜４４のリセット端Ｒにそれぞれ２８．８ＨｚのＣＵＥ分周信号が出力されるので、図３の真理値表に示すように、第１、第２のＳＲ・フリップフロップ４２，４３の出力端Ｑ(OUT1,2)からＨレベル信号が出力され、第３のＳＲ・フリップフロップ４４の出力端Ｑ(OUT3)からはＬレベルの信号が出力される。
【００３１】
これにより、第２のＳＲ・フリップフロップ４３から出力された信号がＬレベルの場合にステレオモードであり、またＨレベルの場合にはバイリンガルモードとなる。しかし、第２のＳＲ・フリップフロップ４３の出力は第２インバータ４６を介してコントロール回路２に出力されているので、第２インバータ４６からＨレベルの信号が出力される場合にはステレオモードとなる一方、第２インバータ４６からＬレベルの信号が出力される場合にはバイリンガルモードとなる。
【００３２】
また、ＣＵＥ信号の周波数が外乱等により変わって第２分周回路４５に、８８６．４Ｈｚより低い周波数の信号が入力すると、第１、第２及び第３のＳＲ・フリップフロップ４２，４３，４４の出力信号は図３の真理値表に示すように全てＨレベルになり、これを第１モノラルモードとする。また、第２分周回路４５に１０５２．８Ｈｚより高い周波数の信号が入力すると、図３に示すように第１、第２及び第３のＳＲ・フリップフロップ４２，４３，４４の出力信号は全てＬレベルになり、これを第２モノラルモードとする。
【００３３】
従って、第２分周回路４５に入力するＣＵＥ信号が外乱などにより８８６．４Ｈｚより低くなると、第１、第２及び第３のＳＲ・フリップフロップ４２，４３，４４からＡＮＤゲート４７にＨレベルの信号が入力し、そのＡＮＤゲート４７からＯＲゲート４９にＨレベルの信号が出力され、最終的にＯＲゲート４９からコントロール回路２にモノラルモードを示すＨレベルの信号が出力される。また、第２分周回路４５に入力するＣＵＥ信号が外乱等により１０５２．８Ｈｚより高くなる場合にも同様にＮＯＲゲート４８、ＯＲゲート４９を通してコントロール回路２にモノラルモードを示すＨレベルの信号が出力される。
【００３４】
モノラルモードの信号を入力したコントロール回路２は、マトリクス１に入力する主チャネル信号を左チャネルＬ及び右チャネルＲに出力させるように制御する。
【００３５】
これに対して、第２分周回路４５に入力するＣＵＥ信号が８８６．４Ｈｚ〜１０５２．８Ｈｚの範囲にある場合には、非モノラルモードを示すＬレベル信号がＯＲゲート４９からコントロール回路２に出力される。
【００３６】
非モノラルモードの信号を入力したコントロール回路２は、第２インバータ４６の出力に従ってマトリクス１を制御する。即ち、第２インバータ４６の出力信号がＨレベルのステレオモードの場合には、マトリクス１に入力する主チャネル信号と副チャネル信号の和が左チャネルＬから出力されるとともに、主チャネル信号と副チャネル信号の差が右チャネルＲから出力される。これに対して、第２インバータ４６の出力信号がＬレベルのバイリンガルモードの場合には、マトリクス１に入力する主チャネル信号が左チャネルＬから出力され、副チャネル信号が右チャネルＲから出力される。
【００３７】
なお、音声信号がモノラルの場合には、副チャネル信号処理回路２０からマトリクス１には副チャネル信号は出力されない。
【００３８】
ところで、ＣＵＥ信号処理回路３０からコントロール回路２に出力される信号を安定化するために、図４に示すようなエラー訂正回路を第２インバータ４６の出力端に接続するようにしてもよい。
【００３９】
図４において、図２に示した第２のインバータ４６の出力端には、４段のＤ・フリップフロップ５１ａ〜５１ｄからなるシフトレジスタ５１の入力端が接続されている。各段のＤ・フリップフロップ５１ａ〜５１ｄの一方の出力端Ｑはそれぞれ第２ＡＮＤゲート５２の入力端に接続され、他方の出力端Ｑバーはそれぞれ第３ＡＮＤゲート５３の入力端に接続されている。さらに、第２ＡＮＤゲート５２の出力端は第４のＳＲ・フリップフロップ５４のセット端Ｓに接続され、第３ＡＮＤゲート５３の出力端は第４のＳＲ・フリップフロップ５４のリセット端Ｒに接続されている。
【００４０】
シフトレジスタ５１において初段から３段のＤ・フリップフロップ５１ａ〜５１ｃの出力端Ｑはそれぞれ次段のＤ・フリップフロップ５１ｂ〜５１ｄのデータ入力端Ｄに接続されている。また、各段のＤ・フリップフロップ５１ａ〜５１ｄのクロック端Ｃには、第２のＳＲ・フリップフロップ４３から信号が出力される判別タイミング毎、例えば２８ｍｓ毎に１パルスが入力されるクロック信号ＣＬＯＣＫが入力される。そのクロック信号ＣＬＯＣＫは例えばクロックジェネレータ３６から出力されるクロック信号を分周して反転させる等によって入力される。
【００４１】
シフトレジスタ５１にＨレベル信号が４回連続して入力すると、クロック信号ＣＬＯＣＫによりＤ・フリップフロップ５１ａ〜５１ｄの出力端ＱからはＨレベル信号が出力されるので、これらの信号を入力する第２ＡＮＤゲート５２からはＨレベル信号が第４のＳＲ・フリップフロップ５４のセット端Ｓに入力され、第４のＳＲ・フリップフロップ５４の出力端Ｑからはステレオモードを示すＨレベルの信号がコントロール回路２に出力される。この状態は、第２インバータ４６からシフトレジスタ５１にＬレベル信号が４回連続して入力されて、第３ＡＮＤゲート５３の全ての入力端がＨレベルとなって第４のＳＲ・フリップフロップ５４がリセットされるまで維持される。
【００４２】
さらに、第２インバータ４６からシフトレジスタ５１にＬレベル信号が４回連続して入力されると、第４のＳＲ・フリップフロップ５４の出力端Ｑからの出力信号はＬレベルになり、この状態はシフトレジスタ５１にＨレベル信号が４回連続して入力されるまで維持される。
【００４３】
なお、シフトレジスタ５１に入力する信号が４回連続してＨレベルとならない場合には、第４のＳＲ・フリップフロップ５４の出力は変化しない。
【００４４】
以上のようなエラー訂正回路によれば、図５に示す従来技術のようなコンデンサが無くても、第２インバータ４６からの出力信号は安定して出力されることになる。
【００４５】
なお、上記実施形態では、ＣＵＥ信号と基準信号をそれらの周波数に基づいて比較してモードの種類を判別するようにしているが、それらのパルス幅、周期などを比較して判別してもよい。即ち、ＣＵＥ信号のパルス幅又は周期が基準信号のパルス幅又は周期に比べて小さい場合にステレオモードと判別し、大きい場合にはバイリンガルモードと判別できる。また、上記したシフトレジスタ５１を構成するＤ・フリップフロップは４段に限られるものではなく、２段、３段又は５段以上であってもよい。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態に係る音声多重復調回路を示すブロック図である。
【図２】本発明の実施形態に係る音声多重復調回路のＣＵＥ信号判別回路の一例を示す回路図（その１）である。
【図３】本発明の実施形態に係る音声多重復調回路のＣＵＥ信号判別回路の音声信号に応じた判別信号の真理値表である。
【図４】本発明の実施形態に係る音声多重復調回路のＣＵＥ信号判別回路の一例を示す回路図（その２）である。
【図５】従来例に係るＣＵＥ信号の判別回路を示す回路図である。
【符号の説明】
【００４７】
１  コントロール回路、２  マトリクス、１０  主チャネル信号処理回路、１１  ローパスフィルタ、１２，２３  デエンファシス回路、２０  副チャネル信号処理回路、２１，３１，３３  バンドパスフィルタ、２２  ＦＭ復調回路、３０  ＣＵＥ信号処理回路、３２  ＡＭ復調回路、３４  コンパレータ、３５  ＣＵＥ信号判別回路、３６  クロックジェネレータ、４０，４６  インバータ、４１，４５  分周回路、４２，４３，４４，５４  ＳＲ・フリップフロップ、４７，５２，５３  ＡＮＤゲート、４８  ＮＯＲゲート、４９  ＯＲゲート、５１  シフトレジスタ。
【図１】
2006115132.tif 000003
【図２】
2006115132.tif 000004
【図３】
2006115132.tif 000005
【図４】
2006115132.tif 000006
【図５】
2006115132.tif 000007