(57)【要約】【課題】  ドライバ回路の占有面積の低減を図り、製造コストを低減することができるドライバ回路を提供する。【解決手段】  最終出力を制御する第１のドライブ用ＭＯＳトランジスタ５ａ、第２のドライブ用ＭＯＳトランジスタ５ｂ及び第３のドライブ用ＭＯＳトランジスタ５ｃを備え、入力信号に基づいてその出力ラインを駆動するドライバ回路１において、第１のドライブ用ＭＯＳトランジスタのゲート端子に第１の増幅回路４ａを接続し、第２のドライブ用ＭＯＳトランジスタのゲート端子に第２の増幅回路４ｂを接続し、第３のドライブ用ＭＯＳトランジスタのゲート端子に第３の増幅回路４ｃを接続する。【選択図】    図１
2006295654.tif 000002
【特許請求の範囲】
【請求項１】
最終出力を制御するドライブ用ＭＯＳトランジスタを備え、入力信号に基づいてその出力ラインを駆動するドライバ回路において、
前記ドライブ用ＭＯＳトランジスタのゲート端子に増幅回路が接続され、
前記増幅回路は、第１のＭＯＳトランジスタと第１のダイオードが直列に接続されて構成され、一端が第１の高電圧部と接続されると共に他端が前記ドライブ用ＭＯＳトランジスタのゲート端子に接続された第１の回路と、
前記第１のＭＯＳトランジスタと異なる極性を有する第２のＭＯＳトランジスタと第２のダイオードが直列に接続されて構成され、一端が第１の低電圧部と接続されると共に他端が前記ドライブ用ＭＯＳトランジスタのゲート端子に接続された第２の回路と、
入力信号の極性を反転させると共に、入力信号を所定量だけ遅延させる遅延反転手段とを備え、
同増幅回路への入力信号が前記第１のＭＯＳトランジスタのゲート端子、前記第２のＭＯＳトランジスタのゲート端子及び前記遅延反転手段に入力する様に構成されると共に、
前記遅延反転手段は所定容量を有する少なくとも１つのコンデンサを介して前記ドライブ用ＭＯＳトランジスタのゲート端子と接続された
ことを特徴とするドライバ回路。
【請求項２】
前記遅延反転手段は第２の高電圧部及び第２の低電圧部に接続され、入力信号を第２の高電圧部から印加される電圧値及び第２の低電圧部から印加される電圧値の２値を有する信号に変換する
ことを特徴とする請求項１に記載のドライバ回路。
【請求項３】
前記第１の高電圧部、前記第１の低電圧部、前記第２の高電圧部及び前記第２の低電圧部は各々独立して電圧調整が可能である
ことを特徴とする請求項２に記載のドライバ回路。
【請求項４】
固体撮像素子と、
該固体撮像素子に駆動信号を印加するドライバ回路とを有する固体撮像装置において、
前記ドライバ回路は、同ドライバ回路の最終出力を制御するドライブ用ＭＯＳトランジスタを備え、
前記ドライブ用ＭＯＳトランジスタのゲート端子に増幅回路が接続され、
前記増幅回路は、第１のＭＯＳトランジスタと第１のダイオードが直列に接続されて構成され、一端が第１の高電圧部と接続されると共に他端が前記ドライブ用ＭＯＳトランジスタのゲート端子に接続された第１の回路と、
前記第１のＭＯＳトランジスタと異なる極性を有する第２のＭＯＳトランジスタと第２のダイオードが直列に接続されて構成され、一端が第１の低電圧部と接続されると共に他端が前記ドライブ用ＭＯＳトランジスタのゲート端子に接続された第２の回路と、
入力信号の極性を反転させると共に、入力信号を所定量だけ遅延させる遅延反転手段とを有し、
同増幅回路への入力信号が前記第１のＭＯＳトランジスタのゲート端子、前記第２のＭＯＳトランジスタのゲート端子及び前記遅延反転手段に入力する様に構成されると共に、
前記遅延反転手段は所定容量を有する少なくとも１つのコンデンサを介して前記ドライブ用ＭＯＳトランジスタのゲート端子と接続された
ことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はドライバ回路及び固体撮像装置に関する。詳しくは、例えばＣＣＤチップ等の固体撮像素子に駆動信号を印加するドライバ回路及びこうしたドライバ回路を有する固体撮像装置に係るものである。
【背景技術】
【０００２】
固体撮像装置として、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型撮像装置に代表される電荷転送型撮像装置や、ＭＯＳ型撮像装置に代表されるＸＹアドレス型撮像装置が知られている（例えば、特許文献１参照。）。以下、従来の電荷転送形撮像装置の一つであるＣＣＤ固体撮像装置について説明する。
【０００３】
図５で一般的なＣＣＤ固体撮像装置全体の構成を説明する。ＣＣＤ固体撮像装置は、光学レンズ系１０１と、光学レンズ系を通して入射した光の光電変換を行うＣＣＤ固体撮像素子１０２と、ＣＣＤ固体撮像素子から出力される画像信号の処理を行う画像信号処理回路１０３と、ＣＣＤ固体撮像素子及び画像信号処理回路に駆動信号を印加する駆動回路１０４と、画像信号処理回路からの出力信号に基づいて画像表示を行う表示部１０５を有する。
【０００４】
ここで、画像信号処理回路は、ノイズ除去手段（Ｎｏｉｓｅ Ｃａｎｃｅｌｌｅｒ）１０３ａと、増幅（ＡＭＰ）及びアナログ−デジタル変換（ＡＤＣ）手段１０３ｂ、デジタルシグナルプロセッサー（ＤＳＰ）及びデジタル−アナログ変換（ＤＡＣ）手段１０３ｃを有しており、画像信号処理回路に入力した画像信号は、ノイズ除去手段、増幅及びアナログ−デジタル変換手段及びデジタルプロセッサー及びデジタル−アナログ変換手段の順に送られる。
【０００５】
また、駆動回路はタイミングジェネレータ１０４ａとドライバ回路１０４ｂを有しており、タイミングジェネレータはドライバ回路、ＣＣＤ固体撮像素子、ノイズ除去手段、増幅及びアナログ−デジタル変換手段、デジタルシグナルプロセッサー及びデジタル−アナログ変換手段に基準クロックを印加し、ドライバ回路はタイミングジェネレータから印加される基準クロックに基づいて駆動信号を生成してＣＣＤ固体撮像素子に印加する様に構成されている。
【０００６】
図６（ａ）はＣＣＤ固体撮像素子を説明するための模式図であり、ここで示すＣＣＤ固体撮像素子は、複数の受光部１０６がマトリクス状に配列され、この受光部の垂直列毎に設けられている各受光部から電荷を転送する垂直転送部１０７を有する撮像部１０８と、垂直転送部より電荷が転送され、転送された電荷を水平方向に転送する水平転送部１０９と、水平転送部より転送された電荷を電圧として出力する出力部１１０を有する。
【０００７】
上記の様に構成されたＣＣＤ固体撮像装置において、ドライバ回路から垂直転送部に例えば図６（ｂ）中符合ａで示すクロックタイミングで駆動信号Ｖ１を印加する（ここでV1は垂直転送の駆動パルスと受光部に蓄積された電荷を垂直転送部に読み出すパルスを含む）と共に、例えば図６（ｂ）中符合ｂで示すクロックタイミングで駆動信号Ｖ２を印加することによって、受光部で光電変換された電荷が垂直転送部に読み出され、垂直方向に転送される。なお、垂直転送部から水平転送部に転送された電荷は、タイミングジェネレータから水平転送部に印加されるクロックによって水平方向に転送されて出力部から図６（ｂ）中符合ｃで示す様な出力波形を得ることができる。
【０００８】
ところで、上記した様な従来のドライバ回路の一例としては、図７で示す様に、入力端子ＩＮから順に接続された入力バッファ回路１１１、レベルシフト回路１１２、セレクタ回路１１３及び出力バッファ回路１１４によって構成されるものがある。なお、出力バッファ回路は、第１のＭＯＳトランジスタ１１５、第２のＭＯＳトランジスタ１１６及び第３のＭＯＳトランジスタ１１７を有する。
【０００９】
ここで、第１のＭＯＳトランジスタは、１５Ｖの電圧を有する電圧部１１９ａ及び出力バッファ回路の出力端子ＯＵＴに接続されると共に、ゲート端子は１５Ｖの電圧を有する第１の高電圧部１１８ａ及びグランド電位（０Ｖ）に接続された第１の反転増幅回路１２０ａを介してセレクタ回路と接続されている。
また、第２のＭＯＳトランジスタは、グランド電位（０Ｖの電位）及び出力バッファ回路の出力端子ＯＵＴに接続されると共に、ゲート端子は１５Ｖの電圧を有する第２の高電圧部１１８ｂ及びグランド電位（０Ｖ）に接続された第２の反転増幅回路１２０ｂを介してセレクタ回路と接続されている。
更に、第３のＭＯＳトランジスタは、−７Ｖの電圧を有する電圧部１１９ｂ及び出力バッファ回路の出力端子ＯＵＴに接続されると共に、ゲート端子は１５Ｖの電圧を有する第３の高電圧部１１８ｃ及びグランド電位（０Ｖ）に接続された第３の反転増幅回路１２０ｃを介してセレクタ回路と接続されている。
【００１０】
そして、入力バッファ回路にローレベル（以下、Ｌレベルと称する。）として０Ｖ、ハイレベル（以下、Ｈレベルと称する。）として３Ｖの２値をとる入力信号ＩＮ（ＩＮ１、ＩＮ２）が入力されると、レベルシフト回路によりＬレベルとして−７Ｖ、Ｈレベルとして１５Ｖの２値をとる信号に変換された後、セレクタ回路により第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ及び第３のＭＯＳトランジスタの中から１つが選択されて、選択されたＭＯＳトランジスタに応じて信号が出力されることとなり、Ｌレベルとして−７Ｖ、ミドルレベルとして０Ｖ、Ｈレベルとして１５Ｖの３値をとる信号が出力端子から出力されることとなる。
【００１１】
【特許文献１】特開２００１−７７６８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、固体撮像素子を駆動するドライバ回路では、駆動する固体撮像素子の負荷が大きな場合には駆動能力の高い出力バッファ回路が必要となり、ＭＯＳトランジスタ等を用いた回路では通常、出力バッファ回路の回路面積が大きくなる傾向となる。
【００１３】
そして、近年では、ドライバ回路により駆動する固体撮像素子の高精細化（多画素化）、駆動の高速化等により固体撮像素子の負荷が大きくなっており、出力バッファ回路の面積がドライバ回路の面積の多くを占めている（図８（ａ）参照。）。この出力バッファ回路の面積の増大によってドライバ回路全体の面積も増大し、製造コストの増加や固体撮像装置の小型化への弊害となっている。
【００１４】
本発明は、以上の点に鑑みて創案されたものであって、占有面積を低減することができるドライバ回路及びこうしたドライバ回路を有する固体撮像装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
上記の目的を達成するために、本発明に係るドライバ回路は、最終出力を制御するドライブ用ＭＯＳトランジスタを備え、入力信号に基づいてその出力ラインを駆動するドライバ回路において、前記ドライブ用ＭＯＳトランジスタのゲート端子に増幅回路が接続され、前記増幅回路は、第１のＭＯＳトランジスタと第１のダイオードが直列に接続されて構成され、一端が第１の高電圧部と接続されると共に他端が前記ドライブ用ＭＯＳトランジスタのゲート端子に接続された第１の回路と、前記第１のＭＯＳトランジスタと異なる極性を有する第２のＭＯＳトランジスタと第２のダイオードが直列に接続されて構成され、一端が第１の低電圧部と接続されると共に他端が前記ドライブ用ＭＯＳトランジスタのゲート端子に接続された第２の回路と、入力信号の極性を反転させると共に、入力信号を所定量だけ遅延させる遅延反転手段とを備え、同増幅回路への入力信号が前記第１のＭＯＳトランジスタのゲート端子、前記第２のＭＯＳトランジスタのゲート端子及び前記遅延反転手段に入力する様に構成されると共に、前記遅延反転手段は所定容量を有する少なくとも１つのコンデンサを介して前記ドライブ用ＭＯＳトランジスタのゲート端子と接続されている。
【００１６】
また、上記の目的を達成するために、本発明に係る固体撮像装置は、固体撮像素子と、該固体撮像素子に駆動信号を印加するドライバ回路とを有する固体撮像装置において、前記ドライバ回路は、同ドライバ回路の最終出力を制御するドライブ用ＭＯＳトランジスタを備え、前記ドライブ用ＭＯＳトランジスタのゲート端子に増幅回路が接続され、前記増幅回路は、第１のＭＯＳトランジスタと第１のダイオードが直列に接続されて構成され、一端が第１の高電圧部と接続されると共に他端が前記ドライブ用ＭＯＳトランジスタのゲート端子に接続された第１の回路と、前記第１のＭＯＳトランジスタと異なる極性を有する第２のＭＯＳトランジスタと第２のダイオードが直列に接続されて構成され、一端が第１の低電圧部と接続されると共に他端が前記ドライブ用ＭＯＳトランジスタのゲート端子に接続された第２の回路と、入力信号の極性を反転させると共に、入力信号を所定量だけ遅延させる遅延反転手段とを有し、同増幅回路への入力信号が前記第１のＭＯＳトランジスタのゲート端子、前記第２のＭＯＳトランジスタのゲート端子及び前記遅延反転手段に入力する様に構成されると共に、前記遅延反転手段は所定容量を有する少なくとも１つのコンデンサを介して前記ドライブ用ＭＯＳトランジスタのゲート端子と接続されている。
【００１７】
ここで、ドライブ用ＭＯＳトランジスタのゲート端子と接続された増幅回路によって、ドライブ用ＭＯＳトランジスタのゲート端子に印加する電圧値を高くすることができ、ドライブ用ＭＯＳトランジスタの面積を小さくすることができる。以下、この点について詳しく説明する。
【００１８】
即ち、図8（ｂ）中でドライブ用MOSの平面での面積とゲート電圧との関係を示す。以下で示す関係はＭＯＳでは一般的な事項である。符合Ｗで示すＭＯＳトランジスタの幅について、ドライブ用ＭＯＳトランジスタに流れる電流と関係し、ＭＯＳトランジスタのゲート端子に印加される電圧値が一定と考えた場合には、ＭＯＳトランジスタの幅が広いと大きな電流を流すことができ、ＭＯＳトランジスタの幅が狭いと小さな電流しか流せない。また、ＭＯＳトランジスタのゲート電圧に印加する電圧を高くした場合のソース−ドレイン間の飽和電流は、
Isd＝a・（Vg−Vp）2／２        a＝ε・ε0・μ・ｂ／Ld
Isd：ソース−ドレイン間飽和電流  Vg：ゲート電圧  Vp：ピンチオフ電圧  ε、ε０：誘電率  μ：移動度  ｂ：チャネル幅  L：チャネル長  ｄ：絶縁物の厚み  （「半導体工学（増補版）第２０刷  朝倉書店」中  P１６８（7.109）式より）
となり、ゲート電圧が高くなるとともに、飽和電流は二次関数的に増加する。
つまり、一定の電流をＭＯＳトランジスタに流すと仮定すると、ＭＯＳトランジスタのゲート電圧を高くすることで、ＭＯＳトランジスタの幅を狭くすることができることとなる。
また、図8（ｂ）中符合Ｌで示すソースとドレイン間の距離、即ち、ＭＯＳトランジスタのチャネルの長さは、ソースとドレイン間の電圧の絶縁耐力と関係するものであり、この場合ゲート電圧には関係しない。
これらのことから、ドライブ用ＭＯＳトランジスタのゲート電圧を高くすることによって、ドライブ用ＭＯＳトランジスタの幅を狭くすることができ、上記した様に、ドライブ用ＭＯＳトランジスタの面積を小さくすることができる。
【発明の効果】
【００１９】
上記した本発明を適用したドライバ回路では、回路面積が低減できる。また、本発明を適用した固体撮像装置では、ドライバ回路の面積が低減できるために、固体撮像装置の小型化が可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用したドライバ回路の一例を説明するための概略構成図であり、ここで示すドライバ回路１は、入力端子ＩＮから順に接続された入力バッファ回路２、セレクタ回路３、増幅回路４及び出力バッファ回路５から構成されており、増幅回路４は第１の増幅回路４ａ、第２の増幅回路４ｂ及び第３の増幅回路４ｃを有し、出力バッファ回路５は第１のドライブ用ＭＯＳトランジスタ５ａ、第２のドライブ用ＭＯＳトランジスタ５ｂ及び第３のドライブ用ＭＯＳトランジスタ５ｃを有する。
【００２１】
ここで、第１の増幅回路４ａは、第１のｐ型ＭＯＳトランジスタ６ａと第１のダイオード７ａが直列に接続されて構成され、一端が１５Ｖの電圧を有する第１の高電圧部８ａと接続されると共に他端が第１の接続点Ａに接続された第１の回路９ａと、第１のｎ型ＭＯＳトランジスタ１０ａと第２のダイオード１１ａが直列に接続されて構成され、一端が−７Ｖの電圧を有する第１の低電圧部１２ａと接続されると共に他端が第１の接続点に接続された第２の回路１３ａとを有する。更に、第１の増幅回路は、第１の遅延回路１４ａと、第１のレベルシフト回路１５ａと、１５Ｖの電圧を有する第２の高電圧部１６ａ及びグランド電位（０Ｖ）と接続された第１の反転増幅回路１８ａとを有し、第１の増幅回路の入力端子から順に第１の遅延回路、第１のレベルシフト回路、第１の反転増幅回路と接続され、第１の反転増幅回路は第１のコンデンサ１９ａを介して第１の接続点に接続されている。なお、第１の接続点は第１のドライブ用ＭＯＳトランジスタ５ａのゲート端子と接続されている。
また、第１の増幅回路は、第１の増幅回路の入力端子と接続された第２のレベルシフト回路２０ａを有しており、第２のレベルシフト回路は第１のｐ型ＭＯＳトランジスタのゲート端子及び第１のｎ型ＭＯＳトランジスタのゲート端子と接続されている。
この回路により第１のドライブ用ＭＯＳトランジスタ５ａのゲート電圧が印加されると、最終出力のＯＵＴから第７の高電圧部の出力が出力される。
【００２２】
また、第２の増幅回路４ｂは、第２のｐ型ＭＯＳトランジスタ６ｂと第３のダイオード７ｂが直列に接続されて構成され、一端が１５Ｖの電圧を有する第３の高電圧部８ｂと接続されると共に他端が第２の接続点Ｂに接続された第３の回路９ｂと、第２のｎ型ＭＯＳトランジスタ１０ｂと第４のダイオード１１ｂが直列に接続されて構成され、一端が−７Ｖの電圧を有する第２の低電圧部１２ｂと接続されると共に他端が第２の接続点に接続された第４の回路１３ｂとを有する。更に、第２の増幅回路は、第２の遅延回路１４ｂと、第３のレベルシフト回路１５ｂと、１５Ｖの電圧を有する第４の高電圧部１６ｂ及びグランド電位（０Ｖ）と接続された第２の反転増幅回路１８ｂとを有し、第２の増幅回路の入力端子から順に第２の遅延回路、第２のレベルシフト回路、第２の反転増幅回路と接続され、第２の反転増幅回路は第２のコンデンサ１９ｂを介して第２の接続点に接続されている。なお、第２の接続点は第２のドライブ用ＭＯＳトランジスタ５ｂのゲート端子と接続されている。
また、第２の増幅回路は、第２の増幅回路の入力端子と接続された第４のレベルシフト回路２０ｂを有しており、第４のレベルシフト回路は第２のｐ型ＭＯＳトランジスタのゲート端子及び第２のｎ型ＭＯＳトランジスタのゲート端子と接続されている。
この回路により第３のドライブ用ＭＯＳトランジスタ５ｂのゲート電圧が印加されると、最終出力のＯＵＴから第３の低電圧部の出力が出力される。
【００２３】
また、第３の増幅回路４ｃは、第３のｐ型ＭＯＳトランジスタ６ｃと第５のダイオード７ｃが直列に接続されて構成され、一端が１５Ｖの電圧を有する第５の高電圧部８ｃと接続されると共に他端が第３の接続点Ｃに接続された第５の回路９ｃと、第３のｎ型ＭＯＳトランジスタ１０ｃと第６のダイオード１１ｃが直列に接続されて構成され、一端がグランド電位（０Ｖ）と接続されると共に他端が第３の接続点に接続された第６の回路１３ｃとを有する。更に、第３の増幅回路は、第３の遅延回路１４ｃと、第５のレベルシフト回路１５ｃと、１５Ｖの電圧を有する第６の高電圧部１６ｃ及びグランド電位（０Ｖ）と接続された第３の反転増幅回路１８ｃとを有し、第３の増幅回路の入力端子から順に第３の遅延回路、第５のレベルシフト回路、第３の反転増幅回路と接続され、第３の反転増幅回路は第３のコンデンサ１９ｃを介して第３の接続点に接続されている。なお、第３の接続点は第３のドライブ用ＭＯＳトランジスタ５ｃのゲート端子と接続されている。
また、第３の増幅回路は、第３の増幅回路の入力端子と接続された第６のレベルシフト回路２０ｃを有しており、第６のレベルシフト回路は第３のｐ型ＭＯＳトランジスタのゲート端子及び第３のｎ型ＭＯＳトランジスタのゲート端子と接続されている。
この回路により第１のドライブ用ＭＯＳトランジスタ５ｃのゲート電圧が印加されると、最終出力のＯＵＴはＧＮＤ電位となる。
【００２４】
また、第１のドライブ用ＭＯＳトランジスタ５ａは、１５Ｖの電圧を有する第７の高電圧部２１ａ及び出力バッファ回路の出力端子ＯＵＴに接続されると共に、ゲート端子は第１の接続点と接続されている。
更に、第２のドライブ用ＭＯＳトランジスタ５ｂは、−７Ｖの電圧を有する第３の低電圧部２１ｂ及び出力バッファ回路の出力端子ＯＵＴに接続されると共に、ゲート端子は第２の接続点と接続されている。
また、第３のドライブ用ＭＯＳトランジスタ５ｃは、グランド電位及び出力バッファ回路の出力端子ＯＵＴに接続されると共に、ゲート端子は第３の接続点と接続されている。
【００２５】
以下、上記した様に構成された増幅回路によって、ドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値が増大することを上記した増幅回路の概略構成図である図２（ａ）及び増幅回路への入力信号、入力信号の反転遅延信号及び増幅回路からの出力信号のタイミングチャートを示す図２（ｂ）を用いて説明する。
【００２６】
ここで、ｐ型ＭＯＳトランジスタ３０とダイオード（１）３１が直列に接続されて構成される回路（１）３２はＶＨの電圧を有する高電圧部（１）３３及びドライブ用ＭＯＳトランジスタ５０のゲート端子に接続され、ｎ型ＭＯＳトランジスタ３４とダイオード（２）３５が直列に接続されて構成される回路（２）３６はＶＬの電圧を有する低電圧部（１）３７及びドライブ用ＭＯＳトランジスタのゲート端子に接続されている。また、反転増幅回路３８はＶＨの電圧を有する高電圧部（２）３９とＶＬの電圧を有する低電圧部（２）４０と接続され、コンデンサ４１を介してドライブ用ＭＯＳトランジスタのゲート端子に接続されている。
なお、図２（ｂ）中符号ＩＮで示すクロックタイミングを有する入力信号が増幅回路に入力すると、遅延回路４２、レベルシフト回路及び反転増幅回路を経てコンデンサには、ＶＨとＶＬの２値をとる図２（ｂ）中符号Ｃｉｎで示すクロックタイミングを有する信号が入力されることとなる。
【００２７】
さて、時刻ｔ１において増幅回路にＨレベルの入力信号が入力されると、ｐ型ＭＯＳトランジスタがオフの状態、ｎ型ＭＯＳトランジスタがオンの状態となり、ドライブ用ＭＯＳトランジスタのゲート端子には、ｎ型ＭＯＳトランジスタが接続された低電圧部（１）の電圧が印加されることとなり、ドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値はＶＬとなる。
【００２８】
次に、時刻ｔ２において入力信号がＬレベルになると、ｐ型ＭＯＳトランジスタがオンの状態、ｎ型ＭＯＳトランジスタがオフの状態となり、ドライブ用ＭＯＳトランジスタのゲート端子には、ｐ型ＭＯＳトランジスタが接続された高電圧部（１）の電圧が印加されることとなり、ドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値はＶＨとなる。
【００２９】
続いて、時刻ｔ３において入力信号がＬレベルの状態で、コンデンサに印加される電圧値がＶＨになると、コンデンサに印加された電圧がドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧に重畳されることとなる。即ち、ｐ型ＭＯＳトランジスタが接続された高電圧部（１）の電圧にコンデンサに印加された電圧が重畳されることとなり、ドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値は２ＶＨとなる。
ここでは高電圧部（２）の電圧はＶＨとしたが、０Ｖより大きければ良い。例えば１／２・ＶＨであれば、上記ドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値は１．５ＶＨとなる。またこの調整により高電圧部（１）の電圧と高電圧部（２）の電圧を独立に調整することにより、電圧が重畳し合成された波形の電圧だけでなく波形なまり等の調整も行える。
【００３０】
次に、時刻ｔ４において入力信号がＨレベルになると、ｐ型ＭＯＳトランジスタがオフの状態、ｎ型ＭＯＳトランジスタがオンの状態となり、ｎ型ＭＯＳトランジスタが接続された低電圧部（１）の電圧値にコンデンサに印加された電圧が重畳されることとなり、ドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値は（ＶＨ＋ＶＬ）となる。
【００３１】
次に、時刻ｔ５において入力信号がＨレベルの状態で、コンデンサに印加される電圧値がＶＬになると、コンデンサに印加される電圧がドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧に重畳されることとなる。即ち、ｎ型ＭＯＳトランジスタが接続された低電圧部（１）の電圧にコンデンサに印加された電圧が重畳されることとなり、ドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値は２ＶＬとなる。
ここでも上記と同様に、低電圧部（１）と低電圧部（２）を独立調整することにより、重畳された電圧の絶対値も波形なまり等の調整も行える。
【００３２】
その後も、時刻ｔ２〜時刻ｔ５と同様の電圧値の変化を繰り返し、ドライブ用ＭＯＳトランジスタのゲート端子には図２（ｂ）中符号Ｖｇで示すタイミングチャートで示す電圧が印加されることとなる。
【００３３】
以上の様に、増幅回路を用いることによって、ドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値が増加し、ドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧の最大値は、ｐ型ＭＯＳトランジスタに接続された高電圧部（１）の電圧値と反転増幅回路に接続された高電圧部（２）の電圧値との和となり、ドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧の最小値は、ｎ型ＭＯＳトランジスタに接続された低電圧部（１）の電圧値と反転増幅回路に接続された低電圧部（２）の電圧値との和になる。
【００３４】
具体的には、第１の増幅回路を用いることによって、第１のドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値が増加し、第１のドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧の最大値は、第１のｐ型ＭＯＳトランジスタに接続された第１の高電圧部の電圧値である１５Ｖと第１の反転増幅回路に接続された第２の高電圧部の電圧値である１５Ｖの和である３０Ｖとなり、第１のドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧の最小値は、第１のｎ型ＭＯＳトランジスタに接続された第１の低電圧部の電圧値である−７Ｖと第１の反転増幅回路に接続されたグランド電位の電圧値である０Ｖの和である−７Ｖとなる。
【００３５】
また、第２の増幅回路を用いることによって、第２のドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値が増加し、第２のドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧の最大値は、第２のｐ型ＭＯＳトランジスタに接続された第３の高電圧部の電圧値である１５Ｖと第２の反転増幅回路に接続された第４の高電圧部の電圧値である１５Ｖの和である３０Ｖとなり、第２のドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧の最小値は、第２のｎ型ＭＯＳトランジスタに接続された第２の低電圧部の電圧値である−７Ｖと第２の反転増幅回路に接続されたグランド電位の電圧値である０Ｖの和である−７Ｖとなる。
【００３６】
また、第３の増幅回路を用いることによって、第３のドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値が増加し、第３のドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧の最大値は、第３のｐ型ＭＯＳトランジスタに接続された第５の高電圧部の電圧値である１５Ｖと第３の反転増幅回路に接続された第６の高電圧部の電圧値である１５Ｖの和である３０Ｖとなり、第３のドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧の最小値は、第３のｎ型ＭＯＳトランジスタに接続されたグランド電位の電圧値である０Ｖと第３の反転増幅回路に接続されたグランド電位の電圧値である０Ｖの和である０Ｖとなる。
【００３７】
なお、上記した様に、増幅回路（第１の増幅回路、第２の増幅回路及び第３の増幅回路）によってドライブ用ＭＯＳトランジスタ（第１のドライブ用ＭＯＳトランジスタ、第２のドライブ用ＭＯＳトランジスタ及び第３のドライブ用ＭＯＳトランジスタ）のゲート端子に印加される電圧を高くすることができ、ドライブ用ＭＯＳトランジスタの面積の低減を図ることができるものの、ドライブ用ＭＯＳトランジスタの面積の低減のためには、この増幅回路を形成する必要があり、ドライブ用ＭＯＳトランジスタ及び増幅回路を含めたドライバ回路全体としての面積を考慮する場合には、（１）低減したドライブ用ＭＯＳトランジスタの占有面積と、（２）新たに形成する増幅回路の面積との比較でドライバ回路全体としての面積の増減が決まる。
ここで、ドライブ用ＭＯＳトランジスタは、電源電圧が印加されるために、通常は高耐圧仕様、即ち、ソースとドレイン間の距離であるドライブ用ＭＯＳトランジスタが長く形成され、比較的広い（トランジスタ）回路面積を必要とする。このことから、ドライバ回路全体の占有面積の増減を検討する場合においてはドライブ用ＭＯＳトランジスタの面積の増減が支配的である。
従って、増幅回路を形成したとしても、ドライブ用ＭＯＳトランジスタのゲート端子に印加する電圧を高電圧となり、その結果ドライブ用ＭＯＳトランジスタの面積が減少すれば、ドライバ回路全体の回路面積を低減することができる。
【００３８】
また、増幅回路内のコンデンサ容量について検討すると、増幅回路内のコンデンサ容量が大きい場合にはコンデンサの面積が増大し、増幅回路の面積が増加し、結果としてドライバ回路の面積が増加してしまう。一方、増幅回路内のコンデンサとドライブ用ＭＯＳトランジスタのゲートに寄生するコンデンサ容量とは直列に接続されている。ここで２つのコンデンサの両端にある電圧が印加された場合、それぞれのコンデンサに印加される電圧はそれぞれの容量に反比例した値となる。即ち、コンデンサに蓄積される電荷量Ｑと、コンデンサ容量Ｃ及びコンデンサに印加される電圧は、Ｑ＝Ｃ・Ｖの関係を有し、それぞれのコンデンサに蓄積される電荷量は同量となるために、コンデンサ容量が小さければそれだけコンデンサに印加される電圧が高くなる。
つまり増幅回路内のコンデンサ容量が小さい場合には、ドライブ用ＭＯＳトランジスタのゲート端子に印加される電圧値が小さくなり、ドライブ用ＭＯＳトランジスタの面積の減少量が低減する。
従って、増幅回路内のコンデンサ容量の最適化を行う必要があり、増幅回路内のコンデンサ容量とドライバ回路の面積との関係を検討すると、図３に示す（ドライブ用ＭＯＳトランジスタのゲートに寄生するコンデンサ容量）と（（増幅回路を形成したことによる）ドライブ用ＭＯＳトランジスタの面積の従来比）との関係から、この条件では増幅回路内のコンデンサ容量を２．５ｐＦとした場合、ドライバ回路の面積が最小となる。
【００３９】
上記した本発明を適用したドライバ回路では、第１の増幅回路によって第１のドライブ用ＭＯＳトランジスタのゲート端子への印加電圧を増大して第１のドライブ用ＭＯＳトランジスタの面積を低減し、第２の増幅回路によって第２のドライブ用ＭＯＳトランジスタのゲート端子への印加電圧を増大して第２のドライブ用ＭＯＳトランジスタの面積を低減し、第３の増幅回路によって第３のドライブ用ＭＯＳトランジスタのゲート端子への印加電圧を増大して第３のドライブ用ＭＯＳトランジスタの面積を低減し、結果としてドライバ回路の面積を図４で示す様に、従来のドライバ回路の面積と比較して１９％も低減することができ、製造コストの低減を図ることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明を適用したドライバ回路の一例を説明するための概略構成図である。
【図２】増幅回路の概略構成図及び各パルスのタイミングチャートである。
【図３】ドライブ用ＭＯＳトランジスタのゲートに寄生するコンデンサ容量とドライブ用ＭＯＳトランジスタの面積の従来比を示すグラフである。
【図４】従来のドライバ回路及び本発明のドライバ回路の面積構成及び推移を示すグラフである。
【図５】ＣＣＤ固体撮像装置全体の仕組みを説明するための図である。
【図６】ＣＣＤ固体撮像素子の構成及びＣＣＤ固体撮像素子に印加するパルスのタイミングチャートである。
【図７】従来のドライバ回路を説明するための図である。
【図８】出力バッファ回路の面積構成比率及びＭＯＳトランジスタを説明するための平面図である。
【符号の説明】
【００４１】
１    ドライバ回路
２    入力バッファ回路
３    セレクタ回路
４ａ  第１の増幅回路
４ｂ  第２の増幅回路
４ｃ  第３の増幅回路
５ａ  第１のドライブ用ＭＯＳトランジスタ
５ｂ  第２のドライブ用ＭＯＳトランジスタ
５ｃ  第３のドライブ用ＭＯＳトランジスタ
６ａ  第１のｐ型ＭＯＳトランジスタ
６ｂ  第２のｐ型ＭＯＳトランジスタ
６ｃ  第３のｐ型ＭＯＳトランジスタ
７ａ  第１のダイオード
７ｂ  第３のダイオード
７ｃ  第３のダイオード
８ａ  第１の高電圧部
８ｂ  第３の高電圧部
８ｃ  第５の高電圧部
９ａ  第１の回路
９ｂ  第３の回路
９ｃ  第５の回路
１０ａ  第１のｎ型ＭＯＳトランジスタ
１０ｂ  第２のｎ型ＭＯＳトランジスタ
１０ｃ  第３のｎ型ＭＯＳトランジスタ
１１ａ  第２のダイオード
１１ｂ  第４のダイオード
１１ｃ  第６のダイオード
１２ａ  第１の低電圧部
１２ｂ  第２の低電圧部
１３ａ  第２の回路
１３ｂ  第４の回路
１３ｃ  第６の回路
１４ａ  第１の遅延回路
１４ｂ  第２の遅延回路
１４ｃ  第３の遅延回路
１５ａ  第１のレベルシフト回路
１５ｂ  第２のレベルシフト回路
１５ｃ  第３のレベルシフト回路
１６ａ  第２の高電圧部
１６ｂ  第４の高電圧部
１６ｃ  第６の高電圧部
１８ａ  第１の反転増幅回路
１８ｂ  第２の反転増幅回路
１８ｃ  第３の反転増幅回路
１９ａ  第１のコンデンサ
１９ｂ  第２のコンデンサ
１９ｃ  第３のコンデンサ
２０ａ  第２のレベルシフト回路
２０ｂ  第４のレベルシフト回路
２０ｃ  第６のレベルシフト回路
２１ａ  第７の高電圧部
２１ｂ  第３の低電圧部
３０    ｐ型ＭＯＳトランジスタ
３１    ダイオード（１）
３２    回路（１）
３３    高電圧部（１）
３４    ｎ型ＭＯＳトランジスタ
３５    ダイオード（２）
３６    回路（２）
３７    低電圧部（１）
３８    反転増幅回路
３９    高電圧部（２）
４０    低電圧部（２）
４１    コンデンサ
５０    ドライブ用ＭＯＳトランジスタ
【図１】
2006295654.tif 000003
【図２】
2006295654.tif 000004
【図３】
2006295654.tif 000005
【図４】
2006295654.tif 000006
【図５】
2006295654.tif 000007
【図６】
2006295654.tif 000008
【図７】
2006295654.tif 000009
【図８】
2006295654.tif 000010