(57)【要約】【課題】  配線幅が０．２μｍ以下の配線幅の配線形成工程において歩留まり低下を抑制し、エレクトロマイグレーション耐性を向上させる。【解決手段】  シリコン基板１の上に５〜２０ｎｍの膜厚で第一チタン膜６を形成し、その上に１０〜２０ｎｍの膜厚で第一窒化チタン膜７を形成する。その上に酸化チタン膜８、アルミニウムを含む金属膜９、第二チタン膜１３および第二窒化チタン膜１４からなるキャップ膜１５、反射防止膜１６を順次積層し、リソグラフィおよびエッチングによりパターニングして配線を形成した後、この配線を３８５〜４１５℃程度の温度で熱処理する。  第一チタン膜６および第一窒化チタン膜７の膜厚を上記の範囲で形成することにより、上記熱処理工程においてアルミチタン膜の形成を抑えることができる。これにより配線形成工程の歩留まり低下を抑制し、エレクトロマイグレーション耐性を向上させることができる。【選択図】      図７
2006080451.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第一チタン膜を形成する工程と、
前記第一チタン膜の上に１０〜２０ｎｍの膜厚で第一窒化チタン膜を形成する工程と、
前記第一窒化チタン膜の上に酸化チタン膜を形成する工程と、
前記酸化チタン膜の上にアルミニウムを含む金属膜を形成する工程と、
前記金属膜、前記酸化チタン膜、前記第一窒化チタン膜、および前記第一チタン膜を選択的にエッチングして第一の配線を形成する工程と、
前記第一の配線を熱処理する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第一の配線を熱処理する工程を、３８５〜４１５℃の範囲の温度で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
基板上に第一チタン膜を形成する工程と、
前記第一チタン膜の上に１０〜２０ｎｍの膜厚で第一窒化チタン膜を形成する工程と、
前記第一窒化チタン膜の上に酸化チタン膜を形成する工程と、
前記酸化チタン膜の上にアルミニウムを含む金属膜を形成する工程と、
前記金属膜の上に第二チタン膜および第二窒化チタン膜を積層したキャップ膜を形成する工程と、
前記キャップ膜の上に反射防止膜を形成する工程と、
前記反射防止膜、前記キャップ膜、前記金属膜、前記酸化チタン膜、前記第一窒化チタン膜、および前記第一チタン膜を選択的にエッチングして第二の配線を形成する工程と、
前記第二の配線を熱処理する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記第二の配線を熱処理する工程を、３８５〜４１５℃の範囲の温度で行うことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第二チタン膜を２〜３ｎｍの膜厚で形成することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
前記第一チタン膜を５〜２０ｎｍの膜厚で形成することを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記金属膜を２００〜３００ｎｍの膜厚で形成することを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記酸化チタン膜を形成する工程を、前記第一チタン膜上に形成した前記第一窒化チタン膜を大気に晒すことにより行うことを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特にアルミニウムを含む微細配線の形成方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化に伴いトランジスタなどの素子寸法が縮小化され、多層配線工程においても微細化が必要となっている。多層配線の配線材料としては、アルミニウムを含む金属膜が広く用いられてきた。
しかし、配線幅が０.２μｍ以下に微細化されると、この金属膜を用いた配線の信頼性、特にエレクトロマイグレーション耐性に優れた配線の形成が困難となってくる。
【０００３】
ここで、アルミニウムを含む金属膜を用いて配線を形成する例について説明する。
まず、基板上に形成した絶縁膜の上に、チタン膜および第一の窒化チタン膜を順次形成する。次に第一の窒化チタン膜の表面を酸化して、第一の窒化チタン膜の上に酸化チタン膜を形成する。そして、該酸化チタン膜の上にアルミニウムと銅を含む金属膜を形成し、その上に第二の窒化チタン膜を形成する。
次に、リソグラフィおよびエッチングにより、第二の窒化チタン膜、金属膜、酸化チタン膜、第一の窒化チタン膜、およびチタン膜をパターニングして配線を形成する（例えば、特許文献１参照）。
【特許文献１】特開２００３−２４３３９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来の技術において、チタン膜、第一の窒化チタン膜、酸化チタン膜、金属膜、および第二の窒化チタン膜を積層した配線において、チタン膜、および第一の窒化チタン膜の膜厚が最適化されていない場合には、配線形成後に行う熱処理においてアルミニウムとチタンの相互拡散によりアルミチタン膜が形成され、配線に欠陥を発生させるおそれがある。
そうすると、配線工程の歩留まりを低下させ、エレクトロマイグレーション耐性を劣化させてしまうという問題があった。
【０００５】
本発明は上記課題を解決するためになされたもので、配線工程の歩留まり低下を抑制し、エレクトロマイグレーション耐性が優れた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置の製造方法は、基板上に第一チタン膜を形成する工程と、前記第一チタン膜の上に１０〜２０ｎｍの膜厚で第一窒化チタン膜を形成する工程と、前記第一窒化チタン膜の上に酸化チタン膜を形成する工程と、前記酸化チタン膜の上にアルミニウムを含む金属膜を形成する工程と、前記金属膜、前記酸化チタン膜、前記第一窒化チタン膜、および前記第一チタン膜を選択的にエッチングして第一の配線を形成する工程と、前記第一の配線を熱処理する工程とを含むことを特徴とする。
【０００７】
また、本発明に係る別の半導体装置の製造方法は、基板上に第一チタン膜を形成する工程と、前記第一チタン膜の上に１０〜２０ｎｍの膜厚で第一窒化チタン膜を形成する工程と、前記第一窒化チタン膜の上に酸化チタン膜を形成する工程と、前記酸化チタン膜の上にアルミニウムを含む金属膜を形成する工程と、前記金属膜の上に第二チタン膜および第二窒化チタン膜を積層したキャップ膜を形成する工程と、前記キャップ膜の上に反射防止膜を形成する工程と、前記反射防止膜、前記キャップ膜、前記金属膜、前記酸化チタン膜、前記第一窒化チタン膜、および前記第一チタン膜を選択的にエッチングして第二の配線を形成する工程と、前記第二の配線を熱処理する工程と、を含むことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【０００８】
本発明によれば、配線工程の歩留まり低下を抑制し、エレクトロマイグレーション耐性が優れた半導体装置の製造方法を得ることができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
【００１０】
実施の形態１．
まず、図１に示すように、シリコン基板１の表面に素子分離２を形成する。次に、シリコン基板１の上にトランジスタなどの必要な素子（図示しない）を形成する。そして、シリコン基板１の表面で、素子分離２が形成されていない領域（能動領域）に拡散層３を形成する。
次に、シリコン基板１、素子分離２、および拡散層３の上に、全面にシリコン酸化膜などからなる層間絶縁膜４を形成する。そして、層間絶縁膜４の中に、タングステンなどの金属膜が埋め込まれたビア５を形成する。ビア５は、拡散層３と電気的接続されている。
【００１１】
次に、図２に示すように、層間絶縁膜４およびビア５の上に、スパッタ法により第一チタン膜６を５〜２０ｎｍの膜厚で形成する。さらに、第一チタン膜６の上に、第一窒化チタン膜７をスパッタ法により１０〜２０ｎｍの膜厚で形成する。これらの膜は同一装置を用いて真空中で連続して形成する。
すなわち、シリコン基板１上に層間絶縁膜４およびビア５を介して、５〜２０ｎｍの膜厚で第一チタン膜６を形成して、第一チタン膜６の上に１０〜２０ｎｍの膜厚で第一窒化チタン膜７を形成する。
【００１２】
ここで、第一チタン膜６を５〜２０ｎｍの膜厚で形成すると好適である。
第一チタン膜６を５ｎｍよりも薄く形成すると、最終的に形成される配線の機械的強度が低下してしまう。そうすると、配線形成後に隣接する配線間を埋め込む層間絶縁膜の膜ストレスにより、配線の断線を引き起こし、歩留まりを低下させるおそれがある。しかし、第一チタン膜６の膜厚を５ｎｍ以上とすれば、配線の機械的強度が低下するのを防ぐことができる。これにより、歩留まりの低下を抑制することができる。
一方、第一チタン膜６を２０ｎｍよりも厚く形成すると、配線形成後の熱処理工程において、第一チタン膜６のチタンが第一窒化チタン膜７を介してその上に形成される金属膜へ拡散し、金属膜に含まれる金属と反応して金属チタン膜を形成するおそれがある。そうすると、金属チタン膜の体積収縮により金属膜に欠陥を発生させ、配線の断線などにより歩留まりを低下させるおそれがある。しかし、第一チタン膜６の膜厚を２０ｎｍ以下とすればチタンの拡散を抑え、金属チタン膜の形成を防ぐことができる。これにより、歩留まりの低下を抑制するとともに、エレクトロマイグレーション耐性を向上させることができる。
【００１３】
また、第一窒化チタン膜７を１０〜２０ｎｍの膜厚で形成すると好適である。
第一窒化チタン膜７を１０ｎｍよりも薄く形成すると、配線形成後の熱処理工程において、第一窒化チタン膜７の上に形成される金属膜に含まれる金属が、第一窒化チタン膜７を介して第一チタン膜６へ拡散し、チタンと反応して金属チタン膜を形成するおそれがある。そうすると、金属膜に金属の欠陥が発生し、配線の断線などにより歩留まりを低下させるおそれがある。しかし、第一窒化チタン膜７の膜厚を１０ｎｍ以上とすれば、金属膜に含まれる金属の拡散を抑え、金属チタン膜の形成を防ぐことができる。これにより、歩留まりの低下を抑制するとともに、エレクトロマイグレーション耐性を向上させることができる。
一方、第一窒化チタン膜７を２０ｎｍよりも厚く形成すると、その上に形成する金属膜の粒径が不均一となり、配線の機械的強度が低下してしまう。そうすると、配線形成後に、配線間を埋め込む層間絶縁膜の膜ストレスにより配線の断線を引き起こし、歩留まりを低下させるおそれがある。しかし、第一窒化チタン膜７の膜厚を２０ｎｍ以下とすれば、金属膜の粒径を均一化させることができ、配線の機械的強度が低下するのを防ぐことができる。これにより、歩留まりの低下を抑制することができる。
【００１４】
次に、図３に示すように、第一窒化チタン膜７の上に酸化チタン膜８を形成する。例えば、第一窒化チタン膜７を形成した工程の後に、第一チタン膜６上に形成した第一窒化チタン膜７を大気に晒すことにより行う。これにより、簡易な方法で酸化チタン膜８を形成することができる。
また、第一チタン膜６のチタンが、酸化チタン膜８の上に形成される金属膜へ拡散することを抑えるとともに、金属膜に含まれる金属が第一チタン膜６へ拡散することを抑えることができる。これにより、金属チタン膜の形成を防ぎ、歩留まりの低下を効果的に抑制することができる。
この後、純水スクラバーなどにより、第一窒化チタン膜７と酸化チタン膜８の界面近傍の異物や、酸化チタン膜８の表面上の異物を除去するようにしても良い。
【００１５】
次に、図４に示すように、酸化チタン膜８の上にアルミニウムおよび０.５重量％（ｗｔ％）程度の銅を含む金属膜９を形成する。例えば、スパッタ法により、２００〜３００ｎｍ程度の膜厚で形成する。このとき、金属膜９を上記範囲の膜厚で形成することにより、金属膜９の粒径を均一化させることができる。これにより、歩留まりの低下を抑制することができる。
さらに、金属膜９の上に、リソグラフィによりレジストパターン１０を形成する。
【００１６】
次に、図４に示したレジストパターン１０をマスクとして金属膜９、酸化チタン膜８、第一窒化チタン膜７、および第一チタン膜６を選択的にエッチングして、図５に示すように、金属膜９ａ、酸化チタン膜８ａ、第一窒化チタン膜７ａ、および第一チタン膜６ａからなる第一の配線１１を形成する。
このエッチングは、例えばＣｌ２／ＢＣｌ３／ＣＨ４の混合ガス、またはＣｌ２／ＢＣｌ３／ＣＨＦの混合ガス、またはＣｌ２／ＢＣｌ３／ＣＨＦ３／Ｎ２の混合ガスを用いて行う。
この後、アッシングおよびウェット処理により、レジストパターン１０を除去する。
【００１７】
次に、図５に示したレジストパターン１０を除去した後、第一の配線１１を熱処理する。例えば、３８５〜４１５℃の範囲の温度で、窒素または水素を含む雰囲気中で１５〜３０分間程度の熱処理を行う。
これにより、前述したエッチング工程のプラズマダメージにより、トランジスタのゲート絶縁膜（図示しない）に発生した欠陥を回復させ、トランジスタの閾値を安定させることができる。
【００１８】
ここで、前述したように第一チタン膜６（図２参照）を５〜２０ｎｍの膜厚で形成したので、上記熱処理工程において、図５に示した第一チタン膜６ａのチタンの拡散を抑え、アルミチタン膜の形成を防ぐことができる。
これにより、上記熱処理工程において、配線の断線などによる歩留まり低下を抑制することができる。また、エレクトロマイグレーション耐性を向上させることもできる。
【００１９】
また、前述したように第一窒化チタン膜７（図２参照）を１０〜２０ｎｍの膜厚で形成したので、上記熱処理工程において、図５に示した金属膜９ａに含まれるアルミニウムの拡散を抑え、アルミチタン膜の形成を防ぐことができる。
これにより、上記熱処理工程において、配線の断線などによる歩留まり低下を防止することができる。また、エレクトロマイグレーション耐性を向上させることもできる。
【００２０】
また、前述したように第一窒化チタン膜７上に酸化チタン膜８（図３参照）を形成したので、図５に示した第一チタン膜６ａのチタンが、金属膜９ａへ拡散することを抑えるとともに、金属膜９ａに含まれるアルミニウムが第一チタン膜６ａへ拡散することを抑えることができる。これにより、アルミチタン膜の形成を防ぎ、歩留まりの低下を効果的に抑制することができる。
【００２１】
次に、図６に示すように、隣接する第一の配線１１の間を埋め込むように、高密度プラズマＣＶＤにより、全面に層間絶縁膜１２を形成する。
ここで、前述したように、第一チタン膜６（図２参照）を５〜２０ｎｍの膜厚で形成し、第一窒化チタン膜７（図２参照）を１０〜２０ｎｍの膜厚で形成したので、第一の配線１１の機械的強度が低下するのを抑制することができる。これにより、歩留まりの低下を抑制することができる。
【００２２】
以上説明したように、本実施の形態に係る半導体装置の製造方法は、まず、シリコン基板１の上に第一チタン膜６を形成し、その上に１０〜２０ｎｍの膜厚で第一窒化チタン膜７を形成するようにした。次に、第一窒化チタン膜７の上に酸化チタン膜８を形成して、その上にアルミニウムを含む金属膜９を形成するようにした。
そして、金属膜９、酸化チタン膜８、第一窒化チタン膜７、および第一チタン膜６を選択的にエッチングして第一の配線１１を形成するようにした。さらに、第一の配線１１を熱処理するようにした。
【００２３】
このように形成することにより、配線形成工程の歩留まり低下を抑制することができる。また、エレクトロマイグレーション耐性を向上させることができる。
【００２４】
実施の形態２.
まず、図１に示したシリコン基板１の表面に素子分離２を形成する工程から、図４に示した酸化チタン膜８の上に金属膜９を形成するまでの工程を、実施の形態１と同様にして行う。
すなわち、シリコン基板１上に層間絶縁膜４およびビア５を介して、５〜２０ｎｍの膜厚で第一チタン膜６を形成して、その上に１０〜２０ｎｍの膜厚で第一窒化チタン膜７を形成する。さらに、第一窒化チタン膜７の上に酸化チタン膜８を形成し、その上にアルミニウムを含む金属膜９を形成する。
【００２５】
次に、図７に示すように、金属膜９の上に第二チタン膜１３および第二窒化チタン膜１４を積層したキャップ膜１５を形成する。
例えば、第二チタン膜１３をスパッタ法により２〜３ｎｍ程度の膜厚で形成する。さらに、第二チタン膜１３の上に、第二窒化チタン膜１４をスパッタ法により２０〜６０ｎｍ程度の膜厚で形成する。これらの膜は同一装置を用いて真空中で連続して形成する。
【００２６】
このとき、金属膜９の上にキャップ膜１５を形成することにより、最終的に形成される配線が補強され、エレクトロマイグレーションによる断線が起こりにくくなる。また、キャップ膜１５より下側、すなわち金属膜９、酸化チタン膜８、第一窒化チタン膜７、および第一チタン膜６が断線した場合であっても、キャップ膜１５が断線しない限り配線の不良とはならない。これにより、エレクトロマイグレーション耐性を向上させることができる。
【００２７】
また、このとき第二チタン膜１３を２〜３ｎｍの膜厚で形成すると好適である。
第二チタン膜１３を２ｎｍよりも薄く形成すると、金属膜９との密着性が損なわれるおそれがある。しかし、この膜厚を２ｎｍ以上とすれば十分な密着性が得られる。
一方、３ｎｍよりも厚く形成すると、配線形成後の熱処理工程において、第二チタン膜１３のチタンが、金属膜９に含まれるアルミニウムと反応してアルミチタン膜を形成し、金属膜に欠陥を発生させ、配線の断線などにより歩留まりを低下させるおそれがある。しかし、この膜厚を３ｎｍ以下とすれば断線による歩留まり低下を抑制することができる。
【００２８】
この後、純水スクラバーなどにより、第二窒化チタン膜１４の膜中、および表面上の異物を除去するようにしても良い。
さらに、キャップ膜１５の上に反射防止膜１６を形成する。例えば、プラズマＣＶＤなどにより、シリコン窒化酸化膜（ＳｉＯＮ膜）を４５〜５５ｎｍ程度の膜厚で形成する。
次に、反射防止膜１６の上に、ＫｒＦリソグラフィにより６００ｎｍ程度の膜厚のレジストパターン１７を形成する。
【００２９】
次に、図７に示したレジストパターン１７をマスクとして反射防止膜１６、キャップ膜１５、金属膜９、酸化チタン膜８、第一窒化チタン膜７、および第一チタン膜６を選択的にエッチングして、図８に示すように、キャップ膜１５ａ、金属膜９ａ、酸化チタン膜８ａ、第一窒化チタン膜７ａ、および第一チタン膜６ａからなる第二の配線１８を形成する。
エッチングの条件は、実施の形態１と同様とする。
この後、アッシングおよびウェット処理により、レジストパターン１７を除去する。
【００３０】
前述のリソグラフィにおいて、図７に示した反射防止膜１６を形成して下地膜からの反射を抑えることにより、レジストパターン１７の幅を小さく形成することができる。これにより、エッチング工程において第二の配線１８を０．１５μｍ〜０．２５μｍ程度の小さい幅で形成することができる。
従って、反射防止膜１６を形成することにより、０．２μｍ以下の幅の配線を形成することができる。
【００３１】
この後、図８に示した第二の配線１８を熱処理する。この熱処理は、実施の形態１で示した第一の配線１１を熱処理する工程と同様にして行う。
これにより、前述したエッチング工程のプラズマダメージにより、トランジスタのゲート絶縁膜（図示しない）に発生した欠陥を回復させ、トランジスタの閾値を安定させることができる。
【００３２】
次に、図９に示すように、隣接する第二の配線１８の間を埋め込むように、高密度プラズマＣＶＤにより、全面に層間絶縁膜１９を形成する。
その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００３３】
以上説明したように、本実施の形態に係る半導体装置の製造方法は、まず、シリコン基板１の上に第一チタン膜６を形成し、その上に１０〜２０ｎｍの膜厚で第一窒化チタン膜７を形成するようにした。次に、第一窒化チタン膜７の上に酸化チタン膜８を形成して、その上にアルミニウムを含む金属膜９を形成するようにした。
さらに、金属膜９の上に、第二チタン膜１３および第二窒化チタン膜１４を積層したキャップ膜１５を形成し、その上に反射防止膜１６を形成するようにした。
そして、反射防止膜１６、キャップ膜１５、金属膜９、酸化チタン膜８、第一窒化チタン膜７、および第一チタン膜６を選択的にエッチングして第二の配線１８を形成するようにした。さらに、第二の配線１８を熱処理するようにした。
【００３４】
このように形成することにより、実施の形態１の効果に加えて、０．２μｍ以下の幅の配線を形成することができ、そのエレクトロマイグレーション耐性を向上させることができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。
【図３】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。
【図５】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。
【図６】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。
【図７】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図。
【図８】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図。
【図９】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００３６】
１  シリコン基板、２  素子分離、３  拡散層、４  層間絶縁膜、５  ビア、６  第一チタン膜、７  第一窒化チタン膜、８  酸化チタン膜、９  金属膜、１１  第一の配線、１２  層間絶縁膜、１３  第二チタン膜、１４  第二窒化チタン膜、１５  キャップ膜、１６  反射防止膜、１８  第二の配線、１９  層間絶縁膜。
【図１】
2006080451.tif 000003
【図２】
2006080451.tif 000004
【図３】
2006080451.tif 000005
【図４】
2006080451.tif 000006
【図５】
2006080451.tif 000007
【図６】
2006080451.tif 000008
【図７】
2006080451.tif 000009
【図８】
2006080451.tif 000010
【図９】
2006080451.tif 000011