(57)【要約】【課題】  実装面積を縮小すると共に、実装コストを低減して、容易に実装することが可能な積層型チップバリスタを提供すること。【解決手段】  外部電極２５〜２９は、バリスタ素体２１の主面２２に形成されている。第１の内部電極３３の第１の電極部分３６は、第３の内部電極の第１の電極部分と重なり合う。第１の内部電極３３の第２の電極部分３７ａは、第１の電極部分３６から主面２２に露出するように引き出される。第１の電極部分３６は、第２の電極部分３７ａを通して外部電極２５に電気的に接続される。第２の内部電極３５の第１の電極部分３８は、第３の内部電極の第１の電極部分と互いに重なり合う。第２の内部電極３５の第２の電極部分３９ａは、第１の電極部分３８から主面２２に露出するように引き出される。第１の電極部分３８は、第２の電極部分３９ａを通して外部電極２９に電気的に接続される。【選択図】  図３
2006295080.tif 000002
【特許請求の範囲】
【請求項１】
電圧非直線特性を発現するバリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する複数のバリスタ部が所定の方向に沿って配されている積層体と、
前記積層体の外表面のうち前記所定の方向に平行な一の外表面に形成されると共に前記複数の内部電極のうち対応する内部電極にそれぞれ電気的に接続される複数の端子電極と、を備え、
前記複数の内部電極は、当該複数の内部電極のうち隣り合う内部電極間において互いに重なり合う第１の電極部分と、当該第１の電極部分から前記複数の端子電極が形成された前記外表面に露出するように引き出された第２の電極部分と、を含んでおり、
前記複数の端子電極は、前記対応する内部電極に前記第２の電極部分を通して電気的に接続されていることを特徴とする積層型チップバリスタ。
【請求項２】
前記隣り合う内部電極のうち一方の内部電極の第２の電極部分が、前記積層体の外表面のうち前記複数の端子電極が形成された前記外表面に対向する外表面に露出するように引き出されており、
前記複数の端子電極が形成された前記外表面に対向する前記外表面に形成されると共に対応する前記一方の内部電極に前記第２の電極部分を通してそれぞれ電気的に接続される複数のパッド電極を更に備えることを特徴とする請求項１に記載の積層型チップバリスタ。
【請求項３】
前記複数のパッド電極が形成された前記外表面に形成されると共に前記複数のパッド電極のうち対応する一対のパッド電極にそれぞれ電気的に接続される抵抗体を更に備えることを特徴とする請求項２に記載の積層型チップバリスタ。
【請求項４】
前記積層体が、前記複数の端子電極が形成された前記外表面と当該外表面に対向する外表面とを主面とする板状であり、
前記複数の端子電極が形成された前記外表面と当該外表面に対向する前記外表面との間隔が前記積層体の前記所定の方向での長さに比して小さく設定されていることを特徴とする請求項１に記載の積層型チップバリスタ。
【請求項５】
前記所定の方向が、前記バリスタ層の積層方向であることを特徴とする請求項１に記載の積層型チップバリスタ。
【請求項６】
前記所定の方向が、前記バリスタ層に平行な方向であることを特徴とする請求項１に記載の積層型チップバリスタ。
【請求項７】
前記複数の端子電極が、当該複数の端子電極が形成された前記外表面上において２次元配列されていることを特徴とする請求項１に記載の積層型チップバリスタ。
【請求項８】
前記第２の電極部分が、前記第１の電極部分から直線状に引き出されていることを特徴とする請求項１に記載の積層型チップバリスタ。
【請求項９】
前記第２の電極部分が、前記第１の電極部分から前記複数の端子電極が形成された前記外表面と当該外表面に対向する外表面との対向方向と前記バリスタ層の積層方向とに垂直な方向に伸びる第１の領域と、当該第１の領域から前記複数の端子電極が形成された前記外表面と当該外表面に対向する前記外表面との対向方向に伸びる第２の領域とを含んでおり、
前記複数の端子電極が形成された前記外表面と当該外表面に対向する前記外表面との対向方向と前記バリスタ層の積層方向とに垂直な方向での前記第２の領域の長さが、前記複数の端子電極が形成された前記外表面と当該外表面に対向する前記外表面との対向方向での前記第１の領域の長さよりも大きく設定されていることを特徴とする請求項１に記載の積層型チップバリスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型チップバリスタに関する。
【背景技術】
【０００２】
この種の積層型チップバリスタとして、電圧非直線特性を発現するバリスタ層と、当該バリスタ層を挟むように配置される一対の内部電極とを有するバリスタ素体と、当該バリスタ素体の両端部分にそれぞれ位置し且つ複数の内部電極のうち対応する内部電極にそれぞれ接続される一対の端子電極と、を備えるものが知られている（例えば、特許文献１参照）。
【特許文献１】特開２００２−２４６２０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、ＤＳＣ（Digital Still Camera）、ＤＶＣ（Digital Video Camera）、ＰＤＡ（Personal Digital Assistant）、ノートパソコンあるいは携帯電話等の電子機器内の各種電気回路に含まれるＩＣ等をＥＳＤ（ElectrostaticDischarge：静電気放電）から保護するために、ＥＳＤ対策部品として積層型チップバリスタが用いられている。積層型チップバリスタは、例えば、ＬＣＤパネル、ボタン部、バッテリー端子、ビデオＩ／Ｏ端子、オーディオＩ／Ｏ端子、ヘッドホン端子、キーボード端子、マイク部等にて使用される。
【０００４】
ところで、ボタン部においては、人体の接触により静電気が印加される可能性があるため、ボタン毎に積層型チップバリスタを使用する必要がある。また、Ｉ／Ｏ端子においては、信号ライン毎にＥＳＤ対策を行なうため、信号ライン毎に積層型チップバリスタを使用する必要がある。このように、使用箇所によっては、複数の積層型チップバリスタが実装されることとなる。
【０００５】
しかしながら、複数の積層型チップバリスタを実装する場合、当該積層型チップバリスタの実装面積が大きくなり、上述した電子機器の小型化を阻害する要因となってしまう。また、複数の積層型チップバリスタを実装する必要があるため、実装コストが嵩むと共に実装工程が複雑なものとなってしまう。
【０００６】
本発明は、実装面積を縮小すると共に、実装コストを低減して、容易に実装することが可能な積層型チップバリスタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る積層型チップバリスタは、電圧非直線特性を発現するバリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する複数のバリスタ部が所定の方向に沿って配されている積層体と、積層体の外表面のうち所定の方向に平行な一の外表面に形成されると共に複数の内部電極のうち対応する内部電極にそれぞれ電気的に接続される複数の端子電極と、を備え、複数の内部電極は、当該複数の内部電極のうち隣り合う内部電極間において互いに重なり合う第１の電極部分と、当該第１の電極部分から複数の端子電極が形成された外表面に露出するように引き出された第２の電極部分と、を含んでおり、複数の端子電極は、対応する内部電極に第２の電極部分を通して電気的に接続されていることを特徴とする。
【０００８】
本発明に係る積層型チップバリスタでは、積層体が複数のバリスタ部を含むと共に、複数の端子電極が積層体の外表面のうち所定の方向に平行な一の外表面に形成されている。また、複数の端子電極は、対応する内部電極に第２の電極部分を通して電気的に接続されている。したがって、複数の端子電極が形成された外表面を外部基板等に対向させた状態で実装することにより、複数のバリスタ部が外部基板に対して実装されることとなる。この結果、複数のバリスタ部を実装するに際して、実装面積を縮小することができる。また、複数のバリスタ部を実装するための実装コストを低減して、容易に実装することができる。
【０００９】
好ましくは、隣り合う内部電極のうち一方の内部電極の第２の電極部分が、積層体の外表面のうち複数の端子電極が形成された外表面に対向する外表面に露出するように引き出されており、複数の端子電極が形成された外表面に対向する外表面に形成されると共に対応する一方の内部電極に第２の電極部分を通してそれぞれ電気的に接続される複数のパッド電極を更に備える。この場合、積層体の複数のパッド電極が形成された外表面に、他の電気回路要素や素子等を容易に実装することができる。
【００１０】
また、好ましくは、複数のパッド電極が形成された外表面に形成されると共に複数のパッド電極のうち対応する一対のパッド電極にそれぞれ電気的に接続される抵抗体を更に備える。この場合、複数の端子電極が形成された外表面に対向する外表面を利用して、抵抗体を容易に搭載することができる。これにより、積層型チップバリスタの複合部品化を図ることができる。
【００１１】
好ましくは、積層体が、複数の端子電極が形成された外表面と当該外表面に対向する外表面とを主面とする板状であり、複数の端子電極が形成された外表面と当該外表面に対向する外表面との間隔が積層体の上記所定の方向での長さに比して小さく設定されている。この場合、積層型チップバリスタの低背化を図ることができる。
【００１２】
好ましくは、所定の方向が、バリスタ層の積層方向である。また、好ましくは、所定の方向が、バリスタ層に平行な方向である。
【００１３】
好ましくは、複数の端子電極が、当該複数の端子電極が形成された外表面上において２次元配列されている。
【００１４】
好ましくは、第２の電極部分が、第１の電極部分から直線状に引き出されている。この場合、第２の電極部分の長さが比較的短くなるので、等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）を低くすることができる。
【００１５】
好ましくは、第２の電極部分が、第１の電極部分から複数の端子電極が形成された外表面と当該外表面に対向する外表面との対向方向とバリスタ層の積層方向とに垂直な方向に伸びる第１の領域と、当該第１の領域から複数の端子電極が形成された外表面と当該外表面に対向する外表面との対向方向に伸びる第２の領域とを含んでおり、複数の端子電極が形成された外表面と当該外表面に対向する外表面との対向方向とバリスタ層の積層方向とに垂直な方向での第２の領域の長さが、複数の端子電極が形成された外表面と当該外表面に対向する外表面との対向方向での第１の領域の長さよりも大きく設定されている。この場合、ＥＳＲ及びＥＳＬを低くすることができる。
【発明の効果】
【００１６】
本発明によれば、実装面積を縮小すると共に、実装コストを低減して、容易に実装することが可能な積層型チップバリスタを提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１８】
（第１実施形態）
図１〜図５を参照して、第１実施形態に係る積層型チップバリスタ１１の構成を説明する。図１は、第１実施形態に係る積層型チップバリスタを示す概略上面図である。図２は、第１実施形態に係る積層型チップバリスタを示す概略下面図である。図３は、図２におけるIII−III線に沿った断面構成を説明するための図である。図４は、図２におけるIV−IV線に沿った断面構成を説明するための図である。図５は、図２におけるV−V線に沿った断面構成を説明するための図である。
【００１９】
積層型チップバリスタ１１は、図１〜図５に示されるように、略矩形板状とされたバリスタ素体２１と、当該バリスタ素体２１の一方の主面（外表面）２２にそれぞれ形成される複数（本実施形態においては、２５個）の外部電極２５〜２９と、当該バリスタ素体２１の他方の主面（外表面）２３にそれぞれ形成される複数（本実施形態においては、２０個）の外部電極３０ａ〜３０ｄと、を備えている。バリスタ素体２１は、例えば、縦が３ｍｍ程度に設定され、横が３ｍｍ程度に設定され、厚みが０．５ｍｍ程度に設定されている。外部電極２５，２６，２８，２９は、積層型チップバリスタ１１の入出力端子電極として機能し、外部電極２７は、積層型チップバリスタ１１のグランド端子電極として機能する。外部電極３０ａ〜３０ｄは、後述する抵抗体６１，６３に電気的に接続されるパッド電極として機能する。
【００２０】
バリスタ素体２１は、電圧非直線特性（以下、「バリスタ特性」と称する）を発現する複数のバリスタ層と、それぞれ複数の第１〜第３の内部電極層３１，４１，５１とが積層された積層体として構成されている。各一層の第１〜第３の内部電極層３１，４１，５１を内部電極群として、当該内部電極群がバリスタ素体２１内においてバリスタ層の積層方向（以下、単に「積層方向」と称する。）に沿って複数（本実施形態においては、５つ）配置されている。各内部電極群において、第１〜第３の内部電極層３１，４１，５１は、互いの間に少なくとも一層のバリスタ層が介在するように第１の内部電極層３１、第２の内部電極層４１、第３の内部電極層５１の順に配置されている。すなわち、積層方向に見て、第１の内部電極層３１と第３の内部電極層５１との間に第２の内部電極層４１が位置している。各内部電極群は、互いの間に少なくとも一層のバリスタ層が介在するように配置されている。実際の積層型チップバリスタ１１では、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。
【００２１】
バリスタ層は、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでいる。これにより、バリスタ層における第１の内部電極層３１と第２の内部電極層４１とに重なる領域及び第２の内部電極層４１と第３の内部電極層５１とに重なる領域が、ＺｎＯを主成分とすると共にＰｒを含むこととなる。
【００２２】
本実施形態では、希土類金属として、Ｐｒを用いている。Ｐｒは、バリスタ特性を発現させるための材料となる。Ｐｒを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。バリスタ層におけるＺｎＯの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を１００質量％とした場合に、通常、９９．８〜６９．０質量％である。バリスタ層の厚みは、例えば５〜６０μｍ程度である。
【００２３】
各第１の内部電極層３１は、図３に示されるように、第１の内部電極３３と、第２の内部電極３５とをそれぞれ含んでいる。第１及び第２の内部電極３３，３５は、バリスタ素体２１における積層方向に平行な側面から所定の間隔を有した位置に、互いに電気的に絶縁されるように所定の間隔を有してそれぞれ形成される。
【００２４】
各第１の内部電極３３は、第１の電極部分３６と、第２の電極部分３７ａ，３７ｂとを含んでいる。第１の電極部分３６は、積層方向から見て、後述する第３の内部電極４３の第１の電極部分４６ａと互いに重なり合う。第１の電極部分３６は、略矩形状を呈している。第２の電極部分３７ａは、第１の電極部分３６から一方の主面２２に露出するように引き出されており、引き出し導体として機能する。第２の電極部分３７ｂは、第１の電極部分３６から他方の主面２３に露出するように引き出されており、引き出し導体として機能する。各第１の電極部分３６は、第２の電極部分３７ａを通して外部電極２５に電気的に接続されると共に、第２の電極部分３７ｂを通して外部電極３０ａに電気的に接続されている。第２の電極部分３７ａ，３７ｂは、第１の電極部分３６と一体に形成されている。
【００２５】
各第２の内部電極３５は、第１の電極部分３８と、第２の電極部分３９ａ，３９ｂとを含んでいる。第１の電極部分３８は、積層方向から見て、後述する第３の内部電極４３の第１の電極部分４６ｂと互いに重なり合う。第１の電極部分３８は、略矩形状を呈している。第２の電極部分３９ａは、第１の電極部分３８から一方の主面２２に露出するように引き出されており、引き出し導体として機能する。第２の電極部分３９ｂは、第１の電極部分３８から他方の主面２３に露出するように引き出されており、引き出し導体として機能する。各第１の電極部分３８は、第２の電極部分３９ａを通して外部電極２５に電気的に接続されると共に、第２の電極部分３９ｂを通して外部電極３０ａに電気的に接続されている。第２の電極部分３９ａ，３９ｂは、第１の電極部分３８と一体に形成されている。
【００２６】
各第２の内部電極層４１は、図４にも示されるように、第３の内部電極４３をそれぞれ含んでいる。各第３の内部電極４３は、第１の電極部分４６ａ，４６ｂと、第２の電極部分４７とを含んでいる。第１の電極部分４６ａは、バリスタ素体２１における積層方向に平行な側面から所定の間隔を有した位置に、積層方向から見て第１の電極部分３６と互いに重なるように形成される。第１の電極部分４６ｂは、バリスタ素体２１における積層方向に平行な側面から所定の間隔を有した位置に、積層方向から見て第１の電極部分３８と互いに重なるように形成される。第１の電極部分４６ａ，４６ｂは、略矩形状をそれぞれ呈している。第２の電極部分４７は、第１の電極部分４６ａ及び第１の電極部分４６ｂから一方の主面２２に露出するように引き出されており、引き出し導体として機能する。各第１の電極部分４６ａ，４６ｂは、第２の電極部分４７を通して外部電極２７に電気的に接続されている。第２の電極部分４７は、第１の電極部分４６ａ，４６ｂと一体に形成されている。
【００２７】
各第３の内部電極層５１は、図５にも示されるように、第４の内部電極５３と、第５の内部電極５５とをそれぞれ含んでいる。第４及び第５の内部電極５３，５５は、バリスタ素体２１における積層方向に平行な側面から所定の間隔を有した位置に、積層方向から見て第３の内部電極４３と重なり且つ互いに電気的に絶縁されるように所定の間隔を有してそれぞれ形成される。
【００２８】
各第４の内部電極５３は、第１の電極部分５６と、第２の電極部分５７ａ，５７ｂとを含んでいる。第１の電極部分５６は、積層方向から見て、第３の内部電極４３の第１の電極部分４６ａと互いに重なり合う。第１の電極部分５６は、略矩形状を呈している。第２の電極部分５７ａは、第１の電極部分５６から一方の主面２２に露出するように引き出されており、引き出し導体として機能する。第２の電極部分５７ｂは、第１の電極部分５６から他方の主面２３に露出するように引き出されており、引き出し導体として機能する。各第１の電極部分５６は、第２の電極部分５７ａを通して外部電極２５に電気的に接続されると共に、第２の電極部分５７ｂを通して外部電極３０ａに電気的に接続されている。第２の電極部分５７ａ，５７ｂは、第１の電極部分５６と一体に形成されている。
【００２９】
各第５の内部電極５５は、第１の電極部分５８と、第２の電極部分５９ａ，５９ｂとを含んでいる。第１の電極部分５８は、積層方向から見て、第３の内部電極４３の第１の電極部分４６ｂと互いに重なり合う。第１の電極部分５８は、略矩形状を呈している。第２の電極部分５９ａは、第１の電極部分５８から一方の主面２２に露出するように引き出されており、引き出し導体として機能する。第２の電極部分５９ｂは、第１の電極部分５８から他方の主面２３に露出するように引き出されており、引き出し導体として機能する。各第１の電極部分５８は、第２の電極部分５９ａを通して外部電極２５に電気的に接続されると共に、第２の電極部分５９ｂを通して外部電極３０ａに電気的に接続されている。第２の電極部分５９ａ，５９ｂは、第１の電極部分５８と一体に形成されている。
【００３０】
第１〜第５の内部電極３３，３５，４３，５３，５５は導電材を含んでいる。第１〜第５の内部電極３３，３５，４３，５３，５５に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。第１〜第５の内部電極３３，３５，４３，５３，５５の厚みは、例えば０．５〜５μｍ程度である。
【００３１】
外部電極２５〜２９は、一方の主面２２上に、Ｍ行Ｎ列（パラメータＭ及びＮそれぞれを２以上の整数とする）に２次元配列されている。本実施形態では、外部電極２５〜２９は５行５列に２次元配列されている。外部電極２５〜２９は、矩形状（本実施形態では、正方形状）を呈している。外部電極２５〜２９は、例えば、各一辺の長さが３００μｍ程度に設定され、厚みが２μｍ程度に設定されている。
【００３２】
外部電極２５〜２９は、第１の電極層２５ａ〜２９ａ及び第２の電極層２５ｂ〜２９ｂをそれぞれ有している。第１の電極層２５ａ〜２９ａは、バリスタ素体２１の外表面に形成されており、Ｐｄを含んでいる。第１の電極層２５ａ〜２９ａは、後述するように導電性ペーストが焼成されることにより形成されている。導電性ペーストには、Ｐｄ粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものが用いられている。金属粉末は、Ａｇ−Ｐｄ合金粒子を主成分とするものであってもよい。
【００３３】
第２の電極層２５ｂ〜２９ｂは、第１の電極層２５ａ〜２９ａ上に印刷法あるいはめっき法により形成されている。第２の電極層２５ｂ〜２９ｂは、ＡｕあるいはＰｔからなる。印刷法を用いる場合は、Ａｕ粒子あるいはＰｔ粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合した導電性ペーストを用意し、当該導電性ペーストを第１の電極層２５ａ〜２９ａ上に印刷し、焼付あるいは焼成することにより第２の電極層２５ｂ〜２９ｂを形成する。めっき法を用いる場合は、真空めっき法（真空蒸着法、スパッタリング法、イオンプレーティング法等）により、ＡｕあるいはＰｔを蒸着させるにより第２の電極層２５ｂ〜２９ｂを形成する。Ｐｔからなる第２の電極層２５ｂ〜２９ｂは、主として積層型チップバリスタ１１をはんだリフローにより外部基板等に実装する際に好適であり、耐はんだ喰われ性及びはんだ付け性を向上することができる。Ａｕからなる第２の電極層２５ｂ〜２９ｂは、主として積層型チップバリスタ１１をワイヤボンディングにより外部基板等に実装する際に好適である。
【００３４】
外部電極３０ａと外部電極３０ｂとは、他方の主面２３上において、バリスタ層の積層方向に垂直且つ他方の主面２３に平行な方向に所定の間隔を有して配されている。外部電極３０ｃと外部電極３０ｄとは、他方の主面２３上において、バリスタ層の積層方向に垂直且つ他方の主面２３に平行な方向に所定の間隔を有して配されている。外部電極３０ａと外部電極３０ｂとの上記所定の間隔、及び、外部電極３０ｃと外部電極３０ｄとの上記所定の間隔は、同じに設定されている。外部電極３０ａ〜３０ｄは、矩形状（本実施形態では、長方形状）を呈している。外部電極３０ａ，３０ｂは、例えば、長辺の長さが１０００μｍ程度に設定され、短辺の長さが１５０μｍ程度に設定され、厚みが２μｍ程度に設定されている。外部電極３０ｃ，３０ｄは、例えば、長辺の長さが５００μｍ程度に設定され、短辺の長さが１５０μｍ程度に設定され、厚みが２μｍ程度に設定されている。
【００３５】
外部電極３０ａ〜３０ｄは、第１の電極層２５ａ〜２９ａと同じく、導電性ペーストが焼成されることにより形成されている。この導電性ペーストには、Ｐｔ粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものが用いられている。金属粉末は、Ａｇ粒子またはＰｄ粒子またはＡｇ−Ｐｄ合金粒子を主成分とするものであってもよい。
【００３６】
他方の主面２３上には、外部電極３０ａと外部電極３０ｂとの間に掛け渡されるように抵抗体６１が形成され、外部電極３０ｃと外部電極３０ｄとの間に掛け渡されるように抵抗体６３が形成されている。抵抗体６１，６３は、Ｒｕ系、Ｓｎ系あるいはＬａ系の抵抗ペーストを塗布することにより形成される。Ｒｕ系の抵抗ペーストとしては、ＲｕＯ２にＡｌ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２等のガラスを混合したものを用いることができる。Ｓｎ系の抵抗ペーストとしては、ＳｎＯ２にＡｌ２O３−Ｂ２Ｏ３−ＳｉＯ２等のガラスを混合したものを用いることができる。Ｌａ系の抵抗ペーストとしては、ＬａＢ６にＡｌ２O３−Ｂ２Ｏ３−ＳｉＯ２等のガラスを混合したものを用いることができる。
【００３７】
抵抗体６１の一端は、外部電極３０ａ及び第２の電極部分３７ｂを通して第１の電極部分３６（第１の内部電極３３）に電気的に接続されている。抵抗体６１の他端は、外部電極３０ｂ及び第２の電極部分３９ｂを通して第１の電極部分３８（第２の内部電極３５）に電気的に接続されている。抵抗体６３の一端は、外部電極３０ｃ及び第２の電極部分５７ｂを通して第１の電極部分５６（第４の内部電極５３）に電気的に接続されている。抵抗体６３の他端は、外部電極３０ｄ及び第２の電極部分５９ｂを通して第１の電極部分５８（第５の内部電極５５）に電気的に接続されている。
【００３８】
第１の内部電極３３の第１の電極部分３６と第３の内部電極４３の第１の電極部分４６ａとは、上述したように、隣り合う第１の内部電極３３と第３の内部電極４３との間において互いに重なり合う。第２の内部電極３５の第１の電極部分３８と第３の内部電極４３の第１の電極部分４６ｂとは、上述したように、隣り合う第２の内部電極３５と第３の内部電極４３との間において互いに重なり合う。したがって、バリスタ層における第１の電極部分３６と第１の電極部分４６ａとに重なる領域がバリスタ特性を発現する領域として機能し、バリスタ層における第１の電極部分３８と第１の電極部分４６ｂとに重なる領域がバリスタ特性を発現する領域として機能する。
【００３９】
第４の内部電極５３の第１の電極部分５６と第３の内部電極４３の第１の電極部分４６ａとは、上述したように、隣り合う第４の内部電極５３と第３の内部電極４３との間において互いに重なり合う。第５の内部電極５５の第１の電極部分５８と第３の内部電極４３の第１の電極部分４６ｂとは、上述したように、隣り合う第５の内部電極５５と第３の内部電極４３との間において互いに重なり合う。したがって、バリスタ層における第１の電極部分５６と第１の電極部分４６ａとに重なる領域がバリスタ特性を発現する領域として機能し、バリスタ層における第１の電極部分５８と第１の電極部分４６ｂとに重なる領域がバリスタ特性を発現する領域として機能する。
【００４０】
上述した構成を有する積層型チップバリスタ１１においては、第１の電極部分３６と、第１の電極部分４６ａと、バリスタ層における第１の電極部分３６及び第１の電極部分４６ａに重なる領域とにより、一つのバリスタ部が構成されることとなる。同様に、第１の電極部分３８と、第１の電極部分４６ｂと、バリスタ層における第１の電極部分３８及び第１の電極部分４６ｂに重なる領域とにより、一つのバリスタ部が構成されることとなる。同様に、第１の電極部分５６と、第１の電極部分４６ａと、バリスタ層における第１の電極部分５６及び第１の電極部分４６ａに重なる領域とにより、一つのバリスタ部が構成されることとなる。同様に、第１の電極部分５８と、第１の電極部分４６ｂと、バリスタ層における第１の電極部分５８及び第１の電極部分４６ｂに重なる領域とにより、一つのバリスタ部が構成されることとなる。
【００４１】
バリスタ素体２１では、第１の電極部分３６，４６ａとバリスタ層における第１の電極部分３６，４６ａに重なる領域とにより構成されるバリスタ部と、第１の電極部分５６，４６ａとバリスタ層における第１の電極部分５６，４６ａに重なる領域とにより構成されるバリスタ部とが、バリスタ層の積層方向に沿って交互に複数ずつ配されることとなる。同様に、バリスタ素体２１では、第１の電極部分３８，４６ｂとバリスタ層における第１の電極部分３８，４６ｂに重なる領域とにより構成されるバリスタ部と、第１の電極部分５８，４６ｂとバリスタ層における第１の電極部分５８，４６ｂに重なる領域とにより構成されるバリスタ部とが、バリスタ層の積層方向に沿って交互に複数ずつ配されることとなる。
【００４２】
また、バリスタ素体２１では、第１の電極部分３６，４６ａとバリスタ層における第１の電極部分３６，４６ａに重なる領域とにより構成されるバリスタ部と、第１の電極部分３８，４６ｂとバリスタ層における第１の電極部分３８，４６ｂに重なる領域とにより構成されるバリスタ部とが、バリスタ層に平行な方向に沿って配されることとなる。同様に、バリスタ素体２１では、第１の電極部分５６，４６ａとバリスタ層における第１の電極部分５６，４６ａに重なる領域とにより構成されるバリスタ部と、第１の電極部分５８，４６ｂとバリスタ層における第１の電極部分５８，４６ｂに重なる領域とにより構成されるバリスタ部とが、バリスタ層に平行な方向に沿って配されることとなる。
【００４３】
バリスタ素体２１の一対の主面２２，２３は、上述したバリスタ部が配される方向、すなわち、バリスタ層の積層方向及びバリスタ層に平行な方向に対して平行である。バリスタ素体２１は、上述したように一対の主面２２，２３を有する板状である。一対の主面２２，２３の間隔は、バリスタ素体２１におけるバリスタ部が配される方向、すなわち、バリスタ層の積層方向及びバリスタ層に平行な方向での長さに比して小さく設定されている。一対の主面２２，２３の間隔は、バリスタ素体２１の厚みに相当する。
【００４４】
上述した構成を有する積層型チップバリスタ１１においては、図６に示されるように、抵抗ＲとバリスタＢ１とバリスタＢ２とが、π型に接続されることとなる。抵抗Ｒは、抵抗体６１あるいは抵抗体６３に相当する。バリスタＢ１は、第１の電極部分３６，４６ａとバリスタ層における第１の電極部分３６，４６ａに重なる領域とにより構成されるバリスタ部、あるいは、第１の電極部分５６，４６ａとバリスタ層における第１の電極部分５６，４６ａに重なる領域とにより構成されるバリスタ部に相当する。バリスタＢ２は、第１の電極部分３８，４６ｂとバリスタ層における第１の電極部分３８，４６ｂに重なる領域とにより構成されるバリスタ部、あるいは、第１の電極部分５８，４６ｂとバリスタ層における第１の電極部分５８，４６ｂに重なる領域により構成されるバリスタ部に相当する。
【００４５】
続いて、図７及び図８を参照して、上述した構成を有する積層型チップバリスタ１１の製造過程について説明する。図７は、第１実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図８は、第１実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
【００４６】
まず、バリスタ層を構成する主成分であるＺｎＯと、Ｐｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ及びＡｌの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する（ステップＳ２０１）。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて２０時間程度混合・粉砕を行ってスラリーを得る。
【００４７】
このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る（ステップＳ２０３）。
【００４８】
次に、グリーンシートに、第１及び第２の内部電極３３，３５に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する（ステップＳ２０５）。同様にして、異なるグリーンシートに、第３の内部電極４３に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する（ステップＳ２０５）。更に、異なるグリーンシートに、第４及び第５の内部電極５３，５５に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する（ステップＳ２０５）。第１〜第５の内部電極３３，３５，４３，５３，５５に対応する電極部分は、Ｐｄ粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。
【００４９】
次に、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する（ステップＳ２０７）。こうして得られたシート積層体をチップ単位に切断して、分割された複数のグリーン体ＬＳ１（図８参照）を得る（ステップＳ２０９）。得られたグリーン体ＬＳ１では、第１及び第２の内部電極３３，３５に対応する電極部分ＥＬ２が形成されたグリーンシートＧＳ１１と、第３の内部電極４３に対応する電極部分ＥＬ３が形成されたグリーンシートＧＳ１２と、第４及び第５の内部電極５３，５５に対応する電極部分ＥＬ４が形成されたグリーンシートＧＳ１３と、電極部分ＥＬ２〜ＥＬ４が形成されていないグリーンシートＧＳ１４とが順次積層されている。なお、電極部分ＥＬ２〜ＥＬ４が形成されていないグリーンシートＧＳ１４は、必要に応じて、それぞれの箇所において複数枚ずつ積層してもよい。
【００５０】
次に、グリーン体ＬＳ１の外表面に、外部電極２５〜２９の第１の電極層２５ａ〜２９ａ、外部電極３０ａ〜３０ｄ用の導電性ペースト及び外部電極２５〜２９の第２の電極層２５ｂ〜２９ｂ用の導電性ペーストを付与する（ステップＳ２１１）。ここでは、グリーン体ＬＳ１の一方の主面上に、対応する電極部分ＥＬ２〜ＥＬ４に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、第１の電極層２５ａ〜２９ａに対応する電極部分を形成する。そして、第１の電極層２５ａ〜２９ａに対応する電極部分上に、導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、第２の電極層２５ｂ〜２９ｂに対応する電極部分を形成する。また、グリーン体ＬＳ１の他方の主面上に、対応する電極部分ＥＬ２，ＥＬ４に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、外部電極３０ａ〜３０ｄに対応する電極部分を形成する。第１の電極層２５ａ〜２９ａ及び外部電極３０ａ〜３０ｄ用の導電性ペーストには、上述したように、Ａｇ−Ｐｄ合金粒子あるいはＰｄ粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものを用いることができる。第２の電極層２５ｂ〜２９ｂ用の導電性ペーストには、上述したように、Ｐｔ粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものを用いることができる。なお、これらの導電性ペーストは、ガラスフリットを含んでいない。
【００５１】
次に、導電性ペーストが付与されたグリーン体ＬＳ１に、１８０〜４００℃、０．５〜２４時間程度の加熱処理を実施して脱バインダを行った後、さらに、１０００〜１４００℃、０．５〜８時間程度の焼成を行い（ステップＳ２１３）、バリスタ素体２１と第１の電極層２５ａ〜２９ａと第２の電極層２５ｂ〜２９ｂと外部電極３０ａ〜３０ｄとを得る。この焼成によって、グリーン体ＬＳ１におけるグリーンシートＧＳ１１〜ＧＳ１４はバリスタ層となる。電極部分ＥＬ２は、第１及び第２の内部電極３３，３５となる。電極部分ＥＬ３は、第３の内部電極４３となる。電極部分ＥＬ４は、第４及び第５の内部電極５３，５５となる。
【００５２】
次に、抵抗体６１，６３を形成する（ステップＳ２１５）。これにより、積層型チップバリスタ１１が得られることとなる。抵抗体６１，６３は、以下のようにして形成する。まず、バリスタ素体２１の他方の主面２３上に、各一対の外部電極３０ａと外部電極３０ｂとに、及び、各一対の外部電極３０ｃと外部電極３０ｄとにそれぞれ掛け渡すように、抵抗体６１，６３に対応する抵抗領域を形成する。抵抗体６１，６３に対応する各抵抗領域は、上述した抵抗ペーストをスクリーン印刷工法にて印刷し、乾燥させることにより形成する。そして、抵抗ペーストを所定温度にて焼き付け、抵抗体６１，６３を得る。
【００５３】
なお、焼成後に、バリスタ素体２１の表面からアルカリ金属（例えば、Ｌｉ、Ｎａ等）を拡散させてもよい。また、積層型チップバリスタ１１の外表面に、外部電極２５〜２９が形成された領域を除いて、絶縁層（保護層）を形成してもよい。絶縁層は、グレーズガラス（例えば、ＳｉＯ２、ＺｎＯ、Ｂ、Ａｌ２Ｏ３等からなるガラス等）を印刷し、所定温度にて焼き付けることにより形成することができる。
【００５４】
以上のように、第１実施形態によれば、バリスタ素体２１が複数のバリスタ部を含むと共に、複数の外部電極２５〜２９がバリスタ素体２１の一方の主面２２に形成されている。また、複数の外部電極２５〜２９は、対応する内部電極３３，３５，４３，５３，５５に第２の電極部分３７ａ，３９ａ，４７，５７ａ，５９ａを通して電気的に接続されている。したがって、複数の外部電極２５〜２９が形成された一方の主面２２を外部基板等に対向させた状態で実装することにより、複数のバリスタ部が外部基板に対して実装されることとなる。この結果、複数のバリスタ部を実装するに際して、実装面積を縮小することができる。また、複数のバリスタ部を実装するための実装コストを低減して、容易に実装することができる。
【００５５】
ところで、第１実施形態の積層型チップバリスタ１１では、入出力端子電極として機能する外部電極２５，２６，２８，２９とグランド端子電極として機能する外部電極２７とが共に、バリスタ素体２１の一方の主面２２に配されている。すなわち、積層型チップバリスタ１１は、ＢＧＡ（Ball Grid Array）パッケージとされた積層型チップバリスタである。この積層型チップバリスタ１１は、はんだボールを用いて各外部電極２５〜２９と当該各外部電極２５〜２９に対応する外部基板のランドとを電気的及び機械的に接続することにより、外部基板に実装される。積層型チップバリスタ１１が外部基板に実装された状態では、各内部電極３３，３５，４３，５３，５５は外部基板に直交する方向に延びることとなる。
【００５６】
第１実施形態においては、内部電極３３，３５，５３，５５の第２の電極部分３７ｂ，３９ｂ，５７ｂ，５９ｂが、バリスタ素体２１の他方の主面２３に露出するように引き出されており、バリスタ素体２１の他方の主面２３に形成されると共に対応する内部電極３３，３５，５３，５５に第２の電極部分３７ｂ，３９ｂ，５７ｂ，５９ｂを通してそれぞれ電気的に接続される複数の外部電極３０ａ〜３０ｄを備えている。これにより、バリスタ素体２１の他方の主面２３に、他の電気回路要素や素子等を容易に実装することができる。
【００５７】
更に、第１実施形態においては、複数の外部電極３０ａ〜３０ｄが形成された他方の主面２３に形成されると共に一対の外部電極３０ａ，３０ｂにそれぞれ電気的に接続される複数の抵抗体６１を備えている。また、他方の主面２３に形成されると共に一対の外部電極３０ｃ，３０ｄにそれぞれ電気的に接続される複数の抵抗体６３を備えている。これにより、複数の外部電極２５〜２９が形成された一方の主面２２に対向する他方の主面２３を利用して、抵抗体６１，６３を容易に搭載することができる。積層型チップバリスタ１１の複合部品化を図ることができる。
【００５８】
また、第１実施形態においては、バリスタ素体２１が、一対の主面２２，２３を有する板状であり、一対の主面２２，２３の間隔は、バリスタ素体２１におけるバリスタ部が配される方向での長さに比して小さく設定されている。これにより、積層型チップバリスタ１１の低背化を図ることができる。
【００５９】
また、第１実施形態によれば、グリーン体ＬＳ１がＰｒを含み、外部電極２５〜２９の第１の電極層２５ａ〜２９ａ及び外部電極３０ａ〜３０ｄ用の導電性ペーストがＰｄを含み、当該導電性ペーストが付与されたグリーン体ＬＳ１を焼成して、バリスタ素体２１と第１の電極層２５ａ〜２９ａ及び外部電極３０ａ〜３０ｄとを得るので、バリスタ素体２１と第１の電極層２５ａ〜２９ａ及び外部電極３０ａ〜３０ｄとが同時焼成されることとなる。これにより、バリスタ素体２１と外部電極２５〜２９（第１の電極層２５ａ〜２９ａ）及び外部電極３０ａ〜３０ｄとの接着強度を向上させることができる。
【００６０】
バリスタ素体２１と外部電極２５〜２９，３０ａ〜３０ｄとの接着強度が向上するという効果は、焼成時における次のような事象に起因するものと考えられる。グリーン体ＬＳ１と導電性ペーストとを焼成する際に、グリーン体ＬＳ１に含まれるＰｒがグリーン体ＬＳ１の表面近傍、すなわちグリーン体ＬＳ１と導電性ペーストとの界面近傍に移動する。そして、グリーン体ＬＳ１と導電性ペーストとの界面近傍に移動したＰｒと導電性ペーストに含まれるＰｄとが相互拡散する。ＰｒとＰｄとが相互拡散するとき、バリスタ素体２１と外部電極２５〜２９，３０ａ〜３０ｄとの界面近傍（界面も含む）に、ＰｒとＰｄとの酸化物（例えば、Ｐｒ２Ｐｄ２Ｏ５やＰｒ４ＰｄＯ７等）が形成されることがある。このＰｒとＰｄとの酸化物によりアンカー効果が生じ、焼成により得られたバリスタ素体２１と外部電極２５〜２９，３０ａ〜３０ｄとの接着強度が向上する。
【００６１】
ＢＧＡパッケージとされた積層型チップバリスタは、入出力端子電極あるいはグランド端子電極として機能する外部電極の面積が特に小さい。このため、バリスタ素体と外部電極との接着強度が低くなり、外部電極がバリスタ素体から剥がれてしまう懼れがある。しかしながら、第１実施形態の積層型チップバリスタ１１では、上述したようにバリスタ素体２１と外部電極２５〜２９（第１の電極層２５ａ〜２９ａ）との接着強度が向上しているので、外部電極２５〜２９がバリスタ素体２１から剥がれることはない。
【００６２】
第１の電極層２５ａ〜２９ａを形成するための導電性ペーストがガラスフリットを含んでいる場合、焼成の際に、ガラス成分が第１の電極層２５ａ〜２９ａの表面に析出することがあり、めっき性やはんだ付与性が悪化する懼れがある。しかしながら、本第１実施形態では、第１の電極層２５ａ〜２９ａを形成するための導電性ペーストがガラスフリットを含んでいないため、めっき性やはんだ付与性が悪化することはない。
【００６３】
（第２実施形態）
図９〜図１２を参照して、第２実施形態に係る積層型チップバリスタ７１の構成を説明する。図９は、第２実施形態に係る積層型チップバリスタを示す概略上面図である。図１０は、第２実施形態に係る積層型チップバリスタを示す概略下面図である。図１１は、図１０におけるXI−XI線に沿った断面構成を説明するための図である。図１２は、図１０におけるXII−XII線に沿った断面構成を説明するための図である。
【００６４】
積層型チップバリスタ７１は、図９〜図１２に示されるように、略矩形板状とされたバリスタ素体８１と、当該バリスタ素体８１の一方の主面（外表面）８２にそれぞれ形成される複数（本実施形態においては、１６個）の外部電極８５〜８８と、を備えている。バリスタ素体８１は、例えば、縦が２ｍｍ程度に設定され、横が２ｍｍ程度に設定され、厚みが０．５ｍｍ程度に設定されている。外部電極８５，８８は、積層型チップバリスタ７１の入力端子電極として機能し、外部電極８６，８７は、積層型チップバリスタ７１のグランド端子電極として機能する。
【００６５】
バリスタ素体８１は、上述したバリスタ素体２１と同様に、バリスタ特性を発現する複数のバリスタ層と、それぞれ複数の第１及び第２の内部電極層９１，９５とが積層された積層体として構成されている。各一層の第１及び第２の内部電極層９１，９５を内部電極群として、当該内部電極群がバリスタ素体８１内において積層方向に沿って複数（本実施形態においては、４つ）配置されている。各内部電極群において、第１及び第２の内部電極層９１，９５は、互いの間に少なくとも一層のバリスタ層が介在するように第１の内部電極層９１と第２の内部電極層９５とが交互に配置されている。各内部電極群は、互いの間に少なくとも一層のバリスタ層が介在するように配置されている。実際の積層型チップバリスタ７１では、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。
【００６６】
バリスタ層は、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでいる。これにより、第１の内部電極層９１と第２の内部電極層９５とに重なる領域が、ＺｎＯを主成分とすると共にＰｒを含むこととなる。本実施形態では、第１実施形態と同様に、希土類金属として、Ｐｒを用いている。
【００６７】
各第１の内部電極層９１は、図１１に示されるように、複数（本実施形態においては、２つ）の第１の内部電極９２を含んでいる。各第１の内部電極９２は、バリスタ素体８１における積層方向に平行な側面から所定の間隔を有した位置に、互いに電気的に絶縁されるように所定の間隔を有してそれぞれ形成される。各第１の内部電極９２は、第１の電極部分９３と、第２の電極部分９４とを含んでいる。
【００６８】
第１の電極部分９３は、積層方向から見て、後述する第２の内部電極９６の第１の電極部分９７と互いに重なり合う。第１の電極部分９３は、略矩形状を呈している。第２の電極部分９４は、第１の電極部分９３から一方の主面８２に露出するように引き出されており、引き出し導体として機能する。第２の電極部分９４は、一対の主面８２，８３の対向方向と積層方向とに垂直な方向に第１の電極部分９３から伸びる第１の領域９４ａと、当該第１の領域９４ａから一対の主面８２，８３の対向方向に伸びる第２の領域９４ｂとを含んでいる。各第１の電極部分９３は、第２の電極部分９４を通して外部電極８５，８８に電気的に接続されている。第２の電極部分９４は、第１の電極部分９３と一体に形成されている。
【００６９】
各第２の内部電極層９５は、図１２に示されるように、複数（本実施形態においては、２つ）の第２の内部電極９６を含んでいる。各第２の内部電極９６は、バリスタ素体８１における積層方向に平行な側面から所定の間隔を有した位置に、互いに電気的に絶縁されるように所定の間隔を有してそれぞれ形成される。各第２の内部電極９６は、第１の電極部分９７と、第２の電極部分９８とを含んでいる。
【００７０】
第１の電極部分９７は、積層方向から見て、第１の内部電極９２の第１の電極部分９３と互いに重なり合う。第１の電極部分９７は、略矩形状を呈している。第２の電極部分９８は、第１の電極部分９７から一方の主面８２に露出するように引き出されており、引き出し導体として機能する。第２の電極部分９８は、一対の主面８２，８３の対向方向と積層方向とに垂直な方向に第１の電極部分９７から伸びる第１の領域９８ａと、当該第１の領域９８ａから一対の主面８２，８３の対向方向に伸びる第２の領域９８ｂとを含んでいる。各第１の電極部分９７は、第２の電極部分９８を通して外部電極８６，８７に電気的に接続されている。第２の電極部分９８は、第１の電極部分９７と一体に形成されている。
【００７１】
本実施形態においては、第１の電極部分９３の幅（一対の主面８２，８３の対向方向での長さ）と第２の電極部分９４の第１の領域９４ａの幅（一対の主面８２，８３の対向方向での長さ）と第２の電極部分９４の第２の領域９４ｂの幅（一対の主面８２，８３の対向方向と積層方向とに垂直な方向での長さ）とが、略同等に設定されている。また、第１の電極部分９７の幅（一対の主面８２，８３の対向方向での長さ）と第２の電極部分９８の第１の領域９８ａの幅（一対の主面８２，８３の対向方向での長さ）と第２の電極部分９８の第２の領域９８ｂの幅（一対の主面８２，８３の対向方向と積層方向とに垂直な方向での長さ）とが、略同等に設定されている。
【００７２】
第１の内部電極９２及び第２の内部電極９６は、上述した第１〜第５の内部電極３３，３５，４３，５３，５５と同じく、導電材を含んでいる。第１の内部電極９２及び第２の内部電極９６に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。第１の内部電極９２及び第２の内部電極９６の厚みは、例えば０．５〜５μｍ程度である。
【００７３】
外部電極８５〜８８は、一方の主面２２上に、Ｍ行Ｎ列（パラメータＭ及びＮそれぞれを２以上の整数とする）に２次元配列されている。本実施形態では、外部電極８５〜８８は４行４列に２次元配列されている。外部電極８５〜８８は、矩形状（本実施形態では、正方形状）を呈している。外部電極８５〜８８は、例えば、各一辺の長さが３００μｍ程度に設定され、厚みが２μｍ程度に設定されている。
【００７４】
外部電極８５〜８８は、上述した外部電極２５〜２９と同様に、第１の電極層８５ａ〜８８ａ及び第２の電極層８５ｂ〜８８ｂをそれぞれ有している。第１の電極層８５ａ〜８８ａは、バリスタ素体８１の外表面に形成されており、Ｐｄを含んでいる。第１の電極層８５ａ〜８８ａは、後述するように導電性ペーストが焼成されることにより形成されている。導電性ペーストには、Ｐｄ粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものが用いられている。金属粉末は、Ａｇ−Ｐｄ合金粒子を主成分とするものであってもよい。第２の電極層８５ｂ〜８８ｂは、上述した第２の電極層２５ｂ〜２９ｂと同様に、第１の電極層８５ａ〜８８ａ上に印刷法あるいはめっき法により形成されている。第２の電極層８５ｂ〜８８ｂは、ＡｕあるいはＰｔからなる。
【００７５】
第１の内部電極９２の第１の電極部分９３と第２の内部電極９６の第１の電極部分９７とは、上述したように、隣り合う第１の内部電極９２と第２の内部電極９６との間において互いに重なり合う。したがって、バリスタ層における第１の電極部分９３と第１の電極部分９７とに重なる領域がバリスタ特性を発現する領域として機能として機能する。
【００７６】
上述した構成を有する積層型チップバリスタ７１においては、各第１の電極部分９３と、各第１の電極部分９７と、バリスタ層における第１の電極部分９３及び第１の電極部分９７に重なる各領域とにより、一つのバリスタ部が構成されることとなる。バリスタ素体２１では、第１の電極部分９３，９７とバリスタ層における第１の電極部分９３，９７に重なる領域とにより構成されるバリスタ部が、バリスタ層の積層方向に沿って交互に複数ずつ配されることとなる。また、バリスタ素体２１では、第１の電極部分９３，９７とバリスタ層における第１の電極部分９３，９７に重なる領域とにより構成されるバリスタ部が、バリスタ層に平行な方向に沿って配されることとなる。
【００７７】
バリスタ素体２１の一対の主面８２，８３は、上述したバリスタ部が配される方向、すなわち、バリスタ層の積層方向及びバリスタ層に平行な方向に対して平行である。バリスタ素体８１は、上述したように一対の主面２２，２３を有する板状である。一対の主面８２，８３の間隔は、バリスタ素体８１におけるバリスタ部が配される方向、すなわち、バリスタ層の積層方向及びバリスタ層に平行な方向での長さに比して小さく設定されている。一対の主面８２，８３の間隔は、バリスタ素体８１の厚みに相当する。
【００７８】
続いて、上述した構成を有する積層型チップバリスタ７１の製造過程について説明する。
【００７９】
まず、第１実施形態と同じく、バリスタ層を構成する主成分であるＺｎＯと、Ｐｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ及びＡｌの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて２０時間程度混合・粉砕を行ってスラリーを得る。そして、このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る。
【００８０】
次に、グリーンシートに、第１及び第２の内部電極９２，９６に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する。第１及び第２の内部電極９２，９６に対応する電極部分は、Ｐｄ粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。
【００８１】
次に、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する。こうして得られたシート積層体をチップ単位に切断して、分割された複数のグリーン体を得る。
【００８２】
次に、グリーン体の外表面に、外部電極８５〜８８の第１の電極層８５ａ〜８８ａ用の導電性ペースト及び外部電極８５〜８８の第２の電極層８５ｂ〜８８ｂ用の導電性ペーストを付与する。ここでは、グリーン体の一方の主面上に、対応する電極部分に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、第１の電極層８５ａ〜８８ａに対応する電極部分を形成する。そして、第１の電極層８５ａ〜８８ａに対応する電極部分上に、導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、第２の電極層８５ｂ〜８８ｂに対応する電極部分を形成する。
【００８３】
第１の電極層８５ａ〜８８ａ用の導電性ペーストには、上述したように、Ａｇ−Ｐｄ合金粒子あるいはＰｄ粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものを用いることができる。第２の電極層８５ｂ〜８８ｂ用の導電性ペーストには、上述したように、Ｐｔ粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものを用いることができる。なお、これらの導電性ペーストは、ガラスフリットを含んでいない。
【００８４】
次に、導電性ペーストが付与されたグリーン体に、１８０〜４００℃、０．５〜２４時間程度の加熱処理を実施して脱バインダを行った後、さらに、１０００〜１４００℃、０．５〜８時間程度の焼成を行い、バリスタ素体８１と第１の電極層８５ａ〜８８ａと第２の電極層８５ｂ〜８８ｂとを得る。この焼成によって、グリーン体におけるグリーンシートはバリスタ層となる。グリーンシート上に形成された電極部分は、第１及び第２の内部電極９２，９６となる。
【００８５】
なお、焼成後に、バリスタ素体８１の表面からアルカリ金属（例えば、Ｌｉ、Ｎａ等）を拡散させてもよい。また、積層型チップバリスタ７１の外表面に、外部電極８５〜８８が形成された領域を除いて、絶縁層（保護層）を形成してもよい。絶縁層は、グレーズガラス（例えば、ＳｉＯ２、ＺｎＯ、Ｂ、Ａｌ２Ｏ３等からなるガラス等）を印刷し、所定温度にて焼き付けることにより形成することができる。
【００８６】
以上のように、第２実施形態によれば、バリスタ素体８１が複数のバリスタ部を含むと共に、複数の外部電極８５〜８８がバリスタ素体８１の一方の主面８２に形成されている。また、複数の外部電極８５〜８８は、対応する内部電極９２，９６に第２の電極部分９４，９８を通して電気的に接続されている。したがって、複数の外部電極８５〜８８が形成された一方の主面８２を外部基板等に対向させた状態で実装することにより、複数のバリスタ部が外部基板に対して実装されることとなる。この結果、複数のバリスタ部を実装するに際して、実装面積を縮小することができる。また、複数のバリスタ部を実装するための実装コストを低減して、容易に実装することができる。
【００８７】
ところで、第２実施形態の積層型チップバリスタ７１は、第１実施形態の積層型チップバリスタ１１と同様に、ＢＧＡパッケージとされた積層型チップバリスタである。この積層型チップバリスタ７１は、はんだボールを用いて各外部電極８５〜８８と当該各外部電極８５〜８８に対応する外部基板のランドとを電気的及び機械的に接続することにより、外部基板に実装される。積層型チップバリスタ７１が外部基板に実装された状態では、各内部電極９２，９６は外部基板に直交する方向に延びることとなる。
【００８８】
また、第２実施形態においては、バリスタ素体８１が、一対の主面８２，８３を有する板状であり、一対の主面８２，８３の間隔は、バリスタ素体８１におけるバリスタ部が配される方向での長さに比して小さく設定されている。これにより、積層型チップバリスタ７１の低背化を図ることができる。
【００８９】
また、第２実施形態によれば、第１実施形態と同様に、グリーン体がＰｒを含み、外部電極８５〜８８の第１の電極層８５ａ〜８８ａ用の導電性ペーストがＰｄを含み、当該導電性ペーストが付与されたグリーン体を焼成して、バリスタ素体８１と第１の電極層８５ａ〜８８ａとを得るので、バリスタ素体８１と第１の電極層８５ａ〜８８ａとが同時焼成されることとなる。これにより、バリスタ素体８１と外部電極８５〜８８（第１の電極層８５ａ〜８８ａ）との接着強度を向上させることができる。
【００９０】
本第２実施形態では、第１実施形態と同様に、第１の電極層８５ａ〜８８ａを形成するための導電性ペーストがガラスフリットを含んでいないため、めっき性やはんだ付与性が悪化することはない。
【００９１】
次に、図１３〜図１８を参照して、第２実施形態に係る積層型チップバリスタ７１の変形例の構成を説明する。図１３〜図１８は、第２実施形態に係る積層型チップバリスタの変形例の断面構成を説明するための図である。各変形例は、第１の内部電極９２及び第２の内部電極層９５の形状に関して、上述した積層型チップバリスタ７１と相違する。
【００９２】
図１３及び図１４に示された変形例では、第２の電極部分９４，９８の第２の領域９４ｂ，９８ｂの幅が第２の電極部分９４，９８の第１の領域９４ａ，９８ａの幅よりも大きく設定されている。これにより、第１の内部電極９２及び第２の内部電極層９５の等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）を低減することができる。
【００９３】
図１５及び図１６に示された変形例では、第２の電極部分９４，９８が、第１の電極部分９３，９７から直線状に引き出されている。この場合、第２の電極部分９４，９８の長さが比較的短くなるので、ＥＳＲ及びＥＳＬを低くすることができる。
【００９４】
図１７及び図１８に示された変形例では、第２の電極部分９４，９８が、第１の電極部分９３，９７から直線状に引き出されている。この場合、第２の電極部分９４，９８の長さが比較的短くなるので、ＥＳＲ及びＥＳＬを低くすることができる。
【００９５】
ところで、積層型チップバリスタでは、ＥＳＤのようなサージ電圧が印加された場合、内部電極が互いに重なり合う部分での電界分布は、内部電極が互いに重なり合う部分の端部に集中する。内部電極が互いに重なり合う部分に角部が存在していると、当該角部に電界分布が特に集中するために、ＥＳＤ耐量は急激に低下してしまう。図１７及び図１８に示された変形例では、第１の電極部分９３と第１の電極部分９７とが互いに重なり合う部分の形状が円形とされている。これにより、内部電極が互いに重なり合う部分での電界分布の集中を抑制して、ＥＳＤ耐量の低下を防ぐことができる。
【００９６】
図４〜図６に示された第１の電極部分３６，３８，４６ａ，４６ｂ，５６，５８の角部や図１１〜図１６に示された第１の電極部分９３，９７の角部に丸みを持たせることによっても、電界分布の集中を抑制して、ＥＳＤ耐量の低下を防ぐことができる。更に、図１１〜図１４に示された第２の電極部分９４，９８の角部に丸みを持たせることによっても、電界分布の集中を抑制して、ＥＳＤ耐量の低下を防ぐことができる。電界分布の集中を抑制する効果は、第２の電極部分９４，９８角部に丸みを持たせた構成よりも、第１の電極部分３６，３８，４６ａ，４６ｂ，５６，５８，９３，９７に丸みを持たせた構成の方が大きい。
【００９７】
第１及び第２実施形態に係る積層型チップバリスタ１１，７１では、バリスタ素体２１，８１（バリスタ層）がＢｉを含んでいない。バリスタ素体２１，８１がＢｉを含まない理由は、以下の通りである。バリスタ素体が、ＺｎＯを主成分とすると共にＢｉを含み、外部電極が、バリスタ素体と同時焼成されることにより当該バリスタ素体の外表面に形成され且つＰｄを含む電極層を有する場合、バリスタ素体と電極層との同時焼成により、ＢｉとＰｄとが合金化し、バリスタ素体と電極層との界面にＢｉとＰｄとの合金が形成されることとなる。ＢｉとＰｄとの合金は、特に、バリスタ素体との濡れ性が悪く、バリスタ素体と電極層との接着強度を低下させるように作用する。このため、バリスタ素体と電極層との接着強度を所望の状態に確保することが困難となる。
【００９８】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。例えば、抵抗体６１，６３の数は、上述した１０個に限られることなく、１個でも複数個でもよい。この場合、バリスタ部及び外部電極２５〜２９，３０ａ〜３０ｄの数は、抵抗体６１，６３の数に対応した数とされる。
【００９９】
上述した積層型チップバリスタ１１，７１においては、各バリスタ部がバリスタ層を挟んで対向する第１の電極部分電極部分３６，３８，４６ａ，４６ｂ，５６，５８，９３，９７を一対有している。これに限られることなく、各バリスタ部が、バリスタ層を挟んで対向する第１の電極部分３６，３８，４６ａ，４６ｂ，５６，５８，９３，９７を複数対有していてもよい。
【０１００】
上述した積層型チップバリスタ１１，７１においては、複数のバリスタ部がバリスタ層の積層方向及びバリスタ層に平行な方向に沿って配されているが、これに限られない。複数のバリスタ部がバリスタ層の積層方向にだけ沿って配されていてもよい。また、複数のバリスタ部がバリスタ層に平行な方向にだけ沿って配されていてもよい。また、配されるバリスタ部の数も、上述した数に限られない。
【０１０１】
上述した積層型チップバリスタ１１において、抵抗体６１，６３の代わりに、インダクタ等の電気回路要素を実装してもよい。
【図面の簡単な説明】
【０１０２】
【図１】第１実施形態に係る積層型チップバリスタを示す概略上面図である。
【図２】第１実施形態に係る積層型チップバリスタを示す概略下面図である。
【図３】図２におけるIII−III線に沿った断面構成を説明するための図である。
【図４】図２におけるIV−IV線に沿った断面構成を説明するための図である。
【図５】図２におけるV−V線に沿った断面構成を説明するための図である。
【図６】第１実施形態に係る積層型チップバリスタの等価回路を説明するための図である。
【図７】第１実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。
【図８】第１実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
【図９】第２実施形態に係る積層型チップバリスタを示す概略上面図である。
【図１０】第２実施形態に係る積層型チップバリスタを示す概略下面図である。
【図１１】図１０におけるXI−XI線に沿った断面構成を説明するための図である。
【図１２】図１０におけるXII−XII線に沿った断面構成を説明するための図である。
【図１３】第２実施形態に係る積層型チップバリスタの変形例の断面構成を説明するための図である。
【図１４】第２実施形態に係る積層型チップバリスタの変形例の断面構成を説明するための図である。
【図１５】第２実施形態に係る積層型チップバリスタの変形例の断面構成を説明するための図である。
【図１６】第２実施形態に係る積層型チップバリスタの変形例の断面構成を説明するための図である。
【図１７】第２実施形態に係る積層型チップバリスタの変形例の断面構成を説明するための図である。
【図１８】第２実施形態に係る積層型チップバリスタの変形例の断面構成を説明するための図である。
【符号の説明】
【０１０３】
１１…積層型チップバリスタ、２１…バリスタ素体、２２，２３…主面、２５〜２９，３０ａ〜３０ｄ…外部電極、３３…第１の内部電極、３５…第２の内部電極、３６…第１の電極部分、３７ａ，３７ｂ…第２の電極部分、３８…第１の電極部分、３９ａ，３９ｂ…第２の電極部分、４３…第３の内部電極、４６ａ，４６ｂ…第１の電極部分、４７…第２の電極部分、５３…第４の内部電極、５５…第５の内部電極、５６…第１の電極部分、５７ａ，５７ｂ…第２の電極部分、５８…第１の電極部分、５９ａ，５９ｂ…第２の電極部分、６１，６３…抵抗体、７１…積層型チップバリスタ、８１…バリスタ素体、８２，８３…主面、８５〜８８…外部電極、９２…第１の内部電極、９３…第１の電極部分、９４…第２の電極部分、９４ａ…第１の領域、９４ｂ…第２の領域、９６…第２の内部電極、９７…第１の電極部分、９８…第２の電極部分、９８ａ…第１の領域、９８ｂ…第２の領域。
【図１】
2006295080.tif 000003
【図２】
2006295080.tif 000004
【図３】
2006295080.tif 000005
【図４】
2006295080.tif 000006
【図５】
2006295080.tif 000007
【図６】
2006295080.tif 000008
【図７】
2006295080.tif 000009
【図８】
2006295080.tif 000010
【図９】
2006295080.tif 000011
【図１０】
2006295080.tif 000012
【図１１】
2006295080.tif 000013
【図１２】
2006295080.tif 000014
【図１３】
2006295080.tif 000015
【図１４】
2006295080.tif 000016
【図１５】
2006295080.tif 000017
【図１６】
2006295080.tif 000018
【図１７】
2006295080.tif 000019
【図１８】
2006295080.tif 000020