(57)【要約】【課題】配線に対する接続孔の位置ずれ量及び位置ずれ方向を精度よく測定することができる半導体装置の製造方法を提供する。【解決手段】本半導体装置の製造方法では、第１の絶縁膜上に、複数の第１のＴＥＧ用配線１０ｄを形成する。第１の絶縁膜上及び複数の第１のＴＥＧ用配線１０ｄ上に、第２の絶縁膜１１を形成する。第２の絶縁膜１１に、複数の第１のＴＥＧ用配線１０ｄの端部それぞれ上又はその近傍に位置し、前記複数の端部に対する相対位置が同一方向にずれている複数のＴＥＧ用接続孔１１ｂを形成する。第２の絶縁膜１１上に、複数のＴＥＧ用接続孔１１ｂそれぞれに接続する複数の第２のＴＥＧ用配線１３ｂを形成する。いずれの第１のＴＥＧ用配線１０ｄと第２のＴＥＧ用配線１３ｂが相互に導通しているか検査することにより、第１のＴＥＧ用配線１０ｄとＴＥＧ用接続孔１１ｂの位置ずれが検査される。【選択図】      図３
2006295034.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁膜上に、互いに略平行な複数の第１のＴＥＧ用配線を形成する工程と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記複数の第１のＴＥＧ用配線の端部それぞれ上又はその近傍に位置し、前記複数の端部に対する相対位置が、前記第1のＴＥＧ用配線の延伸方向に互いに異なる複数のＴＥＧ用接続孔を形成する工程と、
前記第２の絶縁膜上に、前記複数のＴＥＧ用接続孔それぞれに接続する複数の第２のＴＥＧ用配線を形成する工程と、
いずれの前記第１のＴＥＧ用配線と前記第２のＴＥＧ用配線が相互に導通しているか検査することにより、前記第１のＴＥＧ用配線と前記ＴＥＧ用接続孔の位置ずれを検査する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記複数の第１のＴＥＧ用配線は、端部が同一直線状に略並んでおり、
前記複数のＴＥＧ用接続孔の位置を互いに異ならせることにより、前記相対位置を互いに異ならせる請求項１に記載の半導体装置の製造方法。
【請求項３】
前記複数のＴＥＧ用接続孔は、同一直線上に略並んでおり、
前記複数の第１のＴＥＧ用配線の端部の位置を互いに異ならせることにより、前記相対位置を互いに異ならせる請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１のＴＥＧ用配線、前記ＴＥＧ用接続孔、及び前記第２のＴＥＧ用配線から形成されるＴＥＧには、第１グループに属するものと、第２グループに属するものそれぞれがあり、
前記第１グループに属する前記ＴＥＧは、前記第１のＴＥＧ用配線が第１の方向に沿って延伸しており、
前記第２グループに属する前記ＴＥＧは、前記第１のＴＥＧ用配線が第２の方向に沿って延伸している請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
第１の絶縁膜上に、複数の第１のＴＥＧ用配線を形成する工程と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記複数の第１のＴＥＧ用配線それぞれに接続する複数のＴＥＧ用接続孔を形成する工程と、
前記第２の絶縁膜上に、互いに略平行な複数の第２のＴＥＧ用配線を形成する工程であって、前記複数のＴＥＧ用配線それぞれの端部を、前記複数のＴＥＧ用接続孔それぞれ上又はその近傍に位置させ、かつ前記複数のＴＥＧ用接続孔それぞれに対する相対位置が、前記第２のＴＥＧ用配線の延伸方向に沿って互いに異ならせる工程と、
いずれの前記第１のＴＥＧ用配線と前記第２のＴＥＧ用配線が相互に導通しているか検査することにより、前記第２のＴＥＧ用配線と前記ＴＥＧ用接続孔の位置ずれを検査する工程と、
を具備する半導体装置の製造方法。
【請求項６】
前記複数の第２のＴＥＧ用配線は、端部が同一直線上に略並んでおり、
前記複数のＴＥＧ用接続孔の位置を互いに異ならせることにより、前記相対位置を互いに異ならせる請求項５に記載の半導体装置の製造方法。
【請求項７】
前記複数のＴＥＧ用接続孔は、同一直線上に略並んでおり、
前記複数の第２のＴＥＧ用配線の端部の位置を互いに異ならせることにより、前記相対位置を互いに異ならせる請求項５に記載の半導体装置の製造方法。
【請求項８】
前記第１のＴＥＧ用配線、前記ＴＥＧ用接続孔、及び前記第２のＴＥＧ用配線から形成されるＴＥＧには、第１グループに属するものと、第２グループに属するものそれぞれがあり、
前記第１グループに属する前記ＴＥＧは、前記第２のＴＥＧ用配線が第１の方向に沿って延伸しており、
前記第２グループに属する前記ＴＥＧは、前記第２のＴＥＧ用配線が第２の方向に沿って延伸している請求項５〜７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記複数のＴＥＧ用接続孔を形成する工程と、前記複数の第２のＴＥＧ用配線を形成する工程の間に、前記ＴＥＧ用接続孔それぞれに導電体を埋め込む工程を具備する請求項１〜８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記複数の第１のＴＥＧ用配線、前記複数のＴＥＧ用接続孔、及び前記複数の第２のＴＥＧ用配線それぞれは、複数のチップ領域を相互に分離するスクライブライン上に形成され、
前記第１の絶縁膜は、前記複数のチップ領域上にも形成されており、
前記複数の第１のＴＥＧ用配線を形成する工程において、前記第１の絶縁膜上に、前記複数のチップ領域それぞれに位置する第１の装置用配線を形成し、
前記複数のＴＥＧ用接続孔を形成する工程において、前記第２の絶縁膜に、前記第１の装置用配線上に位置する装置用接続孔を形成し、
前記複数の第２のＴＥＧ用配線を形成する工程において、前記第２の絶縁膜上に、前記装置用接続孔を介して前記第１の装置用配線に接続する第２の装置用配線を形成する、請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記複数の第１のＴＥＧ用配線、及び前記複数の第２のＴＥＧ用配線それぞれは、金属配線である請求項１〜１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記複数の第１のＴＥＧ用配線はポリシリコン配線であり、前記複数の第２のＴＥＧ用配線は金属配線である請求項１〜１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
第１の絶縁膜上に、複数の第１のＴＥＧ用配線を形成する工程と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記複数の第１のＴＥＧ用配線の端部それぞれ上又はその近傍に位置し、前記複数の端部に対する相対位置が第１の方向に沿って互いに異なっている複数のＴＥＧ用接続孔を形成する工程と、
前記第２の絶縁膜上に、前記複数のＴＥＧ用接続孔それぞれに接続する複数の第２のＴＥＧ用配線を形成する工程と、
いずれの前記第１のＴＥＧ用配線と前記第２のＴＥＧ用配線が相互に導通しているか検査することにより、前記第１のＴＥＧ用配線と前記ＴＥＧ用接続孔との、前記第１の方向における位置ずれを検査する工程と、
を具備する半導体装置の製造方法。
【請求項１４】
第１の絶縁膜上に、複数の第１のＴＥＧ用配線を形成する工程と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記複数の第１のＴＥＧ用配線それぞれに接続する複数のＴＥＧ用接続孔を形成する工程と、
前記第２の絶縁膜上に形成され、端部が前記ＴＥＧ用接続孔それぞれ上又はその近傍に位置し、前記複数のＴＥＧ用接続孔それぞれに対する前記端部の相対位置が第１の方向に沿って互いに異なっている複数の第２のＴＥＧ用配線を形成する工程と、
いずれの前記第１のＴＥＧ用配線と前記第２のＴＥＧ用配線が相互に導通しているか検査することにより、前記第２のＴＥＧ用配線と前記ＴＥＧ用接続孔との、前記第１の方向における位置ずれを検査する工程と、
を具備する半導体装置の製造方法。
【請求項１５】
第１の絶縁膜上に形成され、互いに略平行である複数の第１のＴＥＧ用配線と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に形成された第２の絶縁膜と、
前記第２の絶縁膜に形成され、前記複数の第１のＴＥＧ用配線の端部それぞれ上又はその近傍に位置する複数のＴＥＧ用接続孔と、
前記第２の絶縁膜上に形成され、前記ＴＥＧ用接続孔それぞれに接続する複数の第２のＴＥＧ用配線と、
を具備し、
前記複数の第１のＴＥＧ用配線の端部それぞれに対する前記複数のＴＥＧ用接続孔それぞれの相対位置は、前記第１のＴＥＧ用配線の延伸方向に沿って互いに異なっている半導体装置。
【請求項１６】
第１の絶縁膜上に形成された複数の第１のＴＥＧ用配線と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に形成された第２の絶縁膜と、
前記第２の絶縁膜に形成され、前記複数の第１のＴＥＧ用配線それぞれ上に位置する複数のＴＥＧ用接続孔と、
前記第２の絶縁膜上に形成され、端部が前記複数のＴＥＧ用接続孔それぞれ上又はその近傍に位置する複数の第２のＴＥＧ用配線と、
を具備し、
前記複数のＴＥＧ用接続孔それぞれに対する前記複数の第２のＴＥＧ用配線それぞれの端部の相対位置は、前記第２のＴＥＧ用配線の延伸方向に沿って互いに異なっている半導体装置。
【請求項１７】
前記複数の第１のＴＥＧ用配線、前記複数のＴＥＧ用接続孔、及び前記第２のＴＥＧ用配線それぞれは、複数のチップ領域を相互に分離するスクライブラインに位置している請求項１５又は１６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。特に本発明は、配線に対する接続孔の位置ずれ量及び位置ずれ方向を精度よく測定することができる半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
図１６（Ａ）は、従来の半導体装置の一例を説明する為の断面図である。本図において、第１の層間絶縁膜１０１上には第１のＡｌ合金配線１０２が形成されている。第１の層間絶縁膜１０１及び第１のＡｌ合金配線１０２上には、第２の層間絶縁膜１０３が形成されている。第２の層間絶縁膜１０３には、第１のＡｌ合金配線１０２上に位置する接続孔１０３ａが形成されている。接続孔１０３ａ内にはタングステンプラグ１０４が埋め込まれている。第２の層間絶縁膜１０３上には第２のＡｌ合金配線１０５が形成されている。第２のＡｌ合金配線１０５は、タングステンプラグ１０４を介して第１のＡｌ合金配線１０２に接続している。
【０００３】
接続孔１０３ａは、以下のようにして形成されている。まず、第２の層間絶縁膜１０３上にフォトレジスト膜（図示せず）を塗布する。次いで、フォトレジスト膜を露光及び現像することにより、第２の層間絶縁膜１０３上に位置するレジストパターンを形成する。次いで、このレジストパターンをマスクとして第２の層間絶縁膜１０３をエッチングする。これにより、接続孔１０３ａが形成される。その後、レジストパターンを除去する。
【０００４】
図１６（Ｂ）に示すように、接続孔１０３ａの位置がずれ、第２のＡｌ合金配線１０５とタングステンプラグ１０４の位置がずれる場合がある。この場合、第２のＡｌ合金配線１０５と第１のＡｌ合金配線１０２が相互に導通しなくなる。
【０００５】
このため、接続孔の位置ずれを検出する必要がある。従来は、人が光学顕微鏡を用いて検査する方法、画像処理装置を用いて検査する方法などが用いられている。しかし、これらの方法では、検査に膨大な時間を要する。
【０００６】
このため、検出時間が短い方法の開発が行われている。例えば特許文献１には、配線に対する接続孔の位置ずれ量と、回路の電気的特性との関係を予め記憶しておき、実際に製造された回路の電気的特性を測定することにより、配線に対する接続孔の位置ずれ量を検出する方法が開示されている。
【特許文献１】特開２００１−１７６７８２号公報（第１６段落乃至第２５段落）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、接続孔の位置ずれ以外の要因（例えば配線の高さのばらつき、及び層間絶縁膜の厚さのばらつき）で回路の電気的特性が変動する場合がある。このため、上記した方法では、接続孔の位置ずれ量及び位置ずれ方向を精度よく測定することは困難であった。
【０００８】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線に対する接続孔の位置ずれ量及び位置ずれ方向を簡単且つ精度よく測定することができる半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、第１の絶縁膜上に、互いに略平行な複数の第１のＴＥＧ用配線を形成する工程と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記複数の第１のＴＥＧ用配線の端部それぞれ上又はその近傍に位置し、前記複数の端部に対する相対位置が、前記第1のＴＥＧ用配線の延伸方向に互いに異なる複数のＴＥＧ用接続孔を形成する工程と、
前記第２の絶縁膜上に、前記複数のＴＥＧ用接続孔それぞれに接続する複数の第２のＴＥＧ用配線を形成する工程と、
いずれの前記第１のＴＥＧ用配線と前記第２のＴＥＧ用配線が相互に導通しているか検査することにより、前記第１のＴＥＧ用配線と前記ＴＥＧ用接続孔の位置ずれを検査する工程とを具備する。
【００１０】
この半導体装置の製造方法によれば、前記第１のＴＥＧ用配線、前記ＴＥＧ用接続孔、及び前記第２のＴＥＧ用配線を具備するＴＥＧが、複数形成される。これらＴＥＧ相互間では、前記第１のＴＥＧ用配線の端部と前記ＴＥＧ用接続孔の相対位置が、前記第1のＴＥＧ用配線の延伸方向に互いに異なる。このため、前記第１のＴＥＧ用配線及び前記ＴＥＧ用接続孔の少なくとも一方の位置が設計からずれると、このずれ量及びずれ方向によって、いずれのＴＥＧにおいて前記第１のＴＥＧ用配線上に前記ＴＥＧ用接続孔が位置しているかが変わる。
【００１１】
従って、いずれの前記第１のＴＥＧ用配線と前記第２のＴＥＧ用配線が相互に導通しているか検査することにより、前記第１のＴＥＧ用配線と前記ＴＥＧ用接続孔の位置ずれ量及び位置ずれ方向を簡単に検査することができる。また、この検査では、第１のＴＥＧ用配線の高さのばらつき、及び第２の層間絶縁膜の厚さのばらつき等、位置ずれ以外の要因の影響が抑制される。従って、精度よく位置ずれ量及び位置ずれ方向を検査することができる。
【００１２】
前記複数の第１のＴＥＧ用配線の端部を同一直線状に略並ばせ、かつ、前記複数のＴＥＧ用接続孔の位置を互いに異ならせることにより、前記相対位置を互いに異ならせてもよい。また、前記複数のＴＥＧ用接続孔を同一直線上に略並ばせ、かつ前記複数の第１のＴＥＧ用配線の端部の位置を互いに異ならせることにより、前記相対位置を互いに異ならせてもよい。
【００１３】
前記第１のＴＥＧ用配線、前記ＴＥＧ用接続孔、及び前記第２のＴＥＧ用配線から形成されるＴＥＧには、第１グループに属するものと、第２グループに属するものそれぞれがあり、前記第１グループに属する前記ＴＥＧは、前記第１のＴＥＧ用配線が第１の方向に沿って延伸しており、前記第２グループに属する前記ＴＥＧは、前記第１のＴＥＧ用配線が第２の方向に沿って延伸していてもよい。
このようにすると、前記第１グループに属するＴＥＧを検査することにより、第１の方向における位置ずれ量及び位置ずれ方向を検査することができる。また、前記第２グループに属するＴＥＧを検査することにより、第２の方向における位置ずれ量及び位置ずれ方向を検査することができる。
【００１４】
本発明に係る半導体装置の製造方法は、第１の絶縁膜上に、複数の第１のＴＥＧ用配線を形成する工程と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記複数の第１のＴＥＧ用配線それぞれに接続する複数のＴＥＧ用接続孔を形成する工程と、
前記第２の絶縁膜上に、互いに略平行な複数の第２のＴＥＧ用配線を形成する工程であって、前記複数のＴＥＧ用配線それぞれの端部を、前記複数のＴＥＧ用接続孔それぞれ上又はその近傍に位置させ、かつ前記複数のＴＥＧ用接続孔それぞれに対する相対位置が、前記第２のＴＥＧ用配線の延伸方向に沿って互いに異ならせる工程と、
いずれの前記第１のＴＥＧ用配線と前記第２のＴＥＧ用配線が相互に導通しているか検査することにより、前記第２のＴＥＧ用配線と前記ＴＥＧ用接続孔の位置ずれを検査する工程とを具備する。
【００１５】
この半導体装置の製造方法によれば、前記第１のＴＥＧ用配線、前記ＴＥＧ用接続孔、及び前記第２のＴＥＧ用配線を具備するＴＥＧが、複数形成される。これらＴＥＧ相互間では、前記第２のＴＥＧ用配線の端部と前記ＴＥＧ用接続孔の相対位置が、前記第２のＴＥＧ用配線の延伸方向に沿って互いに異なっている。このため、前記第２のＴＥＧ用配線及び前記ＴＥＧ用接続孔の少なくとも一方の位置が設計からずれると、このずれ量及びずれ方向によって、いずれのＴＥＧにおいて、前記ＴＥＧ用接続孔上に前記第２のＴＥＧ用配線が位置しているかが変わる。
従って、いずれの前記第１のＴＥＧ用配線と前記第２のＴＥＧ用配線が相互に導通しているか検査することにより、前記第２のＴＥＧ用配線と前記ＴＥＧ用接続孔の位置ずれ量及び位置ずれ方向を簡単に検査することができる。また、精度よく位置ずれ量及び位置ずれ方向を検査することができる。
【００１６】
前記複数の第２のＴＥＧ用配線の端部を同一直線状に略並ばせ、かつ、前記複数のＴＥＧ用接続孔の位置を互いに異ならせることにより、前記相対位置を互いに異ならせてもよい。また、前記複数のＴＥＧ用接続孔を同一直線上に略並ばせ、かつ前記複数の第２のＴＥＧ用配線の端部の位置を互いに異ならせることにより、前記相対位置を互いに異ならせてもよい。
【００１７】
前記第１のＴＥＧ用配線、前記ＴＥＧ用接続孔、及び前記第２のＴＥＧ用配線から形成されるＴＥＧには、第１グループに属するものと、第２グループに属するものそれぞれがあり、前記第１グループに属する前記ＴＥＧは、前記第２のＴＥＧ用配線が第１の方向に沿って延伸しており、前記第２グループに属する前記ＴＥＧは、前記第２のＴＥＧ用配線が第２の方向に沿って延伸していてもよい。
【００１８】
前記複数の第１のＴＥＧ用配線、及び前記複数の第２のＴＥＧ用配線それぞれは、金属配線であってもよい。また、前記複数の第１のＴＥＧ用配線はポリシリコン配線であり、前記複数の第２のＴＥＧ用配線は金属配線であってもよい。
【００１９】
本発明に係る他の半導体装置の製造方法は、第１の絶縁膜上に、複数の第１のＴＥＧ用配線を形成する工程と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記複数の第１のＴＥＧ用配線の端部それぞれ上又はその近傍に位置し、前記複数の端部に対する相対位置が第１の方向に沿って互いに異なっている複数のＴＥＧ用接続孔を形成する工程と、
前記第２の絶縁膜上に、前記複数のＴＥＧ用接続孔それぞれに接続する複数の第２のＴＥＧ用配線を形成する工程と、
いずれの前記第１のＴＥＧ用配線と前記第２のＴＥＧ用配線が相互に導通しているか検査することにより、前記第１のＴＥＧ用配線と前記ＴＥＧ用接続孔との、前記第１の方向における位置ずれを検査する工程とを具備する。
【００２０】
本発明に係る他の半導体装置の製造方法は、第１の絶縁膜上に、複数の第１のＴＥＧ用配線を形成する工程と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記複数の第１のＴＥＧ用配線それぞれに接続する複数のＴＥＧ用接続孔を形成する工程と、
前記第２の絶縁膜上に形成され、端部が前記ＴＥＧ用接続孔それぞれ上又はその近傍に位置し、前記複数のＴＥＧ用接続孔それぞれに対する前記端部の相対位置が第１の方向に沿って互いに異なっている複数の第２のＴＥＧ用配線を形成する工程と、
いずれの前記第１のＴＥＧ用配線と前記第２のＴＥＧ用配線が相互に導通しているか検査することにより、前記第２のＴＥＧ用配線と前記ＴＥＧ用接続孔との、前記第１の方向における位置ずれを検査する工程とを具備する。
【００２１】
本発明に係る半導体装置は、第１の絶縁膜上に形成され、互いに略平行である複数の第１のＴＥＧ用配線と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に形成された第２の絶縁膜と、
前記第２の絶縁膜に形成され、前記複数の第１のＴＥＧ用配線の端部それぞれ上又はその近傍に位置する複数のＴＥＧ用接続孔と、
前記第２の絶縁膜上に形成され、前記ＴＥＧ用接続孔それぞれに接続する複数の第２のＴＥＧ用配線と、
を具備し、
前記複数の第１のＴＥＧ用配線の端部それぞれに対する前記複数のＴＥＧ用接続孔それぞれの相対位置は、前記第１のＴＥＧ用配線の延伸方向に沿って互いに異なっている。
【００２２】
本発明に係る他の半導体装置は、第１の絶縁膜上に形成された複数の第１のＴＥＧ用配線と、
前記第１の絶縁膜上及び前記複数の第１のＴＥＧ用配線上に形成された第２の絶縁膜と、
前記第２の絶縁膜に形成され、前記複数の第１のＴＥＧ用配線それぞれ上に位置する複数のＴＥＧ用接続孔と、
前記第２の絶縁膜上に形成され、端部が前記複数のＴＥＧ用接続孔それぞれ上又はその近傍に位置する複数の第２のＴＥＧ用配線と、
を具備し、
前記複数のＴＥＧ用接続孔それぞれに対する前記複数の第２のＴＥＧ用配線それぞれの端部の相対位置は、前記第２のＴＥＧ用配線の延伸方向に沿って互いに異なっている。
【００２３】
上記した半導体装置において、前記複数の第１のＴＥＧ用配線、前記複数のＴＥＧ用接続孔、及び前記第２のＴＥＧ用配線それぞれは、複数のチップ領域を相互に分離するスクライブラインに位置しているのが好ましい。
【発明を実施するための形態】
【００２４】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する為の図である。各図において、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図である。本実施形態は、複数のチップ領域を相互に分離するスクライブラインに、第１層目のＡｌ合金配線と第２層目のＡｌ合金配線とを接続する接続孔の、第１層目のＡｌ合金配線に対する位置ずれを検出するＴＥＧを形成する方法である。
【００２５】
まず、図１の各図に示すように、チップ領域１ａ及びスクライブライン１ｂそれぞれに、第１の層間絶縁膜８をＣＶＤ法により形成する。次いで、第１の層間絶縁膜８上にＡｌ合金膜をスパッタリングにより形成する。次いで、Ａｌ合金膜上にフォトレジスト膜（図示せず）を塗布する。次いで、このフォトレジスト膜に、レチクルの像を投影し、その後現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、第１の層間絶縁膜８上には、チップ領域１ａに位置する複数の第１のＡｌ合金配線１０ａ、及びスクライブライン１ｂに位置する複数の第１のＴＥＧ用Ａｌ合金配線１０ｄが形成される。第１のＴＥＧ用Ａｌ合金配線１０ｄは、互いに略平行であり、かつその端の位置は、第１のＴＥＧ用Ａｌ合金配線１０ｄと直交する同一の直線上に並んでいる。
【００２６】
次いで、第１の層間絶縁膜８、第１のＡｌ合金配線１０ａ、及び第１のＴＥＧ用Ａｌ合金配線１０ｄ上を含む全面上に、第２の層間絶縁膜１１を、ＣＶＤ法を用いて形成する。次いで、第２の層間絶縁膜１１上にフォトレジスト膜（図示せず）を塗布する。次いで、このフォトレジスト膜に、レチクルの像を投影し、その後現像する。これにより、第２の層間絶縁膜１１上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして第２の層間絶縁膜１１をエッチングする。これにより、第２の層間絶縁膜１１には、接続孔１１ａ，１１ｂ，１１ｃがそれぞれ複数形成される。
【００２７】
接続孔１１ａは、チップ領域１ａに形成された第１のＡｌ合金配線１０ａ上それぞれに位置しており、接続孔１１ｃそれぞれは、スクライブライン１ｂに形成された第１のＴＥＧ用Ａｌ合金配線１０ｄそれぞれ上に位置している。
【００２８】
一方、接続孔１１ｂは、第１のＴＥＧ用Ａｌ合金配線１０ｄそれぞれ上又はその近傍に位置している。接続孔１１ｂの位置は、第１のＴＥＧ用Ａｌ合金配線１０ｄそれぞれ毎に、第１のＴＥＧ用Ａｌ合金配線１０ｄの延伸方向に沿って、少しずつ異なっている。例えば図１（Ａ）の図中最も左側に位置する第１のＴＥＧ用Ａｌ合金配線１０ｄに対応する接続孔１１ｂは、第１のＴＥＧ用Ａｌ合金配線１０ｄ上に位置しているが、第１のＴＥＧ用Ａｌ合金配線１０ｄの端の近傍に配置しない。図中真中に位置する第１のＴＥＧ用Ａｌ合金配線１０ｄに対応する接続孔１１ｂは、第１のＴＥＧ用Ａｌ合金配線１０ｄの端部上に位置している。図中最も右側に位置する第１のＴＥＧ用Ａｌ合金配線１０ｄに対応する接続孔１１ｂは、第１のＴＥＧ用Ａｌ合金配線１０ｄの端部から少し外れている。
【００２９】
次いで、図２の各図に示すように、接続孔それぞれの中、及び第２の層間絶縁膜１１上に、タングステン膜をＣＶＤ法により形成する。次いで、第２の層間絶縁膜１１上に位置するタングステン膜を、ＣＭＰ法又はエッチバックにより除去する。これにより、接続孔１１ａ，１１ｂ，１１ｃそれぞれの中にはタングステンプラグ１２ａ，１２ｂ，１２ｃが埋め込まれる。
【００３０】
次いで、第２の層間絶縁膜１１上及びタングステンプラグそれぞれ上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜（図示せず）を塗布する。次いで、このフォトレジスト膜に、レチクルの像を投影し、その後現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、第２の層間絶縁膜１１上には、チップ領域１ａに位置する第２のＡｌ合金配線１３ａ、並びにスクライブライン１ｂに位置する第２のＴＥＧ用Ａｌ合金配線１３ｂ及び第３のＴＥＧ用Ａｌ合金配線１３ｃが、それぞれ複数形成される。
【００３１】
このようにして、スクライブライン１ｂには、第１のＴＥＧ用Ａｌ合金配線１０ｄ、接続孔１１ｂ，１１ｃ、タングステンプラグ１２ｂ，１２ｃ、第２のＴＥＧ用Ａｌ合金配線１３ｂ、及び第３のＴＥＧ用Ａｌ合金配線１３ｃを有するＴＥＧが、複数形成される。複数のＴＥＧ相互間では、第１のＴＥＧ用Ａｌ合金配線１０ｄに対する接続孔１１ｂ及びタングステンプラグ１２ｂの相対位置は、第１のＴＥＧ用Ａｌ合金配線１０ｄの延伸方向に沿って少しずつ異なっている。
【００３２】
それぞれの部材が設計どおりの位置に形成された場合、第２のＡｌ合金配線１３ａそれぞれは、タングステンプラグ１２ａを介して第１のＡｌ合金配線１０ａに接続している。一部のＴＥＧ（本図では最も左側及び中央に位置するＴＥＧ）では、第２のＴＥＧ用Ａｌ合金配線１３ｂは、タングステンプラグ１２ｂを介して第１のＴＥＧ用Ａｌ合金配線１０ｄに接続している。残りのＴＥＧ（本図では最も右側に位置するＴＥＧ）では、第２のＴＥＧ用Ａｌ合金配線１３ｂは、タングステンプラグ１２ｂが第１のＴＥＧ用Ａｌ合金配線１０ｄ上から外れている（例えば図中下側方向）ため、第１のＴＥＧ用ＡＬ合金配線１０ｄに接続していない。なお、すべてのＴＥＧにおいて、第３のＴＥＧ用Ａｌ合金配線１３ｃは、タングステンプラグ１２ｃを介して第１のＴＥＧ用Ａｌ合金配線１０ｄに接続している。
【００３３】
図３の各図は、第１のＡｌ合金配線１０ａ及び第１のＴＥＧ用Ａｌ合金配線１０ｄに対する、接続孔１１ａ，１１ｂ，１１ｃ及びタングステンプラグ１２ａ，１２ｂ，１２ｃの相対位置がずれた場合を説明する為の平面図である。
【００３４】
図３（Ａ）は、各接続孔が各Ａｌ合金配線に対して図中下側にずれた場合を説明する為の平面図である。この場合、チップ領域１ａに位置する接続孔１１ａ及びタングステンプラグ１２ａが第１のＡｌ合金配線１０ａ上から外れるため、第１のＡｌ合金配線１０ａ及び第２のＡｌ合金配線１３ａとが接続していないことが検出される。しかし、接続孔１１ａ及びタングステンプラグ１２ａの位置ずれ方向及び位置ずれ量は検出できない。
【００３５】
一方、スクライブライン１ｂでは、図２（Ａ）の状態とは異なり、図中中央に位置するＴＥＧにおいて、接続孔１１ｂ及びタングステンプラグ１２ｂが、第１のＴＥＧ用Ａｌ合金配線１０ｄから下側に外れている。このため、図中最も右側及び中央に位置する２つのＴＥＧにおいて、第２のＴＥＧ用Ａｌ合金配線１３ｂが第３のＴＥＧ用Ａｌ合金配線１３ｃに接続していないことが検出される。従って、接続孔及びタングステンプラグの位置が、図中下側にずれていることを検出できる。
【００３６】
また、図中下側への位置ずれ量がさらに大きい場合、図中最も左側に位置するＴＥＧにおいても、接続孔１１ｂ及びタングステンプラグ１２ａが、第１のＴＥＧ用Ａｌ合金配線１０ｄから下側に外れる。この場合、すべてのＴＥＧにおいて、第２のＴＥＧ用Ａｌ合金配線１３ｂが、第３のＴＥＧ用Ａｌ合金配線１３ｃに接続していないことが検出される。従って、いずれのＴＥＧにおいて、第２のＴＥＧ用Ａｌ合金配線１３ｂが、第３のＴＥＧ用Ａｌ合金配線１３ｃに接続していないかを調べることにより、接続孔及びタングステンの、図中下側への位置ずれ量を検出することができる。
【００３７】
図３（Ｂ）は、各接続孔が各Ａｌ合金配線に対して図中上側にずれた場合を説明する為の平面図である。この場合、図３（Ａ）の場合と同様に、第１のＡｌ合金配線１０ａ及び第２のＡｌ合金配線１３ａとが接続していないことが検出される。しかし、接続孔１１ａ及びタングステンプラグ１２ａの位置ずれ方向及び位置ずれ量は検出できない。
【００３８】
一方、スクライブライン１ｂでは、図２（Ａ）の状態とは異なり、図中最も右側に位置するＴＥＧにおいて、接続孔１１ｂ及びタングステンプラグ１２ｂが、第１のＴＥＧ用Ａｌ合金配線１０ｄ上に位置する。このため、すべてのＴＥＧにおいて、第２のＴＥＧ用Ａｌ合金配線１３ｂが、第３のＴＥＧ用Ａｌ合金配線１３ｃに接続する。従って、接続孔及びタングステンプラグの位置が、図中上側にずれていることを検出できる。
【００３９】
なお、本図の例に対してＴＥＧを追加し、追加したＴＥＧにおいて、接続孔１１ｂ及びタングステンプラグ１２ｂの位置を、図中最も右側に位置するＴＥＧにおける接続孔１１ｂ及びタングステンプラグ１２ｂの位置より、下方に位置させてもよい。
【００４０】
この場合、図中上側への位置ずれ量が図３（Ｂ）に示した例より大きい場合、追加したＴＥＧにおいて、接続孔１１ｂ及びタングステンプラグ１２ａが、第２のＴＥＧ用Ａｌ合金配線１０ｄ上に位置し、第２のＴＥＧ用Ａｌ合金配線１３ｂが第３のＴＥＧ用Ａｌ合金配線１３ｃと接続する。このため、いずれのＴＥＧにおいて、第２のＴＥＧ用Ａｌ合金配線１３ｂが、第３のＴＥＧ用Ａｌ合金配線１３ｃに接続しているかを調べることにより、接続孔及びタングステンの、図中上側への位置ずれ量を検出することができる。
【００４１】
このように、第１の実施形態によれば、第１のＴＥＧ用Ａｌ合金配線１０ｄに対する接続孔１１ｂの位置は、ＴＥＧそれぞれ毎に、第１のＴＥＧ用Ａｌ合金配線１０ｄの延伸方向に沿って少しずつ異なっている。このため、いずれのＴＥＧにおいて、第２のＴＥＧ用Ａｌ合金配線１３ｂが第３のＴＥＧ用Ａｌ合金配線１３ｃに導通しているかを検出することにより、第１のＡｌ合金配線１０ａに対する接続孔１１ａ及びタングステンプラグ１２ｂの上下方向の位置ずれ方向及び位置ずれ量を容易に検出することができる。位置ずれ量を細かく検査したい場合は、ＴＥＧの数を増やし、かつ第１のＴＥＧ用Ａｌ合金配線１０ｄに対する接続孔１１ｂの位置を、ＴＥＧ毎に細かく異ならせればよい。
【００４２】
また、検出結果には、位置ずれ以外の要因（例えば第２の層間絶縁膜１１の厚さ等）は影響しない。従って、検出結果の精度は高い。
【００４３】
図４は、第２の実施形態に係る半導体装置の平面図である。本実施形態に係る半導体装置は、スクライブライン１ｂに形成されるＴＥＧの数及び配置を除いて、第１の実施形態によって製造される半導体装置と同一である。また、本実施形態に係る半導体装置の製造方法は、第１の実施形態と同一である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００４４】
本実施形態において、第１のＴＥＧ用Ａｌ合金配線１０ｄ、接続孔１１ｂ，１１ｃ、タングステンプラグ１２ｂ，１２ｃ、第２のＴＥＧ用Ａｌ合金配線１３ｂ、及び第３のＴＥＧ用Ａｌ合金配線１３ｃを有するＴＥＧは、２つのグループに分類される。第１のグループに属するＴＥＧ（図中上側に位置するＴＥＧ）は、第１の実施形態で示したＴＥＧと同一の構造及びレイアウトを有しており、第１のＴＥＧ用Ａｌ合金配線１０ｄが、図中上下方向に延伸している。第２のグループに属するＴＥＧ（図中下側に位置するＴＥＧ）は、第１の実施形態で示したＴＥＧと同一の構造であるが、平面内で９０°回転させたレイアウトを有しており、第１のＴＥＧ用Ａｌ合金配線１０ｄが、図中左右方向に延伸している。
【００４５】
第１のグループに属するＴＥＧは、接続孔１１ａ及びタングステンプラグ１２ａの図中上下方向の位置ずれ方向及び位置ずれ量を検出するためのＴＥＧであり、第２のグループに属するＴＥＧは、接続孔１１ａ及びタングステンプラグ１２ａの図中左右方向の位置ずれ方向及び位置ずれ量を検出するためのＴＥＧである。
【００４６】
本実施形態によれば、第１の実施形態と同一の効果を得ることができる。また、第１のＡｌ合金配線１０ａに対する接続孔１１ａ及びタングステンプラグ１２ａの、図中左右方向の位置ずれ方向及び位置ずれ量も検出することができる。
【００４７】
図５及び図６は、第３の実施形態に係る半導体装置の製造方法を説明する為の図である。各図において、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図である。本実施形態は、スクライブライン１ｂに形成されるＴＥＧの構造を除いて、第１の実施形態と同一である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００４８】
まず、図５の各図に示すように、第１の層間絶縁膜８、複数の第１のＡｌ合金配線１０ａ、及び複数の第１のＴＥＧ用Ａｌ合金配線１０ｄを形成する。これらの形成方法は第１の実施形態と同一である。ただし、第１のＴＥＧ用Ａｌ合金配線１０ｄそれぞれの端部の位置は、ＴＥＧそれぞれ毎に、第１のＴＥＧ用Ａｌ合金配線１０ｄの延伸方向に沿って少しずつ異なっている。本図に示す例では、第１のＴＥＧ用Ａｌ合金配線１０ｄの端部の位置は、図中左から右に行くにつれて、上側にずれている。
【００４９】
次いで、第２の層間絶縁膜１１を形成し、さらに接続孔１１ａ，１１ｂ，１１ｃをそれぞれ複数形成する。これらの形成方法は、第１の実施形態と同一である。ただし、接続孔１１ｂそれぞれは、第１のＴＥＧ用Ａｌ合金配線１０ｄに直交する同一の直線上に並んでいる。ここで、図中真中に位置するＴＥＧにおいて、接続孔１１ｂを、第１のＴＥＧ用Ａｌ合金配線１０ｄの端部上に位置させる。このようにすると、図中最も右側に位置するＴＥＧにおいて、接続孔１１ｂは、第１のＴＥＧ用Ａｌ合金配線１０ｄの端部から少し外れる。また、図中最も左側に位置するＴＥＧにおいて、接続孔１１ｂは、第１のＴＥＧ用Ａｌ合金配線１０ｄ上に位置しているが、端部の近傍から外れている。
【００５０】
次いで、図６の各図に示すように、タングステンプラグ１２ａ，１２ｂ，１２ｃ、第２のＡｌ合金配線１３ａ、第２のＴＥＧ用Ａｌ合金配線１３ｂ、及び第３のＴＥＧ用Ａｌ合金配線１３ｃを形成する。これらの形成方法は、第１の実施形態と同一である。
【００５１】
本実施形態では、第１のＴＥＧ用Ａｌ合金配線１０ｄそれぞれの端部の位置を、ＴＥＧそれぞれ毎に、第１のＴＥＧ用Ａｌ合金配線１０ｄの延伸方向に沿って少しずつ異ならせることにより、第１のＴＥＧ用Ａｌ合金配線１０ｄと、接続孔１１ｂ及びタングステンプラグ１２ｂとの相対位置を、ＴＥＧそれぞれ毎に異ならせている。このようにしても、第１の実施形態と同一の効果を得ることができる。
【００５２】
図７及び図８は、第４の実施形態に係る半導体装置の製造方法を説明する為の図である。本実施形態は、第１層目のＡｌ合金配線と第２層目のＡｌ合金配線とを接続する接続孔の、第２層目のＡｌ合金配線に対する位置ずれを検出するＴＥＧを、スクライブラインに形成する方法である。各図において、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図である。以下、第１の実施形態と同一の構成には同一の符号を付し、説明を省略する。
【００５３】
まず、図７の各図に示すように、第１の層間絶縁膜８、複数の第１のＡｌ合金配線１０ａ、及び複数の第１のＴＥＧ用Ａｌ合金配線１０ｄを形成する。これらの形成方法は第１の実施形態と同一である。第１のＴＥＧ用Ａｌ合金配線１０ｄそれぞれは、端部が後述する接続孔の近傍に位置しないように、十分長く形成されている。
【００５４】
次いで、第２の層間絶縁膜１１を形成し、さらに接続孔１１ａ，１１ｂ，１１ｃをそれぞれ複数形成する。これらの形成方法は、第１の実施形態と同一である。ただし、接続孔１１ｂそれぞれは、第１のＴＥＧ用Ａｌ合金配線１０ｄと直交する同一の直線上に並んでいる。
【００５５】
次いで、図８の各図に示すように、タングステンプラグ１２ａ，１２ｂ，１２ｃを形成する。これらの形成方法は、第１の実施形態と同一である。次いで、第２のＡｌ合金配線１３ａ、第２のＴＥＧ用Ａｌ合金配線１３ｂ、及び第３のＴＥＧ用Ａｌ合金配線１３ｃを形成する。これらの形成方法は、第１の実施形態と同一である。ただし、第２のＴＥＧ用Ａｌ合金配線１３ｂの端部の位置を、ＴＥＧごとに第２のＴＥＧ用Ａｌ合金配線１３ｂの延伸方向に沿って少しずつ異ならせている。
【００５６】
本図の例では、図中真中に位置するＴＥＧにおいて、第２のＴＥＧ用Ａｌ合金配線１３ｂの端部が接続孔１１ｂ及びタングステンプラグ１２ｂ上に位置している。図中最も右側に位置するＴＥＧでは、第２のＴＥＧ用Ａｌ合金配線１３ｂの端部が、接続孔１１ｂ上及びタングステンプラグ１２ｂ上から少し外れる。図中最も左側に位置するＴＥＧでは、第２のＴＥＧ用Ａｌ合金配線１３ｂは、接続孔１１ｂ上及びタングステンプラグ１２ｂ上を通り、かつ端部から接続孔１１ｂ上及びタングステンプラグ１２ｂまでの距離に余裕があるように配置されている。
【００５７】
本実施形態では、第２のＴＥＧ用Ａｌ合金配線１３ｂに対する、接続孔１１ｂ及びタングステンプラグ１２ｂの相対位置を、第２のＴＥＧ用Ａｌ合金配線１３ｂの延伸方向に沿って少しずつ異ならせている。このため、第１の実施形態と同様の作用により、いずれのＴＥＧにおいて、第２のＴＥＧ用Ａｌ合金配線１３ｂと第３のＴＥＧ用Ａｌ合金配線１３ｃが第１のＴＥＧ用Ａｌ合金配線１０ｄを介して導通しているかを検出することにより、第２のＡｌ合金配線１３ａに対する、接続孔１１ａ及びタングステンプラグ１２ａの位置ずれの方向及び量を検出することができる。
【００５８】
図９及び図１０は、第５の実施形態に係る半導体装置の製造方法を説明する為の図である。本実施形態は、ＴＥＧの構造を除いて第４の実施形態と同一である。各図において、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図である。以下、第４の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００５９】
まず、図９の各図に示すように、第１の層間絶縁膜８、複数の第１のＡｌ合金配線１０ａ、及び複数の第１のＴＥＧ用Ａｌ合金配線１０ｄを形成する。これらの構造及び形成方法は第４の実施形態と同一である。
【００６０】
次いで、第２の層間絶縁膜１１を形成し、さらに接続孔１１ａ，１１ｂ，１１ｃをそれぞれ複数形成する。これらの形成方法は、第４の実施形態と同一である。ただし、接続孔１１ｂの位置は、ＴＥＧそれぞれ毎に異なっている。本図に示す例では、最も左側に位置するＴＥＧの接続孔１１ｂは、図中真中に位置するＴＥＧの接続孔１１ｂより図中下側に位置している。また、最も右側に位置するＴＥＧの接続孔１１ｂは、真中に位置するＴＥＧの接続孔１１ｂより図中上側に位置している。
【００６１】
次いで、図１０の各図に示すように、タングステンプラグ１２ａ，１２ｂ，１２ｃを形成する。これらの形成方法は、第１の実施形態と同一である。次いで、第２のＡｌ合金配線１３ａ、第２のＴＥＧ用Ａｌ合金配線１３ｂ、及び第３のＴＥＧ用Ａｌ合金配線１３ｃを形成する。これらの形成方法は、第１の実施形態と同一である。ただし、すべての第２のＴＥＧ用Ａｌ合金配線１３ｂは、端部の位置が、第２のＴＥＧ用配線１３ｂと直交する同一の直線上に位置している。
【００６２】
本実施形態においても、第２のＴＥＧ用Ａｌ合金配線１３ｂに対する、接続孔１１ｂ及びタングステンプラグ１２ｂの相対位置が、ＴＥＧ相互間で、第２のＴＥＧ用配線１３ｂの延伸方向に沿って少しずつ異なっている。従って、本実施形態においても第４の実施形態と同一の効果を得ることができる。
【００６３】
図１１、図１２及び図１３は、第６の実施形態に係る半導体装置の製造方法を説明する為の断面図である。各図において、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図である。また、図１２及び図１３において、（Ｃ）は（Ａ）のＢ−Ｂ断面図である。本実施形態は、トランジスタに対する接続孔の位置ずれ検出するＴＥＧを、スクライブラインに形成する方法である。
【００６４】
まず、  図１１の各図に示すように、チップ領域１ａ及びスクライブライン１ｂそれぞれに位置するシリコン基板１に、素子分離膜２を形成する。これにより、チップ領域１ａにおいて素子領域が他の領域から分離される。素子分離膜２は、例えばＬＯＣＯＳ法により形成されるが、トレンチアイソレーション法によりシリコン基板１に埋め込まれてもよい。
【００６５】
次いで、シリコン基板１を熱酸化する。これにより、チップ領域１ａの素子領域に位置するシリコン基板１には、ゲート酸化膜３が形成される。次いで、ゲート酸化膜３上を含む全面上にポリシリコン膜を形成する。次いで、このポリシリコン膜上にフォトレジスト膜を塗布する。次いで、このフォトレジスト膜にレチクルの像を投影し、その後現像する。これにより、ポリシリコン膜上にはレジストパターンが形成される。
【００６６】
次いで、このレジストパターンをマスクとしてポリシリコン膜をエッチングする。これにより、チップ領域１ａのゲート酸化膜３上には、ポリシリコン配線４ａが形成される。また、スクライブライン１ｂの素子分離膜２上には、複数のＴＥＧ用ポリシリコン配線４ｂが形成される。ポリシリコン配線４ａはトランジスタのゲート電極を兼ねている。ＴＥＧ用ポリシリコン配線４ｂのレイアウトは、第１の実施形態における第１のＴＥＧ用Ａｌ合金配線１０ｄのレイアウトと同一である。
【００６７】
次いで、ポリシリコン配線４ａ及び素子分離膜２をマスクとして、シリコン基板１に不純物イオンを注入する。これにより、素子領域に位置するシリコン基板１には、低濃度不純物領域６ａが形成される。次いで、ポリシリコン配線４ａ上を含む全面上に、酸化シリコン膜を形成し、この酸化シリコン膜をエッチバックする。これにより、ポリシリコン配線４ａの側壁はサイドウォール５で覆われる。また、ＴＥＧ用ポリシリコン配線４ｂの側壁もサイドウォールで覆われる。
【００６８】
次いで、ポリシリコン配線４ａ、サイドウォール５、及び素子分離膜２をマスクとして、シリコン基板１に不純物イオンを注入する。これにより、素子領域に位置するシリコン基板１には、ドレイン及びソースとなる不純物領域７ａが形成される。
このようにして、シリコン基板１にはトランジスタが形成される。
【００６９】
次いで、図１２の各図に示すように、チップ領域１ａ及びスクライブライン１ｂを含む全面上に、第１の層間絶縁膜８をＣＶＤ法により形成する。次いで、第１の層間絶縁膜８上にフォトレジスト膜を塗布し、このフォトレジスト膜に、レチクルの像を投影し、その後現像する。これにより、第１の層間絶縁膜８上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして第１の層間絶縁膜８をエッチングする。これにより、第１の層間絶縁膜８には、チップ領域１ａに位置する接続孔８ａ、及びスクライブライン１ｂに位置する接続孔８ｂ，８ｃが、それぞれ複数形成される。
【００７０】
接続孔８ａは、２つの不純物領域７ａそれぞれ上に位置している。ＴＥＧ用ポリシリコン配線４ｂに対する接続孔８ｂ，８ｃそれぞれのレイアウトは、第１の実施形態における、第１のＴＥＧ用Ａｌ合金配線１０ｄに対する接続孔１１ｂ，１１ｃそれぞれのレイアウトと同一である。
【００７１】
次いで、図１３の各図に示すように、接続孔８ａ，８ｂ，８ｃそれぞれの中にタングステンプラグ９ａ，９ｂ，９ｃを埋め込む。これらタングステンプラグの埋め込み方法は、第１の実施形態においてタングステンプラグ１２ａ，１２ｂ，１２ｃを接続孔１１ａ，１１ｂ，１１ｃに埋め込む方法と同一である。
【００７２】
次いで、第１の層間絶縁膜８上に、第１のＡｌ合金配線１０ａ、第１のＴＥＧ用Ａｌ合金配線１０ｂ、及び第２のＴＥＧ用Ａｌ合金配線１０ｃをそれぞれ複数形成する。これらの形成方法は、第１の実施形態において第２の層間絶縁膜１１上に第２のＡｌ合金配線１３ａ、第２のＴＥＧ用Ａｌ合金配線１３ｂ、及び第３のＴＥＧ用Ａｌ合金配線１３ｃを形成する方法と同一である。
【００７３】
複数の第１のＡｌ合金配線１０ａは、それぞれタングステンプラグ９ａを介してトランジスタの不純物領域７ａに接続する。第１のＴＥＧ用Ａｌ合金配線１０ｂ、及び第２のＴＥＧ用Ａｌ合金配線１０ｃそれぞれのレイアウトは、第１の実施形態における第２のＴＥＧ用Ａｌ合金配線１３ｂ、及び第３のＴＥＧ用Ａｌ合金配線１３ｃそれぞれのレイアウトと同一である。
【００７４】
本実施形態においても、トランジスタに対する接続孔８ａの位置ずれを検出するためのＴＥＧが、スクライブライン１ｂに複数形成される。これらＴＥＧの構成は、第１の実施形態に係るＴＥＧと同一である。従って、本実施形態によれば、第１の実施形態と同様の作用により、トランジスタに対する接続孔８ａの位置ずれの方向及び位置ずれ量を検出することができる。
【００７５】
図１４及び図１５の各図は、第７の実施形態に係る半導体装置の製造方法を説明する為の図である。本実施形態は、トランジスタとＡｌ合金配線とを接続する接続孔の、Ａｌ合金配線に対する位置ずれを検出するＴＥＧを、スクライブラインに形成する方法である。各図において、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図である。以下、第６の実施形態と同一の構成には同一の符号を付し、説明を省略する。
【００７６】
まず、図１４に示すように、シリコン基板１に素子分離膜２を形成する。次いで、ゲート酸化膜３、ポリシリコン電極４ａ、ＴＥＧ用ポリシリコン配線４ｂ、サイドウォール５、低濃度不純物領域６ａ、及び不純物領域７ａを形成する。これらの形成方法は、第６の実施形態と同一である。ただし、ＴＥＧ用ポリシリコン配線４ｂの形状は、第４の実施形態における第１のＴＥＧ用Ａｌ合金配線１０ｄの形状と同一である。
【００７７】
次いで、第１の層間絶縁膜８及び接続孔８ａ，８ｂ、８ｃを形成する。これらの形成方法は第６の実施形態と同一である。ただし、すべてのＴＥＧにおいて、接続孔８ｂの位置は同一である。
【００７８】
次いで、図１５に示すように、接続孔８ａ，８ｂ，８ｃそれぞれの中にタングステンプラグ９ａ，９ｂ，９ｃを埋め込む。次いで、第１の層間絶縁膜８上に、第１のＡｌ合金配線１０ａ、第１のＴＥＧ用Ａｌ合金配線１０ｂ、及び第２のＴＥＧ用Ａｌ合金配線１０ｃをそれぞれ複数形成する。これらの形成方法は第６の実施形態と同一である。ただし、第１のＴＥＧ用Ａｌ合金配線１０ｂ形状及びレイアウトは、第４の実施形態における第２のＴＥＧ用Ａｌ合金配線１３ｂの形状及びレイアウトと同一である。
【００７９】
本実施形態によれば、第１のＡｌ合金配線１０ａに対する接続孔８ａの位置ずれを検出するためのＴＥＧが、スクライブライン１ｂに複数形成される。これらＴＥＧの構成は、第４の実施形態に係るＴＥＧと同一である。従って、本実施形態によれば、第４の実施形態と同様の作用により、第１のＡｌ合金配線１０ａに対する接続孔８ａの位置ずれの方向及び位置ずれ量を検出することができる。
【００８０】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上記した各実施形態において、ＴＥＧの数を更に増やしてもよい。また、第３〜第７の実施形態において、第２の実施形態と同様に、第１のグループに属するＴＥＧ及び第２のグループに属するＴＥＧを形成してもよい。
【００８１】
また、第６の実施形態において、接続孔８ｂの位置を互いに異ならせることにより、ＴＥＧ用ポリシリコン配線４ｂの端部と接続孔８ｂの相対位置を、ＴＥＧ相互間で異ならせていたが、ＴＥＧ用ポリシリコン配線４ｂの端部の位置を互いに異ならせることにより、上記した相対位置を互いに異ならせてもよい。
また、第７の実施形態において、第１のＴＥＧ用Ａｌ合金配線１０ｂの端部の位置を互いに異ならせることにより、第１のＴＥＧ用Ａｌ合金配線１０ｂの端部と接続孔８ｂの相対位置を、ＴＥＧ相互間で異ならせていたが、接続孔８ｂの位置を互いに異ならせることにより、上記した相対位置を異ならせてもよい。
【００８２】
また、上記した各実施形態において、各接続孔にはタングステンプラグを埋め込んだが、タングステンプラグを用いずに、Ａｌ合金配線が直接接続孔の中に埋め込まれてもよい。
【図面の簡単な説明】
【００８３】
【図１】（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図２】（Ａ）は図１の次の工程を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図３】（Ａ）は接続孔が図中上方向にずれた場合を説明する為の平面図、（Ｂ）は接続孔が図中下方向にずれた場合を説明する為の平面図。
【図４】第２の実施形態に係る半導体装置を説明する為の平面図。
【図５】（Ａ）は第３の実施形態に係る半導体装置の製造方法を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図６】（Ａ）は図５の次の工程を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図７】（Ａ）は第４の実施形態に係る半導体装置の製造方法を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図８】（Ａ）は図７の次の工程を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図９】（Ａ）は第５の実施形態に係る半導体装置の製造方法を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図１０】（Ａ）は図９の次の工程を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図１１】（Ａ）は第６の実施形態に係る半導体装置の製造方法を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図。
【図１２】（Ａ）は図１１の次の工程を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図１３】（Ａ）は図１２の次の工程を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図１４】（Ａ）は第７の実施形態に係る半導体装置の製造方法を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図１５】（Ａ）は図１４の次の工程を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図１６】従来の半導体装置の構成を説明する為の平面図。
【符号の説明】
【００８４】
１…シリコン基板、２…素子分離膜、３…ゲート酸化膜、４ａ…ポリシリコン配線、４ｂ…ＴＥＧ用ポリシリコン配線、５…サイドウォール、６ａ…低濃度不純物領域、７ａ…不純物領域、８，１０１…第１の層間絶縁膜、８ａ，８ｂ，８ｃ，１１ａ，１１ｂ，１１ｃ，１０３ａ…接続孔、９ａ，９ｂ，９ｃ，１２ａ，１２ｂ，１２ｃ，１０４…タングステンプラグ、１０ａ，１０２…第１のＡｌ合金配線、１０ｂ…第１のＴＥＧ用Ａｌ合金配線、１０ｃ…第２のＴＥＧ用Ａｌ合金配線、１１，１０３…第２の層間絶縁膜、１３ａ，１０５…第２のＡｌ合金配線、１３ｂ…第２のＴＥＧ用Ａｌ合金配線、１３ｃ…第３のＴＥＧ用Ａｌ合金配線
【図１】
2006295034.tif 000003
【図２】
2006295034.tif 000004
【図３】
2006295034.tif 000005
【図４】
2006295034.tif 000006
【図５】
2006295034.tif 000007
【図６】
2006295034.tif 000008
【図７】
2006295034.tif 000009
【図８】
2006295034.tif 000010
【図９】
2006295034.tif 000011
【図１０】
2006295034.tif 000012
【図１１】
2006295034.tif 000013
【図１２】
2006295034.tif 000014
【図１３】
2006295034.tif 000015
【図１４】
2006295034.tif 000016
【図１５】
2006295034.tif 000017
【図１６】
2006295034.tif 000018