(57)【要約】【課題】電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置および方法を提供する。【解決手段】複数の入力パルス信号２１，２１ａまたは調整用パルス信号２３を選択する選択回路２４，２４ａと、選択回路２４，２４ａに接続され、各入出力間の遅延量の差を調整可能な多段遅延回路２８を備える。調整用パルス信号２３選択時に各入出力間の遅延量の差を調整することで、入力パルス信号２１，２１ａ選択時に出力パルス信号の位相を等しくすることができる。【選択図】図１
2006295668.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力パルス信号および調整用パルス信号のうちの一方を選択する選択回路と、
該選択回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路と
を備え、
前記調整用パルス信号選択時での前記遅延量の差を調整することで、前記入力パルス信号選択時での出力パルス信号の位相差を制御することを特徴とする信号発生装置。
【請求項２】
基準クロックから異なる位相を有する複数のパルス信号を生成するパルス生成回路と、
該パルス生成回路からのパルス信号および調整用パルス信号のうちの一方を選択する選択回路と、
該選択回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路と
を備え、
前記調整用パルス信号選択時での前記遅延量の差を調整することで、前記入力パルス信号選択時での出力パルス信号の位相差を制御することを特徴とする信号発生装置。
【請求項３】
基準クロックから異なる位相を有する複数のパルス信号を生成するパルス生成回路と、
該パルス生成回路からのパルス信号および調整用パルス信号のうちの一方を選択する選択回路と、
該選択回路に接続され、選択された信号を所望の位相またはパルス幅に波形整形する波形整形回路と、
該波形整形回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路と
を備え、
前記調整用パルス信号選択時での前記遅延量の差を調整することで、前記入力パルス信号選択時での出力パルス信号の位相差を制御することを特徴とする信号発生装置。
【請求項４】
前記調整用パルス信号は前記入力パルス信号のうちの少なくとも１つであることを特徴とする請求項１に記載の信号発生装置。
【請求項５】
前記調整用パルス信号は前記基準クロックおよびパルス生成回路からのパルス信号のうちの少なくとも１つであることを特徴とする請求項２または３に記載の信号発生装置。
【請求項６】
前記パルス生成回路はＤＬＬ回路であることを特徴とする請求項２，３または５に記載の信号発生装置。
【請求項７】
前記信号発生装置はさらに、
前記調整用パルス信号選択時での出力パルス信号のそれぞれの位相を検出する位相検出回路と、
該位相検出回路からの検出結果に基づいて前記遅延回路の調整値を決定する遅延調整値決定回路と
を備えることを特徴とする請求項１，２，３，４，５または６に記載の信号発生装置。
【請求項８】
前記位相検出回路および遅延調整値決定回路は、前記信号発生装置の起動時に、または、随時自動的に動作することを特徴とする請求項７に記載の信号発生装置。
【請求項９】
請求項１，２，３，４，５，６，７または８に記載の信号発生装置が適用される半導体集積回路装置を備えることを特徴とする半導体集積回路システム。
【請求項１０】
請求項１，２，３，４，５，６，７または８に記載の信号発生装置の機能を複数の半導体集積回路装置に分割して備えることを特徴とする半導体集積回路システム。
【請求項１１】
複数の入力パルス信号および調整用パルス信号のうち、該調整用パルス信号を選択する第1のステップと、
各入出力間の遅延量の差を調整することで、前記調整用パルス信号が伝播して出力される信号の位相差を制御する第２のステップと、
前記複数の入力パルス信号および調整用パルス信号のうち、前記入力パルス信号を選択する第３のステップと、
前記調整値を用いて前記入力パルス信号を伝播させて出力する第４のステップと
を含むことを特徴とする信号発生方法。
【請求項１２】
前記第２のステップは前記調整値を一時保持する工程を含み、
前記第４のステップは前記一時保持された調整値を読み出す工程を含むことを特徴とする請求項１１に記載の信号発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は出力パルスの位相を調整する機能を備えた信号発生装置および方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化および高機能化に伴って、信号処理装置の処理速度の向上が要求されて来ている。そのような信号処理装置は、様々な動作条件下において、入力される複数のクロック信号やデータ・バス信号等の位相について制約を受ける。信号発生装置には、その制約条件でのタイミングを保証することが要望される。
【０００３】
このようなパルス・タイミングを保証する手段として、信号発生装置に出力パルスの位相を微調整する位相調整回路をもたせる技術や、基準クロックから複数段の位相のずれたパルスを生成するＤＬＬ回路技術が提案されている。
【０００４】
以下、図５を参照しながら、従来技術の例として特許文献１の従来例に示される位相調整回路について説明する。
【０００５】
図５の位相調整回路では、基本クロックパルス信号１に対して、複数の直列接続された遅延回路２〜５を介して作成された位相の異なる複数のクロック信号を選択回路６にて選択しパルス出力Ａ１を得る。ここで、選択回路６がどの位相のクロック信号を選択するかによりパルス出力Ａ１を所望の位相に調整できるが、この制御信号は工場出荷時等に調整値を外部不揮発性記憶回路に記憶させておく。また、遅延回路２〜５および選択回路６で構成された多段遅延回路７を、複数の出力信号ごとに備えることにより、複数の出力パルス信号Ａ１〜Ａｎを最適な位相に調整する手段を得る。
【０００６】
次に、図６を参照しながら、従来技術の例として特許文献２に示されるＤＬＬ回路を用いたタイミング発生回路について説明する。
【０００７】
図６のタイミング発生回路では、基本クロックパルス信号１１を、可変遅延ライン１２、位相比較回路１３および制御信号発生回路１４で構成されるＤＬＬ回路１６に入力する。ＤＬＬ回路１６内で生成された内部クロックＣＫ１〜ＣＫｍを複数の信号生成回路１５が整形して複数パルスＣ０〜Ｃｎを出力する。
【０００８】
可変遅延ライン１２は、複数の遅延回路の直列接続で構成され、各遅延回路の遅延時間は制御信号発生回路１４からの制御信号で変化させることができる。可変遅延ライン１２の各遅延回路の出力として、位相の異なる内部クロックＣＫ１〜ＣＫｍが生成される。
【０００９】
位相比較回路１３は、内部クロックＣＫｍと基本クロックパルス信号１１の位相を比較し、位相のずれを検出する。この検出したずれに応じて制御信号発生回路１４が可変遅延ライン１２の遅延量を変化させ、フィードバック・ループを構成する。
【００１０】
フィードバック・ループは最終的に内部クロックＣＫｍの位相と基準クロックパルス信号１１の立上りエッジもしくは立下りエッジを等しくするように動作する。結果として、基準クロック信号１１から内部クロックＣＫｍ間の伝播遅延時間は基準クロックの１周期時間と等しくなる。
【００１１】
また、可変遅延ライン１２の各遅延段出力ＣＫ１、ＣＫ２、〜ＣＫ（ｍ−１）は基準クロックからそれぞれ１／ｍ、２／ｍ、〜（ｍ−１）／ｍ周期時間遅延したクロックとなる。内部クロックＣＫ１〜ＣＫ（ｍ−１）の位相は電源電圧、温度、プロセス変動の影響による変動を受けにくく、安定な位相を得られる。そのため、信号生成回路１５で所望の位相のクロックを選択もしくは波形整形することにより安定したパルス幅や位相をもつパルス信号生成ができる。
【特許文献１】実開平７−４３５５１号公報
【特許文献２】特開平１１−２６１４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
これら信号発生装置のパルス出力の位相は、電源電圧、動作温度、製造ばらつきなどの条件が異なっても、その保証範囲を満たす必要がある。
【００１３】
また、パルス出力端子について言えば、例えば１つが信号処理装置のクロック信号であり、その他がデータ・バス信号であるなど端子外部の負荷が異なる場合が多い。特に、信号発生装置と信号処理装置が別々の半導体集積回路で構成された半導体集積回路システムである場合では、同じデータ・バス信号であっても外部負荷の影響を大きく受ける。さらに、各パルス出力端子の出力バッファを必ずしも同じ構成の出力バッファを用いるわけではない。
【００１４】
しかしながら、図５に示した従来例１の信号発生回路において、Ａ０〜Ａｎの信号を所望の位相に調整したとしても、基準クロック１から出力パルスＡ０〜Ａｎの伝播遅延時間は調整した位相差分異なってくる。この伝播遅延時間は回路の電源電圧、動作温度、製造プロセスのばらつきにより一定ではない。従って、ある動作条件下で位相調整を行ったとしても動作条件が異なれば、所望の位相からのずれを生じる。
【００１５】
また、仮に、図５の多段遅延回路７の位相を図６のＤＬＬ回路のような電源電圧、動作温度、製造プロセスばらつきの影響を受けない回路で構成した場合や、図６の信号発生回路の構成とした場合、内部のクロック信号の位相は高精度に設定できるが、外部負荷や出力バッファ構成の違いなどによる位相のずれが生じるため、Ａ１〜ＡｎまたはＣ０〜Ｃｎの位相を所望の位相に合わせ込むことが必要になる。位相差を等しく調整する場合は比較的容易かつ安価に実現できるが、所望の位相差に合わせることは要求される位相の精度が高くなればなるほど困難となる。特に、位相調整を自動で行う場合には調整すべき位相差の基準となるパルスを何らかの方法で生成する必要が生じ、システムが複雑になるという欠点がある。
【００１６】
上記事情に鑑み、本発明は電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整することができる信号発生装置および方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明は、複数の入力パルス信号および調整用パルス信号のうちの一方を選択する選択回路と、その選択回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路とを備え、調整用パルス信号選択時での遅延量の差を調整することで、入力パルス信号選択時での出力パルス信号の位相差を制御する信号発生装置であることを第１の特徴とする。
【００１８】
本発明の第１の特徴によれば、あらかじめ調整用パルス信号を用いて、出力信号の位相差が等しくなるよう、各入出力間の遅延量の差を調整することができる。それにより、その調整後に入力されるパルス信号間では、位相のずれが抑えられ、安定した位相を持つパルス信号を発生させることが可能となる。
【００１９】
本発明の第２の特徴は、基準クロックから異なる位相を有する複数のパルス信号を生成するパルス生成回路と、そのパルス生成回路からのパルス信号および調整用パルス信号のうちの一方を選択する選択回路と、その選択回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路とを備え、調整用パルス信号選択時での遅延量の差を調整することで、入力パルス信号選択時での出力パルス信号の位相差を制御する信号発生装置である。
【００２０】
本発明の第２の特徴は、本発明の第１の特徴の信号発生装置に、たとえばＤＬＬ回路で構成されるような、パルス発生回路を設けた構成である。この構成によれば、基準クロックから生成される複数のパルス信号を用いて安定した位相を有するパルス信号を発生させることができる。特に、ＤＬＬ回路を用いることで高精度のずれを有するパルス信号から所望の位相を持つパルス信号を発生させることが可能となる。
【００２１】
本発明の第３の特徴は、基準クロックから異なる位相を有する複数のパルス信号を生成するパルス生成回路と、そのパルス生成回路からのパルス信号および調整用パルス信号のうちの一方を選択する選択回路と、その選択回路に接続され、選択された信号を所望の位相またはパルス幅に波形整形する波形整形回路と、その波形整形回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路とを備え、調整用パルス信号選択時での遅延量の差を調整することで、入力パルス信号選択時での出力パルス信号の位相差を制御する信号発生装置である。
【００２２】
本発明の第３の特徴は、本発明の第１の特徴の信号発生装置に、所望の位相、パルス幅に波形整形することができる波形整形回路を設けたものである。この構成によれば、発生させる信号の位相、パルス幅をより高精度に実現することが可能となる。
【００２３】
本発明の第４の特徴は、複数の入力パルス信号および調整用パルス信号のうち、その調整用パルス信号を選択する第1のステップと、各入出力間の遅延量の差を調整することで、調整用パルス信号が伝播して出力される信号の位相差を制御する第２のステップと、複数の入力パルス信号および調整用パルス信号のうち、入力パルス信号を選択する第３のステップと、第２のステップでの調整値を用いて入力パルス信号を伝播させて出力する第４のステップとを含む信号発生方法である。
【００２４】
本発明の第４の特徴によれば、まず調整用パルス信号を選択し、その信号が伝播して出力される信号の位相差が等しくなるよう、各入出力間の遅延量の差を調整する。そして、その調整後、入力パルス信号を選択し、その調整された遅延量のまま、伝播させて出力する。このような構成により、出力信号間の位相のずれが抑えられ、安定した位相を持つパルス信号を発生させることができる。
【発明の効果】
【００２５】
本発明よれば、電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置および方法が提供される。
【発明を実施するための最良の形態】
【００２６】
（第１の実施形態）
以下、本発明の第１の実施形態に係る信号発生装置について、図１を参照しながら説明する。
【００２７】
図１は本発明の第１の実施形態に係る信号発生装置の構成を示すブロック図である。図１において、本実施形態に係る信号発生装置では、入力パルス信号２１から伝播して出力される出力パルス信号２２に対して、入力パルス信号２１ａから伝播して出力される出力パルス信号２２ａの位相を調整する手段として次の構成を備える。すなわち、本実施形態の信号発生装置は、入力パルス信号２１、２１ａと任意の調整用パルス信号２３とを選択する選択回路２４、２４ａと、選択回路２５により選択される調整時遅延回路制御信号２６もしくは調整後遅延回路制御信号２７で制御される多段遅延回路２８を備える。
【００２８】
本実施形態では、多段遅延回路２８の制御信号を生成する手段として、選択回路２５にて、信号２６または２７を選択する例を示しているが、この構成に限定するものではなく、様々な変更が可能である。
【００２９】
また、調整用パルス信号２３は任意のパルスでよく、例えば入力パルス信号２１、２１ａのいずれかでも可能である。さらに、調整する出力パルス信号数は任意の数をとることができる。
【００３０】
次に、本実施形態に係る信号発生装置の動作について、図１を参照して説明する。
【００３１】
本実施形態に係る信号発生装置は、まず調整時には、選択回路２４、２４ａがそれぞれ調整用パルス信号２３を選択し、選択回路２５が調整時遅延回路制御信号２６を選択する。制御信号２６を調整し、出力パルス信号２２および２２ａの位相が等しくなるように多段遅延回路２８の遅延時間を設定する。
【００３２】
そして、最適化された制御信号２６の値は調整後遅延回路制御信号２７として保持される。
【００３３】
調整後は、選択回路２４および２４ａはそれぞれ、入力パルス信号２１および２１ａを選択し、選択回路２５は調整後遅延回路制御信号２７を選択する。
【００３４】
その結果、入力パルス信号２１から出力パルス信号２２までの伝播遅延時間と、入力パルス信号２１ａから出力パルス信号２２ａまでの伝播遅延時間とを等しくする調整がなされる。それにより、電源電圧、動作温度、プロセスばらつきの変動により伝播遅延時間の絶対値が変動しても、出力パルス信号２２と２２ａのタイミングの位相差は、相対的に入力パルス信号２１と２１ａの位相差と等しく調整できる。また、出力パルス信号２２および２２ａの負荷容量や出力バッファ構成が異なる場合でも調整には何ら支障がない。
【００３５】
さらに、調整時は出力パルス信号２１および２１ａのタイミングを等しくするだけでよいため、装置を比較的容易かつ安価に実現できる。
【００３６】
このように本発明の第１の実施形態によれば、電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置が提供される。
【００３７】
（第２の実施形態）
以下、本発明の第２の実施形態に係る信号発生装置について、図２を参照しながら説明する。
【００３８】
図２は本発明の第２の実施形態に係る信号発生装置の構成を示すブロック図である。図２において、本実施形態に係る信号発生装置では、入力パルス信号３１から伝播して出力される出力パルス信号３２に対して、入力パルス信号３１ａから伝播して出力される出力パルス信号３２ａの位相を調整する手段として次の構成を備える。
【００３９】
すなわち、本実施形態の信号発生装置は、入力パルス信号３１、３１ａと任意の調整用パルス信号３３とを選択する選択回路３４、３４ａと、位相比較調整値決定回路３５からの調整後遅延回路制御信号３６と調整時遅延回路制御信号３７とを選択する選択回路３８と、選択回路３８の出力で制御される多段遅延回路３９を備える。
【００４０】
本実施形態において、調整用パルス信号３３は任意のパルスでよく、例えば入力パルス信号３１および３１ａのいずれかでも可能である。また、調整する出力パルス信号数は任意の数をとることができる。
【００４１】
本実施形態に係る信号発生装置は、まず調整時には、選択回路３４および３４ａは、調整用パルス信号３３を選択し、選択回路３８は調整時遅延回路制御信号３７を選択する。
【００４２】
次に、調整時遅延回路制御信号３７を変化させ、多段遅延回路３９の遅延時間を変化させる。それにより、出力パルス信号３２ａのタイミングを変化させる。位相比較調整値決定回路３５は、出力パルス信号３２および３２ａの位相を比較し、位相が最も等しくなる調整時遅延回路制御信号３７の値を自動的に決定し保持する。その値は調整後遅延回路制御信号３６として保持される。
【００４３】
次に、調整後は、選択回路３４および３４ａは入力パルス信号３１および３１ａをそれぞれ選択し、選択回路３８は調整後遅延回路制御信号３６を選択する。
【００４４】
その結果、入力パルス信号３１から出力パルス信号３２までの伝播遅延時間と、入力パルス信号３１ａから出力パルス信号３２ａまでの伝播遅延時間を等しくする調整がなされ、電源電圧、動作温度、プロセスばらつきの変動により伝播遅延時間の絶対値が変動しても、出力パルス信号３２および３２ａのタイミングの位相差は相対的に入力パルス信号３１および３１ａの位相差と等しく調整できる。また、出力パルス信号３２および３２ａの負荷容量や出力バッファ構成が異なる場合でも調整には何ら支障がない。
【００４５】
さらに、調整時は出力パルス信号３２および３２ａのタイミングを等しくするだけでよいため、装置の自動化が容易でかつ安価に実現できる。なお、上述した自動調整手段が動作する時刻は任意であり、システムの起動時にもしくは随時定期的に実施してもよい。
【００４６】
このように本発明の第２の実施形態によれば、電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置が提供される。
【００４７】
（第３の実施形態）
以下、本発明の第３の実施形態に係る信号発生装置について、図３を参照しながら説明する。
【００４８】
図３は本発明の第３の実施形態に係る信号発生装置の構成を示すブロック図である。図３において、本実施形態に係る信号発生装置では、入力クロック信号４１をＤＬＬ回路４２に入力し得られる複数の位相ずれ信号４３から選択した所望の位相のパルス信号４４および４４ａがそれぞれ伝播して出力される出力パルス信号４５と４５ａとの間の位相を調整する手段を提供する。
【００４９】
本実施の形態に係る信号発生装置は、パルス信号４４、４４ａと任意の調整用パルス信号４６とを選択する選択回路４７、４７ａと、出力パルス信号４５と４５ａの位相を比較し調整値を決定する位相比較調整値決定回路４８と、位相比較調整値決定回路４８からの調整後遅延回路制御信号４９と調整時遅延回路制御信号５０を選択する選択回路５１と、選択回路５１の出力で制御される多段遅延回路５２を備える。
【００５０】
本実施形態において、調整用パルス信号４６は任意のパルスでよく、例えばパルス信号４１、４３、４４、４４ａのいずれかでも可能である。また、調整する出力パルス信号数は任意の数をとることができる。
【００５１】
本実施の形態に係る信号発生装置は、まず調整時には、選択回路４７および４７ａはそれぞれ調整用パルス信号４６を選択し、選択回路５１は調整時遅延回路制御信号５０を選択する。
【００５２】
次に、調整時遅延回路制御信号５０を変化させ、多段遅延回路５２の遅延時間を変化させることにより、出力パルス４５ａのタイミングを変化させる。位相比較調整値決定回路４８は、出力パルス４５と４５ａの出力パルス信号の位相を比較し、位相が最も等しくなる調整時遅延回路制御信号５０の値を自動的に決定し保持する。その値は調整後遅延回路制御信号４９として保持される。
【００５３】
次に、調整後は、選択回路４７および４７ａはパルス信号４４および４４ａを選択し、選択回路５１は調整後遅延回路制御信号４９を選択する。
【００５４】
その結果、パルス信号４４から出力パルス信号４５までの伝播遅延時間と、パルス信号４４ａから出力パルス信号４５ａまでの伝播遅延時間を等しくする調整がなされ、電源電圧、動作温度、プロセスばらつきの変動により伝播遅延時間の絶対値が変動しても、出力パルス信号４５および４５ａのタイミングの位相差は相対的にパルス信号４４および４４ａの位相差と等しく調整できる。
【００５５】
ここで、パルス信号４４および４４ａの位相差はＤＬＬ回路４２で生成される高精度の位相ずれパルス４３のうちから選択されるため、電源電圧、動作温度、プロセスばらつきの変動に影響されず、所望の出力パルス信号４５および４５ａ間の位相を調整できることになる。また、出力パルス信号４５および４５ａの負荷容量や出力バッファ構成が異なる場合でも調整には何ら支障がない。さらに、調整時は出力パルス信号４５および４５ａのタイミングを等しくするだけなので、装置の自動化が容易でかつ安価に実現できる。
【００５６】
さらに、任意の時に上記の位相調整手段を実施しておけば、必要に応じて選択する位相ずれパルス４３を変更するだけで、所望の位相の出力パルスが得られるが、位相調整手段を再度実施する必要がない。なお、自動調整手段を実施する時刻は任意であり、システムの起動時にもしくは随時定期的に実施してもよい。
【００５７】
このように本発明の第３の実施形態によれば、電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置が提供される。
【００５８】
（第４の実施形態）
以下、本発明の第４の実施形態に係る信号発生装置について、図４を参照しながら説明する。
【００５９】
図４は本発明の第４の実施形態に係る信号発生装置の構成を示すブロック図である。本実施形態に係る信号発生装置では、入力クロック信号６１をＤＬＬ回路６２に入力し得られる複数の位相ずれ信号６３から選択した所望の位相のパルス信号６４、６５、６４ａ、６５ａが伝播して出力される出力パルス信号６７および６７ａの間の位相を調整する手段を提供する。
【００６０】
本実施形態に係る信号発生装置では、パルス信号６４、６４ａと任意の調整用パルス信号６６とを選択する選択回路６９、６９ａと、パルス信号６５、６５ａと任意の調整用パルス信号６６ａとを選択する選択回路７０、７０ａと、選択回路６９、７０の出力信号ＣＲ、ＣＦを入力とし所望の波形に整形する波形整形回路７５と、選択回路６９ａ、７０ａの出力信号ＣＲａ、ＣＦａを入力とし所望の波形に整形する波形整形回路７５ａと、出力パルス信号６７と６７ａの位相を比較し調整値を決定する位相比較調整値決定回路６８と、位相比較調整値決定回路６８からの調整後遅延回路制御信号７２と調整時遅延回路制御信号７１とを選択する選択回路７３と、選択回路７３の出力で制御される多段遅延回路７４を備える。
【００６１】
本実施形態において、調整用パルス信号６６および６６ａは任意のパルスでよく、例えばパルス信号６１、６３、６４等のいずれかでもあっても可能である。また、調整する出力パルス信号数は任意の数をとることができる。さらに、本実施形態では波形整形回路７５、７５ａは入力信号ＣＲ、ＣＦ、ＣＲａ、ＣＦａをそれぞれ立上りタイミングパルス、立下りタイミングパルスとして波形整形を行うが、その機能や構成に限定するものではなく、様々な形態をとりうる。
【００６２】
本実施形態に係る信号発生装置は、まず調整時には、選択回路６９、６９ａは調整用パルス信号６６を選択し、選択回路７０、７０ａは調整用パルス信号６６ａを選択し、選択回路７３は調整時遅延回路制御信号７１を選択する。選択回路６９、７０の出力信号ＣＲ、ＣＦは波形整形回路７５に入力され、出力信号ＣＲの立上りエッジタイミングで立上り、信号ＣＦの立上りエッジタイミングで立下る波形に整形される。同様に選択回路６９ａ、７０ａの出力信号ＣＲａ、ＣＦａは波形整形回路７５ａに入力され、信号ＣＲａの立上りエッジタイミングで立上り、信号ＣＦａの立上りエッジタイミングで立下る波形に整形される。
【００６３】
次に、調整時遅延回路制御信号７１を変化させ、多段遅延回路７４の遅延時間を変化させることにより、出力パルス６７ａのタイミングを変化させる。位相比較調整値決定回路６８は、出力パルス６７および６７ａの出力パルス信号の立上りもしくは立下り、あるいは両方のエッジタイミングを比較し、位相が最も等しくなる調整時遅延回路制御信号７１の値を自動的に決定し保持する。その値は調整後遅延回路制御信号７２として保持される。
【００６４】
次に、調整後は、選択回路６９、６９ａ、７０、７０ａはそれぞれパルス信号６４、６４ａ、６５、６５ａを選択し、選択回路７３は調整後遅延回路制御信号７２を選択する。
【００６５】
その結果、パルス信号６４から出力パルス信号６７の立上りエッジまでの伝播遅延時間と、パルス信号６５から出力パルス信号６７の立下りエッジまでの伝播遅延時間と、パルス信号６４ａから出力パルス信号６７ａの立上りエッジまでの伝播遅延時間と、パルス信号６５ａから出力パルス信号６７ａの立下りエッジまでの伝播遅延時間をすべて等しくする調整がなされ、電源電圧、動作温度、プロセスばらつきの変動により伝播遅延時間の絶対値が変動しても、出力パルス信号６７および６７ａのタイミングの位相差、およびパルス幅は相対的にパルス信号６４、６４ａ、６５、６５ａの間の相対位相差と等しく調整できる。
【００６６】
ここで、パルス信号６４、６４ａ、６５、６５ａの間の位相差はＤＬＬ回路６２で生成される高精度の位相ずれパルス６３から選択されるため、電源電圧、動作温度、プロセスばらつきの変動に影響されず、所望の出力パルス信号６７および６７ａ間の位相差および各パルスのパルス幅を調整できることになる。また、出力パルス信号６７および６７ａの負荷容量や出力バッファ構成が異なる場合でも調整には何ら支障がない。さらに、調整時は出力パルス信号６７、６７ａのタイミングを等しくするだけでよいため、装置の自動化が容易でかつ安価に実現できる。
【００６７】
さらに、本第４の実施形態に係る信号発生装置によれば、任意の時に上記の調整手段を実施しておけば、必要に応じて選択する位相ずれパルス６３を変更するだけで、所望の位相およびパルス幅をもつ出力パルスが得られ、上記の調整手段を再度実施する必要がない。なお、上記の自動調整手段の実施する時刻は任意であり、システムの起動時にもしくは随時定期的に実施してもよい。
【００６８】
このように本発明の第４の実施形態によれば、電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置が提供される。
【００６９】
本発明は、上述した第１ないし第４の実施形態に限定せず、本発明の趣旨を逸脱しない範囲内で種々の変更、変形が可能である。また、本発明に係る信号発生装置が適用される半導体集積回路装置を備えることを特徴とする信号処理システムやハードディスクや固体撮像素子等の駆動システムを含む半導体集積回路システムにも適用が可能である。
【００７０】
さらに、本発明の信号発生装置や自動調整手段は単一の半導体集積回路装置内での構成に限定されるものではなく、複数の半導体集積回路装置に分割して構成された半導体集積回路システムにも適用が可能である。
【産業上の利用可能性】
【００７１】
以上説明したように、本発明は、信号発生装置、もしくは信号発生装置を備えた信号処理システムや駆動システム等の半導体集積装置システムに有用である。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１の実施形態に係る信号発生装置の構成を示すブロック図
【図２】本発明の第２の実施形態に係る信号発生装置の構成を示すブロック図
【図３】本発明の第３の実施形態に係る信号発生装置の構成を示すブロック図
【図４】本発明の第４の実施形態に係る信号発生装置の構成を示すブロック図
【図５】従来の位相調整回路の構成を示すブロック図
【図６】従来のタイミング発生回路の構成を示すブロック図
【符号の説明】
【００７３】
１，１１  基本クロックパルス信号
２，３，４，５  遅延回路
６，２４，２４ａ，２５，３４，３４ａ,３８,４７，４７ａ，５１，６９，６９ａ，  
７，２８，３９，５２，７４  多段遅延回路
１２  可変遅延ライン
１３  位相比較回路
１４  制御信号発生回路
１５  信号生成回路
１６,４２,６２  ＤＬＬ回路
２１，２１ａ，３１，３１ａ  入力パルス信号
２２，２２ａ,３２,３２ａ,４５,４５ａ，６７，６７ａ  出力パルス信号
２３，３３,４６，６６，６６ａ  調整用パルス信号
２６,３７,５０，７１  調整時遅延回路制御信号
２７,３６,４９，７２  調整後遅延回路制御信号
３５,４８，６８  位相比較調整値決定回路
４１,６１  入力クロック信号
４３,６３  位相ずれ信号
４４,４４ａ，６４，６４ａ，６５，６５ａ  パルス信号
７０，７０ａ，７３  選択回路
７５，７５ａ  波形整形回路
【図１】
2006295668.tif 000003
【図２】
2006295668.tif 000004
【図３】
2006295668.tif 000005
【図４】
2006295668.tif 000006
【図５】
2006295668.tif 000007
【図６】
2006295668.tif 000008