(57)【要約】【課題】  本発明は、行及び列で編成される表示セルのマトリクスと、選択的に入力電圧をセル（C）の少なくとも一つの列に印加する少なくとも二つのスイッチ（S1、S2）を有する少なくとも一つの列ドライバ（Dr）とを有する表示パネル内のセルの列でサステイン信号を発生しようとする装置に関する。【解決手段】  本発明によれば、該装置は、該入力電圧を発生する誘導手段（10；11）を有する。これら誘導手段は、該列ドライバ（Dr）によって選択されたセルの列のキャパシタ（C）と共に発振する。この装置では、該列ドライバ（Dr）のスイッチ（S1、S2）は、セルの列に加えられるべきサステイン信号を誘導手段（10；11）との協働によって発生するように制御される。この装置は、サステイン信号パルスを発生するために該表示パネルの該列ドライバのスイッチを使用する時に特に有利である。【選択図】  図４
2006106738.tif 000002
【特許請求の範囲】
【請求項１】
行及び列で編成される表示セルのマトリクスと、夫々に且つ選択的に入力電圧又は零電圧をセル（C）の少なくとも一つの列に印加する少なくとも第一及び第二のスイッチ（S1、S2）を有する少なくとも一つの列ドライバ（Dr）と、該列ドライバのスイッチを制御する制御回路とを有する表示パネル内のセルの列でサステイン信号を発生し、
該入力電圧を発生し、該列ドライバ（Dr）によって選択されたセルの一つ又は複数の列のキャパシタ（C）とで発振する誘導手段（10；11）を有する装置であって、
該列ドライバ（Dr）の該第一及び第二のスイッチ（S1、S2）は、該列ドライバによって選択されたセルの該一つ又は複数の列に加えられるべき該サステイン信号を該誘導手段（10；11）との協働によって発生するように制御されることを特徴とする装置。
【請求項２】
該第一のスイッチ（S1）及び該第二のスイッチ（S2）はセルの夫々の列に設けられ、該第一のスイッチ（S1）は該入力電圧を受ける入力端子と該パネルのセルの該列に接続された中点との間に接続され、該第二のスイッチ（S2）は該中点と接地との間に接続され、
該誘導手段（10；11）は、第一の端（B1）が該列ドライバ（Dr）の該入力端子に接続されたソレノイド（L）と、正の端子が該ソレノイド（L）の第二の端（B2）に接続され、負の端子が接地に接続された、第一の直流電圧（V1）を発生する第一の直流電圧発生器（G1）と、正の端子がダイオード（D3）を介して該ソレノイド（L）の該第一の端（B1）に接続され、負の端子が該ソレノイド（L）の該第二の端（B2）に接続された、第二の直流電圧（V2）を発生する第二の直流電圧発生器（G2）とを有し、
該ダイオードの陰極は、該第二の電圧発生器（G2）の正の端子に接続され、該第一及び第二の直流電圧の合計は、該サステイン信号のパルスの振幅に等しいことを特徴とする、請求項１記載の装置。
【請求項３】
行及び列で編成される表示セルのマトリクスと、夫々に且つ選択的に入力電圧又は零電圧をセルの少なくとも一つの列に印加するために少なくとも第一及び第二のスイッチ（S1、S2）を有する少なくとも一つの列ドライバ（Dr）と、該列ドライバのスイッチを制御する制御回路とを有する表示パネルであって、
請求項１又は２記載の装置（10；11）を有し、その誘導手段は該列ドライバに接続されることを特徴とする表示パネル。
【請求項４】
該列ドライバは群の中に分布し、いずれか一つの群の中の該列ドライバのスイッチは、該同じサステイン信号をセルの対応する列に加えるために同じく制御されることを特徴とする、請求項３記載の表示パネル。
【請求項５】
該様々な群の該列の該ドライバのスイッチは、それらの間の時間遅延と共に制御されることを特徴とする、請求項４記載の表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パネルのセルのサステイン相の間に交流プラズマ表示の複数の列で電圧信号を発生する装置、及びこのような装置を有するプラズマパネルに関する。
【背景技術】
【０００２】
様々な形式の交流プラズマ表示パネル（以後PDPと呼ぶ）が存在する。即ち、それらは、特許FR2,417,848で記述されるようなセルを決めるためにたった二つの交差電極のみを使用するPDP及び欧州特許EPA-0,135,385から特に知られる“共面サステイン”のPDPである。それらにおいて、夫々のセルは、“サステイン”電極と呼ばれる一対の電極及び“列”電極と呼ばれ、更に具体的にはセルをアドレス指定するために使用される一以上の他の電極の交点で決められる。
【０００３】
交流共面サステインPDPの動作及び構造を、図１を参照して以下で説明する。パネル１は、サステイン電極の対P1からP4に直交する列電極X1からX4を有する。一対のサステイン電極P1からP4と列電極X1からX4の夫々の交点は、画像画素に対応するセルC1からC16を決める。限定されない記述例では、たった四つの列電極X1からX4及びたった四つの対のサステイン電極P1からP4が示され、それらはセルの四つの行L1からL4を形成する。しかし、パネルは、当然更に多くのセルの行を有しても良い。
【０００４】
一般的に、列電極X1からX4は、アドレス指定のためだけに使用される。それらは、従来の方法で列ドライバ2に夫々接続される。
【０００５】
電極の対P1からP4は夫々、“アドレス・サステイン”電極と呼ばれるものY1からY4及びサステイン専用電極と呼ばれるものE1からE4を有する。アドレス・サステイン電極Y1からY4は、列電極X1からX4と協働してアドレス指定機能を実行し、それらは、サステイン専用電極E1からE4と協働してサステイン機能を実行する。E1からE4は、共にパルス発生器3に接続される。それらは全て、サステイン周期を実行する目的のためにパルス発生器3から周期的な電圧パルスを同時に受ける。
【０００６】
アドレス・サステイン電極Y1からY4は、個々の電極であり、行ドライバ4に接続される。それらは、特にサステイン相の間に、サステイン専用電極E1からE4に加えられるが、それらと関連して時間遅延を有するパルスと同期して周期的な電圧パルスを、更にアドレス相の間に、列電極X1からX4に加えられた信号と同期して基本パルスを行ドライバから受ける。
【０００７】
様々な電極に加えられた信号間の同期は、ドライバ2及び4並びに発生器3に接続された同期ドライバ5によって供給される。
【０００８】
サステイン相の間にサステイン電極P1からP4の対に加えられる電圧パルスを図２に示す。アドレス・サステイン電極Y1からY4に加えられる信号の夫々の立ち上がりは、サステイン専用電極E1からE4に加えられる信号の立ち下がりに対応する。サステイン放電は、これらの立ち上がり、立ち下がりから生じるセルC1からC16で起こる。この相の間に列電極X1からX4に加えられる信号は低電位で保持される。
【０００９】
この図で見られうるように、PDPのセルでのサステイン放電は、共面電圧の極性反転によって、即ち、サステイン・アドレス電極Y1からY4とサステイン専用電極E1からE4との間の電圧の極性反転によって発生する。更に国際特許出願書類WO02/099779から、セルでの放電の開始を促進するためにサステイン電極P1からP4に加えられるサステイン信号と同期し、従ってセルの発光効率を増大させるパルスをセルのサステイン相の間に列電極X1からX4に加えることと、共面電圧の極性反転後に更に正確に放電の瞬間を制御することとが知られる。この方法を図３で説明する。
【００１０】
共面電極間の放電を促進するために列電極X1からX4に加えられるパルス信号がこの図で示される。共面電極に加えられる信号の夫々の立ち上がり及び立ち下がりで、又はその少し後で、100ボルトかそこらの高い振幅且つ数百ナノ秒の短い期間のパルスが、PDPの列電極に加えられる。
【００１１】
この方法を実施するために、PDPドライバは、パネルの列電極X1からX4の負荷に対応する高い容量性負荷でこのようなパルスを発生する能力を有する一以上のパルス発生器を備えることが必要である。出願書類WO02/099779は、これらパルスを発生する手段を提案していない。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、パネルのセルの列で高い振幅で短い期間のパルスを有する周期的な信号を発生する方法及び装置を提案する。
【課題を解決するための手段】
【００１３】
本発明は、行及び列で編成される表示セルのマトリクスと、夫々に且つ選択的に入力電圧をセルの少なくとも一つの列に印加する少なくとも第一及び第二のスイッチを有する少なくとも一つの列ドライバと、該列ドライバのスイッチを制御する制御回路とを有する表示パネル内のセルの列でサステイン信号を発生しようとする装置に関する。該装置は、該入力電圧を発生する誘導手段を有し、該誘導手段は、該列ドライバによって選択されたセルの一つ又は複数の列のキャパシタと共に発振する。該装置は、該列ドライバの該第一及び第二のスイッチが、該列ドライバによって選択されたセルの該一つ又は複数の列に加えられるべき該サステイン信号を該誘導手段との協働によって発生するように制御されることを特徴とする。
【００１４】
この装置は、サステイン信号パルスを発生する表示パネルの列ドライバを使用する時に特に有利である。
【００１５】
一つの特定の実施例では、列ドライバがセルの夫々の列に対して該第一のスイッチ及び該第二のスイッチを有する場合、及び該第一のスイッチが該入力電圧を受ける入力端子と該パネルのセルの該列に接続された中点との間に接続され、該第二のスイッチが該中点と接地との間に接続される場合に、該誘導手段は、
第一の端が該列ドライバの該入力端子に接続されたソレノイドと、
正の端子が該ソレノイドの第二の端に接続され、負の端子が接地に接続された、第一の直流電圧を発生する第一の直流電圧発生器と、
正の端子がダイオードを介して該ソレノイドの該第一の端に接続され、負の端子が該ソレノイドの該第二の端に接続された、第二の直流電圧を発生する第二の直流電圧発生器とを有し、該ダイオードの陰極は、該第二の電圧発生器の正の端子に接続され、該第一及び第二の直流電圧の合計は、該サステイン信号のパルスの振幅に等しい。
【００１６】
この装置の動作は、パネルのセルの列に加えられるサステインパルスを発生するために、五つの相を有する。
【００１７】
更に本発明は、行及び列で編成される表示セルのマトリクスと、夫々に且つ選択的に入力電圧又は零電圧をセルの少なくとも一つの列に印加するために少なくとも第一及び第二のスイッチを有する少なくとも一つの列ドライバと、該列ドライバのスイッチを制御する制御回路とを有する表示パネル、及びその誘導手段が該列ドライバに接続される前述の装置に関する。
【００１８】
望ましくは、該列ドライバは群の中に分布する。いずれか一つの群の中の該列ドライバのスイッチは、同じサステイン信号をセルの対応する列に加えるために同じく制御され、様々な群のドライバは、サステイン相の全体の最初の周期に亘って放電電流を時間的にずらすために、それらの間の時間遅延と共に制御される。
【発明を実施するための最良の形態】
【００１９】
添付の図を参照して以下の記述を読むことで、本発明は更に理解され、他の特性及び利点が明らかになるであろう。
【００２０】
本発明は、PDPの列電極X1からX4又はサステイン電極の対で短いパルスを発生する装置を提案する。この装置は、図１のドライバ2に組み込まれても、あるいは組み込まれなくても良い。
【００２１】
本発明の一実施例を図４に示す。この図では、本発明による装置は、PDPの列電極でパルスを発生するために、PDPのセルの列又はセルの列の群を選ぶために通常使用されるPDPの列ドライバを使用する。PDPの列は、それらのキャパシタによって図中に示される。
【００２２】
参照符号Drの夫々の列ドライバは、それが駆動するセルの列に対して、入力端子と接地との間に直列に組み込まれた二つのスイッチS1及びS2を有し、この二つのスイッチの間の中点はセルの該列に接続される。これらスイッチは、制御回路（図示せず）によって制御される。夫々のスイッチは、その端子間に逆行性ダイオードを設けられる。これらダイオードは、素子S1及びS2に対して夫々D1及びD2と参照符号を付与され、一般的にスイッチとして使用されるMOSトランジスタの逆行性ダイオードに対応する。
【００２３】
ソレノイドLは、第一の端B1から列ドライバDrを介してPDPのセルの列に接続される。端B1は、列ドライバDrの入力端子に接続される。ソレノイドの第二の端B2は、直流電圧V1を発生する能力を有する電圧源G1の正の端子に接続される。電源G1の負の端子は接地に接続される。
【００２４】
第二の電圧源G2は、直流電圧V2を発生する能力を有し、過電圧を制限する第二のダイオードD3を介してソレノイドLの端子に接続される。電源G2の負の端子は、ソレノイドLの端B2に接続され、ダイオードD3の陰極は電源G2の正の端子に接続される。
【００２５】
電圧V1及びV2並びにスイッチS1及びS2の制御信号を、後で与える例で明確にする。
【００２６】
この装置の動作を図５及び図６Aから６Eで説明する。図５は、セルの列に加えられる電圧VB1の波形及び発生器のソレノイドを流れる電流iLの波形を示す。PDPのセルの列に伝えられる電圧信号のパルスは、振幅A、期間T及び周期Pを有する。説明を簡単にするために、単一の列ドライバDrのみを図６Aから６Eで示す。同じ理由のために、この列ドライバは、セルの単一の列にのみ接続され、従って二つのスイッチS1及びS2のみを有する。
【００２７】
残りの記述では、“ドライバによって選択されたセルの列”は、関連するスイッチS1が閉じられたセルの列を意味すると理解される。
【００２８】
PDPの列電極に伝えられる電圧信号は、五つの動作相によって得られる。
【００２９】
‐ソレノイドLが磁気エネルギーの形で電流を蓄える間の、図６Aによって表わされる期間T1の第一の相；
‐パネルの前記列の端子間の電圧が振幅Aに達するまでにソレノイドLで蓄えられた電流の一部がドライバDrによって選択されたPDPの列に放電される間の、図６Bによって表わされる期間T2の第二の相；
‐書かれた状態でPDPのセルの列と行との間でマトリクス放電電流を作り、ソレノイドで蓄えられた電流が零にされるように、振幅Aの電圧が列の端子間で保たれる間の、図６Cによって表わされる期間T3の第三の相；
‐ソレノイドLが、キャパシタの端子間の電圧が零になるまで、選択された列のキャパシタで蓄えられた電流で充電される間の、図６Dによって表わされる期間T4の第四の相；
‐ソレノイドLを流れる電流が零である間の、図６Eによって表わされる期間T5の第五の相。
【００３０】
図６Aで示されるように、ドライバDrのスイッチS1及びS2は、期間T1の相の間に閉じられた状態で置かれる。電流ILは、電圧源G1、ソレノイドL並びにスイッチS1及びS2によって形成された回路を流れる。電流ILの強さは、ソレノイドLで蓄えられる電流と共に増大する。この方法を説明するために導入された約束事に従って、電流ILは、この期間の間は負である。列ドライバDrの入力端子は、スイッチS1及びS2によって接地に短絡されるので、セルの対応する列の端子間の電圧は零である。
【００３１】
図６Bは、スイッチS2が期間T2の期間中に開かれることを示す。スイッチS1は、閉じられた状態のままである。次に、ソレノイドLで蓄えられたエネルギーの幾らかは、選択された列の端子間の電圧が所望の値Aに達するまで選択された列に放電される。
【００３２】
図６Cを参照すると、セルの選択された列の端子間の電圧は、ソレノイドを流れる電流ILが零になるまで、期間T3に亘って保持される。この相の間、スイッチS1及びS2は、それらの夫々の状態で保たれる。ソレノイドLで保持される電流は、選択された列が書かれた状態にあるセルを有する場合にセルの選択された列に部分的に送られ、ダイオードD3を介して電圧源G2によって部分的に消耗される。セルの列に送られた電流は、それらがある書かれた状態でPDPのセルの数に依存する。この数が大きければ大きいほど、電圧源G2によって消耗される電流はますます小さくなる。書かれた状態でセルに送られた電流は、セルの行と列との間のマトリクス放電電流に対応するイグニション電流である。このマトリクス放電電流は、セル内のサステイン放電を改善するのに役立つ。この相の開始時にソレノイドLに残っている電流の値は、選択された列のセルの全てが同時に書かれた状態にある時に、必要なマトリクス放電電流の値に等しくなるように有利に選ばれる。
【００３３】
図６Dは、ソレノイドが完全に放電された時に、選択された列のキャパシタで蓄えられた容量性のエネルギーがソレノイドLに戻されることを示す。その時、電流ILは向きを変える。期間T4のこの相の終了時に到達された電流ILの振幅は、エネルギーが期間T3の相の間に電圧源G2によって消耗されるので、期間T1の相の終了時に到達された振幅よりも小さい。選択された列の端子間の電圧は、それが零になるまで落ちる。この期間の間、スイッチは、前の相の間と同じ状態で保たれる。
【００３４】
最後に、図６Eは、ソレノイドLに蓄えられたエネルギーが、電流ILが零になるまで電圧源G1に放電されることを示す。この期間の間、スイッチS1及びS2は、それらが開いた状態である場合には電流ILがダイオードD1及びD2を通って流れるので、開いた状態又は閉じた状態のいずれであるかは問題ではない。
【００３５】
ソレノイドの電圧V1及びV2、期間T1、T2、T3、T4及びT5並びにインダクタンスLは、以下の規則によって設定される。
【００３６】
動作損失を最小値まで減らすために、V1は、ソレノイドの電流がT4の終了時に零になるように、V2より僅かに小さくなるように選ばれる。
【００３７】
回路の発振周期
【００３８】
【数１】
2006106738.tif 000003
は、T2＋T3＋T4とほぼ等しい。ここで、Cは列ドライバDrによって駆動される列の組のキャパシタであり、V1＋V2＝Aが成立する。
【００３９】
更に、周期Pは、T1＋T2＋T3＋T4＋T5に等しく、PDPのサステイン電極の対に加えられるサステイン信号の半周期P’／2に等しい。サステイン電極の対に加えられるサステイン信号の周波数が200kHzに等しい場合、P＝T1＋T2＋T3＋T4＋T5＝2.5μsが成り立つ。従って、T＝T2＋T3＋T4（パルスの期間）＝200ns及びC＝6nF（例えばPDPの列の1／27に対応する、ドライバDrによって駆動される列のキャパシタ）が成り立つ場合、
【００４０】
【数２】
2006106738.tif 000004
が成り立つ。
【００４１】
有利に、パネルの列ドライバは、N個の群に分布する。いずれか一つの群の中のドライバは個々に且つ同時に駆動され、異なる群のドライバは、それらの間の時間遅延を伴って駆動される。このN個の群区分は、時間に亘ってN個の関連するマトリクスパルスをずらし、従ってマトリクス放電電流を散開することを可能にする。従って、装置でのこれら放電のピーク電流は、係数Nによって減じられる。
【００４２】
これらパルスが共面電極間の放電の開始を促進し続けるために、これらの列パルスが共面パルスの終了前に十分早く生じるように共面パルスの期間を広げることが十分である。
【図面の簡単な説明】
【００４３】
【図１】本発明が適用しうるPDPを図式的に示す。
【図２】サステイン相の間にPDPのサステイン電極の対に通常印加される信号を示す。
【図３】出願書類WO02/099779に従ってサステイン相の間にPDPのサステイン電極の対に印加される信号を示す。
【図４】図３に示されたサステイン信号をPDPの列電極で発生する能力を有する、本発明による装置を示す。
【図５】図４の装置によって発生する電圧信号及び図４の装置のソレノイドを流れる電流の信号を示す。
【図６Ａ】図４の装置の動作相を表わす。
【図６Ｂ】図４の装置の動作相を表わす。
【図６Ｃ】図４の装置の動作相を表わす。
【図６Ｄ】図４の装置の動作相を表わす。
【図６Ｅ】図４の装置の動作相を表わす。
【符号の説明】
【００４４】
1  パネル
2、Dr  列ドライバ
3  パルス発生器
4  行ドライバ
5  同期ドライバ
10、11  誘導手段
P1、P2、P3、P4  サステイン電極の対
X1、X2、X3、X4  列電極
L1、L2、L3、L4  セルの行
Y1、Y2、Y3、Y4  アドレス・サステイン電極
E1、E2、E3、E4  サステイン専用電極
C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、C12、C13、C14、C15、C16  セル
VY1-Y4  アドレス・サステイン電極の電圧パルス
VE1-E4  サステイン専用電極の電圧パルス
VX1-X4  列電極の電圧パルス
S1、S2  スイッチ
D1、D2、D3  ダイオード
L  ソレノイド
B1、B2  ソレノイドの端子
G1、G2  電圧源
V1、V2  直流電圧
A  振幅
T、T1、T2、T3、T4、T5  期間
P  周期
iL、IL  ソレノイドを流れる電流
VB1  セルの列に蓄えられる電圧
【図１】
2006106738.tif 000005
【図２】
2006106738.tif 000006
【図３】
2006106738.tif 000007
【図４】
2006106738.tif 000008
【図５】
2006106738.tif 000009
【図６Ａ】
2006106738.tif 000010
【図６Ｂ】
2006106738.tif 000011
【図６Ｃ】
2006106738.tif 000012
【図６Ｄ】
2006106738.tif 000013
【図６Ｅ】
2006106738.tif 000014