(57)【要約】【課題】  電源電圧の過度的な降下で発生するアンダーシュートを、低消費電流で抑え、ボルテージレギュレータの性能の向上を図る。【解決手段】  差動増幅回路１を用いたボルテージレギュレータであって、差動増幅器１の定電流源用トランジスタＭ１と並列に新たな定電流源用トランジスタＭ２を付加して設けると共に、一方の入力を電源とし、もう一方の入力を電源・グラウンド間の積分回路６の出力とする、オフセットをもたせた差動増幅器７を設けた構成とし、この差動増幅器７により過渡的な電源電圧下降を検出すると、差動増幅器１に付加された定電流源用トランジスタＭ２をオンにして、差動増幅器１の定電流値を増大させる。【選択図】        図１
2006331059.tif 000002
【特許請求の範囲】
【請求項１】
差動増幅回路を用いたボルテージレギュレータであって、
電源電圧の過度的降下を検出する検出手段と、
該検出手段で上記電源電圧の過度的降下を検出すると、上記差動増幅回路の定電流値を増加させる定電流値制御手段と
を有することを特徴とするボルテージレギュレータ。
【請求項２】
請求項１に記載のボルテージレギュレータであって、
上記定電流値制御手段は、
上記差動増幅回路の定電流源用トランジスタと並列に設けられた付加定電流源用トランジスタと、
該付加定電流源用トランジスタを、上記検出手段が上記電源電圧の過度的降下を検出していなければオフ、検出すればオンにするスイッチ手段と
を有することを特徴とするボルテージレギュレータ。
【請求項３】
請求項１もしくは請求項２のいずれかに記載のボルテージレギュレータであって、
上記検出手段は、
電源電圧を積分出力する積分回路と、
該積分回路からの出力電圧を一方の入力、電源電圧を他方の入力とする差動増幅回路Ｂと
を有し、該差動増幅回路Ｂの両入力電圧の差が予め定められた閾値を超えた場合に、上記電源電圧の過度的降下を検出することを特徴とするボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話やＰＤＡ（Personal Digital Assistants）、ビデオカメラなどの携帯機器等に多く用いられるボルテージレギュレータに係り、特に、電源電圧変動の大きい環境下での使用に好適なボルテージレギュレータに関するものである。
【背景技術】
【０００２】
従来、差動増幅器を用いたボルテージレギュレータでは、差動増幅器の定電流値を増加することにより、負荷の過度な変化に対する応答速度を高めることができる。しかし、携帯電話やＰＤＡ、ビデオカメラなどの携帯機器等に用いる場合には、バッテリーの長寿命化のために、ボルテージレギュレータの消費電流をできるだけ少なくすることが要求される。
【０００３】
このような従来のボルテージレギュレータに関する技術の不具合について、図２を例にして説明する。
【０００４】
図２は、従来のボルテージレギュレータの構成例を示す回路図であり、このボルテージレギュレータは、差動増幅器２１と基準電圧源２２、出力回路２３、分圧回路２４を具備し、差動増幅器２１は、その入力端子Ｎ，Ｐにおける電圧が同じとなるように出力（Ｏｕｔ）を制御する。
【０００５】
差動増幅器２１からの出力で出力回路２３におけるトランジスタ（ＰＭＯＳ）を制御することにより、ボルテージレギュレータの出力端子２５から所定の出力電圧が得られる。この出力電圧は、分圧回路２４における２つの抵抗で分圧され、差動増幅器２１の一方の入力端子Ｐ（非反転入力端子）の入力電圧となる。
【０００６】
差動増幅器２１の他方の入力端子Ｎ（反転入力端子）には基準電圧源２２からの入力電圧が入力され、差動増幅器２１は、この基準電圧源２２からの入力電圧と分圧回路２４からの出力電圧（出力端子２５における出力電圧の分圧値）が同じとなるよう出力（Ｏｕｔ）を制御する。
【０００７】
このような、差動増幅器２１を含む従来のボルテージレギュレータの場合、差動増幅器２１の定電流源の役割をしているトランジスタＭ１のゲートには、常に基準電圧源２２の出力電圧が与えられているため、電源電圧が過渡的に下降した場合でもトランジスタＭ１のゲート電圧はほとんど変化することはない。
【０００８】
そのため、差動増幅器２１に流れる電流値も変化せず、また、差動増幅器Ａの応答速度も変化しない。その結果として、電源電圧の過渡的な下降に差動増幅器２１の応答速度がついていかず、出力回路２３からの出力電圧が電源電圧に追随してしまうかたちでアンダーシュート量が大きくなってしまう。
【０００９】
このように、図２に示すような従来のボルテージレギュレータの差動増幅器２１の定電流源（トランジスタＭ１）は、基準電圧源２２によって電流値を一定にするよう制御されている。そのため、過渡的に電源電圧が下降した場合でも、差動増幅器２１の応答速度は一定であるので、出力電圧のアンダーシュートを抑制することは困難である。
【００１０】
アンダーシュートを小さくするには、差動増幅器の定電流値を増やせば良いが、携帯機器のバッテリーの長寿命化のためには、ボルテージレギュレータの消費電流をできるだけ少なくすることも実現しなければならず、低消費電流で且つアンダーシュートを抑えることが要求される。尚、差動増幅器を用いたボルテージレギュレータに関しては、例えば特許文献１等に記載されている。
【００１１】
【特許文献１】特開２００２−３１２０４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
解決しようとする問題点は、従来の技術では、ボルテージレギュレータにおける、電源電圧の過度的な降下で発生するアンダーシュートを、低消費電流で抑えることができない点である。
【００１３】
本発明の目的は、これら従来技術の課題を解決し、ボルテージレギュレータの性能の向上を図ることである。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明のボルテージレギュレータは、差動増幅器（１）の定電流源用トランジスタ（Ｍ１）と並列に、新たな定電流源用トランジスタ（Ｍ２）を付加して設けると共に、一方の入力を電源とし、もう一方の入力を電源・グラウンド間の積分回路（６）の出力とする、オフセットをもたせた差動増幅器Ｂ（７）を設けた構成とし、この差動増幅器Ｂ（７）により、過渡的な電源電圧下降を検出し、この差動増幅器Ｂ（７）による過渡的な電源電圧下降を検出すると、差動増幅器（１）に付加された定電流源用トランジスタ（Ｍ２）をオンにして、差動増幅器（１）の定電流値を増大させることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ボルテージレギュレータにおける、電源電圧の過度的な降下で発生するアンダーシュートを、低消費電流で抑えることができ、ボルテージレギュレータの性能を向上させることが可能である。
【発明を実施するための最良の形態】
【００１６】
以下、図を用いて本発明を実施するための最良の形態例を説明する。図１は、本発明に係わるボルテージレギュレータの構成例を示す回路図である。
【００１７】
本例のボルテージレギュレータは、図２で示した従来のボルテージレギュレータと同様の、差動増幅器１と基準電圧源２、出力回路３、分圧回路４、出力端子５を具備すると共に、新たに、電源電圧の過度的降下を検出する検出回路と、この検出回路で電源電圧の過度的降下を検出すると、差動増幅器１の定電流値を増加させる定電流値制御回路とを有する。
【００１８】
本例における定電流値制御回路は、差動増幅回路１における定電流源用のトランジスタＭ１と並列に設けられた付加定電流源用のトランジスタＭ２と、この付加定電流源用のトランジスタＭ２を、検出回路が電源電圧の過度的降下を検出していなければオフ、検出すればオンにするスイッチ手段としてのトランジスタＭ３とを有する。
【００１９】
さらに、本例の検出回路は、電源電圧を抵抗とコンデンサにより積分出力する積分回路６と、この積分回路６からの出力電圧を一方の入力、電源電圧を他方の入力とする差動増幅回路Ｂ７とを有し、この差動増幅回路Ｂ７の双方の入力電圧の差分が予め定められた閾値を超えた場合に、電源電圧の過度的降下を検出する。
【００２０】
差動増幅器１、基準電圧源２、出力回路３、分圧回路４によるボルテージレギュレータの動作は、図２におけるボルテージレギュレータでの説明と同様である。すなわち、差動増幅器１は、その入力端子Ｎ，Ｐにおける電圧が同じとなるように出力（Ｏｕｔ）を制御する。
【００２１】
差動増幅器１からの出力で出力回路３のトランジスタ（ＰＭＯＳ）を制御することにより、ボルテージレギュレータの出力端子５から所定の出力電圧が得られる。この出力電圧は、分圧回路４における２つの抵抗で分圧され、差動増幅器１の一方の入力端子Ｐ（非反転入力端子）の入力電圧となる。
【００２２】
差動増幅器１の他方の入力端子Ｎ（反転入力端子）には基準電圧源２からの入力電圧が入力され、差動増幅器１は、この基準電圧源２からの入力電圧と分圧回路４からの出力電圧（出力端子５における出力電圧の分圧値）とが同じとなるよう出力（Ｏｕｔ）を制御する。
【００２３】
ここまでの構成のボルテージレギュレータの場合、差動増幅器１の定電流源の役割をしているトランジスタＭ１のゲートには、常に基準電圧源２の出力電圧が与えられているため、電源電圧が過渡的に下降した場合でもトランジスタＭ１のゲート電圧はほとんど変化することはない。
【００２４】
しかし、本例のボルテージレギュレータにおいては、差動増幅器１の定電流源用のトランジスタＭ１と並列にトランジスタＭ２を配置すると共に、一方の入力を電源、もう一方の入力を電源・グラウンド間の積分回路６の出力とする差動増幅器Ｂ７を設け、この差動増幅器Ｂ７の出力信号によりトランジスタＭ３を制御して、電源電圧の過度的な降下時には、トランジスタＭ２のゲートに電圧を与える構成としている。
【００２５】
ここで、本例の差動増幅器Ｂ７は、双方の入力電圧の差分が予め定められた閾値を超えた場合に電源電圧の過度的降下を検出するようにして、差動増幅器Ｂ７にオフセットをもたせており、電源電圧が安定して一定に供給されているような通常動作時の場合には、トランジスタＭ２のゲート電圧が常にＬになり、当該トランジスタＭ２がオフとなるようにしている。
【００２６】
このような通常動作時には、トランジスタＭ２はオフ状態であるため、トランジスタＭ２の電流値は０となり、差動増幅器１の電流値は、トランジスタＭ１が流す電流値のみとなる。この場合、定電流源用のトランジスタＭ１が流す電流値が少なければ、その低消費電流を維持することができる。
【００２７】
そして、電源電圧が過渡的に下降した場合には、差動増幅器Ｂ７の一方の入力である積分回路６の出力は、もう一方の入力である電源電圧に対して遅延するため、差動増幅器Ｂ７の出力は反転（「＋」→「−」）し、ＰＭＯＳトランジスタＭ３のゲートにＬ（ロー）が入力され当該トランジスタＭ３がオンして、トランジスタＭ２のゲート電圧にＨ（ハイ）が与えられ、トランジスタＭ２が、トランジスタＭ１と共にオン状態となる。
【００２８】
その結果、差動増幅器１に流れる電流値は、トランジスタＭ１の電流値とトランジスタＭ２の電流値の和となり、差動増幅器１に流れる定電流量が増大し、差動増幅器１の応答速度が高速化される。これにより、電源電圧の過度的な降下に対応でき、アンダーシュートを大幅に抑制することが可能となる。
【００２９】
以上、図１を用いて説明したように、本例のボルテージレギュレータでは、差動増幅器１の定電流源用トランジスタＭ１と並列に、新たな定電流源用トランジスタＭ２を付加して設けると共に、一方の入力を電源とし、もう一方の入力を電源・グラウンド間の積分回路６の出力とする、オフセットをもたせた差動増幅器Ｂ７を設けた構成とし、この差動増幅器Ｂ７により、過渡的な電源電圧下降を検出する。そして、差動増幅器Ｂ７による過渡的な電源電圧下降を検出すると、差動増幅器１に付加された定電流源用トランジスタＭ２をオンにして、差動増幅器１の定電流値を増大させる。
【００３０】
このように、過渡的な電源電圧下降時のみ、差動増幅器１の定電流源用のトランジスタＭ１と並列に設けられたトランジスタＭ２を駆動して差動増幅器１の定電流値を増大させることにより、通常動作時は低消費電流を実現することができ、且つ、出力電圧のアンダーシュートを抑制することが可能となる。
【００３１】
尚、本発明は、図１を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、差動増幅器Ｂ７の反転入力端子側に積分回路６の出力を入力し、非反転入力端子側に電源電圧を入力し、電源電圧の過度的な降下時には、差動増幅器Ｂ７の出力を「＋」から「−」に反転させてＰＭＯＳトランジスタＭ３をオンしてトランジスタＭ２をオンとする接続構成としているが、差動増幅器Ｂ７の各入力端子との接続を逆（非反転入力端子側に積分回路６の出力を入力し、反転入力端子側に電源電圧を入力）とし、電源電圧の過度的な降下時には、差動増幅器Ｂ７の出力を「−」から「＋」に反転させる接続構成とし、さらに、差動増幅器Ｂ７の出力とＰＭＯＳトランジスタＭ３間にＮＯＴ回路を設けた構成とすることでも良い。
【図面の簡単な説明】
【００３２】
【図１】本発明に係わるボルテージレギュレータの構成例を示す回路図である。
【図２】従来のボルテージレギュレータの構成例を示す回路図である。
【符号の説明】
【００３３】
１，２１：差動増幅器、２，２２：基準電圧源、３，２３：出力回路、４，２４：分圧回路、５，２５：出力端子、６：積分回路、７：差動増幅器Ｂ、Ｍ１，Ｍ２：トランジスタ（ＮＭＯＳ）、Ｍ３：トランジスタ（ＰＭＯＳ）。
【図１】
2006331059.tif 000003
【図２】
2006331059.tif 000004