(57)【要約】      （修正有）【課題】ＣＢＲＡＭメモリアレイを使用したＰＭＣメモリセルの動作の安定化を図る。【解決手段】ＰＭＣメモリセルは、印加電界に応じて導電性経路を選択的に形成、解消するように適合された固体電解質を含む。ＰＭＣメモリセルは、プログラム電圧を印加することによりプログラムされてプログラム状態に変化し、消去電圧を印加することにより消去されて消去状態に変化する。リフレッシュ電圧がＰＭＣメモリセルに所定回数印加されて、ＰＭＣメモリセルのプログラム状態が安定になる。リフレッシュ電圧は、リフレッシュ電圧を印加する間、消去状態にあるＰＭＣメモリセルのプログラム状態へのプログラムが防止され、また、リフレッシュ電圧を印加することによって、ＰＭＣメモリセルのプログラム状態が安定になるように選択される。【選択図】図３
2006331626.tif 000002
【特許請求の範囲】
【請求項１】
プログラム可能なメタライゼーションセル（ＰＭＣ）メモリセルをプログラム状態にするプログラム閾値電圧と、前記ＰＭＣメモリセルのプログラム状態を保持するリフレッシュ閾値電圧とによって定義される電圧範囲から選択されたリフレッシュ電圧を前記ＰＭＣメモリセルに所定回数印加し、前記リフレッシュ閾値電圧は、前記プログラム閾値電圧よりも低いことを特徴とするＰＭＣメモリセルを作動する方法。
【請求項２】
前記リフレッシュ電圧は、前記ＰＭＣメモリセルに周期的に印加される請求項１記載の方法。
【請求項３】
前記リフレッシュ電圧は、前記ＰＭＣメモリセルからの各読み出し動作の前に、前記ＰＭＣメモリセルに印加される請求項２記載の方法。
【請求項４】
前記リフレッシュ電圧は、タイマーに基づいて、前記ＰＭＣメモリセルに周期的に印加され、
前記リフレッシュ電圧の各印加の後で、前記タイマーをリセットする請求項２記載の方法。
【請求項５】
前記リフレッシュ電圧は、前記ＰＭＣメモリセルへの各書き込み動作の前に、前記ＰＭＣメモリセルに周期的に印加される請求項２記載の方法。
【請求項６】
前記ＰＭＣメモリセルをプログラム状態におくための書き込み命令に応じて、前記ＰＭＣメモリセルに前記リフレッシュ電圧を印加し、
前記印加されたリフレッシュ電圧を用いて、前記ＰＭＣメモリセルを読み出し、
前記ＰＭＣメモリセルが前記プログラム状態であるか否かを判断し、そして、
前記ＰＭＣメモリセルが前記プログラム状態でなければ、前記ＰＭＣメモリセルにプログラム電圧を印加する請求項２記載の方法。
【請求項７】
前記リフレッシュ電圧が印加されるたびに、前記ＰＭＣメモリセルの状態を検出する請求項１記載の方法。
【請求項８】
前記ＰＭＣメモリセルへの書き込み動作において、前記ＰＭＣメモリセルが既に前記プログラム状態であるか否かを判断し、
前記ＰＭＣメモリセルが前記プログラム状態でないときにのみ、前記プログラム電圧を印加する請求項７記載の方法。
【請求項９】
前記ＰＭＣメモリセルにプログラム電圧を印加して、前記ＰＭＣメモリセルを前記プログラム状態に変化させ、前記プログラム電圧は、前記プログラム閾値電圧に少なくとも等しい請求項１記載の方法。
【請求項１０】
前記ＰＭＣメモリセルに消去電圧を印加して、前記ＰＭＣメモリセルを消去状態に変化させ、前記消去電圧は、消去閾値電圧以下である請求項９記載の方法。
【請求項１１】
読み出し電圧を印加して、前記ＰＭＣメモリセルを読み出し、前記読み出し電圧は、前記消去閾値電圧と前記リフレッシュ閾値電圧との間にある請求項１０記載の方法。
【請求項１２】
複数個のＰＭＣメモリセルを有する導電ブリッジランダムアクセスメモリ（ＣＢＲＡＭ）アレイを作動する方法であって、
前記複数個のＰＭＣメモリセルのサブセットのそれぞれに、リフレッシュ電圧を各所定回数周期的に印加し、前記リフレッシュ電圧は、各ＰＭＣメモリセルをプログラム状態にするプログラム閾値電圧と、各ＰＭＣメモリセルのプログラム状態を保持するリフレッシュ閾値電圧とによって定義される電圧範囲から選択され、前記リフレッシュ閾値電圧は、前記プログラム閾値電圧よりも低いことを特徴とする方法。
【請求項１３】
前記リフレッシュ電圧は、各ＰＭＣメモリセルからの各読み出し動作の前に、各ＰＭＣメモリセルに印加される請求項１２記載の方法。
【請求項１４】
各ＰＭＣメモリセルを前記プログラム状態におくための書き込み命令に応じて、各ＰＭＣメモリセルに前記リフレッシュ電圧を印加し、
前記印加されたリフレッシュ電圧を用いて、各ＰＭＣメモリセルを読み出し、
各ＰＭＣメモリセルが前記プログラム状態であるか否かを判断し、そして、
各ＰＭＣメモリセルが前記プログラム状態でなければ、各ＰＭＣメモリセルにプログラム電圧を印加し、前記プログラム電圧は、前記プログラム閾値電圧に少なくとも等しい請求項１２記載の方法。
【請求項１５】
消去指令に応じて、各ＰＭＣメモリセルに消去電圧を印加して、各ＰＭＣメモリセルを消去状態に変化させ、前記消去電圧は、消去閾値電圧以下であり、
読み出し指令に応じて、読み出し電圧を印加して、前記ＰＭＣメモリセルを読み出し、前記読み出し電圧は、前記消去閾値電圧と前記リフレッシュ閾値電圧との間にある請求項１４記載の方法。
【請求項１６】
前記リフレッシュ電圧が印加されるたびに、前記サブセットにおける各ＰＭＣメモリセルの各状態を検出する請求項１２記載の方法。
【請求項１７】
複数個のＰＭＣメモリセルを含むＣＢＲＡＭメモリアレイであって、各ＰＭＣメモリセルは、印加された電界に応じて導電路を選択的に形成し、解消するように適合された固体電解質を含むＣＢＲＡＭメモリアレイと、
プログラム電圧を各ＰＭＣメモリセルに印加することにより、各ＰＭＣメモリセルの状態をプログラム状態に変化させ、消去電圧を印加することにより、各ＰＭＣメモリセルの状態を消去状態に変化させるように構成された書き込み部と、
リフレッシュ電圧を前記複数個のＰＭＣメモリセルのサブセットに所定回数印加するように構成されたリフレッシュ部であって、前記リフレッシュ電圧は、前記ＰＭＣメモリセルをプログラム状態にするプログラム閾値電圧と、前記ＰＭＣメモリセルの前記プログラム状態を保持するリフレッシュ閾値電圧とによって定義される電圧範囲から選択され、前記リフレッシュ閾値電圧は、前記プログラム閾値電圧よりも低いリフレッシュ部とを備えたことを特徴とするＣＢＲＡＭメモリ回路。
【請求項１８】
前記リフレッシュ部は、タイマーと外部信号源との少なくとも一方からの周期的なリフレッシュ信号を受け取るように構成されており、前記リフレッシュ部は、前記リフレッシュ信号に応じて、前記複数個のＰＭＣメモリセルのサブセットに前記リフレッシュ電圧を供給する請求項１７記載のメモリ回路。
【請求項１９】
前記リフレッシュ部は、前記リフレッシュ電圧が印加されるときに、各ＰＭＣメモリセルの各状態を検出する検出回路をさらに含む請求項１７記載のメモリ回路。
【請求項２０】
前記検出回路は、各ＰＭＣメモリセルのプログラムを可能にするプログラムイネーブル信号を供給するように構成されている請求項１９記載のメモリ回路。
【請求項２１】
前記リフレッシュ部は、各ＰＭＣメモリセルをプログラム状態におく書き込み指令に応じて、
各ＰＭＣメモリセルに前記リフレッシュ電圧を印加し、
前記印加したリフレッシュ電圧を用いて各ＰＭＣメモリセルを読み出し、
各ＰＭＣメモリセルが前記プログラム状態にあるか否かを判断し、そして、
前記ＰＭＣメモリセルが前記プログラム状態になければ、前記ＰＭＣメモリセルにプログラム電圧を印加するように構成されている請求項１７記載のメモリ回路。
【請求項２２】
前記リフレッシュ部は、各ＰＭＣメモリセルからの各読み出し動作の前に、各ＰＭＣメモリセルに前記リフレッシュ電圧を印加するように構成されている請求項１７記載のメモリ回路。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、ＰＭＣメモリセルを作動する方法に関し、特に、ＣＢＲＡＭメモリアレイに使用されるＰＭＣメモリセルを作動する方法に関する。本発明は、また、少なくとも１つのＰＭＣメモリセルを有するＣＢＲＡＭメモリアレイを備えたＣＢＲＡＭメモリ回路を作動する方法に関する。
【０００２】
固体の電解質を含むメモリセルはプログラム可能なメタライゼーションセル（ＰＭＣ（programmable metallization cell））メモリセルとして広く知られている。そのようなＰＭＣメモリセルを含むメモリ装置は、導電ブリッジランダムアクセスメモリ（ＣＢＲＡＭ（conductive-bridging random access memory））装置として知られている。印加された電界に基づいて、電極間に位置する電解質に導電路が形成されたり解消されたりすることで、ＰＭＣメモリセルに異なる状態が記録される。電界質の抵抗値は高いが、電極間の導電路の抵抗値は低いので、ＰＭＣメモリ素子が持つ抵抗値に依存して、ＰＭＣメモリセルを異なる状態にすることができる。一般に、ＰＭＣメモリ素子の状態は、両方とも、データを永久に記録することが出来るほど、十分に経時的に安定している。
【０００３】
ＰＭＣメモリセルの作動は、プラス電圧またはマイナス電圧をＰＭＣメモリ素子の固体電解質に印加することで行われる。適切なプログラム電圧をＰＭＣメモリセルに印加して電解質中に導電路を形成し、ＰＭＣメモリセルを低い電圧値を持つ第１状態にすることで、ＰＣＭメモリセルをプログラムされた状態にする。これにより、ＰＭＣメモリセルへのデータの記録を行う。消去電圧を、ＰＭＣメモリセルの抵抗値を高くするように印加することで、ＰＭＣメモリセルに第２状態を記録する。ＰＭＣメモリセルの抵抗値が高くなった状態を消去状態と称する。ＰＭＣメモリセルからの読み出しは、読み取り電圧を印加して、ＰＭＣメモリ素子の抵抗を通る電流を検出して、ＰＭＣメモリセルの第１状態または第２状態に関連付ける。
【０００４】
ＰＭＣメモリセルに記録されたデータの経時的な安定性（保持性）は、ＰＭＣメモリ素子の状態に依存して異なる。抵抗値が高い消去状態は、通常、経時的に安定である。これは、ＰＭＣメモリセルの高い抵抗値の劣化は、実質上起こらないことを意味する。一方、導電路が形成されているプログラム状態の保持時間はもっと短いものである。つまり、ＰＭＣメモリセルの抵抗値は経時的に増加する。この現象は、当初の抵抗値に依存しており、また、温度が高いと更に悪くなる。よって、第１状態と第２状態それぞれの抵抗値の間の抵抗の窓を大きくする必要があり、特に保持時間を長くする場合に、該抵抗値の開きを大きくする必要がある。プログラム状態が劣化すると、ＰＭＣメモリセルの信頼性が低くなってしまう。
【０００５】
ＰＭＣメモリセルにデータを記録する際のほかの問題として、データの「インプリント現象」がある。データのインプリント現象は、ＰＭＣメモリ素子にプログラム状態を書き込む時にプログラム電圧が何度も印加されたときに起こる。抵抗値が高い消去状態を書込む処理は、自身により制限された処理である。つまり、ＰＭＣメモリ素子に対して何回消去を行おうと、問題が生ずることはない。一方、ＰＭＣメモリ素子を、連続して二回以上プログラム状態にプログラムしてはならない。なぜなら、そうするとプログラム電圧が印加される度に電解質の導電路が強化されてしまい、プログラム状態の回復不能なインプリント現象が起こる。結果、記録されたプログラム状態は、「インプリントされて」しまい、消去電圧を連続して印加しても消去できない。
【０００６】
従来から、ＰＭＣメモリセルに新たにデータを書き込む前に、毎回ＰＭＣメモリセルの消去を行うことで、プログラム状態のインプリントを防止することが提案されている。
【０００７】
本発明のある側面は、ＰＭＣメモリセルにおけるデータ保持が強化されるＰＭＣメモリセルの作動方法を提供する。さらに、本発明の他の側面は、ＰＭＣメモリセルにおけるインプリントされたプログラム状態を防止するＰＭＣメモリの作動方法を提供する。
【０００８】
本発明のさらに他の側面は、ＰＭＣメモリ内のデータ保持を向上させた少なくとも１個のＰＭＣメモリセルを含むＣＢＲＡＭメモリアレイを有するＣＢＲＡＭメモリ回路を提供する。
【０００９】
本発明のある実施形態は、ＣＢＲＡＭメモリアレイを使用したＰＭＣメモリセルの作動方法に関する。ＰＭＣメモリセルは、印加電界に応じて導電経路を選択的に形成し、解消する固体電解質を含む。ＰＭＣメモリセルは、プログラム電圧を印加することによりプログラムされてプログラム状態に変化し、また、ＰＭＣメモリセルは、消去電圧を印加することにより消去されて消去状態に変化する。リフレッシュ電圧がＰＭＣメモリセルに所定回数印加されて、ＰＭＣメモリセルのプログラム状態が安定になる。リフレッシュ電圧は、リフレッシュ電圧を印加する間、消去状態にあるＰＭＣメモリセルのプログラム状態へのプログラムが防止され、また、リフレッシュ電圧を印加することによって、ＰＭＣメモリセルのプログラム状態が安定になるように選択される。
【００１０】
本発明のある側面によれば、記録されたデータを高い信頼性で検出する「リフレッシュステップ」を実行することによって、プログラム状態と消去状態との間のデータ窓（抵抗値）が安定する。さらに、ＰＭＣメモリセルの内容のリフレッシュは、ＰＭＣメモリセルの内容の破壊を伴うことなく実行することができ、ＤＲＡＭから知られる各状態の再書込みは、不要である。このことは、ＰＭＣメモリセルの劣化していない消去状態は、リフレッシュ電圧が印加されたときにＰＭＣメモリセルのプログラム状態が安定になっている間、リフレッシュ電圧を印加することによって影響を受けないことを意味している。
【００１１】
本発明の他の側面は、ＰＭＣメモリセルのマルチレベル動作を提供する。マルチレベル動作の場合は、セルは、導電性の値が変化した電解質内の経路の形成によって表された異なる低抵抗レベルにプログラムされ得る。このため、１個のセルに２個以上のデータビットが記録され得る。しかしながら、マルチレベル動作の場合は、通常動作に比較して、各レベルに対して許容される抵抗窓がきつくなる（即ち、小さくなる）。レベルを時間的に安定させる上述した方法は、信頼できるマルチレベル能力を得るために利用され得る。
【００１２】
ある実施形態では、リフレッシュ電圧が、ＰＭＣメモリセル内のプログラム状態のインプリント現象を防止するように選択される。適切なリフレッシュ電圧を選択することによって、ＰＭＣメモリセルの「インプリントされた」プログラム状態が防止されるので、ある実施形態に従えば、プログラム状態にプログラムする前ごとに、ＰＭＣメモリセルを消去して消去状態にすることは、もはや不要である。このため、ＰＭＣメモリセルを、より素早くリフレッシュすることができる。なぜならば、ＰＭＣメモリセルの消去プロセスは、実際、時間のかかるプロセスだからである。さらに、低い抵抗を有する状態が保持され得るプログラム状態と同様に、読み出しプロセスが加速され得る。このため、ＰＭＣメモリセルのアクセス時間の増大をもたらすＲＣ時間定数の増大が防止される。
【００１３】
ある実施形態では、プログラム電圧が、プログラム閾値電圧以上に選択される。
【００１４】
他の実施形態に従えば、リフレッシュ電圧は、プログラム閾値電圧とリフレッシュ閾値電圧との間の電圧範囲内から選択される。リフレッシュ閾値電圧は、ＰＭＣメモリセルのプログラム状態が安定する閾値電圧として定義される。リフレッシュ閾値電圧は、通常、プログラム閾値電圧よりも低いので、リフレッシュ電圧は、インプリント現象を防止することができる範囲から選択される。
【００１５】
消去電圧は、消去閾値電圧以下となるように選択される。ＰＭＣメモリセルは、消去閾値電圧とリフレッシュ閾値電圧との間と定義される電圧範囲内から選択された読み出し電圧を印加することによって、読み出される。
【００１６】
ある実施形態では、リフレッシュ電圧は、繰り返してＰＭＣメモリセルに印加される。さらに、リフレッシュ電圧は、周期的にＰＭＣメモリセルに印加されてもよい。また、リフレッシュ電圧は、ＰＭＣメモリセルが読み出される前に、毎回、ＰＭＣメモリセルに印加されてもよい。さらに、リフレッシュ電圧は、ＰＭＣメモリセルが書き込まれる前に、毎回、ＰＭＣメモリセルに印加されてもよい。ある実施形態に従えば、ＰＭＣメモリセルの状態は、リフレッシュ電圧が印加されるたびに検出される。
【００１７】
ある実施形態では、ＰＭＣメモリセルをプログラムするために、ＰＭＣメモリセルが消去状態にあることを検出したときにのみ、プログラム電圧が印加される。
【００１８】
本発明の他の側面に従えば、複数個のＰＭＣメモリセルを有するＣＢＲＡＭメモリアレイの作動方法が提供される。各ＰＭＣメモリセルは、印加電界に応じて導電性経路を選択的に形成し、解消するように適合された固体電解質を含む。ＰＭＣメモリセルは、プログラム電圧を印加することによりプログラムされてプログラム状態に変化し、消去電圧を印加することにより消去されて消去状態に変化する。リフレッシュ電圧が、１個以上のＰＭＣメモリセルに所定回数印加されて、１個以上のＰＭＣメモリセルのプログラム状態が安定になり、リフレッシュ電圧が選択されて、リフレッシュ電圧を印加している間、消去状態にある１個以上のＰＭＣメモリセルのプログラム状態へのプログラムが防止され、そして、リフレッシュ電圧を印加することにより、１個以上のＰＭＣメモリセルのプログラム状態が安定になる。
【００１９】
ＣＢＲＡＭメモリアレイの作動方法は、各ＰＭＣメモリセルの状態にかかわらず、複数個のＰＭＣメモリセルにリフレッシュ電圧を同時に印加することによって、複数個のＰＭＣメモリセルを１回でリフレッシュすることができる。
【００２０】
本発明の他の側面に従えば、ＣＢＲＡＭメモリアレイを含むＣＢＲＡＭメモリ回路が提供される。ＣＢＲＡＭメモリアレイは、少なくとも１個のＰＭＣメモリセルを含んでおり、このＰＭＣメモリセルは、印加電界に応じて導電性経路を選択的に形成し、解消するように適合された固体電解質を含む。さらに、プログラム電圧を印加することによって、ＰＭＣメモリセルの状態をプログラム状態に変化させ、消去電圧を印加することによって、ＰＭＣメモリセルの状態を消去状態に変化させるように適合された書き込み部が提供される。リフレッシュ電圧をＰＭＣメモリセルに所定回数印加するように適合されたリフレッシュ部によって、ＰＭＣメモリセルのプログラム状態が安定になる。リフレッシュ部は、ＰＭＣメモリセルにリフレッシュ電圧を出力するように適合されている。リフレッシュ電圧は、リフレッシュ電圧を印加している間、消去状態にあるＰＭＣメモリセルのプログラム状態へのプログラムが防止され、そして、リフレッシュ電圧を印加することによって、ＰＭＣメモリセルのプログラム状態が安定になるように選択される。
【００２１】
上記に簡単に説明された本発明は、そのいくつかが添付の図面に示された実施の形態を参照して、より具体的に説明される。これにより、本発明の上記に記載の特徴がより詳細に理解されよう。添付の図面は、本発明の典型的な実施の形態を図示しているものであり、本発明の範囲を限定するものではない。本発明は、その他の同様に効果的な実施の形態をも含むものである。
【００２２】
図１Ａは、ＣＢＲＡＭメモリの構造を概略的に示すブロック図である。
【００２３】
図１Ｂは、ＣＢＲＡＭメモリの構造を概略的に示すブロック図である。
【００２４】
図２Ａは、図１Ａおよび図１Ｂに示す上記ＣＢＲＡＭメモリに備えられたＰＭＣメモリセルが有するＰＭＣメモリ素子のプログラム状態を示す図である。
【００２５】
図２Ｂは、図１Ａおよび図１Ｂに示す上記ＣＢＲＡＭメモリに備えられたＰＭＣメモリセルが有するＰＭＣメモリ素子の消去状態を示す図である。
【００２６】
図３は、本発明の一実施の形態によるＰＭＣメモリセルを作動する電圧レベルを示す図である。
【００２７】
図４は、プログラム状態にあるＰＭＣメモリセルにリフレッシュ電圧を印加したときに生ずる効果を示す抵抗値対時間のグラフである。
【００２８】
図５Ａは、ＰＭＣメモリセルを作動してプログラム状態を書き込む方法を示す図である。
【００２９】
図５Ｂは、ＰＭＣメモリセルを作動してＰＭＣメモリセルから読み出しを行う方法を示す図である。
【００３０】
図６は、本発明の一実施の形態によるＣＢＲＡＭメモリ回路を示す図である。
【００３１】
図７Ａは、ＰＭＣメモリセルの状態に依存してＰＭＣメモリセルを作動するための信号を図示する信号対時間のグラフである。
【００３２】
図７Ｂは、ＰＭＣメモリセルの状態に依存してＰＭＣメモリセルを作動するための信号を図示する信号対時間のグラフである。
【００３３】
図１Ａに、従来のＰＭＣメモリセル１の例を示す。ＰＭＣメモリセル１は、ＣＢＲＡＭメモリアレイ３の一部をなし、ワード線ＷＬ、ビット線ＢＬ、および、プレート線ＰＬを備える。プレート線ＰＬには、通常、プレート線電圧と称される所定の電位が印加されている。ワード線ＷＬは、ＰＭＣメモリ素子２と直列接続されているセルトランジスタＴＣのゲートに接続されている。駆動されたセルトランジスタＴＣを介して、ビット線ＢＬとプレート線ＰＬとの間に接続されたＰＭＣメモリ素子２に、ワード線ＷＬに供給される駆動信号に応じた電圧を印加することで、ＰＭＣメモリセル１への状態の書き込みや、ＰＭＣメモリセル１に記録されている状態の読出しを行う。
【００３４】
図１Ｂに、ワード線ＷＬとビット線ＢＬの上に配置されたＰＭＣセル１を備えたＣＢＲＡＭメモリアレイ３を示す。図１Ａに示すように、該ＣＢＲＡＭメモリアレイ３は、このようなＰＭＣセル１を複数備えているが、図の簡略化のため、ＰＭＣメモリセル１は、ワード線ＷＬとビット線ＢＬの間の太線により示されている。ＰＭＣメモリセル１は、ワード線デコーダ４とビット線デコーダ５とにより、選択的に駆動される。ワード線デコーダ４は、一本のワード線ＷＬをワードアドレスＷＡに基づいて選択し、選択したワード線ＷＬに駆動信号を供給して、セルトランジスタＴＣを閉じる（つまりセルトランジスタＴＣを駆動する）。これにより、ビット線ＢＬとプレート線ＰＬとの間に生じた電圧差がＰＭＣメモリ素子２に印加される。ビット線デコーダ５は、制御可能な電圧源を備える。該電圧源は、駆動されるＰＭＣメモリセル１が実行する処理に基づいて選択された電圧が、ビット線とプレート線との間生じるように設定されている。センスアンプ６により、駆動されたＰＭＣメモリセル１を通ってきた電流が検出され、ＰＭＣメモリセル１に記録された論理状態を、上記検出された電流に基づいて、プログラム状態または消去状態であるか判断する。
【００３５】
図２Ａおよび図２Ｂに示すように、ＰＭＣメモリ素子２は、固体の電解質領域１０と電極１１とを備える。電極１１は、電解質領域１０の両側に配置されている。電極１１の１つ（陽極）は、電界、つまり、電圧が電極１１間に印加されたときに電解質中に移動することができる材質を含む。他方の電極１１（陰極）は、通常、不活性である。固体の電解質材として好ましい例としては、カルコゲニド材等が挙げられる。陽極１１の材料は、好ましくは、銀を含んでいる。電界を印加することにより、銀イオンが、抵抗値が高い固体の電解質中に移動し、導電路を形成する。該導電路は、ＰＭＣメモリ素子２全体の抵抗値を下げる。図２Ａに、第１状態のＰＭＣメモリ素子を示す。第１状態では、固体の電解質中に導電路が形成されている。図２Ｂに、図２Ａで導電路の形成の為に印加された電界とは逆の極性を持つ電界が印加された結果、固体の電解質中の導電路が消えた状態を示す。導電路が形成されているＰＭＣメモリ素子２の状態を、プログラム状態と称す。一方、銀イオンが電極に回帰したことにより導電路が小さくなった、あるいは、消えた状態を消去状態と称す。プログラム状態では、ＰＭＣメモリ素子２の抵抗値は低いが、消去状態では、ＰＭＣメモリ素子２の抵抗値は高い。ＰＭＣメモリ素子の状態は、通常、印加される電界に依存して可逆である。
【００３６】
図３に、本発明の一実施の形態によるＰＭＣメモリセル１を作動させる電圧レベルを例示する。（左から右の順で）第１の電圧レベルは、読み出し電圧ＶＲＤに関する。読み出し電圧ＶＲＤは、該ＰＭＣメモリセル１のＰＭＣメモリ素子２の抵抗値が高いか低いか、言い換えると、ＰＭＣメモリ素子２がプログラム状態か消去状態かを検出するために、ＰＭＣメモリセル１に印加される。次に示されている電圧レベルは、消去電圧ＶＯＦＦとプログラム電圧ＶＯＮである。消去電圧ＶＯＦＦとプログラム電圧ＶＯＮは、お互いに逆極性である。ここで示す例では、消去電圧ＶＯＦＦは、負の電圧であり、プログラム電圧ＶＯＮは、正の電圧である。消去電圧ＶＯＦＦの電圧レベルは、消去閾値電圧ＶＥの電圧レベルと同レベルまたはそれ以下である。消去閾値電圧ＶＥは、ＰＭＣメモリ素子２の状態をプログラム状態から消去状態へ変化させるのに最低必要な電界を生ずる電圧レベルである。ここで示す例では、消去電圧ＶＯＦＦは、消去閾値電圧ＶＥよりも低い（つまり、よりマイナスな）電圧である。これにより、ＰＭＣメモリ素子２の状態を、プログラム状態から消去状態へ確実に変化させることができる。プログラム電圧ＶＯＮは、ＰＭＣメモリ素子２の状態を消去状態からプログラム状態に変化させるために印加される。ここで示す例では、プログラム電圧ＶＯＮは、プログラム閾値電圧ＶＷ０と同じレベルかまたはそれ以上のレベルの電圧である。これにより、ＰＭＣメモリ素子２の状態をプログラム状態に確実に変化させることができる。プログラム閾値電圧ＶＷ０は、ＰＭＣメモリ素子２の状態をプログラム状態に変化させるのに最低必要な電圧である。
【００３７】
本発明の実施の形態で示すように、さらなる電圧レベルが供給される。よって、ＶＳ１として示されているリフレッシュ電圧レベルが供給されて、ＰＭＣメモリセルのリフレッシュが、下記のように行われる。リフレッシュ電圧レベルＶＳ１は、リフレッシュ閾値電圧ＶＷ１とプログラム閾値電圧ＶＷ０との間の範囲内に設定される。リフレッシュ閾値電圧ＶＷ１は、消去状態にあるＰＭＣメモリ素子がリフレッシュ電圧パルスの印加に影響されて消去状態に変化がおきることがないように設定される。読み出し電圧ＶＲＤは、その電圧レベルがリフレッシュ電圧レベルＶＷ１と消去閾値電圧ＶＥによって定義される範囲内にあるように設定される。これにより、ＰＭＣメモリ素子２に記録された状態がリフレッシュされることを防ぐ。または、読み出し電圧ＶＲＤをリフレッシュ閾値電圧ＶＷ１とプログラム閾値電圧ＶＷ０との間の電圧範囲内に設定し、リフレッシュが、ＰＭＣメモリセル２からの読み出しが行われる毎に実行されるようにしてもよい。
【００３８】
リフレッシュ電圧ＶＳ１のＰＭＣメモリ素子２への印加の影響を図４の抵抗対時間のグラフに示す。リフレッシュ電圧ＶＳ１をプログラム状態のＰＭＣメモリ素子２へ印加すると、ＰＭＣメモリ素子２のプログラム状態が安定する。図４に、リフレッシュ電圧パルス（ＶＳ１-Puls）の印加まで、ＰＭＣメモリ素子２の抵抗値が経時的に増加する様子を示す。プログラム状態のＰＭＣメモリ素子２の抵抗値は、リフレッシュ電圧パルス（ＶＳ１-Puls）が印加されると、ＰＭＣメモリ素子がプログラム電圧を印加されることによりプログラムされた直後に保持する抵抗値レベル近くまで下がる。特に、プログラム状態にあるＰＭＣメモリ素子では、抵抗値が経時的に劣化するので、リフレッシュ電圧パルスにより、ＰＭＣメモリセルの内容を「リフレッシュ」（または保持）することができる。通常、消去状態は劣化しないので、ＰＭＣメモリ素子の消去状態を強化するリフレッシュ電圧は必要とされない。リフレッシュ電圧ＶＳ１は、固体の電解質中に銀イオンによって形成された導電路を強化することにより劣化の影響を和らげる物理効果をもたらす。リフレッシュ電圧は、プログラム状態が「インプリントされる」ことを避けることができる電圧レベル（通常、プログラム閾値電圧）でなければならない。プログラム状態の「インプリント」は、プログラム電圧と同じ位高い電圧の印加を多数回、その間にＰＭＣメモリセルを消去状態に戻すことをしないで、行った結果として起こる。プログラム電圧を繰り返し印加すると、導電路が印加の度に強化され、ＰＭＣメモリ素子２の抵抗値のレベルが、どの制御回路の駆動装置も導電路の形成を反転させるのに十分高い逆極の電界を印加することが出来なくなってしまうぐらいに低くなってしまう。それゆえ、インプリント現象が起こると、ＰＭＣメモリセル２は、永久的にプログラム状態のままになってしまう。よって、本発明によれば、リフレッシュ電圧を印加することにより、プログラム状態が刷り込まれることを防ぎ、かつ、消去状態をプログラム状態と区別が付かないような状態♪またはプログラム状態に変化させてしまうことを防ぎながら、ＰＭＣメモリ素子２のプログラム状態を安定させる。
【００３９】
ＰＭＣメモリセル１を繰り返しリフレッシュすることで、消去状態とプログラム状態との間の抵抗値の窓を、抵抗値について安定化する。また、プログラム状態の抵抗値は、従来のＰＭＣメモリのものより高く設定されている。この高い抵抗値により保持時間は短くなる。よって、ＰＭＣメモリセルは、所定の時間の間隔でリフレッシュされ、ＰＭＣメモリ素子のプログラム状態の劣化を防止することができる。
【００４０】
例えば、外部からの指示またはメモリ回路の起動によって、リフレッシュ電圧を、所定の時間の間隔もしくはＰＭＣメモリセルの処理に伴って繰り返し所定回数印加してもよい。
【００４１】
図５Ａは、ＰＭＣメモリセルをプログラム状態にプログラムする方法５１０を示すフローチャートである。ＰＭＣメモリセルのプログラム処理では、まず、リフレッシュ電圧ＶＳ１を、例えば、パルス等として印加して、上記のように、ＰＭＣメモリ素子のプログラム状態を安定化させる（ステップＳ１）。さらに、読み出されるＰＭＣメモリセルの状態を、該リフレッシュ電圧パルスを使って検出する（ステップＳ２）。ステップＳ３では、該ＰＭＣメモリセル１がプログラム状態にあるのかどうか（例えば、データが１であるかどうか）を判定する。ＰＭＣメモリセル１がプログラム状態にあるなら、次のステップＳ４のＰＭＣメモリセルの再プログラム処理は、省略される。一方、もしＰＭＣメモリセルが、消去状態にあるなら、プログラム電圧パルスＶＯＮが印加され、ＰＭＣメモリセル１の状態をプログラム状態にする。この処理方法によれば、メモリ回路の単数または複数のＰＭＣメモリセルの内容をリフレッシュする一方で、リフレッシュ電圧パルスを使ってＰＭＣセル１の状態を検出することができ、検出した状態からプログラムステップＳ４を、データを記録するために、実行しなければならないかどうか決定することができるという効果を奏する。よって、ＰＭＣメモリセルがすでにプログラム状態にあるならば、プログラム電圧の印加は実行されない。これにより、プログラム状態の刷り込みを確実に防止できる。
【００４２】
図５Ｂのフローチャートに方法５２０を示す。方法５２０は、メモリ回路のＰＭＣメモリセル１からデータを読み出す間にリフレッシュ電圧パルスを印加する例である。ステップＳ１０においてメモリ回路が起動されると、ステップ１１においてタイマーが起動して、ＰＭＣメモリセルのリフレッシュを開始しなければならない時間までの所定の時間的間隔を測る。上記所定の時間的な間隔は、ＰＭＣメモリセル１のプログラム状態の保持時間に基づいて、数分から何日間にも及ぶ長時間まで任意に設定することができる。もし、ステップＳ１０において「起動」ステップが必要ないならば、上記方法は、ステップＳ１２に移り、タイマーの値が所定の値に達したかどうかを判定する。タイマーの値が所定の値に達するまで（ステップＳ１２）、ＰＭＣメモリセルからの読み出しを、選択されたＰＭＣメモリセルに読み出し電圧ＶＲＤを印加して行う（ステップＳ１３）。これにより、ＰＭＣメモリセルを通ってくる電流を検知し、検知した電流に基づいてＰＭＣメモリセルの現在の状態を判断する。もし、タイマーの値が所定の値に達しているなら、ステップＳ１４において、リフレッシュ電圧パルスＶＳ１−Ｐｕｌｓを、選択されたＰＭＣメモリセル、または、複数のＰＭＣメモリセルに印加し、これによりＰＭＣメモリセルの内容をリフレッシュする。１つまたは複数のリフレッシュされたＰＭＣメモリセルからの読み出しは、リフレッシュ電圧ＶＳ１パルスを利用して、各ＰＭＣメモリセル１の現在の状態を検出して行う（ステップＳ１５）。タイマーの値が所定の値になり、読み出しが実行された後、タイマーはリセットされ、カウントを再び開始する（ステップＳ１６）。一実施の形態では、ステップＳ１２にてタイマーの値が所定の値に達する毎に、ステップＳ１４にて、リフレッシュ電圧パルスＶＳ１−Ｐｕｌｓを複数のＰＭＣメモリセルに印加する。この様に定期的にリフレッシュを行うことにより、ＰＭＣメモリセルに記録されている値の保持を行うようにしてもよい。
【００４３】
図６に、ＣＢＲＡＭメモリ回路６００を示す。図の簡略化のため、ＣＢＲＡＭメモリ回路６００が備えるＰＭＣメモリセル１は１つのみが示されているが、ＣＢＲＡＭメモリ回路は、マトリクス上に配置された複数のＰＭＣメモリセルを備えていてもよい。ＣＢＲＡＭ回路は、また、消去電圧ＶＯＦＦをＰＭＣメモリセルに指示されたときに供給する図示しない消去回路を備えていてもよい。ＣＢＲＡＭメモリ回路６００は、書き込み部２１を備える。書き込み部２１は、ビット線電圧をビット線ＢＬに選択的に印加する。ビット線電圧は、プレート線の電圧に対する該選択されたＰＭＣメモリセル１の電圧降下を規定する。書き込み部２１は、プログラム電流源２２を備えている。プログラム電流源２２は、抵抗器２６を介してスイッチ２４に接続されている。スイッチ２４は、書き込み「１」信号ＷＲＩＴＥ１により制御され、選択的にプログラム電流源２２を駆動トランジスタ２７に接続する。もし、起動トランジスタ２７とスイッチ２４とが閉路状態であるなら、プログラム電圧源２２からプログラム電圧ＶＯＮがビット線ＢＬに印加される。起動トランジスタ２７は、リフレッシュ部３１から供給されるイネーブル信号ＰＲＯＧにより制御される。
【００４４】
リフレッシュ部３１もビット線ＢＬに接続されている。リフレッシュ部３１は、リフレッシュ電圧ＶＳ１をビット線ＢＬに供給するリフレッシュ電圧源３４を備える。また、リフレッシュ部３１は、閉路状態でリフレッシュ電圧ＶＳ１をビット線ＢＬに印加する、さらなる起動トランジスタ３２を備える。さらなる起動トランジスタ３２は、リフレッシュ信号ＲＦＳＨにより制御されている。リフレッシュ信号ＲＦＳＨは、外部から供給されるものであってもよいし、リフレッシュ部３１において繰り返し、または、定期的に（例えばタイマ回路３５を用いて）生成するようにしてもよい。上記のように、リフレッシュ信号ＲＦＳＨも、メモリ回路の起動時に起動信号に従って供給されてもよい。
【００４５】
イネーブル信号ＰＲＯＧは、リフレッシュ電圧ＶＳ１と、書き込み部２１のプログラム電圧源２２からのプログラム電圧ＶＯＮとが同時にビット線ＢＬに印加されないように、リフレッシュ部３１により制御される。
【００４６】
リフレッシュ部３１は、検知部３３を備える。検知部３３は、ＣＢＲＡＭメモリアレイのＰＭＣメモリセルの内容を読み取る図示しない読み取り部の一部であってもよい。プログラム電圧パルスＶＯＮや消去電圧パルスＶＯＦＦの場合と同様に、ＰＭＣメモリセル１の内容の読み取りは、検知部３３を使ってリフレッシュ電圧パルスＶＳ１の印加時に行われても良い。一実施の形態では、イネーブル信号ＰＲＯＧは、ＰＭＣメモリセルから読み取られた論理が「０」のとき（例えば、抵抗が高いとき）またはＰＭＣメモリセルが消去状態だと判定されたときに、リフレッシュ部３１によって供給される。一方、ＰＭＣメモリセルが論理「１」にプログラムされているとき（例えば、抵抗が低いとき）またはＰＭＣメモリセルがプログラム状態だと判定されたときには、イネーブル信号ＰＲＯＧは、書き込み回路２１に供給されない。これによりＰＭＣメモリセルの「刷り込み」を防止する。もし、論理「１」がＰＭＣメモリセル１に書き込まれている場合、つまり、ＰＭＣメモリセル１がプログラム状態にされている場合、リフレッシュ信号ＲＦＳＨによって、さらなる起動トランジスタ３２を閉じてリフレッシュ電圧源３４がビット線ＢＬに接続され、リフレッシュ電圧ＶＳ１がビット線ＢＬに印加される。リフレッシュ電圧パルスＶＳ１は、選択されたＰＭＣメモリセルがワード線ＷＬから供給される行駆動信号により起動されているときに、ビット線ＢＬに印加される。
【００４７】
図７Ａおよび図７Ｂの対応信号対時間のグラフと、図６に示す回路によれば、アクティブなリフレッシュ信号ＲＦＳＨと第１のアクティブな行駆動信号パルスに従って、リフレッシュ電圧ＶＳ１がビット線ＢＬに印加されることがわかる。検出部３３は、ＰＭＣメモリセル２の設定状態についての検知を、リフレッシュ電圧パルスＶＳ１がビット線ＢＬに印加されている間（例えば、センスアンプまたは読み取り回路がｔ１とｔ２との間の時間に起動されている間）に行う。ＰＭＣメモリセルが消去状態であると検知された場合（例えば、ＰＭＣの論理が「０」の場合）、図７Ａの信号対時間のグラフに示すように、第１行駆動信号の次の行駆動信号がワード線ＷＬに印加され、イネーブル信号ＰＲＯＧが書き込み部２１に送られる。これにより、起動トランジスタ２７を閉じた状態にしてプログラム電圧源２２をビット線ＢＬに印加する。図７Ｂに示すように、検知部３３が、ＰＭＣメモリセル１が既にプログラム状態（例えば、ＰＭＣが論理「１」）であることを検知した場合、イネーブル信号ＰＲＯＧは生成されず、起動トランジスタ２７は開路状態のままにされる。これにより、プログラム電圧は、ビット線ＢＬに印加されない。よってこの場合、印加されたリフレッシュパルスにより、既存のプログラム状態が再度確立され、セルの抵抗値は、要求されたとおりに、低い状態に保たれる。
【００４８】
本発明の実施の形態によれば、ＰＭＣメモリセルのデータ保持を、プログラム状態であるＰＭＣメモリセルに対してリフレッシュを行うことにより、向上させる。プログラム状態の刷り込みは、リフレッシュ電圧ＶＳ１を選択し、不可逆的な導電路形成を防止することにより、つまり、非常に低い抵抗値のままの状態の導電路の形成を防止することにより、防止される。さらに、時間がかかる消去プロセスを、ＰＭＣメモリセル１がプログラム状態にプログラムされる場合に、省くことができる。これは、ＰＭＣメモリセル１のプログラム処理は一度だけ行われることと、ＰＭＣメモリセルが既にプログラム状態にあるならば、プログラム処理は行われないこととが確実であるからである。
【００４９】
リフレッシュ電圧パルスＶＳ１は、ＣＢＲＡＭメモリ回路のＰＭＣメモリセルの１つ、複数、または、全てに対して同時に印加される。本発明の一実施の形態によれば、リフレッシュ電圧パルスの印加は、少なくとも、ＰＭＣメモリセル１をプログラム状態にするＰＭＣメモリセル１へのデータの書き込みが行われる前に行われる。さらに、ＰＭＣメモリセル１からのデータの読み出しを行う際には、リフレッシュ電圧ＶＳ１の印加も行うようにしてもよい。これにより、少なくとも、ＰＭＣメモリ素子のプログラム状態に関係するＰＭＣメモリセルの読み出しおよび/またはＰＭＣメモリセルへのデータの書き込みが行われる際に、ＰＭＣメモリセルの内容が、自動的にリフレッシュされる。
【００５０】
さらに、ＰＭＣメモリ素子のプログラム状態の抵抗値は、データが損失されないようにリフレッシュ工程が短い保持時間に対応して繰り返し行われ、プログラム状態の保持時間がより短くなるように選択される。これにより、固体の電界質中の導電路が弱くなるので、プログラム電圧パルスが短くなるのと同様にプログラム工程を加速することができる。
【００５１】
または、プログラム状態の抵抗値が低い構成にして、プログラム状態のＰＭＣメモリ素子の抵抗値が低いのでＲＣ時間定数が低くなるようにしてもよい。
【００５２】
以上、本発明の実施の形態について説明したが、本発明は、その範囲内において、その他の構成としてもよく、本発明の範囲は、下記に述べる特許請求の範囲によって画定される。
【図面の簡単な説明】
【００５３】
【図１Ａ】図１Ａは、ＣＢＲＡＭメモリの構造を概略的に示すブロック図である。
【図１Ｂ】図１Ｂは、ＣＢＲＡＭメモリの構造を概略的に示すブロック図である。
【図２Ａ】図２Ａは、図１Ａおよび図１Ｂに示す上記ＣＢＲＡＭメモリに備えられたＰＭＣメモリセルが有するＰＭＣメモリ素子のプログラム状態を示す図である。
【図２Ｂ】図２Ｂは、図１Ａおよび図１Ｂに示す上記ＣＢＲＡＭメモリに備えられたＰＭＣメモリセルが有するＰＭＣメモリ素子の消去状態を示す図である。
【図３】図３は、本発明の一実施の形態によるＰＭＣメモリセルを作動する電圧レベルを示す図である。
【図４】図４は、プログラム状態にあるＰＭＣメモリセルにリフレッシュ電圧を印加したときに生ずる効果を示す、抵抗値対時間のグラフである。
【図５Ａ】図５Ａは、ＰＭＣメモリセルを作動してプログラム状態を書き込む方法を示す図である。
【図５Ｂ】図５Ｂは、ＰＭＣメモリセルを作動してＰＭＣメモリセルから読み出しを行う方法を示す図である。
【図６】本発明の一実施の形態によるＣＢＲＡＭメモリ回路を示す図である。
【図７Ａ】図７Ａは、ＰＭＣメモリセルの状態に依存してＰＭＣメモリセルを作動するための信号を図示する信号対時間のグラフである。
【図７Ｂ】図７Ｂは、ＰＭＣメモリセルの状態に依存してＰＭＣメモリセルを作動するための信号を図示する信号対時間のグラフである。
【図１Ａ】
2006331626.tif 000003
【図１Ｂ】
2006331626.tif 000004
【図２Ａ】
2006331626.tif 000005
【図２Ｂ】
2006331626.tif 000006
【図３】
2006331626.tif 000007
【図４】
2006331626.tif 000008
【図５Ａ】
2006331626.tif 000009
【図５Ｂ】
2006331626.tif 000010
【図６】
2006331626.tif 000011
【図７Ａ】
2006331626.tif 000012
【図７Ｂ】
2006331626.tif 000013