(57)【要約】【課題】画像データを高速で途切れなく伝送するうえで、(i)フレームメモリのサイズを小さくすることができ、かつ安定したデータ伝送が可能とする。【解決手段】撮像装置において、出力制御手段は、画像領域の有効領域における全画素分のデータを格納できる容量の数分の１の容量のメモリと、このメモリへの画像データ書き込み速度を、読出し速度よりも遅く設定し、かつ同じアドレスに対する書き込み開始時間より、読出し開始の時間を遅らせて制御する手段と、前記読出し速度で指定されるアドレスに、前記書き込み速度で指定されるアドレスが追いつくまでに要する仮想的な総アドレス数は、少なくとも上記画像領域の有効領域における全画素を特定する分のアドレス数と等しいかそれより大きく設定されている。【選択図】      図１１
2006115296.tif 000002
【特許請求の範囲】
【請求項１】
撮像部と、
前記撮像部の撮像領域に対して、複数の領域を任意に設定し、使用領域を決める手段と、外部からの指令に応じて、前記設定されている使用領域の画像データを出力する出力制御手段と、を有した撮像装置において、
前記出力制御手段は、
前記撮像領域からの画像データが入力されものであり、前記画像領域の有効領域における全画素分のデータを格納できる容量の数分の１の容量のメモリと、
このメモリへの画像データ書き込み速度と、読出し速度の差に応じて、同じアドレスに対する書き込み開始時間より、読出し開始の時間を遅らせて制御する手段と、
前記書き込み速度で指定されるアドレスに、前記読出し速度で指定されるアドレスが追いつくまでに要する仮想的な総アドレス数は、少なくとも上記画像領域の有効領域における全画素を特定する分の実アドレス数と等しいかそれより大きく設定されていることを特徴とする撮像装置。
【請求項２】
撮像部と、前記撮像部の撮像領域に対して、複数の領域を任意に設定し、使用領域を決める手段と、外部からの指令に応じて、前記設定されている使用領域の画像データを出力する出力制御手段と、を有した撮像装置の画像データ転送方法において、
前記出力制御手段は、
前記撮像領域からの画像データが入力されものであり、前記画像領域の有効領域における全画素分のデータを格納できる容量の数分の１の容量のメモリに対して、前記撮像領域からの画像データを入力し、
このメモリへの画像データ書き込み速度と、読出し速度の差に応じて、かつ同じアドレスに対する書き込み開始時間より、読出し開始の時間を遅らせて制御し、
前記書き込み速度で指定されるアドレスに、前記読出し速度で指定されるアドレスが追いつくまでに要する仮想的な総アドレス数は、少なくとも上記画像領域の有効領域における全画素を特定する分の実アドレス数と等しいかそれより大きく設定していることを特徴とする撮像装置の画像データ転送方法。
【請求項３】
請求項２において、上述した同じアドレスに対する書き込み開始時間より、読出し開始の時間を遅らせている遅延時間は、リード待ち時間として定義され、
前記リード待ち時間は、
（ライト時間＋ライトリセット処理時間）−１パケット周期×（パケット数−１）
で定義され、ライトリセット処理時間は定数であり、
パケット数は、前記メモリのトータル番地/パケットサイズで求められており、
パケットサイズ及びパケット周期は、出力側の伝送ラインの伝送速度及び伝送容量で特定されており、
ライト時間は、（パケット数×パケットサイズ×２＋有効ライン数×水平ブランキング期間＋垂直ブランキング期間＋空ライト時間）/ピクセル周波数  で定義されており、
有効ライン数は、上記使用領域で決まる走査ラインの数、ピクセル周波数は撮像領域の画素の読出し周波数であり、空ライト時間は定数である。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、CMOSセンサを用いた撮像領域に、画像データを読み出すための独立した複数の領域を設定することが可能な撮像装置及び画像データ伝送装置に関する。
【背景技術】
【０００２】
光電変換素子を利用した撮像装置として、ＣＣＤタイプ撮像装置、ＣＭＯＳタイプ撮像装置がある。ＣＣＤタイプ撮像装置では、2次元配列された光電変換素子から、フィールド単位の撮像信号が読み出される。一方、ＣＭＯＳタイプ撮像素子では、2次元配列された光電変換素子から、直接画素単位の撮像信号を読み出し可能である。
【０００３】
上記した撮像装置を利用して、監視システムあるいは部品検査システムが開発されている。従来の監視システムあるいは部品検査システムでは、撮像部の全面から撮像信号が読み出され、この撮像信号がモニタあるいは比較回路に転送される。監視システムでは、ユーザがモニタ上の画像をチックする。また部品検査システムでは、比較回路が基準パターンと撮像信号の画像パターンとを比較する。そして基準パターンと画像パターンとが一致するか否かという情報を、検査結果として利用している。
【特許文献１】特開２００４−０２３２５６
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記した装置において、さらに装置の使い勝手を向上し、データの高速伝送が要望されるようになっている。撮像装置の撮像信号を伝送する場合、その途中にフレームメモリが利用される。これは、出力側に対して安定したデータを伝送するためであり、フレームメモリがバッファとして利用される。安定した動作を得るためには、フレームメモリの容量は、大きいほうが好ましいが、メモリが高価となってしまうし、また機器も大型化してしまう。
【０００５】
そこでこの発明は、上記撮像装置から得られた画像データを高速で伝送するうえで、(i)フレームメモリのサイズを小さくすることができる、(ii)フレームメモリの容量を小さくしても安定してデータ伝送が可能である、撮像装置及び画像伝送方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、上記の目的を達成するために、撮像部と、前記撮像部の撮像領域に対して、複数の領域を任意に設定し、使用領域を決める手段と、外部からの指令に応じて、前記設定されている使用領域の画像データを出力する出力制御手段と、を有した撮像装置において、前記出力制御手段は、前記撮像領域からの画像データが入力されものであり、前記画像領域の有効領域における全画素分のデータを格納できる容量の数分の１の容量のメモリと、このメモリへの画像データ書き込み速度と、読出し速度の差に応じて、同じアドレスに対する書き込み開始時間より、読出し開始の時間を遅らせて制御する手段と、前記書き込み速度で指定されるアドレスに、前記読出し速度で指定されるアドレスが追いつくまでに要する仮想的な総アドレス数は、少なくとも上記画像領域の有効領域における全画素を特定する分の実アドレス数と等しいかそれより大きく設定されている。  
【発明の効果】
【０００７】
上記の手段により、入力側のデータ入力容量に大きな変化や、書き込み速度の変化があっても、撮像装置の画像伝送に必要とされる、出力側では、データ途切れのない、また、ダブりのない画像データ伝送を実現することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照してこの発明の実施の形態を説明する。図１は、この発明が適用された撮像装置１００の基本的な構成と、この撮像装置１００の使用形態の設定を行うパーソナルコンピュータ２００を示している。
【０００９】
撮像装置１００は、CMOSセンサを用いた撮像部１０１を有し、この撮像部１０１から読み出された画像データは、インターフェース部１０２を介して高速伝送ライン１０３へ出力される。この高速伝送ライン１０３は、例えば検査装置（図示せず）に接続されている。
【００１０】
この撮像装置１００は、撮像領域の中に複数の独立した領域を設定することができる（この設定動作については後述する）。この複数の領域に対して読出しアドレスを与えることで、各領域からの画像データを取り出すことができる。この複数の領域には、限度があるために、幾つの領域を有するかは、撮像装置により異なる場合がある。そこでこの撮像装置１００には、自己情報レジスタ１０５が設けられている。自己情報レジスタ１０５には、撮像装置１００に関する種々のデータが格納されている。その中で特にここでは、前記複数の領域をいくつ設定できるかという情報である。この情報をここでは使用領域情報と証することにする。
【００１１】
自己情報としては、そのほかに、撮像装置１００自身の属性、例えば解像度、アスペクト比、伝送速度能力、ID、メーカー情報、各領域の識別情報（ID)などが存在してもよい。
【００１２】
撮像装置１００は使用前に、パーソナルコンピュータ２００からの要求があると、前記使用領域情報をパーソナルコンピュータ２００に伝送することができる。パーソナルコンピュータ２００は、撮像装置１００の自己情報を読み取り、撮像装置１００の能力、特性などをチェックすることができる。また、先の使用領域情報をチェックすることもできるし、また、使用領域の数の調整、使用領域の編集を行うこともできる。  
パーソナルコンピュータ２００により、使用領域の数の調整、使用領域の編集が行われた場合、その情報は、使用領域設定部１０６に設定される。撮像装置１００は、この使用領域設定部１０６に設定されている情報に基づき、読出し領域を設定し、設定された領域からの画像データを出力する。
【００１３】
撮像装置１００は、制御部１０７を含む。制御部１０７は、撮像装置１００とパーソナルコンピュータ２００との間で、相互の通信、データのやり取りを制御することができる。制御部１０７は、撮像部１０１に対して、駆動パルスを与える。また、自己情報の読み取りと、外部への出力を行う自己情報処理部１０８、使用領域を設定するための使用領域情報処理部１０９、撮像部１０１からの画像データを読み取るための画像データ読み取り制御部１１０、さらには、画像データを所定のフォーマットにパケット化して伝送ラインに送出するための伝送処理部１１１を含む。
【００１４】
図１において、パーソナルコンピュータ２００のディスプレイ上の画面２１１を見て、装置の使用前に、使用領域を設定にことについて説明する。撮像装置１００が被写体２０１を撮像しているものとする。被写体２０１は、例えば半導体チップであるとする。ここで半導体チップの端子が正常に存在するかどうかをチェックするために、使用領域を設定するものとする。撮像装置１００には、使用領域の数として３が設定されているものとする。この設定は、撮像装置１００とパーソナルコンピュータ２００とを接続し、所定のキー操作を行うと、撮像装置１００から自己情報が送られてくる。パーソナルコンピュータ２００は、表示された自己情報の中で、領域の使用数を入力すればよい。
【００１５】
図１では、点線で囲む３つの使用領域２０２、２０３、２０４が設定された様子を示している。この使用領域２０２、２０３、２０４は、丁度、半導体チップ２０１の端子の位置に合わせられているが、その位置、及び大きさは、カーソルにより任意に調整可能である。つまり使用領域２０２、２０３、２０４は、図形処理アプリケーションにより、任意の位置へ移動させ、また大きさも修正することができる。この操作は、ここでは、使用領域の編集と称する。
【００１６】
この編集結果は、使用領域設定部１０６に反映されて、撮像部１０１の撮像領域の中の使用領域を決定する。
【００１７】
このように使用領域が種々設定可能であるために、使用領域が変わると、1フレームあたりの画像データ伝送速度が変化する。この結果、インターフェース部１０２がパケット化を行うために要求する伝送速度と、撮像装置１００からの画像データの伝送速度とに差が生じる。この差により、不具合が生じないように、インターフェース部１０２内には、フレームメモリ０２１が設けられている。そしてこのフレームメモリ０２１が、メモリコントローラ１１５により制御される。フレームメモリ０２１とメモリコントローラ１１５の関係については、さらに本発明装置の機能を説明した後で、説明することにする。  
図２には、上記の使用領域設定動作が行われる手順を説明するために示している。まず撮像装置（カメラ）１００に対してパーソナルコンピュータ２００から、自己情報のリクエストがあると、撮像装置１００は、自己情報をパーソナルコンピュータ２００に伝送する。パーソナルコンピュータ２００は、自己情報を解析し、例えば使用領域の数だけ、ＩＤを伴った枠を表示する。これにより、撮像装置１００がいくつの使用領域を利用可能であるかを把握できる。次に、パーソナルコンピュータ２００により、上記枠（ＩＤ）をカーソルで選択しながら、使用領域の数を設定することができ、撮像装置１００は、設定された数の使用領域をパーソナルコンピュータ２００に伝送し、表示させる。またパーソナルコンピュータ２００は、使用領域の位置、大きさなどを修正すると、それに応じて撮像装置１００は、使用領域の位置、大きさなどを修正し、パーソナルコンピュータ２００に図１に示したような表示を実行させる。ここで、パーソナルコンピュータ２００から決定操作がなされると、使用領域情報処理部１０９の動作に基づき、使用領域設定情報が使用領域設定部１０６に保存される。
【００１８】
図３（A）には、撮像部１０１の撮像領域に、使用領域WOI1、WOI2、WOI3が設定された様子を示している。また、使用領域WOI1、WOI2、WOI3を設定するための使用領域設定部１０６には、使用領域情報が格納されている。図３（B)には、使用領域設定部１０６内の情報を示している。領域WOI1に関しては、”有効”フラグが格納され、開始X座標７、開始Y座標２、が格納され、また幅Xは３、幅Yは５が格納されている。この値は、撮像装置１００の撮像領域に設定されているピクセ  ルアドレス単位がベースとなり、撮像領域の例えば左上の隅が最小アドレス（０，０）、右下の隅が最大アドレスである。領域WOI2に関しては、”有効”フラグが格納され、開始X座標２、開始Y座標６、が格納され、また幅Xは４、幅Yは３が格納されている。領域WOI3に関しては、”有効”フラグが格納され、開始X座標１、開始Y座標１、が格納され、また幅Xは４、幅Yは４が格納されている。
【００１９】
図４（A)には、図３の使用領域からデータが読み出されたときのアドレスの様子を示している。図４（B)には、上記使用領域WOI1、WOI2、WOI3からのデータをバッファメモリBF1,BF2,BF3に格納した様子を示している。
【００２０】
図５（A)、図５（B)、図５（C)、図５（Ｄ）には撮像部１０１から読み出された画像データが、伝送ライン上に送出されるときに、逐次処理される経過を示している。撮像部１０１には、領域AA、AB,AC,ADが設定されているものとする。読出し時には、走査ラインに沿って、まるで囲む数字１−１１の順序でデータが取得される。取得された画像データは、各数字の部分に対応する。
【００２１】
図５（B)には、上記の撮像部１０１から読み出されたデータが、フレームメモリに入力されたときに、フレームメモリ内のデータ量が上限、下限値内に常に存在するように制御される様子を示している。
【００２２】
ここで、画像データは、図１に示したメモリ０２１と、メモリコントローラ１１５の動作により、バッファリングされ、安定したデータ量でメモリ０２１から読み出される。メモリ０２１から読み出された画像データは、使用する伝送規格のペイロードとして格納される。図５（C)の パケット１，２，３の各番号１−９は、それぞれ図５（A)の数字１−９に対応している。この伝送規格のパケット長は、一定であり、パケット内データがパケットを満たさない場合には、パディングデータ（オールゼロ）が挿入される。パケットにはパケット識別用のヘッダ及びフッタが付されている。フッタを有することでパケットの識別をより確実に行うことができる。
【００２３】
図５（D)には、１つのパケット構造を示している。先頭には、パケット識別子P−IDが記述されている。P-IDには、フレームの識別番号、パケットの順番を示す番号が含まれる。フレームの識別番号は、例えば連続して複数フレームの画像データが送られる場合にその識別を行うために利用可能である。またパケットの順番を示す番号は、伝送系の都合などでパケットの伝送順番が入れ替わった場合に、パケット順序を認識するために有用である。また撮像装置１００を識別するためのカメラIDが記述される。さらに送信データ種類を示す情報が記述されている。送信情報としては、上記の画像データを伝送する場合、画像データのほかに、画像データを取り込みストアするために、バッファ数、容量、など受信側で準備するための制御用情報があるからである。さらに伝送される画像データを読み取った領域IDも含まれていてもよい。
【００２４】
図６には、図５（A)に示した丸数字の部分が読み出されたとき、フレームメモリへ入力される時間を示している。ここで、時間ｔは、１水平分ランキング期間に相当し、この時間ｔを利用して次の走査線の読出しアドレスへジャンプする。
【００２５】
図７には、フレームメモリ０２１とメモリコントローラ１１５の関係を示している。
【００２６】
前提条件としては、以下の条件がある。
【００２７】
（A）インターフェースにおいて画像転送に際して必要となるパラメータは以下のパラメータがある。
【００２８】
（１−１）トータル画素数（以下フレームメモリのトータル番地）
フレームメモリの容量に相当する。番地数は、フレームメモリ構成に依存する。
【００２９】
（１−２）有効ライン数（撮像部（センサ）における有効画面中における走査線数）
この有効ライン数も使用する領域により変化することになる。ラインに跨る使用領域が多いとそれだけ有効ライン数が多くなり、ラインに跨る使用領域が少ないと有効ライン数が少ない。    
（１−３）フレームメモリへの画像入力時間（以下書き込み時間）
１回撮像した撮像部からの画像データをフレームメモリに書き込むために必要な時間であり、使用領域が多いとデータ量が多いのでそれだけ時間がかかり、使用領域が少ないとデータ量が少ないので短時間となる。
【００３０】
（１−４）ＩＥＥＥ１３９４の規格（或いはイーサーネット（商標））に基づくパケットのデータ量／パケット（以下パケットサイズ）
パケットサイズは、１パケット当たりのデータ量に相当し、インターフェースの能力に依存します。単位時間当たり一まとめで外部に送出するサイズである。パケットサイズは、バイト数又はフレームメモリの番地換算で表すことができる。  
（１−５）ＩＥＥＥ１３９４の規格（或いはイーサーネット（商標））に基づくパケットの１フレームあたりのパケット数（以下パケット数）    
1フレーム（撮像部で1回撮像した単位）のデータを複数のパケットに割り当てたときに必要となるパケットの数である。  
（１−６）フレームメモリリセット番地（以下フレームメモリ改頁パケット数）
リセット時のフレームメモリのリセット番地を、パケット数換算で表したものである。この点は、さらに後で図面を参照して説明する。
【００３１】
（１−７）IEEE１３９４（或いはイーサーネット（商標））転送待ち時間（以下リード待ち時間）
フレームメモリにデータ書き込みを行い、追いかけてそのデータの読出しを行うが、その書き込みから読出し開始までの時間差である。
【００３２】
（１−８）フレームメモリ毎の有効ライン数（以下有効ライン数/頁）
フレームメモリリセット番地毎のライン数であり、フレームメモリの１頁分に格納される有効ライン数であり、データ量が多い（或いはライン数に跨る使用領域が多い）とそれだけ有効ライン数が多くなり、データ量が少ない（或いはラインに跨る使用領域が少ない）と有効ライン数が少なくなる。
【００３３】
（１−９）ライト時間/頁
フレームメモリの1頁分に画像データを書き込むために必要な時間である。
【００３４】
（B)次に上記の（１−１）から（１−９）のパラメータの算出例を示す。パラメータは、上記した項目（１−１）→（１−２）→（１−５）→（（１−４））→（１−３）→（１−６）→（１−７）→（１−８）→（１−９）の順で算出される。ここで（１−４）は定数を使用するので演算は省略可能である。
【００３５】
（１−１）  トータル画素数（フレームメモリのトータル番地）は、（トータル画素数/2）で表される。設定される使用領域の最大数の設計、及び使用領域を合計した、最大面積の設計に応じて決まる。
【００３６】
（１−２）有効ライン数は、（（１−１）で決まった使用領域設定に依存して決まる）。
【００３７】
（１−３）ライト時間
（パケット数×パケットサイズ×２＋有効ライン数×水平ブランキング期間＋垂直ブランキング期間＋空ライト時間）/ピクセル周波数
で得られる。
【００３８】
空ライト時間は、ライト・リードポインタの間隔確保のために設定された時間であり、デバイスの設計に応じて決まった時間である。パケット数は、（１−５）で得られるリード側の値のため、バイト換算では×２となる。
【００３９】
（１−４）パケットサイズは、フレームメモリに依存するが、ここではIEEE1394（或いはイーサーネット（商標））の転送効率を考慮し、固定値とする。
【００４０】
（１−５）パケット数は、（フレームメモリのトータル番地/パケットサイズ）で求められる。パケット数の端数は切り上げ処理する。このときパケット内に余りがあれば、パディング処理が行われる。又余りからパディングサイズを得ることができる。
【００４１】
（１−６）フレームメモリ改頁パケット数は、図８に示す処理ルーチンで求めることができる。
【００４２】
（１−７）リード待ち時間は、
（ライト時間＋ライトリセット処理時間）−１パケット周期×（パケット数−１）
で得られる。
【００４３】
（１−８）（有効ライン数/頁）は、図９に示す処理ルーチンで求めることができる。
【００４４】
（１−９）（ライト時間/頁）は、
（フレームメモリ改頁パケット数×パケットサイズ＋有効ライン数/頁  ×  水平ブランキング期間＋垂直ブランキング期間＋空ライト時間）/ピクセル周波数
で求めることができる。ここで、（ライト時間/頁）の端数は切り上げ処理される。垂直ブランキング期間は、先頭頁のみ必要である。空ライト時間は、最終頁のみ必要。頁毎にこの（ライト時間/頁）が算出される。ライト時間は、（１−３）で示した式で得られる。
【００４５】
図８は、フレームメモリの改頁パケット数の算出方法を説明するために示したフローチャートであり、図９は、頁内ライン数の算出方法を説明するために示したフローチャートである。図８において、FIFO＿depthは、FIFO総番地ー（パケットサイズ＋パディング分）で示される。  図１０は、トータル画素数、及び有効ライン数を算出するための方法を説明するために示したフローチャートである。
【００４６】
（C)次に、図１１を参照して、フレームメモリコントローラ１１５がフレームメモリ（FIFO)０２aを制御するときの動作を説明する。
【００４７】
図１１において、横軸は時間であり、縦軸は、フレームメモリ０２a番地を示している。撮像部の１画面分の画像データを蓄積するには、０−２１０８４００の番地が必要であるとする。しかし、フレームメモリ０２aにこれだけの容量を持たせると、  膨大なスペースと価格が必要である。そこで、この発明では、改頁処理という技術を用いて、例えばその１/７の容量（３０１２００番地）を持つフレームメモリ０２aを用いる。
【００４８】
ここで重要な条件は、撮像部の画像データを途切れることなく、伝送ラインへ送出することが重要である。またオーバーライト、アンダーリード現象が生じないようにページ切替を行うことが重要である。
【００４９】
この発明では、図１１に示すように、書き込み速度を示す書き込み特性線１００１と、読出し速度を示す読出し特性線１００２の傾斜が異なる。両特性線１００１、１００２のスタート位置は、書き込み特性線の方が時間T0分先行している。この時間T0が先に述べた（１−７）のリード待ち時間に相当する。特性線１００１と１００２は傾斜角が異なる。書き込み特性線１００１の傾斜より、読出し特性線１００２の傾斜が急峻である。したがって、時間が経過すると書き込み特性線１００１と読出し特性線１００２とは交差（交差点PM）する。この交差点PMは,最大番地２１０８４００と同じか、それよりも大きい番地位置であるように設計される。最大番地より少ないということはない。
【００５０】
したがって、撮像部１０１の最大画素数が読み出されたとしても、書き込みアドレスに読出しアドレスが追いつくことがないように設計されている。これは、撮像部からの１枚の画像データを途切れることなく、伝送ラインへ送出できることである。
【００５１】
フレームメモリ０２aは、撮像部１０１の最大画素数が読み出された場合、図１１の設計例では０番地から３０１２００番地までのアドレスが、７回繰り返し利用される。撮像部全体の１画面分の画像データが読み出されたときに、フレームメモリ０２aが繰り返し使用されるサイクルがPR1、PR2,PR3、…PR7として示されている。このサイクルの１つを、（１−６）では、フレームメモリ改頁パケット数として表している。また、ｔ１からｔ２まで、あるいはｔ２からｔ３までの時間を、（１−９）のライト時間/頁で表している。   
フレームメモリ０２aの番地は、３０１２００であるが、繰り返し使用されるので、２１０８４００番地を有するメモリに匹敵した動作が可能である。
【００５２】
書き込みアドレス、及び読出しアドレスは、フレームメモリ０２aの最大番地もしくはその少し前の番地までインクリメントされると、リセットされる。この場合、読出しアドレスが必ず時間的に後れてリセットされる。これは、図１１の特性線１００１と１００２の傾斜から理解できる。即ち時点ｔ１、ｔ２、ｔ３、ｔ４、…に示すように、読出しアドレスが書き込みアドレスよりも小さい値である。これは、最後の繰り返し期間RP７まで維持されている。
【００５３】
上記の説明は、撮像部１０１の全画素（ピクセル）数が読み出されたときを想定して設計条件を述べている。実際の使用時には、先に説明したように使用領域が設定されるので、１回の撮像で読み出される画素数は、全画素（ピクセル）数に比べて格段と少なくなる。
【００５４】
この発明は上記の実施形態に限定されるものではなく、フレームメモリにおける書き込み速度で指定されるアドレスに、読出し速度で指定されるアドレスが追いつくまでに要する仮想的な総アドレス数は、少なくとも上記画像領域の有効領域における全画素を特定する分の実アドレス数と等しいかそれより大きく設定されていてもよい。この発明ではまた、画像データに付随して格納すべきバッファ情報が含まれていてもよい。また、別の実施形態としては、予め使用領域設定部１０９に設定されたバッファ情報を受信側に伝送し、受信装置で事前にバッファエリアを確保するようにしてもよい。
【００５５】
上記したようにこの発明の装置では、画像データを高速で読出し、高速で伝送することが可能である。撮像装置の撮像部１０１から直接画像データが読み出され、伝送ラインに出力するパケットのデータ格納部に挿入される。このために高速読出し、高速伝送が可能である。
【００５６】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施の形態における装置の全体的な構成を示す図。
【図２】図１の装置の動作の一部を説明するために示した説明図。
【図３】本発明の装置で撮像部における使用領域の設定例を示す説明図。
【図４】図３の使用領域から画像データが読み出されるときのアドレスの様子と、バッファメモリに格納される画像データの様子をアドレスに対応させて示す説明図。
【図５】本発明に係る装置の撮像部から読み出された画像データが、伝送ライン上に出力される際の伝送形態を説明するために示した説明図。
【図６】図５に示した撮像部の使用領域から読み出される画像データがフレームメモリに書き込まれるときの書き込み時間を説明するために示した説明図。
【図７】図１に示したフレームメモリとメモリコントローラを取り出して示す図。
【図８】フレームメモリの改頁パケット数の算出方法を説明するために示したフローチャート。
【図９】本発明に係わる頁内ライン数の算出方法を説明するために示したフローチャート。
【図１０】本発明に係わるトータル画素数、及び有効ライン数を算出するための方法を説明するために示したフローチャート。
【図１１】本発明装置のフレームメモリに対する制御動作を説明するために示した説明図。
【符号の説明】
【００５８】
１００…撮像装置（カメラ）、１０１…撮像部、１０２…インターフェース部、１０３…伝送ライン、１０５…自己情報レジスタ、１０６…使用領域設定部、１０７…制御部、２００…パーソナルコンピュータ。
【図１】
2006115296.tif 000003
【図２】
2006115296.tif 000004
【図３】
2006115296.tif 000005
【図４】
2006115296.tif 000006
【図５】
2006115296.tif 000007
【図６】
2006115296.tif 000008
【図７】
2006115296.tif 000009
【図８】
2006115296.tif 000010
【図９】
2006115296.tif 000011
【図１０】
2006115296.tif 000012
【図１１】
2006115296.tif 000013