(57)【要約】【課題】基板の小型化やアナログ回路部分のオンチップ化が進むカメラシステム等において、ズーム処理等のデジタル処理で有効データと無効データの混在の場合に消費電力変動が大きく、アナログ回路へのノイズの影響で画質が劣化する。【解決手段】入力されてくる映像信号を基に映像データを生成する映像信号処理部１１と、映像信号処理部１１からの映像データをライン毎に一時記憶し、有効と無効に切り替えながら出力するラインメモリ１２と、映像データにズーム処理等の所定のデジタル処理を施して出力するロジック部１５と、ロジック部１５からの映像データを外部へ出力する出力パッド１６と、無効期間の映像データをロジック部１５の入力または出力においてダミーデータに置き換えるデータ置換部Ａ１とを備える。これにより、消費電力変動を抑制し、電力の平坦化によってノイズを軽減し、画質劣化を防止する。【選択図】図１
2006080627.tif 000002
【特許請求の範囲】
【請求項１】
入力されてくる映像信号を基に映像データを生成する映像信号処理部と、
前記映像信号処理部からの映像データをライン毎に一時記憶し、有効と無効に切り替えながら出力するラインメモリと、
前記映像データに所定のデジタル処理を施して出力するロジック部と、
前記ロジック部からの前記映像データを外部へ出力する出力パッドと、
無効期間の前記映像データを前記ロジック部の入力または出力においてダミーデータに置き換えるデータ置換部と
を備えた映像信号処理回路。
【請求項２】
前記データ置換部は、
前記ダミーデータを発生するダミーデータ発生部と、
前記ラインメモリからの前記映像データと前記ダミーデータ発生部からの前記ダミーデータとのいずれか一方を選択して前記ロジック部へ出力するセレクタと
から構成されている請求項１に記載の映像信号処理回路。
【請求項３】
前記データ置換部は、
前記ダミーデータを発生するダミーデータ発生部と、
前記ロジック部からの前記映像データと前記ダミーデータ発生部からの前記ダミーデータとのいずれか一方を選択して前記出力パッドへ出力するセレクタと
から構成されている請求項１に記載の映像信号処理回路。
【請求項４】
前記データ置換部は、
前記ダミーデータを発生するダミーデータ発生部と、
前記ラインメモリからの前記映像データと前記ダミーデータ発生部からの前記ダミーデータとのいずれか一方を選択して前記ロジック部へ出力する第１のセレクタと、
前記ロジック部からの前記映像データと前記ダミーデータ発生部からの前記ダミーデータとのいずれか一方を選択して前記出力パッドへ出力する第２のセレクタと
から構成されている請求項１に記載の映像信号処理回路。
【請求項５】
前記データ置換部は、無効ラインで隣接する有効ラインのデータを補間するように前記ラインメモリを制御するラインメモリ制御回路を備える請求項１から請求項４までのいずれかに記載の映像信号処理回路。
【請求項６】
前記ダミーデータ発生部は、
ランダムパターンを発生するランダムパターン発生回路と、
順次インクリメントまたはデクリメントするカウンタと、
前記ランダムパターン発生回路からの出力と前記カウンタからの出力のいずれか一方を選択するセレクタと
を含む請求項１から請求項４までのいずれかに記載の映像信号処理回路。
【請求項７】
前記ロジック部または前記出力パッドから出力されるデジタル処理映像データは、有効無効識別フラグを伴っている請求項１から請求項６までのいずれかに記載の映像信号処理回路。
【請求項８】
前記ロジック部は、そのデジタル処理としてズーム処理の機能を備えている請求項１から請求項７までのいずれかに記載の映像信号処理回路。
【請求項９】
前記映像信号の有効データおよび無効データに対する処理に加えて、前記映像信号のブランキング期間に対しても同様に処理を行うように構成されている請求項１から請求項８までのいずれかに記載の映像信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ等による撮像信号を入力として映像データの信号処理を行い、外部のモニター等へ映像データを出力する映像信号処理回路に関する。
【背景技術】
【０００２】
イメージセンサより入力される撮像信号に対して、例えばデジタルズーム（ＺＯＯＭ）の拡大・縮小処理を行う場合、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）を有するシステムであれば、ＳＤＲＡＭにて映像データを保管した状態で処理することができる。しかし、小型・低コストを重視することからＳＤＲＡＭは用いないシステムの場合には、ラインメモリを用いてデジタルズーム処理を行う。ラインメモリを用いて垂直方向で必要なラインのみを処理する。
【０００３】
図１０はＳＤＲＡＭを有しない従来のデジタル信号処理を行う映像信号処理回路の概略構成を示すブロック図である。図１１はその動作を説明するタイミングチャートである。図１１において、ＨＤは水平同期信号である。
【０００４】
イメージセンサからの撮像信号が映像信号処理部３１に入力される。映像信号処理部３１は、入力した撮像信号を基に映像データ（輝度信号Ｙ、色差信号Ｃｒ，Ｃｂ）を生成し、ＳＲＡＭからなるラインメモリ３２へ出力する。ラインメモリ３２は、全てのライン信号を有効とする状態（Ｄ３１）で、映像信号処理部３１からの映像データを取り込む。  ズームの倍率に応じてラインメモリ３２に対するアクセスタイミングが変更される。例えばズーム倍率が１／２の場合、有効信号は半分になるが、このとき、１ライン毎に有効ライン・無効ラインを切り替えてロジック部３３へ出力する（Ｄ３２）。ロジック部３３は、入力した映像データに対して同期したタイミングで補間処理（ズーム処理）を行う。補間処理された映像データ（Ｄ３３）は、有効・無効を切り替えながら有効無効識別フラグＦと共に出力パッド３４に出力され、出力パッド３４からさらに外部のモニター等へ出力される。外部での処理においては、有効無効識別フラグＦが“Ｈ”の期間を有効と扱うことで、映像データを正しく取り込むことができる。
【０００５】
なお、関連する先行技術として、入力信号の相関に基づいて信号自身を補正することによってノイズを軽減する方式が提案されている（特許文献１参照）。
【特許文献１】特開平５−２３３８０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
イメージセンサを用いたカメラシステムにおいては、基板の小型化やアナログ回路のオンチップ化が進み、それに伴ってアナログ回路に対するノイズの影響による画質劣化が懸念されている。図１２は図１０の映像信号処理回路３０とアナログ回路３５とが１チップ化されたＬＳＩ４０の構成を示す。
【０００７】
上記の従来方式においては、信号有効のラインではクロックごとに変化する映像データに対してデジタル処理が行われるが、信号無効のラインではデータが変化しないため電力が消費されない。このため、信号有効期間と信号無効期間とで消費電力Ｐが大きく変動する。映像信号処理回路３０での消費電力Ｐの大きな変動はノイズとなって電源ライン、ＧＮＤラインを介してアナログ回路３５へ伝播する。アナログ回路３５はノイズの影響に弱く、図１３に示す映像イメージのように、ラインごとに映像の濃淡が発生してしまう。
【０００８】
なお、上述の特許文献１においては、ノイズ源になる信号を制御することができず、結果として、十分なノイズ軽減効果は得られない。
【０００９】
本発明は、このような事情に鑑みて創作したものであり、デジタル信号処理によって生じる消費電力変動によるノイズの影響で映像に生じる濃淡をなくすことを目的としている。
【課題を解決するための手段】
【００１０】
本発明による映像信号処理回路は、
入力されてくる映像信号を基に映像データを生成する映像信号処理部と、
前記映像信号処理部からの映像データをライン毎に一時記憶し、有効と無効に切り替えながら出力するラインメモリと、
前記映像データに所定のデジタル処理を施して出力するロジック部と、
前記ロジック部からの前記映像データを外部へ出力する出力パッドと、
無効期間の前記映像データを前記ロジック部の入力または出力においてダミーデータに置き換えるデータ置換部と
を備えた構成とされている。
【００１１】
映像信号処理部からの映像データはライン単位でラインメモリに一時記憶される。このとき、映像データはすべてのラインで有効なものとして扱われる。ラインメモリは、外部からのデジタル処理にかかわる指示により映像データを有効、無効に切り替えて出力する。有効期間では有効な映像データがラインメモリから出力されるが、無効期間ではラインメモリからの映像データは無効なものである。データ置換部は、その無効な映像データをダミーデータに置き換える。その置き換えは、ロジック部に対する入力の段階で行うのでもよいし、ロジック部からの出力の段階で行うのでもよい。
【００１２】
上記構成の映像信号処理回路においては、前記データ置換部の構成について、次のようないくつかの好ましい態様がある。
【００１３】
すなわち、前記データ置換部として、
前記ダミーデータを発生するダミーデータ発生部と、
前記ラインメモリからの前記映像データと前記ダミーデータ発生部からの前記ダミーデータとのいずれか一方を選択して前記ロジック部へ出力するセレクタと
から構成されていることは、好ましいものの１つである。
【００１４】
この場合、ラインメモリから無効データが出力される期間においては、セレクタはダミーデータ発生部からのダミーデータを選択してロジック部に出力する。ダミーデータは無効データとは異なり、あるレベルの信号成分を有している。したがって、ダミーデータがロジック部でデジタル処理を受けるときには、あるレベルの電力消費が行われる。ロジック部でダミーデータをデジタル処理する際の消費電力は有効データの場合の消費電力とあまり変わりがないものとなる。すなわち、消費電力の平坦化を実現し、消費電力変動を抑制することが可能となる。これによってノイズの平均化が行われ、画質への悪影響の軽減が図られることになる。
【００１５】
また、前記データ置換部として、
前記ダミーデータを発生するダミーデータ発生部と、
前記ロジック部からの前記映像データと前記ダミーデータ発生部からの前記ダミーデータとのいずれか一方を選択して前記出力パッドへ出力するセレクタと
から構成されていることは、好ましいものの１つである。
【００１６】
ダミーデータをロジック部においてデジタル処理することは、元来は無駄な電力消費につながるものである。低消費電力の観点からは好ましいものではない。一方、出力パッドは外部とのインターフェイスを行う上でかなりの電流（数ｍＡ）を消費するものであり、消費電力変動も大きいと考えられる。そこで、ロジック部において無効データをデジタル処理してもノイズの悪影響が比較的小さくてすむ条件では、ダミーデータ置き換えをロジック部の入力に対してではなく、ロジック部の出力すなわち出力パッドへの入力に対して行うようにする。ラインメモリからは有効データ、無効データのいずれもがロジック部に入力され、ロジック部でデジタル処理された映像データに対して、その無効期間ではダミーデータ置き換えが行われる。前記の条件ゆえに、ロジック部が無効データに対して行うデジタル処理ではあまりノイズの原因とはならない。ロジック部での消費電力の増大が抑制されるとともに、出力パッドでの消費電力変動が抑制され、ノイズを軽減することが可能になる。
【００１７】
また、前記データ置換部として、
前記ダミーデータを発生するダミーデータ発生部と、
前記ラインメモリからの前記映像データと前記ダミーデータ発生部からの前記ダミーデータとのいずれか一方を選択して前記ロジック部へ出力する第１のセレクタと、
前記ロジック部からの前記映像データと前記ダミーデータ発生部からの前記ダミーデータとのいずれか一方を選択して前記出力パッドへ出力する第２のセレクタと
から構成されている場合も、好ましいものの１つである。
【００１８】
これは、上記２つの態様を折衷したものに相当する。ロジック部での無効データのデジタル処理がノイズ発生を助長する可能性のあるときは第１のセレクタがダミーデータを選択して、無効データに代えてダミーデータをロジック部に供給する。これは、無効データのデジタル処理に起因する消費電力変動の増大を抑制することを主眼にしたモードである。一方、ロジック部での無効データのデジタル処理がノイズ発生を助長する可能性のないときは、第２のセレクタがダミーデータを選択して、出力パッドへ出力する。これは、ロジック部では無効データを扱わせて消費電力の無駄な増大を抑制することを主眼とするモードである。
【００１９】
上記構成において、前記データ置換部としては、無効ラインで隣接する有効ラインのデータを補間するように前記ラインメモリを制御するラインメモリ制御回路を備えるものが好ましい。これは、データ置換部が直接にラインメモリを制御して、無効データを隣接ラインの有効データで補間するものである。
【００２０】
また、上記構成において、前記ダミーデータ発生部としては、ランダムパターンを発生するランダムパターン発生回路と、順次インクリメントまたはデクリメントするカウンタと、前記ランダムパターン発生回路からの出力と前記カウンタからの出力のいずれか一方を選択するセレクタとを含むものが好ましい。これは、一部にカウンタの冗長性を利用するものである。ノイズの回り込みに関してはレイアウト依存もある。無効期間に対するダミーデータの付加をセレクタで切り替える構成とし、システム構成上、必要な部分のみ使用できる構成とするとさらに好ましい。
【００２１】
また、上記構成において、前記ロジック部または前記出力パッドから出力されるデジタル処理映像データは、有効無効識別フラグを伴っていることが好ましい。このデジタル処理映像データを受けた外部の機器は、有効無効識別フラグに基づいて映像信号を正しく再現することができる。
【００２２】
また、上記構成において、前記ロジック部は、そのデジタル処理としてズーム処理の機能を備えている場合を含むものとする。
【００２３】
また、上記構成において、前記映像信号の有効データおよび無効データに対する処理に加えて、前記映像信号のブランキング期間に対しても同様に処理を行うように構成されているのでもよい。信号処理のシステムディレイに起因して映像データに濃淡が発生する可能性があるため、ブランキング期間で同等の処理を行うのが好ましい。
【発明の効果】
【００２４】
本発明によれば、小型基板上に実装された場合でも、またアナログ回路がシステムオンチップされたＬＳＩであっても、出力パッドからのアナログ回路への消費電力変動に起因する悪影響を抑制し、映像データの濃淡等の画質劣化を免れる。
【００２５】
また、カメラシステム構成に応じて対策回路構成を最小限に抑え、電力増加も可能な限り抑えることが可能となる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明にかかわる映像信号処理回路の実施の形態を図面に基づいて詳細に説明する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１における映像信号処理回路の構成を示すブロック図である。図１において、１１はイメージセンサからの撮像信号を基に映像データＤ１（輝度信号Ｙ、色差信号Ｃｒ，Ｃｂ）を生成する映像信号処理部（ＹＣ信号処理部）、１２は映像信号処理部１１から出力された映像データＤ１を取り込んで一時記憶し、ズームの倍率に応じてアクセスタイミングを変更して有効／無効の映像データＤ２を出力するＳＲＡＭ構成のラインメモリ、１３は無効ライン毎に異なるダミーデータＤ３を発生して出力する例えばランダムパターン発生回路からなるダミーデータ発生部、１４はラインメモリ１２からの映像データＤ２とダミーデータ発生部１３からのダミーデータＤ３のうちいずれか一方を選択するもので、有効ラインを検知したときはラインメモリ１２からの映像データＤ２を選択する一方、無効ラインを検知するとダミーデータ発生部１３からのダミーデータＤ３を選択するセレクタ、１５はセレクタ１４からの選択データＤ４を取り込んでデジタル処理（ズーム処理）し、得られたデジタル処理映像データＤ５に有効無効識別フラグＦを付加して出力するロジック部、１６は外部のモニター等とインターフェイスをとって前記デジタル処理映像データＤ５を有効無効識別フラグＦとともに出力する出力パッドである。
【００２８】
本実施の形態では、ダミーデータ発生部１３とセレクタ１４とがデータ置換部Ａ１を構成している。
【００２９】
次に、以上のように構成された本実施の形態の映像信号処理回路の動作を図２のタイミングチャートに基づいて説明する。
【００３０】
映像信号処理部１１において、イメージセンサからの撮像信号が入力され、その撮像信号を基に映像データＤ１を生成し、ラインメモリ１２へ出力する。ラインメモリ１２は、全てのラインを有効とする状態で映像信号処理部１１からの映像データＤ１をライン単位で取り込み、一時記憶する。ラインメモリ１２は、指示されたズームの倍率に応じてアクセスタイミングを変更する。例えばズーム倍率が１／２の場合、映像信号処理部１１から全てが有効として入力された映像データＤ１に対して、１ライン毎に有効ライン・無効ラインを切り替えた映像データＤ２をセレクタ１４へ出力することにより、１フレーム内で有効信号を半分にする。
【００３１】
ダミーデータ発生部１３においては、無効ライン毎に異なるダミーデータＤ３を発生してセレクタ１４へ出力する。セレクタ１４は、外部からの有効・無効識別信号に基づいて有効ラインを検知するとラインメモリ１２からの映像データＤ２を選択し、無効ラインを検知するとダミーデータ発生部１３からのダミーデータＤ３を選択する。その結果の選択データＤ４をロジック部１５へ出力する。なお、有効・無効識別信号を用いる代わりに、あらかじめ無効ラインのビットパターンを決めておき、セレクタ１４がそのビットパターンを判断することによって無効ラインを検知する構成としてもよい。
【００３２】
映像データＤ２に無効ラインでのダミーデータＤ３が付加された選択データＤ４がロジック部１５へ入力され、ロジック部１５はこの選択データＤ４に対してズーム処理等のデジタル処理（補間処理）を行う。その結果のデジタル処理映像データＤ５は、有効データとダミーデータが混在したパターンとなる。ロジック部１５で得られたデジタル処理映像データＤ５と有効無効識別フラグＦとが関連付けられて出力パッド１６に出力され、出力パッド１６からさらに外部のモニター等へ出力される。外部での処理は、有効無効識別フラグＦが“Ｈ”の期間、信号を有効と扱うことで、映像データを正しく取り込むことができる。
【００３３】
従来の技術の場合の無効ラインのデータは、データそのものとしては常に一定のものである。これに対して、本実施の形態でのダミーデータＤ３は、一定のものではなく、ライン毎に異なる内容のデータとなっている。その結果、消費電力Ｐの変動を抑制し平坦化することができる。具体的には、図３の映像イメージに示すように、有効ラインＬ１と無効ラインＬ２との間で濃淡の発生を抑制することができる。
【００３４】
（実施の形態２）
出力パッド１６は、電力面から考えた場合、外部とのインターフェースを行うために数ｍＡの電流を流すことから、消費電力変動がかなり大きなものとなり、ノイズの発生源となる。出力パッド１６からの出力における消費電力変動による悪影響を抑制するのが本発明の実施の形態２である。
【００３５】
図４は本発明の実施の形態２における映像信号処理回路の構成を示すブロック図である。本実施の形態のデータ置換部Ａ２は、上記同様のダミーデータ発生部１３と、出力パッド１６の入力に対するロジック部１５の出力とダミーデータ発生部１３の出力とを切り替えるセレクタ１７とから構成されている。実施の形態１の場合のロジック部１５の入力側のセレクタ１４はない。ロジック部１５はラインメモリ１２からの映像データＤ２をそのまま受け入れる。セレクタ１７は、ロジック部１５からの映像データＤ６とダミーデータ発生部１３からのダミーデータＤ３のいずれかを選択する。その他の構成については、実施の形態１と同様であるので同一部分に同一符号を付すにとどめ、説明を省略する。
【００３６】
次に、以上のように構成された本実施の形態の映像信号処理回路の動作を図５のタイミングチャートに基づいて説明する。
【００３７】
ラインメモリ１２からの映像データＤ２は、１ライン毎に有効ライン、無効ラインが切り替わる信号であり、そのままロジック部１５へ入力される。ロジック部１５では、ズーム処理等のデジタル処理（補間処理）を行う。その結果のデジタル処理映像データＤ６は、有効データと無効データが混在したパターンとなる。ロジック部１５で得られたデジタル処理映像データＤ６がセレクタ１７に出力される。セレクタ１７は、外部からの有効・無効識別信号に基づいて有効ラインを検知するとロジック部１５からのデジタル処理映像データＤ６を選択し、無効ラインを検知するとダミーデータ発生部１３からのダミーデータＤ３を選択し、選択したデータに有効無効識別フラグＦが関連付けられてデジタル処理映像データＤ７として出力パッド１６に出力され、出力パッド１６からさらに外部のモニター等へ出力される。
【００３８】
ロジック部１５での消費電力変動がアナログ回路に影響を及ぼさない程度に小さい場合に本実施の形態は有効である。レイアウトによっては、そのような状況が成立する。消費電力Ｐは、少し変動するものの、映像イメージに影響を与えるほどのものではない。
【００３９】
（実施の形態３）
上記の実施の形態１において、ロジック部１５では１ラインごとにダミーデータを含んだ映像データＤ４を信号処理している。ダミーデータといえどもある大きさの信号成分を含んでいるので、ダミーデータのデジタル処理には電力を消費することになる。逆にいうと、ダミーデータが電力を消費するゆえに、消費電力Ｐの変動を抑制してその平坦化が実現されている。しかし、このことは、低消費電力化の観点からはマイナスに作用しているといえる。この点の改善に配慮したのが本発明の実施の形態３である。本実施の形態３は、実施の形態１と実施の形態２を折衷したものに相当する。
【００４０】
図６は本発明の実施の形態３における映像信号処理回路の構成を示すブロック図である。本実施の形態のデータ置換部Ａ３は、上記同様のダミーデータ発生部１３と、ロジック部１５の入力に対するラインメモリ１２の出力とダミーデータ発生部１３の出力とを切り替える第１のセレクタ１４と、出力パッド１６の入力に対するロジック部１５の出力とダミーデータ発生部１３の出力とを切り替える第２のセレクタ１７とから構成されている。その他の構成については、上記実施の形態と同様であるので同一部分に同一符号を付すにとどめ、説明を省略する。
【００４１】
次に、以上のように構成された本実施の形態の映像信号処理回路の動作を図７のタイミングチャートに基づいて説明する。図７において、点線から上は第１のセレクタ１４を活性化し、第２のセレクタ１７を非活性にしたときの動作を示し、点線から下は第２のセレクタ１７を活性化し、第１のセレクタ１４を非活性にしたときの動作を示す。
【００４２】
ロジック部１５での消費電力変動がアナログ回路に影響を及ぼす可能性のある状況では、第１のセレクタ１４が活性化され、第２のセレクタ１７はロジック部１５からの出力を選択する状態にロックされる。このときのロジック部１５がデジタル処理映像データＤ５を生成出力するまでの動作は、実施の形態１の場合と同様である。第２のセレクタ１７からは、デジタル処理映像データＤ５が有効無効識別フラグＦと関連付けられたデジタル処理映像データＤ８が出力パッド１６に出力され、出力パッド１６からさらに外部のモニター等へ出力される。
【００４３】
ロジック部１５での消費電力変動がアナログ回路に影響を及ぼす可能性のない状況では、第２のセレクタ１７が活性化され、第１のセレクタ１４はラインメモリ１２からの出力を選択する状態にロックされる。このときの第２のセレクタ１７がデジタル処理映像データＤ８を有効無効識別フラグＦに関連付けて生成出力し、出力パッド１６からさらに外部のモニター等へ出力される動作は、実施の形態２の場合と同様である。本実施の形態においても、消費電力Ｐは、少し変動するものの、映像イメージに影響を与えるほどのものではない。
【００４４】
なお、ユーザの設定により、第２のセレクタ１７を常時非活性としてもよく、あるいは逆に、第１のセレクタ１４を常時非活性としてもよい。
【００４５】
（実施の形態４）
本実施の形態４は、ダミーデータ発生部の別の態様にかかわるものである。それは、消費電力の平坦化の精度を上げるためのものである。
【００４６】
図８は実施の形態４におけるダミーデータ発生部の構成を示すブロック図である。本実施の形態のダミーデータ発生部１３ａは、ラインメモリ制御回路２１と、カウンタ２２と、ランダムパターン発生回路２３と、セレクタ２４とを備えている。
【００４７】
ラインメモリ制御回路２１は、無効ラインを検知すると、ラインメモリ１２に対して制御信号Ｓｃを出力し、ラインメモリ１２をして、現在のラインのデータとして１ライン前のデータを出力させるように制御するように構成されている（図９の（ｄ１，ｄ１）、（ｄ２，ｄ２）、（ｄ３，ｄ３）を参照）。すなわち、同じ１ラインの有効データが連続して２ライン分出力される結果となる。
【００４８】
カウンタ２２は、その出力Ｄ０１の値が時間経過とともに漸増または漸減するものであって冗長性を持つことから、その出力Ｄ０１の採用は、前ラインとの電力変動を最小に抑えることにつながる。ランダムパターン発生回路２３は、その出力Ｄ０２が文字通りにランダムに変化するものである。セレクタ２４は、カウンタ２２の出力Ｄ０１とランダムパターン発生回路２３の出力Ｄ０２とのいずれか一方を選択して第２のセレクタ１７に出力するようになっている。
【００４９】
出力パッド１６からのデジタル処理映像データとして、輝度信号と色差信号に分けて別のバスラインで出力する場合には、その出力データに冗長性があることから、セレクタ２４は、カウンタ２２の出力Ｄ０１をダミーデータＤ３として選択し、第２のセレクタ１７へ出力するものとする。
【００５０】
一方、出力パッド１６からのデジタル処理映像データとして、輝度信号と色差信号を多重化して同一バスラインで出力する場合には、隣り合うラインのデータは異なる帯域の信号となるため、冗長性は存在しない。その場合、セレクタ２４は、ランダムパターン発生回路２３の出力Ｄ０２をダミーデータＤ３として選択し、第２のセレクタ１７へ出力するものとする。
【００５１】
その他の構成については、上記実施の形態３と同様であるので、説明を省略する。
【００５２】
次に、以上のように構成された本実施の形態の映像信号処理回路の動作を説明する。
【００５３】
（１）実施の形態３の場合と同様に、第１のセレクタ１４を活性化して動作させる場合には、ダミーデータ発生部１３ａにおいてラインメモリ制御回路２１をアクティブにする。ラインメモリ制御回路２１は、無効ラインを検知すると、制御信号Ｓｃによってラインメモリ１２を制御する。ラインメモリ１２は、現在のラインのデータとして１ライン前のデータを出力する。その結果、図９に示すように、ラインメモリ１２の出力データＤ２は、（ｄ１，ｄ１）の組み合わせ、（ｄ２，ｄ２）の組み合わせ、（ｄ３，ｄ３）の組み合わせのようになる。すなわち、有効ラインではそのまま有効データが採用され、無効ラインでは１ライン前の有効ラインの有効データが繰り返し採用される。映像データには冗長性がある。隣り合うラインの映像データの変化量は少ない傾向がある。無効ラインのダミーパターンとしては、一つ前の有効ラインの映像データをそのまま採用する方が、消費電力の平坦化の面で有効である。
（２）実施の形態３の場合と同様に、第２のセレクタ１７を活性化して動作させる場合には、ダミーデータ発生部１３ａにおいてカウンタ２２、ランダムパターン発生回路２３およびセレクタ２４をアクティブにする。
【００５４】
（ａ）出力パッド１６から輝度信号と色差信号に分けて別のバスラインで出力する場合には、セレクタ２４はカウンタ２２の出力Ｄ０１をダミーデータＤ３として選択し、第２のセレクタ１７へ出力する。これにより、消費電力変動を最小限に抑えることができる。
【００５５】
（ｂ）出力パッド１６から輝度信号と色差信号を多重化して同一バスラインで出力する場合には、セレクタ２４はランダムパターン発生回路２３の出力Ｄ０２をダミーデータＤ３として選択し、第２のセレクタ１７へ出力する。これにより、消費電力変動を可能な限りに抑制する。
【００５６】
以上の相乗により、消費電力の平坦化の精度を上げることが可能となる。
【００５７】
なお、カウンタ２２とランダムパターン発生回路２３のいずれを用いるかは、システム全体の構成によってユーザ（セットメーカ）が決定すればよい。
【００５８】
もっとも、ラインメモリ制御回路２１と、（カウンタ２２、ランダムパターン発生回路２３、セレクタ２４）のセットとは、そのいずれか一方を省略してもよい。さらには、同等の機能を有するのであれば、その他の構成でも構わない。
【００５９】
また、上記の説明ではズーム回路を例にあげたが、イメージセンサより入力される撮像信号のブランキング期間に関しても、ダミー発生回路とセレクタにより同様に処理することができる。
【産業上の利用可能性】
【００６０】
本発明の映像信号処理回路は、イメージセンサ等の撮像素子からの信号を入力とする信号処理の画質の向上の機能を有し、アナログ回路をオンチップしたＬＳＩや小型基板上で構成されるカメラシステム等において特に有用である。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態１における映像信号処理回路の構成を示すブロック図
【図２】本発明の実施の形態１における映像信号処理回路の動作を示すタイミングチャート
【図３】本発明の実施の形態１における映像信号処理回路の動作を説明する画像出力イメージ図
【図４】本発明の実施の形態２における映像信号処理回路の構成を示すブロック図
【図５】本発明の実施の形態２における映像信号処理回路の動作を示すタイミングチャート
【図６】本発明の実施の形態３における映像信号処理回路の構成を示すブロック図
【図７】本発明の実施の形態３における映像信号処理回路の動作を示すタイミングチャート
【図８】本発明の実施の形態４における映像信号処理回路のダミーデータ発生部の構成を示すブロック図
【図９】本発明の実施の形態４における映像信号処理回路の動作を示すタイミングチャート
【図１０】従来のデジタル信号処理を行う映像信号処理回路の概略構成を示すブロック図
【図１１】従来の映像信号処理回路の動作を示すタイミングチャート
【図１２】従来の画像出力イメージ図
【図１３】ＬＳＩ構成図
【符号の説明】
【００６２】
Ａ１〜Ａ３  データ置換部
１１  映像信号処理部
１２  ラインメモリ
１３，１３ａ  ダミーデータ発生部
１４  セレクタ（第１のセレクタ）
１５  ロジック部（ズーム回路）
１６  出力パッド
１７  セレクタ（第２のセレクタ）
２１  ラインメモリ制御回路
２２  カウンタ
２３  ランダムパターン発生回路
２４  セレクタ
【図１】
2006080627.tif 000003
【図２】
2006080627.tif 000004
【図３】
2006080627.tif 000005
【図４】
2006080627.tif 000006
【図５】
2006080627.tif 000007
【図６】
2006080627.tif 000008
【図７】
2006080627.tif 000009
【図８】
2006080627.tif 000010
【図９】
2006080627.tif 000011
【図１０】
2006080627.tif 000012
【図１１】
2006080627.tif 000013
【図１２】
2006080627.tif 000014
【図１３】
2006080627.tif 000015