(57)【要約】【課題】入力周波数（Ｆｓｉｎ）と出力周波数（Ｆｓｏｕｔ）の所定の比でサンプリング周波数を変換する方法を提供すること。【解決手段】本発明は、変換比に従って、アンダサンプリングフィルタおよび帯域通過フィルタの選択的構成を行う、初期化フェーズ（４０〜４４）と、選択的オーバサンプリング（４５）、２倍オーバサンプリングおよび選択的帯域通過フィルタリング（４６）、６４倍オーバサンプリング（４７）、ならびに２次「Ｂ−スプライン」タイプの多項式による補間（４８）の各段階を含む、リアルタイムフェーズとを含んでいる。  本発明はまた、この方法を実施するための装置（４）に関する。【選択図】図１６
2006345508.tif 000002
【特許請求の範囲】
【請求項１】
入力信号と呼ばれる第１のデジタル信号に関連した、Ｆｓｉｎと呼ばれる第１のサンプリング周波数を取得するものであり、出力信号と呼ばれＦｓｏｕｔと呼ばれる第２のサンプリング周波数を選択するものである第１の初期化段階を含み、前記第１および第２のサンプリング周波数の間の比が所定の比を構成する、前記所定の比に従ってサンプリング周波数を変換する方法であって、
（Ｆｓｉｎ／Ｆｓｏｕｔ）／２ｋ＞１≧（Ｆｓｉｎ／Ｆｓｏｕｔ）／（２（ｋ＋１））の関係が満たされるように１つの整数ｋを決定するものであり、前記数を記憶手段に記録するものである、第１の初期化段階と、
ｋ＞０の場合、前記入力信号を２ｋ倍でアンダサンプリングするためのデジタルフィルタを構成するものであり、この構成に関連するパラメータを記憶手段に記録するものである、第２の初期化段階と、
カットオフ周波数Ｆｓｏｕｔ／２をもつデジタル帯域通過制限フィルタを構成するものであり、Ｆｓｉｎ≦Ｆｓｏｕｔ、Ｆｓｉｎ＞Ｆｓｏｕｔ≧Ｆｓｉｎ／２、またはＦｓｉｎ／２＜Ｆｓｏｕｔの関係のうちの１つが満たされる場合にのみその係数を決定するものであり、前記係数を記憶手段に記録するものである、第３の初期化段階と
を含む初期化フェーズ、ならびに
第１の中間信号を生成するために、ｋ＞０の場合にのみ、２ｋ倍で前記デジタルアンダサンプリングフィルタを前記入力信号に適用する、第１のプロセス段階と、
第２の中間信号を生成するために、ｋ≧０の場合にのみ、前記デジタル帯域通過制限フィルタを前記第１の中間信号に適用するものであり、ｋ＜０の場合はこのフィルタを短絡するものである、第２のプロセス段階と、
所定のＬ倍で、前記第２の中間信号をオーバサンプリングするものである、第３のプロセス段階と、
前記サンプリング周波数Ｆｓｏｕｔで前記出力信号を生成するために、デジタルデータを補間するための段階を前記第３の信号に適用するものである、第４のプロセス段階と
を含む、リアルタイムで実施されるプロセスフェーズ
を含むことを特徴とする方法。
【請求項２】
前記デジタル帯域通過制限フィルタが、いわゆる有限インパルス応答タイプのフィルタであることを特徴とする、請求項１に記載の方法。
【請求項３】
前記デジタル帯域通過制限フィルタを構成するものである前記第３の初期化段階が、
所定のインパルス応答によって特徴づけられる有限インパルス応答フィルタ原型を選択する副段階と、
前記所定の比Ｆｓｉｎ／Ｆｓｏｕｔに相似の比において、前記原型の周波数特性と同じ周波数特性である改変された有限インパルス応答フィルタの係数を得るために、前記所定の比Ｆｓｉｎ／Ｆｓｏｕｔに従って前記インパルス応答を再サンプリングするための前記サンプリング速度変換方法の前記段階を実現する副段階と、
前記係数を記憶手段に記録する副段階と、
前記改変された有限インパルス応答フィルタを前記周波数Ｆｓｏｕｔ／２での帯域通過制限フィルタとして使用する副段階と
を含むことを特徴とする、請求項２に記載の方法。
【請求項４】
前記第４のプロセス段階が、所定の次数のいわゆる「Ｂ−スプライン」タイプのセグメント単位の多項式デジタルデータ補間を使用することを特徴とする、請求項１に記載の方法。
【請求項５】
前記「Ｂ−スプライン」が２次であることを特徴とする、請求項４に記載の方法。
【請求項６】
前記第３のプロセス段階が、
前記第２の中間信号を２倍でオーバサンプリングするものである、第１の副段階と、
前記第２の中間信号のサンプリング周波数の２８倍でサンプリングされた前記中間信号を得るために、そうして得られた前記信号を６４倍でオーバサンプリングするものである、第２の副段階と
を含むことを特徴とする、請求項１に記載の方法。
【請求項７】
記録されたプログラムをもつ自動データ処理システムの計算および記憶手段と対話するソフトウェア要素の形で実現されることを特徴とする、請求項１から６のいずれか一項に記載の方法。
【請求項８】
記録されたプログラムをもつ前記自動データ処理システムがマイクロコンピュータであることを特徴とする、請求項７に記載の方法。
【請求項９】
記録されたプログラムをもつ前記自動データ処理システムが、記憶手段を含むデジタル信号の処理を専用とするプロセッサであることを特徴とする、請求項７に記載の方法。
【請求項１０】
前記決定された変換比を出力で生成するためのデータを入力で受け取る第１の初期化モジュール（４０）と、
このオーバサンプリング係数を受け取り、その値に従って、前記帯域通過制限フィルタの前記係数を計算し、それらをその出力で生成する、第２の初期化モジュール（４２）と、
このオーバサンプリング係数を受け取り、その値に従って、前記帯域通過制限フィルタの前記係数を計算し、それらをその出力で生成する、第３の初期化モジュール（４１）と、
前記所定のオーバサンプリング係数を受け取り、その値に従って、前記所定の変換比を選択的に訂正し、それをその出力で生成する、第４の初期化モジュール（４４）と、
前記第３のモジュールによって計算された前記帯域通過フィルタの前記係数を受け取り、前記適合させたオーバサンプリング係数を選択的に計算し、それらをその出力で生成する、第５の初期化モジュール（４３）と
を含む、前記初期化段階を実施する第１の一連のいわゆる初期化モジュール、ならびに
前記２ｋ倍アンダサンプリングフィルタ、それを短絡する方法、および前記第２の初期化モジュール（４２）の出力ステータスに応じて、前記２ｋ倍アンダサンプリングフィルタまたは前記バイパスを通して前記入力データを選択的に転送するための制御手段を含む、第１の入力でいわゆる入力デジタルデータを前記第１のサンプリング周波数Ｆｓｉｎで受け取り、第２の入力で前記第２の初期化モジュール（４２）の出力を受け取る、第１のプロセスモジュール（４５）と、
第１の入力で前記第１のプロセスモジュール（４５）の出力を受け取り、第２の入力で前記第５の初期化モジュール（４３）の出力を受け取り、その第１の入力で受け取ったデータに対して第１の２倍オーバサンプリングを実施し、前記第５の初期化モジュール（４３）の出力ステータスに従って、選択的帯域通過フィルタリングを行う、第２のプロセスモジュール（４６）と、
第１の入力で前記第２のプロセスモジュール（４６）の出力を受け取り、第２の入力で前記第４の初期化モジュール（４４）の出力を受け取り、この第４のモジュール（４５）の出力ステータスに従って、その第１の入力で受け取ったデータに対して第１の６４倍オーバサンプリングを選択的に行う、第３のプロセスモジュール（４７）と、
その入力で前記第３のプロセスモジュール（４７）の出力を受け取り、その入力で受け取ったデータに対してデジタルデータの前記補間を行い、出力でデータを前記第２のサンプリング周波数Ｆｓｏｕｔで送出する、第４のプロセスモジュール（４８）と
を含む、リアルタイムで前記段階を実施するための、第２の一連のいわゆるプロセスモジュール
を含むことを特徴とする、請求項１から９のいずれか一項に記載の方法を実施するための装置。
【請求項１１】
バッファ（４９ｅ）を形成し、いわゆる入力データ（Ｄａｔａｉｎ）を前記第１のサンプリング周波数Ｆｓｉｎで受け取り、それらを前記入力データ（Ｄａｔａｉｎ）と同期して前記プロセスモジュール（４５）に送出する、第１の記憶手段と、
バッファ（４９ｓ）を形成し、前記第４のプロセスモジュールの出力データを受け取り、それらをいわゆる出力データ（Ｄａｔａｏｕｔ）の形で、入力で受け取ったデータと同期して前記第２のサンプリング周波数Ｆｓｏｕｔで送出する、第２の記憶手段と
をさらに含むことを特徴とする、請求項１０に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号のサンプリング周波数を変換するための方法に関する。
本発明はまた、その方法を実施するための装置に関する。
本発明は、より詳細には、それだけには限らないが、デジタルオーディオ信号処理の分野で適用することができる。
【背景技術】
【０００２】
本発明の基本的な概念について、本発明のこの好ましい実施形態に基づいて、以下で検討する。
【０００３】
一般に、現代の多くの信号処理プロセスは、デジタル分野で実施される。使用されるサンプリング周波数は、必要とされる信号品質およびデータ伝送チャネルの利用可能な帯域幅に従って変わる。たとえば、オーディオ処理システムは一般に、プロ用オーディオ品質では、４８、９６、または１９２ｋＨｚのサンプリング周波数を使用し、いわゆる「一般用」品質では、ＣＤオーディオ品質に関する限り４４．１ｋＨｚのサンプリング周波数を、圧縮／伸張オーディオ標準処理のオーディオ信号では８ｋＨｚ〜１９２ｋＨｚのサンプリング周波数を使用する。
【０００４】
本明細書をわかりやすくするために、このプロセスを実施するサンプリング速度変換器を、以下、（現在使用される英語の用語による）「ＳＲＣ」と呼ぶ。
【０００５】
サンプリング周波数変換を実施する「ＳＲＣ」の使用は、異なるサンプリング周波数で動作する２つのシステムの間に配置されているインターフェース装置では、避けることができない。
【０００６】
本明細書に添付の図１は、１で表される、かかる「ＳＲＣ」を、非常に図式的に示している。入力信号Ｖｉは周波数Ｆｓｉｎでサンプリングされ、出力信号Ｖｏは周波数Ｆｓｏｕｔでサンプリングされる。
【０００７】
以下、本明細書では、Ｆｓという名称は、一般的なサンプリング周波数を指し、一方、ＦｓｉｎおよびＦｓｏｕｔは、それぞれ入力周波数および出力周波数を明示的に指す。
【０００８】
非同期サンプリング速度変換器、すなわち「ＳＲＣ」の仕事は、基本的に、入力サンプリング周波数でサンプリングされた入力データおよびＦｓｉｎ／Ｆｓｏｕｔ変換比の関数として、出力サンプリング周波数Ｆｓｏｕｔでサンプリングされた出力データを計算することであり、これらすべてのパラメータはあらかじめ定められる。言い換えると、出力サンプリング周波数で出力データを生成するために、入力データを補間することによって、サンプリング周波数変換が実施される。Ｆｓｉｎ／Ｆｓｏｕｔ比を２つの正の整数の比として記述できない場合、「ＳＲＣ」は非同期タイプである。以降、本明細書では、「ＳＲＣ」という語を使用して、変換器が非同期タイプのサンプリング速度変換器であるかどうかを指定する。
【０００９】
「ＳＲＣ」は、しばしば、（「全高調波歪み＋雑音」に現在使用される英語の略語による）いわゆる「ＴＨＤ＋Ｎ」および（「信号対雑音比」に現在使用される英語の略語による）「ＳＮ比」で表されるその性能によって、また可能な最大および最小Ｆｓｏｕｔ／Ｆｓｉｎ比によって、特徴付けられる。こうしたパラメータに関する制限は、サンプリング周波数変換を実現するために使用されるアルゴリズムとリンクされている。
【００１０】
多くの解決策が従来技術で提案されてきた。非網羅的な例として、市販されている以下の典型的な「ＳＲＣ」を挙げることができる。
【００１１】
米国特許第６７４７８５８号Ｂ１（Ｔｅｒｒｙ  Ｌ．Ｓｃｕｌｌｅｙら）に記載される技術に基づく、ＴＥＸＡＳ  ＩＮＳＴＲＵＭＥＮＴＳ社（登録商標）が販売する、「ＳＲＣ」を使用する集積回路である、モデルＳＲＣ４１９０、ＳＲＣ４１９２、およびＳＲＣ４１９３。
【００１２】
米国特許第６１４１６７１号Ｂ１（Ｒｏｂｅｒｔ  Ｗ．Ａｄａｍｓら）に記載される技術に基づく、ＡＮＡＬＯＧ  ＤＥＶＩＣＥＳ社（登録商標）が販売する、「ＳＲＣ」を使用する集積回路である、モデルＡＤ１８９６およびＡＤ１８９５。
【００１３】
米国特許第６２０８６７１号Ｂ１（Ｊｏｈｎ  Ｐａｕｌｏｓら）に記載される技術に基づく、ＣＩＲＲＵＳ  ＬＯＧＩＣ社（登録商標）が販売する、「ＳＲＣ」を使用する集積回路である、モデルＣＳ８４２０およびＣＳ８４２１。
【００１４】
Ｔｅｒｒｙ  Ｌ．Ｓｃｕｌｌｙら（ＴＥＸＡＳ  ＩＮＳＴＲＵＭＥＮＴＳ）の特許では、正のフィードバックループに基づいて、サンプリング周波数変換プロセスにおける固有のエラーを補償する。この特性は、いわゆる「デルタシグマ」タイプの変調器で使用されるものと類似している。補間段階の出力で、デシメーションフィルタ段階を使用する。この手法では、出力サンプリング周波数よりも高速で動作する。その上、比較的大容量の「ＲＯＭ」（読取り専用メモリ）タイプまたは類似物の記憶メモリを用意する必要があり、使用されるフィルタ係数の数は、一般に５００〜１０００である。
【００１５】
Ｒｏｂｅｒｔ  Ｗ．Ａｄａｍｓら（ＡＮＡＬＯＧ  ＤＥＶＩＣＥＳ）の特許によれば、サンプリング周波数変換プロセスは、フィルタ係数を線形的に補間することによって適応的に実施して、所望のサンプリング周波数変換を実現する。信号に適用される前に補間されるのは、（たとえば、多くの接続、一般に６４以上を有する）フィルタ全体である。この場合も、この手法では、大量の「ＲＯＭ」メモリを必要とする。上記の集積回路で使用される場合を含めて、好ましい一実施形態においては、その結果、フィルタ係数の数が２０４８となるからである。
【００１６】
Ｊｏｈｎ  Ｐａｕｌｏｓらの特許（ＣＩＲＲＵＳ  ＬＯＧＩＣ）では、可変比であると推測されるＦｓｉｎ／Ｆｓｏｕｔ比に応じたオーバサンプリングに基づく、サンプリング周波数変換プロセスを開示している。その特許は、たとえばＦｓｉｎ／Ｆｓｏｕｔ比に関係するオーバサンプリングに関連した周波数で現れるファントムイメージの、スペクトル特性に基づいている。この場合も、この手法では、大量の「ＲＯＭ」メモリを必要とする。フィルタ係数の数が、一般に８０００となるからである。
【００１７】
可能性のあるＦｓｉｎ／Ｆｓｏｕｔ変換比に関しては、ＦｓｉｎがＦｓｏｕｔよりも大きいか小さいかに従って、ＴＥＸＡＳ  ＩＮＳＴＲＵＭＥＮＴの手法では、通常、その比を１６：１または１：１６に制限し、ＡＮＡＬＯＧ  ＤＥＶＩＣＥＳおよびＣＩＲＲＵＳ  ＬＯＧＩＣの両手法では、その比をそれぞれ７．７５：１および１：８に制限することに注意すべきである。
【００１８】
【特許文献１】米国特許第６７４７８５８号Ｂ１（Ｔｅｒｒｙ  Ｌ．Ｓｃｕｌｌｅｙら）
【特許文献２】米国特許第６１４１６７１号Ｂ１（Ｒｏｂｅｒｔ  Ｗ．Ａｄａｍｓら）
【特許文献３】米国特許第６２０８６７１号Ｂ１（Ｊｏｈｎ  Ｐａｕｌｏｓら）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
したがって、特に、たとえば、「ＧＳＭ」標準携帯電話によって生成された８ｋＨｚの周波数におけるストリームデータを、１９２ｋＨｚの周波数でサンプリングされるオーディオ信号に変換するには、従来技術の解決策はどれも適していないことが明確である。
【００２０】
したがって、いくつかを簡潔に概説したばかりである、従来技術の欠点のないサンプリング周波数変換方法を、提供する必要があると思われる。
【００２１】
これが、したがって本発明の主な目的である。
【００２２】
さらに、本発明の他の目的は、従来技術によってカバーされない追加の要件を満たす方法を提供することである。
【課題を解決するための手段】
【００２３】
本発明による方法により、ほとんど無制限の振幅のサンプリング周波数変換比Ｆｓｉｎ／Ｆｓｏｕｔが可能となる。実際、本発明によれば、この比の制限は、この方法を実施する装置の計算能力の制限にのみ依存し、従来技術のケースのように、使用される基本アルゴリズムに固有の制限には依存しない。
【００２４】
本発明による方法の他の重要な態様は、可変フィルタ係数を計算するために、基となるサンプリング周波数変換アルゴリズムを使用する能力である。実際、Ｆｓｏｕｔ＜Ｆｓｉｎの場合、帯域折返し、すなわち現在使用される英語の用語による「エイリアシング」を避けるために、帯域通過制限フィルタを適用する必要がある。帯域通過制限フィルタリングがＦｓｉｎ／Ｆｓｏｕｔ比に依存するのは明らかであり、このため、フィルタ係数はこの比に応じて変化する。従来技術においては、特別な係数適合アルゴリズムを使用することによって（連続的かつリアルタイムに）、いくつかのフィルタ係数が改変される。先に示し、また以下に実証する本発明による方法では、帯域通過制限フィルタを適合させるために、またサンプリング周波数変換を実施するために、同じアルゴリズムを使用する。
【００２５】
本発明による方法の他の重要な態様は、ＦｓｏｕｔがＦｓｉｎより小さいとき、「データ補間」機能を「帯域通過制限」機能から分離することができることである。従来技術の典型的な「ＳＲＣ」アーキテクチャにおいては、サンプリング周波数変換アルゴリズムでは、アルゴリズムの「リアルタイム」経路に３つの機能を混合させている。本発明の方法によれば、入力フィルタ係数は、帯域通過制限を実現するように適合されるが、この適合は、リアルタイムで、またはアルゴリズムのリアルタイム経路では実施されず、これにより、必要とされるデータ処理資源、特に計算能力が大きく低減される。本発明の方法によれば、リアルタイムにおける適応的部分だけが、したがって本来の補間である。さらに、３つの点だけをもつフィルタなど、好ましい一実施形態においては、本発明の方法の根底となるアルゴリズムには、「Ｂ−スプライン」という名前で知られるタイプの数学的曲線、より具体的には、好ましい一実施形態においては２次「Ｂ−スプライン」曲線に基づく技術を適用する。
【００２６】
本発明によるサンプリング周波数変換方法のさらに他の重要な特性は、非常に少ないフィルタ係数しか必要とせず、したがって、「ＲＯＭ」または類似物のタイプのメモリにおける必要とされる記憶容量が低減される。通常、好ましい一実施形態においては、必要とされるフィルタ係数の数は、最大６００であるが、実際の例示的な一実施形態においては、本発明の方法を使用する「ＳＲＣ」は、はるかに少ないフィルタ係数の数、通常、３００のフィルタ係数を用いて実施することができることが実証されている。これは、従来技術の方法で、具体的には上記の米国特許に記載の方法で必要とされるフィルタ係数の数よりも著しく少ない。
【００２７】
最後に、本発明による方法の主な所期の用途、すなわち本来のサンプリング周波数変換に加えて、他の多くの用途で役立てるために、具体的には、データのサンプリング周波数をシステムの汎用クロックによって生成される信号の周波数と同期させる必要があると思われるときはいつでも役立てるために、この方法を使用することもできる。
【００２８】
非網羅的な例として、「データツーシステム同期」を表す英語の略語「ＤＳＳ」に基づく、従来技術の期間を使用するシステムを挙げることができる。「ＤＳＳ」では、デジタルデータ同期システムが標準として使用される。
【００２９】
要約すると、本発明によるサンプリング周波数変換方法は、以下の利点を提示する。
【００３０】
それほど複雑ではなく、性能が高い。
【００３１】
短い３点適応フィルタで、２次以上のデータ補間多項式を使用する。
【００３２】
入力サンプリング周波数対出力サンプリング周波数の変換比を、無制限とすることが可能となる。
【００３３】
帯域通過制限段階と補間段階を分離することが可能となる。
【００３４】
サンプリング周波数変換を実施するために、また帯域通過制限フィルタ係数を導出するために、同じアルゴリズムを使用する。
【００３５】
フィルタ係数の数が少ないので、小さな記憶容量しか必要としない。
【００３６】
したがって、本発明の主な目的は、入力信号と呼ばれ第１のデジタル信号に関連した、Ｆｓｉｎと呼ばれる第１のサンプリング周波数を取得するものであり、出力信号と呼ばれ第２のデジタル信号に関連した、Ｆｓｏｕｔと呼ばれる第２のサンプリング周波数を選択するものである第１の初期化段階を含み、前記第１および第２のサンプリング周波数の間の比が所定の比を構成する、前記所定の比に従うサンプリング周波数変換方法であって、
（Ｆｓｉｎ／Ｆｓｏｕｔ）／２ｋ＞１≧（Ｆｓｉｎ／Ｆｓｏｕｔ）／（２（ｋ＋１））の関係が満たされるように１つの整数ｋを決定するものであり、前記数を記憶手段に記録するものである、第１の初期化段階と、
ｋ＞０の場合、前記入力信号を２ｋ倍でアンダサンプリングするためのデジタルフィルタを構成するものであり、この構成に関連するパラメータを記憶手段に記録するものである、第２の初期化段階と、
カットオフ周波数Ｆｓｏｕｔ／２をもつデジタル帯域通過制限フィルタを構成するものであり、Ｆｓｉｎ＞Ｆｓｏｕｔ≧Ｆｓｉｎ／２またはＦｓｉｎ／２＜Ｆｓｏｕｔ（すなわちｋ≧０の場合）の関係のうちの１つが満たされる場合にのみその係数を決定するものであり、前記係数を記憶手段に記録するものである、第３の初期化段階と
を含む初期化フェーズ、ならびに
第１の中間信号を生成するために、ｋ＞０の場合にのみ、２ｋ倍で前記デジタルアンダサンプリングフィルタを前記入力信号に適用する、第１のプロセス段階と、
第２の中間信号を生成するために、ｋ≧０の場合にのみ、前記デジタル帯域通過制限フィルタを前記第１の中間信号に適用するものであり、ｋ＜０の場合はこのフィルタを短絡するものである、第２のプロセス段階と、
所定のＬ倍で、前記第２の中間信号をオーバサンプリングするものである、第３のプロセス段階と、
サンプリング周波数Ｆｓｏｕｔで前記出力信号を生成するために、デジタルデータ補間段階を前記第３の中間信号に適用するものである、第４のプロセス段階と
を含む、リアルタイムで実施されるプロセスフェーズを含む方法である。
【００３７】
本発明のさらなる目的は、この方法を実施するための装置である。
【００３８】
次に、本発明について、添付の図面を参照してより詳細に説明する。
【発明を実施するための最良の形態】
【００３９】
いかなる場合にも本発明の範囲を限定せずに、別段の記載がない限り、本発明の好ましい適用分野について以下に説明する。すなわち、オーディオ信号の処理を意図したサンプリング速度変換器、すなわち「ＳＲＣ」のケースについて説明する。
【００４０】
本発明の方法およびこの方法を実施するための装置について説明する前に、この方法を実施するためのこの装置を構成するコンポーネントおよび回路の基本的な特性のいくつかについて要約するのが適切である。
【００４１】
使用される技術は、それ自体、周知で、従来技術に共通しており、このことは、付随的に、本発明の方法の追加の利点となる。それにより、市販のコンポーネントを使用することが可能となるからである。本発明の新規の特性は、設定された目的を達成するのを可能にする、その具体的な構成に関する。
【００４２】
以下の図面においては、共通な要素は、同じ参照符号で示され、必要のない限りもう記述されない。
【００４３】
ローパスフィルタは、本発明の装置で使用される第１のコンポーネントを構成する。
その名前が示唆するように、ローパスフィルタは、所定の値未満の周波数だけを通過させ、それより高い周波数を遮断し、カットオフ点を越える周波数を少なくとも大幅に減衰させる。
【００４４】
図２のグラフで図示されるように、いくつかのパラメータがローパスフィルタを規定する。縦軸が出力信号の振幅Ａを表し、横軸がその周波数スペクトルＦを表す。
【００４５】
Ｆｃは、いわゆるカットオフ周波数であり、これは、通常、入力信号に対して出力信号が３ｄＢだけ減衰する周波数として定義される。ただし、「ＳＲＣ」で使用されるフィルタは、いわゆる「ＦＩＲ」タイプ（ＦＩＲは「有限インパルス応答」を表す）であり、この定義は、むしろいわゆる「ＩＩＲ」タイプ（ＩＩＲは「無限インパルス応答」を表す）のフィルタを特徴付けるために使用される。
【００４６】
理想的には、「帯域通過」区間（０〜Ｆｃのスペクトルの下位区間）の周波数応答は平坦である。ただし、多くのタイプのフィルタでは、このスペクトル中に残留リップルが存在する。この残留リップルは、（図２中の２本の点線で表される）上限と下限の間に含まれ、様々な点において、理想的な最大振幅ＦＳｃ（中央の点線）をもつ。「帯域通過」リップルは、通常、最大リップル振幅であるとして指定され、ｄＢで表現される。
【００４７】
また、他の重要な特性パラメータ、すなわち、帯域通過の最大周波数Ｆ１（理想的なフィルタでの曲線の変曲点）、下位帯域カットオフ周波数（完全フィルタでのゼロ信号の振幅）、後方折返し（英語の用語）Ｆｂ（Ｆｃ〜Ｆ１の周波数範囲）、および帯域カットオフ減衰量も、図２に示されている。
【００４８】
本発明による装置においては、ローパスフィルタは、有利には、上記の「ＦＩＲ」タイプのフィルタ、より具体的には、線形位相フィルタ、または少なくとも準線形位相フィルタに基づいて構成される。
【００４９】
図３は、ＦＩＲで表される、このタイプのフィルタを図式的に示している。
【００５０】
Ｎ＋１個の中間信号接続点および単位遅延Ｚ−１の演算器からなるＮ個のセルＺ１〜ＺＮにおけるＦＩＲフィルタの瞬時出力信号ｙ（ｎ）は、以下の関係を満たす。
【００５１】
ｙ（ｎ）＝ａ０ｘ（ｎ）＋ａ１ｘ（ｎ−１）＋ａ２ｘ（ｎ−２）＋．．．ａＮｘ（ｎ−Ｎ）    （１）
上式で、ｘ（ｎ）は時間ｎでの入力サンプルであり、決定されたサンプリング周波数がＦｓである。
【００５２】
このＦＩＲフィルタの基礎ブロックは、カスケードで構成された（上側の線）上記の単位遅延演算器Ｚ１〜ＺＮと、Ｎ＋１個の乗算器Ｍ０〜ＭＮとからなる。後者は、第１の入力においては、Ｍ０では信号ｘ（ｎ）を、Ｍ１〜ＭＮではセルＺ１〜ＺＮの出力における信号を受け取り、第２の入力においては、ＦＩＲフィルタの係数を構成する、関係（１）におけるパラメータａ０〜ａＮを受け取る。乗算器Ｍ０〜ＭＮの出力信号は、加算器Ａ０〜ＡＮの第２の入力に送出され、後者は、（第１の加算器Ａ０を除き）第１の入力で前の加算器の出力信号を受け取る。最後の加算器の出力信号がフィルタの出力信号であり、ｙ（ｎ）（関係（１））となる。
【００５３】
線形位相フィルタは、すべての周波数に同じ遅延を有し、それにより、時間領域における特性の歪みが最小となることが保証される。「ＦＩＲ」フィルタに関する限り、係数ａ０〜ａＮに対して実数および対称数を選択することにより、この特性は容易に得ることができる。
【００５４】
オーバサンプリングは、所与の信号のサンプリング周波数を、整数倍、たとえばＬ倍に高くする動作である。これは以下によって実現することができる。
【００５５】
Ｌ−１個のゼロを連続する入力サンプルの間に挿入する、すなわち現在使用される英語の用語による「ゼロ埋め」を行う。
【００５６】
こうして得られたオーバサンプリングされた信号にローパスフィルタを適用する。
「ゼロ埋め」は、以下のようにして実現することができる。
【００５７】
ｘ（ｎ）およびｙ（ｎ）は、「時間領域」における、それぞれ元の信号およびオーバサンプリングされた信号であると仮定すると、以下のようになる。
【００５８】
（数１）
2006345508.tif 000003
ｎ＝０，±Ｌ，±２Ｌ，±３Ｌ，±４Ｌの場合
・  
これを「周波数範囲」に変換すると、以下のようになる。
【００５９】
（数２）
2006345508.tif 000004
・  
2006345508.tif 000005
・   = X(Lf)                         (2)
ゼロ埋めにより、より高いサンプリング周波数が生成され、そのスペクトルは、元の帯域幅内の元の信号のスペクトルと同じであるが、元のサンプリング周波数の倍数を中心とした、元のスペクトルのファントムイメージ、すなわち「エイリアス」を提示する。
【００６０】
この文脈において、「ＦＩＲ」ローパスフィルタの目的は、ゼロ埋めによって生じる折返しスペクトル信号をなくすことである。
【００６１】
不要な計算を避けるために、入力サンプルがゼロに固定されているときは、ゼロ埋めの代わりに、Ｌ多相フィルタを使用して、「ＦＩＲ」フィルタリングを実現する。この多相フィルタは、元の「ＦＩＲ」線形位相フィルタに由来する２次フィルタである。
【００６２】
「ＦＩＲ」フィルタの多相分解は、長さＮｔｏｔａｌのＨ（ｚ）（ゼロ埋めが実施され、その長さはＬの倍数である）と呼ぶことにするが、以下の関係で示される。
【００６３】
（数３）
2006345508.tif 000006
(3)
上式で、Ｈ０（ｚ），．．．，ＨＬ−１（ｚ）のインパルス応答は、以下のとおりである。
【００６４】
ｈ０（ｎ）＝｛ｈ（０），ｈ（Ｌ），ｈ（２Ｌ）．．．｝
ｈ１（ｎ）＝｛ｈ（１），ｈ（Ｌ＋１），ｈ（２Ｌ＋１）．．．｝
．．．
ｈＬ−１（ｎ）＝｛ｈ（Ｌ−１），ｈ（２Ｌ−１），ｈ（３Ｌ−１）．．．｝
【００６５】
したがって、各入力ごとに、それぞれ異なる係数の集合を使用して、基本的な「ＦＩＲ」計算をＬ回行うことによって、Ｌ個の出力が計算される。
【００６６】
各多相フィルタの接続数は、Ｎｐｏｌｙｐｈａｓｅ＝Ｎｔｏｔａｌ／Ｌとなる。
【００６７】
各多相フィルタの係数は、対応する出力０〜Ｌ−１を計算するために、係数０〜Ｌ−２で始まる、すべてのＬ番目の係数だけを保持することによって、決定することができる。
【００６８】
図４は、このプロセスを実施する、参照符号ＳＥｃｈである補間器を図式的に示している。ｘ１（ｍ）で表される入力信号は、サンプリング周波数がＦｓｉｎであり、ｈ０〜ｈＬ−１で表されるＬ個のセルの入力に送出される。切換えスイッチＫ１は、これらのセルの出力をスキャンする。出力信号ｙ１（ｍ）は、上記の関係（３）の結果を表し、サンプリング周波数はＬ×Ｆｓｉｎである。
【００６９】
アンダサンプリングは、上述した双対演算である。これは、所与の信号のサンプリング周波数を、整数分の１に低くするものである。その結果得られるサンプリング周波数は入力周波数より低いので、ローパスフィルタリングを当然適用して、不要な周波数成分をなくす必要がある。
【００７０】
実際には、Ｍ（整数）分の１にサンプリング周波数を低くするには、以下のようにする。
【００７１】
信号にローパスフィルタを適用する。
【００７２】
Ｍ番目のサンプルだけを保持する。
【００７３】
ローパスフィルタリング、これをＨｍ（ｆ）と呼ぶことにするが、その目的は、サンプリング定理の要件を満たすために、帯域通過中の信号を、サンプリング周波数Ｆｓｉｎ／（２Ｍ）に制限することである。その結果、半分のサンプリング周波数Ｆｓｏｕｔ＝Ｆｓｉｎ／ＭＮを超える全信号内容が、失われる。したがって、周波数範囲内では、以下の関係が得られる。
【００７４】
（数４）              
2006345508.tif 000007
(4)
【００７５】
間引かれた信号を得る（すなわちアンダサンプリングする）ために、各出力のＭ番目のサンプルを保持する必要があり（第１のフェーズでは、恣意的にφ０が選択される）、他のすべてのサンプルはスキップされる。
【００７６】
図５は、上述の動作を実行する、ＤＥＣで表されるデシメータを図式的に示す。入力信号および出力信号は、恣意的にそれぞれｘ２（ｍ）およびｙ２（ｍ）と呼ぶ。ＤＥＣ回路の構成は、図３の回路の構成、すなわち、Ｎ個の基本的な遅延演算器Ｚ−１、上記のように２つの入力のうちの一方でフィルタの係数ａ０〜ａＮを受け取るＮ＋１個の乗算器Ｍ０〜ＭＮ、およびＮ＋１個の加算器Ａ０〜ＡＮからなる構成と類似している。主な違いは、関係（４）に従ってデシメーションを実現するために、上述の基本的な回路の出力と本来のＤＥＣデシメータの出力の間に、Ｋ２で表される切換えスイッチを挿入しているところにある。この切換えスイッチＫ２は、図５に表されているものと同じＭ個の段階を順次スキャンする。
【００７７】
出力信号ｙ２（ｍ）は、関係（４）の結果を表し、そのサンプリング周波数ＦｓｏｕｔはＦｓｉｎ／Ｍであり、Ｆｓｉｎは入力信号ｘ２（ｍ）のサンプリング周波数である。
ただし、計算量をＭ分の１に低減することが可能である。図６は、簡略化されたデシメーション動作の実行を可能にする、ＤＥＣ１で表されるデシメータを図式的に示している。
【００７８】
そのアーキテクチャは、図５のデシメータのアーキテクチャと非常に類似している。入力信号および出力信号は、サンプリング周波数がＦｓｉｎおよびＦｓｏｕｔ＝Ｆｓｉｎ／Ｍであり、恣意的にそれぞれｘ３（ｍ）およびｙ３（ｍ）と呼ぶ。
【００７９】
主な違いは、図５の出力切換えスイッチＫ２が、１つは信号入力ｘ３（ｍ）と乗算器Ｍ０の間に配置され、それ以外は演算器Ｚ１〜ＺＮの出力とそれぞれの乗算器Ｍ１〜ＭＮの間に配置された、一連のＮ＋１個の切換えスイッチＫ３０〜Ｋ３Ｎによって置き換えられていることにある。
【００８０】
データ補間は、有効にそれらを表す関数がわからずに、既知のデータ間の関数の値を推定するために使用する。補間方法は、次の２つの主なカテゴリに基づいて分散することができる。
【００８１】
グローバル補間：
これらの方法は、すべてのデータ点を適合させる簡単な方程式の構築に基づいている。この方程式は、通常、高次の多項方程式である。
【００８２】
セグメント単位の補間：
これらの方法は、２つ以上の既知の点の間のより低次の多項式の構築に基づいている。１次多項式が使用される場合、線形補間と呼ばれ、その補間は、連続する２つのデータ点の間の直線に対応する。より高次（２次以上）の多項式の場合、異なる多項式を使用することができる。
【００８３】
本発明の好ましい一実施形態においては、「Ｂ−スプライン」タイプの多項式が使用される。２次および３次の「Ｂ−スプライン」の場合、この補間方法は、それぞれ２次および３次と呼ばれる。「Ｂ−スプライン」の次数が高くなるほど、得られる曲線はより滑らかになる。ｍ次の「Ｂ−スプライン」は、各データ点においてｍ−１次までの連続導関数を有する。
【００８４】
「Ｂ−スプライン」に基づく補間は、その安定した特性および少ないばらつきを考慮すると、既知のデータ点の間の補間を実現するのに有用な方法である。
【００８５】
本発明の好ましい一実施形態においては、既に想起されたように、２次「Ｂ−スプライン」を使用して補間アルゴリズムが適用される。
【００８６】
Ｎａは、任意の時間ｎと時間ｎ＋１の間の時間であると仮定し、また、ｙ（Ｎａ）が時間Ｎａでの補間された出力サンプルを表す場合、ｘ（ｎ）、ｘ（ｎ＋１）、およびｘ（ｎ＋２）は、それぞれｎ、ｎ＋１、およびｎ＋２での入力サンプルを表すと仮定する。
【００８７】
ｙ（Ｎａ）は以下の関係に従うことを実証することができる。
【００８８】
ｙ（Ｎａ）＝ｈ０＝ｘ（ｎ）＋ｈ１＊ｘ（ｎ＋１）＋ｈ２＊ｘ（ｎ＋２）    （５）
ここで、
ｈ０＝（１／２）＊（１−α）２
ｈ１＝（１／２）＊（１＋α）２＋（３／２）＊α２
ｈ２＝（１／２）＊α２
また、同時に以下が成り立つ。
【００８９】
ｙ（Ｎａ）は、時間Ｎａでの出力サンプルである。
【００９０】
ｘ（ｎ）、ｘ（ｎ＋１）、ｘ（ｎ＋２）は、それぞれ時間ｎ、ｎ＋１、およびｎ＋２での入力サンプルである。
【００９１】
αは、Ｎａとｎの間の時間の、標準化された（すなわち、範囲［０；１］内の数に換算された）差である。
【００９２】
図７は、述べたばかりのデータ補間プロセスを図式的に示している。縦軸は、信号の振幅を表し、横軸は上記の瞬間ｎ、ｎ＋１、ｎ＋２、およびＮａでの時間、ならびに値αを表す。
【００９３】
一般に、周波数Ｌｆｓでサンプリングされた信号に適用される、ｎ次の「Ｂ−スプライン」の周波数における応答は、次の関係で示される。
【００９４】
（数５）
2006345508.tif 000008
(6)
その結果、遮断周波数φ＝（Ｌ−１２）ｆｓでの２次「Ｂ−スプライン」補間を使用するシステムの周波数応答は、次の関係で示されることになる。
【００９５】
（数６）
2006345508.tif 000009
(7)
・  
・  したがって  
2006345508.tif 000010
(7a)
上式で、Ｌは全オーバサンプリング係数である。
【００９６】
バイナリワード長Ｗおよび定量化段階Ｑが与えられた場合、必要とされるオーバサンプリング係数Ｌは次のようにして計算される。
【００９７】
（数７）
2006345508.tif 000011
(8)
・  
2006345508.tif 000012
(8a)
・  
2006345508.tif 000013
(8b)
したがって、１６ビットのワードが使用される場合、最小のオーバサンプリング係数は
（数８）
Ｌ＝
2006345508.tif 000014
= 25 = 32
である。データ補間の前に実施されるオーバサンプリング段階は、通常、少なくとも３２×Ｆｓｉｎのサンプリング周波数となる。
【００９８】
２４ビットのワードが使用される場合、最小のオーバサンプリング係数は
（数９）
Ｌ＝
2006345508.tif 000015
= 27 = 128
である。データ補間の前に実施されるオーバサンプリング段階は、通常、少なくとも１２８×Ｆｓｉｎのサンプリング周波数となる。
【００９９】
この時点において興味深いことは、１６ビットの精度では、２次「Ｂ−スプライン」補間の代わりに線形補間が実施された場合、１２８の係数のオーバサンプリングが必要とされることになることである。２４ビットの精度では、このオーバサンプリング係数が２０４８に増大し、たとえば、「ＲＯＭ」メモリに記憶されるフィルタ係数の数が非常に多くなる。
【０１００】
上記によれば、２次「Ｂ−スプライン」補間により、中程度のサンプリング周波数を用いても精度の高い補間を実施することが可能となることが明確に確立され、このことが、本発明の方法の利点のうちの１つである。比１２８のオーバサンプリングは、ベースバンド［０；Ｆｓ／２］において２４ビットの精度を確保するのに、まったく十分である。
【０１０１】
次に、本発明による方法について、より具体的に説明する。
【０１０２】
上述の第１の形態は、オーバサンプリングのケースに関するものである。このケースは、特に興味深い。それは、以下に実証するが、同じ基本的なアルゴリズムを使用するので、オーバサンプリングの実施形態からアンダサンプリングのケースが直接導出されるからである。
【０１０３】
入力信号は周波数Ｆｓｉｎでサンプリングされ、出力信号は周波数Ｆｓｏｕｔでサンプリングされる。
【０１０４】
オーバサンプリングモードでは、出力サンプリング周波数Ｆｓｏｕｔは、入力サンプリング周波数Ｆｓｉｎよりも高い。さらに、「周波数範囲」内の入力信号の完全な内容が出力信号で利用可能であり、エイリアシングを避けるための帯域通過制限フィルタは必要とされない。
【０１０５】
好ましい一実施形態においては、この方法の各段階は以下のとおりである。
【０１０６】
段階１。「２倍オーバサンプリング」（ブロック２０）と呼ばれる：入力信号は、２倍にオーバサンプリングされる。これにより、２×Ｆｓｉｎでサンプリングされ、上位部分が「空の」スペクトルである、（ブロック２０の出力における）内部信号が作成される。入力信号は、帯域幅０〜Ｆｓｉｎ／２だけ占有する。
【０１０７】
段階２。「６４倍オーバサンプリング」（ブロック２１）と呼ばれる：ブロック２０の出力信号は、ブロック２１で受け取られ、この場合も、６４倍にオーバサンプリングされ、その結果、１２８×Ｆｓｉｎでオーバサンプリングされ、Ｆｓｉｎ／２〜６４×Ｆｓｉｎ＝１２８×Ｆｓｉｎ／２の範囲の周波数帯域内で空のスペクトルとなる、（ブロック２１の出力における）内部信号が得られる。
【０１０８】
段階３。「２次「Ｂ−スプライン」補間」（ブロック２２）と呼ばれる：この最終段階中に２次「Ｂ−スプライン」補間が実施され、オーバサンプリングされた、周波数Ｆｓｏｕｔの出力信号が生成される。ＦｓｏｕｔはＦｓｉｎよりも高いので、出力周波数範囲（すなわち、０〜Ｆｓｏｕｔ／２）内でエイリアシング周波数成分が形成される恐れはない。補間は、サンプリング周波数比Ｆｓｒａｔｉｏ−Ｆｓｉｎ／Ｆｓｏｕｔを表す信号の制御下で実施されるが、それについては以下で説明する。この制御パラメータは、ブロック２２の入力に送出され、それにより、その出力でサンプリング周波数Ｆｓｏｕｔで出力信号が生成される。
【０１０９】
この図９のグラフは、このプロセスを図示している。縦軸は信号の振幅Ａを表し、横軸は周波数で目盛りがつけられている。周波数Ｆｓｉｎ／２、Ｆｓｏｕｔ／２、Ｆｓｉｎ、および６４×Ｆｓｉｎがこの図に表されている。スペクトルの下位の区間０〜Ｆｓｉｎ／２では、空ではない周波数スペクトル内容だけが、グレーで表されている。
【０１１０】
２倍オーバサンプリングを実施する第１の段階（ブロック２０）は、上述したタイプの「ＦＩＲ」線形位相フィルタ（たとえば、図２を参照のこと）に基づいている。これは線形位相フィルタであるので、その係数が対称であることを想起することは有用である。このため、その半分しか、メモリ中に記憶する必要がない。
【０１１１】
このフィルタの特性は、本明細書の最後にある「表Ｉ」に要約されている。
【０１１２】
６４倍オーバサンプリングを実施する第２の段階（ブロック２１）は、やはり、上述したタイプの「ＦＩＲ」線形位相フィルタ（たとえば、図２を参照のこと）に基づいている。これも、上述したのと同じ利点を有する。第１の段階と組み合わされることで、この段階により、オーバサンプリング比が１２８倍に高められる。
【０１１３】
このフィルタの特性は、本明細書の最後にある「表ＩＩ」に要約されている。
【０１１４】
本明細書のこの段階において、２つ点に注目することができる。
【０１１５】
カスケードでの段階１および段階２（２倍および６４倍オーバサンプリング）の結果として得られる信号は、周波数範囲Ｆｓｉｎ／２〜６４×Ｆｓｉｎ中の空のスペクトルで特徴づけられなければならない。これは、ゼロ埋めプロセスのため、６４倍オーバサンプリングフィルタによって、すべてのスペクトルの折返しが減衰されることから実現される。実際は、このフィルタの入力信号が２×Ｆｓｉｎでサンプリングされた信号である場合、ゼロ埋めプロセスによって周波数２×Ｆｓｉｎの倍数の周辺に、スペクトル折返しが生じる。さらに、６４倍フィルタの入力信号が、Ｆｓｉｎ／２〜Ｆｓｉｎでは空のスペクトルとなる。さらに、２×Ｆｓｉｎ〜Ｆｓｉｎで（２×Ｆｓｉｎを中心とした）第１のスペクトル折返しが生じるが、帯域Ｆｓｉｎ〜３×Ｆｓｉｎ／２内には意味のあるスペクトル内容は何もない。このため、６４倍オーバサンプリングフィルタでは、Ｆｓｉｎを超えるすべての成分を大幅に減衰させれば十分である。この有利な結果として、６４倍オーバサンプリングフィルタの遷移帯域に課される成分が大幅に減衰され、フィルタからの信号の中間接続数が減少する。一般に、６４倍オーバサンプリングフィルタが、Ｆｓｉｎ〜高い周波数のすべての周波数成分を減衰させる必要がある場合、接続数は、実際には２倍となり、その結果、メモリ、たとえば「ＲＯＭ」メモリの中に記憶しなければならないテーブルが大きくなる。
【０１１６】
以下に詳細に説明するように、６４倍オーバサンプリング段階での計算負荷は、必要とされるサンプルだけを計算することによって、大幅に削減することができる。実際、第２の段階の後の補間段階では、２次「Ｂ−スプライン」を使用し、そこでは、補間のために３つの基準点を必要とする。したがって、６４倍オーバサンプリング段階のすべての出力サンプルが必要とされるわけではなく、省略できるものもあり、その結果、必要とされる計算量が減少する。
【０１１７】
本発明による方法の段階３、すなわち最終段階は、既に指摘したように、これらのデータ点が補間点に十分近い場合に、既知の３つのデータ点のみからの正確な補間を可能にする２次「Ｂ−スプライン」補間を行うものである。前に説明したように、入力データにとっての１２８のオーバサンプリング比は、実際、音響で現在使用される最高分解能である２４ビットの精度を得るのに十分である。
【０１１８】
次に、「Ｂ−スプライン」補間段階をどのように実施するかについて、より詳細に説明する。
【０１１９】
「Ｂ−スプライン」補間段階は、Ｆｓｒａｔｉｏと呼ぶことにするパラメータを使用して実施される。このパラメータはサンプリング周波数比であり、Ｆｓｒａｔｉｏ＝Ｆｓｉｎ／Ｆｓｏｕｔである。この段階におけるプロセスを理解するために、恣意的に０で表される時間起点を用いて抽象的な時間線を考慮することができ、２倍オーバサンプリングされた入力サンプルの連続した２つのサンプルの発生間の（仮想）期間などの仮想時間基準が、１単位となる。
【０１２０】
図１０は、このプロセスを示している。横軸は、仮想時間起点０で恣意的に始まる、上記の仮想時間軸である。３つの入力信号サンプルおよび５つの２倍オーバサンプリングされた入力信号サンプルが示されている。２つの連続した期間、すなわち仮想時間２ジャンプ（すなわち、２つの連続した入力サンプルの間のジャンプ）および仮想時間１ジャンプ（すなわち、２つの連続した２倍入力サンプルの間のジャンプ）も示されている。
【０１２１】
それを表現する関数が推測的にわからない、これらのサンプルを通る曲線が、示されている。
【０１２２】
出力サンプルが生成されることになる瞬間は、この仮想時間基準上で表すことができる。実際、Ｆｓｉｎ／Ｆｓｏｕｔ比がわかり、仮想時間起点（起点０）を位置決めしたならば、出力サンプルが必要とされる瞬間の仮想時間を計算することができる。
【０１２３】
これは、次のようにして実現される。入力および出力におけるデータフローが時間起点で同期している（たとえば、入力サンプルが仮想時間０で受け取られ、出力サンプルが仮想時間０で生成される）、と仮定される。純粋な抽象的遅延が使用されるので、データフローの出発の仮想点を同期させることが、常に可能である。上述の仮想時間基準では、次の出力サンプルが、時間ｔ１＝２×Ｆｓｉｎ／Ｆｓｏｕｔで生成される。その次の出力サンプルは、時間ｔ２＝ｔ１＋２×Ｆｓｉｎ／Ｆｓｏｕｔ、その次は、ｔ３＝ｔ２＋２×Ｆｓｉｎ／Ｆｓｏｕｔ、以下同様である。
【０１２４】
図１０に由来する図１１の線図は、このプロセスを示している。より具体的には、時間ｔ１およびｔ２が例として示されている。
【０１２５】
出力サンプルの仮想の瞬間がわかると、知る必要のある６４倍オーバサンプリング段階の出力を決定することができる。実際、出力の瞬間がわかることにより、この瞬間の直前の６４倍オーバサンプリング段階のフェーズを決定することが可能になる。このフェーズは、仮想単位時間の６４分の１だけ、間隔があくことになる。このフェーズが確定されると、この所与のフェーズおよび次の２つを計算して、３つのデータ点を得る必要があり、その３点から、２次「Ｂ−スプライン」を使用してデータ補間が実行される。
【０１２６】
次の図１２は、６４倍オーバサンプリング段階でのフェーズの選択を示している。
【０１２７】
上述の仮想同期変換規則に従って、ｒは、ｔ＝ｎ＋ｒと定義される。したがって、ｒは、０≦ｒ＜１の数であり、またｒは、仮想時間中の、出力サンプルと出力サンプルの直前の２倍オーバサンプリングされた入力信号サンプルの間のシフトを表す。正しい２倍オーバサンプリングされた入力信号サンプルを得るには、非常に簡単である。出力サンプルの仮想時間ｔがわかれば、２倍オーバサンプリングされた入力サンプルを、ｒ＝ｔ−ｎ、１になるまでジャンプすればよい。このプロセスは、通常、新しい２倍オーバサンプリングされた入力信号サンプルについて、ｔを１単位だけ減らすことによって実施される。
【０１２８】
６４倍オーバサンプリング段階により、仮想単位期間の１／６４だけ間隔のあいたサンプルが生成され、したがって、仮想出力時間ｔの直前のフェーズは、次のような、フィルタのｋ番目のフェーズによって得られる。
【０１２９】
ｋ×（１／６４）≦ｒ＜（ｋ＋１）×（１／６４）    （９）
ｋは、たとえば以下のようにして、ｒ×６４の（下位の値に丸めた）まるまるの値をとることによって、容易に計算される。
【０１３０】
ｋ＝［ｒ×６４］    （９ａ）
上式で、［］は、下位の丸められた部分全体を表す。
【０１３１】
したがって、２次「Ｂ−スプライン」を適用するために使用されるデータ点は、６４倍オーバサンプリングフィルタリングのフェーズｋ、ｋ＋１、およびｋ＋２によって得られる。ただし、ｋが０〜６３の間であるので、ｋ＋１およびｋ＋２が６３を実際に超えることがあり、したがってこの場合、各ステップで２倍オーバサンプリングされた入力を行い、また、必要ならｋ＋１およびｋ＋２を６４だけ減らす必要があることに留意する必要がある。
【０１３２】
この時点で、「Ｂ−スプライン」を計算するための３つのデータ点が存在する。まだ不足している値は、αと呼ぶものであるパラメータである。このパラメータは、「Ｂ−スプライン」係数を計算する際に使用される。このパラメータαは、図１２に示されている。
【０１３３】
２次「Ｂ−スプライン」補間を適用するには、αを間隔［０；１］内で正規化する必要がある。仮想時間基準では、αは［０；１／６４］の間隔内で変化することになる。したがって、正規化されたαパラメータを得るには、次の関係が使用される。
【０１３４】
α＝ｒ×６４−ｋ＝ｒ×６４−［ｒ×６４］    （１０）
上式で、［］は上記（関係（９ａ））と同様に定義される。
【０１３５】
パラメータαが［０；１］で正規化された後、（上記で定義された）２次「Ｂ−スプライン」補間式を適用して、出力サンプルを計算することができる。
【０１３６】
可能な最大周波数Ｆｓｏｕｔという点で、推測される制限がないことに留意することは非常に重要である。最終段階は連続時間内にある（仮想時間内の任意の瞬間における信号値を表すことのできる「Ｂ−スプライン」多項式が得られる）ので、最大周波数制限Ｆｓｏｕｔは、この方法を実施する装置の計算能力にのみ関連する。すなわち、現在利用可能な技術によって提供される可能性にのみ依存する。
【０１３７】
次に、アンダサンプリングのケースについて説明する。
【０１３８】
このケースでは、出力サンプリング周波数Ｆｓｏｕｔは、入力サンプリング周波数Ｆｓｉｎよりも低い。つまり、サンプリング定理のため、一部の入力信号の周波数範囲で出力信号が再生できない。したがって、入力信号の帯域幅をＦｓｏｕｔ／２に制限するフィルタを導入する必要がある。
【０１３９】
まず、Ｆｓｉｎ／２≦Ｆｓｏｕｔ＜Ｆｓｉｎの具体的なケースを検討し、次に、Ｆｓｏｕｔ＜Ｆｓｉｎに一般化するものとする。
【０１４０】
また、ローパスフィルタは、本明細書の最後にある表ＩＩＩに示す特性を有するものと仮定する。
【０１４１】
ここでこのフィルタが２倍オーバサンプラとして使用される場合、２×Ｆｓｉｎでサンプリングされた信号が得られ、Ｆｓｏｕｔ／２より高い、したがってＦｓｉｎ／２より高い周波数内容全体が除去され、あるいは少なくとも非常に大きく減衰される。次に、オーバサンプリングのケースと同様に、６４倍オーバサンプリング段階および「Ｂ−スプライン」補間段階を適用し、Ｆｓｏｕｔのサンプリング周波数について所望の結果を得ることができる。Ｆｓｏｕｔ＜Ｆｓｉｎであり、導入されたフィルタが入力信号帯域幅を［０；Ｆｓｏｕｔ／２］に低減させるので、オーバサンプリング段階の場合と同じアルゴリズムを適用することができる。
【０１４２】
実際、実現されたことは、オーバサンプリングでの純粋なフィルタリング（図８に関して記載したオーバサンプリングのケース）から、周波数帯域制限を伴うオーバサンプリングに変えることによって、第１の段階を改変することである。このフィルタは、入力信号の周波数内容全体を送出する代わりに、入力信号の帯域幅をＦｓｏｕｔ／２に制限する。
【０１４３】
ちなみに、このケースに対応するブロック図は、図８のブロック図とほぼ同様であるが、唯一の例外として、第１の段階（ブロック２０）が、２倍オーバサンプラに加えて、上記の帯域制限フィルタを備える。したがって、それについて再度記述する必要はない。
【０１４４】
好ましい一実施形態においては、第１のアンダサンプリングのケースでは、この方法の各段階は次のとおりである。
【０１４５】
段階１。「２倍オーバサンプリング  帯域制限」（改変された図８におけるブロック２０）と呼ばれる：まず、入力信号が２倍オーバサンプリングされ、Ｆｓｏｕｔ／２に帯域通過制限される。これにより、２×Ｆｓｉｎでサンプリングされた、Ｆｓｏｕｔ／２〜高い周波数で空のスペクトルとなる内部信号が生成される（制限された帯域入力信号は、帯域幅０〜Ｆｓｉｎ／２ではなく０〜Ｆｓｏｕｔ／２だけ占有する）。
【０１４６】
段階２。「６４倍オーバサンプリング」と呼ばれる（図８のブロック２１に同じである）：信号が６４倍オーバサンプリングされ、その結果、１２８×Ｆｓでサンプリングされ、Ｆｓｏｕｔ／２〜６４×Ｆｓｉｎ＝１２８×Ｆｓｉｎ／２が空のスペクトルである内部信号が得られる。
【０１４７】
段階３。「２次Ｂ−スプライン補間」と呼ばれる（図８のブロック２２に同一である）：この最終段階中、２次「Ｂ−スプライン」補間が行われ、オーバサンプリングされた周波数Ｆｓｏｕｔの出力信号が生成される。帯域制限フィルタによってスペクトル内容がＦｓｏｕｔ／２に低減されるので、出力周波数範囲（すなわち、０〜Ｆｓｏｕｔ／２）内にエイリアシング周波数成分が現れる危険はない。補間は、サンプリング周波数比Ｆｓｒａｔｉｏ＝Ｆｓｉｎ／Ｆｓｏｕｔを表す信号の制御の下で行われる。前に述べたように、この制御パラメータは、（ブロック２２に同じ）ブロックの入力に送出され、そのブロックは、出力においてサンプリング周波数Ｆｓｏｕｔで出力信号を送出する。
【０１４８】
図１３のグラフは、このプロセスを示している。縦軸は信号の振幅Ａを表し、横軸は周波数で目盛りがつけられている。周波数Ｆｓｏｕｔ／２、Ｆｓｉｎ／２、Ｆｓｉｎ、および６４×Ｆｓｉｎが示されている。スペクトルの下位部分、一方は０〜Ｆｓｏｕｔ／２、他方はＦｓｏｕｔ／２〜Ｆｓｉｎ／２においては、それぞれ出力信号および入力信号について、空ではない周波数スペクトル内容が灰色で示されている。Ｆｓｉｎ／２より上は、スペクトルが空である。
【０１４９】
第１のアンダサンプリングのケースにおける、本発明の方法によるサンプリング周波数変換器装置は、適切な帯域制限フィルタを導入することを除き、オーバサンプリングのケースの装置と厳密に同一なアーキテクチャを有し、このことが、本発明の非常に重要な特性を構成しており、ある種の利点を提供することは、上記の説明から明らかである。
【０１５０】
次に、本発明による帯域制限フィルタの生成について、より詳細に説明する。
【０１５１】
重要な特性によれば、帯域通過制限が分離され、その結果、出力周波数帯域内のファントム周波数を構成し得る周波数を補間から分離することが可能になり、それにより、１つの時間基準が、もう１つの時間基準に効率的に転送されることが可能になる。これには、いくつかの大きな利点がある。
【０１５２】
この手法で適応的時間部分（補間）を実行するのは、非常に簡単である。好ましい一実施形態においては、３つのフィルタ係数だけが適応的（たとえば、２次「Ｂ−スプライン」係数）であり、リアルタイムで計算する必要がある。この結果、計算量が少なくなり、この手法で実現するのが非常に簡単になる。
【０１５３】
帯域通過制限段階と補間段階を分離することにより、遅延時間フィルタの帯域制限係数を計算することが可能になり（したがって、リアルタイム処理経路では計算しない）、したがって、やはり即時の計算量が低減される。
【０１５４】
以下に詳述するように、本発明による方法は、フィルタの帯域制限係数を計算するための特別なアルゴリズムを必要としない。実際、オーバサンプリングのケースに使用されるアルゴリズムが、フィルタ係数を計算するのにも使用され、したがって、特別なフィルタ係数計算アルゴリズムが回避される。このことは、主要な特性の１つを構成している。
【０１５５】
帯域制限フィルタ係数を生成する方法は、フーリエ変換の周知の固有の特性に基づいている。
【０１５６】
ｘは「時間範囲」内の信号を表し、Ｘは「周波数範囲」内のその表現であり、さらにＦＴはフーリエ変換演算子を表すものと仮定する。ｋはゼロを除く負ではない任意の実数であり、ｔおよびｆは、それぞれ時間および周波数を表すものと仮定する。
【０１５７】
フーリエ変換の特性の故に、次のように記述することができる。
【０１５８】
ＦＴ（ｘ（ｋｔ））（ｆ）＝Ｘ（ｆ／ｋ）    （１１）
【０１５９】
次に、オーバサンプリングのケースに使用された、標準の２倍オーバサンプリングについて検討する。好ましい一実施形態においては、フィルタは、本明細書の最後にある表ＩＶに示す典型的な特性を有する。
【０１６０】
次に、Ｆｓｉｎ／２≦Ｆｓｏｕｔ＜Ｆｓｉｎである場合について検討する。これは、１／２≦Ｆｓｏｕｔ／Ｆｓｉｎ＜１の関係が検証されることを暗示している。ｒ＝Ｆｓｏｕｔ／Ｆｓｉｎ＜１であると仮定する。次に、信号ｈについて検討し、Ｆｓｒａｔｉｏ＝ｒの比でのサンプリング周波数変換を適用する。ｒ＜１であるので、この場合もオーバサンプリングモードであり、やはり前述の段階を適用することが可能となる。対応する出力信号をｈｏｕｔと呼ぶものとする。したがって、ｈｏｕｔは、瞬間ｒｎで再サンプリングされた信号ｈ（ｎ）、たとえばｈｏｕｔ（ｎ）＝ｈ（ｒｎ）を表す。したがって、周波数範囲内で次式が得られる。
【０１６１】
ＦＴ（ｈｏｕｔ（ｎ））（ｆ）＝Ｈｏｕｔ（ｆ）＝Ｈ（ｆ／ｒ）    （１２）
【０１６２】
上式は、フィルタｈｏｕｔ（ｎ）が、本明細書の最後にある表Ｖに示す特性を有することを意味する。
【０１６３】
したがって、この手法は、基本的アルゴリズム「ＳＲＣ」を有効に利用して、帯域制限フィルタの係数を計算し、したがって、既に示したように、この作業のための特別な資源または専用の資源を何も必要とせず、大きな利点を構成するものである。
【０１６４】
次に、アンダサンプリングのより一般的なケース、すなわち、Ｆｓｏｕｔ＜Ｆｓｉｎ／２が検証される場合について説明する。
【０１６５】
追加のアンダサンプリング段階が挿入される場合、このケースは、Ｆｓｉｎ／２＜Ｆｓｏｕｔ＜Ｆｓｉｎに関して前述したケースから容易に導き出すことができることを、以下に示す。
【０１６６】
Ｆｓｏｕｔ＜Ｆｓｉｎ／２の場合、次のような、ゼロ以外の１つの正の整数Ｍが存在する。
【０１６７】
２−ＭＦｓｉｎ／２≦Ｆｓｏｕｔ＜２−ＭＦｓｉｎ    （１３）
【０１６８】
実際、この整数Ｍは、次の反復アルゴリズムを使用して、容易に計算することができる。
【０１６９】
段階１：Ｍ＝０の初期化。
段階２：Ｍ＝Ｍ＋１。
段階３：２−ＭＦｓｉｎ／２≦Ｆｓｏｕｔの場合、反復を止めて、段階２に進む。
【０１７０】
次に、入力信号に、２倍アンダサンプリング回路のＭ個の段階を通過させると仮定する。このケースでは、その結果得られる信号のサンプリング周波数は、Ｆｓｉｎ＝２−ＭＦｓｉｎとなる。したがって、次の関係が検証される。
【０１７１】
Ｆｓｉｎ’／２≦Ｆｓｏｕｔ＜２−ＭＦｓｉｎ’    （１４）
【０１７２】
この関係は、Ｆｓｉｎ／２≦Ｆｓｏｕｔ＜Ｆｓｉｎに関して既に検討したケースにほとんど同様であり、Ｆｓｉｎがサンプリング周波数信号Ｆｓｉｎ’と単に交換されているだけである。
【０１７３】
したがって、Ｆｓｏｕｔ＜Ｆｓｉｎ／２のケースを実施するためには、次の各段階を実行するだけで十分である。
【０１７４】
段階１：初期化してＭを得る。
段階２：２倍アンダサンプリングをＭ段階適用して、Ｆｓｉｎ’＝２−ＭＦｓｉｎを得る。
段階３：Ｆｓｉｎ’／２＜Ｆｓｏｕｔ＜Ｆｓｉｎ’として、前のケースの段階を適用する。
段階４：サンプリング周波数に変換すべきデータがまだある場合、段階２に戻る。
【０１７５】
したがって、Ｆｓｏｕｔ＜Ｆｓｉｎ／２のケースで本発明の方法を実施するための装置は、前のケース（すなわち、Ｆｓｉｎ／２≦Ｆｓｏｕｔ＜Ｆｓｉｎの場合）から直接導き出される。第１のブロックの前に、２倍アンダサンプリングのＭ段階からなるカスケードを置くだけで十分である。また、後者の装置それ自体が、Ｆｓｏｕｔ＞Ｆｓｉｎの場合の「オーバサンプリング」のケースを実施するための装置（図８）から直接導き出されたことも示されている。単に第１の段階（ブロック２）だけが、Ｆｓｏｕｔ／２での帯域制限フィルタをその中に含めることにより、わずかに改変する必要があった。
【０１７６】
図１４は、この方法を実施する装置のアーキテクチャを、ブロック図の形で図式的に示している。
【０１７７】
ブロック２１および２２は、その機能において、図８で同じ参照符号をもつブロックと厳密に同一である。ブロック２０’はブロック２０に類似しているが、前述したように、Ｆｓｏｕｔ／２での帯域制限フィルタが組み込まれている。最後に、入力ブロック、参照符号２３は、２倍アンダサンプリングの、カスケードのＭ個の同一な段階、２３１〜２３Ｍを含んでいる。この入力ブロックは、入力信号Ｆｓｉｎを受け取り、ブロック２０’の入力に出力信号Ｆｓｉｎ’を送出する。ブロック２３、２３１〜２３Ｍの各段階は、その入力Ｆｓｉｎ／２、．．．、Ｆｓｉｎ／２Ｍ−１、Ｆｓｉｎ’＝Ｆｓｉｎ／２Ｍで受け取られる信号に関する２倍アンダサンプリング信号を送出する。これに続いて、ブロック２０’は、その出力で信号２Ｆｓｉｎ’を送出し、ブロック２１は信号１２８Ｆｓｉｎ’を送出する。２次「Ｂ−スプライン」補間用のブロック２２は、比パラメータＦｓｒａｔｉｏ＝（Ｆｓｉｎ／Ｆｓｏｕｔ）の制御の下で、出力信号Ｆｓｏｕｔを送出する。
【０１７８】
このアーキテクチャは、サンプリング周波数変換のすべての可能なケースをカバーする。
【０１７９】
アンダサンプリング段階の数は、ＦｓｉｎおよびＦｓｏｕｔがわかった後、動的に決定される。実際、比Ｆｓｒａｔｉｏ＝（Ｆｓｉｎ／Ｆｓｏｕｔ）、あるいは同じことだが比Ｆｓｏｕｔ／Ｆｓｉｎがわかれば十分である。
【０１８０】
説明したように、本発明の方法重要な特性のうちの１つにしたがって、アンダサンプリング、帯域制限、および補間プロセスがアーキテクチャ的に分離されているので、Ｆｓｏｕｔ＜Ｆｓｉｎの場合でも、可能なサンプリング周波数変換の振幅に関する理論的制限がない。アンダサンプリング段階、またこのことからこの方法を実施する装置用のアンダサンプリング段階を、適切な数Ｍ個だけ用意すれば十分である。
【０１８１】
ソフトウェア要素を用いて実施される方法を実施する際は、たとえば、いわゆる「ＲＡＭ」タイプの、記録プログラムをもつ自動データ処理システムの中央記憶装置のスロットをアンダサンプリング段階に割り当てることによって、これを実現することができる。実施の際の唯一の制限は、中央処理装置の利用可能な能力および／または装置の利用可能なデータ処理メモリ量によるものである。したがって、可能なＦｓｉｎ／Ｆｓｏｕｔ変換比に関する理論的な制限はない。この極めて重要な特性は、従来技術の方法に勝る、決定的な技術的利点をもたらす。
【０１８２】
上記に照らせば、本発明によるサンプリング周波数（速度）変換方法は、以下に述べる４つの特性に分解することができるといえる。
【０１８３】
１．入力に配置され、Ｆｓｉｎ＞Ｆｓｏｕｔの場合のみ働く、Ｆｓｏｕｔ／２での帯域通過制限フィルタ。
【０１８４】
２．（ＦｓｉｎおよびＦｓｏｕｔの間の比に従って）入力信号のサンプリング周波数をＬ倍に増加させて、Ｌ×ＦｓｉｎまたはＬ×Ｆｓｉｎ’に等しいサンプリング周波数を得、したがって、その後の補間動作で著しい歪みが生じない、オーバサンプリングフィルタ。
【０１８５】
３．上記のオーバサンプリングフィルタの出力信号を入力で受け取り、周波数Ｆｓｏｕｔでサンプリングされた出力信号を直接生成する補間段階。
【０１８６】
４．入力に配置された帯域通過制限フィルタを、次のように構成する段階。
【０１８７】
４．１．Ｆｓｉｎ＞Ｆｓｏｕｔ≧Ｆｓｉｎ／２の場合は次のとおりである。
【０１８８】
（ａ）そのインパルス応答によって特徴づけられる、所与の「ＦＩＲ」フィルタ原型を使用する。
【０１８９】
（ｂ）Ｆｓｏｕｔ／Ｆｓｉｎに相似の比に従って、その周波数特性がこの原型の周波数特性と等しくなる新しい「ＦＩＲ」フィルタの係数を得るために、本来のサンプリング周波数変換アルゴリズムを使用して、１単位よりも大きいＦｓｒａｔｉｏ＝Ｆｓｉｎ／Ｆｓｏｕｔのサンプリング周波数比に従って、このインパルス応答を再サンプリングする。
【０１９０】
（ｃ）この新しい「ＦＩＲ」フィルタを、Ｆｓｏｕｔ／２での帯域通過制限フィルタとして使用する。
【０１９１】
４．２．Ｆｓｉｎ／２＞Ｆｓｏｕｔの場合、次のとおりである。
【０１９２】
（ａ）Ｆｓｉｎ／２ｋ＞Ｆｓｏｕｔ≧Ｆｓｉｎ／（２（ｋ＋１））となるような、１つの整数ｋを決定する。
【０１９３】
（ｂ）アンダサンプリングフィルタを、「ＳＲＣ」装置の入力において、係数２ｋで構成し有効化する。
【０１９４】
（ｃ）周波数Ｆｓｉｎ’＝Ｆｓｉｎ／２ｋでサンプリングされた入力信号に（すなわち、アンダサンプリングフィルタの出力で）その制限が適用されることを除き、上記の項４．１．と同じ形で帯域通過制限フィルタが構成される。
【０１９５】
（ｄ）帯域通過制限フィルタは、このケースでは、アンダサンプリングフィルタと帯域通過制限フィルタを組み合わせたものである。このフィルタの出力周波数は、Ｆｓｉｎ’、すなわち、Ｆｓｉｎ／２ｋで表される。
【０１９６】
４．３．Ｆｓｉｎ≦Ｆｓｏｕｔの場合、帯域通過制限フィルタを、項４．２．で使用される「ＦＩＲ」フィルタ原型に制限する。
【０１９７】
帯域通過制限フィルタの適応的な部分は、変化の範囲を狭めることが少なくとも可能でなければならないことに、特に留意することができる。実際、本発明の重要な特性によれば、Ｆｓｉｎ＞Ｆｓｏｕｔ＞Ｆｓｉｎ／２のケースを利用することが常に可能である。したがって、このフィルタは、少なくとも、範囲［Ｆｓｉｎ／４；Ｆｓｉｎ／２］内のカットオフ周波数でのみ適用可能である必要がある。２で除算することは、シャノンの定理の結果である。値Ｆｓｉｎ／２ｋは、Ｆｓｉｎ／２＞ＦｓｏｕｔではＦｓｉｎ’で表され、それ以外のすべてのケースではＦｓｉｎ’＝Ｆｓｉｎで表される。
【０１９８】
説明したばかりの本発明による方法の基本的特性は、図１５のブロック図で、全体的参照符号３で、図式的に表すことができる。
【０１９９】
ブロック３０は、帯域通過フィルタの構成段階を示す。このフィルタは、その入力で、入力サンプリング周波数および出力サンプリング周波数、それぞれＦｓｉｎおよびＦｓｏｕｔの値を受け取る。Ｆｓｉｎ≦Ｆｓｏｕｔ（項４．３．参照）、Ｆｓｉｎ＞Ｆｓｏｕｔ≧Ｆｓｉｎ／２（項４．１．参照）、またはＦｓｉｎ／２＞Ｆｓｏｕｔ（項４．２．参照）かどうかが決定される。それに従って、アンダサンプリングフィルタが構成され、帯域通過制限フィルタの係数が計算される。出力で、アンダサンプリングフィルタを構成し、帯域通過制限フィルタの係数を計算することを可能にするパラメータ、すなわち図１５の参照符号Ｄａｔａｃｏｎｆｉｇが得られる。
【０２００】
このＤａｔａｃｏｎｆｉｇパラメータは、帯域通過制限フィルタからなるブロック３１に送出される。また、ブロック３１は、２つの追加の入力において、サンプリング周波数Ｆｓｉｎの値、およびこの周波数でサンプリングされる入力データＤａｔａｉｎも受け取る。ブロック３１は、アンダサンプリングフィルタ３１０および本来の帯域通過制限フィルタ３１１（検討されるケースによる任意選択の段階）を含む。
【０２０１】
ブロック３１、より具体的にはブロック３１１で生成される出力信号ＤａｔａＢＬは、サンプリング２で帯域通過に制限された入力データからなる。
【０２０２】
帯域通過制限フィルタ３１０は、動的に構成される。これは、Ｆｓｏｕｔ＞Ｆｓｉｎ／２の場合にのみ、作動する（項４．１．参照）。
【０２０３】
ブロック３１、より具体的にはブロック３１１で生成される出力信号ＤａｔａＢＬは、（上記で定義された）サンプリング周波数Ｆｓｉｎ’での帯域通過に制限された入力データからなる。
【０２０４】
信号ｄａｔａＢＬは、Ｌ倍のオーバサンプリングフィルタ３２に送出される。
【０２０５】
このフィルタ３２によって出力で生成される信号ＤａｔａＢＬ’は、サンプリング周波数Ｌ×Ｆｓｉｎ’の帯域通過中に制限された信号である。この信号ＤａｔａＢＬ’は、補間段階３３の入力に送出される。
【０２０６】
補間段階３３は、歪みを生じさせないように構成され、周波数Ｆｓｏｕｔでサンプリングされた信号を生成する。
【０２０７】
説明したばかりの本発明による方法は、計算回路およびデータ記憶回路、（たとえば、上記の「ＲＯＭ」タイプの）固定メモリ、および／または具体的にはフィルタ係数を記憶するための（上記の「ＲＡＭ」タイプの）ランダムアクセス揮発性メモリと対話するソフトウェア部分の手段を用いて、実施することができる。また、この方法は、メモリ回路を伴う特定の論理回路、記録済みプログラムを有する自動データ処理システムである標準マイクロコンピュータ、または記憶手段を伴う、たとえば英語名「ＤＳＰ」（「デジタル信号プロセッサ」を表す）で知られるタイプの、デジタル信号処理専用のプロセッサを使用して、実施することもできる。
【０２０８】
図１６は、本発明の好ましい一実施形態による、サンプリング周波数（速度）変換方法を実施する装置のアーキテクチャの一例を、全体的参照符号４で、図式的に示している。
【０２０９】
図１６の上位部分に示されている回路のモジュールは、この方法の初期化段階に関係している。
【０２１０】
第１のモジュール４０は、入力信号と出力信号のサンプリング周波数間の所望の比Ｆｓｒａｔｉｏを計算することを可能にする、パラメータｒＦｓを受け取る。
【０２１１】
この比Ｆｓｒａｔｉｏは、モジュール４２に送出され、その結果、前に定義された係数Ｍが生成され、また不均等Ｍ＞０が検証された場合、モジュール４４に送出されて、比Ｆｓｒａｔｉｏが訂正される。
【０２１２】
係数Ｍは、帯域通過制限フィルタの係数を計算するためのモジュール４１、および上記の比Ｆｓｒａｔｉｏを訂正するためのモジュール４４の２つのモジュールの入力に送出される。帯域通過制限は、Ｍ≧０の場合にのみ、有効である。
【０２１３】
モジュール４１の出力における信号は、２倍オーバサンプリング係数を適合させるためのモジュール４３に送出され、すべてのケースで計算が行われる。
【０２１４】
図１６の下位部分に示された回路の各モジュールは、本発明による方法の、リアルタイムで実施される段階に対応している。さらに、補間器モジュール４８までの左側部分では、このプロセスは、Ｄａｔａｉｎで参照される入力データと同期している。またこのプロセスは、このモジュール４８からの、Ｄａｔａｏｕｔで参照される出力データと同期している。
【０２１５】
サンプリング周波数Ｆｓｉｎでの入力データＤａｔａｉｎは、第１のバッファメモリ４９ｅの入力に送出され、このメモリに記憶される。これは、たとえば、いわゆる「ＦＩＦＯ」タイプ（「先入れ先出し」を表す）のメモリでよい。このバッファ４９ｅの出力は、入力データフローＤａｔａｉｎと同期して、Ｍ個のアンダサンプリング段階を含むモジュールの入力に送出される。ここでＭはモジュール４２によって計算されるパラメータである。説明したように、この動作は、Ｍ≦０の場合にのみ行われる。そうでない場合、分岐、すなわち現在使用される英語の用語による「バイパス」が用意される。したがって、データは、モジュール４５とカスケードされたモジュールに直接送出される。これを行うために、モジュール４５は、入力データを、アンダサンプリング段階または「バイパス」にスイッチするためのＭの値に反応する、制御手段（図示せず）を含む。
【０２１６】
モジュール４６は、２倍オーバサンプリングおよび帯域通過制限動作を行う。この場合も、説明したように、後者の動作は、「アンダサンプリング」モードでのみ行われる。
【０２１７】
その出力における信号は、６４倍オーバサンプリングモジュール４７に送出され、そのモジュールは、モジュール４４でＭ＞０の場合、制御入力で、訂正された比Ｆｓｒａｔｉｏを受け取る。モジュール４７の出力は、データ補間モジュール４８に送出される。説明したように、好ましい一実施形態においては、この補間は、２次「Ｂ−スプライン」に基づく。
【０２１８】
最後に、モジュール４８の出力におけるデータは、入力バッファメモリ４９ｅと同じタイプでよい、出力バッファメモリ４９ｓに記憶される。後者は、出力データＤａｔａｏｕｔを、所望のＦｓｒａｔｉｏの関数として、サンプリング周波数Ｆｓｏｕｔで送出する。
【０２１９】
本発明の方法の好ましい適用例は、まず、本来のサンプリング速度変換、すなわち「ＳＲＣ」に関し、より具体的には、オーディオ分野で使用される「ＳＲＣ」に関する。
【０２２０】
この分野における「ＳＲＣ」の典型的な適用例は、所与のサンプリング周波数のオーディオデジタルデータを同じ種類だが異なるサンプリング周波数でサンプリングされたオーディオデータに変換することである。オーディオデジタル分野では、多数のサンプリング周波数が使用され、特に、８、１１．０２５、１２、１６、２２．０５、２４、３２、４４．１、４８、（６４）、８８．２、９６、（１２８）、１７６．４、１９２、（３５２．８および３８４）ｋＨｚが使用される。括弧内の周波数はめったに使用されないが、それ以外は、ほとんど標準として、頻繁に使用される。
【０２２１】
データを１つのオーディオデジタルシステムから別のシステムに転送するために、しばしばデータのサンプリング周波数を適合させる必要がある。オーディオデジタルシステムのどれかが、接続されている他のシステムのサンプリング周波数と互換性がないためである。その結果、互換性のない２つのシステムの間に接続を確立するには、しばしば、インターフェースで「ＳＲＣ」を使用する必要がある。
【０２２２】
「ＳＲＣ」の典型的な適用例は、自動車業界において、マルチメディア車載システムに関して見出せる。現代の自動車アーキテクチャには、しばしば、オーディオデジタルデータを自動車のリアスピーカに送出するために、固定サンプリング速度、たとえば、４８ｋＨｚで動作する、マルチメディア転送バス（たとえば、いわゆる「ＭＯＳＴ」タイプのバス）が組み込まれている。しかし、自動車内には、他のオーディオソース、すなわち、４４．１ｋＨｚのサンプリング周波数を用いるＣＤ読取り器や、８ｋＨｚで動作する「ＧＳＭ」標準への携帯電話接続用のいわゆる「ハンズフリー」装置など、４８ｋＨｚとは異なるサンプリング周波数の信号を使用するサービスも存在する。したがって、組み込まれたマルチメディアバスにオーディオデジタルデータを送出するためには、サンプリング周波数変換を行う必要がある。より一般的には、周波数Ｆ１、．．．、Ｆｘ、．．．、ＦｎｋＨｚでサンプリングされたｎ個の信号源があり、ここで、Ｆｘは、上記の値のどれかに対応する。したがって、変換比Ｒｘ＝（Ｆｘ／４８）をもつｘ個の「ＳＲＣ」を有する必要がある（ＦｘはｋＨｚで表される）。説明したように、Ｒｘは、オーバサンプリングモードまたはアンダサンプリングモードにおける任意の値であると仮定することできる。唯一の制限は、実際に使用される技術によるものである。
【０２２３】
本発明による方法は、本来のサンプリング周波数変換には限定されない。この方法を適用して、他の多くの分野で利益を得ることができる。
【０２２４】
非網羅的な例として、この方法を使用して、特に、デジタルアナログ変換器におけるジッタをなくすことができる。
【０２２５】
ジッタは、オーディオデジタルサウンドの再生システムまたは記録システムにおける品質劣化の主な要因のうちの１つであることが知られている。ジッタは、そのサイクルの中央値付近のクロックサイクルにおける、望ましくない変動によって特徴付けられる。これは、オーディオクロック上に存在する雑音信号であると考えることができる。
【０２２６】
こうしたシステムには、デジタルアナログ変換器が組み込まれている。良好な品質のデジタルアナログ変換を実現するには、この寄生ジッタの影響をできるだけなくす必要がある。
【０２２７】
そのようなシステムの一般的アーキテクチャには、入力データフローからのデジタル信号およびクロック信号を抽出し、それらを２つの別々の経路に分離するオーディオデジタル受信入力が含まれる。この段階は、「ＰＬＬ」タイプ（「フェーズロックループ」を表す）の発振器に基づいている。「ＰＬＬ」が入力データフローに対して位相合せを行っても、送出の品質は低いことが、経験からわかっている。オーディオデジタル信号の品質を損なう、一般に望ましくない残留ジッタが存在する。
【０２２８】
出力段階では、本来のデジタルアナログ変換を行う。
【０２２９】
この問題を回避するために、低ジッタの信号を利用するのではなく、非常に正確なローカルクロックが使用される。ローカルクロック上で低ジッタを実現する方がはるかに容易であることが理解されよう。「ＳＣＲ」は、２つの段階の間に挿入される。後者は、入力信号の周波数と正確なローカルクロックによって課される周波数との間のサンプリング周波数変換を行う。図１６のケースでは、「ＳＲＣ」までの入力回路は、入力データのサンプリング周波数と同期する。「ＳＲＣ」からの出力回路は、（内部クロックによって決定される）出力データのサンプリング周波数と同期する。
【０２３０】
ちなみに、「ＳＲＣ」の使用によって実現される追加の利点は、デジタルアナログ変換器のアナログ出力段階は、実現が容易な１つの信号サンプリング周波数に対してのみ最適化すればよい、ということにある。それとは正反対に、「ＳＲＣ」のない装置では、アナログ出力段階は、複数のサンプリング周波数に合わせる必要があるので、妥協に基づいている。
【０２３１】
上記を参照した後は、本発明によってその定められた目的が余裕をもって実現されることが、容易に理解されよう。
【０２３２】
実際、本発明による方法は、先に要約された多くの利点をもたらす。それらをすべて再び列挙する必要はないが、主な利点を以下に挙げることができる。
【０２３３】
複雑さの度合いが低く、性能が高い。
【０２３４】
入力サンプリング周波数と出力サンプリング周波数の間の制限のない変換比が可能となり得る。
【０２３５】
同じアルゴリズムを使用して、サンプリング周波数変換を行い、帯域通過制限フィルタ係数を導き出す。
【０２３６】
フィルタ係数の数が少ないので、記憶容量が少なくて済む。
【０２３７】
ただし、本発明は、特に図８〜１６に関して、明示的に記載された例示的な実施形態にのみ限定されるものではないことが、明らかである必要がある。
【０２３８】
この方法によって必要とされる機能（フィルタリング、オーバサンプリング、アンダサンプリング、補間など）を実施するために使用することのできる回路の数値的値および例は、本発明の主な特性をより明確に表すためにのみ示されており、単に当業者の知識の範囲内での技術的選択の結果によるものである。これらの機能のほとんどが従来技術のものであり、本発明の新規の特性および得られる技術的利点は、その特定の構成にあることを既に示した。また、このことは、大きな改変をせずに従来技術の技法を適用することが可能であるので、追加の利点も表している。
【０２３９】
本発明は、明示的に記載されたどの適用例にも限定されない。また、既に述べたように、本来のサンプリング速度変換に関する主な用途に加えて、本発明を利用して、多くの他の分野でも利益を得ることができる。
【０２４０】
【表１】
2006345508.tif 000016
表Ｉ  
【０２４１】
【表２】
2006345508.tif 000017
表ＩＩ
【０２４２】
【表３】
2006345508.tif 000018
表ＩＩＩ
【０２４３】
【表４】
2006345508.tif 000019
表ＩＶ
【０２４４】
【表５】
2006345508.tif 000020
表Ｖ
【図面の簡単な説明】
【０２４５】
【図１】従来技術のサンプリング周波数変換器装置の一実施形態を概略的に示す図である。
【図２】ローパスフィルタの周波数応答曲線を示す図である。
【図３】いわゆる「ＦＩＲ」タイプのデジタルフィルタを概略的に示す図である。
【図４】デジタルデータオーバサンプラを概略的に示す図である。
【図５】デジタルデータデシメータ回路を概略的に示す図である。
【図６】簡略化したデジタルデータデシメータ回路を概略的に示す図である。
【図７】補間プロセス、すなわち曲線上の任意の点で信号の値を計算できることを、図式的に示すグラフである。
【図８】オーバサンプリングモードに適用される、本発明によるサンプリング周波数変換方法の主な段階を、ブロック図の形で示す図である。
【図９】このオーバサンプリングモードで実現される周波数範囲を図式的に示すグラフである。
【図１０−１２】このオーバサンプリングモードで２次「Ｂ−スプライン」関数を使用する補間段階を図式的に示すグラフである。
【図１３】第１のアンダサンプリングモードで実現される周波数範囲を図式的に示すグラフである。
【図１４】アンダサンプリングモードに適用される、本発明によるサンプリング周波数変換方法の主な段階を、ブロック図の形で示す図である。
【図１５】アンダサンプリングモードおよびオーバサンプリングモードを包含する、本発明によるサンプリング周波数変換方法の諸段階を、ブロック図の形で示す図である。
【図１６】本発明の好ましい一実施形態によるサンプリング周波数変換方法を実施する装置のアーキテクチャの一例を概略的に示す図である。
【符号の説明】
【０２４６】
２０  ブロック、２倍オーバサンプリング、第１の段階
２０’  ブロック
２１  ブロック、６４倍オーバサンプリング、第２の段階
２２  ブロック、２次「Ｂ−スプライン」補間
２３  ブロック
３０  ブロック
３１  ブロック
３２  フィルタ
３３  補間段階
４０  第１のモジュール、第１の初期化モジュール
４１  モジュール、第３の初期化モジュール
４２  モジュール、第２の初期化モジュール
４３  モジュール、第５の初期化モジュール
４４  モジュール、第４の初期化モジュール
４５  モジュール、第１のプロセスモジュール
４６  モジュール、第２のプロセスモジュール
４７  ６４倍オーバサンプリングモジュール、第３のプロセスモジュール
４８  補間器モジュール、データ補間モジュール、第４のプロセスモジュール
４９ｅ  入力バッファメモリ、第１のバッファメモリ、バッファ
４９ｓ  出力バッファメモリ、バッファ
２３１〜２３Ｍ  カスケードのＭ個の同一な段階
３１０  アンダサンプリングフィルタ
３１１  本来の帯域通過制限フィルタ
【図１】
2006345508.tif 000021
【図２】
2006345508.tif 000022
【図３】
2006345508.tif 000023
【図４】
2006345508.tif 000024
【図５】
2006345508.tif 000025
【図６】
2006345508.tif 000026
【図７】
2006345508.tif 000027
【図８】
2006345508.tif 000028
【図９】
2006345508.tif 000029
【図１０】
2006345508.tif 000030
【図１１】
2006345508.tif 000031
【図１２】
2006345508.tif 000032
【図１３】
2006345508.tif 000033
【図１４】
2006345508.tif 000034
【図１５】
2006345508.tif 000035
【図１６】
2006345508.tif 000036
【手続補正書】
【提出日】平成18年10月6日(2006.10.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０２４５
【補正方法】変更
【補正の内容】
【０２４５】
【図１】従来技術のサンプリング周波数変換器装置の一実施形態を概略的に示す図である。
【図２】ローパスフィルタの周波数応答曲線を示す図である。
【図３】いわゆる「ＦＩＲ」タイプのデジタルフィルタを概略的に示す図である。
【図４】デジタルデータオーバサンプラを概略的に示す図である。
【図５】デジタルデータデシメータ回路を概略的に示す図である。
【図６】簡略化したデジタルデータデシメータ回路を概略的に示す図である。
【図７】補間プロセス、すなわち曲線上の任意の点で信号の値を計算できることを、図式的に示すグラフである。
【図８】オーバサンプリングモードに適用される、本発明によるサンプリング周波数変換方法の主な段階を、ブロック図の形で示す図である。
【図９】このオーバサンプリングモードで実現される周波数範囲を図式的に示すグラフである。
【図１０】このオーバサンプリングモードで２次「Ｂ−スプライン」関数を使用する補間段階を図式的に示すグラフである。
【図１１】このオーバサンプリングモードで２次「Ｂ−スプライン」関数を使用する補間段階を図式的に示すグラフである。
【図１２】このオーバサンプリングモードで２次「Ｂ−スプライン」関数を使用する補間段階を図式的に示すグラフである。
【図１３】第１のアンダサンプリングモードで実現される周波数範囲を図式的に示すグラフである。
【図１４】アンダサンプリングモードに適用される、本発明によるサンプリング周波数変換方法の主な段階を、ブロック図の形で示す図である。
【図１５】アンダサンプリングモードおよびオーバサンプリングモードを包含する、本発明によるサンプリング周波数変換方法の諸段階を、ブロック図の形で示す図である。
【図１６】本発明の好ましい一実施形態によるサンプリング周波数変換方法を実施する装置のアーキテクチャの一例を概略的に示す図である。
【外国語明細書】
METHOD AND DEVICE FOR CONVERTING THE SAMPLING FREQUENCY OF A DIGITAL SIGNAL
Background of the Invention
1. Field of the Invention
The invention relates to a method for converting the sampling frequency of a digital signal.
The invention also relates to a device for carrying out the method.
It may be applied more particularly, but not exclusively, in the field of digital audio signal processing.
2. Description of Prior Art
To basic concepts of the invention will be examined in the following on the basis of this preferred embodiment of the invention.
Generally speaking, many modern signal processing processes are implemented in the digital field. The sampling frequencies used vary according to the required signal quality and the available bandwidth of the data transmission channel. For example, the audio processing systems typically use sampling frequencies of 48, 96 or 192 kHz for a professional audio quality, a sampling frequency of 44.1 kHz for a so-called “general public” quality as far as CD audio quality is concerned, and sampling frequencies of 8 kilohertz to 192 kHz for the compression/decompression audio standards processing audio signals.
To simplify the description, the Sampling Rate Converter that carries out this process will hereafter be referred to as “SRC”, according to the English terminology currently used).
The use of an “SRC” that carries out a sampling frequency conversion is unavoidable in interface devices arranged between two systems operating at different sampling frequencies.
Figure 1 attached to this description illustrates very diagrammatically such an “SRC”, denoted by 1. Input signal Vi is sampled at the frequency Fsin, and output signal Vo is sampled at the frequency Fsout.
In the description that follows the designation Fs refers to a generic sampling frequency, whilst Fsin and Fsout refer explicitly to the input and output frequencies respectively. 
The task of an asynchronous sampling rate converter, or “SRC”, is essentially to calculate output data sampled at an output sampling frequency Fsout as a function of input data sampled at an input sampling frequency and of a Fsin/Fsout conversion ratio, all these parameters being predetermined. In other words, the sampling frequency conversion is carried out by interpolating the input data for generating output data at the output sampling frequency. The “SRC” is of the asynchronous type if the Fsin/Fsout ratio cannot be described as a ratio of two positive whole numbers. Henceforth in this description the term “SRC” will be used to specify whether the converter is a sampling rate converter of the asynchronous type.
The “SRC’s” are often characterised by their performances in terms of so-called “THD+N” (according to the English abbreviation currently used for “Total Harmonic Distortion+ Noise”) and of “SNR” (according to the English abbreviation currently used for “Signal to Noise ratio”), as well as by the maximum and minimum possible Fsout/Fsin ratios. The limitations associated with these parameters are linked to the algorithm used to obtain the sampling frequency conversion.
Numerous solutions have been proposed in the Prior Art. By way of non-exhaustive examples mention may be made of the following typical “SRC’s” on the market:
・  the integrated circuits that use an “SRC”, models SRC4190, SRC4192 and
SRC4193, sold by TEXAS INSTRUMENTS, Inc. (registered trademark), based on the technology described in the patent US 6 747 858 B1 (Terry L. Sculley et al.);
・  the integrated circuits that use an “SRC”, models AD1896 and AD1895, sold by
ANALOG DEVICES, Inc. (registered trademark), based on the technology described in the patent US 6 141 671 B1 (Robert W. Adams et al); or
・  the integrated circuits that use an “SRC”, models CS8420 and CS8421), sold by
CIRRUS LOGIC, Inc. (registered trademark), based on the technology described in the patent US 6 208 671 B1 (John Paulos et al.).
The patent of Terry L. Scully et al. (TEXAS INSTRUMENTS) is based on a retroaction loop to compensate for the errors inherent in the sampling frequency conversion process. This characteristic is similar to that used in a modulator of the so-called “delta-sigma” type. A decimation filter stage is used at the output of an interpolation stage. This approach involves operating at a greater speed than the output sampling frequency. Moreover, it is necessary to provide a storage memory of the “ROM” (Read Only Memory) type or similar of relatively large capacity, the number of coefficients of the filters used being typically between 500 and 1000.
According to the patent of Robert W. Adams et al. (ANALOG DEVICES), the sampling frequency conversion process is carried out adaptively by linearly interpolating filter coefficients to obtain the desired sampling frequency conversion. It is the entire filter (e.g. with many connections, typically 64 or more) that is interpolated before being applied to the signal. Again, this approach requires a large quantity of “ROM” memory, because in a preferred embodiment, including that used in the above-mentioned integrated circuits, the resultant number of filter coefficients is equal to 2048.
The patent of John Paulos et al. (CIRRUS LOGIC) discloses a sampling frequency conversion process based on over-sampling that depends on the Fsin/Fsout ratio, which a priori is a variable ratio. It is based on the spectral properties of the phantom images that appear at the frequencies associated with the over-sampling, for example in relation to the Fsin/Fsout ratio. Again, this approach requires a large quantity of “ROM” memory, because the number of filter coefficients is typically equal to 8000.
With regard to the possible Fsin/Fsout conversion ratios, it should be pointed out that the TEXAS INSTRUMENT approach typically limits them to 16:1 or 1:16, and the respective ANALOG DEVICES and CIRRUS LOGIC approaches both limit them to 7.75:1 and 1:8, according to whether Fsin is larger or smaller than Fsout.
It is therefore established, among other things, that none of the solutions of Prior Art is suitable, for example, for converting a stream of data at a frequency of 8 kHz, generated by a “GSM” standard mobile telephone, to an audio signal sampled at a frequency of 192 kHz.
It is therefore felt necessary to provide a sampling frequency conversion method that does not suffer from the disadvantages of the Prior Art, some of which have just been briefly outlined.
This is therefore the main object of the invention.
Moreover, a further object of the invention is to provide a method that meets additional requirements not covered by the Prior Art.
Summary of the Invention
The method according to the invention allows sampling frequency conversion ratios, Fsin/Fsout, of almost unlimited amplitude. In fact, according to the invention, the limitation of this ratio is due exclusively to the limitations of calculating capacity of the device carrying out the method and not to the limitations inherent in the basic algorithm used, as is the case in the Prior Art.
Another important aspect of the method according to the invention is its capacity to use the sampling frequency conversion algorithm, on which it is based, to calculate the variable filter coefficients. In fact, when Fsout < Fsin, a band-pass limiting filter must be applied to avoid band fold-back, or “aliasing”, according to the English terminology currently used. It is clear that the band-pass limitation filtering depends on the Fsin/Fsout ratio, and because of this the filter coefficients vary with this ratio. In the Prior Art some filter coefficients are modified (continuously and in real time) by using a special coefficient adaptation algorithm. The method according to the invention, as indicated above and as will be demonstrated below, uses the same algorithm for adapting the band-pass limitation filter and for executing the sampling frequency conversion.
Another important aspect of the method according to the invention is that it enables the “data interpolation” function to be separated from the “band-pass limitation” function when Fsout is less than Fsin. In the classic “SRC” architectures of Prior Art the sampling frequency conversion algorithm mixes three functions in the “real time” path of the algorithm. According to the method of the invention, the input filter coefficients are adapted to obtain a band-pass limitation, but this adaptation is not carried out in real time or in the real time path of the algorithm, which requires greatly reduced data processing resources, particularly calculating capacity. According to the method of the invention the only adaptive part in real time is therefore the interpolation proper. Moreover, the algorithm underlying the method of the invention, in a preferred embodiment, such as a filter with only three points applying a technology based on the mathematical curves of the type known under the name “B-Splines”, and more precisely, in a preferred embodiment, quadratic “B-Spline” curves.
Yet another important characteristic of the sampling frequency conversion method according to the invention is that it requires only very few filter coefficients, which in turn requires reduced storage capacity: memory of the type “ROM” or similar. Typically, the required number of filter coefficients is equal to 600 maximum in a preferred embodiment, but it has been demonstrated, in a practical exemplary embodiment, that an “SRC” making use of the method of the invention could be implemented with a much lower number of filter coefficients, typically equal to 300, which is considered to be very significantly below the number of filter coefficients required in the methods of prior art, particularly the methods described in the above-mentioned American patents.
Finally, besides the main intended application of the method according to the invention, namely the sampling frequency conversion proper, the method may also be used to advantage in numerous other applications, in particular whenever the need is felt to synchronise the data sampling frequency with that of the signals generated by the general clock of a system.
By way of non-exhaustive example mention may be made of the systems that make use of the periods of prior art under the English abbreviation “DSS”, standing for “Data to System synchronisation”, in which digital data synchronisation systems are used as standard.
Summarising, the sampling frequency conversion method according to the invention presents the following advantages:
・  it is not very complex and has high performance;
・  it makes use of a data interpolation polynomial of the order of more than 1, with a short three-point adaptive filter;
・  it allows potentially unlimited conversion ratios of the input to output sampling frequencies;
・  it enables a separation to be made between the band-pass limitation and interpolation stages;
・  it makes use of the same algorithm to execute the sampling frequency conversion and to derive the band-pass limiting filter coefficients; and
・  it requires only low storage capacity, since the number of filter coefficients is low.
The principal object of the invention is therefore a sampling frequency conversion method according to a predetermined ratio comprising a first initialisation stage, consisting in acquiring a first sampling frequency, referred to as Fsin, associated with a first digital, so-called input signal, and in selecting a second sampling frequency, referred to as Fsout, associated with a second digital, so-called output signal, the ratio between the said first and second sampling frequencies constituting the said predetermined ratio, characterised in that it comprises an initialisation phase that includes:
・  a first initialisation stage consisting in determining a single whole number k, So that the relation:
(Fsin/Fsout)2k > 1 >(Fsin/Fsout)/(2(k+1)
is satisfied, and in recording the said number in storage means;
・  a second initialisation stage consisting if k > 0, in configuring a digital filter for under-sampling the said input signal by a factor of 2k, and in recording the parameters associated with this configuration in storage means;
・  a third initialisation stage consisting in configuring a digital band-pass limiting filter with a cut-out frequency Fsout/2, in determining its coefficients if, and only if, one of the following relations is satisfied: Fsin>Fsout > Fsin/2 or Fsin/2< Fsout, i.e. if k>0, and in recording the said coefficients in storage means;
and a process phase executed in real time, comprising:
・  a first process stage consisting, if and only if k>0, in applying the said under-sampling filter by a factor 2kto the said input signal in order to generate a first intermediate signal;
・  a second process stage consisting, if an only if k>0, in applying the said digital band-pass limiting filter to the said first intermediate signal, and in short-circuiting this filter if k<0 in order to generate a second intermediate signal;
・  a third process stage consisting in over-sampling the said second intermediate signal by a predetermined factor L; and
・  a fourth process stage consisting in applying to the said third intermediate signal a digital data interpolation stage in order to generate the said output signal at the sampling frequency Fsout.
A further object of the invention is a device for implementing the method. 
Brief Description of the Drawings
The invention will now be described in greater detail with reference to the attached drawings, in which
・  Figure 1 illustrates diagrammatically an embodiment of a sampling frequency converter device of prior art;
・  Figure 2 illustrates the frequency response curve of a low pass filter;
・  Figure 3 illustrates diagrammatically a digital filter of the so-called “FIR” type;
・  Figure 4 illustrates diagrammatically a digital data over-sampler;
・  Figure 5 illustrates diagrammatically a digital data decimator circuit;
・  Figure 6 illustrates diagrammatically a simplified digital data decimator circuit;
・  Figure 7 is a graph illustrating diagrammatically the interpolation process, i.e. the fact that it is able to calculate the value of the signal at any point on the curve;
・  Figure 8 illustrates, in the form of block diagrams, the main stages of the sampling frequency conversion method according to the invention applied to an over-sampling mode;
・  Figure 9 is a graph illustrating diagrammatically the frequency range obtained in this over-sampling mode;
・  Figures 10 to 12 are graphs illustrating diagrammatically an interpolation stage that makes use of quadratic “B-Spline” functions in this over-sampling mode;
・  Figure 13 is a graph illustrating diagrammatically the frequency range obtained in a first under-sampling mode;
・  Figure 14 illustrates, in the form of block diagrams, the main stages of the sampling frequency conversion method according to the invention applied to an under-sampling mode;
・  Figure 15 is a diagrammatic illustration, in the form of a block diagram, of the stages of the sampling frequency conversion method according to the invention, covering the under- and over-sampling modes; and
・  Figure 16 illustrates diagrammatically an example of architecture of a device implementing the sampling frequency conversion method according to a preferred embodiment of the invention. 
Detailed Description of the Invention
Without limiting the scope of the invention in any way whatsoever, the preferred 
field of application of the invention will be exampled below, unless otherwise mentioned, i.e. the case of a sampling rate converter, or “SRC”, intended for the processing of audio signals, will be described. 
Before describing the method of the invention, and a device for implementing this method, it is appropriate to summarise some of the fundamental characteristics of the components and circuits constituting this device for implementing the method.
The technologies used are in themselves well known and common to the Prior Art, which is, incidentally, an added advantage of the method of the invention because it enables commercially available components to be used. The innovating characteristics of the invention relate to their specific arrangement enabling the objects established to be achieved.
In the figures that follow the common elements are provided with the same references and will not be described again unless this is necessary.
The low pass filters constitute a first component used in the device of the invention.
As its name implies, a low pass filter only allows frequencies below a predetermined value to pass through, and blocks the higher frequencies and at least considerably attenuates frequencies above the cut-off point. 
Several parameters define a low pass filter, as illustrated by the graph in Figure 2: the vertical axis represents amplitude Aof the output signal, and the horizontal axis represents its frequency spectrum F.
Fc is the so-called cut-off frequency, which is normally defined as the frequency for which the output signal is attenuated by 3 dB relative to the input signal. However, the filters used in the “SRC’s” are of the so-called “FIR” type (FIR stands for “Finite Impulse Response”), and this definition is used rather to characterise filters of the so-called “IIR” type (IIR stands for “Infinite Impulse Response”).
Ideally the frequency response in the “band-pass” section (lower section of the spectrum between 0 and Fc) is flat. However, for many types of filters there is a residual ripple in this spectrum: comprised between the upper and lower limits (denoted by two dotted lines in Figure 2), at various points with an ideal maximum amplitude FSc (median dotted line). The “band-pass” ripple is normally specified as being the maximum ripple amplitude and is expressed in dB.
Other important characteristic parameters are also shown in Figure 2: the maximum frequency F1 of the band-pass (point of inflexion of the curve for an ideal filter), the lower band cut-off frequency (amplitude of the zero signal for a perfect filter), the rear fold-back (English terminology) Fb (range of frequencies between Fc and F1), and band cut-off attenuation.
In the device according to the invention the low pass filters are advantageously constructed on the basis of filters of the above-mentioned “FIR” type, more precisely linear phase filters, or at least quasi-linear phase filters.
Figure 3 illustrates diagrammatically a filter of this type, denoted by FIR.
The instantaneous output signal y(n) of filter FIR at N+1 intermediate signal connection points and N cells, Z1 to ZN, consisting of operators of unit delay Z-1, satisfies the relation below:
y(n) = a0x(n)+a1x(n-1) +a2x (n-2) + ... aNx (n-N)              (1)
a relation in which x(n) is an input sample at time n, with a determined sampling frequency Fs.
The base blocks of this FIRfilter consist of the above-mentioned unit delay operators Z1 to ZN, arranged in cascade (upper line), N+1 multipliers, M) to MN. At a first input the latter receive the signal x(n), for M0, and the signals at the output of the cells, Z1 to ZN, for M1 to MN and at a second input the parameters a0 to aNin relation (1), constituting the coefficients of the FIR filter. The output signals of multipliers M0 to MN are transmitted to a second input of adders A0 to AN, the latter receiving at a first input (except the first adder A0) the output signal of the preceding adder. The output signal of the last adder is the output signal of the filter and is equal to y(n) (relation (1)).
A linear phase filter has a delay identical to all the frequencies, which guarantees minimal distortion of the characteristics in the time domain. As far as the “FIR” filters are concerned, this characteristic may easily be obtained by selecting real and symmetrical numbers for the coefficients a0 to aN.
Over-sampling is the operation that consists in increasing the sampling frequency of a given signal by a factor equal to a whole number, for example L. This may be achieved by:
・  inserting the L-1) zeroes between the successive input samples, or “zero-padding” according to the English terminology currently used; and
・  by applying a low pass filter to the over-sampled signal thus obtained.
The “zero-padding” may be obtained as follows:
It is assumed that x(n) and y(n) are the original and over-sampled signals respectively in the “time domain”:
・  
2006345508.tif 000037
for n=0, ±L, ±2L, ±3L, ±4L
・  The result of which, transposed into the “frequency range”, is:
・  
2006345508.tif 000038
・  
2006345508.tif 000039
・   = X(Lf)                       (2)
The zero-padding creates a higher sampling frequency whose spectrum is identical to the spectrum of the original signal in the original bandwidth but presents phantom images, or “aliases”, of the original spectrum, centred on multiples of the original sampling frequency.
In this context the purpose of a “FIR” low pass filter is to eliminate the folded back spectral signals caused by the zero-padding.
To avoid unnecessary calculations, when input samples are fixed to zeroes, L polyphase filters are used instead of zero-padding to obtain the “FIR” filtering. The polyphase filters are secondary filters derived from the original “FIR phase linear filter.
The polyphase decomposition of an “FIR” filter, which will be referred to as H(z) of length Ntotal (on which zero-padding is carried out so that the length is a multiple of L) is given by the relation below:
・  
2006345508.tif 000040
(3)
a relation in which the impulse responses of H0 (z), …, HL-1(z) are:
h0(n) = {h(0), h(L), h(2L) …}
h1(n = {h(1), h)L+1), h(2L+1)…}
hL-1(n) = {h(L-1), h(2L-1), h(3L-1)…}
For each input L outputs are therefore calculated by making L basic “FIR” calculations, each using a different assembly of coefficients.
The number of connections of each polyphase filter is equal to Npolyphase = Ntotal/L.
The coefficients of each polyphase filter may be determined by retaining only every Lth coefficient, starting with the coefficients 0 to L-2 in order to calculate the corresponding outputs 0 to L-1.
Figure 4 illustrates diagrammatically an interpolator, reference SEch, implementing this process. The input signal, with a sampling frequency Fsin, denoted by x1(m), is transmitted to the inputs of L cells, denoted by h0 to hL-1. A changeover switch K1 scans the outputs of these cells. The output signal y1(m) represents the result of relation (3) above, with a sampling frequency LxFsin.
Under-sampling is the dual operation previously described. It consists in reducing the sampling frequency of a given signal by a factor equal to a whole number. Because the resultant sampling frequency is less than the input frequency, low pass filtering must of course be applied to eliminate the frequency components not required.
Practically speaking, reducing the sampling frequency by a factor M, a whole number, consists in:
・  applying to the signal a low pass filter; and
・  only retaining the M th samples.
The purpose of low pass filtering, which will be referred to as Hm(f), is to limit the signal 
in band-pass to a sampling frequency Fsin/(2M) to meet the requirements of the sampling theorem. As a result, the entire signal content above the sampling half-frequency Fsout = Fsin/MN is lost. Within the frequency range the following relation is therefore obtained:
2006345508.tif 000041
(4)
To obtain a decimated signal (i.e. under-sampling), each output M th sample must be retained (the first phase, j0, is selected arbitrarily), all the other samples are skipped. 
Figure 5 illustrates diagrammatically a decimator, denoted by DEC, that executes the operation described above. The input and output signals are arbitrarily referred to as x2(m) and y2(m)respectively. The configuration of the DECcircuit is similar to that of the circuit in Figure 3: N elementary delay operators Z-1, N+1 multipliers, M0 to MN, receiving at one of the two inputs the coefficients of the filter, a0to aN, as previously, and N+1 adders, A0 to AN. The main difference consists in inserting a changeover switch, denoted by K2, between the output of the elementary circuits previously described and the output of the DEC decimator proper, in order to obtain the decimation according to relation (4). This changeover switch K2 scans in sequence M stages identical to that represented in Figure 5.
The output signal y2(m) represents the result of relation (4) and its sampling frequency Fsout is equal to Fsin/M, Fsin being the sampling frequency of the input signal x2(m).
However, it is possible to reduce the calculation quantity by a factor M. Figure 6 illustrates diagrammatically a decimator, denoted by DEC1, enabling a simplified decimation operation to be carried out.
Its architecture is very similar to that of the decimator in Figure 5. The input and output signals, with sampling frequencies Fsin and Fsout = Fsin/M, are referred to arbitrarily as x3(m) and y3(m) respectively.
The main difference consists in the fact that the output changeover switch K2 in Figure 5 is replaced by a series if N+1 changeover switches K30 to K3N, arranged between the signal input x3(m) and the multiplier M0 on the one hand, and the outputs of operators Z1 to ZN, and the respective multipliers, M1 to MN on the other. 
The data interpolation is used to estimate the value of a function between known data without knowing the function which effectively represents them. The interpolation methods may be distributed on the basis of two main categories:
・  Global interpolation: 
These methods are based on the construction of a simple equation which adapts all the 
data points. This equation is normally a high degree polynomial equation.
・  Interpolation by segments:
These methods are based on the construction of lower degree polynomials between 
two or more known points. If a first degree polynomial is used it is called linear interpolation, and the interpolation corresponds to a straight line between two successive data points. For the higher polynomial orders (order 2 and up), different polynomials may be used.
In a preferred embodiment of the invention “B-Spline” type polynomials are used. For the second and third orders of “B-Splines”, this method of interpolation is called quadratic and cubic respectively. The higher the degree of “B-Splines” the smoother the curve obtained. The “B-Splines” of a degree m have continuous derivatives up to degree m-1 at the data points.
The interpolation based on “B-Splines” is a useful method of obtaining an interpolation between known data points, considering its stability characteristics and minor variations.
In a preferred embodiment of the invention, as already recalled, an interpolation algorithm is applied using quadratic “B-Splines”.
It is assumed that Na is a time between arbitrary times n and n+1, and if y(Na) represents the output sample interpolated at time Na, it is also assumed that x(N+1) and x(n+2) represent input samples at n, n+1 and n+2 respectively.
It can be demonstrated that y (Na) obeys the following relation:
y(Na) = h0 = x(n) + h1 * x(n+1) + h2* x(n+2)          (5)
where         h0 = (1/2) * (1 - a)2
h1 = (1/2) * (1 + a)2+ (3/2) * a2
h2= (1/2) * a2
and:
・  y(Na) is the output sample at time Na;
・  x(n), x(n+1), x(n+2) are the input samples at times n, n++1 and n+2 respectively; and
・  a is the standardised difference in time between Na and n (i.e. reduced to a number in the range [0 ;1 [).
Figure 7 illustrates diagrammatically the data interpolation process just described. 
The vertical axis represents the amplitude of the signal, and the horizontal axis represents 
the time at the above-mentioned moments n, n+1, n+2 and Na, together with the value a.
Generally speaking, the response in frequency of a “B-Spline” of the nth order, applied to a signal sampled at the frequency Lfs, is given by the relation:
・  
・  
2006345508.tif 000042
(6)
It follows that the frequency response of a system that uses a quadratic “B-Spline interpolation at the critical frequency j = (L-12)fs is given by the relation:
・  
・  
・  
2006345508.tif 000043
(7)
・  
・  hence     
2006345508.tif 000044
(7a)
a relation in which L is the total over-sampling factor.
・     For a given binary word length W and a quantification stage Q, the required over-sampling factor L is calculated as follows:
・  
2006345508.tif 000045
(8)
・  
2006345508.tif 000046
(8a)
・  
2006345508.tif 000047
(8b)
Thus if words of 16 bits are used, the minimum over-sampling factor is L =
2006345508.tif 000048
= 
25= 32. The over-sampling stages carried out before data interpolation typically result in a sampling frequency of at least 32xFsin.
If words of 16 bits are used, the minimum over-sampling factor is L = 
2006345508.tif 000049
= 
27= 32. The over-sampling stages carried out before data interpolation typically result in a sampling frequency of at least 128xFsin.
At this point it is interesting to note that for an accuracy of 16 bits, if a linear interpolation is carried out instead of a quadratic “B-Spline” interpolation, this would require an over-sampling factor equal to 128. For an accuracy of 24 bits, this over-sampling factor is increased to 2048, resulting in a very high number of filter coefficients to b stored, in a “ROM” memory, for example. 
According to the above it is clearly established that the quadratic “B-Spline” interpolation allows a highly accurate interpolation to be carried out even with moderate sampling frequencies, which constitutes one of the advantages of the method of the invention. Over-sampling of ratio 128 is quite sufficient to ensure an accuracy of 24 bits in the base band [0; Fs/2].
The method according to the invention will now be described more specifically.
The first mode described will relate to the case of over-sampling. This case is particularly interesting because it will be demonstrated below that the case of under-sampling is derived directly from the over-sampling embodiment as it uses the same basic algorithm.
The input signal is sampled at the frequency Fsinand the output signal at the frequency Fsout.
In the over-sampling mode the output sampling frequency Fsout is higher than the input sampling frequency Fsin. Moreover, the complete content of the input signal in the “frequency range” is available in the output signal, and no band-pass limiting filter is required to avoid aliasing.
In a preferred embodiment the stages of the method are as follows:
- Stage 1, called “2x over-sampling” (block 20): the input signal is over-sampled by a factor 2. This creates an internal signal (at the output of block 20) sampled at 2xFsin with the upper part of the “empty” spectrum. The input signal only occupies the width of band 0 at Fsin/2).
- Stage 2, called “64x over-sampling” (block 21): the output signal of block 20, and received by block 21, is again over-sampled by a factor of 64, which results in an internal signal (at the output of block 21) over-sampled at 128 x Fsin and with an empty spectrum in the frequency band ranging from Fsin/2 to 64 x Fsin = 128xFsin/2).
- Stage 3, called “quadratic “B-Spline” interpolation “ (block 22): a quadratic “B-Spline” interpolation is carried out during this final stage to generate an over-sampled output signal of frequency Fsout.Since Fsout is higher than Fsin, there is no risk of the formation of aliasing frequency components in the output frequency range (i.e. 0 to Fsout/2). The interpolation is carried out under the control of a signal representing the sampling frequency ratio Fsratio - Fsin/Fsout, which will be detailed below. This control parameter is transmitted to an input of block 22, which generates at the output the output signal at the sampling frequency Fsout.
The graph in this Figure 9 illustrates this process. The vertical axis represents amplitude A of the signal, and the horizontal axis is graduated in frequency. The frequencies Fsin/2, Fsout/2, Fsin and 64x Fsin are represented here. In the lower section of the spectrum, between 0 and Fsin/2, only the content of the frequency spectrum that is not empty has been represented in grey.
The first stage (block 20, which carries out the 2x over-sampling, is based on a “FIR” linear phase filter of the type previously described (see, for example, Figure 2). It is useful to recall that since this is a linear phase filter, its coefficients are symmetrical. Because of this, only half of them require storage in a memory.
The characteristics of this filter are summarised in “TABLE I” at the end of this description.
The second stage (block 21), which carries out the 64x over-sampling, is also based on a “FIR” linear phase filter of the type previously described (see, for example, Figure 2). It has the same advantages as those described above. Combined with the first stage, this stage increases the over-sampling ratio to 128x.
The characteristics of this filter are summarised in “TABLE II” at the end of this description.
At this stage of the description two remarks may be made:
The signal resulting from stages 1 and 2, in cascade (over-samplings 2x and 64x) must be characterised by an empty spectrum in the frequency range Fsin/2 to 64xFsin. This is achieved in that the 64x over-sampling filter attenuates all the spectral foldbacks due to the zero padding process. In fact, when the input signal of this filter is a signal sampled at 2xFsin, spectral foldbacks are introduced around multiples of the frequency 2x Fsinby the zero padding process. Moreover, the input signal of the 64x filter has an empty spectrum of Fsin/2 to Fsin. Moreover, the first spectral foldback (centred on 2xFsin) takes place from 2xFsin to Fsin, but does not have any significant spectral content in the band Fsin to 3xFsin/2. Because of this it is sufficient for the 64x over-sampling filter to attenuate to a high degree all components above Fsin. The advantageous result of this is a considerable attenuation of the conditions imposed on the transition band of the over-sampling 64x filter and a reduction in the number of intermediate connections of the signal from the filter. Typically, if the 64x over-sampling filter must attenuate all the frequency components from Fsin to the high frequencies, the number of connections is practically doubled, result in larger tables, which must be stored in a memory, a “ROM” memory for example.
As will be detailed below, the calculation load for the 64x over-sampling stage may be considerably reduced by only calculating the samples that are required. IN fact, the interpolation stage following the second stage uses quadratic “B-Splines”, which require three reference points for the interpolation. Therefore not all the output samples of the 64x over-sampling stage are required, and some may be omitted, which correspondingly reduces the calculation quantity required.
Stage 3, or the final stage, of the method according to the invention consists, as already indicated, in a quadratic “B-Spline” interpolation that allows an accurate interpolation from only three known data points, provided that these data points are sufficiently close to the interpolation point. It has been previously explained that an over-sampling ratio of 128, for input data, is sufficient to obtain an accuracy of 24 bits, which in practice is the highest resolution currently used in acoustics.
It will now be described in greater detail how the “B-Spline” interpolation stage is carried out.
The “B-Spline” interpolation stage is carried out using a parameter that we shall call Fsratio. This parameter is a sampling frequency ratio with Sfratio = Fsin/Fsout. To understand the process in this stage an abstract time line may be considered with a time origin arbitrarily denoted by 0, with a virtual time base such as the (virtual) interval of time between the appearance of two consecutive samples of the over-sampled 2x input samples is equal to the unit.
Figure 10 illustrates this process. The horizontal axis is the above-mentioned virtual time axis, commencing arbitrarily at the virtual time origin 0. Three input signal samples and five over-sampled 2x input signal samples have been shown. Two consecutive intervals of time have also been shown: a virtual time jump of 2 (i.e. jump between two consecutive input samples) and a virtual time jump of 1 (i.e. a jump between two consecutive 2x input samples). A curve, whose function which describes it is not known a priori, has been shown passing through these samples.
The moments when an output sample would be produced can be expressed on this virtual time base. In fact, knowing the Fsin/Fsout ratio, and having positioned a virtual time origin (origin 0), it is then possible to calculate the instantaneous virtual time for which an output sample is required. 
This is accomplished as follows: it is assumed that the data flows at the input and output are synchronous at the time origin (for example, an input sample is received at virtual time 0, and an output sample is generated at virtual time 0). It is always possible, since a pure abstract delay is used, to synchronise the virtual points of departure of the data flows. In the virtual time base descried above, the next output sample is generated at time t1 = 2 xFsin/Fsout. The next output sample is then generated at time t2 = t1 + 2xFsin/Fsout, then the next at t3 = t2 + 2xFsin/Fsout and so on.
・     The diagram in Figure 12, derived from Figure 11, illustrates this process. More specifically the times t1 and t2 are shown by way of example.
・  Once the virtual moment of time of an output sample is known, the outputs of the 64x over-sampling stage it is necessary to know may be determined. In fact, knowing the output moment enables the phase of the 64x over-sampling stage that immediately preceding this moment to be determined that will be spaced apart by the sixty fourth of the virtual unit of time. Having fixed this phase it is necessary to calculate this given phase and the next two to obtain three data points from which the data interpolation is carried out using the quadratic “B-Splines”.
・  The next figure 12 illustrates the choice of phases at the 64x over-sampling stage.
・  According to the virtual synchronisation conventions described above, r is defined so that t = n + r. r is therefore a number so that 0 £ r< 1, r representing the shift in virtual time between the output sample and the over-sampled 2x input signal sample that immediately precedes the output sample. Obtaining the correct over-sampled 2x input signal sample is quite simple : knowing the virtual time t of the output sample, it is sufficient to jump the over-sampled 2x input samples until r = t - n , 1. This process is normally imlemented by decremeting t by one unit to each new over-sampled 2x input signal sample.
・   
・  The 64x over-sampling stage produces samples spaced apart by one sixty fourth of the virtual unit period of time, and hence the phase immediately preceding the virtual output time t is given by the kth phase of the filter, so that:
・  k x (1/64) £ r< (k + 1) x (1/64)         (9)
k is easily calculated by taking the full value (rounded to the lower value) of rx64, for example:
・  k = [r x 64]                          (9a)
a relation in which [ ] represents the entire lower rounded part. 
・  The data points used to apply the quadratic "B-Spline” are therefore given by the phases k, k+1 and k+2 of the 64x over-sampling filtering It must be noted, however, that since k is between 0 and 63, k+1 and k+2 may actually exceed 63 and in this case, therefore, the over-sampled 2x input needs to be carried out in steps, and k+1 and k+2 reduced by 64 if necessary.
At this point there are three data points for calculating the "B-Spline". The value that is still missing is a parameter we shall call a, a parameter used in calculating the “B-Spline” coefficient. This parameter a is shown in Figure 12.
・  To apply the quadratic "B-Spline" interpolation, a must be normalised in the interval [0 ; 1 [. With the virtual time base a would vary within the interval in [0 ; 1/64 [. Thus to obtain a normalised a parameter the following relation is used: 
・  a = rx 64 - k = r x 64 - [r x 64]            (10)
・  A relation in which [ ] is defined as above (relation (9a)). 
・  Once the parameter a has been normalised in [0 ; 1[, the quadratic “B-Spline” interpolation formulae (as defined above) may be applied to calculate the output sample.
It is very important to note that there is no a priori limitation in terms of the maximum possible frequency Fsout. Since the final stage is in continuous time (a "B-Splines" polynomial is obtained which may express the value of the signal at any moment in virtual time), the only maximum frequency limitation Fsout is associated only with the calculation capacity of the device implementing the method, i.e. it only depends n the possibilities provided by the technologies currently available.
・  The case of under-sampling will now be described. 
In this case the output sampling frequency Fsout is lower than the input sampling frequency Fsin. This means that there is a content of the frequency range of the input signal which the output signal cannot reproduce because of the sampling theorem. Thus it is necessary to introduce a filter which limits the bandwidth of the input signal to Fsout/2. 
・  We shall first of all consider the particular case for which Fsin/2 ≦ Fsout < Fsin and then generalised to Fsout < Fsin.
・  It is also assumed that the low pass filter has the characteristics indicated in TABLE III at the end of this description. 
If this filter is now used as a 2x over-sampler, a signal sampled at 2xFsin is obtained, the entire frequency content of which is removed, or at least very high attenuated, above Fsout/2, and hence above Fsin/2. The 64x over-sampling stage and the "B-Spline" interpolation stage may then be applied, as in the case of over-sampling, and the desired result obtained for the sampling frequency of Fsout. Since Fsout<Fsin and the filter introduced has reduced the input signal bandwidth to [0 ; Fsout/2 [, the same algorithm may be applied as for the over-sampling stage. 
・  In fact, what has been achieved is the modification of the first stage by passing from pure filtering in over-sampling (case of over-sampling described with reference to Figure 8) to over-sampling with frequency band limitation. This filter, instead of transmitting the entire frequency content of the input signal, limits the bandwidth of the input signal to Fsout/2.
・  A block diagram corresponding to this case is, incidentally, quite similar to that in Figure 8, with the single exception of the first stage (block 20) which, in addition to the 2x over-sampler, comprises the above-mentioned band limitation filter. It is not therefore necessary to represent it again.
In a preferred embodiment the stages of the method are as follows for the first under-sampling case:
-      Stage 1, called “2x over-sampling band limitation” (block 20 in modified Figure 8): first of all, the input signal is over-sampled by a factor of 2 and band-pass limited to Fsout/2. This generates an internal signal sampled at 2xFsin with a empty spectrum from Fsout/2 to the high frequencies (the limited band input signal only occupies bandwidth 0 to Fsout/2 instead of 0 to Fsin/2). 
-      Stage 2, called “64x over-sampling” (identical to block 21 in Figure 8): the signal is over-sampled by a factor of 64, resulting in an internal signal sampled at 128xFsin and having an empty spectrum from Fsout/2 to 64xFsin = 128xFsin/2. 
-      Stage 3, called “quadratic B-Spline” interpolation” (identical to block 22 in Figure 8): a quadratic “B-Spline” interpolation is carried out during this final stage to generate an over-sampled output signal of frequency Fsout. Since the spectral content has been reduced to Fsout/2 by the band limiting filter, there is no risk of the appearance of aliasing frequency components in the output frequency range (i.e. 0 to Fsout/2). The interpolation is carried out under the control of a signal representing the sampling frequency ratio Fsratio = Fsin/Fsout. As previously, this control parameter is transmitted to an input of a block (identical to block 22) which transmits the output signal at the output at the sampling frequency Fsout.
・  The graph in Figure 13 illustrates this process. The vertical axis represents amplitude A of the signal, and the horizontal axis is graduated in frequency. The frequencies Fout/2, Fsin/2, Fsin and 64x Fsin are shown. In the lower portions of the spectrum, between 0 and Fsout/2 on the one hand, and Fsout/2 and Fsin/2 on the other, the non-empty frequency spectral contents are shown in grey for the output and input signals respectively. Above Fsin/2 the spectrum is empty.
・  It is clear from the description above that a sampling frequency converter device according to the method of the invention, in the first under-sampling case, has an architecture that is strictly identical to that of the over-sampling case, except for the introduction of a suitable band limiting filter, which constitutes a very important characteristic of the invention and provides a certain advantage
・  The generation of a band limiting filter according to the invention will now be described in greater detail. 
・   According to an important characteristic, the band-pass limitation is separated, enabling the frequencies that could constitute phantom frequencies in the output frequency band to be separated from the interpolation, which enables one time base to be effectively transferred to another. This has several major advantages: 
-      The adaptive time portion (interpolation) is very simple to carry out in this approach. In a preferred embodiment, only three filter coefficients are adaptive (for example the quadratic “B-Spline” coefficients), and need to be calculated in real time. This results in a low calculation volume.es simple a realiser dans cette approche. 
-      The separation of the band-pass limiting and interpolation stages enables the band limiting coefficients of the deferred time filter to be calculated (and not, therefore, in the real time processing path), and therefore also results I a low volume of instantaneous calculations. 
-      As detailed below, the method according to the invention does not require a special algorithm for calculating the band limiting coefficients of the filter. In fact, the algorithm used for the over-sampling case is also used to calculate the filter coefficients, thus obviating the use of a special filter coefficient calculation algorithm. This constitutes one of the principal characteristics.
・  The method of generating band limiting filter coefficients is based on a well known intrinsic property of the Fourier transform.
It is assumed that x represents a signal in the “time range”, 
2006345508.tif 000050
is its representation in the “frequency range”, and that 
2006345508.tif 000051
, moreover, represents the Fourier transform operator. It is assumed that 
2006345508.tif 000052
is any non-negative real number other than zero, and that 
2006345508.tif 000053
and 
2006345508.tif 000054
represent time and frequency respectively. Because of the properties of the Fourier transform the following may be written: 
・  
2006345508.tif 000055
(11)
Consideration will now be given to the standard 2x over-sampling standard that has been used for the over-sampling case. In a preferred embodiment the filter has typical characteristics indicated in TABLE IV at the end of this description.
・  The situation where Fsin/2 ≦ Fsout< Fsin is now considered. This implies that the following relation is verified : 1/2 ≦ Fsout/Fsin < 1. It is assumed that 
2006345508.tif 000056
Fsout/Fsin < 1. The signal h is then considered, and we apply the sampling frequency conversion with the ratio Fsratio = 
2006345508.tif 000057
. Since 
2006345508.tif 000058
< 1, we are again in the over-sampling mode, and it again becomes possible to apply the stages previously described. We shall call the corresponding output signal 
2006345508.tif 000059
. 
2006345508.tif 000060
therefore represents the signal 
2006345508.tif 000061
re-sampled at the moments 
2006345508.tif 000062
, for example 
2006345508.tif 000063
. Thus the following is obtained in the frequency range:
・  
2006345508.tif 000064
(12),
・  which means that the filter 
2006345508.tif 000065
has the characteristics indicated in TABLE V at the end of this description. 
・  This approach therefore makes good use of the fundamental algorithm "SRC" to calculate the coefficients of the band limiting filter and does not therefore require any special or dedicated resources for this task, which as already indicated, constitutes a significant advantage.
The more general case of under-sampling will now be described, i.e. when the inequality Fsout<Fsin/2 is verified. 
・  It will be shown that this case may easily be derived from the case previously described for which Fsin/2 < Fsout< Fsin, provided that additional under-sampling stages are inserted.
When Fsout< Fsin/2, there is a single positive whole number other than zero 
2006345508.tif 000066
so that:
・  2-MFsin/2 ≦ Fsout < 2-M Fsin        (13)
・  In fact, this whole number 
2006345508.tif 000067
may easily be calculated using the following iterative algorithm: 
-      Stage 1: initialisation of M = 0 ;
-      Stage 2: M = M + 1 ; and
-      Stage 3: if 2-MFsin/2 ≦ Fsout, then quite the iteration and proceed to stage 2.
・  It is then assumed that the input signal is forced to pass through M stages of the x2 under-sampling circuit. In this case the resultant signal has a sampling frequency Fsin= 2-MFsin. The following relation is therefore verified:
・  Fsin'/2 ≦ Fsout < 2-MFsin'          (14)
・  This relation is quite similar to the case already considered for which Fsin/2 ≦ Fsout < Fsin, Fsin being simply replaced by a sampling frequency signal Fsin'. 
・  Therefore, in order to implement the case Fsout < Fsin/2, it is sufficient to execute the following stages:
・  Stage 1: initialisation to obtain M ;
・  Stage 2: application of under-sampling by 2 (x2) M stages to obtain Fsin' = 2-MFsin ;
・  Stage 3: application of the stages in the previous case with Fsin'/2 < Fsout < Fsin' ; and
・  Stage 4: If there are still data to be converted to sampling frequency, return to stage 2.
・  A device for implementing the method of the invention for the case Fsout < Fsin/2 is therefore derived directly from the previous case (i.e. for which Fsin/2 ≦ Fsout < Fsin). It is sufficient to precede the first block with a cascade of M stages of under-sampling by two (x2). It has also been indicated that the latter device was itself derived directly from the device (Figure 8) for implementing the “over-sampling” case, for which Fsout > Fsin. Only the first stage (block 2) had to be slightly modified by including in it a band limiting filter at Fsout/2.
・  Figure 14 illustrates diagrammatically, in the form of a block diagram, the architecture of a device implementing the method. 
・  Blocks 21 and 22 are strictly identical, in their functions, to the blocks with the same references as in Figure 8. Block 20’ is similar to block 20, but incorporates a band limiting filter at Fsout/2, as previously stated. Finally, the input block, reference 23, includes a cascade of M identical stages, 231 to 23M, of under-sampling by two (x2). It receives the input signal Fsintransmits an output signal Fsin' to the input of block 20'. Each stage of block 23, 231 to 23M, transmits a x2 under-sampling signal in relation to the signal received at its input: Fsin/2, …, Fsin/2M-1, Fsin' = Fsin/2M. It follows from this that block 209’ transmits at its output a signal a signal 2Fsin’, and block 21 a signal 128Fsin'. Block 22, for quadratic "B-Spline" interpolation, transmits the output signal Fsout under the control of the ratio parameter Fsratio= (Fsin/Fsout).
・  This architecture covers all possible cases of sampling frequency conversion.
・  The number of under-sampling stages is determined dynamically once Fsin and Fsout are known. IN fact, it is sufficient to know the ratio Fsratio = (Fsin/Fsout), or even the ratio Fsout/Fsin, which amounts to the same thing.
Because of the architectural separation of the under-sampling, band limiting and interpolation processes, according to one of the important characteristics of the method of the invention, as indicated, there is no theoretical limitation regarding the possible sampling frequency conversion amplitude, even if Fsout< Fsin. It is sufficient merely to provide a suitable number M of under-sampling stages, and hence also of under-sampling stages for a device implementing the method.
・  In an execution of the method carried out by means of a software element, this may be obtained by allocating slots of a central memory of an automatic data processing system with a recorded program, for example of the so-called “RAM” type, to the under-sampling stages. The only limitations found in practice are due to the available capacity of the central processing unit and/or to the available quantity of data processing memory of the device. There is therefore no theoretical limitation regarding the possible Fsin/Fsout. Conversion ratio. This extremely important characteristic provides a decisive technical advantage over the methods of prior art.
・  In the light of the above it may be stated that the sampling frequency (rate) conversion method according to the invention may be broken down into four characteristics, as set out below:
・  1.        A band-pass limiting filter at Fsout/2, arranged at the input and acting only when Fsin> Fsout.
・  2. An over-sampling filter increasing the sampling frequency of the input signal by a factor L to attain a sampling frequency equal to LxFsin or LxFsin'(according to the ratio that exists between Fsinand Fsout), so that the interpolation operation that follows does not give rise to any significant distortion. 
・  3.        An interpolation stage receiving at the input the output signal of the above-mentioned over-sampling filter and directly generating the output signal sampled at the frequency Fsout.
・  4.        A configuration stage of the band-pass limiting filter arranged at the input so that: 
・  4.1.      if Fsin > Fsout ≧ Fsin/2 : 
・  (a) a given ≪ FIR ≫ filter prototype is used, characterised by its impulse response;
・   (b) the sampling frequency conversion algorithm proper is used for re-sampling this impulse response, according to a sampling frequency ratio of Fsratio = Fsin/Fsout, higher than the unit, for obtaining the coefficients of a new “FIR” filter whose frequency characteristics are identical to those of the prototype, according to a ratio homethetic to Fsout/Fsin ;
・  (c) this new “FIR” filter is used as a band-pass limiting filter at Fsout/2. 
・  4.2.      If Fsin/2 > Fsout :
・  (a) the single whole number kis determined so that Fsin/2k > Fsout ≧ Fsin/(2(k+1)) ;
・  (b) an under-sampling filter is configured and activated by a factor 2k at the input of the “SRC” device;
・  (c) a band-pass limiting filter is configured in a manner identical to that in point 4.1 above, except that this limitation is applied to an input signal sampled at the frequency Fsin’ = Fsin/2k (i.e. at the output of the under-sampling filter);
・  (d) the band-pass limiting filter is in this case a combination of the under-sampling filter and the band-pass limiting filter. The output frequency of this filter, is denoted by Fsin’, i.e. Fsin/2k.
・  4.3.      If Fsin ≦ Fsout, the band-pass limiting filter is limited to the “FIR” filter prototype used in point 4.2.
・  It may be noted, in particular, that the adaptive part of the band-pass limiting filter must only allow a reduced range of variation. In fat, according to an important characteristic of the invention, it is always possible to resort to the case for which Fsin> Fsout > Fsin/ 2. Therefore the filter must only be adaptable at cut-off frequency in the range [Fsin/4 ; Fsin/2]. The division by two factor is the consequence of Shannon’s theorem. The value Fsin/2k is denoted by Fsin’ if Fsin/2 > Fsout, and Fsin’ = Fsin in all other cases. 
・  The essential characteristics of the method according to the invention that have just been described may be represented diagrammatically by the block diagram in Figure 15, under the general reference 3.
・  Block 30 illustrates the band-pass filter configuration stage. The filter receives at its input the values of the input and output sampling frequencies, Fsin et Fsout respectively. It is determined whether Fsin ≦ Fsout (see point 4.3.), Fsin > Fsout ≧ Fsin/2 (see point 4.1.) or whether Fsin/2 < Fsout (see point 4.3.). The under-sampling filter is configured and coefficients of the pas band limiting filter are calculated accordingly. At the output a parameter, reference Dataconfig in Figure 15, is obtained enabling the under-sampling filter to be configured and the coefficients of the band-pass limiting filter to be calculated.
・  This Dataconfig parameter is transmitted to a block 31, consisting of the band-pass limiting filter. Block 31 also receives at two additional inputs the value of the sampling frequency Fsin and input data Datain, sampled at this frequency. Block 31 includes an under-sampling filter 310 and the band-pass limiting filter proper, 311 (optional stage according to the case considered)..
・  The output signal DataBL, generated by block 31, more precisely block 311, consists of the input data limited in the band-pass at the sampling .2.).
・  The band-pass limiting filter 310 is dynamically configured. It is actuated if, and only if, Fsout> Fsin/2. (see point 4.1.).
・  The output signal DataBL, generated by block 31, more precisely by block 311, consists of the input data limited in the band-pass at the sampling frequency Fsin' (as defined above).
・  The signal dataBL is transmitted to an over-sampling filter 32 by a factor L.
・  The signal DataBL' generated at the output by this filter 32 is a signal limited in the band-pass of sampling frequency LxFsin'. This signal DataBL' is transmitted to the input of interpolation stage 33.
・  Interpolation stage 33 is arranged so that it does not introduce distortion and produces a signal sampled at the frequency Fsout.
・  The method according to the invention that has just been described may be implemented by means of a software part interacting with calculation and data storage circuits, fixed memory (e.g. of the aforementioned “ROM” type), and/or random access volatile memory (of the aforementioned “RAM” type), particularly for storing filter coefficients. The method may also be implemented using specific logical circuits associated with memory circuits, an automatic data processing system with a recorded program : standard microcomputer or processor specialising in the processing of digital signals, e.g. of the type known under the English name “DSP”(standing for “Digital Signal Processor”, associated with means of storage.
・   Figure 16 illustrates diagrammatically an example of the architecture of a device implementing the sampling frequency (rate) conversion method according to a preferred embodiment of the invention, under general reference 4.
The modules of circuits shown in the upper part of Figure 16 relate to the initialisation stages of the method. 
A first module 40 receives a parameter rFs enabling the desired ratio Fsratio between the sampling frequencies of the input and output signals to be calculated.
・  This ratio Fsratio is transmitted to a module 42, resulting in the generation of the factor M previously defined and to a module 44 for correcting the ratio Fsratio if the inequality M>o is verified. 
・  Factor M is transmitted to the input of two modules : a module 41 for calculating the coefficients of the band-pass limiting filter, and module 44 for correcting the aforementioned ratio Fsratio The band-pass limitation is only effective if M≧0.
・  The signal at the output of module 41 is transmitted to a module 43 for adapting the 2x over-sampling coefficients, the calculations being carried out in all cases.
The modules of circuits shown in the lower part of Figure 16 correspond to the stages carried out in real time of the method according to the invention. Moreover, in the left part, as far as interpolator module 48, the process is synchronous with the input data, referenced Datain. From this module 48 the process is synchronous with the output data, referenced Dataout.
・  The input data, Datain, at the sampling frequency Fsin, are transmitted to the input of a first buffer memory 49e and stored in this memory. This may, for example, be a memory of the so-called “FIFO” type (standing for “First In First out”). The output of this buffer 49eis transmitted, in synchronism with the input data flow Datain, to the input of a module comprising M under-sampling stages, M being the parameter calculated by module 42. As has been indicated, this operation is only carried out if M≦0. Otherwise provision is made for a derivation or “bypass”, according to the English terminology in current use. The data are then transmitted directly to a module arranged in cascade with module 45. To do this module 45 comprises control means (not shown) that react to the value of M for switching the incoming data to the under-sampling stages or to the “bypass”.
Module 45 carries out the 2x over-sampling and band-pass limiting operations. Again, as indicated, the latter operation is only carried out in the “under-sampling” modes.
The signal at the output is transmitted to a 64x over-sampling module 47, which receives at a control input the corrected ratio Fsratio if M>0 of module 44. The output of module 47 is transmitted to data interpolation module 48. The output of module 47 is transmitted to data interpolation module 48. As has been indicated, in a preferred embodiment this interpolation is based on quadratic “B-Splines”.
・  Finally, the data at the output of module 48 are stored in an output buffer memory 49s, which may be of the same type as the input buffer memory 49e. The latter transmits the output data Dataout at the sampling frequency Fsout, as a function of the desired Fsratio.
・  The preferred applications of the method of the invention relate first of all to the sampling rate conversion proper, or “SRC”, and even more specifically to the “SRC’s” used in the audio field.
・  A classic application of an “SRC” in this field is that of converting audio-digital data of a given sampling frequency to audio data of the same kind, but sampled at a different sampling frequency In the audio-digital field a large number of sampling frequencies are used, particularly the following: 8, 11,025, 12, 16, 22,05, 24, 32, 44.1, 48, (64), 88,2, 96, (128), 176,4, 192, (352,8 and 384) kHz, the frequencies indicated in brackets being rarely used, whilst the others are frequently used, even used almost as standard. 
In order to transfer data from one audio-digital system to another it is often necessary to adapt the sampling frequency of the data because one or other of the audio-digital systems is incompatible with the sampling frequencies of other systems to which it is connected. Consequently, establishing a connection between two incompatible systems often requires the use of an “SRC” at the interface. 
・  A typical application of the "SRC’s“ may be found in the automotive industry for multimedia onboard systems. Modern care architectures often incorporate a multimedia transfer bus (e.g. a bus of the so-called ≪ MOST ≫ type) operating at a fixed sampling rate, e.g. at 48 kHz, for transmitting audio-digital data to the rear speakers of the car. However, there are other audio sources in the car, services that use signals whose sampling frequency is different from 48 kHz, such as a CD reader with a sampling frequency of 44.1 kHz, or a so-called “hands free” device for a mobile telephone connection to the “GSM” standard, operating at 8 kHz. Thus in order to transmit the audio-digital data to the incorporated multimedia bus, it is necessary to carry out a sampling frequency conversion. More generally there are n sources of signals sampled at frequencies F1, … , Fx, …, Fn kHz, with Fx corresponding to one or other of the values indicated above. It will therefore be necessary to have x "SRC’s", with a conversion ratio Rx = (Fx/48), Fxbeing expressed in kHz. As has been shown, Rxmay assume any values, whether in the over- or under-sampling mode. The only limitations are those due to the technologies actually used.
・  The method according to the invention is not, however, limited to the sampling frequency conversion proper. It may be put to advantage in numerous other fields. 
・  By way of non-exhaustive example it may be used to eliminate jitter, particularly in a digital-analogue converter.
It is known that jitter is one of the main factors of quality degradation in audio-digital sound reproduction or recording systems. Jitter is characterised by an undesirable variation in the clock cycle around a central value of that cycle. It may be considered to be a noise signal present on the audio clock. 
・  These systems incorporate a digital-analogue converter. To obtain a good quality digital-analogue conversion it is essential to eliminate this parasitic jitter effect as far as possible. 
・  The general architecture of such a system normally includes an audio-digital receiving input, which extracts the digital signals and clock signals from the incoming data flow and separates them into two distinct paths. This stage is based on an oscillator of the “PLL” type (standing for Phase Locked-Loop”). Experience shows that transmission is of poor quality, even if the ≪ PLL ≫ carries out phasing on the incoming data flow. There is generally undesirable residual jitter which impairs the quality of the audio-digital signal.
The output stage carries out the digital-analogue conversion proper. 
To avid this problem, use is made of a very accurate local clock instead of relying on a low jitter signal, it being understood that it is much easier to obtain a low fitter on a local clock. An “SCR” is inserted between the two stages. The latter carries out a sampling frequency conversion between the frequency of the input signals and that imposed by the accurate local clock. As in the case of Figure 16, the input circuits as far as the “SRC“ are synchronous with the sampling frequency of the input data. From the “SRC” the output circuits are synchronous with the sampling frequency of the output data (determined by the internal clock).
・  Incidentally, an additional advantage achieved by the use of an "SRC“ lies in the fact that the analogue output stage of the digital-analogue converter only needs to be optimised for a single sampling frequency, which is easy to obtain. Quite the contrary, in a device without “SRC“ the analogue output stage is based on compromises because it must be agreed for multiple sampling frequencies.
On reading the above it is easily understood that the invention achieves its established aims by a wide margin.
In fact, the method according to the invention provides numerous advantages that have been previously summarised. It is not necessary to list them all again, but the main advantages may be mentioned here, namely:
-      it has a low level of complexity and high performance; 
-      it allows potentially unlimited conversion ratios between the input and output sampling frequencies;
-      it uses the same algorithm to carry out the sampling frequency conversion and derive the band-pass limiting filter coefficients; and
-      it requires only low storage capacity because the number of filter coefficients is low.
・  It must be clear, however, that the invention is not limited merely to the exemplary embodiments explicitly described, particularly in relation to Figures 8 to 16. 
・  The numerical values and the examples of circuits that can be used to perform the functions required by the method (filtering, over- and under-sampling, interpolation, etc.) have been given merely to illustrate more clearly the main characteristics of the invention and result solely from a technological choice within the scope of knowledge of the person skilled in the art. It has been indicated that most of these functions were of prior art, the innovating characteristics of the invention and the technical advantages obtained residing in their specific arrangement. This situation also represents an additional advantage, because it is possible to apply technologies of prior art without any major modification.
The invention is not limited either to the applications explicitly described. Besides the main application relating to sampling rate conversion proper, as has been indicated, it may also be used to advantage in numerous other fields.
・  TABLE I
2006345508.tif 000068
・  TABLE II
2006345508.tif 000069
・  TABLE III
2006345508.tif 000070
TABLE IV
2006345508.tif 000071
TABLE V
2006345508.tif 000072
1. A method of converting sampling frequency according to a predetermined ratio comprising a first initialisation stage consisting in acquiring a first sampling frequency, called Fsin, associated with a first digital signal, called an input signal, and in selecting a second sampling frequency, called Fsout, called an output signal, wherein the ratio between the said first and second sampling frequencies constitute the said predetermined ratio, characterised in that it comprises an initialisation phase that includes:
・  a first initialisation stage consisting in determining a single whole number k, so that the relation:
(Fsin/Fsout)/2k > 1 ≧ (Fsin/Fsout)/(2(k+1))
Is satisfied, and in recording the said number in storage means;
・  a second initialisation stage consisting, if k> 0, in configuring a digital filter for under-sampling the said input signal by a factor 2k, and in recording the parameters associated with this configuration in storage means; 
・  a third initialisation stage consisting in configuring a digital band-pass limiting filter with a cut-off frequency Fsout/2 and in determining its coefficients if, and only if one of the following relations is satisfied: Fsin≦Fsout, Fsin>Fsout ≧ Fsin/2 or Fsin/2< Fsout, and in recording the said coefficients in storage means;
and a process phase carried out in real time, comprising: 
・  a first process stage consisting, if and only if k>0, in applying the said digital under-sampling filter by a factor 2k to the said input signal so as to generate an intermediate signal;
・  a second process stage consisting, if and only if k≧0, in applying the said digital band-pass limiting filter to the said first intermediate signal, and in short-circuiting this filter if k<0, so as to generate a second intermediate signal;
・  a third process stage consisting in over-sampling the said second intermediate signal by a predetermined factor L; and
・  a fourth process stage consisting in applying to the said third signal a stage for interpolating digital data so as to generate the said output signal at the sampling frequency Fsout.
2. The method according to Claim 1, characterised in that the said digital band-pass limiting filter is a filter of the so-called finite impulse response type. 
3. The method according to Claim 2, characterised in that the said third initialisation stage, consisting in configuring the said digital band-pass limiting filter, comprises the following sub-stages:
・  choice of a finite impulse response filter prototype, characterised by a predetermined impulse response;
・  realisation of the said stages of the sampling rate conversion method for re-sampling the said impulse response according to the said predetermined ratio Fsin/Fsout, in order to obtain the coefficients of a modified finite impulse response filter whose frequency characteristics are identical to those of the said prototype, in a ratio homothetic to the predetermined ratio Fsin/Fsout;
・  recording of the said coefficients in storage means; and
・  use of the said modified finite impulse response filter as a band-pass limiting filter at the frequency Fsout/2 .
4. The method according to Claim 1, characterised in that the said fourth process stage uses a polynomial digital data interpolation by segments of the so-called “B-Spine” type of a predetermined order.
5. The method according to Claim 4, characterised in that the said “B-Splines” are quadratic. 
6. The method according to Claim 1, characterised in that the said third process stage comprises:
-      a first sub-stage consisting in over-sampling the said second intermediate signal by a factor of two; and 
-      a second sub-stage consisting in over-sampling the signal thus obtained by a factor of sixty four, in order to obtain the said intermediate signal sampled at twenty eight times the sampling frequency of the said second intermediate signal.
7. The method according to any one of Claims 1 to 6, characterised in that it is realised in the form of a software element interacting with the calculation and storage means of an automatic data processing system with a recorded program.
8. The method according to Claim 7, characterised in that the said automatic data processing system with recorded program is a microcomputer.
9. The method according to Claim 7, characterised in that the automatic data processing system with recorded program is a processor specialising in the processing of digital signals comprising storage means.
10. A device for implementing the method according to any one of the preceding claims, characterised in that it comprises: 
- a first series of so-called initialisation modules for carrying out the said initialisation stages, and comprising:
-      a first initialisation module (40)receiving at the input data for generating at the output the said determined conversion ratio;
-      a second initialisation module(41) receiving this over-sampling factor and, according to its value, calculating the coefficients of the said band-pass limiting filter and generating them at its output;
-      a third initialisation module (41) receiving this over-sampling factor and, according to its value, calculating the coefficients of the said band-pass limiting filter and generating them at its output; 
-      a fourth initialisation module(44) receiving the said predetermined over-sampling factor and, according to its value, selectively correcting the said predetermined conversion ratio and generating it at its output; and 
-      a fifth initialisation module (43) receiving the coefficients of the said band-pass filter calculated by the said third module, and selectively calculating the adapted over-sampling coefficients and generating them at its output;
- and a second series of so-called process modules for carrying out the stages in real time, comprising:
-             a first process module (45), receiving at a first input so-called input digital data at the said first sampling frequency Fsin and, at a second input, the output of the said second initialisation module(42), comprising the said factor 2kunder-sampling filter, a method of short-circuiting it, and control means for selectively transferring the said input data through the said factor 2k under-sampling filter or the said bypass, depending on the output status of the said second initialisation module (42);
-             a second process module(46) receiving, at a first input, the output of the said first process module (45) and, at a second input, the output of the said fifth initialisation module (43) and carrying out a first factor two over-sampling on the data received at its first input, and selective band-pass filtering, according to the output status of the said fifth initialisation module (43);
-      a third process module (47) receiving, at a first input, the output of the said second process module (45) and, at a second input, the output of the said fourth initialisation module (44) and carrying out selectively, according to the output status of this fourth module(45), a first sixty four factor over-sampling on the data received at its first input; and
-      a fourth process module (48) receiving at its input the output of the said third process module (47), carrying out on the data received at its inputs, the said interpolation of digital data and transmitting, at the output, data at the said second sampling frequency Fsout.
11. The device according to Claim 10, characterised in that it also comprises first storage means forming a buffer (49e), receiving so-called input data (Datain) at the said first sampling frequency Fsinand transmitting them to the said process module (45), in synchronism with the said input data (Datain) , and of the second storage means forming a buffer (49s), receiving the output data of the said fourth process module and transmitting them in the form of so-called output data (Dataout), in synchronism with the data received at the input, at the said second sampling frequency Fsout. 
1. Abstract
The invention relates to a method of converting sampling conversion with a predetermined ratio between an input frequency (Fsin) and an output frequency (Fsout). It comprises an initialisation phase (40-44) of selective configuration, according to the conversion ratio, of an under-sampling filter and a band-pass filter, and a real time phase comprising the stages of selective over-sampling (45), over-sampling by a factor of two and selective band-pass filtering (46), over-sampling by a factor of sixty four (47) and polynomial interpolation of the quadratic “B-Spline” type (48). 
・  The invention also relates to a device (4) for implementation of the method.
2. Representative Drawing
Fig 16
【図面１】
2006345508.tif 000073
【図面２】
2006345508.tif 000074
【図面３】
2006345508.tif 000075
【図面４】
2006345508.tif 000076
【図面５】
2006345508.tif 000077
【図面６】
2006345508.tif 000078
【図面７】
2006345508.tif 000079
【図面８】
2006345508.tif 000080
【図面９】
2006345508.tif 000081
【図面１０】
2006345508.tif 000082
【図面１１】
2006345508.tif 000083
【図面１２】
2006345508.tif 000084
【図面１３】
2006345508.tif 000085
【図面１４】
2006345508.tif 000086
【図面１５】
2006345508.tif 000087
【図面１６】
2006345508.tif 000088