(57)【要約】【課題】ウエハ面内に複数のキャパシタが密に存在する部分と粗に存在する部分があっても、層間絶縁膜とは異なる材質の絶縁膜で側面が覆われた複数のキャパシタの上部電極を、平坦な配線で接続できるようにする。【解決手段】キャパシタ２の側面および上面を所定厚さの第１絶縁膜３で被覆した後、第１絶縁膜３とは異なる材料からなる第２絶縁膜４を所定厚さで形成する。次に、ＣＭＰ法による第２絶縁膜４の研磨を、全てのキャパシタ２上の第１絶縁膜３が露出するまで、第２絶縁膜４を選択的に除去するスラリーを用いて行う。次に、第２絶縁膜４および第１絶縁膜３の除去比率が１：１である条件でエッチングを行い、全てのキャパシタ２の上部電極２３を露出させた後、複数の上部電極２３を接続する配線５を形成する。【選択図】      図１
2006080264.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、下部電極、誘電体層、および上部電極からなるキャパシタを複数個形成する工程と、
前記工程で形成された各キャパシタの側面および上面を所定厚さの第１絶縁膜で被覆する工程と、
前記工程後の半導体基板上に、前記第１絶縁膜とは異なる材料からなる第２絶縁膜を所定厚さで形成する工程と、
前記第２絶縁膜を、全てのキャパシタ上の前記第１絶縁膜が露出するまで、前記第２絶縁膜を選択的に除去するスラリーを用いて、ＣＭＰ法で研磨する工程と、
前記第２絶縁膜および第１絶縁膜の除去比率が１：１である条件でエッチングを行い、全てのキャパシタの上部電極を露出させる工程と、
前記露出させたキャパシタの複数の上部電極を接続する配線を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に、下部電極、誘電体層、および上部電極からなるキャパシタを複数個形成する工程と、
前記工程で形成された各キャパシタの側面および上面を所定厚さの第１絶縁膜で被覆する工程と、
前記工程後の半導体基板上に、前記第１絶縁膜とは異なる材料からなる第２絶縁膜を所定厚さで形成する工程と、
前記第２絶縁膜を、研磨圧力が所定値以下となると研磨能力がなくなるスラリーを用いて、ＣＭＰ法で研磨することにより、前記第１絶縁膜が露出する手前で前記第２絶縁膜の上面を平坦にする工程と、
前記第２絶縁膜および第１絶縁膜の除去比率が１：１である条件でエッチングを行い、全てのキャパシタの上部電極を露出させる工程と、
前記露出させたキャパシタの複数の上部電極を接続する配線を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のキャパシタの上部電極を配線で接続する工程を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、キャパシタの誘電体層として強誘電体層を設けた強誘電体メモリ（ＦＲＡＭ：ferroelectric random access memory）の開発が進んでいる。強誘電体は、電圧を印加したときに起こる分極が印加を止めても残留し、この残留分極が数十年は保持されるという特徴を有する。また、強誘電体の分極は数ｎｓという非常に短い時間で起こり、電界を印加することで分極の向きが変わるという特徴を有する。従って、強誘電体メモリは情報の保持特性の高い不揮発性メモリであり、キャパシタに対する書き込みと読み出しを高速に実行することができる。
【０００３】
強誘電体層の材料としては、ＰＺＴ（Ｐｂ（Ｚｒx Ｔｉ(1-x) ）Ｏ3 ）やＳＢＴ（ＳｒＢｉ2 Ｔａ2 Ｏ9 ）等があるが、これらの材料は水素によって還元されやすく、還元されると分極特性が低下する。強誘電体層の分極特性が低下すると強誘電体メモリの特性が低下するため、強誘電体層に水素が入ることを防止する必要がある。そのために、従来より、強誘電体キャパシタの側面や上面（上部電極の上面）を絶縁性の水素バリア層で覆うことが提案されている。
【０００４】
絶縁性の水素バリア層で覆われた複数のキャパシタの上部電極を平坦な配線で接続するためには、水素バリヤ層の形成後に、キャパシタ間が埋まるように層間絶縁膜を形成し、この層間絶縁膜および上部電極上の水素バリア層を除去して、ウエハ上面を平坦化する必要がある。例えば、層間絶縁膜としてはＳｉＯ2 膜が形成され、絶縁性の水素バリア層としてはＡｌ2 Ｏ3 膜が形成される。
【０００５】
ここで、複数のキャパシタが密に存在する部分と粗に存在する部分があると、層間絶縁膜の形成後の状態は、図３（ａ）に示すようになる。この状態で層間絶縁膜（ＳｉＯ2 膜）４を、ＣＭＰ（Chemical Mechanical Polishing ）法により、通常の砥粒であるヒュームドシリカを含むスラリーで研磨すると、図３（ｂ）に示す状態となる。すなわち、層間絶縁膜４の小さく突出した部分が除去されて、ウエハ１の上面は、キャパシタ２が粗な部分１２が一様に低く、密な部分１１が一様に高い状態となる。
【０００６】
この状態から上部電極２３を露出させる方法としては、層間絶縁膜４のみをエッチングで除去した後、層間絶縁膜４および水素バリア層３をエッチングで除去する方法がある。しかしながら、この方法では、層間絶縁膜４のみをエッチングで除去した後に図３（ｃ）に示す状態となるため、上部電極２３を露出した状態で、図３（ｄ）に示すように、粗な部分１２のキャパシタの水素バリア層３と層間絶縁膜４との境界に段差が生じる。
【０００７】
すなわち、この方法では、ウエハ面内に複数のキャパシタが密に存在する部分と粗に存在する部分があると、絶縁性の水素バリア層で覆われた複数のキャパシタの上部電極を平坦な配線で接続することが困難である。
なお、本発明に最も近い従来技術としては下記の特許文献１が挙げられる。
【特許文献１】特開２００３−２９８０１５公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、このような従来技術の問題点に着目してなされたものであり、ウエハ面内に複数のキャパシタが密に存在する部分と粗に存在する部分があっても、層間絶縁膜とは異なる材質の絶縁膜（例えば、絶縁性の水素バリア層）で側面が覆われた複数のキャパシタの上部電極を、平坦な配線で接続できるようにすることを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、下記の工程(1) 〜(3) および(4) 〜(6) を備えたことを特徴とする半導体装置の製造方法（第１の方法）と、下記の工程(1) 〜(3) および(4')〜(6) を備えたことを特徴とする半導体装置の製造方法（第２の方法）を提供する。
【００１０】
(1) 半導体基板上に、下部電極、誘電体層、および上部電極からなるキャパシタを複数個形成する工程。
(2) 前記工程で形成された各キャパシタの側面および上面を所定厚さの第１絶縁膜で被覆する工程。
(3) 前記工程後の半導体基板上に、前記第１絶縁膜とは異なる材料からなる第２絶縁膜を所定厚さで形成する工程。
(4) 前記第２絶縁膜を、全てのキャパシタ上の前記第１絶縁膜が露出するまで、前記第２絶縁膜を選択的に除去するスラリーを用いて、ＣＭＰ法で研磨する工程。
(4')前記第２絶縁膜を、研磨圧力が所定値以下となると研磨能力がなくなるスラリーを用いて、ＣＭＰ法で研磨することにより、前記第１絶縁膜が露出する手前で前記第２絶縁膜の上面を平坦にする工程。
(5) 前記第２絶縁膜および第１絶縁膜の除去比率が１：１である条件でエッチングを行い、全てのキャパシタの上部電極を露出させる工程。
(6) 前記露出させたキャパシタの複数の上部電極を接続する配線を形成する工程。
【００１１】
本発明の第１および第２の方法で、工程(3) の「所定厚さ」とは、キャパシタ間の第２絶縁膜の上面がキャパシタ上の第１絶縁膜より高い位置となる厚さを意味する。第２の方法では、工程(3) の「所定厚さ」を、キャパシタの厚さと同程度、つまり、キャパシタ間の第２絶縁膜の上面がキャパシタ上の第１絶縁膜より高い位置となる、なるべく薄い厚さとすることが好ましい。
【００１２】
本発明の第１および第２の方法によれば、上部電極を露出させた状態で、粗な部分のキャパシタの第１絶縁膜と第２絶縁膜との境界に段差が生じることが防止される。したがって、本発明の第１および第２の方法によれば、半導体基板面内に複数のキャパシタが密に存在する部分と粗に存在する部分があっても、層間絶縁膜とは異なる材質の絶縁膜で側面が覆われた複数のキャパシタの上部電極を、平坦な配線で接続できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について説明する。
［第１実施形態］
本発明の第１の方法の実施形態について、図１を用いて説明する。
先ず、図１（ａ）に示すように、シリコンウエハ（半導体基板）１上に、下部電極２１、誘電体層２２、および上部電極２３からなるキャパシタ２を複数個形成する。これらのキャパシタ２は、シリコンウエハ１上に、下部電極用薄膜、誘電体薄膜、および上部電極用薄膜を形成した後に、フォトリソ・エッチング工程を行ってパターニングすることで形成される。このシリコンウエハ１の面内には、複数のキャパシタ２が密に存在する部分１１と粗に存在する部分１２がある。
【００１４】
次に、この状態のシリコンウエハ１上に、第１絶縁膜３としてＡｌ2 Ｏ3 膜を、例えば６０ｎｍの厚さで形成する。これにより、各キャパシタ２の側面および上面が所定厚さの第１絶縁膜３で被覆される。
次に、この状態のシリコンウエハ１上に、第２絶縁膜４としてＳｉＯ2 膜を、例えば１０００ｎｍの厚さ（キャパシタ２の厚さの１．５倍程度）で形成する。図１（ａ）はこの工程後の状態を示す。図１（ａ）に示すように、複数のキャパシタ２が密に存在する部分１１には、第２絶縁膜４の凹凸が密に形成され、粗に存在する部分１２には第２絶縁膜４の凹凸が粗に形成される。
【００１５】
次に、第１絶縁膜３を除去せず第２絶縁膜４を選択的に除去するスラリーを用いて、全てのキャパシタ２上の第１絶縁膜３が露出するまでＣＭＰ法による研磨を行う。すなわち、研磨状態をモニタし、終点（全てのキャパシタ２上の第１絶縁膜３が露出した時点）が検出されるまで研磨を行う。図１（ｂ）はこの工程後の状態を示す。このスラリーとしては、ＳｉＯ2 と化学反応するセリアスラリー（例えば、日立化成工業（株）製の「ＨＳ−８００５」）が挙げられる。
【００１６】
終点検出方法としては、反射率測定法とトルク電流測定法が挙げられる。反射率測定法では、常時、シリコンウエハ１の研磨面に光を入射し、研磨面からの反射光を検出し、検出値から反射率を測定し、この反射率が所定値（全てのキャパシタ２上の第１絶縁膜３が露出した場合の反射率）となった時点で研磨を終了する。トルク電流測定法では、研磨テーブルの回転トルクを電流値で常時測定し、この電流率が所定値（全てのキャパシタ２上の第１絶縁膜３が露出した場合のトルク電流値）となった時点で研磨を終了する。
【００１７】
次に、この状態のシリコンウエハ１の上面に対して、第２絶縁膜４および第１絶縁膜３の除去比率が１：１である条件でエッチングを行い、全てのキャパシタ２の上部電極２３を露出させる。このエッチングは、例えば、フロロカーボン系のプロセスガス（ＣＦ4 とＡｒの混合ガス、Ｃ4 Ｆ8 とＯ2 の混合ガス等）を用いたドライエッチングで行うことができる。また、酸系の薬液を用いたウエットエッチングで行ってもよい。
【００１８】
図１（ｃ）はこの工程後の状態を示す。この図に示すように、全てのキャパシタ２の上部電極２３を露出させた状態で、シリコンウエハ１の上面はほぼ平坦になり、粗な部分１２のキャパシタ２の第１絶縁膜３と第２絶縁膜４との境界に段差が生じない。
次に、図１（ｄ）に示すように、この状態のシリコンウエハ１上に、Ｉｒ、ＩｒＯX 、およびＰｔの三層からなる配線５を形成する。この配線５は、前記三層の薄膜をシリコンウエハ１上に形成した後に、フォトリソ・エッチング工程を行ってパターニングすることで、露出させた複数の上部電極２３を接続するように形成される。
【００１９】
このように、第１実施形態の方法によれば、シリコンウエハ１の面内に複数のキャパシタ２が密に存在する部分１１と粗に存在する部分１２があっても、層間絶縁膜である第２絶縁膜４とは異なる材質の第１絶縁膜（例えば、絶縁性の水素バリア層）３で側面が覆われた複数のキャパシタ２の上部電極２３を、平坦な配線５で接続することができる。
【００２０】
［第２実施形態］
本発明の第２の方法の実施形態について、図２を用いて説明する。
先ず、図２（ａ）に示すように、シリコンウエハ（半導体基板）１上に、下部電極２１、誘電体層２２、および上部電極２３からなるキャパシタ２を複数個形成する。これらのキャパシタ２は、シリコンウエハ１上に、下部電極用薄膜、誘電体薄膜、および上部電極用薄膜を形成した後に、フォトリソ・エッチング工程を行ってパターニングすることで形成される。このシリコンウエハ１の面内には、複数のキャパシタ２が密に存在する部分１１と粗に存在する部分１２がある。
【００２１】
次に、この状態のシリコンウエハ１上に、第１絶縁膜３としてＡｌ2 Ｏ3 膜を、例えば６０ｎｍの厚さで形成する。これにより、各キャパシタ２の側面および上面が所定厚さの第１絶縁膜３で被覆される。
次に、この状態のシリコンウエハ１上に、第２絶縁膜４としてＳｉＯ2 膜を、例えば７００ｎｍの厚さ（キャパシタ２の厚さの１．１倍程度）で形成する。図２（ａ）はこの工程後の状態を示す。図２（ａ）に示すように、複数のキャパシタ２が密に存在する部分１１には、第２絶縁膜４の凹凸が密に形成され、粗に存在する部分１２には第２絶縁膜４の凹凸が粗に形成される。
【００２２】
次に、研磨圧力が所定値以下となると研磨能力がなくなる（すなわち、突出している部分が研磨されて平坦になると研磨が終了する）スラリーを用いて、第２絶縁膜４をＣＭＰ法で研磨する。このような特殊なスラリーとしては、特定の界面活性剤が添加されたセリアスラリー（例えば、ＥＫＣ Technology,Inc.製の「ＣＭＰ２１００」）が挙げられる  。これにより、第１絶縁膜３が露出する手前で第２絶縁膜４の上面が平坦となる。図２（ｂ）はこの工程後の状態を示す。
【００２３】
次に、この状態のシリコンウエハ１の上面に対して、第２絶縁膜４および第１絶縁膜３の除去比率が１：１である条件でエッチングを行い、全てのキャパシタ２の上部電極２３を露出させる。このエッチングは、例えば、フロロカーボン系のプロセスガス（ＣＦ4 とＡｒの混合ガス、Ｃ4 Ｆ8 とＯ2 の混合ガス等）を用いたドライエッチングで行うことができる。また、酸系の薬液を用いたウエットエッチングで行ってもよい。
【００２４】
図２（ｃ）はこの工程後の状態を示す。この図に示すように、全てのキャパシタ２の上部電極２３を露出させた状態で、シリコンウエハ１の上面はほぼ平坦になり、粗な部分１２のキャパシタ２の第１絶縁膜３と第２絶縁膜４との境界に段差が生じない。
次に、図２（ｄ）に示すように、この状態のシリコンウエハ１上に、Ｉｒ、ＩｒＯX 、およびＰｔの三層からなる配線５を形成する。この配線５は、前記三層の薄膜をシリコンウエハ１上に形成した後に、フォトリソ・エッチング工程を行ってパターニングすることで、露出させた複数の上部電極２３上に形成される。
【００２５】
このように、第２実施形態の方法によれば、シリコンウエハ１の面内に、複数のキャパシタ２が密に存在する部分１１と粗に存在する部分１２があっても、層間絶縁膜である第２絶縁膜４とは異なる材質の第１絶縁膜（例えば、絶縁性の水素バリア層）３で側面が覆われた複数のキャパシタ２の上部電極２３を、平坦な配線５で接続することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態の方法の各工程を説明する断面図。
【図２】本発明の第２実施形態の方法の各工程を説明する断面図。
【図３】従来技術の問題点を説明する断面図。
【符号の説明】
【００２７】
１…シリコンウエハ（半導体基板）、１１…キャパシタが密な部分、１２…キャパシタが粗な部分、２…キャパシタ、２１…下部電極、２２…誘電体層、２３…上部電極、３…第１絶縁膜（水素バリア層）、４…第２絶縁膜（層間絶縁膜）、５…配線。
【図１】
2006080264.tif 000003
【図２】
2006080264.tif 000004
【図３】
2006080264.tif 000005