(57)【要約】【課題】  小画素ピッチ、飽和信号量の増大、維持しても、低電圧でも読み出しを可能にした固体撮像装置及びその製造方法を提供する。【解決手段】  光電変換部ＰＤとこの光電変換部ＰＤに蓄積された信号電荷を読み出す転送トランジスタ３２を有する単位画素３５が複数配列されてなる固体撮像装置であって、転送トランジスタ３２の活性領域上のゲート電極４５が、２種類以上のゲート長ｇ１，ｇ２を有するように形成されている。【選択図】      図１
2006303386.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と該光電変換部に蓄積された信号電荷を読み出す転送トランジスタを有する単位画素が複数配列されてなる固体撮像装置であって、
前記転送トランジスタの活性領域上のゲート電極が、２種類以上のゲート長を有するように形成されている
ことを特徴とする固体撮像装置。
【請求項２】
前記ゲート電極のうち、ゲート長が短い電極部分におけるチャネル方向のサイドウォール長が、ゲート長が長い電極部分におけるチャネル方向のサイドウォール長より大きい
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記ゲート電極がチャネル平面内において凹形状に形成され、
前記ゲート電極の凹部のゲート幅方向の長さが、イオン注入マスクとして機能するサイドウォール膜厚以下である
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
光電変換部と該光電変換部に蓄積された信号電荷を読み出す転送トランジスタを有する単位画素が複数配列されてなる固体撮像装置の製造方法であって、
半導体領域の活性領域に転送トランジスタのゲート電極となる凹部を有するゲート電極を形成する工程と、
前記ゲート電極をマスクにしてイオン注入により前記半導体領域に低不純物濃度領域を形成する工程と、
前記凹部のゲート長方向の長さの１／２より厚い絶縁膜を堆積する工程と、
少なくとも前記転送トランジスタのゲート電極の側壁に前記絶縁膜によるサイドウォールを形成する工程と、
少なくとも前記サイドウォール及びゲート電極をマスクにしてイオン注入により、高不純物濃度のソース・ドレイン領域を形成する工程とを有する
ことを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ型の固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
最近、カメラ付携帯電話やＰＡＤ（Personal Digital Assistant）等のモバイル機器に搭載されている固体撮像装置には、ＭＯＳ型イメージセンサが多く用いられている。高画質の固体撮像装置には画素ピッチが縮小しても、飽和信号量Ｑｓの増大、維持が求められている。飽和信号量Ｑｓは、光電変換部であるフォトダイオードの面積、もしくはフォトダイオードのポテンシャルに関係している。フォトダイオードの面積が大きい程、もしくはポテンシャルが大きい程、飽和信号量Ｑｓも大きい。
【０００３】
図１０に一般的なＭＯＳ型イメージセンサにおける単位画素の等価回路の例を示す。このＭＯＳ型イメージセンサの単位画素１は、光電変換部であるフォトダイオードＰＤと、３つのＭＯＳトランジスタ、すなわちフォトダイオードＰＤからの信号電荷を読み出す転送トランジスタ２、リセットトランジスタ３及び増幅トランジスタ４とから構成される。転送トランジスタ２のソースがフォトダイオードＰＤに接続され、そのドレインがリセットトランジスタ３のソースに接続される。転送トランジスタ２のゲートには転送配線５が接続され、リセットトランジスタ３のゲートにはリセット配線６が接続される。一方、転送トランジスタ２とリセットトランジスタ３間のフローティング・ディフージョン（ＦＤ）が増幅トランジスタ４のゲートに接続され、増幅トランジスタ４のソースが垂直信号線７に接続される。さらに、リセットトランジスタ３のドレイン及び増幅トランジスタ４のドレインがドレイン端子ｔに接続される。このような画素１を有するＭＯＳ型イメージセンサにおいて、ドレイン端子ｔは、電圧が可変であり、ローレベルとハイレベルに変化する。
【０００４】
図８に上記ＭＯＳ型イメージセンサにおける画素領域の要部を上面から見た概略構成を示す。ＭＯＳ型イメージセンサ１１は、フォトダイオードＰＤと複数のＭＯＳトランジスタ、本例では転送トランジスタ２、リセットトランジスタ３及び増幅トランジスタ４からなる画素１が、複数マトリックス条に配列されて画素領域を構成している。転送トランジスタ２は、フォトダイオードＰＤをソースとして、このソースとフローティング・ディフージョン（ＦＤ）となるドレイン領域１４との間にゲート絶縁膜を介してゲート電極１５を形成して構成される。リセットトランジスタ３は、フローティング・ディフージョン（ＦＤ）をソースとして、このソースとドレイン領域１６との間にゲート絶縁膜を介してゲート電極１７を形成して構成される。増幅トランジスタ４は、リセットトランジスタ３のドレイン領域１６をドレインとして、このドレイン領域１６とソース領域１８との間にゲート絶縁膜を介してゲート電極１９を形成して構成される。垂直方向に配列された各画素の増幅トランジスタ４のソース領域１８に垂直信号線７が接続され、リセットトランジスタ３と増幅トランジスタ４の共用のドレイン領域１６にドレイン端子ｔを介してローレベル及びハイレベルの電源電圧Ｖｄｄが供給される。隣合う画素１間には素子分離領域、例えばＳＴＩ（シャロー・トレンチ・アイソレーション）による素子分離領域９が形成される。
【０００５】
図９に転送トランジスタ２のゲート電極１５の概略構成を示す。ゲート電極１５はフローティング・ディフージョン（ＦＤ）とフォトダイオードＰＤとの間の活性領域（すなわちチャネル領域）上にゲート幅方向（チャネル方向と直角の方向）にわたり一定のゲート長ｇ３を有するように形成される。ゲート電極１５の側壁には絶縁膜によるサイドウォール２１が形成される。この例では、ゲート１５をマスクにイオン注入で低不純物濃度領域（図示せず）を形成し、その後に形成した上記サイドウォール２１と上記ゲート電極１５をマスクにイオン注入で高不純物濃度のドレイン領域（フローティング・ディフージョン（ＦＤ））１４を形成して、ＬＤＤ構造のドレイン領域１４が形成される。
【０００６】
非特許文献１には、ＭＯＳ型固体撮像装置の画素の小型化についての例が開示されている。
【非特許文献１】米本和也著  ＣＱ出版社「ＣＣＤ／ＣＭＯＳイメージ・センサの基礎と応用」
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、モバイル機器等に利用される小画素ピッチの固体撮像装置では、同時にフォトダイオードの面積も縮小されるため、飽和信号量Ｑｓが低下する傾向にある。一方、またフォトダイオードのポテンシャルを増加（ポテンシャルを深く）させると、信号電荷を読み出すために転送トランジスタのゲート電圧として高電圧が必要となる。しかしながら、特にモバイル機器の分野では、消費電力を低減するため電源電圧を低電圧化する必要がある。
【０００８】
したがって、モバイル機器等に利用される、小画素ピッチ、低電圧読出し画素で飽和信号量Ｑｓを増加／維持するためには、低電圧で信号電荷を転送トランジスタへ読み出すことができる構造が必要となる。
【０００９】
本発明は、上述の点に鑑み、光電変換部の信号電荷を転送トランジスタへ読み出す際に、低電圧でも読み出しを可能にした固体撮像装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明に係る固体撮像装置は、光電変換部に蓄積された信号電荷を読み出す転送トランジスタの活性領域上のゲート電極を、２種類以上のゲート長を有するように形成する。
好ましい形態は、ゲート電極をチャネル平面内において、凹形状に形成する。
【００１１】
本発明に係る固体撮像装置の製造方法は、半導体領域の活性領域に転送トランジスタのゲート電極となる凹部を有するゲート電極を形成し、ゲート電極をマスクにイオン注入により低不純物濃度領域を形成する。次に、凹部のゲート長方向の長さの１／２より厚い絶縁膜を堆積し上記ゲート電極の側壁にサイドウォールを形成する。次に、サイドウォール及びゲート電極をマスクにイオン注入により高不純物濃度のソース・ドレイン領域を形成する。
【００１２】
本発明の固体撮像装置では、転送トランジスタのゲート電極が２種類以上のゲート長を有することにより、ゲート長が短い電極部分とソース・ドレイン領域間ではＬＤＤ領域が導入されてポテンシャルが深くなり、読出し時にはショートチャネル効果によりポテンシャルに曲がりが発生する。ゲート長が短い電極部分においてポテンシャルが深くなる。したがって、転送トランジスタのゲート電圧を低電圧にしても、光電変換部から転送トランジスタへ信号電荷が読出し易くなる。
【００１３】
本発明の固体撮像装置の製造方法では、凹部を有するゲート電極を形成することにより、転送トランジスタのゲート電極として２種類以上のゲート長を持つゲート電極を形成することができ、上記本発明の固体撮像装置を製造することができる。凹部内にもサイドウォールを形成するので、自己整合的にＬＤＤ構造のソース・ドレイン領域を形成することができる。
【発明の効果】
【００１４】
本発明に係る固体撮像装置によれば、転送トランジスタのゲート電極として２種類以上のゲート長を持つ形状とすることにより、光電変換部から信号電荷を転送トランジスタへ読み出す読出し電圧を低電圧化することができる。
【００１５】
本発明に係る固体撮像装置の製造方法によれば、上記読出し電圧を低電圧化できる固体撮像装置を製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施の形態を説明する。
【００１７】
図１及び図２に、本発明に係るＭＯＳ型の固体撮像装置の一実施の形態を示す。本実施の形態に係るＭＯＳ型の固体撮像装置３１は、図１に示すように、光電変換部であるフォトダイオードＰＤと、複数のＭＯＳトランジスタ、本例では転送トランジスタ３２、リセットトランジスタ３３及び増幅トランジスタ３４の３つのＭＯＳトランジスタとからなる複数の単位画素３５が、規則的に例えばマトリックス状に配列されて画素領域を形成して構成される。フォトダイオードＰＤは、図４に示すように、例えばｐ型半導体ウェル領域４１に電荷蓄積領域となるｎ型半導体領域４２を形成し、このｎ型半導体領域４２の表面絶縁膜（図示せず）との界面に暗電流を抑制するためのｐ型アキュミュレーション層４３を形成した、いわゆるＨＡＤ（Hole Accumulation Diode）構造に形成される。
【００１８】
転送トランジスタ３２は、フォトダイオードＰＤをソースとして、このソースとフローティング・ディフージョン（ＦＤ）となるドレイン領域３６との間にゲート絶縁膜４４（図４参照）を介してゲート電極４５を形成して構成される。リセットトランジスタ３３は、フローティング・ディフージョン（ＦＤ）をソースとして、このソースとドレイン領域３７との間にゲート絶縁膜を介してゲート電極４７を形成して構成される。増幅トランジスタ３４は、リセットトランジスタ３３のドレイン領域３７をドレインとして、このドレイン領域３７とソース領域３８との間にゲート絶縁膜を介してゲート電極４９を形成して構成される。垂直方向に配列された各画素の増幅トランジスタ３４のソース領域３８に垂直信号線（図示せず）が接続され、リセットトランジスタ３３と増幅トランジスタ３４の共用のドレイン領域４７にドレイン端子ｔを介してローレベル及びハイレベルの電源電圧Ｖｄｄ（図示せず）が供給される。隣合う画素３５間には素子分離領域３９が形成される。本例の素子分離領域では、ＳＴＩ（シャロー・トレンチ・アイソレーション）層上に一部がＭＯＳトランジスタのゲート制御部（ゲート絶縁膜及びゲート電極を含む）を延長して構成される。
【００１９】
転送トランジスタ３２のゲート電極４５は、２種類以上のゲート長を有するように形成される。例えば転送トランジスタ３２のゲート電極４５は、図２の拡大図で示すように、活性領域であるチャネル領域上において、上面から見てチャネル幅の中央に四角形状の凹部５１が形成されるように凹形状に形成される。凹部５１はドレイン領域（ＦＤ）３６側に形成される。このゲート電極４５では、凹部５１が形成された中央のゲート電極部分４５ａのゲート長ｇ１が短く、凹部５１を挟む両側のゲート電極部分４５ｂのゲート長ｇ２が長く形成され、２種類のゲート長ｇ１，ｇ２を有する構造となる。
【００２０】
ゲート電極４５の周囲の側壁には絶縁膜によるサイドウォール５２が形成される。転送トランジスタ３２の上記ゲート電極４５の凹部５１のゲート幅方向の長さｗ１は、イオン注入マスクとして機能するサイドウォール膜厚ｔ１（図４参照）以下、好ましくはサイドウォール膜厚ｔ１の１／２以下に設定される。１／２以下とする場合は、サイドウォール５２が例えば３層の絶縁膜で形成されていれば、３層のトータルの膜厚ｔ１の１／２以下に設定する。凹部５１のゲート幅方向の長さｗ１がサイドウォール膜厚ｔ１より長いと、サイドウォール５２をマスクにイオン注入で高不純物濃度のソース・ドレイン領域３６を形成する際、凹部５１内にも高不純物濃度のソース・ドレイン領域が形成され、転送トランジスタ３２がパンチスルーしてしまい、ゲート電極４５に印加するゲート電圧による制御性がなくなる。ゲート電極４５とドレイン領域３６間に形成されるサイドウォール５２は、凹部５１内を含めて形成されるゲート長の短いゲート電極部分４５ａのサイドウォールの長さ、すなわちゲート長方向の長さＬ１が、両側のゲート長の長いゲート電極部分４５ｂのサイドウォールの長さ、すなわちゲート長方向の長さＬ２より大になるように形成される。
【００２１】
転送トランジスタ３２の製造に際しては（図３、図４参照）、半導体領域の転送トランジスタ形成領域上のゲート絶縁膜４４を介して中央に凹部５１を有するゲート電極４５を形成し、このゲート電極４５をマスクにイオン注入により所要の導電型、本例ではｎ型の不純物を導入してｎ型低不純物濃度領域３６′を形成する。次に、全面の絶縁膜を堆積する。この絶縁膜の膜厚は、ゲート電極４５の凹部５１のゲート幅方向の長さの１／２以上とする。次いで、絶縁膜に対して異方性エッチングによりエッチバック処理してゲート電極４５の側壁に絶縁膜によるサイドウォール５２を形成する。このとき、図３、図４に示すように、凹部５１内の全域を含んでサイドウォール５２が形成される。次いで、サイドウォール５２及びゲート電極４５をマスクにイオン注入により同導電型、本例ではｎ型不純物を導入し自己整合的に高不純物濃度のｎ型ソース・ドレイン領域、この場合はドレイン領域３６を形成する。これにより、ＬＤＤ構造のドレイン領域３６を有する転送トランジスタ３２が製造される。イオン注入に際しては、図５に示すように、レジストマスク５５も用いて行われる。このとき、重ね合せズレ精度を考慮して、レジストマスク５５はゲート電極４５上の一部から延長して必ずフォトダイオード領域ＰＤを覆うようにする。レジストマスク５５はフローティング・ディフージョン（ＦＤ）となるドレイン領域３６側もしくはフォトダイオードＰＤ側にずれても、凹部５１での濃度プロファイルに変化はない。
【００２２】
上述の本実施の形態のＭＯＳ型の固体撮像装置３１では、転送トランジスタ３２のゲート電極４５の凹部５１にはｎ型低不純物濃度領域３６′が形成されているため、凹部５１直下のポテンシャルは深い。また、凹部５１が形成されたゲート電極部分４５ａのゲート長ｇ１が短いので、信号電荷の読み出し時には、ショートチャネル効果が発生する。これにより、ゲート電極４５に印加する電圧が低電圧でも読出し易くすることができる。
【００２３】
図６に、シミュレーション結果によるフォトダイオードＰＤ、転送トランジスタ３２のゲート電圧４５の部分及びドレイン領域３６で構成されるフローティング・ディフージョン（ＦＤ）の領域のポテンシャル分布を示す。この図６から明らかなように、ゲート電圧４５の凹部５１では、凹部以外の領域のポテンシャル（曲線ｂ参照）に比べてポテンシャル（曲線ａ参照）が深く、ショートチャネル効果によりポテンシャルに曲がりが発生している。従って、低電圧でもフォトダイオードから信号電荷を転送トランジスタへ読出し易くなる。
【００２４】
一方、図４Ｂは、転送トランジスタ３２のゲート近傍で発生した熱電子５７の挙動を示す。図４Ｂに示すように、転送トランジスタ３２のゲート電極４５近傍で発生した熱電子５７は、受光期間（露光中）にフォトダイオードＰＤに入らず、ポテンシャルが深い凹部５１側にドリフトするため、いわゆる白点にならない。したがって、長受光期間（長露光時間）でも白点の少ない固体撮像装置を形成できる。
【００２５】
図７に、本実施の形態のＭＯＳ型の固体撮像装置３１の試作結果を、従来の図８のＭＯＳ型の固体撮像装置１１との比較で評価を示す。本実施の形態の固体撮像装置３１の方が、読出し電圧が低電圧化しているのが認められる。
【００２６】
上述の本実施の形態に係る固体撮像装置３１によれば、転送トランジスタ３２のゲート電極４５の形状を凹形状にすることで、この凹部５１直下には自己整合的にＬＤＤ構造（いわゆる低不純物濃度領域）３６′のみを形成することができる。濃度プロファイルは自己整合的に形成できるため、バラツキが少ない。凹部形状、特に凹部５１のゲート幅方向の長さｗ１をサイドウォール膜厚の１／２にすることで、自己整合的にＬＤＤ領域３６′を形成することができる。また、凹部５１の寸法を制御することにより、ショートチャネル効果を発生させ、自己整合ＬＤＤ構造と合わせて、読出し電圧を低電圧化することができる。
【００２７】
上例では、ゲート電極４５の形状を２種類のゲート長ｇ１，ｇ２を有するように中央に四角形状の凹部５１を設けるようにしたが、その他、凹部の形状は四角形状に限らず、凹曲形状、階段形状など種々の形状にすることも可能である。この場合ゲート長としては２種類以上有する構成となる。
上例では１つのフォトダイオードと３つのＭＯＳトランジスタで単位画素を構成した例であるが、本発明はこれ以外のフォトダイオードと転送トランジスタを含む複数のＭＯＳトランジスタで単位画素の構成した固体撮像装置にも適用できる。
【００２８】
従って、本実施の形態の固体撮像装置３１は、信号電荷量を増加／維持しつつ低電圧読出しを可能にする。また、小画素ピッチ、低電圧読出しの画素を必要とするモバイル機器に搭載の固体撮像装置に適用して好適である。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る固体撮像装置の一実施の形態を示す画素領域の要部の平面図である。
【図２】図１の転送トランジスタのゲート電極の一例を示す拡大平面図である。
【図３】光電変換部であるフォトダイオードと転送トランジスタの部分を示す平面図である。
【図４】Ａ、Ｂ  図３のＡーＡ線上の断面図及びＢーＢ線上の断面図である。
【図５】ソース・ドレインイオン注入前のレジストマスクの形成を示す説明図である。
【図６】本発明に係る固体撮像装置の転送トランジスタのポテンシャル分布図である。
【図７】本発明の固体撮像装置と従来の固体撮像装置の読出し電圧を比較した説明図である。
【図８】従来例に係る固体撮像装置の画素領域の要部の平面図である。
【図９】図８の転送トランジスタのゲート電極の拡大平面図である。
【図１０】ＭＯＳ型の固体撮像装置の１画素の等価回路の例を示す等価回路図である。
【符号の説明】
【００３０】
３１・・ＭＯＳ型の固体撮像装置、３２・・転送トランジスタ、３３・・リセットトランジスタ、３４・・増幅トランジスタ、３５・・単位画素、３６・・ソース・ドレイン領域（フローティングディフュージョンＦＤ），３７、３８・・ソース・ドレイン領域、４１・・ｐ型半導体ウェル領域、４２・・フォトダイオードの電荷蓄積領域、４３・・アキュミュレーション層、４４・・ゲート絶縁膜、３６′・・低不純物濃度領域（ＬＤＤ構造）、４５・・転送トランジスタのゲート電極、４５ａ・・ゲート長の短いゲート電極部分、４５ｂ・・ゲート長の長いゲート電極部分、４７、４９・・ゲート電極
【図１】
2006303386.tif 000003
【図２】
2006303386.tif 000004
【図３】
2006303386.tif 000005
【図４】
2006303386.tif 000006
【図５】
2006303386.tif 000007
【図６】
2006303386.tif 000008
【図７】
2006303386.tif 000009
【図８】
2006303386.tif 000010
【図９】
2006303386.tif 000011
【図１０】
2006303386.tif 000012