(57)【要約】  【課題】  マッチドフィルタに使用したとき、製造工程等のバラツキにより相関ピークの振幅に大きな違いを生じさせない。  【解決手段】  ２相駆動型の電荷結合素子の電荷注入電極１７に印加するバイアス電圧Ｖｉｇを発生するバイアス電圧発生手段としてトランジスタ２２を備え、該トランジスタ２２を飽和領域で動作させ、該トランジスタ２２のゲート・ソース間電圧Ｖｇｓをオペアンプ２４で増幅して前記バイアス電圧Ｖｉｇとする。該トランジスタ２２は、電荷注入電極１７の次段に位置する第１相の転送電極１８のバーチャルゲート電極１８ａの近傍のチップ上に配置し、そのバーチャルゲート電極１８ａのゲートと同じゲート長で同じ製造工程で製作することにより、そのバーチャルゲート電極１８ａで形成したときのトランジスタと同じ閾値電圧および同じトランスコンダクタンスｇｍをもつようにする。【選択図】  図１
2006080319.tif 000002
【特許請求の範囲】
【請求項１】
オーミック接続の電荷注入電極と、該電荷注入電極の後段に交互に電荷転送方向に配置されたショットキー接続の第１相転送電極および第２相転送電極と、前記電荷注入電極にバイアス電圧を印加するバイアス電圧発生手段とを具備し、かつ前記第１相転送電極および前記第２相転送電極は前記電荷注入電極に近い側のピンチオフ電圧の浅いバーチャルゲート電極と前記電荷注入電極から遠い側のピンチオフ電圧の深いストレージゲート電極からなるよう構成された２相駆動型の電荷結合素子において、
前記バイアス電圧発生手段を構成する要素として、前記電荷注入電極の次段に位置する前記第１相転送電極又は第２相転送電極の前記バーチャルゲート電極下の閾値およびトランスコンダクタンスと同じ閾値およびトランスコンダクタンスをもつトランジスタを備え、該トランジスタを飽和領域で動作させて該トランジスタのゲート・ソース間電圧に基づく電圧を前記バイアス電圧とするようにしたことを特徴とする電荷結合素子。
【請求項２】
請求項１に記載の電荷結合素子において、
前記トランジスタは、前記電荷注入電極の次段に位置する前記第１相転送電極又は第２相転送電極の前記バーチャルゲート電極の近傍に配置され、そのゲート長が前記バーチャルゲート電極のゲート長と同じで、且つ該バーチャルゲート電極と同じ製造工程で製造されたものであることを特徴とする電荷結合素子。
【請求項３】
請求項１又は２に記載の電荷結合素子において、
前記バイアス電圧発生手段を構成する別の要素として、前記トランジスタのゲート・ソース間電圧を増幅する増幅器を具備し、該増幅器の利得設定により前記バイアス電圧を設定したことを特徴とする電荷結合素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスペクトラム拡散通信などに使用されるマッチドフィルタに好適な電荷結合素子（ＣＣＤ）に関するものである。
【背景技術】
【０００２】
図３に、従来の２相駆動型のＨＥＭＴ電荷結合素子の電荷入力部付近の断面およびその周辺回路を示す。図３において、１０はＧａＡｓ半絶縁性基板、１１は厚さ約０．１μｍのＡｌＧａＡｓ／ＧａＡｓのバッファ層、１２は厚さ約１５０ÅのノンドープＩｎＧａＡｓのチャネル層、１３は厚さ約５０ÅのＡｌＧａＡｓのスペーサ層、１４はＳｉを約１．５×１０18ｃｍ-3ドープした厚さ約２００Åのｎ−ＡｌＧａＡｓの電子供給層、１５は厚さ約３００ÅのノンドープＡｌＧａＡｓ層、１６は厚さ約５００ÅのノンドープＧａＡｓ層である。
【０００３】
１７はＡｕＧｅ／Ｎｉ／Ａｕからなオーミック接続の電荷注入電極である。１８ｂ，１９ｂはＴｉ／Ｐｔ／Ａｕからなるショットキー接続の電極であり、ノンドープＧａＡｓ層１６上に直接配置することにより、電荷を蓄積するためにピンチオフ電圧を負に設計してあり、ストレージゲート電極と呼ばれる。また、電極１８ａ，１９ａはストレージゲート電極１８ｂ，１９ｂの形成後、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕを蒸着し熱処理により、ＰｔをノンドープＧａＡｓ層１６に沈み込ませてＰｔＡｓ2の合金を形成することで、ピンチオフ電圧をストレージゲート電極よりも正方向に、つまり浅く設計してあり、バーチャルゲート電極と呼ばれる。電極１８ａ，１８ｂで第１相（φ１）の転送電極１８が、電極１９ａ，１９ｂで第２相（φ２）の転送電極１９が、それぞれ形成される。
【０００４】
第１相の転送電極１８にクロック信号を印加したとき、そのクロック信号が正方向に変化すると、まずストレージゲート電極１８ｂがピンチオフ状態を脱し、その後にバーチャルゲート電極１８ａがピンチオフ状態を脱する。逆に、そのクロック信号の電圧が負方向に変化するときは、まずバーチャルゲート電極１８ｂがピンチオフ状態に入り、その後にストレージゲート電極１８ａがピンチオフ状態に入る。第２相の転送電極１９にクロック信号を印加した時も第１相の転送電極１８と同様の動作が行われる。そして、これら第１相の転送電極１８と第２相の転送電極１９を電荷転送方向に交互に複数個形成し（図示せず）、これら転送電極１８，１９に位相が１８０度異なったクロック信号をそれぞれ印加することにより、電荷注入電極１７から入ってきた電荷を後段の電極に転送することが出来る。
【０００５】
２０は入力信号Ｖｉｎの直流分の影響を除去するコンデンサ、２１は電荷注入電極１７に直流バイアスＶｉｇを与える抵抗、３４は直流バイアスＶｉｇを発生させる直流電圧源である。最初の第１相の転送電極１８のストレージゲート電極１８ｂに蓄積される電荷量は、クロックがＨｉｇｈの時の最初のバーチャルゲート電極１８ａの電位Ｖｖｇと直流バイアス電圧Ｖｉｇに入力電圧Ｖｉｎを加えた電位Ｖｉｇ＋Ｖｉｎとの差Ｖｇｓ（＝Ｖｖｇ−（Ｖｉｇ＋Ｖｉｎ））および最初のバーチャルゲート電極１８ａ下のトランスコンダクタンスｇｍによってダイナミックに決定される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、製造工程等のバラツキや温度変化等により、同じバイアス電圧Ｖｉｇを印加したときの電荷結合素子サンプル＃１，＃２について測定した図４に示すように、バーチャルゲート電極１８ａ，１９ａのトランスコンダクタンスｇｍやピンチオフ電圧Ｖｐ、すなわち電圧−電流（Ｖｇｓ−Ｉｄｓ）特性が変動し動作点がずれることにより、ストレージゲート電極１８ｂ，１９ｂに注入される電荷量が異なり、結果として、これをマッチドフィルタに使用したとき、その出力である相関ピークの振幅に大きな違いが生じると言った問題点があった。
【０００７】
例えば、入力の電圧振幅をＶｉｎを０．４Ｖｐｐ、クロック信号の電圧振幅を２Ｖｐｐ、クロック周波数を５００ＭＨｚ、直流バイアス電圧Ｖｉｇを１．２５Ｖとしたときのサンプルの違いによる相関出力信号の測定結果を図５に示す。図５から分かるように、相関ピークの振幅に大きな違いが生じていることが分かる。
【０００８】
本発明は上記問題点を解消し、マッチドフィルタに使用したとき、製造工程等のバラツキにより相関ピークの振幅に大きな違いを生じさせないことを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１にかかる発明の電荷結合素子は、オーミック接続の電荷注入電極と、該電荷注入電極の後段に交互に電荷転送方向に配置されたショットキー接続の第１相転送電極および第２相転送電極と、前記電荷注入電極にバイアス電圧を印加するバイアス電圧発生手段とを具備し、かつ前記第１相転送電極および前記第２相転送電極は前記電荷注入電極に近い側のピンチオフ電圧の浅いバーチャルゲート電極と前記電荷注入電極から遠い側のピンチオフ電圧の深いストレージゲート電極からなるよう構成された２相駆動型の電荷結合素子において、前記バイアス電圧発生手段を構成する要素として、前記電荷注入電極の次段に位置する前記第１相転送電極又は第２相転送電極の前記バーチャルゲート電極下の閾値およびトランスコンダクタンスと同じ閾値およびトランスコンダクタンスをもつトランジスタを備え、該トランジスタを飽和領域で動作させて該トランジスタのゲート・ソース間電圧に基づく電圧を前記バイアス電圧とするようにしたことを特徴とする。
請求項２にかかる発明は、請求項１に記載の電荷結合素子において、前記トランジスタは、前記電荷注入電極の次段に位置する前記第１相転送電極又は第２相転送電極の前記バーチャルゲート電極の近傍に配置され、そのゲート長が前記バーチャルゲート電極のゲート長と同じで、且つ該バーチャルゲート電極と同じ製造工程で製造されたものであることを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の電荷結合素子において、前記バイアス電圧発生手段を構成する別の要素として、前記トランジスタのゲート・ソース間電圧を増幅する増幅器を具備し、該増幅器の利得設定により前記バイアス電圧を設定したことを特徴とする。
【発明の効果】
【００１０】
本発明の電荷結合素子によれば、バイアス電圧発生手段を構成する要素として、バーチャルゲート下の閾値電圧およびトランスコンダクタンスと同じ閾値電圧およびトランスコンダクタンスのトランジスタを使用し、該トランジスタを飽和領域で動作させるときのゲート・ソース問電圧差を利用して、電荷注入電極にバイアス電圧を印加するので、製造工程のバラツキや温度特性の変動等により生じるバーチャルゲート電極の電圧−電流特性の変動による動作点のずれを自動的に補正でき、マッチドフィルタに使用したとき、相関ピーク出力の振幅変動を抑えることが可能となる利点がある。
【発明を実施するための最良の形態】
【００１１】
本実施例の２相駆動型の電荷結合素子では、電荷注入電極１７に印加するバイアス電圧Ｖｉｇを発生するバイアス電圧発生手段としてトランジスタを備え、該トランジスタを飽和領域で動作させ、該トランジスタのゲート・ソース間電圧Ｖｇｓをオペアンプで増幅して前記バイアス電圧Ｖｉｇとする。該トランジスタは、電荷注入電極１７の次段に位置する第１相の転送電極１８のバーチャルゲート電極１８ａの近傍のチップ上に配置し、そのバーチャルゲート電極１８ａのゲートと同じゲート長で且つ同じ製造工程で製作することにより、そのバーチャルゲート電極１８ａで形成したときのトランジスタと同じ閾値電圧および同じトランスコンダクタンスｇｍをもつ、つまり同じ電圧−電流特性をもつようにする。なお、本実施例の２相駆動型の電荷結合素子は、マッチドフィルタ以外にも通常の電荷結合素子として使用できるものである。以下、詳しく説明する。
【実施例１】
【００１２】
図１に、本発明の実施例１の２相駆動型ＨＥＭＴ電荷結合素子の電荷入力部付近の断面およびその周辺回路を示す。図１において、１０はＧａＡｓ半絶縁性基板、１１は厚さ約０．１μｍのＡｌＧａＡｓ／ＧａＡｓのバッファ層、１２は厚さ約１５０ÅのノンドープＩｎＧａＡｓのチャネル層、１３は厚さ約５０ÅのＡｌＧａＡｓのスペーサ層、１４はＳｉを約１．５×１０18ｃｍ-3ドープした厚さ約２００Åのｎ−ＡｌＧａＡｓの電子供給層、１５は厚さ約３００ÅのノンドープＡｌＧａＡｓ層、１６は厚さ約５００ÅのノンドープＧａＡｓ層である。
【００１３】
１７はＡｕＧｅ／Ｎｉ／Ａｕからなオーミック接続の電荷注入電極である。１８ｂ，１９ｂはＴｉ／Ｐｔ／Ａｕからなるショットキー接続の電極であり、ノンドープＧａＡｓ層１６上に直接配置することにより、電荷を蓄積するためにピンチオフ電圧を負に設計してあり、ストレージゲート電極と呼ばれる。また、電極１８ａ，１９ａはストレージゲート電極１８ｂ，１９ｂの形成後、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕを蒸着し熱処理により、ＰｔをノンドープＧａＡｓ層１６に沈み込ませてＰｔＡｓ2の合金を形成することで、ピンチオフ電圧をストレージゲート電極よりも正方向に、つまり浅く設計してあり、バーチャルゲート電極と呼ばれる。電極１８ａ，１８ｂで第１相（φ１）の転送電極１８が、電極１９ａ，１９ｂで第２相（φ２）の転送電極１９が、それぞれ形成される。
【００１４】
これら第１相の転送電極１８と第２相の転送電極１９を電荷転送方向に交互に複数個形成し（図示せず）、転送電極１８、１９に位相が１８０度異なったクロック信号をそれぞれ印加することにより、電荷注入電極１７から入ってきた電荷を後段の電極へと転送することが出来る。更に、最初の第１相の転送電極１８のバーチャルゲート電極１８ａのゲート長はＬ１に設定されている。
【００１５】
本実施例では、最初の第１相の転送電極１８のバーチャルゲート電極１８ａと同じゲート長Ｌ１で、バーチャルゲート電極１８ａと同じ製造工程で作製したトランジスタ２２を、最初の第１相の転送電極１８のバーチャルゲート電極１８ａの近くのチップ上に配置する。このトランジスタ２２のドレイン端子を電源Ｖｄｄに接続し、ゲート端子はＧＮＤに接続する。更に、ソース端子を外付けの定電流源２３の吸い込み口とオペアンプ２４の非反転入力に接続する。また、定電流源２３の吐き出し口は電源Ｖｓｓに接続し、トランジスタ２２が飽和領域で動作するように、電源ＶｄｄおよびＶｓｓ、定電流源２３の電流Ｉｄｓの値を設定する。オペアンプ２４の反転入力にはＲ１の値を持つ抵抗２５およびＲ２の値を持つ抵抗２６が接続され、更に抵抗２５はＧＮＤに、抵抗２６はオペアンプ２４の出力に接続される。２０は入力信号Ｖｉｎの直流分の影響を除去するコンデンサ、２１は電荷注入電極１７に直流バイアスＶｉｇを与えるための抵抗である。
【００１６】
以上のように構成したとき、バイアス電圧Ｖｉｇは、
Vig=(1+R2/R1)・(-Vgs)            (1)
で与えられる。ここで、Ｖｇｓはトランジスタ２２のゲート・ソース間電圧である。トランジスタ２２は、最初の第１相の転送電極１８のバーチャルゲート電極１８ａで形成したときのトランジスタと閾値電圧およびトランスコンダクタンスｇｍがぼぼ同様の値となるので、ほぼ同様の電圧−電流特性を示すため、製造工程のバラツキや温度変化等により電圧−電流特性が変化すれば、定電流源２３の電流値Ｉｄｓが一定であればゲート・ソース間電圧Ｖｇｓも同様に変化し、上記の式(1)によりバイアス電圧Ｖｉｇも変化するため、抵抗２５，２６の抵抗値Ｒ１とＲ２を適切な値に設定しておくことにより、バーチャルゲート電極１８ａの動作点のずれが自動的に補正され、マッチドフィルタに使用したとき、相関ピークの振幅変動を最小限に抑えることが出来る。
【実施例２】
【００１７】
本発明の実施例２を図２に示す。図２において、図１と同じものには同じ符号を付け、その詳しい説明は省略する。２７はトランジスタ２２のソース端子と定電流源２３との共通接続点に接続されたＲ３の値を持つ抵抗、２８は第１オペアンプ２９の反転入力と出力との間に接続されたＲ４の値を持つ抵抗である。第１のオペアンプ２９の非反転入力は接地されている。３０は第１のオペアンプ２９の出力と第２のオペアンプ３２の反転入力との間に接続されたＲ５の値の抵抗、３１は第２のオペアンプ３２の反転入力と出力との間に接続されたＲ６の値の抵抗、３３は第２のオペアンプ３２の非反転入力に接続された電圧Ｖｂの電圧源である。
【００１８】
以上のように構成したとき、バイアス電圧Ｖｉｇは、
Vig=(R4・R6)・(-Vgs)/(R3・R5)+(1+R6/R5)・Vb        (2)
で与えられる。ここで、Ｖｇｓはトランジスタ２２のゲート・ソース間電圧である。トランジスタ２２は、最初の第１相の転送電極１８のバーチャルゲート電極１８ａで形成したときのトランジスタの閾値電圧およびトランスコンダクタンスｇｍとぼぼ同様の閾値電圧およびトランスコンダクタンスとなるので、ほぼ同様の電圧−電流特性を示すため、製造工程のバラツキや温度変化等により電圧−電流特性が変化すれば、定電流源２３の電流値Ｉｄｓが一定であればゲート・ソース間電圧Ｖｇｓも変化し、上記の式(2)によりバイアス電圧Ｖｉｇも変化するため、Ｒ３〜Ｒ６、Ｖｂを適切な値に設定しておくことにより、バーチャルゲート電極１８ａの動作点のずれが自動的に補正され、マッチドフィルタに使用したとき、相関ピークの振幅変動を最小限に抑えることが出来る。この実施例２は実施例１に比べ、（１＋Ｒ６／Ｒ５）・Ｖｂにより直流バイアスＶｂを基準とした微調節が出来る利点がある。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例１に係る電荷結合素子の構成を示す図である。
【図２】本発明の実施例２に係る電荷結合素子の構成を示す図である。
【図３】従来の電荷結合素子の構成を示す図である。
【図４】電荷結合素子サンプルの違いによるバーチャルゲート電極で形成したときのトランジスタの電圧−電流特性の違いを示す図である。
【図５】同じバイアス電圧Ｖｉｇを印加したときの従来の電荷結合素子サンプルの違いによる相関出力信号の測定結果を示す図である。
【符号の説明】
【００２０】
１０：ＧａＡｓ半絶縁性基板
１１：ＡｌＧａＡｓ／ＧａＡｓのバッファ層
１２：ノンドープＩｎＧａＡｓのチャネル層
１３：ＡｌＧａＡｓのスペーサ層
１４：ｎ−ＡｌＧａＡｓの電子供給層
１５：ノンドープＡｌＧａＡｓ層
１６：ノンドープＧａＡｓ層
１７：オーミック接続の電荷注入電極
１８，１９：転送電極
１８ａ，１９ａ：バーチャルゲート電極
１８ｂ，１９ｂ：ストレージゲート電極
２０：コンデンサ
２１，２５〜２８，３０，３１：抵抗
２２：トランジスタ
２３：定電流源
２４，２９，３２：オペアンプ
３３：電圧源
【図１】
2006080319.tif 000003
【図２】
2006080319.tif 000004
【図３】
2006080319.tif 000005
【図４】
2006080319.tif 000006
【図５】
2006080319.tif 000007