(57)【要約】  【課題】      高周波スイッチ回路において、挿入損失の劣化及び高周波歪の劣化を共に抑制しながら入力電力を大きくする。  【解決手段】  高周波スイッチ回路１００は、高周波信号を入力又は出力するための入出力用端子１５１と、直列に接続された複数の電界効果トランジスタ１３１〜１３４によって構成され、入出力用端子１５１と接地１７１との間における電気的接続のオン・オフ状態を制御する基本スイッチ部１３０とを備え、複数の電界効果トランジスタ１３１〜１３４のうち電気的接続の順序において最も入出力用端子１５１側であるもの（１３１）は、複数の電界効果トランジスタ１３１〜１３４の残りのもの（１３２〜１３４）よりも大きいしきい値電圧を有している。【選択図】      図１
2006345398.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を入力又は出力するための入出力用端子と、
直列に接続された複数の電界効果トランジスタによって構成され、前記入出力用端子と接地との間における電気的接続のオン・オフ状態を制御する基本スイッチ部とを備え、
前記複数の電界効果トランジスタのうち電気的接続の順序において最も前記入出力用端子側であるものは、前記複数の電界効果トランジスタの残りのものよりも大きいしきい値電圧を有していることを特徴とする高周波スイッチ回路。
【請求項２】
請求項１において、
前記基本スイッチ部は、直列に接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタによって構成され、
前記入出力用端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのしきい値電圧をＶｔｈ（ｉ）としたとき、３以上であるｉについて、
Ｖｔｈ（ｉ−１）≧Ｖｔｈ（ｉ）
で表される関係式が成立することを特徴とする高周波スイッチ回路。
【請求項３】
高周波信号を入力又は出力するための第１の入出力用端子及び第２の入出力用端子と、
直列に接続された複数の電界効果トランジスタによって構成され、前記第１の入出力用端子と前記第２の入出力用端子との間における電気的接続のオン・オフ状態を制御する基本スイッチ部とを備え、
前記第１の入出力用端子と前記第２の入出力用端子のうちの１つは、前記基本スイッチ部がオフ状態であるときに信号電力が印加されるオフ時活性端子であり、
前記複数の電界効果トランジスタのうち電気的接続の順序において最も前記オフ時活性端子側であるものは、前記複数の電界効果トランジスタの残りのものよりも大きいしきい値電圧を有していることを特徴とする高周波スイッチ回路。
【請求項４】
請求項３において、
前記基本スイッチ部は、直列に接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタによって構成され、
前記オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのしきい値電圧をＶｔｈ（ｉ）としたとき、３以上であるｉについて、
Ｖｔｈ（ｉ−１）≧Ｖｔｈ（ｉ）
で表される関係式が成立することを特徴とする高周波スイッチ回路。
【請求項５】
高周波信号を入力又は出力するための入出力用端子と、
複数のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、前記入出力用端子及び接地の間における電気的接続のオン・オフ状態を制御する基本スイッチ部とを備え、
前記複数のゲート電極のうち電気的接続の順序において最も前記入出力用端子側であるものは、前記複数のゲート電極の残りのものよりも大きいしきい値電圧を有していることを特徴とする高周波スイッチ回路。
【請求項６】
請求項５において、
前記基本スイッチ部は、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、
前記入出力用端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極のしきい値電圧をＶｔｈ（ｉ）としたとき、３以上であるｉについて、
Ｖｔｈ（ｉ−１）≧Ｖｔｈ（ｉ）
で表される関係式が成立することを特徴とする高周波スイッチ回路。
【請求項７】
高周波信号を入力又は出力するための第１の入出力用端子及び第２の入出力用端子と、
複数のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、前記第１の入出力用端子と前記第２の入出力用端子との間における電気的接続のオン・オフ状態を制御する基本スイッチ部とを備え、
前記第１の入出力用端子と前記第２の入出力用端子のうちの１つは、前記基本スイッチ部がオフ状態であるときに信号電力が印加されるオフ時活性端子であり、
前記複数のゲート電極のうち電気的接続の順序において最も前記オフ時活性端子側であるものは、前記複数のゲート電極の残りのものよりも大きいしきい値電圧を有していることを特徴とする高周波スイッチ回路。
【請求項８】
請求項７において、
前記基本スイッチ部は、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、
前記オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極のしきい値電圧をＶｔｈ（ｉ）としたとき、３以上であるｉについて、
Ｖｔｈ（ｉ−１）≧Ｖｔｈ（ｉ）
で表される関係式が成立することを特徴とする高周波スイッチ回路。
【請求項９】
高周波信号を入力又は出力するための複数の入出力用端子と、
請求項１〜８のいずれかに記載の高周波スイッチ回路である高周波スイッチ回路を複数備え、
前記複数の入出力用端子の間において高周波信号の流れを切り替えることを特徴とする高周波スイッチ回路。
【請求項１０】
請求項１〜９のいずれかに記載の高周波スイッチ回路が基板上に集積化されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波スイッチ回路に関し、特に、高い入力電力特性を持つ高周波スイッチ回路の実現に関する。
【背景技術】
【０００２】
近年、移動体通信機器等の高性能化に伴い、端末機に用いられる高周波半導体装置の小型化及び高性能化が強く求められている。また、特に、アンテナ切り替えを行う高周波スイッチ回路には、低挿入損失化、低歪化及び高入力電力化を同時に達成することが要求されている。そこで、多段接続された電界効果トランジスタ（Field Effect Transistor ：以下、ＦＥＴという）を用いて、高周波スイッチ回路を構成する方法が提案されている。
【０００３】
図６は、特許文献１に記載された、従来の高周波スイッチ回路を示す図である。高周波該スイッチ回路は、受信機に接続される第１の入出力用端子１１、送信機に接続される第２の入出力用端子１２及びアンテナに接続される第３の入出力用端子１３を備えている。
【０００４】
ここで、第１の入出力用端子１１は、受信用シャントＦＥＴ３を介して接地されていると共に、受信用トランスファーＦＥＴ１を介して第３の入出力用端子１３に接続されている。また、第２の入出力用端子１２は、送信用トランスファーＦＥＴ２を介して第３の入出力用端子１３に接続されていると共に、送信用シャントＦＥＴ４を介して接地されている。
【０００５】
更に、受信用トランスファーＦＥＴ１のゲート及び送信用シャントＦＥＴ４のゲートは、それぞれ抵抗２０を介して第１の制御端子ＶＣ１に接続されていると共に、受信用シャントＦＥＴ３のゲート及び送信用トランスファーＦＥＴ２のゲートは、それぞれ抵抗２０を介して第２の制御端子ＶＣ２に接続されている。
【０００６】
このような高周波スイッチ回路によって信号を受信する際には、第１の制御端子ＶＣ１にＨｉｇｈの電圧、第２の制御端子ＶＣ２にＬｏｗの電圧がそれぞれ印加される。これにより、受信用トランスファーＦＥＴ１及び送信用シャントＦＥＴ４はオン状態になると共に、受信用シャントＦＥＴ３及び送信用トランスファーＦＥＴ２はオフ状態となる。従って、第１の入出力用端子１１と第３の入出力用端子１３とが電気的に接続され、受信機とアンテナと短絡状態になる。この結果、アンテナから入力された受信信号は、受信機から出力される。
【０００７】
また、信号を送信する際には、信号受信時とは逆に、第１の制御端子ＶＣ１にＬｏｗの電圧、第２の入出力用端子１２にＨｉｇｈの電圧がそれぞれ印加される。これにより、受信用トランスファーＦＥＴ１及び送信用シャントＦＥＴ４はオフ状態になると共に、受信用シャントＦＥＴ３及び送信用トランスファーＦＥＴ２はオン状態となる。従って、第２の入出力用端子１２と第３の入出力用端子１３とが電気的に接続され、送信機とアンテナとが短絡状態となる。この結果、送信機から入力された送信信号は、アンテナから出力される。
【０００８】
次に、図７に示す高周波スイッチ回路は、図６の高周波スイッチ回路における受信用トランスファーＦＥＴ１をＦＥＴ１１とＦＥＴ１２とが二段に直列接続された構造に置き換えると共に、送信用シャントＦＥＴ４をＦＥＴ４１とＦＥＴ４２とが二段に直列接続された構造に置き換えたものである。
【０００９】
このような構造を取ることにより、信号送信時にアンテナから入力された信号電圧は、ＦＥＴ１１、ＦＥＴ１２、ＦＥＴ４１及びＦＥＴ４２によって分圧される。このため、大信号が入力された場合にも、これら四つのＦＥＴ（ＦＥＴ１１、ＦＥＴ１２、ＦＥＴ４１及びＦＥＴ４２）はオフ状態を維持しやすい。このことから、受信用トランスファーＦＥＴ２及び送信用シャントＦＥＴ４がそれぞれ一段のＦＥＴによって構成されている図６の高周波スイッチ回路に比べて、優れた歪特性及び高い入力飽和電圧等を得ることができる。
【００１０】
尚、図７の高周波スイッチ回路において、受信用トランスファーＦＥＴを構成するＦＥＴ１１及びＦＥＴ１２と、送信用シャントＦＥＴを構成するＦＥＴ４１及びＦＥＴ４２とは、それぞれ、しきい値、ゲート長及びゲート幅等の諸条件が同一のものを用いている。
【特許文献１】特開平８−７０２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
以上に説明したような高周波スイッチ回路において、しきい値を深くすると、挿入損失については良くなるが、高調波三次歪が劣化する等のために入力電力を大きくすることができないという課題がある。
【００１２】
そこで、該課題に鑑みて、本発明は、多段接続されたＦＥＴを用いる高周波スイッチ回路において、挿入損失の劣化を抑制しながら入力電力を増やすことができる高周波スイッチ回路と、このような高周波スイッチ回路を有する半導体装置とを提供することを目的とする。
【課題を解決するための手段】
【００１３】
直列に多段接続された複数のＦＥＴに高周波信号を入力した際、各ＦＥＴのゲート・ソース間に印加される電圧は、高周波信号が入力されている側の端に位置するＦＥＴにおいて最も大きく、高周波信号が入力されている側から反対側に向かって小さくなっていることが知られている。そこで、本願発明者等は、直列に多段接続された複数のＦＥＴにおいて、各ＦＥＴのゲートしきい値電圧を調整することにより、挿入損失の劣化を防ぎつつ入力電力の増加を可能とすることを着想した。
【００１４】
より具体的には、前記の課題を解決するため、本発明の第１の高周波スイッチ回路は、高周波信号を入力又は出力するための入出力用端子と、直列に接続された複数の電界効果トランジスタによって構成され且つ入出力用端子と接地との間における電気的接続のオン・オフ状態を制御する基本スイッチ部とを備え、複数の電界効果トランジスタのうち電気的接続の順序において最も入出力用端子側であるものは、複数の電界効果トランジスタの残りのものよりも大きいしきい値電圧を有している。
【００１５】
第１の高周波スイッチ回路によると、基本スイッチ部に高周波信号が入力された際のゲート・ソース間電圧が最も大きくなるＦＥＴである、電気的接続の順序に関して最も入出力用端子側に位置するＦＥＴにおいて、残りのＦＥＴよりもしきい値電圧が大きくなっている。言い換えると、最も入出力用端子側のＦＥＴよりもゲート・ソース間電圧が小さい残りのＦＥＴにおいては、しきい値電圧も最も入出力用端子側のＦＥＴに比べて小さくなっている。
【００１６】
これにより、全てのＦＥＴにおいてしきい値電圧が同じであった従来の基本スイッチ部に比べ、挿入損失の劣化及び高周波歪の劣化を共に抑制しながら入力電力を大きくすることができる。この理由を以下に説明する。
【００１７】
複数のＦＥＴを直列に接続することによって構成された基本スイッチ部に高周波信号が入力された際には、最も入出力用端子側のＦＥＴにおけるゲート・ソース間電圧が、残りのＦＥＴにおけるゲート・ソース間電圧よりも大きくなる。このため、最も入出力用端子側のＦＥＴのしきい値電圧を残りのＦＥＴのしきい値電圧よりも大きくすることにより、基本スイッチ部における入力損失の劣化を軽減することができる。
【００１８】
残りのＦＥＴについては、最も入出力用端子側のＦＥＴに比べてゲート・ソース間電圧が小さいのであるから、入力損失の劣化を防ぎながら最も入出力用端子側のＦＥＴよりもしきい値電圧を小さくすることができる。このようにしきい値電圧を小さくすることにより、高調波歪の劣化を抑制することができるため、基本スイッチ部における高調波歪が軽減される。
【００１９】
尚、基本スイッチ部は、直列に接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタによって構成され、入出力用端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのしきい値電圧をＶｔｈ（ｉ）としたとき、３以上であるｉについて、
Ｖｔｈ（ｉ−１）≧Ｖｔｈ（ｉ）
で表される関係式が成立することが好ましい。
【００２０】
つまり、入出力用端子側から３番目以降のＦＥＴのしきい値電圧は、該ＦＥＴに対して１つ入出力用端子側に位置するＦＥＴのしきい値電圧以下であることが好ましい。尚、第１の高周波スイッチ回路において、最も入出力用端子側（ｉ＝１）のＦＥＴのしきい値電圧は残りのＦＥＴのしきい置電圧よりも大きいのであるから、Ｖｔｈ（１）＞Ｖｔｈ（２）が成立している。
【００２１】
このようにすると、より確実に、挿入損失及び高調波歪の劣化を抑制しながら入力電力を大きくする効果を実現することができる。つまり、直列に接続された複数のＦＥＴにおいて、入出力用端子側から数えた順序が大きいものほどゲート・ソース間電圧が小さくなるのであるから、入出力用端子側から数えた順序が大きいＦＥＴほどしきい値電圧を小さくすることにより、前記の効果が実現する。
【００２２】
前記の目的を達成するため、本発明に係る第２の高周波スイッチ回路は、高周波信号を入力又は出力するための第１の入出力用端子及び第２の入出力用端子と、直列に接続された複数の電界効果トランジスタによって構成され且つ第１の入出力用端子と第２の入出力用端子との間における電気的接続のオン・オフ状態を制御する基本スイッチ部とを備え、第１の入出力用端子と第２の入出力用端子のうちの１つは、基本スイッチ部がオフ状態であるときに信号電力が印加されるオフ時活性端子であり、複数の電界効果トランジスタのうち電気的接続の順序において最も前記オフ時活性端子側であるものは、複数の電界効果トランジスタの残りのものよりも大きいしきい値電圧を有している。
【００２３】
第２の高周波スイッチ回路によると、基本スイッチ部に高周波信号が入力された際のゲート・ソース間電圧が最も大きくなるＦＥＴである、電気的接続の順序に関して最もオフ時活性端子側に位置するのＦＥＴにおいて、残りのＦＥＴよりもしきい値電圧が大きくなっている。言い換えると、最もオフ時活性端子側のＦＥＴよりもゲート・ソース間電圧が小さい残りのＦＥＴにおいては、しきい値電圧についても、最もオフ時活性端子側のＦＥＴに比べて小さくなっている。
【００２４】
このようにすることにより、第１の高周波スイッチ回路と同様に、全てのＦＥＴにおいてしきい値電圧が同じであった従来の基本スイッチ部に比べ、挿入損失の劣化及び高周波歪の劣化を共に抑制しながら入力電力を大きくすることができる。
【００２５】
尚、基本スイッチ部は、直列に接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタによって構成され、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのしきい値電圧をＶｔｈ（ｉ）としたとき、３以上であるｉについて、
Ｖｔｈ（ｉ−１）≧Ｖｔｈ（ｉ）
で表される関係式が成立することが好ましい。
【００２６】
つまり、オフ時活性端子側から３番目以降のＦＥＴのしきい値電圧は、該ＦＥＴに対して１つオフ時活性端子側に位置するＦＥＴのしきい値電圧以下であることが好ましい。尚、第２の高周波スイッチ回路において、最もオフ時活性端子側（ｉ＝１）のＦＥＴのしきい値電圧は残りのＦＥＴのしきい置電圧よりも大きいのであるから、Ｖｔｈ（１）＞Ｖｔｈ（２）が成立している。
【００２７】
このようにすると、より確実に、挿入損失及び高調波歪の劣化を抑制しながら入力電力を大きくする効果を実現することができる。つまり、直列に接続された複数のＦＥＴにおいて、オフ時活性端子側から数えた順序が大きいものほどゲート・ソース間電圧が小さくなるのであるから、オフ時活性端子側から数えた順序が大きいＦＥＴほどしきい値電圧を小さくすることにより、前記の効果が実現する。
【００２８】
前記の目的を達成するため、本発明に係る第３の高周波スイッチ回路は、高周波信号を入力又は出力するための入出力用端子と、複数のゲート電極を有するマルチゲート電界効果トランジスタによって構成され且つ入出力用端子及び接地の間における電気的接続のオン・オフ状態を制御する基本スイッチ部とを備え、複数のゲート電極のうち電気的接続の順序において最も入出力用端子側であるものは、複数のゲート電極の残りのものよりも大きいしきい値電圧を有している。
【００２９】
第３の高周波スイッチ回路によると、基本スイッチ部に高周波信号が入力された際のゲート・ソース間電圧が最も大きくなるゲート電極である、電気的接続の順序の関して最も入出力用端子側に位置するゲート電極において、残りのゲート電極よりもしきい値電圧が大きくなっている。言い換えると、最も入出力用端子側のゲート電極よりもゲート・ソース間電圧が小さい残りのゲート電極においては、しきい値電圧についても、最も入出力用端子側のゲート電極に比べて小さくなっている。
【００３０】
このことにより、全てのゲート電極においてしきい値電圧が同じであるマルチゲート電界効果トランジスタを用いていた従来の基本スイッチ部に比べ、挿入損失の劣化及び高周波歪の劣化を共に抑制しながら入力電力を大きくすることができる。
【００３１】
この理由は、直列に接続された複数のＦＥＴによって構成された基本スイッチ部を用いる第１の高周波スイッチ回路の場合と同様である。つまり、最も入出力用端子側のゲート電極においてゲート・ソース間電圧が最も大きくなるのであるから、該ゲート電極のしきい値電圧を残りのゲート電極のしきい値電圧に比べて大きくすることにより、挿入損失の劣化を軽減することができる。また、残りのゲート電極については、最も入出力用端子側のゲート電極に比べてゲート・ソース間電圧が小さいのであるから、挿入損失の劣化を抑制しながらしきい値電圧も小さくすることができる。この結果、基本スイッチ部における高調波歪を軽減することができる。
【００３２】
尚、基本スイッチ部は、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、入出力用端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極のしきい値電圧をＶｔｈ（ｉ）としたとき、３以上であるｉについて、
Ｖｔｈ（ｉ−１）≧Ｖｔｈ（ｉ）
で表される関係式が成立することが好ましい。
【００３３】
つまり、入出力用端子側から３番目以降のゲート電極のしきい値電圧は、該ゲート電極に対して１つ入出力用端子側に位置するゲート電極のしきい値電圧以下であることが好ましい。尚、第３の高周波スイッチ回路において、最も入出力用端子側（ｉ＝１）のゲート電極のしきい値電圧は、残りのゲート電極のしきい値電圧よりも大きいのであるから、Ｖｔｈ（１）＞Ｖｔｈ（２）が成立している。
【００３４】
このようにすると、より確実に、挿入損失及び高調波歪の劣化を抑制しながら入力電力を大きくする効果を実現することができる。つまり、マルチゲート電界効果トランジスタが有する複数のゲート電極において、入出力用端子側から数えた順序が大きいものほどゲート・ソース間電圧が小さくなるのであるから、入出力用端子側から数えた順序が大きいゲート電極ほどしきい値電圧を小さくすることにより、前記の効果が実現する。
【００３５】
前記の目的を達成するため、本発明に係る第４の高周波スイッチ回路は、高周波信号を入力又は出力するための第１の入出力用端子及び第２の入出力用端子と、複数のゲート電極を有するマルチゲート電界効果トランジスタによって構成され且つ第１の入出力用端子と第２の入出力用端子との間における電気的接続のオン・オフ状態を制御する基本スイッチ部とを備え、第１の入出力用端子と第２の入出力用端子のうちの１つは、基本スイッチ部がオフ状態であるときに信号電力が印加されるオフ時活性端子であり、複数のゲート電極のうち電気的接続の順序において最もオフ時活性端子側であるものは、複数のゲート電極の残りのものよりも大きいしきい値電圧を有している。
【００３６】
第４の高周波スイッチ回路によると、マルチゲート電界効果トランジスタが有する複数のゲート電極のうち、基本スイッチ部に高周波信号が入力された際のゲート・ソース間電圧が最も大きくなるゲート電極である、電気的接続の順序に関して最もオフ時活性端子側に位置するゲート電極において、残りのゲート電極よりもしきい値電圧が大きくなっている。言い換えると、最もオフ時活性端子側のゲート電極よりもゲート・ソース間電圧が小さい残りのゲート電極においては、しきい値電圧についても、最もオフ時活性端子側のゲート電極に比べて小さくなっている。
【００３７】
このようにすることにより、第３の高周波スイッチ回路と同様に、全てのゲート電極においてしきい値電圧が同じであるマルチゲート電界効果トランジスタを用いた従来の基本スイッチ部に比べ、挿入損失の劣化及び高周波歪の劣化を共に抑制しながら入力電力を大きくすることができる。
【００３８】
尚、基本スイッチ部は、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極のしきい値電圧をＶｔｈ（ｉ）としたとき、３以上であるｉについて、
Ｖｔｈ（ｉ−１）≧Ｖｔｈ（ｉ）
で表される関係式が成立することが好ましい。
【００３９】
つまり、オフ時活性端子側から３番目以降のゲート電極のしきい値電圧は、該ゲート電極に対してオフ時活性端子側に隣接するゲート電極のしきい値電圧以下であることが好ましい。尚、第４の高周波スイッチ回路において、最もオフ時活性端子側（ｉ＝１）のゲート電極は、他のゲート電極よりも大きいしきい値電圧を有しているのであるから、Ｖｔｈ（１）＞Ｖｔｈ（２）が成立している。
【００４０】
このようにすると、より確実に、挿入損失及び高調波歪の劣化を抑制しながら入力電力を大きくする効果を実現することができる。つまり、マルチゲート電界効果トランジスタが有する複数のゲート電極において、オフ時活性端子側から数えた順序が大きいものほどゲート・ソース間電圧が小さくなるのであるから、オフ時活性端子側から数えた順序が大きいゲート電極ほどしきい値電圧を小さくすることにより、前記の効果が実現する。
【００４１】
前記の目的を達成するため、本発明に係る第５の高周波スイッチ回路は、高周波信号を入力又は出力するための複数の入出力用端子と、本発明に係る第１〜第４のいずれかの高周波スイッチ回路である高周波スイッチ回路を複数備え、複数の入出力用端子の間において高周波信号の流れを切り替えるようになっている。
【００４２】
第５の高周波スイッチ回路によると、複数の入出力用端子の間において高周波信号の流れを切り替える高周波スイッチ回路において、挿入損失及び高調波歪の劣化を抑制しながら入力電力を大きくする効果を実現することができる。
【００４３】
前記の目的を達成するため、本発明に係る半導体装置は、本発明に係る第１〜第５の高周波スイッチ回路が基板上に形成されている。
【００４４】
本発明の半導体装置によると、高周波スイッチ回路を実現する半導体装置において、挿入損失及び高調波歪の劣化を抑制しながら入力電力を大きくすることができる。
【発明の効果】
【００４５】
本発明の高周波スイッチ回路及び該高周波スイッチ回路を用いた半導体装置によると、直列に多段接続された電界効果トランジスタ又はマルチゲート電界効果トランジスタによって構成される基本スイッチ部において、各ゲート電極のしきい値電圧を異なる値にすることにより、挿入損失及び高調波歪の劣化を抑制しながら入力電力を大きくすることができる。このため、従来の高周波スイッチ回路と同等の性能を保ちながら、入力電力を増やすことが出来る。
【発明を実施するための最良の形態】
【００４６】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る高周波スイッチ回路及び該高周波スイッチ回路を基板上に集積した半導体装置について、図面を参照して説明する。
【００４７】
図１は、本発明の第１の実施形態に係る半導体装置において、基板上に集積されている高周波スイッチ回路１００の回路図である。高周波スイッチ回路１００は、第１〜第４の４つの基本スイッチ部１１０、１２０、１３０及び１４０と、第１〜第３の３つの入出力用端子１５１、１５２及び１５３とを備えている。更に、第１及び第２の接地端子１６１及び１６２と、第１及び第２の制御端子１７１及び１７２とが備えられている。
【００４８】
ここで、４つの基本スイッチ部は、それぞれ、設けられている位置における電気的接続を開閉し、オン・オフ状態を切り替える。また、３つの入出力用端子は、いずれも高周波信号を入力又は出力するための端子である。
【００４９】
また、第１の基本スイッチ部１１０は、第１の入出力用端子１５１と第３の入出力用端子１５３との間に設けられ、第２の基本スイッチ部１２０は、第２の入出力用端子１５２と第３の入出力用端子１５３との間に設けられている。これらの第１及び第２の基本スイッチ部は、いずれも２つの入出力用端子の間に、高周波信号の伝達経路に対して直列に挿入されているのであり、高周波信号の流れを通過と遮断とに切り替えるトランスファー回路として機能する。
【００５０】
更に、第３の基本スイッチ部１３０は、第１の入出力用端子１５１と第１の接地端子１６１との間に設けられ、第４の基本スイッチ部１４０は、第２の入出力用端子１５２と第２の接地端子１６２との間に設けられている。これらの第３及び第４の基本スイッチ部は、いずれも入出力用端子と接地端子との間に、高周波信号の伝達経路に対して並列に挿入されているのであり、漏れ信号を接地に逃がすためのシャント回路として機能する。
【００５１】
以上のように、高周波スイッチ回路１００は、２つのトランスファー回路と２つのシャント回路とを組み合わせることにより構成され、ＳＰＤＴ（Single Pole Double Throw）回路として機能する。
【００５２】
また、第１の制御端子１７１は、第１の基本スイッチ部１１０及び第４の基本スイッチ部１４０に対して制御電圧を供給し、該２つの基本スイッチ部のオン・オフ状態を切り替える。同様に、第２の制御端子１７２は、第２の基本スイッチ部１２０及び第３の基本スイッチ部１３０に対して制御電圧を供給し、該２つの基本スイッチ部のオン・オフ状態を切り替える。
【００５３】
また、各基本スイッチ部は、それぞれ直列に接続された４つのＦＥＴによって構成されている。より詳しくは、例えば第１の基本スイッチ部１１０は、ＦＥＴ１１１、ＦＥＴ１１２、ＦＥＴ１１３及びＦＥＴ１１４を直列に接続した構成となっている。同様に、第２の基本スイッチ部１２０はＦＥＴ１２１〜ＦＥＴ１２４、第３の基本スイッチ部１３０はＦＥＴ１３１〜１３４、第４の基本スイッチ部１４０はＦＥＴ１４１〜１４４をそれぞれ直列に接続した構成となっている。更に、第１〜第４の基本スイッチ部を構成するＦＥＴのゲート電極には、それぞれ抵抗素子Ｒが接続されており、第１の制御端子１７１及び第２の制御端子１７２から供給される制御信号は、それぞれの抵抗素子Ｒを介して、それぞれのＦＥＴが有するゲート電極に供給される。
【００５４】
尚、図１においては、各抵抗素子はＲとだけ示しているが、ＦＥＴ１１１のゲート電極に接続されている抵抗素子をＲ１１１、ＦＥＴ１１２のゲート電極に接続されている抵抗素子をＲ１１２と言うように、対応するＦＥＴの符号にＲを付けて個々の抵抗素子を呼ぶことにする。
【００５５】
次に、以上に説明した高周波スイッチ回路１００の動作を説明する。ここでは、まず、第１の入出力用端子１５１から第３の入出力用端子１５３に信号を伝送する場合を説明する。
【００５６】
このような場合、第１の制御端子１７１にはＨｉｇｈ電圧（例えば、３Ｖ）を印加すると共に、第２の制御端子１７２にはＬｏｗ電圧（例えば、０Ｖ）を印加する。これにより、ＦＥＴ１１１〜１１４（第１の基本スイッチ部１１０）及びＦＥＴ１４１〜１４４（第４の基本スイッチ部１４０）がオン状態となると共に、ＦＥＴ１２１〜ＦＥＴ１２４（第２の基本スイッチ部１２０）及びＦＥＴ１３１〜１３４（第３の基本スイッチ部１３０）がオフ状態となる。つまり、第１の入出力用端子１５１と第３の入出力用端子１５３との間が短絡状態となり、第１の入出力用端子１５１から第３の入出力用端子１５３に信号を伝送することができる。
【００５７】
この際、第２の基本スイッチ部１２０はオフ状態であるから、第２の制御端子１７２と第３の入出力用端子１５３との間は遮断されており、信号は伝達されない。また、第２の入出力用端子１５２における漏れ信号は、第４の基本スイッチ部１４０がオン状態であるために、第２の接地端子１６２に逃がされる。第３の基本スイッチ部１３０はオフ状態であり、第１の入出力用端子１５１から第１の接地端子１６１に信号が逃げることはない。
【００５８】
以上に対し、第２の入出力用端子１５２から第３の入出力用端子１５３に信号を伝達する場合、先とは逆に、第１の制御端子１３１にはＬｏｗ電圧、第２の制御端子１３２にはＨｉｇｈ電圧が印加される。これにより、先とは４つの基本スイッチ部のオンオフ状態が逆になり、第２の入出力用端子１５２から第３の入出力用端子１５３に信号が伝達される。このとき、ＦＥＴ１１１〜１１４及びＦＥＴ１４１〜１４４がオフ状態となると共に、ＦＥＴ１２１〜ＦＥＴ１２４及びＦＥＴ１３１〜１３４がオン状態となっている。
【００５９】
以上に説明したように、信号を伝送する際には、幾つかの基本スイッチ部はオフ状態となっている。このとき、オフ状態である基本スイッチ部を構成する各ＦＥＴには、容量成分が生じている。ここで、高周波スイッチ回路１００において、第１の入出力用端子１５１から第３の入出力用端子１５３に信号を伝送する際にオフ状態であるＦＥＴについて、図２（ａ）及び（ｂ）に容量成分を示す。
【００６０】
より詳しく述べると、図２（ａ）には、第３の基本スイッチ部１３０を構成するＦＥＴ１３１〜１３４についての容量成分Ｃ３１〜Ｃ３４及びＣ４１〜Ｃ４８が示されている。ここで、Ｃ３１〜Ｃ３４は、順にＦＥＴ１３１〜１３４についてのドレイン・ソース間の容量成分であると共に、Ｃ４１〜Ｃ４８は、ＦＥＴ１３１〜１３４についてのゲート・ソース間及びゲート・ドレイン間の容量成分である。また、第１の入出力用端子１５１と同電位に点Ａ、ＦＥＴ１３１とＦＥＴ１３２との間に点Ｂ、ＦＥＴ１３２とＦＥＴ１３３との間に点Ｃ及びＦＥＴ１３３とＦＥＴ１３４との間に点Ｄをそれぞれ考える。
【００６１】
また、図２（ｂ）には、第２の基本スイッチ部１２０を構成するＦＥＴ１２１〜１２４についての容量成分Ｃ１１〜Ｃ１４及びＣ２１〜Ｃ２８が示されている。ここで、Ｃ１１〜Ｃ１４は、順にＦＥＴ１２１〜１２４についてのドレイン・ソース間の容量成分であると共に、Ｃ２１〜Ｃ２８は、ＦＥＴ１２１〜１２４についてのゲート・ソース間及びゲート・ドレイン間の容量成分である。また、第３の入出力用端子１５３と同電位に点Ｅ、ＦＥＴ１２１とＦＥＴ１２２との間に点Ｆ、ＦＥＴ１２２とＦＥＴ１２３との間に点Ｇ及びＦＥＴ１２３とＦＥＴ１２４との間に点Ｈを考える。
【００６２】
第１の入出力用端子１５１から第３の入出力用端子１５３に信号を伝送する際、既に説明したように、ＦＥＴ１１１〜１１４及びＦＥＴ１４１〜１４４がオン状態にされると共に、ＦＥＴ１２１〜１２４及びＦＥＴ１３１〜１３４がオフ状態に制御される。この状態において、第１の入出力用端子１５１から入力された信号電圧は、オフ状態であるＦＥＴの浮遊容量Ｃ１１〜Ｃ１４、Ｃ２１〜Ｃ２８、Ｃ３１〜Ｃ３４及びＣ４１〜Ｃ４８によって分圧される。
【００６３】
この結果として、図２（ａ）に示す点Ｂ、点Ｃ及び点Ｄにおける電圧は、それぞれ順に、点Ａにおける電圧の３／４倍、２／４倍及び１／４倍となる。また、図２（ｂ）に示す点Ｆ、点Ｇ及び点Ｈにおける電圧は、それぞれ順に、点Ｅにおける電圧の３／４倍、２／４倍及び１／４倍となる。
【００６４】
このように、信号経路から離れるに従って端子電圧が低下する。そして、電圧の低下に応じて信号経路に及ぼす影響も小さくなる、つまり、入力信号が徐々に小さくなるのであるから、歪による影響も小さくなる。このことから、信号経路から離れるに従って、基本スイッチ部を構成するＦＥＴのゲートしきい値電圧を小さくすることができる。
【００６５】
そこで、まず、第１の入出力用端子１５１から第３の入出力用端子１５３に信号を伝送する際にはオフ状態になるシャント回路である第３の基本スイッチ部１３０を構成するＦＥＴ１３１〜１３４について、信号電力が印加される第１の入出力用端子１５１の側に近いものほど大きなしきい値電圧を有するＦＥＴを用いる。具体的には、例えば、ＦＥＴ１３１、１３２、１３３及び１３４のゲートしきい値電圧を、順に−０．９Ｖ、−１．０Ｖ、−１．１Ｖ及び−１．２Ｖとする。
【００６６】
また、第１の入出力用端子１５１から第３の入出力用端子１５３に信号を伝送する際にはオフ状態になるトランスファー回路である第２の基本スイッチ部１２０を構成するＦＥＴ１２１〜１２４について、トランスファー回路がオフである際に信号電圧が印可される側の入出力用端子（オフ時活性端子）に近いものほど大きなしきい値電圧を有するＦＥＴを用いる。具体的には、例えば、ＦＥＴ１２１、１２２、１２３及び１２４のゲートしきい値電圧を、順に−０．９Ｖ、−１．０Ｖ、−１．１Ｖ及び−１．２Ｖとする。
【００６７】
以上のような構成を有する高周波スイッチ回路１００について、図３（ａ）に挿入損失の入力依存性を、図３（ｂ）に高調波歪の入力依存性を示す。尚、全てのＦＥＴについてゲートしきい値電圧が等しい従来の高周波スイッチ回路の場合についても、それぞれ合わせて示している。また、いずれも、周波数が１ＧＨｚで且つ制御電圧が３Ｖの場合である。
【００６８】
図３（ａ）において、縦軸は挿入損失を、横軸は入力電力を表す。図３（ａ）に示すように、高周波スイッチ回路１００における低入力レベル時（例えば入力電力が３０ｄＢｍ程度以下の時）の挿入損失は、従来の高周波スイッチ回路と同等である。また、高周波スイッチ回路１００において挿入損失が劣化する入力レベルは、従来の高周波スイッチ回路より約１ｄＢｍ大きくなっている。
【００６９】
また、図３（ｂ）において、縦軸は高調波歪を、横軸は入力電力を表す。図３（ｂ）に示すように、高周波スイッチ回路１００における低入力レベル時（例えば入力電力が３０ｄＢｍ程度以下の時）の２次高調波歪は、従来の高周波スイッチ回路と同等である。また、高周波スイッチ回路１００における２次高調波歪の劣化が始まる点は、従来の高周波スイッチ回路より約１ｄＢｍ大きくなっている。
【００７０】
このように、基本スイッチ部を構成する直列に接続された複数のＦＥＴについて、異なるしきい値電圧を有するようにすることにより、挿入損失の劣化及び高調波歪の劣化を共に防ぎながら入力電力を大きくすることができる。
【００７１】
尚、以上の説明において、高周波スイッチ回路１００に含まれるＦＥＴのゲートしきい値電圧の値は一例を示したものであり、これらの値に限定されることはない。
【００７２】
例えば、基本スイッチ部が直列に接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたシャント回路である場合には、入出力用端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのゲートしきい値電圧をＶｔｈ（ｉ）としたとき、Ｖｔｈ（１）がＶｔｈ（２）〜Ｖｔｈ（ｎ）よりも大きくなっていればよい。このようになっていると、挿入損失及び高周波歪の劣化を抑えながら入力電力を増加することができる。
【００７３】
これに加えて、より好ましくは、３以上であるｉについて、次の式（１）の成立するのが良い。
【００７４】
Ｖｔｈ（ｉ−１）≧Ｖｔｈ（ｉ）      （１）
つまり、最も入出力用端子側に位置するＦＥＴのゲートしきい値電圧Ｖｔｈ（１）が最も大きく、その他のＦＥＴのゲートしきい値電圧Ｖｔｈ（ｉ）（但しｉは２以上）については、それぞれのＦＥＴに対して入出力用端子側に隣接するＦＥＴのゲートしきい値電圧Ｖｔｈ（ｉ−１）以下であるのが良い。
【００７５】
更に好ましくは、３以上であるｉについて、次の式（２）の成立するのがよい。
【００７６】
Ｖｔｈ（ｉ−１）＞Ｖｔｈ（ｉ）      （２）
つまり、入出力用端子側に位置するＦＥＴほどゲートしきい値電圧が大きくなっているのがよい。これは、入出力用端子側に近い（ｉの値が小さい）ＦＥＴほどゲート・ソース間電圧が大きくなることによる。
【００７７】
尚、本実施形態において示した各ＦＥＴのゲートしきい値電圧は、式（２）を満たす例である。
【００７８】
また、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたトランスファー回路である場合には、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのゲートしきい値電圧をＶｔｈ（ｉ）とするとき、前記のシャント回路の場合と同様の関係を満たしていれば良い。
【００７９】
つまり、Ｖｔｈ（１）がＶｔｈ（２）〜Ｖｔｈ（ｎ）よりも大きくなっていればよい。また、式（１）を満たしているのがより好ましく、式（２）を満たしているのが更に好ましい。
【００８０】
以上のように、直列に多段接続されたＦＥＴによって構成された基本スイッチ部において、ゲートしきい値電圧を個々に設定することにより、挿入損失及び高周波歪の劣化を抑えて従来の高周波スイッチ回路と同等の性能を保ちながら、入力電力については増加することができる。言い換えると、基本スイッチ部を構成する複数のＦＥＴについて、少なくとも１つゲートしきい値電圧の異なるＦＥＴが含まれ、以上に説明したような関係を満たすようになっていれば良い。
【００８１】
尚、以上の説明では、第１の入出力用端子１５１と第３の入出力用端子１５３との間において信号が伝送される場合について説明した。また、この場合にオフ状態となる第２の基本スイッチ部１２０及び第３の基本スイッチ部１３０について詳しく説明した。これに対し、第２の入出力用端子１５２と第３の入出力用端子１５３との間において信号が伝送される場合にも、同様にして挿入損失及び高周波歪の劣化を抑えながら入力電力を増加することができる。この場合、第１の基本スイッチ部１１０及び第４の基本スイッチ部１４０がオフ状態にされる。
【００８２】
このため、シャント回路である第４の基本スイッチ部１４０（ＦＥＴ１４１〜１４４）については、第２の入出力用端子１５２の側に信号電力が印加されるのであるから、ＦＥＴ１４１、１４２、１４３及び１４４について、例えば、順に−０．９Ｖ、−１．０Ｖ、−１．１Ｖ及び−１．２Ｖとしてもよい。
【００８３】
また、トランスファー回路である第１の基本スイッチ部１１０（ＦＥＴ１１１〜１１４）については、第３の入出力用端子１５３の側（オフ時活性端子の側）に信号電力が印加されるのであるから、ＦＥＴ１１１、１１２、１１３及び１１４について、例えば、順に−０．９Ｖ、−１．０Ｖ、−１．１Ｖ及び−１．２Ｖとしてもよい。
【００８４】
また、入出力用端子側又はオフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのゲートしきい値電圧をＶｔｈ（ｉ）としたとき、Ｖｔｈ（１）がＶｔｈ（２）〜Ｖｔｈ（ｎ）のいずれか１つよりも大きくなっていれば良いことについても、先に説明した場合と同様である。更に、式（１）を満たしていることがより好ましく、式（２）を満たしていることが尚好ましいことについても同様である。
【００８５】
また、高周波スイッチ回路１００において、第１の入出力用端子１５１と第３の入出力用端子１５３との間の経路が有効である場合と、第２の入出力用端子１５２と第３の入出力用端子１５３との間の経路が有効である場合との特性は同じである。このため、図３（ａ）及び（ｂ）に示した特性は、第１の入出力用端子１５１と第３の入出力用端子１５３との間の経路についてだけではなく、第２の入出力用端子１５２と第３の入出力用端子１５３との間の経路についても示しているとみなすことができる。ただし、このようになっている場合に限定するものではない。つまり、第２の入出力用端子１５２と第３の入出力用端子１５３との間の経路は、第１の入出力用端子１５１と第３の入出力用端子１５３との間の経路とは異なる特性を有していても良い。
【００８６】
また、以上に説明した第１の実施形態の高周波スイッチ回路１００を基板上に集積化することにより、従来よりも挿入損失及び高周波歪の劣化を抑えながら入力電力を大きくすることのできる高周波スイッチ回路を半導体装置として実現することができる。
【００８７】
（第２の実施形態）
次に、本発明の第２の実施形態に係る高周波スイッチ回路及び該高周波スイッチ回路を基板上に集積した半導体装置について、図面を参照して説明する。
【００８８】
図４は、本発明の第２の実施形態に係る半導体装置において、基板上に集積されている高周波スイッチ回路２００の回路図である。高周波スイッチ回路２００は、第１の実施形態の高周波スイッチ回路１００とは基本スイッチ部（図１における第１〜第４の基本スイッチ部１１０、１２０、１３０及び１４０）の構成が異なっており、他の構成要素については高周波スイッチ回路１００と同様である。そこで、そのような同様の構成要素については、図４において図１と同じ同じ符号を付すことにより、詳しい説明は省略する。以下、特に相違点である基本スイッチ部について説明する。
【００８９】
図１に示す高周波スイッチ回路１００において、第１〜第４の基本スイッチ部１１０〜１４０は、いずれも、直列に接続された複数のＦＥＴによって構成されていた。例えば第１の基本スイッチ部１１０は、ＦＥＴ１１１〜１１４によって構成されていた。
【００９０】
これに対し、図４に示す本実施形態に係る高周波スイッチ回路２００においては、第１〜第４の基本スイッチ部は、いずれも、複数のゲート電極を有するマルチゲートＦＥＴによって構成されている。
【００９１】
具体的には、例えば第１の基本スイッチ部２１０を構成するマルチゲートＦＥＴ２０１には、第３の入出力用端子１５３の側から順にゲート電極２１１、ゲート電極２１２、ゲート電極２１３及びゲート電極２１４が備えられている。同様に、第２の基本スイッチ部２２０を構成するマルチゲートＦＥＴ２０２には、第３の入出力用端子１５３の側から順にゲート電極２２１〜２２４が備えられている。また、第３の基本スイッチ部２３０を構成するマルチゲートＦＥＴ２０３には、第１の入出力用端子１５１の側から順にゲート電極２３１、２３２、２３３及び２３４が備えられている。同様に、第４の基本スイッチ部２４０を構成するマルチゲートＦＥＴ２０４には、第２の入出力用端子１５２の側から順に、ゲート電極２４１〜２４４が備えられている。
【００９２】
尚、以上の各ゲート電極には、抵抗素子Ｒを介して第１の接地端子１７１又は第２の制御端子１７２から、各基本スイッチ部のオン・オフ状態を切り替えるための制御電圧が供給される。ここで、図４において、抵抗素子はＲとだけ示しているが、ＦＥＴ２１１のゲート電極に接続されている抵抗素子をＲ２１１、ＦＥＴ２１２のゲート電極に接続されている抵抗素子をＲ２１２と言うように、対応するＦＥＴの符号にＲを付けて個々の抵抗素子を呼ぶことにする。
【００９３】
以上のような構成を有する高周波スイッチ回路２００の動作は、第１の実施形態に係る高周波スイッチ回路１００の動作と同様であるため、ここでは簡単に説明する。まず、第１の入出力用端子１５１から第３の入出力用端子１５３に信号を伝送する場合、第１の制御端子１７１にＨｉｇｈ電圧（例えば、３Ｖ）を印加すると共に、第２の制御端子１７２にＬｏｗ電圧（例えば、０Ｖ）を供給する。これにより、第１の基本スイッチ部２１０（ゲート電極２１１〜２１４）及び第４の基本スイッチ部２４０（ゲート電極２４１〜２４４）がオン状態となると共に、第２の基本スイッチ部２２０（ゲート電極２２１〜２２４）及び第３の基本スイッチ部２３０（ゲート電極２３１〜２３４）がオフ状態になる。この結果として、前記のように、第１の入出力用端子１５１から第３の入出力用端子１５３に信号を伝送することができる。
【００９４】
これに対して、第２の入出力用端子１５２と第３の入出力用端子１５３との間において信号の伝送を行なう場合には、先とは逆に、第１の制御端子１７１にＬｏｗ電圧、第２の制御端子１７２にＨｉｇｈ電圧を供給すればよい。これにより、第２及び第３の基本スイッチ部がオン状態、第１及び第４の基本スイッチ部が共にオフ状態になり、第２の入出力用端子１５２と第３の入出力用端子１５３との間において信号の伝送が行なわれる。
【００９５】
このようにして信号の伝送を行なう際には、第１の実施形態の高周波スイッチ回路１００と同様に、本実施形態の高周波スイッチ回路１００においても信号経路から離れるに従ってゲートしきい値電圧を小さくすることができる。このため、基本スイッチ部を構成するそれぞれもマルチゲートＦＥＴについて、信号電力が印加される側の入出力用端子に近いゲート電極ほど大きなしきい値電圧を有するようにすることにより、挿入損失の劣化及び高調波歪の劣化を共に防ぎながら入力電力を大きくすることができる。
【００９６】
具体的には、例えば第１の入出力用端子１５１から第３の入出力用端子１５３に信号を伝送する場合を考える。この際にはオフ状態になるシャント回路である第３の基本スイッチ部２３０におけるゲート電極２３１〜２３４について、信号電力が印加される第１の入出力用端子１５１の側に近いものほど大きなしきい値電圧を有するゲート電極とする。例えば、ゲート電極２３１、２３２、２３３及び２３４のゲートしきい値電圧を、順に−０．９Ｖ、−１．０Ｖ、−１．１Ｖ及び−１．２Ｖとする。
【００９７】
また、同じときにオフ状態になるトランスファー回路である第２の基本スイッチ部２２０におけるゲート電極について、信号電力が印加される側の入出力用端子（オフ時活性端子）に近いものほど大きなしきい値電圧を有するゲート電極とする。例えば、ゲート電極２２１、２２２、２２３及び２２４について、順に−０．９Ｖ、−１．０Ｖ、−１．１Ｖ及び−１．２Ｖとする。
【００９８】
また、第２の入出力用端子１５２と第３の入出力用端子１５３との間において信号を伝送する場合についても、詳しい説明は省略するが、同様にして基本スイッチ部が備えるゲート電極についてしきい値電圧を設定することにより、挿入損失の劣化及び高調波歪の劣化を共に防ぎながら入力電力を大きくすることができる。
【００９９】
以上のような高周波スイッチ回路２００と、全てのゲート電極において同じゲートしきい値電圧を有するマルチゲートＦＥＴを用いた従来の高周波スイッチ回路について、図５（ａ）に挿入損失の入力依存性を、図５（ｂ）に高調波歪の入力依存性を示す。
【０１００】
図５（ａ）に示すように、高周波スイッチ回路２００における挿入損失の劣化は、従来の高周波スイッチ回路に比べて約１ｄＢｍ大きい入力レベルにおいて始まっている。また、図５（ｂ）に示すように、高周波スイッチ回路２００における挿入損失の劣化についても、従来の高周波スイッチ回路に比べて約１ｄＢｍ大きい入力レベルにおいて始まっている。尚、高周波スイッチ回路２００は対称な構成を有しており、図５（ａ）及び（ｂ）に示した特性は、第１の入出力用端子１５１と第３の入出力用端子１５３との間に信号を伝送する場合及び第２の入出力用端子１５２と第３の入出力用端子１５３との間に信号を伝送する場合の両方について示しているとみなしてよい。
【０１０１】
以上のように、本実施形態の高周波スイッチ回路２００によると、確かに挿入損失及び高周波歪の劣化を抑えながら入力電力を増加することができる。
【０１０２】
尚、各ゲート電極のゲートしきい値電圧について、具体例を示したが、これらの値に限定されるものではない。
【０１０３】
例えば、基本スイッチ部がｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲートＦＥＴによって構成されたシャント回路である場合、入出力用端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極のゲートしきい値電圧をＶｔｈ（ｉ）としたとき、Ｖｔｈ（１）がＶｔｈ（２）〜Ｖｔｈ（ｎ）よりも大きくなっていればよい。このようになっていると、挿入損失及び高周波歪の劣化を抑えながら入力電力を増加することができる。
【０１０４】
これに加えて、より好ましくは、３以上であるｉについて、第１の実施形態において説明したのと同様の次の式（１）の成立するのがよい。
【０１０５】
Ｖｔｈ（ｉ−１）≧Ｖｔｈ（ｉ）      （１）
つまり、最も入出力用端子側に位置するゲート電極のゲートしきい値電圧Ｖｔｈ（１）が最も大きく、その他のゲート電極のゲートしきい値電圧Ｖｔｈ（ｉ）については、それぞれのゲート電極に対して入出力用端子側に隣接するゲート電極のゲートしきい値電圧Ｖｔｈ（ｉ−１）以下であるのが良い。
【０１０６】
更に好ましくは、３以上であるｉについて、第１の実施形態において説明したのと同様の次の式（２）の成立するのがよい。
【０１０７】
Ｖｔｈ（ｉ−１）＞Ｖｔｈ（ｉ）      （２）
つまり、入出力用端子側に位置するゲート電極ほどゲートしきい値電圧が大きくなっているのがよい。これは、入出力用端子側に近い（ｉの値が小さい）ゲート電極ほどゲート・ソース間電圧が大きくなることによる。
【０１０８】
尚、本実施形態において示した各ゲート電極のゲートしきい値電圧は、式（２）を満たす例である。
【０１０９】
また、基本スイッチ部がｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲートＦＥＴによって構成されたトランスファー回路である場合には、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極のゲートしきい値電圧をＶｔｈ（ｉ）とするとき、前記のシャント回路の場合と同様の関係を満たしていれば良い。
【０１１０】
つまり、Ｖｔｈ（１）がＶｔｈ（２）〜Ｖｔｈ（ｎ）のいずれか１つよりも大きくなっていればよい。また、式（１）を満たしているのがより好ましく、式（２）を満たしているのが更に好ましい。
【０１１１】
以上のように、複数のゲート電極を有するマルチゲートＦＥＴによって構成された基本スイッチ部において、各ゲート電極のしきい値電圧を個々に設定することにより、挿入損失及び高周波歪の劣化を抑えて従来の高周波スイッチ回路と同等の性能を保ちながら、入力電力については増加することができる。言い換えると、基本スイッチ部を構成するマルチゲートＦＥＴについて、少なくとも１つのゲートが他のゲートとは異なるゲートしきい値電圧を有し、以上に説明したような関係を満たすようになっていれば良い。
【０１１２】
また、以上に説明した実施形態の高周波スイッチ回路２００等を基板上に集積化することにより、従来よりも挿入損失及び高周波歪の劣化を抑えながら入力電力を大きくすることのできる高周波スイッチ回路を半導体装置として実現することができる。
【産業上の利用可能性】
【０１１３】
本発明の高周波スイッチ回路によると、挿入損失及び高周波歪の劣化を抑えて従来の高周波スイッチ回路と同等の性能を保ちながら入力電力を増加することができるため、高周波スイッチ回路として有用であり、アンテナ切り替え回路等にも利用できる。
【図面の簡単な説明】
【０１１４】
【図１】図１は、本発明の第１の実施形態に係る高周波スイッチ回路の回路図である。
【図２】図２（ａ）及び（ｂ）は、図１に示す高周波スイッチ回路におけるオフ状態のＦＥＴについて、容量成分を示す図である。
【図３】図３（ａ）及び（ｂ）は、図１に示す高周波スイッチ回路および従来の高周波スイッチ回路の特性を示す図である。
【図４】図４は、本発明の第２の実施形態に係る高周波スイッチ回路の回路図である。
【図５】図５（ａ）及び（ｂ）は、図４に示す高周波スイッチ回路および従来の高周波スイッチ回路の特性を示す図である。
【図６】図６は、従来の高周波スイッチ回路の回路図である。
【図７】図７は、従来の高周波スイッチ回路の回路図である。
【符号の説明】
【０１１５】
１００                                高周波スイッチ回路
１１０、１２０、１３０、１４０        基本スイッチ部
１１１〜１１４、１２１〜１２４、１３１〜１３４、１４１〜１４４      ＦＥＴ
１５１、１５２、１５３                入出力用端子
１６１、１６２                        接地端子
１７１、１７２                        制御端子
Ｒ                                    抵抗素子
２００                                高周波スイッチ回路
２１０、２２０、２３０、２４０        基本スイッチ部
２０１、２０２、２０３、２０４        マルチゲートＦＥＴ
２１１〜２１４、２２１〜２２４、２３１〜２３４、２４１〜２４４      ゲート電極
【図１】
2006345398.tif 000003
【図２】
2006345398.tif 000004
【図３】
2006345398.tif 000005
【図４】
2006345398.tif 000006
【図５】
2006345398.tif 000007
【図６】
2006345398.tif 000008
【図７】
2006345398.tif 000009