(57)【要約】【課題】  従来技術の、消費電流の増加、出力インピーダンスの低下、オフセット除去動作のオフ時に出力オフセットが大きい等の課題を克服するように改良されたオフセット除去回路を提供する。【解決手段】  オフセット除去用の差動対１１０とＣＭＦＢ回路１０９の電流を共通化して、低消費電力とし、電流を有効に利用する。また、差動対１１０の下にＣＭＦＢ回路１０９を縦続接続する事で、電流源としての出力インピーダンスを大きくし、ＣＭＦＢ回路１０９の相対ばらつきによる出力電流オフセットへの影響を低減する。また、トランジスタ１０５，１０６のトランスコンダクタンスを大きく設定することで、ＣＭＦＢループの位相補償を容易にする。【選択図】  図１
2006279172.tif 000002
【特許請求の範囲】
【請求項１】
差動回路で用いられるオフセット除去回路であって、
差動の２つの第１トランジスタにて構成され、該２つの第１トランジスタに流れる電流を制御することで、前記差動回路にて発生する電流オフセットを制御する第１の差動対と、
前記２つの第１トランジスタに所望の電流を供給することで、前記差動回路のコモンモードを制御する、前記２つの第１トランジスタのそれぞれに対応させて設けられた１対の電流源とを備えたオフセット除去回路。
【請求項２】
前記一対の電流源が、差動の２つの第２トランジスタとインピーダンス素子にて構成され、
前記２つの第２トランジスタの一方のドレイン端と他方のドレイン端の間に前記インピーダンス素子が挿入され、
前記２つの第２トランジスタのそれぞれのドレイン端が、それぞれ前記２つの第１トランジスタのそれぞれのソース端に対応させて接続されたことを特徴とする、請求項１に記載のオフセット除去回路。
【請求項３】
前記インピーダンス素子は、少なくとも抵抗を含む回路であることを特徴とする、請求項１または２に記載のオフセット除去回路。
【請求項４】
前記インピーダンス素子は、抵抗と容量の並列回路であることを特徴とする、請求項１または２に記載のオフセット除去回路。
【請求項５】
前記第１の差動対を構成する前記２つの第１トランジスタのそれぞれのゲート端に差動電圧信号を入力することで、前記２つの第１トランジスタに流れる電流を制御することを特徴とする請求項１から４のいずれか１項に記載のオフセット除去回路。
【請求項６】
前記一対の電流源を構成する前記２つの第２トランジスタのそれぞれのゲート端には、コモンモード制御電圧を入力することを特徴とする請求項２から５のいずれか１項に記載のオフセット除去回路。
【請求項７】
前記一対の電流源を構成する前記２つの第２トランジスタは、それぞれのソース端を低インピーダンスで接地し、それぞれのゲート端にコモンモード制御信号を入力し、それぞれのドレイン端を、前記第１の差動対の前記２つの第１トランジスタのそれぞれのソース端に対応させて接続したことを特徴とする、請求項２から６のいずれか１項に記載のオフセット除去回路。
【請求項８】
当該オフセット除去回路は、差動トランスコンダクタと、該差動トランスコンダクタの差動出力端子から差動オフセットを検知する第１の回路ブロックを有し、
前記第１の差動対の差動出力端子に前記差動トランスコンダクタの差動出力端子を接続し、
前記第１の回路ブロックからコモンモードの安定に必要なコモンモード制御信号を前記一対の電流源に与えることで、前記差動トランスコンダクタの差動出力端子のコモンモード電位を安定させることを特徴とする、請求項１から７のいずれか１項に記載のオフセット除去回路。
【請求項９】
当該オフセット除去回路は、前記一対の電流源にコモンモード制御信号を与える端子を備え、
前記端子と、前記差動トランスコンダクタの２つの出力端子のそれぞれとの間に、直列接続された容量と抵抗が挿入されている、請求項８に記載のオフセット除去回路。
【請求項１０】
信号入力用の差動回路と、
差動の２つの第１トランジスタにて構成され、該２つの第１のトランジスタに流れる電流を制御することで、前記差動回路にて発生する電流オフセットを制御する第１の差動対と、
前記２つの第１トランジスタに所望の電流を供給することで、前記差動回路のコモンモードを制御する、該２つの第１トランジスタのそれぞれに対応させて設けられた１対の電流源とを備えた差動増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はオフセット除去回路に関し、より特定的には低消費電力化を図ることができるように改良されたオフセット除去回路に関する。この発明は、またそのようなオフセット除去回路を有する差動増幅器に関する。
【背景技術】
【０００２】
電流負荷を用いて差動回路を動作させるために、コモンモードフィードバック（ＣＭＦＢ）回路は必須である。同時に、差動回路に用いられる電流源の相対バラツキは、そのまま差動出力電流のバラツキとなる。すなわち、差動のマッチング精度には細心の注意を払う必要がある。従来の電流モード回路設計では、差動のオフセット除去回路と、ＣＭＦＢ回路は並列に接続されて構成されている（例えば非特許文献１参照）。
【０００３】
図５は上記文献に開示された、オフセット除去機能をもった従来の差動増幅器の回路図である。従来の差動増幅器５００は、信号入力用の差動対５０１、テール電流源５０２、ＣＭＦＢ回路５０３および差動オフセット除去回路５０４からなる。
【０００４】
従来の差動増幅器５００においては、ＣＭＦＢ用電圧入力端子５１８に制御電圧を入力して、差動増幅器５００の出力端子５０９、５１０のコモンモード電圧を安定させている。また、差動オフセット制御端子５１９、５２０には、外部回路ブロック（図示せず）から差動の制御信号を入力することで、差動増幅器５００の出力端子５０９、５１０の差がゼロとなるように制御している。なお、図中、５０５、５０６、５１５、５１６は、ＮＯＭＳトランジスタであり、５１１，５１２はＰＭＯＳトランジスタである。５１３，５１４は電流源、５１７は抵抗である。
【０００５】
【非特許文献１】“A 5-GHz CMOS Transceiver for IEEE 802.11a Wireless LAN Systems" IEEE JSSC VOL.37. NO.12. DECEMBER2002
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の差動増幅器５００では、ＣＭＦＢ回路５０３とオフセット除去回路５０４が並列に配置されているために、それぞれ別に消費電流を必要とし、消費電力が増大する。
【０００７】
また、ＣＭＦＢ回路５０３の電流と、オフセット除去回路５０４の電流の総和は、テール電流源５０２の電流と等しくなるが、設計者はこれらの電流値を決定する必要があり、これが設計を難しくする。前述の電流値の決定に関してはトレードオフがある。具体的には、オフセット除去回路５０４に流れる電流量を増やせばオフセット除去量が増大する反面で、消費電流が増加してしまう。逆に、オフセット除去回路５０４に流れる電流量を減らせば、消費電流を低減できる反面で、オフセット除去量が減少してしまう。
【０００８】
この発明は上記のような問題点を解決するためになされたもので、低消費電力化を効率良く行うことができるように改良されたオフセット除去回路を提供することを目的とする。
【０００９】
この発明の他の目的は、オフセット除去量と消費電流のトレードオフに起因する設計の難しさを解消することにある。
【００１０】
この発明のさらに他の目的は、オフセット除去量と消費電流のトレードオフに起因する設計の難しさを解消させることができるように改良された差動増幅器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、差動回路で用いられるオフセット除去回路であって、差動の２つの第１トランジスタにて構成され、該２つの第１のトランジスタに流れる電流を制御することで、上記差動回路にて発生する電流オフセットを制御する第１の差動対と、上記２つの第１トランジスタに所望の電流を供給することで、上記差動回路のコモンモードを制御する、該２つの第１トランジスタのそれぞれに対応させて設けられた１対の電流源とを備える。
【００１２】
上記した構成により、上記第１の差動対と上記一対の電流源の電流が共通化され、低消費電力となる。また、第１の差動対と上記一対の電流源の電流が共通であるため、オフセット除去量が電流に応じて大きくなる効果が得られ、オフセット除去用の電流値設計が容易になる。
【００１３】
この発明の好ましい実施態様によれば、上記一対の電流源が、差動の２つの第２トランジスタとインピーダンス素子にて構成されている。上記２つの第２トランジスタの一方のドレイン端と他方のドレイン端の間に上記インピーダンス素子が挿入されている。さらに上記２つの第２トランジスタのそれぞれのドレイン端が、それぞれ上記２つの第１トランジスタのそれぞれのソース端に対応させて接続されている。
【００１４】
上記した構成により、当該オフセット除去回路は、上記第１の差動対の２つのトランジスタのソース端に、上記電流源と上記インピーダンス素子が並列に挿入された構成となるため、差動信号の出力インピーダンスが大きくなる利点を有する。また、上記インピーダンス素子の値が、差動オフセット除去の伝達関数を主に決定することとなる。したがって上記第１の差動対の２つのトランジスタのパラメータのバラツキに依存せずに、差動オフセット除去の伝達関数を決定できて、設計が容易になる利点を有する。
【００１５】
本発明のさらに好ましい実施態様によれば、上記インピーダンス素子が、少なくとも抵抗を含む回路であることを特徴とする。このように構成することにより、上記一対の電流源の相対バラツキによる出力電流バラツキへの影響を軽減し、例えば何らかの都合でオフセット除去信号を得ることができない場合においても、上記差動回路の出力オフセットを極力低減することができる。
【００１６】
本発明のさらに好ましい実施態様によれば、上記インピーダンス素子が、抵抗と容量の並列回路であることを特徴とする。このように構成することにより、差動オフセット除去の利得が高周波で落ちる程度を軽減する効果がある。
【００１７】
本発明の他の好ましい実施態様によれば、上記第１の差動対を構成する上記２つの第１トランジスタのそれぞれのゲート端に差動電圧信号を入力することで、上記２つの第１トランジスタに流れる電流を制御することを特徴とする。このように構成することにより、差動電圧信号によって、上記差動回路のオフセットを除去できる。
【００１８】
本発明のさらに好ましい実施態様によれば、上記一対の電流源を構成する上記２つの第２トランジスタのそれぞれのゲート端には、コモンモード制御電圧を入力することを特徴とすることを特徴とする。上記した構成により、電圧信号によって、上記差動回路のコモンモードを制御できる。
【００１９】
本発明のさらに好ましい実施態様によれば、上記一対の電流源を構成する上記２つの第２トランジスタは、それぞれのソース端を低インピーダンスで接地し、それぞれのゲート端にコモンモード制御信号を入力し、それぞれのドレイン端を、上記第１の差動対の上記２つの第１トランジスタのそれぞれのソース端に対応させて接続したことを特徴とする。上記した構成により、コモンモード制御信号からコモンモード出力への電圧ゲインを大きくすることができ、上記の大きな電圧ゲインによってコモンモードループの位相補償を効果的に実施できる。
【００２０】
本発明のさらに好ましい実施態様によれば、当該オフセット除去回路は、差動トランスコンダクタと、該差動トランスコンダクタの差動出力端子から差動オフセットを検知する第１の回路ブロックを有し、上記第１の差動対の差動出力端子に上記差動トランスコンダクタの差動出力端子を接続し、上記第１の回路ブロックからコモンモードの安定に必要なコモンモード制御信号を上記一対の電流源に与えることで、上記差動トランスコンダクタの差動出力端子のコモンモード電位を安定させることを特徴とする。
【００２１】
上記した構成により、上記差動トランスコンダクタのバイアス電流が変動しても、上記電流源の電流が調節されることにより、上記オフセット除去回路のコモンモードの動作電位が安定する。
【００２２】
本発明のさらに好ましい実施態様によれば、当該オフセット除去回路は、上記一対の電流源にコモンモード制御信号を与える端子を備え、上記端子と、上記差動トランスコンダクタンの２つの出力端子のそれぞれとの間に、直列接続された容量と抵抗が挿入されている。上記の構成によって、高周波においても上記差動トランスコンダクタのコモンモード電位が発振することを防げる。
【００２３】
この発明の他の局面に従う差動増幅器は、信号入力用の差動回路と、差動の２つの第１トランジスタにて構成され、該２つの第１のトランジスタに流れる電流を制御することで、上記差動回路にて発生する電流オフセットを制御する第１の差動対と、上記２つの第１トランジスタに所望の電流を供給することで、上記差動回路のコモンモードを制御する、該２つの第１トランジスタのそれぞれに対応させて設けられた１対の電流源とを備える。
【００２４】
上記した構成により、上記第１の差動対と上記一対の電流源の電流が共通化され、低消費電力となる。また、第１の差動対と上記一対の電流源の電流が共通であるため、オフセット除去量が電流に応じて大きくなる効果が得られ、オフセット除去用の電流値設計が容易になる。ひいては、オフセット除去量と消費電流のトレードオフに起因する設計の難しさを解消した差動増幅器が得られる。
【発明の効果】
【００２５】
本発明により、オフセット除去用の差動対とＣＭＦＢ用電流源の電流が共通化され、低消費電力となる。また、上記オフセット除去用の差動対と上記ＣＭＦＢ用電流源の電流が共通であるため、オフセット除去量がＣＭＦＢ用電流（すなわち差動回路全体の電流）に応じて大きくなる効果が得られ、オフセット除去用の電流値設計が容易になる。
【発明を実施するための最良の形態】
【００２６】
低消費電力化を図ることができるように改良されたオフセット除去回路を提供するという目的を、オフセット除去用の差動対とＣＭＦＢ用電流源の電流を共通化し、電流を有効に利用することによって実現した。また、オフセット除去用の差動対の下にＣＭＦＢ回路を縦続接続する事で、電流源としての出力インピーダンスを大きくし、ＣＭＦＢ回路の相対ばらつきによる出力電流オフセットへの影響を低減する。以下、この発明の実施例を図を用いて説明する。
【実施例１】
【００２７】
図１は、本発明のオフセット除去回路の代表的な実施例である。
【００２８】
図１を参照して、トランジスタ１０５、１０６にはＣＭＦＢ制御用電圧が端子１０３から印加され、トランジスタ１０７、１０８には差動のオフセット除去用電圧信号が差動信号入力端子１０１、１０２から印加され、端子１１１、１１２より電流を引き抜く。なお、端子１１１，１１２は差動電流を必要とする任意の回路に接続される。また、インピーダンス素子１０４はトランジスタ１０７，１０８それぞれのソース間に接続されており、オフセット除去用電圧信号から、電流出力への伝達関数を決定する。なお、トランジスタ１０５，１０６，１０７，１０８は、ＭＯＳトランジスタでもバイポーラトランジスタでも実現可能である。また、インピーダンス素子１０４の値はゼロ［Ω］でも良い。
【００２９】
図１と図５を用いて消費電流の低減の動作について説明する。図５記載の従来例では、ＣＭＦＢ回路５０３、オフセット除去回路５０４が並列に配置されるために、別々で電流が消費される。しかし図１に示す本実施例では、ＣＭＦＢ回路１０９とオフセット除去回路１１０が縦積みになっているために、電流が共通化されている。したがって消費電流が従来例に比べて削減されている。
【００３０】
図１においてインピーダンス素子１０４の値をＺｅ［Ω］、差動対１１０のトランスコンダクタンスをｇｍ［Ｓ］、端子１０１，１０２に印加される差動オフセット除去信号から端子１１１，１１２での差動電流信号へと変換する伝達関数をＨとすると、Ｈ＝１／（１／（１／ｇｍ）＋Ｚｅ）となり、Ｚｅを適切に設計すると、所望の伝達関数が得られることがわかる。
【００３１】
図１においてインピーダンス素子１０４が抵抗のみである場合を考える。上記抵抗の値をＲｅ［Ω］とし、定電流源のプロセスバラツキによって引き起こされる差動バラツキの軽減に関して説明する。図５記載の従来例では、定電流源５０５、５０６の相対バラツキはそのまま差動対５０１の電流バラツキとなるため、オフセット除去信号が絶えず入力されていないと回路が動作しない状態に容易に陥ってしまう。一方で、図１に記載の定電流源１０５，１０６の電流の相対バラツキは、インピーダンス素子１０４によって電流バラツキを相殺する為、オフセット除去信号が入力されていない場合でも低減される。このことは差動のＤＣオフセット除去信号がいつでも入力されているとは限らない用途などに、有用であることを示している。
【００３２】
ではこの差動オフセットの効果を、図２を用いて定量的に示す。ブロック２０７は図５に示す従来例と同一構成であり、ブロック２０６は図１に示す本実施例と同一構成である。ただしブロック２０６と２０７には差動オフセット除去信号が入力されておらず、差動オフセット除去信号の入力端子２０８，２０９，２１０，２１１には、同電位が印加されている。トランジスタ２１２，２１３，２１４，２１５のトランスコンダクタンスをＧｍ１[Ｓ]、トランジスタ２０１、２０４のトランスコンダクタンスをＧｍ２［Ｓ］、インピーダンス素子２０３は実抵抗のみからなるとして抵抗値をＲｅ［Ω］、プロセスバラツキを等価な入力換算電圧とした場合の入力オフセット電圧用電源を図中の２１６、２１７で示し、入力オフセット電圧をΔＶ［Ｖ］とする。図中の２０７に示す従来例では出力電
流のバラツキ量はΔＩ＝Ｇｍ１・ΔＶとなるが、図中の２０６の本実施例ではΔＩ＝Ｇｍ
１・ΔＶ／（１＋２／（Ｇｍ２・Ｒｅ））となり、Ｇｍ２・Ｒｅの値に反比例して出力電
流の差動オフセットが軽減する事がわかる。
【００３３】
図２を用いて出力インピーダンスの改善について説明する。従来例であるブロック２０７では、電流源としての出力インピーダンスをＺｏｕｔ１、図中の２１４で示すトランジスタのドレイン抵抗をＲｄｓ１［Ω］とすると、Ｚｏｕｔ１＝Ｒｄｓ１となるが、同図中の本発明例の２０６では、出力インピーダンスＺｏｕｔ２［Ω］、同図中の２０４のドレイン抵抗（ＮＰＮの場合はコレクターエミッタ間抵抗）をＲｄｓ２［Ω］、トランスコンダクタンスをＧｍ２［Ｓ］、同図中の２０３の抵抗をＲｅ［Ω］、同図中の２０１のドレイン抵抗（ＮＰＮの場合はコレクターエミッタ間抵抗）をＲｄｓ１、Ｒｄｓ１と（Ｒｅ／２）の並列抵抗をＲｓ＝Ｒｄｓ１／／（Ｒｅ／２）とすると、Ｚｏｕｔ〜Ｒｓ＋［１＋Ｇｍ２・Ｒｓ］・Ｒｄｓ２となり、Ｇｍ２、Ｒｅの値を適切に設定する事で電流源の出力インピーダンスを大きくできる。
【実施例２】
【００３４】
図３は、図１中のインピーダンス素子１０４を抵抗と容量の並列接続で実現した実施例である。このように、トランジスタ３０１，３０２のソース間に抵抗３０３、容量３０４を並列に挿入することで、十分な高周波においては差動対３０５のデジェネレーションインピーダンスが小さくなり、差動対３０５のトランスコンダクタンスが増加する。したがって、高周波において差動オフセット除去信号経路の利得が低下した場合でも、低下した利得分を補償するように差動対３０５のトランスコンダクタンスを増加させて、オフセット除去機能が有効に働く動作周波数をあげる事が可能となる。
【実施例３】
【００３５】
図４に本発明のオフセット除去回路の具体的な適用例を示す。トランスコンダクタ４０１の負荷電流源４０２としては、図１に記載と同じ構成の電流源４０２を用いる。差動電圧信号入力端子４０３，４０４による電圧出力端子４０５，４０６はコモンモード電圧検出用ブロック４０７へと供給され、コモンモード電圧検出ブロック４０７は、負荷電流源４０２のＣＭＦＢ制御用端子４０８へと供給される。上記した構成により、トランスコンダクタ４０１のバイアス電流が変動しても、負荷電流源４０２の電流が調節されることにより、トランスコンダクタ４０１の出力電位が安定する。
更にＣＭＦＢ制御用端子４０８と差動増幅器の出力端子４０５、４０６の間に位相補償用の容量４０９、４１０及び抵抗４１１、４１２を挿入することで、高周波においてもトランスコンダクタ４０１のコモンモード出力電位が発振することを防げる。その際に、位相補償用の容量４０９，４１０をより効果的にするため、ＣＭＦＢ制御用トランジスタ４１４，４１５のソース端子はＧＮＤに直結して、電流源４０２のＣＭＦＢ制御用端子４０８から、出力端子４０５，４０６への電圧利得を大きくなるような構成にしてある。ちなみに、位相補償用の抵抗４１１，４１２は、位相補償用の容量４０９，４１０の挿入による位相余裕の劣化を打ち消すのに適切な値で挿入してある。
【００３６】
ここで、ＣＭＦＢループ安定性に関して詳細に説明する。トランスコンダクタ４０１の出力端子４０５，４０６から、コモンモード電圧検出ブロック４０７（非反転増幅）の出力端子４０８、次いで電流源４０２（反転増幅）の出力端子、つまり出力端子４０５，４０６へとループが閉じている。一般にコモンモード電圧検出ブロック４０７及び、電流源４０２も一定のゲインを有しているため、２つの増幅器がループを形成していることとなる。その時には、ループ安定性確保のため、位相補償用の容量が必要となるが、この容量サイズを下げる為に、ミラー効果が一般に用いられる。ミラー効果とは、容量の両端を大きな電圧利得を持つ反転増幅器の入出力端子間に接続することで、容量値を等価的に大きくすることである。つまり前述のＣＭＦＢループで位相補償容量を挿入できるのは、反転増幅器（上記電流源４０２）の入出力端子間となる。位相補償の効果を十分に得るためには、ＣＭＦＢ制御端子４０８から出力端子４０５，４０６への電圧ゲインが十分に大きくなくてはならない。
【００３７】
すなわち、ＣＭＦＢ用トランジスタ４１４，４１５のソースにはデジェネレーション抵抗を挿入せずに、なるべくトランジスタ４１４，４１５のトランスコンダクタンスを大きくする事が好ましい。しかしながら、デジェネレーション抵抗を挿入しない事で、トランジスタ４１４，４１５間の相対バラツキが電流源４０２の出力電流オフセットとして現れてしまい、オフセット信号オフ時にトランスコンダクタ４０１の出力電圧が差動に振り切ってしまい回路が全く動作しなくなる可能性があるが、本発明の構成を用いる事によりトランジスタ４１４，４１５の相対ばらつきの影響が低減されている。具体的にはインピーダンス４１３がその役割を果たしている。
【００３８】
なお、ＣＭＦＢ制御用のブロック４０７は、差動電圧信号入力を用いてコモンモードの電圧もしくは電流を生成し、基準となる電圧もしくは電流との比較によって、コモンモードを下げる場合はＣＭＦＢ制御電圧を下げ、コモンモードをあげる場合はＣＭＦＢ制御信号電圧を下げ、コモンモード電圧を所望の電圧値に収束させる動作を有するブロックでさえあれば、回路形式は限定しない。
【００３９】
今回開示された実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００４０】
本発明によれば、オフセット除去量と消費電流のトレードオフに起因する設計の難しさを解消した差動増幅器が得られる。
【図面の簡単な説明】
【００４１】
【図１】実施例１にかかるオフセット除去回路の回路図である。
【図２】従来例と実施例１にかかるオフセット除去回路を比較して示す図である。
【図３】実施例２にかかるオフセット除去回路の回路図である。
【図４】実施例３にかかるオフセット除去回路の回路図である。
【図５】従来の差動増幅器の回路図である。
【符号の説明】
【００４２】
１０４、２０３、４１３  インピーダンス素子
３０４、４０９，４１０  容量
２２０、３０３、４１１，４１２、５１７  抵抗
５１１，５１２・・・ＰＭＯＳトランジスタ
１０５〜１０８、２０１、２０４、２１８，２１９，３０１、３０２、３０６，３０７、４１４〜４１７、５０５，５０６、５１５，５１６  ＮＭＯＳトランジスタ
２２２，２２１、５１３，５１４  電流源
【図１】
2006279172.tif 000003
【図２】
2006279172.tif 000004
【図３】
2006279172.tif 000005
【図４】
2006279172.tif 000006
【図５】
2006279172.tif 000007