(57)【要約】【課題】タイマ用コンデンサの必要個数の半減および小容量化によって、省スペース化とコストダウンを図る。【解決手段】ＣＰＵ３は、ＣＰＵ用電源７を電源とし、正常時には定期的にリトリガ信号を出力する。ウォッチドッグタイマ回路１は、異常出力用電源８を電源とし、リトリガ信号をコンデンサカップリング回路９で取り込み、このリトリガ信号がタイマ用コンデンサ２に設定する異常判定の時限内に入力されないときにＣＰＵの異常と判定し、異常出力を得る。  ＣＰＵとコンデンサカップリング回路との間に絶縁回路を設けることも含む。【選択図】  図１
2006343892.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵからリトリガ信号が一定時間内に出力されないときに、ウォッチドッグタイマ回路がＣＰＵの異常として判定するＣＰＵの動作監視回路であって、
前記ＣＰＵは、ＣＰＵ用電源を電源とし、正常時には定期的に前記リトリガ信号を出力する構成とし、
前記ウォッチドッグタイマ回路は、異常出力用電源を電源とし、前記リトリガ信号がタイマ用コンデンサで設定する異常判定の時限内に入力されないときにＣＰＵの異常と判定して異常出力を得る構成としたことを特徴とするＣＰＵの動作監視回路。
【請求項２】
前記ＣＰＵからのリトリガ信号は、光または電気的に絶縁して前記ウォッチドッグタイマ回路側に入力する絶縁回路を設けたことを特徴とする請求項１に記載のＣＰＵの動作監視回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵの動作監視回路に係り、特にウォッチドッグタイマ（ＷＤＴ）方式による異常検出回路に関する。
【背景技術】
【０００２】
ディジタル形保護継電器など、制御用コンピュータを中枢部として各種のディジタル処理機能を実現する装置は、ＣＰＵの正常な動作を監視する方式として、ウォッチドッグタイマ方式がある（例えば、特許文献１参照）。この方式は、一定時間でタイムアップするタイマに対し、ＣＰＵが正常なときにはタイマのタイムアップ時間内にリセット信号を出力し、このリセット信号によりタイマを再トリガすることでタイマのタイムアップを抑止し、ＣＰＵがリセット信号を出力できない異常発生時にはタイマがタイムアップし、このタイムアップをＣＰＵの動作異常出力として得る。
【０００３】
図４は従来の動作監視回路を示す。ウォッチドッグタイマ回路１は、タイマ用コンデンサ２が一定レベルまで充電される時間を時限とし、この時間内にＣＰＵ３からリトリガ信号が与えられたときにはコンデンサ２をリセットし、時間内にリトリガ信号が与えられないときにＣＰＵ３の異常検出信号を得る。異常検出信号はホトカプラなどの光絶縁回路４を通して異常出力回路５のトリガ信号にされ、異常出力回路５ではタイマ用コンデンサ６による時限だけ動作抑止されて異常出力を得る。
【０００４】
ここで、ＣＰＵ用電源７はＣＰＵ３側の直流電源とし、異常出力用電源８は異常出力回路５側の直流電源とした分離構成とし、ＣＰＵ３がその電源電圧低下でリトリガ信号を発生できない場合にも異常出力回路５が異常出力を発生できるようにしている。この電源の分離構成においては、装置の運転／停止に際して、ＣＰＵ用電源７と異常出力用電源８の立上がり／立下りのタイミングの違いによって、誤って異常出力がなされないようタイマ用コンデンサ６による異常出力回路５の動作を抑止する。すなわち、タイマ用コンデンサ６は異常検出信号が誤って発生されたときの誤動作防止用タイマになる。
【０００５】
図５は、図４の具体的な回路構成であり、同等の部分は同一符号で対応つけて示す。ウォッチドッグタイマ回路１は、ＣＰＵ３からリトリガ信号が与えられない期間にはトランジスタＱ１のオフ状態でタイマ用コンデンサ２を充電し、この充電電圧はバッファアンプＢＵＦを介してコンパレータＣＯＭで監視し、一定電圧に達したとき、つまりＣＰＵ３からリトリガ信号が与えられないままになったとき、コンパレータＣＯＭから異常検出信号を発生する。異常出力回路５は、トランジスタＱ２のオンによってフォトＭＯＳから異常出力を得る。このトランジスタＱ２のベースにはタイマ用コンデンサ６を設け、このコンデンサ６が充電完了するまでは、絶縁回路４を通した異常検出信号によって誤動作するのを防止する。例えば、装置運転開始において、電源８が電源７よりも先に電圧確立した場合にも、コンデンサ６が充電完了するまでは誤って異常出力を発生となるのを防止する。
【特許文献１】特開平５−２０２８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように、装置の運転／停止に際して、ＣＰＵ用電源７と異常出力用電源８の立上がり／立下りのタイミングの違いによって、誤って異常出力がなされないよう、タイマ用コンデンサ６に大容量の電解コンデンサを設け、その時限を十分に長くして誤動作を防止することになる。
【０００７】
このため、ＣＰＵ側と異常出力回路側の両方にタイマ用コンデンサ２，６を必要とし、特にタイマ用コンデンサ６の大容量コンデンサが実装スペースの大型化、コストアップを招くという問題がある。
【０００８】
本発明の目的は、ウォッチドッグタイマ方式において、タイマ用コンデンサの必要個数の半減および小容量化によって、省スペース化とコストダウンを図ったＣＰＵの動作監視回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、前記の課題を解決するため、ウォッチドッグタイマ回路は異常出力用電源側に設け、ウォッチドッグタイマ回路では１つの小容量コンデンサを使用して、ウォッチドッグタイマ用と誤動作防止タイマ用で兼用できるようにしたもので、以下の構成を特徴とする。
【００１０】
（１）ＣＰＵからリトリガ信号が一定時間内に出力されないときに、ウォッチドッグタイマ回路がＣＰＵの異常として判定するＣＰＵの動作監視回路であって、
前記ＣＰＵは、ＣＰＵ用電源を電源とし、正常時には定期的に前記リトリガ信号を出力する構成とし、
前記ウォッチドッグタイマ回路は、異常出力用電源を電源とし、前記リトリガ信号がタイマ用コンデンサで設定する異常判定の時限内に入力されないときにＣＰＵの異常と判定して異常出力を得る構成としたことを特徴とする。
【００１１】
（２）前記ＣＰＵからのリトリガ信号は、光または電気的に絶縁して前記ウォッチドッグタイマ回路側に入力する絶縁回路を設けたことを特徴とする。
【発明の効果】
【００１２】
以上のとおり、本発明によれば、ウォッチドッグタイマ回路は異常出力用電源側に設け、ウォッチドッグタイマ回路では１つの小容量コンデンサを使用して、ウォッチドッグタイマ用と誤動作防止タイマ用で兼用できる構成としたため、以下の効果がある。
【００１３】
（１）ウォッチドッグタイマと誤動作防止タイマを兼ねた１つのタイマ用コンデンサを設けることで済み、コンデンサの必要個数を半減できる。
【００１４】
（２）ウォッチドッグタイマ回路を異常出力用電源側に設けるため、該電源が確立しない場合でも異常検出が可能である。
【発明を実施するための最良の形態】
【００１５】
（実施形態１）
図１は、本実施形態を示すＣＰＵの動作監視回路図であり、図４と同等のものは同一符号で示す。ＣＰＵ３は、ＣＰＵ用電源（＋５Ｖ）７を電源とし、その電源確立で動作を開始し、定期的にリトリガ信号を出力する。一方、ウォッチドッグタイマ回路１は、異常出力用電源（＋１２Ｖ）８を電源とし、その電源確立で動作を開始し、タイマ用コンデンサ２のタイマ時間内にＣＰＵ３からリトリガ信号が与えられるか否かによって異常の有無を判定する。
【００１６】
コンデンサカップリング回路９は、ＣＰＵ３から出力されるリトリガ信号の信号レベルと、ウォッチドッグタイマ回路１に入力されるリトリガ信号の信号レベルの違いを吸収、すなわち電源７，８の直流電圧の違いによる信号レベルの違いを吸収するためのレベルシフト回路を実現するものであり、小容量のコンデンサと抵抗回路により実現される。
【００１７】
ウォッチドッグタイマ回路１は、タイマ用コンデンサ２のタイマ時間内にＣＰＵ側からリトリガ信号が入力される毎にタイマ用コンデンサ２のリセットを行い、この時間内にリトリガ信号が入力されない場合に異常発生と判定する。
【００１８】
図２、図１の具体的な回路構成であり、同等の部分は同一符号で対応つけて示す。コンデンサカップリング回路９は、ＣＰＵ３からのリトリガ信号をパスできる小容量のコンデンサと抵抗Ｒで構成する。ウォッチドッグタイマ回路１は、電源８の電源確立によって動作開始し、この動作開始でタイマ用コンデンサ２の充電を開始し、ＣＰＵ３側からリトリガ信号が出力される度にトランジスタＱ１がオン動作し、タイマ用コンデンサ２をリセットする。タイマ用コンデンサ２の充電電圧はバッファアンプＢＵＦを通してコンパレータＣＯＭで監視し、一定電圧まで充電されたときにフォトＭＯＳ、またはフォトカプラ等から異常出力を発生する。
【００１９】
したがって、本実施形態によれば、ＣＰＵ３側ではウォッチドッグタイマのリトリガ信号の出力のみとし、ウォッチドッグタイマ回路１ではウォッチドッグタイマと誤動作防止用タイマを兼ねた１つのタイマ用コンデンサ２を設けることで済む。
【００２０】
（実施形態２）
図３は本実施形態を示すＣＰＵの動作監視回路図であり、図１と異なる部分は、ＣＰＵ側とウォッチドッグタイマ回路側との間に絶縁回路を介在させ、ＣＰＵ側とウォッチドッグタイマ回路側の絶縁を確実にした点にある。
【００２１】
この絶縁回路として、図４と同様に、光絶縁回路４を設け、ＣＰＵ３からのリトリガ信号は光絶縁回路４を通してコンデンサカップリング回路９に入力する。
【００２２】
なお、光絶縁回路４はホトカプラ又はフォトＭＯＳで実現されるが、絶縁用パルストランスを使用した電気的絶縁回路とすることもできる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態１を示すＣＰＵの動作監視回路図。
【図２】実施形態１の具体的な回路構成図。
【図３】本発明の実施形態２を示すＣＰＵの動作監視回路図。
【図４】従来のＣＰＵの動作監視回路図。
【図５】従来の具体的な回路構成図。
【符号の説明】
【００２４】
１  ウォッチドッグタイマ回路
２  タイマ用コンデンサ
３  ＣＰＵ
４  光絶縁回路
５  異常出力回路
６  タイマ用コンデンサ
７  ＣＰＵ用電源
８  異常出力用電源
９  コンデンサカップリング回路
【図１】
2006343892.tif 000003
【図２】
2006343892.tif 000004
【図３】
2006343892.tif 000005
【図４】
2006343892.tif 000006
【図５】
2006343892.tif 000007