(57)【要約】【目的】  複数ライン受光素子列を含む光電変換手段を用いて原稿の画像を読み取る画像読取装置において、低コストでＳＳＣＧ等の使用によるノイズを低減する。【構成】  複数ライン受光素子列を含む４ラインＣＣＤ（光電変換手段）３１１は、Ｒ，Ｇ，Ｂの３ラインＣＣＤ（複数ライン受光素子列）の他に、読取有効領域の全画素を光シールドした１ラインＣＣＤ（ライン受光素子列）を備えている。差動アンプ２３６〜２３８は、１ラインＣＣＤに対応するアナログ処理回路２４３の出力に基づいて、３ラインＣＣＤ（複数ライン受光素子列）に対応するアナログ処理回路２１６〜２１８の出力を補正した後、Ａ／Ｄコンバータ２１９〜２２１へ出力する。【選択図】        図１２
2006303729.tif 000002
【特許請求の範囲】
【請求項１】
光像を受光して受光量に応じたアナログ信号を出力する複数ライン受光素子列を含む光電変換手段と、原稿の画像面を照明し、その画像面からの反射光像を前記光電変換手段へ導く光学系と、前記光電変換手段から出力されるアナログ信号をサンプルホールドするサンプルホールド手段を含むアナログ処理手段と、該アナログ処理手段によって処理されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、少なくとも前記光電変換手段，前記アナログ処理手段，および前記Ａ／Ｄ変換手段をそれぞれ動作させるための各動作クロックを発生するタイミング信号発生手段と、該タイミング信号発生手段へ入力する基準クロックを発生させる基準クロック発生手段とを有する画像読取装置において、
前記光電変換手段は、読取有効領域の全画素を光シールドしたライン受光素子列を含み、そのライン受光素子列の出力に基づいて他の複数ライン受光素子列の各出力を補正する補正手段を設けたことを特徴とする画像読取装置。
【請求項２】
請求項１記載の画像読取装置において、
前記補正手段は、前記他の複数ライン受光素子列に対応する前記アナログ処理手段の各出力から前記読取有効領域の全画素を光シールドしたライン受光素子列に対応する前記アナログ処理手段の出力を前記Ａ／Ｄ変換手段による変換前に減算する手段であることを特徴とする画像読取装置。
【請求項３】
請求項２記載の画像読取装置において、
前記補正手段は、差動アンプからなることを特徴とする画像読取装置。
【請求項４】
請求項２又は３記載の画像読取装置において、
前記他の複数ライン受光素子列に対応する前記アナログ処理手段の各ゲイン設定と個別に減算する前記読取有効領域の全画素を光シールドしたライン受光素子列に対応する前記アナログ処理手段の各ゲイン設定とを補正組み別に同じゲイン設定とすることを特徴とする画像読取装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の画像読取装置において、
前記補正手段による補正前又は後の前記他の複数ライン受光素子列の各出力を選択する選択手段を設けたことを特徴とする画像読取装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の画像読取装置において、
前記タイミング信号発生手段と前記基準クロック発生手段との間にスペクトラム拡散クロック発生手段を介挿したことを特徴とする画像読取装置。
【請求項７】
請求項１乃至５のいずれか一項に記載の画像読取装置において、
前記基準クロック発生手段からの基準クロックは、スペクトラム拡散クロックであることを特徴とする画像読取装置。
【請求項８】
請求項１乃至７のいずれか一項に記載の画像読取装置において、
前記光電変換手段は、４ライン受光素子列を有し、そのうちの１ライン受光素子列の読取有効領域の全画素を光シールドしていることを特徴とする画像読取装置。
【請求項９】
請求項１乃至８のいずれか一項に記載の画像読取装置において、
前記光電変換手段は、４ラインＣＣＤを含む複数ラインＣＣＤであることを特徴とする画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、イメージスキャナ，デジタル複写機のスキャナ部等の複数ライン受光素子列を含む光電変換手段を用いて原稿の画像を読み取る画像読取装置に関し、特にＳＳＣＧ（スペクトラム拡散クロック発生器）等の使用時に対しての画像ノイズ対策技術に関する。
【背景技術】
【０００２】
画像読取装置として、原稿の画像面を照明し、その画像面からの反射光像を複数ライン受光素子列を含む光電変換手段（光電変換素子）へ導く光学系と、光電変換手段からのアナログ信号をサンプリングしてホールドするサンプルホールド手段を含むアナログ処理手段と、そのアナログ処理手段によって処理されたアナログ信号をデジタル信号へ変換するＡ／Ｄ変換手段と、少なくとも光電変換手段，アナログ処理手段，Ａ／Ｄ変換手段をそれぞれ動作させるための各動作クロックを発生するタイミング信号発生手段と、そのタイミング信号発生手段へ入力する基準クロックを発生する基準クロック発生手段とを備えたものが製品化されている。
【０００３】
一般に、この種の画像読取装置で用いられる光電変換素子（ここでは「ＣＣＤ固体撮像素子」とする）を駆動するのに転送クロック×２、リセットクロック、クランプクロック、最終段クロック等の多数のクロックを使用しているので、この駆動クロックの基本周波数成分の高調波が発生する。また、ＣＣＤ固体撮像素子を搭載した基板は、光学系の構成上、結像レンズ面に対して平行に取り付けられるため、駆動クロック発生用のタイミング信号発生回路とは別基板になっていることが多い。この場合、ハーネス接続となり、この部分からの電磁波放射も避けられない状態である。このような放射電磁波があると、近くにある他の機器が誤動作してしまう可能性もあるので、ＥＭＩ（Electro Magnetic Interference：電磁波干渉）対策が必要となる。
【０００４】
そこで、例えば特許文献１に見られるように、ＣＰＵや同期クロックを使用するデジタル回路に対する一般的なＥＭＩ対策法としてＳＳＣＧを基準クロック発生手段の後段に設ける画像読取装置が提案されている。つまり、基準クロック発生手段によるクロック信号を周波数変調するスペクトラム拡散技術を使用することで、高調波のピークの周波数分布を広げてピークを下げることで、クロックによる高調波成分を下げてＥＭＩ低減を図るようにしたものである。
【特許文献１】特開平９−９８１５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような画像読取装置は、一般的なＥＭＩ対策に留まるものであり、画像読取装置固有のＥＭＩ対策は特に考慮されておらず、世界各国のＥＭＩ規制をクリアし得るものではない。
例えば、光電変換手段（ＣＣＤ）からのアナログ信号に対してアナログ処理手段においてアナログ信号のサンプルホールドを実行して、出力平坦部を広く取ることにより高速動作化を図った場合にそのまま適用すると、拡散クロックの変調によるノイズが混入してしまう。また、光電変換手段（ＣＣＤ）やアナログ処理手段の駆動クロックにスペクトラム拡散クロックによる変調をかけるとサンプリングする信号の波形形状によっては周期的なノイズが発生してしまうことが考えられる。
【０００６】
このようなことから、現状では、ＥＭＩフィルタを用いるとか、６層基板等の多層基板を用いるとか、板金や板ばねのグランディングやシールド強化を図るといったメカ的な対策が必要で、コストが嵩むものとなっている。
この発明は、上記の点に鑑みてなされたものであり、複数ライン受光素子列を含む光電変換手段を用いて原稿の画像を読み取る画像読取装置において、低コストでＳＳＣＧ等の使用によるノイズを低減することを目的とする。
【課題を解決するための手段】
【０００７】
この発明は、光像を受光して受光量に応じたアナログ信号を出力する複数ライン受光素子列を含む光電変換手段と、原稿の画像面を照明し、その画像面からの反射光像を上記光電変換手段へ導く光学系と、上記光電変換手段から出力されるアナログ信号をサンプルホールドするサンプルホールド手段を含むアナログ処理手段と、該アナログ処理手段によって処理されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、少なくとも上記光電変換手段，上記アナログ処理手段，および上記Ａ／Ｄ変換手段をそれぞれ動作させるための各動作クロックを発生するタイミング信号発生手段と、該タイミング信号発生手段へ入力する基準クロックを発生させる基準クロック発生手段と有する画像読取装置において、上記の目的を達成するため、次のようにしたことを特徴とする。
【０００８】
請求項１の発明による画像読取装置は、上記光電変換手段が、読取有効領域の全画素を光シールドしたライン受光素子列を含み、そのライン受光素子列の出力に基づいて他の複数ライン受光素子列の各出力を補正する補正手段を設けたものである。
請求項２の発明による画像読取装置は、請求項１の画像読取装置において、上記補正手段を、上記他の複数ライン受光素子列に対応する上記アナログ処理手段の各出力から上記読取有効領域の全画素を光シールドしたライン受光素子列に対応する上記アナログ処理手段の出力を上記Ａ／Ｄ変換手段による変換前に減算する手段としたものである。
【０００９】
請求項３の発明による画像読取装置は、請求項２の画像読取装置において、上記補正手段を差動アンプによって構成したものである。
請求項４の発明による画像読取装置は、請求項２又は３の画像読取装置において、上記他の複数ライン受光素子列に対応する上記アナログ処理手段の各ゲイン設定と個別に減算する上記読取有効領域の全画素を光シールドしたライン受光素子列に対応する上記アナログ処理手段の各ゲイン設定とを補正（減算）組み別に同じゲイン設定としたものである。
【００１０】
請求項５の発明による画像読取装置は、請求項１〜４のいずれかの画像読取装置において、上記補正手段による補正前又は後の上記他の複数ライン受光素子列の各出力を選択する選択手段を設けたものである。
請求項６の発明による画像読取装置は、請求項１〜５のいずれかの画像読取装置において、上記タイミング信号発生手段と上記基準クロック発生手段との間にスペクトラム拡散クロック発生手段を介挿したものである。
【００１１】
請求項７の発明による画像読取装置は、請求項１〜５のいずれかの画像読取装置において、上記基準クロック発生手段からの基準クロックをスペクトラム拡散クロックとしたものである。
請求項８の発明による画像読取装置は、請求項１〜７のいずれかの画像読取装置において、上記光電変換手段を、４ライン受光素子列を備え、そのうちの１ライン受光素子列の読取有効領域の全画素を光シールドしたものである。
請求項９の発明による画像読取装置は、請求項１〜８のいずれかの画像読取装置において、上記光電変換手段を４ラインＣＣＤを含む複数ラインＣＣＤとしたものである。
【発明の効果】
【００１２】
この発明の画像読取装置によれば、光電変換手段は、読取有効領域の全画素を光シールドしたライン受光素子列を含み、そのライン受光素子列の出力より他の複数ライン受光素子列の出力を補正するので、低コストで光電変換により発生する黒レベルを基準とするノイズを低減することができる。また、補正するために全画素を光シールドしたライン受光素子列の光電変換出力を行うため、リアルタイムで補正することができる。
【発明を実施するための最良の形態】
【００１３】
以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
まず、この発明による画像形成装置の一実施例である画像読取装置（画像読取ユニット）を搭載したデジタル複写機の機構部について、図１，図２を参照して説明する。
図１は、そのデジタル複写機の制御系の構成例を示すブロック図である。
図２は、そのデジタル複写機の機構部の一例を示す全体構成図である。
【００１４】
このデジタル複写機では、画像読取ユニット（スキャナ）２により、原稿の画像面を光源により照射しながらその画像面を走査して、その画像面からの反射光像を３ライン受光素子列を含む３ラインＣＣＤ（光電変換手段）により画像データとして読み取り、その画像データを画像処理ユニット３へ送る。
画像処理ユニット３は、画像読取ユニット２から送られてくる画像データに対してスキャナγ補正，色変換，主走査変倍，画像分離，加工，エリア処理，諧調補正処理等の画像処理を施し、その各画像処理後の画像データを画像書込ユニット４へ送る。
【００１５】
画像書込ユニット４は、画像処理ユニット３から送られてくる画像データに応じてＬＤ（レーザダイオード）を変調駆動して対応するレーザビームを射出させ、図示しない帯電部により予め一様に帯電されたドラムユニット８の副走査方向に回転する感光体ドラムの表面をその副走査方向と直交する主走査方向（ライン方向）に走査して、その表面に静電潜像（静電画像）を書き込むレーザ書き込みを行う。
現像部１０は、ブラック（Ｋ），シアン（Ｃ），マゼンダ（Ｍ），イエロー（Ｙ）の各色毎に個別の現像ユニットを備え、ドラムユニット８の感光体ドラムの表面に書き込まれる静電潜像を対応するトナーにより現像して顕像化させ、トナー画像を形成する。
【００１６】
例えば、画像データがフルカラーコピーを行うための各色毎の画像データであった場合には、画像書込ユニット４および現像部１０は、以下の動作を行う。
まず、画像書込ユニット４がＫ画像データに応じてドラムユニット８の感光体ベルト上にＫ静電潜像の書き込みを行い、そのＫ静電潜像をその先端部が現像部１０のＫ現像ユニットの現像位置に到達したときにＫトナーで現像し始め、その後端部が現像位置を通過した時点で現像を終了し、これによってＫトナー画像を感光体ベルト上に形成する。
【００１７】
そして、そのＫトナー画像を感光体ベルトに隣接して周動する中間転写部９の中間転写ユニットの中間転写ベルト上に中間転写する。その後、感光体ベルト上に残留するＫトナーを図示しないクリーニングユニットによって除去し、図示しない除電ランプで除電してから再び帯電部による帯電に始まり、レーザ書き込み，現像，中間転写，クリーニングと続く上述したサイクルを繰り返す。それによって、感光体ベルト上に順次形成されたＫ，Ｃ，Ｍ，Ｙの各トナー画像を中間転写ベルト上に順次位置合わせしながら転写することにより４色重ねのカラー画像が形成され、それを給紙部１１から給紙された転写紙上に一括転写する。
【００１８】
そのため、中間転写ベルト上にＫトナー画像を形成するＫ工程が終了すると、次に中間転写ベルト上にＣトナー画像を形成するＹ工程に進むが、そのＣトナー画像の先端部と中間転写ベルト上のＫトナー画像の先端部とが一致するように、画像書込ユニット４によるＣ潜像用レーザ書き込み開始のタイミング（Ｃ画像データの出力タイミング）が調整される。同様に、Ｍ工程およびＹ工程が行われて中間転写ベルト上に４色重ねのカラー画像が形成される。但し、画像形成順序は上述のようなＫ，Ｃ，Ｍ，Ｙに限定されるものではなく、トナーの特性と最終的に転写紙上に形成されるカラー画像の仕上り効果とに応じて決定されている。
４色重ねのカラー画像が転写された転写紙は、定着部１２に送られ、定着ローラと加圧ローラとによってカラー画像が熱定着され、排紙される。
【００１９】
一方、コピーモード等の各種モードや各種情報の設定は、ユーザによる操作ユニット５上の操作によって行われる。設定されたコピーモード等のモードはシステム制御ユニット１に通知され、そのシステム制御ユニット１が設定されたモードを実行するための制御処理を行う。このとき、システム制御ユニット１から画像読取ユニット２，画像処理ユニット３，画像書込ユニット４，複写機機構部６，画像表示ユニット７に対して制御指示がなされる。
【００２０】
画像読取ユニット２によって読み取った原稿の画像データを画像表示ユニット７に表示するには、システム制御ユニット１からの制御指示により、画像読取ユニット２が原稿画像の読み取りをスタートし、画像読取ユニット２によって読み取った画像データに対して画像処理ユニット３において画像表示ユニット７で表示するのに適した画像処理を施した後、その画像処理を施した画像データを画像表示ユニット７に出力して表示させる。
【００２１】
図３は、画像表示ユニット７の制御系の構成例を示すブロック図である。
この画像表示ユニット７は、ＦＩＦＯ回路（ラインバッファ）２１，ＤＲＡＭ（画像データメモリ）２２，ＣＰＵ（中央処理装置）２３，ＶＲＡＭ（ビデオメモリ）２４，ＬＣＤＣコントローラ２５，ＬＣＤパネル（液晶パネル）２６，ＲＯＭ（リード・オンリ・メモリ）２７，ＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）２８，シリアル通信ドライバ２９，画像データバッファ（ドライバ／レシーバ）３０，およびキーボード３１を備えている。
【００２２】
画像処理ユニット３から出力された画像データは、画像データバッファ３０およびＦＩＦＯ回路２１を介してＣＰＵ２３内のＤＭＡ（Direct Memory Access）コントローラにより、画像データ格納用のＤＲＡＭ２２に格納される。
画像表示ユニット７には、画像データと共に画像データ制御信号もシステム制御ユニット１から送られているので、この画像データ制御信号のコマンドラインＣＬによって有効画像領域だけを取り込むように制御することもできる。
【００２３】
ＤＲＡＭ２２に格納された有効画像データは、ＣＰＵ２３によってＶＲＡＭ２４にＤＭＡ転送される。このとき、ＣＰＵ２３によってＤＲＡＭ２２内の画像データの任意の部分を転送したり、拡大，縮小，又は間引き等の処理を行うこともできる。
ＶＲＡＭ２４に転送された画像データは、ＬＣＤコントローラ２５の制御によりＬＣＤパネル２６に表示される。
【００２４】
図４は、画像表示ユニット７の外観構成例を示すレイアウト図である。
この画像表示ユニット７は、画像をＬＣＤパネル２６の画面に表示させ、その画面内で編集・加工のエリア指定／モード設定を行うためのディスプレイエディタを兼用しても良い。各設定キーは図３のキーボード３１に相当し、この発明に係わる重要な部分として、後述する読み取りキーと明るさ調整つまみがある。
【００２５】
具体的には、画像表示ユニット７の筐体正面のほぼ中央部にＬＣＤパネル２６が配設され、そのＬＣＤパネル２６の周縁部にはスケール表示部４１が設けられている。
また、筐体正面のＬＣＤパネル２６の下方にはキーボード３１が対応して配設されており、ここには、読取キー４２，全体表示キー４３，１５０％拡大キー４４，２００％拡大キー４５，３００％拡大キー４６，画面移動キー４７，カーソルキー４８，点指定キー４９，エリア指定キー５０，クリアキー５１，オールクリアキー５２が設けられ、筐体正面近傍の下面には、明るさ調整つまみ５３とコントラスト調整つまみ５４が設けられている。
【００２６】
読取キー４２は、原稿の画像読み取りを開始させるためのキーである。
全体表示キー４３は、画像データ全体を表示させるためのキーである。
１５０％拡大キー４４は、画像データを約１５０％に拡大して表示させるためのキーである。
２００％拡大キー４５は、画像データを約２００％に拡大して表示させるためのキーである。
３００％拡大キー４６は、画像データを約３００％に拡大して表示させるためのキーである。
【００２７】
画面移動キー４７は、表示画面を移動させるためのキーである。
カーソルキー４８は、カーソルを移動させるためのキーである。
点指定キー４９は、カーソルが示している点を指定するためのキーである。
エリア指定キー５０は、エリア（直角外角形，多角形）指定時に始点と終点を結ぶためのキーである。
クリアキー５１は、最後に指定した点を取り消すためのキーである。
オールクリアキー５２は、指定した全ての点を取り消すためのキーである。
明るさ調整つまみ５３は、ＬＣＤパネル２６の明るさを調整するためのキーである。
コントラスト調整つまみ５４は、ＬＣＤパネル２６のコントラストを調整するためのキーである。
【００２８】
図５は、操作ユニット５の外観構成例を示すレイアウト図である。
この操作ユニット５は、テンキー６１、モードクリア／予熱キー６２、画質調整キー６３，割り込みキー６４，プログラムキー６５，プリントスタートキー６６，クリア／ストップキー６７，エリア加工キー６８、輝度調整つまみ６９，ＬＣＤパネル７０，および初期設定キー７１を備えており、ＬＣＤパネル７０にはタッチパネルが重ねて設けられている。
【００２９】
テンキー６１は、コピー枚数などの数値入力を行う場合に使用する。
モードクリア／予熱キー６２は、設定したモードを取り消して初期設定に戻す場合や、一定時間以上の連続押下で予熱状態とする設定を行う場合に使用する。
画質調整キー６３は、画質の調整を行うときに使用する。
割り込みキー６４は、コピー中に割り込み、別の原稿のコピーを行う場合に使用する。
プログラムキー６５は、よく使用するモードの登録や呼出を行う場合に使用する。
プリントスタートキー６６は、コピー開始を指示するためのキーである。
【００３０】
クリア／ストップキー６７は、入力した数値をクリアする場合や、コピー途中でコピーを中断する場合に使用する。
エリア加工キー６８は、画像表示ユニット（ディスプレイエディタ）７上で、エリア加工・編集等のモードを使用する場合に使用する。
輝度調整つまみ６９は、ＬＣＤパネル７０の画面の明るさを調整する場合に使用する。
ＬＣＤパネル７０のタッチパネルには、ＬＣＤパネル７０上に表示された各種のキーの範囲と同じ範囲にキーエリアが設定されており、その範囲（キーエリア）内の押下（タッチ）を検出すると、その範囲のキーに対応する処理を行う。
初期設定キー７１は、ユーザが各初期設定を選択できる時に押下する。
【００３１】
図６は、ＬＣＤパネル７０の表示画面の一例を示す図である。
このＬＣＤパネル７０の表示画面（タッチパネル）上には、カラーモード，自動濃度，マニュアル濃度モード，画質モード，自動用紙選択モード，用紙トレイ選択モード，用紙自動変倍モード，等倍モード，ソートモード，スタックモード等の各モードを選択するためのキーが表示されており、更にクリエイトモード，カラー加工モード，移動／ブック加工モード，変倍モードに関するサブ画面を選択するためのキーも表示されている。これらの各キーは、タッチパネル上に設定されている。
【００３２】
図７は、図６の変倍キーの押下によるＬＣＤパネル７０の表示画面の一例を示す図である。
図６の変倍キーが押下されると、表示画面の下方から変倍設定画面がスクロールアップされる。
この変倍設定画面には、定型変倍（予め変倍率が設定されている変倍モード）用のキーが設定されている。例えば、７１％変倍キーを押下すると、変倍率７１％が選択される。また、この変倍設定画面には、定型変倍以外の変倍モードを選択するためのズームキー，寸法変倍キー，独立変倍／拡大連写キーが画面左側に設定されている。
【００３３】
図８は図５のＬＣＤパネル７０に設けたタッチパネルの押下位置検出回路（タッチパネル検出回路）の構成例を示す回路図であり、図９は図８の各信号の設定状態を示す説明図である。なお、図８における「検出／測定」端子の「測定」と「Ｘ／Ｙ端子」の「Ｙ」には、負論理を示すオーバラインを付しているが、以下の説明ではそのオーバラインの記載を省略する。
図８において、８１はＬＣＤパネル７０に設けたタッチパネル（タッパネルキー）、８２はそのタッチパネル８１の押下位置を検出するタッチパネル検出回路全体を制御するコントローラ、８３はアナログ信号をデジタル信号に変換するＡ／Ｄコンバータである。
【００３４】
コントローラ８２は、「検出／測定」端子と「Ｘ／Ｙ」端子を２値信号の“０”又は“１”にしてタッチパネル８１の各端子Ｘ１，Ｘ２，Ｙ１，Ｙ２を図９に示すように設定してタッチパネル８１の押下位置を検出する。端子Ｙ２は抵抗Ｒでプルアップされている。「検出／測定」端子および「Ｘ／Ｙ」端子が“０”のときは、ＯＲ回路８４の出力が低電位（ローレベル“Ｌ”）になってインバータ９３の出力が高電位（ハイレベル“Ｈ”）になり、アナログスイッチ８５がオン，アナログスイッチ８６がオフとなってゲート８７，８８が高インピーダンス状態（“Ｚ”）になり、端子Ｘ２が“Ｚ”になるとともに端子Ｘ１がＡ／Ｄコンバータ８３の入力側Ｖｉｎに接続される。更に、インバータ８９，９０の出力が“Ｈ”になってゲート９１，９２がオンになり、端子Ｙ２が“Ｌ”になって端子Ｙ１が“Ｈ”になる。
【００３５】
また、「検出／測定」端子が“０”で「Ｘ／Ｙ」端子が“１”のときには、ＯＲ回路８４の出力およびインバータ９０の出力が“Ｈ”になってアナログスイッチ８６がオン，アナログスイッチ８５がオフとなり、ゲート８７，８８がオンになって端子Ｘ２が“Ｌ”になる。そして、インバータ８９の出力が“Ｌ”になってゲート９１，９２が“Ｚ”となり、端子Ｙ２も“Ｚ”になる。更に、端子Ｘ１が“Ｈ”になって端子Ｙ１がＡ／Ｄコンバータ８３の入力側Ｖｉｎに接続される。
【００３６】
「検出／測定」端子が“１”になったときには、ＯＲ回路８４の出力が“Ｈ”になってアナログスイッチ８６がオン，アナログスイッチ８５がオフとなり、ゲート８７，８８がオンになって端子Ｘ２が“Ｌ”になる。そして、インバータ８９の出力が“Ｌ”になってゲート９１，９２が“Ｚ”となり、端子Ｙ２も“Ｚ”になる。更に、インバータ９０の出力が“Ｌ”になって端子Ｘ１が“Ｌ”になり、端子Ｙ１がＡ／Ｄコンバータ８３の入力側Ｖｉｎに接続される。このとき、端子Ｙ２は抵抗Ｒでプルアップされているから、タッチパネル８１がオフであれば、Ａ／Ｄコンバータ８３の入力側Ｖｉｎが“Ｈ”となり、タッチパネル８１がオンになれば、Ａ／Ｄコンバータ８３の入力側Ｖｉｎが０Ｖになる。
【００３７】
したがって、コントローラ８２は、Ａ／Ｄコンバータ８３の出力からタッチパネル８１のオン／オフ状態を確認できる。コントローラ８２は、タッチパネル８１のオン状態を検知すると、「検出／測定」端子を“０”として測定モードを切り替え、「Ｘ／Ｙ」端子を“１”としてＸ方向位置を入力する。このとき、端子Ｘ１が＋５Ｖで端子Ｘ２が０Ｖになり、タッチパネル８１の押下位置の電位が端子Ｙ１を通してＡ／Ｄコンバータ８３によりデジタル値に変換されてコントローラ８２に入力される。
【００３８】
また、コントローラ８２は、「Ｘ／Ｙ」端子を“０”としてＹ方向位置を入力する。このとき、端子Ｙ１が＋５Ｖで端子Ｙ２が０Ｖになり、タッチパネル８１の押下位置の電位が端子Ｘ１を通してＡ／Ｄコンバータ８３によりデジタル値に変換されてコントローラ８２に入力される。
よって、このタッチパネル検出回路を用いることにより、タッチパネル８１の押下位置を検出することができる。
【００３９】
図１０は操作ユニット５の制御系の構成例を示すブロック図である。
この操作ユニット５全体の動作を制御するＣＰＵ１００にはアドレスラッチ回路１０１が接続され、ＣＰＵ１００からのアドレス信号はアドレスラッチ回路１０１に取り込まれ、ここでＣＰＵ１００からの信号により制御される。アドレスラッチ回路１０１からのアドレス信号は、その一部がアドレスデコーダ１０２でデコードされて各ＩＣ（集積回路）へのチップセレクト信号となり、メモリマップの作成に使用される。また、アドレスラッチ回路１０１からのアドレス信号は、ＲＯＭ１０３に入力されると共に、ＬＣＤＣ（ＬＣＤコントローラ）１０６に入力されてＲＯＭ１０４，ＲＡＭ１０５等のメモリでのアドレス指定に使用される。
【００４０】
一方、ＣＰＵ１００は、データバスを介してメモリやＬＣＤＣ１０６に接続され、これらとデータの双方向通信を行う。
ＬＣＤＣ１０６には、ＣＰＵ１００からのアドレスバスおよびデーターバスの他に、ＬＥＤドライバ１０７，キーボード１０８，タッチパネル（アナログタッチパネル）８１，ＬＣＤモジュール１１０（ＬＣＤパネル７０を構成する）、更にデータ表示用のＲＯＭ１０４およびＲＡＭ１０５等が接続されている。このＬＣＤＣ１０６は、キーボード１０８からの信号やタッチパネル８１からの信号によりＲＯＭ１０４およびＲＡＭ１０５内のデータから表示データを作成してＬＣＤパネル７０上の表示を制御する。
【００４１】
また、ＣＰＵ１００は、光トランシーバ１１１を介して光ファイバー用コネクタが接続されており、光トランシーバ１１１を介して外部と通信を行う。このＣＰＵ１００は、外部から光トランシーバ１１１を介してコマンドを受け取ると、ＬＣＤパネル７０上の表示内容を決定して予めＲＯＭ１０４に記憶されている画面データであるＣＧＲＯＭ用コードをＲＡＭ１０５上に展開し、ＬＣＤＣ１０６がそのＣＧＲＯＭ用コードをＲＯＭ１０４により多数のビットパターンに変換してＬＣＤパネル７０上に表示させる。また、ＣＰＵ１００はシステムリセット回路１１２を介してアドレスデコーダ１０２とデータの授受を行う。
【００４２】
次に、画像読取ユニット２および画像処理ユニット３について、図１１〜図１８を参照して具体的に説明する。
図１１は、画像読取ユニット２および画像処理ユニット３の制御系の第１構成例を示すブロック図である。なお、ここでは、図１１に示す各部（システム制御ユニット１，操作ユニット５，画像表示ユニット７を除く）のうち、例えば３ラインＣＣＤ２１１からシェーディング補正回路２２２までの各部が画像読取ユニット２を、ライン間補正メモリ２２３，２２４から第２の画像処理回路２３１までの各部が画像処理ユニット３をそれぞれ構成しているものとするが、これに限るものではない。
【００４３】
画像読取ユニット２は、スキャナＩＰＵ（イメージ・プロセッシング・ユニット）制御部を備えている。
そのスキャナＩＰＵ制御部上のＣＰＵ（中央演算処理装置）２０１は、ＲＯＭ２０２に格納されているプログラムを実行し、ＲＡＭ２０３に対してデータ等を読み書きすることにより、スキャナＩＰＵ制御部全体の制御を行っている。
このＣＰＵ２０１はまた、システム制御ユニット１とシリアル通信で接続されており、コマンドおよびデータの送受信により指令された動作を行う。
【００４４】
システム制御ユニット１は、操作ユニット５とシリアル通信で接続されており、ユーザによる操作ユニット５上のキー入力指示により動作モード等の指示を設定することができる。
ＣＰＵ２０１は、Ｉ／Ｏ２０６である原稿検知センサ，ＨＰセンサ，圧板開閉センサ，冷却ファン等に接続されており、検知およびＯＮ／ＯＦＦの制御も行う。
スキャナモータドライバ２０７は、タイミング回路２１２からのＰＷＭ（パルス幅変調）出力によりドライブされ、励磁パルスシーケンスを発生し、原稿走査駆動用のパルスモータ２０８を駆動する。
【００４５】
原稿の画像面はランプインバータ２０９に駆動されたキセノンランプ２１０の点灯（光量出力）により照明され、その画像面からの反射光像が複数ミラーおよびレンズを通り、３ラインＣＣＤ（電荷結合素子）２１１に結像される。
３ラインＣＣＤ２１１は、スキャナＩＰＵ制御上のタイミング回路（タイミング信号発生手段）２１２によって、各駆動クロックを与えられて各Ｒ（レッド），Ｇ（グリーン），Ｂ（ブルー）のｏｄｄ（奇数画素），ｅｖｅｎ（偶数画素）のアナログの画像信号（アナログ信号）を対応するエミッタホロワ２１３〜２１５へ出力する。
【００４６】
エミッタホロワ２１３〜２１５からアナログ処理回路（サンプルホールド手段を含むアナログ処理手段）２１６〜２１８へ入力されたアナログ信号は、そのアナログ処理回路２１６〜２１８内で普通にサンプルホールドするか、減算法ＣＤＳ（相関二重サンプリング）法によるサンプリング処理を実行してからサンプルホールドするか、ＣＰＵ２０１からの設定によって選択可能となっている。
その他アナログ処理回路２１６〜２１８の処理として、３ラインＣＣＤ２１１のオプティカルブラック部でラインクランプを実施し、ｏｄｄとｅｖｅｎの出力差を補正し、それぞれのアンプゲイン調整を行う。そのアンプゲイン調整後は、マルチプレクサで合成して、最終的にＤＣレベルのオフセット調整後に、Ａ／Ｄコンバータ（Ａ／Ｄ変換手段）２１９〜２２１へ入力される。
【００４７】
Ａ／Ｄコンバータ２１９〜２２１へ入力されたアナログ信号は、そのＡ／Ｄコンバータ２１９〜２２１内でデジタル化され、画像データとしてシェーディング補正回路２２２へ入力される。
シェーディング補正回路２２２は、Ａ／Ｄコンバータ２１９〜２２１からのＲ，Ｇ，Ｂの画像データ（ＲＧＢデータ）に対して、シェーディング補正、つまり照明系の光量不均一や３ラインＣＣＤ２１１の画素出力のバラツキを補正する機能を持っている。
シェーディング補正回路２２２によってシェーディング補正されたＲ，Ｇ，Ｂの画像データのうち、Ｒ，Ｇの画像データがライン間補正メモリ２２３，２２４へ入力され、３ラインＣＣＤ２１１上におけるＢとＧ，ＢとＲのライン数の画像データが遅延されて、ＢＧＲの読取画像の１ライン以上の位置合わせが行われ、ドット補正回路２２５へ出力される。
【００４８】
ドット補正回路２２５は、ライン間補正メモリ２２３，２２４から出力されたＲ，Ｇの画像データおよびシェーディング補正回路２２２から出力されたＢの画像データに関して、１ライン以内のドットズレを補正する。次いで、スキャナγ補正回路２２６で反射率リニアデータをルックアップテーブル方式で補正する。
この補正後の画像データは、自動原稿色判定回路２２８と自動画像分離回路２２９とディレーメモリ２２７を介して第１の画像処理回路２３０に入力される。
【００４９】
自動原稿色判定回路２２８は、ＡＣＳ（有彩／無彩判定）処理を行う。このＡＣＳ処理では、黒／灰色の判定を行える。
自動画像分離回路２２９は、自動画像（像域）分離処理を行う。この自動画像分離処理では、エッジ判定（白画素と黒画素の連続性により判定）、網点判定（画像中の山／谷ピーク画素の繰り返しパターンにより判定）、写真判定（文字・網点外で画像データがある場合）を行い、文字および印刷（網点）部、写真部の領域を判定してＣＰＵ２０１に伝え、後段のＲＧＢフィルタ，色変換，プリンタγ補正，ＹＭＣＫフィルタ，階調処理でパラメータや係数の切り換えに使用される。
【００５０】
第１の画像処理回路２３０は、ＲＧＢフィルタ，色変換処理回路，変倍処理回路，クリエイト回路を備えている。
ＲＧＢフィルタは、ＲＧＢデータ（Ｒ，Ｇ，Ｂの画像データ）に対するＭＴＦ補正，平滑化，エッジ強調，スルー等のフィルタ係数を先の領域判定結果に応じて切り換え設定する。
色変換処理回路は、ＲＧＢデータに対してＹＭＣＫ変換，ＵＣＲ（下部網点除去），ＵＣＡ（下部網点付加）の各処理を実行する。
変倍処理回路は、画像データの主走査方向（ライン方向）に対して拡大／縮小処理を実行する。
【００５１】
第１の画像処理回路２３０には画像表示ユニット７が接続されており、拡大／縮小処理後のＲＧＢデータの表示が可能となっている。
クリエイト回路は、クリエイト編集およびカラー加工を行う。クリエイト編集では、斜体，ミラー，影付け，中抜き処理等を実行し、カラー加工では、カラー変換，指定色消去，アンダーカラー等を実行する。
第２の画像処理回路２３１は、プリンタγ補正回路，ＹＭＣＫフィルタ，階調処理回路，ビデオ制御回路，および書込処理回路を備えている。
【００５２】
プリンタγ補正回路は、先の領域判定結果に基づいてプリンタγ補正を、ＹＭＣＫフィルタは、先の領域判定結果に基づいてフィルタ係数の設定をそれぞれ行う。
階調処理回路はディザ処理を実行し、ビデオ制御回路は書き込みタイミング設定や画像領域，白抜き領域の設定やグレースケールやカラーパッチ等のテストパターンの生成を行うことができ、最終画像データを書込処理回路が画像書込ユニット４内のＬＤ（レーザダイオード）へ出力できるように処理してそのＬＤへ出力する。
上述した各回路は、ＣＰＵ２０１に接続されており、ＲＯＭ２０２に格納されているプログラムにより各処理の設定と動作をシステム制御ユニット１の指示により実行する。
【００５３】
図１２は、画像読取ユニット２の制御系の第２構成例を示すブロック図であり、図１１と対応する部分には同一符号を付している。
この例では、３ラインＣＣＤ２１１に代えて、４ライン受光素子列を含む４ラインＣＣＤ３１１（光電変換手段）を実装した場合について説明する。
この４ラインＣＣＤ３１１は、この例では、通常カラーでのＲ，Ｇ，Ｂ光の３ラインＣＣＤ（３ライン受光素子列を含む）と全画素を光シールドした１ラインＣＣＤ（１ライン受光素子列を含む）を加えた４ライン構成となっている。内部構成としては、フォトダイオード（受光素子），シフトゲート，アナログシフトレジスタからなっている。高速化のため、ｏｄｄ，ｅｖｅｎ別のシフトゲートとアナログシフトレジスタを各色２チャンネル構成としている。
【００５４】
各画素構成は、空送り画素，光シールド画素，読取有効領域画素，空送り画素からなっている。通常は、光シールド画素は数十画素から多くても百画素程度からなり１ラインを読み取る前の黒レベルの基準に使用できるようになっている。各色最終段のアンプのゲインは各色毎に決めているが、説明を簡略化するために、内部ゲインは各色１倍とする。全画素を光シールドした１ラインＣＣＤにおいても、上記の各色と同じ構成を取っている。但し、画素構成が少なくとも読取有効領域の全画素を光シールドしていることが、この発明に関する特徴部分である。
【００５５】
なお、この発明は、ＲＧＢ各色のフォトダイオードを２列（２ライン）分ずつ持ったＣＣＤに全画素を光シールドした１ラインＣＣＤを含む７ラインＣＣＤや、ＲＧＢ各色毎の補正用の全画素を光シールドした３ラインＣＣＤを含む６ラインＣＣＤ等の各種の複数ラインＣＣＤに応用できることは言うまでもない。また、同様に複数ライン受光素子列を持ったＣＭＯＳセンサにも応用できる。
【００５６】
図１２に示す画像読取ユニット２において、４ラインＣＣＤ３１１への駆動クロックは、基準クロック発生器（基準クロック発生手段）２３５からの精度の高い基準クロックに基づいて、タイミング回路（タイミング信号発生手段）２１２内のＰＬＬ回路３５１から逓倍されたクロックによってＣＣＤクロック発生回路３５２よりＣＣＤ駆動ドライバ部２３３を介して生成出力される。同様に、各アナログ処理回路２１６〜２１８，２４３，各Ａ／Ｄコンバータ２１９〜２２１，シェーディング補正回路２２２への駆動クロックも、基準クロック発生器２３５からの基準クロックに基づいて生成される。
【００５７】
駆動クロックが入力された４ラインＣＣＤ３１１の出力（アナログ信号）は、対応するエミッタホロワ２１３〜２１５，３１５を介してアナログ処理回路２１６〜２１８，２４３に入力される。そして、アナログ処理回路２１６〜２１８，２４３内でラインクランプを実施し、ｏｄｄとｅｖｅｎの出力差を補正し、アンプゲイン調整を行う。そのアンプゲイン調整後は、マルチプレクサで合成して、最終的にＤＣレベルのオフセット調整を行う。
【００５８】
ＲＧＢ各色のアナログ処理回路２１６〜２１８の出力は、読取有効領域の全画素を光シールドしたＣＣＤ（以下「光シールドＣＣＤ」ともいう）に対応するアナログ処理回路２４３の出力に基づいてノイズ補正を行うために、補正手段である差動アンプ２３６〜２３８に入力する。そして、差動アンプ２３６〜２３８にてアナログ処理回路２１６〜２１８の出力からアナログ処理回路２４３の出力を減算する。その減算後の出力は、Ａ／Ｄコンバータ（Ａ／Ｄ変換手段）２１９〜２２１によってデジタル化され（デジタル信号に変換され）、画像データとしてシェーディング補正回路２２２に入力され、そこでシェーディング補正が行われ、後段の各回路（図１１参照）へ送られる。
【００５９】
ＲＧＢ各色のアナログ処理回路２１６〜２１８は、ランプ点灯による白基準板の出力値がシェーデイング補正回路２２２内の最大値検出回路で目標値になるように、バス接続されたＣＰＵ２０１でフィードバック制御が行われている時に、各色のアンプゲインを調整する。つまり、ＡＧＣ（オート・ゲイン・コントロール）を実行する。このアンプゲイン調整値は、アナログ処理回路２４３へもＣＰＵ２０１から設定されて、各色のアンプゲインに対応した補正値がリアルタイムに出力される。この時のノイズ補正を説明するためのノイズ発生時の各回路の出力例を図１３に示す。
【００６０】
ここでは、上記のアンプゲイン調整（ＡＧＣ実行）について、Ｒが３倍ゲイン、Ｇが１倍ゲイン、Ｂが２倍ゲインとなった場合について説明する。
電源供給の安定化が弱いシステムにおいて、電源系のスイッチングノイズがスパイクノイズとしてＣＣＤおよびアナログ処理で画像信号に発生した場合に、図１３の（１）〜（４）に示すように、各色のアナログ処理回路２１６〜２１８の各出力はゲインに応じたノイズがライン同期信号の１ライン上に発生する。
【００６１】
アナログ処理回路２４３の各色ゲイン設定前出力は、全画素の黒レベル出力として図１３の（５）に示すような出力となる。
この出力に対して、ＣＰＵ２０１からバスを介してアナログ処理回路２４３へ各色対応ゲイン設定がなされると、図１３の（６）〜（８）に示すように、それぞれゲインに応じた黒レベル出力となる。
【００６２】
差動アンプ２３６〜２３８は、補正手段であり、図１３の（２）〜（４）に示すアナログ処理回路２１６〜２１８の各出力から図１３の（６）〜（８）に示すアナログ処理回路２４３の出力を減算する補正処理を行う。
それによって、差動アンプ２３６〜２３８による減算後の出力は、図１３の（９）〜（１１）に示すように、スパイクノイズを含む同相ノイズが全て除去された良好な出力となる。
【００６３】
図１４は、画像読取ユニット２の制御系の第３構成例を示すブロック図であり、図１２と対応する部分には同一符号を付している。
この例では、基準クロック発生器２３５とタイミング回路２１２の間に、スペクトラム拡散クロック発生器（スペクトラム拡散クロック発生手段）２３４を挿入している。
そこで、スペクトラム拡散クロック発生器２３４について、一例を上げて簡単に説明する。
【００６４】
スペクトラム拡散クロック発生器２３４は、基準クロック発生器２３５から入力された基準クロックを±１％の範囲で周波数変調（拡散）する。
その変調周波数ｆｍは、以下の式で求められる。
ｆｍ＝３１×（基準クロック周波数／１６）
Ｔｍ＝１／ｆｍ
この変調周波数ｆｍで拡散された前後のクロック出力の周波数帯域は、ピーク値が下がる。同調したクロック信号の帯域を拡散させることでピーク値を減衰させる。ピーク値の減衰率は、高調波の次数や変調の度合い依存して以下の式で求められる。
【００６５】
ｄＢ＝６．５＋９．１ｌｏｇ10（Ｐ）＋９．１ｌｏｇ10（Ｆ）
Ｐ＝拡散の割合（％）、Ｆ＝減衰測定時の周波数（ＭＨｚ）
このように、拡散の割合が大きく周波数が高いほど減衰効果が大きくなる。
これにより、スペクトラム拡散クロック発生器２３４は、ＥＭＩ（電磁波干渉）の低減効果を図るため、基準クロック発生器２３５とタイミング回路２１２の間に挿入している。但し、副作用として変調周波数に依存する画像ノイズが発生する場合がある。また、拡散の割合を上げるとＥＭＩ効果は高くなるが、画像ノイズも大きく目立つようになる。
【００６６】
図１４の例では、スペクトラム拡散クロック発生器（以下「ＳＳＣＧ」ともいう）２３４を読取系に使用した場合に発生する画像ノイズを補正することができる。
ＳＳＣＧ２３４のクロックにより、タイミング回路２１２からＣＣＤ系各クロック，アナログ処理系各クロック，Ａ／Ｄクロック，ＩＰＵクロック等がそれぞれ各ブロックへ供給される。基準クロックに対してＳＳＣＧ２３４にて変調したクロックをタイミング回路２１２へ入力しているので、全ての同期が取れており、クロック信号に対するセットアップタイムとホールドタイムも損ねることなく、同期回路を伴ったデジタル回路では動作上問題はない。これに対して、ＣＣＤを含むアナログ回路では、拡散クロックの変調周波数に依存する周期的なノイズが発生する。
【００６７】
ここで、ライン毎のノイズの発生について、図１５を参照して説明する。
図１５は、変調周波数によるノイズがライン毎に移動していく様子を示すタイミングチャートである。
図１５において、山の部分は画像データが高い明るい部分、谷の部分は画像データが低い暗い部分である。各ライン上の横破線はＣＬＰクロック（ラインクランプ信号）によるライン毎のＤＣレベルを決めている信号である。つまり、横破線との差で画像データレベルが決定する。図１５では、山の部分の矢印が長いものほど画像データが高くなり、画像ノイズとなる。位相がライン毎にズレていくことにより、周期的な画像ノイズとなる。これは、スジ状の画像ノイズとして現れる場合がある。
【００６８】
この時のＳＳＣＧノイズ補正の状態を図１６に示す。
ここでは、電源系のスパイクノイズ補正の状態を示した図１３の例と同様のアンプゲイン調整（ＡＧＣ実行）、Ｒが３倍ゲイン，Ｇが１倍ゲイン，Ｂが２倍ゲインとなった場合について説明する。
図１５で説明したように、ＳＳＣＧノイズは変調周波数に依存する周期的な変動が発生し、図１６の（１）〜（４）に示すように、各色のアナログ処理回路２１６〜２１８の出力は、ゲインに応じた周期的なノイズがライン同期信号でも分かるように１ライン上に発生する。
【００６９】
アナログ処理回路２４３の各色ゲイン設定前出力は、全画素の黒レベル出力として図１６の（５）に示すような出力となる。
この出力に対して、ＣＰＵ２０１からバスを介してアナログ処理回路２４３へ各色対応ゲイン設定がなされると、図１６の（６）〜（８）に示すように、それぞれゲインに応じた黒レベル出力となる。
【００７０】
差動アンプ２３６〜２３８は、図１６の（２）〜（４）に示すアナログ処理回路２１６〜２１８の各出力から図１６の（６）〜（８）に示すアナログ処理回路２４３の出力を減算する。
それによって、差動アンプ２３６〜２３８による減算後の出力は、図１６の（９）〜（１１）に示すように、ＳＳＣＧノイズを含む同相ノイズは全て除去された良好な出力となる。
図１６の例は、説明の都合上、ＳＳＣＧノイズのみ表したが、電源系ノイズやランプインバータノイズ等のＣＣＤを含めたアナログ処理上でのＧＮＤ基準ノイズを含む場合に関しても補正できる。
【００７１】
ここまで、基準クロック発生器２３５とタイミング回路２１２との間に、スペクトラム拡散クロック発生器２３４を挿入した場合について説明したが、基準クロック発生器２３５とスペクトラム拡散クロック発生器２３４とが一体となったクロック発生器２４２（図１７参照）を使用することもできる。
図１７は、画像読取ユニット２の制御系の第４構成例を示すブロック図であり、図１２，図１４と対応する部分には同一符号を付している。
【００７２】
図１８は、画像読取ユニット２の制御系の第５構成例を示すブロック図であり、図１４と対応する部分には同一符号を付している。
図１８の例は、選択手段を構成する前段のアナログスイッチ２３９Ａ〜２４１Ａと後段のアナログスイッチ２３９Ｂ〜２４１Ｂを差動アンプ２３６〜２３８の前後に設けることにより、差動アンプ２３６〜２３８による減算後又は減算前の出力（信号）をＣＰＵ２０１からポート制御のコントロールにより選択できる構成としたものである。
【００７３】
この例では、ＣＰＵ２０１により、アナログ処理回路２１６〜２１８の各出力が差動アンプ２３６〜２３８に入力されるようにアナログスイッチ２３９Ａ〜２４１Ａを動作させ（上側にＯＮにし）、差動アンプ２３６〜２３８の各出力がＡ／Ｄコンバータ２１９〜２２１に入力されるようにアナログスイッチ２３９Ｂ〜２４１Ｂを動作させることにより、差動アンプ２３６〜２３８による減算後の出力（同相ノイズ補正した信号）がＡ／Ｄコンバータ２１９〜２２１へ入力される。
【００７４】
また、全てのアナログスイッチ２３９Ａ〜２４１Ａ，２３９Ｂ〜２４１Ｂを下側にＯＮにする（アナログ処理回路２１６〜２１８の各出力が差動アンプ２３６〜２３８に入力されないようにアナログスイッチ２３９Ａ〜２４１Ａを動作させ、差動アンプ２３６〜２３８の各出力がＡ／Ｄコンバータ２１９〜２２１に入力されないようにアナログスイッチ２３９Ｂ〜２４１Ｂを動作させる）ことにより、アナログ処理回路２１６〜２１８の各出力が差動アンプ２３６〜２３８をパスしてそのままＡ／Ｄコンバータ２１９〜２２１される。つまり、差動アンプ２３６〜２３８による減算前の出力（同相ノイズ補正していない信号）がＡ／Ｄコンバータ２１９〜２２１へ入力される。
【００７５】
以上、光電変換手段としてＣＣＤの例を示したが、ＣＭＯＳセンサのような画素毎に増幅素子を持つような場合、ＣＭＯＳセンサ内でＣＤＳを行って増幅素子のバラツキを補正した後であれば、上述したＣＣＤと同様に補正が可能である。ＣＭＯＳセンサ内でのＣＤＳがない場合あるいは不十分な場合は、アナログ処理回路でＣＤＳを実行してからサンプルホールドすることで同様に補正が可能である。
【００７６】
この実施例のデジタル複写機によれば、以下の（１）〜（９）に示す効果を得ることができる。
（１）複数ライン受光素子列を含む光電変換手段（ＣＣＤ）を読取有効領域の全画素を光シールドしたライン受光素子列を含む構成として、光を受ける他の複数ライン受光素子列を含む光電変換出力を読取有効領域の全画素を光シールドしたライン受光素子列の光電変換出力で補正することにより、光電変換により発生する黒レベルを基準とするノイズを低減する効果があり、補正するために全画素を光シールドしたライン受光素子列の光電変換出力を行うため、リアルタイムで補正できる効果もある。
【００７７】
また、黒レベルを変動させるノイズとして、ＳＳＣＧノイズ以外に商用電源ノイズ，各デバイスへ供給するスイッチング電源ノイズ，照明系のランプインバータの点灯ノイズ等のＧＮＤを変動させる全てのノイズに対して補正する効果がある。
このことは、光電変換手段（ＣＣＤ）、アナログ処理回路の供給電源を安定化する３端子レギュレータ等の部品を省くことができるので、コストダウン効果がある。
【００７８】
（２）上記他の複数ライン受光素子列に対応するアナログ処理回路の各出力から読取有効領域の全画素を光シールドしたライン受光素子列に対応するアナログ処理回路の出力をＡ／Ｄコンバータによる変換前に減算（補正）することにより、アナログ処理回路内での補正（減算法ＣＤＳ，ラインクランプ，ｏｄｄとｅｖｅｎの出力差補正，アンプゲイン調整，マルチプレクサ合成，オフセット調整）後の最終的なアナログ出力に対して減算する効果がある。また、この位置での減算は通過してくる光電変換手段，エミッタホロワ，およびアナログ処理回路で発生するノイズに対して補正する効果がある。
【００７９】
（３）上記減算をシンプルな差動アンプが行うことにより、同相ノイズに対して確実に補正できるという効果がある。
（４）ＡＧＣ実行時のアナログ処理回路での自動ゲイン設定は、例えばカラーの場合を考えるとＲ，Ｇ，Ｂ用の各アナログ処理回路毎に異なるため、減算する側の全画素を光シールドしたライン受光素子列のアナログ処理回路を各減算（補正）組み毎に自動ゲイン設定と同じ設定として減算を行うようにすることにより、適正な補正を行えるという効果がある。また、光電変換手段内部において、光を受ける複数ライン毎に個別内部ゲインがかかっている場合は、アナログ処理回路のゲイン設定と加味した値として全画素を光シールドしたライン受光素子列（内部ゲイン１倍設定）の減算するアナログ処理手段は個別に設定する効果がある。
【００８０】
（５）減算前又は後のＲ，Ｇ，Ｂ用の各アナログ処理回路の各出力（画像データ）を選択することにより、減算前後の各出力を比較することが可能になり、それによって補正状態を確認できるという効果がある。
（６）タイミング回路と基準クロック発生器との間にスペクトラム拡散クロック発生器（ＳＳＣＧ）を挿入することにより、画像ノイズを補正（低減）することができる。また、最小システムとして少なくとも光電変換部分，アナログ処理回路，Ａ／Ｄ変換部分をスペクトラム拡散クロックで駆動させることにより、ＥＭＩを低減することができる。更に、放射電磁波のレベルが小さくなるので、近くにある他の機器が誤動作してしまうことがない。更にまた、世界各国のＥＭＩ規制をクリアすることができる。また、スペクトラム拡散クロック発生器の画像ノイズを拡散の割合を上げても補正できるため、拡散の割合を上げることができる。このことより、板バネ，遮蔽板金，シールドケーブル，コア等のメカＥＭＩ対策部品や、基板内のフィルタ，ビーズ，抵抗，コンデンサ等のエレキＥＭＩ対策部品の削除によるコストダウン効果を得ることができる。
【００８１】
（７）基準クロック発生器の出力自体をスペクトラム拡散クロックとすることにより、デバイスの削減と基板の面積の低減によりコストダウンを図ることができる。
（８）４ラインＣＭＯＳセンサに対応する構成として、Ｒ，Ｇ，Ｂの各色３ラインと全画素を光シールドした１ラインを持つことにより、ＳＳＣＧノイズを補正することもできる。その補正により、ＣＣＤに比べてＳ／Ｎが劣るＣＭＯＳセンサでも、画像ノイズが問題ないレベルとすることができる。
（９）４ラインＣＣＤに対応する構成として、Ｒ，Ｇ，Ｂの各色３ラインと全画素を光シールドした１ラインを持つことにより、ＳＳＣＧノイズを補正する効果がある。その補正により、Ｓ／Ｎで有利なＣＣＤで高画質読み取りを実現することができる。
【００８２】
以上、この発明を、画像読取装置（スキャナ等）を搭載したデジタル複写機に適用した実施例について説明したが、この発明はこれに限らず、画像読取装置を搭載したデジタル複合機やファクシミリ装置の他の画像形成装置は勿論、画像読取装置単体にも適用可能である。
【産業上の利用可能性】
【００８３】
以上の説明から明らかなように、この発明によれば、複数ライン受光素子列を含む光電変換手段を用いて原稿の画像を読み取る画像読取装置において、低コストでＳＳＣＧ等の使用によるノイズを低減することができる。したがって、この発明を利用すれば、低コストで高品質画像を出力可能な画像読取装置を提供することができる。
【図面の簡単な説明】
【００８４】
【図１】この発明によるデジタル複写機の制御系の構成例を示すブロック図である。
【図２】そのデジタル複写機の機構部の一例を示す全体構成図である。
【図３】図１の画像表示ユニット７の制御系の構成例を示すブロック図である。
【図４】図１の画像表示ユニット７の外観構成例を示すレイアウト図である。
【図５】図１の操作ユニット５の外観構成例を示すレイアウト図である。
【００８５】
【図６】図５のＬＣＤパネル７０の表示画面の一例を示す図である。
【図７】図６の変倍キーの押下によるＬＣＤパネルの表示画面の一例を示す図である。
【図８】図５のＬＣＤパネル７０に設けたタッチパネルの押下位置検出回路の構成例を示す回路図である。
【図９】図８の各信号の設定状態を示す説明図である。
【図１０】図１の操作ユニット５の制御系の構成例を示すブロック図である。
【００８６】
【図１１】図１の画像読取ユニット２および画像処理ユニット３の制御系の第１構成例を示すブロック図である。
【図１２】図１の画像読取ユニット２の制御系の第２構成例を示すブロック図である。
【図１３】図１２に示した画像読取ユニット２におけるノイズ発生時の各回路の出力例を示すタイミング図である。
【図１４】図１の画像読取ユニット２の制御系の第３構成例を示すブロック図である。
【図１５】図１４に示した画像読取ユニット２における変調周波数によるノイズがライン毎に移動していく様子を示すタイミング図である。
【００８７】
【図１６】図１４に示した画像読取ユニット２におけるＳＳＣＧノイズ発生時の各回路の出力例を示すタイミング図である。
【図１７】図１の画像読取ユニット２の制御系の第４構成例を示すブロック図である。
【図１８】図１の画像読取ユニット２の制御系の第５構成例を示すブロック図である。
【符号の説明】
【００８８】
１：システム制御ユニット    ２：画像読取ユニット    ３：画像処理ユニット
４：画像書込ユニット    ５：操作ユニット    ６：複写機機構部
７：画像表示ユニット    ２０１：ＣＰＵ    ２０２：ＲＯＭ    ２０３：ＲＡＭ
２１２：タイミング回路    ２１３〜２１５：エミッタホロワ
２１６〜２１８：アナログ処理回路    ２１９〜２２１：Ａ／Ｄコンバータ
２２２：シェーディング補正回路    ２２３，２２４：ライン間補正メモリ
２２５：ドット補正回路    ２２６：スキャナγ補正回路    ２２７：ディレーメモリ
２２８：自動原稿色判定回路    ２２９：自動画像分離回路
２３０：第１の画像処理回路    ２３１：第２の画像処理回路
２３３：ＣＣＤ駆動ドライバ部    ２３４：スペクトラム拡散クロック発生器
２３５：基準クロック発生器    ２３６〜２３８：差動アンプ
２３９Ａ〜２４１Ａ，２３９Ｂ〜２４１Ｂ：アナログスイッチ
２４２：クロック発生器    ３５１：ＰＬＬ回路    ３５２：ＣＣＤクロック発生回路
【図１】
2006303729.tif 000003
【図２】
2006303729.tif 000004
【図３】
2006303729.tif 000005
【図４】
2006303729.tif 000006
【図５】
2006303729.tif 000007
【図６】
2006303729.tif 000008
【図７】
2006303729.tif 000009
【図８】
2006303729.tif 000010
【図９】
2006303729.tif 000011
【図１０】
2006303729.tif 000012
【図１１】
2006303729.tif 000013
【図１２】
2006303729.tif 000014
【図１３】
2006303729.tif 000015
【図１４】
2006303729.tif 000016
【図１５】
2006303729.tif 000017
【図１６】
2006303729.tif 000018
【図１７】
2006303729.tif 000019
【図１８】
2006303729.tif 000020