(57)【要約】【課題】 ＭＯＳプロセスにより広帯域なアナログ信号を増幅可能な増幅回路を提供することを目的とする。【解決手段】本発明は、差動回路（１１１；２１１）と、差動回路（１１１；２１１）の差動信号を出力する出力回路（１１２；２１２）とを有する増幅回路において、出力回路（１１２；２１２）は差動信号を増幅し、出力するカスコード接続回路（１４１；２４１）と、カスコード接続回路（１４１；２４１）のゲインをブーストするゲインブースト回路（１４２、１４３；２４２、２４３）とを有することを特徴とする。【選択図】図１
2006279487.tif 000002
【特許請求の範囲】
【請求項１】
差動回路と、該差動回路の差動信号を出力する出力回路とを有する増幅回路において、
前記出力回路は、前記差動信号を増幅し、出力するカスコード接続回路と、
前記カスコード接続回路のゲインをブーストするゲインブースト回路とを有することを特徴とする増幅回路。
【請求項２】
前記差動回路は、差動トランジスタ対と、
前記差動トランジスタ対に電流を供給するカレントミラー回路とを有し、
前記カレントミラー回路は、電源と差動トランジスタ対を構成するトランジスタとの間に接続された１段の構成のトランジスタ回路から構成されたことを特徴とする請求項１記載の増幅回路。
【請求項３】
前記カスコード接続回路は、カスコード接続され、前記差動回路から差動信号が供給される複数のトランジスタと、
カスコード接続された前記複数のトランジスタに電流を供給する電流源とから構成されたことを特徴とする請求項１又は２記載の増幅回路。
【請求項４】
前記ゲインブースト回路は、ソースが電源に接続され、ゲートが前記カスコード接続回路を構成するトランジスタのソースに接続されたトランジスタと、
前記トランジスタのドレインに電流を流す電流源とを有することを特徴とする請求項３記載の増幅回路。
【請求項５】
前記差動回路及び前記出力回路を構成するトランジスタは、ＭＯＳトランジスタから構成されたことを特徴とする請求項２又は４のいずれか一項記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅回路に係り、特に、差動回路と、該差動回路の差動信号を出力する出力回路とを有する増幅回路に関する。
【背景技術】
【０００２】
図３は従来の増幅回路の一例の回路構成図を示す。
【０００３】
従来の増幅回路１は、差動回路１１、及び、出力回路１２から構成されている。
【０００４】
差動回路１１は、差動対２１、カレントミラー回路２２、電流源２３から構成されている。
【０００５】
差動対２１は、ＮチャネルＭＯＳトランジスタＭ１、Ｍ２から構成されている。トランジスタＭ１のドレインには電源電圧ＶDDが印加されている。また、トランジスタＭ１のソースは、トランジスタＭ２のソースと電流源２３との接続点に接続されている。さらに、トランジスタＭ１のゲートは、非反転入力端子Ｔin+に接続されている。
【０００６】
トランジスタＭ２のドレインには、カレントミラー回路２２から電流が供給される。トランジスタＭ２のソースは、トランジスタＭ１のソースと電流源２３との接続点に接続されている。トランジスタＭ２のゲートは、反転入力端子Ｔin-に接続されている。
【０００７】
カレントミラー回路２２は、２段カスコード接続されたＰチャネルＭＯＳトランジスタＭ５〜Ｍ８及び電流源３１から構成されている。トランジスタＭ５とトランジスタＭ６のソース−ドレインがカスコード接続され、トランジスタＭ７とトランジスタＭ８のソース−ドレインがカスコード接続されている。トランジスタＭ５及びトランジスタＭ６は、各々ゲートとドレインとが短絡されており、接地との間に直列に電流源３１が接続されている。
【０００８】
トランジスタＭ５、Ｍ６に流れる電流がトランジスタＭ７、Ｍ８に流れ、トランジスタＭ２に供給される。電流源２３は、トランジスタＭ１のソースとトランジスタＭ２のソースとの接続点と接地との間に接続され、トランジスタＭ１のソースとトランジスタＭ２のソースとから所定の電流を引き込む。差動回路１１は、非反転入力端子Ｔin+に供給される信号と反転入力端子Ｔin-に供給される信号との差に応じた信号を発生する。点Ａは、出力回路１２に接続されている。
【０００９】
出力回路１２は、ＰチャネルＭＯＳトランジスタＭ３、ＮチャネルＭＯＳトランジスタＭ４、電流源４１から構成されており、いわゆる、フォールデッドカスコード回路を構成している。トランジスタＭ３とトランジスタＭ４とは、カスコード接続されており、その一端に点Ａが接続され、他端は電流源４１を介して接地されており、トランジスタＭ３とトランジスタＭ４との接続点から出力信号が出力され、出力端子Ｔoutに供給される。なお、トランジスタＭ３のゲートには、バイアス電圧Ｖb1が印加される。また、トランジスタＭ４のゲートには、バイアス電圧Ｖb2が印加される。出力回路１２は、点Ａの信号を増幅して出力端子Ｔoutに出力する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかるに、従来の増幅回路は、カレントミラー回路がトランジスタの２段構成であったため、ダイナミックレンジを圧迫していた。ダイナミックレンジを拡大するためにカレントミラー回路を構成するトランジスタを１段構成とすると、オフセット特性が悪化するなどの問題点があった。さらに、ダイナミックレンジ拡大のためには、トランジスタＭ５〜Ｍ８のサイズ拡大が必要となる。トランジスタＭ５〜Ｍ８のサイズを拡大すると、寄生容量が増大し、これにともない、周波数特性が悪化するなどの問題点もあった。さらに、オープンループゲインが低く、帰還アンプには不向きであった。また、出力インピーダンスが高く、歪率やＳ／Ｎ比を低くできないなどの問題点もあった。
【００１１】
また、図３に示すように差動回路をＭＯＳトランジスタで構成した場合、差動トランジスタＭ１、Ｍ２のソース抵抗がバイポーラトランジスタで構成した場合より高くなるため、オープンループゲインが極端に低下するなどの問題点があった。
【００１２】
さらに、オープンループゲインを上げるため、Ａ点のインピーダンスを高くしようとすると、Ａ点の寄生容量により周波数特性が著しく悪化する上に、インピーダンス上昇に伴うダイナミックレンジの低下を招いてしまうなどの問題点があった。
【００１３】
本発明は上記の点に鑑みてなされたもので、ＭＯＳプロセスにより広帯域なアナログ信号を増幅可能な増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、差動回路（１１１；２１１）と、差動回路（１１１；２１１）の差動信号を出力する出力回路（１１２；２１２）とを有する増幅回路において、出力回路（１１２；２１２）は差動信号を増幅し、出力するカスコード接続回路（１４１；２４１）と、カスコード接続回路（１４１；２４１）のゲインをブーストするゲインブースト回路（１４２、１４３；２４２、２４３）とを有することを特徴とする。
【００１５】
また、差動回路（１１１；２１１）は、差動トランジスタ対（１２１；２２１）と、差動トランジスタ対（１２１；２２１）に電流を供給するカレントミラー回路（１２２；２２２）とを有し、カレントミラー回路（１２２；２２２）は、電源（ＶDD、ＧＮＤ）と差動トランジスタ対（１２１；２２１）を構成するトランジスタ（Ｍ１、Ｍ２；Ｍ21、Ｍ22）との間に接続された１段の構成のトランジスタ回路（Ｍ５、Ｍ７；Ｍ25、Ｍ27）から構成されたことを特徴とする。
【００１６】
カスコード接続回路（１４１；２４１）は、カスコード接続され、差動回路（１１１；２１１）から差動信号が供給される複数のトランジスタ（Ｍ３、Ｍ４；Ｍ23、Ｍ24）と、カスコード接続された複数のトランジスタ（Ｍ３、Ｍ４；Ｍ23、Ｍ24）に電流を供給する電流源（４１；２５１）とから構成されたことを特徴とする。
【００１７】
ゲインブースト回路（１４２、１４３；２４２、２４３）は、ソースが電源に接続され、ゲートがカスコード接続回路（１４１；２４１）を構成するトランジスタ（Ｍ３、Ｍ４；Ｍ23、Ｍ24）のソースに接続されたトランジスタ（Ｍ９、Ｍ10；Ｍ29、Ｍ30）と、トランジスタ（Ｍ９、Ｍ10；Ｍ29、Ｍ30）のドレインに電流を流す電流源（１５１、１６１；２６１、２７１）とを有することを特徴とする。
【００１８】
差動回路（１１１；２１１）及び出力回路（１１２；２１２）を構成するトランジスタ（Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ７、Ｍ９、Ｍ10；Ｍ21、Ｍ22、Ｍ23、Ｍ24、Ｍ25、Ｍ27、Ｍ29、Ｍ30）は、ＭＯＳトランジスタから構成されたことを特徴とする。
【００１９】
なお、上記参照符号はあくまでも参考であり、これによって請求の範囲が限定されるものではない。
【発明の効果】
【００２０】
本発明によれば、差動信号を増幅し、出力するカスコード接続回路と、カスコード接続回路のゲインをブーストするゲインブースト回路とにより出力回路を構成することにより、低オフセット電圧を確保しつつ、電源間に接続されるトランジスタの段数を低減でき、よって、オフセット電圧を低く抑えたまま、ダイナミックレンジを拡大できる。
【００２１】
また、差動出力点のインピーダンスを高くすることなく、オープンループゲインを大きくできるため、周波数特性を悪化、及び、ダイナミックレンジの低下を防止できる。
【発明を実施するための最良の形態】
【００２２】
〔第１実施例〕
〔全体構成〕
図１は本発明の第１実施例の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００２３】
本実施例の増幅回路１００は、差動回路１１１を構成するカレントミラー回路１２２及び出力回路１１２の構成が図３に示す従来の増幅回路１とは相違している。
【００２４】
〔カレントミラー回路１２２〕
本実施例のカレントミラー回路１２２は、１段構成のトランジスタＭ５、Ｍ７及び電流源３１から構成されている。トランジスタＭ５は、ＰチャネルＭＯＳトランジスタから構成されており、ソースに電源電圧ＶDDが印加されている。トランジスタＭ５のゲートは、ドレイン及びトランジスタＭ７のゲート並びに電流源３１に接続されている。
【００２５】
トランジスタＭ７は、ソースに電源電圧ＶDDが印加されている。トランジスタＭ７のゲートは、トランジスタＭ５のゲート及びドレイン、電流源３１に接続されている。また、トランジスタＭ７のドレインは、トランジスタＭ２のドレインに接続されている。トランジスタＭ７のドレインとトランジスタＭ２のドレインとの接続点が点Ａとなり、出力回路１１２に接続されている。
【００２６】
〔出力回路１１２〕
本実施例の出力回路１１２は、フォールデッドカスコード回路１４１、ゲインブースト回路１４２、１４３から構成されている。
【００２７】
フォールデッドカスコード回路１４１は、従来の出力回路１２と同様にトランジスタＭ３、トランジスタＭ４、電流源４１から構成されている。本実施例のフォールデッドカスコード回路１４１は、トランジスタＭ３のゲートに、バイアス電圧Ｖb1に代えてゲインブースト回路１４２の出力が供給され、トランジスタＭ４のゲートに、バイアス電圧Ｖb2に代えてゲインブースト回路１４３の出力が供給されている。
【００２８】
ゲインブースト回路１４２は、トランジスタＭ9と電流源１５１から構成されている。トランジスタＭ9は、ＰチャネルＭＯＳトランジスタから構成されており、ソースに電源電圧ＶDDが印加されている。トランジスタＭ9のゲートは、点Ａに接続されている。また、トランジスタＭ9のドレインは、電流源１５１を介して接地に接続されている。ゲインブースト回路１４２は、点Ａの電位を増幅し、トランジスタＭ３のゲートに供給する。
【００２９】
ゲインブースト回路１４３は、トランジスタＭ10と電流源１６１から構成されている。トランジスタＭ10は、ＮチャネルＭＯＳトランジスタから構成されており、ソースを接地されている。トランジスタＭ10のゲートは、トランジスタＭ４のソースと電流源４１との接続点に接続されている。また、トランジスタＭ10のドレインには、電流源１６１を介して電源電圧ＶDDが印加されている。ゲインブース回路１４３は、トランジスタＭ４のソースとトランジスタＭ４のドレインより下を見たインピーダンスをブーストする。
【００３０】
〔動作〕
ＭＯＳトランジスタのゲート−ソース間電圧ＶGSは、ＶTHを閾値電圧、μＣoxをプロセス定数、Ｌを素子の長さ、Ｗを素子の幅、ＩDをドレイン電流としたとき、一般に
ＶGS＝ＶTH＋√｛２／（μＣox）・Ｌ／Ｗ・ＩD｝
で表され、長さＬと幅Ｗとの比とドレイン電流ＩDとで決定される。
【００３１】
例えば、電流源３１に流れる電流Ｉ1と電流源１５１に流れる電流Ｉ5とを一致させて、トランジスタＭ５とトランジスタＭ9とのサイズ、すなわち、長さＬ及び幅Ｗの比を同じにすることにより、トランジスタＭ５のゲート−ソース間電圧ＶGS(M5)とトランジスタＭ9のゲート−ソース間電圧ＶGS(M9)とを
ＶGS(M5)＝ＶGS(M9)
とすることができる。
【００３２】
同様に、（Ｌ／Ｗ＊ID）を一定とすれば、
ＶGS(M5)＝ＶGS(M9)
とすることができる。
【００３３】
このため、トランジスタＭ５のドレイン−ソース間電圧ＶDS(M5)とトランジスタＭ７のドレイン−ソース間電圧ＶDS(M7)とが
ＶDS(M5)＝ＶDS(M7)
となり、カレントミラーの電流比を１：１に保持できる。このため、トランジスタＭ１のドレイン電流ＩD(M1)とトランジスタＭ２のドレイン電流ＩD(M2)とにオフセットを生じさせない。
【００３４】
〔効果〕
本実施例によれば、カレントミラー回路をトランジスタＭ５、Ｍ７からなる１段構成とすることにより、トランジスタのサイズを大きくすることなく、ダイナミックレンジを拡大できる。このため、点Ａの寄生容量による周波数特性の劣化を低減できる。
【００３５】
また、トランジスタＭ９と電流源とで構成されている定電圧源は、電源電圧ＶDDとトランジスタＭ10のゲート−ソース間電圧ＶGS(M10)で電圧が決定しており、信号の影響を受けない。つまり、トランジスタＭ７のドレイン−ソース間電圧ＶDS(M7)が一定のため、定電流性が良好である。
【００３６】
さらに、ゲインブースト回路によりオープンループゲインが上がるため、本実施例の増幅回路１００を帰還アンプとして用いた場合、後段ドライバの出力インピーダンスを低くできる。よって、歪率やＳ／Ｎ比を低減できる。
【００３７】
また、本実施例では、上記のようなアナログ増幅回路をＭＯＳプロセスによって構成できる。
【００３８】
〔第２実施例〕
〔全体構成〕
図２は本発明の第２実施例の回路構成図を示す。
【００３９】
本実施例の増幅回路２００は、第１実施例を反対の極性のトランジスタで構成したものであり、差動回路２１１、及び、出力回路２１２から構成されている。
【００４０】
〔差動回路２１１〕
差動回路２１１は、差動対２２１、カレントミラー回路２２２、電流源２２３から構成されている。
【００４１】
差動対２２１は、ＰチャネルＭＯＳトランジスタＭ21、Ｍ22から構成されている。トランジスタＭ21のドレインは接地されている。また、トランジスタＭ21のソースは、トランジスタＭ22のソースと電流源２２３との接続点に接続されている。さらに、トランジスタＭ21のゲートは、非反転入力端子Ｔin+に接続されている。
【００４２】
トランジスタＭ22のドレインはカレントミラー回路２２２に接続されており、カレントミラー回路２２２から電流が引き込まれる構成とされている。トランジスタＭ22のソースは、トランジスタＭ21のソースと電流源２２３との接続点に接続されている。トランジスタＭ22のゲートは、反転入力端子Ｔin-に接続されている。
【００４３】
カレントミラー回路２２２は、ＮチャネルＭＯＳトランジスタＭ25、Ｍ27及び電流源２３１から構成されている。トランジスタＭ25及びトランジスタＭ27は、各々のゲートとトランジスタＭ25のドレインとが短絡された構成とされている。電流源２３１は、トランジスタＭ25及びトランジスタＭ27、各々のゲートとトランジスタＭ25のドレインとの接続点と電源電圧ＶDDとの間に接続されており、トランジスタＭ25に定電流を供給する。トランジスタＭ27は、トランジスタＭ25に流れる電流と同等の電流をトランジスタＭ22のドレインから引き込む。差動回路２１１は、非反転入力端子Ｔin+に供給される信号と反転入力端子Ｔin-に供給される信号との差に応じた信号を発生する。点Ｂは、出力回路２１２に接続されている。
【００４４】
〔出力回路２１２〕
出力回路２１２は、フォールデッドカスコード回路２４１、及び、ゲインブースト回路２４２、２４３から構成されている。
【００４５】
フォールデッドカスコード回路２４１は、トランジスタＭ23、Ｍ24、電流源２５１から構成されている。トランジスタＭ23は、ＰチャネルＭＯＳトランジスタから構成されており、ソースは電流源２５１を介して電源電圧ＶDDが印加されるとともに、ゲインブースト回路２４２に接続されている。トランジスタＭ23のドレインは、トランジスタＭ24のドレインに接続されている。また、トランジスタＭ23のゲートはゲインブースト回路２４２に接続されている。
【００４６】
トランジスタＭ24はＮチャネルＭＯＳトランジスタから構成されており、ソースは点Ｂ及びゲインブースト回路２４３に接続されている。トランジスタＭ24のドレインは、トランジスタＭ23のドレインに接続されている。トランジスタＭ24のゲートは、ゲインブースト回路２４３に接続されている。フォールデッドカスコード回路２４１は、トランジスタＭ23ドレインとトランジスタＭ24のドレインとの接続点が出力として、出力端子Ｔoutに接続される。フォールデッドカスコード回路２４１は、点Ｂの電位を増幅して出力端子Ｔoutより出力する。
【００４７】
ゲインブースト回路２４２は、トランジスタＭ29及び電流源２６１から構成されている。トランジスタＭ29は、ＰチャネルＭＯＳトランジスタから構成されており、ソースに電源電圧ＶDDが印加されている。トランジスタＭ29のドレインは、電流源２６１を介して接地されるとともに、フォールデッドカスコード回路２４１を構成するトランジスタＭ23のゲートに接続されている。また、トランジスタＭ29のゲートはフォールデッドカスコード回路２４１を構成するトランジスタＭ23のソースと電流源２５１との接続点に接続されている。ゲインブースト回路２４２は、トランジスタＭ23のソースと電流源２５１との接続点の電位に応じてトランジスタＭ23のバイアス電位を制御する。
【００４８】
ゲインブースト回路２４３は、トランジスタＭ30及び電流源２７１から構成されている。トランジスタＭ30は、ＮチャネルＭＯＳトランジスタから構成されており、ソースは接地されている。トランジスタＭ30のドレインは、電流源２７１を介して電源電圧ＶDDが印加されるとともに、フォールデッドカスコード回路２４１を構成するトランジスタＭ24のゲートに接続されている。トランジスタＭ30のゲートは、点Ｂに接続されるとともに、フォールデッドカスコード回路２４１を構成するトランジスタＭ24のソースに接続されている。ゲインブースト回路２４３は、点Ｂの電位に応じてトランジスタＭ24のバイアス電位を制御する。
【００４９】
〔効果〕
本実施例によれば、差動対２２１を構成するトランジスタＭ21、Ｍ22をＰチャネルＭＯＳトランジスタから構成することにより、カレントミラー回路２１１を構成するトランジスタＭ25、Ｍ27をＮチャネルＭＯＳトランジスタで構成でき、また、出力回路２１２の入力側のトランジスタＭ24、Ｍ30もＮチャネルＭＯＳトランジスタで構成できる。このとき、一般に、ＮチャネルＭＯＳトランジスタはＰチャネルＭＯＳトランジスタに比べて多数キャリアの移動度が速いことが知られている。よって、本実施例では、信号が電圧する側をＮチャネルＭＯＳトランジスタで構成することができるため、応答速度を高速化することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１実施例の回路構成図である。
【図２】本発明の第２実施例の回路構成図である。
【図３】従来の増幅回路の一例の回路構成図である。
【符号の説明】
【００５１】
１００、２００  増幅回路
１１１、２１１  差動回路、１１２、２１２  出力回路
２１、１２１  差動対
３１、２３、１５１、１６１、２２３、２３１、２５１、２６１、２７１  電流源
Ｍ１、Ｍ２、Ｍ５、Ｍ７、Ｍ９、Ｍ10、Ｍ21〜Ｍ25、Ｍ27、Ｍ29、Ｍ30  トランジスタ
【図１】
2006279487.tif 000003
【図２】
2006279487.tif 000004
【図３】
2006279487.tif 000005