(57)【要約】【課題】再構成可能な超音波トランスジューサ・アレイを提供する。【解決手段】スイッチ・マトリックスは、下位素子をバスライン（３４）に接続するアクセス・スイッチ（３０）と、下位素子を下位素子に接続するマトリックス・スイッチ（３６）とを含み、各下位素子は、アクセス・スイッチと、マトリックス・スイッチと、各スイッチの将来の状態を保存するための記憶素子（８８）と、制御回路（５２）とを備えた１つの単位電子回路セル（５０）を有している。アクセス・スイッチとマトリックス・スイッチは、スイッチの現在の切り替え状態を表す制御データを記憶する能力を有し、制御データには制御回路内に組み込まれたオン／オフ切り替え回路に対して入力されるデータビットが含まれる。【選択図】      図１２
2006129451.tif 000002
【特許請求の範囲】
【請求項１】
第１のストレータム（６２）内で第１組の実質的に平行な線に沿って配列された多数のセンサ（３２）と、
第２のストレータム内で第２組の実質的に平行な線に沿って配列された多数の単位電子回路セル（５０）と、
その各々が、前記単位電子回路セルのうちのそれぞれ１つを前記センサのうちのそれぞれ１つに電気的に接続している多数の電気的接続（５６）と、を備えるデバイスであって、
前記単位電子回路セルの各々は、
それぞれのセンサと電気的に接続されたそれぞれの接続点へのそれぞれの経路を閉じるためのそれぞれ複数のスイッチ（３０、３６）と、
前記スイッチの切り替え状態を制御するための制御回路（５２）と、
を備えている、デバイス。
【請求項２】
前記電気的接続の各々は、導電性材料、異方性導電ペースト（ＡＣＰ）、異方性導電フィルム（ＡＣＦ）、導電性ポリマー、金属化バンプ、垂直相互接続システム（すなわち、ｚ軸介在子）、フレキシブル・プリント回路、あるいは金属化ビアから製作されたそれぞれのバンプを備えている、請求項１に記載のデバイス。
【請求項３】
前記第１と第２のストレータムの間に配置された材料層であって、前記電気的接続のそれぞれが該材料層内にそれぞれ１つの金属化ビアを備えている材料層をさらに備える請求項１に記載のデバイス。
【請求項４】
前記センサの各々はそれぞれ１つの超音波トランスジューサ下位素子を備えている、請求項１に記載のデバイス。
【請求項５】
前記超音波トランスジューサ下位素子の各々は、互いに相互接続されておりかつ互いから切り替え可能に切断可能でないようなそれぞれ多数のマイクロマシン加工の容量性超音波トランスジューサ・セル（２）を備えている、請求項４に記載のデバイス。
【請求項６】
前記単位電子回路セルの各々は、前記スイッチの将来の切り替え状態を保存するためにそれぞれ複数のメモリ・デバイス（８８）を備えている、請求項１に記載のデバイス。
【請求項７】
前記多数のセンサ及び前記多数の単位電子回路セルは同じサブストレート上に共一体化されている、請求項１に記載のデバイス。
【請求項８】
前記多数のセンサは第１のサブストレート内または第１のサブストレート上にマイクロマシン加工されており、かつ前記多数の単位電子回路セルは第２のサブストレート上に一体化されており、該第１及び第２のサブストレートは１つのスタックを形成するように配列されている、請求項１に記載のデバイス。
【請求項９】
前記センサは６角形グリッドの形に配列されており、かつ前記単位電子回路セルの各々は各単位電子回路セルを隣接する３つの単位電子回路セルに接続するための３つのマトリックス・スイッチ（３６）を備えている、請求項１に記載のデバイス。
【請求項１０】
前記センサは６角形グリッドの形に配列されており、かつ前記単位電子回路セルの各々は、その各々が前記電気的接続のうちのそれぞれ１つと電気的に接続されている導電性材料から製作されたそれぞれ１つのパッド（５６）であって、これらが矩形のアレイの形に配列されているそれぞれ１つのパッド（５６）を備えている、請求項１に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般的にはセンサ（例えば、光学センサ、温度センサ、圧力センサ、超音波センサ）からなる再構成可能なアレイに関する。詳細には、本発明は、マイクロマシン加工された再構成可能な超音波トランスジューサ（ＭＵＴ）アレイに関する。ＭＵＴに関する具体的な用途の１つは医学診断用超音波イメージング・システムにある。別の具体例は、鋳造、鍛造またはパイプラインなどの材料に対する非破壊検査（ｎｏｎ−ｄｅｓｔｒｕｃｔｉｖｅ  ｅｖａｌｕａｔｉｏｎ：ＮＤＥ）向けである。
【背景技術】
【０００２】
従来の超音波イメージング・システムは、超音波ビームを送信し次いで検査対象から反射したビームを受信するために使用される超音波トランスジューサからなるアレイを備えている。こうした走査は一連の計測からなり、この計測では、集束させた超音波が送信され、システムがある短い時間間隔の後に受信モードに切り替わり、さらに反射された超音波が受信されビーム形成されかつ表示のために処理されている。典型的には、各計測中において、音響ビームすなわち走査線に沿った一連の点からデータが収集されるように送信及び受信が同じ方向に集束されている。受信器は、反射された超音波を受信するのに連れて、走査線に沿って連続して再集束されている。
【０００３】
超音波イメージングでは、そのアレイは、１つまたは複数の横列の形に配列されかつ送信時に別々の電圧によって駆動を受ける多数のトランスジューサを有するのが一般的である。印加する電圧の時間遅延（または、位相）及び振幅を選択することにより、所与の横列内にある個々のトランスジューサを制御して超音波を発生させ、これを合成して好ましいベクトル方向に沿って伝播しかつそのビームに沿って選択したゾーンに集束させた正味の超音波を形成することができる。
【０００４】
同じ原理は、受信モードにおいてトランスジューサ探触子を利用して反射音波を受信する場合にも適用される。受信しているトランスジューサの位置に発生した電圧は、その正味の信号が対象内の単一の焦点ゾーンから反射された超音波を示すように足し合わされる。送信モードの場合と同様に、超音波エネルギーに関するこの集束させた受信も、受信している各トランスジューサからの信号に対して別々の時間遅延（及び／または、位相シフト）及び利得を与えることによって達成される。この時間遅延は、受信時に動的な集束が提供されるように、戻される信号の深度を増加させることによって調整される。
【０００５】
形成させた画像の品質または分解能は、その一端において、トランスジューサ・アレイの送信及び受信開口のそれぞれを成しているトランスジューサの数の関数である。したがって、高画質を達成するには、２次元撮像と３次元撮像のいずれの用途に関してもトランスジューサの数が多いことが望ましい。超音波トランスジューサは、トランスジューサ信号を処理しかつ超音波画像を作成している電子回路ユニットに柔軟なケーブルによって接続されたハンドへルド型トランスジューサ探触子内に配置されるのが一般的である。このトランスジューサ探触子は、超音波送信回路と超音波受信回路の両方を備えることがある。
【０００６】
再構成可能型超音波アレイは、下位素子からなるグループを互いに動的に接続し、得られる素子の形状を波面の形状と一致するように作成することができるアレイである。これによって、動作性能を改善させかつ／またはチャンネル・カウントを減少させることができる。再構成可能化はスイッチング・ネットワークを用いて実現することができる。
【０００７】
最近では、マイクロマシン加工した超音波トランスジューサ（ＭＵＴ）として知られるタイプ（容量性の場合（ＭＵＴ）や圧電性の場合（ｐＭＵＴ）がある）の超音波トランスジューサを製造するために、半導体処理法が使用されている。ＭＵＴは、受信した超音波信号の音波振動を変調されたキャパシタンスに変換する電極を備えた微小な隔壁様のデバイスである。送信に関しては、デバイスの隔壁を振動させこれによって音波を送信するようにコンデンサ電荷が変調を受けている。ＭＵＴの利点の１つは、これらが「マイクロマシン加工（ｍｉｃｒｏｍａｃｈｉｎｉｎｇ）」の項目に分類される微細製作処理法などの半導体製作処理法を用いて製作可能なことである。こうしたマイクロマシン加工処理過程から得られるシステムのことは、典型的には「マイクロマシン加工電子機械システム（ｍｉｃｒｏｍａｃｈｉｎｅｄ  ｅｌｅｃｔｒｏ−ｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ：ＭＥＭＳ）」と呼ばれる。米国特許第６，３５９，３６７号では以下のように説明されている。
【０００８】
『マイクロマシン加工とは、（Ａ）パターン形成ツール（一般的には、投影アライナやウェハ・ステッパなどのリソグラフィ）と、（Ｂ）ＰＶＤ（物理気相成長法）、ＣＶＤ（化学気相成長法）、ＬＰＣＶＤ（減圧化学気相成長法）、ＰＥＣＶＤ（プラズマ化学気相成長法）などの被着ツールと、（Ｃ）湿式化学エッチング、プラズマ・エッチング、イオン・ミリング、スパッタ・エッチングまたはレーザ・エッチングなどのエッチング・ツールと、からなる組み合わせまたは部分組を用いた微視的構造の形成である。マイクロマシン加工は、典型的には、シリコン、ガラス、サファイアまたはセラミックから製作されたサブストレートまたはウェハ上で実施される。こうしたサブストレートやウェハは、全般的に非常に平坦かつ平滑であると共に、インチ単位の横方向寸法を有している。これらは通常、各処理ツール間を移動させる際にカセットに入れたグループとして処理される。各サブストレートはその生成物の複製を多数組み込むことができると（必須ではないが）有利である。マイクロマシン加工には大まかに２つのタイプがあり、１）ウェハまたはサブストレートがその厚さの大部分で塑造を受けるバルク式マイクロマシン加工と、２）その塑造が概してその表面、特にその表面上に薄く被着させたフィルムに限定されている表面マイクロマシン加工と、．．．。この明細書で使用するマイクロマシン加工の定義には、シリコン、サファイア、すべてのタイプのガラス材料、ポリマー（ポリイミドなど）、ポリシリコン、窒化シリコン、シリコンの酸窒化物、アルミニウム合金、銅合金及びタングステンなどの薄膜金属、スピン・オン・ガラス（ＳＯＧ）、シリコンの酸化物や窒化物など植え込み可能または拡散させたドーパント及び成長させた薄膜、を含めた従来のまたは周知のマイクロマシン加工可能材料の使用を含む。』
本明細書でも、マイクロマシン加工に関して同じ定義を採用することにする。
【０００９】
ｃＭＵＴは、６角形状の構造であってこれらの間に拡がった膜（ｍｅｍｂｒａｎｅ）を有する構造であるのが通常である。この膜は、バイアス電圧を印加することによってサブストレートの表面の近傍に保持されている。すでにバイアスがかけられたｃＭＵＴに振動性信号を加えることによって、膜を振動させることができ、これにより膜によって音響エネルギーを放射することが可能となる。同様に、この膜の上に音響波動が入射すると、得られた振動をｃＭＵＴ上の電圧変化として検出することができる。ｃＭＵＴセルとは、これら６角形の「ドラム」構造のうちの１つの単一構造体に関して記述するために使用される用語である。ｃＭＵＴセルは非常に微細な構造とすることができる。典型的なセル寸法はその６角形の平坦辺から平坦辺までにおいて２５〜５０マイクロメートルである。セルの寸法は、設計音響応答に従って様々な方式で指示される。望ましい周波数応答及び感度に関して依然として十分な動作性能を示したままで大型のセルを生成することは可能でないことがある。
【００１０】
しかしながら、こうした小型のセルに対する個別の制御を可能とさせる電子回路を製作することは困難である。アレイ全体としての音響動作性能に関しては、セルサイズが小さいことは優れており柔軟性が高くなるが、より大きな構造に制御が限定される。複数のセルを一緒にグループ分けしてこれらを電気的に接続することによれば、より大きな下位素子を生成することが可能となり、所望の音響応答を維持しながら個々の制御を得ることができる。したがって、１つの下位素子は、再構成が不可能なセルを電気的に接続してなる１つのグループとなる。この開示の目的のでは、この下位素子が独立に制御される最小の音響単位となる。スイッチング・ネットワークを用いて下位素子を一緒に接続することによってリングまたは素子を形成することができる。これらの素子は、スイッチング・ネットワークの状態の変更によって再構成することができる。しかし、下位素子は、切り替え可能に切断可能でない、したがって再構成不可能であるようなセルの接続を成している。以下の解析のすべては、そのアレイがＰＺＴ、あるいは何か別の一般的なトランスジューサ・テクノロジーや将来的なトランスジューサ・テクノロジーによって製作されている場合にも有効である。
【００１１】
シリコンベースの超音波トランスジューサ下位素子を使用する再構成可能化については米国特許出願第１０／３８３，９９０号に記載されている。再構成可能化の形態の１つは、当該特許出願にも記載されているモザイク式環状アレイである。このモザイク式環状アレイの考え方には、再構成可能な電子スイッチング・ネットワークを用いて下位素子を一緒にグループ分けすることによって環状の素子を構築することが不可欠である。この目的は、画質を維持しスライス厚を改善しながらビーム形成チャンネルの数を減らすことにある。システム・チャンネルを低減するために、このモザイク式環状アレイはビームをステアリングしない場合、下に位置する２次元トランスジューサ・アレイの表面上の遅延輪郭が円形になるという事実を利用している。換言すると、同遅延（ｉｓｏ−ｄｅｌａｙ）カーブはビームの中心の周りで環を成している。この遅延の円形対称性によって、共通の遅延によるこれらの下位素子の明瞭なグループ分けが得られ、また環状アレイの考え方が生じる。この再構成可能化を使用すると、走査または画像を形成するために下に位置するこれより大きな２次元トランスジューサ・アレイに沿ってビームをステップ移動させることができる。この再構成可能化はさらに、近距離音場のより小さな有効開口に対してより多くのチャンネルを割り当てることによって複数の送信用途に関する動作性能を改善するためにも利用することが可能である。再構成可能化が有用であると認められる可能性があるような別の多くの用途も存在する。
【００１２】
モザイク式環状トランスジューサ・アレイや別のモザイク式トランスジューサ・アレイでは、分散式スイッチ・マトリックスを用いて多くの数の超音波トランスジューサ下位素子を互いに接続しなければならない。これらの下位素子によって、超音波信号の送信及び受信に使用されるより大きな素子が構築される。この素子、またしたがって下位素子の構成は、新たなデータライン、すなわち「ビュー」が収集されるごとに変更される。構成が変更されるごとに、スイッチング・マトリックス内のすべてのスイッチの状態（オン／オフ）は、素子及び下位素子に関する新たな状態を構築するのに必要な相互接続が生成されるように更新される必要がある。
【００１３】
再構成可能なセンサ・アレイでは、多くの数のセンサ下位素子がシステム電子回路によってアクセスを受けなければならない。これによって関連するシステム処理電子回路までの信号ライン及び制御ラインのルート設定に関して重大な隘路が生じる。
【００１４】
目下の高チャンネル・カウントのシステムでは、個々のセンサ素子への接続は、フレキシブルな個別の配線を用い必要な走査用電子回路を収容する外部プリント回路基板まで引き回すことによって実施されている。この配線及びプリント回路基板は場所をとると共に、モザイク式トランスジューサ・アレイにおけるような非常に多数のトランスジューサ下位素子には目下のところ適用することができない。
【特許文献１】米国特許第６，３５９，３６７号
【発明の開示】
【発明が解決しようとする課題】
【００１５】
再構成可能な超音波アレイでは、現在利用可能な電子回路を用いては実現が困難または不可能であるような複雑なスイッチング・ネットワークが必要となる。超音波トランスジューサ下位素子のアレイ、並びに別のタイプのセンサ（例えば、光学センサ、温度センサ、圧力センサ）のアレイに適用できる簡略なスイッチング・ネットワークが必要とされている。さらに、センサ・アレイを迅速に再構成させるためにセンサ・アレイの下に配置した一体型の切り替え用電子回路を備える構成が必要とされている。
【課題を解決するための手段】
【００１６】
本発明は、モザイク式センサ・アレイの下位素子を再構成するための一体型スイッチ・マトリックスを目的としている。このスイッチ・マトリックスの構成は、完全にプログラム可能である。このスイッチ・マトリックスは、下位素子をバスラインに接続するアクセス・スイッチと、下位素子を下位素子に接続するマトリックス・スイッチと、を含んでいる。各下位素子は、これと関連付けされた１つの単位スイッチセルを有している。一実施形態では、各単位スイッチセルは、少なくとも１つのアクセス・スイッチと、少なくとも１つのマトリックス・スイッチと、各スイッチの将来の状態を保存するためのそれぞれのラッチ対と、各スイッチ用のそれぞれの制御回路と、を備えている。このアクセス・スイッチとマトリックス・スイッチは、スイッチの現在の切り替え状態を表す制御データを記憶する能力を有する同じタイプのものであり、この制御データには制御回路内に組み込まれたオン／オフ切り替え及びオフ切り替え回路に対して入力される１データビットが含まれる。これらのセンサは、光学式、温度式または圧力式のセンサあるいは超音波トランスジューサとすることがある。このセンサ・アレイ及びスイッチング・マトリックスは、共一体化構造の異なるストレータムに構築されることがあり、またこれらは電気的に接続された別々のウェハ上に構築されることがある。これらのセンサは電子回路と同じストレータム内に構築することも可能であるが、こうすると電子回路に利用可能な面積が減少することになり望ましくない。これらのセンサを６角形グリッド上に配列させる場合、その単位スイッチセルは６角形グリッドまたは矩形グリッドのうちの一方の上に配列させることがある。
【００１７】
本明細書に開示した実施形態は、下に位置するグリッドとしてマイクロマシン加工された容量性超音波トランスジューサ（ｃＭＵＴ）からなる２次元アレイを使用しており、これからより大きな素子が構成される。しかし本発明はｃＭＵＴ構造に限定されるものではなく、従来のまたは将来の別のトランスジューサ・テクノロジーにも等しく適用することができる。
【００１８】
本発明の態様の１つは、第１のストレータム内で第１組の実質的に平行な線に沿って配列された多数のセンサと；第２のストレータム内で第２組の実質的に平行な線に沿って配列された多数の単位電子回路セルであって、該第１及び第２組のラインは実質的に相互に平行でありかつ互いに整列している多数の単位電子回路セルと；その各々が単位電子回路セルのうちのそれぞれ１つをセンサのうちのそれぞれ１つに電気的に接続している多数の電気的接続と；を備えるデバイスであって、該単位電子回路セルの各々は、それぞれのセンサと電気的に接続されると共に該それぞれのセンサから切り替え可能に切断可能でないようなそれぞれの接続点へのそれぞれの経路を閉じるためのそれぞれ複数のスイッチと、このスイッチの切り替え状態を制御するためのそれぞれの制御回路と、を備えている、デバイスである。
【００１９】
本発明の別の態様は、第１のサブストレート内またはこの上に組み込まれた多数のセンサと；この第１のサブストレートに隣接すると共にこれに対面して配置された第２のサブストレート内に構築された多数の単位電子回路セルと；この第２のサブストレートによって支持された多数のバスラインと；その各々が単位電子回路セルのうちのそれぞれ１つをセンサのうちのそれぞれ１つに電気的に接続している第１と第２のサブストレート間に配置された多数の電気的接続と、を備えたデバイスであって、単位電子回路セルの各々はそれぞれの複数のスイッチと該スイッチの切り替え状態を制御するためのそれぞれの制御回路とを備えており、複数のスイッチの各々は、アクセス・スイッチがオンに切り替わったときに関連するセンサをバスラインのうちの１つと接続する１つのアクセス・スイッチと、隣接する単位電子回路セルと関連付けされたセンサを該１つのバスラインとアクセス・スイッチを介して接続している１つのマトリックス・スイッチであって単位電子回路セルのアクセス・スイッチ及び該マトリックス・スイッチがオンに切り替わったときにこの接続を実施している１つのマトリックス・スイッチと、を含んでいる、デバイスである。
【００２０】
本発明のまた別の態様は、第１のストレータム内に配列されている多数の超音波トランスジューサ下位素子であって、その各々が互いに電気的に相互接続されると共に互いから切り替え可能に切断可能でないようなそれぞれ複数のｃＭＵＴセルを備えている多数の超音波トランスジューサ下位素子と；第１のストレータムの下側にある第２のストレータムに沿って配列された多数の単位ＣＭＯＳ電子回路セルと；多数のバスラインと；その各々が単位ＣＭＯＳ電子回路セルのうちのそれぞれ１つを超音波トランスジューサ下位素子のうちのそれぞれ１つに電気的に接続している多数の電気的接続と、を備えたデバイスであって、単位ＣＭＯＳ電子回路セルの各々は、それぞれの複数のスイッチと該スイッチの切り替え状態を制御するためのそれぞれの制御回路とを備えており、複数のスイッチの各々はアクセス・スイッチがオンに切り替わったときに関連する超音波トランスジューサ下位素子をバスラインのうちの１つと接続する１つのアクセス・スイッチと、隣接する単位ＣＭＯＳ電子回路セルと関連付けされた超音波トランスジューサ下位素子を該１つのバスラインとアクセス・スイッチを介して接続している１つのマトリックス・スイッチであって単位ＣＭＯＳ電子回路セルのアクセス・スイッチ及び該マトリックス・スイッチがオンに切り替わったときにこの接続を実施している１つのマトリックス・スイッチと、を含んでいる、デバイスである。
【００２１】
本発明の別の態様について以下で開示し特許請求している。
【発明を実施するための最良の形態】
【００２２】
ここで、異なる図面においても同じ要素には同じ参照番号を付している図面を参照することにする。
【００２３】
本発明は、一体型スイッチング・マトリックスを有する再構成可能なセンサ・アレイを目的としている。例示の目的により、この再構成可能なアレイについてマイクロマシン加工した容量性の超音波トランスジューサ（ｃＭＵＴ）に言及しながら記載することにする。しかし、本明細書に開示した本発明の態様はｃＭＵＴを利用する探触子への適用に限定されるものではなく、ｐＭＵＴや、さらには方形切断された下位素子のそれぞれが下に位置するスイッチング層に相互接続手段によって接続されているような方形切断の圧電セラミック・アレイを利用した探触子にも適用することができる。本発明の同じ態様はさらに、光学センサ、温度センサまたは圧力センサからなる再構成可能なアレイにも適用することができる。
【００２４】
図１を参照すると、典型的なｃＭＵＴトランスジューサ・セル２を断面図で表している。こうしたｃＭＵＴトランスジューサ・セルからなるアレイは、典型的には多量ドープしたシリコンの（したがって、半導電性の）ウェハなどのサブストレート４上に製作される。各ｃＭＵＴトランスジューサ・セルでは、このサブストレート４の上側には、窒化ケイ素から製作されることがある薄い膜すなわち隔膜８が吊着されている。この膜８はその周囲によって、酸化ケイ素または窒化ケイ素から製作されることがある絶縁性支持体６により支持されている。膜８とサブストレート４の間の空洞１４は、空気または気体を充填することや、完全にまたは不完全に排気させることがある。典型的には、ｃＭＵＴはその処理の許容する程度に完全に排気させている。膜８上には、アルミニウム合金や別の適当な導体材料などの導体材料からなる薄膜または層によって電極１２を形成させており、またサブストレート４上には、導体材料からなる別の薄膜または層によって電極１０を形成させている。別法として、底部電極は半導電性サブストレート４の適当なドーピングによって形成させることができる。
【００２５】
空洞１４によって分離された２つの電極１０及び１２は１つのキャパシタンスを形成している。入射する音響信号によって膜８が振動すると、このキャパシタンスの変動を関連する電子回路（図１では図示せず）を用いて検出し、これにより音響信号を電気信号に変換することができる。逆に、これらの電極のうちの１つに加えられるＡＣ信号は該電極上の電荷を変調させ、一方この変調がこれら電極間の容量性の力を変調させ、この後者の変調が隔膜を動かすことによって音響信号が送出される。
【００２６】
個々のセルは、丸形、矩形、６角形、あるいは別の周辺形状を有することができる。６角形状では、トランスジューサ下位素子のｃＭＵＴセルを高密度に実装することができる。これらのｃＭＵＴセルは異なる寸法を有し、これによりトランスジューサ下位素子にこの異なるセルサイズからの合成特性を有させることができ、これによればトランスジューサに広帯域特性が与えられる。
【００２７】
しかしながら、こうした小型のセルに対する個別の制御を可能とさせる電子回路を製作することは困難である。アレイ全体としての音響動作性能に関しては、セルサイズが小さいことは優れており柔軟性が高くなるが、制御はより大きな構造に限定される。複数のセルを一緒にグループ分けしてこれらを電気的に接続することによれば、より大きな下位素子を生成することが可能となり、所望の音響応答を維持しながら個々の制御を得ることができる。スイッチング・ネットワークを用いて下位素子を一緒に接続することによってリングまたは素子を形成することができる。これらの素子は、スイッチング・ネットワークの状態の変更によって再構成することができる。しかし、個々の下位素子は異なる下位素子を形成させるように再構成することができない。
【００２８】
ＭＵＴセルはマイクロマシン加工処理において一緒に（すなわち、スイッチを介在させることなく）接続して下位素子を形成させることができる。こうした一団を記述するために以下では「音響下位素子（ａｃｏｕｓｔｉｃａｌ  ｓｕｂｅｌｅｍｅｎｔ）」という用語を使用することにする。これらの音響下位素子は超小型電子技術スイッチによって相互接続し、こうしたスイッチをトランスジューサ・アレイに直ぐ隣り合って配置したシリコン層の内部または別のサブストレート上に位置させることによってより大きな素子を形成させている。この構成は大きな体積において低コストで実施することが可能な半導体処理に基づいている。
【００２９】
本明細書で使用する場合、この「音響下位素子」という用語は、単一のセル（すなわち再構成が不可能な電気接続したセルからなる１つのグループ）であり、すなわち下位素子は独立に制御される最小の音響単位である。「下位素子（ｓｕｂｅｌｅｍｅｎｔ）」という用語は、１つの音響下位素子と、これに関連付けされた一体型電子回路と、を意味している。スイッチング・ネットワークを用いて下位素子を互いに接続することによって１つの「素子（ｅｌｅｍｅｎｔ）」が形成される。これらの素子は、スイッチング・ネットワークの状態を変更することによって再構成することができる。このスイッチング・ネットワーク内に含まれるスイッチのうちの少なくとも幾つかが、この「関連付けされた一体型電子回路」のうちの一部となる（これについては、以下でさらに詳細に説明することにする）。
【００３０】
例示を目的として、図２は、中央のセルがリング状の６つのセルによって取り囲まれているような７つの６角形のｃＭＵＴセル２からなる「デイジー（ｄａｉｓｙ）」トランスジューサ下位素子１６を表しており、リング状になった各セルは中央セル及びこのリング内の隣り合ったセルのそれぞれの側面と接している。各ｃＭＵＴセル２の上部電極１２は、切り替え可能に切断可能でないような接続によって互いに電気的に結合されている。６角アレイのケースでは、６つの導体が上部電極１２から外方に放射状に拡がると共に、隣接するｃＭＵＴセルの上部電極にそれぞれ接続されている（ただし、周辺にあるセルの場合、接続される相手は６つのセルではなく３つの別のセルとなる）。同様に、各セル２の底部電極１０は、切り替え可能に切断可能でないような接続によって互いに電気的に結合されており、これにより７倍大きな容量性トランスジューサ下位素子１６が形成される。
【００３１】
図２に見られるタイプの下位素子は、半導電性（例えば、シリコン）サブストレート上に２次元アレイを形成するように配列させることができる。これらの下位素子は、スイッチング・ネットワークを用いることによって環状リングなどの素子が形成されるように再構成することができる。シリコンベースの超音波トランスジューサ下位素子を使用した再構成可能化については米国特許出願第１０／３８３，９９０号に記載されている。再構成可能化の形態の１つは、当該特許出願にも記載されているモザイク式環状アレイである。このモザイク式環状アレイの考え方には、再構成可能な電子スイッチング・ネットワークを用いて下位素子を一緒にグループ分けすることによって環状の素子を構築することが不可欠である。この目的は、画質を維持しスライス厚を改善しながらビーム形成チャンネルの数を減らすことにある。システム・チャンネルを低減するために、このモザイク式環状アレイは、ビームがステアリングされていない場合に、下に位置する２次元トランスジューサ・アレイの表面上の遅延輪郭は円形になるという事実を利用している。換言すると、同遅延カーブはビームの中心の周りで環を成している。この遅延の円形対称性によって、共通の遅延によるこれらの下位素子の明瞭なグループ分けが生じる。この再構成可能化を使用すると、走査または画像を形成するためにこのより大きな下に位置する２次元トランスジューサ・アレイに沿ってビームをステップ移動させることができる。
【００３２】
ＭＵＴセル及び音響下位素子を使用してトランスジューサ・アレイの形成を可能にさせるには多くの方法が存在する。図３は、モザイク式アレイを形成している音響下位素子のタイル配列（ｔｅｓｓｅｌｌａｔｉｏｎ）の一例を表している。図３に示した実施形態では、その各々がタイル配列した「デイジー」音響下位素子（下位素子１つあたり７つのＭＵＴセルが互いに接続されている）を備えた４つの概ね環状の素子（それぞれ参照番号１８Ａ〜Ｄで示す）を、各素子ごとに概ね等しい面積を有するように構成させている。各ケースにおけるタイル配列は複数の下位素子タイプから製作することができる。アレイ・パターンは必ずしもタイル配列である必要はないが、音響下位素子を備えないエリアを有することが可能である。例えば、音響下位素子またはセルの上部電極接続をアレイの下に渡すためのビアを存在させることも可能である。
【００３３】
本発明の構成は、ビーム幅、サイドローブ・レベルまたは焦点深度などの様々な音響パラメータが最適化されるように変更することができる。別法として、その音響下位素子は、送信動作向けの開口を形成するようにグループ分けされ、かつこれが直ちに受信部分向けの別の開口に切り替えられることがあり得る。図３は概ね環状の素子のそれぞれの部分を図示しているが、例えば、非連続のリング、８角（ｏｃｔａｌ）リング、または弓形などの別の構成を実現することもできる。パターンの選択は用途別のニーズに依存することになる。
【００３４】
開口の大部分はグループ分けされた隣り合った下位素子を図３に示す環状素子などより大きな単一素子を形成するように相互接続させて構成させている。このケースでは、必ずしも下位素子をすべてそのそれぞれのバスラインに直接接続する必要はない。所与のグループ内の限定された数の下位素子を接続し、次いで残りの下位素子を互いに接続することで十分である。この方法では、その送信信号は、システムからバスラインに沿って伝播し限定された数のアクセス・ポイントに沿った素子内に入る。ここから、局所接続を介してこの信号が素子の内部に伝わる。
【００３５】
ある具体的な幾何学構成が与えられると、再構成可能なアレイは音響下位素子をシステム・チャンネルにマッピングする。このマッピングは動作性能が改善されるように設計される。このマッピングはスイッチング・ネットワークを介して実施されており、このスイッチング・ネットワークは、ｃＭＵＴセルがその上に作成されているサブストレート内に直接配置させるのが理想的であるが、トランスジューサ・サブストレートに隣り合うように一体化された異なるサブストレート内に存在させることも可能である。ｃＭＵＴアレイはシリコン・サブストレートの最上部に直接構築されているため、切り替え用電子回路をこのサブストレート内に組み込むことができる。ＰＺＴやさらに従来式の実現形態であれば、そのスイッチ・ネットワークは単に別のシリコン・サブストレート内に製作されてＰＺＴアレイに取り付けられることになろう。
【００３６】
共一体化したｃＭＵＴとＡＳＩＣのアレイの断面図を、ＡＳＩＣからｃＭＵＴまでの接続の様子を表している図４に示している。図示のように、各ｃＭＵＴ下位素子３２をその相手方のＣＭＯＳ下位素子（または、「セル」）５０と接続するために単一のビア５６を使用している。このビア５６は、信号電極のパッド６５をスイッチＡＳＩＣ上に形成されたそれぞれの導電性パッド６６に接続しており、音響裏あて層６２や適当な別の絶縁材料内に埋め込まれることがある。
【００３７】
図２１は、パシベーション層９２によってｃＭＵＴ下位素子３２から分離されているサブストレート９０内に形成させた電子回路セルの一部分５０Ａ及び５０Ｂを表している。下位素子３２の１つのｃＭＵＴセル２だけを図示しているが、各下位素子は切り替え可能に切断可能でないような方式で互いに接続された複数のｃＭＵＴセルを備えることを理解すべきである。図２１に示すように、下位素子１つあたり複数の信号を有することが望ましい。詳細には、上部電極１２と底部電極１０の両方を例えばパシベーション層９２を通過する金属化ビアによって電子回路セルまで至らせることができる。これによって、アレイ内のすべてのｃＭＵＴ下位素子を異なるバイアス電圧に独立にバイアスするために使用することが可能であるようなｃＭＵＴ下位素子の両面に対する独立した制御が提供される。この特徴は例えば、送信パルスの極性を逆転させるため、あるいは各下位素子間のｃＭＵＴ感度の若干の変動を調整するために使用することが可能である。
【００３８】
ｃＭＵＴは別のサブストレート（例えば、ウェハ）上に構築し、これらを図５に示すようにＡＳＩＣスイッチ・マトリックスに個別に接続することも可能である。本図では例えば、導電性バンプ６４及び導電性パッド６５、６６を使用して個々のｃＭＵＴ下位素子３２をその相手方のスイッチ電子回路５０と接続している。異方性導電ペースト（ＡＣＰ）、異方性導電フィルム（ＡＣＦ）、導電性ポリマー、金属化バンプ、垂直相互接続システム（例えば、ｚ軸介在子：z-axis interposer）、フレキシブル・プリント回路その他、あるいは金属化ビアなどの別の相互接続技法も使用することが可能である。
【００３９】
最適実装密度では、ｃＭＵＴ下位素子３２及びこれに関連する電子回路を、ＡＳＩＣスイッチ・マトリックスの上面図を表している図６に示すように６角形グリッド上にタイル配列させることが有用である。本図では、ＣＭＯＳ単位スイッチセル５０は、１つおきの縦列がセル高さの半分だけずらされるようにして配置されている。セル寸法を適正に選択すると、これによって図示のようなパッド６６の完全な６角アレイが得られることになる。次いでビア５６（同様に６角アレイで配列させている）は、上側のトランスジューサ層への接続の基礎を形成しているそれぞれのパッド（図４では図示せず）につながり、下位素子の６角アレイを成している。ＡＳＩＣのより単純明快な実現形態を図７に表している。本図では、ＣＭＯＳ単位スイッチセル５０を水平の横列と垂直の縦列の形に配列させて１つの矩形グリッドを形成しており、一方これらの上にある６角形の下位素子３２は１つの６角形グリッドを形成している。図７に示すように、矩形アレイを形成するように横列及び縦列の形で配列させた単位スイッチセル・パッド６６は、単位スイッチセル５０がそれぞれの６角形の下位素子３２と電気的に接続されるような接続を生成するためにすでに正しく整列している。いずれのケースでも、下位素子の６角形グリッド・パターンによってモザイク式環状アレイの図３に示すようなビーム・パターンの実現が可能となる。
【００４０】
典型的な動作では、再構成可能なアレイは図３に示したのと同様の初期開口パターンを有するようにプログラムされている。このパターンによってビーム形成器はアレイの前方にビームを生成することが可能となる。撮像中にこの開口は、リングがｔ＝１時点のリング１からｔ＝２時点のリング２まで、さらに最終的にｔ＝Ｎ時点のリングＮ（ここで、ｔは時間であり、またＮは２を超えるある正の整数である）まで進んでいる図８に示すように、アレイ６０を横切るように走査を受ける。この方法では、このビームはアレイの前方の空間で掃引されており、かつビーム形成されたエコーを用いて画像の連続するラインが構築される。再構成可能なアレイの目的は、複雑な随意のアレイ・パターンについて図８に図示した撮像動作を電子的に実現することを可能とすることにある。以前の超音波スキャナも電子的走査を実現することが可能であるが、センサ下位素子の上下方向の分布が細かくないことや幾何学構成が固定であることのために開口の複雑性に関した制約を受ける。
【００４１】
図８に示すような完全に再構成可能なアレイでは、実現の際に多くの重大な問題が生じる。センサ・アレイは数万個の下位素子に細分割されている。ビーム・パターンは、システムの有限個の送信／受信チャンネル及びビーム形成チャンネルに対する接続について下位素子をグループ分けすることによって構築されている。モザイク式環状アレイの考え方を実現するために使用する場合、再構成可能なアレイによってアレイ全体にわたって電子式に並進を受ける複数のリングを形成させることになる。この並進の新たな各ステップ移動ごとに、アレイが新たな構成を生成するようにリング・パターン全体をプログラムし直している。さらに、形成される際のビームの歪みを低減するために、送信と受信の間並びに受信中の複数の間隔においてリング・パターンを更新する能力を提供し、画質をさらに改善できることも可能である。
【００４２】
典型的なシステムでは、１２８個以上のビーム形成チャンネルが使用される。現在の超音波システムは、この１２８個のシステム・チャンネルを一定数のトランスジューサ素子に対してルート設定することが可能なマルチプレクサ式アーキテクチャを利用している。これらのマルチプレクサ・ネットワークを慎重に設計して使用すれば、限られた量の電子回路によって標準的な走査パターンを生成することが可能となる。しかし大部分のケースでは、その走査パターンは固定されており、かつネットワークに関する制約のために再構成が可能でない。完全に再構成可能なアレイはこうした制約を受けることがない、ただしこれを実現するには非常に高密度のスイッチング・マトリックスが必要である。
【００４３】
図８に示したように、再構成可能アレイの基本的な性質上、いずれの下位素子もいずれのシステム・チャンネルに随意に接続できる必要がある。例えば、開口を最初の箇所から次の箇所まで走査する際に、下位素子Ｓ２は、先ず内部リング（図示せず）の一部となる必要があり、次いでリング２の一部となる必要がある。このことは、第１のシステム・チャンネルへの接続状態から別のシステム・チャンネルへの接続状態まで短時間に切り替えなければならないことを意味する。このことは一般に、走査動作中にそのアレイ内にある多数の下位素子について言えることである。
【００４４】
この要件を満たすための最も簡単な方法は、そのアレイ全体にわたってすべてのシステム・チャンネルを分布させ、各下位素子があらゆるシステム・チャンネルにアクセスできるようにすることとなる。このアーキテクチャを図９に表している。本図では例示のために、システム・チャンネルを５つのみ表している。各システム・チャンネルは、どのシステム・チャンネルがどの下位素子により捕捉されるのかを選択するために使用する局所スイッチによって、あらゆる下位素子を通るようにバス設定されている。
【００４５】
そのマトリックス電子回路がトランスジューサ・アレイの直ぐ後ろ側に位置しているようなシステムでは、各下位素子の切り替え用電子回路のためのスペースはその下位素子のサイズに合わせて狭くなる。典型的な超音波システムでは、このサイズは概ね数百マイクロメートルであるが、これより小さくなることもあり得る。スイッチのサイズはそのオン抵抗に逆比例して変化するため、オン抵抗が大きいスイッチをより多数とするか、オン抵抗が小さいスイッチをより少数とするかというトレードオフに直面することになる。しかし、そのスイッチをできる限り小さくしているような極端なケースを取り上げたとしても、現在の半導体テクノロジーを用いたのでは、１６個をかなり超える数のスイッチを割り当てスペース内に容易にはめ込むことは困難であることは直ぐに明らかとなろう。実際のアレイでは図９の完全充足型のアーキテクチャはさらに多数のスイッチを包含することになるため、現在の最新技術であっても手に負えないように思われる。
【００４６】
将来のテクノロジーによって同じスペース内へのさらに多数のスイッチの組み込みが十分に実現可能となることもあり得るが、その割り当てられるセル・サイズはイメージャの波長に関連しており画質の改善のためには縮小しなければならないため超音波の発展によってセル・サイズが小さくなる傾向にある。さらに、ディジタル制御回路や送信／受信回路などさらに多くの構成要素がこの同じ限られたエリア内に入ってくることになる。したがって、この完全充足型のアーキテクチャは簡略であるという魅力はあるが、これを直ちに支持したり実現したりすることはできない。
【００４７】
上述した相互接続の問題に対するより妥当な解決法の１つは、各下位素子内のスイッチ数を制限しながら、同時に再構成可能なアレイで必要となる柔軟性を提供することである。このことは、図１０に示したように限定された数のバスラインを使用すると共に、これらを再構成可能にすることによって実施することができる。本図では、下位素子３２の各横列が単一のバスラインのみによって処理されるようにしてバスライン７４のうちの任意のラインに接続すべきシステム・チャンネル３８（ＣＨ．１からＣＨ．Ｎまで）の任意のチャンネルを随意に選択するためにマルチプレクサ７０が使用されている。各下位素子のｃＭＵＴセル２（各下位素子ごとにｃＭＵＴセルを１つのみ表している）は、それぞれのアクセス・スイッチ３０によってバスラインに接続されている。このアーキテクチャの主要な特徴は、スイッチのうちの多くがアレイの外部に位置しており、したがってトランスジューサの幾何学構成によって制約されないことである。下位素子のどの横列がどのシステム・チャンネルに接続されるのかを連続的に選択することによってこのアーキテクチャを用いてアレイ全体にわたる１次元のパターンの走査が可能となる。このアーキテクチャに対する別の改良について図１１に表している。本図では、複数のバスライン７４、７６が下位素子３２の各横列に沿ってルート設定されている。各下位素子３２のｃＭＵＴセル２は、アクセス・スイッチ３０’を介してバスライン７４に、あるいはアクセス・スイッチ３０を介してバスライン７６に接続することができる。ここで同じ横列内部の異なるシステム・チャンネル上にある下位素子をグループ分けすることが可能であるため、このアーキテクチャによって水平方向の柔軟性を提供することができる。
【００４８】
上述のアーキテクチャに対するさらに別の改良は、大部分の開口がより大きな単一素子を形成するようにグループ分けされた隣り合った下位素子を相互接続することからなることを理解することによって実現することができる。このケースでは、あらゆる下位素子が必ずしもそのそれぞれのバスラインに直接接続される必要はない。所与のグループ内の限定された数の下位素子を接続し、さらに残りの下位素子は互いに接続することで十分である。この方法では、その送信信号は、バスラインに沿ったシステムから伝播されて限定された数のアクセス・ポイントに沿った素子内に至る。ここから、局所接続を通って信号が素子内部に拡がる。このアーキテクチャを図１２に表している。本図では、個々の下位素子３２は、アクセス・スイッチ３０によってその横列と関連付けされたバスラインに接続することが可能であり、かつマトリックス・スイッチ３６によって隣の横列と関連付けされたバスラインに接続することが可能であり、これによりある下位素子が隣の下位素子に接続される。
【００４９】
本発明の一実施形態を、上述の改良をすべて一緒に組み込んだ図１３に表している。本図では、所与の下位素子３２をバス３４の横列バスラインに接続するためにアクセス・スイッチ３０が使用される。このアーキテクチャは、モザイク式環状アレイに対してて直接適用可能である。こうしたデバイスでは、本アーキテクチャを用いることによって、単一のシステム・チャンネルに１つまたは複数のアクセス・スイッチを用いてその各々が接続された複数のリングを形成することができ、このアクセス・スイッチの各々は１つのバスラインに接続されており、一方このバスラインはシステム・チャンネルに接続されている。
【００５０】
アクセス・スイッチは、所与の数のバスラインに関して必要な数を少なくするために図１３に示すように千鳥配置させている（これについては以下でさらに検討することにする）。バスラインに対するアクセス・スイッチのランダムな順序設定（図示せず）を利用するとさらに、反復するパターンのためのアーチファクトを低減することができる。各下位素子内で複数のアクセス・スイッチを使用するとアレイの柔軟性を改善することができる。こうしたアーキテクチャでは、柔軟性と下位素子１つあたりのアクセス・スイッチ数との間において、この数が依然としてバスライン及びシステム・チャンネルの数と比べてかなり少ない場合にトレードオフが生じることになる。さらに、各素子内の１つのバスラインあたり複数のアクセス・スイッチを使用することも可能である。これによれば、非機能のアクセス・スイッチを冗長なアクセス・スイッチを用いてバイパスさせることが可能であるため、デバイスの歩留まりが改善される。
【００５１】
横列バスラインは、図１３に示すようにクロスポイント・スイッチング・マトリックスを用いてシステム・チャンネルに接続されている。必要となるマルチプレクサ・スイッチの数をより少なくした希薄型クロスポイント・スイッチも同様に利用可能である。こうしたアーキテクチャではスペースの利用がより高効率となるが、バスラインのすべてが確実に適正に接続可能となるようにスイッチ構成に関して慎重な選択が必要となる。図１２に示すように、横列１つあたり複数のバスラインを使用することができる。バスラインの数が多ければ、より多くのマルチプレクサ・スイッチやアレイ内部のより大きなルート設定エリアと引き替えに、アレイの柔軟性が改善される。横列をスキップすることや、様々な横列について異なる数のバスラインを使用することが可能である。例えば面積を節約するためには、下位素子の隣接横列の各対間でバスラインからなるグループを共有することが有利となり得る。
【００５２】
ここまでは水平のバスラインについてのみ検討してきたが、アレイの内部に垂直走行のバスラインと水平走行のバスラインの両方を配置することも可能である。バスラインは図１４に示すように垂直に配置させることが可能である（バスライン７２、７４、７６参照）。図１５を参照すると、１組のバスライン８２を水平方向に配置することができ、また別の組（１つのバスライン８４だけを図示）を垂直方向に配置することができる。このケースでは、各下位素子または下位素子からなるグループは１つのアクセス・スイッチを介して１つの垂直バスラインに接続可能となり、さらに別のアクセス・スイッチを介して１つの水平バスラインに接続可能となる。しかし、バスラインがこの両方向に走行しているケースでは、バスラインのために利用可能な現実の電子資産が少なくなりかつより多くのバスラインが必要になるが、下位素子内には依然として単一のアクセス・スイッチが１つしか存在しないため、各下位素子のアクセス・スイッチは水平バスラインと垂直バスラインのいずれかに接続されるか、どちらにも接続されない可能性がある。最後に、バスラインはさらに、図１６に示すように斜めに配置させることもできる。これらのライン７６、８０はそれぞれ、６角アレイの固有軸のうちの２つの軸の方向に延びており、またこれにより下位素子のアドレス指定が簡略化される。
【００５３】
アクセス・スイッチ及び横列バスラインの数は、サイズの制約及びその用途によって決定される。例示的な非限定の一実現形態（図１３参照）を開示することを目的として、各下位素子３２ごとに単一のアクセス・スイッチ３０、並びにアレイの各横列ごとに４つの横列バスライン３４ａ〜３４ｄを仮定することにする。第２のタイプのスイッチは、ある下位素子の接続点４２（図１７参照）を隣接する下位素子の接続点に接続するために使用されるマトリックス・スイッチ３６である。これによれば、音響下位素子３２を、その隣接する音響下位素子と関連付けされた一体型電子回路を介してシステム・チャンネルに接続することが可能となる。このことはさらに、アクセス・スイッチを介して直接接続されていない場合であっても、音響下位素子がシステム・チャンネルに接続されることがあることを意味している。図１３では下位素子１つあたり３つのマトリックス・スイッチ３６を表しているが、面積を節約するためにこれを２つ以下とすることや、オン抵抗をより低くしこれにより面積をより大きくするようなスイッチに対応することも可能である。さらに、マトリックス・スイッチを使用すると、所与のアレイに関して既知の不良な下位素子を迂回するようにルート設定することができる。最後に、６角形の下位素子を図示しているが、矩形の下位素子も可能であり、またこれらによれば必要なスイッチがより少なくなることがある。
【００５４】
図１７を参照すると、下位素子の各々は、音響下位素子３２に関連付けされた電子回路内に１つの共通接続点４２を備えている。この共通接続点４２は、各下位素子内で８つの構成要素を電気的に接続している。共通接続点４２は、音響下位素子すなわちトランスジューサ３２を、当該下位素子に対するアクセス・スイッチ３０に対して、当該下位素子に関連付けされた３つのマトリックス・スイッチ３６に対して、かつ接続４６を介して３つの隣接する下位素子に関連付けされた３つのマトリックス・スイッチに対して接続している。マトリックス・スイッチを通過する信号は、隣接する下位素子の共通接続点に接続されている。
【００５５】
図１３は、ある具体的な下位素子についてスイッチング・ネットワークがどのように機能するのかを表している。これは単に例示的な一配列に過ぎない。４つの横列バスライン３４ａから３４ｄを含んだバス３４が、下位素子３２の横列に沿って走っている。図１３ではこの横列内に３つの下位素子のみを表しているが、この横列内の別の下位素子は図示していないことを理解すべきである。バス３４の横列バスラインは、クロスポイント・スイッチング・マトリックスを形成するマルチプレクサ式スイッチ４０によって横列の端部の位置でシステム・チャンネル・バス３８のシステム・チャンネル・バスラインに多重化されている。図１３で分かるように、各横列バスライン３４ａ〜３４ｄは、適当なマルチプレクサ式スイッチ４０をオンに切り替えかつ当該の横列バスラインを別のシステム・チャンネル・バスラインに接続するマルチプレクサ式スイッチをオフに切り替えることによって、バス３８のシステム・チャンネル・バスラインのうちの任意の１つに接続することができる。これらのマルチプレクサ電子回路は側面に寄せることが可能であり、これによりサイズによる制約を受けることがない。図１３は、完全充足型のクロスポイント・スイッチを表している。しかし、必ずしもあらゆるバスラインをあらゆるシステム・チャンネルに接続することが可能なスイッチを有する必要がないケースでは、システム・チャンネルのうちのある小さい部分集合のみを所与のバスラインに接続できるような希薄型のクロスポイント・スイッチを使用することができ、このケースでは、図１３に示したスイッチ４０のうち存在させるのは幾つかだけとなる。
【００５６】
アクセス・スイッチは下位素子に対してバスラインへの直接アクセスを提供するため、アクセス・スイッチという名称となっている。図１３に示した例示的な実現形態では、各下位素子ごとに６つの別のスイッチ接続が存在している。これらの接続はマトリックス・スイッチ３６の形態を取っている。１つのマトリックス・スイッチによって、１つの下位素子を隣接する１つの下位素子に接続させることが可能となる。この６角形パターンの各下位素子ごとに隣接する下位素子に対する６つの接続が存在しているが、このうちの３つのスイッチのみが各下位素子内にあり、一方これ以外の３つの接続は隣接する下位素子内のスイッチによって制御されている。したがって、各下位素子内に存在するのは、全部で４つのスイッチと、関連するディジタル式アドレス指定及び制御ロジック（図示せず）と、である。これは、単に例示的な一実現形態に過ぎない。バスラインの本数、アクセス・スイッチの個数、並びにマトリックス・スイッチの個数及びトポロジーはすべて異ならせることも可能であるが、全般的な考え方は維持されることになろう。
【００５７】
図１８は、音響下位素子（図示せず）の下に構築されかつこれと電気的に接続させた（接続点４２を介する）代表的な単位スイッチセルの構成要素のうちの幾つかを表している。この単位スイッチセルは、図４に示したタイプの金属パッド６６を介して音響下位素子と電気的に結合させることがある。この単位スイッチセルは、接続点４２をバスライン３４に接続しているアクセス・スイッチ３０と、３つのマトリックス・スイッチ３６と、を備えている。これらのスイッチは、現在の切り替え状態を記憶するための切り替え状態メモリを有するタイプのスイッチである。この単位スイッチセルはさらに、アクセス・スイッチ３０及び３つのマトリックス・スイッチ３６の将来の切り替え状態を表すデータを記憶するためのラッチ８８（このうちの１つだけを図示）を備えている。これらのラッチは、標準のＣＭＯＳメモリ素子であるが、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＭＲＡＭまたはＭＥＭＳなどの別のメモリ素子を使用することも可能である。この将来切り替え状態データは、複数のバスライン（図１８には１つのバスラインだけを図示）を含むディジタル式データバス４５を介して受け取られる。複数のバスライン（ここでも、１つのバスラインだけを図示）を含む制御バス４４を介して受け取った書き込み信号に応答して、データバス４５上にある将来切り替え状態データがラッチ８８内に書き込まれる。後続のサイクル中に制御バス４４を介して受け取った読み取り信号に応答して、ラッチから切り替え状態データが読み出され（図示していないロジックによって）制御信号に変換され、これに従ってスイッチの状態が変化することになる。これらの新たな切り替え状態は、スイッチの切り替え状態メモリ内に記憶される。このラッチ８８並びにスイッチ３０及び３６はパワーライン９０を介して電圧供給を受けている。
【００５８】
アクセス・スイッチ及びマトリックス・スイッチは、個別のパッケージとした構成要素とすることができるが、これらのスイッチは、ＭＵＴアレイをその上に製作させる同じ半導体サブストレートの内部に製作することも可能である。アクセス・スイッチ及びマトリックス・スイッチは、「Ｉｎｔｅｇｒａｔｅｄ  Ｈｉｇｈ−Ｖｏｌｔａｇｅ  Ｓｗｉｔｃｈｉｎｇ  Ｃｉｒｃｕｉｔ  ｆｏｒ  Ｕｌｔｒａｓｏｕｎｄ  Ｔｒａｎｓｄｕｃｅｒ  Ａｒｒａｙ」と題する米国特許出願第１０／２４８，９６８号に開示されたタイプの高電圧切り替え回路を備えることがある。図１９で分かるように、各スイッチ（例えば、アクセス・スイッチ３０）は、バイポーラ動作を可能にするためにバックツーバックで（ソースノードを互いにショートさせた状態として）接続した２つのＤＭＯＳ  ＦＥＴを備えている。この２つのＦＥＴの両者がオンに切り替わるごとにスイッチ端子を通って電流が流れる。これらのスイッチの状態は、それぞれのスイッチ制御回路５２によって制御されている。一方、このスイッチ制御回路の状態は、所望のスイッチング構成に従ってスイッチ制御回路をプログラミングするプログラミング回路５４からの出力によって指示されている。このプログラミング回路は、本明細書と同時に提出された「Ｍｅｔｈｏｄ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｃｏｎｔｒｏｌｌｉｎｇ  Ｓｃａｎｎｉｎｇ  ｏｆ  Ｍｏｓａｉｃ  Ｔｒａｎｓｄｕｃｅｒ  Ａｒｒａｙ」と題する米国特許出願第１０／，９７８０１２号に開示されたタイプのビュー生成回路及びアドレス／データ生成回路を用いて実現されることがある。このスイッチ制御回路はさらに、後者の特許出願で開示された実施形態のうちの１つに従って実現されることがある。これらのスイッチは、ＣＭＯＳ、ＤＭＯＳ、ＢｉＣＭＯＳ、ＢＣＤＭＯＳ、ＭＥＭＳとすることや、目下のところ利用可能あるいは将来に利用可能となるような高集積性の別の任意のスイッチング・テクノロジーのものとすることが可能である。
【００５９】
図１９は、共通接続点４２を介してアクセス・スイッチ３０に接続されている音響下位素子３２を表している。接続点４２につながっている６つの別のラインは図示していない。この例では、アクセス・スイッチ３０はバックツーバックとした上述の１対のＤＭＯＳ  ＦＥＴを備えている。制御回路５２は、プログラミング回路５４によって送られた切り替え状態データ信号の関数としてスイッチ３０をオンやオフに切り替えている。アクセス・スイッチ３０がオンに切り替わると、音響下位素子３２（例えば、相互接続されたｃＭＵＴセルの部分アレイ）は横列バスライン３４ａに接続される。この構成では、各音響下位素子（すなわち、「単位スイッチセル」）と関連付けされた電子回路は１つのアクセス・スイッチと、３つのマトリックス・スイッチと、これら４つのスイッチのそれぞれに対するそれぞれの制御回路と、共通接続点を３つの隣接する下位素子（図示せず）のマトリックス・スイッチに接続しているそれぞれの導体と、を備えることになる。任意選択では、各単位スイッチセルはさらに、当該単位スイッチセル内にスイッチの将来の切り替え状態を記憶するために、本明細書と同時に提出された米国特許出願第１０／９７８，１９６号に開示されているラッチを備えている。ラッチの形態をしたディジタル式メモリの追加は、連続する送信動作と受信動作の間で開口パターンを高速で遷移させるという要件を実現する際に有用である。
【００６０】
さらに図１９を参照すると、音響下位素子３２から横列バスライン３４ａに伝達される信号は、電気的な受信信号である。本図では、この受信信号は、音圧波動がトランスジューサと相互作用したときに音響下位素子３２が発生させる電気応答である。電気的パルスを超音波システムによって発生させている送信信号は、横列バスライン３４ａから音響下位素子３２まで伝達される。所与のチャンネルにおいて、この電気的励起パルスはシステム・チャンネル・バスラインを介してこの横列バスラインまで伝達される。この信号はアクセス・スイッチ３０を介して横列バスラインから音響下位素子まで伝達され、またさらにマトリックス・スイッチ（図１９では図示せず）を介して別の下位素子に伝達される。
【００６１】
音響下位素子の後ろに組み込むスイッチの数は限定される。このスイッチのサイズによってスイッチのオン抵抗が決定されており、またスイッチが小さいほどオン抵抗がより大きくなる。スイッチのオン抵抗が増大すると、切り替えによって生じる遅延及び歪みが増大する。このことは、音響下位素子の後ろ側のスイッチ数とこれらスイッチにより導入される遅延との間にトレードオフが存在することを意味する。このトレードオフに対する解決法の１つでは、できる限り大きな柔軟性を保持しながらスイッチの数をある小さい数まで減少させることが必要である。この減少は、マトリックス・スイッチを使用して別の下位素子を介した音響下位素子のシステム・チャンネルへの結合を可能にすること、並びにアクセス・スイッチの個数をある小さい数に制限すること、によって達成される。
【００６２】
アクセス・スイッチをシステム・チャンネルに接続するバスラインも、電子回路層内のスペースを占有するため、バスラインの本数を最小限にすることも同じく有利となる。同じ横列内で音響下位素子に直接接続することが可能な一意のチャンネルの数は、バスラインの本数によって決定される。しかし、マトリックス・スイッチによって１つの横列内の下位素子を別の横列の下位素子に接続することを可能としているため、横列内のチャンネルの数がマトリックス・スイッチの分だけ増加する。これによって、バスラインの本数を少なく保ちながら、依然として多数のチャンネルを提供することができる。もちろん、有するバスラインをより多くすると柔軟性は増大するが、より大きなスペースが必要となる。
【００６３】
マトリックス・スイッチを使用することは、各下位素子の後ろにあるアクセス・スイッチの個数を低減できることを意味している。極端なケースでは、各下位素子あたり存在させるアクセス・スイッチの個数が１つだけとなる。しかし、複数のバスラインが存在する場合は、各アクセス・スイッチをどのバスラインに接続すべきかに関する判定をしなければならない。この解決法の１つは、接続されるバスラインが横列内の下位素子Ｎ個ごと（ここでＮは、以下で検討するような最小信号歪みの要件によって決定される数）に反復するように接続を千鳥配置させることである。図１３に戻ると、横列内の各下位素子３２は、それぞれのアクセス・スイッチ３０を介して横列バス３４内の横列バスラインのうちの１つに接続される。この千鳥接続のパターンは、下位素子４つごとに反復されている。千鳥配置によって、より少ないアクセス・スイッチを伴いかつマトリックス・スイッチと組み合わせたより多くのバスラインが可能となり、さらに各下位素子にどのシステム・チャンネルを接続できるかに関する柔軟性を増大させることができる。もちろん、セル１つあたり複数のアクセス・スイッチを備えさせると接続の柔軟性は増大するが、より高いオン抵抗をもつより小型のスイッチが要求される。
【００６４】
一般に、横列ごとにパターン反復させる横列数Ｎは、信号の完全性を適正に保ちながら互いに数珠つなぎにできるマトリックス・スイッチの最大数によって決定される。この数は、マトリックス・スイッチの抵抗値とｃＭＵＴのキャパシタンスとが一緒になってある遅延時定数を有するＲＣ遅延線を形成し、これが連続するタップの数Ｎに伴って指数関数的に変化するという認識から出てくる。複数の横列バスライン上でアクセス・スイッチを千鳥配置させることによって、遅延線の制約がある場合にも対応できる要素の数を増加させることができる。図２０に示すように、この設計の最悪のケースは、下位素子幅が単一のリング（その一部分を弓形の破線で示す）が互いに密に実装されている場合に生じる。この設計ではバスライン７４、７６が水平に走っているため、このリングの垂直セクションが最悪のケースをもたらす。このリングの水平セクションでは、バスラインがリングと平行に走る際に下位素子がすべて同じ位置となるため、各下位素子の位置ごとに単一のアクセス・スイッチを使用するだけとすることができる。しかし、垂直セクションでは、下位素子３２のすべての各横列が異なるシステム・チャンネルに接続された異なるバスラインに関連付けされている。したがって、このエリア内で垂直に離間させた下位素子はダッシュ記号で示したマトリックス・スイッチ３６を用いてサポートされるだけである。図２０では、横列１つあたりバスラインが２本存在しており、アクセス・スイッチ３０（黒点で示す）のパターンは横列下位素子の各４つごとに反復している。各横列の位置で、２つのアクセス・スイッチと、これと関連付けされたマトリックス・スイッチによってグループ分けされた下位素子からなる列と、によって２つのリングがサポートを受けている。このパターンは４つの横列ごとに反復しているため、具体的なこのアーキテクチャは最大で２×４＝８個のリングに対応することになる。一般に、各横列上にＭ本のバスラインをもちかつ各下位素子列ごとにＮ個のタップをもつアレイでは、最大Ｋ個（ここで、Ｋ＝Ｍ×Ｎ）のシステム・チャンネルに対応することが可能である。もちろん、リングのうちの大部分のセクションは完全には水平でなくかつ完全には垂直でないことになる。したがって、システム設計者のすべきことは、このアーキテクチャの制約の下で開口内のすべての点においてアレイ構成を最適化することになる。こうした切り替え構成を最適化するための様々な方法は、本明細書と同時に提出された「Ｏｐｔｉｍｉｚｅｄ  Ｓｗｉｔｃｈｉｎｇ  Ｃｏｎｆｉｇｕｒａｔｉｏｎｓ  ｆｏｒ  Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  Ｔｒａｎｓｄｕｃｅｒ  Ａｒｒａｙｓ」と題する米国特許出願第１０／９７８，１７５号に開示されている。
【００６５】
本発明のまた別の態様では、センサと電子回路面の間の金属ルートには、図２２で分かるようにセンサ・アレイの面積と比べてより大きな面積を有する１つまたは複数の電子回路チップの使用を可能にするようなルート変更を含む。図２２は、サブストレート９４上に構築した複数のトランスジューサ下位素子３２であって、１対の電子回路チップ９０Ａ及び９０Ｂがサブストレート９４の底部に積層されており、各チップはそれぞれの複数の単位スイッチセル５０を備えるような複数のトランスジューサ下位素子３２を表している。金属ルート９６は、センサ面への接続が電子回路チップ９０Ａ及び９０Ｂの面積と比べてより小さい面積に制限されるようにして発散させている。
【００６６】
本発明について好ましい実施形態を参照しながら記載してきたが、当業者であれば、本発明の範囲を逸脱することなく様々な変更が実施されることがあること並びにその要素が等価物によって代用されることがあることを理解されよう。さらに、本発明の本質的な範囲を逸脱することなく、具体的な状況を本発明の教示に適合させるように多くの修正を実施することができる。したがって、本発明を実施するように企図された最適モードとして開示したこれら具体的な実施形態に本発明を限定しようと意図しておらず、むしろ本発明は、添付の特許請求の範囲の趣旨域内に属するすべての実施形態を含むように意図している。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。
【図面の簡単な説明】
【００６７】
【図１】典型的なｃＭＵＴセルの断面図である。
【図２】スイッチを介在させることなくその上部電極と底部電極のそれぞれを一緒に接続した７個の６角形ＭＵＴセルから形成した「デイジー」下位素子を表した図である。
【図３】１つの素子あたり概ね等しい面積を有するように構成したタイル配列をした「デイジー」下位素子からその各々がなるような４つの環状素子を備えたモザイク式アレイを扇形に切り出して表した図である。
【図４】共一体化させたｃＭＵＴ及び特定用途向け集積回路（ＡＳＩＣ）のアレイの断面図である。
【図５】ｃＭＵＴデバイス・サブストレートのＡＳＩＣスイッチ・マトリックスへの接続を表した断面図である。
【図６】６角配列をした対応する単位スイッチセルの上にある６角配列をしたｃＭＵＴ下位素子の上面図である。
【図７】矩形配列をした対応する単位スイッチセルの上にある６角配列をしたｃＭＵＴ下位素子の上面図である。
【図８】環状のトランスジューサ素子のアレイを横断する並進を表した図である。
【図９】各トランスジューサ下位素子があらゆるシステム・チャンネルにアクセスできるように、すべてのシステム・チャンネルをそのアレイ全体にわたって分布させるアーキテクチャを表した図である。
【図１０】下位素子の１つの横列あたり、マルチプレクサを介してシステム・チャンネルに接続された１つのバスラインを有するようにして各下位素子内のスイッチ数を制限しているアーキテクチャを表した図である。
【図１１】下位素子の１つの横列あたり複数のバスラインを有することにより、同じ横列内部の異なるシステム・チャンネル上の下位素子のグループ分けを可能にしているアーキテクチャを表した図である。
【図１２】第１の横列内のある下位素子の第２の横列の下位素子のバスラインへの接続を、第１の横列内のこの下位素子のマトリックス・スイッチを介して第２の横列内の隣接する下位素子のアクセス・スイッチに接続することによって接続可能にしている本発明の一実施形態によるアーキテクチャを表した図である。
【図１３】ｃＭＵＴアレイのある具体的な横列内のある具体的な下位素子を多数のシステム・チャンネル・バスラインのうちの任意の１つに接続することを可能にしている本発明の別の実施形態によるアーキテクチャを表した図である。
【図１４】バスラインがアクセス・スイッチ（黒点で示す）を介して下位素子のそれぞれの縦列に接続されている下位素子の６角アレイを表した図である。
【図１５】下位素子の幾つかがそれぞれのアクセス・スイッチ（黒点で示す）を介して垂直及び水平のバスラインに接続されている下位素子の６角アレイを表した図である。
【図１６】６角アレイの固有軸に沿ってバスラインが斜めに配置されている下位素子の６角アレイを表した図（アクセス・スイッチを黒点で示す）である。
【図１７】ある具体的な音響下位素子に関連付けされた電子回路内の共通接続点に対する図１３に示した実施形態に従った接続を表した図である。
【図１８】音響下位素子（図示せず）の下に構築されかつこれに電気的に接続された代表的な単位スイッチセルの各構成要素を表した図である。
【図１９】米国特許出願第１０／２４８，９６８号にすでに開示されているような、アクセス・スイッチと、該アクセス・スイッチの状態を制御するための回路と、を表した図である。
【図２０】下位素子幅を単一とした互いに密に実装されているリング（その一部分を弓形の破線で示す）を用いるための、アクセス・スイッチ及びマトリックス・スイッチ（アクセス・スイッチは黒点で示し、マトリックス・スイッチはダッシュ記号で示す）からなるアレイを表した図である。
【図２１】上部電極と底部電極を金属化ビアによって電子回路層に接続した代表的なｃＭＵＴセルを表した図である。
【図２２】センサと電子回路面の間の金属ルート設定がセンサ・アレイと比べてより大きな電子回路チップの使用を可能にさせるルート変更を含むような本発明の一実施形態を表した図である。
【符号の説明】
【００６８】
２  ｃＭＵＴトランスジューサ・セル
４  サブストレート
６  絶縁支持体
８  隔膜
１０  底部電極
１２  上部電極
１４  空洞
１６  トランスジューサ下位素子
１８  環状素子
３０  アクセス・スイッチ
３０’  アクセス・スイッチ
３２  下位素子
３４  バス
３４ａ  横列バスライン
３４ｂ  横列バスライン
３４ｃ  横列バスライン
３４ｄ  横列バスライン
３６  マトリックス・スイッチ
３８  システム・チャンネル
４０  マルチプレクサ式スイッチ
４２  共通接続点
４４  制御バス
４５  データバス
４６  接続
５０  ＣＭＯＳ下位素子
５０Ａ  電子回路セルの一部分
５０Ｂ  電子回路セルの一部分
５２  制御回路
５４  プログラミング回路
５６  ビア
６２  音響裏あて層
６４  導電性バンプ
６５  導電性パッド
６６  導電性パッド
７０  マルチプレクサ
７２  バスライン
７４  バスライン
７６  バスライン
８０  ライン
８２  バスライン
８４  バスライン
８８  記憶用ラッチ
９０  パワーライン（図１８）
９０  サブストレート（図２１）
９０Ａ  電子回路チップ
９０Ｂ  電子回路チップ
９２  パシベーション層
９４  サブストレート
９６  金属ルート
【図１】
2006129451.tif 000003
【図２】
2006129451.tif 000004
【図３】
2006129451.tif 000005
【図４】
2006129451.tif 000006
【図５】
2006129451.tif 000007
【図６】
2006129451.tif 000008
【図７】
2006129451.tif 000009
【図８】
2006129451.tif 000010
【図９】
2006129451.tif 000011
【図１０】
2006129451.tif 000012
【図１１】
2006129451.tif 000013
【図１２】
2006129451.tif 000014
【図１３】
2006129451.tif 000015
【図１４】
2006129451.tif 000016
【図１５】
2006129451.tif 000017
【図１６】
2006129451.tif 000018
【図１７】
2006129451.tif 000019
【図１８】
2006129451.tif 000020
【図１９】
2006129451.tif 000021
【図２０】
2006129451.tif 000022
【図２１】
2006129451.tif 000023
【図２２】
2006129451.tif 000024