(57)【要約】【課題】  相関演算器は、複数ユーザ、複数パスの復調を行う場合、復調するユーザ数またはパス数分必要になる。あらかじめ用意してある相関演算器の数に対して、少ないユーザ数や、取得パス数が少ない場合には、未使用となる相関演算器がある。【目的】  本発明は上記実情に鑑みて為されたもので、使用ユーザ数、取得パス数、ユーザの受信レート（拡散率）によって、演算に使用するビット数を変化させ、相関演算器以降の演算器を高速に動作させることによって、時分割に処理することができるスペクトラム拡散通信方式の逆拡散回路を提供することを目的とする。【選択図】図４
2006279695.tif 000002
【特許請求の範囲】
【請求項１】
複数種の拡散信号によりスペクトラム拡散されたアナログ受信信号をデジタル受信信号に変換するA/D変換器と、各々の前記拡散符号に対応した逆拡散符号を記憶する記憶手段と、前記記憶手段に記憶されている拡散符号を切り替えて時分割に出力する第１のセレクタと、前記デジタル受信信号を第１のデジタル受信信号及び第２のデジタル受信信号に分配を行うビット分配器と、前記ビット分配器の出力を切り替えて時分割に出力する第２のセレクタと、前記第１のセレクタから出力される拡散符号と前記第２のセレクタから出力されるデジタル受信号から相関演算を行う相関演算器と、前記相関演算器の出力を加算する加算器と、
を備えたことを特徴とする逆拡散装置。
【請求項２】
第２のセレクタは拡散率が大きい場合には、ビット分配器から出力される第１のデジタル受信信号を選択し相関演算器に出力し、拡散率が小さい場合には、ビット分配器から出力される第１のデジタル受信信号及び第２のデジタル受信信号とを切り替えて時分割で相関演算器に出力することを特徴とした請求項１記載の逆拡散装置。
【請求項３】
相関演算器は、A/D変換器の動作速度に対して複数倍の速度で相関演算を行うことを特徴とする請求項１及び請求項２記載の逆拡散装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信や無線ＬＡＮ等におけるスペクトラム拡散通信システムの受信機で用いられるスペクトラム拡散通信用相関回路に係り、オープンチャネル数や拡散率によって、演算に使用する受信信号ビット数を変え、演算結果の精度を制御することが可能な、スペクトラム拡散通信用相関回路及び復調回路及び受信装置に関する。
【背景技術】
【０００２】
一般に移動体通信又は無線ＬＡＮ（Local Area Network）等に用いられるスペクトラム拡散（Spread Spectrum:ＳＳ）通信システムでは、送信側では送信データに対して狭帯域変調（１次変調）を行い、更に拡散（２次変調）を行う、２段階の変調を行ってデータを送信し、受信側では、受信データに対して逆拡散を行って１次変調に戻してから、検波回路でベースバンド信号の生成を行っている。
【０００３】
そしてスぺクトラム拡散された受信信号の復調を行うための相関を出力するスペクトラム拡散通信用相関回路は、逆拡散回路、符号分割多重変調波の復調回路で構成され、具体的に、スペクトラム拡散通信用相関回路は、同期捕捉を行い検出された同期位相でスライディングコリレータ（Sliding Correlator）を用いて相関をとっている。
【０００４】
スペクトラム拡散通信方式のスライディングコリレータの構成及び動作について、図１を用いて説明する。図１のスライディングコリレータは、送信側で送信データの拡散時に用いられた符号系列を１チップ単位でシフトさせ受信データの逆拡散を行い、受信側の符号系列との相関を求めるものである。スライディングコリレータでは、符号系列長分のチップ数について受信データとの相関を得ることができる。
【０００５】
スペクトラム拡散通信方式のスライディングコリレータは、Ａ／Ｄ変換器１１と、乗算器１３と、ＰＮ（Pseudo-random  Noise）コードレジスタ１２と、加算器１４と遅延回路１５とから構成されている。
ここで遅延回路１５には、１シンボル分の受信データの処理が完了する毎に相関値をリセットする必要があるため、リセット機能のあるフリップフロップ（Flip Flop）又はレジスタを用いている。
【０００６】
送信機で拡散され送信されたアナログ信号は、受信機のアンテナにおいて受信された後、Ａ／Ｄ変換器１１に入力され、デジタルの受信データに変換される。
ここでアナログ信号のチップレートは４Ｍｃｐｓであり、Ａ／Ｄ変換器１１におけるデジタル変換はオーバーサンプリングのため、通常その４倍にあたる１６Ｍｂｐｓで、同一のアナログ信号１ビットあたり多ビット出力される。
【０００７】
Ａ／Ｄ変換器１１で４倍オーバサンプリングのデジタル信号に変換された受信データは１ビットずつ乗算器１３に出力され、乗算器１３においてＰＮコードレジスタ１２に記憶されているＰＮ（Pseudo-random Noise）コードとの乗算、すなわち逆拡散が行われる。ＰＮコードは送信機で拡散の際に用いられたものと同一のコードである。
【０００８】
乗算器１３は１チップ当たり１サンプルのデータとＰＮコードの乗算を行い、残り３サンプルのデータは使用しない。ＰＮコードレジスタ１２は４ＭｂｐｓでＰＮコードを１ビットずつ乗算器１３に出力している。
乗算器１３の乗算結果は加算器１４に出力される。加算器１４は遅延回路１５に格納されている累加算結果と乗算結果の加算を行い、新たな累加算結果を相関値として出力すると共に遅延回路１５にも出力する。遅延回路１５は、入力された累加算結果を格納する。
【０００９】
１シンボル分の乗算結果の累加算が終了すると、加算器１４から累加算結果が相関値として出力される。加算器１４の出力結果は遅延回路１５に格納されるので、相関値は遅延回路１５から出力するようにしても同様の結果を得ることができる。１シンボル分の相関値が出力されると、次のシンボルの相関値算出に備えるため、遅延回路１５は格納されている累加算結果をリセットする。
【００１０】
加算器１４から１シンボル単位に出力される相関値を基にして、さらにＣＤＭＡ復調回路において復調が行われる。以上がスペクトラム拡散通信用スライディングコリレータの動作である。
また、スペクトラム拡散通信方式では、２次変調として直行変調が用いられることもある。上述した従来のスペクトラム拡散通信方式のスライディングコリレータは、直行変調された受信データに対して相関値の出力を行う複素型のスライディングコリレータにも対応できる。
【００１１】
直交変調された受信データの復調方法について、以下に説明する。直交変調された受信データはそれぞれ、同相成分、直交成分とに分類できる。ここで同相成分をＲｉ、直交成分をＲｑ、拡散符号の同相成分をＣｉ、直交成分をＣｑとすると、逆拡散することで得られる復調信号Ｄは
【数１】
2006279695.tif 000003
【数２】
2006279695.tif 000004
と表される。（式１）より、復調信号の同相成分Ｄｉと直交成分Ｄｑはそれぞれ
【数３】
2006279695.tif 000005
【数４】
2006279695.tif 000006
と表される。（式３）及び（式４）のＤｉ、Ｄｑについて累加算を行い、両成分についての相関値を出力することが複素型スライディングコリレータの目的である。
【００１２】
上述した受信データの復調方法を実現する複素型スライディングコリレータの構成ブロック図を図２に示す。図２の複素型スライディングコリレータにおいて、受信機のアンテナで受信されたＣＤＭＡ変調アナログ信号は、同相成分及び直交成分とに分割され、それぞれＡ／Ｄ変換器２１Ａ，２１Ｂとに入力される。ここでアナログ信号のチップレートは４Ｍｃｐｓであり、Ａ／Ｄ変換器２１Ａ，２１Ｂにおけるデジタル変換はオーバーサンプリングのため、通常その４倍にあたる１６Ｍｂｐｓで、同一のアナログ信号１ビットあたり多ビット出力される。
また、拡散符号の同相成分及び直交成分はそれぞれ、ＰＮコードレジスタI２２Ａ、ＰＮコードレジスタQ２２Ｂに記憶されている。
【００１３】
図２の複素型スライディングコリレータにおいて、Ａ／Ｄ変換器２１Ａ，２１Ｂ及びＰＮコードレジスタ２２Ａ，２２Ｂから出力されるデジタル受信データ及び拡散符号は、相関演算部に入力される。相関演算部では、デジタル受信データ及び拡散符号は乗算器２３Ａ〜２３Ｄ、加算器２４Ａ，２４Ｂによって各成分の復調信号の導出式（式３）及び（式４）で示した演算が行われ、更に累加算器２４C，２４Dで同相成分と直交成分の１シンボル分の相関値をそれぞれ算出し、相関出力Ｉ及び相関出力Ｑとして出力する。累積加算器では１チップ当たり１サンプルの累積加算を行い、残り３サンプルは加算しない。
【００１４】
図２の複素型スライディングコリレータでは、ＣＤＭＡ変調アナログ信号は４Ｍｃｐｓのチップレートで送信され、複素型スライディングコリレータの各素子には１６Ｍｂｐｓクロックが入力されることにより、１６Ｍｂｐｓの速度で動作している。
複数ユーザ、複数パスの復調を行う場合、ＰＮコードレジスタと相関演算部は、復調するユーザ数またはパス数分必要になる。
【００１５】
従来のスペクトラム拡散通信方式の逆拡散回路の構成及び動作について、図３を用いて説明する。受信機のアンテナで受信されたＣＤＭＡ変調アナログ信号は、同相成分及び直交成分とに分割され、それぞれＡ／Ｄ変換器３１に入力される。図では同相成分と直交成分を一つの入力として示している。ここでアナログ信号のチップレートは４Ｍｃｐｓであり、Ａ／Ｄ変換器３１におけるデジタル変換はオーバーサンプリングのため、通常その４倍にあたる１６Ｍｂｐｓで、同一のアナログ信号１ビットあたり多ビット出力される。
【００１６】
Ａ／Ｄ変換器３１から出力される符号付１５ビットの受信データを、bit分配器３３にて上位８ビットを切り出した出力と、符号bit(MSB)+下位７ビットを切り出した２系統を出力する。
bit分配器３３から出力される信号は、セレクタ３８Ａ，３８Ｂによって上位８ビット、又は符号bit(MSB)+下位７ビットのラインのどちらかが選択され、相関演算器３４Ａ，３４Ｂに入力する。
【００１７】
複数ユーザの逆拡散符号の同相成分及び直交成分は、それぞれＰＮコードレジスタ３２Ａ，３２Ｂにそれぞれ記憶されており、相関演算器３４Ａ，３４Ｂに入力される。図３では逆拡散符号の同相成分と直交成分を一つの図で表している。
【００１８】
相関演算器３４Ａ，３４Ｂでは、デジタル受信データ及び拡散符号は乗算器、加算器によって各成分の復調信号の導出式（式３）及び（式４）で示した演算が行われ、更に累加算器で同相成分と直交成分の１シンボル分の相関値をそれぞれ算出し、相関出力Ｉ及び相関出力Ｑとして出力する。図３では相関出力Iと相関出力Ｑを一つの図で表している。
【００１９】
相関演算器３４Ａ，３４Ｂの出力は、それぞれビットシフト演算器３５Ａ，３５Ｂに入力される。ビットシフト演算器３５Ａ，３５Ｂは、制御部からの情報に応じた算術ビットシフトを行った結果を加算器４６へ出力する。
ビットシフト演算器３５Ａ，３５Ｂの出力は、両方ともに加算器３６に入力される。加算器３６では２つの演算結果を加算して出力する。
【００２０】
セレクタ３９Ａは、相関演算器３４Ａ，加算器３６，演算結果ＯＦＦの入力から一つを選択、同様にセレクタ３９Ｂは、相関演算器３４Ｂ，加算器３６，演算結果ＯＦＦの入力から一つを選択し、それぞれ相関演算結果として出力する。制御部３７は、セレクタ３８Ａ，３８Ｂ，３９Ａ，３９Ｂ、ビットシフト演算器に対して制御信号を出力し、それぞれを制御している。
【００２１】
複数ユーザ又は複数パス取得時は、制御部３７にてセレクタ３８Ａ，３８Ｂで、ｂｉｔ分配器３３から出力される上位８ビットのラインを選択する。また制御部３７にてセレクタ３９Ａ，３９Ｂで、相関演算器３４Ａ，３４Ｂの出力結果を選択する。こうすることで相関演算結果Ａ，Ｂには複数ユーザ又は複数パスの相関結果がそれぞれ出力される。
【００２２】
次に少ないユーザ数や、取得パス数が少ない場合、また拡散率の小さいレートで通信を行い特性良く受信する場合の動作について説明する。この場合、受信データはＡ／Ｄ変換器３１からの１５ビットの出力全てを使用して演算する動作を行う。制御部３７にてセレクタ３８Ａで、ｂｉｔ分配器３３から出力される上位８ビットのラインを選択、セレクタ３８Ｂでｂｉｔ分配器３３から出力される符号bit(MSB)+下位７ビットのラインを選択する。
【００２３】
相関演算器３４Ａでは上位８ビット、相関演算器３４Ｂでは符号bit(MSB)+下位７ビットの演算がそれぞれ行われる。相関演算器３４Ａ，３４Ｂそれぞれの出力は、後に加算器３６で加算されるので、ビットシフト演算器３５Ａ，３５Ｂにてそれぞれ適正なｂｉｔ位置に配置されるようにビットシフト演算される。制御部３７では処理するチャネルの拡散率と、後段の加算器３６の演算ｂｉｔ数に応じたシフト量を制御値としてビットシフト演算器３５Ａ，３５Ｂに、それぞれ通知し制御する。
【００２４】
ビットシフト演算器３５Ａ，３５Ｂの出力は、加算器３６に入力し加算される。制御部３７にてセレクタ３９Ａは加算器３６の出力を選択し相関結果Ａとして出力される。セレクタ３９BはＯＦＦを選択し出力を行わないか、加算器３６の出力を選択し相関結果Ｂとして出力される。セレクタ３９Ａ，３９Bの動作は逆の動作でもよく、制御部３７にてセレクタ３９Bは加算器３６の出力を選択し相関結果Ｂとして出力し、セレクタ３９ＡはＯＦＦを選択し出力を行わないか、加算器３６の出力を選択し相関結果Ａとして出力してもよい。
【００２５】
またセレクタ３９Ａは相関演算器３４Ａの出力を選択し受信データ上位８ビットを使用した演算結果を相関演算結果Ａに、セレクタ３９Ｂは加算器３６の出力を選択し受信データ１５ビットを使用した演算結果を相関演算結果Ｂとして出力することも可能である。使用する用途に応じて出力段のセレクタ３９Ａ，３９Ｂを制御することで、出力を換えることができる。このような場合には、Ａ／Ｄ変換器出力のビット数を出来るだけ多く使用することによって、演算精度を高め特性の向上を行う。また拡散率の小さいレートで通信を行う場合、累積加算回数が少なくなるので同様にＡ／Ｄ変換器出力のビット数を出来るだけ多く使用することによって、演算精度を高め特性の向上につながる。
【発明の開示】
【発明が解決しようとする課題】
【００２６】
上記で説明したように従来技術の図２に示す相関演算器は、複数ユーザ、複数パスの復調を行う場合、復調するユーザ数またはパス数分必要になる。あらかじめ用意してある相関演算器の数に対して、少ないユーザ数や、取得パス数が少ない場合には、未使用となる相関演算器がある。
本発明は上記実情に鑑みて為されたもので、使用ユーザ数、取得パス数、ユーザの受信レート（拡散率）によって、演算に使用するビット数を変化させ、相関演算器以降の演算器を高速に動作させることによって、時分割に処理することができるスペクトラム拡散通信方式の逆拡散回路を提供することを目的とする。
【課題を解決するための手段】
【００２７】
本発明は、複数種の拡散信号によりスペクトラム拡散されたアナログ受信信号をデジタル受信信号に変換するA/D変換器と、各々の前記拡散符号に対応した逆拡散符号を記憶する記憶手段と、前記記憶手段に記憶されている拡散符号を切り替えて時分割に出力する第１のセレクタと、前記デジタル受信信号を上位ビット及びMSBと下位ビットに分配を行うビット分配器と、前記ビット分配器の出力を切り替えて時分割に出力する第２のセレクタと、前記第１のセレクタから出力される拡散符号と前記第２のセレクタから出力されるデジタル受信号から相関演算を行う相関演算器と、前記相関演算器の出力を加算する加算器と、
を備えることで逆拡散装置の回路規模を縮小し、演算精度を向上することができる。
【００２８】
また本発明は、  第２のセレクタは拡散率が大きい場合には、ビット分配器から出力される第１のデジタル受信信号を選択し相関演算器に出力し、拡散率が小さい場合には、ビット分配器から出力される第１のデジタル受信信号及び第２のデジタル受信信号とを切り替えて時分割で相関演算器に出力することを特徴とした請求項１記載の逆拡散装置とすることで逆拡散装置の回路規模を縮小し、演算精度を向上することができる。また本発明は、相関演算器は、A/D変換器の動作速度に対して複数倍の速度で相関演算を行うことを特徴とする請求項１及び請求項２記載の逆拡散装置とすることで逆拡散装置の回路規模を縮小し、演算精度を向上することができる。
【発明の効果】
【００２９】
本発明の演算精度を高め特性の向上につながる効果が期待される逆拡散装置では、相関演算器に入力する受信データを制御し、相関演算器とビットシフト演算器を２倍の速度で動作させ、制御回路にてセレクタ、ビットシフト演算器、加算器を制御することによって、回路規模を削減することができる。
【発明を実施するための最良の形態】
【００３０】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現する手段であれば、どのような回路構成又は装置構成であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【００３１】
本発明の実施の形態におけるスペクトラム拡散方式の逆拡散回路の１構成例について、図４を用いて説明する。受信機のアンテナで受信されたＣＤＭＡ変調アナログ信号は、同相成分及び直交成分とに分割され、それぞれＡ／Ｄ変換器４１に入力される。図４では同相成分と直交成分を一つの入力として示している。ここでアナログ信号のチップレートは４Ｍｃｐｓであり、Ａ／Ｄ変換器４１におけるデジタル変換はオーバーサンプリングのため、通常その４倍にあたる１６Ｍｂｐｓで、同一のアナログ信号１ビットあたり多ビット出力される。
【００３２】
Ａ／Ｄ変換器４１から出力される符号付１５ビットの受信データを、bit分配器４３にて上位８ビットを切り出した出力と、符号bit(MSB)+下位７ビットを切り出した２系統を出力する。
bit分配器４３から出力される信号は、セレクタ４８によって上位８ビット、又は符号bit(MSB)+下位７ビットのラインのどちらかが選択され、相関演算器４４に入力する。
複数ユーザの逆拡散符号の同相成分及び直交成分は、それぞれＰＮコードレジスタ４２Ａ，４２Ｂにそれぞれ記憶されており、セレクタ４１０によってどちらかが選択され、相関演算器４４に入力される。図４では逆拡散符号の同相成分と直交成分を一つの図で表している。
【００３３】
相関演算器４４では、デジタル受信データ及び拡散符号は乗算器、加算器によって各成分の復調信号の導出式（式３）及び（式４）で示した演算が行われ、更に累加算器で同相成分と直交成分の１シンボル分の相関値をそれぞれ算出し、相関出力Ｉ及び相関出力Ｑとして出力する。図４では相関出力Iと相関出力Ｑを一つの図で表している。相関演算器４４は、前段のA/D変換器４１の動作速度に対して２倍の３２Ｍｂｐｓの速度で動作し、セレクタ４８で切り替えて入力されるデータと、セレクタ４１０で切り替えて入力されるPNコードを時分割で処理する。ここで、相関演算器４４の動作速度は、A/D変換器４１の動作速度に対して２倍の例を示しているが、A/D変換器の動作速度に対して複数倍の速さで動作させるようにしてもよい。
【００３４】
時分割処理された相関演算器４４の出力は、ビットシフト演算器４５に入力される。ビットシフト演算器４５は、制御部からの情報に応じた算術ビットシフトを行った結果を加算器４６へ出力する。
加算器４６では、ビットシフト演算器から時分割に交互に入力される、上位８ビットの演算結果と符号bit(MSB)+下位７ビットの演算結果を加算して出力する。セレクタ４９は、相関演算器４４，加算器４６の出力からどちらか一つを選択し、それぞれ相関演算結果として出力する。制御部４７は、セレクタ４８，４９，４１０、ビットシフト演算器４５、加算器４６に対して制御信号を出力し、それぞれを制御している。
【００３５】
複数ユーザ又は複数パス取得時は、制御部４７にてセレクタ４８で、ｂｉｔ分配器４３から出力される上位８ビットのラインを選択する。また制御部４７にてセレクタ４９で、相関演算器４４の出力結果を選択する。このようにすることで相関演算結果には複数ユーザ又は複数パスの相関結果が時分割に出力される。
【００３６】
次に少ないユーザ数や、取得パス数が少ない場合、また拡散率の小さいレートで通信を行い特性良く受信する場合の動作について説明する。この場合、受信データはＡ／Ｄ変換器４１からの１５ビット出力全てを使用して演算する動作を行う。制御部４７にてセレクタ４８で、ｂｉｔ分配器４３から出力される上位８ビットのラインと、符号bit(MSB)+下位７ビットのラインを時分割に選択する。相関演算器４４では上位８ビット、符号bit(MSB)+下位７ビットの演算をそれぞれ時分割に行う。
【００３７】
相関演算器４４の出力は、後に加算器４６で加算されるので、ビットシフト演算器４５にて時分割に入力されるデータをそれぞれ適正なｂｉｔ位置に配置されるようにビットシフト演算される。制御部４７では処理するチャネルの拡散率と、後段の加算器４６の演算ｂｉｔ数に応じたシフト量を制御値としてビットシフト演算器４５に通知し制御する。加算器４６に入力される時分割のデータは、上位８ビットの相関演算結果と、符号bit(MSB)+下位７ビットの相関演算結果が交互に入力され、それぞれの対応したデータを加算し出力する。セレクタ４９は制御部４７にて加算器４６の出力を選択し相関演算結果として出力する。
【００３８】
従来技術の逆拡散回路では、相関演算器とビットシフト演算器をそれぞれ２つずつ、上位８ビット処理用、符号bit(MSB)+下位７ビット処理用として用意していたが、本発明の逆拡散回路では相関演算器とビットシフト演算器をそれぞれ１つにして複数倍の速度で動作させ、制御回路にてセレクタ、加算器を制御することによって回路規模を削減した逆拡散回路を実現することができる。
【図面の簡単な説明】
【００３９】
【図１】スライディングコリレータの構成例図
【図２】複素スライディングコリレータの構成例図
【図３】従来の逆拡散回路の構成例図
【図４】本発明の逆拡散回路の構成例図
【符号の説明】
【００４０】
４１…A/D変換器、４２…PNコードレジスタ、４３…bit分配器、４４…相関演算器、４５…ビットシフト演算器
４６…加算器、４７…制御部
【図１】
2006279695.tif 000007
【図２】
2006279695.tif 000008
【図３】
2006279695.tif 000009
【図４】
2006279695.tif 000010