(57)【要約】【課題】入力信号の通信速度に応じた最適な周波数でサンプリングしてフィルタリングする。【解決手段】  周波数検出部２が通信用信号の通信速度を検出し、この検出した通信速度に応じたサンプリングクロックをクロック生成部３が生成し、クロック信号用のサンプリング部４とデータ信号用のサンプリング部５において、入力クロック信号と入力データ信号をこのサンプリングクロックでサンプリングしてフィルタリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、検出した通信速度に応じて最適なサンプリングフィルタ回路を選択する。【選択図】  図１
2006303928.tif 000002
【特許請求の範囲】
【請求項１】
通信用信号が入力され、該通信用信号の通信速度を検出する通信速度検出部と、
検出した通信速度に応じたサンプリングクロックを生成するクロック生成部と、
該通信用信号を該サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力するサンプリング部とを有するフィルタ装置。
【請求項２】
信号の通信速度を検出する通信速度検出部と、
検出した通信速度に応じたサンプリングクロックを生成するクロック生成部と、
入力した通信用信号を該サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力するサンプリング部とを有し、
該通信速度検出部は、該サンプリング部からの出力信号の通信速度を、該通信用信号の通信速度として検出するフィルタ装置。
【請求項３】
前記サンプリング部の後段に、該サンプリング部からの出力信号の位相を調整する位相制御部を更に有する請求項１または２に記載のフィルタ装置。
【請求項４】
前記サンプリング部は、
前記通信用信号として、周波数特性の異なる複数のサンプリングフィルタ回路から、前記検出した通信速度に応じて該サンプリングフィルタ回路を選択して、一方の入力信号を前記サンプリングクロックでサンプリングするとともに、信号出力する第１サンプリング部と、
該通信用信号として、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じてサンプリングフィルタ回路を選択して、他方の入力信号を該サンプリングクロックでサンプリングするとともに、信号出力する第２サンプリング部とを有する請求項１〜３のいずれかに記載のフィルタ装置。
【請求項５】
前記通信速度検出部は、前記通信用信号として一方の入力信号または他方の入力信号または両方の入力信号が入力されて、該通信用信号の通信速度を検出する請求項１〜４のいずれかに記載のフィルタ装置。
【請求項６】
前記通信速度検出部は、前記通信用信号をその通信速度に応じた、前記サンプリングフィルタ回路選択用の選択信号に変換するデコーダ部を有する請求項１または５に記載のフィルタ装置。
【請求項７】
前記サンプリング部は、前記通信用信号をその通信速度に応じた、前記サンプリングフィルタ回路選択用の選択信号に変換するデコーダ部を有する請求項２または５に記載のフィルタ装置。
【請求項８】
前記通信速度検出部は、所定時間内の前記通信用信号の周波数をカウントするカウンタ部を有する請求項１、２、５および６のいずれかに記載のフィルタ装置。
【請求項９】
前記クロック生成部は、前記通信速度検出部からの検出通信速度に応じた分周係数値を出力すると共に、所定周波数のクロック信号を出力する分周制御回路と、該分周制御回路からの分周係数値に基づいて該所定周波数のクロック信号を分周して前記通信用信号のサンプリングクロックを出力する分周回路とを有する請求項１または２に記載のフィルタ装置。
【請求項１０】
前記分周制御回路は、前記通信速度検出部からの検出通信速度に応じて分周係数値を決定するまでの期間にも、前記所定周波数のクロック信号を出力し、前記分周回路は、該所定周波数のクロック信号を前記サンプリングクロックとして出力する請求項９に記載のフィルタ装置。
【請求項１１】
前記サンプリング部は、前記周波数特性として、異なるカットオフ周波数ｆｃを持つ複数のサンプリングフィルタ回路と、該複数のサンプリングフィルタ回路から、前記通信用信号の通信速度に応じた所定のサンプリングフィルタ回路を選択するサンプリングフィルタ回路選択部とを有する請求項１、２および４のいずれかに記載のフィルタ装置。
【請求項１２】
前記サンプリングフィルタ回路選択部は、前記複数のサンプリングフィルタ回路に対してそれぞれ、データ通信が正常に行われているかどうかを判定するデータ通信判定部と、該データ通信が正常に行われているサンプリングフィルタ回路の中で周波数特性の最も低いサンプリングフィルタ回路を選択する選択信号を出力する選択信号出力部と、該選択信号によって該複数のサンプリングフィルタ回路の各出力信号から一つの出力信号を選択するセレクタ部とを有する請求項１１に記載のフィルタ装置。
【請求項１３】
前記サンプリング部は、前記周波数特性として、異なるカットオフ周波数ｆｃを持つ複数のサンプリングフィルタ回路と、該複数のサンプリングフィルタ回路から、前記選択信号に基づいて、前記通信用信号の通信速度に応じた最適なサンプリングフィルタ回路を選択するセレクタ部とを有する請求項６または７に記載のフィルタ装置。
【請求項１４】
前記セレクタ部は、その選択制御にヒステリシス特性を持たせている請求項１３に記載のフィルタ装置。
【請求項１５】
前記サンプリングフィルタ回路は、前記通信用信号がデータ入力され、前記サンプリングパルスがクロック入力される複数段のシフトレジスタと、該シフトレジスタの各段の出力端がそれぞれ接続され、各乗算係数がそれぞれ設定された各乗算回路と、該各乗算回路からの乗算出力結果をそれぞれ加算する加算回路とを有する請求項１、２、４および１１〜１３のいずれかに記載のフィルタ装置。
【請求項１６】
前記サンプリング部は、
前記通信用信号として、一方入力信号を前記サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、前記検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第１サンプリング部と、
該通信用信号として、他方入力信号を該サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第２サンプリング部とを有し、
前記位相制御部は、該第１サンプリング部からの一方出力信号と、該第２サンプリング部からの他方出力信号との位相差が「０」になるように両出力信号の遅延量を設定している請求項３に記載のフィルタ装置。
【請求項１７】
前記サンプリング部は、
前記通信用信号として、一方入力信号を前記サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、前記検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第１サンプリング部と、
該通信用信号として、他方入力信号を該サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第２サンプリング部とを有し、
前記位相制御部は、該第１サンプリング部からの一方出力信号と、該第２サンプリング部からの他方出力信号との位相差が一方入力信号と他方入力信号間の位相差と等しくなるように両出力信号の遅延量を設定している請求項３に記載のフィルタ装置。
【請求項１８】
前記サンプリング部は、
前記通信用信号として、一方入力信号を前記サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、前記検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第１サンプリング部と、
該通信用信号として、他方入力信号を該サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第２サンプリング部とを有し、
前記位相制御部は、該第１サンプリング部からの一方出力信号のエッジと、該第２サンプリング部からの他方出力信号のエッジの生成順序が一方入力信号のエッジと他方入力信号のエッジの入力順序と等しくなるように両出力信号の遅延量を設定している請求項３に記載のフィルタ装置。
【請求項１９】
前記位相制御部は、前記サンプリング部からの出力信号がデータ入力され、前記サンプリングクロックがクロック入力される複数段のシフトレジスタと、前記通信用信号の両入力信号に対する各サンプリングクロックから、一方入力信号の周期Ｔ１と他方入力信号の周期Ｔ２の差を整数倍したデータに対応する位相制御信号を生成する位相制御信号生成部と、この位相制御信号に基づいて、該シフトレジスタの各段毎に遅延量が順次異なっている複数の出力遅延信号から選択するセレクタ部とを有する請求項３および１６〜１８のいずれかに記載のフィルタ装置。
【請求項２０】
前記通信速度検出部は、前記通信速度としてビットレートＦbpsを検出し、
前記クロック生成部は、２ＦHz以上のサンプリングクロック(NHz) を生成する請求項１または２に記載のフィルタ装置。
【請求項２１】
前記通信用信号の通信速度に応じて前記サンプリングクロックと前記サンプリングフィルタ回路を一組選択する請求項１または２に記載のフィルタ装置。
【請求項２２】
前記サンプリング部は、
前記複数のサンプリングフィルタ回路に対して、仕様が要求するフィルタリング特性を維持し、
前記クロック生成部は、前記サンプリングクロックに対して選択可能な周波数のうち下限値を選択する請求項１、２、４および９のいずれかに記載のフィルタ装置。
【請求項２３】
前記サンプリング部は、
前記複数のサンプリングフィルタ回路に対して、仕様が要求するフィルタリング特性を維持し、
前記クロック生成部は、除去可能なスパイクノイズ幅を最大にするように、前記サンプリングクロックに対して選択可能な周波数のうち下限値を選択する請求項１、２、４および９のいずれかに記載のフィルタ装置。
【請求項２４】
前記サンプリング部は、前記周波数特性として、異なるカットオフ周波数ｆｃを持つ複数のサンプリングフィルタ回路と、該複数のサンプリングフィルタ回路に対してそれぞれ、データ通信が正常に行われているかどうかを判定するデータ通信判定部と、該データ通信が正常に行われているサンプリングフィルタ回路の中から、所定のサンプリングフィルタ回路を選択するサンプリングフィルタ回路選択部とを有する請求項１、２および４のいずれかに記載のフィルタ装置。
【請求項２５】
前記データ通信判定部は、前記通信用信号に含まれるデータ通信先のデバイスＩＤと、記憶部内のデバイスＩＤとが一致した場合にのみデータ通信が正常であると判定する請求項１２または２４に記載のフィルタ装置。
【請求項２６】
前記サンプリングフィルタ回路選択部は、仕様が要求するフィルタリング特性を維持し、かつトグル率の最も低いサンプリングフィルタ回路を選択する請求項２４に記載のフィルタ装置。
【請求項２７】
前記サンプリングフィルタ回路選択部は、仕様が要求するフィルタリング特性を維持し、かつ前記サンプリングクロックが供給されるサンプリングフィルタ回路の回路面積が最も小さい回路を選択する請求項２４に記載のフィルタ装置。
【請求項２８】
前記サンプリングフィルタ回路選択部は、仕様が要求するフィルタリング特性を維持し、かつ前記サンプリングクロックが供給されるサンプリングフィルタ回路の論理素子数が最も少ないサンプリングフィルタ回路を選択する請求項２４に記載のフィルタ装置。
【請求項２９】
前記通信速度検出部は、前記通信用信号の通信開始から数ビットのみを用いて前記通信速度検出する請求項１または２に記載のフィルタ装置。
【請求項３０】
前記通信速度検出部は、前記送信先デバイスへの通信を示す通信用信号の一部のみを用いて前記通信速度を検出する請求項１、２および２９のいずれかに記載のフィルタ装置。
【請求項３１】
前記通信速度検出部は、通信速度検出精度を高めるべく、本デバイスへの通信に以前に使用した前記通信速度を記憶し、記憶した通信速度から通信速度検出を行う請求項１、２、２９および３０のいずれかに記載のフィルタ装置。
【請求項３２】
入力系列信号を一定期間、前記複数のサンプリングフィルタ回路でフィルタリングし、正常にフィルタリングできたサンプリングフィルタ回路の中から、以後使用するサンプリングフィルタ回路を選択する請求項１または２に記載のフィルタ装置。
【請求項３３】
入力系列信号を一定期間、前記複数のサンプリングフィルタ回路でフィルタリングし、前記データ通信判定部のデータ通信判定により正常にフィルタリングできたサンプリングフィルタ回路の中から、前記サンプリングフィルタ回路選択部は、以前に使用して記憶されているサンプリングフィルタ回路を選択する請求項１２または２４に記載のフィルタ装置。
【請求項３４】
入力系列信号を一定期間、前記複数のサンプリングフィルタ回路でフィルタリングし、前記データ通信判定部のデータ通信判定により正常にフィルタリングできたサンプリングフィルタ回路の中から、前記サンプリングフィルタ回路選択部は、以後使用するサンプリングフィルタ回路を選択する請求項１２または２４に記載のフィルタ装置。
【請求項３５】
前記通信用信号は、入力クロック信号と入力データ信号の両入力信号である請求項１、２、４〜９および１１〜１３のいずれかに記載のフィルタ装置。
【請求項３６】
請求項１〜３５のいずれかに記載のフィルタ装置と、該フィルタ装置でフィルタリングされた出力信号を受信する通信コアとを有する通信処理装置。
【請求項３７】
請求項３５に記載の通信処理装置と、該通信処理装置に通信用信号を送信する送信元デバイスとを通信網に有し、該送信元デバイスは、該通信用信号を所定の通信速度で送信し、この送信が該通信処理装置のフィルタ装置側で転送失敗したとき、該通信処理装置からの転送失敗情報を受けて、該通信用信号と同じ通信用信号を前回の通信速度より低い通信速度で該通信処理装置に送信するように制御が為される通信処理システム。
【請求項３８】
通信用信号のノイズ除去用のフィルタ装置および、該フィルタ装置でフィルタリングされた出力信号を受信する通信コアを有する通信処理装置と、該通信処理装置に該通信用信号を送信する送信元デバイスとを通信網に有し、該送信元デバイスは、該通信用信号を所定の通信速度で送信し、この送信が該通信処理装置のフィルタ装置側で転送失敗したとき、該通信処理装置からの転送失敗情報を受けて、該通信用信号と同じ通信用信号を前回の通信速度より低い通信速度で該通信処理装置に送信するように制御が為される通信処理システム。
【請求項３９】
入力される通信用信号の通信速度に応じて、サンプリングパルスの周波数と、該サンプリングパルスによって駆動するサンプリングフィルタ回路の周波数特性とを自動設定するフィルタリング方法。
【請求項４０】
前記通信用信号は、入力クロック信号と入力データ信号の両入力信号である請求項３９に記載のフィルタリング方法。
【請求項４１】
前記サンプリングクロックに対して選択可能な周波数のうち下限値を選択する請求項３９に記載のフィルタリング方法。
【請求項４２】
前記サンプリングフィルタ回路に対して選択設定可能な周波数特性のうち周波数特性の最も低いサンプリングフィルタ回路を選択する請求項３９に記載のフィルタリング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばデータ通信などにおいて、二線式シリアル転送線路から入力されるクロック信号、データ信号および制御信号などの入力信号のノイズ除去に用いるディジタルノイズフィルタ回路などのフィルタ装置、これを用いてノイズ除去してデータ通信を行う通信処理装置、これを用いた通信処理システムおよびこれらを用いたフィルタリング方法に関する。
【背景技術】
【０００２】
従来、この種のフィルタ装置を用いたノイズ除去技術として、図１４に示すように従来の一般的なアナログフィルタ（ローパスフィルタ）を通信処理ＬＳＩの内部前段に使用した場合には、そのカットオフ周波数ｆｃ＝１／（２π＊Ｒ＊Ｃ）は予め設置された抵抗Ｒと容量Ｃとにより固定的に決定される。また、図１５に示すように従来の一般的なアナログフィルタを通信処理ＬＳＩの外部に使用した場合には、外部の抵抗Ｒと容量Ｃを変更してカットオフ周波数ｆｃを変えて、ノイズの性質変化にも対応することができる。
【０００３】
一方、従来の一般的なデジタルフィルタを用いてノイズ除去を行う場合には、図１６に示すようにクロック生成部から出力されるサンプリング周波数によってサンプリングを行えばアナログフィルタの場合と同じようにノイズ除去を行うことができる。
【０００４】
このノイズ除去技術として特許文献１〜５が開示されている。これらの特許文献１〜５について簡単に説明する。
【０００５】
特許文献１として「パルス入力回路」が開示されている。この特許文献１では、入力クロック信号と、受信側のデバイス内の双安定マルチバイブレータの出力クロックとを比較し、その比較結果による一致が一定時間持続するかどうかを判断することでノイズを除去している。即ち、ここでは、ある幅以下のノイズを除去するために、入力クロック信号を用いて、ある幅以下のノイズを拾わない双安定マルチバイブレータにより所定幅以下のノイズのないクロックを作り出している。
【０００６】
特許文献２として「変動バンド幅デジタル信号検出器」が開示されている。この特許文献２では、入力信号を時間変動フィルタに通し、ノイズのない最適なサンプリングポイントを求めることで周期的なノイズを除去している。
【０００７】
特許文献３として「ノイズ抑制器回路」が開示されている。この特許文献３では、入力信号Ａに、この入力信号Ａを一定時間遅延させた入力遅延信号Ａ’を重畳させることによりノイズ成分を差し引いて周期的ノイズ成分を抑制するものである。
【０００８】
特許文献４として「無線周波数ノイズ・キャンセラ」が開示されている。この特許文献４では、非転送期間中に、入力信号がどの程度レベル変動するのかどうかを検出することによりどんなノイズが乗っているかを検出し、その検出したレベル変動を取り除くように最適なフィルタリング係数を推定している。これにより、このノイズ（レベル変動）を取り除くように、その非転送期間中に推定した最適なフィルタリング係数を、非転送期間後の転送期間中に適用してフィルタの最適化を図っている。
【０００９】
特許文献５として「通信装置」が開示されている。この特許文献５では、データ信号およびクロック信号が入力される２線式以上の場合に、一方の入力信号にノイズが乗ると他方の入力信号にも同じ位置にノイズが乗る性質を利用して、一方の入力信号のあるレベル変化が所定時間持続するかどうかを判断することでノイズを検出し、両入力信号を差し引くことでノイズを除去することができる。ノイズ除去後のクロック信号で他方のデータ信号をサンプリングする。
【特許文献１】特開昭５８−２０５３２７号公報
【特許文献２】特開平３−２９２０２０号公報
【特許文献３】特表２０００−５０７０５４号公報
【特許文献４】特表２０００−５０９５７７号公報
【特許文献５】特開２００１−３１８８８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
一般的なアナログフィルタをノイズ除去用のローパスフィルタとして通信処理ＬＳＩの内部に使用した場合（図１４）には、そのカットオフ周波数ｆｃ＝１／（２π＊Ｒ＊Ｃ）は予め設置された抵抗Ｒと容量Ｃとにより固定的に決定されるため、カットオフ周波数ｆｃの値を変えることができない。これによって、ノイズの性質が変わりカットオフ周波数ｆｃも変化する場合には、その変化する任意のカットオフ周波数ｆｃに対応できない。また、この一般的なアナログフィルタを通信処理ＬＳＩの外側に使用した場合（図１５）には、抵抗Ｒと容量Ｃによって決まるカットオフ周波数ｆｃを可変にすることができるものの、部品点数が増えてアナログフィルタを小型化しにくい。
【００１１】
特許文献１〜５では、ある幅のノイズを除去したいときに、予めカットオフ周波数ｆｃを決めてしまうとその範囲外のノイズが入力されてくると、対応できない。入力信号のビットレートが変動した場合でもサンプリング周期は一定であり、除去可能なスパイクノイズはビットレートと無関係に一定となってしまう。フィルタ回路で消費される電力がビットレートと無関係となる。
【００１２】
特許文献１，５では、サンプリングパルスの計数を基準にノイズ判定を行うため、除去されるノイズは発信器の時定数で規定される。特許文献１ではノイズが複数回入力された場合には誤認識が発生する。
【００１３】
特許文献２，３では、周期的ノイズは除去可能であるが、突発的なスパイクノイズは除去しきれない。
【００１４】
特許文献４では、非転送期間中と転送期間中とでノイズが変化する場合に、転送期間中だけに発生したノイズに対してフィルタリング係数を最適化できない。また、アナログ信号の基準信号を必要とする。
【００１５】
特許文献５では、ノイズ発生時刻を両入力信号のうち入力クロック信号のみで推定しているため、入力クロック信号以外の注目していない入力信号（データ信号）にのみに混入したノイズは除去できない。
【００１６】
本発明は、上記従来の問題を解決するもので、入力信号の通信速度に応じた最適な周波数でサンプリングしてフィルタリングを行うことができるフィルタ装置、これを用いてノイズ除去してデータ通信を行う通信処理装置、これを用いた通信処理システムおよびこれらを用いたフィルタリング方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明のフィルタ装置は、通信用信号が入力され、該通信用信号の通信速度を検出する通信速度検出部と、検出した通信速度に応じたサンプリングクロックを生成するクロック生成部と、該通信用信号を該サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力するサンプリング部とを有するものであり、そのことにより上記目的が達成される。
【００１８】
本発明のフィルタ装置は、信号の通信速度を検出する通信速度検出部と、検出した通信速度に応じたサンプリングクロックを生成するクロック生成部と、入力した通信用信号を該サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力するサンプリング部とを有し、該通信速度検出部は、該サンプリング部からの出力信号の通信速度を、該通信用信号の通信速度として検出するものであり、そのことにより上記目的が達成される。
【００１９】
また、好ましくは、本発明のフィルタ装置におけるサンプリング部の後段に、該サンプリング部からの出力信号の位相を調整する位相制御部を更に有する。
【００２０】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリング部は、前記通信用信号として、周波数特性の異なる複数のサンプリングフィルタ回路から、前記検出した通信速度に応じて該サンプリングフィルタ回路を選択して、一方の入力信号を前記サンプリングクロックでサンプリングするとともに、信号出力する第１サンプリング部と、該通信用信号として、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じてサンプリングフィルタ回路を選択して、他方の入力信号を該サンプリングクロックでサンプリングするとともに、信号出力する第２サンプリング部とを有する。即ち、このサンプリング部は、前記通信用信号として、一方入力信号を前記サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、前記検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第１サンプリング部と、該通信用信号として、他方入力信号を該サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じてサンプリングフィルタ回路を選択して信号出力する第２サンプリング部とを有する。
【００２１】
さらに、好ましくは、本発明のフィルタ装置における通信速度検出部は、前記通信用信号として一方入力信号または他方入力信号または両方の入力信号が入力されて、該通信用信号の通信速度を検出する。
【００２２】
さらに、好ましくは、本発明のフィルタ装置における通信速度検出部は、前記通信用信号をその通信速度に応じた、前記サンプリングフィルタ回路選択用の選択信号に変換するデコーダ部を有する。
【００２３】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリング部は、前記通信用信号をその通信速度に応じた、前記サンプリングフィルタ回路選択用の選択信号に変換するデコーダ部を有する。
【００２４】
さらに、好ましくは、本発明のフィルタ装置における通信速度検出部は、所定時間内の前記通信用信号の周波数をカウントするカウンタ部を有する。
【００２５】
さらに、好ましくは、本発明のフィルタ装置におけるクロック生成部は、前記通信速度検出部からの検出通信速度に応じた分周係数値を出力すると共に、所定周波数のクロック信号を出力する分周制御回路と、該分周制御回路からの分周係数値に基づいて該所定周波数のクロック信号を分周して前記通信用信号のサンプリングクロックを出力する分周回路とを有する。
【００２６】
さらに、好ましくは、本発明のフィルタ装置における分周制御回路は、前記通信速度検出部からの検出通信速度に応じて分周係数値を決定するまでの期間にも、前記所定周波数のクロック信号を出力し、前記分周回路は、該所定周波数のクロック信号を前記サンプリングクロックとして出力する。
【００２７】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリング部は、前記周波数特性として、異なるカットオフ周波数ｆｃを持つ複数のサンプリングフィルタ回路と、該複数のサンプリングフィルタ回路から、前記通信用信号の通信速度に応じた所定のサンプリングフィルタ回路を選択するサンプリングフィルタ回路選択部とを有する。
【００２８】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリングフィルタ回路選択部は、前記複数のサンプリングフィルタ回路に対してそれぞれ、データ通信が正常に行われているかどうかを判定するデータ通信判定部と、該データ通信が正常に行われているサンプリングフィルタ回路の中で周波数特性の最も低いサンプリングフィルタ回路を選択する選択信号を出力する選択信号出力部と、該選択信号によって該複数のサンプリングフィルタ回路の各出力信号から一つの出力信号を選択するセレクタ部とを有する。
【００２９】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリング部は、前記周波数特性として、異なるカットオフ周波数ｆｃを持つ複数のサンプリングフィルタ回路と、該複数のサンプリングフィルタ回路から、前記選択信号に基づいて、前記通信用信号の通信速度に応じた最適なサンプリングフィルタ回路を選択するセレクタ部とを有する。
【００３０】
さらに、好ましくは、本発明のフィルタ装置におけるセレクタ部は、その選択制御にヒステリシス特性を持たせている。
【００３１】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリングフィルタ回路は、前記通信用信号がデータ入力され、前記サンプリングパルスがクロック入力される複数段のシフトレジスタと、該シフトレジスタの各段の出力端がそれぞれ接続され、各乗算係数がそれぞれ設定された各乗算回路と、該各乗算回路からの乗算出力結果をそれぞれ加算する加算回路とを有する。
【００３２】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリング部は、前記通信用信号として、一方入力信号を前記サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、前記検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第１サンプリング部と、該通信用信号として、他方入力信号を該サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第２サンプリング部とを有し、前記位相制御部は、該第１サンプリング部からの一方出力信号と、該第２サンプリング部からの他方出力信号との位相差が「０」になるように両出力信号の遅延量を設定している。
【００３３】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリング部は、前記通信用信号として、一方入力信号を前記サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、前記検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第１サンプリング部と、該通信用信号として、他方入力信号を該サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第２サンプリング部とを有し、前記位相制御部は、該第１サンプリング部からの一方出力信号と、該第２サンプリング部からの他方出力信号との位相差が一方入力信号と他方入力信号間の位相差と等しくなるように両出力信号の遅延量を設定している。
【００３４】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリング部は、前記通信用信号として、一方入力信号を前記サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、前記検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第１サンプリング部と、該通信用信号として、他方入力信号を該サンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、該検出した通信速度に応じて該サンプリングフィルタ回路を選択して信号出力する第２サンプリング部とを有し、前記位相制御部は、該第１サンプリング部からの一方出力信号のエッジと、該第２サンプリング部からの他方出力信号のエッジの生成順序が一方入力信号のエッジと他方入力信号のエッジの入力順序と等しくなるように両出力信号の遅延量を設定している。
【００３５】
さらに、好ましくは、本発明のフィルタ装置における位相制御部は、前記サンプリング部からの出力信号がデータ入力され、前記サンプリングクロックがクロック入力される複数段のシフトレジスタと、前記通信用信号の両入力信号に対する各サンプリングクロックから、一方入力信号の周期Ｔ１と他方入力信号の周期Ｔ２の差を整数倍したデータに対応する位相制御信号を生成する位相制御信号生成部と、この位相制御信号に基づいて、該シフトレジスタの各段毎に遅延量が順次異なっている複数の出力遅延信号から選択するセレクタ部とを有する。
【００３６】
さらに、好ましくは、本発明のフィルタ装置における通信速度検出部は、前記通信速度としてビットレートＦbpsを検出し、前記クロック生成部は、２ＦHz以上のサンプリングクロック(NHz) を生成する。
【００３７】
さらに、好ましくは、本発明のフィルタ装置における通信用信号の通信速度に応じて前記サンプリングクロックと前記サンプリングフィルタ回路を一組選択する。
【００３８】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリング部は、前記複数のサンプリングフィルタ回路に対して、仕様が要求するフィルタリング特性を維持し、前記クロック生成部は、前記サンプリングクロックに対して選択可能な周波数のうち下限値を選択する。
【００３９】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリング部は、前記複数のサンプリングフィルタ回路に対して、仕様が要求するフィルタリング特性を維持し、前記クロック生成部は、除去可能なスパイクノイズ幅を最大にするように、前記サンプリングクロックに対して選択可能な周波数のうち下限値を選択する。
【００４０】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリング部は、前記周波数特性として、異なるカットオフ周波数ｆｃを持つ複数のサンプリングフィルタ回路と、該複数のサンプリングフィルタ回路に対してそれぞれ、データ通信が正常に行われているかどうかを判定するデータ通信判定部と、該データ通信が正常に行われているサンプリングフィルタ回路の中から、所定のサンプリングフィルタ回路を選択するサンプリングフィルタ回路選択部とを有する。
【００４１】
さらに、好ましくは、本発明のフィルタ装置におけるデータ通信判定部は、前記通信用信号に含まれるデータ通信先のデバイスＩＤと、記憶部内のデバイスＩＤとが一致した場合にのみデータ通信が正常であると判定する。
【００４２】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリングフィルタ回路選択部は、仕様が要求するフィルタリング特性を維持し、かつトグル率の最も低いサンプリングフィルタ回路を選択する。
【００４３】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリングフィルタ回路選択部は、仕様が要求するフィルタリング特性を維持し、かつ前記サンプリングクロックが供給されるサンプリングフィルタ回路の回路面積が最も小さい回路を選択する。
【００４４】
さらに、好ましくは、本発明のフィルタ装置におけるサンプリングフィルタ回路選択部は、仕様が要求するフィルタリング特性を維持し、かつ前記サンプリングクロックが供給されるサンプリングフィルタ回路の論理素子数が最も少ないサンプリングフィルタ回路を選択する。
【００４５】
さらに、好ましくは、本発明のフィルタ装置における通信速度検出部は、前記通信用信号の通信開始から数ビットのみを用いて前記通信速度検出する。
【００４６】
さらに、好ましくは、本発明のフィルタ装置における通信速度検出部は、前記送信先デバイスへの通信を示す通信用信号の一部のみを用いて前記通信速度を検出する。
【００４７】
さらに、好ましくは、本発明のフィルタ装置における通信速度検出部は、通信速度検出精度を高めるべく、本デバイスへの通信に以前に使用した前記通信速度を記憶し、記憶した通信速度から通信速度検出を行う。
【００４８】
さらに、好ましくは、本発明のフィルタ装置における入力系列信号を一定期間、前記複数のサンプリングフィルタ回路でフィルタリングし、正常にフィルタリングできたサンプリングフィルタ回路の中から、以後使用するサンプリングフィルタ回路を選択する。
【００４９】
さらに、好ましくは、本発明のフィルタ装置における入力系列信号を一定期間、前記複数のサンプリングフィルタ回路でフィルタリングし、前記データ通信判定部のデータ通信判定により正常にフィルタリングできたサンプリングフィルタ回路の中から、前記サンプリングフィルタ回路選択部は、以前に使用して記憶されているサンプリングフィルタ回路を選択する。
【００５０】
さらに、好ましくは、本発明のフィルタ装置における入力系列信号を一定期間、前記複数のサンプリングフィルタ回路でフィルタリングし、前記データ通信判定部のデータ通信判定により正常にフィルタリングできたサンプリングフィルタ回路の中から、前記サンプリングフィルタ回路選択部は、以後使用するサンプリングフィルタ回路を選択する。
【００５１】
さらに、好ましくは、本発明のフィルタ装置における通信用信号は、入力クロック信号と入力データ信号の両入力信号である。
【００５２】
本発明の通信処理装置は、本発明の上記フィルタ装置と、該フィルタ装置でフィルタリングされた出力信号を受信する通信コアとを有するものであり、そのことにより上記目的が達成される。
【００５３】
本発明の通信処理システムは、本発明の上記通信処理装置と、該通信処理装置に通信用信号を送信する送信元デバイスとを通信網に有し、該送信元デバイスは、該通信用信号を所定の通信速度で送信し、この送信が該通信処理装置のフィルタ装置側で転送失敗したとき、該通信処理装置からの転送失敗情報を受けて、該通信用信号と同じ通信用信号を前回の通信速度より低い通信速度で該通信処理装置に送信するように制御が為されるものであり、そのことにより上記目的が達成される。
【００５４】
本発明の通信処理システムは、通信用信号のノイズ除去用のフィルタ装置および、該フィルタ装置でフィルタリングされた出力信号を受信する通信コアを有する通信処理装置と、該通信処理装置に該通信用信号を送信する送信元デバイスとを通信網に有し、該送信元デバイスは、該通信用信号を所定の通信速度で送信し、この送信が該通信処理装置のフィルタ装置側で転送失敗したとき、該通信処理装置からの転送失敗情報を受けて、該通信用信号と同じ通信用信号を前回の通信速度より低い通信速度で該通信処理装置に送信するように制御が為されるものであり、そのことにより上記目的が達成される。
【００５５】
本発明のフィルタリング方法は、入力される通信用信号の通信速度に応じて、サンプリングパルスの周波数と、該サンプリングパルスによって駆動するサンプリングフィルタ回路の周波数特性とを自動設定するものであり、そのことにより上記目的が達成される。
【００５６】
また、好ましくは、本発明のフィルタリング方法において、記通信用信号は、入力クロック信号と入力データ信号の両入力信号である。
【００５７】
さらに、好ましくは、本発明のフィルタリング方法において、前記サンプリングクロックに対して選択可能な周波数のうち下限値を選択する。
【００５８】
さらに、好ましくは、本発明のフィルタリング方法において、前記サンプリングフィルタ回路に対して選択設定可能な周波数特性のうち周波数特性の最も低いサンプリングフィルタ回路を選択する。
【００５９】
上記構成により、以下、本発明の作用を説明する。
本発明においては、通信用信号の通信速度を検出し、この検出した通信速度に応じたサンプリングクロックを生成し、通信用信号をこのサンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、検出した通信速度に応じて適したサンプリングフィルタ回路を選する。
これによって、基本設定以外のフィルタ特性の調整、およびデバイス外部でのＲＣ調整（抵抗値Ｒと容量値Ｃによるカットオフ周波数の調整）を不要とすることが可能となる。また、使用するサンプリングクロックの周波数を必要最低限に、入力通信用信号の周波数に応じて下げることができるので、低消費電力化を図ることが可能となる。さらに、ビットレートとノイズ耐性を比例させることができるので、ノイズ耐性を向上させることが可能となる。
【発明の効果】
【００６０】
以上により、本発明によれば、入力される通信用信号の通信速度に応じて、サンプリングパルスの周波数と、サンプリングパルスによって駆動するサンプリングフィルタ回路の周波数特性とを自動設定するため、入力信号の通信速度に応じた最適な周波数でサンプリングを行って最適にフィルタリングすることができる。また、使用するサンプリングクロックの周波数を必要以上に高くせず、必要最低限に下げることができるため、低消費電力化を図ることができる。
【発明を実施するための最良の形態】
【００６１】
以下に、本発明のフィルタ装置および、これを用いてノイズ除去してデータ通信を行う通信処理装置の実施形態１〜６をディジタルノイズフィルタ回路を用いた通信処理ＬＳＩに適用した場合について図面を参照しながら説明する。
（実施形態１）
図１は、本発明のディジタルノイズフィルタ回路を用いた通信処理装置の実施形態１における要部構成例を示すブロック図である。
【００６２】
図１において、ディジタルノイズフィルタ装置１は、ホストデバイスから通信用信号として例えばクロック信号およびデータ信号が入力され、これらから各通信速度（データ信号のビットレート（周波数）およびクロック信号の周波数）を検出する通信速度検出部としての周波数検出部２と、検出した通信速度に応じた最適周波数のサンプリングクロックを生成するクロック生成部３と、入力されたクロック信号を最適サンプリングクロックに基づいてフィルタリングする複数のサンプリングフィルタ回路から、周波数検出部２で検出した通信速度（ビットレート）に応じて最適サンプリングフィルタ回路を選択して信号出力するサンプリング部３と、入力されたデータ信号を最適サンプリングクロックに基づいてフィルタリングする複数のサンプリングフィルタ回路から、周波数検出部２で検出した通信速度に応じて最適サンプリングフィルタ回路を選択して信号出力するサンプリング部４とを有している。このフィルタ装置１および、フィルタリング後のノイズが除去された各信号を基に通信データをデコードする通信コア６によりスレーブデバイス側の通信処理ＬＳＩ１０が構成されている。
【００６３】
周波数検知部２は、図２に示すように、入力クロック信号をその周波数（通信速度）に応じてクロック信号側最適サンプリングフィルタ回路選択用の選択信号に変換すると共に、入力データ信号をビットレート（通信速度）に応じてデータ信号側最適サンプリングフィルタ回路選択用の選択信号に変換するデコーダ部としてのデコーダ２１と、このデコーダ２１によるデコードが完了した時点（フラグ信号出力）で、所定時間内の入力クロック信号の周波数をカウントしたカウント結果を出力するカウンタ部２２と、デコーダ２１によるデコードが完了した時点（フラグ信号出力）で、所定時間内の入力データ信号の周波数をカウントしたカウント結果を出力するカウンタ部２３とを有し、入力クロック信号の周波数および入力データ信号のビットレートを検知している。
【００６４】
なお、入力クロック信号の周波数と入力データ信号のビットレート（周波数）とが同じ通信速度の場合にはいずれを周波数検知部２が検知してもよいが、ここでは（図１〜図３）、周波数検知部２が両方の入力信号の通信速度を検知しており、両方の入力信号の通信速度が互いに異なる場合にも対応できる。また、入力信号系列がこのデバイス宛の系列である時にだけ、この周波数検知部２による周波数検知処理を行うようにしてもよい。
【００６５】
クロック生成部３は、図２に示すように、カウンタ部２２，２３からの各カウント結果に応じて分周係数信号をそれぞれ出力すると共に、所定周波数のクロック信号を出力する分周制御回路３１と、分周制御回路３１からの分周係数値に基づいてその所定周波数のクロック信号を分周して入力クロック信号用のサンプリングクロックを出力する分周回路３２と、分周制御回路３１からの分周係数値に基づいてその所定周波数のクロック信号を分周して入力データ信号用のサンプリングクロックを出力する分周回路３３とを有している。なお、クロック生成部３は、デコーダ２１によるデコード完了（フラグ信号出力までのカウント結果未出力時）までは、分周制御回路３１が所定周波数のクロック信号と所定の分周係数値（例えば「０」）を各分周回路３２，３３にそれぞれ出力している。即ち、分周制御回路３１は、周波数検出部２からの検出通信速度（周波数またはビットレート）に応じて分周係数値を決定するまでの期間にも、所定周波数のクロック信号を出力する。この場合は分周係数値は「０」である。
【００６６】
サンプリング部４は、複数の異なるカットオフ周波数ｆｃを持ち、図３に示すように周波数特性の異なる複数のサンプリングフィルタ回路４０〜４０＋Ｎ（Ｎは自然数）と、前述したクロック側最適サンプリングフィルタ回路選択用の選択信号（ビット信号）によりこれらからの各出力信号のうちのいずれかを選択制御するセレクタ部４０Ａとを有している。
【００６７】
これらのサンプリングフィルタ回路４０〜４０＋Ｎはそれぞれ、図４に示すように、α段のシフトレジスタ３１と、このシフトレジスタ４１の各フリップフロップ段の出力端がそれぞれ接続される乗算係数Ｋ０〜Ｋαの各乗算回路４２と、これらの各乗算回路４２からの乗算出力端がそれぞれ接続され、各乗算回路４２からの乗算出力結果をそれぞれ加算する加算回路４３と、この加算回路４３からの加算結果が入力されて一旦記憶された後に出力信号として出力するバッファ回路４４とを有している。
【００６８】
サンプリング部５は、複数の異なるカットオフ周波数ｆｃを持ち、図３に示すように周波数特性の異なる複数のサンプリングフィルタ回路５０〜５０＋Ｎ（Ｎは自然数）と、前述したデータ側最適サンプリングフィルタ回路選択用の選択信号（ビット信号）によりこれらからの各出力信号のうちのいずれかを選択制御するセレクタ部５０Ａとを有している。これらのサンプリングフィルタ回路５０〜５０＋Ｎもそれぞれ、前述した図４の回路構成例と同様の回路構成をしている。
【００６９】
なお、ここでは、複数のサンプリングフィルタ回路４０〜４０＋Ｎ，５０〜５０＋Ｎはそれぞれ、前述した特許文献５のように、両入力信号が所定時間持続するかどうか判断することによりノイズ除去を行っている。また、このディジタルノイズフィルタ装置１は、他のディジタルサンプリングフィルタ回路で構成してもよい。さらに、クロック側最適サンプリングフィルタ回路選択およびデータ側最適サンプリングフィルタ回路選択制御には、ヒステリシスを持たせており、入力データ信号のビットレートおよび／または入力クロック信号の周波数の選択境界値で切り替わるが、一端切り替わると、その選択境界値から所定範囲（幅）だけ低下または上昇して始めて切り替わるように、例えば周波数検知部２で選択信号が出力されるように設定されている。
【００７０】
上記構成により、フィルタ装置１はホストデバイスからの通信信号としての入力クロック信号と入力データ信号を受信する。即ち、周波数検知部２は、通信開始信号が入力されると、通信速度として、入力クロック信号の場合はその周波数を検知すると共に、入力データ信号の場合はビットレートを検知し（通信速度が同じ場合にはその周波数およびそのビットレートのいずれかでよい）、周波数検知部２およびクロック生成部３を用いて、使用する周波数やビットレートに適したサンプリング部４，５の各サンプリングフィルタ回路とそれに用いるサンプリングクロックとの組合わせを決定する。クロック生成部３では、検出した例えばビットレートや周波数を受けてサンプリングクロックの周波数を調整する。
【００７１】
次に、サンプリング部４では、周波数検知部２の入力クロック信号側の選択信号により、周波数特性の異なる複数のサンプリングフィルタ回路４０〜４０＋Ｎから、クロック生成部３で検出した入力クロック信号の周波数に応じた最適な一つのサンプリングフィルタ回路が選択される。また、サンプリング部５では、周波数検知部２の入力データ信号側の選択信号により、周波数特性の異なる複数のサンプリングフィルタ回路５０〜５０＋Ｎから、クロック生成部３で検出した入力データ信号のビットレートに応じた最適な一つのサンプリングフィルタ回路が選択される。
【００７２】
さらに、通信信号である入力クロック信号および入力データ信号は、選択されたサンプリング部４，５の各サンプリングフィルタ回路によってフィルタリングされてノイズをそれぞれ除去された後に、後段の通信処理部である通信コア６に送られて受信される。
【００７３】
以上により、本実施形態１によれば、従来技術と比べて、その周波数やビットレートなどの通信速度に応じた最適なフィルタ特性を与えること（最適周波数特性のサンプリングフィルタ回路を選択すること）ができるため、ホストデバイス毎にビットレートや周波数などの通信速度が異なる場合であっても、それに応じた適切なフィルタ特性で自動的に受信可能である。また、低ビットレートや周波数の通信速度でデータが送られた場合に、自動的にサンプリングクロックの周波数をそれに合わせて落すことができるため、低消費電力化に効果がある。これは携帯電話装置など電池で駆動する電子情報機器の場合に、電池寿命の観点から特に有効である。また、本実施形態１では、フィルタ装置１の内部に、周波数特性の異なる複数のサンプリングフィルタ回路からそのときの入力データの通信速度に最適なサンプリングフィルタ回路を選択するようにしているため、入力データの通信速度に最適なフィルタ特性をユーザが別途設定することが不要なため、ユーザの利便性が大幅に増し、かつより正確な誤動作のない通信を行えるなどの効果がある。
【００７４】
なお、本実施形態１では、前述したように、最適なフィルタリングを行うために入力クロック信号の周波数や入力データ信号のビットレートの通信速度を変化させることなく、内部回路構成をその入力通信速度に応じて変化させるように構成したが、即ち、異なるカットオフ周波数ｆｃ（フィルタ特性）の実現方法として、例えば入力クロック周波数が同じで内部回路構成が異なる回路の事例について説明したが、これに限らず、例えば内部回路構成は同じで入力クロック周波数が異ならせる回路で本発明を構成してもよく、例えば入力クロック周波数も内部構成回路も異なる回路で本発明を構成してもよい。
この内部回路構成は同じで入力クロック周波数が異ならせる回路で本発明を構成する場合、図３を用いて説明すると、通信用信号のノイズ除去用のフィルタ装置および、このフィルタ装置でフィルタリングされた出力信号を受信する通信コアを有する通信処理装置としてのスレーブデバイスと、このスレーブデバイスに通信用信号を送信する送信元デバイスとしてのホストデバイスとが通信網に接続して設けられた通信処理システムにおいて、ホストデバイスは、通信用信号を所定の通信速度で送信し、この通信用信号がスレーブデバイスのフィルタ装置側で転送失敗したとき、スレーブデバイスからの転送失敗情報をホストデバイスが受けて、その通信用信号と同じ通信用信号を前回の通信速度より低い通信速度でホストデバイスがスレーブデバイスに送信するように制御が為される。
前述したように、入力クロック周波数も内部構成回路も異なる回路で本発明を構成する場合とは、上記ホストデバイスに加えて、本実施形態１のフィルタ装置をスレーブデバイスとして設けて通信処理システムとする場合である。
【００７５】
また、本実施形態１では、前述したように、周波数検出部２は、入力クロック信号の周波数および入力データ信号のビットレートを検知するように構成したが、これに限らず、サンプリング部４，５からの出力クロック信号および出力データ信号の一方または両方を周波数検出部２に入力し、これらの両出力信号からその周波数やビットレートを検出するようにしてもよい。これを実施形態２に示している。
【００７６】
さらに、本実施形態１では、前述したように、周波数検出部２は、図１〜３において入力クロック信号の周波数および入力データ信号のビットレートの各通信速度を共に検知するように構成したが、これに限らず、周波数検出部２に代えて、入力クロック信号の周波数と入力データ信号のビットレートとが同じ通信速度の場合など、いずれか一方、例えば入力クロック信号だけからその周波数を検知するようにしてもよい。これを実施形態３に示している。
（実施形態２）
図５は、本発明のディジタルノイズフィルタ回路を用いた通信処理装置の実施形態２における要部構成例を示すブロック図である。なお、図１の上記実施形態１における各構成部材と同様の作用効果を奏する部材には同一の符号を付してその説明を省略する。
【００７７】
図５において、クロック信号が入力されるサンプリング部４Ａには、前回選択されてたサンプリングフィルタ回路の選択識別符号を記憶する記憶部が設けられ、この記憶部内のサンプリングフィルタ回路の選択識別符号（実施形態１における選択信号のビット列）に基づいて、起動時に、周波数特性の異なる複数のサンプリングフィルタ回路４０〜４０＋Ｎから一つのサンプリングフィルタ回路がセレクタ部４０Ａによって選択されるようになっている。また、データ信号が入力されるサンプリング部５Ａには、前回選択されてたサンプリングフィルタ回路の選択識別符号を記憶する記憶部が設けられ、この記憶部内のサンプリングフィルタ回路の選択識別符号（実施形態１における選択信号のビット列）に基づいて、起動時に、周波数特性の異なる複数のサンプリングフィルタ回路５０〜５０＋Ｎから一つのサンプリングフィルタ回路がセレクタ部５０Ａによって選択されるようになっている。
【００７８】
また、サンプリング部４Ａにはクロック信号が入力され、このクロック信号がフィルタリングされてクロック信号出力とされるが、このクロック信号出力の周波数に応じてサンプリングフィルタ回路選択用の選択信号（ビット列）に変換するデコード部（図示せず）が設けられている。このデコード部からの選択信号により、周波数特性の異なる複数のサンプリングフィルタ回路４０〜４０＋Ｎから、クロック信号出力の周波数に応じた最適な一つのサンプリングフィルタ回路がセレクタ部４０Ａによって選択されるようになっている。また、サンプリング部５Ａにはデータ信号が入力され、このデータ信号がフィルタリングされてデータ信号出力されるが、このデータ信号出力のビットレートに応じてサンプリングフィルタ回路選択用の選択信号（ビット列）に変換するデコード部（図示せず）が設けられている。このデコード部からの選択信号により、周波数特性の異なる複数のサンプリングフィルタ回路５０〜５０＋Ｎから、クロック信号出力の周波数に応じた最適な一つのサンプリングフィルタ回路がセレクタ部５０Ａによって選択されるようになっている。
【００７９】
周波数検知部２Ａは、図６に示すように、所定時間内の入力クロック信号の周波数をカウントしたカウント結果を出力するカウンタ部２２Ａと、所定時間内の入力データ信号の周波数をカウントしたカウント結果を出力するカウンタ部２３Ａとを有し、入力クロック信号の周波数および入力データ信号のビットレートを検知している。
【００８０】
なお、入力クロック信号の周波数と入力データ信号のビットレートとが同じ通信速度の場合にはいずれを周波数検知部２Ａが検知してもよいが、ここでは（図１〜図３）、周波数検知部２Ａが両方の入力信号の通信速度を検知しており、両方の入力信号の通信速度が互いに異なる場合にも対応できる。また、入力信号系列がこのデバイス宛の系列である時にだけ、この周波数検知部２による周波数検知処理を行うようにしてもよい。
【００８１】
クロック生成部３Ａは、図６に示すように、カウンタ部２２Ａ，２３Ａからの各カウント結果に応じて分周係数信号をそれぞれ出力する分周制御回路３１Ａを有し、この分周制御回路３１Ａからの分周係数値に応じて、分周回路３２，３３が入力信号または内部信号を分周して各サンプリングクロックとしてそれぞれ出力する。
【００８２】
以上により、フィルタ装置１Ａが構成され、このフィルタ装置１Ａと通信コア６により通信処理ＬＳＩ１０Ａが構成されている。
【００８３】
上記構成により、サンプリング部４Ａ．５Ａへの信号入力時には、サンプリング部４Ａ．５Ａの各記憶部内のサンプリングフィルタ回路の選択識別符号（前回の周波数またはビットレートに対応する選択信号のビット列）に基づいて、周波数特性の異なる複数のサンプリングフィルタ回路４０〜４０＋Ｎ，５０〜５０＋Ｎから各一つのサンプリングフィルタ回路がセレクタ部４０Ａ，５０Ａによってそれぞれ選択される。
【００８４】
次に、入力クロック信号がフィルタリングされた出力クロック信号の周波数に応じて、デコード部（図示せず）がサンプリングフィルタ回路選択用の選択信号（ビット列）に変換し、この変換された選択信号により、周波数特性の異なる複数のサンプリングフィルタ回路４０〜４０＋Ｎから、出力クロック信号の周波数に応じた最適な一つのサンプリングフィルタ回路がセレクタ部４０Ａによって選択される。また、入力データ信号がフィルタリングされた出力データ信号のビットレートに応じて、デコード部（図示せず）がサンプリングフィルタ回路選択用の選択信号（ビット列）に変換し、この変換された選択信号により、周波数特性の異なる複数のサンプリングフィルタ回路５０〜５０＋Ｎから、出力クロック信号の周波数に応じた最適な一つのサンプリングフィルタ回路がセレクタ部５０Ａによって選択される。
【００８５】
一方、クロック生成部３からのサンプリングクロックについては、上記実施形態１と同様に、サンプリング部４Ａ．５Ａへの信号入力時に、これを検出してクロック生成部３Ａが起動し、分周制御回路３１が所定周波数のクロックと所定の分周係数値（例えば「０」）を各分周回路３２，３３にそれぞれ出力することにより、各分周回路３２，３３からそれぞれ各サンプリング部４Ａ，５Ａにサンプリングクロックをそれぞれ出力する。
【００８６】
次に、入力クロック信号がフィルタリングされた出力クロック信号が周波数検出部２Ａに入力され、また、入力データ信号がフィルタリングされた出力データ信号が周波数検出部２Ａに入力される。この周波数検知部２Ａでは、通信速度として、入力クロック信号の場合はその周波数を検知すると共に、入力データ信号の場合はビットレートを検知（通信速度が同じ場合にはその周波数およびそのビットレートのいずれかでもよい）する。さらに、クロック生成部３Ａでは、検出した例えばビットレートや周波数を受けてサンプリングクロックの周波数を調整する。
（実施形態３）
図７は、本発明のディジタルノイズフィルタ回路を用いた通信処理装置の実施形態３における要部構成例を示すブロック図である。なお、図７では、図１の上記実施形態１における各構成部材と同様の作用効果を奏する部材には同一の符号を付してその説明を省略する。
【００８７】
図７において、周波数検出部２Ｂは入力クロック信号だけからその周波数を検知する。クロック生成部３Ｂは、カウンタ部２２Ａからのカウント結果に応じて分周係数信号をそれぞれ出力する分周制御回路３１Ｂを有し、この分周制御回路３１Ｂからの分周係数値に応じて、分周回路３２が所定の入力信号または内部信号を分周してサンプリングクロックとしてサンプリング部４，５にそれぞれ出力する。
【００８８】
以上により、フィルタ装置１Ｂが構成され、このフィルタ装置１Ｂと通信コア６により通信処理ＬＳＩ１０Ｂが構成されている。
【００８９】
図８は、本発明のディジタルノイズフィルタ回路を用いた通信処理装置の実施形態３における他の要部構成例を示すブロック図である。なお、図８では、図５の上記実施形態２における各構成部材と同様の作用効果を奏する部材には同一の符号を付してその説明を省略する。
【００９０】
図８において、周波数検出部２Ｃは出力クロック信号だけからその周波数を検知する。クロック生成部３Ｃは、カウンタ部２２Ａからのカウント結果に応じて分周係数信号をそれぞれ出力する分周制御回路３１Ｃを有し、この分周制御回路３１Ｃからの分周係数値に応じて、分周回路３２が所定の入力信号または内部信号を分周してサンプリングクロックとしてサンプリング部４Ａ，５Ａにそれぞれ出力する。
【００９１】
以上により、フィルタ装置１Ｃが構成され、このフィルタ装置１Ｃと通信コア６により通信処理ＬＳＩ１０Ｃが構成されている。
（実施形態４）
本実施形態４では、入力クロック信号と入力データ信号の両入力信号間に位相関係が規定されている場合について説明する。
【００９２】
図９は、本発明のディジタルノイズフィルタ回路を用いた通信処理装置の実施形態４における要部構成例を示すブロック図である。なお、図９では、図１の上記実施形態１における各構成部材と同様の作用効果を奏する部材には同一の符号を付してその説明を省略する。
【００９３】
図９において、フィルタ前後の位相関係を保証するための位相制御部７がサンプリング部４と通信コア６間に設けられている。また、これと同じ位相制御部７がサンプリング部５と通信コア６間にも設けられている。
【００９４】
この位相制御部７は、図１０に示すように、サンプリング部４または５からの出力信号がデータ入力端子に入力され、サンプリングクロックがクロック入力端子に入力される所定段数のシフトレジスタ７１と、クロック信号とデータ信号に対する各サンプリングクロックから、クロック信号の周期Ｔ１とデータ信号の周期Ｔ２の差をβ倍（βは自然数）したデータに対応する位相制御信号を生成する位相制御信号生成部７２と、この位相制御信号に基づいて、このシフトレジスタ７１の各段毎に遅延量が順次異なっている複数の出力遅延信号から最適な一つを選択することにより、サンプリング部４からの出力クロック信号とサンプリング部５からの出力データ信号との位相差が「１」になるように遅延量を選択設定するセレクタ部７３とを有している。
【００９５】
上記構成により、位相制御部７で検知された出力クロック信号と出力データ信号の各サンプリングクロックの周期差データ（位相制御信号）に基づいて、出力クロック信号と出力データ信号に、両信号の位相が揃うように出力クロック信号と出力データ信号に所定の遅延量を与えている。
【００９６】
以上により、本実施形態４によれば、従来技術と比べて、両出力信号間の位相を保持したままビットレートに応じたフィルタ特性を与えることができるため、ホストデバイス毎にビットレートの異なる場合でも自動的に適切なフィルタ特性で受信可能である。また、低ビットレートでデータが送られた場合、自動的にサンプリングクロックを低下させることができるため、低消費電力化に効果がある。また、フィルタ特性の設定が不要なため、ユーザの利便性が増す効果がある。
【００９７】
なお、本実施形態４では、上記実施形態１の場合と同様に、最適なフィルタリングを行うために入力クロック信号の周波数や入力データ信号のビットレートの通信速度を変化させることなく、内部回路構成をその入力通信速度に応じて変化させるように構成したが、即ち、異なるカットオフ周波数ｆｃ（フィルタ特性）の実現方法として、例えば入力クロック周波数が同じで内部回路構成が異なる回路の事例について説明したが、これに限らず、内部回路構成は同じで入力クロック周波数を異ならせる回路で本発明を構成してもよく、例えば入力クロック周波数も内部構成回路も異なる回路で本発明を構成するようにしてもよい。
【００９８】
また、本実施形態４では、前述したように、周波数検出部２は、入力クロック信号の周波数および入力データ信号のビットレートを検知するように構成したが、これに限らず、サンプリング部４，５からの出力クロック信号および出力データ信号の一方または両方を周波数検出部２に入力し、これらの両出力信号からその周波数やビットレートを検出するようにしてもよい。これを図１１に示している。
【００９９】
さらに、本実施形態４では、前述したように、周波数検出部２は、図９において入力クロック信号の周波数および入力データ信号のビットレートの各通信速度を共に検知するように構成したが、これに限らず、周波数検出部２に代えて、入力クロック信号の周波数と入力データ信号のビットレートとが同じ通信速度の場合など、いずれか一方、例えば入力クロック信号だけからその周波数を検知するようにしてもよい。これを図１２に示している。
【０１００】
さらに、本実施形態４では、前述したように、通信用信号の一方入力信号として例えばクロック信号をサンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、検出した通信速度（クロック周波数）に応じて最適なサンプリングフィルタ回路を選択して信号出力する第１のサンプリング部４と、通信用信号の他方入力信号として例えばデータ信号をサンプリングクロックでサンプリングする、周波数特性の異なる複数のサンプリングフィルタ回路から、検出した通信速度（ビットレート）に応じて最適なサンプリングフィルタ回路を選択して信号出力する第２のサンプリング部５とを有している。この場合に、各位相制御部７は、第１のサンプリング部４からの一方出力信号であるクロック信号と、第２のサンプリング部５からの他方出力信号であるデータ信号との位相差が「０」になるように両出力信号の遅延量を設定している。
【０１０１】
本発明はこれに限らず、各位相制御部７は、第１のサンプリング部４からのクロック信号と、第２のサンプリング部５からのデータ信号との位相差が、そのクロック信号とデータ信号間の位相差と等しくなるように両出力信号の遅延量を設定するようにしていもよい。即ち、「位相差が０になる」場合に限らず、「一方入力信号（例えばクロック信号）と他方入力信号（例えばデータ信号）間の位相差が互いに等し」ければよく、タイミングが同じであればよい。
【０１０２】
さらに、本発明はこれらに限らず、各位相制御部７は、第１のサンプリング部４からの一方出力信号であるクロック信号の立ち上がりまたは立下りエッジと、第２のサンプリング部５からの他方出力信号であるデータ信号の立ち上がりまたは立下りエッジの生成順序が一方入力信号のエッジと他方入力信号のエッジの入力順序と等しくなるように両出力信号の遅延量を設定するようにしてもよい。即ち、出力クロック信号のエッジと、出力データ信号のエッジの生成順序が、入力クロック信号のエッジと入力データ信号のエッジの入力順序と等しくするようにしてもよい。
（実施形態５）
本実施形態５では、入力系列信号を一定期間、複数のサンプリングフィルタ回路でフィルタリングし、正常にフィルタリングできたサンプリングフィルタ回路の中から以後使用する回路を選択する場合について説明する。
図３の各構成部材番号を仮に用いて説明すると、サンプリング部４，５中にそれぞれ、複数のサンプリングフィルタ回路(４０，…４０＋Ｋ, ４０＋（Ｋ＋１）,…、５０, …,５０＋Ｋ,５０＋（Ｋ＋１）,…)のうち、どのサンプリングフィルタ回路のデータ通信が正常に行われているかどうかを判定するデータ通信判定部と、データ通信が正常に行われていたサンプリングフィルタ回路の中で周波数特性の最も低いサンプリングフィルタ回路を選択する選択信号を出力する選択信号出力部と、この選択信号によって複数のサンプリングフィルタ回路の出力信号から一つの出力信号を選択するセレクタ部とが設けられている。
【０１０３】
この場合のデータ通信判定部が行うデータ通信が正常か否かの判定は、通信信号のヘッダ部に情報として設けられたデータ送信先のデバイスＩＤと、データ送信先の記憶部内のデバイスＩＤとが受信時に一致する場合のみ、データ通信が正常であると判定する。データ送信元のホストデバイスとデータ送信先のデータ処理ＬＳＩとはハンドシェイクでデータのやり取りを行う。
上記構成により、以下、その動作を図１３を用いて説明する。
【０１０４】
図１３は、本発明のフィルタ回路を用いたデータ通信装置の具体的動作例を示すデータフロー図である。
【０１０５】
図１３に示すように、まず、ホストデバイスから通信データが送られ、例えばフィルタ回路は通信開始時刻Ｔａよりフィルタ処理を開始する。通信開始時刻Ｔａから判定時刻Ｔｂまでの期間は、サンプリング部４，５の中から複数のサンプリングフィルタ回路(４０，…４０＋Ｋ, ４０＋（Ｋ＋１）,…、５０, …,５０＋Ｋ,５０＋（Ｋ＋１）,…)が動作する。 このとき、フィルタ回路からの出力は、基本回路である周波数特性の最も高いサンプリングフィルタ回路４０からのクロック信号出力をセレクタ部４０Ａが選択し、基本回路であるサンプリングフィルタ回路５０からのデータ信号出力をセレクタ部５０Ａが選択する。
【０１０６】
次に、判定時刻Ｔｂにおいて、データ通信判定部でデータ通信が正常に行われていたと判定された複数のサンプリングフィルタ回路(４０，…４０＋Ｋ、５０, …,５０＋Ｋ)の中から、選択信号出力部とセレクタ部とにより最もサンプリング周波数の低いサンプリングフィルタ回路(４０＋Ｋ,５０＋Ｋ)を最適サンプリングフィルタ回路として選択する。判定時刻Ｔｂ以降で通信終了まで、フィルタ回路からの出力信号は最適サンプリングフィルタ回路(４０＋Ｋ，５０＋Ｋ)からの各出力信号を選択する。
【０１０７】
以上により、本実施形態５によれば、従来技術と比べ、判定時刻Ｔｂ以降のサンプリング周波数が最適化されるため、低消費電力化に効果がある。また、フィルタ特性の設定は基本回路の一つ分だけでよく最適回路用の調整は不要のため、ユーザの利便性が増す効果がある。
【０１０８】
なお、本実施形態５では、前述したように、データ通信が正常に行われているかどうかの判定は、サンプリング部４，５内の全てのサンプリングフィルタ回路を使用して行ったが、これに限らず、サンプリング部４，５内の所定の一部のサンプリングフィルタ回路のみを用いて判定するようにしてもよい。
【０１０９】
また、本実施形態５では、サンプリング部４，５を用いたが、これに限らず、サンプリング部４，５のうちサンプリング部４およびサンプリング部５のいずれか一方のみを用いてもよい。
【０１１０】
さらに、本実施形態５では、選択基準として、データ通信が正常に行われていると判定された複数のサンプリングフィルタ回路中から最もサンプリング周波数の低いサンプリングフィルタ回路を最適サンプリングフィルタ回路として選択するように構成したが、これに限らず、サンプリング周波数の低い側から所定番目（Ｌ番目；Ｌは自然数）のサンプリングフィルタ回路を特定のサンプリングフィルタ回路として選択するようにしてもよい。
【０１１１】
さらに、本実施形態５では、上記実施形態１のように、通信開始時刻Ｔａから判定時刻Ｔｂまでの期間にフィルタ回路からの出力信号が選択されるサンプリングフィルタ回路として、周波数特性が最も高い基本回路を使用したが、これに限らず、上記実施形態２のように、通信開始時刻Ｔａから判定時刻Ｔｂまでの期間にフィルタ回路からの出力信号が選択されるサンプリングフィルタ回路として、以前のデータ通信における最適サンプリングフィルタ回路からの出力信号を使用するようにしてもよい。
（実施形態６）
本実施形態６では、あるビットレートで通信され、この通信が失敗したとき、同じデータを最初より低いビットレートで通信する場合である。即ち、本発明のフィルタ装置をビットレートにより除去されるノイズ幅が最適化される方式で使用する場合である。
【０１１２】
本実施形態６のフィルタ回路の動作について説明する。
まず、ホストデバイスはビットレートＭ１ｂｐｓで通信を行う。
次に、本発明のフィルタ装置がビットレートＭ１ｂｐｓを検出し、ノイズ幅Ｔ１以下のノイズを除去する。
ノイズ幅Ｔｎのスパイクノイズが発生するとき、Ｔｎ＜Ｔ１の場合はフィルタ装置でノイズが除去され通信が成功する。Ｔｎ＞Ｔ１の場合は通信が失敗する。この場合の通信が失敗したか否かの判定は、通信信号のヘッダ部に情報として設けられたデータ送信先のデバイスＩＤと、データ送信先の記憶部内のデバイスＩＤとが受信時に一致する場合のみ、データ通信が正常であると判定する。データ送信元のホストデバイスとデータ送信先のデータ処理ＬＳＩとはハンドシェイクでデータのやり取りを行っている。
Ｔｎ＞Ｔ１で通信が失敗した場合、ホストデバイスは使用するビットレートをＭ２ｂｐｓ（Ｍ２＜Ｍ１）に変更し、再度、本発明のフィルタ装置はビットレートＭ２ｂｐｓを検出するステップから繰り返す。ホストデバイスによるビットレートの更新は通信仕様の許す範囲で通信が成功するまで行われる。
以上により、本実施形態６によれば、従来技術では除去できる最大ノイズ幅がビットレートの上限に依存していたのに対し、ビットレートの下限に依存するため、ノイズ耐性が向上する効果がある。したがって、本実施形態１〜６によれば、入力通信用信号の通信速度に応じた最適な周波数でフィルタリングでき、また、より低いサンプリンング周波数で駆動できるので、低消費電力化を図ることができる。
なお、上記実施形態１〜６の入力クロック信号は、イネーブル信号などの通信制御信号を使用してもよい。  
【０１１３】
また、上記実施形態１〜６の通信処理ＬＳＩ（送信先デバイスである通信処理装置）およびホストデバイス（送信側デバイス）が設けられた通信処理システムにおいて、ホストデバイスは、上記実施形態１〜６の通信処理ＬＳＩに通信用信号を所定の通信速度で送信したときに、この送信が通信処理装置のフィルタ装置側で転送失敗したとき、通信処理装置からの転送失敗情報を受けて、同じ通信用信号を当初の通信速度より遅い通信速度で通信処理ＬＳＩに送信する。
【０１１４】
さらに、上記実施形態１〜６では、特に説明しなかったが、通信速度としてビットレートＦbpsを検出し、２ＦHz以上のサンプリングクロック(NHz) を生成するようにしてもよい。
【０１１５】
さらに、上記実施形態１〜６では、特に説明しなかったが、複数のサンプリングフィルタ回路に対して、仕様が要求するフィルタリング特性を維持し、かつサンプリングクロックに対して選択可能な周波数のうち下限値を選択する。
【０１１６】
さらに、上記実施形態１〜６では、特に説明しなかったが、複数のサンプリングフィルタ回路に対して、仕様が要求するフィルタリング特性を維持し、かつ除去可能なスパイクノイズ幅を最大にするように、サンプリングクロックに対して選択可能な周波数のうち下限値を選択する。
【０１１７】
さらに、上記実施形態１〜６では、特に説明しなかったが、サンプリング部は、周波数特性として、異なるカットオフ周波数ｆｃを持つ複数のサンプリングフィルタ回路と、複数のサンプリングフィルタ回路に対してそれぞれ、データ通信が正常に行われているかどうかを判定するデータ通信判定部と、データ通信が正常に行われているサンプリングフィルタ回路の中から、所定のサンプリングフィルタ回路を選択するサンプリングフィルタ回路選択部とを有するように構成してもよい。
【０１１８】
この場合に、このサンプリングフィルタ回路選択部は、仕様が要求するフィルタリング特性を維持し、かつトグル率の最も低いサンプリングフィルタ回路を選択するようにしてもよい。また、仕様が要求するフィルタリング特性を維持し、かつサンプリングクロックが供給されるサンプリングフィルタ回路の回路面積が最も小さい回路を選択するようにしてもよい。さらに、仕様が要求するフィルタリング特性を維持し、かつサンプリングクロックが供給されるサンプリングフィルタ回路の論理素子数が最も少ないサンプリングフィルタ回路を選択するようにしてもよい。
【０１１９】
さらに、上記実施形態１〜６では、特に説明しなかったが、通信速度検出部は、通信用信号の通信開始から数ビットのみを用いて通信速度検出するようにできる。また、送信先デバイスへの通信を示す通信用信号の一部（ヘッダ部）のみを用いて通信速度を検出するようにすることができる。さらに、通信速度検出精度を高めるべく、本スレーブデバイスへの通信に以前に使用した通信速度を記憶し、記憶した通信速度から通信速度検出を行うようにすることができる。
さらに、上記実施形態１〜６では、特に説明しなかったが、入力系列信号を一定期間、複数のサンプリングフィルタ回路でフィルタリングし、データ通信判定部のデータ通信判定により正常にフィルタリングできたサンプリングフィルタ回路の中から、サンプリングフィルタ回路選択部は、以前に使用して記憶されているサンプリングフィルタ回路を選択するようにすることもできる。また、入力系列信号を一定期間、複数のサンプリングフィルタ回路でフィルタリングし、データ通信判定部のデータ通信判定により正常にフィルタリングできたサンプリングフィルタ回路の中から、サンプリングフィルタ回路選択部は、以後使用するサンプリングフィルタ回路を選択するようにすることもできる。  
【０１２０】
以上のように、本発明の好ましい実施形態１〜６を用いて本発明を例示してきたが、本発明は、この実施形態１〜６に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜６の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１２１】
本発明は、例えばデータ通信などにおいて、二線式シリアル転送線路から入力されるクロック信号、データ信号および制御信号などの入力信号のノイズ除去に用いるディジタルノイズフィルタ回路などのフィルタ装置、これを用いてノイズ除去してデータ通信を行う通信処理装置、これを用いた通信処理システムおよびこれらを用いたフィルタリング方法の分野において、入力通信用信号の通信速度に応じた最適な周波数でフィルタリングでき、また、より低いサンプリンング周波数で駆動できるので、低消費電力化を図ることができる。
【図面の簡単な説明】
【０１２２】
【図１】本発明のディジタルノイズフィルタ回路を用いた通信処理装置の実施形態１における要部構成例を示すブロック図である。
【図２】図１の周波数検出部およびクロック生成部の具体的構成例を示すブロック図である。
【図３】図１のサンプリング部の具体的構成例を含む通信処理装置およびその周辺部を示すブロック図である。
【図４】図３のサンプリングフィルタ回路の具体的構成例を示す回路図である。
【図５】本発明のディジタルノイズフィルタ回路を用いた通信処理装置の実施形態２における要部構成例を示すブロック図である。
【図６】図５の周波数検出部およびクロック生成部の具体的構成例を示すブロック図である。
【図７】図５の通信処理装置の他の要部構成例を示すブロック図である。
【図８】本発明のディジタルノイズフィルタ回路を用いた通信処理装置の実施形態３における他の要部構成例を示すブロック図である。
【図９】本発明のディジタルノイズフィルタ回路を用いた通信処理装置の実施形態４における要部構成例を示すブロック図である。
【図１０】図９の位相制御回路の具体的構成例を示す回路図である。
【図１１】図９通信処理装置の他の要部構成例を示すブロック図である。
【図１２】図９通信処理装置の更に他の要部構成例を示すブロック図である。
【図１３】本発明のフィルタ回路を用いたデータ通信装置の具体的動作例を示すデータフロー図である。
【図１４】従来の一般的なアナログフィルタを通信処理ＬＳＩの内部前段に使用した場合の要部構成を示すブロック図である。
【図１５】従来の一般的なアナログフィルタを通信処理ＬＳＩの外部に使用した場合の要部構成を示すブロック図である。
【図１６】従来の一般的なデジタルフィルタを用いてノイズ除去を行う場合の要部構成を示すブロック図である。
【符号の説明】
【０１２３】
１，１Ａ〜１Ｆ  フィルタ装置
２，２Ａ〜２Ｃ  周波数検出部（通信速度検出部）
２１  デコーダ部
２２  カウンタ部
３，３Ａ〜３Ｃ  クロック生成部
３１  分周制御回路
３２  分周回路
４，４Ａ，５，５Ａ  サンプリング部
４０〜４０＋Ｎ，５０〜５０＋Ｎ  サンプリングフィルタ回路
４１，５１  シフトレジスタ（シフトレジスタ部）
４２，５２  乗算器
４３，５３  加算器
４０Ａ，５０Ａ  セレクタ部
６  通信コア
７  位相制御部
７１  シフトレジスタ（シフトレジスタ部）
７２  位相制御信号生成部
７３  セレクタ部
１０，１０Ａ〜１０Ｆ  通信処理ＬＳＩ（通信処理装置）
D0  ホストデバイスからの通信データ系列
D1  ホストデバイスからの通信データ系列
Success  転送成功を示すビット系列
Fail  転送失敗を示すビット系列
【図１】
2006303928.tif 000003
【図２】
2006303928.tif 000004
【図３】
2006303928.tif 000005
【図４】
2006303928.tif 000006
【図５】
2006303928.tif 000007
【図６】
2006303928.tif 000008
【図７】
2006303928.tif 000009
【図８】
2006303928.tif 000010
【図９】
2006303928.tif 000011
【図１０】
2006303928.tif 000012
【図１１】
2006303928.tif 000013
【図１２】
2006303928.tif 000014
【図１３】
2006303928.tif 000015
【図１４】
2006303928.tif 000016
【図１５】
2006303928.tif 000017
【図１６】
2006303928.tif 000018