(57)【要約】【課題】半導体チップに機能部品などを組み合わせても、ワイヤボンディング部の頂部が機能部品の最上面を超えず小型化できる半導体装置及びその製造方法を提供する。【解決手段】基板端子を有する基板に電子部品（機能部品）１５がマウントされ、電子部品は、所定の電子素子を内蔵し、対向する第１面及び第２面と第１面及び第２面に交差する側面とを有する立体形状を有し、第１面と側面のなす角部の少なくとも一部に切り欠け部１５ａが設けられ、切り欠け部に電子素子に接続する部品端子１５ｂが形成され、第２面側から基板にマウントされて、部品端子と基板端子とを電気的に接続するように、頂部が電子部品の第１面の高さより低い電子部品用ワイヤボンディング部１７が形成されており、少なくとも部品端子、基板端子及び電子部品用ワイヤボンディング部を封止する封止樹脂層１８が形成されている。【選択図】図１
2006303014.tif 000002
【特許請求の範囲】
【請求項１】
基板に半導体チップを含む電子部品がマウントされてパッケージ化された半導体装置であって、
基板端子を有する基板と、
所定の電子素子を内蔵し、対向する第１面及び第２面と前記第１面及び前記第２面に交差する側面とを有する立体形状を有する電子部品であって、前記第１面と前記側面のなす角部の少なくとも一部に切り欠け部が設けられ、前記切り欠け部に前記電子素子に接続する部品端子が形成されており、前記第２面側から前記基板にマウントされた電子部品と、
前記部品端子と前記基板端子とを電気的に接続し、頂部が前記電子部品の前記第１面の高さより低い電子部品用ワイヤボンディング部と、
少なくとも前記部品端子、前記基板端子及び前記電子部品用ワイヤボンディング部を封止する封止樹脂層と
を有する半導体装置。
【請求項２】
前記切り欠け部における壁面が前記第２面と略平行な端子面を有するように設けられており、前記端子面に前記部品端子が形成されている
請求項１に記載の半導体装置。
【請求項３】
前記電子部品が前記電子素子として受動素子を含む
請求項１に記載の半導体装置。
【請求項４】
前記基板内に半導体チップが内蔵されている
請求項１に記載の半導体装置。
【請求項５】
前記基板が、
前記半導体チップと、
前記半導体チップの外周部に配置されたリードと、
前記半導体チップと前記リードとを接続する半導体チップ用ワイヤボンディング部と
を有して構成されている
請求項４に記載の半導体装置。
【請求項６】
前記半導体チップと前記電子部品が積層された構成である
請求項４に記載の半導体装置。
【請求項７】
基板に半導体チップを含む電子部品がマウントされてパッケージ化された半導体装置の製造方法であって、
基板端子を有する基板に、所定の電子素子を内蔵し、対向する第１面及び第２面と前記第１面及び前記第２面に交差する側面とを有する立体形状を有する電子部品であって、前記第１面と前記側面のなす角部の少なくとも一部に切り欠け部が設けられ、前記切り欠け部に前記電子素子に接続する部品端子が形成されている電子部品を、前記第２面側からマウントする工程と、
前記部品端子と前記基板端子とを電気的に接続するように、頂部が前記電子部品の前記第１面の高さより低い電子部品用ワイヤボンディング部を形成する工程と、
少なくとも前記部品端子、前記基板端子及び前記電子部品用ワイヤボンディング部を封止する封止樹脂層を形成する工程と
を有する半導体装置の製造方法。
【請求項８】
前記電子部品として、前記切り欠け部における壁面が前記第２面と略平行な端子面を有するように設けられており、前記端子面に前記部品端子が形成されている電子部品を用いる
請求項７に記載の半導体装置の製造方法。
【請求項９】
前記電子部品として、前記電子素子として受動素子を含む電子部品を用いる
請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記基板として、前記基板内に半導体チップが内蔵されている基板を用いる
請求項７に記載の半導体装置の製造方法。
【請求項１１】
前記基板として、
前記半導体チップと、
前記半導体チップの外周部に配置されたリードと、
前記半導体チップと前記リードとを接続する半導体チップ用ワイヤボンディング部と
を有して構成されている基板を用いる
請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記電子部品をマウントする工程において、前記半導体チップと前記電子部品が積層するようにマウントする
請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、半導体チップに機能部品などを組み合わせてパッケージ化した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電子機器の発展により、より小型/高密度でローコストな製品の要求が強くなってきている。これに伴い、半導体ＩＣパッケージは飛躍的に小型化、薄型化が進んできており、特に小型/高密度化が要求される携帯電話向けパッケージには、有機基板やＬＴＣＣ（低温焼成セラミック）基板をベースにして、複数のＩＣチップ、受動部品あるいは機能部品を実装したモジュールパッケージが提案されている。
【０００３】
しかし、これらのモジュールパッケージは、一般にベースとなる基板が高価であることから、リードフレーム（以下Ｌ／Ｆとも称する）を用いたローコストなパッケージが提案されており、例えば、特許文献１に記載された従来例、特許文献２、特許文献３などに開示されている。
【０００４】
特許文献１に記載の従来例及び特許文献２を参照すると、Ｌ／ＦにＩＣチップをダイボンド（ＤＢ）及びワイヤボンド（ＷＢ）したパッケージの上面にリードフレームを折り曲げて、その上部に電子部品をはんだ付けにより実装したスタック構造となっている。
しかし、上記のような構成のパッケージにおいては、上下の素子間の電気接続のためにＬ／Ｆを折り曲げて使用すること及び複数のＬ／Ｆを使用することなどから、上部に実装される電子部品の端子との位置合わせが必要であり、接続配線の自由度に限界がある不利益があった。
【０００５】
特許文献３を参照すると、上記のような配線の自由度の制限を改善するために、インタポーザ上にＩＣチップと機能部品をスタックして、ワイヤボンドで端子を接続する構成が開示されているが、この構成ではワイヤのループの高さの分だけ、パッケージの高さが高くなってしまい、パッケージの小型化が難しいという不利益があった。
【特許文献１】特開２００４−２９７５５４号公報
【特許文献２】特開平１０−７０４１４号公報
【特許文献３】特開２００２−２００６６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする問題は、半導体チップに機能部品などを組み合わせたときに、さらに小型化を実現することが困難であることである。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、基板に半導体チップを含む電子部品がマウントされてパッケージ化された半導体装置であって、基板端子を有する基板と、所定の電子素子を内蔵し、対向する第１面及び第２面と前記第１面及び前記第２面に交差する側面とを有する立体形状を有する電子部品であって、前記第１面と前記側面のなす角部の少なくとも一部に切り欠け部が設けられ、前記切り欠け部に前記電子素子に接続する部品端子が形成されており、前記第２面側から前記基板にマウントされた電子部品と、前記部品端子と前記基板端子とを電気的に接続し、頂部が前記電子部品の前記第１面の高さより低い電子部品用ワイヤボンディング部と、少なくとも前記部品端子、前記基板端子及び前記電子部品用ワイヤボンディング部を封止する封止樹脂層とを有する。
【０００８】
上記の本発明の半導体装置は、基板に半導体チップを含む電子部品がマウントされてパッケージ化された半導体装置であり、基板端子を有する基板に電子部品がマウントされている。
ここで、電子部品は、所定の電子素子を内蔵し、対向する第１面及び第２面と第１面及び第２面に交差する側面とを有する立体形状を有し、第１面と側面のなす角部の少なくとも一部に切り欠け部が設けられ、切り欠け部に電子素子に接続する部品端子が形成されており、第２面側から基板にマウントされている。
さらに、部品端子と基板端子とを電気的に接続するように、頂部が電子部品の第１面の高さより低い電子部品用ワイヤボンディング部が形成されており、少なくとも部品端子、基板端子及び電子部品用ワイヤボンディング部を封止する封止樹脂層が形成されている。
【０００９】
また、本発明の半導体装置の製造方法は、基板に半導体チップを含む電子部品がマウントされてパッケージ化された半導体装置の製造方法であって、基板端子を有する基板に、所定の電子素子を内蔵し、対向する第１面及び第２面と前記第１面及び前記第２面に交差する側面とを有する立体形状を有する電子部品であって、前記第１面と前記側面のなす角部の少なくとも一部に切り欠け部が設けられ、前記切り欠け部に前記電子素子に接続する部品端子が形成されている電子部品を、前記第２面側からマウントする工程と、前記部品端子と前記基板端子とを電気的に接続するように、頂部が前記電子部品の前記第１面の高さより低い電子部品用ワイヤボンディング部を形成する工程と、少なくとも前記部品端子、前記基板端子及び前記電子部品用ワイヤボンディング部を封止する封止樹脂層を形成する工程とを有する。
【００１０】
上記の本発明の半導体装置の製造方法は、基板に半導体チップを含む電子部品がマウントされてパッケージ化された半導体装置の製造方法であり、まず、基板端子を有する基板に、電子部品をマウントする。
ここで、電子部品は、所定の電子素子を内蔵し、対向する第１面及び第２面と第１面及び第２面に交差する側面とを有する立体形状を有し、第１面と側面のなす角部の少なくとも一部に切り欠け部が設けられ、切り欠け部に電子素子に接続する部品端子が形成されており、第２面側からマウントする。
次に、部品端子と基板端子とを電気的に接続するように、頂部が電子部品の第１面の高さより低い電子部品用ワイヤボンディング部を形成し、少なくとも部品端子、基板端子及び電子部品用ワイヤボンディング部を封止する封止樹脂層を形成する。
【発明の効果】
【００１１】
本発明の半導体装置によれば、半導体チップに機能部品などを組み合わせても、さらに小型化を実現することが可能である。
【００１２】
本発明の半導体装置の製造方法によれば、半導体チップに機能部品などを組み合わせても、さらに小型化して製造することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の実施の形態に係る半導体装置及びその製造方法について、図面を参照して説明する。
【００１４】
第１実施形態
本実施形態に係る半導体装置は、半導体チップを含む電子部品として、半導体チップと機能部品を積層して構成されたものである。
図１（ａ）は半導体チップ部分を明示した平面図、図１（ｂ）は機能部品部分を明示した平面図、図１（ｃ）は図１（ａ）及び（ｂ）中のＸ−Ｘ’における断面図である。
例えば、リード１０と一体に形成されているチップ支持部１０ａ上に、例えば１００〜２００μｍ程度の厚みまで薄く研削された半導体チップ１１がダイアタッチフィルムなどの接着層１２を介して固定されており、リード１０は、半導体チップ１１の外周部において半導体チップ１１に近い内側から遠い外側に向けて伸びるように配置されている。リード１０の半導体チップ１１に近い内側の部分及びチップ支持部１０ａの表面は、外側の部分の表面より下げられた構成となっている。
【００１５】
上記の構成のリード１０及びこれと一体に形成されているチップ支持部１０ａは、例えばハーフエッチングなどの手法で成されたものである。
【００１６】
リード１０の内側の部分と半導体チップ１１の不図示のパッドとが半導体チップ用ワイヤボンディング部１３により接続されており、リード１０の内側の部分とチップ支持部１０ａの表面が外側より下げられた構成であることから、半導体チップ用ワイヤボンディング部１３の頂部がリード１０の最上面である半導体チップ１１から遠い外側の表面より低い構成となっている。例えば、リード１０のハーフエッチングされていない部分では２００〜４００μｍ程度の板厚であり、チップ支持部１０ａなどでは半導体チップ厚及び半導体チップ用ワイヤボンディング部１３の頂部がリード最上面を超えないように薄く形成されている。
ここで、リード１０のワイヤボンディング部と接続される部分は、接続を良好にするため、例えばＡｇまたはＡｕめっき処理が施されている。
【００１７】
上記の構成の半導体チップ１１及び半導体チップ用ワイヤボンディング部１３が封止樹脂層１４により封止され、さらにリード１０及びチップ支持部１０ａまで一体に成形され、コア基板が構成されている。
ここで、封止樹脂層１４はリード１０の最上面である半導体チップ１１から遠い外側の表面と同じ高さとなるように形成されている。リード１０の最上面である半導体チップ１１から遠い外側の表面は、封止樹脂層１４に被覆されておらず、露出している。
【００１８】
上記の構成のコア基板の封止樹脂層１４上に、機能部品１５がダイアタッチフィルムなどの接着層１６を介して固定されている。
ここで、機能部品１５は、例えば、ＬＴＣＣあるいはＨＴＣＣなどのセラミック基板あるいは有機基板に、インダクタ、電気抵抗及びキャパシタなどの所定の機能素子を内蔵するように形成された部品であり、例えばＨＰＦ，ＬＰＦ，ＢＰＦなどのフィルターや整合回路を構成する。あるいは、ＳＡＷチップや圧電振動素子などを気密封止した中空パッケージとしてもよい。
例えば、図２の斜視図に示すように、対向する第１面１５ｃ及び第２面１５ｄと第１面１５ｃ及び第２面１５ｄに交差する側面１５ｅとを有する立体形状を有し、第１面１５ｃと側面１５ｅのなす角部の少なくとも一部に切り欠け部１５ａが設けられ、切り欠け部１５ａに機能素子に接続する部品端子１５ｂが形成されている構成である。部品端子１５ｂは、ワイヤボンディング部との接続を良好にするため、例えばＮｉ／Ａｕめっき処理が施されている。
例えば、切り欠け部１５ａにおける壁面が第２面１５ｄと略平行な端子面を有するように設けられており、この端子面に部品端子１５ｂが形成されている。
本実施形態においては、１つの細長い切り欠け部１５ａにおいて複数個（図面上は３個）の部品端子１５ｂが露出するように形成されている。
上記のような構成の機能部品１５が、切り欠け部１５ａが上側になるように、切り欠け部１５ａが形成されていない第２面１５ｄ側からマウントされている。
【００１９】
また、リード１０の外側の部分と機能部品１５の部品端子１５ｂとが部品用ワイヤボンディング部１７により接続されており、機能部品１５の切り欠け部１５ａに形成された部品端子１５ｂが第１面１５ｃより低く構成されていて、部品用ワイヤボンディング部１７の頂部が部品端子１５ｂの最上面である第１面１５ｃより低い構成となっている。
例えば、ワイヤボンディング部のループの高さが通常１００〜１５０μｍ程度であるので、切り欠け部１５ａの深さを例えば２００〜３００μｍ程度に設定することで実現できる。
【００２０】
上記の構成の機能部品１５の部品端子１５ｂ、コア基板の基板端子に相当するリード１０の最上面である半導体チップ１１から遠い外側の表面及び部品用ワイヤボンディング部１７が封止樹脂層１８により封止されている。
例えば、封止樹脂層１８は機能部品１５の第１面１５ｃと同じ高さとなるように形成されている。
【００２１】
上記の本実施形態の半導体装置によれば、半導体チップに機能部品などを組み合わせても、機能部品の部品端子が機能部品の最上面より低い中途の高さの位置に形成されているのでこれに接続するワイヤボンディング部の頂部が機能部品の最上面を超えず、半導体装置の小型化を実現することが可能である。
また、ワイヤボンディング部により機能部品（部品端子）とコア基板のリード（基板端子）とを接続するので配線の自由度を確保してパッケージ化できる。
【００２２】
上記の機能部品１５として、ＬＴＣＣのセラミック基板に、インダクタ、電気抵抗及びキャパシタなどの機能素子を内蔵する機能部品を製造する方法について説明する。
まず、図３（ａ）に示すように、テープカットによりセラミックとなる４枚の基板材料（５０，５２，５４，５６）を所定の形状に切断し、パンチング処理などによって必要箇所にヴィア（５０ａ，５２ａ，５４ａ，５６ａ）を開口する。
ここで、４枚のうちの２枚の基板材料（５４，５６）に対して、４枚積層したときに切り欠けとなる位置に切り込み（５４ｂ，５６ｂ）を形成しておく。
【００２３】
次に、図３（ｂ）に示すように、例えば基板材料５０に対して導電体を印刷によって供給し、パンチングによる開口箇所を導電体で埋め込んでヴィアホールを形成し、また、導電体をパターン印刷することで導電層５１を形成する。
図３（ｃ）は、上記の導電層５１を形成した状態における断面図である。
他の基板材料（５２，５４，５６）に対しても同様に所定のパターンの導電層を形成する。
ここで、導電体のパターンによってインダクタを形成でき、また、容量絶縁膜を介して導電層を積層することでキャパシタを構成することができる。
【００２４】
次に、図３（ｄ）に示すように、４枚の基板材料（５０，５２，５４，５６）を積層させる。４枚の基板材料（５０，５２，５４，５６）それぞれに形成されていた導電層が配線５８を構成する。
ここで、４枚のうちの２枚の基板材料（５４，５６）に切り込み（５４ｂ，５６ｂ）が形成されていたので、所定の位置に切り欠け部５９ａが形成され、切り欠け部５９ａから配線の一部が露出して部品端子５９ｂが構成される。
【００２５】
次に、図４（ａ）に示すように、積層体の上面及び下面から所定の荷重で加圧しながら、無収縮となるように焼成する。
【００２６】
次に、図４（ｂ）に示すように、抵抗体を印刷し、空気中で焼成する。
さらに、図４（ｃ）に示すように、必要に応じて無電解メッキ処理によってＮｉ／Ａｕ膜を成膜した後、抵抗体をトリミング加工して、本実施形態に係る機能部品を製造することができる。
【００２７】
また、上記の本実施形態に係る半導体装置の製造方法について説明する。
まず、図５（ａ）に示すように、ハーフエッチングなどの手法により、所定のリード及びチップ支持部を有する形状パターンに金属板を加工して、リードフレームを作成する。
例えば、モールドの際の樹脂漏れを防止するため、上記のようにして形成したリード１０とチップ支持部１０ａが一体に形成されたリードフレームをモールドテープＳに貼り合わせる。
【００２８】
次に、図５（ｂ）に示すように、例えば、ダイアタッチフィルムやダイボンド剤などの接着層１２を用いて半導体チップ１１をチップ支持部１０ａ上にマウントする。
【００２９】
次に、図５（ｃ）に示すように、例えば、半導体チップ１１のパッドとリード１０の半導体チップ１１に近い内側の部分とを金ワイヤを用いて形成したワイヤボンディング部１３により電気的に接続する。
【００３０】
次に、図６（ａ）に示すように、例えば、トランスファーモールドによって封止樹脂層１４を形成し、半導体チップ１１及びワイヤボンディング部１３を封止し、さらにリード１０及びチップ支持部１０ａまで一体に成形する。
封止樹脂層１４は、リード１０の最上面である半導体チップ１１から遠い外側の表面と同じ高さとなるようにして、半導体チップ１１から遠い外側の表面が露出するように形成する。
【００３１】
次に、図６（ｂ）に示すように、例えば、モールドテープＳを剥離して、半導体チップ１１及びワイヤボンディング部１３が封止され、さらにリード１０及びチップ支持部１０ａまで一体に成形された構成のコア基板とする。
【００３２】
次に、図６（ｃ）に示すように、例えば、ダイアタッチフィルムやダイボンド剤などの接着層１６を用いて、上述の方法などによって製造された機能部品１５を、第２面１５ｄ側から封止樹脂層１４上にマウントし、機能部品１５と半導体チップ１１を積層させる。
【００３３】
次に、図７（ａ）に示すように、例えば、機能部品１５の部品端子１５ｂとコア基板の基板端子に相当するリード１０の最上面である半導体チップ１１から遠い外側の表面とを金ワイヤを用いて形成したワイヤボンディング部１７により電気的に接続する。
【００３４】
次に、図７（ｂ）に示すように、例えば、トランスファーモールドによって封止樹脂層１８を形成し、部品端子１５ｂ、コア基板の基板端子に相当するリード１０の最上面である半導体チップ１１から遠い外側の表面及び部品用ワイヤボンディング部１７を封止する。
【００３５】
次に、図７（ｃ）に示すように、ダイシング工程によって個々のパッケージ毎に分割する。
以上で、図１に示す構成の半導体装置を製造することができる。
【００３６】
上記の本実施形態に係るパッケージ化された半導体装置は、例えば、他の実装基板に実装することなどにより使用可能である。さらに、機能部品の上面などに配線などを設けてから実装することもできる。
【００３７】
上記の本実施形態の半導体装置の製造方法によれば、半導体チップに機能部品などを組み合わせても、機能部品の部品端子が機能部品の最上面より低い中途の高さの位置に形成されているのでワイヤボンディング部の頂部が機能部品の最上面を超えず、半導体装置の小型化を実現することが可能である。
また、ワイヤボンディング部により機能部品の部品端子とコア基板のリード（基板端子）とを接続するので配線の自由度を確保してパッケージ化できる。
【００３８】
第２実施形態
本実施形態に係る半導体装置は、半導体チップを含む電子部品として、半導体チップと機能部品を積層して構成されたものである。
図８（ａ）は半導体チップ部分を明示した平面図、図８（ｂ）は機能部品部分を明示した平面図、図８（ｃ）は図８（ａ）及び（ｂ）中のＸ−Ｘ’における断面図である。
本実施形態に係る半導体装置は、実質的に第１実施形態と同様であるが、機能部品の形状として、１つの部品端子２５ｂ毎に略半円形状の切り欠け部２５ａ（図９参照）が形成されていることが異なる。
【００３９】
第１実施形態の半導体装置と同様に、例えば、リード２０と一体に形成されているチップ支持部２０ａ上に、半導体チップ１１がダイアタッチフィルムなどの接着層２２を介して固定されている。リード２０の半導体チップ２１に近い内側の部分及びチップ支持部２０ａの表面は、外側の部分の表面より下げられた構成となっている。
【００４０】
リード２０の内側の部分と半導体チップ２１の不図示のパッドとが半導体チップ用ワイヤボンディング部２３により接続されており、その頂部がリード２０の最上面である半導体チップ２１から遠い外側の表面より低い構成となっている。
【００４１】
上記の構成の半導体チップ２１及び半導体チップ用ワイヤボンディング部２３が封止樹脂層２４により封止され、さらにリード２０及びチップ支持部２０ａまで一体に成形され、コア基板が構成されており、コア基板の封止樹脂層２４上に、機能部品２５がダイアタッチフィルムなどの接着層２６を介して固定されている。
【００４２】
機能部品２５は、例えば、インダクタ、電気抵抗及びキャパシタなどの所定の機能素子を内蔵しており、図９の斜視図に示すように、対向する第１面２５ｃ及び第２面２５ｄと第１面２５ｃ及び第２面２５ｄに交差する側面２５ｅとを有する立体形状を有し、第１面２５ｃと側面２５ｅのなす角部の少なくとも一部に、例えば１つの部品端子２５ｂ毎に略半円形状の切り欠け部２５ａが設けられ、切り欠け部２５ａに機能素子に接続する部品端子２５ｂが形成されている構成である。
ここで、例えば、切り欠け部２５ａ内の壁面が第２面２５ｄと略平行な端子面を有して、この端子面に部品端子２５ｂが形成されている。
上記のように、機能部品の形状として、１つの部品端子２５ｂ毎に略半円形状の切り欠け部２５ａが形成されている。略半円形状の切り欠け部２５ａは、ワイヤボンディングのキャピラリーが入るように、例えばφ１５０〜２００μｍ程度の大きさがあればよい。
上記のような構成の機能部品２５が、切り欠け部２５ａが上側になるように、切り欠け部２５ａが形成されていない第２面２５ｄ側からマウントされている。
【００４３】
また、リード２０の外側の部分と機能部品２５の部品端子２５ｂとが部品用ワイヤボンディング部２７により接続されており、機能部品２５の切り欠け部２５ａに形成された部品端子２５ｂが第１面２５ｃより低く構成されていて、部品用ワイヤボンディング部２７の頂部が機能部品２５の最上面である第１面２５ｃより低い構成となっている。
【００４４】
上記の構成の機能部品２５の部品端子２５ｂ、コア基板の基板端子に相当するリード２０の最上面である半導体チップ２１から遠い外側の表面及び部品用ワイヤボンディング部２７が封止樹脂層２８により封止されている。
例えば、封止樹脂層２８は機能部品２５の第１面と同じ高さとなるように形成されている。
【００４５】
上記の本実施形態の半導体装置によれば、半導体チップに機能部品などを組み合わせても、機能部品の部品端子が機能部品の最上面より低い中途の高さの位置に形成されているのでワイヤボンディング部の頂部が機能部品の最上面を超えず、半導体装置の小型化を実現することが可能である。
また、ワイヤボンディング部により機能部品（部品端子）とコア基板のリード（基板端子）とを接続するので配線の自由度を確保してパッケージ化できる。
【００４６】
上記の本実施形態の半導体装置は、機能部品２５の形状を上述のように変更することを除いて、第１実施形態と同様に製造することができる。
【００４７】
第３実施形態
本実施形態に係る半導体装置は、半導体チップを含む電子部品として、半導体チップと機能部品を積層して構成されたものである。
図１０（ａ）は半導体チップと機能部品のレイアウトを示す平面図であり、図１０（ｂ）は図１０（ａ）中のＸ−Ｘ’における断面図である。
例えば、リード３０と一体に形成されているチップ支持部３０ａ上に、半導体チップ３１がダイアタッチフィルムなどの接着層３２を介して固定されており、リード３０は、半導体チップ３１の外周部において半導体チップ３１に近い内側から遠い外側に向けて伸びるように配置されている。第１及び第２実施形態と異なり、リード３０はいずれの場所でも均一な厚みで形成されている。
【００４８】
リード３０の内側の部分と半導体チップ３１の不図示のパッドとが半導体チップ用ワイヤボンディング部３３により接続されている。
【００４９】
上記の構成のチップ支持部３０ａと一体に形成されたリード３０と半導体チップ３１及び半導体チップ用ワイヤボンディング部３３から、コア基板が構成されているものとみなせる。
【００５０】
上記の構成のコア基板の半導体チップ３１上に、機能部品３４がダイアタッチフィルムなどの接着層３５を介して固定されている。
ここで、機能部品３４は、例えば、インダクタ、電気抵抗及びキャパシタなどの所定の機能素子を内蔵する部品で、例えば第１実施形態と同様に図２の斜視図に示すと同様に切り欠け部３４ａを有し、ここに部品端子３４ｂが形成された構成となっており、第１実施形態と同様にして切り欠け部３４ａが上側になるように、切り欠け部３４ａが形成されていない面側からマウントされている。
あるいは、機能部品３４は第２実施形態と同様に図９に示すような構成であってもよい。
【００５１】
また、リード３０と機能部品３４の部品端子３４ｂとが部品用ワイヤボンディング部３６により接続され、さらに、半導体チップ３１のパッドと機能部品３４の部品端子３４ｂとが部品用ワイヤボンディング部３７により接続されており、機能部品３４の切り欠け部３４ａに形成された部品端子３４ｂが機能部品の最上面より低く構成されていて、部品用ワイヤボンディング部（３６，３７）の頂部が機能部品３４の最上面より低い構成となっている。
【００５２】
上記の構成の機能部品３４の部品端子３４ｂ、コア基板の基板端子に相当するリード３０と半導体チップ３１のパッド、さらにはこれらを接続する半導体チップ用ワイヤボンディング部３３及び部品用ワイヤボンディング部（３６，３７）が封止樹脂層３８により封止されている。
例えば、封止樹脂層３８は機能部品３４の最上面と同じ高さとなるように形成されている。
【００５３】
上記の本実施形態の半導体装置によれば、半導体チップに機能部品などを組み合わせても、機能部品の部品端子が機能部品の最上面より低い中途の高さの位置に形成されているのでワイヤボンディング部の頂部が機能部品の最上面を超えず、半導体装置の小型化を実現することが可能である。
また、ワイヤボンディング部により機能部品（部品端子）とコア基板のリード（基板端子）とを接続するので配線の自由度を確保してパッケージ化できる。
【００５４】
上記の本実施形態に係る半導体装置の製造方法について説明する。
まず、図１１（ａ）に示すように、パンチングなどの手法により、所定のリード及びチップ支持部を有する形状パターンに金属板を加工して、リードフレームを作成する。
例えば、モールドの際の樹脂漏れを防止するため、上記のようにして形成したリード３０とチップ支持部３０ａが一体に形成されたリードフレームをモールドテープＳに貼り合わせる。
【００５５】
次に、図１１（ｂ）に示すように、例えば、ダイアタッチフィルムやダイボンド剤などの接着層３２を用いて半導体チップ３１をチップ支持部３０ａ上にマウントする。
【００５６】
次に、図１１（ｃ）に示すように、例えば、半導体チップ３１のパッドとリード３０の半導体チップ３１に近い内側の部分とを金ワイヤを用いて形成したワイヤボンディング部３３により電気的に接続する。
【００５７】
次に、図１２（ａ）に示すように、例えば、ダイアタッチフィルムやダイボンド剤などの接着層３５を用いて、機能部品３４を切り欠け部３４ａが形成された面の反対側の面からマウントし、機能部品３４と半導体チップ３１を積層させる。
【００５８】
次に、図１２（ｂ）に示すように、例えば、機能部品３４の部品端子３４ｂとコア基板の基板端子に相当するリード３０と半導体チップ３１のパッドとを金ワイヤを用いて形成したワイヤボンディング部（３６，３７）により電気的に接続する。
【００５９】
次に、図１２（ｃ）に示すように、例えば、トランスファーモールドによって封止樹脂層３８を形成し、機能部品３４の部品端子３４ｂ、コア基板の基板端子に相当するリード３０と半導体チップ３１のパッド、さらにはこれらを接続する半導体チップ用ワイヤボンディング部３３及び部品用ワイヤボンディング部（３６，３７）を封止する。
【００６０】
次に、図１３（ａ）に示すように、例えば、モールドテープＳを剥離する。
次に、図１３（ｂ）に示すように、ダイシング工程によって個々のパッケージ毎に分割する。
以上で、図１０に示す構成の半導体装置を製造することができる。
【００６１】
上記の本実施形態に係るパッケージかされた半導体装置は、例えば、他の実装基板に実装することなどにより使用可能である。さらに、機能部品の上面などに配線などを設けてから実装することもできる。
【００６２】
上記の本実施形態の半導体装置の製造方法によれば、半導体チップに機能部品などを組み合わせても、機能部品の部品端子が機能部品の最上面より低い中途の高さの位置に形成されているのでワイヤボンディング部の頂部が機能部品の最上面を超えず、半導体装置の小型化を実現することが可能である。
また、ワイヤボンディング部により機能部品の部品端子とコア基板のリード（基板端子）とを接続するので配線の自由度を確保してパッケージ化できる。
【００６３】
上記の本実施形態の半導体装置およびその製造方法によれば、以下の利点がある。
（１）ＩＣチップと機能部品のスタック構造が簡単に実現でき、両者の間の電気的接続の自由度が高い。
（２）パッケージの薄型化が可能である。
（３）機能部品をはんだ付けする必要がなく、従来の設備がそのまま使え、ローコストに製造できる。
【００６４】
本発明は、上記の実施形態の説明に限定されない。
例えば、コア基板上にマウントする部品として、インダクタ、電気抵抗及びキャパシタなどを有する機能部品に関して説明しているが、半導体素子を備えた半導体チップなど、その他の電子素子を備えた電子部品であってもよい。
また、電子部品と同時にマウントされる半導体チップとしては、電子部品と積層されてもよく、あるいは平置きにされていてもよい。
第３実施形態においても、機能部品の形状として第２実施形態と同様に、１つの部品端子毎に略半円形状の切り欠け部が形成されている構成としてよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００６５】
【図１】図１（ａ）は本発明の第１実施形態の半導体装置の半導体チップ部分を明示した平面図、図１（ｂ）は機能部品部分を明示した平面図、図１（ｃ）は図１（ａ）及び（ｂ）中のＸ−Ｘ’における断面図である。
【図２】図２は本発明の第１実施形態の機能部品の斜視図である。
【図３】図３（ａ）〜（ｄ）は本発明の第１実施形態に係る機能部品の製造方法を示す模式図である。
【図４】図４（ａ）〜（ｃ）は本発明の第１実施形態に係る機能部品の製造方法を示す模式図である。
【図５】図５（ａ）〜（ｃ）は本発明の第１実施形態に係る半導体装置の製造工程を示す断面図である。
【図６】図６（ａ）〜（ｃ）は本発明の第１実施形態に係る半導体装置の製造工程を示す断面図である。
【図７】図７（ａ）〜（ｃ）は本発明の第１実施形態に係る半導体装置の製造工程を示す断面図である。
【図８】図８（ａ）は本発明の第２実施形態の半導体装置の半導体チップ部分を明示した平面図、図８（ｂ）は機能部品部分を明示した平面図、図８（ｃ）は図８（ａ）及び（ｂ）中のＸ−Ｘ’における断面図である。
【図９】図９は本発明の第２実施形態の機能部品の斜視図である。
【図１０】図１０（ａ）は本発明の第３実施形態の半導体装置の平面図、図１０（ｂ）は図１０（ａ）中のＸ−Ｘ’における断面図である。
【図１１】図１１（ａ）〜（ｃ）は本発明の第３実施形態に係る半導体装置の製造工程を示す断面図である。
【図１２】図１２（ａ）〜（ｃ）は本発明の第３実施形態に係る半導体装置の製造工程を示す断面図である。
【図１３】図１３（ａ）及び（ｂ）は本発明の第３実施形態に係る半導体装置の製造工程を示す断面図である。
【符号の説明】
【００６６】
１０，２０，３０…リード、１１，２１，３１…半導体チップ、１２，２２，３２…接着層、１３，２３，３３…半導体チップ用ワイヤボンディング部、１４，２４…封止樹脂層、１５，２５，３４…機能部品、１５ａ，２５ａ，３４ａ…切り欠け部、１５ｂ，２５ｂ，３４ｂ…部品端子、１５ｃ，２５ｃ…第１面、１５ｄ，２５ｄ…第２面、１５ｅ，２５ｅ…側面、１６，２６，３５…接着層、１７，２７，３６，３７…部品用ワイヤビンディング部、１８，２８，３８…封止樹脂層、５０，５２，５４，５６…基板材料、５１…導電層、５８…配線、５９ａ…切り欠け部、５９ｂ…部品端子、Ｓ…モールドテープ
【図１】
2006303014.tif 000003
【図２】
2006303014.tif 000004
【図３】
2006303014.tif 000005
【図４】
2006303014.tif 000006
【図５】
2006303014.tif 000007
【図６】
2006303014.tif 000008
【図７】
2006303014.tif 000009
【図８】
2006303014.tif 000010
【図９】
2006303014.tif 000011
【図１０】
2006303014.tif 000012
【図１１】
2006303014.tif 000013
【図１２】
2006303014.tif 000014
【図１３】
2006303014.tif 000015