(57)【要約】【課題】入力クロック信号に依存せずに駆動タイミングを生成し、表示上の不具合を解消して画質を向上させる。【解決手段】液晶表示装置のコントローラ５において、クロック生成部５０が常に一定のクロック信号ＣＬＫ２を生成し、同期信号周期検出回路５１は、このクロック信号ＣＬＫ２と外部信号源から入力される水平同期信号とから同期信号周期を検出し、駆動タイミング生成回路５２は、予め設定された時間FIXの値と検出された同期信号周期とに基づいてゲートドライバ信号とソースドライバ信号とを液晶表示パネルＤＰのゲートドライバＹＤとソースドライバＸＤとにそれぞれ出力する。【選択図】図２
2006349930.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力される画像データと水平同期信号とに応じて液晶表示パネルに当該画像を表示する液晶表示装置であって、
常に周波数が一定である基準クロックを生成するクロック生成手段と、
このクロック生成手段で生成された基準クロックと前記水平同期信号とから同期信号周期を検出する同期信号周期検出手段と、
この同期信号周期検出手段で検出された周期に基づいて、前記液晶表示パネルに電圧を印加する時間を調整する時間調整手段とを備えたことを特徴とする液晶表示装置。
【請求項２】
前記時間調整手段は、前記液晶表示パネルを駆動するゲートドライバとソースドライバとに、前記基準クロックに同期したゲートドライバ信号とソースドライバ信号とをそれぞれ出力する。
【請求項３】
外部から入力される画像データと水平同期信号とに応じて液晶表示パネルに当該画像を表示する液晶表示装置の表示方法であって、
常に周波数が一定である基準クロックを生成し、
この生成された基準クロックと前記水平同期信号とから同期信号周期を検出し、
この検出された周期に基づいて、前記液晶表示パネルに電圧を印加する時間を調整するようにしたことを特徴とする液晶表示装置の表示方法。
【請求項４】
外部から入力される画像データと水平同期信号とに応じて、ゲートドライバとソースドライバとを有する液晶表示パネルに当該画像を表示する液晶表示装置の表示方法であって、
常に周波数が一定である基準クロックを生成し、
この生成された基準クロックと前記水平同期信号とから同期信号周期を検出し、
この検出された周期に基づいて、前記液晶表示パネルを駆動する前記基準クロックに同期したゲートドライバ信号とソースドライバ信号とを前記ゲートドライバとソースドライバとにそれぞれ出力するようにしたことを特徴とする液晶表示装置の表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＯＣＢ(Optically Compensated Birefringence）モードの液晶表示パネルに適用される液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置に代表される平面表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等の表示装置として広く利用されている。
【０００３】
液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、およびこの表示パネルを制御する表示パネル制御回路を有する。液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。
【０００４】
アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。各スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ）からなり、１ゲート線が駆動されたときに導通して１ソース線の電位を１画素電極に印加する。対向基板には、アレイ基板に配置された複数の画素電極に対向するように共通電極が設けられる。一対の画素電極および共通電極は液晶層の画素領域と共に画素を構成し、画素領域において液晶分子配列を画素電極および共通電極間の電界によって制御する。表示パネル制御回路は複数のゲート線を駆動するゲートドライバ、複数のソース線を駆動するソースドライバ、およびこれらゲートドライバおよびソースドライバの動作タイミングを制御するコントローラ等を含む。
【０００５】
液晶表示装置が主に動画を表示するテレビ受信機用である場合、液晶分子が良好な応答性を示すＯＣＢモードの液晶表示パネルが一般的に用いられている（特許文献１を参照）。この液晶表示パネルでは、ＯＣＢ液晶が画素電極および共通電極上で互いに平行にラビングされた配向膜によって電源投入前においてほとんど寝ているスプレー配向になる。液晶表示パネルは、電源投入に伴う初期化処理で印加する比較的強い電界によりこれらＯＣＢ液晶をスプレー配向からベンド配向に転移させてから表示動作を行う。
【０００６】
ＯＣＢ液晶が電源投入前にスプレー配向となる理由は、スプレー配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。このようなＯＣＢ液晶は一旦ベンド配向に転移しても、スプレー配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレー配向に逆転移してしまうという性質を有する。スプレー配向では、視野角特性がベンド配向に対して大きく異なることから表示異常となる。
【０００７】
従来、ベンド配向からスプレー配向への逆転移を防止するため、例えば１フレームの画像を表示するフレーム期間の一部で大きな電圧をＯＣＢ液晶に印加する駆動方式がとられている。ノーマリホワイトの液晶表示パネルでは、この電圧が黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。
【特許文献１】特開２００２−２０２４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、近年、大型化する液晶表示パネルにおいては、解像度アップと大型化による充電不足が課題となっている。また、駆動タイミングを入力クロック信号に同期させて生成する場合、ゲートとソースの位相差のように入力信号が変化しても不変にしたい時間を管理することが難しく、結果として表示上の不具合が発生して画質が低下するという問題があった。
【０００９】
本発明の目的は、入力クロック信号に依存せずに駆動タイミングを生成し、表示上の不具合を解消して画質を向上させた液晶表示装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明によれば、外部から入力される画像データと水平同期信号とに応じて液晶表示パネルに当該画像を表示する液晶表示装置であって、常に周波数が一定である基準クロックを生成するクロック生成手段と、このクロック生成手段で生成された基準クロックと前記水平同期信号とから同期信号周期を検出する同期信号周期検出手段と、この同期信号周期検出手段で検出された周期に基づいて、前記液晶表示パネルに電圧を印加する時間を調整する時間調整手段とを特徴とする液晶表示装置が提供される。
【発明の効果】
【００１１】
この液晶表示装置によれば、入力クロック信号に依存しない不変のクロック信号に基づいて駆動タイミングを生成することにより、液晶表示パネルの表示上の不具合の発生を防ぐことが可能となる。それにより、画質を向上させることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。
【００１３】
図１は、本発明に係る液晶表示装置１１の回路構成を概略的に示す。液晶表示装置１１は液晶表示パネルＤＰ、表示パネルＤＰに接続される表示パネル制御回路ＣＮＴを備える。液晶表示パネルＤＰは一対の電極基板であるアレイ基板１および対向基板２間に液晶層３を挟持した構造である。液晶層３は例えばノーマリホワイトの表示動作のために予めスプレー配向からベンド配向に転移されベンド配向からスプレー配向への逆転移が周期的に印加される黒表示用電圧により阻止されるＯＣＢ液晶を液晶材料として含む。表示パネル制御回路ＣＮＴはアレイ基板１および対向基板２から液晶層３に印加される液晶駆動電圧により液晶表示パネルＤＰの透過率を制御する。スプレー配向からベンド配向への転移は電源投入時に表示パネル制御回路ＣＮＴにより行われる所定の初期化処理で比較的大きな電界をＯＣＢ液晶に印加することにより得られる。
【００１４】
アレイ基板１は、例えばガラス等の透明絶縁基板上に略マトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って配置される複数のゲート線Ｙ（Ｙ０〜Ｙｍ）、複数の画素電極ＰＥの列に沿って配置される複数のソース線Ｘ（Ｘ１〜Ｘｎ）、並びにこれらゲート線Ｙおよびソース線Ｘの交差位置近傍に配置され各々対応ゲート線Ｙを介して駆動されたときに対応ソース線Ｘおよび対応画素電極ＰＥ間で導通して複数の画素スイッチング素子Ｗを有する。各画素スイッチング素子Ｗは例えば薄膜トランジスタからなり、薄膜トランジスタのゲートがゲート線Ｙに接続され、ソース−ドレインパスがソース線Ｘおよび画素電極ＰＥ間に接続される。
【００１５】
対向基板２は例えばガラス等の透明絶縁基板上に配置されるカラーフィルタ、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置される共通電極ＣＥ等を含む。各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、互いに平行にラビング処理される配向膜でそれぞれ覆われ、画素電極ＰＥおよび共通電極ＣＥからの電界に対応した液晶分子配列に制御される液晶層３の画素領域と共に画素ＰＸを構成する。
【００１６】
また、複数の画素ＰＸは各々画素電極ＰＥおよび共通電極ＣＥ間に液晶容量ＣＬＣを有し、さらに複数の補助容量Ｃｓの一端に接続される。各補助容量Ｃｓは、この画素ＰＸの画素電極ＰＥとこの画素ＰＸに一方側で隣接し画素ＰＸの画素スイッチング素子Ｗを制御する前段のゲート線Ｙとの容量結合により形成され、この画素スイッチング素子Ｗの寄生容量に対して十分大きな容量値を有する。尚、図１は、表示画面を構成する複数の画素ＰＸのマトリクスアレイに対して周囲に配置される複数のダミー画素を省略して描かれている。これらダミー画素は表示画面内の画素ＰＸと同様に配線され、寄生容量等に関して表示画面内の全画素ＰＸを同一条件にするために設けられものである。ゲート線Ｙ０はこのようなダミー画素に対するゲート線である。
【００１７】
表示パネル制御回路ＣＮＴは、複数のスイッチング素子Ｗを行単位に導通させるように複数のゲート線Ｙ０〜Ｙｍを順次駆動するゲートドライバＹＤ、各行のスイッチング素子Ｗが対応ゲート線Ｙの駆動によって導通する期間において画素電圧Ｖsを複数のソース線Ｘ１〜Ｘｎにそれぞれ出力するソースドライバＸＤ、複数の画素ＰＸに対して１フレーム期間（垂直走査期間）毎に外部信号源ＳＳから入力される複数の画素データからなる画像データに対して解像度および階調等の変換を行う画像データ変換回路４、およびこの画像データ変換回路４の変換結果として得られる画像データに対してゲートドライバＹＤおよびソースドライバＸＤの動作タイミング等を制御するコントローラ５を含む。画素電圧Ｖsは共通電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧であり、例えばフレーム反転駆動およびライン反転駆動を行うようコモン電圧Ｖcomに対して極性反転される。
【００１８】
ゲートドライバＹＤおよびソースドライバＸＤは例えばアレイ基板１の外縁に沿って配置されるフレキシブル配線シートにマウントされた集積回路（ＩＣ）チップである。他方、画像データ変換回路４およびコントローラ５は外部のプリント配線板ＰＣＢ上に配置される。コントローラ５は、上述のように順次複数のゲート線Ｙを駆動するための制御信号ＣＴＹおよび、画像データ変換回路４の変換結果として１行分の画素ＰＸ単位に得られ直列に出力される画素データＤＡＴＡを複数のソース線Ｘにそれぞれ割り当てると共に出力極性を指定する制御信号ＣＴＸ等を発生する。制御信号ＣＴＹはコントローラ５からゲートドライバＹＤに供給され、制御信号ＣＴＸは画像データ変換回路４から変換結果として得られる画素データＤＡＴＡと共にコントローラ５からソースドライバＸＤに供給される。
【００１９】
表示パネル制御回路ＣＮＴはさらに１行分のスイッチング素子Ｗが非導通となるときにこれらスイッチング素子Ｗに接続されるゲート線Ｙに一方側で隣接する前段の隣接ゲート線ＹにゲートドライバＹＤを介して印加されこれらスイッチング素子Ｗの寄生容量によって１行分の画素ＰＸに生じる画素電圧Ｖsの変動を補償する補償電圧Ｖeを発生する補償電圧発生回路６、および画像データＤＡＴＡを画素電圧Ｖsに変換するために用いられる所定数の階調基準電圧ＶＲＥＦを発生する階調基準電圧発生回路７を含む。
【００２０】
ゲートドライバＹＤは制御信号ＣＴＹの制御により１フレーム期間において複数のゲート線Ｙ１〜Ｙｍを順次選択し、各行の画素スイッチング素子Ｗを１水平走査期間だけ導通させるオン電圧を選択ゲート線Ｙに供給する。画像データ変換回路４は１行分の画素ＰＸに対する画素データＤＡＴＡからなる変換結果を１水平走査期間毎に出力し、ソースドライバＸＤは上述の階調基準電圧発生回路７から供給される所定数の階調基準電圧ＶＲＥＦを参照してこれら画素データＤＡＴＡをそれぞれ画素電圧Ｖsに変換し、複数のソース線Ｘ１〜Ｘｎに並列的に出力する。
【００２１】
ゲートドライバＹＤが例えばゲート線Ｙ１をオン電圧により駆動してこのゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを導通させると、ソース線Ｘ１〜Ｘｎ上の画素電圧Ｖsがこれら画素スイッチング素子Ｗをそれぞれ介して対応画素電極ＰＥおよび補助容量Ｃｓの一端に供給される。また、ゲートドライバＹＤはこのゲート線Ｙ１に隣接した前段のゲート線Ｙ０に補償電圧発生回路６からの補償電圧Ｖeを出力し、ゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを１水平走査期間だけ導通させた直後にこれら画素スイッチング素子Ｗを非導通にするオフ電圧をゲート線Ｙ１に出力する。補償電圧Ｖeはこれら画素スイッチング素子Ｗが非導通になったときにこれらの寄生容量によって画素電極ＰＥから引き抜かれる電荷を低減して画素電圧Ｖsの変動、すなわち突き抜け電圧ΔＶｐを実質的にキャンセルする。
【００２２】
図２は、液晶表示装置１１のコントローラ５における本発明に係る部分の構成を示すものである。なお、他の構成は本発明と関係がないので省略する。
【００２３】
本構成は、常に一定のクロック信号ＣＬＫ２を生成するクロック生成部５０、このクロック生成部５０からのクロック信号ＣＬＫ２と外部信号源ＳＳから入力される水平同期信号とから同期信号周期を検出する同期信号周期検出回路５１、及び駆動タイミング生成回路５２とを有する。
【００２４】
駆動タイミング生成回路５２は、予め、液晶表示パネルＤＰの光学特性に応じた電圧印加時間を生成するための時間FIXの値の項目設定がなされる。これは、例えば、制御部で設定、あるいはレジスタを用いて設定する等の既知の方法で行われる。
【００２５】
このような構成において、駆動タイミング生成回路５２は、ゲートドライバＹＤにクロック信号ＣＬＫ２に同期したゲートドライバ信号、ソースドライバＸＤにクロック信号ＣＬＫ２に同期したソースドライバ信号を出力する。
【００２６】
ここで、本発明を説明するために比較として、従来のゲートドライバ信号、ソースドライバ信号について説明する。
【００２７】
図３は、従来のコントローラにおける駆動タイミング生成回路を示すものである。従来の駆動タイミング生成回路は、外部信号源ＳＳから入力される水平同期信号とクロック信号ＣＬＫ１とを用いて、クロック信号ＣＬＫ１に同期したゲートドライバ信号、ソースドライバ信号を出力していた。
【００２８】
ところが、外部信号源ＳＳから入力される水平同期信号の周期は、そのときの映像ソースによって変化する。
【００２９】
図４は、入力される水平同期信号に対する従来のソースドライバ信号、ゲートドライバ信号を示すものである。なお、時間ｔは、図上左から右へと流れる。
【００３０】
従来、入力される水平同期信号とクロック信号ＣＬＫ１とにより駆動タイミング（ソースドライバ信号、ゲートドライバ信号）を生成しており、図４に示すように、ゲートオン（ＯＮ）時間、及び時間管理が必要とされる時間（以下、時間管理要とされる時間という）（例えば、ゲートドライバ信号が立下り後、ソースドライバ信号が立上り開始するまでの時間）は、ソースドライバ信号、ゲートドライバ信号により変化する。
【００３１】
例えば、ゲートオン時間は、入力されるクロック信号のａクロック分、時間管理要の時間は、入力されるクロック信号のｂクロック分となる。
【００３２】
例えば、時間管理要のタイミングが短くなった場合、液晶表示パネルＤＰの内部遅延により、ゲートがオフ（ＯＦＦ）になる前に、ソースドライバ信号が変化するため、液晶表示パネルＤＰに印加する電圧が変化する（所望の電圧とならない）。すなわち、液晶表示パネルの光学特性に対応して必要な時間だけ電圧印加する充電時間が確保できない。これによって、液晶表示パネルの表示上の不具合が発生して画質が低下することになる。
【００３３】
そこで、本発明では、クロック生成部５０からの常に一定のクロック信号ＣＬＫ２を用いて時間管理要の時間を管理する。
【００３４】
次に、図２に示す本発明の構成における動作について説明する。
【００３５】
図５は、外部信号源ＳＳから入力される水平同期信号の１水平同期周期が短い場合を示すものである。なお、時間ｔは、図上左から右へと流れる。
【００３６】
図に示すような１水平同期周期が短い場合でも、時間管理要とされる時間は、同期信号周期検出回路５１がクロック信号ＣＬＫ２を用いて外部信号源ＳＳから入力される水平同期信号から同期信号周期を検出し、駆動タイミング生成回路５２が予め設定された時間FIXの値と検出された同期信号周期とに基づいてゲートドライバ信号とソースドライバ信号とをそれぞれ出力する。すなわち、駆動タイミング生成回路５２は、時間調整手段として動作する。
【００３７】
図に示すように、ゲートドライバ信号のゲートオン時間は、時間管理要とされる時間を、１水平同期周期より減算した時間を割り当てることにより、可能な限り充分なゲートオン時間を確保することができる。
【００３８】
図上、例えば、クロック信号ＣＬＫ２を基準クロックとしてｎクロック分、あるいはｍクロック分（すなわち、ソースドライバ信号が立下り開始後、ゲートドライバ信号が立上るまでの時間がｍクロック分）である。
【００３９】
図６は、外部信号源ＳＳから入力される水平同期信号の１水平同期周期が長い場合を示すものである。なお、時間ｔは、図上左から右へと流れる。
【００４０】
図に示すような１水平同期周期が長い場合でも、時間管理要とされる時間は、同期信号周期検出回路５１がクロック信号ＣＬＫ２を用いて外部信号源ＳＳから入力される水平同期信号から同期信号周期を検出し、駆動タイミング生成回路５２が予め設定された時間FIXの値と検出された同期信号周期とに基づいてゲートドライバ信号とソースドライバ信号とをそれぞれ出力する。すなわち、駆動タイミング生成回路５２は、時間調整手段として動作する。
【００４１】
図に示すように、ゲートドライバ信号のゲートオン時間は、時間管理要とされる時間を、１水平同期周期より減算した時間を割り当てることにより、可能な限り充分なゲートオン時間を確保することができる。図上、例えば、クロック信号ＣＬＫ２を基準クロックとしてｎクロック分、あるいはｍクロック分である。
【００４２】
以上説明したように上記発明の実施の形態によれば、入力される水平同期信号の１水平周期に関わらず、時間管理を必要とされる時間を基準クロックで計数して管理することにより、液晶表示パネルへの印加電圧の時間不足による充電不足を解消して画質を向上させることができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施の形態に係る液晶表示装置の回路構成を概略的に示す図。
【図２】液晶表示装置のコントローラにおける本発明に係る部分の構成を示すブロック図。
【図３】従来のコントローラにおける駆動タイミング生成回路を示す図。
【図４】従来のソースドライバ信号、ゲートドライバ信号を示す図。
【図５】水平同期信号の１水平同期周期が短い場合を示す図。
【図６】水平同期信号の１水平同期周期が長い場合を示す図。
【符号の説明】
【００４４】
１…アレイ基板、２…対向基板、３…液晶層、４…画像処理回路、５…コントローラ、６…補償電圧発生回路、７…階調基準電圧発生回路、１１…液晶表示装置、５０…クロック生成部、５１…同期信号周期検出回路、５２…駆動タイミング生成回路、ＤＰ…液晶表示パネル、ＰＥ…画素電極、ＣＥ…共通電極、ＣＬＣ…液晶容量、Ｃｓ…補助容量、ＰＸ…液晶画素、Ｗ…スイッチング素子、Ｙ…ゲート線、Ｘ…ソース線、ＣＮＴ…表示パネル制御回路、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ。
【図１】
2006349930.tif 000003
【図２】
2006349930.tif 000004
【図３】
2006349930.tif 000005
【図４】
2006349930.tif 000006
【図５】
2006349930.tif 000007
【図６】
2006349930.tif 000008