(57)【要約】【課題】  平滑性の高い銅箔を使用することにより高い歩留りでキャパシタを形成可能な誘電体薄膜材料を提供すること。【解決手段】  少なくとも一方の表面粗さＲａが０．００１〜０．０５μmである銅箔の当該表面に、Ｃｒ，Ｎｉ，Ｎｉ−Ｐ，Ａｕ，Ａｇの中から選ばれる少なくとも一つの金属薄膜層を形成し、その金属薄膜層の表面に比誘電率が１０〜２０００でかつ膜厚が０．０５〜２μｍの誘電体薄膜が形成されてなる薄膜複合材料、ならびに当該薄膜複合材料を用いた多層配線板および電子部品。【選択図】    なし【特許請求の範囲】
【請求項１】
少なくとも一方の表面粗さＲａが０．００１〜０．０５μmである銅箔の当該表面に、Ｃｒ，Ｎｉ，Ｎｉ−Ｐ，Ａｕ，Ａｇの中から選ばれる少なくとも一つの金属薄膜層を形成し、その金属薄膜層の表面に比誘電率が１０〜２０００でかつ膜厚が０．０５〜２μｍの誘電体薄膜が形成されてなる薄膜複合材料。
【請求項２】
誘電体薄膜が形成される銅箔表面がCMP（化学機械研磨）により研磨された後に金属薄膜層が形成されたことを特徴とする請求項１に記載の薄膜複合材料。
【請求項３】
銅箔の厚みが３５〜１４０μmであることを特徴とする請求項１〜２に記載の薄膜複合材料。
【請求項４】
誘電体薄膜が、ＢａおよびＳｒから選ばれる少なくとも一つの元素とＴｉとを必須に含む金属酸化物薄膜層で構成されることを特徴とする請求項１〜３に記載の薄膜複合材料。
【請求項５】
請求項１〜４に記載の薄膜複合材料を構成に含む多層配線板および電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタなどの電子デバイスに好適に用いられる誘電体薄膜複合材料に関する。
【背景技術】
【０００２】
電子機器の高速・高周波化に伴い、ノイズの低減を目的としてＩＣと受動部品とを結ぶ配線の距離を短縮する必要性が高まり、受動素子を基板に内蔵化する技術の開発が盛んに行われている。受動素子の内蔵化により、ＩＣの直下にキャパシタを始めとする受動素子を配置することが可能となり、配線距離の短縮により高周波領域での電気特性を改善できるためである。
デカップリングに用いられるキャパシタが最も多く、静電容量としては数nF〜数μFが求められている。これに対応するキャパシタ材料としては、樹脂コンポジット材を用いる厚膜タイプ，ゾル-ゲル法,CVD法などで薄膜を形成する薄膜タイプ，セラミックペーストを用いたペーストタイプなどの開発が進められている。キャパシタはキャパシタ材料を電極ではさみ込むことにより形成できるが、各タイプのキャパシタは材料や加工条件によって得られる容量密度が異なり、それぞれの容量密度に応じて適当な面積の電極を形成することにより所望の静電容量を得ることが可能である。この時、容量密度が低いと電極面積を大きくしなければならず、基板の小型化に不利となり好ましくない。
【０００３】
キャパシタの容量密度はキャパシタ材料の比誘電率と電極間距離（膜厚）によって決まるため、キャパシタを小面積で効率良く形成するためには、(1)比誘電率の高いキャパシタ材料を用いる(2)膜厚を薄くする、の２つの方法が有効である。前者の方法としてはチタン酸バリウム(BTO)、チタン酸ストロンチウム(STO)、チタン酸バリウムストロンチウム(BST)、チタン酸ジルコン酸鉛(PZT)などのチタン酸塩を始めとする金属酸化物が高い比誘電率を示すことから好適に用いられる。後者の方法は、キャパシタの容量密度が膜厚の逆数に比例することから、高い容量密度を得るには有効な手段である。ただし、薄膜を用いる場合にはその膜厚がサブミクロンオーダーであることから、絶縁性を確保するために下地となる基板の平滑性が高いことが重要である。これは、基板の平滑性が低いと局所的に膜厚の薄い部分が生じ、絶縁性が低下してしまうためである。半導体分野を始めとして、昨今ではFPD(Flat Panel Display)分野においても、シリコンウェハー，ガラス，あるいはダイヤモンド基板など、薄膜を用いたデバイス作製において平滑性の高い基板を使用することは常用手段となっている（例えば、特許文献１〜４）。
【０００４】
【特許文献１】特許公報第3251462号
【特許文献２】特開平9-110592号公報
【特許文献３】特開平11-297210号公報
【特許文献４】特開平7-315991号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、シリコンウェハーやガラス基板は半導体やＦＰＤ用途には適するがプリント配線板用途に適用するのはコストや取り扱いの観点からきわめて難しい。また、プリント配線板で通常用いる銅箔はシリコンウェハーやガラスに比べて平滑性が劣るため、薄膜を形成しても歩留りが低く基材として適さなかった。
上記課題を鑑みて、本発明では平滑性の高い銅箔を使用することにより高い歩留りでキャパシタを形成可能な誘電体薄膜材料を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、少なくとも一方の表面粗さＲａが０．００１〜０．０５μmである銅箔の当該表面に、Ｃｒ，Ｎｉ，Ｎｉ−Ｐ，Ａｕ，Ａｇの中から選ばれる少なくとも一つの金属薄膜層を形成し、その金属薄膜層の表面に比誘電率が１０〜２０００でかつ膜厚が０．０５〜２μｍの誘電体薄膜を形成することを特徴とする。
また本発明は、誘電体薄膜が形成される銅箔表面がCMP（化学機械研磨）により研磨された後に金属薄膜層が形成されたことを特徴とする前記の薄膜複合材料に関する。
また本発明は、銅箔の厚みが３５〜１４０μmであることを特徴とする前記の薄膜複合材料に関する。
また本発明は、誘電体薄膜が、ＢａおよびＳｒから選ばれる少なくとも一つの元素とＴｉとを必須に含む金属酸化物薄膜層で構成されることを特徴とする前記の薄膜複合材料に関する。
さらに本発明は、前記の薄膜複合材料を構成に含む多層配線板および電子部品に関する。
【発明の効果】
【０００７】
本発明により、高い容量密度を有し、かつ、高歩留りでキャパシタを形成可能な薄膜複合材料を提供することができる。
【発明を実施するための最良の形態】
【０００８】
本発明は、銅箔の表面にＣｒ，Ｎｉ，Ｎｉ−Ｐ，Ａｕ，Ａｇの中から選ばれる少なくとも一つの金属薄膜層を形成し、その金属薄膜層の表面に比誘電率が１０〜２０００でかつ膜厚が０．０５〜２μｍの誘電体薄膜を形成することを特徴とする。銅箔には平滑性の高い銅箔を用いることが好ましい。具体的には表面粗さＲａが０．００１〜０．０５μmであることが好ましく、さらには０．００１〜０．０３μmであることがより好ましい。Ｒａが０．０５μm以下であれば良好な絶縁性が得ることができる。一方、０．０５μmを超えると局所的に膜厚が薄くなる部分が発生して絶縁性の低下を招く。
【０００９】
通常プリント配線板に用いられる銅箔の表面粗さＲａは数百nm〜数μmであるため、より平滑性の高いものを用いることが好ましい。平滑性を高める手法としては、例えばCMPを用いることができる。CMPは半導体の製造において回路の平坦化に用いられる技術であり、金属酸化剤，酸化金属溶解剤などを含む研磨液（スラリー）を介して基板表面を研磨パッドで研磨することにより、きわめて平坦な表面を得ることが可能である。装置としては、研磨パッドと研磨定盤を有する一般的なCMP研磨装置が使用できる。また、研磨方法はCMPに限られるものではなく、化学研磨等により高い平滑性を有する銅箔を作製し用いても良い。
【００１０】
CMPを行う際、銅箔はより厚い方が剛性が高く安定な加工が可能である。したがって銅箔の厚みは少なくとも３５μm以上あることが好ましい。一方で、１４０μmを超えると電極や配線パターンの加工時に負荷が大きくなり不経済である。したがって、銅箔の厚みは３５〜１４０μmであることが好ましい。さらに取り扱いの観点から７０μm〜１０５μmであることがより好ましい。
【００１１】
銅箔表面にはＣｒ，Ｎｉ，Ｎｉ−Ｐ，Ａｕ，Ａｇの中から選ばれる少なくとも一つの金属薄膜層を形成することが好ましい。これらの金属は安定した自己酸化皮膜を形成するため、薄膜形成時に誘電体薄膜に金属粒子が拡散するのを防止するバリア層として有効である。金属薄膜層の厚さは特に限定されるものではないが、０．０５〜１μｍの範囲が好ましく、０．１〜０．８μｍの範囲がより好ましい。厚さが０．０５μｍ未満では、絶縁性が低下するため好ましくない。なお、１μｍを超えてさらに厚くすることは、コストの面で不利である。金属薄膜層の厚さは薄膜層を集束イオンビーム加工装置（ＦＩＢ）で掘削し、得られた断面を走査型イオン顕微鏡（ＳＩＭ）で観察して測長することで計測できる。
【００１２】
本発明による誘電体薄膜は、比誘電率が１０〜２０００であることが好ましい。任意の面積の電極を誘電体薄膜に設けることにより、所望のキャパシタンスを有するキャパシタを得ることができる。誘電体薄膜の比誘電率が１０未満であると、容量密度が低くなり、十分な特性が得られない。また、２０００を超えるためには、誘電体薄膜を４００℃以上で高温焼成する必要があり、通常の配線板製造プロセスでは利用が困難である。好ましくは２０〜２０００である。
【００１３】
誘電体薄膜の厚みは０．０５〜２μｍの範囲とするのが好ましい。０．０５μm未満では絶縁性の低下を招く。また、厚みを厚くすると容量密度が低下するため所望の容量を得るのが困難になる。さらに、多層板とした場合には板厚が厚くなり基板の薄型化に不利である。したがって上限は２μmとするのが好ましい。誘電体薄膜の厚さは金属薄膜層と同様に、薄膜層を集束イオンビーム加工装置（ＦＩＢ）で掘削し、得られた断面を走査型イオン顕微鏡（ＳＩＭ）で観察して測長することで計測できる。
【００１４】
ＢａおよびＳｒから選ばれる少なくとも一つの元素とＴｉとを必須に含む金属酸化物は、セラミックスの中でも特に高誘電率（例えばＢａＴｉＯ３で１５００程度、ＳｒＴｉＯ３で２００程度）であり、キャパシタの材料として好適に用いることができる。もちろんその他の元素や金属酸化物を添加した複合金属酸化物、例えばＢａＴｉＯ３にＬａを添加してさらに高誘電率化を図った複合金属酸化物や、ＢａＴｉＯ３にＣａＴｉＯ３を添加して特性を調整した複合金属酸化物も好適に用いることができる。これら金属酸化物からなる誘電体薄膜の形成方法には、例えばゾル-ゲル法、スパッタ法、化学的気相堆積法（ＣＶＤ）が好適に用いられる。誘電体薄膜を所望の組成に調製しやすい点でゾル-ゲル法がより好ましい。薄膜の形成時における銅箔の酸化を抑制するために、形成温度は４００℃以下が好ましく、３５０℃以下がより好ましい。
【００１５】
また、本発明の薄膜複合材料は多層配線板および電子部品に好適に使用でき、金属膜や誘電体薄膜をエッチングすることによりキャパシタやフィルタ回路の形成が可能である。
【実施例】
【００１６】
次に実施例により本発明を具体的に説明するが、本発明はこれらに制限されるものではない。
【００１７】
（実施例１）
Ｂａ（ＯＣ２Ｈ５）２およびＴｉ（Ｏ−ｉ−Ｃ３Ｈ７）を、ＢａとＴｉのモル比が１：１となるように、モレキュラー・シーブで脱水した２−メトキシエタノールに溶解して０．６Ｍの溶液を得た。次に、この溶液を攪拌しながら１２０℃で１８時間還流して、複合金属アルコキシド：ＢａＴｉ（ＯＣ２Ｈ４ＯＣＨ３）６の溶液Ａを得た。
次いで、溶液Ａの一部を溶液濃度が０．２Ｍとなるように２−メトキシエタノールで希釈した溶液Ｂを得た。
１０ｃｍ×１０ｃｍの大きさの厚さ７０μｍの電解銅箔３ＥＣ−ＶＬＰ−７０（三井金属鉱業株式会社製、商品名）の光沢面側に加工荷重１×１０４Ｐａ，回転数８０ｒｐｍ，研磨液供給量１２０ｍｌ/ｍｉｎ，研磨時間１５分の条件でCMPを行った。研磨液にはＨＳ−Ｃ４３０（日立化成工業株式会社製、商品名）を用いた。続いて、スパッタ法により厚さ０．５μmのＮｉ薄膜を形成して金属薄膜層付の銅箔を得た。
この金属薄膜層付の銅箔のＮｉ薄膜側に、溶液Ｂをスピンコートした。３５０℃のホットプレート上で４分間乾燥後、再び溶液Ｂをスピンコートし乾燥する操作を全部で１２回繰り返した後、３５０℃のホットプレート上で２時間焼成し図１のような薄膜複合材料を得た。
【００１８】
（実施例２）
使用する銅箔を厚さ７０μmの圧延銅箔ＢＨＣ−１３−Ｔ（日鉱マテリアルズ株式会社製、商品名）に変えた以外は実施例１と同様な工程により薄膜複合材料を得た。
【００１９】
（比較例１）
Ｂａ（ＯＣ２Ｈ５）２およびＴｉ（Ｏ−ｉ−Ｃ３Ｈ７）を、ＢａとＴｉのモル比が１：１となるように、モレキュラー・シーブで脱水した２−メトキシエタノールに溶解して０．６Ｍの溶液を得た。次に、この溶液を攪拌しながら１２０℃で１８時間還流して、複合金属アルコキシド：ＢａＴｉ（ＯＣ２Ｈ４ＯＣＨ３）６の溶液Ａを得た。
次いで、溶液Ａの一部を溶液濃度が０．２Ｍとなるように２−メトキシエタノールで希釈した溶液Ｂを得た。
１０ｃｍ×１０ｃｍの大きさの厚さ７０μｍの電解銅箔３ＥＣ−ＶＬＰ−７０（三井金属鉱業株式会社製、商品名）の光沢面側に、スパッタ法により厚さ０．５μmのＮｉ薄膜を形成して、金属薄膜層付の銅箔を得た。
この金属薄膜層付の銅箔のＮｉ薄膜側に、溶液Ｂをスピンコートした。３５０℃のホットプレート上で４分間乾燥後、再び溶液Ｂをスピンコートし乾燥する操作を全部で１２回繰り返した後、３５０℃のホットプレート上で２時間焼成し薄膜複合材料を得た。
【００２０】
（比較例２）
使用する銅箔を厚さ７０μmの圧延銅箔ＢＨＣ−１３−Ｔ（日鉱マテリアルズ株式会社製、商品名）に変えた以外は比較例１と同様な工程により薄膜複合材料を得た。
【００２１】
実施例１〜２、および、比較例１〜２で用いたNi薄膜形成前の銅箔表面粗さＲａをミツトヨ社製サーフテストＳＶ−４００にて測定した。結果を表１に示す。本発明の実施例１〜２ではCMPによりＲａ≦０．０１μmと高い平滑性を示した。これに対し、比較例１〜２では０．１〜０．２μm程度の平滑性であった。
【００２２】
【表１】
2006303372.tif 000002
【００２３】
次に、実施例１〜２および比較例１〜２で作製した薄膜複合材料の誘電体薄膜を集束イオンビーム加工装置（ＦＩＢ）で掘削し、得られた断面を走査型イオン顕微鏡（ＳＩＭ）で観察・測長して誘電体薄膜の膜厚を測定した。
【００２４】
さらに、実施例１〜２および比較例１〜２で作製した薄膜複合材料の誘電体薄膜表面に金を蒸着して１ｍｍ×１ｍｍの大きさの金属パターンを形成し、上部電極とした。さらに、上部電極の近傍の誘電体薄膜をダイヤモンドペンで削って薄膜の下の銅箔を露出させ、下部電極端子とした。静電容量の測定は、アジレント・テクノロジー社製４２８５Ａ型プレシジョンＬＣＲメータを用いて、２５℃，周波数１ＭＨｚにおける上部電極-下部電極間の静電容量の値を測定し、キャパシタの静電容量（キャパシタンス）とみなした。それぞれ１０箇所の上部電極および下部電極の組を作製・測定した。この時、デバイス特性の指標であるQ値（＝１/tanδ（誘電正接））が１以下となるものを短絡とした。
【００２５】
誘電体薄膜の膜厚とキャパシタンス測定結果を表２に示す。キャパシタンスは測定した３０箇所の平均値である。本発明の実施例１〜２ではいずれも短絡は発生しなかった。一方、比較例１では８０％が、比較例２では６０％が短絡となった。これは、平滑性の高い銅箔では薄膜が均一に形成され優れた絶縁性を示しているのに対し、平滑性の低い銅箔では極めて膜が薄い部分が局所的に存在することによって絶縁性が低下しているためである。このように、平滑性の高い銅箔を使用することにより、キャパシタの歩留りを大幅に向上することが可能となる。
【００２６】
【表２】
2006303372.tif 000003
【図面の簡単な説明】
【００２７】
【図１】本発明の薄膜複合材料の断面図である。
【符号の説明】
【００２８】
１．薄膜複合材料、
２．誘電体薄膜層、
３．金属薄膜層、
４．銅箔
【図１】
2006303372.tif 000004