(57)【要約】【課題】センサ・アレイの高信頼性動作のために短絡されたセンサ・セルを隔離する。【解決手段】センサのアレイと多数の母線線路を有するデバイスを提供する。各々のセンサはそれぞれの母線線路に電気接続され、且つそれぞれの多数群（５８）の微細機械加工したセンサ・セルを含む。特定のセンサのセンサ・セル群は、そのセンサが接続される母線線路を介して互いに電気結合されており、各々のセンサ・セル群は、互いに電気的に相互接続され且つ互いから切換え可能に切断することができないそれぞれの多数の微細機械加工したセンサ・セル（２）を含む。更に、いずれか１つのセンサ・セル群の多数の微細機械加工したセンサ・セルの内のいずれか１つがアースに短絡されたことに応答して、該センサ・セル群をその関連した母線線路から隔離する手段（例えば、ヒューズ、又は電流センサ回路と電気隔離スイッチとを含む短絡保護モジュール）が設けられる。【選択図】図７
2006343315.tif 000002
【特許請求の範囲】
【請求項１】
センサのアレイと、多数のバイアス電圧母線線路とを有するデバイスであって、
各々のセンサはそれぞれの母線線路（３４ａ〜３４ｄ）に電気接続され、且つそれぞれの多数のセル群（５８）の微細機械加工したセンサ・セルを含んでおり、
特定のセンサのセンサ・セル群は、そのセンサが接続される母線線路を介して互いに電気結合されており、
各々のセンサは、互いに電気的に相互接続されていて且つ互いから切換え可能に切断することができないそれぞれの多数の微細機械加工したセンサ・セル群を含んでおり、
当該デバイスは更に、他のセンサ・セル群から隔離され、アースに短絡され、且ついずれの母線線路からも電気的に切り離されているセンサ・セル群を含んでいること、
を特徴とするデバイス。
【請求項２】
前記微細機械加工したセンサ・セルの各々はそれぞれのＭＵＴセルである、請求項１記載のデバイス。
【請求項３】
前記デバイスは更に、前記多数のセンサ・セル群の内のいずれか１つの中の多数の微細機械加工したセンサ・セルの内のいずれか１つがアースに短絡されたことに応答して、そのセンサ・セル群を前記母線線路から隔離する隔離手段を含んでおり、
前記隔離手段は多数のヒューズ（６４）を含み、各ヒューズは、それぞれのセンサ・セル群の中の微細機械加工したセンサ・セルのいずれもがアースに短絡されていない限り、それぞれのセンサ・セル群を関連した母線線路に結合している、請求項１記載のデバイス。
【請求項４】
前記多数の微細機械加工したセンサ・セルの各々はそれぞれのＭＵＴセルであり、前記隔離手段は多数のヒューズ（６４）を含み、各ヒューズはそれぞれのセンサ・セル群を関連した母線線路に結合しており、前記デバイスは更に多数の不活性の真空にされた領域を含み、前記ヒューズの各々が前記真空にされた領域のそれぞれの１つを横切っている、請求項３記載のデバイス。
【請求項５】
前記多数の微細機械加工したセンサ・セルの各々はそれぞれのＭＵＴセルであり、前記隔離手段は多数のヒューズを含み、各ヒューズはそれぞれのセンサ・セル群を関連した母線線路に結合しており、前記ヒューズの各々が独立している、請求項３記載のデバイス。
【請求項６】
前記デバイスは更に多数の短絡保護モジュールを含み、各短絡保護モジュールは、それぞれのセンサ・セル群を通って流れる電流のレベルを検出する電流センサ回路と、前記それぞれのセンサ・セル群をその関連した母線線路に結合する電気隔離スイッチとを含んでおり、前記電流センサ回路は、前記それぞれのセンサ・セル群における短絡を表す電流レベルを検知したことに応答して、前記電気隔離スイッチを開放させる、請求項１記載のデバイス。
【請求項７】
センサのアレイと、多数の母線線路とを有するデバイスであって、
各々のセンサ（１２）はそれぞれの母線線路に電気接続され、且つそれぞれの多数のセル又は群（５８）の微細機械加工したセンサ・セルを含んでおり、
特定のセンサのセンサ・セル群は、そのセンサが接続される母線線路を介して互いに電気結合されており、
各々のセンサは、互いに電気的に相互接続されていて且つ互いから切換え可能に切断することができないそれぞれの多数の微細機械加工したセンサ・セル群を含んでおり、
当該デバイスは更に、前記セル又は前記多数のセンサ・セル群の内のいずれか１つの中の多数の微細機械加工したセンサ・セルの内のいずれか１つのセルがアースに短絡されたことに応答して、該１つのセンサ・セル群をその関連した母線線路から隔離する手段を含んでいること、
を特徴とするデバイス。
【請求項８】
前記多数の微細機械加工したセンサ・セルの各々はそれぞれのＭＵＴセルである、請求項７記載のデバイス。
【請求項９】
母線線路（３４ａ〜３４ｄ）と、
各々がそれぞれの電極を含む第１の多数の微細機械加工したセンサ・セル（５８）であって、当該第１の多数のセンサ・セルの前記電極が相互接続されていて且つ互いから切換え可能に切断することができないようになっている、第１の多数の微細機械加工したセンサ・セル（５８）と、
前記母線線路に電気接続された第１の接合部と前記第１の多数のセンサ・セルの内の１つのセルの前記電極に電気接続された第２の接合部とを橋渡しする第１のヒューズ（６４）であって、当該第１のヒューズが前記第１の多数のセンサ・セルの前記電極の短絡に応答して溶断するように設計されている、第１のヒューズ（６４）と、
有しているデバイス。
【請求項１０】
更に、各々がそれぞれの電極を含む第２の多数の微細機械加工したセンサ・セルであって、当該第２の多数のセンサ・セルの前記電極が相互接続されていて且つ互いから切換え可能に切断することができないようになっている、第２の多数の微細機械加工したセンサ・セル（５８）と、
前記母線線路に電気接続された第３の接合部と前記第２の多数のセンサ・セルの内の１つのセルの前記電極に電気接続された第４の接合部とを橋渡しする第２のヒューズであって、当該第２のヒューズが前記第２の多数のセンサ・セルの前記電極の短絡に応答して溶断するように設計されている、第２のヒューズと、
を含んでいる請求項９記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に云えば、電子的に動作するセンサのアレイ（配列体）に関するものである。具体的には、本発明は、微細機械加工した超音波トランスデューサ（ＭＵＴ）のアレイに関するものである。ＭＵＴの特定の用途は、医学診断用超音波イメージング・システムである。別の特定の用途は、鋳造品、鍛造品又はパイプラインのような部材についての超音波を使用した非破壊的な評価のためである。
【背景技術】
【０００２】
超音波画像の品質及び分解能は部分的に、トランスデューサ・アレイの送信及び受信開口をそれぞれ構成するトランスデューサの数の関数である。従って、高い画像品質を達成するために、多数のトランスデューサが２次元及び３次元の両方のイメージング用途にとって望ましい。超音波トランスデューサは典型的には手持ち式トランスデューサ・プローブ内に配置され、該プローブは、トランスデューサ信号を処理して超音波画像を生成する電子ユニットに可撓性ケーブルによって接続される。トランスデューサ・プローブは超音波送信回路及び超音波受信回路の両方を担持していてもよい。
【０００３】
最近、容量型（ｃＭＵＴ）や圧電型（ｐＭＵＴ）であってよい微細機械加工した超音波トランスデューサ（ＭＵＴ）として知られている種類の超音波トランスデューサを製造するために半導体処理法が使用されている。このようなＭＵＴは、受け取った超音波信号の音波振動を変調されたキャパシタンスへ変換する電極を備えた小さいダイアフラム状デバイスである。送信の場合は、容量性電荷がデバイスのダイアフラムを振動させるように変調され、これによって音波を送出する。ＭＵＴの１つの利点は、ＭＵＴが微細機械加工(micromachining)と云う見出しの下にグループ化された微細製造処理法のような半導体製造処理法を使用して作られることである。このような微細機械加工処理から得られるシステムは、典型的には、超小型電気機械システム（ＭＥＭＳ）を呼ばれている。
【０００４】
米国特許第６３５９３６７号に説明されているように、微細機械加工は、（Ａ）パターン形成ツール（一般的には、プロジェクション・アライナー又はウェーハ・ステッパーのようなリソグラフィ）と、（Ｂ）ＰＶＤ（物理蒸着）、ＣＶＤ（化学蒸着）、ＬＰＣＶＤ（低圧化学蒸着）、ＰＥＣＶＤ（プラズマ化学蒸着）のような堆積ツールと、（Ｃ）湿式化学エッチング、プラズマ・エッチング、イオン・ミリング、スパッタ・エッチング又はレーザ・エッチングようなエッチング・ツールとの組合せ又は一部を使用して、微視的構造を形成することである。微細機械加工は、典型的には、シリコン、ガラス、サファイア又はセラミックから作られた基板又はウェーハ上で実行される。このような基板又はウェーハは一般に非常に平坦で滑らかであり、またインチで測られる横方向寸法を持つ。それらは通常、処理ツールから処理ツールへ移動するときカセット毎にグループとして処理される。有利なことに（必ず必要なものではないが）各基板には製品の多数のコピー（複製品）を組み入れることができる。総称的に２種類の微細機械加工がある。すなわち、１）ウェーハ又は基板の厚さの大部分に彫刻(sculpture) が行われるバルク微細機械加工と、２）彫刻が一般に表面に、特に表面上の薄い堆積膜に制限される表面微細機械加工である。本書で用いる微細機械加工の定義には、シリコン、サファイア、全ての種類のガラス材料、（ポリイミドのような）ポリマー、ポリシリコン、窒化シリコン、酸窒化シリコン、アルミニウム合金や銅合金やタングステンのような薄膜金属、ガラス上スピン(SOG；spin-on-glass)、打込み可能なドーパント又は拡散ドーパント、並びに酸化シリコン及び窒化シリコンのような成長膜を含む、伝統的な又は既知の微細機械加工可能な材料を使用することが含まれる。
【０００５】
本書では微細機械加工について同じ定義を用いる。
【０００６】
各々のｃＭＵＴは空洞を覆う隔膜を有し、該空洞は典型的には真空にされる。この隔膜は、印加されたバイアス電圧によって基板表面に近接するように保持される。既にバイアスされているｃＭＵＴに振動信号を印加することによって、隔膜は振動させることができ、これにより音響エネルギを放射することができる。同様に、音波が隔膜に入射したとき、その結果生じる振動をｃＭＵＴ上の電圧変化として検出することができる。ｃＭＵＴセルは、このようなドラム構造の１つを記述するために使用される用語である。ｃＭＵＴセルは、非常に小さい構造にすることが可能である。典型的なセルの寸法は、六角形構造の場合、平坦な縁から平坦な縁まで２５〜５０ミクロンである。セルの寸法は、多数のやり方で、指定した音響応答によって規定される。
【０００７】
可能な最良の性能を達成するために、ｃＭＵＴには非常に高い電界を加えなければならない。他の研究者によって示されているように、ｃＭＵＴは、該ｃＭＵＴの崩壊電圧に近い高電界で動作させた場合に従来のＰＺＴトランスデューサよりも性能が優れているに過ぎない。各々が並列に接続された数千のセルを含んでいる多数の素子のアレイにとって崩壊電圧の分布による高電界に耐えるｃＭＵＴ構造の能力は、これらのデバイスの成功にとって不可欠である。現在のｃＭＵＴ設計における１つの欠点はｃＭＵＴについての電極パターン形成にあり、単一のセルがアースに短絡されたときに事象の連鎖が生じる。現在では、各セル上の電極は、単純にパターン形成された「スポーク」状の相互接続体を使用して、その隣接した最も近いセル上の電極に接続されている。単一のセルがアースへの短絡回路を形成した場合、この相互接続に起因して、素子全体が実効的にアースに短絡されてしまう。この問題は、短絡された素子に起因して他の機能しているｃＭＵＴ素子に利用できるバイアス電圧が低下することによって悪化する。ｃＭＵＴバイアス電圧の低下はｃＭＵＴの性能を劣化させる。更に、将来にはｃＭＵＴアレイは数百だけではなく数千の素子を含むことがあり得る。従って、数千の内のほんの２〜３個のセルがアレイ全体を無用なものにする恐れのある連鎖効果が存在する。
【特許文献１】米国特許第６３５９３６７号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、単一の又は複数のＭＵＴセルがアースへの短絡回路を形成した場合にＭＵＴアレイの信頼性及び性能を改善する必要性がある。
【課題を解決するための手段】
【０００９】
本発明は、処理の異常、自然の統計的な変動、汚染などのような何らかの手段によって惹起されたセルの短絡に起因した損傷に対してＭＵＴアレイの性能を保護するための非常に簡単でコスト効率のよい方法を提供する。従来のＭＵＴアレイでは、数千のセルが用いられることがある。ほんの２〜３個のセルがアースへの短絡回路を形成した場合でも、イメージング性能がかなり劣化する恐れがある。本発明では、このような短絡されたセルを隔離して、イメージング性能に対する影響を無視し得るようにする。
【００１０】
本発明の一面は、センサのアレイと、多数のバイアス電圧母線線路とを有するデバイスである。本デバイスにおいて、各々のセンサはそれぞれのバイアス電圧母線線路に電気接続され、且つそれぞれの多数群の微細機械加工したセンサ・セルを含んでいる。特定のセンサのセンサ・セル群は、そのセンサが接続されるバイアス電圧母線線路を介して互いに電気結合されており、各々のセンサ・セル群は、互いに電気的に相互接続されていて且つ互いから切換え可能に切断することができないそれぞれの多数の微細機械加工したセンサ・セルを含んでいる。本デバイスは更に、他のセンサ・セル群から隔離され、アースに短絡され、且ついずれのバイアス電圧母線線路にも電気結合されていないセンサ・セル群を含んでいる。
【００１１】
本発明の別の面は、センサのアレイと、多数のバイアス電圧母線線路とを有するデバイスである。本デバイスにおいて、各々のセンサはそれぞれのバイアス電圧母線線路に電気接続され、且つそれぞれの多数群の微細機械加工したセンサ・セルを含んでいる。特定のセンサのセンサ・セル群は、そのセンサが接続されるバイアス電圧母線線路を介して互いに電気結合されており、各々のセンサ・セル群は、互いに電気的に相互接続されていて且つ互いから切換え可能に切断することができないそれぞれの多数の微細機械加工したセンサ・セルを含んでいる。本デバイスは更に、多数のセンサ・セル群の内のいずれか１つの中の多数の微細機械加工したセンサ・セルの内のいずれか１つがアースに短絡されたことに応答して、該１つのセンサ・セル群をその関連したバイアス電圧母線線路から隔離する手段を含んでいる。
【００１２】
本発明の更に別の面は、バイアス電圧母線線路と、各々がそれぞれの電極を含む多数の微細機械加工したセンサ・セルであって、当該多数のセンサ・セルの前記電極が相互接続されていて且つ互いから切換え可能に切断することができないようになっている、多数の微細機械加工したセンサ・セルと、バイアス電圧母線線路に電気接続された第１の接合部と多数のセンサ・セルの内の１つのセルの電極に電気接続された第２の接合部とを橋渡しするヒューズとを有するデバイスである。本デバイスにおいて、ヒューズは多数のセンサ・セルの電極の短絡に応答して溶断するように設計されている。
【００１３】
本発明のまた更に別の面は、バイアス電圧母線線路と、各々がそれぞれの電極を含む多数の微細機械加工したセンサ・セルであって、当該多数のセンサ・セルの前記電極が相互接続されていて且つ互いから切換え可能に切断することができないようになっている、多数の微細機械加工したセンサ・セルと、バイアス電圧母線線路に電気接続された第１の接合部と多数のセンサ・セルの内の１つのセルの電極に電気接続された第２の接合部とを橋渡しする短絡保護モジュールとを有するデバイスである。本デバイスにおいて、短絡保護モジュールは、多数のセンサ・セルの電極を通って流れる電流のレベルを検出する電流センサ回路と、オン状態にあるとき第１の接合部を第２の接合部に結合し、且つオフ状態にあるときは結合しない電気隔離スイッチとを含む。電流センサ回路は、多数のセンサ・セルの電極の短絡を表す電流レベルを検知したことに応答して、電気隔離スイッチをオン状態からオフ状態へ遷移させる。
【００１４】
本発明の更に別の面は、バイアス電圧母線線路と、各々がそれぞれの電極を含む微細機械加工したセンサ・セルの２次元アレイであって、各センサ・セルの電極が各々の隣接したセンサ・セルの電極に電気接続され、該接続された電極が互いから切換え可能に切断することができず、また該アレイの相互接続された電極がバイアス電圧母線線路に電気接続されている、センサ・セルの２次元アレイとを有するデバイスである。本デバイスにおいて、１つのセンサ・セルの電極と該１つのセンサ・セルに隣接したセンサ・セルの電極との間の各々の接続部が、該１つのセンサ・セルの電極の短絡に応答して溶断するように設計されたそれぞれのヒューズを含んでいる。
【００１５】
本発明の他の面は以下に開示し且つ特許請求の範囲に記載してある。
【発明を実施するための最良の形態】
【００１６】
ここで、異なる図面において同様な素子には同じ参照数字を付してある図面を参照して説明する。
【００１７】
例示の目的で、本発明の様々な実施形態を、容量型の微細機械加工した超音波トランスデューサ（ｃＭＵＴ）を有するアレイについて説明する。しかしながら、本書で開示した本発明の様々な面がｃＭＵＴアレイに対する用途に限定されるものではなく、むしろｐＭＵＴを用いるアレイにも適用できることにを理解されたい。本発明の同じ面はまた光、温度又は圧力センサ素子の微細機械加工したアレイにも用途を有する。
【００１８】
図１について説明すると、典型的なｃＭＵＴトランスデューサ・セル２を断面図で示している。このようなｃＭＵＴトランスデューサ・セルのアレイが、典型的には、高濃度にドーピングされたシリコン（従って、半導体）ウェーハのような基板４上に形成される。各々のｃＭＵＴトランスデューサ・セルについては、シリコン又は窒化シリコンで作ることのできる薄い隔膜又はダイアフラム８が、基板４の上方に懸架される。隔膜８はその周縁部が絶縁支持体６によって支持される。絶縁支持体６は酸化シリコン又は窒化シリコンで作ることができる。隔膜８と基板４との間の空洞１４には、空気又はガスを充填してもよく、或いは完全に又は部分的に真空にしてもよい。典型的には、ｃＭＵＴはプロセスによって許される限り出来るだけ完全に真空にする。アルミニウム合金や他の適当な導電性材料のような導電性材料のフィルム又は層により隔膜８上に電極１２を形成し、また導電性材料で作られた別のフィルム又は層により基板４上に電極１０を形成する。代替例として、底部電極は半導体基板４を適切にドーピングすることによって形成することができる。
【００１９】
空洞１４によって隔てられている２つの電極１０及び１２はキャパシタンスを形成する。入射音響信号により隔膜８を振動させたとき、関連した電子装置（図１に示していない）を使用してそのキャパシタンスの変化を検出することができ、これによって音響信号が電気信号へ変換される。逆に、交流信号を一方の電極に印加すると電極上の電荷が変調され、これにより両電極の間の容量性の力が変調される。この後者の作用によりダイアフラムが動かされて音響信号を送出する。
【００２０】
個々のセルは、円形、矩形、六角形、或いは他の周縁形状を持つことができる。ｃＭＵＴセルは、トランスデューサ部分素子(subelement)が異なるセル寸法の複合特性を持ち、もってトランスデューサに広帯域特性を与えるように、異なる寸法を持つことができる。
【００２１】
このような小さいセルに対して個別に制御を行うことのできるような電子装置を生成することは困難である。全体としてのアレイの音響性能について云えば、小さいセル寸法は優れていて、柔軟性を大きくするが、制御はより大きい構造に限られている。複数のセルを一緒にグループ化して、それらを電気的に接続すると、より大きい部分素子を生成することが可能になり、これにより所望の音響応答を維持しながら個々の制御を行うことができる。スイッチング回路網を使用して部分素子を一緒に接続することによってリング又は他の素子を形成することができる。このような素子は、異なる部分素子を互いに相互接続するスイッチング回路網の状態を変更することによって再構成することができる。しかしながら、個々の部分素子は異なる部分素子を形成するように再構成することはできない。
【００２２】
ＭＵＴセルは微細機械加工処理において一緒に（すなわち、介在するスイッチングを介在させることなく）接続して、部分素子を形成することができる。このようなクラスタ（一群）を記述するために以下では用語「音響部分素子」を用いる。これらの音響部分素子は超小型電子スイッチによって相互接続されてより大きい素子を形成する。その際、このようなスイッチはシリコン層内、又はトランスデューサ・アレイに直ぐ隣接して位置する異なる基板上に配置する。この構成は、大量に低コストで実行することのできる半導体処理に基づくものである。
【００２３】
本書で使用するとき、用語「音響部分素子(acoustical subelement) 」とは、再構成することのできない単一のセル又は一群の電気接続されたセルである。すなわち、音響部分素子は最小の独立に制御される音響ユニットである。また用語「部分素子(subelement)」とは、音響部分素子とその関連した集積電子装置とを意味する。また「素子(element) 」は、スイッチング回路網を使用して音響部分素子を一緒に接続することによって形成される。このような素子は、スイッチング回路網の状態を変更することによって再構成することができる。スイッチング回路網に含まれるスイッチの内の少なくとも幾つかは、関連集積電子装置の一部である。
【００２４】
例示の目的で、図２は「ヒナギク」形音響部分素子１６を示し、該部分素子は７つの六角形ｃＭＵＴセル２によって作られており、そのうちの中央のセルが６つのセルのリングによって囲まれ、リング内の各セルが中央セルのそれぞれの側面とリング内の隣接するセルとに接している。各々のｃＭＵＴセル２の頂部電極１２が、切換え可能に切断することができない接続体によって一緒に電気結合されている。六角形アレイの場合、６つの導体１５が頂部電極１２から「スポーク」のように放射方向に延在していて、隣接のｃＭＵＴセルの頂部電極にそれぞれ接続される（但し、周縁にあるセルの場合、該セルは６つではなく３つの他のセルに接続される）。同様に、各セル２の底部電極１０が、切換え可能に切断することができない接続体によって一緒に電気結合されて、７倍大きい音響部分素子１６を形成する。
【００２５】
図２に見られる種類の音響部分素子は、半導体（例えば、シリコン）基板上に２次元アレイを形成するように配列することができる。これらの音響部分素子は、スイッチング回路網を使用して環状リングのような素子を形成するように再構成することができる。シリコンを基礎とした超音波トランスデューサ部分素子を使用した場合の再構成可能性が米国特許出願第１０／３８３９９０号に記載されている。再構成可能性の１つの形態がモザイク環状アレイであり、これも該特許出願に記載されている。モザイク環状アレイの概念は、再構成可能な電子スイッチング回路網を使用して音響部分素子を一緒にグループ化することによって環状素子を構築することを必要とする。この再構成可能性を使用して、スキャン又は画像を生成するために一層大きな下に延在するトランスデューサ・アレイに沿ってビームを歩進させることができる。
【００２６】
殆どの開口は、単一のより大きな素子を形成するように相互接続された隣接のグループ化した部分素子で構成される。この場合、全ての部分素子の各々をそのそれぞれの母線線路に直接接続することは必要ではない。所与のグループ内の限られた数の部分素子を接続して、残りの部分素子を互いに接続すれば充分である。このようにして、送信信号はシステムから母線線路に沿って伝送されて、限られた数のアクセス点に沿って素子に至る。そこから、信号は局部接続体を介して素子の内部へ広がる。
【００２７】
特定の幾何学的形状の場合には、再構成可能なアレイは音響部分素子をシステム・チャンネルにマッピングする。このマッピングは、改良された性能を提供するように設計される。マッピングはスイッチング回路網を介して実行され、スイッチング回路網は、理想的にはその上にｃＭＵＴセルが構成される基板に直接配置されるが、しかしトランスデューサ基板に隣接して集積された異なる基板に設けることもできる。ｃＭＵＴアレイはシリコン基板の頂部上に直接構築されるので、スイッチング電子装置は該基板内に組み込むことができる。
【００２８】
再構成可能なｃＭＵＴアレイの一具現例を図３に示す。所与の音響部分素子３２を母線３４の行母線線路に接続するためにアクセス・スイッチ３０が使用される。このアーキテクチャはモザイク環状アレイに直接適用可能である。このようなデバイスでは、本アーキテクチャを使用して複数のリングを形成することができる。その場合、各リングは１つ又は複数のアクセス・スイッチを使用して単一のシステム・チャンネルに接続され、各々のアクセス・スイッチは母線線路に接続され、その母線線路はシステム・チャンネルに接続される。アクセス・スイッチは、所与の数の母線線路について必要とされる数を少なくするために図３に示されているように食違い配置されている。行母線線路は図３に示されているような交点スイッチ・マトリクスを使用してシステム・チャンネルに接続される。
【００２９】
アクセス・スイッチ及び行母線線路の数は寸法上の制約及び用途によって決定される。１つの模範的な限定的でない具現例（図３に示す）を開示する目的で、各々の音響部分素子３２に単一のアクセス・スイッチ３０とアレイの各行について４つの行母線線路３４ａ〜３４ｄを設けるものとする。第２の種類のスイッチはマトリクス・スイッチ３６である。マトリクス・スイッチ３６は、１つの部分素子の接続点４２（図４参照）を隣接する部分素子の接続点に接続するために使用される。これは、音響部分素子３２を、隣接する音響部分素子に関連した集積電子装置を介してシステム・チャンネルに接続することを可能にする。これはまた、音響部分素子がアクセス・スイッチを介して直接に接続されない場合でも該音響部分素子をシステム・チャンネルに接続できることを意味する。図３は１つの部分素子毎に３つのマトリクス・スイッチ３６を示しているが、面積を節約するために２つ以下にすることも、或いはより低いオン抵抗を持ち、従ってより大きい面積持つスイッチにすることもまた可能である。その上、所与のアレイについて既知の不良の部分素子を迂回するようにマトリクス・スイッチを使用することができる。最後に、六角形の部分素子を示しているが、円柱状又は矩形の部分素子もまた可能であり、これらはスイッチの数が少なくて済むこともある。
【００３０】
図４について説明すると、各々の部分素子は、音響部分素子３２に関連した電子装置内に共通接続点４２を有する。この共通接続点４２は各部分素子内の８つの構成部品を電気接続する。共通接続点４２は、音響部分素子又はトランスデューサ３２を、その部分素子についてのアクセス・スイッチ３０に、またその部分素子に関連した３つのマトリクス・スイッチ３６に、また接続体４６を介して３つの隣接する部分素子に関連した３つのマトリクス・スイッチに接続する。マトリクス・スイッチを通って進む信号は、隣接する部分素子の共通接続点に接続される。特定の部分素子のｃＭＵＴセルの頂部電極をその接続点に接続する線路は、バイアス電圧を担持し、且つ切換え可能に切断することができない。電子センサの動作用のバイアス電圧を担持する線路は、本書では「バイアス電圧母線線路」と呼ぶ。
【００３１】
図３は、特定の部分素子についてスイッチング回路網がどのように働くかを示している。これは模範的な配置構成であるに過ぎない。４本の行母線線路３４ａ〜３４ｄを含んでいる母線３４は一行の部分素子に沿って延在する。図３はその行内に３つの部分素子のみを示しているが、その行内の他の部分素子が図示されていないことを理解されたい。母線３４の行母線線路は、多重化(multiplexing)スイッチ４０によって一行の端でシステム・チャンネル母線３８のシステム・チャンネル母線線路に多重化される。多重化スイッチ４０は交点スイッチング・マトリクスを形成する。図３に見られるように、各々の行母線線路３４ａ〜３４ｄは、母線３８のシステム・チャンネル母線線路の内の任意の１つに接続することができ、そのためには、適切な多重化スイッチ４０をターンオンすると共に、この特定の行母線線路を他のシステム・チャンネル母線線路に接続する多重化スイッチをターンオフする。これらの多重化電子装置は横にずらすことができ、従って寸法によって制約されるものではない。図３は完全実装された交点スイッチング・マトリクスを示している。しかしながら、全ての母線線路を全てのシステム・チャンネルに接続することができるようにスイッチを設けることが必要ではない場合、ごく一部のシステム・チャンネルのみを所与の母線線路に接続できるように疎らな交点スイッチング・マトリクスを使用することができ、このような場合、図３に示すスイッチ４０の内の幾つかのみが存在する。
【００３２】
アクセス・スイッチは、部分素子を母線線路に直接アクセスさせるので、そのように名前を付けられている。図３に示される模範的な具現例では、各々の部分素子について６つの他のスイッチ接続部がある。これらの接続部はマトリクス・スイッチ３６の形態を取る。マトリクス・スイッチは部分素子を隣接する部分素子に接続することができる。この六角形パターンでは各々の部分素子について隣接する部分素子への６つのスイッチ接続部があるが、各々の部分素子内には３つのスイッチのみがあり、他の３つの接続部は隣接する部分素子内のスイッチによって制御される。従って、各々の部分素子内には全部で４つのスイッチ及び関連したディジタル・アドレス指定及び制御論理装置（図示せず）がある。これは単に１つの模範的な具現例である。母線線路の数、アクセス・スイッチの数、並びにマトリクス・スイッチの数及びトポロジイは全て異なることができるが、全体的な概念は変わらない。アクセス・スイッチ及びマトリクス・スイッチは別々にパッケージされた部品とすることができるが、これらのスイッチは、その上にＭＵＴアレイを製造すべきである同じ半導体基板内に製造することができる。アクセス・スイッチ及びマトリクス・スイッチは、「超音波トランスデューサ・アレイ用の集積高電圧スイッチング回路」と題する米国特許出願第１０／２４８９６８号に開示されている種類の高電圧スイッチング回路を有することができる。 
【００３３】
本発明は、いずれかのセル電極がアースへの短絡回路を形成した場合に、（より大きな素子を形成するために部分素子が組み合わされているアレイでは）各部分素子内の小さい領域（例えば、ｃＭＵＴセルの群又は組）又は（より大きな素子を形成するために部分素子が組み合わされていないアレイでは）各素子を電気的に隔離することによって、ｃＭＵＴアレイの信頼性及び性能を改善する。既知のｃＭＵＴ設計は、ｃＭＵＴアレイ内の短絡されたｃＭＵＴセルの電気的隔離を取り入れていない。従って、１つのセルがアースへの短絡回路を形成したとき、部分素子全体（又は、部分素子のないアレイでは素子全体）が無用なものになり、イメージング性能を低下させる。その上、アースに短絡された部分素子の複合効果（次の段落でより詳しく説明する）がアレイ全体の性能に大きな影響を与えることがある。プロセスが非常に厳密に制御されている場合でも、ｃＭＵＴアレイ内の全てのセルが欠陥を持たないことはありそうにない。その数個の欠陥のあるセルを適切に機能しているセルから隔離することは、トランスデューサの信頼性及び性能を維持するために重要である。
【００３４】
従来のｃＭＵＴ設計による１つの欠点はｃＭＵＴ上の電極パターン形成にあり、１つのセルがアースに短絡されたときに事象の連鎖が生じる。図５に示されている既知の具現例では、矩形の音響部分素子３２内の各々のセル２上の頂部電極１２が、単純にパターン形成された「スポーク」状の相互接続体１５を使用して、それに最も近い近隣のセルに接続されている。相互接続された頂部電極１２はバイアス電圧母線５０に接続され、そのバイアス電圧母線５０はバイアス電圧源の１つの端子５２に接続されている。逆に、ｃＭＵＴセル２の相互接続された底部電極（図５に示していない）がバイアス電圧源の別の端子５４に結合されている。単一のセルの頂部電極がアースへの短絡回路を形成した場合、部分素子全体が実効的にアースに短絡される。この事象を図６に例示しており、斜線で陰影を付けた六角形はアースに短絡された頂部電極１２’を表す。この問題は、素子を形成、例えば、環状リング素子を形成するために短絡された部分素子が他の有効な部分素子に切換え可能に接続されているときに拡大する。その場合、その素子を構築している相互接続された部分素子の全てが短絡される。この問題は、他の機能している音響部分素子に利用できるバイアス電圧が短絡された素子に起因して低下することによって悪化する。ｃＭＵＴバイアス電圧の低下はｃＭＵＴアレイの性能を劣化させる。将来のｃＭＵＴアレイでは、ほんの数百ではなく数千の部分素子を含むことがあろう。従って、数千のセルの内のほんの数個の個別のセルがアレイ全体を無用なものにしてしまう恐れのある連鎖効果が存在する。
【００３５】
本発明の幾つかの実施形態では、各々の音響部分素子（又は、部分素子を組み合わせることによって素子を形成していないアレイでは、素子）がより小さいセル群に分割されており、音響部分素子の短絡されたセル群は短絡されていないセル群から電気的に隔離される。図７に示す本発明の第１の実施形態によれば、各音響部分素子３２はｃＭＵＴセルの多数の群５８を有する。この例では、各セル群５８は（水平方向を向いた）一行のｃＭＵＴセル２（一行当たり８つのセル）を有し、それらの頂部電極１２は直列に接続されている。ｃＭＵＴセル群５８の各頂部電極１２は図７では六角形である。しかしながら、頂部電極は六角形以外の幾何学的形状、例えば、円形の形状にしてよい。底部電極もまた直列に接続してよく、或いは各行のセルについて共通の底部電極を設けてもよい。図７では、行の両端に位置していないセルの頂部電極の各々は、一行内の各電極をその隣の２つの電極に接続するために六角形のそれぞれの頂点から延在する２つの導電性のスポークを持つ。各セル群５８はそれぞれのヒューズ６４によって共通のバイアス電圧母線線路５０に接続される。ヒューズ６４は、一対の導電性パッドを橋絡する可融性の電気導体として示している。一方のパッドはｃＭＵＴセルからの電気コネクタに接続され、また他方のパッドはバイアス電圧母線線路５０に接続されている。各々のヒューズ６４は、それぞれのセル群５８内のｃＭＵＴセル２がアースに短絡されて、ヒューズを流れる電流を増大させたときは常に、（例えば、可融性の導体の溶断によって）開回路を形成するように設計されている。従って、ヒューズ６４が溶断して開回路を形成したとき、短絡されたセル群５８は音響部分素子の残りの部分（すなわち、短絡されていないセル群）から隔離されると共に、全バイアス電圧がその部分素子の機能している部分並びにアレイ内の残りの部分素子に依然として印加される。ヒューズは任意の通常の態様で形成することができる。例えば、ヒューズ材料は、バイアス電圧母線線路を形成するため又は最も近い頂部電極からの接続用スポークを形成するために使用される材料と同じものであってよく、その場合、ヒューズの抵抗値はバイアス電圧母線線路５０及びスポーク・コネクタ１５の抵抗値よりもかなり大きい。この代わりに、ヒューズ材料は、バイアス電圧母線線路又は接続用スポークの材料とは異なるもの（すなわち、導電性半導体、金属、金属合金、不純物添加シリコン、不純物添加多結晶質シリコン）であってよい。ヒューズの幾何形状（すなわち、長さ、幅及び深さ）並びに材料特性（すなわち、抵抗率及び融点）がヒューズの動作特性を決定する。
【００３６】
隔離プロセスを図８〜図１０に例示する。図８で、単独の斜線で陰影を付けた六角形は、上から４番目のセル群（すなわち、行）に位置するｃＭＵＴセルの短絡された頂部電極１２’を表す。図７におけるように、各セル群は一連の８つのｃＭＵＴセルを有し、それらの頂部電極は直列に接続されている。この特定の具現例では、各セル群のｃＭＵＴセルは六角形の格子によって決定されるジグザグ・パターンに従う。しかしながら、代替具現例では、各セル群のセルは直線的な列で配置することができ、バイアス電圧母線は（後で図１４に示すように）底部に配置する。
【００３７】
図８における短絡されたｃＭＵＴセルは、バイアス電圧母線５０からセル群５８’内の短絡されたｃＭＵＴセルの頂部電極１２’へ至る経路での電流を増大させる。この増大した電流の流れが図９に４つの斜線で陰影を付けた六角形で部分的に示している。各ヒューズ６４は、増大した電流が所定の閾値に達したときに溶断するように設計されている。図１０は、セル群５８’に関連していて、短絡された頂部電極１２’に起因して溶断したヒューズを（円６６の中に）示している。ヒューズの溶断の結果として、セル群５８’がバイアス電圧母線線路５０から切り離される。これはセル群５８’を不作動にするが、部分素子３２の残りのセル群は上記短絡による影響を受けずに適正に機能する。
【００３８】
図７〜図１０に示された隔離可能なセル群の各々は８つのｃＭＵＴセルを有しているが、実際には任意の数のセルにより隔離可能なセル群を形成することができ、セル群を小さくすると、短絡が生じた場合に改善された性能を得ることができる。
【００３９】
図１１に示す本発明の第２の実施形態によれば、各々の個別のｃＭＵＴセルの頂部電極１２が、具体的にはヒューズとして設計されている電気コネクタによって、その隣のセルの頂部電極に接続される。更に詳しく述べると、セル電極１２の頂点をその隣のセル電極に接続するスポーク１５の各々が、それを通る電流が充分大きいときに融解するように設計されている。図１１に示す例では、１つの頂部電極１２’が短絡されたことにより、６つのヒューズが全て溶断する。結果として、単一のセルがアースに短絡された場合、図１１にスポークのない、斜線で陰影を付けた六角形１２’で表されているように、その単一のセルは他の全てのセルから電気的に隔離される。
【００４０】
図１２及び図１３は、オーバーヘッド空間を最小にしながら短絡されたセンサ・セル群５８をバイアス電圧母線線路５０から隔離するための２つの代替例の設計のもののそれぞれの上面図を示す図面である。図１２は、ヒューズとして振る舞うように設計された蛇行形状の導体６８を示しており、各々の蛇行形状のヒューズの一端は、ｃＭＵＴセルのそれぞれの各行の中の最も近いｃＭＵＴセルの頂部電極１２に接続されたスポーク・コネクタ１５に接続されていると共に、各々の蛇行形状のヒューズの他端はバイアス電圧母線線路５０に接続されている。図１３は、ヒューズとして振る舞う短い真っ直ぐな導体７０を示しており、各ヒューズ７０の一端は、ｃＭＵＴセルのそれぞれの各行の中の最も近いｃＭＵＴセルの頂部電極１２に接続されたスポーク・コネクタ１５に接続されていると共に、各ヒューズ７０の他端はバイアス電圧母線線路５０に接続されている。ヒューズ７０が短いので、水平方向の群（図示せず）内の隣り合う音響部分素子の間の隙間空間を、図１２に示す実施形態と比べて小さくすることができる。
【００４１】
リニア・トランスデューサ・アレイの場合、各音響部分素子内の隔離可能なｃＭＵＴセル群の配置方向は水平でも垂直でもよい。図１４は、母線線路５０によって接続されたリニア・アレイの２つの隣り合う音響部分素子を示しており、この場合、ｃＭＵＴセルは垂直な群７２を成すように配置されている。［これらは、母線線路５０によって接続されていない場合には素子であってよい。］この垂直な配置方向では、音響開口に利用できる面積をヒューズによって使用することを必要としていない。しかしながら、垂直な配置方向では水平な配置方向に比べて隔離可能なｃＭＵＴセル群がより大きくなる。
【００４２】
図１５に示す本発明の第３の実施形態によれば、各ヒューズ７４が不活性で真空にしたｃＭＵＴセル７６を横切る。［しかしながら、ヒューズが横切る不活性で真空にした領域はセルの形状である必要はない。任意の他の形状であってよい。］製造プロセス中に、シリコン基板上に酸化シリコン（又は窒化シリコン）層が堆積される。この酸化シリコン層は、活性のｃＭＵＴセル２及び不活性のｃＭＵＴセル７６の両方のための空洞を形成するようにエッチングされる。図１５中の領域７８は、空洞が形成されていない酸化シリコン層の部分を表す。次いで、窒化シリコン（又はシリコン）層が、空洞を覆うように懸架されて、ｃＭＵＴセル用の隔膜を形成する。次いで、これらの空洞が真空にされる。不活性なｃＭＵＴセル７６の下の真空は、ヒューズ７４をシリコン基板から熱絶縁するのを改善して、各ヒューズ７４が規定の電流定格で開回路を形成する尤度を増大させる。ヒューズの熱絶縁はヒューズから基板への熱の伝達を低減するので、結果としてヒューズの最大電流処理能力をより正確に予測する能力が得られる。
【００４３】
本発明の第４の実施形態によれば、短絡保護用のヒューズの代わりに電気回路を使用することができる。相補的金属酸化物半導体（ＣＭＯＳ）、バイポーラ及びＣＭＯＳ（ＢｉＣＭＯＳ）、或いはバイポーラ、ＣＭＯＳ及び二重拡散ＭＯＳ（ＢＣＤ）集積回路技術を使用することにより、短絡されたｃＭＵＴセル群を隔離する短絡保護モジュールを生成することができる。この実施形態では、ウェーハ貫通バイアを使用することにより、１つのウェーハ上に構築されたｃＭＵＴセル群（図１６に示す）を、別のウェーハ上の関連した集積電子装置（図１７に示す）に電気接続する。
【００４４】
図１６は単一の音響部分素子を示しており、これはｃＭＵＴセル２の行の形態にした隔離可能なｃＭＵＴセル群５８を多数有し、各行の頂部電極１２は図７に関して前に説明したように直列に接続されている。しかしながら、頂部電極が同じ基板又はウェーハに形成されたバイアス電圧母線線路に接続される代わりに、本発明のこの第４の実施形態によれば、各セル群の頂部電極はそれぞれのウェーハ貫通バイア８０に接続され、バイアス電圧母線線路５０（図１７参照）はｃＭＵＴセル・ウェーハに張り合わせた異なる基板又はウェーハに形成される。
【００４５】
図１７は、１つの音響部分素子（例えば、図１６参照）を形成している等しい数のｃＭＵＴセル群に対応する一組の短絡保護モジュールを示す。ウェーハ貫通バイア８０がそれぞれの短絡保護モジュールを介して部分素子のバイアス電圧母線線路５０に電気結合される。このバイアス電圧母線線路５０は、前に図４に関して説明したように、部分素子の接続点４２に接続される。図１７中のブロック８２は、第２の（すなわち、電子装置用の）ウェーハに集積された他の電子装置（例えば、マルチプレクサ）を表す。
【００４６】
図１７に見られるように、各短絡保護モジュールは、電流センサ回路８６と、該電流センサ回路とそれぞれのウェーハ貫通バイア８０との間に配置された隔離スイッチ８８とを有する。電流センサ回路８６は、それぞれのバイア８０を通って流れる電流、従ってそのバイアに接続されたそれぞれのｃＭＵＴセル群を通って流れる電流のレベルを検知する。正常な動作中は、隔離スイッチ８８は閉じた状態に留まる。所与のｃＭＵＴセル群において短絡事象が生じたとき、増大した電流が短絡されたセル群の電極を通り、次いで関連したバイア８０を通って流れる。電流センサ回路は、増大した電流が短絡事象に対応する所定の閾値に達したときに、線９０を介して関連した隔離スイッチ８８にスイッチ制御信号を出力するように設計されている。このスイッチ制御信号が隔離スイッチ８８を開くように作動して、欠陥のあるｃＭＵＴセル群を部分素子の残りの機能しているセル群から隔離する。短絡保護モジュールは、高電圧ＣＭＯＳ、ＢｉＣＭＯＳ又はＢＣＤ技術における集積回路により具現化することができる。
【００４７】
本発明の第５の実施形態によれば、ウェーハ貫通バイア自身は、バイア内の金属の堆積を制御することによって、又はバイアの幾何学的形状を制御することによって、又はバイアに電流検知材料を充填することによって、ヒューズのように作用するように特別に設計することができる。この場合、バイアは、短絡保護モジュールを介在させることなく、第２のウェーハ上のバイアス電圧母線線路に直接接続される。
【００４８】
ヒューズを利用する実施形態では、ヒューズは、短絡されたセルからの増大した電流によって生じるジュール熱により開回路を形成する。ヒューズは電極の残りと同じ導電性金属で作ることができ、この場合、それは適切な条件下で開回路を優先的に形成するように幾何学的形状を設計しなければならない。ヒューズはまた、電極の残りとは異なる導電性金属で構成することもできる。この場合、ヒューズが開回路を優先的に形成するように、電極金属よりも低い融解温度及び／又はおそらくは高い抵抗値を持つ材料を選択することは当然である。
【００４９】
別の代替実施形態では、ヒューズは熱絶縁を改善するために独立(free-standing) している（すなわち、空気中又は真空中に懸架させる）ようにすることができる。
【００５０】
本発明は、何らかの手段、例えば、処理の異常、統計的に自然な変動、汚染などが原因で短絡されたセルに起因した大面積の故障に対してｃＭＵＴアレイの性能を保証するための簡単でコスト効果の高い方法を提供する。従来のｃＭＵＴアレイでは、数千のセルが設けられることがある。たとえ数個のセルのみがアースへの短絡回路を形成した場合でも、イメージング性能がかなり劣化する。本発明を用いると、そのような短絡されたセルは隔離されて、イメージング性能について効果は無視し得るものである。ウェーハ貫通バイアの相互接続部によりｃＭＵＴに接続される電子装置を利用する用途では、短絡が生じた場合に音響部分素子を隔離するように、標準的な集積回路ＣＭＯＳ技術を使用して電子装置用ウェーハに非常に簡単な付加物を作ることができる。
【００５１】
本発明はまた、ｐＭＵＴについて、特にバイアス電圧を必要とする電歪セラミックを使用して作られたｐＭＵＴについて用いることができる。しかしながら、本書で開示したヒューズはまた、バイアス電圧が無くても有用なことがある。これは、バイアス電圧を必要としないｃＭＵＴが設計された場合、又はバイアス電圧を必要としない標準的なＰＺＴ型圧電セラミックによりｐＭＵＴを作った場合に当てはまる。
【００５２】
本発明を好ましい実施形態について説明したが、当業者には、本発明の範囲から逸脱することなく、様々な変更を為すことができ、且つその要素を等価物と置換することができることを理解されよう。その上、本発明の範囲から逸脱することなく、特定の状況を本発明の教示に適合させるように多数の修正をなすことができる。従って、本発明は、発明を実施するための最良の形態として開示した特定の実施形態に制限されず、本発明は特許請求の範囲内に入る全ての実施形態を含むものである。
【図面の簡単な説明】
【００５３】
【図１】典型的なｃＭＵＴセルの断面図を示す図面である。
【図２】スイッチを介在することなく一緒に接続された、それぞれ頂部電極及び底部電極を持つ７つの六角形ＭＵＴセルから形成された「ヒナギク」形部分素子を示す図面である。
【図３】ｃＭＵＴアレイの特定の行の中の特定の部分素子を多数のシステム・チャンネル母線線路の任意の１つに接続することを可能にするアーキテクチャを示す図面である。
【図４】図３に示した実施形態に従って特定の音響部分素子に関連した電子装置における共通の接続点への接続を示す図面である。
【図５】単一の矩形の音響部分素子を形成するために従来の態様で相互接続された多数の六角形ｃＭＵＴセルの上面図を示す図面である。
【図６】図５の音響部分素子の上面図を示しているが、電極間のバイアス電圧の不足により部分素子全体を機能不良にするような１つの短絡されたｃＭＵＴセルを持つ場合を、その欠陥のあるセルの頂部電極を斜線で陰影を付けた六角形で示す図面である。
【図７】多数の行のｃＭＵＴセルの上面図を示し、各々の行が本発明の第１の実施形態に従ってそれぞれの隔離ヒューズを介してバイアス電圧母線線路に接続されることを示す図面である。
【図８】図７に示したのと同じ多数の行のｃＭＵＴセルを示しているが、短絡されたｃＭＵＴの頂部電極を斜線で陰影を付けた六角形で示す図面である。
【図９】図７に示したのと同じ多数の行のｃＭＵＴセルを示しているが、（図８に示した短絡されたｃＭＵＴに起因する）電流の増大した領域内にある一連の頂部電極を一連の斜線で陰影を付けた六角形で部分的に示す図面である。
【図１０】図７に示したのと同じ多数の行のｃＭＵＴセルを示しているが、（図９に示した増大した電流に起因する）ヒューズの溶断によって不作動にされた一行の頂部電極を斜線で陰影を付けた六角形で示す図面である。
【図１１】本発明の第２の実施形態に従ってヒューズを介して相互接続された多数のｃＭＵＴセルの上面図を示し、ヒューズの溶断によって隔離された欠陥のあるセルの頂部電極を斜線で陰影を付けた六角形で示す図面である。
【図１２】オーバーヘッド空間を最小にしながら短絡されたセンサ・セル群をバイアス電圧母線線路から隔離するための代替ヒューズ設計の上面図を示す図面である。
【図１３】オーバーヘッド空間を最小にしながら短絡されたセンサ・セル群をバイアス電圧母線線路から隔離するための代替ヒューズ設計の上面図を示す図面である。
【図１４】隔離ヒューズのオーバーヘッド空間を低減するために垂直方向にグループ化したｃＭＵＴセルのの上面図を示す図面である。
【図１５】本発明の第３の実施形態に従ってそれぞれの隔離ヒューズを介してバイアス電圧母線線路に接続された複数のｃＭＵＴセルの上面図を示し、各々のヒューズが基板からの該ヒューズの熱絶縁を改善するために真空にした領域を横切ることを示す図面である。
【図１６】本発明の第４の実施形態に従った（図１７に示す）第２のウェーハ上の隔離用電子装置に接続するためのバイアを持つ第１のウェーハ上に構築された多数のｃＭＵＴセル群の上面図を示す図面である。
【図１７】本発明の第４の実施形態に従った第２のウェーハ上の隔離用電子装置を示すブロック図である。
【符号の説明】
【００５４】
２  ｃＭＵＴトランスデューサ・セル
４  基板
６  絶縁支持体
８  隔膜
１０  底部電極
１２  頂部電極
１２’  アースに短絡された頂部電極
１４  空洞
１５  導体
１６  音響部分素子
３０  アクセス・スイッチ
３２  音響部分素子
３４  母線
３４ａ、３４ｂ、３４ｃ、３４ｄ  母線線路
３６  マトリクス・スイッチ
３８  システム・チャンネル母線
４０  多重化スイッチ
４２  接続点
４６  接続体
５０  バイアス電圧母線線路
５２、５４  バイアス電圧源の端子
５８  ｃＭＵＴセル群
５８’  短絡されたセルを含むセル群
６４  ヒューズ
６６  溶断したヒューズ
６８  蛇行形状の導体
７０  ヒューズ
７２  垂直な群
７４  ヒューズ
７６  不活性な真空にされたｃＭＵＴセル
７８  領域
８０  ウェーハ貫通バイア
８６  電流センサ回路
８８  隔離スイッチ
９０  線路
【図１】
2006343315.tif 000003
【図２】
2006343315.tif 000004
【図３】
2006343315.tif 000005
【図４】
2006343315.tif 000006
【図５】
2006343315.tif 000007
【図６】
2006343315.tif 000008
【図７】
2006343315.tif 000009
【図８】
2006343315.tif 000010
【図９】
2006343315.tif 000011
【図１０】
2006343315.tif 000012
【図１１】
2006343315.tif 000013
【図１２】
2006343315.tif 000014
【図１３】
2006343315.tif 000015
【図１４】
2006343315.tif 000016
【図１５】
2006343315.tif 000017
【図１６】
2006343315.tif 000018
【図１７】
2006343315.tif 000019
【外国語明細書】
2006343315000001.pdf