(57)【要約】【課題】  従来のドハティ増幅器では、最適な整合がとれずに増幅効率が向上せず、また、周波数帯域を広くできないという問題点があったが、本発明は、増幅効率を向上させ、広い周波数帯域での使用を可能とする増幅器を提供する。【解決手段】  ＡＢ級で動作する第１の増幅回路と、Ｂ級又はＣ級で動作する第２の増幅回路と、第１の増幅回路の出力と第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、インピーダンス変換器が、それぞれ電気長の異なる複数の伝送線路を有し、入力信号の周波数に応じていずれかの伝送線路に接続を切り替え可能である増幅器としている。【選択図】        図５
2006345341.tif 000002
【特許請求の範囲】
【請求項１】
ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、
Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、
前記第１の増幅回路の出力と前記第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、
前記インピーダンス変換器が、それぞれ電気長の異なる複数の伝送線路を備え、入力信号の周波数に応じて、前記複数の伝送線路のいずれかに接続を切り替え可能なインピーダンス変換器であることを特徴とする増幅器。
【請求項２】
ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、
Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、
前記第１の増幅回路の出力と前記第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、
前記第１の増幅回路と前記第２の増幅回路のいずれか又は両方の前段に、周波数に依存する増幅器の特性の変動を補償する等化器を設けたことを特徴とする増幅器。
【請求項３】
ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、
Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、
前記第１の増幅回路の出力と前記第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、
前記第１の増幅回路と前記第２の増幅回路のいずれか又は両方の前段に、移相器及び減衰器から成るベクトル変換器を設け、前記ベクトル変換器を、入力信号の周波数に応じて調整可能としたことを特徴とする増幅器。
【請求項４】
温度を測定する温度センサを備え、
前記温度センサで測定された温度に応じて、ベクトル変換器を調整可能としたことを特徴とする請求項３記載の増幅器。
【請求項５】
ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、
Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、
前記第１の増幅回路の出力と前記第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、
入力信号の周波数に応じて、前記第１の増幅回路と前記第２の増幅回路のいずれか又は両方の増幅素子のゲート電圧を調整可能としたことを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話システム等の基地局において用いられる増幅器に係り、特にドハティ増幅器（Ｄｏｈｅｒｔｙ増幅器）の適用周波数の広帯域化を図ることができる増幅器に関する。
【背景技術】
【０００２】
従来、ＣＤＭＡ信号やマルチキャリア信号を電力増幅する場合、共通増幅器に歪補償手段を付加し、共通増幅器の動作範囲を飽和領域付近まで広げることで低消費電力化を図っていた。歪補償手段として、フィードフォワード歪補償やプリディストーション歪補償などがあるが、歪補償だけでは低消費電力化に限界が近づいている。そのため近年、高効率増幅器としてドハティ増幅器が注目されている。
ところで、例えば、ＣＤＭＡ用の帯域は２ＧＨｚ帯で６０ＭＨｚの帯域があるが、実際使用時は２０ＭＨｚ程度となっている。周波数の使用帯域は各国毎に異なり、個々の通信事業者へは２０Ｍｚ以下程度が割り当てられている。そのため、国毎、通信事業者毎に合わせた増幅器を製造すると、生産性が上がらないため、使用可能な周波数帯域の共通化を図る必要がある。
【０００３】
従来のドハティ増幅器について図１３を用いて説明する。図１３は、従来のドハティ増幅器の構成ブロック図である。
図１３に示すように、従来のドハティ増幅器は、入力端子１と、分配器２と、移相器３と、キャリア増幅回路４と、ピーク増幅回路５と、ドハティ合成部６と、λ／４変成器７と、出力端子８とから構成されている。
更に、キャリア増幅回路４は、入力整合回路４１と、増幅素子４２と、出力整合回路４３とから構成され、ピーク増幅回路５は、入力整合回路５１と、増幅素子５２と、出力整合回路５３とから構成され、ドハティ合成部６は、λ／４変成器６１と、ノード（合成点）６２とから構成されている。
【０００４】
各構成部分について説明する。
分配器２は、入力端子１から入力された信号を、２つに分配するものである。
移相器３は、分配器２で分配された一方の信号の位相を９０°遅らせるものである。
キャリア増幅回路４の入力整合回路４１は、分配器２で分配された一方の信号と増幅素子４２の入力側との整合をとるものである。
増幅素子４２は、ＡＢ級にバイアスされた増幅素子であり、入力電力レベルが低いときから動作するものである。
出力整合回路４３は、増幅素子４２からの出力側とλ／４変成器６１との整合をとるものである。
【０００５】
ピーク増幅回路５の入力整合回路５１は、移相器３からの位相が９０°遅らされた信号を、増幅素子５２の入力側に整合させるものである。
増幅素子５２は、Ｂ級又はＣ級にバイアスされた増幅素子であり、入力レベルが十分高いときに動作するものである。
出力整合回路５３は、増幅素子５２からの出力側とノード６２との整合をとるものである。
【０００６】
また、ドハティ合成部６のλ／４変成器６１は、キャリア増幅回路４の出力をインピーダンス変換してノード６２と整合をとるものである。
ノード６２は、λ／４変成器６１からの出力とピーク増幅回路５からの出力とを合成するものである。
λ／４変成器７は、ノード６２での合成信号をインピーダンス変換して、出力負荷９に整合させるものである。
【０００７】
上記構成のドハティ増幅器における動作について説明する。
入力端子１から入った信号は、分配器２で分配される。分配された一方の信号は、キャリア増幅器４に入力され、増幅素子４２で増幅される。キャリア増幅器４の出力は、λ/４変成器６１でインピーダンス変換される。
【０００８】
分配器２で分配されたもう一方の信号は、移相器３で位相を９０度遅らされ、ピーク増幅器５に入力され、増幅素子５２で増幅される。
λ/４変成器６１の出力及びピーク増幅器５の出力はノード６２において合成される。合成された信号は、λ/４変成器７でインピーダンス変換され、出力端子８を介して出力負荷９に接続される。このようにして従来のドハティ増幅器における動作が行われるものである。
【０００９】
ここで、ドハティ増幅器の動作効率について説明する。
キャリア増幅器４とピーク増幅器５は、増幅素子４２がＡＢ級にバイアスされ、増幅素子５２がＢ又はＣ級にバイアスされている点で異なる。そのため、増幅素子５２が動作する入力までは増幅素子４２は単独で動作し、増幅素子４２が飽和領域に入る（増幅素子４２の線形性が崩れ始める）と、増幅素子５２が動作し始め、増幅素子５２の出力が負荷に供給され、増幅素子４２とともに負荷を駆動する。このとき増幅出力整合回路４３の負荷線は、高い抵抗から低い抵抗へ移動するが、増幅素子４２は飽和領域にあるので効率は良い。入力端子１からの入力が更に増加すると、増幅素子５２も飽和し始めるが、増幅素子４２、５２ともに飽和しているのでこのときも効率は良い。
【００１０】
次に、ドハティ増幅器の効率−出力電力特性について図１４を用いて説明する。図１４は、ドハティ増幅器と通常のＢ級増幅器の効率−出力電力特性を示す説明図である。図１４では、点線は、一般的なＢ級増幅器の効率を示し、実線は、簡単なモデルにおけるドハティ増幅器の理論効率を示している。
図１４に示すように、入力レベルがＡ区間にあるときは、基本的にキャリア増幅器４のみが動作する。低入力レベルにおいては、ドハティ増幅器の効率は、通常のＢ級増幅器の２倍の値を示す。後述するように、このときのキャリア増幅回路４は、その負荷インピーダンスが本来の値の２倍となっているので、出力は本来の半分となるものである。バックオフ（増幅器の平均出力電力に対する飽和出力電力）が６ｄＢになる付近で、キャリア増幅器４は飽和し始め、効率はＢ級増幅器の最大効率付近まで達する。ドハティ増幅器の最大出力をＰ0とすると、このときキャリア増幅器４の出力は約Ｐ0／４である。
【００１１】
バックオフが６ｄＢ以下のＢ区間では、ピーク増幅器５が動作を開始する。そして、キャリア増幅器４とピーク増幅器５とが並列運転を行うことにより、入力レベルの増加に伴ってキャリア増幅器４の負荷インピーダンスが下がって本来の値に近づき、出力は約Ｐ0／４からＰ0／２へ増加する。また、ピーク増幅器５の出力はほぼ０からＰ0／２へ増加する。
【００１２】
このときキャリア増幅器４及びピーク増幅器５の出力電力の和は、入力端子１への入力電力に対し、区間Ａのときと同じ比例定数で比例する。ピーク増幅器５が動作し始めると効率は一旦低下するが、キャリア増幅器５も飽和し始めるコンプレッションポイントで再びピークを迎える。コンプレッションポイントにおいて、キャリア増幅器４とキャリア増幅器５の出力は等しくなる。
【００１３】
一般に、ＣＤＭＡ信号やマルチキャリア信号は高いピークファクタ、すなわちピーク電力と平均電力の比を有するが、通常の増幅器では７〜１２ｄＢのピークファクタに対応できるように、コンプレッション点からその分を下げた点を動作点としている。
【００１４】
次に、図１３を用いてドハティ増幅器の各部のインピーダンスについて説明する。
図１３に示すように、出力負荷Ｚ0は一定に規定されているので、これを起点とする。
ノード６２からλ／４変成器７をみたインピーダンスＺ7は、λ／４変成器７の特性インピーダンスをＺ2とすると、
Ｚ7＝Ｚ22／Ｚ0
となる。
出力整合回路４３からλ／４変成器６１をみたインピーダンスＺ4は、Ａ区間においては出力整合回路５３の出力インピーダンスが実質的に無限大となるために上記と同様に求まり、Ｃ区間においては負荷を等しく分担するため、インピーダンスＺ4とＺ5は、それぞれ２Ｚ7となるので、
【００１５】
【数１】
2006345341.tif 000003
【００１６】
【数２】
2006345341.tif 000004
となる。また、Ｚ4及びＺ5は、Ｂ区間ではＡ区間の時の値とＣ区間の時の値との間をそれぞれ遷移する。
【００１７】
ドハティ増幅器を周波数の高い領域に応用したときは、製造の容易性から、（Ｚ12／２Ｚ7）＝２Ｚ7＝５０Ωとなるように、Ｚ7＝２５Ω、Ｚ1＝５０Ωとするのが一般的であり、Ｚ4は、１００〜５０Ωの間で変化する。いずれにしても、Ｚ4は２倍の負荷変動を起こすので、増幅素子４２の負荷インピーダンスも変動している。
【００１８】
尚、従来の増幅回路としては、平成１６年９月１６日公開の特開２００４−２６０２３２号「増幅回路」（出願人：株式会社日立国際電気、発明者：依田友也他）がある。
この従来技術は、阿級動作で使用される増幅素子で信号を増幅する際に、ドレイン電流レベルを検出し、ゲート印加電圧レベル制御手段が、ドレイン電流レベルが所定の値となるように、ゲート電圧を調整するものであり、これにより、増幅素子の特性の劣化を補償することができるものである。
【００１９】
【特許文献１】特開２００４−２６０２３２号公報（第８−１５頁）
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら従来のドハティ増幅器では、半導体の増幅素子を用いて周波数の高い領域に応用した場合、増幅素子から見たインピーダンスをドハティ理論に合致させることが困難であった。図１３の増幅素子４２から見た負荷線は、整合回路４３の挙動により変わるためである。
【００２１】
ここで、増幅素子の負荷インピーダンス変動について図１３及び図１５を用いて説明する。図１５は、図１３の増幅素子４２の負荷インピーダンスの変動の一例を示すスミスチャート図である。
図１５に示すように、ＺA，ＺB，ＺCは図１３の増幅素子４２の負荷インピーダンスで、通常は数Ωから十数Ωあるいはそれ以下の値であり、Ｚ4に比べかなり小さく、純抵抗ではない。このスミスチャートは、ＺAとＺ4の間の任意の抵抗で正規化してある。ＺAを中心に３重に描かれた閉曲線は、内側からそれぞれ０．９Ｐ0、０．５Ｐ0、０．２５Ｐ0に対応する等出力電力線であり、ＺAの時に最大出力Ｐ0が得られ、マッチングがずれると得られる出力が減少していくことを示している。また、等出力電力線を横切るように描かれた４本の点線は、等効率線であり、効率ａから効率ｄの順で効率が高いことを示す。
【００２２】
出力整合回路４３は、増幅素子４２の負荷インピーダンスをλ／４変成器６１の入力インピーダンスＺ4に変換する。出力整合回路４３を、例えば分布定数回路で構成すると、スミスチャート上では等レジスタンス円や等コンダクタンス円に沿ってインピーダンスを変換する。変換の仕方は任意であるので、図１５では簡略化して破線で示してある。
【００２３】
入力レベルの増加に伴い、図１３に示したインピーダンスＺ4がＺ0Ｚ12／Ｚ22すなわち図１５のＺ4（Ａ）からＺ0Ｚ12／２Ｚ22すなわち図１５のＺ4（Ｃ）に減少するので、図１４のＣ区間で最大出力が得られるように、図１５のＺ4（Ｃ）を図１５のＺAに整合させると、Ｚ4（Ａ）はＺBに整合される。しかし、等電力線内であればどのようなインピーダンスでもＰ0／４が得られるので、ＺBよりもＺCに整合されたほうが効率はよい。つまり、図１３の増幅素子４２の負荷インピーダンスが、入力レベルの増加と共に図１５のＺCからＺAに推移するように整合されたときに、図１３の増幅素子４２は最も効率よく動作する。
【００２４】
以上の説明は、出力及び効率のみ考慮したものであるが、一般に増幅器の性能を示す指標として、出力、効率、ゲイン及び歪がある。任意の増幅素子のこれらの性能を満足するような整合を考えた場合においても、図１３の増幅素子４２の負荷インピーダンスは、入力レベルの増加とともに図１５のようにスミスチャートの中心に対し外側から内側に移動するよりも、内側から外側に移動したほうがよい場合がある。また、更に特性の良い任意の点から図１５のＺAへ動かした方が良い場合もある。
しかし、外側から内側に移動する図１３のＺ4を、内側から外側に移動するインピーダンスに変換すること、つまり図１５の破線がクロスするような整合を行うことは、通常の整合回路では困難な場合がある。
そのため、従来のドハティ増幅器では、図１３の出力整合回路４３は図１５のＺBとＺAの間を移動するような整合を行うことしかできず、第１の問題点として、増幅器の効率が向上しないという問題点があった。
【００２５】
また、世界的に使用されているＣＤＭＡシステムでは、６０ＭＨｚに亘るバンド幅があり、通信事業者はその中の狭い帯域を使用しているが、増幅器は６０ＭＨｚ内の任意の周波数帯で性能を確保する必要がある。
しかしながら、従来のドハティ増幅器では、第２の問題点として、周波数に依存して特性の変動が発生することがあり、広い帯域での使用が困難であるという問題点があった。特に、プレディストーション等の歪補償と組み合わせた場合は、増幅器側（主信号系）で周波数特性を持つ歪が発生すると、十分な歪補償が行われない恐れがある。
【００２６】
ここで、従来のドハティ増幅器における入出力特性について図１６を用いて説明する。図１６は、従来のドハティ増幅器における入出力特性を示す説明図である。
図１６に示すように、従来のドハティ増幅器では、周波数が変わると飽和電力が変わってしまうため、種々の周波数帯に適用した場合に、常に安定した増幅特性を示すことは困難であった。
【００２７】
更にまた、図１３に示したノード６２において、キャリア増幅回路４からの出力とピーク増幅回路５からの出力とを合成する場合、合成ポイントがずれた場合には、期待通りの増幅機能が得られなくなってしまう。特にピーク増幅回路はＣクラスで動作するため、帯域を広くとることはＡＢクラスよりも困難となる。
従来のドハティ増幅器における周波数帯域とドハティ増幅器の出力レベルの関係について図１７を用いて説明する。図１７は、従来のドハティ増幅器における入力信号の周波数帯域と出力レベルとの関係の一例を示す説明図である。
ドハティ増幅器の出力レベルは入力信号の周波数帯域の変化に対して一定にはならず、例えば図１７に示すように変化する。図１７に示すように、増幅器をａ点で最適化した場合、ａ１点からａ２点のＡＡ帯域では、どの周波数が入力されても、出力レベルにさほど大きい変動は生じないが、ＢＢ帯域では、ｂ１点とｂ２点のゲイン差（ΔＧ）が大きく、合成ポイントがｂ１かｂ２かによって増幅器の特性が大きく変化してしまい、安定した動作が得られない。
【００２８】
更に、従来のドハティ増幅器では、第３の問題点として、周囲の環境温度等の変化により、増幅器の性能が不安定になることがあるという問題点があった。
ここで、従来のドハティ増幅器における温度による特性の変化について図１８を用いて説明する。図１８は、一般的なＦＥＴを用いた増幅器におけるゲート電圧−ドレイン電流の特性を示す説明図である。
図１８に示すように、周辺温度が変化すると、ゲート電圧−ドレイン電流の特性が変化することがわかる。
【００２９】
本発明は上記実状に鑑みて為されたもので、適切な整合を取ることにより増幅効率を向上させ、また、周波数依存性を小さくして広い帯域での使用を可能とし、更に、温度変化に対して安定に動作することができる増幅器を提供することを目的とする。
【課題を解決するための手段】
【００３０】
上記従来例の問題点を解決するための本発明は、ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、第１の増幅回路の出力と第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、インピーダンス変換器が、それぞれ電気長の異なる複数の伝送線路を備え、入力信号の周波数に応じて、複数の伝送線路のいずれかに接続を切り替え可能なインピーダンス変換器であることを特徴としている。
【００３１】
また、本発明は、ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、第１の増幅回路の出力と第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、第１の増幅回路と第２の増幅回路のいずれか又は両方の前段に、周波数に依存する増幅器の特性の変動を補償する等化器を設けたことを特徴としている。
【００３２】
また、本発明は、ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、第１の増幅回路の出力と第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、第１の増幅回路と第２の増幅回路のいずれか又は両方の前段に、移相器及び減衰器から成るベクトル変換器を設け、ベクトル変換器を、入力信号の周波数に応じて調整可能としたことを特徴としている。
【００３３】
また、本発明は、上記増幅器において、温度を測定する温度センサを備え、前記温度センサで測定された温度に応じて、ベクトル変換器を調整可能としたことを特徴としている。
【００３４】
また、本発明は、ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、第１の増幅回路の出力と第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、入力信号の周波数に応じて、第１の増幅回路と第２の増幅回路のいずれか又は両方の増幅素子のゲート電圧を調整可能としたことを特徴としている。
【発明の効果】
【００３５】
本発明によれば、ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、第１の増幅回路の出力と第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、インピーダンス変換器が、それぞれ電気長の異なる複数の伝送線路を備え、入力信号の周波数に応じて、複数の伝送線路のいずれかに接続を切り替え可能な増幅器としているので、使用される周波数に応じて最適な電気長となる長さの伝送線路を簡単に選択でき、最適な整合を実現して増幅器の効率を向上させることができると共に、広い周波数帯域に適用可能とすることができる効果がある。
【００３６】
本発明によれば、ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、第１の増幅回路の出力と第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、第１の増幅回路と第２の増幅回路のいずれか又は両方の前段に、周波数に依存する増幅器の特性の変動を補償する等化器を設けた増幅器としているので、入力周波数によらず安定した増幅動作を行って、適用可能な周波数帯域を拡大することができる効果がある。
【００３７】
本発明によれば、ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、第１の増幅回路の出力と第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、第１の増幅回路と第２の増幅回路のいずれか又は両方の前段に、移相器及び減衰器から成るベクトル変換器を設け、ベクトル変換器を、入力信号の周波数に応じて調整可能とした増幅器としているので、周波数に依存する増幅器の特性の変動をベクトル調整で補償することができ、入力周波数によらず安定した増幅動作を行って、適用可能な周波数帯域を拡大することができる効果がある。
【００３８】
本発明によれば、上記増幅器において、温度を測定する温度センサを備え、温度センサで測定された温度に応じて、ベクトル変換器を調整可能とした増幅器としているので、温度変化に伴う増幅器の特性の変動をベクトル調整で補償することができ、周囲の温度変化によらず安定した増幅動作を行うことができる効果がある。
【００３９】
本発明によれば、ＡＢ級で動作する増幅素子を備えた第１の増幅回路と、Ｂ級又はＣ級で動作する増幅素子を備えた第２の増幅回路と、第１の増幅回路の出力と第２の増幅回路の出力をλ／４以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、入力信号の周波数に応じて、第１の増幅回路と第２の増幅回路のいずれか又は両方の増幅素子のゲート電圧を調整可能とした増幅器としているので、周波数に依存する増幅器の特性の変動をゲート電圧の調整で補償することができ、入力周波数によらず安定した増幅動作を行って、適用可能な周波数帯域を拡大することができる効果がある。
【発明を実施するための最良の形態】
【００４０】
本発明の実施の形態について図面を参照しながら説明する。
本発明の増幅器は、従来のドハティ合成部に設けられていたλ／４変換器の代わりにλ／４以外の電気長で、周波数に応じて最適な電気長となるよう長さを調節可能な伝送線路を有するインピーダンス変換器を備えたものであり、適切な整合を行ってドハティ増幅器の効率を向上させることができるものである。
ここで、電気長とは、伝送路の長さを、伝送線路中での波長を基準に規定するものであり、線路定数（誘電体の比誘電率等）を考慮した長さである。
【００４１】
本発明の増幅器は、従来のドハティ合成部に設けられていたλ／４変換器の代わりにλ／４以外の電気長でそれぞれ電気長の異なる複数の伝送線路と、制御部からの制御信号でいずれかの伝送線路に接続を切り替えるスイッチを備えたインピーダンス変換器を備え、制御部が、入力信号の周波数に応じて、最適な長さの伝送線路に切り替える制御信号をスイッチに出力するものであり、ドハティ増幅器の適応可能な周波数帯域を容易に拡大できるものである。
【００４２】
また、本発明の増幅器は、キャリア増幅回路及びピーク増幅回路の前段に等化器又はベクトル調整器を設け、制御部が入力信号の周波数に応じて最適な調整量を与えるようにしており、周波数に依存する特性のばらつきを抑え、適応可能な周波数帯域を拡大できるものである。
【００４３】
また、本発明の増幅器は、温度センサによって周辺温度を検出し、制御部が温度の変動に依存する増幅特性の変動をベクトル調整やゲート電圧の調整によって補償するようにしており、周辺温度が変動しても安定した動作を行うことができるものである。
【００４４】
図１は、本発明の第１の実施の形態に係る増幅器（第１の増幅器）の構成ブロック図である。尚、図１３と同様の構成をとる部分については同一の符号を付して説明する。
図１に示すように、本発明の第１の実施の形態に係る増幅器（第１の増幅器）は、図１３に示した従来のドハティ増幅器と基本的な構成はほぼ同様であり、従来と同じ部分として、入力端子１と、分配器２と、キャリア増幅回路４と、ピーク増幅回路５と、λ／４変成器７と、出力端子８と、出力負荷９とを備え、更に、キャリア増幅回路４は、入力整合回路４１と、増幅素子４２と、出力整合回路４３とから構成され、ピーク増幅回路５は、入力整合回路５１と、増幅素子５２と、出力整合回路５３とから構成されている。
上記構成部分は、定数等の違いはあるものの、図１３に示した従来のドハティ増幅器における構成部分と基本的に同様の構成及び動作である。
【００４５】
また、第１の増幅器は、特徴部分として、ドハティ合成部６′と、移相器３１とを備えており、更に、ドハティ合成部６′は、インピーダンス変換器６４と、ノード６２とから構成されている。
ここで、第１の増幅器の各構成部分について説明する。
入力端子１は、増幅器への入力信号が入力される端子である。
分配器２は、入力端子１〜入力された信号を分配するものであり、例えば配線板上に形成されたＴ字分岐ライン、或いは３ｄＢカプラ等で構成される。
【００４６】
移相器３１は、原理的にはインピーダンス変換器６４に相当する遅延を発生する伝送線路であるが、合成を同相で行うために設けられたものであり、キャリア増幅回路４とピーク増幅回路５との位相差も吸収しなければならないため、インピーダンス変換器６４の遅延とは異なる場合もある。
【００４７】
キャリア増幅回路４の入力整合回路４１は、分配器２で分配された信号のインピーダンスを、後段の増幅素子４２の入力インピーダンスに変換するものである。
キャリア増幅回路４の増幅素子４２は、信号を増幅する増幅素子であり、ＡＢ級にバイアスされている。
キャリア増幅回路４の出力整合回路４３は、インピーダンス変換器６４と共に増幅素子４２の負荷インピーダンスを変換するものである。変換の仕方については、図２を用いて後で説明するが、入力レベルが十分低い時（図１４のＡ区間）においては、増幅素子４２の負荷インピーダンスをＺＡを中心としてほぼ円上のインピーダンスに変換し、図１４のＣ区間においてはＺＡに変換するものである。
【００４８】
ピーク増幅回路５の入力整合回路５１は、移相器３１から出力された信号のインピーダンスを、後段の増幅素子５２の入力インピーダンスに変換するものである。
ピーク増幅回路５の増幅素子５２は、信号を増幅する増幅素子であり、Ｂ級またはＣ級にバイアスされる。
キャリア増幅回路４の増幅素子４２及びピーク増幅回路５の増幅素子５２は通常、ＬＤ−ＭＯＳ（Lateral Double-diffused MOS）、ＧａＡｓ−ＦＥＴ、ＨＥＭＴ、ＨＢＴ等の１つの半導体デバイスで構成される。
出力整合回路５３は、増幅素子５２の負荷インピーダンスを図１４のＡ区間においては実質的に無限大に変換し、Ｃ区間においてはＺ５に整合する回路である。
キャリア増幅回路４の入力整合回路４１、出力整合回路４３、ピーク増幅回路５の入力整合回路５１、出力整合回路５３は、集中定数回路、分布定数回路、或いはそれらの組み合わせのいずれで構成されてもよい。
【００４９】
ノード６２は、出力整合回路４３及び出力整合回路５３からの出力信号を結合するノード（合成点）であり、伝送線路６４で結合している。
λ／４変成器７は、ノード６２から見たインピーダンスＺ７を出力負荷Ｚ0に変換するものである。λ／４変成器７は、その特性インピーダンスＺ２に相当する線幅及びλ／４に相当する長さを有する導体パターンとして配線板上に形成させることが可能である。通常は、λ／４変成器７で十分な帯域幅で整合が取れるが、カスケード接続された複数のλ／４変成器や、不均一分布定数線路を用いたλ／４変成器、あるいは整合さえ取れればλ／４変成器以外の整合手段を用いてもよい。
【００５０】
インピーダンス変換器６４は、０〜λ／２の電気長を有する伝送線路であり、その特性インピーダンスＺ1は２Ｚ7＝２Ｚ22／Ｚ0に等しい。つまり、伝送線路の長さをｌとすると、０≦ｌ≦λ／２の範囲で可変となっており、第１の増幅器の特性が最適となるようｌを決定するようになっている。
【００５１】
次に、キャリア増幅器４の出力整合回路４３及びインピーダンス変換器６４による整合について図２及び図１４を用いて説明する。図２は、出力整合回路４３及びインピーダンス変換器６４による整合を示すスミスチャート図である。
図２に示すように、まず出力整合回路４３を、出力整合回路４３の負荷Ｚ9がＺ1の時にＰ0を出力できる（キャリア増幅器４単体としても最大出力となる）ように構成する。つまり、図１４のＣ区間において、増幅素子４２の負荷インピーダンスはＺAに整合され、このときインピーダンス変換器６４は単なる伝送路となる。
【００５２】
図１４のＡ区間において、出力整合回路５３の出力インピーダンスＺ9が無限大となるので、Ｚ9は、インピーダンス変換器６４の長さｌ＝０またはλ／２のときは、点ａで示されるＺ7となり、インピーダンス変換器６４の長さｌ＝λ／４のときは、点ｂで示されるＺ12／Ｚ7となる。そしてインピーダンス変換器６４の長さｌを０〜λ／２の範囲で動かすと、Ｚ9は、Ｚ1を中心とする円上を右回りに変化する。
【００５３】
このＺ1を中心とする円上のインピーダンスは、出力整合回路４３及びインピーダンス変換器６４によりＺAを中心とするほぼ円上に写像される。点ａ、ｂ、ｃと点ａ′、ｂ′、ｃ′はそれぞれ対応しており、ｌを変化させると、インピーダンスを点ａ′、ｂ′、ｃ′と可変できることを示している。従って、点ｃ′が最も性能の優れる位置（高い効率が得られる位置）になるように、長さｌを設定すればよい。
【００５４】
インピーダンス変換器６４の長さｌの最適値は、例えば試行（試作）により決定する。試行は、キャリア増幅回路４単体について行ってもよいが、増幅器全体を対象とし、増幅器全体の性能が最高になるように行ったほうがよい。
【００５５】
また、増幅素子４２の状況によって、インピーダンス変換器６４における損失を無くしたほうがよい場合には、インピーダンス変換器６４の長さｌを０としてもよい。
インピーダンス変換器６４の長さｌを０とした場合について図３を用いて説明する。図３は、インピーダンス変換器６４の長さｌを０とした増幅器の構成ブロック図である。
図３に示すように、この増幅器は、図１に示した第１の増幅器においてキャリア増幅回路４の後段に設けられていたインピーダンス変換器６４を単なる伝送線路としたものであり、インピーダンス変換器６４の長さｌを０としている。そのため、第１の増幅器においてインピーダンス変換器６４に相当する遅延を発生させてピーク増幅回路５側の位相を合わせるために設けられていた移相器３１は、図３に示した増幅器には設けられていない。
反対に、増幅素子が大きく、実装上、出力整合回路４３と出力整合回路５３との間の長さをλ／２以下にできない場合も考えられるので、その場合にはインピーダンス変換回路６４の長さｌをλ／２以上としても問題はない。
【００５６】
本発明の第１の実施の形態に係る増幅器によれば、λ／４変換器の代わりに、伝送路の長さｌを、増幅器の効率が最もよくなる最適な長さに調節可能なインピーダンス変換器６４を備えているので、インピーダンスの最適位置がＺAを中心とする略円周上のどこに変化するものであっても、増幅素子の種類に依存することなく、インピーダンス変換器６４の長さｌを変えることにより、最適な整合を行うことができ、ドハティ増幅器の増幅効率を向上させることができる効果がある。
【００５７】
本発明の第２の実施の形態に係る増幅器について、図４を用いて説明する。図４は、本発明の第２の実施の形態に係る増幅器（第２の増幅器）の構成ブロック図である。尚、図１と同様の構成部分は同一の符号を付して説明する。
図４に示すように、第２の増幅器の基本的な構成は、図１に示した第１の増幅器とほぼ同様であるが、キャリア増幅回路４側のインピーダンス変換器６４に加えて、ピーク増幅回路５側にもインピーダンス変換器６５を設けた点が特徴となっている。
従来の増幅器では、入力レベルが小さい時に、出力整合回路５３の出力インピーダンスが十分大きくならず、キャリア増幅回路４の損失の一因となってしまうことがあったが、第２の増幅器ではこれを防ぐためにインピーダンス変換器６５を設けている。
【００５８】
インピーダンス変換器６５は、入力レベルが低く増幅素子５２が動作していない時に、キャリア増幅回路４の出力信号が流れないように、出力整合回路５３の出力インピーダンスＺ20を、より大きなインピーダンスＺ21に変換するインピーダンス変換器である。イオンピーダンス変換器６５は、例えば、インピーダンス変換器６４と同様の任意長の伝送線路で構成することができる。
【００５９】
また、移相器３３は、インピーダンス変換器６５と同じ位相回転（遅延）を発生して、ノード６２において合成される信号の位相を合わせる移相器である。ここでは移相器３３をピーク増幅回路５側に設けているが、キャリア増幅回路４とピーク増幅回路５の位相量が大きく異なる場合、移相器３３をキャリア増幅回路４側の経路上に設けることもある。
【００６０】
本発明の第２の実施の形態に係る増幅器によれば、ピーク増幅回路５の出力整合回路５３の後段にインピーダンス変換器６５を設けているので、ノード６２側からみたインピーダンスＺ20を、より大きなインピーダンスＺ21に変換することができ、入力レベルが小さい場合でもキャリア増幅器４からの信号が流れないようにして、キャリア増幅回路４の損失を抑えることができる効果がある。
【００６１】
次に、本発明の第３の実施の形態に係る増幅器について図５を用いて説明する。図５（ａ）は、本発明の第３の実施の形態に係る増幅器（第３の増幅器）の構成ブロック図であり、（ｂ）は、第３の増幅器の制御を行う制御部の構成ブロック図である。尚、図２と同様の構成をとる部分については同一の符号を付して説明する。
図５（ａ）に示すように、第３の増幅器の基本的な構成は図４に示した第２の増幅器とほぼ同様であるが、移相器３４、インピーダンス変換器６６、インピーダンス変換器６７の構成及び動作が図４の第２の増幅器とは異なっている。
【００６２】
図１又は図４に示した本発明の増幅器は、使用される周波数に応じて、最適な整合が得られるように、移相器３３、インピーダンス変換器６４、インピーダンス変換器６５の伝送線路の長さを最適化するものであったが、図５（ａ）に示した移相器３４、インピーダンス変換器６６、インピーダンス変換器６７は、いずれも、長さの異なる複数の伝送線路（ここでは３種類）とスイッチとを組み合わせたものである。
各伝送線路は、予め使用が予想される複数の周波数に合わせて増幅器の性能が最も良くなるよう最適化された長さとなっており、また、配線板上に導体パターンをして形成されるものに限らず、装置毎に長さの微調整が容易なセミリジッドケーブルを用いてもよい。
【００６３】
移相器３４には、スイッチａ、ｂ及び端子Ａ、Ｂが設けられ、インピーダンス変換器６６には、スイッチｃ、ｄ及び端子Ｃ、Ｄが設けられ、インピーダンス変換器６７には、スイッチｅ、ｆ及び端子Ｅ、Ｆが設けられており、各スイッチａ〜ｆは、それぞれ対応する端子Ａ〜Ｆから入力される制御信号に従っていずれかの伝送線路に接続するよう切り替えられるようになっている。
【００６４】
更に、図５（ａ）に示した第３の増幅器の制御を行う制御部は、図５（ｂ）に示すように、制御信号を発生するＣＰＵ（又はＲＯＭ）１０と、Ｉ／Ｏコントローラ（Ｉ／Ｏ）１１とを備えており、図５（ａ）に示した第３の増幅器の各端子Ａ〜Ｆは、Ｉ／Ｏコントローラ（Ｉ／Ｏ）１１に接続されている。また、ＣＰＵ（又はＲＯＭ）１０には、図示は省略するが、例えばテーブルとして、予め使用が予想される周波数とそれに対応する長さの伝送線路に接続するための各端子毎の制御信号のデータが記憶されている。
【００６５】
そして、ＣＰＵ（又はＲＯＭ）１０に、周波数を指定する信号が入力されると、ＣＰＵ（又はＲＯＭ）１０が、指定された周波数に対応して記憶されている制御信号を読み出して、端子Ａ〜Ｆに出力する。そして、スイッチａ〜ｆは、それぞれ端子Ａ〜Ｆに入力された制御信号に基づいて切り替えられ、使用される周波数に応じた最適な長さの伝送線路が選択されるものである。
【００６６】
次に、第３の増幅器における入力周波数が異なる場合の入出力特性について図６を用いて説明する。図６は、第３の増幅器における周波数毎の入出力特性を示す特性図である。
図６に示すように、第３の増幅器を用いた場合、図１６に示した従来の増幅器における入出力特性と比較して、異なる周波数１，２，３での入出力特性が一致しており、周波数による特性のばらつきが無いことがわかる。
【００６７】
本発明の第３の実施の形態に係る増幅器によれば、使用周波数に応じて容易に最適な長さの伝送線路を選択して移相器３４、インピーダンス変換器６６、６７を構成するので、移相器３４、インピーダンス変換器６６、インピーダンス変換器６７の周波数特性に起因する最適値からのずれが緩和され、周波数にかかわらず最適な整合を行ってドハティ増幅器の増幅効率を向上させることができ、適用可能な周波数帯を拡大できる効果があり、また、各周波数帯用に専用の配線板を準備する場合に比べ、コストを大幅に削減できる効果がある。
尚、スイッチとしては、電気的に切り替えるものに限らず、手動により機械的に切り替えてもよい。あるいは、配線板に予め設けられた複数の配線パターンの内、任意のものを製造時の半田付けにより接続して電気長を選択可能にした切り替え手段をも含む。
【００６８】
次に、本発明の第４の実施の形態に係る増幅器について図７を用いて説明する。図７は、本発明の第４の実施の形態に係る増幅器（第４の増幅器）の構成ブロック図である。尚、図４と同様の構成をとる部分については同一の符号を付してあり、定数等を除いて同様のものであるため、ここでは説明を省略する。
図７に示すように、第４の増幅器の基本的な構成は、図４に示した第２の増幅器とほぼ同様であるが、キャリア増幅回路４の入力整合回路４１の前段と、ピーク増幅回路５の入力整合回路５１の前段に、それぞれ等化器４４、等化器５４を設けた点が特徴となっている。
【００６９】
等化器４４，５４は周波数帯毎に減衰量及び位相を調節可能とするものであり、例えば図１６に示したような増幅器の周波数特性に応じて、周波数に依存しない平坦な出力特性となるように周波数帯毎のゲインが設定されている。つまり、等化器は、増幅器等の周波数特性を相殺するように動作するものである。
【００７０】
等化器４４はキャリア増幅器４（及びインピーダンス変換器６４）の周波数特性を平坦にし、等化器５４はピーク増幅器５（及び移相器３１）の周波数特性を平坦にするので、ノード６２においてキャリア増幅回路４とピーク増幅回路５からの出力を合成する時の合成ポイント（合成時のそれぞれの利得及び位相の関係）が安定し、発生する歪の周波数特性が抑えられる。尚、図７の例では、等化器を両増幅系に挿入したが、キャリア増幅回路４及びピーク増幅回路５の性能に応じて、いずれか一方のみに等化器を挿入してもよい。
【００７１】
本発明の第４の実施の形態に係る増幅器によれば、キャリア増幅回路４の入力整合回路４１の前段に等化器４４を設け、ピーク増幅回路５の入力整合回路５１の前段に等化器５４を設けた増幅器としているので、増幅回路の出力特性を周波数に依存しない平坦な特性とすることができ、入力周波数の違いによる出力の変動を防ぎ、増幅器の特性を安定させることができ、適用可能な周波数帯域を拡大できる効果がある。
【００７２】
次に、本発明の第５の実施の形態に係る増幅器について図８を用いて説明する。図８は、本発明の第５の実施の形態に係る増幅器（第５の増幅器）の構成ブロック図である。尚、図７と同様の構成部分は同一の符号を付してあり、説明は省略する。
図８に示すように、第５の増幅器の基本的な構成は、図７に示した第４の増幅器とほぼ同様であるが、第４の増幅器の等化器４４，５４の代わりにベクトル調整器４５及びベクトル調整器５５を設けた点が異なっている。また、第５の増幅器には、ベクトル調整器４５及びベクトル調整器５５に対してベクトル調整量を指示する制御部１２が設けられている。
【００７３】
ベクトル調整器４５，５５は、具体的には移相器及び減衰器から成り（図示せず）、入力された信号の位相及び振幅を制御部１２からの指示に従って調整するものである。端子４６、端子５６は、制御部１２からのベクトル調整量を入力する端子である。
【００７４】
また、制御部１２は、ＣＰＵ等の処理手段と、ＲＯＭ等の記憶手段とを備え、端子４６、端子５６を介して、ベクトル調整器４５及びベクトル調整器５５に周波数に応じたベクトル調整量を与えるものである。
制御部１２内部のＲＯＭ等には、周波数とそれに応じた最適ベクトル調整量とが記憶されたベクトル調整量テーブル１２ａが設けられている。そして、第５の増幅器においては、例えば図１７に示したＢＢ帯域（ｂ１〜ｂ２）が使用周波数となった場合、使用周波数帯域の中心周波数ｂ３において最適な特性が得られるよう、ベクトル調整量テーブル１２ａを参照して、ｂ３に対応する最適ベクトル調整量を端子４６及び端子５６に出力する。ベクトル調整量は、キャリア増幅回路４及びピーク増幅回路５の特性に応じて決められ、予めベクトル調整量テーブル１２ａに記憶されているものであり、ベクトル調整器４５に出力する調整量とベクトル調整器５５に出力する調整量とが異なる調整量としてぞれぞれ独立に記憶されていてもよい。尚、ベクトル調整量とは、位相調整量と減衰量である。
【００７５】
具体的には、使用周波数帯域が決定された場合、入力部（図示せず）から制御部１２内部のＲＯＭ等に当該帯域の最低周波数ｂ１と最高周波数ｂ２の情報を書き込んでおき、立ち上がり時に制御部１２が中心周波数ｂ３を求め、ベクトル調整量テーブル１２ａからｂ３に対応する最適ベクトル調整量を読み出して端子４６及び５６を介してベクトル調整器４５、５５に出力するようになっている。
また、ここではキャリア増幅回路４及びピーク増幅回路５の両増幅回路の経路にベクトル調整器を設けたが、増幅器の特性によってはいずれか一方だけでも構わない。
【００７６】
更に、図示は省略するが、増幅器の温度を検出して制御部１２に温度データを出力する温度センサを設け、制御部１２に、温度による変動を補償するためのベクトル調整量を温度に対応付けて記憶するテーブルを設けておき、制御部１２が、入力された温度データに応じて最適なベクトル調整量をベクトル調整器４５及び５５に出力するようにしてもよい。
尚、温度のみを検出してベクトル調整することも考えられ、この場合にはアナログ回路で構成しても構わない。
【００７７】
本発明の第５の実施の形態に係る増幅器によれば、キャリア増幅回路４及びピーク増幅回路５の前段にベクトル調整器４５、５５を設け、制御部１２が、入力信号の周波数に応じて最適なベクトル調整量をベクトル調整器４５、５５に出力して、入力信号の位相及び振幅を調整するようにしているので、周波数による特性の変動を少なくし、使用周波数帯において最適な合成ポイントを得ることができ、広い周波数帯域に対応可能な増幅器とすることができる効果がある。
【００７８】
また、第５の増幅器によれば、制御部１２に温度による変動を補償するベクトル調整量を記憶しておき、温度センサからの温度データに基づいて、当該温度に対応するベクトル調整量をベクトル調整器４５、５５に出力して、入力信号の位相及び振幅を調整するようにしているので、温度による特性の変動を少なくし、増幅器の動作を安定させることができる効果がある。
【００７９】
次に、本発明の第６の実施の形態に係る増幅器（第６の増幅器）について説明する。
第６の増幅器は、増幅素子に印可するゲート電圧を変えることにより、入出力特性を調節するものである。
増幅素子におけるゲート電圧の違いによる入出力特性について図９を用いて説明する。図９は、ゲート電圧を変えた場合の増幅素子の入出力特性を示す説明図である。
図９に示すように、ゲート電圧が変化すると、入力レベル−出力レベルの特性が変化することがわかる。第６の増幅器では、このことを利用して、使用周波数に応じて最適なゲート電圧を印可し、広範囲の周波数帯域で安定して動作可能とするものである。
【００８０】
図１０は、本発明の第６の実施の形態に係る増幅器（第６の増幅器）の構成ブロック図である。尚、図４と同様の構成部分は同一の符号を付してあり、説明は省略する。
図１０に示すように、第５の増幅器の基本的な構成は、図４に示した第２の増幅器とほぼ同様であるが、キャリア増幅回路４の増幅素子４２と、ピーク増幅回路５の増幅素子５２のゲート電圧を制御する制御部１３が設けられている。
【００８１】
制御部１３は、ＣＰＵ等の処理手段と、ＲＯＭ等の記憶手段とを備え、端子４７、端子５７に、増幅素子４２及び増幅素子５２に周波数に応じたゲート電圧を印可するゲート制御情報を出力するものである。
制御部１３内部のＲＯＭ等には、周波数とそれに応じた最適ゲート電圧とが記憶されたゲート電圧テーブル１３ａが設けられている。そして、第６の増幅器においては、例えば図１７に示したＢＢ帯域（ｂ１〜ｂ２）が使用周波数となった場合、使用周波数帯域の中心周波数ｂ３において最適な特性が得られるよう、ゲート電圧テーブル１３ａを参照して、ｂ３に対応する最適ベクトル調整量を端子４７及び端子５７に出力する。ゲート電圧は、キャリア増幅回路４及びピーク増幅回路５の特性に応じて決められ、予めゲート電圧テーブル１３ａに記憶されているものであり、増幅素子４２のゲート電圧と増幅素子５２のゲート電圧とが異なってもよい。
【００８２】
そして、使用周波数が決定されると、上述した第５の増幅器と同様にして、立ち上がり時に制御部１３が中心周波数ｂ３を求め、ゲート電圧テーブル１３ａからｂ３に対応する最適ゲート電圧を読み出して端子４７及び５７に最適なゲート電圧を印可するようゲート制御情報を出力し、増幅素子４２及び５２に最適なゲート電圧が印可されるようになっている。
また、ここではキャリア増幅回路４とピーク増幅回路５の両方の増幅素子のゲート電圧を制御するようにしたが、増幅器の特性によってはいずれか一方だけでも構わない。
【００８３】
また、温度センサを設け（図示せず）、温度に関する最適ゲート電圧も予め書き込んでおき、温度を考慮したゲート電圧で補償するようにしてもよい。更に温度に関してはアナログ゛回路で作成してもよいし、温度だけをゲート電圧で補償する制御としてもよい。
【００８４】
本発明の第６の実施の形態に係る増幅器によれば、制御部１３に予め周波数に対応する最適なゲート電圧を記憶しておき、制御部１３が、入力信号の周波数に応じて最適なゲート電圧をキャリア増幅回路４の増幅素子４２とピーク増幅回路５の増幅素子５２のゲート電圧に印可するよう、ゲート制御情報を出力するようにしているので、増幅素子４２及び５２に周波数に応じた最適のゲート電圧が印可され、周波数による特性の変動を少なくし、使用周波数帯において最適な合成ポイントを得ることができ、増幅器の適用可能周波数帯を拡大できる効果がある。
【００８５】
本発明の第７の実施の形態に係る増幅器について図１１を用いて説明する。図１１は、本発明の第７の実施の形態に係る増幅器（第７の増幅器）の構成ブロック図である。
図１１に示すように、第７の増幅器は、上述した第４，第５，第６の増幅器を組み合わせた構成となっており、具体的には、キャリア増幅回路４の入力整合回路４１の前段に等化器４４及びベクトル調整器４５を設け、ピーク増幅回路５の入力整合回路５１の前段に等化器５４及びベクトル調整器５５を設け、更にベクトル調整器４５、５５と増幅素子４２、５２のゲート電圧を調節する制御部１４を設けている。等化器４４，５４は、予め使用周波数に応じて調整されており、周波数毎に適切な増幅を行う。
【００８６】
そして、図示は省略するが、上述した第４，第５，第６の増幅器と同様に、制御部１４に、周波数に対応する最適なベクトル調整量を記憶するベクトル調整量テーブルと、周波数に対応する最適なゲート電圧を記憶するゲート電圧テーブルとが設けられている。
そして、制御部１４が、各テーブルから入力信号の周波数帯域の中心周波数に対応する最適なベクトル調整量及び最適なゲート電圧を読みとってベクトル調整器４５、５５と増幅素子４２、５２に出力し、入力信号のベクトル調整を行うと共にゲート電圧を調節する。
【００８７】
本発明の第７の実施の形態に係る増幅器によれば、キャリア増幅器４４に等化器４１とベクトル調整器４５を設け、ピーク増幅器５に等化器５４とベクトル調整器５５とを設け、制御部１４が、入力信号の周波数に応じて最適なベクトル調整量を与えてベクトル調整させ、また、制御部１４が増幅素子４２及び５２のゲート電圧を周波数に応じた最適のゲート電圧となるよう制御するようにしているので、周波数による特性の変動を少なくし、使用周波数帯において最適な合成ポイントを得ることができ、増幅器の適用可能周波数帯を拡大できる効果がある。
【００８８】
次に、本発明の第８の実施の形態に係る増幅器について図１２を用いて説明する。図１２は、本発明の第８の実施の形態に係る増幅器（第８の増幅器）の構成ブロック図である。尚、図４と同様の構成部分は同一の符号を付してあり、説明は省略する。
ところで、上述した第４の増幅器（図７参照）や第５の増幅器（図８参照）のように、等化器やベクトル調整器を使用すると損失が発生する。増幅器のゲインが有ったとしても高効率にするには無駄な損失である。
また、分配器２によって、ピーク増幅回路５の経路に分配された電力は、ピーク増幅回路５が動作しないＣ区間では有効に使われず反射される。つまり、入力端子１から入力された電力は、最悪で３ｄB損失され総合効率の劣化となるおそれがある。
【００８９】
そこで、図１２に示すように、第８の増幅器は、キャリア増幅回路４の入力整合回路４１の前段にプリアンプ４８及び等化器（又は／及びベクトル調整器）４９を備え、ピーク増幅回路５の入力整合回路５１の前段にプリアンプ５８及び等化器（又は／及びベクトル調整器）５９を備えている。プリアンプ４８，５８は入出力整合回路を含むものであるが、プリアンプの出力整合回路を増幅素子４２，５２の入力整合回路を使用してもよい。
更にまた、増幅素子４２及び５２のゲート電圧を可変としても構わない。また、プリアンプを複数直接に接続してもよい。
【００９０】
本発明の第８の実施の形態に係る増幅器によれば、入力整合回路４１の前段にプリアンプ４８及び等化器（又は／及びベクトル調整器）４９を備え、ピーク増幅回路５の入力整合回路５１の前段にプリアンプ５８及び等化器（又は／及びベクトル調整器）５９を備えており、無駄な損失を防いで増幅効率を向上させ、更にプリアンプを複数接続した構成も可能であるので、一層高ゲイン、高効率の増幅器を実現できる効果がある。
【産業上の利用可能性】
【００９１】
本発明は、ドハティ増幅器の適用周波数の広帯域化を図ることができる増幅器に関する。
【図面の簡単な説明】
【００９２】
【図１】本発明の第１の実施の形態に係る増幅器（第１の増幅器）の構成ブロック図である。
【図２】出力整合回路４３及びインピーダンス変換器６４による整合を示すスミスチャート図である。
【図３】インピーダンス変換器６４の長さｌを０とした増幅器の構成ブロック図である。
【図４】本発明の第２の実施の形態に係る増幅器（第２の増幅器）の構成ブロック図である。
【図５】（ａ）は、本発明の第３の実施の形態に係る増幅器（第３の増幅器）の構成ブロック図であり、（ｂ）は、第３の増幅器の制御を行う制御部の構成ブロック図である。
【図６】第３の増幅器における周波数毎の入出力特性を示す特性図である。
【図７】本発明の第４の実施の形態に係る増幅器（第４の増幅器）の構成ブロック図である。
【図８】本発明の第５の実施の形態に係る増幅器（第５の増幅器）の構成ブロック図である。
【図９】ゲート電圧を変えた場合の増幅素子の入出力特性を示す説明図である。
【図１０】本発明の第６の実施の形態に係る増幅器（第６の増幅器）の構成ブロック図である。
【図１１】本発明の第７の実施の形態に係る増幅器（第７の増幅器）の構成ブロック図である。
【図１２】本発明の第８の実施の形態に係る増幅器（第８の増幅器）の構成ブロック図である。
【図１３】従来のドハティ増幅器の構成ブロック図である。
【図１４】ドハティ増幅器と通常のＢ級増幅器の効率−出力電力特性を示す説明図である。
【図１５】図１３の増幅素子４２の負荷インピーダンスの変動の一例を示すスミスチャート図である。
【図１６】従来のドハティ増幅器における入出力特性を示す説明図である。
【図１７】従来のドハティ増幅器における入力信号の周波数帯域と出力レベルとの関係の一例を示す説明図である。
【図１８】一般的なＦＥＴを用いた増幅器におけるゲート電圧−ドレイン電流の特性を示す説明図である。
【符号の説明】
【００９３】
１…入力端子、  １０…ＣＰＵ又はＲＯＭ、  １１…Ｉ／Ｏコントローラ、  １２、１３、１４…制御部、  ２…分配器、  ３、３３…移相器、  ４…キャリア増幅回路、  ５…ピーク増幅回路、  ６…ドハティ合成部、  ７…λ／４変換器、  ８…出力端子、  ９…出力負荷、  ４１、５１…入力整合回路、  ４２、５２…増幅素子、  ４３、５３…出力整合回路、  ６２…ノード（合成点）、  ６４、６５、６６、６７…インピーダンス変換器、  ４４、５４…等化器、  ４５、５５…ベクトル調整器、  ４６、５６…端子、  ４７、５７…端子
【図１】
2006345341.tif 000005
【図２】
2006345341.tif 000006
【図３】
2006345341.tif 000007
【図４】
2006345341.tif 000008
【図５】
2006345341.tif 000009
【図６】
2006345341.tif 000010
【図７】
2006345341.tif 000011
【図８】
2006345341.tif 000012
【図９】
2006345341.tif 000013
【図１０】
2006345341.tif 000014
【図１１】
2006345341.tif 000015
【図１２】
2006345341.tif 000016
【図１３】
2006345341.tif 000017
【図１４】
2006345341.tif 000018
【図１５】
2006345341.tif 000019
【図１６】
2006345341.tif 000020
【図１７】
2006345341.tif 000021
【図１８】
2006345341.tif 000022