(57)【要約】【課題】電荷分配とＬＣＤでのビデオ出力の間で制御された遷移のための装置及び方法を提供する。【解決手段】ＬＣＤ（Ｌｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉａｐｌａｙ）データラインを駆動するための出力回路は一番目の入力、電荷分配ラインに連結された二番目の入力、そしてＬＣＤデータラインに連結された出力を有する選択回路を含む。選択回路は電荷分配制御信号に応答してＬＣＤデータラインに一番目と二番目を選択的に結合するために構成される。出力回路はまた選択回路の一番目の入力に結合されたデータライン電圧ソース回路を含み、電荷分配制御信号に応答して、そこにデータライン電圧を提供するよう構成される。【選択図】図５
2006343737.tif 000002
【特許請求の範囲】
【請求項１】
ＬＣＤデータラインを駆動するための出力回路において、
一番目の入力、電荷分配ラインに結合される二番目の入力、及びＬＣＤデータラインに結合される出力を有する選択回路と、
電荷分配制御信号に応答して選択回路の一番目の入力にデータライン電圧を提供するために構成され、前記選択回路の一番目の入力に結合されるデータライン電圧ソース回路と
を含み、
前記選択回路は、前記電化分配制御信号に応答して前記ＬＣＤデータラインに前記一番目と二番目の入力を選択的に結合するために構成されることを特徴とする出力回路。
【請求項２】
前記データライン電圧ソース回路は、前記電荷分配制御信号に応答して、前記選択回路の前記一番目の入力に、一番目と二番目の電圧ソースを選択的に結合するために構成されることを特徴とする請求項１に記載の出力回路。
【請求項３】
前記選択回路は一番目の選択回路を含み、その中に前記データライン電圧ソース回路は、前記一番目の選択回路の前記一番目の入力に連結される出力を有するバッファ回路と、
前記一番目の電圧ソースに連結される一番目の入力を有する二番目の選択回路、前記二番目の電圧ソースに結合された二番目の入力、及び前記バッファ回路の入力に結合された出力を含み、前記二番目の選択回路は、前記電荷分配制御信号に応答してバッファ回路入力に前記一番目と二番目の電圧ソースを選択的に結合するためにさらに構成されることを特徴とする請求項２に記載の出力回路。
【請求項４】
前記一番目の電圧ソースはビデオ電圧ソースを含み、前記二番目の電圧ソースは前記電荷分配ラインを含むことを特徴とする請求項３に記載の出力回路。
【請求項５】
前記一番目の選択回路は、前記電荷分配制御信号の一番目の状態に応答して前記ＬＣＤデータラインに前記バッファ回路出力を結合するために、及び前記電荷分配制御信号の二番目の状態に応答して前記ＬＣＤデータラインに前記電荷分配ラインを結合するために構成され、
前記二番目の選択回路は、前記電荷分配制御信号の一番目の状態に応答してバッファ回路入力に前記ビデオ電源ソースを連結するために、及び前記電荷分配制御信号の二番目の状態に応答して前記バッファ回路入力に前記電荷分配ラインを結合するために構成されることを特徴とする請求項４に記載の出力回路。
【請求項６】
前記ビデオ電源ソースは、ＤＡＣを含むことを特徴とする請求項４に記載の出力回路。
【請求項７】
前記一番目の電圧ソースはビデオ電圧ソースを含み、前記二番目の電圧ソースは参照電圧ソースを含むことを特徴とする請求項３に記載の出力回路。
【請求項８】
前記一番目の選択回路は、前記電荷分配制御信号の一番目の状態に応答して前記ＬＣＤデータラインに前記バッファ回路出力を結合するために、及び前記電荷分配制御信号の二番目の状態に応答して前記ＬＣＤデータラインに前記電荷分配ラインを結合するために構成され、
前記二番目の選択回路は、前記電荷分配制御信号の一番目の状態に応答してバッファ回路入力に前記ビデオ電源ソースを連結するために、及び前記電荷分配制御信号の二番目の状態に応答して前記バッファ回路入力に前記参照電源ソースを結合するために構成されることを特徴とする請求項７に記載の出力回路。
【請求項９】
前記ビデオ電圧ソースは、ＤＡＣを含むことを特徴とする請求項７に記載の出力回路。
【請求項１０】
ビデオ電圧ソースと、
バッファ回路と、
前記バッファ回路の出力に連結された一番目の入力、電荷分配ラインに結合される二番目の入力、及びＬＣＤデータラインに結合するように構成された出力を有する一番目の選択回路と、
前記ビデオ電源ソースに連結された一番目の入力、代替電源ソースに連結された二番目の入力、及び前記バッファ回路の入力に連結された出力を有する二番目の選択回路と
を含み、
前記一番目の選択回路は、電荷分配制御信号に応答して前記ＬＣＤデータラインに前記バッファ回路と前記電荷分配ラインとを選択的に結合するためにさらに構成され、前記二番目の選択回路は、前記電荷分配制御信号に応答して前記バッファ回路入力に前記ビデオ電源ソースと前記代替電源ソースとを選択的に結合するためにさらに構成されることを特徴とするＬＣＤソースドライバ回路。
【請求項１１】
前記代替電源ソースは、前記電荷分配ラインを含むことを特徴とする請求項１０に記載のＬＣＤソースドライバ回路。
【請求項１２】
前記代替電源ソースは、参照電源ソースを含むことを特徴とする請求項１０に記載のＬＣＤソースドライバ回路。
【請求項１３】
前記ビデオ電圧ソースは、ＤＡＣを含むことを特徴とする請求項１０に記載のＬＣＤソースドライバ回路。
【請求項１４】
請求項１０の前記ソースドライバ回路とそこに連結されたＬＣＤパネルとを含むことを特徴とするＬＣＤ装置。
【請求項１５】
ＬＣＤソースドライバの動作方法において、
ＬＣＤデータラインに連結された出力、電源ソースに連結されるように構成された一番目の入力、及び電荷分配ラインに連結された二番目の入力を有する選択回路を含み、
電荷分配制御信号に応答して前記ＬＣＤデータラインに前記選択回路の前記一番目と二番目の入力を選択的に結合し、そして前記電荷分配制御信号に応答して前記選択回路の前記一番目の入力で電圧を制御する方法を含むことを特徴とするＬＣＤソースドライバの動作方法。
【請求項１６】
前記選択回路の前記一番目の入力で電圧を制御することは、前記電荷分配制御信号に応答して前記選択回路の前記一番目の入力にビデオ電源ソースと代替電源ソースとを選択的に連結する方法を含むことを特徴とする請求項１５に記載のＬＣＤソースドライバの動作方法。
【請求項１７】
前記代替電源ソースは、前記電荷分配ラインを含むことを特徴とする請求項１６に記載のＬＣＤソースドライバの動作方法。
【請求項１８】
前記代替電源ソースは、参照電圧ソースを含むことを特徴とする請求項１６に記載のＬＣＤソースドライバの動作方法。
【請求項１９】
前記電荷分配制御信号に応答して、前記選択回路の前記一番目の入力にビデオ電源ソースと代替電源ソースとを選択的に結合することは、前記選択回路の前記一番目の入力に連結された出力を有するバッファ回路の入力に前記ビデオ電圧ソースと前記代替電源ソースとを選択的に適用する方法を含むことを特徴とする請求項１６に記載のＬＣＤソースドライバの動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＣＤ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ）デバイスとそれに対する動作方法に係り、さらに具体的には、ＬＣＤソースデバイスとそれに対する動作方法に関することである。
【背景技術】
【０００２】
図１を参照すると、一般的なＬＣＤ装置は、ＬＣＤパネル（ｐａｎｅｌ）のデータラインＤＬ１、ＤＬ２、．．．ＤＬｎを各々駆動させるソースドライバ１０とゲートラインＧＬ１、ＧＬ２、．．．ＧＬｍを各々駆動させるゲートドライバ１２とを含む。ＬＣＤパネルは、各々のリキッドクリスタル（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ）の成分Ｃ１にアクセスする複数の薄いフィルムトランジスタを含む。ゲートドライバ１２は、一般的にゲートラインＧＬ１、ＧＬ２、．．．ＧＬｍを順次的に駆動させる。与えられたゲートラインが駆動された時、全てのトランジスタは、一般的にターンオンされてゲートラインに連結される。ソースドライバ１０は、一般的にディスプレイデータを共にデータラインＤＬ１、ＤＬ２、．．．ＤＬｎを駆動させる。ソースドライバは、一般的にシフトレジスタ、デジタルーアナログコンバータＡＤＣ、そしてＤＡＣからアナログデータ信号を受ける出力回路を含み、これに応答してデータラインを駆動させる。
【０００３】
一般的なＬＣＤ装置は、リキッドクリスタル（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ）の成分Ｃ１に供給される複数の電圧を変換する。一般的な反転技術は、フレーム（ｆｒａｍｅ）反転、ライン（ｌｉｎｅ）反転、コラム（ｃｏｌｕｍｎ）反転、ドット（ｄｏｔ）反転を含む。電荷分配は、データラインの間で移動する電荷によって消費電力を低くすることができる。電荷分配は、ドットインバージョンと共に使われる時、特に有利であろう。
【０００４】
図２は、従来技術のソースドライバを図示したものである。ソースドライバは、ＤＡＣ２５０と出力回路２００とを含む。ＤＡＣ２５０は、複数のデコーダ２５１‐１、２５１‐２、．．．２５１‐ｎを含む。各々のデコーダ２５１‐１、２５１‐２、．．．２５１‐ｎは、６ビットデジタルデータ入力を受信し、これに応答して６４グレイスケール電圧Ｖ１、Ｖ２、．．．Ｖ６４の間からアナログ出力を生成する。出力回路２００は、一番目のスイッチＳＷ１、２２２‐１、２２２‐２、．．．２２２‐ｎ、二番目のスイッチＳＷ２、２３１‐１、２３１‐２、．．．２３１‐ｎ、そして電荷分配ラインＳＬと共に、統合‐利得（ｕｎｉｔｙ−ｇａｉｎ）電圧フォロア（ｆｏｌｌｏｗｅｒ）増幅器回路２１１‐１、２１１‐２、．．．２１１‐ｎから示す複数のバッファ回路を含む。
【０００５】
電圧ファロア増幅器回路２１１‐１、２１１‐２、．．．２１１‐ｎは、デコーダ２５１‐１、２５１‐２、．．．２５１‐ｎから電圧を受信し、これに反応して出力電圧ＶＯ１、ＶＯ２、．．．ＶＯｎを生産する。一番目のスイッチＳＷ１、２２２‐１、２２２‐２、．．．２２２‐ｎ、二番目のスイッチＳＷ２、２３１‐１、２３１‐２、．．．２３１‐ｎ、そして電荷分配ラインＳＬは、クロック信号ＴＰが生成された時、データラインＤＬ１、ＤＬ２、．．．ＤＬｎの間で電荷を分配するために使われ、クロック信号ＴＰの補助ｎＴＰが生成された時、データラインＤＬ１、ＤＬ２、．．．ＤＬｎに出力電圧ＶＯ１、ＶＯ２、．．．ＶＯｎを適用する。各々のキャパシタンスＣｔｏｔは、各々のデータラインＤＬ１、ＤＬ２、．．．ＤＬｎと一般電極Ｖｃｏｍとの間に、ＴＦＴドレインと一般電極Ｖｃｏｍとの間のキャパシタンスと共にＴＦＴゲート‐ソースキャパシタンス、ゲート‐ドレインキャパシタンス、そしてドレイン‐ソースキャパシタンスを含みうるキャパシタンスを含む。
【０００６】
図３は、クロック信号ＴＰが電圧Ｖａまで電圧ファロア増幅器回路２１１‐１で入力電圧ＶＩ１変化段階と電圧Ｖａまで出力電圧の変化との間で時間間隔（遅延）ｔｒ０に対して比較的短期間に生成された時の、データラインＤＬ１のタイミングダイアグラムである。クロック信号ＴＰが時間ｔ０で“ロー”から“ハイ”に遷移された時、一番目のスイッチ２１１‐１は、ターンオンされる。データラインＤＬ１は、分配されたラインＳＬの電圧ＶＳＬまで上がる。Ｖａまで入力電圧ＶＩ１の変化に応答して電圧ファロア増幅器回路２１１‐１は、出力電圧ＶＯ１をＶａへ漸進的に駆動させる。クロック信号ＴＰが時間ｔ１で“ハイ”から“ロー”に変わる時、電圧ファロア増幅器回路２１１‐１がデータラインＤＬ１を駆動させるように、一番目のスイッチ２２１‐１はターンオフされ、二番目のスイッチ２３１‐１はターンオンされる。結果的にはデータラインＤＬ１での電圧は、時間ｔ１と時間ｔｒとの間で電圧ファロア増幅器回路２１１‐１の出力電圧ＶＯ１を従う。
【０００７】
図４は、クロック信号ＴＰが時間間隔ｔｒ−ｔＯに対して比較的長期間に生成された時の、データラインＤＬのタイミングダイアグラムである。クロック信号ＴＰが時間ｔ２で“ハイ”から“ロー”に変わる時、データラインＤＬ１の電圧は、入力電圧レベルＶａまでかなり急に変わる。これは、一般電極Ｖｃｏｍの電圧レベルで分裂を引き起こし、ディスプレイを壊しうる。
【特許文献１】韓国公開特許１９９９‐８０１２０
【特許文献２】韓国公開特許２００３‐６５６９９
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ＬＣＤの使用で電荷分配ラインからデータライン電圧ソースまでスイッチングに応答してデータラインでの急な電圧変化を低減及び防止するためのデータライン電圧ソース回路を提供することにある。
【課題を解決するための手段】
【０００９】
望ましい実施形態において、ＬＣＤ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ）データラインを駆動させるための出力回路は、一番目の入力を有する選択回路、電荷分配ラインに連結された二番目の入力、そしてＬＣＤデータラインに連結された出力を含む。選択回路は、電荷分配制御信号に応答するＬＣＤデータラインに一番目と二番目の入力を選択的に連結するために構成される。出力回路は、選択回路の一番目の入力に連結されるデータライン電圧ソース回路をさらに含み、電荷分配制御信号に応答して、そこにデータライン電圧を提供するよう構成される。
【００１０】
望ましい実施形態において、データライン電圧ソース回路は電荷分配制御信号に応答する選択回路の一番目の入力に一番目と二番目の電圧ソースを選択的に連結するために構成される。例えば、選択回路は、一番目の選択回路を含むことができる。そしてデータライン電圧ソース回路は、例えば、一番目の電圧ソースに連結された一番目の入力、二番目の電圧ソースに連結された二番目の入力、及びバッファ回路の入力に連結された出力を有する一番目の選択回路及び二番目の選択回路の一番目の入力に連結された出力を有する電圧ファロアまたは各種増幅器回路のバッファ回路を含むことができる。二番目の選択回路は電荷分配制御信号に応答してバッファ回路入力に一番目と二番目の電圧ソースを選択的に連結するよう構成できる。
【００１１】
望ましい実施形態において、一番目の電圧ソースは、ビデオ電圧ソースを含むことができ、二番目の電圧ソースは電荷変化ラインを含むことができる。一番目の選択回路は、電荷分配制御信号の一番目の状態に応答してＬＣＤデータラインにバッファ回路出力を連結するよう、そして電荷分配制御信号の二番目の状態に応答してＬＣＤデータラインに電荷分配ラインを連結するよう構成できる。二番目の選択回路は、電荷分配制御信号の一番目の状態に応答してバッファ回路入力にビデオ電圧ソースを連結するよう、そして電荷分配制御信号の二番目の状態に応答してバッファ回路入力に電荷分配ラインを連結するよう構成できる。ビデオ電圧ソースは、例えば、デジタルアナログコンバータＤＡＣを含むことができる。
【００１２】
望ましい実施形態において、一番目の電圧ソースは、例えば、ＤＡＣのようなビデオ電圧ソースを含むことができる。そして二番目の電圧ソースは、例えば、固定された電圧ソースのような参照電圧ソースを含むことができる。一番目の選択回路は、電荷分配制御信号の一番目の状態に応答してＬＣＤデータラインにバッファ回路出力を連結するよう、そして電荷分配制御信号の二番目の状態に応答してＬＣＤデータラインに電荷分配ラインを連結するよう構成できる。二番目の選択回路は、電荷分配制御信号の一番目の状態に応答してバッファ回路入力にビデオ電圧ソースを連結するよう、そして電荷分配制御信号の二番目の状態に応答してバッファ回路入力に参照電圧ソースを連結するよう構成できる。
【００１３】
望ましい実施形態において、ＬＣＤソースドライバ回路は、ビデオ電圧ソースとバッファ回路を含む。一番目の選択回路は、バッファ回路の出力に連結された一番目の入力、電荷分配ラインに連結された二番目の入力、そしてＬＣＤデータラインに連結されるように構成された出力を有する。一番目の選択回路はさらに、電荷分配制御信号に応答してＬＣＤデータラインにバッファ回路と電荷分配ラインとを選択的に連結するために構成される。二番目の選択回路はさらに、電荷分配制御信号に連結された一番目の入力、代替電源ソースに連結された二番目の入力、そしてバッファ回路の入力に連結された出力を有する。二番目の選択回路は、電荷分配制御信号に応答するバッファ回路入力にビデオ電源ソースと代替電源ソースとを選択的に連結するために構成される。代替電源ソースは、例えば、電荷分配ラインまたは参照電源ソースを含むことができる。ビデオ電源ソースはデジタルアナログコンバータＤＡＣを含むことができる。
【００１４】
望ましい実施形態において、ＬＣＤデータラインに連結された出力、電源ソースに連結されるように構成される一番目の入力、及び電荷分配ラインに連結された二番目の入力を有する選択回路を含むＬＣＤソースドライバを動作させるための方法が提供される。選択回路の一番目と二番目の入力は、電荷分配制御信号に応答してＬＣＤデータラインに選択的に連結される。選択回路の一番目の入力で、電圧は、電荷分配制御信号に応答して制御される。選択回路の一番目の入力の電源制御は、電荷分配制御信号に応答して選択回路の一番目の入力にビデオ電源ソースと代替電源ソースとを選択的に連結することを含むことができる。代替電源ソースは、例えば、電荷分配ラインまたは参照電源ソースを含むことができる。ビデオ電源ソースと代替電源ソースは、選択回路の一番目の入力に連結された出力を有するバッファ回路の入力に選択的に適用できる。
【発明の効果】
【００１５】
本発明の多様な実施形態において、データライン電圧ソース回路は、例えば、図５のＤＡＣ５５０と選択回路５２１‐１、５２１−２、．．．５２１‐ｎの結合または、図８のＤＡＣ８５０と選択回路８２１‐１、８２１‐２、．．．８２１‐ｎの結合は、選択回路を制御する電荷分配制御回路に従属する電荷分配ラインとデータライン電圧ソースとにＬＣＤパネルデータを選択的に結合するために使われる選択回路の入力にデータライン電圧を提供する。そのような方法を用いて、電荷分配ラインからデータライン電圧ソースまでスイッチングに応答してデータラインでの急な電圧変化を減少し、防ぐ効果がある。これでＬＣＤ性能を改良することができる。
【発明を実施するための最良の形態】
【００１６】
図５は、本発明の実施形態によるソースドライバ回路５０を説明する。ソースドライバ回路５０は、デジタルアナログコンバータＤＡＣ５５０と出力回路５００を含む。ＤＡＣ５５０は、デジタル入力ＤＬ１、ＤＬ２、．．．ＤＬｎに応答してアナログビデオ電圧ＶＩ１、ＶＩ２、．．．ＶＩｎを発生するために構成される複数のデコーダ５５１‐１、５５１‐２、．．．５５１‐ｎを含む。ビデオ電圧ＶＩ１、ＶＩ２、．．．ＶＩｎは、デジタル入力ＤＬ１、ＤＬ２、．．．ＤＬｎに基づく複数のグレイスケール電圧Ｖ１、Ｖ２、．．．Ｖ６４の間から選択される。
【００１７】
出力回路５００は、出力回路５００内にまたはそこに外部的に含まれうる各々のビデオ電圧ＶＩ１、ＶＩ２、．．．ＶＩｎを受ける一番目の入力と電荷分配ラインＳＬに各々結合された二番目の入力とを有する選択回路５２１‐１、５２１‐２、．．．５２１‐ｎを含む。クロック信号ＴＰに応答して、選択回路５２１‐１、５２１‐２、．．．５２１‐ｎは、ここに示す統合‐利得（ｕｎｉｔｙ−ｇａｉｎ）電圧ファロア増幅器回路５１１‐１、５１１‐２、．．．５１１‐ｎのような、各々のバッファ回路の入力へ入力信号ＶＩ１´、ＶＩ２´、．．．ＶＩｎ´として各々のビデオ電圧ＶＩ１、ＶＩ２、．．．ＶＩｎまたは電荷分配ラインＳＬの電圧ＶＳＬを選択的に印加する。電圧ファロア増幅器回路５１１‐１、５１１‐２、．．．５１１‐ｎは、応答して出力電圧ＶＯ１、ＶＯ２、．．．ＶＯｎを発生させる。本発明のいくつかの実施形態では、非統合‐利得増幅器回路および／またはフィルタ回路のように、統合利得電圧ファロア以外の形態を有することができるバッファ回路が望ましい。
【００１８】
出力回路５００はさらに、各々の出力電圧ＶＯ１、ＶＯ２、．．．ＶＯｎを受ける一番目の入力と電荷分配ラインＳＬにも結合された二番目の入力とを有する選択回路５３１‐１、５３１‐２、．．．５３１‐ｎを含む。クロック信号ＴＰに応答して、選択回路５３１‐１、５３１‐２、．．．５３１‐ｎは、ＬＣＤパネルデータラインＤＬ１、ＤＬ２、．．．ＤＬｎに出力電圧ＶＯ1、ＶＯ２、．．．ＶＯｎまたは電荷分配ライン電圧ＶＳＬを選択的に印加する。
【００１９】
図６と図７は、クロック信号ＴＰの各々に関連する短くいパルス期間および長いパルス期間に対する図５のソースドライバ回路５０の一経路の例示的な動作を説明する。図６と関連して、時間ｔ０付近でビデオ電圧ＶＩ１は電圧Ｖａに遷移され、クロック信号ＴＰは“ハイ”が生成される。これにより選択回路５２１‐１が電圧ファロア増幅器回路５１１‐１に電荷分配ライン電圧ＶＳＬを印加する。それに応じて、出力回路ＶＯ１は、電荷分配ライン電圧ＶＳＬまで漸進的に増加する。二番目の選択回路５３１‐１もクロック信号ＴＰの“ハイ”レベルに応答してデータラインＤＬ１に電荷分配ライン電圧ＶＳＬを印加する。入力電圧ＶＩ１で段階変化に応答して、電圧ファロア増幅器回路５１１‐１の遅延に実質的に対応し、時間ｔｒ前に発生する時間ｔ１で、クロック信号ＴＰが“ロー”を送ると、選択回路５２１‐１が電圧ファロア増幅器回路５１１‐１にビデオ電圧ＶＩ１を印加する。それに応じて、出力電圧ＶＯ１は、時間ｔｒで電荷分配電圧ＶＳＬから電圧Ｖａまで漸進的に上昇するためのデータラインＤＬ１に電圧を引き起こし、データラインＤＬ１に出力電圧ＶＯ１を印加する。
【００２０】
図７で、クロック信号ＴＰの“ハイ”レベルは、時間ｔｒを過ぎて維持される。この場合、データラインＤＬ１で電圧は図６を参照して上述した方法に類似な方法で遷移する。データラインＤＬ１で電圧はクロック信号ＴＰの“ハイ”の間に電荷分配ライン電圧ＶＳＬに一番目の遷移をする。そして、その時ロジック（ｌｏｇｉｃ）“ロー”レベルでクロック信号ＴＰの遷移に応答して、電圧Ｖａまで漸進的に増加する。従って、データラインＤＬ１での電圧の急な遷移は、クロック信号ＴＰのパルスの期間にもかかわらず、避けることができる。
【００２１】
図８は、本発明のもう１つの実施形態によるソースドライバ回路８０を説明する。ソースドライバ回路８０は、ＤＡＣ８５０と出力回路８００を含む。ＤＡＣ８５０は、デジタル入力ＤＬ１、ＤＬ２、．．．ＤＬｎに応答するアナログビデオ電圧ＶＩ１、ＶＩ２、．．．ＶＩｎを発生するために構成される複数のデコーダ８５１‐１、８５１‐２、．．．８５１‐ｎを含む。ビデオ電圧ＶＩ１、ＶＩ２、．．．ＶＩｎは、デジタル入力ＤＬ１、ＤＬ２、．．．ＤＬｎに基づく複数のグレイスケール電圧Ｖ１、Ｖ２、．．．Ｖ６４の間から選択される。出力回路８００は、各々のビデオ電圧ＶＩ１、ＶＩ２、．．．ＶＩｎを受け取る一番目の入力と代替電圧Ｖａｌｔを受け取る二番目の入力とを有する選択回路８２１‐１、８２１‐２、．．．８２１‐ｎを含む。
【００２２】
クロック信号ＴＰに応答して、選択回路８２１‐１、８２１‐２、．．．８２１‐ｎは、ここで示す統合‐利得の電圧ファロア増幅器回路８１１‐１、８１１‐２、．．．８１１‐ｎのような、バッファ回路の入力へ入力信号ＶＩ１´、ＶＩ２´、．．．ＶＩｎ´として各々のビデオ電圧ＶＩ１、ＶＩ２、．．．ＶＩｎまたは代替電圧Ｖａｌｔを選択的に印加する。電圧ファロア増幅器回路８１１‐１、８１１‐２、．．．８１１‐ｎは、応答して出力電圧ＶＯ１、ＶＯ２、．．．ＶＯｎを発生させる。本発明のいくつかの実施形態では、非統合‐利得増幅器回路および／またはフィルタ回路のように、統合利得電圧ファロア以外の形態を有することができるバッファ回路が望ましい。
【００２３】
出力回路８００はさらに、各々の出力電圧ＶＯ１、ＶＯ２，．．．ＶＯｎを受け取る一番目の入力と電荷分配ラインＳＬに結合される二番目の入力とを有する選択回路８３１‐１、８３１‐２、．．．８３１‐ｎを含む。クロック信号ＴＰに応答して、選択回路８３１‐１、８３１‐２、．．．８３１‐ｎは、出力電圧ＶＯ１、ＶＯ２、．．．ＶＯｎまたは電荷分配ライン電圧ＶＳＬをＬＤＣパネルデータラインＤＬ１、ＤＬ２、．．．ＤＬｎへ選択的に印加する。
【００２４】
図９は、図８のソースドライバ回路８０の一経路の例示的な動作を説明する。時間ｔ０付近で、ビデオ電圧ＶＩ１は、電圧Ｖａまで遷移し、クロック信号ＴＰは、“ハイ”が生成される。これにより、選択回路８２１‐１が電圧ファロア増幅器回路８１１‐１で代替電圧Ｖａｌｔを印加する。それに応じて、出力電圧ＶＯ１は、代替電圧Ｖａｌｔまで漸進的に増加する。二番目の選択回路８３１‐１は、クロック信号ＴＰの“ハイ”レベルに応答してデータラインＤＬ１に電荷分配ライン電圧ＶＳＬを印加する。
【００２５】
時間ｔ２で、クロック信号ＴＰは“ロー”が送られる。これにより、選択回路８２１‐１が電圧ファロア増幅器回路８１１‐１でビデオ電圧ＶＩ１を印加する。それに応じて、出力電圧ＶＯ１は、代替電圧Ｖａｌｔから電圧Ｖａまで漸進的に増加する。二番目の選択回路８３１‐１は、代替電圧Ｖａｌｔを漸進的に増加させるために、そしてその時、電圧Ｖａに漸進的に増加させるためのデータラインＤＬ１に電圧を引き起こさせるデータラインＤＬ１に出力電圧ＶＯ１を印加する。
【００２６】
図８に示す代替電圧Ｖａｌｔのラインに従う代替電圧は、どんな多数の他の方法でも提供できるのが望ましい。いくつかの実施形態において、例えば、代替電圧Ｖａｌｔは、外部的ソースから提供される固定または可変の参照電圧でもよい。実施形態において、代替電圧Ｖａｌｔは、一つまたはそれ以上のグレイスケール電圧Ｖ１、Ｖ２、．．．Ｖ６４、またはいくつか他のソースから獲得される固定または可変の参照電圧である。より具体的には、選択回路８２１‐１、８２１‐２、．．．８２１‐ｎのような、選択回路で同じ代替電圧を提供することと対照的に他の代替電圧（固定または可変）が、各々の選択回路に提供できる。例えば、各々の代替電圧は、ビデオ電圧ＶＩ１、ＶＩ２、．．．ＶＩｎを使い、例えば、電圧分配器の各々から得られる。
【００２７】
本発明の多様な実施形態に従って、データライン電圧ソース回路は、例えば、図５のＤＡＣ５５０と選択回路５２１‐１、５２１‐２、．．．５２１‐ｎとの結合または図８のＤＡＣ８５０と選択回路８２１‐１、８２１‐２、．．．８２１‐ｎとの結合は、データライン電圧ソースと選択回路を制御する電荷分配制御回路に属する電荷分配ラインとにＬＣＤパネルデータを選択的に結合するために使われる選択回路の入力にデータライン電圧を提供する。そのような方法を用いて、電荷分配ラインからデータライン電圧ソースまでスイッチングに応答してデータラインでの急な電圧変化が減少され防がれる。これでＬＣＤ性能を改良することができる。
【００２８】
本発明の説明は、上述したとおりである。そしてそれに限定して解釈されるべきではない。本発明のいくつかの実施例が説明されているが、本発明の今までにない教示及び利点から実質的に逸脱することなく、様々な改良が可能であることは、当業者であれば直ちに理解できよう。従って、そのような全ての改良は、本発明の特許請求の範囲に含まれる。請求項において、ミーンズプラスファンクションの項目は、上述した機能を達成するように、ここで詳述されている機能と、機能的な均等ではなく均等な機能とに及ぶ。故に、上記説明は、本発明の例示であり、特定の開示した実施形態に限定すべきでないことが理解されよう。そして、他の実施形態だけでなく開示した実施形態に対する改良が、以下の特許請求の範囲に含まれる。本発明は以下の請求項によって定義され、均等の範囲も含まれる。
【図面の簡単な説明】
【００２９】
【図１】一般的なＬＣＤ装置を説明する概略的なダイアグラムである。
【図２】ＬＣＤ装置のための一般的なソースドライバ回路を説明する概略的のダイアグラムである。
【図３】図２のソースドライバ回路の例示的な動作を説明するタイミングダイアグラムである。
【図４】図２のソースドライバ回路の例示的な動作を説明するタイミングダイアグラムである。
【図５】本発明のいくつか実施形態によるソースドライバ回路の概略的なダイアグラムである。
【図６】本発明のもう１つの実施形態による図５のソースドライバ回路の例示的な動作を説明するタイミングダイアグラムである。
【図７】本発明のもう１つの実施形態による図５のソースドライバ回路の例示的な動作を説明するタイミングダイアグラムである。
【図８】本発明のさらなる実施形態によるソースドライバ回路の概略的なダイアグラムである。
【図９】本発明のもう１つの具体化による図８のソースドライバ回路の例示的な動作を説明するタイミングダイアグラムである。
【符号の説明】
【００３０】
２００  ソースドライバ出力回路
２５０  デジタルアナログ変換回路
５１１  電圧ファロア増幅器
５２１  選択回路
５５１  デコーダ
【図１】
2006343737.tif 000003
【図２】
2006343737.tif 000004
【図３】
2006343737.tif 000005
【図４】
2006343737.tif 000006
【図５】
2006343737.tif 000007
【図６】
2006343737.tif 000008
【図７】
2006343737.tif 000009
【図８】
2006343737.tif 000010
【図９】
2006343737.tif 000011