(57)【要約】【課題】ゲート絶縁膜の信頼性及び炭化珪素半導体装置の駆動力を向上させる。【解決手段】炭化珪素エピタキシャル層３表面に熱酸化処理を施すことによりゲート絶縁膜５ａ，５ｂを形成し、ゲート電極６ａ，６ｂ表面に熱酸化処理を施すことによりゲート絶縁膜７ａ，７ｂを形成する。これにより、半導体材料との間の酸化速度の差の影響を受けることなく、均一で膜質のよい熱酸化膜から成るゲート絶縁膜を形成することができる。また、炭化珪素エピタキシャル層３とゲート絶縁膜５ａ，５ｂの界面には、未結合手に起因する界面準位が少ないので、炭化珪素半導体装置１の駆動力を向上させることができる。【選択図】図１
2006080273.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体基体と、
前記炭化珪素半導体基体表面の所定領域に形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極上に形成された第２のゲート絶縁膜と、
前記炭化珪素半導体基体表面の所定領域に形成された、炭化珪素半導体基体と異なるバンドキャップ幅を有する半導体材料から成るヘテロ半導体領域と、
前記ヘテロ半導体領域に接続されたソース電極と、
前記炭化珪素半導体基体に接続されたドレイン電極とを備え、
前記第１及び第２のゲート絶縁膜はそれぞれ、炭化珪素半導体基体表面及びゲート電極表面に熱酸化処理を施すことにより形成されていること
を特徴とする炭化珪素半導体装置。
【請求項２】
炭化珪素半導体基体と、炭化珪素半導体基体表面の所定領域に形成された、炭化珪素半導体基体と異なるバンドキャップ幅を有する半導体材料から成るヘテロ半導体領域と、ゲート絶縁膜を介して炭化珪素半導体基体とヘテロ半導体領域のヘテロ接合界面に隣接して配置されたゲート電極と、ヘテロ半導体領域に接続されたソース電極と、炭化珪素半導体基体に接続されたドレイン電極とを備える炭化珪素半導体装置の製造方法であって、
前記炭化珪素半導体基体表面に熱酸化処理を施すことにより絶縁膜を形成する工程と、
前記絶縁膜上に前記ゲート電極を形成するゲート電極材料を堆積する工程と、
前記絶縁膜と前記ゲート電極材料をエッチングすることにより第１のゲート絶縁膜と前記ゲート電極を形成する工程と、
前記ゲート電極表面に熱酸化処理を施すことにより第２のゲート絶縁膜を形成する工程と
を有することを特徴とする炭化珪素半導体装置の製造方法。
【請求項３】
請求項２に記載の炭化珪素半導体装置の製造方法であって、
前記ゲート電極表面の熱酸化処理は、酸素分圧が５％未満の水蒸気と酸素の混合雰囲気下で行われることを特徴とする炭化珪素半導体装置の製造方法。
【請求項４】
請求項２又は請求項３に記載の炭化珪素半導体装置の製造方法であって、
前記ゲート電極材料は、少なくともシリコンを含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項５】
請求項４に記載の炭化珪素半導体装置の製造方法であって、
前記ゲート電極材料は、多結晶シリコンであることを特徴とする炭化珪素半導体装置の製造方法。
【請求項６】
請求項２乃至請求項５のうち、いずれか１項に記載の炭化珪素半導体装置の製造方法であって、
前記半導体材料は、多結晶シリコン、単結晶シリコン、及びアモルファスシリコンのうちのいずれかであることを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置及びその製造方法に関し、より詳しくは、ゲート絶縁膜の信頼性及び炭化珪素半導体装置の駆動力を向上させるための技術に係わる。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）と比較して絶縁破壊電界強度が一桁大きく、またシリコンと同様、熱酸化処理を行えることから、次世代の半導体材料として期待されている。中でも、炭化珪素の電力変換用素子への応用に対する期待は非常に高く、近年、炭化珪素を利用した高耐圧、且つ、低損失のパワートランジスタに関する研究が盛んに行われている。ところで、一般に、パワートランジスタの低損失化のためには、パワートランジスタの低オン抵抗化が必要条件であることから、本願発明の発明者らは、オン抵抗を効果的に低減可能なパワートランジスタに関する研究を精力的に行ってきた（特許文献１を参照）。
【特許文献１】特開２００３−２１８３９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来までは、パワートランジスタは、炭化珪素エピタキシャル層上にヘテロ半導体領域を構成する材料である多結晶シリコンを堆積，パターニングした後、炭化エピタキシャル層とヘテロ半導体領域表面上にゲート絶縁膜を形成することにより製造されていたために、炭化珪素エピタキシャル層と多結晶シリコンの酸化速度の違いから、熱酸化法を用いて均一な厚さを有するゲート絶縁膜を形成することは困難であった。このため、従来までは、ゲート絶縁膜はＣＶＤ（Chemical Vapor Deposition）法等の堆積法によって形成されていた。
【０００４】
ところが、堆積法により形成されたゲート絶縁膜中には、堆積時に原料ガスの反応生成物等の不純物が混入しやすく、構造が不完全な欠陥領域が含まれることが多い。このため、堆積法により形成されたゲート絶縁膜は、熱酸化法で形成されたものと比較すると、信頼性の面で問題がある。さらに、堆積法で形成されたゲート絶縁膜と炭化珪素エピタキシャル層の接合界面には、未結合手（いわゆるダングリングボンド）に起因する界面準位が存在し、トランジスタの駆動力の面で問題がある。
【０００５】
本発明は、上記課題を解決するためになされたものであり、その目的は、ゲート絶縁膜の信頼性及び炭化珪素半導体装置の駆動力を向上させることが可能な炭化珪素半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上述の課題を解決するために、本発明に係る炭化珪素半導体装置は、炭化珪素半導体基体と、炭化珪素半導体基体表面の所定領域に形成された第１のゲート絶縁膜と、第１のゲート絶縁膜上に形成されたゲート電極と、ゲート電極上に形成された第２のゲート絶縁膜と、炭化珪素半導体基体表面の所定領域に形成された、炭化珪素半導体基体と異なるバンドキャップ幅を有する半導体材料から成るヘテロ半導体領域と、ヘテロ半導体領域に接続されたソース電極と、炭化珪素半導体基体に接続されたドレイン電極とを備え、第１及び第２のゲート絶縁膜はそれぞれ、炭化珪素半導体基体表面及びゲート電極表面に熱酸化処理を施すことにより形成されている。
【０００７】
また、本発明に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基体と、炭化珪素半導体基体表面の所定領域に形成された、炭化珪素半導体基体と異なるバンドキャップ幅を有する半導体材料から成るヘテロ半導体領域と、ゲート絶縁膜を介して炭化珪素半導体基体とヘテロ半導体領域のヘテロ接合界面に近接配置されたゲート電極と、ヘテロ半導体領域に接続されたソース電極と、炭化珪素半導体基体に接続されたドレイン電極とを備える炭化珪素半導体装置の製造方法であって、炭化珪素半導体基体表面に熱酸化処理を施すことにより絶縁膜を形成する工程と、絶縁膜上にゲート電極を形成するゲート電極材料を堆積する工程と、絶縁膜と前記ゲート電極材料をエッチングすることにより第１のゲート絶縁膜と前記ゲート電極を形成する工程と、ゲート電極表面に熱酸化処理を施すことにより第２のゲート絶縁膜を形成する工程とを有する。
【発明の効果】
【０００８】
本発明に係る炭化珪素半導体装置及びその製造方法によれば、ゲート絶縁膜は、炭化珪素半導体基体及びゲート電極表面を選択的に熱酸化することにり形成されるため、酸化速度の違いの影響を受けることなく、均一で膜質のよい熱酸化膜から成るゲート絶縁膜を形成することができる。また、炭化珪素半導体基体とゲート絶縁膜の界面には、未結合手に起因する界面準位が少ないので、炭化珪素半導体装置の駆動力を向上させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明の実施形態となる炭化珪素半導体装置の構成及びその製造方法について説明する。
【００１０】
〔炭化珪素半導体装置の構成〕
始めに、図１を参照して、本発明の実施形態となる炭化珪素半導体装置の構成について説明する。なお、図１は、本発明の実施形態となる炭化珪素半導体装置の断面構成図を示し、２つの構成単位（セル）が連続的に形成されている状態を表している。
【００１１】
本発明の実施形態となる炭化珪素半導体装置１は、図１に示すように、Ｎ＋型の炭化珪素半導体基板２とこの炭化珪素半導体基板２上に積層されたＮ−型の炭化珪素エピタキシャル層３とから成る炭化珪素半導体基体４と、炭化珪素エピタキシャル層３表面上の所定領域に形成されたゲート絶縁膜５ａ，５ｂと、ゲート絶縁膜５ａ，５ｂ上に形成され、ゲート端子Ｇと電気的に接続されるゲート電極６ａ，６ｂと、ゲート電極６ａ，６ｂ表面上に形成されたゲート絶縁膜７ａ，７ｂとを有する。なお、図示しないが、上記ゲート電極６ａ，６ｂは図面奥行き方向で繋がっているものとする。
【００１２】
また、この炭化珪素半導体装置１は、ゲート絶縁膜５ａ，５ｂが形成されていない炭化珪素エピタキシャル層３表面上の領域に形成されたヘテロ半導体領域８と、ヘテロ半導体領域８表面の一部とゲート絶縁膜７ａ，７ｂ上に形成された層間絶縁膜１０ａ，１０ｂと、ヘテロ半導体領域８の露出表面に形成され、ソース端子Ｓと電気的に接続されるソース電極１１と、炭化珪素半導体基体４の底面に形成され、ドレイン端子Ｄと電気的に接続されるドレイン電極１２とを有する。
【００１３】
〔炭化珪素半導体装置の製造方法〕
次に、図２を参照して、上記炭化珪素半導体装置１の製造方法について説明する。
【００１４】
上記炭化珪素半導体装置１を製造する際は、始めに、図２（ａ）に示すように、Ｎ＋型の炭化珪素半導体基板２上にＮ−型の炭化珪素をエピタキシャル成長させることにより炭化珪素半導体基体４を形成する。なお、この実施形態では、炭化珪素エピタキシャル層３の不純物濃度及び膜厚はそれぞれ、１．０×１０１６ｃｍ−３，１０μｍとした。
【００１５】
次に、図２（ｂ）に示すように、炭化珪素半導体基体４表面にある炭化珪素エピタキシャル層３に対して熱酸化処理を施すことにより炭化珪素エピタキシャル層３表面上に絶縁膜５を形成した後、絶縁膜５上に多結晶シリコン６を５０００Å程度の膜厚まで堆積させる。なお、この実施形態では、１１００℃のドライ酸化処理によって膜厚５００Åの絶縁膜５を形成した。
【００１６】
次に、図３（ｃ）に示すように、多結晶シリコン６にＰ＋型の不純物としてリン１３をドーピングする。なお、この実施形態では、リン１３は、加速電圧４０ｋｅＶ，ドーズ量５．０×１０１５ｃｍ−３のイオン注入条件で多結晶シリコン６にドーピングした。また、この実施形態では、イオン注入処理によりリン１３をドーピングしたが、拡散法によりリン１３をドーピングしてもよいし、多結晶シリコン６を堆積させる際にリン１３を同時にドーピングしてもよい。
【００１７】
次に、図３（ｄ）に示すように、フォトリソグラフィ処理とエッチング処理とにより多結晶シリコン６と絶縁膜５とをパターニングすることにより、炭化珪素エピタキシャル層３表面の一部を露出させ、ゲート絶縁膜５ａ，５ｂとゲート電極６ａ，６ｂとを同時に形成する。なお、ゲート絶縁膜５ａ，５ｂは、上述の通り、炭化珪素に対して熱酸化処理を施すことにより形成されている。そして、一般に、熱酸化法によって形成されたゲート絶縁膜５ａ，５ｂと炭化珪素エピタキシャル層３の界面には、堆積法によって形成された絶縁膜の場合における界面と比較して、未結合手が少ないため、界面準位が少なく、トランジスタの駆動力を向上させることができる。また、熱酸化法によって形成されたゲート絶縁膜５ａ，５ｂは、堆積法によって形成された絶縁膜と比較して膜質が良好であるため、絶縁膜の信頼性を向上させることができる。
【００１８】
次に、図４（ｅ）に示すように、酸素分圧が５％未満のＨ２Ｏ（水蒸気）とＯ２（酸素）の混合雰囲気下でゲート電極６ａ，６ｂ表面に対して熱酸化処理を施すことにより、５００Å程度の膜厚を有するゲート絶縁膜７ａ，７ｂをゲート電極６ａ，６ｂ表面上に形成する。なお、酸素分圧が５％未満のＨ２ＯとＯ２の混合雰囲気下で熱酸化処理を行った場合には、露出している炭化珪素エピタキシャル層３表面上には熱酸化膜は形成されず、ゲート電極６ａ，６ｂ表面上にのみ選択的に熱酸化膜を形成することができる。また、このようにして形成されたゲート絶縁膜７ａ，７ｂは、上述の通り、堆積法によって形成された絶縁膜と比較して膜質が良好であるため、絶縁膜の信頼性を向上させることができる。
【００１９】
ここで、この実施形態では、ゲート電極６ａ，６ｂを多結晶シリコンにより形成したが、ゲート電極６ａ，６ｂを多結晶シリコンにより形成することによって、エッチングやドーピング等の製造プロセスを容易にすることができる。なお、ゲート電極６ａ，６ｂを構成する材料は、シリコンを含む、換言すれば、シリコンの熱酸化膜を形成可能な材料であればどのような材料であってもよく、例えば、単結晶シリコンや多結晶炭化珪素を用いてもよい。
【００２０】
次に、多結晶シリコンを５０００Å程度の膜厚まで堆積させた後に、ＰＯＣｌ３雰囲気中にて多結晶シリコン中にリンを拡散させて多結晶シリコン中に不純物をドーピングすることにより、図４（ｆ）に示すように、炭化珪素エピタキシャル層３及びゲート絶縁膜７ａ，７ｂ表面上にＮ型の多結晶シリコンから成るヘテロ半導体領域８を形成する。なお、Ｎ型の多結晶シリコンは炭化珪素とは異なるバンドキャップを有する半導体材料であるために、炭化珪素エピタキシャル層３とヘテロ半導体領域８との間のヘテロ接合界面にはエネルギー障壁が形成される。
【００２１】
また、この実施形態では、拡散処理により多結晶シリコンに不純物をドーピングしたが、イオン注入法により不純物をドーピングしてもよいし、多結晶シリコンを堆積させる際に不純物を同時にドーピングしてもよい。また、この実施形態では、ヘテロ半導体領域８を多結晶シリコンにより形成したが、アモルファスシリコンや単結晶シリコンを用いてもよい。これらの材料を用いてヘテロ半導体領域８を形成することにより、エッチングやドーピング等の製造プロセスを容易にすることができる。
【００２２】
次に、ゲート絶縁膜７ａ，７ｂ表面の一部が露出するようにフォトリソグラフィ処理とエッチング処理とによりゲート絶縁膜７ａ，７ｂ表面上のヘテロ半導体領域８の一部を除去した後、図５（ｇ）に示すように、ゲート絶縁膜７ａ，７ｂ上における膜厚が１．０μｍ程度になるまで、ゲート絶縁膜７ａ，７ｂ及びヘテロ半導体領域８表面上に層間絶縁膜１０を堆積させる。また、スパッタリング法によって半導体基体４の底面にニッケルを堆積し、１０００℃，１分間のコンタクトアニールを窒素雰囲気中で行うことにより、半導体基体４の底面にドレイン電極１２を形成する。
【００２３】
次に、ヘテロ半導体領域８表面上の層間絶縁膜１０の一部を除去することにより、ヘテロ半導体領域８表面の一部が露出させてコンタクトホールを形成し、スパッタリング法によりコンタクトホール内にアルミニウムを堆積させる。そして最後に、フォトリソグラフィ処理とエッチング処理とによりアルミニウムをパターニングすることにより、図５（ｈ）に示すようにソース電極１１を形成し、炭化珪素半導体装置１の一連の製造工程は終了する。
【００２４】
〔炭化珪素半導体装置のスイッチ動作〕
次に、上記炭化珪素半導体装置１のスイッチ動作について説明する。
【００２５】
ソース電極１１を接地し、ドレイン電極１２に正電位を印加した状態で、ゲート電極６ａ，６ｂを接地電位、又は負電位とした場合、ヘテロ半導体領域８と炭化珪素エピタキシャル層３との間のヘテロ接合界面に存在するエネルギー障壁によって電子の移動が阻止されるために、ソース電極１１とドレイン電極１２との間には電流は流れず、遮断状態になる。そして、遮断状態から導通状態へと切り替わるようにゲート電極６ａ，６ｂに正電位を印加した場合、ゲート絶縁膜５ａ，５ｂ及びゲート絶縁膜７ａ，７ｂとを介して、ヘテロ半導体領域８と炭化珪素エピタキシャル層３との間のヘテロ接合界面までゲート電界が及ぶために、ゲート電極６ａ，６ｂ近傍のヘテロ半導体領域８と炭化珪素エピタキシャル層３に電子の蓄積層が形成される。すなわち、ヘテロ接合界面付近のヘテロ半導体領域８側のポテンシャル（エネルギー準位）が押し下げられ、且つ、ヘテロ接合界面付近の炭化珪素エピタキシャル層４側のエネルギー障壁が急峻になることから、エネルギー障壁中を電子がトンネリングすることが可能となり、導通状態となる。
【００２６】
次に、導通状態から遮蔽状態へと切り替わるようにゲート電極６ａ，６ｂに再び接地電位、又は負電位を印加した場合、ヘテロ半導体領域８と炭化珪素エピタキシャル層３との間のヘテロ接合界面に形成されていた電子の蓄積状態が解除され、エネルギー障壁中の電子のトンネリングが止まる。そして、ヘテロ半導体領域８から炭化珪素エピタキシャル層３への電子の流れが止まり、さらに炭化珪素エピタキシャル層３中にあった電子は炭化珪素基板２側に流れ枯渇する。そして、炭化珪素エピタキシャル層３側にはヘテロ接合から空乏層が広がり、再び遮断状態になる。
【００２７】
従来までの炭化珪素半導体装置は、図６に示すような構成を有し、ヘテロ半導体領域８ａ，８ｂと炭化珪素エピタキシャル層３との間に形成されるヘテロ接合界面のエネルギー障壁の高さをゲート電極６からの電界によって変化させることでスイッチ動作を行うことにより、チャネル領域における電圧降下を無くし、オン抵抗の低減を図っていた。また、ソース電極１１ａ，１１ｂとドレイン電極１２との間に高電圧が印加された場合、ヘテロ接合界面のヘテロ半導体領域８ａ，８ｂ側に形成される蓄積層に電界が終端されてヘテロ半導体領域８ａ，８ｂはブレークダウンしないために、ソース電極１１ａ，１１ｂとドレイン電極１２との間の耐圧を高くすることができる。そして、このような構成を有する従来までの炭化珪素半導体装置では、図７（ａ）に示すように、炭化珪素エピタキシャル層３上にヘテロ半導体領域８ａ，８ｂを構成する材料である多結晶シリコンを堆積，パターニングした後に、図７（ｂ）に示すように、炭化珪素エピタキシャル層３とヘテロ半導体領域８ａ，８ｂ表面上にゲート絶縁膜２１を形成していた。
【００２８】
しかしながら、このようにしてゲート絶縁膜２１を形成した場合、炭化珪素エピタキシャル層３とヘテロ半導体領域８ａ，８ｂを形成する多結晶シリコンの酸化速度の違いから、熱酸化法を用いて均一な厚さを有するゲート絶縁膜２１を形成することが困難である。また、堆積法によりゲート絶縁膜２１を形成した場合には、堆積時に原料ガスの反応生成物等の不純物がゲート絶縁膜２１中に混入しやすく、構造が不完全な欠陥領域が含まれることが多い。このため、堆積法により形成されたゲート絶縁膜２１は、熱酸化法で形成されたものと比較すると、信頼性の面で問題がある。さらに、堆積法で形成されたゲート絶縁膜２１と炭化珪素エピタキシャル層３の接合界面には、未結合手（いわゆるダングリングボンド）に起因する界面準位が存在し、トランジスタの駆動力の面で問題がある。
【００２９】
これに対して、本発明の実施形態となる炭化珪素半導体装置１の製造工程によれば、上述の通り、炭化珪素エピタキシャル層３表面に熱酸化処理を施すことによりゲート絶縁膜５ａ，５ｂを形成し、多結晶シリコンから成るゲート電極６ａ，６ｂ表面に熱酸化処理を施すことによりゲート絶縁膜７ａ，７ｂを形成する。そして、このような製造工程によれば、異なる酸化速度を有する炭化珪素及び多結晶シリコンをそれぞれ選択的に熱酸化することによりゲート絶縁膜が形成されるため、酸化速度の差の影響を受けることなく、均一で膜質のよい熱酸化膜から成るゲート絶縁膜を形成することができる。すなわち、信頼性が高いゲート絶縁膜を形成することができる。また、炭化珪素エピタキシャル層３とゲート絶縁膜５ａ，５ｂの界面には、未結合手に起因する界面準位が少ないので、炭化珪素半導体装置１の駆動力を向上させることができる。
【００３０】
なお、ゲート電極６ａ，６ｂ表面は、酸素分圧が５％未満の水蒸気と酸素の混合雰囲気下で熱酸化処理することが望ましい。このような工程によれば、ゲート電極６ａ，６ｂ表面のみ選択的に熱酸化膜を形成することができる。また、ゲート電極６ａ，６ｂは、少なくともシリコンを含む材料により形成することが望ましい。このような工程によれば、ゲート電極６ａ，６ｂ表面に熱酸化膜を容易に形成することができる。
【００３１】
さらに、ゲート電極材料は、多結晶シリコンであることが望ましい。このような工程によれば、エッチングやドーピング等の製造プロセスを容易にすることができる。また、ヘテロ半導体領域８は、多結晶シリコン、単結晶シリコン、及びアモルファスシリコンのうちのいずれかにより形成することが望ましい。このような工程によれば、エッチングやドーピング等の製造プロセスを容易にすることができる。
【００３２】
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。例えば、上記実施形態では、炭化珪素半導体基体４の導電型はＮ型であるとしたがＰ型であってもよい。また、上記実施形態では、ヘテロ半導体領域８の導電型はＮ型であるとしたが、ゲート電界によって電子の蓄積層が形成される不純物濃度であればＰ型であってもよい。また、上記実施形態では、ゲート電極６ａ，６ｂを形成する多結晶シリコンの導電型はＮ型であるとしたがＰ型であってもよい。さらに、上記実施形態では、ヘテロ半導体領域８は多結晶シリコンにより形成されているが、炭化珪素半導体基体４とヘテロ接合を形成する半導体材料であれば、シリコンゲルマニウム（ＳｉＧｅ），ゲルマニウム（Ｇｅ）などの他の半導体材料であってもよい。このように、この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態となる炭化珪素半導体装置の構成を示す断面図である。
【図２】図１に示す炭化珪素半導体装置の製造工程を説明するための断面工程図である。
【図３】図１に示す炭化珪素半導体装置の製造工程を説明するための断面工程図である。
【図４】図１に示す炭化珪素半導体装置の製造工程を説明するための断面工程図である。
【図５】図１に示す炭化珪素半導体装置の製造工程を説明するための断面工程図である。
【図６】従来までの炭化珪素半導体装置の構成を示す断面図である。
【図７】従来までの炭化珪素半導体装置の製造工程を説明するための断面工程図である。
【符号の説明】
【００３４】
１：炭化珪素半導体装置
２：炭化珪素半導体基板
３：炭化珪素エピタキシャル層
４：炭化珪素半導体基体
５：絶縁膜
５ａ，５ｂ：ゲート絶縁膜（第１のゲート絶縁膜）
６：多結晶シリコン
６ａ，６ｂ：ゲート電極
７ａ，７ｂ：ゲート絶縁膜（第２のゲート絶縁膜）
８：ヘテロ半導体領域
１０ａ，１０ｂ：層間絶縁膜
１１：ソース電極
１２：ドレイン電極
１３：リン
Ｄ：ドレイン端子
Ｇ：ゲート端子
Ｓ：ソース端子
【図１】
2006080273.tif 000003
【図２】
2006080273.tif 000004
【図３】
2006080273.tif 000005
【図４】
2006080273.tif 000006
【図５】
2006080273.tif 000007
【図６】
2006080273.tif 000008
【図７】
2006080273.tif 000009