(57)【要約】【課題】  改良された信号整形を提供すること。【解決手段】  被測定物に供給される試験信号（３０）を整形するための信号整形回路（１０）であって、第１の伝送挙動を示し、入力信号（１８）を受信するようになっている第１の信号経路（ＳＰ１）と、第２の伝送挙動を示し、入力信号（１８）を受信するようになっている少なくとも１つの第２の信号経路（ＳＰ２〜ＳＰｎ）と、前記信号経路（ＳＰ１〜ＳＰｎ）の出力信号を組み合わせて、前記試験信号（３０）にするようになっている信号コンバイナ（２３）とを具備することを特徴とする信号整形回路。【選択図】  図１
2006345532.tif 000002
【特許請求の範囲】
【請求項１】
被測定物に供給される試験信号（３０）を整形するための信号整形回路（１０）であって、
第１の伝送挙動を示し、入力信号（１８）を受信するようになっている第１の信号経路（ＳＰ１）と、
第２の伝送挙動を示し、入力信号（１８）を受信するようになっている少なくとも１つの第２の信号経路（ＳＰ２〜ＳＰｎ）と、
前記信号経路（ＳＰ１〜ＳＰｎ）の出力信号を組み合わせて、前記試験信号（３０）にするようになっている信号コンバイナ（２３）とを具備することを特徴とする信号整形回路。
【請求項２】
少なくとも１つの信号経路（７０）の前記伝送挙動が調整可能であることを特徴とする、請求項１に記載の信号整形回路。
【請求項３】
前記第１の信号経路（ＳＰ１）は第１の増幅器（１２）が含まれ、
前記少なくとも１つの第２の信号経路（ＳＰ２〜ＳＰｎ）は、前記少なくとも１つの第２の信号経路（ＳＰ２〜ＳＰｎ）の前記伝送挙動を調整するため、時定数の調整が可能な低域通過フィルタ（２０、２２）を備えた第２の増幅器（１４、１６）を含むことを特徴とする請求項２に記載の信号整形回路。
【請求項４】
さらに、少なくとも１つの増幅器（３８、４０）の増幅が、信号経路（ＳＰ１、ＳＰ２）の前記伝送挙動を調整するために調整可能であることを特徴とする請求項３に記載の信号整形回路。
【請求項５】
前記少なくとも１つの増幅器（４０）が差動増幅器であることを特徴とする請求項４に記載の信号整形回路。
【請求項６】
前記差動増幅器（４０）は、前記増幅器の増幅を調整するための可調整電流源（Ｉ）を含むことを特徴とする請求項５に記載の信号整形回路。
【請求項７】
前記低域通過フィルタ（４２）に、前記時定数を調整するための可変コンデンサ（Ｃ３）が含まれることと、前記可変コンデンサが前記差動増幅器（４０）の前記出力線路間に接続されることを特徴とする請求項３乃至５のいずれか一項に記載の信号整形回路。
【請求項８】
減結合段（４６）が前記低域通過フィルタ（４２）と前記信号コンバイナ（２３）の間に接続されることを特徴とする請求項３乃至７のいずれか一項に記載の信号整形回路。
【請求項９】
前記少なくとも１つの第２の信号経路に、その入力が信号整形回路（１０）の入力に接続され、その出力が時定数の調整が可能な低域通過フィルタ（４２）に接続された入力増幅器（４１）が含まれ、前記低域通過フィルタ（４２）の前記入力が増幅の調整が可能な差動増幅器（４０）の出力に接続されていることを特徴とする請求項１に記載の信号整形回路。
【請求項１０】
前記信号コンバイナ（２３）は、２つの抵抗器（Ｒ３、Ｒ４）を含み、両方とも、一方の端部が可変電圧源（Ｖ１）に接続され、もう一方の端部が前記信号経路（ＳＰ１〜ＳＰｎ）の前記出力線路に接続されることを特徴とする請求項１乃至９のいずれか一項に記載の信号整形回路。
【請求項１１】
前記信号経路の少なくとも１つに、減衰回路（３２、３４、３６）が含まれることを特徴とする請求項１乃至１０のいずれか一項に記載の信号整形回路。
【請求項１２】
前記可変コンデンサ（ＣＶ１）が、２つのキャパシタンス・ダイオード（ＣＤ１、ＣＤ２）、抵抗器（Ｒ７）、及び、可変電圧源（Ｖ２）を含む回路によって実施され、前記２つのキャパシタンス・ダイオード（ＣＤ１、ＣＤ２）の陰極が、抵抗器（Ｒ７）によって前記可変電圧源（Ｖ２）に接続されていることを特徴とする請求項７に記載の信号整形回路。
【請求項１３】
前記可変コンデンサ（ＣＶ２）が、スイッチ（Ｓ１〜Ｓ３）とコンデンサ（Ｃ４〜Ｃ６）のいくつかの直列接続を含む回路によって実施され、前記直列接続が、並列に接続されることを特徴とする請求項７に記載の信号整形回路。
【請求項１４】
所定のパラメータに基づいて前記伝送挙動を自動調整するためのコンピュータ・プログラムによって発生する調整信号（２５、２７、３３、３５、３７）を受信するようになっていることを特徴とする請求項１乃至１３のいずれか一項に記載の信号整形回路。
【請求項１５】
前記第２の信号経路の１つの信号経路（７０）に、フィルタ（６４）が含まれ、前記信号コンバイナ（２３）が前記フィルタ（６４）を備えた前記第２の信号経路の前記１つの信号経路（７０）の反転出力信号と他の信号経路（６８）の前記出力信号を組み合わせるようになっていることを特徴とする請求項１に記載の信号整形回路。
【請求項１６】
少なくとも１つの信号経路（７０）に、フィルタ（６４）と乗算器（７７）の直列接続が含まれ、前記乗算器（７７）が前記信号経路（７０）の前記伝送挙動を調整することを目的として前記フィルタ（６４）の出力信号に制御信号（７６）を掛けるために設けられていることを特徴とする請求項１５に記載の信号整形回路。
【請求項１７】
請求項１乃至１６のいずれか一項に記載される少なくとも１つの信号整形回路（１０）が含まれていることを特徴とする試験機器（５０）。
【請求項１８】
前記試験機器が１つまたは複数の高速直列データ受信器を含む被測定物の試験に適した自動試験装置（ＡＴＥ）システムであることを特徴とする請求項１７に記載の試験機器。
【請求項１９】
前記試験機器が高速直列データ試験信号を発生するのに適したパルス・データ発生器であることを特徴とする請求項１７に記載の試験機器。
【請求項２０】
前記試験機器が高速直列データ信号を発生するのに適したパルス・データ発生モジュールを含むビット誤り率試験器（ＢＥＲＴ）であることを特徴とする請求項１７に記載の試験機器。
【請求項２１】
試験信号（３０）を整形するための信号整形方法であって、
第１の伝送挙動を示す第１の信号経路（ＳＰ１）及び第２の伝送挙動を示す少なくとも１つの第２の信号経路（ＳＰ２〜ＳＰｎ）に入力信号（１８）を加えるステップと、前記信号経路（ＳＰ１〜ＳＰｎ）によって生じる出力信号を組み合わせて、前記信号整形回路（１０）の出力信号として前記試験信号（３０）を出力するステップとを有することを特徴とする方法。
【請求項２２】
コンピュータのようなデータ処理システムで実行される場合に請求項２１に記載の方法を実行するための、データ記憶媒体に記憶されるのが望ましい、ソフトウェア・プログラムまたは製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号整形に関するものである。
【背景技術】
【０００２】
ディジタル通信システムにおいて、ディジタル・データは、銅または光ファイバによる回線のような伝送媒体を介して、ビット・ストリームの形で、送信器から受信器に送られる。一般に、これらのシステムは、帯域幅が最大化され、エラーが最小限に抑えられる。ディジタル通信システムの受信器が、受信ビット・ストリームにおいて、論理１の代わりに論理０を検出すると、また、逆の場合にも、ビット誤りが生じる。ディジタル通信システムにおけるビット誤りの測度は、ビット誤り率（ＢＥＲ）である。
【０００３】
すなわち、ＢＥＲは、ディジタル・データを含む受信信号の質によって決まる。ディジタル通信システムの大部分の受信器は、クロック及びデータ回復（ＣＤＲ）回路によって受信信号からビット・クロックを再生するようになっている。しかし、受信信号の、それぞれ、タイミング異常またはジッタによって、通常、ＣＤＲ回路の誤動作が生じ、その結果、送信されたディジタル・データのサンプリングがうまくいかず、受信信号のビット誤りを生じることになる。
【０００４】
ジッタは、高速ディジタル通信システムにおいて重要な問題である。送信信号に対する伝送チャネルの影響は、ＢＥＲに関してますます重要になっている。ジッタは、ランダム・ジッタ（ＲＪ）と確定ジッタ（ＤＪ）に分類することが可能である。ＤＪの下位要素の１つは、ビット・パターンの関数であるデータ依存ジッタ（ＤＤＪ）である。ＤＤＪは、デューティ・サイクル歪み（ＤＣＤ）及びシンボル間干渉（｜Ｓ｜）に分類される。｜Ｓ｜は、通常、長いビット・サイクルと短いビット・サイクルによって生じ、帯域幅制限または伝送チャネル内における損失の結果として生じる。
【０００５】
ジッタ試験のため、チャネルの伝送挙動をシミュレートするために、試験信号の整形を実施することが可能である。
【特許文献１】米国特許  ＵＳ６２３９６６７  Ｂ１号公報
【特許文献２】米国特許  ＵＳ６３６０１８０  Ｂ１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、改良された信号整形を提供することにある。この目的は、独立請求項によって解決される。従属請求項では、その他の実施形態が示される。
【課題を解決するための手段】
【０００７】
本発明の実施形態によれば、所定の形状を備えた出力信号の発生を可能にする、入力信号を整形するための信号整形回路が設けられている。例えば、発生出力信号は、典型的な伝送チャネルによって発生する垂下を伴う信号のような形状をなすことが可能である。あるいはまた、発生出力信号は、伝送チャネルの垂下を補償することができるように、ピークと垂下を伴う信号のような形状をなすことが可能である。
【０００８】
本発明の実施形態の１つによれば、入力信号を整形するための信号整形回路には、第１の信号挙動を示し、入力信号を受信するようになっている第１の信号経路と、第２の伝送挙動を示し、入力信号を受信するようになっている、少なくとも１つのさらなる信号経路が含まれている。信号経路の出力は、信号経路の出力信号を組み合わせ、信号整形回路の出力信号とするようになっている信号コンバイナに接続される。
【０００９】
少なくとも１つの信号経路の伝送挙動は、調整できるようにすることが可能である。従って、入力信号の整形を変更して、さまざまな損失の多い伝送線路またはチャネルをシミュレートすることが可能である。
【００１０】
もう１つの実施形態では、第１の信号経路には、第１の増幅器が含まれており、少なくとも１つの第２の信号経路には、第２の増幅器と、少なくとも１つの第２の信号経路の伝送挙動を調整するため、時定数の調整が可能な低域通過フィルタが含まれている。低域通過フィルタは、典型的な伝送チャネルまたは線路と同等の伝送挙動を実現する。この実施形態は、低コストで実施可能であり、特に損失の多い伝送線路またはチャネルの出力信号の発生に必要な特殊フィルタまたは基板の交換を可能にする。
【００１１】
さらに、信号経路の伝送挙動を調整するため、少なくとも１つの増幅器の増幅を調整できるようにすることが可能である。従って、出力信号の整形の調整範囲が拡大されるので、さまざまな特に損失の多い伝送線路の広範囲にわたる出力信号を発生するために入力信号を整形することが可能になる。すなわち、増幅器によって、入力信号を増幅して、ピークを含むようにすることが可能になる。従って、伝送チャネルの損失を補償することが可能になる。
【００１２】
もう１つの実施形態の場合、少なくとも１つの増幅器は、差動増幅器である。差動増幅器は、バイポーラ・トランジスタまたは電界効果トランジスタ（ＦＥＴ）で実施可能である。差動増幅器には、出力信号の増幅を調整するための可調整電流源を含むことが可能である。
【００１３】
もう１つの実施形態の場合、信号経路の低域通過フィルタには、時定数を調整するための可変コンデンサを含むことが可能である。可変コンデンサは、差動増幅器の出力線路間に接続することが可能である。この実施例は、２つの独立した可変コンデンサを備えた低域通過フィルタの実施例よりも対称性が高い。
【００１４】
もう１つの実施形態の場合、低域通過フィルタと信号コンバイナの間に、減結合段が接続される。減結合段によって、ある信号経路の低域通過フィルタが他の信号経路から減結合され、より正確な信号整形が可能になる。
【００１５】
もう１つの実施形態の場合、少なくとも１つの第２の信号経路に、その入力が信号整形回路の入力に接続され、その出力が時定数の調整が可能な低域通過フィルタに接続された入力増幅器が含まれており、低域通過フィルタの出力は、増幅の調整が可能な差動増幅器の入力に接続されている。
【００１６】
もう１つの実施形態の場合、信号コンバイナには２つの抵抗器が含まれ、両方とも、一方の端部が可変電圧源に接続され、もう一方の端部が信号経路の出力線路に接続されている。可変電圧源は、出力信号の高レベルを調整する働きをする。
【００１７】
さらに、信号経路の少なくとも１つには、減衰回路を含むことが可能である。減衰回路によって、信号の振幅を減衰させ、従って、さらに、信号整形に影響を及ぼすことが可能になる。
【００１８】
信号整形回路には、もう１つの実施形態に従って、伝送挙動の調整が可能なもう２つの信号経路が含まれている。
【００１９】
可変コンデンサによる信号整形回路は、２つのキャパシタンス・ダイオード、抵抗器、及び、可変電圧源を含む回路によって実現可能であり、２つのキャパシタンス・ダイオードの陰極は、抵抗器によって可変電圧源に接続される。
【００２０】
可変コンデンサによる信号整形回路は、スイッチとコンデンサの直列接続をいくつか含む回路によって実施することも可能であり、それらの直列接続は、並列に接続される。
【００２１】
もう１つの実施形態の場合、信号整形回路は、所定のパラメータに従って伝送挙動を自動調整するためのコンピュータ・プログラムによって生じる調整信号を受信するようになっている。例えば、所定のパラメータは、コンピュータ・プログラムに入力される、典型的な伝送チャネルのパラメータとすることが可能である。コンピュータ・プログラムによって、入力パラメータが処理され、所定のパラメータに対応するように伝送挙動の調整するための調整信号が発生する。従って、柔軟性のある、さまざまな試験用途に用いることが可能な信号整形回路が提供される。
【００２２】
本発明のもう１つの実施形態によれば、信号整形回路の第２の信号経路の１つに、フィルタを含むことが可能であり、信号コンバイナは、フィルタを備える第２の信号経路の１つの反転出力信号と、他の信号経路の出力信号を組み合わせるようになっている。例えば、この実施形態は、典型的な「現実世界の」伝送チャネルの出力信号と同様の信号で被測定物（ＤＵＴ）をシミュレートするため、自動試験装置（ＡＴＥ）システムにおいて、ＡＴＥシステムのピン・エレクトロニクスの出力信号を整形するために用いることが可能である。
【００２３】
もう１つの実施形態によれば、少なくとも１つの信号経路に、直列に接続されたフィルタと乗算器を含むことが可能であり、乗算器は、信号経路の伝送挙動を調整することを目的として、フィルタの出力信号に制御信号を掛けるために設けられる。この実施態様には、ＡＴＥシステムに適用することも可能であり、さまざまな伝送チャネルをシミュレートするため、ＡＴＥのピン・エレクトロニクスの出力信号の整形を調整することができるという利点がある。
【００２４】
本発明のもう１つの実施形態によれば、制御信号は、いくつかの所定の状態を備えたディジタル信号とすることが可能である。従って、信号整形は、ディジタル制御信号の状態によってあらかじめ決められる、いくつかの所定の状態に合わせることが可能である。
【００２５】
本発明のもう１つの実施形態によれば、制御信号は、所定の振幅及び周波数範囲内で調整可能なアナログ信号とすることが可能である。これにより、所定の振幅及び周波数範囲内において信号整形の極めて柔軟な調整が可能になる。
【００２６】
本発明のもう１つの実施形態によれば、制御信号は、プログラマブル・コントローラによって加えることが可能である。例えば、コントロ−ラは、ＡＴＥシステムの一部とし、ＡＴＥシステムの動作を制御するために設けることが可能である。コントローラは、制御信号を調整するための命令を含むことが可能な試験プログラムによってプログラムすることが可能である。
【００２７】
さらに、本発明の実施形態の１つは、本発明の実施形態の１つによる信号整形回路を含む試験機器に関するものである。
【００２８】
本発明のもう１つの実施形態によれば、試験機器は、高速直列データ受信器の試験に適した自動試験装置（ＡＴＥ）システムとすることが可能である。
【００２９】
本発明のもう１つの実施形態によれば、試験機器は、高速直列データ試験信号の発生に適したパルス・データ発生器とすることが可能である。
【００３０】
本発明のもう１つの実施形態によれば、試験機器は、高速直列データ試験信号の発生に適したパルス・データ発生モジュールを含む、ビット誤り率（ＢＥＲＴ）試験器とすることが可能である。
【００３１】
本発明のもう１つの実施形態によれば、第１の伝送挙動を示す第１の信号経路が入力信号を受信し、第２の伝送挙動を示す少なくとも１つの第２の信号経路が入力信号を受信し、信号経路の出力が、信号経路の出力信号と信号整形回路の出力信号を組み合わせる信号コンバイナに接続される、入力信号を整形するための信号整形方法が提供される。
【００３２】
本発明の実施形態は、任意の種類のデータ記憶媒体に記憶することができるか、または、それらによって別様に提供されることが可能な、また、任意の適合するデータ処理装置において／によって実行することが可能な、１つ以上の適合するソフトウェア・プログラムによって、部分的にまたは全体に具現化するか、または、サポートすることが可能である。ソフトウェア・プログラムまたはルーチンは、本発明の実施形態に従って信号整形回路を実現するコンピュータに適用されるのが望ましい。
【発明を実施するための最良の形態】
【００３３】
本発明の実施形態の他の目的及び付随する利点の多くは、添付の図面に関連した実施形態に関する下記のより詳細な説明を参照することによって、容易に明らかになり、より深い理解が得られるであろう。概ねまたは機能的に等しいかまたは同様の特徴については、同じ参照符号によって参照されることになる。
【００３４】
実伝送チャネル、とりわけ、銅線路または光ファイバ線路のような伝送線路は、非線形位相特性を備えた低域通過フィルタまたは高域通過フィルタのような挙動を示す。実伝送チャネルのフィルタ効果によって、帯域幅が制限される。さらに、伝送チャネルの損失によって垂下が生じ、そのため、次の信号遷移の発生前に、信号の設定が制限される。通常、ビットは、次の信号遷移の発生前には、整定していない、すなわち、その振幅のほぼ１００％に達していないので、帯域幅の制限と垂下の両方によって、ビット・ストリーム内においてビットの短縮が生じることになる。とりわけ、データ転送速度が毎秒１ギガビット（ＧＢ／ｓ）で、２つの信号遷移間の時間が数ピコ秒（ｐｓ）と短い、高速ディジタル通信システムの場合、ＤＣＤ及び｜Ｓ｜のようなジッタは、ディジタル・データを含む受信信号のアイ・ダイアグラムにおけるアイの開きにどうしても影響を及ぼす可能性がある、すなわち、換言すると、アイを閉じることになる可能性がある。とりわけ、高周波数において、特に、チャネルが長い光ファイバ線路または安価なＰＣＢ材料の場合には、伝送チャネルの材料の物理的挙動によって帯域幅が制限されることになる。従って、伝送チャネルによって生じるジッタを含む信号による、高速ディジタル通信システムのコンポーネントの試験は、ＢＥＲに関して重要である。典型的な伝送チャネルの出力信号をシミュレートするために、信号整形回路を利用することが可能である。
【００３５】
本発明による信号整形回路及びそのコンポーネントのいくつかの実施形態について詳述する。信号整形回路の実施形態は、ビット誤り率試験器（ＢＥＲＴ）またはパルス・データ発生器のような試験機器において用いられる特に集積増幅器の一部とすることが可能である。
【００３６】
図１には、高速ディジタル通信システムの銅線路または光ファイバ線路のような典型的な伝送チャネルの出力信号を再生するため、信号整形回路１０の信号経路ＳＰ１、ＳＰ２〜ＳＰｎにおける時定数及び利得を、回路１０の出力信号３０の遷移時間及び垂下にマップすることが可能な、本発明による信号整形回路１０のブロック図が示されている。回路１０には、第１の信号経路ＳＰ１と、時定数の調整が可能な低域通過フィルタ２０及び２２を備えた、いくつかの第２の信号経路ＳＰ２〜ＳＰｎが含まれている。低域通過フィルタ２０及び２２は、一次、二次、または、より高次のフィルタとし、光ファイバ線路または銅線路のような典型的な伝送チャネルと同等の伝送挙動を実現することが可能である。
【００３７】
回路１０の各信号経路ＳＰ１、ＳＰ２〜ＳＰｎには、受信入力信号１８を増幅するための増幅器１２、１４、及び、１６が含まれている。入力信号１８は、高速ディジタル通信システムの送信側から受信側に伝送されるようなディジタル・データの典型的なビット・ストリームとすることが可能である。例えば、「１」及び「０」のビット・ストリームは、方形波パルス信号によってシミュレートすることが可能である。入力信号１８は、信号経路ＳＰ１、ＳＰ２〜ＳＰｎのそれぞれにおいて、増幅器１２、１４、及び、１６によって増幅される。増幅後、入力信号は、第２の信号経路ＳＰ２〜ＳＰｎの低域通過フィルタ２０及び２２に供給される。低域通過フィルタ２０及び２２は、ある単位長当りキャパシタンス及び抵抗を有する典型的な伝送線路の挙動をシミュレートするため、入力信号に時定数を「導入」する。時定数は、時定数調整信号２５〜２７によって調整可能である。
【００３８】
第１の信号経路ＳＰ１において、増幅された入力信号は、制御信号３３による設定どおりに供給信号のレベルを調整して減衰調整を行う、減衰の調整が可能な減衰器３２に直接供給される。第２の信号経路ＳＰ２〜ＳＰｎにおいて、増幅された入力信号１８は、低域通過フィルタ２０及び２２によって濾波され、さらに、それぞれ、制御信号３５及び３７によって減衰が調整される可調整減衰器３４及び３６によって減衰させられる。第１の信号経路ＳＰ１の出力信号２４と、第２の信号経路ＳＰ２〜ＳＰｎの出力信号２６及び２８は、実伝送チャネルの出力信号を再生する出力信号３０を発生するため、加算回路である信号コンバイナ２３によって組み合わせられる。信号コンバイナは、受信信号の減算を行う減算器とすることも可能である。信号コンバイナは、信号経路の一部については出力信号を加算し、他の信号経路については出力信号を減算するユニバーサル信号コンバイナとすることも可能である。
【００３９】
出力信号３０の形状は、時定数調整信号２５及び２７による低域通過フィルタ２０及び２２の時定数の調整と、減衰調整信号３３、３５、及び、３７による減衰器３２、３４、及び、３６の減衰によって変えることが可能である。従って、低域通過フィルタ２０及び２２の時定数及び減衰器３２、３４、及び、３６の減衰の設定によって、さまざまな伝送チャネルの遷移時間及び垂下をシミュレートすることが可能である。すなわち、時定数及び減衰の調整は、出力信号３０の経過が、伝送チャネルの実際の測定結果とほぼ整合するように適応させることが可能である。伝送チャネルの実挙動をシミュレートするのに、２つの時定数で十分のように思えることが分った。データ転送速度がＧＢ／ｓの範囲の、典型的な信号伝送チャネルをシミュレートするには、２つの時定数が、２０ｐｓ〜２５０ｐｓ、及び、３００ｐｓ〜３ｎｓの範囲で可変であることが望ましい。
【００４０】
時定数調整信号２５及び２７による低域通過フィルタ２０及び２２の時定数の調整と、減衰調整信号３３、３５、及び、３７による減衰器３２、３４、及び、３６の減衰は、コンピュータ・プログラムによって制御可能である。例えば、信号整形回路１０は、試験コンピュータ・プログラムを実行するプロセッサを含む、試験機器（図８に示されているような）に組み込むことが可能である。試験コンピュータ・プログラムは、時定数調整信号２５及び２７と、減衰調整信号３３、３５、及び、３７を制御することにより、信号整形回路１０による入力信号１８の整形を自動調整するようにプログラムすることが可能である。さらに、試験機器には、ロードされる調整データに対応して信号整形に調整を施す試験コンピュータ・プログラムによって処理を受ける、ｓパラメータといった典型的な伝送チャネルの調整データをロードできるようにすることも可能である。従って、試験機器は、柔軟性の高い試験信号の発生が可能になる。
【００４１】
図２には、第１及び１つの第２信号経路ＳＰ１及びＳＰ２をそれぞれ備えた信号整形回路のもう１つのブロック図が示されている。図１の回路とは対照的に、信号経路ＳＰ１及びＳＰ２には、両方とも、利得及び減衰の調整が可能な増幅器３８及び４０が含まれていて、増幅器３８または４０のそれぞれの調整に対応して、両信号経路に供給される入力信号１８を増幅または減衰させることができるようになっている。これは、増幅器内において直接減衰を実施することも可能であることを表わしている。
【００４２】
低速の経路を反転することによって、銅線路のような実伝送チャネルに入力される出力信号３０が発生され、信号発生器の理想の出力信号の再生となる、伝送チャネルの出力信号を発生することが可能になる。従って、信号に対する実伝送チャネルの影響を補償することが可能になる。これは、被測定物（ＤＵＴ）が出力信号３０で試験されるが、長い伝送線路によって信号整形回路に接続されている場合に関連する可能性がある。第２の信号経路ＳＰ２には、さらに、時定数の調整が可能な低域通過フィルタ４２が含まれている。第２の信号経路の増幅器４０及びフィルタ４２は、単一ユニット４４として一体化することが可能であり、その実施形態が図３〜図５に示されている。留意すべきは、ユニット４４は、図１に示す回路にも適用可能であるという点である（直列に接続された増幅器、低域通過フィルタ、及び、減衰器の代わりに）。
【００４３】
下記では、図２のユニット４４の実施形態について詳細に説明することにする。留意すべきは、図３〜図５の回路のｎｐｎバイポーラ・トランジスタは、等価回路におけるｐｎｐバイポーラＦＥＴまたは任意の種類のＦＥＴといった任意のスイッチング素子とすることが可能である。従って、本発明は、ｎｐｎバイポーラ・トランジスタの使用に限定されるものではない。また、これらの回路の可変コンデンサは、任意の種類の可変コンデンサとすることが可能である。図６及び図７には、図３〜図５の回路にとって望ましい可変コンデンサの実施形態が示されている。ユニット４４には、入力信号１８を増幅するための差動増幅器４０が含まれている。差動増幅器４０には、差動対をなすｎｐｎバイポーラ・トランジスタＴ１及びＴ２と、電流源Ｉが含まれている。トランジスタＴ１及びＴ２のエミッタは、電流源Ｉに接続されている。入力信号１８は、増幅器４０の入力を形成するトランジスタＴ１及びＴ２のベースに供給される。トランジスタＴ１及びＴ２のコレクタは、時定数の調整が可能な低域通過フィルタ４２に接続されている。低域通過フィルタ４２には、２つの抵抗器Ｒ１及びＲ２と、２つの可変コンデンサＣ１及びＣ２が含まれている。抵抗器Ｒ１とコンデンサＣ１によって、トランジスタＴ１のコレクタに接続される第１の低域通過フィルタ・コンポーネントが形成され、抵抗器Ｒ２とコンデンサＣ２によって、トランジスタＴ２のコレクタに接続される第２の低域通過フィルタ・コンポーネントが形成される。コンデンサＣ１及びＣ２の容量を変化させることによって、ある広い範囲にわたって、低域通過フィルタ４２の時定数を変えることが可能である。ユニット４４には、さらに、信号整形回路の出力から増幅器４０と低域通過フィルタ４２を減結合するための減結合段４６が含まれている。減結合段４６によって、全ての信号経路の時定数の減結合が生じる。信号コンバイナ２３には、信号経路の出力を可調整電圧源Ｖ１に接続する２つの抵抗器Ｒ３及びＲ４が含まれている。
【００４４】
図４には、さらに、図２のユニット４４のもう１つの実施形態が示され、差動増幅器４０の２つの出力線路間に２つの可変コンデンサＣ１及びＣ２ではなく１つのコンデンサＣ３だけが接続されているという点が、図３の実施形態と異なっている。すなわち、これらの異なる実施例では、ある選択された製造工程において、どちらの実施例がよりうまく実行可能であるかが考慮される。
【００４５】
図５には、図２のユニット４４の第３の実施形態が示されている。この実施形態の場合、入力信号１８は、差動出力対を備えた入力増幅器４８によって予備増幅される。次に、差動入力信号は、時定数が可変の低域通過フィルタ４２によって濾波される。低域通過フィルタ４２には、差動信号の各信号線路に可変コンデンサを設けるようにして、２つの低域通過フィルタＲ１、Ｃ１及びＲ２、Ｃ２が含まれている。低域通過フィルタ４２の出力は、濾波された差動入力信号を増幅する、差動増幅器４０の入力に接続されている。
【００４６】
図６には、本発明に用いることが可能な、可変コンデンサＣＶ１の実施例が示されている。可変コンデンサＣには、２つのキャパシタンス・ダイオードＣＤ１及びＣＤ２が含まれている。両ダイオードＣＤ１及びＣＤ２の陰極は、抵抗器Ｒ７に接続され、この抵抗器Ｒ７によって、陰極は可変電圧源Ｖ２に接続される。電圧源Ｖ２を変化させることによって、図示コンデンサＣの容量を無段調整することが可能である。
【００４７】
図７には、直列接続が並列にスイッチされる、スイッチ及びコンデンサの３組の直列接続から構成される可変コンデンサＣＶ２のもう１つの実施形態が示されている。３つのコンデンサＣ４、Ｃ５、及び、Ｃ６の容量は、異なる場合もあれば、同様の場合もある。３つのスイッチＳ１、Ｓ２、及び、Ｓ３の１つまたは２つ以上を閉じることによって、可変コンデンサＣの全キャパシタンスを調整することが可能である。可変コンデンサＣＶ１とは対照的に、コンデンサＣＶ２のキャパシタンスは、段階的にしか変えることができない。また、可変コンデンサＣＶ２の調整範囲は、この回路に用いられている最大キャパシタンス及び最小キャパシタンスによって決まる。さらに、調整分解能は、直列接続に用いられる、異なるコンデンサの数によって決まる。
【００４８】
図８には、ＤＵＴ５６の試験信号を発生する信号発生装置５４を含む、ＢＥＲＴのような試験機器５０が示されている。装置５４によって発生する信号は、本発明の実施形態の１つによる信号整形回路１０を含む増幅器５２によって増幅される。信号整形回路１０を動作可能にすると、すなわち、信号が増幅器の装置１０によって処理されると、出力信号５８による実伝送チャネルの出力信号の再生が可能になる。次に、出力信号５８は、ＤＵＴ５６の入力ピンに供給される。ＤＵＴ５６の応答信号６０は、試験機器５０にフィードバックされ、例えば、ジッタに関して、応答信号の解析が行われる。従って、出力信号５８は、長い銅線路または光ファイバ線路のような実伝送チャネルの出力信号と同様になるように適応させることが可能である。反対に、実伝送チャネルの出力信号がＤＵＴ５６にとって理想の入力信号と同様になるように、出力信号５８を実伝送チャネルに適応させることも可能である。これによって、伝送チャネルの効果を補償し、実伝送チャネルを用いない場合のように、ＤＵＴ５６を試験することが可能になる。
【００４９】
図９には、２つの信号経路を備えた本発明の実施形態の１つによる信号整形回路の入力信号が示されている。第１の信号経路では、信号出力１に対する入力信号が増幅される。第２の信号経路では、ある時定数及び信号垂下を伴う伝送チャネルの出力信号と同様の信号出力２が発生するように、入力信号が遅延させられる。信号出力１と信号出力２を加算することによって、信号整形回路の出力信号和が発生する。この出力信号和は、伝送チャネルの入力信号に垂下を導入する典型的な伝送チャネルの出力信号と同様である。
【００５０】
図１０には、信号整形回路の入力信号と同様の伝送チャネルの出力信号を発生するために伝送チャネルに供給される、信号整形回路の出力信号の発生が示されている。従って、信号に対する伝送チャネルの効果を補償することが可能になる。図９とは対照的に、第２の信号経路の出力の信号出力２は、第１の信号経路の出力の信号出力１に加算する前に、反転される。従って、ピークと垂下を含む信号整形回路の出力信号和が得られる。伝送チャネル（ケーブルである）の端部における補償された出力が示すように、ピークは、伝送チャネルにおける損失を補償する働きをする。
【００５１】
上述のように、伝送チャネルの伝送挙動は、データ転送速度が増すにつれて、ますます重要になる。すなわち、データ転送速度が１ＧＢ／ｓ以上の高速直列データ伝送は、信号経路それ自体に起因する周波数依存信号減衰の問題にますます直面することになる。伝送データの受信器におけるデータ・ビットのタイミング・ウィンドウが、データ転送速度によって得られる公称ビット周期よりはるかに速く縮小するので、これらの減衰は、達成可能なデータ転送速度を制限する可能性がある。このため、受信器側で測定されるデータ・アイが閉じ、受信直列ビット・ストリームからデータを再構成するのがはるかに困難になる。この問題を軽減するため、受信器または送信器は、典型的な伝送チャネルの低域通過特性を補うことを目的として、送信信号または受信信号にそれぞれ含まれる高い周波数を低い周波数よりも大きく増幅する等化技法を利用する場合が多い。こうした装置に、伝送チャネルの長さ（経路長）と無関係な技法及びアルゴリズムを用いることができるので、受信器においてこうした技法を実施するほうが好評である。等化は、ディジタル信号処理技法を用いてディジタル領域で実施するのが望ましい。しかし、最も入手しやすいＡＴＥシステムが、ＤＵＴに「クリーンな」信号を送るように設計されているので、市販のＡＴＥシステム（自動試験装置）によるこうした受信装置の試験は困難である。「クリーンな」信号は、図９に示す信号「出力２」のような「現実世界の」伝送チャネルの出力信号と比べて、図９に示す信号「入力」または「出力１」のように、ほぼ理想的な信号形状を備えた信号を意味している。こうした「クリーンな」信号を得るため、ＡＴＥシステムのピン・エレクトロニクスからＤＵＴに刺激信号を伝導する電線路によって生じる、ＡＴＥシステムの信号経路減衰を補償することが知られている。ＵＳ６２３９６６７  Ｂ１、ＵＳ６３６０１８０  Ｂ１、及び、ＪＰ７００７３７５Ａには、補償技法の記載がある。しかし、ＧＢ／ｓ範囲のデータ転送速度について、等化機能を含む受信装置を試験する場合には、典型的な伝送チャネルの出力信号を発生して、ＤＵＴに送ることが可能なＡＴＥシステムが必要になる。
【００５２】
本発明による信号整形回路は、伝送チャネルまたは伝送チャネルの挙動をシミュレートして、「現実世界の」伝送チャネルの出力信号に近似した信号を発生するため、ＡＴＥシステムに用いるのに適している。図１１には、典型的な伝送チャネルの出力信号を発生するため、ＡＴＥシステムに用いるのに適した、本発明による信号整形回路の第１の実施形態の適用例が示されている。信号整形回路６２は、ＡＴＥシステムのピン・エレクトロニクスに組み込むことができるし、あるいは、ピン・エレクトロニクスの出力側に接続される独立したモジュールとして実施することも可能である。回路６２は、ＤＵＴの入力信号１８として刺激信号を受信し、典型的な「現実世界の」伝送チャネルの出力信号と同様の形状を有する出力信号３０を発生するため、受信信号１８を整形する。出力信号３０は、ＡＴＥシステムの信号経路７２、例えば、回路６２の出力をＤＵＴの入力に接続するプリント回路基板上のワイヤ・ラインに供給される。信号経路７２は、さらに、その入力で受信する信号３０を整形する。従って、ＤＵＴに供給される信号７４は、典型的な「現実世界の」伝送チャネルの出力信号と同様であり、ＧＢ／ｓ範囲におけるＤＵＴの等化機能を試験するのに適している。図示の信号整形回路６２には、２つの信号経路６８及び７０が含まれている。第１の信号経路６８は、短いワイヤ・ラインの伝送挙動に対応し、受信入力信号１８の形状にほとんど影響を及ぼさない第１の伝送挙動を有している。第２の信号経路７０は、高域通過フィルタ６４を含んでおり、従って、高域通過フィルタ特性を有する第２の伝送挙動を示す。このため、第２の信号経路７０では、入力信号１８に含まれる低周波が減衰する。従って、第２の信号経路７０の出力信号には、垂下が含まれる。信号コンバイナ６６において、第１の信号経路６８の出力信号から第２の信号経路７０の出力信号を引くことにより、２つの信号経路６８及び７０の出力信号が組み合わせられ、信号経路７２を介して送り出される出力信号３０となる。
【００５３】
図１２には、典型的な「現実世界の」伝送チャネルの出力信号を発生するため、ＡＴＥシステムに用いられるようになっている、本発明による第２の実施形態の信号整形回路６３が示されている。この実施形態は、第２の信号経路７０に低域通過フィルタ６９が含まれており、従って、高域通過フィルタ特性ではなく低域通過フィルタ特性を示すという点において、図１１の第１の実施形態とは異なっている。従って、第２の信号経路７０の出力信号は、低域通過フィルタ特性を有する伝送チャネルによって整形された信号と同様である。典型的な伝送チャネルの出力信号と同様の出力信号３０を得るため、この信号整形回路６３に用いられる信号コンバイナ６７では、２つの信号経路６８及び７０の出力信号が合計される。
【００５４】
最後に、図１３には、ＡＴＥシステムに用いるようになっている、本発明による第３の実施形態の信号整形回路６５が示されている。この信号整形回路６５は、ＡＴＥシステムに用いられる柔軟性の高い信号整形を実現するためにプログラム可能である。信号整形回路６５には、第１及び第２の信号経路６８及び７０が含まれている。第２の信号経路７０の伝送挙動は、ＡＴＥシステムのコントローラから供給することが可能な、制御信号ＣＮＴＬ７６によってプログラム可能である。制御信号７６は、ＡＴＥシステムのピン・エレクトロニクスから受信する入力信号１８を濾波して整形するための第２の信号経路７０に設けられた高域通過フィルタ６４の出力信号をもう１つの入力信号として受信する乗算器７７に供給される。制御信号７６は、値−１及び＋１を状態とするディジタル信号の場合もあれば、アナログ・ディジタル変換器によって導き出されると、値−１〜＋１の範囲になることが望ましいアナログ信号の場合もある。留意すべきは、制御信号７６によって、第２の信号経路７０の伝送挙動、とりわけ、第２の信号経路の出力信号の振幅及び／または周波数の調整が可能になるという点である。高域通過フィルタ６４の出力信号に制御信号７６を掛けることによって、乗算器の出力信号は、その振幅、周波数、及び、位相に関して広範囲にわたって変更することが可能になる。
【００５５】
下記では、典型的な実施形態の１つとして、３つの異なる状態を有する単純なディジタル制御信号７６の影響について簡単に述べることにする。しかしながら、留意すべきは、下記の説明は、ただ単に、典型的な制御信号７６に関するものであり、制御信号７６に従う第２の信号経路７０の伝送挙動は、制御信号７６の選択及びその調整範囲次第で、はるかに広い範囲にわたって調整可能であるという点である。制御信号の値が＋１の場合、第２の信号経路の伝送挙動は、図１１に示す信号整形回路の第２の信号経路の伝送挙動に対応する、換言すると、乗算しても第２の信号経路７０の伝送挙動にあまり影響することはない。制御信号の値が−１の場合、第２の信号経路７０の伝送挙動は逆になる。さらに、制御信号の値が０の場合には、第２の信号経路の出力信号は０になる。この説明から当該技術者には明らかなように、信号経路の別の制御信号及び別のフィルタを用いることによって、第２の信号経路の他の伝送挙動を実現することが可能である。この回路６５の場合、ＤＵＴを刺激するための信号は、広範囲にわたって変化させることが可能である。すなわち、「現実世界の」伝送チャネルの出力信号に近似するように、刺激信号を整形することが可能である。これによって、「現実世界の」条件下において、ＧＢ／ｓの範囲で高速直列データ受信器の試験を実施する可能性が得られる。
【図面の簡単な説明】
【００５６】
【図１】本発明によるｎの信号経路を備えた信号整形回路の第１の実施形態を示す図である。
【図２】本発明による２つの信号経路を備えた信号整形回路の第２の実施形態を示す図である。
【図３】本発明による信号経路ユニットの第１の実施形態を示す図である。
【図４】本発明による信号経路ユニットの第２の実施形態を示す図である。
【図５】本発明による信号経路ユニットの第３の実施形態を示す図である。
【図６】本発明による信号整形回路に用いられる可変コンデンサの第１の実施形態を示す図である。
【図７】本発明による信号整形回路に用いられる可変コンデンサの第２の実施形態を示す図である。
【図８】本発明の実施形態の１つによる信号整形回路を備えた増幅器を含む試験機器を示す図である。
【図９】整形信号が典型的な伝送チャネルの出力信号と同様になる、本発明の実施形態の１つによる入力信号の整形を示す図である。
【図１０】典型的な伝送チャネルの損失を補償するため、整形信号にピークが含まれる、本発明の実施形態の１つによる入力信号の整形を示す図である。
【図１１】伝送チャネルをシミュレートするため、ＡＴＥシステムに用いられる、本発明による信号整形回路の第１の実施形態を示す図である。
【図１２】伝送チャネルをシミュレートするため、ＡＴＥシステムに用いられる、本発明による信号整形回路の第２の実施形態を示す図である。
【図１３】伝送チャネルをシミュレートするため、ＡＴＥシステムに用いられる、本発明による信号整形回路の第３の実施形態を示す図である。
【符号の説明】
【００５７】
１０  信号整形回路
１２  第１の増幅器
１４、１６  第２の増幅器
１８  入力信号
２０、２２  低域通過フィルタ
２３  信号コンバイナ
２５、２７、３３、３５、３７  調整信号
３０  試験信号
３２、３４、３６  減衰回路
３８、４０  増幅器
４１  入力増幅器
４２  低域通過フィルタ
４６  減結合段
５０  試験機器
６４  フィルタ
６８、７０  信号経路
７６  制御信号
７７  乗算器
Ｃ３  可変コンデンサ
Ｃ４〜Ｃ６  コンデンサ
ＣＤ１、ＣＤ２  キャパシタンス・ダイオード
ＣＶ１、ＣＶ２  可変コンデンサ
Ｉ  可調整電流源
Ｒ３、Ｒ４、Ｒ７  抵抗器
Ｓ１〜Ｓ３  スイッチ
ＳＰ１  第１の信号経路
ＳＰ２〜ＳＰｎ  第２の信号経路
Ｖ１、Ｖ２  可変電圧源
【図１】
2006345532.tif 000003
【図２】
2006345532.tif 000004
【図３】
2006345532.tif 000005
【図４】
2006345532.tif 000006
【図５】
2006345532.tif 000007
【図６】
2006345532.tif 000008
【図７】
2006345532.tif 000009
【図８】
2006345532.tif 000010
【図９】
2006345532.tif 000011
【図１０】
2006345532.tif 000012
【図１１】
2006345532.tif 000013
【図１２】
2006345532.tif 000014
【図１３】
2006345532.tif 000015