(57)【要約】【課題】インクジェットプリンタにおいて、キャリッジが低速で駆動しているとき、実際のキャリアの駆動している速度と検出される速度の誤差を少なくし、キャリッジの停止精度を向上させ、キャリッジを正確に動作させることを可能とする。【解決手段】キャリッジ３に取り付けられているリニアエンコーダ５は、エンコーダストリップ５ａを走査することでパルス信号を出力する。制御部６のロジック回路部６ａは、パルス信号の立ち上がりエッジ間の時間を時間データとしてレジスタに格納する。ＣＰＵ６ｂのファームウェアは、２ｍｓｅｃ毎にレジスタから時間データを読み込みキャリッジ３の速度情報を算出し、時間データをＲＡＭ６ｄに以前の時間データとして記憶させる。キャリッジ３の速度を減速制御中に、レジスタの時間データが以前のデータと同じであれば、２ｍｓｅｃを仮時間データとして、キャリッジ３の仮の速度を算出する。【選択図】図１
2006341379.tif 000002
【特許請求の範囲】
【請求項１】
副走査方向に用紙を搬送する用紙搬送機構と、
前記用紙に印字するプリントヘッドが搭載され、前記副走査方向に直交する主走査方向に往復移動されるキャリッジと、
このキャリッジを駆動するＤＣモータと、
このＤＣモータを駆動させるモータドライバと、
前記キャリッジに取り付けられ、前記キャリッジの往復移動に応じて、前記主走査方向に沿って配されている所定の分解能を有するエンコーダストリップを走査し、互いに位相のずれた２相のパルス信号を出力するリニアエンコーダと、
ロジック回路部、このロジック回路部を制御するファームウェアを動作させるＣＰＵ、ＣＰＵと通信可能なＲＯＭ及びＲＡＭを有する制御部とを備え、
前記制御部は、ロジック回路部が、前記リニアエンコーダから出力された２相のパルス信号のうち一方のパルス信号の立ち上がりエッジ間の時間を所定の周波数でカウントし、該立ち上がりエッジを検出する度に、該立ち上がりエッジ間の時間を時間データとしてレジスタに格納し、ＣＰＵのファームウェアが、ロジック回路部のレジスタから前記時間データを所定の周期毎に読み出して、この時間データに基いてキャリッジの速度情報を算出し、算出した速度情報に基いてフィードバック制御を行い、前記ＤＣモータを制御するためのＰＷＭデューティカウントを出力し、ロジック回路部が、このＰＷＭデューティカウントに基いて前記モータドライバにパルス波状の電圧を出力して、前記モータドライバをパルス幅変調（ＰＷＭ）方式で制御することで前記キャリッジが往復移動する速度を加減速させて制御するように構成されたインクジェットプリンタにおいて、
前記ＣＰＵのファームウェアは、前記所定の周期毎に、ロジック回路部のレジスタから読み出した時間データを以前の時間データとして前記ＲＡＭ上に記憶させており、時間データを読み出してから所定の周期が経過したとき、前記キャリッジの速度を減速させるように制御中であれば、ロジック回路部のレジスタからこのとき読み出したレジスタの時間データとＲＡＭ上に記憶させた以前の時間データとを比較し、
前記レジスタの時間データと以前の時間データが異なるとき、レジスタの時間データに基いて前記キャリッジの速度情報を算出し、
前記レジスタの時間データが以前の時間データと同じとき、前記所定の周期を仮時間データとみなして、この仮時間データに基いて前記キャリッジの速度情報を算出し、さらに所定の周期が経過後、前記レジスタの時間データが以前の時間データと同じとき、前記仮時間データに前記所定の周期を加算した時間を新たな仮時間データとして、この新たな仮時間データに基いて前記キャリッジの速度情報を算出することを特徴とするインクジェットプリンタ。
【請求項２】
副走査方向に用紙を搬送する用紙搬送機構と、
前記用紙に印字するプリントヘッドが搭載され、前記副走査方向に直交する主走査方向に往復移動されるキャリッジと、
このキャリッジを駆動するＤＣモータと、
このＤＣモータを駆動させるモータドライバと、
前記キャリッジに取り付けられ、前記キャリッジの往復移動に応じて、前記主走査方向に沿って配されている所定の分解能を有するエンコーダストリップを走査し、互いに位相のずれた２相のパルス信号を出力するリニアエンコーダと、
ロジック回路部、このロジック回路部を制御するファームウェアを動作させるＣＰＵ、ＣＰＵと通信可能なＲＯＭ及びＲＡＭを有する制御部とを備え、
前記制御部は、ロジック回路部が、前記リニアエンコーダから出力された２相のパルス信号のうち一方のパルス信号の立ち上がりエッジ間の時間を所定の周波数でカウントし、該立ち上がりエッジを検出する度に、該立ち上がりエッジ間の時間を時間データとしてレジスタに格納し、ＣＰＵのファームウェアが、ロジック回路部のレジスタから前記時間データを所定の周期毎に読み出して、この時間データに基いてキャリッジの速度情報を算出し、算出した速度情報に基いてフィードバック制御を行い、前記ＤＣモータを制御するためのＰＷＭデューティカウントを出力し、ロジック回路部が、このＰＷＭデューティカウントに基いて前記モータドライバにパルス波状の電圧を出力して、前記モータドライバをパルス幅変調（ＰＷＭ）方式で制御することで前記キャリッジが往復移動する速度を加減速させて制御するように構成されたインクジェットプリンタにおいて、
前記ＣＰＵのファームウェアは、前記所定の周期毎に、ロジック回路部のレジスタから読み出した時間データを以前の時間データとして前記ＲＡＭ上に記憶させており、時間データを読み出してから所定の周期が経過したとき、前記キャリッジの速度を減速させるように制御中であれば、ロジック回路部のレジスタからこのとき読み出したレジスタの時間データとＲＡＭ上に記憶させた以前の時間データとを比較し、
前記レジスタの時間データと以前の時間データが異なるとき、レジスタの時間データに基いて前記キャリッジの速度情報を算出し、
前記レジスタの時間データが以前の時間データと同じとき、前記所定の周期を１．５倍した時間を仮時間データとみなして、この仮時間データに基いて前記キャリッジの速度情報を算出し、さらに所定の周期が経過後、前記レジスタの時間データが以前の時間データと同じとき、前記仮時間データに前記所定の周期を加算した時間を新たな仮時間データとして、この新たな仮時間データに基いて前記キャリッジの速度情報を算出することを特徴とするインクジェットプリンタ。
【請求項３】
副走査方向に用紙を搬送する用紙搬送機構と、
前記用紙に印字するプリントヘッドが搭載され、前記副走査方向に直交する主走査方向に往復移動されるキャリッジと、
このキャリッジを駆動するＤＣモータと、
このＤＣモータを駆動させるモータドライバと、
前記キャリッジに取り付けられ、前記キャリッジの往復移動に応じて、前記主走査方向に沿って配されている所定の分解能を有するエンコーダストリップを走査し、互いに位相のずれた２相のパルス信号を出力するリニアエンコーダと、
ロジック回路部、このロジック回路部を制御するファームウェアを動作させるＣＰＵ、ＣＰＵと通信可能なＲＯＭ及びＲＡＭを有する制御部とを備え、
前記制御部が、前記リニアエンコーダから出力されたパルス信号に基く時間データを所定の周期で検出し、この時間データに基いて前記キャリッジの速度情報を算出するインクジェットプリンタにおいて、
前記制御部は、前記キャリッジの速度を減速させるように制御中であって、且つ、検出した時間データが以前の時間データと同じであるときには、前記所定の周期に基いた所定時間を仮時間データとして、この仮時間データに基いてキャリッジの速度情報を算出することを特徴とするインクジェットプリンタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣモータを用いてプリントヘッドが搭載されたキャリッジを主走査方向に往復移動させることで用紙に印字するインクジェットプリンタに関する。
【背景技術】
【０００２】
従来、コンピュータやワークステーション等の出力装置の一つとして、ＤＣモータを用いてプリントヘッドが搭載されたキャリッジを、用紙が搬送される副走査方向に直交する主走査方向に往復移動させることで用紙に印字するインクジェットプリンタが用いられている。このようなインクジェットプリンタでは、一般に、プリントヘッドにより用紙に記録する位置を安定させるため、キャリッジの速度、位置、移動方向を検出し、検出した値に基づいてＤＣモータを制御することで、キャリッジの動きを制御することが行われている。キャリッジの動きを制御するために、例えば特許文献１に記載されているように、キャリッジに取り付けられるリニアエンコーダと、主走査方向に沿って配されたエンコーダストリップを用いたインクジェットプリンタが知られている。エンコーダストリップは等間隔のスリットが切られているようなものであり、所定の分解能を有している。
【０００３】
上述のようなリニアエンコーダとエンコーダストリップとを用いて行われるキャリッジの動作の一例を説明する。リニアエンコーダは、エンコーダストリップを走査すると、リニアエンコーダの走査する速度等に応じてパルス信号を出力する。インクジェットプリンタに実装されている制御部は、リニアエンコーダが出力するパルス信号に基づいて、パルス信号の立ち上がりエッジを検出する度に、その立ち上がりエッジ間の時間をカウントして時間データとしてレジスタに格納する。制御部は所定の周期でその時間データを読み、キャリッジの速度を、エンコーダストリップのスリット間隔の値を時間データで除算することで算出する。この算出した速度を基に、キャリッジの駆動速度が目標速度に近づくように、ＤＣモータに与える電圧を制御し、キャリッジの移動速度を制御する。なお、上記の特許文献１には、キャリッジの定速駆動時に、所定の駆動間隔毎にキャリッジの実際の駆動時間を計測し、これを理論値と比較した結果に応じてキャリッジの速度を補正することで、キャリッジの駆動速度を安定化させる技術が記載されている。
【特許文献１】特開２００１−３０１２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述のようにしてキャリッジの速度を検出する際、キャリッジが停止されるようなとき等低速で駆動されているときには、キャリッジの速度が正確に検出されないという問題があった。制御部は、上述のように所定の周期毎に時間データを用いてキャリッジの速度を検出するが、この所定の周期の間のキャリッジの移動距離がエンコーダストリップのスリット間隔に満たない時には、時間データが更新されない。このため、制御部は、ひとつ前のパルス信号の立ち上がりエッジ間の時間データを再び読み、これを現在のパルス信号の立ち上がりエッジ間の時間データと誤認識してしまう。この誤認識によりキャリッジの速度が正確に検出されなくなり、速度制御が正しく行われずキャリッジの停止精度が悪くなる。キャリッジの停止精度が悪いと、例えば正確な印字動作が行われなかったり、メンテナンス動作時等に大きなスペースが必要となったりする。なお、このような問題は上述の特許文献１の技術で解決できるものではない。
【０００５】
本発明は、上記問題点を鑑みてなされたものであり、キャリッジが低速で駆動しているときに、実際のキャリアの駆動している速度と検出される速度の誤差を少なくし、キャリッジの停止精度を向上させ、キャリッジを正確に動作させることが可能なインクジェットプリンタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため請求項１の発明は、副走査方向に用紙を搬送する用紙搬送機構と、前記用紙に印字するプリントヘッドが搭載され、前記副走査方向に直交する主走査方向に往復移動されるキャリッジと、このキャリッジを駆動するＤＣモータと、このＤＣモータを駆動させるモータドライバと、前記キャリッジに取り付けられ、前記キャリッジの往復移動に応じて、前記主走査方向に沿って配されている所定の分解能を有するエンコーダストリップを走査し、互いに位相のずれた２相のパルス信号を出力するリニアエンコーダと、ロジック回路部、このロジック回路部を制御するファームウェアを動作させるＣＰＵ、ＣＰＵと通信可能なＲＯＭ及びＲＡＭを有する制御部とを備え、前記制御部は、ロジック回路部が、前記リニアエンコーダから出力された２相のパルス信号のうち一方のパルス信号の立ち上がりエッジ間の時間を所定の周波数でカウントし、該立ち上がりエッジを検出する度に、該立ち上がりエッジ間の時間を時間データとしてレジスタに格納し、ＣＰＵのファームウェアが、ロジック回路部のレジスタから前記時間データを所定の周期毎に読み出して、この時間データに基いてキャリッジの速度情報を算出し、算出した速度情報に基いてフィードバック制御を行い、前記ＤＣモータを制御するためのＰＷＭデューティカウントを出力し、ロジック回路部が、このＰＷＭデューティカウントに基いて前記モータドライバにパルス波状の電圧を出力して、前記モータドライバをパルス幅変調（ＰＷＭ）方式で制御することで前記キャリッジが往復移動する速度を加減速させて制御するように構成されたインクジェットプリンタにおいて、前記ＣＰＵのファームウェアは、前記所定の周期毎に、ロジック回路部のレジスタから読み出した時間データを以前の時間データとして前記ＲＡＭ上に記憶させており、時間データを読み出してから所定の周期が経過したとき、前記キャリッジの速度を減速させるように制御中であれば、ロジック回路部のレジスタからこのとき読み出したレジスタの時間データとＲＡＭ上に記憶させた以前の時間データとを比較し、前記レジスタの時間データと以前の時間データが異なるとき、レジスタの時間データに基いて前記キャリッジの速度情報を算出し、前記レジスタの時間データが以前の時間データと同じとき、前記所定の周期を仮時間データとみなして、この仮時間データに基いて前記キャリッジの速度情報を算出し、さらに所定の周期が経過後、前記レジスタの時間データが以前の時間データと同じとき、前記仮時間データに前記所定の周期を加算した時間を新たな仮時間データとして、この新たな仮時間データに基いて前記キャリッジの速度情報を算出するものである。
【０００７】
請求項２の発明は、副走査方向に用紙を搬送する用紙搬送機構と、前記用紙に印字するプリントヘッドが搭載され、前記副走査方向に直交する主走査方向に往復移動されるキャリッジと、このキャリッジを駆動するＤＣモータと、このＤＣモータを駆動させるモータドライバと、前記キャリッジに取り付けられ、前記キャリッジの往復移動に応じて、前記主走査方向に沿って配されている所定の分解能を有するエンコーダストリップを走査し、互いに位相のずれた２相のパルス信号を出力するリニアエンコーダと、ロジック回路部、このロジック回路部を制御するファームウェアを動作させるＣＰＵ、ＣＰＵと通信可能なＲＯＭ及びＲＡＭを有する制御部とを備え、前記制御部は、ロジック回路部が、前記リニアエンコーダから出力された２相のパルス信号のうち一方のパルス信号の立ち上がりエッジ間の時間を所定の周波数でカウントし、該立ち上がりエッジを検出する度に、該立ち上がりエッジ間の時間を時間データとしてレジスタに格納し、ＣＰＵのファームウェアが、ロジック回路部のレジスタから前記時間データを所定の周期毎に読み出して、この時間データに基いてキャリッジの速度情報を算出し、算出した速度情報に基いてフィードバック制御を行い、前記ＤＣモータを制御するためのＰＷＭデューティカウントを出力し、ロジック回路部が、このＰＷＭデューティカウントに基いて前記モータドライバにパルス波状の電圧を出力して、前記モータドライバをパルス幅変調（ＰＷＭ）方式で制御することで前記キャリッジが往復移動する速度を加減速させて制御するように構成されたインクジェットプリンタにおいて、前記ＣＰＵのファームウェアは、前記所定の周期毎に、ロジック回路部のレジスタから読み出した時間データを以前の時間データとして前記ＲＡＭ上に記憶させており、時間データを読み出してから所定の周期が経過したとき、前記キャリッジの速度を減速させるように制御中であれば、ロジック回路部のレジスタからこのとき読み出したレジスタの時間データとＲＡＭ上に記憶させた以前の時間データとを比較し、前記レジスタの時間データと以前の時間データが異なるとき、レジスタの時間データに基いて前記キャリッジの速度情報を算出し、前記レジスタの時間データが以前の時間データと同じとき、前記所定の周期を１．５倍した時間を仮時間データとみなして、この仮時間データに基いて前記キャリッジの速度情報を算出し、さらに所定の周期が経過後、前記レジスタの時間データが以前の時間データと同じとき、前記仮時間データに前記所定の周期を加算した時間を新たな仮時間データとして、この新たな仮時間データに基いて前記キャリッジの速度情報を算出することを特徴とするものである。
【０００８】
請求項３の発明は、副走査方向に用紙を搬送する用紙搬送機構と、前記用紙に印字するプリントヘッドが搭載され、前記副走査方向に直交する主走査方向に往復移動されるキャリッジと、このキャリッジを駆動するＤＣモータと、このＤＣモータを駆動させるモータドライバと、前記キャリッジに取り付けられ、前記キャリッジの往復移動に応じて、前記主走査方向に沿って配されている所定の分解能を有するエンコーダストリップを走査し、互いに位相のずれた２相のパルス信号を出力するリニアエンコーダと、ロジック回路部、このロジック回路部を制御するファームウェアを動作させるＣＰＵ、ＣＰＵと通信可能なＲＯＭ及びＲＡＭを有する制御部とを備え、前記制御部が、前記リニアエンコーダから出力されたパルス信号に基く時間データを所定の周期で検出し、この時間データに基いて前記キャリッジの速度情報を算出するインクジェットプリンタにおいて、前記制御部は、前記キャリッジの速度を減速させるように制御中であって、且つ、検出した時間データが以前の時間データと同じであるときには、前記所定の周期に基いた所定時間を仮時間データとして、この仮時間データに基いてキャリッジの速度情報を算出するものである。
【発明の効果】
【０００９】
請求項１の発明によれば、キャリッジの速度を減速させるように制御中であるとき、レジスタの時間データと以前の時間データとが同じであるときには、所定の周期を仮時間データとして、この仮時間データに基いてキャリッジの速度情報を算出するので、キャリッジが低速で駆動しているときに、実際のキャリッジの駆動している速度と算出される速度との誤差が少なくなる。これにより、キャリッジの停止精度を向上させることが可能となり、キャリッジを正確に動作させることが可能となる。
【００１０】
請求項２の発明によれば、キャリッジの速度を減速させるように制御中であるとき、レジスタの時間データと以前の時間データとが同じであるときには、所定の周期を１．５倍した時間を仮時間データとして、この仮時間データに基いてキャリッジの速度情報を算出するので、上述と同様に、キャリッジの停止精度を向上させることが可能となり、キャリッジを正確に動作させることが可能となる。
【００１１】
請求項３の発明によれば、キャリッジの速度を減速させるように制御中であるとき、レジスタの時間データと以前の時間データとが同じであるときには、所定の周期以上の長さの所定の時間を仮時間データとして、この仮時間データに基いてキャリッジの速度情報を算出するので、上述と同様に、キャリッジの停止精度を向上させることが可能となり、キャリッジを正確に動作させることが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の一実施形態に係るインクジェットプリンタについて図面を参照して説明する。図１は、本実施形態に係るインクジェットプリンタの構成を示す。このインクジェットプリンタ１は、副走査方向（図の白抜き矢印方向）に用紙Ｐを搬送する用紙搬送機構２と、副走査方向に直交する主走査方向（図の黒矢印方向）に往復移動されるキャリッジ３と、キャリッジ３を駆動するＤＣモータ４と、ＤＣモータ４を駆動させるモータドライバ４ａと、プリンタのフレームに主走査方向に沿って配されているエンコーダストリップ５ａを走査可能にキャリッジ３に取り付けられているリニアエンコーダ５と、制御部６とを備えている。
【００１３】
キャリッジ３には、用紙Ｐに印字するプリントヘッド（図示なし）が搭載されている。このインクジェットプリンタ１は、キャリッジ３がＤＣモータ４に駆動されて主走査方向に往復移動し、プリントヘッドが所定の幅ずつ用紙搬送機構２によって搬送された用紙Ｐにインク等を滴下して印字していくことで、用紙Ｐに画像を記録する。
【００１４】
リニアエンコーダ５及びエンコーダストリップ５ａは、後述するように、キャリッジ３の動きを制御するために用いられている。図２は、リニアエンコーダ５の出力留守パルス信号の一例を示す。エンコーダストリップ５ａは、例えば１／１５０ｉｎｃｈで等間隔のスリットが切られているようなものであり、分解能が１５０ｄｐｉ（所定の分解能）である。リニアエンコーダ５は、キャリッジ３の往復移動に応じてエンコーダストリップ５ａを走査して、図２に示されるように、互いに位相のずれた２相のパルス信号を、キャリッジ３の移動する方向や速度等に応じて出力する。
【００１５】
制御部６は、ＡＳＩＣ（Application Specific Integrated Circuit）として構成されているものであって、インクジェットプリンタ用に構成された論理回路であるロジック回路部６ａと、これを制御するファームウェアを動作させるＣＰＵ６ｂと、各種動作を実行させるためのプログラム等が格納されているＲＯＭ６ｃと、データ等を記憶するためのＲＡＭ６ｄを有している。ＲＯＭ６ｃ及びＲＡＭ６ｄはＣＰＵ６ｂと通信可能に構成されている。
【００１６】
制御部６は、プリントヘッドにより用紙Ｐに記録する位置を安定させるため、リニアエンコーダ５の出力するパルス信号を利用して、キャリッジ３の速度、位置、移動方向を検出する。そして、検出した値に基づいてフィードバック制御を行いＤＣモータ４を駆動させて、キャリッジ３の動きを制御する。この動作を以下に説明する。
【００１７】
制御部６では、ロジック回路部６ａが、リニアエンコーダ５から出力された２相のパルス信号のうち一方のパルス信号の立ち上がりエッジ間の時間（図２の矢印で示される時間）を、例えば１ＭＨｚのリファレンスクロック（所定の周波数）でカウントしている。そして、このパルス信号の立ち上がりエッジを検出する度に、この立ち上がりエッジ間の時間を時間データとして、ロジック回路部６ａのレジスタに格納する。ＣＰＵ６ｂのファームウェアは、例えば２ｍｓｅｃ（所定の周期）毎に、ロジック回路部６ａのレジスタから時間データを読み出して、後述のように速度算出処理を行って、キャリッジ３の速度情報を算出する。
【００１８】
そして、ＣＰＵ６ｂのファームウェアは、算出した速度情報に基づいて、キャリッジ３の駆動速度が目標速度に近づくようフィードバック制御を行い、ＤＣモータ４を制御するためのＰＷＭデューティカウントを出力する。ロジック回路部６ａは、このＰＷＭデューティカウントに基いてモータドライバ４ａにパルス波状の電圧を出力して、モータドライバ４ａをパルス幅変調（ＰＷＭ）方式で制御する。モータドライバ４ａがこのパルス波状の電圧に応じた速度でＤＣモータ４を駆動させることで、キャリッジ３が往復移動する速度が加減速され、制御される。
【００１９】
本実施形態において、ＣＰＵ６ｂのファームウェアが行う速度算出処理について説明する。図３は、速度算出処理の流れを示す。ＣＰＵ６ｂのファームウェアは、上述のように、２ｍｓｅｃ毎に、ロジック回路部６ａのレジスタから時間データを読み出している。この時間データは、読み出される度に以前の時間データとしてＲＡＭ６ｄ上に記憶される（Ｓ１）。時間データを読み出してから２ｍｓｅｃが経過したとき、レジスタから再び時間データが読み出される（Ｓ２）。ここで、制御部６がキャリッジ３の移動速度を減速させるように制御中であるかのどうかの判断を行う（Ｓ３）。キャリッジ３の移動速度を減速制御中であれば、ロジック回路部６ａのレジスタからこのとき読み出したレジスタの時間データとＲＡＭ６ｄ上に記憶させた以前の時間データとを比較する（Ｓ４）。キャリッジ３の移動速度を減速制御中でなければ、このとき読み出したレジスタの時間データを基に、速度情報を算出する（Ｓ１０）。なお、Ｓ１０において、キャリッジ３の速度は次式により算出される。
【００２０】
ｖ＝ｄ／ｔ
（ここで、速度：ｖ[ｉｐｓ]、距離：ｄ＝１／１５０[ｉｎｃｈ]、時間：ｔ＝パルス信号の立ち上がりエッジ間の時間データ［ｓｅｃ］）
【００２１】
キャリッジ３の移動速度を減速制御中であって、レジスタの時間データと以前の時間データとを比較し、レジスタの時間データと以前の時間データが異なるときには、上述と同様に、レジスタの時間データに基いてキャリッジ３の速度情報を算出する（Ｓ１０）。レジスタの時間データに基いて速度情報を算出すると、その時間データを以前の時間データとして再びＲＡＭ６ｄ上に記憶させ（Ｓ１）、同様に上述の動作を繰り返す。
【００２２】
一方、レジスタの時間データが以前の時間データと同じであるとき、ＣＰＵ６ｂのファームウェアは、リニアエンコーダ５からのパルス信号の立ち上がりエッジが検出されなかったと判定する。このとき、２ｍｓｅｃの間にキャリッジ３が１／１５０ｉｎｃｈ移動していない可能性があることになるため、ファームウェアはレジスタの時間データを用いずに、立ち上がりエッジが検出されなかった時間を用いて、キャリッジ３の仮の速度を算出する。つまり、本実施形態においては、時間データを読み出す周期である２ｍｓｅｃを仮時間データとして（Ｓ２０）、この仮時間データに基いて、上述の数式によってキャリッジ３の速度情報を算出する（Ｓ２１）。このとき、算出される速度は、次のようになる。
【００２３】
ｖ＝ｄ／ｔ＝１／１５０［ｉｎｃｈ］／０．００２［ｓｅｃ］＝３．３３３［ｉｐｓ］
【００２４】
そして、再び２ｍｓｅｃが経過すると、ロジック回路部６ａのレジスタから再び時間データを読み出して（Ｓ２）、キャリッジ３の速度を減速制御中であるか判断し（Ｓ３）、レジスタの時間データが以前の時間データと同じであるか比較する動作（Ｓ４）を再び行う。ここで、このとき、再び２ｍｓｅｃ経過後にもレジスタの時間データが以前の時間データと同じであれば、前回の仮時間データに２ｍｓｅｃを加算した時間を新たな仮時間データとする（Ｓ２０）。そして、この新たな仮時間データに基いて前記キャリッジの速度情報を算出する（Ｓ２１）。すなわち、このとき、仮時間データは４ｍｓｅｃとなり、算出される速度は、次のようになる。
【００２５】
ｖ＝ｄ／ｔ＝１／１５０［ｉｎｃｈ］／０．００４［ｓｅｃ］＝１．６６７［ｉｐｓ］
【００２６】
このように、制御部６がキャリッジ３の移動速度を減速させるようにＤＣモータ４を制御中であり、レジスタの時間データが以前の時間データと同じであれば、仮時間データを２ｍｓｅｃずつ増やしながら、Ｓ２，Ｓ３，Ｓ４，Ｓ２０，Ｓ２１，Ｓ２，・・・と繰り返して仮時間データに基いて速度を算出する。次の表１は、パルス信号が検出されなかった時間に応じて、上述のように仮時間データに基いて算出される速度を示す。
【００２７】
【表１】
2006341379.tif 000003
【００２８】
上述のようにレジスタの時間データが以前の時間データと同じであり、仮時間データに基いて速度を算出しているとき、レジスタの速度データが以前の時間データと異なれば、ＣＰＵ６ｂのファームウェアはそのレジスタの速度データを基に速度を算出する（Ｓ１０）。なお、レジスタの速度データを基に速度を算出したときには、仮時間データはリセットされる（Ｓ１１）。このため、再びレジスタの速度データが以前の時間データと同じとなったときには、Ｓ２０の動作により、先ず、仮時間データは２ｍｓｅｃとされて、その仮時間データを基に速度差算出されることとなる。
【００２９】
このように、キャリッジ３の速度を減速させるように制御中であるとき、レジスタの時間データと以前の時間データとが同じであるときには、所定の周期である２ｍｓｅｃを仮時間データとして、この仮時間データに基いてキャリッジの速度情報を算出するので、キャリッジ３が低速で駆動しているときに、実際のキャリッジ３が駆動している速度と算出される速度との誤差が少なくなる。これにより、キャリッジ３の停止精度を向上させることが可能となり、キャリッジを正確に動作させることが可能となる。
【００３０】
ここで、上述のような速度算出処理において、Ｓ４でレジスタの時間データが以前の時間データと同じとなったとき、２ｍｓｅｃ（所定の周期）以上の長さの所定の時間を仮時間データとして、この仮時間データに基いてキャリッジ３の速度情報を算出するようにしてもよい。例えば、所定の周期を１．５倍した時間を仮時間データとするとき、レジスタの時間データが以前の時間データと同じとなると、先ず、２ｍｓｅｃの１．５倍の３ｍｓｅｃが仮時間データとされる。このとき、この仮時間データに基いて算出されるキャリッジ３の速度は次のようになる。
【００３１】
ｖ＝ｄ／ｔ＝１／１５０［ｉｎｃｈ］／０．００３［ｓｅｃ］＝２．２２２［ｉｐｓ］
【００３２】
そして、このとき、再び２ｍｓｅｃ経過後にもレジスタの時間データが以前の時間データと同じであれば、上述と同様に前回の仮時間データに２ｍｓｅｃを加算した時間を新たな仮時間データとする。つまり、このとき、仮時間データは５ｍｓｅｃとなり、算出される速度は次のようになる。
【００３３】
ｖ＝ｄ／ｔ＝１／１５０［ｉｎｃｈ］／０．００５［ｓｅｃ］＝１．３３３［ｉｐｓ］
【００３４】
このように、例えば所定の周期を１．５倍した時間を仮時間データとするとき、パルス信号が検出されなかった時間に応じて、上述のように仮時間データに基いて算出される速度は、次の表２に示されるようになる。
【００３５】
【表２】
2006341379.tif 000004
【００３６】
このように、レジスタの時間データが以前の時間データと同じとなったとき、ＣＰＵ６ｂのファームウェアがレジスタから時間データを読み込む所定の周期以上の長さの所定の時間を仮時間データとして、この仮時間データに基いてキャリッジ３の速度情報を算出するようにしても、上述と同様に、実際のキャリッジ３が駆動している速度と算出される速度との誤差が少なくなる。これにより、キャリッジ３の停止精度を向上させることが可能となり、キャリッジを正確に動作させることが可能となる。
【００３７】
なお、本発明は上記実施形態の構成に限定されるものではなく、発明の趣旨を変更しない範囲で適宜に種々の変形が可能である。エンコーダストリップ５ａの分解能や、ＣＰＵ６ｂのファームウェアがレジスタから時間データを読み込む周期等、上述した具体的な数値はあくまで例示に過ぎず、それらの数値に限定するものではない。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態に係るインクジェットプリンタのブロック図。
【図２】同上プリンタのリニアエンコーダが出力するパルス信号を説明する図。
【図３】同上プリンタの速度算出処理を説明するフローチャート。
【符号の説明】
【００３９】
１  インクジェットプリンタ
２  用紙搬送機構
３  キャリッジ
４  ＤＣモータ
４ａ  モータドライバ
５  リニアエンコーダ
５ａ  エンコーダストリップ
６  制御部
６ａ  ロジック回路部
６ｂ  ＣＰＵ
６ｃ  ＲＯＭ
６ｄ  ＲＡＭ
Ｐ  用紙
【図１】
2006341379.tif 000005
【図２】
2006341379.tif 000006
【図３】
2006341379.tif 000007