(57)【要約】【課題】  シリコン酸化膜換算の膜厚変動が少ないゲート絶縁膜の形成を実現し、特性上のばらつきが少ないＭＯＳ型トランジスタを含む半導体装置の製造を可能とする半導体装置の製造方法およびその製造装置を提供する。【解決手段】  半導体基板の表面上に、絶縁性材料から成る膜を堆積する工程と、前記膜の膜厚、あるいは膜厚および組成を測定する工程と、測定された結果に基づいて、窒化条件または酸化条件を設定する工程と、設定された前記窒化条件または前記酸化条件に基づいて、前記膜に窒化処理または酸化処理を行う工程とを備えることを特徴とする。【選択図】  図１
2006080372.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面上に、絶縁性材料から成る膜を堆積する工程と、
前記膜の膜厚または組成、あるいは膜厚および組成を測定する工程と、
測定された結果に基づいて、窒化条件または酸化条件を設定する工程と、
設定された前記窒化条件または前記酸化条件に基づいて、前記膜に窒化処理または酸化処理を行う工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板の表面上に、金属元素を有する酸化膜を堆積する工程と、
前記酸化膜の膜厚または組成、あるいは膜厚および組成を測定する工程と、
測定された結果に基づいて、窒化条件を設定する工程と、
設定された前記窒化条件に基づいて、前記酸化膜に窒化処理を行う工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板の表面上に、酸化膜又は窒化膜を堆積する工程と、
前記酸化膜または前記窒化膜の膜厚を測定する工程と、
測定された結果に基づいて、窒化条件または酸化条件を設定する工程と、
設定された前記窒化条件に基づいて前記酸化膜に窒化処理を行い、または設定された前記酸化条件に基づいて前記窒化膜に酸化処理を行う工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項４】
前記膜の膜厚の測定では、エリプソメトリ法または蛍光Ｘ線法を用いることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記窒化条件の設定では、前記膜をシリコン酸化膜に換算したときの膜厚とプラズマ窒化時間との対応関係を示すデータを用いて、窒化時間を設定することを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記膜の組成の測定では、蛍光Ｘ線法を用いて行うことを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
【請求項７】
半導体基板の表面上に、絶縁性材料から成る膜を堆積する堆積装置と、
前記膜の膜厚を測定する膜厚測定装置または前記膜の組成を測定する組成測定装置、あるいは前記膜厚測定装置および前記組成測定装置と、
前記膜厚測定装置または前記膜の組成を測定する組成測定装置、あるいは前記膜厚測定装置および前記組成測定装置によって測定された結果に基づいて、窒化条件または酸化条件を設定するプロセス制御装置と、
前記プロセス制御装置によって設定された前記窒化条件または前記酸化条件に基づいて、前記膜に窒化処理を行う窒化装置、または前記膜に酸化処理を行う酸化装置と、
を備えることを特徴とする半導体装置の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法およびその製造装置に関する。
【背景技術】
【０００２】
ＭＯＳ型トランジスタにおけるゲート絶縁膜の材料として、シリコン酸窒化（ＳｉＯＮ）膜が用いられている。その形成方法として、シリコン酸化（ＳｉＯ２）膜を窒素プラズマに曝すことで窒素を導入する手法が採られている。
【０００３】
その際、ベースとなるシリコン酸化膜の膜厚にばらつきが存在するにもかかわらず、同一条件で窒化を行うと、でき上がりのシリコン酸化膜換算の膜厚が変動してしまい、ＭＯＳ型トランジスタの特性がばらついてしまうという問題があった。
【０００４】
また、窒素濃度の高いシリコン酸窒化膜を形成する方法として、シリコン窒化（Ｓｉ３Ｎ４）膜を酸化する方法も提案されている。この場合も同様に、ベースとなるシリコン窒化膜厚にばらつきがあるにもかかわらず、同一の条件で酸化してしまうと、でき上がりのシリコン酸化膜に換算したときの膜厚が変動してＭＯＳ型トランジスタの特性がばらつくという問題があった。
【０００５】
さらに、ＭＯＳ型トランジスタにおけるゲート絶縁膜の材料に用いられているシリコン酸化膜あるいはシリコン窒化膜は、薄膜化の物理的限界に直面している。
【０００６】
そこで、シリコン酸化膜、シリコン窒化膜よりも誘電率が高く、且つ半導体製造プロセスにおける高温工程に対する耐性のある材料として、窒化ハフニウムシリケイト（ＨｆＳｉＯＮ）等の窒化シリケイトが代替材料として注目されている。
【０００７】
しかし、窒化シリケイトは半導体基板を酸化することによって形成するシリコン酸化膜とは異なり、ＣＶＤ法等で堆積した膜を用いる。堆積された膜は膜厚のばらつきが大きく、でき上がりのシリコン酸化膜に換算した膜厚が変動してしまい、ＭＯＳ型トランジスタの特性にばらつきが生じるという問題があった。
【０００８】
以下、従来のゲート絶縁膜の製造方法を開示する文献名を記載する。
【特許文献１】特開２００４−３１７６０号公報
【特許文献２】特開２００２−３３３２０号公報
【特許文献３】特開２０００−１２４１５４号公報
【特許文献４】特開２００３−１４２４８２号公報
【特許文献５】米国特許第６，４４４，０３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記事情に鑑み、シリコン酸化膜に換算したときの膜厚の変動が少ないゲート絶縁膜の形成を実現し、特性上のばらつきが少ないＭＯＳ型トランジスタを含む半導体装置の製造を可能とする半導体装置の製造方法およびその製造装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様による半導体装置の製造方法は、
半導体基板の表面上に、絶縁性材料から成る膜を堆積する工程と、
前記膜の膜厚または組成、あるいは膜厚および組成を測定する工程と、
測定された結果に基づいて、窒化条件または酸化条件を設定する工程と、
設定された前記窒化条件または前記酸化条件に基づいて、前記膜に窒化処理または酸化処理を行う工程と、
を備えることを特徴とする。
【００１１】
また、本発明の一態様による半導体装置の製造方法は、
半導体基板の表面上に、金属元素を有する酸化膜を堆積する工程と、
前記酸化膜の膜厚または組成、あるいは膜厚および組成を測定する工程と、
測定された結果に基づいて、窒化条件を設定する工程と、
設定された前記窒化条件に基づいて、前記酸化膜に窒化処理を行う工程と、
を備えることを特徴とする。
【００１２】
あるいは、本発明の一態様による半導体装置の製造方法は、
半導体基板の表面上に、酸化膜又は窒化膜を堆積する工程と、
前記酸化膜または前記窒化膜の膜厚を測定する工程と、
測定された結果に基づいて、窒化条件または酸化条件を設定する工程と、
設定された前記窒化条件に基づいて前記酸化膜に窒化処理を行い、または設定された前記酸化条件に基づいて前記窒化膜に酸化処理を行う工程と、
を備えることを特徴とする。
【００１３】
本発明の一態様による半導体装置の製造装置は、
半導体基板の表面上に、絶縁性材料から成る膜を堆積する堆積装置と、
前記膜の膜厚を測定する膜厚測定装置または前記膜の組成を測定する組成測定装置、あるいは前記膜厚測定装置および前記組成測定装置と、
前記膜厚測定装置または前記組成測定装置、あるいは前記膜厚測定装置および前記組成測定装置によって測定された結果に基づいて、窒化条件または酸化条件を設定するプロセス制御装置と、
前記プロセス制御装置によって設定された前記窒化条件または前記酸化条件に基づいて、前記膜に窒化処理を行う窒化装置、または前記膜に酸化処理を行う酸化装置と、
を備えることを特徴とする。
【発明の効果】
【００１４】
本発明の半導体装置の製造方法およびその製造装置によれば、シリコン酸化膜に換算した膜厚の変動が少ないゲート絶縁膜の形成を実現し、特性上のばらつきが少ないＭＯＳ型トランジスタを含む半導体装置の製造が可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。
【００１６】
（１）実施の形態１
本発明の実施の形態１による半導体装置の製造方法の処理の手順を図１のフローチャートに示し、各工程における素子の縦断面を図２、図４、図５にそれぞれ示す。本実施の形態１では、ゲート絶縁膜として窒化ハフニウムシリケイト膜を用いる。
【００１７】
図２において、通常のＳＴＩ（shallow trench isolation）法を用いて、半導体基板１の表面部分に図示されていない素子分離膜を形成する。
【００１８】
図１におけるステップＳ１０として、半導体基板１において表面が露出した素子形成領域に、膜厚２ｎｍのハフニウムシリケイト膜２をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて堆積する。引き続き、８００℃、０．１Ｔｏｒｒの酸素雰囲気中で、６０秒間の熱処理を行う。
【００１９】
ステップＳ１２として、光学的なエリプソメトリ法、あるいは蛍光Ｘ線法等を用いて、ハフニウムシリケイト膜２の膜厚を測定する。
【００２０】
ステップＳ１４として、窒化条件の算出を行う。ここで、プラズマ窒化時間とシリコン酸化膜に換算した膜厚との関係を示す図３に示されたデータを用いる。ここで、シリコン酸化膜に換算した膜厚とは、材料によって誘電率が異なる点、ここでは窒化ハフニウムシリケイトと酸化シリコンとの誘電率の違いを考慮して算出した膜厚をいう。ステップＳ１２において測定したハフニウムシリケイト膜２の膜厚（ここでは、２ｎｍ）から、シリコン酸化膜間に換算した膜厚の設計値を１．０ｎｍとしたとき、窒化時間は９０秒間に決定される。このときの窒化条件は、窒素プラズマ雰囲気が９００W、２０Ｔｏｒｒであるとする。
【００２１】
ステップＳ１６として、決定した窒化条件、即ち９００Ｗ、２０Ｔｏｒｒの窒素プラズマ雰囲気中に窒化時間として９０秒間曝すことで、ハフニウムシリケイト膜２に窒素を導入する。
【００２２】
さらに、直ちに１０００℃、５Ｔｏｒｒの窒素雰囲気中で１０秒間の熱処理を行う。これにより、図４に示された窒化ハフニウムシリケイト膜３が形成される。
【００２３】
この後、図５に示されたように、窒化ハフニウムシリケイト膜３上に、ＬＰＣＶＤ法を用いてゲート電極材としてのポリシリコン膜４を１５０ｎｍ堆積する。
【００２４】
以降、通常のＭＯＳＦＥＴ形成プロセスであるゲート電極加工、ゲート側壁形成、ソース／ドレイン領域形成、シリサイド形成、配線工程等を行い、ＭＯＳＦＥＴを完成させる。
【００２５】
このようにして得られたＭＯＳＦＥＴは、ハフニウムシリケイト膜２の膜厚の測定値に適合した窒化時間で窒化処理を行っている。このため、設計値通りのシリコン酸化膜に換算した膜厚を有する窒化ハフニウムシリケイト膜３から成るゲート絶縁膜を有しており、設計値通りの閾値電圧として、例えば０．３Ｖが得られる。
【００２６】
従って、ハフニウムシリケイト膜２の膜厚が変動した場合にも、膜厚に応じて窒化時間を調整することにより、設計通りの閾値電圧を得ることが可能である。
【００２７】
ここでは、ステップＳ１２において、堆積したハフニウムシリケイト膜２の膜厚を測定し、ステップＳ１４において膜厚に基づいて窒化時間を決定した。
【００２８】
しかし、ステップＳ１２において、上記膜厚の測定を行う替わりに、ハフニウムシリケイト膜２の組成（Ｈｆ／（Ｈｆ＋Ｓｉ））を例えば蛍光Ｘ線等を用いて測定し、ステップＳ１４において膜厚および組成に基づいて窒化時間を決定してもよい。
【００２９】
例えば、図６に示されたように、ハフニウムシリケイト膜２の膜厚が２ｎｍであり、組成（Ｈｆ／（Ｈｆ＋Ｓｉ））＝５０％を中心値とした場合、図５を用いて説明したように９０秒間窒化処理を行うことで、シリコン酸化膜に換算したときの所望の膜厚１．０ｎｍが得られる。
【００３０】
しかし、組成が４５％である場合は、この所望の膜厚１．０ｎｍを得るためには、図６に示されたように１４０秒間の窒化処理が必要であることがわかる。
【００３１】
このように、膜厚の測定に代えて、組成を測定して窒化時間を調整することによっても、シリコン酸化膜に換算したときの膜厚が得られるので、ばらつきの少ないＭＯＳ型トランジスタを形成することが可能となる。
【００３２】
あるいはまた、膜厚の測定に加えて組成の測定を行ってもよく、この場合にはより高い精度でシリコン酸化膜に換算したときの膜厚を求めることができる。
【００３３】
以上説明したように、本実施の形態１によれば、各々の半導体基板毎に測定した膜厚、あるいは膜厚および組成に応じて窒化時間を変えることにより、シリコン酸化膜に換算したときの所望の膜厚を得ることができるので、このような膜をゲート絶縁膜に用いることでトランジスタの閾値のばらつきが小さい半導体装置を得ることができる。
【００３４】
（２）実施の形態２
本発明の実施の形態２による半導体装置の製造装置について、その構成を示した図７を参照して説明する。
【００３５】
半導体ウェーハ収納室１１あるいは１２に、図示されていない半導体ウェーハが収納される。
【００３６】
半導体ウェーハ収納室１１、１２にプラットホーム１３が連結され、さらにプラットホーム１３に、膜厚測定装置１４、ＭＯＣＶＤチャンバ１５、熱処理チャンバ１６、プラズマ窒化チャンバ１７、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）チャンバ１８、組成測定装置１９が連結されている。
【００３７】
半導体ウェーハ収納室１１、１２は大気状態であり、膜厚測定装置１４、ＭＯＣＶＤチャンバ１５、熱処理チャンバ１６、プラズマ窒化チャンバ１７、ＬＰＣＶＤチャンバ１８、組成測定装置１９はいずれも真空状態にある。このため、プラットホーム１３は空気の入れ替えを行う空間に相当する。
【００３８】
半導体ウェーハ収納室１１、１２に載置された半導体ウェーハは、アーム２１によってプラットホーム１３を通過し、膜厚測定装置１４、ＭＯＣＶＤチャンバ１５、熱処理チャンバ１６、プラズマ窒化チャンバ１７、ＬＰＣＶＤチャンバ１８、組成測定装置１９にそれぞれ移送される。ここで、各装置の動作は、プロセス制御装置２０によって制御される。
【００３９】
膜厚測定装置１４は、半導体ウェーハ上に堆積されたハフニウムシリケイト膜、シリコン酸化膜、シリコン窒化膜等の膜厚を測定するために用いられる。
【００４０】
ＭＯＣＶＤチャンバ１５は、半導体ウェーハ上にハフニウムシリケイト膜等の所望の膜をＭＯＣＶＤ法により堆積するために用いられる。
【００４１】
熱処理チャンバ１６は、半導体ウェーハの表面に酸化処理を行ってシリコン酸化膜を形成するため、あるいは膜を堆積した後に酸素雰囲気中で必要な熱処理を行うために用いられる。
【００４２】
プラズマ窒化チャンバ１７は、膜の堆積後に、プラズマ窒化処理を行うために用いられる。
【００４３】
ＬＰＣＶＤチャンバ１８は、シリコン酸化膜、シリコン窒化膜等のゲート絶縁膜用の膜の堆積、あるいはゲート絶縁膜を形成した後のポリシリコン膜の堆積等に用いられる。
【００４４】
組成測定装置１９は、ハフニウムシリケイト膜等の組成を測定するために用いられるもので、例えば蛍光Ｘ線装置等により構成されていてもよい。
【００４５】
プロセス制御装置２０は、上記各装置の動作を制御すると共に、膜厚測定装置１４で測定した膜厚、あるいは組成測定装置１９で測定した組成に基づいて、窒化または酸化処理条件を算出し、熱処理チャンバ１６、プラズマ窒化チャンバ１７における窒化処理または酸化処理に必要な動作を制御する。
【００４６】
上記構成の他に、更に微細領域の膜厚を測定することが可能な膜厚測定装置を用いてもよく、この装置で測定された膜厚値から適切な酸化時間あるいは窒化時間を算出してもよい。
【００４７】
このような構成を備える本実施の形態２による製造装置を用いることで、上記実施の形態１による製造方法を容易に行うことができる。
【００４８】
さらに本実施の形態２によれば、堆積した膜の膜厚の測定、あるいは組成の測定を装置に含まれる膜厚測定装置１４、組成測定装置１９で測定し、さらに同一システム内のプロセス制御装置２０によって測定結果に基づいて適切な窒化条件あるいは酸化条件を決定して処理を行うことにより、測定誤差を発生させる外部要因が排除されて、最適な窒化条件あるいは酸化条件を算出する際の精度を向上させることができる。
【００４９】
上述した実施の形態はいずれも一例であって、本発明を限定するものではない。例えば、上記実施の形態１では窒化ハフニウムシリケイト膜の形成について述べているが、これに限らず、Ｚｒ等の他の金属元素を含有する高誘電率の酸窒化膜の形成に適用することも可能である。また、例えばシリコン酸化膜を堆積した後の窒化処理、あるいはシリコン窒化膜を堆積した後の酸化処理に関しても、本発明を同様に適用することができる。
【００５０】
即ち、シリコン酸化膜を堆積した後、膜厚を測定し、測定結果に基づいて所望のシリコン酸化膜換算の膜厚が得られるように窒化時間を含む窒化条件を決定してもよい。あるいは同様に、シリコン窒化膜を堆積した後、膜厚を測定し、測定結果に基づいて所望のシリコン酸化膜換算の膜厚が得られるように酸化時間を含む酸化条件を決定してもよい。このようにすることで、堆積したシリコン酸化膜あるいはシリコン窒化膜の膜厚のばらつきにかかわらず、所望のシリコン酸化膜換算の膜厚が得られ、得られたシリコン酸窒化膜をゲート絶縁膜に用いた場合に、設計値通りの閾値電圧を得ることができる。尚、組成の測定は、ハフニウムシリケイト膜のように、金属元素とシリコンとを含む場合に、必要に応じて金属元素とシリコンとの組成比を測定すればよい。
【００５１】
同様に、上記実施の形態２による製造装置では、窒化ハフニウムシリケイト膜の形成装置として説明したが、これに限らず他の絶縁膜の窒化処理あるいは酸化処理、例えばシリコン酸化膜の窒化処理、あるいはシリコン窒化膜の酸化処理等にも本発明を適用することが可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１による半導体装置の製造方法の手順を示したフローチャート。
【図２】本発明の実施の形態１による半導体装置の製造方法における工程別素子の縦断面図。
【図３】同実施の形態１による半導体装置の製造方法において参照する、膜厚、プラズマ窒化時間、シリコン酸化膜換算膜厚の関係を示すグラフ。
【図４】同実施の形態１による半導体装置の製造方法における工程別素子の縦断面図。
【図５】同実施の形態１による半導体装置の製造方法における工程別素子の縦断面図。
【図６】同実施の形態１による半導体装置の製造方法において参照する、膜の組成、プラズマ窒化時間、シリコン酸化膜換算膜厚の関係を示すグラフ。
【図７】同実施の形態２による半導体装置の製造装置の構成を示す概略図。
【符号の説明】
【００５３】
１  半導体基板
２  ハフニウムシリケイト膜
３  窒化ハフニウムシリケイト膜
４  ポリシリコン膜
１１、１２  半導体ウェーハ収納室
１３  プラットホーム
１４  膜厚測定装置
１５  ＭＯＣＶＤ測定装置
１６  熱処理チャンバ
１７  プラズマ窒化チャンバ
１８  ＬＰＣＶＤチャンバ
１９  組成測定装置
２０  プロセス制御装置
２１  アーム
【図１】
2006080372.tif 000003
【図２】
2006080372.tif 000004
【図３】
2006080372.tif 000005
【図４】
2006080372.tif 000006
【図５】
2006080372.tif 000007
【図６】
2006080372.tif 000008
【図７】
2006080372.tif 000009