(57)【要約】      （修正有）【課題】集積回路装置、特に動的ランダムアクセスメモリ（ＤＲＡＭ）のための温度検知および監視の技術を提供する。【解決手段】温度検知および監視の方法は、温度に反比例する電圧を温度に比例する電圧と比較し、それによって差動電圧対温度を増加することを含む。これら２つの電圧は或る所与の温度で等しくなるように設計され、比較回路はその所与の温度で論理レベル「ハイ」から論理レベル「ロー」へと変化する信号を生成する。各トリップ点電流経路の付加的なトランジスタは、カレントミラートランジスタのゲート−ソースおよびドレイン−ソースの電圧が温度トリップ点で等しくなるようにさせる。【選択図】図１Ａ
2006279012.tif 000002
【特許請求の範囲】
【請求項１】
集積回路装置のための温度検知方法であって、
前記装置の温度に反比例する第１の電圧を確立するステップと、
前記装置の前記温度に比例する第２の電圧を確立するステップと、
前記第１および第２の電圧を比較するステップと、
前記第１および第２の電圧が実質的に等しいときに出力信号の変更を生成するステップとを含む、方法。
【請求項２】
前記第１の電圧を確立する前記ステップは、
カレントミラー回路の電流経路に第１の所定の抵抗を提供するステップと、
前記第１の所定の抵抗に関して前記第１の電圧を生成するステップとを含む、請求項１に記載の方法。
【請求項３】
前記第２の電圧を確立する前記ステップは、
類似の電流経路に第２の所定の抵抗を提供するステップと、
前記第２の所定の抵抗に関して前記第２の電圧を生成するステップとを含む、請求項２に記載の方法。
【請求項４】
前記第１および第２の電圧を比較する前記ステップは、
前記第１および第２の電圧を差動増幅器への入力として提供するステップを含む、請求項１に記載の方法。
【請求項５】
出力信号を生成する前記ステップは、
前記第１および第２の電圧が等しくないときにその第１の状態を有する論理信号を生成するステップと、
前記第１および第２の電圧が等しいときにその第２の反対の状態を備えた前記論理信号を生成するステップとを含む、請求項４に記載の方法。
【請求項６】
前記第１の所定の抵抗を提供する前記ステップは、オンチップ抵抗をトリミングすることによって実行される、請求項２に記載の方法。
【請求項７】
前記第２の所定の抵抗を提供する前記ステップは、オンチップ抵抗をトリミングすることによって実行される、請求項３に記載の方法。
【請求項８】
集積回路装置であって、
前記装置の温度に反比例する第１の電圧を確立するための手段と、
前記装置の前記温度に比例する第２の電圧を確立するための手段と、
前記第１および第２の電圧を比較するための手段と、
前記第１および第２の電圧が実質的に等しいときに出力信号の変更を生成するための手段とを含む、集積回路装置。
【請求項９】
前記第１の電圧を確立するための前記手段は、
カレントミラー回路の電流経路に第１の所定の抵抗を提供するための手段と、
前記第１の所定の抵抗に関して前記第１の電圧を生成するための手段とを含む、請求項８に記載の集積回路装置。
【請求項１０】
前記第２の電圧を確立するための前記手段は、
類似の電流経路に第２の所定の抵抗を提供するための手段と、
前記第２の所定の抵抗に関して前記第２の電圧を生成するための手段とを含む、請求項
９に記載の集積回路装置。
【請求項１１】
前記第１および第２の電圧を比較するための前記手段は、
前記第１および第２の電圧を差動増幅器への入力として提供するための手段を含む、請求項８に記載の集積回路装置。
【請求項１２】
出力信号を生成するための前記手段は、
前記第１および第２の電圧が等しくないときにその第１の状態を有する論理信号を生成するための手段と、
前記第１および第２の電圧が等しいときにその第２の反対の状態を備えた前記論理信号を生成するための手段とを含む、請求項１１に記載の集積回路装置。
【請求項１３】
集積回路装置であって、
前記装置の温度に反比例する第１の電圧を確立するための第１の回路と、
前記温度に比例する第２の電圧を確立するための関連する回路と、
前記第１および第２の電圧を受取るように結合されるコンパレータとを含み、前記コンパレータは前記第１および第２の電圧が実質的に等しいときにその第１の状態を有する出力信号を生成する、集積回路装置。
【請求項１４】
前記第１の回路はカレントミラー回路を含む、請求項１３に記載の集積回路装置。
【請求項１５】
前記カレントミラー回路は、前記第１の電圧を確立するためにその電流経路に第１の所定の抵抗をさらに含む、請求項１４に記載の集積回路装置。
【請求項１６】
前記カレントミラー回路に結合される差動増幅器をさらに含む、請求項１５に記載の集積回路装置。
【請求項１７】
前記関連する回路は、前記第２の電圧を確立するためにそこに第２の所定の抵抗を有する類似の電流経路を含む、請求項１５に記載の集積回路装置。
【請求項１８】
前記コンパレータは、前記第１および第２の電圧を受取るように結合される差動増幅器を含む、請求項１３に記載の集積回路装置。
【請求項１９】
前記第１の所定の抵抗はトリミングによって確立される、請求項１５に記載の集積回路装置。
【請求項２０】
前記第２の所定の抵抗はトリミングによって確立される、請求項１７に記載の集積回路装置。
【請求項２１】
前記第１および関連する回路は、ＭＯＳトランジスタを含む第１および第２の電流経路を含む、請求項１３に記載の集積回路装置。
【請求項２２】
前記第１および第２の電流経路の前記ＭＯＳトランジスタは実質的に同等の寸法を有する、請求項２１に記載の集積回路装置。
【請求項２３】
前記第１および第２の電流経路の前記ＭＯＳトランジスタは実質的に同等のゲート−ソースおよびドレイン−ソースの電圧特性を有する、請求項２１に記載の集積回路装置。
【請求項２４】
前記コンパレータは、前記第１および第２の電圧が実質的に等しくないときにその第２の反対の状態を有する前記出力信号を生成するようにさらに動作する、請求項１３に記載
の集積回路装置。
【請求項２５】
集積回路装置であって、
前記装置の温度に反比例する第１の電圧を確立するための手段と、
前記装置の前記温度に比例する第２の電圧を確立するための手段とを含み、
前記第１の電圧を確立するための前記手段および前記第２の電圧を確立するための前記手段は、前記第１の電圧および前記第２の電圧が実質的に等しい前記温度で実質的に同一の電圧でバイアスされる実質的に同一のトランジスタを利用する、集積回路装置。
【請求項２６】
前記実質的に同一のトランジスタはＭＯＳトランジスタを含む、請求項２５に記載の集積回路装置。
【請求項２７】
前記第１の電圧を確立するための前記手段および前記第２の電圧を確立するための前記手段は、ＭＯＳトランジスタのそれぞれの対を含む、請求項２５に記載の集積回路装置。
【請求項２８】
ＭＯＳトランジスタの前記それぞれの対の各々は、直列に結合されたＰチャネルおよびＮチャネルトランジスタを含む、請求項２７に記載の集積回路装置。
【請求項２９】
前記第１の電圧を確立するための前記手段は、そこに直列に結合された付加的なトランジスタをさらに含む、請求項２５に記載の集積回路装置。
【請求項３０】
前記付加的なトランジスタはバイポーラトランジスタを含む、請求項２９に記載の集積回路装置。
【請求項３１】
前記バイポーラトランジスタはＰＮＰトランジスタを含む、請求項２０に記載の集積回路装置。
【請求項３２】
集積回路装置のための温度検知方法であって、
前記装置の温度に反比例する第１の電圧を確立するステップと、
前記装置の前記温度に比例する第２の電圧を確立するステップと、
前記第１および第２の電圧を比較するステップとを含む、方法。
【請求項３３】
前記第１の電圧を確立するための前記ステップおよび前記第２の電圧を確立するための前記ステップは、
実質的に同一のトランジスタを提供するステップと、
前記第１および前記第２の電圧が実質的に等しい前記温度で実質的に同一の電圧で実質的に同一のトランジスタをバイアスするステップとによって実行される、請求項３２に記載の方法。
【請求項３４】
実質的に同一のトランジスタを提供する前記ステップは、ＭＯＳトランジスタによって実行される、請求項３３に記載の方法。
【請求項３５】
前記第１の電圧を確立する前記ステップ、および前記第２の電圧を確立する前記ステップは、ＭＯＳトランジスタのそれぞれの対によって実行される、請求項３２に記載の方法。
【請求項３６】
前記第１の電圧を確立する前記ステップは、
前記ＭＯＳトランジスタのそれぞれの対に直列に結合される付加的なトランジスタを提供するステップをさらに含む、請求項３２に記載の方法。
【請求項３７】
付加的なトランジスタを提供する前記ステップは、バイポーラトランジスタによって実行される、請求項３６に記載の方法。
【請求項３８】
前記第１および第２の電圧を比較する前記ステップは、コンパレータによって実行される、請求項３２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
この発明は、一般に集積回路装置の分野に関する。特に、この発明は、集積回路装置、特に動的ランダムアクセスメモリ（ＤＲＡＭ）のための温度の検知および監視の技術に関する。
【背景技術】
【０００２】
静的ランダムアクセスメモリ（ＳＲＡＭ）および他の集積回路データ記憶技術を上回るＤＲＡＭの利点には、各セルが典型的には単一の小さなキャパシタおよび関連するパストランジスタを含むという点でそれらの構造が非常に単純であるという点がある。しかしながら、これらキャパシタは最大限のメモリ密度を提供するように非常に小さく作られ、それらは最良の環境下で短時間のみ電荷を保持することができるため、頻繁にリフレッシュしなければならない。
【特許文献１】米国特許第６，１５７，２４４号
【特許文献２】米国特許第６，５３１，９１１号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
つまり、このリフレッシュ動作を実現するための回路は、電荷が漏れてデータの状態が失われる前に、ＤＲＡＭアレイ内の各セルの内容を読出し、新鮮な「電荷」を用いて各セルをリフレッシュする役割を果たす。一般に、この「リフレッシュ」はメモリアレイ内の各「行」を読出しかつ復元することによって行なわれ、各メモリセルキャパシタの内容を読出しかつ修復するプロセスは、電荷を再確立し、ひいてはデータの状態を再確立する。
【０００４】
スンドアローンであれ、組込みであれ、ＤＲＡＭメモリの別の局面は、セルの内容をリフレッシュしなければならない頻度は装置の温度の関数であるという点である。低い動作温度では、メモリは高温のときほど頻繁にリフレッシュする必要はない。このリフレッシュ動作はメモリアクセスの全体的な待ち時間に加わるため、メモリへのより素早い「読出」および「書込」の必要性を考慮すれば、そのときの現在の動作温度を正確に検知しかつメモリのリフレッシュを最低限可能なレートに調節するための能力が非常に望ましい。
【０００５】
集積回路装置のための従来の温度検知技術は一般に、定電圧（または電流）を温度に比例する電圧（または電流）と比較する。さらに、従来の技術は一般に、実質的にドレイン−ソース電圧に依存しないドレイン−ソース電流を有するカレントミラートランジスタに依存する。或る集積回路装置のための特定の温度検知技術の実現は、たとえば、２０００年１２月５日に発行された「電源非依存温度センサ（“Power Supply Independent Temperature Sensor”）」と題される米国特許第６，１５７，２４４号、および２００３年３月１１日に発行された「低電力バンドギャップ基準および温度センサ回路（“low-Power Band-Gap Reference and Temperature Sensor Circuit”）」と題される第６，５３１，９１１号に説明されている。
【課題を解決するための手段】
【０００６】
発明の概要
この発明は、集積回路装置のための温度の検知および監視の技術を開示し、これは温度に反比例する電圧を温度に比例する電圧と比較し、それによって差動電圧対温度を増加させることを含む。これら２つの電圧は、或る所与の温度で等しくなるように設計され、比較回路は、その所与の温度で論理レベル「ハイ」から論理レベル「ロー」へと変化する信
号を生成する。各トリップ点電流経路に付加的なトランジスタを含めることによって、カレントミラートランジスタのゲート−ソースおよびドレイン−ソースの電圧は温度トリップ点で等しくなるようにされる。
【０００７】
特にここに開示されるのは、集積回路装置のための温度検知方法であって、装置の温度に反比例する第１の電圧を確立するステップと、装置の温度に比例する第２の電圧を確立するステップと、第１および第２の電圧を比較するステップと、前記第１および第２の電圧が実質的に等しいときに出力信号を生成するステップとを含む。
【０００８】
さらにここに開示されるのは、集積回路装置であって、装置の温度に反比例する第１の電圧を確立するための第１の回路と、温度に比例する第２の電圧を確立するための関連する回路と、第１および第２の電圧を受取るように結合されるコンパレータとを含み、コンパレータは、第１の電圧が第２の電圧より低いときにその第１の状態を有し、かつ第１の電圧が第２の電圧より高いときに第２の状態を有する出力信号を生成する。
【０００９】
この発明の上述および他の特徴ならびに目的、およびそれらを実現する態様は、添付の図面とともに好ましい実施例の以下の説明を参照することによって明らかになり、この発明自身が最もよく理解されるであろう。
【発明を実施するための最良の形態】
【００１０】
代表的な実施例の説明
図１Ａおよび図１Ｂを参照すると、この発明の技術による温度監視回路１００の代表的な実施例の概略図が示される。特に図１Ａを参照すると、温度監視回路１００は、そのゲートが回路接地（ＶＳ）に接続されかつそのソースが電圧源（ＶＣＣＸ）に接続されているＰチャネルトランジスタ１０２を含む。トランジスタ１０２のドレインは、そのソースが回路接地に接続され、そのゲートがＶ２５信号を受取るように接続されるＮチャネルトランジスタ１０４のドレインに接続される。トランジスタ１０２および１０４の共通接続されたドレインは、図示のように開始電圧（ＶＳＴＡＲＴ）信号が取られるノードに結合される。
【００１１】
Ｎチャネルトランジスタ１０６および１０８のゲート端子も、図示のようにＶＳＴＡＲＴノードに結合される。トランジスタ１０６および１０８のソース端子は回路接地に接続される。Ｐチャネルトランジスタ１１０は、そのソース端子がＶＣＣＸに接続され、そのゲート端子がトランジスタ１０８のドレイン端子に接続されている。トランジスタ１１０のドレイン端子は、Ｐチャネルトランジスタ１１２のソース端子および電圧ＶＬＩＭがとられるノード（線「Ａ」）に結合される。トランジスタ１１２のドレイン端子はＮチャネルトランジスタ１１４のドレイン端子に接続され、トランジスタ１１４はそのソース端子がＰＮＰバイポーラトランジスタ１１６のエミッタに接続され、トランジスタ１１６はそのベースおよびコレクタの端子がともに回路接地に接続されている。トランジスタ１１４のドレイン端子は、ノードＶＮＧでそのゲートに接続され、電圧ＶＤはそのソース端子で取られる。キャパシタ接続されるＮチャネルトランジスタ１１８は、そのゲートがノードＶＬＩＭに接続され、そのドレインおよびソースの端子が回路接地で共に接続されている。
【００１２】
Ｐチャネルトランジスタ１２０は、そのソース端子がノードＶＬＩＭに接続され、そのゲート端子がノードＶＰＧでトランジスタ１１２のゲート端子に接続されており、これはトランジスタ１０６のドレイン端子（線「Ｂ」）に接続される。トランジスタ１２０のドレイン端子も線「Ｂ」でそのゲート端子に接続され、かつそのゲート端子がノードＶＮＧでトランジスタ１１４のゲートおよびドレイン端子に接続されているＮチャネルトランジスタ１２２のドレイン端子に接続されている。ノードＶＲＴＯＰのトランジスタ１２２の
ソース端子は、抵抗１２４（図示の実施例では実質的に６０ＫΩの抵抗を有し得る）を通じて別のＰＮＰバイポーラトランジスタ１２６（ノードＶＲＢＯＴ）のエミッタ端子に結合され、トランジスタ１２６はそのベースおよびコレクタの端子も回路接地に接続されている。図示の実施例では、バイポーラトランジスタ１２６は対応するバイポーラトランジスタ１１６の実質的に１０倍の大きさになるように構成される。
【００１３】
Ｐチャネルトランジスタ１２８は、そのソース端子がＶＣＣＸに接続され、そのドレイン端子がトランジスタ１１０のゲート端子およびトランジスタ１０８のドレイン端子でノードＶＰＧＳに接続されている。Ｎチャネルトランジスタ１３０のドレイン端子もトランジスタ１２８のドレイン端子に接続され、そのゲート端子はトランジスタ１１４のドレインでノードＶＮＧに接続される。トランジスタ１３０のソース端子は、そのソース端子が回路接地に接続され、そのゲート端子がＶＣＣＸに接続されているＮチャネルトランジスタ１３６のドレイン端子に接続されている。
【００１４】
同様に、Ｐチャネルトランジスタ１３２は、そのソース端子がＶＣＣＸに接続され、そのゲート端子がそのドレインに接続され、ノードＶＬＰＧでトランジスタ１２８のゲートに接続されている。トランジスタ１３２のドレイン端子は、そのソース端子もトランジスタ１３６のドレインに接続されているＮチャネルトランジスタ１３４のドレイン端子に接続される。トランジスタ１３４のゲート端子は、線「Ｂ」としても示されるノードＶＰＧに接続される。
【００１５】
つまり、相互に接続されたトランジスタ１１２、１１４、１２０および１２２は電圧カレントミラー１４０を含み、各装置は実質的に２．０μ／２．０μの幅対長さの比を有する。トランジスタ１２８、１３０、１３２、１３４および１３６は差動増幅器１４２を含み、すべての装置は実質的に４．０μ／０．４μの幅対長さの比を有し、トランジスタ１３６は例外であり、これは実質的に０．５μ／５０．０μの幅対長さの比を有し得る。差動増幅器１４２は、ＶＬＩＭでの電圧を、実質的にＶＮＧに等しいＶＰＧ電圧につながるレベルに制限する役割を果たす。
【００１６】
トランジスタ１０６および１０８は実質的に２．０μ／２０．０μの幅対長さの比を有し、トランジスタ１０２は実質的に０．５μ／１０．０μの幅対長さの比を有し、トランジスタ１０４は実質的に１０．０μ／０．４μの幅対長さの比を有し、トランジスタ１１０は実質的に２．４μ／０．９６μの幅対長さの比を有し、キャパシタ接続されるトランジスタ１１８は実質的に５００．０μ／６．０μの幅対長さの比を有し得る。
【００１７】
図１Ｂを特に参照すると、温度監視回路１００の付加的な構成要素がノードＶＬＩＭ（線「Ａ」）およびノードＶＰＧ（線「Ｂ」）に接続されるものとして示される。キャパシタの結合されるＮチャネルトランジスタ１５０は、そのゲートがノードＶＬＩＭに接続され、そのソースおよびドレインの端子が回路接地で共に接続されている。Ｐチャネルトランジスタ１５２は、そのソース端子がノードＶＬＩＭに接続され、そのゲート端子がノードＶＰＧに接続されている。トランジスタ１５２のドレイン端子は、そのソース端子（ノードＶ２５）が抵抗１５６を通じて回路接地に結合されているＮチャネル１５４の共通接続されるドレインおよびゲート端子に接続される。図示の代表的な実施例では、抵抗１５６は実質的に６１８ＫΩの値を有し得る。
【００１８】
同様に、Ｐチャネルトランジスタ１５８は、そのソース端子がノードＶＬＩＭに接続され、そのゲート端子がノードＶＰＧに接続されている。トランジスタ１５８のドレイン端子は、そのソース端子（ノードＶ５０）が抵抗１６２を通じて回路接地に結合されているＮチャネル１６０の共通接続されるドレインおよびゲート端子に接続される。図示の代表的な実施例では、抵抗１６２は実質的に５２２ＫΩの値を有し得る。さらに、同様に、Ｐ
チャネルトランジスタ１６４は、そのソース端子がノードＶＬＩＭに接続され、そのゲート端子がノードＶＰＧに接続されている。トランジスタ１６４のドレイン端子は、そのソース端子（ノードＶ７５）が抵抗１６８を通じて回路接地に結合されているＮチャネル１６６の共通接続されるドレインおよびゲート端子に接続される。
【００１９】
さらに、図示の代表的な実施例では、抵抗１６８は実質的に４３８ＫΩの値を有してもよく、トランジスタ１５２、１５４、１５８、１６０、１６４および１６６は、実質的に２．０μ／２．０μの幅対長さの比を有し得る。これら後者の装置は電圧カレントミラー１４０（図１Ａ）の装置と適合され、同じ電圧ドレイン−ソース（ＶDS）および電圧ゲート−ソース（ＶGS）の特性を有する。キャパシタの接続されるトランジスタ１５０は、実質的に５００．０μ／６．０μの幅対長さの比を有し得る。なお、抵抗１５６、１６２および１６８の抵抗値はトリミングによってプログラム可能にすることができる。またはこれに代えて、抵抗１２４（図１Ａ）の値も同様にトリミングによってプログラム可能にすることができる。
【００２０】
さらに図２を参照すると、上述の図面の温度モニタとともに使用するためのコンパレータ回路２００の代表的な実施例の概略図が示される。コンパレータ回路２００は、Ｐチャネルトランジスタ２０６およびＮチャネルトランジスタ２０８と並列の、直列に接続されたＰチャネルトランジスタ２０２ならびにＮチャネルトランジスタ２０４を含む。トランジスタ２０２および２０６のソース端子はＶＣＣに接続され、それらのそれぞれのゲート端子はノードＤＡＰＧでトランジスタ２０２のドレインに共通接続される。トランジスタ２０４および２０８のソース端子はノードＤＡＢでＮチャネルトランジスタ２１０のドレイン端子に接続される。トランジスタ２１０のゲート端子はＶＣＣに接続され、そのソース端子は回路接地に接続される。トランジスタ２０４のゲート端子はＶＤ信号を受取り、トランジスタ２０８のゲート端子は、後にさらに詳しく説明するようにＶ２５、Ｖ５０またはＶ７５のうちの１つのＶＩＮ信号を受取る。
【００２１】
ＤＡＯノードの中間トランジスタ２０６および２０８は、ＶＣＣと回路接地との間に接続される直列に接続されたＰチャネルトランジスタ２１２およびＮチャネルトランジスタ２１４を含む第１の相補型金属酸化膜半導体（ＣＭＯＳ）インバータの入力に接続される。このインバータの出力は、同様に接続されるＰチャネルトランジスタ２１６およびＮチャネルトランジスタ２１８を含む別のインバータの入力に接続される。この第２のインバータの出力は、さらに２つの直列に接続されるインバータ２２０および２２２を通じて適用され、入力信号ＶＩＮに応じてＶＴ１、ＶＴ２またはＶＴ３のうちの１つとして信号ＶＯＵＴとして提供される。換言すると、コンパレータ回路２００は、電圧ＶＤ（温度に反比例する）をノードＶＩＮの電圧Ｖ２５、Ｖ５０またはＶ７５（これら電圧は温度に比例する）のうちの選択された１つと比較して、その所与の温度で論理レベル「ハイ」から論理レベル「ロー」へと変化する信号ＶＯＵＴを生成するように動作する。
【００２２】
図示のコンパレータ回路２００の実施例では、トランジスタ２０２および２０６は実質的に４．０μ／０．４μの幅対長さの比を有し、トランジスタ２０４および２０８は実質的に２．０μ／０．４μの幅対長さの比を有し、トランジスタ２１０は実質的に０．５μ／２５．０μの幅対長さ比を有し、トランジスタ２１２および２１６は実質的に０．５μ／１０．０μの幅対長さの比を有し、トランジスタ２１４および２１８は実質的に０．５μ／２０．０μの幅対長さの比を有し得る。
【００２３】
さらに図３を参照すると、図１Ａおよび図１Ｂの温度監視回路１００と図２のコンパレータ回路との相互接続がシステム３００としてこの発明の特定の代表的な実施例に従って示される。図示のように、３つの別々のコンパレータ回路２００が単一の温度監視回路１００とともに用いられる。コンパレータ回路２００の第１のものは、温度監視回路１００
のＶＤおよびＶ２５の出力を受取ってＶＴ１のＶＯＵＴ信号を生成するように結合される。同様に、コンパレータ回路２００の第２のものは、温度監視回路１００のＶＤおよびＶ５０の出力を受取ってＶＴ２のＶＯＵＴ信号を生成するように結合され、第３のコンパレータ回路は、温度監視回路１００のＶＤおよびＶ７５の出力を受取ってＶＴ３のＶＯＵＴ信号を生成するように結合される。
【００２４】
さらに図４を参照すると、図１Ａおよび図１Ｂの温度モニタ上で行なわれるシミュレーションのグラフが示され、温度に対して電圧が示される。明らかなように、温度監視回路１００（図１Ａおよび図１Ｂ）はコンパレータ回路２００（図２）とともにシステム３００（図３）を形成し、温度に反比例する電圧（ＶＤ）を温度に比例する電圧（たとえば、Ｖ２５、Ｖ５０およびＶ７５）と比較して、それによって差動電圧対温度を増加させる。これら２つの電圧は、図示のように或る所与の温度で等しくなるように設計され、２５℃ではＶＤ＝Ｖ２５であり、５０℃ではＶＤ＝Ｖ５０であり、７５℃ではＶＤ＝Ｖ７５である。応答して、関連するコンパレータ回路２００は、それぞれ２５℃、５０℃および７５℃で論理レベル「ハイ」から論理レベル「ロー」へとＶＴ１、ＶＴ２およびＶＴ３を変化させる信号を生成する。
【００２５】
２５℃では、電圧Ｖ２５はＶＤの電圧に等しい。これは、トランジスタ１１２および１１４にわたって低下する合計電圧がトランジスタ１５２および１５４にわたって低下する電圧に等しいからである。トランジスタ１１２のゲートの電圧はトランジスタ１５２のゲートの電圧に等しいため、トランジスタ１１２および１５２を通る電流は等しく、トランジスタ１５４のゲートはトランジスタ１１４のゲートと同じ電圧にバイアスされる。この点で、トランジスタ１１２およびトランジスタ１５２は、トランジスタ１１４および１５４と同一にバイアスされる。それぞれＶ５０およびＶ７５、ならびにそれらの関連するトランジスタに対して５０℃および７５℃で類似の状態が当てはまる。
【００２６】
この発明の原則を特定の回路および電源対電圧の点とともに説明してきたが、上述の説明は例によるものにすぎず、この発明の範囲を制限するものではないことが明らかに理解される。特に、上述の開示は関連技術の当業者に他の変形例を示唆することが理解される。そのような変形例は、それ自身が既に知られ、既にここに説明された特徴の代わりにまたはそれに加えて使用され得る他の特徴を伴い得る。この出願では請求項は特徴の特定の組合せに対して作成されているが、この開示の範囲は、そのようなものがいずれかの請求項でここで特許請求されるものと同じ発明に関するか否か、およびこの発明が直面する技術的な同じ課題のいずれかまたはすべてを軽減するか否かにかかわらず、明示的または暗示的に開示される特徴の新しい組合せまたは新規の特徴、または関連技術の当業者に明らかなその一般化または変形も含む。ここに出願人は、この出願またはそこから派生するさらなる出願の続行中にそのような特徴および／またはそのような特徴の組合せに新しい請求項を作成する権利を保持する。
【図面の簡単な説明】
【００２７】
【図１Ａ】この発明の技術による温度監視回路の代表的な実施例の概略図である。
【図１Ｂ】この発明の技術による温度監視回路の代表的な実施例の概略図である。
【図２】上述の図面の温度モニタとともに使用するためのコンパレータ回路の代表的な実施例の概略図である。
【図３】この発明の特定の代表的なシステムによるいくつかの図２のコンパレータ回路と図１Ａおよび図１Ｂの温度監視回路との相互接続を示す図である。
【図４】図１Ａおよび図１Ｂの温度モニタ上で行なわれるシミュレーションのグラフであり、温度に関して電圧を示す。
【符号の説明】
【００２８】
１００  温度監視回路、１０２  Ｐチャネルトランジスタ、２００  コンパレータ回路。
【図１Ａ】
2006279012.tif 000003
【図１Ｂ】
2006279012.tif 000004
【図２】
2006279012.tif 000005
【図３】
2006279012.tif 000006
【図４】
2006279012.tif 000007