(57)【要約】【課題】ＳＰＥ方式及び後続熱処理を用いてコンタクト物質をエピタキシャルシリコンとして形成する場合に発生する後続ＣＭＰ工程でのディッシング現象を最小化させること。【解決手段】  接合層が形成された半導体基板の上部に層間絶縁膜を形成するステップと、前記層間絶縁膜をエッチングして前記接合層を露出させるコンタクトホールを形成するステップと、前記コンタクトホールの底面の自然酸化膜を除去するための表面洗浄ステップと、固相エピタキシー方式を用いて前記コンタクトホールを埋めるコンタクト層を形成するが、前記接合層とのコンタクト領域ではエピタキシャル層に成長させ、前記コンタクトホールの残りの領域及び前記層間絶縁膜の表面では非晶質層に成長させるステップと、前記コンタクト層の非晶質層を選択的に平坦化させ、セルランディングプラグコンタクトを形成するステップとを含む。【選択図】図３Ｄ
2006303402.tif 000002
【特許請求の範囲】
【請求項１】
接合層が形成された半導体基板の上部に層間絶縁膜を形成するステップと、
前記層間絶縁膜をエッチングして前記接合層を露出させるコンタクトホールを形成するステップと、
前記コンタクトホールの底面の自然酸化膜を除去するための前洗浄ステップと、
固相エピタキシー方式を用いて前記コンタクトホールを埋め、エピタキシャル層と非晶質層とからなったコンタクトホールを形成するステップと、
前記コンタクト層の非晶質層を選択的に平坦化させ、セルランディングプラグコンタクトを形成するステップと
を含むことを特徴とする半導体素子のコンタクト形成方法。
【請求項２】
前記接合層とのコンタクト領域ではエピタキシャル層に成長させ、前記コンタクトホールの残りの領域及び前記層間絶縁膜の表面では非晶質層に成長させるステップ
を含むことを特徴とする請求項１に記載の半導体素子のコンタクト形成方法。
【請求項３】
前記セルランディングプラグコンタクトを形成した後、
前記セルランディングプラグコンタクトを構成するコンタクト層を全てエピタキシャル層に再成長させるための後続熱処理工程を行うステップ
をさらに含むことを特徴とする請求項１に記載の半導体素子のコンタクト形成方法。
【請求項４】
前記後続熱処理工程は、
５００℃〜７００℃の温度範囲で、１０時間から３０分間、窒素雰囲気で行うことを特徴とする請求項３に記載の半導体素子のコンタクト形成方法。
【請求項５】
前記コンタクト層を形成するステップは、
前記前洗浄ステップ後に、時間の遅延なく非晶質層蒸着装置に真空でローディングさせて行うことを特徴とする請求項１に記載の半導体素子のコンタクト形成方法。
【請求項６】
前記コンタクト層を形成するステップは、
ＲＰＣＶＤ、ＬＰＣＶＤ、ＶＬＰＣＶＤ、ＰＥＣＶＤ、ＵＨＶＣＶＤ、ＲＴＣＶＤ、ＡＰＣＶＤ、またはＭＢＥのうちから選択されることを特徴とする請求項５に記載の半導体素子のコンタクト形成方法。
【請求項７】
前記エピタキシャル層と非晶質層とからなるコンタクト層を形成する固相エピタキシー方式は、
ＳｉＨ４／ドーピングガスの混合ガスを供給しながら、１５０ｔｏｒｒ〜２００ｔｏｒｒの圧力と４００℃〜７００℃の温度とで２０分から３分間行うが、前記ＳｉＨ４の流量は５００ｓｃｃｍ〜８００ｓｃｃｍにし、前記ドーピングガスの流量は２０ｓｃｃｍ〜５０ｓｃｃｍにして進行することを特徴とする請求項１から５のいずれか一項に記載の半導体素子のコンタクト形成方法。
【請求項８】
前記ドーピングガスでＰＨ３を流し、前記非晶質層内の燐のドーピング濃度を１Ｅ１９〜１Ｅ２１ａｔｏｍｓ／ｃｍ３の水準に維持させることを特徴とする請求項７に記載の半導体素子のコンタクト形成方法。
【請求項９】
前記ドーピングガスでＡｓＨ３を流し、前記非晶質層内の砒素のドーピング濃度を１Ｅ１９〜１Ｅ２１ａｔｏｍｓ／ｃｍ３の水準に維持させることを特徴とする請求項７に記載の半導体素子のコンタクト形成方法。
【請求項１０】
前記コンタクト層を形成するステップは、
Ｈ２ガスを雰囲気ガスにして進行することを特徴とする請求項７に記載の半導体素子のコンタクト形成方法。
【請求項１１】
前記コンタクト層は、
シリコン、ゲルマニウム、またはシリコンゲルマニウムから形成することを特徴とする請求項１に記載の半導体素子のコンタクト形成方法。
【請求項１２】
前記コンタクト層は、
４００℃〜７００℃の温度で３００Å〜３０００Åの厚さで形成することを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項１３】
前記前洗浄は、
乾式洗浄または湿式洗浄で行うことを特徴とする請求項１に記載の半導体素子のコンタクト形成方法。
【請求項１４】
前記湿式洗浄は、
ＨＦ−ｌａｓｔ洗浄またはＢＯＥ−ｌａｓｔ洗浄で行うことを特徴とする請求項１３に記載の半導体素子のコンタクト形成方法。
【請求項１５】
前記乾式洗浄は、
プラズマ洗浄または熱ベーク工程で行うことを特徴とする請求項１３に記載の半導体素子のコンタクト形成方法。
【請求項１６】
前記プラズマ洗浄工程時に使用するガスは、水素（Ｈ２）、水素／窒素（Ｈ２／Ｎ２）、フッ化窒素（ＮＦ３）、アンモニア（ＮＨ３）またはＣＦ４のうちから選択して使用することを特徴とする請求項１５に記載の半導体素子のコンタクト形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造技術に関し、特に、半導体素子のコンタクト形成方法に関する。
【背景技術】
【０００２】
半導体素子が段々小型化、高集積化されながら、コンタクト面積が減少するにつれてコンタクト抵抗の増加と動作電流の減少現象とが現れている。このため、半導体素子のｔＷＲ不良及びデータリテンションタイム特性の低下のような素子劣化現象が現れている。
【０００３】
このような状況で、素子のコンタクト抵抗を低め、動作電流を向上させようとしてシリコン基板の接合部分のドーパント濃度を高めたり、コンタクト物質として使用するポリシリコン内のドーパントである燐（Ｐｈｏｓｐｈｏｒｏｕｓ；Ｐ）の濃度を高めたりする方法が提案された。
【０００４】
しかし、コンタクト物質として使用するポリシリコンは自体の抵抗が非常に高いだけでなく、装置にウエーハをローディング（Ｌｏａｄｉｎｇ）する時形成される微細な酸化膜が存在するため、コンタクト抵抗を低めることに限界がある。
【０００５】
従って、コンタクト物質としてポリシリコンを使用することは、半導体素子が続けて高集積化される傾向に従って、コンタクト抵抗を低め、素子の特性を向上させることが難しい。
【０００６】
最近、コンタクト抵抗を低めるだけでなく、素子の特性を向上させるために導入された技術がシングルタイプのＣＶＤ装置で形成させるエピタキシャルシリコン（Ｅｐｉｔａｘｉａｌ  ｓｉｌｉｃｏｎ）であり、このエピタキシャルシリコンを形成する方法としては、ＳＥＧ（Ｓｅｌｅｃｔｉｖｅ  Ｅｐｉｔａｘｉａｌ  Ｇｒｏｗｔｈ）方式とＳＰＥ（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）方式が活発に研究、開発されている。
【０００７】
このうち、通常の半導体素子の製造工程にそのまま適用しながら、低温でエピタキシャル蒸着が可能であり、低濃度のドーピング濃度だけでも十分にポリシリコンの問題点を克服できる技術がＳＰＥ方式である。
【０００８】
ＳＰＥ方式を用いる場合、ＳｉＨ４／ＰＨ３ガスを使用して５００℃〜６５０℃の温度で燐ドーピングは、比較的低い５Ｅ１９〜２Ｅ２０（５×１０１９〜２×１０２０）ａｔｏｍｓ／ｃｍ３の濃度を有する非晶質シリコンから形成される。このように蒸着された非晶質シリコンは、直ちに比較的低温での熱処理工程を行うと（ほぼ５００℃〜６５０℃の温度範囲で１０時間から３０分間、窒素雰囲気で行う）、基板の界面からエピタキシャルシリコンがコンタクトの上部領域に再成長する。
【０００９】
図１Ａは従来の技術に係る６１０℃で進行した、ＳＰＥ方式で形成したコンタクト物質の透過電子顕微鏡の結果であり、図１Ｂは従来の技術に係るＳＰＥ方式で形成したコンタクト物質に対して後続熱処理した後、全体のコンタクト内の非晶質シリコンがエピタキシャルシリコンに再成長したことを示す結果である。
【００１０】
図１Ａを参照すると、ＳＰＥ方式を用いてコンタクト物質を形成する場合に、半導体基板の表面ではエピタキシャルシリコンＡが成長し、残りのコンタクトホールには非晶質シリコンＢが形成される。
【００１１】
このように、エピタキシャルシリコンと非晶質シリコンとが共に存在する状態で後続熱処理を進行すれば、図１Ｂに図示されたように、エピタキシャルシリコンＡと非晶質シリコンＢとが共にエピタキシャルシリコンＡ′Ａ″に再成長する。
【００１２】
前述したように、ＳＰＥ方式及び後続熱処理を通してコンタクト物質をエピタキシャルシリコンとして形成した後に、化学的な機械的研磨を行ってセルランディングプラグコンタクトを形成し、セルランディングプラグコンタクトの上部にビットラインコンタクトＢＬＣまたはストレージノードコンタクトＳＮＣを形成する。
【００１３】
しかし、ＳＰＥ方式でコンタクト物質を形成し、コンタクト物質をエピタキシャルシリコンに再成長させる後続熱処理及びＣＭＰ工程の順序で進行する従来の技術のセルランディングプラグコンタクトの製造工程には、次のような問題点がある。
【００１４】
まず、セルランディングプラグコンタクトを形成するためのＣＭＰ工程時に研磨される物質がエピタキシャルシリコンであり、このようなエピタキシャルシリコンはＣＭＰ工程時にディッシングが顕著に発生することが知られている。
【００１５】
例えば、ＣＭＰ工程時に、エピタキシャルシリコン（またはポリシリコン）を研磨する場合に発生するディッシング程度が非晶質シリコンを研磨する場合に発生するディッシングに比べて顕著に増加して素子の信頼性及び収率を低下させる。
【００１６】
図２Ａは従来の技術に係る非晶質シリコンのＣＭＰ工程時に発生したディッシングの程度を示した写真であり、図２Ｂは従来の技術に係るエピタキシャルシリコンのＣＭＰ工程時に発生したディッシングの程度を示した写真である。
【００１７】
図２Ａ及び図２Ｂを参照すると、非晶質シリコンのＣＭＰ工程時には、ディッシングが４３０Å程度で発生したが、エピタキシャルシリコンのＣＭＰ工程時にはディッシングが５４７Å程度で非常に顕著に発生していることがわかる。
【００１８】
このように、ディッシングが顕著に発生した状態で、後続ビットラインコンタクトの形成のためのコンタクトホールエッチングを進行すれば、コンタクトホールのＣＤ（Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ）がかなり減少する傾向をみせ（図２Ｃを参照）、このため、完成された半導体素子でフェイル（Ｆａｉｌ）発生の可能性が大きくなり、素子の収率を低下させる。
【００１９】
図２Ｃは従来の技術に係るコンタクト物質のディッシングが顕著に発生した状態で後続ビットラインコンタクトの形成のためのコンタクトホールエッチングを行う場合、コンタクトホールのＣＤ（ＢＬＣ  ＣＤ）が減少することを示す写真である。
【特許文献１】特開平０９−３２１２９６
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は、上記した従来の技術の問題点を解決するために提案されたものであって、固相エピタキシーＳＰＥ方式及び後続熱処理を用いてコンタクト物質をエピタキシャルシリコンとして形成する場合に発生する後続ＣＭＰ工程でのディッシング現象を最小化させ得る半導体素子のコンタクト形成方法を提供することにその目的がある。
【課題を解決するための手段】
【００２１】
上記の目的を達成するための本発明のコンタクト形成方法は、接合層が形成された半導体基板の上部に層間絶縁膜を形成するステップと、前記層間絶縁膜をエッチングして前記接合層を露出させるコンタクトホールを形成するステップと、前記コンタクトホールの底面の自然酸化膜を除去するための前洗浄ステップと、固相エピタキシー方式を用いて前記コンタクトホールを埋めるコンタクト層を形成するが、前記接合層とのコンタクト領域ではエピタキシャル層に成長させ、前記コンタクトホールの残りの領域及び前記層間絶縁膜の表面では非晶質層に成長させるステップと、前記コンタクト層の非晶質層を選択的に平坦化させ、セルランディングプラグコンタクトを形成するステップとを含むことを特徴とし、前記セルランディングプラグコンタクトを形成した後、前記セルランディングプラグコンタクトを構成するコンタクト層を全てエピタキシャル層に再成長させるための後続熱処理工程を進行するステップをさらに含むことを特徴とし、前記後続熱処理工程は、５００℃〜７００℃の温度範囲で、１０時間から３０分間、窒素雰囲気で行うことを特徴とする。
【発明の効果】
【００２２】
本発明は、固相エピタキシー工程の再成長のための後続熱処理工程を省略したり、セルランディングプラグコンタクトの形成のためのＣＭＰ工程後に行ったりすることにより、半導体素子のコンタクト抵抗を低めるだけでなく、信頼性及び収率を向上させることができる効果がある。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の属する技術分野で通常の知識を持つ者が本発明の技術的思想を容易に実施できる程度に詳しく説明するために、本発明の一番望ましい実施例を、添付図面を参照して説明する。
【００２４】
図３Ａ乃至図３Ｄは本発明の第１の実施例に係る半導体素子のコンタクト形成方法を図示した工程断面図である。
【００２５】
図３Ａに図示されたように、半導体基板２１の上部に素子間の分離のための素子分離（ｉｓｏｌａｔｉｏｎ）工程を行って素子分離膜２２を形成した後、半導体基板２１の選択された領域上にゲート絶縁膜２３、ゲート電極２４、ゲートハードマスク２５の順序に積層されたゲートパターンを形成する。
【００２６】
次いで、ゲートパターンを含んだ半導体基板２１上に絶縁膜を蒸着した後、全面エッチングしてゲートパターンの両側壁に接するゲートスペーサー２６を形成する。この時、ゲートハードマスク２５とゲートスペーサー２６とは後続層間絶縁膜とエッチング選択比とを有する物質を用いるが、層間絶縁膜がシリコン酸化膜である場合、シリコン窒化膜（ｓｉｌｉｃｏｎ  ｎｉｔｒｉｄｅ）を用いる。
【００２７】
次に、ゲートパターン間に露出された半導体基板２１に、公知のイオン注入法を用いてトランジスタのソース／ドレインの役割を果たす接合層２７を形成する。ここで、接合層２７はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造となり得るし、砒素（Ａｓ）のようなｎ型ドーパントまたはボロン（Ｂｏｒｏｎ）のようなｐ型ドーパントがイオン注入されている。
【００２８】
尚、ゲートパターンを含んだ半導体基板２１上に層間絶縁膜（Ｉｎｔｅｒ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ；ＩＬＤ）２８を蒸着する。この時、層間絶縁膜２８は酸化物を用いるが、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＵＳＧ（Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、またはＢＳＧ（Ｂｏｒｏｎ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）のうちから選択されるシリコン酸化膜系物質を用いる。
【００２９】
さらに、ゲートパターンの上部が露出するまで層間絶縁膜２８を、ＣＭＰ工程を通して平坦化させる。次いで、フォト／エッチング工程、即ち、感光膜塗布、露光及び現像を通してコンタクトマスクを形成した後、コンタクトマスク（図示省略）をエッチングマスクとして層間絶縁膜２８をエッチングし、セルランディングプラグコンタクトのためのコンタクトホール２９を形成する。
【００３０】
この時、超高集積素子では、下部層とのフォト／エッチング工程マージンが不足であるため、層間絶縁膜２８をゲートハードマスク２５及びゲートスペーサー２６とエッチング選択比の良い条件で自己整列コンタクトエッチング（Ｓｅｌｆ  Ａｌｉｇｎｅｄ  Ｃｏｎｔａｃｔ；ＳＡＣ）を行う。このため、フォト工程によって露出された層間絶縁膜２８であるシリコン酸化膜系物質は早い速度でエッチングされるが、ゲートハードマスク２５及びゲートスペーサー２６であるシリコン窒化膜のエッチング速度は遅いため、ゲートパターンの上部または側壁のシリコン窒化膜はある程度保護されながら半導体基板２１の接合層２７を露出させる。
【００３１】
一方、層間絶縁膜２８をエッチングして形成されたコンタクトホール２９の側壁及び底面にはエッチング残留物（図示されない）が残留し、接合層２７の表面にはエッチング工程によるシリコン格子欠陥が発生する。また、コンタクトホール２９が形成されながら露出された接合層２７の表面には自然酸化膜が形成される。エッチング残留物は素子の漏洩電流特性を低下させ、自然酸化膜はコンタクト抵抗を増加させて素子の電気的な特性を低下させる要因となる。
【００３２】
従って、コンタクトホール２９の形成後、コンタクト物質の形成前の前洗浄（Ｐｒｅ−ｃｌｅａｎｉｎｇ）工程として、乾式洗浄または湿式洗浄を行うが、湿式洗浄はＨＦ−ｌａｓｔ洗浄（ＨＦ溶液を最後に適用する洗浄）またはＢＯＥ（Ｂｕｆｆｅｒｅｄ  Ｏｘｉｄｅ  Ｅｔｃｈａｎｔ）−ｌａｓｔ洗浄を適用し、乾式洗浄はプラズマ洗浄または熱ベイク工程を適用する。このような前洗浄工程は常温〜５００℃の範囲で行う。
【００３３】
ＨＦ−ｌａｓｔ洗浄はＨＦ（Ｈｙｄｒｏｇｅｎ  Ｆｌｕｏｒｉｄｅ）系洗浄を最後に行うものであって、例えば、ＨＦ−ｌａｓｔ洗浄としては、ＲＮＯ［Ｒ（Ｈ２ＳＯ４＋Ｈ２Ｏ２）＋Ｎ（ＮＨ４ＯＨ＋Ｈ２Ｏ２）＋Ｏ（ＨＦ系列ＢＯＥ）］、ＲＮＦ［Ｒ（Ｈ２ＳＯ４＋Ｈ２Ｏ２）＋Ｎ（ＮＨ４ＯＨ＋Ｈ２Ｏ２）＋ＨＦ］、ＲＯ、ＮＯ、ＲＦ洗浄を用いる。ここで、ＲはＳＰＭともいう。
そして、プラズマ洗浄工程時に使用するガスは、水素、水素／窒素混合ガス、ＣＦ系列ガス、ＮＦ系列ガス、ＮＨ系列ガスを用いる。例えば、水素（Ｈ２）、水素／窒素（Ｈ２／Ｎ２）、フッ化窒素（ＮＦ３）、アンモニア（ＮＨ３）、ＣＦ４を用いる。
【００３４】
前述した一連の前洗浄工程はコンタクトホール２９の露出部位の清浄状態の維持のために、時間の遅延なく連続的に行い、前洗浄工程後、時間の遅延なくＳＰＥ工程を行う。
【００３５】
図３Ｂに図示されたように、ＳＰＥ工程（以下、‘固相エピタキシー工程’と称する）を行って、コンタクトホール２９（図３Ａ参照）の埋める厚さ（３００Å〜３０００Å）で非晶質シリコン３１を成長させる。この時、ＳＰＥ工程時、初期蒸着状態（Ａｓ−ｄｅｐｏｓｉｔｅｄ）では、コンタクトホール２９の底面上にエピタキシャルシリコン３０が形成され、蒸着が進行するほどエピタキシャルシリコン３０上に非晶質シリコン３１が形成される。
【００３６】
例えば、エピタキシャルシリコン３０と非晶質シリコン３１とを成長させるための固相エピタキシー工程は、Ｈ２ガス雰囲気でＳｉＨ４／ＰＨ３の混合ガスを供給しながら、１５０ｔｏｒｒ〜２００ｔｏｒｒの圧力と４００℃〜７００℃の温度で２０分から３分間行うが、ＳｉＨ４の流量は５００ｓｃｃｍ〜８００ｓｃｃｍとし、ＰＨ３の流量は２０ｓｃｃｍ〜５０ｓｃｃｍとして進行する。このように、非晶質シリコン３１は成長の途中にドーピングガスであるＰＨ３を流すことにより、非晶質シリコン３１内の燐（Ｐ）のドーピング濃度を比較的低い１Ｅ１９〜１Ｅ２１（１×１０１９〜１×１０２１）ａｔｏｍｓ／ｃｍ３水準に維持させる。
【００３７】
一方、非晶質シリコン３１内にドーピングされる不純物は砒素（Ａｓ）も可能であるが、この時は、成長の途中にドーピングガスでＡｓＨ３を流す。望ましくは、砒素（Ａｓ）をドーピングさせる固相エピタキシー工程は、Ｈ２ガス雰囲気でＳｉＨ４／ＡｓＨ３の混合ガスを供給しながら１５０ｔｏｒｒ〜２００ｔｏｒｒの圧力と４００℃〜７００℃の温度で２０分から３分間行うが、ＳｉＨ４の流量は５００ｓｃｃｍ〜８００ｓｃｃｍとし、ＡｓＨ３の流量は２０ｓｃｃｍ〜５０ｓｃｃｍとして行う。このように、非晶質シリコン３１は成長の途中にＡｓＨ３を流すことにより、非晶質シリコン３１内の砒素（Ａｓ）のドーピング濃度を比較的低い１Ｅ１９〜１Ｅ２１（１×１０１９〜１×１０２１）ａｔｏｍｓ／ｃｍ３の水準に維持させる。
【００３８】
上記のように、非晶質シリコン３１を固相エピタキシー工程によって成長させる蒸着方式は、ＲＰＣＶＤ（Ｒｅｄｕｃｅｄ  ｐｒｅｓｓｕｒｅ  ＣＶＤ）、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）、ＶＬＰＣＶＤ（Ｖｅｒｙ  Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）、ＵＨＶＣＶＤ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｖａｃｕｕｍ  ＣＶＤ）、ＲＴＣＶＤ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  ＣＶＤ）、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｅ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）、またはＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）のうちから選択される。
【００３９】
上記固相エピタキシー（ＳＰＥ）工程を用いてコンタクト物質として使用する非晶質シリコン３１とエピタキシャルシリコン３０とを形成したが、固相エピタキシー工程によって形成されるコンタクト物質はシリコンの他にゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）も適用できる。即ち、エピタキシャルゲルマニウム／非晶質ゲルマニウム、エピタキシャルシリコンゲルマニウム／非晶質シリコンゲルマニウムとしても形成できる。
【００４０】
一方、固相エピタキシー工程時、初期蒸着状態でエピタキシャルシリコン３０が成長する理由は、前洗浄工程を行った後、時間の遅延なく非晶質層蒸着装置（例えば、非晶質シリコン蒸着装置）に真空でローディングさせること（Ｖａｃｕｕｍ  ｌｏａｄｉｎｇ）を一つ目の理由として挙げることができる。前洗浄工程時、ＳＰＭ（Ｈ２ＳＯ４：Ｈ２Ｏ２＝１：２０  ＠９０℃）と３００：１  ＢＯＥを用いて洗浄を行うと、半導体基板の表面は水素終末処理（シリコン基板の表面のシリコンダングリングボンド（ｄａｎｇｌｉｎｇ  ｂｏｎｄ）が水素原子と結合された状態）されて、一定の時間、自然酸化膜の成長が抑制される。このように、自然酸化膜が抑制されるため、固相エピタキシーの初期にエピタキシャルシリコン３０が成長する。二つ目の理由としては、非晶質シリコン３１を蒸着するために導入される雰囲気ガスがＨ２ガスであるためである。即ち、Ｈ２ガスを用いることにより固相エピタキシー工程時、ガス雰囲気が酸化雰囲気でなく、還元雰囲気となり、このような還元雰囲気によって非晶質シリコンの蒸着状態でも初期にエピタキシャルシリコン３０が成長することである。
【００４１】
図３Ｃに図示されたように、非晶質シリコン３１に対してＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程で平坦化させて互いに分離されるセルランディングプラグコンタクト１００を形成する。即ち、セルランディングプラグコンタクト１００はエピタキシャルシリコン３０と非晶質シリコン３１とからなり、ＣＭＰ工程時、非晶質シリコン層３１のみ平坦化させる。
【００４２】
このように、本発明は、固相エピタキシー工程を通して形成したコンタクト物質である非晶質シリコン３１をエピタキシャルシリコンに再成長させるための後続熱処理工程を行わずに、直ちにＣＭＰ工程を行ってセルランディングプラグコンタクト１００を形成する。セルランディングプラグコンタクト１００はエピタキシャルシリコン３０と非晶質シリコン３１との二重層となる。
【００４３】
従って、ＣＭＰ工程を通して除去される部分は固相エピタキシー工程を通して形成したコンタクト物質の中で非晶質シリコン３１であり、このような非晶質シリコン３１に対するＣＭＰ工程のディッシングはエピタキシャルシリコンでのＣＭＰディッシングより５０Å〜１００Å程度小さいため、ディッシング現象が顕著に最小化される。これにより、後続セルランディングプラグコンタクト１００上にビットラインコンタクトの形成のためのコンタクトホールエッチングを行うと、コンタクトホールのＣＤ（Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ）が減少しない。
【００４４】
次に、図３Ｄに図示されたように、比較的低温で後続熱処理を行ってセルランディングプラグコンタクト１００（図３Ｃ参照）を全てエピタキシャルシリコン１００Ａに再成長させるが、セルランディングプラグコンタクト１００を構成する非晶質層３１（図３Ｃ参照）をエピタキシャルシリコンに再成長させてセルランディングプラグコンタクト１００を全てエピタキシャルシリコン１００Ａに形成する。この時、エピタキシャルシリコン１００Ａに再成長させるための後続熱処理工程は、５００℃〜７００℃の温度範囲で、１０時間から３０分間、窒素雰囲気で行う。
【００４５】
つまり、再成長のための後続熱処理を通してエピタキシャルシリコン１００Ａからなるセルランディングプラグコンタクトが形成される。
【００４６】
上記のように、第１の実施例はＳＰＥ方式で形成したコンタクト物質に対してエピタキシャルシリコンへの再成長のための熱処理工程をセルランディングプラグコンタクトを形成するＣＭＰ工程以後に行うと、ディッシングの側面から優れた特性を有するセルランディングプラグコンタクトを得ることができる。
【００４７】
図４は本発明の第１の実施例によるＣＭＰ後の結果を図示した図面であって、非晶質シリコンに対してのみＣＭＰがなされるため、ディッシングが最小化されていることがわかる。
【００４８】
図５Ａ乃至図５Ｃは本発明の第２の実施例による半導体素子のコンタクト形成方法を図示した工程断面図である。
【００４９】
図５Ａに図示されたように、半導体基板４１の上部に素子間の分離のための素子分離（ｉｓｏｌａｔｉｏｎ）工程を行って素子分離膜４２を形成した後、半導体基板４１の選択された領域上にゲート絶縁膜４３、ゲート電極４４、ゲートハードマスク４５の順序に積層されたゲートパターンを形成する。
【００５０】
次いで、ゲートパターンを含んだ半導体基板４１上に絶縁膜を蒸着した後、全面エッチングしてゲートパターンの両側壁に接するゲートスペーサー４６を形成する。この時、ゲートハードマスク４５とゲートスペーサー４６とは後続層間絶縁膜とエッチング選択比を有する物質を用いるが、層間絶縁膜がシリコン酸化膜である場合、シリコン窒化膜（ｓｉｌｉｃｏｎ  ｎｉｔｒｉｄｅ）を用いる。
【００５１】
次に、ゲートパターン間に露出された半導体基板４１に、公知のイオン注入法を用いてトランジスタのソース／ドレインの役割を果たす接合層４７を形成する。ここで、接合層４７はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造となり得るし、砒素（Ａｓ）のようなｎ型ドーパントまたはボロン（Ｂｏｒｏｎ）のようなｐ型ドーパントがイオン注入されている。
【００５２】
次に、ゲートパターンを含んだ半導体基板４１上に層間絶縁膜（Ｉｎｔｅｒ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ；ＩＬＤ）４８を蒸着する。この時、層間絶縁膜４８は酸化物を用いるが、ＢＰＳＧ、ＵＳＧ、ＴＥＯＳ、ＰＳＧ、またはＢＳＧのうちから選択されるシリコン酸化膜系物質を用いる。
【００５３】
なお、ゲートパターンの上部が露出するまで層間絶縁膜４８をＣＭＰ工程を通して平坦化させる。次いで、フォト／エッチング工程、即ち、感光膜塗布、露光及び現像を通してコンタクトマスクを形成した後、コンタクトマスク（図示省略）をエッチングマスクとして層間絶縁膜４８をエッチングし、セルランディングプラグコンタクトのためのコンタクトホール４９を形成する。
【００５４】
この時、超高集積素子では、下部層とのフォト／エッチング工程マージンが不足であるため、層間絶縁膜４８をゲートハードマスク４５及びゲートスペーサー４６とエッチング選択比の良い条件で自己整列コンタクトエッチング（Ｓｅｌｆ  Ａｌｉｇｎｅｄ  Ｃｏｎｔａｃｔ；ＳＡＣ）を行う。このため、フォト工程によって露出された層間絶縁膜４８であるシリコン酸化膜系物質は早い速度でエッチングされるが、ゲートハードマスク４５及びゲートスペーサー４６であるシリコン窒化膜のエッチング速度は遅いため、ゲートパターンの上部または側壁のシリコン窒化膜はある程度保護されながら半導体基板４１の接合層４７を露出させる。
【００５５】
一方、層間絶縁膜４８をエッチングして形成されたコンタクトホール４９の側壁及び底面にはエッチング残留物（図示されない）が残留し、接合層４７の表面にはエッチング工程によるシリコン格子欠陥が発生する。また、コンタクトホール４９が形成されながら露出された接合層４７の表面には自然酸化膜が形成される。エッチング残留物は素子の漏洩電流特性を低下させ、自然酸化膜はコンタクト抵抗を増加させて素子の電気的な特性を低下させる要因となる。
【００５６】
従って、コンタクトホール４９の形成後に、コンタクト物質の形成前の前洗浄工程として乾式洗浄または湿式洗浄を行うが、湿式洗浄はＨＦ−ｌａｓｔ洗浄（ＨＦ溶液を最後に適用する洗浄）、またはＢＯＥ−ｌａｓｔ洗浄を適用し、乾式洗浄はプラズマ洗浄を適用する。このような前洗浄工程は常温〜５００℃の範囲で行う。
【００５７】
ＨＦ−ｌａｓｔ洗浄はＨＦ系洗浄を最後に行うものであって、例えば、ＨＦ−ｌａｓｔ洗浄としては、ＲＮＯ［Ｒ（Ｈ２ＳＯ４＋Ｈ２Ｏ２）＋Ｎ（ＮＨ４ＯＨ＋Ｈ２Ｏ２）＋Ｏ（ＨＦ系列ＢＯＥ）］、ＲＮＦ［Ｒ（Ｈ２ＳＯ４＋Ｈ２Ｏ２）＋Ｎ（ＮＨ４ＯＨ＋Ｈ２Ｏ２）＋ＨＦ］、ＲＯ、ＮＯ、ＲＦ洗浄を用いる。ここで、ＲはＳＰＭともいう。
【００５８】
そして、プラズマ洗浄工程時に使用するガスは、水素、水素／窒素混合ガス、ＣＦ系列ガス、ＮＦ系列ガス、ＮＨ系列ガスを用いる。例えば、水素（Ｈ２）、水素／窒素（Ｈ２／Ｎ２）、フッ化窒素（ＮＦ３）、アンモニア（ＮＨ３）、ＣＦ４を用いる。
【００５９】
前述した一連の前洗浄工程は、コンタクトホール４９の露出部位の清浄状態の維持のために、時間の遅延なく連続的に行い、前洗浄工程後、時間の遅延なくＳＰＥ工程を行う。
【００６０】
図５Ｂに図示されたように、ＳＰＥ工程（以下、‘固相エピタキシー工程’と称する）を行って、コンタクトホール４９（図５Ａ参照）の埋める厚さ（３００Å〜３０００Å）で非晶質シリコン５１を成長させる。この時、ＳＰＥ工程時、初期蒸着状態（Ａｓ−ｄｅｐｏｓｉｔｅｄ）では、コンタクトホール４９の底面上にエピタキシャルシリコン５０が形成され、蒸着が進行するほどエピタキシャルシリコン５０上に非晶質シリコン５１が形成される。
【００６１】
例えば、エピタキシャルシリコン５０と非晶質シリコン５１とを成長させるための固相エピタキシー工程は、Ｈ２ガス雰囲気でＳｉＨ４／ＰＨ３の混合ガスを供給しながら、１５０ｔｏｒｒ〜２００ｔｏｒｒの圧力と４００℃〜７００℃の温度で２０分から３分間行うが、ＳｉＨ４の流量は５００ｓｃｃｍ〜８００ｓｃｃｍとし、ＰＨ３の流量は２０ｓｃｃｍ〜５０ｓｃｃｍとして行う。このように、非晶質シリコン５１は成長の途中にドーピングガスであるＰＨ３を流すことにより、非晶質シリコン５１内の燐（Ｐ）のドーピング濃度を比較的低い１Ｅ１９〜１Ｅ２１（１×１０１９〜１×１０２１）ａｔｏｍｓ／ｃｍ３の水準に維持させる。
【００６２】
一方、非晶質シリコン５１内にドーピングされる不純物は砒素（Ａｓ）も可能であるが、この時は、成長の途中にドーピングガスでＡｓＨ３を流してくれる。望ましくは、砒素（Ａｓ）をドーピングさせる固相エピタキシー工程は、Ｈ２ガス雰囲気でＳｉＨ４／ＡｓＨ３の混合ガスを供給しながら１５０ｔｏｒｒ〜２００ｔｏｒｒの圧力と４００℃〜７００℃の温度で２０分から３分間行うが、ＳｉＨ４の流量は５００ｓｃｃｍ〜８００ｓｃｃｍとし、ＡｓＨ３の流量は２０ｓｃｃｍ〜５０ｓｃｃｍとして行う。このように、非晶質シリコン５１は成長の途中にＡｓＨ３を流すことにより、非晶質シリコン５１内の砒素（Ａｓ）のドーピング濃度を比較的低い１Ｅ１９〜１Ｅ２１（１×１０１９〜１×１０２１）ａｔｏｍｓ／ｃｍ３の水準に維持させる。
【００６３】
上記のように、非晶質シリコン５１を固相エピタキシー工程によって成長させる蒸着方式は、ＲＰＣＶＤ（Ｒｅｄｕｃｅｄ  ｐｒｅｓｓｕｒｅ  ＣＶＤ）、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）、ＶＬＰＣＶＤ（Ｖｅｒｙ  Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）、ＵＨＶＣＶＤ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｖａｃｕｕｍ  ＣＶＤ）、ＲＴＣＶＤ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  ＣＶＤ）、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｅ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）、またはＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）のうちから選択される。
【００６４】
上記固相エピタキシー（ＳＰＥ）工程を用いて、コンタクト物質として使用する非晶質シリコン５１とエピタキシャルシリコン５０とを形成したが、固相エピタキシー工程によって形成されるコンタクト物質はシリコンの他にゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）も適用できる。即ち、エピタキシャルゲルマニウム／非晶質ゲルマニウム、エピタキシャルシリコンゲルマニウム／非晶質シリコンゲルマニウムとしても形成できる。
【００６５】
一方、固相エピタキシー工程時、初期蒸着状態でエピタキシャルシリコン５０が成長する理由は、前洗浄工程を行った後、時間の遅延なく非晶質層蒸着装置（例えば、非晶質シリコン蒸着装置）に真空でローディングさせること（Ｖａｃｕｕｍ  ｌｏａｄｉｎｇ）を一つ目の理由として挙げることができる。前洗浄工程時、ＳＰＭ（Ｈ２ＳＯ４：Ｈ２Ｏ２＝１：２０  ＠９０℃）と３００：１  ＢＯＥを用いて洗浄を行うと、半導体基板の表面は水素終末処理（シリコン基板の表面のシリコンダングリングボンド（ｄａｎｇｌｉｎｇ  ｂｏｎｄ）が水素原子と結合された状態）されて、一定の時間、自然酸化膜の成長が抑制される。このように、自然酸化膜が抑制されるため、固相エピタキシーの初期にエピタキシャルシリコン５０が成長する。二つ目の理由としては、非晶質シリコン５１を蒸着するために導入される雰囲気ガスがＨ２ガスであるためである。即ち、Ｈ２ガスを用いることにより固相エピタキシー工程時、ガス雰囲気が酸化雰囲気でなく、還元雰囲気となり、このような還元雰囲気によって非晶質シリコンの蒸着状態でも初期にエピタキシャルシリコン５０が成長することである。
【００６６】
図５Ｃに図示されたように、非晶質シリコン５１に対してＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程で平坦化させて互いに分離されるセルランディングプラグコンタクト２００を形成する。即ち、セルランディングプラグコンタクト２００はエピタキシャルシリコン５０と非晶質シリコン５１とからなり、ＣＭＰ工程時、非晶質シリコン層５１のみ平坦化させる。
【００６７】
このように、第２の実施例は、固相エピタキシー工程を通して形成したコンタクト物質である非晶質シリコン５１をエピタキシャルシリコンに再成長させるための後続熱処理工程を行わずに、直ちにＣＭＰ工程を行ってセルランディングプラグコンタクト２００を形成する。セルランディングプラグコンタクト２００はエピタキシャルシリコン５０と非晶質シリコン５１との二重層となる。
【００６８】
従って、ＣＭＰ工程を通して除去される部分は、固相エピタキシー工程を通して形成したコンタクト物質の中の非晶質シリコン５１であり、このような非晶質シリコン５１に対するＣＭＰ工程のディッシングはエピタキシャルシリコンでのＣＭＰディッシングより５０Å〜１００Å程度小さいため、ディッシング現象が顕著に最小化される。これにより、後続セルランディングプラグコンタクト２００上にビットラインコンタクトの形成のためのコンタクトホールエッチングを行うと、コンタクトホールのＣＤ（Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ）が減少しない。
【００６９】
上述した第２の実施例では第１の実施例と異なり、セルランディングプラグコンタクト２００に対してエピタキシャルシリコンに再成長させるための後続低温熱処理工程を行わなかったが、このような低温熱処理工程を別途に行わなくても後続半導体製造工程時に随伴される数回の熱処理工程（急速熱処理工程またはファーネス熱処理工程）が５００℃〜７００℃の温度範囲で行われて、十分にエピタキシャルシリコンへの再成長がなされるため、エピタキシャルシリコンへの再成長のための熱処理工程を別途に行わない第２の実施例は、工程の単純化及び半導体製造工程時のサーマルバジェット減少の側面から第１の実施例に比べて非常に有利である。
【００７０】
前述したような第１の実施例及び第２の実施例によると、本発明は、ＳＰＥ方式を用いてコンタクト物質を形成し、エピタキシャルシリコンに再成長させるための後続熱処理工程をＣＭＰ工程後に行ったり、省略したりしている。
【００７１】
そして、ＣＭＰ工程がＳＰＥ方式による非晶質シリコンに対してのみ行われるため、ポリシリコンのＣＭＰと同一な状況となり、ＢＬＣ  ＣＤの面から減少の問題がない。
【００７２】
本発明の技術思想は上記望ましい実施例に従って具体的に記述されたが、上記した実施例はその説明のためのものであり、その制限のためのものではないことを注意しなければならない。また、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で多様な実施例が可能であることを理解できるだろう。
【産業上の利用可能性】
【００７３】
本発明は、半導体製造技術に関し、特に、半導体素子のコンタクト形成方法に利用可能である。
【図面の簡単な説明】
【００７４】
【図１Ａ】従来の技術に係る６１０℃で行った、ＳＰＥ方式で形成したコンタクト物質の透過電子顕微鏡の結果である。
【図１Ｂ】従来の技術に係るＳＰＥ方式で形成したコンタクト物質に対して後続熱処理した後、全体コンタクト内の非晶質シリコンがエピタキシャルシリコンに再成長したことを示す結果である。
【図２Ａ】従来の技術に係る非晶質シリコンのＣＭＰ工程時発生したディッシングの程度を示した写真である。
【図２Ｂ】従来の技術に係るエピタキシャルシリコンのＣＭＰ工程時発生したディッシングの程度を示した写真である。
【図２Ｃ】従来の技術に係るコンタクト物質のディッシングが顕著に発生した状態で後続ビットラインコンタクトの形成のためのコンタクトホールエッチングを行う場合に、ＢＬＣ  ＣＤが減少することを示す写真である。
【図３Ａ】本発明の第１の実施例に係る半導体素子のコンタクト形成方法を図示した工程断面図である。
【図３Ｂ】本発明の第１の実施例に係る半導体素子のコンタクト形成方法を図示した工程断面図である。
【図３Ｃ】本発明の第１の実施例に係る半導体素子のコンタクト形成方法を図示した工程断面図である。
【図３Ｄ】本発明の第１の実施例に係る半導体素子のコンタクト形成方法を図示した工程断面図である。
【図４】本発明の第１の実施例に係るＣＭＰ後の結果を図示した図面である。
【図５Ａ】本発明の第２の実施例に係る半導体素子のコンタクト形成方法を図示した工程断面図である。
【図５Ｂ】本発明の第２の実施例に係る半導体素子のコンタクト形成方法を図示した工程断面図  である。
【図５Ｃ】本発明の第２の実施例に係る半導体素子のコンタクト形成方法を図示した工程断面図  である。
【符号の説明】
【００７５】
２１      半導体基板
２２      素子分離膜
２３      ゲート絶縁膜
２４      ゲート電極
２５      ゲートハードマスク
２６      ゲートスペーサー
２７      接合層
２８      層間絶縁膜
３０      エピタキシャルシリコン
３１      非晶質シリコン
１００    セルランディングプラグコンタクト
１００Ａ  エピタキシャルシリコン
【図１Ａ】
2006303402.tif 000003
【図１Ｂ】
2006303402.tif 000004
【図２Ａ】
2006303402.tif 000005
【図２Ｂ】
2006303402.tif 000006
【図２Ｃ】
2006303402.tif 000007
【図３Ａ】
2006303402.tif 000008
【図３Ｂ】
2006303402.tif 000009
【図３Ｃ】
2006303402.tif 000010
【図３Ｄ】
2006303402.tif 000011
【図４】
2006303402.tif 000012
【図５Ａ】
2006303402.tif 000013
【図５Ｂ】
2006303402.tif 000014
【図５Ｃ】
2006303402.tif 000015