(57)【要約】【課題】  可変ＭＯＳ抵抗と基準ＭＯＳ抵抗のドレイン・ソース電圧を同じにしなくとも可変抵抗としての動作を好適に実現する。【解決手段】  基準ＭＯＳ抵抗において発生する電圧が基準電圧と一定となるように制御されたゲート電圧Ｖp11を基準に、可変ＭＯＳ抵抗のゲート電圧Ｖp12を制御する。基準ＭＯＳ抵抗のドレイン〜ソース間には、同抵抗の抵抗体Ｒ11及びＲ12が直列接続された抵抗が並列接続され、直列接続された抵抗の中点から基準ＭＯＳ抵抗のドレイン・ソース電圧Ｖdsの１／２を検出する。基準ＭＯＳ抵抗のゲート電圧Ｖp11からＶds／２を減じた電圧を可変抵抗のゲート電圧Ｖp12とする。【選択図】  図１
2006345018.tif 000002
【特許請求の範囲】
【請求項１】
基準ＭＯＳ抵抗と、
可変ＭＯＳ抵抗と、
前記基準ＭＯＳ抵抗における抵抗値が一定となるように前記基準ＭＯＳ抵抗におけるゲート電圧を制御する第１の制御手段と、
前記基準ＭＯＳ抵抗におけるドレイン・ソース電圧の２分の１を検出する電圧検出手段と、
前記第１の制御手段により制御される前記基準ＭＯＳ抵抗におけるゲート電圧と前記電圧検出手段により検出された前記基準ＭＯＳ抵抗におけるドレイン・ソース電圧の２分の１の電圧に基づいて前記可変ＭＯＳ抵抗におけるゲート電圧を与えて可変抵抗を制御する第２の制御手段と、
を具備することを特徴とする抵抗回路。
【請求項２】
前記第１の制御手段は、前記基準ＭＯＳ抵抗において発生する電圧を検出する手段と、前記基準ＭＯＳ抵抗において発生する電圧が所定の基準電圧と一定となるように制御する手段とを備える、
ことを特徴とする請求項１に記載の抵抗回路。
【請求項３】
前記電圧検出手段は、前記基準ＭＯＳ抵抗のドレイン〜ソース間に並列接続された、同抵抗値の２つの抵抗を直列接続した抵抗体を備え、該直列接続された抵抗体の中点から前記基準ＭＯＳ抵抗のドレイン・ソース電圧の２分の１を検出する、
ことを特徴とする請求項１に記載の抵抗回路。
【請求項４】
前記基準ＭＯＳ抵抗及び前記可変ＭＯＳ抵抗は、ｐＭＯＳ又はｎＭＯＳからなる、
ことを特徴とする請求項１に記載の抵抗回路。
【請求項５】
前記可変ＭＯＳ抵抗におけるドレイン・ソース電圧の２分の１を検出する第２の電圧検出手段をさらに備え、
前記第２の制御手段は、前記第１の制御手段により制御される前記基準ＭＯＳ抵抗におけるゲート電圧に対し、前記電圧検出手段により検出された前記基準ＭＯＳ抵抗におけるドレイン・ソース電圧の２分の１を引くとともに、前記第２の電圧検出手段により検出された前記可変ＭＯＳ抵抗におけるドレイン・ソース電圧の２分の１を加えた電圧を前記可変ＭＯＳ抵抗におけるゲート電圧として与えて可変抵抗を制御する、
ことを特徴とする請求項１に記載の抵抗回路。
【請求項６】
前記第２の電圧検出手段は、前記可変ＭＯＳ抵抗のドレイン〜ソース間に並列接続された、同抵抗値の２つの抵抗を直列接続した抵抗体を備え、該直列接続された抵抗体の中点から前記可変ＭＯＳ抵抗のドレイン・ソース電圧の２分の１を検出する、
ことを特徴とする請求項５に記載の抵抗回路。
【請求項７】
請求項１に記載の可変ＭＯＳ抵抗で構成されることを特徴とする負荷回路。
【請求項８】
請求項１に記載の可変ＭＯＳ抵抗を出力負荷として出力端子間に挿入したことを特徴とする差動アンプ回路。
【請求項９】
請求項１に記載の可変ＭＯＳ抵抗を送信アンプ又は受信アンプのうち少なくとも一方における内部の負荷抵抗として実装したことを特徴とする通信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の抵抗値に制御する抵抗回路に係り、特に、ＭＯＳトランジスタのゲート電圧を制御することによりＭＯＳ抵抗を可変制御する抵抗回路に関する。
【０００２】
さらに詳しくは、本発明は、ＭＯＳ抵抗を用いた基準抵抗回路を配設し、この基準抵抗回路において発生する電圧が基準電圧と一定（すなわち基準抵抗回路の抵抗値が一定）となるようにＭＯＳのゲート電圧を制御し、このゲート電圧を基準にしてＭＯＳ抵抗からなる可変抵抗回路におけるＭＯＳのゲート電圧を制御して抵抗値を追従させる抵抗回路に係り、特に、可変ＭＯＳ抵抗と基準ＭＯＳ抵抗のドレイン・ソース電圧を同じにしなくとも可変ＭＯＳ抵抗が基準ＭＯＳ抵抗の抵抗値を追従するための動作を実現する抵抗回路に関する。
【背景技術】
【０００３】
半導体集積回路（ＩＣ）中には、スイッチの切り替え、発振、増幅などの作用を持つ無数のトランジスタ素子が実装される。電界効果トランジスタ（ＦＥＴ）の代表例として、金属、シリコン酸化膜、シリコン半導体の３層からなるＭＯＳ構造のトランジスタを挙げることができる。ｎ型基板半導体のＭＯＳＦＥＴをｐＭＯＳと呼び、ｐ型基板半導体のＭＯＳＦＥＴをｎＭＯＳと呼ぶ。
【０００４】
電界効果トランジスタはソース、ドレイン、ゲートの３つの電極を備えている。ＭＯＳトランジスタには、ソース電極と基板電極を接地し、ドレイン電極に一定の電圧Ｖdsを印加した状態でゲート電圧Ｖgsを閾値電圧Ｖth以上に上げると、ソース領域とドレイン領域間の基板表面にチャネルが形成されドレイン電流Ｉdが流れるという電流−電圧特性がある。この性質を利用して、ＭＯＳトランジスタをＭＯＳ抵抗Ｒ＝Ｖds／Ｉdを持つ抵抗体として扱うことができる。
【０００５】
ここで、ＭＯＳの３極管領域におけるドレイン電流Ｉdとドレイン・ソース電圧Ｖdsは以下の式（１）で表される（例えば、非特許文献１を参照のこと）。
【０００６】
【数１】
2006345018.tif 000003
【０００７】
ここで、ドレイン・ソース電圧Ｖdsが十分小さく、Ｖds<<２（Ｖgs−Ｖth）と仮定すると、ドレイン電流Ｉdは以下の式（２）で近似することができる。
【０００８】
【数２】
2006345018.tif 000004
【０００９】
したがって、この近似式を用いることで、３極管領域におけるＭＯＳ抵抗Ｒ＝Ｖds／Ｉdは以下の式（３）になる。この場合のＭＯＳ抵抗Ｒはドレイン・ソース電圧Ｖdsには依存せず、ゲート電圧Ｖgsによって抵抗値を制御することができる。
【００１０】
【数３】
2006345018.tif 000005
【００１１】
一方、Ｖds<<２（Ｖgs−Ｖth）という条件が成り立たないときには、ＭＯＳ抵抗Ｒはドレイン・ソース電圧Ｖdsに依存し、以下の式（４）で表されることになる。この場合、ゲート電圧ＶgsのみでＭＯＳ抵抗を制御することはできなくなる。
【００１２】
【数４】
2006345018.tif 000006
【００１３】
ここで、ＭＯＳ抵抗の近似条件であるＶds<<２（Ｖgs−Ｖth）を満足するためには、ドレイン・ソース電圧Ｖdsを小さくするか、又はゲート電圧Ｖgsを大きくする必要がある。ドレイン・ソース電圧Ｖdsを小さくするには、抵抗値を対策するか又は抵抗回路の電流を小さくする必要があるが、抵抗精度の点で不利になってしまう。また、ゲート電圧Ｖgsを大きく保つと、ゲート電圧Ｖgsを大きく変化させることができないことにより、幅広い範囲での可変抵抗値を実現することが困難になる。要言すれば、上式（３）に示した近似式によりＭＯＳ抵抗を使用するには技術的課題がある。
【００１４】
また、ＭＯＳ抵抗においては素子自体のばらつきや温度特性の影響を受け易いという他の技術的課題がある。このため、ＭＯＳ抵抗を用いた基準抵抗回路を配設し、この基準抵抗回路において発生する電圧が基準電圧と一定、すなわち基準抵抗回路の抵抗値が一定となるようにＭＯＳのゲート電圧を制御し、このゲート電圧を基準にしてＭＯＳ抵抗からなる可変抵抗回路におけるＭＯＳのゲート電圧を制御するという設計手法が広く採用されている。
【００１５】
例えば、特許文献１に記載の可変抵抗回路は、可変ＭＯＳ抵抗としてのトランジスタＭ１のゲート電圧を基準ＭＯＳ抵抗としてのトランジスタＭ２にも与えることで、各々のＭＯＳ抵抗の抵抗値が同じになるように構成されている。同可変抵抗回路では、基準ＭＯＳ抵抗としてのトランジスタ２に生じるドレイン・ソース電圧をＯＰアンプ７の正端子に入力するとともに、抵抗Ｒeに印加される電圧をその負端子に入力し、これらの電位差がなくなるようにトランジスタＭ２のゲート電圧を制御することにより、基準ＭＯＳ抵抗の抵抗値がＲeと等しくなるようにしている（例えば、同公報の図１を参照のこと）。
【００１６】
このような基準ＭＯＳ抵抗と可変ＭＯＳ抵抗で構成される可変抵抗回路においては、基準ＭＯＳ抵抗における抵抗値を制御する必要から、ドレイン・ソース電流Ｉdを流してドレイン〜ソース間の電位Ｖdsを測定しなければならない。
【００１７】
ところが、ドレイン・ソース電流Ｉdの供給によりＶdsが大きくなると、上式（２）に示したような近似式は成立しなくなり、式（３）を使用できない。この場合、ＭＯＳ抵抗はドレイン・ソース電圧Ｖdsの影響を受けることになるが、基準ＭＯＳ抵抗と可変ＭＯＳ抵抗とで同じドレイン・ソース電圧が発生するとは限らない。このため、可変ＭＯＳ抵抗に基準ＭＯＳ抵抗と同じゲート電圧を印加しても、同じ抵抗値になることが保証されない。すなわち、可変抵抗回路の所望の動作特性が得られなくなる。
【００１８】
また、基準ＭＯＳ抵抗と可変ＭＯＳ抵抗の追従性をよくするためには、両方のＭＯＳ抵抗のドレイン・ソース電圧Ｖdsを同じにする必要がある。この場合、可変ＭＯＳ抵抗に電流を流す必要があるが、低電圧動作において歪や消費電力、出力電圧の点で問題がある。また、例えば差動アンプの負荷に抵抗を用いる場合などでは、可変ＭＯＳ抵抗ではドレイン・ソース電圧Ｖdsに電位を生じさせたくないという事情もある。
【００１９】
【特許文献１】特開２００３−２０４２４７号公報、図１
【非特許文献１】Ｂｅｈｚａｄ  Ｒａｚａｖｉ著「アナログＣＭＯＳ集積回路の設計  基礎編」
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明の目的は、ＭＯＳトランジスタのゲート電圧を制御することによりＭＯＳ抵抗を好適に可変制御することができる、優れた抵抗回路を提供することにある。
【００２１】
本発明のさらなる目的は、ＭＯＳ抵抗を用いた基準抵抗回路を配設し、この基準抵抗回路において発生する電圧が基準電圧と一定（すなわち基準抵抗回路の抵抗値が一定）となるようにＭＯＳのゲート電圧を制御し、このゲート電圧を基準にしてＭＯＳ抵抗からなる可変抵抗回路におけるＭＯＳのゲート電圧を好適に制御することができる、優れた抵抗回路を提供することにある。
【００２２】
本発明のさらなる目的は、可変ＭＯＳ抵抗と基準ＭＯＳ抵抗のドレイン・ソース電圧を同じにしなくとも可変ＭＯＳ抵抗において基準ＭＯＳ抵抗の抵抗値を追従する動作を好適に実現することができる、優れた抵抗回路を提供することにある。
【課題を解決するための手段】
【００２３】
本発明は、上記課題を参酌してなされたものであり、基準ＭＯＳ抵抗と、可変ＭＯＳ抵抗と、前記基準ＭＯＳ抵抗における抵抗値が一定となるように前記基準ＭＯＳ抵抗におけるゲート電圧を制御する第１の制御手段と、前記基準ＭＯＳ抵抗におけるドレイン・ソース電圧の２分の１を検出する電圧検出手段と、前記第１の制御手段により制御される前記基準ＭＯＳ抵抗におけるゲート電圧から前記電圧検出手段により検出された前記基準ＭＯＳ抵抗におけるドレイン・ソース電圧の２分の１を引いた電圧を前記可変ＭＯＳ抵抗におけるゲート電圧として与えて可変抵抗を制御する第２の制御手段とを具備することを特徴とする抵抗回路である。
【００２４】
本発明は、ＭＯＳ抵抗を利用した可変抵抗回路に関するものであり、具体的には、基準ＭＯＳ抵抗において発生する電圧が基準電圧と一定（すなわち基準ＭＯＳ抵抗の抵抗値が一定）となるようにそのゲート電圧を制御し、基準ＭＯＳ抵抗のゲート電圧を基準にして可変ＭＯＳ抵抗におけるゲート電圧を制御するように構成されている。前記基準ＭＯＳ抵抗及び前記可変ＭＯＳ抵抗は、ｐＭＯＳ又はｎＭＯＳからなるものとする。
【００２５】
ここで、ドレイン・ソース電流Ｉdの供給によりＶdsが大きくなると、ＭＯＳ抵抗Ｒの近似式（前述）が成立しなくなり、ＭＯＳ抵抗はドレイン・ソース電圧Ｖdsの影響を受けるようになる。このような場合、基準ＭＯＳ抵抗と可変ＭＯＳ抵抗とで同じドレイン・ソース電圧が発生するとは限らないため、可変ＭＯＳ抵抗に基準ＭＯＳ抵抗と同じゲート電圧を印加しても、同じ抵抗値になることが保証されなくなるという問題がある。
【００２６】
そこで、本発明に係る抵抗回路では、基準ＭＯＳ抵抗における抵抗値が一定となるように基準ＭＯＳ抵抗におけるゲート電圧を制御している際に、基準ＭＯＳ抵抗におけるドレイン・ソース電圧の２分の１を検出し、基準ＭＯＳ抵抗におけるゲート電圧からそのドレイン・ソース電圧の２分の１を引いた電圧を可変ＭＯＳ抵抗のゲート電圧として与えて可変抵抗を制御するようにした。
【００２７】
これによって、本発明に係る抵抗回路は、ＭＯＳ抵抗の近似条件Ｖds<<２（Ｖgs−Ｖth）という制約を受けることなく可変ＭＯＳ抵抗の制御を行なうことができるとともに、可変ＭＯＳ抵抗と基準ＭＯＳ抵抗それぞれのドレイン・ソース電圧を同じにする必要がなくなる。
【００２８】
ここで、前記第１の制御手段は、前記基準ＭＯＳ抵抗において発生する電圧を検出する手段と、前記基準ＭＯＳ抵抗において発生する電圧が所定の基準電圧と一定となるように制御する手段で構成することができる。
【００２９】
また、前記電圧検出手段は、前記基準ＭＯＳ抵抗のドレイン〜ソース間に並列接続された、同抵抗値の２つの抵抗を直列接続した抵抗体を備えることにより、該直列接続された抵抗体の中点から前記基準ＭＯＳ抵抗のドレイン・ソース電圧の２分の１を検出することができる。
【００３０】
また、上述した回路構成では、可変ＭＯＳ抵抗のドレイン・ソース電圧が０Ｖであることを想定しているが、勿論、可変ＭＯＳ抵抗のドレイン〜ソース間に電位差が発生する場合であっても、抵抗追従性を同様に実現することができる。この場合、抵抗回路は、前記可変ＭＯＳ抵抗におけるドレイン・ソース電圧の２分の１を検出する第２の電圧検出手段をさらに備え、前記第２の制御手段は、基準ＭＯＳ抵抗におけるゲート電圧から基準ＭＯＳ抵抗のドレイン・ソース電圧の２分の１を引くとともに可変ＭＯＳ抵抗のドレイン・ソース電圧の２分の１を加えた電圧を可変ＭＯＳ抵抗Ｐのゲート電圧として与えてその抵抗値を制御するようにすればよい。
【００３１】
本発明に係る抵抗回路を用いて、例えば、負荷回路を構成することができる。そして、かかる負荷回路を出力負荷として出力端子間に挿入して、差動アンプ回路を実装することができる。また、このような負荷回路は、通信機における送信アンプや受信アンプ内部の負荷抵抗として実装することができる。
【発明の効果】
【００３２】
本発明によれば、ＭＯＳ抵抗を用いた基準抵抗回路を配設し、この基準抵抗回路において発生する電圧が基準電圧と一定（すなわち基準抵抗回路の抵抗値が一定）となるようにＭＯＳのゲート電圧を制御し、このゲート電圧を基準にしてＭＯＳ抵抗からなる可変抵抗回路におけるＭＯＳのゲート電圧を好適に制御することができる、優れた抵抗回路を提供することができる。
【００３３】
本発明に係る抵抗回路は、ＭＯＳ抵抗の近似条件Ｖds<<２（Ｖgs−Ｖth）という制約がなく、ＭＯＳが３極管領域内で動作している限り、可変抵抗としての動作を実現することができる。
【００３４】
また、本発明に係る抵抗回路は、ＭＯＳ抵抗の近似条件Ｖds<<２（Ｖgs−Ｖth）という制約がないので、基準ＭＯＳ抵抗側のドレイン・ソース電圧Ｖdsを大きくして精度を向上することができる。ドレイン・ソース電圧Ｖdsを大きくすることにより、ＭＯＳ抵抗にドレイン電流Ｉdを供給する定電流源の電流を下げ、低消費電力化が可能になる。また、ゲート電圧Ｖgsを大きく変化させることができるので、幅広い範囲で可変抵抗値を実現することができる。
【００３５】
また、本発明に係る抵抗回路では、可変ＭＯＳ抵抗と基準ＭＯＳ抵抗のドレイン・ソース電圧Ｖdsを同じにする必要がないので、可変ＭＯＳ抵抗端のＤＣ電圧が０Ｖでも可能になり、差動アンプの負荷として使用することができる。また、基準ＭＯＳ抵抗値よりも低い可変ＭＯＳ抵抗値を低消費電力で作成することができる。
【００３６】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。
【発明を実施するための最良の形態】
【００３７】
以下、図面を参照しながら本発明の実施形態について詳解する。
【００３８】
本発明は、ＭＯＳ抵抗を利用した可変抵抗回路に関するものであり、具体的には、基準ＭＯＳ抵抗において発生する電圧が基準電圧と一定（すなわち基準ＭＯＳ抵抗の抵抗値が一定）となるようにそのゲート電圧を制御し、基準ＭＯＳ抵抗のゲート電圧を基準にして可変ＭＯＳ抵抗におけるゲート電圧を制御するように構成されている。
【００３９】
ドレイン・ソース電流Ｉdの供給によりＶdsが大きくなると、ＭＯＳ抵抗Ｒの近似式（前述）が成立しなくなり、ＭＯＳ抵抗はドレイン・ソース電圧Ｖdsの影響を受けるようになる。このため、ＭＯＳ抵抗を利用した抵抗回路においては、基準ＭＯＳ抵抗と可変ＭＯＳ抵抗とで同じドレイン・ソース電圧が発生するとは限らないため、可変ＭＯＳ抵抗に基準ＭＯＳ抵抗と同じゲート電圧を印加しても、同じ抵抗値になることが保証されなくなるという問題がある。
【００４０】
これに対し、本発明に係る抵抗回路では、基準ＭＯＳ抵抗における抵抗値が一定となるように基準ＭＯＳ抵抗におけるゲート電圧を制御している際に、基準ＭＯＳ抵抗におけるドレイン・ソース電圧の２分の１を検出し、基準ＭＯＳ抵抗におけるゲート電圧からそのドレイン・ソース電圧の２分の１を引いた電圧を可変ＭＯＳ抵抗のゲート電圧として与えて可変抵抗を制御するようにしている。
【００４１】
本発明に係る抵抗回路では、ＭＯＳ抵抗の近似条件Ｖds<<２（Ｖgs−Ｖth）という制約を受けることなく可変ＭＯＳ抵抗の制御を行なうことができるとともに、可変ＭＯＳ抵抗と基準ＭＯＳ抵抗それぞれのドレイン・ソース電圧を同じにする必要がなくなるが、これらの点について以下に説明する。
【００４２】
図１には、本発明の一実施形態に係る抵抗回路の構成を示している。図示の抵抗回路は、基準ＭＯＳ抵抗Ｐ１１からなる基準抵抗回路１と、可変ＭＯＳ抵抗Ｐ２１からなる可変抵抗回路２と、これらＭＯＳ抵抗Ｐ１１及びＰ２１の各ゲート電圧を制御する制御回路３と、基準抵抗回路１用の電流源５と、可変抵抗回路２用の電流源１１とを備えている。同図では、可変抵抗制御回路３と制御される可変抵抗回路２が差動アンプ４に接続された構成となっている。
【００４３】
基準抵抗回路１は、制御回路３によって、発生する電圧が所定の基準電圧Ｖrefと一定、すなわち基準ＭＯＳ抵抗Ｐ１１の抵抗値が一定となるように、そのゲート電圧Ｖgs_p11が制御される。基準ＭＯＳ抵抗Ｐ１１のドレイン〜ソース間には、シリーズ接続された２つの同じ抵抗Ｒ１１及びＲ１２からなる抵抗体が、並列に接続されている。これらシリーズ接続された抵抗Ｒ１１及びＲ１２の中点からは、基準ＭＯＳ抵抗Ｐ１１のドレイン・ソース電圧Ｖds_p11の２分の１の電位を取り出すことができる。
【００４４】
可変抵抗回路２も、基準抵抗回路１と同様の構成であり、可変ＭＯＳ抵抗Ｐ２１のドレイン〜ソース間にはシリーズ接続された２つの同じ抵抗Ｒ２１及びＲ２２からなる抵抗体が並列に接続されている。図１に示す例では、可変抵抗回路２は、差動アンプ４の出力ｏｕｔ＿ｐとｏｕｔ＿ｎの間に挿入されることで、出力負荷として作用している。差動アンプ４の出力ｏｕｔ＿ｐ及びｏｕｔ＿ｎは、それぞれチョーク・コイルＬ１及びＬ２を経由して電源Ｖddに接続されているので、可変抵抗回路２の端部はＤＣ的に同電位となっている。
【００４５】
制御回路３には、参照番号６で示される検出点から取り出される基準抵抗回路１内のＭＯＳ抵抗Ｐ１１に発生する電圧Ｖrと、参照番号７で示されるシリーズ接続された抵抗Ｒ１１及びＲ１２の中点７から取り出されるドレイン・ソース電圧Ｖds_p11の２分の１の電圧Ｖds／２と、参照番号５で示される基準電位Ｖrefが入力されている。また、制御回路３は、基準抵抗回路１及び可変抵抗回路２をそれぞれ制御するための制御信号８及び９を備えている。制御信号８の電位はＶp11で表され、基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11として入力される。また、制御信号９の電位はＶp21で表され、可変ＭＯＳ抵抗Ｐ２１のゲート電圧Ｖgs_p21として入力される。
【００４６】
制御回路３は、基準抵抗回路１内の基準ＭＯＳ抵抗Ｐ１１において発生する電圧Ｖrが基準電圧Ｖrefと一定（すなわち基準ＭＯＳ抵抗ｐ１１の抵抗値が一定）となるようにそのゲート電圧Ｖgs_p11を制御するとともに、基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11を基準にして可変抵抗回路２内の可変ＭＯＳ抵抗Ｐ２１におけるゲート電圧Ｖgs_p21を制御するように構成されている。具体的には、基準ＭＯＳ抵抗Ｐ１１におけるドレイン・ソース電圧Ｖds_p11の２分の１を検出し、基準ＭＯＳ抵抗Ｐ１１におけるゲート電圧Ｖgs_p11からそのドレイン・ソース電圧Ｖds_p11の２分の１を引いた電圧を可変ＭＯＳ抵抗Ｐ２１のゲート電圧Ｖgs_p21として与えてその抵抗値を制御する。
【００４７】
図２には、制御回路３の内部構成を示している。基準抵抗回路１内の基準ＭＯＳ抵抗Ｐ１１に発生する電圧Ｖrと基準電圧Ｖrefがオペアンプ３４で比較され、その比較結果は可変電圧源３２ａ及び３２ｂを制御する信号となる。可変電圧源３２ａ及び３２ｂは同じ可変電圧源であり、これら電圧源３２ａ及び３２ｂの両端には同じ電位が発生する。また、可変電圧源３２で発生する電圧Ｖds／２'が、参照番号３６で示される検出点より取り出される。この電圧Ｖds／２'は、シリーズ接続された抵抗Ｒ１１及びＲ１２の中点７から取り出された電圧Ｖds／２とともにオペアンプ３５に入力され、その比較結果は可変電圧源３１を制御する信号となる。
【００４８】
制御回路３の出力は、基準抵抗回路１に対する制御信号８と可変抵抗回路２に対する制御信号９の２系統ある。基準抵抗回路１へ接続される制御信号８の電位Ｖp11は、可変電圧源３１及び３２ａの電位の和で構成され、基準抵抗回路１において発生する電圧Ｖds_p11が基準電圧と一定（すなわち基準抵抗回路１の抵抗値が一定）となるように基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11を制御する。また、可変抵抗回路２へ接続される制御信号９の電位Ｖp21は、可変電圧源３２ｂの電圧であり、基準ＭＯＳ抵抗Ｐ１１におけるゲート電圧Ｖgs_p11からドレイン・ソース電圧Ｖds_p11の２分の１を引いた電圧で構成され、可変ＭＯＳ抵抗Ｐ２１のゲート電圧Ｖgs_p21を制御する。
【００４９】
続いて、図１及び図２に示した抵抗回路における動作について説明する。
【００５０】
定電流源５より基準抵抗回路１に定電流Ｉを流し、このとき基準抵抗回路１に発生する電位Ｖrが検出点６にて検出され、制御回路３へ入力される。また、参照番号５で示される基準電圧Ｖrefも制御回路３へ入力される。
【００５１】
制御回路３は、基準抵抗回路１に発生する電位Ｖrが基準電圧Ｖrefと同じ電圧になるように、制御信号８の電位Ｖp11を介して、基準抵抗回路１内の基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11を制御し、これによって、基準ＭＯＳ抵抗Ｐ１１の抵抗値ＲP11を変化させる。定電流源や基準電圧がプロセスばらつきや温度ばらつきを持たないと仮定すると、基準抵抗回路１は常に一定の抵抗値となり、抵抗値はＶddを基準とするとＶr／Ｉとなる。
【００５２】
また、制御回路３は、制御信号９の電位Ｖp21を介して、可変抵抗回路２内の可変ＭＯＳ抵抗Ｐ２１のゲート電圧Ｖgs_p21を制御することによってその抵抗値ＲP21を変化させ、基準ＭＯＳ抵抗Ｐ１１の抵抗値ＲP11に追従するように制御する。
【００５３】
ここで、制御信号８及び９の電位Ｖp11及びＶp21について説明する。Ｖp11は基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11に相当する。基準ＭＯＳ抵抗Ｐ１１において抵抗の近似式Ｖds<<２（Ｖgs−Ｖth）が十分に満足できない場合、ゲート電圧Ｖgs_p11として、上式（４）を基に、以下の式（５）が導き出される。
【００５４】
【数５】
2006345018.tif 000007
【００５５】
上式（５）より、抵抗調整用の制御信号８の電位Ｖp11としてのゲート電圧Ｖgs_p11はドレイン・ソース電圧Ｖds_p11に依存することが分かる。
【００５６】
一方、可変抵抗回路２に注目すると、可変ＭＯＳ抵抗Ｐ２１の抵抗値ＲP21が基準ＭＯＳ抵抗Ｐ１１の抵抗値ＲP11と等しくなるよう同期をとる場合、基準ＭＯＳ抵抗Ｐ１１のドレイン・ソース電圧Ｖds_p11と可変ＭＯＳ抵抗のドレイン・ソース電圧Ｖds_p21を同じにしなければ、精密に抵抗値をコピーできない。
【００５７】
しかし、図１に示すように差動アンプ４の負荷として可変抵抗回路２を動作させた場合、基準抵抗回路１と可変抵抗回路２にて同じ電位が供給されないし、もし同電位を可変抵抗回路に与えようとすると消費電流で不利になるし、アンプの供給電源が下がってしまい、ゲインや歪に対して不利になる。
【００５８】
ここで、可変ＭＯＳ抵抗Ｐ２１のドレイン・ソース間の電位が０Ｖであるとすると、基準ＭＯＳ抵抗Ｐ１１と同抵抗値になるためには、以下の式（６）で示すゲート電圧Ｖgs_p21の電位を可変ＭＯＳ抵抗Ｐ２１への制御信号９とすればよい。
【００５９】
【数６】
2006345018.tif 000008
【００６０】
上式（６）は、上式（５）に示した基準ＭＯＳ抵抗Ｐ１１へのゲート電圧Ｖgs_p11から、右辺の第３項である、基準ＭＯＳ抵抗Ｐ１１のドレイン・ソース電圧Ｖds_p11の２分の１を引いた値である。上式（６）ではＶds_p11の項が存在しないが、これは、基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11を基準にして可変ＭＯＳ抵抗Ｐ１２のゲート電圧Ｖgs_p21を制御する際に、基準ＭＯＳ抵抗Ｐ１１と可変ＭＯＳ抵抗Ｐ２１とでドレイン・ソース電圧を同じにする必要がない、ということを意味する。
【００６１】
また、基準ＭＯＳ抵抗Ｐ１１側でＭＯＳ抵抗の近似条件Ｖds<<２（Ｖgs−Ｖth）という制約がないので、そのドレイン・ソース電圧Ｖds_p11を大きくして精度を向上することができる。ドレイン・ソース電圧Ｖds_p11を大きくすることにより、ＭＯＳ抵抗にドレイン電流Ｉdを供給する定電流源の電流を下げ、低消費電力化が可能になる。また、ゲート電圧Ｖgsを大きく変化させることができるので、幅広い範囲で可変抵抗値を実現することができる。
【００６２】
図２に示した制御回路３は、基準ＭＯＳ抵抗Ｐ１１に対するゲート電圧Ｖgs_p11、並びに可変ＭＯＳ抵抗Ｐ２１に対するゲート電圧Ｖgs_p21を発生させる構成を備えている。
【００６３】
検出点６で取り出される基準抵抗回路１に発生する電圧Ｖrと、参照番号５で示される基準電圧Ｖrefは、オペアンプ３４にそれぞれ入力される。オペアンプ３４は、発生電圧Ｖrと基準電圧Ｖrefが同電位になるように、可変電圧源３２ａ及び３２ｂを制御する。
【００６４】
基準ＭＯＳ抵抗Ｐ１１と並列的に接続されている抵抗Ｒ１１及びＲ１２の中点７にてドレイン・ソース電圧Ｖds_p11が２分の１に分圧され、Ｖds_p11／２として、オペアンプ３５の一方の入力端子に入力される。また、可変電圧源３１に発生する電圧Ｖds_p11／２´が検出点３６にて取り出され、オペアンプ３６の他方の入力端子に入力される。そして、オペアンプ３５は、Ｖds_p11／２´とＶds_p11／２が同電位になるように、可変電圧源３１を制御する。
【００６５】
ここで、基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11は、２つの可変電圧源３１及び３２ａそれぞれから出力される電位の和であり、上式（５）で表される。可変電圧源３１及び３２ａの電圧をそれぞれＶ31、Ｖ32aとすると、可変電圧源３１はＶds／２に、可変電圧源３２ａはＶgs_p11が上式（５）となるように制御されているので、これら電源電圧Ｖ31及びＶ32はそれぞれ以下の式（７）及び（８）で表される。
【００６６】
【数７】
2006345018.tif 000009
【００６７】
【数８】
2006345018.tif 000010
【００６８】
可変電圧源３２ａ及び３２ｂは同じ可変電圧源であり、可変電圧源３２ａ及び３２ｂの両端には同じ電位が発生する。したがって、その出力電圧Ｖgs_p21は式（６）と同様となり、可変ＭＯＳ抵抗Ｐ２１の制御信号を生成することができる。このような回路構成により、基準ＭＯＳ抵抗Ｐ２１のドレイン・ソース電圧Ｖds_p11が任意の電圧でも、基準ＭＯＳ抵抗Ｐ１１の抵抗値に追従することが可能になる。
【００６９】
なお、図１に示した回路構成では、可変ＭＯＳ抵抗Ｐ２１にｐＭＯＳを使用しているが、これに代えてｎＭＯＳを使用することができる。この場合、ソースに接続されている電源電圧ＶddをＧＮＤとすることで、ｎＭＯＳを用いた可変ＭＯＳ抵抗が実現する。
【００７０】
また、図３には、基準抵抗回路１の応用例を示している。同図に示す例では、基準ＭＯＳ抵抗（Ｐ１１）のドレイン〜ソース間にシリーズ接続された２つの同じ抵抗Ｒ１１及びＲ１２からなる抵抗体を並列接続するのに加え、ソース側に抵抗Ｒ１３を直列的に挿入し、これによって抵抗値をさらに大きくすることができる。可変抵抗回路２側でも同様の構成を採用することができる。
【００７１】
また、図１に示した実施形態では、可変ＭＯＳ抵抗Ｐ２１のドレイン・ソース電圧Ｖds_p21が０Ｖであることを想定しているが、勿論、ドレイン〜ソース間に電位差が発生する場合であっても、抵抗追従性を同様に実現することができる。図４には、可変ＭＯＳ抵抗Ｐ２１のドレイン・ソース電圧Ｖds_p21が発生する場合に、可変ＭＯＳ抵抗Ｐ２１が基準ＭＯＳ抵抗Ｐ１１に良好な追従性を実現する手段を備えた抵抗回路の構成例を示している。
【００７２】
図示の抵抗回路は、基準ＭＯＳ抵抗Ｐ１１からなる基準抵抗回路１と、可変ＭＯＳ抵抗Ｐ２１からなる可変抵抗回路２と、これらＭＯＳ抵抗Ｐ１１及びＰ２１の各ゲート電圧を制御する制御回路３´と、基準抵抗回路１用の電流源５と、可変抵抗回路２用の電流源１１とを備えている。
【００７３】
基準抵抗回路１は、制御回路３´によって、発生する電圧が所定の基準電圧Ｖrefと一定、すなわち基準ＭＯＳ抵抗Ｐ１１の抵抗値が一定となるように、そのゲート電圧Ｖgs_p11が制御される。基準ＭＯＳ抵抗Ｐ１１のドレイン〜ソース間には、シリーズ接続された２つの同じ抵抗Ｒ１１及びＲ１２からなる抵抗体が、並列に接続されている。これらシリーズ接続された抵抗Ｒ１１及びＲ１２の中点７からは、基準ＭＯＳ抵抗Ｐ１１のドレイン・ソース電圧Ｖds_P11の２分の１の電位Ｖc_p11を取り出すことができる。
【００７４】
可変抵抗回路２も、基準抵抗回路１と同様の構成であり、可変ＭＯＳ抵抗Ｐ２１のドレイン〜ソース間にはシリーズ接続された２つの同じ抵抗Ｒ２１及びＲ２２からなる抵抗体が並列に接続されている。これらシリーズ接続された抵抗Ｒ２１及びＲ２２の中点１０からは、可変ＭＯＳ抵抗Ｐ２１のドレイン・ソース電圧Ｖds_P21の２分の１の電位Ｖc_p21を取り出すことができる。可変抵抗回路２は、制御回路３´によって、可変ＭＯＳ抵抗Ｐ２１の抵抗値ＲP21が基準ＭＯＳ抵抗Ｐ１１の抵抗値ＲP11に追従するように、そのゲート電圧Ｖgs_p21が制御される。
【００７５】
制御回路３´には、参照番号６で示される検出点から取り出される基準抵抗回路１内のＭＯＳ抵抗Ｐ１１に発生する電圧Ｖrと、基準ＭＯＳ抵抗Ｐ１１側のドレイン・ソース電圧Ｖds_p11の２分の１の電圧Ｖc_P11と、可変ＭＯＳ抵抗Ｐ２１側のドレイン・ソース電圧Ｖds_p11の２分の１の電圧Ｖc_P21と、参照番号５で示される基準電位Ｖrefが入力されている。また、制御回路３´は、基準抵抗回路１及び可変抵抗回路２をそれぞれ制御するための制御信号８及び９を備えている。
【００７６】
制御回路３´は、基準抵抗回路１内の基準ＭＯＳ抵抗Ｐ１１において発生する電圧Ｖrが基準電圧Ｖrefと一定（すなわち基準ＭＯＳ抵抗ｐ１１の抵抗値が一定）となるようにそのゲート電圧Ｖgs_p11を制御するとともに、基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11を基準にして可変抵抗回路２内の可変ＭＯＳ抵抗Ｐ２１におけるゲート電圧Ｖgs_p21を制御するように構成されている。具体的には、基準ＭＯＳ抵抗Ｐ１１におけるドレイン・ソース電圧Ｖds_p11の２分の１並びに可変ＭＯＳ抵抗Ｐ２１におけるドレイン・ソース電圧Ｖds_p21の２分の１を検出し、基準ＭＯＳ抵抗Ｐ１１におけるゲート電圧Ｖgs_p11からそのドレイン・ソース電圧Ｖds_p11の２分の１を引くとともにドレイン・ソース電圧Ｖds_p21の２分の１を加えた電圧を可変ＭＯＳ抵抗Ｐ２１のゲート電圧Ｖgs_p21として与えて、その抵抗値を制御する。
【００７７】
図５には、制御回路３´の内部構成を示している。基準抵抗回路１内の基準ＭＯＳ抵抗Ｐ１１に発生する電圧Ｖrと基準電圧Ｖrefがオペアンプ３４´で比較され、その比較結果は可変電圧源３２´ａ及び３２´ｂを制御する信号となる。可変電圧源３２´ａ及び３２´ｂは同じ可変電圧源であり、これら電圧源３２´ａ及び３２´ｂの両端には同じ電位が発生する。
【００７８】
また、可変電圧源３２´で発生する電圧Ｖds／２'が検出点３６より取り出され、オペアンプ３５´の一方の入力端子に入力される。また、減算器３７は、検出点７から取り出された基準ＭＯＳ抵抗Ｐ１１のドレイン・ソース電圧Ｖds_p11の２分の１の電圧Ｖc_p11から、検出点１０から取り出された可変ＭＯＳ抵抗Ｐ２１のドレイン・ソース電圧Ｖds_p21の２分の１の電圧Ｖc_p21を引いて、その結果をオペアンプ３５´の他方の入力端子に入力する。オペアンプ３５´による比較結果は可変電圧源３１´を制御する信号となり、可変電圧源３２´で発生する電圧Ｖds／２'と電位差（Ｖc_p11−Ｖc_p21）とが等しくなるように制御する。
【００７９】
制御回路３´の出力は、基準抵抗回路１に対する制御信号８と可変抵抗回路２に対する制御信号９の２系統ある。基準抵抗回路１へ接続される制御信号８の電位Ｖp11は、可変電圧源３１及び３２ａの電位の和で構成され、基準抵抗回路１において発生する電圧Ｖds_p11が基準電圧と一定（すなわち基準抵抗回路１の抵抗値が一定）となるように基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11を制御する。また、可変抵抗回路２へ接続される制御信号９の電位Ｖp21は、可変電圧源３２ｂの電圧であり、基準ＭＯＳ抵抗Ｐ１１におけるゲート電圧Ｖgs_p11からそのドレイン・ソース電圧Ｖds_p11の２分の１を引くとともに可変ＭＯＳ抵抗Ｐ２１のドレイン・ソース電圧Ｖds_p21の２分の１を加えた電圧で構成され、可変ＭＯＳ抵抗Ｐ２１のゲート電圧Ｖgs_p21を制御する。
【００８０】
続いて、図４及び図５に示した抵抗回路における動作について説明する。
【００８１】
定電流源５より基準抵抗回路１に定電流Ｉを流し、このとき基準抵抗回路１に発生する電位Ｖrが検出点６にて検出され、制御回路３´へ入力される。また、参照番号５で示される基準電圧Ｖrefも制御回路３´へ入力される。
【００８２】
制御回路３´は、基準抵抗回路１に発生する電位Ｖrが基準電圧Ｖrefと同じ電圧になるように、制御信号８の電位Ｖp11を介して、基準抵抗回路１内の基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11を制御することによって、基準ＭＯＳ抵抗Ｐ１１の抵抗値ＲP11を変化させる。
【００８３】
また、制御回路３´は、制御信号９の電位Ｖp21を介して、可変抵抗回路２内の可変ＭＯＳ抵抗Ｐ２１のゲート電圧Ｖgs_p21を制御することによってその抵抗値ＲP21を変化させ、基準ＭＯＳ抵抗Ｐ１１の抵抗値ＲP11に追従するように制御する。
【００８４】
ここで、制御信号８及び９の電位Ｖp11及びＶp21について説明する。Ｖp11は基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11に相当する。基準ＭＯＳ抵抗Ｐ１１において抵抗の近似式Ｖds<<２（Ｖgs−Ｖth）が十分に満足できない場合、ゲート電圧Ｖgs_p11として、上式（４）を基に、以下の式（９）が導き出される。同式（９）は、上式（５）と同一である。
【００８５】
【数９】
2006345018.tif 000011
【００８６】
上式（９）より、抵抗調整用の制御信号８の電位Ｖp11としてのゲート電圧Ｖgs_p11はドレイン・ソース電圧Ｖds_p11に依存することが分かる。
【００８７】
一方、可変抵抗回路２に注目すると、可変ＭＯＳ抵抗Ｐ２１の抵抗値ＲP21が基準ＭＯＳ抵抗Ｐ１１の抵抗値ＲP11と等しい抵抗値となるためには、上式（９）の右辺の３番目の項１／２Ｖds_p11の代わりに１／２Ｖds_p21とした制御電圧にすればよい。したがって、制御信号９の電圧Ｖp21すなわち可変ＭＯＳ抵抗Ｐ２１のゲート電圧Ｖds_p21は下式（１０）で表される。
【００８８】
【数１０】
2006345018.tif 000012
【００８９】
上式（１０）から、基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11を基準にして可変ＭＯＳ抵抗Ｐ１２のゲート電圧Ｖgs_p21を制御する際に、基準ＭＯＳ抵抗Ｐ１１と可変ＭＯＳ抵抗Ｐ２１とでドレイン・ソース電圧を同じにする必要がない、ということを理解できよう。また、基準ＭＯＳ抵抗Ｐ１１側でＭＯＳ抵抗の近似条件Ｖds<<２（Ｖgs−Ｖth）という制約がないので、そのドレイン・ソース電圧Ｖds_p11を大きくして精度を向上することができる。ドレイン・ソース電圧Ｖds_p11を大きくすることにより、ＭＯＳ抵抗にドレイン電流Ｉdを供給する定電流源の電流を下げ、低消費電力化が可能になる。また、ゲート電圧Ｖgsを大きく変化させることができるので、幅広い範囲で可変抵抗値を実現することができる。
【００９０】
図５に示した制御回路３は、基準ＭＯＳ抵抗Ｐ１１に対するゲート電圧Ｖgs_p11、並びに可変ＭＯＳ抵抗Ｐ２１に対するゲート電圧Ｖgs_p21を発生させる構成を備えている。
【００９１】
検出点６で取り出される基準抵抗回路１に発生する電圧Ｖrと、参照番号５で示される基準電圧Ｖrefは、オペアンプ３４´にそれぞれ入力される。オペアンプ３４´は、発生電圧Ｖrと基準電圧Ｖrefが同電位になるように、可変電圧源３２´ａ及び３２´ｂを制御する。
【００９２】
可変電圧源３１に発生する電圧Ｖds_p11／２´が検出点３６にて取り出され、オペアンプ３５´の一方の端子に入力される。また、基準ＭＯＳ抵抗Ｐ１１と並列的に接続されている抵抗Ｒ１１及びＲ１２の中点７にてドレイン・ソース電圧Ｖds_p11を２分の１に分圧して得られるＶc_p11と、可変ＭＯＳ抵抗Ｐ２１と並列的に接続されている抵抗Ｒ２１及びＲ２２の中点７にてドレイン・ソース電圧Ｖds_p11を２分の１に分圧して得られるＶc_p11が、減算器３７の正負の各端子に入力され、その減算結果がオペアンプ３５´の他方の端子に入力される。そして、オペアンプ３５´は、Ｖds_p11／２´と（Ｖc_p11−Ｖc_p21）が同電位になるように、可変電圧源３１を制御する。
【００９３】
ここで、基準ＭＯＳ抵抗Ｐ１１のゲート電圧Ｖgs_p11は、２つの可変電圧源３１及び３２ａそれぞれから出力される電位の和であり、上式（９）で表される。可変電圧源３１及び３２ａの電圧をそれぞれＶ31´、Ｖ32´aとすると、可変電圧源３１´はＶds／２に、可変電圧源３２´ａはＶgs_p11が上式（９）となるように制御されているので、これら電源電圧Ｖ31´及びＶ32´それぞれ以下の式（１１）及び（１２）で表される。
【００９４】
【数１１】
2006345018.tif 000013
【００９５】
【数１２】
2006345018.tif 000014
【００９６】
可変電圧源３２´ａ及び３２´ｂは同じ可変電圧源であり、可変電圧源３２´ａ及び３２´ｂの両端には同じ電位が発生する。したがって、その出力電圧Ｖgs_p21は式（１０）と同様となり、可変ＭＯＳ抵抗Ｐ２１の制御信号を生成することができる。
【００９７】
このように、基準ＭＯＳ抵抗Ｐ１１のドレイン・ソース電圧Ｖds_p11が任意の電圧であっても、可変ＭＯＳ抵抗Ｐ２１は基準ＭＯＳ抵抗Ｐ１１の抵抗値に追従することが可能となる。可変ＭＯＳ抵抗Ｐ２１のゲート電圧Ｖgs_p21はそのドレイン〜ソース間の中点電圧１／２Ｖds_p21を含んでいるので、ドレイン・ソース電圧Ｖds_p21が０Ｖではなく変動しても、可変ＭＯＳ抵抗Ｐ２１は基準ＭＯＳ抵抗Ｐ１１の抵抗値に追従することが可能である。
【００９８】
図１及び図２、並びに図４及び図５に示した各抵抗回路を用いて負荷回路を構成することができる。そして、このような負荷回路は、通信機における送信アンプや受信アンプ内部の負荷抵抗として実装することができる。図６には、本発明に係る抵抗回路で構成される送信アンプ及び受信アンプを用いた無線通信装置のハードウェア構成を示している。無線通信装置は受信機と送信機からなる。以下、この通信機について説明する。
【００９９】
アンテナ １０１から入力された受信信号は、アンテナ・スイッチ １０２で受信アンプ部 １０３へと導かれる。受信アンプ部１０３では、受信信号が適正な電力レベルになるよう必要な帯域制限、自動利得制御（ＡＧＣ）などの処理が施される。次いで、復調部１０４では、周波数を制御された局部発振器１０８からの信号と受信アンプ部 １０３の出力を混合すなわち周波数合成して、所望の受信周波数を一定の周波数に変換して復調する。この混合され復調された信号は、Ａ／Ｄ変換されて、一定のビットレートを持つＩＱの各軸信号からなるデジタル・データとなる。信号処理部１０５では、このＩ及びＱ軸のデジタル・データに対し、フェージングなどの影響除去や、受信した信号の種類判別、デインターリーブ、エラー訂正を行ない、適切な復号がなされた後に、通信制御用のデータと通信データ本体に分離される。
【０１００】
一方、送信機側では、送信データを符号化し、さらに通信制御用のデータを加えて、送信バースト信号に合ったブロックにまとめられる。送信バースト信号は、信号処理部 １０５において、一定のデータレートを持つＩＱの各軸信号からなるデジタル・データにされる。この信号は、変調部１０６にて直交変調された後、局部発振器１０８から変換用の信号と混合すなわち周波数合成して、所望の送信周波数に変換する。所望の周波数に変換された信号は、必要な送信電力にするために送信アンプ部 １０７にて電力増幅される。そして、セレクタ ２０２を経由してアンテナ １０１から伝播路に放射される。
【産業上の利用可能性】
【０１０１】
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。
【０１０２】
本発明に係る抵抗回路を用いて、例えば、負荷回路を構成することができる。そして、かかる負荷回路を出力負荷として出力端子間に挿入して、差動アンプ回路を実装することができる。また、このような負荷回路は、通信機における送信アンプや受信アンプ内部の負荷抵抗として実装することができる。勿論、本発明に係る抵抗回路の用途はこれらに限定されない。
【０１０３】
要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。
【図面の簡単な説明】
【０１０４】
【図１】図１は、本発明の一実施形態に係る抵抗回路の構成を示した図である。
【図２】図２は、制御回路３の内部構成を示したブロック図である。
【図３】図３は、基準抵抗回路１の応用例を示した図である。
【図４】図４は、可変ＭＯＳ抵抗Ｐ２１のドレイン・ソース電圧Ｖds_p21があることを想定した抵抗回路の構成例を示した図である。
【図５】図５は、制御回路３´の内部構成を示したブロック図である。
【図６】図６は、無線通信装置のハードウェア構成例を示した図である。
【符号の説明】
【０１０５】
１…基準抵抗回路
２…可変抵抗回路
３…制御回路
４…差動アンプ
５、１１…定電流源
３１、３２…可変電圧源
３４、３５…オペアンプ
３７…減算器
１０１…アンテナ
１０２…アンテナ・スイッチ
１０３…受信アンプ部
１０４…復調部
１０５…信号処理部
１０６…変調部
１０７…送信アンプ部
１０８…局部発振器
【図１】
2006345018.tif 000015
【図２】
2006345018.tif 000016
【図３】
2006345018.tif 000017
【図４】
2006345018.tif 000018
【図５】
2006345018.tif 000019
【図６】
2006345018.tif 000020