(57)【要約】      （修正有）【課題】半導体モジュール及びそれの製造方法を提供する。【解決手段】半導体モジュールは、少なくとも一つの半導体チップパッケージ１５０、ノーマルパッド１３０及びダミーパッド１３２を有する基板、及び前記基板のノーマルパッド１３０のうちの一つ及び前記半導体チップパッケージ１５０と電気的に連結された少なくとも一つのソルダ結合部１１２を含む。また、少なくとも一つの支持ソルダバンプ１０２はダミーパッド１３２上に形成され、半導体チップパッケージ１５０の一部分の下部に配置される。例えば、支持ソルダバンプ１０２は半導体チップパッケージ１５０の周辺部の下部に配置することができる。【選択図】図１２
2006295156.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの半導体チップパッケージと、
ノーマルパッド及びダミーパッドを含む基板と、
前記半導体チップパッケージと、前記基板の前記ノーマルパッドのうち、少なくとも一つと電気的に連結される少なくとも一つのソルダ結合部と、
前記ダミーパッドのうち、一つの上に形成され、前記半導体チップパッケージの一部分の下部に配置された少なくとも一つの支持ソルダバンプと、を含むことを特徴とする半導体モジュール。
【請求項２】
前記ダミーパッドのうち、少なくとも一つは、前記半導体チップパッケージの周辺部の下部に配置されることを特徴とする請求項１記載の半導体モジュール。
【請求項３】
前記ダミーパッドのうち、少なくとも一つは、前記半導体チップパッケージのコーナー部の下部に配置されることを特徴とする請求項１記載の半導体モジュール。
【請求項４】
前記ダミーパッドのうち、少なくとも二つは、前記半導体チップパッケージの同一のコーナー部に配置されることを特徴とする請求項３記載の半導体モジュール。
【請求項５】
前記ダミーパッドは、前記半導体チップパッケージの二つ以上のコーナーの下部に配置されることを特徴とする請求項１記載の半導体モジュール。
【請求項６】
一つ以上のダミーパッドの配置構造が前記基板上に形成され、それぞれのダミーパッドの配置構造は、他のサイズの半導体チップパッケージに対応することを特徴とする請求項１記載の半導体モジュール。
【請求項７】
前記支持ソルダバンプは、前記半導体チップパッケージの周辺部の下部に配置されることを特徴とする請求項１記載の半導体モジュール。
【請求項８】
前記支持ソルダバンプは、前記半導体チップパッケージのコーナー部の下部に配置されることを特徴とする請求項１記載の半導体モジュール。
【請求項９】
前記支持ソルダバンプのうち、少なくとも二つは、前記半導体チップパッケージの同一のコーナー部の下部に配置されることを特徴とする請求項８記載の半導体モジュール。
【請求項１０】
前記支持ソルダバンプは、前記半導体チップパッケージの二つ以上のコーナーの下部に配置されることを特徴とする請求項１記載の半導体モジュール。
【請求項１１】
前記一つ以上の支持ソルダバンプの配置構造が前記基板上に形成され、それぞれの支持ソルダバンプの配置構造は、他のサイズの半導体チップパッケージに対応することを特徴とする請求項１記載の半導体モジュール。
【請求項１２】
前記支持ソルダバンプは、前記半導体チップパッケージと前記支持ソルダバンプとの間に間隔が存在するように、前記半導体チップパッケージの下部に配置されることを特徴とする請求項１記載の半導体モジュール。
【請求項１３】
前記間隔は、１０〜２０μｍであることを特徴とする請求項１２記載の半導体モジュール。
【請求項１４】
前記支持ソルダバンプは、０．２４２４０〜０．２５２４５０ｍｍの高さを有することを特徴とする請求項１３記載の半導体モジュール。
【請求項１５】
前記間隔と前記支持ソルダバンプとの高さの比は、０．５以下であることを特徴とする請求項１２記載の半導体モジュール。
【請求項１６】
前記支持ソルダバンプは、前記半導体チップパッケージに接触することを特徴とする請求項１記載の半導体モジュール。
【請求項１７】
複数の半導体チップパッケージと、
前記複数の半導体チップパッケージを前記基板のノーマルパッドに電気的に連結する複数のソルダ結合部を更に含むことを特徴とする請求項１記載の半導体モジュール。
【請求項１８】
前記支持ソルダバンプは、前記複数の半導体チップパッケージのうち、いずれか一つ以上の下部に配置されることを特徴とする請求項１７記載の半導体モジュール。
【請求項１９】
前記基板は、前記基板の第１面及び第２面にノーマルマッド及びダミーパッドを含み、第１面及び第２面は前記基板の両面であり、
前記ソルダ結合部は、第１複数の半導体チップパッケージを第１面のノーマルパッドに電気的に連結し、
前記ソルダ結合部は、第２複数の半導体チップパッケージを第２面のノーマルパッドに電気的に連結することを特徴とする請求項１記載の半導体モジュール。
【請求項２０】
少なくとも一つの半導体チップパッケージと、
基板と、
前記半導体チップパッケージと前記基板とを電気的に連結する少なくとも一つのソルダ結合部と、
前記半導体チップパッケージと支持ソルダバンプとの間隔が存在するよう、前記半導体チップパッケージの一部分の下部の前記基板上に形成される少なくとも一つの支持ソルダバンプと、を含むことを特徴とする半導体モジュール。
【請求項２１】
基板上にノーマルパッド及びダミーパッドを形成する段階と、
少なくとも一つのソルダ結合部が半導体チップパッケージを前記ノーマルパッドのうちの一つに電気的に連結するように、また、少なくとも一つの支持ソルダバンプが前記半導体チップパッケージの下部に位置された少なくとも一つの前記ダミーパッド上に形成されるように、前記基板上に少なくとも一つの半導体チップパッケージを実装する段階と、を含むことを特徴とする半導体モジュールの製造方法。
【請求項２２】
前記ダミーパッドのうち、少なくとも一つは、前記半導体チップパッケージの周辺部の下部に配置されることを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項２３】
前記ダミーパッドのうち、少なくとも一つは、前記半導体チップパッケージのコーナー部の下部に配置されることを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項２４】
前記ダミーパッドのうち、少なくとも二つは、前記半導体チップパッケージの同一のコーナー部の下部に配置されることを特徴とする請求項２３記載の半導体モジュールの製造方法。
【請求項２５】
前記ダミーパッドは、前記半導体チップパッケージの二つ以上のコーナーの下部に配置されることを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項２６】
前記ノーマルパッド及びダミーパッドを形成する段階は、一つ以上のダミーパッドの配置構造を前記基板上に形成する段階であり、
前記ダミーパッドの配置構造のそれぞれは、異なるサイズの半導体チップパッケージに対応することを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項２７】
前記支持ソルダバンプは、前記半導体チップパッケージの周辺部の下部に配置されることを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項２８】
前記支持ソルダバンプは、前記半導体チップパッケージのコーナー部の下部に配置されることを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項２９】
前記支持ソルダバンプのうち、少なくとも二つは、前記半導体チップパッケージの同一のコーナー部に配置されることを特徴とする請求項２８記載の半導体モジュールの製造方法。
【請求項３０】
前記支持ソルダバンプは、前記半導体チップパッケージの二つ以上のコーナーの下部に配置されることを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項３１】
前記少なくとも一つの半導体チップパッケージを実装する段階は、一つ以上の支持ソルダバンプの配置構造を前記基板上に形成し、前記支持ソルダバンプの配置構造のそれぞれは、異なるのサイズの半導体チップパッケージに対応することを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項３２】
前記支持ソルダバンプは、前記半導体チップパッケージと前記支持ソルダバンプとの間に間隔が存在するよう、前記半導体チップパッケージの下部に配置されることを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項３３】
前記間隔は、１０〜２０μｍであることを特徴とする請求項３２記載の半導体モジュールの製造方法。
【請求項３４】
前記支持ソルダバンプは、０．２４２４０〜０．２５２４５０μｍの高さを有することを特徴とする請求項３３記載の半導体モジュールの製造方法。
【請求項３５】
前記間隔と前記支持ソルダバンプの高さとの比は、０．５以下であることを特徴とする請求項３２記載の半導体モジュールの製造方法。
【請求項３６】
前記支持ソルダバンプは、前記半導体チップパッケージに接触することを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項３７】
前記ノーマルパッド及びダミーパッドを形成する段階は、同一のサイズのノーマルパッド及びダミーパッドを形成することを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項３８】
前記ノーマルパッド及びダミーパッドを形成する段階は、同一の形態のノーマルパッド及びダミーパッドを形成することを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項３９】
前記ノーマルパッド及びダミーパッドを形成する段階は、異なるサイズのノーマルパッド及びダミーパッドを形成することを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項４０】
前記ノーマルパッド及びダミーパッドを形成する段階は、異なる形態のノーマルパッド及びダミーパッドを形成することを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項４１】
前記少なくとも一つの半導体チップパッケージを実装する段階は、複数のソルダ結合部が複数の半導体チップパッケージを前記基板のノーマルパッドに電気的に連結するように、前記複数の半導体チップパッケージを前記基板に実装することを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項４２】
前記少なくとも一つの半導体チップパッケージを実装する段階は、前記支持ソルダバンプが前記複数の半導体チップパッケージの一つ以上の下部に配置されるように、前記複数の半導体チップパッケージを前記基板に実装することを特徴とする請求項４１記載の半導体モジュールの製造方法。
【請求項４３】
前記半導体モジュールの製造方法は、
前記基板の第１面上及び第２面上にノーマルパッド及びダミーパッドを形成し、前記第１面及び第２面を、前記基板の両面とすることを特徴とする段階と、
前記ソルダ結合部が第１複数の半導体チップパッケージを第１面上のノーマルパッドに電気的に連結し、少なくとも一つの支持ソルダバンプが前記第１複数の半導体チップパッケージのうち、少なくとも一つの半導体チップパッケージの下部に配置された少なくとも一つのダミーパッド上に形成されるように、前記第１複数の半導体チップパッケージを前記第１面に実装し、前記ソルダ結合部が第２複数の半導体チップパッケージを第２面のノーマルパッドに電気的に連結し、少なくと一つの支持ソルダバンプが前記第２複数の半導体チップパッケージのうち、少なくとも一つの半導体チップパッケージの下部に配置された少なくとも一つのダミーパッド上に形成されるよう、前記第２複数の半導体チップパッケージを前記第２面に実装することを特徴とする請求項２１記載の半導体モジュールの製造方法。
【請求項４４】
基板上にノーマルパッドを形成する段階と、
少なくとも一つのソルダ結合部が半導体チップパッケージを前記ノーマルパッドのうちの一つに電気的に連結するように、また、少なくとも一つの支持ソルダバンプが半導体チップパッケージの一部分の下部の基板上に形成されて、前記半導体チップパッケージと前記支持ソルダバンプとの間隔が存在するように、少なくとも一つの半導体チップパッケージを前記基板上に実装する段階と、を含むことを特徴とする半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一つ以上の半導体チップパッケージが実装されたモジュール印刷回路基板（ＰＣＢ）のような半導体モジュール及び前記半導体モジュールの製造方法に関する。
【背景技術】
【０００２】
最近、メモリモジュールのような半導体モジュールは、速い応答速度、低消費電力、微細なサイズなどを有する多様なマルチメディア装置及びデジタル装置に広く用いられる。一般的に、ボールグリッドアレイ（ＢＧＡ：ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）半導体チップパッケージが半導体モジュールに用いられる。
【０００３】
ＢＧＡ半導体チップパッケージには、マイクロＢＧＡ、ワイヤボンディングＢＧＡ、及びボードオンチップなどがある。ＢＧＡを含む半導体パッケージは、リード（ｌｅａｄ）の代わりにソルダボール（ｓｏｌｄｅｒ  ｂａｌｌ）を用いてモジュール基板と結合される。一つのモジュール基板には、一般的に２〜３２個のＢＧＡ半導体チップパッケージが装着される。
【０００４】
図１及び図２は、従来のＢＧＡ半導体チップパッケージと従来の印刷回路基板を有する半導体モジュールを手動ソケッティング（ｍａｎｕａｌ  ｓｏｃｋｅｔｉｎｇ）する過程を示す断面図である。
図１及び図２を参照すると、印刷回路基板（ＰＣＢ）１０は、メモリチップパッケージのようなＢＧＡ半導体チップパッケージ１５０を含む。周知したように、ＢＧＡ半導体チップパッケージ１５０のソルダボールは、印刷回路基板１０とＢＧＡ半導体チップパッケージ１５０との間にソルダ結合部を形成する印刷回路基板１０に装着される。
【０００５】
印刷回路基板１０は、手動ソケッティング過程によってソケット２０にソケッティングされる。この過程において、印刷回路基板１０をソケット２０に介在させながら人の手が一つ以上のＢＧＡ半導体チップパッケージ１５０を押すようになる。その結果、基板の曲げ及びツイストによってＢＧＡ半導体チップパッケージ１５０にクラックが発生することがある。ここで、ＢＧＡ半導体チップパッケージ１５０の電気的特性が減少することがある。
【０００６】
図３は、従来のＢＧＡ半導体チップパッケージを示す平面図である。
図３を参照すると、ＢＧＡ半導体チップパッケージ１５０は、ソルダボール１２が配置されたＢＧＡ領域を含む。最外郭ソルダボール１２は、ＢＧＡ半導体チップパッケージ１５０のエッジと約１〜３ｍｍ程度の間隔に離れている。
【０００７】
図４は、従来のＢＧＡ半導体チップパッケージを掴んだときのクラックを示す断面図である。
図４を参照すると、ＢＧＡ半導体チップパッケージ１５０は、最外郭ソルダ結合部１４に沿ってクラックが発生する傾向がある。また、図面には示していないが、印刷回路基板１０を掴んだとき、及び／または手動ソケッティング過程においてもソルダ結合部１４のクラックが発生することがある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ＢＧＡ半導体チップパッケージを手動ソケッティングする場合、ＢＧＡ半導体チップパッケージクラックおよび／またはソルダ結合部のクラックなどの不良を減少しうる支持ソルダバンプを有するモジュール基板を実装した半導体モジュールを提供することにある。
本発明の他の目的は、ＢＧＡ半導体チップパッケージを手動ソケッティングする場合、ＢＧＡ半導体チップパッケージのクラック及び／またはソルダ結合部のクラックなどの不良を減少しうる支持ソルダバンプを有するモジュール基板を実装した半導体モジュールの製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一実施例による半導体モジュールは、少なくとも一つの半導体チップパッケージと、ノーマルパッド及びダミーパッドを含む基板と、前記半導体チップパッケージと、前記基板の前記ノーマルパッドのうち、少なくとも一つと電気的に連結される少なくとも一つのソルダ結合部と、前記ダミーパッドのうち、一つの上に形成され、前記半導体チップパッケージの一部分の下部に配置された少なくとも一つの支持ソルダバンプと、を含む。
【００１０】
前記ダミーパッドのうち、少なくとも一つは、前記半導体チップパッケージの周辺部の下部に配置される。前記ダミーパッドのうち、少なくとも一つは、前記半導体チップパッケージのコーナー部の下部に配置される。前記ダミーパッドのうち、少なくとも二つは、前記半導体チップパッケージの同一のコーナー部に配置される。前記ダミーパッドは、前記半導体チップパッケージの二つ以上のコーナーの下部に配置される。前記一つ以上のダミーパッドの配置構造が前記基板上に形成され、それぞれのダミーパッドの配置構造は、他のサイズの半導体チップパッケージに対応する。
【００１１】
前記支持ソルダバンプは、前記半導体チップパッケージの周辺部の下部に配置される。前記支持ソルダバンプは、前記半導体チップパッケージのコーナー部の下部に配置される。前記支持ソルダバンプのうち、少なくとも二つは、前記半導体チップパッケージの同一のコーナー部の下部に配置される。前記支持ソルダバンプは、前記半導体チップパッケージの二つ以上のコーナーの下部に配置される。前記一つ以上の支持ソルダバンプの配置構造が前記基板上に形成され、それぞれの支持ソルダバンプの配置構造は、他のサイズの半導体チップパッケージに対応する。
【００１２】
前記支持ソルダバンプは、前記半導体チップパッケージと前記支持ソルダバンプとの間に間隔が存在するように、前記半導体チップパッケージの下部に配置される。前記間隔は、１０〜２０μｍである。前記支持ソルダバンプは、０．２４２４０〜０．２５２４５０ｍｍの高さを有する。前記間隔と前記支持ソルダバンプとの高さの比は、０．５以下である。または、前記支持ソルダバンプは、前記半導体チップパッケージに接触する。
【００１３】
前記半導体モジュールは、複数の半導体チップパッケージと、前記複数の半導体チップパッケージを前記基板のノーマルパッドに電気的に連結する複数のソルダ結合部を更に含む。前記支持ソルダバンプは、前記複数の半導体チップパッケージのうち、いずれか一つ以上の下部に配置される。
【００１４】
前記基板は、前記基板の第１面及び第２面にノーマルマッド及びダミーパッドを含み、第１面及び第２面は前記基板の両面であり、前記ソルダ結合部は、第１複数の半導体チップパッケージを第１面のノーマルパッドに電気的に連結し、前記ソルダ結合部は、第２複数の半導体チップパッケージを第２面のノーマルパッドに電気的に連結する。
【００１５】
本発明の一実施例による半導体モジュールは、少なくとも一つの半導体チップパッケージと、基板と、前記半導体チップパッケージと前記基板を電気的に連結する少なくとも一つのソルダ結合部と、前記半導体チップパッケージと支持ソルダバンプとの間に間隔が存在するよう、前記半導体チップパッケージの一部分の下部の前記基板上に形成される少なくとも一つの支持ソルダバンプと、を含む。
【００１６】
本発明の一実施例による半導体モジュールの製造方法は、基板上にノーマルパッド及びダミーパッドを形成する段階と、少なくとも一つのソルダ結合部が半導体チップパッケージを前記ノーマルパッドのうちの一つに電気的に連結するように、また、少なくとも一つの支持ソルダバンプが前記半導体チップパッケージの下部に位置された少なくとも一つの前記ダミーパッド上に形成されるように、前記基板上に少なくとも一つの半導体チップパッケージを実装する段階と、を含む。
【００１７】
前記ダミーパッドのうち、少なくとも一つは、前記半導体チップパッケージの周辺部の下部に配置される。前記ダミーパッドのうち、少なくとも一つは、前記半導体チップパッケージのコーナー部の下部に配置される。前記ダミーパッドのうち、少なくとも二つは、前記半導体チップパッケージの同一のコーナー部の下部に配置される。前記ダミーパッドは、前記半導体チップパッケージの二つ以上のコーナーの下部に配置される。
【００１８】
前記ノーマルパッド及びダミーパッドを形成する段階は、一つ以上のダミーパッドの配置構造を前記基板上に形成する段階であり、
前記ダミーパッドの配置構造のそれぞれは、異なるサイズの半導体チップパッケージに対応する。前記支持ソルダバンプは、前記半導体チップパッケージの周辺部の下部に配置される。前記支持ソルダバンプは、前記半導体チップパッケージのコーナー部の下部に配置される。前記支持ソルダバンプのうち、少なくとも二つは、前記半導体チップパッケージの同一のコーナー部に配置される。前記支持ソルダバンプは、前記半導体チップパッケージの二つ以上のコーナーの下部に配置される。
【００１９】
前記少なくとも一つの半導体チップパッケージを実装する段階は、一つ以上の支持ソルダバンプの配置構造を前記基板上に形成し、前記支持ソルダバンプの配置構造のそれぞれは、異なるのサイズの半導体チップパッケージに対応する。前記支持ソルダバンプは、前記半導体チップパッケージと前記支持ソルダバンプとの間に間隔が存在するよう、前記半導体チップパッケージの下部に配置される。前記間隔は、１０〜２０μｍである。前記支持ソルダバンプは、０．２４２４０〜０．２５２４５０μｍの高さを有する。前記間隔と前記支持ソルダバンプの高さとの比は、０．５以下である。または、前記支持ソルダバンプは、前記半導体チップパッケージに接触する。
【００２０】
前記ノーマルパッド及びダミーパッドを形成する段階は、同一のサイズのノーマルパッド及びダミーパッドを形成する。前記ノーマルパッド及びダミーパッドを形成する段階は、同一の形態のノーマルパッド及びダミーパッドを形成する。または、前記ノーマルパッド及びダミーパッドを形成する段階は、異なるサイズのノーマルパッ及びダミーパッドを形成する。または、前記ノーマルパッド及びダミーパッドを形成する段階は、異なる形態のノーマルパッド及びダミーパッドを形成する。
【００２１】
前記少なくとも一つの半導体チップパッケージを実装する段階は、複数のソルダ結合部が複数の半導体チップパッケージを前記基板のノーマルパッドに電気的に連結するように、前記複数の半導体チップパッケージを前記基板に実装する。前記少なくとも一つの半導体チップパッケージを実装する段階は、前記支持ソルダバンプが前記複数の半導体チップパッケージの一つ以上の下部に配置されるように、前記複数の半導体チップパッケージを前記基板に実装する。
【００２２】
前記半導体モジュールの製造方法は、前記基板の第１面上及び第２面上にノーマルパッド及びダミーパッドを形成し、前記第１面及び第２面を、前記基板の両面とすることを特徴とする段階と、
前記ソルダ結合部が第１複数の半導体チップパッケージを第１面上のノーマルパッドに電気的に連結し、少なくとも一つの支持ソルダバンプが前記第１複数の半導体チップパッケージのうち、少なくとも一つの半導体チップパッケージの下部に配置された少なくとも一つのダミーパッド上に形成されるように、前記第１複数の半導体チップパッケージを前記第１面に実装し、前記ソルダ結合部が第２複数の半導体チップパッケージを第２面のノーマルパッドに電気的に連結し、少なくと一つの支持ソルダバンプが前記第２複数の半導体チップパッケージのうち、少なくとも一つの半導体チップパッケージの下部に配置された少なくとも一つのダミーパッド上に形成されるよう、前記第２複数の半導体チップパッケージを前記第２面に実装する。
【００２３】
本発明の一実施例による半導体モジュールの製造方法は、基板上にノーマルパッドを形成する段階と、少なくとも一つのソルダ結合部が半導体チップパッケージを前記ノーマルパッドのうちの一つに電気的に連結するように、また、少なくとも一つの支持ソルダバンプが半導体チップパッケージの一部分の下部の基板上に形成されて、前記半導体チップパッケージと前記支持ソルダバンプとの間隔が存在するように、少なくとも一つの半導体チップパッケージを前記基板上に実装する段階と、を含む。
【００２４】
本文に開示している本発明の実施例において、特定の構造的乃至機能的説明は、ただ本発明の実施例を説明するための目的として例示されたものであって、本発明の実施例は、多様な形態で実施することができ、本文に説明した実施例に限定されることはない。
【００２５】
本発明は、多様な変更を加えることができ、多様な形態を有することができ、特定の実施例を図面に例示し、本文で詳細に説明する。しかし、これは、本発明の特定の開示形態に対して限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むことと理解すべきである。各図面を説明しながら類似の参照符号を構成要素に付与した。
【００２６】
第１、第２などの用語は、多様な構成要素を説明するのに用いることができるが、前記構成要素は前記用語によって限定されてはいけない。前記用語は、一つの構成要素を他の構成要素から区別する目的としてのみ用いられる。例えば、本発明の権利範囲から離脱しないまま、第１構成要素は第２構成要素として命名することができ、類似に第２構成要素も第１構成要素として命名することができる。
【００２７】
いずれかの構成要素が他の構成要素に「連結」されているとか「接続」していると言及したときには、その他の構成要素に直接的に連結されているかまたは接続されていることもあるが、中間に他の構成要素が存在することもあると理解すべきである。反面、いずれかの構成要素が他の構成要素に「直接連結」されているか「直接接続」されていると言及されたときには、中間に他の構成要素が存在しないことと理解すべきである。構成要素間の関係を説明する他の表現、即ち、「〜間に」と「すぐ〜間に」または「〜に隣る」と「〜に直接隣る」なども同様に解釈すべきである。
【００２８】
本出願で用いた用語は、ただ特定の実施例を説明するために盛り込まれるものであって、本発明を限定しようとする意図ではない。単数の表現は、文脈上明確に異なるように意味しない限り、複数の表現を含む。本出願において、「含む」または「有する」などの用語は、説示した特徴、数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解すべきである。
【００２９】
異なるものとして定義しない限り、技術的であるか科学的な用語を含めてここで用いられる全ての用語は、本発明が属する技術分野において通常の知識を有する者によって一般的に理解されるものと同一の意味を有している。一般的に用いられる辞典に定義されているもののような用語は、関連技術の文脈上で有する意味と一致する意味を有することと解釈すべきであり、本出願で明白に定義されない限り、異常的であるか過度に形式的な意味で解釈されない。
【発明の効果】
【００３０】
前述したように、本発明は少なくとも一つの半導体チップパッケージに用いられる支持ソルダバンプの配置構造を有する印刷回路基板、前記印刷回路基板及び前記印刷回路基板に装着された少なくとも一つの半導体チップパッケージを含む半導体モジュール、及び前記印刷回路基板及び前記半導体モジュールの製造方法を提供する。半導体チップパッケージに外部の機械的な衝撃が加えられるとき、前記半導体チップパッケージの周辺部の下部の印刷回路基板の一部分上に提供された少なくとも一つの支持ソルダバンプは半導体チップパッケージの支持と外部衝撃の力の分散を助ける。前記支持ソルダバンプはスクリーンプリンティング工程によって、追加的な工程段階なしにノーマルソルダ結合部と共に、前記印刷回路基板上に容易に形成される。また、支持ソルダバンプの高さ及びそれによる支持ソルダバンプと半導体チップパッケージとの間隔は制御できる。
【００３１】
それによって、半導体モジュールが手動ソケッティング過程によってソケッティングされるとき、半導体チップパッケージのクラック、ソルダ結合部のクラック及び／または印刷回路基板上のクラックパターンを減少できる。
【発明を実施するための最良の形態】
【００３２】
以下、添付した図面を参照して、本発明の望ましい実施例をより詳細に説明する。図面上の同一の構成要素に対しては、同一の参照符号を付与し、同一の構成要素に対して重複した説明は省略する。
【００３３】
図５は、本発明の一実施例による半導体モジュールを示す断面図である。
図５を参照すると、半導体モジュールは、半導体チップパッケージ１５０が装着された印刷回路基板１００を含む。図５は、断面図であるので、一つの半導体チップパッケージ１５０のみを示すが、印刷回路基板１００は、一つ以上の半導体チップ１５０を含むことができるのを理解することができる。複数のソルダ結合部１１２は、半導体チップパッケージ１５０を印刷回路基板１００に連結させる。前記ソルダ結合部１１２は、半導体チップパッケージ１５０と印刷回路基板１００を電気的、機械的に連結することができる。
【００３４】
印刷回路基板１００は、支持ソルダバンプ１０２を更に含む。支持ソルダバンプ１０２は、半導体チップパッケージ１５０の下部に配置される。例えば、支持ソルダバンプ１０２は、半導体チップパケージ１５０のコーナー部のような半導体チップパッケージ１５０の周辺部の下部に形成することができる。以下にて詳細に説明するように、支持ソルダバンプ１０２は、半導体チップパッケージ１５０に接触することができ、または半導体チップパッケージ１５０と支持ソルダバンプ１０２との間に間隔があってもよい。
【００３５】
以下、図６乃至図１２を参照して、本発明の一実施例による図５の半導体モジュールの製造方法を説明する。
図６は、本発明の一実施例によるソルダ結合部の一部からなるノーマル、機能ソルダ部Ａ及び支持ソルダバンプからなる支持ソルダ部Ｂを含む印刷回路基板を示す平面図である。
【００３６】
図６を参照すると、印刷回路基板１００上のリード（ｌｅａｄｓ）または接触ラインＣは、ノーマルソルダＡと電気的に連結される。説明のために、本発明の一実施例による方法は、図６のＶＩ−ＶＩ’に沿って見た断面図を参照して説明する。
【００３７】
図７乃至図１０は、本発明の一実施例による図６のノーマル、機能ソルダ、及び支持ソルダの製造方法を示す断面図である。
図７を参照すると、少なくとも一つのノーマル、機能パッド１３０は、半導体チップパッケージ１５０の一部分に接着されたソルダ結合部１１２に対応する印刷回路基板１００の一部分上に形成される。また、少なくとも一つのダミーパッド１３２は、例えば、半導体チップパッケージ１５０の周辺部に対応する印刷回路基板１００の一部分上に形成される。ノーマルパッド１３０とダミーパッド１３２は、同一工程段階及び同一物質からなることができる。ノーマルパッド１３０及びダミーパッド１３２は、前記技術分野で広く知られたように銅または銅合金などで形成することができる。例えば、ノーマルパッド１３０とダミーパッド１３２は、銅、ニッケル、または金のスタック層（ｓｔａｃｋｅｄ  ｌａｙｅｒｓ）を含むことができる。しかし、本発明は、同一物質で形成されたノーマルパッド１３０とダミーパッド１３２に限定されない。
【００３８】
図７は、また同一幅Ｗ１を有するノーマルパッド１３０とダミーパッド１３２を示す。ノーマルパッド１３０とダミーパッド１３２は、同一幅（例えば、３５０μｍ）及び／または形態を有することができ、また異なるサイズ及び／または形態を有するように形成することができる。
【００３９】
図８を参照すると、ＰＳＲ（Ｐｈｏｔｏ Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）パターン１２０は、ノーマルパッド１３０とダミーパッド１３２が露出するように印刷回路基板１００上に形成される。ＰＳＲ１２０は、広く知られたＰＳＲ４０００及び／またはＢａ、Ｓｉ、またはＣｌのうち、少なくとも一つを含んでもよい。示したように、ＰＳＲ１２０によってノーマルパッド１３０とダミーパッド１３２が露出された開口部の幅Ｗ２が決められる。図示したように、幅Ｗ２は、それぞれのパッドと印刷回路基板１００の一部分が露出されるほど広い。ノーマルパッド１３０とダミーパッド１３２が露出された開口部が同一のサイズを有しているが、本発明は、同一のサイズを有する開口部に限定されることはない。
【００４０】
その後、ノーマルソルダと支持ソルダは、例えば、表面実装技術（ＳＭＴ）を用いてノーマルパッド１３０とダミーパッド１３２上に形成される。図９を参照すると、ステンシル１４０は、ノーマルパッド１３０とダミーパッド１３２が露出するよう、印刷回路基板１００上に形成される。より詳細には、ステンシル１４０は、ノーマルパッド１３０を露出させる第１開口部の幅Ｗ３及びダミーパッド１３２を露出させる第２開口部の幅Ｗ４を決める。本実施例による第２開口部の幅Ｗ４（例えば、７５０μｍ）は、第１開口部の幅Ｗ３（例えば、４００μｍ）より大きい。しかし、本発明は、このような関係に限定されないものと理解すべきである。代わりに、第２開口部は、第１開口部と同一の幅を有することもでき、第１開口部より小さい幅を有することもできる。
【００４１】
第１開口部の幅Ｗ３は、ノーマルパッド１３０が露出したＰＳＲ１２０の開口部の幅Ｗ２より小さく、第２開口部の幅Ｗ４はダミーパッド１３２が露出したＰＳＲ１２０の開口部の幅Ｗ２より大きい。しかし、本発明はこのような関係に限定されないことと理解すべきである。代りに幅Ｗ３は、幅Ｗ２と同一であるかそれより大きく、幅Ｗ４は、幅Ｗ２と同一であるかそれより小さい。
【００４２】
図１０を参照すると、ソルダペーストは、例えば、スクリーンプリンティング工程を通じてノーマルパッド１３０上にノーマルソルダペースト部１４２、及びダミーパッド１３２上に支持ソルダペースト部１４４を形成するように、印刷回路基板１００の上部に塗布される。その後、ステンシル１４０は図１１のように除去される。
【００４３】
その後、半導体チップパッケージ１５０は、印刷回路基板１００上に整列され、リフロー工程のように広く知られた熱処理工程が実施される。図１２を参照すると、リフロー工程で半導体チップパッケージ１５０のそれぞれのソルダボールと結合するノーマルソルダペースト１４２はソルダ結合部１１２を形成する（図５参照)。また、支持ソルダペースト１４４は支持ソルダバンプ１０２になる（図５参照）。ソルダ結合部１１２と支持ソルダバンプ１０２はＳｎＰＢ合金のようなスズ合金であってもよく、ＳｎＡｇＣｕのような鉛を含まない合金であってもよい。
【００４４】
図１２を参照すると、支持ソルダバンプ１０２は、支持ソルダバンプ１０２と半導体チップパッケージ１５０との間に間隔Ｈ１が生成されるように高さＨ２を有する。支持ソルダバンプ１０２の高さＨ２とこれによる間隔Ｈ１は、支持ソルダパッド１３２を露出させるステンシル１４０の第２開口部の幅Ｗ４に依存する。下記の表は、支持ソルダバンプ１０２の高さＨ２とステンシル１４０の第２開口部の幅Ｗ４の変化による支持ソルダバンプ１０２と半導体チップパッケージ１５０との間隔Ｈ１を示す。
【００４５】
【表１】
2006295156.tif 000003
【００４６】
前記表を参照すると、ステンシル１４０の第２開口部の幅Ｗ４が増加することによって支持ソルダバンプ１０２と半導体チップパッケージ１５０との間隔Ｈ１が減少するように、支持ソルダバンプ１０２の高さＨ２も増加する。
【００４７】
例えば、幅Ｗ４が約５５０μｍであるとき、支持ソルダバンプ１０２の平均高さは約０．１７９０８ｍｍであり、支持ソルダバンプ１０２と半導体チップパッケージ１５０との間隔Ｈ１は約９４．０２９６μｍである。幅Ｗ４が約６５０μｍであるとき、支持ソルダバンプ１０２の平均高さは約０．２１１８０ｍｍであり、支持ソルダバンプ１０２と半導体チップパッケージ１５０との間隔Ｈ１は約４９．２９３μｍである。幅Ｗ４が約７５０μｍであるとき、支持ソルダバンプ１０２の平均高さは約０．２４８１９ｍｍであり、支持ソルダバンプ１０２と半導体チップパッケージ１５０との間隔Ｈ１は約２８．３５８μｍである。幅Ｗ４が約８５０μｍであるとき、支持ソルダバンプ１０２の平均高さは約０．２７８３１ｍｍであり、支持ソルダバンプ１０２と半導体チップパッケージ１５０との間隔Ｈ１は約０．０μｍであるので、支持ソルダバンプ１０２は半導体チップパッケージ１５０と実質的に接触し、これは図１３に示される。本発明の一実施例によって、間隔Ｈ１が１０〜２０μｍになるように支持ソルダバンプ１０２の高さＨ２は調節される。
【００４８】
ステンシルの厚さが約０．１２ｍｍであるとき、支持ソルダバンプ１０２の高さＨ２に対する間隔Ｈ１の比は約０．５以下になることができる。例えば、幅Ｗ４が約５５０μｍであるとき、支持ソルダバンプ１０２の高さＨ２に対する間隔Ｈ１の比は約０．１２である。幅Ｗ４が約６５０μｍである時、支持ソルダバンプ１０２の高さＨ２に対する間隔Ｈ１の比は約０．２３である。幅Ｗ４が約７５０μｍである時、支持ソルダバンプ１０２の高さＨ２に対する間隔Ｈ１の比は約０．１１である。幅Ｗ４が約５５０μｍであるとき、支持ソルダバンプ１０２の高さＨ２に対する間隔Ｈ１の比は約０．１２である。望ましくは、幅Ｗ４が約６５０μｍであるときの、支持ソルダバンプ１０２の高さＨ２に対する間隔Ｈ１の比は、約０．２３を適用することができる。
【００４９】
また、支持ソルダバンプ１０２の高さＨ２はダミーパッド１３２を露出させるＰＳＲ１２０の開口部の幅Ｗ２の変化及びダミーパッド１３２の幅Ｗ１及び/またはステンシル１４０の厚さの変化によって調節することができる。即ち、ダミーパッド１３２を露出させるＰＳＲ１２０の開口部の幅Ｗ２が減少することによって、支持ソルダバンプ１０２の高さＨ２も減少する。
【００５０】
支持ソルダバンプ１０２が半導体チップパッケージ１５０のエッジまたは周辺部に対応される印刷回路基板１００の一部分に配置されるとき、受動ソケッティング過程のように半導体モジュールが押されたときに適用される圧力は、半導体チップパッケージ１５０に均一に分散することができ、その結果、半導体チップパッケージ１５０のクラック及び/またはノーマルソルダ結合部１１２と半導体チップパッケージ１５０との間のクラックの発生を防止することができる。
【００５１】
図１４は、本発明の一実施例による支持ソルダバンプ１０２の配置構造を示す平面図である。例えば、図１４の支持ソルダバンプ１０２の配置構造はＤＤＲ２のＵＤＩＭＭ印刷回路基板モジュールまたはＲＤＩＭＭ印刷回路基板モジュールに適用することができる。図１４を参照すると、１、２、３、…、９に示された第１乃至第９半導体チップパッケージ１５０が印刷回路基板１００の一面に実装された場合、支持ソルダバンプ１０２は、前記第１乃至第９半導体チップパッケージのエッジまたは周辺部に対応される印刷回路基板１００の第１領域１６０２、第２領域１６０３及び第３領域１６０５上に形成することができる。支持ソルダバンプ１０２は図１４でそれぞれの半導体チップパッケージのコーナー部に形成されたことに示したが、半導体チップパッケージのエッジの下部のいずれの領域でも形成することができる。
【００５２】
信号ラインは、支持ソルダバンプ１０２が印刷回路基板１００の第４領域１６０４上に選択的に形成すしうるように印刷回路基板１００の電気的特性を考慮して印刷回路基板１００の第４領域１６０４に配置することができる。例えば、支持ソルダバンプ１０２は、第５半導体チップパッケージ５の左側エッジ領域（または右側エッジ領域）に対応する印刷回路基板１００の第４領域１６０４上に形成することができる。
【００５３】
本発明の他の実施例において、印刷回路基板１００は他面に装着された半導体チップパッケージ１５０を有することができる。それぞれの面は図１４の半導体チップパッケージ１５０のような配置構造を有することができ、図１４の支持ソルダバンプ１０２のような配置構造を有することもできる。
【００５４】
図１５は、本発明の他の実施例による支持ソルダバンプ１０２の配置構造を示す平面図である。図１５を参照すると、１、２、３、…、９に示した第１乃至第９半導体チップパッケージ１５０を印刷回路基板１００に実装することができ、支持ソルダバンプ１０２は第１半導体チップパッケージ１と第９半導体チップパッケージ９のエッジ領域に対応する印刷回路基板１００の一部分上に形成することができる。図示したように支持ソルダバンプ１０２はそれぞれの半導体チップパッケージ１５０のコーナー部に形成することもでき、半導体チップパッケージ１５０のエッジ下部のいずれの領域にも形成することができる。
【００５５】
図面には示していないが、追加的な支持ソルダバンプ１０２が第２半導体チップパッケージ２と第９半導体チップパッケージ８のエッジにそれぞれ対応される印刷回路基板１００の一部分上に形成することができる。
【００５６】
本発明の更に他の実施例において、印刷回路基板１００は他面に装着された半導体チップパッケージ１５０を含むことができる。それぞれの面は図１５の半導体チップパッケージのような配置構造を有することができ、図１５の支持ソルダバンプ１０２のような配置構造を有することもできる。
【００５７】
本発明は更に他の実施例において、図１４又は図１５の支持ソルダバンプ１０２の配置構造は印刷回路基板１００の一面または両面に装着された半導体チップパッケージ１５０にも適用することができる。例えば、図１４または図１５の支持ソルダバンプ１０２の配置構造は、印刷回路基板１００の一面に装着された第１乃至第１８半導体チップパッケージ１５０に適用することができる。他の例として、図１４または図１５の支持ソルダバンプ１０２の配置構造は、印刷回路基板１００の第１面に装着された第１乃至第１８半導体チップパッケージ１５０に適用することができ、印刷回路基板１００の第２面に装着された第１９乃至第３６半導体チップパッケージ１５０に用いることができる。
【００５８】
図１６は本発明の他の実施例による支持ソルダバンプ１０２の配置構造を示す平面図である。例えば、図１６の支持ソルダバンプ１０２の配置構造はＤＤＲ２のＳＯＤＩＭＭ印刷回路基板モジュールに適用することができる。図１６を参照すると、１、２、３及び４に示した第１乃至第４半導体チップパッケージ１５０は印刷回路基板１００に実装される。支持ソルダバンプ１０２は、前記第１乃至第４半導体チップパッケージ(１、２、３及び４)のエッジまたは周辺部に対応する印刷回路基板１００の第１領域１７０２、第２領域１７０３及び第３領域１７０５上に形成することができる。支持ソルダバンプ１０２は、図１６でそれぞれの半導体チップパッケージのコーナー部で形成されるが、半導体チップパッケージのエッジの下部のいずれの領域でも形成することができる。
【００５９】
支持ソルダバンプ１０２が印刷回路基板１００の第４領域１７０４上に選択的に形成されるように印刷回路基板１００の電気的特性を考慮して信号ラインを印刷回路基板１００の第４領域１７０４に配置することができる。例えば、支持ソルダバンプ１０２は、第２半導体チップパッケージ２の左側エッジ領域(または右側エッジ領域)に対応する印刷回路基板１００の第４領域１７０４上に形成することができる。または、支持ソルダバンプ１０２は、第３半導体チップパッケージ３の左側エッジ領域（または右側エッジ領域）に対応される印刷回路基板１００の第４領域１７０４上に形成することができる。
【００６０】
本発明の他の実施例において、印刷回路基板１００は他面に装着された半導体チップパッケージ１５０を含むことができる。それぞれの面は図１６の半導体チップパッケージ１５０のような配置構造を有することができ、図１６の支持ソルダバンプ１０２のような配置構造を有することもできる。
【００６１】
以上、図１４乃至図１５を参照して説明したように、支持ソルダバンプ１０２は、半導体チップパッケージ１５０の周辺部の下部に配置することができる。図１７及び図１８は、これをより明確に示す。即ち、図１７は、支持ソルダバンプ１０２が配置された半導体チップパッケージ１５０のコーナー部の下部領域１０４を示し、また同一のコーナー部の下部に配置された二つの支持ソルダバンプ１０２の例を示す。しかし、二つ以上の支持ソルダバンプ１０２を同一のコーナー部の下部に形成可能なことは理解することができる。図１８は、支持ソルダバンプ１０２が配置された半導体チップパッケージ１５０のエッジの下部領域１０６を示し、またエッジの中央下部に配置された支持ソルダバンプ１０２の例を示す。
【００６２】
また、前述したソルダバンプの位置及び後述する支持ソルダバンプの位置のそれぞれに対して、対応するダミーパッドは類似に配置することもでき、支持ソルダバンプは、ダミーパッド上に配置可能なことは理解することができる。
【００６３】
図１９は、本発明の更に他の実施例による支持ソルダバンプの配置構造を有するデュアルモジュール印刷回路基板を示す図面である。図２０は図１９のＤ部分の拡大図である。図２１は、図２０のＥ部分の拡大図である。また、図２２は、図２０のＦ部分の拡大図である。
【００６４】
図１９乃至図２２を参照すると、デュアルモジュール印刷回路基板１００は、互いに異なるチップサイズ(例えば、互いに異なる次元)を有する複数の半導体チップパッケージ１５０に全て適用することができる。即ち、印刷回路基板１００は、互いに異なるサイズの半導体チップパッケージにそれぞれ対応される複数の支持ソルダバンプの配置を含むことができる。例えば、図２１及び図２２は、第１、第２、及び第３支持ソルダバンプの配置を示す。第１支持ソルダバンプの配置は、支持ソルダバンプ（１０２ａ１、１０２ａ２、１０２ａ３、及び１０２ａ４）を含む。第２支持ソルダバンプの配置は支持ソルダバンプ（１０２ｂ１、１０２ｂ２、１０２ｂ３、及び１０２ｂ４）を含む。第３支持ソルダバンプの配置は支持ソルダバンプ（１０２ｃ１、１０２ｃ２、１０２ｃ３、及び１０２ｃ４）を含む。例えば、第１支持ソルダバンプ配置は、１１ｍｍ×１６ｍｍのサイズを有する半導体チップパッケージに適用することができ、第２支持ソルダバンプ配置は１１ｍｍ×１３ｍｍのサイズを有する半導体チップパッケージに適用することができ、第３支持ソルダバンプ配置は１０ｍｍ×１１ｍｍのサイズを有する半導体チップパッケージに適用することができる。図１９乃至図２２で、デュアルモジュール印刷回路基板１００が互いに異なるサイズを有する三つの半導体チップパッケージを支持するが、印刷回路基板１００は二つまたは四つ以上の互いに異なるサイズを有する複数の半導体チップパッケージを支持するように修正しやすい。
【００６５】
前記実施例で支持ソルダバンプ１０２は、印刷回路基板１００上に形成することに説明したが、支持ソルダバンプ１０２が印刷回路基板１００に接触するかソルダバンプと印刷回路基板１００との間隔が生成されるように半導体チップパッケージ１５０上に形成することができる。また、本発明の一実施例は半導体チップパッケージの例としてＢＧＡ半導体チップパッケージを利用して説明したが、本発明はＢＧＡ半導体チップパッケージを含む半導体モジュールに適用されることに限定されないことは理解することができる。代りに半導体チップパッケージ１５０は、ワイヤボンディングＢＧＡ（ＷＢＧＡ）、ボードオンチップ（ＢＯＣ)などであってもよい。
【産業上の利用可能性】
【００６６】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００６７】
【図１】従来のＢＧＡ半導体チップパッケージと従来の印刷回路基板を有する半導体モジュールを手動ソケッティングする過程を示す断面図である。
【図２】従来のＢＧＡ半導体チップパッケージと従来の印刷回路基板を有する半導体モジュールを手動ソケッティングする過程を示す断面図である。
【図３】従来のＢＧＡ半導体チップパッケージの平面図である。
【図４】従来のＢＧＡ半導体チップパッケージを掴んだときのクラックを示す断面図である。
【図５】本発明の一実施例による半導体モジュールを示す断面図である。
【図６】本発明の一実施例によるソルダ結合部の一部からなるノーマルソルダ部及び支持ソルダバンプからなる支持ソルダ部を有する印刷回路基板を示す平面図である。
【図７】本発明の一実施例による図６の半導体モジュールの製造方法を示す断面図である。
【図８】本発明の一実施例による図６の半導体モジュールの製造方法を示す断面図である。
【図９】本発明の一実施例による図６の半導体モジュールの製造方法を示す断面図である。
【図１０】本発明の一実施例による図６の半導体モジュールの製造方法を示す断面図である。
【図１１】本発明の一実施例による図６の半導体モジュールの製造方法を示す断面図である。
【図１２】本発明の一実施例による図６の半導体モジュールの製造方法を示す断面図である。
【図１３】本発明の一実施例による支持ソルダバンプと半導体モジュールの半導体チップパッケージの接触を示す断面図である。
【図１４】本発明の他の実施例による支持ソルダバンプの配置構造を示す平面図である。
【図１５】本発明の他の実施例による支持ソルダバンプの配置構造を示す平面図である。
【図１６】本発明の他の実施例による支持ソルダバンプの配置構造を示す平面図である。
【図１７】支持ソルダバンプが下部に配置された半導体チップパッケージの周辺部を示す概念図である。
【図１８】支持ソルダバンプが下部に配置された半導体チップパッケージの周辺部を示す概念図である。
【図１９】本発明の更に他の実施例による支持ソルダバンプの配置構造を有するデュアルモジュール印刷回路基板を示す図面である。
【図２０】図１９のＤ部分の拡大図である。
【図２１】図２０のＥ部分の拡大図である。
【図２２】図２０のＦ部分の拡大図である。
【符号の説明】
【００６８】
１０  モジュール印刷回路基板
１０２  支持ソルダバンプ
１１２  ソルダ結合部
１３０  ノーマルパッド
１３２  ダミーパッド
１５０  ＢＧＡ半導体パッケージ
【図１】
2006295156.tif 000004
【図２】
2006295156.tif 000005
【図３】
2006295156.tif 000006
【図４】
2006295156.tif 000007
【図５】
2006295156.tif 000008
【図６】
2006295156.tif 000009
【図７】
2006295156.tif 000010
【図８】
2006295156.tif 000011
【図９】
2006295156.tif 000012
【図１０】
2006295156.tif 000013
【図１１】
2006295156.tif 000014
【図１２】
2006295156.tif 000015
【図１３】
2006295156.tif 000016
【図１４】
2006295156.tif 000017
【図１５】
2006295156.tif 000018
【図１６】
2006295156.tif 000019
【図１７】
2006295156.tif 000020
【図１８】
2006295156.tif 000021
【図１９】
2006295156.tif 000022
【図２０】
2006295156.tif 000023
【図２１】
2006295156.tif 000024
【図２２】
2006295156.tif 000025