(57)【要約】【課題】貫通転移などの欠陥やひび割れが少なく高品質窒化物結晶層をサファイア基板上に均一に形成することにより、高性能な窒化物系III−Ｖ族化合物半導体素子、その製造方法及びその製造に用いるエピタキシャル成長基板及びその製造方法を提供する。【解決手段】基板１１と、この基板１１上のバッファ層（１２，１３）と、このバッファ層（１２，１３）上の、周期表第４及び第５周期に含まれるIV族元素を濃度１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下で含む、基板１１とは格子定数の異なる窒化物系III−Ｖ族化合物半導体単結晶層からなる欠陥低減層１６とを備える。【選択図】      図２
2006080378.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板上のバッファ層と、該バッファ層上の、ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を濃度１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下で含む、前記基板とは格子定数の異なる窒化物系III−Ｖ族化合物半導体単結晶層とを備えることを特徴とする半導体基板。    
【請求項２】
前記窒化物系III−Ｖ族化合物半導体単結晶層は、錫（Ｓｎ）をドープした窒化物系III−Ｖ族化合物半導体単結晶層と、該錫をドープした窒化物系III−Ｖ族化合物半導体単結晶層上のゲルマニウム（Ｇｅ）をドープした窒化物系III−Ｖ族化合物半導体単結晶層とを含むことを特徴とする請求項１に記載の半導体基板。
【請求項３】
前記バッファ層と前記窒化物系III−Ｖ族化合物半導体単結晶層との間に、不純物元素を故意にドープしない窒化物系III−Ｖ族化合物半導体単結晶層を備え、前記基板とは格子定数の異なる窒化物系III−Ｖ族化合物半導体単結晶層は、ゲルマニウム（Ｇｅ）をドープした窒化物系III−Ｖ族化合物半導体単結晶層からなることを特徴とする請求項１に記載の半導体基板。
【請求項４】
基板と、該基板上のバッファ層と、該バッファ層上の、ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を濃度１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下で含む、前記基板とは格子定数の異なる窒化物系III−Ｖ族化合物半導体単結晶層と、該窒化物系III−Ｖ族化合物半導体単結晶層上の、窒化物系III−Ｖ族化合物半導体単結晶層からなる素子構造部とを備え、前記ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を含む窒化物系III−Ｖ族化合物半導体単結晶層がｎ型コンタクト領域の少なくとも一部として機能することを特徴とする半導体素子。  
【請求項５】
前記ｎ型コンタクト領域は、前記ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を含む窒化物系III−Ｖ族化合物半導体単結晶層と、前記素子構造部の最下層に位置するシリコン（Ｓｉ）をドープした窒化物系III−Ｖ族化合物半導体単結晶層とを含むことを特徴とする請求項４に記載の半導体素子。  
【請求項６】
前記ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を含む窒化物系III−Ｖ族化合物半導体単結晶層は、錫（Ｓｎ）をドープした窒化物系III−Ｖ族化合物半導体単結晶層と、該錫をドープした窒化物系III−Ｖ族化合物半導体単結晶層上のゲルマニウム（Ｇｅ）をドープした窒化物系III−Ｖ族化合物半導体単結晶層とを含むことを特徴とする請求項４に記載の半導体素子。
【請求項７】
前記ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を含む窒化物系III−Ｖ族化合物半導体単結晶層と前記バッファ層との間に、不純物元素を故意にドープしない窒化物系III−Ｖ族化合物半導体単結晶層を備え、前記ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を含む窒化物系III−Ｖ族化合物半導体単結晶層は、ゲルマニウム（Ｇｅ）をドープした窒化物系III−Ｖ族化合物半導体単結晶層からなることを特徴とする請求項４に記載の半導体素子。
【請求項８】
前記バッファ層は、前記基板上に積層され、炭素濃度３×１０18ｃｍ-3以上、５×１０20ｃｍ-3以下のＡｌ−Ｎ系化合物半導体単結晶層からなる第１バッファ層と、該第１バッファ層上に積層され、該第１バッファ層よりも炭素濃度の低いＡｌ−Ｎ系化合物半導体単結晶層からなる第２バッファ層とを含むことを特徴とする請求項４〜７のいずれか１項に記載の半導体素子。
【請求項９】
基板上にバッファ層をエピタキシャル成長する工程と、該バッファ層上に、ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を濃度１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下で含むように、前記基板とは格子定数の異なる窒化物系III−Ｖ族化合物半導体単結晶層をエピタキシャル成長する工程と、該窒化物系III−Ｖ族化合物半導体単結晶層上に、窒化物系III−Ｖ族化合物半導体単結晶層からなる素子構造部をエピタキシャル成長する工程とを含むことを特徴とする半導体素子の製造方法。
【請求項１０】
基板上にバッファ層をエピタキシャル成長する工程と、該バッファ層上に、ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を濃度１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下で含むように、前記基板とは格子定数の異なる窒化物系III−Ｖ族化合物半導体単結晶層をエピタキシャル成長する工程とを含むことを特徴とする半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系III−Ｖ族化合物半導体素子及びその製造方法、更には、窒化物系III−Ｖ族化合物半導体素子の製造に用いる半導体基板及びその製造方法に関する。
【背景技術】
【０００２】
窒素（Ｎ）を含むIII−Ｖ族化合物半導体の一つである窒化ガリウム（ＧａＮ）はバンドギャップが３．４ｅＶと大きく、又直接遷移型であり、短波長発光素子用材料として利用されている。ＧａＮのエピタキシャル成長は、ＧａＮ成長膜と格子整合する良質な基板がないため、便宜上、サファイアｃ面基板上に成長することが多いが、サファイアｃ面基板とＧａＮは格子不整合が１５％程度と大きいために良好な成長が困難である。格子不整合の影響を緩和するためにサファイアｃ面基板上に極薄膜のアモルファス状又は多結晶の窒化アルミニウム（ＡｌＮ）又はＧａＮを低温成長によりバッファ層として形成した後、その上にＧａＮ層を形成する方法が用いられている。アモルファス状又は多結晶の層が熱歪を緩和し、バッファ層内部に含まれている微結晶が１０００℃の高温時に方位の揃った種結晶となり結晶品質が向上すると考えられている。しかし、この方法を用いた場合にも格子不整合による高密度の貫通転移とそりを避けられず、特に半導体レーザの寿命特性への悪影響が懸念されていた。
【０００３】
本発明者らはバッファ層として従来の低温成長したＡｌＮ、ＧａＮ等に代わり基板界面付近に高濃度の炭素を含む層が存在するＡｌＮ、ＡｌＧａＮを高温にて成長し、バッファ層として用いることにより、その上に成長する素子層の結晶品質を大幅に改善でき、この手法を用いて高性能半導体レ−ザが作製可能なことを見出している（特許文献１参照。）。特許文献１に記載された発明では、サファイアｃ面基板上に低Ｖ／III比で炭素濃度３×１０18ｃｍ-3〜３×１０20ｃｍ-3の高炭素濃度のＡｌＮバッファ層（第１のバッファ層を成長し、この上に高Ｖ／III比で第１のバッファ層より低炭素濃度のＡｌＮからなる第２のバッファ層を成長する二段階成長法により高品質ＡｌＮ層を成長することを提案している。そして、二段階成長法によるＡｌＮ層上に、ＧａＮ層（第１欠陥低減層）、Ｓｉド−プｎ型ＧａＮ若しくはＡｌＧａＮコンタクト層、素子構造部が順に積層されている。このような二段階成長法による単結晶ＡｌＮ層をバッファ層として用い、この上にＧａＮ層を成長することにより通常の低温成長バッファ−を使用する方法よりも大幅に低欠陥のＧａＮ層を形成可能である。
【０００４】
更に、第２のバッファ層として、厚さ０．３μｍ以上６μｍ以下のＡｌxＧａ1-xＮ（０．８≦ｘ≦０．９７）層を用いた構造も提案されている（特許文献２参照。）。
【０００５】
しかし、特許文献１及び２に記載された構造のウエハを用いても、しばしばクラックの発生や、サファイアｃ面基板の研磨傷に起因すると思われる線状欠陥（ピット状欠陥が線状に配列している）発生が問題であった。又、低欠陥化に伴いＧａＮ層の平坦性が悪化することも問題であった。これらの高密度のクラック発生や部分的な欠陥の増大は、素子の製造歩留まりを低下させる原因にもなる。
【特許文献１】特開２０００−３１５８８号公報
【特許文献２】特開２００３−２３２２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、貫通転移などの欠陥やひび割れが少なく高品質窒化物結晶層を基板上に均一に形成することにより、高性能な窒化物系III−Ｖ族化合物半導体素子及びその歩留まり良く安価な製造方法、更には、窒化物系III−Ｖ族化合物半導体素子の製造に用いる半導体基板及びその歩留まり良く安価な製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の第１の特徴は、基板と、該基板上のバッファ層と、該バッファ層上の、ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を濃度１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下で含む、前記基板とは格子定数の異なる窒化物系III−Ｖ族化合物半導体単結晶層とを備える半導体基板であることを要旨とする。
【０００８】
本発明の第２の特徴は、基板と、該基板上のバッファ層と、該バッファ層上の、ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を濃度１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下で含む、前記基板とは格子定数の異なる窒化物系III−Ｖ族化合物半導体単結晶層と、該窒化物系III−Ｖ族化合物半導体単結晶層上の、窒化物系III−Ｖ族化合物半導体単結晶層からなる素子構造部とを備え、前記ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を含む窒化物系III−Ｖ族化合物半導体単結晶層がｎ型コンタクト領域の少なくとも一部として機能する半導体素子であることを要旨とする。
【０００９】
本発明の第３の特徴は、基板上にバッファ層をエピタキシャル成長する工程と、該バッファ層上に、ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を濃度１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下で含むように、前記基板とは格子定数の異なる窒化物系III−Ｖ族化合物半導体単結晶層をエピタキシャル成長する工程と、該窒化物系III−Ｖ族化合物半導体単結晶層上に、窒化物系III−Ｖ族化合物半導体単結晶層からなる素子構造部をエピタキシャル成長する工程とを含む半導体素子の製造方法であることを要旨とする。
【００１０】
本発明の第４の特徴は、基板上にバッファ層をエピタキシャル成長する工程と、該バッファ層上に、ゲルマニウム（Ｇｅ）及び錫（Ｓｎ）の少なくともいずれかの元素を濃度１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下で含むように、前記基板とは格子定数の異なる窒化物系III−Ｖ族化合物半導体単結晶層をエピタキシャル成長する工程とを含む半導体基板の製造方法であることを要旨とする。
【発明の効果】
【００１１】
本発明によれば、貫通転移などの欠陥やひび割れが少なく高品質窒化物結晶層をサファイア基板上に均一に形成することが可能であり、これにより高性能な窒化物系III−Ｖ族化合物半導体素子及びその歩留まり良く安価な製造方法、更には、窒化物系III−Ｖ族化合物半導体素子の製造に用いる半導体基板及びその歩留まり良く安価な製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
次に、図面を参照して、本発明の第１〜第５の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１３】
又、以下に示す第１〜第５の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１４】
（第１の実施の形態）
本発明者らは、第２のバッファ層としての単結晶ＡｌＮバッファ層（又はＡｌxＧａ1-xＮバッファ層）上の、欠陥低減層としてのノンド−プＧａＮ層の結晶成長は３次元島状成長であり、この成長様式が低欠陥化に大きな役割を果たしているとの知見を得ている。しかし、本発明者らの研究によれば、３次元島状成長が２次元成長に移行し表面が平坦化するには、平均２μｍ以上の膜厚の欠陥低減層の成長が必要であり、更に、この場合においても部分的にはＡｌＮ層（第２のバッファ層）表面が露出している箇所が欠陥低減層に存在することが見出された。このような欠陥低減層上にＳｉド−プｎ型ＧａＮ層をコンタクト層として成長した場合、欠陥低減層に第２のバッファ層の表面が露出している箇所にコンタクト層のＳｉ原子が析出し、コンタクト層やその上の素子構造部にクラック発生や転位増大の原因となっていたことが判明した。また、バッファ層の表面が露出していない場合でも、平坦化が不十分な段階で高濃度のＳｉド−プ層を成長するとＳｉの析出によりピットが形成されることがわかった。しかし、ＡｌＮ層（第２のバッファ層）の表面がノンド−プＧａＮ層（欠陥低減層）で完全に覆われ、ノンド−プＧａＮ層が、平坦化するには平均５μｍ以上のノンド−プＧａＮ層を堆積する必要があることが判明した。このような厚いノンド−プＧａＮ層（欠陥低減層）を成長することは、成長時間が長くなり、生産性の点で問題となる。特に、厚いノンド−プＧａＮ層（欠陥低減層）を成長することにより、大面積ウエハがそり易くなるので、大面積ウエハ上の成長には大きな問題となる。
【００１５】
本発明の第１の実施の形態に係る半導体素子は、図１に示すように、サファイアｃ面からなる基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、ノンド−プＧａＮ層（第１欠陥低減層）１４、周期表第４周期のIV族元素をド−プしたＧａＮ層（第２欠陥低減層）１６が順に積層された積層基体（１１，１２，１３，１４，１６）を基礎としている。周期表第４周期のIV族元素とは、ゲルマニウム（Ｇｅ）である。ノンド−プＧａＮ層（第１欠陥低減層）１４は、高純度ＡｌＮ層（第２のバッファ層）１３の上に３次元島状成長により欠陥低減層として機能する窒化物系III−Ｖ族化合物半導体の単結晶層である。この積層基体（１１，１２，１３，１４，１６）上に、青色レーザダイオードの素子構造部が形成されるが、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６は、素子構造部と一体となり、素子構造部のｎ側電極４１側のコンタクト領域として機能する。
【００１６】
高炭素濃度層（第１のバッファ層）１２は、炭素濃度３×１０18ｃｍ-3〜５×１０20ｃｍ-3、膜厚５ｎｍ〜２０ｎｍのＡｌＮからなる窒化物系III−Ｖ族化合物半導体の単結晶層である。
【００１７】
高純度ＡｌＮ層（第２のバッファ層）１３は、炭素濃度1×１０16ｃｍ-3〜３×１０18ｃｍ-3、膜厚２μｍの窒化物系III−Ｖ族化合物半導体の単結晶層である。なお、第２のバッファ層１３は、ＡｌＮ層に限定されず、ＡｌxＧａ1-xＮ（０．８≦ｘ≦１）層等のＡｌ−Ｎ系化合物半導体に近い性質を有する他の窒化物系III−Ｖ族化合物半導体の単結晶層でも良い。高純度ＡｌＮ層（第２のバッファ層）１３は、表面が原子レベルで平坦化し、この上に成長するノンド−プＧａＮ層（第１欠陥低減層）１４の欠陥を十分に低減するための層であり、この目的のためには１μｍ以上の厚みとすることが好ましい。又、複雑な歪みが残留し易い半導体レーザではひび割れ防止のためには、高純度ＡｌＮ層（第２のバッファ層）１３は、４μｍ以下が望ましい。
【００１８】
ノンド−プＧａＮ層（第１欠陥低減層）１４は、高純度ＡｌＮ層（第２のバッファ層）１３の上に３次元島状成長し、欠陥低減層として機能する窒化物系III−Ｖ族化合物半導体の単結晶層である。既に説明したように、本明細書において、「ノンド−プ」の文言は、Ｓｉ濃度が３×１０17ｃｍ-3以下の窒化物系III−Ｖ族化合物半導体を「ノンド−プ」窒化物系III−Ｖ族化合物半導体層と呼ぶが、第１の実施の形態では析出しにくく異常成長による欠陥増殖が生じにくいＧｅド−ピングの特性を生かすために、第１欠陥低減層中のＳｉ濃度を３×１０17ｃｍ-3以下に抑えている。ノンド−プＧａＮ層（第１欠陥低減層）１４上のＧｅド−プＧａＮ層（第２欠陥低減層）１６を平坦に、且つそりの少ない良好な結晶として再現性良く成長させるためには、下地となるノンド−プＧａＮ層（第１欠陥低減層）１４は、膜厚１．５〜５μｍ、好ましくは２〜３μｍ程度が必要である。即ち、ノンド−プＧａＮ層（第１欠陥低減層）１４の膜厚が１．５μｍ未満では、下地の高純度ＡｌＮ層（第２のバッファ層）１３が見えるので好ましくない。３次元島状成長により、下地の高純度ＡｌＮ層（第２のバッファ層）１３がより見えにくくなる、より好ましい膜厚は２μｍ以上である。ノンド−プＧａＮ層（第１欠陥低減層）１４の欠陥密度（転移密度）は、０．５〜２×１０8ｃｍ-2程度に低減されている。この欠陥密度（転移密度）は、ノンド−プＧａＮ層（第１欠陥低減層）１４の表面のエッチピットの観察により測定出来る。
【００１９】
ノンド−プＧａＮ層（第１欠陥低減層）１４の膜厚は５μｍを越えても構わないが、エピタキシャル成長に余分な時間がかかり、生産性が落ちるので、工業的には好ましくない。なお、第１欠陥低減層１４は、ノンド−プＧａＮ層に限定されず、ノンド−プＡｌxＧａ1-xＮ（０＜ｘ≦０．０３）層等のノンド−プＧａＮ層に近い性質を有する他の窒化物系III−Ｖ族化合物半導体の単結晶層でも良い。第１欠陥低減層１４に低濃度にＡｌを混入させノンド−プＡｌxＧａ1-xＮ層とすることにより半導体レーザ作成時の厚膜クラッド層形成によるウエハのそりを補償できる。更に、第１欠陥低減層１４は、ノンド−プＧａＮ層やノンド−プＡｌxＧａ1-xＮ（０＜ｘ≦０．０３）層等だけでなく、Ｓｉ濃度３×１０17ｃｍ-3程度の極僅かにドーピングされた窒化物系III−Ｖ族化合物半導体の単結晶層でも良い。しかし、Ｓｉ濃度１×１０18ｃｍ-3程度以上の高濃度になると、１×１０9ｃｍ-2程度の欠陥密度（転移密度）が発生するので好ましくない。
【００２０】
Ｇｅド−プＧａＮ層（第２欠陥低減層）１６は、Ｇｅ濃度１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下、好ましくは３×１０17以上、３×１０18ｃｍ-3以下（代表的には、例えば２×１０18ｃｍ-3）程度、膜厚１．５〜５μｍ、好ましくは２．５〜３．５μｍ程度の窒化物系III−Ｖ族化合物半導体の単結晶層である。第２欠陥低減層１６へのド−パントとしてＧｅを用いたのは、Ｓｉが析出しやすい平坦化が不十分な状況でも高濃度添加し易く、成長時の表面のモホロジーが良好であるからである。Ｇｅは、窒化物系III−Ｖ族化合物半導体を構成するＶ族元素である窒素（Ｎ）と安定な化合物を作らず高蒸気圧を有するため、従来、主に用いられていたシリコン（Ｓｉ）に比しても、析出し辛く、高濃度にしても異常成長が生じにくい。
【００２１】
Ｇｅド−プＧａＮ層（第２欠陥低減層）１６の欠陥密度（転移密度）は、０．５〜２×１０8ｃｍ-2程度に低減されている。この欠陥密度（転移密度）は、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６の表面のエッチピットの観察により測定出来る。但し、Ｇｅ濃度３×１０18ｃｍ-3程度を越える濃度になると、表面平坦性の低下や欠陥密度（転移密度）の増大が多少観察されるようになり、特に、１×１０19ｃｍ-3を越える高濃度では著しくなるので好ましくない。
【００２２】
Ｇｅド−プＧａＮ層（第２欠陥低減層）１６の膜厚１．５μｍ未満では、平坦化が不十分となり、クラック等の発生原因となるので好ましくない。Ｇｅド−プＧａＮ層（第２欠陥低減層）１６の膜厚は５μｍを越えても構わないが、エピタキシャル成長に余分な時間がかかり、生産性が落ちるので、工業的には好ましくない。なお、第２欠陥低減層１６は、Ｇｅド−プＧａＮ層に限定されず、Ｇｅド−プＡｌxＧａ1-xＮ（０＜ｘ≦０．０３）層等のＧｅド−プＧａＮ層に近い性質を有する他の窒化物系III−Ｖ族化合物半導体の単結晶層でも良い。又、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６に低濃度にＡｌを混入させ、Ｇｅド−プＡｌxＧａ1-xＮ層とすることにより、半導体レーザ作成時の厚膜クラッド層形成によるウエハのそりを補償できる。
【００２３】
この結果、不純物元素を故意にドープしない窒化物系III−Ｖ族化合物半導体単結晶層１４と、この不純物元素を故意にドープしない窒化物系III−Ｖ族化合物半導体単結晶層１４上のゲルマニウム（Ｇｅ）をドープした窒化物系III−Ｖ族化合物半導体単結晶層１６とにより欠陥低減層（１４，１６）が形成されたことになる。なお、本明細書において、上記の「炭素濃度」、「Ｓｉ濃度」は二次イオン質量分析法（ＳＩＭＳ）による推定値、「Ｇｅ濃度」、更に後述する「Ｓｎ濃度」等は、ホール測定及びＣ−Ｖ測定から求められる電気的に活性なキャリア密度としての濃度である。
【００２４】
図１に示すように、第１の実施の形態に係る半導体素子は、この積層基体（１１，１２，１３，１４，１６）上に、青色レーザダイオードの素子構造部を構成するように、Ｓｉド−プＧａＮ層からなるｎ型コンタクト層２１、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｎ型クラッド層２２、Ｓｉド−プＧａＮ層からなる第１光ガイド層２３、多重量子井戸（ＭＱＷ）構造発光部２４、ノンド−プＧａＮ層からなる第２光ガイド層２５、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層からなる電子バリア層２６、Ｍｇド−プＧａＮ層からなる第３光ガイド層２７、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｐ型クラッド層２８、Ｍｇド−プＧａＮ層からなるｐ型コンタクト層２９が順に積層されている。ｎ型コンタクト層２１は、Ｓｉ濃度５×１０18ｃｍ-3、膜厚１μｍの窒化物系III−Ｖ族化合物半導体の単結晶層で、ｎ型クラッド層２２は、Ｓｉ濃度１×１０18ｃｍ-3、膜厚１．５μｍの窒化物系III−Ｖ族化合物半導体の単結晶層で、第１光ガイド層２３は、Ｓｉ濃度１×１０18ｃｍ-3、膜厚０．１μｍの窒化物系III−Ｖ族化合物半導体の単結晶層である。
【００２５】
第１光ガイド層２３上に設けられたＭＱＷ構造発光部２４は、Ｓｉド−プＧａ0.98Ｉｎ0.02Ｎ層２４１，２４３，２４５，２４７からなるバリア層と、Ｇａ0.92Ｉｎ0.08Ｎ層２４２，２４４，２４６からなる量子井戸層との３周期ＭＱＷ構造である。Ｓｉド−プＧａ0.98Ｉｎ0.02Ｎ層２４１，２４３，２４５，２４７は、それぞれ、Ｓｉ濃度５×１０18ｃｍ-3、膜厚７ｎｍの低Ｉｎ組成の窒化物系III−Ｖ族化合物半導体の単結晶層で、Ｇａ0.92Ｉｎ0.08Ｎ層２４２，２４４，２４６は、それぞれ、膜厚３．５ｎｍの高Ｉｎ組成の窒化物系III−Ｖ族化合物半導体の単結晶層である。
【００２６】
ＭＱＷ構造発光部２４上に設けられた第２光ガイド層２５は、膜厚０．０３μｍの窒化物系III−Ｖ族化合物半導体の単結晶層で、電子バリア層２６は、Ｍｇ濃度５×１０18ｃｍ-3、膜厚１０ｎｍの窒化物系III−Ｖ族化合物半導体の単結晶層で、第３光ガイド層２７は、Ｍｇ濃度５−１０×１０18ｃｍ-3、膜厚０．１μｍの窒化物系III−Ｖ族化合物半導体の単結晶層で、ｐ型クラッド層２８は、Ｍｇ濃度１×１０１９ｃｍ-3、膜厚０．６μｍ  の窒化物系III−Ｖ族化合物半導体の単結晶層で、ｐ型コンタクト層２９は、Ｍｇ濃度２×１０20ｃｍ-3、膜厚０．０５μｍの窒化物系III−Ｖ族化合物半導体の単結晶層である。
【００２７】
図１に示すように、ｐ型クラッド層２８とｐ型コンタクト層２９との積層構造は、断面が台形の凸部をなし、この凸部の周辺の平坦部をｐ型クラッド層２８が構成している。即ち、ｐ型クラッド層２８自身が、断面が台形の凸部とこの凸部の周辺の平坦部から構成され、ｐ型クラッド層２８がなす台形部の上部にｐ型コンタクト層２９が配置されている。ｐ型クラッド層２８とｐ型コンタクト層２９とがなす台形の積層構造は、紙面に垂直方向に延伸し、リッジ構造をなしている。リッジ構造の側壁は、紙面に垂直方向に延伸する傾斜面である。
【００２８】
凸部の周辺の平坦部となるｐ型クラッド層２８上には、リッジ（凸部）を挟むように絶縁膜３０ａ，３０ｂが電流ブロック層として形成され、電流ブロック層により横モードが制御される。電流ブロック層の膜圧は設計により任意に選択できるが、０．３μｍ〜０．８μｍ程度の値、例えば、０．５μｍ程度に設定すれば良い。この電流ブロック層には、ＡｌＮ膜、Ａｌ0.2Ｇａ0.8Ｎ膜等の高比抵抗半導体膜を用いても良く、プロトン照射した半導体膜、酸化膜（ＳｉＯ2膜）等が使用可能である。絶縁膜３０ａ，３０ｂの代わりにｎ型の半導体層を用いて、ｐｎ接合分離しても電流ブロック層として機能できる。ｐ型コンタクト層２９上には、例えば、パラジウム−白金−金（Ｐｄ／Ｐｔ／Ａｕ）の複合膜からなるｐ側電極４２が配置されている。例えば、Ｐｄ膜は膜厚０．０５μｍ、Ｐｔ膜は膜厚０．０５μｍ、Ａｕ膜は膜厚１．０μｍである。
【００２９】
更に、図１に示すように、絶縁膜３０ｂ，ｐ型クラッド層２８，Ｍｇド−プＧａＮ層（第３光ガイド層）２７、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層（電子バリア層）２６、ノンド−プＧａＮ層（第２光ガイド層）２５、多重量子井戸（ＭＱＷ）構造発光部２４、Ｓｉド−プＧａＮ層（第１光ガイド層）２３、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層（ｎ型クラッド層）２２を貫通し、更にＳｉド−プＧａＮ層（ｎ型コンタクト層）２１の一部をも除去する溝部が形成され、この溝部の底部に露出したＳｉド−プＧａＮ層（ｎ型コンタクト層）２１上にチタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜からなるｎ側電極４１が形成されている。ｎ側電極４１は、例えば、膜厚０．０５μｍのＴｉ膜、膜厚０．０５μｍのＰｔ膜及び膜厚１．０μｍのＡｕ膜から構成可能である。Ｓｉド−プＧａＮ層（ｎ型コンタクト層）２１だけでなく、その下地のＧｅド−プＧａＮ層（第２欠陥低減層）１６も、実質的に、ｎ側電極４１に対するｎ型コンタクト領域として機能している。
【００３０】
以上のように、本発明の第１の実施の形態に係る半導体素子によれば、基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、ノンド−プＧａＮ層（第１欠陥低減層）１４、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６が順に積層された積層基体（１１，１２，１３，１４，１６）を基礎とし、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６がｎ側電極４１を形成するコンタクト領域の一部として機能している。そして、この積層基体（１１，１２，１３，１４，１６）上に、青色レーザダイオードの素子構造部が形成されているので、素子構造部に生じる欠陥が低減され、ｎ側電極４１側の素子抵抗低減が可能になる。又、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、ノンド−プＧａＮ層（第１欠陥低減層）１４、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６からなる積層基体（１１，１２，１３，１４，１６）は、必要以上に厚くする必要がないので、素子構造部まで含めた総膜厚を節減し、生産性が向上する。特に、第２欠陥低減層１６へのド−パントとしてＧｅを用いているので、第２欠陥低減層１６を高濃度に添加し、且つ表面のモホロジーが良好となるので、第２欠陥低減層１６の上に形成したＳｉド−プＧａＮ層（ｎ型コンタクト層）２１のキャリア濃度を第２欠陥低減層よりも高くしても表面のモホロジーも良好で、ｎ型コンタクト層２１とｎ側電極４１とは、低い接触抵抗でオーミック接触することが可能となる。更に、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６をＧｅ濃度１×１０17ｃｍ-3以上、好ましくは３×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下程度の高濃度にドーピングできるため、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６を電流通路の一部とする導通抵抗が低減できる。
【００３１】
この結果、第１の実施の形態に係る半導体素子（青色レーザダイオード）の低閾値電流化、低動作電圧化や長寿命化等の更なる特性改善が実現できる。
【００３２】
図２〜図８を用いて、本発明の第１の実施の形態に係る半導体素子の製造方法を説明する。なお、以下に述べる半導体素子の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。例えば、第１の実施の形態に係る半導体素子の製造方法に使用する成長装置はＬＰＭＯＣＶＤ装置であるとして説明するが、他の方法でも製造可能である。
【００３３】
（イ）先ず、基板（サファイア基板）１１を、ＬＰＭＯＣＶＤ装置のヒーターを兼ねたサセプタ上に載置する。ＬＰＭＯＣＶＤ装置のガス導入管から高純度水素（Ｈ２）ガスを毎分２×１０-2ｍ-3導入し、反応管内の大気を置換する。次いで、ＬＰＭＯＣＶＤ装置のガス排気口をロータリーポンプに接続し、反応管内を減圧し、内部の圧力を６．７〜２０ｋＰａの範囲に設定する。基板１１上に高炭素濃度層（第１のバッファ層）１２を成長する場合には、基板１１を水素（Ｈ２）ガス中で加熱し表面を清浄化する。次いで、１０５０〜１２００℃の基板温度で水素（Ｈ２）ガスの一部をアンモニア（ＮＨ３）ガスに切り替えると共に、有機金属Ａｌ化合物例えばトリメチルアルミニウム（Ａｌ（ＣＨ3）3）ガス或いはトリエチルアルミニウム（Ａｌ（Ｃ2Ｈ5）3）ガスを導入して結晶方位の揃ったＡｌＮ層からなる高炭素濃度層（第１のバッファ層）１２を５ｎｍから２０ｎｍ成長する。ここで、高炭素濃度層（第１のバッファ層）１２の結晶方位を揃るためにはＶ族原料とIII族原料の供給比（Ｖ／III比）の制御が重要である。穴のない高品質膜の高炭素濃度層（第１のバッファ層）１２の成長にはＶ／III比０．７〜５０の範囲が必要であり、十分な品質を再現性良く得るにはＶ／III比を１．０〜２．０の範囲に制御することが望ましい。
【００３４】
（ロ）次いで、基板温度を１２５０〜１３５０℃に昇温し、高純度ＡｌＮ層（第２のバッファ層）１３を、１μｍから４μｍ成長し、この成長により、表面を平坦化する。高純度ＡｌＮ層（第２のバッファ層）１３の成長に際しては、Ｖ／III比を数１００以上と高い比率にすることが好ましく、特に２５０〜１００００程度にすることが好ましい。 
（ハ）更に、基板温度を１１００〜１２５０℃の、従来のＧａＮの成長温度より高温に設定し、ノンド−プＧａＮ層（第１欠陥低減層）１４を成長する。その後、成長温度を低下させ、図２に示すように、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６を成長する。Ｇｅ添加には１０４０℃から１２００℃の基板温度が適切である。原料には有機金属Ｇｅ化合物例えばテトラメチルゲルマン（Ｇｅ（ＣＨ3）4）ガス、或いはテトラエチルゲルマン（Ｇｅ（Ｃ2Ｈ5）4）ガスを使用すれば良い。これらの高純度ＡｌＮ層（第２のバッファ層）１３の上に成長する各エピタキシャル成長層１４，１６の成長に際してもＶ／III比を数１００以上と高い比率にすることが望ましい。
【００３５】
（ニ）次に、基板温度を１０００℃から１０５０℃に設定した後、ノンド−プＧａＮ層（第１欠陥低減層）１４上に、青色レーザダイオードの素子構造部を連続エピタキシャル成長する。
【００３６】
即ち、図３に示すように、ノンド−プＧａＮ層（第１欠陥低減層）１４上に、Ｓｉド−プＧａＮ層（ｎ型コンタクト層）２１、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層（ｎ型クラッド層）２２、Ｓｉド−プＧａＮ層（第１光ガイド層）２３、多重量子井戸（ＭＱＷ）構造発光部２４、ノンド−プＧａＮ層（第２光ガイド層）２５、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層（電子バリア層）２６、Ｍｇド−プＧａＮ層（第３光ガイド層）２７、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層（ｐ型クラッド層）２８、Ｍｇド−プＧａＮ層（ｐ型コンタクト層）２９を順に連続エピタキシャル成長し、ダブルヘテロ構造部を形成する。III族原料としては、有機金属Ｇａ化合物例えばトリメチルガリウム（Ｇａ（ＣＨ3）3）ガス、或いはトリエチルガリウムＧａ（Ｃ2Ｈ5）3）ガス、有機金属Ｉｎ化合物、例えばトリメチルインジウム（Ｉｎ（ＣＨ3）3）ガス、或いはトリエチルインジウム（Ｉｎ（Ｃ2Ｈ5）3）ガスを用いることができる。Ｖ族原料としては、アンモニア（ＮＨ３）ガスを用いれば良い。これらの各エピタキシャル成長層１４〜２９の成長に際しては、Ｖ／III比を数１００以上と高い比率にすることが望ましい。ｎ型コンタクト層２１は、Ｓｉ濃度５×１０18ｃｍ-3、膜厚１μｍのエピタキシャル成長層で、ｎ型クラッド層２２は、Ｓｉ濃度１×１０18ｃｍ-3、膜厚１．５μｍのエピタキシャル成長層で、第１光ガイド層２３は、Ｓｉ濃度１×１０18ｃｍ-3、膜厚０．１μｍのエピタキシャル成長層である。これらのｎ型ドーピング用原料としては、Ｓｉ水素化物例えばモノシラン（ＳｉＨ４）ガス或いは有機金属Ｓｉ化合物ガス例えばテトラメチルシラン（Ｓｉ（ＣＨ3）4）ガスを用いれば良い。第１光ガイド層２３上に設けられたＭＱＷ構造発光部２４は、Ｓｉド−プＧａ0.98Ｉｎ0.02Ｎ層２４１，２４３，２４５，２４７と、Ｇａ0.92Ｉｎ0.08Ｎ層２４２，２４４，２４６との３周期ＭＱＷ構造である。Ｓｉド−プＧａ0.98Ｉｎ0.02Ｎ層２４１，２４３，２４５，２４７は、それぞれ、Ｓｉ濃度５×１０18ｃｍ-3、膜厚７ｎｍの低Ｉｎ組成のエピタキシャル成長層で、Ｇａ0.92Ｉｎ0.08Ｎ層２４２，２４４，２４６は、それぞれ、膜厚３．５ｎｍの高Ｉｎ組成のエピタキシャル成長層である。ＭＱＷ構造発光部２４上に設けられた第２光ガイド層２５は、膜厚０．０３μｍのエピタキシャル成長層で、電子バリア層２６は、Ｍｇ濃度５×１０18ｃｍ-3、膜厚１０ｎｍのエピタキシャル成長層で、第３光ガイド層２７は、Ｍｇ濃度５〜１０×１０18ｃｍ-3、膜厚０．１μｍのエピタキシャル成長層で、ｐ型クラッド層２８は、Ｍｇ濃度１×１０１９ｃｍ-3、膜厚０．６μｍ  のエピタキシャル成長層で、ｐ型コンタクト層２９は、Ｍｇ濃度２×１０20ｃｍ-3、膜厚０．０５μｍのエピタキシャル成長層である。これらのｐ型ドーピング用原料としては、有機金属Ｍｇ化合物ガス、例えばビスシクロペンタディエニールマグネシウム（Ｃｐ2Ｍｇ）ガス又はビスメチルシクロペンタディエニールマグネシウム（Ｍ2Ｃｐ2Ｍｇ）ガスを使用することが可能である。
【００３７】
（ホ）次に、図４に示すように、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層（ｐ型クラッド層）２８、Ｍｇド−プＧａＮ層（ｐ型コンタクト層）２９を反応性イオンエッチング（ＲＩＥ）により溝部を選択的に形成し、この溝部に囲まれた凸部を残留させる。ｐ型クラッド層２８とｐ型コンタクト層２９とがなす台形の凸部は、紙面に垂直方向に延伸し、リッジ構造をなしている。ｐ型クラッド層２８の厚さが０．６μｍ、ｐ型コンタクト層２９の厚さが０．０５μｍの場合は、溝部の深さは、０．５μｍ程度にすれば良い。次に、溝部を埋め、ｐ型クラッド層２８とｐ型コンタクト層２９とがなすリッジ（凸部）を挟むように厚さ０．６〜１μｍの絶縁膜３０ａ，３０ｂを全面に堆積する。絶縁膜３０ａ，３０ｂとしては、ＡｌＮ膜等の高比抵抗半導体膜をエピタキシャル成長しても良く、酸化膜（ＳｉＯ2膜）等をＣＶＤで堆積しても良い。次に、図５に示すように、絶縁膜３０ａ，３０ｂを、ｐ型コンタクト層２９が露出するまで研磨し、平坦化する。
【００３８】
（ヘ）次に、図６に示すように、ｐ型コンタクト層２９上に、Ｐｄ／Ｐｔ／Ａｕの複合膜からなるｐ側電極４２をリフトオフ法により形成する。即ち、ｐ側電極４２のパターンに対応した窓部を有するフォトレジスト膜をｐ型コンタクト層２９及びｐ型コンタクト層２９の両側の絶縁膜３０ａ，３０ｂに形成後、膜厚０．０５μｍのＰｄ膜、膜厚０．０５μｍのＰｔ膜及び膜厚１．０μｍのＡｕ膜を真空蒸着法若しくはスパッタリング法等により、連続的に堆積し、その後、フォトレジスト膜を剥離すれば、窓部の位置にｐ側電極４２が形成される。
【００３９】
（ト）更に、ｐ側電極４２のパターンに位置合わせして、新たなフォトレジスト膜５１のパターンをフォトリソグラフィ技術により形成する。そして、図７に示すように、この新たなフォトレジスト膜５１のパターンをエッチングマスクとして、絶縁膜３０ｂ，ｐ型クラッド層２８，Ｍｇド−プＧａＮ層（第３光ガイド層）２７、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層（電子バリア層）２６、ノンド−プＧａＮ層（第２光ガイド層）２５、多重量子井戸（ＭＱＷ）構造発光部２４、Ｓｉド−プＧａＮ層（第１光ガイド層）２３、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層（ｎ型クラッド層）２２を貫通し、更にＳｉド−プＧａＮ層（ｎ型コンタクト層）２１の一部をも除去する溝部をＲＩＥでエッチングして形成する。
【００４０】
（チ）その後、図８に示すように、このエッチングのマスクに用いたフォトレジスト膜５１をリフトオフ用マスクとして、全面にＴｉ／Ｐｔ／Ａｕの複合膜を真空蒸着法若しくはスパッタリング法等により堆積する。例えば、膜厚０．０５μｍのＴｉ膜、膜厚０．０５μｍのＰｔ膜及び膜厚１．０μｍのＡｕ膜を連続的に堆積する。その後、フォトレジスト膜５１を剥離すれば、溝部の底部に露出したＳｉド−プＧａＮ層（ｎ型コンタクト層）２１上にのみ、Ｔｉ／Ｐｔ／Ａｕの複合膜からなるｎ側電極４１が残留する。その後、熱処理（シンタリング）をすれば、ｐ側電極４２とｎ側電極４１の双方のコンタクト抵抗が低減する。更に、劈開若しくは、ダイアモンドブレード等の切断手段で、所望の大きさに切り出せば、図１に示す半導体素子（青色レーザダイオード）が完成する。
【００４１】
以上説明したように、本発明の第１の実施の形態に係る半導体素子の製造方法によれば、貫通転移などの欠陥やひび割れが少なく高品質の窒化物系III−Ｖ族化合物半導体エピタキシャル成長層を基板１１上に均一に形成することが可能である、高性能な窒化物系III−Ｖ族化合物半導体素子を歩留まり良く安価に提供することができる。特に、基板１１上に高炭素濃度層（第１のバッファ層）１２及び高純度ＡｌＮ層（第２のバッファ層）１３を積層し、この上に３次元島状成長により欠陥低減層として機能するノンド−プＧａＮ層（第１欠陥低減層）１４を積層し、更に、Ｖ族元素である窒素（Ｎ）と安定な化合物を作らないゲルマニウム（Ｇｅ）をｎ型ドーパントとして添加しているので、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６を表面モホロジーを低下させずに、高濃度にでき、コンタクト抵抗低減と量産性の両立を図ることができる。
【００４２】
本発明の第１の実施の形態に係る半導体素子は、３次元島状成長により欠陥低減層として機能するノンド−プＧａＮ層（第１欠陥低減層）１４と、このノンド−プＧａＮ層（第１欠陥低減層）１４上のＧｅド−プＧａＮ層（第２欠陥低減層）１６に特徴がある。このため、図９に示すように、図１における高炭素濃度層（第１のバッファ層）１２及び高純度ＡｌＮ層（第２のバッファ層）１３からなる二段階成長法による単結晶バッファ層（以下において「二段階単結晶バッファ層」という。）の代わりに、ＧａＮ層（低温成長層）１９を採用しても、同様な効果が得られる。
【００４３】
ＧａＮ層（低温成長層）１９とは、基板温度４５０〜６５０℃程度の低温で成長したアモルファス若しくは多結晶の窒化物系III−Ｖ族化合物半導体層である。ＧａＮ層（低温成長層）１９の代わりに、ＡｌＮ層等の、他の窒化物系III−Ｖ族化合物半導体のアモルファス若しくは多結晶を用いても良い。即ち、基板１１上にＧａＮ層（低温成長層）１９を積層し、このＧａＮ層（低温成長層）１９上に３次元島状成長により欠陥低減層として機能するノンド−プＧａＮ層（第１欠陥低減層）１４を積層し、更に、Ｖ族元素である窒素（Ｎ）と安定な化合物を作らないゲルマニウム（Ｇｅ）をｎ型ドーパントとして添加しても、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６を表面モホロジーを低下させずに、高濃度にでき、コンタクト抵抗低減と量産性の両立を図ることができる。
【００４４】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体素子は、図１０に示すように、サファイアｃ面からなる基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、ノンド−プＧａＮ層（第１欠陥低減層）１４、ゲルマニウム（Ｇｅ）ド−プＧａＮ層（第２欠陥低減層）１６が順に積層された積層基体（１１，１２，１３，１４，１６）を基礎としている点では第１の実施の形態に係る半導体素子と同様である。即ち、第２の実施の形態に係る半導体素子においても、ノンド−プＧａＮ層（第１欠陥低減層）１４は、高純度ＡｌＮ層（第２のバッファ層）１３の上に３次元島状成長により欠陥低減層として機能する窒化物系III−Ｖ族化合物半導体の単結晶層である。この積層基体（１１，１２，１３，１４，１６）上に、青色レーザダイオードの素子構造部が形成されるが、図１に示したＳｉド−プＧａＮ層からなるｎ型コンタクト層２１が省略され、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６に直接、素子構造部のｎ側電極４１を形成されている点が、第１の実施の形態に係る半導体素子とは異なる。即ち、第１の実施の形態に係る半導体素子においては、Ｓｉド−プＧａＮ層２１とＧｅド−プＧａＮ層１６とで、実質的なｎ型コンタクト領域を構成していたが、第２の実施の形態に係る半導体素子では、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６のみが、ｎ型コンタクト領域をなしている。但し、不純物元素を故意にドープしない窒化物系III−Ｖ族化合物半導体単結晶層１４と、この不純物元素を故意にドープしない窒化物系III−Ｖ族化合物半導体単結晶層１４上のゲルマニウム（Ｇｅ）をドープした窒化物系III−Ｖ族化合物半導体単結晶層１６とにより欠陥低減層（１４，１６）を形成している点では、第１の実施の形態に係る半導体素子と同様である。
【００４５】
第２のバッファ層１３は、ＡｌＮ層に限定されず、ＡｌxＧａ1-xＮ（０．８≦ｘ≦１）層等でも良く、第１欠陥低減層１４は、ノンド−プＧａＮ層に限定されず、ノンド−プＡｌxＧａ1-xＮ（０＜ｘ≦０．０３）層等でも良く、更には、第１欠陥低減層１４は、Ｓｉ濃度２×１０17ｃｍ-3程度の極僅かにドーピングされた窒化物系III−Ｖ族化合物半導体の単結晶層でも良い点等の詳細は、第１の実施の形態に係る半導体素子で説明した内容と同様であるので、重複した説明を省略する。
【００４６】
そして、図１０に示すように、この積層基体（１１，１２，１３，１４，１６）の最上層のＧｅド−プＧａＮ層（第２欠陥低減層）１６上に、直接、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｎ型クラッド層２２がエピタキシャル成長され、更に、ｎ型クラッド層２２上に、Ｓｉド−プＧａＮ層からなる第１光ガイド層２３、多重量子井戸（ＭＱＷ）構造発光部２４、ノンド−プＧａＮ層からなる第２光ガイド層２５、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層からなる電子バリア層２６、Ｍｇド−プＧａＮ層からなる第３光ガイド層２７、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｐ型クラッド層２８、Ｍｇド−プＧａＮ層からなるｐ型コンタクト層２９が順に積層されている。
【００４７】
Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層（ｎ型クラッド層）２２、Ｓｉド−プＧａＮ層（第１光ガイド層）２３、多重量子井戸（ＭＱＷ）構造発光部２４、ノンド−プＧａＮ層（第２光ガイド層）２５、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層（電子バリア層）２６、Ｍｇド−プＧａＮ層（第３光ガイド層）２７、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層（ｐ型クラッド層）２８、Ｍｇド−プＧａＮ層（ｐ型コンタクト層）２９等の青色レーザダイオードの素子構造部の詳細は、第１の実施の形態に係る半導体素子で説明した内容と同様であるので、重複した説明を省略する。
【００４８】
本発明の第２の実施の形態に係る半導体素子によれば、基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、ノンド−プＧａＮ層（第１欠陥低減層）１４、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６が順に積層された積層基体（１１，１２，１３，１４，１６）を基礎とし、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６がｎ側電極４１を形成するコンタクト領域として機能している。そして、この積層基体（１１，１２，１３，１４，１６）上に、青色レーザダイオードの素子構造部が形成されているので、素子構造部に生じる欠陥が低減され、ｎ側電極４１側の素子抵抗低減が可能になる。又、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、ノンド−プＧａＮ層（第１欠陥低減層）１４、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６からなる積層基体（１１，１２，１３，１４，１６）は、必要以上に厚くする必要がないので、素子構造部まで含めた総膜厚を節減し、生産性が向上する。特に、図１に示したＳｉド−プＧａＮ層からなるｎ型コンタクト層２１が省略され、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６に直接、素子構造部のｎ側電極４１を形成されているので、第１の実施の形態に係る半導体素子に比し、更に薄膜化が容易である。
【００４９】
第２欠陥低減層１６へのド−パントとしてＧｅを用いているので、第２欠陥低減層１６を高濃度に添加し、且つ表面のモホロジーが良好となるので、第２欠陥低減層１６とｎ側電極４１とは、低い接触抵抗でオーミック接触することが可能となる。更に、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６をＧｅ濃度３×１０17ｃｍ-3〜１×１０19ｃｍ-3程度の高濃度にドーピングできるため、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６を電流通路の一部とする導通抵抗が低減できる。
【００５０】
又、図９と同様に、図１０に示した高炭素濃度層（第１のバッファ層）１２及び高純度ＡｌＮ層（第２のバッファ層）１３からなる二段階単結晶バッファ層の代わりに、基板温度４５０〜６５０℃程度の低温で成長したアモルファス若しくは多結晶の窒化物系III−Ｖ族化合物半導体層からなるバッファ層１９を用いても良い。
【００５１】
本発明の第２の実施の形態に係る半導体素子の製造方法は、基本的には、図２〜図８に示した第１の実施の形態に係る半導体素子の製造方法と同様である。
【００５２】
（イ）先ず、図１１に示すように、積層基体（１１，１２，１３，１４，１６）の最上層のＧｅド−プＧａＮ層（第２欠陥低減層）１６上に、直接、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｎ型クラッド層２２がエピタキシャル成長され、更に、ｎ型クラッド層２２上に、Ｓｉド−プＧａＮ層からなる第１光ガイド層２３、多重量子井戸（ＭＱＷ）構造発光部２４、ノンド−プＧａＮ層からなる第２光ガイド層２５、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層からなる電子バリア層２６、Ｍｇド−プＧａＮ層からなる第３光ガイド層２７、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｐ型クラッド層２８、Ｍｇド−プＧａＮ層からなるｐ型コンタクト層２９が順に連続エピタキシャル成長する点が異なる（積層基体（１１，１２，１３，１４，１６）の連続エピタキシャル成長は、図２に示した第１の実施の形態に係る半導体素子の製造方法と同様であるので、重複した説明を省略する。）。
【００５３】
（ロ）更に、第１の実施の形態に係る半導体素子の製造方法の図４〜図６の手順と同様に、ｐ型クラッド層２８とｐ型コンタクト層２９とがなす台形の凸部を形成し、この台形の凸部の両側を絶縁膜３０ａ，３０ｂで埋め込み、ｐ型コンタクト層２９上に、Ｐｄ／Ｐｔ／Ａｕの複合膜からなるｐ側電極４２を形成する。更に、ｐ側電極４２のパターンに位置合わせして、新たなフォトレジスト膜５１のパターンをフォトリソグラフィ技術により形成する。そして、図７に示すように、この新たなフォトレジスト膜５１のパターンをエッチングマスクとして、絶縁膜３０ｂ，ｐ型クラッド層２８，Ｍｇド−プＧａＮ層（第３光ガイド層）２７、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層（電子バリア層）２６、ノンド−プＧａＮ層（第２光ガイド層）２５、多重量子井戸（ＭＱＷ）構造発光部２４、Ｓｉド−プＧａＮ層（第１光ガイド層）２３、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層（ｎ型クラッド層）２２を貫通し、更にＧｅド−プＧａＮ層（第２欠陥低減層）１６の一部をも除去する溝部をＲＩＥでエッチングして形成する。
【００５４】
（チ）その後、図８に示すように、このエッチングのマスクに用いたフォトレジスト膜５１をリフトオフ用マスクとして、全面にＴｉ／Ｐｔ／Ａｕの複合膜を真空蒸着法若しくはスパッタリング法等により堆積する。例えば、膜厚０．０５μｍのＴｉ膜、膜厚０．０５μｍのＰｔ膜及び膜厚１．０μｍのＡｕ膜を連続的に堆積する。その後、フォトレジスト膜５１を剥離すれば、溝部の底部に露出したＧｅド−プＧａＮ層（第２欠陥低減層）１６上にのみ、Ｔｉ／Ｐｔ／Ａｕの複合膜からなるｎ側電極４１が残留する。その後、熱処理（シンタリング）をすれば、ｐ側電極４２とｎ側電極４１の双方のコンタクト抵抗が低減する。更に、劈開若しくは、ダイアモンドブレード等の切断手段で、所望の大きさに切り出せば、図１０に示す半導体素子（青色レーザダイオード）が完成する。
【００５５】
以上説明したように、本発明の第２の実施の形態に係る半導体素子の製造方法によれば、貫通転移などの欠陥やひび割れが少なく高品質の窒化物系III−Ｖ族化合物半導体エピタキシャル成長層を基板１１上に均一に形成することが可能である、高性能な窒化物系III−Ｖ族化合物半導体素子を歩留まり良く安価に提供することができる。特に、基板１１上に高炭素濃度層（第１のバッファ層）１２及び高純度ＡｌＮ層（第２のバッファ層）１３を積層し、この上に３次元島状成長により欠陥低減層として機能するノンド−プＧａＮ層（第１欠陥低減層）１４を積層し、更に、Ｖ族元素である窒素（Ｎ）と安定な化合物を作らないゲルマニウム（Ｇｅ）をｎ型ドーパントとして添加しているので、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６を表面モホロジーを低下させずに、高濃度にでき、コンタクト抵抗低減と量産性の両立を図ることができる。
【００５６】
（第２の実施の形態）
周期表第５周期のIV族元素である錫（Ｓｎ）をＧａＮに添加した場合、エピタキシャル成長層の表面が周期表第４周期のIV族元素であるＧｅをＧａＮに添加した場合に比し、凹凸が激しくなる。ＳｎはＧｅよりも沸点が低い。即ち、同じ温度では、ＳｎはＧｅよりも蒸気圧が高い。したがって、島状に成長している成長初期に添加しても析出による悪影響を最小限に抑えられる。しかし、蒸気圧が高いとＳｎは、ＧａＮ結晶中に取り込まれにくくなり、Ｓｎが成長表面に高濃度に存在する傾向になるため、凹凸が激しくなると思われる。しかし、凹凸により欠陥低減が加速される有利な点も見出されており、この現象を生かした半導体レ−ザを、第２の実施の形態に係る半導体素子として説明する。
【００５７】
本発明の第２の実施の形態に係る半導体素子は、図１２に示すように、サファイアｃ面からなる基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、周期表第５周期のIV族元素をド−プしたＧａＮ層（第１欠陥低減層）１５、周期表第４周期のIV族元素をド−プしたＧａＮ層（第２欠陥低減層）１６が順に積層された積層基体（１１，１２，１３，１５，１６）を基礎としている。第２の実施の形態に係る半導体素子においては、周期表第５周期のIV族元素をド−プしたＧａＮ層（第１欠陥低減層）１５と周期表第４周期のIV族元素をド−プしたＧａＮ層（第２欠陥低減層）１６とで欠陥低減層（１５，１６）を形成している。即ち、図１に示したノンド−プＧａＮ層（第１欠陥低減層）１４の代わりに、Ｓｎド−プＧａＮ層（第１欠陥低減層）１５が、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６の下層に挿入された構造に対応し、総膜厚を節減できる。Ｓｎド−プＧａＮ層（第１欠陥低減層）１５は、高純度ＡｌＮ層（第２のバッファ層）１３の上に３次元島状成長により欠陥低減層として機能する窒化物系III−Ｖ族化合物半導体の単結晶層である。
【００５８】
この積層基体（１１，１２，１３，１５，１６）上に、図１２に示すように、青色レーザダイオードの素子構造部が形成される。第１の実施の形態に係る半導体素子においては、Ｓｉド−プＧａＮ層２１とＧｅド−プＧａＮ層１６との２層構造で、実質的なｎ型コンタクト領域を構成していたが、第２の実施の形態に係る半導体素子では、Ｓｉド−プＧａＮ層２１，Ｇｅド−プＧａＮ層１６及びＳｎド−プＧａＮ層（第１欠陥低減層）１５との３層構造で、実質的なｎ型コンタクト領域を構成している。
【００５９】
第２のバッファ層１３は、ＡｌＮ層に限定されず、ＡｌxＧａ1-xＮ（０．８≦ｘ≦１）層等でも良い点等の詳細は、第１の実施の形態に係る半導体素子で説明した内容と同様であるので、重複した説明を省略する。
【００６０】
Ｓｎド−プＧａＮ層（第１欠陥低減層）１５は、高純度ＡｌＮ層（第２のバッファ層）１３の上に３次元島状成長し、欠陥低減層として機能する窒化物系III−Ｖ族化合物半導体の単結晶層である。Ｓｎド−プＧａＮ層（第１欠陥低減層）１５が３次元島状成長し、下地の高純度ＡｌＮ層（第２のバッファ層）１３の表面を完全に覆い、且つそりの少ない良好な結晶を再現性良く成長させるためには、膜厚１．５〜４μｍ、好ましくは２〜３μｍ程度が必要である。即ち、Ｓｎド−プＧａＮ層（第１欠陥低減層）１５の膜厚が１．５μｍ未満では、下地の高純度ＡｌＮ層（第２のバッファ層）１３が見えるので好ましくない。３次元島状成長により、下地の高純度ＡｌＮ層（第２のバッファ層）１３が見えなくなる、より好ましい膜厚は２μｍ以上である。Ｓｎド−プＧａＮ層（第１欠陥低減層）１５の膜厚は４μｍを越えても構わないが、エピタキシャル成長に余分な時間がかかり、生産性が落ちるので、工業的には好ましくない。又、半導体素子としての総膜厚を薄くする目的のためには、２〜２．５μｍ程度にするのが好ましい。
【００６１】
Ｓｎド−プＧａＮ層（第１欠陥低減層）１５は、Ｓｎ濃度１×１０17ｃｍ-3〜１×１０19ｃｍ-3、実用的に好ましくは２×１０17ｃｍ-3〜７×１０18ｃｍ-3、さらに好ましくは３×１０17ｃｍ-3〜２×１０18ｃｍ-3（代表的には、例えば１．５×１０18ｃｍ-3）程度にＳｎをドーピングすれば良い。第１欠陥低減層１５へのド−パントとしてＳｎを用いるのは、表面平坦性が不十分な成長初期に高濃度添加しても異常な成長意が起こりづらいからである。Ｓｎは、窒化物系III−Ｖ族化合物半導体を構成するＶ族元素である窒素（Ｎ）と安定な化合物を作らず高蒸気圧を有するため、従来、主に用いられていたシリコン（Ｓｉ）に比して、析出し辛く、高濃度にしても低欠陥が維持される。特に、ＳｎはＧｅよりも蒸発し易いので析出し辛く低欠陥化にはＧｅよりも有利である。但し、Ｓｎは、Ｇｅに比し、高濃度添加し難い上に成長時の表面の凹凸が激しくなるので、Ｓｎ濃度７×１０18ｃｍ-3程度以下の濃度が好ましい。なお、第１欠陥低減層１５は、Ｓｎド−プＧａＮ層に限定されず、Ｓｎド−プＡｌxＧａ1-xＮ（０＜ｘ≦０．０３）層等のＳｎド−プＧａＮ層に近い性質を有する他の窒化物系III−Ｖ族化合物半導体の単結晶層でも良い。第１欠陥低減層１５に低濃度にＡｌを混入させＳｎド−プＡｌxＧａ1-xＮ層とすることにより半導体レーザ作成時の厚膜クラッド層形成によるウエハのそりを補償できる。
【００６２】
Ｇｅド−プＧａＮ層（第２欠陥低減層）１６は、Ｓｎよりも高濃度添加可能な上、表面平坦性が良好なために挿入されており、第１の実施の形態に係る半導体素子で説明したように、Ｇｅ濃度１×１０17ｃｍ-3〜１×１０19ｃｍ-3、好ましくは３×１０17ｃｍ-3〜３×１０18ｃｍ-3（代表的には、例えば２×１０18ｃｍ-3）程度の窒化物系III−Ｖ族化合物半導体の単結晶層である。Ｇｅド−プＧａＮ層（第２欠陥低減層）１６の膜厚は、１〜４μｍ、好ましくは１．８〜３μｍで良いが、半導体素子としての総膜厚を薄くする目的のためには、２〜２．５μｍ程度にするのが好ましい。第２欠陥低減層１６は、Ｇｅド−プＧａＮ層に限定されず、Ｇｅド−プＡｌxＧａ1-xＮ（０＜ｘ≦０．０３）層等のＧｅド−プＧａＮ層に近い性質を有する他の窒化物系III−Ｖ族化合物半導体の単結晶層でもよいよい点等の詳細は、第１の実施の形態に係る半導体素子で説明した内容と同様であるので、重複した説明を省略する。
【００６３】
そして、図１２に示すように、この積層基体（１１，１２，１３，１５，１６）の最上層のＧｅド−プＧａＮ層（第２欠陥低減層）１６上に、Ｓｉド−プＧａＮ層からなるｎ型コンタクト層２１がエピタキシャル成長され、更に、Ｓｉド−プＧａＮ層（ｎ型コンタクト層）２１上に、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｎ型クラッド層２２、Ｓｉド−プＧａＮ層からなる第１光ガイド層２３、多重量子井戸（ＭＱＷ）構造発光部２４、ノンド−プＧａＮ層からなる第２光ガイド層２５、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層からなる電子バリア層２６、Ｍｇド−プＧａＮ層からなる第３光ガイド層２７、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｐ型クラッド層２８、Ｍｇド−プＧａＮ層からなるｐ型コンタクト層２９が順に積層されている。Ｓｉド−プＧａＮ層（ｎ型コンタクト層）２１、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層（ｎ型クラッド層）２２、Ｓｉド−プＧａＮ層（第１光ガイド層）２３、多重量子井戸（ＭＱＷ）構造発光部２４、ノンド−プＧａＮ層（第２光ガイド層）２５、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層（電子バリア層）２６、Ｍｇド−プＧａＮ層（第３光ガイド層）２７、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層（ｐ型クラッド層）２８、Ｍｇド−プＧａＮ層（ｐ型コンタクト層）２９等の青色レーザダイオードの素子構造部の詳細は、第１の実施の形態に係る半導体素子で説明した内容と同様であるので、重複した説明を省略する。
【００６４】
本発明の第２の実施の形態に係る半導体素子によれば、基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、Ｓｎド−プＧａＮ層（第１欠陥低減層）１５、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６が順に積層された積層基体（１１，１２，１３，１５，１６）を基礎とし、Ｓｎド−プＧａＮ層（第１欠陥低減層）１５とＧｅド−プＧａＮ層（第２欠陥低減層）１６がｎ側電極４１を形成するコンタクト領域として機能している。そして、この積層基体（１１，１２，１３，１５，１６）上に、青色レーザダイオードの素子構造部が形成されているので、素子構造部に生じる欠陥が低減され、ｎ側電極４１側の素子抵抗低減が可能になる。又、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、Ｓｎド−プＧａＮ層（第１欠陥低減層）１５、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６からなる積層基体（１１，１２，１３，１５，１６）は、必要以上に厚くする必要がないので、素子構造部まで含めた総膜厚を節減し、生産性が向上する。
【００６５】
第１欠陥低減層１５へのド−パントとしてＳｎを用い、第２欠陥低減層１６へのド−パントとしてＧｅを用いているので、第１欠陥低減層１５及び第２欠陥低減層１６を高濃度に添加し、且つ表面のモホロジーが良好となり、この結果、ｎ型コンタクト層２１の表面のモホロジーが良好となり、ｎ型コンタクト層２１とｎ側電極４１とは、低い接触抵抗でオーミック接触することが可能となる。更に、Ｓｎド−プＧａＮ層（第１欠陥低減層）１５をＳｎ濃度１×１０17ｃｍ-3〜１×１０19ｃｍ-3、実用的に好ましくは２×１０17ｃｍ-3〜７×１０18ｃｍ-3程度の濃度に、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６をＧｅ濃度１×１０17ｃｍ-3以上、好ましくは３×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下程度の高濃度にドーピングできるため、Ｓｎド−プＧａＮ層（第１欠陥低減層）１５及びＧｅド−プＧａＮ層（第２欠陥低減層）１６を電流通路の一部とする導通抵抗が低減できる。
【００６６】
又、図９と同様に、図１２に示した高炭素濃度層（第１のバッファ層）１２及び高純度ＡｌＮ層（第２のバッファ層）１３からなる二段階単結晶バッファ層の代わりに、基板温度４５０〜６５０℃程度の低温で成長したアモルファス若しくは多結晶の窒化物系III−Ｖ族化合物半導体層からなるバッファ層１９を用いても良い。
【００６７】
本発明の第２の実施の形態に係る半導体素子の製造方法は、基本的には、図２〜図８に示した第１の実施の形態に係る半導体素子の製造方法と同様である。
【００６８】
（イ）先ず、ＬＰＭＯＣＶＤ装置の内部に基板（サファイア基板）１１を挿入し、第１の実施の形態に係る半導体素子の製造方法で説明したと同様に、基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３を成長する。更に、１０００℃から１１００℃の基板温度においてＳｎド−プＧａＮ層（第１欠陥低減層）１５を成長する。Ｓｎ添加の原料には有機金属Ｓｎ化合物、例えばテトラメチル錫（Ｓｎ（ＣＨ3）4）ガス、或いはテトラエチル錫（Ｓｎ（Ｃ2Ｈ5）4）ガスを使用すれば良い。高純度ＡｌＮ層（第２のバッファ層）１３の上に成長するエピタキシャル成長層１５の成長に際しては、Ｖ／III比を数１００以上と高い比率にすることが望ましい。
【００６９】
（ロ）その後、成長温度を少し昇温させ、図１３に示すように、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６を成長する。Ｇｅ添加には、第１の実施の形態で説明したように、１１００℃から１２００℃の基板温度が適切である。原料には有機金属Ｇｅ化合物、例えばテトラメチルゲルマン（Ｇｅ（ＣＨ3）4）ガス、或いはテトラエチルゲルマン（Ｇｅ（Ｃ2Ｈ5）4）ガスを使用すれば良い。Ｇｅド−プＧａＮ層（第２欠陥低減層）１６の成長に際してもＶ／III比を数１００以上と高い比率にすることが望ましい。
【００７０】
（ハ）更に、図１４に示すように、積層基体（１１，１２，１３，１５，１６）の最上層のＧｅド−プＧａＮ層（第２欠陥低減層）１６上に、Ｓｉド−プＧａＮ層からなるｎ型コンタクト層２１をエピタキシャル成長し、更に、Ｓｉド−プＧａＮ層（ｎ型コンタクト層）２１上に、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｎ型クラッド層２２、Ｓｉド−プＧａＮ層からなる第１光ガイド層２３、多重量子井戸（ＭＱＷ）構造発光部２４、ノンド−プＧａＮ層からなる第２光ガイド層２５、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層からなる電子バリア層２６、Ｍｇド−プＧａＮ層からなる第３光ガイド層２７、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｐ型クラッド層２８、Ｍｇド−プＧａＮ層からなるｐ型コンタクト層２９を順に連続エピタキシャル成長する。この連続エピタキシャル成長は、図３を用いて説明した第１の実施の形態に係る半導体素子の製造方法と同様であるので、重複した説明を省略する。又、この後の、手順は、第１の実施の形態に係る半導体素子の製造方法の図４〜図８の手順と同様であるので、重複した説明を省略する。
【００７１】
以上説明したように、本発明の第２の実施の形態に係る半導体素子の製造方法によれば、貫通転移などの欠陥やひび割れが少なく高品質の窒化物系III−Ｖ族化合物半導体エピタキシャル成長層を基板１１上に均一に形成することが可能である、高性能な窒化物系III−Ｖ族化合物半導体素子を歩留まり良く安価に提供することができる。特に、基板１１上に高炭素濃度層（第１のバッファ層）１２及び高純度ＡｌＮ層（第２のバッファ層）１３を積層し、この上に３次元島状成長により欠陥低減層として機能し、且つＶ族元素である窒素（Ｎ）と安定な化合物を作らないＳｎをｎ型ドーパントとして添加したＧａＮ層（第１欠陥低減層）１５を積層し、更に、窒素（Ｎ）と安定な化合物を作らないＧｅをｎ型ドーパントとして添加したＧａＮ層（第２欠陥低減層）１６を積層しているので、表面モホロジーを低下させずに、ｎ側電極４１側のコンタクト領域を高濃度にでき、コンタクト抵抗低減と量産性の両立を図ることができる。
【００７２】
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体素子は、図１５に示すように、サファイアｃ面からなる基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、ノンド−プＧａＮ層（第１欠陥低減層）１４、ゲルマニウム（Ｇｅ）ド−プＧａＮ層（第２欠陥低減層）１６が順に積層された積層基体（１１，１２，１３，１４，１６）を基礎としている点では第１及び第２の実施の形態に係る半導体素子と同様である。即ち、第３の実施の形態に係る半導体素子においても、ノンド−プＧａＮ層（第１欠陥低減層）１４は、高純度ＡｌＮ層（第２のバッファ層）１３の上に３次元島状成長により欠陥低減層として機能する窒化物系III−Ｖ族化合物半導体の単結晶層である。この積層基体（１１，１２，１３，１４，１６）上に、青色発光ダイオード（ＬＥＤ）の素子構造部が形成されるが、図１及び図１２に示したＳｉド−プＧａＮ層からなるｎ型コンタクト層２１が省略され、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６に直接、素子構造部のｎ側電極４１を形成されている点が、第１及び第２の実施の形態に係る半導体素子とは異なる。即ち、第１及び第２の実施の形態に係る半導体素子においては、Ｓｉド−プＧａＮ層２１とＧｅド−プＧａＮ層１６とで、実質的なｎ型コンタクト領域を構成していたが、第３の実施の形態に係る半導体素子では、第２の実施の形態に係る半導体素子と同様に、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６のみが、ｎ型コンタクト領域をなしている。
【００７３】
第２のバッファ層１３は、ＡｌＮ層に限定されず、ＡｌxＧａ1-xＮ（０．８≦ｘ≦１）層等でも良く、第１欠陥低減層１４は、ノンド−プＧａＮ層に限定されず、ノンド−プＡｌxＧａ1-xＮ（０＜ｘ≦０．０３）層等でも良く、更には、第１欠陥低減層１４は、Ｓｉ濃度２×１０17ｃｍ-3程度の極僅かにドーピングされた窒化物系III−Ｖ族化合物半導体の単結晶層でも良い点等の詳細は、第１〜第２の実施の形態に係る半導体素子で説明した内容と同様であるので、重複した説明を省略する。
【００７４】
そして、図１５に示すように、この積層基体（１１，１２，１３，１４，１６）の最上層のＧｅド−プＧａＮ層（第２欠陥低減層）１６上に、直接、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｎ型クラッド層２２がエピタキシャル成長され、更に、ｎ型クラッド層２２上に、ＩｎyＧａ1-yＮからなる活性層３２、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｐ型クラッド層２８、Ｍｇド−プＧａＮ層からなるｐ型コンタクト層２９が順に積層されている。Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層（ｎ型クラッド層）２２、ＩｎyＧａ1-yＮ活性層３２、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層（ｐ型クラッド層）２８、Ｍｇド−プＧａＮ層（ｐ型コンタクト層）２９等の青色発光ダイオード（ＬＥＤ）の素子構造部の詳細は、第１及び第２の実施の形態に係る半導体素子で説明した内容と基本的に同様であるので、重複した説明を省略する。
【００７５】
本発明の第３の実施の形態に係る半導体素子によれば、基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、ノンド−プＧａＮ層（第１欠陥低減層）１４、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６が順に積層された積層基体（１１，１２，１３，１４，１６）を基礎とし、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６がｎ側電極４１を形成するコンタクト領域として機能している。そして、この積層基体（１１，１２，１３，１４，１６）上に、青色発光ダイオード（ＬＥＤ）の素子構造部が形成されているので、素子構造部に生じる欠陥が低減され、ｎ側電極４１側の素子抵抗低減が可能になる。又、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、ノンド−プＧａＮ層（第１欠陥低減層）１４、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６からなる積層基体（１１，１２，１３，１４，１６）は、必要以上に厚くする必要がないので、素子構造部まで含めた総膜厚を節減し、生産性が向上する。特に、図１に示したＳｉド−プＧａＮ層からなるｎ型コンタクト層２１が省略され、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６に直接、素子構造部のｎ側電極４１を形成されているので、第１及び第２の実施の形態に係る半導体素子に比し、更に薄膜化が容易である。第２欠陥低減層１６へのド−パントとしてＧｅを用いているので、第２欠陥低減層１６を高濃度に添加し、且つ表面のモホロジーが良好となるので、第２欠陥低減層１６とｎ側電極４１とは、低い接触抵抗でオーミック接触することが可能となる。更に、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６をＧｅ濃度３×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下程度の高濃度にドーピングできるため、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６を電流通路の一部とする導通抵抗が低減できる。
【００７６】
又、図９と同様に、図１５に示した高炭素濃度層（第１のバッファ層）１２及び高純度ＡｌＮ層（第２のバッファ層）１３からなる二段階単結晶バッファ層の代わりに、基板温度４５０〜６５０℃程度の低温で成長したアモルファス若しくは多結晶の窒化物系III−Ｖ族化合物半導体層からなるバッファ層１９を用いても良い。
【００７７】
本発明の第３の実施の形態に係る半導体素子の製造方法は、基本的には、図２〜図８に示した第１（及び第３）の実施の形態に係る半導体素子の製造方法と同様であるが、より簡略化されている。
【００７８】
（イ）先ず、図１６に示すように、積層基体（１１，１２，１３，１４，１６）の最上層のＧｅド−プＧａＮ層（第２欠陥低減層）１６上に、直接、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｎ型クラッド層２２がエピタキシャル成長され、更に、ｎ型クラッド層２２上に、ＩｎyＧａ1-yＮ活性層３２、Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層（ｐ型クラッド層）２８、Ｍｇド−プＧａＮ層（ｐ型コンタクト層）２９が順に連続エピタキシャル成長される。積層基体（１１，１２，１３，１４，１６）の連続エピタキシャル成長は、図２に示した第１の実施の形態に係る半導体素子の連続エピタキシャル成長と、エピタキシャル成長膜の層数が少ないものの、基本的に同様であるので、重複した説明を省略する。
【００７９】
（ロ）更に、第１（及び第３）の実施の形態に係る半導体素子の製造方法の図４〜図８の手順とほぼ同様に、ｐ型コンタクト層２９上に、錫（Ｓｎ）をドープした酸化インジウム（Ｉｎ2Ｏ3）膜（ＩＴＯ）、インジウム（Ｉｎ）をドープした酸化亜鉛（ＺｎＯ）膜（ＩＺＯ）、ガリウム（Ｇａ）をドープした酸化亜鉛膜（ＧＺＯ）、酸化錫（ＳｎＯ2）等の透明電極からなるｐ側電極４２を形成する。或いは金（Ａｕ）やニッケル（Ｎｉ）等の金属膜を透光性が維持できる程度に薄く堆積して透明電極としても良い。ｐ側電極４２のパターニングはリフトオフ法でも良く、フォトリソグラフィ技術により形成したエッチングマスクを用いてＲＩＥでエッチングしても良い。
【００８０】
（ハ）リフトオフ法で、ｐ側電極４２のパターニングした場合は、ｐ側電極４２のパターンに位置合わせして、新たなフォトレジスト膜５１のパターンをフォトリソグラフィ技術により形成する（フォトリソグラフィ技術とＲＩＥでエッチングした場合は、ｐ側電極４２のエッチングマスクを残留させ、これを再度用いても良い）。そして、この新たなフォトレジスト膜のパターンをエッチングマスクとして、ｐ型コンタクト層２９、ｐ型クラッド層２８、活性層３２、ｎ型クラッド層２２を貫通し、更にＧｅド−プＧａＮ層（第２欠陥低減層）１６の一部をも除去する溝部をＲＩＥでエッチングして形成する。
【００８１】
（ニ）その後、図８に示すように、このエッチングのマスクに用いたフォトレジスト膜５１をリフトオフ用マスクとして、全面にＴｉ／Ｐｔ／Ａｕの複合膜を真空蒸着法若しくはスパッタリング法等により堆積する。例えば、膜厚０．０５μｍのＴｉ膜、膜厚０．０５μｍのＰｔ膜及び膜厚１．０μｍのＡｕ膜を連続的に堆積する。その後、フォトレジスト膜５１を剥離すれば、溝部の底部に露出したＧｅド−プＧａＮ層（第２欠陥低減層）１６上にのみ、Ｔｉ／Ｐｔ／Ａｕの複合膜からなるｎ側電極４１が残留する。その後、熱処理（シンタリング）をすれば、ｎ側電極４１の双方のコンタクト抵抗が低減する。更に、劈開若しくは、ダイアモンドブレード等の切断手段で、所望の大きさに切り出せば、図１５に示す半導体素子（青色発光ダイオード（ＬＥＤ））が完成する。
【００８２】
以上説明したように、本発明の第３の実施の形態に係る半導体素子の製造方法によれば、貫通転移などの欠陥やひび割れが少なく高品質の窒化物系III−Ｖ族化合物半導体エピタキシャル成長層を基板１１上に均一に形成することが可能である、高性能な窒化物系III−Ｖ族化合物半導体素子を歩留まり良く安価に提供することができる。特に、基板１１上に高炭素濃度層（第１のバッファ層）１２及び高純度ＡｌＮ層（第２のバッファ層）１３を積層し、この上に３次元島状成長により欠陥低減層として機能するノンド−プＧａＮ層（第１欠陥低減層）１４を積層し、更に、Ｖ族元素である窒素（Ｎ）と安定な化合物を作らないゲルマニウム（Ｇｅ）をｎ型ドーパントとして添加しているので、Ｇｅド−プＧａＮ層（第２欠陥低減層）１６を表面モホロジーを低下させずに、高濃度にでき、コンタクト抵抗低減と量産性の両立を図ることができる。
【００８３】
（第４の実施の形態）
本発明の第４の実施の形態に係る半導体素子は、図１７に示すように、サファイアｃ面からなる基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、ゲルマニウム（Ｇｅ）ド−プＧａＮ層（欠陥低減層）１６が順に積層された積層基体（１１，１２，１３，１６）を基礎としている。第４の実施の形態に係る半導体素子は、第１の実施の形態に係る半導体素子とは異なり、ノンド−プＧａＮ層（第１欠陥低減層）１４が省略され、高純度ＡｌＮ層（第２のバッファ層）１３の上に、直接、ゲルマニウム（Ｇｅ）ド−プＧａＮ層（欠陥低減層）１６が形成されている。このため、ゲルマニウム（Ｇｅ）ド−プＧａＮ層（欠陥低減層）１６が、高純度ＡｌＮ層（第２のバッファ層）１３の上に３次元島状成長により欠陥低減層として機能している。
【００８４】
この積層基体（１１，１２，１３，１６）上に、図１７に示すように、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）の素子構造部が形成される。第１の実施の形態に係る半導体素子と同様に、Ｓｉド−プＧａＮ層２１とＧｅド−プＧａＮ層１６との２層構造で、実質的なコレクタコンタクト領域を構成している。第２のバッファ層１３は、ＡｌＮ層に限定されず、ＡｌxＧａ1-xＮ（０．８≦ｘ≦１）層等でも良い点等の詳細は、第１の実施の形態に係る半導体素子で説明した内容と同様であるので、重複した説明を省略する。
【００８５】
Ｇｅド−プＧａＮ層（欠陥低減層）１６は、第１の実施の形態に係る半導体素子で説明したように、Ｇｅ濃度１×１０17ｃｍ-3〜１×１０19ｃｍ-3、好ましくは３×１０17ｃｍ-3〜３×１０18ｃｍ-3（代表的には、例えば２×１０18ｃｍ-3）程度、膜厚２〜５μｍ、好ましくは２．５〜３．５μｍ程度の窒化物系III−Ｖ族化合物半導体の単結晶層である。欠陥低減層１６は、Ｇｅド−プＧａＮ層に限定されず、Ｇｅド−プＡｌxＧａ1-xＮ（０＜ｘ≦０．０３）層等のＧｅド−プＧａＮ層に近い性質を有する他の窒化物系III−Ｖ族化合物半導体の単結晶層でもよいよい点等の詳細は、第１の実施の形態に係る半導体素子で説明した内容と同様であるので、重複した説明を省略する。
【００８６】
そして、図１７に示すように、この積層基体（１１，１２，１３，１６）の最上層のＧｅド−プＧａＮ層（欠陥低減層）１６上に、Ｓｉド−プＧａＮ層からなるｎ型コンタクト層（コレクタコンタクト層）２１がエピタキシャル成長され、更に、Ｓｉド−プＧａＮ層（ｎ型コレクタコンタクト層）２１上に、Ｓｉド−プＡｌxＧａ1-xＮ（０＜ｘ≦０．０３）層からなるｎ型コレクタ層（ドリフト層）３３、Ｍｇド−プＧａＮ層からなるｐ型ベース層３４、Ｓｉド−プＡｌxＧａ1-xＮ（０＜ｘ≦０．０３）層からなるｎ型エミッタ層３５が順に積層されている。ｎ型コレクタコンタクト層２１は、Ｓｉ濃度３×１０18〜６×１０18ｃｍ-3、膜厚０．５〜２μｍの窒化物系III−Ｖ族化合物半導体の単結晶層で、ｎ型コレクタ層（ドリフト層）３３は、Ｓｉ濃度１×１０14〜５×１０16ｃｍ-3、膜厚０．３〜１．５μｍの窒化物系III−Ｖ族化合物半導体の単結晶層である。ｐ型ベース層３４のＭｇ濃度と膜厚は、ＨＢＴの動作周波数と耐圧を考慮して決めれば良いが、例えば、Ｍｇ濃度５×１０18〜７×１０19ｃｍ-3、膜厚５〜８０ｎｍに選択すれば良い。ｎ型エミッタ層３５は、Ｓｉ濃度３×１０18〜６×１０18ｃｍ-3、膜厚０．２〜０．５μｍの窒化物系III−Ｖ族化合物半導体の単結晶層である。  
図１７に示すように、ｎ型エミッタ層３５上にチタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜からなるエミッタ電極４５が形成されている。エミッタ電極４５は、例えば、膜厚０．０４μｍのＴｉ膜、膜厚０．０４μｍのＰｔ膜及び膜厚０．５μｍのＡｕ膜から構成可能である。更に、ｎ型エミッタ層３５を貫通しｐ型ベース層３４の表面の一部を露出するベース電極取り出し溝が形成され、このベース電極取り出し溝の底部において、ｐ型ベース層３４にベース電極４４がオーミック接触している。ベース電極４４は、例えば、パラジウム−白金−金（Ｐｄ／Ｐｔ／Ａｕ）の複合膜からなり、Ｐｄ膜は膜厚０．０５μｍ、Ｐｔ膜は膜厚０．０５μｍ、Ａｕ膜は膜厚０．２μｍ程度の値が採用可能である。ベース電極取り出し溝の底部から更に、ｐ型ベース層３４、ｎ型コレクタ層（ドリフト層）３３を貫通し、更にＳｉド−プＧａＮ層（ｎ型コレクタコンタクト層）２１の一部をも除去するコレクタ電極取り出し溝が形成されている。このコレクタ電極取り出し溝の底部に露出したＳｉド−プＧａＮ層（ｎ型コレクタコンタクト層）２１上にチタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜からなるコレクタ電極４３が形成されている。コレクタ電極４３は、エミッタ電極４５と同様に、例えば、膜厚０．０４μｍのＴｉ膜、膜厚０．０４μｍのＰｔ膜及び膜厚０．５μｍのＡｕ膜の組み合わせを採用可能である。第４の実施の形態に係る半導体素子においては、Ｓｉド−プＧａＮ層（ｎ型コレクタコンタクト層）２１だけでなく、その下地のＧｅド−プＧａＮ層（欠陥低減層）１６も、実質的に、コレクタ電極４３に対するｎ型コレクタコンタクト領域として機能している。
【００８７】
本発明の第４の実施の形態に係る半導体素子によれば、基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、Ｇｅド−プＧａＮ層（欠陥低減層）１６が順に積層された積層基体（１１，１２，１３，１６）を基礎とし、Ｇｅド−プＧａＮ層（欠陥低減層）１６がｎ型コレクタコンタクトとして機能している。そして、この積層基体（１１，１２，１３，１６）上に、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）の素子構造部が形成されているので、素子構造部に生じる欠陥が低減され、等価回路的にコレクタ電極４３に直列接続される素子抵抗低減が可能になる。又、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３、Ｇｅド−プＧａＮ層（欠陥低減層）１６からなる積層基体（１１，１２，１３，１６）は、必要以上に厚くする必要がないので、素子構造部まで含めた総膜厚を節減し、生産性が向上する。特に、欠陥低減層１６へのド−パントとしてＧｅを用いているので、欠陥低減層１６を高濃度に添加し、且つ表面のモホロジーが良好となり、この結果、ｎ型コレクタコンタクト層２１の表面のモホロジーが良好となり、ｎ型コレクタコンタクト層２１とコレクタ電極４３とは、低い接触抵抗でオーミック接触することが可能となる。更に、Ｇｅド−プＧａＮ層（欠陥低減層）１６をＧｅ濃度１×１０17ｃｍ-3以上、好ましくは３×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下程度の高濃度にドーピングできるため、Ｇｅド−プＧａＮ層（欠陥低減層）１６を埋め込みコレクタ領域（電流通路）とする導通抵抗が低減できる。
【００８８】
又、図９と同様に、図１７に示した高炭素濃度層（第１のバッファ層）１２及び高純度ＡｌＮ層（第２のバッファ層）１３からなる二段階単結晶バッファ層の代わりに、基板温度４５０〜６５０℃程度の低温で成長したアモルファス若しくは多結晶の窒化物系III−Ｖ族化合物半導体層からなるバッファ層１９を用いても良い。
【００８９】
本発明の第４の実施の形態に係る半導体素子の製造方法は、基本的には、図２〜図８に示した第１の実施の形態に係る半導体素子の製造方法と同様である。
【００９０】
（イ）先ず、ＬＰＭＯＣＶＤ装置の内部に基板（サファイア基板）１１を挿入し、第１の実施の形態に係る半導体素子の製造方法で説明したと同様に、基板１１上に、高炭素濃度層（第１のバッファ層）１２、高純度ＡｌＮ層（第２のバッファ層）１３を成長する。更に、図１８に示すように、高純度ＡｌＮ層（第２のバッファ層）１３上に、Ｇｅド−プＧａＮ層（欠陥低減層）１６を成長する。Ｇｅ添加には、第１の実施の形態で説明したように、１１００℃から１２００℃の基板温度が適切である。原料には有機金属Ｇｅ化合物、例えばテトラメチルゲルマン（Ｇｅ（ＣＨ3）4）ガス、或いはテトラエチルゲルマン（Ｇｅ（Ｃ2Ｈ5）4）ガスを使用すれば良い。Ｇｅド−プＧａＮ層（欠陥低減層）１６の成長に際してもＶ／III比を数１００以上と高い比率にすることが望ましい。
【００９１】
（ロ）更に、図１９に示すように、積層基体（１１，１２，１３，１６）の最上層のＧｅド−プＧａＮ層（欠陥低減層）１６上に、Ｓｉド−プＧａＮ層からなるｎ型コレクタコンタクト層２１をエピタキシャル成長し、更に、Ｓｉド−プＧａＮ層（ｎ型コレクタコンタクト層）２１上に、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｎ型コレクタ層（ドリフト層）３３、Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層からなるｐ型ベース層３４、Ｍｇド−プＧａＮ層からなるｐ型ベース層３４、Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層からなるｎ型エミッタ層３５を順に連続エピタキシャル成長する。この連続エピタキシャル成長は、図３を用いて説明した第１の実施の形態に係る半導体素子の製造方法と基本的に同様であるので、重複した説明を省略する。
【００９２】
（ハ）この後の、手順は、第１の実施の形態に係る半導体素子の製造方法の図４〜図８の手順とほぼ同様であるが、ベース電極取り出し溝形成とコレクタ電極取り出し溝形成の２回のＲＩＥによるエッチング工程がある。即ち、先ず、ベース電極取り出し溝形成用フォトレジスト膜のパターンをフォトリソグラフィ技術によりｎ型エミッタ層３５の表面に形成し、このフォトレジスト膜のパターンをエッチングマスクとして、ｎ型エミッタ層３５を貫通しｐ型ベース層３４の表面の一部を露出するベース電極取り出し溝をＲＩＥでエッチングして形成する。更に、新たなフォトレジスト膜のパターンをフォトリソグラフィ技術により形成し、この新たなフォトレジスト膜のパターンをエッチングマスクとして、ｐ型ベース層３４の底部より、ｐ型ベース層３４、ｎ型コレクタ層（ドリフト層）３３を貫通し、更にＳｉド−プＧａＮ層（ｎ型コレクタコンタクト層）２１の一部をも除去するコレクタ電極取り出し溝をＲＩＥでエッチングして形成する。
【００９３】
（ニ）そして、ｎ型エミッタ層３５上にチタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜からなるエミッタ電極４５を、コレクタ電極取り出し溝の底部に露出したＳｉド−プＧａＮ層（ｎ型コレクタコンタクト層）２１上にチタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜からなるコレクタ電極４３のパターンを形成する。エミッタ電極４５及びコレクタ電極４３のパターニングはリフトオフ法を用いれば良い。即ち、エミッタ電極４５及びコレクタ電極４３のパターンに対応した窓部を有するフォトレジスト膜を形成後、膜厚０．０４μｍのＴｉ膜、膜厚０．０４μｍのＰｔ膜及び膜厚０．５μｍのＡｕ膜を真空蒸着法若しくはスパッタリング法等により、連続的に堆積し、その後、フォトレジスト膜を剥離すれば、窓部の位置にエミッタ電極４５及びコレクタ電極４３が形成される。その後、熱処理（シンタリング）をすれば、エミッタ電極４５及びコレクタ電極４３の双方のコンタクト抵抗が低減する。
【００９４】
（ホ）更に、図１７に示すように、リフトオフ法を用いて、ｐ型ベース層３４上に、Ｐｄ／Ｐｔ／Ａｕの複合膜からなるベース電極４４をリフトオフ法により形成する。即ち、ベース電極４４のパターンに対応した窓部を有するフォトレジスト膜を形成後、膜厚０．０４μｍのＴｉ膜、膜厚０．０４μｍのＰｔ膜及び膜厚０．５μｍのＡｕ膜を真空蒸着法若しくはスパッタリング法等により、連続的に堆積し、その後、フォトレジスト膜を剥離すれば、窓部の位置にベース電極４４が形成される。
【００９５】
以上説明したように、本発明の第４の実施の形態に係る半導体素子の製造方法によれば、貫通転移などの欠陥やひび割れが少なく高品質の窒化物系III−Ｖ族化合物半導体エピタキシャル成長層を基板１１上に均一に形成することが可能である、高性能な窒化物系III−Ｖ族化合物半導体素子を歩留まり良く安価に提供することができる。特に、基板１１上に高炭素濃度層（第１のバッファ層）１２及び高純度ＡｌＮ層（第２のバッファ層）１３を積層し、この上に、窒素（Ｎ）と安定な化合物を作らないＧｅをｎ型ドーパントとして添加したＧａＮ層（欠陥低減層）１６を積層しているので、表面モホロジーを低下させずに、コレクタ電極４３側のコンタクト領域を高濃度にでき、コンタクト抵抗低減と量産性の両立を図ることができる。
【００９６】
（その他の実施の形態）
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００９７】
既に述べた第１〜第４の実施の形態の説明においては、サファイア基板を用いる場合について説明したが、基板１１はサファイア基板に限定されるものではなく、炭化珪素（ＳｉＣ）でも良い。更に、スピネル（ＭｇＡｌ2Ｏ4）、マグネシア（ＭｇＯ）、ＳｃＡｌＭｇＯ4、ＬａＳｒＧａＯ4、（ＬａＳｒ）（ＡｌＴａ）Ｏ3などの絶縁性基板も同様に用いてそれぞれの効果を得ることができる。ここで、ＳｃＡｌＭｇＯ4基板の場合には、（０００１）面、（ＬａＳｒ）（ＡｌＴａ）Ｏ3基板の場合には（１１１）面を用いることが望ましい。
【００９８】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００９９】
【図１】本発明の第１の実施の形態に係る半導体素子の断面構造を示す模式図である。
【図２】本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である（その１）。
【図３】本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である（その２）。
【図４】本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である（その３）。
【図５】本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である（その４）。
【図６】本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である（その５）。
【図７】本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である（その６）。
【図８】本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である（その７）。
【図９】本発明の第１の実施の形態の変形例に係る半導体素子の断面構造を示す模式図である。
【図１０】本発明の第２の実施の形態に係る半導体素子の断面構造を示す模式図である。
【図１１】本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である。
【図１２】本発明の第２の実施の形態に係る半導体素子の断面構造を示す模式図である。
【図１３】本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である（その１）。
【図１４】本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である（その２）。
【図１５】本発明の第３の実施の形態に係る半導体素子の断面構造を示す模式図である。
【図１６】本発明の第３の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である。
【図１７】本発明の第４の実施の形態に係る半導体素子の断面構造を示す模式図である。
【図１８】本発明の第４の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である（その１）。
【図１９】本発明の第４の実施の形態に係る半導体素子の製造方法を説明するための工程断面図である（その２）。
【符号の説明】
【０１００】
１１…基板（サファイア基板）
１２…高炭素濃度層（第１ＡｌＮ層：第１のバッファ層）
１３…ＡｌＮ層（第２ＡｌＮ層：第２のバッファ層）
１４…ノンドープＧａＮ層（欠陥低減層：第１欠陥低減層）
１５…Ｓｎド−プＧａＮ層（第１欠陥低減層）
１６…ゲルマニウム（Ｇｅ）ド−プＧａＮ層（第２欠陥低減層）
１９…ＧａＮ層（低温成長層）
２１…Ｓｉド−プＧａＮ層（ｎ型コレクタコンタクト層：ｎ型コンタクト層）
２２…Ｓｉド−プＡｌ0.05Ｇａ0.95Ｎ層（ｎ型クラッド層）
２３…Ｓｉド−プＧａＮ層（第１光ガイド層）
２４…多重量子井戸（ＭＱＷ）構造発光部
２５…ノンド−プＧａＮ層（第２光ガイド層）
２６…Ｍｇド−プＡｌ0.16Ｇａ0.84Ｎ層（電子バリア層）
２７…Ｍｇド−プＧａＮ層（第３光ガイド層）
２８…Ｍｇド−プＡｌ0.05Ｇａ0.95Ｎ層（ｐ型クラッド層）
２９…Ｍｇド−プＧａＮ層（ｐ型コンタクト層）
３０ａ，３０ｂ…絶縁膜
３２…ＩｎyＧａ1-yＮ活性層
３３…ｎ型コレクタ層
３４…ｐ型ベース層
３５…ｎ型エミッタ層
４１…ｎ側電極
４２…ｐ側電極
４３…コレクタ電極
４４…ベース電極
４５…エミッタ電極
２４１，２４３，２４５，２４７…Ｓｉド−プＧａ0.98Ｉｎ0.02Ｎ層（量子井戸層）
２４２，２４４，２４６…Ｇａ0.92Ｉｎ0.08Ｎ層（バリア層）
【図１】
2006080378.tif 000003
【図２】
2006080378.tif 000004
【図３】
2006080378.tif 000005
【図４】
2006080378.tif 000006
【図５】
2006080378.tif 000007
【図６】
2006080378.tif 000008
【図７】
2006080378.tif 000009
【図８】
2006080378.tif 000010
【図９】
2006080378.tif 000011
【図１０】
2006080378.tif 000012
【図１１】
2006080378.tif 000013
【図１２】
2006080378.tif 000014
【図１３】
2006080378.tif 000015
【図１４】
2006080378.tif 000016
【図１５】
2006080378.tif 000017
【図１６】
2006080378.tif 000018
【図１７】
2006080378.tif 000019
【図１８】
2006080378.tif 000020
【図１９】
2006080378.tif 000021