(57)【要約】【目的】  ソース／ドレインを形成する際のイオン注入によって導入される不純物イオンのチャネリング抑制及び電気的特性の対称性を向上させることで、トランジスタ素子の歩留まり及び信頼性を向上させることができる半導体装置の製造方法を提供する。【解決手段】第１イオン注入工程でのイオン注入により、ソース／ドレイン領域の半導体基板の表面にチャネリング抑制層１０を形成し、次の第２イオン注入工程により、ソース／ドレイン領域を形成する。【選択図】  図１
2006080265.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極を有する半導体基板にイオン注入することによって、ソース／ドレイン領域を形成する半導体装置の製造方法であって、
前記半導体基板の表面に不純物の濃度分布の不良を引き起こすチャネリングを抑制するためのチャネリング抑制層を形成するようにイオン注入する第１イオン注入工程と、
前記第１イオン注入工程の後に、ソース領域とドレイン領域とが略同一に不純物が導入されるようにイオン注入する第２イオン注入工程と、を有する半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記第１イオン注入工程は、前記半導体基板をイオン注入方向に対しての傾斜角を略７°にしてイオン注入する半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法であって、
前記第２イオン注入工程は、前記半導体基板をイオン注入方向に対しての傾斜角を略０°にしてイオン注入する半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか一項に記載した半導体装置の製造方法であって、
前記第１イオン注入工程は、０族元素または窒素をイオン注入する半導体装置の製造方法。
【請求項５】
請求項１乃至３のいずれか一項に記載した半導体装置の製造方法であって、
前記第１イオン注入工程は、４ステップイオン注入法を用いる半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置の製造方法に関し、特にイオン注入法によるトランジスタ素子のソース／ドレイン領域形成方法に関する。
【背景技術】
【０００２】
トランジスタ素子のソース／ドレイン領域の形成において、イオン注入するときにチャネリングが発生することがある。
【０００３】
チャネリングとは、イオン注入される不純物が、単結晶基板を構成する結晶格子の間をすり抜けて、単結晶に内部まで侵入する現象である。チャネリングが起こると、プロセス設計で定めた所望の不純物領域の深さ以上に、不純物領域が拡大するため、後にＭＩＳＦＥＴ等の半導体素子を形成した場合に、電気的特性に問題が生じる場合がある。このチャネリングは、傾斜角をつけずにイオン注入した場合に生じる可能性が高くなる。
【０００４】
チャネリングを抑制するために、例えば、特許文献１〜５に記載されているように、半導体基板をイオン注入方向に対して約７°の傾斜角をつけてイオン注入することにより形成されている。
【０００５】
しかし、例えば、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）素子等の形成において、トランジスタ素子の微細化が進むと、ソース／ドレイン領域は小さくなるので、ゲート電極を形成した後に、傾斜角θでイオン注入したとき、イオン注入されない距離ｘの大きさは無視できなくなる。また、このイオン注入されない領域は、ゲート電極を中心として対称に形成されるソース／ドレイン領域において、電気的な対称性が崩れるという課題が生じる。なお、イオン注入されない距離ｘは、ゲート電極の高さをｈとした場合に、ｘ＝ｈ・ｔａｎθで表すことができる。
【０００６】
そこで、チャネリングを抑制し、かつ電気的な対称性を維持するために４ステップイオン注入法が用いられる。４ステップイオン注入法とは、上記のイオン注入されない領域が生じないように、半導体基板の基板面に水平な方向に９０°ずつ回転させてイオン注入する。１ステップ毎のドーズ量、すなわち不純物イオンの注入量はソース／ドレイン領域に最終的に注入される量の１／４としている。
【０００７】
【特許文献１】特開平５−１５２２３９号公報
【特許文献２】特開平５−２９９５９４号公報
【特許文献３】特開平６−２９１０７４号公報
【特許文献４】特開平７−１７２９９０号公報
【特許文献５】特開２００２−３１３９４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、４ステップイオン注入でも、各ステップ毎にイオン注入されない領域が生じるため、各ステップのドーズ量を同じにしてイオン注入した場合であっても、ドーズ量の１／４のイオン濃度の差異が生じてしまう。したがって、ソース／ドレイン領域における濃度が薄い領域が寄生抵抗となる可能性があり、トランジスタ駆動時にしきい値電圧が変動する等の動作不良が生じる可能性がある。
【０００９】
本発明の目的は、ソース／ドレイン領域を形成する際のイオン注入によって導入される不純物イオンのチャネリングの抑制及び電気的特性の対称性を向上させることで、トランジスタ素子の歩留まり及び信頼性を向上させることができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明に係る半導体装置の製造方法は、ゲート電極を有する半導体基板にイオン注入することによって、ソース／ドレイン領域を形成する半導体装置の製造方法であって、前記半導体基板の表面に不純物の濃度分布の不良を引き起こすチャネリングを抑制するためのチャネリング抑制層を形成するようにイオン注入する第１イオン注入工程と、前記第１イオン注入工程の後に、ソース領域とドレイン領域とが略同一に不純物が導入されるようにイオン注入する第２イオン注入工程とを有することを要旨とする。
【００１１】
本発明に係る方法によれば、第１イオン注入工程でのイオン注入により、ソース／ドレイン領域の半導体基板の表面に不純物の濃度分布不良を引き起こすチャネリング抑制層を形成し、次の第２イオン注入工程により、ソース／ドレイン領域を形成する。これにより、ソース／ドレイン領域内にチャネリングによる不純物領域の不良を低減できる。また、ソース／ドレイン領域に電気的特性が対称となるように、ソース領域とドレイン領域に、略同一に不純物領域が形成されるので、電気特性不良を低減できる。
【００１２】
また、上記発明において、第１イオン注入工程は、前記半導体基板をイオン注入方向に対しての傾斜角を略７°にしてイオン注入するのが望ましい。半導体基板がシリコン基板であり、シリコン基板の主面が（１００）面である場合には、傾斜角が７°としたときに最もチャネリングが起こりにくいためである。
【００１３】
また、上記発明において、前記第２イオン注入工程は、前記半導体基板をイオン注入方向に対しての傾斜角を略０°にしてイオン注入するのが望ましい。傾斜角が０°の場合には、イオン注入によるはソース領域及びドレイン領域への不純物導入は均等になるためである。
【００１４】
また、上記発明において、前記第１イオン注入工程は、０族元素または窒素をイオン注入してもよい。第１イオン注入工程では、チャネリング抑制層を形成できればよいからである。チャネリング抑制層を形成することにより、第２イオン注入工程で、ソース／ドレインを形成するための不純物領域を形成することができる。
【００１５】
また、上記発明において、第１イオン注入工程は、４ステップイオン注入法を用いてもよい。第１イオン注入工程でチャネリング抑制層を形成するために、傾斜角をつけてイオン注入する場合には、ゲート電極が注入されるイオンを遮蔽することにより、ソース／ドレイン領域にイオン注入されない領域が形成される。４ステップイオン注入法を用いれば、イオン注入されない領域が低減するので、ソース／ドレイン領域全体にチャネリング抑制層を形成することができる。
【発明を実施するための最良の形態】
【００１６】
本発明に係る最良の実施形態を図１を用いて説明する。
【００１７】
図１（ａ）は、第１イオン注入工程を示す。
まず、第１イオン注入を行う半導体基板について説明する。半導体基板としてシリコン基板１には、素子分離領域２が形成されている。素子分離領域２は、ＳＴＩ（Shallow Trench Isolation）構造で形成されている。素子分離領域２は、シリコン基板１の内部に左右１つずつ形成されている。素子分離領域２に挟まれたシリコン基板１の領域は、半導体素子としてのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）素子を形成するＭＯＳＦＥＴ形成領域３となっている。ＭＯＳＦＥＴ形成領域３の中央付近のシリコン基板１の上にはゲート部４が形成されている。ゲート部４は、シリコン基板１上に形成されているゲート絶縁膜５、及びゲート絶縁膜５の上に形成されているゲート電極６を有している。ゲート部４が形成されていないＭＯＳＦＥＴ形成領域３は、ソース領域７あるいはドレイン領域８となる。ここで、ＭＯＳＦＥＴにおける、ソース領域７とドレイン領域８とは構造上、ほぼ対象に形成される。同図では、便宜上、ゲート部４の左側をソース領域７、右側をドレイン領域８として区別している。
【００１８】
第１イオン注入工程では、上記のようなシリコン基板１に、イオン注入方向に対して約７°の傾斜角をつけてイオン注入する。注入する第１イオン９は、ソース領域７及びドレイン領域８をｎ型にする場合には、ＰやＡｓ等の５族イオンを注入する。一方、ｐ型にする場合には、Ｂ等の３族イオンを注入する。また、第１イオン注入のイオン注入条件は、注入するイオン濃度は低濃度で、かつ、ソース領域７及びドレイン領域８のシリコン基板１の表面近傍のみが擬似的なアモルファス状態になるような条件にする。
【００１９】
図１（ｂ）は、第１イオン注入工程によって形成されたチャネリング抑制層を示す。
【００２０】
チャネリング抑制層１０は、同図のようにソース領域７及びドレイン領域８のシリコン基板１の表面近傍に薄く形成されている。
【００２１】
注入するイオンの濃度を低くする理由は、注入するイオン濃度を高濃度とすると、従来のイオン注入の課題が発生する可能性が高くなるためである。すなわち、傾斜角をつけてイオン注入すると、ゲート部４からの距離ｘだけイオン注入されない領域が生じる。ここで、距離ｘは、ゲート部４が有する高さｈとし、イオン注入を行う傾斜角θとした場合、
ｘ＝ｈｔａｎθ          （１）
で表される。高濃度でイオン注入すると、この距離ｘで規定されるイオン注入されない領域とイオン注入されている領域との間に不均衡が生じる。このイオン注入されない領域は、電気的な特性として高抵抗になる可能性が高く、ＭＯＳＦＥＴの電気特性に悪影響を及ぼす可能性がある。したがって、注入されるイオンの濃度は低濃度としている。なお、第１イオン注入工程において、イオン注入が上記（１）式で遮蔽される領域１３が形成されるが、当該領域１３では後の第２イオン注入工程で上記の問題は解消される。
【００２２】
また、シリコン基板１の表面近傍を擬似的なアモルファス状態にする理由は、第１イオン注入条件の目的であるチャンリングを抑制するためである。単結晶であるシリコン基板１の表面の原子は、規則的に並列されているため、原子が存在しない領域が、トンネル上にシリコン基板１の内部まで続いている構造となっている。したがって、傾斜角をつけずにイオン注入すると、原子が存在しないトンネル上の領域にイオンが注入された場合に、シリコン基板１の奥深くまで達する。すなわち、不純物の濃度分布不良を引き起こすチャネリングが発生する。そこで、シリコン基板１の表面を第１イオン注入により、適度に荒らして擬似的なアモルファス状態にすることで、チャネリングの原因となるトンネル状の規則的に原子が存在しない領域が低減される。これにより、チャネリング抑制層１０を形成されるので、チャネリングを抑制することができる。
【００２３】
図１（ｃ）は、第２イオン注入工程を示す。
第２イオン注入工程では、傾斜角をつけずに、すなわち傾斜角を０°として第１イオン種９と同じイオン種である第２イオン１１をイオン注入する。イオン注入条件は、ソース領域７及びドレイン領域８がＭＯＳＦＥＴとして駆動するのに適正な条件とする。なお、ｐ型またはｎ型の極性が同じになるイオン種であれば、違う第１イオン９と異なる第２イオン１１を使用してもよい。これにより、不純物領域１２が形成される。
【００２４】
傾斜角をつけずにイオン注入しても、チャネリング抑制層１０が形成されているので、チャネリングを抑制することができる。また、傾斜角をつけずにイオン注入するので、ゲート部４によるイオン注入が遮蔽される領域がほぼなくなる。したがって、ソース領域７とドレイン領域８の不純物領域１２をほぼ対称に形成できる。なお、第１イオン注入工程では傾斜角をつけてイオン注入しているため、イオン注入されない領域が生じる。しかし、ここでのイオン注入工程は、ソース領域７及びドレイン領域８の電気的特性を決定づけるイオン注入ではなく、目的はチャネリング抑制層１０の形成であるため、低濃度の不純物しか注入しない。第２イオン注入工程で注入されるイオン濃度を、第１イオン注入工程で注入されるイオン濃度を、例えば５倍以上にすれば、ソース領域７とドレイン領域８との不純物の濃度差は相対的に小さくなる。
【００２５】
図１（ｄ）は、本実施形態で形成された不純物領域を示す。
【００２６】
不純物領域１２は、後のアニール工程によって、不純物領域１２のイオンを活性化させることにより、ＭＯＳＦＥＴのソース／ドレインとなる。なお、イオン注入する条件によっては、不純物領域１２をそのままソース／ドレインとする場合もある。
【００２７】
第２イオン注入工程により、ソース領域７とドレイン領域８との不純物の濃度差は相対的に小さくなるので、電気的な特性としての対称性を向上させることができる。これにより、ＭＯＳＦＥＴの電気特性不良を低減することができる。
【００２８】
本実施形態の効果を以下に記載する。
【００２９】
（１）第１イオン注入工程でのイオン注入により、ソース領域７及びドレイン領域８のシリコン基板１の表面に不純物の濃度分布の不良を引き起こすチャネリングを抑制するためのチャネリング抑制層１０を形成し、次の第２イオン注入工程により、ソース領域７及びドレイン領域８に不純物領域１２を形成する。これにより、ソース領域７及びドレイン領域８におけるチャネリングによる不純物領域１２の濃度分布不良を低減できる。また、ソース領域７及びドレイン領域８に電気的特性が対称となるように、ソース領域とドレイン領域に、略同一に不純物領域が形成されるので、電気特性不良を低減できる。
【００３０】
（変形例）
本発明の実施形態は上記に限らず、以下のように変形してもよい。
【００３１】
（変形例１）第１イオン注入工程は、アルゴン等の０族元素あるいは窒素などをイオン注入してもよい。シリコン基板の表面近傍にこれらのイオンを注入することにより、シリコン基板の表面が荒らされ、擬似的なアモルファス状態となる。この領域がチャネリング抑制層１０となる。
【００３２】
その後、第２イオン注入工程でイオン注入することにより、チャネリング抑制層１０があることにより、チャネリングを発生させることなくソース／ドレインを電気的な対象性を維持した状態に形成できる。
【００３３】
（変形例２）第１イオン注入工程で７°の傾斜角をつけてイオン注入している方法に代えて、４ステップイオン注入法を用いてもよい。シリコン基板の基板面に水平な方向に９０°ずつ回転させてイオン注入するので、ゲート部４によって生じるイオン注入されない領域１３を低減できる。したがって、ソース領域７及びドレイン領域８のシリコン基板１の表面全体にチャネリング抑制層１０を形成することができる。
【００３４】
（変形例３）素子分離領域２でのＳＴＩ構造に代えて、ＬＯＣＯＳ（Local Oxidation of Silicon）構造あるいは、プレーナＬＯＣＯＳ構造としてもよい。
【００３５】
（変形例４）ゲート部４は、ゲート絶縁膜５及びゲート電極６を有しているが、さらにゲート部４の側壁部にサイドウォールが形成されていてもよい。
【図面の簡単な説明】
【００３６】
【図１】（ａ）〜（ｄ）は、本実施形態での半導体装置の製造方法を示す工程断面図。
【符号の説明】
【００３７】
１…半導体基板としてのシリコン基板、２…素子分離領域、３…トランジスタ形成領域、４…ゲート部、５…ゲート絶縁膜、６…ゲート電極、７…ソース領域、８…ドレイン領域、９…第１イオン、１０…チャネリング抑制層、１１…第２イオン、１２…不純物領域。
【図１】
2006080265.tif 000003