(57)【要約】  【課題】    ハードディスクとメモリ間でのスワップ動作の発生を避けて、中央演算処理装置の実質動作時間の低下を少なくでき、且つコストを増大させることなく、大容量のメモリを備えるコンピュータ装置を提供する。  【解決手段】  互いに接続する複数の中央演算処理装置と、中央演算処理装置の夫々に対応して設けられている複数個のメモリスロットと、夫々のメモリスロットに装着されたメモリの夫々は、同一基板上に設けられている総ての中央演算処理装置によりアクセス可能に設けられており、中央演算処理装置の夫々に接続してメモリ制御装置が設けられていることを特徴とするコンピュータ装置にある。【選択図】  図１
2006331353.tif 000002
【特許請求の範囲】
【請求項１】
互いに接続する複数の中央演算処理装置と、中央演算処理装置の夫々に対応して設けられている複数個のメモリスロットと、夫々のメモリスロットに装着されたメモリの夫々は、同一基板上に設けられている総ての中央演算処理装置によりアクセス可能に設けられており、中央演算処理装置の夫々に接続してメモリ制御装置が設けられていることを特徴とするコンピュータ装置。
【請求項２】
互いに接続する複数の中央演算処理装置と、中央演算処理装置の夫々に対応して設けられている複数個のメモリスロットと、夫々のメモリスロットに装着されたメモリの夫々は、同一基板上に設けられている総ての中央演算処理装置によりアクセス可能に設けられており、中央演算処理装置の夫々に接続してメモリ制御装置が設けられており、さらに基板上にはＬＰＣコネクターが設けられており、中央演算処理装置の状態が検査可能となっていることを特徴とするコンピュータ装置。
【請求項３】
メモリスロットは８個のメモリが装着可能であることを特徴とする請求項１又は２に記載のコンピュータ装置。
【請求項４】
中央演算処理装置が、デュアルコアの中央演算処理装置であることを特徴とする請求項１又は２に記載のコンピュータ装置。
【請求項５】
中央演算処理装置に接続する複数のメモリの総てが他の中央演算処理装置によりアクセス可能に設けられていることを特徴とする請求項１又は２に記載のコンピュータ装置。
【請求項６】
中央演算処理装置に接続するメモリは、そのアクセス速度に応じて、メモリの個数が制御可能であることを特徴とする請求項１に記載のコンピュータ装置。
【請求項７】
中央演算処理装置は、夫々レイドコントローラを備える独立した少なくとも二つのインターフェースを接続して、夫々のインターフェースを介して少なくとも二組のハードディスク装置にデータをシリアルに伝送可能に接続することを特徴とする請求項１に記載のコンピュータ装置。
【請求項８】
コンピュータ装置が一枚の基板上に形成され、自動設計用であることを特徴とする請求項１乃至７の何れか一項に記載のコンピュータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の中央演算処理装置を備えるコンピュータ装置に関し、特に、複数の中央演算処理装置の夫々に接続する複数の大容量メモリがどの中央演算処理装置からもアクセス可能であるコンピュータ装置に関する。本発明は、複数の中央演算処理装置を備える、半導体及び電子機器設計装置用のコンピュータ装置に関し、特に、複数の中央演算処理装置の夫々に接続する複数の大容量メモリがどの中央演算処理装置からもアクセス可能である半導体及び電子機器設計装置用のコンピュータ装置に関する。
【背景技術】
【０００２】
半導体及び電子機器分野では、早く計算することが必要で、その為に現状で高価で高速の中央演算処理装置を備える半導体及び電子機器設計装置が使用されており、そのアプリケーションソフトは、多くの機能を備えて、多数のデータ処理を高速で行うことを必要としている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、半導体及び電子機器設計装置がそのデータ処理を高速に行うには、そのデータ処理におけるアプリケーションの増大及び計算データ量の増大に対応しなければならず、といつて、中央演算処理装置を高速化させるだけでは、ハードディスクとメモリ間でのスワップ動作の発生を避けることができず、中央演算処理装置の実質動作時間の低下をきたして問題とされている。
高速化するために、複数台のコンピュータを使用しても、複数台のコンピュータが有機的に接続され、且つメモリを大容量にして使用できるコンピュータは特殊なものであり、非常に高価であって、使用コストを増大して問題である。
本発明は、ハードディスクとメモリ間でのスワップ動作の発生による中央演算処理装置の実質動作時間の低下及びメモリを大容量のコンピュータによる使用コストの増大を避けることを目的とする。
【課題を解決するための手段】
【０００４】
本発明は、ハードディスクとメモリ間でのスワップ動作の発生を避けて、中央演算処理装置の実質動作時間の低下を少なくでき、且つコストを増大させることなく、大容量のメモリを備えるコンピュータ装置を提供することを目的とする。
即ち、本発明は、互いに接続する複数の中央演算処理装置と、中央演算処理装置の夫々に対応して設けられている複数個のメモリスロットと、夫々のメモリスロットに装着されたメモリの夫々は、同一基板上に設けられている総ての中央演算処理装置によりアクセス可能に設けられており、中央演算処理装置の夫々にメモリ制御装置が設けられていることを特徴とするコンピュータ装置にある。本発明において、コンピュータ装置は、メモリスロットに８個のメモリを装着してもよく、デュアルコアの中央演算処理装置を同一基板上に搭載してもよく、また、中央演算処理装置に接続するメモリの個数がメモリの速度に合わせて制御可能としてもよい。さらに、本発明のコンピュータ装置において、中央演算処理装置は、夫々レイドコントローラを備える少なくとも二つのインターフェースを接続して、夫々のインターフェースを介して少なくとも二組の、夫々４基のハードディスク装置にデータをシリアルに伝送可能に接続することができる。
【発明の効果】
【０００５】
本発明は、コンピュータ装置において、互いに接続する複数の中央演算処理装置と、中央演算処理装置の夫々に対応して設けられている複数個のメモリスロットと、夫々のメモリスロットに装着されたメモリの夫々は、ハイパートランスポートで接続されている総ての中央演算処理装置によりアクセス可能に設けられており、中央演算処理装置の夫々に接続してメモリ制御装置が設けられているので、中央演算処理装置が不足するメモリの容量を他の中央演算処理装置のメモリで賄うことが可能となり、ハードディスクとメモリ間でのスワップ動作の発生を避けて、中央演算処理装置の実質動作時間の低下を少なくし、且つコストを増大させることなく、大容量のメモリを備えるコンピュータ装置を提供することができる。
【発明を実施するための最良の形態】
【０００６】
本発明において、コンピュータ装置は、一つの基板に、複数の中央演算処理装置が互いに接続して設けられており、前記中央演算処理装置の夫々に対応して複数個のメモリスロットが設けられている。本発明において、夫々のメモリスロットに装着されたメモリの夫々は、ハイパートランスポートで接続されている総ての中央演算処理装置によりアクセス可能とされており、このために、中央演算処理装置の夫々にメモリ制御装置を接続している。本発明において、コンピュータ装置には、中央演算処理装置に８個のメモリを装着可能にするのが好ましい。また、デュアルコアの中央演算処理装置を同一基板上に搭載してもよく、この場合、一つの中央演算処理装置で２個の中央演算処理装置の働きをすることができる。本発明は、中央演算処理装置に接続するメモリの個数は、その目的により、使用するメモリの容量により増減することができる。さらに、本発明のコンピュータ装置において、中央演算処理装置は、夫々レイドコントローラを備える少なくとも二つのインターフェースを接続して、夫々のインターフェースを介して少なくとも二組のハードディスク装置にデータをシリアルに伝送可能に接続することができる。
【０００７】
本発明において、例えば、中央演算処理装置の高速化のために６４ビット中央演算処理装置を使用して、中央演算処理装置を複数個有機的に接続することが好ましい。
例えば、アドバンスト・マイクロ・デバイセズ社（ＡＭＤ）のオプテロン（Opteron）６４ビットの中央演算処理装置を複数個使用することができ、中央演算処理装置間はハイパートランスポート（Hyper
Transport）を介して接続される。
【０００８】
また、１個の中央演算処理装置チップの中に２個の中央演算処理装置のコア（Core）が入っている中央演算処理装置、即ち、デュアルコア（Dual Core）を使用すれば、物理的に４個のＣＰＵが８個のＣＰＵとして動作することとなり、ジョブの分散をすることができる中央演算処理装置の数が増えるため、より高速に動作させることができる。
ＨＤＤとメモリ間のスワップ動作を減らすために、全ＣＰＵに対して１ＣＰＵ当たりの接続メモリ数を８メモリとすることが好ましい。
本発明において、複数の全中央演算処理装置は、有機的に接続されており、どの中央演算処理装置からも総てのメモリにアクセスできるようにする。そのため、複数の中央演算処理装置で、処理を分担することにより、処理時間を短縮でき、また各中央演算処理装置当たりの大きなメモリを全て合計した大容量メモリとして動作できるため、中央演算処理装置とハードディスク装置のスワップがなくなり、処理スピードを高速化することができる。
【０００９】
この場合、各中央演算処理装置当たりの大きなメモリを総て合計した大容量メモリとして動作させると、高速の転送機能を有するメモリモジュールの４ＧＢのＳＤＲＡＭ  メモリを使用する場合には、１つの中央演算処理装置当たり３２ＧＢとなり、非常に大容量とすることが可能である。例えば、構成する中央演算処理装置の個数が、１個、２個、４個及び８個などの構成の場合、個数に応じて１個の中央演算処理装置の場合３２ＧＢとなり、２個の中央演算処理装置の場合６４ＧＢとなり、４個の中央演算処理装置の場合１２８ＧＢとなり、８個の中央演算処理装置の場合２５６ＧＢとなり、大きなメモリ容量とすることができる。今後、より多くの個数の中央演算処理装置の接続、及びより大きいメモリの使用が期待できるから、その場合、ますます高速化とメモリの大容量化されることとなる。
【００１０】
通常決まったスピードのメモリを使用するが、より高速のメモリを使用できるように配置されているので、使用するメモリの容量の大きさやメモリスピードに応じて、メモリの個数を選択することができる。
例えば、ＤＤＲ３３３のメモリモジュールをメモリとして使用した場合、１個の中央演算処理装置当たり８本使用可能であるが、ＤＤＲ４００のメモリモジュールをメモリとして使用した場合、１個の中央演算処理装置当たり６本のメモリを使用して、より高速化することができる。
【００１１】
コンピュータ基板上に中央演算処理装置の状態を表示するためのＬＰＣコネクタを設けた場合、これにより、リアルタイムに中央演算処理装置の状態を監視することができ、信頼性良くＥＤＡ機として使用することができる。仮に、ソフトウエアでコンピュータを監視している場合には、利用中のコンピュータがハングアップしたときにはコンピュータの状態を見ることができない。
【００１２】
本発明においては、シリアルＡＴＡのコントローラを２系統持っているので、各シリアルＡＴＡのコントローラに対してレイドシステムを独立して構築ができ。それによってＥＤＡ機の信頼性を向上させることができ、ＥＤＡ専用機としての機能を１枚のＥ−ＡＴＸ（Extended-ATXサイズ基板）基板に集約することができる。その為、小さいスペースでありながら、高速大容量なメモリ容量を実現できた。中央演算処理装置とメモリの配置を最短距離に取り、また空冷用の風の流れに沿うように中央演算処理装置とメモリを配置すると、効率良く中央演算処理装置及びメモリを動作させることが出来た。一つの筐体でＩＯ基板を実装できるように、ＰＣＩ−Ｘスロット位置を設置した。
【実施例】
【００１３】
添付図面を参照して、以下に、本発明の一実施例を説明するが、本発明は以下の説明及び例示により何ら限定されるものではない。
図１は、本発明の一実施例のマイクロコンピュータについての概略のブロック説明図である。
図１に示す例において、二基の中央演算処理装置のＣＰＵ１及びＣＰＵ２は、バス３により接続されており、ＣＰＵ１は、ブリッジ４とバス５により接続されている。本例において、ＣＰＵ１及びＣＰＵ２は、夫々二つの組のメモリ６及び７並びに８及び９を、夫々、ＣＰＵ１のバス１０及び１１とＣＰＵ２のバス１２及び１３で接続している。本例において、ＣＰＵ１は、バス１４を介して、チップセット１５に接続しており、チップセット１５は、バス１６を介して、ＬＰＣコントローラ１７に接続している。ブリッジ４はバス１８を介して一方の接続端で、拡張カードのＰＣＩカード用のスロット１９に接続しており、ブリッジ４は、バス２０を介して、接続端で拡張カードのＰＣＩカード用のスロットのＰＣＩ−Ｘコネクタ２１に接続している。拡張カードのＰＣＩカード用のスロットのＰＣＩ−Ｘコネクタ２１は、バス２２を介してシリアルＡＴＡコントローラ２３に接続している。
シリアルＡＴＡコントローラ２３は、バス２４を介して、レイド（Raid）コントローラ２５に接続している。レイドコントローラ２５は，一方のバス２８を介して、ハードディスク２９に接続し，もう一方のバス３０を介して、ハードディスク３１に接続している。
本例において、チップセット１５は、さらに、バス２６を介してレイドコントローラ２７に接続しており，レイドコントローラ２７は，ハードディスク３２に一方のバス３３を介して、接続し、もう一方のバス３４を介して、ハードディスク３５に接続している。
本例は、以上のように構成されているので、ＬＰＣコントローラ１７は、ＣＰＵ１及びＣＰＵ２の状態を表示する信号を送出するものであり、このＬＰＣコントローラの信号を受けてＣＰＵ１及びＣＰＵ２の状態を知ることができる。レイドコントローラは、複数のハードディスクに同時にアクセスできるものであり、データーの読み書きの速度を向上させることができ、また、例えば、仮に、ハードディスクが一台壊れても残りのディスクからデータを復元させることができる。
【産業上の利用可能性】
【００１４】
本発明のコンピュータ装置は高速の中央演算処理装置を複数個使用でき、又大容量メモリが使えるため、コンピュータの支援により半導体及び電子機器などの設計を自動化する方法及び装置の分野、即ちＥＤＡ（Electric Design Automationの略）分野だけでなく、コンピュータの支援による計算パワーを必要とする分野で使用でき、ＥＤＡ分野、構造解析分野、流体解析分野、ＤＮＡ解析分野、ＣＡＤ分野、動画作成分野、等多数の分野で有用である。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例のマイクロコンピュータについて、その概略を示す概略のブロック説明図である。
【符号の説明】
【００１６】
ＣＰＵ１及びＣＰＵ２  中央演算処理装置
３，５，１０，１１、１２、１３、１４、１６、１８、２０、２２及び２４  バス
４ブリッジ
６，７，８及び９  メモリ
１５  チップセット
１７  ＬＰＣコントローラ
１９及び２１  ＰＣＩ−Ｘコネクタ
２３  シリアルＡＴＡコントローラ
２５及び２７  レイドコントローラ
２８、３０，３３及び３４  バス
２９，３１，３２及び３５  ハードディスク
【図１】
2006331353.tif 000003