(57)【要約】      （修正有）【課題】  高精度のオフセットキャンセルが可能であるとともに、低周波領域でのノイズの低減化が可能な微小信号の増幅装置を提供する。【解決手段】  センサ１ａ〜１ｎの微小信号を正相入力端子９９からの入力信号として増幅する第１のオペアンプ１００と、正相入力端子９９からの入力を微小信号または基準電位のいずれか一方に切り替える第１のスイッチング素子ＳＷ１，ＳＷ２と、正相入力端子１１３が基準電位に接続され、逆相入力端子１１２が抵抗Ｒ３を介して第１のオペアンプ１００の出力端子１１１に接続され、出力端子が抵抗Ｒ４を介して逆相入力端子１１２に接続された第２のオペアンプ１０１と、一方の端子１１４の電位が第２のオペアンプ１０１の出力に連動して決定され、他方の端子１１５から信号増幅装置の出力を得るコンデンサＣ１と、このコンデンサＣ１の端子１１５と基準電位との間に設けた第２のスイッチング素子ＳＷ３とを備える。【選択図】    図１
2006129107.tif 000002
【特許請求の範囲】
【請求項１】
センサにより検知された微小信号を増幅する信号増幅装置において、
前記微小信号を正相入力端子からの入力信号として増幅する第１のオペアンプと、
前記正相入力端子からの入力を前記微小信号または基準電位のいずれか一方に切り替える第１のスイッチング素子と、
正相入力端子が前記基準電位に接続され、逆相入力端子が抵抗を介して前記第１のオペアンプの出力端子に接続され、出力端子が抵抗を介して前記逆相入力端子に接続された第２のオペアンプと、
一方の端子の電位が前記第２のオペアンプの出力に連動して決定され、他方の端子から信号増幅装置の出力を得るコンデンサと、
このコンデンサの出力側の端子と前記基準電位との間に設けた第２のスイッチング素子とを備えた
ことを特徴とする信号増幅装置。
【請求項２】
第１のスイッチング素子は、第１のオペアンプの正相入力端子に接続された信号線と、この信号線とセンサ素子との間に接続された補助スイッチと、前記信号線と基準電位との間に接続されたメインスイッチとからなることを特徴とする請求項１記載の信号増幅装置。
【請求項３】
第１のオペアンプの正相入力端子およびコンデンサの出力側の端子をともに基準電位と導通状態とし、次に前記コンデンサの出力側の端子と前記基準電位との間を非導通状態とし、その後、前記第１のオペアンプの正相入力端子に微小信号を入力させるよう第１および第２の各スイッチング素子を制御する制御回路を備えたことを特徴とする請求項１記載の信号増幅装置。
【請求項４】
コンデンサの出力側の端子に正相入力端子を接続したバッファと、正相入力端子が前記基準電位に接続され、逆相入力端子が抵抗を介して前記バッファの出力端子に接続され、出力端子が抵抗を介して前記逆相入力端子に接続された第３のオペアンプと、一方の端子の電位が前記第３のオペアンプの出力に連動して決定され、他方の端子から出力を得る第２のコンデンサと、この第２のコンデンサの出力側の端子と前記基準電位との間に設けた第３のスイッチング素子とを備えたことを特徴とする請求項１または２に記載の信号増幅装置。
【請求項５】
第１のオペアンプの正相入力端子とコンデンサの出力側の端子とバッファの正相入力端子と第２のコンデンサの出力側の端子とを、すべて基準電位と導通状態とし、次に前記第２のコンデンサの出力側の端子と前記基準電位との間、前記バッファの正相入力端子と前記基準電位との間、前記コンデンサの出力側の端子と前記基準電位との間、前記第１のオペアンプの正相入力端子と前記基準電位との間、を順次非導通状態とし、その後、前記第１のオペアンプの正相入力端子に微小信号を入力させるよう第１、第２、第３の各スイッチング素子を制御する制御回路を備えたことを特徴とする請求項４記載の信号増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサにより検知された微小信号の増幅装置、詳細には、低周波領域でのノイズ対策が必要な直流および低周波の微小検知信号を出力するセンサ、例えばサーモパイル型赤外線センサの出力信号をオペアンプで増幅する増幅装置に関する。
【背景技術】
【０００２】
近年におけるＣＭＯＳ回路の高集積化、低電力化技術がセンサ装置の小型化、低電力化に寄与するところは大きい。しかし、ＣＭＯＳオペアンプのように、差動増幅回路で構成される増幅器にあっては、しきい値電圧のばらつき等に起因する入力オフセット電圧を有するので、出力端子には、入力オフセット電圧を増幅した出力オフセット電圧を生じる。この出力オフセット電圧（以下オフセット電圧という）は、例えば、ＣＭＯＳオペアンプを直流および低周波の微小検知信号を出力する赤外線センサの増幅回路に使用した場合に、大きなものとなって、その動作領域の線形領域から外れてクリップ状態を生起することもありうる。また、特に直流および低周波の微小検知信号が入力する場合には、このオフセット電圧とともに、低周波領域でのノイズ対策が問題となる。
【０００３】
従来、このオフセット電圧をキャンセルするために、スイッチトキャパシタ増幅回路において、オペアンプの逆相入力端子と基準電圧との間にコンデンサを設けて、オフセット電圧のキャンセル動作時にのみコンデンサがオペアンプの負荷となるよう構成したものが知られている。また、イメージセンサの駆動装置において、センサ出力信号が供給される信号線に第１のアンプを接続し、この第１のアンプに第２のアンプを第１のスイッチおよび第１のコンデンサを介して接続し、さらに前記第２のアンプに第３のアンプを第２のスイッチおよび第２のコンデンサを介して接続し、前記第２のアンプの入力端子とアース間に並列的に第３のスイッチと第３のコンデンサを接続し、前記第３のアンプの入力端子とアース間に並列的に第４のスイッチと第４のコンデンサを接続し、前記第１および第２のアンプのゲインを前記第３のアンプのゲインよりも大きくし、前記第１〜第４のスイッチをオンした後、前記第１および第２のスイッチをオンにすることにより、アンプのオフセット電圧をキャンセルするものが知られている。
【特許文献１】特開平６−４５８７５号公報
【特許文献２】特開平６−５４１１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１で開示されたスイッチトキャパシタ増幅回路に関しては、実際にはプロセス上の問題から各コンデンサにばらつきを生じ、オフセット電圧を十分にキャンセルすることは困難であるとともに、特に低周波領域でのノイズの低減化も実現できない、という不都合がある。また、特許文献２で開示されたイメージセンサ装置に関しては、大きな容量のコンデンサが必要になるとともに、オフセット電圧のキャンセルの精度はコンデンサの精度に依存しているので、高精度のオフセット電圧のキャンセルは困難であり、また、アンプの信号伝送路上に設けたアナログスイッチを有するので、スイッチングによるノイズが生じるほか、寄生容量による伝送遅延が生じるという不都合がある。本発明は、このような従来の不都合を解消し、オフセット電圧の高精度のキャンセルが可能であるとともに、低周波領域でのノイズの低減化も可能にした信号増幅装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
この目的を達成するため、本発明の請求項１に係る信号増幅装置は、センサにより検知された微小信号を増幅する信号増幅装置であって、前記微小信号を正相入力端子９９からの入力信号として増幅する第１のオペアンプ１００と、前記正相入力端子９９からの入力を前記微小信号または基準電位Ｖｒｅｆのいずれか一方に切り替える第１のスイッチング素子ＳＷ１，ＳＷ２と、正相入力端子１１３が前記基準電位Ｖｒｅｆに接続され、逆相入力端子１１２が抵抗Ｒ３を介して前記第１のオペアンプ１００の出力端子１１１に接続され、出力端子が抵抗Ｒ４を介して前記逆相入力端子１１２に接続された第２のオペアンプ１０１と、一方の端子１１４の電位が前記第２のオペアンプ１０１の出力に連動して決定され、他方の端子１１５から信号増幅装置の出力を得るコンデンサＣ１と、このコンデンサＣ１の他方の端子１１５と前記基準電位Ｖｒｅｆとの間に設けた第２のスイッチング素子ＳＷ３とを備えたものである。
【０００６】
同じく上記目的を達成するために、本発明の請求項２に係る信号増幅装置は、上記請求項１の構成において、第１のスイッチング素子ＳＷ１，ＳＷ２は、信号線と、この信号線とセンサ素子１ａ〜１ｎとの間に接続された補助スイッチＳＷ１と、前記信号線と基準電位Ｖｒｅｆとの間に接続されたメインスイッチＳＷ２とからなるものである。
【０００７】
本発明の請求項３に係る信号増幅装置は、上記請求項１の構成において、第１のオペアンプ１００の正相入力端子９９およびコンデンサＣ１の出力側の端子をともに基準電位Ｖｒｅｆと導通状態とし、次に前記コンデンサＣ１の出力側の端子１１５と前記基準電位Ｖｒｅｆとの間を非導通状態とし、その後、前記第１のオペアンプ１００の正相入力端子９９に微小検知信号を入力させるよう第１および第２の各スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３を制御する制御回路１０６を備えたものである。
【０００８】
同じく上記目的を達成するために、本発明の請求項４に係る信号増幅装置は、上記請求項１または２のいずれか１項の構成において、コンデンサＣ１の出力側の端子１１５に正相入力端子１１７を接続したバッファ１０２と、正相入力端子１２０が前記基準電位Ｖｒｅｆに接続され、逆相入力端子１１９が抵抗Ｒ５を介して前記バッファ１０２の出力端子１１８に接続され、出力端子が抵抗Ｒ６，Ｒ７，Ｒ８を介して前記逆相入力端子１１９に接続された第３のオペアンプ１０３と、一方の端子１２１の電位が前記第３のオペアンプ１０３の出力に連動して決定され、他方の端子１２２から出力を得る第２のコンデンサＣ２と、この第２のコンデンサＣ２の出力側の端子１２２と前記基準電位Ｖｒｅｆとの間に設けた第３のスイッチング素子ＳＷ４とを備えたものである。
【０００９】
同じく上記目的を達成するために、本発明の請求項５に記載の信号増幅蔵置は、第１のオペアンプ１００の正相入力端子９９とコンデンサＣ１の出力側の端子１１５とバッファ１０２の正相入力端子１１７と第２のコンデンサＣ２の出力側の端子１２２とを、すべて基準電位Ｖｒｅｆと導通状態とし、次に前記第２のコンデンサＣ２の出力側の端子１２２と前記基準電位Ｖｒｅｆとの間、前記バッファ１０２の正相入力端子１１７と前記基準電位Ｖｒｅｆとの間、前記コンデンサＣ１の出力側の端子と前記基準電位Ｖｒｅｆとの間、前記第１のオペアンプ１００の正相入力端子９９と前記基準電位Ｖｒｅｆとの間、を順次非導通状態とし、その後、前記第１のオペアンプ１００の正相入力端子９９に微小信号を入力させるよう第１、第２、第３の各スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を制御する制御回路を備えたことを特徴とする請求項４記載の信号増幅装置。
【発明の効果】
【００１０】
本発明の請求項１に係る信号増幅装置によれば、第２のオペアンプの出力側に設けたコンデンサによって、第１のオペアンプの入力側の影響を受けることなくオフセット電圧を保持し、センサの出力信号を２つのオペアンプで増幅した後に、オフセット電圧をキャンセルすることにより、２つのスイッチング素子と１つのコンデンサを使った簡潔な構成で、オフセット電圧をキャンセルできる一方、オペアンプの出力端子とコンデンサとの間にスイッチング素子を有しないので、オペアンプを増設しても、前記スイッチング素子に伴うノイズによる悪影響を受けることがなく、低周波領域でのノイズも低減できるという効果を奏する。
【００１１】
本発明の請求項２に係る信号増幅装置によれば、上記請求項１の信号増幅装置が奏する効果に加えて、第１のスイッチング素子における補助スイッチを複数設けることによってセンサの多素子化にも対応できるという効果を奏する。
【００１２】
本発明の請求項３に係る信号増幅装置によれば、上記請求項１の信号増幅装置が奏する効果に加えて、第１のオペアンプの入力側の第１スイッチング素子よりも、第２のオペアンプの出力側に設けたコンデンサの出力側の第２スイッチング素子を先にオフとすることにより、前記コンデンサによって、第１のオペアンプの入力側の影響を受けることなくオフセット電圧を保持し、センサの出力信号を２つのオペアンプで増幅した後に、オフセット電圧をキャンセルするので、オフセット電圧のキャンセルと低周波領域でのノイズの低減化をより確実に実現できるという効果を奏する。
【００１３】
本発明の請求項４に係る信号増幅装置によれば、上記請求項１または２の信号増幅装置が奏する効果に加えて、第３のオペアンプを有するので、微小信号を充分に増幅した出力を得られるとともに、オペアンプの出力端子とコンデンサとの間にスイッチング素子を有しないので、オペアンプを増設しても、前記スイッチング素子にともなうノイズの悪影響を受けることがないという効果を奏する。
【００１４】
本発明の請求項５に係る信号増幅装置によれば、上記請求項４の信号増幅装置が奏する効果に加えて、第２コンデンサの出力側のスイッチング素子からセンサ側のスイッチング素子に向けて、順にオフとすることにより、コンデンサＣ１，Ｃ２によって、第１のオペアンプの入力側の影響を受けることなくオフセット電圧を保持し、センサの出力信号を３つのオペアンプで増幅した後に、オフセット電圧をキャンセルするので、オフセット電圧のキャンセルと低周波領域でのノイズの低減化をより確実に実現できるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好適な実施形態を添付図面に基づいて説明する。本実施形態は、多素子センサの微小検知信号を増幅する信号増幅装置に適用した一例である。図１のブロック図に示すように、信号増幅装置はセンサ部Ａと増幅部Ｂと出力保持部Ｃとからなる。
【００１６】
センサ部Ａは、例えばｎ個のサーモパイル型赤外線センサ素子（以下センサ素子という）１ａ〜１ｎを有する多素子センサからなる。各センサ素子１ａ〜１ｎの一方の出力端子２ａ〜２ｎは、増幅部Ｂの第１のオペアンプ１００の正相入力端子９９に接続した信号線に、スイッチング素子３ａ〜３ｎからなるスイッチング素子ＳＷ１を介して接続している。前記スイッチング素子３ａ〜３ｎの各々は、例えばＭＯＳトランジスタからなる３端子のスイッチングで、選択された一つのスイッチング素子のみが制御回路１０６によりオン状態に切り替えられる。これにより、オン状態となったスイッチング素子３ａ〜３ｎに対応するセンサ素子１ａ〜１ｎの出力信号が増幅部Ｂに出力される。
【００１７】
次に、増幅部Ｂについて詳細に説明する。第１のオペアンプ１００の正相入力端子９９は、スイッチング素子ＳＷ２を介して基準電位Ｖｒｅｆに接続し、この第１のオペアンプ１００の逆相入力端子９８は、抵抗Ｒ１を介して基準電位Ｖｒｅｆに接続するとともに、抵抗Ｒ２を介して第１のオペアンプ１００の出力端子１１１に接続している。なお、前記スイッチング素子ＳＷ２とスイッチング素子ＳＷ１によって、第１のスイッチング素子を構成し、前記スイッチング素子ＳＷ１が補助スイッチ、前記スイッチング素子ＳＷ２がメインスイッチである。
【００１８】
前記第１のオペアンプ１００はＭＯＳトランジスタから構成される正相演算増幅器であり、抵抗Ｒ１，Ｒ２の抵抗値により増幅率が決まるものであるが、本実施形態では２倍の増幅率を設定している。後段に位置する増幅器からのノイズによる影響を最小限にするためには、第１のオペアンプ１００の増幅率を２〜４倍に設定するのが適当である。第１のオペアンプ１００の出力端子１１１は、並列接続したコンデンサ及び抵抗Ｒ２を介して第１のオペアンプ１００の逆相入力端子９８に接続している。
【００１９】
また、第１のオペアンプ１００の出力端子１１１は、抵抗Ｒ３を介して第２のオペアンプ１０１の逆相入力端子１１２に接続し、第２のオペアンプ１０１の正相入力端子１１３は、基準電位Ｖｒｅｆに接続している。前記第２のオペアンプ１０１の出力端子は並列接続したコンデンサ及び抵抗Ｒ４を介して、自身の逆相入力端子１１２に接続する。逆相演算増幅器である第２のオペアンプ１０１も、前記第１のオペアンプ１００と同様にＭＯＳトランジスタから構成される増幅器であり、各抵抗Ｒ３，Ｒ４の抵抗値により増幅率が決まるものであるが、本実施形態では、１００倍の増幅率を設定している。第２のオペアンプ１０１を逆相演算増幅器とすることは、他の回路からの信号ノイズの回り込みへの回避対策として有効である。
【００２０】
第２のオペアンプ１０１の出力端子は、コンデンサＣ１を介して第１のバッファ１０２の正相入力端子１１７に接続している。この第１のバッファ１０２の正相入力端子１１７は、第２のスイッチング素子であるスイッチング素子ＳＷ３を介して基準電位Ｖｒｅｆに接続している。前記第１のバッファ１０２もＭＯＳトランジスタから構成されるもので、前記正相入力端子１１７は通常ハイインピーダンス状態である。そして、この正相入力端子１１７に接続する側のコンデンサＣ１の端子１１５は、第２のスイッチング素子ＳＷ３がオフとなることにより、第２のオペアンプ１０１からの入力が変化しない限り、直前のデータ（電荷）を保持することを可能としている。また、第１のバッファ１０２は、その入力がハイインピーダンス状態であるが、そのインピーダンスを下げ、後段の第３のオペアンプ１０３へ信号伝達することに有効である。
【００２１】
第１のバッファ１０２の出力端子１１８は、第１のバッファ１０２自身の逆相入力端子１１６に接続するとともに、抵抗Ｒ５を介して第３のオペアンプ１０３の逆相入力端子１１９に接続している。また、第３のオペアンプ１０３の逆相入力端子１１９は、直列接続された各抵抗Ｒ６，Ｒ７，Ｒ８を介して、第３のオペアンプ１０３自身の出力端子に接続している。前記各抵抗Ｒ６，Ｒ７，Ｒ８の両端間には、それぞれの両端間を短絡するスイッチング素子ＳＷ６，ＳＷ７，ＳＷ８を設けている。これらのスイッチング素子ＳＷ６，ＳＷ７，ＳＷ８は、第３のオペアンプ１０３の増幅率を可変とするためのもので、これらのスイッチング素子ＳＷ６，ＳＷ７，ＳＷ８のオン状態を設計にあわせて制御することにより、フィードバック抵抗の値が設定でき、所望の増幅率を得ることができる。また、第３のオペアンプ１０３の正相入力端子１２０は基準電位Ｖｒｅｆに接続している。この第３のオペアンプ１０３を逆相演算増幅器とすることは、他の回路からの信号ノイズの回り込みへの回避対策として有効である。
【００２２】
第３のオペアンプ１０３の出力端子は、コンデンサＣ２を介して第２のバッファ１０４の正相入力端子１２４に接続している。また、第２のバッファ１０４の正相入力端子１２４は、スイッチング素子ＳＷ４を介して基準電位Ｖｒｅｆに接続する。前記第２のバッファ１０４もＭＯＳトランジスタから構成されるもので、前記正相入力端子１２４は通常ハイインピーダンス状態である。そして、この正相入力端子１２４に接続する側のコンデンサＣ２の端子１２２は、スイッチング素子ＳＷ４がオフとなることにより、第３のオペアンプ１０３からの入力が変化しない限り、直前のデータ（電荷）を保持することを可能としている。また、第２のバッファ１０４は、その入力がハイインピーダンス状態であるが、そのインピーダンスを下げ、後段の回路へ信号伝達することに有効である。
【００２３】
第２のバッファ１０４の出力端子１２５は、第２のバッファ１０４自身の逆相入力端子１２３に接続するとともに、スイッチング素子ＳＷ５を介して、出力保持部Ｃの第３のバッファ１０５の正相入力端子１２７に接続している。第３のバッファ１０５の正相入力端子１２７と基準電位Ｖｒｅｆと間には、コンデンサＣ３が設けられ、スイッチング素子ＳＷ５がオン状態の期間に、第３のバッファ１０５の出力端子１２８の電位に応じてコンデンサＣ３が充電され、スイッチング素子ＳＷ５がオフ状態の期間に保持される。また、次にスイッチング素子ＳＷ５がオン状態になる時には、次のデータ（電荷）に応じた電位が出力端子１２８にあらわれ、コンデンサＣ３はその出力に応じて電位が再設定される。
【００２４】
続いて、上述のように構成した本実施形態の増幅回路における動作を説明するが、この動作は制御回路１０６によって制御されるものである。以下、制御回路１０６によって、スイッチング素子３ｎが選択されてオン状態になっているものとし、このスイッチング素子３ｎに対応するセンサ１ｎの出力レベルに合う第３のオペアンプ１０３の増幅率が抵抗値１＋（Ｒ６＋Ｒ７＋Ｒ８）／Ｒ５で得られるものとし、各スイッチング素子ＳＷ６，ＳＷ７，ＳＷ８をオフ状態とした場合について説明する。
【００２５】
この状態で、まず、第１スイッチング素子のメインスイッチＳＷ２と、第２及び第３の各スイッチング素子ＳＷ３，ＳＷ４をオン状態とすることにより、第１オペアンプ１００の正相入力端子９９と、第１のバッファ１０２の正相入力端子１１７（接続点Ｙ）と、第２のバッファ１０４の正相入力端子１２４（接続点Ｚ）とを、基準電位Ｖｒｅｆに導通させる（第１状態）。これにより、第１のオペアンプ１００における入力オフセット電圧Ｖｏｓによって生じる出力電圧の誤差分は、第２のオペアンプ１０１の増幅率分だけ増幅されて、コンデンサＣ１に充電される。また、第３のオペアンプ１０３における入力オフセット電圧Ｖｏｓ２によって生じる出力電圧の誤差分の電荷がコンデンサＣ２に充電される。
【００２６】
次に、スイッチング素子ＳＷ４をオフ状態として、接続点Ｚと基準電位Ｖｒｅｆとを非導通とする（第２状態）。この第２状態で、第２のバッファ１０４の入力端子１２４はハイインピーダンスのものであり、前記スイッチング素子ＳＷ４がオフとなることによって、コンデンサＣ２の端子１２２がフローティングとなり、また、第３のオペアンプ１０３の正相入力端子１２０が基準電位Ｖｒｅｆに接続されているので、コンデンサＣ２の端子１２１，１２２間には、第３のオペアンプ１０３の入力オフセット電圧Ｖｏｓ２による誤差分の電圧が保持される。このように、コンデンサＣ２の端子１２１，１２２間に保持する電圧は入力オフセット電圧Ｖｏｓ２による誤差分だけでよいので、前記コンデンサＣ２の容量は従来に比べて小さなもので足りる。
【００２７】
次いで、スイッチング素子ＳＷ３をオフ状態として、接続点Ｙと基準電位Ｖｒｅｆを非導通状態とする（第３状態）。これによって、コンデンサＣ１の端子１１５がフローティングとなる。この時、第１のオペアンプ１００の正相入力端子９９は基準電位Ｖｒｅｆに接続されているため、前記第１のオペアンプ１００の出力端子１１１には、入力オフセット電圧Ｖｏｓによる誤差分の電圧があらわれる。そして、この誤差分の電圧を第２のオペアンプ１０１の増幅率にしたがって増幅された分の電圧が、コンデンサＣ１に保持される。
【００２８】
続いて、スイッチング素子ＳＷ２をオフ状態とすることにより第１のオペアンプ１００の正相入力端子９９を基準電位Ｖｒｅｆから切り離し、スイッチング素子ＳＷ１によりその正相入力端子９９をセンサ素子１ｎの出力端子２ｎと導通させる（第４状態）。これによって、接続点Ｙには、第１のオペアンプ１００のオフセット電圧Ｖｏｓがキャンセルされ、センサ素子１ｎの出力が、第１，第２の各オペアンプ１００，１０１によって増幅された電圧が生じる。この接続点Ｙの出力電圧が入力される第１のバッファ１０２及び第３のオペアンプ１０３においても、同様にオフセット電圧Ｖｏｓ２がキャンセルされて、オペアンプ１０３によって増幅された電圧が接続点Ｚに生じる。
【００２９】
このようにして、本実施形態においては、第１及び第２のオペアンプ１００，１０１のオフセット電圧をキャンセルできるとともに、低周波領域でのノイズを低減できる。
【００３０】
本実施形態の増幅回路は、上述した第１，第２，第３，第４の各状態を繰り返すことにより、センサ素子１ａ〜１ｎの出力信号を各オペアンプ１００，１０１，１０３の入力オフセット電圧Ｖｏｓ，Ｖｏｓ２の影響なく増幅できる。第１状態から第２状態への移行期間は、入力オフセット電圧Ｖｏｓ，Ｖｏｓ２の誤差分に相当する電圧をコンデンサＣ１，Ｃ２に充電可能な期間とすればよい。また、第２状態から第３状態、及び第３状態から第４状態への移行期間は、その期間内に制御回路１０６のクロック信号によってスイッチング素子ＳＷ４及びＳＷ３を十分にオフさせ得る期間とすればよく、第４状態から第１状態への移行期間は、コンデンサＣ１，Ｃ２に保持された誤差分の電圧によってオフセット電圧をキャンセル可能な期間であればよく、後段回路に応じて適宜決めるもので、例えば、後段回路のサンプルタイミングにあわせて第４状態から第１状態に切り替えればよいものである。
【００３１】
また、本実施形態においては、第３のオペアンプ１０３の増幅率に関与する抵抗値は、図示状態においては、１＋（Ｒ６＋Ｒ７＋Ｒ８）／Ｒ５であるが、スイッチング素子ＳＷ６のみを切り替えて抵抗Ｒ６の両端を短絡すると、１＋（Ｒ７＋Ｒ８）／Ｒ５となり、スイッチング素子ＳＷ７のみを切り替えて、抵抗Ｒ７の両端を短絡すると、抵抗値は１＋（Ｒ６＋Ｒ８）／Ｒ５となり、スイッチング素子ＳＷ８のみを切り替えて抵抗Ｒ８の両端を短絡すると、抵抗値は１＋（Ｒ６＋Ｒ７）／Ｒ５となる。さらに、スイッチング素子ＳＷ６，ＳＷ７を切り替えて抵抗Ｒ６，Ｒ７の両端を短絡すると、１＋Ｒ８／Ｒ５となり、スイッチング素子ＳＷ７，ＳＷ８を切り替えて、抵抗Ｒ７，Ｒ８の両端を短絡すると、抵抗値は１＋Ｒ６／Ｒ５となり、スイッチング素子ＳＷ８，ＳＷ６を切り替えて抵抗Ｒ８，Ｒ６の両端を短絡すると、抵抗値は１＋Ｒ７／Ｒ５となる。このように、本実施形態にあっては、各センサ素子１ａ〜１ｎの出力信号のレベルに応じて、第３のオペアンプ１０３の増幅率を変えることができるという利点を有する。
【００３２】
なお、本発明は上述の実施形態に限定されるものではなく、例えば、多段化は必ずしも必要ではなく、第１のバッファ１０２、第３のオペアンプ１０３、コンデンサＣ２、第３のスイッチング素子ＳＷ４は設けなくてもよい。また、センサとしては、多素子センサ１ａ〜１ｎに限らず単体のセンサでもよいものである。
【図面の簡単な説明】
【００３３】
【図１】信号増幅装置の構成を示すブロック図。
【符号の説明】
【００３４】
１００，１０１，１０３      オペアンプ
１０２，１０４，１０５      バッファ
１０６      制御回路
１ａ〜１ｎ      センサ
ＳＷ１      第１スイッチング素子の補助スイッチ
ＳＷ２      第１スイッチング素子のメインスイッチ
ＳＷ３      第２スイッチング素子
ＳＷ４      第３スイッチング素子
Ｒ１〜Ｒ８      抵抗
Ｃ１〜Ｃ３      コンデンサ
Ｖｒｅｆ      基準電位
【図１】
2006129107.tif 000003