(57)【要約】【課題】  信号出力状態に切り替わったときの出力レベルの変動を低減でき、セトリング性能を改善できると共に、より高速化することの可能なスイッチトキャパシタ増幅回路及びそれを用いた映像信号処理装置を提供する。【解決手段】  入力端子に入力された入力信号を所定のタイミングでサンプリングしてホールドし、ホールドされた入力信号を増幅して出力端子から出力するスイッチトキャパシタ増幅回路において、サンプリング時に複数の固定電位から選択された固定電位をスイッチ22ａ，22ｂを介して出力端子に印加する可変固定電位部21と、入力信号の大きさを検出し対応する出力信号に応じた固定電位の切替制御信号を可変固定電位部へ送出する第２の切替制御回路23とを備えて構成する。【選択図】        図  １
2006295593.tif 000002
【特許請求の範囲】
【請求項１】
信号入力端子に入力された入力信号を所定のタイミングでサンプリングしてホールドし、ホールドされた前記入力信号を増幅して出力信号として信号出力端子から出力するスイッチトキャパシタ増幅部と、前記ホールド終了後、予め用意された複数の固定電位から、前記出力信号の大きさに応じた大きさの固定電位を選択し、前記信号出力端子に設定する電位設定部とを有するスイッチトキャパシタ増幅回路。
【請求項２】
前記電位設定部は、前記入力信号の大きさを検出する入力検出回路を有し、この入力検出回路からの検出結果に応じ、前記固定電位を選択することを特徴とする請求項１に係るスイッチトキャパシタ増幅回路。
【請求項３】
前記入力検出回路は、前記ホールドに係るタイミング前の前記入力信号の大きさを検出すると共に、前記電位設定部は、検出された前記入力信号の大きさが、先に設定された前記固定電位より所定電位以上異なっている場合には、検出された前記入力信号の大きさに応じた前記固定電位を選択し、前記信号出力端子に設定することを特徴とする請求項２に係るスイッチトキャパシタ増幅回路。
【請求項４】
前記電位設定部は、前記出力信号の大きさを検出する出力検出回路を有し、この出力検出回路からの検出結果に応じ、前記固定電位を選択することを特徴とする請求項１に係るスイッチトキャパシタ増幅回路。
【請求項５】
前記電位設定部は、前記ホールドに係るタイミング前の前記入力信号の大きさを検出する入力検出回路を更に有し、前記電位設定部は、検出された前記入力信号の大きさが、先に設定された前記固定電位より所定電位以上異なっている場合には、検出された前記入力信号の大きさに応じた前記固定電位を選択し、前記信号出力端子に設定することを特徴とする請求項４に係るスイッチトキャパシタ増幅回路。
【請求項６】
前記スイッチトキャパシタ増幅部は、差動増幅器と、一端が前記差動増幅器の入力端子に接続されたサンプリングコンデンサ及び帰還用のコンデンサと、前記サンプリングコンデンサの他端と前記信号入力端子との接続、及び前記帰還用コンデンサの他端と、前記信号出力端子に接続された前記差動増幅器の出力端子との接続を、それぞれ行う接続回路と、該接続回路を制御して、前記サンプリングコンデンサの他端と前記信号入力端子との接続、及び前記帰還用コンデンサの他端と前記差動増幅器の出力端子との接続を、排他的に行う接続制御回路とを有することを特徴とする請求項１〜５のいずれか１項に係るスイッチトキャパシタ増幅回路。
【請求項７】
前段の信号出力端子に、後段の信号入力端子が接続された請求項１から６のいずれか１項に係る複数段のスイッチトキャパシタ増幅回路を有し、前段のスイッチトキャパシタ増幅回路の電位設定部は、前記後段のスイッチトキャパシタ増幅回路によるサンプリングに先立ち、前記後段のスイッチトキャパシタ増幅回路の前記信号入力端子の電位を、前段のスイッチトキャパシタ増幅回路の前記信号出力端子に設定された前記固定電位に設定することを特徴とする多段縦続接続スイッチトキャパシタ増幅回路。
【請求項８】
複数の画素が配列された固体撮像素子と、該固体撮像素子の各画素からの信号の内、第１の期間に相当する第１の入力信号と、前記第１の期間とは異なる第２の期間に相当する第２の入力信号とが、前記信号入力端子に入力され、前記第１の入力信号と第２の入力信号との差分に係る信号を、ノイズ除去後の信号として前記信号出力端子から出力する請求項１〜６のいずれか１項に係るスイッチトキャパシタ増幅回路を有する相関２重サンプリング回路と、該相関２重サンプリング回路からの出力信号に対して所定の信号処理を行う信号処理回路とを備えていることを特徴とする映像信号処理装置。
【請求項９】
複数の画素が配列された固体撮像素子と、該固体撮像素子の各画素からの信号を増幅する請求項１〜６のいずれか１項に係るスイッチトキャパシタ増幅回路を有する可変ゲイン増幅回路とを備えていることを特徴とする映像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号の出力状態に切り替わったときの出力の変動を低減できるようにしたスイッチトキャパシタ増幅回路、及びそれを用いた相関２重サンプリング回路などを有する映像信号処理装置に関する。
【背景技術】
【０００２】
従来、スイッチトキャパシタ増幅回路として、特開２００２−５７９４５号公報には、図14に示すような構成のものが開示されている。図14において、１は第１の入力端子、２は第２の入力端子、３は一端が第１の入力端子１に他端が第１のサンプリングコンデンサ５の一端に接続された第１のスイッチ（ＳＷ１）、４は一端が第２の入力端子２に他端が第２のサンプリングコンデンサ６の一端に接続された第２のスイッチ（ＳＷ２）、７は第１及び第２のスイッチ３，４の他端子間を短絡接続する第３のスイッチ（ＳＷ３）、８は第１及び第２のサンプリングコンデンサ５，６の他端がそれぞれ反転入力端子及び非反転入力端子に接続された差動増幅器、９は差動増幅器８の反転入力端子を第１の基準電圧源（Ｖref1）に接続する第４のスイッチ（ＳＷ４）、10は差動増幅器８の非反転入力端子を第１の基準電圧源（Ｖref1）に接続する第５のスイッチ（ＳＷ５）である。
【０００３】
また図14において、11は一端を差動増幅器８の反転入力端子と接続した第１の帰還用コンデンサ、12は一端を差動増幅器８の非反転入力端子と接続した第２の帰還用コンデンサ、13は第１の帰還用コンデンサ11の他端を第２の基準電圧源（Ｖref2）と差動増幅器８の非反転出力端子とに切り替え接続するための第６のスイッチ（ＳＷ６）、14は第２の帰還用コンデンサ12の他端を第２の基準電圧源（Ｖref2）と差動増幅器８の反転出力端子とに切り替え接続するための第７のスイッチ（ＳＷ７）、15は差動増幅器８の各出力端子間を短絡接続する第８のスイッチ（ＳＷ８）、16，17は差動増幅器８の各出力端子に接続されたスイッチトキャパシタ増幅回路の第１及び第２の出力端子、18は第１〜第８の各スイッチを駆動する駆動信号を送出する切替制御回路である。
【０００４】
次に、このように構成されているスイッチトキャパシタ増幅回路の動作を、図15に示す各部の信号波形のタイミングチャートを参照しながら説明する。ここでは、入力信号としてＣＣＤセンサからの画素出力を対象として説明する。ＣＣＤセンサからは、第１の期間に出力されるフィードスルーレベルと引き続く第２の期間に出力される画素信号レベルが連続して出力され、隣り合うフィードスルーレベルと画素信号レベルに含まれるノイズは同レベルとなっている。
【０００５】
第１及び第２の入力端子１，２から入力されたＣＣＤセンサの画素出力であるフィードスルーレベルＶinp 及び画素信号レベルＶinn は、サンプリング時において、第１の期間に出力されるＳＨＰパルスでＯＮ駆動される第１のスイッチ３，及び第２の期間に出力されるＳＨＤパルスでＯＮ駆動される第２のスイッチ４を介して、第１及び第２のサンプリングコンデンサ５，６にそれぞれ入力される。
【０００６】
また、サンプリング時には、第３のスイッチ７がＯＦＦ、第４及び第５のスイッチ９，10がＯＮしており、第１及び第２のサンプリングコンデンサ５，６の差動増幅器８の各入力端子に接続されている端子には、第１の基準電圧源からの基準電圧Ｖref1が与えられている。これにより、第１の期間に相当する信号電圧（フィードスルーレベルＶinp ）と第１の基準電圧Ｖref1の差電圧に応じた電荷がＳＨＰパルスにより第１のサンプリングコンデンサ５に保持され、第２の期間に相当する信号電圧（画素信号レベルＶinn ）と第１の基準電圧Ｖref1の差電圧に応じた電荷がＳＨＤパルスにより第２のサンプリングコンデンサ６に保持されると共に、差動増幅器８の反転入力端子及び非反転入力端子は、第１の基準電圧Ｖref1にリセットされる。
【０００７】
また、サンプリング時には、第６及び第７のスイッチ13，14は、第２の基準電圧源側に切り替えられており、一端が差動増幅器８の反転入力端子及び非反転入力端子に接続されている第１及び第２の帰還用コンデンサ11，12の他端は、第６及び第７のスイッチ13，14を介して、それぞれ第２の基準電圧Ｖref2が印加されている。また、第８のスイッチ15はＯＮされていて、差動増幅器８の出力端子間は短絡され、各出力端子は中点（基準）レベルにリセットされている。
【０００８】
次に、サンプリングが終了し信号出力状態（ホールド）になると、第４及び第５のスイッチ９，10がＯＦＦとなると共に、第３のスイッチ７がＯＮとなり、第１及び第２のサンプリングコンデンサ５，６の第１及び第２のスイッチ３，４への接続側の端子を短絡する。また、第６のスイッチ13は第１の帰還用コンデンサ11を差動増幅器８の非反転入力端子に接続し、第７のスイッチ14は第２の帰還用コンデンサ12を差動増幅器８の反転入力端子に接続する。そして、第８のスイッチ15がＯＦＦとなる。
【０００９】
サンプリングから信号出力（ホールド）への移行時に、第６及び第７のスイッチ13，14は、第１、第２，第４，第５及び第８のスイッチ３，４，９，10，15がＯＦＦした後に、差動増幅器８の各出力端子側に切り替えられるので、第１のサンプリングコンデンサ５と第１の帰還用コンデンサ11との間では、電荷の合計が保存され、同様に第２のサンプリングコンデンサ６と第２の帰還用コンデンサ12との間でも、電荷の合計が保存される。
【００１０】
これにより、この構成のスイッチトキャパシタ増幅回路の信号出力時の、非反転出力電圧Ｖopと反転出力電圧Ｖonとの間の差動出力電圧Ｖo は、第１及び第２のサンプリングコンデンサ５，６の容量値をＣs ，第１及び第２の帰還用コンデンサ11，12の容量値をＣf とすると、次式（１）のようになる。
Ｖo ＝Ｖop−Ｖon＝Ｃs ／Ｃf ×（Ｖinp −Ｖinn ）  ・・・・・・・・・（１）
【００１１】
よって、上記（１）式より、このスイッチトキャパシタ増幅回路のゲインは、第１及び第２のサンプリングコンデンサ５，６及び第１及び第２の帰還用コンデンサ11，12の容量値で決まる。
【００１２】
ところで、上記構成の従来のスイッチトキャパシタ増幅回路は、入力信号のサンプリング時には差動増幅器８の出力が第８のスイッチ15により短絡され、差動増幅器８の各出力端子は中点（基準）レベルにリセットされる。このため、図15の出力信号波形にみられるように、画素出力信号（入力信号）が大きな場合には出力の電圧変動が大きくなり、高速化する場合にスルーレートの非常に高い増幅器が必要となり、高速化には不利であるという問題点がある。
【００１３】
上記問題点を改善するため、出力の変動を低減し、増幅器のスルーレートに対する要求を軽減できるようにしたスイッチトキャパシタ増幅回路が、特許第３０７９３６８号公報で開示されている。この公報開示のスイッチトキャパシタ増幅回路は、ホールド（演算）時に出力電圧をコンデンサを用いてサンプルホールドしておき、サンプリング時に出力電圧をサンプルホールドしたコンデンサを増幅器の入出力間に接続して、出力電圧を前回のホールド値の値に保持するように構成したものである。
【特許文献１】特開２００２−５７９４５号公報
【特許文献２】特許第３０７９３６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記のように構成されたスイッチトキャパシタ増幅回路においては、コンデンサを用いてサンプルホールドにより出力電圧の保持を行っているので、スイッチの切り替え時のフィードスルー等の影響により、出力レベルが変動してしまうおそれがあり、その変動を低減するためにコンデンサの容量値を大きくすると、ホールド時にその容量値を大としたコンデンサが負荷として接続されるため、高速化に不利となるという問題点がある。
【００１５】
本発明は、従来のスイッチトキャパシタ増幅回路における上記問題点を解消するためになされたもので、信号出力状態に切り替わったときの出力レベルの変動を低減でき、セトリング性能を改善できると共に、より高速化することの可能なスイッチトキャパシタ増幅回路及びそれを用いた映像信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、請求項１に係る発明は、信号入力端子に入力された入力信号を所定のタイミングでサンプリングしてホールドし、ホールドされた前記入力信号を増幅して出力信号として信号出力端子から出力するスイッチトキャパシタ増幅部と、前記ホールド終了後、予め用意された複数の固定電位から、前記出力信号の大きさに応じた大きさの固定電位を選択し、前記信号出力端子に設定する電位設定部とを有してスイッチトキャパシタ増幅回路を構成するものである。
【００１７】
請求項２に係る発明は、請求項１に係るスイッチトキャパシタ増幅回路において、前記電位設定部は、前記入力信号の大きさを検出する入力検出回路を有し、この入力検出回路からの検出結果に応じ、前記固定電位を選択することを特徴とするものである。
【００１８】
請求項３に係る発明は、請求項２に係るスイッチトキャパシタ増幅回路において、前記入力検出回路は、前記ホールドに係るタイミング前の前記入力信号の大きさを検出すると共に、前記電位設定部は、検出された前記入力信号の大きさが、先に設定された前記固定電位より所定電位以上異なっている場合には、検出された前記入力信号の大きさに応じた前記固定電位を選択し、前記信号出力端子に設定することを特徴とするものである。
【００１９】
請求項４に係る発明は、請求項１に係るスイッチトキャパシタ増幅回路において、前記電位設定部は、前記出力信号の大きさを検出する出力検出回路を有し、この出力検出回路からの検出結果に応じ、前記固定電位を選択することを特徴とするものである。
【００２０】
請求項５に係る発明は、請求項４に係るスイッチトキャパシタ増幅回路において、前記電位設定部は、前記ホールドに係るタイミング前の前記入力信号の大きさを検出する入力検出回路を更に有し、前記電位設定部は、検出された前記入力信号の大きさが、先に設定された前記固定電位より所定電位以上異なっている場合には、検出された前記入力信号の大きさに応じた前記固定電位を選択し、前記信号出力端子に設定することを特徴とするものである。
【００２１】
請求項６に係る発明は、請求項１〜５のいずれか１項に係るスイッチトキャパシタ増幅回路において、前記スイッチトキャパシタ増幅部は、差動増幅器と、一端が前記差動増幅器の入力端子に接続されたサンプリングコンデンサ及び帰還用のコンデンサと、前記サンプリングコンデンサの他端と前記信号入力端子との接続、及び前記帰還用コンデンサの他端と、前記信号出力端子に接続された前記差動増幅器の出力端子との接続を、それぞれ行う接続回路と、該接続回路を制御して、前記サンプリングコンデンサの他端と前記信号入力端子との接続、及び前記帰還用コンデンサの他端と前記差動増幅器の出力端子との接続を、排他的に行う接続制御回路とを有することを特徴とするものである。
【００２２】
請求項７に係る発明は、前段の信号出力端子に、後段の信号入力端子が接続された請求項１から６のいずれか１項に係る複数段のスイッチトキャパシタ増幅回路を有し、前段のスイッチトキャパシタ増幅回路の電位設定部は、後段のスイッチトキャパシタ増幅回路によるサンプリングに先立ち、前記後段のスイッチトキャパシタ増幅回路の前記信号入力端子の電位を、前段のスイッチトキャパシタ増幅回路の前記信号出力端子に設定するようにして多段縦続接続スイッチトキャパシタ増幅回路を構成するものである。
【００２３】
請求項８に係る発明は、複数の画素が配列された固体撮像素子と、該固体撮像素子の各画素からの信号の内、第１の期間に相当する第１の入力信号と、前記第１の期間とは異なる第２の期間に相当する第２の入力信号とが、前記信号入力端子に入力され、前記第１の入力信号と第２の入力信号との差分に係る信号を、ノイズ除去後の信号として前記信号出力端子から出力する請求項１〜６のいずれか１項に係るスイッチトキャパシタ増幅回路を有する相関２重サンプリング回路と、該相関２重サンプリング回路からの出力信号に対して所定の信号処理を行う信号処理回路とを備えて映像信号処理回路を構成するものである。
【００２４】
請求項９に係る発明は、複数の画素が配列された固体撮像素子と、該固体撮像素子の各画素からの信号を増幅する請求項１〜６のいずれか１項に係るスイッチトキャパシタ増幅回路を有する可変ゲイン増幅回路とを備えて映像信号処理回路を構成するものである。
【発明の効果】
【００２５】
本発明によれば、信号出力状態に切り替わったときの出力レベルの変動を低減でき、セトリング性能を改善できると共に、より高速化することの可能なスイッチトキャパシタ増幅回路を実現することができる。また、消費電流を増加させることなく、処理能力を向上させることが可能な映像信号処理装置を実現することができる。
【発明を実施するための最良の形態】
【００２６】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００２７】
まず、実施例１について説明する。図１は、本発明に係るスイッチトキャパシタ増幅回路の実施例１を示す回路構成図で、図14に示した従来例と対応する構成要素には同一符号を付して示している。この実施例１における差動増幅器８，第１及び第２のサンプリングコンデンサ５，６，第１及び第２の帰還用コンデンサ11，12及び第１〜第７のスイッチ３，４，７，９，10，13，14からなるスイッチトキャパシタ増幅部の構成は、図11に示した従来例と同一であり、その説明を省略する。
【００２８】
この実施例１においては、図14に示した従来例における、サンプリング時に差動増幅器８の各出力端子間を短絡して、各出力端子を中点レベルにリセットする第８のスイッチ15を取り除き、それに代え、可変固定電位部21からの選択設定された固定電位Ｖres1，Ｖres2を、リセット信号により駆動される第９のスイッチ22ａ，22ｂを介して、差動増幅器８の非反転入力端子及び反転入力端子に印加し、リセット（サンプリング）時に非反転入力端子及び反転入力端子を、固定電位Ｖres1，Ｖres2にそれぞれリセットするように構成されている。
【００２９】
そして、可変固定電位部21の固定電位を選択設定するために、入力信号がＣＣＤセンサの画素出力の場合、一つ前の画素出力信号のスルーレベルＶinp 及び画素信号レベルＶinn を検出し、その前画素に対する当該スイッチトキャパシタ増幅回路の出力レベルを算出し、その算出出力レベルに対応して、可変固定電位部21の固定電位を切り替える切替制御信号を出力する第２の切替制御回路23が設けられている。そして、上記可変固定電位部21，第９のスイッチ22ａ，22ｂ及び第２の切替制御回路23とで電位設定部を構成している。なお、第９のスイッチ22ａ，22ｂは、他のスイッチ（第１から第７のスイッチ）と共に第１の切替制御回路30によりＯＮ，ＯＦＦ制御されるようになっている。
【００３０】
次に、このように構成されている実施例１に係るスイッチトキャパシタ増幅回路の動作を、図２に示す信号波形図を参照しながら説明する。第２の切替制御回路23は、一つ前の画素の出力信号（入力信号）レベルＶinp ，Ｖinn により、その前画素に対するスイッチトキャパシタ増幅回路の出力レベルを算出し、例えば、図３に示すような関係で、可変固定電位部21に予め用意されている複数の値の固定電位Ｖres1，Ｖres2を、出力レベルに対応させて切り替え制御する。
【００３１】
すなわち、図３に示すように、入力電圧差Ｖinp −Ｖinn が、第１の基準電圧Ｖref1未満の場合には、固定電位Ｖres1，Ｖres2は、それぞれＶref1，−Ｖref1に選択設定される。また入力電圧差Ｖinp −Ｖinn が、Ｖref1＜Ｖinp −Ｖinn ＜Ｖref2の場合には、固定電位Ｖres1，Ｖres2は、それぞれＶref2，−Ｖref2に選択設定される。更に入力電圧差Ｖinp −Ｖinn が、第２の基準電圧Ｖref2を超えている場合には、出力固定電位Ｖres1，Ｖres2は、それぞれＶref3，−Ｖref3に選択設定される。なお、Ｖref3は第２の基準電圧Ｖref2より大きい第３の基準電圧である。
【００３２】
このように設定された固定電位Ｖres1，Ｖres2は、リセット信号で駆動される第９のスイッチ22ａ，22ｂを介して差動増幅器８の各出力端子に印加され、それによりスイッチトキャパシタ増幅回路の差動出力（差動増幅器の各出力）をリセットするので、サンプリング時のスイッチトキャパシタ増幅回路の出力は、前画素の出力電圧に応じた近傍の電圧にすることができる。例えば、図２の信号波形図において、スイッチトキャパシタ増幅回路の差動出力電圧Ｖo1に対応する入力電圧差Ｖinp −Ｖinn （＝Ｖi1）が第１の基準電圧Ｖref1未満の場合は、次の画素の入力信号のサンプリング時に、スイッチトキャパシタ増幅回路の各出力端子は、可変固定電位部21で設定された固定電位Ｖref1，−Ｖref1にリセットされる。次の入力信号の差動出力電圧Ｖo2に対応する入力電圧差Ｖinp −Ｖinn （＝Ｖi2）が、第２の基準電圧Ｖref2を超えている場合、更に次の画素の入力信号のサンプリング時に、スイッチトキャパシタ増幅回路の各出力端子は、可変固定電位部21で設定された固定電位Ｖref3，−Ｖref3にリセットされる。
【００３３】
このようにスイッチトキャパシタ増幅回路の各出力端子が、中点レベルではなく、上記のように、前画素出力に対する出力レベルに対応する固定電位に設定されることにより、信号出力状態（ホールド）に切り替わったときの出力レベルの変動を低減することができ、セトリング性能を改善することができる。更に、信号出力状態のときに、出力に余分な負荷を接続しないので、より高速化することが可能となる。
【００３４】
次に、図１に示した実施例１における第２の切替制御回路23の構成例を図４に基づいて説明する。この構成例は、図１に示した実施例１における差動増幅器８、第１及び第２のサンプリングコンデンサ５，６、第１及び第２の帰還用コンデンサ11，12及び第１〜第７のスイッチ３，４，７，９，10，13，14からなるスイッチトキャパシタ増幅部の構成と同一構成のスイッチトキャパシタ増幅部と、該スイッチトキャパシタ増幅部の差動出力により可変固定電位部21の固定電位を選択制御する固定電位選択回路24とで構成されている。なお、第２の切替制御回路23を構成する上記スイッチトキャパシタ増幅部の各構成要素には、図１に示した実施例１におけるスイッチトキャパシタ増幅部の各構成要素に付した符号にダッシュを付して示している。
【００３５】
このように構成されている第２の切替制御回路においては、スイッチトキャパシタ増幅部において前画素に対するスイッチトキャパシタ増幅回路の出力レベルを算出し、その算出値に基づいて固定電位選択回路24の選択制御を行うようになっている。
【００３６】
但し、上記第２の切替制御回路23を構成するスイッチトキャパシタ増幅部においては、実際の信号処理に用いる場合のスイッチトキャパシタ増幅部に比してノイズを抑える必要はないので、このスイッチトキャパシタ増幅部においては、第１及び第２のサンプリングコンデンサ５′，６′の容量値Ｃs ′、及び第１及び第２の帰還用コンデンサ11′，12′の容量値Ｃf ′は、実施例１におけるスイッチトキャパシタ増幅部の第１及び第２のサンプリングコンデンサ５，６の容量値Ｃs 、及び第１及び第２の帰還用コンデンサ11，12の容量値Ｃf に対して、Ｃs ′≪Ｃs ，Ｃf ′≪Ｃf とすることができ、これにより、第２の切替制御回路23の回路規模を小さくすることができ、動作速度も向上させることができる。
【００３７】
次に、実施例２について、図５の回路構成図に基づいて説明する。なお、図５に示した実施例２においては、図１に示した実施例１と対応する構成要素には同一符号を付して示している。実施例１においては、第２の切替制御回路23及び可変固定電位部21は、入力信号の電圧差を検出し、その検出値から出力電圧を予想し、その予想される出力電圧に基づいてリセットレベルとなる固定電位を選択設定するようにしているが、実施例２においては、スイッチトキャパシタ増幅回路の出力電圧を直接検出し、その検出値に基づいてリセットレベルとなる固定電位を選択設定するように構成するものである。
【００３８】
すなわち、図５に示すように、第２の切替制御回路23′には、スイッチトキャパシタ増幅回路の出力電圧が入力され、その検出差動出力電圧に基づいて可変固定電位部21への選択制御信号を出力するように構成されている。この実施例において、第２の切替制御回路23′で検出される差動出力電圧Ｖop，Ｖonと可変固定電位部21における固定電位Ｖres1，Ｖres2の選択設定値の関係の一例を、図６に示す。なお、図６の差動出力電圧Ｖop，ＶonにおいてＶCM(0) は中点レベルを示している。
【００３９】
このように、本実施例においては、第２の切替制御回路23′は、一つ前の画素出力信号（入力信号）に対するスイッチトキャパシタ増幅回路の出力レベルにより、可変固定電位部21の固定電位Ｖres1，Ｖres2を切り替え設定し、この設定固定電位Ｖres1，Ｖres2でスイッチトキャパシタ増幅回路の出力をリセットするようにしているので、サンプリング時のスイッチトキャパシタ増幅回路の出力は前画素の出力電圧に応じた近傍の電圧にすることができる。したがって、信号出力状態に切り替わったときの出力レベルの変動を低減でき、セトリング性能を改善できる。
【００４０】
また、実施例１では入力信号電圧を検出し、出力電圧を予想してサンプリング時のリセットレベルとなる固定電位Ｖres1，Ｖres2を設定するようにしているので、設定するまでに時間的な空白が生じてしまうおそれがあるが、上記構成の実施例２においては、スイッチトキャパシタ増幅回路の出力電圧を直接用いて固定電位Ｖres1，Ｖres2を設定するようにしているので、時間的な余裕をもたせ、動作させやすいという利点がある。
【００４１】
次に、実施例３を図７の回路構成図に基づいて説明する。この図７に示す実施例３においても、図５に示した実施例２の構成要素と対応する構成要素には同一符号を付して示している。この実施例３は、入力電圧差が前入力電圧差から大幅に変化した場合にも好適に対応できるようにしたもので、図７に示すように、入力信号を検出する第３の切替制御回路25を追加配設している。この第３の切替制御回路25は、入力された画素出力信号（入力信号）のレベルを早めに読み取り、その画素出力信号レベルに対応するスイッチトキャパシタ増幅回路の出力信号レベルを判断し、第２の切替制御回路23′で出力信号を直接検出し設定した固定電位Ｖres1，Ｖres2の値を、再度切り替え設定するように構成したものである。
【００４２】
すなわち、例えば図９に示す入力電圧差に対する固定電位の再調整値との関係で、固定電位Ｖres1，Ｖres2を再設定する。なお図９において、Ｖinp −Ｖinn ＜Ｖref3／２の場合、Ｖres1＝ＶCM，Ｖres2＝ＶCMと表示しているのは、第２の切替制御回路23′で設定された最初の固定電位を変化させないことを意味している。
【００４３】
この実施例の動作を説明するための図８の信号波形図に示した図示例では、第２の切替制御回路23′で入力電圧差Ｖi1に対応する出力電圧Ｖo1を検出し可変固定電位部21の固定電位Ｖres1，Ｖres2を、まず最初にＶref1，−Ｖref1に設定した後、第３の切替制御回路24による大幅に変化した次の入力信号（入力電圧差Ｖi2）の検出結果により、固定電位Ｖres1，Ｖres2が、Ｖref3，−Ｖref3へ再度切り替え設定されたときの過渡状態を、差動出力信号波形の“ａ”で示している。
【００４４】
このように、実施例３においては、画素出力信号が前画素出力信号から大幅に変化した場合に、第３の切替制御回路で可変固定電位部の設定固定電位を再設定し補正することが可能となる。これにより、画素出力信号が大幅に変化した場合でも、サンプリング時のスイッチトキャパシタ増幅回路の出力は前画素の出力電圧に応じた近傍の電圧にすることができ、出力レベルの変動を低減することができる。
【００４５】
なお、第３の切替制御回路を設けて入力信号の大幅な変化を検出し、可変固定電位部の出力固定電位Ｖres1，Ｖres2を再度切り替えて、入力信号が大幅に変化した場合でも出力レベルの変動を低減する本実施例に係る手法は、図１に示した実施例１にも合わせて適用することが可能で、同様な作用効果が得られる。
【００４６】
次に、実施例４を図10に示す回路構成図に基づいて説明する。この実施例４は、実施例１〜３のいずれかで示した構成のスイッチトキャパシタ増幅回路を複数縦続接続して構成したもので、図10に示す図示例では、図１に示した実施例１に係るスイッチトキャパシタ増幅回路を２段接続した構成のものを示している。そして、２段目のスイッチトキャパシタ増幅回路の各構成要素には 100代の符号を付して、１段目のスイッチトキャパシタ増幅回路の構成要素に対応させて示している。更に、図示例では、１段目のスイッチトキャパシタ増幅回路は相関２重サンプリング回路（ＣＤＳ回路）に適用し、２段目のスイッチトキャパシタ増幅回路はＰＧＡ回路に適用した場合を想定していて、２段目のスイッチトキャパシタ増幅回路の第１及び第２のサンプリングコンデンサ105 ，106 及び第１及び第２の帰還用コンデンサ111 ，112 は、いずれも可変コンデンサで構成されていて、増幅ゲインを調整できるようにしたものを示している。
【００４７】
そして、前段のスイッチトキャパシタ増幅回路の出力を、その出力に基づく所定の固定電位Ｖres1，Ｖres2にリセットするのと同様の固定電位Ｖres1，Ｖres2で、次段の入力端子を、次段がサンプリング動作をする前にリセットを行えるように構成している。そのために、前段のスイッチトキャパシタ増幅回路の可変固定電位部21で設定された固定電位Ｖres1，Ｖres2を、第２のリセットパルスで駆動されるスイッチ31ａ，31ｂを介して、次段のスイッチトキャパシタ増幅回路の第１及び第２のサンプリングコンデンサ105 ，106 の入力端子側に入力するように構成するか、あるいは次段の各入力端子101 ，102 と次段の第１及び第２のサンプリングコンデンサ105 ，106 間に配設したスイッチ103 ，104 を、（第２のリセットパルス＋第２のサンプリングパルス）で駆動させるように構成している。
【００４８】
図11は、スイッチ31を設けて、前段のスイッチトキャパシタ増幅回路の可変固定電位部21で設定された固定電位Ｖres1，Ｖres2を、次段の第１及び第２のサンプリングコンデンサ105 ，106 に与えて、第１及び第２のサンプリングコンデンサ105 ，106 の入力端子側をリセットする場合の動作を説明するための信号波形図であり、図12は、スイッチ101 ，102 を、（第２のリセットパルス＋第２のサンプリングパルス）で駆動させて、前段で設定された固定電位Ｖres1，Ｖres2を第１及び第２のサンプリングコンデンサ105 ，106 に与えて、第１及び第２のサンプリングコンデンサ105 ，106 の入力端子側をリセットする場合の動作を説明するための信号波形図である。
【００４９】
このように構成することにより、前段の可変固定電位部で設定された固定電位Ｖres1，Ｖres2により前段のスイッチトキャパシタ増幅回路の出力と次段のスイッチトキャパシタ増幅回路の入力をリセットするので、サンプリング時の全体としてのスイッチトキャパシタ増幅回路の出力は、前画素の出力電圧に応じた近傍の電圧にすることができる。
【００５０】
これにより、複数のスイッチトキャパシタ増幅回路を縦続接続して信号処理する場合でも、信号出力状態に切り替わったときの出力レベルの変動を低減でき、セトリング性能を改善できる。更に、信号出力状態のときに出力に余分な負荷を接続しないので、より高速化を図ることができる。
【００５１】
次に、本発明に係るスイッチトキャパシタ増幅回路を用いた映像信号処理装置の実施例について、図13に示すブロック構成図に基づいて説明する。この実施例は、相関２重サンプリング回路（ＣＤＳ回路）及びＰＧＡ回路を備えた固体撮像装置に適用したもので、図13において、211 はレンズ、212 は複数の画素が配列されたＣＣＤ撮像素子、213 は実施例１〜４で示したスイッチトキャパシタ増幅回路を用いて構成したＣＤＳ回路、214 は同じく実施例１〜４で示したスイッチトキャパシタ増幅回路を用いて構成したＰＧＡ回路、215 はＡ／Ｄ変換器、216 はクランプ回路、217 は可変固定電位部、218 はタイミングジェネレータ回路、219 はＣＣＤドライバである。そして、ＣＤＳ回路213 は、ＣＣＤ撮像素子の各画素からの出力信号のうち、第１の期間のフィードスルーレベルとそれに引き続く第２の期間の画素信号レベルとを入力信号として入力し、それらの差分に係る信号を、ノイズ除去後の信号として出力するように構成されており、ＰＧＡ回路214 はスイッチトキャパシタ増幅回路のサンプリングキャパシタと帰還用キャパシタの容量値を変化させてゲインを変えられるように構成されている。
【００５２】
このように、固体撮像装置におけるＣＤＳ回路及びＰＧＡ回路を上記スイッチトキャパシタ増幅回路を用いて構成することにより、消費電流を増加させることなく、ＣＤＳ回路及びＰＧＡ回路の処理能力を高速化することが可能となる。
【図面の簡単な説明】
【００５３】
【図１】本発明に係るスイッチトキャパシタ増幅回路の実施例１を示す回路構成図である。
【図２】図１に示した実施例１に係るスイッチトキャパシタ増幅回路の動作を説明するための信号波形図である。
【図３】図１に示した実施例１において、入力電圧差と可変固定電位部が選択設定する固定電位Ｖres1，Ｖres2との対応関係の一例を示す説明図である。
【図４】図１に示した実施例１における第２の切替制御回路の構成例を示す回路構成図である。
【図５】本発明に係るスイッチトキャパシタ増幅回路の実施例２を示す回路構成図である。
【図６】図５に示した実施例２において、差動出力電圧と可変固定電位部が選択設定する固定電位Ｖres1，Ｖres2との対応関係の一例を示す説明図である。
【図７】本発明に係るスイッチトキャパシタ増幅回路の実施例３を示す回路構成図である。
【図８】図７に示した実施例３の動作を説明するための信号波形図である。
【図９】図７に示した実施例３において、入力電圧差と第３の切替制御回路による可変固定電位部からの固定電位の補正設定値との対応関係を示す説明図である。
【図１０】本発明に係るスイッチトキャパシタ増幅回路の実施例４を示す回路構成図である。
【図１１】図10に示した実施例４の動作を説明するための信号波形図である。
【図１２】図10に示した実施例４の動作を説明するための他の信号波形図である。
【図１３】本発明に係る映像信号処理装置の実施例を示すブロック構成図である。
【図１４】従来のスイッチトキャパシタ増幅回路の構成例を示す回路構成図である。
【図１５】図14に示した従来例の動作を説明するための信号波形図である。
【符号の説明】
【００５４】
１，101   第１の入力端子
２，102   第２の入力端子
３，103   第１のスイッチ
４，104   第２のスイッチ
５，105   第１のサンプリングコンデンサ
６，106   第２のサンプリングコンデンサ
７，107   第３のスイッチ
８，108   差動増幅器
９，109   第４のスイッチ
10，110   第５のスイッチ
11，111   第１の帰還用コンデンサ
12，112   第２の帰還用コンデンサ
13，113   第６のスイッチ
14，114   第７のスイッチ
16，116   第１の出力端子
17，117   第２の出力端子
18  切替制御回路
21，121   可変固定電位部
22ａ，22ｂ  第９のスイッチ
23，23′，123   第２の切替制御回路
24  固定電位選択回路
25  第３の切替制御回路
30，130   第１の切替制御回路
31ａ，31ｂ  スイッチ
【図１】
2006295593.tif 000003
【図２】
2006295593.tif 000004
【図３】
2006295593.tif 000005
【図４】
2006295593.tif 000006
【図５】
2006295593.tif 000007
【図６】
2006295593.tif 000008
【図７】
2006295593.tif 000009
【図８】
2006295593.tif 000010
【図９】
2006295593.tif 000011
【図１０】
2006295593.tif 000012
【図１１】
2006295593.tif 000013
【図１２】
2006295593.tif 000014
【図１３】
2006295593.tif 000015
【図１４】
2006295593.tif 000016
【図１５】
2006295593.tif 000017