(57)【要約】【課題】絶縁膜の膜厚にロットばらつきがあっても、トリミング残りやレーザ照射によるダメージ発生を防止することのできる半導体装置およびその製造方法を提供する。【解決手段】半導体基板１上において、ストライプ状のパターンを有するＬＯＣＯＳ領域１１と、絶縁膜２〜４を介して、ＬＯＣＯＳ領域１１上に配置された薄膜抵抗２１とを有する半導体装置１００であって、前記ストライプ状のパターンが、それぞれのストライプのライン方向が同じで、ライン幅もしくはライン間隔の少なくともいずれか一方が異なる複数のパターン部分Ｐａ〜Ｐｃからなり、薄膜抵抗２１が、複数のパターン部分Ｐａ〜Ｐｃに渡って、ストライプのライン方向と交わるように配置され、ストライプのライン方向に沿って、レーザ照射によりトリミングＴ４，Ｔ５されてなる半導体装置とする。【選択図】        図３
2006080229.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上において、ストライプ状のパターンを有するＬＯＣＯＳ領域と、
絶縁膜を介して、前記ＬＯＣＯＳ領域上に配置された薄膜抵抗とを有する半導体装置であって、
前記ストライプ状のパターンが、それぞれのストライプのライン方向が同じで、ライン幅もしくはライン間隔の少なくともいずれか一方が異なる複数のパターン部分からなり、
前記薄膜抵抗が、前記複数のパターン部分に渡って、前記ストライプのライン方向と交わるように配置され、
前記ストライプのライン方向に沿って、レーザ照射によりトリミングされてなることを特徴とする半導体装置。
【請求項２】
前記各パターン部分において、前記ライン幅とライン間隔が等寸法であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ライン幅が、前記複数のパターン部分に渡って、等寸法であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ライン間隔が、前記複数のパターン部分に渡って、等寸法であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記トリミングにより、前記複数のパターン部分のうち、いずれかのパターン部分上に位置する薄膜抵抗に、前記ストライプのライン方向に沿った切り込みが入れられてなることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記薄膜抵抗が、並列に接続した複数の抵抗部分からなり、
前記複数の抵抗部分のうち少なくとも１つの抵抗部分が、前記トリミングにより、切断されてなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項７】
前記半導体装置が切り出されるウェハの別位置に、トリミングテスト領域が設けられてなり、
前記トリミングテスト領域が、
前記各パターン部分と同じライン幅とライン間隔を持つストライプ状の各テストパターンからなるテストＬＯＣＯＳ領域と、
前記絶縁膜を介して、前記テストＬＯＣＯＳ領域上に配置され、前記薄膜抵抗と同時に形成され、前記各テストパターンのそれぞれに配置されたテスト薄膜抵抗とからなることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
【請求項８】
半導体基板上において、ストライプ状のパターンを有するＬＯＣＯＳ領域と、
絶縁膜を介して、前記ＬＯＣＯＳ領域上に配置された薄膜抵抗とを有する半導体装置の製造方法であって、
前記ストライプ状のパターンが、それぞれのストライプのライン方向が同じで、ライン幅もしくはライン間隔の少なくとも一方が異なる複数のパターン部分からなり、
前記薄膜抵抗が、前記複数のパターン部分に渡って、前記ストライプのライン方向と交わるように配置され、
前記薄膜抵抗を、前記ストライプのライン方向に沿って、レーザ照射によりトリミングすることを特徴とする半導体装置の製造方法。
【請求項９】
前記薄膜抵抗上のレーザ照射スポット径が、前記複数のパターン部分におけるライン幅およびライン間隔の各寸法より大きいことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記薄膜抵抗が、並列に接続した複数の抵抗部分からなり、
前記複数の抵抗部分のうち少なくとも１つの抵抗部分を、所定のエネルギーでレーザ照射して、切断することを特徴とする請求項８または９に記載の半導体装置の製造方法。
【請求項１１】
前記半導体装置が切り出されるウェハの別位置に、トリミングテスト領域が設けられてなり、
前記トリミングテスト領域が、
前記各パターン部分と同じライン幅とライン間隔を持つストライプ状の各テストパターンからなるテストＬＯＣＯＳ領域と、
前記絶縁膜を介して、前記テストＬＯＣＯＳ領域上に配置され、前記薄膜抵抗と同時に形成され、前記各テストパターンのそれぞれに配置されたテスト薄膜抵抗とからなり、
所定のエネルギーで、前記各テストパターンに配置されたテスト薄膜抵抗をレーザ照射し、
前記レーザ照射により切断されたテストパターンに対応するパターン部分に配置された薄膜抵抗を、前記所定のエネルギーでレーザ照射してトリミングすることを特徴とする請求項８乃至１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記薄膜抵抗が、クロム−シリコン（Ｃｒ−Ｓｉ）合金であり、前記所定のエネルギーが、０．３μＪ以下であることを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザにてトリミングを行う薄膜抵抗を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板上に絶縁膜を介してクロム−シリコン（Ｃｒ−Ｓｉ）合金等の薄膜抵抗材料を堆積し、所定パターンにパターニングした後、レーザを照射しその一部を溶断して抵抗値を所望の値にするレーザトリミング方法が知られている。
【０００３】
上記のように、レーザにてトリミングを行う薄膜抵抗を有する半導体装置およびその製造方法が、例えば、特許第３２０６４３５号公報（特許文献１）に開示されている。
【０００４】
特許文献１に開示された半導体装置およびその製造方法によれば、薄膜抵抗を形成する領域の下に位置する半導体基板の表面に、ＬＯＣＯＳ（LOCal Oxidation of Silicon）のような半導体基板の厚さ方向に対して斜めとなるテーパ部を有する段差部を形成し、絶縁膜を介して薄膜抵抗を形成した半導体装置とする。このように形成された半導体装置における薄膜抵抗に対してレーザを照射して、半導体基板との界面における反射光と入射光との干渉状態を変化させ、半導体基板の厚さ方向に垂直な方向にもレーザエネルギーの強め合う領域と弱め合う領域とを生じさせるようにしてトリミングを行うものである。これによれば、反射光を打ち消すための段差部の精密な高さ制御をすることなく、良好なレーザトリミングが可能となる。
【特許文献１】特許第３２０６４３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に開示された半導体装置およびその製造方法を用いて、ライン幅／ライン間隔（Ｌ／Ｓ）が１．４μｍ／１．４μｍのＬＯＣＯＳ上に、Ｃｒ−Ｓｉ合金からなる薄膜抵抗を形成し、レーザ照射によるトリミングを実施した結果、以下の問題点が見出された。
【０００６】
上記薄膜抵抗をトリミングする際には、最初にテスト用の薄膜抵抗を用いて、レーザの照射エネルギーを決定する。しかしながら、好適に設定した照射エネルギーであっても、ＬＯＣＯＳ上に形成するＴＥＯＳやＳＯＧ等の絶縁膜の膜厚ロットばらつきで、薄膜抵抗の端部にトリミング残りが発生したり、半導体基板表面に溶融ダメージが入ったりしてしまう。
【０００７】
そこで本発明は、絶縁膜を介してＬＯＣＯＳ上に配置され、レーザを照射してトリミングを行う薄膜抵抗を有する半導体装置およびその製造方法であって、絶縁膜の膜厚にロットばらつきがあっても、トリミング残りやレーザ照射によるダメージ発生を防止することのできる半導体装置およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、半導体基板上において、ストライプ状のパターンを有するＬＯＣＯＳ領域と、絶縁膜を介して、前記ＬＯＣＯＳ領域上に配置された薄膜抵抗とを有する半導体装置であって、前記ストライプ状のパターンが、それぞれのストライプのライン方向が同じで、ライン幅もしくはライン間隔の少なくともいずれか一方が異なる複数のパターン部分からなり、前記薄膜抵抗が、前記複数のパターン部分に渡って、前記ストライプのライン方向と交わるように配置され、前記ストライプのライン方向に沿って、レーザ照射によりトリミングされてなることを特徴としている。
【０００９】
絶縁膜を介してＬＯＣＯＳ上に配置された薄膜抵抗をレーザ照射によりトリミングする場合、トリミング残りやダメージ発生のない好適なレーザ照射のエネルギーは、ＬＯＣＯＳのライン幅およびライン間隔と、ＬＯＣＯＳ上に形成された絶縁膜の膜厚に依存する。別の観点から言えば、所定のライン幅およびライン間隔のＬＯＣＯＳ上に配置された薄膜抵抗のトリミングに好適なレーザの照射エネルギーを設定しても、ＬＯＣＯＳ上に形成する絶縁膜の膜厚にロットばらつきがあると、トリミング残りが発生したり、ダメージが入ったりしてしまう。
【００１０】
上記半導体装置では、薄膜抵抗が、ライン幅もしくはライン間隔の少なくともいずれか一方が異なる複数のパターン部分からなるストライプ状パターンのＬＯＣＯＳ領域上に、絶縁膜を介して配置されている。従って、ＬＯＣＯＳ上に形成する絶縁膜の膜厚にロットばらつきがあっても、レーザの照射エネルギーを変更することなく、前記複数のパターン部分から好適なトリミングができるライン幅およびライン間隔のパターン部分を選択して、当該パターン部分の位置で薄膜抵抗をトリミングすることができる。このようにして、上記半導体装置は、絶縁膜の膜厚にロットばらつきがあっても、トリミング残りやレーザ照射によるダメージ発生を防止することのできる半導体装置とすることができる。
【００１１】
前記ライン幅もしくはライン間隔の少なくともいずれか一方が異なる複数のパターン部分は、請求項２に記載のように、前記各パターン部分において、前記ライン幅とライン間隔が等寸法であるように構成してもよい。また請求項３に記載のように、前記ライン幅が、前記複数のパターン部分に渡って、等寸法であるように構成してもよい。あるいは請求項４に記載のように、前記ライン間隔が、前記複数のパターン部分に渡って、等寸法であるように構成してもよい。
【００１２】
上記したそれぞれの複数のパターン部分は、レーザ照射のスポット径や絶縁膜の膜厚に応じて、適宜選択して用いることができる。
【００１３】
請求項５に記載のように、前記トリミングは、前記複数のパターン部分のうち、いずれかのパターン部分上に位置する薄膜抵抗に、前記ストライプのライン方向に沿った切り込みを入れるトリミングとすることができる。この場合には、薄膜抵抗の占有面積を大きくすることなく、所定の抵抗値へのトリミングが可能となる。
【００１４】
また、請求項６に記載のように、前記トリミングは、前記薄膜抵抗を、並列に接続した複数の抵抗部分からなるようにして、前記複数の抵抗部分のうち少なくとも１つの抵抗部分を完全に切断するトリミングとすることもできる。この場合には、次の請求項７に記載するトリミングテスト領域を用いて好適なパターン部分を選択することなく、複数組のパターン部分のそれぞれにレーザを照射して、確実なトリミングをすることができる。
【００１５】
請求項７に記載の発明は、前記半導体装置が切り出されるウェハの別位置に、トリミングテスト領域が設けられてなり、前記トリミングテスト領域が、前記各パターン部分と同じライン幅とライン間隔を持つストライプ状の各テストパターンからなるテストＬＯＣＯＳ領域と、前記絶縁膜を介して、前記テストＬＯＣＯＳ領域上に配置され、前記薄膜抵抗と同時に形成され、前記各テストパターンのそれぞれに配置されたテスト薄膜抵抗とからなることを特徴としている。
【００１６】
上記トリミングテスト領域により、ダメージ発生のない所定のエネルギーでレーザ照射した時、どのライン幅およびライン間隔のテストパターン部分にあるテスト薄膜抵抗がトリミング残りなく好適にトリミングできるかを調査することができる。従って、上記選択された好適なテストパターン部分に対応する半導体装置のパターン部分にレーザを照射してトリミングすることで、トリミング残りのない確実なトリミングが可能となる。上記トリミングテスト領域を、半導体装置が切り出されるウェハの別位置に設けておくことで、トリミングのバラツキの原因となる絶縁膜の成膜状況に合わせて、好適なパターン部分の選択調査を適宜実施することができる。
【００１７】
請求項８〜１２に記載の発明は、上記半導体装置の製造方法に関する発明である。当該製造方法により製造される半導体装置の効果については上記したとおりでありその説明は省略するが、本発明の半導体装置の製造方法について以下の特徴がある。
【００１８】
請求項９に記載のように、前記薄膜抵抗上のレーザ照射スポット径は、前記複数のパターン部分におけるライン幅およびライン間隔の各寸法より大きいことが好ましい。
【００１９】
これにより、複数のパターン部分に渡るライン幅もしくはライン間隔の少なくとも一方の寸法の違いを、トリミング結果に反映することができる。
【００２０】
また請求項１２に記載のように、上記トリミングは、前記薄膜抵抗がクロム−シリコン（Ｃｒ−Ｓｉ）合金であり、レーザの照射エネルギーを溶融ダメージ発生のない０．３μＪ以下として、好適に実施することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００２２】
最初に、ＬＯＣＯＳ上に絶縁膜を介して配置された薄膜抵抗をレーザトリミングする場合に見られる現象と、本発明に至る予備的なトリミング試験結果について説明する。
【００２３】
図１（ａ），（ｂ）はＬＯＣＯＳ領域上に配置された薄膜抵抗を有する半導体装置とレーザ照射の様子を示す模式図で、図１（ａ）は半導体装置９０の平面図であり、図１（ｂ）は図１（ａ）の一点鎖線Ａ−Ａにおける断面図である。
【００２４】
図１（ａ），（ｂ）に示す半導体装置９０は、半導体基板１上において、ストライプ状のパターンを有するＬＯＣＯＳ領域１０と、絶縁膜２〜４を介して、ＬＯＣＯＳ領域１０上に配置された薄膜抵抗２０とを有する半導体装置である。
【００２５】
図１（ｂ）に示すように、半導体装置９０では、シリコン（Ｓｉ）基板１の表面に形成されたＬＯＣＯＳ１０上に、絶縁膜であるＢＰＳＧ（Boron-doped Phospho-Silicate Glass）膜２、層間窒化シリコン（ＳｉＮ）膜３および酸化シリコン（ＳｉＯ）膜４が順次積層形成されている。また、絶縁膜２〜４上には、パターン化されたクロム−シリコン（Ｃｒ−Ｓｉ）合金からなる薄膜抵抗２０が形成され、その上を酸化シリコン（ＳｉＯ）膜５とパッシベーション膜であるプラズマ窒化シリコン（ｐＳｉＮ）膜で覆われている。
【００２６】
図１（ａ）に示すように、ＬＯＣＯＳ領域１０はストライプ状のパターンとなっており、ライン幅／ライン間隔（Ｌ／Ｓ）は１．４μｍ／１．４μｍに設定されている。薄膜抵抗２０は、ＬＯＣＯＳ１０のストライプのライン方向に直交するようにして配置されている。図に示す薄膜抵抗２０の幅Ｗは、５０μｍである。また、薄膜抵抗２０の長さは百数十μｍ程度であり、厚さは数十ｎｍ程度である。尚、図を見やすくするために、図１（ａ）では、薄膜抵抗２０の幅ＷがＬＯＣＯＳ領域１０のＬ／Ｓ寸法に較べて小さく示されている。
【００２７】
薄膜抵抗２０のトリミングは、半導体基板１の上方からレーザを照射し、図１（ａ）に破線で示した薄膜抵抗２０上で６μｍ程度のレーザ照射スポット径を走査することにより行う。ＬＯＣＯＳ領域１０上に配置された薄膜抵抗２０のレーザトリミングでは、図１（ｂ）に破線矢印で示したように、半導体基板１との界面における反射光と入射光との干渉状態を利用する。半導体基板１の厚さ方向に垂直な方向で、レーザエネルギーの強め合う領域と弱め合う領域とを生じさせ、エネルギーの強め合う領域を薄膜抵抗２０の位置に一致させる。これによって、Ｃｒ−Ｓｉからなる薄膜抵抗２０を周りの絶縁膜成分と共に溶融切断させて、トリミングするものである。
【００２８】
上記トリミングにおいては、レーザの照射エネルギーが好適である場合には、トリミングＴ１のようにトリミング残りやダメージの発生は見られない。レーザの照射エネルギーが好適でない場合には、トリミングＴ２のように薄膜抵抗２０の端部にトリミング残り２０ｒが発生したり、トリミングＴ３のように端部まで切断できるものの半導体基板１表面に溶融ダメージ１ｄが入ったりしてしまう。
【００２９】
上記半導体装置９０における薄膜抵抗２０のトリミングに好適なレーザ照射エネルギーは、ＬＯＣＯＳ領域１０のＬ／Ｓ寸法と、半導体基板１上に形成される絶縁膜２〜６の厚さに依存する。
【００３０】
図２（ａ），（ｂ）は、ＬＯＣＯＳ領域のＬ／Ｓ寸法を変えて、好適なレーザ照射エネルギーを調べたトリミング試験結果である。試験では、各Ｌ／Ｓ寸法のＬＯＣＯＳ上にある薄膜抵抗について、レーザの照射エネルギーを変えながらトリミングを行い、トリミング残りの発生しない照射エネルギーと溶融ダメージが発生する最低照射エネルギーを調べた。尚、トリミング残りの発生しない照射エネルギーについては、各Ｌ／Ｓ寸法のＬＯＣＯＳにある２０点の薄膜抵抗についてトリミング残りの発生しない最低照射エネルギーを調べ、それらの標準偏差＋４σにおける照射エネルギーをプロットしている。また、図２（ａ）と図２（ｂ）とでは、同じトリミング試験を行っているが、半導体装置の製造ロットが異なり、図１（ｂ）に示す絶縁膜２〜６の膜厚にロットばらつきがある。
【００３１】
図２（ａ），（ｂ）の結果からわかるように、トリミング残りの発生しない照射エネルギーは、製造ロットによるバラツキ、即ち図１（ｂ）に示す絶縁膜２〜６の膜厚ロットばらつきの影響が大きい。図２（ａ）のロット１では、ＬＯＣＯＳ領域のＬ／Ｓ寸法が１．４μｍ／１．４μｍの場合に約０．２３μＪの最も低い照射エネルギーで＋４σのサンプルがトリミング残り無く切断できる。これに対し、図２（ｂ）のロット２では、Ｌ／Ｓ寸法が１．０μｍ／１．０μｍの場合もしくは全面ＬＯＣＯＳの場合に、０．１５〜０．１７μＪの照射エネルギーで切断できる。別の見方をすれば、図２（ａ）の結果のように、ロット１ではＬ／Ｓ寸法が１．４μｍ／１．４μｍにおいて約０．２３μＪの照射エネルギーで好適にトリミングできても、ロット２では絶縁膜２〜４の膜厚の違いによって入射光と反射光の干渉によるエネルギーを強め合う領域が薄膜抵抗２０の位置に一致せず、薄膜抵抗２０が切れにくくなる。このため、図２（ｂ）の結果のように、Ｌ／Ｓ寸法が１．４μｍ／１．４μｍにおいては約０．３２μＪの照射エネルギーが必要となる。
【００３２】
一方、溶融ダメージが発生する最低照射エネルギーについては、製造ロットによるバラツキやＬＯＣＯＳ領域のＬ／Ｓ寸法にあまり影響を受けず、約０．３μＪ以下の照射エネルギーであれば、溶融ダメージは発生しない。
【００３３】
次に、以上の予備的なトリミング試験結果に基づく、本発明の半導体装置およびその製造方法を説明する。
【００３４】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００３５】
図３（ａ），（ｂ）は本発明の半導体装置の一例で、図３（ａ）は、半導体装置１００の模式的な平面図であり、図３（ｂ）は、レーザ照射によるトリミング後の半導体装置１００の様子を示す平面図である。尚、図３（ａ），（ｂ）に示す半導体装置１００の断面構造は図１（ｂ）の半導体装置９０と同様であり、半導体装置１００の断面の各層については、図１（ｂ）で示した半導体装置９０の断面の各層及び符号をそのまま用いて、以下説明する。
【００３６】
図３（ａ）に示す半導体装置１００は、半導体基板１上において、ストライプ状のパターンを有する図中に一点差線で囲ったＬＯＣＯＳ領域１１と、絶縁膜２〜４を介して、ＬＯＣＯＳ領域１１上に配置された帯状のクロム−シリコン（Ｃｒ−Ｓｉ）合金からなる薄膜抵抗２１とを有する半導体装置である。ＬＯＣＯＳ領域１１のストライプ状のパターンは、それぞれのストライプのライン方向が同じで、ライン幅もしくはライン間隔の少なくともいずれか一方が異なる複数のパターン部分からなる。図３（ａ）では３組のパターン部分Ｐａ〜Ｐｃが示されており、例えば、パターン部分ＰａのＬＯＣＯＳ１１ａがＬａ＝Ｓａ＝１．８μｍ、パターン部分ＰｂのＬＯＣＯＳ１１ｂがＬｂ＝Ｓｂ＝１．４μｍ、パターン部分ＰｃのＬＯＣＯＳ１１ｃがＬｃ＝Ｓｃ＝１．０μｍとなっている。また、薄膜抵抗２１は、複数のパターン部分Ｐａ〜Ｐｃに渡って、ＬＯＣＯＳ１１ａ〜１１ｃのストライプのライン方向と直交するように配置されている。
【００３７】
図３（ｂ）に示すように、半導体装置１００における薄膜抵抗２１のトリミングＴ４，Ｔ５は、パターン部分Ｐｂが選択されて、パターン部分Ｐｂ上に位置する薄膜抵抗２１に、ストライプのライン方向に沿ってレーザ照射により切り込みを入れるトリミングである。薄膜抵抗２１のトリミングは、図１で説明したように、半導体基板１の上方からレーザを照射し、薄膜抵抗２１上で６μｍ程度のレーザ照射スポット径を走査することにより行う。
【００３８】
図２（ａ），（ｂ）で示したように、絶縁膜２〜４を介してＬＯＣＯＳ上に配置された薄膜抵抗２０をレーザ照射によりトリミングする場合、トリミング残りのない好適なレーザ照射エネルギーは、ＬＯＣＯＳのライン幅およびライン間隔と、ＬＯＣＯＳ上に形成された絶縁膜２〜６の膜厚に依存する。一方、トリミングのレーザ照射による溶融ダメージの発生は、ＬＯＣＯＳのライン幅およびライン間隔と、絶縁膜２〜６の膜厚にほとんど依存しない。図２（ａ），（ｂ）の結果から、約０．３μＪ以下の照射エネルギーであれば、溶融ダメージは発生しない。以上の図２（ａ），（ｂ）の結果を別の観点から言えば、所定のライン幅およびライン間隔のＬＯＣＯＳ上に配置された薄膜抵抗に対して、溶融ダメージの発生しない好適なレーザ照射エネルギーを設定しても、ＬＯＣＯＳ上に形成する絶縁膜２〜６の膜厚にロットばらつきがあると、トリミング残りが発生してしまう。
【００３９】
上記問題に対して、図３（ａ），（ｂ）に示す半導体装置１００では、薄膜抵抗２１が、ライン幅もしくはライン間隔の少なくともいずれか一方が異なる複数のパターン部分Ｐａ〜Ｐｃからなるストライプ状パターンのＬＯＣＯＳ領域１１上に、絶縁膜２〜４を介して配置されている。従って、ＬＯＣＯＳ領域１１上に形成する絶縁膜２〜６の膜厚にロットばらつきがあっても、レーザの照射エネルギー（例えば溶融ダメージの発生しない０．３μＪ）を変更することなく、図３（ｂ）に示すように、複数のパターン部分Ｐａ〜Ｐｃから好適なトリミングができるライン幅およびライン間隔のパターン部分Ｐｂを選択して、当該パターン部分Ｐｂの位置で薄膜抵抗２１をトリミングすることができる。このようにして、図３（ａ），（ｂ）に示す半導体装置１００は、絶縁膜２〜６の膜厚にロットばらつきがあっても、トリミング残りやレーザ照射によるダメージ発生を防止することのできる半導体装置とすることができる。
【００４０】
尚、上記半導体装置１００の薄膜抵抗２１のトリミングにおいては、薄膜抵抗２１上のレーザ照射スポット径は、複数のパターン部分Ｐａ〜Ｐｃにおけるライン幅およびライン間隔の各寸法より大きいことが好ましい。これにより、複数のパターン部分に渡るライン幅もしくはライン間隔の少なくとも一方の寸法の違いを、トリミング結果に反映することができる。
【００４１】
レーザ照射により切り込みを入れるパターン部分の選択は、トリミングテスト領域を用いて行う。
【００４２】
図４は、半導体装置１００が切り出されるウェハの別位置に設けられた、トリミングテスト領域１００ｔの模式的な平面図である。尚、図４に示すトリミングテスト領域１００ｔの断面構造についても、図１（ｂ）の半導体装置９０と同様であり、図１（ｂ）で示した半導体装置９０の断面の各層及び符号をそのまま用いて以下説明する。
【００４３】
トリミングテスト領域１００ｔは、半導体装置１００の各パターン部分Ｐａ〜Ｐｃと同じライン幅とライン間隔を持つストライプ状の各テストパターンＰｔａ〜ＰｔｃからなるＬＯＣＯＳ１１ｔａ〜１１ｔｃが配置されたテストＬＯＣＯＳ領域１１ｔからなる。各テストパターンＰｔａ〜Ｐｔｃのそれぞれについて、薄膜抵抗２１と同時に形成されるテスト薄膜抵抗２１ｔが、絶縁膜２〜４を介してＬＯＣＯＳ１１ｔａ〜１１ｔｃのストライプのライン方向と直交するように配置されている。
【００４４】
図３（ｂ）のトリミングを行ったパターン部分Ｐｂの選択は、図４のトリミングテスト領域１００ｔを用いて、例えば溶融ダメージの発生しない０．３μＪのエネルギーで、各テストパターンＰｔａ〜Ｐｔｃのテスト薄膜抵抗２１ｔにレーザを照射して行う。図４には、各テストパターンＰｔａ〜Ｐｔｃにおける、それぞれのトリミングＴｔ１〜Ｔｔ３の結果を図示した。このように、どのライン幅およびライン間隔のテストパターン部分にあるテスト薄膜抵抗２１ｔが、トリミング残りなく好適にトリミングできるかを調査して、レーザ照射エネルギー０．３μＪでのトリミングに好適なテストパターン部分を選択する。このようにして、上記のように選択されたトリミングテスト領域１００ｔのテストパターン部分Ｐｔｂに対応する半導体装置１００のパターン部分Ｐｂにレーザを照射してトリミングすることで、トリミング残りのない確実なトリミングが可能となる。
【００４５】
上記トリミングテスト領域１００ｔは、半導体装置１００と同じロットで製造される別ウェハのチップとすることも可能である。しかしながら、半導体装置１００が切り出されるウェハの別位置に設けておくことで、トリミングのバラツキの原因となる絶縁膜２〜６の成膜状況に合わせて、好適なパターン部分の選択調査を、適宜実施することができる。
【００４６】
図３（ａ）の半導体装置１００では、各パターン部分Ｐａ〜Ｐｃにおいて、ＬＯＣＯＳのライン幅とライン間隔が等寸法であるように構成されていた。ライン幅もしくはライン間隔の少なくともいずれか一方が異なる複数のパターン部分について、その構成の仕方はこれに限らない。
【００４７】
図５（ａ），（ｂ）と図６（ａ），（ｂ）は、本発明における別の半導体装置の例で、ライン幅もしくはライン間隔の少なくともいずれか一方が異なる、図３（ａ）の半導体装置１００とは別構成の複数のパターン部分を持つ半導体装置である。
【００４８】
図５（ａ）の半導体装置１０１におけるＬＯＣＯＳ領域１２は、ライン幅が、複数のパターン部分に渡って、等寸法であるように構成されている。図５（ａ）では３つのパターン部分Ｐｄ〜Ｐｆが示されており、各パターン部分Ｐｄ〜ＰｆにおけるＬＯＣＯＳ１２ｄ〜１２ｆのライン幅が、等寸法Ｌｏに設定されている。一方、各パターン部分Ｐｄ〜ＰｆにおけるＬＯＣＯＳ１２ｄ〜１２ｆのライン間隔は、それぞれ異なる寸法Ｓｄ〜Ｓｅに設定されている。
【００４９】
図５（ｂ）の半導体装置１０２におけるＬＯＣＯＳ領域１３は、ライン間隔が、複数のパターン部分に渡って、等寸法であるように構成されている。図５（ｂ）では３つのパターン部分Ｐｇ〜Ｐｉが示されており、各パターン部分Ｐｇ〜ＰｉにおけるＬＯＣＯＳ１３ｇ〜１３ｉのライン間隔が、等寸法Ｓｏに設定されている。一方、各パターン部分Ｐｇ〜ＰｉにおけるＬＯＣＯＳ１３ｇ〜１３ｉのライン幅は、それぞれ異なる寸法Ｌｇ〜Ｌｉに設定されている。
【００５０】
図６（ａ）では、半導体装置１０３のＬＯＣＯＳ領域１４における、それぞれのストライプのライン方向が同じで、ライン幅もしくはライン間隔の少なくともいずれか一方が異なる２つのパターン部分Ｐｊ１，Ｐｊ２とＰｋ１，Ｐｋ２とが示されている。図６（ａ）中に破線で示したように、パターン部分Ｐｊ１，Ｐｋ１のストライプ状のＬＯＣＯＳは、図３および図５のＬＯＣＯＳと同様に、薄膜抵抗２１の幅方向に突き抜けるようにして配置されている。一方、パターン部分Ｐｊ２，Ｐｋ２のＬＯＣＯＳは、それぞれパターン部分Ｐｊ１，Ｐｋ１と同じライン幅およびライン間隔のＬＯＣＯＳが、薄膜抵抗２１の中央部から幅方向の片側に突き抜けるようにして配置されている。パターン部分Ｐｊ２，Ｐｋ２は、それぞれ、パターン部分Ｐｊ１，Ｐｋ１におけるトリミングの微調整領域として用いられる。
【００５１】
図６（ｂ）の半導体装置１０４におけるＬＯＣＯＳ領域１４は、ライン間隔が、複数のパターン部分に渡って、異なるように構成されている。図６（ｂ）では３つのパターン部分Ｐｌ〜Ｐｎが示されており、各パターン部分Ｐｌ〜ＰｎにおけるＬＯＣＯＳのライン間隔が、それぞれ異なる寸法Ｓｇ〜Ｓｉに設定されている。尚、図６（ｂ）の半導体装置１０４では、各ライン間隔Ｓｇ〜Ｓｉを構成している両側のＬＯＣＯＳの幅は、各パターン部分Ｐｌ〜Ｐｎにおいてそれぞれ一定である。
【００５２】
図３（ａ），図５（ａ），（ｂ）および図６（ａ），（ｂ）に示したそれぞれの複数のパターン部分Ｐａ〜Ｐｃ，Ｐｄ〜Ｐｆ，Ｐｇ〜Ｐｉ，Ｐｊ１〜Ｐｋ２，Ｐｌ〜Ｐｎは、それぞれのストライプのライン方向が同じで、ライン幅もしくはライン間隔の少なくともいずれか一方が異なる複数のパターン部分となっており、薄膜抵抗２１が、複数のパターン部分Ｐａ〜Ｐｃ，Ｐｄ〜Ｐｆ，Ｐｇ〜Ｐｉ，Ｐｊ１〜Ｐｋ２，Ｐｌ〜Ｐｎに渡って、ストライプのライン方向と交わるように配置されている。これら複数のパターン部分Ｐａ〜Ｐｃ，Ｐｄ〜Ｐｆ，Ｐｇ〜Ｐｉ，Ｐｊ１〜Ｐｋ２，Ｐｌ〜Ｐｎは、レーザ照射のスポット径や絶縁膜２〜６の膜厚等の各種トリミング条件に応じて、適宜選択して用いられる。
【００５３】
図７（ａ），（ｂ）に、本発明における別の半導体装置の例を示す。図７（ａ）は、半導体装置１０５の模式的な平面図であり、図７（ｂ）は、レーザ照射によるトリミング後の半導体装置１０５の様子を示す平面図である。尚、図７（ａ），（ｂ）に示す半導体装置１０５の断面構造も、図１（ｂ）および図３（ａ），（ｂ）の半導体装置９０，１００と同様であり、図１（ｂ）で示した半導体装置９０の断面の各層及び符号をそのまま用いて、以下説明する。
【００５４】
図７（ａ）に示す半導体装置１０５においても、図３（ａ）に示す半導体装置１００と同じパターン部分Ｐａ〜Ｐｃを有するＬＯＣＯＳ領域１１が形成されている。
【００５５】
図３（ａ）に示す半導体装置１００では、１本の帯状の薄膜抵抗２１が、複数のパターン部分Ｐａ〜Ｐｃに渡って、ＬＯＣＯＳのストライプのライン方向と直交するように配置されていた。これに対して、図７（ａ）に示す半導体装置１０５では、薄膜抵抗２２が並列に接続した４本の抵抗部分２２ａ〜２２ｄからなり、各抵抗部分２２ａ〜２２ｄが、複数のパターン部分Ｐａ〜Ｐｃに渡って、ＬＯＣＯＳのストライプのライン方向と直交するように配置されている。
【００５６】
また、図３（ｂ）に示す半導体装置１００の薄膜抵抗２１のトリミングＴ４，Ｔ５は、パターン部分Ｐｂが選択されて、パターン部分Ｐｂ上に位置する帯状の薄膜抵抗２１に、ストライプのライン方向に沿って切り込みを入れるトリミングであった。このように、帯状の薄膜抵抗２１に切り込みを入れるトリミングでは、薄膜抵抗２１の占有面積を大きくすることなく、所定の抵抗値へのトリミングが可能となる。これに対して半導体装置１０５のトリミングは、図７（ｂ）に示すように、４本の抵抗部分２２ａ〜２２ｄのうち少なくとも１つの抵抗部分（図では抵抗部分２２ｂ）を完全に切断するトリミングである。図３（ｂ）に示す半導体装置１００のトリミングでは、図４に示すトリミングテスト領域１００ｔを用いたトリミングを行うパターン部分Ｐｂの選択が必要であった。これに対して、図７（ｂ）に示す半導体装置１０５のトリミングでは、抵抗値調整を行う抵抗部分２２ｂにおける３つのパターン部分Ｐａ〜Ｐｃのそれぞれにレーザを照射して、トリミングＴ６〜Ｔ７を行う。このように複数のパターン部分の全てにレーザを照射してトリミングを行うことで、いずれかのライン幅／ライン間隔のパターン部分が、トリミング残りなく好適にトリミングされる（図では、パターン部分ＰｂにおけるトリミングＴ７）。このようにして、図７（ａ），（ｂ）に示す半導体装置１０５では、トリミングテスト領域を用いて好適なパターン部分を選択することなく、確実なトリミングが可能となる。
【００５７】
以上のようにして、図３〜図７で示した半導体装置１００〜１０５およびその製造方法は、絶縁膜２〜４を介してＬＯＣＯＳ上に配置され、レーザを照射してトリミングを行う薄膜抵抗２１，２２を有する半導体装置およびその製造方法であって、絶縁膜２〜４の膜厚にロットばらつきがあっても、トリミング残りやレーザ照射によるダメージ発生を防止することのできる半導体装置およびその製造方法となっている。
【図面の簡単な説明】
【００５８】
【図１】ＬＯＣＯＳ領域上に配置された薄膜抵抗を有する半導体装置とレーザ照射の様子を示す模式図で、（ａ）は半導体装置の平面図であり、（ｂ）は（ａ）の一点鎖線Ａ−Ａにおける断面図である。
【図２】（ａ），（ｂ）は、ＬＯＣＯＳ領域のＬ／Ｓ寸法を変えて、好適なレーザ照射エネルギーを調べたトリミング試験結果である。
【図３】本発明の半導体装置の一例で、（ａ）は、半導体装置の模式的な平面図であり、（ｂ）は、レーザ照射によるトリミング後の半導体装置の様子を示す平面図である。
【図４】図３の半導体装置が切り出されるウェハの別位置に設けられた、トリミングテスト領域の模式的な平面図である。
【図５】（ａ），（ｂ）は、本発明における別の半導体装置の例で、図３（ａ）の半導体装置とは別構成の複数のパターン部分を持つ半導体装置である。
【図６】（ａ），（ｂ）は、本発明における別の半導体装置の例で、図３（ａ）の半導体装置とは別構成の複数のパターン部分を持つ半導体装置である。
【図７】本発明における別の半導体装置の例で、（ａ）は、半導体装置の模式的な平面図であり、（ｂ）は、レーザ照射によるトリミング後の半導体装置の様子を示す平面図である。
【符号の説明】
【００５９】
９０，１００〜１０５  半導体装置
１  半導体基板
２〜６  絶縁膜
１０  ＬＯＣＯＳ（領域）
１１〜１５  ＬＯＣＯＳ領域
１１ａ〜１１ｃ，１２ｄ〜１２ｆ，１３ｇ〜１３ｉ  ＬＯＣＯＳ
Ｐａ〜Ｐｉ，Ｐｊ１〜Ｐｋ２，Ｐｌ〜Ｐｎ  パターン部分
２０〜２２  薄膜抵抗
２２ａ〜２２ｄ  抵抗部分
Ｔ１〜Ｔ８  トリミング
１００ｔ  トリミングテスト領域
Ｐｔａ〜Ｐｔｃ  テストパターン
１１ｔ  テストＬＯＣＯＳ領域
１１ｔａ〜１１ｔｃ  ＬＯＣＯＳ
２１ｔ  テスト薄膜抵抗
Ｔｔ１〜Ｔｔ３  トリミング
【図１】
2006080229.tif 000003
【図２】
2006080229.tif 000004
【図３】
2006080229.tif 000005
【図４】
2006080229.tif 000006
【図５】
2006080229.tif 000007
【図６】
2006080229.tif 000008
【図７】
2006080229.tif 000009