(57)【要約】【課題】  線形出力特性領域と対数出力特性領域の間の変化点を制御可能にして変化点の電位の各光センサ回路毎のばらつきを安定的になくす光センサ回路等を提供する。【解決手段】  光センサ回路は、フォトダイオードＰＤ、ＭＯＳ型トランジスタＱ１、このトランジスタにゲート電圧とドレイン電圧を供給する電圧コントローラ１３等を備える。電圧コントローラは初期設定手段１５を含む。初期設定手段は、トランジスタＱ１のゲート電圧を所定時間だけ高いゲート電圧値ＶｇＨに設定し、ドレイン電圧を所定時間だけ低いドレイン電圧値ＶｄＬに設定してフォトダイオードの静電容量要素の充電・放電を行い、その後にドレイン電圧をＶｄＨに設定し、所定時間が経過した後にゲート電圧をＶｇＬに設定する。ＶｇＨとＶｄＨとＶｄＬは「ＶｇＨ−ＶｄＨ＜Ｖｔｈ、かつ、ＶｇＨ−ＶｄＬ＞Ｖｔｈ、Ｖｔｈ：ＭＯＳ型トランジスタＱ１のしきい値電圧」の関係式を満たす。【選択図】      図１
2006345389.tif 000002
【特許請求の範囲】
【請求項１】
蓄電を行う静電容量要素を含みかつ光信号を電流信号に変換する光電変換素子と、この光電変換素子から出力される前記電流信号を弱反転状態で対数特性を有する電圧信号に変換するための変換用ＭＯＳ型トランジスタと、前記ＭＯＳ型トランジスタのゲートにゲート電圧を供給しかつドレインにドレイン電圧を供給する制御手段とを備える光センサ回路において、
前記制御手段は、
前記変換用ＭＯＳ型トランジスタの前記ゲート電圧を第１の所定時間だけ高いゲート電圧値（ＶｇＨ）に設定しかつ前記ドレイン電圧を第２の所定時間だけ低いドレイン電圧値（ＶｄＬ）に設定して前記光電変換素子の前記静電容量要素の充電・放電を行い、その後に前記ドレイン電圧を高いドレイン電圧値（ＶｄＨ）に設定し、さらに第３の所定時間が経過した後に前記ゲート電圧を低いゲート電圧値（ＶｇＬ）に設定すると共に、前記高いゲート電圧値（ＶｇＨ）と前記高いドレイン電圧値（ＶｄＨ）と前記低いドレイン電圧値（ＶｄＬ）を、
「ＶｇＨ−ＶｄＨ＜Ｖｔｈ、かつ、ＶｇＨ−ＶｄＬ＞Ｖｔｈ、ここでＶｔｈ：前記変換用ＭＯＳ型トランジスタのしきい値電圧」
の関係式が満たされるように設定する、という初期設定を行う初期設定手段を有する、
ことを特徴とした光センサ回路。
【請求項２】
前記制御手段は、前記変換用ＭＯＳ型トランジスタの前記高いゲート電圧値（ＶｇＨ）を、任意の電圧値に切り換えて設定する切換手段を有することを特徴とする請求項１記載の光センサ回路。
【請求項３】
前記変換用ＭＯＳ型トランジスタから出力される前記電圧信号を増幅するための増幅用ＭＯＳ型トランジスタを備えることを特徴とする請求項１または２記載の光センサ回路。
【請求項４】
前記増幅用ＭＯＳ型トランジスタから出力される電圧信号を選択的に出力させるための出力選択用ＭＯＳ型トランジスタを備えることを特徴とする請求項３記載の光センサ回路。
【請求項５】
前記光電変換素子の端子電圧に基づいて電荷を蓄積する他の静電容量要素と、
前記静電容量要素と前記他の静電容量要素の間で電荷を選択的に移動させるための電荷移動用ＭＯＳ型トランジスタとを備え、
前記初期設定手段は、
前記電荷移動用ＭＯＳ型トランジスタをオンすると共に、
前記変換用ＭＯＳ型トランジスタの前記ゲート電圧を前記第１の所定時間だけ前記高いゲート電圧値（ＶｇＨ）に設定しかつ前記ドレイン電圧を前記第２の所定時間だけ前記低いドレイン電圧値（ＶｄＬ）に設定し、前記光電変換素子の前記静電容量要素と前記他の静電容量要素の充電・放電を行い、その後に前記ドレイン電圧を前記高いドレイン電圧値（ＶｄＨ）に設定し、さらに前記第３の所定時間が経過した後に前記ゲート電圧を前記低いゲート電圧値（ＶｇＬ）に設定すると共に、前記高いゲート電圧値（ＶｇＨ）と前記高いドレイン電圧値（ＶｄＨ）と前記低いドレイン電圧値（ＶｄＬ）を前記関係式が満たされるように設定し、
その後、一定の露光時間の経過後に前記電荷移動用ＭＯＳ型トランジスタがオフして前記他の静電容量要素をオープン状態とした上で、前記出力選択用ＭＯＳ型トランジスタをオンにしてセンサ信号が出力されるようにした、
ことを特徴とする請求項４記載の光センサ回路。
【請求項６】
請求項１〜５のいずれか１項に記載された光センサ回路を１画素として撮像領域が形成されることを特徴とするイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光センサ回路およびイメージセンサに関し、特に、入射光の照度に応じた線形出力特性と対数出力特性を有し、かつダイナミックレンジが広いＭＯＳ型イメージセンサを実現するのに好適な光センサ回路、およびこの光センサ回路を１つの画素として用いて作製されるイメージセンサに関する。
【背景技術】
【０００２】
ＭＯＳ型イメージセンサの各画素を形成する光センサ回路の種類は３つの回路に分類できる。第１は入射光の照度（強度）の変化に対して線形出力特性を有する光センサ回路であり、第２は入射光の照度の変化に対して対数出力特性を有する光センサ回路であり、第３は低い照度の入射光に対して線形出力特性を有しかつ高い照度の入射光に対して対数出力特性を有する光センサ回路である。以下に、これらの光センサ回路を概説し、併せてその特性をＳＮ比、ダイナミックレンジ、残像、低照度時の感度等の点で評価する。
【０００３】
図２１に、線形出力特性を有する光センサ回路の回路例を示す。この光センサ回路１０１は、入射光（光信号）Ｌ１を検出して電気信号に変換する光センサ素子としてのフォトダイオードＰＤを備える。フォトダイオードＰＤは、寄生容量（配線の浮遊容量を含む）であるコンデンサＣ１を有している。光センサ回路１０１は、さらに、コンデンサＣ１の電荷を充放電するためのＭＯＳ型トランジスタＱ１と、コンデンサＣ１の端子電圧を増幅するためのＭＯＳ型トランジスタＱ２と、その増幅された端子電圧（Ｖout）を画素信号として選択的に出力させるＭＯＳ型トランジスタＱ３を備える。以下では、ＭＯＳ型トランジスタＱ１を「第１ＭＯＳ型トランジスタＱ１」と記し、ＭＯＳ型トランジスタＱ２を「第２ＭＯＳ型トランジスタＱ２」と記し、ＭＯＳ型トランジスタＱ３を「第３ＭＯＳ型トランジスタＱ３」と記す。第３ＭＯＳ型トランジスタＱ３のドレイン端子には抵抗Ｒが接続されている。
【０００４】
第１ＭＯＳ型トランジスタＱ１のゲート端子Ｇ１およびドレイン端子Ｄ１は電圧コントローラ１０２によって所要の電圧Ｖ１，Ｖ２が印加される。また第３ＭＯＳ型トランジスタＱ３のゲート端子Ｇ３および抵抗Ｒの外側端子Ｔ１には同じく電圧コントローラ１０２等（画素選択回路等）によって所要の電圧Ｖ３，Ｖ４が印加される。上記の電圧コントローラ１０２によって出力される所要の電圧Ｖ１〜Ｖ４の発生のタイミングは、タイミング信号発生部１０３によって指示される。
【０００５】
上記光センサ回路１０１の動作を説明する。第１ＭＯＳ型トランジスタＱ１のドレイン電圧Ｖ２をハイレベルに維持した状態で、初期化のタイミングで、第１ＭＯＳ型トランジスタＱ１のゲート電圧Ｖ１をハイレベルにする。これにより、フォトダイオードＰＤのコンデンサＣ１に残っている電荷は第１ＭＯＳ型トランジスタＱ１のドレインに排出される。その後、ゲート電圧Ｖ１をローレベル（０Ｖ）に切り換え、第１ＭＯＳ型トランジスタＱ１をオフする。その後、さらにフォトダイオードＰＤのコンデンサＣ１に電荷の蓄積を行わせる。電荷の蓄積で生じたコンデンサＣ１に端子電圧は第２ＭＯＳ型トランジスタＱ２のゲートに印加される。フォトダイオードＰＤでの一定の露光時間の経過後に、第３ＭＯＳ型トランジスタＱ３をオンにすると、第３ＭＯＳ型トランジスタＱ３のドレインから光信号が電圧Ｖoutとして出力される。
【０００６】
上記光センサ回路１０１において、フォトダイオードＰＤに流れる光電流は、フォトダイオードＰＤのコンデンサＣ１に充電された電荷の放電電流により支配される。従って、光センサ回路１０１のセンサ出力である出力電圧Ｖoutは、放電電流に比例した線形出力特性を示すことになる。光センサ回路１０１は、露光時間に基づいてセンサ出力を制御できることから、蓄積型イメージセンサとなる。しかし、光センサ回路１０１の回路構成によれば、出力される出力電圧Ｖoutは入射光Ｌ１の強度に比例するため、強い光が入射した場合は飽和し、ダイナミックレンジは広くとれないという問題を有している。
【０００７】
光センサ回路１０１に類似した回路構成を有する光センサ回路は、特許文献１の図７等に示されている。
【０００８】
次に図２２に対数出力特性を有する光センサ回路の回路例を示す。図２２において、上記の図２１で説明した要素と実質的に同一の要素には同一の符号を付し、これらの要素に関して重複する詳細説明を省略する。この光センサ回路２０１では、光センサ回路１０１における第１ＭＯＳ型トランジスタＱ１の代わりにＭＯＳ型トランジスタＱ２１が用いられている。ＭＯＳ型トランジスタＱ２１では、ゲートがドレインに電気的に接続されている。ＭＯＳ型トランジスタＱ２１は、第１ＭＯＳ型トランジスタＱ１に対応しかつこれに代わるものであるので、「第１ＭＯＳ型トランジスタＱ２１」と記す。フォトダイオードＰＤ、コンデンサＣ１、第２ＭＯＳ型トランジスタＱ２、第３ＭＯＳ型トランジスタＱ３、抵抗Ｒ等のその他の回路構成は、図２１で説明したものと同じである。この光センサ回路２０１では、第１ＭＯＳ型トランジスタＱ２１によって、フォトダイオードＰＤのセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換するようにしている。
【０００９】
光センサ回路２０１において、第１ＭＯＳ型トランジスタＱ２１のゲートはそのドレインに接続され、ドレイン電圧とゲート電圧とを同一の一定のドレイン電圧Ｖ２に設定し、第３ＭＯＳ型トランジスタＱ３をオンにして出力電圧Ｖoutとして光信号を検出するようにしている。第３ＭＯＳ型トランジスタＱ３のゲート端子Ｇ３には電圧コントローラ１０２からハイレベルのゲート電圧が供給される。
【００１０】
光センサ回路２０１は、対数出力特性を利用するためダイナミックレンジを広くとることができる。しかし、光電流が第１ＭＯＳ型トランジスタＱ２１のチャネルを介して流れるため、蓄積型イメージセンサのように露光時間を長くしてＳ／Ｎ比を向上させることができない。従って上記光センサ回路１０１による蓄積型イメージセンサに比べて低照度の感度は劣る。さらに第１ＭＯＳ型トランジスタＱ２１に流れる電流が少ないと、そのチャネルのインピーダンスが高くなるため、残像を生じ易いという問題がある。
【００１１】
対数出力特性を有する光センサ回路は特許文献１に記載されている。
【００１２】
図２３に、低照度の入射光Ｌ１に対して線形出力特性を有しかつ高照度の入射光に対して対数出力特性を有する光センサ回路の回路例を示す。図２３に示した光センサ回路３０１の回路構成は上記の光センサ回路１０１と同じであり、図２１に示した要素と同一の要素には同一の符号を付し、説明を省略する。第１ＭＯＳ型トランジスタＱ１のゲートにはゲート電圧Ｖｇが供給され、そのドレインにはドレイン電圧Ｖｄが供給されるものとする。供給されるゲート電圧Ｖｇとドレイン電圧Ｖｄに関する電圧波形は図２４に示される。さらに光センサ回路３０１は、第１ＭＯＳ型トランジスタＱ１のドレイン電圧Ｖｄを所定値（Ｖｄ１）に設定し、ゲート電圧Ｖｇを所定時間（ｔ２−ｔ１）だけドレイン電圧Ｖｄより十分に高い電圧（Ｖｇ１：ハイレベル（Ｈ））に設定し、ソースに接続されたフォトダイオードＰＤのコンデンサＣ１の電荷の充放電を行うように制御される。この制御は、電圧コントローラ１０２とタイミング信号発生部１０３によって実行される。当該制御を実行する機能部分は「初期設定手段」と呼ばれる。その他の構成は図２１で説明した光センサ回路１０１と同じである。
【００１３】
光センサ回路３０１の動作を図２４に示したタイミングチャート（電圧波形図）を参照して説明する。ドレイン電圧Ｖｄは、第１ＭＯＳ型トランジスタＱ１に流れる電流が、ゲート電圧Ｖｇをローレベル（Ｌ）としたとき、弱反転状態で対数出力特性を有する電圧に変換される一定の電圧値（Ｖｄ１）に設定されている。
【００１４】
上記の状態において、ｔ１〜ｔ２の間でゲート電圧Ｖｇを高い電圧（Ｖｇ１：ハイレベル）に設定する。これにより、第１ＭＯＳ型トランジスタＱ１はオン状態となり、第１ＭＯＳ型トランジスタＱ１のチャネルインピーダンスは低抵抗となり、そのソース端子の電圧、すなわちコンデンサＣ１の端子電圧ＶＣ１をドレイン電圧Ｖｄに近い値に充電する。この動作を以下では「リセット動作」と呼ぶ。
【００１５】
次に、ｔ２の時点でゲート電圧Ｖｇがローレベルに切り換わる。ｔ２〜ｔ３の間においては、フォトダイオードＰＤに流れる光電流は、フォトダイオードＰＤのコンデンサＣ１に充電された電荷の放電電流が支配的となる。従って、時間間隔ｔ２〜ｔ３では、電荷の放電によりコンデンサＣ１の端子電圧ＶＣ１は低下し、センサ出力は放電電流に比例した線形出力を示す。時間間隔ｔ２〜ｔ３は線形出力領域３０２となる。電荷の放電によりコンデンサＣ１の端子電圧ＶＣ１がさらに低下すると、ｔ３の時点以降では、フォトダイオードＰＤに流れる光電流は、第１ＭＯＳ型トランジスタＱ１から供給される電流が支配的となり、センサ出力は対数特性を有する電圧に変換され、対数出力を示す。時間間隔ｔ３〜ｔ４は対数出力領域３０３となる。
【００１６】
光センサ回路３０１では、フォトダイオードＰＤの光電流が微小電流の場合にはコンデンサＣ１の放電電流に比例した電圧を検出する線形応答領域３０２を備えると共に、フォトダイオードＰＤの光電流が大電流の場合には対数特性を有する電圧を検出する対数応答領域３０３を備える。従って光センサ回路３０１は、微小な光を精度よく検出し、かつダイナミックレンジを広くすることができる。
【００１７】
さらに光センサ回路３０１は、コンデンサＣ１の積分作用によってノイズを平均化できるので、Ｓ／Ｎ比を向上でき、検出可能な光照度の下限をより低下させて高感度化を実現できる。よって、Ｓ／Ｎ比が高く、高感度で、かつダイナミックレンジが広い光センサ回路を実現できる。
【００１８】
しかし光センサ回路３０１によれば、これを１画素として２次元マトリクス状に接続して撮像領域を形成し、２次元イメージセンサを構成した場合、線形出力特性を有する領域と対数出力特性を有する領域との間の変化点が、画素毎にばらつくという問題がある。
【００１９】
図２５は、２次元イメージセンサにおける画素毎の入射光強度（横軸）とセンサ出力（縦軸）のばらつきを示した特性図である。この図では、一例として６個の画素に関して、各入射光強度におけるセンサ出力電圧を暗状態の出力電圧との差をとって描画したものである。このセンサ出力のばらつきは、第１ＭＯＳ型トランジスタＱ１のしきい値のばらつきに起因している。
【００２０】
上記のばらつきが生じる原因について図２６を参照して説明する。図２６では、横軸方向には光センサ回路３０１で作られた２つの画素Ａ，Ｂが示され、縦軸方向にはコンデンサ（寄生容量）Ｃ１の端子電圧ＶＣ１の電位状態を示す。端子電圧ＶＣ１を示す縦軸において、上側は「暗」に対応し、下側は「明」に対応している。上記のリセット動作の直後には、フォトダイオードＰＤのコンデンサＣ１の端子電圧ＶＣ１は、各画素Ａ，Ｂ共にドレイン電圧Ｖｄに相当する電位になる（状態３１０）。その後フォトダイオードＰＤに流れる光電流は、フォトダイオードＰＤのコンデンサＣ１に充電された電荷の放電電流が支配的となるから、放電により端子電圧ＶＣ１は低下し、センサ出力は放電電流に比例した線形出力特性（３０２Ａ，３０２Ｂ）を示す。電荷の放電により端子電圧ＶＣ１がさらに低下すると、第１ＭＯＳ型トランジスタＱ１から供給される電流が支配的となり対数出力特性（３０３Ａ，３０３Ｂ）を示す。
【００２１】
線形出力を示す領域（３０２Ａ，３０２Ｂ）と対数出力を示す領域（３０３Ａ，３０３Ｂ）との間の変化点（３０４Ａ，３０４Ｂ）は、第１ＭＯＳ型トランジスタＱ１のしきい値（Ｖｔｈ）と関係しているから、しきい値がＶthA，ＶthBのごとくばらついている場合、この変化点の電位は各画素で異なっている。しかし、リセット直後の端子電位は各画素ともドレイン電圧Ｖｄで共通であるから（状態３１０）、リセット直後の端子電位と上記変化点（３０４Ａ，３０４Ｂ）の電位との差は各画素Ａ，Ｂで異なることになる。このように、リセット直後の端子電位と上記変化点の電位差が各画素Ａ，Ｂで異なることに起因して、線形特性を有する領域が画素毎にばらついてしまう。
【００２２】
特許文献２は、光センサ回路３０１での上記問題点を解決する光センサ信号処理装置を開示している。この光センサ信号処理装置では、ＭＯＳ型イメージセンサにおける各画素の特性のばらつきに起因する固定パターンノイズを抑制し、各画素の出力が線形特性領域から対数特性領域に切り換わる変曲点での出力特性のばらつきを補正している。このため、各画素（光センサ回路）毎に出力値補正用のテーブルを設け、各画素の出力値を補正する。
【特許文献１】特開２０００−３２９６１６号公報
【特許文献２】特開平１１−２９８７９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
低照度の入射光に対して線形出力特性を有しかつ高照度の入射光に対して対数出力特性を有する光センサ回路では、前述の通り、線形出力特性の領域と対数出力特性の領域との間の変化点の電位が、各光センサ回路の第１ＭＯＳ型トランジスタＱ１のしきい値（Ｖｔｈ）に依存し、リセット直後の端子電位は各光センサ回路ともドレイン電圧Ｖｄで共通であるから、各光センサ回路すなわち各画素でばらついてしまう。そこで特許文献２によってその問題の解決案が提案される。
【００２４】
しかしながら、特許文献２によって提案される解決案では、各画素が出力値補正用のテーブルを持つ必要がある。さらに使用温度によるＭＯＳ型トランジスタの特性変化や経年変化が生じる。その結果、出荷時に設定された上記のテーブルの内容が、時間の経緯と共に実際の画素の特性とずれ、各画素毎に再びばらつきが生じるという問題が発生した。このため、特許文献２に開示される解決案によれば、実用性の観点で改良の余地が残るものである。
【００２５】
本発明の目的は、上記の課題に鑑み、入射光の照度に応じて線形出力特性と対数出力特性を有する光センサ回路で、線形出力特性領域と対数出力特性領域の間の変化点を制御可能にして変化点の電位の各光センサ回路毎のばらつきを安定的になくし、低照度等でＳ／Ｎ比が高く、高感度で、ダイナミックレンズが広く、かつ残像が少ない光センサ回路およびイメージセンサを提供することにある。
【課題を解決するための手段】
【００２６】
本発明に係る光センサ回路およびイメージセンサは、上記目的を達成するために、次のように構成される。
【００２７】
第１の光センサ回路（請求項１に対応）は、蓄電を行う静電容量要素（コンデンサＣ１）を含みかつ光信号を電流信号に変換する光電変換素子（フォトダイオードＰＤ等）と、この光電変換素子から出力される電流信号を弱反転状態で対数特性を有する電圧信号に変換するための変換用ＭＯＳ型トランジスタ（Ｑ１）と、ＭＯＳ型トランジスタ（Ｑ１）のゲートにゲート電圧を供給しかつドレインにドレイン電圧を供給する制御手段（電圧コントローラ１３およびタイミング信号発生部１４）とを備え、さらに制御手段は次のような初期設定手段（１５）を備える。すなわち初期設定手段（１５）は、変換用ＭＯＳ型トランジスタ（Ｑ１）のゲート電圧を第１の所定時間だけ高いゲート電圧値（ＶｇＨ）に設定しかつドレイン電圧を第２の所定時間だけ低いドレイン電圧値（ＶｄＬ）に設定して光電変換素子の静電容量要素の充電・放電を行い、その後にドレイン電圧を高いドレイン電圧値（ＶｄＨ）に設定し、さらに第３の所定時間が経過した後にゲート電圧を低いゲート電圧値（ＶｇＬ）に設定する機能を有する。上記において、さらに初期設定手段（１５）は、高いゲート電圧値（ＶｇＨ）と高いドレイン電圧値（ＶｄＨ）と低いドレイン電圧値（ＶｄＬ）が、「ＶｇＨ−ＶｄＨ＜Ｖｔｈ、かつ、ＶｇＨ−ＶｄＬ＞Ｖｔｈ、ここでＶｔｈ：変換用ＭＯＳ型トランジスタ（Ｑ１）のしきい値電圧」の関係式を満たすように設定する。
【００２８】
上記の構成を有する光センサ回路では次の作用を生じる。変換用ＭＯＳ型トランジスタ（Ｑ１）でサブスレショルド電流が流れて過渡特性を有している初期の状態において、上記の関係式を満足する高いゲート電圧値（ＶｇＨ）と低いゲート電圧値（ＶｇＬ）に基づき、変換用ＭＯＳ型トランジスタ（Ｑ１）の高いゲート電圧値（ＶｇＨ）を低いゲート電圧値（ＶｇＬ）に切り換えて設定すると、複数の光センサ回路の各々で、その電位差ΔＷ（ここで、ΔＷ＝Ｗ（Ｌｏｗ）−Ｗ（Ｈｉｇｈ）である。なおＷ（Ｌｏｗ）およびＷ（Ｈｉｇｈ）については、図４を参照して後述のＷに関する式（２）に基づいて定義され、これに関連して同様に電位差ΔＷも定義されている。）を変換用ＭＯＳ型トランジスタ（Ｑ１）の高いゲート電圧値（ＶｇＨ）と低いゲート電圧値（ＶｇＬ）との差で設定されるから、イメージセンサの各光センサ回路を構成する変換用ＭＯＳ型トランジスタ（Ｑ１）のしきい値電圧のばらつきに依存しない電位差にすることが可能となる。これにより、イメージセンサにおける異なる光センサ回路の各々の間において各電位差ΔＷを同一にすることが可能となる。以上のように、電位差ΔＷを任意に設定できるから、各光センサ回路（画素）の暗状態のセンサ検出電位となる光電変換素子の端子電圧（ＶＣ１）に対して、線形出力特性領域を示す範囲と対数出力特性領域を示す範囲を任意に制御することができ、これにより光センサ回路（画素）間の出力のばらつきをなくすことが可能となる。
【００２９】
第２の光センサ回路（請求項２に対応）は、上記の構成において、好ましくは、制御手段は、変換用ＭＯＳ型トランジスタ（Ｑ１）の高いゲート電圧値（ＶｇＨ）を、任意の電圧値に切り換えて設定する切換手段（３１）を有することを特徴とする。
【００３０】
第３の光センサ回路（請求項３に対応）は、上記の構成において、好ましくは、変換用ＭＯＳ型トランジスタ（Ｑ１）から出力される電圧信号を増幅するための増幅用ＭＯＳ型トランジスタ（Ｑ２）を備えるように構成される。
【００３１】
第４の光センサ回路（請求項４に対応）は、上記の構成において、好ましくは、増幅用ＭＯＳ型トランジスタ（Ｑ２）から出力される電圧信号を選択的に出力させるための出力選択用ＭＯＳ型トランジスタ（Ｑ３）を備えるように構成される。
【００３２】
第５の光センサ回路（請求項５に対応）は、上記の構成において、好ましくは、光電変換素子の端子電圧に基づいて電荷を蓄積する他の静電容量要素（コンデンサＣ２）と、上記の静電容量要素と他の静電容量要素の間で電荷を選択的に移動させるための電荷移動用ＭＯＳ型トランジスタ（Ｑ４）とを備えるように構成される。上記の初期設定手段（１５）は、電荷移動用ＭＯＳ型トランジスタ（Ｑ４）をオンすると共に、変換用ＭＯＳ型トランジスタ（Ｑ１）のゲート電圧を第１の所定時間だけ高いゲート電圧値（ＶｇＨ）に設定しかつドレイン電圧を第２の所定時間だけ低いドレイン電圧値（ＶｄＬ）に設定し、光電変換素子の静電容量要素と他の静電容量要素の充電・放電を行い、その後にドレイン電圧を高いドレイン電圧値（ＶｄＨ）に設定し、さらに第３の所定時間が経過した後にゲート電圧を低いゲート電圧値（ＶｇＬ）に設定すると共に、高いゲート電圧値（ＶｇＨ）と高いドレイン電圧値（ＶｄＨ）と低いドレイン電圧値（ＶｄＬ）を上記関係式が満たされるように設定する。その後、一定の露光時間の経過後に電荷移動用ＭＯＳ型トランジスタ（Ｑ４）がオフして他の静電容量要素をオープン状態とした上で、出力選択用ＭＯＳ型トランジスタ（Ｑ３）をオンにしてセンサ信号が出力されるようにする。
【００３３】
本発明に係るイメージセンサ（請求項６に対応）は、前述の第１から第５の光センサ回路を１画素として１次元または２次元の撮像領域が形成されることで特徴づけられる。
【発明の効果】
【００３４】
本発明によれば、変換用ＭＯＳ型トランジスタ（Ｑ１）でサブスレショルド電流が流れて過渡特性を有している初期の状態において、変換用ＭＯＳ型トランジスタ（Ｑ１）の高いゲート電圧値（ＶｇＨ）を低いゲート電圧値（ＶｇＬ）に切り換えて設定し、複数の光センサ回路で各々での電位差ΔＷ（＝Ｗ（Ｌｏｗ）−Ｗ（Ｈｉｇｈ））を変換用ＭＯＳ型トランジスタ（Ｑ１）の高いゲート電圧値（ＶｇＨ）と低いゲート電圧値（ＶｇＬ）との差で設定するようにしたため、各光センサ回路を構成する変換用ＭＯＳ型トランジスタ（Ｑ１）のしきい値電圧のばらつきに依存しない電位差にすることができる。そのため、イメージセンサにおける異なる光センサ回路の間において各電位差ΔＷを同一にすることができる。さらに、この電位差ΔＷを任意に設定できることから、各光センサ回路（画素）の暗状態のセンサ検出電位となる光電変換素子の端子電圧（ＶＣ１）に対して、線形出力特性領域を示す範囲と対数出力特性領域を示す範囲を任意に制御することができ、これにより光センサ回路（画素）間の出力のばらつきをなくすことができる。
【００３５】
以上に基づき、本発明によれば、入射光の照度に応じて線形出力特性と対数出力特性を有する光センサ回路で、線形出力特性領域と対数出力特性領域の間の変化点を制御することができ、変化点の電位の各光センサ回路毎のばらつきを安定的になくし、低照度等でＳ／Ｎ比が高く、高感度で、ダイナミックレンズが広く、さらに残像を少なくすることができる。
【発明を実施するための最良の形態】
【００３６】
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
【００３７】
図１〜図９を参照して本発明に係る光センサ回路の第１実施形態を説明する。図１は第１実施形態に係る光センサ回路の回路構成を示す。図１〜図９において、前述の「背景技術」の欄の説明で用いた図２１〜図２６で示した要素と実質的に同一の要素には同一の符号を付している。
【００３８】
光センサ回路１０は、光Ｌ１を検出して電気信号に変換する光センサ素子であるフォトダイオードＰＤと、フォトダイオードＰＤの寄生容量（配線等の浮遊容量を含む）であるコンデンサＣ１を備えている。コンデンサＣ１はフォトダイオードＰＤのアノード・カソード間に並列に接続されている。なおフォトダイオードＰＤは光センサ素子の一例であり、光センサ素子はこれに限定されない。
【００３９】
フォトダイオードＰＤに対して、そのセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換する変換用のＭＯＳ型トランジスタＱ１が備えられる。ＭＯＳ型トランジスタＱ１はドレイン１１ｄとソース１１ｓとゲート１１ｇを有する。フォトダイオードＰＤのカソードはＭＯＳ型トランジスタＱ１のソース１１ｓに接続されている。他方、フォトダイオードＰＤのアノードはアース端子に接続されている。
【００４０】
ＭＯＳ型トランジスタＱ１のドレイン端子１２ｄには電圧コントローラ１３からドレイン電圧Ｖｄが供給され、さらにそのゲート端子１２ｇには電圧コントローラ１３からゲート電圧Ｖｇが供給される。電圧コントローラ１３によって供給される電圧Ｖｄ，Ｖｇの供給タイミングはタイミング信号発生部１４によって指示される。電圧コントローラ１３によって供給される電圧Ｖｄの電圧波形図、および電圧コントローラ１３によって供給される電圧Ｖｇの電圧波形図は図２に示される。
【００４１】
光センサ回路１０からの出力電圧Ｖoutは、フォトダイオードＰＤまたはコンデンサＣ１の端子電圧ＶＣ１として取り出される。フォトダイオードＰＤで、光Ｌ１の照度（または強度）に応じて流れるセンサ電流は、センサ電圧に変換され、出力電圧Ｖoutとして検出される。出力電圧ＶoutはフォトダイオードＰＤ（またはコンデンサＣ１）の端子電圧ＶＣ１と一致している。
【００４２】
光センサ回路１０では、図２に示すような電圧波形を有するドレイン電圧Ｖｄとゲート電圧Ｖｇを供給することにより、光Ｌ１に応じた電気信号を得る。すなわち、タイミングｔ１〜ｔ２の時間間隔において、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇを高いゲート電圧値（ＶｇＨ）に設定し、かつドレイン電圧Ｖｄを低いドレイン電圧値（ＶｄＬ）に設定する。これにより、フォトダイオードＰＤのコンデンサＣ１での電荷の充放電を制御し、さらにフォトダイオードＰＤのコンデンサＣ１に蓄積された電荷を放電させることにより残像を抑制する。残像を抑制する動作を「リセット動作」と呼ぶ。
【００４３】
さらに図２に示すごとく、ｔ２の時点でＭＯＳ型トランジスタＱ１のドレイン電圧Ｖｄを高いドレイン電圧値ＶｄＨに設定する。この時、ゲート電圧Ｖｇの値はＶｇＨのままであり、変わらない。時点ｔ３の以降、ゲート電圧Ｖｇは低いゲート電圧値（ＶｇＬ）になる。
【００４４】
タイミングｔ１〜ｔ３の時間間隔におけるＭＯＳ型トランジスタＱ１の高いゲート電圧値ＶｇＨと、ｔ１〜ｔ２の間で設定されるＭＯＳ型トランジスタＱ１の低いドレイン電圧値ＶｄＬと、時点ｔ２以降に設定されるＭＯＳ型トランジスタＱ１の高いドレイン電圧値ＶｄＨは、それらの間の電位差が下記に示す関係式（１）を満たすように設定される。
【００４５】
ＶｇＨ−ＶｄＨ＜Ｖｔｈ、かつ、ＶｇＨ−ＶｄＬ＞Ｖｔｈ        …（１）
ここで、Ｖｔｈ：ＭＯＳ型トランジスタＱ１のしきい値電圧
【００４６】
すなわち、ゲート電圧値ＶｇＨとドレイン電圧値ＶｄＨの差はＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈより小さくなり、かつ、ゲート電圧値ＶｇＨとドレイン電圧値ＶｄＬの差はＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈより大きくなるように設定される。
【００４７】
ＭＯＳ型トランジスタＱ１におけるゲート電圧Ｖｇおよびドレイン電圧Ｖｄの各電圧値を、初期の状態について、上記のごとく図２に示される電圧波形パターンに基づいて制御し設定するのは、電圧コントローラ１３およびタイミング信号発生部１４の各々の動作に基づいて実行される。上記の電圧コントローラ１３およびタイミング信号発生部１４は
光センサ回路１０の制御手段を形成する。さらに電圧コントローラ１３およびタイミング信号発生部１４によって実現される上記の制御機能の部分を「初期設定手段１５」と呼ぶことにする。
【００４８】
次に図３〜図５を参照して、時点ｔ２以降、すなわちリセット動作以降の光センサ回路１０におけるセンサ出力について説明する。
【００４９】
図３は、ＭＯＳ型トランジスタＱ１の高いゲート電圧値ＶｇＨとしきい値電圧Ｖｔｈ、およびフォトダイオードＰＤの端子電圧ＶＣ１の関係を示している。
【００５０】
図３の左側ブロック２１の部分で示すように、時点ｔ２の直後、フォトダイオードＰＤの端子電圧ＶＣ１は、ＭＯＳ型トランジスタＱ１の高いゲート電圧値ＶｇＨに対してＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈに相当する電位差だけ低い電圧になるように、ナノ秒オーダ以下のスピードで急激に上昇する。
【００５１】
その後は、さらに時間が経過すると、図３の右側ブロック２２の部分に示すように、フォトダイオードＰＤの端子電圧ＶＣ１が上昇し、ＭＯＳ型トランジスタＱ１の高いゲート電圧値ＶｇＨとフォトダイオードＰＤの端子電圧ＶＣ１との電圧差が、ＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈより小さくなる。フォトダイオードＰＤの端子電圧ＶＣ１が上昇するのは、ＭＯＳ型トランジスタＱ１のチャネルインピーダンスが高くなり、サブスレショルド電流が流れるからである。
【００５２】
上記のごとくサブスレショルド電流が流れ過渡特性を有している状態のｔ３の時点で、ＭＯＳ型トランジスタＱ１の高いゲート電圧値ＶｇＨを低いゲート電圧値ＶｇＬに切り換える。
【００５３】
なお、時点ｔ２と時点ｔ３の間隔は、好ましくは、約マイクロ秒オーダの時間に設定される。このように時間間隔に設定することで、サブスレショルド電流が流れている状態にフォトダイオードＰＤの端子電圧ＶＣ１は到達する。高いゲート電圧値ＶｇＨと高いドレイン電圧ＶｄＨの差を、ＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈより小さくなるように設定した目的は、このようなサブスレショルド電流が流れている状態にフォトダイオードＰＤの端子電圧ＶＣ１を設定するためである。
【００５４】
時点ｔ３以降において、フォトダイオードＰＤの端子電圧ＶＣ１を検出することにより、図２の（Ｃ）に示すごとく光Ｌ１の入射光強度に応じた電気信号を得ることができる。時点ｔ３で、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇを高いゲート電圧値ＶｇＨから低いゲート電圧値ＶｇＬに変更する目的は、下記の式（２）で表される電圧（電位差）Ｗを高く設定するためである。この電圧（電位差）Ｗは電圧ＶＣ１と電圧（Ｖｇ−Ｖｔｈ）との差として求められている。
【００５５】
Ｗ＝ＶＣ１−（Ｖｇ−Ｖｔｈ）        …（２）
ここで、ＶＣ１：フォトダイオードＰＤの端子電圧
Ｖｇ：ＭＯＳ型トランジスタＱ１のゲート電圧
Ｖｔｈ：ＭＯＳ型トランジスタＱ１のしきい値電圧
【００５６】
上記の式（２）は、フォトダイオードＰＤの端子電圧ＶＣ１を、ゲート電圧Ｖｇよりしきい値電圧Ｖｔｈだけ低い電位（Ｖｇ−Ｖｔｈ）より高く設定するために得られる式である。このように端子電圧ＶＣ１を高く設定することによって、線形出力特性の領域を大きくすることができる。この理由を以下に図４を参照して詳細を説明する。
【００５７】
図４は、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇとしきい値電圧Ｖｔｈの関係、およびフォトダイオードＰＤの端子電圧ＶＣ１との関係を示している。ゲート電圧Ｖｇを低下させることにより、フォトダイオードＰＤの端子電圧ＶＣ１を保持したまま、ゲート電圧Ｖｇやしきい値電圧Ｖｔｈとの関係を変化させることができる。すなわち、図４中に特定の範囲として示された上記Ｗ、すなわち電位差Ｗを変化させることができる。
【００５８】
図４では、図中左側に示した電位関係から、ゲート電圧Ｖｇを高いゲート電圧値ＶｇＨからΔＶｇだけ低下させて低いゲート電圧値ＶｇＬにするという図中右側に示した電位関係への変化を示している。これにより、左側の電位関係に基づく範囲Ｗ（Ｈｉｇｈ）（＝ＶＣ１−（ＶｇＨ−Ｖｔｈ））は、右側の電位関係に基づく範囲Ｗ（Ｌｏｗ）（＝ＶＣ１−（ＶｇＬ−Ｖｔｈ））に変化する。ここでゲート電圧Ｖｇに関してＶｇＬ＝ＶｇＨ−ΔＶｇという関係がある。これによりＷ（Ｌｏｗ）＞Ｗ（Ｈｉｇｈ）という関係が得られる。こうしてゲート電圧Ｖｇを、高いゲート電圧値ＶｇＨから低いゲート電圧値ＶｇＬへΔＶｇだけ変化させることにより、範囲（電位差）Ｗを大きくすることができる。
ここでさらに、電位差ΔＷを、ΔＷ＝Ｗ（Ｌｏｗ）−Ｗ（Ｈｉｇｈ）として定義する。このように電位差ΔＷを定義すると、電位差ΔＷについては、光センサ回路１０のＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇを適宜に変化させることによりΔＷ＞０の状態で任意の値に変化させることが可能となる。
【００５９】
また図５は、ＭＯＳ型トランジスタＱ１の低いゲート電圧値ＶｇＬとしきい値電圧Ｖｔｈの関係、フォトダイオードＰＤの端子電圧ＶＣ１、線形出力特性の範囲等との関係を示している。図５において、範囲２３は線形出力特性の領域を示し、範囲２４は対数出力特性の領域を示す。線形出力特性の領域２３と対数出力特性の領域２４との境界点２５は変化点である。
【００６０】
図５に示すごとく、フォトダイオードＰＤの端子電圧ＶＣ１を、任意の線形出力特性の範囲２３の電位に設定できるので、２次元ＭＯＳ型イメージセンサのように複数の画素で構成されるイメージセンサ（撮像領域）に適用する場合、ＭＯＳ型トランジスタの各画素のしきい値電圧のばらつきに起因する、光センサ回路の出力ばらつきを抑制する場合に有効である。
【００６１】
次に、図６〜図９を参照して、一例として２つの光センサ回路（画素）Ａ，Ｂの間での出力のばらつきを抑制する態様について説明する。
【００６２】
図６に示すように、時点ｔ２でのリセット動作以降では、光センサ回路Ａ，Ｂの各々において、前述したフォトダイオードＰＤの端子電圧ＶＣ１は、ＭＯＳ型トランジスタＱ１の設定されたゲート電圧に対して、ＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈに相当する電位差だけ低い電圧にナノ秒オーダ以下のスピードで急激に上昇する。この時、ＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈが光センサ回路Ａ，Ｂでばらついているため、端子電圧ＶＣ１は光センサ回路Ａ，Ｂの各々で異なる。すなわち、図６のブロック２６，２７のそれぞれで示すごとく、光センサ回路Ａの端子電圧はＶＣ１Ａとなり、光センサ回路Ｂの端子電圧はＶＣ１Ｂになっている。
【００６３】
この後、さらに時間が経過すると、図７に示すようになる。すなわち、図７の同ブロック２６，２７での光センサ回路Ａ，Ｂの各々で、フォトダイオードＰＤの端子電圧の電位（ＶＣ１Ａ，ＶＣ１Ｂ）の上昇と共に、ＭＯＳ型トランジスタＱ１の高いゲート電圧値ＶｇＨとフォトダイオードＰＤの端子電圧との電位差が、ＭＯＳ型トランジスタＱ１のしきい値電圧（ＶｔｈＡ，ＶｔｈＢ）以下となる。ＭＯＳ型トランジスタＱ１のチャネルインピーダンスが高くなるため、サブレショルド電流が流され、これによりフォトダイオードＰＤの端子電圧の電位（ＶＣ１Ａ，ＶＣ１Ｂ）が上昇する。
【００６４】
このように、サブスレショルド電流が流れて過渡特性を有している状態において、ＭＯＳ型トランジスタＱ１の高いゲート電圧値ＶｇＨを切り換えて低いゲート電圧値ＶｇＬに設定すると、図８に示すようになる。すなわち、２つの光センサ回路Ａ，Ｂにおいて、前述したＷ（Ｌｏｗ）とＷ（Ｈｉｇｈ）の電位差ΔＷ（＝Ｗ（Ｌｏｗ）−Ｗ（Ｈｉｇｈ））は、ＭＯＳ型トランジスタＱ１の高いゲート電圧値ＶｇＨと低いゲート電圧値ＶｇＬとの差（ΔＶｇ）で設定されるから、光センサ回路Ａ，Ｂの各々を構成するＭＯＳ型トランジスタＱ１のしきい値電圧のばらつきに依存しない電位差となる。従って、異なる光センサ回路Ａと光センサ回路Ｂにおいて各電位差ΔＷ（＝Ｗ（Ｌｏｗ）−Ｗ（Ｈｉｇｈ））は同一となる。
【００６５】
以上のように、電位差ΔＷを任意に設定できるから、各光センサ回路（画素）の暗状態のセンサ検出電位となるフォトダイオードＰＤの端子電圧ＶＣ１に対して、線形出力特性領域を示す範囲と対数出力特性領域を示す範囲を任意に制御することができ、これにより光センサ回路（画素）間の出力のばらつきをなくすことができる。
【００６６】
図９は、本実施形態に係るの光センサ回路１０とその駆動手法を複数（例えば６個）の光センサ回路に適用したときのセンサ出力特性である。図９のセンサ出力特性で明らかなように、６個の画素の間のセンサ出力値のばらつきはほとんど生じない。本実施形態に係る光センサ回路と駆動手法を用いれば、従来の光センサ回路で課題であった、リセット直後の端子電位と、線形出力特性範囲と対数出力特性範囲の間の変化点との電位差が、各画素で異なるという問題を解消することができる。
【００６７】
次に図１０を参照して本発明に係る光センサ回路の第２の実施形態を説明する。図１０において、図１で説明した要素と実質的に同一の要素には同一の符号を付している。
【００６８】
図１０に示す光センサ回路３０では、電圧コントローラ１３とタイミング信号発生１４によって構成される初期設定手段１５に基づいてＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇを高いゲート電圧値ＶｇＨに設定する場合に、当該初期設定手段１５に、当該高いゲート電圧値ＶｇＨに係る電圧値を任意に設定できるようにした切換手段３１を備えるように構成されている。この光センサ回路３０によれば、図２に示すように、光センサ回路１０の各部を駆動するための駆動用制御信号Ｖｇ，Ｖｄを与えることにより、光Ｌ１に応じた電気信号が得られる。
【００６９】
上記のごとく、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇを高いゲート電圧値ＶｇＨに設定する時の当該電圧値を、切換手段３１によって任意に切り換えて設定することができるようにしたため、第１実施形態で説明した電位差ΔＷを任意に設定することができる。従って第２実施形態に係る光センサ回路３０によれば、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇの高いゲート電圧値ＶｇＨを上記のごとく設定することができ、これにより、センサ出力特性において線形出力特性範囲と対数出力特性範囲を任意に設定することができる。
【００７０】
図１１に、第２実施形態に係る光センサ回路３０によって得られるセンサ出力特性の特性パターンを示す。図１１の横軸は対数目盛（log）になっている。ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇの高いゲート電圧値ＶｇＨを任意に切り替えて、撮影条件に見合った最適な状態でセンサ信号を出力させることができる。ゲート電圧Ｖｇの高いゲート電圧値ＶｇＨに関してΔＶｇを「小」から「大」へ変化させると、センサ出力特性は矢印３２のごとく変化する。
【００７１】
本発明に係る光センサ回路の変形例を図１２と図１３に示す。図１２は本発明の第３実施形態に係る光センサ回路を示し、図１３は本発明の第４実施形態に係る光センサ回路を示す。
【００７２】
図１２に示した第３実施形態に係る光センサ回路４０は、第１または第２の実施形態に係る光センサ回路の回路要素に対してセンサ出力電圧を増幅するための第２のＭＯＳ型トランジスタＱ２が付設されている。前述の実施形態で説明した要素と実質的に同一の要素には同一の符号を付している。ただし、ＭＯＳ型トランジスタＱ１のゲート端子１２ｇには電圧Ｖ１が供給され、ドレイン端子１２ｄには電圧Ｖ２が供給されている。ここでは、説明の便宜上、電圧Ｖ１，Ｖ２で示しているが、電圧Ｖ１は前述のゲート電圧Ｖｇと同一電圧であり、電圧Ｖ２は前述のドレイン電圧Ｖｄと同一電圧である。
【００７３】
第２のＭＯＳ型トランジスタＱ２に対して、フォトダイオードＰＤのセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換する上記の変換用ＭＯＳ型トランジスタＱ１は第１のＭＯＳ型トランジスタであるとする。第２のＭＯＳ型トランジスタＱ２は、第１のＭＯＳ型トランジスタＱ１から出力されるセンサ電圧を増幅するための増幅用ＭＯＳ型トランジスタである。
【００７４】
上記の光センサ回路４０では、センサ出力電圧であるフォトダイオードＰＤの端子電圧ＶＣ１がＭＯＳ型トランジスタＱ２のゲート４１ｇに印加されている。ＭＯＳ型トランジスタＱ２のドレイン端子４２ｄにはドレイン電圧Ｖ３が電圧コントローラ等から供給され、ソース４１ｓはアース端子に接続されている。第２のＭＯＳ型トランジスタＱ２のドレイン４１ｄからセンサ出力電圧Ｖoutが増幅された状態で取り出される。
【００７５】
図１３に示した第４実施形態に係る光センサ回路５０では、上記の第３の実施形態に係る光センサ回路４０の回路要素に対して第３のＭＯＳ型トランジスタＱ３が付設される。図１３において、第３の実施形態で説明した要素と実質的に同一の要素には同一の符号を付している。
【００７６】
第３のＭＯＳ型トランジスタＱ３は、増幅用の第２のＭＯＳ型トランジスタＱ２から出力される電圧信号を選択的に出力させるための出力選択用ＭＯＳ型トランジスタである。
【００７７】
この光センサ回路５０では、ＭＯＳ型トランジスタＱ２のドレイン４１ｄとＭＯＳ型トランジスタＱ３のソース５１ｓが接続されている。第３のＭＯＳ型トランジスタＱ３のゲート端子５２ｇにはゲート電圧Ｖ３が供給される。第３のＭＯＳ型トランジスタＱ３のドレイン５１ｄには抵抗Ｒが接続され、抵抗Ｒの他端子５２ｄにはドレイン電圧Ｖ４が供給される。第３のＭＯＳ型トランジスタＱ３のドレイン５１ｄからセンサ出力電圧Ｖoutが取り出される。
【００７８】
上記のように構成された光センサ回路４０，５０において、図１４に示すように、各部を駆動するための制御信号（電圧信号Ｖ１，Ｖ２，Ｖ３，Ｖ４）を与えることにより、図１４のＶＣ１に示されるごとく入射される光Ｌ１に応じた電気信号が得られるようにしている。
【００７９】
図１５は本発明の第５実施形態に係る光センサ回路を示す。この光センサ回路６０では、上記の第４の実施形態に係る光センサ回路５０の回路要素に対してさらに第４のＭＯＳ型トランジスタＱ４が付設される。第４の実施形態で説明した要素と実質的に同一の要素には同一の符号を付している。この光センサ回路６０では、第４のＭＯＳ型トランジスタＱ４のソース６１ｓがフォトダイオードＰＤのカソードに接続され、そのドレイン６１ｄがＭＯＳ型トランジスタＱ２のゲート４１ｇに接続される。またＭＯＳ型トランジスタＱ４のゲート６１ｇのゲート端子６２ｇには電圧Ｖ５が供給される。
【００８０】
上記の光センサ回路６０では、第４実施形態の光センサ回路５０の構成において、さらに電荷を蓄積するコンデンサＣ２と、電荷移動用の第４のＭＯＳ型トランジスタＧ４を備える。第４のＭＯＳ型トランジスタＱ４は、コンデンサＣ１とコンデンサＣ２の間で電荷を選択的に移動させるための電荷移動用ＭＯＳ型トランジスタである。前述の初期設定手段１５は、図１６に示したタイミング信号に基づいて、次のようにＭＯＳ型トランジスタＱ１〜Ｑ４を制御・設定する。
【００８１】
電圧Ｖ５によって電荷移動用の第４のＭＯＳ型トランジスタＱ４がオンされた状態において、ＭＯＳ型トランジスタＱ１〜Ｑ３を制御・設定する。
【００８２】
第１のＭＯＳ型トランジスタＱ１のゲート電圧Ｖ１をｔ１〜ｔ３の間の所定時間だけ高いゲート電圧値ＶｇＨに設定しかつドレイン電圧Ｖ２をｔ１〜ｔ２の間の所定時間だけ低いドレイン電圧値ＶｄＬに設定し、フォトダイオードＰＤのコンデンサＣ１とコンデンサＣ２の充電・放電を行う。その後にドレイン電圧Ｖ２を高いドレイン電圧値ＶｄＨに設定し、さらに上記の所定時間が経過した後（時点ｔ３）にゲート電圧Ｖ１を低いゲート電圧値ＶｇＬに設定すると共に、高いゲート電圧値ＶｇＨと高いドレイン電圧値ＶｄＨを前述の関係式（１）が満たされるように設定する。
【００８３】
その後、一定の露光時間の経過後（時点ｔ４）に電荷移動用の第４のＭＯＳ型トランジスタＱ４がオフされる。これによりコンデンサＣ２をオープン状態とした上で、出力選択用の第３のＭＯＳ型トランジスタＱ３をオンにしてセンサ信号を出力する。
【００８４】
光センサ回路６０では、上記のごとく、図１６に示すような回路各部を駆動するための制御信号（電圧信号Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５）を与えることにより、照射された光Ｌ１の入射光強度に応じた電気信号が得られる。
【００８５】
なお光センサ回路６０の回路構成にあっては、ｔ４の時点以降にＭＯＳ型トランジスタＱ４がオフ状態になると、コンデンサＣ２の電荷が保持されることになり、次にＭＯＳ型トランジスタＱ４をオンにするまではコンデンサＣ２の電荷は一定に保持される。つまり、ＭＯＳ型トランジスタＱ４がオフの期間、換言すればコンデンサＣ２の電荷保持期間は、コンデンサＣ１の端子電圧が変化しても画素からセンサ出力信号としては、同じ出力信号が得られることになる。従って、図１５に示した光センサ回路６０を図１６に示したタイミング信号に基づいて動作させることによって、残像の影響がなく、かつダイナミックレンジの広い対数出力を有するシャッタ機能を有した画素を実現できるようになる。
【００８６】
以上に説明した本発明による光センサ回路１０，３０，４０，５０，６０を１画素分の構成要素として、それを１次元状または２次元状に配設することによってイメージセンサを構成することができる。
【００８７】
図１７は、一例として図１３に示した光センサ回路５０を１画素（Ｓ）として２次元のマトリクス状に配設して成る矩形の撮像領域７１を有するイメージセンサの構成例を示している。図１７中、ブロック１３は前述の電圧コントローラ、ブロック７２は各画素Ｓに共通に設けられた画素選択回路であり、ブロック７３は各画素Ｓの画素信号を順次出力させるための信号選択回路である。電圧コントローラ１３から電圧Ｖ１，Ｖ２が供給され、画素選択回路７２から電圧Ｖ３が供給され、端子５２ｄには電圧Ｖ４が供給される。
【００８８】
図１８は、一例として図１５に示した光センサ回路６０を１画素として２次元のマトリクス状に配設して成る矩形の撮像領域７１を有するイメージセンサの構成例を示している。図１８中、ブロック１３は前述の電圧コントローラ、ブロック７２は各画素Ｓに共通に設けられた画素選択回路であり、ブロック７３は各画素Ｓの画素信号を順次出力させるための信号選択回路である。電圧コントローラ１３から電圧Ｖ１，Ｖ２，Ｖ５が供給され、画素選択回路７２から電圧Ｖ３が供給され、端子５２ｄには電圧Ｖ４が供給される。
【００８９】
ここで、図１４および図１６に示された前述の電圧Ｖ１，Ｖ２の設定と利点に関して、図１９と図２０を参照して説明を付加する。
【００９０】
図１９は、前述した電圧Ｖ１と電圧Ｖ２を取り出して示したタイミング波形図である。図１９で、電圧Ｖ１が高電圧値である時における電圧Ｖ２の低電圧値の設定時間は、フォトダイオードＰＤにおける電荷の充放電に必要な時間を確保できればよく、電圧Ｖ１の立上りと電圧Ｖ２の立下りのタイミングは任意である。このタイミングの例について、実施例１〜３を図２０に示す。
【００９１】
また電圧Ｖ２については、低電圧値とすることで、対数変換トランジスタのゲートはオープン状態になり、フォトダイオードＰＤの電荷の充放電が行われる。電圧Ｖ２が高電圧値になることで、速やかにトランジスタしきい値電圧に依存した電圧まで、フォトダイオードＰＤの電位は上昇する。
【００９２】
また図１９では、電圧Ｖ２の立上りと電圧Ｖ１の立下りの間の期間Ｔが示されている。この期間Ｔは、サブスレッショルド電流が流れ始める状態に到達することで、各画素内のトランジスタのしきい値に応じたフォトダイオード電位となるから、マイクロ秒オーダの期間で十分である。この期間Ｔを短くすることにより、フォトダイオードのリセット後に線形出力動作に早く移行することができる。従って、積分時間を長くとることができるため、低照度露光時に高感度となる。
【００９３】
なお、上記の各実施形態の説明ではＭＯＳ型トランジスタをｎチャネル型として説明したが、その代わりにｐチャネル型のＭＯＳ型トランジスタを用いることができるのは勿論である。
【００９４】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【産業上の利用可能性】
【００９５】
本発明は、撮像装置であるＭＯＳ型イメージセンサの１次元または２次元のイメージセンサを形成する光センサ回路（または画素）として利用される。
【図面の簡単な説明】
【００９６】
【図１】本発明に係る光センサ回路の第１実施形態の電気回路図である。
【図２】第１実施形態に係る光センサ回路の各部の信号状態を示すタイミング波形図である。
【図３】第１実施形態に係る光センサ回路のＭＯＳ型トランジスタＱ１のＶｇＨとＶｔｈとＶＣ１の関係を説明する図である。
【図４】第１実施形態に係る光センサ回路のＭＯＳ型トランジスタＱ１のＶｇとＶｔｈとＶＣ１の関係を説明する図である。
【図５】第１実施形態に係る光センサ回路のＭＯＳ型トランジスタＱ１のＶｇＬとＶｔｈとＶＣ１と線形出力範囲の関係を説明する図である。
【図６】第１実施形態に係る光センサ回路Ａ，ＢのＭＯＳ型トランジスタＱ１のＶｇＨとＶｔｈとＶＣ１の関係を説明する図である。
【図７】第１実施形態に係る光センサ回路Ａ，ＢのＭＯＳ型トランジスタＱ１のＶｇＨとＶｔｈとＶＣ１の関係を説明する図である。
【図８】第１実施形態に係る光センサ回路Ａ，ＢのＭＯＳ型トランジスタＱ１のＶｇＨとＶｔｈとＶＣ１の関係（ゲート電圧をΔＶｇ低下させた後）を説明する図である。
【図９】第１実施形態に係る光センサ回路で構成されたイメージセンサの各光センサ回路のセンサ出力特性を示すグラフである。
【図１０】本発明に係る光センサ回路の第２実施形態の電気回路図である。
【図１１】第２実施形態に係る光センサ回路のセンサ出力の変化特性を示すグラフである。
【図１２】本発明に係る光センサ回路の第３実施形態の電気回路図である。
【図１３】本発明に係る光センサ回路の第４実施形態の電気回路図である。
【図１４】第３または第４の実施形態に係る光センサ回路の各部の信号状態を示すタイミング波形図である。
【図１５】本発明に係る光センサ回路の第５実施形態の電気回路図である。
【図１６】第５実施形態に係る光センサ回路の各部の信号状態を示すタイミング波形図である。
【図１７】本発明の第４実施形態に係る光センサ回路を利用して構成されたイメージセンサを示す電気回路図である。
【図１８】本発明の第５実施形態に係る光センサ回路を利用して構成されたイメージセンサを示す電気回路図である。
【図１９】電圧Ｖ１，Ｖ２のみを取り出して示したタイミング波形図である。
【図２０】電圧Ｖ１の立上りと電圧Ｖ２の立下りのタイミングの例について３つの実施例１〜３を示すタイミング波形図である。
【図２１】線形出力特性を有する従来の光センサ回路の電気回路図である。
【図２２】対数出力特性を有する従来の光センサ回路の電気回路図である。
【図２３】線形出力特性と対数出力特性を有する従来の光センサ回路の電気回路図である。
【図２４】線形出力特性と対数出力特性を有する従来の光センサ回路の各部の信号状態を示すタイミング波形図である。
【図２５】線形出力特性と対数出力特性を有する従来の光センサ回路で形成されたイメージセンサの各光センサ回路のセンサ出力特性を示すグラフである。
【図２６】線形出力特性と対数出力特性を有する従来の光センサ回路で形成されたイメージセンサの問題点を説明する図である。
【符号の説明】
【００９７】
１０      光センサ回路
１３      電圧コントローラ
１４      タイミング信号発生
１５      初期設定手段
３０      光センサ回路
３１      切換手段
４０      光センサ回路
５０      光センサ回路
６０      光センサ回路
ＰＤ      フォトダイオード
Ｃ１      コンデンサ
Ｃ２      コンデンサ
Ｑ１      変換用ＭＯＳ型トランジスタ
Ｑ２      増幅用ＭＯＳ型トランジスタ
Ｑ３      出力選択用ＭＯＳ型トランジスタ
Ｑ４      電荷移動用ＭＯＳ型トランジスタ
【図１】
2006345389.tif 000003
【図２】
2006345389.tif 000004
【図３】
2006345389.tif 000005
【図４】
2006345389.tif 000006
【図５】
2006345389.tif 000007
【図６】
2006345389.tif 000008
【図７】
2006345389.tif 000009
【図８】
2006345389.tif 000010
【図９】
2006345389.tif 000011
【図１０】
2006345389.tif 000012
【図１１】
2006345389.tif 000013
【図１２】
2006345389.tif 000014
【図１３】
2006345389.tif 000015
【図１４】
2006345389.tif 000016
【図１５】
2006345389.tif 000017
【図１６】
2006345389.tif 000018
【図１７】
2006345389.tif 000019
【図１８】
2006345389.tif 000020
【図１９】
2006345389.tif 000021
【図２０】
2006345389.tif 000022
【図２１】
2006345389.tif 000023
【図２２】
2006345389.tif 000024
【図２３】
2006345389.tif 000025
【図２４】
2006345389.tif 000026
【図２５】
2006345389.tif 000027
【図２６】
2006345389.tif 000028