(57)【要約】【課題】 微細なパターンを有する被写体も検出可能であると共に、焦点検出精度が高くかつ応答性、低輝度限界性能も向上させた光電変換装置を提供することを目的とする。【解決手段】フォトダイオードＰＤ１〜ＰＤｎはスイッチSW12,SW23,SW34,SW2P,SW3P,SW4P等を切換えることにより、サンプルピッチを切り換えられるように構成されており、それぞれ独立して、各フォトダイオード毎に画素増幅回路Ｅ１〜Ｅｎに入力する場合と、サンプルピッチ４倍、即ちフォトダイオードＰＤ１〜ＰＤ４、ＰＤ５〜ＰＤ８・・・のユニットをサンプルピッチとして画素増幅回路Ｅ１〜Ｅｎに入力する場合を切り換えて動作することができる。【選択図】図５
2006106765.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた電荷を発生する電荷蓄積型光電変換素子を所定のピッチで複数配列した光電変換素子アレイと、
隣接する光電変換素子を結合または分離して、上記光電変換素子の画素信号を加算させて出力させる粗い画素ピッチと、前記光電変換素子の画素信号を単独で出力させる細かい画素ピッチを切換える画素ピッチ切換手段と、
この画素ピッチ切換手段を制御し、上記光電変換素子アレイからの画素出力に基づいて焦点検出を制御する制御手段と、備え
前記制御手段は、粗い画素ピッチによる焦点検出が検出不能と判断するときには、画素ピッチ切換手段により画素ピッチを細かい画素ピッチに切換えさせて再度焦点検出を行わせる
ことを特徴とする光電変換装置。
【請求項２】
入射光量に応じた電荷を発生する電荷蓄積型光電変換素子を所定のピッチで複数配列した光電変換素子アレイと、
隣接する光電変換素子を結合または分離して、上記光電変換素子の画素信号を加算させて出力させる粗い画素ピッチと、前記光電変換素子の画素信号を単独で出力させる細かい画素ピッチを切換える画素ピッチ切換手段と、
この画素ピッチ切換手段を制御し、上記光電変換素子アレイからの画素出力に基づいて焦点検出を制御する制御手段と、備え
前記制御手段は、粗い画素ピッチによる焦点検出によって、デフォーカス量が一定以下と判断されたときには、画素ピッチ切換手段により画素ピッチを細かい画素ピッチに切換えて再度焦点検出を行わせる
を具備することを特徴とする光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷蓄積型光電変換素子を用いた光電変換装置に関し、特に、光電変換素子列から信号を出力する際の画素ピッチを変更できるようにしたものであり、例えばカメラの自動焦点検出装置等に適用できる光電変換装置に関する。
【背景技術】
【０００２】
従来より電荷蓄積型の光電変換素子を利用した光電変換装置については種々の提案がなされており、また、これを適用した焦点検出装置についての提案も既になされている。
【０００３】
上記の如き焦点検出装置においては、光電変換素子アレイは複数の光電変換素子が所定の画素ピッチを有して配列されて構成されている。ここで画素ピッチをより小さくするとより微細なパターンの被写体も検出が可能となる。しかしながら画素ピッチを小さくすると、焦点検出に必要な所定の情報を得るのに必要な電荷蓄積時間が増大し、応答性が悪くなるとともに検出可能な低輝度限界が上昇してしまうという欠点がある。
【０００４】
このような問題点を解決するために、特開昭６４―８０９２０号公報には、光電変換素子アレイ部の光電出力に関する画素ピッチの小さい第１の光電変換素子アレイと、第１の画素ピッチより大きい画素ピッチを有する第２の光電変換素子アレイとを有し、各々独立して電荷蓄積動作を行わせ、光電出力を読み出した後、第１及び第２の光電変換素子の光電出力に基づいて各々焦点検出演算を行い、両方の焦点検出結果のうち適切な方を選択する焦点検出が示されている。
【０００５】
また、特開昭６０―４９１３号公報には、光電変換素子の光電出力を読み出してＡＤ変換した後、複数個の光電出力データを加算して一個の光電出力として扱って焦点検出演算を行うことにより、演算時間を短縮することが提案されている。
【特許文献１】特開昭６４―８０９２０号公報
【特許文献２】特開昭６０―４９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特開昭６４―８０９２０号公報に記載の焦点検出装置は、第１及び第２光電変換素子アレイに対して、それぞれ電荷蓄積を制御する回路と光電出力を読み出す回路を必要とし、回路規模が非常に大きくなり、そのためコストアップになるという問題がある。また第１の光電変換素子アレイと第２の光電変換素子アレイの位置に差があるため、異なる被写体を検出してしまう可能性があるという不具合が存在する。また、上記特開昭６０―４９１３号公報に記載の焦点検出装置は、光電変換素子の電荷蓄積時間については従来と変わることがなく、さらに、ＡＤ変換した後に、複数個の光電出力データを加算して一個の光電出力として扱うので、ＡＤ変換誤差が積算され検出精度が悪化するという不具合がある。
【０００７】
本発明は、微細なパターンを有する被写体も検出可能であると共に、焦点検出精度が高くかつ応答性、低輝度限界性能も向上させた焦点検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の光電変換装置は、入射光量に応じた電荷を発生する電荷蓄積型光電変換素子を所定のピッチで複数配列した光電変換素子アレイと、隣接する光電変換素子を結合または分離して、上記光電変換素子の画素信号を加算させて出力させる粗い画素ピッチと、前記光電変換素子の画素信号を単独で出力させる細かい画素ピッチを切換える画素ピッチ切換手段と、この画素ピッチ切換手段を制御し、上記光電変換素子アレイからの画素出力に基づいて焦点検出を制御する制御手段と、備え  前記制御手段は、粗い画素ピッチによる焦点検出が検出不能と判断されたときには、画素ピッチ切換手段により画素ピッチを細かい画素ピッチに切換えさせて再度焦点検出を行わせることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、微細なパターンを有する被写体も検出可能であると共に、焦点検出精度が高くかつ応答性、低輝度限界性能も向上させた焦点検出装置を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して、本発明の発明の実施の形態を説明する。第１の発明の実施の形態は、本発明の基本的な構成を示す光電変換装置であって、図１に示す様に、所定のピッチを有する複数の光電変換素子から構成され、各光電変換素子が入射光量に応じた電荷を発生する電荷蓄積型の光電変換素子アレイ１と、光電変換素子アレイ１内の隣接する光電変換素子を結合または分離して画素ピッチを切り換える画素ピッチ切換手段２と、画素ピッチ切換手段２を制御すると共に、光電変換素子アレイ１の出力を得る制御手段３とから構成されている。
【００１１】
この第１の発明の実施の形態に係る光電変換装置では、同一の光電変換素子アレイ１内において、隣接する各光電変換素子の出力を、画素ピッチ切換手段２によって、結合または分離することにより、第１の画素ピッチと、この第１の画素ピッチより大きい第２の画素ピッチとに切り換えて使用することができる。そして制御手段３は、内部に設けられている共通の蓄積時間制御回路と読出回路を用いて、光電変換素子アレイ１の電荷蓄積制御と光電変換出力の読み出し制御を行う。
【００１２】
次に 図２〜図１２を参照して本発明の第２の実施の形態について説明する。図２は本発明の光電変換装置が搭載されたカメラの断面図である。このカメラはカメラボデイＢの下部に焦点検出装置ＦＤを有している。カメラボデイＢ内では撮影レンズＬを通過した被写体からの光束はメインミラーＭＭにより反射又は透過される。メインミラーＭＭで反射した光束はファインダＦＬに導かれ，メインミラーＭＭを透過した光束はサブミラーＳＭで反射されて焦点検出装置ＦＤに導かれる。焦点検出装置ＦＤは、撮影レンズＬを通過した光束を絞り込む視野マスクＳ、赤外光をカットする赤外カットフィルタＳＦ、光束を集めるためのコンデンサレンズＣ、光束を全反射する全反射ミラーＺＭ、光束を制限するセパレータ絞りＫ、光束を再結像させるセパレータレンズＨ、光電変換素子列とその処理回路からなるＡＦセンサＡＳとから構成されている。
【００１３】
図３は焦点検出装置ＦＤ内の光電変換素子列Ｐ上に被写体からの光束を導く焦点検出光学系の構成をさらに詳細に示すものである。図３において、Ｌは撮影レンズ、Ｓは視野マスク、Ｃはコンデンサレンズ、Ｋは撮影レンズＬの光軸に対して略対称に配置された開口部Ｋ１，Ｋ２を有するセパレータ絞り、Ｈ１，Ｈ２はセパレータ絞りＫ１，Ｋ２に対応してその後方に配置されたセパレータレンズである。なお図３では前述の全反射ミラーＺＭ，赤外カットフィルタＳｆについては省略している。
【００１４】
撮影レンズＬの領域Ｌ１を介して入射した被写体からの光束は視野マスクＳ、コンデンサレンズＣ、セパレータ絞りＫの開口部Ｋ２及びセパレータレンズＨ２を通り光電変換素子列Ｐ上に再結像される。Ｐ上に配置されている光電変換素子列はセパレータレンズＨ１、Ｈ２に対応して第１、第２の光電変換素子列ＰＤＡＬ，ＰＤＡＲを有している。撮影レンズが合焦即ち結像面Ｇ上に被写体像Ｉが形成される場合、その被写体像ＩはコンデンサレンズＣ及びセパレータレンズＨ１、Ｈ２によって、光軸Ｏに対して垂直な２次結像面Ｐ（光電変換素子列）上に再結像され、第１像Ｉ１、第２像Ｉ２となる。撮影レンズが前ピン即ち結像面Ｇの前方に被写体像Ｆが形成される場合には、２次結像面Ｐに形成される被写体像は、合焦時に比較して光軸Ｏにお互い近づき、第１像Ｆ１、第２像Ｆ２となる。撮影レンズが後ピン即ち結像面Ｇの後方に被写体像Ｒが形成される場合には、２次結像面Ｐに形成される被写体像は、合焦時に比較して光軸Ｏから離れ、第１像Ｒ１、第２像Ｒ２となる。これら第１像と第２像の間隔を検出することにより、撮影レンズの合焦状態を前ピン、後ピンを含めて検出することができる。具体的には第１像と第２像の光強度分布を光電変換素子列の出力より求めて両像の間隔を測定する。
【００１５】
図４は図３に示したカメラの電気制御ブロック図であり、まず各部の構成について説明する。図４において、ＣＬはカメラの制御装置で、例えば内部にＣＰＵ（中央処理装置）、ＲＯＭ，ＲＡＭ，ＡＤコンバータＡＤＣを有するコントローラである。コントローラＣＬの内部のＲＯＭに格納されたカメラのシークエンスプログラムに従ってカメラの一連の動作を行っている。またコントローラＣＬはその内部にＥ２ＰＲＯＭ３５を有しており、撮影レンズＬの焦点合わせ制御（ＡＦ制御）、測光等に関する補正データをボデイ毎に記憶することができる。
【００１６】
レンズ駆動部ＬＤはコントローラＣＬによって制御され、撮影レンズＬのフォーカシングレンズをレンズモータＭｌによって駆動する。測光部ＳＫは、被写体の輝度に応じた出力を発生し、コントローラＣＬはその測光出力をＡＤコンバータＡＤＣによりＡＤ変換して、測光値としてＲＡＭに格納する。１ＲＳＷ（ファーストレリーズスイッチ）、２ＲＳＷ（セカンドレリーズスイッチ）はレリーズ釦に連動したスイッチで、レリーズ釦の第１段階の押し下げにより１ＲＳＷがオンし、引き続いて第２段階の押し下げで２ＲＳＷがオンする。コントローラＣＬは１ＲＳＷで測光、ＡＦを行い、２ＲＳＷオンで露出動作とフィルム巻き上げを行う。
【００１７】
次に撮影レンズＬの焦点状態を検出するためのＡＦセンサＡＳ内部の構成について説明する。ＡＦセンサＡＳは光電変換素子列であるフォトダイオードアレイＰＤＡＬ，ＰＤＡＲ，処理回路ＳＡ，及びセンサ制御回路ＳＣＣから構成される。フォトダイオードアレイＰＤＡＬおよびＰＤＡＲは、前述の被写体像Ｒ１、Ｉ１、Ｆ１と被写体像Ｒ２、Ｉ２、Ｆ２をそれぞれ受光する位置に配置される。センサ制御回路ＳＣＣはコントローラＣＬからの４個の制御信号ＲＥＳ，ＥＮＤ，ＣＬＫ、ＰＴに応じてＡＦセンサ内部全体の動作を制御する。制御信号ＲＥＳはリセット信号であり、ＥＮＤ信号は電荷蓄積終了信号であり、ＣＬＫは信号の通信時に使用するクロックであり、ＰＴは画素ピッチを切換えるための制御信号である。ＡＦセンサＡＳは処理回路ＳＡよりモニタ出力ＭＤＡＴＡと蓄積信号出力ＳＤＡＴＡをコントローラＣＬ内部のＡＤコンバータＡＤＣに対して出力する。
【００１８】
図５に、ＡＦセンサＡＳのフォトダイオードアレイＰＤＡＬ、ＰＤＡＲ、処理回路ＳＡの回路図を示す。フォトダイオードアレイＰＤＡＬ，ＰＤＡＲは、フォトダイオードＰＤ１〜ＰＤｎから構成され、このフォトダイオード列ＰＤ１〜ＰＤｎのうち第１の所定範囲のフォトダイオードによってフォトダイオードアレイＰＤＡＬが構成され、第２の所定範囲のフォトダイオードによってフォトダイオードアレイＰＤＡＲが構成される。各フォトダイオードは入射する光量に応じた電荷をそれぞれ発生する。
【００１９】
本発明では、光電変換素子アレイ部のサンプルピッチを小さく設定した際の光電変換出力を用いて、より微細パターンの検出及びより高精度の検出を行い、一方、光電変換素子アレイのサンプルピッチを大きく設定した際の光電変換出力を用いて、より高速応答及びより低輝度限界の低い被写体の焦点検出ができるように構成している。サンプルピッチとしては、例えば３５ｍｍカメラとして充分微細なパターンにまで焦点検出を可能とするためには、フィルム面即ち焦点面（一次結像面）でのサンプルピッチが５０μｍ〜１００μｍ程度であればよいことが一般的に知られている。
【００２０】
ここでサンプルピッチとは画像処理に用いるデータ採取点の空間的な間隔を示すものである。この時、光電変換素子の画素ピッチは、撮影レンズの焦点面である一次像面換算でのサンプルピッチから求めることができ、二次像面換算、即ち焦点検出素子上での画素ピッチｐは一次像面換算でのサンプルピッチＰに再結像光学系の倍率Ｍを乗じることによって計算することができる。即ち、光電変換素子アレイ上でのサンプルピッチ、即ち画素ピッチｐは、ｐ＝Ｍ＊Ｐ と表すことができる。光電変換素子アレイの標準的な画素ピッチは、たとえば一次像面換算サンプルピッチＰ＝１００μｍ、再結像光学系倍率Ｍ＝０．３とすると、画素ピッチｐ＝３３μｍとなる。よって、画素ピッチｐ＜３３μｍとすればより細かいパターンの被写体の検出に好適であり、一方、画素ピッチｐ≧３３ｕｍとすればより低輝度被写体を検出に好適である。
【００２１】
次に 図５に戻って、ＡＦセンサＡＳの内部構成について説明する。フォトダイオードＰＤ１〜ＰＤｎは前述のようにサンプルピッチを切り換えられるように構成されており、それぞれ独立して、各フォトダイオード毎に画素増幅回路Ｅ１〜Ｅｎに入力される場合と、サンプルピッチ４倍、即ちフォトダイオードＰＤ１〜ＰＤ４、ＰＤ５〜ＰＤ８・・・のユニットをサンプルピッチとして画素増幅回路Ｅ１〜Ｅｎに入力される場合を切り換えて動作することができる。
【００２２】
フォトダイオードＰＤ１〜ＰＤ４を代表例として、以下説明する。フォトダイオードＰＤ１の出力は画素増幅回路Ｅ１に直接入力され、フォトダイオードＰＤ２、ＰＤ３、ＰＤ４の出力は各々スイッチＳＷ２ｐ，ＳＷ３ｐ、ＳＷ４ｐを介して画素増幅回路Ｅ２、Ｅ３、Ｅ４に入力される。またフォトダイオードＰＤ１〜ＰＤ４の各出力はＰＤ１〜ＰＤ２間、ＰＤ２〜ＰＤ３間、ＰＤ３〜ＰＤ４間にて各々スイッチＳＷ１２、ＳＷ２３、ＳＷ３４で接続されている。
【００２３】
通常サンプルピッチの場合はスイッチＳＷ１２、ＳＷ２３、ＳＷ３４をオフ、スイッチＳＷ２ｐ，ＳＷ３ｐ，ＳＷ４ｐをオンとする。即ち、フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４の各出力を各々独立して画素増幅回路Ｅ１、Ｅ２、Ｅ３、Ｅ４に入力する。一方サンプルピッチ４倍の場合は、スイッチＳＷ１２、ＳＷ２３、ＳＷ３４をオン、スイッチＳＷ２ｐ，ＳＷ３ｐ，ＳＷ４ｐをオフとする。即ちフォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４を一個のフォトダイオードとして扱い、その出力をまとめて画素増幅回路Ｅ１に入力する。
【００２４】
このサンプルピッチ切り換えは制御回路ＳＣＣからの信号(ＰＴにより行われる。通常サンプルピッチとサンプルピッチ４倍の場合のフォトダイオードＰＤ１〜ＰＤｎと画素増幅回路Ｅの接続関係をわかりやすいように切り換えスイッチを省略して各々図６、７に示す。即ち、図６は通常サンプルピッチの場合を示し、図７はサンプルピッチ４倍の場合を示す。画素増幅回路Ｅでは前記フォトダイオードアレイＰＤ１(ＰＤｎで発生する電荷をそれぞれ増幅し、それぞれの電荷量に対応する電圧信号に変換して蓄積信号Ｖｓ１〜Ｖｓｎを発生する。
【００２５】
このように本実施形態では、光電変換素子アレイのサンプルピッチを切り換え可能に構成し、大きい方の画素面積が小さい方の画素面積の４倍としているので、同一の信号蓄積量を得るのに１／４倍の時間ですむことになり、従来の焦点検出装置が小さい方の光電変換素子アレイのみで構成されていることからすると、被写体が暗い場合などは従来の焦点検出装置では電荷蓄積時間が長くなり応答性を悪化させていたのに対して、電荷蓄積時間が４分の１ですみ大幅な高速化を達成できる。
【００２６】
図８は画素増幅回路Ｅの一画素分に対応する詳細な構成を示す回路図である。フォトダイオードＰＤ１のアノードは接地ＧＮＤに接続され、カソードは初段アンプ部５１に入力される。この初段アンプ部５１は、反転増幅器Ａ１、積分コンデンサＣ１、スイッチＳＷ１、とからなり所謂「積分回路」を構成している。スイッチＳＷ１はセンサ制御回路ＳＣＣからの信号(ＲＥＳによりオン／オフ制御される。蓄積動作時はスイッチＳＷ１をオンとして積分コンデンサＣ１を初期化した後、スイッチＳＷ１をオフして蓄積動作を開始させ、蓄積量に応じた電圧が初段アンプ部５１の出力Ｖ１に発生する。
【００２７】
この初段アンプ部５１の出力Ｖ１は、２段目アンプ部５２の入力に接続されており、この２段目アンプ５２はコンデンサＣ２、Ｃ３、Ｃ４、反転増幅器Ａ２、バッファＡ３、スイッチＳＷ２およびＳＷ３とから構成され、サンプルホールド機能を有するとともに、増幅率が（Ｃ２／Ｃ３）の反転増幅回路となっている。これらのスイッチＳＷ２、ＳＷ３は各々センサ制御回路ＳＣＣからの信号(ＲＥＳ、(ＥＮＤによりそれぞれオン、オフ制御される。蓄積制御はスイッチＳＷ２、ＳＷ３をオンさせ各部を初期化し、その後、スイッチＳＷ２をオフして蓄積中の初段アンプ５１の出力Ｖ１を前記所定の増幅率で増幅して出力ＶＳ１を発生する。そして信号(ＥＮＤによりスイッチＳＷ３をオフするとホールドコンデンサＣ４にその時点での蓄積レベルに対応する電圧レベルを維持、即ちホールドして蓄積レベルを保持する。
【００２８】
次に図５に戻り説明を続ける。画素増幅回路Ｅの各出力Ｖｓ１〜ＶｓｎにはＰＭＯＳトランジスタＰ１〜Ｐｎのゲートが各々接続されている。但し、前述のサンプルピッチ切り換えに関して画素増幅回路Ｅ１、Ｅ２、Ｅ３、Ｅ４について説明すると、出力Ｖｓ１は直接、Ｖｓ２、Ｖｓ３、Ｖｓ４は各々スイッチＳＷ２ｅ、ＳＷ３ｅ、ＳＷ４ｅを介して接続されている。これらのＰＭＯＳトランジスタＰ１〜Ｐｎのドレインは全て接地ＧＮＤに接続され、一方ソースは全て共通に定電流負荷ＩＬに接続され、さらに出力をＭＤＡＴＡとするバッファＢ１に入力される。ここでＰＭＯＳトランジスタＰ１〜Ｐｎ、定電流負荷ＩＬ、バッファＢ１は画素増幅回路Ｅ１〜Ｅｎの各蓄積レベルのＭＡＸ値を検出し出力するピーク検出部６０を構成している。
【００２９】
即ち、最も入射光量の大きいフォトダイオードに対応する画素増幅回路ＥＣの出力に応じたモニタ信号をＭＤＡＴＡに出力する。通常サンプルピッチの場合は、スイッチＳＷ２ｅ、ＳＷ３ｅ、ＳＷ４ｅ及び対応する各スイッチをオンとして画素増幅回路Ｅの各出力Ｖｓ１〜Ｖｓｎの内のピーク検出を行う。一方サンプルピッチ４倍の場合は、スイッチＳＷ２ｅ、ＳＷ３ｅ、ＳＷ４ｅ及び対応する各スイッチをオフして有効な画素増幅回路Ｅの出力Ｖｓ１、Ｖｓ５、Ｖｓ９・・・の内からピーク検出を行う。なおこのサンプルピッチ切り換えは、制御回路ＳＣＣの信号(ＰＴによって行われる。通常サンプルピッチ、サンプルピッチ４倍の場合の各々について有効となるピーク検出部を図６、７に示す（図６は通常ピッチ、図７はサンプルピッチ４倍の場合である）。
【００３０】
次に画素増幅回路Ｅ１(Ｅｎの各出力Ｖｓ１〜ＶｓｎはさらにスイッチＳＷｓ１〜ＳＷｓｎを介して、共通に接続され、その出力をＳＤＡＴＡとするバッファＢ２に入力される。スイッチＳＷｓ１〜ＳＷｓｎは、センサ制御回路ＳＣＣからの信号(ＣＬＫをシフトレジスタＳＲに入力することにより、これに同期して順次オンされて、各画素増幅回路Ｅの出力をＳＤＡＴＡに順次出力させる。
【００３１】
図９はＡＦセンサＡＳの蓄積動作と蓄積信号読みだし動作を示すタイミングチャートである。まず、コントローラＣＬは信号ＰＴをＬ（サンプルピッチ小を示す）としてサンプルピッチを初期設定する。次に信号ＲＥＳをＨョＬ、ＥＮＤをＬョＨとすることにより画素増幅回路Ｅ内のスイッチＳＷ１、ＳＷ２、ＳＷ３をオンし、各部の初期化を行う。そして所定時間後に信号ＲＥＳをＬョＨとすることにより画素増幅回路Ｅ内のスイッチＳＷ１、ＳＷ２をオフし、蓄積動作を開始する。蓄積積動作中は各フォトダイオード毎の入射光量に応じた傾きで、各画素増幅回路出力Ｖｓ１〜Ｖｓｎのレベルが下降していく。画素のピーク値を示すＭＤＡＴＡにはこれらのＶｓ１〜Ｖｓｎのうちで最もレベルの低い出力（ＭＡＸ）に追従した出力がモニタ信号として出力される。コントローラＣＬはこのＭＤＡＴＡを所定のタイミングで、内蔵しているＡＤコンバータＡＤＣでＡＤ変換して、そのレベルをチェックする。
【００３２】
そして蓄積量が適正なレベルになと、信号ＥＮＤをＨョＬとすることにより画素増幅回路内のスイッチＳＷ３をオフし、全画素ブロックの蓄積を終了し、同時に各画素ブロックの蓄積レベルを保持する。そして蓄積動作を終了後、次に蓄積信号の読み出しを行う。ここで、読み出しクロックとして信号ＣＬＫを入力すると、シフトレジスタＳＲよりＳ１〜Ｓｎが出力され、スイッチＳｗｓ１〜Ｓｗｓｎが順次オンされ、各画素の蓄積信号が順次ＳＤＡＴＡに出力される。コントローラＣＬはＳＤＡＴＡ出力を信号ＣＬＫに同期してＡ／Ｄ変換して内部のＲＡＭに格納していき、全ての画素についての蓄積信号の読みだしが完了したところでその読み出し動作を終了する。
【００３３】
次にサンプルピッチ４倍の場合について説明する。まず、コントローラＣＬは信号ＰＴをＨ（サンプルピッチ大）としてサンプルピッチを初期設定する。以下通常サンプルピッチの場合と同様に信号ＲＥＳをＨョＬ、ＥＮＤをＬョＨとすることにより画素増幅回路Ｅ内各部の初期化を行い、所定時間後に信号ＲＥＳをＬョＨとすることにより画素増幅回路Ｅの蓄積動作を開始する。蓄積動作中は、通常サンプルピッチの蓄積時に比較して４倍の各フォトダイオード毎の入射光量に応じた傾きで、各画素増幅回路出力Ｖｓ１〜Ｖｓｎのレベルが下降していく。このときＭＤＡＴＡにはこれらのＶｓ１〜Ｖｓｎのうちで最もレベルの低い出力（ＭＡＸ）に追従した出力がモニタ信号として出力される。
【００３４】
コントローラＣＬはこのＭＤＡＴＡを所定のタイミングで、内蔵しているＡＤコンバータＡＤＣでＡＤ変換して、そのレベルをチェックし、蓄積量が適正なレベルになると、信号ＥＮＤをＨョＬとすることにより全画素ブロックでの蓄積を終了する。次に蓄積信号の読み出しを行う。ここで、信号ＣＬＫとして読み出しクロックを入力すると、シフトレジスタＳＲよりＳ１〜Ｓｎが出力されてスイッチＳｗｓ１〜Ｓｗｓｎが順次オンされ各画素の蓄積信号が順次ＳＤＡＴＡに出力される。ただしセンサデータとして有効な出力はＳ１、Ｓ５、Ｓ９・・・に対応した出力であるので、コントローラＣＬは有効なＳＤＡＴＡ出力のみを信号ＣＬＫに同期してＡ／Ｄ変換して内部のＲＡＭに格納していく。
【００３５】
次に、本発明の第２の実施の形態に係るカメラの動作について、 図１０に示すフローチャートに基づいて説明する。これは図４に示すコントローラＣＬの動作制御手順を示すメインルーチンである。まず、コントローラＣＬが動作を開始すると、図１０に示すメインルーチンが実行されて、最初にＥＥＰＲＯＭにあらかじめ記憶されている各種補正データや蓄積制御データを読み込み、ＲＡＭに展開する（Ｓ２００）。続くステップＳ２０１では、ファーストレリーズスイッチ１ＲＳＷがオンされているか否かを判断し、オフであれば、ステップＳ２０９に分岐する。一方、オンであれば、露出量を決定するために測光部ＳＫを動作させて被写体輝度を測定して「測光」を行い（Ｓ２０２），被写体に対する焦点状態を検出し、それに基づいて撮影レンズを合焦位置へ駆動させ、被写体にピントを合わせるサブルーチン「ＡＦ」をコールする（Ｓ２０３）。
【００３６】
このＡＦ動作の結果、撮影レンズＬが合焦したか否かを判別する（Ｓ２０４）。合焦していなければステップＳ２０８に進み、一方合焦している場合は、更にセカンドレリーズスイッチ２ＲＳＷがオンされているか否かを判別する（Ｓ２０５）。セカンドレリーズスイッチ２ＲＳＷがオンされていなければステップＳ２０８に進む。一方、オンされている場合は、サブルーチン「露出］を行うためにまず上記ステップＳ２０２で求めた測光値に基づいて決定された絞り値に撮影レンズの絞りを絞り込み、次にシャッタを制御して所定時間だけシャッタを開いて露出動作を行う（Ｓ２０６）。このシャッタ動作が終了したら絞りを開放状態に戻した後、撮影したフィルムを巻き上げて、次のコマの位置に給送し（Ｓ２０７）、一連の撮影動作を終了して続くステップＳ２０８に進み、不図示の表示装置ＬＣＤ、ＬＥＤの表示動作を制御し（Ｓ２０８）、その後、前記ステップＳ２０１に戻って同様の処理を繰り返す。
【００３７】
ステップＳ２０９では、シャッタに係わる１ＲＳＷや２ＲＳＷ以外のスイッチのどれかが操作されていることを想定して他のスイッチの状態を判定し（Ｓ２０９）、オンされていなければ上記ステップＳ２０８に進む。一方オンされているスイッチがある場合はそのオンされたスイッチに応じた処理を実行（Ｓ２１０）した後ステップＳ２０８に進む。
【００３８】
図１１には、図１０中のステップＳ２０３でコールされるサブルーチン「ＡＦ（自動焦点）」のフローチャートが示されている。このＡＦ動作では、まずステップＳ３００で初期状態を通常サンプルピッチに設定するために、それを示すフラグをセットし、制御信号ＰＴをＨとする。次にステップＳ３０１で蓄積中フラグを参照して、ＡＦセンサＡＳが蓄積中か否か判断し、まだ蓄積中であればステップＳ３０３に進み、蓄積中でなければ、ステップＳ３０２で蓄積終了フラグを参照して、ＡＦセンサＡＳの蓄積が終了したか否かを判断する。蓄積終了していればステップＳ３０４に進み、まだ蓄積終了していなければ続くステップＳ３０３に進む。
【００３９】
ステップＳ３０３ではサブルーチン「蓄積制御」をコールすることにより、ＡＦセンサＡＳの蓄積動作を開始すると共に、バッファＢ１からのモニタ出力ＭＤＡＴＡをチェックし、適正レベルに達しているか、蓄積リミット時間に達しているか否かを判定し、ＡＦセンサの蓄積制御を行なう。そして、蓄積動作中の場合には、このサブルーチンの中で蓄積中を示すフラグをセットする。そしてステップＳ３０１に戻る。
【００４０】
ステップＳ３０４では、ＡＦセンサＡＳにおいて蓄積された信号を、バッファＢ２よりセンサデータとして読み出す。これは、コントローラＣＬから読み出しクロックＣＬＫをＡＦセンサＡＳに与え、それに同期してＡＦセンサＡＳより出力されるセンサデータを、コントローラＣＬは順次ＡＤ変換してＲＡＭに格納する。続いて、このＲＡＭに格納されたセンサデータに基づいて焦点検出演算を行う（Ｓ３０５）。またここで蓄積中フラグ、蓄積終了フラグを初期化して次回の蓄積動作に備える。
【００４１】
そして、ステップＳ３０６において焦点検出演算結果が検出不能であるか否か判断し、検出可能であれば、ステップＳ３０７に進む。一方、検出不能ならばステップＳ３１１に進む。ステップＳ３０７では、上記焦点検出演算により求められたデフォーカス量が許容範囲内にあるかを判別して、範囲内にあれば合焦状態にあるのでステップＳ３１０に進み、合焦処理を行った後、リターンする。ステップＳ３１０の合焦処理では合焦を示す不図示のファインダ内ＬＥＤを点灯させたり、不図示のＰＣＶを発音させて合焦となったことを報知する。一方ステップＳ３０７にて、デフォーカス量が許容範囲外、即ち非合焦状態である場合には、Ｓ３０８にて上記ステップＳ３０５で求められたデフォーカス量に基づいてレンズ駆動量を計算する。そしてステップＳ３０９に進み、上記レンズ駆動量だけレンズを駆動を行う。その後は再度ステップＳ３０１に戻って同様にＡＦ動作を行い、合焦するまで蓄積動作(レンズ駆動を繰り返す。
【００４２】
一方ステップＳ３０６で検出不能であった場合は、ステップＳ３１１でセンサデータ及び後述する蓄積時間に基づいて、被写体が低輝度であるか否か判断する。低輝度である場合はステップＳ３１２に進み、サンプルピッチが通常か４倍モードであるかをフラグを参照して判別する。最初は通常サンプルピッチに設定されているので、ステップｓ３１３に進み、サンプルピッチを４倍に設定してステップＳ３０１に戻り、低輝度性能を向上して再度蓄積動作を行う。一方すでにサンプルピッチ４倍になっている場合はステップＳ３１４に進む。またステップＳ３１１にて低輝度ではない場合もステップＳ３１４に進む。ステップＳ３１４では、検出不能処理として、ファインダ内ＬＥＤを点滅させる等の検出不能を示す動作を行い、リターンする。
【００４３】
次に、図１２のフローチャートに基づいて、図１１のステップＳ３０２でコールしたサブルーチン「蓄積制御」について設明する。まず蓄積中フラグを参照して蓄積中か否かを判別し（Ｓ４００）、蓄積中でなければ、ＡＦセンサＡＳの蓄積を開始し蓄積中フラグをセットするとともに、コントローラＣＬ内部の不図示のカウンタを動作させ蓄積時間の計測を開始して（Ｓ４０１）、リターンする。次にステップＳ４００で蓄積中であれば、ステップＳ４０２に進み、前述のカウンタ出力に基づく蓄積時間ｔを蓄積リミット時間Ｔｌｍｔと比較し、蓄積時間ｔが蓄積リミット時間Ｔｌｍｔよりも大きい場合はステップＳ４０５に進み蓄積を終了し、蓄積終了フラグをセットする。
【００４４】
蓄積時間ｔが蓄積リミット時間Ｔｌｍｔ以下の場合はステップＳ４０３に進み、モニタ出力ＭＤＡＴＡのレベルをＡＤ変換する。そしてステップＳ４０４では、ＡＤ変換値Ｍを所定の判定値Ｍｔｈと比較する。そしてモニタレベルＭが判定値Ｍｔｈよりも小さい場合は、ステップＳ４０５に進み、蓄積を終了した後リターンする。一方そうでなければリターンする。
【００４５】
以上述べたように、被写体が低輝度であり通常サンプルピッチでは検出できない場合であっても、ＡＦセンサＡＳのサンプルピッチを４倍に切り換えて検出することにより、低輝度限界を４倍に向上させて検出することができる。さらにサンプルピッチの切り換えを同一の光電変換素子アレイを切り換えて実現しているので、サンプルピッチの切り換えで異なる被写体を検出してしまうことがない。あるいはＡＤ変換する前に画素出力を加算しているので、ＡＤ変換後の加算する場合に比べてＡＤ変換誤差が小さいという長所がある。
【００４６】
また、前述の測光処理（図１０ステップＳ２０２）の結果が所定の輝度値より低い場合は、予めサンプルピッチ４倍に設定してＡＦセンサの蓄積を開始するようにすれば、通常サンプルピッチによる蓄積及び焦点検出演算時間分のタイムラグ短縮とすることができる。
【００４７】
次に、本発明の第３の実施の形態について説明する。 図１３は前述の第２の実施の形態における図１１に対応するフローチャートを示すものであり、第２実施形態と本実施形態は、図１１と図１３のみ異なりその他は同一である。
【００４８】
まずステップＳ５００においてサンプルピッチの初期状態としてサンプルピッチ４倍に設定し、それを示すフラグをセットすると共に、制御信号ＰＴをＨにする。次にステップＳ５０１で蓄積中フラグを参照して、ＡＦセンサＡＳが蓄積中か否か判断し、まだ蓄積中であればステップＳ５０３に進み、蓄積中でなければ、ステップＳ５０２において蓄積終了フラグを参照して、ＡＦセンサＡＳの蓄積が終了したか否かを判断する。蓄積終了していればＳ５０４に進み、まだ蓄積終了していなければ続くステップＳ５０３に進む。
【００４９】
ステップＳ５０３では、図１２に記載のサブルーチン「蓄積制御」をコールすることにより、ＡＦセンサＡＳの蓄積動作を開始すると共に、ＡＦセンサＡＳのモニタ出力をチェックして蓄積終了か否かの判断を行い、蓄積終了でなければ、蓄積中を示すフラグをセットする。そしてステップＳ５０１に戻る。ステップＳ５０２おいて蓄積終了と判断された場合には、ステップＳ５０４で、ＡＦセンサＡＳにおいて蓄積された信号をセンサデータとして読み出す。コントローラＣＬから読み出しクロックＣＬＫをＡＦセンサＡＳに与え、それに同期してセンサデータがＡＦセンサＡＳより出力されるので、コントローラＣＬはこのセンサデータを順次ＡＤ変換してＲＡＭに格納する。
【００５０】
続いて、ステップＳ５０５にてこのＲＡＭに格納されたセンサデータに基づいて焦点検出演算を行う。またここで蓄積中フラグ、蓄積終了フラグを初期化して次回の蓄積動作に備える。そして、ステップＳ５０６において焦点検出演算結果が検出不能であるか否か判断し、検出可能であれば、ステップＳ５０７に進む。一方、検出不能ならばステップＳ５１２に進む。
【００５１】
ステップＳ５０６で検出不能であった場合は、被写体が非常に高周波なパターンで相対的にサンプルピッチが粗いため検出できないある場合が考えられる。そこでサンプルピッチを細かくして検出を行う。まず、ステップＳ５１２で、サンプルピッチが通常か４倍モードであるかをフラグを参照して判別する。最初はサンプルピッチ４倍に設定されているので、ステップＳ５１３に進む。ステップＳ５１３では、サンプルピッチを最初のサンプルピッチの１／４倍（通常サンプルピッチ）に設定し、ステップＳ５０１に戻り再度蓄積動作を行う。一方すでにサンプルピッチ１／４倍（通常サンプルピッチ）になっている場合はステップＳ５１４に進む。
【００５２】
ステップＳ５１４では、検出不能処理として、ファインダ内ＬＥＤを点滅させる等の検出不能を示す動作を行い、リターンする。このように、サンプルピッチ４倍と通常サンプルピッチの両方のサンプルピッチによって焦点検出を行っても検出不能となった場合に、検出不能処理を行なっている。
【００５３】
焦点検出可能であればステップＳ５０７に進み、上記焦点検出演算により求められたデフォーカス量が合焦許容範囲内にあるかを判別して、範囲内にあれば合焦状態にあるのでステップＳ５１１に進み、合焦処理を行い、リターンする。ステップＳ５１１の合焦処理では合焦を示すファインダ内ＬＥＤ（不図示）を点灯させたり、不図示のＰＣＶを発音させて合焦となったことを報知する。次にステップＳ５０７にて非合焦状態であれば、Ｓ５０８に進む。
【００５４】
ステップＳ５０８では上記ステップＳ５０５で求められたデフォーカス量ＤＦを所定値Ｄと比較する。そしてデフォーカス量ＤＦが所定値Ｄよりも小さい場合は合焦近傍であるので、より高精度な焦点検出を行うためステップＳ５１２に進む。ステップＳ５１２、Ｓ５１３ではサンプルピッチを１／４倍（通常サンプルピッチ）に設定してステップＳ５０１に戻り再度蓄積動作をやり直し、より高精度な焦点検出を行う。そしてデフォーカス量が所定値Ｄよりも大きい場合はステップＳ５０９に進む。デフォーカス量がある程度大きい場合は、通常サンプルピッチで検出しても、サンプルピッチ４倍で検出しても得られる空間周波数の上限は同一になってしまい、小さいサンプルピッチで検出する意味がなく、さら小さいサンプルピッチで検出するとに蓄積時間および演算時間が増大するという副作用が発生するのでサンプルピッチの切り換えは行わない。
【００５５】
そしてステップＳ５０９に進み上記デフォーカス量に基づいてレンズ駆動量を演算し、ステップＳ５１０でこのレンズ駆動量だけレンズを駆動を行う。その後は再度ステップＳ５０１に戻って同様にＡＦ動作を行い、合焦するまで蓄積動作〜レンズ駆動を繰り返す。
【００５６】
以上述べたように、合焦近傍となるまではＡＦセンサＡＳをサンプルピッチの大きい方に切り換えて検出するので、同一輝度においては蓄積時間を１／４倍と短縮することができるとともにセンサデータ数が１／４倍となり演算時間も短縮することができる。また合焦近傍ではサンプルピッチを小さい方に切り換えて検出するので焦点検出精度を高めることができる。そして被写体が高周波パターンで検出できない場合でも、サンプルピッチを小さくして再検出するので検出できる可能性が高まる。
【００５７】
次に、本発明の第４の実施の形態について説明する。第４実施形態は第２実施形態に対して、図５に示すＡＦセンサＡＳの内部構成を図１４に置き換えたものであり、その他は第２実施形態と同一なので説明を省略する。ここではサンプルピッチを切り換えるために、画素ピッチを変えるだけではなく、光電変換素子列の並び方向と直角方向の幅についても、サンプルピッチが大きい時は大きくするように画素を切り換える。これはサンプルピッチに対して幅が小さいとエネルギー的に損であり、大きいとサンプルピッチが細かくても幅方向で情報が相殺されてサンプルピッチの細かい情報がとれなくなるからである。この幅はサンプルピッチの４〜５倍程度が最適と一般的に知られている。従って、サンプルピッチの切り換えとともに幅も切り換えた方が有効な被写体情報が得られる。
【００５８】
図１４に示すＡＦセンサＡＳの内部構成について説明する。フォトダイオードＰＤ１ａ〜ＰＤｎａ、ＰＤ１ｂ〜ＰＤｎｂ、ＰＤ１ｃ〜ＰＤｎｃはサンプルピッチと、サンプルピッチと直角方向の幅を切り換えられるように構成されており、フォトダイオードＰＤ１ａ〜ＰＤ１ｃ、ＰＤ２ａ〜ＰＤ２ｃを代表例として以下説明する。フォトダイオードＰＤ１ａ〜ＰＤｎａがそれぞれ独立して画素増幅回路Ｅ１〜Ｅｎに入力される場合と、サンプルピッチ２倍かつ幅２倍（面積４倍）となるフォトダイオードＰＤ１ａ〜ＰＤ１ｃおよびＰＤ２ａ〜ＰＤ２ｃのユニットを１画素として画素増幅回路Ｅ１、Ｅ３、・・・に入力される場合を切り換えて動作することができる。フォトダイオードＰＤ１ｂ、ＰＤ１ｃはＰＤ１ａの幅の１／２倍の幅及び同一のピッチを各々有している。
【００５９】
フォトダイオードＰＤ１ａの出力は画素増幅回路Ｅ１に直接入力され、フォトダイオードＰＤ１ｂ、ＰＤ１ｃの出力は各々スイッチＳＷ１ｂ、ＳＷ１ｃを介して画素増幅回路Ｅ１に入力される。フォトダイオードＰＤ２ａの出力は画素増幅回路Ｅ１にスイッチＳＷ１２を介して画素増幅回路Ｅ１入力に接続されるとともに、スイッチＳＷ２ｐを介して画素増幅回路Ｅ２入力に接続される。またフォトダイオードＰＤ２ｂ、ＰＤ２ｃの出力は各々スイッチＳＷ２ｂ、ＳＷ２ｃを介して接続された後、スイッチＳＷ１２を介して画素増幅回路Ｅ１の入力に接続されるとともに、スイッチＳＷ２ｐを介して画素増幅回路Ｅ２入力に接続される。
【００６０】
通常サンプルピッチの場合はスイッチＳＷ１ｂ、ＳＷ１ｃ、ＳＷ２ｂ、ＳＷ２ｃ、ＳＷ１２をオフ、スイッチＳＷ２ｐをオンとする。即ち、フォトダイオードＰＤ１ａ、ＰＤ２ａの各出力を各々独立して画素増幅回路Ｅ１、Ｅ２に入力する。一方サンプルピッチ２倍かつ幅２倍の場合は、スイッチＳＷ１ｂ、ＳＷ１ｃ、ＳＷ２ｂ，ＳＷ２ｃ、ＳＷ１２をオン、スイッチＳＷ２ｐをオフとする。即ちフォトダイオードＰＤ１ａ、ＰＤ１ｂ、ＰＤ１ｃ、ＰＤ２ａ，ＰＤ２ｂ，ＰＤ２ｃを一個のフォトダイオードとして扱い、その出力をまとめて画素増幅回路Ｅ１に入力する。
【００６１】
このサンプルピッチ切り換えは制御回路ＳＣＣからの信号(ＰＴにより行われる。サンプルピッチ１倍、画素幅１倍モードとサンプルピッチ２倍、画素幅２倍モードの各々の場合のフォトダイオードＰＤ１〜ＰＤｎ、画素増幅回路Ｅの接続の様子をわかりやすいように切り換えスイッチを省略して各々図１５，１６に示す。即ち、図１５はサンプルピッチ１倍、画素幅１倍モードを示し、図１６はサンプルピッチ２倍、画素幅２倍モードを示す。画素増幅回路Ｅでは前記入力されるフォトダイオードが発生する電荷をそれぞれ増幅し、それぞれの電荷量に対応する電圧信号に変換して蓄積信号Ｖｓを発生する。
【００６２】
次に図１４に戻り説明を続ける。画素増幅回路Ｅの各出力Ｖｓ１〜Ｖｓｎにはピーク検出部を構成するＰＭＯＳトランジスタＰ１〜Ｐｎのゲートが各々接続されている。但し、前述のサンプルピッチ切り換えに関して画素増幅回路Ｅ１、Ｅ２について代表して説明すると、出力Ｖｓ１は直接、Ｖｓ２はスイッチＳＷ２ｅを介して接続されている。ピーク検出部についてはすでに説明したものと同一であるので説明は省略する。サンプルピッチ１倍の場合は、スイッチＳＷ２ｅをオンとして画素増幅回路Ｅの各出力Ｖｓ１〜Ｖｓｎの内のピーク検出を行う。一方サンプルピッチ２倍の場合は、スイッチＳＷ２ｅオフして有効な画素増幅回路Ｅの出力Ｖｓ１、Ｖｓ３、Ｖｓ５・・・の内からピーク検出を行う。なおこのサンプルピッチ切り換えは、制御回路ＳＣＣの信号(ＰＴによって行われる。サンプルピッチ１倍、サンプルピッチ２倍の場合の各々について有効となるピーク検出部を前述の図１５、１６に示す。シフトレジスタＳＲの動作については第２実施形態と同一であるので説明を省く。
【００６３】
次に第４実施形態の動作について 図１７に示すフローチャートを用いて説明する。この図１７に示すフローチャートはＡＦ動作を示し、第２実施形態の図１１に対応している。以下、 図１１と異なる部分のみ説明する。
【００６４】
まずステップＳ６００においてサンプルピッチ、画素幅の初期状態としてサンプルピッチ１倍、画素幅１倍を設定し、それを示すフラグをセットする。次にステップＳ６０１、Ｓ６０２、Ｓ６０３で蓄積動作を行う。詳細は 図１１に示すフローチャートと同じなので省略する。ステップＳ６０４では、ＡＦセンサＡＳにおいて蓄積された信号をセンサデータとし読み出し、ステップＳ６０５にてこのＲＡＭに格納されたセンサデータに基づいて焦点検出演算を行う。そして、ステップＳ６０６において焦点検出演算結果が検出不能であるか否か判断し、検出可能であれば、ステップＳ６０７に進む。一方、検出不能ならばステップＳ６１１に進む。ステップＳ６１１では低輝度か否か判別する。低輝度の場合はステップＳ６１２に進み、サンプルピッチ２倍、画素幅２倍モードであるかをフラグを参照して判別する。最初はサンプルピッチ１倍、画素幅１倍に設定されているので、ステップｓ６１３に進みサンプルピッチを２倍、画素幅２倍に設定して低輝度検出限界を向上させてステップＳ６０１に戻り再度蓄積動作を行う。一方すでにサンプルピッチ２、画素幅２倍になっている場合はステップＳ６１４に進み、検出不能処理として、ファインダ内ＬＥＤを点滅させる等の検出不能を示す動作を行い、リターンする。ステップＳ６０７(Ｓ６１０については図１１と同じ内容なので説明は省略する。
【００６５】
このように光電変換素子アレイのサンプルピッチ及び幅を切り換え可能に構成することによって、より有効に被写体情報を得ることができる。また大きい方の画素面積はサンプルピッチ２倍、画素幅２倍として小さい方の画素面積の４倍としているので、低輝度検出限界を４倍向上させることができる。また同一輝度では電荷蓄積時間が１／４倍ですみ大幅な高速化を達成できる。
【００６６】
またサンプルピッチ２倍と画素幅２倍とを同時に切り換えているが、独立して設定して使用することも可能である。本実施形態ではサンプルピッチ、画素幅の切り換えを各々２倍としているが、これに限定されるものではない。
【００６７】
本発明の各実施形態では、サンプルピッチの切換えは２段階しか行なっていないが、３段階以上にしても良いことは勿論である。この場合、初期状態で一番ピッチが粗いか細かいピッチに設定する他に、中間ピッチを設定し、被写体輝度情報や焦点状態情報に基づいて、サンプルピッチの変更を行なうこともできる。
【００６８】
本発明の各実施形態では、サンプルピッチの変更は、バッファＢ１を介して出力される各光電変換素子のモニタデータに基づいて行なっていたが、光電変換素子列に隣接して設けられたモニタセンサの出力に基づいて変更を行なっても良く、また、本発明をカメラに適用した場合には、カメラの露出制御用の測光素子の出力を用いることもできる。
【００６９】
以上述べたように、本発明の各実施形態の光電変換装置によれば、同一の光電変換素子アレイの画素ピッチ、画素面積を切り換えて使用することにより、簡単な回路構成で微細なパターンを有する被写体も検出可能であると共に、焦点検出精度を高めることができ、かつ応答性、低輝度限界性能も向上させることが可能となるという顕著な効果が得られる。
【００７０】
なお、この発明の上記実施形態によれば、以下の如き構成が得られる。
（１） 入射光量に応じた電荷を発生する電荷蓄積型光電変換素子を所定のピッチで複数配列した光電変換素子アレイと、この光電変換素子アレイ中において、隣接する上記光電変換素子を結合または分離して画素ピッチを切り換える画素ピッチ切換手段と、この画素ピッチ切換手段を制御し、上記光電変換素子アレイから所定の画素ピッチで画素出力を得る制御手段と、を具備することを特徴とする光電変換装置。(1)に記載の光電変換装置によれば、微細パターンの検出が可能となり、画素ピッチを切換えることにより、低輝度の場合であっても応答性に優れ、低輝度検出限界が向上した光電変換装置を提供できる。
（２） さらに、上記光電変換素子の配列方向と直交する方向に、各光電変換素子と隣接して設けられ、画素幅切換用の複数の第２光電変換素子と、この第２光電変換素子と、上記光電変換素子を結合または分離して、画素ピッチに対して直角方向の画素幅を切り換える画素幅切換手段と、を具備し、上記制御手段は上記画素ピッチ切換手段を制御すると共に上記画素幅切換手段を制御し、画素出力を得ることを特徴とする（１）に記載の光電変換装置。（２）に記載の光電変換装置によれば、さらに、画素幅を切換えることにより、サンプルピッチを余り粗くすることなく、低輝度限界を向上させることができる。
（３） 上記制御手段は、被写体の輝度に応じて上記画素ピッチ又は上記画素幅を切換え制御する(1)又は(2)に記載の光電変換装置。（３）に記載の光電変換装置によれば、被写体輝度に応じて適切な画素出力を得ることができる。
【００７１】
（４） 上記制御手段は、上記光電変換素子の電荷蓄積出力に基づいて、上記被写体輝度の判定を行なう(3)に記載の光電変換装置。（４）に記載の光電変換装置によれば、光電変換素子列中の光電変換素子の出力を兼用することができるので、スペースを節約することができる。
（５） 上記光電変換装置は、撮影装置に設けられ、上記光電変換素子列からの出力に基づいて、焦点状態を検出し、上記制御手段は、上記検出された焦点状態に基づいて、上記画素ピッチ又は上記画素幅を切換え制御する(1)又は(2)に記載の光電変換装置。（５）に記載の光電変換装置によれば、焦点状態に応じたサンプルピッチを選択することができ、例えば、合焦点近傍ではより精度の高い焦点検出を行なうことが可能となる。
【００７２】
（６） 複数の光電変換素子を配列した光電変換素子列と、上記光電変換素子列の各光電変換素子に接続された複数の画素増幅器と、上記光電変換素子列と上記画素増幅器の間の接続を切換えるスイッチング回路と、を有し、上記スイッチング回路は制御信号に基づいて、上記各光電変換素子毎に１つの上記画素増幅器を接続するモードと、所定数の光電変換素子に対して１つの画素増幅器を接続するモードを有することを特徴とする光電変換装置。（６）に記載の光電変換装置によれば、スイッチング回路によって接続を切換えることにより、最適なサンプリングとすることができ、画素ピッチを細かくすると微細なパターンを検出でき、また画素ピッチを粗くすると検出限界を向上させることができる。また、画素増幅器を設けているので、感度を向上させることが容易である。
（７） さらに、画素信号を順次シフトするためのシフトレジスタと、このシフトレジスタの各レジスタと、上記複数の各画素増幅器との間の接続を切換える第2スイッチング回路と、を有し、上記第2スイッチング回路は、上記制御信号に基づいて、上記各画素増幅器毎に１つのレジスタを接続するモードと、所定数の画素増幅器に対して１つのレジスタを接続するモードとを有することを特徴とする(6)に記載の光電変換装置。（７）に記載の光電変換装置によれば、画素信号の出力時に必要な画素信号のみを選択的に出力することができる。
（８） 上記画素増幅器の出力のピーク値を出力するバッファを有する(6)又は(7)に記載の光電変換装置。（８）に記載の光電変換装置によれば、新たにモニタ用センサを設ける必要がなく、小型化が容易となる。
【００７３】
（９） 入射光量に応じた電荷を発生する電荷蓄積型光電変換素子を所定のピッチで複数配列した光電変換素子アレイと、上記光電変換素子の配列方向と直交する方向に、各光電変換素子と隣接して設けられ、画素幅切換用の複数の第２光電変換素子と、この第２光電変換素子と、上記光電変換素子を結合または分離して、画素ピッチに対して直角方向の画素幅を切り換える画素幅切換手段と、この画素幅切換手段を制御し、上記光電変換素子アレイから画素出力のレベルを変更する制御手段と、を具備することを特徴とする光電変換装置。（９）に記載の光電変換装置によれば、低輝度の場合であっても応答性に優れ、低輝度検出限界が向上した光電変換装置を提供できる。
（１０） 複数の光電変換素子からなる光電変換素子列を有する光電変換装置において、隣接する複数の光電変換素子の出力を組み合わせる出力するスイッチング回路を有することを特徴とする光電変換装置。
【００７４】
（１１） 上記光電変換装置は、被写体輝度情報または焦点状態検出情報に基づいて上記スイッチング回路による上記出力の組み合わせを変更する(10)に記載の光電変換装置。
（１２） 所定のピッチを有する複数の光電変換素子から構成され、入射光量に応じた電荷を発生する電荷蓄積型の光電変換素子アレイと、前記光電変換素子アレイの隣接する光電変換素子を結合または分離して画素ピッチを切り換える画素ピッチ切り換え手段と、前記画素ピッチ切り換え手段を制御するとともに前記光電変換素子アレイの出力を得る制御手段と、を有することを特徴とする光電変換装置。
（１３） 所定のピッチを有する複数の光電変換素子から構成され、入射光量に応じた電荷を発生する電荷蓄積型の光電変換素子アレイと、前記光電変換素子アレイの隣接する光電変換素子を結合または分離して画素ピッチを切り換える画素ピッチ切り換え手段と、前記光電変換素子アレイの隣接する光電変換素子を結合または分離して、画素ピッチに対して直角方向の画素幅を切り換える画素幅切り換え手段と、前記画素ピッチ切り換え手段と、前記画素幅切り換え手段を制御するとともに前記光電変換素子アレイの出力を得る制御手段と、を有することを特徴とする光電変換装置。
（１４） 被写体の輝度を検出する輝度測定手段を有し、前記制御手段は前記輝度測定手段の出力に基づき、低輝度の場合は、前記画素ピッチ切り換え手段に画素ピッチを拡大するように制御することを特徴とする(12)又は(13)に記載の光電変換装置。
【図面の簡単な説明】
【００７５】
【図１】図１は、本発明の第１の実施の形態の構成を示すブロック図である。
【図２】図２は、本発明の第２の実施の形態に係り、本発明の光電変換装置が搭載されたカメラの断面図である。
【図３】図３は、本発明の第２の実施の形態における、焦点検出光学系の構成を示す図である。
【図４】図４は、図３に示したカメラの電気制御ブロック図である。
【図５】図５は、図４に示した電気制御回路ブロック中のＡＦセンサＡＳのフォトダイオードアレイＰＤＡＬ、ＰＤＡＲ、処理回路ＳＡの詳細回路図である。
【図６】図６は、通常サンプルピッチの場合における、フォトダイオードＰＤ１(ＰＤｎと画素増幅回路Ｅの接続関係を示す回路図である。
【図７】図７は、サンプルピッチ４倍の場合における、フォトダイオードＰＤ１(ＰＤｎと画素増幅回路Ｅの接続関係を示す回路図である。
【図８】図８は、図４に示した電気制御回路ブロック中の画素増幅回路Ｅの一画素分に対応する詳細回路図である。
【図９】図９は、本発明の第２の実施の形態における、ＡＦセンサＡＳの蓄積動作と蓄積信号読みだし動作を示すタイミングチャートである。
【図１０】図１０は、本発明の第２の実施の形態に係るカメラの動作を示すフローチャートである。
【図１１】図１１は、図１０中のステップＳ２０３でコールされるサブルーチン「ＡＦ（自動焦点）」を示すフローチャートである。
【図１２】図１２は、図１１のステップＳ３０２でコールされるサブルーチン「蓄積制御」を示すフローチャート図である。
【図１３】図１３は、本発明の第３の実施の形態に係るフローチャート図である。
【図１４】図１４は、本発明の第４の実施の形態に係るＡＦセンサＡＳの内部構成を示す回路ブロック図である。
【図１５】図１５は、サンプルピッチ１倍、画素幅１倍モードの際のフォトダイオードＰＤ１〜ＰＤｎ、画素増幅回路Ｅの接続の様子をを示す回路ブロック図である。
【図１６】図１６は、サンプルピッチ２倍、画素幅２倍モードの際のフォトダイオードＰＤ１〜ＰＤｎ、画素増幅回路Ｅの接続の様子を示す回路ブロック図である。
【図１７】図１７は、第４実施形態の動作を示すフローチャート図である。
【符号の説明】
【００７６】
１ 光電変換素子アレイ、
２ 画素ピッチ切換手段、
３ 制御手段、
ＡＳ ＡＦセンサ、
ＣＬ コントローラ、
ＰＤ１〜ＰＤｎ フォトダイオード
Ｅ１〜Ｅｎ 画素増幅器
【図１】
2006106765.tif 000003
【図２】
2006106765.tif 000004
【図３】
2006106765.tif 000005
【図４】
2006106765.tif 000006
【図５】
2006106765.tif 000007
【図６】
2006106765.tif 000008
【図７】
2006106765.tif 000009
【図８】
2006106765.tif 000010
【図９】
2006106765.tif 000011
【図１０】
2006106765.tif 000012
【図１１】
2006106765.tif 000013
【図１２】
2006106765.tif 000014
【図１３】
2006106765.tif 000015
【図１４】
2006106765.tif 000016
【図１５】
2006106765.tif 000017
【図１６】
2006106765.tif 000018
【図１７】
2006106765.tif 000019