(57)【要約】  【課題】逆方向リーク電流および順方向電圧の低減が可能な半導体装置を提供する。  【解決手段】ショットキバリアダイオードは、Ｎ型半導体基板１と、ショットキ電極３と、ショットキ電極３と半導体基板１との間に逆バイアス電圧が印加されたときに空乏層を生じさせることによりリーク電流を抑制するリーク抑制構造部としてのＰ型拡散層２とを備える。半導体基板１の表層部において、Ｐ型拡散層２に挟まれた領域には、ショットキ電極３との間にショットキ界面を形成するＮ+型高濃度層５が設けられている。Ｐ型拡散層２の代わりに、トレンチゲート構造部をリーク抑制構造部として配置してもよい。【選択図】        図１
2006295062.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
この半導体基板の表面との間にショットキ界面を形成するショットキ電極と、
前記半導体基板の表層部に形成され、前記ショットキ電極と前記半導体基板との間に逆バイアス電圧が印加されたときに空乏層を生じさせることによりリーク電流を抑制するリーク抑制構造部と、
前記半導体基板の表層部において、前記リーク抑制構造部に挟まれた領域に形成され、前記第１導電型を有し、前記半導体基板よりも不純物濃度が高く、前記ショットキ電極との間に前記ショットキ界面を形成する高濃度層とを含むことを特徴とする半導体装置。
【請求項２】
前記リーク抑制構造部は、前記半導体基板の表面から前記高濃度層よりも深い位置に至る領域に渡って形成され、前記第１導電型とは異なる第２導電型の不純物拡散層を含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記リーク抑制構造部は、前記半導体基板の表面から前記高濃度層よりも深い位置に至る領域に渡って形成され、前記ショットキ電極と電気的に接続されたゲート電極が埋め込まれたトレンチゲート構造部を含むことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記リーク抑制構造部は、前記ショットキ電極と前記半導体基板との間に逆バイアス電圧が印加されたときに、前記ショットキ電極および前記半導体基板を通って流れるリーク電流の経路を閉塞または狭窄する空乏層を形成するように設計されていることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体基板にショットキ接触するショットキ電極を備えた半導体装置に関する。
【背景技術】
【０００２】
ショットキバリアダイオードは、半導体基板と、この半導体基板の表面にショットキ接合するショットキ電極とを備えている。ショットキバリアダイオードでは、ショットキ電極と半導体基板との間に順方向電流を流すために必要な順方向電圧（ＶF）の低減と、ショットキ電極と半導体基板との間に逆バイアス電圧を印加したときのリーク電流である逆方向リーク電流（ＩR）の低減とが、主たる課題である。しかし、これらは、トレードオフの関係にあり、両立は困難である。
【０００３】
たとえば、下記特許文献１には、Ｎ型半導体基板の表層部にＰ型拡散領域を形成した構造のショットキバリアダイオードが開示されている。この構造では、逆バイアス電圧の印加時に、Ｐ型拡散領域から広がる空乏層が逆方向リーク電流の経路を狭窄する。また、下記特許文献２には、Ｎ型半導体基板の表層部にトレンチを形成し、このトレンチ内にショットキ電極と接合されたゲート電極を埋設したトレンチゲート構造のショットキバリアダイオードが開示されている。逆バイアス電圧印加時には、トレンチゲート構造から空乏層が広がり、この空乏層によって逆方向リーク電流が抑制される。
【特許文献１】特開２０００−５８８７３号公報
【特許文献２】特開２００２−５０７７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、いずれの構造の場合にも、Ｐ型拡散領域またはトレンチゲート構造によって、順方向電流経路が狭くなってしまっており、オン抵抗が高く、順方向電圧（ＶF）が高くなってしまう。
そこで、この発明の目的は、逆方向リーク電流を低減しつつ、順方向電圧の低減が可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
上記の目的を達成するための請求項１記載の発明は、第１導電型の半導体基板と、この半導体基板の表面との間にショットキ界面を形成するショットキ電極と、前記半導体基板の表層部に形成され、前記ショットキ電極と前記半導体基板との間に逆バイアス電圧が印加されたときに空乏層を生じさせることによりリーク電流を抑制するリーク抑制構造部と、前記半導体基板の表層部において、前記リーク抑制構造部に挟まれた領域に形成され、前記第１導電型を有し、前記半導体基板よりも不純物濃度が高く、前記ショットキ電極との間に前記ショットキ界面を形成する高濃度層とを含むことを特徴とする半導体装置である。  この構成によれば、リーク抑制構造部の働きによって、逆方向リーク電流を抑制または防止する一方で、高濃度層の働きによって、順方向電流経路の抵抗を低くすることができ、これにより、オン抵抗を低減し、順方向電流を流すための順方向電圧（ＶF）を低くすることができる。こうして、ショットキ障壁を有するデバイスに要求される相反する要求を同時に満たすことができる。
【０００６】
請求項２記載の発明は、前記リーク抑制構造部は、前記半導体基板の表面から前記高濃度層よりも深い位置に至る領域に渡って形成され、前記第１導電型とは異なる第２導電型の不純物拡散層を含むことを特徴とする請求項１記載の半導体装置である。
この構成によれば、逆バイアス電圧印加時には、不純物拡散層から広がる空乏層によって、高濃度層を通る電流経路を確実に狭窄または遮断することができる。これにより、高濃度層によるオン抵抗低減効果と、リーク抑制構造部による逆方向リーク電流抑制効果とを、効果的に両立することができる。
【０００７】
請求項３記載の発明は、前記リーク抑制構造部は、前記半導体基板の表面から前記高濃度層よりも深い位置に至る領域に渡って形成され、前記ショットキ電極と電気的に接続されたゲート電極が埋め込まれたトレンチゲート構造部を含むことを特徴とする請求項１記載の半導体装置である。
この構成によれば、逆バイアス電圧印加時には、トレンチゲート構造部から空乏層が広がり、この空乏層によって、高濃度層を通る電流経路を確実に狭窄または遮断することができる。これにより、高濃度層によるオン抵抗低減効果と、リーク抑制構造部による逆方向リーク電流抑制効果とを、効果的に両立することができる。
【０００８】
請求項４記載の発明は、前記リーク抑制構造部は、前記ショットキ電極と前記半導体基板との間に逆バイアス電圧が印加されたときに、前記ショットキ電極および前記半導体基板を通って流れるリーク電流の経路を閉塞または狭窄する空乏層を形成するように設計されていることを特徴とする請求項１ないし３のいずれかに記載の半導体装置である。
この構成により、逆方向リーク電流をより確実に低減することができる。
【発明を実施するための最良の形態】
【０００９】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る半導体装置の構成を説明するための図解的な断面図である。この半導体装置は、ショットキバリアダイオードを構成しており、Ｎ型シリコン基板からなる半導体基板１と、この半導体基板１の表層部に間隔を開けて形成されたＰ型拡散層２（不純物拡散層）と、半導体基板１の表面に形成されたショットキ電極３とを備えている。Ｐ型拡散層２は、半導体基板１の表面に露出しており、ショットキ電極３と電気的に接続されていて、その不純物濃度は、たとえば、１．０×１０15〜１．０×１０19atoms/cm3とされている。このＰ型拡散層２は、図１の例では、ストライプパターンを成すように平行に形成された複数の拡散層からなっているが、たとえば、半導体基板１の主面を見下す平面視において、ドット状パターンをなすように離散配置された複数の拡散層からなっていてもよい。
【００１０】
半導体基板１の表層部において、Ｐ型拡散層２の間の領域には、半導体基板１と同じ導電型であるＮ型の不純物を、半導体基板１よりも高濃度に添加して形成したＮ+型高濃度層５が形成されている。このＮ+型高濃度層５は、Ｐ型拡散層２よりも浅い領域に形成されていて、その不純物濃度は、ショットキ電極３との間にショットキ界面を形成できるように定められている（たとえば、１．０×１０15〜１．０×１０18atoms/cm3）。たとえば、Ｐ型拡散層２の接合深さは、０．１〜３．０μｍであり、Ｎ+型高濃度層５の接合深さは、０．１〜２．０μｍである。
【００１１】
Ｎ+型高濃度層５の形成は、不純物の拡散によって行えるほか、高濃度エピタキシャル層を半導体基板上に形成することによっても行える。より具体的には、低濃度Ｎ型エピタキシャル層を形成したＮ型半導体基板を用い、前記低濃度Ｎ型エピタキシャル層上に前記低濃度Ｎ型エピタキシャル層よりも高濃度（たとえば、１．０×１０15〜１．０×１０18atoms/cm3）にＮ型不純物を含むＮ+型エピタキシャル層（Ｎ+型高濃度層５）を薄く（たとえば、０．１〜３．０μｍ）成長させればよい。そして、この後に、Ｐ型拡散層２を不純物拡散によって形成すればよい。
【００１２】
半導体基板１の周辺領域には、耐圧向上のための外周Ｐ型拡散層６（たとえば、不純物濃度は１．０×１０16〜１．０×１０19atoms/cm3）が形成されており、この外周Ｐ型拡散層６とその内方のＰ型拡散層２との間にもＮ+型高濃度層５が配置されている。外周Ｐ型拡散層６は、Ｐ型拡散層２よりも広い範囲に渡り、かつ、Ｐ型拡散層２よりも半導体基板１の深い領域（たとえば接合深さは０．５〜５．０μｍ）に渡ってＰ型不純物を拡散して形成してある。
【００１３】
この構成のショットキバリアダイオードでは、ショットキ電極３をアノードとし、半導体基板１をカソードとして、これらの間に所定の順方向電圧ＶFを印加すると、Ｐ型拡散層２の間の電流経路８を通って、順方向電流が流れる。このとき、Ｎ+型高濃度層５は、オン抵抗の低減に寄与するとともに、順方向電圧ＶFの低減に寄与する。順方向電圧ＶFは、ショットキ電極３とＮ+型高濃度層５との間のショットキ障壁φBと、電流経路８における半導体基板１の電気抵抗および順方向電流ＩFとに依存する。Ｎ+型高濃度層５は、半導体基板１の電気抵抗の低減に寄与し、これにより、順方向電圧ＶFの低減に寄与することになる。
【００１４】
一方、ショットキ電極３および半導体基板１の間に逆方向バイアス電圧が印加されると、ショットキ電極３に接続されたＰ型拡散層２および外周Ｐ型拡散層６から空乏層１０が広がる。Ｐ型拡散層２および外周Ｐ型拡散層６は、Ｎ+型高濃度層５よりも半導体基板１の深い領域にまで達しているため、各Ｐ型拡散層２，６から広がる空乏層１０は、Ｎ+型高濃度層５よりも深い位置で、互いに近接して逆方向電流経路を狭窄するか、または互いに連続して逆方向電流経路を遮断することになる。これにより、逆方向バイアス電圧が印加されると、Ｎ+型高濃度層５よりも深い位置で、電流経路８が直ちに狭窄または遮断されることになる。これにより、逆方向リーク電流を抑制または防止できる。
【００１５】
図２は、この発明の第２の実施形態に係る半導体装置であるショットキバリアダイオードの構成を説明するための図解的な断面図である。この図２において、前述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。
この実施形態では、前述の第１の実施形態におけるＰ型拡散層２の代わりに、トレンチゲート構造部１２が配置されている。このトレンチゲート構造部１２は、この実施形態では、ストライプパターンを成すように半導体基板１上に複数本設けられているが、たとえば、半導体基板１の主面を見下す平面視においてドットパターンをなすように複数個のトレンチゲート構造部１２を離散配置することもできる。
【００１６】
トレンチゲート構造部１２は、半導体基板１の表面から穿設された所定深さ（たとえば、０．５〜３．０μｍ）のトレンチ１５（この実施形態では断面形状が矩形のもの）と、このトレンチ１５の内壁面に被着形成された絶縁膜（たとえばシリコン酸化膜）１６と、この絶縁膜１６の内方のトレンチ内空間を埋め尽くすように配置されたゲート電極１７とを有している。ゲート電極１７は、たとえば、不純物を拡散して低抵抗化したポリシリコンからなっており、ショットキ電極３と接触し、このショットキ電極３と電気的に接続されている。
【００１７】
トレンチゲート構造部１２の間の領域には、前述のＮ+型高濃度層５が半導体基板１の表面に形成されている。トレンチゲート構造部１２は、このＮ+型高濃度層５よりも半導体基板１の深い位置に至る領域に形成されている。
半導体基板１の外周部には、最外方のトレンチゲート構造部１２の外側の領域に外周Ｐ型拡散層６が形成されている。
【００１８】
この構成のショットキバリアダイオードでは、ショットキ電極３をアノードとし、半導体基板１をカソードとして、これらの間に所定の順方向電圧ＶFを印加すると、トレンチゲート構造部１２の間の電流経路８を通って、順方向電流が流れる。このとき、Ｎ+型高濃度層５は、オン抵抗の低減に寄与するとともに、順方向電圧ＶFの低減に寄与する。順方向電圧ＶFは、ショットキ電極３とＮ+型高濃度層５との間のショットキ障壁φBと、電流経路８における半導体基板１の電気抵抗および順方向電流ＩFとに依存する。Ｎ+型高濃度層５は、半導体基板１の電気抵抗の低減に寄与し、これにより、順方向電圧ＶFの低減に寄与することになる。
【００１９】
一方、ショットキ電極３および半導体基板１の間に逆方向バイアス電圧が印加されると、ショットキ電極３に接続されたゲート電極１７からの電界により、トレンチゲート構造部１２から空乏層２０が広がる。トレンチゲート構造部１２は、Ｎ+型高濃度層５よりも半導体基板１の深い領域にまで達しているため、各トレンチゲート構造部１２から広がる空乏層２０は、Ｎ+型高濃度層５よりも深い位置で、互いに近接して逆方向電流経路を狭窄するか、または互いに連続して逆方向電流経路を遮断することになる。これにより、逆方向バイアス電圧が印加されると、Ｎ+型高濃度層５よりも深い位置で、電流経路８が直ちに狭窄または遮断されることになる。これにより、逆方向リーク電流を抑制または防止できる。
【００２０】
以上、この発明の２つの実施形態について説明したが、この発明は、さらに他の形態で実施することも可能である。たとえば、前述の実施形態では、Ｎ型半導体基板１を用いた例について説明したが、Ｐ型半導体基板を用いる場合には、各部の導電型を反転させた構成とすればよい。また、前述の実施形態では、ショットキバリアダイオードの例を説明したが、これに限らず、たとえば、ショットキバリアダイオードを内蔵したＭＯＳＦＥＴに対してもこの発明の適用が可能である。その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００２１】
【図１】この発明の第１の実施形態に係る半導体装置であるショットキダイオードの構成を説明するための図解的な断面図である。
【図２】この発明の第２の実施形態に係る半導体装置であるショットキダイオードの構成を説明するための図解的な断面図である。
【符号の説明】
【００２２】
１    Ｎ型半導体基板
２    Ｐ型拡散層
３    ショットキ電極
５    Ｎ+型高濃度層
６    外周Ｐ型拡散層
８    電流経路
１０    空乏層
１２    トレンチゲート構造部
１５    トレンチ
１６    絶縁膜
１７    ゲート電極
２０    空乏層
【図１】
2006295062.tif 000003
【図２】
2006295062.tif 000004