(57)【要約】  【課題】  ＭＯＮＯＳ型トランジスタを集積した電気的に書き換え可能なフラッシュメモリにおいて、リファレンスセルの経時的なしきい値の変動を抑制し、安定した基準電流を得る。  【解決手段】  半導体基板１を接地電位とし、リファレンスセルのゲート４とソース３とドレイン２に正電圧Ｖｐをそれぞれ印加して、チャネル９の直下の空乏層にかかる電界で加速されたホットエレクトロンをチャネル９上の窒化シリコン膜６へ注入する書き込み動作を行う。これにより、チャネル９上の窒化シリコン膜６中の領域全体に一様に固定負電荷８を分布させる。【選択図】  図３
2006303048.tif 000002
【特許請求の範囲】
【請求項１】
下部酸化シリコン膜と上部酸化シリコン膜の間に窒化シリコン膜を積層したゲート絶縁膜を有するＭＯＮＯＳ型トランジスタで構成され、前記窒化シリコン膜中に局所的に電荷を蓄積するメモリセルの電流を判定するためのリファレンスセルであって、
前記リファレンスセルは前記ＭＯＮＯＳ型トランジスタと同構成のトランジスタにより構成され、
前記リファレンスセルを構成するトランジスタのゲート絶縁膜の窒化シリコン膜中に蓄積された固定電荷が、前記メモリセルを構成するトランジスタのゲート絶縁膜の窒化シリコン膜中に蓄積された電荷の分布領域よりも広範囲に分布していることを特徴とするリファレンスセル。
【請求項２】
前記リファレンスセルを構成するトランジスタのゲート絶縁膜の窒化シリコン膜中に蓄積された固定電荷は、前記リファレンスセルを構成するトランジスタのゲート絶縁膜の窒化シリコン膜中の領域全体に一様に分布している請求項１記載のリファレンスセル。
【請求項３】
前記リファレンスセルを構成するトランジスタは第１導電型のウェル領域中に形成され、前記第１導電型のウェル領域は、第１導電型の半導体基板中に設けられた第２導電型のウェル領域中に形成されている請求項１または請求項２記載のリファレンスセル。
【請求項４】
請求項１記載のリファレンスセルの書き込み方法であって、
半導体基板を接地電位とし、前記リファレンスセルのゲートに正電圧Ｖｇを、ソースに正電圧Ｖｓを、ドレインに正電圧Ｖｄをそれぞれ印加して、チャネル電流起因の２次電子を前記ソースと前記ドレイン間のチャネル上の窒化シリコン膜へ注入する書き込み動作を行う第１の工程と、
前記リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第２の工程とを含み、
前記第１の工程では、前記接地電圧、前記正電圧Ｖｇ、前記正電圧Ｖｓおよび前記正電圧Ｖｄは、０＜Ｖｓ＜Ｖｄ＜Ｖｇの関係を満たし、
前記第２の工程による確認動作の結果、前記リファレンスセルのしきい値が所望の値に到達していない場合には、さらに前記第１の工程での書き込み動作を繰り返して、前記所望の値に到達させることを特徴とするリファレンスセルの書き込み方法。
【請求項５】
請求項１記載のリファレンスセルへの書き込み方法であって、
半導体基板を接地電位とし、前記リファレンスセルのゲートに正電圧Ｖｇを、ソースに正電圧Ｖｓを、ドレインに正電圧Ｖｄをそれぞれ印加して、チャネル電流起因の２次電子を前記ソースと前記ドレイン間のチャネル上の窒化シリコン膜へ注入する書き込み動作を行う第１の工程および第２の工程と、
前記リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第３の工程とを含み、
前記第１の工程では、前記接地電圧、前記正電圧Ｖｇ、前記正電圧Ｖｓおよび前記正電圧Ｖｄは、０＜Ｖｓ＜Ｖｄ＜Ｖｇの関係を満たし、
前記第２の工程では、前記接地電圧、前記正電圧Ｖｇ、前記正電圧Ｖｓおよび前記正電圧Ｖｄは、０＜Ｖｄ＜Ｖｓ＜Ｖｇの関係を満たし、
前記第３の工程による確認動作の結果、前記リファレンスセルのしきい値が所望の値に到達していない場合には、さらに前記第１および第２の工程での書き込み動作を繰り返して、前記所望の値に到達させることを特徴とするリファレンスセルの書き込み方法。
【請求項６】
請求項２記載のリファレンスセルへの書き込み方法であって、
半導体基板を接地電位とし、前記リファレンスセルのゲートとソースとドレインに正電圧Ｖｐをそれぞれ印加して、前記ソースと前記ドレイン間のチャネル直下の空乏層にかかる電界で加速されたホットエレクトロンを前記チャネル上の窒化シリコン膜へ注入する書き込み動作を行う第１の工程と、
前記リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第２の工程とを含み、
前記第２の工程による確認動作の結果、前記リファレンスセルのしきい値が所望の値に到達していない場合には、さらに前記第１の工程での書き込み動作を繰り返して、前記所望の値に到達させることを特徴とするリファレンスセルの書き込み方法。
【請求項７】
請求項２記載のリファレンスセルへの書き込み方法であって、
半導体基板および前記リファレンスセルのソースとドレインを接地電位とし、前記リファレンスセルのゲートに正電圧を印加して、前記半導体基板から前記ソースと前記ドレイン間のチャネル上の窒化シリコン膜へ電子を注入する書き込みを行う第１の工程と、
前記リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第２の工程とを含み、
前記第２の工程による確認動作の結果、前記リファレンスセルのしきい値が所望の値に到達していない場合には、さらに前記第１の工程での書き込み動作を繰り返して、前記所望の値に到達させることを特徴とするリファレンスセルの書き込み方法。
【請求項８】
請求項２記載のリファレンスセルへの書き込み方法であって、
半導体基板および前記リファレンスセルのソースとドレインを接地電位とし、前記リファレンスセルのゲートに負電圧を印加して、前記ゲートから前記ソースと前記ドレイン間のチャネル上の窒化シリコン膜へ電子を注入する書き込みを行う第１の工程と、
前記リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第２の工程とを含み、
前記第２の工程による確認動作の結果、前記リファレンスセルのしきい値が所望の値に到達していない場合には、さらに前記第１の工程での書き込み動作を繰り返して、前記所望の値に到達させることを特徴とするリファレンスセルの書き込み方法。
【請求項９】
請求項３記載のリファレンスセルへの書き込み方法であって、
前記リファレンスセルのゲート、ソースおよびドレインを接地電位とし、半導体基板の第１導電型のウェル領域に負電圧を印加して、前記ソースと前記ドレイン間のチャネル直下の空乏層にかかる電界で加速されたホットエレクトロンを前記チャネル上の窒化シリコン膜へ注入する書き込みを行う第１の工程と、
前記リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第２の工程とを含み、
前記第２の工程による確認動作の結果、前記リファレンスセルのしきい値が所望の値に到達していない場合には、さらに前記第１の工程での書き込み動作を繰り返して、前記所望の値に到達させることを特徴とするリファレンスセルの書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置およびその駆動方法、特に、酸化シリコン膜にはさまれた窒化シリコン膜に電荷を蓄積するＭＯＮＯＳ型トランジスタを集積した、ＭＯＮＯＳ型不揮発性半導体記憶装置例えば電気的に書き換え可能なフラッシュメモリにおいて、メモリセルの電流を判定するためのリファレンスセルおよびその書き込み方法に関するものである。
【背景技術】
【０００２】
近年、ＯＮＯ膜（下部酸化シリコン膜、窒化シリコン膜、上部酸化シリコン膜の積層膜）をゲート絶縁膜とし、窒化シリコン膜に電荷を蓄積するＭＯＮＯＳ型のトランジスタを集積したフラッシュメモリが開発されている。特に、ＭＯＮＯＳ型トランジスタのチャネルにおけるドレインエッジ付近の上部に位置する窒化シリコン膜領域に局在して電子を注入する書き込み動作と、同窒化シリコン膜領域に局在してホールを注入する消去動作とによって、繰り返し書き換え可能なフラッシュメモリが注目されている。
【０００３】
このフラッシュメモリの動作においてはリファレンスセルが使用される。ここで、リファレンスセルはその目的に応じたしきい値になるように書き込みを行い、その後は、参照のみに使用されるＥＰＲＯＭである。リファレンスセルは、メモリセルと同じサイズのＭＯＮＯＳ型のトランジスタからなり、ある一定の基準電流を得るための装置であって、メモリセルの電流と、リファレンスセルの電流を比較することで、メモリセルの状態を判定するために使用される。
【０００４】
図１１は、従来のリファレンスセルである（例えば、特許文献１参照）。従来のリファレンスセルは、半導体基板１にドレイン２とソース３が形成され、少なくともソース３とドレイン２の間のチャネル上にわたって、上部酸化シリコン膜５と下部酸化シリコン膜7の間に挟まれた窒化シリコン膜６と、さらにその上にゲート４が形成された、ＭＯＮＯＳ型トランジスタであって、窒化シリコン膜６の一部に局在化して固定負電荷８が導入されている。固定負電荷８は、電気的に電子を窒化シリコン膜６の一部に注入することで導入される。
【０００５】
図１２は、従来のリファレンスセルの書き込み方法を示している。従来のリファレンスセルの書き込み方法は、N型ソースおよびP型半導体基板は接地電位とし、N型ドレインに正電圧Vdpを与え、ゲートにドレイン電圧よりも大きな正電圧Vgpを与え、強反転状態で飽和電流を流し、チャネルホットエレクトロンをドレイン近傍の窒化シリコン膜６に局在して注入することと、リファレンスセルのしきい値を測定することを繰り返し、リファレンスセルが所望のしきい値に達したときに、書き込み動作を終了する書き込み方法である。
【０００６】
このように、従来のフラッシュメモリにおけるメモリセルとリファレンスセルは、チャネルホットエレクトロンをドレイン近傍の窒化シリコン膜６に局在して注入する方法で書き込みが行われ、従来のリファレンスセルでは、書き込み状態のメモリセルと同様に、固定負電荷である電子はドレインエッジ付近の窒化シリコン膜に局在して分布している。
【特許文献１】特開2002-319289
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のリファレンスセルでは、窒化シリコン膜に注入された電子によって固定負電荷を形成し、あるべきしきい値に設定されているが、時間の経過とともに固定負電荷が拡散することによって、リファレンスセルのしきい値が変動するという課題があった。
【０００８】
リファレンスセルはある一定の基準電流を得るための装置であって、メモリセルの電流とリファレンスセルの電流を比較することでメモリセルの状態を判定するために使用されるため、リファレンスセルのしきい値が時間とともに変動するとリファレンスセルのしきい値である基準電流を出力するために必要な電圧が変動することになり、誤動作の原因となる。
【０００９】
本発明は上記の課題に鑑みてなされたものであり、リファレンスセルの経時的なしきい値の変動を抑制し、安定した基準電流を得るリファレンスセルおよびその書き込み方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明のリファレンスセルは、下部酸化シリコン膜と上部酸化シリコン膜の間に窒化シリコン膜を積層したゲート絶縁膜を有するＭＯＮＯＳ型トランジスタで構成され、窒化シリコン膜中に局所的に電荷を蓄積するメモリセルの電流を判定するためのリファレンスセルであって、リファレンスセルはＭＯＮＯＳ型トランジスタと同構成のトランジスタにより構成され、リファレンスセルを構成するトランジスタのゲート絶縁膜の窒化シリコン膜中に蓄積された固定電荷が、メモリセルを構成するトランジスタのゲート絶縁膜の窒化シリコン膜中に蓄積された電荷の分布領域よりも広範囲に分布している。
【００１１】
また、本発明のリファレンスセルにおいて、リファレンスセルを構成するトランジスタのゲート絶縁膜の窒化シリコン膜中に蓄積された固定電荷は、リファレンスセルを構成するトランジスタのゲート絶縁膜の窒化シリコン膜中の領域全体に一様に分布していることが好ましい。
【００１２】
また、本発明のリファレンスセルにおいて、リファレンスセルを構成するトランジスタは第１導電型のウェル領域中に形成され、第１導電型のウェル領域は、第１導電型の半導体基板中に設けられた第２導電型のウェル領域中に形成されていることが好ましい。
【００１３】
また、本発明の第１のリファレンスセルの書き込み方法は、本発明のリファレンスセルにおいて、半導体基板を接地電位とし、リファレンスセルのゲートに正電圧Ｖｇを、ソースに正電圧Ｖｓを、ドレインに正電圧Ｖｄをそれぞれ印加して、チャネル電流起因の２次電子をソースとドレイン間のチャネル上の窒化シリコン膜へ注入する書き込み動作を行う第１の工程と、リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第２の工程とを含み、第１の工程では、接地電圧、正電圧Ｖｇ、正電圧Ｖｓおよび正電圧Ｖｄは、０＜Ｖｓ＜Ｖｄ＜Ｖｇの関係を満たし、第２の工程による確認動作の結果、リファレンスセルのしきい値が所望の値に到達していない場合には、さらに第１の工程での書き込み動作を繰り返して、所望の値に到達させるものである。
【００１４】
また、本発明の第２のリファレンスセルの書き込み方法は、本発明のリファレンスセルにおいて、半導体基板を接地電位とし、リファレンスセルのゲートに正電圧Ｖｇを、ソースに正電圧Ｖｓを、ドレインに正電圧Ｖｄをそれぞれ印加して、チャネル電流起因の２次電子をソースとドレイン間のチャネル上の窒化シリコン膜へ注入する書き込み動作を行う第１の工程および第２の工程と、リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第３の工程とを含み、第１の工程では、接地電圧、正電圧Ｖｇ、正電圧Ｖｓおよび正電圧Ｖｄは、０＜Ｖｓ＜Ｖｄ＜Ｖｇの関係を満たし、第２の工程では、接地電圧、正電圧Ｖｇ、正電圧Ｖｓおよび正電圧Ｖｄは、０＜Ｖｄ＜Ｖｓ＜Ｖｇの関係を満たし、第３の工程による確認動作の結果、リファレンスセルのしきい値が所望の値に到達していない場合には、さらに第１および第２の工程での書き込み動作を繰り返して、所望の値に到達させるものである。
【００１５】
また、本発明の第３のリファレンスセルの書き込み方法は、本発明のリファレンスセルにおいて、半導体基板を接地電位とし、リファレンスセルのゲートとソースとドレインに正電圧Ｖｐをそれぞれ印加して、ソースとドレイン間のチャネル直下の空乏層にかかる電界で加速されたホットエレクトロンをチャネル上の窒化シリコン膜へ注入する書き込み動作を行う第１の工程と、リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第２の工程とを含み、第２の工程による確認動作の結果、リファレンスセルのしきい値が所望の値に到達していない場合には、さらに第１の工程での書き込み動作を繰り返して、所望の値に到達させるものである。
【００１６】
また、本発明の第４のリファレンスセルの書き込み方法は、本発明のリファレンスセルにおいて、半導体基板およびリファレンスセルのソースとドレインを接地電位とし、リファレンスセルのゲートに正電圧を印加して、半導体基板からソースとドレイン間のチャネル上の窒化シリコン膜へ電子を注入する書き込みを行う第１の工程と、リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第２の工程とを含み、第２の工程による確認動作の結果、リファレンスセルのしきい値が所望の値に到達していない場合には、さらに第１の工程での書き込み動作を繰り返して、所望の値に到達させるものである。
【００１７】
また、本発明の第５のリファレンスセルの書き込み方法は、本発明のリファレンスセルにおいて、半導体基板およびリファレンスセルのソースとドレインを接地電位とし、リファレンスセルのゲートに負電圧を印加して、ゲートからソースとドレイン間のチャネル上の窒化シリコン膜へ電子を注入する書き込みを行う第１の工程と、リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第２の工程とを含み、第２の工程による確認動作の結果、リファレンスセルのしきい値が所望の値に到達していない場合には、さらに第１の工程での書き込み動作を繰り返して、所望の値に到達させるものである。
【００１８】
また、本発明の第６のリファレンスセルの書き込み方法は、本発明のリファレンスセルにおいて、リファレンスセルのゲート、ソースおよびドレインを接地電位とし、半導体基板の第１導電型のウェル領域に負電圧を印加して、ソースとドレイン間のチャネル直下の空乏層にかかる電界で加速されたホットエレクトロンをチャネル上の窒化シリコン膜へ注入する書き込みを行う第１の工程と、リファレンスセルのしきい値が所望の値に到達したかどうかの確認動作を行う第２の工程とを含み、第２の工程による確認動作の結果、リファレンスセルのしきい値が所望の値に到達していない場合には、さらに第１の工程での書き込み動作を繰り返して、所望の値に到達させるものである。
【発明の効果】
【００１９】
本発明のリファレンスセルおよびその書き込み方法によれば、リファレンスセルのゲート絶縁膜中の窒化シリコン膜において、少なくとも、本体メモリセルの窒化シリコン膜中に局所的に蓄積される電荷の分布領域よりも広範囲に固定電荷が分布しているため、放置による窒化シリコン膜内部の電子の拡散ひろがりが抑制され、リファレンスセルの経時的なしきい値の変動が抑制される。その結果、リファレンスセルの出力する基準電流は長期にわたって安定に保持され、高信頼性の例えばフラッシュメモリを提供することができる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るリファレンスセルの一例を示す図である。
【００２１】
本発明のリファレンスセルは、第１導電型の半導体基板１に第２導電型のドレイン２とソース３が形成され、少なくともソース３とドレイン２の間のチャネル９の上部にわたって、ＯＮＯ膜すなわち上部酸化シリコン膜５と下部酸化シリコン膜７の間に挟まれた窒化シリコン膜６で構成したゲート絶縁膜と、さらにその上にゲート４が形成された、ＭＯＮＯＳ型トランジスタであって、チャネル９の上部の窒化シリコン膜６の一部には、固定負電荷８が広範囲に分布している。
【００２２】
固定負電荷８は、後述する方法で電気的に注入された電子であって、チャネル９上部の窒化シリコン膜６の一部に一様に分布しているので、従来のチャネルホットエレクトロンの注入によって窒化シリコン膜６の一部に局所的に電子が注入されている状態よりも、窒化シリコン膜６中の固定電荷の拡散が起こりにくいため、しきい値の変動は抑制される。
【００２３】
本実施形態のリファレンスセルによれば、リファレンスセルのチャネル９上の窒化シリコン膜６の少なくともメモリセル本体よりも広範囲の領域に電子が一様に分布しており、放置による窒化シリコン膜６の内部の電子の拡散ひろがりが抑制され、リファレンスセルの経時的なしきい値の変動は抑制される。
【００２４】
図２は、本発明の第１の実施形態に係るリファレンスセルにおける第１の書き込み方法を示す図である。
【００２５】
本実施形態のリファレンスセルの書き込み方法では、チャネルホットエレクトロンに起因して発生する２次電子をドレイン側から注入する。まず、半導体基板を接地電位とし、ゲートに正電圧Vgpを印加し、ソースにVgpより小さな正電圧Vspを印加した状態で、ドレインにVspより大きく、Vgpより小さな正電圧Vdpが電圧印加時間Tpだけ持続するパルスを印加する。このとき、ドレインとソース間の電位差が十分大きければ、ドレイン近傍では、チャネルの電界に加速された電子は高エネルギーを得、その一部がドレイン近傍で衝突電離を起こし、ホールと電子が生成する。このホールは、ドレインと半導体基板の間の電位差が十分大きければ、ドレイン近傍の空乏層の電界によって基板のほうに加速され高エネルギーを得る。このホールが衝突電離を起こし、ホールと電子が生成する。ここで発生した電子を２次電子と呼ぶ。この２次電子が下部酸化シリコン膜を介して、チャネル上の窒化シリコン膜のドレイン付近の領域に注入され、固定負電荷としてトラップされる。
【００２６】
このとき、電子の注入される位置は、ドレインエッジから離れた位置まで広範囲におよび、チャネル上のドレイン側の窒化シリコン膜は、電子が広範囲に分布した状態となる。
【００２７】
所望の固定電荷が窒化シリコン膜に導入できたかどうかの確認は、メモリセルのしきい値電圧が所望の値に達しているかどうかで確認する。
【００２８】
ここで、所望の基準電流が流れるようなゲート電圧を所望のしきい値と定義している。たとえば、ドレインを接地電位にした状態で、ゲートに所望のしきい値電圧を印加し、ソースにリファレンスセルの基準電流を参照するときに使用する正電圧を印加した状態で、ソース・ドレイン間を流れる電流が、所望の基準電流になっているかどうかよって確認する。所望のしきい値電圧をゲートに印加した状態でソース・ドレイン間を流れる電流は、電子が窒化シリコン膜に導入されることにより減少するため、所望の基準電流よりも大きければ、所望のしきい値に達していないと判断できる。
【００２９】
もし、所望のしきい値に達していなければ、さらに次のパルスを印加する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する。
【００３０】
さらにこのとき、電圧印加時間Tpを順次大きくするか、ドレインに印加する正電圧Vdpを順次大きくすることによって、効率的に書き込みを行うことができる。
【００３１】
例えば、ＯＮＯ膜の膜厚が、およそ２０nm 〜２５nm程度であって、チャネル長が０．４２ミクロンのＭＯＮＯＳ型トランジスタを使用するリファレンスセルにおける一例では、正電圧Vspをたとえば３V、正電圧Vdpをたとえば６V、正電圧Vgpをたとえば９．５V、電圧印加時間Tpを、たとえば１マイクロ秒として、このパルスで導入された固定電荷によって変動したしきい値を確認し、所望のしきい値に達していなければ、さらに次のパルスとして正電圧Vdpをたとえば、０．０５V増大させて印加する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する方法によって、実用的な時間で書き込みが可能である。
【００３２】
本実施形態のリファレンスセルの書き込み方法によれば、チャネル電流起因の２次電子を、チャネル上の窒化シリコン膜に電子をドレイン近傍の少なくともチャネルホットエレクトロンによって注入された電子の分布よりも、広範囲な領域に注入することによって、放置による窒化シリコン膜内部の電子の拡散ひろがりが抑制されたリファレンスセルを提供できる。
【００３３】
次に、同じく図２を参照しながら、本発明の第１の実施形態に係るリファレンスセルにおける第２の書き込み方法について説明する。
【００３４】
第２のリファレンスセルの書き込み方法では、チャネルホットエレクトロンに起因して発生する２次電子をドレイン側とソース側の両側から注入する。まず、半導体基板を接地電位とし、ゲートに正電圧Vgpを印加し、ソースにVgpより小さな正電圧Vspを印加した状態で、ドレインにVspより大きく、Vgpより小さな正電圧Vdpが電圧印加時間Tpだけ持続するパルスを印加する。このとき、ドレインとソース間の電位差が十分大きければ、ドレイン近傍では、チャネルの電界に加速された電子は高エネルギーを得、その一部がドレイン近傍で衝突電離を起こし、ホールと電子が生成する。このホールは、ドレインと半導体基板の間の電位差が十分大きければ、ドレイン近傍の空乏層の電界によって基板のほうに加速され高エネルギーを得る。このホールが衝突電離を起こし、ホールと電子が生成する。ここで発生した電子を２次電子と呼ぶ。この２次電子が下部酸化シリコン膜を介して、チャネル上の窒化シリコン膜のドレイン付近の領域に注入され、固定負電荷としてトラップされる。このとき、電子の注入される位置は、ドレインエッジから離れた位置まで広範囲におよぶ。
【００３５】
上記の書き込みステップ１は第１の書き込み方法と同様である。第２の書き込み方法においては、このステップ１の後に、ソースとドレインに印加する電圧の大小関係を逆にした、以下に示す書き込みステップ２を行なう。
【００３６】
書き込みステップ２では、半導体基板を接地電位とし、ゲートに正電圧Vgpを印加し、ドレインに正電圧Vgp より小さな正電圧Vdpを印加した状態で、ソースにVdpより大きく、Vgpより小さな正電圧Vspが電圧印加時間Tpだけ持続するパルスを印加する。その結果、発生した２次電子は、下部酸化シリコン膜を介して、チャネル上の窒化シリコン膜のソース付近の領域に注入され、固定負電荷としてトラップされる。このとき、電子の注入される位置は、ソースエッジから離れた位置まで広範囲におよぶ。
【００３７】
このようにして、チャネル上の窒化シリコン膜のドレイン付近とソース付近の領域には、電子が広範囲に分布した状態となる。
【００３８】
この方法を利用し、リファレンスセルのしきい値を調整する方法を説明する。
【００３９】
[ステップ１]  ゲートにVgpを印加し、ソースに正電圧Vspを印加した状態で、ドレインに印加する正電圧Vdp（＞Vsp）が電圧印加時間Tpだけ持続するパルスをリファレンスセルのドレインに印加する。
【００４０】
[ステップ２]  ゲートにVgpを印加し、ドレインに正電圧Vdpを印加した状態で、ソースに印加する正電圧Vsp（＞Vdp）が電圧印加時間Tpだけ持続するパルスをリファレンスセルのソースに印加する。
【００４１】
[ステップ１]と[ステップ２]を実施したあと、導入された固定電荷によって変動したしきい値を確認し、所望のしきい値に達していなければ、さらに次に再度[ステップ１]と[ ステップ２]を実施する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する。
【００４２】
さらにこのとき、電圧印加時間Tpを順次大きくするか、[ステップ１]におけるドレインに印加する正電圧Vdpと、[ステップ２]におけるソースに印加する正電圧Vsp順次大きくすることによって、効率的に書き込みを行うことができる。
【００４３】
例えば、ONO膜の膜厚が、およそ２０nm 〜２５nm程度であって、チャネル長が０．４２ミクロンのＭＯＮＯＳ型トランジスタを使用するリファレンスセルにおける一例では、[ステップ１]におけるソースに印加する正電圧Vspと[ステップ２]におけるドレインに印加する正電圧Vdpをたとえば３Vとし、[ステップ１]におけるドレインに印加する正電圧Vdpと[ステップ２]におけるソースに印加する正電圧Vsp、をたとえば６Vとし、正電圧Vgpをたとえば９．５Vとし、電圧印加時間Tpを、たとえば、１マイクロ秒として、[ステップ１]と[ステップ２]で導入された固定電荷によって変動したしきい値を確認し、所望のしきい値に達していなければ、さらに、[ステップ１]におけるドレインに印加する正電圧Vdpと[ステップ２]におけるソースに印加する正電圧Vspをたとえば、０．０５V増大させて、[ステップ１]と[ステップ２]実施する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する方法によって、実用的な時間で書き込みが可能である。
【００４４】
本実施形態のリファレンスセルの書き込み方法によれば、チャネル電流起因の２次電子をチャネル上の窒化シリコン膜に電子をドレイン近傍の少なくともチャネルホットエレクトロンによって注入された電子の分布の範囲よりも広範囲な領域に注入することと、チャネル電流起因の２次電子をチャネル上の窒化シリコン膜に電子をソース近傍の少なくともチャネルホットエレクトロンによって注入された電子の分布の範囲よりも広範囲な領域に注入することによって、放置による窒化シリコン膜内部の電子の拡散ひろがりが抑制されたリファレンスセルを提供できる。
（第２の実施形態）
図３は、本発明の第２の実施形態に係るリファレンスセルの一例を示す図である。
【００４５】
本発明のリファレンスセルは、第１導電型の半導体基板１に第２導電型のドレイン２とソース３が形成され、少なくともソース３とドレイン２の間のチャネル９の上部にわたって、ＯＮＯ膜すなわち上部酸化シリコン膜５と下部酸化シリコン膜７の間に挟まれた窒化シリコン膜６とで構成したゲート絶縁膜と、さらにその上にゲート４が形成された、ＭＯＮＯＳ型トランジスタであって、チャネル９の上部の窒化シリコン膜６には、固定負電荷８が一様に分布している。
【００４６】
固定負電荷８は、後述する方法で電気的に注入された電子であって、チャネル９の上部の窒化シリコン膜６に一様に分布しているので、従来のチャネルホットエレクトロンの注入によって窒化シリコン膜６の一部に局所的に電子が注入されている状態よりも、窒化シリコン膜６中の固定電荷８の拡散が起こりにくいため、しきい値の変動は抑制される。
【００４７】
図４のグラフは、リファレンスの書き込みが終了した後に、２５０℃において24時間まで放置した場合のしきい値の変動を、従来のリファレンスセルと本発明のリファレンスセルで比較したものである。本発明のリファレンスセルでは、窒化シリコン膜６中の固定電荷８の拡散が起こりにくくなっているため、しきい値の変動が小さいことが示されている。
【００４８】
本実施形態のリファレンスセルによれば、リファレンスセルのチャネル９上の窒化シリコン膜６に一様に電子が分布しており、放置による窒化シリコン膜６の内部の電子の拡散ひろがりが抑制され、リファレンスセルの経時的なしきい値の変動は抑制される。
【００４９】
図５は、本発明の第２の実施形態に係るリファレンスセルにおける第１の書き込み方法を示す図である。
【００５０】
本実施形態のリファレンスセルの書き込み方法では、基板ホットエレクトロンと呼ばれる、高エネルギーの電子を半導体基板から窒化シリコン膜に注入する。まず、リファレンスセルの半導体基板を接地電位とし、ゲート、ドレイン、ソースに正電圧Vpを印加することにより、チャネル直下の半導体基板に空乏層がひろがる。正電圧Vpの大きさが十分大きければ、空乏層内部の電界によって電子がゲートの方向に加速され、高エネルギーを得るにいたる。この高エネルギーを得た電子は基板ホットエレクトロンと呼ばれる。基板ホットエレクトロンは、その高エネルギーによって下部酸化シリコン膜を介して、窒化シリコン膜に注入され、固定負電荷としてトラップされる。このような、電子の注入は、チャネル領域全体で発生するため、チャネル上部の窒化シリコン膜に一様に固定負電荷を分布させることができる。
【００５１】
ただし、正電圧は、ソースあるいはドレインと基板間のジャンクション耐圧よりも小さな電圧でなければ、電荷の注入を制御することはできなくなる。
【００５２】
所望の固定電荷が窒化シリコン膜に導入できたかどうかの確認は、メモリセルのしきい値電圧が所望の値に達しているかどうかで確認する。
【００５３】
もし、所望のしきい値に達していなければ、さらに次のパルスを印加する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する。
【００５４】
さらにこのとき、電圧印加時間Tpを順次大きくするか、正電圧Vpを順次大きくすることによって、効率的に書き込みを行うことができる。
【００５５】
例えば、ＯＮＯ膜の膜厚が、およそ２０nm 〜２５nm程度である、ＭＯＮＯＳ型トランジスタを使用するリファレンスセルにおける一例では、正電圧Vpをたとえば１０Vで固定条件として、電圧印加時間Tpを、たとえば１ミリ秒として、このパルスで導入された固定電荷によって変動したしきい値を確認し、所望のしきい値に達していなければ、さらに次のパルスを印加する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する方法によって、実用的な時間で書き込みが可能である。
【００５６】
本発明のリファレンスセルの書き込み方法によって、チャネル上の窒化シリコン膜に一様に固定電荷を分布させることができていることは、リファレンスセルのゲート電圧とドレイン電流の関係を測定することによって確認することができる。
【００５７】
チャネルをカットオフする電子がチャネル上の広い範囲にわたっていると、サブスレショルド領域の電流立ち上がりは急峻になるため、サブスレショルド領域の電流特性を確認することで、電子の分布状態を確認できる。
【００５８】
図６は、従来のリファレンスセルと、本発明のリファレンスセルの書き込み方法によって書き込まれたリファレンスセルのゲート電圧とドレイン電流の関係を示している。本発明の書き込み方法によれば、サブスレショルド領域の電流立ち上がりは従来のリファレンスセルに比較して急峻になっており、窒化シリコン膜に一様に電子が分布していることが読み取れる。
【００５９】
本実施形態のリファレンスセルの書き込み方法によれば、基板ホットエレクトロンをチャネル上の窒化シリコン膜に一様に注入することにより、放置による窒化シリコン膜内部の電子の拡散ひろがりが抑制されたリファレンスセルを提供できる。
【００６０】
図７は、本発明の第２の実施形態に係るリファレンスセルにおける第２の書き込み方法を示す図である。
【００６１】
本実施形態のリファレンスセルの書き込み方法では、ファウラー・ノルドハイム電流によって、チャネルから窒化シリコン膜に電子を注入する。まず、リファレンスセルの半導体基板とドレインとソースを接地電位とし、ゲートに正電圧Vｐを印加することにより、強反転状態のチャネルを形成し、正電圧Vｐの大きさが十分大きければ、チャネル内の電子は下部酸化シリコン膜を介して、窒化シリコン膜に注入され、固定負電荷としてトラップされる。このような、電子の注入は、チャネル領域全体で発生するため、チャネル上部の窒化シリコン膜に一様に固定負電荷が分布させることができる。
【００６２】
所望の固定電荷が窒化シリコン膜に導入できたかどうかの確認は、ゲートに印加する正電圧Vpが電圧印加時間Tpだけ持続するパルスをリファレンスセルのゲートに印加する。このパルスによって導入された固定電荷によって変動したしきい値を確認する。
【００６３】
もし、所望のしきい値に達していなければ、さらに次のパルスを印加する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する。
【００６４】
さらにこのとき、電圧印加時間Tpを順次大きくするか、正電圧Vpを順次大きくすることによって、効率的に書き込みを行うことができる。
【００６５】
例えば、ＯＮＯ膜の膜厚が、およそ２０nm 〜２５nm程度である、ＭＯＮＯＳ型トランジスタを使用するリファレンスセルにおける一例では、正電圧Vｐをたとえば１４V〜２０Vとして、電圧印加時間Tpを、たとえば１ミリ秒として、このパルスで導入された固定電荷によって変動したしきい値を確認し、所望のしきい値に達していなければ、さらに次のパルスを印加する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する方法によって、実用的な時間で書き込みが可能である。
【００６６】
本実施形態のリファレンスセルの書き込み方法によれば、ゲートと強反転状態のチャネルとの間の電界によって、チャネルから、チャネル上の窒化シリコン膜に電子を一様に注入することによって、放置による窒化シリコン膜内部の電子の拡散ひろがりが抑制されたリファレンスセルを提供できる。
【００６７】
図８は、本発明の第２の実施形態に係るリファレンスセルにおける第３の書き込み方法を示す図である。
【００６８】
本実施形態のリファレンスセルの書き込み方法では、ファウラー・ノルドハイム電流によって、ゲートから窒化シリコン膜に電子を注入するものである。まず、リファレンスセルの半導体基板とドレインとソースを接地電位とし、ゲートに負電圧−Vｐを印加する。負電圧−Vｐの絶対値としての大きさが十分大きければ、ゲートの電子は上部酸化シリコン膜を介して、窒化シリコン膜に注入され、固定負電荷としてトラップされる。このような、電子の注入は、チャネル領域全体で発生するため、チャネル上部の窒化シリコン膜に一様に固定負電荷が分布させることができる。
【００６９】
所望の固定電荷が窒化シリコン膜に導入できたかどうかの確認は、メモリセルのしきい値電圧が所望の値に達しているかどうかで確認する。
【００７０】
もし、所望のしきい値に達していなければ、さらに次のパルスを印加する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する。
【００７１】
さらにこのとき、電圧印加時間Tpを順次大きくするか、負電圧−Vpの絶対値を順次大きくすることによって、効率的に書き込みを行うことができる。
【００７２】
例えば、ＯＮＯ膜の膜厚が、およそ２０nm 〜２５nm程度である、ＭＯＮＯＳ型トランジスタを使用するリファレンスセルにおける一例では、負電圧−Vｐをたとえば−１４V〜−２０Vとして、電圧印加時間Tpを、たとえば１ミリ秒として、このパルスで導入された固定電荷によって変動したしきい値を確認し、所望のしきい値に達していなければ、さらに次のパルスを印加する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する方法によって、実用的な時間で書き込みが可能である。
【００７３】
本実施形態のリファレンスセルの書き込み方法によれば、ゲートと半導体基板との間の電界によって、ゲートから、チャネル上の窒化シリコン膜に電子を一様に注入することによって、放置による窒化シリコン膜内部の電子の拡散ひろがりが抑制されたリファレンスセルを提供できる。
（第３の実施形態）
図９は、本発明の第３の実施形態に係るリファレンスセルの一例を示す図である。
【００７４】
本発明のリファレンスセルは、第１導電型の半導体基板１に第２導電型のディープウェル領域１０を有し、ディープウェル領域に第１導電型のウェル領域１１を有し、ウェル領域１１に、第２導電型のドレイン２とソース３が形成され、少なくともソース３とドレイン２の間のチャネル９の上部にわたって、ＯＮＯ膜すなわち上部酸化シリコン膜５と下部酸化シリコン膜７の間に挟まれた窒化シリコン膜６とで構成したゲート絶縁膜と、さらにその上にゲート４が形成された、ＭＯＮＯＳ型トランジスタであって、チャネル９の上部の窒化シリコン膜には、固定負電荷８が一様に分布している。
【００７５】
固定負電荷８は、後述する方法で電気的に注入された電子であって、チャネル９の上部の窒化シリコン膜６に一様に分布しているので、従来のチャネルホットエレクトロンの注入によって窒化シリコン膜６の一部に局所的に電子が注入されている状態よりも、窒化シリコン膜６中の固定負電荷８の拡散が起こりにくいため、しきい値の変動は抑制される。
【００７６】
本実施形態においては、ウェル領域１１が、ウェル電位を半導体基板１と独立に制御できるように、ディープウェル領域を介して、半導体基板１と分離されている。これは、ウェル領域１１に接地電位以外のバイアスを印加する、リファレンスセルの書き込み方法を可能にする構造である。
【００７７】
本実施形態のリファレンスセルによれば、リファレンスセルのチャネル９上の窒化シリコン膜６に一様に電子が分布しており、放置による窒化シリコン膜６の内部の電子の拡散ひろがりが抑制され、リファレンスセルの経時的なしきい値の変動は抑制される。
【００７８】
図１０は、本発明の第３の実施形態に係るリファレンスセルにおける第１の書き込み方法を示す図である。
【００７９】
本実施形態では第２の実施形態における書き込み方法と同様の原理を利用するが、パルス印加方式を単純化し、ウェル領域のみに負電圧のパルスを印加して同様の書き込みを行うものである。
【００８０】
本実施形態のリファレンスセルの書き込み方法では、基板ホットエレクトロンと呼ばれる、高エネルギーの電子を半導体基板から窒化シリコン膜に注入する。まず、リファレンスセルのゲート、ドレイン、ソースと半導体基板を接地電位とし、ディープウェル領域をたとえば電源電圧３Vとし、ウェル領域に負電圧−Vpを印加することにより、チャネル直下の半導体基板に空乏層がひろがる。負電圧−Vpの絶対値としての大きさが十分大きければ、空乏層内部の電界によって電子がゲートの方向に加速され、高エネルギーを得るにいたる。この高エネルギーを得た電子は基板ホットエレクトロンと呼ばれる。基板ホットエレクトロンは、その高エネルギーによって下部酸化シリコン膜を介して、窒化シリコン膜に注入され、固定負電荷としてトラップされる。このような、電子の注入は、チャネル領域全体で発生するため、チャネル上部の窒化シリコン膜に一様に固定負電荷が分布させることができる。
【００８１】
ただし、負電圧の大きさは、ソースあるいはドレインと基板間のジャンクション耐圧の大きさよりも小さな電圧でなければ、電荷の注入を制御することはできなくなる。
【００８２】
所望の固定電荷が窒化シリコン膜に導入できたかどうかの確認は、メモリセルのしきい値電圧が所望の値に達しているかどうかで確認する。
【００８３】
もし、所望のしきい値に達していなければ、さらに次のパルスを印加する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する。
【００８４】
さらにこのとき、電圧印加時間Tpを順次大きくするか、負電圧−Vpの絶対値としての大きさを順次大きくすることによって、効率的に書き込みを行うことができる。
【００８５】
例えば、ＯＮＯ膜の膜厚が、およそ２０nm 〜２５nm程度である、ＭＯＮＯＳ型トランジスタを使用するリファレンスセルにおける一例では、負電圧−Vpをたとえば−１０Vで固定条件として、電圧印加時間Tpを、たとえば１ミリ秒として、このパルスで導入された固定電荷によって変動したしきい値を確認し、所望のしきい値に達していなければ、さらに次のパルスを印加する。これを所望のしきい値に達するまで繰り返すことによって、適切な量の固定電荷を窒化シリコン膜に導入する方法によって、実用的な時間で書き込みが可能である。
【００８６】
本実施形態のリファレンスセルの書き込み方法によれば、基板ホットエレクトロンをチャネル上の窒化シリコン膜に一様に注入することにより、放置による窒化シリコン膜内部の電子の拡散ひろがりが抑制されたリファレンスセルを提供する。
【００８７】
なお、ＭＯＮＯＳ型不揮発性半導体記憶装置のメモリセルも第１導電型の
ウェル領域に形成することができる。
【産業上の利用可能性】
【００８８】
本発明のリファレンスセルおよびその書き込み方法は、リファレンスセルの経時的なしきい値の変動を抑制してリファレンスセルの出力する基準電流は長期にわたって安定に保持するものであり、特に、ＭＯＮＯＳ型トランジスタを集積した電気的に書き換え可能なフラッシュメモリにおけるリファレンスセル等として有用である。
【図面の簡単な説明】
【００８９】
【図１】本発明の第１の実施形態に係るリファレンスセルを示す断面図である。
【図２】本発明の第１の実施形態に係るリファレンスセルの書き込み方法を示す説明図である。
【図３】本発明の第２の実施形態に係るリファレンスセルを示す断面図である。
【図４】本発明の第２の実施形態に係るリファレンスセルにおけるしきい値電圧の経時変化を示す図である。
【図５】本発明の第２の実施形態に係るリファレンスセルの書き込み方法を示す説明図である。
【図６】本発明の第２の実施形態に係るリファレンスセルのゲート電圧とドレイン電流の関係を示す図である。
【図７】本発明の第２の実施形態に係るリファレンスセルの別の書き込み方法を示す説明図である。
【図８】本発明の第２の実施形態に係るリファレンスセルのさらに別の書き込み方法を示す説明図である。
【図９】本発明の第３の実施形態に係るリファレンスセルを示す断面図である。
【図１０】本発明の第３の実施形態に係るリファレンスセルの書き込み方法を示す説明図である。
【図１１】従来のリファレンスセルを示す断面図である。
【図１２】従来のリファレンスセルの書き込み方法を示す図である。
【符号の説明】
【００９０】
1  半導体基板
2  ドレイン
3  ソース
4  ゲート
5  上部酸化シリコン膜
6  窒化シリコン膜
7  下部酸化シリコン膜
8  固定負電荷
9  チャネル
【図１】
2006303048.tif 000003
【図２】
2006303048.tif 000004
【図３】
2006303048.tif 000005
【図４】
2006303048.tif 000006
【図５】
2006303048.tif 000007
【図６】
2006303048.tif 000008
【図７】
2006303048.tif 000009
【図８】
2006303048.tif 000010
【図９】
2006303048.tif 000011
【図１０】
2006303048.tif 000012
【図１１】
2006303048.tif 000013
【図１２】
2006303048.tif 000014