(57)【要約】【課題】ソースドライバとしてアナログドライバを採用する液晶表示装置において、消費電力の低減を実現する。【解決手段】液晶コントローラ２００から出力されるアナログ画像信号ＡＶをアナログスイッチＳＷ１〜ＳＷｎに伝送するために第１のビデオバスＳＶ１と第２のビデオバスＳＶ２とを備える。映像信号線ＳＬ１〜ＳＬｎを、それぞれアナログスイッチＳＷ１〜ＳＷｎによって第１のビデオバスＳＶ１と第２のビデオバスＳＶ２とに交互に接続する。映像信号線に駆動用映像信号を印加する際には、その駆動用映像信号を印加すべき映像信号線と接続されたビデオバスにのみアナログ画像信号ＡＶを印加し、駆動用映像信号を印加すべき映像信号線とは接続されていないビデオバスには予備充電用電圧ＶＰを印加する。【選択図】図２
2006138973.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じたアナログ電圧を出力する出力バッファを有する表示制御回路と、表示部に画像を表示するための複数の映像信号線に前記アナログ電圧をサンプリングして印加するための複数のアナログスイッチを有する映像信号線駆動回路とを備え、前記表示部を駆動する駆動回路であって、
前記出力バッファから前記アナログ電圧の印加を受け、当該印加されたアナログ電圧を前記複数のアナログスイッチに伝送するための２以上のビデオ信号線を有し、
前記複数の映像信号線は、それぞれ所定の順序で前記２以上のビデオ信号線のうち１のビデオ信号線と前記複数のアナログスイッチのいずれか１つを介して接続され、
前記表示制御回路は、前記複数のアナログスイッチのうちオン状態のアナログスイッチと接続されたビデオ信号線を選択し、当該選択されたビデオ信号線にのみ前記アナログ電圧を印加することを特徴とする、駆動回路。
【請求項２】
前記表示制御回路は、前記２以上のビデオ信号線のうち前記選択されたビデオ信号線以外のビデオ信号線には当該ビデオ信号線を予備的に充電するための電圧を印加することを特徴とする、請求項１に記載の駆動回路。
【請求項３】
前記予備的に充電するための電圧が、前記アナログ電圧の上限値と下限値との中間の値に相当する電圧であることを特徴とする、請求項２に記載の駆動回路。
【請求項４】
請求項１から３までのいずれか１項に記載の駆動回路を備えた表示装置。
【請求項５】
入力信号に応じたアナログ電圧を出力バッファから出力し、表示部に画像を表示するための複数の映像信号線に前記アナログ電圧を複数のアナログスイッチによってサンプリングして印加する、前記表示部を駆動する駆動方法であって、
前記アナログ電圧を前記複数のアナログスイッチに伝送するための２以上のビデオ信号線から１のビデオ信号線を順次に選択し、当該選択されたビデオ信号線にのみ前記出力バッファから前記アナログ電圧を印加する選択ステップを含み、
前記複数の映像信号線は、それぞれ所定の順序で前記２以上のビデオ信号線のうち１のビデオ信号線と前記複数のアナログスイッチのいずれか１つを介して接続され、
前記選択ステップでは、前記複数のアナログスイッチのうちオン状態のアナログスイッチと接続されたビデオ信号線が選択されることを特徴とする、駆動方法。
【請求項６】
前記２以上のビデオ信号線のうち前記選択されたビデオ信号線以外のビデオ信号線に当該ビデオ信号線を予備的に充電するための電圧を印加する予備充電ステップを含むことを特徴とする、請求項５に記載の駆動方法。
【請求項７】
前記予備的に充電するための電圧が、前記アナログ電圧の上限値と下限値との中間の値に相当する電圧であることを特徴とする、請求項６に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、更に詳しくは、表示装置の駆動回路および駆動方法に関する。
【背景技術】
【０００２】
近年、ＣＧシリコンによって基板上に駆動回路が形成されるＣＧシリコン液晶（Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ：連続粒界結晶シリコン液晶）パネルを採用する液晶表示装置が開発されている。ＣＧシリコンは、結晶境界面の配置が規則的で、原子レベルで連続的な構造となっている。このため、ＣＧシリコンでは電子が高速に移動することができるので、駆動用のＬＳＩを基板上に実装することができる。これにより、部品数の削減によるコスト低減や装置の小型化が可能となっている。
【０００３】
図９は、ＣＧシリコン液晶パネルが採用された従来の液晶表示装置の液晶コントローラ９００とソースドライバ９５０の要部構成図である。この液晶表示装置の液晶コントローラ９００は、Ｄ／Ａ変換器９０と、出力バッファ９１とを備えている。ソースドライバ９５０は、シフトレジスタ９５と、ビデオバスＳＶと、ビデオバスＳＶと映像信号線ＳＬ１〜ＳＬｎとの間にそれぞれ挿入されたｎ個のアナログスイッチＳＷ１〜ＳＷｎとを備えている。
【０００４】
液晶コントローラ９００内で生成されたクロック信号ＣＫは、Ｄ／Ａ変換器９０に入力されると共に、ソースクロック信号ＳＣＫとしてシフトレジスタ９５に入力される。また、シフトレジスタ９５には、液晶コントローラ９００内で生成されたソーススタートパルス信号ＳＳＰも入力される。Ｄ／Ａ変換器９０は、外部から送られるデジタル画像信号ＤＶとクロック信号ＣＫとを受け取り、デジタル画像信号ＤＶに対応する電圧をアナログ画像信号ＡＶＲとして出力する。このとき、Ｄ／Ａ変換器９０は、クロック信号ＣＫのパルスの立ち上がりのタイミングでデジタル画像信号ＤＶをサンプリングし、クロック信号ＣＫの次のパルスの立ち上がりのタイミングで変換後のアナログ画像信号ＡＶＲを出力する。出力バッファ９１は、アナログ画像信号ＡＶＲを受け取って、それと同電位のアナログ画像信号ＡＶを出力する。
【０００５】
シフトレジスタ９５には、ソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとが入力される。そして、ソースクロック信号ＳＣＫのパルスの立ち上がりに応じて、ソーススタートパルス信号ＳＳＰが順次に後段にシフトされる。これにより、サンプリングパルスＳＡＭ１〜ＳＡＭｎがシフトレジスタ３１から順次に出力され、アナログスイッチＳＷ１〜ＳＷｎが順次にオン状態となる。これにより、アナログ画像信号ＡＶが駆動用映像信号として映像信号線ＳＬ１〜ＳＬｎに順次に印加され、表示部に画像が表示される。
【特許文献１】特開２００４−１１７７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以上のような、表示部を構成する基板上に駆動回路が形成されるモノリシック型の液晶表示装置は、特に携帯電話機やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）等の携帯端末に採用されることが多い。携帯端末では電源としてバッテリーが用いられるため、消費電力の低減が強く望まれている。ところが、上述のような液晶表示装置によると、出力バッファ９１の消費電力が大きく、低消費電力化の阻害要因となっている。
【０００７】
そこで、本発明では、ソースドライバとしてアナログドライバを採用する液晶表示装置において、消費電力の低減を実現することを目的とする。
【課題を解決するための手段】
【０００８】
第１の発明は、入力信号に応じたアナログ電圧を出力する出力バッファを有する表示制御回路と、表示部に画像を表示するための複数の映像信号線に前記アナログ電圧をサンプリングして印加するための複数のアナログスイッチを有する映像信号線駆動回路とを備え、前記表示部を駆動する駆動回路であって、
前記出力バッファから前記アナログ電圧の印加を受け、当該印加されたアナログ電圧を前記複数のアナログスイッチに伝送するための２以上のビデオ信号線を有し、
前記複数の映像信号線は、それぞれ所定の順序で前記２以上のビデオ信号線のうち１のビデオ信号線と前記複数のアナログスイッチのいずれか１つを介して接続され、
前記表示制御回路は、前記複数のアナログスイッチのうちオン状態のアナログスイッチと接続されたビデオ信号線を選択し、当該選択されたビデオ信号線にのみ前記アナログ電圧を印加することを特徴とする。
【０００９】
第２の発明は、第１の発明において、
前記表示制御回路は、前記２以上のビデオ信号線のうち前記選択されたビデオ信号線以外のビデオ信号線には当該ビデオ信号線を予備的に充電するための電圧を印加することを特徴とする。
【００１０】
第３の発明は、第１の発明または第２の発明において、
前記予備的に充電するための電圧が、前記アナログ電圧の上限値と下限値との中間の値に相当する電圧であることを特徴とする。
【００１１】
第４の発明は、表示装置であって、
第１の発明から第３の発明までのいずれかの駆動回路を備えることを特徴とする。
【００１２】
第５の発明は、入力信号に応じたアナログ電圧を出力バッファから出力し、表示部に画像を表示するための複数の映像信号線に前記アナログ電圧を複数のアナログスイッチによってサンプリングして印加する、前記表示部を駆動する駆動方法であって、
前記アナログ電圧を前記複数のアナログスイッチに伝送するための２以上のビデオ信号線から１のビデオ信号線を順次に選択し、当該選択されたビデオ信号線にのみ前記出力バッファから前記アナログ電圧を印加する選択ステップを含み、
前記複数の映像信号線は、それぞれ所定の順序で前記２以上のビデオ信号線のうち１のビデオ信号線と前記複数のアナログスイッチのいずれか１つを介して接続され、
前記選択ステップでは、前記複数のアナログスイッチのうちオン状態のアナログスイッチと接続されたビデオ信号線が選択されることを特徴とする。
【００１３】
第６の発明は、前記２以上のビデオ信号線のうち前記選択されたビデオ信号線以外のビデオ信号線に当該ビデオ信号線を予備的に充電するための電圧を印加する予備充電ステップを含むことを特徴とする。
【００１４】
第７の発明は、前記予備的に充電するための電圧が、前記アナログ電圧の上限値と下限値との中間の値に相当する電圧であることを特徴とする。
【発明の効果】
【００１５】
上記第１の発明によれば、表示制御回路の出力バッファから出力されるアナログ電圧を複数のアナログスイッチに伝送するためのビデオ信号線が２本以上設けられている。その複数のアナログスイッチは、表示部に画像を表示するための複数の映像信号線にアナログ電圧を印加するために設けられている。複数の映像信号線は、それぞれ所定の順序で上記２本以上のビデオ信号線のうちの１本のビデオ信号線とアナログスイッチを介して接続されている。このため、ビデオ信号線１本当たりに接続される映像信号線の本数が従来に比して削減される。これにより、１本のビデオ信号線によって充電すべきアナログスイッチの個数が従来に比して削減される。また、表示制御回路は、充電すべきアナログスイッチと接続されたビデオ信号線を選択し、その選択されたビデオ信号線にのみアナログ電圧を印加する。このため、選択されたビデオ信号線以外のビデオ信号線にはアナログ電圧は印加されない。これにより、出力バッファから出力されるアナログ電圧によって充電すべきアナログスイッチの個数が削減されるので、従来に比して出力バッファの消費電力が低減される。
【００１６】
上記第２の発明によれば、アナログ電圧が印加されないビデオ信号線には当該ビデオ信号線を予備的に充電するための電圧が印加される。このため、当該ビデオ信号線にアナログ電圧が印加された際にビデオ信号線とアナログスイッチとが短時間で目標電位にまで充電される。これにより、出力バッファの消費電力が更に低減される。
【００１７】
上記第３の発明によれば、アナログ電圧が印加されないビデオ信号線には、当該ビデオ信号線を予備的に充電するために、アナログ電圧の取り得る範囲の中間の電圧が印加される。このため、隣接する映像信号線の一方にアナログ電圧の上限値を印加し他方にアナログ電圧の下限値を印加するような場合でも、ビデオ信号線とアナログスイッチとが短時間で目標電位にまで充電される。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照しつつ本発明の実施形態について説明する。
【００１９】
＜１．第１の実施形態＞
＜１．１  全体の構成および動作＞
図１は、本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶コントローラ（表示制御回路）２００と、ソースドライバ（映像信号線駆動回路）３００と、ゲートドライバ（走査信号線駆動回路）４００と、表示部５００とを備えている。表示部５００を構成する基板１００上にソースドライバ３００とゲートドライバ４００とが形成されており、モノリシック型と呼ばれる構成となっている。表示部５００の内部には、複数の走査信号線ＧＬ１〜ＧＬｍと複数の映像信号線ＳＬ１〜ＳＬｎとが互いに格子状に設けられており、その複数の走査信号線と映像信号線との交差点にそれぞれ対応して画素形成部が設けられている。各画素形成部は、スイッチ素子としてのＴＦＴ５１と、ＴＦＴ５１と接続された画素電極５２と、各画素形成部に共通的に設けられた共通電極５３と、画素電極５２と共通電極５３との間に挟持された液晶層と、画素電極５２と共通電極５３とによって形成される液晶容量５４に並列に形成される電荷保持容量（不図示）とからなる。液晶容量と電荷保持容量とによって画素容量が構成され、画素容量には画素値を示す電圧が保持される。走査信号線ＧＬ１〜ＧＬｍはゲートドライバ４００と接続され、 映像信号線ＳＬ１〜ＳＬｎはソースドライバ３００と接続されている。
【００２０】
液晶コントローラ２００は、外部から送られるデジタル画像信号ＤＶを受け取り、そのデジタル画像信号ＤＶに基づく画像を表示部５００に表示するためのタイミングを制御するソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫと、表示部５００に表示する画像を示す第１および第２のビデオバス信号ＡＶ１、ＡＶ２とを出力する。ソースドライバ３００は、液晶コントローラ２００から出力された第１および第２のビデオバス信号ＡＶ１、ＡＶ２、ソーススタートパルス信号ＳＳＰ、およびソースクロック信号ＳＣＫを受け取り、表示部５００を駆動するために、駆動用映像信号を各映像信号線ＳＬ１〜ＳＬｎに印加する。ゲートドライバ４００は、各走査信号線ＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択するために、液晶コントローラ２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号の各走査信号線への印加を１垂直走査期間を周期として繰り返す。以上のようにして、映像信号線ＳＬ１〜ＳＬｎに駆動用映像信号が印加され、走査信号線ＧＬ１〜ＧＬｍに走査信号が印加されることにより、表示部５００に画像が表示される。なお、ソースドライバ３００は、液晶コントローラ２００から出力された第１および第２のビデオバス信号ＡＶ１、ＡＶ２を伝送するための第１のビデオバスＳＶ１、第２のビデオバスＳＶ２を有している。
【００２１】
＜１．２  液晶コントローラおよびソースドライバの構成および動作＞
図２は、本実施形態において、液晶コントローラ２００とソースドライバ３００の要部の構成を示すブロック図である。液晶コントローラ２００は、Ｄ／Ａ変換器２０と、出力バッファ２１と、タイミングジェネレータ２２と、分周回路２３と、インバータ２４と、分圧回路２５と、第１のビデオバスＳＶ１に印加する電圧を選択するための２個のアナログスイッチＳＡ１、ＳＡ２と、第２のビデオバスＳＶ２に印加する電圧を選択するための２個のアナログスイッチＳＢ１、ＳＢ２とを備えている。ソースドライバ３００は、シフトレジスタ３１と、第１のビデオバスＳＶ１と、第２のビデオバスＳＶ２と、第１のビデオバスＳＶ１又は第２のビデオバスＳＶ２と映像信号線ＳＬ１〜ＳＬｎとの間にそれぞれ挿入されたｎ個のアナログスイッチＳＷ１〜ＳＷｎとを備えている。これらのｎ個のアナログスイッチＳＷ１〜ＳＷｎは、第１のビデオバスＳＶ１と第２のビデオバスＳＶ２とに交互に接続されている。
【００２２】
タイミングジェネレータ２２は、この液晶表示装置の動作タイミングを制御するためのクロック信号ＣＫと、各水平走査期間の開始タイミングを示すためのソーススタートパルス信号ＳＳＰと、ゲートドライバ４００の動作タイミングを制御するためのゲートスタートパルス信号ＧＳＰ、ゲートクロック信号ＧＣＫとを生成する。クロック信号ＣＫは、Ｄ／Ａ変換器２０および分周回路２３に入力されると共に、ソースクロック信号ＳＣＫとしてシフトレジスタ３１に入力される。ソーススタートパルス信号ＳＳＰは、シフトレジスタ３１に入力される。ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫは、ゲートドライバ４００に入力される。Ｄ／Ａ変換器２０は、外部から送られるデジタル画像信号ＤＶとクロック信号ＣＫとを受け取り、デジタル画像信号ＤＶに対応する電圧をアナログ画像信号ＡＶＲとして出力する。このとき、Ｄ／Ａ変換器２０は、クロック信号ＣＫのパルスの立ち上がりのタイミングでデジタル画像信号ＤＶをサンプリングし、クロック信号ＣＫの次のパルスの立ち上がりのタイミングで変換後のアナログ画像信号ＡＶＲを出力する。出力バッファ２１は、アナログ画像信号ＡＶＲを受け取り、それと同電位のアナログ画像信号ＡＶを出力する。
【００２３】
分周回路２３は、タイミングジェネレータ２２から出力されたクロック信号ＣＫを受け取り、それを２分の１に分周した信号（以下、「２分の１クロック信号」という。）ＣＫ２を出力する。この２分の１クロック信号ＣＫ２は、アナログスイッチＳＡ１およびＳＢ２を制御するための第１のスイッチ制御信号ＳＣ１として機能すると共に、インバータ２４に入力される。インバータ２４は、分周回路２３から出力された２分の１クロック信号ＣＫ２を反転させる。その２分の１クロック信号ＣＫ２の反転後の信号は、アナログスイッチＳＡ２およびＳＢ１を制御するための第２のスイッチ制御信号ＳＣ２として機能する。以上より、第１のスイッチ制御信号ＳＣ１の論理レベルがハイレベルの時には第２のスイッチ制御信号ＳＣ２の論理レベルはローレベルとなり、第１のスイッチ制御信号ＳＣ１の論理レベルがローレベルの時には第２のスイッチ制御信号ＳＣ２の論理レベルはハイレベルとなる。
【００２４】
分圧回路２５は、所定の基準電圧ＶＣＣを２分の１に分圧して、第１のビデオバスＳＶ１および第２のビデオバスＳＶ２を予備充電（プリチャージ）するための予備充電用電圧ＶＰを生成する。図３は、本実施形態において共通電極５３に印加される電圧の電位（コモン電位）Ｖｃｏｍとアナログ画像信号ＡＶの示す電位Ｖｓとの関係を示す概念図である。本実施形態では、コモン電位Ｖｃｏｍは、１水平走査期間毎に０Ｖと５．５Ｖとに交互に切り替えられる。コモン電位Ｖｃｏｍが０Ｖの時には、アナログ画像信号ＡＶの示す電位Ｖｓが１．５Ｖで白表示となり、４Ｖで黒表示となる。一方、コモン電位Ｖｃｏｍが５．５Ｖの時には、アナログ画像信号ＡＶの示す電位Ｖｓが１．５Ｖで黒表示となり、４Ｖで白表示となる。このように、コモン電位Ｖｃｏｍが０Ｖであるか５．５Ｖであるかに拘わらず、アナログ画像信号ＡＶの示す電位Ｖｓの下限値は１．５Ｖであり、上限値は４Ｖである。本実施形態では、このアナログ画像信号ＡＶの示す電位Ｖｓの下限値と上限値との中間の値となる電位が分圧回路２５によって生成される。すなわち、分圧回路２５からは２．７５Ｖの電圧が予備充電用電圧ＶＰとして出力される。
【００２５】
アナログスイッチＳＡ１については、第１のスイッチ制御信号ＳＣ１によってオン／オフが切り替えられ、アナログスイッチＳＡ２については、第２のスイッチ制御信号ＳＣ２によってオン／オフが切り替えられる。ここで、上述のとおり、第１のスイッチ制御信号ＳＣ１の論理レベルがハイレベルの時には第２のスイッチ制御信号ＳＣ２の論理レベルはローレベルとなり、第１のスイッチ制御信号ＳＣ１の論理レベルがローレベルの時には第２のスイッチ制御信号ＳＣ２の論理レベルはハイレベルとなっている。また、アナログスイッチＳＡ１、ＳＡ２は、第１のビデオバスＳＶ１と接続されている。従って、アナログスイッチＳＡ１、ＳＡ２は、第１のビデオバスＳＶ１に印加する電圧を選択する機能を有している。これにより、第１のビデオバスＳＶ１には、出力バッファ２１から出力されたアナログ画像信号ＡＶ又は分圧回路２５から出力された予備充電用電圧ＶＰのいずれかが第１のビデオバス信号ＡＶ１として印加される。
【００２６】
アナログスイッチＳＢ１については、第２のスイッチ制御信号ＳＣ２によってオン／オフが切り替えられ、アナログスイッチＳＢ２については、第１のスイッチ制御信号ＳＣ１によってオン／オフが切り替えられる。また、アナログスイッチＳＢ１、ＳＢ２は、第２のビデオバスＳＶ２と接続されている。従って、アナログスイッチＳＢ１、ＳＢ２は、第２のビデオバスＳＶ２に印加する電圧を選択する機能を有している。これにより、第１のビデオバスＳＶ１と同様、第２のビデオバスＳＶ２には、出力バッファ２１から出力されたアナログ画像信号ＡＶ又は分圧回路２５から出力された予備充電用電圧ＶＰのいずれかが第２のビデオバス信号ＡＶ２として印加される。なお、第１のビデオバスＳＶ１と第２のビデオバスＳＶ２とは、アナログ画像信号ＡＶおよび予備充電用電圧ＶＰが印加されるタイミングが異なっており、これについては後述する。
【００２７】
シフトレジスタ３１には、ソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとが入力される。そして、ソースクロック信号ＳＣＫのパルスの立ち上がりに応じて、ソーススタートパルス信号ＳＳＰが順次に後段にシフトされる。これにより、アナログスイッチＳＷ１〜ＳＷｎをオンさせるサンプリングパルスＳＡＭ１〜ＳＡＭｎがシフトレジスタ３１から順次に出力される。アナログスイッチＳＷ１、ＳＷ３、・・・、ＳＷｎ−３、ＳＷｎ−１がオンされると、第１のビデオバス信号ＡＶ１が駆動用映像信号として映像信号線ＳＬ１、ＳＬ３、・・・、ＳＬｎ−３、ＳＬｎ−１にそれぞれ印加される。一方、アナログスイッチＳＷ２、ＳＷ４、・・・、ＳＷｎ−２、ＳＷｎがオンされると、第２のビデオバス信号ＡＶ２が駆動用映像信号として映像信号線ＳＬ２、ＳＬ４、・・・、ＳＬｎ−２、ＳＬｎにそれぞれ印加される。
【００２８】
＜１．３  各ビデオバスへの印加電圧の選択＞
次に、図４に示す信号波形図を参照しつつ、各ビデオバスへの印加電圧の選択について説明する。液晶コントローラ２００には、各画素形成部に含まれる画素容量の画素値を示すデジタル画像信号ＤＶが所定期間毎に入力される。ここで、時点ｔ０から時点ｔ２までの間には、或る走査信号線と１列目の映像信号線ＳＬ１との交差部に対応して設けられた画素形成部に含まれる画素容量の画素値をデジタル画像信号ＤＶが示しているものとして説明する。なお、以下、或る走査信号線とｘ列目（１≦ｘ≦ｎ）の映像信号線ＳＬｘとの交差部に対応して設けられた画素形成部に含まれる画素容量の画素値を符号「Ｐｘ」で表す。
【００２９】
時点ｔ１にクロック信号ＣＫのパルスが立ち上がると、Ｄ／Ａ変換器２０はデジタル画像信号ＤＶをサンプリングする。このとき、デジタル画像信号ＤＶは、画素値Ｐ１を示している。時点ｔ３に再度クロック信号ＣＫのパルスが立ち上がると、出力バッファ２１から出力されるアナログ画像信号ＡＶは画素値Ｐ１を示すためのものとなる。また、時点ｔ３においては、Ｄ／Ａ変換器２０は画素値Ｐ２を示すデジタル画像信号ＤＶをサンプリングする。このようにして、出力バッファ２１から出力されるアナログ画像信号ＡＶは、時点ｔ３から時点ｔ５までの間には画素値Ｐ１を示すためのものとなり、時点ｔ５から時点ｔ７までの間には画素値Ｐ２を示すためのものとなり、時点ｔ７から時点ｔ９までの間には画素値Ｐ３を示すためのものとなり、時点ｔ９から時点ｔ１１までの間には画素値Ｐ４を示すすためのものとなる。
【００３０】
上述のとおり、２分の１クロック信号ＣＫ２は第１のスイッチ制御信号ＳＣ１として機能し、インバータ２４による２分の１クロック信号ＣＫ２の反転後の信号は第２のスイッチ制御信号ＳＣ２として機能する。すなわち、図４に示すように、第１のスイッチ制御信号ＳＣ１の信号波形は２分の１クロック信号ＣＫ２の信号波形と同波形であり、第２のスイッチ制御信号ＳＣ２の信号波形は２分の１クロック信号ＣＫ２の反転後の信号波形と同波形である。ここで、時点ｔ３から時点ｔ５までの期間に着目すると、第１のスイッチ制御信号ＳＣ１の論理レベルはハイレベルで、第２のスイッチ制御信号ＳＣ２の論理レベルはローレベルになっている。このため、スイッチＳＡ１、ＳＢ２はオンとなり、スイッチＳＡ２、ＳＢ１はオフとなる。これにより、第１のビデオバスＳＶ１には、画素値Ｐ１を示すアナログ画像信号ＡＶが第１のビデオバス信号ＡＶ１として印加される。一方、第２のビデオバスＳＶ２には、予備充電用電圧ＶＰが第２のビデオバス信号ＡＶ２として印加される。また、時点ｔ３から時点ｔ５までの期間には、スイッチＳＷ１をオンにするサンプリングパルスＳＡＭ１がシフトレジスタ３１から出力されている。これにより、画素値Ｐ１を示すアナログ画像信号ＡＶが駆動用映像信号として映像信号線ＳＬ１に印加される。
【００３１】
時点ｔ５になると、２分の１クロック信号ＣＫ２の論理レベルはローレベルとなる。従って、第１のスイッチ制御信号ＳＣ１の論理レベルはローレベルとなり、第２のスイッチ制御信号ＳＣ２の論理レベルはハイレベルとなる。このため、スイッチＳＡ２、ＳＢ１はオンとなり、スイッチＳＡ１、ＳＢ２はオフとなる。これにより、第１のビデオバスＳＶ１には、予備充電用電圧ＶＰが第１のビデオバス信号ＡＶ１として印加される。一方、第２のビデオバスＳＶ２には、画素値Ｐ２を示すアナログ画像信号ＡＶが第２のビデオバス信号ＡＶ２として印加される。また、時点ｔ５から時点ｔ７までの期間には、スイッチＳＷ２をオンにするサンプリングパルスＳＡＭ２がシフトレジスタ３１から出力されている。これにより、画素値Ｐ２を示すアナログ画像信号ＡＶが駆動用映像信号として映像信号線ＳＬ２に印加される。
【００３２】
以上のようにして、時点ｔ７以降についても、２分の１クロック信号ＣＫ２の論理レベルが反転するタイミングに応じて、出力バッファ２１から出力されるアナログ画像信号ＡＶが第１のビデオバスＳＶ１と第２のビデオバスＳＶ２とに交互に印加される。このとき、第１のビデオバスＳＶ１と第２のビデオバスＳＶ２のうち出力バッファ２１から出力されたアナログ画像信号ＡＶが印加されていないビデオバスには予備充電用電圧ＶＰが印加される。
【００３３】
＜１．４  効果＞
以上説明したように、本実施形態によると、液晶コントローラ２００の出力バッファ２１から出力されたアナログ画像信号ＡＶをアナログスイッチＳＷ１〜ＳＷｎに伝送するためのビデオバスが２本（第１のビデオバスＳＶ１および第２のビデオバスＳＶ２）設けられている。そして、表示部５００を駆動するための映像信号線ＳＬ１〜ＳＬｎが、それぞれアナログスイッチＳＷ１〜ＳＷｎによって第１のビデオバスＳＶ１と第２のビデオバスＳＶ２とに交互に接続されている。第１のビデオバスＳＶ１と接続された映像信号線に駆動用映像信号を印加する時には、第１のビデオバスＳＶ１にのみ出力バッファ２１から出力されたアナログ画像信号ＡＶが印加され、第２のビデオバスＳＶ２には予備充電用電圧ＶＰが印加される。一方、第２のビデオバスＳＶ２と接続された映像信号線に駆動用映像信号を印加する時には、第２のビデオバスＳＶ２にのみ出力バッファ２１から出力されたアナログ画像信号ＡＶが印加され、第１のビデオバスＳＶ１には予備充電用電圧ＶＰが印加される。このため、アナログ画像信号ＡＶが印加されるビデオバスと接続されたアナログスイッチの個数が従来の２分の１となる。これにより、充電すべきアナログスイッチの個数が削減されるので、従来に比して出力バッファ２１の消費電力が低減される。また、アナログ画像信号ＡＶが印加されないビデオバスには予備充電用電圧ＶＰが印加される。このため、当該ビデオバスにアナログ画像信号ＡＶが印加された際にビデオバスとアナログスイッチとが短時間で目標電位にまで充電される。これにより、出力バッファ２１の消費電力がより効果的に低減される。さらに、予備充電用電圧ＶＰの電位はアナログ画像信号ＡＶの示す電位が取り得る範囲の中間の電位に設定されているので、白黒の縦縞模様を表示するような場合にも短時間で充電される。
【００３４】
＜２．第２の実施形態＞
＜２．１  全体の構成および動作＞
次に、本発明の第２の実施形態について説明する。本実施形態においては、ソースドライバ３００は４本のビデオバス（第１から第４のビデオバスＳＶ１〜ＳＶ４）を有しており、液晶コントローラ２００からソースドライバ３００には第１から第４のビデオバス信号ＡＶ１〜ＡＶ４が送られる。それ以外の構成については、図１に示す上記第１の実施形態と同様であるので、詳しい説明は省略する。
【００３５】
＜２．２  液晶コントローラおよびソースドライバの構成および動作＞
図５は、本実施形態において、液晶コントローラ２００とソースドライバ３００の要部の構成を示すブロック図である。液晶コントローラ２００は、Ｄ／Ａ変換器２０と、出力バッファ２１と、タイミングジェネレータ２２と、第１の分周回路２６と、第２の分周回路２７と、分圧回路２８と、Ｔ型フリップフロップ回路（ＴＦＦ）２９と、第１のビデオバスＳＶ１に印加する電圧を選択するための２個のアナログスイッチＳＸ１、ＳＹ１と、第２のビデオバスＳＶ２に印加する電圧を選択するための２個のアナログスイッチＳＸ２、ＳＹ２と、第３のビデオバスＳＶ３に印加する電圧を選択するための２個のアナログスイッチＳＸ３、ＳＹ３と、第４のビデオバスＳＶ４に印加する電圧を選択するための２個のアナログスイッチＳＸ４、ＳＹ４と、第１から第４のビデオバスＳＶ１〜ＳＶ４を予備充電する予備充電用電圧を選択するための２個のアナログスイッチＳＺ１、ＳＺ２と、８個のインバータ６１〜６４、８１〜８４と、４個のＡＮＤ回路７１〜７４とを備えている。ソースドライバ３００は、シフトレジスタ３１と、第１から第４のビデオバスＳＶ１〜ＳＶ４と、第１から第４のビデオバスＳＶ１〜ＳＶ４のいずれかと映像信号線ＳＬ１〜ＳＬｎとの間にそれぞれ挿入されたｎ個のアナログスイッチＳＷ１〜ＳＷｎとを備えている。これらのｎ個のアナログスイッチＳＷ１〜ＳＷｎは、第１から第４のビデオバスＳＶ１〜ＳＶ４に順次に接続されている。
【００３６】
タイミングジェネレータ２２は、この液晶表示装置の動作タイミングを制御するためのクロック信号ＣＫと、各水平走査期間の開始タイミングを示すためのソーススタートパルス信号ＳＳＰと、ゲートドライバ４００の動作タイミングを制御するためのゲートスタートパルス信号ＧＳＰ、ゲートクロック信号ＧＣＫとを生成する。クロック信号ＣＫは、Ｄ／Ａ変換器２０および第１の分周回路２６に入力されると共に、ソースクロック信号ＳＣＫとしてシフトレジスタ３１に入力される。ソーススタートパルス信号ＳＳＰは、シフトレジスタ３１に入力される。ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫは、ゲートドライバ４００に入力される。Ｄ／Ａ変換器２０は、外部から送られるデジタル画像信号ＤＶとクロック信号ＣＫとを受け取り、デジタル画像信号ＤＶに対応する電圧をアナログ画像信号ＡＶＲとして出力する。このとき、Ｄ／Ａ変換器２０は、クロック信号ＣＫのパルスの立ち上がりのタイミングでデジタル画像信号ＤＶをサンプリングし、クロック信号ＣＫの次のパルスの立ち上がりのタイミングで変換後のアナログ画像信号ＡＶＲを出力する。出力バッファ２１は、アナログ画像信号ＡＶＲを受け取り、それと同電位のアナログ画像信号ＡＶを出力する。
【００３７】
第１の分周回路２６は、タイミングジェネレータ２２から出力されたクロック信号ＣＫを受け取り、それを２分の１に分周した２分の１クロック信号ＣＫ２を出力する。第２の分周回路２７は、第１の分周回路２６から出力された２分の１クロック信号ＣＫ２を受け取り、それを更に２分の１に分周した信号（以下、「４分の１クロック信号」という。）ＣＫ４を出力する。インバータ６１および６３は、第１の分周回路２６から出力された２分の１クロック信号ＣＫ２を反転させる。インバータ６２および６４は、第２の分周回路２７から出力された４分の１クロック信号ＣＫ４を反転させる。ＡＮＤ回路７１は、２分の１クロック信号ＣＫ２と４分の１クロック信号ＣＫ４とを受け取り、それらの論理積を示す信号を第１のスイッチ制御信号ＳＣ１として出力する。ＡＮＤ回路７２は、２分の１クロック信号ＣＫ２の反転後の信号と４分の１クロック信号ＣＫ４とを受け取り、それらの論理積を示す信号を第２のスイッチ制御信号ＳＣ２として出力する。ＡＮＤ回路７３は、２分の１クロック信号ＣＫ２と４分の１クロック信号ＣＫ４の反転後の信号とを受け取り、それらの論理積を示す信号を第３のスイッチ制御信号ＳＣ３として出力する。ＡＮＤ回路７４は、２分の１クロック信号ＣＫ２の反転後の信号と４分の１クロック信号ＣＫ４の反転後の信号とを受け取り、それらの論理積を示す信号を第４のスイッチ制御信号ＳＣ４として出力する。
【００３８】
インバータ８１は、ＡＮＤ回路７１から出力された第１のスイッチ制御信号ＳＣ１を反転させる。インバータ８２は、ＡＮＤ回路７２から出力された第２のスイッチ制御信号ＳＣ２を反転させる。インバータ８３は、ＡＮＤ回路７３から出力された第３のスイッチ制御信号ＳＣ３を反転させる。インバータ８４は、ＡＮＤ回路７４から出力された第４のスイッチ制御信号ＳＣ４を反転させる。
【００３９】
分圧回路２８は、所定の基準電圧ＶＣＣを分圧して、第１から第４のビデオバスＳＶ１〜ＳＶ４を予備充電するための２種類の予備充電用電圧ＶＰ１、ＶＰ２を生成する。図６は、本実施形態において共通電極５３に印加される電圧の電位（コモン電位）Ｖｃｏｍとアナログ画像信号ＡＶの示す電位Ｖｓとの関係を示す概念図である。本実施形態では、コモン電位Ｖｃｏｍについては、５Ｖで一定である。一方、アナログ画像信号ＡＶの示す電位Ｖｓについては、コモン電位Ｖｃｏｍに対して極性が正になる時と極性が負になる時とがある。コモン電位Ｖｃｏｍに対するアナログ画像信号ＡＶの示す電位Ｖｓの極性が正になる時には、９Ｖで黒表示となり、６．５Ｖで白表示となる。これに対して、コモン電位Ｖｃｏｍに対するアナログ画像信号ＡＶの示す電位Ｖｓの極性が負になる時には、１Ｖで黒表示となり、３．５Ｖで白表示となる。このため、本実施形態では、コモン電位Ｖｃｏｍに対するアナログ画像信号ＡＶの示す電位Ｖｓの極性が正になる時のアナログ画像信号ＡＶの示す電位Ｖｓの下限値と上限値との中間の値となる電位と、コモン電位Ｖｃｏｍに対するアナログ画像信号ＡＶの示す電位Ｖｓの極性が負になる時のアナログ画像信号ＡＶの示す電位Ｖｓの下限値と上限値との中間の値となる電位とが、分圧回路２８によって生成される。従って、分圧回路２８からは、第１の予備充電用電圧ＶＰ１として７．７５Ｖの電圧が出力され、更に第２の予備充電用電圧ＶＰ２として２．２５Ｖの電圧が出力される。
【００４０】
Ｔ型フリップフロップ回路２９は、タイミングジェネレータ２２から出力されたソーススタートパルス信号ＳＳＰを受け取り、第１の予備充電用電圧選択信号ＳＤ１と第２の予備充電用電圧選択信号ＳＤ２とを出力する。アナログスイッチＳＺ１については、第１の予備充電用電圧選択信号ＳＤ１によってオン／オフが切り替えられ、アナログスイッチＳＺ２については、第２の予備充電用電圧選択信号ＳＤ２によってオン／オフが切り替えられる。ここで、Ｔ型フリップフロップ回路２９からは互いに異なる論理レベルの２つの出力信号が出力されるが、それら出力信号は入力信号のパルスを受ける毎に反転する。従って、第１の予備充電用電圧選択信号ＳＤ１の論理レベルがハイレベルの時には第２の予備充電用電圧選択信号ＳＤ２の論理レベルはローレベルとなり、第１の予備充電用電圧選択信号ＳＤ１の論理レベルがローレベルの時には第２の予備充電用電圧選択信号ＳＤ２の論理レベルはハイレベルとなる。また、ソーススタートパルス信号ＳＳＰのパルスに応じて、第１の予備充電用電圧選択信号ＳＤ１および第２の予備充電用電圧選択信号ＳＤ２は反転する。このため、アナログスイッチＳＺ１、ＳＺ２は、第１から第４のビデオバスＳＶ１〜ＳＶ４に印加する予備充電用電圧を選択する機能を有している。これにより、第１から第４のビデオバスＳＶ１〜ＳＶ４には、予備充電用電圧として第１の予備充電用電圧ＶＰ１もしくは第２の予備充電用電圧ＶＰ２のいずれかが印加される。なお、予備充電用電圧の選択についての詳しい説明は後述する。
【００４１】
アナログスイッチＳＸ１については、第１のスイッチ制御信号ＳＣ１によってオン／オフが切り替えられ、アナログスイッチＳＹ１については、第１のスイッチ制御信号ＳＣ１の反転後の信号によってオン／オフが切り替えられる。また、アナログスイッチＳＸ１、ＳＹ１は、第１のビデオバスＳＶ１と接続されている。従って、第１のビデオバスＳＶ１には、出力バッファ２１から出力されたアナログ画像信号ＡＶ又は分圧回路２８から出力された予備充電用電圧のいずれかが第１のビデオバス信号ＡＶとして印加される。同様に、第２から第４のビデオバスＳＶ２〜ＳＶ４についても、出力バッファ２１から出力されたアナログ画像信号ＡＶ又は分圧回路２８から出力された予備充電用電圧のいずれかが第２から第４のビデオバス信号ＡＶ２〜ＡＶ４として印加される。なお、予備充電用電圧として第１の予備充電用電圧ＶＰ１と第２の予備充電用電圧ＶＰ２のいずれが選択されるかについては後述する。
【００４２】
シフトレジスタ３１には、ソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとが入力される。そして、ソースクロック信号ＳＣＫのパルスの立ち上がりに応じて、ソーススタートパルス信号ＳＳＰが順次に後段にシフトされる。これにより、アナログスイッチＳＷ１〜ＳＷｎをオンさせるサンプリングパルスＳＡＭ１〜ＳＡＭｎがシフトレジスタ３１から順次に出力される。アナログスイッチＳＷ１、ＳＷ５、・・・、ＳＷｎ−７、ＳＷｎ−３がオンされると、第１のビデオバス信号ＡＶ１が駆動用映像信号として映像信号線ＳＬ１、ＳＬ５、・・・、ＳＬｎ−７、ＳＬｎ−３にそれぞれ印加される。アナログスイッチＳＷ２、ＳＷ６、・・・、ＳＷｎ−６、ＳＷｎ−２がオンされると、第２のビデオバス信号ＡＶ２が駆動用映像信号として映像信号線ＳＬ２、ＳＬ６、・・・、ＳＬｎ−６、ＳＬｎ−２にそれぞれ印加される。アナログスイッチＳＷ３、ＳＷ７、・・・、ＳＷｎ−５、ＳＷｎ−１がオンされると、第３のビデオバス信号ＡＶ３が駆動用映像信号として映像信号線ＳＬ３、ＳＬ７、・・・、ＳＬｎ−５、ＳＬｎ−１にそれぞれ印加される。アナログスイッチＳＷ４、ＳＷ８、・・・、ＳＷｎ−４、ＳＷｎがオンされると、第４のビデオバス信号ＡＶ４が駆動用映像信号として映像信号線ＳＬ４、ＳＬ８、・・・、ＳＬｎ−４、ＳＬｎにそれぞれ印加される。
【００４３】
＜２．３  各ビデオバスへの印加電圧の選択＞
次に、図７に示す信号波形図を参照しつつ、各ビデオバスへの印加電圧の選択について説明する。液晶コントローラ２００には、各画素形成部の画素値を示すデジタル画像信号ＤＶが所定期間毎に入力される。ここで、時点ｔ０から時点ｔ２までの間に、デジタル画像信号ＤＶが或る走査信号線と１列目の映像信号線ＳＬ１との交差部に対応して設けられた画素形成部の画素値を示しているものとして説明する。
【００４４】
時点ｔ１にクロック信号ＣＫのパルスが立ち上がると、Ｄ／Ａ変換器２０はデジタル画像信号ＤＶをサンプリングする。このとき、デジタル画像信号ＤＶは、画素値Ｐ１を示している。時点ｔ３に再度クロック信号ＣＫのパルスが立ち上がると、出力バッファ２１から出力されるアナログ画像信号ＡＶは画素値Ｐ１を示すためのものとなる。また、時点ｔ３においては、Ｄ／Ａ変換器２０は画素値Ｐ２を示すデジタル画像信号ＤＶをサンプリングする。このようにして、出力バッファ２１から出力されるアナログ画像信号ＡＶは、時点ｔ３から時点ｔ５までの間には画素値Ｐ１を示すためのものとなり、時点ｔ５から時点ｔ７までの間には画素値Ｐ２を示すためのものとなり、時点ｔ７から時点ｔ９までの間には画素値Ｐ３を示すためのものとなり、時点ｔ９から時点ｔ１１までの間には画素値Ｐ４を示すためのものとなる。
【００４５】
上述のとおり、ＡＮＤ回路７１は、２分の１クロック信号ＣＫ２と４分の１クロック信号ＣＫ４とを受け取り、第１のスイッチ制御信号ＳＣ１を出力する。従って、２分の１クロック信号ＣＫ２の論理レベルがハイレベルかつ４分の１クロック信号ＣＫ４の論理レベルがハイレベルの時に、第１のスイッチ制御信号ＳＣ１の論理レベルがハイレベルになる。ＡＮＤ回路７２は、２分の１クロック信号ＣＫ２の反転後の信号と４分の１クロック信号ＣＫ４とを受け取り、第２のスイッチ制御信号ＳＣ２を出力する。従って、２分の１クロック信号ＣＫ２の論理レベルがローレベルかつ４分の１クロック信号ＣＫ４の論理レベルがハイレベルの時に、第２のスイッチ制御信号ＳＣ２の論理レベルがハイレベルになる。ＡＮＤ回路７３は、２分の１クロック信号ＣＫ２と４分の１クロック信号ＣＫ４の反転後の信号とを受け取り、第３のスイッチ制御信号ＳＣ３を出力する。従って、２分の１クロック信号ＣＫ２の論理レベルがハイレベルかつ４分の１クロック信号ＣＫ４の論理レベルがローレベルの時に、第３のスイッチ制御信号ＳＣ３の論理レベルがハイレベルになる。ＡＮＤ回路７４は、２分の１クロック信号ＣＫ２の反転後の信号と４分の１クロック信号ＣＫ４の反転後の信号とを受け取り、第４のスイッチ制御信号ＳＣ４を出力する。従って、２分の１クロック信号ＣＫ２の論理レベルがローレベルかつ４分の１クロック信号ＣＫ４の論理レベルがローレベルの時に、第４のスイッチ制御信号ＳＣ４の論理レベルがハイレベルになる。
【００４６】
ここで、時点ｔ３から時点ｔ５までの期間に着目すると、第１から第４のスイッチ制御信号ＳＣ１〜ＳＣ４のうち第１のスイッチ制御信号ＳＣ１の論理レベルのみがハイレベルになっている。このため、スイッチＳＸ１、ＳＹ２、ＳＹ３、ＳＹ４はオンとなり、スイッチＳＹ１、ＳＸ２、ＳＸ３、ＳＸ４はオフとなる。これにより、第１のビデオバスＳＶ１には、画素値Ｐ１を示すアナログ画像信号ＡＶが第１のビデオバス信号ＡＶ１として印加される。一方、第１のビデオバスＳＶ１以外のビデオバスには、予備充電用電圧が印加される。また、時点ｔ３から時点ｔ５までの期間には、スイッチＳＷ１をオンにするサンプリングパルスＳＡＭ１がシフトレジスタ３１から出力されている。これにより、画素値Ｐ１を示すアナログ画像信号ＡＶが駆動用映像信号として映像信号線ＳＬ１に印加される。
【００４７】
時点ｔ５から時点ｔ７までの期間には、第１から第４のスイッチ制御信号ＳＣ１〜ＳＣ４のうち第２のスイッチ制御信号ＳＣ２の論理レベルのみがハイレベルになっている。このため、スイッチＳＸ２、ＳＹ１、ＳＹ３、ＳＹ４はオンとなり、スイッチＳＹ２、ＳＸ１、ＳＸ３、ＳＸ４はオフとなる。これにより、第２のビデオバスＳＶ２には、画素値Ｐ２を示すアナログ画像信号ＡＶが第２のビデオバス信号ＡＶ２として印加される。一方、第２のビデオバスＳＶ２以外のビデオバスには、予備充電用電圧が印加される。また、時点ｔ５から時点ｔ７までの期間には、スイッチＳＷ２をオンにするサンプリングパルスＳＡＭ２がシフトレジスタ３１から出力されている。これにより、画素値Ｐ２を示すアナログ画像信号ＡＶが駆動用映像信号として映像信号線ＳＬ２に印加される。同様に、時点ｔ７から時点ｔ９までの期間には画素値Ｐ３を示すアナログ画像信号ＡＶが駆動用映像信号として映像信号線ＳＬ３に印加され、時点ｔ９から時点ｔ１１までの期間には画素値Ｐ４を示すアナログ画像信号ＡＶが駆動用映像信号として映像信号線ＳＬ４に印加される。
【００４８】
以上のようにして、時点ｔ１１以降についても、２分の１クロック信号ＣＫ２と４分の１クロック信号ＣＫ４とに基づいて、出力バッファ２１から出力されるアナログ画像信号ＡＶが第１から第４のビデオバスＳＶ１〜ＳＶ４に順次に印加される。このとき、アナログ画像信号ＡＶが印加されていないビデオバスには予備充電用電圧が印加される。
【００４９】
＜２．４  予備充電用電圧の選択＞
次に、アナログ画像信号ＡＶが印加されていないビデオバスに印加される予備充電用電圧に関し、第１の予備充電用電圧ＶＰ１と第２の予備充電用電圧ＶＰ２のいずれが選択されるかについて説明する。図８は、予備充電用電圧の選択について説明するための信号波形図である。ソーススタートパルス信号ＳＳＰはＴ型フリップフロップ回路２９に入力され、互いに異なる論理レベルの第１の予備充電用電圧選択信号ＳＤ１と第２の予備充電用電圧選択信号ＳＤ２とがＴ型フリップフロップ回路２９から出力される。ここで、図８に示すように、ソーススタートパルス信号ＳＳＰには１水平走査期間毎にパルスが現れる。そして、そのパルスの立ち上がりに応じて、第１の予備充電用電圧選択信号ＳＤ１および第２の予備充電用電圧選択信号ＳＤ２は反転する。このため、１水平走査期間毎に、アナログスイッチＳＺ１とＳＺ２とが交互にオン状態となる。
【００５０】
アナログスイッチＳＺ１がオンになっている水平走査期間には、第１から第４のビデオバスＳＶ１〜ＳＶ４のうちアナログ画像信号ＡＶが印加されるビデオバス以外のビデオバスに、第１の予備充電用電圧ＶＰ１が印加される。一方、アナログスイッチＳＺ２がオンになっている水平走査期間には、第２の予備充電用電圧ＶＰ２が印加される。
【００５１】
＜２．５  効果＞
以上説明したように、本実施形態によると、液晶コントローラ２００の出力バッファ２１から出力されたアナログ画像信号ＡＶをアナログスイッチＳＷ１〜ＳＷｎに伝送するためのビデオバスが４本（第１から第４のビデオバスＳＶ１〜ＳＶ４）設けられている。そして、表示部５００を駆動するための映像信号線ＳＬ１〜ＳＬｎが、それぞれアナログスイッチＳＷ１〜ＳＷｎによって第１から第４のビデオバスＳＶ１〜ＳＶ４に順次に接続されている。第１のビデオバスＳＶ１と接続された映像信号線に駆動用映像信号を印加する時には、第１のビデオバスＳＶ１にのみ出力バッファ２１から出力されたアナログ画像信号ＡＶが印加され、第１のビデオバスＳＶ１以外のビデオバスには予備充電用電圧が印加される。第２のビデオバスＳＶ２と接続された映像信号線に駆動用映像信号を印加する時には、第２のビデオバスＳＶ２にのみ出力バッファ２１から出力されたアナログ画像信号ＡＶが印加され、第２のビデオバスＳＶ２以外のビデオバスには予備充電用電圧が印加される。第３のビデオバスＳＶ３と接続された映像信号線に駆動用映像信号を印加する時には、第３のビデオバスＳＶ３にのみ出力バッファ２１から出力されたアナログ画像信号ＡＶが印加され、第３のビデオバスＳＶ３以外のビデオバスには予備充電用電圧が印加される。第４のビデオバスＳＶ４と接続された映像信号線に駆動用映像信号を印加する時には、第４のビデオバスＳＶ４にのみ出力バッファ２１から出力されたアナログ画像信号ＡＶが印加され、第４のビデオバスＳＶ４以外のビデオバスには予備充電用電圧が印加される。このため、アナログ画像信号ＡＶが印加されるビデオバスと接続されたアナログスイッチの個数が従来の４分の１となる。これにより、充電すべきアナログスイッチの個数が大幅に削減されるので、従来に比して出力バッファ２１の消費電力が大幅に低減される。また、アナログ画像信号ＡＶが印加されないビデオバスには予備充電用電圧が印加される。本実施形態においてはコモン電位Ｖｃｏｍが一定の駆動方法が採用されているが、２種類の予備充電用電圧が生成されるので、コモン電位Ｖｃｏｍに対するアナログ画像信号ＡＶの電位の極性が正であるか負であるかに拘わらずビデオバスとアナログスイッチとが短時間で目標電位にまで充電される。これにより、出力バッファ２１の消費電力がより効果的に低減される。
【００５２】
＜３．変形例等＞
上記第１および第２の実施形態においては、ソースドライバに２本のビデオバスを備える構成あるいは４本のビデオバスを備える構成としているが、本発明はこれに限定されない。複数の映像信号線がそれぞれ所定の順序でビデオバスと接続される構成であれば、ビデオバスの本数は２本以上であれば良く、その本数は限定されない。
【００５３】
また、上記第１および第２の実施形態においては、ライン反転駆動を前提として説明したが、本発明はこれに限定されず、ドット反転駆動にも適用することができる。コモン電位を一定とする構成にした場合には、ドット反転駆動を採用することにより画質の劣化が抑止される。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】上記実施形態において、液晶コントローラとソースドライバの要部の構成を示すブロック図である。
【図３】上記実施形態において、コモン電位とアナログ画像信号の示す電位との関係を示す概念図である。
【図４】上記実施形態において、各ビデオバスへの印加電圧の選択について説明するための信号波形図である。
【図５】本発明の第２の実施形態に係る液晶表示装置の液晶コントローラとソースドライバの要部の構成を示すブロック図である。
【図６】上記実施形態において、コモン電位とアナログ画像信号の示す電位との関係を示す概念図である。
【図７】上記実施形態において、各ビデオバスへの印加電圧の選択について説明するための信号波形図である。
【図８】上記実施形態において、予備充電用電圧の選択について説明するための信号波形図である。
【図９】従来の液晶表示装置の液晶コントローラとソースドライバの要部の構成を示すブロック図である。
【符号の説明】
【００５５】
２０…Ｄ／Ａ変換器
２１…出力バッファ
２２…タイミングジェネレータ
２５、２８…分圧回路
３１…シフトレジスタ
ＡＶ１〜ＡＶ４…ビデオバス信号
ＳＶ１〜ＳＶ４…ビデオバス
ＶＰ、ＶＰ１、ＶＰ２…予備充電用電圧
【図１】
2006138973.tif 000003
【図２】
2006138973.tif 000004
【図３】
2006138973.tif 000005
【図４】
2006138973.tif 000006
【図５】
2006138973.tif 000007
【図６】
2006138973.tif 000008
【図７】
2006138973.tif 000009
【図８】
2006138973.tif 000010
【図９】
2006138973.tif 000011