(57)【要約】【課題】ＳＣＦを用いて構成されるＬＰＦにおいて、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減する。【解決手段】ＬＰＦ１０は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１１を出力するＳＣＦ１１と、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１２を出力するＳＣＦ１２と、出力信号Ｓ１１，Ｓ１２を互いに減算し、得られた信号を出力する減算部１３とを備える。出力信号Ｓ１１，Ｓ１２は、それぞれ、対象信号ｆｉｎから高域成分が除去された通過信号に、各ＳＣＦで発生したノイズＳｎ１１，Ｓｎ１２が重畳されてなる。ＳＣＦ１１，１２は、各通過信号が互いに逆相となり、各ノイズＳｎ１１，Ｓｎ１２が互いに同相となるように構成され、減算部１３の減算によりノイズＳｎ１１，Ｓｎ１２が互いに打ち消し合う。【選択図】図１
2006129110.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ対象信号から高域成分を除去する一対のスイッチトキャパシタフィルタ（ＳＣＦ）と、
前記一対のＳＣＦの出力信号を互いに減算して得られた信号を出力する減算部と、
を備え、
前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から高域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、
前記一対のＳＣＦは、前記各通過信号が互いに逆相となり、前記各ノイズが互いに同相となるように構成され、
前記減算部の減算により前記各ノイズが互いに打ち消し合うことを特徴とするローパスフィルタ。
【請求項２】
請求項１に記載のローパスフィルタであって、
前記一対のＳＣＦは略同一のノイズを発生させることを特徴とするローパスフィルタ。
【請求項３】
それぞれ対象信号から低域成分を除去する一対のスイッチトキャパシタフィルタ（ＳＣＦ）と、
前記一対のＳＣＦの出力信号を互いに減算して得られた信号を出力する減算部と、
を備え、
前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から低域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、
前記一対のＳＣＦは、前記各通過信号が互いに逆相となり、前記各ノイズが互いに同相となるように構成され、
前記減算部の減算により前記各ノイズが互いに打ち消し合うことを特徴とするハイパスフィルタ。
【請求項４】
請求項３に記載のハイパスフィルタであって、
前記一対のＳＣＦは略同一のノイズを発生させることを特徴とするハイパスフィルタ。
【請求項５】
請求項１に記載のローパスフィルタまたは請求項３に記載のハイパスフィルタのうち２つ以上のフィルタを組み合わせて構成されることを特徴とするバンドパスフィルタ。
【請求項６】
請求項１に記載のローパスフィルタまたは請求項３に記載のハイパスフィルタのうち２つ以上のフィルタを組み合わせて構成されることを特徴とするバンドエリミネーションフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチトキャパシタフィルタを用いたフィルタに関し、特にスイッチトキャパシタフィルタで発生するノイズを軽減するものに関する。
【背景技術】
【０００２】
フィルタ回路には、ＬＣＲフィルタ、ＲＣアクティブフィルタ、スイッチトキャパシタフィルタ（以下、「ＳＣＦ」と称す）などがある。これらの中でも、ＳＣＦは、ＩＣ化に適したフィルタとして知られている。
【０００３】
ところが、ＳＣＦでは、サンプリングクロックでキャパシタをスイッチングするため、スイッチングに伴うノイズが出力信号に乗ってしまう。このため、例えばＳＣＦをオーディオ帯のフィルタとして用いた場合、耳障りなノイズ音が生じてしまう。そこで、従来、スイッチングに伴うノイズを除去するため、ＲＣアクティブフィルタなどで構成されたＬＰＦをＳＣＦの後段に設けている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記のアクティブＬＰＦでノイズを除去する構成では、容量を必要とするため、チップ面積が増大してしまう。また、回路の複雑化により、波形歪、Ｓ／Ｎの低下などの性能面でのデメリットも目立つ。
【０００５】
そこで、本発明は、ＳＣＦを用いて構成されるフィルタであって、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができるフィルタを提供する。
【課題を解決するための手段】
【０００６】
本発明に係るローパスフィルタは、それぞれ対象信号から高域成分を除去する一対のスイッチトキャパシタフィルタ（ＳＣＦ）と、前記一対のＳＣＦの出力信号を互いに減算して得られた信号を出力する減算部と、を備え、前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から高域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、前記一対のＳＣＦは、前記各通過信号が互いに逆相となり、前記各ノイズが互いに同相となるように構成され、前記減算部の減算により前記各ノイズが互いに打ち消し合うことを特徴とする。
【０００７】
本発明の好適な態様では、前記一対のＳＣＦは略同一のノイズを発生させる。
【０００８】
また、本発明に係るハイパスフィルタは、それぞれ対象信号から低域成分を除去する一対のスイッチトキャパシタフィルタ（ＳＣＦ）と、前記一対のＳＣＦの出力信号を互いに減算して得られた信号を出力する減算部と、を備え、前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から低域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、前記一対のＳＣＦは、前記各通過信号が互いに逆相となり、前記各ノイズが互いに同相となるように構成され、前記減算部の減算により前記各ノイズが互いに打ち消し合うことを特徴とする。
【０００９】
本発明の好適な態様では、前記一対のＳＣＦは略同一のノイズを発生させる。
【００１０】
また、本発明に係るバンドパスフィルタは、上記ローパスフィルタまたは上記ハイパスフィルタのうち２つ以上のフィルタを組み合わせて構成されることを特徴とする。
【００１１】
また、本発明に係るバンドエリミネーションフィルタは、上記ローパスフィルタまたは上記ハイパスフィルタのうち２つ以上のフィルタを組み合わせて構成されることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ＳＣＦを用いて構成されるフィルタであって、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができるフィルタを提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に従って説明する。
【００１４】
［ローパスフィルタ］
図１は、本実施の形態に係るローパスフィルタ（以下、「ＬＰＦ」と称す）１０の構成を示すブロック図である。このＬＰＦ１０は、入力端子ＩＮ１に供給された対象信号ｆｉｎから高域成分を除去し、得られた出力信号ｆｏｕｔを出力端子ＯＵＴ１から外部に出力する回路である。ＬＰＦ１０は、例えばオーディオ帯用のフィルタとして好適に用いられるが、特に用途は限定されない。ＬＰＦ１０は、一対のＳＣＦ１１，１２を用いて構成されている。本実施の形態では、ＳＣＦ１１，１２は、いずれも対象信号から高域成分を除去するＬＰＦとして動作する。また、ＳＣＦ１１，１２は、後述する相違点を除いて、互いに略同一の構成を有し、同様のフィルタ特性を有する。さらに、ＳＣＦ１１，１２には、サンプリングクロックとして同一のクロック信号ＣＬＫが供給される。以下の説明においては、まずＳＣＦ１１について説明し、つぎにＬＰＦ１０全体について説明することとする。
【００１５】
図２は、ＳＣＦ１１の構成例を示す回路図である。図２において、ＳＣＦ１１は、スイッチＳＷ１１〜ＳＷ１８、キャパシタＣ１１〜Ｃ１３、およびオペアンプＯＰ１１を含んで構成されている。
【００１６】
キャパシタＣ１１の一端はスイッチＳＷ１１を介して入力端子ＩＮ２に接続されるとともに、スイッチＳＷ１２を介して内部基準電圧端子に接続され、他端はスイッチＳＷ１３を介してオペアンプＯＰ１１の逆相入力端子に接続されるとともに、スイッチＳＷ１４を介して内部基準電圧端子に接続されている。また、キャパシタＣ１２の一端はスイッチＳＷ１５を介してオペアンプＯＰ１１の逆相入力端子に接続されるとともに、スイッチＳＷ１６を介して内部基準電圧端子に接続され、他端はスイッチＳＷ１７を介して出力端子ＯＵＴ２に接続されるとともに、スイッチＳＷ１８を介して内部基準電圧端子に接続されている。また、キャパシタＣ１３の一端はオペアンプＯＰ１１の逆相入力端子に接続され、他端は出力端子ＯＵＴ２およびオペアンプＯＰ１１の出力端子に接続されている。また、オペアンプＯＰ１１の正相入力端子は内部基準電圧端子に接続されている。
【００１７】
ここで、スイッチＳＷ１１〜ＳＷ１８は、外部から供給されるクロック信号ＣＬＫによってオンオフ制御されるスイッチである。ここでは、スイッチＳＷ１２，１４，１６，１８はクロック信号ＣＬＫの反転信号に同期してオンオフするスイッチ（以下、「第１のスイッチ」と称す）であり、スイッチＳＷ１１，１３，１５，１７はクロック信号ＣＬＫに同期してオンオフするスイッチ（以下、「第２のスイッチ」と称す）である。
【００１８】
図３は、第１および第２のスイッチの構成例を示す回路図である。図４は、第１および第２のスイッチの動作を示すタイミングチャートである。
【００１９】
図３（ａ）に示されるとおり、第１のスイッチは、ｎチャネル型のＭＯＳトランジスタＭ１１とｐチャネル型のＭＯＳトランジスタＭ１２とが互いに並列接続された構成を有している。ＭＯＳトランジスタＭ１１のゲートにはインバータＩＮＶ１１を介してクロック信号ＣＬＫが印加され、ＭＯＳトランジスタＭ１２のゲートにはクロック信号ＣＬＫが印加される。この構成により、第１のスイッチは、図４に示されるとおり、クロック信号ＣＬＫがハイレベルのときオフとなり、ロウレベルのときオンとなる。すなわち、第１のスイッチは、クロック信号ＣＬＫの反転信号に同期してオンオフする。
【００２０】
一方、図３（ｂ）に示されるとおり、第２のスイッチは、ｎチャネル型のＭＯＳトランジスタＭ１３とｐチャネル型のＭＯＳトランジスタＭ１４とが互いに並列接続された構成を有している。ＭＯＳトランジスタＭ１３のゲートにはクロック信号ＣＬＫが印加され、ＭＯＳトランジスタＭ１４のゲートにはインバータＩＮＶ１２を介してクロック信号ＣＬＫが印加される。この構成により、第２のスイッチは、図４に示されるとおり、クロック信号ＣＬＫがハイレベルのときオンとなり、ロウレベルのときオフとなる。すなわち、第２のスイッチは、クロック信号ＣＬＫに同期してオンオフする。
【００２１】
上記構成を有するＳＣＦ１１では、クロック信号ＣＬＫの周波数に対し十分に低い周波数を有する対象信号に対しては、キャパシタＣ１１とスイッチＳＷ１１〜ＳＷ１４からなるスイッチトキャパシタＳＣ１１、および、キャパシタＣ１２とスイッチＳＷ１５〜ＳＷ１８からなるスイッチトキャパシタＳＣ１２を、それぞれ抵抗と等価とみなすことができる。したがって、ＳＣＦ１１は、図５に示されるＲＣアクティブフィルタと等価なＬＰＦである。なお、図５において、図２のスイッチトキャパシタＳＣ１１，ＳＣ１２は、それぞれ抵抗Ｒ１１，Ｒ１２に置換されている。ここで、図５のＲＣアクティブフィルタのカットオフ周波数ｆｃは、抵抗Ｒ１１およびＲ１２の抵抗値をＲ、キャパシタＣ１３の容量値をＣとすると、以下の（１）式で表される。
【００２２】
【数１】
2006129110.tif 000003
また、上記の抵抗値Ｒは、クロック信号ＣＬＫの周波数をｆｓｃ、キャパシタＣ１１およびＣ１２の容量値をＣｓｃとすると、以下の（２）式で表される。
【００２３】
【数２】
2006129110.tif 000004
したがって、ＳＣＦ１１のカットオフ周波数ｆｃは、以下の（３）式で表される。
【００２４】
【数３】
2006129110.tif 000005
なお、図２に示される回路は、素子数削減の観点より、図６に示される回路に変形されることが好ましい。図６において、図２の４個のスイッチＳＷ１３〜ＳＷ１６は、２個のスイッチＳＷ１９，２０に置き換えられている。以下、図６に示される回路の構成について説明する。
【００２５】
キャパシタＣ１１の一端はスイッチＳＷ１１を介して入力端子ＩＮ２に接続されるとともに、スイッチＳＷ１２を介して内部基準電圧端子に接続され、他端はキャパシタＣ１２に接続されるとともに、スイッチＳＷ１９を介してオペアンプＯＰ１１の逆相入力端子に接続され、スイッチＳＷ２０を介して内部基準電圧端子に接続されている。また、キャパシタＣ１２の一端はキャパシタＣ１１に接続されるとともに、スイッチＳＷ１９を介してオペアンプＯＰ１１の逆相入力端子に接続され、スイッチＳＷ２０を介して内部基準電圧端子に接続され、他端はスイッチＳＷ１７を介して出力端子ＯＵＴ２に接続されるとともに、スイッチＳＷ１８を介して内部基準電圧端子に接続されている。また、キャパシタＣ１３の一端はオペアンプＯＰ１１の逆相入力端子に接続され、他端は出力端子ＯＵＴ２およびオペアンプＯＰ１１の出力端子に接続されている。また、オペアンプＯＰ１１の正相入力端子は内部基準電圧端子に接続されている。
【００２６】
ここで、スイッチＳＷ１２，１８，２０はクロック信号ＣＬＫの反転信号に同期してオンオフする第１のスイッチであり、スイッチＳＷ１１，１７，１９はクロック信号ＣＬＫに同期してオンオフする第２のスイッチである。
【００２７】
つぎに、本実施の形態に係るＬＰＦ１０全体について、構成および動作をあわせて説明する。図１において、ＬＰＦ１０は、一対のＳＣＦ１１、１２と、減算部１３とを備えている。
【００２８】
ＳＣＦ１１は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１１を出力する。この出力信号Ｓ１１は、対象信号ｆｉｎから高域成分が除去された通過信号Ｈ１１（ｓ）・ｆｉｎに、ＳＣＦ１１で発生したノイズＳｎ１１が重畳されてなる。すなわち、Ｓ１１＝Ｈ１１（ｓ）・ｆｉｎ＋Ｓｎ１１である。ここで、Ｈ１１（ｓ）はＳＣＦ１１の伝達関数である。また、ノイズＳｎ１１は、ＳＣＦ１１におけるスイッチングに起因して発生するノイズである。
【００２９】
ＳＣＦ１２は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１２を出力する。この出力信号Ｓ１２は、対象信号ｆｉｎから高域成分が除去された通過信号Ｈ１２（ｓ）・ｆｉｎに、ＳＣＦ１２で発生したノイズＳｎ１２が重畳されてなる。すなわち、Ｓ１２＝Ｈ１２（ｓ）・ｆｉｎ＋Ｓｎ１２である。ここで、Ｈ１２（ｓ）はＳＣＦ１２の伝達関数である。また、ノイズＳｎ１２は、ＳＣＦ１２におけるスイッチングに起因して発生するノイズである。
【００３０】
ここで、ノイズＳｎ１１，Ｓｎ１２には、例えば、スイッチのオンオフ時に発生するインパルス状のスイッチングノイズと、クロック信号ＣＬＫに同期して繰り返し発生する矩形パルス状のオフセット電圧とが含まれる。スイッチングノイズとオフセット電圧とについては、「実施例」の欄で具体的に示す。
【００３１】
一対のＳＣＦ１１，１２は、それぞれの通過信号Ｈ１１（ｓ）・ｆｉｎ，Ｈ１２（ｓ）・ｆｉｎが互いに逆相となり、それぞれのノイズＳｎ１１，Ｓｎ１２が互いに同相となるように構成される。ＳＣＦ１１，１２は、それぞれの通過信号が互いに逆相となる点を除いて略同一のフィルタ特性を有し、略同一のノイズを発生させることが好ましい。ここでは、一方のＳＣＦ１１は、図６に示される回路構成を有する。一方、他方のＳＣＦ１２は、図７に示される回路構成を有する。図７において、ＳＣＦ１２は、図６に示されるＳＣＦ１１と略同一の構成を有するが、次の点で相違する。すなわち、図６では、スイッチＳＷ１１は第２のスイッチであり、スイッチＳＷ１２は第１のスイッチである。これに対し、図７では、スイッチＳＷ１１に対応するスイッチＳＷ１１’は第１のスイッチであり、スイッチＳＷ１２に対応するスイッチＳＷ１２’は第２のスイッチである。図６において、キャパシタＣ１１を含むスイッチトキャパシタの出力は、入力端子ＩＮ２の入力と同相となる。一方、図７において、キャパシタＣ１１を含むスイッチトキャパシタの出力は、入力端子ＩＮ２の入力と逆相となる。したがって、ＳＣＦ１２の伝達関数Ｈ１２（ｓ）＝−Ｈ１１（ｓ）であり、ＳＣＦ１２のノイズＳｎ１２＝Ｓｎ１１である。
【００３２】
減算部１３は、ＳＣＦ１１の出力信号Ｓ１１とＳＣＦ１２の出力信号Ｓ１２とを互いに減算し、得られた信号をＬＰＦ１０の出力信号ｆｏｕｔとして出力する。ここでは、減算部１３は、インバータ１３ａ、加算器１３ｂ、およびアッテネータ１３ｃにより構成されている。
【００３３】
インバータ１３ａは、ＳＣＦ１２の出力信号Ｓ１２を反転させて、得られた信号（−Ｓ１２）を加算器１３ｂに出力する。加算器１３ｂは、ＳＣＦ１１の出力信号Ｓ１１とインバータ１３ａの出力信号（−Ｓ１２）とを互いに加算し、信号（Ｓ１１−Ｓ１２）＝｛Ｈ１１（ｓ）−Ｈ１２（ｓ）｝・ｆｉｎ＋（Ｓｎ１１−Ｓｎ１２）を得る。ここで、Ｈ１２（ｓ）＝−Ｈ１１（ｓ）、Ｓｎ１２＝Ｓｎ１１であるので、加算後の信号は、２・Ｈ１１（ｓ）・ｆｉｎとなる。すなわち、ＳＣＦ１１で発生したノイズＳｎ１１とＳＣＦ１２で発生したノイズＳｎ１２とが互いに打ち消し合う。加算器１３ｂは、加算後の信号２・Ｈ１１（ｓ）・ｆｉｎをアッテネータ１３ｃに出力する。アッテネータ１３ｃは、加算器１３ｂから供給された信号の振幅を１／２に減衰させて、信号Ｈ１１（ｓ）・ｆｉｎを得る。そして、アッテネータ１３ｃは、得られた信号Ｈ１１（ｓ）・ｆｉｎを、ＬＰＦ１０の出力信号ｆｏｕｔとして出力端子ＯＵＴ１から外部に出力する。すなわち、ＬＰＦ１０の出力信号ｆｏｕｔとして、ノイズが乗っていないＳＣＦ１１の通過信号が得られる。
【００３４】
以上のとおり、本実施の形態に係るＬＰＦ１０は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１１を出力するＳＣＦ１１と、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１２を出力するＳＣＦ１２と、出力信号Ｓ１１，Ｓ１２を互いに減算し、得られた信号をＬＰＦ１０の出力信号ｆｏｕｔとして出力する減算部１３と、を備えている。ここで、出力信号Ｓ１１，Ｓ１２は、それぞれ、対象信号から高域成分が除去された通過信号に、各ＳＣＦ１１，１２で発生したノイズＳｎ１１，Ｓｎ１２が重畳されてなる。そして、ＳＣＦ１１，１２は、それぞれの通過信号が互いに逆相となり、ノイズＳｎ１１，Ｓｎ１２が互いに同相となり、減算部１３の減算によりノイズＳｎ１１，Ｓｎ１２が互いに打ち消し合うように構成されている。このため、本実施の形態によれば、ＳＣＦを用いて構成されるＬＰＦにおいて、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができる。
【００３５】
特に、本実施の形態では、ＳＣＦ１１，１２は互いに同一のノイズを発生させるので、すなわちＳｎ１１＝Ｓｎ１２であるので、ＳＣＦのスイッチングに伴うノイズを完全にキャンセルすることができる。このように、ノイズを相殺する観点より、ＳＣＦ１１，１２は、それぞれにより発生するノイズＳｎ１１，Ｓｎ１２が互いに類似するように構成されることが好ましく、互いに同一となるように構成されることが特に好ましい。そのために、ＳＣＦ１１，１２のスイッチング制御に用いられるクロック信号ＣＬＫの周波数は同一であることが好ましい。また、ＳＣＦ１１，１２は、それぞれの通過信号が互いに逆相となる点を除いて、同様のフィルタ特性を有することが好ましい。
【００３６】
以上、本発明に係るＬＰＦの実施の形態について説明したが、本発明に係るＬＰＦが上記の実施の形態に限定されないことは言うまでもない。
【００３７】
例えば、上記の実施の形態では、ＳＣＦ１１，１２に対して対象信号ｆｉｎが互いに同相で入力されているが、互いに逆相で入力されてもよい。この場合の構成例を図８に示す。図８において、ＳＣＦ１１には入力端子ＩＮ１１を介して対象信号ｆｉｎが供給され、ＳＣＦ１２には入力端子ＩＮ１２を介して対象信号ｆｉｎの逆相信号（−ｆｉｎ）が供給される。したがって、ＳＣＦ１１の出力信号はＳ１１＝Ｈ１１（ｓ）・ｆｉｎ＋Ｓｎ１１となり、ＳＣＦ１２の出力信号はＳ１２＝−Ｈ１２（ｓ）・ｆｉｎ＋Ｓｎ１２となる。そして、加算器１３ｂの出力信号は（Ｓ１１−Ｓ１２）＝｛Ｈ１１（ｓ）＋Ｈ１２（ｓ）｝・ｆｉｎ＋（Ｓｎ１１−Ｓｎ１２）となる。ここで、例えばＳＣＦ１１，１２を互いに同一構成とすることにより、Ｈ１１（ｓ）＝Ｈ１２（ｓ）、Ｓｎ１１＝Ｓｎ１２となるようにＳＣＦ１１，１２を構成すれば、加算器１３ｂの出力信号は２・Ｈ１１（ｓ）・ｆｉｎとなり、最終的に信号Ｈ１１（ｓ）・ｆｉｎが得られる。なお、図８では、外部から対象信号とその逆相信号の入力を受ける構成となっているが、外部から対象信号の入力を受け、ＬＰＦ１０内のＳＣＦ１２の前段で、インバータ等によって対象信号の逆相信号を生成する構成としてもよい。
【００３８】
また、減算部１３は、図９に示されるオペアンプを用いた減算回路であってもよい。図９において、減算部１３は、オペアンプＯＰ１と、４つの抵抗Ｒ１〜Ｒ４とを含んで構成されている。オペアンプＯＰ１の正相入力端子は、抵抗Ｒ１を介して入力端子ＩＮ３ａに接続されるとともに、抵抗Ｒ２を介して内部基準電圧端子に接続されている。オペアンプＯＰ１の逆相入力端子は、抵抗Ｒ３を介して入力端子ＩＮ３ｂに接続されている。オペアンプＯＰ１の出力端子は、出力端子ＯＵＴ３に接続されるとともに、抵抗Ｒ４を介してオペアンプＯＰ１の逆相入力端子に接続されている。この構成では、入力端子ＩＮ３ａに電圧Ｖ１を印加し、入力端子ＩＮ３ｂに電圧Ｖ２を印加すると、下記（４）式で表される出力電圧Ｖ３が得られる。ただし、下記（４）式において、Ｒ１〜Ｒ４は、それぞれ抵抗Ｒ１〜Ｒ４の抵抗値である。
【００３９】
【数４】
2006129110.tif 000006
ここで、Ｒ１：Ｒ２＝２：１、Ｒ３：Ｒ４＝２：１とすれば、出力電圧Ｖ３は、下記（５）式で表される。
【００４０】
【数５】
2006129110.tif 000007
したがって、図９において、Ｒ１：Ｒ２＝２：１、Ｒ３：Ｒ４＝２：１とし、入力端子ＩＮ３ａに出力信号Ｓ１１＝Ｈ１１（ｓ）・ｆｉｎ＋Ｓｎ１１を供給し、入力端子ＩＮ３ｂに出力信号Ｓ１２＝−Ｈ１１（ｓ）・ｆｉｎ＋Ｓｎ１１を供給すると、信号Ｈ１１（ｓ）・ｆｉｎが得られる。
【００４１】
［ハイパスフィルタ］
図１０は、本実施の形態に係るハイパスフィルタ（以下、「ＨＰＦ」と称す）２０の構成を示すブロック図である。このＨＰＦ２０は、入力端子ＩＮ４に供給された対象信号ｆｉｎから低域成分を除去し、得られた出力信号ｆｏｕｔを出力端子ＯＵＴ４から外部に出力する回路である。ＨＰＦ２０は、例えばオーディオ帯用のフィルタとして好適に用いられるが、特に用途は限定されない。ＨＰＦ２０は、一対のＳＣＦ２１，２２を用いて構成されている。本実施の形態では、ＳＣＦ２１，２２は、いずれも対象信号から低域成分を除去するＨＰＦとして動作する。また、ＳＣＦ２１，２２は、後述する相違点を除いて、互いに略同一の構成を有し、同様のフィルタ特性を有する。さらに、ＳＣＦ２１，２２には、サンプリングクロックとして同一のクロック信号ＣＬＫが供給される。以下の説明においては、まずＳＣＦ２１について説明し、つぎにＨＰＦ２０全体について説明することとする。
【００４２】
図１１は、ＳＣＦ２１の構成例を示す回路図である。図１１において、ＳＣＦ２１は、スイッチＳＷ２１〜ＳＷ２８、キャパシタＣ２１〜Ｃ２３、およびオペアンプＯＰ２１を含んで構成されている。
【００４３】
キャパシタＣ２３の一端は入力端子ＩＮ５に接続され、他端はスイッチＳＷ２１を介してキャパシタＣ２１に接続されている。キャパシタＣ２１の一端はスイッチＳＷ２１を介してキャパシタＣ２３に接続されるとともに、スイッチＳＷ２２を介して内部基準電圧端子に接続され、他端はスイッチＳＷ２３を介してオペアンプＯＰ２１の逆相入力端子に接続されるとともに、スイッチＳＷ２４を介して内部基準電圧端子に接続されている。また、キャパシタＣ２２の一端はスイッチＳＷ２５を介してオペアンプＯＰ２１の逆相入力端子に接続されるとともに、スイッチＳＷ２６を介して内部基準電圧端子に接続され、他端はスイッチＳＷ２７を介して出力端子ＯＵＴ５およびオペアンプＯＰ２１の出力端子に接続されるとともに、スイッチＳＷ２８を介して内部基準電圧端子に接続されている。また、オペアンプＯＰ２１の正相入力端子は内部基準電圧端子に接続されている。
【００４４】
ここで、スイッチＳＷ２１〜ＳＷ２８は、外部から供給されるクロック信号ＣＬＫによってオンオフ制御されるスイッチである。ここでは、スイッチＳＷ２２，２４，２６，２８はクロック信号ＣＬＫの反転信号に同期してオンオフするスイッチ（以下、「第１のスイッチ」と称す）であり、スイッチＳＷ２１，２３，２５，２７はクロック信号ＣＬＫに同期してオンオフするスイッチ（以下、「第２のスイッチ」と称す）である。なお、第１および第２のスイッチの構成および動作は、上記ＬＰＦに係る第１および第２のスイッチと同様であるので、ここでは説明を省略する。
【００４５】
上記構成を有するＳＣＦ２１では、クロック信号ＣＬＫの周波数に対し十分に低い周波数を有する対象信号に対しては、キャパシタＣ２１とスイッチＳＷ２１〜ＳＷ２４からなるスイッチトキャパシタＳＣ２１、および、キャパシタＣ２２とスイッチＳＷ２５〜ＳＷ２８からなるスイッチトキャパシタＳＣ２２を、それぞれ抵抗と等価とみなすことができる。したがって、ＳＣＦ２１は、図１２に示されるＲＣアクティブフィルタと等価なＨＰＦである。なお、図１２において、図１１のスイッチトキャパシタＳＣ２１，ＳＣ２２は、それぞれ抵抗Ｒ２１，Ｒ２２に置換されている。ここで、図１２のＲＣアクティブフィルタのカットオフ周波数ｆｃは、抵抗Ｒ２１およびＲ２２の抵抗値をＲ、キャパシタＣ２３の容量値をＣとすると、上記（１）式で表される。また、抵抗値Ｒは、クロック信号ＣＬＫの周波数をｆｓｃ、キャパシタＣ２１およびＣ２２の容量値をＣｓｃとすると、上記（２）式で表される。したがって、ＳＣＦ２１のカットオフ周波数ｆｃは、上記（３）式で表される。
【００４６】
なお、図１１に示される回路は、素子数削減の観点より、図１３に示される回路に変形されることが好ましい。図１３において、図１１の４個のスイッチＳＷ２３〜ＳＷ２６は、２個のスイッチＳＷ２９，３０に置き換えられている。以下、図１３に示される回路の構成について説明する。
【００４７】
キャパシタＣ２３の一端は入力端子ＩＮ５に接続され、他端はスイッチＳＷ２１を介してキャパシタＣ２１に接続されている。キャパシタＣ２１の一端はスイッチＳＷ２１を介してキャパシタＣ２３に接続されるとともに、スイッチＳＷ２２を介して内部基準電圧端子に接続され、他端はキャパシタＣ２２に接続されるとともに、スイッチＳＷ２９を介してオペアンプＯＰ２１の逆相入力端子に接続され、スイッチＳＷ３０を介して内部基準電圧端子に接続されている。また、キャパシタＣ２２の一端はキャパシタＣ２１に接続されるとともに、スイッチＳＷ２９を介してオペアンプＯＰ２１の逆相入力端子に接続され、スイッチＳＷ３０を介して内部基準電圧端子に接続され、他端はスイッチＳＷ２７を介して出力端子ＯＵＴ５に接続されるとともに、スイッチＳＷ２８を介して内部基準電圧端子に接続されている。また、オペアンプＯＰ２１の正相入力端子は内部基準電圧端子に接続されている。
【００４８】
ここで、スイッチＳＷ２２，２８，３０はクロック信号ＣＬＫの反転信号に同期してオンオフする第１のスイッチであり、スイッチＳＷ２１，２７，２９はクロック信号ＣＬＫに同期してオンオフする第２のスイッチである。
【００４９】
つぎに、本実施の形態に係るＨＰＦ２０全体について、構成および動作をあわせて説明する。図１０において、ＨＰＦ２０は、一対のＳＣＦ２１，２２と、減算部２３とを備えている。
【００５０】
ＳＣＦ２１は、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ２１を出力する。この出力信号Ｓ２１は、対象信号ｆｉｎから低域成分が除去された通過信号Ｈ２１（ｓ）・ｆｉｎに、ＳＣＦ２１で発生したノイズＳｎ２１が重畳されてなる。すなわち、Ｓ２１＝Ｈ２１（ｓ）・ｆｉｎ＋Ｓｎ２１である。ここで、Ｈ２１（ｓ）はＳＣＦ２１の伝達関数である。また、ノイズＳｎ２１は、ＳＣＦ２１におけるスイッチングに起因して発生するノイズである。
【００５１】
ＳＣＦ２２は、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ２２を出力する。この出力信号Ｓ２２は、対象信号ｆｉｎから低域成分が除去された通過信号Ｈ２２（ｓ）・ｆｉｎに、ＳＣＦ２２で発生したノイズＳｎ２２が重畳されてなる。すなわち、Ｓ２２＝Ｈ２２（ｓ）・ｆｉｎ＋Ｓｎ２２である。ここで、Ｈ２２（ｓ）はＳＣＦ２２の伝達関数である。また、ノイズＳｎ２２は、ＳＣＦ２２におけるスイッチングに起因して発生するノイズである。
【００５２】
一対のＳＣＦ２１，２２は、それぞれの通過信号Ｈ２１（ｓ）・ｆｉｎ，Ｈ２２（ｓ）・ｆｉｎが互いに逆相となり、それぞれのノイズＳｎ２１，Ｓｎ２２が互いに同相となるように構成される。ＳＣＦ２１，２２は、それぞれの通過信号が互いに逆相となる点を除いて略同一のフィルタ特性を有し、略同一のノイズを発生させることが好ましい。ここでは、一方のＳＣＦ２１は、図１３に示される回路構成を有する。一方、他方のＳＣＦ２２は、図１４に示される回路構成を有する。図１４において、ＳＣＦ２２は、図１３に示されるＳＣＦ２１と略同一の構成を有するが、次の点で相違する。すなわち、図１３では、スイッチＳＷ２１は第２のスイッチであり、スイッチＳＷ２２は第１のスイッチである。これに対し、図１４では、スイッチＳＷ２１に対応するスイッチＳＷ２１’は第１のスイッチであり、スイッチＳＷ２２に対応するスイッチＳＷ２２’は第２のスイッチである。図１３において、キャパシタＣ２１を含むスイッチトキャパシタの出力は、入力端子ＩＮ５の入力と同相となる。一方、図１４において、キャパシタＣ２１を含むスイッチトキャパシタの出力は、入力端子ＩＮ５の入力と逆相となる。したがって、ＳＣＦ２２の伝達関数Ｈ２２（ｓ）＝−Ｈ２１（ｓ）であり、ＳＣＦ２２のノイズＳｎ２２＝Ｓｎ２１である。
【００５３】
減算部２３は、ＳＣＦ２１の出力信号Ｓ２１とＳＣＦ２２の出力信号Ｓ２２とを互いに減算し、得られた信号をＨＰＦ２０の出力信号ｆｏｕｔとして出力する。ここでは、減算部２３は、インバータ２３ａ、加算器２３ｂ、およびアッテネータ２３ｃにより構成されている。
【００５４】
インバータ２３ａは、ＳＣＦ２２の出力信号Ｓ２２を反転させて、得られた信号（−Ｓ２２）を加算器２３ｂに出力する。加算器２３ｂは、ＳＣＦ２１の出力信号Ｓ２１とインバータ２３ａの出力信号（−Ｓ２２）とを互いに加算し、信号（Ｓ２１−Ｓ２２）＝｛Ｈ２１（ｓ）−Ｈ２２（ｓ）｝・ｆｉｎ＋（Ｓｎ２１−Ｓｎ２２）を得る。ここで、Ｈ２２（ｓ）＝−Ｈ２１（ｓ）、Ｓｎ２２＝Ｓｎ２１であるので、加算後の信号は、２・Ｈ２１（ｓ）・ｆｉｎとなる。すなわち、ＳＣＦ２１で発生したノイズＳｎ２１とＳＣＦ２２で発生したノイズＳｎ２２とが互いに打ち消し合う。加算器２３ｂは、加算後の信号２・Ｈ２１（ｓ）・ｆｉｎをアッテネータ２３ｃに出力する。アッテネータ２３ｃは、加算器２３ｂから供給された信号の振幅を１／２に減衰させて、信号Ｈ２１（ｓ）・ｆｉｎを得る。そして、アッテネータ２３ｃは、得られた信号Ｈ２１（ｓ）・ｆｉｎを、ＨＰＦ２０の出力信号ｆｏｕｔとして出力端子ＯＵＴ４から外部に出力する。すなわち、ＨＰＦ２０の出力信号ｆｏｕｔとして、ノイズが乗っていないＳＣＦ２１の通過信号が得られる。
【００５５】
以上のとおり、本実施の形態に係るＨＰＦ２０は、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ２１を出力するＳＣＦ２１と、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ２２を出力するＳＣＦ２２と、出力信号Ｓ２１，Ｓ２２を互いに減算し、得られた信号をＨＰＦ２０の出力信号ｆｏｕｔとして出力する減算部２３と、を備えている。ここで、出力信号Ｓ２１，Ｓ２２は、それぞれ、対象信号から低域成分が除去された通過信号に、各ＳＣＦ２１，２２で発生したノイズＳｎ２１，Ｓｎ２２が重畳されてなる。そして、ＳＣＦ２１，２２は、それぞれの通過信号が互いに逆相となり、ノイズＳｎ２１，Ｓｎ２２が互いに同相となり、減算部２３の減算によりノイズＳｎ２１，Ｓｎ２２が互いに打ち消し合うように構成されている。このため、本実施の形態によれば、ＳＣＦを用いて構成されるＨＰＦにおいて、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができる。
【００５６】
特に、本実施の形態では、ＳＣＦ２１，２２は互いに同一のノイズを発生させるので、すなわちＳｎ２１＝Ｓｎ２２であるので、ＳＣＦのスイッチングに伴うノイズを完全にキャンセルすることができる。このように、ノイズを相殺する観点より、ＳＣＦ２１，２２は、それぞれにより発生するノイズＳｎ２１，Ｓｎ２２が互いに類似するように構成されることが好ましく、互いに同一となるように構成されることが特に好ましい。そのために、ＳＣＦ２１，２２のスイッチング制御に用いられるクロック信号ＣＬＫの周波数は同一であることが好ましい。また、ＳＣＦ２１，２２は、それぞれの通過信号が互いに逆相となる点を除いて、同様のフィルタ特性を有することが好ましい。
【００５７】
以上、本発明に係るＨＰＦの実施の形態について説明したが、本発明に係るＨＰＦが上記の実施の形態に限定されないことは言うまでもない。
【００５８】
例えば、上記の実施の形態では、ＳＣＦ２１，２２に対して対象信号ｆｉｎが互いに同相で入力されているが、互いに逆相で入力されてもよい。この場合の構成例を図１５に示す。図１５において、ＳＣＦ２１には入力端子ＩＮ４１を介して対象信号ｆｉｎが供給され、ＳＣＦ２２には入力端子ＩＮ４２を介して対象信号ｆｉｎの逆相信号（−ｆｉｎ）が供給される。したがって、ＳＣＦ２１の出力信号はＳ２１＝Ｈ２１（ｓ）・ｆｉｎ＋Ｓｎ２１となり、ＳＣＦ２２の出力信号はＳ２２＝−Ｈ２２（ｓ）・ｆｉｎ＋Ｓｎ２２となる。そして、加算器２３ｂの出力信号は（Ｓ２１−Ｓ２２）＝｛Ｈ２１（ｓ）＋Ｈ２２（ｓ）｝・ｆｉｎ＋（Ｓｎ２１−Ｓｎ２２）となる。ここで、例えばＳＣＦ２１，２２を互いに同一構成とすることにより、Ｈ２１（ｓ）＝Ｈ２２（ｓ）、Ｓｎ２１＝Ｓｎ２２となるようにＳＣＦ２１，２２を構成すれば、加算器２３ｂの出力信号は２・Ｈ２１（ｓ）・ｆｉｎとなり、最終的に信号Ｈ２１（ｓ）・ｆｉｎが得られる。なお、図１５では、外部から対象信号とその逆相信号の入力を受ける構成となっているが、外部から対象信号の入力を受け、ＨＰＦ２０内のＳＣＦ２２の前段で、インバータ等によって対象信号の逆相信号を生成する構成としてもよい。
【００５９】
また、ＬＰＦ１０の場合と同様、減算部２３は、図９に示されるオペアンプを用いた減算回路であってもよい。
【００６０】
［バンドパスフィルタ］
本実施の形態に係るバンドパスフィルタ（以下、「ＢＰＦ」と称す）は、上記のＬＰＦ１０またはＨＰＦ２０のうち２つ以上のフィルタを組み合わせて構成されるものである。この構成の仕方には様々なバリエーションが考えられるが、ここでは、３つの構成例を示す。
【００６１】
（第１の構成例）
図１６は、第１の構成例に係るＢＰＦ３０の構成を示すブロック図である。図１６において、ＢＰＦ３０は、ＬＰＦ３１、ＬＰＦ３２、および減算部３３を備えている。ＬＰＦ３１，３２は、それぞれ対象信号ｆｉｎから高域成分を除去して出力する。減算部３３は、ＬＰＦ３１，３２の出力信号を互いに減算し、得られた信号を出力する。ここで、ＬＰＦ３１のカットオフ周波数をｆｃ３１、ＬＰＦ３２のカットオフ周波数をｆｃ３２、ｆｃ３１＜ｆｃ３２とすると、ＢＰＦ３０の通過帯域は、およそｆｃ３１〜ｆｃ３２となる。
【００６２】
（第２の構成例）
図１７は、第２の構成例に係るＢＰＦ４０の構成を示すブロック図である。図１７において、ＢＰＦ４０は、ＨＰＦ４１、ＨＰＦ４２、および減算部４３を備えている。ＨＰＦ４１，４２は、それぞれ対象信号ｆｉｎから低域成分を除去して出力する。減算部４３は、ＨＰＦ４１，４２の出力信号を互いに減算し、得られた信号を出力する。ここで、ＨＰＦ４１のカットオフ周波数をｆｃ４１、ＨＰＦ４２のカットオフ周波数をｆｃ４２、ｆｃ４１＜ｆｃ４２とすると、ＢＰＦ４０の通過帯域は、およそｆｃ４１〜ｆｃ４２となる。
【００６３】
（第３の構成例）
図１８は、第３の構成例に係るＢＰＦ５０の構成を示すブロック図である。図１８において、ＢＰＦ５０は、ＬＰＦ５１とＨＰＦ５２とが直列接続されてなる。ＬＰＦ５１は対象信号ｆｉｎから高域成分を除去して出力し、ＨＰＦ５２はＬＰＦ５１の出力信号から低域成分を除去して出力する。ここで、ＬＰＦ５１のカットオフ周波数をｆｃ５１、ＨＰＦ５２のカットオフ周波数をｆｃ５２、ｆｃ５１＞ｆｃ５２とすると、ＢＰＦ５０の通過帯域は、およそｆｃ５２〜ｆｃ５１となる。
【００６４】
以上のとおり、本実施の形態によれば、本実施の形態に係るＬＰＦまたはＨＰＦを組み合わせてＢＰＦを構成するので、ＳＣＦを用いたＢＰＦにおいて、ＳＣＦで発生するノイズを軽減することができる。
【００６５】
［バンドエリミネーションフィルタ］
本実施の形態に係るバンドエリミネーションフィルタ（以下、「ＢＥＦ」と称す）は、上記のＬＰＦ１０またはＨＰＦ２０のうち２つ以上のフィルタを組み合わせて構成されるものである。この構成の仕方には様々なバリエーションが考えられるが、ここでは、２つの構成例を示す。
【００６６】
（第１の構成例）
図１９は、第１の構成例に係るＢＥＦ６０の構成を示すブロック図である。図１９において、ＢＥＦ６０は、ＬＰＦ６１、ＬＰＦ６２、減算部６３、および減算部６４を備えている。ＬＰＦ６１，６２は、それぞれ対象信号ｆｉｎから高域成分を除去して出力する。減算部６３は、ＬＰＦ６２の出力信号からＬＰＦ６１の出力信号を減算して出力する。減算部６４は、対象信号ｆｉｎから減算部６３の出力信号を減算して出力する。ここで、ＬＰＦ６１のカットオフ周波数をｆｃ６１、ＬＰＦ６２のカットオフ周波数をｆｃ６２、ｆｃ６１＜ｆｃ６２とすると、ＢＥＦ６０の阻止帯域は、およそｆｃ６１〜ｆｃ６２となる。
【００６７】
（第２の構成例）
図２０は、第２の構成例に係るＢＥＦ７０の構成を示すブロック図である。図２０において、ＢＥＦ７０は、ＬＰＦ７１、ＨＰＦ７２、および加算部７３を備えている。ＬＰＦ７１は対象信号ｆｉｎから高域成分を除去して出力し、ＨＰＦ７２は対象信号ｆｉｎから低域成分を除去して出力する。加算部７３は、ＬＰＦ７１の出力信号とＨＰＦ７２の出力信号とを互いに加算して出力する。ここで、ＬＰＦ７１のカットオフ周波数をｆｃ７１、ＨＰＦ７２のカットオフ周波数をｆｃ７２、ｆｃ７１＜ｆｃ７２とすると、ＢＥＦ７０の阻止帯域は、およそｆｃ７１〜ｆｃ７２となる。
【００６８】
以上のとおり、本実施の形態によれば、本実施の形態に係るＬＰＦまたはＨＰＦを組み合わせてＢＥＦを構成するので、ＳＣＦを用いたＢＥＦにおいて、ＳＣＦで発生するノイズを軽減することができる。
【実施例１】
【００６９】
本実施例では、本発明に係るＬＰＦについてシミュレーションを行った。ここでは、図１に示されるＬＰＦ１０をシミュレーションの対象とした。ＬＰＦ１０において、ＳＣＦ１１は図６に示される回路構成とし、ＳＣＦ１２は図７に示される回路構成とした。対象信号ｆｉｎは一定電圧２．５Ｖ（無信号）とした。クロック信号ＣＬＫの電圧範囲は０〜５Ｖ、周波数は２５０ｋＨｚとした。この条件において、図１のＡ点の電圧（ＳＣＦ１１の出力信号）、図１のＢ点の電圧（ＳＣＦ１２の出力信号）、および図１のＣ点の電圧（加算器１３ｂの出力信号）についてシミュレーションを行った。
【００７０】
図２１に、このシミュレーションの結果を示す。図２１（ａ）はＡ点、図２１（ｂ）はＢ点、図２１（ｃ）はＣ点の電圧波形である。図２１（ａ）、（ｂ）より、Ａ点およびＢ点では、ＳＣＦ１１，１２により発生するノイズとして、スイッチのオンオフ時に発生するインパルス状のスイッチングノイズと、クロック信号ＣＬＫに同期して繰り返し発生する矩形パルス状のオフセット電圧とが見られる。スイッチングノイズは１［ｍＶ］程度となっており、オフセット電圧は３〜４［ｍＶ］程度となっている。これに対し、図２１（ｃ）より、Ｃ点では、スイッチングノイズが０．２［ｍＶ］程度まで軽減されており、オフセット電圧はほぼ０［ｍＶ］となっている。
【００７１】
上記のとおり、本実施例では、ＳＣＦで発生するスイッチングノイズおよびオフセット電圧が本発明の構成により軽減されることが確認された。
【図面の簡単な説明】
【００７２】
【図１】実施の形態に係るＬＰＦの構成を示すブロック図である。
【図２】ＳＣＦの構成例を示す回路図である。
【図３】第１および第２のスイッチの構成例を示す回路図である。
【図４】第１および第２のスイッチの動作を示すタイミングチャートである。
【図５】ＳＣＦと等価なＲＣアクティブフィルタの回路図である。
【図６】ＳＣＦの変形例を示す回路図である。
【図７】他方のＳＣＦの構成例を示す回路図である。
【図８】ＬＰＦの変形例を示すブロック図である。
【図９】減算部の変形例を示す回路図である。
【図１０】実施の形態に係るＨＰＦの構成を示すブロック図である。
【図１１】ＳＣＦの構成例を示す回路図である。
【図１２】ＳＣＦと等価なＲＣアクティブフィルタの回路図である。
【図１３】ＳＣＦの変形例を示す回路図である。
【図１４】他方のＳＣＦの構成例を示す回路図である。
【図１５】ＨＰＦの変形例を示すブロック図である。
【図１６】第１の構成例に係るＢＰＦの構成を示すブロック図である。
【図１７】第２の構成例に係るＢＰＦの構成を示すブロック図である。
【図１８】第３の構成例に係るＢＰＦの構成を示すブロック図である。
【図１９】第１の構成例に係るＢＥＦの構成を示すブロック図である。
【図２０】第２の構成例に係るＢＥＦの構成を示すブロック図である。
【図２１】図１のＡ点、Ｂ点、およびＣ点の電圧波形である。
【符号の説明】
【００７３】
１０，３１，３２，５１，６１，６２，７１  ＬＰＦ、１１，１２，２１，２２  ＳＣＦ、１３，２３  減算部、２０，４１，４２，５２，７２  ＨＰＦ、３０，４０，５０  ＢＰＦ、６０，７０  ＢＥＦ。
【図１】
2006129110.tif 000008
【図２】
2006129110.tif 000009
【図３】
2006129110.tif 000010
【図４】
2006129110.tif 000011
【図５】
2006129110.tif 000012
【図６】
2006129110.tif 000013
【図７】
2006129110.tif 000014
【図８】
2006129110.tif 000015
【図９】
2006129110.tif 000016
【図１０】
2006129110.tif 000017
【図１１】
2006129110.tif 000018
【図１２】
2006129110.tif 000019
【図１３】
2006129110.tif 000020
【図１４】
2006129110.tif 000021
【図１５】
2006129110.tif 000022
【図１６】
2006129110.tif 000023
【図１７】
2006129110.tif 000024
【図１８】
2006129110.tif 000025
【図１９】
2006129110.tif 000026
【図２０】
2006129110.tif 000027
【図２１】
2006129110.tif 000028