(57)【要約】【課題】  複数のビットデータのＯＲ演算またはＡＮＤ演算が１つの命令で記述でき、プログラムメモリへの展開にステップ数を大幅に削減でき、処理スピードを上げる。【解決手段】  複数のビットアドレスとＯＲ命令とコイル命令を書き込む画面構成とし、このプログラムメモリへの展開は先頭のアドレスにＯＲ演算するデータ格納数を書き込み、この格納数に一致する最終のビットアドレスまでを各アドレスに羅列し、命令の実行はデータ格納数をループカウンタへ格納し、各ビットアドレスのデータと、この次のビットアドレスのデータとのＯＲ演算を行い、この演算結果が当該命令の条件成立であるときは次のコイル命令の実行にジャンプし、条件が成立しないときに次のビットアドレスのデータとのＯＲ演算を繰り返す。ＡＮＤ命令の場合も同様になる。【選択図】  図１
2006092062.tif 000002
【特許請求の範囲】
【請求項１】
複数のビットアドレスを一括して論理和をとるＯＲ命令、または複数のビットアドレスを一括して論理積をとるＡＮＤ命令を画面上で作成し、この命令をプログラムメモリに展開するプログラマブル・コントローラのシーケンス作成・実行方法において、
シーケンス作成には、複数のビットアドレスとＯＲ命令またはＡＮＤ命令とコイル命令を書き込む画面構成とし、
前記シーケンスのプログラムメモリへの展開は、先頭のアドレスにＯＲ演算またはＡＮＤ演算するデータ格納数を書き込み、この格納数に一致する最終のビットアドレスまでを各アドレスに羅列し、最後のアドレスにコイル命令を書き込み、
前記ＯＲ命令またはＡＮＤ命令の実行は、前記データ格納数をループカウンタへ格納し、各ビットアドレスのデータと、この次のビットアドレスのデータとのＯＲ演算またはＡＮＤ演算を行い、この演算結果が当該命令の条件成立であるときは次のコイル命令の実行にジャンプし、条件が成立しないときに次のビットアドレスのデータとのＯＲ演算またはＡＮＤ演算を繰り返すことを特徴とするプログラマブル・コントローラのシーケンス作成・実行方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ラダー言語でソフトウェア構成するＰＣ（プログラマブル・コントローラ）のシーケンス作成・実行方法に関する。
【背景技術】
【０００２】
ＰＣは、電力系統やプラントなどにおいて、操作卓のグラフィックやプログラム制御を実行する場合、複数の条件で故障表示を点灯させたり、制御のインターロックを取ることがある。
【０００３】
例えば、設備の故障を一括して警報ベルを鳴らすシーケンス（画面構成）を図５に示す。また、このシーケンスをプログラムメモリに展開した図を図６に示す。
【特許文献１】特開平１１−２８８３０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図５で示すように、複数のビット条件をＯＲ（論理和）演算するのに、Ｂ接点命令を使用する場合にはＢ接点命令を直列に接続し、ノットコイル命令で受けるシーケンスとなる。１ラングに接続できる命令の数は画面の制約上１０個程度となるため、１０個以上の命令を直列接続する場合には、一旦、ダミーのアドレス（図示ではアドレスＡ８１Ｂ，Ａ８１Ｃなど）にデータを格納するようにしている。このため、Ｂ接点命令の数が条件の数だけ必要となるし、画面構成も複雑なものになってシーケンスの読取りを煩わしくしている。また、図６に示すように、プログラムメモリに展開したときのステップ数が多くなる。
【０００５】
同様のことが、複数のビット条件をＡＮＤ（論理積）演算するシーケンスの作成・実行にもある。
【０００６】
本発明の目的は、上記の課題を解決したＰＣのシーケンス作成・実行方法を提供することにある。
【課題を解決するための手段】
【０００７】
前記の課題を解決するための本発明は、以下の方法とする。
【０００８】
複数のビットアドレスを一括して論理和をとるＯＲ命令、または複数のビットアドレスを一括して論理積をとるＡＮＤ命令を画面上で作成し、この命令をプログラムメモリに展開するプログラマブル・コントローラのシーケンス作成・実行方法において、
シーケンス作成には、複数のビットアドレスとＯＲ命令またはＡＮＤ命令とコイル命令を書き込む画面構成とし、
前記シーケンスのプログラムメモリへの展開は、先頭のアドレスにＯＲ演算またはＡＮＤ演算するデータ格納数を書き込み、この格納数に一致する最終のビットアドレスまでを各アドレスに羅列し、最後のアドレスにコイル命令を書き込み、
前記ＯＲ命令またはＡＮＤ命令の実行は、前記データ格納数をループカウンタへ格納し、各ビットアドレスのデータと、この次のビットアドレスのデータとのＯＲ演算またはＡＮＤ演算を行い、この演算結果が当該命令の条件成立であるときは次のコイル命令の実行にジャンプし、条件が成立しないときに次のビットアドレスのデータとのＯＲ演算またはＡＮＤ演算を繰り返すことを特徴とする。
【発明の効果】
【０００９】
以上のとおり、本発明によれば、複数のビットデータのＯＲ演算またはＡＮＤ演算が１つの命令で記述でき、またそのプログラムメモリへの展開にステップ数を大幅に削減でき、さらに、演算途中で条件成立したときは次の命令に移行して処理スピードを上げることができる。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の実施形態を示すシーケンス画面構成であり、一括ビットＯＲ命令の場合である。
【００１１】
このＯＲ命令は、複数のビットアドレスを一括してＯＲをとる命令であり、図示では、ビットアドレスＭ０Ａ４３Ｅ〜Ｍ０Ａ４Ｂ４までのＯＲ演算で警報ベルを鳴らすラダー構成とする。なお、ビットアドレスＭ０Ａ４３Ｅ〜Ｍ０Ａ４Ｂ４は、図６で示したＢ接点ではなく、Ａ接点とする。
【００１２】
このＯＲ命令は、プログラムメモリへの展開図は図２のようになる。先頭のアドレスにＯＲ演算する数（データ格納数）を書き込み、このデータ格納数に一致する最終のビットアドレスまでを各アドレスに羅列する。この一括ＯＲ命令のアルゴリズムは以下の通りである。
【００１３】
まず、データ格納数（図２では７６（１６進数））を読み込み、これをループ回数としてループカウンタへ格納する。
【００１４】
次に、最初のビットアドレスのデータと２番目のビットアドレスのデータとのＯＲ演算を行う。この演算結果が「１」のときは、ＯＲ命令の条件成立であるため、一括ＯＲ命令を終了し、次のコイル命令の実行にジャンプする。演算結果が「０」のときは、条件が成立しないとして次の３番目のビットアドレスのデータとのＯＲ演算またはＡＮＤ演算を行うという繰り返し実行し、これをループカウンタに格納された回数分実行する。
【００１５】
なお、ビットアドレスＭ０Ａ４３Ｅ〜Ｍ０Ａ４Ｂ４が図６で示したＢ接点の場合には、上記アルゴリズム中の「ＯＲ演算」→「ＡＮＤ演算」、演算結果が「１」→「０」、演算結果が「０」→「１」に変更し、警報ベルの出力をノットコイルとすれば、一括ビットＯＲ命令は、Ａ接点の場合と同様の結果を得ることができる。
【００１６】
図３は、本発明の実施形態を示すシーケンス画面構成であり、一括ビットＡＮＤ命令の場合である。
【００１７】
このＡＮＤ命令は、複数のビットアドレスを一括してＡＮＤをとる命令であり、図示ではビットアドレスＭ０Ａ４３Ｅ〜Ｍ０Ａ４Ｂ４（全てＡ接点とする）までのＡＮＤ演算で警報ベルを鳴らすラダー構成となる。
【００１８】
このＡＮＤ命令は、プログラムメモリへの展開図は図４のようになる。先頭のアドレスにＡＮＤ演算する数（データ格納数）を書き込み、このデータ格納数に一致する最終のビットアドレスまでを各アドレスに羅列する。この一括ＡＮＤ命令のアルゴリズムは以下の通りである。
【００１９】
まず、データ格納数（図４では７６（１６進数））を読み込み、これをループ回数としてループカウンタへ格納する。
【００２０】
次に、最初のビットアドレスのデータと２番目のビットアドレスのデータとのＡＮＤ演算を行う。この演算結果が「０」のときは、ＡＮＤ命令の条件不成立が確定であるため，ＡＮＤ命令を終了し、次のコイル命令を実行しない。演算結果が「１」のときは、条件成立途中のため次の３番目のビットアドレスのデータとのＡＮＤ演算を行うという繰り返し実行し、これをループカウンタに格納された回数分実行する。ループカウンタの回数分実行後の演算結果が「１」ならば、ＡＮＤ命令を終了し、次のコイル命令の実行を行うにジャンプする。
【００２１】
なお、ビットアドレスＭ０Ａ４３Ｅ〜Ｍ０Ａ４Ｂ４が図６で示したＢ接点の場合には、上記アルゴリズム中の［ＡＮＤ演算」→「ＯＲ演算」、演算結果が「０」→「１」、演算結果が「１」→「０」に変更し、警報ベルの出力をノットコイルとすれば、一括ビットＡＮＤ命令は、Ａ接点の場合と同様の結果を得ることができる。
【００２２】
以上のことより、本実施形態によれば、多数の命令を直列接続するために、ダミーアドレスへデータを格納する従来の手法に比べて、プログラムメモリのステップ数を大幅に削減できるし、１ラングで多数のビットアドレスのＯＲやＡＮＤがとれるため、ダミーのアドレスで一括受ける必要がなくなる。
【００２３】
また、シーケンス画面が見やすくなるし、１ラングで記述できるため、プリント出力時の紙の節約にもなる。
【００２４】
また、従来手法では、すべてのビットアドレスのＯＲやＡＮＤ演算を常に行う必要があったが、本実施形態の場合には途中の演算結果で、ＯＲ命令の場合は「１」、ＡＮＤ命令の場合は「０」となったときに以後の演算を行う事なく、次の命令にジャンプすることができ、演算効率がよく、処理速度も向上させることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態を示す一括ビットＯＲ命令の画面構成。
【図２】実施形態における一括ビットＯＲ命令のプログラムメモリ展開図。
【図３】本発明の実施形態を示す一括ビットＡＮＤ命令の画面構成。
【図４】実施形態における一括ビットＡＮＤ命令のプログラムメモリ展開図。
【図５】従来の設備故障を一括して警報ベルを鳴らすシーケンス（画面構成例）。
【図６】図５で示すシーケンスのプログラムメモリ展開図。
【図１】
2006092062.tif 000003
【図２】
2006092062.tif 000004
【図３】
2006092062.tif 000005
【図４】
2006092062.tif 000006
【図５】
2006092062.tif 000007
【図６】
2006092062.tif 000008