(57)【要約】【課題】  受取側装置から供給されるデータ要求信号にジッタがある状況においても波形を歪ませることなく、要求されるサンプリング周波数のデータを出力することができるサンプリング周波数変換装置を提供する。【解決手段】  ライト速度調整回路６は、メインクロックに同期し、かつ、データ要求信号ＬＲＣＫの平均的な時間密度と同じ時間密度を有するＦＩＦＯライト要求信号を生成する。直線補間係数生成回路７は、ＦＩＦＯライト要求信号の発生タイミングに対応した直線補間係数を算出する。１／Ｌ倍ダウンサンプラ３は、ＦＩＦＯライト要求信号の発生タイミングにおいて直線補間係数と内蔵の演算用データ記憶部に記憶されているデータとを用いて補間演算を行い、これにより得られるデータをＦＩＦＯ４に供給する。ＦＩＦＯ４は、ＦＩＦＯライト要求信号に応じて、このデータを記憶し、ＦＩＦＯリード要求信号に応じて、記憶したデータを古いものから順に出力する。【選択図】      図１
2006279106.tif 000002
【特許請求の範囲】
【請求項１】
順次与えられる入力データを過去所定個数記憶する第１のデータ記憶手段と、
ライト要求信号に応じて、新たに入力されるデータを記憶し、リード要求信号に応じて、記憶したデータを古いものから順に読み出して出力する第２のデータ記憶手段と、
メインクロックに同期し、かつ、前記リード要求信号の平均的な時間密度と同じ時間密度を有するライト要求信号を生成するライト速度調整手段と、
前記ライト要求信号の発生タイミングに対応した補間演算係数を算出する補間係数生成手段と、
前記ライト要求信号の発生タイミングにおいて前記補間係数生成手段により算出された補間演算係数と前記第１のデータ記憶手段に記憶されているデータとを用いて補間演算を行い、補間演算により得られるデータを前記第２のデータ記憶手段に供給する補間演算手段と
を具備することを特徴とするサンプリング周波数変換装置。
【請求項２】
前記ライト速度調整手段は、
前記第２のデータ記憶手段に記憶された読み出し未了のデータの個数である有効データ数を検出する有効データ数検出手段と、
前記メインクロックに同期した演算処理により、周波数制御情報に応じた速度で周期的に変化する位相情報を生成し、前記位相情報の周期と同期したライト要求信号を生成するライト要求信号生成手段と、
前記有効データ数を適正値に収束させるように前記周波数制御情報の制御を行う周波数制御手段とを具備し、
前記補間係数生成手段は、前記ライト要求信号の発生タイミングにおける前記位相情報から補間演算係数を算出することを特徴とする請求項１に記載のサンプリング周波数変換装置。
【請求項３】
入力データのサンプリング周波数をＮ倍（Ｎは２以上の整数）にして前記第１のデータ記憶手段に供給するＮ倍アップサンプラを具備し、前記補間演算手段は直線補間演算を行う手段であることを特徴とする請求項１に記載のサンプリング周波数変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デジタルオーディオ機器などに好適なサンプリング周波数変換装置に関する。
【背景技術】
【０００２】
デジタルオーディオ機器等では、３２ｋＨｚ、４４．１ｋＨｚ、４８ｋＨｚ等、様々なサンプリング周波数が使用されている。サンプリング周波数が異なる機器同士をつなぐ場合に、送出側の機器から送出される元信号波形のデータ列を、そのまま受取側機器で読み出すと、出力される信号波形は時間方向に歪んだものとなり、元信号波形は正しく再現されない。そこで、送出側機器にサンプリング周波数変換装置が使用される場合がある。この種のサンプリング周波数変換装置として、補間演算器を有するものがある。このサンプリング周波数変換装置は、順次入力されるデータを過去一定個数分だけ蓄積し、あるサンプリング周波数を持ったデータ要求信号が受取側装置から受信される度に、その時点を補間点とし、この補間点におけるデータを、蓄積したデータから補間演算により生成して、受取側装置に供給する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上述したサンプリング周波数変換装置において、受取側装置に供給されるデータのサンプリング点はデータ要求信号の受信タイミングとなるので、データ要求信号はジッタのない正確なものであることが望まれる。しかし、データ要求信号のジッタをなくすのには限界があり、どうしてもデータ要求信号のタイミングにジッタが発生してしまう。そして、無視しがたい大きさのジッタが発生すると、サンプリング周波数変換装置から受取側装置に供給されるデータが時間軸上において等間隔に並んだものとならず、これが受取側装置において一定の時間間隔で再生または記録されると、再生または記録される信号波形がサンプリング周波数変換前のデータが表している元の信号波形に対して歪んだものとなる、という問題が発生する。
【０００４】
本発明は上述した事情に鑑みてなされたものであり、受取側装置から供給されるデータ要求信号にジッタがある状況においても波形を歪ませることなく、要求されるサンプリング周波数のデータを出力することができるサンプリング周波数変換装置を提供することを目的としている。
【課題を解決するための手段】
【０００５】
この発明は、順次与えられる入力データを過去所定個数記憶する第１のデータ記憶手段と、ライト要求信号に応じて、新たに入力されるデータを記憶し、リード要求信号に応じて、記憶したデータを古いものから順に読み出して出力する第２のデータ記憶手段と、メインクロックに同期し、かつ、前記リード要求信号の平均的な時間密度と同じ時間密度を有するライト要求信号を生成するライト速度調整手段と、前記ライト要求信号の発生タイミングに対応した補間演算係数を算出する補間係数生成手段と、前記ライト要求信号の発生タイミングにおいて前記補間係数生成手段により算出された補間演算係数と前記第１のデータ記憶手段に記憶されているデータとを用いて補間演算を行い、補間演算により得られるデータを前記第２のデータ記憶手段に供給する補間演算手段とを具備することを特徴とするサンプリング周波数変換装置を提供する。
かかる発明によれば、ライト要求信号は、メインクロックに同期して発生され、このライト要求信号の発生タイミングに対応した補間演算係数を用いて第２のデータ記憶手段に格納するデータの補間演算が行われる。従って、リード要求信号の発生タイミングにジッタがある場合においても、第２のデータ記憶手段に格納されるデータがその影響を受けることはない。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照して、本発明の最良な実施の形態であるサンプリング周波数変換装置について説明する。
図１は、本実施形態に係るサンプリング周波数変換装置の構成を示すブロック図である。図１において、エイリアシング除去用ＬＰＦ１は、サンプリング周波数変換の過程において折り返し雑音が発生するのを防止するためのＬＰＦ処理を入力音声データに対して施す回路である。本実施形態に係るサンプリング周波数変換装置は、４８ｋＨｚの第１のサンプリング周波数の入力音声データを受け取り、これを８ｋＨｚ〜４８ｋＨｚまでの間の９種類のサンプリング周波数の中から選択された第２のサンプリング周波数の音声データに変換して出力する。エイリアシング除去用ＬＰＦ１は、この選択された第２のサンプリング周波数の１／２をカットオフ周波数とし、入力音声データからカットオフ周波数以上の成分を除去する。
【０００７】
８倍アップサンプラ２は、エイリアシング除去用ＬＰＦ１から出力される第１のサンプリング周波数の音声データの８倍アップサンプリングを行い、３８４ｋＨｚのサンプリング周波数の音声データとして出力する回路である。１／Ｌ倍ダウンサンプラ３は、８倍アップサンプラ２から出力される３８４ｋＨｚのサンプリング周波数の音声データに対し、直線補間を利用して１／Ｌ倍のダウンサンプリングを施し、第２のサンプリング周波数の音声データを出力する回路である。何倍のダウンサンプルを行うかは、選択された第２のサンプリング周波数に応じて決定される。
【０００８】
ＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）４は、１／Ｌ倍ダウンサンプラ３から出力される第２のサンプリング周波数の音声データを蓄積し、ＦＩＦＯリード要求信号に応じて、蓄積した音声データを古いものから順に出力する先入れ先出し方式のバッファである。シリアルインタフェース５は、後段の装置に第２のサンプリング周波数の音声データを供給するための制御を行う回路である。シリアルインタフェース５には、後段の装置から第２のサンプリング周波数と同一の周波数のデータ要求信号ＬＲＣＫとビットクロックＢＣＬＫが与えられる。シリアルインタフェース５は、データ要求信号ＬＲＣＫが与えられたときにＦＩＦＯリード要求信号をＦＩＦＯ４およびライト速度調整回路６に与え、これに応じてＦＩＦＯ４から出力される音声データをシリアルデータＳＤＯに変換し、シリアルデータＳＤＯの各ビットをビットクロックＢＣＬＫに同期させて後段の装置に供給する。
【０００９】
ライト速度調整回路６は、ＦＩＦＯリード要求信号が発生する平均的な時間密度と同一の時間密度を有し、かつ、３８４ｋＨｚのメインクロックφに同期したＦＩＦＯライト要求信号を発生し、ＦＩＦＯ４および直線補間係数生成回路７に出力する回路である。さらに詳述すると、ライト速度調整回路６は、メインクロックφに同期して、第２のサンプリング周波数に応じた周波数制御情報を累算することにより位相情報を発生し、この位相情報がオーバフローする度にＦＩＦＯライト要求信号を発生する。一方、ライト速度調整回路６は、ＦＩＦＯ４内に読み出し未了のデータ数である有効データ数に応じて周波数制御情報を増減して、ＦＩＦＯライト要求信号の発生する時間密度を調整する。これによりＦＩＦＯライト要求信号は、ＦＩＦＯリード要求信号の時間密度と同じ時間密度で発生され、ＦＩＦＯ４における有効データ数は適正値に収束するのである。直線補間係数生成回路７は、ＦＩＦＯライト要求信号の発生タイミングにおける位相情報から直線補間係数を求め、１／Ｌ倍ダウンサンプラ３に供給する回路である。
【００１０】
本実施形態によれば、位相情報がメインクロックφに同期して行われる演算処理により逐次更新され、ＦＩＦＯライト要求信号の発生タイミングにおける位相情報に基づいて直線補間係数が生成される。そして、ＦＩＦＯライト要求信号は、ＦＩＦＯリード要求信号と同一の時間密度で発生するように制御されるものの、メインクロックφに同期したタイミングで発生される。従って、データ要求信号ＬＲＣＫおよびＦＩＦＯリード要求信号の発生タイミングにジッタがあったとしても、このジッタの影響を受けることなく、第２のサンプリング周波数の音声データが１／Ｌ倍ダウンサンプラ３により生成され、ＦＩＦＯ４およびシリアルインタフェース５を介して後段の装置に供給される。
以上が本実施形態の概略である。
【００１１】
図２は、以上概略を説明したサンプリング周波数変換装置における１／Ｌ倍ダウンサンプラ３の詳細な構成を示すブロック図、図３はライト速度調整回路６の詳細な構成を示すブロック図である。以下、これらの図を参照し、本実施形態に係るサンプリング周波数変換装置の詳細について説明する。
【００１２】
まず、１／Ｌ倍ダウンサンプラ３について説明する。図２において、テンポラリ用２段ＦＩＦＯ３１は、Ｌチャネル用の２段ＦＩＦＯおよびＲチャネル用２段ＦＩＦＯからなり、３８４ｋＨｚのメインクロックφが与えられる度に、８倍アップサンプラ２から出力されるＬチャネルおよびＲチャネルの音声データを取り込み、チャネル毎に最新の２個の音声データを保持する。演算データ記憶部３２は、直線補間の際に補間点を挟む両端の音声データを記憶するためのレジスタ３２ａおよび３２ｂからなる。ＦＩＦＯライト要求信号が発生したとき、テンポラリ用２段ＦＩＦＯ３１における第２段に格納されているＬチャネルおよびＲチャネルの音声データはレジスタ３２ａに格納され、第１段に格納されているＬチャネルおよびＲチャネルの音声データはレジスタ３２ｂに格納される。これらのレジスタ３２ａおよび３２ｂに格納された音声データＡおよびＢが第２のサンプリング周波数の音声データを求める補間演算に使用される。
【００１３】
減算器３３、乗算器３４、加算器３５およびレジスタ３６は、音声データＡおよびＢから第２のサンプリング周波数の音声データを求める補間演算を行い、その結果を出力する手段を構成している。これらの各回路は、ＦＩＦＯライト要求信号が発生されてから次のＦＩＦＯライト要求信号が発生されるまでの期間、時分割制御により、ＬチャネルおよびＲチャネルの各チャネルについて第２のサンプリング周波数の音声データを求める補間演算を実行し、その結果をレジスタ３６を介してＦＩＦＯ４に供給する。
【００１４】
さらに詳述すると、減算器３３は、演算データ記憶部３２のレジスタ３２ｂに記憶されたＬチャネルの音声データＢからレジスタ３２ａに記憶された音声データＡを差し引き、その結果であるデータＢ−Ａを出力する。乗算器３４は、そのとき直線補間係数生成回路７から出力されている直線補間係数αをデータＢ−Ａに乗じ、データ（Ｂ−Ａ）×αを出力する。ここで、αは、時間軸上、音声データＡと音声データＢとの間の何処に補間演算により求めるべき第２にサンプリング周波数の音声データがあるかを示す数値である。なお、直線補間係数αの算出方法については後述する。加算器３５は、乗算器３４から得られるデータ（Ｂ−Ａ）×αと演算データ記憶部３２のレジスタ３２ａに記憶されたＬチャネルの音声データＡとを加算する。レジスタ３６は、その加算結果であるＡ＋（Ｂ−Ａ）×αを第２のサンプリング周波数のＬチャネルの音声データとして保持する。以上、Ｌチャネルを例に減算器３３、乗算器３４、加算器３５およびレジスタ３６の処理内容を説明したが、これと同様の処理が、Ｒチャネルの音声データについても実行され、その結果がレジスタ３６に保持されるのである。
【００１５】
次に図３を参照し、ライト速度調整回路６について説明する。ＦＩＦＯ４は、以上のようにして生成された第２のサンプリング周波数の音声データを蓄積する１６段のＦＩＦＯである。ライトポインタ６０１は、ＦＩＦＯライト要求信号が発生する度に書き込みアドレスを「１」だけ増加させてＦＩＦＯ４に供給し、その時点においてレジスタ３６から供給されるＬチャネルおよびＲチャネルの音声データをＦＩＦＯ４における書き込みアドレスにより指定されるエリアに書き込む回路である。また、リードポインタ６０２は、ＦＩＦＯリード要求信号が発生する度に読み出しアドレスを「１」だけ増加させてＦＩＦＯ４に供給し、その時点においてＦＩＦＯ４の読み出しアドレスにより指定されるエリアからＬチャネルおよびＲチャネルの音声データを読み出し、シリアルインタフェース５に供給する回路である。
【００１６】
有効データポインタ６０３は、ライトポインタ６０１から出力される書き込みアドレスからリードポインタ６０２から出力される読み出しアドレスを減算し、その減算結果である有効データ数を出力する回路である。この有効データ数は、ＦＩＦＯ４に書き込まれた音声データのうち未だ読み出されていないデータの個数を示している。
【００１７】
ベクトル検出回路６０４は、有効データポインタ６０３から出力される有効データ数を監視し、有効データ数の時間的変化の態様が次のいずれに該当するかを示すベクトルｕｐ／ｄｏｗｎを出力する回路である。
ａ．有効データ数は増加中である。
ｂ．有効データ数は減少中である。
ｃ．有効データ数は増加傾向から減少傾向に転じた。
ｄ．有効データ数は減少傾向から増加傾向に転じた。
【００１８】
周波数制御部６１０は、ＦＩＦＯライト要求信号の周波数を決定付ける周波数制御情報Δｙを発生する手段である。ライト要求信号発生部６２０は、メインクロックφが発生する度に周波数制御情報Δｙを累算し、その累算値である位相情報ｙがオーバフローする度にＦＩＦＯライト要求信号を発生する回路である。以下、これらの回路の構成を順に説明する。
【００１９】
まず、周波数制御部６１０は、ΔＴテーブル６１１、加算器６１２、ラッチ６１３および加算値テーブル６１４により構成されている。加算値テーブル６１４には、各種の第２のサンプリング周波数に対応付けて周波数制御情報Δｙの初期値が格納されている。これらの周波数制御情報Δｙは、ライト要求信号発生部６２０による周波数制御情報の累算が３８４ｋＨｚのメインクロックφに同期して繰り返された場合に、その累算値である位相情報ｙが第２のサンプリング周波数に相当する時間密度でオーバフローするような値となっている。さらに詳述すると、位相情報ｙが０〜Ｍ−１の範囲の値をとり得るものとし、第２のサンプリング周波数をｆ２とすると、周波数制御情報Δｙの初期値は次のような値とされる。
Δｙ＝Ｍ／（３８４ｋＨｚ／ｆ２）      ……（１）
＝Ｍ／Ｌ
【００２０】
ラッチ６１３は、初期設定が可能な構成となっている。このサンプリング周波数変換装置が動作を開始するとき、後段の装置が要求する第２のサンプリング周波数ｆ２に対応付けられた周波数制御情報Δｙが加算値テーブル６１４から読み出され、このラッチ６１３に初期設定される。以後、３８４ｋＨｚのメインクロックφが発生される度に、ラッチ６１３内の周波数制御情報Δｙは加算器６１２の出力データによって更新される。
【００２１】
ΔＴテーブル６１１および加算器６１２は、ラッチ６１３から出力される周波数制御情報Δｙが適正でないためにＦＩＦＯ４の有効データ数が適正値から外れようとする場合に、周波数制御情報Δｙを適正な値に修正する手段を構成している。まず、ΔＴテーブル６１１は、有効データ数とベクトルｕｐ／ｄｏｗｎとの組み合わせを修正量ΔＴに変換するテーブルである。図４はΔＴテーブル６１１により行われる変換処理の内容を示している。
【００２２】
図４に示すように、有効データ数が減少中であることをベクトルｕｐ／ｄｏｗｎが示しており、かつ、有効データ数が適正値「８」より少ない場合、ΔＴテーブル６１１は、有効データ数と適正値「８」との差分に応じた絶対値を有する正の修正量ΔＴを出力する。この正の修正量ΔＴが加算器６１２により現在の周波数制御情報Δｙに加算される結果、周波数制御情報Δｙが増加し、これによりＦＩＦＯライト要求信号の時間密度が増加し、有効データ数の減少にブレーキが掛かる。また、有効データ数が増加中であることをベクトルｕｐ／ｄｏｗｎが示しており、かつ、有効データ数が適正値「８」より多い場合、ΔＴテーブル６１１は、有効データ数と適正値「８」との差分に応じた絶対値を有する負の修正量ΔＴを出力する。この負の修正量ΔＴが加算器６１２により現在の周波数制御情報Δｙに加算される結果、周波数制御情報Δｙが減少し、これによりＦＩＦＯライト要求信号の時間密度が減少し、有効データ数の増加にブレーキが掛かる。
【００２３】
ライト要求信号発生部６２０は、加算器６２１とラッチ６２２により構成されている。加算器６２１は、周波数制御部６１０から供給される周波数制御情報Δｙとラッチ６２２から出力される現在の位相情報ｙとを加算する。ラッチ６２２は、メインクロックφが与えられる度に、加算器６２１の出力データを新たな位相情報ｙとして取り込んで保持する。図５はこのライト要求信号発生部６２０の動作を示している。この図に示すように、位相情報ｙは、メインクロックφが発生する度に、Δｙずつ増加してゆく。そして、周波数制御情報Δｙの累算の結果、位相情報ｙの上限値Ｍ−１を越える場合には、その超過分βが新たな位相情報ｙとしてラッチ６２２に格納される。また、このように位相情報ｙがオーバフローするときには、ラッチ６２２内の位相情報ｙのＭＳＢが“１”から“０”に立ち下がる。そして、このＭＳＢの立下りエッジがＦＩＦＯライト要求信号としてＦＩＦＯ４、ライトポインタ６０１および直線補間係数生成回路７に供給される。
【００２４】
図２における直線補間係数生成回路７は、ＦＩＦＯライト要求信号の発生時点においてラッチ６２２から出力されている位相情報ｙ、すなわち、図５に示す値βを保持し、このβから次式により直線補間係数αを算出する。
α＝β／（Ｍ／Ｌ）
この際、Ｍ／Ｌは、加算値テーブル６１４に記憶された周波数制御情報Δｙの初期値Ｍ／Ｌのうち後段の装置が要求している第２のサンプリング周波数に対応したものが用いられる。
１／Ｌ倍ダウンサンプラ３では、このようにして得られた直線補間係数αを用いて、データＡおよびＢ間にある第２のサンプリング周波数の音声データの直線補間演算が行われ、この直線補間演算により得られる音声データがＦＩＦＯ４に書き込まれるのである。
【００２５】
以上説明したサンプリング周波数変換装置によれば、周波数制御部６１０により周波数制御情報Δｙが発生され、ライト要求信号発生部６２０によりメインクロックφに同期して周波数制御情報Δｙの累算が行われる。そして、累算結果である位相情報ｙがオーバフローする度に、ＦＩＦＯライト要求信号が発生され、１／Ｌ倍ダウンサンプラ３による音声データの直線補間演算が行われる。そして、直線補間演算の結果得られる第２のサンプリング周波数の音声データがＦＩＦＯ４に書き込まれる。ここで、周波数制御部６１０では、ＦＩＦＯ４の有効データ数を適正値に収束させるよう周波数制御情報Δｙの増減制御が行われる。このため、ＦＩＦＯリード要求信号の平均的な時間密度を同じ時間密度のＦＩＦＯライト要求信号がメインクロックφに同期して発生される。そして、直線補間演算に用いる直線補間係数αは、このメインクロックφに同期したＦＩＦＯライト要求信号の発生タイミングにおける位相情報ｙを用いて算出される。従って、本実施形態によれば、データ要求信号ＬＲＣＫおよびＦＩＦＯリード要求信号の発生タイミングにジッタがある場合でも、そのジッタの影響を受けることなく、第２のサンプリング周波数の音声データを生成し、後段の装置に供給することができる。
【００２６】
図６は、本実施形態の効果を従来技術との対比において説明する図である。従来のサンプリング周波数変換装置においては、後段の装置からデータ要求信号を受け取ったタイミングを補間点とし、この補間点を挟む前後２つの音声データＡおよびＢを用いて直線補間演算を行い、補間点における音声データを求めていた。このため、データ要求信号の発生タイミングのジッタの影響により、あるときには音声データＸが補間演算により得られ、また、あるときには音声データＹが補間演算により得られる、という結果が生じ、後段の装置においてサンプリング周波数変換後の音声データを再生するときに波形歪が生じるという問題があった。これに対し、本実施形態においては、直線補間演算により求めるべき音声データの補間点は、メインクロックφに同期したＦＩＦＯライト要求信号の発生タイミングにおける位相情報ｙにより決定される。従って、この補間点の位置がデータ要求信号の発生タイミングのジッタの影響を受けることはない。本実施形態において、サンプリング周波数変換により生じる波形歪は、直線補間による誤差に起因するもののみであり、ジッタに起因するものはない。従って、サンプリング周波数変換によって生じる波形歪を従来のものよりも低減することができる。
【００２７】
以上、この発明の一実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば上記実施形態では、第１のサンプリング周波数の入力音声データに８倍アップサンプリングを施し、３８４ｋＨｚの音声データとした後、１／Ｌダウンサンプリングにより第２のサンプリング周波数の音声データを生成したが、８倍アップサンプリングを行う代わりに、１／Ｌダウンサンプリングとして高次の補間演算を行うようにしてもよい。
【図面の簡単な説明】
【００２８】
【図１】この発明の一実施形態に係るサンプリング周波数変換装置の構成を示すブロック図である。
【図２】同実施形態における１／Ｌ倍ダウンサンプラの詳細な構成を示すブロック図である。
【図３】同実施形態におけるライト速度調整回路の詳細な構成を示すブロック図である。
【図４】同実施形態におけるΔＴテーブルの内容を示す図である。
【図５】同実施形態におけるライト要求信号発生部の動作を示すタイムチャートである。
【図６】同実施形態の効果を従来技術との対比において説明する図である。
【符号の説明】
【００２９】
１…エイリアジング除去用ＬＰＦ、２…８倍アップサンプラ、３…１／Ｌ倍ダウンサンプラ、４…ＦＩＦＯ、５…シリアルインタフェース、６…ライト速度調整回路、７…直線補間係数生成回路。
【図１】
2006279106.tif 000003
【図２】
2006279106.tif 000004
【図３】
2006279106.tif 000005
【図４】
2006279106.tif 000006
【図５】
2006279106.tif 000007
【図６】
2006279106.tif 000008