(57)【要約】【課題】回路動作周波数や周辺環境などの変化に対応して、電源ラインあるいはグランドラインを介して伝達するノイズや漏れ信号を抑制して安定化させ、誤動作や特性劣化を防止する。【解決手段】半導体基板上に形成された複数の回路ブロック１０１，１０２間に、ノイズや漏れ信号を抑制するために複数のコンデンサＣ１０１〜Ｃ１０４とスイッチ素子Ｓ１０１〜Ｓ１０４を設け、このスイッチ素子Ｓ１０１〜Ｓ１０４を動作させて、ノイズや漏れ信号が最小となる最適な接続状態に係る情報を得て、この情報を不揮発性記憶装置１１１に記憶する。不揮発性記憶装置１１１の前記情報に基づいて最適なスイッチ接続状態を保持することにより、ノイズや漏れ信号を抑制して安定化させ、誤動作や特性劣化を防止する。【選択図】図１
2006295027.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された複数の回路ブロックと、電源ラインとグランドラインに接続される少なくとも１つのバイパスコンデンサと、前記バイパスコンデンサと電源グランドラインを接続する少なくとも１つのスイッチと、前記スイッチに接続した不揮発性記憶装置とを備え、前記スイッチによる前記バイパスコンデンサの接続状態を変化させて得られる、ノイズあるいは漏れ信号などが最小となる前記接続状態の情報を、前記不揮発性記憶装置に記憶させたことを特徴とする半導体装置。
【請求項２】
前記不揮発性記憶装置に記憶された情報を書き換え、前記スイッチの接続状態を変更するコントローラを備えたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記バイパスコンデンサを前記電源ライン間に接続することを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記バイパスコンデンサを前記グランドライン間に接続することを特徴とする請求項１または請求項２記載の半導体装置。
【請求項５】
前記バイパスコンデンサを前記電源ラインと前記半導体基板との間に接続することを特徴とする請求項１または請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、半導体基板上に形成された電源ラインあるいはグランドライン上のノイズや干渉を低減するための干渉対策技術に関するものである。
【背景技術】
【０００２】
近年、半導体デバイスは多機能・高集積化が進み、限られたチップサイズの中に様々な回路ブロックを備えた半導体デバイスが開発されている。
【０００３】
従来、同一基板上に複数の回路ブロックが存在するような半導体デバイスにおいては回路動作により発生する互いのノイズあるいは漏れ信号による誤動作や特性劣化を防ぐために、電源ラインとグランドライン間にバイパスコンデンサを設けている。
【０００４】
図６は従来の半導体装置における干渉対策について説明するための回路図である。
【０００５】
図６において、Ｒ６０１〜Ｒ６１０は寄生素子、６０１は回路ブロック（Ａ）、６０２は回路ブロック（Ｂ）、６０３は半導体デバイス、６０４は電圧源、６０５〜６０８は端子、６０９は電源ライン、６１０はグランドライン、Ｃ６０１，Ｃ６０２はコンデンサ（バイパスコンデンサ）である。
【０００６】
回路ブロック（Ａ）６０１と回路ブロック（Ｂ）６０２は、同一基板上の半導体デバイス６０３上に存在し、配線により電源ライン６０９とグランドライン６１０が端子６０５〜６０８を経由して電圧源６０４に接続されている。配線の長さ、あるいは引き回しの方法により寄生素子Ｒ６０１〜Ｒ６１０が発生する。
【０００７】
この場合、回路ブロック（Ａ）６０１と回路ブロック（Ｂ）６０２が同時に動作状態になると、電源ライン６０９あるいはグランドライン６１０に干渉が発生し、回路ブロック（Ａ）６０１は、回路ブロック（Ｂ）６０２の動作により発生するノイズあるいは漏れ信号に対して、誤動作や特性劣化を起こしやすくなる。
【０００８】
そのため、電源ライン６０９あるいはグランドライン６１０を介して伝達するノイズや漏れ信号を抑制するために、電源ライン６０９とグランドライン６１０との間にコンデンサＣ６０１，Ｃ６０２を設け、回路ブロック（Ｂ）６０２が発生するノイズを吸収し、電源ライン６０９とグランドライン６１０の電位を安定化させ、干渉による誤動作あるいは特性劣化を防止している。
【０００９】
また、特許文献１には、高周波領域での電源グランドノイズを有効に抑制し、安定的に動作することのできる半導体装置を提供する方法が開示されている。
【特許文献１】特開２０００−１５０７９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前記従来の干渉対策では、バイパスコンデンサの設置場所や容量値が固定されており、回路動作周波数あるいは周辺環境などの変化に対して容量値を変更することができないため、場合によってはノイズを有効に抑制することができないという問題があった。
【００１１】
本発明は、前記従来技術の問題を解決し、バイパスコンデンサの容量値を変化させることにより回路動作周波数あるいは周辺環境などの変化に対して最適な容量値を実現して、電源ラインあるいはグランドラインを介して伝達するノイズや漏れ信号を抑制し、安定化して誤動作や特性劣化を防止することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記目的を達成するため、請求項１に記載の発明は、半導体基板上に形成された複数の回路ブロックと、電源ラインとグランドラインに接続される少なくとも１つのバイパスコンデンサと、前記バイパスコンデンサと電源グランドラインを接続する少なくとも１つのスイッチと、前記スイッチに接続した不揮発性記憶装置とを備え、前記スイッチによる前記バイパスコンデンサの接続状態を変化させて得られる、ノイズあるいは漏れ信号などが最小となる前記接続状態の情報を、前記不揮発性記憶装置に記憶させたことを特徴とし、この構成によって、バイパスコンデンサの接続状態を不揮発性記憶装置に記憶された情報に基づいて切り替え、バイパスコンデンサの容量値を変化させ、回路動作周波数あるいは周辺環境などに応じて最適な容量値に設定することにより、電源ラインあるいはグランドラインを介して伝達するノイズや漏れ信号を抑制して安定化させることができるため、誤動作や特性劣化を防止することができる。
【００１３】
請求項２に記載の発明は、請求項１記載の半導体装置において、不揮発性記憶装置に記憶された情報を書き換え、スイッチの接続状態を変更するコントローラを備えたことを特徴とし、この構成によって、回路動作周波数や周辺環境などの変化に対応して、バイパスコンデンサを最適な容量値に設定することができる。
【００１４】
請求項３に記載の発明は、請求項１または請求項２記載の半導体装置において、バイパスコンデンサを電源ライン間に接続することを特徴とする。
【００１５】
請求項４に記載の発明は、請求項１または請求項２記載の半導体装置において、バイパスコンデンサをグランドライン間に接続することを特徴とする。
【００１６】
請求項５に記載の発明は、請求項１または請求項２記載の半導体装置において、バイパスコンデンサを電源ラインと半導体基板との間に接続することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、複数の回路ブロックが存在する半導体デバイスの干渉対策として設けるバイパスコンデンサの容量値を可変することにより、回路動作周波数あるいは周辺環境などの変化に応じて、電源ラインあるいはグランドラインを介して伝達するノイズや漏れ信号を抑制することができるため安定化し、誤動作や特性劣化を防止する干渉対策として有効である。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態である半導体装置の干渉対策方法について、図面を参照しながら説明する。
【００１９】
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体装置の干渉対策について説明するための回路図である。
【００２０】
図１において、回路ブロック（Ａ）１０１と回路ブロック（Ｂ）１０２は同一基板上の半導体デバイス１０３上に存在し、配線により電源ライン１０９とグランドライン１１０が端子１０５〜１０８を経由して電圧源１０４に接続されている。配線の長さや引き回しの方法により寄生素子Ｒ１０１〜Ｒ１１２が発生する。さらに不揮発性記憶装置１１１を備え、電源ライン１０９とグランドライン１１０間には、複数のコンデンサ（バイパスコンデンサ）Ｃ１０１〜Ｃ１０４と、不揮発性記憶装置１１１と接続した複数のスイッチ素子Ｓ１０１〜Ｓ１０４が接続されている。
【００２１】
前記回路構成において、回路ブロック（Ａ）１０１と回路ブロック（Ｂ）１０２が同時に動作状態になると、電源ライン１０９やグランドライン１１０に干渉が起こり、回路ブロック（Ａ）１０１は、回路ブロック（Ｂ）１０２の動作により発生するノイズや漏れ信号にて誤動作や特性劣化を発生しやすくなる。
【００２２】
そのため、電源ライン１０９あるいはグランドライン１１０を介して伝達するノイズや漏れ信号を抑制するために、電源ライン１０９とグランドライン１１０との間にバイパスコンデンサを設けるが、その設置場所あるいは容量値が固定されていると、回路動作周波数あるいは周辺環境などによりノイズや漏れ信号を充分抑制することができない場合がある。
【００２３】
そこで本実施形態では、不揮発性記憶装置１１１と接続した複数のスイッチ素子Ｓ１０１〜Ｓ１０４を動作させ、電源ライン１０９とグランドライン１１０との間に設けた複数のコンデンサＣ１０１〜Ｃ１０４の接続状態を変えることにより、ノイズや漏れ信号が最小となる最適な接続状態の情報を得て、その情報を不揮発性記憶装置１１１に記憶する。
【００２４】
このようにして、バイパスコンデンサとしての複数のコンデンサＣ１０１〜Ｃ１０４の接続状態を、不揮発性記憶装置１１１に記憶された情報に基づいて適宜切り替え、バイパスコンデンサの容量値を変化させることにより、回路動作周波数あるいは周辺環境などの変化に対応して最適な容量値に設定することができ、電源ライン１０９あるいはグランドライン１１０を介して伝達するノイズや漏れ信号を抑制して安定化させることができ、誤動作や特性劣化を良好に防止することができる。
【００２５】
（第２の実施形態）
図２は本発明の第２の実施形態に係る半導体装置の干渉対策について説明するための回路図である。
【００２６】
第２の実施形態において、第１の実施形態と異なる点は、図１の半導体デバイス上に不揮発性記憶装置２１１を制御するコントローラ２１２を備えた構成である。
【００２７】
第２の実施形態では、第１の実施形態と同様に電源ライン２０９あるいはグランドライン２１０を介して伝達するノイズや漏れ信号を抑制するために、不揮発性記憶装置２１１と接続した複数のスイッチ素子Ｓ２０１〜Ｓ２０４を動作させ、電源ライン２０９とグランドライン２１０との間に設けた複数のコンデンサＣ２０１〜Ｃ２０４の接続状態を変えることにより、ノイズや漏れ信号が最小となる最適な接続状態を既述したように不揮発性記憶装置２１１に記憶する。
【００２８】
そして、回路ブロックが増え、回路動作が複雑になるとノイズや漏れ信号も複雑かつ増加する。これらを抑制するために不揮発性記憶装置２１１を制御するコントローラ２１２を設け、半導体デバイス２０３の使用状況に応じてコントローラ２１２により不揮発性記憶装置２１１の内容を書き換え、ノイズや漏れ信号が最小となる最適なスイッチ接続状態を保持する。この動作を繰り返すことにより、電源ライン２０９あるいはグランドライン２１０を介して伝達する様々な条件下におけるノイズや漏れ信号を抑制して安定化させることができ、誤動作や特性劣化を防止することが可能になる。
【００２９】
（第３の実施形態）
図３は本発明の第３の実施形態に係る半導体装置の干渉対策について説明するための回路図である。
【００３０】
前記第２の実施形態では電源ライン２０９とグランドライン２１０の間に、コンデンサＣ２０１〜Ｃ２０４およびスイッチ素子Ｓ２０１〜Ｓ２０４を設ける構成としたが、これらを図３に示す第３の実施形態のように電源ライン３０９間に設けてもよい。
【００３１】
回路ブロック（Ａ）３０１と回路ブロック（Ｂ）３０２を接続している電源ライン３０９間に、複数のコンデンサＣ３０１，Ｃ３０２と不揮発性記憶装置３１１と接続した複数のスイッチ素子Ｓ３０１〜Ｓ３０３が接続されている。
【００３２】
第３の実施形態において、既述したと同様に半導体デバイス３０３の使用状況に応じてコントローラ３１２により不揮発性記憶装置３１１の内容を書き換え、スイッチ素子Ｓ３０１〜Ｓ３０３を動作させ、電源ライン３０９間に設けたコンデンサＣ３０１，Ｃ３０２の接続状態を変えることにより、ノイズや漏れ信号が最小となる最適なスイッチ接続状態を保持する。この動作を繰り返すことにより、電源ライン３０９を介して伝達する様々な条件下でのノイズや漏れ信号を抑制して安定化させることができ、誤動作や特性劣化を防止することが可能になる。
【００３３】
また、スイッチ素子Ｓ３０１を開放にすることにより、半導体デバイス３０３の内部で共通になっている電源ライン３０９を開放することができる。
【００３４】
（第４の実施形態）
図４は本発明の第４の実施形態に係る半導体装置の干渉対策について説明するための回路図である。
【００３５】
前記第２の実施形態では電源ライン２０９とグランドライン２１０の間に、コンデンサＣ２０１〜Ｃ２０４およびスイッチ素子Ｓ２０１〜Ｓ２０４を設ける構成としたが、これらを図４に示す第４の実施形態のように、グランドライン４１０間に設けてもよい。
【００３６】
第４の実施形態において、回路ブロック（Ａ）４０１と回路ブロック（Ｂ）４０２を接続しているグランドライン４１０間に、複数のコンデンサＣ４０１，Ｃ４０２と、不揮発性記憶装置４１１と接続した複数のスイッチ素子Ｓ４０１〜Ｓ４０３が接続されている。
【００３７】
そして、既述したと同様に半導体デバイス４０３の使用状況に応じてコントローラ４１２により不揮発性記憶装置４１１の内容を書き換え、スイッチ素子Ｓ４０１〜Ｓ４０３を動作させ、グランドライン４１０間に設けたコンデンサＣ４０１，Ｃ４０２の接続状態を変えることにより、ノイズや漏れ信号が最小となる最適なスイッチ接続状態を保持する。この動作を繰り返すことにより、グランドライン４１０を介して伝達する様々な条件下でのノイズや漏れ信号を抑制して安定化させることができ、誤動作や特性劣化を防止することが可能になる。
【００３８】
また、スイッチ素子Ｓ４０１を開放にすることにより、半導体デバイス４０３の内部で共通になっているグランドライン４１０を開放することができる。
【００３９】
（第５の実施形態）
図５は本発明の第５の実施形態に係る半導体装置の干渉対策方法を示す回路図である。
【００４０】
前記第２の実施形態では、電源ライン２０９とグランドライン２１０の間に、コンデンサＣ２０１〜Ｃ２０４およびスイッチ素子Ｓ２０１〜Ｓ２０４を設ける構成としたが、これらを図５に示す第５の実施形態のように、電源ライン５０９と半導体基板５１３の間に設けてもよい。
【００４１】
第５の実施形態において、回路ブロック（Ａ）５０１と回路ブロック（Ｂ）５０２を接続している電源ライン５０９と半導体基板５１３の間に、複数のコンデンサＣ５０１〜Ｃ５０４と、不揮発性記憶装置５１１と接続した複数のスイッチ素子Ｓ５０１〜Ｓ５０４が接続されている。これを既述したと同様に半導体デバイス５０３の使用状況に応じてコントローラ５１２により不揮発性記憶装置５１１の内容を書き換え、スイッチ素子Ｓ５０１〜Ｓ５０４を動作させ、電源ライン５０９と半導体基板５１３の間に設けたコンデンサＣ５０１〜Ｃ５０４の接続状態を変えることにより、ノイズや漏れ信号が最小となる最適なスイッチ接続状態を保持する。この動作を繰り返すことにより、グランドライン５１０を介して伝達する様々な条件下でのノイズや漏れ信号を抑制して安定化させることができ、誤動作や特性劣化を防止することが可能になる。
【００４２】
以上、本発明の実施形態を説明したが、前記実施形態を適宜組み合わせて使用することも可能であり、ノイズや漏れ信号を抑制して安定化させ、誤動作や特性劣化を防止することが可能になる。
【００４３】
このように、本実施形態によれば、複数の回路ブロックが存在する半導体デバイスの干渉対策として設ける複数のバイパスコンデンサの接続状態を、ＦｅＲＡＭ（強誘電体ランダムアクセスメモリ）に代表される不揮発性記憶装置に記憶された情報に基づいてスイッチ切り替えを行い、バイパスコンデンサの容量値を変化させることにより、回路動作周波数あるいは周辺環境などの変化に対して最適な容量値を設定することができ、電源ラインあるいはグランドラインを介して伝達するノイズや漏れ信号を抑制して安定化させることができるため、誤動作や特性劣化を防止する良好な干渉対策となる。
【産業上の利用可能性】
【００４４】
本発明は、半導体装置の干渉対策として有効であり、特に、半導体基板上に形成された電源ラインあるいはグランドライン上のノイズや干渉を低減するために実施して有用である。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施形態に係る半導体装置の干渉対策について説明するための回路図
【図２】本発明の第２の実施形態に係る半導体装置の干渉対策について説明するための回路図
【図３】本発明の第３の実施形態に係る半導体装置の干渉対策について説明するための回路図
【図４】本発明の第４の実施形態に係る半導体装置の干渉対策について説明するための回路図
【図５】本発明の第５の実施形態に係る半導体装置の干渉対策について説明するための回路図
【図６】従来の半導体装置における干渉対策について説明するための回路図
【符号の説明】
【００４６】
１０１，２０１，３０１，４０１，５０１，６０１  回路ブロックＡ
１０２，２０２，３０２，４０２，５０２，６０２  回路ブロックＢ
１０３，２０３，３０３，４０３，５０３，６０３  半導体デバイス
１０４，２０４，３０４，４０４，５０４，６０４  電圧源
１０５〜１０８，２０５〜２０８，３０５〜３０８，４０５〜４０８，５０５〜５０８，６０５〜６０８  端子
１０９，２０９，３０９，４０９，５０９，６０９  電源ライン
１１０，２１０，３１０，４１０，５１０，６１０  グランドライン
１１１，２１１，３１１，４１１，５１１  不揮発性記憶装置
２１２，３１２，４１２，５１２  コントローラ
５１３  半導体基板
Ｒ１０１〜Ｒ１１２，Ｒ２０１〜Ｒ２１２，Ｒ３０１〜Ｒ３１０，Ｒ４０１〜Ｒ４１０，Ｒ５０１〜Ｒ５１３，Ｒ６０１〜Ｒ６１０  寄生素子
Ｃ１０１〜Ｃ１０４，Ｃ２０１〜Ｃ２０４，Ｃ３０１，Ｃ３０２，Ｃ４０１，Ｃ４０２，Ｃ５０１〜Ｃ５０４，Ｃ６０１，Ｃ６０２  コンデンサ
Ｓ１０１〜Ｓ１０４，Ｓ２０１〜Ｓ２０４，Ｓ３０１〜Ｓ３０３，Ｓ４０１〜Ｓ４０３，Ｓ５０１〜Ｓ５０４  スイッチ素子
【図１】
2006295027.tif 000003
【図２】
2006295027.tif 000004
【図３】
2006295027.tif 000005
【図４】
2006295027.tif 000006
【図５】
2006295027.tif 000007
【図６】
2006295027.tif 000008