(57)【要約】【課題】  構造体のリリース工程で配線への損傷を与えることがなく、また、ＭＥＭＳ素子の集積度が向上したＭＥＭＳ素子の製造方法を提供する。【解決手段】  半導体基板１０上に構造体１７を備えたＭＥＭＳ素子１の製造方法であって、構造体１７の下方の絶縁膜１１をエッチングして構造体１７をリリースする工程と、絶縁膜１１をエッチングした空間にＳＯＧ膜２０を形成する工程と、構造体１７の上方に配線２２と層間絶縁膜２１，２３とを積層する工程と、構造体１７の上方の層間絶縁膜２１，２３をＳＯＧ膜２０表面までエッチングし開口部２６を形成する工程と、構造体１７の下の前記ＳＯＧ膜２０をエッチングし構造体１７をリリースする工程と、を少なくとも備える。【選択図】      図４
2006224219.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に構造体を備えたＭＥＭＳ素子の製造方法であって、
前記構造体の下方の犠牲層をエッチングして前記構造体をリリースする工程と、
前記犠牲層としてエッチングした空間にＳＯＧ膜を形成する工程と、
前記構造体の上方に配線と層間絶縁膜とを積層する工程と、
前記構造体の上方の前記層間絶縁膜を少なくとも前記ＳＯＧ膜表面までエッチングし開口部を形成する工程と、
前記構造体の下の前記ＳＯＧ膜をエッチングし前記構造体をリリースする工程と、
を少なくとも備えたことを特徴とするＭＥＭＳ素子の製造方法。
【請求項２】
請求項１に記載のＭＥＭＳ素子の製造方法において、
半導体基板に絶縁膜を形成する工程と、
前記半導体基板に下部電極を形成する工程と、
前記絶縁膜の一部を除去し前記絶縁膜の上に構造体形成膜を形成する工程と、
前記構造体形成膜をエッチングし構造体の形状を形成する工程と、
前記構造体の下の前記絶縁膜を犠牲層としてエッチングし前記構造体をリリースする工程と、
前記犠牲層としてエッチングした空間にＳＯＧ膜を形成する工程と、
前記構造体の上方に配線と層間絶縁膜とを積層する工程と、
前記構造体の上の前記層間絶縁膜を少なくとも前記ＳＯＧ膜表面までエッチングし開口部を形成する工程と、
前記構造体の下の前記ＳＯＧ膜をエッチングし前記構造体をリリースする工程と、
を少なくとも備えることを特徴とするＭＥＭＳ素子の製造方法。
【請求項３】
請求項１に記載のＭＥＭＳ素子の製造方法において、
半導体基板に絶縁膜を形成する工程と、
前記絶縁膜の上に構造体形成膜を形成する工程と、
前記構造体形成膜をエッチングし構造体の形状を形成する工程と、
前記構造体の下の前記絶縁膜を犠牲層として前記構造体のアンカー部となる部分の前記絶縁膜を残してエッチングし前記構造体をリリースする工程と、
前記犠牲層としてエッチングした空間にＳＯＧ膜を形成する工程と、
前記構造体の上方に配線と層間絶縁膜とを形成する工程と、
前記構造体の上の前記層間絶縁膜を少なくとも前記ＳＯＧ膜表面までエッチングし開口部を形成する工程と、
前記構造体の下の前記ＳＯＧ膜をエッチングし前記構造体をリリースする工程と、
を少なくとも備えることを特徴とするＭＥＭＳ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板に構造体を備えたＭＥＭＳ素子の製造方法に関する。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Micro  Electro  Mechanical  System）技術を利用し、半導体基板にＭＥＭＳ素子を備えたセンサや共振器、通信用デバイスなどが注目されている。ＭＥＭＳ素子は半導体製造プロセスを用い、半導体基板上に製作された微小な構造体からなる機能素子である。例えば、特許文献１に示すような櫛歯状可動電極と櫛歯状固定電極を備えたＭＥＭＳ素子が知られている。このようなＭＥＭＳ素子の構造体は、電気的な力、または加速度などの外力で変形する片持ち梁あるいは両持ち梁構造の可動部（可動電極）と、固定部（固定電極）を備えている。
【０００３】
【特許文献１】特開２００４−２７６２００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなＭＥＭＳ素子において、構造体の電気信号を取り出すための配線、あるいは回路素子を同じ半導体基板に形成する場合には、構造体の周辺部に配線層を積層することが行われる。具体的には図７に示す片持ち梁構造のＭＥＭＳ素子を例にとり説明する。図７は上記のような構成を備えたＭＥＭＳ素子の製造工程の一部を示す断面図である。
【０００５】
図７（ａ）に示すように、ＭＥＭＳ素子１００は、半導体基板１０１に下部電極１０２を形成し、その上に形成した絶縁膜１０３の一部を除去して構造体１０４が形成される。そして、構造体１０４の上に層間絶縁膜１０５、下部電極１０２に接続する配線１０６、層間絶縁膜１０７、パッシベーション膜１０８を順次積層して形成する。その後、フォトレジスト膜１１０をパターニングして、構造体１０４上部のパッシベーション膜１０８、層間絶縁膜１０７，１０５を構造体１０４まで異方性エッチング（ドライエッチング）し、開口部１１１を形成する。そして、最後に図７（ｂ）に示すように、絶縁膜１０３を犠牲層として等方性エッチング（ウェットエッチング）し、開口部１１２を形成して構造体１０４をリリースしている。
【０００６】
しかしながら、このような製造工程において、構造体１０４をリリースするための等方性エッチングで開口部１１２の層間絶縁膜１０５，１０７もエッチングが進行し、配線１０６にまで達して、配線１０６に損傷を与えることがある。この場合、配線１０６の配置をエッチングが進行しない位置に遠ざけることも考えられるが、ＭＥＭＳ素子１００の集積度を低下させることになる。
【０００７】
本発明は上記課題を解決するためになされたものであり、その目的は構造体のリリース工程で配線への損傷を与えることがなく、また、ＭＥＭＳ素子の集積度が向上したＭＥＭＳ素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のＭＥＭＳ素子の製造方法は、半導体基板上に構造体を備えたＭＥＭＳ素子の製造方法であって、前記構造体の下方の犠牲層をエッチングして前記構造体をリリースする工程と、前記犠牲層としてエッチングした空間にＳＯＧ膜を形成する工程と、前記構造体の上方に配線と層間絶縁膜とを積層する工程と、前記構造体の上方の前記層間絶縁膜を少なくとも前記ＳＯＧ膜表面までエッチングし開口部を形成する工程と、前記構造体の下の前記ＳＯＧ膜をエッチングし前記構造体をリリースする工程と、を少なくとも備えたことを特徴とする。
【０００９】
このＭＥＭＳ素子の製造方法によれば、構造体のリリース工程でＳＯＧ膜の等方性エッチングは、層間絶縁膜、絶縁膜に比べてエッチングレートが高いため短時間で容易に構造体のリリースができる。このことから、この等方性エッチングで同時にエッチングされてしまう開口部の層間絶縁膜のエッチング量を少なくでき、配線にまでエッチングが進行せずに配線が損傷を受けることがない。また、配線の配置を開口部より遠ざける必要がなく、ＭＥＭＳ素子の集積度を向上させることができる。
【００１０】
また、本発明のＭＥＭＳ素子の製造方法は、半導体基板に絶縁膜を形成する工程と、前記半導体基板に下部電極を形成する工程と、前記絶縁膜の一部を除去し前記絶縁膜の上に構造体形成膜を形成する工程と、前記構造体形成膜をエッチングし構造体の形状を形成する工程と、前記構造体の下の前記絶縁膜を犠牲層としてエッチングし前記構造体をリリースする工程と、前記犠牲層としてエッチングした空間にＳＯＧ膜を形成する工程と、前記構造体の上方に配線と層間絶縁膜とを積層する工程と、前記構造体の上の前記層間絶縁膜を少なくとも前記ＳＯＧ膜表面までエッチングし開口部を形成する工程と、前記構造体の下の前記ＳＯＧ膜をエッチングし前記構造体をリリースする工程と、を少なくとも備えることが望ましい。
【００１１】
この、構造体のアンカー部の下に下部電極を配置したＭＥＭＳ素子の製造方法によれば、構造体のリリース工程でＳＯＧ膜の等方性エッチングは、層間絶縁膜、絶縁膜に比べてエッチングレートが高いため短時間で容易に構造体のリリースができる。このことから、この等方性エッチングで同時にエッチングされてしまう開口部の層間絶縁膜のエッチング量を少なくでき、配線にまでエッチングが進行せずに配線が損傷を受けることがない。また、配線の配置を開口部より遠ざける必要がなく、ＭＥＭＳ素子の集積度を向上させることができる。
【００１２】
また、本発明のＭＥＭＳ素子の製造方法は、半導体基板に絶縁膜を形成する工程と、前記絶縁膜の上に構造体形成膜を形成する工程と、前記構造体形成膜をエッチングし構造体の形状を形成する工程と、前記構造体の下の前記絶縁膜を犠牲層として前記構造体のアンカー部となる部分の前記絶縁膜を残してエッチングし前記構造体をリリースする工程と、前記犠牲層としてエッチングした空間にＳＯＧ膜を形成する工程と、前記構造体の上方に配線と層間絶縁膜とを形成する工程と、前記構造体の上の前記層間絶縁膜を少なくとも前記ＳＯＧ膜表面までエッチングし開口部を形成する工程と、前記構造体の下の前記ＳＯＧ膜をエッチングし前記構造体をリリースする工程と、を少なくとも備えることが望ましい。
【００１３】
この、構造体のアンカー部を絶縁膜にて製作する場合のＭＥＭＳ素子の製造方法によれば、構造体のリリース工程でＳＯＧ膜の等方性エッチングは、絶縁膜に比べてエッチングレートが高いため、アンカー部が大きく侵食されず容易に構造体のリリースができる。また、この等方性エッチングで同時にエッチングされてしまう開口部の層間絶縁膜のエッチング量を少なくでき、配線にまでエッチングが進行せずに配線が損傷を受けることがない。さらに、配線の配置を開口部より遠ざける必要がなく、ＭＥＭＳ素子の集積度を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を具体化した実施形態について図面に従って説明する。
（第１の実施形態）
【００１５】
図１は本発明に係るＭＥＭＳ素子としてのＭＥＭＳ共振器の構成を示す概略構成図である。図１（ａ）は、ＭＥＭＳ素子の平面図、図１（ｂ）は同図（ａ）のＡ−Ａ断線に沿う断面図である。
【００１６】
図１において、ＭＥＭＳ素子１は、シリコンからなる半導体基板１０上に、ポリシリコンからなる振動部１５とアンカー部１６で構成される構造体１７が形成されている。半導体基板１０にはｎ型の下部電極１３が形成され、構造体１７との電気的接続がなされている。また、構造体１７に対向する周辺部には、半導体基板１０の上に形成された熱酸化膜である絶縁膜１１が形成され、その上に層間絶縁膜２１、配線２２、層間絶縁膜２３、パッシベーション膜２４が順次積層されている。配線２２はＡｌまたはＣｕなどからなり、下部電極１３あるいは半導体基板１０に形成される回路素子と接続されている（図示せず）。
【００１７】
次に、以上のような構成を有するＭＥＭＳ素子１の製造方法を図面に従い説明する。ＭＥＭＳ素子１の製造においては、半導体ＣＭＯＳプロセスを用いている。
図２、図３、図４はＭＥＭＳ素子１の製造工程を示す概略断面図である。
【００１８】
まず、図２（ａ）においてシリコンからなる半導体基板１０上に熱酸化膜（ＳｉＯ2膜）である絶縁膜１１を形成し、その上にフォトレジストを塗布しフォトレジスト膜１２を形成する。そして、フォトレジスト膜１２を所定の形状にパターニングする。その後、図２（ｂ）に示すように、パターニングされた半導体基板１０の上からＰイオンを注入し半導体基板１０にｎ型の下部電極１３を形成する。
【００１９】
次に、フォトレジスト膜１２を除去し、再度フォトレジストを塗布し、下部電極１３の上方の絶縁膜１１の一部を除去するためにパターニングを行う。そして、図２（ｃ）に示すようにエッチングにより絶縁膜１１の一部を下部電極１３までエッチングし、フォトレジストを除去する。次に、その上から図２（ｄ）に示すように、ポリシリコンからなる構造体形成膜１４を形成する。このとき、絶縁膜１１の一部を除去した部分にもポリシリコンが回り込んでいる。
【００２０】
次に、図３（ａ）に示すように、構造体形成膜１４をパターニングして、振動部１５とアンカー部１６から構成する構造体１７の形状を分離する。
続いて、図３（ｂ）に示すように、絶縁膜１１上にフォトレジスト膜１８を形成し、所定のパターニングを行う。その後、構造体１７の下の絶縁膜１１を犠牲層として等方性エッチングし、構造体１７をリリースする。
【００２１】
そして、図３（ｃ）に示すように、フォトレジスト膜１８を除去し、前工程で絶縁膜１１をエッチングした空間にＳＯＧ（Spin  On  Glass）膜２０を形成する。このＳＯＧ膜２０は、液体のＳＯＧをディップコート法、スピンコート法などにより塗布し、ベーキングを行い溶剤の揮発と重合反応を完了させて形成する。このように、エッチングした絶縁膜１１の空間にＳＯＧ膜２０を穴埋めした状態となる。
【００２２】
その後、図３（ｄ）に示すように、構造体１７の上から、ＳｉＯ2膜などの層間絶縁膜２１を形成し、さらにその上に配線２２をパターニングして形成する。配線２２はＡｌまたはＣｕなどからなり、半導体基板１０に設けた下部電極１３あるいは、半導体基板１０に設けられた回路素子と接続している。
【００２３】
次に、図４（ａ）に示すように、配線２２の上にＳｉＯ2膜などの層間絶縁膜２３を形成し、その上にシリコンナイトライド（Ｓｉ3Ｎ4）膜などのパッシベーション膜２４を形成する。
続いて、図４（ｂ）に示すように、パッシベーション膜２４の上にフォトレジスト膜２５を形成し、所定の形状にパターニングする。
【００２４】
その後、図４（ｃ）に示すように、フォトレジスト膜２５をマスクにして、構造体１７の上方に位置するシリコンナイトライド膜２４および層間絶縁膜２３，２１を、少なくともＳＯＧ膜２０の表面まで異方性エッチングし、開口部２６を形成する。
そして、図４（ｄ）に示すように、構造体１７より下のＳＯＧ膜２０を犠牲層として等方性エッチングし構造体１７をリリースし、開口部２７を形成する。そして、最後にフォトレジスト膜２５を除去して、ＭＥＭＳ素子１が完成する。
【００２５】
このような、構造体１７のアンカー部１６の下に下部電極１３を配置したＭＥＭＳ素子１の製造方法によれば、構造体１７のリリース工程におけるＳＯＧ膜２０の等方性エッチングは、層間絶縁膜２１，２３、絶縁膜１１に比べてエッチングレートが高いため短時間で容易に構造体１７のリリースができる。このことから、この等方性エッチングで同時にエッチングされてしまう開口部２６の層間絶縁膜２１，２３のエッチング量を少なくでき、配線２２にまでエッチングが進行せずに配線２２が損傷を受けることがない。また、配線２２の配置を開口部より遠ざける必要がなく、ＭＥＭＳ素子１の集積度を向上させることができる。
（第２の実施形態）
【００２６】
次に、構造体のアンカー部を半導体基板上の絶縁膜を利用して製造するＭＥＭＳ素子の製造方法について説明する。
図５、図６はＭＥＭＳ素子２の製造工程を示す概略断面図である。
【００２７】
図５（ａ）において、シリコンからなる半導体基板５０上に熱酸化膜（ＳｉＯ2膜）である絶縁膜５１を形成し、その上にポリシリコンからなる構造体形成膜５２を形成する。
その後、図５（ｂ）に示すように、構造体形成膜５２をパターニングし、構造体の形状を形成する。
【００２８】
続いて、図５（ｃ）に示すように、フォトレジスト膜５８を形成し、所定のパターニングを行い構造体５７の下の絶縁膜５１を犠牲層として等方性エッチングし、構造体５７をリリースする。構造体５７は配線部５４と振動部５５およびアンカー部５６を備えている。また、この絶縁膜５１のエッチングにおいて、アンカー部５６として絶縁膜５１の一部が残るように時間管理が行われる。
【００２９】
そして、フォトレジスト膜５８が除去され、図５（ｄ）に示すように、前工程で絶縁膜５１をエッチングした空間にＳＯＧ（Spin  On  Glass）膜６０を形成する。このＳＯＧ膜６０は、液体のＳＯＧをディップコート法、スピンコート法などにより塗布し、ベーキングを行い溶剤の揮発と重合反応を完了させて形成する。このように、エッチングした絶縁膜５１の空間にＳＯＧ膜６０を穴埋めした状態となる。
【００３０】
次に、図６（ａ）に示すように、構造体５７の上から、ＳｉＯ2膜などの層間絶縁膜６１を形成し、さらにその上に配線６２をパターニングして形成する。配線６２はＡｌまたはＣｕなどからなり、構造体５７の配線部５４あるいは、半導体基板５０に設けられた回路素子と接続している。そして、配線６２の上にＳｉＯ2膜などの層間絶縁膜６３を形成し、その上にシリコンナイトライド膜などのパッシベーション膜６４を形成する。
【００３１】
続いて、図６（ｂ）に示すように、フォトレジスト膜６５をマスクにして、構造体５７の上方に位置するパッシベーション膜６４および層間絶縁膜６３，６１を、少なくともＳＯＧ膜６０の表面まで異方性エッチングし、開口部５９を形成する。
そして、図６（ｃ）に示すように、構造体５７より下のＳＯＧ膜６０を犠牲層として等方性エッチングし構造体５７をリリースする。そして、最後にフォトレジスト膜６５を除去して、ＭＥＭＳ素子２が完成する。
【００３２】
このように、ＭＥＭＳ素子２における構造体５７のアンカー部５６を絶縁膜５１にて製作する場合の製造方法によれば、構造体５７のリリース工程でＳＯＧ膜６０の等方性エッチングは、絶縁膜５１に比べてエッチングレートが高いため、アンカー部５６が大きく侵食されず容易に構造体５７のリリースができる。また、この等方性エッチングで同時にエッチングされてしまう開口部５９の層間絶縁膜６１，６３のエッチング量を少なくでき、配線６２にまでエッチングが進行せずに配線６２が損傷を受けることがない。さらに、配線６２の配置を開口部５９より遠ざける必要がなく、ＭＥＭＳ素子２の集積度を向上させることができる。
【００３３】
なお、本実施形態で構造体をポリシリコンで形成したが、ＣＭＯＳトランジスタにおけるシリサイド化された他のゲート電極材料を用いて実施することもできる。
【００３４】
本発明の実施形態において、ＭＥＭＳ共振器を例に取り説明したが、ＭＥＭＳ技術を利用したアクチュエータ、ジャイロセンサ、加速度センサにおいても実施が可能であり、同様の効果を享受することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態によるＭＥＭＳ素子の概略構成図であり、（ａ）はＭＥＭＳ素子の平面図、（ｂ）は同図（ａ）のＡ−Ａ断線に沿う断面図。
【図２】第１の実施形態におけるＭＥＭＳ素子の製造工程を示す概略断面図。
【図３】第１の実施形態におけるＭＥＭＳ素子の製造工程を示す概略断面図。
【図４】第１の実施形態におけるＭＥＭＳ素子の製造工程を示す概略断面図。
【図５】第２の実施形態におけるＭＥＭＳ素子の製造工程を示す概略断面図。
【図６】第２の実施形態におけるＭＥＭＳ素子の製造工程を示す概略断面図。
【図７】（ａ）、（ｂ）は発明が解決しようとする課題を説明する製造工程の概略断面図。
【符号の説明】
【００３６】
１，２…ＭＥＭＳ素子、１０…半導体基板、１１…絶縁膜、１３…下部電極、１４…構造体形成膜、１５…振動部、１６…アンカー部、１７…構造体、２０…ＳＯＧ膜、２１…層間絶縁膜、２２…配線、２３…層間絶縁膜、２４…パッシベーション膜、２５…フォトレジスト膜、２７…開口部、５０…半導体基板、５１…絶縁膜、５２…構造体形成膜、５４…配線部、５５…振動部、５６…アンカー部、５７…構造体、５９…開口部、６０…ＳＯＧ膜、６１…層間絶縁膜、６２…配線、６３…層間絶縁膜、６４…パッシベーション膜、６５…フォトレジスト膜。
【図１】
2006224219.tif 000003
【図２】
2006224219.tif 000004
【図３】
2006224219.tif 000005
【図４】
2006224219.tif 000006
【図５】
2006224219.tif 000007
【図６】
2006224219.tif 000008
【図７】
2006224219.tif 000009