(57)【要約】【課題】系統連系装置に含まれる各整流性素子の異常を検出する。【解決手段】各整流性素子に発光性のワイドギャップ半導体のバイポーラ半導体制御素子を用い、通電電流に応じて放射されるそれぞれの放射光を検出する。各バイポーラ半導体制御素子が正常なとき、前記放射光は「所定の変化」をするが、少なくとも１つのバイポーラ半導体素子が異常なときは、前記所定の変化とは異なる変化をする。この変化に基づいて素子の異常を判定する。【選択図】図１
2006115669.tif 000002
【特許請求の範囲】
【請求項１】
２つの電力系統間に設けられ、両系統の各相連系端子である２つの交流端子を、少なくとも２つの整流性素子を同方向に直列に接続して構成した２組の直列接続体のそれぞれの接続点に接続し、前記２組の直列接続体を前記整流性素子のすべてが同方向となるように並列に接続してブリッジ回路を構成し、前記並列に接続した２つの接続点間に直流リアクトルを接続した系統連系装置において、
前記整流性素子としての発光性ワイドギャップ半導体のバイポーラ半導体制御素子、
前記バイポーラ半導体制御素子のそれぞれの放射光を検出して検出出力を出す光検出部、
前記光検出部の検出出力に基づいて、前記バイポーラ半導体制御素子の故障を判定する検出回路、及び
前記検出回路の出力に応じて前記系統連系装置を前記２つの電力系統の少なくとも一方から切り離す遮断手段
を有する系統連系装置。
【請求項２】
前記発光性ワイドギャップ半導体のバイポーラ半導体制御素子が、サイリスタである請求項１記載の系統連系装置。
【請求項３】
前記発光性ワイドギャップ半導体のバイポーラ半導体制御素子が、ダイオードである請求項１記載の系統連系装置。
【請求項４】
前記発光性ワイドギャップ半導体のバイポーラ半導体制御素子と前記光検出部の受光素子とが、１つのパッケージ内に収納されていることを特徴とする請求項１記載の系統連系装置。
【請求項５】
前記検出回路は、少なくとも４つの整流性素子で構成された前記ブリッジ回路の、対向する整流性素子が交流電流の半サイクル毎に同時にオン・オフし、隣り合う整流性素子が前記半サイクル毎に交互にオン・オフしているとき、前記ブリッジ回路を構成する各整流性素子が正常であると判定する信号を出力し、
対向する整流性素子が前記半サイクル毎に同時にオン・オフせず、又は、隣り合う整流性素子が前記半サイクル毎に交互にオン・オフしないとき、前記ブリッジ回路を構成する整流性素子の少なくとも１つが異常であると判定する信号を出力するゲート回路を有することを特徴とする請求項１記載の系統連系装置。
【請求項６】
２つの電力系統間に設けられ、両系統の各相連系端子である２つの交流端子を、少なくとも２つの整流性素子を同方向に直列に接続して構成した２組の直列接続体のそれぞれの接続点に接続し、前記２組の直列接続体を前記整流性素子のすべてが同方向となるように並列に接続してブリッジ回路を構成し、前記並列に接続した２つの接続点間に接続した直流リアクトル、
前記整流性素子としての発光性ワイドギャップ半導体のバイポーラ半導体制御素子、
前記バイポーラ半導体制御素子のそれぞれの放射光を検出して検出出力を出す光検出部、
前記光検出部の検出出力に基づいて、前記バイポーラ半導体制御素子の故障を判定する検出回路、及び
前記検出回路の出力に応じて前記系統連系装置を前記２つの電力系統の少なくとも一方から切り離す遮断手段
を有する系統連系装置において、
前記検出回路は、少なくとも４つの整流性素子で構成された前記ブリッジ回路の、対向する整流性素子が交流電流の半サイクル毎に同時にオン・オフし、隣り合う整流性素子が前記半サイクル毎に交互にオン・オフしているとき、前記ブリッジ回路を構成する各整流性素子が正常であると判定し、
対向する整流性素子が前記半サイクル毎に同時にオン・オフせず、又は、隣り合う整流性素子が前記半サイクル毎に交互にオン・オフしないとき、前記ブリッジ回路を構成する整流性素子の少なくとも１つが異常であると判定することを特徴とする、整流性素子の異常の検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば商用電源系統と自家発電系統とのように、それぞれ少なくとも１つの発電装置と多数の負荷を有する複数の電力系統を互に連系させる系統連系装置に関し、特に系統連系装置を構成する整流性素子の異常を検出することができる系統連系装置に関する。
【背景技術】
【０００２】
電力会社等の商用電源系統から電力の供給を受けている工場等大口の需要家は、商用電源系統に故障が生じて電力の供給が止まっても、少なくとも重要な施設には電力を供給して操業が続けられるように、通常自家発電設備を持っている。自家発電設備による電力供給系統を自家発電系統という。商用電源系統と自家発電系統とは、「系統連系装置」によって接続されており、必要に応じて、商用電源系統及び自家発電系統の両方又はいずれか一方から工場等に電力が供給されるように構成されている。図１１は従来の系統連系装置１の要部の回路図である。商用電源系統から需要家の施設内に引き込まれた商用電源線２は受電母線３に接続されている。この受電母線３には、多数の一般負荷にそれぞれ接続される多数の配電線４が接続されている。「一般負荷」とは、例えば商用電源が停電したときに電力の供給が断たれても、重大な結果にはならない負荷をいう。
【０００３】
自家発電装置６につながる母線５（以下、コジェネ母線５という）には、例えば自家発電容量の６０〜７０％を占める重要負荷に接続される配電線７が接続されている。「重要負荷」とは、もし電力の供給が断たれると重大な結果を招くので絶対に停電を避けたい負荷をいう。前記受電母線３とコジェネ母線５とは系統連系装置１によって相互に接続されている。図１１に示す回路図は、単相又は三相の電力系統の１つの相の回路を示すものであり、単相であれば上記の回路が２つ、三相であれば３つ設けられている。系統連系装置１は、母線１２ａで受電母線３に接続され、母線１２ｂでコジェネ母線５に接続されている。母線１２ａ、１２ｂ間に整流性スイッチング素子である一対のサイリスタＴＨ１、ＴＨ２及び一対のダイオードＤ１、Ｄ２で構成されるブリッジ回路と直流リアクトルＤＬが設けられている。サイリスタＴＨ１、ＴＨ２は順方向で直列に接続され、接続点の交流端子ＡＣ１は前記母線１２ａに接続されている。ダイオードＤ１、Ｄ２は順方向で直列に接続され、接続点の交流端子ＡＣ２は前記母線１２ｂに接続されている。サイリスタＴＨ１のカソードとダイオードＤ１のカソードは直流端子ＤＣ１で接続され、サイリスタＴＨ２のアノードとダイオードＤ２のアノードは直流端子ＤＣ２で接続されている。直流端子ＤＣ１とＤＣ２間には直流リアクトルＤＬが接続されている。
【０００４】
このように構成された系統連系装置１において、定常時（正常時）には図示を省略した駆動回路によりサイリスタＴＨ１、ＴＨ２のゲートに駆動信号が印加されて、サイリスタＴＨ１及びＴＨ２は導通し、矢印ｉ１またはｉ２で示す経路で電流が流れて、商用電源線２及び自家発電装置６から受電母線３及びコジェネ母線５に電力が供給されている。直流リアクトルＤＬの電流減衰時定数を系統周波数の２．５倍以上に相当する時間に選ぶことによって、直流リアクトルＤＬに流れる電流は振幅がほぼ一定の直流電流となり、直流リアクトルＤＬのインピーダンスＺは直流抵抗とほぼ等しくなっている。
【０００５】
商用電源系統に短絡、地絡、受電系の開放などの故障が発生し、商用電源線２からの供給電力が低下又は停止すると、コジェネ母線５側から受電母線３側に過電流が流れようとする。そのため直流リアクトルＤＬのインピーダンスＺはその両端子間に流れる電流を一定に保持しようとして直ちに大きくなるので、両端子間の電圧は急上昇し、交流端子ＡＣ１、ＡＣ２間のインピーダンスが増大する。その結果、コジェネ母線５側から母線１２ｂ、１２ａを経て受電母線３側へ流れる電流が抑制され限流作用が生じる。その後の所定時間内に、図示を省略した短絡継電器や地絡継電器の動作により出力されるオフ信号がサイリスタＴＨ１、ＴＨ２のゲートに印加されてサイリスタＴＨ１、ＴＨ２は１周期以内の短時間でオフになる。その結果コジェネ母線５は確実に受電母線３から切り離される。これにより自家発電装置６が過負荷となることによる瞬時電圧低下を抑制して重要負荷を保護している。
【０００６】
前記従来の系統連系装置１において、サイリスタＴＨ１、ＴＨ２やダイオードＤ１、Ｄ２（以下、これらの総称として、単に「素子」と記すことにする）が故障した場合の故障検出について説明する。素子に電流が流れなくなる「非導通故障」の場合には、通常直流リアクトルＤＬに流れるべき電流が流れなくなるので、従来の電流変成器や電圧変成器を用いて電流の状態を監視することによって検出することができる。これに対して、素子が常に導通したままの状態となり非導通にすることができない状態となる「導通故障」は検出することができない。これは、定常時の動作中、各素子はほとんど常時導通状態になされているので、正常な動作で導通しているのか、故障で導通しているのかを区別できないからである。
【０００７】
この導通故障を検出する従来の技術が特許文献１に示されている。この従来技術によると、正常時には直流リアクトルＤＬを流れる電流中には交流の半波毎、すなわち基本波周波数の２倍のリップル電流がわずかに含まれており、素子故障時には直流リアクトルＤＬを流れる電流が故障した素子でバイパスまたは遮断されるので、基本波周波数のリップル電流が生じることを利用している。このリップル電流は直流リアクトルＤＬの中に設けたサーチコイル９により直流リアクトルＤＬの磁界を検出することにより検出される。
【特許文献１】特開平１０−３０４５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このサーチコイル９の直径は、直流リアクトルＤＬの直径の１／５程度の大きさにする必要がある。設置場所は直流リアクトルＤＬを流れる電流を高感度で検知できるように直流リアクトルＤＬの中に取り付ける必要がある。そのため直流リアクトルの構造が複雑になるとともに、系統連系装置１の小型化、軽量化が困難であった。本発明はサーチコイルを用いずに素子故障を検出できる小型、軽量、高速かつ低損失の系統連系装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の系統連系装置は、２つの電力系統間に設けられ、両系統の各相連系端子である２つの交流端子を、少なくとも２つの整流性素子を同方向に直列に接続して構成した２組の直列接続体のそれぞれの接続点に接続し、前記２組の直列接続体を前記整流性素子のすべてが同方向となるように並列に接続してブリッジ回路を構成し、前記並列に接続した２つの接続点間に直流リアクトルを接続した系統連系装置において、前記整流性素子としての発光性ワイドギャップ半導体のバイポーラ半導体制御素子、前記バイポーラ半導体制御素子のそれぞれの放射光を検出して検出出力を出す光検出部、前記光検出部の検出出力に基づいて、前記バイポーラ半導体制御素子の故障を判定する検出回路、及び前記検出回路の出力に応じて前記系統連系装置を前記２つの電力系統の少なくとも一方から切り離す遮断手段を有する。
【００１０】
本発明によれば、発光性ワイドギャップ半導体のバイポーラ半導体制御素子を整流性素子として用いるので、４つの整流性素子は通電電流に応じた放射光を出す。この放射光をそれぞれの光検出部で検出することにより、４つの検出出力が得られる。各整流性素子が正常なとき、この４つの検出出力は、２つの交流端子間を流れる電流に応じて「所定の変化」をする。各整流性素子の少なくとも１つに、電流が正逆両方向とも流れる「導通破壊」又は、正逆とも電流が流れない「非導通破壊」等の異常が生じると、前記４つの検出出力は前記「所定の変化」とは異なる変化をする。本発明では、ゲート回路を有する検出回路によって、検出出力の変化を検出し、前記所定の変化とは異なる変化が生じたときいずれかの整流性素子が異常であると判定する。異常と判定されたときは電力系統から系統連系装置を遮断し、異常の整流性素子の交換等の修理を行う。
【００１１】
本発明の系統連系装置の整流性素子の異常の検出方法は、以下に示す系統連系装置に適用するものである。この系統連系装置は、２つの電力系統間に設けられ、両系統の各相連系端子である２つの交流端子を、少なくとも２つの整流性素子を同方向に直列に接続して構成した２組の直列接続体のそれぞれの接続点に接続している。前記２組の直列接続体を前記整流性素子のすべてが同方向となるように並列に接続してブリッジ回路を構成し、前記並列に接続した２つの接続点間に接続した直流リアクトルを有する。前記整流性素子として発光性ワイドギャップ半導体のバイポーラ半導体制御素子を有し、さらに前記バイポーラ半導体制御素子のそれぞれの放射光を検出して検出出力を出す光検出部、前記光検出部の検出出力に基づいて、前記バイポーラ半導体制御素子の故障を判定する検出回路、及び前記検出回路の出力に応じて前記系統連系装置を前記２つの電力系統の少なくとも一方から切り離す遮断手段を有する。
【００１２】
前記検出方法では、少なくとも４つの整流性素子で構成された前記ブリッジ回路の、対向する整流性素子が交流電流の半サイクル毎に同時にオン・オフし、隣り合う整流性素子が前記半サイクル毎に交互にオン・オフしているとき、前記ブリッジ回路を構成する各整流性素子が正常であると判定する。また前記検出方法では、対向する整流性素子が前記半サイクル毎に同時にオン・オフせず、又は、隣り合う整流性素子が前記半サイクル毎に交互にオン・オフしないとき、前記ブリッジ回路を構成する整流性素子の少なくとも１つが異常であると判定する。
【００１３】
本発明によれば、系統に短絡事故が発生すると、直流リアクトルの限流機能により短絡時の電流の増大を抑制する。前記検出方法によって、少なくとも４つの整流性素子で構成された前記ブリッジ回路の、対向する整流性素子が交流電流の半サイクル毎に同時にオン・オフし、隣り合う整流性素子が前記半サイクル毎に交互にオン・オフしているとき、前記ブリッジ回路を構成する各整流性素子が正常であると判定される。また、対向する整流性素子が前記半サイクル毎に同時にオン・オフせず、又は、隣り合う整流性素子が前記半サイクル毎に交互にオン・オフしないとき、前記ブリッジ回路を構成する整流性素子の少なくとも１つが異常であると判定される。これにより整流性素子の異常を１サイクル以内に検出することができる。
【発明の効果】
【００１４】
本発明によれば、系統連系装置のブリッジ回路を構成する半導体素子に光バイポーラ半導体制御装置を用いることにより、各半導体素子を流れる電流を光により検出することができる。光による検出出力を所定の閾値により論理レベル「１」又は「０」に変換し、ゲート回路を有する検出回路で処理することにより、半導体素子の異常である「導通破壊」及び「非導通破壊」を判定することができる。半導体素子の異常を検出するために直流リアクトルに検出コイル等を設ける必要がないので構造が簡単である。
【発明を実施するための最良の形態】
【００１５】
本発明の系統連系装置の好適な実施例を図１から図１０を参照して説明する。
【００１６】
＜＜第１実施例＞＞
本発明の第１実施例の系統連系装置を図１から図８を参照して説明する。各図において、図１１に示す従来例と共通の要素には同じ符号を付している。
【００１７】
図１は本実施例の系統連系装置１００の要部の回路図である。商用電源系統から需要家の施設内に引き込まれた商用電源線２は受電母線３に接続され、この受電母線３には、多数の一般負荷にそれぞれ接続される多数の配電線４が接続されている。「一般負荷」とは、例えば商用電源が停電したときに電力の供給が断たれても、重大な結果にはならない負荷をいう。また自家発電装置６につながる母線（以下、コジェネ母線５という）には、例えば自家発電容量の６０〜７０％を占める重要負荷に接続される配電線７が接続されている。「重要負荷」とは、もし電力の供給が断たれると重大な結果を招くので絶対に停電を避けたい負荷をいう。前記受電母線３とコジェネ母線５とは系統連系装置１００によって相互に接続されている。
【００１８】
系統連系装置１００は受電母線３とコジェネ母線５間を接続する母線１２ａ、１２ｂを有している。母線１２ａ、１２ｂ間には、ゲートターンオフサイリスタ（ＧＴＯ）等の整流性素子である一対のサイリスタＴＨ１０１、ＴＨ１０２と一対のダイオードＤ１０１、Ｄ１０２で構成されたブリッジ回路、及びブリッジ回路に接続された直流リアクトルＤＬが設けられている。サイリスタＴＨ１０１、ＴＨ１０２は順方向で直列に接続されて直列接続体を構成し、接続点の交流端子ＡＣ１は前記母線１２ａに接続されている。ダイオードＤ１０１、Ｄ１０２は順方向で直列に接続されて直列接続体を構成し、接続点の交流端子ＡＣ２は前記母線１２ｂに接続されている。サイリスタＴＨ１０１のカソードとダイオードＤ１０１のカソードは接続点の直流端子ＤＣ１で接続され、サイリスタＴＨ１０２のアノードとダイオードＤ１０２のアノードは接続点の直流端子ＤＣ２で接続されている。直流端子ＤＣ１とＤＣ２間には直流リアクトルＤＬが接続されている。
【００１９】
本発明の系統連系装置１００のブリッジ回路を構成するサイリスタＴＨ１０１、ＴＨ１０２及びダイオードＤ１０１、Ｄ１０２は、いずれもワイドギャップ半導体を用いた発光性のパワー半導体素子である。以下、本発明の系統連系装置１００に用いるワイドギャップ半導体素子について説明する。
【００２０】
ワイドギャップ半導体は、炭化珪素（ＳｉＣ）、ガリウムナイトライド（ＧａＮ）、ダイヤモンドなどが知られている。ワイドギャップ半導体材料は、シリコン（Ｓｉ）の半導体材料に比べて絶縁破壊電界と熱伝導率が高く、高い温度でも動作するという優れた物理的特性を有している。このため、ワイドギャップ半導体材料で形成したワイドギャップ半導体素子は高耐電圧かつ低損失であり、半導体素子で発生する損失が少ない。また発生した熱を放散しやすく、かなり高い温度で使用できることから、可制御電流が大きく、大電流を制御するパワー半導体素子に適している。
【００２１】
ワイドギャップ半導体素子において、接合を形成しているｎ型層とｐ型層のいずれか一方にキャリアの再結合センター（電子と正孔とが再結合して消滅する過程を促進させる不純物原子や複数不純物原子の複合体が存在する場所）を形成すると、接合を通って電流を流したとき光を発する発光性ワイドギャップ半導体素子を得ることができる。例えばワイドギャップ半導体材料を用いて発光性ワイドギャップ半導体のバイポーラ半導体制御素子を構成し電極の一部に光の放射窓を設けると、そこから光を放射させることができる。この光を受光素子で検出して、得られた検出出力から、バイポーラ半導体制御素子の通電電流の値やその変化を検出することができる。放射光の強さはバイポーラ半導体制御素子を流れる電流にほぼ比例するので、直線性のよい光電変換特性を有する受光素子を用いると、受光素子の検出出力は、バイポーラ半導体制御素子を流れる電流に比例する。なお、所望の放射光を得るために必要な数以上に再結合センターの数を多くしすぎると、電子や正孔の再結合のために半導体素子のオン電圧が高くなり電力損失が大きくなる。従って、再結合センターを形成する不純物原子等のドープ量を適正にする必要がある。またドープする領域を半導体層の一部に限定するのが望ましい。例えば再結合センターを光の放射窓近傍の半導体層の領域に限定して設けることもその一方法である。
【００２２】
受光素子としては、Ｓｉ半導体受光素子、ワイドギャップ半導体受光素子、光導電素子等を用いることができる。受光素子は、例えば一辺が数ｍｍ、厚さが１ｍｍ程度の略正方形の平板状である。この受光素子を発光性ワイドギャップのバイポーラ半導体制御素子と組み合わせてパッケージ内に設けることにより「光バイポーラ半導体制御装置」が構成される。
図１に示す本実施例の系統連系装置１００では、発光性ワイドギャップ半導体のバイポーラ半導体制御素子である、サイリスタＴＨ１０１、ＴＨ１０２及びダイオードＤ１０１、Ｄ１０２のそれぞれに受光素子１０２ａ、１０２ｂ、１０２ｃ、１０２ｄが組み合わされて矢印１０１ａ、１０１ｂ、１０１ｃ、１０１ｄで示す放射光を検出する光バイポーラ半導体制御装置１１０ａ、１１０ｂ、１１０ｃ、１１０ｄが構成されている。
【００２３】
図２は、サイリスタＴＨ１０１に相当する光バイポーラ半導体制御素子２０１と、受光素子１０２ａに相当する受光素子２０２とを有する光バイポーラ半導体制御装置１１０ａの構成を示すパッケージ２００の断面図である。光バイポーラ半導体制御装置１１０ｂも光バイポーラ半導体制御装置１１０ａと同じ構成を有する。
図２において、光バイポーラ半導体制御装置１１０ａのパッケージ２００内の受光素子２０２と光バイポーラ半導体制御素子２０１とは電気的に絶縁されており、受光素子２０２の受光部２０２Ｂを光バイポーラ半導体制御素子２０１の光放射部である光放射窓２１９に対向させている。光バイポーラ半導体制御素子２０１はＧＴＯサイリスタであり、例えば耐電圧は６ｋＶ、電流容量は２００Ａである。
【００２４】
アノード端子２１４Ａを有する金属ベース２０３の中央部に光バイポーラ半導体制御素子２０１のアノード電極２３１が固定されている。アノード電極２３１の上に、図４を用いて詳細に説明する各半導体層３７が設けられている。金属ベース２０３に取付けられる金属製のキャップ２０４の内面には絶縁板２０２Ｄを介して受光素子２０２が、受光部２０２Ｂを光バイポーラ半導体制御素子２０１の光放射窓２１９に向けて取り付けられている。金属ベース２０３は、２つの孔２１７、２１８を有しており、孔２１７からカソード端子２１３Ａが導出され、穴２１８からゲート端子２１６が導出されている。アノード端子２１４Ａ、ゲート端子２１６及びカソード端子２１３Ａはともに長さが約３ｃｍである。キャップ２０４は２つの孔２１０、２１１を有しており、孔２１０から受光素子２０２のアノード端子２０２Ａが導出され、孔２１１からカソード端子２０９Ｂが導出されている。孔２１０、２１１、２１７、２１８はいずれも既知の気密封止材１７Ａで気密に封止されている。
【００２５】
パッケージ２００内において、光バイポーラ半導体制御素子２０１のカソード電極２２０は電源容量を大きくするため２本の導線２１４Ｂ、２１４Ｃで、カソード端子２１３Ａに接続されている。光バイポーラ半導体制御素子２０１のゲート電極２１６Ａは導線２１５でゲート端子２１６に接続されている。導線２１４Ｂ、２１４Ｃの数は電流値に応じて増減すればよい。受光素子２０２のアノード電極２０７Ａは導線２０６でアノード端子２０２Ａに接続され、カソード電極２０９Ａは導線２２８でカソード端子２０９Ｂに接続されている。光バイポーラ半導体制御素子２０１と受光素子２０２は絶縁板２０２Ｄによって電気的に絶縁されている。光バイポーラ半導体制御素子２０１の光放射窓２１９と受光素子２０２の受光部２０２Ｂとの間の距離は約１ｃｍであり、光放射窓２１９から矢印１Ａで示すように光が放射され受光素子２０２の受光部２０２Ｂで受光される。図２の構成で、光放射窓２１９と受光部２０２Ｂとの間に光ファイバー２４３を設けて、光放射窓２１９から出る光を点線で示す光ファイバー２３４で受光部２０２Ｂに導いてもよい。
【００２６】
受光素子２０２を光バイポーラ半導体制御素子２０１のパッケージ２００内に内蔵したことによるパッケージ２００の容積の増加は、耐圧６ｋＶ級の素子で約３ｃｍ3程度であり、重量の増加も１００グラム程度である。光バイポーラ半導体制御素子２０１の総合伝達効率は、光バイポーラ半導体制御素子２０１の発光効率、光が受光素子２０２に集光される集光効率、及び受光素子２０２に集光された光が電気に変換される光電変換効率の積で表される。この総合伝達効率は、半導体材料により大きく変化するが、０．００５〜２％の範囲にある。例えば０．１％とすると、光バイポーラ半導体制御素子２０１に流れる電流が５００Ａのとき、受光素子２０２に発生する光電流は０．５Ａ程度である。短絡事故などにより電流が例えば１０００Ａに増加しても、受光素子２０２に発生する光電流は１Ａ程度である。受光素子２０２には通常２０〜３０Ｖ以下の電圧を印加するので、受光素子２０２で発生する電力損失は２０〜３０Ｗ程度である。
【００２７】
受光素子２０２の光電流は光バイポーラ半導体制御素子２０１を流れる電流に比例して増減するので、この電流が緩やかに変化する場合でも検出できる。
本発明の他の実施の形態としては、発光性ワイドギャップ半導体材料を用いた光バイポーラ半導体制御素子２０１の光を光ファイバー（図示省略）を介してパッケージ外の受光素子２０２で検出する方法がある。例えば光バイポーラ半導体制御素子２０１のパッケージ２００を貫通して光ファイバーを設け、光ファイバーの入射端を光バイポーラ半導体制御素子２０１の光放射窓２１９に対向するように取り付ける。パッケージ２００の外部にある光ファイバーの出射端に受光素子２０２を取り付ける。この構成では前記の効果に加えて、光バイポーラ半導体制御素子２０１と受光素子２０２間の距離が大きくなるので絶縁耐圧を大幅に高くすることができる。
【００２８】
シリコンフォトダイオードの受光素子２０２は１辺が３ｍｍの正方形であり、厚さは約０．５ｍｍである。前記のように、シリコンフォトダイオードの受光素子２０２が小型であるので、光バイポーラ半導体制御装置のパッケージ２００の大きさは比較的小さい。この光バイポーラ半導体制御装置のパッケージ２００を、耐電圧６ｋＶ、電流容量２００ＡのＳｉＣ−ＧＴＯサイリスタと比較すると、パッケージ２００の方が重量で約１００グラム重く、容積が数パーセント大きい。図２に示す光バイポーラ半導体制御素子２０１では、アノード電極２２０の導線を取り付けるためのパッドの一部を除去して光放射窓２１９を設けているので、発光効率は比較的低い。また光放射窓２１９と受光素子２０２の受光部２０２Ｂとの間を約１ｃｍ離しているので集光効率が低い。従って異常時に通電電流が例えば２００Ａから瞬間的に１０００Ａに増加したとき、受光素子２０２の光電流は１２０ｍＡ程度に増加するが、受光素子２０２の印加電圧が例えば１０Ｖのとき、電力損失は約１．２Ｗであり極めて低い値といえる。
【００２９】
本実施例に用いる光バイポーラ半導体制御素子２０１などの、発光性のワイドギャップバイポーラ半導体制御素子の構成について、以下に詳しく説明する。従来のＧＴＯなどのバイポーラ半導体制御素子では、オン電圧を低くして低損失にするために、接合を形成しているｐ型又はｎ型の半導体層内にキャリヤの再結合を生じる再結合センターをできるだけ含まないように構成している。すなわち各半導体層に再結合センターをできるだけ含まないようにしている。これに対して、本発明に用いる発光性のワイドギャップバイポーラ半導体制御素子では、前記従来のバイポーラ半導体制御素子とは逆に、バイポーラ半導体制御素子を形成する複数の半導体層の少なくとも１つの層を、ある程度の再結合センターが存在するように構成している。再結合センターは、少なくとも１つのＳｉＣ半導体層にアルミニウムと窒素の原子をドープすることにより得られる。このようにすると、アルミニウム原子が作る不純物レベルに捕獲された正孔と、窒素原子が作る不純物レベルに捕獲された電子が再結合することにより光が発生する。半導体層に多数のアルミニウム原子と窒素原子をドープして多数の再結合センターを形成すると放射光の強さは大きくなる。しかし、再結合により、電子や正孔の流れが阻害されるので、バイポーラ半導体制御素子のオン抵抗が高くなり、従ってオン電圧も高くなる。その結果、光バイポーラ半導体制御素子の電力損失も大きくなる。
【００３０】
そこで、放射光の強さとオン抵抗の大きさを、実用性を考慮しつつ望ましい値に設定する必要がある。本実施例の発光性のワイドギャップバイポーラ半導体制御素子の材料であるＳｉＣでは、ドープするアルミニウム原子及び窒素原子のそれぞれの数を１×１０15〜１×１０19ａｔｏｍ／ｃｍ3の範囲にするのが望ましい。ＳｉＣの場合は、アルミニウムはｐ型不純物として働き、窒素はｎ型不純物として働く。そこで再結合センターを有する半導体層がｐ型の場合は、アルミニウムを窒素より多くドープする必要がある。例えばアルミニウムを１×１０21ａｔｏｍ／ｃｍ3程度まで増加させても良い。また再結合センターを有する半導体層がｎ型の場合は、窒素をアルミニウムより多くドープする必要がある。例えば窒素を１×１０21ａｔｏｍ／ｃｍ3程度まで増加させても良い。
【００３１】
本実施例に用いている発光性のワイドギャップ半導体による光バイポーラ半導体制御素子２０１の詳細な構造を図３、及び図４を用いて説明する。図３は図２における光バイポーラ半導体制御素子２０１の平面図であり、図４は図３の一部のIV-IV断面図である。図２の光バイポーラ半導体制御素子２０１は図３のII-II断面を示している。
【００３２】
図３及び図４において、光バイポーラ半導体制御素子２０１は、カソード電極２３１に厚さ約１００μｍのｎE型層２３２を形成し、その上に厚さ約７０μｍのｐB型層２３３を形成している。ｐB型層２３３の上に再結合センターを有する厚さ約３μｍのｎB型層２３４を形成する。ｎB型層２３４の図において両端部にそれぞれゲート電極２１６Ａを形成する。ｎB型層２３４には、アルミニウム原子を３．５×１０17ａｔｏｍ／ｃｍ3及び窒素原子を８×１０17ａｔｏｍ／ｃｍ3の濃度でドープしている。ｎB型層２３４の中央部にｐE型層２３５を形成し、その上にアノード電極２２０を設けている。このように構成した光バイポーラ半導体制御素子２０１のカソード電極２３１とアノード電極２２０間に、例えば１００Ａ／ｃｍ2の電流密度で通電したとき、オン電圧は５．２Ｖと比較的低い値であった。またこの通電状態での放射光の強さは約１６ミリワット（ｍＷ）であり、放射光の波長は約４７０ナノメータ（ｎｍ）であった。図３に示すように、光バイポーラ半導体制御素子２０１は、その外周領域に電界を緩和するための既知のターミネーション領域２３７が形成されている。光放射窓２１９の周囲はアノード電極２２０で取り囲まれており、光放射窓に対向するアノード電極２２０のないｐE型層を電流が十分流れるようにしている。
【００３３】
次に図１を参照して、光検出部１１１ａ、１１１ｂ、１１１ｃ、１１１ｄについて説明する。図において、光検出部１１１ａ〜１１１ｄは実質的に同じ構成を有するので、代表として光検出部１１１ａについて説明する。光検出部１１１ａの受光素子１０２ａには、抵抗１０３ａ及び直流電源１０４ａが直列に接続されている。抵抗１０３ａには、その両端の電圧を検出する電圧プローブ１０５ａが接続されている。電圧プローブ１０５ａは、抵抗１０３ａの両端の電圧を検出し、検出出力を検出回路１４に入力する。受光素子１０２ｂにも、受光素子１０２ａにおけるものと同様の構成の、抵抗１０３ｂ、直流電源１０４ｂ及び電圧プローブ１０５ｂが設けられており、電圧プローブ１０５ｂは検出出力を検出回路１４に出力する。光バイポーラ半導体制御素子であるサイリスタＴＨ１０１の放射光が受光素子１０２ａに入射すると、直流電源１０４ａから抵抗１０３ａを経て受光素子１０２ａに直流電流が流れる。そのため抵抗１０２ａの両端に電圧が発生し、この電圧が電圧プローブ１０５ａにより検出される。
【００３４】
図１の系統連系装置１００の光バイポーラ半導体制御素子のダイオードＤ１０１、Ｄ１０２は発光性のダイオードである。発光性のダイオードは、図２のバイポーラ半導体素子２０１にゲート電極２１６Ａを設けない構成とすることにより得られる。
【００３５】
ダイオードＤ１０１に電流が流れると、光を放射し、その放射光は受光素子１０２ｃに入射する。受光素子１０２ｃが放射光を受けると直流電源１０４ｃから抵抗１０３ｃを経て受光素子１０２ｃに電流が流れ、抵抗１０３ｃの両端の電圧が電圧プローブ１０５ｃにより検出される。電圧プローブ１０５ｃの検出出力は検出回路１４に入力される。ダイオードＤ１０２においても前記ダイオードＤ１０１と同様の動作をし、電圧プローブ１０５ｄの検出出力は検出回路１４に入力される。
【００３６】
図１、図５、図６、図７及び図８を参照して本実施例の系統連系装置の動作を説明する。図１に示す系統連系装置１００に故障がなく正常に動作しており（正常時という）、かつ受電母線３及びコジェネ母線５に異常がないとき（定常時という）、系統連系装置１００を流れる電流について図７を参照して説明する。図７は理解を容易にするために、系統連系装置１００のサイリスタＴＨ１０１、ＴＨ１０２及びダイオードＤ１０１、Ｄ１０２のみを示す略図であり、正弦波の波形１３１〜１３６は各部を流れる電流の変化を示す。波形１３２及び１３５は、母線１２ａ、１２ｂを流れる電流を示し、電力の供給状態に応じて、母線１２ａから母線１２ｂに電力が供給されるか、又は母線１２ｂから母線１２ａに電力が供給されている。
【００３７】
波形１３１及び１３３は、それぞれサイリスタＴＨ１０１及びＴＨ１０２を流れる電流を母線１２ａを零レベルとして示し、波形１３１は正の脈流であり、波形１３３は負の脈流である。同様にして波形１３４及び１３６は、それぞれダイオードＤ１０１及びＤ１０２を流れる電流を母線１２ｂを零レベルとして示し、波形１３４は負の脈流であり、波形１３６は正の脈流である。波形１３２及び１３５で示す電流によって、直流リアクトルＤＬには点線の矢印１２８及び１２９で示す一定方向の電流（直流）が流れる。直流リアクトルＤＬに直流電流が流れるため、直流リアクトルＤＬのインピーダンスの交流成分ωＬ（＝２πｆＬ；ｆは周波数、Ｌは直流リアクトルＤＬのインダクタンス）は零となり、母線１２ａ、１２ｂから見た伝達インピーダンスはほぼ零となる。直流リアクトルＤＬの放電時定数τ（＝Ｌ／Ｒ；Ｒは、直流リアクトルの直流抵抗と、サイリスタ及びダイオードの内部抵抗との和）を交流の周期の２．５倍以上の十分長い値にすると、直流リアクトルＤＬを流れる電流はほぼ一定の直流電流となる。
【００３８】
次に母線１２ａに短絡事故が発生した場合の系統連系装置の動作について説明する。短絡事故により母線１２ｂから母線１２ａに急速に電力が供給され直流リアクトルＤＬの電流が急増する。しかし放電時定数τによって直流リアクトルＤＬの電流の増大が抑制されるので、電流の急増によりサイリスタＴＨ１０１、ＴＨ１０２及びダイオードＤ１０１、Ｄ１０２の電流が過大になるのを防止できる。
【００３９】
図８の（ａ）はサイリスタＴＨ１０１を流れる電流を表し、同（ｂ）はサイリスタＴＨ１０２を流れる電流を表す実測による波形図であり、それぞれの縦軸は電流を示し、横軸は時刻を示す。図８（ａ）及び（ｂ）は、時刻８０ｍｓ（ミリ秒）から１２０ｍｓまでは、短絡事故発生前の定常状態の電流を示し、時刻１２０で短絡事故が発生し、その後の時刻１８０ｍｓまでの電流の変化を示す。
【００４０】
定常状態の時刻８０ｍｓから１２０ｍｓまでは、サイリスタＴＨ１０１とＴＨ１０２には、値が同じで位相が逆の交流電流が流れている。
時刻１２０ｍｓで短絡事故が発生すると、サイリスタＴＨ１０１とＴＨ１０２の電流は共に増大してゆき、短絡事故発生から２０ｍｓ後（５０Ｈｚの電源において１サイクル）の時刻１４０ｍｓでは電流値は定常時の約３倍になる。更に４０ｍｓ後の時刻１６０ｍｓでは電流値は定常時の約４．５倍になるが、それ以上増大することはない。以上のようにして直流リアクトルＤＬを有する系統連系装置は短絡時の電流の大幅な増大を抑制する限流機能を有する。限流後の所定時間内に、図示を省略した短絡継電器や地絡継電器の動作により出力されるオフ信号がサイリスタＴＨ１０１、ＴＨ１０２のゲートに印加されてサイリスタＴＨ１０１、ＴＨ１０２は１周期以内の短時間でオフになる。その結果コジェネ母線５は確実に受電母線３から切り離され、自家発電装置６が過負荷となることによる瞬時電圧低下を抑制して重要負荷は保護される。図８ではサイリスタＴＨ１０１及びＴＨ１０２の電流変化のみを示しているが、ダイオードＤ１０１の電流はサイリスタＴＨ１０２と同じであり、ダイオードＤ１０２の電流はサイリスタＴＨ１０１と同じである。
【００４１】
サイリスタＴＨ１０１、ＴＨ１０２及びダイオードＤ１０１、Ｄ１０２は「光バイポーラ半導体素子」であるので、これらに電流が流れると、電流値に比例した光を発する。その光はそれぞれの受光素子１０２ａ、１０２ｂ、１０２ｃ、１０２ｄで受光され、光の強さに応じた検出電圧がそれぞれの電圧プローブ１０５ａ、１０５ｂ、１０５ｃ、１０５ｄに印加される。各電圧プローブ１０５ａ〜１０５ｄでは、検出電圧が所定の閾値より大きいとき論理レベル「１」の検出信号を出力し、前記閾値以下のときは論理レベル「０」の検出信号を出力する。電圧プローブ１０５ａ〜１０５ｄの検出信号は検出回路１４に印加される。
【００４２】
検出回路１４の構成を図５に示す。検出回路１４は第１ゲート回路１２０と第２ゲート回路１２１を有している。第１ゲート回路１２０の出力と第２ゲート回路１２１の出力はアンドゲート回路１２２に入力され、アンドゲート回路１２２の出力は制御装置１５に入力される。
検出回路１４は、整流性素子であるサイリスタＴＨ１０１、ＴＨ１０２、及びダイオードＤ１０１、Ｄ１０２で構成されるブリッジ回路の対向する整流性素子、例えばサイリスタＴＨ１０１とダイオードＤ１０２、又はサイリスタＴＨ１０２とダイオードＤ１０１、が交流電流の半サイクル毎に同時にオン・オフしていることを検出する「第１の検出」を行う。また前記ブリッジ回路の隣り合う整流性素子、例えばサイリスタＴＨ１０１とダイオードＤ１０１、サイリスタＴＨ１０１とサイリスタＴＨ１０２、ダイオードＤ１０１とダイオードＤ１０２、又はサイリスタＴＨ１０２とダイオードＤ１０２、が前記半サイクル毎に交互にオン・オフしていることを検出する「第２の検出」を行う。検出回路１４は、前記第１及び第２の検出が共に行われたとき、各整流性素子は正常であると判定する。また検出回路１４は、前記第１及び第２の検出のいずれかが行われなかったとき、各整流性素子のいずれかが異常であると判定する。
【００４３】
第１ゲート回路１２０は、２つの２入力アンドゲート１２０ａ及び１２０ｂと、１つの２入力エクスクルーシブオアゲート１２０ｃを有している。アンドゲート１２０ａには電圧プローブ１０５ａ及び１０５ｄの検出信号が入力される（以下、検出信号１０５ａ、１０５ｄという）。アンドゲート１２０ｂには電圧プローブ１０５ｂ及び１０５ｃの検出信号が入力される（以下、検出信号１０５ｂ、１０５ｃという）。アンドゲート１２０ａ及び１２０ｂの出力は、エクスクルーシブオアゲート１２０ｃにそれぞれ入力されている。
【００４４】
第２ゲート回路１２１は２つの２入力エクスクルーシブノアゲート１２１ａ及び１２１ｂと、１つのアンドゲート１２１ｃを有する。エクスクルーシブノアゲート１２１ａに検出信号１０５ａ及び１０５ｄが入力され、エクスクルーシブノアゲート１２１ｂに検出信号１０５ｂ及び１０５ｃが入力される。エクスクルーシブノアゲート１２１ａ及び１２１ｂの出力はアンドゲート１２１ｃに入力される。エクスクルーシブオアゲート１２０ｃ及びアンドゲート１２１ｃの出力は２入力アンドゲート１２２に入力される。
【００４５】
系統連系装置が正常で（正常時）かつ受電母線３及びコジェネ母線５に異常がないとき（定常時）の検出回路１４及び制御装置１５の動作について説明する。系統連系装置１００の正常時には、検出信号１０５ａ、１０５ｄが「１」のとき検出信号１０５ｂ、１０５ｃは「０」であり、商用電源線２及び自家発電装置６の周波数（例えば５０Ｈｚ又は６０Ｈｚ）で「１」と「０」を交互に繰り返している。第１ゲート回路１２０では、アンドゲート１２０ａ、１２０ｂの出力はそれぞれ「１」、「０」又は「０」、「１」となり、エクスクルーシブオアゲート１２０ｃの出力は常に「１」となる。
【００４６】
第２ゲート回路１２１では、エクスクルーシブノアゲート１２１ａ及び１２１ｂの出力は常に「１」であり、従ってアンドゲート１２１ｃの出力も常に「１」となる。アンドゲート１２２には「１」、「１」が入力され、出力は「１」となる。出力「１」は制御装置１５に入力される。制御装置１５では「１」が入力されているときは制御出力を出さない。
図６の（ａ）及び（ｂ）を参照して、系統連系装置のサイリスタＴＨ１０１、ＴＨ１０２及びダイオードＤ１０１、Ｄ１０２のいずれかが故障した場合について説明する。故障には、電流が正逆両方向に流れる「導通破壊」と、正逆とも電流が流れない「非導通破壊」がある。
【００４７】
図６の（ａ）は、サイリスタＴＨ１０１が、「導通破壊」に陥った場合の電流の流路を示す略図である。サイリスタＴＨ１０１が導通破壊に陥ったため交流の正及び負のサイクルの電流はともにサイリスタＴＨ１０１を通り、ある程度のインピーダンスを有する直流リアクトルＤＬを経てサイリスタＴＨ１０２を流れる電流は大幅に減少するか流れなくなる。その結果、サイリスタＴＨ１０１を交流が全波に渡って流れ、検出出力１０５ａは常時「１」となる。また検出出力１０５ｂは常時「０」となる。ダイオードＤ１０１、Ｄ１０２は正常に動作しているので最初の半サイクルでは、それぞれの検出出力１０５ｃ、１０５ｄは、検出出力１０５ｄが「１」であれば検出出力１０５ｃは「０」となり、検出出力１０５ｄが「０」であれば検出出力１０５ｃは「１」となる。従って検出出力１０５ａ、１０５ｄ、１０５ｂ、１０５ｃの出力の組合せは「１」「１」「０」「０」と「１」「０」「０」「１」の２通りとなる。
【００４８】
最初の半サイクルでは、出力「１」「１」「０」「０」となり、アンドゲート１２０ａは「１」、アンドゲート１２０ｂは「０」を出力し、エクスクルーシブオアゲート１２０ｃは「１」を出力する。またエクスクルーシブノアゲート１２１ａは「１」、エクスクルーシブノアゲート１２１ｂは「１」を出力し、アンドゲート１２１ｃは「１」を出力する。従ってアンドゲート１２２は「１」を出力するので、この半サイクルでは故障を判別することはできない。次の半サイクルで出力「１」「０」「０」「１」の組合せになり、アンドゲート１２０ａは「０」、アンドゲート１２０ｂも「０」を出力し、エクスクルーシブオアゲート１２０ｃは「０」を出力する。またエクスクルーシブノアゲート１２１ａ、１２１ｂとも「０」を出力し、アンドゲート１２１ｃも「０」を出力するため、アンドゲート１２２は故障を示す「０」を出力する。このようにして１サイクル以内で故障を判別することができる。
【００４９】
次に非導通破壊の場合を説明する。図６の（ｂ）に示すようにＴＨ１０１が非導通破壊したとすると、検出出力１０５ａ、１０５ｄは常に「０」となる。この時検出出力１０５ｂ、１０５ｃは正常に動作しているのでそれぞれ「１」「０」となり、検出出力１０５ｂが「１」ならば検出出力１０５ｃも「１」となり、検出出力１０５ｂが「０」ならば検出出力１０５ｃも「０」となる。従って検出出力１０５ａ、１０５ｄ、１０５ｃ、１０５ｂの出力の組合せは「０」「０」「１」「１」と「０」「０」「０」「０」の２通りとなる。
【００５０】
最初の半サイクルでは出力「０」」「０」「１」「１」となり、アンドゲート１２０ａは「０」、アンドゲート１２０ｂは「１」を出力し、エクスクルーシブオアゲート１２０ｃは「１」を出力する。エクスクルーシブノアゲート１２１ａは「１」、エクスクルーシブノアゲート１２１ｂは「１」を出力するので、アンドゲート１２１ｃは「１」を出力し、アンドゲート１２２は「１」を出力する。従ってこの半サイクルでは故障を判別することはできない。次の半サイクルで出力「０」「０」「０」「０」の組合せになり、アンドゲート１２０ａは「０」、アンドゲート１２０ｂも「０」を出力し、エクスクルーシブオアゲート１２０ｃは「０」を出力する。またエクスクルーシブノアゲート１２１ａ、１２１ｂは「１」を出力し、アンドゲート１２１ｃは「１」を出力する。従ってアンドゲート１２２は故障を示す「０」を出力する。このようにして１サイクル以内で故障を判別することができる。
アンドゲート１２２の出力は制御装置１５に入力される。制御装置１５にアンドゲート１２２から出力「０」が入力されると制御装置１５から遮断手段である遮断器１３に遮断信号が出され、遮断器１３は母線１２ａを受電母線３から遮断する。これにより、系統連系装置１００のブリッジ回路を構成するサイリスタＴＨ１０１、ＴＨ１０２及びダイオードＤ１０１、Ｄ１０２等のいずれかの整流性素子の故障を判定することができる。
【００５１】
＜＜第２実施例＞＞
本発明の第２実施例の系統連系装置を図９を参照して説明する。第２実施例の系統連系装置１４０は、ブリッジを構成する４つのスイッチング素子がサイリスタＴＨ１０１、ＴＨ１０２、ＴＨ１０３、ＴＨ１０４によって構成されている。サイリスタＴＨ１０１及び１０２は前記第１実施例の系統連系装置と同様のものであり、それぞれの受光素子１０２ａ及び１０２ｂも同様のものである。サイリスタＴＨ１０３及びＴＨ１０４もサイリスタＴＨ１０１及びＴＨ１０２と同様のものであり、サイリスタＴＨ１０３及びＴＨ１０４にも、前記第１実施例におけるものと同じ光検出部１０２ｃ及び１０２ｄがそれぞれ組み合わされている。
本実施例の系統連系装置１４０ではブリッジを構成する４つの素子が、制御可能なサイリスタＴＨ１０１〜ＴＨ１０４であるので以下の利点がある。
【００５２】
例えば図１の系統連系装置でサイリスタＴＨ１０１またはＴＨ１０２が導通故障（素子が常に導通したままの状態となる故障）した状態で受電母線３に短絡や地絡が発生すると直流リアクトルＤＬによる限流が行われず遮断器１３が働いて受電母線３をコジェネ母線５から切り離すまでの間の短時間は系統連系装置を電流が流れることがある。
本実施例の系統連系装置では受電母線３に短絡や地絡が発生したときは、４つのサイリスタＴＨ１０１〜ＴＨ１０４をすべてオフにすることにより、受電母線３とコジェネ母線５とを高速かつ確実に切り離すことができる。従ってコジェネ母線５に接続されている装置への悪影響を回避することができる。
【００５３】
＜＜第３実施例＞＞
図１０は本発明の第３実施例の系統連系装置１５０の回路図である。本実施例の系統連系装置１５０では、ブリッジを構成する４つの半導体素子として発光性のダイオードＤ１０１、Ｄ１０２、Ｄ１０３、Ｄ１０４を用いており、それ以外の構成は図９に示す前記第２実施例の系統連系装置と同様である。ダイオードＤ１０１〜Ｄ１０４はサイリスタのような制御機能を有しないが、構成が簡単で安価であるので、系統連系装置のコスト低減を図ることができる。
【００５４】
以上、本発明の系統連系装置の実施例について説明したが、本発明はさらに多くの適用範囲あるいは派生構造をカバーするものである。例えば、ワイドギャップ半導体材料を用いた発光性のダイオードやサイリスタの代わりにＧＴＯやエミッタスイッチサイリスタや静電誘導サイリスタ等の他の発光性のワイドギャップ半導体バイポーラ制御素子を用いてもよく、またＳｉ基板の上に積層された複数のワイドギャップ半導体層で形成された発光性のバイポーラ制御素子を用いてもよい。前記サイリスタやＧＴＯは、Ｓｉやワイドギャップ半導体材料で形成されたＭＯＳＦＥＴ等のユニポーラ素子と、ワイドギャップ半導体材料で形成されたバイポーラ制御素子を組み合わせた発光性のハイブリッド素子でもよい。例えばワイドギャップ半導体材料を用いたバイポーラトランジスタのエミッタとコレクタ間に、スイッチ素子としてＳｉ−ＭＯＳＦＥＴを接続したハイブリッド構成の素子等を用いてもよい。ワイドギャップ半導体材料としてはＳｉＣのほかに窒化ガリウム（ＧａＮ）を用いてもよい。受光素子はＳｉホトダイオードの他にホトトランジスタやＣｄＳ光導電素子を用いてもよく、ＳｉＣホトダイオード等のワイドギャップ半導体材料を用いた受光素子を用いてもよい。
ブリッジを構成する整流性素子にシリコンのバイポーラ半導体素子を用いてもよい。この場合には、シリコンのバイポーラ半導体素子に並列に、ホトカプラと抵抗の直列接続体を接続し、ホトカプラの出力を検出回路１４に入力すればよい。
【産業上の利用可能性】
【００５５】
本発明は系統連系装置の故障の検出に利用可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施例の系統連系装置の回路図
【図２】本発明のパワー半導体素子回路に用いる、バイポーラ半導体制御素子と受光素子を含む光バイポーラ半導体制御装置のパッケージの断面図
【図３】本発明の第１実施例に用いるバイポーラ半導体制御素子の上面図
【図４】図３のIV-IV断面図
【図５】検出回路の回路図
【図６】本発明の第１実施例の系統連系装置における素子破壊時の動作を示す略図であり、（ａ）は導通破壊時、（ｂ）は非導通破壊時の電流経路を示す図
【図７】本発明の第１実施例の系統連系装置の定常運転時の電流を示す略図
【図８】（ａ）及び（ｂ）は本発明の第１実施例の系統連系装置のサイリスタの電流を示す波形図
【図９】本発明の第２実施例の系統連系装置の回路図
【図１０】本発明の第３実施例の系統連系装置の回路図
【図１１】従来の系統連系装置の構成を示す回路図
【符号の説明】
【００５７】
１、１００、１４０、１５０  系統連系装置
２  商用電源線
３  受電母線
４  配電線
５  コジェネ母線
６  自家発電装置
７  配電線
１２  母線
１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ  放射光
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ  受光素子
１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ  抵抗
１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ  直流電源
１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ  電圧プローブ
２０１  光バイポーラ半導体制御素子
２０２  受光素子
２０２Ａ  アノード端子
２０９Ａ  カソード電極
２０９Ｂ  カソード端子
２１３Ａ  カソード端子
２１４Ａ  アノード端子
２１６  ゲート端子
２３１  アノード電極
２３２、２３４  ｎ型層
２３３、２３５  ｐ型層
２３７  ターミネーション領域
２４３  光ファイバ
２００  パッケージ
【図１】
2006115669.tif 000003
【図２】
2006115669.tif 000004
【図３】
2006115669.tif 000005
【図４】
2006115669.tif 000006
【図５】
2006115669.tif 000007
【図６】
2006115669.tif 000008
【図７】
2006115669.tif 000009
【図８】
2006115669.tif 000010
【図９】
2006115669.tif 000011
【図１０】
2006115669.tif 000012
【図１１】
2006115669.tif 000013