(57)【要約】【課題】  負荷のオープン異常を駆動の異常と区別して判断し、適切な処理の選択などを可能にする。【解決手段】  ＭＯＳトランジスタ１２が負荷１１に駆動電力を供給しないように制御されている期間に、スイッチ２０からオープン検知抵抗１３を介して負荷１１に非駆動電力を供給させ、負荷１１を接続する接続端子２１に出力される電位を検出し、負荷１１が正常時よりも高インピーダンス側となることに対応する所定電位が検出されるとき、ダイアグ異常検出と判断する。スイッチ２０をオフにして、負荷１１への非駆動電力の供給を停止させれば所定電位が検出されなくなるか否かで、負荷の異常かＭＯＳ常時オンの異常かを、それぞれ判断するので、故障モードを細分化し、負荷のオープン異常を駆動の異常と区別して判断することができる。異常判断手段の判断結果に基づいて、適切な処理の選択が可能となる。【選択図】      図１
2006279866.tif 000002
【特許請求の範囲】
【請求項１】
接続端子を介して負荷に接続され、前記負荷を駆動させる負荷駆動素子と、
前記負荷の異常時に前記接続端子に接続されていると、前記接続端子から所定の電位を出力させる異常検知素子とを含み、
前記接続端子から前記所定の電位が出力されるか否かにより前記負荷の異常か否かが検出されてなる負荷駆動装置において、
前記負荷駆動素子の非駆動時に、前記接続端子に前記異常検知素子を接続し、前記接続端子から前記所定の電位が出力される場合に、前記異常検知素子の前記接続端子への接続を遮断するスイッチング手段が備えられ、
前記スイッチング手段により前記異常検知素子の接続が遮断されるときの前記接続端子の電位が前記所定電位であるか否かによって、前記負荷の異常が判断されてなることを特徴とする負荷駆動装置。
【請求項２】
前記接続端子に出力される電位に基づいて、前記負荷の異常の判断を行う異常判断手段をさらに含むとを特徴とする請求項１記載の負荷駆動装置。
【請求項３】
前記異常判断手段は、前記スイッチング手段が前記異常検知素子の前記接続端子への接続を遮断することと、再接続することとを複数回繰返してから、前記異常の判断を行うことを特徴とする請求項２記載の負荷駆動装置。
【請求項４】
前記異常判断手段が前記異常の判断を行った後で、
前記スイッチング手段によって前記異常検知素子を前記接続端子に接続することを特徴とする請求項２または３記載の負荷駆動装置。
【請求項５】
複数の負荷の各負荷に対して、前記負荷駆動素子、前記接続端子、前記異常検知素子および前記スイッチング手段がそれぞれ設けられ、
複数の負荷に対して駆動用の電力を供給するか否かの制御を共通に行うことが可能な共通スイッチング手段が設けられ、
各異常判断手段は、前記スイッチング手段により前記異常検知素子の接続が遮断されるときの前記接続端子の電位が前記所定電位であるか否かに応じて、前記負荷駆動素子の異常または前記負荷の異常とそれぞれ判断し、
いずれかの異常判断手段によって前記負荷駆動素子の異常と判断されるときは共通スイッチング手段が電力の供給を停止し、前記負荷の異常と判断されるときは共通スイッチング手段が電力の供給を継続するように制御されることを特徴とする請求項２〜４のいずれか１つに記載の負荷駆動装置。
【請求項６】
前記複数の負荷の各負荷に対して設けられるスイッチング手段は、前記異常検知素子を各接続端子へ接続するか否かを、個別に制御可能であることを特徴とする請求項５記載の負荷駆動装置。
【請求項７】
前記複数の負荷の各負荷に対して設けられるスイッチング手段は、前記各異常検知素子を前記各接続端子に接続するか否かを、全体として同時に制御可能であることを特徴とする請求項５または６記載の負荷駆動装置。
【請求項８】
前記負荷駆動素子は、
半導体スイッチング素子と、
半導体スイッチング素子の駆動回路とを含み、
前記異常判断手段は、駆動回路に、半導体スイッチング素子を制御する制御信号を、予め設定されるプログラムに従って発生させて与えるマイクロコンピュータを含み、
マイクロコンピュータは、前記負荷に印加される電圧と、駆動回路に与える制御信号とに基づいて、前記負荷の異常か負荷駆動素子の異常かを判断することを特徴とする請求項２〜８のいずれか１つに記載の負荷駆動装置。
【請求項９】
負荷を駆動させるための負荷駆動素子と、
負荷駆動素子を制御する制御信号を、予め設定されるプログラムに従って発生するマイクロコンピュータと、
負荷駆動素子の両端に接続可能で、接続状態では負荷の異常時に、負荷駆動素子と負荷との接続端子から所定の電位を出力させる抵抗と、
前記抵抗を前記負荷駆動素子の両端に接続するか否かを、前記マイクロコンピュータによって制御されるスイッチング手段とを含み、
前記マイクロコンピュータは、前記負荷駆動素子の非駆動時に、前記抵抗が前記負荷駆動素子の両端に接続されており、前記接続端子から前記所定の電位が出力される場合に、前記スイッチング手段を制御して前記抵抗の接続を遮断するときの前記接続端子の電位が前記所定電位であるか否かによって、前記負荷駆動素子の異常か前記負荷の異常かを判断することを特徴とする負荷駆動装置。
【請求項１０】
前記接続端子から出力される電位が前記所定の電位か否かを判断した結果を論理レベルで出力する電位検出手段をさらに含み、
前記マイクロコンピュータは、電位検出手段から出力される論理レベルに基づいて前記判断を行うことを特徴とする請求項８または９記載の負荷駆動装置。
【請求項１１】
前記マイクロコンピュータは、前記負荷への駆動の要求時に、前記スイッチング手段を制御して前記異常の判断を行うことを特徴とする請求項８〜１０のいずれか１つに記載の負荷駆動装置。
【請求項１２】
前記マイクロコンピュータは、前記プログラムの通常動作時に、前記スイッチング手段を制御して、前記異常の判断を行うことを特徴とする請求項８〜１１のいずれか１つに記載の負荷駆動装置。
【請求項１３】
前記マイクロコンピュータは、前記負荷駆動素子を制御して前記負荷を駆動するタイミングとは独立したタイミングで、前記スイッチング手段を制御して前記異常の判断を行うことを特徴とする請求項８〜１２のいずれか１つに記載の負荷駆動装置。
【請求項１４】
前記マイクロコンピュータに代えて、前記マイクロコンピュータと等価な機能を有するハードロジックを備えることを特徴とする請求項８〜１３のいずれか１つに記載の負荷駆動装置。
【請求項１５】
前記負荷駆動素子は、ハイサイド側に接続されることを特徴とする請求項１〜１４のいずれか１つに記載の負荷駆動装置。
【請求項１６】
前記負荷駆動素子は、Ｎチャネル型ＭＯＳトランジスタであることを特徴とする請求項１５記載の負荷駆動装置。
【請求項１７】
前記負荷駆動素子は、ローサイド側に接続されることを特徴とする請求項１〜１４のいずれか１つに記載の負荷駆動装置。
【請求項１８】
前記負荷の異常は負荷の断線による負荷オープンであり、
前記負荷駆動素子の異常は、負荷を駆動しないように制御されている間にも駆動する常時オン故障であることを特徴とする請求項１〜１７のいずれか１つに記載の負荷駆動装置。
【請求項１９】
前記異常検知素子は、前記負荷を駆動する電力を制限して前記負荷オープン時に前記接続端子から前記所定の電位を出力させる抵抗であることを特徴とする請求項１〜１８のいずれか１つに記載の負荷駆動装置。
【請求項２０】
前記異常検知素子は、前記負荷オープン時に前記接続端子に前記所定の電位を出力するための電流を発生する電流源であり、
前記スイッチング手段は、電流源からの電流を接続端子に供給するか否かを制御可能であることを特徴とする請求項１〜１９のいずれか１つに記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力が与えられると作動する負荷を駆動するとともに、異常状態を判断可能な負荷駆動装置に関する。
【背景技術】
【０００２】
従来から、各種電子制御ユニット（ＥＣＵ）などによる負荷の駆動では、金属酸化物半導体電界効果トランジスタ（以下、「ＭＯＳトランジスタ」と略称する）などの半導体スイッチング素子を論理的に制御して、負荷に電力を供給したり供給を停止させたりしている。このような駆動では、負荷や半導体スイッチング素子を異常状態から保護する必要がある。異常状態のうち、負荷に短絡などが生じると過大な電流が流れやすくなる。半導体スイッチング素子と、その駆動回路と、過大電流からの保護回路などを一体化したＩＰＤ（Inteligent Power Device ）なども製品化され、広く使用されている。ＩＰＤは、代表的な半導体スイッチング素子であるＭＯＳトランジスタに保護機能と異常通知の機能を追加したものであり、単独の半導体スイッチング素子よりも使いやすくなっている。
【０００３】
負荷に断線などが生じると、オープン異常となる。オープン異常では、負荷には電流が流れないので、半導体スイッチング素子を保護する必要性は少ない。しかしながら、負荷を作動させることができなくなるので、負荷を制御するシステム全体としては、異常として検出し、適切な処理を行う必要がある。負荷の断線などの異常状態を検出可能な負荷駆動回路も知られている（たとえば、特許文献１参照）。
【０００４】
図１４は、特許文献１での負荷の異常検出と同様な考え方を適用する負荷駆動装置の概略的な構成を示す。負荷１は、半導体スイッチング素子であるＭＯＳトランジスタ２を介して供給される電力で駆動される。ＭＯＳトランジスタ２のソース・ドレイン間には、並列にオープン検知抵抗３が接続されている。ＭＯＳトランジスタ２のスイッチング状態は、マイクロコンピュータ（以下、「マイコン」と略称する）４がドライバ５を介して制御する。負荷１には並列に、いわゆるフリーホイール作用を行うダイオード６が接続される。負荷１に印加される電圧は、抵抗７，８，９による分圧回路を介して、マイコン４の診断（ＤＩＡＧ）端子に入力される。
【０００５】
図１５は、図１４のマイコン４が行う診断動作を示す。時刻ｔ１でドライバ５にＬｏレベルからＨｉレベルに遷移する制御信号を与えて、Ｐチャネル型のＭＯＳトランジスタ２のゲートにインバータとしてのドライバ５から低いレベルの制御電圧を出力させると、ＭＯＳトランジスタ２は導通状態となり、負荷１に電流が流れて、ＤＩＡＧ端子への入力もＬｏレベルからＨｉレベルに遷移する。時刻ｔ２で、ドライバ５に与える制御信号をＨｉレベルからＬｏレベルに遷移させると、ＤＩＡＧ端子への入力もＨｉレベルからＬｏレベルに遷移し、正常領域の動作であることが判る。
【０００６】
たとえば、時刻ｔ３〜ｔ４の期間に、負荷１にオープン異常が発生すると、ドライバ５にはＬｏレベルの制御信号を与えているにもかかわらず、たとえば時刻ｔ３で、ＤＩＡＧ端子への入力がＬｏレベルからＨｉレベルに遷移する。ＭＯＳトランジスタ２は非導通状態であっても、負荷１にはオープン検知抵抗３を介して電流が流れ、ＤＩＡＧ端子への入力がＨｉレベルになるからである。オープン検知抵抗３を接続しない場合は、このようなＤＩＡＧ端子への入力は得られない。ただし、たとえば、時刻ｔ５〜ｔ６の期間に、ＭＯＳトランジスタ２がオンになるＭＯＳ常時オン故障が生じると、時刻ｔ５でＤＩＡＧ端子への入力がＬｏレベルからＨｉレベルに遷移し、負荷１のオープン異常と同様に変化してしまう。
【０００７】
【特許文献１】特開２００３−４６３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１４に示すような負荷１のオープン異常検出では、図１５に示すように、ＭＯＳ常時オン故障と区別をすることができない。負荷１のオープン異常は、負荷１自体の断線や、負荷１への配線系統の断線などが原因で生じる。ＭＯＳ常時オン故障は、ＭＯＳトランジスタ２自体のオン故障や、マイコン４やドライバ５の端子の異常などが原因で生じる。ただし、ＭＯＳトランジスタ２は、厳重に管理されている半導体製造プロセスで製造されており、通常の使用条件で素子自体が常時オンになる可能性は非常に小さい。また、マイコン４やドライバ５の端子の異常などの発生確率も、負荷１の断線などの発生確率から比較すれば、一般には小さくなる。
【０００９】
負荷１は、過酷な環境で使用される可能性があり、他の構成要素に比較すれば、寿命も短い可能性があるので、オープン異常が最も起りやすい。負荷１がオープンすると、負荷１が担当する機能が停止する。負荷１が正常で、ＭＯＳトランジスタ２が常時オンになると、負荷１の駆動が連続して行われ、負荷１が担当する機能を停止させることができなくなる。一般に、負荷１が担当する機能が停止する場合と機能を停止させることができなくなる場合とのうちの一方が他方に比較して影響が大きい。マイコン４は、いずれの異常かを区別することができないので、たとえば駆動用電力を遮断するような、より影響が大きい異常でも重大な結果とならないようなフェールセーフ処理を行う。しかしながら、影響が小さい異常に対しては、過剰な処理となってしまう。
【００１０】
本発明の目的は、負荷のオープン異常を駆動の異常と区別するなどの細分化した異常の判断で、適切な処理の選択などが可能な負荷駆動装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、接続端子を介して負荷に接続され、前記負荷を駆動させる負荷駆動素子と、
前記負荷の異常時に前記接続端子に接続されていると、前記接続端子から所定の電位を出力させる異常検知素子とを含み、
前記接続端子から前記所定の電位が出力されるか否かにより前記負荷の異常か否かが検出されてなる負荷駆動装置において、
前記負荷駆動素子の非駆動時に、前記接続端子に前記異常検知素子を接続し、前記接続端子から前記所定の電位が出力される場合に、前記異常検知素子の前記接続端子への接続を遮断するスイッチング手段が備えられ、
前記スイッチング手段により前記異常検知素子の接続が遮断されるときの前記接続端子の電位が前記所定電位であるか否かによって、前記負荷の異常が判断されてなることを特徴とする負荷駆動装置である。
【００１２】
本発明に従えば、負荷駆動装置は、負荷駆動素子と異常検知素子とを含み、スイッチング手段が備えられる。負荷駆動素子は、接続端子を介して負荷に接続され、負荷を駆動させる。異常検知素子は、接続端子に接続されると、負荷の異常時に接続端子から所定の電位を出力させる。スイッチング手段は、負荷駆動素子の非駆動時に、接続端子に異常検知素子を接続し、接続端子から所定の電位が出力される場合に、異常検知素子の前記接続端子への接続を遮断する。負荷駆動装置では、スイッチング手段により異常検知素子の接続が遮断されるときの接続端子の電位が所定電位であるか否かによって、負荷の異常が判断されるので、負荷のオープンなどの異常を駆動の異常などの他の異常と区別する細分化した異常の判断で、適切な処理の選択などが可能となる。
【００１３】
また本発明は、前記接続端子に出力される電位に基づいて、前記負荷の異常の判断を行う異常判断手段をさらに含むとを特徴とする。
【００１４】
本発明に従えば、接続端子に出力される電位に基づいて、負荷の異常の判断を行う異常判断手段をさらに含むので、異常モード判断の細分化で、負荷のオープンなどの異常を他の異常と区別して判断することができる。異常判断手段の判断結果に基づいて、異常に対する処理を選択するようにすれば、異常に対応した適切な処理の選択が可能となる。
【００１５】
また本発明で、前記異常判断手段は、前記スイッチング手段が前記異常検知素子の前記接続端子への接続を遮断することと、再接続することとを複数回繰返してから、前記異常の判断を行うことを特徴とする。
【００１６】
本発明に従えば、異常判断手段は、スイッチング手段が異常検知素子の接続端子への接続を遮断することと、再接続することとを複数回繰返してから異常の判断を行うので、判断の精度を高め、確実な判断を行うことができる。
【００１７】
また本発明は、前記異常判断手段が前記異常の判断を行った後で、
前記スイッチング手段によって前記異常検知素子を前記接続端子に接続することを特徴とする。
【００１８】
本発明に従えば、異常判断手段は、異常の判断を行った後で、スイッチング手段によって異常検知素子を接続端子に接続するので、異常と判断されなかった後でも、異常の判断を継続して行うことができる。
【００１９】
また本発明は、複数の負荷の各負荷に対して、前記負荷駆動素子、前記接続端子、前記異常検知素子および前記スイッチング手段がそれぞれ設けられ、
複数の負荷に対して駆動用の電力を供給するか否かの制御を共通に行うことが可能な共通スイッチング手段が設けられ、
各異常判断手段は、前記スイッチング手段により前記異常検知素子の接続が遮断されるときの前記接続端子の電位が前記所定電位であるか否かに応じて、前記負荷駆動素子の異常または前記負荷の異常とそれぞれ判断し、
いずれかの異常判断手段によって前記負荷駆動素子の異常と判断されるときは共通スイッチング手段が電力の供給を停止し、前記負荷の異常と判断されるときは共通スイッチング手段が電力の供給を継続するように制御されることを特徴とする。
【００２０】
本発明に従えば、複数の負荷の各負荷に対して、負荷駆動素子、接続端子、異常検知素子およびスイッチング手段がそれぞれ設けられるので、各負荷を各駆動素子で独立に駆動、各スイッチング手段の制御で異常の判断を独立に行うことができる。複数の負荷に対して電力を供給するか否かの制御を共通に行うことが可能な共通スイッチング手段が設けられるので、重大な異常との判断時には、共通スイッチング手段を制御して、複数の負荷に対する電力の供給を同時に停止させることができる。各負荷のみに関する異常との判断時には、異常判断の対象となる負荷のみへの駆動の停止をその負荷を駆動する負荷駆動素子の制御で行わせることができるので、共通スイッチング手段は電力の供給を続け、他の負荷については駆動を続けることができる。
【００２１】
また本発明で、前記複数の負荷の各負荷に対して設けられるスイッチング手段は、前記異常検知素子を各接続端子へ接続するか否かを、個別に制御可能であることを特徴とする。
【００２２】
本発明に従えば、複数の負荷の各負荷に対して設けられるスイッチング手段は、異常検知素子を各接続端子へ接続するか否かを、個別に制御可能であるので、各負荷に対して異常の判断を、それぞれ適切なタイミングで行うことができる。
【００２３】
また本発明で、前記複数の負荷の各負荷に対して設けられるスイッチング手段は、前記各異常検知素子を前記各接続端子に接続するか否かを、全体として同時に制御可能であることを特徴とする。
【００２４】
本発明に従えば、複数の負荷の各負荷に対して設けられるスイッチング手段は、異常検知素子の接続端子へ接続するか否かを、全体として同時に制御可能であるので、小規模な回路構成で、異常の判断を適切に行うことができる。
【００２５】
また本発明で、前記負荷駆動素子は、
半導体スイッチング素子と、
半導体スイッチング素子の駆動回路とを含み、
前記異常判断手段は、駆動回路に、半導体スイッチング素子を制御する制御信号を、予め設定されるプログラムに従って発生させて与えるマイクロコンピュータを含み、
マイクロコンピュータは、前記負荷に印加される電圧と、駆動回路に与える制御信号とに基づいて、前記負荷の異常か負荷駆動素子の異常かを判断することを特徴とする。
【００２６】
本発明に従えば、負荷駆動素子は、半導体スイッチング素子と、半導体スイッチング素子の駆動回路とを含むので、負荷に供給する電力を、半導体スイッチング素子の駆動レベルに達しないような論理信号に基づいても、容易に制御することができる。異常判断手段は、駆動回路に、半導体スイッチング素子を制御する制御信号を、予め設定されるプログラムに従って発生させて与えるマイクロコンピュータを含むので、負荷をプログラムに従って駆動することができる。マイクロコンピュータは、負荷に印加される電圧と、駆動回路に与える制御信号とに基づいて、負荷の異常か負荷駆動素子の異常かを判断するので、異常を適切に判断することができる。
【００２７】
さらに本発明は、
負荷を駆動させるための負荷駆動素子と、
負荷駆動素子を制御する制御信号を、予め設定されるプログラムに従って発生するマイクロコンピュータと、
負荷駆動素子の両端に接続可能で、接続状態では負荷の異常時に、負荷駆動素子と負荷との接続端子から所定の電位を出力させる抵抗と、
前記抵抗を前記負荷駆動素子の両端に接続するか否かを、前記マイクロコンピュータによって制御されるスイッチング手段とを含み、
前記マイクロコンピュータは、前記負荷駆動素子の非駆動時に、前記抵抗が前記負荷駆動素子の両端に接続されており、前記接続端子から前記所定の電位が出力される場合に、前記スイッチング手段を制御して前記抵抗の接続を遮断するときの前記接続端子の電位が前記所定電位であるか否かによって、前記負荷駆動素子の異常か前記負荷の異常かを判断することを特徴とする負荷駆動装置である。
【００２８】
本発明に従えば、負荷駆動装置は、負荷駆動素子と、マイクロコンピュータと、抵抗と、スイッチング手段とを含む。負荷駆動素子は、マイクロコンピュータが予め設定されるプログラムに従って発生する制御信号で、制御されながら負荷を駆動する。スイッチング手段は、抵抗を、負荷駆動素子の両端に接続するか否かを、マイクロコンピュータによって制御される。マイクロコンピュータは、負荷駆動素子が負荷を駆動しない期間に、スイッチング手段によって抵抗を負荷駆動素子の両端に接続し、負荷のオープン異常などを検知可能にすることができる。マイクロコンピュータは、抵抗を負荷駆動素子の両端に接続して、接続端子から所定の電位が出力されるとき、スイッチング手段を制御して、抵抗を負荷駆動素子の両端に接続しないようにしても、接続端子から所定の電位が出力されるか否かで、負荷駆動素子の異常か負荷の異常かを判断するので、異常の判断を細分化して、適切な処理を選択可能となる。
【００２９】
また本発明は、前記接続端子から出力される電位が前記所定の電位か否かを判断した結果を論理レベルで出力する電位検出手段をさらに含み、
前記マイクロコンピュータは、電位検出手段から出力される論理レベルに基づいて前記判断を行うことを特徴とする。
【００３０】
本発明に従えば、電位検出手段で所定の電位か否かを判断した結果を論理レベルでマイクロコンピュータに入力するので、マイクロコンピュータでの処理を簡略化することができる。
【００３１】
また本発明で、前記マイクロコンピュータは、前記負荷への駆動の要求時に、前記スイッチング手段を制御して前記異常の判断を行うことを特徴とする。
【００３２】
本発明に従えば、負荷への駆動の要求時に、スイッチング手段を制御しての異常の判断を行うので、負荷の異常と負荷駆動素子の異常などとが生じていないことを確認して負荷を駆動することができる。
【００３３】
また本発明で、前記マイクロコンピュータは、前記プログラムの通常動作時に、前記スイッチング手段を制御して、前記異常の判断を行うことを特徴とする。
【００３４】
本発明に従えば、マイクロコンピュータは、プログラムの通常動作時に、スイッチング手段を制御しての異常の判断を行うので、異常の判断を通常動作の一つとしてプログラムを設定することができ、割込み動作などでの異常の判断を行わずに、ソフトウエアを単純化することができる。
【００３５】
また本発明で、前記マイクロコンピュータは、前記負荷駆動素子を制御して前記負荷を駆動するタイミングとは独立したタイミングで、前記スイッチング手段を制御して前記異常の判断を行うことを特徴とする。
【００３６】
本発明に従えば、マイクロコンピュータは、負荷駆動素子を制御しての負荷の駆動タイミングとは独立したタイミングで、スイッチング手段を制御しての異常の判断を行うので、たとえば電源投入時や一定周期毎などのソフトウエア負荷が小さい時に、異常の判断を行うようにすることができる。
【００３７】
また本発明では、前記マイクロコンピュータに代えて、前記マイクロコンピュータと等価な機能を有するハードロジックを備えることを特徴とする。
【００３８】
本発明に従えば、異常判断手段を、たとえば制御検出回路と電位判定回路と副制御回路と、異常判断回路とを含むようなハードウエアのロジック回路などで実現することができる。制御検出回路は、負荷駆動素子に与えられる制御信号を検出する。電位判定回路は、接続端子から出力される電位を検出し、所定の電位が検出されるか否かの判定を行う。副制御回路は、スイッチング手段の制御を行う。異常判断回路は、制御検出回路によって検出される制御信号に応答して、負荷駆動素子から負荷を駆動しない制御信号が与えられている期間に、副制御回路によってスイッチング手段で異常検知素子を接続端子に接続させ、電位判定回路によって所定電位が検出されると判定されれば、副制御回路によってスイッチング手段で異常検知素子の接続端子への接続を停止させ、異常電位が検出されると判定されるか否かで、負荷駆動素子の異常か負荷の異常かを、それぞれ判断する。これらの回路は、一般的なデジタル回路で実現することができる。
【００３９】
また本発明で、前記負荷駆動素子は、ハイサイド側に接続されることを特徴とする。
本発明に従えば、ハイサイド側から負荷に供給する電力を負荷駆動素子で制御することができる。
【００４０】
また本発明で、前記負荷駆動素子は、Ｎチャネル型ＭＯＳトランジスタであることを特徴とする。
【００４１】
本発明に従えば、Ｎチャネル型のＭＯＳトランジスタをハイサイド側に使用して、オン抵抗を小さくして低損失で大電力の制御を行わせることができる。
【００４２】
また本発明で、前記負荷駆動素子は、ローサイド側に接続されることを特徴とする。
本発明に従えば、ローサイド側から負荷に供給する電力を負荷駆動素子で制御することができる。
【００４３】
また本発明で、前記負荷の異常は負荷の断線による負荷オープンであり、
前記負荷駆動素子の異常は、負荷を駆動しないように制御されている間にも駆動する常時オン故障であることを特徴とする。
【００４４】
本発明に従えば、負荷の断線による負荷オープンの異常と、負荷駆動素子の常時オン故障とを区別して、異常の判断を行うので、判断結果に応じて適切な処理が可能となる。
【００４５】
また本発明で、前記異常検知素子は、前記負荷を駆動する電力を制限して前記負荷オープン時に前記接続端子から前記所定の電位を出力させる抵抗であることを特徴とする。
【００４６】
本発明に従えば、スイッチング手段は、負荷に供給する電力を制限する抵抗を、負荷駆動素子の両端に接続するか否かを制御するので、負荷駆動素子が負荷を駆動していない時に、スイッチング素子で抵抗を負荷駆動素子の両端に並列に接続して、負荷オープンの異常か否かを判断することができる。
【００４７】
また本発明で、前記異常検知素子は、前記負荷オープン時に前記接続端子に前記所定の電位を出力するための電流を発生する電流源であり、
前記スイッチング手段は、電流源からの電流を接続端子に供給するか否かを制御可能であることを特徴とする。
【００４８】
本発明に従えば、異常検知素子は、負荷オープン時に接続端子で所定の電位を出力するための電流を発生する電流源であり、スイッチング手段は、電流源からの電流を接続端子に供給するか否かを制御可能であるので、負荷駆動素子が負荷を駆動していない時に、スイッチング手段で電流源からの電流を負荷に供給して、負荷オープンの異常か否かを判断することができる。
【発明の効果】
【００４９】
本発明によれば、負荷駆動素子の非駆動時に、接続端子に異常検知素子を接続し、接続端子から所定の電位が出力される場合に、異常検知素子の前記接続端子への接続を遮断しても、接続端子の電位が所定電位であるか否かによって、負荷の異常を細分化して判断可能にすることができる。
【００５０】
また本発明によれば、異常判断手段は、細分化された負荷の異常についての判断を行い、適切な処理の選択などが可能となる。
【００５１】
また本発明によれば、スイッチング手段が異常検知素子の接続端子への接続を遮断することと、再接続することとを複数回繰返してから異常の判断を行うので、判断の精度を高め、確実な判断を行うことができる。
【００５２】
また本発明によれば、異常の判断を行った後で、スイッチング手段が異常検知素子を接続端子に接続するので、異常と判断されなかった後でも、異常の判断を継続して行うことができる。
【００５３】
また本発明によれば、複数の負荷の各負荷の駆動を各負荷駆動素子で独立に制御し、各スイッチング手段の制御で異常の判断を独立に行うことができる。負荷駆動素子が異常との判断時には、共通スイッチング手段を制御して、複数の負荷に対する電力の供給を同時に停止させて、制御不能で負荷の駆動を続けるような事態を避け、フェールセーフを図ることができる。負荷駆動素子の異常ではないとの判断時には、共通スイッチング手段からの電力供給を停止させないので、異常判断の対象とならなかった負荷への駆動を続けて、過剰なフェールセーフ処理を避けることができる。
【００５４】
また本発明によれば、各負荷に対して異常の判断を、それぞれ適切なタイミングで行うことができる。
【００５５】
また本発明によれば、複数の負荷の各負荷の接続端子への異常検知素子の接続に対して非駆動電力の各負荷への供給を、全体として同時に制御可能であるので、小規模な回路構成で、異常の判断を適切に行うことができる。
【００５６】
また本発明によれば、マイクロコンピュータが予め設定されるプログラムに従って発生させて与える制御信号を駆動回路を介して半導体スイッチング素子に与えて負荷を駆動しながら、負荷の非駆動時にスイッチング手段を制御して異常検知素子を接続端子に接続するか否か制御を行い、負荷の異常か否かの判断を細分化して適切に行うことができる。
【００５７】
さらに本発明によれば、マイクロコンピュータは、予め設定されるプログラムに従って発生する制御信号で制御負荷駆動素子を制御して負荷を駆動しながら、負荷駆動素子が負荷を駆動しない期間に、スイッチング手段によって抵抗を負荷駆動素子の両端に接続するか否かの制御を行い、異常の判断を細分化して、適切な処理を選択可能とすることができる。
【００５８】
また本発明によれば、電位検出手段で所定の電位か否かを判断した結果を論理レベルでマイクロコンピュータに入力するので、マイクロコンピュータでの処理を簡略化することができる。
【００５９】
また本発明によれば、負荷への駆動の要求時に、スイッチング手段を制御しての異常の判断を行うので、負荷の異常と負荷駆動素子の異常などとが生じていないことを確認して負荷を駆動することができる。
【００６０】
また本発明によれば、マイクロコンピュータは、プログラムの通常動作時に、スイッチング手段を制御しての異常の判断を行うので、割込み動作などでの異常の判断を行わずに、ソフトウエアを単純化することができる。
【００６１】
また本発明によれば、マイクロコンピュータは、スイッチング手段を制御しての異常の判断を、負荷駆動素子による負荷の駆動タイミングとは独立したタイミングで行うので、たとえば電源投入時や一定周期毎などのソフトウエア負荷が小さい時に、異常の判断を行うようにすることができる。
【００６２】
また本発明によれば、異常判断手段を、マイクロコンピュータのプログラム動作で実現される機能を置換えるようなハードウエアの一般的なロジック回路などで実現することができる。
【００６３】
また本発明によれば、ハイサイド側から負荷に供給する電力を負荷駆動素子で制御することができる。
【００６４】
また本発明によれば、Ｎチャネル型のＭＯＳトランジスタをハイサイド側に使用して、オン抵抗を小さくして低損失で大電力の制御を行わせることができる。
【００６５】
また本発明によれば、ローサイド側から負荷に供給する電力を負荷駆動素子で制御することができる。
【００６６】
また本発明によれば、負荷の断線による負荷オープンの異常と、負荷駆動素子の常時オン故障とを区別して、異常の判断を行うので、判断結果に応じて適切な処理が可能となる。
【００６７】
また本発明によれば、負荷駆動素子が負荷を駆動していない時に、スイッチング素子で抵抗を負荷駆動素子の両端に並列に接続して、負荷オープンの異常か否かを判断することができる。
【００６８】
また本発明によれば、負荷駆動素子が負荷を駆動していない時に、スイッチング手段で電流源からの電流を負荷に供給して、負荷オープンの異常か否かを判断することができる。
【発明を実施するための最良の形態】
【００６９】
以下、図１〜図１３で、本発明の実施の形態について説明する。各形態で、先行して説明している部分に対応する部分には同一の参照符を付して示し、重複する説明を省略する。また、各形態は重複が不可能な要素を除いて、相互に組み合わせることもできる。
【００７０】
図１は、本発明の実施の一形態である負荷駆動装置１０の概略的な電気的構成を示す。負荷１１としては、たとえばモータやソレノイドなどの電磁的なアクチュエータ、照明機器、電気ヒータなど、種々のものが駆動可能である。負荷１１は、ハイサイド側に直列に接続されるＭＯＳトランジスタ１２を介して供給される電力で駆動される。半導体スイッチング素子であるＰチャネル型のＭＯＳトランジスタ１２のソース・ドレイン間には、並列にオープン検知抵抗１３が接続されている。ＭＯＳトランジスタ１２のスイッチング状態は、マイコン１４がドライバ１５を介して制御する。マイコン負荷１１には並列に、いわゆるフリーホイール作用を行うダイオード１６が接続される。負荷１１が電磁的なアクチュエータなどで、リアクタンス成分を含む場合、電流の遮断時などに、通電時とは逆方向の起電圧が発生し、ダイオード１６と負荷１１とで形成する閉回路に電流が流れる。負荷１１に印加される電圧は、抵抗１７，１８，１９による分圧回路などで形成する電圧検出手段を介して、マイコン１４の診断（ＤＩＡＧ）端子に入力される。
【００７１】
オープン検知抵抗１３には、直列にスイッチ２０が接続される。スイッチ２０は、マイコン１４からの制御信号ｏｐｃｕｔがＨｉレベルでオン、Ｌｏレベルでオフになる半導体スイッチである。Ｐチャネル型のＭＯＳトランジスタ１２は、マイコン１４からの制御信号であるＭＯＳ駆動要求ＩＮがＨｉレベルになると、ドライバ１５のインバータ作用で低電位側の駆動電圧がゲートに与えられてオンになる。ＭＯＳ駆動要求ＩＮがＬｏレベルになると、ドライバ１５のインバータ作用で高電位側の駆動電圧がゲートに与えられてオフになる。負荷１１の電気抵抗は数ｍΩ〜数１００Ω程度、ＭＯＳトランジスタ１２のオン抵抗は数ｍΩ程度、オープン検知抵抗１３の抵抗値は数ｋΩ程度、抵抗１７，１８，１９の抵抗値は数１０ｋΩ程度である。ＭＯＳトランジスタ１２のオフ抵抗や負荷１１のオープン不良時の抵抗値は、数１００ｋΩ以上である。
【００７２】
負荷駆動装置１０では、負荷１１を接続するために接続端子２１を設けている。オープン検知抵抗１３は、スイッチ２０によって、接続端子２１に接続するか否かを制御されることになる。スイッチ２０は、トランジスタなどの半導体スイッチング素子で実現可能である。オープン検知抵抗１３の抵抗値は、ＭＯＳトランジスタ１２のオン抵抗に比較して充分に高いので、流れる電流は少なくなり、小容量の半導体スイッチング素子でも容易に制御可能である。スイッチ２０には、マイコン１４からオープン検知抵抗切り離し信号ｏｐｃｕｔが与えられる。
【００７３】
ＭＯＳトランジスタ１２がオフの状態で、スイッチ２０がオンとなっていれば、負荷１１にはオープン検知抵抗１３を介して電流が供給される。負荷１１の電気抵抗は、オープン検知抵抗１３の抵抗値に比較して充分に小さいので、負荷１１には印加電圧ＶＢに比較して充分に小さい電圧しか発生せず、接続端子２１の電位も接地電位に近くなる。負荷１１のオープン異常時には、負荷１１の電気抵抗がオープン検知抵抗１３よりも大きくなり、負荷１１には印加電圧ＶＢに近い電圧が発生し、接続端子２１の電位も高くなる。この電位は、負荷１１が正常で、ＭＯＳトランジスタ１２がオンの状態でも、接続端子２１の電位は高くなる。接続端子２１の電位は、抵抗１７，１８によって分圧し、抵抗１９を介してマイコン１４のＤＩＡＧ端子に入力される。ＤＩＡＧ端子は論理レベルの入力端子であり、入力電圧レベルを、閾値を基準に、ＨｉレベルかＬｏレベルかに弁別して入力する。したがって、負荷１１が正常で、ＭＯＳトランジスタ１２がオンの状態の駆動時、常時オンの異常時、およびＭＯＳトランジスタ１２がオフの状態の非駆動時でスイッチ２０がオンとなるオープン検知抵抗１３の接続端子２１への接続時は、いずれもＤＩＡＧ端子にＨｉレベルの電圧が入力される接続端子２１の電位が所定電位となる。
【００７４】
マイコン１４がアナログ／デジタル変換器、または複数の比較器を内蔵していれば、ＤＩＡＧ端子への入力電圧レベルを、内部で複数の閾値に分けて、正常または異常の判断を行うこともできる。また、アナログ／デジタル変換器や比較器は、マイコン１４の外部に設け、ＤＩＡＧ端子には、デジタル信号を入力するようにしてもよい。比較器などの電位検出手段で所定電位か否かを論理判断した結果がマイコン１４に入力されるので、マイコン１４での処理を簡略化することができる。
【００７５】
図２は、図１のマイコン１４が行う診断動作を示す。時刻ｔ１１でドライバ１５にＬｏレベルからＨｉレベルに遷移する制御信号であるＭＯＳ駆動要求ＩＮを与えて、Ｐチャネル型のＭＯＳトランジスタ１２のゲートにインバータとしてのドライバ１５から低いレベルの制御電圧を出力させると、ＭＯＳトランジスタ１２はオンとなって導通状態となり、負荷１１に電流が流れて、ＤＩＡＧ端子への入力もＬｏレベルからＨｉレベルに遷移する。時刻ｔ１２で、ドライバ１５に与える制御信号であるＭＯＳ駆動要求を、ＨｉレベルからＬｏレベルに遷移させると、ＤＩＡＧ端子への入力もＨｉレベルからＬｏレベルに遷移し、正常領域の動作であることが判る。なお、オープン検知抵抗切り離し信号ｏｐｃｕｔは、Ｈｉレベルとして、スイッチ２０をオンにしておく。ＭＯＳトランジスタ１２がオフでも、負荷１１にはオープン検知抵抗１３を介して電流が流れるけれども、この電流値は小さく、負荷１１は実質的に動作はしない。また、負荷１１に発生して、ＤＩＡＧ端子への入力としてマイコン１４に検出される電圧も低い。図１４に示す従来技術でも同様に、ＭＯＳトランジスタ２がオフでも、負荷１にはオープン検知抵抗３を介して電流が流れる。
【００７６】
たとえば、時刻ｔ１３以降の期間に、負荷１１にオープン異常が発生すると、ドライバ１５にはＬｏレベルの制御信号を与えているにもかかわらず、たとえば時刻ｔ１３で、ＤＩＡＧ端子への入力がＬｏレベルからＨｉレベルに遷移する。ＭＯＳトランジスタ１２は非導通状態であっても、負荷１１にはオープン検知抵抗１３を介して電流が流れ、ＤＩＡＧ端子への入力がＨｉレベルになるからである。ただし、前述のように、ＤＩＡＧ端子への入力は、負荷１１がオープン異常でなくても、ＭＯＳトランジスタ１２が常時オンの異常になれば、同様にＨｉレベルとなる。
【００７７】
次にたとえば、時刻ｔ１４で、オープン検知抵抗切り離し信号ｏｐｃｕｔをＨｉレベルからＬｏレベルに遷移させると、スイッチ２０がオフになって、オープン検知抵抗１３が切り離される。ＭＯＳ常時オンの異常であれば、実線で示すように、ＤＩＡＧ端子への入力はＨｉレベルから変化しない。負荷オープンの異常であれば、破線で示すように、ＤＩＡＧ端子への入力はＬｏレベルに変化する。したがって、時刻ｔ１３での異常発生の検知を、時刻ｔ１４のオープン検知抵抗１３の切り離しで、故障モードの細分化が可能となる。
【００７８】
すなわち、ＭＯＳトランジスタ１２およびドライバ１５は、負荷１１が作動する範囲の駆動電力を、負荷１１に供給するか否かの制御が可能な負荷駆動素子として機能する。負荷駆動素子は、半導体スイッチング素子としてＭＯＳトランジスタ１２ばかりではなく、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＧＴＯ（
Gate Turn-Off thyristor ）などを使用することができる。電磁リレーなどを使用することもできる。
【００７９】
オープン検知抵抗１３は、負荷１１が作動しない範囲の非駆動電力を、負荷１１に供給し、負荷１１にオープン異常が生じていれば、接続端子２１から出力される電位でマイコン１４のＤＩＡＧ端子への入力がＨｉレベルとなるような異常検知素子として機能する。オープン検知抵抗１３から負荷１１への非駆動電力の供給は、スイッチング手段であるスイッチ２０によって制御される。スイッチ２０は、各種トランジスタなどの半導体素子を使用することができる。スイッチ２０がオン状態でも比較的小電流が流れるだけであるので、小形の素子を使用することができる。
【００８０】
マイコン１４は、負荷駆動素子のＭＯＳトランジスタ１２が負荷１１に駆動電力を供給しないように制御されている期間に、スイッチング手段であるスイッチ２０の制御でオープン検知抵抗１３から負荷１１に非駆動電力を供給させ、負荷１１に印加される電圧に基づいて接続端子２１に出力される電位を検出し、負荷１１が正常時よりも高インピーダンス側となる異常時に対応する所定電位が検出されるとき、スイッチ２０から負荷１１への非駆動電力の供給を停止させれば所定電位が検出されなくなるか否かで、負荷１１の異常か負荷駆動素子の異常かを、それぞれ判断する異常判断手段として機能する。
【００８１】
なお、負荷駆動素子が負荷１１に駆動電力を供給している時に、スイッチ２０をオンにして負荷１１に非駆動電力を供給しても、動作に影響は生じない。図１４では、常時、オープン検知抵抗３から負荷１に非駆動電力が供給されている。したがって、異常判断手段としてのマイコン１４は、図２の時刻ｔ１４で異常の判断を行った後で、スイッチ２０をオンにしてオープン検知抵抗１３から負荷１１に非駆動電力を供給させることができ、異常の判断を継続して行うことができる。
【００８２】
このように負荷駆動装置１０は、負荷駆動素子と、異常検知素子とを含む。負荷駆動素子は、負荷１１が作動する範囲の駆動電力を、負荷１１に供給するか否かの制御が可能であり、供給するように制御されれば、接続端子２１を介して、負荷１１を駆動することができる。異常検知素子としてのオープン検知抵抗１３は、スイッチング手段としてのスイッチ２０のオンかオフかで、負荷１１が作動しない範囲の非駆動電力を、負荷１１に供給するか否かの制御が可能であるので、負荷駆動素子が負荷１１に駆動電力を供給しない時に、負荷１１に非駆動電力を供給して、オープン異常の検知を行うことができる。
【００８３】
さらに負荷駆動装置１０には、異常判断手段としてのマイコン１４を含めることもできる。異常判断手段は、負荷駆動素子が負荷１１に駆動電力を供給しないように制御されている期間に、スイッチ２０をオンにして、オープン検知抵抗１３から負荷１１に非駆動電力を供給させ、負荷１１から接続端子に出力される電位を検出し、負荷１１が正常時よりも高インピーダンス側となる異常時に対応する所定電位が検出されるとき、スイッチ２０をオフにしてオープン検知抵抗１３から負荷１１への非駆動電力の供給を停止させれば異常電圧が検出されなくなるか否かで、負荷１１の異常か負荷駆動素子の異常かを、それぞれ判断するので、故障モードを細分化し、負荷のオープン異常を駆動の異常と区別して判断することができる。異常判断手段の判断結果に基づいて、異常に対する処理を選択するようにすれば、異常に対応した適切な処理の選択が可能となる。
【００８４】
また、マイコン１４で、半導体スイッチング素子であるＭＯＳトランジスタ１２を制御する制御信号を予め設定されるプログラムに従って発生することによって、負荷１１の駆動をプログラムに従って行うことができる。オープン検知抵抗１３は、半導体スイッチング素子と並列に接続され、負荷１１が作動しない範囲の非駆動電力を、負荷１１に供給するか否かを、マイコン１４によって制御可能であるので、半導体スイッチング素子が負荷を駆動しない期間に、負荷に非駆動電力を供給し、負荷のオープン異常などを検知可能にすることができる。マイコン１４は、スイッチ２０を、オープン検知抵抗１３から負荷１１に非駆動電力が供給されるように制御し、接続端子２１から、負荷１１が正常時よりも高インピーダンス側となる異常時に対応する所定電位が出力されるとき、スイッチ２０の制御でオープン検知抵抗１３から負荷１１への非駆動電力の供給を停止させれば所定電位が出力されなくなるか否かで、負荷１１の異常か負荷駆動素子の異常かを、それぞれ判断する異常判断手段としても機能するので、異常の判断結果に応じて、適切な処理を選択可能となる。
【００８５】
図３は、本発明の実施の他の形態である負荷駆動装置３０の概略的な電気的構成を示す。負荷駆動装置３０では、図１の負荷駆動装置１０がオープン検知抵抗１３を介して負荷１１に電圧ＶＢの電源からからの非駆動電力を供給しているのに対し、電流源３１からほぼ一定の定電流を流して負荷１１に非駆動電力を供給する。本形態の負荷駆動装置３０は、図１の負荷駆動装置１０と同様に、スイッチ２０で電流源３１からの電流をカットすることによって、故障モードの細分化が可能となる。
【００８６】
図４は、図５に示す負荷駆動装置４０の基礎となる従来の電気的構成を示す。この構成では、負荷１１にＭＯＳトランジスタ１２およびオープン検知抵抗１３を介して電力を供給するチャネルをマイコン２４で制御して、異常の判断を行うばかりではなく、他の負荷４１にＭＯＳトランジスタ４２およびオープン検知抵抗４３を介して電力を供給するチャネルも、同様に制御および異常判断の対象とする。図５の負荷駆動装置４０ではマイコン４４を使用するけれども、図４のマイコン２４は、複数の負荷１１，４１のいずれかで異常判断を行うと、ドライバ４５を介して上流リレーであるＭＯＳトランジスタ４６がオフになるように制御する。すなわち、図４は複数の負荷１１，４１が共通のスイッチにより電流供給されるシステムであり、接続される１本の負荷が異常となっただけで、フェールセーフのため、上流のリレーがオフにされる。上流リレーであるＭＯＳトランジスタ４６をオフにすると、全ての負荷１１，４１の作動が停止されてしまう。
【００８７】
図５は、本発明の実施のさらに他の形態である負荷駆動装置４０の概略的な電気的構成を示す。複数の負荷１１，４１に対応して設けられ、それぞれ非駆動電力を供給するオープン検知抵抗１３，４３には共通にスイッチ２０が接続され、マイコン４４からのオープン検知抵抗切り離し信号ｏｐｃｕｔに応じてオン／オフの制御が行われる点が、図４と相違する。
【００８８】
図４では、いずれかの負荷１１，４１が１つでも異常と判断されると、上流リレーとしてのＭＯＳトランジスタ４６がオフに制御され、全部の負荷１１，４１に対する駆動が停止されてしまう。本来、負荷１１，４１のオープン故障では、上流のリレーをオフにする必要はないが、ＭＯＳトランジスタ１２，４２の常時オン故障であれば、上流のリレーをオフにする必要がある。一般には、ＭＯＳトランジスタ１２，４２の常時オン故障が発生する確率は、負荷１１，４１のオープン故障が発生する確率よりも小さい。従来技術では、負荷のオープン故障とＭＯＳの常時オン故障との故障モードの違いを区別することができないので、ＭＯＳの常時オン故障が生じていても対応可能な過剰な対策を採る必要がある。過剰なフェールセーフは、正常な負荷も、異常負荷の影響で動作することができなくなる友連れ異常の結果となる。友連れ異常を防止するには、各負荷に専用のリレーを用意する案が考えられるけれども、コスト面や部品点数面で非常に不利となる。負荷駆動装置４０では、異常時の故障モードの区別が可能であるため、負荷１１，４１のオープン異常のみを、上流リレーをオフにする条件から外すことが可能となる。実際の故障事例としては、負荷のオープン異常の発生頻度の方が高いため、友連れ異常の発生確率を大幅に低下させることができる。
【００８９】
なお、複数の負荷１１，４１に対して電力を供給するか否かの制御を共通に行うことが可能な共通スイッチング手段としてのＭＯＳトランジスタ４６が設けられるので、重大な異常との判断時には、共通スイッチング手段を制御して、複数の負荷１１，４１に対する電力の供給を同時に停止させることができる。各負荷１１，４１のみに関する異常との判断時には、その負荷１１，４１に対応する負荷駆動素子を制御して、異常判断の対象となる負荷１１，４１のみへの駆動電力の供給停止を行わせることができる。
【００９０】
図６は、本発明の実施のさらに他の形態である負荷駆動装置５０の概略的な電気的構成を示す。負荷駆動装置５０では、図５の負荷駆動装置４０のように、各負荷１１，４１を駆動するチャネルのオープン検知抵抗１３，４３に対して共通にスイッチ２０を設けて同時に切り離すのではなく、マイコン５４が各チャネル毎のオープン検知抵抗１３，４３に対応して個別に設けられるスイッチ２０，５６を、それぞれ切り離すことができる。
【００９１】
すなわち、負荷駆動装置５０では、複数の負荷１１，４１の各負荷１１，４１に対して、負荷駆動素子、異常検知素子およびスイッチング手段がそれぞれ設けられるので、各負荷に供給する駆動電力を各負荷駆動素子で独立に制御し、各スイッチング手段の制御で異常の判断を独立に行うことができる。図示は省略しているけれども、電圧ＶＢの電源側に、図５と同様な上流リレーを共通スイッチング手段として設けることもできる。
【００９２】
複数の負荷１１，４１の各負荷１１，４１に対して設けられるスイッチング手段は、非駆動電力の各負荷１１，４１への供給を、個別に制御可能であるので、各負荷１１，４１に対して異常の判断を、それぞれ適切なタイミングで行うことができる。
【００９３】
図７は、本発明の実施のさらに他の形態である負荷駆動装置６０の概略的な電気的構成を示す。負荷駆動装置６０では、図６の負荷駆動装置５０のようにオープン検知抵抗１３，４３を個別に独立して切り離し可能にするのではなく、図５の負荷駆動装置４０のように共通のスイッチで同時に切り離し可能にしている。少ない素子数で、マイコン６４による故障モードの細分化が可能となる。複数の負荷１１，４１の各負荷１１，４１に対して設けられるオープン検知抵抗１３，４３と、全負荷１１，４１共通のスイッチ２０とを含む異常検知素子は、非駆動電力の各負荷１１，４１への供給を、全体として同時に制御可能であるので、小規模な回路構成で、異常の判断を適切に行うことができる。
【００９４】
図８は、本発明の実施のさらに他の形態である負荷駆動装置７０の概略的な電気的構成を示す。負荷駆動装置７０では、たとえば図１の負荷駆動装置１０と同様に、負荷１１をハイサイド側のＭＯＳトランジスタ７２を介して駆動する。ただし、ＭＯＳトランジスタ７２は、Ｎチャネル型である点で、Ｐチャネル型である図１のＭＯＳトランジスタ１２と異なっている。現状では、一般に、Ｎチャネル型のＭＯＳトランジスタの方がＰチャネル型のＭＯＳトランジスタよりもオン抵抗が小さいものが製造可能であり、大電流システムに適している。ただし、Ｎチャネル型のＭＯＳトランジスタ７２をオンにするには、ゲートにソースよりも高い電圧を印加する必要がある。ＭＯＳトランジスタ７２がオンになると、ソースの電圧は負荷１１を駆動する電圧ＶＢとほぼ同等まで上昇するので、電圧ＶＢよりも高電圧ＶＢ’を用意し、マイコン７４がドライバ７５を介して制御する必要がある。
【００９５】
図９は、本発明の実施のさらに他の形態である負荷駆動装置８０の概略的な電気的構成を示す。負荷駆動装置８０では、電圧ＶＢの電源のローサイド側にＭＯＳトランジスタ８２を設ける。ＭＯＳトランジスタ８２は、Ｎチャネル型を使用することができる。マイコン８４は、ドライバ８５を介してＭＯＳトランジスタ８２を駆動する。ドライバ８５は、マイコン８４からのＭＯＳ駆動要求ＩＮの論理レベルを、ＭＯＳトランジスタ８２のゲート駆動用の電圧レベルに変換する。
【００９６】
図１０は、以上で説明している各形態のマイコン１４，４４，５４，６４，７４，８４が行う異常検出処理の概略的な手順の一例を示す。ステップａ０から異常検出処理を開始する。処理の開始のタイミングは、負荷駆動素子としてのＭＯＳトランジスタ１２，４２，７２，８２をオンにする制御信号ＩＮであるＭＯＳ駆動要求を、図２の時刻ｔ１１のように、ＬｏレベルからＨｉレベルに立ち上げる直前である。ステップａ１で、マイコン１４，４４，５４，６４，７４，８４がプログラムに従ってＭＯＳ駆動要求を立ち上げる必要が生じると、ステップａ２でＤＩＡＧ端子への入力から異常が検出されているダイアグ異常検出であるか否かを判断する。ダイアグ異常検出でないと判断するときは、ステップａ３に移行し、ＭＯＳ駆動要求に従って、制御信号ＩＮを立ち上げ、ＭＯＳトランジスタ１２，４２，７２，８２をオンに制御する。ステップａ２でダイアグ異常検出と判断するときは、図２の時刻ｔ１３〜ｔ１４と同様な状態であり、ステップａ４に移行し、オープン検知抵抗切り離し信号ｏｐｃｕｔを、図２の時刻ｔ１４のように、Ｌｏレベルに遷移させて、スイッチング手段であるスイッチ２０，５６がオフになるように制御する。
【００９７】
ステップａ５では、再び、ＤＩＡＧ端子への入力から異常が検出されているダイアグ異常検出であるか否かを判断する。ダイアグ異常検出でないと判断するときは、図２では破線の状態に相当し、ステップａ６に移行して、負荷オープン検出と判断する。次にステップａ７で、負荷オープンに対応して設定される負荷異常動作を行う。ステップａ５でダイアグ異常検出と判断するときは、ステップａ８に移行して、ＭＯＳ常時オン検出と判断する。次にステップａ９で、ＭＯＳ常時オンに対応して予め設定されているＭＯＳ異常動作を行う。ステップａ３、ステップａ７またはステップａ９が終了すると、ステップａ１０で異常検出処理の手順も終了する。
【００９８】
以上で説明している異常検出処理は、マイコン１４，４４，５４，６４，７４，８４の通常時のプログラム動作で、ＭＯＳ駆動要求を実行する前処理として、実際に駆動を行う直前に行うように設定することができる。また、駆動の終了後に行わせることもできる。さらに、異常検出処理をサブルーチンや割込み処理として、通常のプログラム動作のステップから呼出して実行させることもできる。負荷１１，４１への駆動電力の要求時に、スイッチング手段を制御しての異常の判断を行うので、負荷１１，４１の異常と負荷駆動素子の異常とが生じていないことを確認して負荷１１，４１を駆動することができる。特に、マイコン１４，４４，５４，６４，７４，８４がプログラムの通常動作時に、スイッチング手段としてのスイッチ２０，５６を制御しての異常の判断を行うようにすれば、異常の判断を通常動作の一つとしてプログラムを設定することができ、割込み動作などでの異常の判断を行わずに、ソフトウエアを単純化することができる。
【００９９】
図１１は、各形態のマイコン１４，４４，５４，６４，７４，８４が行う異常検出処理の概略的な手順の他の例を示す。ステップｂ０から開始される異常検出処理は、たとえばタイマ割込や、電源投入時の初期化処理の一環など、負荷１１，４１の駆動とは独立したタイミングで行うことができる。電源投入時や一定周期毎などでは、ソフトウエア負荷が小さいので、異常の判断を容易に行うことができる。
【０１００】
まず、ステップｂ１では、スイッチ２０，５６をオフに制御する。ステップｂ２では、ダイアグ異常検出か否かを判断する。ダイアグ異常検出ではないと判断するときは、ステップｂ３でＭＯＳ常時オン検出と判断し、ステップｂ４でＭＯＳ異常動作を行う。このＭＯＳ異常動作は、図１０のステップａ９と同等に行うことができる。ステップｂ２でダイアグ異常検出ではないと判断するときは、ステップｂ５でスイッチ２０，５６をオンに制御する。次にステップｂ６で、ダイアグ異常検出であるか否かを判断する。ダイアグ異常検出でないと判断するときは、ステップｂ１に戻る。ステップｂ６でダイアグ異常検出と判断するときは、ステップｂ７で負荷オープン検出と判断し、ステップｂ８で負荷オープン動作を行う。この負荷オープン動作は、図１０のステップａ７の負荷異常動作と実質的に同様に行うことができる。ステップｂ４またはステップｂ８が終了すると、ステップｂ９で異常検出処理の手順も終了する。
【０１０１】
図１２は、図１０のステップａ２からステップａ５までや、図１１のステップｂ１からステップｂ６までで行う異常判定処理の部分について、他の例を示す。ステップｃ０から手順を開始し、ステップｃ１では、スイッチング手段がオン状態でのダイアグ異常検出、オープン検知抵抗切り離しでスイッチング手段をオフ状態にしてのダイアグ異常検出を行い、異常検出でなければ、ステップｃ２で正常判定を行う。ステップｃ１でダイアグ異常検出と判断するときは、ステップｃ３でダイアグ異常検出の回数が所定回数に達しているか否かを判断する。所定回数に達していないと判断するときは、オープン検知抵抗切り離し信号ｏｐｃｕｔをＨｉレベルに戻して、スイッチ２０，５６をオンにして、ダイアグ異常検出が可能な状態としてステップｃ１に戻る。ステップｃ３で所定回数に達していると判断するときは、ステップｃ４で異常判定を行う。回数は、連続して計数し、所定回数に達する前に、ステップｃ２の正常判定になればリセットするようにしたり、リセットしないで、積算回数で判断するようにしたりすることができる。積算回数で判断する場合、所定期間でリセットすれば、所定期間内に所定回数に達すれば、異常判定を行うようにすることができる。
【０１０２】
すなわち、異常判断手段であるマイコン１４，４４，５４，６４，７４，８４は、スイッチング手段から負荷１１，４１に非駆動電力を供給すことと、供給を停止することとを複数回繰返してから異常の判断を行うので、判断の精度を高め、確実な判断を行うことができる。
【０１０３】
図１３は、本発明の実施のさらに他の形態である負荷駆動装置９０の概略的な電気的構成を示す。負荷駆動装置９０の異常判断手段は、制御検出回路９１と、電圧判定回路９２と、副制御回路９３と、異常判断回路９４とを含む。制御検出回路９１は、負荷駆動素子であるＭＯＳトランジスタ１２に与えられる制御信号を検出する。電圧判定回路９２は、負荷１１に印加されている接続端子２１の電圧を検出し、負荷１１が正常時よりも高インピーダンス側となる異常時に対応する異常電圧が検出されるか否かの判定を行う。副制御回路９３は、スイッチング手段に含まれるスイッチ２０の制御を行う。異常判断回路９４は、制御検出回路９１によって検出される制御信号に応答して、負荷駆動素子に負荷１１を駆動しない制御信号が与えられている期間に、副制御回路９３によってスイッチング手段のスイッチ２０をオンにしてオープン検知抵抗１３から負荷１１に非駆動電力を供給させ、電圧判定回路９２によって異常電圧が検出されると判定されれば、副制御回路９３によってスイッチ２０を制御してオープン検知抵抗１３から負荷１１への非駆動電力の供給を停止させ、異常電圧が検出されると判定されるか否かで、負荷の異常か負荷駆動素子の異常かを、それぞれ判断する。これらの回路は、ゲート回路やシフトレジスタを含む順序回路など一般的なハードウエアロジックで実現される。ＰＬＤ（Programmable Logic
Device ）やＦＰＧＡ（Field Programmable Logic Device ）などのプログラム可能なロジック半導体集積回路でも実現することができる。
【０１０４】
なお、以上の各形態の説明では、電源の電圧ＶＢが接地に対して正となる直流電源の場合を示しているけれども、負電圧の電源であってもよいことはもちろんである。電源の極性に応じて、回路構成も変更すればよい。さらに、電源に交流電源を使用してもよい。交流電源の場合、各負荷駆動素子を構成する半導体スイッチング手段の素子やドライバなどの回路構成を交流用に変更すればよい。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施の一形態である負荷駆動装置１０の概略的な電気的構成を示すブロック図である。
【図２】図１のマイコン１４が行う診断動作を示すタイムチャートである。
【図３】本発明の実施の他の形態である負荷駆動装置３０の概略的な電気的構成を示すブロック図である。
【図４】図５に示す負荷駆動装置４０の基礎となる従来の電気的構成を示すブロック図である。
【図５】本発明の実施のさらに他の形態である負荷駆動装置４０の概略的な電気的構成を示すブロック図である。
【図６】本発明の実施のさらに他の形態である負荷駆動装置５０の概略的な電気的構成を示すブロック図である。
【図７】本発明の実施のさらに他の形態である負荷駆動装置６０の概略的な電気的構成を示すブロック図である。
【図８】本発明の実施のさらに他の形態である負荷駆動装置７０の概略的な電気的構成を示すブロック図である。
【図９】本発明の実施のさらに他の形態である負荷駆動装置８０の概略的な電気的構成を示すブロック図である。
【図１０】本発明の各形態で、マイコン１４，４４，５４，６４，７４，８４が行う異常検出処理の概略的な手順の一例を示すフローチャートである。
【図１１】本発明の各形態で、マイコン１４，４４，５４，６４，７４，８４が行う異常検出処理の概略的な手順の他の例を示すフローチャートである。
【図１２】図１０または図１１の手順の一部を繰返す処理手順を示す部分的なフローチャートである。
【図１３】本発明の実施のさらに他の形態である負荷駆動装置９０の概略的な電気的構成を示すブロック図である。
【図１４】従来からの負荷駆動装置の概略的な電気的構成を示すブロック図である。
【図１５】図１４のマイコン４が行う診断動作を示すタイムチャートである。
【符号の説明】
【０１０６】
１０，３０，４０，５０，６０，７０，８０，９０  負荷駆動装置
１１，４１  負荷
１２，４２，４６，７２，８２  ＭＯＳトランジスタ
１３，４３  オープン検知抵抗
１４，４４，５４，６４，７４，８４，９５  マイコン
１７，１８，１９  抵抗
２０，５６  スイッチ
２１  接続端子
３１  電流源
９１  制御検出回路
９２  電圧判定回路
９３  副制御回路
９４  異常判断回路
【図１】
2006279866.tif 000003
【図２】
2006279866.tif 000004
【図３】
2006279866.tif 000005
【図４】
2006279866.tif 000006
【図５】
2006279866.tif 000007
【図６】
2006279866.tif 000008
【図７】
2006279866.tif 000009
【図８】
2006279866.tif 000010
【図９】
2006279866.tif 000011
【図１０】
2006279866.tif 000012
【図１１】
2006279866.tif 000013
【図１２】
2006279866.tif 000014
【図１３】
2006279866.tif 000015
【図１４】
2006279866.tif 000016
【図１５】
2006279866.tif 000017