(57)【要約】【課題】  ビアホール等の配線導体を有する基板上に形成される誘電体薄膜キャパシタであって、配線導体や拡散バリヤ層の酸化に伴う諸問題が生じない誘電体薄膜キャパシタの製造方法を提供する。【解決手段】  上面に第１および第２の配線導体１１ａ，１１ｂを備えた基板１０を準備する基板準備工程と、前記基板１０の上面に、前記第１および第２の配線導体１１ａ，１１ｂの膜厚方向の投影面上を避けて第１の導体層２１を形成する第１の導体層形成工程と、前記第１の導体層２１上に誘電体薄膜２２を形成する誘電体薄膜形成工程と、前記誘電体薄膜２２上に第２の導体層２３を形成する第２の導体層形成工程とによって誘電体薄膜キャパシタを製造する。【選択図】        図１
2006303043.tif 000002
【特許請求の範囲】
【請求項１】
上面に第１および第２の配線導体を備えた基板を準備する基板準備工程と、
前記基板の上面に、前記第１および第２の配線導体の膜厚方向の投影面上を避けて第１の導体層を形成する第１の導体層形成工程と、
前記第１の導体層上に誘電体薄膜を形成する誘電体薄膜形成工程と、
前記誘電体薄膜上に第２の導体層を形成する第２の導体層形成工程と、を含んでなることを特徴とする誘電体薄膜キャパシタの製造方法。
【請求項２】
前記第２の導体層形成工程ののちに、酸素雰囲気中で誘電体薄膜を加熱処理する工程を含み、
前記第２の導体層形成工程においては、前記第１および第２の配線導体の膜厚方向の投影面上を避けて第２の導体層を形成することを特徴とする請求項１に記載の誘電体薄膜キャパシタの製造方法。
【請求項３】
前記第１の導体層は、前記基板に接して形成されていることを特徴とする請求項１あるいは請求項２に記載の誘電体薄膜キャパシタの製造方法。
【請求項４】
前記基板の上面には密着層を備え、前記第１の導体層は該密着層に接して形成されていることを特徴とする請求項１あるいは請求項２に記載の誘電体薄膜キャパシタの製造方法。
【請求項５】
前記第１および第２の配線導体は前記基板の厚み方向に延伸するように形成されたビアホールであることを特徴とする請求項１ないし請求項４のうちいずれか一項に記載の誘電体薄膜キャパシタの製造方法。
【請求項６】
前記第１および第２の配線導体は貴金属を含んでなることを特徴とする請求項１ないし請求項５のうちいずれか一項に記載の誘電体薄膜キャパシタの製造方法。
【請求項７】
前記第１および第２の配線導体はＡｇまたはＡｇを含む合金からなることを特徴とする請求項６に記載の誘電体薄膜キャパシタの製造方法。
【請求項８】
前記第２の導体層形成工程の後に、
前記第１の配線導体上に、前記第１の導体層と前記誘電体薄膜とを貫通する第１の貫通孔を形成するとともに、前記第２の配線導体上に、前記第２の導体層と前記誘電体薄膜とを貫通する第２の貫通孔を形成する貫通孔形成工程と、
前記第１の貫通孔の内部に前記第１の配線導体および前記第１の導体層と電気的に接続するとともに前記第２の導体層と電気的に絶縁された第１の接続導体を形成するとともに、前記第２の貫通孔の内部に前記第２の配線導体および前記第２の導体層と電気的に接続するとともに前記第１の導体層と電気的に絶縁された第２の接続導体を形成する引き出し導体形成工程と、を含んでなることを特徴とする請求項１ないし請求項７のうちいずれか一項に記載の誘電体薄膜キャパシタの製造方法。
【請求項９】
基板と、該基板上に形成され第１および第２の導体層と誘電体薄膜とを備えるキャパシタ部と、からなる誘電体薄膜キャパシタであって、
前記基板は上面に第１および第２の配線導体を備え、
前記第１の導体層は、前記基板の上面に前記第１および第２の配線導体上を避けて形成されており、
前記誘電体薄膜は前記第１の導体層上に形成されており、
前記第２の導体層は前記誘電体薄膜上に形成されており、
前記キャパシタ部を貫通し前記第１の導体層と前記第１の配線導体とを電気的に接続する第１の接続導体と、前記キャパシタ部を貫通し前記第２の導体層と前記第２の配線導体とを電気的に接続する第２の接続導体と、を備えることを特徴とする誘電体薄膜キャパシタ。
【請求項１０】
前記第１の接続導体は前記第１の配線導体を覆って前記第１の配線導体よりも大きな径を有して形成されており、前記第２の接続導体は前記第２の配線導体を覆って前記第２の配線導体よりも大きな径を有して形成されていることを特徴とする請求項９に記載の誘電体薄膜キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体薄膜を用いてなる誘電体薄膜キャパシタの製造方法および誘電体薄膜キャパシタに関する。
【背景技術】
【０００２】
大規模集積回路（ＬＳＩ）などのデカップリング用のキャパシタとして、多層基板上に形成された誘電体薄膜キャパシタが用いられている。この種の誘電体薄膜キャパシタとして、特許文献１に記載されたものが知られている。
【０００３】
特許文献１に記載された誘電体薄膜キャパシタは、ビアホールを備えた多層基板と、多層基板上に形成されたＰｔからなる下部電極と、下部電極上に形成されたチタン酸バリウム（ＢａＴｉＯ3）などの誘電体薄膜と、誘電体薄膜上に形成された上部電極とからなり、下部電極と多層基板との間に拡散バリヤ層を備えることを特徴としている。
【０００４】
この誘電体薄膜キャパシタを製造するにあたっては、多層基板上に下部電極を形成し、然る後に下部電極上に誘電体薄膜を形成する。誘電体薄膜の形成時には、高い誘電率を得るために酸素雰囲気中での高温の加熱処理を必要とする。このときビアホールが下部電極を透過した酸素によって酸化されて導電率の低下を招くことがある。また、ビアホールを形成する材料が下部電極中に高速に拡散して下部電極と誘電体薄膜の界面を粗くして誘電体薄膜の品質を低下させるという問題もある。これらの問題点を防止するために、多層基板と下部電極との間に拡散バリヤ層を設けている。
【特許文献１】特開平１１−２７４４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された発明では、拡散バリヤ層として窒化タンタルシリコン、窒化タンタルアルミニウム、窒化チタンシリコン、窒化チタン、窒化タンタル、窒化タングステン、窒化チタンアルミニウムなどの窒化物が用いられている。
【０００６】
拡散バリヤ層に含まれるタンタル、チタン、シリコンなどの金属はいずれも酸化しやすく、誘電体薄膜を成膜するときの酸化雰囲気中での高温処理において酸化されやすい。これらの金属が酸化した場合、導電率が低下してキャパシタの等価直列抵抗の増大を招いたり、バリヤ性が低下して所期のバリヤ効果を得られなくなったりするという問題があった。
【０００７】
よって本発明は、配線導体を有する基板上に形成される誘電体薄膜キャパシタの製造方法であって、配線導体や拡散バリヤ層の酸化に伴う上記の諸問題が生じない誘電体薄膜キャパシタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記問題点を解決するために、本発明に係る誘電体薄膜キャパシタの製造方法は、上面に第１および第２の配線導体を備えた基板を準備する基板準備工程と、前記基板の上面に、前記第１および第２の配線導体の膜厚方向の投影面上を避けて第１の導体層を形成する第１の導体層形成工程と、前記第１の導体層上に誘電体薄膜を形成する誘電体薄膜形成工程と、前記誘電体薄膜上に第２の導体層を形成する第２の導体層形成工程と、を含んでなることを特徴とする。
【０００９】
誘電体薄膜形成工程においては、一般的に高い誘電率を得るために酸素雰囲気中での熱処理が行われる。本発明においては、第１の導体層が第１および第２の配線導体の膜厚方向の投影面上を避けて形成されているので、特許文献１に記載されたような拡散バリヤ層を用いることなく、第１および第２の配線導体が第１の導体層中に拡散することを避けることができる。そのため、配線導体の拡散を防止するための拡散バリヤ層が不要となり、拡散バリヤ層の酸化による導電性の低下やクラックの発生を防止することができる。
【００１０】
また、本発明に係る誘電体薄膜キャパシタの製造方法は、前記第２の導体層形成工程ののちに、酸素雰囲気中で誘電体薄膜を加熱処理する工程を含み、前記第２の導体層形成工程においては、前記第１および第２の配線導体の膜厚方向の投影面上を避けて第２の導体層を形成することを特徴とする。
【００１１】
誘電体薄膜の特性を向上させるため、第２の導体層を形成した後に誘電体薄膜を酸素雰囲気中で加熱することが一般に行われており、かかる加熱処理を行った場合には、第２の導体層中に配線導体が拡散するおそれがある。しかし、本発明では、第１および第２の配線導体の膜厚方向の投影面上を避けて第２の導体層を形成しているので、拡散バリヤ層などを用いずに、第２の導体層中に配線導体が拡散することを防止できる。
【００１２】
また、本発明に係る誘電体薄膜キャパシタの製造方法は、前記第１の導体層は、前記基板に接して形成されていること、あるいは前記基板の上面には密着層を備え、前記第１の導体層は該密着層に接して形成されていることを特徴とする。
【００１３】
すなわち、第１の導体層が拡散バリヤ層を介さずに基板上あるいは密着層上に形成されているので、拡散バリヤ層の酸化による導電性の低下などの問題を引き起こすことがない。
【００１４】
さらに、本発明に係る誘電体薄膜キャパシタの製造方法は、前記第１および第２の配線導体は前記基板の厚み方向に延伸するように形成されたビアホールであることを特徴とする。
【００１５】
第１および第２の配線導体の形状はビアホールに限定されるものではないが、ビアホールが好適に用いられる。
【００１６】
また、前記第１および第２の配線導体は貴金属を含んでなることが好ましく、より特定的には、ＡｇまたはＡｇを含む合金からなることが好ましい。
【００１７】
これにより、第１および第２の配線導体が酸素雰囲気中で高温に晒されても酸化する虞がなく、第１および第２の配線導体の酸をを防止するために拡散バリヤ層が不要になる。また、Ａｇは酸化しにくい上に導電性が高く、貴金属としてはさほど高価ではないので特に好適に用いることができる。
【００１８】
さらにまた、本発明に係る誘電体薄膜キャパシタの製造方法は、前記第２の導体層形成工程の後に、前記第１の配線導体上に、前記第１の導体層と前記誘電体薄膜とを貫通する第１の貫通孔を形成するとともに、前記第２の配線導体上に、前記第２の導体層と前記誘電体薄膜とを貫通する第２の貫通孔を形成する貫通孔形成工程と、前記第１の貫通孔の内部に前記第１の配線導体および前記第１の導体層と電気的に接続するとともに前記第２の導体層と電気的に絶縁された第１の接続導体を形成するとともに、前記第２の貫通孔の内部に前記第２の配線導体および前記第２の導体層と電気的に接続するとともに前記第１の導体層と電気的に絶縁された第２の接続導体を形成する引き出し導体形成工程と、を含んでなることを特徴とする。
【００１９】
これにより、第１の導体層と第１の配線導体とを電気的に接続するとともに、第２の導体層と第２の配線導体とを電気的に接続することができる。
【００２０】
また、上記の製造方法によって誘電体薄膜キャパシタを製造することにより、本発明に係る誘電体薄膜キャパシタは、基板と、該基板上に形成され第１および第２の導体層と誘電体薄膜とを備えるキャパシタ部と、からなる誘電体薄膜キャパシタであって、前記基板は上面に第１および第２の配線導体を備え、前記第１の導体層は、前記基板の上面に前記第１および第２の配線導体上を避けて形成されており、前記誘電体薄膜は前記第１の導体層上に形成されており、前記第２の導体層は前記誘電体薄膜上に形成されており、前記キャパシタ部を貫通し前記第１の導体層と前記第１の配線導体とを電気的に接続する第１の接続導体と、前記キャパシタ部を貫通し前記第２の導体層と前記第２の配線導体とを電気的に接続する第２の接続導体と、を備えることを特徴とする。
【００２１】
さらに本発明に係る誘電体薄膜キャパシタは、前記第１の接続導体は前記第１の配線導体を覆って前記第１の配線導体よりも大きな径を有して形成されており、前記第２の接続導体は前記第２の配線導体を覆って前記第２の配線導体よりも大きな径を有して形成されていることを特徴とする。
【発明の効果】
【００２２】
以上のように本発明によれば、誘電体薄膜を熱処理する際に第１および第２の配線導体の膜厚方向の投影面上に第１および第２の導体層が存在しないため、第１および第２の配線導体が第１および第２の導体層中に拡散することを避けることができる。よって、拡散バリヤ層を設ける必要がなく拡散バリヤ層の酸化による導電性の低下、あるいは拡散バリヤ効果の喪失による配線導体の拡散に起因するキャパシタの低抵抗化などの問題がおきることはない。
【発明を実施するための最良の形態】
【００２３】
以下において添付図面を参照しつつ本発明の誘電体薄膜キャパシタおよびその製造方法について説明する。
【実施例１】
【００２４】
図１は本発明の第１の実施例に係る誘電体薄膜キャパシタの製造工程を示す断面図である。
【００２５】
まず、第１の配線導体としての第１のビアホール１１ａと、第２の配線導体としての第２のビアホール１１ｂとを備えた基板１０を用意する。第１および第２のビアホール１１ａ，１１ｂは直径８０μｍで、Ａｇからなり、基板１０の上下面の間を貫通している。基板１０は低温焼成セラミックスからなり、上面には平坦化処理が施されている。
【００２６】
なお、基板１０は低温焼成セラミック基板に限定されるものではなく、後に説明する誘電体薄膜の成膜時の熱処理に耐えられるものであれば特に限定されず、例えばＳｉ基板などであってもよい。
【００２７】
また、第１および第２のビアホール１１ａ，１１ｂを形成する材料もＡｇに限定されるものではないが、誘電体薄膜の成膜時の熱処理において酸化しにくい貴金属を用いることが好ましい。具体的には、高い導電率を得られることと材料コストの観点から、ＡｇあるいはＡｇ−Ｐｄ合金などのＡｇを含む合金で形成されていることが好ましい。
【００２８】
この基板１０上に、リフトオフ法によってＰｔからなる第１の導体層２１を、図１（ａ）に示すように第１および第２のビアホール１１ａ，１１ｂの上部を避けて形成する。すなわち、スピンコートによって基板１０上にレジストを塗布し、露光および現像を行うことによって第１および第２のビアホール１１ａ，１１ｂの上部にレジストを残存させる。そして蒸着法によって膜厚２００ｎｍのＰｔからなる第１の導体層２１を形成する。これにより、レジストが残存している第１および第２のビアホール１１ａ，１１ｂの上部を避けて第１の導体層２１が形成される。第１のビアホール１１ａ上の第１の導体層２１の開口部は直径１００μｍとし、第２のビアホール１１ｂ上の第１の導体層２１の開口部は直径１２０μｍとしている。
【００２９】
なお、第１の導体層２１としてはＰｔ以外にもＩｒ，Ｒｕなどの金属や、ＩｒＯ2，ＲｕＯ2などの導電性酸化物を用いることができる。また、第１の導体層２１の形成方法もリフトオフ法に限らず、基板１０上の全面に第１の導体層２１を形成してから第１および第２のビアホール１１ａ，１１ｂの開口に重なる部分をエッチングなどによって除去する方法であってもよい。さらには、蒸着法に代えてスパッタ法などを用いてもよい。
【００３０】
次に、Ｂａ：Ｓｒ：Ｔｉ＝７：３：１０になるように調製されたゾルゲル原料溶液をスピンコートによって塗布し、ホットプレート上で乾燥させた後に、ＲＴＡ（ラピッド・サーマル・アニーリング）装置を用いて、酸素雰囲気中８００℃で３０分間の熱処理を行い、図１（ｂ）に示すようにチタン酸バリウムストロンチウム（ＢＳＴ）からなる厚み１２０ｎｍの誘電体薄膜２２を形成する。
【００３１】
このとき、本発明においては第１および第２のビアホール１１ａ，１１ｂの上部を避けて第１の導体層２１が形成されているので、第１および第２のビアホール１１ａ，１１ｂを構成する金属が第１の導体層２１中に拡散することはない。また、特許文献１に記載されたような拡散バリヤ層も用いていないので、拡散バリヤ層の酸化に伴う導電率の低下、あるいは拡散バリヤ効果の喪失による第１および第２の配線導体の拡散に起因してキャパシタの絶縁抵抗が低下するといった問題も起こらない。
【００３２】
誘電体薄膜２２としてはＢＳＴに限らず、チタン酸バリウム、チタン酸ストロンチウム、チタン酸ジルコン酸鉛など、ぺロブスカイト型構造を持つ金属酸化物を好適に使用できる。また、成膜方法もゾルゲル法に限らず、ＭＯＤ法（有機金属分解法）、ＣＶＤ法（化学気相成長法）などであってもよい。いずれの成膜方法であっても、高い誘電率を得るためには酸素雰囲気中での熱処理を行うことが好ましい。
【００３３】
次に、リフトオフ法によってＰｔからなる第２の導体層２３を、図１（ｃ）に示すように第１のビアホール１１ａの上部を避けて形成する。すなわち、スピンコートによって基板１０上にレジストを塗布し、露光および現像を行うことによって第１のビアホール１１ａの上部にレジストを残存させる。そして蒸着法によって膜厚２００ｎｍのＰｔからなる第２の導体層２３を形成する。これにより、レジストが残存している第１のビアホール１１ａの上部を避けて第２の導体層２３が形成される。第１のビアホール１１ａ上の第２の導体層２３の開口部は直径１２０μｍとしている。また、第１および第２の導体層２１，２３と誘電体薄膜２２とでキャパシタ部２０をなし、第１の導体層２１と第２の導体層２３とは面同士が誘電体薄膜２２を介して対向している。
【００３４】
次に、スパッタ法によって図１（ｄ）に示すように膜厚２００ｎｍのＳｉＯ2からなる保護層３０を形成する。保護層３０は特にＳｉＯ2に限定されず、任意の絶縁性材料を使用することができる。
【００３５】
次に、ＩＣＰ−ＲＩＥ（誘導結合プラズマ−反応性イオンエッチング）によって、第１および第２のビアホール１１ａ，１１ｂ上に直径１１０μｍの第１および第２の貫通孔４１ａ，４１ｂを形成する。
【００３６】
第１の貫通孔４１ａは、保護層３０、誘電体薄膜２２および第１の導体層２１を貫通して第１のビアホール１１ａの上端にまで至っている。また、第２の貫通孔４１ｂは、保護層３０、第２の導体層２３および誘電体薄膜２２を貫通して第２のビアホール１１ｂの上端にまで至っている。
【００３７】
次に、蒸着法によって第１および第２の貫通孔４１ａ，４１ｂの内部にＣｕを充填して第１および第２の接続導体４２ａ，４２ｂを形成する。これにより、ビアホール１１ａよりも大径の第１の接続導体４２ａがビアホール１１ａを覆うように形成される。また、ビアホール１１ｂよりも大径の第２の接続導体４２ｂがビアホール１１ｂを覆うように形成される。
【００３８】
また、第１の接続導体４２ａは第１のビアホール１１ａおよび第１の導体層２１と電気的に接続しており、第２の導体層２３とは保護層３０によって絶縁されている。また、第２の接続導体４２ｂは第２の導体層２３および第２のビアホール１１ｂと電気的に接続しており、第１の導体層２１とは誘電体薄膜２２によって絶縁されている。さらに基板１０の裏面にはＣｕからなる導体ランド１２を形成する。
【００３９】
これにより、本発明に係る誘電体薄膜キャパシタが完成する。この誘電体薄膜キャパシタの第１および第２の接続導体４１ａ，４１ｂにプローブを当接させて静電容量を計測したところ、静電容量を得られることが確認された。
【００４０】
比較例として、以下の工程によって窒化タンタル（ＴａＮ）からなる拡散バリヤ層を有する誘電体薄膜キャパシタを作製した。上記の実施例と共通する部分は適宜説明を省略する。
【００４１】
低温焼成セラミックスからなる基板１０を用意し、図２（ａ）に示すように第１および第２のビアホール１１ａ，１１ｂ上にＴａＮからなる厚さ１００ｎｍ、直径１００μｍの拡散バリヤ層５０を反応性スパッタ法によって形成する。
【００４２】
次に、上記実施例と同じ方法で第１の導体層２１、誘電体薄膜２２、第２の導体層２３を形成した。このとき第１の導体層２１は図２（ｂ）に示すように第２のビアホール１１ｂ上に開口を設けているが、第１のビアホール１１ａ上には開口を設けていない。また第２の導体層２３は図２（ｃ）に示すように第１のビアホール１１ａ上に開口を設けているが第２のビアホール１１ｂ上には開口を設けていない。第１および第２の導体層２１，２３の開口の直径は１２０μｍとされている。
【００４３】
さらに、図２（ｄ）に示すようにＳｉＯ2からなる保護層３０を形成し、ＩＣＰ−ＲＩＥで直径６０μｍの第１および第２の貫通孔（不図示）を形成したのちにＣｕからなる第１および第２の接続導体４２ａ，４２ｂを形成し、基板１０の裏面にＣｕからなる導体ランド１２を形成し、図２（ｅ）に示す誘電体薄膜キャパシタを作製した。
【００４４】
なお、このとき、第１の接続導体４２ａは保護層３０の表面から保護層３０および誘電体薄膜２２を貫通して第１の導体層２１の上面に接続している。また、第２の接続導体４２ｂは保護層３０、第２の導体層２３および誘電体薄膜２２を貫通して、第２の導体層２３と拡散バリヤ層５０とを接続している。
【００４５】
この誘電体薄膜キャパシタの第１および第２の接続導体４２ａ，４２ｂにプローブを当接させて静電容量を計測しようとしたところ、ショートが発生していることがわかった。これは、ＴａＮからなる拡散バリヤ層５０が、誘電体薄膜を成膜する際の熱処理によってバリヤ特性を喪失し、ビアホール１１ａ，１１ｂを構成するＡｇが第１の導体層２１中に拡散して誘電体薄膜２２との界面が粗面化し、第１の導体層２１と第２の導体層２３との間で短絡が発生したためと考えられる。
【００４６】
熱処理によって拡散バリヤ層がバリヤ特性を喪失するメカニズムは明らかでないが、熱処理によってＴａＮが酸化することによって結晶学的な欠陥が発生して膜の緻密性が損なわれることが原因であると推定される。
【実施例２】
【００４７】
次に本発明の第２の実施例に係る誘電体薄膜キャパシタの製造方法について説明する。第１の実施例と共通する部分については適宜説明を省略する。
【００４８】
図３は第２の実施例に係る誘電体薄膜キャパシタの製造工程を示す断面図である。まず、図３（ａ）に示すように、第１および第２のビアホール１１ａ，１１ｂを備えた基板１０を用意し、基板１０上にＢＳＴのゾルゲル原料溶液をスピンコートによって塗布し、乾燥後、酸化雰囲気中での熱処理を行って結晶化させ、ＢＳＴからなる密着層６０を形成する。密着層６０としてはＢＳＴに限らずＣｒやＴｉなどを用いることもできる。
【００４９】
また、ここでは基板１０上の全面に密着層を形成したが、ビアホール１１ａ，１１ｂ上を避けて形成するようにしてもよい。
【００５０】
次に、密着層６０上に、第１および第２のビアホール１１ａ，１１ｂの開口を避けて、Ｐｔからなる第１の導体層２１を形成する。
【００５１】
次に、図３（ｂ）に示すように、ゾルゲル法によってＢＳＴからなる誘電体薄膜２２を形成する。このとき、酸化雰囲気中での熱処理が行われるが、第１の導体層２１は第１および第２のビアホール１１ａ，１１ｂの開口を避けて形成されているので、第１の導体層２１中に第１および第２のビアホール１１ａ，１１ｂを形成する材料が拡散することはない。また、窒化物などからなる拡散バリヤ層を用いていないので、拡散バリヤ層の酸化に伴う導電性の低下などの問題も起こらない。
【００５２】
次に、Ｐｔからなる第２の導体層２３を形成する。第２の導体層２３は、第１および第２のビアホール１１ａ，１１ｂ上に開口を有する。
【００５３】
次に、誘電体薄膜２２の絶縁性を向上させるため、酸素雰囲気中８００℃で３０分間の熱処理を行う。このとき、ビアホール１１ａ，１１ｂを構成しているＡｇはＢＳＴからなる誘電体薄膜２２中を等方的に拡散するが、８００℃で３０分程度の熱処理条件では、ビアホール１１ａ，１１ｂの投影面上を避けて形成されている第１および第２の導体層２１，２３までは到達しない。
【００５４】
大きな容量密度を得るために形成される誘電体薄膜２２は一般にサブミクロンオーダーの極めて小さな膜厚に形成されるため、第１および第２の導体層２１，２３のすくなくともいずれかがビアホール１１ａ，１１ｂの投影面上にも形成されている場合には、Ａｇが誘電体薄膜２２を通過して第１あるいは第２の導体層２１，２３へ到達してしまう。そして、Ａｇは第１あるいは第２の導体層２１，２３中を高速で拡散し、誘電体薄膜キャパシタの絶縁性を著しく低下させてしまう。
【００５５】
本発明では上記のように第１および第２の導体層２１，２３がビアホール１１ａ，１１ｂの投影面上を避けて形成されているので、そのような問題を引き起こすことはない。
【００５６】
次に、図３（ｄ）に示すように、ＳｉＯ2からなる保護層３０を形成する。
【００５７】
次に、図３（ｅ）に示すように、第１および第２の貫通孔４１ａ，４１ｂを形成する。次に、図３（ｆ）に示すようにＣｕを蒸着することによって第１および第２の接続導体４２ａ，４２ｂを形成する。また、基板１０の裏面には第１および第２のビアホール１１ａ，１１ｂと接続する導体ランド１２を形成する。
【００５８】
これにより、本発明に係る誘電体薄膜キャパシタが完成する。本実施例では基板１０と第１の導体層２１との間に密着層６０を形成しているので、基板１０と第１の導体層２１との密着性が向上する。また、第２の導体層２３を形成した後に酸素雰囲気中での熱処理を行っているので、誘電体薄膜キャパシタの絶縁性が向上している。なお、第１の導体層２１として好適に用いられるＰｔは、基板１０の材質によっては基板１０と十分な密着性を得られないことがあるので、かかる場合には本実施例のように密着層６０を備えることが好ましい。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施例に係る誘電体薄膜キャパシタの製造工程を示す断面図である。
【図２】比較例の誘電体薄膜キャパシタの製造工程を示す断面図である。
【図３】本発明の第２の実施例に係る誘電体薄膜キャパシタの製造工程を示す断面図である。
【符号の説明】
【００６０】
１０    基板
１１ａ    第１のビアホール
１１ｂ    第２のビアホール
１２    導体ランド
２０    キャパシタ部
２１    第１の導体層
２２    誘電体薄膜
２３    第２の導体層
３０    保護層
４１ａ    第１の貫通孔
４１ｂ    第２の貫通孔
４２ａ    第１の接続導体
４２ｂ    第２の接続導体
５０    拡散バリヤ層
６０    密着層
【図１】
2006303043.tif 000003
【図２】
2006303043.tif 000004
【図３】
2006303043.tif 000005