(57)【要約】【課題】レーザＣＶＤを用いた配線修正において、表示欠陥を低減し、信頼性を向上させることができる断線修正方法及びアクティブマトリックス基板の製造方法並びに表示装置の提供。【解決手段】複数の走査信号配線２と複数のデータ信号配線７とが交差するように設けられ、走査信号配線２とデータ信号配線７との各交点近傍にスイッチング素子が配設されたアクティブマトリックス基板の製造に際して、任意の配線に断線が発生した場合に、断線欠陥部１１にレーザＣＶＤにより選択的に導電膜１３を形成した後、少なくとも導電膜の周辺１４にレーザ光を照射するなどによって導電膜の周辺１４に残存する導電性の微粒子を除去して導電膜１３と他の配線との間のリーク電流や寄生容量の発生を抑制する。またレーザＣＶＤにより導電膜１３を形成する前に少なくとも導電膜形成領域にレーザ光を照射して下地膜との密着性を改善する。【選択図】図２
2006317726.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜を介して配線が積層されてなる基板における前記配線の断線修正方法であって、
所定の配線に断線欠陥部が生じた場合に、前記断線欠陥部両側の前記所定の配線の端部を繋ぐ領域に、レーザＣＶＤ法を用いて選択的に導電膜を形成し、
その後、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去することを特徴とする断線修正方法。
【請求項２】
絶縁膜を介して配線が積層されてなる基板における前記配線の断線修正方法であって、
所定の配線に断線欠陥部が生じた場合に、前記断線欠陥部両側の前記所定の配線の端部を繋ぐ領域に、レーザＣＶＤ法を用いて選択的に導電膜を形成し、
その後、前記導電膜周囲の領域にレーザ光を照射して、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜及びその周囲の領域にレーザ光を照射して、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去することを特徴とする断線修正方法。
【請求項３】
絶縁膜を介して配線が積層されてなる基板における前記配線の断線修正方法であって、
所定の配線に断線欠陥部が生じた場合に、前記断線欠陥部両側の前記所定の配線の端部に形成された、前記所定の配線上層の絶縁膜に開孔した修正用コンタクトホールを繋ぐ領域に、レーザＣＶＤ法を用いて選択的に導電膜を形成し、
その後、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去することを特徴とする断線修正方法。
【請求項４】
絶縁膜を介して配線が積層されてなる基板における前記配線の断線修正方法であって、
所定の配線に断線欠陥部が生じた場合に、前記断線欠陥部両側の前記所定の配線の端部に形成された、前記所定の配線上層の絶縁膜に開孔した修正用コンタクトホールを繋ぐ領域に、レーザＣＶＤ法を用いて選択的に導電膜を形成し、
その後、前記導電膜周囲の領域にレーザ光を照射して、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜及びその周囲の領域にレーザ光を照射して、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去することを特徴とする断線修正方法。
【請求項５】
前記導電膜の形成前に、少なくとも前記導電膜を形成する領域にレーザ光を照射することを特徴とする請求項１乃至４のいずれか一に記載の断線修正方法。
【請求項６】
複数の走査信号配線と複数のデータ信号配線とが交差するように設けられ、前記走査信号配線と前記データ信号配線との各交点近傍にスイッチング素子を備えたアクティブマトリックス基板の製造方法において、
前記走査信号配線又は前記データ信号配線の断線欠陥部を特定する工程と、
特定された前記断線欠陥部両側の前記走査信号配線又は前記データ信号配線の端部を繋ぐ領域に、レーザＣＶＤを用いて選択的に導電膜を形成する工程と、
前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去する工程と、を少なくとも有することを特徴とするアクティブマトリックス基板の製造方法。
【請求項７】
複数の走査信号配線と複数のデータ信号配線とが交差するように設けられ、前記走査信号配線と前記データ信号配線との各交点近傍にスイッチング素子を備えたアクティブマトリックス基板の製造方法において、
前記走査信号配線又は前記データ信号配線の断線欠陥部を特定する工程と、
特定された前記断線欠陥部両側の前記走査信号配線又は前記データ信号配線の端部に、その上層の絶縁膜に開孔した修正用コンタクトホールを形成する工程と、
前記修正用コンタクトホールを繋ぐ領域に、レーザＣＶＤを用いて選択的に導電膜を形成する工程と、
前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去する工程と、を少なくとも有することを特徴とするアクティブマトリックス基板の製造方法。
【請求項８】
複数の走査信号配線と複数のデータ信号配線及び電源供給線とが交差するように設けられ、前記走査信号配線と前記データ信号配線及び前記電源供給線との各交点近傍にスイッチング素子を備えたアクティブマトリックス基板の製造方法において、
前記走査信号配線、前記データ信号配線又は前記電源供給線の断線欠陥部を特定する工程と、
特定された前記断線欠陥部両側の前記走査信号配線、前記データ信号配線又は前記電源供給線の端部を繋ぐ領域に、レーザＣＶＤを用いて選択的に導電膜を形成する工程と、
前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去する工程と、を少なくとも有することを特徴とするアクティブマトリックス基板の製造方法。
【請求項９】
複数の走査信号配線と複数のデータ信号配線及び電源供給線とが交差するように設けられ、前記走査信号配線と前記データ信号配線及び前記電源供給線との各交点近傍にスイッチング素子を備えたアクティブマトリックス基板の製造方法において、
前記走査信号配線、前記データ信号配線又は前記電源供給線の断線欠陥部を特定する工程と、
特定された前記断線欠陥部両側の前記走査信号配線、前記データ信号配線又は前記電源供給線の端部に、その上層の絶縁膜に開孔した修正用コンタクトホールを形成する工程と、
前記修正用コンタクトホールを繋ぐ領域に、レーザＣＶＤを用いて選択的に導電膜を形成する工程と、
前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去する工程と、を少なくとも有することを特徴とするアクティブマトリックス基板の製造方法。
【請求項１０】
前記修正用コンタクトホールをレーザ照射により開孔することを特徴とする請求項７又は９に記載のアクティブマトリックス基板の製造方法。
【請求項１１】
前記導電性生成物を除去する工程では、前記導電膜周囲の領域、又は、前記導電膜及びその周囲の領域にレーザ光を照射して前記導電性生成物の除去を行うことを特徴とする請求項６乃至１０のいずれか一に記載のアクティブマトリックス基板の製造方法。
【請求項１２】
前記導電膜を形成する工程の前に、少なくとも前記導電膜を形成する領域にレーザ光を照射する工程を含むことを特徴とする請求項６乃至１１のいずれか一に記載のアクティブマトリックス基板の製造方法。
【請求項１３】
前記スイッチング素子がアモルファスシリコン又は多結晶シリコンからなる薄膜トランジスタであることを特徴とする請求項６乃至１２のいずれか一に記載のアクティブマトリックス基板の製造方法。
【請求項１４】
請求項６、７、１０乃至１３のいずれか一に記載された方法を用いて製造されたアクティブマトリックス基板を備えることを特徴とする液晶表示装置。
【請求項１５】
請求項８乃至１３のいずれか一に記載された方法を用いて製造されたアクティブマトリックス基板を備えることを特徴とする有機エレクトロルミネッセンス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に形成された配線の断線修正方法に関し、特に、該断線修正方法を用いたアクティブマトリックス基板の製造方法並びに該アクティブマトリックス基板を備える表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと表記する。）をスイッチング素子に使用した液晶表示装置は広く普及している。そして、アモルファスシリコン（以下、ａ−Ｓｉと表記する。）がＴＦＴの半導体膜として多く用いられている。また、多結晶シリコンをＴＦＴの半導体膜に用いた液晶表示装置も製品化され、多結晶シリコンＴＦＴにより画素回路を構成した有機エレクトロルミネッセンス表示装置も開発されている。
【０００３】
ＴＦＴ製造工程において、配線断線により導通不良が発生すると、上記液晶表示装置や有機エレクトロルミネッセンス表示装置などのアクティブマトリックス型表示装置は不良となってしまう。そこで、この断線配線を修正（リペア）するためにレーザＣＶＤ（Chemical Vapor Deposition：化学気相成長法）が用いられている。
【０００４】
例えば、特許文献１には、ドレイン配線（データ信号配線）がゲート配線（走査信号配線）との交差部で断線が発生した場合の修正方法が開示されている。図１５（ａ）は、特許文献１の配線修正を示す平面図、図１５（ｂ）はその断面図であり、これらの図を参照してこの配線修正方法を説明する。まず、ドレイン配線７ａの断線箇所１１ａの両側でかつゲート配線２ａとドレイン配線７ａの交差部の両側に、切断用のレーザを用いて２つの貫通孔（修正用コンタクトホール）１２ｄ、１２ｅを形成し、レーザを用いた修正法（レーザＣＶＤ）により貫通孔１２ｄ、１２ｅを結ぶ修正用金属配線（導電膜）１３ａを形成する。すなわち、原料ガス中で修正箇所に選択的にレーザを照射し、被覆層１７ｂの表面に吸着された原料ガスをレーザの光エネルギーにより分解、反応させ金属配線を形成する。なお、この特許文献１ではレーザ光の反射低減を目的に低反射率の被覆層１７ａ、１７ｂが設けられており、図１５（ａ）、（ｂ）のように配線の断線欠陥が修正される。
【０００５】
また、予備ＴＦＴを用いた配線修正方法の例が特許文献２に開示されている。図１６（ａ）は、特許文献２の配線修正を示す平面図、図１６（ｂ）、（ｃ）、（ｄ）はその断面図である。これらの図を参照して特許文献２の配線修正方法を説明する。ＴＦＴのドレイン電極７ａとソース電極７ｂとの間が異物１８により短絡した場合、ドレイン電極７ａに例えばレーザパルスを照射し、図１６の１点鎖線部で切断する。次に、ＹＡＧレーザの第３高調波（３５５ｎｍ）または第４高調波（２６６ｎｍ）を使用してレーザパルスを照射し、データバスライン（データ信号配線）７に接続したドレイン電極７ａと予備ＴＦＴドレイン電極端子１９の上の第２絶縁膜８に、修正用コンタクトホール１２ａ、１２ｂを図１６（ｃ）のように形成する。次に、レーザＣＶＤ法により導電膜１３を形成し、ドレイン電極７ａと予備ＴＦＴドレイン電極端子１９との間を図１６（ｄ）のように電気的に接続する。レーザＣＶＤではタングステン有機金属を含むアルゴンガスを局所的にフローさせ、波長３５５ｎｍＹＡＧレーザ光を連続照射し、スキャン速度３μｍ／ｓ、レーザ透過率５５％、キャリアガス流量９０ｃｃ／ｍｉｎ、原料ガス温度５３℃、成膜スリット５μｍ×５μｍで膜厚３００ｎｍ、比抵抗５０μΩ・ｃｍ以下の導電膜が形成されている。また、予備ＴＦＴソース電極端子２０と画素電極１０とが重なる部分にＹＡＧレーザ光を照射し、第２の絶縁膜８に修正用コンタクトホール１２ｃを形成すると共に、画素電極１０と予備ＴＦＴソース電極端子２０とを溶融接合し、図１６（ａ）のように電気的に接続する。
【０００６】
【特許文献１】特開平８−１１４８１９号公報（第３頁、第３図）
【特許文献２】特開２００２−１８２２４６号公報（第２２頁、第６１−６２図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１や特許文献２に開示された修正用コンタクトホール形成と修正配線の導電膜形成方法を使い、例えばデータ信号配線が断線した場合、断線欠陥部の両端を露出させるため第２絶縁膜に修正用コンタクトホールを開孔し、レーザＣＶＤにより選択的に導電膜を形成し、断線を接続することが可能である。その際、修正配線の抵抗を低くするためには配線幅は広く、膜厚は厚い方が好ましい。ただし、膜厚を厚くすると膜応力が高くなり密着力が低下し剥離する場合があるので膜厚の限界が存在する。また、配線幅を広くすると画素電極との間にリーク電流が生じるため一般的にはデータ信号配線幅程度が適当である。しかしながら、このような条件で断線欠陥部を配線修正した場合でも、レーザＣＶＤによる配線修正の際に、配線修正部の周辺に微粒子が残存し、その微粒子が伝導性を持つために画素電極との間にリーク電流が生じ、その結果、表示欠陥が発生してしまうという問題があった。
【０００８】
また、例えばデータ信号配線が断線した場合、第２絶縁膜を形成する前にレーザＣＶＤにより選択的に導電膜を形成して断線を接続し、その後、第２絶縁膜を形成し、スイッチング素子の端子上の第２絶縁膜を選択的に除去して画素電極を形成することにより、配線修正部と画素電極との間のリーク電流発生を回避できる。しかしながら、この場合でも、レーザＣＶＤによる配線修正の際に、配線修正部の周辺に微粒子が残存し、その微粒子が伝導性を持つために画素電極との間に寄生容量が発生し、その結果、表示欠陥が発生してしまうという問題があった。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、その第１の目的は、レーザＣＶＤを用いた配線修正において画素電極または他の配線との間のリーク電流や寄生容量の発生を抑制し、表示欠陥を低減することができる断線修正方法及びアクティブマトリックス基板の製造方法並びに該アクティブマトリックス基板を備える表示装置を提供することにある。
【００１０】
また、本発明の第２の目的は、レーザＣＶＤを用いた配線修正において下地膜との密着性を改善し、信頼性を向上させることができる断線修正方法及びアクティブマトリックス基板の製造方法並びに該アクティブマトリックス基板を備える表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明は、絶縁膜を介して配線が積層されてなる基板における前記配線の断線修正方法であって、所定の配線に断線欠陥部が生じた場合に、前記断線欠陥部両側の前記所定の配線の端部を繋ぐ領域に、レーザＣＶＤ法を用いて選択的に導電膜を形成し、その後、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去するものである。
【００１２】
また、本発明は、絶縁膜を介して配線が積層されてなる基板における前記配線の断線修正方法であって、所定の配線に断線欠陥部が生じた場合に、前記断線欠陥部両側の前記所定の配線の端部を繋ぐ領域に、レーザＣＶＤ法を用いて選択的に導電膜を形成し、その後、前記導電膜周囲の領域にレーザ光を照射して、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜及びその周囲の領域にレーザ光を照射して、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去する。
【００１３】
また、本発明は、絶縁膜を介して配線が積層されてなる基板における前記配線の断線修正方法であって、所定の配線に断線欠陥部が生じた場合に、前記断線欠陥部両側の前記所定の配線の端部に形成された、前記所定の配線上層の絶縁膜に開孔した修正用コンタクトホールを繋ぐ領域に、レーザＣＶＤ法を用いて選択的に導電膜を形成し、その後、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去するものである。
【００１４】
また、本発明は、絶縁膜を介して配線が積層されてなる基板における前記配線の断線修正方法であって、所定の配線に断線欠陥部が生じた場合に、前記断線欠陥部両側の前記所定の配線の端部に形成された、前記所定の配線上層の絶縁膜に開孔した修正用コンタクトホールを繋ぐ領域に、レーザＣＶＤ法を用いて選択的に導電膜を形成し、その後、前記導電膜周囲の領域にレーザ光を照射して、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜及びその周囲の領域にレーザ光を照射して、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去するものである。
【００１５】
また、本発明においては、前記導電膜の形成前に、少なくとも前記導電膜を形成する領域にレーザ光を照射する構成とすることができる。
【００１６】
また、本発明は、複数の走査信号配線と複数のデータ信号配線とが交差するように設けられ、前記走査信号配線と前記データ信号配線との各交点近傍にスイッチング素子を備えたアクティブマトリックス基板の製造方法において、前記走査信号配線又は前記データ信号配線の断線欠陥部を特定する工程と、特定された前記断線欠陥部両側の前記走査信号配線又は前記データ信号配線の端部を繋ぐ領域に、レーザＣＶＤを用いて選択的に導電膜を形成する工程と、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去する工程と、を少なくとも有するものである。
【００１７】
また、本発明は、複数の走査信号配線と複数のデータ信号配線とが交差するように設けられ、前記走査信号配線と前記データ信号配線との各交点近傍にスイッチング素子を備えたアクティブマトリックス基板の製造方法において、前記走査信号配線又は前記データ信号配線の断線欠陥部を特定する工程と、特定された前記断線欠陥部両側の前記走査信号配線又は前記データ信号配線の端部に、その上層の絶縁膜に開孔した修正用コンタクトホールを形成する工程と、前記修正用コンタクトホールを繋ぐ領域に、レーザＣＶＤを用いて選択的に導電膜を形成する工程と、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去する工程と、を少なくとも有するものである。
【００１８】
また、本発明は、複数の走査信号配線と複数のデータ信号配線及び電源供給線とが交差するように設けられ、前記走査信号配線と前記データ信号配線及び前記電源供給線との各交点近傍にスイッチング素子を備えたアクティブマトリックス基板の製造方法において、前記走査信号配線、前記データ信号配線又は前記電源供給線の断線欠陥部を特定する工程と、特定された前記断線欠陥部両側の前記走査信号配線、前記データ信号配線又は前記電源供給線の端部を繋ぐ領域に、レーザＣＶＤを用いて選択的に導電膜を形成する工程と、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去する工程と、を少なくとも有するものである。
【００１９】
また、本発明は、複数の走査信号配線と複数のデータ信号配線及び電源供給線とが交差するように設けられ、前記走査信号配線と前記データ信号配線及び前記電源供給線との各交点近傍にスイッチング素子を備えたアクティブマトリックス基板の製造方法において、前記走査信号配線、前記データ信号配線又は前記電源供給線の断線欠陥部を特定する工程と、特定された前記断線欠陥部両側の前記走査信号配線、前記データ信号配線又は前記電源供給線の端部に、その上層の絶縁膜に開孔した修正用コンタクトホールを形成する工程と、前記修正用コンタクトホールを繋ぐ領域に、レーザＣＶＤを用いて選択的に導電膜を形成する工程と、前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去、又は、前記導電膜の表層及び前記導電膜形成時に該導電膜周囲の領域に生成された導電性生成物を除去する工程と、を少なくとも有するものである。
【００２０】
本発明においては、前記修正用コンタクトホールをレーザ照射により開孔する構成とすることができ、また、前記導電膜を形成する工程の前に、少なくとも前記導電膜を形成する領域にレーザ光を照射する工程を含む構成とすることもできる。
【００２１】
また、本発明においては、前記導電性生成物を除去する工程では、前記導電膜周囲の領域、又は、前記導電膜及びその周囲の領域にレーザ光を照射して前記導電性生成物の除去を行う構成とすることができる。
【００２２】
また、本発明においては、前記スイッチング素子がアモルファスシリコン又は多結晶シリコンからなる薄膜トランジスタであることが好ましい。
【００２３】
また、本発明の液晶表示装置は、上記記載の方法を用いて製造されたアクティブマトリックス基板を備えるものである。
【００２４】
また、本発明の有機エレクトロルミネッセンス表示装置は、上記記載の方法を用いて製造されたアクティブマトリックス基板を備えるものである。
【００２５】
このように、本発明では、断線欠陥部にレーザＣＶＤにより選択的に導電膜を形成した後、少なくとも導電膜の周辺にレーザ光を照射するなどによって、レーザＣＶＤにより生成された導電膜の周辺に残存する微粒子を除去するため、断線修正部と画素電極または他の配線との間のリーク電流や寄生容量の発生を抑制することができ、これにより表示欠陥を低減することができる。また、レーザＣＶＤにより導電膜を形成する前に、少なくとも導電膜を形成する領域にレーザ光を照射して、下地膜との密着性を改善するため、導電膜の剥がれを抑制することができ、これにより信頼性を向上させることができる。
【発明の効果】
【００２６】
本発明の断線修正方法及びアクティブマトリックス基板の製造方法並びに該アクティブマトリックス基板を備える表示装置によれば、下記記載の効果を奏する。
【００２７】
本発明の第１の効果は、アクティブマトリックス基板を用いた表示装置の表示欠陥を低減し、配線修正の歩留まり（救済率）を向上させることができるということである。
【００２８】
その理由は、断線欠陥部にレーザＣＶＤにより選択的に導電膜を形成した後、導電膜の周辺にレーザ光を照射、又は、導電膜を含む領域にレーザパワーを下げてレーザ光を照射するなどによって、レーザＣＶＤにより生成された導電膜の周辺に残存する微粒子を除去しているため、この微粒子に起因する断線修正部と画素電極または他の配線や電極との間のリーク電流又は寄生容量の発生を抑制することができるからである。
【００２９】
また、本発明の第２の効果は、アクティブマトリックス基板を用いた表示装置の信頼性を向上させることができるということである。
【００３０】
その理由は、断線欠陥部にレーザＣＶＤにより導電膜を形成する前に、少なくとも導電膜を形成する領域にレーザ光を照射して、下地膜上の不純物を除去したり、下地膜を改質するなど、下地膜との密着性を改善しているため、導電膜の剥がれを抑制することができるからである。
【発明を実施するための最良の形態】
【００３１】
本発明は、その好ましい一実施の形態において、複数の走査信号配線と複数のデータ信号配線とが交差するように設けられ、走査信号配線とデータ信号配線との各交点近傍にスイッチング素子が配設されたアクティブマトリックス基板の製造に際して、走査信号配線又はデータ信号配線に断線が発生した場合に、断線欠陥部にレーザＣＶＤにより選択的に導電膜を形成した後、少なくとも導電膜の周辺にレーザ光を照射するなどによって、レーザＣＶＤにより生成された導電膜の周辺に残存する導電性微粒子を除去する処理を行うことにより、断線修正部と画素電極または他の配線との間のリーク電流や寄生容量の発生を抑制し、表示欠陥を低減する。また、レーザＣＶＤにより導電膜を形成する前に、少なくとも導電膜を形成する領域にレーザ光を照射して、下地膜との密着性を改善する処理を行うことにより、導電膜の剥がれを抑制し、信頼性を向上させる。
【００３２】
以下、上記実施形態について図面を参照して詳細に説明するが、その前に、本発明の理解を容易にするために、断線欠陥部を修正する工程を除いたアクティブマトリックス型液晶表示装置の製造方法について、図１３及び図１４を参照して説明する。図１３及び図１４は、アクティブマトリックス型液晶表示装置の製造方法を示す工程断面図であり、作図の都合上、分図したもので、逆スタガ構造・バックチャネルエッチ型と呼ばれるＴＦＴの例である。
【００３３】
まず、図１３（ａ）に示すようにガラスのような透明絶縁基板１上に、例えばＭｏ、Ｃｒ、Ｔａ、Ａｌ上にＭｏを積層した金属膜、またはこれらを主成分とする合金、ＭｏＷ、あるいは積層膜などをスパッタ法などで２００ｎｍから３００ｎｍ程度成膜し、この金属膜をフォトリソグラフィー技術とエッチング技術によりパターニングし、走査信号配線２を形成する。この走査信号配線２はＴＦＴのゲート電極２ａを構成する。次に、図１３（ｂ）に示すように、プラズマＣＶＤ法によりＳｉＮ膜あるいはＳｉＯ２膜とＳｉＮ膜の積層膜などからなる厚さ３５０ｎｍから５００ｎｍ程度の第１絶縁膜（ゲート絶縁膜）３を成膜した後、厚さ１００ｎｍから２５０ｎｍ程度のａ−Ｓｉからなる半導体膜４、厚さ２０ｎｍから５０ｎｍ程度のＰをドーピングしたｎ＋ａ−Ｓｉからなる高濃度不純物を含む高濃度半導体膜５を成膜し、この２層をフォトリソグラフィー技術とエッチング技術によりパターニングし、ａ−Ｓｉアイランド６を形成する。
【００３４】
次に、図１３（ｃ）に示すようにＭｏ、Ｃｒ、Ｔａ、Ｔｉ、ＭｏＷあるいはＭｏ／Ａｌ／Ｍｏの積層膜などをスパッタ法などで２００ｎｍから３００ｎｍ程度成膜し、リソグラフィー技術とエッチング技術によりＴＦＴのドレイン電極７ａ、ソース電極７ｂを形成する。なお、ＴＦＴのソース・ドレインは動作電位により変わるが、本発明では画素電極側をソース電極と称している。このドレイン電極７ａはデータ信号配線７を構成する。その後、図１３（ｄ）に示すようにソース電極７ｂ、ドレイン電極７ａをマスクとして高濃度半導体膜５をエッチング除去する。
【００３５】
次に、図１４（ａ）に示すようにプラズマＣＶＤ法によりＳｉＮからなる第２絶縁膜（保護膜）８を３００ｎｍから４００ｎｍ程度成膜し、リソグラフィー技術とエッチング技術により保護膜８にコンタクトホール９を開孔する。そして、図１４（ｂ）に示すようにスパッタ法によりＩＴＯ膜を４０ｎｍから１４０ｎｍ程度成膜し、フォトリソグラフィー技術とエッチング技術によりソース電極７ｂに接続された画素電極１０を形成する。
【００３６】
以上のようにして製造したＴＦＴ基板とカラーフィルタ基板とを対向させ、その中に液晶を封入して液晶パネルを製造する。例えば、ＴＮ型液晶表示装置は、図１４（ｃ）に示すように画素電極の上にポリイミドからなる配向膜２３が形成され、ラビング処理が行なわれる。また、カラーフィルタ基板は、ガラスなどの透明絶縁性基板２２上にＣｒなどから形成されたブラックマトリックス２４と、カラーフィルタ２５と、アクリルやエポキシ樹脂からなるオーバーコート層２６と、ＩＴＯからなる共通電極２７と、配向膜２３から構成されている。そして、ＴＦＴ基板とカラーフィルタ基板との間には間隔を一定に保つためスペーサー（図示せず）が配置されて液晶材２１が封入され、シール材（図示せず）により貼り合わせ封着されている。また、ＴＦＴ基板の下部とカラーフィルタ基板との上部には偏光板（図示せず）が貼り付けられている。
【００３７】
以下、各実施例において、本発明のアクティブマトリックス基板の製造方法及び該アクティブマトリックス基板を備える表示装置について詳細に説明する。
【実施例１】
【００３８】
まず、本発明の第１の実施例に係るアクティブマトリックス基板の製造方法及び該アクティブマトリックス基板を備える表示装置について、図１乃至図４を参照して説明する。図１及び図２は、第１の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図であり、図３はそのＸ−Ｘ線断面図、図４はＹ−Ｙ線断面図である。なお、ここでは画素電極が形成された段階におけるＴＦＴ基板のデータ信号配線の断線修正方法について説明する。
【００３９】
まず、前述のアクティブマトリックス型液晶表示装置の製造方法を用いて画素電極１０を形成した後、各配線の検査を行い、所定の配線（ここではデータ信号配線７）に断線が発生している場合は断線欠陥部１１を特定する（図４（ａ）参照）。次に、波長３５１ｎｍのＮｄ．ＹＬＦパルスレーザを照射し、図４（ｂ）に示すように断線欠陥部１１の両端の第２絶縁膜８に修正用コンタクトホール１２ａ、１２ｂを開孔する。次に、開孔した修正用コンタクトホール１２ａ、１２ｂを覆うようにレーザＣＶＤにより導電膜１３を選択的に成膜し、導電膜１３の１次形成を行なう。このレーザＣＶＤではタングステンカルボニルＷ(ＣＯ)６を成膜ガスに、波長３４９ｎｍのＮｄ．ＹＬＦレーザを使用し、厚さ２５０ｎｍ程度のタングステンを主成分とする導電膜１３を成膜する。その後、修正用コンタクトホール１２ａ、１２ｂ内に選択的に形成した導電膜１３の間を、レーザＣＶＤを用いて導電膜１３を選択的に成膜し接続し、導電膜１３の２次形成を行う。このとき、レーザ透過率２０％、スキャン速度５μｍ／ｓの往復で厚さ３００ｎｍ程度の成膜を行なう。この状態を図１、図３（ｂ）、図４（ｃ）に示す。
【００４０】
ここで、図３（ｂ）に示すように、導電膜１３の２次形成時に生成された導電性生成物（微粒子１４ａ）が導電膜の周囲１４に残存しており、この微粒子１４ａに起因して、断線修正部と画素電極１０との間のリーク電流が発生して表示欠陥となってしまうという問題があった。そこで、本実施例ではこの問題を解決するために、導電膜の周辺１４の微粒子１４ａを第１絶縁膜３に損傷を与えないように除去する。
【００４１】
具体的には、修正用コンタクトホールを開孔したＮｄ．ＹＬＦレーザのレーザ透過率を下げてスキャン照射する。例えば、選択的に形成した導電膜１３と画素電極１０との間のレーザ光照射領域１５に、レーザ透過率５％、スキャン速度１０μｍ／ｓ、スリット３μｍ×３μｍの条件でスキャン照射する。これにより、図２および図３（ｃ）に示すように、第２絶縁膜８に損傷を与えることなく導電膜の周辺１４上の微粒子１４ａを除去することができる。
【００４２】
このように、データ信号配線７に断線が発生した場合に、単に、断線欠陥部１１の両端を繋ぐように導電膜１３を形成するのではなく、導電膜１３を形成した後、導電膜１３と隣接する配線や電極（ここでは画素電極１０）との間を所定の条件でレーザをスキャン照射することにより、導電膜の周辺１４上の微粒子１４ａを除去することができ、これにより、微粒子に起因するリーク電流を抑制して、表示欠陥を低減することができる。
【００４３】
なお、上記説明では、レーザ光照射により導電膜の周辺１４上の微粒子１４ａを除去したが、微粒子１４ａの除去方法はレーザ照射に限定されず、微粒子１４ａの除去が可能な他の方法を用いてもよい。また、上記説明では、第２絶縁膜８を開孔するように修正用コンタクトホール１２ａ、１２ｂを形成したが、例えば、図４（ｄ）に示すように、第２絶縁膜８及びデータ信号配線７を開孔するように修正用コンタクトホール１２ａ、１２ｂを形成し、修正用コンタクトホールの側壁で導電膜１３とデータ信号配線７とのコンタクトを取ることもできる。また、上記説明では、データ信号配線７に断線が発生した場合について述べたが、下層側の配線上に絶縁膜を介して上層側の配線を形成した後、下層側の配線の断線を修正する任意のケースについて同様に適用することができる。
【実施例２】
【００４４】
次に、本発明の第２の実施例に係るアクティブマトリックス基板の製造方法及び該アクティブマトリックス基板を備える表示装置について、図５乃至図７を参照して説明する。図５は、第２の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図であり、図６はそのＸ−Ｘ線断面図、図７はＹ−Ｙ線断面図である。
【００４５】
前記した第１の実施例では、画素電極１０を形成した後にデータ信号配線７の断線の修正を行なったが、本実施例では、データ信号配線７形成後、第２絶縁膜（保護膜）８の成膜前に配線修正を行なうことを特徴としている。
【００４６】
具体的に説明すると、データ信号配線７形成後に検査を行い、データ信号配線７に断線が発生している場合は断線欠陥部１１を特定する（図７（ａ）参照）。次に、図５及び図７（ｂ）に示すように、断線欠陥部１１にレーザＣＶＤにより導電膜１３を選択的に形成する。その後、図５及び図６（ｂ）に示すように、選択的に形成した導電膜の周辺１４のレーザ光照射領域１５に、第１絶縁膜３に損傷を与えないようにレーザ照射して、導電膜の周辺１４上の微粒子１４ａを除去する。その後、図７（ｃ）に示すように、プラズマＣＶＤ法によりＳｉＮなどからなる保護膜８を成膜し、リソグラフィー技術とエッチング技術によりコンタクトホール９を開孔し（図示せず）、図６（ｃ）に示すように、ＩＴＯからなる画素電極１０を形成する。
【００４７】
このように、第２絶縁膜（保護膜）８の成膜前に配線修正を行なう場合であっても、導電膜１３を形成した後、導電膜の周辺１４を所定の条件でレーザをスキャン照射することにより、第１絶縁膜３に損傷を与えることなく導電膜の周辺１４上の微粒子１４ａを除去することができ、これにより、微粒子に起因する断線修正部と他の配線や電極（ここでは画素電極１０）との間の寄生容量の発生を抑制して、表示欠陥を低減することができる。
【００４８】
なお、上記説明では、データ信号配線７に断線が発生した場合について述べたが、走査信号配線２などの任意の配線に断線が発生した場合について同様にすることができる。また、第１の実施例と同様に、微粒子１４ａの除去方法はレーザ照射に限定されず、微粒子１４ａの除去が可能な他の方法を用いてもよい。
【実施例３】
【００４９】
次に、本発明の第３の実施例に係るアクティブマトリックス基板の製造方法及び該アクティブマトリックス基板を備える表示装置について、図８を参照して説明する。図８は、第３の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【００５０】
前記した第１の実施例では、導電膜１３やデータ信号配線７、画素電極１０に損傷を与えないように導電膜１３と画素電極１０との間にレーザ照射したが、レーザパワーを下げることにより、導電膜１３やデータ信号配線７、画素電極１０への損傷を抑えつつ、導電膜の周辺１４上の微粒子１４ａを除去することができる。
【００５１】
例えば、図８に示すように、選択的に形成した導電膜１３を含むレーザ光照射領域１５上に、Ｎｄ．ＹＬＦレーザのレーザ透過率３％、スキャン速度１０μｍ／ｓ、スリット１０μｍ×５μｍの条件でスキャン照射すれば、導電膜１３やデータ信号配線７、画素電極１０に与える損傷を抑制して導電膜の周辺１４上の微粒子１４ａを除去することができ、この方法では、レーザ照射の位置精度の要求が緩和されるため、作業性を向上させることができる。なお、本実施例においても、微粒子１４ａの除去方法はレーザ照射に限定されず、微粒子１４ａの除去が可能な他の方法を用いてもよい。
【実施例４】
【００５２】
次に、本発明の第４の実施例に係るアクティブマトリックス基板の製造方法及び該アクティブマトリックス基板を備える表示装置について、図９を参照して説明する。図９は、第４の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【００５３】
前記した第２の実施例では、導電膜１３やデータ信号配線７に損傷を与えないように導電膜１３の周囲にレーザ照射したが、第３の実施例と同様にレーザパワーを下げることにより、導電膜１３やデータ信号配線７への損傷を抑えつつ、導電膜の周辺１４上の微粒子１４ａを除去することができる。
【００５４】
例えば、図９に示すように、選択的に形成した導電膜１３を含むレーザ光照射領域１５上に、上記と同様の条件でスキャン照射すれば、導電膜１３やデータ信号配線７に与える損傷を抑制して導電膜の周辺１４上の微粒子１４ａを除去することができ、この方法でも、レーザ照射の位置精度の要求が緩和されるため、作業性を向上させることができる。
【００５５】
なお、本実施例においても、微粒子１４ａの除去方法はレーザ照射に限定されず、微粒子１４ａの除去が可能な他の方法を用いてもよく、例えば、レーザ照射に代えてドライエッチングにより全面をわずかにエッチングすることによっても導電膜の周辺１４上の微粒子１４ａを除去することも可能である。
【実施例５】
【００５６】
次に、本発明の第５の実施例に係るアクティブマトリックス基板の製造方法及び該アクティブマトリックス基板を備える表示装置について、図１０を参照して説明する。図１０は、第５の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【００５７】
前記した第１の実施例では断線欠陥部１１の両端の第２絶縁膜８に修正用コンタクトホール１２ａ、１２ｂを開孔し、続けて開孔した修正用コンタクトホール１２ａ、１２ｂを覆うようにレーザＣＶＤにより導電膜１３を選択的に成膜して導電膜の１次形成を行なったが、レーザＣＶＤはスパッタリングなどに比べて下地膜との密着性が弱く、第２絶縁膜８と導電膜１３との密着力にばらつきが生じる場合があり、導電膜１３が剥がれやすくなって信頼性が低下するという問題がある。そこで、本実施例では、修正用コンタクトホール１２ａ、１２ｂを開孔した後、レーザＣＶＤにより導電膜１３を選択的に成膜する前に、図１０に示すように、導電膜１３を形成する領域を含むレーザ光照射領域１６にレーザ光を照射する。その後は第１の実施例と同様に製造する。
【００５８】
このように、導電膜１３を選択的に成膜する前にレーザ光の照射を行うことにより、下地膜（ここでは第２絶縁膜８）と導電膜１３との密着力のばらつきを低減することができ、これにより、導電膜１３の剥がれを抑制して信頼性を向上させることができる。
【実施例６】
【００５９】
次に、本発明の第６の実施例に係るアクティブマトリックス基板の製造方法及び該アクティブマトリックス基板を備える表示装置について、図１１を参照して説明する。図１１は、第６の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【００６０】
前記した第２の実施例では断線欠陥部１１に直接レーザＣＶＤにより導電膜１３を選択的に形成したが、第５の実施例と同様に、第１絶縁膜３やデータ信号配線７と導電膜１３との密着力にばらつきが生じやすく信頼性が低下するという問題がある。そこで、本実施例では、レーザＣＶＤにより導電膜１３を選択的に成膜する前に、図１１に示すように、導電膜１３を形成する領域を含むレーザ光照射領域１６にレーザ光を照射する。その後は第２の実施例と同様に製造する。
【００６１】
このように、導電膜１３を選択的に成膜する前にレーザ光の照射を行うことにより、下地膜（ここでは第１絶縁膜３及びデータ信号配線７）と導電膜１３との密着力のばらつきを低減することができ、これにより、導電膜１３の剥がれを抑制して信頼性を向上させることができる。
【実施例７】
【００６２】
次に、本発明の第７の実施例に係るアクティブマトリックス基板の製造方法及び該アクティブマトリックス基板を備える表示装置について、図１２を参照して説明する。図１２は、第７の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。なお、本実施例では有機エレクトロルミネッセンス表示装置用のＴＦＴ基板内の配線（電源供給線）の断線欠陥部の修正方法について説明する。
【００６３】
有機エレクトロルミネッセンス表示装置用のＴＦＴ基板の製造方法について概説する。まず、ガラスのような透明絶縁基板上に、ＴＥＯＳを原料としてプラズマＣＶＤ法によりＳｉＯ２などからなる厚さ２００ｎｍから５００ｎｍ程度の下地保護膜を形成する。続いて、プラズマＣＶＤ法により厚さ３０ｎｍから７０ｎｍ程度のａ−Ｓｉを成膜し、レーザアニールにより多結晶化した後、フォトリソグラフィー技術とエッチング技術により多結晶Ｓｉ膜をパターニングし、Ｓｉアイランド６ａ、６ｂを形成する。次に、プラズマＣＶＤ法によりＳｉＯ２膜あるいはＳｉＯ２膜とＳｉＮ膜の積層膜などからなる厚さ６０ｎｍから１５０ｎｍ程度のゲート絶縁膜を形成する。
【００６４】
次に、Ｍｏ、Ｔａ、Ｔｉ、Ｃｒなどの金属あるいはＷＳｉ等のシリサイドをスパッタ法で成膜し、フォトリソグラフィー技術とエッチング技術によりパターニングしてゲート電極２ａ、走査信号配線２、容量電極配線１０１を形成する。次に、フォトリソグラフィー技術とイオン注入により、第１ＴＦＴ１０２のＳｉアイランド６ａにはゲートの両側に低濃度のＰ（燐）を、その外側には高濃度のＰ（燐）を添加し、ＬＤＤ（Lightly Doped Drain）構造のソース・ドレインを形成する。また、フォトリソグラフィー技術を用い、第２ＴＦＴ１０３のＳｉアイランド６ｂのゲートの両側にＢ（ボロン）をイオンドーピングし、ソース・ドレインを形成する。
【００６５】
次に、プラズマＣＶＤ法によりＳｉＯ膜、ＳｉＮ膜あるいはＳｉＯＮ膜などからなる第１層間絶縁膜を堆積し、フォトリソグラフィー技術とエッチング技術によりコンタクトホール９を形成する。その上にＡｌ等の金属をスパッタ法で成膜しフォトリソグラフィー技術とエッチング技術によりパターニングしてデータ信号配線７、上部容量電極１０４、電源供給線１００を形成する。
【００６６】
その後、ＳｉＯ膜、ＳｉＮ膜あるいはＳｉＯＮ膜の他、有機樹脂などから構成される第２層間絶縁膜を形成し、フォトリソグラフィー技術とエッチング技術により第２層間絶縁膜に第２コンタクトホール１０５を形成する。そしてＩＴＯ膜を成膜し、フォトリソグラフィー技術とエッチング技術により第２ＴＦＴ１０３の電極に接続された画素電極１０を形成する。
【００６７】
このような構成の有機エレクトロルミネッセンス表示装置用のＴＦＴ基板において、電源供給線１００の断線欠陥部の修正は第１の実施例と同様に行なうことができ、導電膜１３を形成した後、導電膜１３と画素電極１０との間のレーザ光照射領域１５に、所定の条件でレーザをスキャン照射することにより、第２層間絶縁膜に損傷を与えることなく導電膜の周辺１４上の微粒子１４ａを除去することができ、この場合は電源供給線１００の断線修正部と画素電極１０との間のリーク電流を抑制することができる。
【００６８】
また、第２の実施例のように第２層間絶縁膜を成膜する前に、断線欠陥部を修正することも可能であり、この場合は電源供給線１００の断線修正部と隣接するデータ信号配線７との間のリーク電流を抑制することができる。
【００６９】
しかる後、公知の有機エレクトロルミネッセンスの構造を形成する。例えば、正孔注入層、正孔輸送層、発光層、電子輸送層からなる積層有機膜を真空蒸着し、Ｌｉ化合物とＡｌからなる陰極を真空蒸着する。その上に有機樹脂膜、酸化カルシウム（ＣａＯ）や酸化バリウム（ＢａＯ）などの吸湿剤層、プラズマＣＶＤ法やスパッタ法によるＡｌ２Ｏ３膜やＳｉＮ膜あるいはＳｉＯＮ膜などを積層した封止膜を形成する。
【００７０】
なお、本実施例においても、微粒子１４ａの除去方法はレーザ照射に限定されず、微粒子１４ａの除去が可能な他の方法を用いてもよい。また、上記説明では、電源供給線１００に断線が発生した場合について述べたが、データ信号配線７や走査信号配線２、容量電極配線１０１などの任意の配線に断線が発生した場合について同様にすることができる。また、第３及び第４の実施例で示したようにレーザパワーを下げれば広い領域にレーザを照射することができるし、第５及び第６の実施例で示したように導電膜１３の形成前にレーザを照射することによって導電膜１３と下地膜との密着性を改善することもできる。
【００７１】
また、上記第１乃至第６の各実施例では、ａ−Ｓｉを用いてＴＦＴを形成したが、多結晶シリコンを用いてＴＦＴを形成してもよいし、更に第１乃至第７の各実施例において、他の種類のスイッチング素子を形成してもよい。また、上記第１乃至第６の各実施例では、ａ−Ｓｉを介してゲート電極の上層にソース・ドレイン電極が配置される逆スタガ（ボトムゲート）型のＴＦＴを記載したが、ソース・ドレイン電極の上層にゲート電極が配置される正スタガ（トップゲート）型のＴＦＴに対しても同様に適用することができる。
【産業上の利用可能性】
【００７２】
本発明は、隣接する配線との間のリークや寄生容量が問題となる配線を有する任意の基板及び該基板を用いる任意の装置に適用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【図２】本発明の第１の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【図３】本発明の第１の実施例に係るアクティブマトリックス基板の製造方法を示す工程断面図であり、図１及び図２のＸ−Ｘ線断面図である。
【図４】本発明の第１の実施例に係るアクティブマトリックス基板の製造方法を示す工程断面図であり、図１及び図２のＹ−Ｙ線断面図である。
【図５】本発明の第２の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【図６】本発明の第２の実施例に係るアクティブマトリックス基板の製造方法を示す工程断面図であり、図５のＸ−Ｘ線断面図である。
【図７】本発明の第２の実施例に係るアクティブマトリックス基板の製造方法を示す工程断面図であり、図５のＹ−Ｙ線断面図である。
【図８】本発明の第３の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【図９】本発明の第４の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【図１０】本発明の第５の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【図１１】本発明の第６の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【図１２】本発明の第７の実施例に係るアクティブマトリックス基板の製造途中段階の構造を示す平面図である。
【図１３】断線欠陥部を修正する工程を除いた液晶表示装置の製造方法の例を示す工程断面図である。
【図１４】断線欠陥部を修正する工程を除いた液晶表示装置の製造方法の例を示す工程断面図である。
【図１５】従来のアクティブマトリックス基板の製造方法を示す図であり、（ａ）は平面図、（ｂ）は工程断面図である。
【図１６】従来のアクティブマトリックス基板の製造方法を示す図であり、（ａ）は平面図、（ｂ）（ｃ）（ｄ）は工程断面図である。
【符号の説明】
【００７４】
１  透明絶縁基板
２  走査信号配線
２ａ  ゲート電極（ゲート配線）
３  第１絶縁膜（ゲート絶縁膜）
４  半導体膜
５  高濃度不純物半導体膜
６、６ａ、６ｂ  Ｓｉアイランド
７  データ信号配線
７ａ  ドレイン電極（ドレイン配線）
７ｂ  ソース電極
８  第２絶縁膜（保護膜）
９  コンタクトホール
１０  画素電極
１１  断線欠陥部
１１ａ  断線箇所
１２、１２ａ、１２ｂ、１２ｃ  修正用コンタクトホール
１２ｄ、１２ｅ  貫通孔
１３  導電膜
１３ａ  修正用金属配線
１４  導電膜の周辺
１４ａ  微粒子
１５  レーザ光照射領域
１６  レーザ光照射領域
１７ａ、１７ｂ  被覆層
１８  異物
１９  予備ＴＦＴドレイン電極端子
２０  予備ＴＦＴソース電極端子
２１  液晶材
２２  透明絶縁基板
２３  配向膜
２４  ブラックマトリックス
２５  カラーフィルタ
２６  オーバーコート層
２７  共通電極
１００  電源供給線
１０１  容量電極配線
１０２  第１ＴＦＴ
１０３  第２ＴＦＴ
１０４  上部容量電極
１０５  第２コンタクトホール
【図１】
2006317726.tif 000003
【図２】
2006317726.tif 000004
【図３】
2006317726.tif 000005
【図４】
2006317726.tif 000006
【図５】
2006317726.tif 000007
【図６】
2006317726.tif 000008
【図７】
2006317726.tif 000009
【図８】
2006317726.tif 000010
【図９】
2006317726.tif 000011
【図１０】
2006317726.tif 000012
【図１１】
2006317726.tif 000013
【図１２】
2006317726.tif 000014
【図１３】
2006317726.tif 000015
【図１４】
2006317726.tif 000016
【図１５】
2006317726.tif 000017
【図１６】
2006317726.tif 000018