(57)【要約】【課題】  トレラント機能付きアナログスイッチ回路の不要な電流の発生を抑制する。【解決手段】  トレラント機能付きアナログスイッチ回路１は、第１のインバータ２、第２のインバータ３、トランスファーゲート部４、第１の入出力端子１１、及び第２の入出力端子１２を有し、第２の入出力端子１２に高電位側電源Ｖｄｄ以上の電圧が印加される。第１のインバータ２には半導体集積回路内部で生成された制御信号Ｇが入力され、第２のインバータ３には第１のインバータ２から出力された制御信号Ｇを反転した反転制御信号ＧＢが入力され、第２のインバータ３は反転制御信号ＧＢを反転した制御信号Ｇを出力する。第１のインバータ２を構成するＰｃｈ  ＭＯＳトランジスタＰ１と第２のインバータ３を構成するＰｃｈ  ＭＯＳトランジスタＰ１のソース及びバックゲートはＮウエルに接続されている。【選択図】  図１
2006080676.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の入出力端子と、
ウエルと低電位側電源の間に設けられ、制御信号を入力し、前記制御信号を反転した反転制御信号を出力する第１のインバータと、
前記ウエルと前記低電位側電源の間に設けられ、前記反転制御信号を入力し、前記反転制御信号を反転した制御信号を出力する第２のインバータと、
前記第１のインバータから出力された前記反転制御信号がゲートに入力され、ソースが前記第１の入出力端子に接続され、ドレインが前記第２の入出力端子に接続され、バックゲートが前記低電位側電源に接続されたＮｃｈ  ＭＯＳトランジスタ、及び前記第２のインバータから出力された制御信号がゲートに入力され、ソースが前記第１の入出力端子に接続され、ドレインが前記第２の入出力端子に接続され、バックゲートが前記ウエルに接続されたＰｃｈ  ＭＯＳトランジスタから構成されたトランスファーゲートと、前記第１の入出力端子と前記第２の入出力端子の間に設けられ、第１及び第２のトランジスタから構成されるウエル電位設定部を有するトランスファーゲート部と
を具備することを特徴とするトレラント機能付きアナログスイッチ回路。
【請求項２】
前記第１のトランジスタは、ゲートが前記第１の入出力端子に接続され、ソース及びバックゲートが前記ウエルに接続され、ドレインが前記第２の入出力端子に接続されたＰｃｈ  ＭＯＳトランジスタで、前記第２のトランジスタは、ゲートが前記第２の入出力端子に接続され、ソース及びバックゲートが前記ウエルに接続され、ドレインが前記第１の入出力端子に接続されたＰｃｈ  ＭＯＳトランジスタであることを特徴とする請求項１に記載のトレラント機能付きアナログスイッチ回路。
【請求項３】
前記ウエルはＮウエルであることを特徴とする請求項１又は２に記載のトレラント機能付きアナログスイッチ回路。
【請求項４】
第１及び第２の入出力端子と、
ゲートに制御信号が入力され、ソース及びバックゲートがＮウエルに接続された第１のＰｃｈ  ＭＯＳトランジスタと、ゲートに前記制御信号が入力され、ドレインが前記第１のＰｃｈ  ＭＯＳトランジスタのドレインに接続され、ソース及びバックゲートが低電位側電源に接続された第１のＮｃｈ  ＭＯＳトランジスタから構成され、前記制御信号を反転した反転制御信号を出力する第１のインバータと、
ゲートに前記反転制御信号が入力され、ソース及びバックゲートが前記Ｎウエルに接続された第２のＰｃｈ  ＭＯＳトランジスタと、ゲートに前記反転制御信号が入力され、ドレインが前記第２のＰｃｈ  ＭＯＳトランジスタのドレインに接続され、ソース及びバックゲートが前記低電位側電源に接続された第２のＮｃｈ  ＭＯＳトランジスタから構成され、前記反転制御信号を反転した制御信号を出力する第２のインバータと、
前記第１のインバータから出力された前記反転制御信号がゲートに入力され、ソースが前記第１の入出力端子に接続され、ドレインが前記第２の入出力端子に接続され、バックゲートが前記低電位側電源に接続された第３のＮｃｈ  ＭＯＳトランジスタ、及び前記第２のインバータから出力された制御信号がゲートに入力され、ソースが前記第１の入出力端子に接続され、ドレインが前記第２の入出力端子に接続され、バックゲートが前記Ｎウエルに接続された第３のＰｃｈ  ＭＯＳトランジスタから構成されたトランスファーゲートと、ゲートが前記第１の入出力端子に接続され、ソース及びバックゲートが前記Ｎウエルに接続され、ドレインが前記第２の入出力端子に接続された第４のＰｃｈ  ＭＯＳトランジスタ、及びゲートが前記第２の入出力端子に接続され、ソース及びバックゲートが前記Ｎウエルに接続され、ドレインが前記第１の入出力端子に接続された第５のＰｃｈ  ＭＯＳトランジスタから構成されたＮウエル電位設定部を有するトランスファーゲート部と
を具備することを特徴とするトレラント機能付きアナログスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に係り、特に不要な電流の発生を抑制したトレラント機能付きアナログスイッチ回路に関する。
【背景技術】
【０００２】
アナログスイッチ回路は、バスラインと機能素子との間を分離したり、接続したりするスイッチ回路や、Ａ／Ｄ変換器をサンプリングするためのスイッチ回路などに用いられている。このアナログスイッチ回路は、Ｐｃｈ  ＭＯＳトランジスタとＮｃｈ  ＭＯＳトランジスタからなるトランスファーゲートを有し、Ｐｃｈ  ＭＯＳトランジスタとＮｃｈ  ＭＯＳトランジスタのソースが一方の入出力端子に接続され、Ｐｃｈ  ＭＯＳトランジスタとＮｃｈ  ＭＯＳトランジスタのドレインが他方の入出力端子に接続されている。Ｎｃｈ  ＭＯＳトランジスタのゲートには半導体集積回路内部から供給される制御信号を第１のインバータにより反転させた反転制御信号が入力され、Ｐｃｈ  ＭＯＳトランジスタのゲートには第２のインバータにより反転制御信号を反転させた制御信号が入力される。Ｐｃｈ  ＭＯＳトランジスタのバックゲートは高電位側電源Ｖｄｄに接続され、Ｎｃｈ  ＭＯＳトランジスタのバックゲートは低電位側電源Ｖｓｓに接続されている。そして、第１及び第２のインバータは高電位側電源Ｖｄｄと低電位側電源Ｖｓｓの間に設けられている（例えば、特許文献１参照。）。
【０００３】
近年、半導体デバイスの微細化、高集積度化の進展に伴い、デジタル半導体集積回路に用いられる電源は低電圧化され、半導体集積回路内部やインバータに用いられる電源も低電圧化されている。一方、アナログスイッチ回路は、両端に設けられた入出力端子にこの低電圧化された電位よりも高い電圧が印加された場合でも動作することを要求されている（これをトレラント機能と呼称する）。
【０００４】
ところが、入出力端子にこの低電圧化された電位よりも高電圧が印加された場合、Ｐｃｈ  ＭＯＳトランジスタのドレインとＮウエルで構成される寄生ＰＮダイオードが順方向になり不要な電流が増加するという問題点がある。
【特許文献１】特開２００３−１６３５８９号公報（頁９、図９、１０）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、不要な電流の発生を抑制したトレラント機能付きアナログスイッチ回路を提供する。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様のトレラント機能付きアナログスイッチ回路は、第１及び第２の入出力端子と、ウエルと低電位側電源の間に設けられ、制御信号を入力し、前記制御信号を反転した反転制御信号を出力する第１のインバータと、前記ウエルと前記低電位側電源の間に設けられ、前記反転制御信号を入力し、前記反転制御信号を反転した制御信号を出力する第２のインバータと、前記第１のインバータから出力された前記反転制御信号がゲートに入力され、ソースが前記第１の入出力端子に接続され、ドレインが前記第２の入出力端子に接続され、バックゲートが前記低電位側電源に接続されたＮｃｈ  ＭＯＳトランジスタ、及び前記第２のインバータから出力された制御信号がゲートに入力され、ソースが前記第１の入出力端子に接続され、ドレインが前記第２の入出力端子に接続され、バックゲートが前記ウエルに接続されたＰｃｈ  ＭＯＳトランジスタから構成されたトランスファーゲートと、前記第１の入出力端子と前記第２の入出力端子の間に設けられ、第１及び第２のトランジスタから構成されるウエル電位設定部を有するトランスファーゲート部とを具備することを特徴とする。
【０００７】
更に、上記目的を達成するために、本発明の他態様のトレラント機能付きアナログスイッチ回路は、第１及び第２の入出力端子と、ゲートに制御信号が入力され、ソース及びバックゲートがＮウエルに接続された第１のＰｃｈ  ＭＯＳトランジスタと、ゲートに前記制御信号が入力され、ドレインが前記第１のＰｃｈ  ＭＯＳトランジスタのドレインに接続され、ソース及びバックゲートが低電位側電源に接続された第１のＮｃｈ  ＭＯＳトランジスタから構成され、前記制御信号を反転した反転制御信号を出力する第１のインバータと、ゲートに前記反転制御信号が入力され、ソース及びバックゲートが前記Ｎウエルに接続された第２のＰｃｈ  ＭＯＳトランジスタと、ゲートに前記反転制御信号が入力され、ドレインが前記第２のＰｃｈ  ＭＯＳトランジスタのドレインに接続され、ソース及びバックゲートが前記低電位側電源に接続された第２のＮｃｈ  ＭＯＳトランジスタから構成され、前記反転制御信号を反転した制御信号を出力する第２のインバータと、前記第１のインバータから出力された前記反転制御信号がゲートに入力され、ソースが前記第１の入出力端子に接続され、ドレインが前記第２の入出力端子に接続され、バックゲートが前記低電位側電源に接続された第３のＮｃｈ  ＭＯＳトランジスタ、及び前記第２のインバータから出力された制御信号がゲートに入力され、ソースが前記第１の入出力端子に接続され、ドレインが前記第２の入出力端子に接続され、バックゲートが前記Ｎウエルに接続された第３のＰｃｈ  ＭＯＳトランジスタから構成されたトランスファーゲートと、ゲートが前記第１の入出力端子に接続され、ソース及びバックゲートが前記Ｎウエルに接続され、ドレインが前記第２の入出力端子に接続された第４のＰｃｈ  ＭＯＳトランジスタ、及びゲートが前記第２の入出力端子に接続され、ソース及びバックゲートが前記Ｎウエルに接続され、ドレインが前記第１の入出力端子に接続された第５のＰｃｈ  ＭＯＳトランジスタから構成されたＮウエル電位設定部を有するトランスファーゲート部とを具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、不要な電流の発生を抑制したトレラント機能付きアナログスイッチ回路を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１０】
まず、本発明の実施例１に係るトレラント機能付きアナログスイッチ回路について、図面を参照して説明する。図１はトレラント機能付きアナログスイッチ回路の構成を示す回路図である。
【００１１】
図１に示すように、トレラント機能付きアナログスイッチ回路１は、第１のインバータ２、第２のインバータ３、トランスファーゲート部４、第１の入出力端子１１、及び第２の入出力端子１２を有し、第２の入出力端子１２に高電位側電源Ｖｄｄ以上の電圧が印加される。
【００１２】
第１のインバータ２は、Ｐｃｈ  ＭＯＳトランジスタＰ１及びＮｃｈ  ＭＯＳトランジスタＮ１から構成され、Ｐｃｈ  ＭＯＳトランジスタＰ１及びＮｃｈ  ＭＯＳトランジスタＮ１のゲートには半導体集積回路内部で生成された制御信号Ｇが入力される。Ｐｃｈ  ＭＯＳトランジスタＰ１は、ソース及びバックゲートがＮウエルに接続され、ドレインがＮｃｈ  ＭＯＳトランジスタＮ１のドレインに接続されている。Ｎｃｈ  ＭＯＳトランジスタＮ１は、ソース及びバックゲートが低電位側電源Ｖｓｓに接続されている。そして、Ｐｃｈ  ＭＯＳトランジスタＰ１のドレインとＮｃｈ  ＭＯＳトランジスタＮ１のドレインの間の接続ノードＡから制御信号Ｇを反転した反転制御信号ＧＢが出力される。
【００１３】
ここで、制御信号Ｇが“Ｌｏｗ”レベルの場合、Ｐｃｈ  ＭＯＳトランジスタＰ１はオンし、Ｎｃｈ  ＭＯＳトランジスタＮ１はオフする。一方、制御信号Ｇが“Ｈｉｇｈ”レベルの場合、Ｐｃｈ  ＭＯＳトランジスタＰ１はオフし、Ｎｃｈ  ＭＯＳトランジスタＮ１はオンする。
【００１４】
第２のインバータ３は、Ｐｃｈ  ＭＯＳトランジスタＰ２及びＮｃｈ  ＭＯＳトランジスタＮ２から構成され、Ｐｃｈ  ＭＯＳトランジスタＰ２及びＮｃｈ  ＭＯＳトランジスタＮ２のゲートには第２のインバータ２から出力された反転制御信号ＧＢが入力される。Ｐｃｈ  ＭＯＳトランジスタＰ２は、ソース及びバックゲートがＮウエルに接続され、ドレインがＮｃｈ  ＭＯＳトランジスタＮ２のドレインに接続されている。Ｎｃｈ  ＭＯＳトランジスタＮ２は、ソース及びバックゲートが低電位側電源Ｖｓｓに接続されている。そして、Ｐｃｈ  ＭＯＳトランジスタＰ２のドレインとＮｃｈ  ＭＯＳトランジスタＮ２のドレインの間の接続ノードＢから反転制御信号ＧＢを反転した制御信号Ｇが出力される。
【００１５】
ここで、反転制御信号ＧＢが“Ｌｏｗ”レベルの場合、Ｐｃｈ  ＭＯＳトランジスタＰ２はオンし、Ｎｃｈ  ＭＯＳトランジスタＮ２はオフする。一方、反転制御信号ＧＢが“Ｈｉｇｈ”レベルの場合、Ｐｃｈ  ＭＯＳトランジスタＰ２はオフし、Ｎｃｈ  ＭＯＳトランジスタＮ２はオンする。
【００１６】
トランスファーゲート部４は、Ｐｃｈ  ＭＯＳトランジスタＰ３及びＮｃｈ  ＭＯＳトランジスタＮ３からなるトランスファーゲートと、Ｐｃｈ  ＭＯＳトランジスタＰ４、Ｐ５からなるＮウエル電位設定部５から構成されている。Ｐｃｈ  ＭＯＳトランジスタＰ３は、ゲートに第２のインバータ３から出力された制御信号Ｇが入力され、ソースが第１の入出力端子１１に接続され、ドレインが第２の入出力端子１２に接続され、バックゲートがＮウエルに接続されている。Ｎｃｈ  ＭＯＳトランジスタＮ３は、ゲートに第１のインバータ２から出力された反転制御信号ＧＢが入力され、ソースが第１の入出力端子１１に接続され、ドレインが第２の入出力端子１２に接続され、バックゲートが低電位側電源Ｖｓｓに接続されている。そして、制御信号Ｇが“Ｌｏｗ”レベルで、反転制御信号ＧＢが“Ｈｉｇｈ”レベルの場合、Ｐｃｈ  ＭＯＳトランジスタＰ３及びＮｃｈ  ＭＯＳトランジスタＮ３はともにオンし、入出力端子１１と入出力端子１２間の信号の授受が可能となる。一方、制御信号Ｇが“Ｈｉｇｈ”レベルで、反転制御信号ＧＢが“Ｌｏｗ”レベルの場合、Ｐｃｈ  ＭＯＳトランジスタＰ３及びＮｃｈ  ＭＯＳトランジスタＮ３はともにオフし、入出力端子１１と入出力端子１２間の信号の授受ができなくなる。
【００１７】
Ｎウエル電位設定部５は、入出力端子１１又は入出力端子１２の電位とＮウエルの電位を同電位にする機能を有する。Ｐｃｈ  ＭＯＳトランジスタＰ４は、ゲートが第１の入出力端子１１に接続され、ソース及びバックゲートがＮウエルに接続され、ドレインが第２の入出力端子１２に接続されている。Ｐｃｈ  ＭＯＳトランジスタＰ５は、ゲートが第２の入出力端子１２に接続され、ソース及びバックゲートがＮウエルに接続され、ドレインが第１の入出力端子１１に接続されている。そして、Ｐｃｈ  ＭＯＳトランジスタＰ３のゲートに“Ｌｏｗ”レベルの制御信号Ｇ、Ｎｃｈ  ＭＯＳトランジスタＮ３のゲートに“Ｈｉｇｈ”レベルの反転制御信号ＧＢが入力され、入出力端子１１又は入出力端子１２に電圧が印加される場合、Ｐｃｈ  ＭＯＳトランジスタＰ３及びＮｃｈ  ＭＯＳトランジスタＮ３がともにオンし、入出力端子１１又は入出力端子１２に印加される電位とＮウエルの電位が等しくなる。
【００１８】
ここで、第１のインバータ２から低電位側電源Ｖｓｓ側に流れる不要な電流を第１の貫通電流、第２のインバータ３から低電位側電源Ｖｓｓ側に流れる不要な電流を第２の貫通電流、トランスファーゲートから低電位側電源Ｖｓｓ側に流れる不要な電流を第３の貫通電流とする。
【００１９】
次に、トレラント機能付きアナログスイッチ回路の動作時に発生する貫通電流について図２及び図３を参照して説明する。図２はトレラント機能付きアナログスイッチ回路の入出力端子電圧に対する接続ノードＡ、Ｂ及びＮウエルの電位の変化を示す図、図２（ａ）は従来の入出力端子電圧に対する接続ノードＡ、Ｂ及びＮウエルの電位の変化を示す図、図２（ｂ）は本実施例の入出力端子電圧に対する接続ノードＡ、Ｂ及びＮウエルの電位の変化を示す図、図３はトレラント機能付きアナログスイッチ回路の入出力端子電圧に対する入出力端子電流と第１乃至第３の貫通電流の変化を示す図、図３（ａ）は従来の入出力端子電圧に対する入出力端子電流と第１乃至第３の貫通電流の変化を示す図、図３（ｂ）は入出力端子電圧に対する入出力端子電流と第１乃至第３の貫通電流の変化を示す図である。ここで、図２及び図３は制御信号Ｇが“Ｌｏｗ”レベル、反転制御信号が“Ｈｉｇｈ”レベルで、第２の入出力端子に高電位側電源Ｖｄｄ以上の電圧が印加された場合の特性であり、従来のアナログスイッチ回路では第１のインバータがＮウエルの代わりに高電位側電源に接続されている。
【００２０】
図２に示すように、従来では、第１のインバータ２には“Ｌｏｗ”レベルの制御信号Ｇが入力され、第１のインバータ２から出力される反転制御信号ＧＢである接続ノードＡの電位は入出力端子電圧に依存せず、一定な“Ｈｉｇｈ”レベル（略高電位側電源Ｖｄｄ電位）となる。第２のインバータ３には“Ｈｉｇｈ”レベルの制御信号ＧＢが入力され、第２のインバータ３から出力される制御信号ＧＢである接続ノードＢの電位は入出力端子電圧に依存せず、一定な“Ｌｏｗ”レベル（略低電位側電源Ｖｓｓ電位）となる。そして、Ｎウエルの電位は入出力端子電圧とともに増加し、トレラント領域（入出力端子電位＞高電位側電源Ｖｄｄ電位）に達すると接続ノードＡの電位よりも大きくなる。
【００２１】
一方、本実施例では、接続ノードＡの電位はＮウエルの電位と等しく、接続ノードＡの電位及びＮウエルの電位は入出力端子電圧とともに増加する。接続ノードＢの電位は“Ｌｏｗ”レベル（略低電位側電源Ｖｓｓ電位）となる。
【００２２】
そして、図３に示すように、従来では、トレラント領域（入出力端子電位＞高電位側電源Ｖｄｄ電位）以上になるとＮウエルの電位が接続ノードＡの電位よりも大きくなり、Ｐｃｈ  ＭＯＳトランジスタＰ２はゲートーソース間に電位差（ソース電位＞ゲート電位）が発生し、オンする。このため、Ｎｃｈ  ＭＯＳトランジスタＮ２及びＰｃｈ  ＭＯＳトランジスタＰ２がともにオンし、５Ｖで１０ｍＡと大きな電流レベルの第２の貫通電流が低電位側電源Ｖｓｓ側に流れる。
【００２３】
一方、本実施例では、トレラント領域（入出力端子電位＞高電位側電源Ｖｄｄ電位）以上になってもＮウエルと接続ノードＡは同電位であり電位差が発生しない。このため、Ｐｃｈ  ＭＯＳトランジスタＰ２はオンせず、５Ｖで１０μＡ以下の小さな電流レベルで、第１及び第３の貫通電流と同レベルの第２の貫通電流が低電位側電源Ｖｓｓ側に流れる。
【００２４】
なお、従来として、第１のインバータを高電位側電源Ｖｄｄに接続した場合について説明したが、Ｎウエル電位設定部を設けず、第１及び第２のインバータを高電位側電源Ｖｄｄに接続した場合、入出力端子に高電位側電源Ｖｄｄ以上の電圧を印加すると、Ｐｃｈ  ＭＯＳトランジスタＰ３のドレインとＮウエルで構成される寄生ＰＮダイオードが順方向になり図３の従来よりも大きな不要電流が発生する。
【００２５】
上述したように、本実施例のトレラント機能付きアナログスイッチ回路では、第１のインバータ２を構成するＰｃｈ  ＭＯＳトランジスタＰ１と第２のインバータ３を構成するＰｃｈ  ＭＯＳトランジスタＰ２のソース及びバックゲートがＮウエルに接続されている。Ｎウエル電位設定部５を構成するＰｃｈ  ＭＯＳトランジスタＰ４とＰｃｈ  ＭＯＳトランジスタＰ５のソース及びバックゲートがＮウエルに接続されている。このため、トランスファーゲートを構成するＮｃｈ  ＭＯＳトランジスタＮ３のゲートに“Ｈｉｇｈ”レベルの反転制御信号ＧＢが入力され、Ｐｃｈ  ＭＯＳトランジスタＰ３のゲートに“Ｌｏｗ”レベルの制御信号Ｇが入力され、第２の入出力端子に高電位側電源Ｖｄｄ以上の電圧が印加された場合、Ｎウエルと接続ノードＡは同電位であり電位差が発生しないのでＰｃｈ  ＭＯＳトランジスタＰ２はオンしない。したがって、第２のインバータ３から低電位側電源Ｖｓｓに流れる第２の貫通電流は、第１及び第２の貫通電流と同様に電流レベルを大幅に抑制することができ、トレラント機能付きアナログスイッチ回路の消費電流を抑制することができる。
【００２６】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００２７】
例えば、本実施例では、高電位側電源Ｖｄｄが３Ｖ系で、入出力端子に高電位側電源Ｖｄｄ以上である５Ｖが印加された場合をトレラントとしているが、その他の組み合わせの場合でも対応できる。例えば、高電位側電源Ｖｄｄが１．８Ｖ系の場合、入出力端子に印加されるトレラント電圧が２．５Ｖ系或いは３Ｖ系などでも対応できる。
【００２８】
また、第２の入出力端子に高電位側電源Ｖｄｄ以上の電圧が印加された場合について説明したが、第１及び第２の入出力端子に高電位側電源Ｖｄｄ以上の電圧が印加された場合や第１の入出力端子に高電位側電源Ｖｄｄ以上の電圧が印加された場合でも同様に貫通電流を抑制することができる。
【００２９】
更に、トレラント機能付きアナログスイッチ回路１を構成するＰｃｈ  ＭＯＳトランジスタ及びＮｃｈ  ＭＯＳトランジスタのゲート絶縁膜にシリコン酸化膜を用いているが、シリコン酸化膜を窒化したＳｉＮｘＯｙ膜、シリコン窒化膜（Ｓｉ３Ｎ４）／シリコン酸化膜の積層膜、或いは高誘電体膜（Ｈｉｇｈ−Ｋゲート絶縁膜）をゲート絶縁膜にしたＰｃｈ  ＭＩＳトランジスタ及びＮｃｈ  ＭＩＳトランジスタを用いてもよい。なお、この高誘電体膜としては、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｌａ（ランタニウム）の酸化物、或いはそのシリケート物(例えばＨｆＳｉＯＮ)等を用いてよい。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例１に係るトレラント機能付きアナログスイッチ回路の構成を示す回路ブロック図。
【図２】本発明の実施例１に係るトレラント機能付きアナログスイッチ回路の入出力端子電圧に対する接続ノードＡ、Ｂ及びＮウエルの電位の変化を示す図。
【図３】本発明の実施例１に係るトレラント機能付きアナログスイッチ回路の入出力端子電圧に対する入出力端子電流と第１乃至第３の貫通電流の変化を示す図。
【符号の説明】
【００３１】
１  トレラント機能付きアナログスイッチ回路
２  第１のインバータ
３  第２のインバータ
４  トランスファーゲート部
５  Ｎウエル電位設定部
１１  第１の入出力端子
１２  第２の入出力端子
Ｇ  制御信号
ＧＢ  反転制御信号
Ｐ１〜Ｐ５  Ｐｃｈ  ＭＯＳトランジスタ
Ｎ１〜Ｎ３  Ｎｃｈ  ＭＯＳトランジスタ
Ｖｓｓ  低電位側電源
【図１】
2006080676.tif 000003
【図２】
2006080676.tif 000004
【図３】
2006080676.tif 000005