(57)【要約】【課題】極めて狭い配線ピッチで加工できる埋め込み配線溝を形成する層間膜を含む半導体装置の配線構造およびその製造方法を実現する。【解決手段】半導体基板上１０１に形成される第１の絶縁層間膜１０２が、所望の配線間隔の略１／２の間隔で断面がくさび状の凸状部１０２ｃをその表面に備えて形成されており、前記第１の絶縁層間膜の凸状部１０２ｃを覆って、前記第１の絶縁層間膜上１０２に波状に第2の絶縁層間膜１０５が形成されており、この第2の絶縁層間膜１０５によって造られる溝１０５ａに配線層１０６を配している。【選択図】図１
2006080230.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上と、この半導体基板上に形成され、配線パターンに応じた間隔で上面に第１の凸部が形成された第１の絶縁層間膜と、
この第１の絶縁層間膜の上面および前記第１の凸部を覆う第2の絶縁層間膜であって、前記第１の凸部に対応した位置に第２の凸部が上面に形成された第2の絶縁層間膜と、
前記第２の凸部間に埋め込まれた配線層と、
を備えたことを特徴とする半導体装置。
【請求項２】
半導体基板上に形成され、所望の配線パターンに応じた間隔で断面がくさび状の複数本の線形凸状部をその表面に備える第１の絶縁層間膜と、この第１の絶縁層間膜上に、前記線形凸状部間に形成される線形の溝を埋め込まない厚さで形成された第2の絶縁層間膜と、この第2の絶縁層間膜上の前記線形の溝に対応する部分に埋め込み形成された配線層とを備えたことを特徴とする半導体装置。
【請求項３】
前記線形凸状部の間隔は、前記所望の配線パターンにおける配線間隔の略１／２であり、前記第2の絶縁層間膜の厚さは前記配線間隔の略１／８であることを特徴とする請求項２記載の半導体装置。
【請求項４】
半導体基板上に第１の絶縁層間膜を形成する工程と、前記第１の絶縁層間膜上に所望の配線パターンにしたがってレジスト膜を形成する工程と、前記レジスト膜をマスク材として、前記第１の絶縁層間膜に埋め込みレジスト用の第１の溝を順テーパとなる角度で形成する工程と、前記配線パターンのレジスト膜を除去する工程と、前記埋め込みレジスト用に形成された第１の溝に第２のレジスト膜を埋め込む工程と、前記第２のレジスト膜をマスク材として前記第１の絶縁層間膜に第２の溝を順テーパとなる角度で形成する工程と、前記第２のレジスト膜を前記第１の溝から除去する工程と、前記第１と第２の溝間に形成される断面が略くさび条の線形凸状部を含む前記第１の絶縁層間膜を、前記線形凸状部間に第３の溝が形成されるように被覆して第２の絶縁層間膜を形成する工程と、この第２の絶縁層間膜上に、前記第３の溝を埋め込むように導電体膜を形成する工程と、この導電体膜を前記第２の絶縁層間膜の表面が露出するまで除去する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記第２の絶縁層間膜の表面が露出するまで前記導電体膜の一部を除去する工程は、化学的機械的研磨による平坦化工程で達成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の配線構造およびその製造方法に関し、特に層間膜を含む埋め込み配線構造とその製造方法に関する。
【背景技術】
【０００２】
従来、半導体集積回路における配線構造として、いわゆるダマシン法を用いた配線構造が採用されている。これは、半導体基板に形成したビア（コンタクト）ホールや配線用の溝に成膜技術によってメタルの埋め込みを行い、研磨技術によって余分な堆積部分を除去することにより、ホールや配線の形成を行うものである。このような配線構造を採用することにより、微細な金属配線用薄膜の加工が不要となり歩留まりの向上が可能となる。
【０００３】
一般的に用いられるダマシン構造の配線の製造方法を工程順に示す。図５乃至図６は、各工程の断面図である。各図において同一部分には同一の符号を付している。
【０００４】
まず、図５（ａ）に示す工程で、半導体基板２０１上に、例えばテトラエトキシシランＴＥＯＳ（Tetraethoxysilane））とオゾン（Ｏ3）との混合ガスまたはモノシランと酸素との混合ガスを原料として、プラズマ励起CVD（ＰＥ−ＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）技術を用いて、例えば酸化シリコン（ＳｉＯ２等）からなる絶縁酸化膜２０２を堆積させる。ここで、半導体基板２０１は、例えば平面略円形状のシリコン単結晶等からなるシリコンウエハである。また、プラズマ励起CVDは、低温中で高品質膜を堆積させるのに適している。次に図５（ｂ）に示す工程で、フォトリソグラフィー技術を用い、例えば配線ピッチ巾Ｌ１、配線巾Ｌ２＝Ｌ１／２である配線パターンマスク２０３を形成する。この配線パターンマスク２０３は、絶縁酸化膜２０２のエッチングマスクとなるものである。次に図５（ｃ）に示す工程で、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）技術を用い、絶縁酸化膜２０２に溝２０２ａを形成する。この溝２０２ａは、その幅が、その底部から上部に向かって次第に広くなるように形成されている。したがって、溝２０２ａの内側面は傾斜しており、例えばテーパ角８５度の順テーパ状に形成されている。また、反応性イオンエッチング技術は、プラズマ中にて反応性ガス（ＣＦ4、ＣＣｌ4等）の活性種を被加工材料の表面に反応させて揮発性を有する反応生成物（ＣＦ4、ＣＣｌ4等のハロゲンガスを用いた場合にはハロゲン化合物）を生成させ、これを基板表面から脱離させることによりエッチングするもので、より微細な加工を実現できるものである。続いて、図６（ａ）の様に、例えば低ダメージのH2／Heによるアッシング技術を用いて配線パターンマスク２０３を除去する。次に図６（ｂ）に示す工程で、絶縁酸化膜２０２に形成されている溝２０２ａに、例えばタングステン膜２０４を、ＣＶＤ技術を用いて堆積させる。このタングステン膜２０４は配線層となるものである。次に図６（ｃ）に示す工程で、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polish）技術を用いて絶縁酸化膜２０２の面まで削り込む。この化学的機械的研磨は、微粒子の機械的作用と加工液の化学的作用の相乗効果を利用した研磨法で、ＳｉＯ２などの超微粒子が被加工物表面に接触した際の作用で被加工物表面が化学的に活性化される一方、化学反応の生成物は微粒子の機械的作用で除去されるものである。
【０００５】
ここで図６（ｃ）を用いて配線構造を簡単に説明する。配線であるタングステン膜２０４は、絶縁酸化膜２０２によって分離されている。配線ピッチはＬ１で、Ｌ１の巾とはタングステン膜２０４の巾と、配線間スペースを加えた巾である。
【０００６】
ところで、素子の微細化が進むにつれて、レジストパターンのアスペクト比がますます厳しくなる（大きくなる）。そして、アスペクト比が大きな微細レジストパターンに従来技術を用いた場合、配線パターンマスク２０３をフォトリソグラフィー技術で形成する際に、図７に示すように、レジスト倒れが発生するという問題があった（特許文献１、第３頁第４欄参照）。レジスト膜厚は現像後の乾燥工程で、現像液の表面張力によって倒れないことが必要であるが、レジスト膜の高さがレジスト膜の幅の何倍にもなったり（特許文献２、第１０頁第１７欄参照）、ある配線パターンマスクが静電気によって引っ張られたりすると、レジスト倒れが生じていた。すなわち、フォトリソグラフィー技術の限界である。このままＲＩＥで加工すると、図８に示すように、倒れた部分だけ溝が形成できないこととなる。
【特許文献１】特開２００３−１４２６８４号公報
【特許文献２】特開２００１−２１０８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したように、素子の微細化が進むにつれて、レジストパターンのアスペクト比がますます厳しくなる（大きくなる）。そして、アスペクト比が大きな微細レジストパターンに従来技術を用いた場合、配線パターンマスク２０３をフォトリソグラフィー技術で形成する際に、図７に示すように、レジスト倒れが発生するという問題があった。
【０００８】
本発明の目的は、上記のような従来の問題点に鑑みてなされたもので、レジスト倒れを生ずることなく、極めて狭い配線ピッチで加工できる埋め込み配線溝を形成する層間膜を含む半導体装置の配線構造およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記した課題を解決するために、本発明の半導体装置は、半導体基板上に形成され、所望の配線パターンに応じた間隔で断面がくさび状の複数本の線形凸状部をその表面に備える第１の絶縁層間膜と、この第１の絶縁層間膜上に、前記線形凸状部間に形成される線形の溝を埋め込まない厚さで形成された第2の絶縁層間膜と、この第2の絶縁層間膜上の前記線形の溝に対応する部分に埋め込み形成された配線層とを備えたことを特徴とする。この様な構成により、極めて狭い配線ピッチの配線構造が得られる。
【００１０】
また、本発明の半導体装置においては、前記線形凸状部の間隔は、前記所望の配線パターンにおける配線間隔の略１／２であり、前記第2の絶縁層間膜の厚さは前記配線間隔の略１／８であることを特徴とする。
【００１１】
また、本発明の半導体装置は、半導体基板上に第１の絶縁層間膜を形成する工程と、前記第１の絶縁層間膜上に所望の配線パターンにしたがってレジスト膜を形成する工程と、前記レジスト膜をマスク材として、前記第１の絶縁層間膜に埋め込みレジスト用の第１の溝を順テーパとなる角度で形成する工程と、前記配線パターンのレジスト膜を除去する工程と、前記埋め込みレジスト用に形成された第１の溝に第２のレジスト膜を埋め込む工程と、前記第２のレジスト膜をマスク材として前記第１の絶縁層間膜に第２の溝を順テーパとなる角度で形成する工程と、前記第２のレジスト膜を前記第１の溝から除去する工程と、前記第１と第２の溝間に形成される断面が略くさび条の線形凸状部を含む前記第１の絶縁層間膜を、前記線形凸状部間に第３の溝が形成されるように被覆して第２の絶縁層間膜を形成する工程と、この第２の絶縁層間膜上に、前記第３の溝を埋め込むように導電体膜を形成する工程と、この導電体膜を前記第２の絶縁層間膜の表面が露出するまで除去する工程と、を備えることを特徴とする。この様な構成により、レジストの配線ピッチが従来比で倍となり、レジストと下地絶縁膜との接触面積を広くできるため、レジストの安定性が向上し、レジスト倒れの発生を抑制でき、微細な配線ピッチの半導体装置の配線層間膜構造が得られる。
【００１２】
また、本発明の半導体装置の製造方法においては、前記第２の絶縁層間膜の表面が露出するまで前記導電体膜の一部を除去する工程は、化学的機械的研磨による平坦化工程で達成されることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、埋め込み配線の溝を形成する層間膜を、狭い配線ピッチで加工するので、微細レジストパターンに対応した極めて狭い配線ピッチの配線構造が得られる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について図面を参照しながら説明する。なお、実施の形態を説明するための全図において同一部分については同一の符号を付し、その繰り返しの説明は省略する。図１は本発明を適用した半導体装置の配線構造の断面図である。図１に示す配線構造は、半導体基板上に多層の絶縁膜を介して形成される半導体装置の埋め込み配線構造であって、半導体基板１０１上に形成される第１の絶縁層間膜１０２が、所望の配線間隔の略１／２の間隔で断面がくさび状の凸状部（第１の凸部）１０２ｃをその表面に備えて形成されている。さらに、この第１の絶縁層間膜１０２上に第１の凸部１０２ｃを覆うように第２の絶縁層間膜１０５が形成されている。この第2の絶縁層間膜１０５は上面に第１の凸部１０２ｃに対応した位置に第２の凸部１０５ａを有し、この第２の凸部１０５ａ間に形成された溝部１０５ｂに配線層１０６が埋め込まれている。
【００１５】
次に、図２乃至図４は、本発明の実施形態に係る半導体装置の配線構造の製造方法を示す各工程の断面図である。
【００１６】
まず、図２（ａ）に示す工程で、半導体基板１０１上に、例えばテトラエトキシシランＴＥＯＳとオゾン（Ｏ3）との混合ガスまたはモノシランと酸素との混合ガスを原料として、プラズマ励起ＣＶＤ技術を用い、例えば酸化シリコン（ＳｉＯ２等）からなる絶縁酸化膜１０２を500nmの厚さで堆積させる。ここで、半導体基板１０１は、例えば平面略円形状のシリコン単結晶等からなるシリコンウエハである。また、プラズマ励起CVDは、低温中で高品質膜を堆積させるのに適している。次に図２（ｂ）に示す工程で、フォトリソグラフィー技術を用い、所望の配線ピッチＬ１の２倍になるＬ０ピッチで、配線パターンマスク１０３を形成する。この配線パターンマスク１０３は、絶縁層間膜１０２のエッチングマスクとなるものである。次に図２（ｃ）に示す工程で、ＲＩＥ技術を用い、絶縁層間膜１０２に溝１０２ａを形成する。この溝１０２ａは、その幅が、その底部から上部に向かって次第に広くなるように形成されている。したがって、溝１０２ａの内側面は傾斜しており、例えばテーパ角８５度の順テーパ状に形成されている。また、ＲＩＥ技術は、プラズマ中にて反応性ガス（ＣＦ4、ＣＣｌ4等）の活性種を被加工材料の表面に反応させて揮発性を有する反応生成物（ＣＦ4、ＣＣｌ4等のハロゲンガスを用いた場合にはハロゲン化合物）を生成させ、これを基板表面から脱離させることによりエッチングするもので、より微細な加工を実現できるものである。続いて、図３（ａ）に示す様に、例えば低ダメージの酸素プラズマを用いたアッシング技術を用いて配線パターンマスク１０３を除去する。次に図３（ｂ）に示す工程で、絶縁層間膜１０２に形成した溝１０２ａ中に、埋め込みレジスト１０４を塗布する。次に図３（ｃ）に示す工程で、埋め込みレジスト１０４をエッチングマスクとして、ＲＩＥ技術を用いて、例えば順テーパ角８５度で絶縁層間膜１０２がドライエッチングされる。このようにして、絶縁層間膜１０２に新たな溝１０２ｂが形成される。この溝１０２ｂは、その幅が、その底部から上部に向かって次第に広くなるように形成されている。したがって、溝１０２ｂの内側面は傾斜している。さらに、図４（ａ）に示す工程で、低ダメージのH2／Heによるアッシング技術を用いて埋め込みレジスト１０４を除去すると、つい立状に断面が略くさび状の凸状部１０２ｃが形成される。次に図４（ｂ）に示す工程で、くさび状の凸状部１０２ｃと絶縁層間膜１０２を被覆するように、第２の絶縁層間膜１０５を例えばＬ０／８膜厚分だけ、減圧ＣＶＤ（ＬＰ−ＣＶＤ：Low Pressure ＣＶＤ）技術を用いて堆積させる。したがって、第２の絶縁層間膜１０５は図４（ｂ）に示すように波状に形成される。ここで配線ピッチＬ０／２はＬ１であり、配線パターンマスク１０３のピッチの１／２に狭くなる。こうして形成された埋め込み配線の層間膜上に、図４（ｃ）に示す工程で、ＣＶＤ技術を用いて例えばタングステン膜１０６を堆積させる。次いで、ＣＭＰ技術を用い、第２の絶縁層間膜１０５の表面が露出するまでタングステン膜１０６の一部を研磨除去する。ここで、第２の絶縁層間膜１０５は研磨ストッパーとして機能する。このようにして、図１に示される埋め込み配線構造が形成されることになる。
【００１７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態にかかる半導体装置の配線構造を示す断面図である。
【図２】本発明の一実施形態にかかる半導体装置の配線構造の製造方法を工程順に示す断面図である。
【図３】上記工程の続きを示す製造工程順の断面図である。
【図４】上記工程の続きを示す製造工程順の断面図である。
【図５】従来の半導体装置の配線構造の製造方法を工程順に示す断面図である。
【図６】上記工程の続きを示す製造工程順の断面図である。
【図７】従来の半導体装置の配線構造の製造方法の問題点を説明するための断面図である。
【図８】従来の半導体装置の配線構造の製造方法の問題点を説明するための断面図である。
【符号の説明】
【００１９】
１０１、２０１・・・半導体基板
１０２、２０２・・・絶縁層間膜
１０２ａ、１０２ｂ、１０５ａ・・・溝
１０２ｃ・・・凸状部
１０３、２０３・・・配線パターンマスク
１０４・・・埋め込みレジスト
１０５・・・第２の絶縁層間膜
１０６、２０４・・・タングステン膜
【図１】
2006080230.tif 000003
【図２】
2006080230.tif 000004
【図３】
2006080230.tif 000005
【図４】
2006080230.tif 000006
【図５】
2006080230.tif 000007
【図６】
2006080230.tif 000008
【図７】
2006080230.tif 000009
【図８】
2006080230.tif 000010