(57)【要約】【課題】  外部電源からの電力の供給が断たれた場合においても、所定どおりの順序で複数の電源出力回路の出力停止時期を制御することを可能にする。【解決手段】  スイッチング電源として構成される第１電源出力回路４１は、外部電源に接続されることにより電力の供給を受けることにより、コンデンサＣ３に一定の充電電圧を生成する。フォトカプラＰＣ１は、外部電源からの電力の供給を監視しており、電力の供給が停止するとオフする。その結果、トランジスタＱ１がオンすることによりコンデンサＣ４が放電する。それにより、トランジスタＱ２がオフするので、トランジスタＦ２がオフする。その結果、第１電源出力回路４１の出力が停止する。コンデンサＣ３の充電電圧は、その後もある期間にわたって維持されるので、第２電源出力回路４２の出力は、第１電源出力回路の出力停止後も、ある期間にわたって維持される。【選択図】      図４
2006129641.tif 000002
【特許請求の範囲】
【請求項１】
外部電源に接続されることにより前記外部電源から電力の入力を受ける電源入力回路と、
前記電源入力回路への前記電力の入力の有無を検知する電源検知回路と、
Ｎを２以上の整数として、前記電源入力回路に入力された電力を得ることにより第１ないし第Ｎの電圧をそれぞれ出力する第１ないし第Ｎ電源出力回路と、
前記電源検知回路が前記電力の入力の開始を検知した後に前記第１ないし第Ｎ電源出力回路に所定の順序で出力を開始させ、前記電源検知回路が前記電力の入力の停止を検知した後に前記第１ないし第Ｎ電源出力回路に前記第１から第Ｎ電源出力回路の順序で出力を停止させる制御回路とを備える電源装置。
【請求項２】
前記第１ないし第Ｎ−１電源出力回路は、自身の出力経路に介挿された第１ないし第Ｎ−１スイッチング素子をそれぞれ有しており、
前記制御回路は前記第１ないし第Ｎ−１スイッチング素子をオン・オフさせることにより前記第１ないし第Ｎ電源出力回路の出力の開始及び停止の順序を制御する請求項１記載の電源装置。
【請求項３】
前記制御回路は、前記第１ないし第Ｎ−１スイッチング素子をそれぞれオン・オフさせる第１ないし第Ｎ−１スイッチ制御回路を有しており、
ｋを１からＮ−１までの全ての整数として、第ｋスイッチ制御回路は、電荷を蓄積する蓄電回路を有しており、当該蓄電回路が充電されることにより第ｋスイッチング素子をオンさせ、前記蓄電回路が放電されることにより第ｋスイッチング素子をオフさせる請求項２記載の電源装置。
【請求項４】
前記第ｋスイッチ制御回路が有する前記蓄電回路は、
コンデンサと、
第ｋ＋１電源出力回路の前記出力経路と前記コンデンサとを接続しており、それにより前記コンデンサを充電する充電経路と、
前記電源検知回路が前記電力の入力を検知しないときに前記コンデンサを放電する放電経路とを含み、
前記第ｋスイッチ制御回路は、
前記コンデンサの充電電圧が所定電圧を超えると前記第ｋスイッチング素子をオンさせ、前記コンデンサの充電電圧が所定電圧未満であれば前記第ｋスイッチング素子をオフさせるスイッチング回路をさらに有する請求項３記載の電源装置。
【請求項５】
前記第ｋスイッチ制御回路が有する前記蓄電回路が含む前記充電経路には、抵抗素子が介挿されている請求項４記載の電源装置。
【請求項６】
前記第ｋスイッチ制御回路が有する前記蓄電回路は、前記コンデンサに並列に接続された抵抗素子をさらに含む請求項５記載の電源装置。
【請求項７】
前記第ｋスイッチ制御回路が有する前記蓄電回路が含む前記充電経路には、充電電流により一定の電圧降下をもたらす定電圧素子が介挿されている請求項５又は６記載の電源装置。
【請求項８】
前記第ｋスイッチ制御回路が有する前記蓄電回路が含む前記放電経路には、前記電源検知回路が前記電力の入力の停止を検知するとオンすることにより前記コンデンサの放電電流を通過させる放電用スイッチング素子を有している請求項４ないし７の何れかに記載の電源装置。
【請求項９】
前記第ｋスイッチ制御回路が有する前記蓄電回路が含む前記放電経路は、前記放電用スイッチング素子による前記コンデンサの放電の経路に介挿された抵抗素子を更に有する請求項８記載の電源装置。
【請求項１０】
第１電源出力回路は、前記外部電源からの前記電力の入力が停止した後における前記第１スイッチング素子の入力側の前記出力経路上の電圧の降下に遅延をもたらすための出力保持用コンデンサを有しており、
前記第２ないし第Ｎ電源出力回路は、前記第１電源出力回路の前記第１スイッチング素子の入力側の前記出力経路を通じて、前記電源入力回路に入力された前記電力を得る請求項２ないし９の何れかに記載の電源装置。
【請求項１１】
前記電源入力回路は、前記外部電源からの電流を整流して前記第１電源出力回路へ伝える整流回路を有し、
前記電源検知回路は、前記整流回路に入力される前記外部電源の電圧が基準電圧以上であるか否かを検知することにより、前記外部電源から前記電源入力回路への前記電力の入力の有無を検知する請求項１０記載の電源装置。
【請求項１２】
前記電源検知回路は、前記整流回路の入力側に接続される別の整流回路を有し、当該別の整流回路を通じて得られる電圧が前記基準電圧以上であるか否かを検知することにより、前記外部電源から前記電源入力回路への前記電力の入力の有無を検知する請求項１１記載の電源装置。
【請求項１３】
前記第１電源出力回路は、
トランスと、
前記トランスの一次巻線に前記整流回路からの電流を断続的に供給するためのスイッチング素子と、
前記出力保持用コンデンサとしての出力電圧保持用コンデンサとを有しており、
前記第１電源出力回路は、前記トランスの二次巻線に発生する断続的な電流により前記出力電圧保持用コンデンサを充電することにより、当該出力電圧保持用コンデンサの充電電圧として前記第１の電圧を生成し、
前記電源検知回路は、電気的に絶縁された媒体を通じて前記制御回路へ検知信号を伝えるリレー素子を有する請求項１１又は１２に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、特に、複数の電源出力回路の出力開始時期及び出力停止時期を制御する機能を有する電源装置に関する。
【背景技術】
【０００２】
従来において、複数の電源出力回路の出力開始時期を制御する機能を有する電源装置が知られている（例えば、特許文献１参照）。特許文献１に開示する電源装置は、プリンタ用の電源装置であり、当該電源装置はＬＣＤ（液晶ディスプレー）を駆動するための３５Ｖ出力のＬＣＤ用電源出力回路と、プリンタヘッドを駆動するための２４Ｖ出力のプリンタヘッド用電源出力回路と、プリンタロジック回路を駆動するための５Ｖ出力のロジック回路用電源出力回路とを有している（特許文献１の図４参照）。
【０００３】
当該電源装置はさらにシーケンス回路を有しており、ユーザが電源のスイッチをオンすると、当該シーケンス回路はプリンタヘッド用電源出力回路の出力経路に設けられたスイッチング素子を遅れてオンする。シーケンス回路はさらに、それよりも遅れてＬＣＤ用電源出力回路の出力回路に設けられたスイッチング素子をオンする。それにより、ロジック回路用電源出力回路が５Ｖの出力を開始してから、ある遅延時間後にプリンタヘッド用電源出力回路が２４Ｖの出力を開始する。さらに遅れて、ＬＣＤ用電源出力回路が３５Ｖの出力を開始する（特許文献１の図５参照）。
【０００４】
プリンタでは、電源投入後にプリンタヘッド及びＬＣＤ表示装置が動作を開始するのに先だって、ロジック回路が初期化処理等の所定の準備処理を行う必要がある。また、ユーザによるプリンタの使用が可能な状態であることをＬＣＤ表示装置に表示するより前に、プリンタヘッドが使用可能な状態になっていなければならない。特許文献１が開示する電源装置は、このようなプリンタの特性に対応したシーケンスで、複数の電源出力回路による出力の開始時期を制御するものとなっている。
【特許文献１】特開平１１−１４３５５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示される電源装置は、複数の電源出力回路による出力の停止時期を制御するのに、ユーザが操作する電源スイッチに連動したスイッチを利用している。即ち、ユーザが電源スイッチをオフ操作すると、それに連動したスイッチがＬＣＤ用電源出力回路の出力経路とプリンタヘッド用電源出力回路の出力経路とを遮断する。それにより、ＬＣＤ用電源出力回路の出力とプリンタヘッド用電源出力回路の出力とが、ユーザの操作と同時に停止した後、遅延時間を経てロジック回路用電源出力回路の出力が停止する（特許文献１の図５参照）。
【０００６】
このため、電源スイッチをオフ操作することなく外部電源から電源装置への電力の供給が断たれる場合には、複数の電源出力回路の出力を所定の順序で停止することができないという問題点があった。例えば、電源装置が外部電源として商用１００Ｖ交流電源を用いるものである場合に、１００Ｖ交流電源のアウトレット（いわゆるコンセント）へ差し込まれていたプラグが不測の要因で引き抜かれたり、１００Ｖ交流電源が停電したり、１００Ｖ交流電力を供給する電源コードと電源装置との間の接続が外れたりした場合には、３個の電源出力回路の出力停止時期が、所定順序となる保証はない。
【０００７】
さらに、特許文献１の電源装置では、プリンタヘッド用電源出力回路の出力停止時期とＬＣＤ用電源出力回路の出力停止時期とを異ならせることができないという問題点があった。即ち、特許文献１の電源装置は、出力停止時期を２段階に制御することはできても、３段階以上に制御することはできないという問題点があった。
【０００８】
本発明は上記の問題点に鑑みてなされたもので、外部電源からの電力の供給が断たれた場合においても所定どおりの順序で複数の電源出力回路の出力停止時期を制御することができ、且つ出力停止時期を３段階以上に制御することを可能にする電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決し上記目的を達成するために、本発明のうち第１の態様に係るものは、電源装置であって、外部電源に接続されることにより前記外部電源から電力の入力を受ける電源入力回路と、前記電源入力回路への前記電力の入力の有無を検知する電源検知回路と、Ｎを２以上の整数として、前記電源入力回路に入力された電力を得ることにより第１ないし第Ｎの電圧をそれぞれ出力する第１ないし第Ｎ電源出力回路と、前記電源検知回路が前記電力の入力の開始を検知した後に前記第１ないし第Ｎ電源出力回路に所定の順序で出力を開始させ、前記電源検知回路が前記電力の入力の停止を検知した後に前記第１ないし第Ｎ電源出力回路に前記第１から第Ｎ電源出力回路の順序で出力を停止させる制御回路とを備えるものである。
【００１０】
本発明の第１の態様に係る電源装置によれば、Ｎ個の電源出力回路を動作させるための電力の外部電源から電源入力回路への入力が開始されたこと、及び停止されたことを電源検知回路によって検知することができる。そして、当該電源検知回路の検知結果にもとづいて、制御回路がＮ個の電源出力回路の出力を、所定の順序で開始させ、第１から第Ｎ電源出力回路の順序で停止させる。このため、外部電源からの電力の供給が断たれた場合においても、定められた順序で複数の電源出力回路の出力停止時期を制御することができ、且つ電源出力回路が３個以上である場合には出力停止時期を３段階以上に制御することも可能となる。
【００１１】
本発明のうち第２の態様に係るものは、第１の態様に係る電源装置であって、前記第１ないし第Ｎ−１電源出力回路が、自身の出力経路に介挿された第１ないし第Ｎ−１スイッチング素子をそれぞれ有しており、前記制御回路は前記第１ないし第Ｎ−１スイッチング素子をオン・オフさせることにより前記第１ないし第Ｎ電源出力回路の出力の開始及び停止の順序を制御するものである。
【００１２】
本発明の第２の態様に係る電源装置によれば、優先順位の最も高いものを除いた各電源出力回路が自身の出力経路に介挿されたスイッチング素子を有しており、制御回路は各スイッチング素子をオン・オフさせることにより各電源出力回路の出力開始及び出力停止の時期を制御するので、簡単な回路構成により複数の電源出力回路の出力開始及び出力停止の時期の制御が実現する。
【００１３】
本発明のうち第３の態様に係るものは、第２の態様に係る電源装置であって、前記制御回路が、前記第１ないし第Ｎ−１スイッチング素子をそれぞれオン・オフさせる第１ないし第Ｎ−１スイッチ制御回路を有しており、ｋを１からＮ−１までの全ての整数として、第ｋスイッチ制御回路は、電荷を蓄積する蓄電回路を有しており、当該蓄電回路が充電されることにより第ｋスイッチング素子をオンさせ、前記蓄電回路が放電されることにより第ｋスイッチング素子をオフさせるものである。
【００１４】
本発明の第３の態様に係る電源装置によれば、制御回路が各スイッチング素子に対応した蓄電回路を有しており、当該蓄電回路の充放電を通じて各スイッチング素子をオン・オフさせるので、充電及び放電の速さを設定することにより、各スイッチング素子のオン・オフ時期を容易に設定することができる。
【００１５】
本発明のうち第４の態様に係るものは、第３の態様に係る電源装置であって、前記第ｋスイッチ制御回路が有する前記蓄電回路が、コンデンサと、第ｋ＋１電源出力回路の前記出力経路と前記コンデンサとを接続しており、それにより前記コンデンサを充電する充電経路と、前記電源検知回路が前記電力の入力を検知しないときに前記コンデンサを放電する放電経路とを含み、前記第ｋスイッチ制御回路は、前記コンデンサの充電電圧が所定電圧を超えると前記第ｋスイッチング素子をオンさせ、前記コンデンサの充電電圧が所定電圧未満であれば前記第ｋスイッチング素子をオフさせるスイッチング回路をさらに有するものである。
【００１６】
本発明の第４の態様に係る電源装置によれば、各蓄電回路がコンデンサを含んでおり、各スイッチング回路は対応するコンデンサの充電電圧に応じて、対応するスイッチング素子をオン・オフ制御する。そして、各コンデンサは自身の充電電圧により出力を制御する電源出力回路よりも優先順位の高い電源出力回路の出力経路に現れる出力により充電される。このため、各電源出力回路のスイッチング素子がオンする時期が、自身より優先順位が一段高い電源出力回路の出力経路に出力が現れてから、コンデンサが所定電圧まで充電されるのに要する時間を経た時期となる。従って、第Ｎから第１電源出力回路の順序となるように各電源出力回路の出力開始の時期を制御すること、すなわち出力停止の順序とは逆順で出力を開始するように制御することがさらに容易となる。また、各スイッチ制御回路では、外部電源から電源入力回路への電力の入力停止を電源検知回路が検出することにより放電経路がコンデンサの放電を開始するので、各コンデンサの放電の速さを設定することにより、電力の入力停止後に各スイッチング素子がオフするまでの遅延時間を容易に設定することができる。
【００１７】
本発明のうち第５の態様に係るものは、第４の態様に係る電源装置であって、前記第ｋスイッチ制御回路が有する前記蓄電回路が含む前記充電経路には、抵抗素子が介挿されているものである。
【００１８】
本発明の第５の態様に係る電源装置によれば、各充電経路に抵抗素子が介挿されているので、各抵抗素子の抵抗値を選択することにより各コンデンサの充電の速さを容易に設定することができる。
【００１９】
本発明のうち第６の態様に係るものは、第５の態様に係る電源装置であって、前記第ｋスイッチ制御回路が有する前記蓄電回路は、前記コンデンサに並列に接続された抵抗素子をさらに含むものである。
【００２０】
本発明の第６の態様に係る電源装置によれば、各コンデンサには抵抗素子が並列に接続されているので、充電経路に介挿された抵抗素子とコンデンサに並列接続された抵抗素子との間の抵抗比を選択することにより、コンデンサの充電電圧を調整することができる。即ち、コンデンサの充電経路が接続される電源出力経路に出力される電圧がどのような値であっても、コンデンサの充電電圧をスイッチ回路に適合した値とすることができる。
【００２１】
本発明のうち第７の態様に係るものは、第５又は６の態様に係る電源装置であって、前記第ｋスイッチ制御回路が有する前記蓄電回路が含む前記充電経路には、充電電流により一定の電圧降下をもたらす定電圧素子が介挿されているものである。
【００２２】
本発明の第７の態様に係る電源装置によれば、各コンデンサの充電経路が接続される電源出力回路の出力経路に現れる出力の電圧が、定電圧素子によって定まるある電圧を超えたときに限り充電電流が流れる。このため、各電源出力回路のスイッチング素子がオンする時期が、自身より優先順位が一段高い電源出力回路の出力経路に、ある電圧を超える出力が現れてから、コンデンサが所定電圧まで充電されるのに要する時間を経た時期となる。従って、各電源出力回路の出力開始の時期の制御がさらに容易となる。また、コンデンサの充電経路が接続される電源出力経路に出力される電圧がどのような値であっても、コンデンサの充電電圧をスイッチ回路に適合した値とすることができる。
【００２３】
本発明のうち第８の態様に係るものは、第４ないし７の何れかの態様に係る電源装置であって、前記第ｋスイッチ制御回路が有する前記蓄電回路が含む前記放電経路には、前記電源検知回路が前記電力の入力の停止を検知するとオンすることにより前記コンデンサの放電電流を通過させる放電用スイッチング素子を有しているものである。
【００２４】
本発明の第８の態様に係る電源装置によれば、電源検知回路が電力の入力停止を検知するとオンすることによりコンデンサの放電電流を通過させる放電用スイッチング素子が放電経路に介挿されているので、電力の入力停止後にコンデンサを放電させるための放電経路を簡素に構成することができる。また、放電用スイッチング素子のオン抵抗を選択することにより、コンデンサの放電の速さを調節することができる。
【００２５】
本発明のうち第９の態様に係るものは、第８の態様に係る電源装置であって、前記第ｋスイッチ制御回路が有する前記蓄電回路が含む前記放電経路は、前記放電用スイッチング素子による前記コンデンサの放電の経路に介挿された抵抗素子を更に有するものである。
【００２６】
本発明の第９の態様に係る電源装置によれば、放電用スイッチング素子によるコンデンサの放電の経路に抵抗素子が介挿されているので、当該抵抗素子の抵抗値を選択することにより、コンデンサの放電の速さを容易に調節することができる。
【００２７】
本発明のうち第１０の態様に係るものは、第２ないし９の何れかの態様に係る電源装置であって、第１電源出力回路は、前記外部電源からの前記電力の入力が停止した後における前記第１スイッチング素子の入力側の前記出力経路上の電圧の降下に遅延をもたらすための出力保持用コンデンサを有しており、前記第２ないし第Ｎ電源出力回路は、前記第１電源出力回路の前記第１スイッチング素子の入力側の前記出力経路を通じて、前記電源入力回路に入力された前記電力を得るものである。
【００２８】
本発明の第１０の態様に係る電源装置によれば、電力の入力停止後に出力保持用コンデンサによって電圧が保持される第１電源回路の出力経路を通じて、他のすべての電源出力回路が電力を得るので、電力の入力停止後においてもすべての電源回路がある期間にわたって出力を継続する。
【００２９】
本発明のうち第１１の態様に係るものは、第１０の態様に係る電源装置であって、前記電源入力回路は、前記外部電源からの電流を整流して前記第１電源出力回路へ伝える整流回路を有し、前記電源検知回路は、前記整流回路に入力される前記外部電源の電圧が基準電圧以上であるか否かを検知することにより、前記外部電源から前記電源入力回路への前記電力の入力の有無を検知するものである。
【００３０】
本発明の第１１の態様に係る電源装置によれば、電源検知回路が電力入力回路の整流回路に入力される外部電源の電圧に基づいて、電力入力回路への電力の入力の有無を検知する。このため、電源検知回路は、第１電源出力回路の出力保持用コンデンサの影響を排して、電力の入力停止を迅速に検知することができる。
【００３１】
本発明のうち第１２の態様に係るものは、第１１の態様に係る電源装置であって、前記電源検知回路は、前記整流回路の入力側に接続される別の整流回路を有し、当該別の整流回路を通じて得られる電圧が前記基準電圧以上であるか否かを検知することにより、前記外部電源から前記電源入力回路への前記電力の入力の有無を検知するものである。
【００３２】
本発明の第１２の態様に係る電源装置によれば、電源検知回路が電力入力回路の整流回路に入力される外部電源の電圧を、別の整流回路を通じて監視することにより、電力入力回路への電力の入力の有無を検知する。このため、電力入力回路が整流回路を有することと相俟って、外部電源として交流電源を電力入力回路へ接続することが可能となる。
【００３３】
本発明のうち第１３の態様に係るものは、第１１又は１２の態様に係る電源装置であって、前記第１電源出力回路は、トランスと、前記トランスの一次巻線に前記整流回路からの電流を断続的に供給するためのスイッチング素子と、前記出力保持用コンデンサとしての出力電圧保持用コンデンサとを有しており、前記第１電源出力回路は、前記トランスの二次巻線に発生する断続的な電流により前記出力電圧保持用コンデンサを充電することにより、当該出力電圧保持用コンデンサの充電電圧として前記第１の電圧を生成し、前記電源検知回路は、電気的に絶縁された媒体を通じて前記制御回路へ検知信号を伝えるリレー素子を有するものである。
【００３４】
本発明の第１３の態様に係る電源装置によれば、第１電源出力回路が、トランスにより電力の入力側と出力側とが電気的に絶縁されたスイッチング電源としての構造を有している。従って、スイッチング電源としての利点が得られると共に、外部電源とは電気的に絶縁されたものとして各電源出力回路の出力を得ることができる。さらに、電源検知回路はリレー素子によって検知信号を伝えるので、各電源出力回路の出力を外部電源とは電気的に絶縁されたものとしつつ、複数の電源出力回路の出力停止時期を所定の順序で制御することができる。
【発明の効果】
【００３５】
以上のように本発明の電源装置によれば、外部電源からの電力の供給が断たれた場合においても所定どおりの順序で複数の電源出力回路の出力停止時期を制御することができ、且つ出力停止時期を３段階以上に制御することが可能となる。
【発明を実施するための最良の形態】
【００３６】
［実施の形態１］
図１及び図２は、本発明の実施の形態１による電源装置の構成を示す回路図である。当該電源装置は、電源入力回路１０、電源検知回路２０、第１電源出力回路４１、第２電源出力回路４２、及びスイッチ制御回路５１を備えている。本実施の形態による電源装置は、例えばプリンタ装置の電源装置に適しており、第１電源出力回路４１は、プリンタヘッドの駆動に適したＤＣ２４Ｖを出力する電源として構成され、第２電源出力回路４２は、ロジック回路の駆動に適したＤＣ５Ｖを出力する電源として構成されている。
【００３７】
電源入力回路１０は、外部電源１に接続されることにより外部電源１から電力の入力を受ける回路であり、入力端子２，３、及び整流回路Ｄ２を有している。入力端子２，３は、外部電源１を接続するためのものである。整流回路Ｄ２は、図１の例ではブリッジ型の全波整流回路である。電源入力回路１０が整流回路Ｄ２を備えるので、図１に例示するように外部電源１として例えばＡＣ１００Ｖなどの商用の交流電源を用いることができる。入力端子２，３は、商用電源のアウトレット（いわゆるコンセント）に差し込んで用いるプラグに設けられた端子であっても良い。
【００３８】
第１電源出力回路４１は、電源入力回路１０を通じて電力の供給を受けるＤＣ／ＤＣコンバータとして構成されている。従って、電源入力回路１０と第１電源出力回路４１とは、双方で一つのＡＣ／ＤＣアダプタを構成している。第１電源出力回路４１は、コンデンサＣ２、トランジスタＦ１、トランスＴ１、ＰＷＭ制御回路３０、ダイオードＤ３，Ｄ４、インダクタＬ１、コンデンサＣ３、トランジスタＦ２、抵抗素子Ｒ３、及び出力端子８１，８２を有している。コンデンサＣ２及びＣ３は、本発明の出力保持用コンデンサの具体例に該当し、特にコンデンサＣ３は、本発明の出力電圧保持用コンデンサの具体例に該当する。
【００３９】
コンデンサＣ２は、電源入力回路１０の整流回路Ｄ２が出力する全波整流を平滑化するとともに、外部電源１からの電力の供給が停止した後も、しばらくの間、電圧を保持する機能を果たす。コンデンサＣ２の両端には、トランスＴ１の一次巻線とトランジスタＦ１との直列回路が接続されている。トランジスタＦ１はＰＷＭ制御回路３０の駆動信号に基づいてオン・オフすることにより、トランスＴ１の一次巻線に断続的に電流を供給する。図１の例では、トランジスタＦ１はＭＯＳ型ＦＥＴであるが、トランジスタＦ１としてバイポーラトランジスタを含めたトランジスタ一般を用いることが可能であり、スイッチング素子一般に置き換えることも可能である。但し、トランジスタＦ１としてＭＯＳ型ＦＥＴを用いる場合には駆動負荷が軽くなるので、ＰＷＭ制御回路３０の設計を容易化することができ、且つＰＷＭ制御回路３０の消費電力を低く抑えることができるという利点が得られる。
【００４０】
ＰＷＭ制御回路３０は、第１電源出力回路４１の出力電圧を一定に保持するように、トランジスタＦ１により生成される電流パルスの幅を制御する回路、即ちＰＷＭ（パルス幅変調）制御を実現する回路である。第１電源出力回路４１の出力電圧がモニタされ、モニタされた出力電圧は基準電圧と比較され、比較結果はフォトカプラ等のリレー素子を通じてＰＷＭ制御回路３０へ伝達される。ＰＷＭ制御は周知の技術であるので、モニタ回路、比較回路等の関連する回路の構成、及びＰＷＭ制御回路３０の内部構成については図示を略している。また、トランジスタＦ１の駆動には、ＰＷＭ制御以外の制御方式を用いることも可能である。
【００４１】
トランスＴ１の一次巻線に断続的に電流が流れることにより、二次巻線に断続的な電流が誘起される。二次巻線を流れる断続的な電流は、ダイオードＤ３及びＤ４、インダクタＬ１及びコンデンサＣ３を環流する電流を断続的に補充することにより、コンデンサＣ３に蓄積される電荷を一定量に保つ働き、言い換えればコンデンサＣ３の充電電圧を一定に保持する働きをなす。即ち、コンデンサＣ３に蓄積される電荷が負荷により消費される分を補うように、ＰＷＭ制御回路３０により二次巻線に断続電流が誘起される。それにより、コンデンサＣ３の充電電圧はＤＣ２４Ｖに保持される。
【００４２】
コンデンサＣ３と出力端子８１、８２との間の出力電流の経路である出力経路には、トランジスタＦ２が介挿されている。図２の例では、トランジスタＦ２はＰチャネル型ＭＯＳＦＥＴであるが、ＰＮＰ型のバイポーラトランジスタを含むトランジスタ一般を用いることが可能であり、スイッチング素子一般に置き換えることも可能である。但し、トランジスタＦ２としてＰチャネル型ＭＯＳＦＥＴ又はＰＮＰ型バイポーラトランジスタを用いる場合には、飽和状態でオンさせることができるので、トランジスタＦ２における電力損失を低く抑えることができる。また、トランジスタＦ２としてＭＯＳ型ＦＥＴを用いる場合には駆動負荷が軽くなるので、スイッチ制御回路５１の設計を容易化することができ、且つスイッチ制御回路５１の消費電力を低く抑えることができるという利点が得られる。
【００４３】
トランジスタＦ２のソースとゲートとには、抵抗素子Ｒ３が接続されている。スイッチ制御回路５１が出力する駆動信号により、トランジスタＦ２のゲート電圧が、２４Ｖのソース電圧から閾値電圧を超えて引き下げられることにより、トランジスタＦ２はオンする。それにより、コンデンサＣ３の２４Ｖの充電電圧が第１電源出力回路４１の出力電圧として、出力端子８１，８２を通じて外部の負荷６１へ印加される。スイッチ制御回路５１がトランジスタＦ２のゲート電圧を引き下げる駆動信号を出力しないときには、当該ゲート電圧は抵抗素子Ｒ３により２４Ｖへ引き上げられる。このときにはトランジスタＦ２はオフするので、出力端子８１，８２には２４Ｖの出力電圧が現れない。スイッチ制御回路５１の動作については後述する。
【００４４】
第２電源出力回路４２は、ＤＣ／ＤＣコンバータ４５及び出力端子８３，８４を有している。ＤＣ／ＤＣコンバータ４５は、周知の様々なＤＣ／ＤＣコンバータの構成を採ることができる。ＤＣ／ＤＣコンバータ４５は、第１電源出力回路４１が生成する電圧、即ちコンデンサＣ３の充電電圧を入力として５Ｖの直流電圧を出力する。ＤＣ／ＤＣコンバータ４５の出力電圧は、出力端子８３，８４を通じて負荷６２へ印加される。
【００４５】
電源検知回路２０は、外部電源１から電源入力回路１０へ電力が入力されているか否かを検知する回路である。電源検知回路２０は、整流回路Ｄ２に入力される外部電源１の電圧が基準電圧以上であるか否かを検知することにより、電力の入力の有無を検知する。このために電源検知回路２０は、入力端子２，３に接続されており、抵抗素子Ｒ１、ダイオードＤ１、フォトカプラＰＣ１、コンデンサＣ１及び抵抗素子Ｒ２を有している。抵抗素子Ｒ２、コンデンサＣ１及びフォトカプラＰＣ１の発光素子（例えば発光ダイオード）は互いに並列に接続され、この並列回路、ダイオードＤ１、及び抵抗素子Ｒ１が直列に接続されてなる直列回路が入力端子２，３に接続されている。
【００４６】
入力端子２，３に外部電源１の交流電圧が印加されると、整流回路としてのダイオードＤ１により一方向の電流のみがコンデンサＣ１の充電に寄与する。その結果、抵抗素子Ｒ１の抵抗値、抵抗素子Ｒ２の抵抗値、及びフォトカプラＰＣ１の発光素子の順抵抗によって定まる電圧が、コンデンサＣ１に保持される。それにより、フォトカプラＰＣ１の発光素子に順電流が流れることにより、当該発光素子が発光する。この光信号はフォトカプラＰＣ１の受光素子（例えば、フォトトランジスタ）へ伝達され、その結果、当該受光素子がオンする。
【００４７】
外部電源１と入力端子２，３との接続が断たれたり、外部電源１が停電したりすることにより、外部電源１の交流電圧が入力端子２，３に印加されなくなると、コンデンサＣ１への充電電流が断たれる。その結果、コンデンサＣ１の電荷はフォトカプラＰＣ１の発光素子等を通じて急速に放電し、それによりコンデンサＣ１の充電電圧は急速に減衰する。その結果、フォトカプラＰＣ１の発光素子の発光が停止するので、受光素子はオフする。受光素子に現れるオン・オフ信号は、後述するようにスイッチ制御回路５１への入力信号として機能する。フォトカプラＰＣ１の代わりに、電磁的なリレーを含めて、光、電磁力その他の電気的に絶縁された媒体を通じて信号を伝達するリレー素子一般を用いることが可能である。
【００４８】
上記のように、電源検知回路２０は、整流回路Ｄ２よりも外部電源１に近い入力端子２，３の電圧に基づいて、外部電源１から電源入力回路１０への電力の入力の有無を検知する。外部電源１と入力端子２，３との接続が断たれるなどにより、外部電源１から電源入力回路１０への電力の入力が停止した後であっても、第１電源出力回路４１のコンデンサＣ２の充電電圧がある期間にわたって保持されることとなるが、コンデンサＣ２の電荷は整流回路Ｄ２によってブロックされるために電源検知回路２０に流入することがない。このため、電源検知回路２０が有するコンデンサＣ１の充電電圧は、第１電源出力回路４１が有するコンデンサＣ２の充電電圧とは無関係に急速に減衰することとなる。それにより、電源検知回路２０は、電力の入力停止を迅速に検知することが可能となる。
【００４９】
スイッチ制御回路５１は、抵抗素子Ｒ４，Ｒ５、トランジスタＱ１、コンデンサＣ４、抵抗素子Ｒ６，Ｒ７、トランジスタＱ２、抵抗素子Ｒ８、及びツェナーダイオードＺＤ１を有している。トランジスタＱ１は、本発明の放電用スイッチング素子の具体例に該当する。図２の例では、トランジスタＱ１及びＱ２は、何れもＮＰＮ型のバイポーラトランジスタである。トランジスタＱ１，Ｑ２としてＦＥＴなど他のトランジスタを用いることも、スイッチング素子一般に置き換えることも可能である。また、ツェナーダイオードＺＤ１の代わりに、電流が流れることにより一定の電圧降下を発生する定電圧素子一般を用いることも可能である。例えば、ダイオードの順電圧によって一定の電圧降下を生じるように、ツェナーダイオードＺＤ１のアノードとカソードの向きを変え、且つツェナーダイオードＺＤ１を通常のダイオードに置き換えても良い。
【００５０】
第２電源出力回路４２の出力経路とコンデンサＣ４の一端とは、ツェナーダイオードＺＤ１及び抵抗素子Ｒ６が介挿された充電経路によって接続されている。コンデンサＣ４には、抵抗素子Ｒ７が並列に接続されている。コンデンサＣ４には、放電経路を形成するトランジスタＱ１がさらに接続されている。コンデンサＣ４、その充電経路、及び放電経路を有する回路部分は、本発明の蓄電回路の具体例に該当する。トランジスタＱ１のベースには、第１電源出力回路４１のコンデンサＣ３の充電電圧を抵抗素子Ｒ４と抵抗素子Ｒ５とで分割した電圧が印加され、さらに抵抗素子Ｒ５にはフォトカプラＰＣ１の受光素子が並列に接続されている。また、トランジスタＱ２のベースにはコンデンサＣ４の充電電圧が入力され、コレクタは抵抗素子Ｒ８を介して第１電源出力回路４１のトランジスタＦ２のゲートに接続されている。
【００５１】
以下に、図３の波形図を参照しつつ、スイッチ制御回路５１を含めた電源装置の動作を説明する。図３において、Ｖ（Ｃ２）はコンデンサＣ２の充電電圧、Ｖ（Ｃ１）はコンデンサＣ１の充電電圧、ＰＣ１はフォトカプラＰＣ１のオン・オフ状態、Ｖ（Ｃ３）はコンデンサＣ３の充電電圧、Ｖ２はＤＣ／ＤＣコンバータ４５の出力電圧、Ｖ（Ｃ４）はコンデンサＣ４の充電電圧、そしてＶ１は第１電源出力回路４１の出力電圧を表している。
【００５２】
外部電源１が電源入力回路１０の入力端子２，３へ接続されるなどにより、外部電源１から電源入力回路１０への電力の入力が時刻ｔ１に開始されたものとする。すると、時刻ｔ１にコンデンサＣ１及びＣ２への充電が始まり、その後、コンデンサＣ１の電圧Ｖ（Ｃ１）及びコンデンサＣ２の電圧Ｖ（Ｃ２）は共に上昇する。但し、電圧Ｖ（Ｃ１）が急速に上昇するのに対し、電圧Ｖ（Ｃ２）は緩やかに上昇する。外部電源１からの電力の供給が停止した後においても、第２電源出力回路４１が生成する電圧、即ちコンデンサＣ３の充電電圧は、ある程度の期間にわたって維持される必要がある。コンデンサＣ２及びＣ３の容量は、この目的を充足する大きさに設定される。このため、時刻ｔ１後の電圧Ｖ（Ｃ２）及びＶ（Ｃ３）の上昇は、電圧Ｖ（Ｃ１）に比べて緩やかなものとなる。
【００５３】
また、ＤＣ−ＤＣコンバータ４５は、コンデンサＣ３の充電電圧Ｖ（Ｃ３）の入力を受けることにより出力電圧を生成するので、ＤＣ−ＤＣコンバータ４５の出力電圧Ｖ２の上昇速度も、電圧Ｖ（Ｃ３）と同様に電圧Ｖ（Ｃ１）に比べて緩やかなものとなる。外部電源１から電源入力回路１０へ電力の供給が継続する限り、コンデンサＣ３の充電電圧Ｖ（Ｃ３）は定常値の２４Ｖに達した後は当該定常値を維持する。同様に、出力電圧Ｖ２は定常値の５Ｖに達した後は当該定常値を維持する。
【００５４】
時刻ｔ１から間もない時刻ｔ３において電圧Ｖ（Ｃ１）がある値に達すると、フォトカプラＰＣ１がオンする。その結果、トランジスタＱ１のベース−エミッタ間電圧は略ゼロとなるので、トランジスタＱ１はオフ状態となる。コンデンサＣ３の充電電圧Ｖ（Ｃ３）は、抵抗素子Ｒ４及びＲ５を通じてトランジスタＱ１のベース−エミッタ間電圧を引き上げる方向へ作用する。しかし、フォトカプラＰＣ１がオンすると、充電電圧Ｖ（Ｃ３）の高さに関係なく、トランジスタＱ１のベース−エミッタ間電圧は略ゼロへ引き下げられる。その結果、充電電圧Ｖ（Ｃ３）が定常値に達した後も、トランジスタＱ１はオフ状態に保たれる。
【００５５】
コンデンサＣ３の充電電圧が上昇するのに伴い、ＤＣ／ＤＣコンバータ４５の出力電圧が上昇する。ＤＣ／ＤＣコンバータ４５の出力電圧がツェナーダイオードＺＤ１のツェナー電圧を超えると、コンデンサＣ４への充電が始まる。ツェナーダイオードＺＤ１のツェナー電圧は、例えば３Ｖ〜４Ｖの範囲に設定される。充電の速さは、ツェナーダイオードＺＤ１のツェナー電圧、抵抗素子Ｒ６の抵抗値、及び抵抗素子Ｒ７の抵抗値に依存する。これらの回路定数は、ＤＣ／ＤＣコンバータ４５の出力電圧が定常値の５Ｖに達してからある時間を経た後に、コンデンサＣ４の充電電圧Ｖ（Ｃ４）がトランジスタＱ２の閾電圧を超えるように設定される。ここでトランジスタＱ２の閾電圧とは、トランジスタＱ２がオンするためのベース−エミッタ間電圧、いわゆる内蔵電位差を、ＦＥＴに倣って閾電圧と仮称するものである。
【００５６】
時刻ｔ５においてコンデンサＣ４の充電電圧がトランジスタＱ２の閾電圧を超えると、トランジスタＱ２がオンする。それにより、第１電源出力回路４１のトランジスタＦ２のゲートには、コンデンサＣ３の２４Ｖの充電電圧を抵抗素子Ｒ３と抵抗素子Ｒ８とで分割した電圧が印加される。その結果、トランジスタＦ１のゲート−ソース間電圧が閾電圧を超えることにより、トランジスタＦ１がオンする。それにより、出力端子８１，８２を通じて負荷６１へ、２４Ｖ電圧の出力が開始される。即ち出力電圧Ｖ１が０から２４Ｖへ転じる。時刻ｔ５には、コンデンサＣ３の充電電圧Ｖ（Ｃ３）が定常値の２４Ｖに達し、且つ定格の負荷６２を接続した状態でＤＣ−ＤＣコンバータ４５の出力電圧Ｖ２が定常値の５Ｖに達するように、コンデンサＣ２及びＣ３の容量が設定されている。
【００５７】
以上のように、外部電源１の電力の供給が開始された後には、優先順位の高い第２電源出力回路４２の出力が先に開始され、その後、優先順位の低い第１電源出力回路４１の出力が開始される。従って、例えばプリンタにおいて、５Ｖ電圧で動作するロジック回路が初期化処理等の必要な処理を行った後に、２４Ｖ電圧で動作するプリンタヘッドを動作可能な状態とすることができる。
【００５８】
その後、外部電源１から電源入力回路１０へ電力の供給が続いている正常な動作状態においては、第１電源出力回路４１のコンデンサＣ３の充電電圧Ｖ（Ｃ３）は２４Ｖに保たれ、ＤＣコンバータ４５の出力電圧Ｖ２は５Ｖに保たれる。そして、外部電源１の電力が電源入力回路１０へ供給されていることから、フォトカプラＰＣ１はオン状態を保持する。その結果、トランジスタＱ１はオフ状態に保たれる。トランジスタＱ１がオフ状態にあるので、コンデンサＣ４の充電電圧Ｖ（Ｃ４）は、ＤＣ／ＤＣコンバータ４５が出力する５Ｖ電圧をツェナーダイオードＺＤ１、抵抗素子Ｒ６及びＲ７によって分割した一定電圧に保持される。この電圧がベース−エミッタ間に印加されることにより、トランジスタＱ２はオン状態に保たれる。その結果、トランジスタＦ２はオン状態を維持するので、出力端子８１，８２への２４Ｖの定常電圧の出力が継続する。
【００５９】
時刻ｔ２において、外部電源１と入力端子２，３との接続が断たれるなどにより、外部電源１から電源入力回路１０への電力の供給が停止すると、コンデンサＣ１は急速に放電する。その結果、フォトカプラＰＣ１は、時刻ｔ２から間もない時刻ｔ４にオフする。一方、上述したようにコンデンサＣ２及びＣ３の働きにより、その後にコンデンサＣ２の充電電圧Ｖ（Ｃ２）及びコンデンサＣ３の充電電圧Ｖ（Ｃ３）が減衰するには、ある程度の遅延時間を要する。充電電圧Ｖ（Ｃ３）が十分に高く維持される結果、トランジスタＱ１のベース−エミッタ間電圧が引き上げられるので、トランジスタＱ１はオフからオンへ転じる。それにより、ＤＣ／ＤＣコンバータ４５の出力Ｖ２が５Ｖ電圧を維持していても、コンデンサＣ４の充電電圧Ｖ（Ｃ４）は、トランジスタＱ１のオン抵抗に依存した速さで減衰する。
【００６０】
時刻ｔ６において、コンデンサＣ４の充電電圧Ｖ（Ｃ４）が、トランジスタＱ２がオンするための閾電圧に相当するベース−エミッタ間電圧よりも低くなると、トランジスタＱ２はオンからオフへ転じる。その結果、第１電源出力回路４１のトランジスタＦ１のゲート−ソース間電圧は、抵抗素子Ｒ３の働きによりゼロとなる。それにより、トランジスタＦ１はオンからオフへ転じる。その結果、出力端子８１，８２を通じて負荷６１へ印加される出力電圧Ｖ１は、定常値の２４Ｖからゼロへ転じる。
【００６１】
その後も、ＤＣ／ＤＣコンバータ４５の出力電圧Ｖ２は、ある期間にわたって５Ｖを維持するように、コンデンサＣ２及びＣ３の容量が設定される。その結果、外部電源１の電力の供給が停止した後には、優先順位の低い第１電源出力回路４１の出力が停止し、その後、優先順位の高い第２電源出力回路４２の出力が停止することとなる。これにより、例えばプリンタにおいて、外部電源１からの電力の供給が停止した場合であっても、２４Ｖ電圧で動作するプリンタヘッドの動作可能状態を解除した後に、５Ｖ電圧で動作するロジック回路が、必要な終了処理を行うことができる。
【００６２】
第１電源出力回路４１では、トランスＴ１により電力の入力側と出力側とが電気的に絶縁されている。また、第２電源出力回路４２もトランスＴ１の出力側に接続されている。このため、負荷６１及び６２は、外部電源１から絶縁された出力端子８１〜８４を通じて出力を得ることができる。また、第１電源出力回路４１は、スイッチング電源として構成されているので、電力損失を低く抑えることができる。
【００６３】
［実施の形態２］
図４は既に説明した図１と併せて、本発明の実施の形態２による電源装置の構成を示す回路図である。図４において図２に示した各部と同等に構成される部分については、同一符号を付してその詳細な説明を略する。当該電源装置は、第２電源出力回路４２が第２電源出力回路４２Ａに置き換えられ、第２スイッチ制御回路５２及び第３電源出力回路４３が付加されている点において、図１及び図２に示した実施の形態１による電源装置とは異なっている。
【００６４】
第１スイッチ制御回路５１は、実施の形態１によるスイッチ制御回路５１と同等に構成されるが、第２スイッチ制御回路５２との区別の必要性から、第１スイッチ制御回路と称する。本実施の形態による電源装置は、例えばプリンタ装置の電源装置に適しており、第１電源出力回路４１は、プリンタヘッドの駆動に適したＤＣ２４Ｖを出力する電源として構成され、第２電源出力回路４２Ａは、ロジック回路の駆動に適したＤＣ５Ｖを出力する電源として構成され、第３電源出力回路４３は、別のロジック回路の駆動に適したＤＣ３．３Ｖを出力する電源として構成されている。
【００６５】
第２電源出力回路４２Ａは、ＤＣ／ＤＣコンバータ４５と出力端子８３，８４との間の経路である出力経路に介挿されたトランジスタＦ３を有している点において、実施の形態１による第２電源出力回路４２とは異なっている。図４の例では、トランジスタＦ３はＮチャネル型ＭＯＳＦＥＴであるが、Ｐチャネル型ＭＯＳＦＥＴを用いることが可能であり、或いはバイポーラトランジスタを含むトランジスタ一般を用いることも可能であり、スイッチング素子一般に置き換えることも可能である。トランジスタＦ３は、トランジスタＦ２とは異なり、ソース電圧が２４Ｖよりも低い高々５Ｖであるため、低廉であるＮチャネル型ＭＯＳＦＥＴを用いても、飽和状態でオンさせることができる。トランジスタＦ３にＰチャネル型ＭＯＳＦＥＴを用いる場合に比べて、後述する第２スイッチ制御回路５２にトランジスタＱ５、及び抵抗素子Ｒ１４〜Ｒ１６を余分に要するが、Ｎチャネル型ＭＯＳＦＥＴの低廉さはこれらを考慮してもなお余りある費用節減効果をもたらす。
【００６６】
第２スイッチ制御回路５２が出力する駆動信号により、トランジスタＦ３のゲートの電圧が、高々５Ｖであるソースの電圧から閾値電圧を超えて引き上げられることにより、トランジスタＦ３はオンする。それにより、ＤＣ／ＤＣコンバータ４５の５Ｖの出力電圧が第２電源出力回路４２Ａの出力電圧として、出力端子８３，８４を通じて外部の負荷６２へ印加される。第２スイッチ制御回路５２がトランジスタＦ２のゲートの電圧をゼロへ引き下げる駆動信号を出力するときには、トランジスタＦ３はオフする。このときには、出力端子８３，８４には５Ｖの出力電圧が現れない。スイッチ制御回路５２の動作については後述する。
【００６７】
第３電源出力回路４３は、ＤＣ／ＤＣコンバータ４６及び出力端子８５，８６を有している。ＤＣ／ＤＣコンバータ４６には、周知の様々なＤＣ／ＤＣコンバータの構成を採ることができる。ＤＣ／ＤＣコンバータ４６は、ＤＣ／ＤＣコンバータ４５と同様に、第１電源出力回路４１が生成する電圧、即ちコンデンサＣ３の充電電圧を入力として３．３Ｖの直流電圧を出力する。ＤＣ／ＤＣコンバータ４６の出力電圧は、出力端子８５，８６を通じて負荷６３へ印加される。
【００６８】
第２スイッチ制御回路５２は、抵抗素子Ｒ９，Ｒ１０、トランジスタＱ３、ツェナーダイオードＺＤ２、抵抗素子Ｒ１１，Ｒ１２、コンデンサＣ５、トランジスタＱ４、抵抗素子Ｒ１３，Ｒ１４、トランジスタＱ５、及び抵抗素子Ｒ１５，Ｒ１６を有している。トランジスタＱ３は、本発明の放電用スイッチング素子の具体例に該当する。トランジスタＱ４及びその前段に該当する回路は、第１スイッチ制御回路５１のトランジスタＱ２及びその前段に該当する回路と同様に構成される。但し、コンデンサＣ５の放電に要する時間は、コンデンサＣ４の放電に要する時間よりも長くなるように、コンデンサＣ５の容量、トランジスタＱ３のオン抵抗等の回路定数が設定される。また、ＤＣコンバータ４６の出力電圧がＤＣコンバータ４５の出力電圧よりも低いことに対応して、ツェナーダイオードＺＤ２のツェナー電圧は、ツェナーダイオードＺＤ１のツェナー電圧よりも低く設定される。
【００６９】
図４の例では、トランジスタＱ５は、ＮＰＮ型のバイポーラトランジスタである。トランジスタＱ４としてＦＥＴなど他のトランジスタを用いることも、スイッチング素子一般に置き換えることも可能である。
【００７０】
トランジスタＱ５及び抵抗素子Ｒ１３〜Ｒ１６は、トランジスタＱ４の出力を反転するインバータ回路を構成する。即ち、トランジスタＱ４がオフする時には、コンデンサＣ３の２４Ｖの充電電圧を抵抗素子Ｒ１３及びＲ１４で分割してなる電圧が、トランジスタＱ５にベース−エミッタ間電圧として印加される。この電圧は、トランジスタＱ５をオンさせるのに十分な高さとなるように、抵抗素子Ｒ１３及びＲ１４の抵抗値が設定される。トランジスタＱ５がオンすると、トランジスタＦ３のゲートの電圧は略０Ｖに引き下げられるので、トランジスタＦ３はオフする。
【００７１】
一方、トランジスタＱ４がオンするときには、トランジスタＱ５のベース−エミッタ間電圧は略ゼロに引き下げられるので、トランジスタＱ５はオフする。その結果、トランジスタＱ５のコレクタに接続されたトランジスタＦ３のゲートの電圧は、コンデンサＣ３の充電電圧を、抵抗素子Ｒ１５及びＲ１６で分割してなる電圧となる。この電圧は、コンデンサＣ３の充電電圧が定常値の２４Ｖであるときに、トランジスタＦ３のドレインの電圧である５Ｖよりも例えば略１０Ｖ高い電圧となるように、抵抗素子Ｒ１５及びＲ１６の抵抗値が設定される。それによりトランジスタＦ３のゲート−ソース間電圧が閾電圧を超えるために、トランジスタＦ３がオンする。その結果、ＤＣ／ＤＣコンバータ４５の５Ｖの出力電圧が出力端子８３，８４へ出力される。
【００７２】
以下に、図５の波形図を参照しつつ、第２スイッチ制御回路５２を含めた電源装置の動作を説明する。図５において、Ｖ（Ｃ２）、Ｖ（Ｃ１）、ＰＣ１、Ｖ（Ｃ３）、Ｖ２、Ｖ（Ｃ４）及びＶ１は、図３における同一符号と同意義である。但し、Ｖ２は、ＤＣ／ＤＣコンバータ４５の出力電圧であって、トランジスタＦ３の入力側の電圧を表す。Ｖ４はＤＣ／ＤＣコンバータ４６の出力電圧、Ｖ（Ｃ５）は第２スイッチ制御回路５２のコンデンサＣ５の充電電圧、そしてＶ３は出力端子８３，８４に現れる第２スイッチ制御回路５２の出力電圧を表している。
【００７３】
図５において、Ｖ（Ｃ２）、Ｖ（Ｃ１）、ＰＣ１、Ｖ（Ｃ３）、Ｖ２、Ｖ（Ｃ４）及びＶ１の波形は、図３における同一符号のものと同一に描かれる。そこで、主としてＶ４、Ｖ（Ｃ５）、及びＶ３の波形について説明する。
【００７４】
外部電源１が電源入力回路１０の入力端子２，３へ接続されるなど、外部電源１から電源入力回路１０への電力の入力が時刻ｔ１に開始されたものとする。ＤＣ／ＤＣコンバータ４６はＤＣ−ＤＣコンバータ４５と同様に、コンデンサＣ３の充電電圧Ｖ（Ｃ３）の入力を受けることにより出力電圧を生成する。このため、ＤＣ−ＤＣコンバータ４６の出力電圧Ｖ４は、電圧Ｖ（Ｃ３）及び電圧Ｖ２と同様に、電圧Ｖ（Ｃ１）に比べて緩やかに上昇する。外部電源１から電源入力回路１０へ電力の供給が継続する限り、出力電圧Ｖ４は定常値の３．３Ｖに達した後は当該定常値を維持する。
【００７５】
コンデンサＣ３の充電電圧が上昇するのに伴い、ＤＣ／ＤＣコンバータ４６の出力電圧が上昇し、ツェナーダイオードＺＤ２のツェナー電圧を超えると、コンデンサＣ５への充電が始まる。ツェナーダイオードＺＤ２のツェナー電圧は、例えば２Ｖ程度の値に設定される。充電の速さは、ツェナーダイオードＺＤ２のツェナー電圧、抵抗素子Ｒ１１の抵抗値、及び抵抗素子Ｒ１２の抵抗値に依存する。これらの回路定数は、ＤＣ／ＤＣコンバータ４６の出力電圧が定常値の３．３Ｖに達してから、ある時間を経た後に、コンデンサＣ５の充電電圧Ｖ（Ｃ５）がトランジスタＱ４がオンするためのベース−エミッタ間の閾電圧を超えるように設定される。
【００７６】
時刻ｔ７においてコンデンサＣ５の充電電圧がトランジスタＱ４の閾電圧を超えると、トランジスタＱ４がオンする。その結果、トランジスタＱ５がオフするのでトランジスタＦ３がオンする。それにより、出力端子８３，８４を通じて負荷６２へ、５Ｖ電圧の出力が開始される。即ち出力電圧Ｖ３が０から５Ｖへ転じる。時刻ｔ７には、コンデンサＣ３の充電電圧Ｖ（Ｃ３）が定常値の２４Ｖに達し、且つ定格の負荷６３を接続した状態でＤＣ−ＤＣコンバータ４６の出力電圧Ｖ４が定常値の３．３Ｖに達するように、コンデンサＣ２及びＣ３の容量が設定されている。更に、時刻ｔ７は時刻ｔ５よりも早くなるように、コンデンサＣ５の充電の速さを決定づけるコンデンサＣ５の容量、抵抗素子Ｒ１１，Ｒ１２の抵抗値、及びツェナーダイオードＺＤ２のツェナー電圧が設定される。
【００７７】
以上のように、外部電源１の電力の供給が開始された後には、優先順位の最も高い第３電源出力回路４３の出力が先に開始され、その後、優先順位の２番目に高い第２電源出力回路４５の出力が開始され、さらにその後に、優先順位の最も低い第１電源出力回路４１の出力が開始される。従って、例えばプリンタにおいて、３．３Ｖ電圧で動作する基本的なロジック回路が初期化等の必要な処理を行った後に、５Ｖ電圧で動作するロジック回路が必要な処理を行うことを可能にし、さらにその後に、２４Ｖ電圧で動作するプリンタヘッドを動作可能な状態とすることができる。
【００７８】
その後、外部電源１から電源入力回路１０へ電力の供給が続いている正常な動作状態においては、第１電源出力回路４１のコンデンサＣ３の充電電圧Ｖ（Ｃ３）は２４Ｖに保たれ、ＤＣコンバータ４５の出力電圧Ｖ２は５Ｖに保たれ、さらにＤＣコンバータ４６の出力電圧Ｖ４は３．３Ｖに保たれる。そして、外部電源１の電力が電源入力回路１０へ供給されていることから、フォトカプラＰＣ１はオン状態を保持する。その結果、図３を参照しつつ述べたように、第１スイッチ制御回路５１においてトランジスタＱ１がオフ状態を維持し、トランジスタＱ２がオン状態を維持するので、トランジスタＦ２はオン状態を維持する。それにより、出力端子８１，８２への２４Ｖの定常電圧の出力が継続する。
【００７９】
同様に、第２スイッチ制御回路５２においては、トランジスタＱ３がオフ状態を維持し、トランジスタＱ４がオン状態を維持し、トランジスタＱ５はオフ状態を維持する。その結果、トランジスタＦ３はオン状態を維持するので、出力端子８３，８４への５Ｖの定常電圧の出力が継続する。
【００８０】
時刻ｔ２において、外部電源１と入力端子２，３との接続が断たれるなどにより、外部電源１から電源入力回路１０への電力の供給が停止すると、コンデンサＣ１は急速に放電する。その結果、フォトカプラＰＣ１は、時刻ｔ２から間もない時刻ｔ４にオフする。図３を参照しつつ述べたように、コンデンサＣ２及びＣ３の働きにより、その後にコンデンサＣ２の充電電圧Ｖ（Ｃ２）及びコンデンサＣ３の充電電圧Ｖ（Ｃ３）が減衰するには、ある程度の遅延時間を要する。充電電圧Ｖ（Ｃ３）が十分に高く維持される結果、トランジスタＱ３のベース−エミッタ間電圧が引き上げられるので、トランジスタＱ３はオフからオンへ転じる。それにより、ＤＣ／ＤＣコンバータ４６の出力Ｖ４が３．３Ｖ電圧を維持していても、コンデンサＣ５の充電電圧Ｖ（Ｃ５）は、トランジスタＱ３のオン抵抗に依存した速さで減衰する。
【００８１】
時刻ｔ６よりも遅い時刻ｔ８において、コンデンサＣ５の充電電圧Ｖ（Ｃ５）が、トランジスタＱ４がオンするための閾電圧に相当するベース−エミッタ間電圧よりも低くなると、トランジスタＱ４はオンからオフへ転じる。その結果、トランジスタＱ５はオフからオンへ転じるので、第２電源出力回路４２のトランジスタＦ３はオンからオフへ転じる。その結果、出力端子８３，８４を通じて負荷６２へ印加される出力電圧Ｖ３は、定常値の５Ｖからゼロへ転じる。
【００８２】
その後も、ＤＣ／ＤＣコンバータ４６の出力電圧Ｖ４は、ある遅延時間にわたって３．３Ｖを維持するように、コンデンサＣ２及びＣ３の容量が設定される。また、時刻ｔ８が時刻ｔ６よりも遅くなるように、言い換えると、トランジスタＱ１がオンすることによるコンデンサＣ４の充電電圧Ｖ（Ｃ４）の減衰よりも、トランジスタＱ３がオンすることによるコンデンサＣ５の充電電圧Ｖ（Ｃ５）の減衰の方が緩やかとなるように、トランジスタＱ１，Ｑ２のオン抵抗、及びコンデンサＣ４，Ｃ５の容量が設定される。
【００８３】
その結果、外部電源１の電力の供給が停止した後には、優先順位の最も低い第１電源出力回路４１の出力が停止し、その後、優先順位の２番目に低い第２電源出力回路４２Ａの出力が停止し、最後に優先順位の最も高い第３電源出力回路４３の出力が停止することとなる。これにより、例えばプリンタにおいて、外部電源１からの電力の供給が停止した場合であっても、２４Ｖ電圧で動作するプリンタヘッドの動作可能状態を解除した後に、５Ｖ電圧で動作するロジック回路が終了に必要な処理を行うことができ、その後さらに３．３Ｖ電圧で動作するロジック回路が必要な最終処理を行うことができる。
【００８４】
［その他の実施の形態］
本発明は、以下の形態で実施することも可能である。なお以下の図において、図１、図２及び図４に示した各部と同等に構成される部分については、同一符号を付してその詳細な説明を略する。
【００８５】
（１）  図１の電源検知回路２０では、整流回路として単一のダイオードＤ１のみが用いられた。これに対して、図６に例示する電源検知回路２０Ａのように全波整流回路Ｄ５を用いても良い。全波整流回路Ｄ５を用いることによって、交流電源の半周期毎にコンデンサＣ１に充電電流が供給されるので、コンデンサＣ１が抵抗素子Ｒ２及びフォトカプラＰＣ１を通じて放電する速さを高く設定することができる。このため、外部電源１からの電力の供給が断たれた後にフォトカプラＰＣ１がオフするまでの応答時間をより短く設定することが可能となる。
【００８６】
（２）  実施の形態１及び２による電源装置は、外部電源１として交流電源の接続が可能なように構成されていた。これに対して、本発明の電源装置は、直流電源の接続を前提とした構成とすることも可能である。図７は、直流電源である外部電源１Ａの接続を前提とした電源装置の構成の一例を示す回路図である。この電源装置では、電源検知回路２０Ｂは整流回路を必要としないので、図１の電源検知回路２０からダイオードＤ１を除去した構成を有している。一方、電源入力回路１０Ａは、図１の電源入力回路２０と同様に整流回路を有している。但し、交流電源の接続は予定されないので、整流回路は１本のダイオードＤ１０で足りる。電源入力回路１０Ａが整流回路を有するので、外部電源１Ａからの電力の入力が停止した後にコンデンサＣ２の充電電圧が高く維持されていても、フォトカプラＰＣ１はその影響を排除して電力の入力停止を迅速に検出することが可能となる。
【００８７】
（３）  実施の形態１及び２では、第１電源出力回路４１はトランスＴ１により電力の入力側と出力側とを電気的に絶縁し、且つスイッチング電源として構成されていた。これに対して、本発明の電源装置は、第１電源出力回路としてトランスＴ１を有しない構成を採ることも可能であり、スイッチング電源以外の構成を採ることも可能である。図８は、第１電源出力回路がトランスＴ１を有さず且つスイッチング電源の構成を採らない、電源装置の一例を示す回路図である。この電源装置は、外部電源として直流電源が接続されることを前提としている。
【００８８】
第１電源出力回路４１Ａは、図１の第１電源出力回路４１において、コンデンサＣ２からインダクタＬ１に至るまでの回路素子を除去した構成を有している。従って、電源入力回路１０Ａから入力される直流電流によりコンデンサＣ３が充電され、当該充電電圧がトランジスタＦ２を介して出力端子８１，８２へ伝えられる。電源入力回路１０Ａに接続する外部電源１Ｂとして２４Ｖ出力の直流電源を用いることにより、コンデンサＣ３の充電電圧の定常値として略２４Ｖを得ることができる。
【００８９】
第１電源出力回路４１ＡがトランスＴ１を介して入力側と出力側とが電気的に絶縁されてはいないので、電源検知回路２０Ｃは、フォトカプラＰＣ１を要せず、代わりにトランジスタＱ６を有している。図８の例では、トランジスタＱ６はＮＰＮ型のバイポーラトランジスタである。トランジスタＱ６としてＦＥＴなど他のトランジスタを用いることも、スイッチング素子一般に置き換えることも可能である。
【００９０】
入力端子２，３に外部電源１Ｂの直流電圧が印加されると、当該直流電圧を抵抗素子Ｒ１７及び抵抗素子Ｒ１８で分割してなる電圧がトランジスタＱ６のベース−エミッタ間に入力される。その結果トランジスタＱ６がオンするように、抵抗素子Ｒ１７及びＲ１８の抵抗値が設定される。入力端子２，３への外部電源１Ｂの直流電圧の印加が停止すると、コンデンサＣ３の充電電荷の逆流がダイオードＤ２０により阻止されるので、トランジスタＱ６のベース−エミッタ間電圧は直ちにゼロとなる。その結果、トランジスタＱ６はオフする。なお、ダイオードＤ２０は、外部電源１Ｂからの直流電圧の印加が停止した後に、コンデンサＣ３の充電電荷の逆流を防止することにより、コンデンサＣ３の充電電圧を長い期間にわたって維持する役割をも果たす。
【００９１】
トランジスタＱ６のコレクタ及びエミッタは、トランジスタのＱ１のベース及びエミッタにそれぞれ接続され、トランジスタＱ３のベース及びエミッタにもそれぞれ接続されている。従って、トランジスタＱ６は、第１スイッチ制御回路５１及び第２スイッチ制御回路５２に対して、図４のフォトカプラＰＣ１の受光素子と同等の機能を果たす。即ち、トランジスタＱ６がオンするとトランジスタＱ１及びＱ３がオフし、トランジスタＱ６がオフするとトランジスタＱ１及びＱ３がオンする。従って、図８の電源装置の動作は図５の波形図と同等に表される。この場合、図５の波形図において、電圧Ｖ（Ｃ１）は、トランジスタＱ６のベース−エミッタ間電圧に読み替え、オン・オフ状態ＰＣ１はトランジスタＱ６のオン・オフ状態に読み替えるとよい。但し、トランジスタＱ６のベース−エミッタ間電圧の立ち上がり、及び立ち下がりは、図５の電圧Ｖ（Ｃ１）よりも急峻に表される。その結果、時刻ｔ３は時刻ｔ１により近くなり、時刻ｔ４は時刻ｔ２により近くなる。
【００９２】
（４）  第２スイッチ制御回路５２において、図９に示すように、トランジスタＱ３を通じて流れるコンデンサＣ５の放電電流の経路に、新たな抵抗素子Ｒ２１を介挿しても良い。これにより、トランジスタＱ３がオンすることによりコンデンサＣ５が放電する速さを、コンデンサＣ５の容量と抵抗素子Ｒ２１及びＲ１２の抵抗値とによって、容易に設定することが可能となる。即ち、トランジスタＱ３のオン抵抗を、調整すべき回路定数の一つとする必要がなくなる。また、第１スイッチ制御回路５１においても同様に、トランジスタＱ１を通じて流れるコンデンサＣ４の放電電流の経路に、新たな抵抗素子を介挿しても良い。
【００９３】
（５）  第２電源出力回路４２，４２Ａ及び第３電源出力回路４３は何れも、第１電源出力回路４１又は４１Ａの出力経路のうちトランジスタＦ２の入力側、即ちソース側を通じて、外部電源１、１Ａ又は１Ｂから電源入力回路１０又は１０Ａへ入力される電力を得ている。これに対して、第２及び第３電源出力回路が、第１電源出力回路４２，４２Ａを介することなく、第１電源出力回路４１又は４１Ａと同様に、電源入力回路１０又は１０Ａから直接に電力を得るように電源装置を構成しても良い。
【００９４】
但し、第２及び第３電源出力回路が、第１電源出力回路４２又は４２Ａを通じて電力の供給を得る形態では、第２及び第３電源出力回路を簡素に構成し得るという利点が得られる。また、外部電源１，１Ａ又は１Ｂからの電力の供給が停止した後に第１電源出力回路４１，４１Ａの出力を保持するためのコンデンサＣ２及びＣ３が備わるので、第２及び第３電源出力回路に格別の出力保持用コンデンサを設ける必要がないという利点が得られる。
【００９５】
（６）  上記の各実施の形態による電源装置は、電源出力回路を２個又は３個有していた。これに対し、本発明の電源装置は、４個以上の電源出力回路を有する形態で実施することも可能である。即ち、整数Ｎ≧２として、第１〜第Ｎ電源出力回路を有し、外部電源から電力入力回路への電力の入力が開始されると、第Ｎ〜第１電源出力回路の順に出力を開始し、電力の入力が停止されると、逆に第１〜第Ｎ電源出力回路の順に出力を停止するように本発明の電源回路を構成することが可能である。
【００９６】
（７）  上記の各実施の形態による電源装置は、複数の電源出力回路について、出力開始時期との順序が出力停止時期の順序とは逆順となるように構成された。しかしながら、出力開始時期の順序を、出力停止時期の順序の逆順とは異なる所定の順序となるように構成することも可能である。例えば図４に示す電源装置において、コンデンサＣ４とＣ５との間で、充電の速さの順位と放電の速さの順位とが同じとなるように回路構成及び／又は回路定数を設定することができる。それにより、第１電源出力回路４１と第２電源出力回路４２Ａとの間で、出力開始時期の順序と出力停止時期の順序とを同じくすることができる。
【００９７】
（８）  上記の各実施の形態では、電源入力回路１０又は１０Ａが整流回路Ｄ２を有したが、本発明の電源回路は、整流回路Ｄ２を有しない形態を採ることも可能である。この形態においては、電源入力回路１０又は１０Ａの構成要素は入力端子２，３のみであってもよく、或いは外部電源１から電力の供給を受けるための配線のみであってもよい。
【図面の簡単な説明】
【００９８】
【図１】本発明の実施の形態１による電源装置の構成を示す回路図である。
【図２】本発明の実施の形態１による電源装置の構成を示す回路図である。
【図３】本発明の実施の形態１による電源装置の動作を示す波形図である。
【図４】本発明の実施の形態２による電源装置の構成を示す回路図である。
【図５】本発明の実施の形態２による電源装置の動作を示す波形図である。
【図６】電源検知回路について別の実施形態を示す回路図である。
【図７】別の実施形態による電源装置の一部の構成を示す回路図である。
【図８】さらに別の実施形態による電源装置の構成を示す回路図である。
【図９】スイッチ制御回路について別の実施形態を示す回路図である。
【符号の説明】
【００９９】
１Ａ，１Ｂ  外部電源  
１０，１０Ａ  電源入力回路
２０，２０Ａ，２０Ｂ，２０Ｃ  電源検知回路
４１，４１Ａ  第１電源出力回路
４２，４２Ａ  第２電源出力回路
４３  第３電源出力回路
５１  第１スイッチ制御回路（制御回路）
５２  第２スイッチ制御回路（制御回路）
Ｆ２  トランジスタ（第１スイッチング素子）
Ｆ３  トランジスタ（第２スイッチング素子）
Ｃ４，Ｃ５  コンデンサ
Ｒ６，Ｒ７，Ｒ１３，Ｒ１４，Ｒ２１  抵抗素子
ＺＤ１，ＺＤ２  ツェナーダイオード（定電圧素子）
Ｑ１，Ｑ３  トランジスタ（放電用スイッチング素子）
Ｑ２，Ｑ４，Ｑ５  トランジスタ
Ｃ２  コンデンサ（出力保持用コンデンサ）
Ｃ３  コンデンサ（出力保持用コンデンサ，出力電圧保持用コンデンサ）
Ｄ２  整流回路
Ｄ１０，Ｄ２０  ダイオード（整流回路）
Ｔ１  トランス
Ｆ１  トランジスタ（スイッチング素子）
ＰＣ１  フォトカプラ（リレー素子）
【図１】
2006129641.tif 000003
【図２】
2006129641.tif 000004
【図３】
2006129641.tif 000005
【図４】
2006129641.tif 000006
【図５】
2006129641.tif 000007
【図６】
2006129641.tif 000008
【図７】
2006129641.tif 000009
【図８】
2006129641.tif 000010
【図９】
2006129641.tif 000011