(57)【要約】【課題】  ＳｉＧｅ層を有する歪みシリコンウエハにおいて、ＳｉＧｅ層上に形成される歪みＳｉ層における貫通転位密度の一層の低減化を図ることができる歪みシリコンウエハおよびその製造方法を提供する。【解決手段】  単結晶シリコン基板上に、Ｇｅ濃度を段階的に増加させたＳｉ1-xＧｅx組成傾斜層を形成させる工程と、Ｇｅ濃度が一定であるＳｉ1-xＧｅx緩和層を成長させる工程と、Ｇｅ濃度ｙが一定で、０．５ｘ≦ｙ＜ｘである歪み緩和Ｓｉ1-yＧｅy層を形成させる工程と、さらに、前記歪み緩和Ｓｉ1-yＧｅy層上に、歪みＳｉ層をエピタキシャル成長させる工程とを経ることにより、歪みシリコンウエハを製造する。【選択図】  なし【特許請求の範囲】
【請求項１】
単結晶シリコン基板上に、Ｓｉ1-xＧｅx層、Ｓｉ1-yＧｅy層、歪みＳｉ層が順次積層されており、前記Ｓｉ1-yＧｅy層のＧｅ濃度ｙが、０．５ｘ≦ｙ＜ｘであることを特徴とする歪みシリコンウエハ。
【請求項２】
単結晶シリコン基板上に、Ｇｅ濃度を段階的に増加させたＳｉ1-xＧｅx組成傾斜層を形成させる工程と、
前記Ｓｉ1-xＧｅx組成傾斜層上に、Ｇｅ濃度が一定であるＳｉ1-xＧｅx均一組成層を形成させる工程と、
前記Ｓｉ1-xＧｅx均一組成層上に、Ｇｅ濃度ｙが一定で、０．５ｘ≦ｙ＜ｘである歪み緩和Ｓｉ1-yＧｅy層を形成させる工程と、
前記歪み緩和Ｓｉ1-yＧｅy層上に、歪みＳｉ層をエピタキシャル成長させる工程とを備えていることを特徴とする歪みシリコンウエハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板上にＳｉＧｅ層および歪みＳｉ層を積層させて貫通転位密度が低減化された歪みシリコンウエハおよびその製造方法に関する。
【背景技術】
【０００２】
近年、単結晶シリコン基板上にＳｉＧｅ層をエピタキシャル成長させ、該ＳｉＧｅ層上に歪みＳｉ層をエピタキシャル成長させた歪みシリコンウエハが提案されている。
前記歪みＳｉ層には、Ｓｉに比べて格子定数が大きいＳｉＧｅ層によって、引っ張り歪みが生じており、この歪みにより、Ｓｉのバンド構造が変化し、縮退が解けてキャリア移動度が高まる。
したがって、この歪みＳｉ層をチャネル領域として用いることによって、通常のバルクシリコンを用いた場合と比べて、１．５倍以上のキャリア移動の高速化が可能となる。
このため、歪みシリコンウエハは、高速ＭＯＳＦＥＴ、ＭＯＤＦＥＴ、ＨＥＭＴ等に好適なウエハとして注目されている。
【０００３】
上記のような歪みシリコンウエハにおいて、良質な歪みＳｉ層を得るためには、その下地として、シリコン基板上に、良質なＳｉＧｅ層、すなわち、貫通転位密度が低く、歪みが緩和され、平滑な表面を有するＳｉＧｅ層をエピタキシャル成長させることが必要である。
【０００４】
しかしながら、ＳｉとＳｉＧｅの格子定数の違いから、シリコン基板上へのＳｉＧｅ層のエピタキシャル成長の際、ミスフィット転位が発生する。そして、該ミスフィット転位に起因する貫通転位は、高密度でその表面まで達し、該ＳｉＧｅ層上に形成される歪みＳｉ層にまで、同様の高密度の転位が発生するという課題が生じていた。
【０００５】
前記歪みＳｉ層における転位は、デバイス素子の形成時において、接合リーク電流が増大する原因となる。
さらに、貫通転位と残留歪みエネルギーにより、歪みＳｉ層表面に、クロスハッチと呼ばれる凹凸が発生するという問題も生じており、従来から、貫通転位密度を低減させるための様々な提案がなされている。
【０００６】
例えば、特許文献１には、単結晶シリコン基板上に、Ｇｅ成分が約２５％／μｍ以下の濃度勾配で増大するＳｉＧｅ階層化層をエピタキシャル成長させた後、Ｇｅ濃度が一定であるＳｉＧｅキャップ層を成長させ、その上に、歪みＳｉ層をエピタキシャル成長させる半導体デバイスの製造方法が開示されている。
【０００７】
また、特許文献２には、シリコン基板上に、Ｇｅ組成比が漸次増加するＳｉＧｅ層のステップ傾斜組成層の上に、Ｇｅ組成比が一定であるＳｉＧｅ緩和層、歪みＳｉ層を備えた半導体ウエハにおいて、ステップ数を増加させることにより、貫通転位密度を低減させることができることが記載されている。
【０００８】
また、特許文献３には、第１のＳｉＧｅ層は、膜厚の増加により転位を発生して格子緩和が生じる膜厚である臨界膜厚の２倍より薄い膜厚であり、第２のＳｉＧｅ層は、表面に向けてＧｅ組成比が漸次増加するＳｉＧｅ傾斜組成層と該傾斜組成層の上面のＧｅ組成比で傾斜組成層上に配されたＳｉＧｅの一定組成層とを交互にかつ連続したＧｅ組成比で複数層のステップ状積層にして構成され、前記第２のＳｉＧｅ層下面のＧｅ組成比は、前記第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低い半導体基板が開示されている。
【０００９】
【特許文献１】特許第２７９２７８５号公報
【特許文献２】特開２００２−１１８２５４号公報
【特許文献３】特開２００３−１９７５４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記のように、様々な方法により、歪みシリコンウエハにおける貫通転位密度の低減化を図ることが試みられている。
しかしながら、上記特許文献１においては、実施例における貫通転位密度は、高々１０5ｃｍ-2オーダーであり、このような高い貫通転位密度は、デバイスプロセスにおける歩留りに大きな影響を及ぼすおそれがある。
【００１１】
同様に、上記特許文献２に記載された半導体ウエハにおいても、歪みＳｉ層における貫通転位密度を１０5ｃｍ-2未満にまで低減化することは困難である。
さらに、上記特許文献３に記載された半導体基板においても、歪みＳｉ層の厚さが２０ｎｍ以上である場合に、デバイス作業領域としての要求レベルに対応し得る程度にまで、貫通転位密度を低減化されているとは言えない。
したがって、ＭＯＳＦＥＴ等における一層の高速化を図るためには、貫通転位密度がより一層低減化された高品質の歪みシリコンウエハが求められている。
【００１２】
本発明は、上記技術的課題を解決するためになされたものであり、ＳｉＧｅ層を有する歪みシリコンウエハにおいて、ＳｉＧｅ層上に形成される歪みＳｉ層における貫通転位密度の一層の低減化を図ることができる歪みシリコンウエハおよびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
本発明に係る歪みシリコンウエハは、単結晶シリコン基板上に、Ｓｉ1-xＧｅx層、Ｓｉ1-yＧｅy層、歪みＳｉ層が順次積層されており、前記Ｓｉ1-yＧｅy層のＧｅ濃度ｙが、０．５ｘ≦ｙ＜ｘであることを特徴とする。
上記のように、歪みＳｉ層を形成する前に、Ｓｉ1-xＧｅx層の最高Ｇｅ濃度よりもＧｅ濃度が低いＳｉ1-yＧｅy層を形成しておくことにより、貫通転位密度が急激に増加する臨界膜厚を大きくすることができるため、貫通転位密度が低減された、より厚い膜厚の歪みＳｉ層を形成することができる。
【００１４】
また、本発明に係る歪みシリコンウエハの製造方法は、単結晶シリコン基板上に、Ｇｅ濃度を段階的に増加させたＳｉ1-xＧｅx組成傾斜層を形成させる工程と、前記Ｓｉ1-xＧｅx組成傾斜層上に、Ｇｅ濃度が一定であるＳｉ1-xＧｅx均一組成層を形成させる工程と、前記Ｓｉ1-xＧｅx均一組成層上に、Ｇｅ濃度ｙが一定で、０．５ｘ≦ｙ＜ｘである歪み緩和Ｓｉ1-yＧｅy層を形成させる工程と、前記歪み緩和Ｓｉ1-yＧｅy層上に、歪みＳｉ層をエピタキシャル成長させる工程とを備えていることを特徴とする。
このような工程を経ることにより、歪みＳｉ層における貫通転位密度を一層低減することができ、かつ、歪み緩和ＳｉＧｅ層の最高Ｇｅ濃度に対応した格子定数を有する歪みＳｉの臨界膜厚よりも厚い膜厚で歪みＳｉ層を形成することができる。
【発明の効果】
【００１５】
上述したとおり、本発明によれば、歪みシリコンウエハにおける貫通転位密度を従来よりも低減することができ、かつ、より膜厚の厚い歪みＳｉ層を形成することができる。
したがって、本発明に係る歪みシリコンウエハは、上記のような高品質の歪みＳｉ層を有しているため、該歪みＳｉ層をデバイス活性領域として用いることにより、デバイスプロセスにおける自由度が向上し、かつ、キャリア移動度の高速化が図られ、次世代以降のＬＳＩや個別半導体デバイス等に好適に利用することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明をより詳細に説明する。
本発明に係る歪みシリコンウエハは、まず、単結晶シリコン基板上に、Ｓｉ1-xＧｅx層を形成し、次に、Ｇｅ濃度ｙが、０．５ｘ≦ｙ＜ｘであるＳｉ1-yＧｅy層、歪みＳｉ層を順次積層させることにより得ることができる。
前記歪みシリコンウエハは、単結晶シリコン基板上に、Ｇｅ濃度を段階的に増加させたＳｉ1-xＧｅx組成傾斜層を形成させる工程と、Ｇｅ濃度が一定であるＳｉ1-xＧｅx均一組成層を形成させる工程と、Ｇｅ濃度ｙが一定で、０．５ｘ≦ｙ＜ｘである歪み緩和Ｓｉ1-yＧｅy層を形成させる工程と、さらに、前記歪み緩和Ｓｉ1-yＧｅy層上に、歪みＳｉ層をエピタキシャル成長させる工程とを経る本発明に係る製造方法により得ることができる。
【００１７】
本発明において用いられる単結晶シリコン基板としては、例えば、チョクラルスキー（ＣＺ）法で引き上げられた単結晶インゴットから切り出されたＰ型ホウ素ドープ基板で、方位（１００）、抵抗率０．１Ωｃｍ以上、初期酸素濃度１５×１０17ａｔｏｍｓ／ｃｍ3以下等の仕様のシリコンプライム基板が好適に用いられる。もちろん、ＣＺ基板以外の基板、例えば、ＦＺ基板等も用いることができる。
この単結晶シリコン基板は、表面を鏡面研磨しておくことが好ましい。
【００１８】
前記単結晶シリコン基板上に形成されるＳｉ1-xＧｅx層は、Ｇｅ濃度が一定である均一組成層でもよいが、転位密度のより一層の低減化を図るためには、シリコン基板から徐々にＧｅ濃度ｘが増加するような組成傾斜層であることが好ましい。
また、前記Ｓｉ1-xＧｅx層におけるＧｅ濃度ｘは０．１≦ｘ≦０．８であることが好ましく、組成傾斜層とする場合には、Ｇｅ濃度が２５％／μｍ未満の傾斜で増加するように形成することが好ましい。
Ｇｅ濃度傾斜が２５％／μｍを超える場合は、濃度傾斜が急激すぎるため、エピタキシャル成長時に転位や欠陥を生じるおそれがある。
また、前記Ｓｉ1-xＧｅx組成傾斜層の厚さが１μｍ未満の場合には、歪みが不十分となり、一方、３μｍを超えても、望ましい歪み量はあまり変わらないことから、Ｓｉ1-xＧｅx組成傾斜層の厚さは、１μｍ以上３μｍ以下であることが好ましい。
【００１９】
前記Ｓｉ1-xＧｅx層を組成傾斜層とする場合、このＳｉ1-xＧｅx層により生じた歪みを緩和するため、Ｇｅ濃度が最高である最上層の膜厚を厚く形成しておくことが好ましい。
すなわち、歪み緩和層として、組成傾斜層の最上層において到達したＧｅ濃度と同じＧｅ濃度を有するＳｉ1-xＧｅx均一組成層を形成しておくことが好ましい。
このＳｉ1-xＧｅx均一組成層（Ｓｉ1-xＧｅx緩和層）は、Ｓｉ1-xＧｅx組成傾斜層より生じた歪みを十分に緩和させる観点から、厚さ５００ｎｍ以上１０００ｎｍ以下で形成されることが好ましい。
【００２０】
そして、前記Ｓｉ1-xＧｅx均一組成層のＧｅ濃度ｘに対して、０．５ｘ≦ｙ＜ｘとなるＧｅ濃度ｙを有するＳｉ1-yＧｅy層を積層させた後、デバイス活性層となる歪みＳｉ層を積層させることにより、本発明に係る歪みシリコンウエハが得られる。
前記Ｓｉ1-yＧｅy層は、Ｇｅ濃度ｘとｙの格子不整合率の関係から、１０〜２００ｎｍ程度の膜厚とし、また、Ｇｅ濃度ｙが一定の均一組成で形成することが好ましい。
【００２１】
歪みシリコンウエハにおいては、単結晶シリコン基板とＳｉＧｅ層との格子不整合によるミスフィット転位の発生に起因して、歪みＳｉ層の膜厚の増加に伴い、貫通転位密度が増加する。
これに対して、本発明に係る歪みシリコンウエハにおいては、例えば、Ｇｅ濃度ｘが２０％のＳｉ0.8Ｇｅ0.2層上に、Ｇｅ濃度ｙが１５％の格子定数の小さいＳｉ0.85Ｇｅ0.15層を積層させることにより、該Ｓｉ0.85Ｇｅ0.15層に引張応力歪みを生じさせ、その上の歪みＳｉ層にかかる応力を低減させ、ミスフィット転位が多発するような膜厚を増大させることができる（実施例参照）。
すなわち、従来よりも、歪みＳｉ層の膜厚を厚くしても、貫通転位が発生し難くなり、貫通転位密度の低減化を図ることができる。
【００２２】
上記のように、前記歪みＳｉ層は、Ｓｉ1-yＧｅy層の上に積層させることにより、単結晶シリコン基板よりも格子定数が大きく、かつ、前記Ｓｉ1-xＧｅx均一組成層（Ｓｉ1-xＧｅx層の最上層）のＧｅ濃度に対応した格子定数を有する歪みＳｉの臨界膜厚以上の膜厚で形成することが可能となる。
前記歪みＳｉ層は、デバイス活性領域となり、許容される貫通転位密度により異なるが、その膜厚は、Ｓｉ1-xＧｅx層に対する臨界膜厚を超える十分な厚さとして、５ｎｍ以上５０ｎｍ以下で形成されることが好ましい。
【００２３】
前記Ｓｉ1-xＧｅx層およびＳｉ1-yＧｅy層のエピタキシャル成長は、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等により行うことができる。
成長条件は、成長させるＳｉＧｅ層のＳｉとＧｅの組成比や、膜厚、用いる成長方法、装置等により異なり、適宜設定されるが、例えば、キャリアガス：Ｈ2、原料ガス：ＳｉＨ4、ＧｅＨ4、チャンバ圧：１０〜１００Ｔｏｒｒの下で行われ、成長温度は、Ｓｉ1-xＧｅx層の形成の場合には、高いほど、転位密度の低減化に有効であり、好ましくは、８００℃以上１１００℃以下である。
【００２４】
なお、前記Ｓｉ1-yＧｅy層の表面は、例えば、Ｈ2気流中８５０〜１２００℃、圧力１０〜７６０Ｔｏｒｒ程度での高温水素熱処理等により、平滑化しておくことが好ましい。
これにより、その上に形成される歪みＳｉ層の表面が平滑になり、かつ、転位の発生も抑制される。
【００２５】
また、前記歪みＳｉ層は、上記のようにして形成されたＳｉ1-yＧｅy層上に、例えば、ＣＶＤ法等による単結晶Ｓｉ層のエピタキシャル成長によって積層される。
上記ＣＶＤ法による歪みＳｉ層の形成は、例えば、キャリアガス：Ｈ2、原料ガス：ＳｉＨ2Ｃｌ2またはＳｉＨ4、チャンバ圧：１０〜７６０Ｔｏｒｒ、温度：６５０〜１０００℃の条件下で行われる。成長温度は、より好ましくは、８００℃以下である。
【００２６】
上記のような貫通転位密度の低い歪みＳｉ層が形成された歪みシリコンウエハは、該歪みＳｉ層において、キャリア移動の高速化が図られ、高速デバイスを形成する上で好適な基板として用いることができる。
【実施例】
【００２７】
以下、本発明を実施例に基づきさらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
［実施例１〜６］
鏡面研磨された単結晶シリコン基板表面に、１０ステップで０≦ｘ≦０．２の範囲でＧｅ濃度ｘを変化させたＳｉ1-xＧｅx組成傾斜層を膜厚２μｍでエピタキシャル成長させた。
その上に、歪み緩和層として、Ｇｅ濃度が２０％で一定のＳｉ0.8Ｇｅ0.2均一組成層を膜厚１μｍでエピタキシャル成長させた。
さらに、その上に、Ｇｅ濃度が１５％で一定のＳｉ0.85Ｇｅ0.15均一組成層を膜厚２０ｎｍでエピタキシャル成長させた。
そして、この表面に、歪みＳｉ層を、膜厚を変化させて形成し、６点（実施例１〜６）の歪みシリコンウエハを作製した。
【００２８】
［比較例１〜６］
上記実施例と同様に、Ｓｉ1-xＧｅx組成傾斜層およびＳｉ0.8Ｇｅ0.2均一組成層をエピタキシャル成長させた。
その上に、実施例と同様に膜厚を変化させて、歪みＳｉ層を形成し、６点（比較例１〜６）の歪みシリコンウエハを作製した。
【００２９】
［比較例７〜１２］
単結晶シリコン基板表面に、Ｇｅ濃度１５％の第１のＳｉＧｅ層を膜厚１００ｎｍでエピタキシャル成長させた後、均一組成ＳｉＧｅ層および組成傾斜ＳｉＧｅ層を、Ｇｅ濃度０％から２０％まで交互に連続してステップ状積層させた。
その上に、上記実施例と同様に、Ｓｉ0.8Ｇｅ0.2均一組成層をエピタキシャル成長させ、その上に、実施例と同様に膜厚を変化させて、歪みＳｉ層を形成し、６点（比較例７〜１２）の歪みシリコンウエハを作製した。
このようなＧｅ濃度の変化形態は、第１のＳｉＧｅ層により転位を収束させる技術である。
【００３０】
上記実施例１〜６および比較例１〜１２で得られた各歪みシリコンウエハに対して、Ｓｅｃｃｏ液（ＨＦ（４９％）：Ｋ2Ｃｒ2Ｏ7（０．１５ｍｏｌ／ｌ）＝２：１）により、深さ１００ｎｍまで選択エッチングし、エッチング後のピットをカウントすることにより、貫通転位密度の評価を行った。
これらの結果に基づき、歪みＳｉ層の各膜厚における歪みシリコンウエハの貫通転位密度を表１にまとめて示す。
また、図１に、上記実施例および比較例における歪みＳｉ層形成前のＳｉＧｅ層についてのＧｅ濃度プロファイルの概略を示す。
【００３１】
【表１】
2006080278.tif 000002
【００３２】
表１に示したように、歪みＳｉ層の直下のＳｉＧｅ層におけるＧｅ濃度が２０％のままである歪みシリコンウエハ（比較例）に比べて、Ｇｅ濃度が２０％のＳｉＧｅ層上に、Ｇｅ濃度が１５％のＳｉＧｅ層を形成した場合（実施例）は、歪みＳｉ層の厚さを問わず、いずれも貫通転位密度が低減化されることが認められた。
【００３３】
また、歪みＳｉ層の直下のＳｉＧｅ層におけるＧｅ濃度が２０％のままである比較例においては、歪みＳｉ層の膜厚が１０ｎｍ以上になると（比較例３〜６）、貫通転位密度が１０4ｃｍ-2以上と大幅に増加した。
さらに、第１のＳｉＧｅ層により転位を収束させる技術を用いた場合であっても、同様に、歪みＳｉ層の膜厚が１０ｎｍ以上では（比較例９〜１２）、貫通転位密度が１０4ｃｍ-2以上と大幅に増加した。
これらに対して、Ｇｅ濃度１５％のＳｉＧｅ層上に歪みＳｉ層を形成した実施例においては、歪みＳｉ層の膜厚が１０ｎｍ以上の場合であっても（実施例３〜６）、貫通転位密度は１０4ｃｍ-2未満と顕著な低減化が認められた。
【図面の簡単な説明】
【００３４】
【図１】実施例および比較例におけるＳｉＧｅ層の表面からの深さに対するＧｅ濃度プロファイルの概略を示したグラフである。
【図１】
2006080278.tif 000003