(57)【要約】【課題】  データ駆動部の出力線の数を減少させ，均一な輝度の映像が表示できるようにした発光表示装置を提供する。【解決手段】  複数の走査線に走査信号を供給するための走査駆動部（１１０）と，複数の出力線にデータ信号を供給するためのデータ駆動部（１２０）と，出力線各々に設置されてデータ信号を複数のデータ線に供給するための複数のデマルチプレクサ（１６２）と，走査線，データ線及び画素電源線に接続される複数の画素を含む画像表示部（１３０）と，画像表示部（１３０）とデータ駆動部（１２０）の間に設置され，画素電源線に第１電源を供給するための電源線と，データ線各々に形成されてデータ信号に対応される電圧を充電するための寄生キャパシタを具備し，データ線のうち，少なくとも二つ以上は上記電源線と重畳される部分で互いに異なる線幅に形成される。【選択図】図８
2006106676.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線に走査信号を供給するための走査駆動部と；
複数の出力線にデータ信号を供給するためのデータ駆動部と；
前記出力線各々に設置されて前記データ信号を複数のデータ線に供給するための複数のデマルチプレクサと；
前記走査線，前記データ線及び画素電源線に接続される複数の画素を含む画像表示部と，
前記画像表示部と前記データ駆動部の間に設置され，前記画素電源線に第１電源を供給するための電源線と；
前記データ線各々に形成されてデータ信号に対応される電圧を充電するための寄生キャパシタとを具備し，
前記データ線のうち，少なくとも二つ以上は前記電源線と重畳される部分で互いに異なる線幅に形成されることを特徴とする，発光表示装置。
【請求項２】
前記データ線の線幅は，前記電源線の端部から中心部になるにつれて広がることを特徴とする，請求項１に記載の発光表示装置。
【請求項３】
複数の走査線に走査信号を供給するための走査駆動部と；
複数の出力線にデータ信号を供給するためのデータ駆動部と；
前記出力線各々に設置されて前記データ信号を複数のデータ線に供給するための複数のデマルチプレクサと；
前記走査線，前記データ線及び画素電源線に接続される複数の画素を含む画像表示部と；
前記画像表示部と前記データ駆動部の間に設置され，前記画素電源線に第１電源を供給するための電源線と；
前記データ線各々に形成され，データ信号に対応される電圧を充電するための寄生キャパシタとを具備し，
前記電源線の中心部の幅は端の幅より広く形成されることを特徴とする，発光表示装置。
【請求項４】
前記電源線の幅は前記中心部から前記端部になるにつれて狭くなることを特徴とする，請求項３に記載の発光表示装置。
【請求項５】
複数の走査線に走査信号を供給するための走査駆動部と；
複数の出力線にデータ信号を供給するためのデータ駆動部と；
前記出力線各々に設置されて前記データ信号を複数のデータ線に供給するための複数のデマルチプレクサと；
前記走査線，前記データ線及び画素電源線に接続される複数の画素を含む画像表示部と；
前記画像表示部と前記データ駆動部の間に設置され，前記画素電源線に第１電源を供給するための電源線と；
前記データ線各々に形成されてデータ信号に対応される電圧を充電するための寄生キャパシタとを具備し，
前記データ線のうち，少なくとも二つは前記電源線と重畳される部分で前記データ線が曲がって形成されるベンディング部を具備することを特徴とする，発光表示装置。
【請求項６】
前記ベンディング部に含まれる前記データ線の長さは，前記電源線の中心部から端部になるほど短く設定されることを特徴とする，請求項５に記載の発光表示装置。
【請求項７】
複数の走査線に走査信号を供給するための走査駆動部と；
複数の出力線にデータ信号を供給するためのデータ駆動部と；
前記出力線各々に設置されて前記データ信号を複数のデータ線に供給するための複数のデマルチプレクサと；
前記走査線，前記データ線，および画素電源線に接続される複数の画素を含む画像表示部と；
前記画像表示部と前記データ駆動部との間に設置され，複数の前記画素電源線に第１電源を供給するための電源線と；
前記データ線各々に形成されてデータ信号に対応される電圧を充電するための寄生キャパシタとを具備し，
前記データ線各々と前記電源線が重畳される面積は同一に設定されることを特徴とする，発光表示装置。
【請求項８】
前記データ線の線幅は，前記電源線の端部から中心部になるにつれて広がることを特徴とする，請求項７に記載の発光表示装置。
【請求項９】
前記電源線の幅は，該電源線の中心部から端部になるほど狭くなることを特徴とする，請求項７に記載の発光表示装置。
【請求項１０】
前記データ線のうち，少なくとも二つは前記データ線が曲がって形成されるベンディング部を含み，前記ベンディング部に含まれる前記データ線の長さは前記電源線の中心部から端部になるほど短く設定されることを特徴とする，請求項７に記載の発光表示装置。
【請求項１１】
前記走査駆動部は，１水平期間中，第１期間の間，前記走査信号を供給し，前記データ駆動部は，該１水平期間中，該第１期間を除く第２期間の間，前記各々の出力線に複数のデータ信号を供給することを特徴とする，請求項７に記載の発光表示装置。
【請求項１２】
前記デマルチプレクサ各々は，前記複数のデータ線各々に接続される複数のトランジスタを具備することを特徴とする，請求項１１に記載の発光表示装置。
【請求項１３】
前記複数のトランジスタが順次的にターンオンされ，前記トランジスタが順次的にターンオンされた時の前記データ信号に対応する電圧が前記寄生キャパシタに順次的に保存されることを特徴とする，請求項１２に記載の発光表示装置。
【請求項１４】
前記寄生キャパシタに保存された電圧は，前記第１期間の間，前記画素に供給されることを特徴とする，請求項１３に記載の発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，発光表示装置に関する。
【背景技術】
【０００２】
最近，カソード線管Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅの短所である重さと体積を減らすことができる各種平板表示装置が開発されている。
【０００３】
平板表示装置としては，液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ），電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ），フラズマ  ディスプレイ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ），および発光表示装置（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）などがある。
【０００４】
平板表示装置の中で発光表示装置は，電子と正孔の再結合によって所定の光を生成する自発光素子である。上記発光表示装置は速い応答速度を有するとともに低い消費電力で駆動するという長所がある。
【０００５】
一般的な発光表示装置は，画素ごとに形成される駆動薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，以下“ＴＦＴ”とする）を利用しデータ信号に対応する電流を発光素子に供給することによって，発光素子から光が発光される。
【０００６】
図１は，従来に係る発光表示装置の概略的な構成を示すブロック図である。図１を参照すると，従来の発光表示装置は，走査線Ｓ１１〜走査線Ｓ１ｎとデータ線Ｄ１１〜データ線Ｄ１ｍとの交差領域に形成された画素４０を含む画像表示部３０と，走査線Ｓ１１〜走査線Ｓ１ｎを駆動するための走査駆動部１０と，データ線Ｄ１１〜データ線Ｄ１ｍを駆動するためのデータ駆動部２０と，走査駆動部１０，及びデータ駆動部２０を制御するためのタイミング制御部５０を具備する。
【０００７】
走査駆動部１０はタイミング制御部５０からの走査駆動制御信号ＳＣＳに応答して走査信号を生成し，生成された走査信号を走査線Ｓ１１〜走査線Ｓ１ｎに順次的に供給する。また，走査駆動部１０は走査駆動制御信号ＳＣＳに応答して発光制御信号を生成し，生成された発光制御信号を発光制御線Ｅ１１〜発光制御線Ｅ１ｎに順次的に供給する。
【０００８】
データ駆動部２０は，タイミング制御部５０からのデータ駆動制御信号ＤＣＳに応答してデータ信号を生成し，生成されたデータ信号をデータ線Ｄ１１〜データ線線Ｄ１ｍに供給する。この時，データ駆動部２０は１水平期間ごとに１水平ライン分のデータ信号をデータ線Ｄ１１〜データ線線Ｄ１ｍに供給する。
【０００９】
タイミング制御部５０は外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０から生成されたデータ駆動制御信号ＤＣＳはデータ駆動部２０に供給され，走査駆動制御信号ＳＣＳは走査駆動部１０に供給される。そして，タイミング制御部５０は外部から供給されるデータを再整列してデータ駆動部２０に供給する。
【００１０】
画像表示部３０は外部から第１電源ＶＤＤ及び第２電源ＶＳＳの供給を受ける。ここで，第１電源ＶＤＤ及び第２電源ＶＳＳはそれぞれの画素に供給される。画素４０各々は自身に供給されるデータ信号に対応する画像を表示する。そして，画素４０は発光制御信号に対応して発光時間が制御される。
【００１１】
このように駆動する従来の画素４０各々は走査線Ｓ１１〜走査線Ｓ１ｎ及びデータ線Ｄ１１〜データ線Ｄ１ｍの交差部に位置する。
【００１２】
上記従来の発光表示装置を記載した文献としては，有機電界発光表示装置の駆動回路及び駆動方法を開示した下記特許文献１があり，また，アクティブ型ＥＬ表示装置を開示した下記特許文献２，さらに有機ＥＬ表示装置及びその駆動方法を開示した特許文献３等がある。
【００１３】
【特許文献１】韓国特許出願公開第２００３−００９６８７８号明細書
【特許文献２】特開２０００−２７６１０８号公報
【特許文献３】特開２００２−１０８２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ここで，データ駆動部２０はｍ個のデータ線Ｄ１１〜データ線Ｄ１ｍ各々にデータ信号を供給できるようにｍ個の出力線を具備する。すなわち，従来の発光表示装置におけるデータ駆動部２０は，データ線Ｄ１１〜Ｄ１ｍと同じ数の出力線を具備しなければならなかった。
【００１５】
したがって，データ駆動部２０の内部にはｍ個の出力線が具備されるように複数のデータ集積回路が含まれ，これによって製造コストが余計にかかる。特に，画像表示部３０の解像度及びインチが大きくなるほどデータ駆動部２０はさらに多くの出力線を含み，これによって製造コストがより一層発生する。
【００１６】
本発明は，上記問題点に鑑みてなされたものであり，本発明の目的は，データ駆動部の出力線の数を減少させ，均一な輝度の映像表示が可能な，新規かつ改良された発光表示装置を提供することである。
【課題を解決するための手段】
【００１７】
上記課題を解決するため，本発明の第１の観点によれば，複数の走査線に走査信号を供給するための走査駆動部と，複数の出力線にデータ信号を供給するためのデータ駆動部と，上記出力線各々に設置されて上記データ信号を複数のデータ線に供給するための複数のデマルチプレクサと，上記走査線，上記データ線及び画素電源線に接続される複数の画素を含む画像表示部と，上記画像表示部と上記データ駆動部の間に設置され，上記画素電源線に第１電源を供給するための電源線と，上記データ線各々に形成されてデータ信号に対応される電圧を充電するための寄生キャパシタとを具備し，上記データ線のうち，少なくとも二つ以上は上記電源線と重畳される部分で互いに異なる線幅に形成された発光表示装置を提供する。
【００１８】
また，上記課題を解決するために，本発明の別の観点によれば，複数の走査線に走査信号を供給するための走査駆動部と，複数の出力線にデータ信号を供給するためのデータ駆動部と，上記出力線各々に設置されて上記データ信号を複数のデータ線に供給するための複数のデマルチプレクサと，上記走査線，上記データ線及び画素電源線に接続される複数の画素を含む画像表示部と，上記画像表示部と上記データ駆動部の間に設置され，上記画素電源線に第１電源を供給するための電源線と，上記データ線各々に形成され，データ信号に対応される電圧を充電するための寄生キャパシタとを具備し，上記電源線の中心部の幅は端の幅より広く形成される発光表示装置を提供する。
【００１９】
また，上記課題を解決するために，本発明の別の観点によれば，複数の走査線に走査信号を供給するための走査駆動部と，複数の出力線にデータ信号を供給するためのデータ駆動部と，上記出力線各々に設置されて上記データ信号を複数のデータ線に供給するための複数のデマルチプレクサと，上記走査線，上記データ線及び画素電源線に接続される複数の画素を含む画像表示部と，上記画像表示部と上記データ駆動部の間に設置され，上記画素電源線に第１電源を供給するための電源線と，上記データ線各々に形成されてデータ信号に対応される電圧を充電するための寄生キャパシタとを具備し，上記データ線のうち，少なくとも二つは上記電源線と重畳される部分で上記データ線が曲がって形成されるベンディング部を具備する発光表示装置を提供する。
【００２０】
上記課題を解決するために，本発明の別の観点によれば，複数の走査線に走査信号を供給するための走査駆動部と，複数の出力線にデータ信号を供給するためのデータ駆動部と，上記出力線各々に設置されて上記データ信号を複数のデータ線に供給するための複数のデマルチプレクサと，上記走査線，上記データ線及び画素電源線に接続される複数の画素を含む画像表示部と，上記画像表示部と上記データ駆動部の間に設置され，複数の上記画素電源線に第１電源を供給するための電源線と，上記データ線各々に形成されてデータ信号に対応される電圧を充電するための寄生キャパシタとを具備し，上記データ線各々と上記電源線が重畳される面積は同一に設定される発光表示装置を提供する。
【００２１】
上記データ線の線幅は，上記電源線の端部を起点として中心部の方向にいくに従って幅が広がるように構成してもよく，上記電源線の幅は上記中心部を起点として上記端部の方向にいくに従って幅が狭くなるように構成してもよい。
【００２２】
上記ベンディング部に含まれる上記データ線の長さは，上記電源線の中心部を起点とし端部にいくに従って長さが短く設定されるようにしてもよく，上記データ線の線幅は，上記電源線の端部を起点とし中心部にいくに従って幅が広がるようにしてもよい。
【００２３】
上記電源線の幅は，該電源線の中心部を起点とし端部にいくに従って幅が狭くなるようにしてもよく，上記データ線のうち，少なくとも二つは上記データ線が曲がって形成されるベンディング部を含み，上記ベンディング部に含まれる上記データ線の長さは上記電源線の中心部を起点とし端部にいくに従って長さが短く設定されるようにしてもよい。
【００２４】
上記走査駆動部は，１水平期間中，第１期間の間，上記走査信号を供給し，上記データ駆動部は，該１水平期間中，該第１期間を除く第２期間の間，上記各々の出力線に複数のデータ信号を供給するように構成してもよい。
【００２５】
上記デマルチプレクサ各々は，上記複数のデータ線各々に接続される複数のトランジスタを具備するようにしてもよい。
【００２６】
上記複数のトランジスタが順次的にターンオンされ，上記トランジスタが順次的にターンオンされた時の上記データ信号に対応する電圧が上記寄生キャパシタに順次的に保存されるようにしてもよい。
【００２７】
上記寄生キャパシタに保存された電圧は，上記第１期間の間，上記画素に供給されるように構成してもよい。
【発明の効果】
【００２８】
以上説明したように，本発明によれば，一つの出力線に供給されるデータ信号を複数の第２データ線に分割して供給することができるから出力線の数を減らし，これによって製造費用を低減させて，均一な輝度の映像表示が可能となる。
【発明を実施するための最良の形態】
【００２９】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。なお，以下の説明及び添付図面において，略同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。図２〜図１０を参照しながら詳細に説明する。
【００３０】
図２は，本実施形態による発光表示装置を示す図である。図２を参照すると，本実施形態による発光表示装置は，走査駆動部１１０，データ駆動部１２０，画像表示部１３０，タイミング制御部１５０，デマルチプレクサブロック部１６０，デマルチプレクサ制御部１７０，およびデータキャパシタＣｄａｔａを具備する。
【００３１】
画像表示部１３０は，走査線Ｓ１〜走査線Ｓｎ及び第２データ線ＤＬ１〜第２データ線ＤＬｍによって区画された領域に位置される複数の画素１４０を具備する。各画素１４０は第２データ線ＤＬから画素１４０自身に供給されるデータ信号に対応する光を発生する。
【００３２】
走査駆動部１１０は，タイミング制御部１５０から供給される走査駆動制御信号ＳＣＳに応答して走査信号を生成し，生成された走査信号を走査線Ｓ１〜走査線Ｓｎに順次的に供給する。ここで，走査駆動部１１０は図４のように走査信号を１水平期間１Ｈのうち，一部期間のみに供給する。
【００３３】
これを詳細に説明すれば，本実施形態において１水平期間１Ｈは，走査期間（第１期間）及び，データ期間（第２期間）に分割される。
【００３４】
走査駆動部１１０は，１水平期間１Ｈ中，走査期間の間，走査線Ｓに走査信号を供給する。そして，走査駆動部１１０は，１水平期間中，データ期間の間，走査信号を供給しない。
【００３５】
一方，走査駆動部１１０は，走査駆動制御信号ＳＣＳに応答して発光の制御信号を生成，生成された発光制御信号を発光制御線Ｅ１〜発光制御線Ｅｎに順次的に供給する。
【００３６】
データ駆動部１２０は，タイミング制御部１５０から供給されるデータ駆動制御信号ＤＣＳに応答してデータ信号を生成し，生成されたデータ信号を第１データ線Ｄ１〜第１データ線Ｄｍ／ｉに供給する。
【００３７】
ここで，データ駆動部１２０は，それぞれの出力線ごとに接続された第１データ線Ｄ１〜第１データ線Ｄｍ／ｉに図４のようにＩ（ｉは２以上の自然数）個のデータ信号を順次的に供給する。
【００３８】
上記記載について詳細に説明すると，データ駆動部１２０は，１水平期間１Ｈ中，データ期間の間，実際画素に供給されるべきデータ信号Ｒ，Ｇ，Ｂを順次的に供給する。ここで，実際画素に供給されるべきデータ信号Ｒ，Ｇ，Ｂがデータ期間のみに供給されるため，実際画素に供給されるべきデータ信号Ｒ，Ｇ，Ｂと走査信号の供給時間が重畳されない。そして，データ駆動部１２０は，１水平期間１Ｈ中，走査期間の間，輝度に寄与しないダミーデータＤＤを供給する。
【００３９】
タイミング制御部１５０は，外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０から生成されたデータ駆動制御信号ＤＣＳは，データ駆動部１２０に供給され，走査駆動制御信号ＳＣＳは走査駆動部１１０に供給される。
【００４０】
デマルチプレクサブロック部１６０は，ｍ／ｉ個のデマルチプレクサ１６２を具備する。言い換えれば，デマルチプレクサブロック部１６０は第１データ線Ｄ１〜第１データ線Ｄｍ／ｉと同じ数のデマルチプレクサ１６２を具備し，それぞれのデマルチプレクサ１６２は第１データ線Ｄ１〜第１データ線Ｄｍ／ｉうちいずれか一つとそれぞれ接続する。そして，デマルチプレクサ１６２各々は，ｉ個の第２データ線ＤＬに接続する。このようなデマルチプレクサ１６２は，データ期間に供給されるｉ個のデータ信号をｉ個の第２データ線ＤＬに供給する。
【００４１】
このように，一つの第１データ線Ｄ（Ｄ１〜Ｄｍ／ｉ）に供給されるデータ信号をｉ個の第２データ線ＤＬに供給すると，データ駆動部１２０に含まれた出力線の本数が急激に減少する。
【００４２】
例えば，ｉを３に仮定すると，データ駆動部１２０に含まれた出力線の数は従来の１／３水準に減少し，これによってデータ駆動部１２０の内部に含まれたデータ集積回路の数も減少するようになる。
【００４３】
つまり，本実施形態ではデマルチプレクサ１６２を利用して一つの第１データ線Ｄに供給するデータ信号をｉ個の第２データ線ＤＬに供給することによって，製造コストを低減できるという長所がある。
【００４４】
デマルチプレクサ制御部１７０は，第１データ線Ｄに供給されるｉ個のデータ信号がｉ個の第２データ線ＤＬに分割されて供給できるように１水平期間中，データ期間の間，ｉ個の制御信号をデマルチプレクサ１６２各々に供給する。ここで，デマルチプレクサ制御部１７０から供給されるｉ個の制御信号は，図４のように，データ期間の間，互いに重畳されないように順次的に供給される。
【００４５】
一方，デマルチプレクサ制御部１７０がタイミング制御部１５０の外部に設置されたように示されたが，本実施形態においてデマルチプレクサ制御部１７０はタイミング制御部１５０の内部に設置することができる。
【００４６】
データキャパシタＣｄａｔａは，第２データ線ＤＬごとに設置される。このようなデータキャパシタＣｄａｔａは，第２データ線ＤＬに供給されるデータ信号を臨時保存し，保存されたデータ信号を画素１４０に供給する。ここで，データキャパシタＣｄａｔａは第２データ線ＤＬに等価的に形成される寄生キャパシタとして利用される。
【００４７】
実際に，第２データ線ＤＬに等価的に形成される寄生キャパシタは，図５のように各々の画素１４０ごとに含まれるストレージキャパシタＣの容量より大きく設定されるため，データ信号を安定的に保存することができる。
【００４８】
図３は，図２に示すデマルチプレクサの内部回路図である。図３では，説明の便宜性のために，ｉを３に仮定するが，かかる例に限定されない。そして，図３に示すデマルチプレクサは一番目の第１データ線Ｄ１に接続されたと仮定して説明する。
【００４９】
図３を参照すると，デマルチプレクサ１６２各々は第１スイッチング素子Ｔ１（又は，トランジスタ），第２スイッチング素子Ｔ２及び第３スイッチング素子Ｔ３を具備する。  第１スイッチング素子Ｔ１は，一番目の第１データ線Ｄ１と一番目の第２データ線ＤＬ１の間に接続される。このような第１スイッチング素子Ｔ１は，デマルチプレクサ制御部１７０から第１制御信号ＣＳ１が供給されるとき，ターンオンされ，一番目の第１データ線Ｄ１に供給されるデータ信号を，一番目の第２データ線ＤＬ１に供給する。
【００５０】
一番目の第２データ線ＤＬ１に供給されたデータ信号は第１データキャパシタＣｄａｔａ１に臨時保存される。
【００５１】
第２スイッチング素子Ｔ２は，一番目の第１データ線Ｄ１と二番目の第２データ線ＤＬ２の間に接続される。このような第２スイッチング素子Ｔ２は，デマルチプレクサ制御部１７０から第２制御信号ＣＳ２が供給されるときターンオンされ，一番目の第１データ線Ｄ１に供給されるデータ信号を，二番目の第２データ線ＤＬ２に供給する。二番目の第２データ線ＤＬ２に供給されたデータ信号は第２データキャパシタＣｄａｔａ２に臨時保存される。
【００５２】
第３スイッチング素子Ｔ３は，一番目の第１データ線Ｄ１と三番目の第２データ線ＤＬ３の間に接続する。このような第３スイッチング素子Ｔ３は，デマルチプレクサは制御部１７０から第３制御信号ＣＳ３が供給されるときターンオンし，一番目の第１データ線Ｄ１に供給されるデータ信号を，三番目の第２データ線ＤＬ３に供給する。
【００５３】
三番目の第２データ線ＤＬ３に供給されたデータ信号は，第３データキャパシタＣｄａｔａ３に臨時保存される。このようなデマルチプレクサ１６２の詳細な動作過程は，画素１４０の構造と結びつけて後述する。
【００５４】
図５は，図２に示した画素の構造を示す回路図である。ここで，本実施の形態に係る画素の構造は，図５に示す画素の構造に限定されない。
【００５５】
図５を参照すると，本実施の形態の画素１４０，各々は発光素子ＯＬＥＤと，第２データ線ＤＬ，走査線Ｓｎ及び発光制御線Ｅｎに接続され，発光素子ＯＬＥＤを発光させるための画素回路１４２を具備する。
【００５６】
発光素子ＯＬＥＤのアノード電極は，画素回路１４２に接続され，カソード電極は第２電源ＶＳＳに接続される。第２電源ＶＳＳは第１電源ＶＤＤより低い電圧，例えば，グラウンド電圧などになりえる。
【００５７】
上記発光素子ＯＬＥＤは，画素回路１４２から供給される電流に対応する光を生成する。このために発光素子ＯＬＥＤは蛍光性及び燐光性を含む有機物質などによって形成される。
【００５８】
画素回路１４２は，第１電源ＶＤＤと，ｎ−１走査線Ｓｎ−１との間に接続するストレージキャパシタＣ及び第６トランジスタＭ６と，第１電源ＶＤＤとデータ線ＤＬとの間に接続する第２トランジスタＭ２及び第４トランジスタＭ４と，発光素子ＯＬＥＤと発光制御線Ｅｎに接続する第５トランジスタＭ５を具備し，さらに画素回路１４２は，第５トランジスタＭ５と第１ノードＮ１との間に接続する第１トランジスタＭ１と，第１トランジスタＭ１のゲート端子とドレイン端子との間に接続するトランジスタＭ３とを具備する。
【００５９】
図４において，第１トランジスタＭ１〜第６トランジスタＭ６がＰタイプＭＯＳＦＥＴである場合を例に挙げて説明したが，本実施形態はこれに限定されない。ただ，第１トランジスタＭ１〜第６トランジスタＭ６がＮタイプＭＯＳＦＥＴに形成された場合，当業者に広く知られたように駆動波形の極性が反転される。
【００６０】
第１トランジスタＭ１のソース端子は，第１ノードＮ１に接続し，ドレイン端子は第５トランジスタＭ５のソース端子に接続する。そして，第１トランジスタＭ１のゲート端子は。ストレージキャパシタＣに接続する。このような第１トランジスタＭ１はストレージキャパシタＣに充電された電圧に対応される電流を発光素子ＯＬＥＤに供給する。
【００６１】
第３トランジスタＭ３のドレイン端子は，第１トランジスタＭ１のゲート端子に接続し，ソース端子は第１トランジスタＭ１のドレイン端子と接続する。そして，第３トランジスタＭ３のゲート端子は，第ｎ走査線Ｓｎと接続する。
【００６２】
上記第３トランジスタＭ３は，第ｎ走査線Ｓｎに走査信号が供給されるときターンオンし，第１トランジスタＭ１をダイオード形態のように接続させる。つまり，第３トランジスタＭ３がターンオンするとき，第１トランジスタＭ１はダイオード形態のように接続する。
【００６３】
第２トランジスタＭ２のソース端子はデータ線ＤＬに接続され，ドレイン端子は第１ノードＮ１に接続される。そして，第２トランジスタＭ２のゲート端子は第ｎ走査線Ｓｎに接続される。このような第２トランジスタＭ２は第ｎ走査線Ｓｎに走査信号が供給されるときターンオンし，データ線ＤＬに供給されるデータ信号を第１ノードＮ１に供給する。
【００６４】
第４トランジスタＭ４のドレイン端子は第１ノードＮ１と接続し，ソース端子は第１電源ＶＤＤに接続される。そして，第４トランジスタＭ４のゲート端子は発光制御線Ｅｎに接続される。このような第４トランジスタＭ４は発光制御信号ＥＭＩが供給されないときターンオンし，第１電源ＶＤＤと第１ノードＮ１を電気的に接続させる。
【００６５】
第５トランジスタＭ５のソース端子は第１トランジスタＭ１のドレイン端子に接続され，ドレイン端子は発光素子ＯＬＥＤに接続される。そして，第５トランジスタＭ５のゲート端子は発光制御線Ｅｎに接続される。
【００６６】
そして，第５トランジスタＭ５のゲート端子は発光制御線Ｅｎに接続される。このような第５トランジスタＭ５は発光制御信号ＥＭＩが供給されないときターンオンされ，第１トランジスタＭ１から供給される電流を発光素子ＯＬＥＤに供給する。
【００６７】
第６トランジスタＭ６のソース端子はストレージキャパシタＣに接続され，ドレイン端子及びゲート端子は第ｎ−１走査線Ｓｎ−１に接続される。このような第６トランジスタＭ６は第ｎ−１走査線Ｓｎ−１に走査信号が供給されるときターンオンされ，ストレージキャパシタＣ，および第１トランジスタＭ１のゲート端子を初期化させる。
【００６８】
図６は，デマルチプレクサと画素の連結構造を詳細に示す図である。ここで，ひとつのデマルチプレクサには赤色Ｒ，緑色Ｇ及び，青色Ｂの画素が接続されると仮定する（すなわち，ｉ＝３）。
【００６９】
図４と図６と参照し，本実施の形態にかかる動作過程を詳細に説明すれば，まず１水平期間中，走査期間の間，第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されると画素１４２Ｒ，画素１４２Ｇ，画素１４２Ｂ各々に含まれた第６トランジスタＭ６がターンオンする。第６トランジスタＭ６がターンオンされるとストレージキャパシタＣ及び，第１トランジスタＭ１のゲート端子が第ｎ−１走査線Ｓｎ−１に接続される。
【００７０】
すなわち，第ｎ−１走査線Ｓｎ−１に走査信号が供給されると画素１４２Ｒ，画素１４２Ｇ，画素１４２Ｂ各々のストレージキャパシタＣ及び，第１トランジスタＭ１のゲート端子に走査信号が供給されて初期化される。
【００７１】
第ｎ−１走査線Ｓｎ−１に走査信号が供給されるとき第ｎ走査線Ｓｎに接続された第２トランジスタＭ２はターンオフ状態を維持する。
【００７２】
その後，データ期間の間，順次的に供給される第１制御信号ＣＳ１〜第３制御信号ＣＳ３によって第１スイッチング素子Ｔ１，第２スイッチング素子Ｔ２，第３スイッチング素子Ｔ３が順次的にターンオンする。
【００７３】
第１制御信号ＣＳ１によって第１スイッチング素子Ｔ１がターンオンされると，一番目の第１データ線Ｄ１に供給されたデータ信号が一番目の第２データ線ＤＬ１に供給される。このとき，第１データキャパシタＣｄａｔａ１には一番目の第２データ線ＤＬ１に供給されたデータ信号に対応される電圧が充電される。
【００７４】
第２制御信号ＣＳ２によって第２スイッチング素子Ｔ２がターンオンすると，一番目の第１データ線Ｄ１に供給されたデータ信号が二番目の第２データ線ＤＬ２に供給される。この時，第２データキャパシタＣｄａｔａ２には二番目の第２データ線ＤＬ２に供給されたデータ信号に対応される電圧が充電される。
【００７５】
第３制御信号ＣＳ３によって第３スイッチング素子Ｔ３がターンオンすると，一番目の第１データ線Ｄ１に供給されたデータ信号が三番目の第２データ線ＤＬ３に供給される。この時，第３データキャパシタＣｄａｔａ３には三番目の第２データ線ＤＬ３に供給されたデータ信号に対応される電圧が充電される。
【００７６】
一方，データ期間の間，走査信号ＳＳが供給されないため，画素１４２Ｒ，画素１４２Ｇ，画素１４２Ｂにはデータ信号が供給されない。
【００７７】
その後，データ期間に続く走査期間の間，第ｎ走査線Ｓｎに走査信号が供給される。第ｎ走査線Ｓｎに走査信号が供給されると，画素１４２Ｒ，１４２Ｇ，１４２Ｂ各々に含まれた第２トランジスタＭ２及び，第３トランジスタＭ３がターンオンされる。
【００７８】
画素１４２Ｒ，１４２Ｇ，１４２Ｂ各々に含まれた第２トランジスタＭ２，及び，第３トランジスタＭ３がターンオンされると，第１データキャパシタＣｄａｔａ１〜第３データキャパシタＣｄａｔａ３に保存されたデータ信号に対応される電圧が画素１４２Ｒ，画素１４２Ｇ，画素１４２Ｂの第１ノードＮ１に供給される。
【００７９】
ここで，画素１４２Ｒ，１４２Ｇ，１４２Ｂに含まれた第１トランジスタＭ１のゲート端子の電圧は，第ｎ−１走査線Ｓｎ−１に供給された走査信号によって初期化されたため（すなわち，第１ノードＮ１に印加されたデータ信号の電圧より低く設定されたので），第１トランジスタＭ１がターンオンされる。
【００８０】
第１トランジスタＭ１がターンオンされると，第１ノードＮ１に印加されたデータ信号に対応される電圧が第１トランジスタＮ１及び第３トランジスタＭ３を経由してストレージキャパシタＣの一側に供給される。この時，画素１４２Ｒ，画素１４２Ｇ，画素１４２Ｂに含むストレージキャパシタＣには，データ信号に対応する電圧が充電される。そして，ストレージキャパシタＣには，データ信号に対応する電圧以外に第１トランジスタＭ１の閾値電圧にあたる電圧が追加的に充電される。
【００８１】
その後，発光制御線Ｅに発光制御信号ＥＭＩが供給されない時，第４トランジスタＭ４と第５トランジスタＭ５がターンオンされてストレージキャパシタＣに充電された電圧に対応する電流が発光素子ＯＬＥＤに供給されて所定の輝度の光が生成される。
【００８２】
即ち，本実施の形態においてはデマルチプレクサ１６２を利用して一つの第１データ線Ｄ１に供給されるデータ信号をｉ個の第２データ線ＤＬに供給することができるという長所がある。
【００８３】
そして，本実施の形態ではデータ期間の間，データキャパシタＣｄａｔａにデータ信号に対応する電圧を充電し，走査期間の間データキャパシタＣｄａｔａに充電された電圧を画素に供給する。この様に走査信号が供給される走査期間とデータ信号が供給されるデータ期間が互に重畳されなければ第３トランジスタＭ３のゲート端子の電圧が変動されず，これによって安定的に画像を表示することができる。
【００８４】
また，本実施の形態ではデータキャパシタＣｄａｔａに保存された電圧を同時に画素に供給するため，即ち同じ時点にデータ信号を供給することができるから均一な輝度の画像を表示することができる。
【００８５】
一方，本実施の形態では均一な輝度の映像を表示するためには，第２データラインＤＬに等価的に形成されるデータキャパシタＣｄａｔａの容量がほぼ同様に設定されなければならない。つまり，全てのデータキャパシタＣｄａｔａが大体同じ容量に設定されなければ，同じデータ信号に対応して同じ輝度の光を生成することができない。このため，本実施の形態では図７に示すように発光表示装置のレイアウト構造を提案する。
【００８６】
図７は本発明の実施形態による発光表示装置のレイアウト構造を示す説明図である。図７を参照すると，本発明の実施形態による発光表示装置の基板３００に位置し，複数の第２データ線ＤＬ，走査線Ｓと画素電源線ＶＤＤによって定義される複数の画素１４０を含む画像表示部１３０と，画素電源線ＶＤＤに接続される第１電源線２１０及び補助電源線（又は電源線）２１２と，データ駆動部１２０及びデマルチプレクサブロック部１６０とを具備する。また，本発明の実施形態による発光表示装置は，走査駆動部１１０，第２電源線２３０及びパッド部２００を更に具備する。
【００８７】
走査駆動部１１０は，画像表示部１３０の一側に隣接するように配置されてパッド部２００の第１パッドＰｓに電気的に接続される。このような走査駆動部１１０は第１パッドＰｓから供給される走査駆動制御信号ＳＣＳに対応して１水平期間１Ｈ中，間走査期間の間走査線Ｓに走査信号を順次的に供給する。
【００８８】
データ駆動部１２０は，パッド部２００に含まれた第２パッドＰｄ及び第１データ線Ｄに電気的に接続される。このようなデータ駆動部１２０は第２パッドＰｄから供給されるデータ駆動制御信号ＤＣＳ及びデータに対応してデータ信号を生成し，生成されたデータ信号を第１データ線Ｄに供給する。
【００８９】
ここで，データ駆動部１２０は，１水平期間１Ｈ中，データ期間の間それぞれの第１データ線Ｄ（Ｄ１〜Ｄｍ／ｉ）にｉ個のデータ信号を供給する。このようなデータ駆動部１２０は基板３００上に直接形成されるか，またはチップ形態に製作されて基板３００上に実装することができる。ここで，チップ形態のデータ駆動部１２０はチップオングラス（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）法，ワイヤボンディング法，プリチップ法及び，ビームリード法などによって基板３００上に実装することができる。
【００９０】
第１電源線２１０は，画像表示部１３０の両側面及び上側に隣接するようにパッド部２００を除いた基板３００の端に沿って形成される。この第１電源線２１０の両端はパッド２００の第３パッドＰｖｄｄ１に電気的に接続される。このような第１電源線２１０は第３パッドＰｖｄｄ１を介して供給される第１電源ＶＤＤの電圧値を第１電源線ＶＤＤの一側に供給する。
【００９１】
補助電源線２１２は，画像表示部１３０の下側に隣接するように形成される。この補助の電源線２１２の両端はパッド部２００の第４パッドＰｖｄｄ２に電気的に接続される。このような補助電源線２１２は第４パッドＰｖｄｄ２を介して供給される第１電源ＶＤＤの電圧値を第１電源線ＶＤＤの他側に供給する。
【００９２】
第２電源線２３０は，画像表示部１３０の全面に形成される。このような第２電源線２３０はパッド部２００の第５パッドＰｖｓｓから伝達される第２電源ＶＳＳの電圧をそれぞれの画素１４０に共通的に供給する。
【００９３】
デマルチプレクサブロック部１６０は，データ駆動部１２０と補助電源線２１２の間に位置する。このようなデマルチプレクサブロック部１６０は，パッド部２００の第６パッドＰｃから伝達される制御信号ＣＳ１，制御信号ＣＳ２，制御信号ＣＳ３に対応して第１データ線Ｄに供給されるｉ個のデータ信号をｉ個の第２データ線ＤＬに供給する。
【００９４】
ここで，デマルチプレクサブロック部１６０から順次的に供給されるデータ信号は，第２データ線ＤＬに等価的に形成されるデータキャパシタＣｄａｔａに保存された後，同時に画素１４０に供給される。
【００９５】
一方，デマルチプレクサクロック部１６０がデータ駆動部１２０と補助電源線２１２の間に設置されると，第２電源線ＤＬと補助電源線２１２が重畳される部分で，キャパシタが形成されるため，データキャパシタＣｄａｔａの容量を十分に大きくすることができ，これによって安定的な駆動が可能である。
【００９６】
ここで，第２データ線ＤＬに各々接続される（すなわち，等価的に形成される）データキャパシタＣｄａｔａの容量がほぼ同じように設定されないと均一な輝度の映像を表示することができない。
【００９７】
従って，本実施形態では，第２データ線ＤＬの位置に関係なく補助電源線２１２と重畳される面積がほぼ同じく設定されるようにする。このように第２データ線ＤＬの位置に関係なく補助電源線２１２と重畳される面積が大体同じく設定されると，第２データ線ＤＬ各々に等価的に形成されるデータキャパシタＣｄａｔａの容量がほぼ同じく設定され，これによって，均一な輝度の映像を表示することができる。
【００９８】
図８は図７に示す破線部“Ａ”を拡大して示した説明図である。図８を参照すると，本実施形態の第２データ線ＤＬは，位置に関係なく，補助電源線２１２と重畳する面積がほぼ同じように設定されるように，少なくとも一つ以上の幅に設定される。
【００９９】
デマルチプレクサブロック部１６０の幅は，画像表示部１３０の幅より狭い。従って，デマルチプレクサ１６０に接続する第２データ線ＤＬ１〜第２データ線ＤＬｍは画像表示部１３０に設置された画素１４０に接続されるように中心部から左右の両端になるに従い，長く設定される。例えば，端に形成された第２データ線ＤＬの長さは，中心部に形成された第２データ線ＤＬの長さより長く設定される。
【０１００】
従って，デマルチプレクサ１６０の両端に位置する第２データ線ＤＬ１又は第２データ線ＤＬｍと補助電源線２１２の重畳長さはデマルチプレクサ１６０の中心部に位置される第２データ線ＤＬｍ／２（図示せず）の重畳の長さよりさらに長く設定される。
【０１０１】
ここで，第２データ線ＤＬ１〜第２データ線ＤＬｍの幅を同じく設定する場合，補助電源線２１２の端に位置される第２データ線ＤＬ１，第２データ線ＤＬｍに等価的に形成されるデータキャパシタＣｄａｔａの容量が補助電源線２１２の中心部に位置される第２データ線ＤＬｍ／２に等価的に形成されるデータキャパシタＣｄａｔａの容量より大きく設定され，均一な映像を表示することができなくなる。これを防止するために，本実施形態は，補助電源線２１２の端から中心部に行くほど補助電源線２１２と重畳された第２データ線ＤＬ１〜第２データ線ＤＬｍの幅が広がるように設定する。
【０１０２】
つまり，図８に示すように，第２データ線ＤＬ１〜第２データ線ＤＬｍの幅は補助電源線２１２の端部から中心部に行くほどＷ１＜Ｗ２＜Ｗ３＜Ｗ４＜Ｗ５…の幅に設定される。上記Ｗ１＜Ｗ２＜Ｗ３＜Ｗ４＜Ｗ５…の幅に設定されれば，第２データ線と補助電源線２１２の重畳面積がほぼ同じく設定されるので，これによって第２データ線ＤＬ１〜第２データ線ＤＬｍの位置に関係なくデータキャパシタＣｄａｔａの容量をほぼ同じく設定することができる。データキャパシタＣｄａｔａの容量がほぼ同じく設定されると画像表示部１３０から均一な輝度の映像を表示することができる。
【０１０３】
図９は，図７に示す破線部“Ａ”を拡大して示す説明図である。図９を参照すると，本実施の形態に係る補助電源線２１２は第２データ線ＤＬの位置に関係なく第２データ線ＤＬ各々と重畳される面積がほぼ同く設定されるようにその幅が設定される。
【０１０４】
つまり，図９に示すように，補助電源線２１２は，補助電源線２１２自身の両端部に位置する第２データ線ＤＬ１，第２データ線ＤＬｍの重畳面積と，補助電源線２１２自身の中心部に重畳する第２データ線ＤＬｍ／２の重畳面積がほぼ同じく設定されるようにその幅が制御される。
【０１０５】
このために，補助電源線２１２の幅は端から中心部にいくほどその幅が広がるように形成される。つまり，補助電源線２１２の端の幅Ｗ１は補助電源線２１２の中心部の幅Ｗ２より狭い幅に設定される。そして，補助電源線２１２は端の幅Ｗ１から中心部の幅Ｗ２に徐々にその幅が広がるように設定される。
【０１０６】
このように補助電源線２１２の中心部の幅Ｗ２が端部の幅Ｗ１よりも広く形成されることと同時に中心部から左右の端部にいくほどその幅Ｗが徐々に狭くなるように形成されれば，位置に関係なく第２データ線ＤＬ１〜第２データ線ＤＬｍ各々と補助電源線２１２の重畳面積がほぼ同じく設定される。すると，第２データ線ＤＬ１〜第２データ線ＤＬｍに等価的に形成されるデータキャパシタＣｄａｔａの容量がほぼ同じく設定され，これによって画像表示部１３０から均一な輝度の映像を表示することができる。
【０１０７】
図１０は，図７に図示した破線部“Ａ”を拡大して示す説明図である。図１０を参照すると，本実施の形態では，補助電源線２１２と第２データ線ＤＬそれぞれの重畳面積が位置に関係なくほぼ同じく設定されるように第２データ線ＤＬのうち，少なくとも一つ以上の第２データ線ＤＬはベンディング部２１２ａ，ベンディング部２１２ｂ，ベンディング部２１２ｃを具備する。なお，ベンディング部２１２は，第２データ線ＤＬ等に１又は２以上形成可能である。
【０１０８】
ここで，ベンディング部２１２ａ，２１２ｂ，２１２ｃは，第２データ線ＤＬが曲がって形成され，補助電源線２１２の端から中心部にいくほどベンディング部２１２ａ，２１２ｂ，２１２ｃの内部に含まれた第２データ線ＤＬの長さが長く設定される。すると，補助電源線２１２と重畳される第２データ線ＤＬ１〜第２データ線ＤＬｍの長さは位置に関係なくほぼ同じく設定される。
【０１０９】
従って，本実施形態では第２データ線ＤＬ１〜第２データ線ＤＬｍに等価的に形成されるデータキャパシタＣｄａｔａの容量がほぼ同じく設定され，これによって，画像表示部１３０から均一な輝度の映像を表示することができる。
【０１１０】
以上説明したように，本実施の形態によれば，一つの出力線に供給されるデータ信号を複数の第２データ線に分割して供給することができるから出力線の数を減らし，これによって製造費用を低減させて，均一な輝度の映像表示が可能となる。
【０１１１】
また，本実施形態ではデータ信号に対応する電圧をデータキャパシタに順次的に充電し，充電された電圧を同時に画素に供給する。このようにデータキャパシタに充電された電圧が同時に画素に供給されると，画素から均一な輝度を持つ画像を表示することができる。
【０１１２】
また，本実施形態では走査信号が供給される走査期間とデータ信号が供給されるデータ期間が重畳されないようにして安定に画像を表示することができる。そして，本実施形態では補助電源線と第２データ線の重畳面積を大体同じく設定することで，第２データ線各々に等価的に形成されるデータキャパシタの容量を大体同じく設定することができる。
【０１１３】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例を想定し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【０１１４】
【図１】従来にかかる発光表示装置の概略的な構成を示す説明図である。
【図２】本実施形態による発光表示装置の概略的な構成を示す説明図である。
【図３】図２に示すデマルチプレクサの概略的な構成を示す説明図である。
【図４】走査線，データ線，及びデマルチプレクサに供給される駆動波形の概略を示す説明図である。
【図５】図２に示す画素の実施形態を示す回路図である。
【図６】図３に示すデマルチプレクサと，図５に示す画素とを連結した連結構造の概略を示す説明図である。
【図７】本実施形態にかかる発光表示装置のレイアウト構造を示す説明図である。
【図８】図７に示す“Ａ”を拡大した第１の実施の形態にかかる説明図である。
【図９】図７に示す“Ａ”を拡大した第２の実施の形態にかかる説明図である。
【図１０】図７に示す“Ａ”を拡大した第３の実施の形態にかかる説明図である。
【符号の説明】
【０１１５】
１０，１１０      走査駆動部
２０，１２０      データ駆動部
３０，１３０      画像表示部
４０，１４０      画素
５０，１５０      タイミング制御部
１６０            デマルチプレクサブロック部
１６２            デマルチプレクサ
１７０            デマルチプレクサ制御部
２００            パッド部
２１０            第１電源線
２３０            第２電源線
３００            基板
【図１】
2006106676.tif 000003
【図２】
2006106676.tif 000004
【図３】
2006106676.tif 000005
【図４】
2006106676.tif 000006
【図５】
2006106676.tif 000007
【図６】
2006106676.tif 000008
【図７】
2006106676.tif 000009
【図８】
2006106676.tif 000010
【図９】
2006106676.tif 000011
【図１０】
2006106676.tif 000012