(57)【要約】【課題】  整流回路を構成する整流素子を、一方のアンテナ接続端子にゲート端子を接続し、もう一方アンテナ接続端子にソース端子を接続したＭＯＳトランジスタで構成する半導体集積回路装置において、アンテナ端子間に付加される寄生容量が大きくなる問題があった。【解決手段】  本発明は、第１の入力端子と第１の出力端子の間に、第２の入力端子にゲート端子を接続した第１のＭＯＳトランジスタを接続し、第１のＭＯＳトランジスタのバルク端子を第１の入力端子と第２の入力端子の間に接続された第１のバルク端子制御回路の出力端子によって制御し、同様に、第２の入力端子と第１の出力端子の間に接続された第２のＭＯＳトランジスタのバルク端子を第１の入力端子と第２の入力端子の間に接続された第２のバルク端子制御回路の出力端子によって制御する技術を提供する。【選択図】図７
2006115579.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を直流電圧に変換する整流回路を有する半導体集積回路装置において、
前記交流電圧を受ける第１および第２の電源線、並びに基準線と、
前記第１の電源線と前記基準線との間に設けられ、そのゲート端子が前記第２の電源線に接続された第１のＭＯＳトランジスタと、
前記第２の電源線と前記基準線との間に設けられ、そのゲート端子が前記第１の電源線に接続された第２のＭＯＳトランジスタと、
その一端子が前記第１の電源線に接続され、他端子が前記整流回路の出力端子に接続された第１の一方向性素子と、
その一端子が前記第２の電源線に接続され、他端子が前記整流回路の出力端子に接続された第２の一方向性素子とを備え、
前記交流電圧が印加され活性化した前記第１のＭＯＳトランジスタあるいは第２のＭＯＳトランジスタのバルク端子に、前記第１の電源線あるいは前記第２の電源線に入力される交流電圧のうち低い方の電圧を印加する制御手段を有する半導体集積回路装置。
【請求項２】
前記一方向性素子が、ＰＮ接合ダイオードで構成されることを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記一方向性素子が、ゲート端子とドレイン端子とを接続したＭＯＳトランジスタで構成されることを特徴とする請求項１記載の半導体集積回路装置。
【請求項４】
外部から入力された交流信号を整流する機能を有する半導体集積回路装置において、
前記交流信号を受信する第１および第２の入力端子と、
接地端子に接続された第１の出力端子と、
前記交流信号が整流化されて出力される第２の出力端子と、
前記第１の入力端子と第１の配線により接続され、前記第１の入力端子から前記第２の出力端子の一方向へ電流を流す機能を有する第１の一方向性素子と、
前記第２の入力端子と第２の配線により接続され、前記第２の入力端子から前記第２の出力端子の一方向へ電流を流す機能を有する第２の一方向性素子と、
前記第１の配線にゲート端子が接続され、ソース端子が第２の配線に接続され、ドレイン端子が前記第１の出力端子に接続された第１のＭＯＳトランジスタと、
前記第２の配線にゲート端子が接続され、ソース端子が第１の配線に接続され、ドレイン端子が前記第１の出力端子に接続された第２のＭＯＳトランジスタと、
一端子が前記第１の配線に接続され、他端子が前記第２の配線に接続され、出力端子が前記第１のＭＯＳトランジスタのバルク端子に接続された第１のバルク端子制御回路と、
一端子が前記第１の配線に接続され、他端子が前記第２の配線に接続され、出力端子が前記第２のＭＯＳトランジスタのバルク端子に接続された第２のバルク端子制御回路とを備え、
前記交流信号が印加され活性化した前記第１のＭＯＳトランジスタあるいは第２のＭＯＳトランジスタのいずれか一つのバルク端子に、前記第１の入力端子および前記第２の入力端子に入力される交流信号のうち低い方の電圧が印加されるように前記第１および第２のバルク端子制御回路により制御することを特徴とする半導体集積回路装置。
【請求項５】
前記第１あるいは第２のバルク端子制御回路により、前記第１あるいは第２のＭＯＳトランジスタのソース領域を形成する第１の導電層と前記バルク電位が印加される第２の導電層とにより形成される接合部に順方向電流が流れない電圧を印加するように制御することを特徴とする請求項２記載の半導体集積回路装置。
【請求項６】
前記一方向性素子が、ＰＮ接合ダイオードで構成されることを特徴とする請求項２記載の半導体集積回路装置。
【請求項７】
前記一方向性素子が、ゲート端子とドレイン端子とを接続したＭＯＳトランジスタで構成されることを特徴とする請求項２記載の半導体集積回路装置。
【請求項８】
前記バルク端子制御回路は、
前記第１の配線と前記バルク端子制御回路の出力端子との間に設けられ、
そのゲート端子を前記第２の配線に接続した第７のＭＯＳトランジスタと、
前記第２の配線と前記バルク端子制御回路の出力端子との間に設けられ、
そのゲート端子を前記第１の配線に接続した第８のＭＯＳトランジスタとを具備してなることを特徴とする請求項２記載の半導体集積回路装置。
【請求項９】
前記バルク端子制御回路は、
前記第１のＭＯＳトランジスタのバルク端子の電位を制御する第１のバルク端子制御回路と、前記第２のＭＯＳトランジスタのバルク端子の電位を制御する第２のバルク端子制御回路とからなり、
前記第１のバルク端子制御回路は、
前記第１の配線と前記第２の配線との間に設けられ、
そのゲート端子を前記第２の配線に接続した第３のＭＯＳトランジスタと、そのゲート端子を前記第１の配線に接続した第４のＭＯＳトランジスタとがドレイン端子を共通にして並列接続され、
前記第２のバルク端子制御回路は、
前記第１の配線と前記第２の配線との間に設けられ、
そのゲート端子を前記第２の配線に接続した第５のＭＯＳトランジスタと、そのゲート端子を前記第１の配線に接続した第６のＭＯＳトランジスタとがドレイン端子を共通にして並列接続されていることを特徴とする請求項２記載の半導体集積回路装置。
【請求項１０】
アンテナを構成するコイルと、
請求項１または２に記載の半導体集積回路装置を搭載する非接触電子装置であって、
前記アンテナを構成するコイルが前記半導体集積回路装置のアンテナ端子に接続されることを特徴とする非接触電子装置。
【請求項１１】
前記アンテナを構成するコイルは、請求項１乃至９のいずれかに記載の半導体集積回路装置に内に形成された配線層を用いて形成されることを特徴とする請求項１０記載の非接触電子装置。
【請求項１２】
データを処理するデータ処理回路と、
前記データ処理回路が入出力するデータを表示する表示装置と、
前記データ処理回路にデータを入力するための入力装置と、
請求項６及び７に記載の非接触電子装置とを具備し、
前記表示装置と前記非接触電子装置とが電気的に結合され、
前記非接触電子装置の有するデータが前記表示装置に表示されることを特徴とする携帯情報端末。
【請求項１３】
音声またはデータを用いて通信を行うための送受信回路を更に備えることを特徴とする請求項１２に記載の携帯情報端末。
【請求項１４】
前記携帯情報端末が携帯電話であることを特徴とする請求項１３に記載の携帯情報端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンテナコイルによって受信した信号を整流する機能を有する半導体集積回路装置及び非接触電子装置に係り、特に、半導体集積回路装置に搭載される整流回路に好適な技術に関する。
【背景技術】
【０００２】
カード内に半導体集積回路装置及びアンテナを搭載した、いわゆる非接触電子装置は、リーダ・ライタ装置と半導体集積回路装置との間で情報の交換を行い、非接触電子装置が保持しているデータの送信、リーダ・ライタから送信されたデータの保持など様々な機能を実現する。
【０００３】
非接触電子装置に搭載された半導体集積回路装置は、リーダ・ライタ装置から供給された高周波信号を、非接触電子装置に搭載されたアンテナで受信し、アンテナの両端に発生した電圧を整流及び平滑化し、内部回路の動作に必要な内部電圧を形成する。
【０００４】
整流素子として、アンテナ端子にゲート端子及びソース端子を接続したＭＯＳトランジスタを使用した場合、ゲート・ソース間容量を代表とするＭＯＳトランジスタの寄生容量がアンテナ端子間に付加されるため、この寄生容量は、アンテナコイルと並列に接続された共振容量として作用する(特許文献１および特許文献２参照)。
【０００５】
なお、ここで、特許文献１には、寄生バイポーラトランジスタが順バイアスされず、リーク電流を非常に少なくすることが可能な整流回路が記載されている。
【０００６】
特許文献２には、ＭＯＳトランジスタのしきい値電圧の基板効果を利用することで、導通時のドレイン・ソース間電圧を低減することが可能な整流回路が記載されている。
【０００７】
特許文献３には、ＭＯＳトランジスタによって構成される整流回路にシリーズレギュレータの機能を負荷することで、整流素子による電圧損失を低減する整流回路が記載されている。
【０００８】
本願に先立ち、本願発明者等は、特許文献１乃至３に記載のＭＯＳトランジスタで整流素子を構成した整流回路を有する半導体集積回路装置を非接触電子装置に適用した場合の課題について検討した。
【０００９】
【特許文献１】特開平８−９７３６６号公報
【特許文献２】特表２００２−５１４３７７号公報
【特許文献３】特開２００１−２７４３３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以下、予備検討したＭＯＳトランジスタで構成した整流回路の問題点について説明する。
【００１１】
図１には、従来のＭＯＳトランジスタで構成した整流回路の一例を示す。アンテナ端子にゲート端子及びソース端子を接続したＭＯＳトランジスタＭ１及びＭ２は低電位側の整流素子として動作し、ダイオードＤ１及びＤ２は高電位側の整流素子として動作する。アンテナ端子間に入力された交流信号が、前記ＭＯＳトランジスタＭ１及びＭ２、ダイオードＤ１及びＤ２によって整流され、整流回路の出力端子ＶＤＤと出力端子ＶＳＳの間に生成される電圧が平滑容量Ｃ１によって平滑化され、電源間負荷Ｚ１の電源電圧として供給される。ここでは、整流回路の低電位側出力端子ＶＳＳをチップ内のグランド電位としている。
【００１２】
図２には、図１で示した整流回路におけるアンテナ端子ＬＡ、ＬＢ、及び出力端子ＶＤＤ及びＶＳＳの電圧波形を示す。図２において、Ｗ１はアンテナ端子ＬＡの電圧波形、Ｗ２はアンテナ端子ＬＢの電圧波形、Ｗ３は整流回路の高電位側出力端子ＶＤＤの電圧波形、Ｗ４は整流回路の低電位側出力端子ＶＳＳの電圧波形、Ｐ１はアンテナ端子ＬＡの電位がアンテナ端子ＬＢの電位より高い期間、Ｐ２はアンテナ端子ＬＡの電位がアンテナ端子ＬＢの電位より低い期間をそれぞれ示している。
【００１３】
図３には、図１で示した整流回路を構成するＭＯＳトランジスタＭ１の縦構造図を示す。ＭＯＳトランジスタＭ１が構成されるＰ型ウェルＰＷと、期間Ｐ１におけるＭＯＳトランジスタＭ１のソース端子を形成するＮ型拡散層と、ＭＯＳトランジスタＭ１が構成されるＰ型ウェル層に隣接されるＮ型ウェルＮＷによって寄生ＮＰＮトランジスタＱ１が形成される。前記Ｎ型ウェルＮＷには、電源間負荷を構成するＰＭＯＳトランジスタなどが形成される。また、前記Ｐ型ウェルＰＷにはグランド電位が印加され、前記Ｎ型ウェルＮＷには整流回路の高電位側出力端子が接続される。
【００１４】
図２の期間Ｐ１に示すように、整流回路の出力端子間に接続される回路に流れる電流が大きい場合には、前記ＭＯＳトランジスタのドレイン・ソース間抵抗によって、ドレイン・ソース間電圧ＶＤＳ１が大きくなる。したがって、ＭＯＳトランジスタＭ１の基板電位がソース端子の電位より高くなり、前記寄生ＮＰＮトランジスタＱ１のベース・エミッタ間にベース電流が流れることによって、コレクタ電流Ｉ１が流れる。
【００１５】
期間Ｐ１において、このコレクタ電流Ｉ１は、整流回路の出力端子ＶＤＤからアンテナ端子ＬＢに流れる為、期間Ｐ１において、アンテナ端子ＬＡからダイオードＤ１を介して、アンテナ端子ＬＢに流れるリーク電流となるため、整流効率が低下する。
【００１６】
同様に、期間Ｐ２におけるＭＯＳトランジスタＭ２においても、寄生ＮＰＮトランジスタが形成され、リーク電流が発生し、整流効率が低下する。
このような整流効率の低下を防止するためには、ＭＯＳトランジスタＭ１及びＭ２のトランジスタサイズを大きくすることが考えられる。ＭＯＳトランジスタＭ１及びＭ２のトランジスタサイズを大きくすることで、大きな電流が流れても、ドレイン・ソース間電圧ＶＤＳ１が大きくならないようにすることができ、寄生ＮＰＮトランジスタＱ１のベース・エミッタ間電圧が小さくなる。したがって、寄生ＮＰＮトランジスタＱ１のベース・エミッタ間電流は無視できるものになり、リーク電流を低減できる。
しかし、前述のように、ＭＯＳトランジスタＭ１及びＭ２のトランジスタサイズを大きくすることで、ゲート・ソース間容量を代表とするＭＯＳトランジスタの寄生容量が大きくなり、アンテナコイルと並列に接続された共振容量が大きくなる。
【００１７】
したがって、整流素子として、アンテナ端子にゲート端子及びソース端子を接続したＭＯＳトランジスタを使用した場合、アンテナ端子間に付加される寄生容量が大きくなり、アンテナコイルの最大共振周波数が低くなるため、アンテナコイルのインダクタンスを小さくしなければいけないという問題があった。
【００１８】
本発明の目的は、アンテナ端子間に付加される寄生容量が小さい整流回路を提供することにある。
【課題を解決するための手段】
【００１９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
【００２０】
すなわち、第１の入力端子と第１の出力端子の間に、第２の入力端子にゲート端子を接続した第１のＭＯＳトランジスタを接続し、前記第１のＭＯＳトランジスタのバルク端子は第１の入力端子と第２の入力端子の間に接続された第１のバルク端子制御回路の出力端子によって制御され、第２の入力端子と第１の出力端子の間に、第１の入力端子にゲート端子を接続した第２のＭＯＳトランジスタを接続し、前記第２のＭＯＳトランジスタのバルク端子は第１の入力端子と第２の入力端子の間に接続された第２のバルク端子制御回路の出力端子によって制御され、第１の入力端子と第２の出力端子の間に第１の一方向性素子を接続し、第２の入力端子と第２の出力端子の間に第２の一方向性素子を接続することで、第１の入力端子と第２の入力端子の間に入力される交流信号を整流する機能を有するものである。
【発明の効果】
【００２１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、本発明に係る半導体集積回路装置及びそれを用いた非接触電子装置並び携帯情報端末は、アンテナを接続する端子間に付加される寄生容量を低減し、アンテナ端子に接続されるアンテナのインダクタンスを高くすることが可能になる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係る半導体集積回路装置及び非接触電子装置について、図面を参照しながら説明する。
【実施例１】
【００２３】
図４は、本発明の半導体集積回路装置及び非接触電子装置の第１の実施例を示す基本構成のブロック図である。
図４において、Ｕ１は非接触電子装置、Ｕ２は非接触電子装置Ｕ１に搭載される半導体集積回路装置、Ｌ１は非接触電子装置Ｕ１に搭載されるアンテナである。アンテナＬ１と並列に接続された容量Ｃ２は、共振回路を構成する。半導体集積回路装置Ｕ２は、電源回路Ｕ３、内部回路Ｕ４、及びアンテナＬ１を接続するためのアンテナ端子ＬＡ及びＬＢを有している。
【００２４】
図５に、非接触電子装置Ｕ１の構造を示す。非接触電子装置Ｕ１は、樹脂モールドされたプリント基板Ｕ１１によってカードの形態を成す。外部のリーダ・ライタＵ１４からの電磁波を受けるアンテナＬ１は、プリント基板Ｕ１１の配線により形成される渦巻き状のコイルＵ１２によって構成される。１個のＩＣチップＵ１３で構成された半導体集積回路装置Ｕ２は、プリント基板Ｕ１１に実装され、ＩＣチップＵ１３にアンテナとなるコイルＵ１２が接続される。
リーダ・ライタＵ１４からの電磁波を受けたアンテナＬ１は、アンテナ端子ＬＡ及びＬＢに高周波の交流信号を出力する。交流信号は、部分的に情報信号（データ）によって変調されている。
【００２５】
本発明は、典型的には外部と入出力端子をカードの表面に持たない非接触電子装置、いわゆる非接触型ＩＣカードに適用される。勿論、非接触インターフェースと入出力のための端子を持つデュアルタイプＩＣカードに用いても良い。
また、特に限定はされないが、半導体集積回路装置Ｕ２は、公知の半導体集積回路装置の製造技術によって、単結晶シリコン等のような１個の半導体基板上に形成される。
【００２６】
図６に、図１に示した半導体集積回路装置上にアンテナコイルを形成した構造を示す。外部のリーダ・ライタからの電磁波を受けるアンテナＬ１は、半導体集積回路装置Ｕ１５の上の配線層によって形成される渦巻状のコイルＵ１６によって構成され、半導体集積回路装置Ｕ１５上のアンテナ端子ＬＡ及びＬＢに接続される。このように、非接触電子装置とは、カードの形態を成す非接触型ＩＣカードに限定されるものではない。
【００２７】
図４において、基本的には、電源回路Ｕ３は、整流回路Ｕ５及び平滑容量から構成される。勿論、電源回路Ｕ３が出力する電圧ＶＤＤが所定の電圧レベルを超えないように制御するレギュレータＵ６を設けても良い。電源回路Ｕ３が出力する電圧ＶＤＤが、内部回路Ｕ４の電源電圧ＶＤＤとして供給される。内部回路Ｕ４は、受信回路Ｕ７、送信回路Ｕ８、制御部Ｕ９、メモリＵ１０から構成される。受信回路Ｕ７は、非接触電子装置に備えられるアンテナＬ１によって受信された交流信号に重畳された情報信号を復調してディジタルの情報信号として制御部Ｕ９に供給する。送信回路Ｕ８は、制御部Ｕ９から出力されるディジタル信号の情報信号を受け、アンテナＬ１が受信している交流信号を同情報信号によって変調する。リーダ・ライタＵ１４は、アンテナＬ１からの電磁波の反射が上記変調によって変化するのを受けて、制御部Ｕ９からの情報信号を受信する。
メモリＵ１０は制御部Ｕ９との間で復調された情報データや送信データの記録などに利用される。
【００２８】
図７は、本実施例の半導体集積回路装置に搭載される整流回路の基本構成図である。
本実施例の整流回路は、アンテナ端子ＬＡにゲート端子を接続したＭＯＳトランジスタＭ３がアンテナ端子ＬＢと整流回路の低電位側出力端子ＶＳＳの間に接続され、前記ＭＯＳトランジスタＭ３のバルク端子は、アンテナ端子ＬＡ及びＬＢの間に接続されたバルク端子制御回路Ｂ１の出力端子に接続され、前記バルク制御回路Ｂ１は、アンテナ端子ＬＢと前記バルク端子回路Ｂ１の出力端子の間に、アンテナ端子ＬＡにゲート端子を接続したＭＯＳトランジスタＭ５が接続され、アンテナ端子ＬＡと前記バルク端子回路Ｂ１の出力端子の間に、アンテナ端子ＬＢにゲート端子を接続したＭＯＳトランジスタＭ６が接続された構成であり、アンテナ端子ＬＢにゲート端子を接続したＭＯＳトランジスタＭ４がアンテナ端子ＬＡと整流回路の低電位側出力端子ＶＳＳの間に接続され、前記ＭＯＳトランジスタＭ４のバルク端子は、アンテナ端子ＬＡ及びＬＢの間に接続されたバルク端子制御回路Ｂ２の出力端子に接続され、前記バルク端子制御回路Ｂ２は、
ＭＯＳトランジスタＭ７及びＭ８により構成される前記バルク端子制御回路Ｂ１と同様の回路構成であり、アンテナ端子ＬＡと整流回路の高電位側出力端子ＶＤＤの間に、ＰＮ接合ダイオードＤ３によって構成される一方向性素子Ｂ３が接続され、アンテナ端子ＬＢと整流回路の高電位側出力端子ＶＤＤの間に、ＰＮ接合ダイオードＤ４によって構成される一方向性素子Ｂ４が接続された構成である。
【００２９】
図８は、図７に示した整流回路における各端子の電圧波形を示す。図８において、Ｗ５はアンテナ端子ＬＡの電圧波形、Ｗ６はアンテナ端子ＬＢの電圧波形、Ｗ７は整流回路の高電位側出力端子ＶＤＤの電圧波形、Ｗ８は整流回路の低電位側出力端子ＶＳＳの電圧波形、Ｗ９は前記バルク端子制御回路の出力端子の電圧波形、Ｐ１はアンテナ端子ＬＡの電位がアンテナ端子ＬＢの電位より高い期間、Ｐ２はアンテナ端子ＬＡの電位がアンテナ端子ＬＢの電位より低い期間をそれぞれ示している。
【００３０】
図９は、図７に示した整流回路を構成するＭＯＳトランジスタＭ３の縦構造図を示す。ＭＯＳトランジスタＭ３が構成されるＰ型ウェルＰＷと、期間Ｐ１におけるＭＯＳトランジスタＭ３のソース端子を形成するＮ型拡散層と、ＭＯＳトランジスタＭ３が構成されるＰ型ウェルＰＷに隣接されるＮ型ウェルＮＷによって寄生ＮＰＮトランジスタＱ２が形成される。ここで、前記Ｐ型ウェルＰＷには前記バルク端子制御回路Ｂ１の出力端子Ｎ１が接続され、前記Ｎ型ウェルＮＷには整流回路の高電位側出力端子ＶＤＤが接続される。
【００３１】
図８の期間Ｐ１に示すように、整流回路の出力端子間に接続される回路に流れる電流が大きい場合には、前記ＭＯＳトランジスタＭ３のドレイン・ソース間電圧ＶＤＳ２が大きくなる。
一方、前記ＭＯＳトランジスタＭ３のバルク端子は、前記バルク端子制御回路Ｂ１によって、アンテナ端子ＬＡ及びＬＢの低電位側と同電位になる。ここで、前記ＭＯＳトランジスタＭ３のバルク端子の電位は、整流回路の出力端子間に接続される回路とは無関係であり、独立に制御される。
このとき、図９に示した寄生ＮＰＮトランジスタＱ２のベース・エミッタ間に印加される電圧は、前記ＭＯＳトランジスタＭ５のドレイン・ソース間電圧ＶＤＳ３と等しい。ここで、前記ＭＯＳトランジスタＭ５のドレイン・ソース間に定常的な電流が流れないことから、ドレイン・ソース間電圧Ｖ３は極めて小さい。したがって、前記ＮＰＮトランジスタＱ２にベース電流は流れず、コレクタ電流Ｉ２が流れないことを示している。
期間Ｐ２におけるＭＯＳトランジスタＭ４においても、同様の動作がなされる。
【００３２】
以上のことから、図１で説明したような整流回路の高電位側出力端子とアンテナ端子の間に発生するリーク電流がなくなり、ＭＯＳトランジスタＭ３及びＭ４のトランジスタサイズを縮小することが可能になる。
これにより、整流素子として、アンテナ端子にゲート端子及びソース端子を接続したＭＯＳトランジスタを使用しても、トランジスタサイズを小さくでき、その結果、アンテナ端子間に付加される寄生容量を低減することができるため、アンテナ端子間に接続されるアンテナコイルＬ１のインダクタンスの設計自由度が向上することが可能になる。
また、前記バルク端子制御回路Ｂ１及びＢ２を構成するＭＯＳトランジスタは、定常的な電流を流さないため、ＭＯＳトランジスタのサイズは小さくすることができ、アンテナ端子間に負荷される寄生容量に与える影響は極めて小さい。
【実施例２】
【００３３】
図１０は、図７に示した整流回路の別の構成を示す回路図である。
本実施例の整流回路は、図７に示したＭＯＳトランジスタＭ３及びＭ４のバルク端子が、アンテナ端子ＬＡにゲート端子を接続し、アンテナ端子ＬＢにソース端子を接続したＭＯＳトランジスタＭ９とアンテナ端子ＬＢにゲート端子を接続しアンテナ端子ＬＡにソース端子に接続したＭＯＳトランジスタＭ１０とによって構成されるバルク端子制御回路Ｂ５の出力端子に接続された構成である。
つまり、本実施例の整流回路は、図７に示した整流回路において、低電位側整流素子を構成するＭＯＳトランジスタＭ３及びＭ４のバルク端子制御回路Ｂ１及びＢ２を共通化し、バルク端子制御回路Ｂ３に集約したものである。
このようにすることで、図７と同様の効果を得ることができると共に、バルク端子制御回路を半減することができ、チップ面積の縮小が可能になる。
【実施例３】
【００３４】
図１１は、図７に示した整流回路を構成する一方向性素子の別の構成を示す回路図である。
本実施例の整流回路は、図７で示した一方向性素子Ｂ３及びＢ４を、ゲート端子とソース端子を接続したＭＯＳトランジスタＭ１１及びＭ１２によって構成したものである。
このように、ＭＯＳトランジスタを用いることで、論理回路を搭載する半導体集積回路装置の標準的なＣＭＯＳプロセスに搭載することが容易になると共に、特許文献３に記載のシリーズレギュレータ機能を付加することも可能になる。
【実施例４】
【００３５】
図１２に実施例１〜実施例３の非接触電子装置のいずれかを内蔵した本発明の携帯情報端末の第４の実施例を示す。
図１２において、Ｕ１７は携帯情報端末である携帯電話、Ｕ１８は携帯電話Ｕ１７の折りたたみ型の筐体、Ｕ１９は筐体Ｕ１８の本体の内側表面に設けたデータを入力する入力装置、Ｕ２０は筐体Ｕ１８の内部で入力装置Ｕ１９の裏面側に配置した非接触電子装置が配置されている。図１２では示されないが、筐体Ｕ１８の蓋の内側表面に表示装置が配置されている。また、筐体Ｕ１８の蓋の内部に音声またはデータによって通信を行うための送受信回路及びデータ処理回路が配置されている。データ処理回路に入出力されるデータ等が上記表示装置に表示される。
【００３６】
非接触電子装置Ｕ２０は、データを出力する端子及び電源電圧を入力する端子を有し、これら端子を介してデータ処理回路に接続される。非接触電子装置Ｕ２０の内部回路のデータは、入力装置Ｕ１９の操作によって上記表示装置に表示させることも可能である。
また、非接触電子装置Ｕ２０は、リーダ・ライタＵ１４の近傍に置かれたとき、携帯電話Ｕ１７の電源投入の有無とは関係なく、リーダ・ライタＵ１４との間でデータの送受信を行う。尚、非接触電子装置Ｕ２０は、携帯電話Ｕ１７に着脱可能な形で内蔵されても良い。
本実施例により、リーダ・ライタを介さずとも非接触電子装置Ｕ２０の有するデータを知ることが可能になり、非接触電子装置Ｕ２０の利便性を高めることができる。
尚、本実施例では、非接触電子装置Ｕ２０は、携帯電話Ｕ１７に内蔵されたが、手帳タイプのパーソナルコンピュータやノート型パーソナルコンピュータ等その他の携帯情報端末の全般に内蔵可能である。
【００３７】
以上、本発明者よりなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図７において、ＮＭＯＳトランジスタを用いて整流素子及びバルク端子制御回路が構成されているが、ＰＭＯＳ用いて構成することも可能である。
図１の非接触電子装置において、電源回路、受信部、送信部、制御部、メモリを複数の半導体集積回路装置で構成するものであっても良い。この発明は、温度を測定する機能を有する半導体集積回路装置及び非接触電子装置に広く利用できる。
【図面の簡単な説明】
【００３８】
【図１】従来のＭＯＳトランジスタで構成した整流回路の一例。
【図２】図１に示した整流回路の動作波形の一例。
【図３】図１に示した整流回路を構成するＭＯＳトランジスタＭ１の縦構造図。
【図４】本発明の半導体集積回路装置及び非接触電子装置の第１の実施例の基本構成図。
【図５】アンテナと本発明の半導体集積回路装置とを有する非接触電子装置の配線基板及びリーダ・ライタの斜視図。
【図６】チップ上の配線層によって形成されるアンテナコイルを有する半導体集積回路装置の上面図。
【図７】実施例１の半導体集積回路装置に搭載される整流回路の基本構成図。
【図８】図７に示した整流回路の動作波形の一例。
【図９】図７に示した整流回路を構成するＭＯＳトランジスタＭ１の縦構造図。
【図１０】図７に示した整流回路の他の構成を示す回路図。
【図１１】図７に示した整流回路を構成する一方向性素子の別の構成を示す回路図。
【図１２】実施例４を説明するための携帯電話の鳥瞰図。
【符号の説明】
【００３９】
Ｂ１,Ｂ２,Ｂ５…バルク端子制御回路、
Ｂ３〜Ｂ４…一方向性素子、
Ｃ１…平滑容量、
Ｃ２…共振容量、
Ｄ１〜Ｄ４…ＰＮ接合ダイオード、
Ｌ１…アンテナ、
ＬＡ〜ＬＢ…アンテナ接続端子、
Ｍ１〜Ｍ１２…ＭＯＳトランジスタ、
Ｐ１〜Ｐ２…期間、
ＶＤＳ１〜ＶＤＳ３…ドレイン・ソース間電圧、
ＶＤＤ…整流回路の高電位側出力端子、
ＶＳＳ…整流回路の低電位側出力端子、
Ｕ１…非接触電子装置、
Ｕ２…半導体集積回路装置、
Ｕ３…電源回路、
Ｕ４…内部回路、
Ｕ５…整流回路、
Ｕ６…レギュレータ、
Ｕ７…受信回路、
Ｕ８…送信回路、
Ｕ９…制御部、
Ｕ１０…メモリ、
Ｕ１１…プリント基板、
Ｕ１２…コイル、
Ｕ１３…ＩＣチップ、
Ｕ１４…リーダ・ライタ、
Ｕ１５…半導体集積回路装置、
Ｕ１６…半導体集積回路装置上の配線層で形成されるコイル、
Ｕ１７…携帯電話、
Ｕ１８…携帯電話Ｕ１７の折りたたみ型の筐体、
Ｕ１９…入力装置、
Ｕ２０…非接触電子装置、
Ｗ１〜Ｗ６…電圧波形、
Ｚ１…電源間負荷。
【図１】
2006115579.tif 000003
【図２】
2006115579.tif 000004
【図３】
2006115579.tif 000005
【図４】
2006115579.tif 000006
【図５】
2006115579.tif 000007
【図６】
2006115579.tif 000008
【図７】
2006115579.tif 000009
【図８】
2006115579.tif 000010
【図９】
2006115579.tif 000011
【図１０】
2006115579.tif 000012
【図１１】
2006115579.tif 000013
【図１２】
2006115579.tif 000014