(57)【要約】【課題】  フレームの表示切り替わりの頻度が増えてもＣＰＵの処理負担の増加を抑えることのできる表示制御技術を提供する。【解決手段】  本発明によれば、表示装置に順次表示すべき複数の画像データを、画像メモリ内の、それぞれのアドレス空間で示される複数の記憶領域それぞれに所定の順番で格納する格納手段と、表示制御部からの、１画面分の表示用信号の取得が完了したことを示す完了通知信号の受信回数を計数する計数手段と、前記完了通知信号を受信する毎に、前記表示制御部から出力される画像データの読み出しアドレスを、前記計数手段で計数した結果に基づいて、前記複数の記憶領域のうちの１つの記憶領域のアドレスに変換し、前記画像メモリに読み出し用のアドレスとして出力するアドレス変換手段とを備えることを特徴とする画像表示システムが提供される。【選択図】  図１
2006343502.tif 000002
【特許請求の範囲】
【請求項１】
画像メモリ内の画像データを読み出し、所定の表示装置に向けて表示用信号を出力する表示制御部を備える画像表示システムであって、
前記表示装置に順次表示すべき複数の画像データを、前記画像メモリ内の、それぞれのアドレス空間で示される複数の記憶領域それぞれに所定の順番で格納する格納手段と、
前記表示制御部からの、１画面分の表示用信号の取得が完了したことを示す完了通知信号の受信回数を計数する計数手段と、
前記完了通知信号を受信する毎に、前記表示制御部から出力される画像データの読み出しアドレスを、前記計数手段で計数した結果に基づいて、前記複数の記憶領域のうちの１つの記憶領域のアドレスに変換し、前記画像メモリに読み出し用のアドレスとして出力するアドレス変換手段とを備えることを特徴とする画像表示システム。
【請求項２】
前記アドレス変換手段は、前記所定の順番に従って、前記読み出しアドレスを前記記憶領域のアドレスに変換することを特徴とする請求項１に記載の画像表示システム。
【請求項３】
前記アドレス変換手段は、
所定の値を保持する保持手段を有し、
当該保持手段に保持された前記所定の値と、前記計数手段で計数した結果とが等しくなった場合に、前記読み出しアドレスを変換することを特徴とする請求項１に記載の画像表示システム。
【請求項４】
前記アドレス変換手段は、
前記画像メモリ内の前記画像データを読み出すべき順序を記憶する記憶手段を有し、
当該記憶手段に記憶された前記順序と、前記計数手段で計数した結果とに基づいて、前記読み出しアドレスを変換することを特徴とする請求項１に記載の画像表示システム。
【請求項５】
前記アドレス変換手段は、
前記読み出しアドレス中の変換可能なビット数及びビット位置を設定する設定手段を有し、
当該設定手段において設定された前記ビット数及びビット位置に基づいて、前記読み出しアドレスを変換することを特徴とする請求項１に記載の画像表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を表示装置に表示制御する画像表示システムに関し、特に、動画像を効率的に表示制御する画像表示システムに関する。
【背景技術】
【０００２】
一般に、液晶表示パネル等のディスプレイ装置（表示装置）に画像データを表示するためには、そのディスプレイ装置に対応したＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：液晶ディスプレイ）コントローラ等のディスプレイ・コントローラを必要とする。図９に例示するような構成において、ディスプレイ・コントローラ（ＬＣＤコントローラ）１２０は、通常ＶＲＡＭ（Ｖｉｄｅｏ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１３０と呼ばれるメモリ領域から画像データを読み出し、ディスプレイ装置（液晶表示パネル）２００に表示可能なフォーマットへのデータ変換やパレットによる色変換などを実行した後に、順次その変換した画像データをディスプレイ装置２００へ所定のタイミングで制御信号と共に転送する。この際、ディスプレイ・コントローラ１２０による画像データの読み出しは、通常ＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送により直接ディスプレイ・コントローラ１２０がＶＲＡＭ１３０領域にアクセスすることで実現され、またフレーム単位の読み出しを連続して繰り返すことで実現される。すなわち、初期設定で一旦ＶＲＡＭ１３０領域上に存在する画像データの先頭アドレスを設定することで、ディスプレイ・コントローラ１２０は、そのＶＲＡＭ１３０上のアドレスから１フレーム分の画像データを読み出し、順次データ変換を行った後にディスプレイ装置２００へ制御信号と共に転送する。続いて、１フレーム分の画像データを全てＶＲＡＭ１３０領域から読み出し終わると、ディスプレイ・コントローラ１２０はフレーム終了通知信号により１フレーム分の画像データをＶＲＡＭ１３０領域から読み出し終えたことをＣＰＵ１１０へ通知する。この時、ＣＰＵ１１０がディスプレイ・コントローラ１２０に対して特に指示を出さなければ、ディスプレイ・コントローラ１２０は再度画像データの先頭アドレスから画像データの読み出しを開始し、同様にデータ変換を行った後にディスプレイ装置２００へ制御信号と共に転送する。以降これを繰り返すことで、ディスプレイ・コントローラ１２０は１フレーム毎の画像データの読み出しを繰り返して行ない、ディスプレイ装置２００に画像データを連続して表示制御する。
【０００３】
また、ディスプレイ装置２００への画像データの転送速度は、各ディスプレイ装置２００にも依存し、低速なものから高速なものまで多種多様であるが、予め規定された速度以内でデータ転送を実行する必要がある。すなわち、一定の転送速度を実現するためにディスプレイ・コントローラ１２０は常に画像データを読み出し続ける必要がある。このため、多くのシステムでは、一般に画像データの読み出しを重視した設計が施されており、例えば、ディスプレイ・コントローラ１２０とＶＲＡＭ１３０を１対１に直結し、ディスプレイ・コントローラ１２０がシステムバスを経由することなく直接ＶＲＡＭ１３０へアクセスすることにより読み出しのパフォーマンスを保証する構成や、あるいはディスプレイ・コントローラ１２０自身がＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ）などのバッファを所有する構成を取る場合が多い。
【０００４】
以上の一連の動作は、静止画像の表示も動画の表示も同様であるが、連続する動画を表示するためには、各フレーム表示間のブランキング期間内にＶＲＡＭ１３０領域を次の表示画像に書き換える必要がある。すなわち、ディスプレイ・コントローラ１２０が読み出すＶＲＡＭ１３０領域上の画像データを非常に短い期間で明示的に書き換える必要がある。この際、最も直観的な手段として同じＶＲＡＭ１３０領域に次の表示画像を上書きする方法が考えられるが、これを行うためにはディスプレイ・コントローラ１２０の読み出し動作に加えて、非常に短い期間でＶＲＡＭ１３０領域へ画像データの書き込みを行なう必要がある。先にも述べたが、一般に表示制御システムでは、画像データの読み出しを重視した設計を施す場合は多いが、ＶＲＡＭ１３０領域上への画像データの書き込みは、メインメモリから画像データを転送する必要があるため、システムバスを経由する標準的な構成を取る場合が多く、バスに多大なパフォーマンスを必要とする。
【０００５】
そのため、従来より事前に複数のフレーム単位の表示画像をＶＲＡＭ１３０領域に準備しておき、順次ディスプレイ・コントローラ１２０のＤＭＡ転送用の読み出しアドレスを更新することで表示画像を明示的に切り替える手法が知られている（例えば、特許文献１参照）。すなわち、初期設定でＶＲＡＭ１３０領域上に存在する最初の画像データの先頭アドレスを設定することで、ディスプレイ・コントローラ１２０は、そのＶＲＡＭ１３０上のアドレスから１フレーム分の画像データを読み出し、順次データ変換を行った後にディスプレイ装置２００へ制御信号と共に転送する。続いて、１フレーム分の画像データを全てＶＲＡＭ１３０領域から読み出し終えると、ディスプレイ・コントローラ１２０はフレーム終了通知信号により１フレーム分の画像データをＶＲＡＭ１３０領域から読み出し終えたことをＣＰＵ１１０へ通知する。ＣＰＵ１１０は、通知信号により１フレーム分の画像読み出しが終了したことを知り、割り込み処理により、ディスプレイ・コントローラ１２０に対して次の画像データの先頭アドレスを設定する。これにより、ディスプレイ・コントローラ１２０は、次フレームの画像データの先頭アドレスから画像データの読み出しを開始し、同様にデータ変換を行った後にディスプレイ装置２００へ制御信号と共に転送する。この様子を図１０に示す。
【０００６】
以降これを繰り返すことでディスプレイ装置２００に連続する動画が表示することができる。この場合、遅くともディスプレイ・コントローラ１２０がディスプレイ装置２００に１フレーム分のデータを転送する間に次の画像データをＶＲＡＭ１３０領域上に書き込めば良く、データ書き込みのパフォーマンスを緩和することが出来る。
【特許文献１】特開平０３−０１０３５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の構成においては、ディスプレイ・コントローラが１フレーム分の画像データを読み出す度に、ＣＰＵは割り込み処理を実行して、ディスプレイ・コントローラに次の画像データの先頭アドレスを設定する必要があったため、フレームの表示切り替わりの頻度が増えるにしたがってＣＰＵの処理負担が急激に増加する傾向にあった。
【０００８】
本発明は上記問題に鑑みなされたものであり、フレームの表示切り替わりの頻度が増えてもＣＰＵの処理負担の増加を抑えることのできる表示制御技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明による画像表示システムは以下の構成を備える。即ち、
画像メモリ内の画像データを読み出し、所定の表示装置に向けて表示用信号を出力する表示制御部を備える画像表示システムであって、
前記表示装置に順次表示すべき複数の画像データを、前記画像メモリ内の、それぞれのアドレス空間で示される複数の記憶領域それぞれに所定の順番で格納する格納手段と、
前記表示制御部からの、１画面分の表示用信号の取得が完了したことを示す完了通知信号の受信回数を計数する計数手段と、
前記完了通知信号を受信する毎に、前記表示制御部から出力される画像データの読み出しアドレスを、前記計数手段で計数した結果に基づいて、前記複数の記憶領域のうちの１つの記憶領域のアドレスに変換し、前記画像メモリに読み出し用のアドレスとして出力するアドレス変換手段とを備える。
【発明の効果】
【００１０】
本発明によれば、フレームの表示切り替わりの頻度が増えてもＣＰＵの処理負担の増加を抑えることのできる表示制御技術を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照して本発明に係る実施の形態を詳細に説明する。ただし、この実施の形態に記載されている構成要素はあくまでも例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。
【００１２】
＜＜第１実施形態＞＞
（システム構成）
まず、本実施形態に対応する表示制御システムを組み込んだシステムの構成について図１を参照して説明する。図１は本実施形態に対応する表示制御システムを組み込んだシステムの一様態を示す図である。
【００１３】
図１において、制御部１００は、主としてアドレスバス１１１とデータバス１１２に接続されたＣＰＵ１１０、表示制御部としてのＬＣＤコントローラ１２０、ＶＲＡＭ（画像メモリ）１３０、通知手段としてのリマップ制御部１４０、伝達制御手段としてのバス制御部１５０から構成される。ＣＰＵ１１０は、各デバイスの制御を行ない、特にＬＣＤコントローラ１２０に対してＤＭＡ転送などの各種設定を行なう。ＬＣＤコントローラ１２０は、液晶表示パネル（表示装置）２００と接続され、ＶＲＡＭ１３０から画像データを読み出し、読み出した画像データを、液晶表示パネル２００に表示可能なデータフォーマットへのデータ変換およびパレットによる色変換などを実行した後に、順次その変換した画像データを液晶表示パネル２００へ所定のタイミングで制御信号と共に転送する。
【００１４】
データバス１１２は、各構成要素間のデータが流れる経路である。アドレスバス１１１は、データバス１１２で接続される各構成要素にＶＲＡＭ１３０のアドレスを伝達したり、構成要素がＶＲＡＭ１３０のある領域にアクセスするときにアクセス先領域のアドレスを伝達したりする。
【００１５】
バス制御部１５０はアドレスバス１１１とデータバス１１２に対するバス・セレクターであり、更にリマップ制御部１４０からのリマップ制御信号１４１によりアドレスバスのビット操作を行なうことでアドレス空間のリマップ（再割り当て）を行なう。リマップ制御部１４０は、ＬＣＤコントローラ１２０から完了通知信号としてのフレーム終了通知信号１２１を受け取り、フレーム終了通知信号１２１に応じてリマップ制御信号１４１を生成する。
【００１６】
尚、本実施形態においてはディスプレイ装置（表示装置）を液晶表示パネル（ＬＣＤ）、ディスプレイ・コントローラをＬＣＤコントローラによって実現した構成について述べるが、本発明の実施形態はこれに限られるものではない。例えば、ディスプレイをＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）や有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）等によって実現し、ディスプレイ・コントローラをそれらに対応したもので実現してもよい。
【００１７】
（表示制御システムの動作）
次に、本実施形態に対応する表示制御システムの動作について図２〜４を参照して説明する。図２は、ＶＲＡＭ１３０のメモリマップを模式的に示す図である。
【００１８】
説明を容易にするため、図２(a)に示すように、ＶＲＡＭ１３０は３２ビット・アドレス空間上の０ｘ００１０＿００００から０ｘ００１Ｆ＿ＦＦＦＦに位置し、更に図２(b)に示すように１フレームを６４Ｋバイトとする表示画像領域（記憶領域）を１６面持つものとする。言うまでもなく、これらのアドレス空間およびＶＲＡＭの構成はこれに限るものではない。このように、ＶＲＡＭ１３０は、画像データをそれぞれアドレスと関連づけて記憶し、このアドレスを含むアクセス情報の入力に基づいて、入力されたアクセス情報に含まれるアドレスに関連づけて記憶された画像データへのアクセスを制御する。
【００１９】
まず、初期設定としてＣＰＵ１１０は液晶表示パネル２００に連続する動画として表示する画像をフレーム毎に表示する順番でそれぞれＶＲＡＭ１３０の表示画像領域０から１５に格納する。続いて、ＣＰＵ１１０はＬＣＤコントローラ１２０のＤＭＡ転送等の各種設定を行なう。この際、設定されるＤＭＡ転送の先頭アドレスは、最初に液晶表示パネル２００に表示する画像データを保存したＶＲＡＭ領域を示す必要があるため表示画像領域０の０ｘ００１０＿００００となる。
【００２０】
この状態で、ＬＣＤコントローラ１２０の液晶表示機能を有効にするとＬＣＤコントローラ１２０はＤＭＡ転送を開始し、ＶＲＡＭ１３０の表示画像領域０の先頭番地すなわち０ｘ００１０＿００００から最初に液晶表示パネル２００に表示するフレーム画像を順次読み出す。ここまでの動作は従来動作と同じであり、読み出した画像データに対して液晶表示パネル２００に表示可能なデータフォーマットへのデータ変換およびパレットによる色変換などを実行した後に、順次その変換した画像データを液晶表示パネル２００へ所定のタイミングで制御信号と共に転送する。次にＬＣＤコントローラ１２０は、１フレーム分の画像データを全てＶＲＡＭ領域から読み出し終えると、フレーム終了通知信号１２１により１フレーム分の画像データをＶＲＡＭ領域から読み出し終えたことをリマップ制御部１４０へ通知する。
【００２１】
リマップ制御部１４０は、図３に示すように４ビットの計数手段としてのカウンタ３０２を保持し、フレーム終了通知信号１２１を受信する度毎に、カウンタ制御部３０１の制御に基づいてカウンタ値をカウントアップ（計数）する。図３は、リマップ制御部１４０の機能構成を示したブロック図である。カウントアップのタイミングは、フレーム終了通知信号１２１により１フレーム毎に行っても良く、また予め定めた回数の通知がある毎にカウントアップしても良い。本実施形態においては、１フレーム毎にカウントアップする構成について説明する。リマップ制御部１４０は、カウンタ値を４ビットのリマップ制御信号１４１としてバス制御部１５０に出力する。
【００２２】
バス制御部１５０は、マスタ・デバイスとスレーブ・デバイスを接続するアドレスバス１１１やデータバス１１２等の、バスのセレクターであるが、同時に図４に示すようにＬＣＤコントローラ１２０を含むマスタ・デバイスからのアドレスバスのビット操作を行なう。図４は、バス制御部１５０の行うアドレスバスのビット操作を示した図である。
【００２３】
バス制御部１５０は、ＬＣＤコントローラ１２０（マスタ・デバイス）からアクセス要求のあったアドレス値がＶＲＡＭ１３０の表示画像領域０を指すものである場合、アクセス要求に含まれるアドレス値の、ビット１６からビット１９までの４ビットを、リマップ制御部１４０から受け取ったリマップ制御信号１４１の値で置き換える。ＶＲＡＭ１３０の表示画像領域０以外のアドレス値であった場合、ＬＣＤコントローラ１２０からのアドレス値をそのまま使用する。
【００２４】
これにより、ＬＣＤコントローラ１２０からのＶＲＡＭ１３０の表示画像領域０に対するアドレスは、リマップ制御信号１４１の値が０ｘ０から０ｘＦに変化する毎にＶＲＡＭ１３０の表示画像領域０から１５を順番に指し示すことになる。すなわち、ＶＲＡＭ１３０の表示画像領域０の論理アドレスは、リマップ制御信号１４１の値に応じて表示画像領域０から１５の論理アドレスと同じになる。この様子を図５に模式的に示す。図５は、ＬＣＤコントローラ１２０（マスタ・デバイス）から見て、同一のアドレスで示される領域にアクセスしつつ、取得できる表示画像が順次切り替わっている様子を示している。
【００２５】
以上より、ＬＣＤコントローラ１２０が、最初の１フレーム分の画像データをＶＲＡＭ領域から読み出し終えた後、フレーム終了通知信号１２１により１フレーム分の画像データをＶＲＡＭ領域から読み出し終えたことをリマップ制御部１４０へ通知すると、リマップ制御部１４０のカウンタ値は初期値０から値１にカウントアップされ、バス制御部１５０によりＶＲＡＭ１３０の表示画像領域０の論理アドレスが表示画像領域１の論理アドレスに変更されるため、ＶＲＡＭ１３０の表示画像領域０へのアクセスは表示画像領域１へのアクセスと等価になる。
【００２６】
したがって、ＬＣＤコントローラ１２０は、このままＤＭＡ転送のアドレスを変更することなくＶＲＡＭ１３０の表示画像領域０へのアクセスを繰り返すことで表示画像領域１上に保存された次画面の画像データを読み出すことが可能となる。以降、これを繰り返すことで少なくとも１６面の画像データを連続する動画として液晶表示パネル２００に表示することが可能である。
【００２７】
尚、以上のように、ＣＰＵ１１０はアドレスバスのビット操作に関与しないため、フレームの表示切り替わりの頻度が増えても、ＣＰＵ１１０の処理負担が急激に増加することはない。
【００２８】
＜＜第２実施形態＞＞
第１実施形態において、リマップ制御部１４０はＬＣＤコントローラ１２０からフレーム終了通知信号１２１を１つ受け取るたびにカウンタ３０２の値をカウントアップするが、本実施形態においては、所定数のフレーム終了通知信号１２１を受け取る毎にカウントアップを実行するような構成について説明する。このような構成は、例えば、複数の静止画像のそれぞれを複数フレームに相当する時間で表示するような用途において用いられる。本実施形態におけるシステム構成は、特に明示しない限り図１に示した第１実施形態のものと同様とする。
【００２９】
図６は本実施形態におけるリマップ制御部１４０の機能構成を示したブロック図である。図６に示すように、本実施形態においては、リマップ制御部１４０は、カウンタ制御部６０１、４ビットカウンタ６０２に加えて、カウンタ６０３、保持手段としての比較レジスタ６０４を備えている。４ビットカウンタ６０２は、図３にカウンタ３０２と同様の動作をする。カウンタ６０３は、所定の範囲の値（例えば、０〜９９９等）を循環的に保持する装置であり、ＬＣＤコントローラ１２０からフレーム終了通知信号１２１を受け取る度に、カウント値をカウントアップしてカウンタ制御部６０１に通知する。比較レジスタ６０４は、所定の値を保持する。
【００３０】
カウンタ制御部６０１は、カウンタ６０３からカウント値の通知を受け取ると、その値と比較レジスタ６０４が保持している値とを比較して両者が一致した場合、カウンタ６０２の値をカウントアップして、その値リマップ制御信号１４１としてバス制御部１５０へ通知する。両者が一致しなかった場合、カウンタ制御部６０１は、カウンタ６０２の値を更新せずに、カウンタ６０２に記憶された値をリマップ制御１４１としてバス制御部１５０へ通知する。
【００３１】
このように構成することで、リマップ制御部１４０は、カウンタ６０３の保持可能な値の個数（例えば、０〜９９９の値を保持する場合は１０００個）のフレーム終了通知信号１２１を受け取る度に、カウントアップを実行してリマップ制御信号１４１を出力することができる。
【００３２】
尚、カウンタ制御部６０１は、カウンタ６０３から受け取ったカウント値の値と比較レジスタ６０４が保持している値とを比較して両者が一致した場合、カウンタ６０２の値をカウントアップして、その値リマップ制御信号１４１としてバス制御部１５０へ通知するとともに、カウンタ６０３の値をリセットするような構成にしてもよい。この場合、リマップ制御部１４０は、比較レジスタ６０４の保持する値で示される個数のフレーム終了通知信号１２１を受け取る度に、カウントアップを実行してリマップ制御信号１４１を出力することができる。
【００３３】
＜＜第３実施形態＞＞
第１及び第２実施形態において、リマップ制御部１４０は、一定数（１以上）のフレーム終了通知信号１２１を受け取る度に、リマップ制御信号１４１をカウントアップして出力するが、リマップ制御信号１４１の変化の態様、即ち、アクセス要求に含まれるアドレス値の変換の態様はこれに限られるわけではない。例えば、フレーム終了通知信号１２１の受信に基づいてリマップ制御信号１４１をカウントダウンしたり、一定値ずつ変化させるようにしてもよい。
【００３４】
このような動作を実現する構成について図７を参照して説明する。図７は本実施形態におけるリマップ制御部１４０の機能構成を示したブロック図である。尚、本実施形態におけるシステム構成は、特に明示しない限り図１に示した第１実施形態のものと同様とする。
【００３５】
図７に示すように、本実施形態におけるリマップ制御部１４０は、カウンタ制御部７０１、カウンタ７０２、記憶手段としての画像領域制御レジスタ７０３、リマップ制御信号生成部７０４を備えている。カウンタ制御部７０１、カウンタ７０２の機能は、それぞれ図３におけるカウンタ制御部３０１、カウンタ３０２と同様である。カウンタ７０２は、カウンタ制御部７０１の制御に基づいてカウンタ値をカウントアップし、その値をリマップ制御信号生成部７０４に通知する。
【００３６】
画像領域制御レジスタ７０３は、ＶＲＡＭ１３０内の画像データを読み出すべき順序、或いは、リマップ制御信号生成部７０４がカウンタ７０２の出力する値に基づいてどのようにリマップ制御信号１４１を生成するかを規定するコード値を格納するレジスタである。コード値の値がそれぞれどのような意味を持つかは事前に定義しておくものとする。例えば、コード値１は、カウンタ７０２の出力するビット列をそのままリマップ制御信号とすることを意味する、コード値２は、カウンタ７０２の出力するカウンタ値のビット列をビット反転してリマップ制御信号とすることを意味する、コード値３は、カウンタ７０２の出力するビット列を所定倍にしてリマップ制御信号とすることを意味する、といった形で定義しておく。
【００３７】
リマップ制御信号生成部７０４は、カウンタ７０２からカウンタ値を受け取ると、画像領域制御レジスタ７０３に格納されたコード値を参照し、そのコード値に基づいてカウンタ値に所定の演算を行い、リマップ制御信号１４１を生成する。例えば、コード値２が格納されていた場合は、カウンタ値のビット列をビット反転してリマップ制御信号を生成する。或いは、コード値３が格納されていた場合は、カウンタ値を所定倍（例えば、２倍等）してリマップ制御信号を生成する。そして、生成したリマップ制御信号１４１をバス制御部１５０へ通知する。
【００３８】
以上のような仕組みにより、本実施形態に対応する表示制御システムにおいては、ＶＲＡＭ１３０の表示画像領域の切り替わる順番を、画像領域制御レジスタ７０３に格納されたコード値に基づいて制御することが可能となる。
【００３９】
＜＜第４実施形態＞＞
第１乃至３実施形態においては、説明の簡略化のため、ＶＲＡＭ１３０は、１フレームを６４Ｋバイトとする表示画像領域を１６面持つものとして説明を行ったが、記憶領域のサイズ及び個数はこれに限られるわけではない。例えば、表示する画像情報の内容に応じて変化することもあり得る。
【００４０】
本実施形態においては、ＶＲＡＭ１３０の表示画像領域の論理アドレスの範囲を切り替えることが可能な構成について説明する。本実施形態におけるシステム構成は、図１に示した第１実施形態のものと同様である。また、リマップ制御部１４０の構成は、図７に示した第３実施形態のものと同様である。
【００４１】
図７において、本実施形態における画像領域制御レジスタ７０３は、コード値とともに、或いは、コード値に代えて、ＢＡＳＥビット位置、及び、リマップ制御信号幅（ビット数）というパラメータを格納している。ＢＡＳＥビット位置は、マスタ・デバイスから受け取ったアドレス値を書き換えるビット範囲の、基準となるビット位置である。また、リマップ制御信号幅は、マスタ・デバイスから受け取ったアドレス値を書き換えるビット範囲のビット長である。例えば、ビット１６からビット１９までの４ビットを書き換える場合、ＢＡＳＥビット位置は１６であり、リマップ制御信号幅は４である。以上より、アドレス値を書き換える範囲は、「ＢＡＳＥビット位置」から「ＢＡＳＥビット位置＋リマップ制御信号幅−１」までとなる。
【００４２】
本実施形態において、設定手段としてのリマップ制御信号生成部７０４は、カウンタ７０２よりカウンタ値を受け取ると、画像領域制御レジスタ７０３からＢＡＳＥビット位置、リマップ制御信号幅の値を取得する。コード値が格納されている場合はその値も取得する。リマップ制御信号生成部７０４は、カウンタ値７０２の値に基づいて、リマップ制御信号幅のリマップ制御信号１４１を生成し（コード値を取得した場合はその値に基づいて生成する）、生成したリマップ制御信号１４１を、ＢＡＳＥビット位置とともに、バス制御部１５０へ送出する。
【００４３】
バス制御部１５０は、受け取ったリマップ制御信号１４１、ＢＡＳＥビット位置に基づいて、マスタ・デバイスからのアドレスバスのビット操作を行う。図８は、バス制御部１５０の行うアドレスバスのビット操作を示した図である。
【００４４】
バス制御部１５０は、ＬＣＤコントローラ１２０（マスタ・デバイス）からアクセス要求のあったアドレス値がＶＲＡＭ１３０の表示画像領域０を指すものである場合、アクセス要求に含まれるアドレス値の、「ＢＡＳＥビット位置」で示されるビットから「ＢＡＳＥビット位置＋リマップ制御信号幅−１」で示されるビットまでのビットを、リマップ制御部１４０から受け取ったリマップ制御信号１４１の値で置き換える。ＶＲＡＭ１３０の表示画像領域０以外のアドレス値であった場合、ＬＣＤコントローラ１２０からのアドレス値をそのまま使用する。
【００４５】
以上のように、本実施形態の構成においては、本実施形態に対応する表示制御システムにおいては、ＶＲＡＭ１３０の表示画像領域の論理アドレスの範囲を、画像領域制御レジスタ７０３に格納されたＢＡＳＥビット位置、リマップ制御信号幅に基づいて切り替えることが可能となる。
【図面の簡単な説明】
【００４６】
【図１】第１〜４実施形態に対応する表示制御システムを組み込んだシステムの一様態を示す図である。
【図２】ＶＲＡＭ１３０のメモリマップを模式的に示す図である。
【図３】第１実施形態におけるリマップ制御部の機能構成を示したブロック図である。
【図４】第１〜３実施形態におけるバス制御部の行うアドレスバスのビット操作を示した図である。
【図５】マスタ・デバイスから見て、同一のアドレスで示される領域にアクセスしつつ、取得できる表示画像が順次切り替わっている様子を示した図である。
【図６】第２実施形態におけるリマップ制御部の機能構成を示したブロック図である。
【図７】第３、４実施形態におけるリマップ制御部の機能構成を示したブロック図である。
【図８】第４実施形態におけるバス制御部の行うアドレスバスのビット操作を示した図である。
【図９】従来の表示制御システムを組み込んだシステムを示した図である。
【図１０】従来の構成におけるデータ読み出しの態様を示した図である。
【図１】
2006343502.tif 000003
【図２】
2006343502.tif 000004
【図３】
2006343502.tif 000005
【図４】
2006343502.tif 000006
【図５】
2006343502.tif 000007
【図６】
2006343502.tif 000008
【図７】
2006343502.tif 000009
【図８】
2006343502.tif 000010
【図９】
2006343502.tif 000011
【図１０】
2006343502.tif 000012