(57)【要約】【課題】プラスチック基板の熱膨張による整列誤差を最小化する。【解決手段】第１間隔Ｌを有する複数のゲート電極を含むゲート線121を、熱膨張率を有する基板上に形成する段階；ゲート線121上にゲート絶縁膜140及び半導体層150,160を形成する段階；半導体層150,160を第１間隔Ｌと異なる第２間隔Ｌ＋αを有する半導体用マスクでパターニングし、複数の半導体部材154,164を形成する段階、半導体部材154,164及びゲート絶縁膜140上にソース電極を含むデータ線171及びソース電極と対向するドレイン電極175を形成する段階；ドレイン電極と接続されている画素電極を形成する段階；を含む。【選択図】図１２Ｃ
2006279049.tif 000002
【特許請求の範囲】
【請求項１】
第１間隔を有する複数のゲート電極を含むゲート線を、熱膨張率を有する基板上に形成する段階と、
前記ゲート線上にゲート絶縁膜及び半導体層を形成する段階と、
前記半導体層を前記第１間隔と異なる第２間隔を有する半導体用マスクでパターニングし、複数の半導体部材を形成する段階と、
前記半導体部材及びゲート絶縁膜上にソース電極を含むデータ線及び前記ソース電極と対向するドレイン電極を形成する段階と、
前記ドレイン電極と接続されている画素電極を形成する段階と、
を含む薄膜トランジスタ表示板の製造方法。
【請求項２】
前記第２間隔は、前記第１間隔と前記基板の熱膨張率によって変化する間隔との和である、請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項３】
前記第２間隔は前記第１間隔より１００乃至５００ｐｐｍ広い、請求項１または２に記載の薄膜トランジスタ表示板の製造方法。
【請求項４】
前記半導体部材を形成する段階は、前記半導体層をパターニングすることにより、前記半導体部材を島状に形成する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項５】
前記ゲート線を形成する段階の前に、前記基板の上部及び下部のうちの少なくとも一つに基板保護膜を形成する段階をさらに含む、請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項６】
前記画素電極を形成する段階の前に、絶縁物質からなる保護膜を形成する段階をさらに含む、請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項７】
前記保護膜を形成する段階は、無機物質からなる第１保護膜を形成する段階及び有機物質からなる第２保護膜を形成する段階を含む、請求項６に記載の薄膜トランジスタ表示板の製造方法。
【請求項８】
前記ゲート絶縁膜及び半導体層を形成する段階の後に、不純物がドーピングされている非晶質ケイ素からなる抵抗性接触層を形成する段階を連続的に遂行する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項９】
前記画素電極を形成する段階の前に、カラーフィルタを形成する段階をさらに含む、請求項１に記載の薄膜トランジスタ表示板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ表示板の製造方法に関し、より詳しくは、プラスチック基板を含む薄膜トランジスタ表示板の製造方法に関する。
【背景技術】
【０００２】
現在、広く使用されている平板表示装置のうちの代表的なものが液晶表示装置及び有機発光表示素子である。
液晶表示装置は、一般に、電界生成電極と偏光板が具備された一対の表示板の間に位置した液晶層を含む。電界生成電極は、液晶層に電界を生成し、このような電界の強さが変化することによって、液晶分子の配列が変化する。例えば、電界が印加された状態で液晶層の液晶分子はその配列を変化させ、液晶層を透過する光を偏光させる。ここに偏光フィルタを適切に配置すれば、偏光フィルタが偏光された光を遮断して暗い領域を形成することによって、所望の映像を表示する。
【０００３】
有機発光表示装置は、正孔注入電極（アノード）と電子注入電極（カソード）とこれらの間に形成されている有機発光層を含み、アノードから注入される正孔とカソードから注入される電子が有機発光層で再結合して消滅しながら発光する自発光型表示装置である。
しかし、このような液晶表示装置または有機発光表示装置は、重くて破損しやすいガラス基板を使用するため、携帯性及び大画面表示に限界がある。
【０００４】
従って、近来、重量が軽く、衝撃に強いだけでなく、プラスチックなどの可撓性基板を使用する表示装置が開発されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
既存のガラス基板の代わりに柔軟性のあるプラスチック基板を利用することによって、携帯性、安全性及び軽量性等で既存のガラス基板に比べて多くの利点を有することができる。また、工程的な側面においても、プラスチック基板は蒸着またはプリンティングによって製作が可能であるので、製造費用を低くすることができ、既存のシート単位の工程とは異なって、ロール・トゥ・ロール工程によって表示装置を製作することができるので、大量生産による低費用の表示装置を製造することができる。
【０００６】
しかし、プラスチック基板は熱に弱いため、高温段階で容易に膨脹するという問題点がある。従って、プラスチック基板の製造工程では、膨脹に起因したパターン間の整列誤差が発生する。
本発明は上記問題点を解決するためのものであって、本発明の目的は、プラスチック基板の熱膨張による整列誤差を最小化することができる薄膜トランジスタ表示板の製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明１は、下記の段階を含む薄膜トランジスタ表示板の製造方法を提供する。
・第１間隔を有する複数のゲート電極を含むゲート線を、熱膨張率を有する基板上に形成する段階、
・前記ゲート線上にゲート絶縁膜及び半導体層を形成する段階、
・前記半導体層を前記第１間隔と異なる第２間隔を有する半導体用マスクでパターニングし、複数の半導体部材を形成する段階、
・前記半導体部材及びゲート絶縁膜上にソース電極を含むデータ線及び前記ソース電極と対向するドレイン電極を形成する段階、
・前記ドレイン電極と接続されている画素電極を形成する段階。
【０００８】
この発明によれば、基板の熱膨張率を考慮してパターンの間の間隔を調節したマスクを利用してパターニングすることによって、下部パターンと上部パターンの整列誤差を最小化することができる。
本発明２は、発明１において、前記第２間隔が、前記第１間隔と前記基板の熱膨張率によって変化する間隔との和である薄膜トランジスタ表示板の製造方法を提供する。
【０００９】
本発明３は、前記発明１または２において、前記第２間隔が前記第１間隔より１００乃至５００ｐｐｍ広い薄膜トランジスタ表示板の製造方法を提供する。
本発明４は、前記発明１において、前記半導体部材を形成する段階が、前記半導体層をパターニングすることにより、前記半導体部材を島状に形成する薄膜トランジスタ表示板の製造方法を提供する。
【００１０】
本発明５は、前記発明１において、前記ゲート線を形成する段階の前に、前記基板の上部及び下部のうちの少なくとも一つに基板保護膜を形成する段階をさらに含む、薄膜トランジスタ表示板の製造方法を提供する。
基板保護膜は、外部からの酸素や水分などの通過を防ぐ役割を果たす。
本発明６は、前記発明１において、前記画素電極を形成する段階の前に、絶縁物質からなる保護膜を形成する段階を含む薄膜トランジスタ表示板の製造方法を提供する。
【００１１】
本発明７は、前記発明６において、前記保護膜を形成する段階が、無機物質からなる第１保護膜を形成する段階及び有機物質からなる第２保護膜を形成する段階を含む、薄膜トランジスタ表示板の製造方法を提供する。
本発明８は、前記発明１において、前記ゲート絶縁膜及び半導体層を形成する段階の後に、不純物がドーピングされている非晶質ケイ素からなる抵抗性接触層を形成する段階を連続的に遂行する薄膜トランジスタ表示板の製造方法を提供する。
【００１２】
本発明９は、前記発明１において、前記画素電極を形成する段階の前に、カラーフィルタを形成する段階をさらに含む、薄膜トランジスタ表示板の製造方法を提供する。
【発明の効果】
【００１３】
本発明を用いれば、プラスチック基板の熱膨張による整列誤差を低減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付した図面を参照して、本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異な形態に実現でき、ここで説明する実施形態に限定されない。
図面において、複数の層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似する部分については同一の図面符号を付した。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時には、中間に他の部分がないことを意味する。
＜実施形態１＞
まず、図１及び図２を参照して、本発明の一実施形態による薄膜トランジスタ表示板について詳細に説明する。
【００１５】
本実施形態による薄膜トランジスタ表示板は、基板１１０の下部及び上部に酸化ケイ素（ＳｉＯ2）または窒化ケイ素（ＳｉＮx）のような無機物質または有機物質などからなる基板保護膜１１１ａ、１１１ｂが設けられている。
基板１１０は、例えば、ポリアクリレート、ポリエチレンエーテルフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリアリレート、ポリエーテルイミド、ポリエーテルスルホンまたはポリイミドなどより選択された１種または２種以上のプラスチック素材からなり、２つ以上の層が重畳することができる。
【００１６】
基板保護膜１１１ａ、１１１ｂは、外部から酸素または水分が流入することを防止する役割を果たし、プラスチック基板１１０の下部及び上部に全て形成することが好ましいが、下部及び上部のうちのいずれか一つにだけ形成することもでき、場合によって省略することもできる。
基板保護膜１１１ｂ上にはゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は横方向に延在しており、各ゲート線１２１の一部は、複数のゲート電極１２４、拡張部１２７、及び外部回路の接続のために拡張された幅を有するゲート線の端部１２９を含む。
【００１７】
ゲート線１２１は、物理的性質が異なる二つの膜、つまり、下部膜１２１ｐとその上の上部膜１２１ｑを含む。下部膜１２１ｐはゲート信号の遅延や電圧降下を減らすことができるように低い比抵抗の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属からなる。これとは異なって、上部膜１２１ｑは他の物質、特にＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との物理的、化学的、電気的接触特性に優れた物質、例えば、モリブデン（Ｍｏ）、モリブデン合金[例:モリブデン−タングステン（ＭｏＷ）合金]、クロム（Ｃｒ）などからなる。下部膜１２１ｐと上部膜１２１ｑの組み合わせの例としては、アルミニウム（アルミニウム合金）/モリブデン（モリブデン合金）がある。図２において、ゲート電極１２４の下部膜と上部膜は各々図面符号１２４ｐ、１２４ｑに、拡張部１２７の下部膜と上部膜は各々図面符号１２７ｐ、１２７ｑに、ゲート線の端部１２９の下部膜と上部膜は１２９ｐ、１２９ｑで示している。
【００１８】
ゲート線１２４の側面は傾斜しており、その傾斜角は基板１１０の表面に対して約３０乃至８０°をなす。
ゲート線１２１上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上部には、水素化非晶質シリコンなどからなる島状半導体部材１５４が形成されている。
【００１９】
島状半導体部材１５４の上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質ケイ素などの物質からなる島状抵抗性接触部材１６３、１６５が形成されている。島状抵抗性接触部材１６３、１６５は対をなして島状半導体部材１５４上に設けられている。島状抵抗性接触部材１６３、１６５は、島状半導体部材１５４とその上部のソース電極１７３及びドレイン電極１７５の間に存在し、接触抵抗を低くする役割を果たす。
【００２０】
島状半導体部材１５４と島状抵抗性接触部材１６３、１６５の側面も傾斜しており、傾斜角は基板１１０に対して３０乃至８０゜である。
抵抗性接触部材１６３、１６５及びゲート絶縁膜１４０上には、各々複数のデータ線１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体１７７が形成されている。
【００２１】
データ線１７１は、縦方向に延在してゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は、外部回路の接続のために拡張された幅を有するゲート線の端部１７９、及びドレイン電極１７５に向かって延在した複数の分岐がソース電極１７３を含む。一対のソース電極１７３とドレイン電極１７５は互いに分離されており、ゲート電極１２４に対して互いに反対側に位置している。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、島状半導体層１５４と共に薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルは、ソース電極１７３とドレイン電極１７５の間の島状半導体層１５４に形成される。
【００２２】
ストレージキャパシタ用導電体１７７は、ゲート線１２１の拡張部１２７と重畳している。
ソース電極１７３を含むデータ線１７１及びドレイン電極１７５は、クロム（Ｃｒ）、アルミニウム（Ａｌ）またはモリブデン（Ｍｏ）などからなる単一層、二重層または三重層に形成できる。このうち、三重層に形成する場合、第１金属層１７１ｐ、１７３ｐ、１７５ｐ、１７７ｐは、下部層との接着性が優れて、半導体層をなすケイ素への拡散を防止する金属にて形成し、第３金属層１７１ｒ、１７３ｒ、１７５ｒ、１７７ｒは、ＩＴＯまたはＩＺＯ接着性に優れた金属にて形成される。好ましくは、モリブデン（Ｍｏ）を含む第１金属層１７１ｐ、１７３ｐ、１７５ｐ、１７７ｐ、アルミニウム（Ａｌ）を含む第２金属層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、及びモリブデン（Ｍｏ）を含む第３金属層１７１ｒ、１７３ｒ、１７５ｒ、１７７ｒが順次に形成されることができる。
【００２３】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７もゲート線１２１と同様に、その側面が基板１１０に対して約３０乃至８０゜の角度で各々傾斜している。
島状抵抗性接触部材１６３、１６５は、島状半導体層１５４とその上部のソース電極１７３及びドレイン電極１７５の間に存在し、接触抵抗を低くする役割を果たす。
【００２４】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７上には、保護膜１８０ｐ、１８０ｑが形成されている。
保護膜１８０ｐ、１８０ｑは、窒化ケイ素（ＳｉＮｘ）などからなる下部保護膜１８０ｐと、有機物質からなる上部保護膜１８０ｑが形成されている。下部保護膜１８０ｐは約５００乃至２０００Åの厚さに形成されており、上部保護膜１８０ｑは約２乃至３．５μｍの厚さに形成されている。有機物質からなる上部保護膜１８０ｑは、データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７と上部膜との整列誤差を相殺してクロス・トークが発生することを防止する。
【００２５】
保護膜１８０ｐ、１８０ｑには、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、ゲート線の端部１２９及びデータ線の端部１７９を各々露出させる複数の接触孔１８５、１８７、１８１、１８２が形成されている。
保護膜１８０ｐ、１８０ｑ上には、ＩＴＯまたはＩＺＯからなる複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されている。
【００２６】
画素電極１９０は、接触孔１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７と各々物理的・電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受け、ストレージキャパシタ用導電体１７７にデータ電圧を伝達する。
データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、液晶層の液晶分子を再配列させる。
【００２７】
接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線の端部１２９とデータ線の端部１７９に各々接続される。接触補助部材８１、８２は、ゲート線の端部１２９またはデータ線の端部１７９と駆動集積回路のような外部装置との接着性を補完し、これらを保護する。
以下、図３乃至図８Ｂを参照して、本発明の一実施形態による薄膜トランジスタ表示板の製造方法について説明する。
【００２８】
プラスチック素材からなる基板１１０は、ポリアクリレート、ポリエチレンエーテルフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリアリレート、ポリエーテルイミド、ポリエーテルスルホンまたはポリイミド等より選択された１種または２種以上などからなり、２つ以上の層を重畳して形成することもできる。
図３に示したように、基板１１０の下部及び上部に基板保護膜１１１ａ、１１１ｂを形成する。基板保護膜１１１ａ、１１１ｂは、例えば酸化ケイ素（ＳｉＯ2）または窒化ケイ素（ＳｉＮx）を化学気相蒸着方法によって形成する。基板保護膜１１１ａ、１１１ｂは、プラスチック基板１１０の下部及び上部の両方に形成することが好ましいが、下部及び上部のうちのいずれか一つにだけ形成することもでき、場合によっては省略することもできる。基板保護膜１１１ａ、１１１ｂは、外部からの酸素または水分等の通過を防ぐ役割を果たす。
【００２９】
次に、図４Ａ及び図４Ｂに示したように、基板保護膜１１１ｂ上にゲート電極１２４、拡張部１２７及び外部回路接続部であるゲート線の端部１２９を含むゲート線１２１を形成する。
ゲート電極１２４、複数の拡張部１２７及びゲート線の端部１２９を含むゲート線１２１は、単一層または二重層に形成することができ、本実施形態ではアルミニウム（Ａｌ）またはアルミニウムにネオジム（Ｎｄ）が所定量添加されたアルミニウム合金（Ａｌ‐Ｎｄ）を含む下部金属層１２４ｐ、１２７ｐ、１２９ｐ、及びモリブデン（Ｍｏ）を含む上部金属層１２４ｑ、１２７ｑ、１２９ｑからなる二重層に形成する。
【００３０】
下部金属層及び上部金属層は、ｃｏ−スパッタリング（Ｃｏ-ｓｐｕｔｔｅｒｉｎｇ）によって形成する。ｃｏ−スパッタリングのターゲットとしては、例えば、アルミニウム（Ａｌ）にネオジム（Ｎｄ）が所定量添加されたアルミニウム合金（Ａｌ-Ｎｄ）とモリブデン（Ｍｏ）を用いる。
初期にモリブデン合金ターゲットにはパワーを印加せず、アルミニウム合金ターゲットにだけパワーを印加して、基板１１０上にアルミニウムまたはアルミニウム合金からなる下部金属層を形成する。この場合、約２、５００Å程度の厚さを有することが好ましい。
【００３１】
次に、アルミニウム合金ターゲットに印加されるパワーをオフした後、モリブデンに印加されるパワーを印加して上部金属層を形成する。
その後、下部金属層及び上部金属層を一度にエッチングして、複数のゲート電極１２４、複数の拡張部１２７及び外部回路接続部であるゲート線の端部１２９を含むゲート線１２１を完成する。
【００３２】
次に、図５に示したように、ゲート電極１２４、複数の拡張部１２７及びゲート線の端部１２９を含むゲート線１２１の全面を覆うように、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯ2）を蒸着してゲート絶縁膜１４０を形成する。
次いで、ゲート絶縁膜１４０上に真性非晶質シリコン層（ｉｎｔｒｉｎｓｉｃ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）１５０と、不純物がドーピングされた非晶質シリコン層（ｅｘｔｒｉｎｓｉｃ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）１６０を連続して積層する。
【００３３】
ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物がドーピングされた非晶質シリコン層１６０は約１１０乃至１８０℃、好ましくは、約１５０℃の温度で、各々約２、０００乃至５、０００Å、１０００乃至３５００Å及び２００乃至１０００Åの厚さに形成する。
この段階で、プラスチック素材からなる基板１１０は熱膨張する。プラスチック基板は素材によって多少差はあるが、一般に、約５０ｐｐｍ/Ｋ乃至６０ｐｐｍ/Ｋの熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ、ＣＴＥ）を有する。従って、基板１１０は前記ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物がドーピングされた非晶質シリコン層１６０の形成段階で膨脹する。
【００３４】
このような基板１１０の膨脹によって、基板１１０の上部に形成されているゲート電極１２４、複数の拡張部１２７及びゲート線の端部１２９を含むゲート線１２１も本来の位置からずれるようになる。
そうすると、本来のゲート電極１２４の位置を基準として真性非晶質シリコン層１５０、不純物がドーピングされた非晶質シリコン層１６０をエッチングし、複数の島状半導体部材１５４及び抵抗性接触部材１６４を含む半導体パターンを形成すると、ゲート電極１２４と島状半導体部材１５４及び抵抗性接触部材１６４との整列誤差が大きくなって、正確な位置に薄膜トランジスタのチャンネルを形成することが難しい。
【００３５】
図１２は、基板の熱膨張によって、下部のゲート電極１２４と上部の島状半導体部材１５４及び抵抗性接触部材１６４の間に発生する整列誤差を示す模式図である。
図１２Ａは、熱膨張率が極めてわずかであるガラス基板上に、複数のゲート電極１２４を含むゲート線１２１と半導体パターンを順次に形成した場合、隣接するゲート電極１２４、１２４’と隣接する島状半導体部材１５４、１５４’の間に正確に整列された状態を示す。
【００３６】
具体的には、所定間隔Ｌを有するゲート用マスクを利用してゲート電極１２４，１２４’を含むゲート線１２１を形成した後、前記ゲート電極の中心部の間隔Ｌと同一の間隔Ｌを有する半導体用マスクを利用して島状半導体部材１５４、１５４’を形成する。この場合、基板の熱膨張によるゲート線１２１の位置変化がないため、ゲート電極１２４、１２４’の中心部と島状半導体部材１５４、１５４’の中心部とが一致して正確な整列が行われる。
【００３７】
これに対し、図１２Ｂは、約４０ｐｐｍ/Ｋ乃至５０ｐｐｍ/Ｋの熱膨張率を有するプラスチック素材の基板上にゲート線１２１と半導体パターンを順次に形成した場合、隣接するゲート電極１２４、１２４’と隣接する島状半導体部材１５４、１５４’との間に整列誤差が発生した状態を示す。
まず、上記と同様に、所定間隔Ｌを有するゲート用マスクを利用し、ゲート電極１２４，１２４’を含むゲート線１２１を形成する。次に、約１１０乃至１８０℃でゲート絶縁膜１４０、真性非晶質シリコン層１５０及び不純物がドーピングされた非晶質シリコン層１６０を形成する場合、基板が膨脹しながら前記基板上に形成されているゲート線１２１の位置も変化して、隣接するゲート電極１２４、１２４’の中心部の間隔が、間隔Ｌから間隔Ｌ＋αに広がる。従って、本来のゲート電極の中心部と同一の間隔Ｌを有する半導体用マスクを利用して島状半導体部材１５４、１５４’を形成する場合、隣接するゲート電極１２４、１２４’の中心部の間の間隔Ｌ＋αと、隣接する島状半導体部材１５４、１５４’の中心部の間の間隔Ｌが一致しないため、整列誤差が発生する。
【００３８】
従って、本発明では、前記整列誤差を最小化するために、基板の熱膨張率だけ間隔を広げたマスクパターンを利用して島状半導体部材１５４、１５４’を形成する。
図１２Ｃは、本発明によるパターン形成方法を示す。
まず、所定間隔Ｌを有するゲート用マスクを利用してゲート線１２１、ゲート電極１２４，１２４’を形成する。次に、約１１０乃至１８０℃でゲート絶縁膜１４０及び真性非晶質シリコン層１５０を形成する場合、基板が所定比率で膨脹するとき前記基板上に形成されているゲート線１２１の位置も変化して、隣接するゲート電極１２４、１２４’の間の間隔Ｌが間隔Ｌ＋αに広がる。次いで、前記ゲート電極１２４，１２４’の中心部の間隔Ｌに基板の熱膨張率を考慮した間隔αを加えた間隔Ｌ＋αのパターンを含んだ半導体用マスクを利用して、各ゲート電極１２４，１２４’上に、島状半導体部材１５４，１５４’を含む半導体パターンをそれぞれ形成する。この場合、基板の熱膨張によるゲート線１２１の位置変化を考慮したので、ゲート電極１２４、１２４’の中心部と半導体パターン１５４、１５４’の中心部とが一致して、正確な整列が行われる。一般に、プラスチック素材からなる基板の熱膨張率を考慮する場合、前記広くなる間隔αは、約１００乃至５００ｐｐｍである。
【００３９】
これによって、図６Ａ及び図６Ｂに示したように、ゲート電極１２４上に正確に整列された島状半導体部材１５４及び抵抗性接触部材１６４が形成される。
次に、図７Ａ及び図７Ｂ示したように、ゲート絶縁膜１４０及び抵抗性接触部材１６４上にスパッタリングなどの方法によって金属層を形成する。金属層は単一層、二重層または三重層に形成できるが、本実施形態では、モリブデン（Ｍｏ）を含む第１金属層１７１ｐ、１７３ｐ、１７５ｐ、１７７ｐ、１７９ｐ、アルミニウム（Ａｌ）を含む第２金属層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑ、及びモリブデン（Ｍｏ）を含む第３金属層１７１ｒ、１７３ｒ、１７５ｒ、１７７ｒ、１７９ｒを順次に形成する。第１金属層１７１ｐ、１７３ｐ、１７５ｐ、１７７ｐ、１７９ｐ、第２金属層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑ、及び第３金属層１７１ｒ、１７３ｒ、１７５ｒ、１７７ｒ、１７９ｒを全て合せて約３０００Å程度の厚さに形成する。
【００４０】
次に、前記金属層をエッチング液で一度に写真エッチングして、ソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９を形成する。
次に、ソース電極１７３及びドレイン電極１７５の間の抵抗性接触部材１６４を乾式エッチングして島状抵抗性接触部材１６３、１６５として形成する。
【００４１】
次いで、図８Ａ及び図８Ｂに示したように、ソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９を覆う保護膜１８０ｐ、１８０ｑを形成する。
保護膜１８０ｐ、１８０ｑは、窒化ケイ素（ＳｉＮｘ）などからなる下部保護膜１８０ｐと、ポリイミド（ｐｏｌｙｉｍｉｄｅ）などの有機物質からなる上部保護膜１８０ｑを含む二重層に形成する。この場合、下部保護膜１８０ｐは約５００乃至２０００Åの厚さに形成し、上部保護膜１８０ｑは約２乃至３．５μｍの厚さに形成する。
【００４２】
次に、下部保護膜１８０ｐと上部保護膜１８０ｑ内に、マスクを利用した写真エッチング工程によって、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、ゲート線の端部１２９及びデータ線の端部１７９を各々露出させる接触孔１８５、１８７、１８１、１８２を形成する。
最後に、図１及び図２に示したように、ドレイン電極１７５と接触孔１８５を通じて接続される画素電極１９０と接触補助部材８１、８２などを保護膜１８０上に形成する。
【００４３】
上述のように、下部保護膜１８０ｐと有機物質からなる上部保護膜１８０ｑを含む２層の保護膜を形成することによって、ソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９と、以後に形成されるＩＴＯまたはＩＺＯからなる画素電極１９０及び接触補助部材８１、８２との整列誤差を相殺して、クロス・トークを防止することができる。
＜実施形態２＞
まず、図９Ａ及び図９Ｂを参照して、本発明の一実施形態による薄膜トランジスタ表示板について詳細に説明する。
【００４４】
図９Ａ及び９Ｂに示したように、本実施形態による液晶表示装置用薄膜トランジスタ表示板の層状構造は、ほとんど図１及び図２に示した液晶表示装置用薄膜トランジスタ表示板の層状構造と同一である。
つまり、プラスチック基板１１０上に複数のゲート電極１２４、複数の突出部１２７及び複数の端部１２９を各々含む複数のゲート線１２１が形成されており、その上にゲート絶縁膜１４０、複数の島状半導体部材１５４、複数の島状抵抗性接触部材１６３、１６５が順次に形成されている。島状抵抗性接触部材１６３、１６５及びゲート絶縁膜１４０上には、複数のソース電極１７３を含む複数のデータ線１７１、複数のドレイン電極１７５及びストレージキャパシタ用導電体１７７が形成されており、その上に下部及び上部保護膜１８０ｐ、１８０ｑが形成されている。次いで、下部及び上部保護膜１８０ｐ、１８０ｑ及び/またはゲート絶縁膜１４０には複数の接触孔１８１、１８２、１８５、１８７が形成されており、上部保護膜１８０ｑ上には複数の画素電極１９０と複数の接触補助部材８１、８２が形成されている。
【００４５】
しかし、下部保護膜１８０ｐ上にはカラーフィルタ２３０が形成されている。カラーフィルタ２３０はデータ線１７１によって区画される画素列に沿ってデータ線１７１と並んでいる方向に長く延在している。カラーフィルタ２３０は赤色、緑色及び青色のうちのいずれか一つの色相を表現することができる。下部保護膜１８０ｐはカラーフィルタ２３０の顔料が半導体層１５４に流入することを防止する。
【００４６】
ここで、カラーフィルタ２３０は、外部回路と接合されるゲート線の端部１２９及びデータ線の端部１７９には形成しない。そして、これらカラーフィルタ２３０の周縁はデータ線１７１上部で重畳しており、このようにカラーフィルタ２３０の周縁を重畳して形成することによって、画素領域の間で漏洩される光を遮断する機能を有し、データ線１７１上部で互いに隣接するカラーフィルタ２３０を共に重畳して配置することもでき、互いに重畳する周縁部は、液晶分子の配列が歪曲されることを防止するための平坦化のために、データ線１７１の間に位置する中央部より薄い厚さを有することが好ましい。
【００４７】
カラーフィルタ２３０上の上部保護膜１８０ｑは、カラーフィルタ２３０の顔料が画素電極１９０に流入することを防止し、省略することができる。
以下、図３乃至図７Ｂ及び図１０Ａ乃至図１１Ｂを参照して、図９Ａ及び図９Ｂに示した本発明の他の一実施形態による薄膜トランジスタ表示板の製造方法について詳細に説明する。
【００４８】
まず、図３乃至図７Ｂに示したように、プラスチック素材からなるプラスチック基板１１０上に、複数のゲート電極１２４、複数の突出部１２７及び複数の端部１２９を各々含む複数のゲート線１２１を形成し、その上にゲート絶縁膜１４０を形成する。次に、上述の実施形態と同一に、複数の島状半導体部材１５４及び複数の島状抵抗性接触部材１６３、１６５を形成し、その上に複数のソース電極１７３を含む複数のデータ線１７１、複数のドレイン電極１７５及びストレージキャパシタ用導電体１７７を形成する。
【００４９】
次いで、図１０Ａ及び図１０Ｂに示したように、ソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、データ線の端部１７９及びゲート絶縁膜１４０を覆う下部保護膜１８０ｐを形成する。
次に、下部保護膜１８０ｐ上に赤色、緑色及び青色顔料を含む感光性有機物質を各々順次に塗布し、それぞれの写真工程によって赤色、緑色及び青色のカラーフィルタ２３０を順次に形成する。
【００５０】
カラーフィルタ２３０を形成する時、ドレイン電極１７５及びストレージキャパシタ用導電体１７７と対応する部分に開口部２３５、２３７を形成する。
カラーフィルタ２３０上にポリイミドなどの有機物質からなる上部保護膜１８０ｑを形成する。
次に、図１１Ａ及び図１１Ｂに示したように、下部及び上部保護膜１８０ｐ、１８０ｑを、マスクを利用した写真エッチング工程によってゲート絶縁膜１４０と共にパターニングし、複数の接触孔１８１、１８２、１８５、１８７を形成する。
【００５１】
最後に、図９Ａ及び図９Ｂに示したように、上部層間絶縁膜８０２上にドレイン電極１７５と接触孔１８５を通じて接続される画素電極１９０と接触補助部材８１、８２などを形成する。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるわけではなく、添付した請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施形態による薄膜トランジスタ表示板の構造を示した配置図である。
【図２】図１の薄膜トランジスタ表示板をＩＩ-ＩＩ’線に沿って切断した断面図である。
【図３】本発明の実施形態による薄膜トランジスタ表示板の製造方法で第１段階を示した断面図である。
【図４Ａ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である（平面図１）。
【図４Ｂ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である（断面図１）。
【図５】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である（断面図２）。
【図６Ａ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である（平面図２）。
【図６Ｂ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である（断面図３）。
【図７Ａ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である（平面図３）。
【図７Ｂ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である（断面図４）。
【図８Ａ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である（平面図４）。
【図８Ｂ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である（断面図５）。
【図９Ａ】本発明の他の一実施形態による薄膜トランジスタ表示板の構造を示した配置図である。
【図９Ｂ】図９ＡのＩＸｂ-ＩＸｂ’線に沿って切断した断面図である。
【図１０Ａ】本発明の他の一実施形態による薄膜トランジスタ表示板の構造を示した配置図である。
【図１０Ｂ】図１０ＡのＸｂ-Ｘｂ’線に沿って切断した断面図である。
【図１１Ａ】本発明の他の一実施形態による薄膜トランジスタ表示板の構造を示した配置図である。
【図１１Ｂ】図１１ＡのＸＩｂ-ＸＩｂ’線に沿って切断した断面図である。
【図１２Ａ】プラスチック基板の熱膨張による上部パターンの整列を示した模式図である（整列している場合）。
【図１２Ｂ】プラスチック基板の熱膨張による上部パターンの整列を示した模式図である（配列誤差が生じている場合）。
【図１２Ｃ】プラスチック基板の熱膨張による上部パターンの整列を示した模式図である（本発明の場合）。
【符号の説明】
【００５３】
１１０  基板
１１１ａ、１１１ｂ  基板保護膜
１２１  ゲート線
１２４  ゲート電極
１２７  複数の拡張部
１２９  ゲート線の端部
１４０  ゲート絶縁膜
１５０  真性非晶質シリコン層
１５４  島状半導体部材
１６０  不純物非晶質シリコン層
１６４  島状抵抗性接触部材
１７１  データ線
１７３  ソース電極
１７５  ドレイン電極
１７７  ストレージキャパシタ用導電体
１７９  データ線の端部
１８０  保護膜
１８１、１８２  接触孔
１９０  画素電極
８１、８２  接触補助部材
【図１】
2006279049.tif 000003
【図２】
2006279049.tif 000004
【図３】
2006279049.tif 000005
【図４Ａ】
2006279049.tif 000006
【図４Ｂ】
2006279049.tif 000007
【図５】
2006279049.tif 000008
【図６Ａ】
2006279049.tif 000009
【図６Ｂ】
2006279049.tif 000010
【図７Ａ】
2006279049.tif 000011
【図７Ｂ】
2006279049.tif 000012
【図８Ａ】
2006279049.tif 000013
【図８Ｂ】
2006279049.tif 000014
【図９Ａ】
2006279049.tif 000015
【図９Ｂ】
2006279049.tif 000016
【図１０Ａ】
2006279049.tif 000017
【図１０Ｂ】
2006279049.tif 000018
【図１１Ａ】
2006279049.tif 000019
【図１１Ｂ】
2006279049.tif 000020
【図１２Ａ】
2006279049.tif 000021
【図１２Ｂ】
2006279049.tif 000022
【図１２Ｃ】
2006279049.tif 000023