(57)【要約】      （修正有）【課題】ノーマル解像度表示モードとハーフ解像度表示モードをサポートするデュアル解像度回路を開示する。【解決手段】デュアル解像度回路３００では、カスケード接続されたシフトレジスタ３３０は、スタートパルスに応じて中間走査信号を発生させるようにクロック信号のグループによって制御される。ノーマル走査モード及びリバース走査モードを制御するノーマル／リバース走査スイッチ３５０は、１つのシフトレジスタから別のシフトレジスタに中間走査信号をフィードバックする。デュアル解像度スイッチ３７０は、論理ゲートへの中間走査信号の信号経路を切り換える。論理ゲートは、イネーブル信号と中間走査信号の論理演算を実行し、デュアル解像度表示モードで用いられる最終的な走査信号を発生させる。【選択図】図３
2006317929.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイ装置のデュアル解像度表示モードをサポートするデュアル解像度回路であって、
スタートパルスと少なくとも4つのクロック信号とを受信し、複数の中間走査信号を発生させるシフトレジスタ部と、
前記複数の中間走査信号の信号経路を切り換えるために、解像度モード制御信号によって制御されるデュアル解像度スイッチと、
前記デュアル解像度表示モードを実行する複数の出力走査信号を発生させるために、前記シフトレジスタ部からの前記複数の中間走査信号と、前記デュアル解像度スイッチからの前記切り換えられた複数の中間走査信号とを受信する論理回路部とを備えるデュアル解像度回路。
【請求項２】
第1及び第2のクロック信号を受信し、前記解像度モード制御信号によって制御され、前記第1及び第2のクロック信号に基づいて、第1、第2、第3及び第4のクロック信号を発生するクロック発生器であって、前記第1、第2、第3及び第4のクロック信号を前記シフトレジスタ部に出力する前記クロック発生器を更に備える請求項1に記載のデュアル解像度回路。
【請求項３】
前記デュアル解像度表示モードが、ノーマル解像度表示モードとハーフ解像度表示モードとを含み、前記ノーマル解像度表示モードの下では、前記第3のクロック信号が、前記第1のクロック信号に対応し、前記第4のクロック信号が、前記第2のクロック信号に対応する、請求項2に記載のデュアル解像度回路。
【請求項４】
前記ハーフ解像度表示モードの下では、前記第3のクロック信号が、前記第2のクロック信号に対応し、前記第4のクロック信号が、前記第1のクロック信号に対応する、請求項3に記載のデュアル解像度回路。
【請求項５】
前記シフトレジスタ部が、複数のカスケード接続されたシフトレジスタを有し、前記シフトレジスタの動作状態が、前記各クロック信号によって制御され、
ノーマル走査モードでは、最初の前記カスケード接続されたシフトレジスタが、前記スタートパルスを受信し、前記カスケード接続されたシフトレジスタからの出力信号が、前記論理回路部への前記中間走査信号として機能し、
リバース走査モードでは、最後の前記カスケード接続されたシフトレジスタが、前記スタートパルスを受信し、前記カスケード接続されたシフトレジスタからの出力信号が、前記論理回路部への前記中間走査信号として機能する、請求項1に記載のデュアル解像度回路。
【請求項６】
ノーマル走査信号、リバース走査信号及び前記スタートパルス信号を受信するノーマル／リバース走査スイッチであって、前記カスケード接続されたシフトレジスタのうちの1つから別のシフトレジスタに出力信号を伝送する前記ノーマル／リバース走査スイッチを更に備える請求項5に記載のデュアル解像度回路。
【請求項７】
前記ノーマル走査信号が、前記リバース走査信号の反転された信号であり、
ノーマル走査モードの下では、前のシフトレジスタの出力信号が次のシフトレジスタに入力信号として供給され、又は、
リバース走査モードの下では、次のシフトレジスタの出力信号が先のシフトレジスタに入力信号として供給される、請求項6に記載のデュアル解像度回路。
【請求項８】
前記ノーマル／リバース走査スイッチが、カスケード接続された転送ゲートの第1及び第2のグループを有し、
ノーマル走査モードの下では、前記カスケード接続された転送ゲートの前記第1のグループが伝送状態であり、且つ、前記カスケード接続された転送ゲートの前記第2のグループが非伝送状態であり、又は、
リバース走査モードの下では、前記カスケード接続された転送ゲートの前記第2のグループが伝送状態であり、且つ、前記カスケード接続された転送ゲートの前記第1のグループが非伝送状態である、請求項6に記載のデュアル解像度回路。
【請求項９】
前記デュアル解像度スイッチが、転送ゲートの第3及び第4のグループを有し、
ノーマル解像度表示モードの下では、前記転送ゲートの前記第3のグループが伝送状態であり、且つ、前記転送ゲートの前記第4のグループが非伝送状態であり、又は、
ハーフ解像度表示モードの下では、前記転送ゲートの前記第4のグループが伝送状態であり、且つ、前記転送ゲートの前記第3のグループが非伝送状態である、請求項1に記載のデュアル解像度回路。
【請求項１０】
前記論理回路部が、前記出力走査信号を発生させるために、イネーブル信号と前記シフトレジスタ部からの中間走査信号との論理演算を実行する複数のNANDゲートを有する請求項1に記載のデュアル解像度回路。
【請求項１１】
前記解像度モード制御信号が、ノーマル解像度モード信号と、ハーフ解像度モード信号とを含む、請求項1に記載のデュアル解像度回路。
【請求項１２】
前記ディスプレイ装置が、LCD(液晶ディスプレイ)パネルである請求項1に記載のデュアル解像度回路。
【請求項１３】
表示パネルであって、
前記表示パネルのデュアル解像度表示モードをサポートするデュアル解像度回路を備え、
前記デュアル解像度回路が、
少なくとも4つのクロック信号を発生するクロック発生器と、
スタートパルスと少なくとも4つのクロック信号とを受信し、複数の中間走査信号を発生するシフトレジスタ部と、
ノーマル走査信号、リバース走査信号及び前記スタートパルスを受信し、前記表示パネルのノーマル走査又はリバース走査を制御するノーマル／リバース走査スイッチと、
前記複数の中間走査信号の信号経路を切り換えるために、解像度モード制御信号によって制御されるデュアル解像度スイッチと、
前記表示パネルのデュアル解像度表示モードを実行する複数の出力走査信号を発生させるために、前記シフトレジスタ部からの前記複数の中間走査信号と、前記デュアル解像度スイッチからの前記切り換えられた複数の中間走査信号とを受信する論理回路部とを有する、表示パネル。
【請求項１４】
表示パネルを有する電子デバイスであって、
前記表示パネルが、前記表示パネルのデュアル解像度表示モードをサポートするデュアル解像度回路を備え、
前記デュアル解像度回路が、
少なくとも4つのクロック信号を発生するクロック発生器と、
スタートパルスと少なくとも4つのクロック信号とを受信し、複数の中間走査信号を発生するシフトレジスタ部と、
ノーマル走査信号、リバース走査信号及び前記スタートパルスを受信し、前記表示パネルのノーマル走査又はリバース走査を制御するノーマル／リバース走査スイッチと、
前記複数の中間走査信号の信号経路を切り換えるために、解像度モード制御信号によって制御されるデュアル解像度スイッチと、
前記表示パネルのデュアル解像度表示モードを実行する複数の出力走査信号を発生させるために、前記シフトレジスタ部からの前記複数の中間走査信号と、前記デュアル解像度スイッチからの前記切り換えられた複数の中間走査信号とを受信する論理回路部とを有する、電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置におけるデュアル解像度用の回路構造に関する。
【背景技術】
【０００２】
LCDは、フラットパネル・ディスプレイ装置として知られた１つの種類である。LCDには、ノーマル解像度モードとハーフ解像度モードの2つの解像度モードがある。一般には、ノーマル解像度モードの下でLCDを表示する。例えば、節電又は低解像度の要求など幾つかの場合においては、ハーフ解像度モードの下でLCDを表示する。
【０００３】
図1a及び図1bは、それぞれノーマル解像度モード(normal resolution mode)及びハーフ解像度モード(half resolution mode)の単位画素の定義を示している。図1 aを参照すると、ノーマル解像度モードでは、1つの単位画素がR、G及びBの3つのサブ画素と共に、1つの独立した画素を有している。図1bを参照すると、ハーフ解像度モードでは、1つの単位画素が、4つの独立した画素を有している。図1a及び図1bにおいて、“R”、“G”及び“B”は、R／G／Bの参照シンボルを示し、“R1”、“R2”及び“R3”は、第1、第2及び第3の画素列シンボルを示す。図1a及び図1bの種々の単位画素を規定することによって、デュアル解像度機能を構成する。
【０００４】
2種類の垂直走査信号は、種々の解像度モードの下で、種々の単位画素を規定するように用いられる。図2a及び図2bは、それぞれ2種類の垂直走査信号(vertical scan signal)を示す。図2aにおいて、ノーマル解像度の下で単位画素を規定するために、垂直走査信号は、1つのパルスにて1つの画素列を走査する。図2bにおいて、ハーフ解像度の下で、単位画素を規定するために、垂直走査信号は1つの走査パルスにて2つの画素列を走査する。
【０００５】
例えば、640画素列(raws)*480チャンネル(channels)でのLCDパネルを取り挙げる。このLCDパネルでは、640個の垂直走査信号が、画素列を走査するのに必要とされる。ノーマル解像度モードでは、640*480の解像度を表示する。ハーフ解像度モードでは、320*240の解像度を表示する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
LCD装置におけるデュアル解像度モードのために、コスト効率がよく、十分な性能を有する回路構成が必要となる。
【０００７】
本発明の一態様は、ディスプレイ装置のデュアル解像度モードのための回路構成を提供することであり、低価格、小さいエリア及び十分な性能を有する回路構成とする。
【課題を解決するための手段】
【０００８】
上述の態様を達成するために、一実施例では、ディスプレイ装置のデュアル解像度表示モードをサポートするためのデュアル解像度回路を提供する。デュアル解像度回路は、シフトレジスタ部と、デュアル解像度スイッチと、論理回路部とを備える。シフトレジスタ部は、スタートパルスと４つのクロック信号とを受信し、中間走査信号を発生させる。デュアル解像度スイッチは、解像度モード信号によって制御され、中間走査信号の信号経路を切り換える。論理回路部は、シフトレジスタ部から中間走査信号と、デュアル解像度スイッチから切り換えられた中間走査信号とを受信し、デュアル解像度モードを実行する出力走査信号を発生させる。
【０００９】
本発明の別の実施例は、デュアル解像度表示モードをサポートするデュアル解像度回路を有するディスプレイ装置を提供する。デュアル解像度回路は、第1、第2、第3及び第4のクロック信号を発生させるクロック発生器と、スタートパルスと第1、第2、第3及び第4のクロック信号とを受信し、複数の中間走査信号を発生させるシフトレジスタ部と、ノーマル走査信号、リバース走査信号及びスタートパルスを受信し、ディスプレイ装置のノーマル走査又はリバース走査を制御するノーマル／リバース走査スイッチと、解像度モード制御信号によって制御され、複数の中間走査信号の信号経路を切り換えるデュアル解像度スイッチと、シフトレジスタ部からの複数の中間走査信号とデュアル解像度スイッチからの切り換えられた複数の中間走査信号とを受信し、ディスプレイ装置のデュアル解像度モードを実行する論理回路部とを有している。
【００１０】
本発明の更に別の実施例は、デュアル解像度表示モードをサポートするデュアル解像度回路を有する表示パネルを提供する。デュアル解像度回路は、第1、第2、第3及び第4のクロック信号を発生させるクロック発生器と、スタートパルスと第1、第2、第3及び第4のクロック信号とを受信し、複数の中間走査信号を発生させるシフトレジスタ部と、ノーマル走査信号、リバース走査信号及びスタートパルスを受信し、表示パネルのノーマル走査又はリバース走査を制御するノーマル／リバース走査スイッチと、解像度モード制御信号によって制御され、複数の中間走査信号の信号経路を切り換えるデュアル解像度スイッチと、シフトレジスタ部からの複数の中間走査信号とデュアル解像度スイッチからの切り換えられた複数の中間走査信号とを受信し、表示パネルのデュアル解像度モードを実行する論理回路部とを有している。
【００１１】
本発明の更に別の実施例は、表示パネルを有する電子デバイスを提供する。表示パネルはデュアル解像度回路を備える。デュアル解像度回路は、表示パネルのデュアル解像度表示モードをサポートするように用いられる。デュアル解像度回路は、第1、第2、第3及び第4のクロック信号を発生させるクロック発生器と、スタートパルスと第1、第2、第3及び第4のクロック信号とを受信し、複数の中間走査信号を発生させるシフトレジスタ部と、ノーマル走査信号、リバース走査信号及びスタートパルスを受信し、表示パネルのノーマル走査又はリバース走査を制御するノーマル／リバース走査スイッチと、解像度モード制御信号によって制御され、複数の中間走査信号の信号経路を切り換えるデュアル解像度スイッチと、シフトレジスタ部からの複数の中間走査信号とデュアル解像度スイッチからの切り換えられた複数の中間走査信号とを受信し、表示パネルのデュアル解像度モードを実行する論理回路部とを有している。
【００１２】
前述の概説と後述の詳説の双方は例であり、特許請求の範囲に記載の発明についての更なる説明を提供する意図であることは理解されるべきである。
【００１３】
図面は、本発明の更なる理解を得るために含められており、この明細書の一部に取り込まれ、又は構成されている。図面は、本発明の実施例を示し、実施例の説明と共に、本発明の原理を説明するのに役立つものである。
【発明を実施するための最良の形態】
【００１４】
まず、本発明の実施例について、図面を参照して詳細に説明する。可能な限り、図面及び説明に用いられる同一の参照番号は、同一又は同様な構成要素を示している。
【００１５】
図3は、本発明の一実施例によるデュアル解像度回路(dual resolution circuit)のブロック図を示している。 デュアル解像度回路は、種々の解像度表示モードの下で、図2a又は図2bの走査信号として機能する出力信号GATE1〜GATE4を発生させる。図3を参照すると、デュアル解像度回路300は、クロック発生器(clock generator)310と、シフトレジスタ部(shift register stage)330と、ノーマル／リバース走査スイッチ(normal/reverse scan switch) 350と、デュアル解像度スイッチ(dual resolution switch)370と、論理回路部(logic circuit stage)390とを少なくとも備える。
【００１６】
クロック発生器310は、制御信号CTLと、2つの元クロック信号CKV1、CKV2と、2つの解像度モード制御信号NORMAL及びHALFとに基づいて、4つのクロック信号CKV1、CKV2、CKV3及びCKV4を発生させる。ここで、CKV2は、CKV1の反転信号である。クロック発生器310の動作と各信号の波形は、図4aと図4bに示してあり、より詳細な説明は、後述する。
【００１７】
シフトレジスタ部330は、クロック発生器310からクロック信号CKV 1、CKV2、CKV3及びCKV4を受信し、更にスタートパルスを受信する。シフトレジスタ部330は、少なくとも4つのカスケード接続されたシフトレジスタのSR311、 SR313、SR315及びSR317を備えている。クロック信号CKV1及びCKV2は、シフトレジスタSR311に入力される。クロック信号CKV3及びCKV4は、シフトレジスタSR313に入力される。クロック信号CKV3及びCKV4は、シフトレジスタSR315に入力される。クロック信号CKV1及びCKV2は、シフトレジスタSR317に入力される。シフトレジスタ部330は、中間走査信号SR_OUT_1、SR_OUT_2、SR_OUT_3及びSR_OUT_4を発生させる。中間走査信号は、ノーマル／リバース走査スイッチ350及びデュアル解像度スイッチ370を介して論理回路部390により処理され、走査信号GATE1〜GATE4を発生させる。シフトレジスタ部330によって受信されたスタートパルスは、ノーマル走査モードの下であれば信号STVUI、リバース走査モードの下であれば信号STVBIである。
【００１８】
シフトレジスタ部330の動作と各信号の波形を図5に示し、その詳細な説明は後述する。
【００１９】
ノーマル／リバース走査スイッチ350は、ノーマル／リバース走査制御信号CSV及びXCSVに基づいてノーマル走査又はリバース走査を制御する。スイッチ350は、8つの転送ゲートTM351〜TM358を少なくとも備える。ノーマル走査モードでは、画素列は、例えばトップからボトムへと１つの方向に走査される。リバース走査モードでは、画素列が、例えばボトムからトップへと１つの反転方向に走査される。信号XCSVは、信号CSVの反転信号である。ノーマル走査動作が要求されると、信号CSVは、論理Hとなり、又は前記信号XCSVは論理Lになる。他方では、リバース走査動作が要求されると、信号XCSVが論理Hとなり、又は前記信号CSVは論理Lになる。スイッチ350の詳細な動作については、図8a〜図8dを参照して後述する。
【００２０】
デュアル解像度スイッチ370は、ノーマル／ハーフ解像度制御信号NORMAL及びHALFに基づいてノーマル解像度モード又はハーフ解像度モードを制御する。デュアル解像度スイッチ370は、4つの転送ゲートTM371〜TM377を少なくとも備える。デュアル解像度スイッチ370は、適切な信号SR_OUT_1〜SR_OUT_4を論理回路部390に伝送して、ノーマル解像度モード及びハーフ解像度モードの下で出力信号GATE1〜GATE4を発生させる。スイッチ370の詳細な動作については、図6、図7、及び図8a〜8dを参照して後述する。ノーマル解像度モードが要求されると、信号NORMALが論理Hとなり、信号HALFが論理Lになる。ハーフ解像度モードが要求されると、信号NORMALが論理Lとなり、信号HALFが論理Hになる。
【００２１】
論理回路部390は、4つのNANDゲートNAND1〜NAND4を少なくとも備える。論理回路部390は、シフトレジスタ部330からの出力信号とイネーブル信号ENBVとの論理演算を実行し、出力走査信号GATE1〜GATE4を発生させる。本実施例において、ノーマル解像度モードの下で、出力走査信号GATE1〜GATE4間のオーバーラップは、NAND論理演算によって回避される。
【００２２】
図4aは、図3のデュアル解像度回路におけるクロック発生器310のブロック図を示し、図4bは、図4aのクロック発生器からのクロック信号の波形を示す。図4aに示すように、クロック発生器310は、4つの転送ゲートTM401、TM403、TM405及びTM407を備える。転送ゲートのオン／オフ状態は、信号NORMAL及びHALFによって制御される。NORMALが論理Hであり、HALFが論理Lであれば、即ちノーマル解像度モードの下では、TM403及びTM407はオンになり、TM401及びTM405は、オフになる。このように、ノーマル解像度モードの下では、CKV3=CKV1及びCKV4=CKV2となる。同様に、NORMALが論理Lであり、HALFが論理Hであれば、即ちハーフ解像度モードの下では、TM403及びTM407はオフになり、TM401及びTM405は、オンになる。このように、ハーフ解像度モードの下では、CKV4=CKV1及びCKV3=CKV2となる。種々の解像度モードの下でのCKV1〜CKV4の波形を図4bに示す。クロック信号CKV1〜CKV4は、次のシフトレジスタ部330におけるシフトレジスタの動作状態を制御するように用いられる。
【００２３】
図5は、図3のデュアル解像度回路のシフトレジスタ部330のブロック図を示し、シフトレジスタ部330の入出力波形を示す。シフトレジスタ部330は、4つのカスケード接続されたシフトレジスタSR311、SR313、SR315及びSR317を少なくとも備える。簡単にするために、4つのシフトレジスタのみを図3及び図5に示すが、本発明は4つのシフトレジスタに限定されない。各シフトレジスタは、2つのクロックインバータと1つのインバータを備える。シフトレジスタSR311は、2つのクロックインバータ311a及び311cと、1つのインバータ311bとを備える。シフトレジスタSR313は、2つのクロックインバータ313a及び313cと、1つのインバータ313bとを備える。シフトレジスタSR315は、2つのクロックインバータ315a及び315cと、1つのインバータ315bとを備える。シフトレジスタSR317は、2つのクロックインバータ317a及び317cと、1つのインバータ317bとを備える。クロックインバータは2つの動作状態を有し、ラッチ状態と転送状態である。ラッチ状態では、シフトレジスタの出力信号は、ラッチされる。転送状態では、入力信号は出力信号として転送される。シフトレジスタ及びクロックインバータの構成は特に限定されない。
【００２４】
図3及び図5に示すように、クロック信号CKV1〜CKV4は、シフトレジスタSR311〜SR317の状態を制御するように用いられる。例えば、クロック信号CKV1及びCKV2は、シフトレジスタSR311を制御するように用いられる。シフトレジスタ部330によって受信したスタートパルスは、ノーマル走査モードであれば信号STVUI、リバース走査モードであれば信号STVBIのいずれかである。ここで、スタートパルスは、ノーマル／リバース走査モードに依存して、最初の、或いは最後のシフトレジスタに入力される。図5は、ノーマル走査モードの下での動作のみを示しており、スタートパルスSTV(STVUI)は最初のシフトレジスタSR311に入力信号として供給され、前のシフトレジスタからの出力信号は、次のシフトレジスタに入力信号として供給される。例えば、ノーマル走査モードの下で、シフトレジスタSR311からの信号SR_OUT_1は、シフトレジスタSR313の入力信号として入力される。他方では、図5には明確に示されない場合であるが、リバース走査モードの下では、スタートパルスSTVBIは、最後のシフトレジスタSR317に入力信号として供給され、次のシフトレジスタからの出力信号は前のシフトレジスタに入力信号として供給される。例えば、リバース走査モードの下では、シフトレジスタSR317からの信号SR_OUT_4は、シフトレジスタSR315に入力信号として入力される。ノーマル／リバース走査スイッチ350は、適切なスタートパルス及び信号をシフトレジスタに伝送するように用いられる。詳細な伝送動作については、図8a〜図8dを参照して後述する。
【００２５】
図6は、ノーマル解像度モードの下での出力走査信号GATE1〜GATE4の波形を示す。ノーマル解像度モードの下では、図2aにおける波形としての出力走査信号GATE1〜GATE4を発生させるように、GATE1〜GATE4は次式によって表される。 
【００２６】
GATE1= NAND (SR_OUT_1,SR_OUT_2,ENBV)
【００２７】
GATE2= NAND (SR_OUT_2,SR_OUT_3,ENBV)
【００２８】
GATE3= NAND (SR_OUT_3,SR_OUT_4,ENBV)
【００２９】
GATE4= NAND (SR_OUT_4,SR_OUT_5,ENBV)
【００３０】
図面に示されない信号SR_OUT_5は、シフトレジスタ部330の第5のシフトレジスタ（図示せず）からの出力信号に関する。図3には、シフトレジスタ部330の4つのシフトレジスタと、4つの走査制御信号GATE1〜GATE4のみを示したが、本実施例は、これらに限定されない。例えば、LCDパネルに640画素列があれば、640個の走査信号GATE1〜GATE640と、シフトレジスタ部に640個のシフトレジスタが必要になる。
【００３１】
図7は、ハーフ解像度モードの下での出力信号の波形を示している。ハーフ解像度モードの下では、図2bにおける波形としての出力走査信号GATE1〜GATE4を発生させるために、GAIE1〜GATE4は、次式によって表される。
【００３２】
GATE1= NAND (SR_OUT_1,SR_OUT_3,ENBV)
【００３３】
GATE2= NAND (SR_OUT_2,SR_OUT_3,ENBV)
【００３４】
GATE3= NAND (SR_OUT_3,SR_OUT_5,ENBV)
【００３５】
GATE4= NAND (SR_OUT_4,SR_OUT_5,ENBV)
【００３６】
図3に示すように、シフトレジスタ部330からの出力信号SR_OUT_1〜SR_OUT_4は、スイッチ350からスイッチ370へと通過するものであるので、スイッチ350については、図6及び図7に示していない。
【００３７】
図8a〜図8dは、ノーマル／リバース走査の下での信号経路と、図3のノーマル／ハーフ解像度モードを示す。
【００３８】
図8aは、ノーマル走査の下での信号経路及びノーマル解像度モードを示す。この場合において、スイッチ350の転送ゲートTM352、TM353、TM356及びTM357は、伝送状態とされ、スイッチ370の転送ゲートTM371とTM375は伝送状態とされている。パルスSTVUIは、シフトレジスタSR311に供給され、パルスSTVBOはシフトレジスタSR317から発生する。パルスSTVBIは、NAND4に入力信号として供給される。
【００３９】
図8bは、ノーマル走査の下での信号経路及びハーフ解像度モードを示す。この場合において、スイッチ350の転送ゲートTM352、TM353、TM356及びTM357は、伝送状態とされ、スイッチ370の転送ゲートTM373とTM377は伝送状態とされている。パルスSTVUIは、シフトレジスタSR311に供給され、パルスSTVBOはシフトレジスタSR317から発生する。パルスSTVBIは、NAND4に入力として供給される。
【００４０】
図8cは、リバース走査の下での信号経路及びノーマル解像度モードを示す。この場合において、スイッチ350の転送ゲートTM351、TM354、TM355及びTM358は、伝送状態とされ、スイッチ370の転送ゲートTM371とTM375は伝送状態とされている。パルスSTVBIは、シフトレジスタSR317に供給され、パルスSTVUOはシフトレジスタSR311から発生する。
【００４１】
図8dは、リバース走査の下での信号経路及びハーフ解像度モードを示す。この場合において、スイッチ350の転送ゲートTM351、TM354、TM355及びTM358は、伝送状態とされ、スイッチ370の転送ゲートTM373とTM377は伝送状態とされている。パルスSTVBIは、シフトレジスタSR317に供給され、パルスSTVUOはシフトレジスタSR311から発生する。
【００４２】
本実施例によって、ノーマル解像度モードとハーフ解像度モードをサポートするデュアル解像度回路構成が達成される。デュアル解像度回路構成は、コスト効率が良く、優れた性能を有する。
【００４３】
図9は、本発明の別の実施例による電子デバイスを示す。図9では、電子デバイス(electronic device)900は、表示パネル(display panel)920を少なくとも備え、表示パネル920は、表示パネル920のデュアル解像度表示モードをサポートするデュアル解像度回路(dual resolution circuit)940を少なくとも備えている。例えば、デュアル解像度回路940は、図3のデュアル解像度回路300と同一又は同様である。電子デバイスは、例えば限定するものではないが、PDA(personal digital assistance)のような携帯電話などとすることができる。信号STVUO(スタートパルス・アップアウト)とSTVBO(スタートパルス・ボトムアウト)は、回路機能テストに用いられる。
【００４４】
本発明の範囲又は趣旨から逸脱することなく、本発明の構造に対して様々な変更及び変化を構成させることができることは当業者には明らかである。上述の観点から、特許請求の範囲及びその等価の範囲内で実現できるのであれば、本発明は、本発明の変更及び変化を含むことを意図している。
【図面の簡単な説明】
【００４５】
【図１ａ】ノーマル解像度モードの下での単位画素の定義を示す図である。
【図１ｂ】ハーフ解像度モードの下での単位画素の定義を示す図である。
【図２ａ】ノーマル解像度モードで用いられる水平走査信号を示す図である。
【図２ｂ】ハーフ解像度モードで用いられる水平走査信号を示す図である。
【図３】本発明の好適な一実施例によるデュアル解像度回路のブロック図である。
【図４ａ】図3のデュアル解像度回路のクロック発生器のブロック図である。
【図４ｂ】図4aのクロック発生器からのクロック信号の波形を示す図である。
【図５】図3のデュアル解像度回路のシフトレジスタ部のブロック図を示し、シフトレジスタ部の入出力波形を示す図である。
【図６】ノーマル解像度モードの下での出力走査信号の波形を示す図である。
【図７】ハーフ解像度モードの下での出力走査信号の波形を示す図である。
【図８ａ】ノーマル走査の下での信号経路及びノーマル解像度モードを示す図である。
【図８ｂ】ノーマル走査の下での信号経路及びハーフ解像度モードを示す図である。
【図８ｃ】リバース走査の下での信号経路及びノーマル解像度モードを示す図である。
【図８ｄ】リバース走査の下での信号経路及びハーフ解像度モードを示す図である。
【図９】本発明の別の実施例による電子デバイスを示す図である。
【図１ａ】
2006317929.tif 000003
【図１ｂ】
2006317929.tif 000004
【図２ａ】
2006317929.tif 000005
【図２ｂ】
2006317929.tif 000006
【図３】
2006317929.tif 000007
【図４ａ】
2006317929.tif 000008
【図４ｂ】
2006317929.tif 000009
【図５】
2006317929.tif 000010
【図６】
2006317929.tif 000011
【図７】
2006317929.tif 000012
【図８ａ】
2006317929.tif 000013
【図８ｂ】
2006317929.tif 000014
【図８ｃ】
2006317929.tif 000015
【図８ｄ】
2006317929.tif 000016
【図９】
2006317929.tif 000017
【外国語明細書】
2006317929000001.pdf