(57)【要約】  【課題】本発明は、小型かつ低雑音でありながら、そのロック／アンロックを検出して高精度のフィードバックループ制御を行うことが可能なＰＬＬ回路の提供を目的とする。  【解決手段】本発明に係るＰＬＬ回路１は、基準信号発生器１１と、分周器１２と、位相比較器１３と、チャージポンプ１４と、ループフィルタ１５と、ＶＣＯ１６と、ＰＬＬがロック状態であるか否かを検出するロック検出器１７と、を有して成るＰＬＬ回路であって、チャージポンプ１４は、入力される位相差信号に応じてその駆動電流が変動する構成とされており、ロック検出器１７は、チャージポンプ１４の駆動電流変動を検出してＰＬＬがロック状態であるか否かを検出する構成とされている。【選択図】      図２
2006115140.tif 000002
【特許請求の範囲】
【請求項１】
所定周波数の基準信号を生成する基準信号発生器と、入力される電圧信号に応じて可変周波数の発振信号を生成する電圧制御発振器と、前記発振信号を分周して分周信号を生成する分周器と、前記基準信号と前記分周信号の位相差を検出して位相差信号を生成する位相比較器と、前記位相差信号に応じた電流信号を生成するチャージポンプと、前記電流信号を電圧信号に変換して前記電圧制御発振器に入力するループフィルタと、上記一連のフィードバックループがロック状態であるか否かを検出するロック検出器と、を有して成るＰＬＬ回路であって、前記チャージポンプは、前記位相差信号に応じてその駆動電流が変動する構成とされており、前記ロック検出器は、前記チャージポンプの駆動電流変動を検出して前記フィードバックループがロック状態であるか否かを検出する構成とされていることを特徴とするＰＬＬ回路。
【請求項２】
前記チャージポンプは、前記電流信号の非出力時にその駆動電流を減ずる構成とされていることを特徴とする請求項１に記載のＰＬＬ回路。
【請求項３】
前記ロック検出器は、前記チャージポンプの駆動電流に応じた参照電圧を生成する抵抗と、前記参照電圧と所定の基準電圧との比較信号を生成する比較器と、を有して成ることを特徴とする請求項１または請求項２に記載のＰＬＬ回路。
【請求項４】
請求項１〜請求項３のいずれかに記載のＰＬＬ回路を有して成ることを特徴とする受信チューナ。
【請求項５】
請求項４に記載の受信チューナを有して成ることを特徴とする通信機器。
【請求項６】
所定周波数の基準信号を生成する工程と、入力される電圧信号に応じて可変周波数の発振信号を生成する工程と、前記発振信号を分周して分周信号を生成する工程と、前記基準信号と前記分周信号の位相差を検出して位相差信号を生成する工程と、前記位相差信号に応じた電流信号を生成する工程と、前記電流信号を電圧信号に変換して前記発振信号の発振周波数を制御する工程と、前記位相差信号に応じたチャージポンプの駆動電流変動を検出して上記一連のフィードバックループがロック状態であるか否かを検出する工程と、を有して成ることを特徴とするＰＬＬ回路のロック検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯端末などの通信機器に搭載される受信チューナの回路ブロックの１つであるＰＬＬ［Phase Locked Loop］回路に関するものであり、特に、そのロック／アンロックを検出する構成及び方法に関するものである。
【背景技術】
【０００２】
ＰＬＬ回路は、携帯端末などの通信機器に搭載される受信チューナの回路ブロックの１つであり、受信信号のチャンネル選択を制御する機能等を有している。
【０００３】
図５は、ＰＬＬ回路の一従来構成例を示すブロック図であり、特に、そのフィードバックループがロック状態であるか否かを検出する手段として、ロック検出回路が追加された構成を示している。
【０００４】
本図に示すように、一般的なＰＬＬ回路１００は、基準信号発生器１０１と、可変分周器１０２と、第１の位相比較器１０３と、チャージポンプ１０４と、ループフィルタ１０５と、電圧制御発振器１０６と、を有して成る。
【０００５】
一方、ロック検出回路２００は、基準信号と分周信号（ＰＬＬフィードバック信号）の位相差を検出して位相差信号を生成する第２の位相比較器２０１と、位相差信号をロック検出信号に変換する論理判定回路２０２と、ロック検出信号の積分電圧を得る平滑回路２０３と、得られた積分電圧と所定の基準電圧Ｖｃｏｍｐの比較信号を出力する比較器２０４と、を有して成り、上記の積分電圧が基準電圧Ｖｃｏｍｐよりも低ければロック状態、高ければアンロック状態と判断する仕組みになっている。
【０００６】
なお、上記構成（或いは、それに類似の構成）から成るＰＬＬ回路、及び、そのロック検出回路については、種々の文献公知発明を挙げることができる（例えば、特許文献１〜３を参照）。
【特許文献１】特開平５−２２１３０号公報
【特許文献２】特開平６−１１２８１７号公報
【特許文献１】特開平７−１７０１７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
確かに、ＰＬＬ回路１００に上記構成から成るロック検出回路２００を追設すれば、ＰＬＬ回路１００のロック／アンロックを検出し、高精度のフィードバックループ制御を行うことが可能となる。
【０００８】
しかしながら、図５に示す従来の回路構成では、ロック検出装置２００として追加すべき回路ブロック（第２の位相比較器２０１、論理判定回路２０２、平滑回路２０３、比較器２０４）が多く、受信チューナや通信機器等の小型化及び低コスト化を図る上では、そのチップ面積の増大を無視することができない、という課題があった。
【０００９】
また、従来のロック検出回路２００は、図５の論理判定回路２０２など、デジタルロジック回路を多く含む構成とされていた。そのため、従来のロック検出回路２００では、その動作時に生じる充放電電流や貫通電流が雑音やスプリアスとなって他の回路ブロックに悪影響を与え、受信チューナの誤動作や、それに伴う通信端末の受信感度低下を招来するおそれがあった。
【００１０】
本発明は、上記の問題点に鑑み、小型かつ低雑音でありながら、そのロック／アンロックを検出して高精度のフィードバックループ制御を行うことが可能なＰＬＬ回路、受信チューナ、通信機器、及び、ＰＬＬ回路のロック検出方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係るＰＬＬ回路は、所定周波数の基準信号を生成する基準信号発生器と、入力される電圧信号に応じて可変周波数の発振信号を生成する電圧制御発振器と、前記発振信号を分周して分周信号を生成する分周器と、前記基準信号と前記分周信号の位相差を検出して位相差信号を生成する位相比較器と、前記位相差信号に応じた電流信号を生成するチャージポンプと、前記電流信号を電圧信号に変換して前記電圧制御発振器に入力するループフィルタと、上記一連のフィードバックループがロック状態であるか否かを検出するロック検出器と、を有して成るＰＬＬ回路であって、前記チャージポンプは、前記位相差信号に応じてその駆動電流が変動する構成とされており、前記ロック検出器は、前記チャージポンプの駆動電流変動を検出して前記フィードバックループがロック状態であるか否かを検出する構成とされている。このような構成とすることにより、小型かつ低雑音でありながら、そのロック／アンロックを検出して高精度のフィードバックループ制御を行うことが可能となる。
【００１２】
なお、上記構成から成るＰＬＬ回路において、前記チャージポンプは、前記電流信号の非出力時にその駆動電流を減ずる構成にするとよい。このような構成とすることにより、チャージポンプでは、駆動電流の浪費を抑えることが可能となり、かつ、ロック検出器では、上記のロック検出を行うことが可能となる。
【００１３】
また、上記構成から成るＰＬＬ回路において、前記ロック検出器は、前記チャージポンプの駆動電流に応じた参照電圧を生成する抵抗と、前記参照電圧と所定の基準電圧との比較信号を生成する比較器と、を有して成る構成にするとよい。このような構成とすることにより、簡易な構成でロック検出器を実現することが可能となる。
【００１４】
なお、本発明に係る受信チューナは、上記いずれかのＰＬＬ回路を有して成る構成とされている。このような構成とすることにより、安価で受信感度の高い受信チューナを実現することが可能となる。
【００１５】
また、本発明に係る通信機器は、上記構成から成る受信チューナを有して成る構成とされている。このような構成とすることにより、安価で受信感度の高い通信機器を実現することが可能となる。
【００１６】
また、本発明に係るＰＬＬ回路のロック検出方法は、所定周波数の基準信号を生成する工程と、入力される電圧信号に応じて可変周波数の発振信号を生成する工程と、前記発振信号を分周して分周信号を生成する工程と、前記基準信号と前記分周信号の位相差を検出して位相差信号を生成する工程と、前記位相差信号に応じた電流信号を生成する工程と、前記電流信号を電圧信号に変換して前記発振信号の発振周波数を制御する工程と、前記位相差信号に応じたチャージポンプの駆動電流変動を検出して上記一連のフィードバックループがロック状態であるか否かを検出する工程と、を有して成る構成とされている。このような構成とすることにより、小型かつ低雑音でありながら、そのロック／アンロックを検出して高精度のフィードバックループ制御を行うことが可能となる。
【発明の効果】
【００１７】
上記したように、本発明に係るＰＬＬ回路、受信チューナ、通信機器、及び、ＰＬＬ回路のロック検出方法であれば、ロック検出用の位相比較器や平滑回路を別途追加することなく、そのロック／アンロックを検出することができるので、そのチップ面積を縮小し、受信チューナや通信機器等の小型化及び低コスト化を実現することが可能となる。また、そのロック検出に際して発生する雑音を低減することができるので、受信チューナの誤動作や、それに伴う通信端末の受信感度低下を解消することも可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面を参照しながら、詳細な説明を行う。
【００１９】
図１は、本発明に係るＰＬＬ回路を搭載した通信機器の一構成例を示すブロック図であって、特に、その受信チューナ周辺を示すものである。本図に示すように、本実施形態の通信機器に搭載される受信チューナは、ＰＬＬ回路１と、アンテナ２と、低雑音増幅器３と、ミキサ４と、増幅器５と、を有して成る。
【００２０】
上記の受信チューナにおいて、低雑音増幅器３は、アンテナ２で得られた高周波信号を低雑音増幅してミキサ４に送出する。ミキサ４は、低雑音増幅された高周波信号とＰＬＬ回路１の電圧制御発振器１６（以下、ＶＣＯ［Voltage Controlled Oscillator］１６と呼ぶ）で生成された局部発振信号とを混合して増幅器５に送出する。このような混合処理によって高周波信号から中間周波信号への周波数変換、並びに、所望チャネル成分の選択が行われる。増幅器５は、ミキサ４で生成された中間周波信号を増幅して後段の検波回路（不図示）に送出する。
【００２１】
図２は、ＰＬＬ回路１の一実施形態を示すブロック図である。本図に示すように、本実施形態のＰＬＬ回路１は、所定周波数の基準信号を生成する基準信号発生器１１と、ＶＣＯ１６からフィードバック入力される局部発振信号を分周して分周信号を生成する可変分周器１２と、基準信号発生器１１で生成された基準信号と可変分周器１２で生成された分周信号の位相差を検出して位相差信号（位相遅れ信号ＤＷ、位相進み信号ＵＰ）を生成する位相比較器１３と、位相比較器１３から入力される位相差信号に応じた電流信号を生成するチャージポンプ１４と、チャージポンプ１４で得られた電流信号を電圧信号に変換してＶＣＯ１６に入力するループフィルタ１５と、ループフィルタ１５から入力される電圧信号に応じて可変周波数の局部発振信号を生成するＶＣＯ１６と、上記一連のフィードバックループがロック状態であるか否かを検出するロック検出器１７と、を有して成り、位相比較器１３へ入力される基準信号と分周信号が同一位相となるように、ＶＣＯ１６の発振周波数をフィードバック制御する構成とされている。
【００２２】
図３は、チャージポンプ１４の一構成例を示す回路図である。本図に示す通り、チャージポンプ１４は、Ｐチャネル電界効果型トランジスタＰ１〜Ｐ８と、Ｎチャネル電界効果型トランジスタＮ１〜Ｎ７と、定電流源Ｉと、を有して成る。また、本図では、チャージポンプ１４の駆動電力供給端Ｔ１、位相差信号入力端Ｔ２、Ｔ３、及び、電流信号出力端Ｔ４を明示して回路構成の説明を行う。ただし、これらは必ずしも外部端子を意味するものではなく、あくまで説明の便宜上、チャージポンプ１４とその他回路部との境界端を示す指標として表わされたものに過ぎない。
【００２３】
駆動電力供給端Ｔ１には、電源ライン（電源電圧ＶＣＣ）からロック検出部１７を介してチャージポンプ１４の駆動電圧ＶＤＤが印加されている。位相差信号入力端Ｔ２、Ｔ３には、位相比較器１３から位相遅れ信号ＤＷと位相進み信号ＵＰが各々入力されている。一方、電流信号出力端Ｔ４は、ループフィルタ１５の入力端に接続されており、チャージポンプ１４で生成された電流信号の出力や引込みが行われる。
【００２４】
トランジスタＰ１、Ｐ３、Ｐ４の各ソース、並びに、トランジスタＰ２のソース及びドレインは、いずれも駆動電力供給端Ｔ１に接続されている。トランジスタＰ１、Ｐ３のドレイン、及び、トランジスタＰ２、Ｐ３、Ｐ４の各ゲートは、いずれもトランジスタＮ１のドレインに接続されている。トランジスタＰ１、Ｎ１の各ゲートは、いずれも位相差信号入力端Ｔ２に接続されている。トランジスタＮ１のソースは、トランジスタＮ２のドレインに接続されている。トランジスタＮ２のソースは、接地ラインに接続されている。トランジスタＰ４のドレインは、電流信号出力端Ｔ４に接続されている。
【００２５】
トランジスタＰ５、Ｐ７、Ｐ８の各ソース、並びに、トランジスタＰ６のソース及びドレインは、いずれも駆動電力供給端Ｔ１に接続されている。トランジスタＰ５、Ｐ７のドレイン、及び、トランジスタＰ６、Ｐ７、Ｐ８の各ゲートは、いずれもトランジスタＮ３のドレインに接続されている。トランジスタＰ５、Ｎ３の各ゲートは、いずれも位相差信号入力端Ｔ３に接続されている。トランジスタＮ３のソースは、トランジスタＮ４のドレインに接続されている。トランジスタＮ４のソースは、接地ラインに接続されている。トランジスタＰ８のドレインは、トランジスタＮ５のドレインに接続されている。トランジスタＮ５、Ｎ６の各ゲートは互いに接続される一方、トランジスタＮ５のドレインにも接続されている。トランジスタＮ６のドレインは、電流信号出力端Ｔ４に接続されている。トランジスタＮ５、Ｎ６の各ソースは、いずれも接地ラインに接続されている。
【００２６】
トランジスタＮ７のドレインは、定電流源Ｉを介して駆動電力供給端Ｔ１に接続されている。トランジスタＮ７のソースは、接地ラインに接続されている。トランジスタＮ２、Ｎ４、Ｎ７の各ゲートは互いに接続される一方、トランジスタＮ７のドレインにも接続されている。
【００２７】
なお、上記のトランジスタＰ２、Ｐ６は、キャパシタとして機能する素子であり、当該素子の挿入によって、電流信号出力端Ｔ４で得られる電流信号のオーバーシュートを抑制することが可能となる。
【００２８】
上記構成から成るチャージポンプ１４の動作並びに駆動電流変動について詳細な説明を行う。なお、以下では、定電流源Ｉへの電力供給経路に流れる駆動電流をｉ０、トランジスタＰ１〜Ｐ４への電力供給経路に流れる駆動電流をｉ１、トランジスタＰ５〜Ｐ８への電力供給経路に流れる駆動電流をｉ２と定義した上で説明する。
【００２９】
ＰＬＬ回路１がロック状態である場合、位相比較器１３からの位相遅れ信号ＤＷ、位相進み信号ＵＰは、いずれもローレベルとなる。従って、トランジスタＰ１、Ｐ５はオン、トランジスタＮ１、Ｎ３はオフとなり、電流ｉ１、ｉ２は流れず、チャージポンプ１４の総駆動電流は、電流ｉ０のみとなる。
【００３０】
一方、ＰＬＬ回路１がアンロック状態である場合、位相比較器１３からの位相遅れ信号ＤＷ、位相進み信号ＵＰは、いずれか一方がハイレベルとなる。従って、電流ｉ０に加えて、電流ｉ１、ｉ２のいずれか一方が流れるので、チャージポンプ１４の総駆動電流は、（電流ｉ０＋電流ｉ１）、或いは、（電流ｉ０＋電流ｉ２）のいずれかとなる。
【００３１】
従って、ロック検出器１７では、チャージポンプ１４の駆動電流を計測することで、ＰＬＬ回路１のロック／アンロックを判定し、その結果を示すロック検出信号を生成することが可能となる。なお、本実施形態のロック検出器１７は、チャージポンプ１４の駆動電流を計測する手段として、図２、図３に示す通り、チャージポンプ１４への電力供給ラインに挿入された電流計を有して成り、その計測値を読み取ってＰＬＬ回路１のロック／アンロックを判定する構成とされている。
【００３２】
例えば、電流ｉ０を０．２［ｍＡ］、電流ｉ１、ｉ２をいずれも０．８［ｍＡ］とした場合、ロック検出器１７は、電流計の計測値が０．２［ｍＡ］であればＰＬＬ回路１がロック状態であると判定し、１．０［ｍＡ］であればＰＬＬ回路１がアンロック状態であると判定する構成とすればよい。或いは、適当な閾値（例えば０．５［ｍＡ］）を予め設定しておき、電流計の計測値が当該閾値よりも低ければロック状態、高ければアンロック状態と判定する構成としてもよい。
【００３３】
このように、本実施形態のＰＬＬ回路１において、チャージポンプ１４は、入力される位相差信号に応じてその駆動電流が変動する構成とされており、ロック検出器１７は、チャージポンプ１４の駆動電流変動を検出することで、ＰＬＬ回路１のフィードバックループがロック状態であるか否かを検出する構成とされている。
【００３４】
このような構成とすることにより、ロック検出用の位相比較器や平滑回路を別途追加することなく、小型かつ低雑音でありながら、そのロック／アンロックを検出して高精度のフィードバックループ制御を行うことが可能となる。
【００３５】
また、本実施形態のチャージポンプ１４では、入力される位相差信号に応じてその駆動電流が変動する構成の中でも、特に、その電流信号の非出力時にその駆動電流を減ずる構成が採用されている。このような構成とすることにより、チャージポンプ１４では、駆動電流の浪費を抑えることが可能となり、かつ、ロック検出器１７では、上記のロック検出を行うことが可能となる。
【００３６】
ただし、チャージポンプ１４の回路構成はこれに限定されるものではなく、入力される位相差信号に応じて、より機能的に言えば、ＰＬＬ回路１がロック状態であるか否かに応じて、その駆動電流が変動する構成であれば、いかなる回路構成を採用しても構わない。
【００３７】
また、上記の実施形態では、ロック検出に際してチャージポンプ１４の駆動電流を電流計で直接計測する構成を例に挙げて説明を行ったが、ロック検出器１７の回路構成はこれに限定されるものではなく、例えば、図４に示すように、チャージポンプ１４の駆動電流に応じた参照電圧Ｖａを生成する抵抗Ｒと、当該参照電圧Ｖａ（抵抗Ｒとチャージポンプ１４の駆動電力供給端との接続ノードで得られる電圧）と所定の基準電圧Ｖｃｏｍｐとの比較信号を生成する比較器ＣＭＰと、を有して成り、前記比較信号をロック検出信号として送出する構成としてもよい。
【００３８】
例えば、電源電圧ＶＣＣが３［Ｖ］、抵抗Ｒの抵抗値が５００［Ω］であって、チャージポンプ１４の駆動電流がＰＬＬロック時で０．２［ｍＡ］、アンロック時で１［ｍＡ］であるとした場合、参照電圧Ｖａは、ＰＬＬロック時で２．９［Ｖ］、ＰＬＬアンロック時で２．５［Ｖ］となる。従って、基準電圧Ｖｃｏｍｐを両者間の電位（例えば、２．７［Ｖ］）と設定しておくことにより、参照電圧Ｖａが基準電圧Ｖｃｏｍｐよりも高ければロック状態、低ければアンロック状態と判定することが可能となる。すなわち、比較器ＣＭＰで得られる比較信号をロック検出信号とすれば、その論理状態に基づいてＰＬＬ回路１のロック／アンロックを判定することが可能となる。なお、上記の比較信号は、参照電圧Ｖａと基準電圧Ｖｃｏｍｐとの高低に応じてその論理状態が一義的に決まるものであれば足り、ＰＬＬロック時にハイレベル、ＰＬＬアンロック時にローレベルとなる信号であってもよいし、逆に、ＰＬＬロック時にローレベル、ＰＬＬアンロック時にハイレベルとなる信号であってもよい。
【００３９】
このような構成とすることにより、抵抗Ｒと比較器ＣＭＰから成る簡易な構成でロック検出器１７を実現することができるので、従来のロック検出回路（図５を参照）に比べてその回路を大幅に簡略化することが可能となる。従って、従来のＰＬＬ回路に比べて、小型かつ低雑音でありながら、そのロック／アンロックを検出して高精度のフィードバックループ制御を行うことが可能となる。
【００４０】
なお、上記の実施形態では、携帯端末などの通信機器に搭載される受信チューナの回路ブロックの１つとして、本発明に係るＰＬＬ回路１を搭載した構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、他のいかなる用途で用いられるＰＬＬ回路にも広く適用することが可能である。
【００４１】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００４２】
本発明に係るＰＬＬ回路は、小型かつ低雑音でありながら、そのロック／アンロックを検出して高精度のフィードバックループ制御を行うことが可能であるため、その小型化や通信安定性向上が要求される受信チューナや携帯端末等への搭載に好適であると言える。
【図面の簡単な説明】
【００４３】
【図１】は、本発明に係るＰＬＬ回路を搭載した通信機器の一構成例を示すブロック図である。
【図２】は、ＰＬＬ回路１の一実施形態を示すブロック図である。
【図３】は、チャージポンプ１４の一構成例を示す回路図である。
【図４】は、ロック検出器１７の別構成例を示す回路図である。
【図５】は、ＰＬＬ回路の一従来構成例を示すブロック図である。
【符号の説明】
【００４４】
１    ＰＬＬ回路
１１    基準信号発生器
１２    可変分周器
１３    位相比較器
１４    チャージポンプ
１５    ループフィルタ
１６    電圧制御発振器（ＶＣＯ）
１７    ロック検出器
２    アンテナ
３    低雑音増幅器
４    ミキサ
５    増幅器
Ｐ１〜Ｐ８    Ｐチャネル電界効果型トランジスタ
Ｎ１〜Ｎ７    Ｎチャネル電界効果型トランジスタ
Ｉ    定電流源
Ｔ１    駆動電力供給端
Ｔ２、Ｔ３    位相差信号入力端
Ｔ４    電流信号出力端
Ｒ    抵抗
ＣＭＰ    比較器
【図１】
2006115140.tif 000003
【図２】
2006115140.tif 000004
【図３】
2006115140.tif 000005
【図４】
2006115140.tif 000006
【図５】
2006115140.tif 000007