(57)【要約】【課題】  高価な部品を使用することなく、コストダウンを図ることができるＤＣ−ＤＣコンバータを提供する。【解決手段】  制御回路１１はスイッチング素子Ｑ1のオン・オフ制御を行う。ダイオードＤ1は、スイッチング周期の１割以上、且つ、３割以下の蓄積時間を有する。スイッチング素子Ｑ1がオンからオフになり、トランスＴ2の１次巻線Ｐ1の励磁電流がダイオードＤ1に転流する。その後、該電流の極性が反転しても、ダイオードＤ1の蓄積時間だけ逆電流が流れ、トランスＴ2のコアに帯磁した磁気が除去される。スイッチング素子Ｑ1がオンになり、トランスＴ2の２次巻線Ｓにおける電圧がダイオードＤ51を介して、出力電圧Ｖｏとして出力される。出力電圧Ｖｏは、出力電圧検出回路１２によって検出され、スイッチング素子Ｑ1のオフ時間を制御することにより調節される。【選択図】      図１
2006129635.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を供給する直流電源と、
一端に、前記直流電源の一端が接続された電流共振用コンデンサと、
前記電流共振用コンデンサの他端と直列に接続される１次巻線と、整流平滑回路に接続された２次巻線とを有するトランスと、
前記直流電源の他端および前記トランスの１次巻線と接続され、前記直流電圧を繰り返しオン・オフするスイッチング素子と、
前記スイッチング素子をオン・オフ制御する制御回路と、
前記１次巻線および前記電流共振用コンデンサからなる直列回路と、並列に接続されたダイオードと、
を備え、
前記ダイオードが、前記スイッチング素子のターンオフ時に、前記スイッチング素子のスイッチング電流を前記ダイオードに転流することにより前記電流共振用コンデンサを充電するとともに、前記ダイオードの蓄積時間内には前記電流共振用コンデンサを放電することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
少なくとも、前記スイッチング素子または前記ダイオードに、電圧擬似共振用のコンデンサが並列に接続されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記トランスの１次巻線に、電流共振用のインダクタンスが直列に接続されることを特徴とする請求項１または請求項２のいずれかの項に記載のＤＣ−ＤＣコンバータ。
【請求項４】
電流共振用のインダクタンスが、前記トランスのリーケージインダクタンスであることを特徴とする請求項１から請求項２のいずれかの項に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
図４は従来におけるＤＣ−ＤＣコンバータ３の回路図である。この図において、ＤＣ―ＤＣコンバータ３は、例えば整流平滑回路からなる直流電源Ｅと、制御回路３１と、出力電圧検出回路３２と、トランスＴ3と、インダクタンスＬｒと、スイッチング素子Ｑ1〜2と、フォトカプラＰＣ1と、ダイオードＤ10、13、Ｄ51（整流平滑回路）と、コンデンサＣ1〜4、Ｃ51（整流平滑回路）と、抵抗Ｒ11とから構成される。
【０００３】
トランスＴ3は、磁気コアに巻き回され、且つ、相互に電磁結合された１次巻線Ｐ1、２次巻線Ｓおよび巻線Ｐ3を有する。ＦＥＴ（Field  Effect  Transistor）からなるスイッチング素子Ｑ1〜2は、第１および第２の主端子としてドレインとソースおよび制御電極としてゲートを有する。
【０００４】
スイッチング素子Ｑ1の一端、すなわち、ドレインは電流共振用のコンデンサＣ2、電流共振用のインダクタンスＬｒおよびトランスＴ3の１次巻線Ｐ1を介して、直流電源Ｅの正極に接続され、スイッチング素子Ｑ1の他端、すなわち、ソースは直流電源Ｅの負極に接続される。スイッチング素子Ｑ1のドレインとソースとの間に電圧擬似共振用のコンデンサＣ1が接続される。このとき、スイッチング素子Ｑ1のドレインはトランスＴ3の１次巻線Ｐ1の一端に接続される。スイッチング素子Ｑ2の一端、すなわち、ドレインは直流電源Ｅの正極に接続され、スイッチング素子Ｑ2の他端、すなわち、ソースはスイッチング素子Ｑ1のドレインと接続される。
【０００５】
コンデンサＣ51は電圧平滑用の電解コンデンサであり、トランスＴ3の２次巻線Ｓの他端はダイオードＤ51のアノードに接続され、ダイオードＤ51のカソードはコンデンサＣ51の正極に接続され、トランスＴ3の２次巻線Ｓの一端はコンデンサＣ51の負極と接続される。コンデンサＣ51の正極がＤＣ−ＤＣコンバータ３の出力端＋ＯＵＴに接続され、負極がＤＣ−ＤＣコンバータ３の出力端−ＯＵＴに接続される。出力電圧検出回路３２の入力端は、ＤＣ−ＤＣコンバータ３の出力端＋ＯＵＴおよび−ＯＵＴに接続される。出力電圧検出回路３２の出力端は、フォトカプラＰＣ1のフォトダイオード側（以下、ＰＣ1−Ｄという）のカソードに接続され、フォトカプラＰＣ1−ＤのアノードがＤＣ−ＤＣコンバータ３の出力端＋ＯＵＴに接続される。
【０００６】
出力電圧検出回路３２は、ＤＣ−ＤＣコンバータ３の出力端＋ＯＵＴ、−ＯＵＴ間の出力電圧Ｖｏを検出し、フォトカプラＰＣ1−Ｄに出力する。出力電圧検出回路３２は、一般に、出力電圧Ｖｏを検出するための分圧抵抗と、基準電圧源と、誤差増幅器とからなり、分圧抵抗から得られる出力電圧Ｖｏの検出値と基準電圧源の基準電圧とを誤差増幅器に入力し、誤差信号を出力する。
【０００７】
直流電源Ｅの正極に、起動抵抗である抵抗Ｒ11を介して、制御回路３１の電源端子Ｖｃｃ、制御電源用のコンデンサであるコンデンサＣ3の一端、ダイオードＤ10のアノードおよびダイオードＤ13のカソードが接続される。トランスＴ3の巻線Ｐ３の他端がダイオードＤ13のアノードに接続される。トランスＴ3の巻線Ｐ3の一端が、Ｃ3の他端、制御回路３１のグランド入力端ＧＮＤおよびフォトカプラＰＣ1のフォトトランジスタ側（以下、ＰＣ1−ＴＲという）のエミッタと共に直流電源Ｅの負極に接続される。ダイオードＤ10のカソードおよびコンデンサＣ4の一端が制御回路３１の入力端ＶＢに接続され、コンデンサＣ4他端およびスイッチング素子Ｑ2のソースが制御回路３１の入力端ＶＳに接続される。ダイオードＤ10およびコンデンサＣ4は、上記のように接続されることにより、ハイサイド側のドライブ回路の電源を供給するためのブートストラップ回路（チャージポンプ）を構成する。制御回路３１の出力端ＬＧＤがスイッチング素子Ｑ1のゲートに接続され、制御回路３１の出力端ＨＧＤがスイッチング素子Ｑ2のゲートに接続される。制御回路３１の入力端ＦＢがフォトカプラＰＣ1−ＴＲのコレクタに接続される。
【０００８】
尚、トランスＴ3の１次巻線Ｐ1および２次巻線Ｓのそれぞれの一端が同相とされ、図４における黒丸にて示されるように設定されているため、２次巻線Ｓに接続されたダイオードＤ51はスイッチング素子Ｑ1がオンしている期間において導通状態となり、オフしている期間において非導通状態となる。
【０００９】
図５は従来におけるＤＣ−ＤＣコンバータ３の制御回路３１の回路図である。この図において、制御回路３１は、ＰＷＭ発振器３１１と、Ｄフリップフロップ（Delay  Flip-Flop）３１２と、デッドタイム発生器３１３〜３１４と、レベルシフト回路３１５と、バッファＢｕｆ1〜２とから構成される。制御回路３１は出力電圧検出回路３２の誤差信号に応答して、ＤＣ−ＤＣコンバータ３の出力端＋ＯＵＴ、−ＯＵＴ間の出力電圧Ｖｏを一定にするための制御信号を形成し、これによって、スイッチング素子Ｑ1をオン・オフ制御する。
【００１０】
制御回路３１の入力端ＦＢがＰＷＭ発振器３１１の入力端に接続される。ＰＷＭ発振器３１１の出力端がＤフリップフロップ３１２の入力端に接続される。Ｄフリップフロップ３１２のデータ出力端Ｑがデッドタイム発生器３１３の入力端に接続される。Ｄフリップフロップ３１２の負データ出力端ＮＱがデッドタイム発生器３１４の入力端に接続される。デッドタイム発生器３１３の出力端がバッファＢｕｆ1を介して、制御回路３１の出力端ＬＧＤに接続される。デッドタイム発生器３１４の出力端がレベルシフト回路３１５およびバッファＢｕｆ2を介して、制御回路３１の出力端ＨＧＤに接続される。デッドタイム発生器３１３〜３１４は入力された信号にデッドタイムを付加する。レベルシフト回路３１５は、デッドタイム発生器３１４の出力信号の電圧レベルの変換を行う。バッファＢｕｆ2は、電源およびグランドを、制御回路３１の入力端ＶＢおよび入力端ＶＳに接続され、前述したブートストラップ回路から電源の供給を受けて動作する。
【００１１】
制御回路３１は電源入力端Ｖｃｃおよびグランド入力端ＧＮＤが設けられている。電源入力端Ｖｃｃは、バッファＢｕｆ2を除く、内部の各構成要素の電源ラインが集約されたＩｎｔ  Ｖｃｃに接続され、該構成要素に電源を供給する。グランド入力端ＧＮＤは、バッファＢｕｆ2を除く、内部の各構成要素のグランドに接続され、該構成要素にグランド電位を印加する。
【００１２】
以上のような構成により、スイッチング素子Ｑ1およびＱ2は以下のような制御をなされることになる。すなわち、Ｄフリップフロップ３１２によって作られたプッシュプル信号がデッドタイム発生器３１３〜３１４によってそれぞれデッドタイムを付加され、ハイサイド側（デッドタイム発生器３１４）においては、レベルシフト回路３１５にて電圧レベルの変換が行われ、該信号によって、それぞれスイッチング素子Ｑ1、2の制御が行われる。これにより、スイッチング素子Ｑ1、2が各々デッドタイムを有して、交互にオン・オフを繰り返すことになる。
【００１３】
次に、従来のＤＣ−ＤＣコンバータ３の動作の概略を説明する。
先ず、直流電源Ｅが印加されると、抵抗Ｒ11を介してコンデンサＣ3が充電される。コンデンサＣ3の電圧が制御回路３１の起動電圧に達すると制御回路３１が動作を開始する。制御回路３１において、ＰＷＭ発振器３１１からパルスが出力され、Ｄフリップフロップ３１２にて２つのプッシュプル信号が作られる。２つのプッシュプル信号は、デットタイム発生器３１３と３１４とにより、それぞれ、デッドタイムが付加される。デットタイム発生器３１３は、Ｂｕｆ１を介して、ローサイド側のスイッチング素子Ｑ1をドライブする。また、デットタイム発生器３１４は、レベルシフト回路３１５によって電圧レベルを変換して、Ｂｕｆ２を介して、ハイサイド側のスイッチング素子Ｑ2をドライブする。すなわち、スイッチング素子Ｑ1およびＱ2は、デッドタイムを有して、交互にオン・オフする。
【００１４】
次に、従来のＤＣ−ＤＣコンバータ３の動作の詳細を、図６を参照して説明する。
ここで、スイッチング素子Ｑ1がオンしており、スイッチング素子Ｑ1に電流が流れているとする。
【００１５】
先ず、スイッチング素子Ｑ1がオフの状態にされ、スイッチング素子Ｑ1とＱ2の両端の電圧が、コンデンサＣ1と、トランスＴ3の１次巻線Ｐ1のインダクタンスＬｐ1およびインダクタンスＬｒの合成インダクタンスとによる電圧擬似共振波形となり（期間Ａ）、次に、スイッチング素子Ｑ1に流れていたトランスＴ3の１次巻線Ｐ1の励磁電流がスイッチング素子Ｑ2の寄生ダイオードに転流し、直流電源Ｅの電圧にクランプされる（期間Ｂ）。そして、この転流期間にスイッチング素子Ｑ2をオンする。これによって、転流電流が減少して極性が反転し、スイッチング素子Ｑ2に電流が流れる。この電流はトランスＴ3の１次巻線Ｐ1のインダクタンスＬｐ1とコンデンサＣ2とによる共振電流であるが、トランスＴ3の１次巻線Ｐ1のインダクタンスＬｐ1の値が比較的大きいため、略直線の励磁電流として観測される（期間Ｃ）。
【００１６】
次に、スイッチング素子Ｑ2がオフし、前述したデッドタイムのため、スイッチング素子Ｑ1もオフしている状態になる（期間Ｄ）。このとき、スイッチング素子Ｑ2を流れる電流がなくなり、コンデンサＣ1とトランスＴ3の１次巻線Ｐ1のインダクタンスＬｐ1とによる電圧共振により、スイッチング素子Ｑ1のドレイン電圧が電源電圧Ｅより下がる。次に、スイッチング素子Ｑ1のドレイン電圧がゼロ電圧まで下がり、スイッチング素子Ｑ1の寄生ダイオードに、ソースからドレインの方向に電流が流れる（期間Ｅ）。
【００１７】
そして、該寄生ダイオードに電流が流れている間に、スイッチング素子Ｑ1がオンされる（期間Ｆ）。この状態において、スイッチング素子Ｑ１の電圧がゼロになってからオンさせる、ゼロボルトスイッチングが行われたことになる。そして、トランスＴ3の２次巻線Ｓにおける出力電圧Ｖｏが、コンデンサＣ51に蓄積されている電荷による電圧に達し、ダイオードＤ51により、出力端＋ＯＵＴと出力端−ＯＵＴとの間に電流が流れる（期間Ｇ）。このとき、トランスＴ3の２次巻線Ｓの両端の電圧は出力電圧Ｖｏにクランプされる。このとき、直流電源ＥからコンデンサＣ２、インダクタンスＬｒ、トランスＴ3の１次巻線Ｐ1、スイッチング素子Ｑ1を経て直流電源Ｅへ戻る経路によって電流が流れる。
【００１８】
ここで、トランスＴ3の２次巻線ＳがコンデンサＣ51によってクランプされるので、トランスＴ3の２次巻線Ｓは出力電圧によってクランプされたのと同様になり、トランスＴ3の１次巻線Ｐ1も等価的に１次巻線Ｐ1と２次巻線Ｓとの比によって決まる出力電圧によってクランプされたことになる。そのため、スイッチング素子Ｑ1のドレイン電流は、最も共振周波数が高いコンデンサＣ2およびインダクタンスＬｒの直列共振（電流共振）による共振電流と、トランスＴ3の１次巻線Ｐ1の励磁電流との合成電流となる。この電流はサイン波状に流れ、トランスＴ3の２次巻線ＳからダイオードＤ51を介して、コンデンサＣ51と出力端＋ＯＵＴと出力端−ＯＵＴとの間に供給される。
【００１９】
次に、トランスＴ3の２次巻線Ｓにおける電圧が、コンデンサＣ51に蓄積されている電荷による電圧より下がり、ダイオードＤ51に電流が流れなくなる（期間Ｈ）。このとき、ダイオードＤ51に電流が流れないため、トランスＴ3の２次巻線Ｓが開放された状態になり、トランスＴ3の１次巻線Ｐ1の端子間にトランスＴ3の１次巻線Ｐ1のインダクタンスＬｐ1のみが現れ、コンデンサＣ2との電流共振期間となる。このとき、トランスＴ3の１次巻線Ｐ1のインダクタンスＬｐ1が大きいため、コンデンサＣ2とによって決まる共振周波数は低くなり、インダクタンスＬｒに流れる電流は、略直線の電流として観測される。
【００２０】
尚、スイッチング素子Ｑ1およびＱ2のスイッチング周波数は、一定値にされるか、または若干、変化される。基本的には、デッドタイムを有して、交互にオン・オフするＰＷＭ制御が行われる。図７に、スイッチング素子Ｑ1のＤｕｔｙ  Ｒａｔｉｏに対する出力電圧Ｖｏの特性を示す。図７から、スイッチング素子Ｑ1によって、大凡、Ｄｕｔｙ  Ｒａｔｉｏを０．３５〜１の範囲、もしくは、０〜０．３の範囲にすることにより、出力電圧Ｖｏを制御することができる。
【００２１】
ところで、上述したような従来のＤＣ−ＤＣコンバータ３は、電位が大きく異なるスイッチング素子Ｑ1とＱ2とを同期して制御するために、何らかの絶縁手段もしくはレベルシフト手段を必要し、図５においては、レベルシフト回路３１５を用いている。
【００２２】
例えば、ＤＣ−ＤＣコンバータ３に入力される電源Ｅが、ＤＣ−ＤＣコンバータ３にとって最も厳しい場合（ワーストケース）について考察する。該ワーストケースとしては、実効値が２４０Ｖの交流を整流してＤＣ−ＤＣコンバータ３に入力するケースが考えられる。この場合、２４０Ｖの定格電圧に対して、１０％のマージンをみて、２６４Ｖの交流を入力しても問題ないようにすることになる。ここで、２６４Ｖの交流を整流すると、２６４Ｖ×１．４１４２＝３７３．３Ｖ（該交流の波高値）の直流が出力されることとなり、少なくともこの電圧までは電圧レベルシフトを行う必要がある。また、最近、力率改善を行う必要から、交流電圧を整流した後に力率改善回路を設けており、その場合は、さらに該直流電圧が高くなるので、レベルシフト回路３１５によって、約４００Ｖの電圧レベルシフトが必要になる。
【００２３】
しかしながら、レベルシフト回路３１５がこれに対応するには、高価な高耐圧素子を使用する必要があり、価格が高くなるという問題があった。また、絶縁手段を用いるとしても、高価なパルストランスを使用する必要があり、いずれにしても、ＤＣ−ＤＣコンバータ３が高価になってしまうという問題があった。
【００２４】
尚、例えば、特許文献１および特許文献２には、ローサイド側とハイサイド側にそれぞれ、スイッチング素子を設けて、トランスの１次側に供給する電流を変化させることにより、トランスの２次側において出力電圧を得るＤＣ-ＤＣコンバータまたはスイッチング電源が記載されている。しかしながら、該公報に係る発明においても、電位が大きく異なる２つのスイッチング素子を同期して制御するために、何らかの絶縁手段もしくはレベルシフト手段を必要し、前述したＤＣ−ＤＣコンバータ３と同様の問題があった。
【特許文献１】特開２００２−３１５３３１号公報
【特許文献２】特開平１１−１３６９４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
本発明は、上記事情を考慮してなされたもので、その目的は、高価な部品を使用することなく、コストダウンを図ることができるＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００２６】
上記目的を達成するために、この発明では、以下の手段を提案している。
請求項１に係る発明は、直流電圧を供給する直流電源と、一端に、前記直流電源の一端が接続された電流共振用コンデンサと、前記電流共振用コンデンサの他端と直列に接続される１次巻線と、整流平滑回路に接続された２次巻線とを有するトランスと、前記直流電源の他端および前記トランスの１次巻線と接続され、前記直流電圧を繰り返しオン・オフするスイッチング素子と、前記スイッチング素子をオン・オフ制御する制御回路と、前記１次巻線および前記電流共振用コンデンサからなる直列回路と、並列に接続されたダイオードとを備え、前記ダイオードが、前記スイッチング素子のターンオフ時に、前記スイッチング素子のスイッチング電流を前記ダイオードに転流することにより前記電流共振用コンデンサを充電するとともに、前記ダイオードの蓄積時間内には前記電流共振用コンデンサを放電することを特徴とする。
この発明によれば、スイッチング素子がオンしていたときに該スイッチング素子に流れていた電流が、該スイッチング素子がオフしたときにダイオードに転流され、該電流の極性が逆転しても、該ダイオードの蓄積時間だけ、該電流が流れる。
【００２７】
請求項２に係る発明は、請求項１に記載のＤＣ−ＤＣコンバータであって、少なくとも、前記スイッチング素子または前記ダイオードに、電圧擬似共振用のコンデンサが並列に接続されることを特徴とする。
この発明によれば、ＤＣ−ＤＣコンバータ内のスイッチング素子またはダイオードにかかる電圧の波形が、ノイズの少ない電圧擬似共振波形になる。
【００２８】
請求項３に係る発明は、請求項１または請求項２のいずれかの項に記載のＤＣ−ＤＣコンバータであって、前記トランスの１次巻線に、電流共振用のインダクタンスが直列に接続されることを特徴とする。
この発明によれば、ＤＣ−ＤＣコンバータ内のトランスに流れる電流の波形が、ノイズの少ない電流共振波形になる。
【００２９】
請求項４に係る発明は、請求項１または請求項２のいずれかの項に記載のＤＣ−ＤＣコンバータであって、電流共振用のインダクタンスが、前記トランスのリーケージインダクタンスであることを特徴とする。
この発明によれば、部品を追加することなく、電流共振用のインダクタンスがトランスのリーケージ（漏れ）インダクタンスによって得られる。
【発明の効果】
【００３０】
請求項１に係る発明によれば、ダイオードによって、従来のＤＣ−ＤＣコンバータ３におけるハイサイド側のスイッチング素子Ｑ2を置き換えることができ、スイッチング素子Ｑ2の制御に用いるための、高価なパルストランスやレベルシフト回路３１５等を必要とすることなく、ＤＣ−ＤＣコンバータを安価に構成することができる効果がある。また、スイッチング素子Ｑ2を削減することができるので、ＤＣ−ＤＣコンバータを安価に構成することができる効果がある。
【００３１】
請求項２または請求項３のいずれかの項に係る発明によれば、ＤＣ−ＤＣコンバータにおいて、電流共振および電圧擬似共振波形が得られ、ノイズが少なく効率の良い共振型のＤＣ−ＤＣコンバータを構成することができる効果がある。
【００３２】
請求項４に係る発明によれば、電流共振用のインダクタンスを得るために新たに部品（インダクタ）を追加する必要がなく、コストダウンを図ることができる効果がある。
【発明を実施するための最良の形態】
【００３３】
以下、図面を参照し、この発明の一実施形態について説明する。
図１は本実施形態におけるＤＣ−ＤＣコンバータ１の回路図である。この図において、ＤＣ―ＤＣコンバータ１は、例えば整流平滑回路からなる直流電源Ｅと、制御回路１１と、出力電圧検出回路１２と、トランスＴ2と、インダクタンスＬｒと、スイッチング素子Ｑ1と、フォトカプラＰＣ1と、ダイオードＤ1、11、51と、コンデンサＣ1〜2、13、51と、抵抗Ｒ12、15とから構成される。尚、本実施形態におけるＤＣ−ＤＣコンバータ１は、ローサイド側の制御回路を、一般の擬似共振型フライバックコンバータの擬似共振用の制御回路によって構成する。尚、入力電圧として、交流８５〜１４１Ｖ、もしくは、それを整流した直流１００〜２００Ｖを想定する。
【００３４】
トランスＴ2は、磁気コアに巻き回され、且つ、相互に電磁結合された１次巻線Ｐ1、２次巻線Ｓおよび巻線Ｐ3を有する。ＦＥＴからなるスイッチング素子Ｑ1は、第１および第２の主端子としてドレインとソースおよび制御電極としてゲートを有する。
【００３５】
スイッチング素子Ｑ1の一端、すなわち、ドレインは電流共振用のコンデンサＣ2、電流共振用のインダクタンスＬｒおよびトランスＴ2の１次巻線Ｐ1を介して、直流電源Ｅの正極に接続され、スイッチング素子Ｑ1の他端、すなわち、ソースは直流電源Ｅの負極に接続される。スイッチング素子Ｑ1のドレインとソースとの間に電圧擬似共振用のコンデンサＣ1が接続される。このとき、スイッチング素子Ｑ1のドレインはトランスＴ2の１次巻線Ｐ1の一端に接続される。
【００３６】
ダイオードＤ1は、アノードがスイッチング素子Ｑ1のドレインと接続され、カソードが直流電源Ｅの正極と接続される。つまり、ダイオードＤ1はスイッチング素子Ｑ1がターンオフした時に１次巻線Ｐ1に発生する電圧によって順方向バイアスされる向きに接続される。
【００３７】
また、ダイオードＤ1は、後述するように、スイッチング素子Ｑ1がオフしている間において、ある程度の時間は、蓄積時間ｔrrによる逆電流が流れることが必要である。そのため、蓄積時間ｔrrにはスイッチング周期に関連した下限値が存在する。
【００３８】
上述した下限値は、例えば、蓄積時間Ｔrrを１μＳとして実測したとき、最もオン時間が短くてよい条件（直流２００Ｖ入力）におけるスイッチング周期に対する蓄積時間Ｔrrの比率により決定する。本実施形態においては、スイッチング素子Ｑ1のオン時間が７．７μＳとなり、オフ時間が２．３μＳとなるので、スイッチング周期が１０μＳとなる。以上より、該状況における蓄積時間Ｔrrのスイッチング周期に対する比率は約１０％（＝１割）となるので、本実施形態においては、その比率を、スイッチング周期の約１割の時間をダイオードＤ1の蓄積時間ｔrrの下限値とする。
【００３９】
また、ダイオードＤ1の蓄積時間ｔrrについては、後述するように、スイッチング素子Ｑ1がオフしている間に上述した蓄積時間ｔrrによる逆電流の停止が必要なので、スイッチング周期に関連した上限値も存在する。
【００４０】
上述した上限値は、例えば、蓄積時間Ｔrrを１μＳとして実測したとき、最もオン時間を長くする必要がある条件（直流１００Ｖ入力）におけるスイッチング周期に対する蓄積時間Ｔrrの比率により決定する。本実施形態においては、スイッチング素子Ｑ1のオン時間が１．５８μＳとなり、オフ時間が１．７７μＳとなるので、スイッチング周期が３．３５μＳとなる。以上より、該状況における蓄積時間Ｔrrのスイッチング周期に対する比率は約３０％（＝３割）となるので、本実施形態においては、その比率を、スイッチング周期の約３割の時間をダイオードＤ1の蓄積時間ｔrrの上限値とする。
【００４１】
上述したように、ダイオードＤ1の蓄積時間ｔrrは、スイッチング周期に応じて決定される。逆に言うと、ダイオードＤ1の蓄積時間ｔrrが決まると、スイッチング周波数は蓄積時間ｔrrに応じて決定されることになる。本実施形態においては、スイッチング素子Ｑ1のスイッチング周波数が１００ｋＨｚ〜３００ｋＨｚと入力電圧により変化する。この時の蓄積時間ｔrrは約１μＳであり、スイッチング周波数の１割〜３割に相当する。通常のスイッチング整流用ダイオードは、蓄積時間ｔrrが１００ｎｓ程度であるので、ダイオードＤ1は、通常のダイオードである他のダイオードＤ11、51に比して蓄積時間ｔrrが十分長いダイオードを使用する。蓄積時間ｔrrが十分長いダイオードの例として、サンケン電気株式会社が製造しているダイオ−ドＳＡＲＳ０１が存在する。
【００４２】
コンデンサＣ51は電圧平滑用の電解コンデンサであり、トランスＴ3の２次巻線Ｓの他端はダイオードＤ51のアノードに接続され、ダイオードＤ51のカソードはコンデンサＣ51の正極に接続され、トランスＴ3の２次巻線Ｓの一端はコンデンサＣ51の負極と接続される。コンデンサＣ51の正極がＤＣ−ＤＣコンバータ１の出力端＋ＯＵＴに接続され、負極がＤＣ−ＤＣコンバータ１の出力端−ＯＵＴに接続される。出力電圧検出回路１２の入力端は、ＤＣ−ＤＣコンバータ１の出力端＋ＯＵＴおよび−ＯＵＴに接続される。出力電圧検出回路１２の出力端は、フォトカプラＰＣ1−Ｄのカソードに接続され、フォトカプラＰＣ1−ＤのアノードがＤＣ−ＤＣコンバータ１の出力端＋ＯＵＴに接続される。
【００４３】
出力電圧検出回路１２は、ＤＣ−ＤＣコンバータ１の出力端＋ＯＵＴ、−ＯＵＴ間の出力電圧Ｖｏを検出し、フォトカプラＰＣ1−Ｄに出力する。出力電圧検出回路１２は、一般に、出力電圧Ｖｏを検出するための分圧抵抗と、基準電圧源と、誤差増幅器とからなり、分圧抵抗から得られる出力電圧Ｖｏの検出値と基準電圧源の基準電圧とを誤差増幅器に入力し、誤差信号を出力する。
【００４４】
直流電源Ｅの正極に、起動抵抗である抵抗Ｒ12を介して、制御回路１１の電源端子Ｖｃｃ、制御電源用のコンデンサであるコンデンサＣ13の一端およびダイオードＤ11のカソードが接続される。トランスＴ2の巻線Ｐ3の一端がダイオードＤ11のアノードとＲ15の一端に接続される。トランスＴ2の巻線Ｐ3の他端が、Ｃ13の他端および制御回路１１のグランド入力端Ｇｎｄと共に直流電源Ｅの負極に接続される。抵抗Ｒ15の他端が、制御回路１１の入力端ＢＤと接続される。フォトカプラＰＣ1−ＴＲのコレクタが制御回路１１の入力端ＯＦに接続され、また、フォトカプラＰＣ1−ＴＲのエミッタが直流電源Ｅの負極に接続される。制御回路１１の出力端ＧＤがスイッチング素子Ｑ1のゲートに接続される。
【００４５】
尚、トランスＴ2の１次巻線Ｐ1および２次巻線Ｓのそれぞれの一端が同相とされ、図１における黒丸にて示されるように設定されているため、２次巻線Ｓに接続されたダイオードＤ51はスイッチング素子Ｑ1がオンしている期間において導通状態となり、オフしている期間において非導通状態となる。
【００４６】
図２は本実施形態におけるＤＣ−ＤＣコンバータ１の制御回路１１の回路図である。この図において、制御回路１１は、ＲＳフリップフロップ（Reset-Set  Flip-Flop）であるＦＦａ１１２と、コンパレータであるＩＮＨ比較器１１４、ＯＣＰ比較器１１５と、バッファＢｕｆと、ＦＥＴからなるスイッチング素子Ｑ111と、電圧源ＥＳ1〜2と、電流源Ｉｒｅｓ1と、コンデンサＣ111と、抵抗Ｒ111とから構成される。制御回路１１は出力電圧検出回路１２の誤差信号に応答して、ＤＣ−ＤＣコンバータ１の出力端＋ＯＵＴ、−ＯＵＴ間の出力電圧Ｖｏを一定にするための制御信号を形成し、これによって、スイッチング素子Ｑ1をオン・オフ制御する。
【００４７】
電圧源ＥＳ1の正極がコンパレータ１１４の負入力端に接続される。入力端ＢＤがコンパレータ１１４の正入力端に接続される。ＦＦａ１１２のセット入力端Ｓがコンパレータ１１４の出力端に接続され、負論理にて信号が入力される。制御回路１１の入力端ＢＤがコンパレータ１１４の正入力端に接続される。ＦＦａ１１２の正のデータ出力端ＱがバッファＢｕｆを介して、制御回路１１の出力端ＧＤに接続される。
【００４８】
電圧源ＥＳ2の正極が抵抗Ｒ111の一端および電流源Ｉｒｅｓ1の正極に接続される。抵抗Ｒ111の他端がコンパレータ１１５の負入力端および制御回路１１の入力端ＯＦに接続される。電流源Ｉｒｅｓ1の負極がコンパレータ１１５の正入力端およびコンデンサＣ111の一端ならびにスイッチング素子Ｑ111のドレインに接続される。コンパレータ１１５の出力端がＦＦａ１１２のリセット入力端Ｒに接続される。ＦＦａ１１２の負のデータ出力端ＮＱがスイッチング素子Ｑ111のゲートに接続される。電圧源ＥＳ1および電圧源ＥＳ2の負極、コンデンサＣ111の他端、スイッチング素子Ｑ111のソースがグランドＧＮＤに接続される。
【００４９】
制御回路１１は電源入力端Ｖｃｃおよびグランド入力端ＧＮＤが設けられている。電源入力端Ｖｃｃは、内部の各構成要素の電源ラインが集約されたＩｎｔ  Ｖｃｃに接続され、該構成要素に電源を供給する。グランド入力端ＧＮＤは、内部の各構成要素のグランドに接続され、該構成要素にグランド電位を印加する。
【００５０】
次に、本実施形態における従来のＤＣ−ＤＣコンバータ１の動作の概略を説明する。ここで、ＦＦａ１１２がリセットされているとする。
【００５１】
先ず、直流電源Ｅが印加されると、抵抗Ｒ12を介してコンデンサＣ13が充電される。コンデンサＣ13の電圧が制御回路１１の起動電圧に達すると制御回路１１が動作を開始する。制御回路１１において、入力端ＢＤの電圧が０Ｖであるため、コンパレータ１１４の出力信号はローレベルとなり、ＦＦａ１１２がセットされて、バッファＢｕｆを介して、出力端ＧＤにおいてハイレベルの信号を出力し、スイッチング素子Ｑ1をオンする。これにより、トランスＴ2の１次巻線Ｐ1に電圧が印加される。
【００５２】
次に、本実施形態におけるＤＣ−ＤＣコンバータ１の動作の詳細を、図６を参照して説明する。
ここで、スイッチング素子Ｑ1がオンしており、スイッチング素子Ｑ1に電流が流れているとする。
【００５３】
先ず、ＦＦａ１１２がセットされたことにより、ＦＦａ１１２の負のデータ出力端ＮＱにローレベルの信号が出力され、スイッチング素子Ｑ111がオフになり、コンデンサＣ111への充電が開始される。コンデンサＣ111の一端の電圧が上昇し、コンパレータ１１５によって、入力端ＯＦにおける信号の電圧と比較され、両者の電圧が一致すると、コンパレータ１１５はハイレベルの信号を出力し、ＦＦａ１１２がリセットする。これにより、スイッチング素子Ｑ1がオフになり、電圧擬似共振が発生し、スイッチング素子Ｑ1のドレイン電圧が上昇する（期間Ａ）。
【００５４】
このとき、スイッチング素子Ｑ1のドレイン電流はコンデンサＣ1に転流し、コンデンサＣ1とトランスＴ2の１次巻線Ｐ1のインダクタンスＬｐ1とにより、電圧共振が起こっているので、スイッチング素子Ｑ1のドレイン電圧の波形がサイン波の一部分をなすこととなるが、実際には、スイッチング素子Ｑ1のドレイン電圧が直流電源Ｅの電圧値にてクランプされるため、直線的な波形となる。このとき、トランスＴ2の各巻線における電圧が反転する。これにより、トランスＴ2の巻線Ｐ3の電圧が反転し、これが抵抗Ｒ15を介して、コンパレータ１１４に入力される電圧によって、スイッチング素子Ｑ1のオフ状態を維持する。同時に、コンデンサＣ1に流れていたトランスＴ2の１次巻線Ｐ1の励磁電流がダイオードＤ1に転流し、直流電源Ｅの電圧にクランプされる（区間Ｂ）。
【００５５】
そして、コンデンサＣ1に流れていた電流が直流電源Ｅの電圧にクランプと同時にダイオードＤ1に転流する。ダイオードＤ1に電流が転流した当初は順方向の電流が流れ、その後、極性が反転しても、前述したように、ダイオードＤ1が大きな蓄積時間ｔrrを有しているため、該蓄積時間ｔrrだけ、逆方向の電流が流れる（期間Ｃ）。ダイオードＤ1の逆方向の電流は、該蓄積時間ｔrrが終了すると停止する。
【００５６】
尚、期間Ａ〜Ｃにおいて、トランスＴ2のコアに帯磁した磁気が除去される。つまり、トランスＴ2のコアがリセットされる。また、ダイオードＤ1による逆電流が停止すると、トランスＴ2の各巻線における電圧が反転する。
【００５７】
ここで、ダイオードＤ1は、トランスＴ2のコアを十分リセットすることができるように、期間Ｃにおいて、ある程度の時間は、蓄積時間ｔrrによる逆電流が流れることが必要であるので、蓄積時間ｔrrには下限値が存在する。本実施形態においては、スイッチング周期の１割の時間をダイオードＤ1の蓄積時間ｔrrの下限値とする。
【００５８】
次に、トランスＴ2のリセットが終了し、ダイオードＤ1を流れる電流がなくなり、コンデンサＣ1とトランスＴ2の１次巻線Ｐ1のインダクタンスＬｐ1とによる電圧共振により電圧は降下する（期間Ｄ）。これにより、スイッチング素子Ｑ1のドレイン電圧が電源電圧Ｅより下がる。次に、スイッチング素子Ｑ1のドレイン電圧がゼロ電圧まで下がり、スイッチング素子Ｑ1の寄生ダイオードに、ソースからドレインの方向に電流が流れる（期間Ｅ）。
【００５９】
そして、スイッチング素子Ｑ1の寄生ダイオードに電流が流れている間に、以下の動作が行われて、スイッチング素子Ｑ1がオンになる（期間Ｆ）。すなわち、期間ＣにおけるトランスＴ2の巻線Ｐ3における電圧の反転が、コンパレータ１１４に伝播し、コンパレータ１１４がローレベルの信号を出力し、ＦＦａ１１２をセットし、これにより、スイッチング素子Ｑ1が再びオンになる。このように、スイッチング素子Ｑ1のゲートドライブ信号は、抵抗Ｒ15、コンパレータ１１４、ＦＦａ１１２およびバッファＢｕｆによって生成されるため、僅かながら遅延を生じ、これにより、スイッチング素子Ｑ１の電圧がゼロになってからオンさせる、ゼロボルトスイッチングが行われることになる。また、期間Ｃにおいても、ダイオードＤ1も順方向電流から自然に逆方向電流が流れるので同様にゼロボルトスイッチングが可能である。
【００６０】
尚、期間Ｆにおいて、スイッチング素子Ｑ1がゼロボルトスイッチングを行うために、スイッチング素子Ｑ1がオンされる時間（期間Ｆ）より、ある時間（期間Ｄ〜Ｅ）だけ前に、前述したダイオードＤ1の蓄積時間ｔrrによる逆電流が停止する必要があるので、蓄積時間ｔrrには上限値も存在する。本実施形態においては、スイッチング周期の３割の時間をダイオードＤ1の蓄積時間ｔrrの上限値とする。
【００６１】
そして、トランスＴ2の２次巻線Ｓにおける出力電圧Ｖｏが、コンデンサＣ51に蓄積されている電荷による電圧に達し、ダイオードＤ51により、出力端＋ＯＵＴと出力端−ＯＵＴとの間に電流が流れる（期間Ｇ）。このとき、トランスＴ2の２次巻線Ｓの両端の電圧は出力電圧Ｖｏにクランプされる。このとき、直流電源ＥからコンデンサＣ2、インダクタンスＬｒ、トランスＴ2の１次巻線Ｐ1、スイッチング素子Ｑ1を経て直流電源Ｅへ戻る経路によって電流が流れる。
【００６２】
ここで、トランスＴ2の２次巻線ＳがコンデンサＣ51によってクランプされるので、トランスＴ2の２次巻線Ｓは出力電圧によってクランプされたのと同様になり、トランスＴ2の１次巻線Ｐ1も等価的に１次巻線Ｐ1と２次巻線Ｓとの比によって決まる出力電圧によってクランプされたことになる。そのため、スイッチング素子Ｑ1のドレイン電流は、最も共振周波数が高いコンデンサＣ2およびインダクタンスＬｒの直列共振（電流共振）による共振電流と、トランスＴ2の１次巻線Ｐ1の励磁電流との合成電流となる。この電流はサイン波状に流れ、トランスＴ2の２次巻線ＳからダイオードＤ51を介して、コンデンサＣ51と出力端＋ＯＵＴと出力端−ＯＵＴとの間に供給される。
【００６３】
次に、トランスＴ2の２次巻線Ｓにおける電圧が、コンデンサＣ51に蓄積されている電荷による電圧より下がり、ダイオードＤ51に電流が流れなくなる（区間Ｈ）。このとき、ダイオードＤ51に電流が流れないため、トランスＴ2の２次巻線Ｓが開放された状態になり、トランスＴ2の１次巻線Ｐ1も開放され、トランスＴ2の１次巻線Ｐ1のインダクタンスＬｐ1が現れ、コンデンサＣ2との電流共振期間となる。このとき、トランスＴ2の１次巻線Ｐ1のインダクタンスＬｐ1が大きいため、コンデンサＣ2とによって決まる共振周波数は低くなり、インダクタンスＬｒに流れる電流は、略直線の電流として観測される。
【００６４】
尚、出力電圧Ｖｏは、出力電圧検出回路１２によって検出されて、その誤差信号がフォトカプラＰＣ1−ＤからフォトカプラＰＣ1−ＴＲに伝えられる。 フォトカプラＰＣ1−ＴＲは、抵抗Ｒ111と直列に接続され、電圧源ＥＳ2を分圧し、コンパレータ１１５に入力する電圧を調整し、スイッチング素子Ｑ1のオフ時間を制御して、出力電圧Ｖｏを調節する。この制御特性に関しては、図４に示した従来のＤＣ−ＤＣコンバータ３と略同様である。
【００６５】
上記実施形態によれば、従来のＤＣ−ＤＣコンバータ３のハイサイド側のスイッチング素子Ｑ2の代わりに、スイッチング周期の１割以上、且つ、３割以下の蓄積時間ｔrrを有するダイオードＤ1を用い、ダイオードＤ1を、順バイアス時には、スイッチング素子Ｑ2の寄生ダイオードと同等の動作を実現し、順バイアスから逆バイアスへの移行時には、ダイオードＤ1の蓄積時間ｔrrによって、一定時間内、逆電流が流れることにより、従来のＤＣ−ＤＣコンバータ３において、スイッチング素子Ｑ2を外部の制御回路３１から一定時間のみオンさせる動作を等価的に実現する。したがって、スイッチング素子Ｑ1のみによって、ＤＣ−ＤＣコンバータ１を構成でき、スイッチング素子Ｑ2およびその制御に用いるための、高価なパルストランスやレベルシフト回路３１５等を必要とすることなく、図６に示すような、電流共振および電圧擬似共振波形が得られ、ノイズが少なく効率の良い共振型コンバータを安価に構成することができる。
【００６６】
また、前述したように、ダイオードＤ1の逆電流によってトランスＴ2のコアをリセットしている。トランスＴ2のコアをリセットするのに要する時間、つまり、ダイオードＤ1の逆電流を流す必要のある時間（蓄積時間ｔrr)は、Ｖｃ2：コンデンサＣ2の端子電圧、ＴonQ1：スイッチング素子Ｑ1のオン時間、ＴonD1：ダイオードＤ1のオン時間とすると、
（Ｅ-Ｖｃ2）×ＴonQ1＝Ｖｃ2×ＴonD1より、
トランスＴ2の巻線に印加する電圧は、入力電圧Ｅと出力電圧Ｖｏとデューディによって決まるため、任意に高くできないから、入力電圧Ｅと出力電圧Ｖｏとが一定ならば、スイッチング素子Ｑ1のオン時間ＴonQ1に比例する。
したがって、蓄積時間ｔrrが短いとスイッチング素子Ｑ1のオン時間を短くする必要が生じて、スイッチング周波数も高くする必要があり、ＤＣ−ＤＣコンバータ１の効率等を考慮すると、蓄積時間ｔrrを極端に短くすることはできない。一方、通常のダイオードは、蓄積時間ｔrrを極力短くするように設計されているため、本実施形態におけるダイオードＤ1としては使用できず、蓄積時間ｔrrを十分長くしたダイオードが必要となる。仮に、通常のダイオードを使用すると、スイッチング素子Ｑ1のスイッチング周波数を極端に高くする必要があり、各回路部品の発熱等の問題が発生してしまう。
【００６７】
ここで、入力電圧が交流８５〜１４１Ｖの電源装置を想定すると、それを整流した後の直流１００〜２００Ｖの直流電圧が入力されるＤＣ−ＤＣコンバータを用いる必要がある。先述したように、本実施形態においては、スイッチング周期の１割以上、且つ、３割以下の蓄積時間ｔrrを有するダイオードＤ1を用いているので、蓄積時間ｔｒｒ＝１μＳとしたとき、スイッチング周期の中において、最もオン時間を長くする（スイッチング周期の９割の時間）必要がある条件（直流２００Ｖ入力）においては、スイッチング素子Ｑ1のオン時間が９μＳとなり、スイッチング周期が１０μＳ、スイッチング周波数が１００ｋＨｚとなる。また、スイッチング周期の中において、最もオン時間が短くてよい（スイッチング周期の７割の時間）条件（直流１００Ｖ入力）においては、スイッチング素子Ｑ1のオン時間が１．５８μＳとなり、スイッチング周期が３．３５μＳ、スイッチング周波数が３００ｋＨｚとなる。
【００６８】
また、本実施形態においては、スイッチング素子Ｑ1の制御を、電圧制御型の制御回路１１によって行っている。もし、電流制御型の制御回路１１によって、スイッチング素子Ｑ1の制御を行うと、図６に示すように、スイッチング素子Ｑ1のドレイン電流が、オン時間に対して正弦波状に変化しており、直線的に変化しないので、オン時間が最大のときに、スイッチング素子Ｑ1のドレイン電流が最大とならなくなる。それにより、オン時間を調整してスイッチング素子Ｑ1のドレイン電流を制御することが難しくなる。
【００６９】
次に、本実施形態の変形例を以下に示す。図３は、図１に示すＤＣ−ＤＣコンバータ１の電圧擬似共振用のコンデンサＣ1をＣ1とＣ3の２つに分けたＤＣ−ＤＣコンバータ２を示す。ＤＣ−ＤＣコンバータ２においては、さらに、電流共振用のコンデンサＣ2をＣ2とＣ4の２つに分けている。また、電流共振用のインダクタンスＬｒを設けず、トランスＴ2の漏れインダクタンスＬｒ（リーケージインダクタンス）を、電流共振用のインダクタンスＬｒとして利用することも可能である。
【００７０】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲での設計変更も含まれる。
【図面の簡単な説明】
【００７１】
【図１】本発明の一実施形態におけるＤＣ−ＤＣコンバータ１の回路図である。
【図２】同実施形態におけるＤＣ−ＤＣコンバータ１の制御回路１１の回路図である。
【図３】同実施形態の変形例におけるＤＣ−ＤＣコンバータ２の回路図である。
【図４】従来におけるＤＣ−ＤＣコンバータ３の回路図である。
【図５】従来におけるＤＣ−ＤＣコンバータ３の制御回路３１の回路図である。
【図６】本発明の一実施形態におけるＤＣ−ＤＣコンバータ１および従来におけるＤＣ−ＤＣコンバータ２の各部の波形を示す図である。
【図７】本発明の一実施形態におけるＤＣ−ＤＣコンバータ１および従来におけるＤＣ−ＤＣコンバータ２のスイッチング素子Ｑ1のＤｕｔｙ  Ｒａｔｉｏと出力電圧Ｖｏとの関係を示すグラフである。
【符号の説明】
【００７２】
１、２、３・・・ＤＣ−ＤＣコンバータ、１１・・・制御回路、１２ ・・・出力電圧検出回路、３１・・・制御回路、３２・・・出力電圧検出回路、１１２・・・ＦＦａ（ＲＳ  Flip-Flop）、１１４、１１５・・・コンパレータ、３１１・・・ＰＷＭ発振器、３１２・・・Ｄフリップフロップ（Delay  Flip-Flop）、３１３、３１４・・・デッドタイム発生器、３１５・・・レベルシフト回路
【図１】
2006129635.tif 000003
【図２】
2006129635.tif 000004
【図３】
2006129635.tif 000005
【図４】
2006129635.tif 000006
【図５】
2006129635.tif 000007
【図６】
2006129635.tif 000008
【図７】
2006129635.tif 000009