(57)【要約】【課題】表面実装可能な電気回路保護デバイスを提供する。【解決手段】表面実装可能な電気回路保護デバイス（１０）は第１のポリマー正温度係数（ＰＰＴＣ）抵抗要素（１６）、第２のＰＰＴＣ抵抗要素（１８）、および第１および第２のＰＰＴＣ要素の間に熱的に接触して配置されたプレーナツェナーダイオードチップなどの少なくとも１つの発熱電気部品（２０）を規定する層を含み、これにより、閾値より大きい電流が部品に流れて部品を加熱し、この熱がＰＰＴＣ抵抗要素に伝導されて、第１または第２のＰＰＴＣ要素の少なくとも１つ、好ましくは双方が高抵抗状態にトリップするようになっている。エッジに形成された一連のターミナル電極（２２、２４、２６）により、第１および第２のＰＰＴＣ要素および電気部品をプリント回路基板などの電気回路基板に表面実装接続することが可能になる。また、このデバイスを製造する方法も開示される。【選択図】図３
2006279045.tif 000002
【特許請求の範囲】
【請求項１】
表面実装可能な電気回路保護デバイスであって：
第１および第２主要面を有する第１ポリマー正温度係数（「ＰＰＴＣ」）抵抗器を形成する中央平面層と、第１主要面上に形成されてこれと密接に電気接触する第１電極層と、第２主要面上に形成されてこれと密接に電気接触する第２電極層とを含む略箱形の発熱要素キャリアであって、少なくとも１つの発熱電気要素を受容するスペースを規定する要素キャリア；および
電気回路基板へのデバイスの表面実装および電気接続を可能にするため、デバイスの少なくとも１つの主要エッジ壁に沿って形成された少なくとも第１、第２および第３ターミナル電極領域
を含み、
少なくとも１つの発熱電気要素が（ａ）第１電極層の一部を含む要素キャリアスペース内で金属層パスに結合される第１金属化コンタクトフェース、および（ｂ）電気相互接続構造体により第３ターミナル電極領域に接続される第２金属化コンタクトフェースを有し、デバイスを含む電気回路にて発熱電気要素を流れる閾値より大きい電流により熱を生じ、該熱が第１ＰＰＴＣ抵抗器へ直接的に伝導されて高抵抗状態へのトリップを支援するようになっている、デバイス。
【請求項２】
第１および第２ターミナル電極領域がデバイスの対向する第１および第２主要エッジ壁に沿って形成されている、請求項１に記載の表面実装可能な電気回路保護デバイス。
【請求項３】
第３ターミナル電極がデバイスの第３主要エッジ壁に沿って形成されている、請求項２に記載の表面実装可能な電気回路保護デバイス。
【請求項４】
第２および第３ターミナル電極がデバイスの第２エッジ壁に沿って形成されている、請求項２に記載の表面実装可能な電気回路保護デバイス。
【請求項５】
第３および第４主要面を有する第２ＰＰＴＣ抵抗器と、第３主要面上に形成されてこれと密接に電気接触する第３電極層と、第４主要面上に形成されてこれと密接に電気接触する第４電極層とを含み、発熱電気要素がデバイス内にて第１ＰＰＴＣ抵抗器と第２ＰＰＴＣ抵抗器との間に配置され、好ましくは第１ＰＰＴＣ抵抗器が第２ＰＰＴＣ抵抗器に第１および第２ターミナル電極にて並列に電気接続される、請求項１に記載の表面実装可能な電気回路保護デバイス。
【請求項６】
少なくとも１つの発熱電気要素が半導体ダイを含み、好ましくは半導体ダイがダイオード、ツェナーダイオード、バイポーラ接合トランジスタ、電界効果トランジスタ、トライアック、サイリスタ、およびシリコン制御整流器の１つを含む、請求項１に記載の表面実装可能な電気回路保護デバイス。
【請求項７】
少なくとも１つの発熱電気要素が電気的に受動的な要素を含み、好ましくは電気的に受動的な要素が抵抗器、バリスタ、サーミスタ、コンデンサおよびインダクタの１つを含む、請求項１に記載の表面実装可能な電気回路保護デバイス。
【請求項８】
要素キャリアによって規定されるスペースが第１電極層の外側に隣接する略円筒形領域を含み、および発熱電気要素の第２金属化コンタクトフェースを第３ターミナル電極領域に接続する相互接続構造体がストラップ相互接続体を含む、請求項１に記載の表面実装可能な電気回路保護デバイス。
【請求項９】
電気エネルギー源と電気負荷との間を接続する電気回路であって、回路基板に形成され、および少なくとも１つの表面実装された電気回路保護デバイスを含み、該デバイスが：
第１および第２主要面と、第１主要面上に形成されてこれと密接に電気接触する第１電極と、第２主要面上に形成されてこれと密接に電気接触する第２電極とを有する第１ポリマー正温度係数抵抗（「ＰＰＴＣ」）要素；
第３および第４主要面と、第３主要面上に形成されてこれと密接に電気接触する第３電極と、第４主要面上に形成されてこれと密接に電気接触する第４電極とを有する第２ＰＰＴＣ要素；
第１および第２ＰＰＴＣ要素の間に配置されて第２および第３電極と効率的に熱的に接触する少なくとも１つの発熱電気部品であって、部品を流れる閾値より大きい電流により部品が加熱され、該熱がＰＰＴＣ要素へ伝導されて、第１または第２ＰＰＴＣ要素の抵抗を増加させるようになっている発熱電気部品；および
デバイスの少なくとも１つの主要エッジに沿って形成され、第１および第２ＰＰＴＣ要素ならびに電気部品を電気基板に接続する複数のターミナル電極
を含む、電気回路。
【請求項１０】
発熱電気部品が電圧制限ダイオードを形成するプレーナ半導体チップを含む、請求項９に記載の電気回路。
【請求項１１】
電気エネルギー源と電気負荷との間を接続する電気回路であって、回路基板に形成され、および少なくとも１つの表面実装された電気回路保護デバイスを含み、該デバイスが：
第１および第２主要面を有するポリマー正温度係数（「ＰＰＴＣ」）抵抗器を形成する中央平面層と、第１主要面上に形成されてこれと密接に電気接触する第１電極層と、第２主要面上に形成されてこれと密接に電気接触する第２電極層とを含む略箱形の発熱要素キャリアであって、少なくとも１つの発熱電気要素を受容するスペースを規定する要素キャリア；
デバイスの少なくとも１つの主要エッジ壁に沿って形成され、および回路基板に接続され、これによりデバイスを回路基板に表面実装する少なくとも第１、第２および第３ターミナル電極領域
を含み、
少なくとも１つの発熱電気要素が（ａ）第１電極層の一部を含む要素キャリアスペース内で金属層パスに結合される第１金属化コンタクトフェース、および（ｂ）電気相互接続構造体の一方の端部領域に結合した第２金属化コンタクトフェースを有し、電気相互接続構造体の反対の端部領域が第３ターミナル電極領域の一部と結合し、デバイスを含む電気回路にて発熱電気要素を流れる閾値より大きい電流により熱を生じ、該熱が第１ＰＰＴＣ抵抗器へ直接的に伝導されて高抵抗状態へのトリップを支援するようになっている、電気回路。
【請求項１２】
表面実装可能な電気回路保護デバイスの製造方法であって：
（ａ）所定の電気特性ならびに第１および第２主要面を含む物理的寸法を有する実質的に平面状のポリマー正温度係数抵抗（「ＰＰＴＣ」）層を形成し、第１電極層を第１主要面上にこれと密接に電気接触させて形成し、および第２電極層を第２主要面上にこれと密接に電気接触させて形成する工程；
（ｂ）第１、第２および第３ターミナル電極をデバイスの少なくとも１つの主要エッジ壁に沿って、第１ターミナル電極を第１電極層と電気接続し、第２ターミナル電極を第２電極層と電気接続し、および第３ターミナル電極を第１および第２ターミナル電極から電気的に分離して形成する工程；
（ｃ）少なくとも１つの発熱電気要素の第１金属化フェースを、発熱電気要素を受容するように構成された第１電極層の部分に結合させる工程；および
（ｄ）少なくとも１つの発熱電気要素の第２金属化フェースを第３ターミナル電極に相互接続構造体により接続する工程
を含む方法。
【請求項１３】
少なくとも１つの発熱電気要素が半導体ダイを含み、周囲への曝露を防止するために半導体ダイを誘電性材料で封入する工程を更に含む、請求項１２に記載の表面実装可能な電気回路保護デバイスの製造方法。
【請求項１４】
表面実装可能な電気回路保護デバイスの製造方法であって：
（ａ）所定の電気特性ならびに第１および第２主要面を含む物理的寸法を有する実質的に平面状の第１ＰＰＴＣ要素を形成し、第１電極を第１主要面上にこれと密接に電気接触させて形成し、および第２電極を第２主要面上にこれと密接に電気接触させて形成する工程；
（ｂ）少なくとも１つの発熱電気部品の金属化主要面を第１および第２電極の一方に、はんだなどの流動可能な金属バインダにより固定する工程；および
（ｃ）少なくとも３つのターミナル電極を含む金属相互接続構造体をデバイスの少なくとも１つの主要エッジに沿って形成し、該構造により第１ＰＰＴＣ要素と発熱電気部品とを直列配置で接続し、ターミナル電極により電気回路基板への第１ＰＰＴＣ要素および電気部品の表面実装接続を可能にする工程
を含む方法。
【請求項１５】
所定の電気特性ならびに第３および第４主要面を含む物理的寸法を有する第２ＰＰＴＣ要素を形成し、第３電極を第３主要面上にこれと密接に電気接触させて形成し、および第４電極を第４主要面上にこれと密接に電気接触させて形成する工程；および
表面実装可能な電気回路保護デバイスの第１および第２ＰＰＴＣ要素の間に発熱電気部品を挟持する工程
を更に含む、請求項１４に記載の方法。
【請求項１６】
表面実装可能な電気回路保護デバイスの製造方法であって：
（ａ）所定の電気特性ならびに第１および第２主要面を含む物理的寸法を有する実質的に平面状の第１ポリマー正温度係数抵抗（「ＰＰＴＣ」）要素を形成し、第１電極を第１主要面上にこれと密接に電気接触させて形成し、および第２電極を第２主要面上にこれと密接に電気接触させて形成する工程；
（ｂ）所定の電気特性ならびに第３および第４主要面を含む物理的寸法を有する実質的に平面状の第２ＰＰＴＣ要素を形成し、第３電極を第３主要面上にこれと密接に電気接触させて形成し、および第４電極を第４主要面上にこれと密接に電気接触させて形成する工程；
（ｃ）少なくとも１つの発熱電気部品を第１および第２ＰＰＴＣ要素の間に、第２および第３電極と効率的に熱的に接触するように固定し、部品を流れる閾値より大きい電流により部品が加熱され、その際、該熱が第１および第２ＰＰＴＣ要素へ伝導されて、ＰＰＴＣ要素の１つを高抵抗状態にトリップさせるようにする工程；および
（ｄ）第１および第２ＰＰＴＣ要素ならびに電気部品を電気基板に表面実装で接続することを可能にするため、複数のターミナル電極をデバイスの少なくとも１つの主要エッジに沿って、第１および第２ＰＰＴＣ要素および発熱電気部品と電気接触させて形成する工程
を含む方法。
【発明の詳細な説明】
【発明の背景】
【０００１】
発明の分野
本発明は、表面実装技術に適用されるポリマー正温度係数（polymeric positive temperature coefficient：ＰＰＴＣ）抵抗電気回路保護デバイスに関する。より詳細には、本発明は、少なくとも１つのＰＰＴＣ要素（element：または素子）と少なくとも１つの発熱半導体要素とを熱伝導特性が改善されるように組み合わせたモノリシック多層パッケージを有する小型表面実装集積部品であって、プリント回路基板構成技術を用いて形成される部品に関する。
【０００２】
発明へのイントロダクション
ＰＴＣデバイスはよく知られている。特に有用なデバイスにはＰＴＣ要素が含まれ、ＰＴＣ要素はＰＴＣ導電性ポリマー、即ち有機ポリマーとその中で分散または分布した粒状導電性フィラー（例えばカーボンブラックまたは金属もしくは導電性金属化合物）とを含む組成物から構成される。そのようなデバイスを本明細書中、ポリマーＰＴＣまたはＰＰＴＣ抵抗器または抵抗デバイスと言うものとする。その他のＰＴＣ材料、例えばドープしたセラミックも知られているが、特にこれらは作動しない休止抵抗がより高いため、ＰＴＣ導電性ポリマーとして概して有用ではない。
【０００３】
用語「ＰＴＣ」は本明細書にて使用する場合、少なくとも２．５のＲ１４値および／または少なくとも１０のＲ１００値を有する組成物物質を意味するものとして用い、この組成物は少なくとも６のＲ３０値を有すべきことが好ましい。ここで、Ｒ１４は１４℃の範囲の最後と最初における抵抗率の比であり、Ｒ１００は１００℃の範囲の最後と最初における抵抗率の比であり、Ｒ３０は３０℃の範囲の最後と最初における抵抗率の比である。一般的に、本発明のデバイスに使用する組成物は、その最小値よりはるかに大きい抵抗増加を示す。
【０００４】
ＰＴＣ抵抗デバイスは多数の様々な方法で使用することができ、特に回路保護の用途に有用であり、この用途では過剰な電流および／または温度から電気部品を保護するために離れた状態でリセッタブルなヒューズとして機能する。このようにして保護され得る部品には、モーター、バッテリー、バッテリー充電器、拡声器、自動車のワイヤリングハーネス、            電気通信機器および回路、ならびにその他の電気および電子部品、回路およびデバイスが含まれる。ＰＰＴＣ抵抗要素、部品およびデバイスをこのように使用することは、ここ数年で急速に成長し、増大し続けている。
【０００５】
適切な導電性ポリマー組成物および要素ならびにこれらの製造方法は、例えば米国特許第４，２３７，４４１号（van Konynenburgら）、同第４，５４５，９２６号（Foutsら）、同第４，７２４，４１７号（Auら）、同第４，７７４，０２４号（Deepら）、同第４，９３５，１５６号（van Konynenburgら）、同第５，０４９，８５０号（Evansら）、同第５，２５０，２２８号（Baigrieら）、同第５，３７８，４０７号（Chandlerら）、同第５，４５１，９１９号（Chuら）、同第５，７０１，２８５号（Chandlerら）、同第５，７４７，１４７号（Wartenbergら）、および同第６，１３０，５９７号（Tothら）に開示されており、これらの開示内容は参照することにより本明細書に組み込まれる。
【０００６】
ＰＰＴＣ抵抗器デバイスまたは要素を電子部品と保護的に電気接続して、および熱的に接触させて設けることが知られており、この電子部品は、例えばツェナーダイオード、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）および電圧／電流調整器を形成するより複雑な集積回路である。このことは本出願人に譲渡された米国特許第６，５１８，７３１号（Thomasら）（特に図４５〜４７）に示された教示および開示内容などに示され、この開示内容は参照することにより本明細書に組み込まれる。また、例えば米国特許第３，７０８，７２０号（Whitneyら）および米国特許第６，７００，７６６号（Sato）も参照のこと。これら例示した特許は、半導体チップなどの発熱要素がＰＰＴＣキャリア構造により提供される１つ以上のコンタクトパッドを介してプリント回路基板に接続されている、低コストプリント回路基板製造技術を用いて作製した集積化され表面実装された部品を十分に示していない。
【０００７】
ＰＰＴＣ抵抗要素を含む回路要素はプリント回路基板（ＰＣＢ）構成技術により形成されてきた。このような従来の手法では、ＰＰＴＣプラックが材料層として機能し、他のディスクリート受動または能動電気部品の外部実装用の回路層を形成するために、ＰＣＢラミネーションプロセスおよび材料を用いるラミネーションによってＰＣＢ構成体に組み込まれる。ＰＰＴＣ−ＰＣＢ層状構成体を含む回路保護デバイスの例には、米国特許第６，３００，８５９号（Myongら）および同第６，３９２，５２８号（Myong）が含まれ、これらの開示内容は参照することにより本明細書に組み込まれる。
【０００８】
受動電気部品はＰＰＴＣ−ＰＣＢ構成体における埋込層とされることがある。このような埋込層は抵抗器、コンデンサ、およびインダクタ要素であり得る。メッキビアにより（スルーホール、ブラインド、ベリード、アイソレート（または分離）された状態などのいずれであろうと）、層から層への適切な電気接続を実現できる。
【０００９】
多層ＰＰＴＣ抵抗デバイスを提供することが知られている。多層デバイスを提供する１つの理由は、デバイスの「フットプリント」を増大させることなく、ＰＰＴＣプラックと電流が通過する電極層との間の接触表面積を増大させることによって、抵抗デバイス内での電流処理性能を高めることにある。このデバイスは、米国特許第６，２３６，３０２号（Barrettら）により示唆されるように、複数の導電層を集積化構成体として有し得る。あるいはこのデバイスは、米国特許出願公開第２００２／０１２５９８２（Swensenら）により示唆されるように、個々に形成したＰＰＴＣ抵抗要素をスタックすることによって形成され得る。
【００１０】
多層表面実装ＰＰＴＣ抵抗器の組立方法およびこれより得られる電気部品は、本出願人に譲渡された米国特許第６，６４０，４２０号（Hethertonら）に記載されている。特に、図１６〜１９は、熱的に接触して直列配置で電気接続された２つの電気要素を有する３端子表面実装複合デバイスを図示する。関連する米国特許出願公開第２００２／０１６２２１４Ａ１（Hethertonら）には、１つ以上の半導体デバイスなどの追加の要素を受容および接続するための上面コンタクトパッドを有するスタックしたＰＰＴＣ表面実装デバイスが含まれる。この特許および出願公開公報の開示内容は参照することにより本明細書に組み込まれる。
【００１１】
更に、米国特許第６，４８９，８７９号（Singhら）により、加熱要素を形成する半導体ダイをＰＰＴＣリードフレームに、熱伝導性エポキシを用いて結合することが提案されている。しかしながら、これにより得られるアセンブリは複雑な構造の多端子リードキャリア構造を含み、またこれを必要とし、該構造は低コストプリント回路基板製造技術により形成されるものではない。また、完成したデバイスをプリント回路基板に一旦表面実装すると、半導体デバイスの内部の端子（またはコンタクト）リードがその下方に位置するプリント回路基板に完全に接続されているかを目視で検査することはできないであろう。
【００１２】
ＰＰＴＣプラックおよび層状構成体を使用することは別に、米国特許第５，９９４，１６７号（Taiら）により示唆されるように、表面実装可能なダイオード部品を実現するために、２つのプリント回路基板層の間に半導体ダイオードを挟持することが提案されている。しかしながら、これに開示される配置では、本発明が解決する熱−電気問題のいずれについても対処または解消できない。
【００１３】
少なくとも１つのＰＰＴＣ要素を含む加熱要素キャリアと、半導体ダイなどの少なくとも１つの発熱電気要素とを、熱伝導特性を改善するようにして組み合わせたモノリシックプレーナパッケージを有する小型表面実装集積化部品であって、低コストプリント回路基板構成技術を用いて加熱要素キャリアを形成できるような部品に対するこれまで未解決の要請が依然として存在する。
【発明の簡単な要旨】
【００１４】
本発明の一般的な目的は、少なくとも１つのＰＰＴＣ抵抗器を含む表面実装可能な（または表面実装型の）層状電気回路保護デバイスを、ＰＰＴＣ抵抗器の発熱電気部品（半導体デバイスなど）との熱的な接触を改良し、従来技術の制約および難点を克服するようにして提供することにある。
【００１５】
本発明のもう１つの一般的な目的は、電気部品およびＰＰＴＣ抵抗器の反対に面した（または対向する）平面状（またはプレーナな）主要面の間にて金属結合を用いることにより、ＰＰＴＣ抵抗器と発熱電気部品（半導体デバイスなど）との間の熱伝導を改良することにある。
【００１６】
本発明の更にもう１つの一般的な目的は、加熱要素（半導体ダイなど）を搭載および電気接続するための加熱要素キャリアであって、ＰＰＴＣ抵抗器材料の少なくとも１つの層を含み、およびプリント回路基板製造技術によって形成された加熱要素キャリアを、従来技術の制約および難点を克服するようにして提供することにある。
【００１７】
本発明の関連する目的は、発熱回路要素との熱的接触が最大限になるようにしてパッケージ内に形成された複数のＰＰＴＣ抵抗要素を含む表面実装可能な層状電気回路保護デバイスを提供することにある。発熱回路要素は、プレーナ半導体チップを含む電気的に能動的な要素（または能動素子）、例えば電圧制限ダイオードもしくは他の電圧制限構造体（例えばツェナーダイオード）またはトランジスタなどであり、あるいは電気的に受動的な要素（または受動素子）、例えばプレーナ抵抗器、バリスタ、コンデンサまたはインダクタなどである。
【００１８】
本発明の更にもう１つの目的は、少なくとも１つのＰＰＴＣ抵抗器層を含み、ＰＰＴＣ抵抗器層へ熱的に直に連結した発熱要素を搭載および電気接続するための表面実装可能な電気回路保護デバイスキャリアをプリント回路基板組立技術を用いて作製する改良された方法を、従来技術の制約および難点を克服するようにして提供することにある。
【００１９】
本発明の１つの要旨によれば、表面実装可能な電気回路保護デバイスは、第１および第２主要面（major surface）を有する第１ポリマー正温度係数（「ＰＰＴＣ」）抵抗器を形成する中央（または真ん中の）平面層を含む略箱形の発熱要素キャリア（または搭載部）を含んで成る。第１電極層が第１主要面上に形成され、および第１ＰＰＴＣ抵抗器の第１主要面と密接に電気接触する。第２電極層が第２主要面上に形成され、およびこれと密接に電気接触する。要素キャリアは少なくとも１つの発熱電気要素を受容するスペースまたは領域を規定する。発熱電気要素は、例えばダイオード、例えばツェナーダイオードなどの電圧制限ダイオード、または他の電圧制限構造体を含む半導体チップなどである。プリント回路基板などの電気回路基板へのデバイスの表面実装および電気接続を可能にするため、少なくとも第１、第２および第３ターミナル電極領域がデバイスの１つ以上のエッジ（または周縁）壁に沿って形成される。発熱電気要素は、第１電極層の一部を含む要素キャリアスペース内で金属層パスに直接結合される第１金属化コンタクトフェース（または接触面）を有する。発熱電気要素の第２金属化コンタクトフェースは、金属層または相互接続ストラップなどの電気相互接続構造体により第３ターミナル電極領域に接続され、よって、デバイスを含む電気回路において発熱電気要素を流れる閾値より大きい電流により熱を生じ、この熱が第１ＰＰＴＣ抵抗器へ直接的に伝導されて、高抵抗の回路保護状態へのトリップを支援する（または促進する）ようになっている。
【００２０】
本発明の第２の要旨によれば、表面実装可能な層状電気回路保護デバイスは以下を含む：
（ａ）第１および第２主要面と、第１主要面上に形成されてこれと密接に電気接触する第１電極と、第２主要面上に形成されてこれと密接に電気接触する第２電極とを有する第１ＰＰＴＣ抵抗要素；
（ｂ）第１ＰＰＴＣ抵抗要素の第１および第２電極の一方と直接に（例えば金属化コンタクトを通じて）熱的に接触する主要面を有する少なくとも１つの発熱電気部品（プレーナツェナーダイオードチップなど）であって、電気部品を流れる閾値より大きい電流により電気部品が加熱され、この熱が直接的に速やかに伝導されて第１ＰＰＴＣ抵抗要素を高抵抗状態にトリップさせるようになっている発熱電気部品；および
（ｃ）電気回路基板（プリント回路基板など）への第１ＰＰＴＣ抵抗要素および電気部品の表面実装接続を可能にするための、デバイスの主要エッジに沿って形成された少なくとも３つのターミナル電極。
【００２１】
本発明の関連する要旨として、電気部品は第１ＰＰＴＣ要素と第２ＰＰＴＣ抵抗要素との間に挟持され、および少なくとも３つのターミナル電極のうちの所定のペアが第１ＰＰＴＣ要素および第２ＰＰＴＣ要素を並列回路配置で電気接続する。
【００２２】
本発明のもう１つの要旨として、表面実装可能な電気回路保護デバイスを製造する方法が提供される。この方法は以下の工程を含む：
（ａ）所定の電気特性ならびに第１および第２主要面を含む物理的寸法を有する実質的に平面状のポリマー正温度係数抵抗（「ＰＰＴＣ」）層を形成し、第１電極層を第１主要面上にこれと密接に電気接触させて形成し、および第２電極層を第２主要面上にこれと密接に電気接触させて形成すること；
（ｂ）第１、第２および第３ターミナル電極をデバイスの少なくとも１つの主要エッジ壁に沿って、第１ターミナル電極を第１電極層と電気接続し、第２ターミナル電極を第２電極層と電気接続し、および第３ターミナル電極を第１および第２ターミナル電極から電気的に分離して形成すること；
（ｃ）少なくとも１つの発熱電気要素の第１金属化フェースを、発熱電気要素を受容するように構成された第１電極層の部分に結合させること；および
（ｄ）少なくとも１つの発熱電気要素の第２金属化フェースを第３ターミナル電極に相互接続構造体により接続すること。
【００２３】
本発明の更なる要旨として、表面実装可能な電気回路保護デバイスを製造する方法が提供される。この方法は以下の工程を含む：
（ａ）所定の電気特性ならびに第１および第２主要面を含む物理的寸法を有する実質的に平面状の第１ＰＰＴＣ要素を形成し、第１電極を第１主要面上にこれと密接に電気接触させて形成し、および第２電極を第２主要面上にこれと密接に電気接触させて形成すること；
（ｂ）少なくとも１つの発熱電気部品の金属化主要面を第１および第２電極の一方に流動可能な金属バインダ（はんだなど）により固定すること；および
（ｃ）少なくとも３つのターミナル電極を含む金属相互接続構造体をデバイスの少なくとも１つの主要エッジに沿って形成することであって、該構造により第１ＰＰＴＣ要素と発熱電気部品とを直列配置で接続し、ターミナル電極により電気回路基板への第１ＰＰＴＣ要素および電気部品の表面実装接続を可能にすること。
【００２４】
関連する要旨として、この方法は、
所定の電気特性ならびに第３および第４主要面を含む物理的寸法を有する実質的に平面状の第２ＰＰＴＣ要素を形成し、第３電極を第３主要面上にこれと密接に電気接触させて形成し、および第４電極を第４主要面上にこれと密接に電気接触させて形成すること；および
表面実装可能な電気回路保護デバイスの第１および第２ＰＰＴＣ要素の間に発熱電気部品を挟持すること
を含む。
【００２５】
本発明のこれらおよび他の目的、利点、要旨および特徴は添付の図面と共に示す好ましい実施態様についての詳細な説明を考慮することで、より一層十分に理解および認識されるであろう。
【発明の詳細な説明】
【００２６】
本発明の第１の好ましい実施態様として、図１は表面実装可能な多層集積化電気回路保護デバイス１０の簡素化した電気回路概略ダイアグラムを示す。デバイス１０は好ましくは少なくとも次の３つの電気ターミナル電極を含む：第１または入力ターミナル電極２２、第２または出力ターミナル電極２４、および第３または接地帰路ターミナル電極２６。ターミナル電極２４および２６に接続された負荷１４に電気エネルギーを供給するように、バッテリーまたは他のエネルギー源などの電源１２がターミナル電極２２および２６に接続される。図１に示すように、デバイス１０は、電源１２から負荷１４に流れる電流を最大電流レベルに制限する２つの並列接続されたＰＰＴＣ抵抗要素１６および１８を設け、また、負荷１４に印加される出力電圧を最大電圧レベルに制限するツェナーダイオード要素２０により、負荷１４に対して過電流および過電圧保護を提供する。ＰＰＴＣ抵抗器要素１６および１８は発熱するツェナーダイオード要素２０と密接に熱的に接触しており、よって、要素２０にて生じた熱は熱的に結合しているＰＰＴＣ抵抗器要素に効率的かつ迅速に伝導され、そしてＰＰＴＣ抵抗器要素が高抵抗の回路保護作動状態にトリップすることを（例えば促進することによって）支援する。
【００２７】
デバイス１０は最も好ましくは、図２の平面図および図６の等角図に示すように、発熱要素２０を一体的に包含および搭載するモノリシック構造の形態を有し、この場合、３つのターミナル電極２２、２４および２６は常套の表面実装方法および配置に従ってプリント配線版へ直接に表面実装するように配置および適用される。
【００２８】
デバイス１０は、図２〜６において略矩形で示すが、矩形、正方形、湾曲状、細長いまたは他の所望の形態のいずれかによらず、任意の実際的な形状または形態をとり得る。また、保護デバイス１０の図２の上面図は、ターミナル電極を層状構造の別個の主要エッジ壁に形成したものを示すが、ターミナル電極を主要エッジ壁毎に沿って、あるいはより少ないまたは単一の主要エッジ壁に沿って設け得ることは当業者に理解されよう。ターミナル電極を単一のエッジ壁に沿って形成する場合、デバイス１０はプリント配線板基板に垂直またはエンドアップの実装方向で表面実装し得る。また、３つより多いターミナル電極をデバイス１０のエッジ壁（１つまたは複数）に沿って設けてもよい。別のターミナル電極配置の例として、本発明のもう１つの現時点で好ましい実施態様を構成するデバイス２００を図７〜１２に示す。この態様において、表面実装デバイス２００は第１エッジ壁２０８に沿った１つのターミナル電極２０２、ならびに第１エッジ壁２０８と対向する（または反対側の）第２エッジ壁２１０に沿った２つの離間したターミナル電極２０４および２０６を有する。
【００２９】
第１の実施態様に戻って、図１に電気的に示し、また図２〜６に構造的に示すように、典型的なデバイス１０は一対のＰＰＴＣ抵抗器層１６および１８の間に挟持されたプレーナツェナーダイオードチップ２０などの発熱電気要素を含む。ＰＰＴＣ抵抗器１６および１８は並列に電気接続され、また物理的には、中央に位置する要素２０により生じた熱を層１６および１８に伝導してこれを通じて分散させるように配置される。特に、ツェナーダイオードチップ２０の下側主要コンタクトフェースは適当にメッキされ、金属剤層４６（はんだまたは金属充填接着剤など）を介してＰＰＴＣ抵抗器の頂部主要面を覆う箔層４８に結合されて、ツェナーダイオードチップ２０からその下方に位置するＰＰＴＣ抵抗器１８への熱伝導を促進する。ツェナーダイオード半導体チップ２０を一例として図３〜６に示すが、発熱電気要素には幅広く様々である実質的に平面状（またはプレーナ型）の能動電気デバイスおよび要素（例えば集積回路（ＩＣ）を形成する能動半導体ダイ、１つまたはそれより多いバイポーラ接合トランジスタおよび／または電界効果トランジスタ、トライアック、サイリスタ、シリコン制御整流器、またはそれらの組合せなど）および受動電気デバイス（例えばプレーナフィルム抵抗器、金属酸化物バリスタ、サーミスタ、プレーナチップコンデンサ、または磁気コアを有するまたは有しない実質的に平面状のインダクタ、またはそれらの組合せなど）が含まれ得ることは当業者に理解されよう。
【００３０】
知られているように、各ＰＰＴＣ抵抗器層１６、１８は通常、抵抗の極めて低いパス（または経路）を電気回路に提供し、この抵抗は具体的なＰＰＴＣ材料の導電性および電気伝導体と各ＰＰＴＣ抵抗器層の対向（または両側）主要面との間の表面接触面積に依存する。抵抗器１６、１８においておよび／または能動デバイス２０において加熱が特定のレベルに達すると、より高い温度レベルによりＰＰＴＣ抵抗器層１６および１８がヒューズまたは回路遮断器に類似した方法で「トリップ」し、そしてこのときターミナル電極２２および２４の間のパスにおいて極めて高い電気抵抗を示し、これにより、負荷１４を電源１２から分離し、電源および負荷の双方を、例えばそうでなければ過電圧または過電流状態から生じていたであろうダメージから保護する。抵抗器層１６および１８がリセット温度まで冷えると、それらは自動的に「リセット」して、抵抗の極めて低いパスをターミナル電極２２および２４の間に再び提供する。
【００３１】
図３〜６に示すように、多層回路保護デバイス１０は電気伝導性および電気絶縁性（誘電性）の材料でできた多数の交互になった層およびパターニング（ぱたはパターン形成）された領域を含む。外側誘電性層２８を、繊維強化樹脂などの材料で形成し（ＦＲ４、図２の上面図に頂部層として示す）、第１ＰＰＴＣ抵抗器層１６および箔層３２、３４を覆って形成し、また、外側誘電性層３０（図３および４に示す底部誘電性層）を第２ＰＰＴＣ抵抗器層１８および箔層５２、５４を覆って形成する。
【００３２】
第１金属箔層１０６（図５）（例えば銅または銅／ニッケル）を第１ＰＰＴＣ抵抗器１６の外側主要面に形成し、そして抵抗器１６の外側主要面とおよびターミナル電極２４と密接に電気接触する大きい方のセグメント３２と、同じく抵抗器１６の外側主要面の小さい領域と接触し、およびターミナル電極２２と電気接触する小さい方のセグメント３４とにパターニングする。大きい方のセグメント３２と小さい方のセグメント３４との間にチャンネル３５が形成されて、これらを電気的に分離する。
【００３３】
第２金属箔層１０８（例えば銅または銅／ニッケル）をＰＰＴＣ抵抗器１６の内側主要面に形成し、そして抵抗器１６の内側主要面とおよびターミナル電極２２と密接に電気接触する大きい方のセグメント３６と、同じく抵抗器１６の内側主要面の小さい領域と接触し、およびターミナル電極２４と電気接触する小さい方のセグメント３８とにパターニングする。セグメント３６および３８を覆うように誘電性材料の層４０を形成する。大きい方のセグメント３６と小さい方のセグメント３８との間にチャンネル４１が形成されて、これらを電気的に分離し、このチャンネル４１は絶縁性層４０を形成する誘電性材料で充たされる。
【００３４】
第３金属箔層４２（例えば銅）を能動デバイスの接続面（例えばツェナーダイオード２０のカソード電極など）に形成し、図４に示すように第３接地帰路ターミナル電極２６に電気接続する。第３箔層４２は誘電性層４０上に形成することが好ましい。その後、フォトレジスト層１１０を第３銅箔層に形成し、選択的に除去して半導体チップ２０を受容するように、また層状保護デバイス１０を形成するために製造過程で２つの層状構造体１０２および１０４（ＰＰＴＣ抵抗器層１６および１８を各々含む）を一体にするときにプレーナダイオードチップ２０のカソード電極とはんだ混合物４４（例えばスズ／鉛またはスズ／銀／銅などの共晶はんだ混合物）により接続するように寸法化および適用される領域を規定する。フォトレジスト層１１６を下側層状構造体１０４の第４金属（例えば銅）層のセグメント４８に形成し、パターニングして半導体チップ２０を受容するように寸法化された開口部を同様に規定する。
【００３５】
はんだの第２層４６（これは第１層４４と同じであっても、異なっていてもよい）をプレーナダイオードチップ２０のアノード電極面に設け、これにより、例えば製造過程でＰＰＴＣ抵抗器層１６および１８を一体に結合したときにＰＰＴＣ抵抗器１８の上側箔層１０８のパターニングされた大きい方のセグメント４８に、そして図３に示すようにターミナル電極２４に直接金属接続することが可能となる。本発明の１つの要旨として、ツェナーダイオードチップ２０とＰＰＴＣ抵抗器１８との直接金属接触により、ダイオードダイとＰＰＴＣ抵抗材料との間の熱伝導特性が改善される。図１、３および４はダイオードチップ２０のカソード電極をターミナル電極２４に共通して接続し、またダイオードチップ２０のアノード電極を接地ターミナル電極２６に接続したものを示しているが、ダイオードチップ２０をデバイス２０内で反転させる（ひっくり返す）ことによってアノードおよびカソード接続を反転させ得ることは当業者に容易に理解されよう。
【００３６】
第４金属（例えば銅または銅／ニッケル）箔層１１２を第２ＰＰＴＣ抵抗器１８の内側主要面に形成し、そしてＰＰＴＣ抵抗器１８の内側主要面とおよびターミナル電極２４と密接に電気接触する大きい方のセグメント４８にパターニングする。デバイス１０を組み立てる際、既に上述したように、大きい方のセグメント４８ははんだ層４６の溶融結合によってプレーナダイオードチップ２０のアノード電極面とも電気接触するようになる。パターニングした第４金属箔層は、ＰＰＴＣ抵抗器１８の内側主要面の小さい領域と接触し、およびターミナル電極２２と電気接触する小さい方のセグメント５０も含む。大きい方のセグメント４８と小さい方のセグメント５０との間にチャンネル５１が形成されて、これらを電気的に分離し、デバイス１０を製造する間にチャンネル４１は硬化プラスチック誘電性材料７２で充たされるようになる。この材料７２は、これが存在しなければプレーナチップ２０の露出した外側壁とデバイス１０の外側側壁の間に残されることになる隙間または空間を埋めるものである。矩形の硬化プラスチックフレーム７２は、チップ２０を固定するため、またチップ２０を周囲環境状態との望ましくない接触から保護およびシールするための箱形コンテナまたは凹部を本質的に形成する。
【００３７】
パターニングされた第５金属（例えば銅または銅／ニッケル）箔層を第２ＰＰＴＣ抵抗器１８の外側主要面に形成し、そしてＰＰＴＣ抵抗器１８の外側主要面とおよびターミナル電極２２と密接に電気接触する大きい方のセグメント５２と、同じく抵抗器１８の外側主要面の小さい領域と接触し、およびターミナル電極２４と電気接触する小さい方のセグメント５４とにパターニングする。下側の外側誘電性層３０によりセグメント５２および５４を覆う。大きい方のセグメント５２と小さい方のセグメント５４との間にチャンネル５５が形成されて、これらを電気的に分離し、このチャンネル５５は絶縁性層３０を形成する誘電性材料で充たされる。
【００３８】
チャンネル３５、４１、５１および５５は標準的なプリント回路パターニング技術、例えばフォトリソグラフィーおよびウェットエッチング、または機械加工、ミリング、スタンピングなどを用いて形成してよい。各チャンネルを形成した後、既に上述したように、電気絶縁性の誘電性材料でチャンネルを充たすことが最も好ましい。
【００３９】
図５に戻って、２つのＰＰＴＣ構造体１０２および１０４は誘電性材料で充たされた詰まったホール領域１２０および１２２を含む。分離領域１２０および１２２は電気ビアおよびターミナル電極２６をＰＰＴＣ抵抗器２２および２４から分離するようにして構造体に設けられる。詰まったホール領域は、ＰＰＴＣ抵抗器１６および１８の隣接する構造体と直接接続されていないターミナル電極位置毎に必要である。半導体ダイオードチップ２０などの発熱要素を配置した後、２つのＰＰＴＣ層状構造体１０２および１０４を一体にし、熱を加えて層４４および４６の共晶はんだを再溶融させ、チップ２０のメッキ付き主要コンタクトフェースを構造体１０２および１０４の対向するパターニング銅表面セグメント３６および４８に接続する。その後、封入材料７２（例えば硬化性プラスチック樹脂など）を構造体１０２と１０４との間の周状の隙間に配置し、硬化させて固体相とし、２つの構造体１０２と１０４とを一体に更に接着し、チップ２０を周囲（または大気）に曝されることからシールし、誘電性周状フレームを形成する。
【００４０】
デバイス１０を組み立てて層状構造体とし、チップ２０を封入材料７２により周囲環境状態に曝されることからシールした後、ターミナル電極２２、２４および２６を形成するエッジ領域をドリル加工して半円筒状バイアス２３、２５および２７を形成する（図２および６に示す）。その後、これらバイアス２３、２５および２７を適切な導体材料（例えば銅、スズまたは銅合金）によりメッキする。
【００４１】
第６金属箔層を頂部誘電性層２８の外側面に形成し、そしてパターニングまたはエッチングしてターミナル箔セグメント５６、５８および７４を規定する。セグメント５６はターミナル電極２２の一部となり、セグメント５８はターミナル電極２４の一部となり、またセグメント７４はターミナル電極２６の一部となる。同様に、第７箔層を底部誘電性層３０の外側面に形成し、そしてパターニングおよびエッチングしてターミナル箔セグメント６０、６２および７６を規定する。セグメント６０はターミナル電極２２の一部となり、セグメント６２はターミナル電極２４の一部となり、またセグメント７６はターミナル電極２６の一部となる。
【００４２】
その後、いくつかのメッキ層を形成およびパターニングする。内側銅電極層６４、６８および７８をそれぞれターミナル位置２２、２４および２６にてメッキ（plate up）する。その後、外側スズ層６６、７０および８０をそれぞれ銅層６４、６８および７８を覆ってメッキする。電極２２のメッキ層６４および６６は箔セグメント５６および６０を越えて延在し、電極２４のメッキ層６８および７０は箔セグメント５８および６２を越えて延在し、また電極２６のメッキ層７８および８０は箔セグメント７４および７６を越えて延在する（図４に示す）。
【００４３】
それぞれターミナル電極２２、２４および２６の下側外側面８２、８４および８６により、適当な寸法を有してパターニングされたプリント回路基板にデバイス１０を常套の方法（例えばフローまたはウェーブはんだ付け）により表面実装することができ、デバイス１０により提供される過電圧保護を含む回路配置（例えば図１に示すような回路）を形成することができる。
【００４４】
本発明の第２の好ましい態様を図７〜１２に示す。まず図１０に注目して、表面実装可能な多層電気回路保護デバイス２００はＰＰＴＣ抵抗器チップキャリア２０１および略矩形の発熱要素（例えば半導体ダイなど）２１８を含んで成る。発熱要素２１８は、例えばチップ２１８の１つのターミナルがターミナル電極２０２に接続されるように、略円筒形であり得るウェル２４５内にてキャリア２０１と結合している。ストラップ相互接続部２２２がチップ２１８の他のターミナルを、例えばチップキャリア２０１の第３ターミナル電極２０６の金属化伸長部２０７に接続する。本発明のこの例において、完成したデバイスは１つのＰＰＴＣ抵抗器２１６および発熱要素２１８を回路配置に提供し、これは図１に示す回路配置と類似する（第２の並列接続されたＰＰＴＣ抵抗器１８はない）。
【００４５】
チップキャリア２０１は、ＰＰＴＣ抵抗器２１６を形成するＰＰＴＣ材料でできた中央の平面状シートを含む略矩形（または直方体）の箱構造として形成されていることが好ましい。図７および１０の上面図に示すように、チップキャリア２０１の左側エッジ壁は第１ターミナル電極２０２を含み、またチップキャリア２０１の右側エッジ壁２１０は離間して配置された第２ターミナル電極２０４および第３ターミナル電極２０６を含む。略円筒形にて示すキャリアウェル２４５はチップキャリア２０１の頂面にて規定され、例えばツェナーダイオード２１８を形成する半導体ダイなどの発熱要素を受容および接続するように寸法化されている。
【００４６】
図１１および１２に示すように、ダイ２１８の底部コンタクトフェースは、適切なはんだ層２２０（これは例えばスズまたはスズ／鉛もしくはスズ／銀／銅であってよい）を再溶融させることにより、下方に位置する凹んだ金属層２６１（これは層２６０から延在している）と直接結合するように適切にメッキまたは金属化されている。層２６０はもう１つの金属層２４８上に形成され、そしてこの金属層２４８はＰＰＴＣ材料層２１６に直接付着している金属箔層２３２上に形成されている。従って、本発明の１つの要旨によれば、発熱要素、例えば半導体ダイ２１８はＰＰＴＣ層２１６に対して直接に金属接続し、これにより、効率的で迅速な熱伝導を促して、ＰＰＴＣ抵抗器２１６がその保護・高抵抗状態にトリップするのを支援する。
【００４７】
図２〜６を参照して本明細書にて上述した第１の実施態様と同様、単一のＰＰＴＣ層２１６がチップキャリア２０１のための基板（または基材）を形成する。ＰＰＴＣ抵抗器層２１６の両外側主要面に金属箔を結合させる。頂部金属箔をパターニングして、ターミナル電極２０２と接続する左側の大きい方のセグメント２３２と、ターミナル電極２０４と接続する右側の小さい方のセグメント２３４を有するものとする。エッチ形成チャンネル２３５により、頂部箔の大きい方のセグメント２３２と小さい方のセグメント２３４とが分割および分離される。底部金属箔をパターニングして、ターミナル電極２０４と接続する右側の大きい方のセグメント２３６と、ターミナル電極２０２と接続する左側の小さい方のセグメント２３８を有するものとする。エッチ形成チャンネル２３９により、大きい方のセグメント２３６は小さい方のセグメント２３８から分割および分離される。頂部箔層セグメントだけでなく底部箔層セグメントもターミナル電極２０６と接続しない。尚、このターミナル電極２０６は誘電性材料層２３９によりＰＰＴＣ抵抗器２１６から電気的に分離される。
【００４８】
誘電性材料層２２６により、頂部箔層のセグメント２３２および２３４を（層２２６が除去されているダイウェル２４５を除いて）外側にて覆う。誘電性材料層２４０により、底部箔層のセグメント２３６および２３８を覆う。パターニングしたセグメント２４２、２４４および２４６を含む金属層を頂部誘電性層２２６上に形成し、またパターニングしたセグメント２５４、２５６および２５８を含む金属層を底部誘電性層２４０上に形成する。金属層２４８をターミナル電極２０２にてセグメント２４２および２５４上に形成する。金属層２５０をターミナル電極２０４にてセグメント２４４および２５６上に形成する。また、金属層２５２をターミナル電極２０６にてセグメント２４６および２５８上に形成する。ターミナル電極２０２に外側金属層２６０を、ターミナル電極２０４に外側金属層２６２を、またターミナル電極２０６に外側金属層２６４（頂面伸長部２０７を含む）を形成することによって、ダイキャリア２０１が完成する。
【００４９】
ＰＰＴＣダイキャリア２０１を図７〜９に示すように形成した後、例えばダイ２１８などの発熱要素をウェル２４５内に配置し、ダイ２１８を金属層２６０の対向する部分にはんだ材料２２０によりはんだ付けし、その後、相互接続部２２２をその一端にてターミナル伸長部２０７にはんだ２２３により、もう一端にてダイ２１８の外側面にはんだ２２４によりはんだ付けすることによって、保護デバイス２００を組み立てる。その後、組み立てた２００を覆うように封入材料２２８を形成して、機械的強度（または剛性）を付与し、またダイ２１８を周囲条件および要素に曝されることからシールする。
【００５０】
この電気回路保護デバイスは電気装置（例えば携帯電話、デジタルカメラおよびデジタルビデオディスクプレーヤーなど）と共に使用して、間違った電源を電気装置の入力ポートに接続したために起こる過電圧状態によるダメージに対する保護を支援することができる。ＰＰＴＣデバイスは高抵抗状態にトリップしてダイオードに流れる電流を減少させ、そしてダイオードは電気装置にて認められる電圧を制限する。
【００５１】
製造例
図７〜１２による複数のチップキャリア２０１を以下の方法により大量に製造することができる。０．２５４ｍｍ（０．０１０インチ）厚さの導電性ポリマーのシートの両面に約０．０３５６ｍｍ（０．００１４インチ）の厚さを有するニッケル／銅箔を付着させることによって、約０．３２５ｍｍ（０．０１２８インチ）の厚さを有するＰＰＴＣラミネートを作製した。この導電性ポリマーは、約４０体積％のカーボンブラック（レイブン（Raven：商標）４３０、コロンビアンケミカルズ（Columbian Chemicals）から入手可能）を約６０体積％の高密度ポリエチレン（シェブロン（Chevron：商標）９６５９、シェブロンより入手可能）と混合し、その後、シート状に押し出し、そして温度および圧力下にてラミネートすることによって連続プロセスで製造した。その後、ラミネートしたシートを約１２インチ×１６インチの個々のラミネートシートに切断した。これらラミネートシートに対し、４．５ＭｅＶの電子ビームを用いて４．５Ｍｒａｄまで照射を行った。
【００５２】
ラミネートをラミネート面内で既知のｘ−ｙ方向で位置決めするため、ラミネートシートをその周囲に沿って非対称なパターンでドリル加工して穴およびスロットを設けた。これら位置決め穴およびスロットは、スタックを形成するようにシートを互いにアライメントする（または揃える）ため、ならびに後続の画像形成（imaging）、はんだマスキングおよびメッキの処理のための治具のアライメントに使用した。０．１２４ｍｍ（０．０４９インチ）の直径を有する穴をドリル加工してラミネートにアパーチャを形成した。また、１層の樹脂被覆銅（厚さ０．０１８ｍｍ（０．０００５インチ）の銅箔を０．０２５ｍｍ（０．００１インチ）のエポキシ層で被覆したものであり、ポリクラッド（PolyClad）から入手可能）もドリル加工してアライメントに適した位置決め穴を設けた：これと同じもう１層の樹脂被覆銅をドリル加工してアライメント位置決め穴を設け、そして更にドリル加工して０．１７０ｍｍ（０．０６７インチ）の直径を有するアパーチャを設けた。ラミネートの双方の箔電極の外側面からニッケルを化学的に剥ぎ取り、その後、回路基板産業にて一般的に使用されているエッチング技術を用いて箔電極をパターニングしてデバイスの電極形状、残りの電極構造および引っ込み形状を規定した。その後、外側面を一連の薬浴により処理して、銅パネル面の付着性を改善するよう表面処理した。
【００５３】
１層の樹脂被覆銅を底に（樹脂側を上にして）配置し、その後、厚さ０．０８ｍｍ（０．００３インチ）の１層のエポキシフィルム（Ｉ８０５−９９Ｆ、テックフィルム（Tech Film）から入手可能）、ラミネート層、そしてドリル加工により追加のアパーチャを設けたもう１層の樹脂被覆銅を（樹脂側を下にして）配置することにより、スタック（または積層体）を形成した。固定具を用いてこれら層をアライメントし、このスタックを圧力下にて加熱して、これら層を半永久的に付着させてラミネート構造体とし、かつ、ラミネートにあるアパーチャをエポキシで完全に充填するものとした。形成されたスタックの厚さは約０．５１ｍｍ（０．０２０インチ）であった。
【００５４】
０．７１ｍｍ（０．０２８インチ）の直径を有する穴をスタック全体に亘ってドリル加工して複数のアパーチャを形成し、また、０．７１ｍｍ（０．０２８インチ）の直径を有する穴をスタック全体に亘ってドリル加工して、エポキシ充填したアパーチャを中心とする複数のアパーチャを形成した。後者のアパーチャはラミネートの電極または導電性ポリマーからエポキシにより分離されている。スタックをプラズマエッチングにより処理した。その後、これらアパーチャをコロイド黒鉛で被覆し、そしてスタックを銅で電界メッキした。
【００５５】
スタックの双方の外側金属箔層の外側面を、通常のＰＣＢ製造法に適合するエッチング技術を用いてパターニングして、残りの導電性部材を、後続の分離プロセスにて位置決め基準マークとして機能する追加のエッチ形成特徴部と共に規定した。位置決め穴は、エッチングするパターンを、既にエッチングした内側層に対して適切にアライメントすることを確実にするために使用した。
【００５６】
はんだマスク（Ｆｉｎｅｄｅｌ  ＤＳＲ  ２２００Ｃ−７、タムラ化研株式会社より入手可能）をスタックの１つの外側金属箔層に適用し、タック硬化させ（tuck-cured）、その後、スタックの第２の外側金属箔層に適用し、そしてタック硬化させた。その後、はんだマスクを画像形成に付し、そして現像した。その後、パネルを加熱してマスクを十分に硬化させた。パネルをはんだパッド領域にてスズで電界メッキした。はんだパッド領域は、このデバイス基板にシリコンダイおよび相互接続部を組み立てる際に使用するため、ならびに組み立てたデバイスを回路基板上に取り付ける際に使用するためのものである。
【００５７】
このパネルをソーで分割して個々のキャリア基板２０１を得た。分割は、ラミネートにエッチ形成した基準特徴部をソーの配置マークとして用いながら、パネルを長さ方向にスライシングし、その後パネルを９０度回転させ、そしてパネルを幅方向にダイシングすることにより行った。得られた要素キャリアは約４．５ｍｍ×３．３０ｍｍ×０．６８ｍｍ（０．１７７インチ×０．１３０インチ×０．０２７インチ）の寸法であった。
【００５８】
分離したデバイス基板に対し、少量のはんだペーストを、樹脂被覆銅に追加のアパーチャを設けた面およびこのアパーチャ内に適用し、また別の少量のはんだペーストを、分離したビアと接続されるパッド領域に適用した。ツェナーダイオード２１８（はんだ付着のために予め金属化してある）を樹脂被覆銅アパーチャ２４５の中央にてはんだペースト上に配置した。別の少量のはんだペーストをツェナーダイオードダイの頂部に適用した。小さいニッケル金属ストラップ２２２を、ツェナーダイオードダイ上のはんだペーストと、分離したビアパッド２０７上のはんだペーストとの上に配置し、ストラップ２２２がこれら２つの間をブリッジし、そして後に電気相互接続部として機能し得るものとした。この組立体をリフロー炉に通過させて、はんだペーストを再溶融させてはんだ付けし、各デバイス２００の構造を完成させた。完成したデバイス２００は、ツェナーダイオード２１８および相互接続ストラップ２２２が環境に曝されることからより一層シールするために、ダム・アンド・フィル  グローブトップ（dam & fill globtop）または射出成形した誘電性材料２２８により更にシールまたはコートすることが最も好ましい。
【００５９】
完成した典型的なデバイス２００は、ＰＰＴＣラミネート（頂部箔層２３２、ＰＰＴＣ層２１６および底部箔層２３６）に亘って抵抗測定したところ、約０．１０１オームの抵抗を示した。典型的なデバイス２００は、はんだリフローによりプリント回路基板へ設置した後、ＰＰＴＣラミネートに亘って抵抗測定したところ、約０．１６４オームの抵抗を示した。このデバイス２００は約７．２Ｖのツェナーダイオード制限電圧で３．５Ａにて約０．０９０秒以内でトリップした。
【００６０】
本発明の原理に従う保護デバイスの２つの実施態様、即ち１つの実施態様はＰＰＴＣ抵抗器構造体１０２および１０４を、抵抗器構造体１０４に金属接触により固定されるツェナーダイオードチップ２０で例示される発熱要素と組み合わせたものであり、もう１つの実施態様はツェナーダイオードチップ２１６で例示される発熱要素が直接金属接触により固定されるＰＰＴＣチップキャリア２０１を提供するものについて説明してきたが、当業者には理解されるように、２個または３個以上の構造体およびＰＰＴＣ抵抗器層を設けて複数の発熱部品に対する構造体を形成してよい。また、２個以上の発熱要素をＰＰＴＣ抵抗層へ直接金属接触により作動可能に結合させ、これにより、優れた熱伝導特性を提供しながら保護デバイスそのものにおける回路の複雑性を増してもよい。
【００６１】
以上、本発明の好ましい実施態様について説明してきたが、本発明の目的が十分に達成されたことが理解され、また、本発明の構成上の多くの変更ならびに幅広く様々な実施態様および用途が本発明の概念および範囲を逸脱することなくそれら自体示唆されていることが当業者には理解されよう。従って、本明細書における開示および説明は単なる例示であって、いかなる意味内容にも限定されるべく意図したものではい。
【図面の簡単な説明】
【００６２】
【図１】本発明を図面により説明し、図１は本発明の第１の好ましい実施態様による典型的な表面実装可能な電気回路保護デバイスの電気回路概略ダイアグラムであり、電源と負荷との間に接続された状態を示すものである。
【図２】図２は図１に電気的に示す第１の好ましい実施態様における表面実装可能な電気回路保護デバイスを構造的に示す上面図である。
【図３】図３は図２における線３−３に沿って見た図２のデバイスの拡大立面断面図である。
【図４】図４は図２における線４−４に沿って見た図２のデバイスの拡大立面断面図である。
【図５】図５は１つの好ましい製造方法を説明する、図２のデバイスを形成する層状要素を示す拡大分解等角図である。
【図６】図６は１つの好ましい製造方法によって完成した図２のデバイスを示す拡大等角図である。
【図７】図７は本発明の第２の好ましい実施態様を含む表面実装回路保護デバイスのＰＰＴＣチップキャリアの拡大上面図である。
【図８】図８は図７における点線８−８に沿って見た図７のチップキャリアの拡大立面断面図である。
【図９】図９は図７における点線９−９に沿って見た図７のチップキャリアの拡大立面断面図である。
【図１０】図１０は本発明の原理により半導体ダイが実装および接続された図７のチップキャリアを含む完成した表面実装電気デバイスの拡大上面図である。
【図１１】図１１は図１０における点線１１−１１に沿って見た拡大立面断面図である。
【図１２】図１２は図１０における点線１２−１２に沿って見た拡大立面断面図である。
【図１】
2006279045.tif 000003
【図２】
2006279045.tif 000004
【図３】
2006279045.tif 000005
【図４】
2006279045.tif 000006
【図５】
2006279045.tif 000007
【図６】
2006279045.tif 000008
【図７】
2006279045.tif 000009
【図８】
2006279045.tif 000010
【図９】
2006279045.tif 000011
【図１０】
2006279045.tif 000012
【図１１】
2006279045.tif 000013
【図１２】
2006279045.tif 000014
【外国語明細書】
2006279045.tif 000015
2006279045.tif 000016
2006279045.tif 000017
2006279045.tif 000018
2006279045.tif 000019
2006279045.tif 000020
2006279045.tif 000021
2006279045.tif 000022
2006279045.tif 000023
2006279045.tif 000024
2006279045.tif 000025
2006279045.tif 000026
2006279045.tif 000027
2006279045.tif 000028
2006279045.tif 000029
2006279045.tif 000030
2006279045.tif 000031
2006279045.tif 000032
2006279045.tif 000033
2006279045.tif 000034
2006279045.tif 000035
2006279045.tif 000036
2006279045.tif 000037
2006279045.tif 000038
2006279045.tif 000039
2006279045.tif 000040
2006279045.tif 000041
2006279045.tif 000042
2006279045.tif 000043
2006279045.tif 000044
2006279045.tif 000045