(57)【要約】  【課題】ＰＷＭキャリア１周期内の正確な出力電圧検出を可能とする。  【解決手段】ＰＷＭ制御されるインバータのＵ相出力端子に電圧Ｖｕｎが生じた場合、その出力電圧に比例する検出信号の積分を開始し、出力電圧がゼロになった時点で検出信号とは逆極性の基準電圧を積分する。そして、出力電圧がゼロになった時点から基準電圧の積分値がゼロになるまでの時間ｔ１を測定し、この時間ｔ１，キャリア周期Ｔおよび基準電圧の電圧値などから所定の演算式により、ＰＷＭキャリア１周期内の電圧（平均出力電圧）を求める。【選択図】        図１
2006317425.tif 000002
【特許請求の範囲】
【請求項１】
制御信号とキャリアとの比較結果に基き制御され、交流を直流または直流を交流に変換する電力変換回路の交流電圧検出方式において、
前記電力変換回路の交流側パルス出力電圧および基準電圧を積分する積分手段と、前記交流側パルス出力電圧の積分量を基準電圧にて積分するのに要する時間を測定する測定手段とを設け、キャリアの１周期内の交流側パルス出力電圧を検出することを特徴とする電力変換回路の交流電圧検出方式。
【請求項２】
前記キャリアの１周期内で交流パルス電圧が出力されている期間には、交流側パルス出力電圧に比例する第１信号を積分手段にて積分し、交流側パルス出力電圧がゼロになった時点から前記第１信号とは逆極性の基準電圧にて前記積分手段による積分値をさらに積分し、出力電圧がゼロになった時点から積分値がゼロになるまでの時間を計測し、その計測時間と、前記交流側パルス出力電圧と前記第１信号との比と、前記基準電圧の電圧値と、キャリア周期とから、キャリアの１周期内の交流側パルス出力電圧を検出することを特徴とする請求項１に記載の電力変換回路の交流電圧検出方式。
【請求項３】
前記電力変換回路の直流側の何れか一端を基準電位としたことを特徴とする請求項１に記載の電力変換回路の交流電圧検出方式。
【請求項４】
前記キャリアが対称三角波のときには、該キャリアの半周期内の間交流側パルス出力電圧に比例する第１信号を積分手段にて積分し、前記キャリアの半周期または該キャリアの１周期が終了した時点から前記第１信号とは逆極性の基準電圧にて前記積分手段による積分値をさらに積分し、前記基準電圧を入力してから積分値がゼロになるまでの時間を計測し、その計測時間と、前記交流側パルス出力電圧と前記第１信号との比と、前記基準電圧の電圧値と、キャリア周期とから、キャリアの１周期内の交流側パルス出力電圧を検出することを特徴とする請求項１に記載の電力変換回路の交流電圧検出方式。
【請求項５】
前記制御信号が所定の値以下のときには、前記キャリアの予め定める複数周期内の間交流側パルス出力電圧に比例する第１信号を積分手段にて積分し、該複数キャリア周期終了後前記第１信号とは逆極性の基準電圧にて前記積分手段による積分値をさらに積分し、前記基準電圧での積分を始めた時点から積分値がゼロになるまでの時間を計測し、その計測時間と、前記交流側パルス出力電圧と前記第１信号との比と、前記基準電圧の電圧値と、キャリア周期とから、キャリアの１周期内の交流側パルス出力電圧を検出することを特徴とする請求項１に記載の電力変換回路の交流電圧検出方式。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流を直流、または直流を交流に変換する電力変換回路の交流側電圧を検出する検出方式に関する。
【背景技術】
【０００２】
図６〜８に、例えば特許文献１に開示された従来方式を示す。
【０００３】
図６において、１は３相の商用電源、２は３相全波整流回路、４はＰＷＭ（パルス幅変調）インバータ、５は誘導電動機（誘導機）であり、誘導機をインバータ回路にて可変速駆動する場合の一般的な主回路構成を示している。また、図６の符号６は速度指令値、７は誘導機の回転速度を検出するための速度検出器、８はベクトル制御回路、９は加算器、１０は電流指令発生回路、１１は電流制御回路、１２はインバータ出力電流検出器、１５は三角波発生回路、１７は非ラップ回路であり、誘導機をベクトル制御にて駆動する一般的な制御回路構成を示している。
【０００４】
これらの動作については、特に関係がないので説明を省略する。
【０００５】
図６の符号１８は、インバータ出力電圧検出回路である。このインバータ出力電圧検出回路１８は、平滑コンデンサ３の出力を絶縁して得たインバータ入力電圧検出値ＶDCと、３相のゲート信号Ｇｕ，Ｇｖ，Ｇｗと１次角周波数指令ω１*とを入力として、瞬時の相電圧Ｖｕ，Ｖｖ，Ｖｗを出力する。この検出回路１８は、これまで一般的に行なわれている計器用変成器を用いた電圧検出方式の課題（磁気飽和による検出ひずみ，ゼロクロス点の検出誤差）を解決するために提案されたもので、その詳細構成を図７に、各部の動作波形の一例を図８に示す。
【０００６】
図７のＧｕ，Ｇｖ，ＧｗはＵ相，Ｖ相，Ｗ相のＰＷＭゲート信号で、例えば図８にＧｕ，Ｇｖが示されている。また、排他的論理和回路２１ａ，２１ｂ，２１ｃは、ゲート信号を入力としてインバータの線間電圧信号Ｓｕｖ，Ｓｖｗ，Ｓｗｕを出力する。例えば、図８にはＳｕｖ信号が示されている。このＳｕｖ信号の高（ハイ）レベル区間は、誘導機のＵ相，Ｖ相巻線間に直流電圧ＶDCが印加されている区間を示す。
【０００７】
次に、論理積回路２２Ｐ，２２ＮにてＧｕ信号とＳｕｖ信号の論理積信号Ｓｐと、Ｇｖ信号とＳｕｖ信号の論理積信号ＳNを出力する。Ｓｐ，ＳN信号は図８に示すような信号となり、Ｓｐ信号の高レベル区間は、Ｕ，Ｖ相巻線間に直流電圧ＶDCが印加されてＵ相巻線側が高電圧になる区間を、また、ＳN信号の高レベル区間は、Ｕ，Ｖ相巻線間に直流電圧ＶDCが印加されてＶ相巻線側が高電圧になる区間を、それぞれ示す。
【０００８】
上記信号Ｓｐ，ＳNは、図７のアナログスイッチ式１次遅れ回路２３Ｐ，２３Ｎにそれぞれ入力される。アナログスイッチ式１次遅れ回路２３Ｐは、信号Ｓｐの高（ハイ）レベルでアナログスイッチ２６をオンし、Ｓｐ信号を反転回路２９Ｐを介して得た信号のハイレベルでアナログスイッチ２７をオンする。回路２３Ｐ内の抵抗２４の抵抗値をｒ１，抵抗２５の抵抗値をｒ２，コンデンサ２８の容量をＣ１とすると、Ｓｐ信号のハイレベルのときは、ＶDCを入力電圧としてＣ１・（ｒ１＋ｒ２）の時定数を持つ１次遅れ回路でコンデンサ２８を充電する。一方、Ｓｐ信号の低レベルのときは、Ｃ１・ｒ２の時定数でコンデンサ２８は放電される。Ｃ１・ｒ２の時定数は、ＰＷＭスイッチング周期より大きい値に設定している。その結果、アナログスイッチ式１次遅れ回路の出力ＶUVPは図８に示す波形となる。
【０００９】
なお、その振幅はインバータ入力電圧ＶDCに比例して変化するので、インバータ入力電圧の変動は自動的に補正される仕組みになっている。
【００１０】
アナログスイッチ式１次遅れ回路２３Ｎ，２３ｂ，２３ｃは回路２３Ｐと同一構成であり、同様な動作を行なう。なお、２９Ｎ，２９ｂ，２９ｃは反転回路を示す。
【００１１】
アナログスイッチ式１次遅れ回路２３Ｐ，２３Ｎの出力ＶUVP，ＶUVNは、減算器３０で減算され、図８のようなＵ相，Ｖ相の線間電圧検出値ＳUVを出力する。１次遅れ回路２３ｂ，２３ｃはＶ相，Ｗ相の線間電圧検出値ＳVWおよび、Ｗ相，Ｕ相の線間電圧検出値ＳWUでそれぞれ動作し、その出力波形は図８の｜ＶVW｜のようになる。加算器３１はＶUVP，ＶUVN，｜ＶVW｜，｜ＶVU｜を加算し、フィルタ３２を通すことにより線間電圧の振幅とし、これを増幅器３３で１／√３倍することで相電圧の振幅としている。
【００１２】
また、Ｕ相，Ｖ相の線間電圧を表わす検出値ＶUVの信号から、コンパレータ３５とワンショットマルチ回路を介して、図８に示すリセット信号ＲＳを生成する。このリセット信号はＶUVの信号の立上がり時のゼロクロス点でパルスが発生し、この信号でディジタル式積分回路３７がリセットされる。積分回路３７は、図６の加算器９の出力である１次角周波数指令ω１*をディジタル積分し、Ｕ相，Ｖ相の線間電圧位相θUVを出力する。関数テーブルＲＯＭ３８Ｖは、ｓｉｎ（θUV−５π／６）関数を記憶している。関数テーブルＲＯＭ３８Ｕは線間電圧の位相θUVをアドレス入力とし、３０°位相の遅れた正弦波信号を出力し、相電圧の振幅指令を基準電圧とするＤ／Ａ変換器３４Ｕを介することで、Ｕ相の瞬時相電圧ＶUを出力する。
【００１３】
同様に、関数テーブルＲＯＭ３８Ｖは線間電圧の位相θUVをアドレス入力とし、１５０°位相の遅れた正弦波信号を出力し、相電圧の振幅指令を基準電圧とするＤ／Ａ変換器３４Ｖを介することで、Ｖ相の瞬時相電圧ＶVを出力する。なお、Ｗ相電圧はＵ相電圧ＶUとＶ相電圧ＶVとから求められる。
【００１４】
以上のように、図７のような電圧検出方式とすることで、計測用変成器を用いずにインバータ出力電圧の検出が可能になり、磁気飽和による検出ひずみや、ゼロクロス点付近の検出誤差などの問題を解決できる。また、線間電圧を基準に相電圧を検出しているので、どのようなＰＷＭゲート信号が与えられても正確に相電圧を検出できる。
【特許文献１】特開昭６２−１８５５９４号公報（第２−４頁、図１−３）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記の方式では上述のような利点を有する反面、以下のような問題がある。
【００１６】
（１）出力電圧の基本波成分は検出できるが、ＰＷＭキャリア１周期内の正確な出力電圧は検出できない。よって、高速応答に対応できる高速な制御には適さない。
【００１７】
（２）インバータ回路の出力電圧を直接検出せずに、インバータ回路の入力電圧とＰＷＭゲート信号を用いているため、半導体素子のオン抵抗による電圧降下分や過渡応答時の電圧変化分が考慮できていない。
【００１８】
したがって、この発明の課題は、ＰＷＭキャリア１周期内の正確な出力電圧検出を可能とし、半導体素子のオン抵抗による電圧降下分や過渡応答時の電圧変化分を考慮した高精度な電圧検出を可能とすることにある。
【課題を解決するための手段】
【００１９】
このような課題を解決するため、請求項１の発明では、制御信号とキャリアとの比較結果に基き制御され、交流を直流または直流を交流に変換する電力変換回路の交流電圧検出方式において、
前記電力変換回路の交流側パルス出力電圧および基準電圧を積分する積分手段と、前記交流側パルス出力電圧の積分量を基準電圧にて積分するのに要する時間を測定する測定手段とを設け、キャリアの１周期内の交流側パルス出力電圧を検出することを特徴とする。
【００２０】
また、請求項１の発明においては、前記キャリアの１周期内で交流パルス電圧が出力されている期間には、交流側パルス出力電圧に比例する第１信号を積分手段にて積分し、交流側パルス出力電圧がゼロになった時点から前記第１信号とは逆極性の基準電圧にて前記積分手段による積分値をさらに積分し、出力電圧がゼロになった時点から積分値がゼロになるまでの時間を計測し、その計測時間と、前記交流側パルス出力電圧と前記第１信号との比と、前記基準電圧の電圧値と、キャリア周期とから、キャリアの１周期内の交流側パルス出力電圧を検出することができる（請求項２の発明）。
【００２１】
また、請求項１の発明においては、前記電力変換回路の直流側の何れか一端を基準電位としてキャリアの１周期内の交流側パルス出力電圧を検出することができる（請求項３の発明）。
【００２２】
さらに、請求項１の発明においては、前記キャリアが対称三角波のときには、該キャリアの半周期内の間交流側パルス出力電圧に比例する第１信号を積分手段にて積分し、前記キャリアの半周期または該キャリアの１周期が終了した時点から前記第１信号とは逆極性の基準電圧にて前記積分手段による積分値をさらに積分し、前記基準電圧を入力してから積分値がゼロになるまでの時間を計測し、その計測時間と、前記交流側パルス出力電圧と前記第１信号との比と、前記基準電圧の電圧値と、キャリア周期とから、キャリアの１周期内の交流側パルス出力電圧を検出することができる（請求項４の発明）。
【００２３】
さらにまた、請求項１の発明においては、前記制御信号が所定の値以下のときには、前記キャリアの予め定める複数周期内の間交流側パルス出力電圧に比例する第１信号を積分手段にて積分し、該複数キャリア周期終了後前記第１信号とは逆極性の基準電圧にて前記積分手段による積分値をさらに積分し、前記基準電圧での積分を始めた時点から積分値がゼロになるまでの時間を計測し、その計測時間と、前記交流側パルス出力電圧と前記第１信号との比と、前記基準電圧の電圧値と、キャリア周期とから、キャリアの１周期内の交流側パルス出力電圧を検出することができる（請求項５の発明）。
【発明の効果】
【００２４】
この発明によれば、電力変換回路のキャリア１周期内の交流側パルス出力電圧が、電圧の変動，半導体素子のオン抵抗による電圧降下分，過渡応答時の電圧変化も含めて高精度に検出できる。これにより、モータ駆動においては高応答，高性能な駆動が実現できるという利点が得られる。
【００２５】
また、請求項３の発明によれば、交流側パルス出力電圧を検出する際のコモンモードノイズが抑制されるので、高精度の電圧検出が可能になる。
【００２６】
さらに、請求項４の発明によれば、キャリアの半周期毎に交流側パルス出力電圧を検出することができるので、検出を高速応答にすることができる。
【００２７】
さらにまた、請求項５の発明によれば、モータ駆動において、その低速時により高精度の電圧検出が可能になる。
【発明を実施するための最良の形態】
【００２８】
図１はこの発明の第１の原理説明図である。図１のＶｕｎはインバータのＵ相出力端子と直流中間電圧のＮ電位との間の電圧を示し、Ｔはキャリア周期を示す。
【００２９】
ここでは、例えばＵ相出力端子に電圧が生じた場合、その出力電圧に比例した検出信号を積分する。そして、出力電圧がゼロになった時点で上記検出信号とは逆極性の基準電圧により、上記積分値をさらに積分する。このとき、基準電圧は検出信号とは逆極性であるので、積分値は減少する。そして、出力電圧がゼロになった時点から、積分値がゼロになるまでの時間ｔ１を計測する。
【００３０】
このとき、積分値の到達点Ｖ１の値は、インバータのＵ相出力電圧の瞬時値に比例した検出信号の値をＶｕｎ，積分時定数をτとして、数１の（１）式のように表わされる。
【００３１】
【数１】
2006317425.tif 000003
【００３２】
（１）式より、キャリア１周期内でのＵ相出力電圧の総和に比例した値は、数２の（２）式のように表わされる。
【００３３】
【数２】
2006317425.tif 000004
【００３４】
（２）式の値をキャリア１周期Ｔで割ると、キャリア１周期内の平均出力電圧に比例する値が得られる。このキャリア１周期内の平均出力電圧に比例する値をＶｕｎａｖｅとすると、これは数３の（３）式のように表わされる。
【００３５】
【数３】
2006317425.tif 000005
【００３６】
上記（３）式のＶ１は、放電時の動作より基準電圧をＶｒｅｆ、放電時間をｔ１とすると、数４の（４）式のように表わされる。
【００３７】
【数４】
2006317425.tif 000006
【００３８】
（４）式を（３）式に代入すると、数５の（５）式のようになる。
【００３９】
【数５】
2006317425.tif 000007
【００４０】
上記（５）式より、キャリア１周期内の平均出力電圧Ｖｕｎａｖｅは、基準電圧Ｖｒｅｆ、放電時間ｔ１およびキャリア周期Ｔが分かれば、算出できることが分かる。この電圧Ｖｕｎａｖｅは、キャリア１周期内の平均出力電圧に比例した値であり、実際の電圧値（Ｖｕｎａｖｅ（ｒｅａｌ）は、Ｖｕｎａｖｅに実際値との比（＝ｋ）を乗算した、次の（６）式のように表わされる。
【００４１】
Ｖｕｎａｖｅ（ｒｅａｌ）＝ｋ×Ｖｕｎａｖｅ…（６）
よって、実際の電圧値は、この（６）式のように表わされる値となる。
【００４２】
図１では、出力電圧がゼロになった時点で積分器の放電動作を開始しているが、図２に示すように、キャリア１周期分の全電圧値を積分した後、次のキャリア周期の開始時点から放電を開始しても、同様にキャリア１周期内の平均出力電圧を算出できる。
【００４３】
図３には、線間電圧のキャリア１周期毎の平均電圧を積分型のＡＤ（アナログ・デジタル）変換器を用いて求める場合の例を示す。線間電圧の場合は図３に示すように、キャリア１周期内に複数回（一般的には２回）発生する場合がある。そこで、図２にも示すように、キャリア周期において１回おきに、積分器の充電期間と放電期間を繰り返すようにする。図３の積分器の充電期間には、線間電圧に比例する検出信号Ｖｕｖ１を積分器により充電する。そして、次のキャリア周期に移る時点（図３のｔＡ時点）から、基準電圧にて積分器を放電する。後は、相電圧の場合と同様に、上記（５）式の各値を線間電圧時の値に置き換えることで、キャリア１周期内の線間電圧の平均値を算出することができる。
【００４４】
図４はキャリア１周期内の相電圧を検出する検出回路の構成例である。
【００４５】
図４において、２１はＵ相の出力電圧平均値を算出するために必要な信号を出力する回路であり、３１，４１は２１と同様にＶ相，Ｗ相用の回路である。２１，３１，４１の基本動作は同じであるので、ここでは回路２１について以下に説明する。
【００４６】
まず、分圧回路２２にてＵ相の出力電圧と、直流中間のｎ電位との間の電圧に比例する信号（図１のＶｕｎに相当）を生成する。比較器２６ａは分圧回路２２の出力値とゼロレベルとを比較し、分圧回路２２の出力電圧が発生している状態の有無を表わす信号を生成する。比較器２６ａの出力信号に基き、演算処理装置５０はアナログスイッチ２４ａのオンオフを制御する信号（ｃｏｎｔ２４ａ）を生成する。このｃｏｎｔ２４ａは具体的には、分圧回路２２の出力電圧がある場合はオン信号を、分圧回路２２の出力電圧がない場合はオフ信号をそれぞれ出力する。
【００４７】
一方、基準電圧生成回路２３は、積分回路２５の積分値を放電する際の基準電圧（上記Ｖｒｅｆに相当）を生成する。アナログスイッチ２４ｂは制御信号（ｃｏｎｔ２４ｂ）でオンオフ制御される。ｃｏｎｔ２４ｂとしてはｃｏｎｔ２４ａの反転信号を用いる場合（図１に相当）や、三角波発生回路１５の出力をもとにキャリア周期に同期した信号として生成したもの（図２に相当）を使用することができる。このように構成することで、分圧回路２２の出力電圧がある場合はアナログスイッチ２４ａがオンし、積分回路２５にて分圧回路２２の出力であるＶｕｎが積分される（図１または図２の充電期間の動作）。
【００４８】
次に、Ｖｕｎがゼロになった場合、もしくは充電期間内のキャリアが終了した場合はアナログスイッチ２４ｂがオンし、Ｖｕｎとは逆極性の基準電圧（Ｖｒｅｆ）が積分回路２５にて積分される。ＶｒｅｆはＶｕｎとは逆極性であるので、動作としては積分値が減少（放電）する動作となる。比較器２６ｂは、積分回路２５の出力値をゼロレベルと比較し、積分回路の出力がゼロになった場合に、出力信号を発生する。比較器２６ａ，２６ｂの信号と三角波発生回路１５の信号とを用いて、積分回路の放電時間（図１のｔ１に相当）を演算処理装置５０内の計測器５１ａにて計測する。これにより、上記（５）式に示すキャリア１周期内の相電圧の平均値（Ｖｕｎａｖｅ）を算出することができる。
【００４９】
上記方式では、積分回路の放電時間の関係でキャリアの２周期で１度の検出値が算出できることになり、放電時間内のキャリア１周期分の電圧値は無視されることになるが、出力周波数に比べてキャリア周波数が高い場合はそれほど影響はなく、充分に実用に耐えるものと考えられる。
【００５０】
その対策として、図５のように同一の回路をそれぞれ２つ用意し、一方の積分回路が充電期間にはもう一方の積分回路を放電期間として、交互に検出値を算出することにより、キャリア１周期毎の平均出力電圧を各キャリア周期毎に算出することが可能となる。
【００５１】
以上のように、インバータの出力電圧を検出することにより、キャリア変調方式を用いたインバータのキャリア１周期毎の平均出力電圧が、入力電圧の変動，半導体素子のオン抵抗による電圧降下分，過渡応答時の電圧変化等を含めて高精度に検出可能となる。その結果、モータ駆動においては高応答，高性能な駆動を実現できる。
【００５２】
なお、この発明はインバータに限らず、コンバータの交流側電圧も同様にして検出することができる。
【００５３】
図９はこの発明の第２の実施の形態を示し、３相の線間電圧を検出する検出回路の構成例である。
【００５４】
この電力変換回路および検出回路には３相の商用電源１と、３相全波整流回路２と、平滑コンデンサ３と、ＰＷＭインバータ４と、誘導電動機５と、ゲート信号発生手段４５と、キャリア同期信号発生手段５３と、Ｕ−Ｖ線間電圧検出回路７０と、分圧回路６１と、減算手段６２と、Ｖ−Ｗ線間電圧伝出回路８０と、Ｗ−Ｕ線間電圧検出回路９０と、演算処理手段５４とを備えている。
【００５５】
このＵ−Ｖ線間電圧検出回路７０には、基準電圧生成手段７１と、アナログスイッチからなるスイッチ７２ａ，７２ｂ，７３ａ，７３ｂと、積分回路７４ａ，７４ｂと、比較器７５ａ，７５ｂとを備えている。このように積分回路を２組備えているのは、図５の構成と同様に交互に電圧を検出するためである。なお、Ｖ−Ｗ線間電圧検出回路８０およびＷ−Ｕ線間電圧検出回路９０もＵ−Ｖ線間電圧検出回路７０と同様の構成になっている。さらに、演算処理手段５４にはその一部形成する計測器５５を備えている。
【００５６】
以上の構成は、キャリア同期信号生成手段５３を備えている点と、減算手段６２を備えている点と、分圧回路２２に直接接続されている図４に示した比較器２６ａが省略されている点と、基準電圧生成手段７１が正負の基準電圧として、大きさが＋Ｖｒｅｆと−Ｖｒｅｆの基準電圧を生成していること以外は、図４，図５の構成と同様である
比較器４６と三角波キャリア発生手段４７と電圧指令値生成手段４８とからなるゲート信号発生手段４５は、ＰＷＭインバータ４へのゲート信号を出力し、キャリア同期信号発生手段５３にキャリア信号を供給している。また、キャリア同期信号発生手段５３は三角波キャリア信号の開始時と中間時点に同期したパルス信号のキャリア周期開始信号とキャリア周期中間信号とを生成し、演算処理手段５４に供給している。
【００５７】
このＵ−Ｖ線間電圧検出手段７０の動作を、図１０を参照しつつ、以下に説明する。
【００５８】
分圧回路６１は、コンデンサ３の負側の電位を基準にしたＰＷＭインバータ４のＵ，Ｖ，Ｗ相の出力電圧を分圧している。また、減算手段６２ａは、分圧回路６１ａから分圧回路６１ｂの電圧を減じ、Ｕ−Ｖ相の線間電圧を分圧した電圧にして出力している。また、同様にして、減算手段６２ｂ，６２ｃはそれぞれＶ−Ｗ線間電圧およびＷ−Ｕ線間電圧を分圧した値を出力する。
【００５９】
この第２の実施の形態回路での三角波キャリアは対称三角波キャリアとしているため、図１０のＵ相電圧およびＶ相電圧波形に示すとおり、出力電圧はキャリア周期中間点に対して対称な波形となっている。Ｗ相電圧も同様である。従って、ＰＷＭ制御におけるデューティー比が１００％または０%以外の場合は、キャリアの中間点の時にＰＷＭインバータのどの相もハイレベル電圧を出力する。そのため、各相の線間電圧は、図１０の減算手段６２ａの出力電圧波形に示すようにキャリアの中間点では０Ｖとなっている。キャリア同期信号生成手段５３は、三角波キャリアの山と谷に同期したタイミングで、それぞれ、パルス電圧信号を生成しており、図１０に示すキャリア周期開始信号、キャリア周期中間信号となっている。演算処理手段５４は、それぞれの前記信号のパルス電圧のハイレベル時にキャリア周期開始時とキャリア周期中間時点として認識する。
【００６０】
先ず、キャリア周期開始信号がハイレベルになったときのスイッチ７２ａ，７３ａと、積分回路７４ａを含む回路の動作は次のとおりである。
【００６１】
演算処理手段５４はスイッチ７２ａ，７３ａを制御する信号を出力し、減算手段６２ａの出力を積分回路７４ａに接続する。この制御信号は、具体的には、線間電圧のレベルの大小にかかわらず、キャリア周期の開始からキャリアの中間点まで継続的にＯＮとなっている。一方、スイッチ７３ａの出力はハイインピーダンスとなっている。このときの減算手段６２ａと、スイッチ７２ａ，７３ａとを介した,積分回路７２ａの出力電圧波形を図１０のキャリア半周期ａの区間に示す。
【００６２】
次に、キャリア周期中間信号がハイレベルになったときのスイッチ７２ａ，７３ａと、積分回路７４ａを含む回路の動作は次のとおりである。
【００６３】
この時点での比較器７４ａの出力により、演算処理手段５４は、積分回路７４ａの出力が正電圧になっていれば、スイッチ７３ａを制御して基準電圧生成手段７１からの負の基準電圧（−Ｖｒｅｆ）を積分回路７４ａに接続し、反対に、積分回路７４ａの出力が負電圧となっていれば、基準電圧生成手段７１からの正の基準電圧（＋Ｖｒｅｆ）を積分回路７４ａに接続し、積分回路７４ａの出力を０に近づけ、減算手段６２ａの出力電圧の積分を終了し、出力電圧とは逆極性の電圧での積分を開始する。
【００６４】
また、演算処理手段５４は計測器５５のカウントアップを開始するとともに、比較器７５ａの出力を監視する。一方、スイッチ７２ａの出力はハイインピーダンスとする。このときの減算手段６２ａと、スイッチ７２ａ，７３ａを介した,積分回路７４ａの出力電圧波形を図１０のキャリア半周期ｂの区間に示す。
【００６５】
この時点でのスイッチ７２ｂ，７３ｂと積分回路７４ｂを含む回路の動作は次のとおりである。
【００６６】
演算処理手段５４は、スイッチ７２ｂを制御する信号を出力し、減算手段６２ａの出力を積分回路７４ｂに接続し、積分回路７４ｂでの積分を開始する。スイッチ７２ｂもキャリアの中間点からキャリアの終了時刻まで、半周期の間、継続的にＯＮとなっている。
【００６７】
一方、この期間スイッチ７３ｂはハイインピーダンスとなっている。同様にスイッチ７２ｂ，７３ｂを介した積分回路７４ｂの出力電圧波形を図１０のキャリア半周期bの区間に示す。
【００６８】
次に、積分回路７４ａでは、逆極性の基準電圧の積分により出力がゼロ電圧となり、比較器７５ａの出力の符号が切り替わると、演算処理手段５４は、スイッチ７３ａを制御して、積分回路７４ａの入力にグランド電位を接続し、この積分回路の出力が０Ｖに保たれるようにする。同時に計測器５５のカウントアップを停止し、カウントした値から先述の図４，図５に示した実施形態１と同様にしてキャリア周期の開始からキャリア周期の中間点までのＵ−Ｖ線間電圧の平均値を得る。
【００６９】
次に、キャリア周期開始信号がハイレベルとなったとき、スイッチ７２ａ，７３ａと積分回路７４ａを含む回路の動作は既に説明した動作と同様の動作を行う。
【００７０】
一方、スイッチ７２ｂ，７３ｂおよび積分回路７４ｂでは、積分回路出力と逆極性の基準電圧による積分を開始し、積分回路が０電圧になるまでの時間を計測器５５で計測し、第一の実施形態と同様にしてキャリア周期の中間点から終了までのキャリア半周期の線間電圧の平均値を得る。
【００７１】
このように、線間電圧を積分することにより、分圧回路６１ａの出力がほぼ０Vの時に積分回路に入力する電圧を基準電圧に切り替えられるため、スイッチに電圧が加わっている状態で切り替えを行ったときに発生するノイズを抑えることができる。
【００７２】
また、ＰＷＭインバータ４への入力直流電圧である直流中間コンデンサ３の負側を基準にして計測した電圧を分圧回路６１により調整後、減算手段６２により線間電圧を生成しているので、直に線間電圧を計測するよりも検出回路７０，８０，９０に加わるコモンモードノイズを低減することができる。
【００７３】
従って、Ｖ−Ｗ線間電圧、Ｗ−Ｕ線間電圧に関しても、Ｕ−Ｖ線間電圧検出回路７０と同様に構成されたＶ−Ｗ線間電圧検出回路８０とＷ−Ｕ線間電圧検出回路９０により、キャリア半周期単位でのＰＷＭインバータ４の出力電圧の平均電圧が得られる。
【００７４】
図１１はこの発明の第３の実施の形態を示し、３相の線間電圧を検出する検出回路の構成例である。
【００７５】
この電力変換回路および検出回路には３相の商用電源１と、３相全波整流回路２と、平滑コンデンサ３と、ＰＷＭインバータ４と、誘導電動機５と、ゲート信号発生手段４５と、キャリア同期信号発生手段５３と、Ｕ−Ｖ線間電圧検出回路７０ａと、分圧回路６１と、減算手段６２と、Ｖ−Ｗ線間電圧伝出回路８０ａと、Ｗ−Ｖ線間電圧検出回路９０ａと、演算処理手段５８とを備えている。
【００７６】
ゲート信号発生手段４５は、比較器４６と、三角波キャリア発生手段４７と、電圧指令値生成手段４８からなる。また、演算処理手段５８にはその一部として計測器５９を備えている。
【００７７】
図１１の回路構成が図９の回路構成と異なっている点は、電圧指令値生成手段４８が持っているＰＷＭインバータ４の出力電圧の一次周波数の情報を演算処理手段５８に入力している点である。
【００７８】
次に図１２を参照しつつ、Ｕ−Ｖ線間電圧検出回路７０ａの動作を説明する。
【００７９】
キャリア周期開始信号がハイレベルになったときのスイッチ７２ａ，７３ａと,積分回路７４ａを含む回路の動作は、図９に示した第２の実施の形態回路と同じなので、その説明を省略する。
【００８０】
演算処理手段５８は、前記一次周波数が所定の周波数を下回っている場合に、積分回路７４ａでの積分期間を、上述の通常動作での半周期から、例えば図示の例として、キャリア２周期分に設定する。
【００８１】
図１２の積分回路７４ａの出力波形を示す。演算処理手段５８は、2キャリア周期経過後に、第２の実施の形態回路と同様に、減算手段６２ａからの積分を停止し、前記基準電圧での積分を開始し、計測器５９のカウントアップを開始する。また、同時にスイッチ７２ｂ，７３ｂを制御し、積分回路７４ｂでの積分を開始する。このときの積分期間も２キャリア周期分とし、その動作も第２の実施形態と同じなので、説明を省略する。
【００８２】
一方、積分回路７４ａで積分された電圧を基準電圧により積分し、ゼロ電圧になった場合のスイッチ７２ａ，７３ａの動作も同様である。計測器５９でのカウントされた値はキャリア2周期での出力電圧の積算値である。これより、先述の第１の実施の形態回路と同様にして、キャリア1周期分の線間電圧を得る。
【００８３】
一般的に、ＰＷＭ制御を行う電力変換回路が電動機を駆動する場合においては、該電動機への一次周波数を低下させると、その出力電圧も低下し、従って、線間電圧を計測するための検出回路では、積分期間でのパルス幅が狭くなる。また、この検出回路に用いられているスイッチ７２ａ，７２ｂ，７３ａ，７３ｂをＯＮまたはＯＦＦする時に信号にノイズが重畳されるために、Ｓ／Ｎ比も低下するが、図１１に示した実施の形態回路では、その計測周期をキャリア周期の２サイクル間とすることで、出力電圧が低くなった場合の平均電圧を、ノイズの影響を避けつつ、より正確に得ることができる。
【図面の簡単な説明】
【００８４】
【図１】この発明の第１の原理説明図
【図２】図１の変形例を説明する説明図
【図３】この発明の第２の原理説明図
【図４】この発明の第１の実施の形態を示す構成図
【図５】図４の変形例を示す構成図
【図６】従来例を示す構成図
【図７】図６の電圧検出回路を示す詳細構成図
【図８】図７の動作を説明する各部波形図
【図９】この発明の第２の実施の形態を示す構成図
【図１０】図９の動作を説明する各部波形図
【図１１】この発明の第３の実施の形態を示す構成図
【図１２】図１１の動作を説明する各部波形図
【符号の説明】
【００８５】
１…商用電源、２…３相全波整流回路、３…平滑コンデンサ、４…ＰＷＭ（パルス幅変調）インバータ、５…誘導電動機、１５…三角波発生回路、２１，２１ａ，２１ｂ…Ｕ相電圧検出用信号生成回路、２２…分圧回路、２３…基準電圧生成回路、２４ａ，２４ｂ…アナログスイッチ、２５…積分回路、２６ａ，２６ｂ…比較器、３１，３１ａ，３１ｂ…Ｖ相電圧検出用信号生成回路、４１，４１ａ，４１ｂ…Ｗ相電圧検出用信号生成回路、４５…ゲート信号生成手段、４６…比較器、４７…三角波キャリア発生手段、４８…電圧指令値発生手段、５０…演算処理装置、５１ａ〜５１ｃ…計測器、５３…キャリア同期信号発生手段、５４，５８…演算処理手段、５５，５９…計測器、６１…分圧回路、６２…減算手段、７０，７０ａ…Ｕ−Ｖ線間電圧検出回路、７１…基準電圧生成手段、７２ａ，７２ｂ，７３ａ，７３ｂ…すいっち、７４ａ，７４ｂ…積分回路、７５ａ，７５ｂ…比較器、８０，８０ａ…Ｖ−Ｗ線間電圧検出回路、９０，９０ａ…Ｗ−Ｕ線間電圧検出回路。
【図１】
2006317425.tif 000008
【図２】
2006317425.tif 000009
【図３】
2006317425.tif 000010
【図４】
2006317425.tif 000011
【図５】
2006317425.tif 000012
【図６】
2006317425.tif 000013
【図７】
2006317425.tif 000014
【図８】
2006317425.tif 000015
【図９】
2006317425.tif 000016
【図１０】
2006317425.tif 000017
【図１１】
2006317425.tif 000018
【図１２】
2006317425.tif 000019