(57)【要約】 【課題】帯域通過フィルタ１と送信電力増幅器５とを接続する整合回路４にチップインダクタやチップキャパシタが用いられており、基板に実装する部品点数が多くモジュール全体としての部材費や工数が多くなり、体積が大きい。【解決手段】ＤＣブロックキャパシタ６を送信電力増幅器５に内蔵するとともに、整合回路４を、誘電体層の表層または内層の導体パターンで形成された直列インダクタ２、誘電体層の表層または内層の導体パターンで形成された並列キャパシタ３、のいずれか又は双方で構成する。【選択図】図１
2006279554.tif 000002
【特許請求の範囲】
【請求項１】
導体パターン層と誘電体層を交互に積層した誘電体基板上に実装され、
送信周波数帯域の送信信号を通過させる帯域通過フィルタと、
前記帯域通過フィルタの出力側に接続される整合回路と、
前記整合回路を通過した送信信号を電力増幅する送信電力増幅器と、
前記送信電力増幅器へ入力される送信信号の直流成分を遮断するＤＣブロックキャパシタとを備える高周波モジュールにおいて、
前記送信電力増幅器は、半導体回路基板に形成されることにより、半導体ベアチップを構成するものであり、
前記ＤＣブロックキャパシタは、前記半導体ベアチップに内蔵されており、
前記半導体ベアチップは、前記誘電体基板に実装され、
前記整合回路は、前記誘電体基板の表層または内層に形成された導体パターンで構成された直列インダクタを含む高周波モジュール。
【請求項２】
前記整合回路は、前記導体パターンと接地グランドパターン、との間に形成された並列キャパシタをさらに含む請求項１記載の高周波モジュール。
【請求項３】
前記並列キャパシタは、前記直列インダクタを形成する導体パターンと、それよりもさらに下層に形成された接地グランドパターン、との間に形成されている請求項２記載の高周波モジュール。
【請求項４】
前記直列インダクタを構成する導体パターンは、複数の誘電体層にわたってスパイラル状に形成されている請求項１から請求項３のいずれかに記載の高周波モジュール。
【請求項５】
前記直列インダクタを構成する導体パターンは、複数の誘電体層にわたってスパイラル状に形成され、前記スパイラルは、前記誘電体基板を平面透視して、並列キャパシタを形成する最下層の導体パターンのサイズの中に入っている請求項３記載の高周波モジュール。
【請求項６】
前記請求項１から請求項５のいずれかに記載の高周波モジュールを搭載した無線通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は携帯型情報端末機、無線ＬＡＮ、ＷＬＬ(Wireless Local Loop)等の無線通信機器に用いられる、小型・高性能かつ低価格な高周波モジュールに関するものである。
【背景技術】
【０００２】
図６に従来技術を用いた高周波モジュールの回路図を示す。
この高周波モジュールは、無線通信機器のアンテナに接続されるアンテナ端子ANT、セルラーシステムの送信／受信回路（図示せず）にそれぞれ接続される送信／受信端子CELL-Tx／CELL-Rx、ＧＰＳシステムの回路に接続される端子GPSを備えている。
高周波モジュールの内部には、帯域通過フィルタ２１、ＤＣブロックキャパシタ２７、送信電力増幅器ＰＡ、カップラ２６、デュープレクサ２８、分波回路２９が含まれている。
【０００３】
セルラーシステムの送信信号の流れを説明すると、セルラーシステムの送信回路から出力される送信信号は、帯域通過フィルタ２１を通過することにより、余分な周波数成分が減衰される。送信信号は、送信力信号の直流成分を遮断するＤＣブロックキャパシタ２７を通して送信電力増幅器ＰＡに入力される。
送信電力増幅器ＰＡで電力増幅された送信信号は、カップラ２６を通過することにより、その電力値がモニタされる。モニタ出力値は、セルラーシステムの送信回路に帰還され、これにより常に適正な電力が維持される。
【０００４】
カップラ２６を通過した送信信号は、デュープレクサ２８を通過し、分波回路２９を通過して、アンテナから送信される。なお、デュープレクサ２８は、セルラーシステムの送信信号と受信信号とを切り分ける回路、分波回路２９は、セルラーシステムの周波数帯とＧＰＳシステムの周波数帯を分離する回路である。
前記高周波モジュールの構成では、ＤＣブロックキャパシタ２７は、チップキャパシタで構成されている。
【０００５】
ところで、この高周波モジュールに対して、前段のセルラーシステムの送信回路から送信信号を入力する場合、高周波モジュールに入力する信号の反射が大きいと、前段送信回路の出力を増加する必要があるため、前段送信回路に含まれる半導体素子の動作点は非線形領域に近づき歪成分やノイズが増加する。
したがって、歪成分やノイズの多い信号が高周波モジュールに入力することになり、アンテナから送信される無線通信信号の品質低下を招く。
【０００６】
そこで、高周波モジュールの入力端子における反射量の上限は規格化され管理項目となっている。通常は、50 ohmを基準インピーダンスとし、反射係数か、または、反射係数と１対１対応する値である電圧定在波比（VSWR）の上限が規定されている。
しかしながら、高周波モジュールに含まれる前記送信電力増幅器の入力インピーダンスは必ずしも50 ohmに設計されていない。また、帯域通過フィルタのインピーダンスも完全に50 ohmではないため、帯域通過フィルタと送信電力増幅器との間にインピーダンス不整合が生じるおそれがある。
【０００７】
そこで従来から、図６で「２２」に示されるように、チップインダクタを信号ラインと接地との間に、並列に挿入している。
このチップインダクタ２２と前記チップキャパシタ２７との組み合わせで、整合回路を構成している。
また、この整合回路の変形として、図７に示すように、チップインダクタ２２の位置が変わっている場合もある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
送信信号の基本周波数が約１〜２ＧＨｚである高周波モジュールでは、誘電体基板の表面に実装される前記チップキャパシタ２７の値は、30pF〜1000pF程度の値を採用しており、前記整合回路を採用することにより、送信周波数におけるインピーダンスは、特性インピーダンスに近い50 ohm付近とすることができた。
ところが最近では、携帯電話端末機などの無線通信機器では、ますます小型化の要求が強くなっている。また、通常の携帯電話端末機が一つの送受信系のみを取り扱うのに対し、２つ以上の送受信系を取り扱うマルチバンド対応携帯電話端末機の需要も多くなっている。
【０００９】
このように１つのモジュールでさらに多くのバンドに対応する必要が生じた場合、誘電体基板にはバンド数に比例した表層スペースが必要となり、高周波モジュールには、ますます小型化が要求される。
そこで、ＤＣブロックキャパシタ２７として、チップ型のキャパシタではなく、前記送信電力増幅器を含む半導体ベアチップに内蔵したものが要求され、このような半導体ベアチップが開発されている。
【００１０】
半導体ベアチップに内蔵されたＤＣブロックキャパシタでは、半導体集積回路基板の誘電率とチップサイズの制約からキャパシタの値をあまり大きくすることはできない。したがって、インピーダンスは容量性の領域にシフトした値をとってしまう。
本発明の目的は、小型で、部品点数が少なく、しかもインピーダンス整合のとれた高周波モジュール及びこれを用いた無線通信機器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の高周波モジュールは、導体パターン層と誘電体層を交互に積層した誘電体基板上に実装され、送信周波数帯域の送信信号を通過させる帯域通過フィルタと、前記帯域通過フィルタの出力端子に接続される整合回路と、前記整合回路を通過した送信信号を電力増幅する送信電力増幅器と、前記送信電力増幅器へ入力される送信信号の直流成分を遮断するＤＣブロックキャパシタとを備え、前記送信電力増幅器は、半導体回路基板に形成されることにより、半導体ベアチップを構成するものであり、前記ＤＣブロックキャパシタは、前記半導体ベアチップに内蔵されており、前記半導体ベアチップは前記誘電体基板に実装され、前記整合回路は、前記誘電体基板の表層または内層に形成された導体パターンで構成された直列インダクタを含むことを特徴とする。
【００１２】
このような構成とすれば、帯域通過フィルタと送信電力増幅器の間の整合回路については、誘電体基板上にチップインダクタやチップキャパシタなどの部品の搭載が不必要となる。従って、誘電体基板の所要面積を少なくすることができ、他の追加部品の搭載が可能になり、マルチバンド化が容易にできる。また、誘電体基板自体を小さくすることもできるので、高周波モジュールを小型化でき、ひいては、それを搭載した無線通信機器の小型化も容易にできる。
【００１３】
前記整合回路は、前記導体パターンと接地グランドパターン、との間に構成された並列キャパシタをさらに含むものであってもよい。本実施態様では直列インダクタの前段に並列キャパシタを形成する。これにより、帯域通過フィルタのインピーダンスが完全に50 ohmでない場合、帯域通過フィルタと送信電力増幅器との整合をとるために直列インダクタの他に調整の自由度が増える。
【００１４】
送信電力増幅器と帯域通過フィルタの近くの部分に広い接地グランドパターンがある場合、前記並列キャパシタは、前記直列インダクタを形成する導体パターンと、それよりもさらに下層に形成された接地グランドパターン、との間に形成されていることが望ましい。これにより、直列インダクタパターンから接地グランドパターンが直接見えないので、直列インダクタの特性インピーダンスが増加し、単位長さあたりのインダクタンス値が増大し、整合回路の小型化を図ることができる。
【００１５】
前記直列インダクタを構成する導体パターンは、複数の誘電体層にわたってスパイラル状に形成されていることが望ましい。直列インダクタパターンのストリップラインをスパイラル形状で形成することにより、単位長さあたりのインダクタンス値を増加させ、整合回路の小型化を図ることができる。
前記並列キャパシタが存在する場合、前記スパイラルは、前記誘電体基板を平面透視して、接地キャパシタを形成する最下層の導体パターンのサイズの中に入っていることが望ましい。これにより、直列インダクタパターンから接地グランドパターンが直接見えないので、直列インダクタの特性インピーダンスが増加し、単位長さあたりのインダクタンス値が増大し、整合回路の小型化を図ることができる。
【００１６】
さらに、本発明は、以上に説明した高周波モジュールを搭載する、小型低損失の無線通信装置に係るものである。
【発明の効果】
【００１７】
以上のように、本発明によれば、帯域通過フィルタと送信電力増幅器の間の整合回路に関して、誘電体基板上にチップインダクタやチップキャパシタなどの部品の搭載が不必要であり、部品点数減少や部材費削減が可能となり、より安価で小型の高周波モジュールを提供することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の高周波モジュールの実施例として、セルラーシステム（８００ＭＨｚ帯）、ＧＰＳシステム（１５７５ＭＨｚ）共用の高周波モジュールを例にして説明する。
図１は、本発明の高周波モジュールの構成例を示すブロック図である。
この高周波モジュールは、無線通信機器のアンテナに接続されるアンテナ端子ANT、セルラーシステムの送信／受信回路（図示せず）にそれぞれ接続される送信／受信端子CELL-Tx／CELL-Rx、ＧＰＳシステムの回路に接続される端子GPSを備えている。
【００１９】
高周波モジュールの内部には、帯域通過フィルタ１、整合回路４、送信電力増幅器５、カップラ７、デュープレクサ８、分波回路９が含まれている。
セルラーシステムの送信信号の流れを説明すると、セルラーシステムの送信回路から出力される送信信号は、帯域通過フィルタ１を通過することにより、余分な周波数成分が減衰される。送信信号は、帯域通過フィルタ１の出力側インピーダンスと送信電力増幅器５の入力側インピーダンスとの整合をとる整合回路４を通り、送信力信号の直流成分を遮断するＤＣブロックキャパシタ６を通して送信電力増幅器５に入力される。
【００２０】
送信電力増幅器５で電力増幅された送信信号は、カップラ７を通過することにより、その電力値がモニタされる。モニタ出力値は、セルラーシステムの送信回路に帰還され、これにより常に適正な電力が保持される。
カップラ７を通過した送信信号は、デュープレクサ８を通過し、分波回路９を通過して、アンテナから送信される。なお、デュープレクサ８は、セルラーシステムの送信信号と受信信号とを切り分ける回路、分波回路９は、セルラーシステムの周波数帯とＧＰＳシステムの周波数帯を分離する回路である。
【００２１】
図２は、本発明の高周波モジュールの外観斜視図である。
本発明の高周波モジュールは、誘電体層と導体層が積層されてなる誘電体基板Ａに搭載されている。
前記誘電体基板Ａは、セラミック、又はエポキシ系樹脂などからなる同一寸法形状の複数の誘電体層が積層されて構成されている。
【００２２】
この誘電体基板Ａの各誘電体層上には、所定のパターンからなる導体層が形成されている。
前記誘電体層は、例えば、低温焼成用のセラミックスで形成され、前記導体層は、銅や銀などの低抵抗導体によって形成される。
このような誘電体基板Ａは、周知の多層セラミック技術によって形成されるもので、例えば、セラミックグリーンシートの表面に導電ペーストを塗布して上述した各回路を構成する導体パターンをそれぞれ形成した後、グリーンシートを積層し、所要の圧力と温度の下で熱圧着し焼成して形成されている。
【００２３】
また、各誘電体層には、複数の層にわたって回路を構成ないしは接続するために必要なビアホール導体が、誘電体層に形成した貫通孔にメッキ処理するか、導体ペーストを充填するかして形成される。
この誘電体基板Ａの下面には、大面積の接地グランド電極１８が形成されているとともに、接地電極の周囲には信号用端子パターンがＬＧＡ（ランドグリッドアレイ）方式の電極１０として形成されている。
【００２４】
前記帯域通過フィルタ１は、弾性表面波（ＳＡＷ）フィルタチップで形成されており、誘電体基板Ａの表面上に実装されている。ＳＡＷフィルタの各端子は、誘電体基板Ａの表面上に導体パターンで形成されたパッドに半田バンプを介して接続されている。
前記整合回路４は、誘電体基板Ａの表層または内層にストリップラインとして形成された直列インダクタ２と、表層または内層の導体パターンで形成された並列キャパシタ３とにより構成されている。
【００２５】
前記送信電力増幅器５は、ＧａＡｓ（ガリウム砒素）化合物、Ｓｉ（シリコン）又はＡｌ2Ｏ3（サファイア）を主成分とする半導体集積回路基板上に形成されたものである。この送信電力増幅器５は、高周波モジュールを搭載する誘電体基板Ａとは別に、半導体素子のベアチップ（以下「半導体ベアチップ」という）で形成されており、前記誘電体基板Ａの表面上に実装される。この半導体ベアチップの各端子は、誘電体基板Ａの表面上に導体パターンで形成されたパッドにボンディングワイヤを介して接続されている。前記ＤＣブロックキャパシタ６は、この半導体ベアチップの中に内蔵されている。
【００２６】
本実施例では、ＤＣブロックキャパシタ６が送信電力増幅器５の半導体ベアチップの中に内蔵されているため、新たにチップキャパシタを誘電体基板Ａの表面に実装する必要はない。
しかしながら、ＤＣブロックキャパシタ６を内蔵したことで、以下に示すような懸念が生じる。
【００２７】
従来、送信信号の基本周波数が約１〜２ＧＨｚである高周波モジュールでは、誘電体基板Ａの表面に実装されるチップキャパシタの値は、30pF〜1000pF程度の値を採用しており、送信信号の周波数におけるインピーダンスは、特性インピーダンスに近い50 ohm付近であった。
しかしながら、半導体ベアチップに内蔵されたＤＣブロックキャパシタ６では、半導体集積回路基板の誘電率とチップサイズの制約からキャパシタの値をあまり大きくすることはできず、最大でも10pF程度の値しかとれない。したがって、インピーダンスは容量性の領域にシフトした値をとることになる。
【００２８】
本実施例では、この容量性のインピーダンスシフトを補うため、図１に示すように、送信電力増幅器５の入力側に、誘電体基板Ａの表層または内層に形成された導体パターンを利用して、直列インダクタ２を構成している。
また本実施例では、直列インダクタ２の前段に並列キャパシタ３を形成する。これは、帯域通過フィルタのインピーダンスが完全に50 ohmでない場合、送信電力増幅器５と帯域通過フィルタの整合をとるために直列インダクタパターンの他にもうひとつ調整の自由度が必要となるからである。
【００２９】
図３（ａ）〜（ｆ）は、本発明の高周波モジュールの誘電体基板Ａを積層方向から観た、分解平面図である。
図３（ａ）は誘電体基板Ａの表面を示し、図３（ｂ）から（ｆ）にかけて、各誘電体層Ａ１〜Ａ４とその上面に形成された導体パターンを一層ずつ示す。
図３（ａ）に示すように、送信電力増幅器５５と帯域通過フィルタ１とが、誘電体基板Ａの表面に搭載されている。
【００３０】
帯域通過フィルタ１は、誘電体基板Ａの表面の搭載パッド２０にフリップチップ実装されている。帯域通過フィルタ１の出力端子１１は、パッド電極１１から、誘電体層Ａ１，Ａ２を貫通するビアホール導体を通って誘電体層Ａ３に形成されている導体パターン１２ａに接続される。導体パターン１２ａは、ビアホール導体を通って上につながり、誘電体層Ａ１に形成される曲線形の直列インダクタパターン１２ｂに接続される。直列インダクタパターン１２ｂは、一段下の誘電体層Ａ２に形成される曲線形の直列インダクタパターン１２ｃに接続され、さらに一段下の誘電体層Ａ３に形成される曲線形の直列インダクタパターン１２ｄに接続される。このようにして、直列インダクタパターン１２ｂ〜１２ｄによりスパイラル状のインダクタを形成する。
【００３１】
一番下の直列インダクタパターン１２ｄは、更に一段下の誘電体層Ａ４に形成されている導体パターン１４に接続される。この導体パターン１４と、誘電体基板Ａの底面の接地グランド電極１８との間で、キャパシタを形成する。導体パターン１４が間にあることで直列インダクタパターン１２ｂ〜１２ｄから接地グランドが直接見えない。これにより、直列インダクタパターンの特性インピーダンスが増加し、単位長さあたりのインダクタンス値が増大する。
【００３２】
一方、この導体パターン１４は、誘電体層Ａ１〜Ａ３を貫通するビアホール導体を通って、誘電体層Ａ１のワイヤボンディングパッド１５に接続される。このワイヤボンディングパッド１５は、ボンディングワイヤ１６を介して送信電力増幅器５５の入力端子１７に接続される。
以上のような、誘電体基板Ａ内での接続構造により、図１に示したインダクタとキャパシタとからなる整合回路４が実現される。
【００３３】
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではない。例えば、キャパシタ３をインダクタパターンの前段に入れていたが、後段に入れてもよい。
前段に設けるか後段に設けるかの選択は以下の条件による。
帯域通過フィルタの出力側インピーダンスの実部が50 ohmより小さい場合は、図１のように並列キャパシタを直列インダクタパターンの前段に入れて２素子の値を調整する。
【００３４】
帯域通過フィルタの出力側インピーダンスの実部が50 ohmより大きい場合は、図４のように並列キャパシタを直列インダクタパターンの後段に入れて２素子の値を調整する。
帯域通過フィルタの出力側インピーダンスの実部が50 ohmである場合は、並列キャパシタは不要であり、図５のように直列インダクタパターンのみの値を調整する。
いずれの回路構成をとるとしても、本実施例の高周波モジュールにおいては、帯域通過フィルタから送信電力増幅器５に至る経路中には誘電体基板Ａの表面に実装するチップ部品が不要となる。
【図面の簡単な説明】
【００３５】
【図１】本発明による高周波モジュールのブロック図である。
【図２】本発明による高周波モジュールの外観斜視図である。
【図３】本発明による高周波モジュールの誘電体基板Ａを積層方向から観た、分解平面図である。
【図４】整合回路の他の回路構成図である。
【図５】整合回路の他の回路構成図である。
【図６】従来の高周波モジュールのブロック図である。
【図７】整合回路の他の回路構成である。
【符号の説明】
【００３６】
１  帯域通過フィルタ
２  直列インダクタ（スパイラル形状の分布定数線路）
３  並列キャパシタ
４  整合回路
５  送信電力増幅器５（ＤＣブロックキャパシタ６内蔵）
６  ＤＣブロックキャパシタ６（送信電力増幅器５に内蔵されている）
７  方向性結合器
８  ダイプレクサ
９  分波回路
１０  信号電極
１１  帯域通過フィルタの出力端子
１２ｂ〜１２ｄ  直列インダクタパターン
１５  ワイヤボンディングパッド（誘電体基板Ａ表層）
１６  ボンディングワイヤ
１７  送信電力増幅器５の入力端子
１８  接地グランドパターン
２２  チップインダクタ
２７  ＤＣブロックキャパシタ６（チップキャパシタ）
Ａ  誘電体基板Ａ
ＡＮＴ  アンテナ端子
ＰＡ  送信電力増幅器５（ＤＣブロックキャパシタ６含まず）
CELL Tx  Cellular送信端子
CELL Rx  Cellular受信端子
GPS  GPS受信端子
CELL Monitor  Cellularモニタ出力端子
【図１】
2006279554.tif 000003
【図２】
2006279554.tif 000004
【図３】
2006279554.tif 000005
【図４】
2006279554.tif 000006
【図５】
2006279554.tif 000007
【図６】
2006279554.tif 000008
【図７】
2006279554.tif 000009