(57)【要約】【課題】 本発明は一つまたは二つのアドレス電極をそれぞれ含むアドレス電極グループに供給されるデータパルスの印加時点を調節するプラズマディスプレイ装置及びその駆動方法を提供する。 【解決手段】本発明のプラズマディスプレイ装置及びその駆動方法は、ノイズの発生を減少させるようになる。ノイズ減少の利点はプラズマディスプレイパネルの駆動效率を増加させて、駆動回路の電気的損傷を防止する。プラズマディスプレイ装置は複数のアドレス電極を含むプラズマ表示パネル、複数のアドレス電極を駆動するためのデータ駆動部、及び接したアドレス電極グループに印加されるデータパルスの印加時点が他のアドレス電極グループに印加されるデータパルスの印加時点と異なるように前記データ駆動部を制御するデータパルス制御部を含む。【選択図】図８
2006317931.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイ装置において、
フレーム期間のアドレス期間皆で第１及び第２データパルスが互いに異なるようにプラズマディスプレイパネルの第１及び第２電極への第１及び第２データパルスの印加を制御するように構成されたデータパルス制御部を備え、
前記第１データパルスは、
前記第１データパルスの電圧上昇印加時点が前記第２データパルスの電圧上昇印加時点と異なるか、
前記第１データパルスの電圧下降印加時点が前記第２データパルスの電圧下降印加時点と異なるか、または
前記両方である時、 前記第２データパルスとは異なることで決まることを特徴とする、プラズマディスプレイ装置。
【請求項２】
前記第１及び第２データパルスの前記電圧上昇印加時点の間の間隔は、 先に上昇し始める前記第１または前記第２データパルスの電圧上昇期間と実質的に等しいか、
前記第１及び第２データパルスの前記電圧下降印加時点の間の間隔は先に降り始める前記第１または前記第２データパルスの電圧下降期間と実質的に等しいとか、または
前記両方であることを特徴とする、請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記第１及び第２データパルスの前記電圧上昇印加時点の間の間隔は、選定された最小間隔以上選定された最大間隔以下の間であるか、
前記第１及び第２データパルスの前記電圧下降印加時点の間の間隔は、前記選定された最小間隔以上前記選定された最大間隔以下のの間であるか、
または前記両方であることを特徴とする、請求項１記載のプラズマディスプレイ装置。
【請求項４】
前記選定された最小間隔は実質的に１０ｎｓであり、前記選定された最大間隔は実質的に１２０ｎｓであることを特徴とする、請求項３記載のプラズマディスプレイ装置。
【請求項５】
前記第１データパルスの電圧上昇時間は、選定された最小遷移期間以上選定された最大遷移期間以下の間であるか、
前記第１データパルスの電圧下降時間は、前記選定された最小遷移期間以上前記選定された最大遷移期間以下の間であるか、
前記第２データパルスの電圧上昇時間は、前記選定された最小遷移期間以上前記選定された最大遷移期間以下の間であるか、
前記第２データパルスの電圧下降時間は、前記選定された最小遷移期間以上前記選定された最大遷移期間以下の間、
または、前記四つの場合の内で任意の組合であることを特徴とする、 請求項１記載のプラズマディスプレイ装置。
【請求項６】
前記選定された最小遷移期間は実質的に１００ｎｓであり、前記選定された最大遷移期間は実質的に２００ｎｓであることを特徴とする、請求項５記載のプラズマディスプレイ装置
【請求項７】
前記データパルス制御部は、それぞれのアドレス電極に対して、前記各アドレス電極に印加される制御パルスが前記各アドレス電極に隣接する少なくとも一つのアドレス電極に印加される制御パルスとは異なるように、前記アドレス期間に前記第１及び第２データパルスを含む複数のデータパルスが前記プラズマディスプレイパネルのすべてのアドレス電極に印加されることを制御するように構成されたことを特徴とする、請求項１記載のプラズマディスプレイ装置。
【請求項８】
前記各アドレス電極に印加される前記データパルスは、前記各アドレス電極に隣接するすべてのアドレス電極に印加されるデータパルスとは異なることを特徴とする、 請求項７記載のプラズマディスプレイ装置。
【請求項９】
前記第１及び第２データパルスは、すべてのアドレス電極に交互に印加されることを特徴とする、請求項８記載のプラズマディスプレイ装置。
【請求項１０】
一つのデータパルスが各アドレス電極に印加されることを特徴とする、請求項８記載のプラズマディスプレイ装置。
【請求項１１】
前記第１データパルスまたは前記第２データパルスの内で何れか一つは各アドレス電極に印加されて、
前記第１データパルスまたは前記第２データパルスの内いずれも任意の連続する二つ以上のアドレス電極には印加されないことを特徴とする、請求項７記載のプラズマディスプレイ装置。
【請求項１２】
前記複数のデータパルスの前記電圧上昇印加時点の間の間隔は実質的に規則的、
前記複数のデータパルスの前記電圧下降印加時点の間の間隔は実質的に規則的、または
前記二つの場合の両方であることを特徴とする、請求項７記載のプラズマディスプレイ装置。
【請求項１３】
前記データパルス制御部はデータ遅延部をさらに備え、 
前記データ遅延部は、前記データ遅延部に印加されるストローブ信号に応答して前記複数のデータパルスの内一つの出力を制御するようにそれぞれ構成された一つ以上の遅延素子を備えることを特徴とする、請求項７記載のプラズマディスプレイ装置。
【請求項１４】
前記データ遅延素子は二つ以上の遅延素子を含み、
前記遅延素子は以前遅延素子の出力が次の遅延素子の入力に提供されるように直列で繋がれていることを特徴とする、請求項１３記載のプラズマディスプレイ装置。
【請求項１５】
前記ストローブ信号は、前記複数のデータパルスの内で少なくとも一つの出力を制御する制御信号として利用されることを特徴とする、請求項１３記載のプラズマディスプレイ装置。
【請求項１６】
前記複数のアドレス電極は複数のアドレスグループにグルーピングされて、それぞれのアドレスグループは少なくとも一つのアドレス電極を含み、制御パルスが前記アドレスグループのすべてのアドレス電極に印加されて、
前記データパルス制御部は、それぞれのアドレスグループに対して、前記アドレスグループに印加される制御パルスが、隣接するアドレスグループに印加される制御パルスとは異なるように、 アドレス期間にすべてのアドレスグループへの前記複数のデータパルスの印加を制御することを特徴とする、請求項７記載のプラズマディスプレイ装置。
【請求項１７】
データドライブＩＣをさらに含むが、
前記データドライブＩＣは前記複数のデータパルスを前記対応する複数のアドレス電極に提供する複数のチャンネルを含み、
前記複数のチャンネルは一つまたは二つの電極をそれぞれ持つ複数のチャンネルグループに分割されて、
前記データパルス制御部は、 各チャンネルグループのチャンネルにより提供されるデータパルスが前記チャンネルグループに接するチャンネルグループのチャンネルにより提供されるデータパルスとは異なるように、 前記複数のチャンネルを制御することを特徴とする、請求項７記載のプラズマディスプレイ装置。
【請求項１８】
前記データパルス制御部は、各チャンネルグループのチャンネルにより提供されるデータパルスが前記各チャンネルグループ内で皆実質的に等しいように前記複数のチャンネルを制御することを特徴とする、請求項７記載のプラズマディスプレイ装置。
【請求項１９】
データドライブＩＣをさらに備え、
複数のチャンネルは前記複数のデータパルスを前記対応する複数のアドレス電極に供給して、
前記複数のチャンネルはすべての奇数番目チャンネルを含む奇数番目チャンネルグループと、すべての偶数番目チャンネルを含む偶数番目チャンネルグループに分割されて、    前記データパルス制御部は、 前記奇数番目チャンネルグループのチャンネルにより供給されるデータパルスが互いに皆実質的に等しいように、前記複数のチャンネルを制御して、
前記データパルス制御部は前記偶数番目チャンネルグループのチャンネルにより供給されるデータパルスが互いに皆実質的に等しいように、前記複数のチャンネルを制御して、
前記奇数番目チャンネルグループの前記データパルスは、前記偶数番目チャンネルグループの前記データパルスとは異なることを特徴とする、請求項７記載のプラズマディスプレイ装置。
【請求項２０】
プラズマディスプレイパネルの駆動方法において、
フレーム期間のアドレス期間皆で第１及び第２データパルスが互いに異なるように、 相互に隣接する、プラズマディスプレイパネルの第１及び第２電極への第１及び第２データパルスの印加を制御する段階を含み、
前記第１データパルスは、
前記第１データパルスの電圧上昇印加時点が前記第２データパルスの電圧上昇印加時点と異なるか、
前記第１データパルスの電圧下降印加時点が前記第２データパルスの電圧下降印加時点と異なるか、または
前記両方である時、前記第２データパルスとは異なることで決まることを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに関し、より詳くは、それぞれのアドレス電極グループが少なくとも一つのアドレス電極を含むアドレス電極グループに印加されるデータパルスの電圧上昇及び/または電圧下降印加時点を調節してノイズの発生を減少させるプラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般的にプラズマディスプレイパネルは、前面基板と背面基板の間に形成された隔壁を含む。隔壁及び前面及び背面基板はセルを成す。各セルにはネオン（Ｎｅ）、ヘリウム（Ｈｅ）またはネオン及びヘリウムを含む混合気体のような主放電気体、及び少量のキセノンを含む不活性ガスが満たされている。この不活性ガスが高周波電圧にしたがって放電すれば、真空紫外線（Ｖａｃｕｕｍ  Ｕｌｔｒａｖｉｏｌｅｔ  ｒａｙｓ）が発生される。この真空紫外線は隔壁の間に形成された蛍光体を発光させて画像を具現する。プラズマディスプレイパネルは薄くてスリム化されることができて、次世代ディスプレイ装置中の一つとして脚光を浴びている。
【０００３】
図１は、従来のプラズマディスプレイパネルの構造を示す斜視図である。 図１に示されたのように、従来のプラズマディスプレイパネルは画像がディスプレイされる表示面である前面ガラス１０１に複数対のスキャン電極１０２とサステイン電極１０３によって形成された複数の維持電極対が配列された前面基板１００を含む。 前記プラズマディスプレイパネルは、背面を成す背面ガラス１１１上に前記複数の維持電極対と交差する複数のアドレス電極１１３が配列された背面基板１１０をさらに含む。前記前面基板１００と前記背面基板１１０は、所定の距離を置いて互いに平行に配置されている。
【０００４】
前面基板１００は、一つの放電セルで相互放電させてセルの発光を維持するための複数対のスキャン電極１０２とサステイン電極１０３を含む。すなわち、前記スキャン電極１０２とサステイン電極１０３それぞれは、透明なＩＴＯ物質で形成された透明電極“ａ”と金属材質で製作されたバス電極”b”とを含み、前記スキャン電極１０２とサステイン電極１０３は対で形成される。スキャン電極１０２ 及びサステイン電極１０３は、放電電流を制限して電極対の間を絶縁させる一つ以上の誘電体層１０４によって覆わせられる。 誘電体層１０４上には放電条件を容易くするために酸化マグネシウム（ＭｇＯ）が蒸着された保護層１０５が形成される。
【０００５】
背面基板１１０は、複数個の放電空間(すなわち、放電セル)を形成するためのストライプタイプ(またはウェルタイプ)の隔壁１１２が平行に配列される。また、アドレス放電を遂行して真空紫外線を発生させる多数のアドレス電極１１３が隔壁１１２に対して平行に配置される。 背面基板１１０の上面には、アドレス放電の時、画像表示のための可視光線を放出する赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）蛍光体１１４が塗布される。アドレス電極１１３と蛍光体１１４ との間には、アドレス電極１１３を保護するための下部誘電体層１１５が形成される。
【０００６】
このようなプラズマディスプレイパネルで画像階調を具現する方法を図２を参照して以下に説明する。
【０００７】
図２に示されたように、 従来のプラズマディスプレイパネルで画像の階調を表現するためには、一フレームを発光回数が異なる複数のサブフィールドで分ける。各サブフィールドは、図３に示すように、すべてのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間及び放電回数にしたがって階調を具現するサステイン期間に更に分けられる。  例えば、２５６階調で画像を表示しようとする場合に１／６０秒にあたるフレーム期間（１６。６７ｍｓ）は、図２に示すのように８個のサブフィールド（ＳＦ１乃至ＳＦ８）で分けられる。 八つのサブフィールド（ＳＦ１乃至ＳＦ８）それぞれは、前述のようにリセット期間、アドレス期間及びサステイン期間でまた分けられる。
【０００８】
各サブフィールドのリセット期間及びアドレス期間は各サブフィールドごとに等しい。
【０００９】
放電するセルを選択するためのアドレス放電は、アドレス電極１１３とスキャン電極である透明電極（ａ）の間の電圧の差によって起きる。サステイン期間は、各サブフィールドで２ｎ（ここでｎ ＝０、１、２、３、４、５、６、７)の割合で増加する。このように各サブフィールドでサステイン期間が変わるようになるので、各サブフィールドのサステイン期間、すなわち、サステイン放電回数を調節して、画像の階調を表現するようになる。 このようなプラズマディスプレイパネルの駆動方法での駆動波形を図３を参照して以下に説明する。
【００１０】
図３に示されたように、プラズマディスプレイパネルは次のように駆動される。すなわち、各サブフィールドは、すべてのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間、 選択されたセルの放電を維持させるためのサステイン期間及び放電したセル内の壁電荷を消去するための消去期間に分割される。
【００１１】
リセット期間は、セットアップ期間とセッダウン期間にさらに分割される。 リセット期間のセットアップ期間には、すべてのスキャン電極１０２に上昇ランプ波形（Ｒａｍｐ−ｕｐ）が同時に印加される。 
【００１２】
この上昇ランプ波形により全画面の放電セル内には弱い暗放電（Ｄａｒｋ Ｄｉｓｃｈａｒｇｅ）が起きる。このセットアップ放電にしたがってアドレス電極１１３とサステイン電極１０３上には正極性壁電荷が積もるようになって、スキャン電極１０２上には負極性の壁電荷が積もるようになる。
【００１３】
リセット期間のセッダウン期間には、セットアップ期間ですべてのスキャン電極１０２に上昇ランプ波形(Ｒａｍｐ−ｕｐ)が供給された後、上昇ランプ波形のピーク電圧より低い正極性電圧からグラウンドレベル電圧以下の電圧まで落ちる下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）が、すべてのスキャン電極１０２に印加される。 すべてのスキャン電極１０２に印加されたこの下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）は、セルに微弱な消去放電を起こす。結局、スキャン電極１０２に過度に形成された壁電荷が充分に消去される。また、このセッダウン放電は、 アドレス放電が安定するように起きることができるほどに壁電荷がセル内に均一に残るようにする。
【００１４】
アドレス期間には、負極性スキャンパルスがスキャン電極１０２に順に印加されることと共に、スキャンパルスに同期されて、アドレス電極１１３に正極性のデータパルスが印加される。 このスキャンパルスとデータパルスの電圧差と、リセット期間に生成された壁電圧とが加わりながら、データパルスが印加される放電セル内にはアドレス放電が発生される。アドレス放電によって選択されたセル内には、サステイン電圧（Ｖｓ）が印加される時放電が起きることができるようにする位の壁電荷が形成される。 サステイン電極１０３には、セッダウン期間とアドレス期間の間、スキャン電極１０２との電圧差を減らしてスキャン電極１０２との誤放電が起きないように正極性電圧（Ｖｚ）が供給される。
【００１５】
サステイン期間には、スキャン電極とサステイン電極に交互的にサステインパルス（Ｓｕｓ）が印加される。アドレス放電によるセル内の壁電圧と、サステインパルスとが加わりながら、毎サステインパルスが印加される度に、選択されたセルのスキャン電極とサステイン電極との間にサステイン放電(すなわち、表示放電)が起きるようになる。
【００１６】
サステイン放電が完了した後、消去期間ではパルス幅と電圧レベルが小さな消去ランプ波形（Ｒａｍｐ−ｅｒｓ）の電圧がサステイン電極１０３に供給されて全画面のセル内に居残る壁電荷を消去させるようになる。
【００１７】
このような従来の駆動波形で、アドレス期間でアドレス電極１１３に供給されるデータパルスの印加時点を図４を参照して以下に説明する。
【００１８】
図４に示されたように、 従来の駆動波形では、アドレス期間にアドレス電極に供給されるデータパルスの印加時点は、すべてのアドレス電極に対して等しい。例えば、Ｘ１アドレス電極でＸｎアドレス電極までのすべてのアドレス電極には、時点ｔｓでデータパルスが同時に印加される。このようにアドレス電極に供給されるデータパルスは、スキャン電極(図４に図示せず)に印加されるスキャンパルスと結合してアドレス放電を発生させる。
【００１９】
プラズマディスプレイパネルの一つの放電セルは、所定大きさの等価キャパシタンスを持つキャパシターと見なすことができる。これを図５を参照して以下に説明する。
【００２０】
図５に示されたように、プラズマディスプレイパネルでは、表示電極対(例えば、図５に示されたように互いに並んでいるスキャン電極（ＹＡ）とサステイン電極（ＺＡ）)がアドレス電極（ＸＡ、ＸＢ）と交差する地点に一つの放電セルが形成される。この場合、前述のアドレス電極（XＡ）とスキャン電極（ＹＡ）の間に、所定の大きさの等価キャパシタンスを持つキャパシター（Ｃ１）が形成される。アドレス電極（ＸＡ）とサステイン電極（ＺＡ）の間にも、所定大きさの等価キャパシタンスを持つキャパシター（Ｃ２）が形成される。 また、 アドレス電極（ＸＡ、ＸＢ）の間にも所定の大きさの等価キャパシタンスを持つキャパシター（Ｃ３）が形成される。このようなプラズマディスプレイパネルの駆動の時、一つの放電セル内で流れる電流は、放電セルの等価キャパシタンスと、単位時間当り電圧の変化率とにしたがって決まる。このような電流は、次の数式 １で表現することができる。
【００２１】
Ｉ(電流) ＝ Ｃ(キャパシタンス) × ｄＶ／ｄｔ（数式１）
前記数式１から、供給される電流が一定であると仮定する時、時間（ｔ）当り電圧（Ｖ）の変化率は、等価キャパシタンス（Ｃ）値にしたがって決まるということが分かる。すなわち、  もしキャパシタンス（Ｃ）値が増加すれば、時間当り電圧の変化率（ｄＶ／ｄｔ）が減少する。 反対に、もしキャパシタンス（Ｃ）値が減少すれば、時間当り電圧の変化率（ｄＶ／ｄｔ）は増加する。 言い替えれば、もしキャパシタンス（Ｃ）値が比較的大きければ、 データパルスの電圧が比較的小さな傾き、すなわちより漸次的に上昇または下降する。もしキャパシタンス（Ｃ）値が減少すれば、データパルスの電圧は比較的大きい傾き、すなわちより急激に上昇または下降する。
【００２２】
従来技術で、 図４の従来のデータパルスの印加時点とデータパルスの電圧上昇または下降時間を、キャパシタンスと電圧の時間当り変化率との関係を考慮して、図６を参照して以下に説明する。
【００２３】
図６を参照すれば、従来の駆動波形では、データパルスはすべてのアドレス電極で所定の傾きで上昇して下降する。
【００２４】
例えば、図６に示されたように、アドレス電極Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｍに供給されるデータパルスは、ｔ１時点で上昇し始めてｔ２時点で最高点に到逹する。すなわち、すべてのデータパルスに対して、電圧上昇印加時点（電圧上昇開始時点）はｔ１であり、すべてのデータパルスに対して、電圧上昇時間は（ｔ２−ｔ１）である。データパルスの最低電圧と最高電圧の間の差をＶと仮定すれば、データパルスの上昇傾きはＶ／（ｔ２−ｔ１）である。
【００２５】
また、等しいアドレス電極に供給されるデータパルスはｔ３時点で降り始めてｔ４時点で最低点に到逹する。すなわち、電圧下降印加時間（電圧下降開始時点）は、すべてのデータパルスに対してｔ３であり、電圧下降時間は、すべてのデータパルスに対して（ｔ４−ｔ３）である。再び、データパルスの最低電圧と最高電圧の間の差をＶと仮定すれば、データパルスの下降傾きは Ｖ／（ｔ４−ｔ３）である。
【００２６】
従来の装置では、データパルスは、アドレス電極（ＸＡ ａｎｄ ＸＢ）に同時に印加される。すなわち、アドレス電極に印加されるデータパルスの印加時点は皆等しい。結局、アドレス電極の間に電圧差が存在しない。
【００２７】
また、図５を参照すれば、各放電セル回路で、総等価容量はＣ１＋Ｃ２＋Ｃ３である。      
【００２８】
しかし、従来の装置では、アドレス電極（ＸＡａｎｄＸＢ）の間に電圧差が存在しないから、等価キャパシタンス（Ｃ３）の影響はない。したがって、従来技術では、 放電回路の等価キャパシタンスはアドレス電極（ＸＡ）とスキャン電極（ＹＡ）、及びアドレス電極（ＸＡ）とサステイン電極（ＺＡ）の間の電圧差にしたがってＣ１＋Ｃ２になる。言い替えれば、アドレス電極に印加されるデータパルスの印加時点が皆等しい場合、アドレス電極に印加されるデータパルスにしたがって発生されたすべてキャパシタンスは、Ｃ１＋Ｃ２である。
【００２９】
したがって、 図４に示されたのように、すべてのアドレス電極のデータパルスの印加時点が等しければ、 それぞれのアドレス電極に印加されるデータパルスにしたがって生成されるキャパシタンスの値は相対的に小さい（Ｃ１＋Ｃ２）になる。結局、データパルスの単位時間当り電圧変化率は比較的大きくなる。 言い替えれば、電圧上昇及び/または下降傾きは急激である。
【００３０】
図６に示されたように、アドレス電極Ｘ１、Ｘ２、Ｘ３、…、Ｘｍに供給されるデータパルスの上昇傾き（Ｖ／（ｔ２−ｔ１））が相対的に急激である。  
【００３１】
また、データパルスの下降傾き（Ｖ／（ｔ４−ｔ３））は相対的に急激である。言い替えれば、データパルスの電圧上昇時間及び電圧下降時間は相対的に短い。例えば、このような従来のデータパルスの電圧上昇時間及び電圧下降時間は約２０ｎｓとして短い。
【００３２】
このように電圧上昇時間及び電圧下降時間が相対的に短い為、従来の装置では相対的に大きいノイズが発生する。 従来技術のデータパルスで発生されるノイズを図７を参照して以下に説明する。
【００３３】
図７から、それぞれのアドレス電極に供給されるデータパルスに相対的に大きいノイズが発生することを分かる。すなわち、データパルスの電圧上昇及び下降方向の両方から所定大きさのノイズが発生する。このようなノイズは、電圧上昇及び下降方向の両方でデータパルスの電圧が急激に変化する地点で、それぞれのアドレス電極に供給されるデータパルスの結合（ｃｏｕｐｌｉｎｇ）にしたがって発生する。従来技術では、図６に示されたように、データパルスの電圧上昇時間及び電圧下降時間が相対的に短いから、電圧が急激に変わる地点での変動はさらに増加する。これはノイズをさらに発生させる。
【００３４】
また、もしすべてのアドレス電極に印加されるデータパルスの印加時点が等しければ、 一つのアドレス電極のデータパルスの電圧が変化する時、隣接する二つのアドレス電極のデータパルスの電圧も変わる。これもノイズをさらに発生させるようになる。
【００３５】
もし上昇ノイズの最高値と下降ノイズの最低値の差、すなわちすべてノイズ量（Ｖｒ）がしきい値を過ぎれば、アドレス期間で発生するアドレス放電が不安定になって、プラズマディスプレイパネルの駆動效率を減少させるようになる。 また、それぞれのアドレス電極にデータパルスを供給するのに使われるデータドライブＩＣに電気的な劣化をまねくおそれがある。
【００３６】
このようなデータドライブＩＣへの電気的損傷を防止するために高い正格電圧（定格電圧）を持つ部品が使われることができる。しかし、このような部品の使用は製造費用を増加させるようになる。
【発明の開示】
【発明が解決しようとする課題】
【００３７】
したがって、本発明の目的は、データパルスの電圧上昇及び/または下降印加時点を調節してデータパルスの電圧上昇時間及び電圧下降時間を変化させることで、ノイズ発生を減らすことができるプラズマディスプレイ装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００３８】
本発明の一実施形態によれば、プラズマディスプレイ装置のプラズマ表示パネルは、複数のアドレス電極、複数のアドレス電極を駆動するためのデータ駆動部、及びデータ駆動部を制御して、 それぞれの電極グループが一つ以上のアドレス電極を含む複数のアドレス電極グループの内で隣接したアドレス電極グループに印加されるデータパルスの印加時点を互いに異なるようにするデータパルス制御部を含む。
【００３９】
また、前記データパルス制御部は、アドレス電極グループの個数を２個以上でアドレス電極の総個数以下になるように制御する。
【００４０】
また、 前記データパルス制御部は、複数個のアドレス電極グループの内で複数個のアドレス電極を含むアドレス電極グループ内では、それらの複数個のアドレス電極に印加されるデータパルスの印加時点を等しいように制御する。
【００４１】
また、前記データパルス制御部は、複数のアドレス電極グループは一つまたは二つのアドレス電極をそれぞれ持つように制御する。
【００４２】
また、 前記データパルス制御部は、複数のアドレス電極グループの内で奇数番目アドレス電極グループに印加されるデータパルスの印加時点は皆等しくて、偶数番目アドレス電極グループに印加されるデータパルスの印加時点を皆等しいが、奇数番目アドレス電極グループと偶数番目アドレス電極グループのデータパルスの印加時点を互いに異なるように制御する。
【００４３】
また、 前記データパルス制御部は、複数のアドレス電極グループそれぞれは一つずつのアドレス電極を含み、 複数のアドレス電極の内で奇数番目アドレス電極に印加されるデータパルスの印加時点は皆等しくて、 偶数番目アドレス電極に印加されるデータパルスの印加時点は皆等しくするが、奇数番目アドレス電極と偶数番目アドレス電極のデータパルスの印加時点を互いに異なるように制御する。
【００４４】
また、 前記データパルス制御部は、複数のアドレス電極グループに供給されるデータパルスの印加時点が少なくとも三つ以上の互いに異なる値を持つように制御する。
【００４５】
また、 前記データパルス制御部は、三つ以上のお互いに異なるデータパルスの印加時点の内で少なくとも何れか一つは二度以上周期的に繰り返されるように制御する。
【００４６】
また、 前記データパルス制御部は、三つ以上のお互いに異なるデータパルスの印加時点の内で少なくともふたつ以上は二度以上周期的に繰り返されて、その繰り返し周期は皆等しいように制御する。
【００４７】
また、 前記データパルス制御部は、印加時点が互いに異なる二つのデータパルス間の印加時点の差は皆等しいように制御する。
【００４８】
また、 前記データパルス制御部は、複数のアドレス電極グループに供給されるデータパルスの内で印加時点が互いに異なる二つのデータパルス間の印加時点の差は、１０ｎｓ以上 １２０ｎｓ以下になるように制御する。
【００４９】
また、 前記データパルス制御部は、複数のアドレス電極グループに供給されるデータパルスの電圧上昇時間または電圧下降時間の内の一つ以上は１００ｎｓ以上２００ｎｓ以下になるように制御する。
【００５０】
また、前記データ駆動部は、それぞれ複数のチャンネルを備えて、チャンネルを通じて複数のアドレス電極と電気的に接続される複数のデータドライブＩＣを含む。 前記データパルス制御部は、一つのデータドライブICの複数のチャンネルとそれぞれ接続されたアドレス電極に印加されるデータパルスの印加時点は皆等しいように制御する。
【００５１】
また、 前記データ駆動部は、それぞれ複数のチャンネルを備えてチャンネルを通じて複数のアドレス電極と電気的に接続される複数のデータドライブＩＣを含む。 前記データパルス制御部は、複数のデータドライブＩＣ内の一つ以上では一つ以上のチャンネルを含む複数のチャンネルグループの内で隣接した二つのチャンネルグループとそれぞれ接続されるアドレス電極に印加されるデータパルスの印加時点を互いに異なるように制御する。
【００５２】
また、前記それぞれのデータドライブＩＣは、複数のチャンネルを持って外部から供給される映像データをラッチして映像データを複数のチャンネルとそれぞれ接続されたアドレス電極に供給するラッチ部、 及び前記ラッチ部の複数のチャンネル中の一つ以上のチャンネルを含む複数のチャンネルグループの内で接した二つのチャンネルグループとそれぞれ接続されるアドレス電極に印加されるデータパルスの印加時点を互いに異なるようにする制御信号または信号をラッチ部に印加するデータ遅延部を含む。
【００５３】
また、前記データ遅延部は、前記ラッチ部に制御信号または信号を印加する。この場合、 前記制御信号は、ラッチ部に接続された複数のチャンネルの内で奇数番目チャンネルを含む奇数番目チャンネルグループに接続されたアドレス電極に印加されるデータパルスの印加時点は皆等しくて、 偶数番目チャンネルを含む偶数番目チャンネルグループに接続されたアドレス電極に印加されるデータパルスの印加時点は皆等しくて、 奇数番目チャンネルグループに接続されたアドレス電極と偶数番目チャンネルグループに接続されたアドレス電極に供給されるデータパルスの印加時点を互いに異なるようにする。
【００５４】
また、前記データ遅延部は、前記ラッチ部に制御信号または信号を印加する。この場合、前記制御信号は、前記ラッチ部に接続された複数のチャンネルの内、奇数番目チャンネルを含む奇数番目チャンネルグループに接続されたアドレス電極と、偶数番目チャンネルを含む偶数番目チャンネルグループに接続されたアドレス電極に供給されるデータパルスの印加時点間の差が１０ｎｓ以上１２０ｎｓ以下になるようにする。
【００５５】
また、 前記データ遅延部は、データパルスの印加時点が互いに異なる三つ以上の値を持つようにする三つ以上の互いに異なる制御信号をラッチ部に供給する。
【００５６】
また、前記データドライブが備える前記チャンネルの個数は１５０個以上である。
【００５７】
本発明の実施形態によれば、複数のアドレス電極を含むプラズマディスプレイパネルの駆動方法において、複数のデータドライブＩＣの複数のチャンネルを通じて一つ以上のアドレス電極をそれぞれ含む複数のアドレス電極グループの内で接した二つのアドレス電極グループに印加されるデータパルスの印加時点は互いに異なる。
【００５８】
また、 前記アドレス電極グループの個数は二つないし前記アドレス電極の総個数以下である。
【００５９】
また、 複数個のアドレス電極グループの内で複数個のアドレス電極を含むアドレス電極グループで、複数個のアドレス電極に印加されるデータパルスの印加時点が等しい。
【００６０】
また、複数のアドレス電極グループはそれぞれ一つまたは二つのアドレス電極を含む。
【００６１】
また、 複数のアドレス電極グループの内で奇数番目アドレス電極グループに印加されるデータパルスの印加時点は皆等しくて、偶数番目アドレス電極グループに印加されるデータパルスの印加時点は皆等しいが、奇数番目アドレス電極グループと偶数番目アドレス電極グループのデータパルスの印加時点は互いに異なる。
【００６２】
また、複数のアドレス電極グループそれぞれは一つずつのアドレス電極を含み、複数のアドレス電極の内で奇数番目アドレス電極に印加されるデータパルスの印加時点は皆等しくて、偶数番目アドレス電極に印加されるデータパルスの印加時点は皆等しいが、奇数番目アドレス電極と偶数番目アドレス電極のデータパルスの印加時点は互いに異なる。
【００６３】
また、 複数のアドレス電極グループに供給されるデータパルスの印加時点が少なくとも三つ以上のお互いに異なる値を持つ。
【００６４】
また、 三つ以上の互いに異なるデータパルスの印加時点の内で少なくとも何れ一つは二度以上周期的に繰り返される。
【００６５】
また、 三つ以上の互いに異なるデータパルスの印加時点の内で少なくとも二つ以上は二度以上周期的に繰り返されて、その繰り返し周期は皆等しい。
【００６６】
また、印加時点が互いに異なる二つのデータパルス間の印加時点の差は皆等しい。
【００６７】
また、 複数のアドレス電極グループに供給されるデータパルスの内で印加時点が互いに異なる二つのデータパルス間の印加時点の差は１０ｎｓ以上１２０ｎｓ以下である。
【００６８】
また、 複数のアドレス電極グループに供給されるデータパルスの電圧上昇時間または電圧下降時間中の一つ以上は１００ｎｓ以上２００ｎｓ以下である。
【００６９】
また、 一つのデータドライブＩＣの複数のチャンネルとそれぞれ接続されたアドレス電極に印加されるデータパルスの印加時点は皆等しい。
【００７０】
また、複数のデータドライブＩＣ内の一つ以上では一つ以上のチャンネルを含む複数のチャンネルグループの内で接した二つのチャンネルグループとそれぞれ接続されるアドレス電極に印加されるデータパルスの印加時点は互いに異なる。
【００７１】
また、データドライブが備える前記チャンネルの個数は１５０個以上である。
【発明の効果】
【００７２】
本発明は、それぞれ一つ以上の電極を含む一つ以上のアドレス電極グループに印加されるデータパルスの印加時点は他のアドレス電極グループに印加されるデータパルスの印加時点と異なるように設定される。したがって、ノイズ発生が減少されることができるし、 プラズマディスプレイパネルの駆動效率が増加されて、駆動回路の電気的損傷が防止されることができる。
【発明を実施するための最良の形態】
【００７３】
以下、 添付された図面を参照して本発明の望ましい実施形態に係るプラズマディスプレイパネルの駆動装置及び方法をより詳しく説明する。
【００７４】
図８は、本発明の実施形態に係るプラズマディスプレイ装置の構造を示す図面である。
【００７５】
図８で、プラズマディスプレイ装置はスキャン電極（Ｙ１乃至Ｙｎ）、 サステイン電極（Ｚ）、 及び前記スキャン電極及びサステイン電極（Ｚ）と交差する複数のアドレス電極（Ｘ１乃至Ｘｍ）を含むプラズマディスプレイパネル８００を備える。前記サステイン電極（Ｚ）は、複数のスキャン電極に対して共通電極として具現することができる。 前記プラズマディスプレイパネル８００は、リセット期間、アドレス期間及びサステイン期間にアドレス電極（Ｘ１乃至Ｘｍ）、スキャン電極（Y１乃至Ｙｎ）及びサステイン電極（Ｚ）に駆動パルスが印加される少なくとも一つのサブフィールドの組合によって、フレームからなる画像を表現する。 前記プラズマディスプレイ装置は、プラズマディスプレイパネル８００に形成されたアドレス電極（Ｘ１乃至Ｘｍ）にデータを供給するためのデータ駆動部８０２、スキャン電極（Ｙ１乃至Ｙｎ）を駆動するためのスキャン駆動部８０３、共通電極であるサステイン電極（Ｚ）を駆動するためのサステイン駆動部８０４、プラズマディスプレイパネル８００駆動の時データ駆動部８０２を制御するためのデータパルス制御部８０１、及びそれぞれの駆動部（８０２、８０３、８０４）に必要な駆動電圧を供給するための駆動電圧発生部８０５をさらに備える。 
【００７６】
このようなプラズマディスプレイ装置は、リセット期間、アドレス期間及びサステイン期間に、アドレス電極（Ｘ１乃至Ｘｍ）、スキャン電極（Ｙ１乃至Ｙｎ）またはサステイン電極（Ｚ）に駆動パルスが印加される少なくとも一つのサブフィールドの組合によって、フレームから成る画像を表現する。本実施形態では、フレームのサブフィールドで、データ駆動部８０２を制御してアドレス期間に複数のアドレス電極（Ｘ１乃至Ｘｍ）に供給されるデータパルスの印加時点を調節する。 このようにデータパルスの印加時点を調節する理由は以後に説明する。
【００７７】
前述のプラズマディスプレイパネル８００は、一定な間隔を置いて合着された前面パネル（図示せず）と背面パネル（図示せず）を含む。スキャン電極（Ｙ１乃至Ｙｎ）及びサステイン電極（Ｚ）は対を成して形成される。また、スキャン電極（Ｙ１乃至Ｙｎ）及びサステイン電極（Ｚ）はアドレス電極（Ｘ１乃至Ｘｍ）に交差する。
【００７８】
データ駆動部８０２には、逆ガンマ補正回路（図示せず）、誤差拡散回（図示せず） などによって逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路によって各サブフィールドにマッピングされたデータが供給される。データ駆動部８０２は、アドレス電極（Ｘ１ｔｏＸｍ）に電気的に接続された複数のチャンネルを持つ複数のデータドライブ ICを備える。このデータ駆動部８０２は、前記データドライブＩＣのチャンネルを通じてアドレス電極（Ｘ１ｔｏＸｍ）にデータパルスを供給する。データ駆動部８０２は、タイミングコントロール部（図示せず）からのデータタイミング制御信号（ＣＴＲＸ）に応答してデータをサンプリングしてラッチした後、結果のデータをアドレス電極（Ｘ１乃至Ｘｍ）に供給するようになる。
【００７９】
スキャン駆動部８０３は、リセット期間の間、上昇ランプ波形（Ｒａｍｐ−ｕｐ）と下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）をスキャン電極（Ｙ１乃至Ｙｎ）に供給する。また、 スキャン駆動部８０３は、アドレス期間の間、スキャン電圧（−Ｖｙ）のスキャンパルス（Ｓｐ）をスキャン電極（Ｙ１ないしＹｎ）に順に供給して、サステイン区間の間、サステインパルス（Ｓｕｓ）をスキャン電極（Ｙ１乃至Ｙｎ）に供給する。
【００８０】
サステイン駆動部８０４は、タイミングコントロール部（図示せず）の制御の下に、下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）が発生される期間とアドレス期間の間、サステイン電圧（Ｖｓ）のバイアス電圧をサステイン電極（Ｚ）に供給して、サステイン期間の間スキャン駆動部８０３と交互に動作して、サステインパルス（Ｓｕｓ）をサステイン電極（Ｚ）に供給するようになる。
【００８１】
データパルス制御部８０１は、リセット期間、アドレス期間、サステイン期間で同期化を制御するための制御信号をデータ駆動部８０２に発生して供給する。データパルス制御部８０１は、タイミング制御信号（ＣＴＲＸ）をデータ駆動部８０２に供給して、データ駆動部８０２を制御する。特に、データパルス制御部８０１は、隣接したアドレス電極グループに印加されるデータパルスの電圧上昇及び/または電圧下降印加時点（電圧上昇開始時点及び／又は電圧下降開始時点）が互いに異なるように、前記データ駆動部８０２を制御する。それぞれのアドレス電極グループは、一つ以上のアドレス電極を含むことができる。アドレス電極グループの概念及び隣接した二つのアドレス電極グループに印加されるデータパルスの印加時点を互いに異なるようにするデータパルス制御部８０１の動作及び機能は以下に詳しく説明する。
【００８２】
前述のタイミング制御信号（ＣＴＲＸ）は、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、及びエネルギー回収回路と駆動スイッチ素子（図示せず）のオン／オフタイムを制御するためのスイッチ制御信号が含まれる。
【００８３】
駆動電圧発生部８０５は、セットアップ電圧（Ｖｓｅｔｕｐ）、スキャン基準電圧（Ｖｓｃａｎ）、スキャン電圧（−Ｖｙ）、サステイン電圧（Ｖｓ）、バイアス電圧（Ｖｚ）、データ電圧（Ｖｄ）などを発生する。これら駆動電圧は、放電ガスの組成や放電セル構造にしたがって変わることができる。
【００８４】
このような本発明のプラズマディスプレイ装置によって駆動される駆動方法を説明する前に、プラズマディスプレイパネルの駆動方法の理解を助けるために、図９ａ及び図９ｂを参照して以下にアドレス電極グループに対して先に説明する。
【００８５】
図９ａに示されたように、プラズマディスプレイパネル９００に形成されたアドレス電極（Ｘ１乃至Ｘｍ）は、四つのアドレス電極グループＸａ(アドレス電極Ｘａ１乃至 Ｘａ（ｍ）／４)９０１、Ｘｂ(アドレス電極（Ｘｂ（ｍ＋１）／４乃至Ｘｂ（２ｍ）／４）９０２、Ｘｃ(アドレス電極（Ｘｃ（２ｍ＋１）／４乃至Ｘｃ（３ｍ）／４）９０３及びＸｄ (アドレス電極（Ｘｄ（３ｍ＋１）／４乃至Ｘｄｍ）９０４で区分される。前記アドレス電極グループの個数は、２乃至アドレス電極の総個数、すなわちアドレス電極の総個数をｍ個とする時、２≦Ｎ≦（ｍ−１）である。
【００８６】
図９ａでは簡単な説明のために、各アドレス電極グループ（９０１、９０２、９０３、９０４）に含まれたアドレス電極（Ｘ）の個数を等しいとして例示してある。 しかし、本発明はここに限定されない。 言い替えれば、各アドレス電極グループ（９０１、９０２、９０３、９０４）に含まれるアドレス電極（Ｘ）の個数は、グループ間で互いに異なるように、すなわち任意に調節することができる。 また、アドレス電極グループの個数も調節可能である。  このように他の個数のアドレス電極が他のアドレス電極グループに属する例を図９ｂを参照して以下に説明する。
【００８７】
図９ｂに示されたように、一例として、プラズマディスプレイパネル９１０のアドレス電極の総個数が１００で、アドレス電極（Ｘ１乃至Ｘ１００）は、アドレス電極グループＸａ、Ｘｂ、Ｘｃ、Ｘｄ及びＸｅに分割されていると仮定する。アドレス電極（Ｘ１乃至Ｘ１０）はＸａ電極グループ９１１に属して、アドレス電極（Ｘ１１乃至Ｘ１５）はＸｂ電極グループ９１２に属して、アドレス電極（Ｘ１６）はＸｃ電極グループ９１３に属して、アドレス電極（Ｘ１７乃至Ｘ６０）はＸｄ電極グループ９１４に属して、アドレス電極（Ｘ６１乃至Ｘ１００）はＸｅ電極グループ９１５に属する。言い替えれば、アドレス電極グループのそれぞれは互いに異なる個数のアドレス電極を含む。アドレス電極グループは、ただ一つの電極だけ含む場合がある。前記Ｘｃアドレス電極グループ９１３がグループでＸ１６アドレス電極を一つのアドレス電極として含む図９ｂに示されている。
【００８８】
図９ｂに示されたように、それぞれのアドレス電極グループが互いに異なる個数のアドレス電極を含むが、二つ以上のアドレス電極グループが相互等しい個数のアドレス電極を含むことができる。このような差の程度は限定されることが望ましいかも知れない。例えば、電極グループ（Ｘａ、Ｘｂ）に対する電極の個数をそれぞれ１０個で設定して、他のグループに対する電極の個数をそれぞれ２０個で設定するのが望ましいことがある。
【００８９】
アドレス電極の各グループの場合、同一グループ内のアドレス電極に印加されるデータパルスの電圧上昇及び/または電圧下降印加時点は実質的に等しいのが望ましい。例えば、図９ｂで電極グループ（Ｘａ）に属するアドレス電極（Ｘ１ｔｏＸ１０）は、皆等しいデータパルスが印加されることができる。
【００９０】
これは、データドライブＩＣを、同一電極グループ内のアドレス電極に等しい印加時点でデータパルスを印加するように制御することで達成されることができる。前述のように、データ駆動部は、ディスプレイパネルのアドレス電極に電気的に接続された複数のデータドライブ ＩＣを含む。 それぞれのデータドライブＩＣは、データパルスがアドレス電極に印加される経路として作用する複数のチャンネルを含む。このために、データパルスの印加時点が等しいように制御する一つの制御信号が各データドライブＩＣに印加されることが望ましい。
【００９１】
図９ａ及び図９ｂに示すように、複数のアドレス電極をアドレス電極グループで分けた本発明の実施形態に係るプラズマディスプレイパネルの駆動方法では、隣接したアドレス電極グループに印加されるデータパルスの印加時点は異なる。より望ましくは、それぞれのアドレス電極グループが一つ以上のアドレス電極を含む場合、一つ以上のアドレス電極を含む隣接したアドレス電極グループに印加されるデータパルスの印加時点は互いに異なる。これを図１０を参照して以下に説明する。図１０では、説明の便宜のために電圧上昇印加時点だけが例示される。しかし、類似の原理が電圧下降印加時点にも適用されるということが分からなければならない。また、簡単にするために、データパルスの上昇傾きは垂直として例示している。しかし、実際には、この傾きは垂直である必要はない。
【００９２】
図１０を参照すれば、複数のアドレス電極グループの内で隣接したアドレス電極グループに印加されるデータパルスの印加時点は互いに異なる。本例では、それぞれの電極グループは一つ以上の電極を含む。 任意の隣接した二つのアドレス電極グループの間に印加されるデータパルスの印加時点は互いに異なる。
【００９３】
例えば、図１０に示されたように、(Ｘ１アドレス電極を含む)Ｘａアドレス電極グループに印加されるデータパルスの印加時点はｔ１で、（Ｘ２アドレス電極とＸ３アドレス電極を含む)Ｘｂアドレス電極グループに印加されるデータパルスの印加時点はｔ２すなわち、 前記隣接したＸａアドレス電極グループの印加時点ｔ１とは異なる。同様に、Ｘｂアドレス電極グループに印加されるデータパルスの印加時点ｔ２は、（Ｘ４アドレス電極とＸ５アドレス電極を含む)隣接した他のアドレス電極グループＸｃに印加されるデータパルスの印加時点ｔ１とは異なる。このような方式で、それぞれのアドレス電極グループに印加されるデータパルスの印加時点を、隣接した他の二つのアドレス電極グループと異なるようにするのである。
【００９４】
前記電極グループのアドレス電極、即ち同一グループのアドレス電極に印加されるデータパルスの印加時点は等しく設定される。例えば、図１０に示すように、Ｘｂアドレス電極グループのＸ２アドレス電極とＸ３アドレス電極に印加されるデータパルスは等しい印加時点、すなわちｔ２である。
【００９５】
図１０に示すように、奇数番目アドレス電極グループ（Ｘａ、Ｘｃ、Ｘｅなど）に印加されるデータパルスの印加時点は皆等しく、偶数番目アドレス電極グループ（Ｘｂ、Ｘｄなど)に印加されるデータパルスの印加時点は皆等しいが、奇数番目アドレス電極グループと偶数番目アドレス電極グループのデータパルスの印加時点は、互いに異なるようにする。このような構成で、隣接したアドレス電極グループに印加されるデータパルスの印加時点が互いに異なるようになることができる。また、このような構成は、駆動回路を比較的簡単に制御することができるようにする長所がある。
【００９６】
それぞれのアドレス電極に印加されるデータパルスの印加時点は、少なくとも一つの隣接したアドレス電極に印加されるデータパルスの印加時点と互いに異なるのが望ましい。
【００９７】
これは図１０に示されている。例えば、電極（Ｘ１）に印加されるデータパルスは電極（Ｘ２）に印加されるデータパルスと異なり、電極(Ｘ３)に印加されるデータパルスは電極（Ｘ４）に印加されるデータパルスと異なる。このようにデータパルスの印加時点を制御することで、データの時間当り電圧変化率、すなわち電圧上昇時間と電圧下降時間が増加する。  その理由を以下に説明する。
【００９８】
図１０では、アドレス電極（Ｘ１、Ｘ２）は交互に隣接すると仮定した。図５に示すような等価回路をまた参照すれば、隣接するアドレス電極（Ｘ１、Ｘ２）の間の等価キャパシタンス（Ｃ３）の影響は消えないことが分かるが、これは従来技術の場合と異なることである。 したがって、アドレス電極（Ｘ１、Ｘ２）に印加されるデータパルスにしたがって発生されるすべてキャパシタンスは、従来技術のそれより高いＣ１＋Ｃ２＋Ｃ３である。数式１によれば、もしデータパルスの印加時点が図１０のように制御されれば、データの時間当り電圧変化率は従来技術のそれ未満、すなわち電圧変化がより漸進的である。言い替えれば、電圧上昇時間及び/または電圧下降時間は従来技術のそれより長い。
【００９９】
図１１は、本発明の実施形態に係る駆動波形のアドレス期間にそれぞれのアドレス電極グループに供給されるデータパルスの電圧上昇時間及び電圧下降時間を説明するための図面である。図１１で、データパルスはすべてのアドレス電極で所定の傾きを持って上昇して下降する。例えば、図１１のように、Ｘａアドレス電極グループに(Ｘ１アドレス電極に)供給されるデータパルスはｔ１時点で上昇し始めてｔ２時点で最高点に到逹する。すなわち、データパルスの電圧上昇時間はｔ２−ｔ１である。
【０１００】
また、Ｘｂアドレス電極グループに（Ｘ２及びＸ３アドレス電極に)供給されるデータパルスは皆ｔ２時点で上昇し始めてｔ３時点で最高点に到逹する。すなわち、データパルスの電圧上昇時間はｔ３−ｔ２である。また、Ｘｃアドレス電極グループに供給されるデータパルスの電圧上昇時間はｔ２−ｔ１である。同様に、アドレス電極グループの電圧上昇時間は（ｔ２−ｔ１）及び（ｔ３−ｔ２）の間で交互する。結局、それぞれのアドレス電極グループに印加されるデータパルスの電圧上昇時間は、データパルスの印加時点の間の差により増加した総等価キャパシタンスによって、従来に比べてさらに大きい値を持つようになるのである。
【０１０１】
また、図１１から、データパルスの電圧下降時間も（ｔ５−ｔ４)及び（ｔ６−ｔ５）の間で交互する。パルス下降遷移開始時点、すなわち電圧下降印加時点が異なるから、それぞれのアドレス電極に印加されるデータパルスの電圧下降時間は、総等価キャパシタンスの増加によって、従来に比べてさらに大きい値を持つようになる。このように、それぞれのアドレス電極グループに印加されるデータパルスの電圧上昇時間及び電圧下降時間が従来に比べて増加するから、図１２に示すように、発生するノイズの量の大きさが減少される。
【０１０２】
図１２から、それぞれのアドレス電極グループに供給されるデータパルスに発生するノイズの大きさが大きく減少されたことが分かる。すなわち、データパルスの上昇及び下降方向両方でノイズの大きさが減少する。アドレス電極グループに印加されるデータパルスの印加時点が異なる時(上昇手始め点及び/または下降手始め点)、データパルス間の相互結合現象が弱くなってノイズが減少されるようになる。
【０１０３】
また、 一データパルスの電圧が変化して一つの隣接アドレス電極のデータパルスの電圧が固定された地点でデータパルスの瞬間変化量は減少する。例えば、図１１に示されたＸ４アドレス電極を参照すれば、このようなＸ４アドレス電極に印加されるデータパルスの電圧は、Ｘ４アドレス電極に印加されるデータパルスの電圧が上昇し始める時点、すなわち、ｔ１時点でグラウンドレベル（ＧＮＤ）のような一定なレベルで維持される。これによりノイズの発生がさらに減少する。
【０１０４】
したがって、上昇ノイズの最大値と下降ノイズの最低値の差、すなわちノイズの大きさ（Ｖｒ）が減少することで、アドレス期間で発生するアドレス放電を安定させてプラズマディスプレイパネルの駆動效率の減少を抑制させて、それぞれのアドレス電極にデータパルスを供給するためのデータドライブＩＣが電気的な損傷を被ることを防止する。
【０１０５】
図５をまた参照すれば、アドレス電極の間の電圧差が極大化される時、等価キャパシタンス（Ｃ３）の影響が極大化されるということが分かる。したがって、隣接する電極に印加されるデータパルスの印加時点の間の間隔は、データパルスの電圧上昇時間及び/または電圧下降時間と実質的に同じとか大きいことが望ましい。例として図１０を参照すれば、Ｘ１及びＸ２アドレス電極に印加されるデータパルスの電圧上昇時点の間の間隔（ｔ２−ｔ１）は、少なくともＸ１アドレス電極の電圧上昇時点(ｔ２−ｔ１)と同等であることが望ましい。
【０１０６】
以上の説明では、複数のアドレス電極を一つまたは二つのアドレス電極を含むアドレス電極グループで分けて駆動する方法のみを示して説明したが、これとは異なりそれぞれのアドレス電極に印加されるデータパルスの印加時点を調節することも可能である。 言い替えれば、 それぞれのアドレス電極グループがそれぞれ一つずつのアドレス電極を含むようにして駆動させることも可能である。このような駆動方法が図１３に示される。また簡略のために、 電圧上昇印加時点だけを示し、上昇遷移を垂直であるとして示した。
【０１０７】
図１３に示すように、複数のアドレス電極グループそれぞれは、一つのアドレス電極のみを含む。例えば、図１３に示されたのように、Ｘａアドレス電極グループはＸ１電極のみを含み、Ｘｂアドレス電極グループはＸ２アドレス電極のみを含み、このような方式でＸｈアドレス電極グループはＸｍアドレス電極のみを含む。したがって、隣接した二つのアドレス電極に印加されるデータパルスの印加時点は互いに異なるようになる。 図１３で、 複数のアドレス電極の内で奇数番目アドレス電極に印加されるデータパルスの印加時点は皆実質的に同一、すなわちｔ１である。また、偶数番目アドレス電極に印加されるデータパルスの印加時点は皆実質的に同一、すなわちｔ２である。しかし、奇数番目アドレス電極グループに印加されるデータパルスの印加時点は、偶数番目アドレス電極グループに印加されるデータパルスの印加時点と異なる。
【０１０８】
このようにそれぞれのアドレス電極に印加されるデータパルスの印加時点がそれぞれ互いに異なるようになれば、プラズマディスプレイパネル全体の等価キャパシタンスが最大になって前述の数式１による単位時間当り電圧の変化率が最低になってデータパルスの電圧上昇時間及び電圧下降時間が最大になる。したがって、ノイズの大きさ（Ｖｒ）が最小になる。また、すべてのアドレス電極でデータパルスが上昇または降り始める時点で隣接する他の二つのアドレス電極に印加されるデータパルスが変わらないで固定される状態になるからノイズの発生がさらに減少される。
【０１０９】
以上では、複数のアドレス電極を複数のアドレス電極グループで分けて、このように分けたアドレス電極グループの内で奇数番目電極グループと偶数番目電極グループのデータパルスの印加時点を互いに異なるようにすること、 すなわちデータパルスの印加時点を ２個のお互いに異なる値で設定することのみを説明した。しかし、それぞれのアドレス電極別でそれぞれデータパルスの印加時点を異なるようにすることも可能である。 このような方法を図１４を参照して以下に説明する。また簡略のために、電圧上昇印加時点だけが示され、上昇遷移は垂直であることに示される。しかし、以前に言及したのように、この原理はまた電圧下降印加時点を包括するように拡張されることができる。
【０１１０】
図１４を参照すれば、それぞれのすべてのアドレス電極に印加されるデータパルスの印加時点がそれぞれ皆異なる。例えば、Ｘ１、Ｘ２、Ｘ３、…、Ｘｍアドレス電極に供給されるデータパルスの印加時点はそれぞれｔ１、ｔ２、ｔ３、…、ｔｍである。このようにアドレス電極に印加されるデータパルスの印加時点が皆異なるから、アドレス電極の間のカップリングの影響が最小化する。したがって、ノイズの大きさを最小化することができる。 図１４では、説明の便宜のためにすべてのアドレス電極グループがそれぞれ一つずつのアドレス電極のみを含む場合を例であげて説明した。これとは異り、二つのアドレス電極を含むアドレス電極グループも適用可能であることは当然である。
【０１１１】
図１４をまた参照すれば、連続するデータパルス間の印加時点の間の差は皆等しいのが望ましい。言い替えれば、 データパルス間の間隔は実質的に規則的なことが望ましい。すなわち、間隔、例えば（ｔ２−ｔ１）、（ｔ３−ｔ２）、（ｔ４−ｔ３）、（ｔ５−ｔ４）及び（ｔ６−ｔ５）は皆実質的に１０ｎｓ乃至１２０ｎｓなのが望ましい。
【０１１２】
また、このように印加時点が相異なりに調節されるデータパルスの電圧上昇時間または電圧下降時間内の一つ以上は１００ｎｓ以上２００ｎｓ以下に設定されることが望ましい。  例えば、図１１をまた参照すれば、電圧上昇時間（ｔ２−ｔ１）及び（ｔ３−ｔ２）及び電圧下降時間（ｔ５−ｔ４）及び（ｔ６−ｔ５）は皆実質的に１００ｎｓと２００ｎｓ間にあることが望ましい。したがって、データパルスの電圧上昇時点及び/または電圧下降時点を制御することでデータパルスの結合をさらに弱くさせることが可能である。
【０１１３】
もし、このようにそれぞれのすべてのアドレス電極に印加されるデータパルスの印加時点を互いに異なるように設定すれば、発生するノイズの大きさは最小化することができる。
【０１１４】
しかし、駆動回路のタイミング制御の観点で制御が不利だという弱点があり得る。このような制御が不利だという弱点を改善するため、データパルスの印加時点を少なくとも三つ以上の互いに異なる値を持つようにすることも可能であるが、このような方法を図１５を参照して以下に説明する。
【０１１５】
図１５を参照すれば、データパルスの印加時点は三つ以上の互いに異なる値を持つ。  また、三つ以上の互いに異なるデータパルスの印加時点の内で少なくともふたつ以上は二度以上周期的に繰り返されて、その繰り返し周期は皆等しいようにする。例えば、図１５に示すのようにＸ１、Ｘ２及びＸ３アドレス電極に印加されるデータパルスの印加時点はそれぞれｔ１、ｔ２及びｔ３である。また、Ｘ４、Ｘ５及びＸ６アドレス電極に印加されるデータパルスの印加時点はそれぞれｔ１、ｔ２及びｔ３である。このようなサイクルは電極Ｘ５乃至Ｘｍに対して繰り返す。
【０１１６】
一つのデータパルスがそれぞれのアドレス電極に印加される前記場合とは異なり、 他の印加時点を持つデータパルスの印加時点の間隔は実質的に規則的なことが望ましい。 すなわち、前述した（ｔ２−ｔ１）と（ｔ３−ｔ２）の値は実質的に等しい。このような印加時点の間の間隔は１０ｎｓ以上１２０ｎｓ以下なのがさらに望ましい。また、他の印加時点を持つように調節されるデータパルスの電圧上昇時間及び電圧下降時間の内の一つ以上は実質的に１００ｎｓ以上２００ｎｓ以下に設定されることが望ましい。
【０１１７】
もし図１５に示された方法でデータパルスの印加時点を調節すれば、一つのアドレス電極に供給される一つのデータパルスの印加時点は、隣接する二つのアドレス電極に供給されるデータパルスの印加時点と異なるようになる。したがって、ノイズの発生が效果的に減少されて、データパルスの印加タイミングが三つの内で一つに設定されることができて、印加タイミングの制御が容易くなる。
【０１１８】
図１５の説明では、説明の便宜のために各アドレス電極グループが一つのアドレス電極のみを含む場合を例であげて説明した。しかし、本発明は、各アドレス電極グループが二つのアドレス電極を含む場合にも適用可能である。
【０１１９】
また、図１５では、説明の便宜のために三つ以上の互いに異なる値のデータパルスが周期的に繰り返されたのである。しかし、三つ以上の値のデータパルスは、ランダムに繰り返されることもできる。このような方法を図１６を参照して以下に説明する。
【０１２０】
図１６から、アドレス電極に印加されるデータパルスは三つ以上の互いに異なる印加時点値を持つということが分かる。また、データパルスの三つ以上の互いに異なる印加時点値の内で少なくとも二つの以上は二度繰り返されて、その繰り返し週期中の一つ以上は他の繰り返し週期と異なる。例えば、図１６に示されたのように、Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６、Ｘ７、Ｘ８及びＸ９アドレス電極に印加されるデータパルスの印加時点はそれぞれｔ１、ｔ２、ｔ２、ｔ４、ｔ４、ｔ２、ｔ２、ｔ１及びｔ２である。すなわち、三つ以上の互いに異なる値を持つデータパルスの内の一つ以上はがランダムに繰り返される。
【０１２１】
以上の説明では、印加時点が互いに異なる二つの前記データパルス間の印加時点の差は皆等しいことで説明したが、これとは異なり印加時点が互いに異なる二つの前記データパルス間の印加時点の差は相異することもできるが、このような方法を図１７を参照して以下に説明する。
【０１２２】
図１７を参照すれば、例えば、Ｘ１アドレス電極及びＸ２アドレス電極に印加されるデータパルスの印加時点の間の差（ｔ２−ｔ１）と、Ｘ３アドレス電極及びＸ４アドレス電極に印加されるデータパルスの印加時点の間の差（ｔ３−ｔ２）とは、互いに異なる値を持つ。また、Ｘ３アドレス電極とＸ４アドレス電極に印加されるデータパルスの印加時点の間の差（ｔ３−ｔ２）と、Ｘ６アドレス電極とＸ５アドレス電極に印加されるデータパルスの印加時点の間の差（ｔ４−ｔ３）とも、また互いに異なる値を持つ。
【０１２３】
この場合でも、データパルス間の印加時点の間隔は１０ｎｓ乃至１２０ｎｓであるのが望ましい。言い替えれば、すべての間隔（ｔ２−ｔ１）、（ｔ３−ｔ２）及び（ｔ４−ｔ３）は１０と１２０ｎｓ間であることが望ましい。また、このように互いに異なる印加時点を持つように調節されるデータパルスの電圧上昇時間及び電圧下降時間の内の一つ以上は、１００ｎｓ以上２００ｎｓ以下に設定されることが望ましい。
【０１２４】
データドライブＩＣに含まれた、データパルスをアドレス電極に印加するのに使われるチャンネルの数が比較的多い時、ノイズ減少の效果が増加される。 このようにデータパルスの印加時点を調節する本発明は一つのデータドライブＩＣに含まれるチャンネルの数が相対的に多い場合に、例えばチャンネルの数が１５０個以上の場合にはデータドライブＩＣに含まれたチャンネル別で、データパルスの印加時点を調節するのがさらに望ましい。  その理由を以下に説明する。
【０１２５】
例えば、もし一つのデータドライブＩＣに含まれたチャンネルの数が１０個であれば、 このデータドライブＩＣは前述の１０個のチャンネルに発生するノイズの影響を受ける。    一つのデータドライブＩＣが１５０個のチャンネルを含む場合には、このような１５０個のチャンネルに発生するノイズの影響を受けるようになるのである。したがって、 一つのデータドライブＩＣに含まれるチャンネルの個数が増加すればするほど、一つのデータドライブＩＣに影響を及ぼすノイズの大きさも、増加するようになる。結局、ノイズを減少させるためにデータパルスの印加時点を調節する本発明の実施形態は、一つのデータドライブＩＣに含まれるチャンネルの数が相対的に多い時さらに效果的である。
【０１２６】
このように一つのデータドライブＩＣに含まれたチャンネルの数が相対的に多くの場合に、複数のチャンネル別でアドレス期間に供給されるデータパルスの印加時点を調節するのが望ましいが、このような複数のチャンネル別でデータパルスの印加時点を調節する方法の理解を助けるため、複数のチャンネルを含むデータドライブＩＣと、一つのデータドライブＩＣに含まれた複数のチャンネルをそれぞれ少なくとも一つのチャンネルを含む複数のチャンネルグループで分ける方法の一例を、図１８a乃至図１８cを参照して以下に説明する。
【０１２７】
先ず図１８ａを参照すれば、データドライブＩＣ１８００は、１からｎまで複数個のチャンネルを含む。 各チャンネルは、一つずつアドレス電極（Ｘ）に電気的に繋がれる。このようなデータドライブＩＣ１８００は、映像データに対応する選定されたスイチング動作を通じてデータパルスをチャンネルを通じてアドレス電極（Ｘ）に供給する。
【０１２８】
データドライブＩＣ１８００に含まれた複数のチャンネルを、それぞれ一つ以上のチャンネルを持つ複数のチャンネルグループで分ける方法が、図１８ｂに示されている。図１８ｂに示すように、 プラズマディスプレイ装置のデータドライブＩＣ１８００では、チャンネルがＡチャンネルグループ１８０１、Ｂチャンネルグループ１８０２、Ｃチャンネルグループ１８０３及びＤチャンネルグループ１８０４で分けられている。
【０１２９】
図１８ｂには一つのデータドライブＩＣ１８００上に総数２００個のチャンネルが形成された例が示されている。１番チャンネルから５０番チャンネルまでのチャンネルをＡチャンネルグループ１８０１で定義して、５１番チャンネルから１００番チャンネルまでのチャンネルをＢチャンネルグループ１８０２で定義して、このような方法で１０１番チャンネルから１５０番チャンネルまでのチャンネルをＣチャンネルグループ１８０３、１５１番スキャン電極から２００番チャンネルまでのチャンネルをＤチャンネルグループ１８０４で定義する。  
【０１３０】
このように分けられた複数のチャンネルグループで一つ以上のチャンネルグループがプラズマディスプレイパネルのアドレス電極（Ｘ）に供給されるデータパルスの印加時点を他のチャンネルグループと異なるようにする。
【０１３１】
前記特定例では、それぞれのチャンネルグループは皆等しい個数のチャンネルを含むことに示されている。すなわち、図１８ｂに示すようにそれぞれのチャンネルグループは、５０個のチャンネルを含む。しかし、後で説明するが、チャンネルの数はグループごとに異なることがある。
【０１３２】
このようなチャンネルグループの個数は、２個乃至一つのデータドライブＩＣ上のチャンネルの総個数であることがある。すなわち、一つのデータドライブＩＣに含まれたチャンネルの総個数を“ｎ”個と仮定する時、チャンネルの個数は２≦Ｎ≦（ｎ−１）に設定されることができる。 複数のチャンネルグループは、等しい個数のチャンネルを含むのが望ましいのである。
【０１３３】
前述のように、チャンネルグループに含まれたチャンネルの個数は等しい必要はない。      
【０１３４】
すなわち、チャンネルグループの内一個以上のチャンネルグループは、他のチャンネル
グループと異なる個数のチャンネルを含むことができる。また、チャンネルグループの個数も調節可能である。これを図１８ｃを参照して以下に説明する。
【０１３５】
図１８ｃを参照すれば、データドライブＩＣ１８００上のチャンネルをチャンネルグループＡ（１８０５）、Ｂ（１８０６）、Ｃ（１８０７）、Ｄ（１８０８）及びＥ（１８０９）で分ける。チャンネルグループ（１８０５、１８０６、１８０７、１８０８、１８０９）内の一つ以上は、他のチャンネルグループと異なる個数のチャンネルを含む。本例で、すべてのチャンネルグループは他の個数のチャンネルを含む。 ただし、例を示す図１８ｃに示すように、プラズマディスプレイ装置の一つのデータドライブＩＣ１８００上に総２００個のチャンネルが形成される。
【０１３６】
Ａチャンネルグループ１８０５は１番目チャンネルから２０番目チャンネル(総２０個のチャンネル)を含み、Ｂチャンネルグループ１８０６は２１番目チャンネルから６０番目チャンネルまでのチャンネル(総４０個のチャンネル)を含み、 Ｃチャンネルグループ１８０７は６１番目チャンネル一つだけを含み、Ｄチャンネルグループ１８０８は６２番目チャンネルから１５０番目チャンネルまでのチャンネル（総８９個のチャンネル)を含み、Eチャンネルグループ１８０９は１５１番目チャンネルから２００番目チャンネルまでのチャンネル(総５０個のチャンネル)を含む。
【０１３７】
図１８ｂ及び図１８ｃに示すように、 複数のチャンネルが複数のチャンネルグループで分けられる時、隣接したチャンネルグループに接続されるアドレス電極に印加されるデータパルスの印加時点を他のチャンネルグループに接続されるアドレス電極に印加されるデータパルスの印加時点と異なるように設定する。 前記動作を遂行するプラズマディスプレイ装置でデータドライブＩＣの構造を、本発明の一つの実施形態に係るプラズマディスプレイ装置のデータドライブＩＣの構造を示すブロック図である図１９を参照して以下に説明する。
【０１３８】
図１９を参照すれば、 データドライブＩＣ１８００は、複数のチャンネル等に接続されたラッチ部１９００を含む。 ラッチ部１９００は、外部から供給される映像データをラッチして映像データを複数のチャンネルに供給する。前記ディスプレイ装置は、互いに異なる印加時点を持つデータパルスがラッチ部１９００に接続された接したチャンネルグループに接続されるアドレス電極に印加されるように、入力信号を遅延させるデータ遅延部１９０４をさらに含む。
【０１３９】
図１９に示すデータ遅延部１９０４は、図１８ｂに示すように、一つのデータドライブＩＣ１８００に含まれたチャンネルが総４個のチャンネルグループで分けられる場合にあたる構造である。したがって、本発明のデータ遅延部はこのような構造に限定されないということが分からなければならない。
【０１４０】
前述のラッチ部１９００は、外部から供給される映像データをラッチする。 言い替えれば、 ラッチ部１９００は、外部から供給される映像データをプラズマディスプレイパネルのそれぞれのアドレス電極（Ｘ）に対応されるように割り当てる。
【０１４１】
また、前述のラッチ部１９００は、複数のチャンネルに接続される。図１９には示さなかったが、複数のチャンネルはプラズマディスプレイパネルのアドレス電極にそれぞれ接続されて、ラッチ部１９００は前述のチャンネルを通じてラッチしたデータをプラズマディスプレイパネルのアドレス電極にデータを供給する。
【０１４２】
前述のデータ遅延部１００４は、ラッチ部１９００に一つ以上の制御信号を印加する。  この場合。この制御信号は、ラッチ部１９００に接続された複数のチャンネルの内の一つ以上のチャンネルをそれぞれ含む複数のチャンネルグループ内の一つ以上のチャンネルグループでアドレス電極に供給されるデータパルスの印加時点が他のチャンネルグループのそれとは異なるようにする。例えば、図１８ｂに示すように一つのデータドライブＩＣのチャンネルが総４個のチャンネルグループで分けられる場合に、それぞれのチャンネルグループが互いに異なる時点でデータパルスを該当するアドレス電極に供給するように選定された制御信号をラッチ部１９００に供給するのである。
【０１４３】
このような特定構成で、データ遅延部１９０４は、一つのストローブラインを通じて供給されるストローブ信号を引き延ばさせるための時間遅延部（１９０１、１９０２、１９０３）を含む。 各遅延部によって発生された遅延は、遅延部に特定して選定された量であることがある。 このようなデータ遅延部１９０４の動作を図２０を参照して以下に説明する。
【０１４４】
図２０を参照すれば、図１８ｂに示すように、チャンネルがＡチャンネルグループ１８０１、Ｂチャンネルグループ１８０２、Ｃチャンネルグループ１８０３及びＤチャンネルグループ１８０４に分けられる。前述のＡチャンネルグループからＤチャンネルグループに印加されるデータパルスの印加時点が他のチャンネルグループと異なるようにするのため、データ遅延部１９０４はＡチャンネルグループ１８０１に供給されるデータパルスはｔ１時点で供給されるようにする第１制御信号をラッチ部１９００に印加する。
【０１４５】
前記ラッチ部１９００は外部から供給される映像データをラッチして時点ｔ１で図２０のＡチャンネルグループ１８０１に該当するアドレス電極にデータを供給する。 前記第１制御信号は、データ遅延部１９０４のストローブラインを通じて提供されたストローブ信号であることができるし、ラッチ部１９００に直接供給されることができる。
【０１４６】
データ遅延部１９０４は、Ｂチャンネルグループ１８０２に供給されるデータパルスが時点ｔ２で供給されるようにする第２制御信号をラッチ部１９００に印加する。 前記第２制御信号は、時間遅延部１９０１により選定された時間遅延されて、ストローブラインを通じて提供される前記第１制御信号であることができる。
【０１４７】
すなわち、前記時点ｔ２は、選定された時間位時点ｔ１から遅延される。時点ｔ２で、ラッチ部１９００は外部で入力された映像データをラッチして、時点ｔ２で図２０のＢチャンネルグループ１８０２に対応するアドレス電極にデータを供給する。同様に、時間遅延部（１９０２及び１９０３）によりそれぞれ遅延されたストローブ信号であることがある第３及び第４制御信号は、ラッチ部１９００に提供されて印加時点（ｔ３及びｔ４）を持つデータパルスが印加されるようにする。時間遅延部（１９０２、１９０３及び１９０４）のそれぞれにより発生された遅延量は各遅延部ごとに異なるとか等しいように設定されることができるが、概略的に同一、類似に設定されることが望ましい。
【０１４８】
このような方式で、 複数のチャンネルグループ中の一つ以上のチャンネルグループに供給されるデータパルスの印加時点は、他のチャンネルグループと異なるように設定されることができる。例えば、図２０に示すように、一つのデータドライブＩＣ１８００上に総２００個のチャンネルが形成される場合、Ａチャンネルグループ１８０１(チャンネル１−５０)、Ｂチャンネルグループ１８０２ (チャンネル５１−１００)、Ｃチャンネルグループ１８０３（チャンネル１０１−１５０)、及びＤチャンネルグループ１８０４ （チャンネル１５１−２００）に供給されるデータパルスの印加時点は、それぞれ、ｔ１、ｔ２、ｔ３及びｔ４とすることができる。
【０１４９】
一方、図２０とは異なり、Ａチャンネルグループ１８０１に供給されるデータパルスの印加時点をｔ１と仮定すれば、Ｂチャンネルグループ１８０２、Ｃチャンネルグループ１８０３及びＤチャンネルグループ１８０４に供給されるデータパルスの印加時点を皆ｔ１とは異なるｔ２に設定することができる。
【０１５０】
前記説明したように、それぞれのチャンネルグループに供給されるデータパルスの印加時点の間の間隔は望ましくは規則的で、また望ましくは実質的に１０ｎｓ以上１２０ｎｓ以下範囲である。もしデータパルスの印加時点間の間隔が１０ｎｓ以上であればノイズの発生をより確実に防止することができる。データパルスの印加時点間の間隔が１２０ｎｓ以下であれば、アドレス期間が過度に長くなって限定された長さのサステイン期間に含まれるサステインパルスの個数が減少することを、より確実に防止することができる。したがって、映像の輝度が減少することをより確実に防止することができる。
【０１５１】
前述のように、 複数のチャンネルグループを通じてアドレス電極に供給されるデータパルスの電圧下降時間及び電圧上昇時間内の一つ以上は実質的に１００ｎｓ以上２００ｎｓ以下の範囲であることが望ましい。
【０１５２】
複数のデータドライブＩＣがプラズマディスプレイパネルに含まれる場合、データドライブＩＣは等しいチャンネルグルーピング構造を持つことが望ましい。例えば、総数１０ケのデータドライブＩＣがプラズマディスプレイ装置に含まれると仮定すれば、 それぞれのデータドライブは等しいＡチャンネルグループ構造、Ｂチャンネルグループ構造、Ｃチャンネルグループ構造などを持つことが望ましい。即ち、プラズマディスプレイパネルに含まれるデータドライブＩＣは、互いに同一なグループ分けが成されることが好ましい。
【０１５３】
１０ケのデータドライブＩＣの各々において、Ａチャンネルグループで、Ａチャンネルグループ皆に印加されるデータパルスの印加時点はｔ１である。類似に、１０ケのデータドライブＩＣの各々において、Ｂチャンネルグループで、Ｂチャンネルグループ皆に供給されるデータパルスの印加時点は皆ｔ２等である。
【０１５４】
この場合、前述のデータパルスの印加時点の間の間隔は実質的に規則的である。すなわち、ラッチ部１９００は、データ遅延部１９０４が供給する選定された遅延信号（第１制御信号等）により、複数のチャンネルで印加時点間の差が等しいデータパルスをそれぞれ供給するのである。  
【０１５５】
また、前述のデータパルスの印加時点は、互いに異なる三つ以上の印加時点値を持
つことが望ましい。すなわち、データ遅延部１９０４は、データパルスの印加時点が互いに異なる三つ以上の値を持つようにする三つ以上の互いに異なる遅延信号をラッチ部１９００に供給するのである。
【０１５６】
このようにデータドライブＩＣに含まれる複数のチャンネルをそれぞれ一つ以上のチャンネルを持つ複数のチャンネルグループで分けて、このように分けたチャンネルグループ内の一つ以上のチャンネルグループでアドレス電極に供給されるデータパルスの印加時点を他のチャンネルグループのそれと異なるようにすることで、データパルスに発生するノイズの大きさを減少させる。このようなノイズ減少理由は、例えば図１２を参照して詳しく説明してある。したがって、詳細な説明は略する。
【０１５７】
したがって、アドレス期間で起きるアドレス放電を安定にしてプラズマディスプレイパネルの駆動安全性低下を抑制する。また、データパルスに発生するノイズの大きさが過度に増減することで発生するデータドライブＩＣの電気的損傷を防止する。
【０１５８】
構成及び動作の簡易ために、一つのデータドライブＩＣに含まれる複数のチャンネルを二つのチャンネルグループで分けて、このように分けた二つのチャンネルグループに供給されるデータパルスの印加時点を互いに異なるようにすることが望ましい。本発明の実施形態に係るプラズマディスプレイ装置のデータドライブICの構成を図２1を参照して以下に説明する。
【０１５９】
図２1を参照すれば、プラズマディスプレイ装置で、データドライブＩＣ２１００は複数のチャンネルが接続されて、外部から供給される映像データをラッチして、ラッチした映像データを複数のチャンネルに供給するラッチ部２１０１を含む。ディスプレイ装置は一つのチャンネルグループに接続されたアドレス電極に印加されるデータパルスの印加時点が他の電極グループのそれとは異なるようにする制御信号を供給するデータ遅延部２１０３をさらに含む。例えば、チャンネルは奇数番目チャンネルを含む奇数番目チャンネルグループと、偶数番目チャンネルを含む偶数番目チャンネルグループとに分割されることができる。
【０１６０】
本例で、図２1のデータ遅延部２１０３の構造は、図２０の構成とは異なり、一つのデータドライブＩＣ２１００に含まれたチャンネルがすべて二つのチャンネルグループ、すなわち、奇数番目チャンネルグループと偶数番目チャンネルグループとで分けられる場合にあたる構造である。 二つのチャンネルグループに供給されるデータパルスの印加時点は相互に異なる。
【０１６１】
ラッチ部２１０１は、外部から供給される映像データをラッチする。言い替えれば、 前記ラッチ部２１０１は、外部から供給される映像データをプラズマディスプレイパネルのそれぞれのアドレス電極に対応されるようにする。
【０１６２】
また、ラッチ部２１０１は複数のチャンネルに接続される。図面に示さなかったが、プラズマディスプレイパネルの奇数番目アドレス電極はデータドライブICの奇数番目チャンネルグループに接続される。同様に、プラズマディスプレイパネルの偶数番目アドレス電極はデータドライブＩＣの偶数番目チャンネルグループに接続される。 ラッチ部１３０１は前記チャンネルを通じて、ラッチしたデータをプラズマディスプレイパネルのアドレス電極に供給する。
【０１６３】
前記データ遅延部２１０３は、奇数番目チャンネルから供給されるデータパルスの印加時点が偶数番目チャンネルグループのそれと異なるようにする制御信号をラッチ部２１０１に供給する。
【０１６４】
図２１に示すように、一つのデータドライブＩＣのチャンネルがすべて二つのチャンネルグループ、すなわち、奇数番目チャンネルグループと偶数番目チャンネルグループに分けられる場合、 データ遅延部２１０３の構成は図２1に示されたのようにストローブラインを通じて供給されるストローブ信号を、選定された時間（Δｔ）位遅延させるための一つの時間遅延部２１０２を含むことができる。このようなデータ遅延部２１０３の構成を図２２を参照して以下に説明する。
【０１６５】
図２２を参照すれば、チャンネルが奇数番目チャンネルグループと偶数番目チャンネルグループとに分けられる場合に、このような奇数番目チャンネルグループと偶数番目チャンネルグループとに供給されるデータパルスの印加時点を異なるようにするのために、データ遅延部２１０３は一つのチャンネルグループ、例えば、データドライブＩＣ２１００の奇数番目チャンネルグループに供給されるデータパルスがｔ１時点に供給されるようにするストローブ信号をラッチ部２１０１に印加する。そして、ラッチ部２１０１は外部から供給される映像データをラッチして、図２２の奇数番目チャンネルにあたるアドレス電極（Ｘ）にｔ１時点でデータを供給する。
【０１６６】
また、データ遅延部２１０３は、他のチャンネルグループ、例えば、データドライブＩＣ２１００の偶数番目チャンネルグループに供給されるデータパルスは、（ｔ１＋Δｔ）の時点で供給されるようにするストローブ信号をラッチ部２１０１に供給する。 このように遅延されたストローブ信号は、時間遅延部２１０２にしたがってΔｔ位遅延されている。  データ遅延部２１０３が偶数番目チャンネルグループに供給されるデータパルスが （ｔ１＋Δｔ）の時点に供給されるようにする制御信号をラッチ部２１０１に供給すれば、 ラッチ部２１０１は、外部から供給される映像データをラッチして、（ｔ１＋Δｔ）の時点で図２２の偶数番目チャンネルにあたるアドレス電極に前記ラッチされたデータを供給する。
【０１６７】
本例で、遅延（Δｔ）は実質的に１０ｎｓ乃至１２０ｎｓ範囲であることが望ましい。      
【０１６８】
すなわち、データ遅延部２１０３は前記制御信号を実質的に１０ｎｓ乃至１２０ｎｓ程度遅延させるのが望ましい。また、奇数番目チャンネルグループ及び偶数番目チャンネルグループを通じてアドレス電極に供給されるデータパルスの電圧下降時間及び電圧上昇時間内の一つ以上は、実質的に１００ｎｓ以上２００ｎｓ範囲であることが望ましい。
【０１６９】
図２２では偶数番目チャンネルグループに印加される制御信号は奇数番目チャンネルグループに印加される制御信号と比べて遅延されることで示されてある。しかし、これはその逆であることができる。すなわち、奇数番目チャンネルグループに印加される制御信号は、偶数番目チャンネルグループに印加される制御信号と比べて遅延されることができる。
【０１７０】
このようにデータドライブＩＣに含まれる複数のチャンネルを、すべて奇数番目チャンネルを含む奇数番目チャンネルグループと、すべて偶数番目チャンネルを含む偶数番目チャンネルグループとに分割して、各チャンネルグループのデータパルスの印加時点を他のチャンネルグループのそれと異なるようにすることで、発生するノイズの大きさを減少させる。
【０１７１】
前述のように、アドレス電極に印加されるデータパルスが一つまたは二つの隣接するアドレス電極に印加されるデータパルスと異なる時、等価キャパシタンスが増加してノイズが減少するようになる。 前述のようにチャンネルを偶数及び奇数番目グループで分割してデータパルスを印加することで、隣接するアドレス電極の間に互いに異なるデータパルスが印加される場合が発生する。
【０１７２】
また、二つのチャンネルグループが偶数及び奇数番目チャンネルグループで厳格に分割される必要はないということが分からなければならない。 二つチャンネルグループの他の配列では、毎アドレス電極が少なくとも一つの接する電極に互いに異なるデータパルスが印加されるようにする。このような配列で、第1電極（Ｘ１）は一番目グループに属する。第２及び第３電極（Ｘ２、Ｘ３）は第２グループに属する。次に電極（Ｘ４、Ｘ５）は二対目グループに属する電極（Ｘ６、Ｘ７）が後に来る一番目グループに属する。言い替えれば、第１電極（Ｘ１）以後に、後続する二つの電極は他のグループにグルーピングされる。これは図１０に示された例と類似である。勿論、後の電極は後の電極の次の電極とは異なるグループに属しなければならない。
【０１７３】
一つのデータドライブＩＣ内でチャンネルグループ別でデータパルスの印加時点を調節するため、データパルスの印加時点の個数位の制御信号が互いに異なるストローブを通じて一つのデータドライブＩＣに供給されることができる。これを図２３を参照して以下により詳しく説明する。
【０１７４】
図２３を参照すれば、プラズマディスプレイ装置のデータドライブ IC２３００上でチャンネルはＡチャンネルグループ２３０１、Ｂチャンネルグループ２３０２、Ｃチャンネルグループ２３０３及びＤチャンネルグループ２３０４で分けられる。 これは図１８ｂに示された例と類似である。 これらチャンネルグループは、互いに異なる印加時点でデータパルスをアドレス電極に供給して、このようなチャンネルグループが互いに異なる印加時点でアドレス電極にデータパルスを供給するようにするためにそれぞれのチャンネルグループに制御信号が供給される。
【０１７５】
例えば、一つのデータドライブＩＣ２３００上に総数２００個のチャンネルが形成される場合、(チャンネル１−５０を含む)Ａチャンネルグループ２３０１には、第１ストローブ（ＳＴＢ１）を通じて第１データパルスの印加時点をｔ１とするための制御信号を供給して、(チャンネル５１−１００を含む)Ｂチャンネルグループ２３０２には、第２ストローブ（ＳＴＢ２）を通じて第２データパルスの印加時点をｔ２とするための第２制御信号を供給して、(チャンネル１０１−１５０を含む) Ｃチャンネルグループ２３０３には、第３ストローブ（ＳＴＢ３）を通じて第３データパルスの印加時点をｔ３とするための第３制御信号を供給して、(チャンネル１５１−２００を含む)Ｄチャンネルグループ２３０４には、第４ストローブ（ＳＴＢ４）を通じて第４データパルスの印加時点をｔ４にするための第４制御信号を供給する。
【０１７６】
このような、制御信号を供給するためのストローブ（ＳＴＢ）のライン数はデータパルスの印加時点の個数によって変わることができる。
【０１７７】
このように前述した本発明の技術的構成は本発明が属する技術分野の当業者が本発明のその技術的思想や必須特徴を変更しなくても他の具体的な形態で実施されることができるということを理解することができるであろう。したがって、以上で記述した実施形態はすべての面で例示的なことで限定的なのではないこととして理解されなければならないし、 本発明の範囲は前述の詳細な説明よりは特許請求範囲によって現わされて、特許請求範囲の意味及び範囲そしてその等価概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれることと解釈されなければならない。
【図面の簡単な説明】
【０１７８】
【図１】従来のプラズマディスプレイパネルの構造を示す斜視図。
【図２】従来のプラズマディスプレイパネルの画像階調を具現する方法を説明する図。
【図３】従来のプラズマディスプレイパネルの駆動方法での駆動波形を示す図。
【図４】従来の駆動波形のアドレス期間でアドレス電極に供給されるデータパルスの印加時点を説明するための図。
【図５】プラズマディスプレイパネルの放電セルの等価回路図。
【図６】従来の駆動波形でアドレス期間にそれぞれのアドレス電極に供給されるデータパルスの電圧上昇時間及び電圧下降時間を説明するための図。
【図７】従来の駆動波形でアドレス期間にアドレス電極に供給されるデータパルスにしたがって発生するノイズを説明するための図。
【図８】本発明の実施形態に係るプラズマディスプレイ装置の構造を示す図。
【図９ａ】本発明の実施形態に係る複数のアドレス電極を複数のアドレス電極グループで分ける例示的な方法を説明するための、アドレス電極のグルーピングを示す図。
【図９ｂ】本発明の実施形態に係る複数のアドレス電極を複数のアドレス電極グループで分ける例示的な方法を説明するための、アドレス電極のグルーピングを示す図。
【図１０】本発明の実施形態に係るプラズマディスプレイパネルの駆動方法を説明するための図。
【図１１】本発明の実施形態に係る駆動波形のアドレス期間にそれぞれのアドレス電極グループに供給されるデータパルスの電圧上昇時間及び電圧下降時間を説明するための図。
【図１２】本発明の実施形態に係る駆動波形のアドレス期間にアドレス電極に供給されるデータパルスにしたがって発生するノイズを説明するための図。
【図１３】本発明の実施形態に係るそれぞれのアドレス電極グループが一つのアドレス電極を含む場合を説明するための図。
【図１４】本発明の実施形態に係るそれぞれのアドレス電極別でデータパルスの印加時点をそれぞれ異なるように設定する方法を説明するための図。
【図１５】本発明の実施形態に係るデータパルスの印加時点を少なくとも三つ以上のお互いに異なる値を持つようにする方法を説明するための図。
【図１６】本発明の実施形態に係る三つ以上のお互いに異なる値のデータパルスががランダムに繰り返される場合を説明するための図。
【図１７】本発明の実施形態に係る印加時点がお互いに異なる二つの前記データパルス間の印加時点の差がお互いに異なる一例を説明するための図。
【図１８ａ】本発明の実施形態に係るそれぞれ複数のチャンネルを含むデータドライブＩＣ、及び前記複数のチャンネルをそれぞれ一つ以上のチャンネルを含む複数のチャンネルグループで分ける方法の例示的な実施形態を説明するための図。
【図１８ｂ】本発明の実施形態に係るそれぞれ複数のチャンネルを含むデータドライブＩＣ、及び前記複数のチャンネルをそれぞれ一つ以上のチャンネルを含む複数のチャンネルグループで分ける方法の例示的な実施形態を説明するための図。
【図１８ｃ】本発明の実施形態に係るそれぞれ複数のチャンネルを含むデータドライブＩＣ、及び前記複数のチャンネルをそれぞれ一つ以上のチャンネルを含む複数のチャンネルグループで分ける方法の例示的な実施形態を説明するための図。
【図１９】本発明の実施形態に係るプラズマディスプレイ装置のデータドライブＩＣの構造を示すブロック図。
【図２０】本発明の実施形態に係るデータドライブＩＣのチャンネルグループでデータパルスの印加時点を調節するためのデータ遅延部の動作の一例を説明するための図。
【図２１】本発明の実施形態に係るプラズマディスプレイ装置のデータドライブＩＣのまた他の構造を示すブロック図。
【図２２】データドライブＩＣのチャンネルグループ内でデータパルスの印加時点を調節するためのデータ遅延部の動作のまた他の例を説明するための図。
【図２３】一つのデータドライブＩＣ内でチャンネルグループ別でデータパルスの印加時点を調節するためにお互いに異なる制御信号をお互いに異なるストローブを通じて一つのデータドライブＩＣに供給する方法の一例を説明するための図である。
【図９ａ】
2006317931.tif 000003
【図２０】
2006317931.tif 000004
【図１】
2006317931.tif 000005
【図２】
2006317931.tif 000006
【図３】
2006317931.tif 000007
【図４】
2006317931.tif 000008
【図５】
2006317931.tif 000009
【図６】
2006317931.tif 000010
【図７】
2006317931.tif 000011
【図８】
2006317931.tif 000012
【図９ｂ】
2006317931.tif 000013
【図１０】
2006317931.tif 000014
【図１１】
2006317931.tif 000015
【図１２】
2006317931.tif 000016
【図１３】
2006317931.tif 000017
【図１４】
2006317931.tif 000018
【図１５】
2006317931.tif 000019
【図１６】
2006317931.tif 000020
【図１７】
2006317931.tif 000021
【図１８ａ】
2006317931.tif 000022
【図１８ｂ】
2006317931.tif 000023
【図１８ｃ】
2006317931.tif 000024
【図１９】
2006317931.tif 000025
【図２１】
2006317931.tif 000026
【図２２】
2006317931.tif 000027
【図２３】
2006317931.tif 000028