(57)【要約】【課題】  過大なサージ電圧から負荷の絶縁劣化を防ぐことができ、損失が小さく、小型化、軽量化を図ることができるサージ電圧抑制装置を提供する。【解決手段】  ＰＷＭインバータ１で駆動される電動機２の入力端子に３相のダイオードブリッジＤＢ１と平滑用コンデンサＣ１からなる整流回路１１を接続し、この整流回路１１の出力の正側にコンデンサＣ１の放電用抵抗Ｒ１を介して電圧制御型トランジスタＱ１のドレイン端子を接続し、負側にソース端子を接続するとともに、整流回路１１の出力電圧により電圧制御型トランジスタＱ１のゲートを駆動するゲート駆動回路１２を備える。【選択図】  図１
2006115667.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭインバータで駆動される電動機へのサージ電圧を抑制するサージ電圧抑制装置において、
前記電動機の入力端子に接続される整流回路と、
前記整流回路の出力の正側にドレイン端子が接続され負側にソース端子が接続された電圧制御型トランジスタと、
前記整流回路の出力電圧により前記電圧制御型トランジスタのゲートを駆動するゲート駆動回路と、
を備えたことを特徴とするサージ電圧抑制装置。
【請求項２】
前記整流回路は、
前記電動機の入力端子に接続される整流素子と並列に接地端子に接続される整流素子が接続されていることを特徴とする請求項１記載のサージ電圧抑制装置。
【請求項３】
前記ゲート駆動回路は、
前記整流回路の出力の正側と負側間に接続された二つのツェナーダイオードの直列回路を有し、
前記二つのツェナーダイオードの接続点の電圧により前記電圧制御型トランジスタのゲートを駆動することを特徴とする請求項１記載のサージ電圧抑制装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭインバータで駆動される電動機へのサージ電圧を抑制するサージ電圧抑制装置に関する。
【背景技術】
【０００２】
電圧型ＰＷＭ（パルス幅変調）インバータと負荷である電動機とを接続するケーブルが長配線になると、インバータの急峻なパルス電圧変動により負荷端において反射が起こり、過大なサージ電圧が発生する。このサージ電圧が負荷の絶縁耐圧を超えると、短絡事故を起こし、場合によっては火災に至ることがある。
【０００３】
従来、上記のサージ電圧を抑制するため、例えばインバータと負荷との間にフィルタを接続し、このフィルタによりインバータで発生する急峻なパルス変動を抑制している。
また、抵抗とキャパシタンスで構成されたフィルタ（電圧抑制装置）を負荷の入力端子に接続してサージ電圧を吸収することも提案されている（例えば特許文献１参照）。
【特許文献１】特開平８−２３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のように、インバータと負荷との間にフィルタを接続する場合には、フィルタに大きな負荷電流が流れるので、フィルタの容量が大きくなり、重量や寸法が大きくなってしまうという問題があった。また、負荷の入力端子に抵抗とキャパシタンスで構成されたフィルタを接続した場合には、負荷運転中は放電用の抵抗に常時インバータの直流中間電圧が印加されることになるので、抵抗損失が大きいという問題があった。この抵抗損失を回避するには負荷動力線とは別にエネルギー回生用のケーブルが必要となる。
【０００５】
本発明は、このような点に鑑みてなされたものであり、過大なサージ電圧から負荷の絶縁劣化を防ぐことができ、損失が小さく、小型化、軽量化を図ることができるサージ電圧抑制装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明では上記課題を解決するために、ＰＷＭインバータで駆動される電動機へのサージ電圧を抑制するサージ電圧抑制装置において、前記電動機の入力端子に接続される整流回路と、前記整流回路の出力の正側にドレイン端子が接続され負側にソース端子が接続された電圧制御型トランジスタと、前記整流回路の出力電圧により前記電圧制御型トランジスタのゲートを駆動するゲート駆動回路と、を備えたことを特徴とするサージ電圧抑制装置が提供される。
【０００７】
このようなサージ電圧抑制装置によれば、電動機へのサージ電圧が整流回路により整流されてゲート駆動回路に供給され、このゲート駆動回路により整流回路に接続された電圧制御型トランジスタが導通して回路に電流が流れるだけであるので、損失が小さく、小型化、軽量化を図ることができ、負荷の絶縁劣化を防ぐことができる。
【発明の効果】
【０００８】
本発明のサージ電圧抑制装置は、電動機の入力端子に接続される整流回路と、整流回路の出力の正側にドレイン端子が接続され負側にソース端子が接続された電圧制御型トランジスタと、整流回路の出力電圧により前記電圧制御型トランジスタのゲートを駆動するゲート駆動回路とを備えたことにより、過大なサージ電圧から負荷の絶縁劣化を防ぐことができ、損失が小さく、小型化、軽量化を図ることができるという利点がある。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の第１の実施の形態のサージ電圧抑制装置の構成を示す回路図である。
同図において、１はＰＷＭインバータで、負荷である３相交流駆動の電動機２と長配線のケーブル３により接続されている。電動機２の入力端子には、ＰＷＭインバータ１による過大なサージ電圧を抑制するためのサージ電圧抑制回路１０が接続されている。このサージ電圧抑制回路１０は３相のダイオードブリッジＤＢ１と平滑用コンデンサＣ１からなる整流回路１１を有し、ダイオードブリッジＤＢ１の交流入力端子に電動機２の入力端子が接続されている。
【００１０】
また、整流回路１１の出力の正側にコンデンサＣ１の放電用抵抗Ｒ１を介して電圧制御型トランジスタＱ１のドレイン端子が接続され、負側は電圧制御型トランジスタＱ１のソース端子が接続されている。１２は電圧制御型トランジスタＱ１のゲートを駆動するゲート駆動回路で、整流回路１１の直流出力電圧値に応じて電圧制御型トランジスタＱ１のゲート端子にゲート信号を出力する。
【００１１】
図２は上記構成のサージ電圧抑制回路１０の各部の動作波形を示す図であり、電動機端子間電圧である入力電圧（Ｖ）、コンデンサＣ１の端子電圧（Ｖ）、電圧制御型トランジスタＱ１のゲート電圧（Ｖ）及びコンデンサＣ１の放電電流（Ａ）を示している。
【００１２】
ＰＷＭインバータ１によるサージ電圧によってサージ電圧抑制回路１０内のコンデンサＣ１の電圧が上昇し、時刻ｔ１である閾値を超えると、ゲート駆動回路１２にてゲート電圧（ゲート信号）を発生させ、電圧制御型トランジスタＱ１のゲートに入力し、電圧制御型トランジスタＱ１をオン（ＯＮ）させる。これにより、時刻ｔ２でコンデンサＣ１の放電電流が抵抗Ｒ１を通して流れ、コンデンサＣ１の電圧が低下する。コンデンサＣ１の電圧がある閾値を下回ると、ゲート駆動回路１２のゲート電圧が下がって電圧制御型トランジスタＱ１をオフ（ＯＦＦ）させる。このとき、コンデンサＣ１の放電も同時に完了となるようにする。
【００１３】
このようにして電動機２への過大なサージ電圧が抑制され、電動機２の入力電圧は絶縁耐圧以下となり、絶縁劣化を防止することができる。ここで、上記の回路では抵抗Ｒ１を通して放電する電力はサージ電圧の吸収分のみであるので、回路の発熱量を低減でき、損失は小さなものとなる。したがって、小型化、軽量化を図ることができる。
【００１４】
図３は本発明の第２の実施の形態のサージ電圧抑制装置の構成を示す回路図であり、図１と同一符号は同一構成部分を示している。図１の第１の実施の形態では線間電圧でサージ電圧を検出しているが、第２の実施の形態では線間電圧に加えて対アース間のサージ電圧も検出するようにしている。
【００１５】
本実施の形態のサージ電圧抑制回路２０は、電動機２の入力端子に接続される３相のダイオードブリッジ（整流素子）と並列に接地端子に接続されるダイオード対（整流素子）を接続した４対構成のダイオードブリッジＤＢ２と、平滑用コンデンサＣ２を有した整流回路２１を備えている。他の構成は図１の第１の実施の形態と同様であり、整流回路２１の出力の正側にコンデンサＣ２の放電用抵抗Ｒ２を接続し、この抵抗Ｒ２の他方の端子に電圧制御型トランジスタＱ２のドレイン端子を接続し、電圧制御型トランジスタＱ２のソース端子を整流回路２１の負側に接続し、ゲート駆動回路２２により整流回路２１の直流電圧出力値で電圧制御型トランジスタＱ２のゲートを駆動する。
【００１６】
このような構成であっても、第１の実施の形態と同様、従来のサージ電圧抑制フィルタと比べて損失が小さく、小型化、軽量化を図ることができ、負荷の絶縁劣化を防ぐことができる。
【００１７】
図４は本発明の第３の実施の形態のサージ電圧抑制装置のゲート駆動回路の構成を示す回路図である。第３の実施の形態では、第１の実施の形態、第２の実施の形態に対しゲート駆動回路のみが異なり、その他の構成は同じであるので、図１、図３のサージ電圧抑制回路１０、２０に相当する回路構成のみを示す。
【００１８】
この回路は、上述の整流回路の出力の正側と負側間に接続された二つのツェナーダイオードの直列回路を有し、この二つのツェナーダイオードの接続点の電圧により電圧制御型トランジスタのゲートを駆動するものである。
【００１９】
すなわち、整流回路の出力の正側に電流制限用抵抗Ｒ１１を介してサージ電圧抑制動作用ツェナーダイオードＺＤ１のカソード端子を接続し、このツェナーダイオードＺＤ１の他方のアノード端子をゲート電圧発生用ツェナーダイオードＺＤ２のカソード端子と接続し、ゲート電圧発生用ツェナーダイオードＺＤ２のアノード端子を整流回路の負側に接続し、ゲート電圧発生用ツェナーダイオードＺＤ２で電圧制御型トランジスタのゲートを駆動するようにしている。図４中、Ｒ１２はゲート電位安定化用抵抗、Ｔ１は正側入力端子、Ｔ２は負側入力端子、Ｔ３はゲート信号出力端子である。
【００２０】
上記サージ電圧抑制動作用ツェナーダイオードＺＤ１のツェナー電圧はサージ電圧抑制動作閾値（例えば１２００Ｖ）とし、ゲート電圧発生用ツェナーダイオードＺＤ２のツェナー電圧は電圧制御型トランジスタのゲート電圧（例えば１５Ｖ）と選定する。
【００２１】
正側入力端子Ｔ１と負側入力端子Ｔ２間の電圧がサージ電圧抑制動作閾値を超えると、ツェナーダイオードＺＤ１が導通するので、そのツェナー電圧よりも低いツェナーダイオードＺＤ２も導通し、ゲート信号出力端子Ｔ３にゲート電圧が発生し、電圧制御型トランジスタがオンとなって、コンデンサの放電電流が流れる。
【００２２】
正側入力端子Ｔ１と負側入力端子Ｔ２間の電圧がサージ電圧抑制動作閾値を下回ると、ツェナーダイオードＺＤ１が導通しなくなり、正側入力端子Ｔ１と負側入力端子Ｔ２間の電圧は全てツェナーダイオードＺＤ１にかかる。その結果、ツェナーダイオードＺＤ２のアノードとカソード間の電圧は抵抗Ｒ１２により零となり、ゲート信号出力端子Ｔ３のゲート電圧も零となり、電圧制御型トランジスタはオフとなって、コンデンサの放電も終了する。
【００２３】
このような構成のゲート駆動回路は、図１の回路に対してサージ電圧を抑制するのに有効であり、また図３の回路に対しても有効である。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施の形態のサージ電圧抑制装置の構成を示す回路図である。
【図２】第１の実施の形態のサージ電圧抑制回路の各部の動作波形を示す図である。
【図３】本発明の第２の実施の形態のサージ電圧抑制装置の構成を示す回路図である。
【図４】本発明の第３の実施の形態のサージ電圧抑制装置のゲート駆動回路の構成を示す回路図である。
【符号の説明】
【００２５】
１  ＰＷＭインバータ
２  電動機
３  ケーブル
１０，２０  サージ電圧抑制回路
１１，２１  整流回路
１２，２２  ゲート駆動回路
Ｃ１，Ｃ２  平滑用コンデンサ
ＤＢ１，ＤＢ２  ダイオードブリッジ
Ｑ１，Ｑ２  電圧制御型トランジスタ
Ｒ１，Ｒ２  放電用抵抗
Ｒ１１  電流制限用抵抗
Ｒ１２  ゲート電位安定化用抵抗
Ｔ１  正側入力端子
Ｔ２  負側入力端子
Ｔ３  ゲート信号出力端子
ＺＤ１  サージ電圧抑制動作用ツェナーダイオード
ＺＤ２  ゲート電圧発生用ツェナーダイオード
【図１】
2006115667.tif 000003
【図２】
2006115667.tif 000004
【図３】
2006115667.tif 000005
【図４】
2006115667.tif 000006