(57)【要約】【課題】  高効率かつ低損失で、シンプルな回路構成により実現可能な電圧変換回路を提供する。【解決手段】  一次側にコイルＬ１１が配され、二次側にコイルＬ２１，Ｌ２２が直列接続されて配されるトランスＴ１を備え、ＦＥＴ１によってコイルＬ１１に対する電圧供給をオン／オフする変換回路１において、コイルＬ２１の一端にダイオードＤ１のカソード側端子が接続され、コイルＬ２２の一端にダイオードＤ２のカソード側端子が接続され、コイルＬ２１とコイルＬ２２の接続点に出力端子１３が接続されている。スイッチング信号生成回路１０は出力端子１３の出力電圧を検出し、その出力電圧に比例する周期をもつパルス電圧を出力する。その出力に基づきＦＥＴ１のオン／オフが制御される。【選択図】  図１
2006115598.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、前記トランスの一次側に対する直流電圧供給のオン／オフを切り換えるスイッチング手段とを備えた電圧変換回路であって、
前記トランスは、一次側に第１のコイルが配設され、二次側には第２のコイル及び第３のコイルが配設された構成を有し、
前記スイッチング手段により前記トランスに対する電圧供給がオンにされた状態で、前記第２のコイルに生じる起電力に基づいて直流電圧を出力する第１の電流路と、
前記スイッチング手段により前記トランスに対する電圧供給がオンからオフに切り換えられた後、前記第３のコイルに生じる起電力に基づいて直流電圧を出力する第２の電流路と、
前記第１の電流路及び前記第２の電流路の出力電圧を検出し、前記出力電圧に比例する周期で前記スイッチング手段のオン／オフを制御する制御手段とを備えること、
を特徴とする電圧変換回路。
【請求項２】
前記第１の電流路及び前記第２の電流路の出力ライン上に配設される第４のコイルをさらに備え、
前記第２の電流路において出力される直流電圧値が低減した場合に前記第４のコイルに生じる起電力に基づいて、直流電圧を出力する第３の電流路が形成され、
前記制御手段は、前記第１の電流路、前記第２の電流路及び前記第３の電流路の出力電圧を検出し、前記出力電圧に比例する周期で前記スイッチング手段のオン／オフを制御すること、
を特徴とする請求項１記載の電圧変換回路。
【請求項３】
前記第２のコイル及び前記第３のコイルは直列に接続され、
前記第４のコイルの一端は、前記第２のコイルと前記第３のコイルとの接続点に接続されており、
前記第３の電流路は、前記第２のコイル及び前記第４のコイルからなる電流路と、前記第３のコイル及び前記第４のコイルからなる電流路とによって構成されること、
を特徴とする請求項２記載の電圧変換回路。
【請求項４】
前記第２のコイルの一端には第１の整流手段が接続され、他端は前記第３のコイルに接続され、
前記第３のコイルの一端は前記第２のコイルに接続され、他端には第２の整流手段が接続されており、
前記第４のコイルの一端は前記第２のコイルと前記第３のコイルとの接続点に接続され、かつ、前記第４のコイルの他端は当該電圧変換回路の出力端子に接続されており、
前記第１の電流路は、前記第１の整流手段と、前記第２のコイルと、前記第４のコイルとによって構成され、
前記第２の電流路は、前記第２の整流手段と、前記第３のコイルと、前記第４のコイルとによって構成され、
前記第３の電流路は、前記第１の整流手段と前記第２のコイルと前記第４のコイルとからなる電流路、及び、前記第２の整流手段と前記第３のコイルと前記第４のコイルとからなる電流路によって構成されること、
を特徴とする請求項２または３記載の電圧変換回路。
【請求項５】
トランスと、前記トランスの一次側に対する直流電圧供給のオン／オフを切り換える第１のスイッチング手段とを備えた電圧変換回路であって、
前記トランスは、一次側に第１のコイルが配設され、二次側には第２のコイル及び第３のコイルが配設された構成を有し、
第２のスイッチング手段を含み、前記第１のスイッチング手段により前記トランスに対する電圧供給がオンにされた状態で、前記第２のコイルに生じる起電力に基づいて直流電圧を出力する第１の電流路と、
第３のスイッチング手段を含み、前記第１のスイッチング手段により前記トランスに対する電圧供給がオンからオフに切り換えられた後、前記第３のコイルに生じる起電力に基づいて直流電圧を出力する第２の電流路と、
前記第１の電流路及び前記第２の電流路の出力電圧を検出し、前記出力電圧に比例する周期のオン／オフ制御信号を出力する信号生成手段と、
前記信号生成手段からのオン／オフ制御信号に基づいて、前記第１のスイッチング手段のオン／オフを制御し、かつ、前記第２のスイッチング手段がオンのときに前記第３のスイッチング手段をオフし、前記第２のスイッチング手段がオフのときに前記第３のスイッチング手段をオンするように、前記第２のスイッチング手段及び前記第３のスイッチング手段のオン／オフを制御する制御手段とを備えること、
を特徴とする電圧変換回路。
【請求項６】
前記第１の電流路及び前記第２の電流路の出力ライン上に配設される第４のコイルをさらに備え、
前記第２の電流路において出力される直流電圧値が低減した場合に前記第４のコイルに生じる起電力に基づいて、直流電圧を出力する第３の電流路が形成され、
前記信号生成手段は、前記第１の電流路、前記第２の電流路及び前記第３の電流路の出力電圧を検出し、前記出力電圧に比例する周期のオン／オフ制御信号を出力すること、
を特徴とする請求項５記載の電圧変換回路。
【請求項７】
前記第２のコイルの一端には前記第２のスイッチング手段が接続され、他端は前記第３のコイルに接続され、
前記第３のコイルの一端は前記第２のコイルに接続され、他端には前記第３のスイッチング手段が接続されており、
前記第４のコイルの一端は前記第２のコイルと前記第３のコイルとの接続点に接続され、かつ、前記第４のコイルの他端は当該電圧変換回路の出力端子に接続されており、
前記第１の電流路は、前記第２のスイッチング手段と、前記第２のコイルと、前記第４のコイルとによって構成され、
前記第２の電流路は、前記第３のスイッチング手段と、前記第３のコイルと、前記第４のコイルとによって構成され、
前記第３の電流路は、前記第２のスイッチング手段と前記第２のコイルと前記第４のコイルとからなる電流路、及び、前記第３のスイッチング手段と前記第３のコイルと前記第４のコイルとからなる電流路によって構成されること、
を特徴とする請求項６記載の電圧変換回路。
【請求項８】
トランスと、前記トランスの一次側に対する直流電圧供給のオン／オフを切り換える第１のスイッチング手段とを備えた電圧変換回路であって、
前記トランスは、一次側に第１のコイルが配設され、二次側には第２のコイル及び第３のコイルが配設された構成を有し、
第２のスイッチング手段を含み、前記第１のスイッチング手段により前記トランスに対する電圧供給がオンにされた状態で、前記第２のコイルに生じる起電力に基づいて直流電圧を出力する第１の電流路と、
整流手段を含み、前記第１のスイッチング手段により前記トランスに対する電圧供給がオンからオフに切り換えられた後、前記第３のコイルに生じる起電力に基づいて直流電圧を出力する第２の電流路と、
前記第１の電流路及び前記第２の電流路の出力電圧を検出し、前記出力電圧に比例する周期で前記第１のスイッチング手段及び前記第２のスイッチング手段のオン／オフを制御する制御手段とを備えること、
を特徴とする電圧変換回路。
【請求項９】
前記第１の電流路及び前記第２の電流路の出力ライン上に配設される第４のコイルをさらに備え、
前記第２の電流路において出力される直流電圧値が低減した場合に前記第４のコイルに生じる起電力に基づいて、直流電圧を出力する第３の電流路が形成され、
前記制御手段は、前記第１の電流路、前記第２の電流路及び前記第３の電流路の出力電圧を検出し、前記出力電圧に比例する周期で前記第１のスイッチング手段及び第２のスイッチング手段のオン／オフを制御すること、
を特徴とする請求項８記載の電圧変換回路。
【請求項１０】
前記第２のコイルの一端には前記第２のスイッチング手段が接続され、他端は前記第３のコイルに接続され、
前記第３のコイルの一端は前記第２のコイルに接続され、他端には前記整流手段が接続されており、
前記第４のコイルの一端は前記第２のコイルと前記第３のコイルとの接続点に接続され、かつ、前記第４のコイルの他端は当該電圧変換回路の出力端子に接続されており、
前記制御手段は、前記第１のスイッチング手段のオン／オフに同期して前記第２のスイッチング手段をオン／オフし、
前記第１の電流路は、前記第２のスイッチング手段と、前記第２のコイルと、前記第４のコイルとによって構成され、
前記第２の電流路は、前記整流手段と、前記第３のコイルと、前記第４のコイルとによって構成され、
前記第３の電流路は、前記第２のスイッチング手段と前記第２のコイルと前記第４のコイルとからなる電流路、及び、前記整流手段と前記第３のコイルと前記第４のコイルとからなる電流路によって構成されること、
を特徴とする請求項９記載の電圧変換回路。
【請求項１１】
請求項１から１０のいずれかに記載の電圧変換回路を搭載したことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換回路、及び、この電圧変換回路を含んでなる電源装置に関する。
【背景技術】
【０００２】
直流電圧を変換する電圧変換回路（ＤＣ−ＤＣコンバータ）は、スイッチング電源回路等に広く利用されている（例えば、非特許文献１参照。）。
【０００３】
【非特許文献１】コーセル株式会社、”電源について”、P.36-37、[online]、［平成１６年７月１５日検索］、インターネット＜ＵＲＬ：http://www.cosel.co.jp/jp/products/img/technotes.pdf＞
【０００４】
ここで、非特許文献１に記載されたスイッチング電源回路のうち典型的なものを例に挙げ、従来の電圧変換回路について、図８〜図１１の各図を参照して説明する。
【０００５】
図８に示すスイッチング電源回路２１は、「シングルエンディッドフォワード方式」と呼ばれる回路の典型例であり、直流電源２１１からトランスＴ２１の一次側のコイルＬ１３に対する直流電圧の供給を、ＦＥＴ（Field Effect Transistor）２１によりオン／オフする。
【０００６】
ＦＥＴ２１がオンになってコイルＬ１３に直流電圧が供給されると、コイルＬ２４に生じる起電力により、コイルＬ２４からダイオードＤ２１及びチョークコイルＬ３２を経由する電流が流れ、出力端子２１３，２１４から直流電圧が出力される。ここで、出力端子２１３，２１４に並列に平滑コンデンサＣ２１が設けられている。
また、ＦＥＴ２１がオフになると、チョークコイルＬ３２に対する電圧供給が停止するので、チョークコイルＬ３２に逆起電力が生じる。ここで、チョークコイルＬ３２の逆起電力により、ダイオードＤ２２からチョークコイルＬ３２を経由する電流路において電流が流れ、出力端子２１３，２１４から直流電圧が出力される。
つまり、図８に示すスイッチング電源回路２１は、ＦＥＴ２１がオンの状態ではコイルＬ２４に生じる起電力により直流電圧を出力し、ＦＥＴ２１がオフに切り換えられると、チョークコイルＬ３２に蓄積されたエネルギーにより直流電圧を出力する。
【０００７】
上記の動作を行うシングルエンディッドフォワード方式のスイッチング電源回路において、負荷にかかる電圧（図８における出力端子２１３，２１４の電圧に相当する）を検出し、一次側のコイルに接続されたＦＥＴのゲート（図８におけるＦＥＴ２１のゲート端子２１２に相当する）に入力するパルス電圧のオン幅をフィードバック制御するＰＷＭ（パルス幅変調）制御回路をさらに設けることがある（例えば、特許文献１参照。）。
【０００８】
【特許文献１】特開平１１−６９８０４号公報
【０００９】
ここでのフィードバック制御は、一定間隔で出力されるパルス電圧について、そのパルス幅を負荷電圧に応じて制御するものであり、これにより負荷に供給される電圧が負荷に応じて変動するのを抑制している。
【００１０】
図９に示すスイッチング電源回路２２は、「プッシュプル方式」と呼ばれる回路の典型例であり、トランスＴ２２の一次側においてはコイルＬ１４，Ｌ１５が配設され、二次側にはコイルＬ２５，Ｌ２６が配設される。
コイルＬ１４，１５は、それぞれ、直流電源２２１に並列に接続され、ＦＥＴ２２によってコイルＬ１４に対する電圧供給がオン／オフされ、ＦＥＴ２３によってコイルＬ１５に対する電圧供給がオン／オフされる。
スイッチング電源回路２２の動作時には、ＦＥＴ２２及びＦＥＴ２３が交互にオンに切り換えられる。ＦＥＴ２２がオンの状態ではコイルＬ２６に生じる起電力によりダイオードＤ２４からチョークコイルＬ３３に電流が流れ、ＦＥＴ２３がオンの状態ではコイルＬ２５に生じる起電力によりダイオードＤ２３からチョークコイルＬ３３に電流が流れ、出力端子２２４，２２５から直流電圧が出力される。ここで、出力端子２２４，２２５に並列に平滑コンデンサＣ２２が設けられている。
また、ＦＥＴ２２及びＦＥＴ２３の両方がオフに切り換えられると、ダイオードＤ２３，Ｄ２４の両方に電流が流れ、チョークコイルＬ３３に蓄積されたエネルギーにより、出力端子２２４，２２５から直流電圧が出力される。
【００１１】
図１０に示すスイッチング電源回路２３は、「フルブリッジ方式」と呼ばれる回路の典型例であり、トランスＴ２３の一次側のコイルＬ１６に対し、直流電源２３１からの電圧供給をＦＥＴ２４，２５，２６，２７の４個のＦＥＴによりオン／オフする。トランスＴ２３の二次側においてはコイルＬ２７，Ｌ２８が配設される。また、スイッチング電源回路２３は、出力電圧を整流・平滑するチョークコイルＬ３４及びコンデンサＣ２３を備える。
【００１２】
４個のＦＥＴ２４，２５，２６，２７は、ＦＥＴ２４とＦＥＴ２７が一組となり、ＦＥＴ２５とＦＥＴ２６が一組となって、これら二組のＦＥＴが交互にオン／オフする。
ＦＥＴ２４とＦＥＴ２７がオンになった状態と、ＦＥＴ２５とＦＥＴ２６がオンになった状態とでは、コイルＬ１６に流れる電流の向きは逆向きとなる。ＦＥＴ２４とＦＥＴ２７がオンになった状態では、二次側のコイルＬ２８に生じる起電力によりダイオードＤ２６からチョークコイルＬ３４へ電流が流れ、ＦＥＴ２５とＦＥＴ２６がオンになった状態では、二次側のコイルＬ２７に生じる起電力によりダイオードＤ２５からチョークコイルＬ３４へ電流が流れる。
つまり、スイッチング電源回路２３は、二組のＦＥＴが交互にオンすることでトランスＴ２３をドライブし、二次側のコイルＬ２７，Ｌ２８に交互に電流が流れる構成である。
【００１３】
図１１に示すスイッチング電源回路２４は、「シングルエンディッドフライバック方式」と呼ばれる回路の典型例であり、ＦＥＴ２８によりトランスＴ２４の一次側コイルＬ１７への電圧供給をオン／オフすることにより、二次側のコイルＬ２９に生じる起電力に基づいて直流電圧を出力する回路である。ＦＥＴ２８がオンの状態では、コイルＬ２９に生じる起電力によりダイオードＤ２７のアノード側端子が負となるので電流が流れないが、ＦＥＴ２８がオンからオフに切り換えられると、一次側のコイルＬ１７に生じる逆起電力（フライバック電圧）により、コイルＬ２９から出力端子２４３，２４４へ直流電圧が出力される。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
図８〜図１１に例示したように、従来の電圧変換回路は、一次側コイルに電流を流した場合に一次側コイルに生じる起電力、或いは、一次側コイルの電流をオフにした場合に一次側コイルに発生する逆起電力のいずれか一方のみを利用するものであった。利用されなかった分のエネルギーは損失となるが、スイッチング電源回路をはじめとして、電圧変換回路を搭載する各種回路においては電圧変換回路の損失が無視できないものとなっており、より高い変換効率が求められていた。
【００１５】
そこで、本発明は、高効率かつ低損失で、シンプルな回路構成により実現可能な電圧変換回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記の目的を達成するため、請求項１記載の発明は、トランスと、前記トランスの一次側に対する直流電圧供給のオン／オフを切り換えるスイッチング手段とを備えた電圧変換回路であって、前記トランスは、一次側に第１のコイルが配設され、二次側には第２のコイル及び第３のコイルが配設された構成を有し、前記スイッチング手段により前記トランスに対する電圧供給がオンにされた状態で、前記第２のコイルに生じる起電力に基づいて直流電圧を出力する第１の電流路と、前記スイッチング手段により前記トランスに対する電圧供給がオンからオフに切り換えられた後、前記第３のコイルに生じる起電力に基づいて直流電圧を出力する第２の電流路と、前記第１の電流路及び前記第２の電流路の出力電圧を検出し、前記出力電圧に比例する周期で前記スイッチング手段のオン／オフを制御する制御手段とを備えることを特徴とする。
【００１７】
請求項２記載の発明は、請求項１記載の電圧変換回路において、前記第１の電流路及び前記第２の電流路の出力ライン上に配設される第４のコイルをさらに備え、前記第２の電流路において出力される直流電圧値が低減した場合に前記第４のコイルに生じる起電力に基づいて、直流電圧を出力する第３の電流路が形成され、前記制御手段は、前記第１の電流路、前記第２の電流路及び前記第３の電流路の出力電圧を検出し、前記出力電圧に比例する周期で前記スイッチング手段のオン／オフを制御することを特徴とする。
【００１８】
請求項３記載の発明は、請求項２記載の電圧変換回路において、前記第２のコイル及び前記第３のコイルは直列に接続され、前記第４のコイルの一端は、前記第２のコイルと前記第３のコイルとの接続点に接続されており、前記第３の電流路は、前記第２のコイル及び前記第４のコイルからなる電流路と、前記第３のコイル及び前記第４のコイルからなる電流路とによって構成されることを特徴とする。
【００１９】
請求項４記載の発明は、請求項２または３記載の電圧変換回路において、前記第２のコイルの一端には第１の整流手段が接続され、他端は前記第３のコイルに接続され、前記第３のコイルの一端は前記第２のコイルに接続され、他端には第２の整流手段が接続されており、前記第４のコイルの一端は前記第２のコイルと前記第３のコイルとの接続点に接続され、かつ、前記第４のコイルの他端は当該電圧変換回路の出力端子に接続されており、前記第１の電流路は、前記第１の整流手段と、前記第２のコイルと、前記第４のコイルとによって構成され、前記第２の電流路は、前記第２の整流手段と、前記第３のコイルと、前記第４のコイルとによって構成され、前記第３の電流路は、前記第１の整流手段と前記第２のコイルと前記第４のコイルとからなる電流路、及び、前記第２の整流手段と前記第３のコイルと前記第４のコイルとからなる電流路によって構成されることを特徴とする。
【００２０】
請求項５記載の発明は、トランスと、前記トランスの一次側に対する直流電圧供給のオン／オフを切り換える第１のスイッチング手段とを備えた電圧変換回路であって、前記トランスは、一次側に第１のコイルが配設され、二次側には第２のコイル及び第３のコイルが配設された構成を有し、第２のスイッチング手段を含み、前記第１のスイッチング手段により前記トランスに対する電圧供給がオンにされた状態で、前記第２のコイルに生じる起電力に基づいて直流電圧を出力する第１の電流路と、第３のスイッチング手段を含み、前記第１のスイッチング手段により前記トランスに対する電圧供給がオンからオフに切り換えられた後、前記第３のコイルに生じる起電力に基づいて直流電圧を出力する第２の電流路と、前記第１の電流路及び前記第２の電流路の出力電圧を検出し、前記出力電圧に比例する周期のオン／オフ制御信号を出力する信号生成手段と、前記信号生成手段からのオン／オフ制御信号に基づいて、前記第１のスイッチング手段のオン／オフを制御し、かつ、前記第２のスイッチング手段がオンのときに前記第３のスイッチング手段をオフし、前記第２のスイッチング手段がオフのときに前記第３のスイッチング手段をオンするように、前記第２のスイッチング手段及び前記第３のスイッチング手段のオン／オフを制御する制御手段とを備えることを特徴とする。
【００２１】
請求項６記載の発明は、請求項５記載の電圧変換回路において、前記第１の電流路及び前記第２の電流路の出力ライン上に配設される第４のコイルをさらに備え、前記第２の電流路において出力される直流電圧値が低減した場合に前記第４のコイルに生じる起電力に基づいて、直流電圧を出力する第３の電流路が形成され、前記信号生成手段は、前記第１の電流路、前記第２の電流路及び前記第３の電流路の出力電圧を検出し、前記出力電圧に比例する周期のオン／オフ制御信号を出力することを特徴とする。
【００２２】
請求項７記載の発明は、請求項６記載の電圧変換回路において、前記第２のコイルの一端には前記第２のスイッチング手段が接続され、他端は前記第３のコイルに接続され、前記第３のコイルの一端は前記第２のコイルに接続され、他端には前記第３のスイッチング手段が接続されており、前記第４のコイルの一端は前記第２のコイルと前記第３のコイルとの接続点に接続され、かつ、前記第４のコイルの他端は当該電圧変換回路の出力端子に接続されており、前記第１の電流路は、前記第２のスイッチング手段と、前記第２のコイルと、前記第４のコイルとによって構成され、前記第２の電流路は、前記第３のスイッチング手段と、前記第３のコイルと、前記第４のコイルとによって構成され、前記第３の電流路は、前記第２のスイッチング手段と前記第２のコイルと前記第４のコイルとからなる電流路、及び、前記第３のスイッチング手段と前記第３のコイルと前記第４のコイルとからなる電流路によって構成されることを特徴とする。
【００２３】
請求項８記載の発明は、トランスと、前記トランスの一次側に対する直流電圧供給のオン／オフを切り換える第１のスイッチング手段とを備えた電圧変換回路であって、前記トランスは、一次側に第１のコイルが配設され、二次側には第２のコイル及び第３のコイルが配設された構成を有し、第２のスイッチング手段を含み、前記第１のスイッチング手段により前記トランスに対する電圧供給がオンにされた状態で、前記第２のコイルに生じる起電力に基づいて直流電圧を出力する第１の電流路と、整流手段を含み、前記第１のスイッチング手段により前記トランスに対する電圧供給がオンからオフに切り換えられた後、前記第３のコイルに生じる起電力に基づいて直流電圧を出力する第２の電流路と、前記第１の電流路及び前記第２の電流路の出力電圧を検出し、前記出力電圧に比例する周期で前記第１のスイッチング手段及び前記第２のスイッチング手段のオン／オフを制御する制御手段とを備えることを特徴とする。
【００２４】
請求項９記載の発明は、請求項８記載の電圧変換回路において、前記第１の電流路及び前記第２の電流路の出力ライン上に配設される第４のコイルをさらに備え、前記第２の電流路において出力される直流電圧値が低減した場合に前記第４のコイルに生じる起電力に基づいて、直流電圧を出力する第３の電流路が形成され、前記制御手段は、前記第１の電流路、前記第２の電流路及び前記第３の電流路の出力電圧を検出し、前記出力電圧に比例する周期で前記第１のスイッチング手段及び前記第２のスイッチング手段のオン／オフを制御することを特徴とする。
【００２５】
請求項１０記載の発明は、請求項９記載の電圧変換回路において、前記第２のコイルの一端には前記第２のスイッチング手段が接続され、他端は前記第３のコイルに接続され、前記第３のコイルの一端は前記第２のコイルに接続され、他端には前記整流手段が接続されており、前記第４のコイルの一端は前記第２のコイルと前記第３のコイルとの接続点に接続され、かつ、前記第４のコイルの他端は当該電圧変換回路の出力端子に接続されており、前記制御手段は、前記第１のスイッチング手段のオン／オフに同期して前記第２のスイッチング手段をオン／オフし、前記第１の電流路は、前記第２のスイッチング手段と、前記第２のコイルと、前記第４のコイルとによって構成され、前記第２の電流路は、前記整流手段と、前記第３のコイルと、前記第４のコイルとによって構成され、前記第３の電流路は、前記第２のスイッチング手段と前記第２のコイルと前記第４のコイルとからなる電流路、及び、前記整流手段と前記第３のコイルと前記第４のコイルとからなる電流路によって構成されることを特徴とする。
【００２６】
請求項１１記載の発明は、請求項１から１０のいずれかに記載の電圧変換回路を搭載したことを特徴とする電源装置である。
【発明の効果】
【００２７】
本発明の一つの局面によれば、トランスと、トランスの一次側に対する直流電圧供給のオン／オフを切り換えるスイッチング手段とを備えた電圧変換回路において、トランスは、一次側に第１のコイルが配設され、二次側には第２のコイル及び第３のコイルが配設された構成を有し、スイッチング手段によりトランスに対する電圧供給がオンにされた状態で、第１の電流路を介して第２のコイルに生じる起電力に基づいて直流電圧を出力し、スイッチング手段によりトランスに対する電圧供給がオンからオフに切り換えられた後、第２の電流路を介して第３のコイルに生じる起電力に基づいて直流電圧を出力するので、一次側の第１のコイルに電流を流した場合のエネルギーと、第１のコイルの電流をオフにした場合に発生する逆起電力のエネルギーとを無駄なく利用することが可能であり、損失が極めて少なく、非常に高い効率で電圧変換を行うことができる。特に、本発明では、制御手段を備え、第１の電流路及び第２の電流路の出力電圧を検出し、出力電圧に比例する周期でスイッチング手段のオン／オフを制御するので、接続される負荷に応じた出力電力を発生する。これにより、重負荷時に負荷の影響を受けにくい安定した直流電圧を得ることができるとともに、軽負荷時または待機時の無駄な出力電力の発生を回避でき、効率が高い。
【００２８】
また、本発明において、第１の電流路及び第２の電流路の出力ライン上に配設される第４のコイルをさらに備え、第２の電流路において出力される直流電圧値が低減する際に第４のコイルに生じる起電力に基づいて、直流電圧を出力する第３の電流路が形成される構成とすれば、第４のコイルは第１の電流路及び第２の電流路の出力ライン上に配設されるので、第１の電流路及び第２の電流路に電流が流れる間、エネルギーが蓄積される。そして、この第４のコイルに蓄積されたエネルギーは、第３の電流路から出力される。すなわち、一次側の第１のコイルに電流を流した場合のエネルギー、及び、第１のコイルの電流をオフにした場合に発生する逆起電力のエネルギーに加え、第１の電流路及び第２の電流路の出力ライン上に配設された第４のコイルに蓄積されるエネルギーを、全て無駄なく利用することが可能であり、損失がより一層少なく、極めて高い効率で電圧変換を行うことができる。また、制御手段は、第１の電流路、第２の電流路及び第３の電流路の出力電圧を検出し、出力電圧に比例する周期で前記スイッチング手段のオン／オフを制御するので、重負荷時に負荷の影響を受けにくい安定した直流電圧を得ることができるとともに、軽負荷時または待機時の無駄な出力電力の発生を回避でき、効率が高い。
【００２９】
また、本発明において、第２のコイル及び第３のコイルは直列に接続され、第４のコイルの一端は、第２のコイルと第３のコイルとの接続点に接続されており、第３の電流路は、第２のコイル及び第４のコイルからなる電流路と、第３のコイル及び第４のコイルからなる電流路とによって構成されるものとすれば、第４のコイルに蓄積されたエネルギーによって、第２のコイル及び第４のコイルからなる電流路と、第３のコイル及び第４のコイルからなる電流路との両方に電流が流れる。ここで、第２のコイルと第３のコイルは直列に接続されているから、第２のコイルに流れる電流と第３のコイルに流れる電流とは、互いに反対の向きに流れることになる。従って、第２のコイルに流れる電流によって生じる磁束と第３のコイルに流れる電流により生じる磁束とが互いに打ち消し合うので、トランスにおいては、二次側のコイル（第２のコイル及び第３のコイル）に電流が流れても、一次側のコイル（第１のコイル）にエネルギーが伝達されない。
これにより、第４のコイルに蓄積されたエネルギーを、損失なく利用することができるので、より一層効率よく電圧変換を行うことができる。
【００３０】
さらに、本発明において、第２のコイルの一端には第１の整流手段が接続され、他端は第３のコイルに接続され、第３のコイルの一端は第２のコイルに接続され、他端には第２の整流手段が接続されており、第４のコイルの一端は第２のコイルと第３のコイルとの接続点に接続され、かつ、第４のコイルの他端は当該電圧変換回路の出力端子に接続されており、第１の電流路は、第１の整流手段と、第２のコイルと、第４のコイルとによって構成され、第２の電流路は、第２の整流手段と、第３のコイルと、第４のコイルとによって構成され、第３の電流路は、第１の整流手段と第２のコイルと第４のコイルとからなる電流路、及び、第２の整流手段と第３のコイルと第４のコイルとからなる電流路によって構成されるものとした場合、一次側の第１のコイルに電流が流れる状態にあっては、第２のコイルに生じる起電力に基づいて、第１の整流手段から第２のコイルを介して第４のコイルへ直流電圧が出力され、一次側の第１のコイルの電流がオフに切り換えられた状態にあっては、第３のコイルに生じる起電力に基づいて、第２の整流手段から第３のコイルを介して第４のコイルへ直流電圧が出力され、これらの直流電圧は第４のコイルにより平滑されて出力される。また、第４のコイルにおいては、上記直流電圧の出力中にエネルギーが蓄積され、この第４のコイルに蓄積されたエネルギーは、第３の電流路を介して出力される。
すなわち、第１のコイルに電流を流した場合のエネルギーと、第１のコイルの電流をオフにした場合に発生する逆起電力のエネルギーと、第４のコイルに蓄積されるエネルギーとを無駄なく利用することができ、損失が極めて少なく、高効率の電圧変換回路を実現できる。
また、第３の電流路は、第１の整流手段と第２のコイルと第４のコイルとからなる電流路、及び、第２の整流手段と第３のコイルと第４のコイルとからなる電流路により構成されるので、第２のコイルに流れる電流と第３のコイルに流れる電流とは、互いに反対の向きに流れる。このため、第２のコイル及び第３のコイルに電流が流れても、これらの電流により生じる磁束が互いに打ち消し合うので、第１のコイルにエネルギーが伝達されることがなく、第４のコイルに蓄積されたエネルギーを損失なく利用することができる。
【００３１】
本発明のもう一つの局面によれば、トランスと、前記トランスの一次側に対する直流電圧供給のオン／オフを切り換える第１のスイッチング手段とを備えた電圧変換回路において、トランスは、一次側に第１のコイルが配設され、二次側には第２のコイル及び第３のコイルが配設された構成を有し、第２のスイッチング手段を含む第１の電流路を介して、第１のスイッチング手段によりトランスに対する電圧供給がオンにされた状態で、第２のコイルに生じる起電力に基づいて直流電圧を出力し、第３のスイッチング手段を含む第２の電流路を介して、第１のスイッチング手段によりトランスに対する電圧供給がオンからオフに切り換えられた後、第３のコイルに生じる起電力に基づいて直流電圧を出力するので、トランスの二次側に例えばダイオードで構成される第１の整流手段及び第２の整流手段を有する電源変換回路におけるこれら整流手段に代えて、例えばＦＥＴで構成される第２のスイッチング手段及び第３のスイッチング手段を使用することができる。従って、第１の電流路に含まれる整流要素による電圧降下と、第２の電流路に含まれる整流要素による電圧降下とを、ともに小さくすることができ、変換効率が良い。
また、信号生成手段は、第１の電流路及び第２の電流路の出力電圧を検出して出力電圧に比例する周期のオン／オフ制御信号を出力し、制御手段は、信号生成手段からのオン／オフ制御信号に基づいて、第１のスイッチング手段のオン／オフを制御し、かつ、第２のスイッチング手段がオンのときに第３のスイッチング手段をオフし、第２のスイッチング手段がオフのときに第３のスイッチング手段をオンするように、第２のスイッチング手段及び第３のスイッチング手段のオン／オフを制御するので、一次側の第１のコイルに電流が流れる状態にあっては、第１の電流を介して第２のコイルに生じる起電力に基づいて直流電圧が出力され、一次側の第１のコイルの電流がオフに切り換えられた状態にあっては、第３のコイルに生じる起電力に基づいて直流電圧が出力される状態が確実に確保される。
すなわち、一次側の第１のコイルに電流を流した場合のエネルギーと、第１のコイルの電流をオフにした場合に発生する逆起電力のエネルギーとを無駄なく利用することが可能であり、損失が極めて少なく、非常に高い効率で電圧変換を行うことができる。
また、重負荷時に負荷の影響を受けにくい安定した直流電圧を得ることができるとともに、軽負荷時または待機時の無駄な出力電力の発生を回避でき、効率が高い。
【００３２】
本発明のもう一つの局面おいて、第１の電流路及び第２の電流路の出力ライン上に配設される第４のコイルをさらに備え、第２の電流路において出力される直流電圧値が低減した場合に第４のコイルに生じる起電力に基づいて、直流電圧を出力する第３の電流路が形成される構成とすれば、一次側の第１のコイルに電流を流した場合のエネルギー、及び、第１のコイルの電流をオフにした場合に発生する逆起電力のエネルギーに加え、第１の電流路及び第２の電流路の出力ライン上に配設された第４のコイルに蓄積されるエネルギーを、全て無駄なく利用することが可能であり、損失がより一層少なく、極めて高い効率で電圧変換を行うことができる。
【００３３】
本発明のもう一つの局面において、第２のコイルの一端には第２のスイッチング手段が接続され、他端は第３のコイルに接続され、第３のコイルの一端は第２のコイルに接続され、他端には第３のスイッチング手段が接続されており、第４のコイルの一端は第２のコイルと第３のコイルとの接続点に接続され、かつ、第４のコイルの他端は電圧変換回路の出力端子に接続されており、第１の電流路は、第２のスイッチング手段と、第２のコイルと、第４のコイルとによって構成され、第２の電流路は、第３のスイッチング手段と、第３のコイルと、第４のコイルとによって構成され、第３の電流路は、第２のスイッチング手段と第２のコイルと第４のコイルとからなる電流路、及び、第３のスイッチング手段と第３のコイルと第４のコイルとからなる電流路によって構成されるものとすれば、一次側の第１のコイルに電流が流れる状態にあっては、第２のコイルに生じる起電力に基づいて、第２のスイッチング手段から第２のコイルを介して第４のコイルへ直流電圧が出力され、一次側の第１のコイルの電流がオフに切り換えられた状態にあっては、第３のコイルに生じる起電力に基づいて、第３のスイッチングから第３のコイルを介して第４のコイルへ直流電圧が出力され、これらの直流電圧は第４のコイルにより平滑されて出力される。また、第４のコイルにおいては、上記直流電圧の出力中にエネルギーが蓄積され、この第４のコイルに蓄積されたエネルギーは、第３の電流路を介して出力される。
すなわち、第１のコイルに電流を流した場合のエネルギーと、第１のコイルの電流をオフにした場合に発生する逆起電力のエネルギーと、第４のコイルに蓄積されるエネルギーとを無駄なく利用することができ、損失が極めて少なく、高効率の電圧変換回路を実現できる。
また、第３の電流路は、第２のスイッチング手段と第２のコイルと第４のコイルとからなる電流路、及び、第３のスイッチング手段と第３のコイルと第４のコイルとからなる電流路により構成されるので、第２のコイルに流れる電流と第３のコイルに流れる電流とは、互いに反対の向きに流れる。このため、第２のコイル及び第３のコイルに電流が流れても、これらの電流により生じる磁束が互いに打ち消し合うので、第１のコイルにエネルギーが伝達されることがなく、第４のコイルに蓄積されたエネルギーを損失なく利用することができる。
【００３４】
本発明のさらにもう一つの局面によれば、トランスと、トランスの一次側に対する直流電圧供給のオン／オフを切り換える第１のスイッチング手段とを備えた電圧変換回路において、トランスは、一次側に第１のコイルが配設され、二次側には第２のコイル及び第３のコイルが配設された構成を有し、第２のスイッチング手段を含む第１の電流路を介して、第１のスイッチング手段によりトランスに対する電圧供給がオンにされた状態で、第２のコイルに生じる起電力に基づいて直流電圧を出力し、第１のスイッチング手段によりトランスに対する電圧供給がオンからオフに切り換えられた後は、整流手段を含む第２の電流路を介して、第３のコイルに生じる起電力に基づいて直流電圧を出力するので、第１の電流路に含まれる整流要素として、例えばダイオードで構成される整流手段に代えて、例えばＦＥＴで構成されるスイッチング手段を使用することができる。従って、第１の電流路に含まれる整流要素による電圧降下を小さくすることができ、効率が良い。
また、制御手段は、第１の電流路及び第２の電流路の出力電圧を検出し、出力電圧に比例する周期で第１のスイッチング手段及び第２のスイッチング手段のオン／オフを制御するので、一次側の第１のコイルに電流が流れる状態にあっては、第１の電流を介して第２のコイルに生じる起電力に基づいて直流電圧が出力され、一次側の第１のコイルの電流がオフに切り換えられた状態にあっては、第３のコイルに生じる起電力に基づいて直流電圧が出力される状態が確実に確保される。
すなわち、一次側の第１のコイルに電流を流した場合のエネルギーと、第１のコイルの電流をオフにした場合に発生する逆起電力のエネルギーとを無駄なく利用することが可能であり、損失が極めて少なく、非常に高い効率で電圧変換を行うことができる。
また、重負荷時に負荷の影響を受けにくい安定した直流電圧を得ることができるとともに、軽負荷時または待機時の無駄な出力電力の発生を回避でき、効率が高い。
【００３５】
本発明のさらにもう一つの局面おいて、第１の電流路及び第２の電流路の出力ライン上に配設される第４のコイルをさらに備え、第２の電流路において出力される直流電圧値が低減した場合に第４のコイルに生じる起電力に基づいて、直流電圧を出力する第３の電流路が形成される構成とすれば、一次側の第１のコイルに電流を流した場合のエネルギー、及び、第１のコイルの電流をオフにした場合に発生する逆起電力のエネルギーに加え、第１の電流路及び第２の電流路の出力ライン上に配設された第４のコイルに蓄積されるエネルギーを、全て無駄なく利用することが可能であり、損失がより一層少なく、極めて高い効率で電圧変換を行うことができる。
【００３６】
本発明のさらにもう一つの局面おいて、電圧変換回路は、第２のコイルの一端には第２のスイッチング手段が接続され、他端は第３のコイルに接続され、第３のコイルの一端は第２のコイルに接続され、他端には整流手段が接続されており、第４のコイルの一端は第２のコイルと第３のコイルとの接続点に接続され、かつ、第４のコイルの他端は当該電圧変換回路の出力端子に接続されており、制御手段は、第１のスイッチング手段のオン／オフに同期して第２のスイッチング手段をオン／オフし、第１の電流路は、第２のスイッチング手段と、第２のコイルと、第４のコイルとによって構成され、第２の電流路は、整流手段と、第３のコイルと、第４のコイルとによって構成され、第３の電流路は、第２のスイッチング手段と第２のコイルと第４のコイルとからなる電流路、及び、整流手段と第３のコイルと第４のコイルとからなる電流路によって構成されるものとすれば、第１の電流路及び第２の電流路中に例えばＦＥＴ等のスイッチング手段を使用した場合に必要とされるデッドタイム制御回路等の特別な制御回路を省略することができる。従って、よりシンプルな回路構成を実現することができる。
また、第１のコイルに電流を流した場合のエネルギーと、第１のコイルの電流をオフにした場合に発生する逆起電力のエネルギーと、第４のコイルに蓄積されるエネルギーとを無駄なく利用することができるので、損失が極めて少なく、高効率の電圧変換回路を実現できる。
また、第３の電流路は、第２のスイッチング手段と第２のコイルと第４のコイルとからなる電流路、及び、整流手段と第３のコイルと第４のコイルとからなる電流路により構成されるので、第２のコイルに流れる電流と第３のコイルに流れる電流とは、互いに反対の向きに流れる。このため、第２のコイル及び第３のコイルに電流が流れても、これらの電流により生じる磁束が互いに打ち消し合うので、第１のコイルにエネルギーが伝達されることがなく、第４のコイルに蓄積されたエネルギーを損失なく利用することができる。
【００３７】
また、本発明の電源装置は、請求項１から１０のいずれかに記載の電圧変換回路を搭載したことにより、非常に損失が少なく、極めて高い効率を実現できる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施の形態を図面に基づき説明する。
【００３９】
［第１の実施の形態］
図１は、本発明を適用した第１の実施の形態における変換回路１の基本的な構成を示す回路図である。
【００４０】
図１に示す変換回路１は、所定電圧値の直流電圧に基づき電圧変換を行って、異なる電圧値の直流電圧を出力する回路であり、トランスＴ１を備える。また、変換回路１は正の出力端子１３と負の出力端子１４とを備え、出力端子１３と出力端子１４との間に所定の負荷Ｌが接続される。
【００４１】
トランスＴ１は、一次側のコイルＬ１１と、二次側のコイルＬ２１，Ｌ２２を備えて構成される。
【００４２】
コイルＬ１１の一端には直流電源１１の正極が接続され、他端にはＦＥＴ１のドレイン端子が接続される。ＦＥＴ１のゲート端子Ｇ１には後述する周期特性のパルス電圧７が入力され、ソース端子は直流電源１１の負極に接続される。
ＦＥＴ１は、ゲート端子Ｇ１に入力されるパルス電圧７に従ってオン／オフを切り換える動作を行い、ＦＥＴ１がオンの状態ではコイルＬ１１に対して直流電源１１から直流電圧が供給され、ＦＥＴ１がオフの状態ではコイルＬ１１の両端がオープンとなる。
【００４３】
また、二次側のコイルＬ２１の一端（巻き終わり点）には、コイルＬ２２の一端（巻き始め点）が接続される。コイルＬ２１の他端（巻き始め点）にはダイオードＤ１のカソード端子が接続され、また、コイルＬ２２の他端（巻き終わり点）にはダイオードＤ２のカソード端子が接続される。
そして、コイルＬ２１とコイルＬ２２との接続点には、出力端子１３へ延びる出力ラインが接続される。この出力ラインは、好ましくは、二次側の中点タップが用いられる。
従って、トランスＴ１の二次側においては、ダイオードＤ１からコイルＬ２１を介して出力端子１３に向かう方向、及び、ダイオードＤ２からコイルＬ２２を介して出力端子１３に向かう方向にのみ、電流が流れる構成となっている。
【００４４】
また、上記出力ラインと出力端子１３との間には平滑用のコンデンサＣ１が接続され、出力端子１４には、ダイオードＤ１，Ｄ２のアノード側端子、及び、コンデンサＣ１が接続される。従って、出力端子１３からコンデンサＣ１により平滑された直流電圧が出力される。
【００４５】
上記平滑用のコンデンサＣ１と出力端子１３との間にはＶＦＯ（Variable Frequency Oscillator）１５が接続される。すなわち、負荷Ｌに供給される出力電圧が検出され、ＶＦＯ１５に入力される。ＶＦＯ１５の出力５は、モノステーブル・マルチバイブレータ１７に入力され、モノステーブル・マルチバイブレータ１７の出力がパルス電圧７としてトランスＴ１の一次側に直列に接続されたＦＥＴ１のゲート端子Ｇ１に入力される。
【００４６】
図２は、図１に示すＶＦＯ１５及びモノステーブル・マルチバイブレータ１７を含むスイッチング信号生成回路１０の全体構成を示す回路図である。
【００４７】
図２に示すスイッチング信号生成回路１０は、無安定・マルチバイブレータの回路形態を採るＶＦＯ１５と、コンデンサと抵抗を有する微分回路１６と、モノステーブル・マルチバイブレータ１７とを含む。
【００４８】
上述の通り、ＶＦＯ１５の入力端子（ＩＮ）には、変換回路１の出力電圧が入力される。そして、ＶＦＯ１５の出力は微分回路１６に入力され、微分回路１６の出力はモノステーブル・マルチバイブレータ１７に入力される。
図２に示すＶＦＯ１５は、入力された電圧（変換回路１の出力電圧）に応じて以下の動作を行う。入力電圧が低くなると（すなわち重負荷時）、出力パルスの周期を短くし、入力電圧が高くなると（すなわち軽負荷時あるいは待機時）、出力パルスの周期を長くする。図２においてＶＦＯ１５の出力波形の一例を符号５で示す。
微分回路１６は、ＶＦＯ１５の出力パルスの立ち上がりを検出して、トリガーパルスを出力する。図２において微分回路１６の出力波形の一例を符号６で示す。
モノステーブル・マルチバイブレータ１７は、微分回路１６のトリガーパルスをトリガーとして、一定のパルス幅のパルス電圧を出力する。図２においてモノステーブル・マルチバイブレータ１７の出力波形の一例を符号７で示す。
以上の一連の波形の変化から明らかなように、上記のように構成されるスイッチング信号生成回路１０は、入力電圧が低くなると、単位時間あたりの出力パルスの個数を増やす一方、入力電圧が高くなると、単位時間あたりの出力パルスの個数を減らすという動作を行う。
つまり、以上のように構成されるスイッチング信号生成回路１０は、変換回路１の出力ラインに供給される出力電圧（すなわち負荷電圧）を検出し、出力電圧に比例する周期をもつパルス電圧を出力する。
【００４９】
以上のように構成される変換回路１は、直流電源１１から供給される直流電圧に基づいて、出力端子１３，１４に接続された負荷Ｌに対して直流電圧を出力する。
次に、変換回路１の動作について説明する。
【００５０】
ＦＥＴ１のゲート端子Ｇ１にパルス電圧７が入力され、ＦＥＴ１がオンに切り換えられると、コイルＬ１１に直流電圧が供給される。
【００５１】
これにより、コイルＬ２１においては、コイルＬ１１とコイルＬ２１との巻数比に応じた起電力が生じ、この起電力はコイルＬ２１のダイオードＤ１側が正、出力端子１３側が負となる。従ってダイオードＤ１には、そのカソード側端子を正とする逆方向電圧が印加されるので、ダイオードＤ１には電流が流れない。
一方、コイルＬ２２においては、コイルＬ１１とコイルＬ２２との巻数比に応じた起電力が生じ、この起電力はコイルＬ２２のダイオードＤ２側が負、出力端子１３側が正となる。従ってダイオードＤ２には、そのカソード側端子を負とする順方向電圧が印加されるので、ダイオードＤ２からコイルＬ２２を経由して出力端子１３に向かう電流が流れる。
このため、出力端子１３からは、コイルＬ２２に生じた起電力に基づく直流電圧が、コンデンサＣ１により平滑されて出力される。
【００５２】
その後、ＦＥＴ１がパルス電圧７によりオフに切り換えられると、コイルＬ１１の両端がオープンとなり、コイルＬ１１の自己インダクタンスによる逆起電力（フライバック電圧）が生じる。
【００５３】
この状態で、コイルＬ２１においてはトランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２１に伝達され、コイルＬ２１の起電力となり、この起電力はコイルＬ２１のダイオードＤ１側が負、出力端子１３側が正となる。従ってダイオードＤ１には、そのカソード側端子を負とする順方向電圧が印加されるので、ダイオードＤ１からコイルＬ２１を経由して出力端子１３に向かう電流が流れる。
一方、コイルＬ２２においても、トランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２２に伝達され、コイルＬ２２の起電力となる。しかしながら、この起電力は、コイルＬ２２のダイオードＤ２側が正、出力端子１３側が負となる。従ってダイオードＤ２には、そのカソード側端子を正とする逆方向電圧が印加されるので、ダイオードＤ２には電流が流れない。
従って、出力端子１３からは、コイルＬ２１に生じた起電力に基づく直流電圧が、コンデンサＣ１により平滑されて出力される。
【００５４】
このように、第１の実施の形態に係る変換回路１においては、（１）コイルＬ１１の電圧供給がオンである状態、（２）コイルＬ１１の電源供給がオフに切り換えられた状態、の両状態において、出力端子１３から直流電圧が出力される。
そして、（１）の状態ではコイルＬ１１からコイルＬ２２に供給されるエネルギーによる直流電圧が出力され、（２）の状態ではコイルＬ１１からコイルＬ２１に供給されるエネルギーによる直流電圧が出力される。
【００５５】
すなわち、変換回路１は、コイルＬ１１からコイルＬ２１，Ｌ２２に伝達されるエネルギーの全てを利用して直流電圧を出力するので、損失が極めて少なく、非常に高い効率で電圧変換を行うことが可能である。
【００５６】
ここで、出力端子１３と出力端子１４との間に接続された負荷Ｌの状態によって、変換回路１から出力される直流電圧が低く（重負荷時）または高く（軽負荷時あるいは待機時）なろうとすると、ＶＦＯ１５及びモノステーブル・マルチバイブレータ１７を含むスイッチング信号生成回路１０の機能により、単位時間あたりのパルス数がそれぞれ増加または減少された電圧パルスが生成される。そしてその電圧パルスが、ＦＥＴ１のゲート端子Ｇ１に印加され、これによりＦＥＴ１のオン／オフが制御される。この結果、スイッチング信号生成回路１０を備えた変換回路１は、出力電圧が低くなろうとするときは、単位時間あたりのＦＥＴ１のオンの回数を増やして変換回路１の出力電力を増やし、逆に出力電圧が高くなろうとするときは、単位時間あたりのＦＥＴ１のオンの回数を減らして変換回路１の出力電力を減らすことができる。
【００５７】
つまり、変換回路１は、接続される負荷に応じた出力電力を発生するので、重負荷時に負荷の影響を受けにくい安定した直流電圧を得ることができるとともに、軽負荷時または待機時の無駄な出力電力の発生を回避でき、効率が高い。
【００５８】
［第２の実施の形態］
図３は、本発明を適用した第２の実施の形態に係る変換回路１００の基本的な構成を示す回路図である。図３に示す変換回路１００は、上記第１の実施の形態における変換回路１に、コイルＬ３１をさらに設けたものである。従って、図１の変換回路１と同様に配設される回路素子等については、同符号を付して説明を省略する。
【００５９】
図３に示す変換回路１００は、図１に示す変換回路１において、コイルＬ２１とコイルＬ２２との接続点から延びる出力ライン上に、コイルＬ３１が配設される。すなわち、コイルＬ３１の一端がコイルＬ２１とコイルＬ２２との接続点に接続され、コイルＬ３１の他端は出力端子１３に接続される。
従って、トランスＴ１の二次側においては、ダイオードＤ１からコイルＬ２１を介してコイルＬ３１に向かう方向、及び、ダイオードＤ２からコイルＬ２２を介してコイルＬ３１に向かう方向にのみ、電流が流れる構成となっている。
【００６０】
コイルＬ３１は、コイルＬ２１とコイルＬ２２との接続点から出力される直流電流を平滑するコイルであり、好ましくはチョークコイルである。
また、コイルＬ３１の他端は平滑用のコンデンサＣ１に接続され、出力端子１３からは、コイルＬ３１及びコンデンサＣ１により平滑された直流電圧が出力される。
【００６１】
以上のように構成される変換回路１００は、直流電源１１から供給される直流電圧に基づいて、出力端子１３，１４に接続された負荷Ｌに対して直流電圧を出力する。
次に、変換回路１００の動作について説明する。
【００６２】
ＦＥＴ１のゲート端子Ｇ１にパルス電圧７が入力され、ＦＥＴ１がオンに切り換えられると、コイルＬ１１に直流電圧が供給される。
【００６３】
これにより、コイルＬ２１においては、コイルＬ１１とコイルＬ２１との巻数比に応じた起電力が生じ、この起電力はコイルＬ２１のダイオードＤ１側が正、コイルＬ３１側が負となる。従ってダイオードＤ１には、そのカソード側端子を正とする逆方向電圧が印加されるので、ダイオードＤ１には電流が流れない。
一方、コイルＬ２２においては、コイルＬ１１とコイルＬ２２との巻数比に応じた起電力が生じ、この起電力はコイルＬ２２のダイオードＤ２側が負、コイルＬ３１側が正となる。従ってダイオードＤ２には、そのカソード側端子を負とする順方向電圧が印加されるので、ダイオードＤ２からコイルＬ２２を経由してコイルＬ３１に向かう電流が流れる。
このため、コイルＬ３１には、コイルＬ２２に生じた起電力に基づく直流電圧が出力され、この直流電圧はコイルＬ３１及びコンデンサＣ１により平滑されて、出力端子１３から出力される。
【００６４】
その後、ＦＥＴ１がパルス電圧７によりオフに切り換えられると、コイルＬ１１の両端がオープンとなり、コイルＬ１１の自己インダクタンスによる逆起電力（フライバック電圧）が生じる。
【００６５】
この状態で、トランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２１に伝達されてコイルＬ２１の起電力となり、この起電力はコイルＬ２１のダイオードＤ１側が負、コイルＬ３１側が正となる。従ってダイオードＤ１には、そのカソード側端子を負とする順方向電圧が印加されるので、ダイオードＤ１からコイルＬ２１を経由してコイルＬ３１に向かう電流が流れる。
一方、コイルＬ２２においても、トランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２２に伝達され、コイルＬ２２の起電力となる。しかしながら、この起電力は、コイルＬ２２のダイオードＤ２側が正、コイルＬ３１側が負となる。従ってダイオードＤ２には、そのカソード側端子を正とする逆方向電圧が印加されるので、ダイオードＤ２には電流が流れない。
従って、コイルＬ３１には、コイルＬ２１に生じた起電力に基づく直流電圧が出力され、この直流電圧はコイルＬ３１及びコンデンサＣ１により平滑されて、出力端子１３から出力される。
【００６６】
その後、時間の経過とともにコイルＬ１１のフライバック電圧が低下すると、コイルＬ３１のコイルＬ２１，Ｌ２２側の端子における電位はほぼ０ボルトまで低下し、コイルＬ３１には自己インダクタンスによる逆起電力が生じる。この逆起電力により、コイルＬ２１，Ｌ２２からコイルＬ３１に向かう方向に電流が流れようとするが、この電流の向きはダイオードＤ１，Ｄ２の順方向に相当する。従って、ダイオードＤ１からコイルＬ２１を経てコイルＬ３１に至る経路と、ダイオードＤ２からコイルＬ２２を経てコイルＬ３１へ至る経路との両方において、電流が流れる。
このため、出力端子１３から、コイルＬ３１に生じる逆起電力に基づく直流電圧が出力される。
【００６７】
このように、第２の実施の形態における変換回路１００においては、（１）コイルＬ１１の電圧供給がオンである状態、（２）コイルＬ１１の両端がオープンに切り換えられた状態、（３）さらにコイルＬ１１のフライバック電圧が低減した後の状態、の３つの状態において、出力端子１３から直流電圧が出力される。
そして、（１）の状態ではコイルＬ１１からコイルＬ２２に供給されるエネルギーによる直流電圧が出力され、（２）の状態ではトランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２１に伝達されてコイルＬ２１の起電力となり、この起電力に基づく直流電圧が出力され、（３）の状態ではコイルＬ３１に蓄積されるエネルギーによる直流電圧が出力される。
【００６８】
すなわち、変換回路１００は、コイルＬ１１によりコイルＬ２１，Ｌ２２に誘起される起電力に加え、コイルＬ３１に蓄積されるエネルギーをも利用して直流電圧を出力するので、損失が極めて少なく、非常に高い効率で電圧変換を行うことが可能である。
【００６９】
さらに、上記（３）の状態、すなわちコイルＬ３１に蓄積されるエネルギーにより直流電圧を出力する場合には、二次側のコイルＬ２１，Ｌ２２に電流が流れるため、コイルＬ１１にエネルギーが伝達されることで損失を生じる可能性がある。
ところが変換回路１００においては、上記（３）の状態で、コイルＬ２１にはダイオードＤ１からコイルＬ３１へ向かって電流が流れ、コイルＬ２２にはダイオードＤ２からコイルＬ３１に向かって電流が流れるので、コイルＬ２１に流れる電流とコイルＬ２２に流れる電流とは、互いに反対の方向に流れることになる。
このため、コイルＬ２１に流れる電流により生じる磁束と、コイルＬ２２に流れる電流により生じる磁束とが互いに打ち消し合うので、コイルＬ１１に電流は流れない。
従って、変換回路１００においては、二次側から一次側へのエネルギーの伝達が発生せず、これによる損失が生じないので、一層の高効率化を実現できる。
【００７０】
なお、出力端子１３と出力端子１４との間に接続された負荷Ｌの状態によって、変換回路１００から出力される直流電圧が低く（重負荷時）または高く（軽負荷時あるいは待機時）なろうとした場合の、ＶＦＯ１５及びモノステーブル・マルチバイブレータ１７を含むスイッチング信号生成回路１０の機能は、図１に示す変換回路１と同様である。
【００７１】
つまり、変換回路１００は、接続される負荷に応じた出力電力を発生するので、重負荷時に負荷の影響を受けにくい安定した直流電圧を得ることができるとともに、軽負荷時または待機時の無駄な出力電力の発生を回避でき、効率が高い。
【００７２】
［第３の実施の形態］
図４は、本発明を適用した第３の実施の形態に係る変換回路１１０の基本的な構成を示す回路図である。図４に示す変換回路１１０は、上記第２の実施の形態における変換回路１００におけるダイオードＤ１、ダイオードＤ２に代えて、それぞれＦＥＴ２，ＦＥＴ３を使用し、かつ、ＦＥＴ１とこれらＦＥＴ２，ＦＥＴ３のオン／オフ制御用のデッドタイム制御回路１８を設けたものである。従って、図３の変換回路１００と同様に配設される回路素子等については、同符号を付して説明を省略する。
【００７３】
図４に示す変換回路１１０は、図３に示す変換回路１００において、ダイオードＤ１に代えてＦＥＴ２が配設され、ダイオードＤ２に代えてＦＥＴ３が配設される。すなわち、二次側のコイルＬ２１の一端（巻き終わり点）には、コイルＬ２２の一端（巻き始め点）が接続されており、コイルＬ２１の他端（巻き始め点）には、ＦＥＴ２のドレイン端子が接続され、コイルＬ２２の他端（巻き終わり点）には、ＦＥＴ３のドレイン端子が接続される。そして、出力端子１４には、ＦＥＴ２，ＦＥＴ３のソース端子が接続される。
【００７４】
また、ＶＦＯ１５及びモノステーブル・マルチバイブレータ１７を含むスイッチング信号生成回路１０の出力側には、デッドタイム制御回路１８が配設される。
【００７５】
デッドタイム制御回路１８は、スイッチング信号生成回路１０の出力パルス（オン／オフ制御信号）に基づいて、ＦＥＴ１，ＦＥＴ２，及びＦＥＴ３のゲート端子Ｇ１，Ｇ２，及びＧ３にそれぞれ印加される所定のパルス電圧を発生するが、特にデッドタイム制御回路１８は、トランスＴ１の二次側に配設されたＦＥＴ２，及びＦＥＴ３のゲート端子Ｇ２，及びＧ３に印加されるパルス電圧について、ＦＥＴ３がオンのときにＦＥＴ２をオフし、ＦＥＴ３がオフのときにＦＥＴ２をオンするようなタイミングのパルス電圧を発生する。
【００７６】
ところで、一般にスイッチングに用いられるＦＥＴ、例えばパワーＭＯＳ−ＦＥＴは、ドレイン−ソース間の寄生ダイオードを持つことが知られている。このため、ＦＥＴ２，ＦＥＴ３として、図４に示すエンハンスメントモード・ｎチャネルＭＯＳ−ＦＥＴを使用した場合には、ドレイン−ソース間に加えられる電圧の向きによって、ＦＥＴに次のように電流が流れる。
（１）ＦＥＴのドレイン側を正、ソース側を負とする電圧（順方向電圧）を加えた状態において、ゲートに正の電圧が印加されると、ドレインからソースに向かうドレイン電流が流れる。ゲートに正の電圧が印加されないときは、ドレイン電流は遮断されて流れない。
（２）ＦＥＴのドレイン側を負、ソース側を正とする電圧（逆方向電圧）を加えた状態において、ゲートに正の電圧が印加されると、ソースからドレインに向かう電流が流れる。ゲートに正の電圧が印加されないときは、ドレイン−ソース間の寄生ダイオードを通してソースからドレインに向かう方向に電流が流れる。
【００７７】
従って、トランスＴ１の二次側においては、基本的に、ＦＥＴ３がオンされ（後述するように、ＦＥＴ３はドレイン−ソース間に逆方向電圧を印加された状態でオンされる）、ＦＥＴ３、コイルＬ２２、及びコイルＬ３１で構成される電流路を電流が流れるときには、ＦＥＴ２は順方向電圧を印加された状態でオフとされるため、ＦＥＴ２を流れる電流が遮断され、ＦＥＴ２、コイルＬ２１、及びコイルＬ３１で構成される電流路には電流が流れない。これとは逆に、ＦＥＴ２がオンされ（後述するように、ＦＥＴ２もドレイン−ソース間に逆方向電圧を印加された状態でオンされる）、ＦＥＴ２、コイルＬ２１、及びコイルＬ３１で構成される電流路を電流が流れるときには、ＦＥＴ３は順方向電圧を印加された状態でオフとされるため、ＦＥＴ３を流れる電流が遮断され、ＦＥＴ３、コイルＬ２２、及びコイルＬ３１で構成される電流路には電流が流れない。
【００７８】
さらに、デッドタイム制御回路１８は、ＦＥＴ２のゲート端子Ｇ２に印加されるパルス電圧がゼロとなった後、ＦＥＴ２がオンからオフに切り換わるまでに所定のターンオフ時間を必要とするため、このターンオフ時間内にトランスＴ１の一次側のＦＥＴ１がオンとされないよう、ＦＥＴ１をオンさせるタイミングを遅らせたパルス電圧を発生し、当該パルス電圧をＦＥＴ１のゲート端子Ｇ１に出力する。ＦＥＴ２のターンオフ時間が原因でトランスの二次側のＦＥＴ２，ＦＥＴ３が同時にオンとなる事象が発生した状態において、トランスの一次側のＦＥＴ１がオンされると、二次側のコイルＬ２２，Ｌ２１に発生する起電力によってコイルＬ２２，コイルＬ２１、ＦＥＴ２，ＦＥＴ３の経路に過大な電流が流れ、ＦＥＴ２，ＦＥＴ３が破壊されてしまう。そこで、デッドタイム制御回路１８は、ＦＥＴ１をオンさせるタイミングを遅らせることでこれを有効に防止する。
【００７９】
以上のように構成される変換回路１１０は、直流電源１１から供給される直流電圧に基づいて、出力端子１３，１４に接続された負荷Ｌに対して直流電圧を出力する。
次に、変換回路１１０の動作について説明する。
【００８０】
ＦＥＴ１のゲート端子Ｇ１にデッドタイム制御回路１８からパルス電圧が入力され、ＦＥＴ１がオンに切り換えられると、コイルＬ１１に直流電圧が供給される。
【００８１】
これにより、コイルＬ２１においては、コイルＬ１１とコイルＬ２１との巻数比に応じた起電力が生じ、この起電力はコイルＬ２１のＦＥＴ２側が正、コイルＬ３１側が負となる。従ってＦＥＴ２には、そのドレイン側端子を正とする順方向電圧が印加される。ところが、このタイミングではデッドタイム制御回路１８からはＦＥＴ２のゲート端子Ｇ２にオンパルスが印加されないため、ＦＥＴ２はオフ状態であり、ＦＥＴ２のドレインからソースに向かう電流は遮断され、電流が流れない。
一方、コイルＬ２２においては、コイルＬ１１とコイルＬ２２との巻数比に応じた起電力が生じ、この起電力はコイルＬ２２のＦＥＴ３側が負、コイルＬ３１側が正となる。従ってＦＥＴ３には、そのドレイン側端子を負とする逆方向電圧が印加される。このとき、デッドタイム制御回路１８からは、ＦＥＴ３のゲート端子Ｇ３にオンパルスが印加されており、ＦＥＴ３は導通状態にある。従って、ＦＥＴ３からコイルＬ２２を経由してコイルＬ３１に向かう電流が流れる。
このため、コイルＬ３１には、コイルＬ２２に生じた起電力に基づく直流電圧が出力され、この直流電圧はコイルＬ３１及びコンデンサＣ１により平滑されて、出力端子１３から出力される。
【００８２】
その後、ＦＥＴ１がパルス電圧に従いオフに切り換えられると、コイルＬ１１の両端がオープンとなり、コイルＬ１１の自己インダクタンスによる逆起電力（フライバック電圧）が生じる。
【００８３】
この状態で、トランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２１に伝達されてコイルＬ２１の起電力となり、この起電力はコイルＬ２１のＦＥＴ２側が負、コイルＬ３１側が正となる。従ってＦＥＴ２には、そのドレイン側端子を負とする逆方向電圧が印加される。このとき、デッドタイム制御回路１８からは、ＦＥＴ２のゲート端子Ｇ２にオンパルスが印加されてＦＥＴ２はオフからオンに切り換えられており、ＦＥＴ２は導通状態にある。従って、ＦＥＴ２からコイルＬ２１を経由してコイルＬ３１に向かう経路において、電流が流れる。
一方、コイルＬ２２においても、トランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２２に伝達され、コイルＬ２２の起電力となる。この起電力は、コイルＬ２２のＦＥＴ３側が正、コイルＬ３１側が負となる。ところが、このタイミングでは、デッドタイム制御回路１８からＦＥＴ３のゲート端子Ｇ２にオンパルスが印加されないため、ＦＥＴ３はオンからオフに切り換えられており、ＦＥＴ３のドレインからソースに向かう電流は遮断され、電流が流れない。
従って、コイルＬ３１には、コイルＬ２１に生じた起電力に基づく直流電圧が出力され、この直流電圧はコイルＬ３１及びコンデンサＣ１により平滑されて、出力端子１３から出力される。
【００８４】
その後、時間の経過とともにコイルＬ１１のフライバック電圧が低下すると、コイルＬ３１のコイルＬ２１，Ｌ２２側の端子における電位はほぼ０ボルトまで低下し、コイルＬ３１には自己インダクタンスによる逆起電力が生じる。この逆起電力により、コイルＬ２１，Ｌ２２からコイルＬ３１に向かう方向に電流が流れようとする。このとき、コイルＬ２１に接続されたＦＥＴ２は、このコイルＬ３１によって生じる逆起電力により、ドレイン−ソース間に逆方向電圧が印加されている。従って、ゲート端子Ｇ２にオンパルスが印加されている状態でＦＥＴ２は導通状態にあり、ソースからドレインの向きに電流が流れる。コイルＬ２２に接続されたＦＥＴ３も、このコイルＬ３１によって生じる逆起電力により、ドレイン−ソース間に逆方向電圧が印加される。従って、ＦＥＴ３はオフ状態（ゲート端子Ｇ３にオンパルスが印加されていない状態）であっても、ＦＥＴ３の寄生ダイオードを通してソースからドレインの向きに電流が流れる。つまり、ＦＥＴ２からコイルＬ２１を経てコイルＬ３１に至る経路と、ＦＥＴ３からコイルＬ２２を経てコイルＬ３１へ至る経路との両方において、電流が流れる。
このため、出力端子１３から、コイルＬ３１に生じる逆起電力に基づく直流電圧が出力される。
【００８５】
このように、第３の実施の形態における変換回路１１０においては、（１）コイルＬ１１の電圧供給がオンである状態、（２）コイルＬ１１の両端がオープンに切り換えられた状態、（３）さらにコイルＬ１１のフライバック電圧が低減した後の状態、の３つの状態において、出力端子１３から直流電圧が出力される。
そして、（１）の状態ではコイルＬ１１からコイルＬ２２に供給されるエネルギーによる直流電圧が出力され、（２）の状態ではトランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２１に伝達されてコイルＬ２１の起電力となり、この起電力に基づく直流電圧が出力され、（３）の状態ではコイルＬ３１に蓄積されるエネルギーによる直流電圧が出力される。
【００８６】
すなわち、変換回路１１０は、コイルＬ１１によりコイルＬ２１，Ｌ２２に誘起される起電力に加え、コイルＬ３１に蓄積されるエネルギーをも利用して直流電圧を出力するので、損失が極めて少なく、非常に高い効率で電圧変換を行うことが可能である。
【００８７】
［第４の実施の形態］
図５は、本発明を適用した第４の実施の形態に係る変換回路１２０の基本的な構成を示す回路図である。図５に示す変換回路１２０は、上記第２の実施の形態における変換回路１００におけるダイオードＤ２に代えてＦＥＴ３を使用し、かつ、スイッチング信号生成回路１０からのオン／オフ制御信号をＦＥＴ３のゲート端子Ｇ３にも印加することにより、ＦＥＴ３のオン／オフを制御するものである。従って、図３の変換回路１００と同様に配設される回路素子等については、同符号を付して説明を省略する。
【００８８】
図５に示す変換回路１２０は、図３に示す変換回路１００において、ダイオードＤ２に代えてＦＥＴ３が配設される。すなわち、二次側のコイルＬ２１の一端（巻き終わり点）には、コイルＬ２２の一端（巻き始め点）が接続されており、コイルＬ２１の他端（巻き始め点）には、ダイオードＤ１のカソード端子が接続され、コイルＬ２２の他端（巻き終わり点）には、ＦＥＴ３のドレイン端子が接続される。そして、出力端子１４には、ダイオードＤ１のアノード端子とＦＥＴ３のソース端子が接続される。
従って、トランスＴ１の二次側においては、ダイオードＤ１からコイルＬ２１を介してコイルＬ３１に向かう方向の電流が流れるが、それと逆方向に電流は流れない。
【００８９】
また、ＶＦＯ１５及びモノステーブル・マルチバイブレータ１７を含むスイッチング信号生成回路１０は、所定のパルス電圧を発生する。スイッチング信号生成回路１０から出力されるパルス電圧は、変換回路１２０の出力電圧に比例する周期をもつパルス電圧である。そして、パルス電圧は、ＦＥＴ１及びＦＥＴ３のゲート端子Ｇ１，Ｇ３にそれぞれ印加される。
従って、トランスＴ１の一次側に接続されたＦＥＴ１がオンのときは、二次側のＦＥＴ３もオンであり、ＦＥＴ１がオフに切り換えられると、ＦＥＴ３も同時にオフに切り換えられる。このため、ＦＥＴ１がオンのときは、ＦＥＴ３はドレイン−ソース間に逆方向電圧を印加された状態でオンされるため、ＦＥＴ３、コイルＬ２２、及びコイルＬ３１で構成される電流路を電流が流れる。これとは逆に、ＦＥＴ１がオフのときは、ＦＥＴ３は順方向電圧を印加された状態でオフとされるため、ＦＥＴ３を流れる電流が遮断され、ＦＥＴ３、コイルＬ２２、及びコイルＬ３１で構成される電流路には電流が流れない。
【００９０】
以上のように構成される変換回路１２０は、直流電源１１から供給される直流電圧に基づいて、出力端子１３，１４に接続された負荷Ｌに対して直流電圧を出力する。
次に、変換回路１２０の動作について説明する。
【００９１】
ＦＥＴ１のゲート端子Ｇ１にパルス電圧７が入力され、ＦＥＴ１がオンに切り換えられると、コイルＬ１１に直流電圧が供給される。
【００９２】
これにより、コイルＬ２１においては、コイルＬ１１とコイルＬ２１との巻数比に応じた起電力が生じ、この起電力はコイルＬ２１のダイオードＤ１側が正、コイルＬ３１側が負となる。従ってダイオードＤ１には、そのカソード側端子を正とする逆方向電圧が印加されるので、ダイオードＤ１には電流が流れない。
一方、コイルＬ２２においては、コイルＬ１１とコイルＬ２２との巻数比に応じた起電力が生じ、この起電力はコイルＬ２２のＦＥＴ３側が負、コイルＬ３１側が正となる。従ってＦＥＴ３には、そのドレイン側端子を負とする逆方向電圧が印加される。このとき、スイッチング制御回路１０からは、ＦＥＴ３のゲート端子Ｇ３にオンパルスが印加されており、ＦＥＴ３は導通状態にある。従って、ＦＥＴ３からコイルＬ２２を経由してコイルＬ３１に向かう電流が流れる。
このため、コイルＬ３１には、コイルＬ２２に生じた起電力に基づく直流電圧が出力され、この直流電圧はコイルＬ３１及びコンデンサＣ１により平滑されて、出力端子１３から出力される。
【００９３】
その後、ＦＥＴ１がパルス電圧に従いオフに切り換えられると、コイルＬ１１の両端がオープンとなり、コイルＬ１１の自己インダクタンスによる逆起電力（フライバック電圧）が生じる。
【００９４】
この状態で、トランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２１に伝達されてコイルＬ２１の起電力となり、この起電力はコイルＬ２１のダイオードＤ１側が負、コイルＬ３１側が正となる。従ってダイオードＤ１には、そのカソード側端子を負とする順方向電圧が印加されるので、ダイオードＤ１からコイルＬ２１を経由してコイルＬ３１に向かう電流が流れる。
一方、コイルＬ２２においても、トランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２２に伝達され、コイルＬ２２の起電力となる。この起電力は、コイルＬ２２のＦＥＴ３側が正、コイルＬ３１側が負となる。ところが、このタイミングでは、スイッチング制御回路１０からＦＥＴ３のゲート端子Ｇ３にオンパルスが印加されないため、ＦＥＴ３はオンからオフに切り換えられており、ＦＥＴ３のドレインからソースに向かう電流は遮断され、電流が流れない。
従って、コイルＬ３１には、コイルＬ２１に生じた起電力に基づく直流電圧が出力され、この直流電圧はコイルＬ３１及びコンデンサＣ１により平滑されて、出力端子１３から出力される。
【００９５】
その後、時間の経過とともにコイルＬ１１のフライバック電圧が低下すると、コイルＬ３１のコイルＬ２１，Ｌ２２側の端子における電位はほぼ０ボルトまで低下し、コイルＬ３１には自己インダクタンスによる逆起電力が生じる。この逆起電力により、コイルＬ２１コイルＬ３１に向かう方向に電流が流れようとするが、この電流の向きは、ダイオードＤ１の順方向に相当する。従ってダイオードＤ１からコイルＬ２１を経てコイルＬ３１に至る経路において、電流が流れる。一方、コイルＬ２２に接続されたＦＥＴ３は、このコイルＬ３１によって生じる逆起電力により、ドレイン−ソース間に逆方向電圧が印加される。従って、ＦＥＴ３はオフ状態（ゲート端子Ｇ３にオンパルスが印加されていない状態）であっても、ＦＥＴ３の寄生ダイオードを通してソースからドレインの向きに電流が流れる。つまり、ダイオードＤ１からコイルＬ２１を経てコイルＬ３１に至る経路と、ＦＥＴ３からコイルＬ２２を経てコイルＬ３１へ至る経路との両方において、電流が流れる。
このため、出力端子１３から、コイルＬ３１に生じる逆起電力に基づく直流電圧が出力される。
【００９６】
このように、第４の実施の形態における変換回路１２０においても、（１）コイルＬ１１の電圧供給がオンである状態、（２）コイルＬ１１の両端がオープンに切り換えられた状態、（３）さらにコイルＬ１１のフライバック電圧が低減した後の状態、の３つの状態において、出力端子１３から直流電圧が出力される。
そして、（１）の状態ではコイルＬ１１からコイルＬ２２に供給されるエネルギーによる直流電圧が出力され、（２）の状態ではトランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２１に伝達されてコイルＬ２１の起電力となり、この起電力に基づく直流電圧が出力され、（３）の状態ではコイルＬ３１に蓄積されるエネルギーによる直流電圧が出力される。
【００９７】
すなわち、変換回路１２０は、コイルＬ１１によりコイルＬ２１，Ｌ２２に誘起される起電力に加え、コイルＬ３１に蓄積されるエネルギーをも利用して直流電圧を出力するので、損失が極めて少なく、非常に高い効率で電圧変換を行うことが可能である。
【００９８】
第４の実施の形態における変換回路１２０においては、第３の実施の形態の変換回路１１０で必要とされるデッドタイム制御回路１８は不要である。変換回路１２０においては、上記のとおり、トランスＴ１の一次側に接続されたＦＥＴ１のゲート端子Ｇ１にパルス電圧が入力され、ＦＥＴ１がオンに切り換えられると、コイルＬ１１とコイルＬ２２との巻数比に応じた電圧の、コイルＬ２１のダイオードＤ１側を正とする起電力が発生するが、このときダイオードＤ１は逆方向電圧が印加されることになるので、ダイオードＤ１には電流が流れない。従って、変換回路１２０において、トランスの一次側のＦＥＴ１がオンされても、二次側のコイルＬ２２，Ｌ２１に発生する起電力によってコイルＬ２２，コイルＬ２１、ダイオードＤ１，ＦＥＴ３の経路に電流が流れることはないため、第３の実施の形態の変換回路１１０のようにＦＥＴ３のターンオフ時間を考慮してＦＥＴ１をオンさせるタイミングを遅らせる必要がないからである。
つまり、変換回路１２０によれば、少ない部品点数で安価な高効率の変換回路を構成することができる。
【００９９】
次に、変換回路１２０に関し、トランスＴ１の二次側のＦＥＴ３が完全にオフに切り換えられるまでのターンオフ時間の動作を考察する。既に説明したように、ＦＥＴ１がパルス電圧に従いオフに切り換えられ、このタイミングで、ＦＥＴ３もオンからオフに切り換えられているはずである。しかしながら、実際にはＦＥＴの特性にばらつきがあり、ＦＥＴ１とＦＥＴ３の両者が全く同じタイミングで完全にオフに切り換えられるとは限らないため、ＦＥＴ３の特性により、ＦＥＴ３が完全にオフに切り換えられるまでのターンオフ時間に遅延が発生する場合がある。この遅延したターンオフ時間の期間中、トランスＴ１の一次側ではエネルギーの供給がされないために、トランスＴ１の磁気回路に蓄積されるエネルギーが減ろうとするが、ダイオードＤ１、二次側のコイルＬ２１、コイルＬ２２、及びＦＥＴ３の経路に、ダイオードＤ１の順方向に相当する向きの電流が流れることにより、トランスＴ１の磁気回路に蓄積されるエネルギーは、消耗されることなく保存される。その後、ＦＥＴ３が完全にオフに切り換わると、トランスＴ１の磁気回路に蓄積されるエネルギーがコイルＬ２１に伝達されてコイルＬ２１の起電力となり、ダイオードＤ１からコイルＬ２１を経由してコイルＬ３１に向かう電流が流れ始め、コイルＬ３１には、コイルＬ２１に生じた起電力に基づく直流電圧が出力される。
つまり、ＦＥＴ３のターンオフ時間により、実際上ＦＥＴ３のオンからオフの切り換えに遅延が生じても、その間に、トランスＴ１の磁気回路に蓄積されるエネルギーが消耗されることがないため、エネルギーの利用効率がよいという利点がある。
【０１００】
次に、ＦＥＴ３の遅延したターンオフ時間中に、ダイオードＤ１、二次側のコイルＬ２１、コイルＬ２２、及びＦＥＴ３の経路に、ダイオードＤ１の順方向に相当する向きの電流が流れるときのコイルＬ３１の役割について考察する。この電流が流れるときには、二次側のコイルＬ２１とコイルＬ２２は実際上短絡状態にあり、コイルＬ２１とコイルＬ２２の接続点の電圧は０ボルトである。従って、コンデンサＣ１からコイルＬ３１を経てこの接続点に向かう方向に電流が流れる可能性が考えられる。ところが、ＦＥＴ３がターンオフされる直前の、ＦＥＴ３がオンされている状態では、コイルＬ３１にはコイルＬ２２からコイルＬ３１に向かう方向に強制的に電流が流れているため、この電流が減ろうしてもコイルＬ３１に逆起電力が生じる。通常、コイルＬ３１のこの逆起電力の作用は、ＦＥＴ３のターンオフ時間よりも十分長い時間持続するため、結果的にコンデンサＣ１からコイルＬ３１を経てこの接続点に向かう方向に電流は流れない。
【０１０１】
なお、変換回路１２０において、ダイオードＤ１に代えてＦＥＴとし、ＦＥＴ３に代えてダイオードを使用した回路構成、すなわち、変換回路１２０において丁度ダイオードＤ１とＦＥＴ３とを入れ替えた回路構成とすることはできない。その理由は、第１に、ＦＥＴのターンオフ時間が原因でトランスの二次側のＦＥＴとダイオードが同時にオンとなる事象が発生した状態において、トランスの一次側のＦＥＴ１がオンされると、二次側のコイルＬ２２，Ｌ２１に発生する起電力によってコイルＬ２２，コイルＬ２１、ＦＥＴ、ダイオードの経路に過大な電流が流れ、ＦＥＴが破壊されてしまうからである。第２に、ダイオードＤ１に代えてＦＥＴを使用すると、コイルＬ１１のフライバック電圧が低減した後の状態の動作において、コイルＬ３１に蓄積されるエネルギーが減少したときにＦＥＴが完全にオフに切り換わらない状態が続くと、この間に、コンデンサＣ１に蓄積されたエネルギーが、コイルＬ３１、コイルＬ２１、ＦＥＴ、及びコンデンサＣ１を経る電流路を通じて失われてしまうからである。第３に、スイッチング制御回路１０の作用により、出力電圧が高いために（軽負荷時あるいは待機時）ＦＥＴ１のゲート端子Ｇ１に入力されパルス電圧７の周期が長くなると、ターンオフ時間の期間中に、上記と同様の電流路を通じて、コンデンサＣ１に蓄積されたエネルギーが失われる不都合があるからである。
【０１０２】
図６は、本第２の実施の形態における変換回路１００の動作を示す図表である。
図６中の波形は、変換回路１００を動作させた場合の各部における電圧値又は電流値の変化を示す。なお、図６中の横軸は時間の経過を示し、縦軸は電圧値若しくは電流値を示す。
【０１０３】
図６において、チャンネルＣＨ１〜３はいずれも電圧値を示す波形である。チャンネルＣＨ１は、図３中に「ＣＨ１」として示すように、ダイオードＤ１のカソード側端子における電圧値を示し、同様に、チャンネルＣＨ２はコイルＬ３１のコイルＬ２１，Ｌ２２側端子における電圧値を示す。チャンネルＣＨ３はダイオードＤ２のカソード側端子における電圧値を示す。
【０１０４】
また、図６において、チャンネルＣＨ５〜７は電流値を示す波形である。チャンネルＣＨ５は、図３中に「ＣＨ５」と示すように、ダイオードＤ１のカソード側端子において測定した電流値を示し、同様に、チャンネルＣＨ６はコイルＬ３１のコイルＬ２１，Ｌ２２側端子において測定した電流値を示す。チャンネルＣＨ７はダイオードＤ２のカソード側端子において測定した電流値を示す。
【０１０５】
図６中、時刻Ｚ１、Ｚ４，Ｚ７においてはＦＥＴ１（図３）がオフからオンに切り換えられ、時刻Ｚ２，Ｚ５，Ｚ８においてはＦＥＴ１がオンからオフに切り換えられる。また、時刻Ｚ３，Ｚ６は、コイルＬ１１におけるフライバック電圧が所定のレベルまで低下した時点である。
【０１０６】
図６の時刻Ｚ１において、変換回路１００（図３）のＦＥＴ１がオンに切り換えられると、コイルＬ１１の直流電源１１側が正、ＦＥＴ１側が負となり、コイルＬ１１には、所定の電流が流れる。このとき、ＦＥＴ１のドレイン端子とコイルＬ１１との接続点における電圧値は０ボルトである。
ここで、コイルＬ２１に生じる起電力により、コイルＬ２１のダイオードＤ１側（チャンネルＣＨ１）の電圧値が上昇し、ダイオードＤ１は逆バイアスされて電流が流れない（チャンネルＣＨ５）。
一方、コイルＬ２２においては、コイルＬ３１側を正、ダイオードＤ２側を負とする起電力が生じるので、ダイオードＤ２が順方向バイアスされ、ダイオードＤ２からコイルＬ２２に向かって電流が流れる（チャンネルＣＨ７）。ダイオードＤ２側の電圧（チャンネルＣＨ３）は０．６ボルト（ダイオードの残留電圧）、コイルＬ３１側の電圧（チャンネルＣＨ２）は一次側のコイルＬ１１と二次側のコイルＬ２２との巻数比の電圧が出力される。
なお、コイルＬ２１には電流が流れないので、一次側のコイルＬ１１のエネルギーは全てコイルＬ２２に供給される。
【０１０７】
次に、時刻Ｚ２において、ＦＥＴ１がオフに切り換えられ、コイルＬ１１に流れる電流が遮断されると、コイルＬ１１に逆起電力（フライバック電圧）が生じる。このフライバック電圧は、コイルＬ１１のＦＥＴ１側が正となる。
このフライバック電圧により、コイルＬ２１にダイオードＤ１側を負とする相互誘導電圧（チャンネルＣＨ１）が生じ、ダイオードＤ１が順方向バイアスされて、ダイオードＤ１からコイルＬ２１に向かって電流が流れ（チャンネルＣＨ５）、この電流はコイルＬ３１を経由して出力端子１３から出力される（チャンネルＣＨ６）。
一方、コイルＬ２２においては、フライバック電圧によりダイオードＤ２側を正とする電圧（チャンネルＣＨ３）が生じ、ダイオードＤ２には逆方向電圧が印加されるので、電流が流れない（チャンネルＣＨ７）。
【０１０８】
コイルＬ１１におけるフライバック電圧は時間の経過とともに低下し、時刻Ｚ３においてほぼ消失する。この時点で、コイルＬ３１のコイルＬ２１，Ｌ２２側における電圧値が低下することにより（チャンネルＣＨ２）、コイルＬ３１に逆起電力が発生する。
そして、コイルＬ３１の逆起電力により、ダイオードＤ１からコイルＬ２１を経由してコイルＬ３１に向かう電流が流れ（チャンネルＣＨ５）、さらに、ＦＥＴ３からコイルＬ２２を経由してコイルＬ３１に向かう電流が流れ（チャンネルＣＨ７）、これらを合わせた電流がコイルＬ３１に流れる（チャンネルＣＨ６）。
【０１０９】
このように、変換回路１２０においては、上述した通り、（１）コイルＬ１１の電圧供給がオンである状態（時刻Ｚ１〜時刻Ｚ２）、（２）コイルＬ１１の両端がオープンに切り換えられた状態（時刻Ｚ２〜時刻Ｚ３）、（３）さらにコイルＬ１１のフライバック電圧がほぼ消失した後の状態（時刻Ｚ３〜）、の３つの状態において、コイルＬ３１を流れる電流路が形成され、出力端子１３から直流電圧が出力される。
【０１１０】
そして、コイルＬ３１における逆起電力が低下した時点、すなわち図６中の時刻Ｚ４において、再びＦＥＴ１をオンに切り換えることにより、上記の動作が繰り返され、出力端子１３から継続して直流電圧が出力される。
【０１１１】
図７は、変換回路１００を用いたスイッチング電源装置を製作し、その効率を測定した測定結果を示す図表である。このスイッチング電源装置は、変換回路１００（図３）の直流電源１１として、１００ボルトの交流電源を全波整流して得られる１００ボルトの直流電圧を印加し、ＲＣＣ（Ringing Choke Converter）を用いてトランスＴ１をドライブする構成とした。
【０１１２】
図７の横軸は、出力電圧を５ボルトとした場合の出力電力（単位Ｗ：ワット）を示し、縦軸は、変換効率（単位％）及び入力電力（単位Ｗ）を示す。
図７中、（１）は変換回路１００を用いたスイッチング電源装置の効率を示し、（２）は従来のスイッチング電源装置の効率を示し、（３）は変換回路１００を用いたスイッチング電源装置に対する入力電力を示し、（４）は従来のスイッチング電源装置に対する入力電力を示す。
【０１１３】
図７中（２）及び（４）に示すように、従来のスイッチング電源装置は、全般的に効率が７０％以下に留まっており、特に低出力時の効率が著しく低い。例えば、１Ｗの出力電力を得るために８Ｗ近い入力電力を必要としている。また、出力がゼロの場合も入力電力はゼロにならず、これはいわゆる「待機電力」が大きいことを示している。
これに対し、図７中に（１）及び（３）で示すように、変換回路１００を利用したスイッチング電源装置は、出力電力が１Ｗ程度の状態で既に８０％を超える効率を実現しており、変換効率は極めて高く、かつ、出力電力が変化しても安定した効率を維持している。
さらに、変換回路１００を利用したスイッチング電源装置は、出力電力がゼロの場合の入力電力がほぼゼロに等しい。このため、いわゆる待機電力の消費は殆ど無視できるレベルであって、無駄な電力消費をほぼ完全に排除できている。
【０１１４】
このように、変換回路１００は、極めて効率の高い電圧変換動作をなすものであって、例えばスイッチング電源に用いれば、低出力時においても高い効率を実現できる。
また、効率が高く損失が低いので、発熱の問題が殆ど無いことが容易に予想され、極めて有用性に富む電圧変換回路を実現できる。
【０１１５】
なお、上記第１〜第４の実施の形態において、変換回路１，１００，１１０，１２０における直流電源１１の具体的な形態は任意であって、バッテリやスイッチング電源装置を用いても良いし、或いは、交流電源を整流して直流電圧を供給する回路を直流電源１１として用いることも可能であり、いずれの場合であっても同様の効果が得られる。
特に、直流電源１１として、交流電源を整流して直流電圧を供給する回路（ダイオードブリッジ回路等）を用いた場合、変換回路１，１００，１１０，１２０は、直流電源回路の一構成回路として利用することができる。直流電源回路は、家庭用交流電源に接続される電化製品、電子機器の多くに搭載されており、これら電化製品、電子機器に本発明の変換回路１を適用すれば、極めて有用である。
【０１１６】
さらに、上記第１、第２の実施の形態において、変換回路１，１００に配される各ダイオードを、極性を逆向きにして取り付けることも勿論可能であり、この場合、出力される直流電圧の極性が逆になるだけで、上記第１、第２の実施の形態と同様の効果が得られる。
【０１１７】
また、変換回路１，１００，１１０，１２０の具体的構成についても特に限定はなく、変換回路１，１００，１１０，１２０の一部または全部を等価回路により置換することも勿論可能である。例えば、変換回路１，１００，１１０，１２０に含まれるダイオードを、整流機能を有する回路に置き換えること、及び／または変換回路１，１００，１１０，１２０に含まれるＦＥＴを、外部入力信号によりオン／オフ制御可能なスイッチング機能を有する回路に置き換えることも可能であり、その他の細部構成についても、適宜変更可能であることは勿論である。
【産業上の利用可能性】
【０１１８】
本発明の電圧変換回路は、単に直流電圧を変換する機器に適用可能であるのみならず、例えば、本発明の電圧変換回路の入力段（図１、図３、図４及び図５中の直流電源１１）に、交流電圧を整流する整流回路を接続すれば、交流電圧から所望の直流電圧を出力する電源回路（例えば、スイッチング電源回路）として利用できる。このように、本発明の電圧変換回路は、直流電圧の電圧変換を要する全ての回路及び当該回路を搭載する機器に適用可能である。
【図面の簡単な説明】
【０１１９】
【図１】本発明を適用した第１の実施の形態における変換回路１の構成を示す回路図である。
【図２】図１に示す変換回路１におけるスイッチング信号生成回路１０の構成を示す回路図である。
【図３】本発明を適用した第２の実施の形態における変換回路１００の構成を示す回路図である。
【図４】本発明を適用した第３の実施の形態における変換回路１１０の構成を示す回路図である。
【図５】本発明を適用した第４の実施の形態における変換回路１２０の構成を示す回路図である。
【図６】図３に示す変換回路１００の動作状態を示す図表である。
【図７】図３に示す変換回路１００の変換効率を示す図表である。
【図８】従来の電圧変換回路の例を示す回路図である。
【図９】従来の電圧変換回路の例を示す回路図である。
【図１０】従来の電圧変換回路の例を示す回路図である。
【図１１】従来の電圧変換回路の例を示す回路図である。
【符号の説明】
【０１２０】
１，１００，１１０，１２０  変換回路
１０  スイッチング信号生成回路
１１  直流電源
１３，１４  出力端子
１５  ＶＦＯ
１６  微分回路
１７  モノステーブル・マルチバイブレータ
１８  デッドタイム制御回路
ＦＥＴ１，ＦＥＴ２，ＦＥＴ３  ＦＥＴ
Ｃ１  コンデンサ
Ｄ１，Ｄ２  ダイオード
Ｌ１１，Ｌ２１，Ｌ２２，Ｌ３１  コイル
Ｔ１  トランス
【図１】
2006115598.tif 000003
【図２】
2006115598.tif 000004
【図３】
2006115598.tif 000005
【図４】
2006115598.tif 000006
【図５】
2006115598.tif 000007
【図６】
2006115598.tif 000008
【図７】
2006115598.tif 000009
【図８】
2006115598.tif 000010
【図９】
2006115598.tif 000011
【図１０】
2006115598.tif 000012
【図１１】
2006115598.tif 000013