(57)【要約】【課題】機械的ストレスを抑制して放熱性を向上させる半導体レーザ素子を提供する。【解決手段】活性層５の上の第１クラッド層６と、第１クラッド層６上に配置された、第２クラッド層８ａを含むリッジと、第１クラッド層６の上でリッジ１１を挟んで対向する一対の電流阻止層１２ａ、１２ｂと、リッジ１１と離間して一対の電流阻止層１２ａ、１２ｂ上にそれぞれ配置された金属のダミーリッジ１３ａ、１３ｂとを備える。【選択図】図１
2006080275.tif 000002
【特許請求の範囲】
【請求項１】
活性層の上の第１クラッド層と、
前記第１クラッド層上に配置された、第２クラッド層を含むリッジと、
前記第１クラッド層の上で前記リッジを挟んで対向する一対の電流阻止層と、
前記リッジと離間して前記一対の電流阻止層上にそれぞれ配置された金属のダミーリッジ
とを備えることを特徴とする半導体レーザ素子。
【請求項２】
前記ダミーリッジの表面が、前記リッジの表面に比べて高いことを特徴とする請求項１に記載の半導体レーザ素子。
【請求項３】
前記リッジと前記ダミーリッジの間に平坦化膜が設けられたことを特徴とする請求項１又は２に記載の半導体レーザ素子。
【請求項４】
活性層の上の第１クラッド層と、
前記第１クラッド層上に配置された、第２クラッド層を含むリッジと、
前記第１クラッド層の上で前記リッジを挟んで対向する一対の電流阻止層と、
前記リッジと離間して前記一対の電流阻止層上にそれぞれ配置された絶縁膜のダミーリッジ
とを備えることを特徴とする半導体レーザ素子。
【請求項５】
前記ダミーリッジの表面が、前記リッジの表面に比べて高いことを特徴とする請求項４に記載の半導体レーザ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子に関し、特にリッジ構造を有する半導体レーザダイオードに関する。
【背景技術】
【０００２】
書き込み可能なコンパクトディスク（ＣＤ−Ｒ）や書き込み可能なデジタル多用途ディスク（ＤＶＤ−Ｒ）等に用いられる高出力のリッジ型レーザダイオード（ＬＤ）等の高出力半導体レーザ素子には、−１０℃〜＋７０℃程度での動作保障が要求される。高出力動作時では、レーザ発振の電流密度が高く、活性層を含む動作層の発熱が大きい。ＬＤの活性層は、リッジ表面の近傍に設けられている。動作層での良好な放熱性を確保する目的で、リッジ側をパッケージ台座にマウントするフェースダウン実装が一般的である。
【０００３】
従来のＬＤでは、ｐ型クラッド層を含むｐ型半導体のリッジ上部にｐ型半導体のコンタクト層が形成されている。リッジの両側の領域には、反対導電型であるｎ型半導体や絶縁膜等の電流阻止層が設けられている。一般に、電流阻止層の厚さは、リッジの高さより薄い。したがって、リッジのコンタクト層表面に設けられた電極をパッケージ台座にマウントする際に、機械的ストレスがリッジに集中する。そのため、ストレスによる特性変動や機械的損傷が生じてしまうという問題がある。
【０００４】
マウント時の機械的ストレスを抑制するため、リッジの形成時にリッジと同じ半導体層を有するダミーリッジを設けているものがある（例えば、特許文献１参照。）。特許文献１では、ダミーリッジの表面全体及びダミーリッジとリッジとの間の領域に、リッジ及びダミーリッジと反対導電型半導体の電流阻止層を設けて、ダミーリッジにリーク電流が流れるのを防止している。また、リッジ及びダミーリッジを選択成長により形成しているものもある。(例えば、特許文献２参照。）。
【０００５】
一般に、ＬＤに使用される化合物半導体等のウェットエッチングや結晶成長には、エッチング速度や成長速度の異方性がある。特許文献１では、リッジ及びダミーリッジは、ｐ型成長層をウェットエッチングして形成されている。ダミーリッジの側壁は、エッチング速度の遅い不活性な結晶面が露出される。ウェットエッチングで露出される不活性な結晶面では、成長速度も小さい。したがって、電流阻止層をダミーリッジの全体に均一に成長させることは困難である。ＬＤの高出力動作時において、ダミーリッジに流れるリーク電流を抑制することは困難である。
【０００６】
また、選択成長には、露出表面積比によって成長速度が変化するローディング効果がある。特許文献２では、リッジの厚さや組成等を制御するために、リッジの近傍に所望の面積の表面を露出させて、リッジと共にダミーリッジを形成している。しかし、リッジを選択成長させる表面には、選択成長マスク形成等の製造工程により不純物汚染や結晶欠陥等が導入されてしまう。選択成長表面は、活性層の近傍に位置している。選択成長により取り込まれる不純物や結晶欠陥はＬＤの発光特性を劣化させてしまう。
【０００７】
このように、従来技術による半導体レーザ素子では、リッジの機械的ストレスを抑制して放熱性を向上させることはできるが、リーク電流を抑制して高出力の発光特性を実現することは困難である。
【特許文献１】特開平１０−３２６９３５号公報（第３−４頁、第１図）
【特許文献２】特開２００２−２２３０３９号公報（（第４−６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、機械的ストレスを抑制して放熱性を向上させることができ、且つ、リーク電流を抑制して高出力の発光特性を実現する半導体レーザ素子を提供する。
【課題を解決するための手段】
【０００９】
本発明の第１の態様によれば、（イ）活性層の上の第１クラッド層と、（ロ）第１クラッド層上に配置された、第２クラッド層を含むリッジと、（ハ）第１クラッド層の上でリッジを挟んで対向する一対の電流阻止層と、（ニ）リッジと離間して一対の電流阻止層上にそれぞれ配置された金属のダミーリッジとを備える半導体レーザ素子が提供される。
【００１０】
本発明の第２の態様によれば、（イ）活性層の上の第１クラッド層と、（ロ）第１クラッド層上に配置された、第２クラッド層を含むリッジと、（ハ）第１クラッド層の上でリッジを挟んで対向する一対の電流阻止層と、（ニ）リッジと離間して一対の電流阻止層上にそれぞれ配置された絶縁膜のダミーリッジとを備える半導体レーザ素子が提供される。
【発明の効果】
【００１１】
本発明によれば、機械的ストレスを抑制して放熱性を向上させることができ、且つ、リーク電流を抑制して高出力の発光特性を実現する半導体レーザ素子を提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１３】
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体レーザ素子は、図１に示すように、ｎ型（第１導電型）クラッド層４上の活性層５の上に設けられたｐ型（第２導電型）第１クラッド層６上に配置されたｐ型第２クラッド層８ａを含むリッジ１１と、リッジ１１と離間してリッジ１１を挟んで対向し、ｐ型第１クラッド層６上に設けられたｎ型の電流阻止層１２ａ、１２ｂ上に配置された金属のダミーリッジ１３ａ、１３ｂとを備える。なお、第１導電型と第２導電型とは互いに反対導電型である。すなわち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下の説明では、便宜上、ｎ型を第１導電型、ｐ型を第２導電型としているが、ｐ型を第１導電型、ｎ型を第２導電型としても良いことは勿論である。また、説明では、半導体レーザ素子として、インジウムガリウムアルミニウム燐（ＩｎＧａＡｌＰ）系III−V族混晶による発光波長が６５０ｎｍ帯の赤色ＬＤを用いているが、限定されない。
【００１４】
ｎ型クラッド層４は、基板１上のバッファ層２の表面に設けられている。活性層５は、発光層である。例えば、ｎ型クラッド層４は、厚さが１．２μｍのＩｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐである。バッファ層２は、厚さが０．５μｍのｎ型ＧａＡｓである。基板１は、厚さが１００μｍのＧａＡｓである。ｐ型第１クラッド層６は、厚さが０．２μｍのＩｎ0.5(Ｇａ0.3Ａｌ0.7)0.5Ｐである。活性層５は、ノンドープＩｎ（ＧａＡｌ）Ｐ／ノンドープＩｎＧａＰの多重量子井戸（ＭＱＷ）構造である。
【００１５】
リッジ１１は、ｐ型第２クラッド層８ａ、低抵抗層９ａ、及びコンタクト層１０ａを備えている。ｐ型第２クラッド層８ａは、ｐ型第１クラッド層６上のエッチング停止層７の表面に設けられている。例えば、エッチング停止層７は、厚さが０．０１μｍのｐ型ＩｎＧａＰである。ｐ型第２クラッド層８ａは、厚さが０．９μｍのＩｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐである。低抵抗層９ａは、厚さが０．１μｍのｐ型ＩｎＧａＰである。コンタクト層１０ａは、厚さが０．１μｍのｐ型ＧａＡｓである。
【００１６】
ダミーリッジ１３ａ、１３ｂの表面は、リッジ１１の表面より高さの差ΔＨｒ、例えば０．３μｍ高くされている。ダミーリッジ１３ａ、１３ｂは、例えば、厚さが１．３μｍの金（Ａｕ）等の金属である。電流阻止層１２ａ、１２ｂは、厚さが０．１μｍのｎ型ＧａＡｓである。電流阻止層１２ａ、１２ｂとｐ型第１クラッド層６とのそれぞれのｐｎ接合により、ダミーリッジ１３ａ、１３ｂとｐ型第１クラッド層６との間が電気的に絶縁されている。
【００１７】
リッジ１１とダミーリッジ１３ａ、１３ｂのそれぞれとの間には、例えば厚さが１μｍのシリコン酸化（ＳｉＯ2）膜等の平坦化膜１４ａ、１４ｂが設けられている。第１の電極１５が、リッジ１１の表面から、平坦化膜１４ａ、１４ｂを介してダミーリッジ１３ａ、１３ｂの表面の一部に延在して設けてある。第１の電極１５のリッジ１１の直上の表面の高さはダミーリッジ１３ａ、１３ｂの直上の表面より、差ΔＨｒとほぼ同じ高さの差ΔＨｅだけ低くされている。第１の電極１５は、Ａｕを含むｐ型オーミック金属である。また、基板１の裏面には、Ａｕを含むｎ型オーミック金属の第２の電極１６が設けられている。
【００１８】
第１の実施の形態では、第１の電極１５のリッジ１１に対応する表面が、ダミーリッジ１３ａ、１３ｂに対応する表面よりも差ΔＨｅだけ低くされている。したがって、第１の電極１５側をパッケージ台座にマウントするフェースダウン実装の際の機械的ストレスは、ダミーリッジ１３ａ、１３ｂに分散される。リッジ１１では、機械的ストレスが緩和されるため、活性層を含むレーザ発振動作層の結晶性の劣化が抑制される。なお、第１の実施の形態では、差ΔＨｅは、差ΔＨｒと同程度であり、約０．３μｍとなっている。しかし、差ΔＨｅは、０〜１μｍ、好ましくは０〜０．６μｍの範囲であれば、同様の効果が得られる。
【００１９】
フェースダウン実装により、リッジ１１の放熱性が向上する。ダミーリッジ１３ａ、１３ｂは熱伝導度の大きい金属であるので、放熱性を更に向上させることができる。また、ダミーリッジ１３ａ、１３ｂは、電流阻止層１２ａ、１２ｂの表面に設けられているので、ダミーリッジ１３ａ、１３ｂを介してのリーク電流を抑制することが可能となる。
【００２０】
次に、第１の実施の形態に係る半導体レーザ素子の製造方法を、図２〜図８の工程断面図を用いて説明する。
【００２１】
（イ）図２に示すように、基板１の上に、分子ビームエピタキシャル成長（ＭＢＥ）、有機金属化学気相成長（ＭＯＣＶＤ）、及び液相エピタキシャル成長（ＬＰＥ）等の結晶成長法により、複数の成長層を含む半導体層２０が形成される。例えば、２５０μｍ厚のｎ型ＧａＡｓ等の基板１の表面に、まず、０．５μｍ厚のｎ型ＧａＡｓのバッファ層２が成長される。そして、１．２μｍ厚のｎ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐのｎ型クラッド層４、ノンドープＩｎ（ＧａＡｌ）Ｐ／ノンドープＩｎＧａＰのＭＱＷ構造の活性層５が成長される。その後、０．２μｍ厚のｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐのｐ型第１クラッド層６、０．０１μｍ厚のｐ型ＩｎＧａＰのエッチング停止層７、０．９μｍ厚のｐ型Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐのｐ型第２クラッド層８、０．１μｍ厚のｐ型ＩｎＧａＰの低抵抗層９、及び０．１μｍ厚のｐ型ＧａＡｓのコンタクト層１０を成長する。
【００２２】
（ロ）コンタクト層１０の表面に、ＣＶＤ法等により、例えば０．２μｍ厚のＳｉＯ2等の絶縁膜が堆積される。フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）法等により絶縁膜を選択的に除去し、図３に示すように、第１の絶縁膜パターン２２が形成される。第１の絶縁膜パターン２２をマスクとして、ＲＩＥ法によりコンタクト層１０の表面から約１μｍの深さで垂直加工を行う。その結果、図４に示すように、側壁が垂直なコンタクト層１０ａ、低抵抗層９ａ、及びｐ型第２クラッド層８ａを有するリッジ１１が形成される。第１の絶縁膜パターン２２でマスクされない領域のｐ型第２クラッド層８は、エッチング停止層７から約０．１μｍの厚さで残されている。第１の絶縁膜パターン２２を残したまま、ＣＶＤ法等により、０．５μｍ厚のＳｉＯ2等の絶縁膜が堆積される。堆積した絶縁膜をＲＩＥ法等によりエッチバックして、図５に示すように、リッジ１１の表面及び側壁にそれぞれ絶縁膜を選択的に残し、第２の絶縁膜パターン２４が形成される。第２の絶縁膜パターン２４をマスクとして、ウェットエッチング法により、図５に示すように、リッジ１１周辺のｐ型第２クラッド層８が約０．９μｍの深さ及びエッチング停止層７が除去される。
【００２３】
（ハ）露出したｐ型第１クラッド層６の表面にｎ型ＧａＡｓが０．１μｍの厚さで再成長される。フォトリソグラフィ及びエッチング技術により、ｎ型ＧａＡｓを選択的に除去して、図６に示すように、リッジ１１と離間させて電流阻止層１２ａ、１２ｂが形成される。スピンオングラス（ＳＯＧ）等を回転塗布して、１．５μｍ厚の絶縁膜が堆積される。フォトリソグラフィ及びＲＩＥ法等により、ｐ型第１クラッド層６の表面が露出しないように電流阻止層１２ａ、１２ｂ上の絶縁膜を選択的に除去し、図６に示すように、平坦化膜１４が形成される。
【００２４】
（ニ）露出した電流阻止層１２ａ、１２ｂ及び平坦化膜１４の表面に、蒸着等によりＡｕを含む金属の導電下地層が堆積される。フォトリソグラフィにより、平坦化膜１４の表面に選択的にレジストマスクが形成され、露出した電流阻止層１２ａ、１２ｂの表面にＡｕ等の金属が約１．３μｍの厚さで選択的にメッキされる。レジストマスク及び導電下地層を除去して、図７に示すように、電流阻止層１２ａ、１２ｂの上にダミーリッジ１３ａ、１３ｂが形成される。
【００２５】
（ホ）リッジ１１のコンタクト層１０ａの表面が露出するように平坦化膜１４をエッチバックして、図８に示すように、リッジ１１及びダミーリッジ１３ａ、１３ｂの間に、約１μｍ厚の平坦化膜１４ａ、１４ｂが形成される。リフトオフ技術等を用いて、Ａｕを含むｐ型オーミック金属を蒸着して、リッジ１１の表面から平坦化膜１４ａ、１４ｂを介してダミーリッジ１３ａ、１３ｂの表面の一部に延在する第１の電極１５が形成される。
【００２６】
（ヘ）次に、基板１の裏面を研磨して約１００μｍの厚さにした後に、Ａｕを含むｎ型オーミック金属を基板１の裏面に蒸着して、図１に示したように、第２の電極１６が形成される。第１及び第２の電極１５、１６では、アルゴン（Ａｒ）雰囲気中で４５０℃、１５分の熱処理によりオーミック接触が得られる。その後、基板１は、矩形状に劈開され、図１に示した半導体レーザ素子が製造される。
【００２７】
第１の実施形態では、電流阻止層１２ａ、１２ｂのｎ型ＧａＡｓは、ｐ型第１クラッド層６の平坦な表面に成長される。したがって、電流阻止層１２ａ、１２ｂが所望の厚さに精度よく均一に制御されるため、ダミーリッジ１３ａ、１３ｂを介して流れるリーク電流を抑制することが可能となる。また、ダミーリッジ１３ａ、１３ｂは、選択メッキにより精度よく厚さの制御ができる。第１の電極１５は、蒸着により形成されるため、第１の電極１５の表面のリッジ１１及びダミーリッジ１３ａ、１３ｂに対応する領域の高さの差ΔＨｅは、リッジ１１とダミーリッジ１３ａ、１３ｂとの高さの差ΔＨｒとほぼ同様となる。したがって、第１の電極１５のリッジ１１に対応する領域を、ダミーリッジ１３ａ、１３ｂに対応する領域より差ΔＨｅだけ低くすることができ、フェースダウン実装でリッジ１１に与えられる機械的ストレスを抑制することが可能となる。フェースダウン実装により、リッジ１１の放熱性が向上するうえに、ダミーリッジ１３ａ、１３ｂは熱伝導度の大きい金属であるので、放熱性を更に向上させることが可能となる。
【００２８】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体レーザ素子には、図９に示すように、基板１上の半導体層２０に設けられたリッジ１１と離間したダミーリッジ１３ａ、１３ｂが、リッジ１１を挟んで対向して設けられている。ダミーリッジ１３ａ、１３ｂは、半導体層２０の表面に設けられた電流阻止層１１２ａ、１１２ｂ上に配置されている。ダミーリッジ１３ａ、１３ｂ及び電流阻止層１１２ａ、１１２ｂの間にはそれぞれ、第１の導電下地層３０ａ、３０ｂが設けられている。電流阻止層１１２ａ、１１２ｂ及び第１の導電下地層３０ａ、３０ｂは、リッジ１１の側壁まで延在している。第１の電極１５ａが第２の導電下地層３４を挟んで、リッジ１１の表面からダミーリッジ１３ａ、１３ｂの表面の一部に延在して設けてある。なお、第２の実施の形態の説明に用いる半導体層２０は、第１の実施の形態と同様であるので、重複する説明は、省略する。
【００２９】
例えば、電流阻止層１１２ａ、１１２ｂは、厚さが０．３μｍのＳｉＯ2等の絶縁膜である。ダミーリッジ１３ａ、１３ｂは、例えば、厚さが１μｍのＡｕ等の金属である。第１の導電下地層３０ａ、３０ｂは、Ａｕを含む金属である。第２の導電下地層３４は、Ａｕを含む金属である。第１の電極１５ａは、Ａｕを含む金属である。電流阻止層１１２ａ、１１２ｂが絶縁膜であるため、ダミーリッジ１３ａ、１３ｂと半導体層２０との間は電気的に絶縁されている。
【００３０】
ダミーリッジ１３ａ、１３ｂの表面は、リッジ１１の表面より差ΔＨｒ、例えば０．３μｍ高くされている。第１の電極１５ａのリッジ１１の直上の表面の高さはダミーリッジ１３ａ、１３ｂの直上の表面より、差ΔＨｒとほぼ同じ高さの差ΔＨｅだけ低くされている。したがって、第１の電極１５ａ側をパッケージ台座にマウントするフェースダウン実装の際の機械的ストレスは、ダミーリッジ１３ａ、１３ｂに分散される。リッジ１１では、機械的ストレスが緩和されるため、活性層を含むレーザ発振動作層の結晶性の劣化が抑制される。また、フェースダウン実装により、リッジ１１の放熱性が向上する。ダミーリッジ１３ａ、１３ｂは熱伝導度の大きい金属であるので、放熱性を更に向上させることができる。また、ダミーリッジ１３ａ、１３ｂは、電流阻止層１１２ａ、１１２ｂの上に設けられているので、ダミーリッジ１３ａ、１３ｂを介してのリーク電流を抑制することが可能となる。
【００３１】
次に、第２の実施の形態に係る半導体レーザ素子の製造方法を、図１０〜図１４の工程断面図を用いて説明する。
【００３２】
（イ）ＭＢＥ、ＭＯＣＶＤ、及びＬＰＥ等の結晶成長法により、基板１上に複数の成長層を含む半導体層２０が形成される。フォトリソグラフィ及びＲＩＥ法等により、半導体層２０にリッジ１１が形成される。ＣＶＤ法等により、図１０に示すように、リッジ１１が形成された半導体層２０の表面にＳｉＯ2等の絶縁膜の電流阻止層１１２が０．３μｍの厚さで堆積される。
【００３３】
（ロ）電流阻止層１１２上に、Ａｕを含む金属の第１の導電下地層３０が蒸着法等により０．１μｍの厚さで堆積される。フォトリソグラフィ及びメッキ技術により、図１１に示すように、レジストパターン３２をマスクとして、Ａｕ等のダミーリッジ１３ａ、１３ｂが１μｍの厚さで選択的に形成される。
【００３４】
（ハ）酸素（Ｏ2）ガスを用いたＲＩＥ法により、レジストパターン３２をエッチバックして、図１２に示すように、リッジ１１の側壁を覆うレジストパターン３２ａ、３２ｂを形成してリッジ１１の表面を露出させる。イオンミリング法により、露出したリッジ１１表面の第１の導電下地層３０を選択的に除去して第１の導電下地層３０ａ、３０ｂが形成される。引き続き、四フッ化炭素（ＣＦ4）ガスを用いたＲＩＥ法により、電流阻止層１１２を選択的に除去して電流阻止層１１２ａ、１１２ｂが形成される。
【００３５】
（ニ）Ｏ2アッシング法により、レジストパターン３２ａ、３２ｂが剥離される。蒸着法等により、Ａｕを含む第２の導電下地層３４が０．１μｍの厚さで堆積される。フォトリソグラフィにより、図１３に示すように、ダミーリッジ１３ａ、１３ｂの一部とリッジ１１を含む領域が開口するようにレジストパターン３６が形成される。レジストパターン３６をマスクとして、メッキ技術によりＡｕ−Ｓｎ等の第１の電極１５ａが選択的に形成される。レジストパターン３６をＯ2アッシング法により除去する、引き続き、第１の電極１５ａをマスクとして、図１４に示すように、イオンミリング法等により第２の導電下地層３４が選択的に除去される。更に、基板１の裏面を研磨して１００μｍの厚さにした後に、Ａｕ−Ｇｅ等のオーミック金属を基板１の裏面に蒸着して第２の電極（図示省略）が形成される。
【００３６】
第２の実施形態では、ダミーリッジ１３ａ、１３ｂ下の電流阻止層１１２ａ、１１２ｂの絶縁膜は、ｐ型第１クラッド層６の平坦な表面にＣＶＤ法等により堆積される。したがって、電流阻止層１１２ａ、１１２ｂが所望の厚さに精度よく均一に制御されるため、ダミーリッジ１３ａ、１３ｂを介して流れるリーク電流を抑制することが可能となる。また、ダミーリッジ１３ａ、１３ｂは、選択メッキにより精度よく厚さの制御ができる。第１の電極１５ａも、選択メッキにより形成されるため、第１の電極１５ａの表面のリッジ１１及びダミーリッジ１３ａ、１３ｂに対応する領域の高さの差ΔＨｅは、リッジ１１とダミーリッジ１３ａ、１３ｂとの高さの差ΔＨｒとほぼ同様となる。したがって、第１の電極１５ａのリッジ１１に対応する領域を、ダミーリッジ１３ａ、１３ｂに対応する領域より差ΔＨｅだけ低くすることができ、フェースダウン実装でリッジ１１に与えられる機械的ストレスを抑制することが可能となる。フェースダウン実装により、リッジ１１の放熱性が向上するうえに、ダミーリッジ１３ａ、１３ｂは熱伝導度の大きい金属であるので、放熱性を更に向上させることが可能となる。
【００３７】
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体レーザ素子には、図１５に示すように、基板１上にｎ型クラッド層４、活性層５、ｐ型第１クラッド層６、及びエッチング停止層７が積層されている。エッチング停止層７上にｐ型第２クラッド層８ａ及びコンタクト層１０ａを有するリッジ１１ａが設けられている。リッジ１１ａと離間したダミーリッジ１１３ａ、１１３ｂが、リッジ１１ａを挟んで対向して設けられている。ダミーリッジ１１３ａ、１１３ｂは、ｐ型第１クラッド層６の表面に設けられた電流阻止層１１２ａ、１１２ｂ上に配置されている。電流阻止層１１２ａ、１１２ｂは、リッジ１１の側壁まで延在している。リッジ１１ａ及びダミーリッジ１１３ａ、１１３ｂの間には、平坦化膜１１４ａ、１１４ｂがそれぞれ設けられている。第１の電極１５ｂが、リッジ１１ａのコンタクト層１０ａの表面からダミーリッジ１１３ａ、１１３ｂの表面の一部に延在して設けてある。
【００３８】
例えば、基板１は、厚さが２５０μｍのｎ型ＧａＡｓである。ｎ型クラッド層４は、厚さが１．２μｍのＩｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐである。活性層５は、ノンドープＩｎ（ＧａＡｌ）Ｐ／ノンドープＩｎＧａＰのＭＱＷ構造である。ｐ型第１クラッド層６は、厚さが０．２μｍのＩｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐ層である。エッチング停止層７は、厚さが０．０１μｍのｐ型Ｉｎ0.5Ｇａ0.5Ｐ層である。ｐ型第２クラッド層８ａは、厚さが１．１μｍのＩｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐである。コンタクト層１０ａは、厚さが０．３μｍのｐ型ＧａＡｓである。また、リッジ１１ａは、幅が２μｍで高さが１．４μｍである。
【００３９】
電流阻止層１１２ａ、１１２ｂは、厚さが０．５μｍのＳｉＯ2等の絶縁膜である。ダミーリッジ１１３ａ、１１３ｂは、厚さが１．５μｍの窒化シリコン（Ｓｉ3Ｎ4）等の絶縁膜である。平坦化膜１１４ａ、１１４ｂは、ポリイミド等の有機膜である。第１の電極１５ｂは、Ａｕを含むオーミック金属である。リッジ１１ａ及びダミーリッジ１１３ａ、１１３ｂの対向する側壁間の距離は、３μｍである。ダミーリッジ１１３ａ、ダミーリッジ１１３ａ、１１３ｂ及び電流阻止層１１２ａ、１１２ｂが絶縁膜であるため、第１の電極１５ｂとダミーリッジ１３ａ、１３ｂに対応する領域のｐ型第１クラッド層６との間は電気的に絶縁されている。
【００４０】
ダミーリッジ１１３ａ、１１３ｂの表面は、リッジ１１ａの表面より差ΔＨｒ、例えば０．６μｍ高くされている。第１の電極１５ｂのリッジ１１ａの直上の表面の高さは、ダミーリッジ１１３ａ、１１３ｂの直上の表面より、差ΔＨｒとほぼ同じ高さの差ΔＨｅだけ低くされている。したがって、第１の電極１５ｂ側をパッケージ台座にマウントするフェースダウン実装の際の機械的ストレスは、ダミーリッジ１１３ａ、１１３ｂに分散される。リッジ１１ａでは、機械的ストレスが緩和されるため、活性層５を含むレーザ発振動作層の結晶性の劣化が抑制される。また、フェースダウン実装により、リッジ１１ａの放熱性が向上する。また、ダミーリッジ１１３ａ、１１３ｂ及び電流阻止層１１２ａ、１１２ｂは、絶縁膜であり、ダミーリッジ１１３ａ、１１３ｂを介してのリーク電流は無視することができる。
【００４１】
次に、第３の実施の形態に係る半導体レーザ素子の製造方法を、図１６〜図１９の工程断面図を用いて説明する。
【００４２】
（イ）ＭＢＥ、ＭＯＣＶＤ、及びＬＰＥ等の結晶成長法により、厚さが２５０μｍのｎ型ＧａＡｓ基板１上に、厚さが１．２μｍのＩｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐｎ型クラッド層４、ノンドープＩｎ（ＧａＡｌ）Ｐ／ノンドープＩｎＧａＰのＭＱＷ構造活性層５、厚さが０．２μｍのＩｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐｐ型第１クラッド層６、厚さが０．０１μｍのｐ型Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層７、厚さが１．１μｍのＩｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐｐ型第２クラッド層８ａ、及び厚さが０．３μｍのｐ型ＧａＡｓコンタクト層１０ａを順次成長する。フォトリソグラフィ、ＲＩＥ法等により、図１６に示すように、エッチング停止層７上のコンタクト層１０ａ及びｐ型第２クラッド層８ａを選択的に除去してリッジ１１ａが形成される。リッジ１１ａの幅は、２μｍである。また、リッジ１１ａが形成され無い領域では、エッチング停止層７がウェットエッチング法等により除去されて、ｐ型第１クラッド層６の表面が露出している。
【００４３】
（ロ）ＣＶＤ法等により、リッジが形成された半導体層２０の表面にＳｉＯ2等の絶縁膜の電流阻止層１１２が０．５μｍの厚さで堆積される。プラズマＣＶＤ（ｐ−ＣＶＤ）等により、電流阻止層１１２上にＳｉ3Ｎ4等の絶縁膜が１．５μｍの厚さで堆積される。フォトリソグラフィ及びＲＩＥ法により、図１７に示すように、電流阻止層１１２上に堆積された絶縁膜が選択的に除去されて、リッジ１１ａを間に挟んでダミーリッジ１１３ａ、１１３ｂが形成される。リッジ１１ａ及びダミーリッジ１１３ａ、１１３ｂのそれぞれの対向する側壁間の距離は３μｍである。
【００４４】
（ハ）リッジ１１ａ、及びダミーリッジ１１３ａ、１１３ｂが形成された電流阻止層１１２上にポリイミド等の有機膜を回転塗布する。ＲＩＥ法等により、塗布した有機膜をエッチバックしてリッジ１１ａ上の電流阻止層１１２の表面が露出する。引き続き、ＲＩＥ法等により露出した電流阻止層１１２が選択的に除去され、図１８に示すように、リッジ１１ａのコンタクト層１０ａが露出する。リッジ１１ａ及びダミーリッジ１１３ａ、１１３ｂの間には、電流阻止層１１２ａ、１１２ｂ及び平坦化膜１１４ａ、１１４ｂが形成される。
【００４５】
（ニ）フォトリソグラフィ及び蒸着法等により、Ａｕを含むオーミック金属を堆積して、図１９に示すように、第１の電極１５ｂがコンタクト層１０ａの表面からダミーリッジ１１３ａ、１１３ｂの一部の表面に渡り選択的に形成される。引き続き、基板１の裏面を研磨して１００μｍの厚さにした後に、Ａｕを含むｎ型オーミック金属を基板１の裏面に蒸着して第２の電極（図示省略）が形成される。
【００４６】
第３の実施形態では、ダミーリッジ１１３ａ、１１３ｂ及び電流阻止層１１２ａ、１１２ｂは絶縁膜であり、良好な絶縁性を有している。また、ダミーリッジ１１３ａ、１１３ｂは、ｐ−ＣＶＤ法等により精度よく厚さの制御ができる。第１の電極１５ｂも、蒸着法等により形成されるため、第１の電極１５ｂの表面のリッジ１１ａ及びダミーリッジ１１３ａ、１１３ｂに対応する領域の高さの差ΔＨｅは、リッジ１１ａとダミーリッジ１１３ａ、１１３ｂとの高さの差ΔＨｒとほぼ同様となる。したがって、第１の電極１５ｂのリッジ１１ａに対応する領域を、ダミーリッジ１１３ａ、１１３ｂに対応する領域より差ΔＨｅだけ低くすることができ、フェースダウン実装にリッジ１１ａに与えられる機械的ストレスを抑制することが可能となる。また、フェースダウン実装により、リッジ１１ａの放熱性を向上させることができる。
【００４７】
（第４の実施の形態）
本発明の第４に実施の形態に係る半導体レーザ素子には、図２０に示すように、リッジ１１と離間したダミーリッジ２１３ａ、２１３ｂが、リッジ１１を挟んで対向して設けられている。ダミーリッジ２１３ａ、２１３ｂは、リッジ１１と同様のｐ型第２クラッド層８ｂ、８ｃ、低抵抗層９ｂ、９ｃ、及びコンタクト層１０ｂ、１０ｃと、コンタクト層１０ｂ、１０ｃ上に設けられた電流阻止層１８ｂ、１８ｃとを備えている。例えば、電流阻止層１８ｂ、１８ｃは、厚さが０．１μｍのｎ型ＩｎＧａＰである。ダミーリッジ２１３ａ、２１３ｂの表面は、リッジ１１の表面に比べて、電流阻止層１８ｂ、１８ｃの厚さだけ高くなる。即ち、差ΔＨｒは、０．１μｍとなる。また、第１の電極１５のリッジ１１の直上の表面の高さはダミーリッジ２１３ａ、２１３ｂの直上の表面より、差ΔＨｒとほぼ同じ高さの差ΔＨｅだけ低くなる。第４の実施の形態では、ダミーリッジ２１３ａ、２１３ｂがリッジ１１と同様の半導体層を含み、更に電流阻止層１８ｂ、１８ｃを表面に備えている点が第１の実施の形態と異なる。他の構成は、第１の実施の形態と同様であるので、重複する説明は、省略する。
【００４８】
ダミーリッジ２１３ａ、２１３ｂは、ｎ型ＩｎＧａＰの電流阻止層１８ｂ、１８ｃ及びｐ型ＧａＡｓのコンタクト層１０ｂ、１０ｃのｐｎ接合で絶縁されている。したがって、第１の電極１５からダミーリッジ２１３ａ、２１３ｂを介して流れるリーク電流を抑制することが可能となる。第１の電極１５のリッジ１１の直上の表面の高さはダミーリッジ２１３ａ、２１３ｂの直上の表面より、差ΔＨｅだけ低いため、フェースダウン実装の際の機械的ストレスを抑制することができる。また、フェースダウン実装により、リッジ１１の放熱性の向上が可能となる。
【００４９】
次に、第４の実施の形態に係る半導体レーザ素子の製造方法を、図２１〜図２５の工程断面図を用いて説明する。
【００５０】
（イ）ＭＢＥ、ＭＯＣＶＤ、及びＬＰＥ等の結晶成長法により、厚さが２５０μｍのｎ型ＧａＡｓ基板１上に、０．５μｍ厚のｎ型ＧａＡｓバッファ層２、１．２μｍ厚のＩｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐｎ型クラッド層４、ノンドープＩｎ（ＧａＡｌ）Ｐ／ノンドープＩｎＧａＰのＭＱＷ構造の活性層５、０．２μｍ厚のＩｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐｐ型第１クラッド層６、０．０１μｍ厚のｐ型ＩｎＧａＰエッチング停止層７、０．９μｍ厚のＩｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐｐ型第２クラッド層８、０．１μｍ厚のｐ型ＩｎＧａＰ低抵抗層９、０．１μｍ厚のｐ型ＧａＡｓコンタクト層１０、及び厚０．１μｍ厚のｎ型ＩｎＧａＰ電流阻止層１８を順次成長する。
【００５１】
（ロ）電流阻止層１８の表面に、ＣＶＤ法等により、例えば０．２μｍ厚のＳｉＯ2等の絶縁膜が堆積される。フォトリソグラフィ及びＲＩＥ法等により、選択的に除去して形成された第１の絶縁膜パターン２２をマスクとして、図２２に示すように、電流阻止層１８の表面から１．１μｍの深さで垂直加工を行う。その結果、電流阻止層１８ａ、コンタクト層１０ａ、低抵抗層９ａ、及びｐ型第２クラッド層８ａを有するリッジ１１ｂと、電流阻止層１８ｂ、コンタクト層１０ｂ、低抵抗層９ｂ、及びｐ型第２クラッド層８ｂを有するダミーリッジ２１３ａと、電流阻止層１８ｃ、コンタクト層１０ｃ、低抵抗層９ｃ、及びｐ型第２クラッド層８ｃを有するダミーリッジ２１３ｂとが形成される。第１の絶縁膜パターン２２でマスクされない領域のｐ型第２クラッド層８は、エッチング停止層７から約０．１μｍの厚さで残されている。第１の絶縁膜パターン２２を残したまま、ＣＶＤ法等により、０．５μｍ厚のＳｉＯ2等の絶縁膜が堆積される。堆積した絶縁膜をＲＩＥ法等によりエッチバックして、リッジ１１の表面及び側壁にそれぞれ絶縁膜を選択的に残す。このようにして形成した第２の絶縁膜パターン２４をマスクとして、ウェットエッチング法により、図２３に示すように、リッジ１１及びダミーリッジ２１３ａ、２１３ｂの間のｐ型第２クラッド層８と停止層７が除去される。
【００５２】
（ハ）スピンオングラス（ＳＯＧ）等を回転塗布して、リッジ１１及びダミーリッジ２１３ａ、２１３ｂを覆うように絶縁膜が堆積される。ＲＩＥ法等により、塗布した絶縁膜をエッチバックして電流阻止層１８ａ〜１８ｃの表面を露出させる。フォトリソグラフィ及びＲＩＥ法等により、ダミーリッジ２１３ａ、２１３ｂの電流阻止層１８ｂ、１８ｃの表面をレジストマスクで覆って、リッジ１１の電流阻止層１８ａを選択的に除去する。レジストマスク除去後、図２４に示すように、コンタクト層１０ａが露出したリッジ１１と、リッジ１１及びダミーリッジ２１３ａ、２１３ｂの間に平坦化膜１４ａ、１４ｂとが形成される。
【００５３】
（ニ）リフトオフ技術等を用いて、Ａｕを含むｐ型オーミック金属を蒸着して、リッジ１１の表面から平坦化膜１４ａ、１４ｂを介してダミーリッジ２１３ａ、２１３ｂの表面の一部に延在する第１の電極１５が形成される。引き続き、基板１の裏面を研磨して約１００μｍの厚さにした後に、Ａｕを含むｎ型オーミック金属を基板１の裏面に蒸着して、図１に示したように、第２の電極１６が形成される。
【００５４】
第４の実施形態では、電流阻止層１８のｎ型ＩｎＧａＰは、活性層５を含む半導体レーザ素子の半導体層の成長時に、コンタクト層１０の平坦な表面に成長される。その後、ダミーリッジ２１３ａ、２１３ｂの最表面層として、電流阻止層１８ｂ、１８ｃが形成される。したがって、電流阻止層１８ｂ、１８ｃの厚さは、精度よく均一に制御されているため、ダミーリッジ２１３ａ、２１３ｂを介して流れるリーク電流を抑制することが可能となる。また、ダミーリッジ２１３ａ、２１３ｂの表面は、電流阻止層１８ｂ、１８ｃの厚さの分だけリッジ１１の表面より高い。第１の電極１５は、蒸着により形成されるため、第１の電極１５の表面のリッジ１１及びダミーリッジ２１３ａ、２１３ｂに対応する領域の高さの差ΔＨｅは、リッジ１１及びダミーリッジ１３ａ、１３ｂの高さの差ΔＨｒとほぼ同様となる。したがって、第１の電極１５のリッジ１１に対応する領域を、ダミーリッジ２１３ａ、２１３ｂに対応する領域より電流阻止層１８ｂ、１８ｃの厚さだけ低くすることができ、フェースダウン実装にリッジ１１に与えられる機械的ストレスを抑制することが可能となる。また、フェースダウン実装により、リッジ１１の放熱性の向上が可能となる。
【００５５】
（その他の実施の形態）
上記のように、本発明の第１〜第４の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５６】
本発明の実施の形態においては、半導体レーザ素子として、ＩｎＧａＡｌＰ系III−V族混晶による発光波長が６５０ｎｍ帯の赤色ＬＤを用いている。しかし、半導体レーザ素子として、例えば、ＡｌＧａＡｓＰ系、ＩｎＡｌＧａＮ系等のIII−V族混晶による赤外〜紫色ＬＤであってもよいことは勿論である。また、セレン化亜鉛（ＺｎＳｅ）、硫化亜鉛（ＺｎＳ）、セレン化カドミウム亜鉛（ＣｄＺｎＳｅ）、セレン化硫化亜鉛マグネシウム（ＺｎＭｇＳＳｅ）系等のII−VI族半導体レーザ素子であってもよい。
【００５７】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施の形態に係る半導体レーザ素子の一例を示す断面図である。
【図２】本発明の第１の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その１）である。
【図３】本発明の第１の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その２）である。
【図４】本発明の第１の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その３）である。
【図５】本発明の第１の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その４）である。
【図６】本発明の第１の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その５）である。
【図７】本発明の第１の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その６）である。
【図８】本発明の第１の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その７）である。
【図９】本発明の第２の実施の形態に係る半導体レーザ素子の一例を示す断面図である。
【図１０】本発明の第２の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その１）である。
【図１１】本発明の第２の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その２）である。
【図１２】本発明の第２の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その３）である。
【図１３】本発明の第２の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その４）である。
【図１４】本発明の第２の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その５）である。
【図１５】本発明の第３の実施の形態に係る半導体レーザ素子の一例を示す断面図である。
【図１６】本発明の第３の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その１）である。
【図１７】本発明の第３の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その２）である。
【図１８】本発明の第３の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その３）である。
【図１９】本発明の第３の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その４）である。
【図２０】本発明の第４の実施の形態に係る半導体レーザ素子の一例を示す断面図である。
【図２１】本発明の第４の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その１）である。
【図２２】本発明の第４の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その２）である。
【図２３】本発明の第４の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その３）である。
【図２４】本発明の第４の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その４）である。
【図２５】本発明の第４の実施の形態に係る半導体レーザ素子の製造方法の一例を示す工程断面図（その５）である。
【符号の説明】
【００５９】
１  基板
２  バッファ層
４  ｎ型クラッド層
５  活性層
６  ｐ型第１クラッド層
７  エッチング停止層
８、８ａ、８ｂ  ｐ型第２クラッド層
９、９ａ、９ｂ  低抵抗層
１０、１０ａ、１０ｂ  コンタクト層
１１、１１ａ  リッジ
１２ａ、１２ｂ、１８ａ〜１８ｃ、１１２ａ、１１２ｂ  電流阻止層
１３ａ、１３ｂ、１１３ａ、１１３ｂ、２１３ａ、２１３ｂ  ダミーリッジ
１４、１４ａ、１４ｂ、１１４ａ、１１４ｂ  平坦化膜
１５、１５ａ、１５ｂ  第１の電極
１６  第２の電極
【図１】
2006080275.tif 000003
【図２】
2006080275.tif 000004
【図３】
2006080275.tif 000005
【図４】
2006080275.tif 000006
【図５】
2006080275.tif 000007
【図６】
2006080275.tif 000008
【図７】
2006080275.tif 000009
【図８】
2006080275.tif 000010
【図９】
2006080275.tif 000011
【図１０】
2006080275.tif 000012
【図１１】
2006080275.tif 000013
【図１２】
2006080275.tif 000014
【図１３】
2006080275.tif 000015
【図１４】
2006080275.tif 000016
【図１５】
2006080275.tif 000017
【図１６】
2006080275.tif 000018
【図１７】
2006080275.tif 000019
【図１８】
2006080275.tif 000020
【図１９】
2006080275.tif 000021
【図２０】
2006080275.tif 000022
【図２１】
2006080275.tif 000023
【図２２】
2006080275.tif 000024
【図２３】
2006080275.tif 000025
【図２４】
2006080275.tif 000026
【図２５】
2006080275.tif 000027