(57)【要約】【課題】ゲート酸化膜をサージ破壊から保護するために保護抵抗素子を固定信号供給ラインに挿入する必要があるが、固定信号供給ライン上にクロストークノイズが発生し、回路誤動作が発生してしまう場合がある。【解決手段】ネットリスト読込み工程１００でネットリストを読み込み、フロアプラン工程１０１で論理セル以外のセルの固定配置を行い、配置工程１０２で各論理セルを配置する。保護抵抗素子挿入工程１０３で固定信号入力対象ピンに対して保護抵抗素子を挿入し、固定信号評価工程４００で各信号の配線経路の予測を行い、固定信号供給ラインの配線長を算出し、配線長が所定の閾値以上となる固定信号供給ラインを優先配線対象として抽出する。優先配線工程４０１で固定信号供給ラインに対して配線経路及び配線間隔などを確保するために優先的に配線を実施し、配線工程１０４でそれ以外の信号ラインに対して配線を実施する。【選択図】図１
2006303301.tif 000002
【特許請求の範囲】
【請求項１】
実動作に必要な論理セル群を含んだネットリストを自動配置配線ツールの内部に読み込むネットリスト読込み工程と、
論理セル以外のセルの固定配置を行うフロアプラン工程と、
各論理セルをセル配置可能領域に配置する配置工程と、
入力信号を定常的に“Ｌ”レベルまたは“Ｈ”レベルに固定する必要のある固定信号入力対象ピンの１個ないしは複数個に対して保護抵抗素子を挿入する保護抵抗素子挿入工程と、
各信号の配線経路の予測を行う仮想配線工程、前記仮想配線の結果に基づいて各固定信号供給ラインの配線長を算出する配線長解析工程、および前記配線長が所定の閾値以上となる固定信号供給ラインを優先配線対象として抽出する優先箇所判定工程とで構成された固定信号評価工程と、
前記固定信号評価工程で特定した固定信号供給ラインに対して配線経路及び配線間隔などを確保するために優先的に配線を実施する優先配線工程と、
優先配線された固定信号供給ライン以外の信号ラインに対してネットリストに従って実際に配線を実施する配線工程とを含む半導体集積回路のレイアウト設計方法。
【請求項２】
請求項１に記載の固定信号評価工程に代えて、各信号の配線経路の予測を行う仮想配線工程、前記仮想配線の結果に基づいて各固定信号供給ラインの配線負荷容量を算出する配線負荷容量解析工程、および前記配線負荷容量が所定の閾値以上となる固定信号供給ラインを優先配線対象として抽出する優先箇所判定工程とで構成された固定信号評価工程を有している請求項１に記載の半導体集積回路のレイアウト設計方法。
【請求項３】
請求項１に記載の固定信号評価工程に代えて、各信号の配線経路の予測を行う仮想配線工程、前記仮想配線の結果に基づいて各固定信号供給ラインに対して隣接して配線される他の信号ラインの総並行配線長を算出する並行配線長解析工程、および前記総並行配線長が所定の閾値以上となる固定信号供給ラインを優先配線対象として抽出する優先箇所判定工程とで構成された固定信号評価工程を有している請求項１に記載の半導体集積回路のレイアウト設計方法。
【請求項４】
請求項１に記載の固定信号評価工程に代えて、各信号の配線経路の予測を行う仮想配線工程、入力された論理セル駆動能力情報を基に各固定信号供給ラインに対して隣接して配線される他の信号ラインの駆動能力を算出する隣接信号駆動能力解析工程、および各隣接信号ラインの駆動能力（信号がトグルする際の遷移時間）が所定の閾値以下となる固定信号供給ラインを優先配線対象として抽出する優先箇所判定工程とで構成された固定信号評価工程を有している請求項１に記載の半導体集積回路のレイアウト設計方法。
【請求項５】
請求項１に記載の固定信号評価工程に代えて、各信号の配線経路の予測を行う仮想配線工程、入力された論理セル消費電力情報を基に保護抵抗素子が配置されている各ロウの消費電力値を算出する保護抵抗素子配置ロウ消費電力解析工程、および消費電力値が所定の閾値以上となるロウに配置されている保護抵抗素子が接続されている固定信号供給ラインを優先配線対象として抽出する優先箇所判定工程とで構成された固定信号評価工程を有している請求項１に記載の半導体集積回路のレイアウト設計方法。
【請求項６】
前記固定信号評価工程は、請求項１から請求項５までのいずれかに記載した内のいずれか２つ以上の異なる評価方法によって固定信号供給ラインの評価を複数回行うものであり、
さらに、前記各評価方法に対して任意の重み付けを行うことで総合的な固定信号供給ラインの評価結果を算出する項目重み付け工程を有している請求項１に記載の半導体集積回路のレイアウト設計方法。
【請求項７】
さらに、前記固定信号評価工程で抽出されたクロストークノイズの発生の可能性がある固定信号供給ラインに接続された保護抵抗素子を、駆動能力がより高い保護抵抗素子に置換する保護抵抗素子置換工程から構成される固定信号最適化工程を有している請求項１から請求項６までのいずれかに記載の半導体集積回路のレイアウト設計方法。
【請求項８】
さらに、所定の個数の新規保護抵抗素子を自動生成し、前記固定信号評価工程で抽出した固定信号供給ラインに対して前記新規保護抵抗素子を並列接続する保護抵抗素子並列化工程から構成される固定信号最適化工程を有している請求項１から請求項６までのいずれかに記載の半導体集積回路のレイアウト設計方法。
【請求項９】
さらに、新規バッファを自動生成して前記固定信号評価工程で抽出した固定信号供給ラインに接続された保護抵抗素子の固定信号出力ピンと固定信号入力対象ピンとの間に前記新規バッファを挿入する固定信号中継用バッファ挿入工程から構成される固定信号最適化工程を有している請求項１から請求項６までのいずれかに記載の半導体集積回路のレイアウト設計方法。
【請求項１０】
さらに、前記固定信号評価工程で抽出した固定信号の極性を反転させる固定信号極性反転処理工程と、新規インバータを自動生成して固定信号出力ピンと固定信号入力対象ピンとの間に前記新規インバータを挿入する固定信号中継用インバータ挿入工程から構成される固定信号最適化工程を有している請求項１から請求項６までのいずれかに記載の半導体集積回路のレイアウト設計方法。
【請求項１１】
さらに、新規保護抵抗素子を自動生成する新規保護抵抗素子挿入工程と、前記固定信号評価工程で抽出した固定信号供給ラインを前記新規保護抵抗素子を用いて分割する固定信号再接続工程から構成される固定信号最適化工程を有している請求項１から請求項６までのいずれかに記載の半導体集積回路のレイアウト設計方法。
【請求項１２】
さらに、前記固定信号評価工程で抽出した固定信号供給ラインの最短経路を探索する固定信号最短経路解析工程と、前記固定信号最短経路解析工程で探索した経路上に保護抵抗素子分の領域を確保するために各論理セルの配置位置を調整する論理セル配置位置調整工程と、前記論理セル配置位置調整工程で確保した領域に保護抵抗素子を移動させる保護抵抗素子配置位置調整工程から構成される固定信号最適化工程を有している請求項１から請求項６までのいずれかに記載の半導体集積回路のレイアウト設計方法。
【請求項１３】
さらに、入力された論理セル消費電力情報を基に各ロウの総消費電力値を算出する消費電力解析工程と、消費電力値がより低いロウへと保護抵抗素子を移動させる保護抵抗素子配置位置調整工程から構成される固定信号最適化工程を有している請求項１から請求項６までのいずれかに記載の半導体集積回路のレイアウト設計方法。
【請求項１４】
前記フロアプラン工程の後に、
フロアプランからセル配置可能領域外に存在する固定信号入力対象ピンを抽出する固定信号入力対象ピン位置解析工程と、
前記固定信号入力対象ピン位置解析工程で抽出された固定信号入力対象ピンを接続先に持つ固定信号供給ラインの配線長を見積る固定信号配線長見積り工程と、
前記固定信号配線長見積り工程で見積った固定信号供給ラインの配線長が所定の閾値以上となる固定信号供給ラインを最適化対象として抽出するフロアプラン修正箇所判定工程とからなる固定信号考慮フロアプラン評価工程と、
前記固定信号考慮フロアプラン評価工程で抽出された固定信号供給ラインに対して前記固定信号配線長見積り工程で生成した仮想保護抵抗素子を実際の保護抵抗素子に置換し、これをセル配置可能領域に予め優先的に固定配置を行う固定信号考慮フロアプラン最適化工程とを有している請求項１から請求項６までのいずれかに記載の半導体集積回路のレイアウト設計方法。
【請求項１５】
請求項１４に記載の固定信号考慮フロアプラン最適化工程に代えて、前記フロアプラン工程で既に配置されたスペーサーセルを固定信号出力機能付きスペーサーセルに置換し、前記固定信号出力機能付きスペーサーセルを前記固定信号考慮フロアプラン評価工程で抽出した固定信号入力対象ピンと接続する固定信号考慮フロアプラン最適化工程を有している請求項１４に記載の半導体集積回路のレイアウト設計方法。
【請求項１６】
請求項１４に記載の固定信号考慮フロアプラン最適化工程に代えて、前記フロアプラン工程で既に配置されたＩ／Ｏセルを固定信号出力機能付きＩ／Ｏセルに置換し、前記固定信号出力機能付きＩ／Ｏセルを前記固定信号考慮フロアプラン評価工程で抽出した固定信号入力対象ピンと接続する固定信号考慮フロアプラン最適化工程を有している請求項１４に記載の半導体集積回路のレイアウト設計方法。
【請求項１７】
前記固定信号配線長見積り工程が、階層レイアウト設計時の下位階層ブロック内部のセル配置可能領域を用いて前記固定信号入力対象ピン位置解析工程で抽出された固定信号入力対象ピンを接続先に持つ固定信号供給ラインの配線長を見積るものであり、
請求項１４に記載の固定信号考慮フロアプラン最適化工程に代えて、前記下位階層ブロック内部に保護抵抗素子を自動生成し、この保護抵抗素子を優先的に下位階層ブロック内部のセル配置可能領域に固定配置する固定信号考慮フロアプラン最適化工程を有している請求項１４に記載の半導体集積回路のレイアウト設計方法。
【請求項１８】
前記フロアプラン工程において、スペーサーセルを配置する際に、固定信号入力対象ピンの個数に関係なく既存のスペーサーセルを固定信号出力機能付きスペーサーセルに予め置換及び固定配置する請求項１から請求項１７までのいずれかに記載の半導体集積回路のレイアウト設計方法。
【請求項１９】
前記フロアプラン工程において、前記固定信号出力機能付きスペーサーセルと反転極性の固定信号を出力する反転固定信号出力機能付きスペーサーセルとをそれぞれ任意の個数ずつ交互に配置する請求項１８に記載の半導体集積回路のレイアウト設計方法。
【請求項２０】
前記フロアプラン工程において、下位階層ブロックのフロアプランを行う際に、上位階層における固定信号入力対象ピンの個数に関係なく任意の個数の保護抵抗素子を下位階層ブロック内のセル配置可能領域に予め生成及び固定配置し、併せて生成した下位階層ブロックの固定信号出力用階層ポートと前記保護抵抗素子とを優先的に接続する請求項１から請求項１７までのいずれかに記載の半導体集積回路のレイアウト設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト設計方法にかかわり、特には、レイアウト設計工程におけるゲート酸化膜の保護対策を容易に実現するための技術に関する。
【背景技術】
【０００２】
半導体集積回路のレイアウト設計方法においては、プロセスの微細化に伴い薄膜化するゲート酸化膜をサージ破壊から保護する必要がある。そのため、従来では、論理セルの入力ピンを“Ｌ”レベルまたは“Ｈ”レベルに固定する場合に、入力ピンをＶＤＤまたはＶＳＳに対して直接には接続せず、保護抵抗素子を介して接続している（例えば、特許文献１参照。）。
【０００３】
図３５は従来の半導体集積回路のレイアウト設計方法を示すフローチャートである。この従来のレイアウト設計方法では、ネットリスト読込み工程１００にて自動配置配線ツール内にネットリストを読み込んだ後、フロアプラン工程１０１にて事前に論理セル以外のセル（マクロセルやＩ／Ｏセル等）の固定配置を行い、次の配置工程１０２にて論理セルの配置処理を行っている。
【０００４】
図３６は配置工程１０２にてセル配置済領域２０１内に論理セル２０２が配置された状態を示す図である。ここでは、“Ｌ”レベルまたは“Ｈ”レベルの固定信号が入力される必要のある固定信号入力対象ピン２０３には、ＶＤＤまたはＶＳＳが直接的に接続されたままである。また、論理セルの配置後には、次の保護抵抗素子挿入工程１０３にて固定信号入力対象ピン２０３の１個ないしは複数個に対して保護抵抗素子を１個挿入している。
【０００５】
図３７は保護抵抗素子挿入工程１０３にて保護抵抗素子２０４を挿入し、セル配置可能領域２００に配置された状態を示す図である。固定信号入力対象ピン２０３は“Ｌ”レベルまたは“Ｈ”レベルの固定信号供給ライン２０６を介して固定信号出力ピン２０５と接続されている。その後は、回路接続情報に基づいて配線処理を行う配線工程１０４へと順次進んでいく。
【特許文献１】特開２００４−２９７６３６号公報（第５−７頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記の従来の技術において、保護抵抗素子挿入工程１０３にて保護抵抗素子２０４を挿入する際は、固定信号供給ライン２０６の配線状況や、実動作上必要な論理回路を構成する他の論理セル群の配置位置及びそれらを結ぶ配線状況を一切考慮せず、単にセル配置済領域２０１以外のセル配置可能領域２００に対して同一種類の保護抵抗素子を配置しているだけである。このため、実際にレイアウト設計完了後においては、固定信号供給ライン２０６に隣接した他の信号ラインからのクロストークノイズに起因して回路誤動作が発生してしまう場合がある。
【０００７】
本発明は、上記従来の問題点を解決するもので、レイアウト設計工程におけるゲート酸化膜の保護対策を容易に実現可能な半導体集積回路のレイアウト設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明による半導体集積回路のレイアウト設計方法は、
実動作に必要な論理セル群を含んだネットリストを自動配置配線ツールの内部に読み込むネットリスト読込み工程と、
論理セル以外のセル（マクロセルやＩ／Ｏセル等）の固定配置を行うフロアプラン工程と、
各論理セルをセル配置可能領域に配置する配置工程と、
入力信号を定常的に“Ｌ”レベルまたは“Ｈ”レベルに固定する必要のある固定信号入力対象ピンの１個ないしは複数個に対して保護抵抗素子を挿入する保護抵抗素子挿入工程と、
各信号の配線経路の予測を行う仮想配線工程、前記仮想配線の結果に基づいて各固定信号供給ラインの配線長を算出する配線長解析工程、および前記配線長が所定の閾値以上となる固定信号供給ラインを優先配線対象として抽出する優先箇所判定工程とで構成された固定信号評価工程と、
前記固定信号評価工程で特定した固定信号供給ラインに対して配線経路及び配線間隔などを確保するために優先的に配線を実施する優先配線工程と、
優先配線された固定信号供給ライン以外の信号ラインに対してネットリストに従って実際に配線を実施する配線工程とを含むことを特徴とするものである。
【０００９】
これによれば、長距離配線になると予想される固定信号供給ラインを他の信号ラインに対し優先的に配線して、配線長を削減することで固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００１０】
上記のレイアウト設計方法において、前記固定信号評価工程に代えて、次のような固定信号評価工程を有する好ましいいくつかの態様がある。
【００１１】
すなわち、上記の固定信号評価工程に代えて、各信号の配線経路の予測を行う仮想配線工程、前記仮想配線の結果に基づいて各固定信号供給ラインの配線負荷容量を算出する配線負荷容量解析工程、および前記配線負荷容量が所定の閾値以上となる固定信号供給ラインを優先配線対象として抽出する優先箇所判定工程とで構成された固定信号評価工程を有しているという態様がある。
【００１２】
これによれば、配線負荷容量値が大きくなると予想される固定信号供給ラインを他の信号ラインに対し優先的に配線して、配線負荷容量値を削減することで固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００１３】
また、上記の固定信号評価工程に代えて、各信号の配線経路の予測を行う仮想配線工程、前記仮想配線の結果に基づいて各固定信号供給ラインに対して隣接して配線される他の信号ラインの総並行配線長を算出する並行配線長解析工程、および前記総並行配線長が所定の閾値以上となる固定信号供給ラインを優先配線対象として抽出する優先箇所判定工程とで構成された固定信号評価工程を有しているという態様がある。
【００１４】
これによれば、隣接信号ラインとの総並行配線長が長くなると予想される固定信号供給ラインを他の信号ラインに対し優先的に配線して、総並行配線長を削減することで固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００１５】
また、上記の固定信号評価工程に代えて、各信号の配線経路の予測を行う仮想配線工程、入力された論理セル駆動能力情報を基に各固定信号供給ラインに対して隣接して配線される他の信号ラインの駆動能力を算出する隣接信号駆動能力解析工程、および各隣接信号ラインの駆動能力（信号がトグルする際の遷移時間）が所定の閾値以下となる固定信号供給ラインを優先配線対象として抽出する優先箇所判定工程とで構成された固定信号評価工程を有しているという態様がある。
【００１６】
これによれば、クロストークノイズの発生源となり得る高駆動能力の信号ラインが隣接配線されるような固定信号供給ラインを他の信号ラインに対し優先的に配線することで、固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００１７】
また、上記の固定信号評価工程に代えて、各信号の配線経路の予測を行う仮想配線工程、入力された論理セル消費電力情報を基に保護抵抗素子が配置されている各ロウの消費電力値を算出する保護抵抗素子配置ロウ消費電力解析工程、および消費電力値が所定の閾値以上となるロウに配置されている保護抵抗素子が接続されている固定信号供給ラインを優先配線対象として抽出する優先箇所判定工程とで構成された固定信号評価工程を有しているという態様がある。
【００１８】
これによれば、電力供給不足による電圧降下の危険性の高いロウに配置された保護抵抗素子が接続された固定信号供給ラインを他の信号ラインに対し優先的に配線することで、固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００１９】
そして、上記のレイアウト設計方法において、前記固定信号評価工程としては、上記した内のいずれか２つ以上の異なる評価方法によって固定信号供給ラインの評価を複数回行うものとし、さらに、前記各評価方法に対して任意の重み付けを行うことで総合的な固定信号供給ラインの評価結果を算出する項目重み付け工程を有するという態様は好ましいものである。
【００２０】
これによれば、それぞれに任意の重み付け処理が施された複数個の評価方法を用いて得られた固定信号供給ラインを、他の信号ラインに対し優先的に配線することで、より確実に固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００２１】
また、上記のように構成されたいずれかのレイアウト設計方法において、さらに、次のような固定信号最適化工程を備えた好ましい態様がある。
【００２２】
すなわち、さらに、前記固定信号評価工程で抽出されたクロストークノイズの発生の可能性がある固定信号供給ラインに接続された保護抵抗素子を、駆動能力がより高い保護抵抗素子に置換する保護抵抗素子置換工程から構成される固定信号最適化工程を有するという態様である。
【００２３】
これによれば、クロストークノイズの発生の可能性がある固定信号供給ラインをより高い駆動能力を持つ保護抵抗素子で駆動することで、他の信号ラインからのクロストークの影響を低減することが可能となる。
【００２４】
また、さらに、所定の個数の新規保護抵抗素子を自動生成し、前記固定信号評価工程で抽出した固定信号供給ラインに対して前記新規保護抵抗素子を並列接続する保護抵抗素子並列化工程から構成される固定信号最適化工程を有するという態様もある。
【００２５】
これによれば、クロストークノイズの発生の可能性がある固定信号供給ラインに新規保護抵抗素子を並列接続することで、複数の異なる駆動能力を持つ保護抵抗素子を予め準備することなく、固定信号供給ラインの駆動能力を向上させることができ、これによって容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【００２６】
また、さらに、新規バッファを自動生成して前記固定信号評価工程で抽出した固定信号供給ラインに接続された保護抵抗素子の固定信号出力ピンと固定信号入力対象ピンとの間に前記新規バッファを挿入する固定信号中継用バッファ挿入工程から構成される固定信号最適化工程を有するという態様もある。
【００２７】
これによれば、クロストークノイズの発生の可能性がある固定信号供給ラインに中継用の新規バッファを挿入し、固定信号供給ラインの駆動能力を向上させることで、他の信号ラインからのクロストークの影響を低減することが可能となる。
【００２８】
また、さらに、前記固定信号評価工程で抽出した固定信号の極性を反転させる固定信号極性反転処理工程と、新規インバータを自動生成して固定信号出力ピンと固定信号入力対象ピンとの間に前記新規インバータを挿入する固定信号中継用インバータ挿入工程から構成される固定信号最適化工程を有するという態様もある。
【００２９】
これによれば、クロストークノイズの発生の可能性がある固定信号の極性を反転し、その反転固定信号供給ラインに対して中継用の新規インバータを挿入し、固定信号供給ラインの駆動能力を向上させることで、セル面積の増加を抑制しつつ、他の信号ラインからのクロストークの影響を低減することが可能となる。
【００３０】
また、さらに、新規保護抵抗素子を自動生成する新規保護抵抗素子挿入工程と、前記固定信号評価工程で抽出した固定信号供給ラインを前記新規保護抵抗素子を用いて分割する固定信号再接続工程から構成される固定信号最適化工程を有するという態様もある。
【００３１】
これによれば、クロストークノイズの発生の可能性がある固定信号供給ラインを新規保護抵抗素子を用いて分割することで、固定信号供給ラインの配線負荷や配線長を大幅に削減することができ、これによって容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【００３２】
また、さらに、前記固定信号評価工程で抽出した固定信号供給ラインの最短経路を探索する固定信号最短経路解析工程と、前記固定信号最短経路解析工程で探索した経路上に保護抵抗素子分の領域を確保するために各論理セルの配置位置を調整する論理セル配置位置調整工程と、前記論理セル配置位置調整工程で確保した領域に保護抵抗素子を移動させる保護抵抗素子配置位置調整工程から構成される固定信号最適化工程を有するという態様もある。
【００３３】
これによれば、クロストークノイズの発生の可能性がある固定信号供給ラインに接続された保護抵抗素子を最短の固定信号供給ラインの配線長となるような配置位置に移動することで、チップ面積を全く増加させることなく固定信号供給ラインの配線負荷や配線長を大幅に削減することができ、これによって容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【００３４】
また、さらに、入力された論理セル消費電力情報を基に各ロウの総消費電力値を算出する消費電力解析工程と、消費電力値がより低いロウへと保護抵抗素子を移動させる保護抵抗素子配置位置調整工程から構成される固定信号最適化工程を有するという態様もある。
【００３５】
これによれば、クロストークノイズの発生の可能性がある固定信号供給ラインに接続された保護抵抗素子を電力供給不足による電圧降下の危険性の低いロウへと配置位置に移動することで、チップ面積を全く増加させることなく容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【００３６】
また、上記のように構成されたいずれかのレイアウト設計方法において、
前記フロアプラン工程の後に、
フロアプランからセル配置可能領域外に存在する固定信号入力対象ピンを抽出する固定信号入力対象ピン位置解析工程と、
前記固定信号入力対象ピン位置解析工程で抽出された固定信号入力対象ピンを接続先に持つ固定信号供給ラインの配線長を見積る固定信号配線長見積り工程と、
前記固定信号配線長見積り工程で見積った固定信号供給ラインの配線長が所定の閾値以上となる固定信号供給ラインを最適化対象として抽出するフロアプラン修正箇所判定工程とからなる固定信号考慮フロアプラン評価工程と、
前記固定信号考慮フロアプラン評価工程で抽出された固定信号供給ラインに対して前記固定信号配線長見積り工程で生成した仮想保護抵抗素子を実際の保護抵抗素子に置換し、これをセル配置可能領域に予め優先的に固定配置を行う固定信号考慮フロアプラン最適化工程とを有するという態様もある。
【００３７】
これによれば、フロアプランの段階で予めクロストークノイズの発生の可能性のある固定信号供給ラインを特定し、その結果に基づいて事前に保護抵抗素子を最適な位置に固定配置することができ、これによって容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【００３８】
上記のレイアウト設計方法において、前記固定信号考慮フロアプラン最適化工程に代えて、次のような固定信号考慮フロアプラン最適化工程を有する好ましいいくつかの態様がある。
【００３９】
すなわち、上記の固定信号考慮フロアプラン最適化工程に代えて、前記フロアプラン工程で既に配置されたスペーサーセルを固定信号出力機能付きスペーサーセルに置換し、前記固定信号出力機能付きスペーサーセルを前記固定信号考慮フロアプラン評価工程で抽出した固定信号入力対象ピンと接続する固定信号考慮フロアプラン最適化工程を有しているという態様がある。
【００４０】
これによれば、フロアプランの段階で予めクロストークノイズの発生の可能性のある固定信号供給ラインを特定し、その結果に基づいて事前に近傍のスペーサーセル配置位置から固定信号供給ラインを配線することができ、これによって容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【００４１】
また、上記の固定信号考慮フロアプラン最適化工程に代えて、前記フロアプラン工程で既に配置されたＩ／Ｏセルを固定信号出力機能付きＩ／Ｏセルに置換し、前記固定信号出力機能付きＩ／Ｏセルを前記固定信号考慮フロアプラン評価工程で抽出した固定信号入力対象ピンと接続する固定信号考慮フロアプラン最適化工程を有しているという態様もある。
【００４２】
これによれば、フロアプランの段階で予めクロストークノイズの発生の可能性のある固定信号供給ラインを特定し、その結果に基づいて事前に近傍のＩ／Ｏセル配置位置から優先的に固定信号供給ラインを配線することができ、これによって如何なるフロアプラン状況においても確実に他の信号ラインからのクロストークの影響を低減することが可能となる。
【００４３】
また、上記の固定信号配線長見積り工程について、固定信号配線長見積り工程が、階層レイアウト設計時の下位階層ブロック内部のセル配置可能領域を用いて前記固定信号入力対象ピン位置解析工程で抽出された固定信号入力対象ピンを接続先に持つ固定信号供給ラインの配線長を見積るものであり、
さらに、上記の固定信号考慮フロアプラン最適化工程に代えて、前記下位階層ブロック内部に保護抵抗素子を自動生成し、この保護抵抗素子を優先的に下位階層ブロック内部のセル配置可能領域に固定配置する固定信号考慮フロアプラン最適化工程を有しているという態様がある。
【００４４】
これによれば、フロアプランの段階で予めクロストークノイズの発生の可能性のある固定信号供給ラインを特定し、その結果に基づいて事前に近傍の下位階層ブロック内部に生成された保護抵抗素子から優先的に固定信号供給ラインを配線することができ、これによって他の信号ラインからのクロストークの影響を低減することが可能となる。
【００４５】
また、上記のように構成されたいずれかのレイアウト設計方法において、前記フロアプラン工程については、スペーサーセルを配置する際に、固定信号入力対象ピンの個数に関係なく既存のスペーサーセルを固定信号出力機能付きスペーサーセルに予め置換及び固定配置するという態様がある。
【００４６】
これによれば、フロアプランの段階で事前に固定信号出力機能付きスペーサーセルを設けておくことで、回路修正時の固定信号入力対象ピンの突然の変更にも容易に対応でき、かつその際のクロストークノイズの発生の可能性も低くすることができる。
【００４７】
また、上記のフロアプラン工程については、前記固定信号出力機能付きスペーサーセルと反転極性の固定信号を出力する反転固定信号出力機能付きスペーサーセルとをそれぞれ任意の個数ずつ交互に配置するという態様もある。
【００４８】
これによれば、フロアプランの段階で事前に正転及び反転固定信号出力機能付きスペーサーセルを交互に設けておくことで、回路修正時の固定信号入力対象ピンの突然の変更に対しても確実に対応でき、かつその際のクロストークノイズの発生の可能性も低くすることができる。
【００４９】
また、上記のフロアプラン工程については、下位階層ブロックのフロアプランを行う際に、上位階層における固定信号入力対象ピンの個数に関係なく任意の個数の保護抵抗素子を下位階層ブロック内のセル配置可能領域に予め生成及び固定配置し、併せて生成した下位階層ブロックの固定信号出力用階層ポートと前記保護抵抗素子とを優先的に接続するという態様もある。
【００５０】
これによれば、フロアプランの段階で事前に下位階層ブロック内に保護抵抗素子を設けておくことで、上位階層での回路修正時において固定信号入力対象ピンの突然の変更にも容易に対応でき、かつその際のクロストークノイズの発生の可能性も低くすることができる。
【発明の効果】
【００５１】
本発明によれば、前述の様々な評価項目によって求められた固定信号供給ラインまたは保護抵抗素子に対して、優先的にクロストークノイズの発生防止を目的とした施策の実施が可能であり、これによりレイアウト設計工程におけるゲート酸化膜の保護対策を容易かつ、後戻り無く短期間のうちに実施することが可能となる。
【発明を実施するための最良の形態】
【００５２】
以下、本発明にかかわる半導体集積回路のレイアウト設計方法の実施の形態を図面を参照しながら説明する。
【００５３】
（実施の形態１）
図１は本発明の実施の形態１における半導体集積回路のレイアウト設計方法の処理工程の手順を示すフローチャートである。
【００５４】
まず、ネットリスト読込み工程１００にて、自動配置配線ツールの内部に、実動作に必要な論理セル群を含んだネットリストを読み込む。
【００５５】
次に、フロアプラン工程１０１にて、事前に論理セル以外のセル（マクロセルやＩ／Ｏセル等）の固定配置を行う。
【００５６】
次いで、配置工程１０２にて、従来の配置工程と同様に、各論理セルをセル配置可能領域に配置する。
【００５７】
次いで、保護抵抗素子挿入工程１０３にて、入力信号を定常的に“Ｌ”レベルまたは“Ｈ”レベルに固定する必要のある固定信号入力対象ピンの１個ないしは複数個に対して保護抵抗素子を１個挿入する。
【００５８】
その後は、固定信号評価工程４００にて、クロストークノイズが発生する可能性のある固定信号供給ラインを特定する。
【００５９】
さらに、優先配線工程４０１にて、先の固定信号評価工程４００で特定した固定信号供給ラインに対して配線経路及び配線間隔などを確保するために優先的に配線を実施する。
【００６０】
次に、配線工程１０４で、優先配線工程４０１で優先配線された固定信号供給ライン以外の信号ラインに対して、従来の配線工程と同様に、ネットリストに従って実際に配線を実施する。
【００６１】
図２は固定信号評価工程４００の具体的な処理工程の手順を示すフローチャートである。固定信号評価工程４００は、仮想配線工程５００にて各信号の配線経路の予測を実施し、次の配線長解析工程５０１にて前記の仮想配線結果に基づいて各固定信号供給ラインの配線長を算出し、次の優先箇所判定工程５０２にて配線長がａ［μｍ］（ａは任意の正の数）以上となる固定信号供給ラインを優先配線対象として抽出するようになっている。
【００６２】
以上より、本実施の形態によれば、長距離配線になると予想される固定信号供給ラインを他の信号ラインに対し優先的に配線して、配線長を削減することで固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００６３】
（実施の形態２）
図３は本発明の実施の形態２における固定信号評価工程４００の処理工程の手順を示すフローチャートである。
【００６４】
本実施の形態は、上記の実施の形態１において、仮想配線工程５００の後に、前記の仮想配線結果に基づいて各固定信号供給ラインの配線負荷容量を算出する配線負荷容量解析工程６００を持ち、次の優先箇所判定工程５０２にて配線負荷容量がｂ［ｐＦ］（ｂは任意の正の数）以上となる固定信号供給ラインを優先配線対象として抽出することを特徴としている。
【００６５】
以上より、本実施の形態によれば、配線負荷容量値が大きくなると予想される固定信号供給ラインを他の信号ラインに対し優先的に配線して、配線負荷容量値を削減することで固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００６６】
（実施の形態３）
図４は本発明の実施の形態３における固定信号評価工程４００の処理工程の手順を示すフローチャートである。
【００６７】
本実施の形態は、上記の実施の形態１において、仮想配線工程５００の後に、前記の仮想配線結果に基づき各固定信号供給ラインに対して隣接して配線される他の信号ラインの総並行配線長を算出する並行配線長解析工程７００を持ち、次の優先箇所判定工程５０２にて総並行配線長がｃ［μｍ］（ｃは任意の正の数）以上となる固定信号供給ラインを優先配線対象として抽出することを特徴としている。
【００６８】
図５は並行配線長解析工程７００での各論理セル２０２の配置状況及び仮想配線状況を示す模式図である。ここでは、固定信号供給ライン２０６に対して同一方向に配線される他の信号ラインを並行配線７０１とし、並行配線７０１の各配線長の総和を総並行配線長として算出する。
【００６９】
以上より、本実施の形態によれば、隣接信号ラインとの総並行配線長が長くなると予想される固定信号供給ラインを他の信号ラインに対し優先的に配線して、総並行配線長を削減することで固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００７０】
（実施の形態４）
図６は本発明の実施の形態４における固定信号評価工程４００の処理工程の手順を示すフローチャートである。
【００７１】
本実施の形態は、上記の実施の形態３において、並行配線長解析工程７００の代わりに、入力された論理セル駆動能力情報８０１を基に各固定信号供給ラインに対して隣接して配線される他の信号ラインの駆動能力を算出する隣接信号駆動能力解析工程８００を持ち、次の優先箇所判定工程５０２にて各隣接信号ラインの駆動能力（信号がトグルする際の遷移時間）がｄ［ｎｓ］（ｄは任意の正の数）以下となる固定信号供給ラインを優先配線対象として抽出することを特徴としている。
【００７２】
以上より、本実施の形態によれば、クロストークノイズの発生源となり得る高駆動能力の信号ラインが隣接配線されるような固定信号供給ラインを他の信号ラインに対し優先的に配線することで、固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００７３】
（実施の形態５）
図７は本発明の実施の形態５における固定信号評価工程４００の処理工程の手順を示すフローチャートである。
【００７４】
本実施の形態は、上記の実施の形態１において、仮想配線工程５００の後に、入力された論理セル消費電力情報９０１を基に保護抵抗素子が配置されている各ロウの消費電力値を算出する保護抵抗素子配置ロウ消費電力解析工程９００を持ち、次の優先箇所判定工程５０２にて消費電力値がｅ［ワット］（ｅは任意の正の数）以上となるロウに配置されている保護抵抗素子が接続されている固定信号供給ラインを優先配線対象として抽出することを特徴としている。
【００７５】
図８は保護抵抗素子配置ロウ消費電力解析工程９００での各論理セル２０２の配置状況を示す模式図である。ここでは、各ロウ９０２のうち保護抵抗素子２０４が配置されているロウを初期配置ロウ９０３とし、論理セル消費電力情報９０１に基づいて初期配置ロウ９０３に配置された各論理セル２０２の消費電力値の総和から各初期配置ロウ９０３の消費電力値を算出する。
【００７６】
以上より、本実施の形態によれば、電力供給不足による電圧降下の危険性の高いロウに配置された保護抵抗素子が接続された固定信号供給ラインを他の信号ラインに対し優先的に配線することで、固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００７７】
（実施の形態６）
図９は本発明の実施の形態６における半導体集積回路のレイアウト設計方法の処理工程の手順を示すフローチャートである。
【００７８】
本実施の形態は、上記の実施の形態１〜５に示した内のいずれか２つ以上の異なる評価方法によって固定信号供給ラインの評価を複数回行う固定信号評価工程４００の後に、新たに項目重み付け工程１０００を設けて、各評価方法に対して任意の重み付けを行うことで総合的な固定信号供給ラインの評価結果を算出することを特徴としている。
【００７９】
図１０は項目重み付け工程１０００において、上記の実施の形態１〜５に示したすべての評価方法（評価項目Ａ〜Ｅとする）を用いて得られた各固定信号供給ラインの評価結果に対して重み付け処理を行った場合の各固定信号供給ラインの総合的な評価結果を示している。ここでは、例えば評価項目Ａには重み係数２を、Ｂには１を、Ｃには２を、Ｄには１を、Ｅには３をそれぞれ設定し、それぞれの評価項目において優先配線対象として抽出された固定信号供給ラインに対して重み係数分の点数を付与した場合の固定信号供給ライン１〜３の総合的な評価結果である。
【００８０】
以上より、本実施の形態によれば、それぞれに任意の重み付け処理が施された複数個の評価方法を用いて得られた固定信号供給ラインを、他の信号ラインに対し優先的に配線することで、より確実に固定信号供給ラインにおけるクロストークノイズの発生を抑制することが可能となる。
【００８１】
（実施の形態７）
図１１は本発明の実施の形態７における半導体集積回路のレイアウト設計方法の処理工程の手順を示すフローチャートである。
【００８２】
本実施の形態は、上記の実施の形態１〜６において、固定信号評価工程４００の後に、新たに固定信号最適化工程１１００を設けて、固定信号評価工程４００で抽出されたクロストークノイズの発生の可能性がある固定信号供給ラインに対して、ノイズ発生を防止するために固定信号の構成変更を行うことを特徴としている。
【００８３】
図１２は固定信号最適化工程１１００の具体的な処理工程の手順を示すフローチャートである。この固定信号最適化工程１１００は、固定信号評価工程４００で抽出されたクロストークノイズの発生の可能性がある固定信号供給ラインに接続された保護抵抗素子を、駆動能力がより高い保護抵抗素子に置換する保護抵抗素子置換工程１１０２で構成されている。
【００８４】
図１３は保護抵抗素子置換工程１１０２での各論理セル２０２の配置状況及び仮想配線状況を示す模式図である。ここでは、例えば固定信号評価工程４００で抽出されたクロストークノイズの発生の可能性がある固定信号供給ライン２０６に接続されている保護抵抗素子に着目する。そして、その保護抵抗素子をより高い駆動能力を持つ保護抵抗素子１１０１に置換し、セル配置可能領域２００に再配置したことを示している。
【００８５】
以上より、本実施の形態によれば、クロストークノイズの発生の可能性がある固定信号供給ラインをより高い駆動能力を持つ保護抵抗素子で駆動することで、他の信号ラインからのクロストークの影響を低減することが可能となる。
【００８６】
（実施の形態８）
図１４は本発明の実施の形態８における固定信号最適化工程１１００の処理工程の手順を示すフローチャートである。
【００８７】
本実施の形態は、上記の実施の形態７において、保護抵抗素子置換工程１１０２の代わりに、ｇ個（ｇは任意の自然数）の新規保護抵抗素子を自動生成し、固定信号評価工程４００で抽出した固定信号供給ラインに対して新規保護抵抗素子を並列接続する保護抵抗素子並列化工程１２００で構成されることを特徴としている。
【００８８】
図１５は保護抵抗素子並列化工程１２００での各論理セル２０２の配置状況及び固定信号供給ライン２０６の仮想配線状況を示す模式図である。ここでは、例えば固定信号評価工程４００で抽出されたクロストークノイズの発生の可能性がある固定信号供給ライン２０６に対して新規保護抵抗素子１２０１を新たに並列接続し、セル配置可能領域２００に配置している。
【００８９】
以上より、本実施の形態によれば、クロストークノイズの発生の可能性がある固定信号供給ラインに新規保護抵抗素子を並列接続することで、複数の異なる駆動能力を持つ保護抵抗素子を予め準備することなく、固定信号供給ラインの駆動能力を向上させることができ、これによって容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【００９０】
（実施の形態９）
図１６は本発明の実施の形態９における固定信号最適化工程１１００の処理工程の手順を示すフローチャートである。
【００９１】
本実施の形態は、上記の実施の形態７において、保護抵抗素子置換工程１１０２の代わりに、新規バッファを自動生成して固定信号評価工程４００で抽出した固定信号供給ラインに接続された保護抵抗素子の固定信号出力ピンと固定信号入力対象ピンとの間に前記の新規バッファを挿入する固定信号中継用バッファ挿入工程１３００で構成されることを特徴としている。
【００９２】
図１７は固定信号中継用バッファ挿入工程１３００での各論理セル２０２の配置状況及び固定信号供給ライン２０６の仮想配線状況を示す模式図である。ここでは、例えば固定信号評価工程４００で抽出されたクロストークノイズの発生の可能性がある固定信号供給ライン２０６に対して固定信号中継用バッファ１３０１を新たに生成する。そして、固定信号出力ピン２０５と固定信号中継用バッファ１３０１の入力ピンｉｎ間、及び固定信号中継用バッファ１３０１の出力ピンｏｕｔと全ての論理セル２０２の固定信号入力対象ピン２０３間を接続し、セル配置可能領域２００に配置している。
【００９３】
以上より、本実施の形態によれば、クロストークノイズの発生の可能性がある固定信号供給ラインに中継用の新規バッファを挿入し、固定信号供給ラインの駆動能力を向上させることで、他の信号ラインからのクロストークの影響を低減することが可能となる。
【００９４】
なお、固定信号中継用バッファは全ての固定信号入力対象ピンに対して挿入せず、任意の固定信号入力対象ピンのみに挿入しても良く、これによりレイアウト自由度の高い修正が可能となる。
【００９５】
（実施の形態１０）
図１８は本発明の実施の形態１０における固定信号最適化工程１１００の処理工程の手順を示すフローチャートである。
【００９６】
本実施の形態は、上記の実施の形態９において、固定信号中継用バッファ挿入工程１３００の代わりに、固定信号評価工程４００で抽出した固定信号の極性を反転させる固定信号極性反転処理工程１４００と、次の新規インバータを自動生成して固定信号出力ピンと固定信号入力対象ピンとの間に前記の新規インバータを挿入する固定信号中継用インバータ挿入工程１４０１とで構成されることを特徴としている。
【００９７】
図１９は固定信号中継用インバータ挿入工程１４０１での各論理セル２０２の配置状況及び固定信号供給ライン２０６の仮想配線状況を示す模式図である。ここでは、固定信号極性反転処理工程１４００で固定信号の極性を反転するために置換された極性反転用保護抵抗素子１４０２に着目する。そして、その極性反転用保護抵抗素子１４０２の固定信号出力ピン２０５と固定信号中継用インバータ１４０４の入力ピンｉｎ間、及び固定信号中継用インバータ１４０４の出力ピンｏｕｔと全ての論理セル２０２の固定信号入力対象ピン２０３間を接続し、セル配置可能領域２００に配置している。
【００９８】
以上より、本実施の形態によれば、クロストークノイズの発生の可能性がある固定信号の極性を反転し、その反転固定信号供給ライン１４０３に対して中継用の新規インバータを挿入し、固定信号供給ラインの駆動能力を向上させることで、セル面積の増加を抑制しつつ、他の信号ラインからのクロストークの影響を低減することが可能となる。
【００９９】
（実施の形態１１）
図２０は本発明の実施の形態１１における固定信号最適化工程１１００の処理工程の手順を示すフローチャートである。
【０１００】
本実施の形態は、上記の実施の形態７において、保護抵抗素子置換工程１１０２の代わりに、新規保護抵抗素子を自動生成する新規保護抵抗素子挿入工程１５００と、その後の固定信号評価工程４００で抽出した固定信号供給ラインを前記の新規保護抵抗素子を用いて分割する固定信号再接続工程１５０１とで構成されることを特徴としている。
【０１０１】
図２１は固定信号再接続工程１５０１での各論理セル２０２の配置状況及び固定信号供給ライン２０６の仮想配線状況を示す模式図である。ここでは、例えば固定信号評価工程４００で抽出されたクロストークノイズの発生の可能性がある固定信号供給ライン２０６の接続先がもともとは２箇所であったものを、新規保護抵抗素子１２０１を用いて固定信号供給ライン２０６を２分割し、セル配置可能領域２００に配置している。
【０１０２】
以上より、本実施の形態によれば、クロストークノイズの発生の可能性がある固定信号供給ラインを新規保護抵抗素子を用いて分割することで、固定信号供給ラインの配線負荷や配線長を大幅に削減することができ、これによって容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【０１０３】
（実施の形態１２）
図２２は本発明の実施の形態１２における固定信号最適化工程１１００の処理工程の手順を示すフローチャートである。
【０１０４】
本実施の形態は、上記の実施の形態７において、保護抵抗素子置換工程１１０２の代わりに、固定信号評価工程４００で抽出した固定信号供給ラインの最短経路を探索する固定信号最短経路解析工程１６００を設け、次の論理セル配置位置調整工程１６０１にて固定信号最短経路解析工程１６００で探索した経路上に保護抵抗素子分の領域を確保するために各論理セルの配置位置を調整し、次の保護抵抗素子配置位置調整工程１６０２にて論理セル配置位置調整工程１６０１で確保した領域に保護抵抗素子を移動させるようになっている。
【０１０５】
図２３は保護抵抗素子配置位置調整工程１６０２での各論理セル２０２の配置状況及び固定信号供給ライン２０６の仮想配線状況を示す模式図である。ここでは、例えば固定信号評価工程４００で抽出されたクロストークノイズの発生の可能性がある固定信号供給ライン２０６の接続先２箇所を結んだ最短経路上に、保護抵抗素子２０４を再配置している。
【０１０６】
以上より、本実施の形態によれば、クロストークノイズの発生の可能性がある固定信号供給ラインに接続された保護抵抗素子を最短の固定信号供給ラインの配線長となるような配置位置に移動することで、チップ面積を全く増加させることなく固定信号供給ラインの配線負荷や配線長を大幅に削減することができ、これによって容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【０１０７】
（実施の形態１３）
図２４は本発明の実施の形態１３における固定信号最適化工程１１００の処理工程の手順を示すフローチャートである。
【０１０８】
本実施の形態は、上記の実施の形態７において、保護抵抗素子置換工程１１０２の代わりに、入力された論理セル消費電力情報９０１を基に各ロウの総消費電力値を算出する消費電力解析工程１７００を設け、次の保護抵抗素子配置位置調整工程１６０２にて消費電力値のより低いロウへと保護抵抗素子を移動させることを特徴としている。
【０１０９】
図２５は保護抵抗素子配置位置調整工程１６０２での各論理セル２０２の配置状況及び固定信号供給ライン２０６の仮想配線状況を示す模式図である。ここでは、例えば固定信号評価工程４００で抽出されたクロストークノイズの発生の可能性がある固定信号供給ライン２０６に接続されている保護抵抗素子２０４に着目する。そして、この保護抵抗素子２０４が配置されている初期配置ロウ９０３及び、ロウ（−ｈ）〜ロウ（＋ｉ）（ｈ，ｉは任意の正の整数）のうち消費電力値が最も低いロウへと保護抵抗素子２０４を再配置させた状態を示している。
【０１１０】
以上より、本実施の形態によれば、クロストークノイズの発生の可能性がある固定信号供給ラインに接続された保護抵抗素子を電力供給不足による電圧降下の危険性の低いロウへと配置位置に移動することで、チップ面積を全く増加させることなく容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【０１１１】
（実施の形態１４）
図２６は本発明の実施の形態１４における半導体集積回路のレイアウト設計方法の処理工程の手順を示すフローチャートである。
【０１１２】
本実施の形態は、上記の実施の形態１〜６において、フロアプラン工程１０１の後に、論理セル以外のセル（Ｉ／Ｏセルやマクロセルなど）に関してクロストークノイズが発生する可能性のある固定信号供給ラインを特定する固定信号考慮フロアプラン評価工程１８００と、その評価結果に基づいてクロストークノイズの発生の可能性がある固定信号供給ラインに対してノイズ発生を防止するために固定信号の構成変更を行う固定信号考慮フロアプラン最適化工程１８０１を新たに設けた処理工程となっている。
【０１１３】
図２７は固定信号考慮フロアプラン評価工程１８００の具体的な処理工程の手順を示すフローチャートである。この固定信号考慮フロアプラン評価工程１８００は、固定信号入力対象ピン位置解析工程１９００と固定信号配線長見積り工程１９０１とフロアプラン修正箇所判定工程１９０２で構成されている。すなわち、まず、固定信号入力対象ピン位置解析工程１９００において、フロアプラン工程１０１のフロアプランからセル配置可能領域２００外に存在する固定信号入力対象ピン２０３を抽出する。次いで、固定信号配線長見積り工程１９０１において、固定信号入力対象ピン位置解析工程１９００で抽出された固定信号入力対象ピン２０３を接続先に持つ固定信号供給ライン２００３の配線長を見積る。次いで、フロアプラン修正箇所判定工程１９０２において、固定信号配線長見積り工程１９０１で見積った固定信号供給ライン２００３の配線長がｊ［μｍ］（ｊは任意の正の数）以上となる固定信号供給ラインを最適化対象として抽出する。
【０１１４】
また、図２８は固定信号配線長見積り工程１９０１での各Ｉ／Ｏセル２０００やマクロセル２００１やＩ／Ｏセルの間隔を任意に確保するためのスペーサーセル２００４の配置状況を示した模式図である。ここでは、まず、セル配置可能領域２００に仮想の保護抵抗素子として仮想保護抵抗素子２００２を仮配置し、仮想保護抵抗素子２００２とＩ／Ｏセル２０００及びマクロセル２００１における固定信号入力対象ピン２０３との間を配線長見積り用仮想固定信号信号ライン２００３で概略的に配線することで各固定信号供給ラインの配線長の見積もりを行っている。
【０１１５】
次に、固定信号考慮フロアプラン最適化工程１８０１の処理について説明する。ここでは、固定信号考慮フロアプラン評価工程１８００で抽出された固定信号供給ラインに対して固定信号配線長見積り工程１９０１で生成した仮想保護抵抗素子２００２に着目する。そして、その仮想保護抵抗素子２００２を実際の保護抵抗素子に置換し、これをセル配置可能領域２００に予め優先的に固定配置を行っている。
【０１１６】
以上より、本実施の形態によれば、フロアプランの段階で予めクロストークノイズの発生の可能性のある固定信号供給ラインを特定し、その結果に基づいて事前に保護抵抗素子を最適な位置に固定配置することができ、これによって容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【０１１７】
（実施の形態１５）
本発明の実施の形態１５では、上記の実施の形態１４において、固定信号考慮フロアプラン最適化工程１８０１にて、フロアプラン工程１０１で既に配置されたスペーサーセルを固定信号出力機能付きスペーサーセルに置換し、これを固定信号考慮フロアプラン評価工程１８００で抽出した固定信号入力対象ピンと接続することを特徴としている。
【０１１８】
次に、図２９を用いて具体的に固定信号考慮フロアプラン最適化工程１８０１の処理について説明する。ここでは、固定信号考慮フロアプラン評価工程１８００で抽出された固定信号供給ラインの接続先である固定信号入力対象ピン２０３の近傍にスペーサーセル２００４が配置されている。
このスペーサーセル２００４を固定信号出力機能付きスペーサーセル２１００に置換する。固定信号出力機能付きスペーサーセル２１００は、固定信号供給ライン２０６に接続されるべき固定信号出力ピン２０５を備えている。そして、固定信号出力ピン２０５を固定信号入力対象ピン２０３に接続する。
【０１１９】
以上より、本実施の形態によれば、フロアプランの段階で予めクロストークノイズの発生の可能性のある固定信号供給ラインを特定し、その結果に基づいて事前に近傍のスペーサーセル配置位置から固定信号供給ラインを配線することができ、これによって容易に他の信号ラインからのクロストークの影響を低減することが可能となる。
【０１２０】
（実施の形態１６）
本発明の実施の形態１６では、上記の実施の形態１４において、固定信号考慮フロアプラン最適化工程１８０１にて、フロアプラン工程１０１で既に配置されたＩ／Ｏセルを固定信号出力機能付きＩ／Ｏセルに置換し、これを固定信号考慮フロアプラン評価工程１８００で抽出した固定信号入力対象ピンと接続することを特徴としている。
【０１２１】
次に、図３０を用いて具体的に固定信号考慮フロアプラン最適化工程１８０１の処理について説明する。ここでは、固定信号考慮フロアプラン評価工程１８００で抽出された固定信号供給ラインの接続先である固定信号入力対象ピン２０３の近傍にあるＩ／Ｏセル２０００に着目する。そして、そのＩ／Ｏセル２０００を固定信号出力機能付きＩ／Ｏセル２２００に置換する。固定信号出力機能付きＩ／Ｏセル２２００は、固定信号供給ライン２０６に接続されるべき固定信号出力ピン２０５を備えたものである。そして、固定信号出力ピン２０５を固定信号入力対象ピン２０３に接続する。
【０１２２】
以上より、本実施の形態によれば、フロアプランの段階で予めクロストークノイズの発生の可能性のある固定信号供給ラインを特定し、その結果に基づいて事前に近傍のＩ／Ｏセル配置位置から優先的に固定信号供給ラインを配線することができ、これによって如何なるフロアプラン状況においても確実に他の信号ラインからのクロストークの影響を低減することが可能となる。
【０１２３】
（実施の形態１７）
本発明の実施の形態１７では、上記の実施の形態１４において、固定信号配線長見積り工程１９０１にて階層レイアウト設計時の下位階層ブロック内部のセル配置可能領域を用いて固定信号入力対象ピン位置解析工程１９００で抽出された固定信号入力対象ピン２０３を接続先に持つ固定信号供給ラインの配線長を見積り、その後の固定信号考慮フロアプラン最適化工程１８０１にて前記の下位階層ブロック内部に保護抵抗素子を自動生成し、これを優先的に下位階層ブロック内部のセル配置可能領域に固定配置することを特徴としている。
【０１２４】
次に、図３１を用いて具体的に固定信号配線長見積り工程１９０１の処理について説明する。ここでは、下位階層ブロック２３００内部の下位階層ブロック内セル配置可能領域２３０１に仮想の保護抵抗素子として仮想保護抵抗素子２００２を仮配置する。仮想保護抵抗素子２００２とＩ／Ｏセル２０００及びマクロセル２００１における固定信号入力対象ピン２０３との間を配線長見積り用仮想固定信号信号ライン２００３とし、これを概略的に配線することで各固定信号供給ラインの配線長の見積りを行っている。
【０１２５】
なお、配線長見積り用仮想固定信号信号ライン２００３上の下位階層ブロックの境界部分には、上位階層の固定信号入力対象ピン２０３に固定信号を供給するための固定信号出力用階層ポート２３０２が新たに生成される。
【０１２６】
以上より、本実施の形態によれば、フロアプランの段階で予めクロストークノイズの発生の可能性のある固定信号供給ラインを特定し、その結果に基づいて事前に近傍の下位階層ブロック内部に生成された保護抵抗素子から優先的に固定信号供給ラインを配線することができ、これによって他の信号ラインからのクロストークの影響を低減することが可能となる。
【０１２７】
（実施の形態１８）
本発明の実施の形態１８では、上記の実施の形態１〜１７において、フロアプラン工程１０１にてスペーサーセルを配置する際に、固定信号入力対象ピンの個数に関係なく既存のスペーサーセルを固定信号出力機能付きスペーサーセルに予め置換及び固定配置することを特徴としている。
【０１２８】
図３２はフロアプラン工程１０１での各Ｉ／Ｏセル２０００及び固定信号出力機能付きスペーサーセル２１００の配置状況を示した模式図である。ここでは、例えば全てのスペーサーセルを事前に固定信号出力機能付きスペーサーセル２１００に置換している。
【０１２９】
以上より、本実施の形態によれば、フロアプランの段階で事前に固定信号出力機能付きスペーサーセルを設けておくことで、回路修正時の固定信号入力対象ピンの突然の変更にも容易に対応でき、かつその際のクロストークノイズの発生の可能性も低くすることができる。
【０１３０】
（実施の形態１９）
本発明の実施の形態１９では、上記の実施の形態１８において、フロアプラン工程１０１にて前記の固定信号出力機能付きスペーサーセルと反転極性の固定信号を出力する反転固定信号出力機能付きスペーサーセルとをそれぞれ任意の個数ずつ交互に配置することを特徴としている。
【０１３１】
図３３はフロアプラン工程１０１での各Ｉ／Ｏセル２０００及び固定信号出力機能付きスペーサーセル２１００と反転固定信号出力機能付きスペーサーセル２５００の配置状況を示した模式図である。ここでは、例えば全てのスペーサーセルを事前に固定信号出力機能付きスペーサーセル２１００及び反転固定信号出力機能付きスペーサーセル２５００に置換し、それぞれを１つずつ交互に配置している。
【０１３２】
以上より、本実施の形態によれば、フロアプランの段階で事前に正転及び反転固定信号出力機能付きスペーサーセルを交互に設けておくことで、回路修正時の固定信号入力対象ピンの突然の変更に対しても確実に対応でき、かつその際のクロストークノイズの発生の可能性も低くすることができる。
【０１３３】
（実施の形態２０）
本発明の実施の形態２０では、上記の実施の形態１〜１７において、フロアプラン工程１０１にて下位階層ブロックのフロアプランを行う際に、上位階層における固定信号入力対象ピンの個数に関係なく、任意の個数の保護抵抗素子を下位階層ブロック内のセル配置可能領域に予め生成及び固定配置し、併せて生成した下位階層ブロックの固定信号出力用階層ポートと前記の保護抵抗素子とを優先的に接続しておくことを特徴としている。
【０１３４】
図３４はフロアプラン工程１０１での下位階層ブロック及び下位階層ブロック内部の保護抵抗素子の配置状況を示した模式図である。ここでは、例えば下位階層ブロック２３００の最もＩ／Ｏセル領域に近い上辺及び左辺に対して固定信号出力用階層ポート２３０２を生成し、それぞれを下位階層ブロック内セル配置可能領域２３０１に生成及び固定配置した各保護抵抗素子２０４と接続している。
【０１３５】
以上より、本実施の形態によれば、フロアプランの段階で事前に下位階層ブロック内に保護抵抗素子を設けておくことで、上位階層での回路修正時において固定信号入力対象ピンの突然の変更にも容易に対応でき、かつその際のクロストークノイズの発生の可能性も低くすることができる。
【産業上の利用可能性】
【０１３６】
本発明の半導体集積回路のレイアウト設計方法は、レイアウト設計工程におけるゲート酸化膜の保護対策を容易かつ、後戻り無く短期間のうちに実現する方法等として有用である。
【図面の簡単な説明】
【０１３７】
【図１】本発明の実施の形態１における半導体集積回路のレイアウト設計方法の手順を示すフローチャート
【図２】本発明の実施の形態１における固定信号評価工程の手順を示すフローチャート
【図３】本発明の実施の形態２における固定信号評価工程の手順を示すフローチャート
【図４】本発明の実施の形態３における固定信号評価工程の手順を示すフローチャート
【図５】本発明の実施の形態３における固定信号評価方法を示す模式図
【図６】本発明の実施の形態４における固定信号評価工程の手順を示すフローチャート
【図７】本発明の実施の形態５における固定信号評価工程の手順を示すフローチャート
【図８】本発明の実施の形態５における固定信号評価方法を示す模式図
【図９】本発明の実施の形態６における半導体集積回路のレイアウト設計方法の手順を示すフローチャート
【図１０】本発明の実施の形態６における項目重み付け工程の結果を示す表
【図１１】本発明の実施の形態７における半導体集積回路のレイアウト設計方法の手順を示すフローチャート
【図１２】本発明の実施の形態７における固定信号最適化工程の手順を示すフローチャート
【図１３】本発明の実施の形態７における固定信号最適化方法を示す模式図
【図１４】本発明の実施の形態８における固定信号最適化工程の手順を示すフローチャート
【図１５】本発明の実施の形態８における固定信号最適化方法を示す模式図
【図１６】本発明の実施の形態９における固定信号最適化工程の手順を示すフローチャート
【図１７】本発明の実施の形態９における固定信号最適化方法を示す模式図
【図１８】本発明の実施の形態１０における固定信号最適化工程の手順を示すフローチャート
【図１９】本発明の実施の形態１０における固定信号最適化方法を示す模式図
【図２０】本発明の実施の形態１１における固定信号最適化工程の手順を示すフローチャート
【図２１】本発明の実施の形態１１における固定信号最適化方法を示す模式図
【図２２】本発明の実施の形態１２における固定信号最適化工程の手順を示すフローチャート
【図２３】本発明の実施の形態１２における固定信号最適化方法を示す模式図
【図２４】本発明の実施の形態１３における固定信号最適化工程の手順を示すフローチャート
【図２５】本発明の実施の形態１３における固定信号最適化方法を示す模式図
【図２６】本発明の実施の形態１４における半導体集積回路のレイアウト設計方法の手順を示すフローチャート
【図２７】本発明の実施の形態１４における固定信号考慮フロアプラン評価工程の手順を示すフローチャート
【図２８】本発明の実施の形態１４における固定信号配線長見積り方法を示す模式図
【図２９】本発明の実施の形態１５における固定信号考慮フロアプラン最適化方法を示す模式図
【図３０】本発明の実施の形態１６における固定信号考慮フロアプラン最適化方法を示す模式図
【図３１】本発明の実施の形態１７における固定信号配線長見積り方法を示す模式図
【図３２】本発明の実施の形態１８におけるフロアプラン工程での事前対策方法を示す模式図
【図３３】本発明の実施の形態１９におけるフロアプラン工程での事前対策方法を示す模式図
【図３４】本発明の実施の形態２０におけるフロアプラン工程での事前対策方法を示す模式図
【図３５】従来の半導体集積回路のレイアウト設計方法の手順を示すフローチャート
【図３６】従来のレイアウト設計方法における配置工程後の配置状態を示す図
【図３７】従来のレイアウト設計方法における保護抵抗素子挿入工程後の配置状態を示す図
【符号の説明】
【０１３８】
１００  ネットリスト読込み工程
１０１  フロアプラン工程
１０２  配置工程
１０３  保護抵抗素子挿入工程
１０４  配線工程
２００  セル配置可能領域
２０１  セル配置済領域
２０２  論理セル
２０３  固定信号入力対象ピン
２０４  保護抵抗素子
２０５  固定信号出力ピン
２０６  固定信号供給ライン
４００  固定信号評価工程
４０１  優先配線工程
５００  仮想配線工程
５０１  配線長解析工程
５０２  優先箇所判定工程
６００  配線負荷容量解析工程
７００  並行配線長解析工程
７０１  並行配線
８００  隣接信号駆動能力解析工程
８０１  論理セル駆動能力情報
９００  保護抵抗素子配置ロウ消費電力解析工程
９０１  論理セル消費電力情報
９０２  ロウ
９０３  初期配置ロウ
１０００  項目重み付け工程
１１００  固定信号最適化工程
１１０１  保護抵抗素子（高駆動能力）
１１０２  保護抵抗素子置換工程
１２００  保護抵抗素子並列化工程
１２０１  新規保護抵抗素子
１３００  固定信号中継バッファ挿入工程
１３０１  固定信号中継用バッファ
１４００  固定信号極性反転処理工程
１４０１  固定信号中継インバータ挿入工程
１４０２  極性反転用保護抵抗素子
１４０３  反転固定信号供給ライン
１４０４  固定信号中継用インバータ
１５００  新規保護抵抗素子挿入工程
１５０１  固定信号再接続工程
１６００  固定信号最短経路解析工程
１６０１  論理セル配置位置調整工程
１６０２  保護抵抗素子配置位置調整工程
１７００  消費電力解析工程
１８００  固定信号考慮フロアプラン評価工程
１８０１  固定信号考慮フロアプラン最適化工程
１９００  固定信号入力対象ピン位置解析工程
１９０１  固定信号配線長見積り工程
１９０２  フロアプラン修正箇所判定工程
２０００  Ｉ/Ｏセル
２００１  マクロセル
２００２  仮想保護抵抗素子
２００３  配線長見積り用仮想固定信号供給ライン
２００４  スペーサーセル
２１００  固定信号出力機能付きスペーサーセル
２２００  固定信号出力機能付きＩ／Ｏセル
２３００  下位階層ブロック
２３０１  下位階層ブロック内セル配置可能領域
２３０２  固定信号出力用階層ポート
２５００  反転固定信号出力機能付きスペーサーセル
ｉｎ                  論理セルの入力ピン
ｏｕｔ                論理セルの出力ピン
【図１】
2006303301.tif 000003
【図２】
2006303301.tif 000004
【図３】
2006303301.tif 000005
【図４】
2006303301.tif 000006
【図５】
2006303301.tif 000007
【図６】
2006303301.tif 000008
【図７】
2006303301.tif 000009
【図８】
2006303301.tif 000010
【図９】
2006303301.tif 000011
【図１０】
2006303301.tif 000012
【図１１】
2006303301.tif 000013
【図１２】
2006303301.tif 000014
【図１３】
2006303301.tif 000015
【図１４】
2006303301.tif 000016
【図１５】
2006303301.tif 000017
【図１６】
2006303301.tif 000018
【図１７】
2006303301.tif 000019
【図１８】
2006303301.tif 000020
【図１９】
2006303301.tif 000021
【図２０】
2006303301.tif 000022
【図２１】
2006303301.tif 000023
【図２２】
2006303301.tif 000024
【図２３】
2006303301.tif 000025
【図２４】
2006303301.tif 000026
【図２５】
2006303301.tif 000027
【図２６】
2006303301.tif 000028
【図２７】
2006303301.tif 000029
【図２８】
2006303301.tif 000030
【図２９】
2006303301.tif 000031
【図３０】
2006303301.tif 000032
【図３１】
2006303301.tif 000033
【図３２】
2006303301.tif 000034
【図３３】
2006303301.tif 000035
【図３４】
2006303301.tif 000036
【図３５】
2006303301.tif 000037
【図３６】
2006303301.tif 000038
【図３７】
2006303301.tif 000039