(57)【要約】【目的】外観検査が容易な半導体装置を提供すること。【解決手段】半導体装置１０１は、半導体基板１０３を有する。半導体基板１０３の裏面１０５の周辺領域には面取り部１０７が設けられている。この面取り部１０７は、裏面１０５と略４５°の角度をなして設けられる。このため、エッジチッピングの発生を効果的に抑制することができる。【選択図】  図２
2006080284.tif 000002
【特許請求の範囲】
【請求項１】
電極パッドが形成された第１の表面と、前記第１の表面と反対側の第２の表面とを有する半導体基板と、
前記半導体基板の前記第１の表面上に形成され、前記電極パッドと電気的に接続された外部端子と、
前記外部端子の表面を露出して前記第１の表面を封止する封止樹脂とを備え、
前記半導体基板の前記第２の表面側の各辺には、前記第２の表面と略４５°の角度をなす面取り部が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記面取り部の深さが５０μｍ〜１５０μｍであることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、前記第1の表面上に延在し、一端が前記電極パッドに接続され、他端が前記外部端子に接続された再配線をさらに有することを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、前記封止樹脂から露出した前記ポストの表面上に設けられたボール電極をさらに備えたことを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、前記外部端子はポスト電極であり、前記ポスト電極の側面は前記封止樹脂に覆われており、前記ポスト電極の頂面は前記樹脂から露出していることを特徴とする半導体装置。
【請求項６】
互いにダイシングラインにより区画された複数の半導体素子が形成された第１の表面と、前記第１の表面に対向する第２の表面とを有する半導体ウエハの、前記ダイシングラインに対応する前記第２の表面に、第１の幅を有し前記ウエハの厚さの１５％〜４５％の深さを有する、深さ方向に狭くなる傾斜面を有する溝を形成する工程と、
前記第１の幅よりも狭い第２の幅を有するダイシングブレードにより前記半導体ウエハを個片に分割する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、前記溝は、傾斜面を有するダイシングブレードにより形成されることを特徴とする半導体装置の方法。
【請求項８】
請求項６記載の半導体装置の製造方法において、前記溝は、前記第１の表面と略４５°の角度をなすことを特徴とする半導体装置の製造方法。
【請求項９】
請求項６記載の半導体装置の製造方法において、前記溝を形成した後に、前記第２の表面をエッチング処理することにより前記溝の角を丸める工程を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、前記エッチング処理はウエットエッチング処理であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項６記載の半導体装置の製造方法において、前記半導体ウエハを個片に分割する工程は前記第２の幅を有するダイシングブレードを用いて前記第１の表面側から行うことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項６記載の半導体装置において、前記半導体素子が形成された領域における前記第１の表面上には複数の電極パッドと、１端が前記電極パッドに接続された前記第１の表面上に延在する再配線と、前記再配線の他端に接続されたポスト電極と、前記ポスト電極の上面を露出して前記第１の表面を封止する封止樹脂とを有することを特徴とする半導体装置の製造方法。
【請求項１３】
互いにダイシングラインにより区画された複数の半導体素子が形成された第１の表面と、前記第１の表面に対向する第２の表面とを有する半導体ウエハの、前記ダイシングラインに対応する前記第２の表面に、第１の幅を有し、深さ方向に狭くなる傾斜面を有する溝を形成する工程と、
前記第１の面側から前記第１の幅よりも狭い幅を有するダイシングブレードを用いて前記半導体ウエハを個片に分割することを特徴とする半導体装置の製造方法。
【請求項１４】
互いにダイシングラインにより区画された複数の半導体素子が形成された第１の表面と、前記第１の表面に対向する第２の表面とを有する半導体ウエハの、前記第２の面を研磨する工程と、
研磨された前記第２の表面の前記ダイシングラインに対応する領域に、第１の幅を有し、深さ方向に狭くなる傾斜面を有する溝を形成する工程と、
前記第１の幅よりも狭い第２の幅を有する第２のブレードにより前記半導体ウエハを個辺に分割する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項８記載の半導体装置の製造方法において、前記ウエハの研磨は前記ウエハの厚さが１００〜６００μｍになるように行われることを特徴とする半導体装置の製造方法。
【請求項１６】
互いにダイシングラインにより区画された複数の半導体素子が形成された第１の表面と、前記第１の表面に対向する第２の表面とを有する半導体ウエハの、前記ダイシングラインに対応する前記第２の表面に、第１の幅を有し、深さ方向に狭くなる傾斜面を有する溝を形成する工程と、
前記溝の形成された前記第２の面をエッチング処理し、前記溝により形成された角部をなだらかにする工程と、
前記第１の幅よりも狭い第２の幅を有する第２のブレードにより前記半導体ウエハを個辺に分割する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１７】
互いにダイシングラインにより区画された複数の半導体素子が形成された第１の表面を有するシリコン層と、前記シリコン層の前記第１の表面に対向する第２の表面側に設けられたサファイア層とを有する基板の、前記ダイシングラインに対応する前記サファイア層の表面に、第１の幅を有し、深さ方向に狭くなる傾斜面を有する溝を形成する工程と、
前記第１の幅よりも狭い第２の幅を有する第２のブレードにより前記半導体ウエハを個辺に分割する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１８】
互いにダイシングラインにより区画された複数の半導体素子が形成された第１の表面と、前記第１の表面に対向する第２の表面とを有する半導体ウエハの、前記ダイシングラインに対応する前記第２の表面に、レーザーを用いて深さ方向に狭くなる傾斜面を有する溝を形成する工程と、
前記溝の幅よりも狭い幅を有する第２のブレードにより前記半導体ウエハを個辺に分割する工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。特に本発明は、裏面が露出した半導体チップを有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
携帯機器の小型化に伴い、携帯機器に搭載される半導体装置の小型化が要求されている。この要求にこたえるため、半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ（Chip Size Package）と称される半導体装置が出現している。チップサイズパッケージの１形態としては、ウエハレベルチップサイズパッケージ（Wafer Level Chip Size Package）もしくはウエハレベルチップスケールパッケージ（Wafer Level Chip Scale Package）と称される半導体装置が存在する。このようなウエハレベルチップサイズパッケージ（以下、ＷＣＳＰと称す。）では、半導体チップ（半導体基板）の表面は樹脂封止されているが、裏面（シリコン面）は露出した構造になっている。
【０００３】
このようなＷＣＳＰは、半導体チップの表面側が実装基板に対面するように実装基板に搭載される。つまり、ＷＣＳＰは、半導体チップの裏面が上向きにされた状態で実装基板に搭載される（例えば特許文献１参照）。
【特許文献１】特開2003-60120号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示されるようなＷＣＳＰでは半導体チップの裏面が露出しているため、角部に外力が加わったときに角部が欠けてしまうエッジチッピングが発生する可能性がある。エッジチッピングにより発生したシリコン基板の破片が実装基板に付着すると、配線の短絡を起こす可能性も有る。このため、このようなエッジチッピングを抑制したＷＣＳＰが望まれていた。
【課題を解決するための手段】
【０００５】
上述した課題を解決する為、本願の代表的な発明の一つでは、電極パッドが形成された第１の表面と、前記第１の表面と反対側の第２の表面とを有する半導体基板と、前記半導体基板の前記第１の表面上に形成され、前記電極パッドと電気的に接続された外部端子と、前記外部端子の表面を露出して前記第１の表面を封止する封止樹脂とを備え、前記半導体基板の前記第２の表面側の各辺には、前記第２の表面と略４５°の角度をなす面取り部が形成されている。
【発明の効果】
【０００６】
本願の代表的な発明によれば、エッジチッピングの発生を抑制することのできる半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【０００７】
以下、本願発明の実施例について図面を参照して詳細に説明する。なお、全図面を通して同様の構成には同様の符号を付与する。
【実施例１】
【０００８】
図１は本発明の第１の実施の形態の半導体装置１０１の裏面を示す平面透視図であり、図２は図１の線２−２についての概略断面図である。
【０００９】
半導体装置１０１は、半導体基板１０３（半導体チップとも称される。）と、封止樹脂１１１と、複数の突起電極１１３とを有する。
図１及び図２に示されている通り、この半導体装置１０１は、半導体チップの外形寸法とほぼ同じ外形寸法を有している。本実施の形態においては、半導体装置１０１は、例えば１辺が８ｍｍである略四角形状である。
【００１０】
半導体基板１０３は、回路素子が形成された表面１０９（第１の主表面）と、この表面１０９に実質的に対向する裏面１０５（第２の主表面）と、表面１０９と裏面１０５との間を結ぶ複数の側面とを有する。半導体基板１０３はさらに、裏面１０５に形成された面取り部１０７（傾斜部とも称される。）を有する。この面取り部１０７が本発明の特徴的な部分であり、この面取り部１０７は、半導体基板１０３の裏面１０５の中央領域を囲む周辺領域に形成されている。すなわち、この面取り部１０７は、第１の側面１１５と、この第１の側面１１５に対向する第２の側面１１７と、この第１の側面１１５及び第２の側面１１７に隣接する第３の側面１１９及び第４の側面１２１に沿って形成されている。
【００１１】
封止樹脂１１１は、半導体基板１０３の表面１０９上に形成されており、表面１０９に形成された図示しない回路素子を外部環境から保護する機能を有する。
複数の突起電極１１３は、封止樹脂１１１内部に形成された図示しないポスト上に形成され、このポストによって半導体基板１０３に形成された回路素子と電気的に接続されている。これらの突起電極１１３は、半導体装置１０１の外部端子として機能する。なお、ポストについては後に詳述する。
【００１２】
図３は、本発明の実施例１の半導体装置１０１の表面を示す平面透視図であり、図４は図３の線４−４についての詳細断面図である。
【００１３】
図３には、電極パッド３０１、金属配線層３０３及び突起電極１１３が示されている。電極パッド３０１及び金属配線層３０３は、封止樹脂１１１の下層に位置するため、電極パッド３０１及び金属配線層３０３は点線で示されている。
【００１４】
図３に示されているように、半導体基板１０３の表面１０９の周辺領域には、１６個の電極パッド３０１が例えば１００μｍ間隔で設けられている。
半導体基板１０３の表面１０９の中央領域上には、１６個の突起電極１１３が行列状に配置されている。各突起電極１１３は、対応する金属配線層３０３と図示しないポストを介して電気的に接続されている。
【００１５】
金属配線層３０３は、外部端子の位置を半導体基板１０３の周辺部から半導体基板１０３の中央領域に実質的にシフトさせる機能を果たす。一般的に、このようなシフトは再配置と称され、故にこのようなシフトを行う金属配線層３０３は再配置配線もしくは再配線と称される。このように、外部端子として機能する突起電極１１３を半導体基板１０３の中央領域に配置させることにより、半導体装置１０１に接続される実装基板の小型化が可能となる。
【００１６】
次に図４を使用して、半導体装置１０１の構成をより詳細に説明する。
【００１７】
シリコンからなる半導体基板１０３の表面１０９（第１の主表面）には図示しない複数の回路素子が形成されており、半導体基板１０３の裏面１０５（第２の主表面）には、面取り部１０７が設けられている。各回路素子の上部にはコンタクトホール（図示しない）を有する絶縁層４０２が形成されている。このコンタクトホール内部には図示しない導電層が形成されている。
【００１８】
電極パッド３０１が、絶縁層４０２上に形成されている。電極パッド３０１は、上述のコンタクトホール内部に形成された導電層を介して対応する回路素子に接続されている。電極パッド３０１は、例えば、シリコンを含有するアルミニウムで構成されている。
【００１９】
パッシベーション膜４０１が、絶縁層４０２上部及び電極パッド３０１の周縁部上に形成されている。このパッシベーション膜４０１は、例えば、窒化シリコンで構成されている。
【００２０】
層間絶縁膜４０３が、パッシベーション膜４０１上部に形成されている。層間絶縁膜４０３は、半導体基板１０３に加えられる応力を緩和する機能を有する。層間絶縁膜４０３は、例えば、ポリイミドで構成されている。なお、後述する金属薄膜層４０５直下に位置する層間絶縁膜４０３の表面は変質している。この変質された領域は太線で示されいる。この変質された層間絶縁膜４０３が存在することにより、層間絶縁膜４０３と金属薄膜層４０５との密着性が向上する。
【００２１】
金属薄膜層４０５が、層間絶縁膜４０３及び電極パッド３０１上に形成されている。金属薄膜層４０５は、単層でも複合層でも良いが、上層及び下層からなる複合層で構成されることが好ましい。下層膜は、電極パッド３０１との密着度が強く、上層膜を構成する物質が半導体基板１０３側へ拡散することを防止することができる材料であれば良い。この下層膜は、例えばチタンで構成されている。上層膜は、その上層に形成される金属配線層３０３との密着度が強い材料であれば良い。この上層膜は、例えば銅で構成されている。
【００２２】
金属配線層３０３が、金属薄膜層４０５上に形成されている。金属配線層３０３は、例えば、銅で構成されている。
ポスト４０７が、金属配線層３０３の表面上に形成されている。図示の例では、ポスト４０７の形状は、ほぼ円柱状である。ポスト４０７の底面は、金属配線層３０３の表面に接触しており、頂部は突起電極１１３と接触している。このポスト４０７は、金属配線層３０３と同一の材料で構成されており、高さ（金属配線層３０３の表面から封止樹脂１１５の表面に至るまでの距離）は約１００μｍである。
【００２３】
封止樹脂１１５が、ポスト４０７の頂部を除く半導体基板１０３の表面１０９全体が覆われるように、半導体基板１０３の表面１０９上全体に形成されている。すなわち、封止樹脂１１５は、層間絶縁膜４０３、金属薄膜層４０５、金属配線層３０３及びポスト４０７の側面を覆っている。封止樹脂１１５の表面と、ポスト４０７の頂部とは、同一平面に位置している。封止樹脂１１５は、例えば不透明なエポキシ樹脂で構成されている。
【００２４】
突起電極１１３が、ポスト４０７の上部に形成されている。突起電極１１３は、後に、図示しない実装基板の配線と接続される電極である。よって、半導体基板１０３に形成された回路素子は、電極パッド３０１、金属薄膜層４０５、金属配線層３０３、ポスト４０７及び突起電極１１３を介して、外部装置と接続される。このように、突起電極１１３は、半導体装置１０１の外部端子としての機能を有する。突起電極１１３は、例えば、半田で構成されている。また突起電極１１３は、直径が４００μｍの半円球状である。
【００２５】
次に、半導体装置１０１を実装基板５０１へ実装する方法について、図５及び図６を用いて以下に説明する。
【００２６】
図５は、実装基板５０１を示す平面図である。
【００２７】
実装基板５０１の表面には、半導体装置１０１の複数の突起電極１１３に対応した複数の端子５０５が行列状に形成されている。複数の端子５０５のうちの特定の端子である端子５０９が、図面の左下に配置されている。この端子５０９は、例えば、アドレス信号A1に対応する端子であり、第１端子と称される端子である。
【００２８】
各端子５０５には、対応する配線５０７が接続されている。これらの配線５０７は、例えば、実装基板５０１上に搭載される図示しない他の装置と接続されている。
搭載領域５０３が点線で示されている。この搭載領域５０３は、半導体装置１０１が搭載される予定の領域であり、点線は半導体装置１０１の外形を示している。
【００２９】
図６は、半導体装置１０１を実装基板５０１へ搭載する工程を示す工程図である。図６を参照して、この工程を説明する。
【００３０】
半導体装置１０１の複数の突起電極１１３のうちの特定の突起電極１１４は、例えばアドレス信号A1に対応する外部端子であり、第１ピンと称される。ＷＣＳＰのような半導体装置１０１は、半導体ウエハから個片化された後、一旦テープ＆リールもしくはトレイに収容されるが、後の実装工程を考慮して、半導体装置１０１の方向を揃えてテープ＆リールに収容する必要がある。つまり、テープ＆リール内においては、半導体装置１０１の上記第１ピンの位置が、例えば、全て左下に位置するように、半導体装置１０１がテープ＆リール内に収容される必要がある。
【００３１】
半導体装置１０１は、画像認識装置を備えたオートハンドラーを使用してテープ＆リールへ収容される。図示しない第１ピンマークが、上記第１ピン近傍の裏面１０５に形成されている。従って、オートハンドラーは、この第１ピンマークの位置を認識することによって、半導体装置１０１の上記第１ピンの位置が、全て左下に位置するように、半導体装置１０１をテープ＆リール内に収容する。
【００３２】
以上のようにテープ＆リールに収容された半導体装置１０１は、画像認識装置を備えた自動実装装置によって、テープ＆リールから取り出される。もちろん、この自動実装装置も画像認識装置を備えているため、半導体装置１０１の方向は、自動実装装置により認識されている。図６（ａ）に示されているように、取り出された半導体装置１０１は、上記自動実装装置によって実装基板５０１上方に配置される。この時、第１ピン１１４と、第１端子５０９とが対応するように、半導体装置１０１が実装基板５０１に対面される。
【００３３】
次に、図６（ｂ）に示されているように、半導体装置１０１の突起電極１１３が、実装基板５０１の複数の端子５０５と接続される。以上で実装工程が終了する。
【００３４】
次に、本発明の第１の実施の形態の半導体装置１０１の製造方法を以下に説明する。説明を容易にするため、突起電極１１３が形成されるまでの工程（半導体ウエハをダイシングする前の工程）を第１の工程と称し、それ以降の工程を第２の工程と称し、それぞれ説明する。第１の工程は、図７から図１０までに示され、第２の工程は、図１２から図１４までに示されている。
【００３５】
まず最初に、第１の実施の形態の第１の工程を以下に説明する。
なお、説明を容易にするため、第１の工程は、図３の線４−４に対応する箇所のみを説明する。
【００３６】
まず、半導体ウエハ状態である半導体基板１０３の表面１０９（第１の主表面）に、図示しない複数の回路素子が形成される。次に、各回路素子の上部にはコンタクトホール（図示しない）を有する絶縁層４０２が形成される。このコンタクトホール内部には、図示しない導電層が形成される。続いて、シリコンを含有するアルミニウム膜がスパッタリング法によって絶縁層４０２上に堆積される。その後、このアルミニウムは、所定の形状にエッチングされ、図示したように電極パッド３０１として絶縁層４０２上に残存する。この電極パッド３０１は、上述の絶縁層４０２内部に形成された図示しない導電層と接続されている。（図７（Ａ））
【００３７】
次に、シリコン窒化膜からなるパッシベーション膜４０１が、ＣＶＤ法によって絶縁層４０２及び電極パッド３０１上に形成される。その後、電極パッド３０１の中央領域上に位置するパッシベーション膜４０１が、エッチング除去される。（図７（Ｂ））
【００３８】
次に、ポリイミドからなる層間絶縁膜４０３が、パッシベーション膜４０１及び電極パッド３０１上に形成される。（図７（Ｃ））
次に、電極パッド３０１の中央領域上に位置する層間絶縁膜４０３が、エッチング除去される。（図７（Ｄ））
【００３９】
次に、熱処理を施すことにより、ポリイミドからなる層間絶縁膜４０３が熱硬化される。この熱硬化により、電極パッド３０１上に位置する層間絶縁膜４０３が、図示の通りテーパー形状になる。電極パッド３０１の表面上にポリイミドが残存している場合は、酸素雰囲気中でプラズマエッチングによって、ポリイミドが除去される。（図７（Ｅ））
【００４０】
次に、層間絶縁膜４０３が、アルゴンガス等の不活性ガス雰囲気中でプラズマエッチングにさらされることにより、層間絶縁膜４０３の表面が変質される。変質された表層は太線で示されている。この表層の存在により、次のステップで形成される金属薄膜４０５との密着度が向上する。（図７（Ｆ））
次に、金属薄膜層４０５が、スパッタリング法によって層間絶縁膜４０３及び電極パッド３０１上に形成される。（図７（Ｇ））
【００４１】
次に、レジスト８０１が金属薄膜層４０５上に形成される。レジストの厚さは例えば１０μｍ程度である。続いて、図示された所定の領域に位置するレジスト８０１がエッチング除去される。（図８（Ａ））
【００４２】
次に、金属配線層３０３が、電界メッキによって露出された金属薄膜層４０５上に選択的に形成される。なお、金属配線層３０３の厚さはレジスト８０１の厚さよりも薄く、例えば５μｍである。（図８（Ｂ））
【００４３】
次に、レジスト８０１がアセトン等の剥離剤を使用して除去される。（図８（Ｃ））
次に、約１２０μｍの厚さのレジスト８０３が、金属薄膜層４０５及び金属配線層３０３上に形成される。続いて、ポスト形成領域８０５上に位置するレジスト８０３が除去される。
【００４４】
次に、ポスト４０７が電解メッキによってポスト形成領域８０５に形成される。なお、ポスト４０７の厚さは、レジスト８０３の厚さよりも薄く、約１００μｍである。また、ポスト４０７は、金属配線層３０３と同一の物質で構成されている。従って、図８（Ｂ）で使用したメッキ液が使用できる。（図８（Ｄ））
【００４５】
次に、レジスト８０５が剥離剤によって除去される。（図９（Ａ））
次に、露出した金属薄膜層４０５が、酸素ガス雰囲気中でプラズマエッチングにさらされることにより、除去される。（図９（Ｂ））
次に、露出された層間絶縁膜４０３の表層が、ウエットエッチングによって除去される。これにより、金属配線層３０３を流れる電流が、表層を介して他の金属配線層３０３にリークするのを防止することができる。（図９（Ｃ））
【００４６】
次に、半導体ウエハ全体が図示しない封止金型に挿入される。続いて、この封止金型内部に封止樹脂が注入されることにより、半導体基板１０３の表面１０９側に封止樹脂１１５が形成される。封止樹脂１１５は、図示の通り、層間絶縁膜４０３、金属薄膜４０５、金属配線層３０３及びポスト４０７の側面を覆う。（図９（Ｄ））
【００４７】
次に、封止樹脂１１５の表面が研磨され、突起電極１１３の上部表面を露出させる。封止樹脂１１５の表面と、突起電極１１３の上部表面とは、同一の平面内に位置している。
【００４８】
次に、突起電極１１３が、スクリーン印刷法によりポスト４０７の上部表面に形成される。突起電極１１３は、半田で構成されており、直径約４００μｍの半球状である。（図１０）
【００４９】
以上の工程が施された半導体ウエハ１１０１の表面側が、図１１に示されている。図１１は、後述する第２の工程において個片化される複数の半導体装置１０１が、半導体ウエハの状態で配置されていることを示している。これら半導体装置１０１は、複数のスクライブ領域１１０３によって互いに離間している。なお、この状態においては、各半導体装置１０１の裏面には未だ面取り部１０７が設けられていないため、半導体ウエハの裏面側の図示は省略する。
【００５０】
次に、上述の第１の工程に続く第２の工程を図１２を使用して以下に説明する。
図１２は、本実施の形態の半導体装置１０１の第２の工程を示す工程図である。なお、説明を容易にするため、構成の一部の図示は省略されている。
【００５１】
まず、図７から図１０までの工程を経た状態が図１２（A）に示されている。    
図１２（Ａ）には、半導体ウエハ１１０１、層間絶縁膜４０３、金属配線層３０３、ポスト４０７及び突起電極１１３が示されている。
【００５２】
次に、ウエハリング１２０５とダイシングシート１２０７とを有するウエハ保持具１２０３が準備される。ウエハリング１２０５は、リング形状を有している。ダイシングシート１２０７は、例えば紫外線が照射されることにより接着力が低下する特性を持つUVテープが用いられる。
半導体ウエハ１１０１は、突起電極１１３がこのダイシングシート１２０７に接触するように、ダイシングシート１２０７上に貼り付けられる。（図１２（Ｂ））
【００５３】
次に、ウエハ保持具１２０３が、２つのダイヤモンド砥石１２０９を有する図示しないグラインダに搭載される。第１のダイヤモンド砥石は、粗さ＃３２５であり、第２のダイヤモンド砥石１２０９は、粗さ＃２０００である。グラインダに搭載された半導体ウエハ１１０１の裏面は、次のように研磨される。まず最初に、第１のダイヤモンド砥石によって粗く研磨され、続いて第２のダイヤモンド砥石によって細かく研磨される。これらの研磨工程により、最終的に厚さ約３１０μｍの半導体ウエハ１１０１が得られる。
【００５４】
また、この第２のダイヤモンド砥石による研磨により、半導体ウエハの裏面が上述した鏡面状態になる。このような細かな裏面研磨が施されなければ、上述した鏡面状態が生じないかもしれない。しかしながら、次の図１２（Ｄ）の工程における、赤外線カメラによるスクライブ領域の検出を行うためには、上述の第２のダイヤモンド砥石による細かな研磨は必要である。なぜなら、半導体基板１０３の裏面の状態が粗いと、赤外線が容易に透過されないからである。（図１２（Ｃ））
【００５５】
次に、半導体ウエハ１１０１が、ウエハリング１２０３に搭載された状態で、図示しない赤外線カメラ１２１１付きのデュアルダイシング装置に搭載される。
このデュアルダイシング装置は、並設された２つのブレードを有する。図１４（ａ）に本実施例で用いられる第１のブレード１４１０が、図１４（ｂ）に本実施例で用いられる第２のブレード１４２０がそれぞれ示される。
【００５６】
第１のブレード１４１０は、傾斜面部分１４４０と側面部分１４３０とにより構成されている。傾斜部分１４３０は側面部分１４３０から連続して形成されており、水平方向と４５°の角度をなしている。側面部分１４３０間の間隔、即ち第１のブレードの幅は２００μｍである。また、傾斜部分１４４０の粗さは＃２０００相当が用いられる。本実施例ではブレード幅は２００μｍであるが、形成したい溝の深さにより、ブレードの幅は１００μｍ〜３００μｍのものを用いることができる。
【００５７】
第２のブレード１４２０は略方形状の断面形状を有しており、側面部分１４５０間の間隔は３０μｍである。また、第２のブレード１４２０の粗さとしては例えば＃２０００相当のものが用いられる。なお、第２のブレードの幅としては、３０μｍ〜５０μｍのものを用いることができる。
【００５８】
図１３には、図１２（Ｄ）の丸印Ａが付与された箇所の概略断面図が示されている。スクライブ領域１１０３の幅は、約８０μｍと規定され、このスクライブ領域１１０３の縁から電極パッド３０１の縁までの距離は、約５０μｍと規定されている。後に切断されるスクライブライン１３０１の幅は、第２のブレードの幅とほぼ同じ約３０μｍである。
【００５９】
スクライブ領域の中心線を含む約１５０μｍの範囲に、図１２（Ｄ）工程において形成されるV溝１０８が形成される。半導体ウエハ１１０１の裏面１０５におけるV溝１０８の幅は、第１のブレードの幅よりも狭い約１５０μｍであり、深さは約７５μｍである。すなわち、第１のブレードの側面１４３０は用いずに、傾斜面部分１４４０を用いてV溝１０８が形成される。このV溝１０８は図１４（ａ）に開示される第１のブレード１４１０の傾斜面部分１４４０の形状に対応している。このため、V溝１０８の傾斜面部分は、半導体ウエハ１１０１の裏面１０５と略４５°の角度をなすことになる。しかしながら、ブレードの加工公差や切断時のブレードのぶれなどにより設計値の４５°から±５°程度の誤差が生じる可能性はある。
【００６０】
V溝１０８の形成方法は以下のとおりである。図１２（Ｄ）に示されているように、まず、半導体ウエハの表面１０９側に形成された複数の電極パッド３０１もしくは金属配線層３０３のパターン形状が、赤外線カメラ１２１１によって、半導体ウエハ１１０１の裏面から認識される。それによって、半導体ウエハ１１０１の表面１０９上に存在するスクライブ領域１１０３が、ダイシング装置によって認識される。
【００６１】
次に、第１のブレード１４１０が、スクライブ領域１１０３の中心線上に配置される。その後、半導体ウエハ１１０１の裏面１０５がこの第１のブレードによって約１５０μｍ研削され、V溝１０８が形成される（図１３）。第１のブレードによる研削は、半導体ウエハ１１０１の全てのスクライブ領域１１０３に対して実行される。すなわち、この第１のブレードによる研削は、全ての半導体装置１０１の４辺に対応して実行される（図１２（Ｄ））。
【００６２】
図１５は、図１２（Ｄ）の工程における半導体ウエハ１１０１の裏面側を示す図である。第１のブレードによって形成された面取り部１０７が、各半導体装置１０１の４辺に形成されていることが理解できるであろう。
【００６３】
次に、第２のブレードが、スクライブ領域１１０３の中心線上、すなわちスクライブライン１３０１上に配置される。その後、半導体ウエハ１１０１の裏面１０５が、第２のブレードによってスクライブライン１３０１に沿って約４００μｍ研削される。（フルカットされる）この第２のブレードによる研削は、半導体ウエハ１１０１の各半導体装置１０１に対応して実行される。その結果、各半導体装置１０１が個片化される。（図１２（Ｅ））
【００６４】
次に、半導体ウエハ１１０１がダイシングシート１２０７と共にエクスパンドリングに移し替えられる。その後、ダイシングシート１２０７が紫外線にさらされ、その接着力が低下させられる。そして、このダイシングシート１２０７は、半導体ウエハ１１０１の外周方向へ伸ばされ、各半導体装置１０１がコレットによって取り出される。
【００６５】
以上の工程を経て、最終的に図１及び図２に示された半導体装置１０１が得られる。
【００６６】
本発明の半導体装置の効果については既に上述したが、本発明はその製造方法についても特有の効果を有している。つまり、半導体装置の裏面の周辺領域に形成されるV溝１０８は半導体装置１０１が個片に分割される前に形成される。よって、第１のブレードによるV溝１０８の形成工程の追加のみで面取り部１０７を有する半導体装置１０１を得ることができる。
【００６７】
本実施例においては、図１３に示すように面取り部１０７の半導体装置１０１の厚さ方向における深さは６０μｍである。しかしながらこの深さが深くなりすぎると、半導体チップ１０３の表面１０９に形成された回路素子に悪影響を及ぼす可能性がある。また、面取り部１０７の深さが不十分であるとエッジチッピングを十分に抑制することができない場合がある。このため、面取り部１０７この深さは５０〜１５０μｍに設定されることが望ましい。この深さを半導体ウエハ１１０１の厚さとの比で設定するならば、半導体ウエハ１１０１の厚さの１５％〜４５％程度にすることが望ましい。
【００６８】
また、第２のブレードにより半導体ウエハ１１０１を研削し、各半導体装置１０１を個片化する工程は、図１６（Ｅ）に示されるように封止樹脂１１１が形成された面側から行うこともできる。この場合は、V溝１０８の位置と第２のブレード１４２０の位置とが僅かにずれた場合でも、このずれによるブレードのよれを抑制することができる。
また、図１７に示すように、V溝１０８を形成した後にV溝１０８の角部１７１０を丸める処理を行っても良い。このV溝１０８の角部１７１０を丸める処理は、ウエットエッチングにより行うことができる。
【００６９】
また、図１２（D)に示される第１のブレード１４１０によりV溝１０８を形成する工程に代えて、レーザーにより図１８に示すような溝１８１０を形成することも可能である。レーザーにより溝を形成する場合、レーザーが照射された部分の半導体基板１１０１が一度溶融するので、チッピング耐性がさらに向上する。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施例１の半導体装置１０１の裏面を示す平面透視図である。
【図２】図２は図１の線２−２についての概略断面図である。
【図３】本発明の実施例１の半導体装置１０１の表面を示す平面透視図である。
【図４】図３の線４−４についての詳細断面図である。
【図５】実装基板５０１を示す平面図である。
【図６】半導体装置１０１を実装基板５０１へ搭載する工程を示す工程図である。
【図７】本発明の実施例１の半導体装置１０１の製造方法を示す工程図である。
【図８】本発明の実施例１の半導体装置１０１の製造方法を示す工程図である。
【図９】本発明の実施例１の半導体装置１０１の製造方法を示す工程図である。
【図１０】本発明の実施例１の形態の半導体装置１０１の第１の工程を示す工程図である。
【図１１】半導体ウエハ１１０１の表面側を示す平面図である。
【図１２】本発明の実施例１の半導体装置１０１の第２の工程を示す工程図である。
【図１３】図１２（Ｄ）の工程における丸印Ａで示された箇所の概略断面図を示す図である。
【図１４】本発明の実施例１で用いられるブレードの断面図を示す図である。
【図１５】図１２（Ｄ）の工程における半導体ウエハ１１０１の裏面側を示す図である。
【図１６】本発明の実施例１の半導体装置１０１の製造方法の変形例を示す工程図である。
【図１７】図１２（Ｄ）の工程における丸印Ａで示された箇所における実施例１の変形例の概略断面図を示す図である。
【図１８】図１２（Ｄ）の工程における丸印Ａで示された箇所における実施例１の変形例の概略断面図を示す図である。
【符号の説明】
【００７１】
１０１・・・半導体装置
１０３・・・半導体基板
１０５・・・裏面
１０７・・・面取り部
１０９・・・表面
１１３・・・突起電極
１１１・・・封止樹脂
【図１】
2006080284.tif 000003
【図２】
2006080284.tif 000004
【図３】
2006080284.tif 000005
【図４】
2006080284.tif 000006
【図５】
2006080284.tif 000007
【図６】
2006080284.tif 000008
【図７】
2006080284.tif 000009
【図８】
2006080284.tif 000010
【図９】
2006080284.tif 000011
【図１０】
2006080284.tif 000012
【図１１】
2006080284.tif 000013
【図１２】
2006080284.tif 000014
【図１３】
2006080284.tif 000015
【図１４】
2006080284.tif 000016
【図１５】
2006080284.tif 000017
【図１６】
2006080284.tif 000018
【図１７】
2006080284.tif 000019
【図１８】
2006080284.tif 000020