(57)【要約】【課題】  チップ搭載基板のバンプとベース基板のバンプとを積層し接続する半導体装置において積層時の位置ずれを抑制する構造を提供する。【解決手段】  半導体チップ１が搭載され、この搭載された半導体チップの周辺に沿って設けられたバンプ１０が複数個形成されたチップ搭載基板２と、配線パターン５が形成され、この配線パターンと電気的に接続されたバンプ７が複数個形成されたベース基板３とは積層され、チップ搭載基板側バンプの各個は、対応するベース基板側バンプのそれぞれに積層されて接続され、ベース基板側バンプにおいて、対向する２辺に対向して配置された１対のベース基板側バンプにはその上に積層された１対のチップ搭載基板側バンプが、１対のベース基板側バンプ間の外側もしくは内側にずれるように積層され、これを前記プレス時まで仮固定する事により、積層時の位置ずれを抑制する。【選択図】  図１
2006080290.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップが搭載され、前記半導体チップに形成された半導体素子と配線パターンを介して電気的に接続され、前記搭載された半導体チップの周辺に沿って設けられたバンプが複数個形成されたチップ搭載基板と、
配線パターンが形成され、前記配線パターンと電気的に接続されたバンプが複数個形成されたベース基板とを備え、
前記チップ搭載基板側バンプの各個は、対応する前記ベース基板側バンプのそれぞれに積層されて接続され、前記ベース基板側バンプにおいて、対向する２辺に対向して配置された１対のベース基板側バンプにはその上に積層された１対のチップ搭載基板側バンプが、その積層時に位置ずれを抑制するように積層されていることを特徴とする半導体装置。
【請求項２】
半導体チップと、
前記半導体チップが搭載され、前記半導体チップに形成された半導体素子と配線パターンを介して電気的に接続され、前記搭載された半導体チップの周辺に沿って設けられたバンプが複数個形成されたチップ搭載基板と、
配線パターンが形成され、前記配線パターンと電気的に接続されたバンプが複数個形成されたベース基板とを備え、
前記チップ搭載基板側バンプの各個は、対応する前記ベース基板側バンプのそれぞれに積層されて接続され、前記ベース基板側バンプにおいて、対向する２辺に対向して配置された１対のベース基板側バンプにはその上に積層された１対のチップ搭載基板側バンプが、前記１対のベース基板側バンプ間の外側もしくは内側にずれるように積層されていることを特徴とする半導体装置。
【請求項３】
半導体チップと、
前記半導体チップが搭載され、前記半導体チップに形成された半導体素子と配線パターンを介して電気的に接続され、前記搭載された半導体チップの周辺に沿って設けられたバンプが複数個形成されたチップ搭載基板と、
配線パターンが形成され、前記配線パターンと電気的に接続されたバンプが複数個形成されたベース基板とを備え、
前記チップ搭載基板側バンプの各個は、対応する前記ベース基板側バンプのそれぞれに積層されて接続され、前記ベース基板側バンプにおいて、前記半導体チップの中心に対向する１対のベース基板側バンプにはその上に積層された１対のチップ搭載基板側バンプが、前記１対のベース基板側バンプ間の外側もしくは内側にずれるように積層されていることを特徴とする半導体装置。
【請求項４】
前記１対のベース基板側バンプの上に積層されたチップ搭載基板側バンプが、前記１対のベース基板側バンプ間の外側にずれるように積層されている場合において、前記１対のベース基板側バンプに隣接する１対のベース基板側バンプ上に積層されたチップ搭載基板側バンプは、前記隣接する１対のベース基板側バンプ間の内側にずれるように積層されていることを特徴とする請求項２又は請求項３に記載の半導体装置。
【請求項５】
半導体チップが搭載され、前記半導体チップに形成された半導体素子と配線パターンを介して電気的に接続され、前記搭載された半導体チップの周辺に沿って設けられたバンプが複数個形成されたチップ搭載基板を配線パターンが形成され、前記配線パターンと電気的に接続されたバンプが複数個形成されたベース基板に積層する工程と、
前記チップ搭載基板を前記ベース基板に積層する時に、前記チップ搭載基板側バンプの各個は、対応する前記ベース基板側バンプのそれぞれに積層される工程と、
前記積層されたチップ搭載基板及びベース基板をプレスする事により前記チップ搭載基板側バンプと前記ベース基板側バンプとを接合する工程とを備え、
前記ベース基板側バンプにおいて、対向する２辺に対向して配置された１対のベース基板側バンプにはその上に積層されたチップ搭載基板側バンプが、前記１対のベース基板側バンプ間の外側もしくは内側にずれるように積層されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ接続した半導体素子を有する配線基板をベース基板にバンプ接続する構造を有する半導体装置の接続構造及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
図１０は、従来技術の配線基板及びベース基板を備えた半導体装置の断面図である。この半導体装置は、半導体素子が形成された半導体チップ１０１を搭載する配線基板（以下、チップ搭載基板という）１０２及び半田ボールなどの外部接続端子を備えた配線基板であるベース基板１０３を有する。チップ搭載基板１０２は、チップ搭載面に配線パターン１１２を有している。配線パターン１１２にはフリップチップ接続により半導体チップ１０１のバンプ１０４が接続されている。半導体チップ１０１のバンプ１０４と配線パターン１１２との間は、エポキシ樹脂などのアンダーフィル樹脂１０６により被覆保護されている。
一方、ベース基板１０３の主面には第１の配線パターン１０５が形成され、裏面には第２の配線パターン１０９がパターニング形成されている。第１の配線パターニング１０５と第２の配線パターン１０９とは、ベース基板１０３に形成された貫通孔に埋め込まれた接続プラグ１１４により電気的に接続されている。裏面は、絶縁保護膜１１１により被覆されている。絶縁保護膜１１１は部分的に被覆されていない領域があり、その露出部分には第２の配線パターン１０９が露出している。この露出している第２の配線パターン１０９には外部接続端子である半田ボール１１３が取り付けられている。
【０００３】
このベース基板１０３にチップ搭載基板１０２を積層するために、スタッドバンプなどのベース基板側バンプ１０７にスタッドバンプなどのチップ搭載基板側バンプ１１０をそれぞれのバンプ頭頂部を合わせるようにして積層し、両基板をその間に封止樹脂１０８を挟んでプレス金型を用いて加熱加圧し、バンプ同士を接合する。
この様なチップ搭載基板側スタッドバンプとベース基板側スタッドバンプとを積層し接続する半導体装置では、バンプ頭頂部をそれぞれ正確に合わせてプレスを行ったとしても、先端が尖っているバンプ形状や封止樹脂の流動やプレス金型の撓みなどにより、矢印に示すように、積層位置ずれが起きてしまい、バンプ間の接続がとれなくなるという問題があった。
従来の技術としては、特許文献１に、互いに接合する一方の電極にバンプａを形成し、この電極に対応する他方の電極は、このバンプａの中心から離隔した円周上の当分割位置にあってバンプａの平面視外周部に一部が重なるバンプｂを形成し、突き合わせ接合をするように構成する。
【特許文献１】特開平６−３１０５６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、このような事情によりなされたものであり、半導体チップが搭載された配線基板（チップ搭載基板という）のバンプ電極（バンプという）と外部接続端子が形成されたベース配線基板（ベース基板という）のバンプとを積層し接続する半導体装置において、積層時の位置ずれを抑制する構造を提供する。
【課題を解決するための手段】
【０００５】
本発明の半導体装置の一態様は、半導体チップと、前記半導体チップが搭載され、前記半導体チップに形成された半導体素子と配線パターンを介して電気的に接続され、前記搭載された半導体チップの周辺に沿って設けられたバンプが複数個形成されたチップ搭載基板と、配線パターンが形成され、前記配線パターンと電気的に接続されたバンプが複数個形成されたベース基板とを備え、前記チップ搭載基板側バンプの各個は、対応する前記ベース基板側バンプのそれぞれに積層されて接続され、前記ベース基板側バンプにおいて、対向する２辺に対向して配置された１対のベース基板側バンプにはその上に積層された１対のチップ搭載基板側バンプが、その積層時に位置ずれを抑制するように積層されていることを特徴としている。
【０００６】
また、本発明の半導体装置の他の態様は、半導体チップと、前記半導体チップが搭載され、前記半導体チップに形成された半導体素子と配線パターンを介して電気的に接続され、前記搭載された半導体チップの周辺に沿って設けられたバンプが複数個形成されたチップ搭載基板と、配線パターンが形成され、前記配線パターンと電気的に接続されたバンプが複数個形成されたベース基板とを備え、前記チップ搭載基板側バンプの各個は、対応する前記ベース基板側バンプのそれぞれに積層されて接続され、前記ベース基板側バンプにおいて、対向する２辺に対向して配置された１対のベース基板側バンプにはその上に積層された１対のチップ搭載基板側バンプが、前記１対のベース基板側バンプ間の外側もしくは内側にずれるように積層されていることを特徴としている。
【０００７】
また、本発明の半導体装置の他の態様は、半導体チップと、前記半導体チップが搭載され、前記半導体チップに形成された半導体素子と配線パターンを介して電気的に接続され、前記搭載された半導体チップの周辺に沿って設けられたバンプが複数個形成されたチップ搭載基板と、配線パターンが形成され、前記配線パターンと電気的に接続されたバンプが複数個形成されたベース基板とを備え、前記チップ搭載基板側バンプの各個は、対応する前記ベース基板側バンプのそれぞれに積層されて接続され、前記ベース基板側バンプにおいて、前記半導体チップの中心に対向する１対のベース基板側バンプにはその上に積層された１対のチップ搭載基板側バンプが、前記１対のベース基板側バンプ間の外側もしくは内側にずれるように積層されていることを特徴としている。
【０００８】
また、本発明の半導体装置の製造方法の一態様は、半導体チップが搭載され、前記半導体チップに形成された半導体素子と配線パターンを介して電気的に接続され、前記搭載された半導体チップの周辺に沿って設けられたバンプが複数個形成されたチップ搭載基板を配線パターンが形成され、前記配線パターンと電気的に接続されたバンプが複数個形成されたベース基板に積層する工程と、前記チップ搭載基板を前記ベース基板に積層する時に、前記チップ搭載基板側バンプの各個は、対応する前記ベース基板側バンプのそれぞれに積層される工程と、前記積層されたチップ搭載基板及びベース基板をプレスする事により前記チップ搭載基板側バンプと前記ベース基板側バンプとを接合する工程とを備え、前記ベース基板側バンプにおいて、対向する２辺に対向して配置された１対のベース基板側バンプにはその上に積層されたチップ搭載基板側バンプが、前記１対のベース基板側バンプ間の外側もしくは内側にずれるように積層され、これを前記プレス時まで仮固定することを特徴としている。
【発明の効果】
【０００９】
積層プレス前に、チップ搭載基板とベース基板とを、対向する１対のバンプの上に、同じく、対向する１対のバンプを積層するようにして、積層する時に、積層する１対のバンプを積層される１対のバンプの内側（または外側）にずらして仮固定する。このバンプの配置により一方のバンプが他方のバンプを支えるような構造になるため積層プレス時のバンプの位置ずれが抑制される。
【発明を実施するための最良の形態】
【００１０】
本発明は、チップ搭載基板とベース基板とを、対向する１対のバンプの上に、同じく対向する１対のバンプを積層するようにし、積層する時に、積層する１対のバンプを積層される１対のバンプの内側（または外側）にずらして、一方のバンプが他方のバンプを支えるような構造にすることを特徴としている。
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【００１１】
まず、図１乃至図４を参照して実施例１を説明する。
図１は、この実施例を説明する積層プレス前のチップ搭載基板及びベース基板の断面図及び積層プレス後の積層されたチップ搭載基板及びベース基板の断面図、図２は、この実施例で説明するバンプの断面図、図３は、図１に示すベース基板、ベース基板側バンプとこのバンプ上に積層されたチップ搭載基板側バンプ、及びチップ搭載基板にフリップチップ接続された半導体チップの配置を示す平面図、図４は、図１に示す積層プレス前のチップ搭載基板とベース基板とを積層してプレスする工程を説明する断面図である。
図１（ｂ）に示す様に、この実施例の半導体装置は、半導体素子が形成された半導体チップ１を搭載するチップ搭載基板２及び半田ボールなどの外部接続端子を備えた配線基板であるベース基板３から構成されている。チップ搭載基板２は、チップ搭載面に配線パターン１２を有している。配線パターン１２にはフリップチップ接続によりシリコン半導体などの半導体チップ１のバンプ４が接続されている。半導体チップ１のバンプ４と配線パターン１２との間は、エポキシ樹脂などのアンダーフィル樹脂６により被覆保護されている。
【００１２】
一方、ベース基板３の主面には第１の配線パターン５が形成され、裏面には第２の配線パターン９がパターニング形成されている。第１の配線パターニング５と第２の配線パターン９とは、ベース基板３に形成された貫通孔に埋め込まれた接続プラグ１４により電気的に接続されている。裏面は、絶縁保護膜１１により被覆されている。絶縁保護膜１１には部分的に被覆されていない領域があり、その領域には第２の配線パターン９が露出している。この露出している第２の配線パターン９には外部接続端子である半田ボール１３が取り付けられている（図１（ｂ））。
このベース基板３にチップ搭載基板２を積層し電気的に接続するために、スタッドバンプ等のベース基板側バンプ７にスタッドバンプ等のチップ搭載基板側バンプ１０をそれぞれのバンプ頭頂部を合わせるようにして積層する（図１（ａ））。このベース基板３にチップ搭載基板２を積層する際に、ベース基板側バンプ７にチップ搭載基板側バンプ１０をそれぞれのバンプ頭頂部を少しずらして積層することにこの実施例の特徴がある。
【００１３】
図２は、この実施例で説明するチップ搭載基板側もしくはベース基板側バンプの形状を示す。チップ搭載基板側及びベース基板側バンプ７、１０は、例えば、円筒形の基部とその上に形成され基部より径の小さい頭頂部からなり、頭頂部の直径を頭頂径という。
図３に示す様に、ベース基板側バンプ７とその上に積層されたチップ搭載基板側バンプ１０の積層体は、ベース基板３の上に配置された半導体チップ１の周辺に沿って、複数形成されている。前述のチップ搭載基板側バンプ１０のそれぞれは、チップ搭載基板２がベース基板３に積層された時に対応するベース基板側バンプ７のそれぞれに積層されて接続される。この積層時において、半導体チップ１の対向する２辺に対向して配置された１対のベース基板側バンプ７にはその上に積層された１対のチップ搭載基板側バンプ１０が、前記１対のベース基板側バンプ７間の外側にずれるように積層されている。
【００１４】
次に、図４を参照して積層プレス工程を説明する。
この実施例の半導体装置は、積層プレス前の積層工程（図１（ａ））、積層工程後のプレス工程（図４）、積層プレス後の半田ボール接合工程などの後処理工程（図１（ｂ））を経て形成される。積層工程において積層されたチップ搭載基板２及びベース基板３は、間に樹脂８を挟んでプレス金型１６により加熱加圧されて、チップ搭載基板側バンプ１０とベース基板側バンプ７とが接合される。
この工程では、チップ搭載基板とベース基板とを、対向する１対のベース基板側バンプ７の上に同じく対向する１対のチップ搭載基板側バンプ１０を積層するようにして、積層する時に、積層する１対のバンプ１０を積層される１対のバンプ７の外側にずらして（オフセットして）仮固定する。そのずれ量は、ベース基板側バンプもしくはチップ搭載基板側バンプのバンプ頭頂径の５〜９５％であることが好ましい。
このバンプの配置により一方のバンプ１０が他方のバンプ７を支えるような構造になるため積層プレス時のバンプの位置ずれが抑制される。図４に示す様に、１対のバンプ１０は、１対のバンプ７を矢印の様に外側から支えるので、位置ずれを抑制している。ずれ量をこのようにバンプ頭頂径の５〜９５％にすると、位置ずれ抑制効果が高くなる。
【実施例２】
【００１５】
次に、図５を参照して実施例２を説明する。
図５の半導体装置は、図１（ｂ）に示す半導体装置と同様にベース基板及びチップ搭載基板を備えた構造であるがバンプの接合構造が異なっている。図５は、ベース基板、ベース基板側バンプとこのバンプ上に積層されたチップ搭載基板側バンプ、及びチップ搭載基板にフリップチップ接続された半導体チップの配置を示す平面図である。バンプ形状は、図２と同じである。
図５に示す様に、ベース基板側バンプ７とその上に積層されたチップ搭載基板側バンプ１０の積層体は、ベース基板３の上に配置された半導体チップ１の周辺に沿って、複数形成されている。チップ搭載基板側バンプ１０のそれぞれは、チップ搭載基板がベース基板３に積層された時に対応するベース基板側バンプ７のそれぞれに積層されて接続される。この積層時において、半導体チップ１の対向する２辺に対向して配置された１対のベース基板側バンプ７にはその上に積層された１対のチップ搭載基板側バンプ１０が、前記１対のベース基板側バンプ７間の内側にずれるように積層されている。
【００１６】
積層工程において積層されたチップ搭載基板２及びベース基板３は、間に樹脂８を挟んでプレス金型１６により加熱加圧されて、チップ搭載基板側バンプ１０とベース基板側バンプ７とが接合される（図４参照）。
この工程では、チップ搭載基板とベース基板とを、対向する１対のベース基板側バンプ７の上に同じく対向する１対のチップ搭載基板側バンプ１０を積層するようにして、積層する時に、積層する１対のバンプ１０を積層される１対のバンプ７の内側にずらして（オフセットして）仮固定する。そのずれ量は、ベース基板側バンプもしくはチップ搭載基板側バンプのバンプ頭頂径の５〜９５％であることが好ましい。このバンプの配置により一方のバンプ１０が他方のバンプ７を支えるような構造になるため積層プレス時のバンプの位置ずれが抑制される。
【実施例３】
【００１７】
次に、図６を参照して実施例３を説明する。
図６の半導体装置は、図１（ｂ）に示す半導体装置と同様にベース基板及びチップ搭載基板を備えた構造であるがバンプの接合構造が異なっている。図６は、ベース基板、ベース基板側バンプとこのバンプ上に積層されたチップ搭載基板側バンプ、及びチップ搭載基板にフリップチップ接続された半導体チップの配置を示す平面図である。バンプ形状は、図２と同じである。
【００１８】
図６に示す様に、ベース基板側バンプ７とその上に積層されたチップ搭載基板側バンプ１０の積層体は、ベース基板３の上に配置された半導体チップ１の周辺に沿って、複数形成されている。チップ搭載基板側バンプ１０のそれぞれは、チップ搭載基板がベース基板３に積層された時に対応するベース基板側バンプ７のそれぞれに積層されて接続される。この積層時において、半導体チップ１の対向する２辺に対向して配置された１対のベース基板側バンプ７にはその上に積層された１対のチップ搭載基板側バンプ１０が、前記１対のベース基板側バンプ７間の内側もしくは外側にずれるように積層されている。即ち、半導体チップ１の対向する２辺に対向して配置された所定の１対のベース基板側バンプ７にはその上に積層された１対のチップ搭載基板側バンプ１０が前記所定の１対のベース基板側バンプ７の間の外側にずれるように積層されている場合において、前記所定の１対のベース基板側バンプ７に隣接する１対のベース基板側バンプ７′上に積層されたチップ搭載基板側バンプ１０′は、前記隣接する１対のベース基板側バンプ７′の間の内側にずれるように積層されている。
【００１９】
積層工程において積層されたチップ搭載基板２及びベース基板３は、間に樹脂８を挟んでプレス金型１６により加熱加圧されて、チップ搭載基板側バンプ１０とベース基板側バンプ７とが接合される（図４参照）。
この工程では、チップ搭載基板とベース基板とを、対向する１対のベース基板側バンプ７の上に同じく対向する１対のチップ搭載基板側バンプ１０を積層するようにして、積層する時に、積層する１対のバンプ１０を積層される１対のバンプ７の内側もしくは外側にずらして（オフセットして）仮固定する。このバンプの配置により一方のバンプが他方のバンプを支えるような構造になるため積層プレス時のバンプの位置ずれが抑制される。
【実施例４】
【００２０】
次に、図７を参照して実施例４を説明する。
図７の半導体装置は、図１（ｂ）に示す半導体装置と同様にベース基板及びチップ搭載基板を備えた構造であるがバンプの接合構造が異なっている。図７は、ベース基板、ベース基板側バンプとこのバンプ上に積層されたチップ搭載基板側バンプ、及びチップ搭載基板にフリップチップ接続された半導体チップの配置を示す平面図である。バンプ形状は、図２と同じである。
図７に示す様に、ベース基板側バンプ７とその上に積層されたチップ搭載基板側バンプ１０の積層体は、ベース基板３の上に配置された半導体チップ１の周辺に沿って、複数形成されている。チップ搭載基板側バンプ１０のそれぞれは、チップ搭載基板がベース基板３に積層された時に対応するベース基板側バンプ７のそれぞれに積層されて接続される。
前記チップ搭載基板側バンプの各個は、対応する前記ベース基板側バンプのそれぞれに積層されて接続され、前記ベース基板側バンプ７において、前記半導体チップ１の中心に対向する１対のベース基板側バンプ７にはその上に積層された１対のチップ搭載基板側バンプ１０が、前記１対のベース基板側バンプ間の外側にずれるように積層されている。
【００２１】
積層工程において積層されたチップ搭載基板２及びベース基板３は、間に樹脂８を挟んでプレス金型１６により加熱加圧されて、チップ搭載基板側バンプ１０とベース基板側バンプ７とが接合される（図４参照）。
この工程では、チップ搭載基板とベース基板とを、半導体チップ中心に対向する１対のベース基板側バンプ７の上に同じく対向する１対のチップ搭載基板側バンプ１０を積層するようにして、積層する時に、積層する１対のバンプ１０を積層される１対のバンプ７の外側にずらして（オフセットして）仮固定する。そのずれ量は、ベース基板側バンプもしくはチップ搭載基板側バンプのバンプ頭頂径の５〜９５％であることが好ましい。このバンプの配置により一方のバンプ１０が他方のバンプ７を支えるような構造になるため積層プレス時のバンプの位置ずれが抑制される。
【実施例５】
【００２２】
次に、図８を参照して実施例５を説明する。
図８の半導体装置は、図１（ｂ）に示す半導体装置と同様にベース基板及びチップ搭載基板を備えた構造であるがバンプの接合構造が異なっている。図８は、ベース基板、ベース基板側バンプとこのバンプ上に積層されたチップ搭載基板側バンプ、及びチップ搭載基板にフリップチップ接続された半導体チップの配置を示す平面図である。バンプ形状は、図２と同じである。
図８に示す様に、ベース基板側バンプ７とその上に積層されたチップ搭載基板側バンプ１０の積層体は、ベース基板３の上に配置された半導体チップ１の周辺に沿って、複数形成されている。チップ搭載基板側バンプ１０のそれぞれは、チップ搭載基板がベース基板３に積層された時に対応するベース基板側バンプ７のそれぞれに積層されて接続される。
前記チップ搭載基板側バンプの各個は、対応する前記ベース基板側バンプのそれぞれに積層されて接続され、前記ベース基板側バンプ７において、前記半導体チップ１の中心に対向する１対のベース基板側バンプ７にはその上に積層された１対のチップ搭載基板側バンプ１０が、前記１対のベース基板側バンプ間の内側にずれるように積層されている。
【００２３】
積層工程において積層されたチップ搭載基板２及びベース基板３は、間に樹脂８を挟んでプレス金型１６により加熱加圧されて、チップ搭載基板側バンプ１０とベース基板側バンプ７とが接合される（図４参照）。
この工程では、チップ搭載基板とベース基板とを、半導体チップ中心に対向する１対のベース基板側バンプ７の上に同じく対向する１対のチップ搭載基板側バンプ１０を積層するようにして、積層する時に、積層する１対のバンプ１０を積層される１対のバンプ７の内側にずらして（オフセットして）仮固定する。そのずれ量は、ベース基板側バンプもしくはチップ搭載基板側バンプのバンプ頭頂径の５〜９５％であることが好ましい。このバンプの配置により一方のバンプ１０が他方のバンプ７を支えるような構造になるため積層プレス時のバンプの位置ずれが抑制される。
【実施例６】
【００２４】
次に、図９を参照して実施例６を説明する。
図９の半導体装置は、図１（ｂ）に示す半導体装置と同様にベース基板及びチップ搭載基板を備えた構造であり、バンプの接合構造は、実施例１乃至実施例５のいずれの構造をも採用することができる。この実施例では、実施例１のバンプ接続構造を用いている。即ち、チップ搭載基板側バンプ１０のそれぞれは、チップ搭載基板２がベース基板３に積層された時に対応するベース基板側バンプ７のそれぞれに積層されて接続される。この積層時において、半導体チップ１の対向する２辺に対向して配置された１対のベース基板側バンプ７にはその上に積層された１対のチップ搭載基板側バンプ１０が、前記１対のベース基板側バンプ７間の外側にずれるように積層されている。
このバンプの配置により一方のバンプ１０が他方のバンプ７を支えるような構造になるため積層プレス時のバンプの位置ずれが抑制される。
【００２５】
この実施例では、チップ搭載基板は、１つではなく、さらに２つが積層されている。チップ搭載基板の積層には、チップ搭載基板２、２′、２″に形成された貫通孔に埋め込まれた接続プラグ１５、１５′、１５″とチップ搭載基板側バンプ１０、１０′、１０″により半導体チップ１、１′、１″を積層すると共に電気的に接続している。ベース基板３には外部接続端子である半田ボール１３が取り付けられている。
以上、実施例で説明した様に、積層プレス前に、チップ搭載基板とベース基板とを、対向する１対のバンプの上に、同じく、対向する１対のバンプを積層するようにして、積層する時に、積層する１対のバンプを積層される１対のバンプの内側（または外側）にずらして仮固定させる。このバンプの配置により一方のバンプが他方のバンプを支えるような構造になるため積層プレス時のバンプの位置ずれが抑制され、また、パッケージの対辺のバンプがそれぞれ逆の方向に引っ張り合うセルフアライメントの効果により位置ずれや樹脂による流れで半導体チップが動くことを抑制させる効果が得られる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施例である実施例１を説明する積層プレス前のチップ搭載基板及びベース基板の断面図及び積層プレス後の積層されたチップ搭載基板及びベース基板の断面図。
【図２】実施例１で説明するバンプの断面図。
【図３】図１に示すベース基板、ベース基板側バンプとこのバンプ上に積層されたチップ搭載基板側バンプ及びチップ搭載基板にフリップチップ接続された半導体チップの配置を示す平面図。
【図４】図１に示す積層プレス前のチップ搭載基板とベース基板とを積層してプレスする工程を説明する断面図。
【図５】本発明の一実施例である実施例２のベース基板、ベース基板側バンプとこのバンプ上に積層されたチップ搭載基板側バンプ及びチップ搭載基板にフリップチップ接続された半導体チップの配置を示す平面図。
【図６】本発明の一実施例である実施例３のベース基板、ベース基板側バンプとこのバンプ上に積層されたチップ搭載基板側バンプ及びチップ搭載基板にフリップチップ接続された半導体チップの配置を示す平面図。
【図７】本発明の一実施例である実施例４のベース基板、ベース基板側バンプとこのバンプ上に積層されたチップ搭載基板側バンプ及びチップ搭載基板にフリップチップ接続された半導体チップの配置を示す平面図。
【図８】本発明の一実施例である実施例５のベース基板、ベース基板側バンプとこのバンプ上に積層されたチップ搭載基板側バンプ及びチップ搭載基板にフリップチップ接続された半導体チップの配置を示す平面図。
【図９】本発明の一実施例である実施例６のベース基板、ベース基板側バンプとこのバンプ上に積層されたチップ搭載基板側バンプ及びチップ搭載基板にフリップチップ接続された半導体チップの配置を示す平面図。
【図１０】従来のチップ搭載基板及びベース基板を備えた半導体装置の断面図。
【符号の説明】
【００２７】
１、１′、１″・・・半導体チップ
２、２′、２″・・・チップ搭載基板
３・・・ベース基板      ４・・・バンプ
５、９、１２・・・配線パターン      ６・・・アンダーフィル樹脂
７、７′・・・ベース基板側バンプ      ８・・・樹脂
１０、１０′、１０″・・・チップ搭載基板側バンプ
１１・・・絶縁保護膜      １３・・・半田ボール
１４、１５、１５′、１５″・・・接続プラグ
１６・・・プレス金型
【図１】
2006080290.tif 000003
【図２】
2006080290.tif 000004
【図３】
2006080290.tif 000005
【図４】
2006080290.tif 000006
【図５】
2006080290.tif 000007
【図６】
2006080290.tif 000008
【図７】
2006080290.tif 000009
【図８】
2006080290.tif 000010
【図９】
2006080290.tif 000011
【図１０】
2006080290.tif 000012