(57)【要約】【課題】  画像処理回路の画像処理動作を停止させることなく、画像処理回路の消費電力削減を図る。【解決手段】  階調データで表されたデジタル画像データの信号処理対象領域中の最大値を最大値検出回路１１で求め、画像信号処理回路５を構成する各処理回路を前記最大値によって動作要回路と動作不要回路とに分け、クロック制御回路１２は、該動作要回路に動作クロックを供給して画像処理を実行し前記動作不要回路への動作クロックの供給を停止することで、画像処理回路の消費電力低減を図る。【選択図】  図２
2006345278.tif 000002
【特許請求の範囲】
【請求項１】
階調データで表されたデジタル画像データの信号処理対象領域中の最大値を求め、画像信号処理回路を構成する各処理回路を前記最大値によって動作要回路と動作不要回路とに分け、該動作要回路に動作クロックを供給して画像処理を実行し前記動作不要回路への動作クロックの供給を停止することを特徴とする画像処理回路の消費電力低減方法。
【請求項２】
前記信号処理対象領域は、一枚の画像を構成する領域を予め決められた部分領域に分割した各分割領域とすることを特徴とする請求項１に記載の画像処理回路の消費電力低減方法。
【請求項３】
前記信号処理対象領域は、一枚の画像を構成する領域の前記デジタル画像データの階調分布を解析した結果により分割した各分割領域とすることを特徴とする請求項１に記載の画像処理回路の消費電力低減方法。
【請求項４】
階調データで表されたデジタル画像データの信号処理対象領域中の最大値を求める最大値検出手段と、画像信号処理回路を構成する各処理回路を前記最大値によって動作要回路と動作不要回路とに分け該動作要回路に動作クロックを供給して画像処理を実行させ前記動作不要回路への動作クロックの供給を停止するクロック制御手段とを備えることを特徴とする画像処理回路の消費電力低減装置。
【請求項５】
前記信号処理対象領域は、一枚の画像を構成する領域を予め決められた部分領域に分割した各分割領域とすることを特徴とする請求項４に記載の画像処理回路の消費電力低減装置。
【請求項６】
前記信号処理対象領域は、一枚の画像を構成する領域の前記デジタル画像データの階調分布を解析した結果により分割した各分割領域とすることを特徴とする請求項４に記載の画像処理回路の消費電力低減装置。
【請求項７】
固体撮像素子と、該固体撮像素子から出力されるアナログ画像データをデジタル画像データに変換する変換手段と、前記デジタル画像データを画像処理する画像処理回路と、請求項４乃至請求項６のいずれかに記載の画像処理回路の消費電力低減装置とを備えることを特徴とするデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理回路の消費電力を低減する消費電力低減方法及びその装置に係り、特に、画像処理回路が動作中であっても画像処理動作に支障無くその消費電力の低減を図ることができる消費電力低減方法及びその装置に関する。
【背景技術】
【０００２】
半導体回路で消費電力を低減する場合、動作停止中の回路に対し動作クロックの供給を停止するのが一般的である。例えば下記特許文献１記載の従来技術では、携帯電話機に搭載されている画像処理回路が画像処理を行っていない期間、画像処理回路への動作クロックの供給を停止している。
【０００３】
【特許文献１】特開２００２―２１８５３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
動作停止中の画像処理回路に対して動作クロックを停止する従来の消費電力低減方法では、それ以上の消費電力の低減が不可能である。
【０００５】
本発明の目的は、動作中の画像処理回路の消費電力低減を画像処理動作に支障無く行うことが可能な画像処理回路の消費電力低減方法及びその装置並びにデジタルカメラを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の画像処理回路の消費電力低減方法は、階調データで表されたデジタル画像データの信号処理対象領域中の最大値を求め、画像信号処理回路を構成する各処理回路を前記最大値によって動作要回路と動作不要回路とに分け、該動作要回路に動作クロックを供給して画像処理を実行し前記動作不要回路への動作クロックの供給を停止することを特徴とする。
【０００７】
本発明の画像処理回路の消費電力低減方法における前記信号処理対象領域は、一枚の画像を構成する領域を予め決められた部分領域に分割した各分割領域とすることを特徴とする。
【０００８】
本発明の画像処理回路の消費電力低減方法における前記信号処理対象領域は、一枚の画像を構成する領域の前記デジタル画像データの階調分布を解析した結果により分割した各分割領域とすることを特徴とする。
【０００９】
本発明の画像処理回路の消費電力低減装置は、階調データで表されたデジタル画像データの信号処理対象領域中の最大値を求める最大値検出手段と、画像信号処理回路を構成する各処理回路を前記最大値によって動作要回路と動作不要回路とに分け該動作要回路に動作クロックを供給して画像処理を実行させ前記動作不要回路への動作クロックの供給を停止するクロック制御手段とを備えることを特徴とする。
【００１０】
本発明の画像処理回路の消費電力低減装置における前記信号処理対象領域は、一枚の画像を構成する領域を予め決められた部分領域に分割した各分割領域とすることを特徴とする。
【００１１】
本発明の画像処理回路の消費電力低減装置における前記信号処理対象領域は、一枚の画像を構成する領域の前記デジタル画像データの階調分布を解析した結果により分割した各分割領域とすることを特徴とする。
【００１２】
本発明のデジタルカメラは、固体撮像素子と、該固体撮像素子から出力されるアナログ画像データをデジタル画像データに変換する変換手段と、前記デジタル画像データを画像処理する画像処理回路と、上記のいずれかに記載の画像処理回路の消費電力低減装置とを備えることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、画像処理動作を停止することなく画像処理回路の消費電力削減を図ることができ、本発明の消費電力低減装置を搭載したデジタルカメラのバッテリ寿命を延ばすことが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１５】
図１は、デジタルカメラの一般的な動作を示す図である。ＣＣＤ等の固体撮像素子１で撮像された画像データ（色信号データ）はアナログデータとして固体撮像素子１から出力され、Ａ／Ｄ変換器２でデジタルデータに変換され、信号処理を行う集積回路（ＩＣ）３に入力される。
【００１６】
信号処理を行う集積回路３は、Ａ／Ｄ変換器２から出力されるデジタルデータを、一旦、外部のＤＲＡＭ（フレームメモリ）４に蓄積する。そして、一枚の画像を構成する全データをＤＲＡＭ４が取り込んだ後、この画像データをＤＲＡＭ４から読み出し、集積回路３内の信号処理回路５にてＪＰＥＧファーマットに対応したＹＣデータに変換する。
【００１７】
信号処理回路５は、画像データ（デジタルデータ）を信号処理するのであるが、このデジタルデータは、ある所定の階調をもっている。このため、信号処理回路５には、階調に対応したデータ幅の複数の処理回路が内蔵されている。
【００１８】
図２は、本発明の一実施形態に係るデジタルカメラの構成図である。本実施形態のデジタルカメラは、図１の構成に対し、最大値検出回路１１と、信号処理回路５に供給する動作クロックを制御するクロック制御回路１２とを設けたことを特徴とする。
【００１９】
本実施形態では、ｎビットの階調幅をもった色信号データ（画像データ）をＤＲＡＭ４へ取り込む時に、そのデータの最大値を最大値検出回路１１で検出し、信号処理時に、詳細は後述する様にして、必要なデータ幅分の処理回路にクロックを供給する。
【００２０】
即ち、画像処理動作に必要な処理回路のみ動作し画像処理動作に不必要な部分の処理回路が停止するため、画像処理の動作に支障を及ぼすことなく、消費電力の削減を図ることが可能となる。以下、詳細に本実施形態の消費電力削減方法について述べる。
【００２１】
図２において、固体撮像素子（図示の例では、ＣＣＤ）１から出力されるアナログ信号は、Ａ／Ｄ変換器２で、例えば８ビット幅の色階調を持ったデジタル信号に変換される。８ビット幅の信号なので、データは“０”から“２５５”の２５６階調の値で表現される。
【００２２】
このデジタルデータは、信号処理を行う集積回路（ＩＣ）３に入力され、外部のメモリ（ここではＤＲＡＭ）４に一旦蓄積される。外部メモリ４がデジタルデータ（画像データ）を蓄積する際、最大値検出回路１１は、この画像データを取り込んでその最大値を検出する。
【００２３】
ここで云う「最大値」とは、次の意味である。１枚の画像を構成するデジタルデータは、画像中の高輝度部分ほど高い値を示す。即ち、明るい部分のデジタルデータは、上記の２５６階調“０”〜“２５５”のうちの高い値を示す。例えば、最も高い高輝度部分の値が“２３０”として検出される。
【００２４】
外部メモリ４に一枚の画像の全データが読み込まれた後、信号処理回路５が画像データを読み出し、画像データをＹＣデータに変換をするのであるが、このとき、先ほど検出した最大値をもとに、処理に必要なデータ幅部のみにクロックを供給する。
【００２５】
具体的には、信号処理回路５でのＹＣ変換処理は、ほとんどがデータの加減乗算の演算でそのデータをシフトさせ処理するため、データの最大値が判れば、ある一定以上の値にはならないため、動作させなければならない処理回路は、自ずと決まってくる。
【００２６】
図３は、８ビットデータの加算結果を保持する回路例を示す図である。図示する回路は、データＡとデータＢとが加算器１４に入力され、加算器１４による加算結果がフリップフロップ１５で保持される構成になっている。
【００２７】
今、データＡとデータＢとが共に“２５５”（‘ｈｆｆ）の場合、加算結果が“５１０”（’ｈ１００）となり、９ビットのデータになる。
【００２８】
ここで、最大値検出回路１１が検出したデータの最大値が“１２７”（’ｈ３ｆ）であった場合は、加算した結果の最大値が２５４（‘ｈ０ｆｅ）となり、上位９ビット目は常に“０”となる。それゆえ、９ビット目はデータ保持が不要となるので、データ保持を行うフリップフロップ１５に供給する動作クロックを停止しても、動作に支障はない。
【００２９】
この様に、最大値検出回路１１が検出した画像データの最大値によって、信号処理回路５が行う画像処理動作に必要なビット幅が決まるため、クロック制御回路１２は、最大値によって信号処理回路に供給するクロックを制御する。
【００３０】
図４は、クロック制御回路１２の機能ブロック図である。図４に示すクロック制御回路１２は、最大値が“１２７”以下の場合に上位１ビットのクロックの供給が不要なためビット７用クロックを停止させる機能１２ａと、最大値が“６３”以下の場合にビット７用とビット６用のクロックを停止させる機能１２ｂと、……、を備え、最大値によって信号処理回路５に供給するクロックを制御する。
【００３１】
図５は、信号処理回路５にどのようにクロックが接続されているかを示す図であり、図３に示す基本構成が多数集積された構成になっており、最大値検出回路１１が検出した最大値に応じたクロックが、加算器１４及びフリップフロップ１５を有する処理回路に入力される。
【００３２】
それぞれのクロックはデータ処理の精度に対応したフリップフロップ１５に接続され、それぞれのビットに対応したフリップフロップ１５は、画像データ中の最大値によって制御されたクロックにて動作するため、必要なフリップフロップ１５のみ動作することになる。即ち、動作不要なフリップフロップ１５への動作クロックを停止した分だけ消費電力の削減が可能となる。
【００３３】
固体撮像素子１で撮影するシーンには様々なシーンがあり、部分的に低輝度領域と高輝度領域に分けられるシーンもある。上述した消費電力低減方法では、１枚の画像中の最大値を求めて信号処理回路５の動作クロック制御を行ったが、例えば、図６に示す様に、一枚の画像データを構成する領域を短冊状に４つの部分領域２０ａ，２０ｂ，２０ｃ，２０ｄに分割し、４つの領域２０ａ，２０ｂ，２０ｃ，２０ｄ毎に画像処理してＹＣ変換を行い、最後に部分領域のＹＣ変換処理結果を合成して１枚の画像データを生成する方法を採用すれば、４つの部分領域毎に最大値を求めて上述した消費電力低減方法を適用することができ、更なる消費電力の削減を図ることが可能となる。
【００３４】
あるいは次の様な応用例も実現可能である。画像データを取り込むときに、図２で説明した様に最大値を検出するのではなく、先ず、一枚の画像データを構成する全データに対して階調分布（ヒストグラム）をヒストグラム検出手段で検出し、このヒストグラムを解析して、画面を、図７に示す様に、輝度が同じ様になる領域２１ａ，２１ｂ，２１ｃ，２１ｄに領域分割手段で分割する。そして、信号処理時に各分割領域２１ａ，２１ｂ，２１ｃ，２１ｄ毎に画像データの最大値を求め、各分割領域２１ａ，２１ｂ，２１ｃ，２１ｄ毎に上述したのと同様のクロック制御を行うことで、消費電力の更なる削減を図ることが可能となる。
【００３５】
この様に、本実施形態によれば、動作中の画像処理回路の消費電力を削減することができるため、例えばデジタルカメラに搭載されている画像処理回路に本実施形態の消費電力削減装置を適用することで、デジタルカメラのバッテリ消費を抑え、デジタルカメラを長時間使用可能にすることができる。
【００３６】
尚、本実施形態はデジタルカメラに搭載した画像処理回路を例に説明したが、本発明はデジタルカメラ搭載の画像処理回路に限らず、画像処理回路一般に適用可能である。
【産業上の利用可能性】
【００３７】
本発明に係る消費電力低減方法及びその装置は、画像処理回路の動作中でも消費電力削減を図ることができるため、画像処理回路搭載機器に適用すると有用である。
【図面の簡単な説明】
【００３８】
【図１】デジタルカメラの一般的動作説明図である。
【図２】本発明の一実施形態に係るデジタルカメラの機能構成図である。
【図３】図２に示す信号処理回路の処理動作の一例を示す図である。
【図４】図２に示すクロック制御回路の機能構成を示す図である。
【図５】図２に示す信号処理回路５の詳細構成図である。
【図６】本発明の一実施形態を適用する画面分割例を示す図である。
【図７】本発明の別実施形態を適用する画面分割例を示す図である。
【符号の説明】
【００３９】
１  固体撮像素子
２  Ａ／Ｄ変換器
４  外部メモリ（フレームメモリ）
５  信号処理回路
１１  最大値検出回路
１２  クロック制御回路
１５  フリップフロップ
【図１】
2006345278.tif 000003
【図２】
2006345278.tif 000004
【図３】
2006345278.tif 000005
【図４】
2006345278.tif 000006
【図５】
2006345278.tif 000007
【図６】
2006345278.tif 000008
【図７】
2006345278.tif 000009