(57)【要約】  【課題】  本発明は、画素ピッチが狭小化されても、実効的にトランジスタサイズが大きいトランジスタと同等の閾値バラツキの負荷トランジスタを構成することができる固体撮像装置を提供することを目的とする。  【解決手段】  出力信号線４−ｋに、３個の隣接したＭＯＳトランジスタＱk1〜Ｑk3を並列に接続するとともに、このＭＯＳトランジスタＱk1〜Ｑk3にＭＯＳトランジスタＱk4〜Ｑk6を並列に接続し、更に、このＭＯＳトランジスタＱk4〜Ｑk6にＭＯＳトランジスタＱk7〜Ｑk9を並列に接続する。このように接続した、ＭＯＳトランジスタＱk1〜Ｑk9によって、負荷トランジスタを構成する。【選択図】      図３
2006279469.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた電気信号を出力する光電変換部を備えた複数の画素と、画素列毎に配置され同一列に配置された複数の前記画素と接続された複数本の出力信号線と、画素列毎に配置され前記出力信号線それぞれに接続された複数の負荷トランジスタと、を備える固体撮像装置において、
前記負荷トランジスタそれぞれがｐ×ｑ（ｐ，ｑはそれぞれ、２以上の自然数である）個の単位トランジスタによって構成され、
前記単位トランジスタをｐ個並列に接続した回路ブロックを更にｑブロック直列に接続することで、１個の前記負荷トランジスタが構成されることを特徴とする固体撮像装置。
【請求項２】
前記単位トランジスタのゲート長が前記負荷トランジスタのゲート幅の１／ｐであるとともに、前記単位トランジスタのゲート長が前記負荷トランジスタのゲート長の１／ｑであることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
ｐ＝ｑであることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項４】
前記単位トランジスタのトランジスタサイズが、前記画素間の距離である画素ピッチ内に収まることを特徴とする請求項１〜請求項３のいずれかに記載の固体撮像装置。
【請求項５】
ｐ×ｑ個の前記単位トランジスタが１列に配置されることを特徴とする請求項１〜請求項４のいずれかに記載の固体撮像装置。
【請求項６】
ｐ個の並列に接続される前記単位トランジスタが、同一列内に連続して配置されることを特徴とする請求項１〜請求項５のいずれかに記載の固体撮像装置。
【請求項７】
ｐ個の並列に接続される前記単位トランジスタによる前記回路ブロックが、同一列内にｑブロック分配置されることで、前記単位トランジスタをｐ個並列に接続された回路ブロックがｑブロック直列に接続されることを特徴とする請求項６に記載の固体撮像装置。
【請求項８】
ｐ個の並列に接続される前記単位トランジスタによるｑブロックの前記回路ブロックにおいて直列に接続される２つの前記回路ブロックが隣接する異なる２列に配置されることで、複数列にわたってｑブロックの前記回路ブロックが配置されることを特徴とする請求項６に記載の固体撮像装置。
【請求項９】
ｐ個の並列に接続される前記単位トランジスタによるｑブロックの前記回路ブロックが、くの字状に配置されるを特徴とする請求項８に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光量に応じた電気信号を出力する固体撮像装置に関するもので、特に、各列毎の出力部に負荷トランジスタを備える固体撮像装置に関する。
【背景技術】
【０００２】
従来より使用されている固体撮像装置には、光電変換素子で発生した光電荷を読み出す手段によってＣＣＤ型とＣＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、又、ＣＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して読み出すようになっている。そして、ＣＭＯＳ型の固体撮像装置について、本出願人は、そのダイナミックレンジを広くするために対数変換動作を行う構成とした固体撮像装置や、線形変換動作と対数変換動作とを切り換えることが可能な固体撮像装置を提案している（特許文献１、特許文献２参照）。
【０００３】
又、ＣＭＯＳ型の固体撮像装置には、各画素から出力される電流信号を電圧信号として出力するための負荷トランジスタが設けられる。この負荷トランジスタは、画素外に各列毎に設けられているとともに、各画素内の出力部におけるＭＯＳトランジスタとソースフォロアアンプを構成する。このようにソースフォロアアンプを構成する負荷トランジスタが各列毎に設けられた従来のＣＭＯＳ型の固体撮像装置を、図１に示す。
【０００４】
図１の固体撮像装置は、行列配置（マトリクス配置）された画素Ｇ11〜Ｇmnが、垂直走査回路１によって行毎に信号が行（ライン）３−１，３−２，…，３−ｎに順次与えられることで、各行毎に、各列の画素の信号が出力信号線４−１，４−２，…，４−ｍそれぞれに出力される。このとき、出力信号線４−１〜４−ｍそれぞれには、負荷トランジスタとなるＮチャネルのＭＯＳトランジスタＱａ１〜Ｑａｍのドレインがそれぞれ接続されるため、出力信号線４−１〜４−ｍそれぞれに電圧信号が出力される。
【０００５】
そして、ＭＯＳトランジスタＱａ１〜Ｑａｍのドレインそれぞれに接続されたスイッチＳＷ１〜ＳＷｍをＯＮとすることで、出力信号線４−１〜４−ｍそれぞれに出力された電圧信号がスイッチＳＷ１〜ＳＷｍを介してサンプルホールド回路５−１〜５−ｍそれぞれに与えられる。よって、垂直走査回路１によって撮像動作した１行分の画素Ｇ1y〜Ｇmy（ｙは、１≦ｙ≦ｎの自然数）それぞれから出力された電圧信号が、サンプルホールド回路５−１〜５−ｍにサンプルホールドされる。
【０００６】
１行分の画素Ｇ1y〜Ｇmyからの電圧信号がサンプルホールド回路５−１〜５−ｍに格納されると、水平走査回路２によってサンプルホールド回路５−１〜５−ｍそれぞれと出力信号線７との電気的な接離を行うスイッチとなるＮチャネルのＭＯＳトランジスタＱｂ１〜ＱｂｍそれぞれをＯＮとする。このとき、ＭＯＳトランジスタＱｂ１，Ｑｂ２，…，Ｑｂｍの順でＯＮとすることで、サンプルホールド回路５−１，５−２，…，５−ｍそれぞれに格納された画素Ｇ1y，Ｇ2y，…，Ｇmyの電圧信号が順に出力信号線７に出力される。即ち、サンプルホールド回路５−１〜５−ｍに格納された画素Ｇ1y〜Ｇmyの電圧信号が、１画素毎に順番に、バッファ６−１〜６−ｍ及びＭＯＳトランジスタＱｂ１〜Ｑｂｍそれぞれを介して出力信号線７に出力される。
【０００７】
【特許文献１】特開平１１−３１３２５７号公報
【特許文献２】特開２００２−７７７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来のＣＭＯＳ型の固体撮像装置は、図１に示す固体撮像装置のように、各列それぞれにＭＯＳトランジスタＱａ−１〜Ｑａ−ｍのような負荷トランジスタが配置される。そのため、この負荷トランジスタの閾値にバラツキがあると、各列から出力される画像信号にバラツキが生じる。このように、固体撮像装置から出力される画像信号において、各列毎に配置された負荷トランジスタのバラツキによる縦筋ノイズなどの固定パターンノイズ（ＦＰＮ）が発生する。
【０００９】
この縦筋ノイズとなるＦＰＮを低減するために、負荷トランジスタの閾値バラツキを抑制する必要があり、この負荷トランジスタの閾値バラツキを抑制するための方法として、負荷トランジスタのトランジスタ幅Ｗとトランジスタ長Ｌによるトランジスタサイズ（Ｗ／Ｌ）を大きくする方法が考えられる。しかしながら、固体撮像装置において、この負荷トランジスタが列毎に配置されるため、負荷トランジスタのトランジスタサイズが画素間の距離となる画素ピッチで決定される。よって、この画素ピッチに負荷トランジスタのトランジスタサイズを納めるために、そのトランジスタサイズが必然的に小さくなってしまい、寸法バラツキなどの影響を受けやすくなり、負荷トランジスタの閾値バラツキを押さえることができない。
【００１０】
このような問題を鑑みて、本発明は、画素ピッチが狭小化されても、実効的にトランジスタサイズが大きいトランジスタと同等の閾値バラツキの負荷トランジスタを構成することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の固体撮像装置は、入射光量に応じた電気信号を出力する光電変換部を備えた複数の画素と、画素列毎に配置され同一列に配置された複数の前記画素と接続された複数本の出力信号線と、画素列毎に配置され前記出力信号線それぞれに接続された複数の負荷トランジスタと、を備える固体撮像装置において、前記負荷トランジスタそれぞれがｐ×ｑ（ｐ，ｑはそれぞれ、２以上の自然数である）個の単位トランジスタによって構成され、前記単位トランジスタをｐ個並列に接続した回路ブロックを更にｑブロック直列に接続することで、１個の前記負荷トランジスタが構成されることを特徴とする。
【００１２】
このようにｐ個並列に接続された回路ブロックを更にｑブロック直列に接続することで、ゲート幅及びゲート長による製造上の寸法バラツキに起因する閾値バラツキを各々１／ｐ、１／ｑに抑制することができる。このとき、前記単位トランジスタのゲート長が前記負荷トランジスタのゲート幅の１／ｐとするとともに、前記単位トランジスタのゲート長が前記負荷トランジスタのゲート長の１／ｑとする。更に、ｐ＝ｑとすることで、前記単位トランジスタを前記負荷トランジスタの相似形とし、その電気的特性を同一のものとすることができる。尚、この単位トランジスタが、以下の実施形態における「ＭＯＳトランジスタＱ」に相当するとともに、負荷トランジスタが、以下の実施形態における「ＭＯＳトランジスタＱａ」に相当する。
【００１３】
又、前記単位トランジスタのトランジスタサイズが、前記画素間の距離である画素ピッチ内に収まるようにすることで、画素ピッチの狭小化に対応させることができる。このとき、ｐ×ｑ個の前記単位トランジスタが１列に配置される。
【００１４】
更に、上述の固体撮像装置において、ｐ個の並列に接続される前記単位トランジスタが、同一列内に連続して配置されるものとしても構わない。
【００１５】
このとき、ｐ個の並列に接続される前記単位トランジスタによる前記回路ブロックが、同一列内にｑブロック分配置されることで、前記単位トランジスタをｐ個並列に接続された回路ブロックがｑブロック直列に接続されるものとしても構わない。このようにすることで、固体撮像装置の画素群における列数と、前記単位トランジスタ群の列数とを同一の列数とすることができる。
【００１６】
又、ｐ個の並列に接続される前記単位トランジスタによるｑブロックの前記回路ブロックにおいて直列に接続される２つの前記回路ブロックが隣接する異なる２列に配置されることで、複数列にわたってｑブロックの前記回路ブロックが配置されるものとしても構わない。更に、このとき、ｐ個の並列に接続される前記単位トランジスタによるｑブロックの前記回路ブロックが、くの字状に配置されるものとしても構わない。又、前記回路ブロックの半分を前記列の隣接する一方の方向に連続して配置するとともに、前記回路ブロックの残りの半分を前記列の隣接する前記一方の方向と逆方向に連続して配置するものとしても構わない。このとき、前記単位トランジスタ群による列数が、前記固体撮像装置の画素群による列数よりもｑ／２−１列分多くなる。
【発明の効果】
【００１７】
本発明によると、出力信号線に対して構成される負荷トランジスタを複数のトランジスタによって構成するため、１つの負荷トランジスタにおいて、各トランジスタの閾値バラツキを平準化することができる。よって、各負荷トランジスタの閾値バラツキが原因となる固定パターンノイズの低減を図ることができる。更に、このとき、負荷トランジスタを構成するためのトランジスタを、その構成する個数分だけ１列に配置するため、複数の負荷トランジスタを構成する複数のトランジスタ群の列数を画素群の列数とほぼ同一の値とすることができる。よって、画素ピッチの狭小化に関わらず、所望の電気特性を備えた負荷トランジスタを構成するためのトランジスタ群を設置することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の各実施形態について、以下に、図面を参照して説明する。尚、本発明の各実施形態における固体撮像装置の概略構成については、背景技術で説明した固体撮像装置と同様の構成となるものとする。
【００１９】
（固体撮像装置の概略構成）
以下に示す各実施形態において共通となる固体撮像装置の概略構成について、図１を参照して説明する。図１の固体撮像装置は、背景技術で説明したように、行列配置（マトリクス配置）された画素Ｇ11〜Ｇmnと、垂直走査回路１と、水平走査回路２と、行（ライン）３−１〜３−ｎと、出力信号線４−１〜４−ｍと、サンプルホールド回路５−１〜５−ｍと、バッファ６−１〜６−ｍと、出力信号線７と、ＭＯＳトランジスタＱａ１〜Ｑａｍ，Ｑｂ１〜Ｑｂｍと、スイッチＳＷ１〜ＳＷｍと、を備える。
【００２０】
この図１の固体撮像装置において、出力信号線４−ｋ（ｋは、１≦ｋ≦ｍの自然数）に、ＭＯＳトランジスタＱａｋのドレインが接続され、このＭＯＳトランジスタＱａｋのゲート及びソースそれぞれに直流電圧ＶＤ，ＶPSが印加されることで負荷トランジスタとして働く。そして、スイッチＳＷｋの一端がＭＯＳトランジスタＱａｋのソースに接続されるとともに、スイッチＳＷｋの他端がサンプルホールド回路５−ｋの入力側に接続される。
【００２１】
又、サンプルホールド回路５−ｋの出力側が、バッファ６−ｋの入力側に接続されるとともに、このバッファ６−ｋの出力側にＭＯＳトランジスタＱｂｋのドレインが接続される。そして、ＭＯＳトランジスタＱｂｋのソースが出力信号線７に接続されるとともに、水平走査回路２よりＭＯＳトランジスタＱｂｋのゲートに信号が与えられる。このように、出力信号線４−１〜４−ｍそれぞれに対して、ＭＯＳトランジスタＱａ１〜Ｑａｍ，Ｑｂ１〜Ｑｂｍ、サンプルホールド回路５−１〜５−ｍ、バッファ６−１〜６−ｍ、及び、スイッチＳＷ１〜ＳＷｍそれぞれが設置される。
【００２２】
（画素の構成例）
図１のような構成の固体撮像装置における各画素Ｇ11〜Ｇmnの一構成例を、図２に示す。図２に示す画素は、カソードに直流電圧ＶPSが印加されたフォトダイオードＰＤのアノードにＭＯＳトランジスタＴ１のソース及びＭＯＳトランジスタＴ２のゲートが接続され、ＭＯＳトランジスタＴ２のソースにＭＯＳトランジスタＴ３のドレインが接続される。そして、ＭＯＳトランジスタＴ３のソースが出力信号線４（図１の出力信号線４−１〜４−ｍに相当する）に接続される。このＭＯＳトランジスタＴ１〜Ｔ３は、ＮチャネルのＭＯＳトランジスタである。又、ＭＯＳトランジスタＴ１，Ｔ２のドレインには直流電圧ＶPDが印加されるとともに、ＭＯＳトランジスタＴ１，Ｔ３それぞれのゲートに信号φＲＳ，φＶが与えられる。
【００２３】
このように構成される各画素Ｇ11〜Ｇmnは、まず、ハイとなるパルス信号φＲＳをＭＯＳトランジスタＴ１のゲートに与えてＭＯＳトランジスタＴ１をＯＮとすることで、フォトダイオードＰＤのアノードとＭＯＳトランジスタＴ２のゲートとの接続ノードにおける電圧値をリセットする。そして、信号φＲＳをローとしてＭＯＳトランジスタＴ１をＯＦＦとすると、撮像動作が開始される。このとき、光が入射されるフォトダイオードＰＤより、入射光量に応じた光電荷がＭＯＳトランジスタＴ２のゲートに流れ込むと、光電荷がＭＯＳトランジスタＴ２のゲートに蓄積される。
【００２４】
よって、ＭＯＳトランジスタＴ２のゲートに蓄積された光電荷量に応じた電圧がＭＯＳトランジスタＴ２のゲートに現れる。即ち、ＭＯＳトランジスタＴ２のゲートに、入射光量の積分値に対して線形的に変化する電圧が現れる。その後、ハイとなるパルス信号φＶをＭＯＳトランジスタＴ３のゲートに与えてＭＯＳトランジスタＴ３をＯＮとすることで、ＭＯＳトランジスタＴ２と出力信号線４とを接続する。このようにＭＯＳトランジスタＴ３をＯＮとすることで、ＭＯＳトランジスタＴ２，Ｔ３を介して入射光量の積分値に対して線形的に比例した電流が出力信号線４に流れる。
【００２５】
このとき、出力信号線４に接続されるＭＯＳトランジスタＱａ（図１のＭＯＳトランジスタＱａ１〜Ｑａｍに相当する）によって、ＭＯＳトランジスタＴ２がソースフォロアアンプを構成するため、出力信号線４には、入射光量の積分値に対して線形的に比例した値となる電圧信号が現れる。そして、この電圧信号による画像信号が、スイッチＳＷ（図１のスイッチＳＷ１〜ＳＷｍに相当する）を介してサンプルホールド回路５（サンプルホールド回路５−１〜５−ｍに相当する）に与えられて、サンプルホールドされる。
【００２６】
このように画素Ｇ11〜Ｇmnがそれぞれ動作して、サンプルホールド回路５−１〜５−ｍに画像信号がサンプルホールドされるとき、この画素Ｇ11〜Ｇmnの撮像動作が、Ｇ11〜Ｇm1、Ｇ12〜Ｇm2、…、Ｇ1n〜Ｇmnのように、行毎に行われる。そして、１行分となる画素Ｇ1x〜Ｇmx（ｘは、１≦ｘ≦ｎの自然数）の画像信号がサンプルホールド回路５−１〜５−ｍにサンプルホールドされると、ＭＯＳトランジスタＱｂ１〜Ｑｂｍが、Ｑｂ１、Ｑｂ２、…、Ｑｂｍの順にＯＮとなる。よって、サンプルホールド回路５−１〜５−ｍにサンプルホールドされた画素Ｇ1x〜Ｇmxの画像信号が、１画素ずつ画像信号がバッファ６−１〜６−ｍを介して出力信号線７を介して出力される。
【００２７】
このような構成を共通の構成として備える固体撮像装置の各実施形態について、以下に説明する。尚、以下の各実施形態では、固体撮像装置の負荷トランジスタであるＭＯＳトランジスタＱａｋを構成するＭＯＳトランジスタの配置が各々異なるため、このＭＯＳトランジスタの配置について詳細に説明する。
【００２８】
＜第１の実施形態＞
本発明の第１の実施形態について、図面を参照して説明する。図３は、本実施形態の固体撮像装置に備えられる負荷トランジスタの配置関係を示す図である。
【００２９】
本実施形態の固体撮像装置では、図３のように、画素Ｇ11〜Ｇmnそれぞれからの画像信号が与えられる出力信号線４−１〜４−ｍそれぞれに対して９個のＭＯＳトランジスタが配置されており、各列の９個のＭＯＳトランジスタによって負荷トランジスタであるＭＯＳトランジスタＱａ１〜Ｑａｍが構成される。即ち、ＭＯＳトランジスタＱａ１〜Ｑａｍを構成するための負荷トランジスタ群として設置されるＮチャネルのＭＯＳトランジスタＱ11〜Ｑm9が、Ｑ11〜Ｑ19、Ｑ21〜Ｑ29、…、Ｑm1〜Ｑm9の順で各列毎に１列に配置される。
【００３０】
又、この列毎のＭＯＳトランジスタＱ11〜Ｑ19，Ｑ21〜Ｑ29，…，Ｑm1〜Ｑm9がそれぞれ、水平方向にドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）が並ぶように配置されるとともに、ゲート電極が各列毎に接続されるように配置される。このとき、ＭＯＳトランジスタＱ11〜Ｑm3，Ｑ17〜Ｑm9のドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）が、水平方向に、ドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）の順で配置され、ＭＯＳトランジスタＱ14〜Ｑm6のドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）が、水平方向に、ソース（Ｓ）、ゲート（Ｇ）、ドレイン（Ｄ）の順で配置される。
【００３１】
このように、ＭＯＳトランジスタＱ11〜Ｑm9より成る負荷トランジスタ群が設置されることで、ＭＯＳトランジスタＱａ１〜Ｑａｍが構成される場合の、出力信号線４−１〜４−ｍとの関係を、図４の配置図及び図５の回路図によって、出力信号線４−ｋを代表して説明する。負荷トランジスタであるＭＯＳトランジスタＱａｋを構成するＭＯＳトランジスタＱk1〜Ｑk9は、図４のように、垂直方向に対して隣接されて配置されるとともに、隣接するＭＯＳトランジスタＱk1〜Ｑk9それぞれのゲート電極ｇk1〜ｇk9が接続されて、ＭＯＳトランジスタＱk1〜Ｑk9それぞれのゲートに直流電圧ＶＤが印加される。
【００３２】
このようなＭＯＳトランジスタＱk1〜Ｑk9において、出力信号線４−ｋに、垂直方向に隣接する３個のＭＯＳトランジスタＱk1〜Ｑk3のドレインＤが電極ラインＬａｋを介して接続される。そして、ＭＯＳトランジスタＱk1〜Ｑk3のソースＳが電極ラインＬｂｋに接続され、更に、この電極ラインＬｂｋに、垂直方向に隣接する３個のＭＯＳトランジスタＱk4〜Ｑk6のドレインＤが接続されることで、ＭＯＳトランジスタＱk1〜Ｑk3のソースＳとＭＯＳトランジスタＱk4〜Ｑk6のドレインＤとが電気的に接続される。
【００３３】
又、ＭＯＳトランジスタＱk4〜Ｑk6のソースＳが電極ラインＬｃｋに接続され、更に、この電極ラインＬｃｋにＭＯＳトランジスタＱk7〜Ｑk9のドレインＤが接続されることで、ＭＯＳトランジスタＱk4〜Ｑk6のソースＳとＭＯＳトランジスタＱk7〜Ｑk9のドレインＤとが電気的に接続される。更に、ＭＯＳトランジスタＱk7〜Ｑk9のソースＳが電極ラインＬｄｋと接続されることによって、ＭＯＳトランジスタＱk7〜Ｑk9のソースＳに直流電圧ＶPSが印加される。
【００３４】
図４のように、ＭＯＳトランジスタＱk1〜Ｑk9が配置されることによって、負荷トランジスタであるＭＯＳトランジスタＱａｋを構成するＭＯＳトランジスタＱk1〜Ｑk9の電気的な関係が、図５に示す回路図のようになる。即ち、出力信号線４−ｋにドレインが接続されたＭＯＳトランジスタＱk1〜Ｑk3が並列に接続されるとともに、ＭＯＳトランジスタＱk1〜Ｑk3のソースにドレインが接続されたＭＯＳトランジスタＱk4〜Ｑk6が並列に接続され、更に、ＭＯＳトランジスタＱk4〜Ｑk6のソースにドレインが接続されたＭＯＳトランジスタＱk7〜Ｑk9が並列に接続される。又、ＭＯＳトランジスタＱk1，Ｑk4，Ｑk7が直列に接続されるとともに、ＭＯＳトランジスタＱk2，Ｑk5，Ｑk8が直列に接続され、更に、ＭＯＳトランジスタＱk3，Ｑk6，Ｑk9が直列に接続される。そして、このＭＯＳトランジスタＱk1〜Ｑk9のゲートに直流電圧ＶＤが印加される。
【００３５】
このように、負荷トランジスタとなるＭＯＳトランジスタＱａ１，Ｑａ２，…，Ｑａｍをそれぞれ、一列に隣接して配置された９個のＭＯＳトランジスタＱ11〜Ｑ19，Ｑ21〜Ｑ29，…，Ｑm1〜Ｑm9によって構成するとき、並列に接続された３個のＭＯＳトランジスタによる回路を更に３個ずつ直列に接続している。即ち、ＭＯＳトランジスタＱａ１〜Ｑａｍそれぞれを構成するために、ＭＯＳトランジスタＱ（ＭＯＳトランジスタＱ11〜Ｑm9に相当する）を３個ずつ並列に接続するとともに３個ずつ直列に接続している。
【００３６】
又、ＭＯＳトランジスタＱ11〜Ｑm9のゲート長Ｌ及びゲート幅Ｗそれぞれは、ＭＯＳトランジスタＱａ１〜Ｑａｍそれぞれを１個のＭＯＳトランジスタで構成するときのトランジスタサイズのゲート長及びゲート幅それぞれの１／３とする。このように、ＭＯＳトランジスタＱ11〜Ｑm9のトランジスタサイズを、ＭＯＳトランジスタＱａ１〜Ｑａｍそれぞれを１個のＭＯＳトランジスタで構成するときのトランジスタサイズの相似形とし、Ｗ／Ｌ比を同一とすることで、ＭＯＳトランジスタＱ11〜Ｑm9の電気的特性を、ＭＯＳトランジスタＱａ１〜Ｑａｍそれぞれを１個のＭＯＳトランジスタで構成するときのＭＯＳトランジスタの電気特性と同等とすることができる。
【００３７】
このように構成することで、ＭＯＳトランジスタＱａ１〜Ｑａｍそれぞれにおいて、並列に接続された３個のＭＯＳトランジスタＱにそれぞれによるゲート幅のバラツキが平均化されるとともに、直列に接続された３個のＭＯＳトランジスタＱにそれぞれによるゲート長のバラツキが平均化される。よって、ゲート幅及びゲート長による製造上の寸法バラツキに起因する閾値バラツキを各々１／３に抑制することができる。
【００３８】
又、ＭＯＳトランジスタＱａ１〜Ｑａｍが９個のＭＯＳトランジスタＱで構成されるため、イオン注入量やゲート酸化膜の膜厚などのバラツキが起因するバラツキについて、９個のＭＯＳトランジスタＱで平均化されて１／９に抑制することができる。更に、この９個のＭＯＳトランジスタＱを垂直方向に一列に配置して構成するため、１個のＭＯＳトランジスタＱのトランジスタサイズと同等の画素ピッチとすることができ、画素ピッチを狭小化することが可能となる。
【００３９】
尚、本実施形態において、図３〜図５のように、負荷トランジスタとなるＭＯＳトランジスタＱａが、３個ずつ並列に接続されるとともに３個ずつ直列に接続された９個のＭＯＳトランジスタＱを垂直方向に一列に配置することで構成されるものとしたが、この数に限定されるものではなく、ｐ個ずつ並列に接続されるとともにｑ個ずつ直列に接続されたｐ×ｑ個のＭＯＳトランジスタＱを垂直方向に一列に配置することで構成されるものとすればよい。このとき、その電気的特性を同等とするために、ＭＯＳトランジスタＱのトランジスタサイズを負荷トランジスタＱａを１個のＭＯＳトランジスタで構成するときのトランジスタと相似形とすることが、好ましい。即ち、ＭＯＳトランジスタＱａのゲート幅及びゲート長それぞれが、負荷トランジスタＱに必要とされるトランジスタサイズにおけるゲート幅及びゲート長それぞれを、１／ｐ、１／ｑとする。
【００４０】
＜第２の実施形態＞
本発明の第２の実施形態について、図面を参照して説明する。図６は、本実施形態の固体撮像装置に備えられる負荷トランジスタの配置関係を示す図である。
【００４１】
本実施形態の固体撮像装置では、図６のように、画素Ｇ11〜Ｇmnそれぞれからの画像信号が与えられる出力信号線４−１〜４−ｍそれぞれに対して１６個のＭＯＳトランジスタが配置されて、負荷トランジスタであるＭＯＳトランジスタＱａ１〜Ｑａｍが構成される。又、この１６個のＭＯＳトランジスタが配置される列が、出力信号線４−１〜４−ｍよりも３列多く構成される。即ち、ＭＯＳトランジスタＱａ１〜Ｑａｋを構成するための負荷トランジスタ群として、ＮチャネルのＭＯＳトランジスタＱ11〜Ｑ(m+3)16が、水平方向及び垂直方向それぞれにｍ＋３個、１６個ずつ配置される。
【００４２】
又、本実施形態の固体撮像装置は、第１の実施形態の固体撮像装置と異なり、出力信号線４−１〜４−ｍそれぞれに対して、設置されるＭＯＳトランジスタＱ11〜Ｑ(m+3)16による負荷トランジスタ群における４列のＭＯＳトランジスタ列が使用されている。更に、この負荷トランジスタ群を構成するＭＯＳトランジスタＱ11〜Ｑ(m+3)16は、水平方向にドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）が並ぶように配置されるとともに、ゲート電極が各列毎に接続されるように配置される。このとき、ＭＯＳトランジスタＱ11〜Ｑ(m+3)8のドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）が、水平方向に、ドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）の順で配置されるとき、ＭＯＳトランジスタＱ19〜Ｑ(m+3)16のドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）が、水平方向に、ソース（Ｓ）、ゲート（Ｇ）、ドレイン（Ｄ）の順で配置される。
【００４３】
このように、ＭＯＳトランジスタＱ11〜Ｑ(m+3)16より成る負荷トランジスタ群が設置されることで、ＭＯＳトランジスタＱａ１〜Ｑａｍが構成されるとき、出力信号線４−１〜４−ｍとの関係を、図７の配置図及び図８の回路図によって、出力信号線４−ｋを代表して説明する。図７において、負荷トランジスタであるＭＯＳトランジスタＱａｋを構成するＭＯＳトランジスタＱk1，Ｑk2，Ｑ(k+1)3，Ｑ(k+1)4，Ｑ(k+2)5，Ｑ(k+2)6，Ｑ(k+3)7，Ｑ(k+3)8，Ｑ(k+3)9，Ｑ(k+3)10，Ｑ(k+2)11，Ｑ(k+2)12，Ｑ(k+1)13，Ｑ(k+1)14，Ｑk15，Ｑk16を含むＭＯＳトランジスタＱk1〜Ｑ(k+3)16が配置されることによって、１６行４列の負荷トランジスタ群が形成される。
【００４４】
このとき、図７のように、１６個毎に、ＭＯＳトランジスタＱk1〜Ｑk16，Ｑ(k+1)1〜Ｑ(k+1)16，Ｑ(k+2)1〜Ｑ(k+2)16，Ｑ(k+3)1〜Ｑ(k+3)16が垂直方向に対して隣接されて配置されるとともに、隣接するＱk1〜Ｑk16，Ｑ(k+1)1〜Ｑ(k+1)16，Ｑ(k+2)1〜Ｑ(k+2)16，Ｑ(k+3)1〜Ｑ(k+3)16それぞれのゲート電極ｇk1〜ｇk16，ｇ(k+1)1〜ｇ(k+1)16，ｇ(k+2)1〜ｇ(k+2)16，ｇ(k+3)1〜ｇ(k+3)16が接続されて、ＭＯＳトランジスタＱk1〜Ｑ(k+3)16それぞれのゲートに直流電圧ＶＤが印加される。
【００４５】
このＭＯＳトランジスタＱk1〜Ｑ(k+3)16において、出力信号線４−ｋに接続されて負荷トランジスタであるＭＯＳトランジスタＱａｋを構成するＭＯＳトランジスタの構成について、以下に説明する。まず、出力信号線４−ｋに、垂直方向に隣接する２個のＭＯＳトランジスタＱk1，Ｑk2のドレインＤが電極ラインＬ１ｋを介して接続される。そして、ＭＯＳトランジスタＱk1，Ｑk2のソースＳが電極ラインＬ２ｋに接続されるとともに、この電極ラインＬ２ｋに、垂直方向に隣接する２個のＭＯＳトランジスタＱ(k+1)3，Ｑ(k+1)4のドレインＤが接続されることで、ｋ列目のＭＯＳトランジスタＱk1，Ｑk2のソースＳとｋ＋１列目のＭＯＳトランジスタＱ(k+1)3，Ｑ(k+1)4のドレインＤとが電気的に接続される。
【００４６】
又、同様に、電極ラインＬ３ｋを介して、ｋ＋１列目のＭＯＳトランジスタＱ(k+1)3，Ｑ(k+1)4のソースＳに、ｋ＋２列目のＭＯＳトランジスタＱ(k+2)5，Ｑ(k+2)6のドレインＤが電気的に接続されるとともに、電極ラインＬ４ｋを介して、ｋ＋２列目のＭＯＳトランジスタＱ(k+2)5，Ｑ(k+2)6のソースＳに、ｋ＋３列目のＭＯＳトランジスタＱ(k+3)7，Ｑ(k+3)8のドレインＤが電気的に接続される。このように、１行目から８行目までのＭＯＳトランジスタＱ11〜Ｑ(m+3)8については、水平方向右側に１列分ずつ且つ垂直方向下側に２行分ずつずれた階段状となるように、垂直方向に隣接した２個のＭＯＳトランジスタが順番に電極ラインによって電気的に接続される。
【００４７】
そして、ＭＯＳトランジスタＱ(k+3)7，Ｑ(k+3)8のソースＳが電極ラインＬ５ｋに接続されるとともに、この電極ラインＬ５ｋに、ＭＯＳトランジスタＱ(k+3)7，Ｑ(k+3)8と同列に存在するＭＯＳトランジスタＱ(k+3)9，Ｑ(k+3)10のドレインＤが接続されることで、ｋ＋３列目のＭＯＳトランジスタＱ(k+3)7，Ｑ(k+3)8のソースＳとＭＯＳトランジスタＱ(k+3)9，Ｑ(k+3)10のドレインＤとが電気的に接続される。更に、ＭＯＳトランジスタＱ(k+3)9，Ｑ(k+3)10のソースＳが電極ラインＬ６ｋに接続されるとともに、この電極ラインＬ６ｋに、垂直方向に隣接する２個のＭＯＳトランジスタＱ(k+2)11，Ｑ(k+2)12のドレインＤが接続されることで、ｋ＋３列目のＭＯＳトランジスタＱ(k+3)9，Ｑ(k+3)10のソースＳとｋ＋２列目のＭＯＳトランジスタＱ(k+2)11，Ｑ(k+2)12のドレインＤとが電気的に接続される。
【００４８】
又、同様に、電極ラインＬ７ｋを介して、ｋ＋２列目のＭＯＳトランジスタＱ(k+2)11，Ｑ(k+2)12のソースＳに、ｋ＋１列目のＭＯＳトランジスタＱ(k+1)13，Ｑ(k+1)14のドレインＤが電気的に接続されるとともに、電極ラインＬ８ｋを介して、ｋ＋１列目のＭＯＳトランジスタＱ(k+1)13，Ｑ(k+1)14のソースＳに、ｋ列目のＭＯＳトランジスタＱk15，Ｑk16のドレインＤが電気的に接続される。そして、ＭＯＳトランジスタＱk15，Ｑk16のソースＳが電極ラインＬ９ｋと接続されることによって、ＭＯＳトランジスタＱk15，Ｑk16のソースＳに直流電圧ＶPSが印加される。このように、９行目から１６行目までのＭＯＳトランジスタＱ19〜Ｑ(m+3)16については、水平方向左側に１列分ずつ且つ垂直方向下側に２行分ずつずれた階段状となるように、垂直方向に隣接した２個のＭＯＳトランジスタが順番に電極ラインによって電気的に接続される。
【００４９】
以上のように、負荷トランジスタ群を構成するＭＯＳトランジスタＱ11〜Ｑ(m+3)16はそれぞれ、垂直方向に隣接するとともに並列に接続された２個のＭＯＳトランジスタを１段とする。そして、１段目から４段目までを各段毎に１列ずつ右方向の隣接列の段に直列に接続するように配線するとともに、同一列の４段目と５段目とを直列に接続するように配線し、更に、５段目から８段目までを各段毎に１列ずつ左方向の隣接列の段に直列に接続するように配線する。
【００５０】
又、出力信号線４−ｋに接続されて負荷トランジスタであるＭＯＳトランジスタＱａｋを構成するＭＯＳトランジスタＱk1，Ｑk2，Ｑ(k+1)3，Ｑ(k+1)4，Ｑ(k+2)5，Ｑ(k+2)6，Ｑ(k+3)7，Ｑ(k+3)8，Ｑ(k+3)9，Ｑ(k+3)10，Ｑ(k+2)11，Ｑ(k+2)12，Ｑ(k+1)13，Ｑ(k+1)14，Ｑk15，Ｑk16が、図７のように電気的に接続されることで、その電気的な関係が図８に示す回路図のようになる。即ち、出力信号線４−ｋにドレインが接続されたＭＯＳトランジスタＱk1，Ｑk2が並列に接続されるとともに、ＭＯＳトランジスタＱk1，Ｑk2のソースにドレインが接続されたＭＯＳトランジスタＱ(k+1)3，Ｑ(k+1)4が並列に接続される。
【００５１】
同様に、ＭＯＳトランジスタＱ(k+2)5，Ｑ(k+2)6、ＭＯＳトランジスタＱ(k+3)7，Ｑ(k+3)8、ＭＯＳトランジスタＱ(k+3)9，Ｑ(k+3)10、ＭＯＳトランジスタＱ(k+2)11，Ｑ(k+2)12、ＭＯＳトランジスタＱ(k+1)13，Ｑ(k+1)14、ＭＯＳトランジスタＱk15，Ｑk16がそれぞれ並列に接続される。更に、ＭＯＳトランジスタＱk1，Ｑ(k+1)3，Ｑ(k+2)5，Ｑ(k+3)7，Ｑ(k+3)9，Ｑ(k+2)11，Ｑ(k+1)13，Ｑk15が直列に接続されるとともに、ＭＯＳトランジスタＱk2，Ｑ(k+1)4，Ｑ(k+2)6，Ｑ(k+3)8，Ｑ(k+3)10，Ｑ(k+2)12，Ｑ(k+1)14，Ｑk16が直列に接続される。そして、ＭＯＳトランジスタＱk1〜Ｑ(k+3)16のゲートに直流電圧ＶＤが印加される。
【００５２】
このように、負荷トランジスタとなるＭＯＳトランジスタＱａ１，Ｑａ２，…，Ｑａｍをそれぞれ、並列に接続された２個のＭＯＳトランジスタによる回路を更に８個ずつ直列に接続している。即ち、ＭＯＳトランジスタＱａ１〜Ｑａｍそれぞれを構成するために、ＭＯＳトランジスタＱ（ＭＯＳトランジスタＱ11〜Ｑm9に相当する）を２個ずつ並列に接続するとともに８個ずつ直列に接続している。このとき、４列に配置されたＭＯＳトランジスタをくの字状に選択して、垂直方向に隣接するするＭＯＳトランジスタが並列に接続されるように、電極ラインを接続する。
【００５３】
そして、このＭＯＳトランジスタＱａ１，Ｑａ２，…，Ｑａｍをそれぞれ構成するためのＭＯＳトランジスタＱ11〜Ｑ(m+3)16のゲート長Ｌ及びゲート幅Ｗそれぞれを、ＭＯＳトランジスタＱａ１〜Ｑａｍそれぞれを１個のＭＯＳトランジスタで構成するときのトランジスタサイズのゲート長の１／２及びゲート幅の１／８とする。このように構成することで、ＭＯＳトランジスタＱａ１〜Ｑａｍそれぞれにおいて、並列に接続された２個のＭＯＳトランジスタＱ（ＭＯＳトランジスタＱ11〜Ｑ(m+3)16に相当する）にそれぞれによるゲート幅のバラツキが平均化されるとともに、直列に接続された８個のＭＯＳトランジスタＱにそれぞれによるゲート長のバラツキが平均化される。
【００５４】
又、ＭＯＳトランジスタＱａ１〜Ｑａｍが１６個のＭＯＳトランジスタＱで構成されるため、イオン注入量やゲート酸化膜の膜厚などのバラツキが起因するバラツキについて、１６個のＭＯＳトランジスタＱで平均化されて１／１６に抑制することができる。更に、このＭＯＳトランジスタＱ11〜Ｑ(m+3)16による負荷トランジスタ群を水平方向にｍ＋３列とすることにより、ｍ列の出力信号線４−１〜４−ｍそれぞれとほぼ同一列となるように配置して構成するため、１個のＭＯＳトランジスタＱのトランジスタサイズとほぼ同等の画素ピッチとすることができ、画素ピッチを狭小化することが可能となる。
【００５５】
更に、ＭＯＳトランジスタＱａ１〜Ｑａｍが１６個のＭＯＳトランジスタＱが、ＭＯＳトランジスタＱ11〜Ｑ(m+3)16によるｍ＋３列の負荷トランジスタ群における水平方向４列分の負荷トランジスタ群から選択されて構成される。そのため、この４列分の負荷トランジスタ群におけるＭＯＳトランジスタＱを使用することによって、ＭＯＳトランジスタＱａ１〜Ｑａｍの閾値バラツキを更に１／４に抑制することができる。
【００５６】
又、通常は円盤状の半導体ウェハ上に固体撮像装置が構成されるため、この半導体ウェハ上において同心円状にＭＯＳトランジスタの閾値バラツキが生じる場合がある。このとき、この半導体ウェハの同心円状に形成される閾値バラツキについては、半導体ウェハにおける同心円に対して直交する方向（半導体ウェハの半径方向）となり、１枚の半導体ウェハより形成される複数の固体撮像装置それぞれの備える閾値バラツキの方向が異なるものとなってしまう。
【００５７】
よって、同一の固体撮像装置においては、その閾値バラツキの方向が略同一方向となるものの、異なる固体撮像装置間においては、その閾値バラツキの方向にバラツキが生じてしまう。そのため、第１の実施形態のように、１方向に連続したＭＯＳトランジスタによって負荷トランジスタを構成するのではなく、くの字のように複数方向に連続したＭＯＳトランジスタによって負荷トランジスタを構成することにより、１枚の半導体ウェハにより形成される複数の固体撮像装置それぞれにおける負荷トランジスタの閾値バラツキを低減させることができる。
【００５８】
又、中小ビーム電流のイオン注入によって閾値バラツキがランダムに発生することも考えられるが、この場合においても、このくの字のように複数方向に連続したＭＯＳトランジスタによって負荷トランジスタを構成することで、１つの負荷トランジスタを構成するために広い領域を使用していることから、各負荷トランジスタの閾値バラツキを効率よく低減することができる。
【００５９】
尚、本実施形態において、図６〜図８のように、負荷トランジスタとなるＭＯＳトランジスタＱａ１〜Ｑａｍが、２個ずつ並列に接続されるとともに８個ずつ直列に接続された１６個のＭＯＳトランジスタＱで構成されるものとしたが、この数に限定されるものではなく、ｐ個ずつ並列に接続されるとともにｑ個ずつ直列に接続されたｐ×ｑ個のＭＯＳトランジスタＱで構成されるものとすればよい。
【００６０】
このとき、１〜ｒ行のＭＯＳトランジスタＱについては、水平方向右側（左側）に１列分ずつ且つ垂直方向下側にｐ行分ずつずれた階段状となるように、垂直方向に隣接したｐ個のＭＯＳトランジスタが順番に電極ラインによって電気的に接続される。更に、ｒ＋１〜ｑ行のＭＯＳトランジスタＱについては、水平方向左側（右側）に１列分ずつ且つ垂直方向下側にｐ行分ずつずれた階段状となるように、垂直方向に隣接したｐ個のＭＯＳトランジスタが順番に電極ラインによって電気的に接続される。又、このとき、ｐとｒが、ｐ＝２ｒの関係となるようにしても構わない。
【００６１】
又、第１及び第２実施形態において、固体撮像装置に備える各画素の構成を図２のような構成とし、入射光量の積分値に対して線形的に変化した値となる画像信号を出力する（線形変換動作を行う）ものとしたが、このような構成に限らず、例えば、特許文献１に記載されるように入射光量に対して自然対数的に変化した値となる画像信号を出力する（対数変換動作を行う）画素構成としても構わないし、特許文献２に記載されるように線形変換動作と対数変換動作とを切り換えることができる画素構成としても構わない。
【００６２】
更に、上述の固体撮像装置において、各画素を構成するＭＯＳトランジスタ及び負荷トランジスタを構成するＭＯＳトランジスタを初めとする各ＭＯＳトランジスタをＮチャネルのＭＯＳトランジスタとしたが、ＰチャネルのＭＯＳトランジスタとしても構わない。又、画素内において、Ｐチャネル及びＮチャネルのＭＯＳトランジスタが混在するものとしても構わないし、各画素を構成するＭＯＳトランジスタと負荷トランジスタを構成するＭＯＳトランジスタとが異なる極性のＭＯＳトランジスタによって構成されるものとしても構わない。
【図面の簡単な説明】
【００６３】
【図１】は、固体撮像装置の一構成例を示す図である。
【図２】は、図１の固体撮像装置に備えられる画素の構成を示す回路図である。
【図３】は、第１の実施形態における固体撮像装置内の負荷トランジスタ群の配置を示す図である。
【図４】は、図３の負荷トランジスタ群の配置関係を示す図である。
【図５】は、図４の負荷トランジスタ群の電気的関係を示す回路図である。
【図６】は、第２の実施形態における固体撮像装置内の負荷トランジスタ群の配置を示す図である。
【図７】は、図６の負荷トランジスタ群の配置関係を示す図である。
【図８】は、図７の負荷トランジスタ群の電気的関係を示す回路図である。
【符号の説明】
【００６４】
１    垂直走査回路
２    水平走査回路
３−１〜３−ｎ    ライン
４−１〜４−ｍ    出力信号線
５−１〜５−ｍ    サンプルホールド回路
６−１〜６−ｍ    バッファ
７    出力信号線
Ｇ11〜Ｇmn    画素
ＰＤ    フォトダイオード
Ｔ１〜Ｔ３，Ｑａ１〜Ｑａｍ，Ｑｂ１〜Ｑｂｍ    ＭＯＳトランジスタ
Ｑ11〜Ｑ(m+3)16    ＭＯＳトランジスタ
【図１】
2006279469.tif 000003
【図２】
2006279469.tif 000004
【図３】
2006279469.tif 000005
【図４】
2006279469.tif 000006
【図５】
2006279469.tif 000007
【図６】
2006279469.tif 000008
【図７】
2006279469.tif 000009
【図８】
2006279469.tif 000010