(57)【要約】【課題】  小型化が容易な電子部品とその製造方法を提供する。【解決手段】  回路基板(10)と、回路基板(10)に搭載された電子素子(11)と、電子素子(11)を覆う蓋体(12)とを含む電子部品(1)であって、蓋体(12)は、凹部(12a)を含み、かつ凹部(12a)を電子素子(11)側に向けて電子素子(11)を覆っており、凹部(12a)の深さを凹部(12a)の隅部(121a)の曲率半径で除した値が、２以上であることを特徴とする電子部品(1)とする。これにより、凹部を小さくすることができるため、電子部品の小型化を容易に行うことができる。【選択図】      図１
2006295246.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、前記回路基板に搭載された電子素子と、前記電子素子を覆う蓋体とを含む電子部品であって、
前記蓋体は、凹部を含み、かつ前記凹部を前記電子素子側に向けて前記電子素子を覆っており、
前記凹部の深さを前記凹部の隅部の曲率半径で除した値が、２以上であることを特徴とする電子部品。
【請求項２】
前記蓋体は、硬質ガラスからなる請求項１に記載の電子部品。
【請求項３】
回路基板と、前記回路基板に搭載された電子素子と、前記電子素子を覆う蓋体とを含む電子部品であって、
前記回路基板は、前記電子素子を収容する凹部を含み、
前記凹部の深さを前記凹部の隅部の曲率半径で除した値が、２以上であることを特徴とする電子部品。
【請求項４】
前記回路基板は、前記凹部が形成された絶縁基材を含み、
前記絶縁基材は、硬質ガラスからなる請求項３に記載の電子部品。
【請求項５】
前記凹部の隅部の曲率半径は、１００μｍ以下である請求項１又は３に記載の電子部品。
【請求項６】
前記凹部は、深さが２００〜３００μｍである請求項１，３，５のいずれか１項に記載の電子部品。
【請求項７】
前記凹部は、開口面積が１．９〜２．２ｍｍ2である請求項１，３，５，６のいずれか１項に記載の電子部品。
【請求項８】
基材上に、第１レジスト膜とこの第１レジスト膜を囲う第２レジスト膜とからなるレジストパターンを形成し、
前記第１レジスト膜と前記第２レジスト膜との間に露出した前記基材の表面をブラスト処理又はエッチング処理して溝部を形成し、
前記第１及び第２レジスト膜を剥離し、
前記基材における前記第２レジスト膜が形成されていた領域を覆う第３レジスト膜を形成し、
前記基材における前記溝部で囲まれた領域と前記溝部の隅部とをブラスト処理又はエッチング処理することにより凹部を形成し、
前記第３レジスト膜を剥離して、前記凹部が設けられた前記基材を含む蓋体を形成し、
前記蓋体における前記凹部の開口を囲う領域と電子素子が搭載された回路基板とを、前記電子素子を前記蓋体で覆うようにして接着する電子部品の製造方法。
【請求項９】
絶縁基材上に、第１レジスト膜とこの第１レジスト膜を囲う第２レジスト膜とからなるレジストパターンを形成し、
前記第１レジスト膜と前記第２レジスト膜との間に露出した前記絶縁基材の表面をブラスト処理又はエッチング処理して溝部を形成し、
前記第１及び第２レジスト膜を剥離し、
前記絶縁基材における前記第２レジスト膜が形成されていた領域を覆う第３レジスト膜を形成し、
前記絶縁基材における前記溝部で囲まれた領域と前記溝部の隅部とをブラスト処理又はエッチング処理することにより凹部を形成し、
前記第３レジスト膜を剥離し、
前記凹部内に導体パターンを設けて、前記凹部が設けられた前記絶縁基材と前記導体パターンとを含む回路基板を形成し、
前記導体パターンに電子素子を搭載し、
前記回路基板における前記凹部の開口を囲う領域と蓋体とを、前記電子素子を前記蓋体で覆うようにして接着する電子部品の製造方法。
【請求項１０】
前記第３レジスト膜は、前記溝部の開口の一部を覆っている請求項８又は９に記載の電子部品の製造方法。
【請求項１１】
前記第３レジスト膜は、前記溝部の開口幅の５〜２０％を覆っている請求項１０に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶片や半導体素子等の電子素子を含む電子部品とその製造方法に関する。
【背景技術】
【０００２】
従来の電子部品として、電子素子を搭載した回路基板を蓋体で覆い保護しているものがあった（例えば、特許文献１参照）。上記蓋体としては、例えば、凹部を有するガラス板が使用されていた。ガラス板に凹部を形成する方法としては、回転砥石、ドリル、超音波等を用いた加工方法や、砥粒を噴射するブラスト法、あるいはエッチング法等が一般に採用されていた（例えば、特許文献２参照）。
【０００３】
図９Ａ〜Ｄに、ブラスト法を用いて蓋体を形成する方法を説明するための断面図を示す。まず、図９Ａに示すように、ガラス板１０１上にレジスト膜１０２を貼り付ける。次に、図９Ｂに示すように、フォトリソグラフィ法によりレジスト膜１０２をパターニングして、ガラス板１０１上における凹部１１０（図９Ｃ参照）を形成する箇所のみを露出させる。続いて、図９Ｃに示すように、ブラスト法により凹部１１０を形成する。そして、図９Ｄに示すように、レジスト膜１０２を剥離する。これにより、凹部１１０を有するガラス板１０１からなる蓋体１００が得られる。
【０００４】
次に、上述した蓋体１００を用いて電子部品を作製する方法について説明する。参照する図１０Ａ〜Ｃは、上記電子部品を作製する方法を説明するための断面図である。まず、図１０Ａに示すように、絶縁基材２０１と、絶縁基材２０１の両主面に設けられた導体パターン２０２，２０３と、導体パターン２０２と導体パターン２０３とを電気的に接続するビア導体２０４とを含む回路基板２０５を用意する。そして、図１０Ｂに示すように、導体パターン２０２上に導電性接着剤２０６を介して電子素子２０７を搭載する。次に、図１０Ｃに示すように、上述した蓋体１００における凹部１１０の開口を囲う領域と、回路基板２０５の外縁に形成された導体パターン２０２とを接着する。この際の接着方法としては、例えば金−錫合金からなる接着層２０８を介して接合する方法が挙げられる。このようにして、電子部品２００が得られる。
【特許文献１】特開２００３−１０１１８１号公報
【特許文献２】特開２０００−３０２４８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上述した蓋体１００の形成方法（図９Ａ〜Ｄ参照）において、深さが３００μｍ程度の凹部１１０を形成する場合は、凹部１１０の隅部１１０ａ（図９Ｃ，Ｄ参照）の曲率半径が２００μｍ程度となるため、蓋体１００と電子素子２０７（図１０Ｃ参照）とが接触するおそれがある。よって、上述した電子部品２００では、蓋体１００と電子素子２０７との接触を避けるために凹部１１０を大きくしなければならず、電子部品２００の小型化が困難となる。
【０００６】
本発明は上記課題を解決するものであり、小型化が容易な電子部品とその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の第１の電子部品は、回路基板と、前記回路基板に搭載された電子素子と、前記電子素子を覆う蓋体とを含む電子部品であって、
前記蓋体は、凹部を含み、かつ前記凹部を前記電子素子側に向けて前記電子素子を覆っており、
前記凹部の深さを前記凹部の隅部の曲率半径で除した値が、２以上であることを特徴とする。
【０００８】
本発明の第２の電子部品は、回路基板と、前記回路基板に搭載された電子素子と、前記電子素子を覆う蓋体とを含む電子部品であって、
前記回路基板は、前記電子素子を収容する凹部を含み、
前記凹部の深さを前記凹部の隅部の曲率半径で除した値が、２以上であることを特徴とする。
【０００９】
本発明の電子部品の第１の製造方法は、
基材上に、第１レジスト膜とこの第１レジスト膜を囲う第２レジスト膜とからなるレジストパターンを形成し、
前記第１レジスト膜と前記第２レジスト膜との間に露出した前記基材の表面をブラスト処理又はエッチング処理して溝部を形成し、
前記第１及び第２レジスト膜を剥離し、
前記基材における前記第２レジスト膜が形成されていた領域を覆う第３レジスト膜を形成し、
前記基材における前記溝部で囲まれた領域と前記溝部の隅部とをブラスト処理又はエッチング処理することにより凹部を形成し、
前記第３レジスト膜を剥離して、前記凹部が設けられた前記基材を含む蓋体を形成し、
前記蓋体における前記凹部の開口を囲う領域と電子素子が搭載された回路基板とを、前記電子素子を前記蓋体で覆うようにして接着する電子部品の製造方法である。
【００１０】
本発明の電子部品の第２の製造方法は、
絶縁基材上に、第１レジスト膜とこの第１レジスト膜を囲う第２レジスト膜とからなるレジストパターンを形成し、
前記第１レジスト膜と前記第２レジスト膜との間に露出した前記絶縁基材の表面をブラスト処理又はエッチング処理して溝部を形成し、
前記第１及び第２レジスト膜を剥離し、
前記絶縁基材における前記第２レジスト膜が形成されていた領域を覆う第３レジスト膜を形成し、
前記絶縁基材における前記溝部で囲まれた領域と前記溝部の隅部とをブラスト処理又はエッチング処理することにより凹部を形成し、
前記第３レジスト膜を剥離し、
前記凹部内に導体パターンを設けて、前記凹部が設けられた前記絶縁基材と前記導体パターンとを含む回路基板を形成し、
前記導体パターンに電子素子を搭載し、
前記回路基板における前記凹部の開口を囲う領域と蓋体とを、前記電子素子を前記蓋体で覆うようにして接着する電子部品の製造方法である。
【発明の効果】
【００１１】
本発明の電子部品及びその製造方法によれば、凹部の隅部と電子素子との接触を防止できる。これにより、凹部を小さくすることができるため、電子部品の小型化を容易に行うことができる。
【発明を実施するための最良の形態】
【００１２】
まず、本発明の第１の電子部品について説明する。本発明の第１の電子部品は、回路基板と、回路基板に搭載された電子素子と、電子素子を覆う蓋体とを含む。
【００１３】
上記回路基板は、例えば絶縁基材と、この絶縁基材上に設けられた導体パターンとを含む。上記絶縁基材としては、ガラス基材やセラミック基材等が使用でき、特にガラス基材が好ましい。ガラス基材は酸化珪素分子がつながって出来た境目のない構造を有しているため、電子部品に適用した際、電子部品の気密性の向上が可能となるからである。上記ガラス基材としては、電子部品の強度向上のため硬質ガラスからなるものが好ましく、例えば、熱膨張係数が３×１０-6／℃〜８×１０-6／℃の硼珪酸ガラスや、同じく熱膨張係数が３×１０-6／℃〜８×１０-6／℃の無アルカリガラス、あるいは熱膨張係数が８×１０-6／℃〜１．２×１０-5／℃のソーダガラス等からなるものが例示できる。また、その厚みは、例えば１００〜３００μｍ程度である。また、上記絶縁基材はシート状に形成されていることが好ましい。電子部品に適用した際、電子部品の薄型化が容易となるからである。更に、上記絶縁基材がシート状に形成されていると、電子部品を製造する際、上記絶縁基材上に複数個の電子素子を同時に実装（搭載）した後、電子素子毎に個片化して電子部品を製造することができるため、電子素子の実装工程が簡略化する。
【００１４】
上記電子素子としては、例えば水晶片や半導体素子等が使用できる。例えば、上記電子素子が水晶片である場合、上記電子部品は水晶振動子となる。また、上記電子素子が半導体多層膜を含む発光ダイオードである場合、上記電子部品は発光装置となる。
【００１５】
上記蓋体を構成する基材についても上記絶縁基材と同様の材料が使用できる。特に、上記絶縁基材の場合と同様の理由により、ガラス基材が好ましく、なかでも硬質ガラスからなるガラス基材が好ましい。また、上記蓋体を構成する基材については、金属等の導電材料であってもよい。そして、本発明の第１の電子部品は、上記蓋体が、凹部を含み、かつ凹部を上記電子素子側に向けて上記電子素子を覆っている。更に、上記凹部の深さを上記凹部の隅部の曲率半径で除した値が、２以上であり、好ましくは３以上である。これにより、凹部の隅部と電子素子との接触を防止できるため、凹部を小さくすることができる。従って、電子部品の小型化を容易に行うことができる。凹部の隅部と電子素子との接触をより確実に防止するためには、上記凹部の隅部の曲率半径が１００μｍ以下であることが好ましく、５０μｍ以下であることがより好ましい。
【００１６】
また、本発明の第１の電子部品において、電子素子の動作空間を確保した上で小型化を容易に行うためには、上記凹部の深さが２００〜３００μｍであることが好ましく、２５０〜３００μｍであることがより好ましい。同じく、電子素子の動作空間を確保した上で小型化を容易に行うためには、上記凹部の開口面積が１．９〜２．２ｍｍ2であることが好ましく、２．０〜２．２ｍｍ2であることがより好ましい。なお、深さが２００〜３００μｍの凹部を形成する場合は、例えば、厚みが３００〜４００μｍ程度の基材（ガラス基材等）に凹部を形成すればよい。
【００１７】
次に、本発明の第２の電子部品について説明する。なお、以下の記述において、上述した本発明の第１の電子部品と同じ構成要素についての説明を省略する場合がある。
【００１８】
本発明の第２の電子部品は、上述した本発明の第１の電子部品と同様に、回路基板と、回路基板に搭載された電子素子と、電子素子を覆う蓋体とを含む。そして、本発明の第２の電子部品は、上記回路基板が上記電子素子を収容する凹部を含む。更に、上記凹部の深さを上記凹部の隅部の曲率半径で除した値が、２以上であり、好ましくは３以上である。これにより、凹部の隅部と電子素子との接触を防止できるため、凹部を小さくすることができる。従って、電子部品の小型化を容易に行うことができる。凹部の隅部と電子素子との接触をより確実に防止するためには、上記凹部の隅部の曲率半径が１００μｍ以下であることが好ましく、５０μｍ以下であることがより好ましい。
【００１９】
上記回路基板は、例えば絶縁基材と、この絶縁基材上に設けられた導体パターンとを含む。この場合、上記凹部は上記絶縁基材に形成されている。上記絶縁基材の好適な材料については、上述した本発明の第１の電子部品と同様である。
【００２０】
上記電子素子の好適な例については、上述した本発明の第１の電子部品と同様である。
【００２１】
上記蓋体の厚みは、例えば１００〜３００μｍ程度である。上記蓋体の好適な材料については、上述した本発明の第１の電子部品と同様である。
【００２２】
また、本発明の第２の電子部品において、電子素子の動作空間を確保した上で小型化を容易に行うためには、上記凹部の深さが２００〜３００μｍであることが好ましく、２５０〜３００μｍであることがより好ましい。同じく、電子素子の動作空間を確保した上で小型化を容易に行うためには、上記凹部の開口面積が１．９〜２．２ｍｍ2であることが好ましく、２．０〜２．２ｍｍ2であることがより好ましい。なお、深さが２００〜３００μｍの凹部を形成する場合は、例えば、厚みが３００〜４００μｍ程度の絶縁基材に凹部を形成すればよい。
【００２３】
次に、本発明の電子部品の第１の製造方法について説明する。本発明の電子部品の第１の製造方法は、上述した本発明の第１の電子部品を製造するための好適な製造方法である。なお、以下の記述において、上述した本発明の第１の電子部品と重複する説明を省略する場合がある。
【００２４】
本発明の電子部品の第１の製造方法は、まず、基材上に、第１レジスト膜とこの第１レジスト膜を囲う第２レジスト膜とからなるレジストパターンを形成する。基材の構成材料は、上述した本発明の第１の電子部品で使用される蓋体の構成材料と同様である。第１及び第２レジスト膜としては、例えば回路配線形成用の公知のレジスト膜が使用でき、具体的には３０〜４０μｍ程度の厚みのドライフィルムレジスト等が例示できる。レジストパターンの形成方法については、公知のフォトリソグラフィ法を使用することができる。また、第１レジスト膜と第２レジスト膜との間の間隔は、例えば１５０〜２００μｍ程度である。
【００２５】
次に、第１レジスト膜と第２レジスト膜との間に露出した基材の表面をブラスト処理又はエッチング処理して溝部を形成する。ブラスト処理としては、例えばアルミナ等からなる砥粒を上記露出した基材の表面に吹き付けるサンドブラスト法が使用できる。エッチング処理としては、例えばフッ酸系液等のエッチング液を上記露出した基材の表面にスプレーするスプレーエッチング法が使用できる。また、溝部の深さについては、後工程で形成する凹部の深さを２００〜３００μｍ程度とする場合、例えば１９０〜２９０μｍ程度とすればよい。
【００２６】
続いて、第１及び第２レジスト膜を剥離する。例えばアミン系溶剤等の剥離液に、第１及び第２レジスト膜が形成された基材を浸漬して、第１及び第２レジスト膜を上記剥離液に溶解させることにより剥離すればよい。
【００２７】
次に、上記基材における第２レジスト膜が形成されていた領域を覆う第３レジスト膜を形成する。第３レジスト膜の具体例や形成方法の一例については、上述した第１及び第２レジスト膜と同様である。
【００２８】
次に、上記基材における溝部で囲まれた領域と溝部の隅部とをブラスト処理又はエッチング処理することにより凹部を形成する。本発明では、上記溝部で囲まれた領域をブラスト処理又はエッチング処理するとともに、上記溝部の隅部をブラスト処理又はエッチング処理するため、形成される凹部の隅部の曲率半径を小さくすることができる。なお、ブラスト処理やエッチング処理の具体例としては、上述した溝部を形成する場合と同様の方法が挙げられる。
【００２９】
続いて、第３レジスト膜を剥離する。剥離方法は、上述した第１及び第２レジスト膜を剥離する場合と同様の方法が使用できる。これにより、凹部が設けられた基材を含む蓋体を得る。
【００３０】
そして、上記蓋体における凹部の開口を囲う領域と電子素子が搭載された回路基板とを、上記電子素子を上記蓋体で覆うようにして接着する。蓋体と回路基板とを接着する方法としては、例えば金−錫合金からなる接着層を介して接合する方法が挙げられる。この場合、接着層の厚みは、例えば１０〜１５μｍ程度である。このようにして、上述した本発明の第１の電子部品を容易に製造することができる。
【００３１】
次に、本発明の電子部品の第２の製造方法について説明する。本発明の電子部品の第２の製造方法は、上述した本発明の第２の電子部品を製造するための好適な製造方法である。なお、以下の記述において、上述した本発明の第２の電子部品、及び上述した本発明の電子部品の第１の製造方法と重複する説明を省略する場合がある。
【００３２】
本発明の電子部品の第２の製造方法は、上述した本発明の電子部品の第１の製造方法と同様の方法によって、絶縁基材に凹部を形成する。そして、この凹部を形成する際に使用した第３レジスト膜を剥離する。第３レジスト膜の剥離方法としては、上述した本発明の電子部品の第１の製造方法と同様の方法が例示できる。
【００３３】
次に、上記凹部内に導体パターンを設けて、凹部が設けられた絶縁基材と導体パターンとを含む回路基板を形成する。上記導体パターンの形成方法の一例については後述する。
【００３４】
続いて、上記導体パターンに電子素子を搭載する。例えば、上記導体パターンに、金等からなる導電性材料を介して電子素子を搭載することができる。
【００３５】
そして、上記回路基板における凹部の開口を囲う領域と蓋体とを、上記電子素子を上記蓋体で覆うようにして接着する。蓋体と回路基板とを接着する方法としては、上述した本発明の電子部品の第１の製造方法と同様の方法が例示できる。このようにして、上述した本発明の第２の電子部品を容易に製造することができる。
【００３６】
また、本発明の電子部品の第１及び第２の製造方法においては、第３レジスト膜が、上記溝部の開口の一部を覆っていることが好ましい。上記溝部の隅部の曲率半径をより小さくすることができるからである。この効果を確実に発揮させるためには、第３レジスト膜が、上記溝部の開口幅の５〜２０％を覆っていることが好ましい。なお、第３レジスト膜による上記溝部の開口の被覆率を、上記数値範囲内で制御することにより、上記溝部の隅部の曲率半径を所望の値（例えば４０〜１００μｍ程度）に形成することができる。
【００３７】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００３８】
［第１実施形態］
まず、本発明の第１実施形態について図面を参照して説明する。参照する図１は、本発明の第１実施形態に係る電子部品の断面図である。なお、第１実施形態に係る電子部品は、上述した本発明の第１の電子部品の一例である。
【００３９】
図１に示すように、第１実施形態に係る電子部品１は、回路基板１０と、回路基板１０に搭載された電子素子１１と、電子素子１１を覆う蓋体１２とを含む。
【００４０】
回路基板１０は、絶縁基材１３と、絶縁基材１３の厚さ方向に形成された、絶縁基材１３の第１主面１３ａと絶縁基材１３の第２主面１３ｂとを接続するためのスルーホール１４と、第１導電膜１５と、第１主面１３ａの外縁に形成された第２導電膜１６と、スルーホール１４に充填され、かつ第１導電膜１５と接合する金属部材１７とを含む。スルーホール１４の径は、例えば第１主面１３ａ側の開口径が１００〜１５０μｍ程度の範囲であり、第２主面１３ｂ側の開口径が５０〜１００μｍ程度の範囲である。金属部材１７には、例えば金、銅等の金属材料からなるものが使用できる。電子部品１は、この金属部材１７がスルーホール１４に充填されているため、内部の気密性を良好に維持することができる。また、第１導電膜１５は、第１主面１３ａにおけるスルーホール１４の開口部周囲に形成された電子素子接続電極１５ａと、スルーホール１４の内壁に形成された接続導電膜１５ｂと、第２主面１３ｂにおけるスルーホール１４の開口部周囲に形成された外部接続電極１５ｃとからなる。なお、電子素子接続電極１５ａは、上述した「導体パターン」に相当する。
【００４１】
電子素子１１は、電子素子接続電極１５ａ上に導電性接着剤１８を介して搭載されている。導電性接着剤１８としては、例えばエポキシ樹脂に導電微粒子として銀微粒子を配合した導電性接着剤が使用できる。
【００４２】
蓋体１２は、凹部１２ａを含み、この凹部１２ａを電子素子１１側に向けて電子素子１１を覆っている。また、蓋体１２の凹部１２ａの開口を囲う領域と第２導電膜１６とは、接着層１９を介して接着されている。接着層１９としては、例えば金−錫合金からなる接着層（厚み：１０〜１５μｍ程度）が使用できる。
【００４３】
そして、第１実施形態に係る電子部品１は、凹部１２ａの深さを凹部１２ａの隅部１２１ａの曲率半径で除した値が、２以上である。これにより、隅部１２１ａと電子素子１１との接触を防止できるため、凹部１２ａを小さくすることができる。従って、電子部品１の小型化を容易に行うことができる。
【００４４】
次に、上述した第１実施形態に係る電子部品１の製造方法の一例について図面を参照して説明する。以下に説明する製造方法は、上述した本発明の電子部品の第１の製造方法の一例である。なお、以下の記述において、図１と同一の構成要素には同一の符号を使用し、その説明は省略する。
【００４５】
まず、蓋体１２の製造方法について図面を参照して説明する。参照する図２Ａ〜Ｆは、蓋体１２の製造方法を説明するための断面図である。また、参照する図３は、図２Ａに示す状態をレジスト膜側から見た平面図である。また、参照する図４は、図２Ｅに示すＸ部の拡大断面図である。
【００４６】
まず、図２Ａ及び図３に示すように、基材２０上に、第１レジスト膜２１とこの第１レジスト膜２１を囲う第２レジスト膜２２とからなるレジストパターンを、例えば公知のフォトリソグラフィ法により形成する。第１レジスト膜２１の寸法は、例えば図３に示す長辺長さＬ1が１．６５ｍｍであり、図３に示す短辺長さＬ2が１．２５ｍｍである。また、第１レジスト膜２１と第２レジスト膜２２との間隔Ｄ（図３参照）は、例えば１５０μｍである。基材２０としては、例えば、厚みが３００μｍのガラス基材を使用することができる。上記ガラス基材の一例としては、例えば熱膨張係数が４．５×１０-6／℃の無アルカリガラスからなり、歪点、徐冷点、転移点、軟化点、屈伏点及び屈折率が、それぞれ６２７℃、６６３℃、６６２℃、８８３℃、７３６℃及び１．５２６であるガラス基材が挙げられる。また、第１レジスト膜２１及び第２レジスト膜２２としては、例えば、厚みが４０μｍのドライフィルムレジストを使用することができる。
【００４７】
次に、第１レジスト膜２１と第２レジスト膜２２との間に露出した基材２０の表面２０ａ（図２Ａ参照）をブラスト処理して、図２Ｂに示す溝部２０ｂを形成する。例えばアルミナ等からなる砥粒（例えば、粒度が８００メッシュで、粒径が１２〜１５μｍ程度）を、上記加工箇所に０．２５ＭＰａ程度の圧力で吹き付けることによって溝部２０ｂを形成することができる。
【００４８】
次に、図２Ｃに示すように、第１及び第２レジスト膜２１，２２を剥離する。例えばアミン系溶剤等の剥離液に、図２Ｂの状態の基材２０を浸漬して、第１及び第２レジスト膜２１，２２を上記剥離液に溶解させることにより剥離することができる。
【００４９】
続いて、図２Ｄに示すように、基材２０における第２レジスト膜２２（図２Ｂ参照）が形成されていた領域を覆う第３レジスト膜２３を形成する。第３レジスト膜２３は、上述した第１及び第２レジスト膜２１，２２の場合と同様の方法で形成すればよい。
【００５０】
次に、基材２０における溝部２０ｂで囲まれた領域２０ｃ（図２Ｄ参照）と溝部２０ｂの隅部２０１ｂ（図２Ｄ参照）とをブラスト処理することにより、図２Ｅに示す凹部１２ａを形成する。例えばアルミナ等からなる砥粒（例えば、粒度が１２００メッシュで、粒径が８〜１６μｍ程度）を、上記加工箇所に０．３５ＭＰａ程度の圧力で吹き付けることによって凹部１２ａを形成することができる。また、図２Ｄの工程において、溝部２０ｂの開口の一部を覆うようにして第３レジスト膜２３を形成すると、図４に示すように、溝部２０ｂの内壁２０２ｂに対する砥粒の吹き付け量を抑えることができるため、形成される凹部１２ａの隅部１２１ａの曲率半径を、より一層小さくすることができる。例えば、深さが２５０μｍで開口面積が２．０ｍｍ2の凹部１２ａを形成する場合に、溝部２０ｂの深さを２４０μｍとし、溝部２０ｂの開口幅を１５０μｍとし、第３レジスト膜２３における溝部２０ｂの開口の一部を覆う領域の幅Ｗ（図４参照）を２５μｍとすると、凹部１２ａの隅部１２１ａの曲率半径を６０〜７０μｍ程度とすることができる。
【００５１】
次に、図２Ｆに示すように第３レジスト膜２３を剥離して、凹部１２ａが設けられた基材２０からなる蓋体１２を得る。第３レジスト膜２３の剥離方法は、上述した第１及び第２レジスト膜２１，２２の場合と同様の剥離方法を使用することができる。
【００５２】
なお、本実施形態では、溝部２０ｂ及び凹部１２ａをブラスト処理により形成したが、本発明はこれに限定されず、溝部２０ｂ及び凹部１２ａをエッチング処理により形成してもよい。例えば、エッチング液としてフッ酸系液（温度：３０〜４０℃）を用い、このエッチング液を加工箇所に対してスプレーすることにより溝部２０ｂ及び凹部１２ａを形成することができる。この際、スプレー圧としては、例えば溝部２０ｂを形成する場合は０．２５ＭＰａ程度とすればよく、例えば凹部１２ａを形成する場合は０．３５ＭＰａ程度とすればよい。
【００５３】
次に、回路基板１０の製造方法について図面を参照して説明する。参照する図５Ａ〜Ｅは、回路基板１０の製造方法を説明するための断面図である。
【００５４】
まず、図５Ａに示すように、絶縁基材１３を用意する。絶縁基材１３としては、例えば厚みが１５０μｍ程度の無アルカリガラスからなるものが使用できる。
【００５５】
続いて、図５Ｂに示すように、絶縁基材１３の第１主面１３ａ側からサンドブラスト法でスルーホール１４を形成する。この際、第１主面１３ａから第２主面１３ｂにかけてスルーホール１４の径が漸次小さくなるように形成することが好ましい。後述する金属部材１７の充填工程（図５Ｅ参照）において、金属部材１７を容易に充填することができるからである。この場合、スルーホール１４の開口径は、例えば、第１主面１３ａ側を１２０μｍ程度とし、第２主面１３ｂ側を８０μｍ程度とすればよい。
【００５６】
次に、図５Ｃに示すように、絶縁基材１３の表面及びスルーホール１４の内壁に導電膜３０を形成する。例えば、絶縁基材１３の表面及びスルーホール１４の内壁に、スパッタリング法によりクロム薄膜（厚み：０．１μｍ）を形成し、このクロム薄膜上に、スパッタリング法によりパラジウム薄膜（厚み：０．０５μｍ）を形成した後、このパラジウム薄膜上に、電解めっき法により金薄膜（厚み：０．５〜１．０μｍ）を形成することにより、クロム薄膜、パラジウム薄膜及び金薄膜からなる導電膜３０を形成することができる。
【００５７】
次に、導電膜３０上の所定の箇所にレジスト膜（図示せず）を形成した後、導電膜３０上のレジスト膜で覆われていない箇所をエッチングして、図５Ｄに示す第１及び第２導電膜１５，１６を形成する。
【００５８】
続いて、図５Ｅに示すように、スルーホール１４内に金属部材１７を充填し、第１導電膜１５と金属部材１７とを接合して、回路基板１０を得る。例えば、ワイヤーボンダー（図示せず）に組み込まれた上下動式のキャピラリーツール（図示せず）の先端部に略球状の金属部材１７を形成した後、上記キャピラリーツールを下降させて金属部材１７をスルーホール１４に充填し、第１導電膜１５と金属部材１７とを接合すればよい。接合方法としては、第１導電膜１５と金属部材１７との接合箇所に対して熱と荷重を加えながら、超音波を印加して接合する方法を用いることができる。例えば、接合箇所の加熱温度を３００℃程度とし、接合箇所に対し１００〜３００ｇｆの荷重を加えた状態で、６０〜１２０ｋＨｚ程度の発振周波数の超音波を印加して接合すればよい。
【００５９】
次に、蓋体１２及び回路基板１０を用いて第１実施形態に係る電子部品１を組み立てる方法について説明する。参照する図６Ａ〜Ｃは、第１実施形態に係る電子部品１を組み立てる方法を説明するための断面図である。
【００６０】
まず、図６Ａに示すように、回路基板１０の電子素子接続電極１５ａ上に導電性接着剤１８を介して電子素子１１を搭載する。これにより、回路基板１０の外部接続電極１５ｃは、接続導電膜１５ｂ、電子素子接続電極１５ａ及び導電性接着剤１８を介して電子素子１１と電気的に接続される。
【００６１】
次に、真空雰囲気中で回路基板１０を位置決め用冶具（図示せず）にセットした後、蓋体１２を回路基板１０の真上に位置合わせする（図６Ｂ参照）。そして、電子素子１１を蓋体１２で覆うようにして、蓋体１２における凹部１２ａの開口を囲う領域と回路基板１０の第２導電膜１６とを接着する。この際、図６Ｂに示すように、蓋体１２における回路基板１０との接続部には、接着層１９が予め設けられている。本実施形態では、接着層１９として、電解めっきにより形成した金−錫合金（厚み：１０〜１５μｍ）を用いている。この場合、金−錫合金の質量比（金：錫）は、例えば４：１とすればよい。
【００６２】
次に、蓋体１２を５×１０4〜６×１０4Ｐａで加圧しながら、２９０〜３１０℃のＮ2ガス雰囲気炉中で回路基板１０と共に加熱する。この際の加熱時間は３０〜６０秒が好ましい。これにより、回路基板１０と蓋体１２とが接着層１９によって接合され、気密性が高い電子部品１が得られる（図６Ｃ）。なお、電子部品１の寸法の一例としては、例えば、長胴方向及び短胴方向の寸法がそれぞれ１．６ｍｍ及び１．０ｍｍ程度であり、厚みが０．５ｍｍ程度である。
【００６３】
［第２実施形態］
次に、本発明の第２実施形態について図面を参照して説明する。参照する図７は、本発明の第２実施形態に係る電子部品の断面図である。なお、第２実施形態に係る電子部品は、上述した本発明の第２の電子部品の一例である。また、図７において、図１と同一の構成要素には同一の符号を使用し、その説明は省略する。
【００６４】
図７に示すように、第２実施形態に係る電子部品２は、回路基板１０（絶縁基材１３）に凹部１０ａが形成されており、蓋体１２には凹部が形成されていない。そして、電子素子１１は、凹部１０ａに収容されている。また、凹部１０ａの深さを凹部１０ａの隅部１０１ａの曲率半径で除した値が、２以上である。その他の構成は、上述した第１実施形態に係る電子部品１（図１参照）と同様である。よって、第２実施形態に係る電子部品２によっても、第１実施形態に係る電子部品１と同様の効果を発揮させることができる。
【００６５】
次に、上述した第２実施形態に係る電子部品２の製造方法の一例について図面を参照して説明する。参照する図８Ａ〜Ｄは、上記製造方法を説明するための断面図である。なお、以下に説明する製造方法は、上述した本発明の電子部品の第２の製造方法の一例である。また、以下の記述において、図７と同一の構成要素には同一の符号を使用し、その説明は省略する。
【００６６】
まず、上述した図２Ａ〜Ｆに示す方法と同様の方法により、絶縁基材１３に凹部１０ａを形成する（図８Ａ）。次に、上述した図５Ａ〜Ｅに示す方法と同様の方法により、回路基板１０を形成し、続いて、上述した図６Ａに示す方法と同様の方法により、電子素子１１を搭載する（図８Ｂ）。
【００６７】
続いて、上述した図６Ｂに示す方法と同様の方法により、蓋体１２を回路基板１０の真上に位置合わせし（図８Ｃ）、上述した図６Ｃに示す方法と同様の方法により、回路基板１０と蓋体１２とを接着層１９によって接合する。以上の方法により、第２実施形態に係る電子部品２（図８Ｄ）が得られる。
【産業上の利用可能性】
【００６８】
本発明は、半導体素子や水晶片等の電子素子が蓋体で保護された電子部品に有用であり、特に、小型化が要求される電子部品に有用である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１実施形態に係る電子部品の断面図である。
【図２】Ａ〜Ｆは、本発明の第１実施形態に係る電子部品に使用される蓋体の製造方法を説明するための断面図である。
【図３】図２Ａに示す状態をレジスト膜側から見た平面図である。
【図４】図２Ｅに示すＸ部の拡大断面図である。
【図５】Ａ〜Ｅは、本発明の第１実施形態に係る電子部品に使用される回路基板の製造方法を説明するための断面図である。
【図６】Ａ〜Ｃは、本発明の第１実施形態に係る電子部品を組み立てる方法を説明するための断面図である
【図７】本発明の第２実施形態に係る電子部品の断面図である。
【図８】Ａ〜Ｄは、本発明の第２実施形態に係る電子部品の製造方法の一例を説明するための断面図である。
【図９】Ａ〜Ｄは、従来の電子部品に使用される蓋体の形成方法を説明するための断面図である。
【図１０】Ａ〜Ｃは、従来の電子部品の作製方法を説明するための断面図である。
【符号の説明】
【００７０】
１，２  電子部品
１０    回路基板
１０ａ，１２ａ  凹部
１１    電子素子
１２    蓋体
１３    絶縁基材
１３ａ  第１主面
１３ｂ  第２主面
１４    スルーホール
１５    第１導電膜
１５ａ  電子素子接続電極（導体パターン）
１５ｂ  接続導電膜
１５ｃ  外部接続電極
１６    第２導電膜
１７    金属部材
１８    導電性接着剤
１９    接着層
２０    基材
２０ａ  表面
２０ｂ  溝部
２０ｃ  溝部で囲まれた領域
２１    第１レジスト膜
２２    第２レジスト膜
２３    第３レジスト膜
１０１ａ，１２１ａ，２０１ｂ  隅部
【図１】
2006295246.tif 000003
【図２】
2006295246.tif 000004
【図３】
2006295246.tif 000005
【図４】
2006295246.tif 000006
【図５】
2006295246.tif 000007
【図６】
2006295246.tif 000008
【図７】
2006295246.tif 000009
【図８】
2006295246.tif 000010
【図９】
2006295246.tif 000011
【図１０】
2006295246.tif 000012