(57)【要約】【課題】省電力モードを有する記憶装置を用いてメモリインタリーブでのメモリアクセスを行う場合、モバイルＳＤＲＡＭの省電力モード時に移行する際にリフレッシュを行なわないバンクおよび領域にも省電力モード時にアクセスしたいデータが存在するので、省電力モードで使用するバンクまたは領域にデータを退避させなくてはならず、電力量の増大、モード以降時のオーバヘッドが発生していた。【解決手段】モバイルＳＤＲＡＭの省電力モード使用時にセルフリフレッシュを行うバンクに対して、ノンインタリーブ領域を有するようにメモリにアクセスする制御を行う仕組みを有し、通常モード時はインタリーブアクセスを行う領域と、ノンインタリーブアクセスを行う領域に分けてメモリにアクセスする制御を行う仕組みを有する。【選択図】図５
2006048342.tif 000002
【特許請求の範囲】
【請求項１】
記憶装置の省電力モード時にセルフリフレッシュを行うバンクおよびバンクの一部に少なくともノンインタリーブアクセス制御を行うことができる仕組みを有し、通常モード時において、省電力モード時にセルフリフレッシュを行う領域にノンインタリーブアクセスを行い、セルフリフレッシュを行わない領域にインタリーブアクセスを行うようなメモリアクセスをする制御を行う仕組みを有する省電力メモリアクセス制御装置。
【請求項２】
通常時と省電力モード時とにより処理を切り替える請求項１の省電力メモリアクセス制御装置。
【請求項３】
入力データの種類により、インタリーブアクセスおよびノンインタリーブアクセスする処理を切り替える仕組みを有する省電力メモリアクセス装置。
【請求項４】
前記省電力メモリアクセス制御装置を内部に具備するシステムＬＳＩ。
【請求項５】
前記省電力メモリアクセス制御装置を具備する携帯端末。
【請求項６】
前記省電力メモリアクセス制御装置を具備する画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリへのアクセス制御装置およびアクセス制御方法に関するものである。
【背景技術】
【０００２】
ＳＤＲＡＭはクロックに同期してデータを連続アクセス可能なメモリである。同一ロウ内のデータについては連続アクセス可能だが、異なるロウへのアクセスを行う場合には、プリチャージ、アクティブコマンドの発行などのレイテンシ（遅延）が発生する。
【０００３】
ＳＤＲＡＭは内部が複数のバンクから構成されており、あるバンクにアクセス中に異なるバンクへのプリチャージ、アクティブコマンドの発行が可能であることから、異なるバンクへのアクセスが連続するようにメモリアクセスを行うマルチバンクオペレーションが行われている。
【０００４】
従来のメモリアクセス方法としては、メモリインタリーブと呼ばれる方式がこのマルチバンクオペレーションで実現されている。同一マスタがアクセスする場合、マルチバンクオペレーションによって連続アクセスデータが複数のバンクにまたがってメモリ上に保持されることになり、高速なメモリアクセスが可能になる（図１）。例えば、特許文献１では、画像のマクロブロックごとにバンクを切り替え、メモリアクセスを高速化し、画像処理の高速化を図っている。
【０００５】
一方、ここ数年で、モバイルＳＤＲＡＭと呼ばれる携帯機器向けに省電力モードを備えたメモリが使用され始めている。モバイルＳＤＲＡＭの詳細は例えばＳａｍｓｕｎｇ社のデータシートを参照のこと。
【０００６】
モバイルＳＤＲＡＭの省電力モードのひとつに、ＰＡＳＲ（Ｐａｒｔｉａｌ  Ａｒｒａｙ  Ｓｅｌｆ−Ｒｅｆｒｅｓｈ）がある（図２参照）。これは特定バンク内の全部もしくは一部のみセルフリフレッシュを行うことでリフレッシュ電流を削減し省電力を実現するものである。
【特許文献１】特開平０８−０５５０６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
携帯端末の高性能化、省電力化により、この前記従来技術を両立させることが必須であると考えられる。しかしながら、前記従来構成を組み合わせると、メモリインタリーブを使用したメモリアクセスを行っているときにモバイルＳＤＲＡＭの省電力モード時に移行した場合、リフレッシュを行なわないバンクおよび領域にもアクセスしたいデータが存在するため、省電力モードで使用する領域にデータを退避させなくてはならず、電力を要し、時間的なオーバヘッドの発生が避けられなかった（図３）。
【０００８】
本発明は、前記従来の課題を解決するものであり、通常時のメモリアクセス性能を落とさず、省電力モードへの高速な移行を可能とした省電力メモリアクセス装置、およびメモリアクセス方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記従来の課題を解決するために、本発明の省電力メモリアクセス制御装置は、モバイルＳＤＲＡＭの省電力モード使用時にセルフリフレッシュを行うバンクに少なくともインタリーブアクセスを行わないノンインタリーブ領域を有するようにメモリにアクセスする制御を行う仕組みを有し、通常モード時はインタリーブアクセスを行う領域と、ノンインタリーブアクセスを行う領域に分けてメモリにアクセスする制御を行う仕組みを有する。本発明によって、データを退避させることなく容易に省電力モードに移行することができる。
【発明の効果】
【００１０】
本発明のメモリアクセス装置によれば、通常モード時のメモリアクセス性能を落とすことなく、高速に省電力モードへ移行することができる。
【発明を実施するための最良の形態】
【００１１】
以下本発明の実施の形態について図面を参照しながら説明する。
【００１２】
（実施の形態１）
図５に示す省電力制御部２の省電力モードをＣＰＵが読み取ることにより、ＣＰＵ１は省電力モード時に非アクティブになるメモリ領域がわかる。その情報をもとにＣＰＵ１は、ノンインタリーブアクセス領域とインタリーブアクセス領域の境界となるアドレスを境界アドレスレジスタ７に設定する。
【００１３】
例えば図７に示すように、４つのバンクからなる８ＭＢｙｔｅのメモリの場合、メモリアドレスは０ｘ００００＿００００〜０ｘ００８０＿００００である。省電力モードが１／４アレイｓｅｌｆ−ｒｅｆｒｅｓｈの場合、先頭から２ＭＢｙｔｅの０ｘ００００＿００００〜０ｘ００２０＿００００が省電力モード時に有効になるメモリ領域であり、境界アドレスレジスタ７には０ｘ００２０＿００００がセットされる（バンク０のみ省電力モード時有効）。
【００１４】
また、ＣＰＵ１は、インタリーブアクセスする際のバンク切り替え長カウンタ８のＢｙｔｅ数をセットする。この場合はバースト長である「１６」がセットされる。
【００１５】
さらに、インタリーブアクセス時に使用するバンクおよび複数バンク使用の場合はバンクの順番を決定するインタリーブ用バンクイネーブルレジスタ９を設定する（この場合はＢａｎｋ１−３を使用し、１→２→３の順番にアクセスするよう設定）。また、データ種別レジスタ１０に省電力モード時に使用するデータを示すフラグを立てる。
【００１６】
以上により、メモリコントローラ部３において、画像データをバースト長１６Ｂｙｔｅごとに省電力モード時に非アクティブになるメモリ領域のＢａｎｋ１−３へアクセスするような設定が行われる。
【００１７】
一方、省電力モード時にも使用するプログラムについては、Ｂａｎｋ０におくようにアクセス制御が行われる。
【００１８】
次に、メモリコントローラ部３の内部において行われるアドレス変換について説明する。
【００１９】
省電力モード時に使用するプログラムなどの場合は、ノンインタリーブアクセス領域にアクセスすることが必要である。まず、アドレス比較部１１において、アドレスバス６のアドレス１４と境界アドレスレジスタ７の値を比較し、境界アドレスレジスタ７の値のほうが大きい場合は、アドレス変換する必要がなくそのままアドレス１４がノンインタリーブアクセスアドレス１６へ送られる。逆に、アドレス１４のほうが、境界アドレスレジスタ７の値より大きいときは、省電力モード時にアクティブな領域のアドレスへ変換が行われ、アドレス変換テーブル１３に変換前後のアドレス情報を格納し、ノンインタリーブアクセスアドレスへ変換後のアドレスが出力される。
【００２０】
一方、画像データなどの省電力モード時に使用しないデータの場合は、インタリーブアクセス領域にアクセスすることが必要である。アクセスの際には、ＣＰＵ１は、バンクの切り替え長をバンクビット切り替え長カウンタ８にセットし、使用するバンクおよび複数バンクを使用する場合はバンクの使用順をインタリーブ用バンクイネーブルレジスタ９に設定し、データ種別設定レジスタ１０に省電力モード時に使用するデータを表すフラグをたてる。次に、アドレス比較部１１にて、境界アドレスレジスタ７に設定されたアドレスがアドレスバスより入力されたアドレス１４より小さいならば、インタリーブ領域にアクセスすることになるので、アドレス変換をする必要がないため、そのまま、インタリーブアクセスアドレス１７に出力される。
【００２１】
逆にアドレス１４が境界アドレスレジスタ７に設定されたアドレスより小さい場合は、アドレス変換イネーブル信号１５がイネーブルになり、アドレス変換部１２においてアドレス変換される。またアドレス変換テーブル１３に変換前後のアドレス、バンク切り替え長、使用バンクなどの情報が格納され、変換されたアドレスはインタリーブアクセスアドレス１６に出力されメモリインタフェース４に送られる。
【００２２】
アドレス変換部１２についての動作内容を説明する。
【００２３】
画像データのようにインタリーブアクセスが必要なデータについては、アドレス変換イネーブル信号１５がアクティブの場合、インタリーブ用バンクイネーブルレジスタ９を参照して、アドレス１４のバンクビット７を書き換える。この時、バンクビット切り替え長カウンタ８を１Ｂｙｔｅメモリアクセスするごとにカウントアップしていく。カウントが切り替え長と等しくなったらメモリコントローラ部３は次のインタリーブ用バンクにバンクビットを設定し、バンクビット切り替えカウンタをリセットする。
【００２４】
なお、この場合図７のようなアクセス以外にも１つのバンクのみあるいは２つ以上の複数のバンクにアクセスするような制御を行わせてもよい。また、複数のバンクアクセスの場合、どのバンクを使用してもよいし、データをおくバンクの順番はどのようにおいてもよい。
【００２５】
また図８に示すように１／８アレイｓｅｌｆ−ｒｅｆｒｅｓｈの場合は、Ｂａｎｋ０−３の４つのバンクを使用したメモリアクセスをすることも可能である。なお、４つすべてを使用しなくても、１つのバンクのみを使用する、あるいは２つ以上の複数のバンクを使用するような制御を行わせてもよい。また、複数のバンクアクセスの場合、どのバンクを使用してもよいし、データをおくバンクの順番はどのようにおいてもよい。
【産業上の利用可能性】
【００２６】
本発明の省電力メモリアクセス制御装置は、モバイルＳＤＲＡＭを有する、携帯電話、ＰＤＡといった携帯端末などのメモリ制御装置として有用である。
【図面の簡単な説明】
【００２７】
【図１】バンクインタリーブを用いたメモリアクセスを示す図
【図２】ＰＡＳＲ（Ｐａｒｔｉａｌ  Ａｒｒａｙ  Ｓｅｌｆ−Ｒｅｆｒｅｓｈ）を示す図
【図３】従来の方法（省電力モード移行時のデータ退避）を示す図
【図４】通常モードと省電力モードのイメージ図
【図５】本装置の内容を示す図
【図６】メモリコントローラ部構成を示す図
【図７】メモリコントローラ部の第１のメモリアクセス方法を示す図
【図８】メモリコントローラ部の第２のメモリアクセス方法を示す図
【符号の説明】
【００２８】
１    ＣＰＵ
２    省電力制御部
３    メモリコントローラ部
４    メモリインタフェース
５    メモリ
６    アドレスバス
７    境界アドレスレジスタ
８    バンクビット切り替え長カウンタ
９    インタリーブ用バンクイネーブルレジスタ
１０    データ種別設定レジスタ
１１    アドレス比較部
１２    アドレス変換部
１３    アドレス変換テーブル
１４    アドレス
１５    アドレス変換イネーブル信号
１６    ノンインタリーブアクセスアドレス
１７    インタリーブアクセスアドレス
【図１】
2006048342.tif 000003
【図２】
2006048342.tif 000004
【図３】
2006048342.tif 000005
【図４】
2006048342.tif 000006
【図５】
2006048342.tif 000007
【図６】
2006048342.tif 000008
【図７】
2006048342.tif 000009
【図８】
2006048342.tif 000010