(57)【要約】  【課題】高精度での出力電圧値の変化を保証する必要があるアナログ信号出力端子等を持つ半導体集積回路装置の出力電圧測定を行うためのテストシステムにおいて、一般的な半導体集積回路装置の検査装置（テスタ）を用いて高精度測定を可能にするテストシステムの実現を目的とした。  【解決手段】本半導体集積回路装置テストシステムにおいては、プローブカード上のアナログデジタル変換回路の前段に入力信号変換回路を設置し、測定目的に合致して且つ高精度な測定を可能としている。入力信号変換回路としては、電圧レベル変換回路、インピーダンス整合回路、積分回路およびこれら回路を直列接続した形がある。【選択図】図１
2006138787.tif 000002
【特許請求の範囲】
【請求項１】
測定対象である半導体集積回路装置の良否判定のために該半導体集積回路装置の測定点に接触させるプローブと、
該プローブと第１の配線を介して接続され、前記半導体集積回路装置からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路と、
電圧測定部であるテスタに接続するための出力端子と、
前記入力信号変換回路出力が第２の配線を介して入力されており、かつ前記電圧測定部であるテスタよりも高い精度を有するアナログデジタル変換回路と、
該アナログデジタル変換回路のデジタル出力と前記出力端子部を接続する第３の配線とで構成されたプローブカードを備え、
該プローブカードの前記出力端子部が前記電圧測定部であるテスタに接続されている構成であることを特徴とする半導体集積回路装置テストシステム。
【請求項２】
請求項１に記載のプローブカードにおける入力信号変換回路が、
前記半導体集積回路装置出力信号の直流電圧レベルに予め定められた直流電圧を加算もしくは減算して出力するための電圧レベル変換回路であることを特徴とするプローブカード。
【請求項３】
請求項１に記載のプローブカードにおける入力信号変換回路が、
インピーダンス不整合による波形歪みを除去するためのインピーダンス整合回路であることを特徴とするプローブカード。
【請求項４】
請求項１に記載のプローブカードにおける入力信号変換回路が、
積分回路であることを特徴とするプローブカード。
【請求項５】
請求項１に記載のプローブカードにおける入力信号変換回路が、
前記電圧レベル変換回路と、前記インピーダンス整合回路と、前記積分回路のうちの少なくとも２つの回路の直列接続で構成されていることを特徴とするプローブカード。
【請求項６】
請求項２乃至請求項５の何れかに記載のプローブカードを備え、
該プローブカードの前記出力端子部が前記電圧測定部であるテスタに接続されている構成であることを特徴とする半導体集積回路装置テストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高い精度での出力電圧値の変化を保証する必要があるアナログ信号出力端子を有する半導体集積回路装置のテストを行う半導体集積回路装置テストシステムに関する。
【背景技術】
【０００２】
近年、高速無線ＬＡＮ用のベースバンドＬＳＩ等、非常に高い精度での出力電圧値の変化を保証する必要があるアナログ信号出力端子を有する半導体集積回路装置の研究開発が活発に行なわれている。このような半導体集積回路装置のテストを行う場合、一般的な半導体集積回路装置テストシステムとして広く使用されている半導体集積回路装置の検査装置（以下、テスタと略記）のテストヘッド内に内蔵されているコンパレータの入力比較精度は数十ｍＶ程度である。このため、アナログ信号出力端子の電圧出力が数ｍＶ以下の高精度を必要とする場合には、一般的な半導体集積回路装置テストシステムによる半導体集積回路のテストができないという問題がある。
【０００３】
そのため、一般的な半導体集積回路装置テストシステムによるテストができないような高精度アナログ信号出力端子を有する半導体集積回路装置のテスト（正常動作の確認）を行う場合は、一般的な半導体集積回路装置テストシステムではなく、高精度なコンパレータを内蔵した特別な検査装置によりテストを行う必要があり、このため、検査装置の購入費用、保守費用等が増加することになり検査コストが高くなるという問題がある。
【０００４】
この問題解決のためには、コスト高を招く高精度アナログデジタル変換器をパフォーマンスボード上に設置する方法が考えられるが、この方法に関しては、下記特許文献１に記載の類似の構成が開示されている。ただし、この特許文献１の目指すところは基本的には従来のテスタを利用し、パフォーマンスボード上に付加回路を設け、これを利用することによりテスタの多機能化を図る方法である。この特許文献１においては、被測定デバイスである半導体集積回路装置の一般的な直流電気特性の測定はスイッチをテスタ直結の位置にセットしてテスタで測定し、また、スイッチをアナログデジタル変換器にセットした場合は、例えば被測定デバイスがデジタルアナログ変換器であって、その変換精度を測定する等の被測定デバイスの動作精度測定等のテストに使用する方法が開示されている。
【０００５】
この公知例においては、装置の多機能化を目指したもので、テスタの測定精度以上の高精度測定を目的としたものではないため、構成としてはテスタ入力側に接続するパフォーマンスボードに設置したアナログデジタル変換器の使用を示唆しているが、高精度測定までには言及されていない。図７は上記特許文献１記載の構成を簡略化して示したもので、パフォーマンスボード６１上にスイッチ６３およびアナログデジタル変換回路６４の出力を従来のテスタ６５に接続する構成としている。  
ここで、被測定デバイス６２の出力はスイッチ６３の共通端子に接続されており、スイッチ６３の第１の端子はテスタに直接接続されており、第２の端子はアナログデジタル変換回路６４で高精度電圧測定を行い、テスタ６５によりその測定結果を表示させる方法となっている。
【０００６】
【特許文献１】特開平７−２４３８７５
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来技術による場合、以上に説明した様に、一般的な半導体集積回路装置テストシステムによるテストができないような高精度アナログ信号出力端子を有する半導体集積回路装置のテストを行うためには、高精度なコンパレータを内蔵した特別な検査装置を用意しなければならず、これにより、検査装置の購入費用、保守費用等検査コストの増加が避けられなかった。
【０００８】
このため、本発明においては、極めて高い精度での電圧値の変化を保証する必要があるアナログ信号出力端子を持つ半導体集積回路装置の測定を行うためのテストシステムにおいて、使用するテスタの測定精度よりもさらに向上した精度で被測定対象である半導体集積回路装置のアナログ信号出力レベルを測定することを可能にする手段を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の請求項１においては、
測定対象である半導体集積回路装置の良否判定のために該半導体集積回路装置の測定点に接触させるプローブと、該プローブと第１の配線を介して接続され、前記半導体集積回路装置からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路と、電圧測定部であるテスタに接続するための出力端子と、前記入力信号変換回路出力が第２の配線を介して入力されており、かつ前記電圧測定部であるテスタよりも高い精度を有するアナログデジタル変換回路と、該アナログデジタル変換回路のデジタル出力と前記出力端子部を接続する第３の配線とで構成されたプローブカードを備え、該プローブカードの前記出力端子部が前記電圧測定部であるテスタに接続されている構成の半導体集積回路テストシステムについて規定している。
【００１０】
請求項２においては、請求項１に記載のプローブカードにおける入力信号変換回路が、前記半導体集積回路装置出力信号の直流電圧レベルに予め定められた直流電圧を加算もしくは減算して出力するための電圧レベル変換回路であるプローブカードについて規定している。
【００１１】
請求項３においては、請求項１に記載のプローブカードにおける入力信号変換回路が、インピーダンス不整合による波形歪みを除去するためのインピーダンス整合回路であるプローブカードについて規定している。
【００１２】
請求項４においては、請求項１に記載のプローブカードにおける入力信号変換回路が、積分回路であるプローブカードについて規定している。
【００１３】
請求項５においては、請求項１に記載のプローブカードにおける入力信号変換回路が、前記電圧レベル変換回路と、前記インピーダンス整合回路と、前記積分回路のうちの少なくとも２つの回路の直列接続で構成されているプローブカードについて規定している。
【００１４】
請求項６においては、請求項２乃至請求項５の何れかに記載のプローブカードを備え、該プローブカードの前記出力端子部が前記電圧測定部であるテスタに接続されている構成である半導体集積回路装置テストシステムについて規定している。
【発明の効果】
【００１５】
本発明の実施の形態１により、被測定デバイスである半導体集積回路装置のアナログ出力を、入力信号変換回路を介してアナログデジタル変換回路に入力することにより高精度アナログデジタル変換を可能としている。これによるデジタル出力信号を一般的なテスタである電圧測定部で読み出す構成としたことにより、被測定デバイスのアナログ出力信号を、デジタル信号を介して間接的に測定することになるため、アナログデジタル変換器の精度で測定精度の向上を可能とすることが出来、テスタ自体の測定精度に拘わることなく、高精度測定を可能としている。  
実施の形態２により、被測定デバイスである半導体集積回路装置の出力電圧が高精度アナログデジタル変換回路の入力可能な電圧値の範囲外にある場合でも、入力信号変換回路として電圧レベル変換回路により直流電圧レベルを入力可能な範囲内になるように直流電圧レベルを変換して高精度アナログデジタル変換回路に入力することにより高精度な測定を行うことができるようにしている。
【００１６】
実施の形態３に係る発明によれば、入力信号変換回路としてインピーダンス変換回路を使用することにより、インピーダンス不整合で発生するノイズによる測定精度の劣化を低減出来、測定精度を向上することが出来る。
【００１７】
実施の形態４に係る発明によれば、入力信号変換回路として積分回路を使用しているため、半導体集積回路装置の出力電圧を直接モニタする場合と同様のテストはできないものの、半導体集積回路装置の出力電圧の平均値測定あるいは高周波域での雑音除去等が可能となり測定精度を向上することが可能となる。
【００１８】
実施の形態５に係る発明によれば、入力信号変換回路としてインピーダンス整合を行い、かつ信号の直流電圧レベル（バイアス電圧）も任意に設定可能とし、平均値測定も可能としているため、広い周波数帯域で、広い電圧範囲の信号に対して幅の広い測定項目についての測定を可能にしている。
【発明を実施するための最良の形態】
【００１９】
以下、図面により本発明の実施の形態を説明する。なお、すべての図面において共通する部分には同一の番号を割り当て、重複説明を避けている。  
（実施の形態１）
本発明においては、図１に示すように、被測定デバイスである半導体集積回路装置１１のアナログ出力端子電圧をプローブ４により検出し、この検出した電圧値を高精度測定が可能なように、あるいは目的に応じた測定が可能となるように入力信号変換回路１０において入力信号を処理し、この処理された入力信号を入力信号変換回路１０の出力側に接続されている高精度アナログデジタル変換回路３に入力してデジタル化し、デジタル化したデータを電圧測定部１２であるテスタ内蔵の電圧コンパレータにより論理“１”または論理“０”を判別して直列出力または並列出力のデジタルデータ系列として読み取り、このデジタルデータ系列を上記の電圧測定部１２内部でアナログデータに変換して上記電圧データを読み出し表示する構成を基本形としている。すなわち、本発明の構成によれば測定精度を決定しているのはアナログデジタル変換回路であり、電圧測定部１２であるテスタは単にアナログデジタル変換回路の出力デジタルレベルを読み取り、そのアナログ値を表示するのみであるため、特に高精度の測定器を必要とせず、一般に用いられているテスタをそのまま適用することが出来る。
【００２０】
（実施の形態２）
図２は、本発明による実施の形態２である半導体集積回路装置テストシステムの構成を示す図である。この半導体集積回路装置テストシステムは、プローブカード１上に、入力信号変換回路としての電圧レベル変換回路２と、高精度アナログデジタル変換回路３と、被測定デバイスである半導体集積回路装置１１の出力端子等の測定点に接続するプローブ４と、電圧測定部１２となるテスタに接続するためのテストピンまたはパッド等測定点となり、かつプローブカード１の出力端子を形成している出力端子部５と、電圧レベル変換回路２の入力端子５４（後記図６参照）とプローブ４とを接続するためのアナログ伝送用である第１の配線６と、電圧レベル変換回路２の出力と高精度アナログデジタル変換回路３の入力との回路間接続用である第２の配線７と、高精度アナログデジタル変換回路３の出力と電圧測定部１２に接続するための上記出力端子部５とを接続するデジタルデータ伝送用の第３の配線８を内蔵する。
【００２１】
電圧レベル変換回路２は、プローブ４と第１の配線６を介して被測定デバイスである半導体集積回路装置１１から入力される信号の電圧を高精度アナログデジタル変換回路３において処理可能な電圧範囲となるように、予め設定された直流電圧レベルの信号に変換して高精度アナログデジタル変換回路３に対して出力する。  
電圧レベル変換回路としては、例えば、図６に示すように直流電源電圧を２本の抵抗器５１および５２で分圧する回路等が適用できる。この場合のプルアップする電圧値は電源電圧または２本の抵抗器５１及び５２の抵抗比で設定すればよい。例えば、複数の電圧レベルに対応した回路（分圧回路等）を備え、入力電圧レベルに応じて切り替えて使用するよう構成しても良い。なお、ここで、電圧レベル変換回路でシフトされた直流電圧の移動分については電圧測定部１２においてアナログデジタル変換回路出力にこの移動分の電圧を加算または減算して表示するか、あるいはデジタル電圧発生器を備えておき、アナログデジタル変換回路の出力側のところでデジタル加算または減算して電圧測定部１２に送出してもよい。  
高精度アナログデジタル変換回路３は、第２の配線７を介して電圧レベル変換回路２から入力される信号の電圧値をｎビット（ｎは２以上の整数）のデジタル信号に変換し、デジタルデータ伝送用である第３の配線８および出力端子部５を経由して電圧測定部１２に接続されている。
【００２２】
電圧レベル変換回路２の出力電圧およびこれをデジタル化したアナログデジタル変換器３の出力値は被測定デバイスである半導体集積回路装置１１の出力電圧で決定されているので、本実施の形態２の半導体集積回路装置テストシステムにおいては、半導体集積回路装置出力を一旦デジタル量に変換し、言わば間接的に被測定デバイスである半導体集積回路装置１１の出力電圧を測定している。これにより、測定精度は、電圧測定部１２の精度ではなく、電圧レベル変換回路２の精度と高精度アナログデジタル変換回路３の精度により決定される。従って、プローブカード１に搭載する電圧レベル変換回路２と高精度アナログデジタル変換回路３の精度を高くすることにより、特に精度の高くない通常のテスタを電圧測定部１２として使用することが可能となる。
【００２３】
また、高精度アナログデジタル変換回路３は、一般的に、入力可能な電圧値の範囲が限定されている（例えば０〜１Ｖ等）が、被測定デバイスである半導体集積回路装置１１の出力電圧が高精度アナログデジタル変換回路３の入力可能な電圧（フルスケール電圧）の範囲外にある場合でも、電圧レベル変換回路２により直流電圧のレベルを変換して高精度アナログデジタル変換回路３での処理可能な範囲にすることにより高精度なテストを行うことができる。
【００２４】
（実施の形態３）
図３に実施の形態３である半導体集積回路装置テストシステムの構成を示す。この半導体集積回路装置テストシステムは、プローブカード１上に、入力信号変換回路としてインピーダンス整合回路２１を設置し、これに高精度アナログデジタル変換回路３と、被測定デバイスである半導体集積回路装置１１の出力端子等の測定点に接続するためのプローブ４と、電圧測定部１２に接続するためのプローブカード出力端子を形成する出力端子部５と、さらにインピーダンス整合回路２１の入力とプローブ４とを接続するアナログ高周波伝送用としての第１の配線２２と、インピーダンス整合回路２１の出力と高精度アナログデジタル変換回路３の入力を接続する第２の配線２３と、高精度アナログデジタル変換回路３の出力と前記出力端子部５とを接続する第３の配線８を内蔵することを特徴とする。
【００２５】
インピーダンス整合回路２１は、テスト対象である半導体集積回路装置１１とプローブカード１の接続によるインピーダンス不整合や、プローブ４と配線の接続点でのインピーダンス不整合、高精度アナログデジタル変換回路３の入力と配線の接続点でのインピーダンス不整合等を抑制するためのものである。すなわち、測定する周波数帯域に対してこれらの接続点等でインピーダンスが整合するように抵抗網またはトランス等により構成される。これらの何れを採用するかは使用する周波数帯域その他測定目的に応じて決定される。
【００２６】
本実施の形態３の半導体集積回路装置テストシステムは、高精度アナログデジタル変換回路３のデジタル信号出力を第３の配線８と出力端子部５を介して電圧測定部１２でモニタすることにより、インピーダンス整合回路２１の出力電圧の測定を行うことができる。インピーダンス整合回路２１の出力電圧は被測定デバイスである半導体集積回路装置１１の出力電圧で決定しているので、本実施の形態３の半導体集積回路装置テストシステムにより、間接的に、被測定デバイスである半導体集積回路装置１１の出力電圧のテストを行うことができる。
【００２７】
ここにおいても、本実施の形態３の半導体集積回路装置テストシステムにより半導体集積回路装置１１の出力電圧のテストを行う際の精度は、電圧測定部１２の精度ではなく、インピーダンス整合回路２１の整合精度と高精度アナログデジタル変換回路３の精度により決定される。従って、プローブカード１に搭載するインピーダンス整合回路２１の整合精度と高精度アナログデジタル変換回路３の精度を高くすることにより、精度の低い一般用の電圧測定部１２を使用することができる。
【００２８】
このように、被測定デバイスである半導体集積回路装置１１の出力電圧が高速で変化する場合、高精度アナログデジタル変換回路の入力におけるインピーダンス不整合が大きいと高精度アナログデジタル変換回路の入力においてノイズが発生しテスト精度が劣化するのに対して、プローブカード１にインピーダンス整合回路２１を搭載することにより高精度アナログデジタル変換回路の入力におけるインピーダンス不整合によるノイズ発生を低減できる。
【００２９】
（実施の形態４）
図４に実施の形態４である半導体集積回路装置テストシステムの構成を示す。この半導体集積回路装置テストシステムは、プローブカード１上に、入力信号変換回路として積分回路３１を使用している。この積分回路３１の使用により入力信号の平均値測定あるいは高周波領域におけるノイズの影響の排除等が可能となる。他の構成は前記実施の形態１および２と同様である。すなわち、高精度アナログデジタル変換回路３と、被測定デバイスである半導体集積回路装置１１に接続するためのプローブ４と、電圧測定部１２に接続するための出力端子部５と、積分回路３１の入力とプローブ４を接続する第１の配線３２と、積分回路３１の出力と高精度アナログデジタル変換回路３の入力を接続する第２の配線３３と、高精度アナログデジタル変換回路３の出力と電圧測定部１２に接続するための出力端子部５を接続する第３の配線８を内蔵している。
【００３０】
本実施の形態４の半導体集積回路装置テストシステムは、高精度アナログデジタル変換回路３のデジタル信号出力を第３の配線８と出力端子部５を介して電圧測定部１２でモニタすることにより、積分回路３１の出力電圧のテストを行うことができる。積分回路３１の出力電圧は被測定デバイスである半導体集積回路装置１１の出力電圧で決定しているので、本実施の形態４の半導体集積回路装置テストシステムにより、間接的に被測定デバイスである半導体集積回路装置１１の出力電圧のテストを行うことができる。
【００３１】
すなわち、本実施の形態４の半導体集積回路装置テストシステムにより半導体集積回路装置１１の出力電圧のテストを行う際の精度は、電圧測定部１２の精度ではなく、積分回路３１の精度と高精度アナログデジタル変換回路３の精度により決定される。従って、プローブカード１に搭載する積分回路３１と高精度アナログデジタル変換回路３の精度を高くすることにより、通常のテスタのように比較的精度の低い電圧測定部１２を使用することができる。
【００３２】
なお、本実施の形態４の半導体集積回路装置テストシステムにより半導体集積回路装置１１の出力電圧のテストを行う場合、積分回路を介しているため、半導体集積回路装置１１の出力電圧を直接モニタする場合と同様の瞬時値の測定はできないが、あらかじめ設定された期間毎に半導体集積回路装置１１の出力電圧の平均値等を測定することができる。また、積分回路３１に高周波数域ノイズ除去用等としてローパスフィルタを使用することができる。
【００３３】
（実施の形態５）
図５に実施の形態５である半導体集積回路装置テストシステムの構成を示す。この半導体集積回路装置テストシステムは、プローブカード１上に、入力信号変換回路としてインピーダンス整合回路４１と、電圧レベル変換回路４２と、積分回路４３とを直列接続した回路を使用し、高精度アナログデジタル変換回路３と、被測定デバイスである半導体集積回路装置１１の例えば出力端子等の測定点に接続するためのプローブ４とを有し、高精度アナログデジタル変換回路の出力を電圧測定部１２に接続するための出力端子部５と、インピーダンス整合回路４１の入力とプローブ４を接続する第１の配線２２と、インピーダンス整合回路４１の出力と電圧レベル変換回路４２の入力端子５４（図６参照）を接続する第４の配線４４と、電圧レベル変換回路４２の出力と積分回路４３の入力を接続する第５の配線４５と、積分回路４３の出力と高精度アナログデジタル変換回路３の入力とを接続する第２の配線３３と、高精度アナログデジタル変換回路３の出力と電圧測定部１２に接続するための出力端子部５とを接続する第３の配線８を内蔵することを特徴とする。
【００３４】
インピーダンス整合回路４１は、電圧レベル変換回路４２の入力端子５４におけるインピーダンス不整合等を抑制するものである。電圧レベル変換回路４２は、第４の配線４４を介してインピーダンス整合回路４１から入力される信号の電圧を予め設定された直流電圧レベルを有する信号に変換して積分回路４３に対して出力する。
【００３５】
本実施の形態５の半導体集積回路装置テストシステムは、高精度アナログデジタル変換回路３のデジタル信号出力を第３の配線８と出力端子部５を介して電圧測定部１２で測定することにより、積分回路４３の出力電圧のテストを行うことができる。積分回路４３の出力電圧は被測定デバイスである半導体集積回路装置１１の出力電圧で決定しているので、本実施の形態５の半導体集積回路装置テストシステムにより、間接的に被測定デバイスである半導体集積回路装置１１の出力電圧のテストを行うことができる。
【００３６】
これにより、本実施の形態５の半導体集積回路装置テストシステムにより半導体集積回路装置１１の出力電圧のテストを行う際の精度は、電圧測定部１２の精度ではなく、インピーダンス変換回路４１の精度と電圧レベル変換回路４２の精度と積分回路４３の精度と高精度アナログデジタル変換回路３の精度とにより決定される。従って、プローブカード１に搭載するインピーダンス変換回路４１、電圧レベル変換回路４２、積分回路４３、及び高精度アナログデジタル変換回路３の精度を所望の精度が得られるように設定しておくことにより、精度の低い電圧測定部１２を使用することが可能となる。
【００３７】
なお、本実施の形態５の半導体集積回路装置テストシステムにより半導体集積回路装置１１の出力電圧のテストを行う場合、積分回路を介しているため、実施の形態４の場合と同様に半導体集積回路装置１１の出力電圧を直接測定する場合と同様の瞬時値測定はできないが、あらかじめ設定された期間毎に半導体集積回路装置１１の出力電圧の平均値をテストすることができる。
【００３８】
また、インピーダンス変換回路４１の出力電圧が高精度アナログデジタル変換回路３の入力可能な電圧値の範囲外にある場合でも、電圧レベル変換回路４２により電圧値を変換して積分回路４３に入力することにより高精度なテストを行うことができる。さらに、インピーダンス整合回路４１を搭載することにより電圧レベル変換回路４２の入力におけるインピーダンス不整合等によるノイズ発生を低減できる。この場合においても、電圧レベル変換回路４２でシフトした電圧値は電圧測定部でデジタルデータ読取りの際に補正することができる。
【００３９】
なお、図５の半導体集積回路装置テストシステムの構成を示す図におけるインピーダンス変換回路４１と電圧レベル変換回路４２を入れ替えた構成でも、効果としては変わらない。図５の半導体集積回路装置テストシステムの構成を示す図における電圧レベル変換回路４２と積分回路４３を入れ替えた構成でも、効果としては変わらない。図５の半導体集積回路装置テストシステムの構成を示す図におけるインピーダンス変換回路４１、電圧レベル変換回路４２、及び、積分回路４３の内の１つを削除した構成でも、実施の形態２、実施の形態３、もしくは、実施の形態４と同様の効果が得られる。
【００４０】
なお、インピーダンス整合回路（２１，４１）、電圧レベル変換回路（２，４２）、及び積分回路（３１，４２）の他に、増幅回路等を挿入することも可能である。  
また、被測定デバイスである半導体集積回路装置が電流出力型のデジタルアナログ変換の集積回路のように電流出力を有し、その出力の測定を行う場合には、プローブと電圧レベル変換回路、インピーダンス整合回路、もしくは積分回路の間に電流電圧変換回路を挿入することにより、実施の形態２〜４と同様の効果が得られる。なお、電圧レベル変換回路とインピーダンス整合回路を一体化した回路を使用することが可能である。電流電圧変換回路とインピーダンス変換回路を一体化した回路を使用することも可能である。
【図面の簡単な説明】
【００４１】
【図１】実施の形態１に記載の本発明の基本構成を示す半導体集積回路装置テストシステムの構成図。
【図２】実施の形態２に係る半導体集積回路装置テストシステムの構成図。
【図３】実施の形態３に係る半導体集積回路装置テストシステムの構成図。
【図４】実施の形態４に係る半導体集積回路装置テストシステムの構成図。
【図５】実施の形態５に係る半導体集積回路装置テストシステムの構成図。
【図６】電圧レベル変換回路の一例を示す回路図。
【図７】従来の半導体集積回路装置テストシステム概略の構成図。
【符号の説明】
【００４２】
１：プローブカード                    ２：電圧レベル変換回路
３：高精度アナログデジタル変換回路    ４：プローブ
５：出力端子部                        ６：第１の配線
７：第２の配線                        ８：第３の配線
１０：入力信号変換回路                １１：半導体集積回路装置
１２：電圧測定部（テスタ）            ２１：インピーダンス整合回路
２２：第１の配線                      ２３：第２の配線
３１：積分回路                        ３２：第１の配線
３３：第２の配線                      ４１：インピーダンス変換回路
４２：電圧レベル変換回路              ４３：積分回路
４４：第４の配線                      ４５：第５の配線
５１、５２：抵抗器                    ５４：入力端子
６１：パフォーマンスボード            ６２：半導体集積回路装置
６３：スイッチ                        ６４：アナログデジタル変換回路
６５：テスタ
【図１】
2006138787.tif 000003
【図２】
2006138787.tif 000004
【図３】
2006138787.tif 000005
【図４】
2006138787.tif 000006
【図５】
2006138787.tif 000007
【図６】
2006138787.tif 000008
【図７】
2006138787.tif 000009