(57)【要約】  【課題】  ＤＩＰ型のＩＣチップを配置するための片面配線のプリント配線基板であって、配線パターンの無駄な引き回しを低減するとともに、前記ＤＩＰ型のＩＣチップのパッケージ下のデッドスペースを有効利用することで前記プリント配線基板を小型化する。  【解決手段】  プリント配線基板１のジャンパ線用スルーホール１３にジャンパ線３を実装し、その上から、ＤＩＰ型ＩＣチップ２の端子２２を対応すチップ用スルーホール１２を貫通するように実装する。【選択図】      図１
2006303121.tif 000002
【特許請求の範囲】
【請求項１】
裏面に配線パターンが形成されているプリント配線基板の表面に、絶縁素材で形成され
たパッケージに２列に並んで配置される複数の端子を有するＤＩＰ型ＩＣチップを取り付
けるプリント配線基板構造であって、
離れて形成されている配線パターンを電気的に接続するジャンパ線と、
前記配線パターンを貫通し、前記ＤＩＰ型ＩＣチップの端子の配置にあわせて形成され
るチップ用スルーホールと、
前記ジャンパ線の端子部を挿入するジャンパ線用スルーホールとを有しており、
前記ジャンパ線用スルーホールの一方と前記２列に並んだチップ用スルーホールのうち
端部に配置されたチップ用スルーホールの１つとが前記配線パターンで電気的に接続され
ており、
前記ジャンパ線用スルーホールは前記ＤＩＰ型ＩＣチップのパッケージの下部と重なら
ない位置に配置されるものであり、前記プリント配線基板の表面に前記ジャンパ線を実装
し、前記パッケージが前記ジャンパ線の中央部を覆うように前記ＤＩＰ型ＩＣチップを実
装したことを特徴とするプリント配線基板構造。
【請求項２】
裏面に配線パターンが形成されているプリント配線基板の表面に、絶縁素材で形成され
たパッケージに並んで配置される複数の端子を有するＤＩＰ型ＩＣチップを取り付けるプ
リント配線基板構造であって、
離れて形成されている配線パターンを電気的に接続するジャンパ線と、
前記配線パターンを貫通し、前記ＤＩＰ型ＩＣチップの端子の配置にあわせて形成され
るチップ用スルーホールと、
前記ジャンパ線の端子部を挿入するジャンパ線用スルーホールとを有しており、
前記ジャンパ線用スルーホールの少なくとも１つと前記２列に並んだチップ用スルーホ
ールのうち少なくとも１つとが前記配線パターンで電気的に接続されており、
前記プリント配線基板の表面に前記ジャンパ線を実装し、前記パッケージが前記ジャン
パ線の中央部を覆うように前記ＤＩＰ型ＩＣチップを実装したことを特徴とするプリント
配線基板構造。
【請求項３】
前記ジャンパ線は少なくとも一方の端部が前記ＤＩＰ型ＩＣチップのパッケージの下面
に配置されたジャンパ線用スルーホールに実装されることを特徴とする請求項２に記載の
プリント配線基板。
【請求項４】
前記ジャンパ線が複数本備えられており、互いに接触しないように配置されていること
を特徴とする請求項２又は請求項３に記載のプリント配線基板構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＩＰ型ＩＣを取り付けるプリント配線基板の構造にかかるものであり、特
に、片側に配線パターンを有するプリント配線基板にＤＩＰ型ＩＣを取り付けるときのプ
リント配線の引き回しを改良したプリント配線基板構造に関するものである。
【背景技術】
【０００２】
プリント配線基板には電子回路を構成するために、ＣＰＵ、ＲＡＭ、ＲＯＭ等のＩＣチ
ップ、各種コンデンサ、抵抗、トランジスタ等の電子部品が配置されている。また、前記
プリント配線基板には配線パターンが形成されており、前記電子機器は該導電パターンに
て電気的に接続されている。前記プリント配線基板には基板を貫通するスルーホールが形
成されており、前記電子部品の端子を前記スルーホールに挿入し、はんだ付けすることで
、部品の端子と前記導電パターンとを電気的に接続することができる。
【０００３】
近年、電子機器は小型化、薄型化しており、電子機器の内部に配置されるプリント配線
基板もそれに追従している。また、電子部品自体も高集積化しており、パッケージ化され
たＩＣチップが多く採用されている。
【０００４】
パッケージ化されたＩＣチップとしては、ＤＩＰ（Dual  Inline  Package）型のＩＣ
チップが多く採用されている。ＤＩＰ型ＩＣチップとは、直方体形状のパッケージの中に
、電子部品の要素（コンデンサ、抵抗、トランジスタ等）を集積しており、該パッケージ
の側面又は底面より２列に並んで等間隔又は略等間隔に端子が形成されているものである
。
【０００５】
図６に従来のＤＩＰ型ＩＣチップを実装するためのプリント配線基板構造の平面図を、
図７に図６に示すプリント配線基板構造の底面図を示す。図６、図７に示すように、プリ
ント配線基板９１は片面（ここでは底面９１０）に配線パターン９５が形成されているも
のである。ＤＩＰ型ＩＣチップ９２は、パッケージ９２１と、パッケージ９２１の側面に
配置される端子９４とを有している。端子９４は２列平行に並んで配置されているもので
あり、図６中上段左側よりｂ１端子９４１〜ｂ４端子９４４、下段右側よりｂ５端子９４
５〜ｂ８端子９４８の８本の端子を備えている。
【０００６】
プリント配線基板９１にはＤＩＰ型ＩＣチップ９２の端子９４を挿入するためのスルー
ホール９３が形成されており、ＤＩＰ型ＩＣチップ９２の端子９４と対応して、図６中上
段左側よりＢ１スルーホール９３１〜Ｂ４スルーホール９３４、下段右側よりＢ５スルー
ホール９３５〜Ｂ８スルーホール９３８の８個のスルーホール９３を備えている。
【０００７】
ＤＩＰ型ＩＣチップ９２はプリント配線基板９１の上面９１２側から、各端子９４がそ
れぞれ対応するスルーホール９３を貫通するように配置される。プリント配線基板９１の
底面９１０には図７に示すように、金属で形成された配線パターン９５が形成されており
、スルーホール９３は配線パターン９５と連結している。スルーホール９３を貫通した端
子９４ははんだ付けにて配線パターン９５と固定されるとともに、電気的に接続される。
【０００８】
配線パターン９５はＤＩＰ型ＩＣチップ９２の各端子９４と、図示を省略した他の電子
機器、接地部等とを接続するものである。例えば、図７に示すように、Ｂ５スルーホール
９３５、Ｂ６スルーホール９３６、Ｂ７スルーホール９３７が連結する配線パターン９５
５、９５６、９５７はそれぞれ、接触しないように図７中上部に延びている。また、Ｂ３
スルーホール９３３、Ｂ４スルーホール９３４が連結している配線パターン９５３、９５
４は互いに接触しないように図中右側に延びている。
【０００９】
図７に示すように、Ｂ８スルーホール９３８とＢ２スルーホール９３２は配線パターン
９５２にて電気的に接続しており、さらに、Ｂ２スルーホール９３２側より外部に向かっ
て延びている。
【００１０】
Ｂ１スルーホール９３１に挿入されているｂ１端子９４１が、ＤＩＰ型ＩＣチップ９２
の図中右側に配置されている電子部品と接続し、Ｂ２スルーホール９３２及びＢ８スルー
ホール９３８に挿入されているｂ２端子９４２及びｂ８端子９４８が図中左側に配置され
ている電子部品と接続する場合、図６に示すように、ジャンパ線９６を用いて配線パター
ン９５と電気的に接触しないように、Ｂ２スルーホール９３２及びＢ８スルーホール９３
８と接続する配線パターン９３０を図中左側に引き回す。
【００１１】
特開平１０−４１６０３号公報に記載の発明には、基板と電子部品の間のスペースを開
けるスペーサとしてジャンパ線を使うものが示されている。
【特許文献１】特開平１０−４１６０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、Ｂ１スルーホール９３１が連結する配線パターン９５１を図７に示すよ
うに形成した場合、配線パターン９５１は大きく外側を迂回するように取り付けなくては
ならずプリント配線基板９１の面積が大きくなる。面積を小さくなるように配線パターン
９５を配置すると、隣り合う配線パターン同士の間隙が狭くなったり、配線パターン９５
の引き回しに余裕が無くなったりする。
【００１３】
配線パターン同士の間隙が狭くなりすぎると、それぞれの配線パターンを流れる電気信
号によって相手の電気信号にノイズ等の不具合が発生する原因になりやすい。また、配線
パターン９５を狭い領域で複雑に引き廻す場合、配線パターン９５が屈曲する場所が多く
なる。配線パターン９５の屈曲部からは不要輻射（ＥＭＩ）が発生しやすく、屈曲部が多
くなることで、不要輻射（ＥＭＩ）の発生が多くなる。
【００１４】
また、特開兵１０−４１６０３号公報に記載の発明は、ジャンパ線を電子部品と基板の
間のスペーサとして用いるものであり、上述するような課題を解決するものではない。
【００１５】
そこで本発明は、ＤＩＰ型のＩＣチップを配置するための片面配線のプリント配線基板
であって、配線パターンの無駄な引き回しを低減するとともに、前記ＤＩＰ型のＩＣチッ
プのパッケージ下のデッドスペースを有効利用することで前記プリント配線基板を小型化
することを目的とする。
【００１６】
また、本発明は、ＤＩＰ型のＩＣチップを配置するための片面配線のプリント配線基板
であって、プリント配線基板を小型化しても配線パターンを無理に配置することなく、配
線パターンに流れる信号同士が影響しあうのを防ぐことを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために本発明は、裏面に配線パターンが形成されているプリント配
線基板の表面に、絶縁素材で形成されたパッケージに２列に並んで配置される複数の端子
を有するＤＩＰ型ＩＣチップを取り付けるプリント配線基板構造であって、離れて形成さ
れている配線パターンを電気的に接続するジャンパ線と、前記配線パターンを貫通し、前
記ＤＩＰ型ＩＣチップの端子の配置に併せて形成されるチップ用スルーホールと、前記ジ
ャンパ線の端子部を挿入するジャンパ線用スルーホールとを有しており、前記ジャンパ線
用スルーホールの一方と前記２列に並んだチップ用スルーホールのうち端部に配置された
チップ用スルーホールの１つとが前記配線パターンで電気的に接続されており、前記ジャ
ンパ線用スルーホールは前記ＤＩＰ型ＩＣチップのパッケージの下部と重ならない位置に
配置されるものであり、前記プリント配線基板の表面に前記ジャンパ線を実装し、前記パ
ッケージが前記ジャンパ線の中央部を覆うように前記ＤＩＰ型ＩＣチップを実装したこと
を特徴とする。
【００１８】
この構成によると、前記ＤＩＰ型ＩＣチップのパッケージ下のデッドスペースを有効利
用することができるのプリント配線基板を小型化することができる。また、前記プリント
配線基板を小型化しても、前記配線パターンが密集するのを低減することができるので、
配線パターンに流れる電気信号が他の電気信号に影響を及ぼしたり、他の信号から影響を
受けたりするのを抑制することができる。
【００１９】
配線パターンの引き回しを短く、簡略化することができるとともに、パターン配線より
も電気抵抗の少ないジャンパ線で電気信号を送信するので、抵抗成分を低減することがで
きる。また、前記配線パターンの屈曲部を減らすことができるので、屈曲部から多く発生
する不要輻射（ＥＭＩ）の発生を低減することができる。
【００２０】
また上記目的を達成するために本発明は、裏面に配線パターンが形成されているプリン
ト配線基板の表面に、絶縁素材で形成されたパッケージに並んで配置される複数の端子を
有するＤＩＰ型ＩＣチップを取り付けるプリント配線基板構造であって、離れて形成され
ている配線パターンを電気的に接続するジャンパ線と、前記配線パターンを貫通し、前記
ＤＩＰ型ＩＣチップの端子の配置に併せて形成されるチップ用スルーホールと、前記ジャ
ンパ線の端子部を挿入するジャンパ線用スルーホールとを有しており、前記ジャンパ線用
スルーホールの一方と前記２列に並んだチップ用スルーホールのうち１つとが前記配線パ
ターンで電気的に接続されており、前記プリント配線基板の表面に前記ジャンパ線を実装
し、前記パッケージが前記ジャンパ線の中央部を覆うように前記ＤＩＰ型ＩＣチップを実
装したことを特徴とする。
【００２１】
この構成によると、前記ＤＩＰ型ＩＣチップのパッケージ下のデッドスペースを有効利
用することができるのプリント配線基板を小型化することができる。また、前記プリント
配線基板を小型化しても、前記配線パターンが密集するのを低減することができるので、
配線パターンに流れる電気信号が他の電気信号に影響を及ぼしたり、他の信号から影響を
受けたりするのを抑制することができる。
【００２２】
配線パターンの引き回しを短く、簡略化することができるとともに、パターン配線より
も電気抵抗の少ないジャンパ線で電気信号を送信するので、抵抗成分を低減することがで
きる。また、前記配線パターンの屈曲部を減らすことができるので、屈曲部から多く発生
する不要輻射（ＥＭＩ）の発生を低減することができる。
【００２３】
上記プリント配線基板の材料として、紙フェノール基板、ガラス基板、エポキシ基板等
の金属膜の配線パターンを形成することができる基板を広く採用することができる。
【００２４】
上記構成において、前記ジャンパ線は少なくとも一方の端部が前記ＤＩＰ型ＩＣチップ
のパッケージの下面に配置されたジャンパ線用スルーホールに実装されるものであっても
よい。この場合、ＤＩＰ型ＩＣチップのパッケージ下のデッドスペースを利用して、該Ｄ
ＩＰ型ＩＣチップに並んで配置される端子のうち端部に配置される端子以外でもジャンパ
線で離れた配線パターンと接続することが可能である。また、前記ジャンパ線を用いて、
前記ＤＩＰ型ＩＣチップに配置される端子同士を接続するものであってもよい。
【００２５】
上記構成において前記ジャンパ線が複数本備えられており、互いに接触しないように配
置されていてもよい。前記ジャンパ線を配置する本数は前記ＤＩＰ型ＩＣチップのパッケ
ージ下の大きさで決定するものであってもよい。また、前記ジャンパ線は前記ＤＩＰ型Ｉ
Ｃチップの端子と接続されないものであってもよい。
【発明の効果】
【００２６】
本発明によると、ＤＩＰ型のＩＣチップを配置するための片面配線のプリント配線基板
であって、配線パターンの無駄な引き回しを低減するとともに、前記ＤＩＰ型のＩＣチッ
プのパッケージ下のデッドスペースを有効利用することで前記プリント配線基板を小型化
することができる。
【００２７】
また本発明によると、ＤＩＰ型のＩＣチップを配置するための片面配線のプリント配線
基板であって、プリント配線基板を小型化しても配線パターンを無理に配置することなく
、それだけ、配線パターンに流れる信号同士が影響しあうのを防ぐことができる。
【００２８】
このことにより、前記ＤＩＰ型ＩＣチップが配置された電子機器に流れる電気信号が乱
れるのを防ぐことができ、該電子機器を安定して駆動することが可能である。
【発明を実施するための最良の形態】
【００２９】
以下に本発明の実施形態を図面を参照して説明する図１に本発明にかかるＤＩＰ型ＩＣ
チップを実装するためのプリント配線基板構造の平面図を、図２に図１に示すプリント配
線基板構造の底面図を、図３に図１に示すプリント配線基板構造の側面図を示す。プリン
ト配線基板１は片面（ここでは底面１０）に配線パターン１１が形成されているものであ
る。ＤＩＰ型ＩＣチップ２は、パッケージ２１と、パッケージ２１の側面に配置される端
子２２とを有している。端子２２は２列平行に並んで配置されているものであり、ここで
は図１中上段左より右にａ１端子２２１〜ａ４端子２２４、図１中下段右より左にａ５端
子２２５〜ａ８端子２２８の８本を備えている。
【００３０】
プリント配線基板１はＤＩＰ型ＩＣチップ２の端子２２を挿入するためのチップ用スル
ーホール１２が形成されている。チップ用スルーホール１２はＤＩＰ型ＩＣチップ２の各
端子に対応するように形成されており、図１中上段左より右にＡ１スルーホール１２１〜
Ａ４スルーホール１２４、下段右より左にＡ５スルーホール１２５〜Ａ８スルーホール１
２８を備えている。
【００３１】
また、図１に示すように、ＤＩＰ型ＩＣチップ２のパッケージ２１と重ならない位置に
ジャンパ線３を実装するためのジャンパ線用スルーホール１３が形成されている。ジャン
パ線用スルーホール１３は図１中左側の第１スルーホール１３１と右側の第２スルーホー
ル１３２とを有している。
【００３２】
ＤＩＰ型ＩＣチップ２はプリント配線基板１の上面１４側から、端子２２がそれぞれ対
応するチップ用スルーホール１２を貫通するように実装される。プリント配線基板１の底
面１０には図２に示すように、金属で形成された配線パターン１１が形成されており、ス
ルーホール１２は配線パターン１１と重なるように形成されている。
【００３３】
図３に示すように、ＤＩＰ型ＩＣチップ２の端子２２のスルーホール１２から突出した
部分を、配線パターン１１にはんだ４にて電気的に接続する。これにより、ＤＩＰ型ＩＣ
チップ２の端子２２と図示を省略した他の電子機器、接地部等とを接続することができる
。例えば、図２に示すように、Ａ５スルーホール２２５、Ａ６スルーホール２２６及びＡ
７のスルーホール２２７と連結している配線パターン１１５、１１６、１１７はそれぞれ
、接触しないように図中上部に延びている。また、Ａ３スルーホール１２３及びＡ４のス
ルーホール１２４と連結している配線パターン１１３、１１４は互いに接触しないように
左側に延びている。
【００３４】
図２に示すように、Ａ８スルーホール１２８とＡ２スルーホール１２２は配線パターン
１１２にて電気的に接続しており、さらに、Ａ２スルーホール１２２側より外部に向かっ
て延びている。また、Ａ１スルーホール１２１が連結している配線パターン１１１はジャ
ンパ線用スルーホール１３の第１スルーホール１３１と接続している。第２スルーホール
１３２は配線パターン１１０と連結しており、配線パターン１１０は図２中右側に配置さ
れている電子機器と接続している。
【００３５】
図１及び図３に示すようにプリント配線基板構造では、プリント配線基板１のジャンパ
線用スルーホール１３にジャンパ線３を実装し、ジャンパ線用スルーホール１３から突出
したジャンパ線３の端子の突出部をはんだ４にて配線パターン１１１、１１０と固定する
。このとき、ジャンパ線３は配線パターン１１１、１１０と電気的に接続されている。
【００３６】
その上より、ＤＩＰ型ＩＣチップ２のａ１端子２２１〜ａ８端子２２８をプリント配線
基板１のチップ用スルーホール１２のＡ１スルーホール１２１〜Ａ８スルーホール１２８
に実装し、Ａ１スルーホール１２１〜Ａ８スルーホール１２８から突出するａ１端子２２
１〜ａ８端子２２８の突出部をはんだ付けし、配線パターン１１に固定する。これにより
、ａ１端子１２１〜ａ８端子１２８と配線パターン１１（１１１〜１１７）とがそれぞれ
電気的に接続される。
【００３７】
図１及び図３に示すようにＤＩＰ型ＩＣチップ２はジャンパ線３の上部に配置されてい
る。ＤＩＰ型ＩＣチップ２のパッケージ２１は樹脂等の絶縁素材で形成されており、ジャ
ンパ線３とパッケージ２１とが接触しても互いに通電することが無く、不具合の発生を防
ぐことができる。
【００３８】
また、ａ１端子２２１と接続する配線パターン１１１の引き回しはＡ１スルーホール１
２１と第１スルーホール１３１とを繋ぐものであり、配線パターン１１１の引き回しを短
く、単純化することができる。また、配線パターン１１１の引き回しが単純化することで
、配線パターン１１全体の隣り合う間隙に余裕を持たせることができ、隣り合う配線パタ
ーンに流れる電気信号が互いに影響しあったり、一方の信号が他方の信号に影響したりす
るのを防ぐことができる。
【００３９】
また、ＤＩＰ型ＩＣチップ２のパッケージ２１の下部にジャンパ線３を配置し、プリン
ト配線基板１の配線パターン１１１の引き回しを短く、簡略化することで、プリント配線
基板１の配線パターン１１を無駄に引き回すのを抑制することができ、それだけ、プリン
ト配線基板１を小型化することができる。また、配線パターン１１を高い自由度で設計す
ることができる。
【００４０】
図４に本発明にかかるプリント配線基板構造の平面図を示す。図４に示すプリント配線
基板構造のように、ＤＩＰ型ＩＣチップ２のパッケージ２１の下部に２本のジャンパ線３
が配置されているものであってもよい。また、ジャンパ線３の本数は、１本、２本に限定
されるものではなく、パッケージ２１の端子２２が並んでいる方向と直交する方向の長さ
Ｌにあわせて、ジャンパ線３の配置本数を決定することができる。
【００４１】
また、上述の実施例ではジャンパ線３がＤＩＰ型ＩＣチップ２のパッケージ２１の下部
を横切っているものを例に説明しているが、図５に示すようにジャンパ線用スルーホール
１３のいずれか一方がＤＩＰ型ＩＣチップ２のパッケージ２１の下部に配置されているも
のであってもよい。また、両方のジャンパ用スルーホール１３がパッケージ２１の下部に
配置されていてもよい。
【００４２】
また上述の実施例では、複数個並んで配置された端子のうち、端部に配置された端子と
ジャンパ線とを接続しているものを例に説明しているが、それに限定されるものではなく
、ＤＩＰ型ＩＣチップ２のいずれかの端子と、ジャンパ線を接続するものを広く採用する
ことができる。
【００４３】
また、ＤＩＰ型ＩＣチップ２の端子２２同士をジャンパ線３で接続してもよく、ＤＩＰ
型ＩＣチップ２の端子２２とは接続しないものであってもよい。
【００４４】
上述の各実施例においてＤＩＰ型ＩＣチップは８個の端子を有するＩＣチップを例に説
明しているが、それに限定されるものではなく、端子が２列に配列されたＤＩＰ型ＩＣチ
ップを広く採用することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明にかかるＤＩＰ型ＩＣチップを実装するためのプリント配線基板構造の平面図である。
【図２】図１に示すプリント配線基板構造の底面図である。
【図３】図１に示すプリント配線基板構造の側面図である。
【図４】本発明にかかるプリント配線基板構造の平面図である。
【図５】本発明にかかるプリント配線基板構造の平面図である。
【図６】従来のＤＩＰ型ＩＣチップを実装するためのプリント配線基板構造の平面図である。
【図７】図６に示すプリント配線基板構造の底面図である。
【符号の説明】
【００４６】
１  プリント配線基板
１１  配線パターン
１２  チップ用スルーホール
１３  ジャンパ線用スルーホール
２  ＤＩＰ型ＩＣチップ
２１  パッケージ
２２  端子
３  ジャンパ線
【図１】
2006303121.tif 000003
【図２】
2006303121.tif 000004
【図３】
2006303121.tif 000005
【図４】
2006303121.tif 000006
【図５】
2006303121.tif 000007
【図６】
2006303121.tif 000008
【図７】
2006303121.tif 000009