(57)【要約】【課題】  従来の電源リセット回路と比べて、構成部品を減らし製造コストを低減することができ、複数の電源電圧を使用する電子機器に備えることができる電源リセット回路を提供する。【解決手段】  電源から入力された電源電圧を予め定められた電圧して出力するレギュレータ手段に入力される電圧を監視する入力電圧監視手段は、電源からレギュレータ手段に入力される電圧が予め定められた電圧より高い電圧になると、前記レギュレータ手段に予め定められた電圧を出力させる制御信号を出力する。【選択図】  図１
2006279398.tif 000002
【特許請求の範囲】
【請求項１】
電源から入力された電源電圧を予め定められた電圧にし、当該電圧を出力するレギュレータ手段と、
前記レギュレータ手段から入力された電圧がしきい値電圧であることを検出すると回路を初期化させるリセット信号を出力するリセット信号出力手段と、
前記電源から前記レギュレータ手段に入力される電源電圧が予め定められた電圧であるか否かを監視する入力電圧監視手段とを備え、
前記入力電圧監視手段は、前記電源から前記レギュレータ手段に入力される電源電圧が予め定められた電圧より高い電圧になると、前記レギュレータ手段に予め定められた電圧の出力を開始させる制御信号を出力することを特徴とする電源リセット回路。
【請求項２】
請求項１に記載の電源リセット回路において、
前記レギュレータ手段は、複数の予め定められた電圧を出力し、当該複数の予め定められた電圧のうち最も高い電圧を前記リセット信号出力手段に出力することを特徴とする電源リセット回路。
【請求項３】
請求項２に記載の電源リセット回路において、
前記入力電圧監視手段が監視する予め定められた電圧は、前記レギュレータ手段が最も高い電圧を出力することができる電圧であることを特徴とする電源リセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源電圧を使用する電子機器をリセットする電源リセット回路に関する。
【背景技術】
【０００２】
電子回路が複雑になり、異なる複数の電源電圧で動作する複数の回路を備えた電子機器がある。このような電子機器は、電源電圧が低下したときに発生する誤作動を防ぐために、CPU（Central Processing Unit）などの各回路を初期化させる電源リセット回路を備える。このような複数の電源電圧で動作する電子機器に備えられた電源リセット回路が、例えば特許文献１に開示されている。
【０００３】
特許文献１に開示されている電源リセット回路は、電源毎に電源電圧を検出する電圧検出回路、電圧検出回路から出力された第１検出信号が入力される第１パルス発生回路、電圧検出回路から出力された第２検出信号が入力される第２パルス発生回路及びリセット信号を出力する出力回路とを備えている。
【０００４】
電圧検出回路は、電源電圧が第１検出電圧になると第１検出信号を出力し、電源電圧が第２検出電圧になると第２検出信号を出力する。第１パルス発生回路は、AND回路を備え、各電圧検出回路から入力された第１検出信号に応じて第１パルス信号を出力回路に出力する。第２パルス発生回路は、AND回路、OR回路を備え、各電圧検出回路から入力された第２検出信号に応じて第２パルス信号を出力回路に出力する。出力回路はOR回路を備え、第１パルス信号または第２パルス信号が入力されると、電源リセット回路を備える機器の構成回路を初期化させるリセット信号を出力する。このような電源リセット回路では、電源検出回路により電源電圧の低下が検出されると、出力回路からリセット信号を出力する。
【０００５】
【特許文献１】特開平２００４−９６７２７号公報（第２図、第５図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した従来の電源リセット回路は、電源の数に応じた電圧検出回路を備える必要があり、第１パルス発生回路、第２パルス発生回路及び出力回路に論理回路を備える必要がなる。また、各電源の立ち上がり又は立下りの時間差により（立ち上がり時間は電圧が高くなるほど遅くなり、立ち下がり時間は電圧が高くなるほど早くなる
）、立ち上がり時間が遅い電源又は立ち下がり時間が早い電源に電流が逆流する場合がある。このため、電流の逆流を防ぐためのダイオードを備える必要もある。したがって、従来の電源リセット回路は、回路が複雑になり、製造コストが高くなるという問題がある。
【０００７】
本発明は、上述の課題を解決するためになされたものであり、従来の電源リセット回路と比べて、構成部品を減らし製造コストを低減することができ、複数の電源電圧を使用する電子機器に備えることができる電源リセット回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願の請求項１に記載の発明は、電源から入力された電源電圧を予め定められた電圧にし、当該電圧を出力するレギュレータ手段と、前記レギュレータ手段から入力された電圧がしきい値電圧であることを検出すると回路を初期化させるリセット信号を出力するリセット信号出力手段と、前記電源から前記レギュレータ手段に入力される電源電圧が予め定められた電圧であるか否かを監視する入力電圧監視手段とを備え、前記入力電圧監視手段は、前記電源から前記レギュレータ手段に入力される電源電圧が予め定められた電圧より高い電圧になると、前記レギュレータ手段に予め定められた電圧の出力を開始させる制御信号を出力することを特徴とする。
【０００９】
また、本願の請求項２に記載の発明は、請求項１に記載の電源リセット回路において、前記レギュレータ手段は、複数の予め定められた電圧を出力し、当該複数の予め定められた電圧のうち最も高い電圧を前記リセット信号出力手段に出力することを特徴とする。
【００１０】
また、本願の請求項３に記載の発明は、請求項２に記載の電源リセット回路において、前記入力電圧監視手段が監視する予め定められた電圧は、前記レギュレータ手段が最も高い電圧を出力することができる電圧であることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、従来の電源リセット回路と比べて、構成部品を減らし製造コストを低減することができ、複数の電源電圧を使用する電子機器に備えることができる電源リセット回路を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の一実施例である電源リセット回路を示す回路図である。
図１において、電源VDDから供給される電流の電圧は、入力電圧監視回路１及びレギュレータ回路２に入力される。入力電圧監視回路１は、電源VDDから入力された電源電圧を監視する回路であり、トランジスタTr１、抵抗R1、抵抗R2、ツェナダイオードZD1及びコンデンサC1を備える。
【００１３】
レギュレータ回路２は、電源VDDから電流を入力する入力端子、電流を出力する出力端子、接地端子及び入力電圧監視回路１から制御信号を入力する制御信号入力端子を有するレギュレータ２１、レギュレータ２２及びレギュレータ２３を備える。レギュレータ２１、レギュレータ２２及びレギュレータ２３の制御信号入力端子は、入力電圧監視回路１のトランジスタTr1のコレクタと接続されている。
【００１４】
レギュレータ２１は、電源VDDから供給された電流の電圧を３．３Vの定電圧で出力し、３．３Vの出力電圧の電流を抵抗R3を介してリセット回路３に供給するとともに、本実施例の電源リセット回路を備える電子機器の構成回路（３．３Vの負荷回路）に供給する。レギュレータ２２は、電源VDDから供給された電流の電圧を２．５Vの定電圧で出力し、２．５Vの出力電圧の電流を本実施例の電源リセット回路を備える電子機器の構成回路（２．５Vの負荷回路）に供給する。レギュレータ２３は、電源VDDから供給された電流の電圧を１．８Vの定電圧で出力し、１．８Vの出力電圧の電流を本実施例の電源リセット回路を備える電子機器の構成回路（１．８Vの負荷回路）に供給する。
【００１５】
リセット回路３は、レギュレータ２１から供給された電流を入力する入力端子、リセット信号を出力するリセット端子及び接地端子を有する。リセット回路３は、レギュレータ２１から抵抗R3を介して入力された電流の電圧がしきい値の電圧値であることを検出するとリセット信号を出力する。リセット回路３から出力されるリセット信号は、本実施例の電源リセット回路を備える電子機器のCPU等の構成回路に入力される。
【００１６】
次に、本実施例の電源リセット回路の動作を説明する。
電源VDDから電流の供給が開始された後、入力電圧監視回路１のトランジスタTr1は、電源VDDから供給される電流の電圧が予め定められた電圧値になると、レギュレータ回路２に予め定められた電圧の電流の出力を開始させる制御信号を出力する。本実施例において、予め定められた電圧値は、電源VDDから供給される電流の電圧から、レギュレータ２１が出力する電流の電圧を３．３Vにすることを可能とする電圧値であり、例えば４．３Vとする。レギュレータ２１は、４．３V以上の電圧の電流が供給されると、出力電圧を３．３Vにすることができる。ここで、レギュレータ２２及びレギュレータ２３の出力電圧は、レギュレータ２１の出力電圧より低いので、レギュレータ２２及びレギュレータ２３は、４．３V以上の電圧の電流が入力されれば、出力電圧を２．５V及び１．８Vにすることができる。
【００１７】
本実施例の入力電圧監視回路１に、ランクが３．７VのツェナダイオードZD1を用いる場合、トランジスタTr1のベース‐エミッタ間の電圧Vbeが０．６Vになると、電源VDDから供給される電流の電圧が４．３Vになる。入力電圧監視回路１は、電源VDDから供給される電流の電圧が４．３VになるとトランジスタTr1がオンになるため、レギュレータ２１、レギュレータ２２及びレギュレータ３２に制御信号を出力する。
【００１８】
レギュレータ２１は、制御信号入力端子に制御信号が入力されると、電源VDDから入力された電流の電圧に基づいて、３．３Vの定電圧の電流を出力する。同様にして、レギュレータ２２は、制御信号が入力されると、電源VDDから入力された電流の電圧に基づいて、２．５Vの定電圧の電流を出力し、レギュレータ２３は、電源VDDから入力された電流の電圧に基づいて、１．８Vの定電圧の電流を出力する。
【００１９】
リセット回路３は、抵抗R3を介して入力された電流の電圧がしきい値の電圧値であることを検出すると、抵抗R3とコンデンサC2から求められる時定数（＝R3×C2 、R3：抵抗R3の抵抗値，C2：コンデンサC2の容量）に基づく時間、リセット信号を出力する。リセット信号はCPU等の各回路に出力され、リセット信号が入力された各回路は初期化される。本実施例において、抵抗R3とコンデンサC2から求められる時定数は、CPU等に外付けされた発振回路が安定して発振するまでの時間となるように、コンデンサC2の容量を調節する。
【００２０】
電源VDDの電源電圧が低下し電源VDDから供給された電流の電圧が予め定められた電圧値以下（４．３V以下）になると、入力電圧監視回路１は、トランジスタTr1がオフになるため、レギュレータ２１、レギュレータ２２及びレギュレータ３２に制御信号の出力を停止する。
【００２１】
レギュレータ２１、レギュレータ２２及びレギュレータ２３は、入力電圧監視回路１から制御信号の入力が停止すると、電流の出力を停止する。このとき、リセット回路３は、抵抗R3を介して入力された電流の電圧がしきい値の電圧値であることを検出すると、即座にリセット信号を出力する。
【００２２】
このように、レギュレータ回路２は、制御信号が入力されると３．３V、２．５V及び１．８Vの出力電圧の電流の供給を開始し、制御信号の入力が停止すると３．３V、２．５V及び１．８Vの出力電圧の電流の供給が停止するので、各レギュレータ間に立ち上がり又は立下りの時間差が生じないので、レギュレータ回路２に電流が逆流することを防止することができる。このため、本実施例の電源リセット回路は、電流の逆流を防ぐためのダイオードを備えなくても良い。
【００２３】
電源VDDの電源電圧が回復し電源VDDから供給された電流の電圧が予め定められた電圧値以上になると、入力電圧監視回路１は、トランジスタTr1がオンになり、レギュレータ２１、レギュレータ２２及びレギュレータ３２に制御信号の出力を再開する。そして、上述したように、レギュレータ回路２は、制御信号が入力されると３．３V、２．５V及び１．８Vの出力電圧の電流の供給を開始する。リセット回路３は、入力された電流の電圧がしきい値の電圧値であることを検出すると、抵抗R3とコンデンサC2から求められる時定数に基づく時間、リセット信号を出力する。
【００２４】
上述した本実施例の電源リセット回路は、レギュレータ２１の出力電圧の電圧値を検出して、リセット信号を出力する回路構成であり、電流の逆流を防ぐためのダイオードを備える必要が無いため回路が複雑な構成にならず、従来の電源リセット回路と比べて、構成部品を減らし製造コストを低減することができる。
【図面の簡単な説明】
【００２５】
【図１】本実施例の電源リセット回路を示す回路図。
【符号の説明】
【００２６】
１…入力電圧監視回路、２…レギュレータ回路、３…リセット回路、２１…レギュレータ、２２…レギュレータ、２３…レギュレータ
【図１】
2006279398.tif 000003