(57)【要約】【課題】半導体回路における低周波発信を効果的に抑制可能とする。【解決手段】半絶縁体層１５の上方にサブコレクタ層１６が形成され、サブコレクタ層１６の上にコレクタを含むバイポーラトランジスタ回路部１７が形成されて半導体回路が構成される。半導体回路の裏面メタル１４は絶縁性エポキシ１３によってパッケージ１１のメタルトレース１２に接合されるので、半絶縁体領域１５１とパッケージ１１との間に生じる電界は最小限となる。また、サブコレクタ領域１６１、半絶縁体領域１５１及び裏面メタル１４は全てコレクタ電圧で浮動（フロート）状態となる。これにより、半絶縁体領域１５１を横断する方向の電界が排除され、よって半絶縁体領域１５１内で生成される低周波発信の電流が抑制される。【選択図】図１
2006279039.tif 000002
【特許請求の範囲】
【請求項１】
回路中の低周波発振を排除する為の方法であって、
半絶縁体領域の上方にサブコレクタ領域を形成することと、
前記サブコレクタ領域上にコレクタを含むバイポーラトランジスタ回路部を形成することと、
前記半絶縁体領域における電圧が前記コレクタにおける電圧とほぼ等しくなるように前記半絶縁体領域における電圧を制御することと
を有することを特徴とする方法。
【請求項２】
前記バイポーラトランジスタ回路部がヘテロ接合バイポーラトランジスタの機能を有するものであることを特徴とする請求項１に記載の方法。
【請求項３】
前記半絶縁体領域における電圧を制御することが、絶縁性エポキシを用いて前記回路をパッケージに接続して、前記半絶縁体領域及び前記パッケージの間に生じる電界を最小限にすることにより実現されることを特徴とする請求項１に記載の方法。
【請求項４】
前記半絶縁体領域における電圧を制御することが、導電性エポキシを用いて前記回路をパッケージに接続して、前記半絶縁体領域から前記パッケージのメタルトレースへの電流を最小化することにより実現されており、前記メタルトレースが前記コレクタの電圧にほぼ等しい電圧でバイアスされることを特徴とする請求項１に記載の方法。
【請求項５】
前記半絶縁体領域における電圧を制御することが、前記半絶縁体領域を裏面メタルから電気的に絶縁する為の絶縁体領域を前記半絶縁体領域と前記裏面メタルとの間に設けることにより実現されることを特徴とする請求項１に記載の方法。
【請求項６】
前記半絶縁体領域における電圧を制御することが、前記半絶縁体領域を裏面メタルから電気的に絶縁する為の絶縁体領域を前記半絶縁体領域と前記裏面メタルとの間に設けることにより実現され、前記絶縁体領域が、前記回路の中に入り込むように設けられるバイアの側壁に沿うようにして上方へ延びていることを更に特徴とする請求項１に記載の方法。
【請求項７】
前記半絶縁体領域における電圧を制御することが、前記回路の裏面メタルが前記半絶縁体領域と接触しないように前記裏面メタルをエッチングすることにより実現されることを特徴とする請求項１に記載の方法。
【請求項８】
前記半絶縁体領域における電圧を制御することが、前記回路の裏面メタルをエッチングして、前記裏面メタルの前記半絶縁体領域と接触する部分が、前記裏面メタルの、前記回路の中に入り込むバイアと接触する部分とは接触しないようにすることにより実現されており、前記裏面メタルの前記半絶縁体領域と接触する部分は、前記コレクタの電圧に概ね等しい電圧にバイアスされることを特徴とする請求項１に記載の方法。
【請求項９】
コレクタを含むバイポーラトランジスタ回路部と、
前記コレクタを含むバイポーラトランジスタ回路部の下に形成されるサブコレクタ領域と、
前記サブコレクタ領域の下に形成される半絶縁体領域と
を具備する回路であって、
前記半絶縁体領域における電圧が前記コレクタにおける電圧とほぼ等しくなるように前記半絶縁体領域における電圧が制御されていることを特徴とする回路。
【請求項１０】
前記半絶縁体領域が、ガリウムヒ素又はリン化インジウムのいずれか一方から成ることを特徴とする請求項９に記載の回路。
【発明の詳細な説明】
【背景技術】
【０００１】
一部の半導体回路においては、臨界電界が基板材料全体にわたって存在する場合、しばしば低周波発振（ＬＦＯ）と呼ばれる発振性の漏洩電流が生じる可能性がある。例えば、ＬＦＯは、ＩＩＩ―Ｖ族化合物半導体材料を使って作られたヘテロ接合バイポーラトランジスタ（ＨＢＴ）の出力信号に影響を及ぼす。ＬＦＯは一般的には数十Ｈｚ〜数十ｋＨｚ範囲で信号に生じさせるのである。ＬＦＯはトーンとして、又は高ノイズ・フロア（ノイズレベル）の局所領域として現れる。ＬＦＯの周波数は、温度変化に特性的な依存性を示す。ＬＦＯは電界に反応しやすく、特定の電界強度と特定の温度の場合に限って生じることがある。ＬＦＯは必要な信号を妨害する場合がある。
【０００２】
回路のＬＦＯに対する感受性を低減する為の一般的な方法では、基板とエピタキシャル層との間に流れる電荷に対する物理障壁をウエハ成長中に設けるものがある。例えば、Ｇｕｔｉｅｒｒｅｚ−Ａｉｔｋｅｎ等による従来例（特許文献１）、“Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｓｔｒｕｃｔｕｒｅ  ｈａｖｉｎｇ  ａ  Ｃｈａｒｇｅ  ｉｎｊｅｃｔｉｏｎ  Ｂａｒｒｉｅｒ”を参照されたい。電荷の流れに対する物理障壁により、その中にＬＦＯを作ってしまう電荷の流れを低減することが出来る。しかしながら、これらの物理障壁には追加のウエハ成長ステップを要する。物理障壁は、一般にＬＦＯを減衰させるものではあるが、常にそれを排除出来るというものではない。組成の制御が不正確であると、時に物理障壁がＬＦＯを抑圧することが出来なくなる場合もある。
【０００３】
【特許文献１】米国特許第６，５２８，８２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、半導体回路における低周波発信を効果的に抑制可能とすることにある。
【課題を解決するための手段】
【０００５】
本発明の一実施例によれば、回路中の低周波発振が排除される。半絶縁体領域上にサブコレクタ領域が形成される。そのサブコレクタ領域上にバイポーラトランジスタ回路が形成される。このバイポーラトランジスタ回路はコレクタを含んでいる。半絶縁体領域における電圧は、それがコレクタ上の電圧と概ね等しくなるように制御される。
【発明を実施するための最良の形態】
【０００６】
本発明の様々な実施例によれば、半導体回路における低周波発振（ＬＦＯ）は裏面バイアス制御を用いて排除される。裏面バイアス制御を通じたＬＦＯ除去をすることで、ウエハの前面にではなく、裏面上に追加処理を実施することが可能となる。更なるエピタキシャル層は不要となるのである。
【０００７】
例えば、図１はメタルトレース１２を含むパッケージ１１を示す図である。メタルトレース１２は、例えば金、銅又はその他の金属から成る。
【０００８】
基板は半絶縁体層１５を含んでいる。サブコレクタは層１６により画定される。例えば半絶縁体層１５はガリウムヒ素（ＧａＡｓ）から成る。代わりに半絶縁体層１５は、リン化インジウム（ＩｎＰ）又は発振性の漏洩電流が生じる可能性のあるその他の基板とすることが出来る。サブコレクタ層１６は、例えばバイポーラトランジスタのサブコレクタ領域として用いる為に、高い濃度でドーピングされている。サブコレクタ層１６は、例えばエピタキシャル層材料の標準的成膜方法を用いて形成されている。実現すべき所望の回路機能に応じ、更なる回路構造体（付加回路部）１７がサブコレクタ層１６上に形成される。例えば、これらの付加回路部１７はコレクタ、ベース及びエミッタを有するバイポーラトランジスタを実現するものである。バイポーラトランジスタを実現するものである場合、付加回路部１７は、例えば１つ以上のベース領域、１つ以上のコレクタ領域、及び１つ以上のエミッタ領域を含むものである。付加回路部１７の直下にあるサブコレクタ領域１６１と半絶縁体領域１５１を絶縁する為に、絶縁注入（ｉｓｏｌａｔｉｏｎ  ｉｍｐｌａｎｔｓ）が用いられる。裏面メタル１４が基板の裏面に設けられる。
【０００９】
ＬＦＯは、臨界電界が半絶縁体領域１５１全体にわたって印加された場合に生じる可能性がある。ＬＦＯ電流を排除するには、絶縁性エポキシ１３を用いてパッケージ１１を裏面メタル１４へと取り付ける。絶縁性エポキシ１３は例えば熱伝導性のものである。絶縁性エポキシ１３はメタルトレース１２を裏面メタル１４から電気的に絶縁する。この結果、サブコレクタ領域１６１、半絶縁体領域１５１及び裏面メタル１４は全てコレクタ電圧で浮動（フロート）することになる。これにより半絶縁体領域１５１を横断する方向の電界が排除され、よって半絶縁体領域１５１内で生成されるＬＦＯ電流も無くなるのである。
【００１０】
図２は本発明に基づく他の実施例を描いたものである。図２においては、パッケージ２１はメタルトレース２２を有している。メタルトレースは、例えば金、銅又はその他の金属から成る。
【００１１】
基板は半絶縁体層２５を含んでいる。サブコレクタは層２６により画定される。例えば、半絶縁体層２５はガリウムヒ素（ＧａＡｓ）である。代わりに、半絶縁体層２５はリン化インジウム（ＩｎＰ）又は発振性の漏洩電流が生じる可能性のあるその他の基板とすることが出来る。サブコレクタ層２６は、例えばバイポーラトランジスタのサブコレクタ領域として用いる為に、高い濃度でドーピングされている。実現すべき所望の回路機能に応じ、更なる回路構造体（付加回路部）２７がサブコレクタ層２６上に形成される。バイポーラトランジスタを実現するものである場合、付加回路部２７は、例えば１つ以上のベース領域、１つ以上のコレクタ領域、及び１つ以上のエミッタ領域を含むものである。付加回路部２７の直下にあるサブコレクタ領域２６１と半絶縁体領域２５１を絶縁する為に、絶縁注入が用いられる。裏面メタル２４が基板の裏面に設けられる。
【００１２】
パッケージ２１を裏面メタル２４へと取り付ける為に導電性エポキシ２３が用いられる。導電性エポキシ２３はメタルトレース２２と裏面メタル２４とを電気的に接続する。半絶縁体領域２５１におけるＬＦＯ電流の生成を排除する為に、外部電圧源２２１はメタルトレース２２にバイアスをかけている。このバイアスはサブコレクタ領域２６１の電圧電位付近に維持されており、従って半絶縁体領域２５１を横断する方向の電界によるＬＦＯが排除されるものである。
【００１３】
図３は本発明の他の実施例を描いたものである。図３においては、パッケージ３１はメタルトレース３２を有している。メタルトレース３２は、例えば金、銅又はその他の金属から成る。
【００１４】
基板は半絶縁体層３５を含んでいる。サブコレクタは層３６により画定される。例えば、半絶縁体層３５はガリウムヒ素（ＧａＡｓ）である。代わりに、半絶縁体層３５はリン化インジウム（ＩｎＰ）又は発振性の漏洩電流が生じる可能性のあるその他の基板とすることが出来る。サブコレクタ層３６は、例えばバイポーラトランジスタのサブコレクタ領域として用いる為に、高い濃度でドーピングされている。実現すべき所望の回路機能に応じ、更なる回路構造体（付加回路部）３７がサブコレクタ層３６上に形成される。バイポーラトランジスタを実現するものである場合、付加回路部３７は、例えば１つ以上のベース領域、１つ以上のコレクタ領域、及び１つ以上のエミッタ領域を含むものである。付加回路部３７の直下にあるサブコレクタ領域３６１と半絶縁体領域３５１を絶縁する為に、絶縁注入が用いられる。裏面メタル３４が基板の裏面に設けられる。バイア領域３９は裏面メタル３４とメタル領域３０と導通する接続を作っている。
【００１５】
パッケージ３１を裏面メタル３４へと取り付ける為に導電性エポキシ３３が用いられる。導電性エポキシ３３は、メタルトレース３２と裏面メタル３４とを電気的に接続する。半絶縁体領域３５１におけるＬＦＯ電流の生成を排除する為に、半絶縁体層３５と裏面メタル３４との間に絶縁体３８が設けられている。図３に示したように、絶縁体３８はバイア領域３９の側壁に沿って上へと延び、メタル領域３０を半絶縁体層３５及びサブコレクタ層３６から絶縁している。例えば、絶縁体３８はウエハの裏面に設けられた窒化シリコン、酸化シリコン、又は他の何らかの絶縁体材料とすることが出来る。この結果、サブコレクタ領域３６１及び半絶縁体領域３５１はコレクタ電圧で浮動することになる。これにより半絶縁体領域３５１を横断する方向の電界と半絶縁体領域３５１内にて生じるＬＦＯ電流が排除されるものである。
【００１６】
図４は本発明の他の実施例を描いたものである。図４においては、パッケージ４１はメタルトレース４２を有している。メタルトレース４２は、例えば金、銅又はその他の金属から成る。
【００１７】
基板は半絶縁体層４５を含んでいる。サブコレクタは層４６により画定される。例えば、半絶縁体層４５はガリウムヒ素（ＧａＡｓ）である。サブコレクタ層４６は、例えばバイポーラトランジスタのサブコレクタ領域として用いる為に、高い濃度でドーピングされている。実現すべき所望の回路機能に応じ、更なる回路構造体（付加回路部）４７がサブコレクタ層４６上に形成される。バイポーラトランジスタを実現するものである場合、付加回路部４７は、例えば１つ以上のベース領域、１つ以上のコレクタ領域、及び１つ以上のエミッタ領域を含むものである。付加回路部４７の直下にあるサブコレクタ領域４６１と半絶縁体領域４５１を絶縁する為に、絶縁注入が用いられる。裏面メタル４４が基板の裏面に設けられる。バイア領域４９は裏面メタル４４とメタル領域４０とを導通する接続を作っている。
【００１８】
パッケージ４１を裏面メタル４４へと取り付ける為に導電性エポキシ４３が用いられる。導電性エポキシ４３は、メタルトレース４２と裏面メタル４４とを電気的に接続する。半絶縁体領域４５１におけるＬＦＯ電流の生成を排除する為に、半絶縁体層４５と裏面メタル４４との間に絶縁体４８が設けられている。図４に示したように、絶縁体４８はバイア領域４９の側壁に沿って上へと延びてはいない。このことから、この回路は図３に示したものよりも製造が容易である。例えば、絶縁体４８はウエハの裏面に設けられた窒化シリコン、酸化シリコン、又は他の何らかの絶縁体材料とすることが出来る。この結果、サブコレクタ領域４６１及び半絶縁体領域４５１はコレクタ電圧で浮動することになる。これにより半絶縁体領域４５１を横断する方向の電界と半絶縁体領域４５１内にて生じるＬＦＯ電流が排除されるものである。
【００１９】
図５は本発明の他の実施例を描いたものである。図５においては、パッケージ５１はメタルトレース５２を有している。メタルトレース５２は、例えば金、銅又はその他の金属から成る。
【００２０】
基板は半絶縁体層５５を含んでいる。サブコレクタは層５６により画定される。例えば、半絶縁体層５５はガリウムヒ素（ＧａＡｓ）である。サブコレクタ層５６は、例えばバイポーラトランジスタのサブコレクタ領域として用いる為に、高い濃度でドーピングされている。実現すべきる所望の回路機能に応じ、更なる回路構造体（付加回路部）５７がサブコレクタ層５６上に形成される。バイポーラトランジスタを実現するものである場合、付加回路部５７は、例えば１つ以上のベース領域、１つ以上のコレクタ領域、及び１つ以上のエミッタ領域を含むものである。付加回路部５７の直下にあるサブコレクタ領域５６１と半絶縁体領域５５１を絶縁する為に、絶縁注入が用いられる。裏面メタル５４が基板の裏面に設けられる。バイア領域５９は裏面メタル５４とメタル領域５０とを導通する接続を作っている。
【００２１】
パッケージ５１を裏面メタル５４へと取り付ける為に導電性エポキシ５３が用いられる。導電性エポキシ５３は、メタルトレース５２と裏面メタル５４とを電気的に接続する。半絶縁体領域５５１におけるＬＦＯ電流の生成を排除する為に、裏面メタル５４は半絶縁体領域５５１の下でエッチングされている。この結果、サブコレクタ領域５６１及び半絶縁体領域５５１はコレクタ電圧で浮動することになる。これにより半絶縁体領域５５１を横断する方向の電界と半絶縁体領域５５１内にて生じるＬＦＯ電流が排除されるものである。
【００２２】
図６は本発明の他の実施例を描いたものである。図６においては、パッケージ６１はメタルトレース６２を有している。メタルトレース６２は、例えば金、銅又はその他の金属から成る。
【００２３】
基板は半絶縁体層６５を含んでいる。サブコレクタは層６６により画定される。例えば、半絶縁体層６５はガリウムヒ素（ＧａＡｓ）である。サブコレクタ層６６は、例えばバイポーラトランジスタのサブコレクタ領域として用いる為に、高い濃度でドーピングされている。実現すべき所望の回路機能に応じ、更なる回路構造体（付加回路部）６７がサブコレクタ層６６上に形成される。バイポーラトランジスタを実現するものである場合、付加回路部６７は、例えば１つ以上のベース領域、１つ以上のコレクタ領域、及び１つ以上のエミッタ領域を含むものである。付加回路部６７の直下にあるサブコレクタ領域６６１と半絶縁体領域６５１を絶縁する為に、絶縁注入が用いられる。裏面メタル６４が基板の裏面に設けられる。バイア領域６９は、裏面メタル６４とメタル領域６０とを導通する接続を作っている。
【００２４】
パッケージ６１を裏面メタル６４へと取り付ける為に導電性エポキシ６３が用いられる。導電性エポキシ６３は、メタルトレース６２と裏面メタル６４とを電気的に接続する。半絶縁体領域６５１におけるＬＦＯ電流の生成を排除する為に、バイアメタル領域６０を半絶縁体領域６５１とは異なる電圧でバイアスすることが出来るように裏面メタル６４がエッチングされている。図６に示したように、半絶縁体領域６５１は、裏面メタル部分７４及び導電性エポキシ領域７３を通じてトレース部分７２と電気的に接続されている。外部電圧源７２１がメタルトレース部分７２へバイアスをかけている。このバイアスは、サブコレクタ領域６６１上の電位付近に維持されており、これにより半絶縁体領域６５１全体にわたり、電界によるＬＦＯが排除されるものである。
【００２５】
上述は本発明の単なる方法例及び実施例を開示及び説明したものにしか過ぎない。当業者には明らかなように、本発明はその精神又は本質的特質から離れることなく、他の具体的形態において実現可能である。例えば、半絶縁体基板のバイアス及び／又は電界を制御する為の幾つかの方法例を説明して来たが、当業者には明らかなように、半絶縁体基板のバイアス及び／又は電界を制御する為の他の方法は多数存在する。また、本発明の実施例は、基本的に半絶縁体層としてＧａＡｓを使用した場合にどのようにＬＦＯ電流を排除することが出来るかを示すことにより説明して来た。しかしながら、ＬＦＯ電流がＩｎＰから成る半絶縁体層等の他の半絶縁体層中に生じるものである場合でも、本発明の実施例はＬＦＯ電流の排除において同様に有用である。よって本発明の開示は説明目的で提示したものであり、本願請求項において定義される本発明の範囲を制約するものではない。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施の形態に基づき、低周波発振排除の為に絶縁性エポキシを用いる例を説明する図である。
【図２】本発明の他の実施の形態に基づき、低周波発振排除の為に裏面電位を制御する例を説明する図である。
【図３】本発明の他の実施の形態に基づき、低周波発振排除の為に裏面メタルと基板との間に絶縁体を配置する例を説明する図である。
【図４】本発明の他の実施の形態に基づき、低周波発振排除の為に裏面メタルと基板との間に絶縁体を配置する別の例を説明する図である。
【図５】本発明の他の実施の形態に基づき、低周波発振排除の為に裏面メタルを選択的にパターニングする例を示す図である。
【図６】本発明の他の実施の形態に基づき、低周波発振排除の為に裏面メタルを選択的にパターニングする別の例を示す図である。
【符号の説明】
【００２７】
１１、２１、３１、４１、５１、６１：パッケージ
１２、２２、３２、４２、５２、６２、７２：メタルトレース
１３：絶縁性エポキシ
１４、２４、３４、４４、５４、６４：裏面メタル
１５、２５、３５、４５、５５、６５：半絶縁体層
１６、２６、３６、４６、５６、６６：サブコレクタ層
１７、２７、３７、４７、５７、６７：バイポーラトランジスタ回路（回路構造体）
２３、３３、４３、５３、６３、７３：導電性エポキシ
３８：絶縁体領域
３９、６９：バイア（バイア領域）
１５１、２５１、３５１、４５１、５５１、６５１：半絶縁体領域
１６１、２６１、３６１、４６１、５６１、６６１：サブコレクタ領域
２２１、７２１：電圧
【図１】
2006279039.tif 000003
【図２】
2006279039.tif 000004
【図３】
2006279039.tif 000005
【図４】
2006279039.tif 000006
【図５】
2006279039.tif 000007
【図６】
2006279039.tif 000008