(57)【要約】【課題】      遊技機を、遊技者に有利な特別遊技状態にする不正を防止することができる遊技機を提供する。【解決手段】  主制御基板１３０に、停電予告検出信号入力端子３４ａと、停電予告検出信号出力端子３４ｂと、停電予告検出信号入力端子側に入力された停電予告検出信号を停電予告検出信号出力端子側に中継する中継回路ＳＷ２が設けられており、主制御回路は、停電予告検出信号入力端子３４ａに入力される停電予告検出信号に基づいて停電処理を行い、中継回路ＳＷ２は、停電予告検出信号を、停電予告検出信号入力端子側から停電予告検出信号出力端子側に一方向に中継する。【選択図】    図７
2006341023.tif 000002
【特許請求の範囲】
【請求項１】
遊技機全体の動作を制御する主制御回路および遊技時に変化する遊技情報を記憶する主記憶回路が設けられた主制御基板と、入力電源を前記主制御基板に供給する出力電源に変換する電源回路が設けられた電源基板と、前記出力電源の状態に基づいて停電予告検出信号を出力する停電検出回路とを備え、前記主制御回路は、前記停電検出回路から出力される停電予告検出信号に基づいて、前記主記憶回路に記憶されている遊技情報を用いて判定情報を生成して前記主記憶回路に書き込む停電処理を行う遊技機であって、
前記主制御基板には、停電予告検出信号入力端子と、停電予告検出信号出力端子と、前記停電予告検出信号入力端子側に入力された停電予告検出信号を前記停電予告検出信号出力端子側に中継する中継回路が設けられており、
前記主制御回路は、前記停電予告検出信号入力端子に入力される停電予告検出信号に基づいて前記停電処理を行い、
前記中継回路は、停電予告検出信号を、前記停電予告検出信号入力端子側から前記停電予告検出信号出力端子側に一方向に中継する、
ことを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機に関し、特に不正を防止することができる遊技機に関する。
【背景技術】
【０００２】
パチンコ機には、遊技状態に応じてパチンコ機を動作させるための制御回路が実装されている制御基板が配設されている。図９に示すパチンコ機では、パチンコ機全体の遊技動作を制御する主制御回路が設けられている主制御基板１３０、遊技球の払い出し動作を制御する払出制御回路が設けられている払出制御基板１２０、遊技動作に対応する音を出力する音発生手段の駆動回路が設けられている副制御基板１４０、液晶表示器の駆動回路が設けられている表示制御基板１５０が配設されている。
各制御基板には、制御回路（ＣＰＵ）や記憶回路（ＲＡＭ）を有する制御回路部が配設されており、各制御回路部は主にＤＣ５Ｖの制御電源により動作する。また、各制御基板には、ＤＣ３４Ｖ、ＤＣ１２Ｖ等の電圧値の電源を使用する回路が設けられている。そこで、パチンコ機には、入力される外部電源（ＡＣ２４Ｖ電源が多用されている。）をＤＣ３４Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖ等の電圧値の電源（以降、ＤＣという記載は省略し、３４Ｖ電源、１２Ｖ電源、５Ｖ制御電源と称呼する。）に変換する電源回路１１１を有する電源基板１１０が設けられている。そして、電源基板１１０で変換された３４Ｖ電源、１２Ｖ電源、５Ｖ制御電源は、それぞれ電源線を介して各制御基板に供給される。
【０００３】
また、図９に示すパチンコ機では、払出制御基板１２０に、停電検出回路ＣＫが設けられている。停電検出回路ＣＫは、電源回路１１１から払出制御基板１２０に供給された１２Ｖ電源の電圧値に基づいて停電予告検出信号を出力する。停電検出回路ＣＫは、停電等により１２Ｖ電源の電圧値が閾値（設定値）Ｖｓ（Ｖ）まで低下したことを検出すると停電予告検出信号を出力する。この停電予告検出信号は、払出制御基板１２０の払出制御回路部に入力される。また、停電予告検出信号は、各制御基板を接続している信号経路ＴＬにより、主制御基板１３０、副制御基板１４０、表示制御基板１５０に入力される（特許文献１参照）。例えば、主制御基板１３０に入力された停電予告検出信号は、主制御回路部に入力される。これにより、主制御回路（ＣＰＵ）は停電復帰後のパチンコ機が停電前の遊技状態を継続することを可能にするための停電処理を行う。
【特許文献１】特開２００４−１７３９００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のパチンコ機では、図９に示すように、停電検出回路ＣＫから停電予告検出信号が出力されると、この停電予告検出信号は、各基板間に配設された信号線（外部信号線）と各基板の配線パターンとが直列に接続された信号経路ＴＬから分岐されて、主制御基板１３０、副制御基板１４０、表示制御基板１５０に入力されていた。
したがって、信号経路ＴＬにおいて、基板間を渡る外部信号線のいずれかの場所で何らかの原因により短絡が発生していると、信号経路ＴＬが全て短絡されて停電検出回路ＣＫが停電予告検出信号を出力しても、主制御回路部に停電予告検出信号が正常に入力されない。一般的に、停電処理が行われることなく停電状態となったパチンコ機では、電源が復帰した際に、主制御回路により主記憶回路が初期化され、主記憶回路に記憶されている遊技情報がクリアされる。したがって、停電前の遊技状態が継続されないように構成されている。この場合、電源が復帰した際に、パチンコ機を大当たり状態とする抽選のための「大当たり判定用乱数」を決定する「大当たり判定用乱数カウンタ」（主記憶回路に設けられている。）は、０からスタートする。このカウンタが０からスタートすることがわかっていると、「大当たり判定用乱数」が当たり値となるタイミングを予測することができる。
そこで、停電予告検出信号の信号線を短絡させた状態でパチンコ機の入力電源を遮断した後に投入することにより、故意に主記憶回路を初期化し、「大当たり判定用乱数」が当たり値となるタイミングで、あたかも入賞口に遊技球が入賞したかのような信号を入力し、パチンコ機を大当たり遊技状態にする不正が行われる虞があった。
本発明が解決しようとする課題は、遊技機を、遊技者に有利な特別遊技状態にする不正を防止することができる遊技機を提供することである。
【課題を解決するための手段】
【０００５】
上記課題を達成するため、請求項１に記載の発明が構成される。
請求項１に記載の発明によれば、主制御基板と、電源基板と、停電検出回路を備えた遊技機が構成される。
主制御基板には、遊技機全体の動作を制御する主制御回路および遊技時に変化する遊技情報を記憶する主記憶回路が設けられている。電源基板には、入力電源を主制御基板に供給する出力電源に変換する電源回路が設けられている。停電検出回路は、出力電源の状態に基づいて停電予告検出信号を出力する。そして、主制御回路は、停電検出回路から出力される停電予告検出信号に基づいて、主記憶回路に記憶されている遊技情報を用いて判定情報を生成して主記憶回路に書き込む停電処理を行う。
本発明の遊技機の主制御基板には、停電予告検出信号入力端子と、停電予告検出信号出力端子と、停電予告検出信号入力端子側に入力された停電予告検出信号を停電予告検出信号出力端子側に中継する中継回路が設けられている。
そして、主制御回路は、停電予告検出信号入力端子に入力される停電予告検出信号に基づいて停電処理を行い、中継回路は、停電予告検出信号を、停電予告検出信号入力端子側から停電予告検出信号出力端子側に一方向に中継する。
本発明の遊技機によれば、主制御基板に停電予告検出信号入力端子を介して停電予告検出信号が入力されると、主制御回路により停電処理が行われるとともに、中継回路により当該停電予告検出信号が中継されて、停電予告検出信号出力端子から停電予告検出信号が出力される。中継回路は信号を停電予告検出信号入力端子側から停電予告検出信号出力端子側に一方向に中継する回路であるので、停電予告検出信号出力端子に接続されている信号線（外部信号線）が何らかの原因により短絡されても、主制御回路に入力される停電予告検出信号には影響がない。したがって、このような場合でも、主制御回路は停電時に正常に停電処理を行うことができる。これにより、停電予告検出信号出力端子に接続されている信号線を短絡して、電源を遮断した後に復帰させ、主記憶回路を故意にクリアして初期化する不正を防止することができる。主記憶回路が初期化されると、抽選結果が当たりとなるタイミングが予測可能となり、遊技機が故意に大当たり遊技状態にされる虞があった。本発明の遊技機を用いれば、このように、遊技機を、遊技者に有利な特別遊技状態にする不正を防止することができる。
「中継回路」は、停電予告検出信号を停電予告検出信号入力端子側から停電予告検出信号出力端子側に一方向に中継することができればよく、典型的には、トランジスタ等のスイッチング素子で構成されたスイッチング回路がこれに該当する。中継回路は、入力側の状態の変化に対応して出力側の状態が変化するが、出力側の状態の変化に対応して入力側の状態が変化しないように構成されている。
また、停電検出回路から出力される停電予告検出信号に基づいて主制御回路により停電処理が行われる態様としては、典型的には、停電予告検出信号が出力されたことによる当該停電予告検出信号に対応する信号のレベル（あるいは停電予告検出信号自身のレベル）の、“Ｌ”から“Ｈ”あるいは“Ｈ”から“Ｌ”への変化を検出することで、主制御回路により停電処理が行われる態様を意味する。
【０００６】
なお、「電源回路」は、例えば、ＡＣ２４Ｖの電源をＤＣ１２Ｖ等の電源に変換する。
「主制御回路」としては、典型的にはＣＰＵが用いられ、「主記憶回路」としては、典型的には、ＣＰＵによりデータを随時書き替えることができるＲＡＭが用いられる。なお、「主制御回路」と「主記憶回路」は、制御用ＩＣとして一体的に構成されている。
「遊技時に変化する遊技情報」は、少なくとも遊技時に変化する遊技情報を意味し、遊技によって変化する遊技情報や遊技とは無関係に変化する遊技情報を含む。「遊技時に変化する遊技情報」としては、例えば、大当たり判定用乱数を含む各種の乱数、大当たり遊技状態発生情報、出力したコマンド信号、払出装置から払い出した遊技媒体の数等の遊技情報を用いることができる。
「判定情報」としては、主記憶回路に書き込まれている遊技情報が、停電処理を行ってから電源が復帰するまでの間に変化したか否かを判定することが可能な情報が用いられる。例えば、主記憶回路に書き込まれている遊技情報に基づいて生成したパリティデータやサム値が用いられる。判定情報として、主記憶回路に書き込まれている遊技情報に基づいて生成したパリティデータを用いる場合には、例えば、電源復帰時の停電復帰処理で、主記憶回路に書き込まれているパリディデータが所定の値であるか否か、主記憶回路に書き込まれているパリティデータに基づいて生成したデータが所定のデータと一致しているか否か等によって、主記憶回路に書き込まれている遊技情報が正常であるか否かを判定して、遊技情報の処理方法を決定する。また、判定情報として、主記憶回路に書き込まれている遊技情報に基づいて生成したサム値を用いる場合には、例えば、電源復帰時の停電復帰処理で主記憶回路に書き込まれている遊技情報に基づいて生成したサム値が主記憶回路に書き込まれているサム値と一致するか否かによって、主記憶回路に書き込まれている遊技情報が正常であるか否かを判定して、遊技情報の処理方法を決定する。
【発明の効果】
【０００７】
本発明によれば、遊技機を故意に遊技者に有利な特別遊技状態にする不正を防止することができる遊技機が提供されることとなった。
【発明を実施するための最良の形態】
【０００８】
以下に本発明の一実施の形態につき、図１〜図８に基づいて説明する。本実施の形態は、本発明をパチンコ機として構成したものである。
本実施の形態のパチンコ機では、電源回路で変換された出力電源の状態に基づいて停電予告検出信号を出力する停電検出回路が電源基板に設けられている。停電検出回路から出力された停電予告検出信号は、主制御基板に設けられた停電予告検出信号入力端子を介して主制御基板に入力される。主制御基板では、停電予告検出信号が入力されると、主記憶回路に記憶されている遊技情報を用いて停電処理を行う。また、主制御基板には、中継回路と停電予告検出信号出力端子が設けられている。この中継回路は、停電予告検出信号を停電予告検出信号入力端子側から停電予告検出信号出力端子側に一方向に中継する。これにより、本実施の形態のパチンコ機は、停電予告検出信号入力端子から停電予告検出信号が入力されると、停電予告検出信号出力端子から停電予告検出信号を主制御基板の外部に出力可能な構成となっている。
図１は、パチンコ機の全体を示す斜視図である。図２は、パチンコ機を裏側から見た概略構成図である。図３は、パチンコ機に配設された各基板を接続している信号線（外部信号線）を説明する図である。図４は、停電検出回路の動作を示すタイミングチャート図である。図５は、主記憶回路に記憶されている大当たり判定用乱数カウンタを説明する図である。図６は、電源基板と各制御基板の構成を示すブロック図である。図７は、図６に示した中継回路の詳細を示す回路図である。図８は、図７に示したトランジスタのオン／オフ状態を示す図である。
【０００９】
図１に示すように、パチンコ機１は、概括的には、外枠１０１と、本体枠１０３と、遊技盤１０５と、ガラス枠１０７等から構成されている。本体枠１０３はパチンコ機１の前方から見て左側縁部がヒンジを介して外枠１０１に開閉自在に取り付けられる。遊技盤１０５は本体枠１０３に前方から嵌め込まれた状態で取り付けられる。
また、図２に示すように、パチンコ機１の裏側には、複数の制御基板が設けられている。パチンコ機１には、入力電源を制御基板に供給する電源の電圧値に変換する電源回路が設けられた電源基板１１０、電源基板１１０の電源回路から供給される電源を中継する中継基板１１５、パチンコ機１全体の遊技動作を制御する主制御回路（ＣＰＵ）が配設されており、他の制御基板に設けられている制御回路に主コマンド信号を出力する主制御基板１３０、パチンコ球を球払い出し装置１６０から払い出す動作を制御する払出制御回路（ＣＰＵ）が配設されている払出制御基板１２０、主制御基板１３０から入力された主コマンド信号に基づいて遊技動作に対応する音を出力する音発生手段（スピーカ等）を駆動する回路や、装飾用ランプを駆動する回路が配設されているとともに、主コマンド信号に基づく副コマンド信号を表示制御基板１５０に出力する副制御基板１４０、副制御基板１４０から入力された副コマンド信号に基づいて液晶表示器を駆動する回路が配設されている表示制御基板１５０が設けられている。
【００１０】
各制御基板では、主として制御基板の表面側に電気部品が実装され、各電気部品は制御基板の配線パターンで接続されている。各制御基板は、それぞれ、収容された制御基板が外部から視認可能な基板ボックスに収容されている。なお、各制御基板において、他の制御基板等と電源線や信号線で接続されるコネクタ部は、基板ボックスの外周部に設けられている。
各制御基板が収容された基板ボックスのうち、電源基板１１０が収容された基板ボックス（以降、電源基板ボックスと称呼する。）と払出制御基板１２０が収容された基板ボックス（以降、払出制御基板ボックスと称呼する。）は、本体枠１０３側に取り付けられる。そして、主制御基板１３０が収容された基板ボックス（以降、主制御基板ボックスと称呼する。）と副制御基板１４０が収容された基板ボックス（以降、副制御基板ボックスと称呼する。）と表示制御基板１５０が収容された基板ボックス（以降、表示制御基板ボックス）は、遊技盤１０５側に取り付けられる。これにより、パチンコ機１の仕様を変更する際には、一般的に仕様に基づいて変更される主制御基板１３０、副制御基板１４０、表示制御基板１５０のみを、遊技盤１０５の交換に伴い交換することができる。そして、本体枠１０１に取り付けられている電源基板１１０と払出制御基板１２０は、変更後の仕様のパチンコ機に、容易に流用することができる。
ここで、電源基板１１０と払出制御基板１２０の本体枠１０３への取り付け位置について説明する。本体枠１０３の枠の中央部には、遊技盤１０５を配設するための中空部が設けられているため、制御基板を取り付けられ得る位置としては、中央部を回避した、本体枠１０３の上方領域、下方領域、左方領域、右方領域のいずれかが考えられる。しかしながら、本体枠１０３の上方領域には、裏面に突出する形状で、パチンコ球が貯留される球タンク１７０やパチンコ球が流下する球通路１７１が配設される。また、本体枠１０１の、裏面から見て右方領域には、払出装置１６０が配設される。払出装置１６０は、貯留されているパチンコ球の重量と構成部品（モータ等）の重量により、相応の重量を有している。そこで、本体枠１０３を外枠１０１に対して開閉する際に、本体枠１０３と外枠１０１を連結しているヒンジへの負担を軽減するため、払出装置１６０は、ヒンジ寄りの、裏面から見て右方領域（併せて図２参照）に配設される。この払出装置１６０のパチンコ球の払い出し動作を制御する払出制御基板１２０の払出装置１６０への信号線は、ノイズの影響を軽減するために短い方が好ましい。したがって、払出制御基板ボックスは、本体枠１０３の左方領域よりは払出装置１６０に比較的近い下方領域に取り付けられる。また、電源基板ボックスは限られた本体枠１０３裏面の配設領域を有効に利用するために、払出制御基板ボックスと前後方向に積層した状態で装着される。なお、払出制御基板１２０は、一般的に、パチンコ機の検査機関の検査対象であるので、基板に配設されている電気部品等を裏面から視認することができるように取り付けられる。したがって、電源基板ボックスと払出制御基板ボックスは、裏面から見て電源基板ボックスの方が奥側（前側）、払出制御基板ボックスの方が手前側（後側）となるように装着される。図２においては、電源基板ボックスは、左側のコネクタ部が僅かに描かれている。
次に、主制御基板１３０と副制御基板１４０と表示制御基板１５０の遊技盤１０５への取り付け位置について説明する。遊技盤１０５の中央領域には、液晶表示器が配設される。液晶表示器の表示を制御する表示制御基板１５０の液晶表示器への信号線は、ノイズの影響を軽減するために短い方が好ましい。したがって、表示制御基板ボックスは、液晶表示器の裏面（パチンコ機１の裏側から見て手前側）に取り付けられる。そして、主制御基板ボックスは、球タンク１７０や球通路１７１に発生する静電気によるノイズの影響を受け難い（球タンク１７０や球通路１７１から比較的遠い位置である）、遊技盤１０５の下方領域に取り付けられる。また副制御基板ボックスは限られた遊技盤１０５裏面の配設領域を有効に利用するために、主制御基板ボックスと前後方向に積層した状態で装着される。なお、主制御基板１３０は、一般的に、パチンコ機の検査機関の検査対象であるとともに不正防止の観点から、基板に配設されている電気部品等を裏面から視認することができるように取り付けられる。したがって、主制御基板ボックスと副制御基板ボックスは、裏面から見て、副制御基板ボックスの方が奥側（前側）、主制御基板ボックスの方が手前側（後側）となるように装着される。図２においては、副制御基板ボックスは、左側のコネクタ部が僅かに描かれている。
なお、表示制御基板１５０が収容された基板ボックスは、液晶表示器とともに裏カバー１０５ａ内に装着されている。
本実施の形態の「主制御基板１３０」は、本発明の「主制御基板」に対応する。また、本実施の形態の「払出制御基板１２０」は本発明の「払出制御基板」に、本実施の形態の「電源基板１１０」は本発明の「電源基板」に対応する。
【００１１】
次に、上記した各基板を接続する信号線の構成を、図３を用いて説明する。
電源基板１１０には、払出制御基板１２０の左側からパチンコ機の裏側から見えるように露出された位置にコネクタＣＮ１が配設されている。また、中継基板１１５には、中継基板１１５の裏側の下端領域にコネクタＣＮ２が配設されている。このコネクタＣＮ１とコネクタＣＮ２間に配設された信号線により、電源基板１１０から中継基板１１５に各種信号が出力される。同様に、パチンコ機の裏側から見えるように露出された位置に配設された中継基板１１５のコネクタＣＮ３、払出制御基板１２０のコネクタＣＮ４間に配設された信号線により、中継基板１１５から払出制御基板１２０に信号が出力される。同様に、パチンコ機の裏側から見えるように露出された位置に配設された払出制御基板１２０のコネクタＣＮ５、主制御基板１３０のコネクタＣＮ６間に配設された信号線により、払出制御基板１２０から主制御基板１３０に信号が出力される。これらの信号線は、いずれもパチンコ機の裏側から見えるように露出された位置に配設されたコネクタ間を結線しているので（なお、コネクタＣＮ２については、本体は裏側から見えないが、中継基板１１５の裏側の下端領域に設けられているので）、パチンコ機の裏側から視認可能な状態で配線されている。
一方、主制御基板１３０には、図３に示す主制御基板１２０の左方領域にパチンコ機の裏側から見えるように露出された位置にコネクタＣＮ７が配設されている。また、副制御基板１４０には、裏カバー１０５ａで隠れた位置にコネクタＣＮ８が配設されている。このコネクタＣＮ７とコネクタＣＮ８間に配設された信号線により、主制御基板１３０から副制御基板１４０に信号が出力される。また、コネクタＣＮ８、主制御基板１３０と重なっておりパチンコ機の裏側から見えない位置に配設された副制御基板１４０のコネクタＣＮ９間に配設された信号線により、副制御基板１４０間で信号が受け渡される。また、同様に主制御基板１３０と重なっておりパチンコ機の裏側から見えない位置に配設された副制御基板１４０のコネクタＣＮ１０、裏カバー１０５ａで隠れた位置に配設された表示制御基板１５０のコネクタＣＮ１１間に配設された信号線により、副制御基板１４０から表示制御基板１５０に信号が出力される。これらの信号線は、いずれもパチンコ機の裏側から見えない位置に配設されたコネクタ間、あるいは、見える位置に配設されたコネクタと見えない位置に配設されたコネクタ間を結線しているので、パチンコ機の裏側から、少なくともその一部が視認不能な状態で配線されている。
【００１２】
上記した信号線を介して、電源回路に設けられた停電検出回路から停電予告検出信号等の信号が出力される。ここで、図４、図５を用いて停電検出回路および停電予告検出信号の概要を説明する。
図４に示すように、停電検出回路は、電源基板１１０の電源回路で入力電源から変換された１２Ｖ電源の電圧値に基づいて停電予告検出信号を出力する。すなわち、停電検出回路は、停電等により１２Ｖ電源の電圧値が閾値（設定値）Ｖｓ（Ｖ）まで低下したことを検出すると、停電予告検出信号を出力する。停電予告検出信号が主制御基板１３０の主制御回路に入力されると、主制御回路は停電復帰後のパチンコ機が停電前の遊技状態を継続することを可能にするための停電処理を行う。停電予告検出信号が払出制御基板１３０の払出制御回路に入力されると、払出制御回路は停電復帰後の停電前の遊技球の払い出し状態を継続することを可能にするための停電処理を行う。なお、主制御回路や払出制御回路を動作させるための制御電源は、図４に示すように、停電検出回路ＣＫから停電予告検出信号が出力された時から所定期間は、その電圧値が、主制御回路や払出制御回路が動作可能な４．７５Ｖ以上の値を維持するように構成されている。
停電予告検出信号が入力されると、例えば、主制御回路は、電源復帰時に主制御回路が実行する主記憶回路（ＲＡＭ）のサムチェックのサム値を算出して退避領域に記憶する。なお、主記憶回路は、主記憶回路に一時記憶されているデータが、停電後、設定期間中は保持されるようにバックアップ電源（コンデンサ等）によってバックアップされている。これにより、電源復帰時に停電復帰処理が行われ、サムチェックの結果がＯＫである場合（主記憶回路に記憶されているデータから算出したサム値が、主記憶回路の退避領域に記憶されているサム値と一致した場合）には、パチンコ機は、停電前の遊技状態を継続することが可能に構成されている。一方、停電時に停電処理が行われなかった場合等には、電源復帰時に停電復帰処理が行われ、サムチェックの結果がＮＧとなり（主記憶回路に記憶されているデータから算出したサム値が、主記憶回路の退避領域に記憶されているサム値と一致せず）、主制御回路により主記憶回路が初期化され、主記憶回路に記憶されている遊技情報がクリアされる。
【００１３】
ところで、パチンコ機では、始動入賞口に遊技球が入賞することにより抽選が行われ、当該抽選の結果が当たりであれば、遊技者に有利な特別遊技状態（大当たり遊技状態）が開始される。この抽選は、主制御回路が、始動入賞口に遊技球が入賞したタイミングで大当たり判定用乱数カウンタの値（主記憶回路の所定の領域に設けられている。）を大当たり判定用乱数として取得し、取得した大当たり判定用乱数が予め設定された当たり値であるか否かを判別することにより行われている。大当たり判定用乱数カウンタとしては、図５に示す「初期値更新型」の乱数カウンタが多用されている。この乱数カウンタは、例えば、“０”から“２９９”までの数値を繰り返しカウントする。そして、ＣＰＵ１２３ａが取得した乱数が“１２０”の場合に当たりであるとすれば、当たりの確率は１／３００となる。
この乱数カウンタは、主記憶回路が初期化されると、“０”からスタートする。そして、“２９９”をカウントするまで（１サイクル）の所定のタイミングで、次のサイクルの初期値を取得する。図５に示す例では、１サイクル目の所定のタイミングで２サイクル目の初期値“３０”が取得されている。そこで、１サイクル目で“２９９”までカウントしたら、２サイクル目は“３０”からスタートする。そして、“２９９”までカウントしたら、“０”に戻り“２９”までカウントして２サイクル目を終了する。また、２サイクル目の所定のタイミングで３サイクル目の初期値を取得し、３サイクル目は取得した初期値からスタートする。同様にして初期値を更新しながらカウントする。これによれば、乱数カウンタの値（大当たり判定用乱数）が当たり値“１２０”となるタイミングが等間隔になることがなく、大当たり判定用乱数カウンタの値が当たり値となるタイミングを予測することができない。
しかしながら、「初期値更新型」の乱数カウンタを大当たり判定用乱数カウンタとして用いても、上記したように、主記憶回路が初期化された１サイクル目においては、０からスタートするため、大当たり判定用乱数が当たり値“１２０”となるタイミングを予測することができる。そこで、停電予告検出信号の信号線を故意に短絡させた状態でパチンコ機の入力電源を遮断した後に投入することにより、故意に主記憶回路を初期化して、大当たり判定用乱数が当たり値となるタイミングであたかも入賞口に遊技球が入賞したかのような信号を入力し、パチンコ機を大当たり遊技状態にする不正が行われる虞があった。
本実施の形態のパチンコ機１には、このような不正を防止する対策が施されている。なお、停電検出信号の信号線のうち、パチンコ機の裏側から視認可能な状態で配線されている信号線（図３に示す、コネクタＣＮ１，ＣＮ２間の信号線、コネクタＣＮ３，ＣＮ４間の信号線、コネクタＣＮ５，ＣＮ６間の信号線）については、短絡されていることが一見してわかるので、このような不正が行われる虞が少ないため不正対策を省略することができる。したがって、コネクタＣＮ７，ＣＮ８間の信号線、コネクタＣＮ８，ＣＮ９間の信号線、コネクタＣＮ１０，ＣＮ１１間の信号線（主制御基板１３０よりも下流側の信号線）に対する不正が行われる場合の対策を講じればよい。
【００１４】
次に、図６に示すブロック図を用いて、電源基板１１０、中継基板１１５、払出制御基板１２０、主制御基板１３０、副制御基板１４０、表示制御基板１５０の概略構成について説明する。
電源基板１１０では、パチンコ機１の外部から供給されたＡＣ２４Ｖ電源が、電源回路１１１を用いてＤＣ１２ＶおよびＤＣ３４Ｖ（以降「ＤＣ」を省略し、１２Ｖ電源、３４Ｖ電源と称する。）に変換される。そして、電源基板１１０で変換された３４Ｖ電源、１２Ｖ電源は、それぞれ電源線により中継基板１１５を介して各制御基板の各電源の使用部に供給される。各電源を供給する構成および各制御基板の各電源の使用部については周知の技術であるので、その詳細な説明は省略する。また、各制御基板には、電源基板１１０から供給された１２Ｖ電源から、各制御基板に配設された制御回路や記憶回路等のＩＣが用いる５Ｖ制御電源に変換する電圧変換回路ＲＥＧが配設されている。
また、電源基板１１０には、前述した停電検出回路ＣＫが設けられている。停電検出回路ＣＫから停電予告検出信号が出力されると、停電予告検出信号は電源基板１１０と中継基板１１５間の信号線、中継基板１１５、中継基板１１５と払出制御基板１２０間の信号線を介して払出制御基板１２０の中継回路ＳＷ１に出力される、中継回路ＳＷ１は、払出制御回路（ＣＰＵ）や払出記憶回路（ＲＡＭ）が設けられた払出制御回路部に停電予告検出信号を出力するとともに、払出制御基板１２０と主制御基板１２０間の信号線を介して主制御基板１３０の中継回路ＳＷ２に、停電予告検出信号を出力する。中継回路ＳＷ２は、主制御回路（ＣＰＵ）や主記憶回路（ＲＡＭ）が設けられた主制御回路部に停電予告検出信号を出力するとともに、主制御基板１３０と副制御基板１４０間の信号線を介して副制御基板１４０の中継回路ＳＷ３に、停電予告検出信号を出力する。中継回路ＳＷ３は、音発生手段の駆動回路に停電予告検出信号を出力するとともに、副制御基板１４０と表示制御基板１５０間の信号線を介して表示制御基板１５０に、停電予告検出信号を出力する。表示制御基板１５０では、液晶表示器の駆動回路に停電予告検出信号が入力される。
中継回路ＳＷ１〜ＳＷ３は、停電予告検出信号を入力側から出力側に一方向に中継するとともに、入力側の状態の変化に対応して出力側の状態が変化するが、出力側の状態の変化に対応して入力側の状態が変化しないように構成されている。
本実施の形態の「停電検出回路ＣＫ」は本発明の「停電検出回路」に対応する。本実施の形態の「中継回路ＳＷ１〜ＳＷ３」は本発明の「中継回路」に対応する。
【００１５】
次に、図７を用いて、図６に示した中継回路ＳＷ１〜ＳＷ３の詳細な構成を説明する。なお、図７に示す回路図中に記載されているトランジスタとしては、ＮＰＮ型トランジスタが用いられている。
まず、電源基板１１０の停電検出回路ＣＫには、停電予告検出信号を出力するトランジスタＴｒ１が設けられている。トランジスタＴｒ１のエミッタは接地され、コレクタは電源基板１１０のコネクタＣＮ１の出力端子１４に直接接続されている（トランジスタＴｒ１のオープンコレクタ出力が、出力端子１４に出力されるように構成されている）。そして、コネクタＣＮ１の出力端子１４は信号線Ｌ４を介して中継基板１１５のコネクタＣＮ２の入力端子１４ａに接続されている。コネクタＣＮ２の入力端子１４ａに接続されているコネクタＣＮ３の出力端子１４ｂは信号線Ｌ１４を介して払出制御基板１２０のコネクタＣＮ４の入力端子２４ａに接続されている。
【００１６】
払出制御基板１２０では、コネクタＣＮ４の入力端子２４ａは、プルアップ抵抗Ｒ２１を介して１２Ｖ電源に接続されている。また、抵抗Ｒ２２の一端に接続されている。抵抗Ｒ２２の他端は、プルダウン抵抗Ｒ２３を介して接地されているとともに、第１のトランジスタＴｒ２２のベースに接続されている。第１のトランジスタＴｒ２２のエミッタは接地され、コレクタはプルアップ抵抗Ｒ２４を介して５Ｖ制御電源に接続されている。また、第１のトランジスタＴｒ２２のコレクタは、抵抗Ｒ２５および払出制御回路部１２３の抵抗Ｒ２７の一端に接続されている。抵抗Ｒ２７の他端は、プルダウン抵抗Ｒ２８を介して接地されているとともに、トランジスタＴｒ２３ａのベースに接続されている。トランジスタＴｒ２３ａのエミッタは接地され、コレクタはプルアップ抵抗Ｒ２９を介して５Ｖ制御電源に接続されているとともに、払出制御回路部１２３のＩ／Ｏポート用ＩＣの入力ピンに接続されている。一方、抵抗Ｒ２５の他端は、プルダウン抵抗Ｒ２６を介して接地されているとともに、第２のトランジスタＴｒ２３のベースに接続されている。第２のトランジスタＴｒ２３のエミッタは接地され、コレクタは払出制御基板１２０のコネクタＣＮ５の出力端子２４ｂに直接接続されている（トランジスタＴｒ２３のオープンコレクタ出力が、出力端子２４ｂに出力されるように構成されている）。そして、コネクタＣＮ５の出力端子２４ｂは信号線Ｌ２４を介して主制御基板１３０のコネクタＣＮ６の入力端子３４ａに接続されている。この第１のトランジスタＴｒ２２、第２のトランジスタＴｒ２３、各抵抗等により構成される回路（図７に一点鎖線で囲って示した回路）が、図６に示すブロック図の中継回路ＳＷ１に対応する。
【００１７】
主制御基板１３０に配設されている中継回路ＳＷ２、副制御基板１４０に配設されている中継回路ＳＷ３も同様の構成であり、図７に示した各中継回路に配設されている部品のうち１の位が同じ符号が付されている同種の部品が、それぞれ同じ機能をもって構成される。なお、第１のトランジスタのコレクタは、払出制御基板１２０では払出制御回路部１２３に接続されているが、主制御基板１３０では主制御回路部１３３に接続されており、副制御基板１４０では音発生手段の駆動回路に接続されている。
したがって、トランジスタＴｒ３２、Ｔｒ３３、各抵抗等により構成される回路（図７に一点鎖線で囲って示した回路）が、図６に示すブロック図の中継回路ＳＷ２に対応する。また、トランジスタＴｒ４２、Ｔｒ４３、各抵抗等により構成される回路（図７に一点鎖線で囲って示した回路）が、図６に示すブロック図の中継回路ＳＷ３に対応する。
なお、表示制御基板１５０では、コネクタＣＮ１１の入力端子５４ａは、プルアップ抵抗Ｒ５１を介して１２Ｖ電源に接続されている。また、抵抗Ｒ５２の一端に接続されている。抵抗Ｒ５２の他端は、プルダウン抵抗Ｒ５３を介して接地されているとともに、トランジスタＴｒ５２のベースに接続されている。トランジスタＴｒ５２のエミッタは接地され、コレクタはプルアップ抵抗Ｒ５４を介して５Ｖ制御電源に接続されているとともに、液晶表示器の駆動回路に接続されている。
本実施の形態の「第１のトランジスタＴｒ３２」は本発明の「第１のスイッチング回路」に対応する。本実施の形態の「第２のトランジスタＴｒ３３」は本発明の「第２のスイッチング回路」に対応する。
【００１８】
ここで、パチンコ機１に電源が投入されてパチンコ機１が正常に動作している時と、停電検出回路ＣＫから停電予告検出信号が出力された時の各トランジスタの状態を、図８を用いて説明する。
パチンコ機１が正常に動作している時には、トランジスタＴｒ１はオンするように構成されており、この際、払出制御基板１２０の１２Ｖ電源→プルアップ抵抗Ｒ２１→払出制御基板１２０の入力端子２４ａ→信号線Ｌ１４→→信号線Ｌ４→電源基板１１０の出力端子１４→トランジスタＴｒ１のコレクタ→トランジスタＴｒ１のエミッタに電流が流れている。このため、払出制御基板１２０のトランジスタＴｒ２２はオフしている。したがって、払出制御基板１２０では、５Ｖ制御電源→プルアップ抵抗Ｒ２４→抵抗Ｒ２５→トランジスタＴｒ２３のベースに電流が流れ、トランジスタＴｒ２３はオンしている。また、５Ｖ制御電源→プルアップ抵抗Ｒ２４→抵抗Ｒ２７→トランジスタＴｒ２３ａのベースに電流が流れ、トランジスタＴｒ２３ａもオンしている。なお、抵抗Ｒ２６，Ｒ２８は、各トランジスタのベース電流制限用の抵抗である。
そして、主制御基板１３０の１２Ｖ電源→プルアップ抵抗Ｒ３１→主制御基板１３０の入力端子３４ａ→信号線Ｌ２４→払出制御基板１２０の出力端子２４ｂ→トランジスタＴｒ２３のコレクタ→トランジスタＴｒ２３のエミッタに電流が流れている。このため、主制御基板１３０のトランジスタＴｒ３２はオフしている。したがって、主制御基板１３０では、５Ｖ制御電源→プルアップ抵抗Ｒ３４→抵抗Ｒ３５→トランジスタＴｒ３３のベースに電流が流れ、トランジスタＴｒ３３はオンしている。また、５Ｖ制御電源→プルアップ抵抗Ｒ３４→抵抗Ｒ３７→トランジスタＴｒ３３ａのベースに電流が流れ、トランジスタＴｒ３３ａもオンしている。
そして、副制御基板１４０の１２Ｖ電源→プルアップ抵抗Ｒ４１→副制御基板１４０の入力端子４４ａ→信号線Ｌ３４→主制御基板１３０の出力端子３４ｂ→トランジスタＴｒ３３のコレクタ→トランジスタＴｒ３３のエミッタに電流が流れている。このため、副制御基板１４０のトランジスタＴｒ４２はオフしている。したがって、副制御基板１４０では、５Ｖ制御電源→プルアップ抵抗Ｒ４４→抵抗Ｒ４５→トランジスタＴｒ４３のベースに電流が流れ、トランジスタＴｒ４３はオンしている。
そして、表示制御基板１５０の１２Ｖ電源→プルアップ抵抗Ｒ５１→表示制御基板１５０の入力端子５４ａ→信号線Ｌ４４→副制御基板１４０の出力端子４４ｂ→トランジスタＴｒ４３のコレクタ→トランジスタＴｒ４３のエミッタに電流が流れている。このため、表示制御基板１５０のトランジスタＴｒ５２はオフしている。
【００１９】
そして、停電検出回路から停電予告検出信号が出力されると、トランジスタＴｒ１はオフする。したがって、電源基板１１０の出力端子１４は“Ｈ”レベルとなり、払出制御基板１２０の１２Ｖ電源→プルアップ抵抗Ｒ２１→抵抗Ｒ２２→トランジスタＴｒ２２のベースに電流が流れ、トランジスタＴｒ２２がオンする。（なお、抵抗Ｒ２３はトランジスタＴｒ２２のベース電流値を調整する。）これにより、トランジスタＴｒ２３，Ｔｒ３ａはオフする。そして、払出制御回路部１２３の払出制御回路（ＣＰＵ）は、トランジスタＴｒ２３ａのコレクタが接続されているＩ／Ｏポート用ＩＣの入力ピンが、トランジスタＴｒ２３ａがオフして“Ｈ”レベルとなった際に、停電状態（すなわち、停電予告検出信号が出力されたこと）を検出するように設定されている。これにより、ＣＰＵは停電予告検出信号が出力されたことを認識して、停電処理を行う。
また、トランジスタＴｒ２３がオフすることで、払出制御基板１１０の出力端子２４ｂは“Ｈ”レベルとなり、主制御基板１３０の１２Ｖ電源→プルアップ抵抗Ｒ３１→抵抗Ｒ３２→トランジスタＴｒ３２のベースに電流が流れ、トランジスタＴｒ３２がオンする。（なお、抵抗Ｒ３３はトランジスタＴｒ３２のベース電流値を調整する。）これにより、トランジスタＴｒ３３，Ｔｒ３３ａはオフする。そして、主制御回路部１３３の主制御回路（ＣＰＵ）は、トランジスタＴｒ３３ａのコレクタが接続されているＩ／Ｏポート用ＩＣの入力ピンが、トランジスタＴｒ３３ａがオフして“Ｈ”レベルとなった際に、停電状態（すなわち、停電予告検出信号が出力されたこと）を検出するように設定されている。これにより、ＣＰＵは停電予告検出信号が出力されたことを認識して、停電処理を行う。本実施の形態の「Ｉ／Ｏポート用ＩＣの入力ピンが、トランジスタＴｒ３３ａがオフして“Ｈ”レベルとなることによりＣＰＵが停電処理を行う」ことが、本発明の「停電予告検出回路から出力される停電予告検出信号に基づいて主制御回路が停電処理を行う」ことに対応する。
また、トランジスタＴｒ３３がオフすることで、主制御基板１１０の出力端子３４ｂは“Ｈ”レベルとなり、副制御基板１４０の１２Ｖ電源→プルアップ抵抗Ｒ４１→抵抗Ｒ４２→トランジスタＴｒ４２のベースに電流が流れ、トランジスタＴｒ４２がオンする。（なお、抵抗Ｒ４３はトランジスタＴｒ４２のベース電流値を調整する。）これにより、音出力手段の駆動回路は音出力手段の動作を停止する。また、トランジスタＴｒ４２がオンすることにより、トランジスタＴｒ４３はオフする。
トランジスタＴｒ４３がオフすることで、副制御基板１４０の出力端子４４ｂは“Ｈ”レベルとなり、表示制御基板１５０の１２Ｖ電源→プルアップ抵抗Ｒ５１→抵抗Ｒ５２→トランジスタＴｒ５２のベースに電流が流れ、トランジスタＴｒ５２がオンする。（なお、抵抗Ｒ５３はトランジスタＴｒ５２のベース電流値を調整する。）これにより、液晶表示器の駆動回路は液晶表示器のバックライトを消灯する。
【００２０】
以下に、本実施の形態のパチンコ機１で、裏側から見えないように配設されている、主制御基板１３０から副制御基板１４０に出力される停電予告検出信号の信号線Ｌ３４、副制御基板１４０内で停電予告検出信号を受け渡ししている信号線Ｌ３５、副制御基板１４０から表示制御基板１５０に出力される停電予告検出信号の信号線Ｌ４４が、何らかの原因により短絡された場合について説明する。
図７に示したように、信号線Ｌ３４は、主制御基板１３０のトランジスタＴｒ３３のコレクタと接続されており、オープンコレクタ出力（トランジスタＴｒ３３のオープンコレクタ出力が出力される）信号線となっている。一方、主制御基板１３０の主制御回路部１３３では、トランジスタＴｒ３２がオンすることによりトランジスタＴｒ３３ａがオフし、トランジスタＴｒ３３ａのコレクタの“Ｈ”レベルを検出して、停電状態を検出している。また、信号線Ｌ３４が不正に短絡されても、信号線Ｌ３４はトランジスタＴｒ３３の出力側に接続されているので、トランジスタＴｒ３３の入力側であるベース側の電位には影響がない。したがって、主制御回路部１３３には、信号線Ｌ３４が短絡されていても、停電検出回路ＣＫから停電予告検出信号が出力されると、停電予告検出信号が入力される。そして、主制御回路部１３３の主制御回路（ＣＰＵ）は停電処理を行うことができる。また、信号線Ｌ３５，Ｌ４４が短絡されていても、同様に、主制御回路部１３３の主制御回路（ＣＰＵ）は停電処理を行うことができる。
本実施の形態の「出力端子３４ｂ」は本発明の「停電予告検出信号出力端子」に、本実施の形態の「入力端子４４ａ」は本発明の「停電予告検出信号入力端子」に対応する。
【００２１】
本実施の形態のパチンコ機１によれば、主制御基板１３０に入力端子３４ａを介して停電予告検出信号が入力されると、主制御回路により停電処理が行われるとともに、中継回路ＳＷ１により当該停電予告検出信号が中継されて、出力端子３４ｂから停電予告検出信号が出力される。中継回路ＳＷ１は信号を停電予告検出信号入力端子側から停電予告検出信号出力端子側に一方向に中継する回路であるので、出力端子３４ｂに接続されている配線Ｌ３４が何らかの原因により短絡されても、主制御回路に入力される停電予告検出信号には影響がない。したがって、このような場合でも主制御回路は、停電時に正常に停電処理を行うことができる。これにより、出力端子３４ｂに接続されている信号線Ｌ３４を短絡して、電源を遮断した後に復帰させ、主記憶回路を故意にクリアして初期化する不正を防止することができる。主記憶回路が初期化されると、抽選結果が当たりとなるタイミングが予測可能となり、パチンコ機が故意に大当たり遊技状態にされる虞があった。本実施の形態のパチンコ機１を用いれば、このように、パチンコ機を、遊技者に有利な特別遊技状態にする不正を防止することができる。
【００２２】
また、本実施の形態では、トランジスタＴｒ３３のオープンコレクタ出力が出力端子３４ｂに出力されるように構成されており、信号線Ｌ３４を介して接続される入力端子４４ａがプルアップ抵抗Ｒ４１を介して１２Ｖ電源に接続されている。したがって、出力端子３４ｂは入力端子４４ａに接続されることにより、入力端子４４ａに出力信号を出力可能な構成となる。この場合、何らかの要因で信号線Ｌ３４が短絡されても、プルアップ抵抗Ｒ４１を介して短絡電流が流れ、出力端子３４ｂに接続されたトランジスタＴｒ３３の出力部が破損することはない。
【００２３】
また、本実施の形態のパチンコ機１によれば、主制御基板１３０の入力端子３４ａに入力される停電予告検出信号のレベルが第１のトランジスタＴｒ３２で反転され、さらに第２のトランジスタＴｒ３３で反転されるので、主制御基板１３０の出力端子３４ｂから出力される停電予告検出信号のレベルは、入力端子３４ａに入力される停電予告検出信号のレベルと同様になる。したがって、停電検出回路ＣＫから停電予告検出信号が出力されたことを検出するために、副制御基板１４０についても、主制御基板１３０の場合と同様、例えば、停電予告検出信号の“Ｈ”レベルを検出した場合に停電状態を検出するように構成することができる。
【００２４】
また、本実施の形態のパチンコ機１によれば、主制御回路（ＣＰＵ）は、第１のトランジスタ３２の出力信号に基づいて停電処理を行うので、第１のトランジスタ３２の入力側と出力側で異種の電源を用いることができる。本実施の形態では、第１のトランジスタ３２の入力側において、信号線Ｌ２４を１２Ｖ電源を用いてプルアップし、ここでは、信号のレベルが０Ｖと１２Ｖ間でスイングするように構成している。そして、第１のトトランジスタ３２の出力側において、配線パターンを５Ｖ制御電源を用いてプルアップし、ここでは、信号のレベルが０Ｖと５Ｖ間でスイングするように構成している。信号を基板間で信号線を用いて受け渡す場合、信号のレベルが０Ｖと５Ｖ間でスイングするように構成するよりも、信号のレベルが０Ｖと１２Ｖ間でスイングするように構成した方がノイズ等の影響を受け難い。
【００２５】
また、本実施の形態のパチンコ機１によれば、払出制御基板１２０が、主制御基板１３０よりも電源基板１１０側に配設されている。したがって、主制御基板１３０よりも下流側の停電予告検出信号の信号線（信号線Ｌ３４，Ｌ４４）が短絡される不正が行われていても、停電検出回路ＣＫから停電予告検出信号が出力されると、主制御回路と同様、払出制御回路も正常に停電処理を行うことができる。
【００２６】
また、本実施の形態のパチンコ機１によれば、主制御回路が用いる５Ｖ制御電源は、電源回路１１１から電源線を介して供給されるのではなく、主制御基板１３０に設けられている電圧変換回路ＲＥＧから供給される。したがって、主制御基板１３０に５Ｖ制御電源を供給する電源線を基板間に配線する必要がない。これにより、５Ｖ制御電源を供給する電源線を短絡して、主制御回路が停電処理を行わないうちに主制御回路の動作を一時停止させた後に復帰させ、主制御回路が停電復帰処理で主記憶回路をクリアして初期化する状態を故意に創出する不正を防止することができる。
【００２７】
本発明は、実施の形態で説明した構成に限定されず、種々の変更、追加、削除が可能である。
本実施の形態では、説明の便宜上、各制御回路部に設けられている制御回路（ＣＰＵ）と記憶回路（ＲＡＭ）が別々に構成されているものとして説明したが、実際には制御回路と記憶回路は制御用ＩＣとして一体的に構成されている。
本実施の形態では、本発明をパチンコ機１に適用した場合について説明したが、スロット等他の遊技機に適用することもできる。
本実施の形態では、各制御基板に、停電予告検出信号が停電検出回路から出力されたらオフ状態となるトランジスタＴｒ２３，Ｔｒ３３，Ｔｒ４３を配設したが、各トランジスタは、常時オフ状態であり停電予告検出信号が出力されたらオン状態となるように構成されていてもよい。
本実施の形態では、本発明の「第２のスイッチング回路のオープンコレクタ出力が、停電予告検出信号出力端子に出力される」構成の一例として、第２のスイッチング回路がＮＰＮ型のトランジスタＴｒ３３であり、トランジスタＴｒ３３のコレクタが、プルアップされずに停電予告検出信号出力端子（出力端子３４ｂ）に接続されている構成について説明したが、この構成の限定されるものではない。例えば、第２のスイッチング回路としてＮチャネルのＦＥＴが用いられていてもよい。この場合には、ＦＥＴのドレインがプルアップされずに停電予告検出信号出力端子（出力端子３４ｂ）に接続される。また、例えば、第２のスイッチング回路として二次側がＮＰＮ型トランジスタで構成されたフォトカプラを用いてもよい。この場合には、二次側のトランジスタのコレクタがプルアップされずに停電予告検出信号出力端子（出力端子３４ｂ）に接続される。また、例えば、第２のスイッチング回路としてオープンコレクタの出力ピンを有するロジックＩＣを用いてもよい。この場合には、出力ピンがプルアップされずに停電予告検出信号出力端子（出力端子３４ｂ）に接続される。上記した構成例も、全て本発明の「第２のスイッチング回路のオープンコレクタ出力が、停電予告検出信号出力端子に出力される」構成に含む。
また、本実施の形態のパチンコ機１では、払出制御基板１２０にも中継回路ＳＷ１を、副制御基板１４０にも中継回路ＳＷ３を配設したが、少なくとも主制御基板１３０に中継回路ＳＷ２が設けられていれば、本発明の課題を達成することができる。
また、本実施の形態では、停電検出回路ＣＫが電源基板１１０に配設されている場合について説明したが、停電検出回路ＣＫは、電源基板１１０、払出制御基板１２０、主制御基板１３０のいずれかに設けられていればよい。例えば、停電検出回路ＣＫが主制御基板１３０に設けられている場合には、停電検出回路ＣＫの出力信号である停電予告検出信号が、図７に示す、トランジスタＴＲ３３のベース側に入力されるように中継回路が構成されていればよい。また、停電予告検出信号が主制御回路部１３３に入力されるように構成されていればよい。このような場合も、本実施の形態のように、「スイッチング回路のオープンコレクタ出力が、停電予告検出信号出力端子に出力されるように構成」するのが好ましい。すなわち、トランジスタＴＲ３３のコレクタは、図７に示すように、プルアップせずに出力端子３４ｂに接続されるのが好ましい。
また、本実施の形態では、主制御基板１３０の中継回路ＳＷ２には第１のトランジスタＴｒ３２（請求項中の「第１のスイッチング回路」）と第２のトランジスタＴｒ３３（請求項中の「第２のスイッチング回路」）の２つのトランジスタが設けられ、第１のトランジスタＴｒ３２で入力端子３４ａに入力される停電予告検出信号のレベルを反転し、第２のトランジスタＴｒ３３で第１のトランジスタＴｒ３２の出力信号のレベルを反転し、第２のトランジスタＴｒ３３の出力信号を出力端子３４ｂから停電予告検出信号として出力する場合について説明したが、中継回路ＳＷ２の構成はこれに限定されるものではない。例えば、中継回路ＳＷ２には、トランジスタが１つだけ（請求項中の「第３のスイッチング回路」）設けられた構成でもよい。この場合、中継回路ＳＷ２に入力された停電予告検出信号と、中継回路ＳＷ２から出力される停電予告検出信号の信号レベルが反転する構成となる場合があるが、そもそも停電予告検出信号が出力されたか否かは、信号レベルが“Ｈ”から“Ｌ”、あるいは“Ｌ”から“Ｈ”に変化したか否かを検出すればよいので、信号レベルが反転されていても足りる。また、トランジスタが少なくてもよいので部品点数を削減することができる。
【００２８】
また、本発明は、以下のように構成することもできる。
例えば、「（態様１）請求項１に記載の遊技機であって、
前記中継回路は、前記停電予告検出信号入力端子に入力される停電予告検出信号のレベルを反転する第１のスイッチング回路と、第１のスイッチング回路の出力信号のレベルを反転する第２のスイッチング回路を有し、
前記第２のスイッチング回路の出力信号が、前記停電予告検出信号出力端子から停電予告検出信号として出力される、
ことを特徴とする遊技機。」として構成することができる。
本態様の遊技機によれば、主制御基板の停電予告検出信号入力端子に入力される停電予告検出信号のレベルが第１のスイッチング回路で反転され、さらに第２のスイッチング回路で反転されるので、主制御基板の停電予告検出信号出力端子から出力される停電予告検出信号のレベルは、停電予告検出信号入力端子に入力される停電予告検出信号のレベルと同様になる。したがって、停電検出回路から停電予告検出信号が出力されたことを検出するために、停電予告検出信号が主制御基板の停電予告検出信号出力端子を介して入力される基板（例えば、副制御基板）についても、主制御基板の場合と同様、例えば、停電予告検出信号の“Ｈ”レベルを検出した場合に停電状態を検出するように構成することができる。
【００２９】
また、本発明は、以下のように構成することもできる。
例えば、「（態様２）態様１に記載の遊技機であって、
前記第２のスイッチング回路のオープンコレクタ出力が、前記停電予告検出信号出力端子に出力されるように構成されている、
ことを特徴とする遊技機。」として構成することができる。
この、「第２のスイッチング回路のオープンコレクタ出力が、前記停電予告検出信号出力端子に出力される」とは、第２のスイッチング回路がオン状態の際に電流を吸い込む側の端子が、停電予告検出信号出力端子と接続されているとともに、電源に接続されていない（プルアップされていない）といった、第２のスイッチング回路と停電予告検出信号出力端子の接続形態（停電予告検出信号出力端子がオープンコレクタ出力の出力端子であるとも言う。）において、第２のスイッチング回路から停電予告検出信号出力端子に信号が出力される状態を意味する。上記した接続形態としては、典型的には、ＮＰＮ型トランジスタを第２のスイッチング回路として用い、このトランジスタのコレクタと停電予告検出信号出力端子がプルアップされずに接続されている形態や、ＮチャネルのＦＥＴを第２のスイッチング回路として用い、このＦＥＴのドレインと停電予告検出信号出力端子がプルアップされずに接続されている形態や、二次側のトランジスタがＮＰＮ型トランジスタで構成されているフォトカプラを第２のスイッチング回路として用い、このトランジスタのコレクタと停電予告検出信号出力端子がプルアップされずに接続されている形態や、スイッチング素子を内蔵しオープンコレクタ出力ピンを有するＩＣを用い、この出力ピンと停電予告検出信号出力端子がプルアップされずに接続されている形態を含む。
ところで、オープンコレクタ出力ではない停電予告検出信号出力端子の一例としては、スイッチング回路の出力側が電源に接続されるとともに停電予告検出信号出力端子に接続されている場合や、数十オーム程度の抵抗を介して電源に接続されるとともに停電予告検出信号出力端子に接続されている場合がある。この場合、何らかの要因で、停電予告検出信号出力端子に接続されている外部信号線が短絡されると、スイッチング回路の出力部に過剰な電流が流れて出力部が破損する虞がある。
一方、オープンコレクタ出力の停電予告検出信号出力端子は、一般的に、外部信号線を介して接続される側の入力端子がプルアップ抵抗を介して電源に接続されて用いられる。したがって、当該停電予告検出信号出力端子は入力端子に接続されることにより、入力端子に出力信号を出力可能な構成となる。この場合、何らかの要因で外部信号線が短絡されても、入力端子側のプルアップ抵抗（数キロオーム以上）を介して短絡電流が流れ、停電予告検出信号出力端子に接続されたスイッチング回路の出力部が破損することはない。
本態様の遊技機によれば、停電予告検出信号出力端子に接続された外部信号線が何らかの要因により短絡されることにより、中継回路（第２のスイッチング回路）が破損することがなく、遊技機の信頼性が向上する。
【００３０】
また、本発明は、以下のように構成することもできる。
例えば、「（態様３）態様１または２に記載の遊技機であって、
前記主制御回路は、前記第１のスイッチング回路の出力信号に基づいて停電処理を行うことを特徴とする遊技機。」として構成することができる。
本態様の遊技機によれば、主制御回路は、第１のスイッチング回路の出力信号に基づいて停電処理を行うので、第１のスイッチング回路の入力側と出力側で異種の電源を用いることができる。例えば、第１のスイッチング回路の入力側において、停電検出回路から基板を渡って入力された信号線を１２Ｖ電源を用いてプルアップし、ここでは、信号のレベルが０Ｖと１２Ｖ間でスイングするように構成し、第１のスイッチング回路の出力側において、信号線を５Ｖ制御電源を用いてプルアップし、ここでは、信号のレベルが０Ｖと５Ｖ間でスイングするように構成することができる。一般的に、基板間で信号線を用いて信号を受け渡す場合、信号のレベルが０Ｖと５Ｖ間でスイングするように構成するよりも、信号のレベルが０Ｖと１２Ｖ間でスイングするように構成した方がノイズ等の影響を受け難い。本態様によれば、主制御回路が用いる５Ｖ制御電源とは異種の電源を、基板間で信号線を用いて信号を受け渡すための電源として構成するのが容易である。
【００３１】
また、本発明は、以下のように構成することもできる。
例えば、「（態様４）請求項１に記載の遊技機であって、
前記中継回路は第３のスイッチング回路を有し、
前記第３のスイッチング回路のオープンコレクタ出力が、前記停電予告検出信号出力端子に出力されるように構成されている、
ことを特徴とする遊技機。」として構成することができる。
本態様の遊技機によれば、停電予告検出信号出力端子に接続された外部信号線が何らかの要因により短絡されることにより、中継回路（第３のスイッチング回路）が破損することがなく、遊技機の信頼性が向上する。
【００３２】
また、本発明は、以下のように構成することもできる。
例えば、「（態様５）請求項１、態様１〜４のいずれかの遊技機であって、
前記停電予告検出信号入力端子及び前記停電予告検出信号出力端子には外部信号線が接続されており、
前記停電予告検出信号入力端子に接続されている外部信号線は、遊技機が遊技場に設置されている状態で、遊技機の裏側から視認可能に配線されている、
ことを特徴とする遊技機。」として構成することができる。
本態様の遊技機によれば、停電予告検出信号入力端子に接続されている信号線（外部信号線）は、遊技機が遊技場に設置されている状態で、遊技機の裏側から視認可能に配線されているので、この信号線を短絡する等による不正行為が行われていると、一見してわかる。したがって、この信号線については不正行為が行われる虞が少ないため不正対策を省略することができる。したがって、停電予告検出信号出力端子に接続されている信号線に対する不正が行われる場合の対策を講じればよい。
【００３３】
また、本発明は、以下のように構成することもできる。
例えば、「（態様６）請求項１、態様１〜５のいずれかの遊技機であって、
払出制御回路、停電予告検出信号入力端子、停電予告検出信号出力端子、中継回路が設けられた払出制御基板を備え、
前記停電検出回路は、前記電源基板に設けられており、
前記電源基板には、前記停電検出回路からの停電予告検出信号を出力する停電予告検出信号出力端子が設けられており、
前記電源基板の停電予告検出信号出力端子と前記払出制御基板の停電予告検出信号入力端子、前記払出制御基板の停電予告検出信号出力端子と前主制御基板の停電予告検出信号入力端子は外部信号線で接続されているとともに、当該各外部信号線は、遊技機が遊技場に設置されている状態で、遊技機の裏側から視認可能に配線されており、
前記払出制御基板の中継回路は、前記停電予告検出信号入力端子側から前記停電予告検出信号出力端子側に一方向に、前記停電予告検出信号入力端子に入力される停電予告検出信号を前記停電予告検出信号出力端子に中継する、
ことを特徴とする遊技機。」として構成することができる。
なお、電源基板の停電予告検出信号出力端子と払出制御基板の停電予告検出信号入力端子が信号線で接続されている態様としては、結果的に信号線で電気的に接続されていればよく、例えば、電源基板と払出制御基板の間に中継基板が設けられており、電源基板の停電予告検出信号出力端子→中継基板の停電予告検出信号入力端子→中継基板の停電予告検出信号出力端子→払出制御基板の停電予告検出信号入力端子が信号線で接続されているといった態様も含む。
本態様の遊技機によれば、払出制御基板が、主制御基板よりも電源基板側に配設されている。したがって、主制御基板よりも下流側の停電予告検出信号の信号線が短絡される不正が行われていても、停電検出回路から停電予告検出信号が出力されると、主制御回路と同様、払出制御回路も正常に停電処理を行うことができる。
【００３４】
また、本発明は、以下のように構成することもできる。
例えば、「（態様７）遊技機全体の動作を制御する主制御回路および遊技時に変化する遊技情報を記憶する主記憶回路が設けられた主制御基板と、入力電源を前記主制御基板に供給する出力電源に変換する電源回路が設けられた電源基板と、前記出力電源の状態に基づいて停電予告検出信号を出力する停電検出回路とを備え、前記主制御回路は、前記停電検出回路から出力される停電予告検出信号に基づいて、前記主記憶回路に記憶されている遊技情報を用いて判定情報を生成して前記主記憶回路に書き込む停電処理を行う遊技機であって、
前記主制御基板には、前記停電検出回路と、停電予告検出信号出力端子と、前記停電検出回路から出力される停電予告検出信号を前記停電予告検出信号出力端子に中継する中継回路が設けられており、
前記主制御回路は、前記停電検出回路から出力される停電予告検出信号に基づいて前記停電処理を行い、
前記中継回路は、前記停電検出回路側から前記停電予告検出信号出力端子側に一方向に、前記停電検出回路から出力される停電予告検出信号を前記停電予告検出信号出力端子に中継する、
ことを特徴とする遊技機。」として構成することができる。
本態様の遊技機によれば、停電予告検出回路から停電予告検出信号が出力されると、主制御回路により停電処理が行われるとともに、中継回路により当該停電予告検出信号が中継されて、停電予告検出信号出力端子から停電予告検出信号が出力される。中継回路は信号を停電検出回路側から停電予告検出信号出力端子側に一方向に中継する回路であるので、停電予告検出信号出力端子に接続されている配線が何らかの原因により短絡されても、主制御回路に入力される停電予告検出信号には影響がない。したがって、このような場合でも主制御回路は、停電時に正常に停電処理を行うことができる。これにより、停電予告検出信号出力端子に接続されている配線を短絡して、電源を遮断した後に復帰させ、主記憶回路を故意にクリアして初期化する不正を防止することができる。主記憶回路が初期化されると、抽選結果が当たりとなるタイミングが予測可能となり、遊技機が故意に大当たり遊技状態にされる虞があった。本態様の遊技機を用いれば、このように、遊技機を、遊技者に有利な特別遊技状態にする不正を防止することができる。
【００３５】
また、本発明は、以下のように構成することもできる。
例えば、「（態様８）請求項１、態様１〜７のいずれかに記載の遊技機であって、
前記主制御基板には、前記電源回路から供給された前記出力電源の電圧値を、前記主制御回路に供給する制御電源の電圧値に変換する電圧変換回路が設けられている、
ことを特徴とする遊技機。」として構成することができる。
本態様の遊技機によれば、主制御回路が用いる制御電源は、電源回路から電源線を介して供給されるのではなく、主制御基板に設けられている電圧変換回路から供給される。したがって、主制御基板に制御電源を供給する電源線を基板間に配線する必要がない。これにより、制御電源を供給する電源線を短絡して、主制御回路が停電処理を行わないうちに主制御回路の動作を一時停止させた後に復帰させ、主制御回路が停電復帰処理で主記憶回路をクリアして初期化する状態を故意に創出する不正を防止することができる。
【図面の簡単な説明】
【００３６】
【図１】パチンコ機１の全体を示す斜視図である。
【図２】パチンコ機１が遊技場に配置されている状態で、パチンコ機１を裏側から見た図である。
【図３】各基板を接続している信号線を説明する図である。
【図４】停電検出回路の動作を示すタイミングチャート図である。
【図５】初期値更新型乱数カウンタを説明する図である。
【図６】電源基板１１０と各制御基板の構成を示すブロック図である。
【図７】停電検出回路から出力された停電予告検出信号を記載した回路図である。
【図８】各基板に配設されたトランジスタの、常時および停電時の状態を示す図である。
【図９】従来のパチンコ機の構成を示すブロック図である。
【符号の説明】
【００３７】
１  パチンコ機
１０１  外枠
１０３  本体枠
１０５  遊技盤
１０５ａ  裏カバー
１０７  ガラス枠
１１０  電源基板
１１１  電源回路
１１５  中継基板
１２０  払出制御基板
１３０  主制御基板
１３３  主制御回路部
１４０  副制御基板
１６０  球払い出し装置
１７０  球タンク
１７１  球通路
ＣＫ  停電検出回路
ＳＷ１，ＳＷ２，ＳＷ３  中継回路
【図１】
2006341023.tif 000003
【図２】
2006341023.tif 000004
【図３】
2006341023.tif 000005
【図４】
2006341023.tif 000006
【図５】
2006341023.tif 000007
【図６】
2006341023.tif 000008
【図７】
2006341023.tif 000009
【図８】
2006341023.tif 000010
【図９】
2006341023.tif 000011