(57)【要約】【課題】  印刷データをプリンタエンジンへ供給する画像出力装置において、データ転送の遅れによるアンダーランエラーの発生を抑えることにより、安定で高速な印刷処理を廉価に実現する。【解決手段】  印刷データを印刷するプリンタエンジンに接続し、当該プリンタエンジンに印刷データを供給する画像出力装置において、印刷データを保持する記憶手段と、上記の記憶手段におけるデータ量を検出する手段と、前記記憶手段のデータ量が不足する場合に不足するデータ分を補間する、データ補間手段とを有し、前記記憶手段のデータ量が不足する場合に、前記補間手段を用いて印刷データを補間し、前記プリンタエンジンに印刷データを供給することを特徴とする画像出力装置。【選択図】        図１
2006224509.tif 000002
【特許請求の範囲】
【請求項１】
印刷データを印刷するプリンタエンジンに接続し、当該プリンタエンジンに印刷データを供給する画像出力装置において、
印刷データを保持する記憶手段と、
上記の記憶手段におけるデータ量を検出する手段と、
前記記憶手段のデータ量が不足する場合に不足するデータ分を補間する、データ補間手段とを有し、
前記記憶手段のデータ量が不足する場合に、前記補間手段を用いて印刷データを補間し、前記プリンタエンジンに印刷データを供給することを特徴とする画像出力装置。
【請求項２】
前記データ補間手段において、過去に使用した印刷データを用いて補間データを生成することを特徴とする請求項１記載の画像出力装置。
【請求項３】
前記過去に使用した印刷データとして、一ライン前の印刷データを用いることを特徴とする請求項２記載の画像出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタエンジンに画像データを供給するプリンタコントローラ等の画像出力装置に関するものである。
【背景技術】
【０００２】
近年、プリンタエンジンの高解像度化による出力画像データ量の増加に伴い、コントローラ部のデータ処理負荷とメモリ消費量は著しく増大する傾向を強めている。そのため、コントローラ部のＣＰＵ負荷の軽減を目的にハードウェア処理可能な圧縮データを中間バッファメモリに蓄え、ＤＭＡコントローラを制御してこの圧縮データを出力データ生成ハードウェア（ラスタライザ）に転送する方法などが用いられるようになった（例えば、下記特許文献１参照。）。
【０００３】
画像印刷装置としてのページプリンタは、図３に示すように、ネットワーク、ＵＳＢインターフェース等を介して、プリンタドライバを有するホストコンピュータに接続され、ホストコンピュータ等の機器が印刷元データから生成した中間出力データを出力に適した出力画像データに変換するコントローラ部と、コントローラ部から出力された出力画像データを取得し、紙等のメディアに画像出力するエンジン部とにより構成される。このコントローラ部に適した中間出力データは、一般にはプリンタドライバと呼ばれるソフトウェアで生成される。さらに、コントローラ部で中間出力データをエンジン部に適した出力画像データに変換し、エンジン部からの画像転送許可信号に同期してエンジン部にビデオ信号として出力する。エンジン部では電子写真プロセスを制御・駆動し、入力されたビデオ信号を紙等のメディア上に画像として再現する。
【特許文献１】特開平９−１１５４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図２は一般的なプリンタのコントローラ構成を示す図である。システムバス２７に接続するＣＰＵ２１、ＲＯＭ２２、外部Ｉ／Ｆ部２３、ページメモリ２４、ＤＭＡＣ２５、画像出力部２６等で構成され、さらに画像出力部２６はプリンタエンジン２８と接続される。ホストコンピュータで生成された中間出力データは、外部Ｉ／Ｆ部２３で受信し、ＣＰＵ２１でハードウェア処理可能な圧縮データに変換された後、ページメモリ２４に格納される。出力に必要な圧縮データの格納が完了するとＣＰＵ２１の指示によりＤＭＡＣ２５を起動し、格納された圧縮データをページメモリ２４から画像出力部２６に同時に転送する。画像出力部２６は、圧縮データをエンジン部に適した出力画像データ形式に変換するデコーダ部２６１と、一時保持用バッファメモリ２６２、プリンタエンジン２８と接続してビデオ信号として出力するエンジンＩ／Ｆ部２６３で構成される。データ転送はシステムバス２７を通して行われるが、バスの混雑などによりデータの転送がプリンタエンジンの要求する速度に間に合わず、データ転送が遅れてデータの不足、すなわちアンダーランエラーが発生し、正常な印刷が行なわれない等の問題が生じる。システムバス２７の帯域を十分に広くする事でこの問題を回避する事も可能であるが、そのためには高価な高速ＤＭＡ／高速メモリシステム／高速バスシステム等が必要になる。
【０００５】
本発明は上記問題点に鑑みてなされたものであり、データ転送が遅れた際に生じるアンダーランエラーの発生を抑え、印刷画像データの如何に関わらず、安定で高速な印刷処理を廉価に実現する画像出力装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００６】
本発明では、上記問題点を解決するために、印刷データを印刷するプリンタエンジンに接続し、当該プリンタエンジンに印刷データを供給する画像出力装置において、印刷データを保持する記憶手段と、画像同期信号に従って印刷データをプリンタエンジンに供給するエンジンインターフェース手段と、保持する印刷データをエンジンインターフェース手段に転送するための転送手段と、転送が完了した印刷データを保持する記憶手段と、データ転送のアンダーラン発生を検出する手段を有し、アンダーラン発生を検出した際に不足したデータを補間する手段を有することを特徴としている。
【発明の効果】
【０００７】
本発明によれば、バスの混雑などによるデータ転送が遅延し、データが不足したときに、必要なデータと相関のある、一ライン前のデータを用いて補うことにより、アンダーランエラーの発生を抑えることができる。これにより、印刷画像データの如何に関わらず、アンダーランエラーによる再プリントや印刷中止を未然に防止し、安定で高速な印刷処理を廉価に実現することができる。
【発明を実施するための最良の形態】
【０００８】
以下、添付図面に従って本発明にかかる実施例を詳細に説明する。
【実施例】
【０００９】
［第一の実施例］
＜装置構成の説明＞
図１は、本発明の実施例におけるレーザービームプリンタのコントローラの構成を示すブロック図である。
【００１０】
本実施例のシステムは、図１に示すようにシステムバス７にＣＰＵ１、ＲＯＭ２、外部Ｉ／Ｆ３、メモリ４、画像出力部５を接続した構成となっている。
【００１１】
ＣＰＵ１は、装置全体の制御を行うとともに、外部Ｉ／Ｆ３より受信する印刷データからプリンタエンジン６に出力可能な印刷データの生成を行う。ＲＯＭ２は前記ＣＰＵ１によって処理される処理手順（プログラム）、およびフォントデータなどを格納する。外部Ｉ／Ｆ３は、Ｅｔｈｅｒｎｅｔ（登録商標）等のＬＡＮインターフェースや、ＵＳＢやＩＥＥＥ１２８４、ＩＥＥＥ１３９４等のＩ／Ｏインターフェースであり、上位装置（ホストコンピュータ）から印刷データを受信する。メモリ４は、前記ＣＰＵ１が生成した印刷データを一旦格納する。画像出力部５は、前記画像メモリ４から印刷データの転送を行い、また当該印刷データの伸張処理を行うとともに、プリンタエンジン６の印刷タイミングに合わせて、印刷データをプリンタエンジン６に出力する。
【００１２】
次に、画像出力部５の内部構成を説明する。１０１はＤＭＡコントローラであり、システムバス７を介して、メモリ４から画像出力部５へ印刷データの転送を行う。１０２はデコーダであり、ＤＭＡコントローラ１０１によって転送される印刷データの伸張処理を行う。１０３はＦＩＦＯ（ファーストイン・ファーストアウト）であり、デコーダ１０２から出力されるデータを一旦記憶し、後記データ選択部１０５に印刷データを出力する。ＦＩＦＯ１０３はＤＭＡコントローラ１０１によるデータ転送と、プリンタエンジンへのデータ転送との速度調整を行う。１０４はＦＩＦＯアンダーラン検出部であり、ＦＩＦＯ１０３に蓄積されているデータ残量の情報を、後記データ選択部１０７に通知する。１０５はバックアップ用ＦＩＦＯであり、デコーダ１０２から出力されるデータを一旦記憶し、後記データ選択部１０５に印刷データを出力する。１０６はバックアップデータ残量検出部であり、バックアップ用ＦＩＦＯ１０５に蓄積されているデータ残量の情報を後記データ選択部１０７に通知している。１０７はデータ選択部であり、アンダーラン検出部１０４から通知されるＦＩＦＯ１０３の残量が０でなければ、ＦＩＦＯ１０３のデータを後記エンジンＩ／Ｆ回路１０８に出力する。アンダーラン検出部１０４から通知される残量が０であれば、バックアップ用ＦＩＦＯ１０５のデータをエンジンＩ／Ｆ回路１０８に出力する。
【００１３】
１０８はエンジンＩ／Ｆ回路であり、プリンタエンジン６との間で、コマンド／レスポンスの通信処理を行うとともに、印刷時にプリンタエンジン６からの水平同期信号／垂直同期信号に同期して、データ選択部１０７から印刷データを読み出し、プリンタエンジン６に出力する。
【００１４】
＜動作説明＞
第一の実施例では、ＦＩＦＯ１０３でアンダーランが発生したときに、バックアップ用ＦＩＦＯ１０５から一ライン前のデータを供給することによってアンダーランエラーの発生を未然に防ぐ。一ライン前のデータと現在出力すべきデータには相関関係があり、現在出力すべきデータに一ライン前のデータを補うと部分的な解像度が落ちるものの、画像としてはそれほど大きな影響はない。
【００１５】
バックアップ用ＦＩＦＯ１０５は、遅延回路などを用い、ＦＩＦＯ１０３のデータと比較して一ライン分前のデータを出力する。
【００１６】
図４は上記における実施例での各部の動作を説明するためのフローチャートである。
【００１７】
ＣＰＵ１は、ホストコンピュータから送られたデータを外部Ｉ／Ｆ３を介して受信し（Ｓ４０２）、プリンタエンジン６に出力可能な形式で印刷データを生成する（Ｓ４０３）。所定の量の印刷データが生成されると、ＣＰＵ１は、エンジンＩ／Ｆ回路１０８を介して、プリンタエンジン６に印刷開始の指示を通知する（Ｓ４０４，Ｓ４０５）。印刷開始の指示を受けたプリンタエンジン６は、印刷動作を開始して、印刷データの転送タイミングを示す垂直／水平同期信号を出力する（Ｓ４０６）。エンジンＩ／Ｆ回路１０８は、プリンタエンジン６から受信する同期信号から、データ転送開始タイミングをＣＰＵ１に通知し、これによりＣＰＵ１は、ＤＭＡコントローラを起動して印刷データの転送を行わせる（Ｓ４０７）。ＤＭＡコントローラ１０１は、画像メモリ４に蓄積された印刷データ（圧縮データ）を、デコーダ１０２に転送する（Ｓ４０８）。デコーダ１０２は、圧縮された印刷データに対して伸張処理を行い（Ｓ４０９）、ＦＩＦＯ１０３およびバックアップ用ＦＩＦＯ１０５に印刷データを蓄積する（Ｓ４１０）。データ選択部１０７は、アンダーラン検出部１０４からデータ残量を受信し、ＦＩＦＯ１０３のアンダーラン発生を監視している（Ｓ４１１）。ＦＩＦＯ１０３でアンダーランが発生していない場合、データ選択部１０７はＦＩＦＯ１０３に蓄積されたデータをエンジンＩ／Ｆ回路１０８へ出力し（Ｓ４１２）、印刷処理を行う（Ｓ４１３）。ＦＩＦＯ１０３でアンダーランが発生した場合、バックアップ用ＦＩＦＯ１０５にデータが存在することを確認する（Ｓ４１４）。バックアップ用ＦＩＦＯ１０５のデータ残量はバックアップデータ残量検出部１０６で監視している。バックアップ用ＦＩＦＯ１０５にデータがあればそのデータをエンジンＩ／Ｆ回路１０８へ出力し（Ｓ４１５）、印刷処理を続行する（Ｓ４１３）。バックアップ用ＦＩＦＯにデータが存在しない場合は、データ選択部１０７からＣＰＵ１へＤＭＡアクセス部制御部１００を介して印刷データが存在しないことを通知することにより、印刷を中止して再プリントなどの措置を行う（Ｓ４１６）。
【００１８】
［第二の実施例］
第一の実施例では、一つのＤＭＡコントローラおよびデコーダで構成されている。しかし、ＤＭＡコントローラおよびデコーダは複数であってもかまわない。
【００１９】
図５にＤＭＡコントローラおよびデコーダが複数ある構成の一実施例を示している。第二の実施例では、画像出力部５５の内部にＤＭＡコントローラ、デコーダ、ＦＩＦＯ，ＦＩＦＯアンダーラン検出部、バックアップ用ＦＩＦＯ、バックアップデータ残量検出部、およびデータ選択部が並列に存在する構成になっている。いずれかのＦＩＦＯでアンダーランが発生したときに、それぞれに対応するバックアップ用ＦＩＦＯからデータを補うことで、アンダーランエラーの発生を未然に防ぐことができる。
【００２０】
［第三の実施例］
第一の実施例および第二の実施例では、画像出力部は一つであるが、複数の画像出力部で印刷データを分担処理する構成であってもかまわない。
【００２１】
図６はその一実施例を示している。図６では二つの画像出力部で一ラインずつ交互に処理し、一ライン前のデータが異なる画像出力部に存在するような構成になっている。
【００２２】
画像出力部６５ａのデコーダ６０２ａで処理されたデータはＦＩＦＯ６０３ａと画像出力部６５ｂのバックアップ用ＦＩＦＯ６０５ｂに入力され、画像出力部６５ｂのデコーダ６０２ｂで処理されたデータはＦＩＦＯ６０３ｂと画像出力部６５ａのバックアップ用ＦＩＦＯ６０５ａに入力される。上記のように画像出力部６５ａと画像出力部６５ｂを接続することにより、バックアップ用ＦＩＦＯ６０５ａとバックアップ用ＦＩＦＯ６０５ｂにはそれぞれ一ライン前のデータが蓄積され、ＦＩＦＯ６０３ａまたはＦＩＦＯ６０３ｂでアンダーランが生じたときにデータを補間することができ、第一の実施例と同様にアンダーランエラーの発生を未然に防ぐことができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施例による画像出力装置の構成を示すブロック図である。
【図２】従来の画像出力装置の構成を示すブロック図である。
【図３】一般的なプリンタの構成を説明する図である。
【図４】本発明の実施例による処理フローを説明する図である。
【図５】本発明の第二の実施例において、ＤＭＡＣ、デコーダ、ＦＩＦＯ、アンダーラン検出部、バックアップ用ＦＩＦＯ，バックアップデータ残量検出部およびデータ選択部が複数存在する画像出力装置の構成を示すブロック図である。
【図６】本発明の第三の実施例において、画像出力部が複数存在する場合の画像出力装置の構成を示すブロック図である。
【符号の説明】
【００２４】
１  ＣＰＵ
２  ＲＯＭ
３  外部Ｉ／Ｆ
４  メモリ
５  画像出力部
６  プリンタエンジン
７  システムバス
１００  ＤＭＡアクセス制御部
１０１  ＤＭＡＣ
１０２  デコーダ
１０３  ＦＩＦＯ
１０４  ＦＩＦＯアンダーラン検出部
１０５  バックアップ用ＦＩＦＯ
１０６  バックアップデータ残量検出部
１０７  データ選択部
１０８  エンジンＩ／Ｆ回路
【図１】
2006224509.tif 000003
【図２】
2006224509.tif 000004
【図３】
2006224509.tif 000005
【図４】
2006224509.tif 000006
【図５】
2006224509.tif 000007
【図６】
2006224509.tif 000008