(57)【要約】【課題】  ＴＦＴアレイ基板等の電気光学装置用基板において、一つの画素部の良否を他の画素部の影響を受けずに検出し、且つノイズが印加された場合でも安定して画素部の良否を判定する。【解決手段】  電気光学装置用基板は、基板と、該基板上で互いに交差するように配設された複数の走査線及び複数のデータ線と、該複数のデータ線のうち相隣接する２本のデータ線の組の各々と複数の走査線のうち１本の走査線の各々とが交差してなす該１本の走査線上に位置する２つの交点毎に一つずつ設けられた複数の画素部と、２本のデータ線の組の各々に電気的に接続された複数の画素検査回路とを備える。複数の画素部のうちデータ線又は走査線に沿って隣接する２つの画素部は、相異なるデータ線に電気的に接続されている。【選択図】  図３
2006349985.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上で互いに交差するように配設された複数の走査線及び複数のデータ線と、
該複数のデータ線のうち相隣接する２本のデータ線の組の各々と前記複数の走査線のうち１本の走査線の各々とが交差してなす該１本の走査線上に位置する２つの交点毎に一つずつ設けられた複数の画素部と、
前記２本のデータ線の組の各々に電気的に接続された複数の画素検査回路と
を備え、
前記複数の画素部のうち前記データ線又は前記走査線に沿って隣接する２つの画素部は、相異なるデータ線に電気的に接続されている
ことを特徴とする電気光学装置用基板。
【請求項２】
前記画素検査回路は、前記２本のデータ線のうち前記画素部が接続された一方のデータ線を介して前記画素部から出力された第１電位信号が供給されると共に前記２本のデータ線のうち他方のデータ線を介して基準信号となる第２電位信号が供給され、（ｉ）前記第１電位信号の電位が前記第２電位信号の電位より低い場合には、前記一方のデータ線を介して前記第１電位信号の電位より低い電位を有する低電位信号を、（ｉｉ）前記第１電位信号の電位が前記第２電位信号の電位より高い場合には、前記一方のデータ線を介して前記第１電位信号の電位より高い電位を有する高電位信号を出力する増幅回路であることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項３】
前記複数の画素部の各々は、前記基板上で平面的に見て、前記複数の走査線のうち相隣接する２本の走査線及び前記複数のデータ線のうち相隣接する２本のデータ線によって区画される交差領域の２つ分に対応する領域を占める画素電極を有していることを特徴とする請求項１又は２に記載の電気光学装置用基板。
【請求項４】
前記複数の画素電極の各々は、前記基板上で平面的に見て、前記走査線に沿った方向に前記２つ分に対応する領域を占めるように形成されていることを特徴とする請求項３に記載の電気光学装置用基板。
【請求項５】
前記複数の画素電極の各々は、前記基板上平面的に見て、前記データ線に沿った方向に前記２つ分に対応する領域を占めるように形成されていることを特徴とする請求項３に記載の電気光学装置用基板。
【請求項６】
前記複数の画素部は、前記複数の画素電極の各々と前記交差領域毎に少なくとも１つのコンタクトホールを介して電気的に接続されたスイッチング素子を夫々備えることを特徴とする請求項３から５のいずれか一項に記載の電気光学装置用基板。
【請求項７】
請求項１から６のいずれか一項に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に用いられる基板であって液晶等の電気光学素子を駆動するためのＴＦＴ等の半導体素子が形成された電気光学装置用基板、及びこれを備えた電気光学装置、並びに電子機器の技術分野に関する。
【背景技術】
【０００２】
液晶装置等の電気光学装置は、薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」と称す。）等が形成されたＴＦＴアレイ基板等の電気光学装置用基板を検査する工程と、ＴＦＴアレイ基板及び液晶等の電気光学素子を駆動するための対向電極が形成された対向基板間に液晶を封入する工程とを経て形成される。完成品である液晶装置が正常に作動するか否かの検査は、完成された液晶装置によって表示された画像が正しく表示されるか否かによって行われる。このような電気光学装置において、ＴＦＴアレイ基板に形成されたＴＦＴの不具合がＴＦＴアレイ基板を検査する工程で検出されなかった場合には、完成品である液晶装置に対して行う検査によって不具合が検出されることになる。
【０００３】
完成品である液晶装置で不具合が検出された場合の対応策として、液晶装置から液晶を抜き取った後、ＴＦＴアレイ基板を交換する或いは不具合箇所を修理する等の措置が考えられるが、電気光学装置を製造する際の歩留まりの低下及びコストの増大を考慮すると実質的にこれらの措置を採用することは難しい。加えて、ＴＦＴアレイ基板を形成した後の工程が無駄な工程となってしまい、液晶装置等の電気光学装置を製造する際の歩留まりの低下及びコストの増大を招く問題点がある。
【０００４】
このような問題点を解決する手段の一つとして、例えば特許文献１は、画素アレイ内においてコンパレータに電気的に接続された２本の信号線及び走査線の全ての交差に対応して画素が配置されており、電気光学装置用基板を形成した段階で２つの画素に供給された電位情報を比較することによって画素に不良が生じているか否かを検査する技術を開示している。
【０００５】
【特許文献１】特開２００４―２２６５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された技術によれば、コンパレータに電気的に接続された２本の信号線のうち一方の信号線と走査線とが交差する領域に配置された画素を検査する場合、他方の信号線及び走査線が交差する領域に配置された画素に供給された信号の電位が互いに参照電位となり、参照電位側の画素に不具合が存在することによって参照電位が変動する。これにより、正常である被検査対象の画素に不具合が存在すると判断されてしまい、１画素の不良が２画素の不良として検出されてしまう技術的問題点がある。加えて、１画素に含まれるＴＦＴ等の半導体素子又はキャパシタのどの箇所にどのような不具合が発生しているかを電気的に検出することが困難である問題点もある。
【０００７】
参照電位側の信号線の電位及び被検査対象の画素が電気的に接続された信号線の電位の夫々を、例えば差動増幅器によって増幅した後に比較することによって画素の良否を判定する手法も考えられる。しかしながら、被検査対象の画素が電気的に接続された信号線或いは参照電位に維持された信号線にノイズが印加された場合、これら２本の信号線の電位の高低関係を正確に判定することが困難となり、画素の不良の有無を正確に検出することが難しくなる問題点もある。より具体的には、画素の不良の有無に応じて出力される信号の電位が参照電位に比べて僅かに高い、又は低い場合にノイズによる参照電位の変動によって、画素の良否に応じて出力される信号の電位及び参照電位の高低関係が逆転してしまうこともあり、正確に画素の良否を判定することが困難になる。
【０００８】
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、画素の良否を一画素ずつ判定でき、且つ信号線にノイズが印加された場合でも画素の良否を正確に判定できるように構成された電気光学装置用基板、及びこれを備えた電気光学装置、並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の電気光学装置用基板は、上記課題を解決するために、基板と、該基板上で互いに交差するように配設された複数の走査線及び複数のデータ線と、該複数のデータ線のうち相隣接する２本のデータ線の組の各々と前記複数の走査線のうち１本の走査線の各々とが交差してなす該１本の走査線上に位置する２つの交点毎に一つずつ設けられた複数の画素部と、前記２本のデータ線の組の各々に電気的に接続された複数の画素検査回路とを備え、前記複数の画素部のうち前記データ線又は前記走査線に沿って隣接する２つの画素部は、相異なるデータ線に電気的に接続されている。
【００１０】
本発明の電気光学装置用基板によれば、例えば、電気光学装置用基板と対向基板との間に液晶等の電気光学物質が狭持されることにより電気光学装置が形成される。その電気光学装置の動作時には、例えばＸ−ドライバ回路により画像信号が、データ線を介して各画素部に供給される。これと共に、Ｙ−ドライバ回路により走査線を介して走査信号が各画素部に供給される。画素部毎に設けられた例えば画素スイッチング用の薄膜トランジスタ（以下、適宜「ＴＦＴ」という。）は、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が可能である。
【００１１】
このような電気光学装置用基板に対しては、画素部の良否を判定する検査が行う必要がある。このような検査時には、例えば、１本の走査線毎に画素部とデータ線との電気的な接続がオンにされ、ある画素部から、対応するデータ線を介して、出力される電位信号を基準信号と比較することにより画素部の良否を夫々判定する方法がとられる。画素部から出力される電位信号は、検査時に予め複数の画素部の全部又は一部に供給された検査信号が、画素部における電荷のリーク等の不具合の有無、即ち、画素部の良否を反映した結果として得られる信号である。基準信号は、隣接するデータ線に予め供給された基準となる信号であって、検査信号及び検査対象の画素部から出力される電位信号を評価する際の基準となる。
【００１２】
本発明では特に、複数の画素部は、複数のデータ線のうち相隣接する２本のデータ線の組の各々と複数の走査線のうち１本の走査線の各々とが交差してなす該１本の走査線上に位置する２つの交点毎に一つずつ設けられている。そして、複数の画素部のうち、データ線又は走査線に沿って隣接する２つの画素部は、相異なるデータ線に電気的に接続されている。即ち、１本の走査線上で見て、ある画素部が電気的に接続されているデータ線に隣接するデータ線には画素部は電気的に接続されていない。
【００１３】
本発明では特に、複数の画素検査回路は、２本のデータ線の組の各々に電気的に接続されている。画素検査回路は、例えば画素部から出力された電位信号と基準信号との電位差を増幅する増幅回路であり、この電位差に基づいた電位信号を、例えば本発明の電気光学装置用基板の外部に設けられた外部回路に出力する。
【００１４】
このように構成されているので、例えば、上述した検査において、１本の走査線毎に、検査信号及び検査対象の画素部から出力される信号の評価を正確に行うことができる。より具体的には、例えば、複数の走査線及び複数のデータ線の交差の夫々に画素部が設けられている場合には、検査時に１本の走査線毎に画素部とデータ線との電気的な接続がオンにされた際に、検査対象の画素部と走査線に沿って相隣接する画素部が、基準信号が供給されたデータ線と電気的に接続されることになり、該画素部における電荷のリーク等の不具合によって基準信号に電気的影響を及ぼしてしまう。しかるに本発明によれば、１本の走査線上で見て、検査対象となる画素部が電気的に接続されているデータ線に隣接するデータ線には画素部は電気的に接続されていないので、基準信号が電気的影響を受けることはない。尚、上述したように検査は走査線毎に行われる。よって、検査時において、検査対象の画素部が対応する走査線とは異なる走査線に対応する画素部は、データ線との電気的接続はオフにされているので、これらの画素部による電気的な影響を受けることはない。
【００１５】
以上説明したように、本発明の電気光学装置用基板によれば、検査信号及び検査対象の画素部から出力される信号の評価、即ち、画素部の良否を一画素ずつ正確に判定することができる。従って、画素部の不具合の検査の精度が高まり、品質及び歩留まりの向上にもつながる。
【００１６】
本発明の電気光学装置用基板の一態様では、前記画素検査回路は、前記２本のデータ線のうち前記画素部が接続された一方のデータ線を介して前記画素部から出力された第１電位信号が供給されると共に前記２本のデータ線のうち他方のデータ線を介して基準信号となる第２電位信号が供給され、（ｉ）前記第１電位信号の電位が前記第２電位信号の電位より低い場合には、前記一方のデータ線を介して前記第１電位信号の電位より低い電位を有する低電位信号を、（ｉｉ）前記第１電位信号の電位が前記第２電位信号の電位より高い場合には、前記一方のデータ線を介して前記第１電位信号の電位より高い電位を有する高電位信号を出力する増幅回路である。
【００１７】
この態様によれば、画素検査回路は、電気光学装置用基板の検査時に、一方のデータ線を介して高電位信号又は低電位信号を、例えば画素部の良否を判定する判定回路に出力する。尚、このような検査は、電気光学装置が一対の基板が貼り合わされる前段階である、例えば、素子アレイ基板、素子基板又はＴＦＴアレイ基板などと称される基板が完成した段階で好ましくは実施される。
【００１８】
より具体的には、この検査時には、例えば画素部から出力される第１電位信号が第２電位信号より僅かに高い電位を有している場合には、第２電位信号の電位に対する第１電位信号の電位の高いことがデータ線に印加されるノイズによって不明瞭とならないように、画素検査回路は第１電位信号に比べて電位が高められた高電位信号を一方のデータ線を介して例えば判定回路に出力する。第１電位信号が第２電位信号より僅かに低い電位を有している場合には、第２電位信号の電位に対する第１電位信号の電位の低いことがデータ線に印加されるノイズによって不明瞭とならないように、画素検査回路は第１電位信号の電位を低くした後、電位が低く抑えられた低電位信号を一方のデータ線を介して出力する。ここで、「第１電位信号」は、画素部の良否を反映した信号であり、より具体的には、例えば画素部の良否に応じて出力された信号である。画素部には、例えば検査に先立ち予め検査信号が供給されており、画素部の良否に応じて検査信号の電位から変動した電位を有する信号が第１電位信号として出力される。「画素部の良否」とは、画素部が不具合を有しているか否かを意味し、第１電位信号及び第２電位信号の電位の高低関係は、画素部に生じた不具合に応じて異なる。「第２電位信号」は、第１電位信号の電位を高くする或いは低くする際の基準となる基準電位を有する。尚、判定回路は、例えば本発明の電気光学装置用基板の外部に設けられた外部回路であり、例えば、画素部に予め供給されていた、第１電位信号の基になる検査信号の電位が第２電位信号の電位に対して高いか低いかという情報と、第２電位信号に基づいて画素検査回路から出力された信号の電位と比較して高電位信号の電位又は低電位信号の電位が高いか低いかという情報とを比較することによって画素部の良否を判定する。
【００１９】
このような判定手法によれば、第１電位信号の基になる検査信号の電位が第２電位信号の電位より高い場合に、画素検査回路から高電位信号が出力されれば一方のデータ線に電気的に接続された画素部、即ち第１電位信号の基になる検査信号が供給された画素部に不具合が発生していないと判断される。一方、第１電位信号の基になる検査信号の電位が第２電位信号の電位より高い場合に画素検査回路から低電位信号が出力されれば一方のデータ線に電気的に接続された画素部に何らかの不具合が発生していると判断される。第１電位信号の元になる検査信号の電位が第２電位信号の電位より低い場合に、画素検査回路から低電位信号が出力されれば一方のデータ線に電気的に接続された画素部に不具合が発生していないことを意味する。第１電位信号の基になる検査信号の電位が第２電位信号の電位より低い場合に画素検査回路から高電位信号が出力されれば一方のデータ線に電気的に接続された画素部、即ち第１電位信号のもとになる検査信号が供給された画素部に何らかの不具合が発生していると判断される。
【００２０】
以上説明したように、この態様によれば、例えば、データ線にノイズが印加された場合でも、画素検査回路から出力される高電位信号又は低電位信号に基づいて、画素の良否を正確に判定できる。
【００２１】
本発明の電気光学装置用基板の他の態様では、前記複数の画素部の各々は、前記基板上で平面的に見て、前記複数の走査線のうち相隣接する２本の走査線及び前記複数のデータ線のうち相隣接する２本のデータ線によって区画される交差領域の２つ分に対応する領域を占める画素電極を有している。
【００２２】
この態様によれば、複数の画素電極の各々は、交差領域の２つ分に対応する領域を占める。即ち、複数の画素電極は、画素部とデータ線とが電気的に接続されている部分の位置する交差領域だけでなく、該交差領域と隣接する交差領域にも夫々延設されている。よって、例えば、画素電極がないことによって、画素アレイ領域において部分的に画像が表示されない等の不具合を防止することができる。
【００２３】
上述した交差領域の２つ分に対応する領域を占める画素電極を有している態様では、前記複数の画素電極の各々は、前記基板上で平面的に見て、前記走査線に沿った方向に前記２つ分に対応する領域を占めるように形成されていてもよい。
【００２４】
この場合には、複数の画素電極が、基板上で平面的に見て、データ線と夫々交差する部分を少なくすることができる。よって、画素電極が、データ線に供給されるデータ信号等の電気的信号の影響を受けることを防止することができる。従って、例えば、データ線に沿って筋が見える等の画像表示における不具合の発生を防止することができる。
【００２５】
上述した交差領域の２つ分に対応する領域を占める画素電極を有している態様では、前記複数の画素電極の各々は、前記基板上平面的に見て、前記データ線に沿った方向に前記２つ分に対応する領域を占めるように形成されていてもよい。
【００２６】
この場合には、複数の画素電極が、基板上で平面的に見て、走査線と夫々交差する部分を少なくすることができる。よって、画素電極が、走査線に供給される走査信号等の電気的信号の影響を受けることを防止することができる。従って、例えば、走査線に沿って筋が見える等の画像表示における不具合の発生を防止することができる。
【００２７】
本発明の電気光学装置用基板の他の態様では、前記複数の画素部は、前記複数の画素電極の各々と前記交差領域毎に少なくとも１つのコンタクトホールを介して電気的に接続されたスイッチング素子を夫々備える。
【００２８】
この態様によれば、スイッチング素子と画素電極とは少なくとも２つのコンタクトホールを介して電気的に接続されている。よって、１つのコンタクトホールを介して電気的に接続されている場合と比較して、スイッチング素子及び画素電極間の抵抗を低くすることができる。従って、スイッチング素子及び画素電極間を電気的に確実に接続することができる。
【００２９】
本発明の電気光学装置は、上記課題を解決するために、上述した本発明の電気光学装置用基板を備える。
【００３０】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えているため、その製造工程の早い段階で、画素部の不具合を検査することができる。よって、製造効率が向上し、製造コストの低減にもつながる。
【００３１】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００３２】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。このような電子機器は、上述した電気光学装置用基板を含んでいるため、製造効率が向上している。
【００３３】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３４】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置用基板の一例として、ＴＦＴアレイ基板を挙げる。
【００３５】
（第１実施形態）
先ず、図１及び図２を参照して、本実施形態に係るＴＦＴアレイ基板を備えた液晶装置の全体構成について説明する。ここに図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ’線での断面図である。
【００３６】
図１及び図２において、本実施形態に係るＴＦＴアレイ基板１０を備えた液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３７】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、Ｘ−ドライバ回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路１１０が額縁遮光膜５３に覆われるようにして設けられている。また、Ｙ−ドライバ回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３８】
ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、Ｘ−ドライバ回路１０１、Ｙ−ドライバ回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００３９】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。画素電極９ａ上には、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００４０】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、Ｘ−ドライバ回路１０１、Ｙ−ドライバ回路１０４の他に、後述するように、本発明に係る「増幅回路」の一例を夫々構成する複数の差動増幅回路等を有する画素検査回路等が形成されている。
【００４１】
次に、図３を参照して、ＴＦＴアレイ基板の回路構成及び検査時における処理手順について説明する。ここに図３は、ＴＦＴアレイ基板の電気的構成を示す回路図である。図４は、画素部の電気的な構成を示す回路図である。図５は、プルダウン回路の電気的な構成を示す回路図である。図６は、プルアップ回路の電気的な構成を示す回路図である。尚、以下では、説明を簡便にするためにひとまず図中左側から見て走査線Ｇｊ（ｊ＝１、２、・・・、ｎ；２以上の整数）の延びる方向に沿って奇数番目（即ち１番目、３番目、５番目、・・・）に配設されたデータ線Ｓｏｉ（ｉ＝１、２、・・・、ｍ；ｍは２以上の整数）に対応して設けられた画素部を検査対象とし、偶数番目（０番目、２番目、４番目、・・・）に配設されたデータ線Ｓｅｉ（ｉ＝１、２、・・・、ｍ；ｍは整数）を基準電位とする場合を前提に説明する。
【００４２】
図３において、本実施形態のＴＦＴアレイ基板１０は、Ｙ−ドライバ回路１０４、Ｘ−ドライバ回路１０１、サンプリング回路１１０、画素部７０及び検査回路４を備えている。
【００４３】
Ｙ−ドライバ回路１０４は、画素部７０の検査時において、スイッチング信号を走査線毎に順次供給する。ここで、スイッチング信号とは、画像を表示する際に画素部７０に供給される画像表示用の走査信号とは異なる信号であり、予め画素部７０に供給された後述する検査信号を画素部７０から出力させるために画素部７０が備えるスイッチング素子をオン状態に切り換えるための信号である。
【００４４】
Ｘ−ドライバ回路１０１は、サンプリング回路１１０を構成するサンプリングスイッチ１１１にサンプリング信号を供給し、これらサンプリングスイッチ１１１をオン状態に切り換える。ここで、「サンプリング信号」とは、画像を表示する際にＸ−ドライバ回路１０１からサンプリング回路１１０に供給される信号とは異なり、後述する差動増幅回路１５から出力された高電位信号或いは低電位信号をデータ線Ｓｏｉ及びＳｅｉ毎に外部のテスト回路に個別に出力するための信号である。
【００４５】
サンプリング回路１１０は、画素部７０を検査する際に、電位信号を、検査対象となる画素部７０が電気的に接続されているデータ線Ｓｏｉ及びＳｅｉに対応させて出力させ、画像信号供給線１１２を介して外部のテスト回路に高電位信号或いは低電位信号を出力する。
【００４６】
画素部７０は、画像表示領域１０ａに、相隣接する２本のデータ線Ｓｏｉ及びＳｅｉの組の各々と１本の走査線Ｇｊの各々とが交差してなす走査線Ｇｊ上に位置する２つの交点に対して一つずつ設けられている。
【００４７】
図４に示すように、画素部７０は、ＴＦＴ３０、液晶素子７２及び蓄積容量７３を備えている。
【００４８】
ＴＦＴ３０は、ソースがデータ線Ｓｏｉ又はＳｅｉに電気的に接続されており、ゲートが走査線Ｇｊに電気的に接続されている。ＴＦＴ３０は、Ｙ−ドライバ回路１０４から供給されるスイッチング信号によってオンオフが切り換えられる。画素部７０は、電位信号をデータＳｏｉに出力すると共に第２電位信号をデータ線Ｓｅｉに出力する。液晶素子７２は、ＴＦＴアレイ基板１０及びＴＦＴアレイ基板１０に対応するように配置される対向基板間に注入される液晶と、この液晶を挟持する一対の電極（即ち、画素電極９ａ及び対向電極２１）を有している。蓄積容量７３は、画像表示が行われる際に画素部７０に供給された画像信号を一時的に保持し、複数の画素部７０のアクティブマトリクス駆動を可能にする。
【００４９】
検査回路４は、複数の差動増幅回路１５、第１駆動信号供給回路２１、第２駆動信号供給回路２２、接続回路２６、ＴＦＴ１３ｐ、及び１３ｎ、トランスミッションゲート６、複数のデータ線Ｓｏｉ、及び複数のデータ線Ｓｅｉを備えている。
【００５０】
データ線Ｓｏｉ及びＳｅｉは、画像表示領域１０ａから差動増幅回路１５まで夫々複数本延在されており、差動増幅回路１５の接続点Ｓｏ及びＳｅに夫々電気的に接続されている。データ線Ｓｏｉ及びＳｅｉは、画像表示領域１０ａに設けられた複数の走査線Ｇｊ（ｊ＝１、２、・・・、ｎ；ｎは２以上の整数）に交差するように画像表示領域１０ａの画像表示領域内に延在している。画像表示領域１０ａに設けられた画素部７０は、相隣接する２本のデータ線Ｓｏｉ及びＳｅｉの組の各々と１本の走査線Ｇｊとが交差してなす走査線Ｇｊ上に位置する２つの交点に対して一つずつ配置され、データ線Ｓｏｉ又はＳｅｉに電気的に接続されている。
【００５１】
接続回路２６は、テスト回路接続ゲート端子を介してテスト回路と電気的に接続されたテスト信号供給線４５と、プルダウン回路３５とを備えている。テスト信号供給線４５は、画素部７０を検査する際に、テスト回路から供給された一系列のテスト信号をトランスミッションゲート６に供給する。プルダウン回路３５は、テスト信号供給線４５を介してトランスミッションゲート６に供給されるテスト信号が変動しないようにテスト信号供給線４５の電位を安定化させる。
【００５２】
図５に示すように、プルダウン回路３５は、電源ＶＤＤに電気的に接続されたゲート、アースされたソース、及びテスト信号供給線４５に電気的に接続されたドレインを備えたＴＦＴ１３５を備えており、テスト信号が供給される際にテスト信号供給線４５の電位が変動することを低減する。尚、プルダウン回路３２もプルダウン回路３５と同様の回路構成を有している。
【００５３】
再び図３において、トランスミッションゲート６は、データ線Ｓｏｉ及びＳｅｉの各々の途中に設けられている。トランスミッションゲート６は、画素部７０からみて差動増幅回路１５に近い側に設けられており、データ線Ｓｏｉ及びＳｅｉの各々の途中に電気的に接続された複数のＴＦＴ１４を備えている。複数のＴＦＴ１４は、画素部７０を検査する際にテスト信号供給線４５を介してテスト回路から供給されるテスト信号に応じて一括でオン状態に切り換えられる。これにより、データ線Ｓｏｉ及びＳｅｉの各々を介して差動増幅回路１５に供給される電位信号の供給路を確保でき、図４を参照して上述した画素部７０に設けられたＴＦＴ３０がオン状態に切り換えられていれば、各画素部７０から各差動増幅回路１５にデータ線Ｓｏｉ及びＳｅｉの各々を介して第１電位信号及び第２電位信号を一括で供給できる。
【００５４】
ここで、第１電位信号は、予め画素部７０に供給されていた検査信号が画素部７０から読み出された信号であり、画素部７０に生じた不具合に応じて検査信号の電位と異なる電位で出力される。第１電位信号と同時にデータ線Ｓｅｉを介して差動増幅回路１５に供給される第２電位信号の電位は予めデータ線Ｓｅｉに印加されていた中間電位と同等の電位で出力される。中間電位とは、差動増幅回路１５が第１電位信号の電位の高低を判定する際に比較対象となる基準電位である。
【００５５】
第１駆動信号供給回路２１は、第１駆動信号供給線４１及びプルアップ回路３１を備えている。第１駆動信号供給線４１は、差動増幅回路１５に電気的に接続されたＴＦＴ１３ｐのゲートに電気的に接続されており、外部から供給された第１駆動信号ＳＡｐＥをＴＦＴ１３ｐのゲートに供給する。第１駆動信号ＳＡｐＥは、差動増幅回路１５を駆動するための駆動信号であり、後述するように差動増幅回路１５は、接続点Ｓｏ及びＳｅの各々に入力される信号のうち高い電位を有する信号の電位をより高くし、低い信号の電位をより低くするセンスアンプとして機能する。ＴＦＴ１３ｐはｐチャネル型のＴＦＴであり、ＴＦＴ１３ｐは第１駆動信号ＳＡｐＥがゲートに供給されるとオン状態に切り換わり、電源ＶＤＤを差動増幅回路１５の接続端子Ｓｐに供給する。
【００５６】
図６に示すように、プルアップ回路３１はゲートが接地されたｐチャネル型のＴＦＴ１３１を備えている。ＴＦＴ１３１は、第１駆動信号供給線４１に電源ＶＤＤを供給する。
【００５７】
第２駆動信号供給回路２２は、第２駆動信号供給線４２及びプルダウン回路３２を備えている。第２駆動信号供給線４２は、差動増幅回路１５に電気的に接続されたＴＦＴ１３ｎのゲートに電気的に接続されており、外部から供給された第２駆動信号ＳＡｎＥをＴＦＴ１３ｎのゲートに供給する。ＴＦＴ１３ｎはｎチャネル型のＴＦＴであり、第２駆動信号ＳＡｎＥがゲートに供給されるとオン状態に切り換わり、電源ＶＤＤを差動増幅回路１５に供給する。プルダウン回路３２は、第２駆動信号供給線４２の電位を維持する。
【００５８】
差動増幅回路１５は、データ線Ｓｏｉ及びＳｅｉを一組とするデータ線の組毎に一つずつ設けられている。トランスミッションゲート６がオン状態になった際に、第１及び第２電位信号がデータ線Ｓｏｉ及びＳｅｉの各々から差動増幅回路１５の接続点Ｓｏ及びＳｅの各々に供給される。差動増幅回路１５は、第１及び第２電位信号を比較することによってデータ線Ｓｏｉ及びＳｅｉの各々を介して、判定回路であるテスト回路に高電位信号又は低電位信号を出力する。
【００５９】
次に、図７を参照して、差動増幅回路の構成について詳細に説明する。図７は、差動増幅回路の電気的な構成を示す回路図である。
【００６０】
図７において、差動増幅回路１５は、ｐチャネル型のＴＦＴ５１及び５２と、ｎチャネル型のＴＦＴ５３及び５４とを備えた交差結合型の差動増幅回路である。より具体的には、ＴＦＴ５１及び５２が電気的に直列に接続された直列回路と、ＴＦＴ５３及び５４が電気的に直列に接続された直列回路とが電気的に並列に接続されている。ＴＦＴ５１のゲートが、ＴＦＴ５２及び５４の接続点Ｓｏに電気的に接続されている。ＴＦＴ５２のゲートは、ＴＦＴ５１及び５３の接続点Ｓｅに電気的に接続されている。ＴＦＴ５３のゲートは、ＴＦＴ５２及び５４の接続点Ｓｏに電気的に接続されている。ＴＦＴ５４のゲートは、ＴＦＴ５１及び５３の接続点Ｓｅに電気的に接続されている。接続点Ｓｏは、データ線Ｓｏｉに電気的に接続されており、接続点Ｓｅは、データ線Ｓｅｉに電気的に接続されている。ＴＦＴ５１及び５２の接続点Ｓｐは、ＴＦＴ１３ｐのドレインに電気的に接続されている。ＴＦＴ５３及び５４の接続点Ｓｎは、ＴＦＴ１３ｎのドレインに電気的に接続されている。
【００６１】
差動増幅回路１５は、第１電位信号が第２電位信号より僅かに高い電位を有している場合には、第１電位信号に比べて電位が高められた高電位信号をデータ線Ｓｏｉを介して例えば判定回路としてのテスト回路に出力する。このように電位が高められた高電位信号によれば、第１電位信号の電位が第２電位信号の電位より高いことを明確にできる。差動増幅回路１５は、第１電位信号が第２電位信号より僅かに低い電位を有している場合には、第１電位信号に比べて電位がより低くされた低電位信号をデータ線Ｓｏｉを介して出力する。このような低電位信号によれば、第１電位信号の電位が第２電位信号の電位より低いことを明確にできる。
【００６２】
データ線Ｓｅｉを介して差動増幅回路１５に供給される第２電位信号は、第１電位信号の電位を高くする或いは低くする際の基準となる基準電位である。第１電位信号は、データ線Ｓｏｉに電気的に接続された画素部７０に不具合が生じているか否か、即ち画素部７０の良否を反映した信号であり、第２電位信号と第１電位信号との電位差は、これらデータ線の配線容量によって変動する電位の大きさに比べて僅かな大きさである。差動増幅回路１５は、第１電位信号の電位及び第２電位信号の高低関係が明確に判定できるように高電位信号又は低電位信号を出力する。
【００６３】
このように出力された高電位信号又は低電位信号に基づいて、例えば判定回路としてのテスト回路が画素部７０に不具合が発生しているか否かを判定する。より具体的には、第１電位信号の元になる検査信号の電位が中間電位より高い場合に、差動増幅回路１５から高電位信号が出力されればデータ線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部７０に不具合が発生していないとテスト回路は判定する。同様に第１電位信号のもとになる検査信号の電位が第２電位信号の電位より低い場合に、差動増幅回路１５から低電位信号が出力されればデータ線に電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部７０に不具合が発生していないとテスト回路は判定する。
【００６４】
第１電位信号の基になる検査信号の電位が第２電位信号の電位より高い場合に差動増幅回路１５から低電位信号が出力されれば、データ線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号の基になる検査信号が供給された画素部７０に何らかの不具合が発生しているとテスト回路は判定する。第１電位信号の基になる検査信号の電位が第２電位信号の電位より低い場合に差動増幅回路１５から高電位信号が出力されればデータ線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部７０に何らかの不具合が発生しているとテスト回路は判定する。
【００６５】
以上説明したように複数の差動増幅回路１５を夫々含む複数の検査回路４によって複数のＴＦＴアレイ基板が夫々備える複数の画素部７０の良否を夫々判定することができる。
【００６６】
再び図３において、本実施形態では特に、複数の画素部７０は、複数のデータ線Ｓｏｉ及びＳｅｉのうち相隣接する２本のデータ線Ｓｏｉ及びＳｅｉの組の各々と複数の走査線Ｇｊのうち１本の走査線Ｇｊの各々とが交差してなす該１本の走査線Ｇｊ上に位置する２つの交点に対して一つずつ設けられている。そして、複数の画素部７０のうち、データ線Ｓｏｉ及びＳｅｉ又は走査線Ｇｊに沿って隣接する２つの画素部７０は、相異なるデータ線Ｓｏｉ又はＳｅｉに電気的に接続されている。即ち、１本の走査線Ｇｊ上で見て、ある画素部７０が電気的に接続されている例えばデータ線Ｓｏｉに隣接するデータ線Ｓｅｉ及びＳｅｉ＋１には画素部７０は電気的に接続されていない。
【００６７】
このように構成されているので、上述した検査において、１本の走査線Ｇｊ毎に、検査信号及び検査対象の画素部７０から出力される第１電位信号の評価を正確に行うことができる。より具体的には、例えば、複数の走査線Ｇｊ及び複数のデータ線Ｓｏｉ及びＳｅｉの交差の夫々に画素部７０が設けられている場合には、検査時に１本の走査線Ｇｊ毎に画素部７０とデータ線Ｓｏｉ及びＳｅｉとの電気的な接続がオンにされた際に、検査対象の画素部７０と走査線Ｇｊに沿って相隣接する画素部７０が、基準信号が供給されたデータ線Ｓｅｉと電気的に接続されることになり、該画素部７０における電荷のリーク等の不具合によって基準信号に電気的影響を及ぼしてしまう。しかるに本実施形態によれば、１本の走査線Ｇｊ上で見て、検査対象となる画素部７０が電気的に接続されているデータ線Ｓｏｉに隣接するデータ線Ｓｅｉ及びＳｅｉ＋１には画素部７０は電気的に接続されていないので、基準信号が電気的影響を受けることはない。尚、上述したように検査は走査線Ｇｊ毎に行われる。よって、検査時において、検査対象の画素部７０が対応する走査線Ｇｊとは異なる走査線Ｇｊに対応する画素部７０は、データ線Ｓｅｉとの電気的接続はオフにされているので、これらの画素部７０による電気的な影響を受けることはない。
【００６８】
以上説明したように、ＴＦＴアレイ基板１０によれば、検査信号及び検査対象の画素部７０から出力される信号の評価、即ち、画素部７０の良否を一画素ずつ正確に判定することができる。従って、画素部７０の不具合の検査の精度が高まり、品質及び歩留まりの向上にもつながる。
【００６９】
次に、図８から図１０を参照して、本実施形態に係るＴＦＴ基板の具体的な構成について説明する。ここに図８及び図９は、ＴＦＴアレイ基板の相隣接する複数の画素部の平面図である。尚、図８及び図９は夫々、後述する積層構造のうち下層部分（図８）と上層部分（図９）とを分かって図示している。図１０は、変形例における図９と同趣旨の平面図である。
【００７０】
先ず、図８及び図９に示すように、ＴＦＴアレイ基板１０上に互いに交差するようにデータ線Ｓｏｉ及びＳｅｉ及び走査線Ｇｊが設けられている。データ線Ｓｏｉ及びＳｅｉは、アルミニウム膜等を含む積層構造からなり、走査線Ｇｊは、例えば導電性のポリシリコン膜等からなる。また、走査線Ｇｊは、半導体層１ａのうち図８中右上がりの斜線領域で示したチャネル領域１ａ’に対向するゲート電極３ａにコンタクトホール１２ｃｖを介して電気的に接続されており、該ゲート電極３ａは該走査線Ｇｊに含まれる形となっている。画素スイッチング用のＴＦＴ３０は、複数のデータ線Ｓｏｉ及びＳｅｉのうち相隣接する２本のデータ線Ｓｏｉ及びＳｅｉの組の各々と複数の走査線Ｇｊのうち１本の走査線Ｇｊの各々とが交差してなす該１本の走査線Ｇｊ上に位置する２つの交点に対して一つずつ設けられている。
【００７１】
図９に示すように、本実施形態では特に、複数の画素電極９ａの各々は、ＴＦＴアレイ基板１０上で平面的に見て、複数の走査線Ｇｊのうち相隣接する２本の走査線Ｇｊ及び複数のデータ線Ｓｏｉ及びＳｅｉのうち相隣接する２本のデータ線Ｓｏｉ及びＳｅｉによって区画される交差領域の２つ分に対応する領域を占めている（点線９ａ’により輪郭が示されている）。よって、画素電極９ａがないことによって、画像表示領域１０ａにおいて部分的に画像が表示されない等の不具合を防止することができる。
【００７２】
更に、本実施形態では特に、複数の画素電極９ａの各々は、ＴＦＴアレイ基板１０上で平面的に見て、走査線Ｇｊに沿った方向に上述した交差領域の２つ分に対応する領域を占めるように形成されていている（点線９ａ’により輪郭が示されている）。よって、複数の画素電極９ａが、ＴＦＴアレイ基板１０上で平面的に見て、データ線Ｓｏｉ及びＳｅｉと夫々交差する部分を少なくすることができる。よって、画素電極９ａが、データ線Ｓｏｉ及びＳｅｉに供給されるデータ信号等の電気的信号の影響を受けることを防止することができる。従って、例えば、データ線Ｓｏｉ及びＳｅｉに沿って筋が見える等の画像表示における不具合の発生を防止することができる。
【００７３】
図１０に変形例として示すように、複数の画素電極９ａの各々は、ＴＦＴアレイ基板１０上平面的に見て、データ線Ｓｅｉ及びＳｏｉに沿った方向に上述した交差領域の２つ分に対応する領域を占めるように形成されていてもよい（点線９ａ’により輪郭が示されている）。この場合には、複数の画素電極９ａが、ＴＦＴアレイ基板１０上で平面的に見て、走査線Ｇｊと夫々交差する部分を少なくすることができる。よって、画素電極９ａが、走査線Ｇｊに供給される走査信号等の電気的信号の影響を受けることを防止することができる。従って、例えば、走査線Ｇｊに沿って筋が見える等の画像表示における不具合の発生を防止することができる。
【００７４】
次に、図１１を参照して、ＴＦＴアレイ基板の具体的な構造について詳細に説明する。ここに図１１は、図８及び図９を重ね合わせた場合のＡ−Ａ’断面図である。尚、図１１においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００７５】
図１１に示すように、ＴＦＴアレイ基板１０は、例えば、石英基板、ガラス基板、シリコン基板からなる基板１００上に各種の構成要素が積層構造をなして形成されている。この積層構造は、図１１に示すように、下から順に、走査線Ｇｊを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７３を含む第３層、データ線Ｓｅｉ等を含む第４層、容量配線４００等を含む第５層、画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線Ｓｅｉとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。なお、前述のうち第１層から第３層までが、下層部分として図８に図示されており、第４層から第６層までが上層部分として図９に図示されている。
【００７６】
（積層構造・第１層の構成―走査線等―）
まず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線Ｇｊが設けられている。この走査線Ｇｊは、平面的に見て、図８のＸ方向に沿うように、ストライプ状にパターニングされている。
【００７７】
（積層構造・第２層の構成―ＴＦＴ等―）
次に、第２層として、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図１１に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００７８】
また、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図８に示すように、画素電極９ａのＸ方向に延びる一辺に沿って島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【００７９】
尚、上述のＴＦＴ３０は、好ましくは図１１に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００８０】
（積層構造・第１層及び第２層間の構成―下地絶縁膜―）
以上説明した走査線Ｇｊの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線ＧｊからＴＦＴ３０を層間絶縁する機能のほか、基板１００の全面に形成されることにより、基板１００の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００８１】
この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線Ｓｅｉに沿って延びる半導体層１ａのチャネル長の方向に沿った溝状のコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。
【００８２】
また、この側壁部３ｂは、前記のコンタクトホール１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線Ｇｊと接するようにされている。
【００８３】
（積層構造・第３層の構成―蓄積容量等―）
さて、前述の第２層に続けて第３層には、蓄積容量７３が設けられている。蓄積容量７３は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７３によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。
【００８４】
容量電極３００は、蓄積容量７３の固定電位側容量電極として機能する。容量電極３００を固定電位とするためには、固定電位とされた容量配線４００（後述する。）と電気的接続が図られることによりなされている。また、容量電極３００は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。
【００８５】
誘電体膜７５は、図１１に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。
【００８６】
この誘電体膜７５は、図１１に示すように、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有するものとなっている。上層の窒化シリコン膜７５ｂは画素電位側容量電極の下部電極７１より少し大きなサイズにパターニングされ、遮光領域（非開口領域）内で収まるように形成されている。
【００８７】
（積層構造、第２層及び第３層間の構成―第１層間絶縁膜―）
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７３の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。
【００８８】
そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線Ｓｅｉとを電気的に接続するコンタクトホール８１が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７３を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。更に、この第１層間絶縁膜４１には、蓄積容量７３を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。
【００８９】
（積層構造・第４層の構成―データ線等―）
さて、前述の第３層に続けて第４層には、データ線Ｓｅｉが設けられている。このデータ線Ｓｅｉは、図１１に示すように、下層より順に、アルミニウムからなる層（図１１における符号４１Ａ参照）、窒化チタンからなる層（図１１における符号４１ＴＮ参照）、窒化シリコン膜からなる層(図１１における符号４０１参照)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。
【００９０】
また、この第４層には、データ線Ｓｅｉと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図９に示すように、平面的に見ると、データ線Ｓｅｉと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。
【００９１】
（積層構造・第３層及び第４層間の構成―第２層間絶縁膜―）
以上説明した蓄積容量７３の上、かつ、データ線Ｓｅｉの下には、例えばＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量配線用中継層６ａ１と蓄積容量７３の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。
【００９２】
（積層構造・第５層の構成―容量配線等―）
さて、前述の第４層に続けて第５層には、容量配線４００が形成されている。この容量配線４００は、平面的にみると、図９に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該容量配線４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。
【００９３】
また、第４層には、このような容量配線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。尚、これら容量配線４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【００９４】
他方、上述の容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
【００９５】
（積層構造・第４層及び第５層間の構成―第３層間絶縁膜―）
以上説明した前述のデータ線Ｓｅｉの上、かつ、容量配線４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
【００９６】
（積層構造・第６層並びに第５層及び第６層間の構成―画素電極等―）
最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＮＳＧからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａとＴＦＴ３０との間は、このコンタクトホール８９及び第３中継電極４０２並びに前述したコンタクトホール８０４、第２中継電極６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。
【００９７】
次に、図８、図９及び図１２を参照して、画素電極と画素スイッチング用のＴＦＴとの電気的接続について説明する。ここに図１２は、図８及び図９を重ね合わせた場合のＢ−Ｂ’断面図である。尚、図１２においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００９８】
図８、図９及び図１２に示すように、本実施形態では特に、画素電極９ａは、画素スイッチング用のＴＦＴ３０が形成された交差領域に隣接する交差領域において、第４層間絶縁膜４４に開孔されたコンタクトホール８９ｂを介して、第３中継電極４０２と同一膜として島状に形成された第５中継電極４０２ｂと電気的に接続されている。第５中継電極４０２ｂは、第３層間絶縁膜４３に開孔されたコンタクトホール８０４ｂを介して、第２中継電極６ａ２と同一膜として島状に形成された第４中継電極６ａ２ｂと電気的に接続されている。第４中継電極６ａ２ｂは、第２層間絶縁膜４２を貫通しつつ開孔されたコンタクトホール８８２ｂを介して、中継電極７１９と電気的に接続されている。中継電極７１９は、上述したように、コンタクトホール８３、下部電極７１及びコンタクトホール８８１を介して、ＴＦＴ３０の高濃度ドレイン領域１ｅと電気的に接続されている。即ち、画素電極９ａは、図１１を参照して説明したようにコンタクトホール８９、第３中継電極４０２、コンタクトホール８０４、第２中継電極６ａ２、コンタクトホール８８２及び中継電極７１９等を介して、ＴＦＴ３０の高濃度ドレイン領域１ｅと電気的に接続されているのに加えて、コンタクトホール８９ｂ、第５中継電極４０２ｂ、コンタクトホール８０４ｂ、第４中継電極６ａ２ｂ、コンタクトホール８８２ｂ及び中継電極７１９等を介しても、ＴＦＴ３０の高濃度ドレイン領域１ｅと電気的に接続されている。よって、一つの画素電極９ａについて見た場合、ＴＦＴ３０と画素電極９ａとは隣接する交差領域に開孔された２つのコンタクトホールを介して電気的に接続されている。よって、１つのコンタクトホールを介して電気的に接続されている場合と比較して、ＴＦＴ３０及び画素電極９ａ間の抵抗を低くすることができる。従って、ＴＦＴ３０及び画素電極９ａ間を電気的に確実に接続することができる。
【００９９】
尚、本実施形態では、隣接する２つの交差領域に跨るように中継電極７１９を形成すると共に、中継電極７１９と画素電極９ａとが２箇所で電気的に接続されるようにしているが、３箇所以上で電気的に接続されるようにしてもよい。そのようにすれば、ＴＦＴ３０及び画素電極９ａ間の抵抗を更に低くすることができる。また、中継電極７１９とは異なる他の中継電極を隣接する２つの交差領域に跨るように形成し、該中継電極と画素電極９ａとが２箇所以上で電気的に接続されるようにしてもよい。
【０１００】
尚、本発明の電気光学装置用基板は、製品として用いるのではなく、製造プロセスの初期段階における検査専用の基板として用いてもよい。
【０１０１】
例えば、新しい機種の基板の製造を始める際に、その製造プロセスによって正常に動作する製品が製造できるかどうかを検証するために、つまり製造プロセスのテストをすることを目的として、本発明の電気光学装置用基板を用いた検査を行うことが考えられる。
【０１０２】
本発明の電気光学装置用基板では、検査する画素の数が通常の電気光学装置の半分であり、検査時間を大幅に短縮することができるので、製造工程の時間短縮に効果的である。
【０１０３】
（電子機器）
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【０１０４】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１３は、プロジェクタの構成例を示す平面図である。この図１３に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１０５】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１０６】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１０７】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１０８】
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１４は、このパーソナルコンピュータの構成を示す斜視図である。図１４において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【０１０９】
さらに、液晶装置を、携帯電話に適用した例について説明する。図１５は、この携帯電話の構成を示す斜視図である。図１５において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１１０】
尚、図１３から図１５を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１１】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ等にも適用可能である。
【０１１２】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１１３】
【図１】液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ'の断面図である。
【図３】液晶装置の主要な回路構成を示したブロック図である。
【図４】画素部の電気的な構成を示す回路図である。
【図５】プルダウン回路の電気的な構成を示す回路図である。
【図６】プルアップ回路の電気的な構成を示す回路図である。
【図７】差動増幅回路の電気的な構成を示す回路図である。
【図８】任意の画素部の下層の構成を示す平面図である。
【図９】任意の画素部の上層の構成を示す平面図である。
【図１０】変形例に係る図９と同趣旨の平面図である。
【図１１】図８及び図９を重ねた場合のＡ−Ａ’断面図である。
【図１２】図８及び図９を重ねた場合のＢ−Ｂ’断面図である。
【図１３】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図１４】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１５】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【０１１４】
９ａ…画素電極、４…検査回路、６…トランスミッションゲート、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１５…差動増幅回路、２０…対向基板、２５…プリチャージ回路、５０…液晶層、７０…画素部、７３…蓄積容量、１０１…Ｘ−ドライバ回路、１０４…Ｙ−ドライバ回路、１１０…サンプリング回路、Ｓｏｉ、Ｓｅｉ…データ線
【図１】
2006349985.tif 000003
【図２】
2006349985.tif 000004
【図３】
2006349985.tif 000005
【図４】
2006349985.tif 000006
【図５】
2006349985.tif 000007
【図６】
2006349985.tif 000008
【図７】
2006349985.tif 000009
【図８】
2006349985.tif 000010
【図９】
2006349985.tif 000011
【図１０】
2006349985.tif 000012
【図１１】
2006349985.tif 000013
【図１２】
2006349985.tif 000014
【図１３】
2006349985.tif 000015
【図１４】
2006349985.tif 000016
【図１５】
2006349985.tif 000017