(57)【要約】【課題】ＳＣＦを用いたフィルタにおいて、ＳＣＦで発生するノイズを軽減する。【解決手段】ＢＰＦ１０は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１１を出力するカットオフ周波数ｆｃ１１のＳＣＦ１１と、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１２を出力するカットオフ周波数ｆｃ１２（＞ｆｃ１）のＳＣＦ１２と、出力信号Ｓ１１，Ｓ１２を互いに減算し、対象信号ｆｉｎのうち略ｆｃ１〜ｆｃ２の帯域の信号を出力する減算部１３とを備える。出力信号Ｓ１１，Ｓ１２は、それぞれ、対象信号ｆｉｎから高域成分が除去された通過信号に、各ＳＣＦで発生したノイズＳｎ１１，Ｓｎ１２が重畳されてなる。ＳＣＦ１１，１２は、各通過信号が互いに同相となり、各ノイズＳｎ１１，Ｓｎ１２が互いに同相となるように構成され、減算部１３の減算によりノイズＳｎ１１，Ｓｎ１２が互いに打ち消し合う。【選択図】図１
2006129109.tif 000002
【特許請求の範囲】
【請求項１】
対象信号から高域成分を除去するカットオフ周波数ｆｃ１のスイッチトキャパシタフィルタ（ＳＣＦ）と、
前記対象信号から高域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、
前記一対のＳＣＦの出力信号を互いに減算し、前記対象信号のうち略ｆｃ１〜ｆｃ２の帯域の信号を出力する減算部と、
を備え、
前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から高域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、
前記一対のＳＣＦは、前記各通過信号が互いに同相となり、前記各ノイズが互いに同相となるように構成され、
前記減算部の減算により前記各ノイズが互いに打ち消し合うことを特徴とするバンドパスフィルタ。
【請求項２】
対象信号から低域成分を除去するカットオフ周波数ｆｃ１のＳＣＦと、
前記対象信号から低域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、
前記一対のＳＣＦの出力信号を互いに減算し、前記対象信号のうち略ｆｃ１〜ｆｃ２の帯域の信号を出力する減算部と、
を備え、
前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から低域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、
前記一対のＳＣＦは、前記各通過信号が互いに同相となり、前記各ノイズが互いに同相となるように構成され、
前記減算部の減算により前記各ノイズが互いに打ち消し合うことを特徴とするバンドパスフィルタ。
【請求項３】
対象信号から高域成分を除去するカットオフ周波数ｆｃ１のＳＣＦと、
前記対象信号から高域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、
前記一対のＳＣＦの出力信号の差分と前記対象信号とに基づいて、前記対象信号から略ｆｃ１〜ｆｃ２の帯域が除去された信号を演算して出力する演算部と、
を備え、
前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から高域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、
前記一対のＳＣＦは、前記各通過信号が互いに同相となり、前記各ノイズが互いに同相となるように構成され、
前記演算部の演算により前記各ノイズが互いに打ち消し合うことを特徴とするバンドエリミネーションフィルタ。
【請求項４】
対象信号から低域成分を除去するカットオフ周波数ｆｃ１のＳＣＦと、
前記対象信号から低域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、
前記一対のＳＣＦの出力信号の差分と前記対象信号とに基づいて、前記対象信号から略ｆｃ１〜ｆｃ２の帯域が除去された信号を演算して出力する演算部と、
を備え、
前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から低域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、
前記一対のＳＣＦは、前記各通過信号が互いに同相となり、前記各ノイズが互いに同相となるように構成され、
前記演算部の演算により前記各ノイズが互いに打ち消し合うことを特徴とするバンドエリミネーションフィルタ。
【請求項５】
対象信号から高域成分を除去するカットオフ周波数ｆｃ１のＳＣＦと、
前記対象信号から低域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、
前記一対のＳＣＦの出力信号を互いに減算し、前記対象信号から略ｆｃ１〜ｆｃ２の帯域が除去された信号を出力する減算部と、
を備え、
前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から高域または低域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、
前記一対のＳＣＦは、前記各通過信号が互いに逆相となり、前記各ノイズが互いに同相となるように構成され、
前記減算部の減算により前記各ノイズが互いに打ち消し合うことを特徴とするバンドエリミネーションフィルタ。
【請求項６】
対象信号から高域成分を除去するカットオフ周波数ｆｃ１のＳＣＦと、
前記対象信号から低域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、
前記一対のＳＣＦの出力信号の差分と前記対象信号とに基づいて、前記対象信号のうち略ｆｃ１〜ｆｃ２の帯域の信号を演算して出力する演算部と、
を備え、
前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から高域または低域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、
前記一対のＳＣＦは、前記各通過信号が互いに逆相となり、前記各ノイズが互いに同相となるように構成され、
前記演算部の演算により前記各ノイズが互いに打ち消し合うことを特徴とするバンドパスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチトキャパシタフィルタを用いたフィルタに関し、特にスイッチトキャパシタフィルタで発生するノイズを軽減するものに関する。
【背景技術】
【０００２】
フィルタ回路には、ＬＣＲフィルタ、ＲＣアクティブフィルタ、スイッチトキャパシタフィルタ（以下、「ＳＣＦ」と称す）などがある。これらの中でも、ＳＣＦは、ＩＣ化に適したフィルタとして知られている。
【０００３】
ところが、ＳＣＦでは、サンプリングクロックでキャパシタをスイッチングするため、スイッチングに伴うノイズが出力信号に乗ってしまう。このため、例えばＳＣＦをオーディオ帯のフィルタとして用いた場合、耳障りなノイズ音が生じてしまう。そこで、従来、スイッチングに伴うノイズを除去するため、ＲＣアクティブフィルタなどで構成されたＬＰＦをＳＣＦの後段に設けている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記のアクティブＬＰＦでノイズを除去する構成では、容量を必要とするため、チップ面積が増大してしまう。また、回路の複雑化により、波形歪、Ｓ／Ｎの低下などの性能面でのデメリットも目立つ。
【０００５】
そこで、本発明は、ＳＣＦを用いて構成されるフィルタであって、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができるフィルタを提供する。
【課題を解決するための手段】
【０００６】
本発明に係るバンドパスフィルタは、対象信号から高域成分を除去するカットオフ周波数ｆｃ１のスイッチトキャパシタフィルタ（ＳＣＦ）と、前記対象信号から高域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、前記一対のＳＣＦの出力信号を互いに減算し、前記対象信号のうち略ｆｃ１〜ｆｃ２の帯域の信号を出力する減算部と、を備え、前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から高域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、前記一対のＳＣＦは、前記各通過信号が互いに同相となり、前記各ノイズが互いに同相となるように構成され、前記減算部の減算により前記各ノイズが互いに打ち消し合うことを特徴とする。
【０００７】
また、本発明に係るバンドパスフィルタは、対象信号から低域成分を除去するカットオフ周波数ｆｃ１のＳＣＦと、前記対象信号から低域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、前記一対のＳＣＦの出力信号を互いに減算し、前記対象信号のうち略ｆｃ１〜ｆｃ２の帯域の信号を出力する減算部と、を備え、前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から低域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、前記一対のＳＣＦは、前記各通過信号が互いに同相となり、前記各ノイズが互いに同相となるように構成され、前記減算部の減算により前記各ノイズが互いに打ち消し合うことを特徴とする。
【０００８】
また、本発明に係るバンドエリミネーションフィルタは、対象信号から高域成分を除去するカットオフ周波数ｆｃ１のＳＣＦと、前記対象信号から高域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、前記一対のＳＣＦの出力信号の差分と前記対象信号とに基づいて、前記対象信号から略ｆｃ１〜ｆｃ２の帯域が除去された信号を演算して出力する演算部と、を備え、前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から高域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、前記一対のＳＣＦは、前記各通過信号が互いに同相となり、前記各ノイズが互いに同相となるように構成され、前記演算部の演算により前記各ノイズが互いに打ち消し合うことを特徴とする。
【０００９】
また、本発明に係るバンドエリミネーションフィルタは、対象信号から低域成分を除去するカットオフ周波数ｆｃ１のＳＣＦと、前記対象信号から低域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、前記一対のＳＣＦの出力信号の差分と前記対象信号とに基づいて、前記対象信号から略ｆｃ１〜ｆｃ２の帯域が除去された信号を演算して出力する演算部と、を備え、前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から低域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、前記一対のＳＣＦは、前記各通過信号が互いに同相となり、前記各ノイズが互いに同相となるように構成され、前記演算部の演算により前記各ノイズが互いに打ち消し合うことを特徴とする。
【００１０】
また、本発明に係るバンドエリミネーションフィルタは、対象信号から高域成分を除去するカットオフ周波数ｆｃ１のＳＣＦと、前記対象信号から低域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、前記一対のＳＣＦの出力信号を互いに減算し、前記対象信号から略ｆｃ１〜ｆｃ２の帯域が除去された信号を出力する減算部と、を備え、前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から高域または低域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、前記一対のＳＣＦは、前記各通過信号が互いに逆相となり、前記各ノイズが互いに同相となるように構成され、前記減算部の減算により前記各ノイズが互いに打ち消し合うことを特徴とする。
【００１１】
また、本発明に係るバンドパスフィルタは、対象信号から高域成分を除去するカットオフ周波数ｆｃ１のＳＣＦと、前記対象信号から低域成分を除去するカットオフ周波数ｆｃ２（＞ｆｃ１）のＳＣＦと、前記一対のＳＣＦの出力信号の差分と前記対象信号とに基づいて、前記対象信号のうち略ｆｃ１〜ｆｃ２の帯域の信号を演算して出力する演算部と、を備え、前記一対のＳＣＦの出力信号は、それぞれ、前記対象信号から高域または低域成分が除去された通過信号に、前記各ＳＣＦで発生したノイズが重畳されてなり、前記一対のＳＣＦは、前記各通過信号が互いに逆相となり、前記各ノイズが互いに同相となるように構成され、前記演算部の演算により前記各ノイズが互いに打ち消し合うことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ＳＣＦを用いて構成されるフィルタであって、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができるフィルタを提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に従って説明する。なお、以下に示される各フィルタは、例えばオーディオ帯用のフィルタとして好適に用いられるが、特に用途は限定されない。
【００１４】
［第１の実施の形態］
図１は、第１の実施の形態に係るバンドパスフィルタ（以下、「ＢＰＦ」と称す）１０の構成を示すブロック図である。このＢＰＦ１０は、入力端子ＩＮ１に供給された対象信号ｆｉｎのうち所定の帯域成分を通過させて、出力信号ｆｏｕｔを出力端子ＯＵＴ１から外部に出力する回路である。ＢＰＦ１０は、一対のＳＣＦ１１，１２を用いて構成されている。本実施の形態では、ＳＣＦ１１，１２は、いずれも対象信号から高域成分を除去するローパスフィルタ（以下、「ＬＰＦ」と称す）として動作する。また、ＳＣＦ１１，１２は、後述する相違点を除いて、互いに略同一の構成を有する。さらに、ＳＣＦ１１，１２には、サンプリングクロックとして同一のクロック信号ＣＬＫが供給される。以下の説明においては、まずＳＣＦ１１について説明し、つぎにＢＰＦ１０全体について説明することとする。
【００１５】
図２は、ＳＣＦ１１の構成例を示す回路図である。図２において、ＳＣＦ１１は、スイッチＳＷ１１〜ＳＷ１８、キャパシタＣ１１〜Ｃ１３、およびオペアンプＯＰ１１を含んで構成されている。
【００１６】
キャパシタＣ１１の一端はスイッチＳＷ１１を介して入力端子ＩＮ２に接続されるとともに、スイッチＳＷ１２を介して内部基準電圧端子に接続され、他端はスイッチＳＷ１３を介してオペアンプＯＰ１１の逆相入力端子に接続されるとともに、スイッチＳＷ１４を介して内部基準電圧端子に接続されている。また、キャパシタＣ１２の一端はスイッチＳＷ１５を介してオペアンプＯＰ１１の逆相入力端子に接続されるとともに、スイッチＳＷ１６を介して内部基準電圧端子に接続され、他端はスイッチＳＷ１７を介して出力端子ＯＵＴ２に接続されるとともに、スイッチＳＷ１８を介して内部基準電圧端子に接続されている。また、キャパシタＣ１３の一端はオペアンプＯＰ１１の逆相入力端子に接続され、他端は出力端子ＯＵＴ２およびオペアンプＯＰ１１の出力端子に接続されている。また、オペアンプＯＰ１１の正相入力端子は内部基準電圧端子に接続されている。
【００１７】
ここで、スイッチＳＷ１１〜ＳＷ１８は、外部から供給されるクロック信号ＣＬＫによってオンオフ制御されるスイッチである。ここでは、スイッチＳＷ１２，１４，１６，１８はクロック信号ＣＬＫの反転信号に同期してオンオフするスイッチ（以下、「第１のスイッチ」と称す）であり、スイッチＳＷ１１，１３，１５，１７はクロック信号ＣＬＫに同期してオンオフするスイッチ（以下、「第２のスイッチ」と称す）である。
【００１８】
図３は、第１および第２のスイッチの構成例を示す回路図である。図４は、第１および第２のスイッチの動作を示すタイミングチャートである。
【００１９】
図３（ａ）に示されるとおり、第１のスイッチは、ｎチャネル型のＭＯＳトランジスタＭ１１とｐチャネル型のＭＯＳトランジスタＭ１２とが互いに並列接続された構成を有している。ＭＯＳトランジスタＭ１１のゲートにはインバータＩＮＶ１１を介してクロック信号ＣＬＫが印加され、ＭＯＳトランジスタＭ１２のゲートにはクロック信号ＣＬＫが印加される。この構成により、第１のスイッチは、図４に示されるとおり、クロック信号ＣＬＫがハイレベルのときオフとなり、ロウレベルのときオンとなる。すなわち、第１のスイッチは、クロック信号ＣＬＫの反転信号に同期してオンオフする。
【００２０】
一方、図３（ｂ）に示されるとおり、第２のスイッチは、ｎチャネル型のＭＯＳトランジスタＭ１３とｐチャネル型のＭＯＳトランジスタＭ１４とが互いに並列接続された構成を有している。ＭＯＳトランジスタＭ１３のゲートにはクロック信号ＣＬＫが印加され、ＭＯＳトランジスタＭ１４のゲートにはインバータＩＮＶ１２を介してクロック信号ＣＬＫが印加される。この構成により、第２のスイッチは、図４に示されるとおり、クロック信号ＣＬＫがハイレベルのときオンとなり、ロウレベルのときオフとなる。すなわち、第２のスイッチは、クロック信号ＣＬＫに同期してオンオフする。
【００２１】
上記構成を有するＳＣＦ１１では、クロック信号ＣＬＫの周波数に対し十分に低い周波数を有する対象信号に対しては、キャパシタＣ１１とスイッチＳＷ１１〜ＳＷ１４からなるスイッチトキャパシタＳＣ１１、および、キャパシタＣ１２とスイッチＳＷ１５〜ＳＷ１８からなるスイッチトキャパシタＳＣ１２を、それぞれ抵抗と等価とみなすことができる。したがって、ＳＣＦ１１は、図５に示されるＲＣアクティブフィルタと等価なＬＰＦである。なお、図５において、図２のスイッチトキャパシタＳＣ１１，ＳＣ１２は、それぞれ抵抗Ｒ１１，Ｒ１２に置換されている。ここで、図５のＲＣアクティブフィルタのカットオフ周波数ｆｃは、抵抗Ｒ１１およびＲ１２の抵抗値をＲ、キャパシタＣ１３の容量値をＣとすると、以下の（１）式で表される。
【００２２】
【数１】
2006129109.tif 000003
また、上記の抵抗値Ｒは、クロック信号ＣＬＫの周波数をｆｓｃ、キャパシタＣ１１およびＣ１２の容量値をＣｓｃとすると、以下の（２）式で表される。
【００２３】
【数２】
2006129109.tif 000004
したがって、ＳＣＦ１１のカットオフ周波数ｆｃは、以下の（３）式で表される。
【００２４】
【数３】
2006129109.tif 000005
なお、図２に示される回路は、素子数削減の観点より、図６に示される回路に変形されることが好ましい。図６において、図２の４個のスイッチＳＷ１３〜ＳＷ１６は、２個のスイッチＳＷ１９，２０に置き換えられている。以下、図６に示される回路の構成について説明する。
【００２５】
キャパシタＣ１１の一端はスイッチＳＷ１１を介して入力端子ＩＮ２に接続されるとともに、スイッチＳＷ１２を介して内部基準電圧端子に接続され、他端はキャパシタＣ１２に接続されるとともに、スイッチＳＷ１９を介してオペアンプＯＰ１１の逆相入力端子に接続され、スイッチＳＷ２０を介して内部基準電圧端子に接続されている。また、キャパシタＣ１２の一端はキャパシタＣ１１に接続されるとともに、スイッチＳＷ１９を介してオペアンプＯＰ１１の逆相入力端子に接続され、スイッチＳＷ２０を介して内部基準電圧端子に接続され、他端はスイッチＳＷ１７を介して出力端子ＯＵＴ２に接続されるとともに、スイッチＳＷ１８を介して内部基準電圧端子に接続されている。また、キャパシタＣ１３の一端はオペアンプＯＰ１１の逆相入力端子に接続され、他端は出力端子ＯＵＴ２およびオペアンプＯＰ１１の出力端子に接続されている。また、オペアンプＯＰ１１の正相入力端子は内部基準電圧端子に接続されている。
【００２６】
ここで、スイッチＳＷ１２，１８，２０はクロック信号ＣＬＫの反転信号に同期してオンオフする第１のスイッチであり、スイッチＳＷ１１，１７，１９はクロック信号ＣＬＫに同期してオンオフする第２のスイッチである。
【００２７】
つぎに、本実施の形態に係るＢＰＦ１０全体について、構成および動作をあわせて説明する。図１において、ＢＰＦ１０は、一対のＳＣＦ１１、１２と、減算部１３とを備えている。
【００２８】
ＳＣＦ１１は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１１を出力する。この出力信号Ｓ１１は、対象信号ｆｉｎから高域成分が除去された通過信号Ｈ１１（ｓ）・ｆｉｎに、ＳＣＦ１１で発生したノイズＳｎ１１が重畳されてなる。すなわち、Ｓ１１＝Ｈ１１（ｓ）・ｆｉｎ＋Ｓｎ１１である。ここで、Ｈ１１（ｓ）はＳＣＦ１１の伝達関数である。また、ノイズＳｎ１１は、ＳＣＦ１１におけるスイッチングに起因して発生するノイズである。
【００２９】
ＳＣＦ１２は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１２を出力する。この出力信号Ｓ１２は、対象信号ｆｉｎから高域成分が除去された通過信号Ｈ１２（ｓ）・ｆｉｎに、ＳＣＦ１２で発生したノイズＳｎ１２が重畳されてなる。すなわち、Ｓ１２＝Ｈ１２（ｓ）・ｆｉｎ＋Ｓｎ１２である。ここで、Ｈ１２（ｓ）はＳＣＦ１２の伝達関数である。また、ノイズＳｎ１２は、ＳＣＦ１２におけるスイッチングに起因して発生するノイズである。
【００３０】
ここで、ノイズＳｎ１１，Ｓｎ１２には、スイッチのオンオフ時に発生するインパルス状のスイッチングノイズが含まれる。このスイッチングノイズについては、「実施例」の欄で具体的に示す。
【００３１】
上記一対のＳＣＦ１１，１２は、カットオフ周波数が互いに異なる。ここでは、一方のＳＣＦ１１のカットオフ周波数はｆｃ１１であり、他方のＳＣＦ１２のカットオフ周波数はｆｃ１２であり、ｆｃ１１＜ｆｃ１２である。
【００３２】
また、一対のＳＣＦ１１，１２は、それぞれの通過信号Ｈ１１（ｓ）・ｆｉｎ，Ｈ１２（ｓ）・ｆｉｎが互いに同相となり、それぞれのノイズＳｎ１１，Ｓｎ１２が互いに同相となるように構成される。ＳＣＦ１１，１２は、互いに類似するノイズを発生させることが好ましい。特に、ＳＣＦ１１，１２は、同一周期のスイッチングノイズを発生させることが好ましい。このため、ＳＣＦ１１，１２には、同一のクロック信号ＣＬＫが供給される。また、ＳＣＦ１１，１２は、互いに略同一の構成を有する。ここでは、ＳＣＦ１１，１２は、いずれも図６に示される回路構成を有している。ただし、ＳＣＦ１１とＳＣＦ１２とでは、カットオフ周波数を異ならせるため、キャパシタＣ１１、Ｃ１２、またはＣ１３の容量値が異ならせてある。このような構成により、Ｓｎ１２≒Ｓｎ１１となっている。
【００３３】
減算部１３は、ＳＣＦ１１の出力信号Ｓ１１とＳＣＦ１２の出力信号Ｓ１２とを互いに減算し、対象信号ｆｉｎのうち略ｆｃ１１〜ｆｃ１２の帯域の信号を出力する。ここでは、減算部１３は、インバータ１３ａおよび加算器１３ｂにより構成されている。
【００３４】
インバータ１３ａは、ＳＣＦ１１の出力信号Ｓ１１を反転させて、得られた信号（−Ｓ１１）を加算器１３ｂに出力する。加算器１３ｂは、インバータ１３ａの出力信号（−Ｓ１１）とＳＣＦ１２の出力信号Ｓ１２とを互いに加算し、信号（Ｓ１２−Ｓ１１）＝｛Ｈ１２（ｓ）−Ｈ１１（ｓ）｝・ｆｉｎ＋（Ｓｎ１２−Ｓｎ１１）を得る。ここで、Ｓｎ１２≒Ｓｎ１１であるので、加算後の信号は、略｛Ｈ１２（ｓ）−Ｈ１１（ｓ）｝・ｆｉｎとなる。すなわち、ＳＣＦ１１で発生したノイズＳｎ１１とＳＣＦ１２で発生したノイズＳｎ１２とが互いに打ち消し合う。加算器１３ｂは、得られた信号｛Ｈ１２（ｓ）−Ｈ１１（ｓ）｝・ｆｉｎをＢＰＦ１０の出力信号ｆｏｕｔとして出力端子ＯＵＴ１から外部に出力する。ここで、Ｈ１２（ｓ）・ｆｉｎの帯域は〜ｆｃ１２であり、Ｈ１１（ｓ）・ｆｉｎの帯域は〜ｆｃ１１であるので、出力信号ｆｏｕｔは、対象信号ｆｉｎのうち略ｆｃ１１〜ｆｃ１２の帯域の信号となる。すなわち、ＢＰＦ１０の通過帯域は、略ｆｃ１１〜ｆｃ１２となる。
【００３５】
以上のとおり、本実施の形態に係るＢＰＦ１０は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１１を出力するカットオフ周波数ｆｃ１１のＳＣＦ１１と、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ１２を出力するカットオフ周波数ｆｃ１２のＳＣＦ１２と、出力信号Ｓ１１，Ｓ１２を互いに減算し、対象信号ｆｉｎのうち略ｆｃ１１〜ｆｃ１２の帯域の信号を出力する減算部１３と、を備えている。ここで、出力信号Ｓ１１，Ｓ１２は、それぞれ、対象信号から高域成分が除去された通過信号に、各ＳＣＦ１１，１２で発生したノイズＳｎ１１，Ｓｎ１２が重畳されてなる。そして、ＳＣＦ１１，１２は、それぞれの通過信号が互いに同相となり、ノイズＳｎ１１，Ｓｎ１２が互いに同相となり、減算部１３の減算によりノイズＳｎ１１，Ｓｎ１２が互いに打ち消し合うように構成されている。このため、本実施の形態によれば、ＳＣＦを用いて構成されるＢＰＦにおいて、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができる。
【００３６】
特に、同一周波数のクロック信号に基づいてＳＣＦ１１，１２をスイッチング制御するので、両ＳＣＦで発生するスイッチングノイズの周期を一致させることができ、効果的にスイッチングノイズをキャンセルすることができる。
【００３７】
なお、本実施の形態において、減算部１３は、図７に示されるオペアンプを用いた減算回路であってもよい。図７において、減算部１３は、オペアンプＯＰ１と、４つの抵抗Ｒ１〜Ｒ４とを含んで構成されている。オペアンプＯＰ１の正相入力端子は、抵抗Ｒ１を介して入力端子ＩＮ３ａに接続されるとともに、抵抗Ｒ２を介して内部基準電圧端子に接続されている。オペアンプＯＰ１の逆相入力端子は、抵抗Ｒ３を介して入力端子ＩＮ３ｂに接続されている。オペアンプＯＰ１の出力端子は、出力端子ＯＵＴ３に接続されるとともに、抵抗Ｒ４を介してオペアンプＯＰ１の逆相入力端子に接続されている。この構成では、入力端子ＩＮ３ａに電圧Ｖ１を印加し、入力端子ＩＮ３ｂに電圧Ｖ２を印加すると、下記（４）式で表される出力電圧Ｖ３が得られる。ただし、下記（４）式において、Ｒ１〜Ｒ４は、それぞれ抵抗Ｒ１〜Ｒ４の抵抗値である。
【００３８】
【数４】
2006129109.tif 000006
ここで、Ｒ１：Ｒ２＝１：１、Ｒ３：Ｒ４＝１：１とすれば、出力電圧Ｖ３は、下記（５）式で表される。
【００３９】
【数５】
2006129109.tif 000007
したがって、図７において、Ｒ１：Ｒ２＝１：１、Ｒ３：Ｒ４＝１：１とし、入力端子ＩＮ３ａに出力信号Ｓ１２を供給し、入力端子ＩＮ３ｂに出力信号Ｓ１１を供給すると、信号（Ｓ１２−Ｓ１１）が得られる。
【００４０】
［第２の実施の形態］
図８は、第２の実施の形態に係るＢＰＦ２０の構成を示すブロック図である。このＢＰＦ２０は、入力端子ＩＮ４に供給された対象信号ｆｉｎのうち所定の帯域成分を通過させて、出力信号ｆｏｕｔを出力端子ＯＵＴ４から外部に出力する回路である。ＢＰＦ２０は、一対のＳＣＦ２１，２２を用いて構成されている。本実施の形態では、ＳＣＦ２１，２２は、いずれも対象信号から低域成分を除去するハイパスフィルタ（以下、「ＨＰＦ」と称す）として動作する。また、ＳＣＦ２１，２２は、後述する相違点を除いて、互いに略同一の構成を有する。さらに、ＳＣＦ２１，２２には、サンプリングクロックとして同一のクロック信号ＣＬＫが供給される。以下の説明においては、まずＳＣＦ２１について説明し、つぎにＢＰＦ２０全体について説明することとする。
【００４１】
図９は、ＳＣＦ２１の構成例を示す回路図である。図９において、ＳＣＦ２１は、スイッチＳＷ２１〜ＳＷ２８、キャパシタＣ２１〜Ｃ２３、およびオペアンプＯＰ２１を含んで構成されている。
【００４２】
キャパシタＣ２３の一端は入力端子ＩＮ５に接続され、他端はスイッチＳＷ２１を介してキャパシタＣ２１に接続されている。キャパシタＣ２１の一端はスイッチＳＷ２１を介してキャパシタＣ２３に接続されるとともに、スイッチＳＷ２２を介して内部基準電圧端子に接続され、他端はスイッチＳＷ２３を介してオペアンプＯＰ２１の逆相入力端子に接続されるとともに、スイッチＳＷ２４を介して内部基準電圧端子に接続されている。また、キャパシタＣ２２の一端はスイッチＳＷ２５を介してオペアンプＯＰ２１の逆相入力端子に接続されるとともに、スイッチＳＷ２６を介して内部基準電圧端子に接続され、他端はスイッチＳＷ２７を介して出力端子ＯＵＴ５およびオペアンプＯＰ２１の出力端子に接続されるとともに、スイッチＳＷ２８を介して内部基準電圧端子に接続されている。また、オペアンプＯＰ２１の正相入力端子は内部基準電圧端子に接続されている。
【００４３】
ここで、スイッチＳＷ２１〜ＳＷ２８は、外部から供給されるクロック信号ＣＬＫによってオンオフ制御されるスイッチである。ここでは、スイッチＳＷ２２，２４，２６，２８はクロック信号ＣＬＫの反転信号に同期してオンオフするスイッチ（以下、「第１のスイッチ」と称す）であり、スイッチＳＷ２１，２３，２５，２７はクロック信号ＣＬＫに同期してオンオフするスイッチ（以下、「第２のスイッチ」と称す）である。なお、第１および第２のスイッチの構成および動作は、第１の実施の形態に係る第１および第２のスイッチと同様であるので、ここでは説明を省略する。
【００４４】
上記構成を有するＳＣＦ２１では、クロック信号ＣＬＫの周波数に対し十分に低い周波数を有する対象信号に対しては、キャパシタＣ２１とスイッチＳＷ２１〜ＳＷ２４からなるスイッチトキャパシタＳＣ２１、および、キャパシタＣ２２とスイッチＳＷ２５〜ＳＷ２８からなるスイッチトキャパシタＳＣ２２を、それぞれ抵抗と等価とみなすことができる。したがって、ＳＣＦ２１は、図１０に示されるＲＣアクティブフィルタと等価なＨＰＦである。なお、図１０において、図９のスイッチトキャパシタＳＣ２１，ＳＣ２２は、それぞれ抵抗Ｒ２１，Ｒ２２に置換されている。ここで、図１０のＲＣアクティブフィルタのカットオフ周波数ｆｃは、抵抗Ｒ２１およびＲ２２の抵抗値をＲ、キャパシタＣ２３の容量値をＣとすると、上記（１）式で表される。また、抵抗値Ｒは、クロック信号ＣＬＫの周波数をｆｓｃ、キャパシタＣ２１およびＣ２２の容量値をＣｓｃとすると、上記（２）式で表される。したがって、ＳＣＦ２１のカットオフ周波数ｆｃは、上記（３）式で表される。
【００４５】
なお、図９に示される回路は、素子数削減の観点より、図１１に示される回路に変形されることが好ましい。図１１において、図９の４個のスイッチＳＷ２３〜ＳＷ２６は、２個のスイッチＳＷ２９，３０に置き換えられている。以下、図１１に示される回路の構成について説明する。
【００４６】
キャパシタＣ２３の一端は入力端子ＩＮ５に接続され、他端はスイッチＳＷ２１を介してキャパシタＣ２１に接続されている。キャパシタＣ２１の一端はスイッチＳＷ２１を介してキャパシタＣ２３に接続されるとともに、スイッチＳＷ２２を介して内部基準電圧端子に接続され、他端はキャパシタＣ２２に接続されるとともに、スイッチＳＷ２９を介してオペアンプＯＰ２１の逆相入力端子に接続され、スイッチＳＷ３０を介して内部基準電圧端子に接続されている。また、キャパシタＣ２２の一端はキャパシタＣ２１に接続されるとともに、スイッチＳＷ２９を介してオペアンプＯＰ２１の逆相入力端子に接続され、スイッチＳＷ３０を介して内部基準電圧端子に接続され、他端はスイッチＳＷ２７を介して出力端子ＯＵＴ５に接続されるとともに、スイッチＳＷ２８を介して内部基準電圧端子に接続されている。また、オペアンプＯＰ２１の正相入力端子は内部基準電圧端子に接続されている。
【００４７】
ここで、スイッチＳＷ２２，２８，３０はクロック信号ＣＬＫの反転信号に同期してオンオフする第１のスイッチであり、スイッチＳＷ２１，２７，２９はクロック信号ＣＬＫに同期してオンオフする第２のスイッチである。
【００４８】
つぎに、本実施の形態に係るＢＰＦ２０全体について、構成および動作をあわせて説明する。図８において、ＢＰＦ２０は、一対のＳＣＦ２１，２２と、減算部２３とを備えている。
【００４９】
ＳＣＦ２１は、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ２１を出力する。この出力信号Ｓ２１は、対象信号ｆｉｎから低域成分が除去された通過信号Ｈ２１（ｓ）・ｆｉｎに、ＳＣＦ２１で発生したノイズＳｎ２１が重畳されてなる。すなわち、Ｓ２１＝Ｈ２１（ｓ）・ｆｉｎ＋Ｓｎ２１である。ここで、Ｈ２１（ｓ）はＳＣＦ２１の伝達関数である。また、ノイズＳｎ２１は、ＳＣＦ２１におけるスイッチングに起因して発生するノイズである。
【００５０】
ＳＣＦ２２は、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ２２を出力する。この出力信号Ｓ２２は、対象信号ｆｉｎから低域成分が除去された通過信号Ｈ２２（ｓ）・ｆｉｎに、ＳＣＦ２２で発生したノイズＳｎ２２が重畳されてなる。すなわち、Ｓ２２＝Ｈ２２（ｓ）・ｆｉｎ＋Ｓｎ２２である。ここで、Ｈ２２（ｓ）はＳＣＦ２２の伝達関数である。また、ノイズＳｎ２２は、ＳＣＦ２２におけるスイッチングに起因して発生するノイズである。
【００５１】
上記一対のＳＣＦ２１，２２は、カットオフ周波数が互いに異なる。ここでは、一方のＳＣＦ２１のカットオフ周波数はｆｃ２１であり、他方のＳＣＦ２２のカットオフ周波数はｆｃ２２であり、ｆｃ２１＜ｆｃ２２である。
【００５２】
また、一対のＳＣＦ２１，２２は、それぞれの通過信号Ｈ２１（ｓ）・ｆｉｎ，Ｈ２２（ｓ）・ｆｉｎが互いに同相となり、それぞれのノイズＳｎ２１，Ｓｎ２２が互いに同相となるように構成される。ＳＣＦ２１，２２は、互いに類似するノイズを発生させることが好ましい。特に、ＳＣＦ２１，２２は、同一周期のスイッチングノイズを発生させることが好ましい。このため、ＳＣＦ２１，２２には、同一のクロック信号ＣＬＫが供給される。また、ＳＣＦ２１，２２は、互いに略同一の構成を有する。ここでは、ＳＣＦ２１，２２は、いずれも図１１に示される回路構成を有している。ただし、ＳＣＦ２１とＳＣＦ２２とでは、カットオフ周波数を異ならせるため、キャパシタＣ２１、Ｃ２２、またはＣ２３の容量値が異ならせてある。このような構成により、Ｓｎ２２≒Ｓｎ２１となっている。
【００５３】
減算部２３は、ＳＣＦ２１の出力信号Ｓ２１とＳＣＦ２２の出力信号Ｓ２２とを互いに減算し、対象信号ｆｉｎのうち略ｆｃ２１〜ｆｃ２２の帯域の信号を出力する。ここでは、減算部２３は、インバータ２３ａおよび加算器２３ｂにより構成されている。
【００５４】
インバータ２３ａは、ＳＣＦ２２の出力信号Ｓ２２を反転させて、得られた信号（−Ｓ２２）を加算器２３ｂに出力する。加算器２３ｂは、ＳＣＦ２１の出力信号Ｓ２１とインバータ２３ａの出力信号（−Ｓ２２）とを互いに加算し、信号（Ｓ２１−Ｓ２２）＝｛Ｈ２１（ｓ）−Ｈ２２（ｓ）｝・ｆｉｎ＋（Ｓｎ２１−Ｓｎ２２）を得る。ここで、Ｓｎ２２≒Ｓｎ２１であるので、加算後の信号は、略｛Ｈ２１（ｓ）−Ｈ２２（ｓ）｝・ｆｉｎとなる。すなわち、ＳＣＦ２１で発生したノイズＳｎ２１とＳＣＦ２２で発生したノイズＳｎ２２とが互いに打ち消し合う。加算器２３ｂは、得られた信号｛Ｈ２１（ｓ）−Ｈ２２（ｓ）｝・ｆｉｎをＢＰＦ２０の出力信号ｆｏｕｔとして出力端子ＯＵＴ４から外部に出力する。ここで、Ｈ２１（ｓ）・ｆｉｎの帯域はｆｃ２１〜であり、Ｈ２２（ｓ）・ｆｉｎの帯域はｆｃ２２〜であるので、出力信号ｆｏｕｔは、対象信号ｆｉｎのうち略ｆｃ２１〜ｆｃ２２の帯域の信号となる。すなわち、ＢＰＦ２０の通過帯域は、略ｆｃ２１〜ｆｃ２２となる。
【００５５】
以上のとおり、本実施の形態に係るＢＰＦ２０は、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ２１を出力するカットオフ周波数ｆｃ２１のＳＣＦ２１と、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ２２を出力するカットオフ周波数ｆｃ２２のＳＣＦ２２と、出力信号Ｓ２１，Ｓ２２を互いに減算し、対象信号ｆｉｎのうち略ｆｃ２１〜ｆｃ２２の帯域の信号を出力する減算部２３と、を備えている。ここで、出力信号Ｓ２１，Ｓ２２は、それぞれ、対象信号から低域成分が除去された通過信号に、各ＳＣＦ２１，２２で発生したノイズＳｎ２１，Ｓｎ２２が重畳されてなる。そして、ＳＣＦ２１，２２は、それぞれの通過信号が互いに同相となり、ノイズＳｎ２１，Ｓｎ２２が互いに同相となり、減算部２３の減算によりノイズＳｎ２１，Ｓｎ２２が互いに打ち消し合うように構成されている。このため、本実施の形態によれば、ＳＣＦを用いて構成されるＢＰＦにおいて、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができる。
【００５６】
特に、同一周波数のクロック信号に基づいてＳＣＦ２１，２２をスイッチング制御するので、両ＳＣＦで発生するスイッチングノイズの周期を一致させることができ、効果的にスイッチングノイズをキャンセルすることができる。
【００５７】
なお、本実施の形態において、減算部２３は、第１の実施の形態と同様、図７に示されるオペアンプを用いた減算回路であってもよい。
【００５８】
［第３の実施の形態］
図１２は、第３の実施の形態に係るバンドエリミネーションフィルタ（以下、「ＢＥＦ」と称す）３０の構成を示すブロック図である。このＢＥＦ３０は、入力端子ＩＮ６に供給された対象信号ｆｉｎから所定の帯域成分を除去して、出力信号ｆｏｕｔを出力端子ＯＵＴ６から外部に出力する回路である。ＢＥＦ３０は、一対のＳＣＦ３１，３２を用いて構成されている。このＳＣＦ３１，３２は、第１の実施の形態に係るＳＣＦ１１，１２と同様のものであり、いずれもＬＰＦとして動作する。
【００５９】
以下、本実施の形態に係るＢＥＦ３０全体について、構成および動作をあわせて説明する。なお、第１の実施の形態と共通する部分については、適宜説明を省略する。図１２において、ＢＥＦ３０は、一対のＳＣＦ３１、３２と、演算部３３とを備えている。
【００６０】
ＳＣＦ３１は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ３１を出力する。この出力信号Ｓ３１は、対象信号ｆｉｎから高域成分が除去された通過信号Ｈ３１（ｓ）・ｆｉｎに、ＳＣＦ３１で発生したノイズＳｎ３１が重畳されてなる。すなわち、Ｓ３１＝Ｈ３１（ｓ）・ｆｉｎ＋Ｓｎ３１である。ここで、Ｈ３１（ｓ）はＳＣＦ３１の伝達関数である。
【００６１】
ＳＣＦ３２は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ３２を出力する。この出力信号Ｓ３２は、対象信号ｆｉｎから高域成分が除去された通過信号Ｈ３２（ｓ）・ｆｉｎに、ＳＣＦ３２で発生したノイズＳｎ３２が重畳されてなる。すなわち、Ｓ３２＝Ｈ３２（ｓ）・ｆｉｎ＋Ｓｎ３２である。ここで、Ｈ３２（ｓ）はＳＣＦ３２の伝達関数である。
【００６２】
ここでは、ＳＣＦ３１のカットオフ周波数はｆｃ３１であり、ＳＣＦ３２のカットオフ周波数はｆｃ３２（＞ｆｃ３１）であるものとする。
【００６３】
一対のＳＣＦ３１，３２は、第１の実施の形態と同様、それぞれの通過信号が互いに同相となり、それぞれのノイズが互いに同相となり、Ｓｎ３２≒Ｓｎ３１となるように構成されている。
【００６４】
演算部３３は、ＳＣＦ３１の出力信号Ｓ３１およびＳＣＦ３２の出力信号Ｓ３２の差分と対象信号ｆｉｎとに基づいて、対象信号ｆｉｎから略ｆｃ３１〜ｆｃ３２の帯域が除去された信号を演算し、得られた信号をＢＥＦ３０の出力信号ｆｏｕｔとして出力する。この演算部３３の具体的な構成や演算手順は、特に限定されない。また、出力信号Ｓ３１およびＳ３２の差分は、演算の過程で実際に算出されなくてもよい。ここでは、演算部３３は、インバータ３３ａ、加算器３３ｂ、および加算器３３ｃにより構成されている。
【００６５】
インバータ３３ａは、ＳＣＦ３２の出力信号Ｓ３２を反転させて、得られた信号（−Ｓ３２）を加算器３３ｂに出力する。加算器３３ｂは、インバータ３３ａの出力信号（−Ｓ３２）とＳＣＦ３１の出力信号Ｓ３１とを互いに加算し、信号−（Ｓ３２−Ｓ３１）＝−｛Ｈ３２（ｓ）−Ｈ３１（ｓ）｝・ｆｉｎ−（Ｓｎ３２−Ｓｎ３１）を得る。ここで、Ｓｎ３２≒Ｓｎ３１であるので、加算後の信号は、略−｛Ｈ３２（ｓ）−Ｈ３１（ｓ）｝・ｆｉｎとなる。すなわち、ＳＣＦ３１で発生したノイズＳｎ３１とＳＣＦ３２で発生したノイズＳｎ３２とが互いに打ち消し合う。加算器３３ｂは、得られた信号−｛Ｈ３２（ｓ）−Ｈ３１（ｓ）｝・ｆｉｎを加算器３３ｃに出力する。
【００６６】
加算器３３ｃは、加算器３３ｂの出力信号−｛Ｈ３２（ｓ）−Ｈ３１（ｓ）｝・ｆｉｎと対象信号ｆｉｎとを互いに加算し、得られた信号［１−｛Ｈ３２（ｓ）−Ｈ３１（ｓ）｝］・ｆｉｎをＢＥＦ３０の出力信号ｆｏｕｔとして出力端子ＯＵＴ６から外部に出力する。ここで、Ｈ３２（ｓ）・ｆｉｎの帯域は〜ｆｃ３２であり、Ｈ３１（ｓ）・ｆｉｎの帯域は〜ｆｃ３１であるので、出力信号ｆｏｕｔは、対象信号ｆｉｎから略ｆｃ３１〜ｆｃ３２の帯域が除去された信号となる。すなわち、ＢＥＦ３０の阻止帯域は、略ｆｃ３１〜ｆｃ３２となる。
【００６７】
以上のとおり、本実施の形態に係るＢＥＦ３０は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ３１を出力するカットオフ周波数ｆｃ３１のＳＣＦ３１と、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ３２を出力するカットオフ周波数ｆｃ３２のＳＣＦ３２と、出力信号Ｓ３１およびＳ３２の差分と対象信号ｆｉｎとに基づいて、対象信号ｆｉｎから略ｆｃ３１〜ｆｃ３２の帯域が除去された信号を演算して出力する演算部３３と、を備えている。ここで、出力信号Ｓ３１，Ｓ３２は、それぞれ、対象信号から高域成分が除去された通過信号に、各ＳＣＦ３１，３２で発生したノイズＳｎ３１，Ｓｎ３２が重畳されてなる。そして、ＳＣＦ３１，３２は、それぞれの通過信号が互いに同相となり、ノイズＳｎ３１，Ｓｎ３２が互いに同相となり、演算部３３の演算によりノイズＳｎ３１，Ｓｎ３２が互いに打ち消し合うように構成されている。このため、本実施の形態によれば、ＳＣＦを用いて構成されるＢＥＦにおいて、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができる。
【００６８】
特に、同一周波数のクロック信号に基づいてＳＣＦ３１，３２をスイッチング制御するので、両ＳＣＦで発生するスイッチングノイズの周期を一致させることができ、効果的にスイッチングノイズをキャンセルすることができる。
【００６９】
［第４の実施の形態］
図１３は、第４の実施の形態に係るＢＥＦ４０の構成を示すブロック図である。このＢＥＦ４０は、入力端子ＩＮ７に供給された対象信号ｆｉｎから所定の帯域成分を除去して、出力信号ｆｏｕｔを出力端子ＯＵＴ７から外部に出力する回路である。ＢＥＦ４０は、一対のＳＣＦ４１，４２を用いて構成されている。このＳＣＦ４１，４２は、第２の実施の形態に係るＳＣＦ２１，２２と同様のものであり、いずれもＨＰＦとして動作する。
【００７０】
以下、本実施の形態に係るＢＥＦ４０全体について、構成および動作をあわせて説明する。なお、第２の実施の形態と共通する部分については、適宜説明を省略する。図１３において、ＢＥＦ４０は、一対のＳＣＦ４１、４２と、演算部４３とを備えている。
【００７１】
ＳＣＦ４１は、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ４１を出力する。この出力信号Ｓ４１は、対象信号ｆｉｎから低域成分が除去された通過信号Ｈ４１（ｓ）・ｆｉｎに、ＳＣＦ４１で発生したノイズＳｎ４１が重畳されてなる。すなわち、Ｓ４１＝Ｈ４１（ｓ）・ｆｉｎ＋Ｓｎ４１である。ここで、Ｈ４１（ｓ）はＳＣＦ４１の伝達関数である。
【００７２】
ＳＣＦ４２は、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ４２を出力する。この出力信号Ｓ４２は、対象信号ｆｉｎから低域成分が除去された通過信号Ｈ４２（ｓ）・ｆｉｎに、ＳＣＦ４２で発生したノイズＳｎ４２が重畳されてなる。すなわち、Ｓ４２＝Ｈ４２（ｓ）・ｆｉｎ＋Ｓｎ４２である。ここで、Ｈ４２（ｓ）はＳＣＦ４２の伝達関数である。
【００７３】
ここでは、ＳＣＦ４１のカットオフ周波数はｆｃ４１であり、ＳＣＦ４２のカットオフ周波数はｆｃ４２（＞ｆｃ４１）であるものとする。
【００７４】
一対のＳＣＦ４１，４２は、第２の実施の形態と同様、それぞれの通過信号が互いに同相となり、それぞれのノイズが互いに同相となり、Ｓｎ４２≒Ｓｎ４１となるように構成されている。
【００７５】
演算部４３は、ＳＣＦ４１の出力信号Ｓ４１およびＳＣＦ４２の出力信号Ｓ４２の差分と対象信号ｆｉｎとに基づいて、対象信号ｆｉｎから略ｆｃ４１〜ｆｃ４２の帯域が除去された信号を演算し、得られた信号をＢＥＦ４０の出力信号ｆｏｕｔとして出力する。この演算部４３の具体的な構成や演算手順は、特に限定されない。また、出力信号Ｓ４１およびＳ４２の差分は、演算の過程で実際に算出されなくてもよい。ここでは、演算部４３は、インバータ４３ａ、加算器４３ｂ、および加算器４３ｃにより構成されている。
【００７６】
インバータ４３ａは、ＳＣＦ４１の出力信号Ｓ４１を反転させて、得られた信号（−Ｓ４１）を加算器４３ｂに出力する。加算器４３ｂは、インバータ４３ａの出力信号（−Ｓ４１）とＳＣＦ４２の出力信号Ｓ４２とを互いに加算し、信号−（Ｓ４１−Ｓ４２）＝−｛Ｈ４１（ｓ）−Ｈ４２（ｓ）｝・ｆｉｎ−（Ｓｎ４１−Ｓｎ４２）を得る。ここで、Ｓｎ４２≒Ｓｎ４１であるので、加算後の信号は、略−｛Ｈ４１（ｓ）−Ｈ４２（ｓ）｝・ｆｉｎとなる。すなわち、ＳＣＦ４１で発生したノイズＳｎ４１とＳＣＦ４２で発生したノイズＳｎ４２とが互いに打ち消し合う。加算器４３ｂは、得られた信号−｛Ｈ４１（ｓ）−Ｈ４２（ｓ）｝・ｆｉｎを加算器４３ｃに出力する。
【００７７】
加算器４３ｃは、加算器４３ｂの出力信号−｛Ｈ４１（ｓ）−Ｈ４２（ｓ）｝・ｆｉｎと対象信号ｆｉｎとを互いに加算し、得られた信号［１−｛Ｈ４１（ｓ）−Ｈ４２（ｓ）｝］・ｆｉｎをＢＥＦ４０の出力信号ｆｏｕｔとして出力端子ＯＵＴ７から外部に出力する。ここで、Ｈ４１（ｓ）・ｆｉｎの帯域はｆｃ４１〜であり、Ｈ４２（ｓ）・ｆｉｎの帯域はｆｃ４２〜であるので、出力信号ｆｏｕｔは、対象信号ｆｉｎから略ｆｃ４１〜ｆｃ４２の帯域が除去された信号となる。すなわち、ＢＥＦ４０の阻止帯域は、略ｆｃ４１〜ｆｃ４２となる。
【００７８】
以上のとおり、本実施の形態に係るＢＥＦ４０は、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ４１を出力するカットオフ周波数ｆｃ４１のＳＣＦ４１と、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ４２を出力するカットオフ周波数ｆｃ４２のＳＣＦ４２と、出力信号Ｓ４１およびＳ４２の差分と対象信号ｆｉｎとに基づいて、対象信号ｆｉｎから略ｆｃ４１〜ｆｃ４２の帯域が除去された信号を演算して出力する演算部４３と、を備えている。ここで、出力信号Ｓ４１，Ｓ４２は、それぞれ、対象信号から低域成分が除去された通過信号に、各ＳＣＦ４１，４２で発生したノイズＳｎ４１，Ｓｎ４２が重畳されてなる。そして、ＳＣＦ４１，４２は、それぞれの通過信号が互いに同相となり、ノイズＳｎ４１，Ｓｎ４２が互いに同相となり、演算部４３の演算によりノイズＳｎ４１，Ｓｎ４２が互いに打ち消し合うように構成されている。このため、本実施の形態によれば、ＳＣＦを用いて構成されるＢＥＦにおいて、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができる。
【００７９】
特に、同一周波数のクロック信号に基づいてＳＣＦ４１，４２をスイッチング制御するので、両ＳＣＦで発生するスイッチングノイズの周期を一致させることができ、効果的にスイッチングノイズをキャンセルすることができる。
【００８０】
［第５の実施の形態］
図１４は、第５の実施の形態に係るＢＥＦ５０の構成を示すブロック図である。このＢＥＦ５０は、入力端子ＩＮ８に供給された対象信号ｆｉｎから所定の帯域成分を除去して、出力信号ｆｏｕｔを出力端子ＯＵＴ８から外部に出力する回路である。ＢＥＦ５０は、一対のＳＣＦ５１，５２を用いて構成されている。本実施の形態では、ＳＣＦ５１はＬＰＦとして動作し、ＳＣＦ５２はＨＰＦとして動作する。
【００８１】
以下、本実施の形態に係るＢＥＦ５０全体について、構成および動作をあわせて説明する。なお、第１、２の実施の形態と共通する部分については、適宜説明を省略する。図１４において、ＢＥＦ５０は、一対のＳＣＦ５１、５２と、減算部５３とを備えている。
【００８２】
ＳＣＦ５１は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ５１を出力する。この出力信号Ｓ５１は、対象信号ｆｉｎから高域成分が除去された通過信号Ｈ５１（ｓ）・ｆｉｎに、ＳＣＦ５１で発生したノイズＳｎ５１が重畳されてなる。すなわち、Ｓ５１＝Ｈ５１（ｓ）・ｆｉｎ＋Ｓｎ５１である。ここで、Ｈ５１（ｓ）はＳＣＦ５１の伝達関数である。
【００８３】
ＳＣＦ５２は、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ５２を出力する。この出力信号Ｓ５２は、対象信号ｆｉｎから低域成分が除去された通過信号Ｈ５２（ｓ）・ｆｉｎに、ＳＣＦ５２で発生したノイズＳｎ５２が重畳されてなる。すなわち、Ｓ５２＝Ｈ５２（ｓ）・ｆｉｎ＋Ｓｎ５２である。ここで、Ｈ５２（ｓ）はＳＣＦ５２の伝達関数である。
【００８４】
ここでは、ＳＣＦ５１のカットオフ周波数はｆｃ５１であり、ＳＣＦ５２のカットオフ周波数はｆｃ５２（＞ｆｃ５１）であるものとする。
【００８５】
一対のＳＣＦ５１，５２は、それぞれの通過信号が互いに逆相となり、それぞれのノイズが互いに同相となり、Ｓｎ５２≒Ｓｎ５１となるように構成されている。ここでは、ＳＣＦ５１は、図６に示されるＳＣＦ１１と同一の回路構成を有する。一方、ＳＣＦ５２は、図１５に示される回路構成を有する。図１５において、ＳＣＦ５２は、図１１に示されるＳＣＦ２１と略同一の構成を有するが、次の点で相違する。すなわち、図１１では、スイッチＳＷ２１は第２のスイッチであり、スイッチＳＷ２２は第１のスイッチである。これに対し、図１５では、スイッチＳＷ２１に対応するスイッチＳＷ２１’は第１のスイッチであり、スイッチＳＷ２２に対応するスイッチＳＷ２２’は第２のスイッチである。図１１において、キャパシタＣ２１を含むスイッチトキャパシタの出力は、入力端子ＩＮ５の入力と同相となる。一方、図１５において、キャパシタＣ２１を含むスイッチトキャパシタの出力は、入力端子ＩＮ５の入力と逆相となる。図６では、キャパシタＣ１１を含むスイッチトキャパシタの出力は、入力端子ＩＮ２の入力と同相となる。したがって、図６に示される構成を有するＳＣＦ５１と、図１５に示される構成を有するＳＣＦ５２とでは、通過信号が互いに逆相となる。
【００８６】
減算部５３は、ＳＣＦ５１の出力信号Ｓ５１とＳＣＦ５２の出力信号Ｓ５２とを互いに減算し、対象信号ｆｉｎから略ｆｃ５１〜ｆｃ５２の帯域が除去された信号を出力する。ここでは、減算部５３は、インバータ５３ａおよび加算器５３ｂにより構成されている。
【００８７】
インバータ５３ａは、ＳＣＦ５２の出力信号Ｓ５２を反転させて、得られた信号（−Ｓ５２）を加算器５３ｂに出力する。加算器５３ｂは、ＳＣＦ５１の出力信号Ｓ５１とインバータ５３ａの出力信号（−Ｓ５２）とを互いに加算し、信号（Ｓ５１−Ｓ５２）＝｛Ｈ５１（ｓ）−Ｈ５２（ｓ）｝・ｆｉｎ＋（Ｓｎ５１−Ｓｎ５２）を得る。ここで、Ｓｎ５２≒Ｓｎ５１であるので、加算後の信号は、略｛Ｈ５１（ｓ）−Ｈ５２（ｓ）｝・ｆｉｎとなる。すなわち、ＳＣＦ５１で発生したノイズＳｎ５１とＳＣＦ５２で発生したノイズＳｎ５２とが互いに打ち消し合う。加算器５３ｂは、得られた信号｛Ｈ５１（ｓ）−Ｈ５２（ｓ）｝・ｆｉｎをＢＥＦ５０の出力信号ｆｏｕｔとして出力端子ＯＵＴ８から外部に出力する。ここで、Ｈ５１（ｓ）・ｆｉｎの帯域は〜ｆｃ５１であり、Ｈ５２（ｓ）・ｆｉｎの帯域はｆｃ５２〜であり、Ｈ５１（ｓ）・ｆｉｎと−Ｈ５２（ｓ）・ｆｉｎとは互いに同相であるので、出力信号ｆｏｕｔは、対象信号ｆｉｎから略ｆｃ５１〜ｆｃ５２の帯域が除去された信号となる。すなわち、ＢＥＦ５０の阻止帯域は、略ｆｃ５１〜ｆｃ５２となる。
【００８８】
以上のとおり、本実施の形態に係るＢＥＦ５０は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ５１を出力するカットオフ周波数ｆｃ５１のＳＣＦ５１と、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ５２を出力するカットオフ周波数ｆｃ５２のＳＣＦ５２と、出力信号Ｓ５１，Ｓ５２を互いに減算し、対象信号ｆｉｎから略ｆｃ５１〜ｆｃ５２の帯域が除去された信号を出力する減算部５３と、を備えている。ここで、出力信号Ｓ５１，Ｓ５２は、それぞれ、対象信号から高域または低域成分が除去された通過信号に、各ＳＣＦ５１，５２で発生したノイズＳｎ５１，Ｓｎ５２が重畳されてなる。そして、ＳＣＦ５１，５２は、それぞれの通過信号が互いに逆相となり、ノイズＳｎ５１，Ｓｎ５２が互いに同相となり、減算部５３の減算によりノイズＳｎ５１，Ｓｎ５２が互いに打ち消し合うように構成されている。このため、本実施の形態によれば、ＳＣＦを用いて構成されるＢＥＦにおいて、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができる。
【００８９】
特に、同一周波数のクロック信号に基づいてＳＣＦ５１，５２をスイッチング制御するので、両ＳＣＦで発生するスイッチングノイズの周期を一致させることができ、効果的にスイッチングノイズをキャンセルすることができる。
【００９０】
なお、本実施の形態において、減算部５３は、第１の実施の形態と同様、図７に示されるオペアンプを用いた減算回路であってもよい。
【００９１】
また、上記の実施の形態では、ＳＣＦ５１，５２に対して対象信号ｆｉｎが互いに同相で入力されているが、互いに逆相で入力されてもよい。この場合の構成例を図１６に示す。図１６において、ＳＣＦ５１には入力端子ＩＮ８１を介して対象信号ｆｉｎが供給され、ＳＣＦ５２には入力端子ＩＮ８２を介して対象信号ｆｉｎの逆相信号（−ｆｉｎ）が供給される。したがって、ＳＣＦ５１の出力信号はＳ５１＝Ｈ５１（ｓ）・ｆｉｎ＋Ｓｎ５１となり、ＳＣＦ５２の出力信号はＳ５２＝−Ｈ５２（ｓ）・ｆｉｎ＋Ｓｎ５２となる。そして、加算器５３ｂの出力信号は（Ｓ５１−Ｓ５２）＝｛Ｈ５１（ｓ）＋Ｈ５２（ｓ）｝・ｆｉｎ＋（Ｓｎ５１−Ｓｎ５２）となる。ここで、例えばＳＣＦ５１，５２をそれぞれ図６，１１に示される構成とすることにより、Ｈ５１（ｓ）・ｆｉｎとＨ５２（ｓ）・ｆｉｎとが互いに同相となり、かつＳｎ５１≒Ｓｎ５２となるようにＳＣＦ５１，５２を構成すれば、上記実施の形態と同様に対象信号ｆｉｎから略ｆｃ５１〜ｆｃ５２の帯域が除去された信号が得られる。なお、図１６では、外部から対象信号とその逆相信号の入力を受ける構成となっているが、外部から対象信号の入力を受け、ＢＥＦ５０内のＳＣＦ５２の前段で、インバータ等によって対象信号の逆相信号を生成する構成としてもよい。また、勿論、ＳＣＦ５２に対象信号が供給され、ＳＣＦ５１に対象信号の逆相信号が供給されてもよい。
【００９２】
［第６の実施の形態］
図１７は、第６の実施の形態に係るＢＰＦ６０の構成を示すブロック図である。このＢＰＦ６０は、入力端子ＩＮ９に供給された対象信号ｆｉｎのうち所定の帯域成分を通過させて、出力信号ｆｏｕｔを出力端子ＯＵＴ９から外部に出力する回路である。ＢＰＦ６０は、一対のＳＣＦ６１，６２を用いて構成されている。このＳＣＦ６１，６２は、第５の実施の形態に係るＳＣＦ５１，５２と同様のものであり、ＳＣＦ６１はカットオフ周波数ｆｃ６１のＬＰＦとして動作し、ＳＣＦ６２はカットオフ周波数ｆｃ６２（＞ｆｃ６１）のＨＰＦとして動作する。
【００９３】
以下、本実施の形態に係るＢＰＦ６０全体について、構成および動作をあわせて説明する。なお、第１、２、または５の実施の形態と共通する部分については、適宜説明を省略する。図１７において、ＢＰＦ６０は、一対のＳＣＦ６１、６２と、演算部６３とを備えている。
【００９４】
ＳＣＦ６１は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ６１を出力する。この出力信号Ｓ６１は、対象信号ｆｉｎから高域成分が除去された通過信号Ｈ６１（ｓ）・ｆｉｎに、ＳＣＦ６１で発生したノイズＳｎ６１が重畳されてなる。すなわち、Ｓ６１＝Ｈ６１（ｓ）・ｆｉｎ＋Ｓｎ６１である。ここで、Ｈ６１（ｓ）はＳＣＦ６１の伝達関数である。
【００９５】
ＳＣＦ６２は、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ６２を出力する。この出力信号Ｓ６２は、対象信号ｆｉｎから低域成分が除去された通過信号Ｈ６２（ｓ）・ｆｉｎに、ＳＣＦ６２で発生したノイズＳｎ６２が重畳されてなる。すなわち、Ｓ６２＝Ｈ６２（ｓ）・ｆｉｎ＋Ｓｎ６２である。ここで、Ｈ６２（ｓ）はＳＣＦ６２の伝達関数である。
【００９６】
一対のＳＣＦ６１，６２は、第５の実施の形態と同様、それぞれの通過信号が互いに逆相となり、それぞれのノイズが互いに同相となり、Ｓｎ６２≒Ｓｎ６１となるように構成されている。
【００９７】
演算部６３は、ＳＣＦ６１の出力信号Ｓ６１およびＳＣＦ６２の出力信号Ｓ６２の差分と対象信号ｆｉｎとに基づいて、対象信号ｆｉｎのうち略ｆｃ６１〜ｆｃ６２の帯域の信号を演算し、得られた信号をＢＰＦ６０の出力信号ｆｏｕｔとして出力する。この演算部６３の具体的な構成や演算手順は、特に限定されない。また、出力信号Ｓ６１およびＳ６２の差分は、演算の過程で実際に算出されなくてもよい。ここでは、演算部６３は、インバータ６３ａ、加算器６３ｂ、および加算器６３ｃにより構成されている。
【００９８】
インバータ６３ａは、ＳＣＦ６１の出力信号Ｓ６１を反転させて、得られた信号（−Ｓ６１）を加算器６３ｂに出力する。加算器６３ｂは、インバータ６３ａの出力信号（−Ｓ６１）とＳＣＦ６２の出力信号Ｓ６２とを互いに加算し、信号−（Ｓ６１−Ｓ６２）＝−｛Ｈ６１（ｓ）−Ｈ６２（ｓ）｝・ｆｉｎ−（Ｓｎ６１−Ｓｎ６２）を得る。ここで、Ｓｎ６２≒Ｓｎ６１であるので、加算後の信号は、略−｛Ｈ６１（ｓ）−Ｈ６２（ｓ）｝・ｆｉｎとなる。すなわち、ＳＣＦ６１で発生したノイズＳｎ６１とＳＣＦ６２で発生したノイズＳｎ６２とが互いに打ち消し合う。加算器６３ｂは、得られた信号−｛Ｈ６１（ｓ）−Ｈ６２（ｓ）｝・ｆｉｎを加算器６３ｃに出力する。
【００９９】
加算器６３ｃは、加算器６３ｂの出力信号−｛Ｈ６１（ｓ）−Ｈ６２（ｓ）｝・ｆｉｎと対象信号ｆｉｎとを互いに加算し、得られた信号［１−｛Ｈ６１（ｓ）−Ｈ６２（ｓ）｝］・ｆｉｎをＢＰＦ６０の出力信号ｆｏｕｔとして出力端子ＯＵＴ９から外部に出力する。ここで、Ｈ６１（ｓ）・ｆｉｎの帯域は〜ｆｃ６１であり、Ｈ６２（ｓ）・ｆｉｎの帯域はｆｃ６２〜であり、Ｈ６１（ｓ）・ｆｉｎと−Ｈ６２（ｓ）・ｆｉｎとは互いに同相であるので、出力信号ｆｏｕｔは、対象信号ｆｉｎのうち略ｆｃ６１〜ｆｃ６２の帯域の信号となる。すなわち、ＢＰＦ６０の通過帯域は、略ｆｃ６１〜ｆｃ６２となる。
【０１００】
以上のとおり、本実施の形態に係るＢＰＦ６０は、対象信号ｆｉｎから高域成分を除去して出力信号Ｓ６１を出力するカットオフ周波数ｆｃ６１のＳＣＦ６１と、対象信号ｆｉｎから低域成分を除去して出力信号Ｓ６２を出力するカットオフ周波数ｆｃ６２のＳＣＦ６２と、出力信号Ｓ６１およびＳ６２の差分と対象信号ｆｉｎとに基づいて、対象信号ｆｉｎのうち略ｆｃ６１〜ｆｃ６２の帯域の信号を演算して出力する演算部６３と、を備えている。ここで、出力信号Ｓ６１，Ｓ６２は、それぞれ、対象信号から高域または低域成分が除去された通過信号に、各ＳＣＦ６１，６２で発生したノイズＳｎ６１，Ｓｎ６２が重畳されてなる。そして、ＳＣＦ６１，６２は、それぞれの通過信号が互いに逆相となり、ノイズＳｎ６１，Ｓｎ６２が互いに同相となり、演算部６３の演算によりノイズＳｎ６１，Ｓｎ６２が互いに打ち消し合うように構成されている。このため、本実施の形態によれば、ＳＣＦを用いて構成されるＢＰＦにおいて、ＳＣＦの後段にノイズ除去用のＬＰＦを設けることなく、ＳＣＦで発生するノイズを軽減することができる。
【０１０１】
特に、同一周波数のクロック信号に基づいてＳＣＦ６１，６２をスイッチング制御するので、両ＳＣＦで発生するスイッチングノイズの周期を一致させることができ、効果的にスイッチングノイズをキャンセルすることができる。
【実施例１】
【０１０２】
本実施例では、本発明に係るＢＰＦについてシミュレーションを行った。ここでは、図１に示されるＢＰＦ１０をシミュレーションの対象とした。ＢＰＦ１０において、ＳＣＦ１１，１２は図６に示される回路構成とした。対象信号ｆｉｎは一定電圧２．５Ｖ（無信号）とした。クロック信号ＣＬＫの電圧範囲は０〜５Ｖ、周波数は２５０ｋＨｚとした。この条件において、図１のＡ点の電圧（ＳＣＦ１１の出力信号）、図１のＢ点の電圧（ＳＣＦ１２の出力信号）、および図１のＣ点の電圧（加算器１３ｂの出力信号）についてシミュレーションを行った。
【０１０３】
図１８に、このシミュレーションの結果を示す。図１８において、（ａ）はＡ点、（ｂ）はＢ点、（ｃ）はＣ点の電圧波形である。図１８（ａ）、（ｂ）より、Ａ点およびＢ点では、ＳＣＦ１１，１２により発生するノイズとして、スイッチのオンオフ時に発生するインパルス状のスイッチングノイズと、クロック信号ＣＬＫに同期して繰り返し発生する矩形パルス状のオフセット電圧とが見られる。Ｂ点では、スイッチングノイズは１［ｍＶ］程度となっており、オフセット電圧は３〜４［ｍＶ］程度となっている。これに対し、図１８（ｃ）より、Ｃ点では、スイッチングノイズが０．５［ｍＶ］程度まで軽減されている。
【０１０４】
上記のとおり、本実施例では、ＳＣＦで発生するスイッチングノイズが本発明の構成により軽減されることが確認された。
【図面の簡単な説明】
【０１０５】
【図１】第１の実施の形態に係るＢＰＦの構成を示すブロック図である。
【図２】ＳＣＦの構成例を示す回路図である。
【図３】第１および第２のスイッチの構成例を示す回路図である。
【図４】第１および第２のスイッチの動作を示すタイミングチャートである。
【図５】ＳＣＦと等価なＲＣアクティブフィルタの回路図である。
【図６】ＳＣＦの変形例を示す回路図である。
【図７】減算部の変形例を示す回路図である。
【図８】第２の実施の形態に係るＢＰＦの構成を示すブロック図である。
【図９】ＳＣＦの構成例を示す回路図である。
【図１０】ＳＣＦと等価なＲＣアクティブフィルタの回路図である。
【図１１】ＳＣＦの変形例を示す回路図である。
【図１２】第３の実施の形態に係るＢＥＦの構成を示すブロック図である。
【図１３】第４の実施の形態に係るＢＥＦの構成を示すブロック図である。
【図１４】第５の実施の形態に係るＢＥＦの構成を示すブロック図である。
【図１５】ＳＣＦの構成例を示す回路図である。
【図１６】ＢＥＦの変形例を示すブロック図である。
【図１７】第６の実施の形態に係るＢＰＦの構成を示すブロック図である。
【図１８】図１のＡ点、Ｂ点、およびＣ点の電圧波形である。
【符号の説明】
【０１０６】
１０，２０，６０  ＢＰＦ、３０，４０，５０  ＢＥＦ、１１，１２，２１，２２，３１，３２，４１，４２，５１，５２，６１，６２  ＳＣＦ、１３，２３，５３  減算部、３３，４３，６３  演算部。
【図１】
2006129109.tif 000008
【図２】
2006129109.tif 000009
【図３】
2006129109.tif 000010
【図４】
2006129109.tif 000011
【図５】
2006129109.tif 000012
【図６】
2006129109.tif 000013
【図７】
2006129109.tif 000014
【図８】
2006129109.tif 000015
【図９】
2006129109.tif 000016
【図１０】
2006129109.tif 000017
【図１１】
2006129109.tif 000018
【図１２】
2006129109.tif 000019
【図１３】
2006129109.tif 000020
【図１４】
2006129109.tif 000021
【図１５】
2006129109.tif 000022
【図１６】
2006129109.tif 000023
【図１７】
2006129109.tif 000024
【図１８】
2006129109.tif 000025