(57)【要約】    【課題】  例えば、光検出子チップパッケージング技術のような、従来の光電子工学チップを改善できる能力があり、フリップチップ実装製造方法を提供する。    【解決手段】  本発明は、光電子工学チップを、回路トポロジー層を有する透明基板（例えば、ガラス基板）上にある予め決めた位置に結合して、接合パッドにより、光電子工学チップと透明基板の予定領域とが、電気的に接続される。また、その内部に、封止される中空の中階層が存在することを確認してから、以降の、各チップ実装について、切断して単体とする。そして、規格に従って、組み立てしてモジュールとする。これにより、従来のものと異なり、生産量を改善して、材料や時間コストを節約できる新しい光電子工学チップのパッケージング技術を提供できる。【選択図】図３
2006080477.tif 000002
【特許請求の範囲】
【請求項１】
透明基板を取得するステップと、
回路トポロジー層を前記透明基板の第１の面の予定領域に配列するステップと、
チップを用意するステップと、
前記チップと前記透明基板の前記回路トポロジー層との間に、接合パッドが設置されるステップと、
前記チップを、回路が配列されている前記透明基板の前記第１の面に接合し、且つ前記チップが前記接合パッドを介して、前記透明基板の前記回路トポロジー層に接続されるステップと
を含むことを特徴とするフリップチップ実装製造方法。
【請求項２】
前記チップの周囲に沿って不連続的に囲むように前記接合パッドが設置され、封止ペーストを前記接合パッドの周囲に塗布して、前記封止ペーストが同時に前記チップと前記透明基板と接続されることにより、前記チップと前記透明基板との間に、気密な中空の中階層が形成されることを特徴とする請求項１記載のフリップチップ実装製造方法。
【請求項３】
前記中階層は、真空により、自然的に空気を充填することにより、又は、不活性ガスを注入することにより、形成されることを特徴とする請求項２記載のフリップチップ実装製造方法。
【請求項４】
前記接合パッドは、金バンプ又は異方性導電接続用ペースト等の導電材で作製されることを特徴とする請求項２記載のフリップチップ実装製造方法。
【請求項５】
前記接合パッドが、前記チップの周囲に沿ってリング状に設置され、前記チップと前記透明基板との間に、中空の中階層が形成されることを特徴とする請求項１記載のフリップチップ実装製造方法。
【請求項６】
前記中階層は、真空により、自然的に空気を充填することにより、又は、不活性ガスを注入することにより、形成されることを特徴とする請求項５記載のフリップチップ実装製造方法。
【請求項７】
前記接合パッドは、導電材と不導電材とで交互的に作製されることを特徴とする請求項５記載のフリップチップ実装製造方法。
【請求項８】
前記導電材は、金バンプ又は異方性導電接続用ペーストであることを特徴とする請求項７記載のフリップチップ実装製造方法。
【請求項９】
前記接合パッドは、予め、前記チップや前記透明基板の前記回路トポロジー層上に形成されることを特徴とする請求項１記載のフリップチップ実装製造方法。
【請求項１０】
前記透明基板は、光学ガラス又は石英で作製されることを特徴とする請求項１記載のフリップチップ実装製造方法。
【請求項１１】
所定の周波数範囲の電磁波を反射する電磁波反射層が、前記第１の面に対向する、前記透明基板の第２の面に設置されることを特徴とする請求項１記載のフリップチップ実装製造方法。
【請求項１２】
前記透明基板の前記第２の面には、赤外線フィルタ膜がメッキされることを特徴とする請求項１１記載のフリップチップ実装製造方法。
【請求項１３】
マイクロレンズアレイがある前記チップの一面は、前記透明基板の前記第１の面に面することを特徴とする請求項１記載のフリップチップ実装製造方法。
【請求項１４】
前記チップは、画素アレイを有する光検出子であり、前記画素アレイが、夫々、前記マイクロレンズアレイに対応すること、又は、前記チップは、複数配列の発光ダイオードからなり、前記発光ダイオードが、夫々、前記マイクロレンズアレイに対応することを特徴とする請求項１３記載のフリップチップ実装製造方法。
【請求項１５】
第１の面があり、前記第１の面には、接合するための回路トポロジー領域がある透明基板と、
前記透明基板の前記回路トポロジー領域の下方に設置される接合パッドと、
前記接合パッドを介して、前記透明基板の前記回路トポロジー領域に接続されるチップと
を含むことを特徴とするフリップチップ実装装置。
【請求項１６】
前記接合パッドは、不連続的に設置されることを特徴とする請求項１５記載のフリップチップ実装装置。
【請求項１７】
更に、前記接合パッドの周囲に塗布される封止ペーストがあり、前記封止ペーストは、同時に前記チップと前記透明基板とに接続され、前記チップと前記透明基板との間には、気密な中空の中階層が形成されることを特徴とする請求項１６記載のフリップチップ実装装置。
【請求項１８】
前記中階層は、真空層、空気層又は不活性ガス層であることを特徴とする請求項１７記載のフリップチップ実装装置。
【請求項１９】
前記接合パッドは、金バンプ又は異方性導電接続用ペースト等の導電材で作製されることを特徴とする請求項１８記載のフリップチップ実装装置。
【請求項２０】
前記接合パッドが、リング状に設置されることにより、前記チップと前記透明基板との間に、中空の中階層が形成されることを特徴とする請求項１５記載のフリップチップ実装装置。
【請求項２１】
前記接合パッドは、導電材と不導電材とで交互的に作製されることを特徴とする請求項２０記載のフリップチップ実装装置。
【請求項２２】
前記導電材は、金バンプ又は異方性導電接続用ペーストであることを特徴とする請求項２１記載のフリップチップ実装装置。
【請求項２３】
前記接合パッドは、予め、前記チップや前記透明基板の前記回路トポロジー層上に形成されることを特徴とする請求項１５記載のフリップチップ実装装置。
【請求項２４】
前記透明基板は、光学ガラス又は石英で作製されることを特徴とする請求項１５記載のフリップチップ実装装置。
【請求項２５】
所定の周波範囲の電磁波を反射する電磁波反射層が、前記第１の面に対向する、前記透明基板の第２の面に設置されることを特徴とする請求項１５記載のフリップチップ実装装置。
【請求項２６】
前記電磁波反射層は、赤外線フィルタ膜であることを特徴とする請求項２５記載のフリップチップ実装装置。
【請求項２７】
前記チップは、マイクロレンズアレイがあり、前記マイクロレンズアレイは、前記透明基板の前記第１の面に面することを特徴とする請求項１５記載のフリップチップ実装装置。
【請求項２８】
前記チップは、画素アレイを有する光検出子であり、前記画素アレイが、夫々、前記マイクロレンズアレイに対応すること、又は、前記チップは、複数配列の発光ダイオードからなり、前記発光ダイオードが、夫々、前記マイクロレンズアレイに対応することを特徴とする請求項２７記載のフリップチップ実装装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装製造方法及びその装置に関するもので、例えば、光検出子チップパッケージング技術のような、従来の光電子工学チップを改善できる能力があり、回路トポロジー層を有する透明基板上にある予定領域に光電子工学チップを結合して、光電子工学チップと透明基板の予定領域とを導電材により電気的に接続し、また、チップと透明基板との間に中空の中階層が形成されることを確認してから、各チップ実装について、切断にて単体とし、そして、規格に従った組み立てにてモジュールとする、従来のものと異なる、新しい光電子工学チップのパッケージング技術を提供する。
【背景技術】
【０００２】
近年、電子製品には、軽薄短小や高機能という傾向があり、パッケージング市場も、情報や通信製品が高周波化になるとともに、高いＩ／Ｏ数及び小型化の傾向が見られ、如何に、チップパッケージングの需要量を満足させるか、高品質の要求に対応するかは、現在のメーカにとって重要な課題である。
【０００３】
図１と図２は、従来のチップスケールパッケージ（Chip Scale Package，ＣＳＰ）技術の光検出子パッケージング構造１ａを示す。その実装工程では、まず、担体１０ａが用意され、マイクロレンズ（μlens）アレイ２１ａを有するチップ２０ａが担体１０ａの上に結合される。チップ２０ａ上には、マイクロレンズアレイ２１ａと同一側に、導電接点(pad) ２２ａが設置される。チップ２０ａの導電接点２２ａから担体１０ａ底面まで、下に延びる被覆リード３０ａが設けられる。担体１０ａの底面には、すず玉アレイ１１ａが配列され、すず玉アレイ１１ａは、被覆リード３０ａにより導電接点２２ａに電気的に接続される。チップ２０ａ上に、光学ペースト５０ａが塗布され、ガラス基板(cover glass) ４０ａが貼りつけられる。これにより、いわゆるＣＳＰ技術の光検出子パッケージング構造１ａが完成する。その後半のモジュール工程では、まず、リフロー工程において、光検出子パッケージング構造１ａが、すず玉アレイ１１ａにより回路基板７０ａ（フレキシブルな回路基板又は一般的なハードな基板）上に半だ付けされる。この後、順に、レンズホルダー(lens holder) ６０ａと、レンズ(lens)９０ａと、赤外線フィルタ８０ａ等が組み込まれることにより、撮影レンズモジュールが（図２のように）組み立てられ、最後に、応用する電子装置に組み込まれる。しかしながら、図１のように、チップ２０ａとガラス基板４０ａとの間には、光学ペースト５０ａが充填されるので、著しい集光効果が得られず、イメージ感光感度が低くなる。この理由は、スネルの法則(Snell’s Law) により分かるように、光線がガラス基板４０ａを通過した後、光学ペースト５０ａを介して、マイクロレンズアレイ２１ａ（従来のガラス基板４０ａの屈折率は約１．６で、光学ペースト５０ａの屈折率は約１．５で、マイクロレンズの屈折率は約１．６である）に入射するからである。また、ＣＳＰ技術で作製した光検出子パッケージング構造１ａは、明らかに、構造且つステップが複雑である欠点等があり、生産量を向上できないだけでなく、材料やコストを節約することもできない。
【０００４】
図３と図４は、従来のチップオンボード（Chip On Board , ＣＯＢ）技術の光検出子パッケージング構造１ｂを示す。チップ２０ｂは、回路基板７０ｂ上（一般的にはハードな回路基板であるが、フレキシブルな基板の場合もある）に固定される。同じように、チップ２０ｂには、マイクロレンズアレイ２１ｂと導電接点２２ｂとが設けられる。チップ２０ｂの接点は、１点ずつに、ワイヤーボンディングの方法で、回路基板７０ｂ上に接続され、ワイヤー３０ｂは、導電接点２２ｂと回路基板７０ｂとに電気的に接続される。そして、レンズホルダー６０ｂの回路基板７０ｂへの直接貼りつけ、レンズ９０ｂのレンズホルダー６０ｂへの組み込み、レンズホルダー６０ｂ内への赤外線フィルタ８０ｂ（図４）の設置を含むように、撮影レンズモジュールが組み立てられる。その後、埃から保護するために封止されて、最後に、応用する電子装置に組み込まれる。上記の工程において、組み立て過程で微細な粒や埃が直接、チップ２０ｂのマイクロレンズ上に落ちれば、致命的なイメージ斑点が形成される。また、マイクロレンズ上に落ちた埃が、何れの方法でも除去されないから、製品が故障する。そのため、パッケージング過程全体及びその後のレンズモジュールの組み立て工程は、生産量を向上するため、極めてランクの高いクリーンルーム（例えば、Class 10 Clean Room ）の中で行う必要がある。このようなクリーンルームには、非常に高額な費用が必要となるだけでなく、上記全ての工程に用いられる機械を収納する十分な空間が必要であり、このようなクリーンルーム内で全てを組み立てて、テストする必要がある。設備コストが高いだけでなく、クリーンルームの制御に些細な過ちがあっても（例えば、快速なワイヤーボンディング(wire bound)に起因する気流の撹乱で、微細な粒が空中を飛んでも）、容易に製品の生産量に悪影響を与える。
【０００５】
そのため、本発明者は、上記欠点を解決するため、慎重に研究することに加え、学理の運用を合せることにより、設計が合理的で、且つ広く適用できる、上記欠点を改善する本発明を提案する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の主な目的は、工程の簡素化、コストダウン及び製品生産量の向上が可能で、高品質の感光感度を持つフリップチップ実装製造方法及びその装置を提供することにある。
【０００７】
本発明の他の目的は、埃及び微細な粒から保護して、マイクロレンズのイメージ結像に直接影響を与えないようにするフリップチップ実装製造方法及びその装置を提供することにある。
【０００８】
本発明の更に他の目的は、クリーンルーム内での作製時間を短縮することにより、更にコストダウンできるフリップチップ実装製造方法及びその装置を提供することにある。
【０００９】
本発明の更に他の目的は、パッケージングする時に、電気的に接続する回数を低減して工程効率を向上できるフリップチップ実装製造方法及びその装置を提供することにある。
【００１０】
本発明の更に他の目的は、ソルダー工程を除外して、工程ステップを簡略できるフリップチップ実装製造方法及びその装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明が提供するフリップチップ実装製造方法及びその装置では、まず、透明基板が用意される。チップが透明基板上に結合され、予め、透明基板に配列された回路トポロジー層に合わせて、これとチップとが電気的に接続される。透明基板とチップとの間に封止される中空の中階層が存在することを確認することにより、いわゆるフリップチップ実装装置が形成される。中空の中階層は、イメージ感光感度を向上するためのものである。また、本発明の透明基板は、回路トポロジー層に加えて、チップが接合パッドを介して結合する方法を取るため、回路担体を埃から隔離する機能を持つ。上記の簡単なステップが終了すれば、クリーンルームから離して、以降の工程に移行する。これは例えば、チップを切断すること（各チップ実装のために切断して単体にすること）、或いは規格に従って、レンズモジュールを組み立てること等である。
【００１２】
本発明のフリップチップ実装製造方法には、透明基板を取得するステップと、回路トポロジー層を透明基板の第１の面の予定領域に配列するステップと、チップを用意するステップと、チップと透明基板の回路トポロジー層との間に、接続するための接合パッドを設置するステップと、チップを、回路が配列されている透明基板の第１の面に接合し、且つ、チップが、接合パッドを介して、透明基板の回路トポロジー層に接続されるステップとが、含まれる。
【００１３】
本発明のフリップチップ実装装置には、透明基板と、接合パッドと、チップとが含有される。透明基板には、第１の面があり、且つ、第１の面に、接合するための回路トポロジー領域が配列され、接合パッドは、透明基板の回路トポロジー領域の下方に設置され、チップは、接合パッドを介して、透明基板の回路トポロジー領域に接続される。
【００１４】
以下の、本発明に関する詳しい説明により、本発明の特徴や技術内容が、分かるようになるが、記載される内容は、ただ、参考用や説明用のもので、本発明は、それによって制限されるものではない。
【発明を実施するための最良の形態】
【００１５】
図５と図６乃至図１１を参照しながら、本発明の実施例について説明する。まず、透明基板１０を取得（用意）して、チップ２０を透明基板１０上に接合すると共に、予め透明基板１０に配列された回路トポロジー層１２に合わせてこれとチップ２０とを電気的に接続し、その内部に外部からの撹乱を受けない封止された中空の中階層４０を形成する。これを確認することにより、いわゆるフリップチップ実装装置が形成される。中空の中階層４０は、フリップチップ実装装置のイメージ感光感度を向上するためのものである。また、本発明の透明基板１０は、回路トポロジー層１２を有することに加えて、チップ２０が接合パッド３０を介して結合する方法を取るため、回路担体を埃から隔離する機能を持つ。よって、上記の簡単なステップが終了すれば、クリーンルームから離して、以降の工程に移行し、例えば、各チップ実装を切断して、単体とすることができるほか、規格に従って、モジュールを組み立てることができる。このように、従来のものと異なる新しい光電子工学チップのパッケージング技術を提供することにより、その後、従来のものを応用する光電子工学チップの電子製品組み立て生産ラインにより、本発明のフリップチップ実装装置を電子装置上に組み込むだけでよくなる。結果、工程の簡素化やチップモジュールのサイズ縮小ができるだけでなく、更に、生産量の向上や、材料及び時間コストの節約ができるので、本発明は、実に低コストで、効率的な発明であり、そして、ほとんどの光検出子チップパッケージング生産ラインに適用できる。
【００１６】
本発明のフリップチップ実装製造方法は、ステップ（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）及び（ｆ）を含む。
【００１７】
ステップ（ａ）では、透明基板１０を取得する。透明基板１０は、一般的に、光学ガラス（又は石英、この方のコストが高く付く）で作製され、透明基板１０の取得時は、円形状や四角形状等の制限されない形状である。より良い実施例においては、透明基板１０には、予め、所定の周波数範囲の電磁波を反射できるための電磁波反射層が設けられる。本実施例における透明基板１０には、従来のＣＳＰやＣＯＢ技術における赤外線フィルタ８０ａと８０ｂの代わりに、予め赤外線フィルタ膜１１が電気メッキされる。
【００１８】
ステップ（ｂ）では、回路トポロジー層１２を透明基板１０の予定領域に配列して、回路トポロジー層１２を、透明基板１０の第１の面とし、また、赤外線フィルタ膜１１を透明基板１０の第２の面とし、赤外線フィルタ膜１１と回路トポロジー層１２とが、上下対向するように設置される。
【００１９】
ステップ（ｃ）では、チップ２０を用意し、チップ２０の表面に、マイクロレンズアレイ２１が配列される。チップ２０が、画素アレイを有する光検出子（例えば、ＣＭＯＳやＣＣＤ或いはＣＩＳ等）であれば、画素アレイが、夫々、マイクロレンズアレイ２１に対応する。或いは、チップ２０が、複数配列される発光ダイオードからなるものであれば、発光ダイオードが、夫々、マイクロレンズアレイ２１に対応する。これにより、一対一のようにイメージ結像ユニットが形成される。
【００２０】
ステップ（ｄ）では、チップ２０と透明基板１０の回路トポロジー層１２との間に接続するための接合パッド３０が設置される。
【００２１】
ステップ（ｅ）（乃至は（ｄ））では、チップ２０は、回路が配列される透明基板１０の第１の面に結合される。接合パッド３０は、予め直接、透明基板１０やチップ２０上に打ち込まれる金バンプ(golden bump) でもよい。また、ウェーブ半田付け方法で、チップ２０と透明基板１０の回路トポロジー層１２とを電気的に接続してもよく、或いは、接合パッド３０は異方性導電接続用ペースト（Anisotropic Conductive Film and paste , ＡＣＦ）でもよい。同じように、チップ２０と透明基板１０の回路トポロジー層１２とを貼り付けるために、透明基板１０やチップ２０上に設置される、接合パッド３０を介して、チップ２０は、透明基板１０の回路トポロジー層１２に電気的に接続される。この時、マイクロレンズアレイ２１を有するチップ２０の一面が、透明基板１０に面する第１の面である。
【００２２】
また、ステップ（ｅ）では、接合パッド３０の一実施例として、チップ２０の周囲に沿ってリング状（図１１を参照）に設置されることにより、チップ２０と透明基板１０との間に直接、気密な中空の中階層４０が形成される。ここにおいて、中空の中階層４０は、真空であってもいいし、空気や不活性ガスが注入されてもよい。スネルの法則(Snell’s Law) から分かるように、中空の中階層４０の存在は、イメージ結像ユニットの感度に有利である。一般的に、透明基板がガラス材であれば、その屈折率が約１で、マイクロレンズの屈折率が約１．６で、真空屈折率が約１である。この場合、光線が通過すると、明らかな集光効果が得られ、イメージ結像ユニットの感光感度が高くなる。接合パッド３０の他の実施例は、チップ２０の周囲に沿って不連続的に囲むように（図１０）設置される。
【００２３】
ステップ（ｆ）では、封止ペースト５０を、接合パッド３０の周囲に塗布して、封止ペースト５０が、同時にチップ２０と透明基板１０とに接続される。これにより、チップ２０と透明基板１０との間に、気密な中空の中階層が形成され、外部の影響を隔離することに有利である。
【００２４】
本発明のフリップチップ実装製造方法では、透明基板１０に、回路トポロジー層１２が形成される。接合パッド３０を介してチップ２０を透明基板１０上に結合し、そして、チップ２０と透明基板１０との間に、気密な中空の中階層４０を形成することにより、フリップチップ実装装置が作製される。透明基板１０は、機能として、従来技術の担体に相当し、上に回路が配列される。また、透明基板１０には、直接的に、チップ２０を結合する工程により、更に、外部の埃が直接、マイクロレンズに接触することを防止する機能がある。汚れ粒子が透明基板１０上に落ちたら、アルコールやイソプロパノール(IPA) で直接拭き取り、致命的なイメージ斑点が発生する機会を減らして、生産量を向上する。上記のような製造方法は、上記の簡単ステップのみを利用して、フリップチップ実装装置が作製できる。これにより、従来のＣＳＰやＣＯＢ工程が必要とするソルダーやワイヤーボンディング工程を不要にすることができる。特に、ソルダー工程を省略することにより、製品が環境に対する影響を低減できる。また、例えば、ＣＳＰ技術による電気的に接続する回数が多過ぎて工程効率を悪化させる問題（例えば、チップ２０ａが、被覆リード３０ａにより、導電接点２２ａとすず玉アレイ１１ａに接続され、また、すず玉アレイ１１ａを介して、回路基板７０ａに電気的に接続されること）が解決される。また、透明基板１０に隔離機能があるため、早めにクリーンルームから離れ、クリーンルーム内での作製時間を短縮でき、クリーンルーム内の設備配置を減少できるから、明らかに、コストダウンの効果が得られる。
【００２５】
図６乃至図１１のように、本発明のフリップチップ実装装置には、透明基板１０と、接合パッド３０と、チップ２０とがある。透明基板１０には、接合するための回路トポロジー領域が配列される第１の面がある。透明基板１０は、一般的に、光学ガラス（或いは石英、この方のコストが高く付く）で作製される。チップ２０には、透明基板１０の第１の面に面するマイクロレンズアレイ２１がある。接合パッド３０は、透明基板の回路トポロジー領域の下方に設置される。チップ２０は、接合パッド３０を介して、透明基板１０の回路トポロジー領域に接続される。その目的は、チップ２０と透明基板１０の回路トポロジー層１２とを電気的に接続することにあり、また、チップ２０と透明基板１０との間に、中空の中階層４０を形成することにある。図１１のように、接合パッド３０の一実施例は、チップ２０の周囲に沿って囲むように設置される。これにより、中空の中階層４０を封止する機能が提供される。中階層４０は、真空層、空気層又は不活性ガス層である。接合パッド３０は、金バンプ、異方性導電接続用ペースト又は他の導電材である。図１０のように、接合パッド３０の他の実施例では、チップ２０の周囲に沿って不連続的に囲むように設置される封止ペースト５０を、接合パッド３０の周囲に塗布し、封止ペースト５０を、同時にチップ２０と透明基板１０とに接続することにより、チップ２０と透明基板１０との間に、気密な中空の中階層４０を形成する。これにより、中空の中階層４０の気密特性が強化され、外部からの埃や湿気等が侵入することによるマイクロレンズ結像の品質の悪化を更に防止できる。この時、接合パッド３０は、導電材と不導電材とで交互的に作製される。導電材は、金バンプ又は異方性導電接続用ペーストである。不導電材は、不連続の導電材を接続するためのものである。ここにおいて、導電材の部分は、チップ２０と透明基板１０の回路トポロジー層１２とを電気的に接続するためのものである。接合パッド３０は、予め直接、透明基板１０やチップ２０上に設置されて、チップ２０と透明基板１０の回路トポロジー領域とを接合してもいい。
【００２６】
透明基板１０は、第２の面に、所定の周波数範囲の電磁波を反射する電磁波反射層がある。第２の面は、第１の面と上下に対向する。本実施例において、電磁波反射層は、従来のＣＳＰやＣＯＢ技術における赤外線フィルタ８０ａと８０ｂの代わりの、赤外線フィルタ膜１１である。そのため、工程ステップの簡素化が実現される。ＣＭＯＳやＣＣＤの光検出子に適用される以外、同じように、透明基板１０上に発光ダイオードアレイを設置して、適当なサイズで切断した後、文字やメッセージを表示するための広告表示板にも、適用される。また、反射干渉膜を透明基板上にメッキすることにより、発光ダイオードのカラーコントラスト輝度を強化することもできる。そのため、チップ２０は、画素アレイを有する光検出子であり、画素アレイが、夫々、マイクロレンズアレイ２１に対応する。或いは、チップ２０は、複数配列される発光ダイオードからなり、発光ダイオードが、夫々、マイクロレンズアレイ２１に対応する構成でもよい。
【００２７】
上記の構成により、本発明には、
１．高品質感光感度を持つフリップチップ実装装置が得られる、
２．工程の簡素化やコストダウン及び生産量の良いフリップチップ実装製造方法を提供できる、
３．埃や微細な粒を隔離することにより、それが直接的にマイクロレンズのイメージ結像に影響することを防止して、生産量を向上できる、
４．クリーンルーム内での作製時間を短縮して、設備のコストを低減できる、
５．電気的に接続する回数を低減して、工程の効率を向上できる、
６．ソルダー工程を省略して、ソルダー環境が製品品質に悪い影響を与えることを防止できる、
というメリットがある。
【００２８】
以上は、本発明のより良い実施例であるが、本発明の特許請求の範囲は、それによって制限されず、本発明の明細書や図面内容に従って等価な変更は、すべてが、本発明の範囲内に含まれている。
【図面の簡単な説明】
【００２９】
【図１】第１の従来の光電子工学チップパッケージング構造の側面概念図である。
【図２】第１の従来の光電子工学チップパッケージング構造の後半のモジュール工程後の側面概念図である。
【図３】第２の従来の光電子工学チップパッケージング構造の側面概念図である。
【図４】第２の従来の光電子工学チップパッケージング構造の後半のモジュール工程後の側面概念図である。
【図５】本発明に係わるフリップチップ実装製造方法の流れ図である。
【図６】本発明のフリップチップ実装装置の透明基板が未切断である状態の概念図である。
【図７】本発明に係わるフリップチップ実装装置の側面概念図である。
【図８】本発明に係わるフリップチップ実装装置の底面概念図である。
【図９】本発明に係わるフリップチップ実装装置の平面概念図である。
【図１０】本発明に係わるフリップチップ実装装置の拡大概念図である。
【図１１】本発明に係わるフリップチップ実装装置の他の実施例の構造概念図である。
【符号の説明】
【００３０】
１０  透明基板
１１  赤外線フィルタ膜
１２  回路トポロジー層
２０  チップ
２１  マイクロレンズアレイ
３０  接合パッド
４０  中階層
５０  封止ペースト
【図１】
2006080477.tif 000003
【図２】
2006080477.tif 000004
【図３】
2006080477.tif 000005
【図４】
2006080477.tif 000006
【図５】
2006080477.tif 000007
【図６】
2006080477.tif 000008
【図７】
2006080477.tif 000009
【図８】
2006080477.tif 000010
【図９】
2006080477.tif 000011
【図１０】
2006080477.tif 000012
【図１１】
2006080477.tif 000013