(57)【要約】【課題】  複数の増幅器が多段接続された増幅回路において、回路サイズを大きくすることなく段間のインピーダンスを整合させる。【解決手段】  前段の増幅器および後段の増幅器から構成される増幅回路において、前段の増幅器１は、ギルバートセル回路２０を含む可変利得差動増幅器である。入力信号は、ギルバートセル回路２０に与えられる。ｎＭＯＳトランジスタＭ７、Ｍ８は、ギルバートセル回路２０に対してカスコード接続される。ｎＭＯＳトランジスタＭ７、Ｍ８のドレインには、インダクタＬ１、Ｌ２を介して電源電圧Ｖccが与えられる。１組の出力端子は、ｎＭＯＳトランジスタＭ７、Ｍ８のドレインに接続される。ｎＭＯＳトランジスタＭ７、Ｍ８の寄生容量を調整することにより、増幅器１の出力インピーダンスを、後段の増幅器の入力インピーダンスに整合させる。【選択図】      図２
2006279599.tif 000002
【特許請求の範囲】
【請求項１】
第１の増幅器およびその第１の増幅器の後段に設けられた第２の増幅器を含む増幅回路であって、
上記第１の増幅器は、
増幅すべき信号が入力されるギルバートセル回路と、
上記ギルバートセル回路に対してカスコード接続されるトランジスタと、
電源と上記トランジスタとの間に設けられる負荷と、
上記トランジスタに接続された出力端子、を備え
上記第１の増幅器の出力インピーダンスを上記第２の増幅器の入力インピーダンスに整合させるように上記トランジスタの寄生容量を調整する
ことを特徴とする増幅回路。
【請求項２】
上記負荷がインダクタである
ことを特徴とする請求項１に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の増幅器が多段接続された増幅回路に係わり、特に、高周波差動信号を増幅するための増幅回路に係わる。
【背景技術】
【０００２】
信号を増幅するための増幅器または増幅回路は、様々な用途のために広く使用されている。一例としては、無線通信機において、送信信号を増幅するために使用されている。
高周波信号を大きな利得で増幅する際には、しばしば、多段接続された複数の増幅器から構成される増幅回路が使用される。そして、このような構成の増幅回路を用いて差動信号を増幅する場合、前段の増幅器は、しばしば、ギルバートセル回路を利用して構成される。なお、ギルバートセル回路の構成および動作については、例えば、特許文献１に記載されている。
【特許文献１】特開平５−２５９７６９号公報（図８、明細書の段落０００５〜０００９）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述のような多段構成の増幅回路においては、段間でインピーダンスを整合させる必要がある。すなわち、前段の増幅器の出力インピーダンスと後段の増幅器の入力インピーダンスとを整合させる必要がある。なお、段間でインピーダンスの不整合が生じると、利得の線形性がとれなくなる等の増幅特性の悪化を招いてしまう。
【０００４】
段間でインピーダンスを整合させるためには、例えば、受動素子を用いて前段増幅器の出力インピーダンスを調整する構成が考えられる。しかし、この構成は、増幅回路の小型化を図るためには不適切である。
【０００５】
本発明の目的は、複数の増幅器が多段接続された増幅回路において、回路サイズを大きくすることなく段間のインピーダンスを整合させる構成を提供することである。
【課題を解決するための手段】
【０００６】
本発明の増幅回路は、第１の増幅器およびその第１の増幅器の後段に設けられた第２の増幅器を含み、上記第１の増幅器は、増幅すべき信号が入力されるギルバートセル回路、上記ギルバートセル回路に対してカスコード接続されるトランジスタ、電源と上記トランジスタとの間に設けられる負荷、上記トランジスタに接続された出力端子、を備える。そして、上記第１の増幅器の出力インピーダンスを上記第２の増幅器の入力インピーダンスに整合させるように上記トランジスタの寄生容量を調整する。
【０００７】
上記増幅回路においては、ギルバートセル回路に対してカスコード接続されるトランジスタの寄生容量を調整することにより、多段接続されている増幅器の段間のインピーダンスを整合させることができる。すなわち、インピーダンス整合のために特別の受動素子を設けることなく、段間のインピーダンス整合を図ることが出来る。
【０００８】
上記増幅回路において、上記負荷をインダクタで構成するようにしてもよい。インダクタにおける電圧降下は、特に高周波信号を増幅する際には、無視できる程度に小さい。よって、電源電圧が低い場合であっても、ギルバートセル回路およびそのギルバートセル回路に対してカスコード接続されるトランジスタに十分な電圧が印加される。
【発明の効果】
【０００９】
本発明によれば、複数の増幅器が多段接続された増幅回路において、ギルバートセル回路に対してカスコード接続したトランジスタを利用して増幅器の出力インピーダンスを調整できるので、増幅器としての回路サイズを大きくすることなく段間のインピーダンスを整合させることができる。
【発明を実施するための最良の形態】
【００１０】
図１は、複数の増幅器が多段接続された増幅回路の構成を示す図である。この増幅回路１０は、前段に設けられる増幅器（第１の増幅器）１、及び後段に設けられる増幅器（第２の増幅器）２を含んで構成され、この実施例では、差動信号を増幅する。なお、増幅器１は、可変利得増幅器である。また、増幅器１と増幅器２との間にはＤＣカット用のキャパシタＣo が設けられており、さらに、増幅器１、２の信号線にそれぞれ電流を供給するために直流電源Ｖccが設けられている。また、直流電源Ｖccと、増幅器１と増幅器２との接続部との間にインダクタＬo が設けられている。キャパシタＣo およびインダクタＬo によりハイパス回路が構成されている。
【００１１】
図２は、前段に設けられる増幅器１の実施例である。増幅器１は、ギルバートセル回路２０を含む可変利得差動増幅器である。
ｎＭＯＳトランジスタＭ１、Ｍ２は、利得制御用のトランジスタであり、それぞれ、そのゲートに利得制御信号Ｖcont（＋）およびＶcont（−）が与えられる。なお、ｎＭＯＳトランジスタＭ１、Ｍ２のソースは、接地されている。
【００１２】
ｎＭＯＳトランジスタＭ３、Ｍ４は、それぞれ、そのゲートに入力信号ＩＮ（＋）およびＩＮ（−）が与えられ、そのソースはｎＭＯＳトランジスタＭ１のドレインに接続されている。一方、ｎＭＯＳトランジスタＭ５、Ｍ６は、それぞれ、そのゲートに入力信号ＩＮ（−）およびＩＮ（＋）が与えられ、そのソースはｎＭＯＳトランジスタＭ２のドレインに接続されている。
【００１３】
ｎＭＯＳトランジスタＭ７のソースは、ｎＭＯＳトランジスタＭ３およびＭ５のドレインに接続されている。同様に、ｎＭＯＳトランジスタＭ８のソースは、ｎＭＯＳトランジスタＭ４およびＭ６のドレインに接続されている。また、ｎＭＯＳトランジスタＭ７、Ｍ８のゲートは、所定の直流バイアス電圧が印加されると共に、不図示のキャパシタを介して接地されている。このように、増幅器１においては、ゲート接地されたｎＭＯＳトランジスタＭ７、Ｍ８が、ギルバートセル回路２０に縦続接続されている。すなわち、ｎＭＯＳトランジスタＭ７、Ｍ８は、ギルバートセル回路２０に対してカスコード接続されている。
【００１４】
ｎＭＯＳトランジスタＭ７、Ｍ８のドレインには、それぞれ、負荷としてのインダクタＬ１、Ｌ２を介して電源電圧Ｖccが印加されている。また、増幅された差動信号を出力するための１組の出力端子の一方（Ｖout ＋）は、ｎＭＯＳトランジスタＭ７のドレインに接続されており、１組の出力端子の他方（Ｖout −）は、ｎＭＯＳトランジスタＭ８のドレインに接続されている。
【００１５】
上記構成の増幅器１において、入力信号としての差動信号ＩＮ（＋）／ＩＮ（−）が入力されると、利得制御信号Ｖcont（＋）／Ｖcont（−）により制御される利得で増幅されて出力される。
【００１６】
図３は、後段に設けられる増幅器２の実施例である。増幅器２は、この実施例では、シングルカスコード型アンプであり、ｎＭＯＳトランジスタＭ１１〜Ｍ１４、およびインダクタＬ３、Ｌ４を含んで構成される。
【００１７】
ｎＭＯＳトランジスタＭ１１、Ｍ１２のゲートには、信号Ｖin（＋）／Ｖin（−）が与えられる。ここで、この信号Ｖin（＋）／Ｖin（−）は、前段の増幅器１によって増幅された差動信号である。なお、ｎＭＯＳトランジスタＭ１１、Ｍ１２のソースは、接地される。
【００１８】
ｎＭＯＳトランジスタＭ１１、Ｍ１２のドレインに対して、それぞれ、ｎＭＯＳトランジスタＭ１３、Ｍ１４のソースが接続される。ｎＭＯＳトランジスタＭ１３、Ｍ１４のゲートには、増幅電流を生成するための所定の制御電圧が与えられている。また、ｎＭＯＳトランジスタＭ１３、Ｍ１４のドレインには、それぞれ、インダクタＬ３、Ｌ４を介して電源電圧Ｖccが印加される。
【００１９】
このように、前段の増幅器１により増幅された差動信号は、後段の増幅器２においてＭＯＳトランジスタのゲートに入力される。したがって、後段の増幅器２の入力インピーダンスは、容量性である。
【００２０】
図４は、前段に設けられる増幅器１の出力インピーダンス（増幅器２側から見たインピーダンス）を表す等価回路である。増幅器１の出力インピーダンスは、インダクタンス成分Ｌx 、容量成分Ｃx 、及び容量成分Ｃy により表される。ここで、インダクタンス成分Ｌx は、増幅器１の全インダクタンス成分である。また、容量成分Ｃx は、ｎＭＯＳトランジスタＭ７、Ｍ８の容量成分を除く増幅器１の容量成分である。そして、容量成分Ｃy は、ｎＭＯＳトランジスタＭ７、Ｍ８の容量成分である。
【００２１】
実施形態の増幅回路１０においては、ｎＭＯＳトランジスタＭ７およびＭ８の容量成分Ｃy を調整することによって、前段の増幅器１の出力インピーダンスを後段の増幅器２の入力インピーダンスに整合させる。ここで、後段の増幅器２の入力インピーダンスは、上述したように、容量性である。このため、前段の増幅器１の出力インピーダンスは、ｎＭＯＳトランジスタＭ７、Ｍ８が無いものとすると、後段の増幅器２の入力インピーダンスを基準とした場合には、誘導性側にシフトすることとなる。そこで、実施形態の増幅回路１０においては、容量性負荷であるＭＯＳトランジスタ（すなわち、ｎＭＯＳトランジスタＭ７およびＭ８）をギルバートセル回路２０に対してカスコード接続することにより、増幅器１の出力インピーダンスを容量性側にシフトさせ、後段の増幅器２の入力インピーダンスに整合させるようにしている。
【００２２】
なお、ｎＭＯＳトランジスタＭ７およびＭ８の容量成分Ｃy は、トランジスタ素子に必然的に存在する寄生容量であり、その素子のサイズを変えることによって概ね所望の値を得ることができる。したがって、実施形態の増幅回路１０においては、インピーダンス整合のために特別の受動素子を設けることなく、前段の増幅器１の出力インピーダンスを後段の増幅器２の入力インピーダンスに整合させることが出来る。すなわち、増幅器１、２が多段接続された増幅回路１０において、回路サイズを大きくすることなく段間のインピーダンスを整合させることができる。そして、この結果、良好な利得特性（例えば、線形性）が得られる。
【００２３】
また、実施形態の増幅回路１０では、負荷としてインダクタＬ１、Ｌ２が使用されている。ここで、ギルバートセル回路を使用する差動増幅器においては、一般に、負荷として抵抗体が使用されることが多い。しかし、負荷として抵抗体が使用されると、その抵抗体におい電圧降下が生じるので、電源電圧Ｖccが低い場合には、図２に示すようにしてギルバートセル回路２０にｎＭＯＳトランジスタＭ７、Ｍ８をカスコード接続することはできない。
【００２４】
これに対して、実施形態の増幅回路１０では、負荷としてインダクタＬ１、Ｌ２が使用されているので、その負荷（すなわち、インダクタＬ１、Ｌ２）における電圧降下は小さい。特に、高周波信号を増幅する場合には、インダクタＬ１、Ｌ２における電圧降下は無視できる程度に小さくなる。よって、電源電圧Ｖccが低い場合であっても、ギルバートセル回路２０およびそのギルバートセル回路２０に対してカスコード接続されるｎＭＯＳトランジスタＭ７、Ｍ８に十分な電圧が印加される。すなわち、電源電圧Ｖccが低い場合であっても、ギルバートセル回路２０にｎＭＯＳトランジスタＭ７、Ｍ８をカスコード接続することが出来る。そして、そのカスコード接続されるｎＭＯＳトランジスタＭ７、Ｍ８を利用してインピーダンス整合を図ることができる。
【図面の簡単な説明】
【００２５】
【図１】複数の増幅器が多段接続された増幅回路の構成を示す図である。
【図２】前段に設けられる増幅器の実施例である。
【図３】前段に設けられる増幅器の実施例である。
【図４】前段に設けられる増幅器の出力インピーダンスを表す等価回路である。
【符号の説明】
【００２６】
１、２  増幅器
１０    増幅回路
【図１】
2006279599.tif 000003
【図２】
2006279599.tif 000004
【図３】
2006279599.tif 000005
【図４】
2006279599.tif 000006