(57)【要約】【課題】  半導体基板への電気的接触をとるコンタクトホールにおいて、接触抵抗の低減を図る。【解決手段】  シリコン基板１にはＳＴＩ２により素子形成領域５が区画形成されている。ＳＴＩ２はシリコン基板１の表面より突出している。上面にシリコン窒化膜７、層間絶縁膜８が積層形成されている。ＳＴＩ２、２間にコンタクトホール９が形成されている。コンタクトホール９は、層間絶縁膜８部分のホール上部９ａとシリコン基板１部分のホール下部９ｃを有する。ホール下部９ｃは、ＲＩＥ法の加工の後ＣＤＥ法の加工をすることで横方向に広がる形状に形成され、ＲＩＥ法のみの場合よりもシリコン基板１との接触面積が増大している。【選択図】  図１
2006303307.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
この半導体基板に形成され素子分離領域により区画された素子形成領域と、
前記素子形成領域および素子分離領域を覆うように形成されたストッパ膜と、
このストッパ膜上に形成された層間絶縁膜と、
前記素子形成領域に前記層間絶縁膜および前記ストッパ膜を貫通させて形成されたコンタクトホールと、
このコンタクトホールに埋め込まれたコンタクトプラグとを備え、
前記コンタクトホールは、前記層間絶縁膜を貫通するホール上部およびストッパ膜を貫通するホール中間部と、前記素子形成領域の表面から掘り下げて形成されたホール下部とからなり、このホール下部は中央部付近のホール内径が前記ホール中間部との境界のホール内径よりも大きい断面形状に形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ホール下部の内面は曲面状に形成されていることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記ホール下部は、前記ホール中間部との境界部分のホール内径の幅寸法に対して１．５倍以上の深さまで前記半導体基板内に掘り込み形成されていることを特徴とする半導体装置。
【請求項４】
素子分離領域により区画された素子形成領域を備える半導体基板にストッパ膜および層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通するホール上部および前記ストッパ膜を貫通するホール中間部および前記素子形成領域が掘り込まれることで形成されるホール下部とからなるコンタクトホールを形成する工程と、
前記コンタクトホールにコンタクトプラグを埋め込む工程とを備え、
前記コンタクトホールを形成する工程では、
前記ストッパ膜をストッパとして前記層間絶縁膜に貫通孔を形成して前記ホール上部を形成する工程と、
この貫通孔により露出した前記ストッパ膜に同じく貫通孔を形成することで前記ホール中間部を形成する工程と、
前記ホール中間部の形成により露出した前記素子形成領域を異方性エッチング処理により掘り下げて円筒状の穴を形成する工程と、
前記素子形成領域に形成した前記円筒状の穴の内部を等方性エッチング処理により等方的に拡張することで前記ホール下部を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記円筒状の穴を形成する工程ではＲＩＥ（Reactive Ion Etching）法によるエッチング処理を行うとともに、
前記ホール下部を形成する工程ではＣＤＥ（Chemical Dry Etching）法またはウエットによるエッチング処理を行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板にコンタクトをとるコンタクトホールを備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
集積回路を形成する半導体装置の微細化にともない、配線層とシリコン基板、配線層と配線層とを接続するコンタクトホールを形成する際に接触抵抗を低く抑えることが重要な要素になってきている。これは、素子形成領域が微細化することで、コンタクトホールの面積も縮小化する傾向にあるためで、構造的に接触抵抗の低減を図ることは難しくなっている。
【０００３】
上記の場合、コンタクトホールの微細化に伴う構造的な抵抗値増大についての解決策として、例えば特許文献１に示すものがある。これは、コンタクトホール底部で半導体基板と接触する部分を掘り下げて底面部に加えて側面部を形成することで接触面積を増大させるものである。
【特許文献１】特開２０００−３４９０４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記した特許文献１に示すものでは、半導体基板と接触する部分の面積を増大させるために、半導体基板の内部に掘り下げる深さを深くすることで達成できるが、半導体基板を深く掘り下げれば下げるほど基板へのダメージが大きくなる。
【０００５】
本発明は上記した事情を考慮してなされたもので、素子形成領域への掘り下げをできるだけ少なくしながら全体として半導体基板との接触面積の増大を図ることができるコンタクトホールを備えた半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、半導体基板と、この半導体基板に形成され素子分離領域により区画された素子形成領域と、前記素子形成領域および素子分離領域を覆うように形成されたストッパ膜と、このストッパ膜上に形成された層間絶縁膜と、前記素子形成領域に前記層間絶縁膜および前記ストッパ膜を貫通させて形成されたコンタクトホールと、このコンタクトホールに埋め込まれたコンタクトプラグとを備え、前記コンタクトホールは、前記層間絶縁膜を貫通するホール上部およびストッパ膜を貫通するホール中間部と、前記素子形成領域の表面から掘り下げて形成されたホール下部とからなり、このホール下部は中央部付近のホール内径が前記ホール中間部との境界のホール内径よりも大きい断面形状に形成されているところに特徴を有する。
【０００７】
また、本発明の半導体装置の製造方法は、素子分離領域により区画された素子形成領域を備える半導体基板にストッパ膜および層間絶縁膜を形成する工程と、前記層間絶縁膜を貫通するホール上部および前記ストッパ膜を貫通するホール中間部および前記素子形成領域が掘り込まれることで形成されるホール下部とからなるコンタクトホールを形成する工程と、前記コンタクトホールにコンタクトプラグを埋め込む工程とを備え、前記コンタクトホールを形成する工程では、前記ストッパ膜をストッパとして前記層間絶縁膜に貫通孔を形成して前記ホール上部を形成する工程と、このホール上部により露出した前記ストッパ膜に同じく貫通孔を形成することで前記ホール中間部を形成する工程と、前記ホール中間部の形成により露出した前記素子形成領域を異方性エッチング処理により掘り下げて円筒状の穴を形成する工程と、前記素子形成領域に形成した前記円筒状の穴の内部を等方性エッチング処理により等方的に拡張することで前記ホール下部を形成する工程とを備えたところに特徴を有する。
【発明の効果】
【０００８】
本発明の半導体装置によれば、半導体基板へのコンタクトを取るためのコンタクトホールとして、半導体基板に掘り下げることで接触面積を増大させる場合に、半導体基板部分に形成するホール下部として、層間絶縁膜に形成しているホール上部よりも横方向に広げた形状とすることで深さ方向への掘り下げる深さを過剰にすることなく接触抵抗の低減を図れるようになる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の一実施形態について図面を参照して説明する。なお、本発明の構成のコンタクトホールを備える半導体装置は、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリを始め、様々なメモリ素子に適用できるほか、ロジック回路やアナログ回路などのコンタクトホールを形成するものなど、半導体基板にコンタクトをとるように形成するコンタクトホールの全般に適用できるものである。
【００１０】
図１および図２は記憶素子のメモリセル領域のコンタクトホール部分の構造を説明した図であり、図２は平面図、図１は図２のＡ−Ａ断面図である。
図２に示すように、記憶素子のメモリセル領域には、半導体基板としてのシリコン基板１に素子分離領域としてＳＴＩ（Shallow Trench Isolation）２が所定間隔で形成されている。シリコン基板１のＳＴＩ２により区画された領域が素子形成領域５となる。素子形成領域５に直交するようにゲート絶縁膜を介してゲート電極６が形成されている。このゲート電極６と素子領域５との交差部分にメモリ素子として機能するＭＯＳトランジスタＴが形成されている。素子形成領域５のゲート電極６を挟んだ両側にソース／ドレイン領域となる不純物拡散領域が形成されている。この不純物拡散領域にコンタクトホール９が形成されている。このコンタクトホール９は、上面から見ると円形もしくは楕円形状となっている。
【００１１】
図１は図２のＡ−Ａ断面図であり、コンタクトホール部分の模式的な断面図を示している。ＳＴＩ２は、シリコン基板１に形成した溝３に絶縁膜４を埋め込み形成されたものである。ＳＴＩ２の上面の高さはシリコン基板１の表面よりも高い位置となっている。
【００１２】
図２に示すゲート電極６によって挟まれたシリコン基板１の素子形成領域５およびＳＴＩ２の上面にはストッパ膜としてのシリコン窒化膜７が形成されている。このシリコン窒化膜７は、製造工程においてエッチングストッパとして機能するもので、例えば膜厚２０ｎｍで形成されている。このシリコン窒化膜７の上部には層間絶縁膜８が、例えば膜厚７００ｎｍで形成されている。層間絶縁膜８は、ＢＰＳＧ膜あるいはＴＥＯＳ膜などを用いることができ、これらを複合した膜構成とすることもできる。
【００１３】
素子形成領域５上の層間絶縁膜８には、シリコン基板１のソース／ドレイン領域に電気的導通を図るためにコンタクトホール９が形成されている。このコンタクトホール９は、側壁が層間絶縁膜８で構成されるホール上部９ａ、側壁がシリコン窒化膜７で構成されるホール中間部９ｂ、側壁が半導体基板１で構成されるホール下部９ｃからなる。ホール上部９ａの下端（層間絶縁膜８とシリコン窒化膜７の界面部）のホール内径はホール上部９ａ上端のホール内径に対してやや小さくなるように形成されており、層間絶縁膜８の側壁部が垂直よりもややテーパーを有する形状となっている。
【００１４】
また、ホール中間部９ｂの下端（シリコン窒化膜７とシリコン基板１との界面部）のホール内径はホール中間部９ｂの上端（層間絶縁膜８とシリコン窒化膜７の界面部）のホール内径より小さく、ホール中間部９ｂのシリコン窒化膜７の側壁部は、層間絶縁膜８の側壁部のテーパ角よりさらに大きいテーパー角を有する形状に形成されている。これはＳＴＩ２で挟まれた凹部に形成されるシリコン窒化膜７が他の部分よりも厚く形成されることと、コンタクトホール９の形成過程でエッチング条件の設定をする関係でテーパーを有する形状になりやすいことなどに起因している。これによって、コンタクトホール９のシリコン基板１と接触する部分の開口部９ｃのホール内径はさらに小さくなっている。
【００１５】
シリコン基板１の表面から深さ方向に掘り下げられた部分であるホール下部９ｃは、ホール下部９ｃの中央部付近のホール内径がホール下部９ｃの上端（層間絶縁膜８とシリコン窒化膜７の界面部）のホール内径よりも大きく、縦長の楕円球面状の内面を有する形状に形成されている。これにより、シリコン基板１の開口部９ｄをそのまま同じ深さまで掘り下げた円柱状の形状に形成する接触面部に比べてホールが横方向に広げられた形状となり、接触面の面積を実効的に広くする構成となっている。
【００１６】
コンタクトホール９内には電極となるコンタクトプラグ１０が埋め込まれている。コンタクトプラグ１０の材料としては、多結晶シリコンあるいはタングステンなどが用いられる。なお、タングステンを用いる場合にはシリコン基板１の接触面にＴｉＮ（チタンナイトライド）などのバリアメタルを薄く形成した上に形成することが好ましい。
【００１７】
コンタクトプラグ１０は、コンタクトホール９のホール上部９ａの上端から所定距離下がったホール上部９ａの途中のところに上面が位置するように形成されている。ホール下部９ｃはその中央部付近のホール内径がホール下部９ｃの上端９ｄのホール内径よりも大きい構成であることから、ホール下部９ｃ内にボイド１０ａが形成される。しかし、このボイドはコンタクトプラグ１０とシリコン基板１との接触状態が良好であれば実用的には支障を来たさない。層間絶縁膜８の上面およびコンタクトプラグ１０の上面にはコンタクトプラグ１０と電気的に接触するようにパターニングされた配線層１１が形成されている。
【００１８】
上記のようにコンタクトホール９を構成しているので、後述するように、同じ深さの場合の従来構成のものに比べてホール下部９ｃにおけるコンタクトプラグ１０とシリコン基板１との接触面積を増大させることができる。これにより、設計ルールの縮小化に伴うコンタクト面の面積の低減に対応して接触抵抗を低減したオーミックコンタクトを確保する構成を得ることができる。
【００１９】
次に、上記構成に至る主要な製造工程について図３ないし図６を参照して説明する。
図３は、シリコン基板１にＳＴＩ２、シリコン窒化膜７、層間絶縁膜８を積層形成した状態を示すものであり、コンタクトホール９を形成する前の状態である。この構成ではＳＴＩ２は例えば１００ｎｍ間隔で形成されており、その上面がシリコン基板１の表面から突出した状態に形成されている。このため、ＳＴＩ２、２間に形成される素子形成領域５は、ＳＴＩ２の表面よりも下がった位置に形成されている。
【００２０】
上記した図３に示す構成は、例えばＮＡＮＤ型フラッシュメモリやＮＯＲ型フラッシュメモリなどのメモリセル領域のトランジスタの形成過程において現われる構造であり、メモリセルトランジスタの縮小化に伴いコンタクトホールの面積も縮小化される傾向にある部分である。
【００２１】
この上部に形成されるシリコン窒化膜７は、シリコン基板１とＳＴＩ２との段差部分において、幅の狭い凹部に成膜される関係から、シリコン基板１との境界に近づくほど厚い膜厚となるテーパー状に形成されている。この上部には前述のように層間絶縁膜８が形成されているが、この層間絶縁膜８の形成工程の前には、前述したようにゲート電極６が形成される工程が実施されており、これらの工程を経た後に層間絶縁膜８が形成されたものである。
【００２２】
上述した状態の構成において、フォトリソグラフィ処理工程を実施することにより、層間絶縁膜８の上にフォトレジスト膜をパターニングしたレジストパターン１２が形成される。レジストパターン１２は、コンタクトホール９を形成するためのパターンで、ここでは、素子形成領域５の上部に位置して開口部１２ａが形成されている。
【００２３】
次に、図４に示すように、レジストパターン１２をマスクとして層間絶縁膜８をエッチング加工する。ここでは、ＲＩＥ（Reactive Ion Etching）法により、シリコン酸化膜を選択的に異方性エッチング処理してホール上部９ａを形成する。このエッチング処理では、シリコン窒化膜７がエッチングストッパとして機能し、他の部分に同時に形成するコンタクトホール９のエッチングに対してもムラのない条件で層間絶縁膜８をエッチングすることができる。
【００２４】
次に、図５に示すように、ＲＩＥ法によりシリコン窒化膜７をエッチング加工するとともに、素子形成領域５のシリコン基板１をエッチング加工する。図示のように、シリコン窒化膜７のエッチング加工では、シリコン窒化膜７がＳＴＩ２の段差部でテーパー状に形成されていることから、層間絶縁膜８の下端部の開口径よりも小さい径の開口部９ｄが形成される。
【００２５】
シリコン窒化膜７をエッチング加工する工程では、次の理由からレジストパターン１２が後退しない加工条件を採用している。シリコン窒化膜７のエッチングでは、層間絶縁膜８を加工するプロセス条件とは異なる加工条件で加工を行うが、テーパー状とならないようにして接触面積を確保するためにシリコン窒化膜７を垂直に加工する条件を採用することが好ましい。
【００２６】
しかし、この条件を採用すると、シリコン窒化膜７の加工中にマスクであるレジストパターン１２が後退することになり、コンタクトホール９の上部の開口部の径が増大する。コンタクトホール９の上部の開口部の径が増大すると、後の工程でコンタクトホール９の上部に形成される配線層１１がコンタクトホール９を介してショートしやすくなる。
【００２７】
このため、レジストパターン１２が後退しない加工条件を採用するが、この条件においては、シリコン窒化膜７が図示のように９０°より小さい角度のある値のテーパー角を持つようになり、結果的にコンタクトホール９のシリコン基板１部分の開口部９ｄは、シリコン窒化膜７を垂直に加工した場合よりも小さい面積になる。
【００２８】
素子形成領域５のシリコン基板１のエッチング加工では、この開口部９ｄの大きさに対応した穴９ｅが形成される。このとき穴９ｅの形成深さは、例えば開口部９ｄの径をＲとすると、１．５Ｒ程度の深さになるまで掘り下げられる。これにより、円筒状の穴９ｅが形成されることになる。これにより、シリコン基板１の表面を露出するだけでコンタクトをとる方式に比べて接触面積が増大する。
【００２９】
次に、上記構成において、さらにＣＤＥ（Chemical Dry Etching）法により穴９ｅ内を更にエッチング加工する。ここでは、図６に示すように、ＣＤＥ法のエッチングにより穴９ｅ内を等方的にエッチングすることで、円筒状であった内面部の表面をエッチングすることで楕円球面状に拡張し、ホール下部９ｃを形成する。このエッチング加工で行うＣＤＥの加工条件はＣＦ４、Ｏ２、ＳＦ６、ＣＨＦ３、Ｃｌ２のガスの内、少なくとも１種類のガスを含んだガスプラズマからなる反応性ラジカルを用いるようにしている。
【００３０】
また、このＣＤＥ法によるエッチング加工では、コンタクトホール９のホール上部９ａの層間絶縁膜８をエッチングする速度と、シリコン基板１のエッチング速度とを比較すると、シリコン基板１のエッチング速度が十分大きくなるような条件に設定されているので、ホール上部９ａが曲率を持つように加工されることは無い。また、シリコン基板１のエッチング速度は、シリコン窒化膜７のエッチング速度に対しても十分大きい条件に設定されているので、シリコン窒化膜７が開口された部分がエッチングされて後退することもない。この結果、ＣＤＥ法によるエッチング加工では、シリコン基板１の部分のみのエッチングを進行させて図示のように加工することができる。
【００３１】
これにより、ホール下部９ｃとして、楕円球面状の接触面積を得ることができるようになる。前述した円筒状の穴９ｅの内面積の大きさに比べて実効的に大きい接触面積を得ることができるようになり、接触抵抗値を低減することができるようになる。
【００３２】
次に、上記実施形態で説明した構成について、コンタクトホール９の下端部にシリコン基板１を掘り下げて楕円球面状のホール下部９ｃを形成することで接触面積がどの程度増加したかを図７および図８を参照して概略的に見積もってみる。
【００３３】
まず、本実施形態により形成したコンタクトホール９のホール下部Ｐａについて、図８（ａ）に示す形状を仮定する。いま、従来方式のコンタクトホールのシリコン基板１の部分Ｐｂの形状を、図８（ｂ）に示すように開口部が半径ｒの円で深さｄが２ｒに等しい円筒形状であると仮定する。これに対して、図８（ａ）に示した本実施形態のコンタクトホール９のホール下部９ｃは、従来方式の同部分が内接する球、つまり半径がｒの√２倍に相当する球で開口部９ｄの半径がｒとなる構成である。この仮定は、従来方式の接触面部の面積に対して最小限に見積もった形状であるから、これよりも深く掘り込んだ実施形態の形状では、さらに接触面積が増大する傾向となり、接触抵抗の低減効果も高めることができる。
【００３４】
さて、この図８（ａ）に示すホール下部９ｃの接触面の面積をＳａ、図８（ｂ）の従来方式の接触面の面積をＳｂとすると、それぞれの面積はつぎのように概略的に計算できる。
本実施形態のホール下部９ｃの面積Ｓａは、半径√２×ｒの球の表面積Ｓａ１から半径ｒの円形の開口部９ｃの面積Ｓａ２を引いたものであるから、次式のように計算できる。
Ｓａ＝Ｓａ１−Ｓａ２
＝８×（πｒ2）−（πｒ2）
＝７×（πｒ2）                                              …（１）
また、従来方式の接触面部の面積Ｓｂは、半径ｒで高さ２ｒの円柱の側面積Ｓｂ１と底面積Ｓｂ２の和であるから、次式のように計算できる。
【００３５】
Ｓｂ＝Ｓｂ１＋Ｓｂ２
＝４×（πｒ2）＋（πｒ2）
＝５×（πｒ2）                                              …（２）
したがって、面積の差ΔＳは、次式のようになる。
ΔＳ＝Ｓｂ−Ｓａ
＝（７−５）×（πｒ2）
＝２×（πｒ2）                                            …（３）
つまり、本実施形態におけるコンタクトホール９のホール下部９ｃの表面積は、従来方式の円筒状の接触面部の表面積に比べて、少なく見積もっても開口部９ｄの面積の２倍の面積分が広く取れることになる。式（３）で得られた結果であるΔＳは、従来方式のコンタクトホールのシリコン基板１との接触する面部Ｐｂをさらに深さｒだけ掘り込んだときに増加を見込める面積に相当しているから、換言すると、深さ方向に掘る深さを必要以上に大きくすることなく接触面積を増大させることができることになる。
【００３６】
なお、上記の見積もりは、図７に示した形状を仮定した場合のものであるから、厳密な形状についてシミュレーションをしたものではなく、実際の形状とは一致しないが、傾向として概ね一致するものと考えられる。また、実際には前述の加工工程においてＣＤＥ法によりホール下部９ｃを形成すると、全体にさらに大きくなることが予想されるから、さらに接触面積を増やすことができることになるので、実用的な効果を高めることができるようになる。
【００３７】
このような本実施形態によれば、シリコン基板１とコンタクトをとるためのコンタクトホール９を、層間絶縁膜８のホール上部９ａに対してシリコン基板１に形成するホール下部９ｃを、横方向にも広げた形状にＣＤＥ法を用いたエッチング処理で加工することで接触面積の増大を図るので、深さ方向に過剰に掘り込むことなく接触面積の増大をはかり、接触抵抗の低減を図ることができるようになる。
【００３８】
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
本発明は、半導体基板にシリコン窒化膜などのストッパ膜と層間絶縁膜とを介してコンタクトを形成する構成の半導体装置全般に適用することができる。
また、上記実施形態では素子分離領域としてのＳＴＩ２に挟まれて位置する狭い素子形成領域５に開口するコンタクトホール９を挙げて説明したが、シリコン基板１に開口するコンタクトホールであれば、場所や素子を限定することなく適用することができ、等しく同様の効果を得ることが可能である。
【００３９】
また、上記実施形態ではコンタクトホール９のストッパ膜としてシリコン基板１上にシリコン窒化膜７を成膜している場合を挙げて説明したが、シリコン窒化膜７以外にもストッパ膜として機能するものであれば適用することができる。
また、上記実施形態ではレジストパターン１２を残したままホール中間部９ｂ、ホール下部９ｃを形成する場合を挙げて説明したが、ホール上部９ａを形成しシリコン窒化膜７が露出した時点でレジストパターン１２を剥離し、その後ホール中間部９ｂ、ホール下部９ｃを形成することも可能である。
また、上記実施形態ではＣＤＥ法を用いてホール下部９ｃを形成する場合を挙げたが、アルカリ系の薬液を用いたウェットエッチング処理を用いてホール下部９ｃを形成することも可能である。
【図面の簡単な説明】
【００４０】
【図１】コンタクトホール部分の構成を模式的に示す断面図
【図２】模式的な平面図
【図３】製造工程における模式的断面図（その１）
【図４】製造工程における模式的断面図（その２）
【図５】製造工程における模式的断面図（その３）
【図６】製造工程における模式的断面図（その４）
【図７】接触面部の面積計算用モデルの模式的な断面図
【図８】計算の仮定条件を示す作用説明図
【符号の説明】
【００４１】
図面中、１はシリコン基板（半導体基板）、２はＳＴＩ（素子分離領域）、５は素子形成領域、６はゲート電極、７はシリコン窒化膜（ストッパ膜）、８は層間絶縁膜、９はコンタクトホール、９ａはホール上部、９ｂはホール中間部、９ｃはホール下部、１０はコンタクトプラグである。
【図１】
2006303307.tif 000003
【図２】
2006303307.tif 000004
【図３】
2006303307.tif 000005
【図４】
2006303307.tif 000006
【図５】
2006303307.tif 000007
【図６】
2006303307.tif 000008
【図７】
2006303307.tif 000009
【図８】
2006303307.tif 000010