(57)【要約】【課題】  小型で特性の良い分波器を提供すること。【解決手段】  薄膜バルク弾性波共振器をラダー型に接続配置した第１及び第２のフィルタ（２０、３０）と、共通端子（６０）と、前記第１及び第２のフィルタとの間にそれぞれ設けられた第１及び第２の集積化受動素子（４０、５０）と、前記第１及び第２のフィルタ並びに前記第１及び第２の集積化受動素子を搭載する基板（１０）とを有し、前記基板は前記第１及び第２のフィルタとグランドとの間に接続されるインダクタンスを実現する導体パターン（１４）を有し、前記第１及び第２の集積化受動素子はそれぞれ前記第１及び第２のフィルタに接続されるインダクタ（Ｌ１〜Ｌ４）を含む分波器。【選択図】  図９
2006129445.tif 000002
【特許請求の範囲】
【請求項１】
薄膜バルク弾性波共振器をラダー型に接続配置した第１及び第２のフィルタと、
共通端子と、前記第１及び第２のフィルタとの間にそれぞれ設けられた第１及び第２の集積化受動素子と、
前記第１及び第２のフィルタ並びに前記第１及び第２の集積化受動素子を搭載する基板とを有し、
前記基板は前記第１及び第２のフィルタとグランドとの間に接続されるインダクタンスを実現する導体パターンを有し、
前記第１及び第２の集積化受動素子はそれぞれ前記第１及び第２のフィルタに接続されるインダクタを含むことを特徴とする分波器。
【請求項２】
前記第２のフィルタは前記第１のフィルタよりも高い中心周波数を有し、前記第２の集積化受動素子に接続される前記第２のフィルタは直列共振器で終端されていることを特徴とする請求項１に記載の分波器。
【請求項３】
前記第１および第２の集積化受動素子は、前記第１及び第２のフィルタに共通のインダクタを含むことを特徴とする請求項１又は２に記載の分波器。
【請求項４】
前記第１のフィルタは送信フィルタであり、前記第２のフィルタは受信フィルタであることを特徴とする請求項２に記載の分波器。
【請求項５】
前記第１及び第２の集積化受動素子は、前記第１のフィルタおよび前記第２のフィルタ間の位相を整合させる位相整合回路を含み、
前記基板は積層基板であり、前記導体パターンは前記積層基板中に形成されることを特徴とする請求項１から４のいずれか一項に記載の分波器。
【請求項６】
前記第１及び第２のフィルタ並びに前記第１及び第２の集積化受動素子は前記基板にフェースダウンで実装されていることを特徴とする請求項５に記載の分波器。
【請求項７】
薄膜バルク弾性波共振器をラダー型に接続配置した第１及び第２のフィルタと、
共通端子と、前記第１及び第２のフィルタとの間にそれぞれ設けられ、前記第１のフィルタおよび前記第２のフィルタ間の位相を整合させる第１及び第２の位相整合回路と、
前記第１及び第２の位相整合回路の少なくとも一方に含まれ、グランドと前記共通端子との間に接続されるインダクタと、を具備し、
該インダクタを有する前記第１又は第２の位相整合回路に対応する前記第１又は第２のフィルタの前記第１又は第２の位相整合回路に最も近い直列共振器および並列共振器の容量値をそれぞれＣｓおよびＣｐ、分波器の終端抵抗、対応する前記第１又は第２のフィルタの通過帯域の中心周波数をｆ０としたとき、
Ｃｐ×Ｃｓ＜１／（Ｒ×２πｆ０）２
であることを特徴とする分波器。
【請求項８】
薄膜バルク弾性波共振器をラダー型に接続配置した第１及び第２のフィルタと、
共通端子と、前記第１及び第２のフィルタとの間にそれぞれ設けられ、前記第１のフィルタおよび前記第２のフィルタ間の位相を整合させる第１及び第２の位相整合回路と、を具備し、
前記第１及び第２の位相整合回路の少なくとも一方に含まれ、グランドと前記共通端子との間に接続されるインダクタと、を具備し、
該インダクタを有する前記第１又は第２の位相整合回路に対応する前記第１又は第２のフィルタの前記第１又は第２の位相整合回路に最も近い直列共振器のメンブレン領域の面積は、前記第１又は第２のフィルタに含まれる他のいずれの直列共振器のメンブレン領域の面積より小さいことを特徴とする分波器。
【請求項９】
前記インダクタを含む前記第１又は第２の位相整合回路に含まれ、前記共通端子と対応する前記第１又は第２のフィルタとの間にキャパシタを具備することを特徴とする請求項７又は８に記載の分波器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は携帯電話、ＰＨＳ、無線ＬＡＮなどの移動体通信や高周波無線通信で使用する薄膜バルク弾性波共振器(Film Bulk Acoustic Resonator、以下ＦＢＡＲという)を用いたフィルタに関し、特にＦＢＡＲを複数個ラダー型に配置接続したフィルタを複数個含む分波器に関する。
【背景技術】
【０００２】
近年、圧電材料を用いたＳＡＷ（Surface Acoustic Wave）やＢＡＷ（Bulk Acoustic Wave）の共振器を複数組み合わせることにより特定の周波数帯の電気信号のみを通過させる特徴を持った高周波通信用のフィルタ素子が開発されている。ＳＡＷやＢＡＷを利用したフィルタ部品は、他の誘電体フィルタやセラミックフィルタに比して外形サイズ゛が小さく、かつ急峻なロールオフ特性を持つため、小型で、広い比帯域幅が要求される携帯電話等の移動体通信部品に適している。このようなＳＡＷフィルタやＢＡＷフィルタの構成として、共振器を直列−並列に梯子状に繋ぐラダー型フィルタがある。ラダー型フィルタの一構成例を図１に示す。
【０００３】
ラダー型フィルタは梯子型に組む段数や、直列-並列に配する共振器の容量比を変えるだけで、挿入損失、帯域外抑圧度等を容易に変化させることが出来、設計の手順も簡便なため良く用いられている。また、ラダー型フィルタの特性をより任意に変化させる手法として特許文献１などに示されるように共振器に直列あるいは並列にインダクタンスを付加する手法があり、広く用いられている。ＳＡＷやＢＡＷの実際の例では、このインダクタンスは多層基板の表面あるいは層中に形成された導体パターンあるいはワイヤーで実現するものが報告されている。このように付加インダクタンスを有するフィルタの等価回路の例を図２及び図３に示す。
【０００４】
ＳＡＷやＢＡＷのラダー型フィルタを用いた応用部品として、分波器（デュプレクサ）がある。分波器は、送受信機能を持つ通信装置において送信と受信信号の周波数が異なり、送受信同時に行われるＣＤＭＡシステム等に用いられ、送受信号の干渉を抑制し、必要な周波数域のみを通過させる。分波器は一般に送信、受信フィルタ、位相整合回路を集約し一つの要素部品（コンポーネント）としたものである。送信フィルタ及び受信フィルタはそれぞれの信号のみを通過させる帯域通過フィルタとして用いられ、アンテナ部において接続される。しかし、これでは互いの信号が干渉してしまう。そこで移相器（位相整合回路）が用いられる。移相器は等価回路でインダクタンスとキャパシタンスの組み合わせを持つ電気要素になる。ＳＡＷやＢＡＷを用いた分波器として、例えば特許文献２では、図４に示すように、多層基板中に形成された導体パターンの分布定数線路を移相器として使用する手法が示されている。あるいは、特許文献３や特許文献４によると、図５に示すように、基板やキャップ゜に巻き線コイルや、チップインダクタ、チップキャパシタ等の集中定数型のインダクタンス素子及びキャパシタンス素子を組み合わせて形成するなどの手法がとられてきた。
【特許文献１】特許第２８００９０５号
【特許文献２】特許第２９０５０９４号
【特許文献３】特許第３４８７６９２号
【特許文献４】特開２００１−１２７５８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のものでは次のような問題がある。特許文献１に示された手法は特許文献３にも記述があるように、位相線路を形成するために、導体パターンを形成せねばならず、２次元的、３次元的にスペースを取る。例えば、２ＧＨｚの周波数域にあるＷＣＤＭＡ帯の分波器を考えると、誘電率９．５のアルミナで幅０．１ｍｍ、特性インピーダンス５０Ωの導体パターンを用いて送信（Ｔｘ）、受信（Ｒｘ）フィルタ共に１８０度の位相回転をさせると考えると、０．６ｍｍ厚で長さ２５ｍｍの導体パターンが２本必要だと計算できる。また、前述したようにラダー型フィルタの特性を向上するために付加インダクタンスを用いることは一般的であるが、この付加インダクタンスもまた導体パターンで実現しようとすれば、導体パターン同士をあまり近接して配することはインダクタンス同士の結合を生み所望のフィルタ特性が得られない要因にもなるため、互いに十分な距離を持って配する必要がある。しかるにこの手法を用いては、小型な分波器パッケージを実現することは困難である。
【０００６】
また、特許文献２や特許文献３に記載された集中定数型のインダクタンス及びキャパシタンスを用いて移相器を実現する手法は、当該特許文献に示されているようにチップインダクタ、巻き線コイル、チップキャパシタを用いれば上記導体パターンにて移相器を実現するより小型にすることは可能である。しかし、現在入手可能で汎用のチップ部品である１００５サイズ（１．０×０．５×０．５［ｍｍ］のものを用いたとして、特許文献２にあるように、そのサイズ゛は８×５．１×２．５［ｍｍ］程度であり、５［ｍｍ］角、３．８［ｍｍ］角といったサイズの分波器が実現されている現在では小型とは言えないし、受動要素の数だけチップ数が増え、コスト高にもなる。
【０００７】
この発明は以上のような事情を考慮してなされたものであり、小型で特性の良い分波器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、薄膜バルク弾性波共振器をラダー型に接続配置した第１及び第２のフィルタと、共通端子と、前記第１及び第２のフィルタとの間にそれぞれ設けられた第１及び第２の集積化受動素子と、前記第１及び第２のフィルタ並びに前記第１及び第２の集積化受動素子を搭載する基板とを有し、前記基板は前記第１及び第２のフィルタとグランドとの間に接続されるインダクタンスを実現する導体パターンを有し、前記第１及び第２の集積化受動素子はそれぞれ前記第１及び第２のフィルタに接続されるインダクタを含むことを特徴とする分波器である。
【０００９】
前記第１及び第２の集積化受動素子はそれぞれ、高域通過フィルタであることが好ましい。前記第２のフィルタは前記第１のフィルタよりも高い中心周波数を有し、前記第２の集積化受動素子に接続される前記第２のフィルタは直列共振器で終端されていることが好ましい。この場合、前記第１のフィルタは送信フィルタであり、前記第２のフィルタは受信フィルタである。前記第１および第２の集積化受動素子は、前記第１及び第２のフィルタに共通のインダクタを含むことが好ましい。
【００１０】
本発明は、前記第１及び第２の集積化受動素子は、前記第１のフィルタおよび前記第２のフィルタ間の位相を整合させる位相整合回路を含み、前記基板は積層基板であり、前記導体パターンは前記積層基板中に形成されることを特徴とする分波器とすることができる。本発明によれば、第１及び第２のフィルタとグランドとの間に接続されるインダクタンスと位相整合回路に含まれるインダクタとが結合し特性が劣化することを抑制できる。
【００１１】
本発明は、前記第１及び第２のフィルタ並びに前記第１及び第２の集積化受動素子は前記基板にフェースダウンで実装されていることを特徴とする分波器とすることができる。本発明によれば、集積化受動素子と積層基板の間に空間を確保することができ、第１及び第２のフィルタとグランドとの間に接続されるインダクタンスと位相整合回路に含まれるインダクタとが結合し特性が劣化することを一層抑制できる。
【００１２】
本発明は、薄膜バルク弾性波共振器をラダー型に接続配置した第１及び第２のフィルタと、共通端子と、前記第１及び第２のフィルタとの間にそれぞれ設けられ、前記第１のフィルタおよび前記第２のフィルタ間の位相を整合させる第１及び第２の位相整合回路と、前記第１及び第２の位相整合回路の少なくとも一方に含まれ、グランドと前記共通端子との間に接続されるインダクタと、を具備し、該インダクタを有する前記第１又は第２の位相整合回路に対応する前記第１又は第２のフィルタの前記第１又は第２の位相整合回路に最も近い直列共振器および並列共振器の容量値をそれぞれＣｓおよびＣｐ、分波器の終端抵抗、対応する前記第１又は第２のフィルタの通過帯域の中心周波数をｆ０としたとき、Ｃｐ×Ｃｓ＜１／（Ｒ×２πｆ０）２
であることを特徴とする分波器である。本発明によれば、位相整合回路の構成要素数を低減することができ実装面積を低減することができる。
【００１３】
本発明は、薄膜バルク弾性波共振器をラダー型に接続配置した第１及び第２のフィルタと、共通端子と、前記第１及び第２のフィルタとの間にそれぞれ設けられ、前記第１のフィルタおよび前記第２のフィルタ間の位相を整合させる第１及び第２の位相整合回路と、を具備し、前記第１及び第２の位相整合回路の少なくとも一方に含まれ、グランドと前記共通端子との間に接続されるインダクタと、を具備し、該インダクタを有する前記第１又は第２の位相整合回路に対応する前記第１又は第２のフィルタの前記第１又は第２の位相整合回路に最も近い直列共振器のメンブレン領域の面積は、前記第１又は第２のフィルタに含まれる他のいずれの直列共振器のメンブレン領域の面積より小さいことを特徴とする分波器である。本発明によれば、第１及び第２の位相整合回路の実装面積を減少させることができる。
【００１４】
本発明は、前記インダクタを含む前記第１又は第２の位相整合回路に含まれ、前記共通端子と対応する前記第１又は第２のフィルタとの間にキャパシタを具備することを特徴とする分波器とすることができる。本発明によれば、位相整合回路の構成要素数を一層低減することができ実装面積を一層低減することができる。
【発明の効果】
【００１５】
小型で特性の良い分波器を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施例を添付図面を参照して詳細に説明する。
【実施例１】
【００１７】
図６は、本発明の実施例に係る分波器の基本構成を示す図である。分波器は、第１のＦＢＡＲフィルタ２０、第２のＦＢＡＲフィルタ３０、第１の集積化受動素子（Integrated-Passive Device：以下、ＩＰＤと記す）４０及び第２のＩＰＤとを有する。これらの構成部品はパッケージ１０内に封止されている。パッケージ１０には、アンテナ端子６０及び送受信端子（Ｔｘ／Ｒｘ）６２、６４が取り付けられている。第１のＦＢＡＲフィルタ２０及び第２のＦＢＡＲフィルタ３０がそれぞれ送信フィルタ及び受信フィルタである場合には、端子６２及び６４はそれぞれ送信端子及び受信端子となる。第１のＩＰＤ４０は、共通端子として機能するアンテナ端子６０と第１のＦＢＡＲフィルタ２０との間に設けられている。同様に、第２のＩＰＤ５０はアンテナ端子６０と第２のＦＢＡＲフィルタ３０との間に設けられている。後に詳述するように、パッケージ１０には第１のＦＢＡＲフィルタ２０とグランドとの間、及び第２のＦＢＡＲフィルタ３０とグランドとの間にそれぞれ接続されるインダクタンスを実現する導体パターンを有する。また、第１のＩＰＤ４０及び第２のＩＰＤ５０はそれぞれインダクタを含む。つまり、この分波器は分波器の実現に必要なインダクタンスを、パッケージ１０に設けられたインダクタと、第１のＩＰＤ４０及び第２のＩＰＤ５０にそれぞれ設けられたインダクタとに分散配置した構成を有する。これにより、小型でありながら良好なフィルタ特性を有する分波器を実現している。
【００１８】
図７（Ａ）は、図６に示す分波器の断面図、図７（Ｂ）はその平面図である。図７（Ａ）は、図７（Ｂ）において、第１のＦＢＡＲフィルタ２０と第１のＩＰＤ４０とを横切る線に沿った断面図に相当する。パッケージ１０は、セラミクス等で形成された複数の層を積層した多層構成である。この多層構成をベース基板と称する。パッケージ１０は内部にキャビティ１２を有し、この中に第１のＦＢＡＲフィルタ２０、第２のＦＢＡＲフィルタ３０、第１のＩＰＤ４０及び第２のＩＰＤ５０が載置されている。これらの部品はバンプ１５を用いてキャビティ１２の底面に形成された配線パターンにフリップチップ接合されている。パッケージ１０の表面と内部には導体パターン１４が設けられている。この導体パターン１４は、第１のＩＰＤ４０と第１のＦＢＡＲフィルタ２０との接続、第２のＩＰＤ５０と第２のＦＢＡＲフィルタ３０との接続などパッケージ内部の部品間の接続を形成する他、第１のＦＢＡＲフィルタ２０とグランドとの間、及び第２のＦＢＡＲフィルタ３０とグランドとの間にそれぞれ接続されるインダクタンスを実現する導体パターンでもある。パッケージ１０の裏面には、フットパッド１６が形成されている。フットパッド１６は、パッケージ１０の底面に導電性物質のパターンで設けた信号およびグランド端子である。パッケージ１０の側面には、キャスタレーション１８が形成されている。キャスタレーション１８は、パッケージ１０の側面に形成された溝に導電性物質を設けた導通路である。図７（Ａ）、７（Ｂ）では便宜上省略してあるが、導体パターン１４はキャスタレーション１８に接続するパターン部分を有している。キャスタレーション１８は、層間の電気的接続を実現するとともに、パッケージ１０の裏面でフットパッド１６と接続し、パッケージ図６に示す端子６０、６２及び６４としても機能する。図７（Ａ）、（Ｂ）の構成では、パッケージ１０の外側３面にキャスタレーション１８が形成されているが、外側あるいは３面に限定されるものではない。また、パッケージ１０の上面にはカバー１９が設けられている。カバー１９は、キャビティ１２内の素子を封止する。
【００１９】
図８は、第１のＦＢＡＲフィルタ２０及び第２のＦＢＡＲフィルタ３０の一構成例を示す図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＸ−Ｘ´線断面図である。以下、便宜上、第１のＦＢＡＲフィルタ２０の構成として説明する。第１のＦＢＡＲフィルタ２０は複数のＦＢＡＲを有する。ＦＢＡＲは、Ｓｉやガラスなどの基板２１上に、上部電極膜２４、圧電膜２３、下部電極膜２２の積層構造を備え、上部電極膜２４と対向する下部電極膜２２の直下に、基板２１に形成されたキャビティ２７を設け、ここに弾性エネルギーを閉じ込める構成である。下部電極膜２２は例えば２層構成であって、キャビティ２７に露出する膜は例えばＣｒ膜であり、その上の膜は例えばＲｕ膜である。上部電極膜２４上には、第１のＦＢＡＲフィルタ２０の中心周波数を調整するために設けられた２つの調整層２５及び２６が設けられている。第１のＦＢＡＲフィルタ２０は４の直列共振器Ｓ１〜Ｓ４と４つの並列共振器Ｐ１〜Ｐ４とを有する。並列共振器Ｐ１〜Ｐ４は、圧電膜２３上に形成されたグランドパターン２８に接続されている。また、上部電極膜２４のそれぞれの両端は、入出力端子として用いられる。
【００２０】
このような構成の第１のＦＢＡＲフィルタ２０を含む分波器は、図９に示す電気的等価回路を有する。並列共振器Ｐ１及びＰ２とグランドとの間には付加インダクタＬＰ１が設けられ、並列共振器Ｐ３及びＰ４とグランドとの間には付加インダクタＬＰ２が設けられている。付加インダクタンスＬＰ１とＬＰ２をまとめて、付加インダクタンス回路７０という。付加インダクタＬＰ１とＬＰ２を設けることで、第１のＦＢＡＲフィルタ２０の通過帯域幅を調整することができる。付加インダクタＬＰ１とＬＰ２は、図７（Ａ）に示す導体パターン１４を用いて形成されている。第２のＦＢＡＲフィルタ３０も第１のＦＢＡＲフィルタ２０と同様に構成されている。第２のＦＢＡＲフィルタ３０は４つの直列共振器Ｓ１’〜Ｓ４’と、４つの並列共振器Ｐ１’〜Ｐ４’と、付加インダクタＬＰ１’、ＬＰ２’とからなる付加インダクタンス回路８０とを有する。
【００２１】
第１のＩＰＤ４０は、集中定数型のインダクタＬ１、Ｌ２とキャパシタＣ１とを有し、フィルタ（図９の例ではπ型のハイパスフィルタ）を構成している。同様に、第２のＩＰＤ５０は集中定数型のインダクタＬ３、Ｌ４とキャパシタＣ２とを有し、フィルタ（同じくハイパスフィルタ）を構成している。第１のＩＰＤ４０及び第２のＩＰＤ５０は、第１のＦＢＡＲフィルタ２０と第２のＦＢＡＲフィルタ３０との間で信号が干渉しないように、それぞれの信号の位相を調整する役目を持つ。
【００２２】
第１のＩＰＤ４０及び第２のＩＰＤ５０の一構成例を図１０に示す。以下、便宜上、第１のＩＰＤ４０として説明する。第１のＩＰＤ４０は支持基板４１上に第１のインダクタＬ１、第２のインダクタＬ２、キャパシタＣ１、信号線４２、２つの信号端子４３、４４及び２つのグランド端子４５、４６を設けた構成である。キャパシタＣ１を支持基板４１の中央に置き、キャパシタＣ１を挟むようにインダクタＬ１とＬ２を配置している。信号端子４３と４４は支持基板４１の対角線上に配置され、信号線４２を用いてキャパシタＣ１に接続されている。信号端子４３と４４を対角に配置することで、支持基板４１上大きな面積を占有するインダクタＬ１、Ｌ２を迂回し、最短距離でキャパシタＣ１と信号端子４３、４４とを接続することができる。グランド端子４５と４６も他方の対角位置に設けられている。第２のＩＰＤ５０も第１のＩＰＤ４０と同一の構成である。
【００２３】
このように、本実施例の分波器は、分波器の実現に必要なインダクタンスを、パッケージ１０に設けられた付加インダクタＬＰ１、ＬＰ２、ＬＰ１’、ＬＰ２’と、第１のＩＰＤ４０及び第２のＩＰＤ５０にそれぞれ設けられたインダクタＬ１、Ｌ２とに分散配置した構成を有する。これにより、小型でありながら良好なフィルタ特性を有する分波器を実現している。
【００２４】
第１のＩＰＤ４０と第２のＩＰＤ５０は、上記の通りハイパスフィルタであることが好ましい。第１のＩＰＤ４０と第２のＩＰＤ５０をそれぞれ、図１１（Ａ）に示すローパスフィルタ（低域通過フィルタ）や、図１１（Ｂ）に示すローパスフィルタで構成することもできる。しかしながら、以下に説明するように、本発明者はハイパスフィルタを用いることで、格別の効果が得られることを見出した。
【００２５】
図１２（Ａ）は移相器をローパスフィルタで構成した分波器の通過特性を示し、図１２（Ｂ）は移相器をハイパスフィルタで構成した分波器の通過特性を示す。これらの通過特性は実験により得られたものである。これらの図から、おおよそ５００［ＭＨｚ］以下の周波数域での抑圧度がハイパスフィルタを用いた場合の方が大きいことが分かる。また、第１及び第２のフィルタ２０、３０の通過帯域が隣接し、通過帯域の一方の立ち上がりの少なくとも一部と他方の立下りの少なくとも一部が、重なり合っている。
【００２６】
図１３（Ａ）は移相器をローパスフィルタで構成した送信（Ｔｘ）フィルタの反射特性を示し、図１３（Ｂ）は移相器をハイパスフィルタで構成した送信フィルタの反射特性である。これらの反射特性は、実験により得られたものである。一般に、分波器を構成するフィルタの移相器は、その特性インピーダンスが高い方が挿入損失が低く、分波器性能が良いことは既知である。しかるに、通過域のマッチングを損なわない程度に特性インピーダンスの高い移相器を用いたい。ここで図１３（Ｂ）から分かるように、ハイパスフィルタを用いた場合、特性インピーダンスを大きくしても、ローパスフィルタのようにスミスチャート中央５０［Ω］付近のマッチングが著しく悪化することがない。これより、ハイパスフィルタを用いることで挿入損失に優れた分波器を得ることが出来る。
【００２７】
図１２（Ｂ）と図１３（Ｂ）から、第１のＩＰＤ４０と第２のＩＰＤ５０をハイパスフィルタとすることで、位相整合の機能に加え、フィルタ低域側で大きな減衰特性が得られるとともに、帯域内マッチングが良好で低挿入損失の特性を実現することができる。
【００２８】
なお、第１のＩＰＤ４０及び第２のＩＰＤ５０でそれぞれ実現するハイパスフィルタの回路構成は図９に示すものに限定されるものではなく、例えば図１４に示すように２つのキャパシタＣ５、Ｃ６と１つのインダクタＬ５からなるＴ型のハイパスフィルタであってもよい。
【００２９】
ハイパスフィルタの回路構成は上記の通り２通りあり、それぞれに対して２通りの終端方法がある。終端とは、ハイパスフィルタの出力をＦＢＡＲフィルタの直列共振器で受けるか、並列共振器で受けるかを意味している。今、第２のＦＢＡＲフィルタ３０の中心周波数が第１のＦＢＡＲフィルタ２０の中心周波数よりも高いと仮定する。一般に、この関係を持つ分波器は、第２のＦＢＡＲフィルタ３０が受信フィルタであり、第１のＦＢＡＲフィルタ２０が送信フィルタとなる。高い中心周波数を持つ第２のＦＢＡＲは、直列共振器を用いて前段の第２のＩＰＤを終端することが好ましい。この終端方法は、並列共振器で終端するよりも位相の回転制御が容易である。
【００３０】
上記仮定のもとに、図１５から図１８を参照して説明する。図１５は、第２のＦＢＡＲフィルタ３０の直列共振器Ｓ１’を用いて第２のＩＰＤ５０（π型フィルタ）を終端する一方、第１のＦＢＡＲフィルタ２０の並列共振器Ｐ１を用いて第１のＩＰＤ４０（π型フィルタ）を終端する実施例である。
【００３１】
図１６は、第２のＦＢＡＲフィルタ３０の直列共振器Ｓ１’を用いて第２のＩＰＤ５０（π型フィルタ）を終端する一方、第１のＦＢＡＲフィルタ２０の直列共振器Ｓ１を用いて第１のＩＰＤ４０（π型フィルタ）を終端する実施例である。
【００３２】
図１７は、第２のＦＢＡＲフィルタ３０の直列共振器Ｓ１’を用いて第２のＩＰＤ５０（Ｔ型フィルタ）を終端する一方、第１のＦＢＡＲフィルタ２０の並列共振器Ｐ１を用いて第１のＩＰＤ４０（Ｔ型フィルタ）を終端する実施例である。
【００３３】
図１８は、第２のＦＢＡＲフィルタ３０の直列共振器Ｓ１’を用いて第２のＩＰＤ５０（Ｔ型フィルタ）を終端する一方、第１のＦＢＡＲフィルタ２０の直列共振器Ｓ１を用いて第１のＩＰＤ４０（Ｔ型フィルタ）を終端する実施例である。
【００３４】
このように、高い方の中心周波数を持つ第２のＦＢＡＲフィルタ３０の並列共振器Ｐ１で第２のＩＰＤ５０を終端する一方、それよりも低い中心周波数を系では第１のＦＢＡＲフィルタ２０の直列共振器Ｓ１又は並列共振器Ｐ１のいずれかで第１のＩＰＤ４０を終端する。
【００３５】
なお、図１５及び図１６の構成において、第１のＩＰＤ４０及び第２のＩＰＤ５０のインダクタＬ１及びＬ３を、図１９に示すようにＬ１’として共通化することができる。これにより、第１のＩＰＤ４０と第２のＩＰＤ５０を小型化することができる。
【００３６】
更に、図２０に示すように、移相器として作用するハイパスフィルタの出力に追加インダクタＬ６を設けてマッチングを更に向上させることができ、その際、移相器のインダクタＬ２と追加インダクタＬ６とを纏めてインダクタＬ７とすることができる。このようにインダクタを纏めることで、素子数を減らすことができる。
【００３７】
さらに、図２１は図１０で示した第１のＩＰＤ４０および第２のＩＰＤ５０の構成をより詳細に示した図である。図２１（Ａ）はその上視図である。図１０と同じ部材は同じ符号を付し説明を省略する。インダクタＬ１およびＬ２はスパイラルコイルにより構成されている。図２１（Ｂ）は図２１（Ａ）のＸ−Ｘ´断面図である。インダクタＬ１及びＬ２は支持基板４１上にアルミニウム等の導体で形成される。キャパシタＣ１は下部電極Ｃ１ｃ、酸化シリコン膜等の誘電体膜Ｃ１ｂおよび上部電極Ｃ１ａが積層したＭＩＭキャパシタである。
【００３８】
以上、図９並びに図１５ないし図１８の回路構成例で示したように、ラダー型フィルタの並列共振器Ｐ１ないしＰ４並びにＰ１´ないしＰ４´とグランド間に設けられる付加インダクタンス７０、８０を構成するインダクタＬＰ１、ＬＰ２、ＬＰ１´およびＬＰ２´は積層されたパッケージ１０の層中に形成される。一方、第１のフィルタ２０とアンテナ端子６０間および第２のフィルタ３０とアンテナ端子６０間に設けられる移相器（位相整合回路）を構成するインダクタＬ１、Ｌ２、Ｌ３およびＬ４は第１の集積受動素子（ＩＰＤ）４０または第２の集積受動素子（ＩＰＤ）５０上に形成され、パッケージ１０にフリップチップ実装（フェースダウン実装）される。
【００３９】
このように、第１及び第２の集積化受動素子（ＩＰＤ）４０、５０は、第１のフィルタ２０および第２のフィルタ３０間の位相を整合させる移相器（位相整合回路）を含み、インダクタＬＰ１、ＬＰ２、ＬＰ１´およびＬＰ２´を構成する導体パターン１４はパッケージ１０（積層基板）中に形成される。
【００４０】
このような構成により、付加インダクタンス７０、８０と移相器が空間的に分離している。このため、インダクタＬ１ないしＬ４も含めパッケージ１０中の層中に形成されるのに比べ、インダクタンス７０、８０のインダクタＬＰ１、ＬＰ２、ＬＰ１´およびＬＰ２´と移相器のインダクタＬ１ないしＬ４とが結合し特性が劣化することを抑制できる。また、移相器のチューニングを第１又は第２の集積化受動素子（ＩＰＤ）４０、５０の載せ変えで行うことができる。さらに、第１及び第２の集積化受動素子（ＩＰＤ）４０、５０は複数のインダクタ、キャパシタを単一チップに集積化しているため、個別部品（チップコンデンサやチップインダクタ）で構成するのに比べ、実装面積を縮小できる。
【００４１】
さらに、第１及び第２のフィルタ２０、３０並びに第１及び第２の集積化受動素子４０、５０はパッケージ（基板）にフェースダウンで実装されている。フリップチップ実装（フェースダウン実装）により、第１及び第２のＩＰＤ４０、５０とパッケージ１０の間に、ＩＰＤチップの基板およびパッケージ３０で満たされていない空間ができる。そのため、インダクタンス７０、８０のインダクタＬＰ１、ＬＰ２、ＬＰ１´およびＬＰ２´と移相器のインダクタＬ１ないしＬ４とが結合することを一層抑制し、特性の劣化を一層抑制することができる。さらに、個別部品を実装する際に必要なハンダ付け用のランドパターンが不要である。よって、実装面積を縮小できる。
【実施例２】
【００４２】
次に、移相器を構成する第１及び第２のＩＰＤ４０、５０の好ましい形態につき再度検討する。移相器の求められる性能は、整合特性と低挿入損失である。
【００４３】
まず、整合特性について検討する。良好な整合特性を得るためには、図２２（Ａ）ないし図２２（Ｄ）に示した３構成要素からなる集中定数素子を用いることが好ましい。図２２（Ａ）は入力端子と出力端子間にキャパシタＣ０１を直列にインダクタＬ０１、Ｌ０２を並列に接続したπ型Ｌ−Ｃ−Ｌ素子、図２２（Ｂ）は入力端子と出力端子間にキャパシタＣ０１、Ｃ０２を直列にインダクタＬ０１を並列に接続したＴ型Ｃ−Ｌ−Ｃ素子、図２２（Ｃ）は入力端子と出力端子間にインダクタＬ０１、Ｌ０２を直列にキャパシタＣ０１を並列に接続したＴ型Ｌ−Ｃ−Ｌ素子、図２２（Ｄ）は入力端子と出力端子間にインダクタＬ０１を直列にキャパシタＣ０１、Ｃ０２を並列に接続したπ型Ｃ−Ｌ−Ｃ素子である。このような４種類の集中定数素子を用いることにより、あらゆるインピーダインスに整合することができる。
【００４４】
次に、低挿入損失について検討する。低挿入損失のためには、直列に付加される構成要素が少ないことが好ましい。また、Ｑが大きいほうが好ましい。一般に、インダクタのＱは２０〜４０に対し、キャパシタのＱは４０〜６０である。よって、直列にキャパシタが１つ接続された図２２（Ａ）のπ型Ｌ−Ｃ−Ｌ素子が移相器に好ましい形態である。
【００４５】
図２３は図２２（Ａ）の素子（３構成要素の素子）を移相器に用いたフィルタの回路構成を示す図である。図９の第１のフィルタ２０および第１のＩＰＤ４０に相当する回路を記載した図である。図２３では、図９に比べ、第１のフィルタ２０の直列共振器Ｓ１を用い第１のＩＰＤ４０を終端している。それ以外は図９の第１のフィルタ２０および第１のＩＰＤ４０と同じであり、同じ部材は同じ符号を付し、説明を省略する。図２４（Ａ）は、図２３に記載したフィルタのアンテナ端子Ａｎｔから見たフィルタの反射特性をスミスチャートで記載した図である。電圧定在波比ＶＳＷＲが２を図中波線Ｖで示す。一般にＶＳＷＲは２より小さいことが求められている。図２４（Ｂ）は図２３に記載したフィルタの通過帯域付近の通過特性を示す。図２４（Ａ）および（Ｂ）において、フィルタの通過帯域の低周波数端を１で、高周波数端を２、通過帯域の中心周波数を３の白丸で示す。これを、それぞれマーカ１、２および３とよぶこととする。
【００４６】
図２４（Ａ）より、マーカ１、２および３はＶＳＷＲは２より小さい。すなわち通過帯域にわたりＶＳＷＲは２より小さい。また、図２４（Ｂ）より、マーカ１ないし３の減衰量の差は０．３ｄＢである。このように、図２３のフィルタにより、ＶＳＷＲが小さく、帯域がフラットな良好なフィルタ特性が得られた。
【００４７】
以上、３構成要素を用いた移相器について検討した。さらに構成要素数を減らし実装面積を低減するため、２構成要素、１構成要素の移相器について検討する。２構成要素の集中定数素子としては、図２５（Ａ）および図２５（Ｂ）がある。図２５（Ａ）は入力端子と出力端子間にキャパシタＣ０１を直列にインダクタＬ０１を並列に接続した素子、図２５（Ｂ）は入力端子と出力端子間にインダクタＬ０１を直列にキャパシタＣ０１を並列に接続した素子である。１構成要素の集中定数素子としては、図２５（Ｃ）ないし図２５（Ｆ）がある。図２５（Ｃ）は入力端子と出力端子間にインダクタＬ０１を並列に接続した素子、図２５（Ｄ）は入力端子と出力端子間にキャパシタＣ０１を並列に接続した素子、図２５（Ｅ）は入力端子と出力端子間にインダクタＬ０１を直列に接続した素子、図２５（Ｆ）は入力端子と出力端子間にキャパシタＣ０１を直列に接続した素子である。
【００４８】
３構成要素を検討した場合と同様に、挿入損失を低減するためには、直列に接続される構成要素は少なく、キャパシタを接続した方が好ましい。よって、２構成要素の移相器としては、図２５（Ａ）のインダクタを並列にキャパシタを直列に接続した素子が好ましい。また、１構成要素の移相器としては、図２５（Ｃ）のインダクタを並列に接続した素子が好ましい。
【００４９】
図２６は図２５（Ａ）の素子（２構成要素の素子）を移相器に用いたフィルタの回路構成を示す図である。図２６のフィルタは、第１のＩＰＤ４０がアンテナ端子Ａｎｔと第１のフィルタ２０との間に直列にキャパシタＣ１が設けられ、並列にインダクタＬ１が設けられている。その他の構成は図２３と同じであり、同じ部材は同じ符号を付し、説明を省略する。
【００５０】
図２７は図２５（Ｃ）の素子（１構成要素の素子）を移相器に用いたフィルタの回路構成を示す図である。図２７のフィルタは、第１のＩＰＤ４０がアンテナ端子Ａｎｔと第１のフィルタ２０の間に並列にインダクタＬ１が設けられている。その他の構成は図２３と同じであり、同じ部材は同じ符号を付し、説明を省略する。
【００５１】
図２８（Ａ）および（Ｂ）は、図２６に記載したフィルタ（２構成要素の素子を移相器に使用したフィルタ）のアンテナ端子Ａｎｔから見たフィルタの反射特性をスミスチャートで示した図である。電圧定在波比ＶＳＷＲが２を図中波線Ｖで、コンダクタンスｇ＝１を図中実線Ｇで示す（図３０（Ａ）および（Ｂ）も同じ）。また、図２４と同様に、フィルタの通過帯域の低周波数端、高周波数端、通過帯域の中心周波数を、それぞれマーカ１、２および３とする（図２９（Ａ）ないし図３１（Ｂ）も同じ）。
【００５２】
ここで、アンテナ端子Ａｎｔから第１のフィルタ２０側をみたインピーダンスを第１のフィルタ２０の終端抵抗で割ったものを規格化インピーダンスＺとする。そして、コンダクタンスｇは規格化インピーダンスＺの抵抗成分Ｒｅ｛Ｚ｝の逆数である。よって、あるマーカがｇ＝１の円Ｇの内側にあるときは、そのマーカの周波数においてアンテナ端子Ａｎｔから第１のフィルタ２０側をみた規格化インピーダンスＺの抵抗成分Ｒｅ｛Ｚ｝が１より小さいことを示す。一方、あるマーカがｇ＝１の円Ｇの外側にあるときは、そのマーカの周波数においてアンテナ端子Ａｎｔから第１のフィルタ２０側をみた規格化インピーダンスＺの抵抗成分Ｒｅ｛Ｚ｝が１より大きいことを示す。
【００５３】
図２８（Ａ）はマーカ３のＲｅ｛Ｚ｝が１より小さい（すなわち、マーカ３がｇ＝１の円Ｗの内側にある）フィルタの例である。この場合、マーカ１がＶＳＷＲ＝２の円Ｖの外側にある。すなわちマーカ１のＶＳＷＲが２より大きい。一方、図２８（Ｂ）はマーカ３のＲｅ｛Ｚ｝が１より大きい（すなわち、マーカ３が円Ｗの外側にある）フィルタの例である。この場合、マーカ１ないし３はいずれもＶＳＷＲ＝２の内側にある。すなわち、マーカ１ないし３のＶＳＷＲは２以下である。
【００５４】
図２９（Ａ）および図２９（Ｂ）は図２６に記載したフィルタ（２構成要素の素子を移相器に使用したフィルタ）の通過帯域付近の通過特性を示す。図２９（Ａ）は図２８（Ａ）のフィルタ（マーカ３のＲｅ｛Ｚ｝が１より小さい）の通過特性の図である。この場合、マーカ１ないし３の減衰量の差は０．７ｄＢである。一方、図２９（Ｂ）は図２８（Ｂ）のフィルタ（マーカ３のＲｅ｛Ｚ｝が１より大きい）の通過特性の図である。この場合、マーカ１ないし３の減衰量の差は０．４ｄＢである。
【００５５】
図３０（Ａ）および（Ｂ）は、図２７に記載したフィルタ（１構成要素の素子を移相器に使用したフィルタ）のアンテナ端子Ａｎｔから見たフィルタの反射特性をスミスチャートで示した図である。図３０（Ａ）はマーカ３のＲｅ｛Ｚ｝が１より小さいフィルタの例である。この場合、マーカ１および２のＶＳＷＲが２より大きい。一方、図３０（Ｂ）はマーカ３のＲｅ｛Ｚ｝が１より大きいフィルタの例である。この場合、マーカ１ないし３のＶＳＷＲは２より小さい。
【００５６】
図３１（Ａ）および図３１（Ｂ）は図２７に記載したフィルタ（１構成要素の素子を移相器に使用したフィルタ）の通過帯域付近の通過特性を示す。図３１（Ａ）は図３０（Ａ）のフィルタ（マーカ３のＲｅ｛Ｚ｝が１より小さい）の通過特性の図である。この場合、マーカ１ないし３の減衰量の差は０．８ｄＢである。一方、図３１（Ａ）は図３０（Ｂ）のフィルタ（マーカ３のＲｅ｛Ｚ｝が１より大きい）の通過特性の図である。この場合、マーカ１ないし３の減衰量の差は０．３５ｄＢである。
【００５７】
図２８（Ａ）ないし図３１（Ｂ）より、通過帯域の中心周波数（マーカ３）でアンテナ端子Ａｎｔよりフィルタ側をみたＲｅ｛Ｚ｝が１より小さい場合、アンテナ端子Ａｎｔよりフィルタ側をみた反射特性において、通過帯域の低周波端（マーカ１）または高周波端（マーカ２）のＶＳＷＲが２を越えてしまう。そして、通過帯域（マーカ1ないし３）の減衰量の差が大きくなってしまう。一方。通過帯域の中心周波数（マーカ３）でアンテナ端子Ａｎｔよりフィルタ側をみたＲｅ｛Ｚ｝が１より大きい場合、アンテナ端子Ａｎｔよりフィルタ側をみた反射特性において、通過帯域（マーカ１ないし３）のＶＳＷＲは２以下となる。そして、通過帯域の減衰量の差が小さくなる。
【００５８】
このように、２構成要素を用いた移相器または１構成要素を用いた移相器を有するフィルタにおいても、通過帯域の中心周波数におけるアンテナ端子Ａｎｔよりフィルタ側をみたＲｅ｛Ｚ｝を１より大きくすることにより、図２３に示した３構成要素を用いた移相器を有するフィルタと同様の特性（通過帯域でＶＳＷＲが２より小さく、減衰量の差が小さい）を得ることができる。
【００５９】
そこで、通過帯域の中心周波数におけるアンテナ端子Ａｎｔよりフィルタ側をみたＲｅ｛Ｚ｝が１より大きくなる条件について検討する。図２６または、図２７のフィルタにおいては、通過帯域の中心周波数におけるＲｅ｛Ｚ｝は、移相器と第１のフィルタ２０の界面（図２６、図２７のａ−ａ´面）よりフィルタ２０をみた規格化インピーダンスＺ０の抵抗成分（コンダクタンスの逆数）Ｒｅ｛Ｚ０｝と同じか大きい。これは、図２６のフィルタでは、まず直列にキャパシタＣ１が接続し、次にインダクタＬ１が並列に接続されているためであり、図２６のフィルタでは、インダクタＬ１が並列に接続されているためである。
【００６０】
すなわち、Ｒｅ｛Ｚ｝≧Ｒｅ｛Ｚ０｝である。よって、Ｒｅ｛Ｚ０｝＞１を満足すれば、Ｒｅ｛Ｚ｝＞１を満足する。ラダー型フィルタでは、フィルタ端部からみた通過帯域の中心周波数での規格化インピーダンスＺ０の抵抗成分は
（Ｒｅ｛Ｚ０｝×Ｒ）２＝１／（（２πｆ０）２×Ｃｐ×Ｃｓ）
で表される。ここで、Ｃｐは第１のフィルタ２０の最も移相器側の並列共振器Ｐ１の容量値、Ｃｓは第１のフィルタ２０の最も移相器側の直列共振器Ｓ１の容量値、Ｒは第１のフィルタ２０の終端抵抗およびｆ０は通過帯域の中心周波数である。
【００６１】
これに、Ｒｅ｛Ｚ０｝＞１の条件を代入すると、
Ｃｐ×Ｃｓ＜１／（Ｒ×２πｆ０）２
となる。
【００６２】
図３２は実施例２に係る分波器の回路構成を示す図である。実施例２に係る分波器は、１構成要素の移相器を有する分波器の例である。実施例１に係る図９の分波器に対し第１及び第２のＩＰＤ４０、５０が図２５（ｃ）で示した１構成要素の位相整合回路に置き換わっている。また、図１８のように、第１及び第２のフィルタ２０、３０は直列共振器Ｓ１、Ｓ１’を用いて第１及び第２のＩＰＤ４０、５０を終端している。第１及び第２のフィルタ２０、３０のアンテナ端子Ａｎｔ６０側の直列共振器Ｓ１、Ｓ１´の容量値が後述する値となっている。その他の構成は図９と同じであり説明を省略する。
【００６３】
実施例２に係る分波器は、薄膜バルク弾性波共振器（Ｓ１ないしＳ４、Ｐ１ないしＰ４）をラダー型に接続配置した第１のフィルタ２０と、薄膜バルク弾性波共振器（Ｓ１´ないしＳ４´、Ｐ１´ないしＰ４´）をラダー型に接続配置した第２のフィルタ３０を有する。また、アンテナ端子Ａｎｔ（共通端子）と第１及び第２のフィルタ２０、３０との間にそれぞれ設けられ、第１のフィルタ２０および第２のフィルタ３０間の位相を整合させる第１の位相整合回路（第１のＩＰＤ４０）および第２の位相整合回路（第２のＩＰＤ５０）とを有している。さらに、第１及び第２の位相整合回路（ＩＰＤ４０、５０）にそれぞれ含まれ、グランドと共通端子との間に接続されるインダクタＬ１、Ｌ２を有している。そして、第１又は第２のフィルタ２０、３０のそれぞれ第１又は第２のＩＰＤ４０、５０に最も近い直列共振器Ｓ１、Ｓ１´および並列共振器Ｐ１、Ｐ１´の容量値をそれぞれＣｓおよびＣｐ、分波器の終端抵抗をＲ、対応する第１又は第２のフィルタ２０、３０の通過帯域の中心周波数をｆ０としたとき、Ｃｐ×Ｃｓ＜１／（Ｒ×２πｆ０）２である。
【００６４】
以上の構成により、アンテナ端子から第１及び第２のフィルタ２０、３０を見たときの規格化インピーダンスのコンダクタンスｇが１より大きくなる。よって、通過帯域のＶＳＷＲを２より小さくすることができる。また、通過帯域の減衰量の差を低減することができる。さらに、移相器（位相整合回路）の構成要素数を低減することができ実装面積を小さくすることができる。
【実施例３】
【００６５】
図３３は実施例３に係る分波器の回路構成を示す図である。実施例３は図２５（Ａ）で示した２構成要素の移相器を有する分波器の例である。実施例２に係る分波器に加え、第１又は第２のＩＰＤ４０、５０（位相整合回路）に含まれ、アンテナ端子Ａｎｔ（共通端子）と第１又は第２のフィルタ２０、３０との間に、それぞれキャパシタＣ１、Ｃ２を有している。その他の構成は実施例２と同じであり説明を省略する。このような構成においても、実施例２の分波器と同様の効果を奏することができる。
【００６６】
次に、実施例２および実施例３に係る分波器の第１のフィルタ２０および第２のフィルタ３０の例について説明する。なお、第２のフィルタ３０は第１のフィルタ２０と同様のため、第１のフィルタ２０について説明し、第２のフィルタ３０については説明を省略する。実施例２および実施例３において、Ｃｐ×Ｃｓの関係を満足するＣｐおよびＣｓの関係は複数考えられる。その中で、第１のフィルタ２０の第１のＩＰＤ４０に最も近い直列共振器Ｓ１の容量値を小さくすることが好ましい。これは、Ｓ１以外の容量値を変更すると、ラダー型フィルタのラダー段間のインピーダンスの差により信号の反射が生じるためである。
【００６７】
図３４（Ａ）は、実施例２および実施例３に係る分波器の第１のフィルタ２０の上視図（下部電極膜２２を記載するため圧電膜２３は２点鎖線で示した）、図３４（Ｂ）はＸ-Ｘ´断面図である。下部電極膜２２、圧電膜２３および上部電極膜２４が重なる領域がメンブレン領域である。図中３４（Ａ）、図８（Ａ）においては、調整膜２６はメンブレン領域と一致するように形成している。すなわち、図８（Ａ）および図３４（Ａ）においては、調整層２６の形成された領域がメンブレン領域と等しい。図３４（Ａ）および図３４（Ｂ）おいては、図８（Ａ）および図８（Ｂ）に対し、直列共振器Ｓ１ａのメンブレン領域の面積が、その他の直列共振器Ｓ２ないしＳ４のメンブレン領域の面積より小さくなっている。つまり、第１のフィルタ２０の第１のＩＰＤ４０（第１の位相整合回路）に最も近い直列共振器Ｓ１のメンブレン領域の面積は、第１のフィルタ２０に含まれる他のいずれの直列共振器Ｓ２ないしＳ４のメンブレン領域の面積より小さい。これにより、直列共振器Ｓ１の容量値を他の共振器より小さくすることができる。よって、実施例２および実施例３に係る分波器を実現することができる。
【００６８】
実施例２および実施例３においては、第１及び第２のＩＰＤ４０、５０はともに２構成要素又は１構成要素の位相整合回路であり、第１及び第２のフィルタ２０、３０はともにＣｐ×Ｃｓ＜１／（Ｒ×２πｆ０）２を満足するフィルタである。しかし、いずれか一方の位相整合回路およびフィルタが上記条件を満足する位相整合回路およびフィルタであってもよい。この場合、条件を満足する方のフィルタは、通過帯域のＶＳＷＲを２より小さくし、通過帯域の減衰量の差を低減することができる。さらに、移相器（位相整合回路）の実装面積を小さくすることができる。
【００６９】
また、実施例２ないし実施例４においては、位相整合回路としてＩＰＤ４０、５０を用いているが、位相整合回路として機能すればＩＰＤに限られるものではない。さらに、通過帯域として約１．９ＧＨｚの例であったがこの周波数に限られるものではない。
【００７０】
以上、本発明の実施例を説明した。本発明は上記実施例に限定されるものではなく、本発明の範囲内で他の実施例や変形例などを含む。
【図面の簡単な説明】
【００７１】
【図１】ラダー型フィルタの一構成例を示す図である。
【図２】図１に示すラダー型フィルタに付加インダクタンスを設けた構成を示す図である。
【図３】図２に示すラダー型フィルタに付加インダクタンスを設けた構成を示す図である。
【図４】特許文献２に提案されている分波器を示す図である。
【図５】特許文献３及び４に提案されている分波器を示す図である。
【図６】本発明の一実施例に係る分波器の基本構成を示すブロック図である。
【図７】図６に示す分波器の断面図（Ａ）及び平面図（Ｂ）である。
【図８】図６に示す第１のＦＢＡＲフィルタの平面図（Ａ）及び断面図（Ｂ）である。
【図９】実施例１に係る分波器の回路図である。
【図１０】実施例１で用いられている第１のＩＰＤの平面図である。
【図１１】実施例１で用いられている第１及び第２のＩＰＤで実現されるフィルタの構成例である。
【図１２】低域通過フィルタを用いた分波器の通過特性（Ａ）、及び高域通過フィルタを用いた分波器の通過特性（Ｂ）を示すグラフである。
【図１３】低域通過フィルタを用いた分波器の反射特性（Ａ）、及び高域通過フィルタを用いた分波器の反射特性（Ｂ）を示すグラフである。
【図１４】第１及び第２のＩＰＤで形成される高域通過フィルタの別の構成例である。
【図１５】第１及び第２のＩＰＤの回路構成と、これらを終端する構成との関係を示す図である。
【図１６】第１及び第２のＩＰＤの回路構成と、これらを終端する構成との関係を示す図である。
【図１７】第１及び第２のＩＰＤの回路構成と、これらを終端する構成との関係を示す図である。
【図１８】第１及び第２のＩＰＤの回路構成と、これらを終端する構成との関係を示す図である。
【図１９】図１５及び図１６に示す構成の変形例を示す図である。
【図２０】第１及び第２のＩＰＤにインダクタンスを追加する構成を示す図である。
【図２１】実施例１で用いられている第１のＩＰＤの平面図（Ａ）、及び断面図（Ｂ）である。
【図２２】３構成要素からなる集中定数素子を示した図である。図２２（Ａ）はπ型Ｌ−Ｃ−Ｌ素子、図２２（Ｂ）はＴ型Ｃ−Ｌ−Ｃ素子、図２２（C）はＴ型Ｌ−Ｃ−Ｌ素子、図２２（Ｄ）はπ型Ｃ−Ｌ−Ｃ素子を示す図である。
【図２３】図２２（Ａ）の素子（３構成要素の素子）を移相器に用いたフィルタの回路構成を示す図である。
【図２４】図２４（Ａ）は、図２３に記載したフィルタのアンテナ端子Ａｎｔから見たフィルタの反射特性をスミスチャートで記載した図であり、図２４（Ｂ）は図２３に記載したフィルタの通過帯域付近の通過特性を示す。
【図２５】２構成要素または１構成要素からなる集中定数素子を示した図である。図２５（Ａ）は並列Ｌ直列Ｃ素子、図２５（Ｂ）は並列Ｃ直列Ｌ素子、図２５（C）は並列Ｌ素子、図２５（Ｄ）は並列Ｃ素子、図２５（Ｅ）は直列Ｌ素子、図２５（Ｆ）は直列Ｃ素子を示す図である。
【図２６】図２５（Ａ）の素子（２構成要素の素子）を移相器に用いたフィルタの回路構成を示す図である。
【図２７】図２５（Ｃ）の素子（１構成要素の素子）を移相器に用いたフィルタの回路構成を示す図である。
【図２８】図２６に記載したフィルタのアンテナ端子Ａｎｔから見たフィルタの反射特性をスミスチャートで示した図である。図２８（Ａ）はマーカ３のＲｅ｛Ｚ｝が１より小さいフィルタの例であり、図２８（Ｂ）はマーカ３のＲｅ｛Ｚ｝が１より大きいフィルタの例である。
【図２９】図２６に記載したフィルタの通過特性を示した図である。図２９（Ａ）は図２８（Ａ）のフィルタ、図２９（Ｂ）は図２８（Ｂ）のフィルタの通過特性を示した図である。
【図３０】図２７に記載したフィルタのアンテナ端子Ａｎｔから見たフィルタの反射特性をスミスチャートで示した図である。図３０（Ａ）はマーカ３のＲｅ｛Ｚ｝が１より小さいフィルタの例であり、図３０（Ｂ）はマーカ３のＲｅ｛Ｚ｝が１より大きいフィルタの例である。
【図３１】図２７に記載したフィルタの通過特性を示した図である。図３１（Ａ）は図３０（Ａ）のフィルタ、図３１（Ａ）は図３０（Ｂ）のフィルタの通過特性を示した図である。
【図３２】は実施例２に係る分波器の回路構成を示す図である。
【図３３】は実施例３に係る分波器の回路構成を示す図である。
【図３４】図３４（Ａ）は、実施例２および実施例３に係る分波器で用いる第１のフィルタの上視図、図３４（Ｂ）はＸ-Ｘ´断面図である。
【符号の説明】
【００７２】
１０    パッケージ（基板）
１２    キャビティ
１４    導電パターン
１５    バンプ
１６    グランド→フットパッド
１８    キャスタレーション
１９    カバー
２０    第１のＦＢＡＲフィルタ
３０    第２のＦＢＡＲフィルタ
４０    第１のＩＰＤ
５０    第２のＩＰＤ
６０    アンテナ端子（共通端子）
６２、６４    入出力端子
７０、８０    付加インダクタンス
【図１】
2006129445.tif 000003
【図２】
2006129445.tif 000004
【図３】
2006129445.tif 000005
【図４】
2006129445.tif 000006
【図５】
2006129445.tif 000007
【図６】
2006129445.tif 000008
【図７】
2006129445.tif 000009
【図８】
2006129445.tif 000010
【図９】
2006129445.tif 000011
【図１０】
2006129445.tif 000012
【図１１】
2006129445.tif 000013
【図１２】
2006129445.tif 000014
【図１３】
2006129445.tif 000015
【図１４】
2006129445.tif 000016
【図１５】
2006129445.tif 000017
【図１６】
2006129445.tif 000018
【図１７】
2006129445.tif 000019
【図１８】
2006129445.tif 000020
【図１９】
2006129445.tif 000021
【図２０】
2006129445.tif 000022
【図２１】
2006129445.tif 000023
【図２２】
2006129445.tif 000024
【図２３】
2006129445.tif 000025
【図２４】
2006129445.tif 000026
【図２５】
2006129445.tif 000027
【図２６】
2006129445.tif 000028
【図２７】
2006129445.tif 000029
【図２８】
2006129445.tif 000030
【図２９】
2006129445.tif 000031
【図３０】
2006129445.tif 000032
【図３１】
2006129445.tif 000033
【図３２】
2006129445.tif 000034
【図３３】
2006129445.tif 000035
【図３４】
2006129445.tif 000036