(57)【要約】【課題】インターフェース選択スイッチを含む不揮発性メモリ保存装置及びそれを利用した方法を提供する。【解決手段】 不揮発性メモリ及び複数の保存インターフェースを含むインターフェース手段を含み、インターフェース手段は、選択信号に応答して、複数の保存インターフェースのうち何れか一つの保存インターフェースを選択し、不揮発性メモリは、選択された保存インターフェースを通じて本装置の外部ホストとデータを交換する装置である。一実施形態で、選択された保存インターフェース手段は、選択信号によって選択される場合、ＡＴＡプロトコルによって交換されるデータを変更するＡＴＡ保存インターフェースである。他の実施形態で、選択された保存インターフェース手段は、選択信号によって選択される場合、ＳＡＴＡプロトコルによって交換されるデータを変更するＳＡＴＡ保存インターフェースである。【選択図】図１
2006092521.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリと、
複数の保存インターフェースを含むインターフェース手段と
を含み、
前記インターフェース手段は、選択信号に応答して前記複数の保存インターフェースから一つの保存インターフェースを選択し、
前記不揮発性メモリは、前記選択された保存インターフェースを通じて外部ホストとデータを交換するように構成されることを特徴とする保存装置。
【請求項２】
前記複数の保存インターフェースは、
前記選択信号に応答して選択されれば、ＡＴＡプロトコルによって、前記交換データを変形するＡＴＡ保存インターフェースと、
前記選択信号に応答して選択されれば、ＳＡＴＡプロトコルによって、前記交換データを変形するＳＡＴＡ保存インターフェースと
を含むことを特徴とする請求項１に記載の保存装置。
【請求項３】
前記インターフェース手段は、前記選択信号に応答して、前記保存インターフェースを選択するマルチプレクサを含むことを特徴とする請求項１に記載の保存装置。
【請求項４】
前記不揮発性メモリは、前記選択された保存インターフェース及び前記マルチプレクサを通じて、前記ホストとデータを交換することを特徴とする請求項３に記載の保存装置。
【請求項５】
前記不揮発性メモリは、複数の不揮発性メモリチップを含むことを特徴とする請求項１に記載の保存装置。
【請求項６】
前記不揮発性メモリは、フラッシュメモリであることを特徴とする請求項１に記載の保存装置。
【請求項７】
前記装置は、前記不揮発性メモリへのアクセスを制御するメモリ制御器をさらに含み、
前記不揮発性メモリは、前記選択された保存インターフェース及び前記メモリ制御機を通じて、前記ホストとデータを交換することを特徴とする請求項１に記載の保存装置。
【請求項８】
前記メモリ制御器は、前記データ交換中のエラーを検出し、前記検出されたエラーを訂正することを特徴とする請求項７に記載の保存装置。
【請求項９】
前記装置は、前記選択された保存インターフェースを通じて、前記ホストとデータを交換する中央演算処理部を含むことを特徴とする請求項１に記載の保存装置。
【請求項１０】
前記装置は、前記選択信号を生成するためのスイッチ部をさらに含むことを特徴とする請求項１に記載の保存装置。
【請求項１１】
前記スイッチ部は、前記装置の外部に位置したジャンパスイッチであることを特徴とする請求項１０に記載の保存装置。
【請求項１２】
保存装置において、
ＡＴＡプロトコルによってデータを変形するＡＴＡ保存インターフェースと、
ＳＡＴＡプロトコルによってデータを変形するＳＡＴＡ保存インターフェースと、
選択信号によって、前記保存インターフェースのうち何れか一つを選択するマルチプレクサと
を含み、
前記選択された保存インターフェースは、不揮発性メモリと前記保存装置の外部ホストの間で交換されるデータを変形することを特徴とする保存装置。
【請求項１３】
前記選択された保存インターフェースは、中央演算処理部と前記ホストの間で交換されるデータを変形することを特徴とする請求項１２に記載の保存装置。
【請求項１４】
前記不揮発性メモリは、フラッシュメモリであることを特徴とする請求項１２に記載の保存装置。
【請求項１５】
選択信号を受信するステップと、
前記選択信号に応答して、複数の保存インターフェースのうち何れか一つの保存インター  フェースを選択するステップと、
前記選択によって、不揮発性メモリとホストとの間でデータを交換するステップと
を含むことを特徴とする保存方法。
【請求項１６】
前記方法は、ＡＴＡプロトコルによって、前記交換されるデータを変更するステップを含むことを特徴とする請求項１５に記載の保存方法。
【請求項１７】
前記方法は、ＳＡＴＡプロトコルによって、前記交換されるデータを変更するステップを含むことを特徴とする請求項１５に記載の保存方法。
【請求項１８】
前記方法は、前記選択信号によって、中央演算処理部と前記ホストとの間でデータを交換するための保存インターフェースを選択するステップをさらに含むことを特徴とする請求項１５に記載の保存方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリを利用した保存装置に関わり、具体的には、不揮発性メモリを利用した保存装置から一つ以上のインターフェースを選択する選択手段に関する。
【背景技術】
【０００２】
不揮発性メモリ保存装置は、小さなサイズに大量のデータを保存でき、電力供給が絶えてもデータの損失がないという長所があって、携帯用メモリ保存装置として良く使われる。
従来の不揮発性メモリ保存装置は、ＡＴＡ（Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）規格によるインターフェースを使用するか、またはＳＡＴＡ（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）規格によるインターフェースのうち何れか一つのインターフェースのみを支援した。しかし、最近、不揮発性メモリ保存装置のインターフェース及びホストの種類が多様化するにつれて、色々なインターフェースを同時に支援する必要性が高まっている。
【０００３】
特に、既存のＡＴＡインターフェースより高速のインターフェースを支援するＳＡＴＡインターフェースが登場するにつれて、ＳＡＴＡインターフェースの支援も重要になった。また、ＡＴＡインターフェースも保存装置のインターフェースのうち、主要な位置を占めているため、ＡＴＡインターフェースの支援も重要である。
したがって、ＳＡＴＡインターフェースとＡＴＡインターフェースとを同時に支援できる不揮発性メモリ保存装置の開発が必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする技術的課題は、ＡＴＡインターフェースとＳＡＴＡインターフェースとを選択的に支援できる不揮発性メモリ保存装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明の目的を達成するために、本発明の特徴によれば、不揮発性メモリ保存装置は、複数の保存インターフェースを支援できる。本発明による保存装置は、不揮発性メモリ及び複数の保存インターフェースを含むインターフェース部を含む。インターフェース部は、選択信号に応答して、複数の保存インターフェースから一つの保存インターフェースを選択する。不揮発性メモリは、選択された保存インターフェースを通じて外部ホストとデータを交換する。一実施形態で、選択された保存インターフェースは、ＡＴＡインターフェースであり、ＡＴＡインターフェースは、選択信号に応答して選択されれば、ＡＴＡ、プロトコルによって交換されるデータを変換する。他の実施形態で、選択された保存インターフェースは、ＳＡＴＡインターフェースであり、ＳＡＴＡインターフェースは、選択信号に応答して選択されれば、ＳＡＴＡ、プロトコルによって交換されるデータを変換する。
【発明の効果】
【０００６】
本発明による不揮発性メモリ保存装置は、別個のインターフェースをそれぞれ使用せずとも、ＳＡＴＡインターフェースとＡＴＡインターフェースとを同時に支援でき、異なるソフトウェアの追加せずにも２つのインターフェースを使用可能にする。
【発明を実施するための最良の形態】
【０００７】
本発明と本発明の動作性の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
以下、添付された図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に示された同じ参照符号は、同じ部材を表す。
【０００８】
図１は、本発明による不揮発性メモリ保存装置の構造を示す図面である。
図１を参照すれば、本発明による不揮発性メモリ保存装置１００は、複数の不揮発性メモリ１０１、メモリ制御部１０３、インターフェース手段１０５、メモリバッファ１０７、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）インターフェース手段１０９及びＣＰＵ １１１を含む。
【０００９】
複数の不揮発性メモリ１０１は、インターフェース手段１０５を通じて外部ホストから入力され、前記外部ホストに出力されるデータを保存するための保存部である。図１に示された不揮発性メモリは、複数の不揮発性メモリチップを含み、不揮発性メモリチップは、フラッシュメモリでありうる。
【００１０】
メモリ制御部１０３は、不揮発性メモリ１０１と連結されて、前記メモリチップ１０１へのデータ入出力を制御する機能を行う。また、前記メモリ制御部１０３は、入出力されるデータのエラーをチェックして修正する機能を行える。また、メモリ制御部１０３は、スクランブラ部及びアービタ部を含んで、入力されるデジタル信号列を統計的性質の異なる不規則な信号列にマッピングさせる機能と、優先順位によってバスにアクセスさせる機能を指定できる。
【００１１】
インターフェース手段１０５は、入力されたＡＴＡ/ＳＡＴＡ選択信号Ｉ／Ｆ＿ＳＥＬに応答して、ＡＴＡインターフェースとＳＡＴＡインターフェースのうち何れか一つを排他的に選択し、選択されたインターフェースを通じて、外部ホストとデータを送受信する機能を行う。インターフェース手段１０５は、選択されたＡＴＡまたはＳＡＴＡインターフェースを通じて、外部ホストとの不揮発性メモリ保存装置１００上のデータ交換を可能にする。インターフェース手段１０５は、外部ホスト及びＣＰＵ１１１間のデータまたは信号交換を可能にする。ＡＴＡ／ＳＡＴＡ選択信号ＩＦ＿ＳＥＬは、外部選択スイッチ（図示せず）を使用して生成される。前記外部選択スイッチは、ジャンパスイッチでありうる。すなわち、インターフェース手段１０５は、前記外部選択スイッチを利用して、ＡＴＡインターフェースまたはＳＡＴＡインターフェースのうち何れか一つを選択する。ＡＴＡインターフェースが選択されれば、インターフェース手段１０５は、不揮発性メモリ１０１と外部ホストとの間で交換されるデータ及びその他の制御信号をＡＴＡ規格で変換して、ＡＴＡインターフェースを通じて入出力し、ＳＡＴＡインターフェースが選択されれば、インターフェース手段１０５は、不揮発性メモリ１０１と外部ホストとの間で交換されるデータ及びその他の制御信号をＳＡＴＡ規格で変換して、ＳＡＴＡインターフェースを通じて入出力する。一方、ＳＡＴＡは、既存のＥ−ＩＤＥ（Ｅｘｔｅｎｄｅｄ−Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）のようなＡＴＡインターフェースと応用レベルで同じであり、ＡＴＡインターフェースで開発されたソフトウェアをＳＡＴＡインターフェースで直ぐ使用することができる。そして、ＳＡＴＡインターフェースは、ＡＴＡインターフェースに比べて短所を有しているため、Ｅ−ＩＤＥの具現時、ＡＴＡインターフェースは、ＳＡＴＡインターフェースを利用して実行することができる。
【００１２】
メモリバッファ１０７は、不揮発性メモリ１０１に保存されるか、または不揮発性メモリ１０１から読み出されるデータを臨時的に保存する。メモリバッファ１０７は、ＣＰＵ １１１によって実行されるプログラムを保存できる。メモリバッファ１０７は、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）でありうる。ＣＰＵインターフェース手段１０９は、インターフェース手段１０５及びメモリ制御部１０３とＣＰＵ １１１とを連結して、ＣＰＵから出力される信号を伝達する機能を行い、ＣＰＵ １１１は、前記メモリバッファ１０７に保存されたプログラムで動作可能であり、不揮発性メモリ保存装置の全体的な動作を制御する。
【００１３】
したがって、ＳＡＴＡインターフェースとＡＴＡインターフェースとを同時に支援できる本発明による不揮発性メモリ保存装置を使用すれば、異なるソフトウェアの追加なしに２つのインターフェースを使用できる。
【００１４】
図２は、本発明によるインターフェース手段を示す構成図である。
図２を参照すれば、インターフェース手段１０５は、ＡＴＡインターフェース論理部２０１、ＳＡＴＡインターフェース論理部２０３及びマルチプレクサ部２０５を含む。
ＡＴＡインターフェース論理部２０１は、ＡＴＡインターフェースを支援して不揮発性メモリから出るデータや他の制御部から出力される信号をＡＴＡプロトコルを満足させる信号に変形して外部ホスト伝達し、外部ホストから伝えられたデータや信号を受信して不揮発性メモリや他の制御部に伝達する機能を行う。
【００１５】
ＳＡＴＡインターフェース論理部２０３は、ＳＡＴＡインターフェースを支援して不揮発性メモリから出るデータや他の制御部から出力される信号をＳＡＴＡプロトコルを満足させる信号に変換して外部ホストに伝達し、外部ホストから伝えられたデータや信号を受信して不揮発性メモリや他の制御部に伝達する機能を行う。
マルチプレクサ２０５は、ＡＴＡ／ＳＡＴＡ選択信号Ｉ／Ｆ＿ＳＥＬに応答して不揮発性  
【００１６】
メモリチップから受信されるデータ及びその他の制御信号を、ＡＴＡインターフェース論理部２０１とＳＡＴＡインターフェース論理部２０３のうち何れか１箇所に送信し、ＡＴＡインターフェース論理部２０１とＳＡＴＡインターフェース論理部２０３のうち何れか１箇所から受信されるデータ及び制御信号を、前記メモリチップ及びメモリ制御部に送信する機能を行う。
【００１７】
本発明は、図面に示された一実施形態を参考として説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であることが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
【産業上の利用可能性】
【００１８】
本発明の不揮発性メモリ保存装置は、特に、携帯用メモリ保存装置に関連した技術分野に適用可能である。
【図面の簡単な説明】
【００１９】
【図１】本発明による不揮発性メモリ保存装置の構造を示す図である。
【図２】図１のインターフェース手段を示す構成図である。
【符号の説明】
【００２０】
１００…不揮発性メモリ保存装置
１０１…不揮発性メモリ
１０３…メモリ制御部
１０５…インターフェース手段
１０７…メモリバッファ
１０９…ＣＰＵインターフェース手段
１１１…ＣＰＵ
Ｉ/Ｆ_ＳＥＬ…ＡＴＡ/ＳＡＴＡ選択信号
【図１】
2006092521.tif 000003
【図２】
2006092521.tif 000004