(57)【要約】  【課題】  外部端子を新たに設ける必要がなく、追加回路部分を最小限に留め、内部クロック信号の発振及び発振停止が行える発振バッファ回路を提供する。  【解決手段】  第１接続端子ＴＸ１と第２接続端子ＴＸ２を備え、インバータ３の入出力端子間に抵抗４が接続され、インバータ３の入力端子が第１接続端子ＴＸ１に、インバータ３の出力端子が第２接続端子ＴＸ２に接続された発振回路９と、第１接続端子ＴＸ１と第２接続端子ＴＸ２間に接続された発振周波数設定素子５を含む発振周波数設定回路１０と、第１接続端子ＴＸ１と回路基板上のノード間に接続されたダイオード２とを備え、ノードは、回路基板上の構成部品が通常動作時またはスタンバイ時に設定されたとき、高レベル電位または低レベル電位が選択的に印加され、それによりノードの電位によって発振回路９が発振状態または発振停止状態に切替えられる。  【選択図】  図１
2006295817.tif 000002
【特許請求の範囲】
【請求項１】
第１接続端子と第２接続端子とを備え、インバータの入出力端子間に抵抗が接続され、前記インバータの入力端子が前記第１接続端子に、前記インバータの出力端子が前記第２接続端子にそれぞれ接続された発振回路と、前記第１接続端子と前記第２接続端子間に接続された発振周波数設定素子を含む発振周波数設定回路と、前記第１接続端子と回路基板上のノードとの間に接続されたダイオードとを備え、前記ノードは、前記回路基板上の構成部品が通常動作状態またはスタンバイ状態に切替られたとき、高レベル電位または低レベル電位が選択的に供給され、それにより前記ノードの電位によって前記発振回路が発振状態または発振停止状態に切替えられることを特徴とする発振バッファ回路。
【請求項２】
前記ダイオードは、前記第１接続端子から前記ノードに向かって順方向電流が流れるような極性に接続され、前記ノードが高レベル電位のときに前記順方向電流の通流が停止して前記発振回路を発振状態に切替えられ、前記ノードが低レベル電位のときに前記順方向電流が通流して前記発振回路を発振停止状態に切替えられることを特徴とする請求項１に記載の発振バッファ回路。
【請求項３】
前記ダイオードは、前記ノードから前記第１接続端子に向かって順方向電流が通流するような極性に接続され、前記ノードが低レベル電位のときに前記順方向電流の通流が停止して前記発振回路を発振状態に切替えられ、前記ノードが高レベル電位のときに前記順方向電流が通流して前記発振回路を発振停止状態に切替えられることを特徴とする請求項１に記載の発振バッファ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振バッファ回路に係り、特に、大規模集積回路を含む回路基板上に形成配置され、その回路基板の通常動作時またはスタンバイ時に対応して自動的に内部クロック信号の発振状態または発振停止状態に制御される発振バッファ回路に関する。
【背景技術】
【０００２】
近年になって、携帯用電子機器を始めとする多くの電子機器においては、長時間にわたって動作させる必要性があり、それによって周囲環境が悪化するのを防いだりする等の理由から通常動作時における消費電力の低減が要求されている。このような要求に対して、これらの電子機器に組み込まれている発振バッファ回路においても、その消費電力を低減するための工夫が施されており、その一例として、特開平５−２５００６３号公報に開示されたクロック発振停止制御回路（この回路は、発振バッファ回路と同等の機能を果たすもので、以下、この回路を既知の発振バッファ回路という）が提案されている。
【０００３】
図３は、かかる特開平５−２５００６３号公報に開示された発振バッファ回路の要部構成を示す回路図である。
【０００４】
図３に示すように、既知の発振バッファ回路は、発振回路３１と、停止信号発生回路３２と、バッファ増幅回路３３と、第１接続端子ＴＸ１と、第２接続端子ＴＸ２とを備えている。この場合、発振回路３１は、入力端子と出力端子と制御端子とを備えた３端子型インバータ３４と、その入出力端子間に接続された抵抗３５とからなり、停止信号発生回路３２は、第１乃至第３入力端子と１つの出力端子を備えた３入力型ＮＯＲゲート３６からなり、第１接続端子ＴＸ１と第２接続端子ＴＸ２との間には、図示されていない水晶発振子やセラミック共振子等の発振周波数設定素子を含む発振周波数設定回路が接続されている。
【０００５】
そして、３端子型インバータ３４は、入力端子が第１接続端子ＴＸ１と３入力型ＮＯＲゲート３６の第２入力端子にそれぞれ接続され、出力端子が第２接続端子ＴＸ２と３入力型ＮＯＲゲート３６の第１入力端子とバッファ増幅回路３３の入力端子にそれぞれ接続される。３入力型ＮＯＲゲート３６は、第３入力端子がシステムリセット信号が供給されるリセット端子ＲＥＳに接続され、出力端子が３端子型インバータ３４の制御端子と停止信号出力端子ＳＴＯＰにそれぞれ接続される。バッファ増幅回路３３は、その出力端子が内部クロック信号出力端子ＣＫに接続される。
【０００６】
前記構成による既知の発振バッファ回路は、次のように動作する。
【０００７】
リセット端子ＲＥＳに供給されるシステムリセット信号が高レベルであれば、第１接続端子ＴＸ１及び第２接続端子ＴＸ２に生じるレベル状態に係わりなく、３入力型ＮＯＲゲート３６の出力端子が低レベルになり、その低レベルが停止信号のインアクティブレベルとして３端子型インバータ３４の制御端子に供給される。このとき、３端子型インバータ３４は、制御端子へのインアクティブレベルの供給によって動作が活性化され、それにより発振回路３１が内部クロック信号を発振し、その内部クロック信号がバッファ増幅回路３３を通して内部クロック信号出力端子ＣＫに供給される。
【０００８】
一方、リセット端子ＲＥＳに供給されるシステムリセット信号が低レベルであれば、第１接続端子ＴＸ１と第２接続端子ＴＸ２に生じるレベル状態がともに低レベルになったとき、３入力型ＮＯＲゲート３６の出力端子が高レベルになり、その高レベルが停止信号のアクティブレベルとして３端子型インバータ３４の制御端子に供給される。このとき、３端子型インバータ３４は、制御端子へのアクティブレベルの供給によって動作が非活性化され、発振回路３１が内部クロック信号の発振停止状態になり、バッファ増幅回路３３から内部クロック信号出力端子ＣＫへの内部クロック信号の供給が停止される。
【０００９】
この場合、システムリセット信号が高レベルであれば、３入力型ＮＯＲゲート３６は、第１乃至第３入力端子がともに低レベルにならずに出力端子が低レベルになり、その低レベルが３端子型インバータ３４の制御端子に供給されるので、３端子型インバータ３４の動作が活性化し、発振回路３１が内部クロック信号の発振状態になる。そして、発振回路３１が発振状態になれば、第１接続端子ＴＸ１と第２接続端子ＴＸ２に逆相の正弦波信号が供給されるので、高レベルのシステムリセット信号の供給が解除された後でも、３入力型ＮＯＲゲート３６の出力端子は低レベルに維持され、発振回路３１の発振はそのまま持続する。
【００１０】
なお、発振状態にある発振回路３１を発振停止状態にするためには、第１接続端子ＴＸ１と第２接続端子ＴＸ２の双方と基準電位点間に図示されないプルダウン・トランジスタを外部接続しておき、制御信号の供給によってこれらのプルダウン・トランジスタをオンにし、第１接続端子ＴＸ１と第２接続端子ＴＸ２の双方を同時に低レベルにすればよい。また、発振停止状態にある発振回路３１を発振状態にするためには、制御信号の供給によってこれらのプルダウン・トランジスタをオフにし、その時点にシステムリセット信号を高レベルにすれば、発振回路３１が発振状態になる。
【００１１】
このように、前記既知の発振バッファ回路は、外部端子を新たに設けることなく、任意のタイミング時に内部クロック信号を発振させたり、内部クロック信号の発振を停止させたりすることができ、内部クロック信号の発振を停止させることにより、内部クロック信号によって動作する回路基板上の構成回路部の動作を停止させることができる。
【特許文献１】特開平５−２５００６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、既知の発振バッファ回路は、内部クロック信号の発振を停止させる際に、外部端子を新たに設ける必要がないものの、内部クロック信号の発振を停止させる手段として、例えば、第１接続端子ＴＸ１及び第２接続端子ＴＸ２にそれぞれ外部接続されるプルダウン・トランジスタを必要とするだけでなく、第１接続端子ＴＸ１と第２接続端子ＴＸ２とを逆相駆動する３端子型インバータ３４と、第１接続端子ＴＸ１及び第２接続端子ＴＸ２に外部接続されるプルダウン・トランジスタとの間に電流が流れないように３端子型インバータ３４に制御信号入力端子を１つ追加する必要があり、そのために、３端子型インバータ３４または３入力型ＮＯＲゲート３６は、その構成を若干変更させる必要がある。また、前述のように、制御信号入力端子を１つ追加したために、その制御信号入力端子に供給する制御信号が少なくとも１つ必要になり、その制御信号を形成するための制御信号発生回路も必要となり、全体的に見て必要とする追加回路部分が多くなり、その分、高価になったり、回路構成が複雑になったりする。
【００１３】
本発明は、かかる問題点に鑑みてなされてもので、その目的は、外部端子を新たに設ける必要がないだけなく、追加回路部分を最小限にとどめた状態で、内部クロック信号の発振及び発振停止が行える発振バッファ回路を提供することにある。
【課題を解決するための手段】
【００１４】
前記目的を達成するために、本発明による発振バッファ回路は、第１接続端子と第２接続端子とを備え、インバータの入出力端子間に抵抗が接続され、インバータの入力端子が第１接続端子に、インバータの出力端子が第２接続端子にそれぞれ接続された発振回路と、第１接続端子と第２接続端子間に接続された発振周波数設定素子を含む発振周波数設定回路と、第１接続端子と回路基板上のノードとの間に接続されたダイオードとを備え、ノードは、回路基板上の構成部品が通常動作状態またはスタンバイ状態に切替られたとき、高レベル電位または低レベル電位が選択的に供給され、それによりノードの電位によって発振回路が発振状態または発振停止状態に切替えられる手段を具備する。
【００１５】
この場合、前記手段におけるダイオードは、第１接続端子からノードに向かって順方向電流が流れるような極性に接続され、ノードが高レベル電位のときに順方向電流の通流が停止して発振回路を発振状態に切替えられ、ノードが低レベル電位のときに順方向電流が通流して発振回路を発振停止状態に切替えられる第１の構成手段を具備する。
【００１６】
また、前記手段におけるダイオードは、ノードから第１接続端子に向かって順方向電流が通流するような極性に接続され、ノードが低レベル電位のときに順方向電流の通流が停止して発振回路を発振状態に切替えられ、ノードが高レベル電位のときに順方向電流が通流して発振回路を発振停止状態に切替えられる第２の構成手段を具備する。
【発明の効果】
【００１７】
以上のように、本発明によれば、入出力端子間に抵抗が接続されたインバータの入力端子を第１接続端子に、インバータの出力端子を第２接続端子にそれぞれ接続し、ダイオードを第１接続端子と高レベル電位または低レベル電位が選択的に印加されるノードとの間に接続して、通常動作時は、ダイオードがカットオフ状態、すなわちノード電位がダイオードに順方向電流を流さないようなレベルに設定され、発振回路が内部クロック信号を発振するように動作し、また、スタンバイ時には、ダイオードに微小電流が流れる状態、すなわちノード電位がダイオードに順方向電流を流すようなレベルに設定され、発振回路が内部クロック信号の発振を停止するように動作するもので、ノード電位を大規模集積回路を含む一部の回路の動作、非動作の設定に対応して、ノード電位を高レベルまたは低レベルに設定するようにすれば、当該一部の回路の動作、非動作の設定に合わせて発振回路の内部クロック信号の発振状態、発振停止状態にすることができるもので、外部端子を新たに設ける必要がないだけでなく、追加回路部分を最小限に留めた状態で、内部クロック信号の発振、発振停止を行うことができるという効果があり、その上に、発振回路の発振停止時の電力消費低減量を、ダイオード導通時のダイオード通流電流による電力消費増大量よりも大きくすることができ、全体的に省エネルギー特性を備えた発振回路を得ることができるという効果がある。
【発明を実施するための最良の形態】
【００１８】
以下、本発明による発振バッファ回路の実施の形態について図面を参照して説明する。
【００１９】
図１は、本発明による発振バッファ回路の第１の実施の形態に係わるもので、その要部構成を示す回路図である。
【００２０】
図１に示されるように、この第１の実施の形態による発振バッファ回路は、ノード接続端子１と、ダイオード２と、インバータ３と、抵抗４と、発振周波数設定素子５と、第１のコンデンサ６と、第２のコンデンサ７と、バッファ増幅回路８とを備え、インバータ３の入力端子と出力端子間に抵抗４が接続されて発振回路９が構成され、水晶発振子やセラミック共振子等の発振周波数設定素子５と第１及び第２のコンデンサ６、７とによりπ型発振周波数設定回路１０が構成される。
【００２１】
そして、発振回路９は、第１接続端子ＴＸ１と、第２接続端子ＴＸ２とを有し、第１接続端子ＴＸ１は、インバータ３の入力端子と抵抗４の一端と発振周波数設定回路１０の一端にそれぞれ接続され、第２接続端子ＴＸ２は、インバータ３の出力端子と抵抗４の他端と発振周波数設定回路１０の他端にそれぞれ接続される。また、ダイオード２は、カソードがノード接続端子１に接続され、アノードがインバータ３の入力端子と抵抗４の一端と第１接続端子ＴＸ１にそれぞれ接続される。バッファ増幅回路８は、入力端子がインバータ３の出力端子と抵抗４の他端と第２接続端子ＴＸ２にそれぞれ接続され、出力端子が内部クロック信号出力端子ＣＫに接続される。
【００２２】
この場合、ノード接続端子１に接続されるノードは、本実施の形態による発振バッファ回路を搭載した回路基板（図１に図示なし）上にある１つのノードで、選択的に高レベル電位または低レベル電位に設定されるノードである。すなわち、そのノードは、高レベル電位に設定されたとき、ダイオード２を逆バイアス状態にしてカットオフさせるレベル電位になり、一方、低レベルに設定されたとき、ダイオード２を順バイアス状態にしてオンさせるレベル電位になる。
【００２３】
ところで、本実施の形態による発振バッファ回路は、ノード接続端子１に接続されるノード電位に応じて選択的に内部クロック信号の発振状態と発振停止状態に設定される。このとき、内部クロック信号の発振状態とは、例えば、この発振バッファ回路が搭載されている大規模集積回路のスタンバイ時が考えられる。このスタンバイ時においては、消費電力を低減させるため、通常、大規模集積回路を搭載している回路基板上で使用されていない回路の電源の供給を遮断するようにしている。
【００２４】
つまり、回路基板上に形成されている多くのノードの中には、通常動作時になると、ある一定の高レベル電位に設定されるが、スタンバイ時になると、その一定の高レベル電位よりも低レベル電位に変化するノードが必ず複数箇所に存在する。そして、これらの電位が変化するノードの中で、通常動作時になると、発振回路９の電源電圧値以上の高電位になるノードを１つ選択し、選択したノードに発振バッファ回路のノード接続端子１を接続する。
【００２５】
発振バッファ回路は、通常動作時に、ノード接続端子１の高レベル電位が発振回路９の電源電圧を超えているので、ダイオード２は逆バイアス状態になってカットオフされ、第１接続端子ＴＸ１からノード接続端子１方向への電流が流れず、ノード接続端子１の高レベル電位が発振バッファ回路に影響を与えることがなく、発振バッファ回路は内部クロック信号を発振する。このとき、インバータ３は、制御信号の供給を必要とするものでないため、常時、活性化状態に設定されており、発振バッファ回路は、電源が投入されると同時に内部クロック信号の発振を開始する。
【００２６】
また、発振バッファ回路は、スタンバイ時になると、前述したように、ノード接続端子１に接続されるノードが低レベル電位になるため、第１接続端子ＴＸ１からダイオード２を通してノードに向かう微小電流が流れ、第１接続端子ＴＸ１の電位が低レベル電位に固定される。このため、スタンバイ時には、発振バッファ回路が内部クロック信号を発振しなくなり、その分、消費電力が低減され、後述するように、ダイオード２を通る微小電流による消費電力の増大を加味しても、全体的に消費電力の低減が優勢になる。
【００２７】
ところで、インバータ３の入出力端子間に接続されている抵抗４は、その抵抗値を選択する際に内部クロック信号の発振周波数に依存して決められるが、通常、１Ｍオーム程度の抵抗値が用いられる。このとき、ダイオード２を通る微小電流は、インバータ３のプッシュプル型出力段を構成する一方の素子である図示されていないＰチャネルトランジスタから抵抗４及びダイオード２を通してノード接続端子１へ流れるもので、その電流値はせいぜい数マイクロアンペア程度である。このため、この微小電流による消費電力の増大よりも、内部クロック信号の発振を停止させることによる消費電力の低減による影響の方がより大きくなり、結果的に消費電力の低減に寄与することになる。
【００２８】
なお、前記実施の形態においては、スタンバイ時に、内部クロック信号の発振を停止させるために接続されるノードとして、大規模集積回路が搭載されている回路基板上のノードを利用した例を挙げているが、大規模集積回路の内部に、スタンバイ時に低レベル電位になり、通常動作時に発振回路９の電源電圧値以上の高レベル電位となるノードが存在すれば、そのノードを利用することも可能である。
【００２９】
次に、図２は、本発明による発振バッファ回路の第２の実施の形態に係わるもので、その要部構成を示す回路図であり、図２においては図１に示された構成要素と同機能を果たす構成要素については同じ符号をつけている。
【００３０】
図２に図示された第２の実施の形態による発振バッファ回路の構成と、図１に図示された第１の実施の形態による発振バッファ回路の構成とを比べると、第２の実施の形態による発振バッファ回路は、第１接続端子ＴＸ１とノード接続端子１１との間に接続されるダイオード１２の接続極性が、第１の実施の形態による発振バッファ回路におけるダイオード２の接続極性と異なっており、かつ、ノード接続端子１、１１が接続されるノードの通常動作時及びスタンバイ時に設定される高レベル電位及び低レベル電位の状態が異なっているだけで、その他の構成は、第１の実施の形態による発振バッファ回路の構成と第２の実施の形態による発振バッファ回路の構成との間に変わりがない。
【００３１】
すなわち、第１の実施の形態による発振バッファ回路は、ダイオード２のアノードが第１接続端子ＴＸ１に接続され、カソードがノード接続端子１に接続されているのに対し、第２の実施の形態による発振バッファ回路は、ダイオード１２のカソードが第１接続端子ＴＸ１に接続され、アノードがノード接続端子１１に接続されている。これに関連して、第１の実施の形態による発振バッファ回路は、ノードが、通常動作時に発振回路９の電源電圧値以上の高レベル電位に設定され、スタンバイ時に低レベル電位に設定されるのに対し、第２の実施の形態による発振バッファ回路は、ノードが、通常動作時に低レベル電位に設定され、スタンバイ時に発振回路９の電源電圧値以上の高レベル電位に設定されるものである。
【００３２】
このため、発振バッファ回路は、通常動作時に、ノード接続端子１１が低レベル電位に保持されたノードに接続されるので、ノード接続端子１１から第１接続端子ＴＸ１に向かう電流が流れず、第１接続端子ＴＸ１の電位はノード接続端子１１の低レベル電位の影響を受けることがないので、発振バッファ回路は内部クロック信号を発振する。このときも、インバータ３は、制御信号の供給を必要とするものでないため、常時、活性化状態に設定されており、発振バッファ回路は、電源が投入されると同時に内部クロック信号の発振を開始する。
【００３３】
また、発振バッファ回路は、スタンバイ時になると、前述したように、ノード接続端子１１に接続されるノードが発振回路９の電源電圧値以上の高レベル電位になるため、ノード接続端子１１からダイオード１２を通して第１接続端子ＴＸ１に向かう微小電流が流れ、第１接続端子ＴＸ１の電位が発振回路９の電源電圧値以上の高レベル電位に固定される。このため、スタンバイ時には、発振バッファ回路が内部クロック信号を発振しなくなり、その分、消費電力が低減され、後述するように、ダイオード２を通る微小電流による消費電力の増大を加味しても、全体的に消費電力の低減が優勢になる。
【００３４】
この場合も、インバータ３の入出力端子間に接続されている抵抗４は、その抵抗値を選択する際に内部クロック信号の発振周波数に依存して決められるが、前例のときと同様に通常、１Ｍオーム程度の抵抗値が用いられる。このとき、ダイオード２を通る微小電流は、ノード接続端子１からダイオード２及び抵抗４を通してインバータ３のプッシュプル型出力段を構成する他方の素子である図示されていないＮチャネルトランジスタに流れるもので、その電流値はせいぜい数マイクロアンペア程度である。このため、この微小電流による消費電力の増大よりも、内部クロック信号の発振を停止させることによる消費電力の低減による影響の方がより大きくなり、結果的に消費電力の低減に寄与することになる。
【００３５】
なお、この実施の形態においても、スタンバイ時に、内部クロック信号の発振を停止させるために接続されるノードとして、大規模集積回路が搭載されている回路基板上のノードを利用した例を挙げているが、当該ノードとして、大規模集積回路の内部のノードまたは大規模集積回路を搭載した回路基板上の信号線を利用することが可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明による第１の実施形態の発振バッファ回路で、その要部構成を示す回路図である。
【図２】本発明による第２の実施形態の発振バッファ回路で、その要部構成を示す回路図である。
【図３】既知の発振バッファ回路（クロック発振停止制御回路）で、その要部構成を示す回路図である。
【符号の説明】
【００３７】
１、１１  ノード接続端子
２、１２  ダイオード
３  インバータ
４  抵抗
５  発振周波数設定素子
６、７  コンデンサ
８  バッファ増幅回路
９  発振回路
１０  発振周波数設定回路
ＴＸ１  第１接続端子
ＴＸ２  第２接続端子
【図１】
2006295817.tif 000003
【図２】
2006295817.tif 000004
【図３】
2006295817.tif 000005