(57)【要約】【課題】  信頼性の高い半導体基板を効率よく製造する方法を提供する。【解決手段】  電極１０パッドを有する半導体基板２の電極１０が形成された面に、芳香族化合物を含む樹脂によって、電極１０の少なくとも一部を避けて樹脂層１４を形成する。Ａｒガスを利用して、電極１０の表面から酸化膜を除去するとともに、樹脂層１４の表面を炭化させて炭化層２４を形成する。電極１０から炭化層２４上に至る配線３２を形成する。その後、配線３２をマスクとして炭化層２４をＯ２プラズマ２０でエッチングして、炭化層２４を部分的に除去する。【選択図】        図３
2006303379.tif 000002
【特許請求の範囲】
【請求項１】
芳香族化合物を含む樹脂によって、電極パッドを有する半導体基板の前記電極が形成された面に、前記電極の少なくとも一部を避けて樹脂層を形成する工程と、
Ａｒガスを利用して、前記電極の表面から酸化膜を除去するとともに、前記樹脂層の表面を炭化させて炭化層を形成する工程と、
前記電極から前記炭化層上に至る配線を形成する工程と、
前記配線を形成する工程の後に、前記配線をマスクとして前記炭化層をＯ２プラズマでエッチングして、前記炭化層を部分的に除去する工程と、
を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＣＳＰ（Chip Scale/Size Package）が適用された半導体装置が開発されている。特に、近年、ウエハレベルＣＳＰが注目されている。ウエハレベルＣＳＰでは、樹脂層上に再配線層を形成し、ウエハレベルでパッケージングを行い、その後、ウエハを個々のパッケージに切り出す。その際、チップ上のパッド表面の酸化膜などの除去に、Ａｒ逆スパッタが通常用いられている。
【特許文献１】特開２００１−１４４２２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、芳香族化合物を含む樹脂からなる樹脂層の表面層は、このＡｒ逆スパッタにより、炭化してしまう。信頼性の高い半導体装置を製造するためには、樹脂層上の配線間の炭化層を除去することが好ましい。そして、炭化層を除去する工程を短時間で行うことができれば、信頼性の高い半導体装置を効率よく製造することができる。
【０００４】
本発明の目的は、信頼性の高い半導体基板を効率よく製造する方法を提供することにある。
【課題を解決するための手段】
【０００５】
（１）本発明に係る半導体装置の製造方法は、電極パッドを有する半導体基板の前記電極が形成された面に、芳香族化合物を含む樹脂によって、前記電極の少なくとも一部を避けて樹脂層を形成すること、
Ａｒガスを利用して、前記電極の表面から酸化膜を除去するとともに、前記樹脂層の表面を炭化させて炭化層を形成すること、
前記電極パッドから前記炭化層上に至る配線を形成すること、及び、その後、
前記配線をマスクとして前記炭化層をＯ２プラズマでエッチングして、前記炭化層を部分的に除去すること、
を含む。本発明によれば、配線をマスクとしてＯ２プラズマを実施して、炭化層を除去することにより、配線間が狭ピッチ構造になってもリークの影響を少なくし、信頼性の高い半導体装置を効率よく製造することができる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図面を参照して説明する。
【０００７】
図１（Ａ）〜図３（Ｃ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための断面図である。図４は、本実施の形態に係る半導体装置の平面図である。本実施の形態では、図１（Ａ）に示すように、半導体基板２を用意する。半導体基板２には、集積回路素子（図示しない）が形成されている。半導体基板２には、集積回路素子に電気的に接続された複数の電極（例えばパッド）１０が形成されている。また、電極１０は、金めっきされていてもよい。電極１０は、例えばＡｌで形成されている。半導体基板２は、パッシベーション層１２を有する。パッシベーション層１２は、集積回路素子を保護するため、例えばシリコン窒化膜やシリコン酸化膜又はこれらを積層した膜などで形成され、電極１０を除いた半導体基板２の上面を覆っていてもよい。
【０００８】
まず、図１（Ａ）に示すように、半導体基板の電極１０パッドが形成された面に電極１０の少なくとも一部を避けて、芳香族化合物を含む樹脂によって、樹脂層１４を形成する。樹脂層１４は、パッシベーション層１２上に形成される。樹脂層１４は、応力緩和機能を有してもよい。樹脂層１４には、電極１０を露出させる開口１６が形成される。樹脂層１４は、ベンゼン環およびそれが縮合した環をもつ有機化合物の芳香族化合物であるポリイミド、ポリベンゾオキサゾル、ベンゾシクロブテン又はエポキシ等の樹脂で形成することができる。樹脂層１４は、半導体基板２上に樹脂材料を塗布し、電極１０に対応する部分を除去することにより形成される。本技術分野で周知のように、スピンコート法により、半導体基板２上に樹脂材料を塗布することができ、フォトリソグラフィ工程により、電極１０を露出させる開口１６を形成することができる。樹脂層１４は、厚さが約２μｍ〜約５０μｍであり、約３００℃で約２時間の環境下で硬化される。なお、この工程において、電極１０の表面には、電極１０の表面の酸化が高温環境下で促進され、酸化膜１８が形成される。
【０００９】
次に、樹脂層１４の表面を、図１（Ｂ）に示すように、凸凹にしてもよい。例えば、樹脂層１４の表面に、Ｏ２プラズマ２０などによる全面アッシング（プラズマ処理）を施すことにより、樹脂層１４の表面を僅かにエッチング除去し、樹脂層１４の表面を凸凹にしてもよい。なお、この工程を行った場合、電極１０の表面には、電極１０の表面がＯ２プラズマ２０の活性酸素で酸化し、さらに、酸化膜１８が成長する。
【００１０】
次に、図１（Ｃ）に示すように、Ａｒガス２２の逆スパッタを利用して、電極１０の表面から酸化膜１８を除去する。これに伴い、樹脂層１４の表面には、樹脂層１４の表面がＡｒガスで炭化し、炭化層２４が形成される。
【００１１】
次に、図２（Ａ）に示すように、樹脂層１４の炭化層２４上にシード層２６を形成する。周知のように、シード層２６は、スパッタリングにより形成することができ、接着促進層、拡散防止層及びメッキ層として機能する。シード層２６は、例えば、チタニウム及び銅を組み合わせて形成することができ、必要に応じて他の金属らを組み合わせて形成することができる。なお、Ａｒガス２２の逆スパッタを行う工程後、シード層２６を形成する工程を行うまでは、半導体基板２を酸素が含まれる雰囲気（例えば大気）に触れさせないようにしてもよい。特に、Ａｒガス２２の逆スパッタを行う工程後、シード層２６を形成する工程を行うまでは、電極１０を酸素が含まれる雰囲気（例えば大気）に触れさせないようにしてもよい。例えば、Ａｒガス２２の逆スパッタを行う工程後、シード層２６を形成する工程を行うまでは、半導体基板２を真空中で保管若しくは搬送することとしてもよい。
【００１２】
次に、図２（Ｂ）に示ように、シード層２６上に、感光性を有するレジスト２８を形成する。
【００１３】
次に、図２（Ｃ）に示すように、所定のパターン形状のマスク（図示しない）を介して、銅めっきを形成したい部分が除去されるように、露光現像処理にてレジスト２８をパターニングする。
【００１４】
次に、図３（Ａ）に示すように、シード層２６の露出した部分に電解銅めっき３０を形成する。この時、シード層２６は、めっき電極として機能する。これにより、電極１０から炭化層２４上に至る配線３２が形成される。めっきにより形成された配線３２の厚さは、約５μｍである。配線３２は、電極１０に電気的に接続される。配線３２は、電極１０の露出面の全てを覆ってもよい。配線３２は、外部接続用電極であるランド３４を有している。
【００１５】
次に、図３（Ｂ）に示すように、レジスト２８を剥離し、更にシード層２６の配線３２から露出している部分を除去する。
【００１６】
その後、図３（Ｃ）に示すように、配線３２をマスクとして炭化層２４をＯ２プラズマ２０でエッチングして、炭化層２４を部分的に除去する。これにより、図４に示すように、樹脂層１４の表面の配線３２とオーバーラップしない箇所には、炭化層２４がない半導体装置が得られる。
【００１７】
なお、さらに、図５に示すように、ランド３４が露出する様な形状にソルダレジスト層３６を形成することにより、ソルダレジスト層３６が配線３２の少なくとも一部を覆う半導体装置も得られる。また、必要であればランド３４の部分にソルダーボール（図示しない）を形成して突起状の外部接続用電極をなす半導体装置も得られる。
【００１８】
本実施の形態によれば、Ｏ２プラズマを実施して、樹脂層１４の表面の配線３２とオーバーラップしない箇所の炭化層２４を除去することにより、配線間のリークの影響を防止でき、狭ピッチ構造に対応することが可能となる。
【００１９】
本実施の形態に係る半導体装置は上述のような方法で製造されており、以下その構成について説明する。
【００２０】
本実施の形態に係る半導体装置は、図５に示すように、半導体基板２を有する。半導体基板２は、樹脂層１４を有する。樹脂層１４上には、複数の配線３２が形成されている。樹脂層１４の表面の配線３２とオーバーラップしない箇所には、炭化層２４が存在していない。詳しくは、製造方法の欄で説明した通りである。
【００２１】
本実施の形態によれば、樹脂層１４の表面の配線３２とオーバーラップしない箇所に炭化層２４が存在しないことにより、配線間のリークの影響を防止でき、狭ピッチ構造に対応することが可能となる。
【００２２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】本発明の実施の形態に係る半導体装置を示す平面図である。
【図５】本発明の実施の形態に係る半導体装置を示す断面図である。
【符号の説明】
【００２４】
２…半導体基板  １０…電極  １２…パッシベーション層  １４…樹脂層  １６…開口  １８…酸化膜  ２０…Ｏ２プラズマ  ２２…Ａｒガス  ２４…炭化層  ２６…シード層  ２８…レジスト  ３０…銅めっき  ３２…配線  ３４…ランド  ３６…ソルダレジスト層
【図１】
2006303379.tif 000003
【図２】
2006303379.tif 000004
【図３】
2006303379.tif 000005
【図４】
2006303379.tif 000006
【図５】
2006303379.tif 000007