(57)【要約】【課題】  低電源電圧においても、可変容量素子の素子面積を増大させることや、制御電圧のレベル変換を行うことなく、可変容量素子の可変容量幅を最大限に広げることが可能な可変容量回路および可変容量の制御方法を提供すること。【解決手段】  可変容量回路２は、容量値制御回路１１、バラクタＶＡ１およびＶＡ２、抵抗素子Ｒ１およびＲ２を備える。容量値制御回路１１は、入力される制御電圧ＶＴに応じて、可変な出力電圧ＣＮＴＯＵＴを出力することで、バラクタの両端の電位を同時に制御する。出力電圧ＣＮＴＯＵＴは、制御電圧ＶＴに対して、負の相関を有するように可変に調整される。端子間電圧ＶＤの変動幅を、変動幅ＳＡ１から変動幅ＳＡ１ａ（レンジは±（Ｖｃｃ１））へ拡大することができる。すると図５（Ｂ）に示すように、バラクタ容量値ＣＶの可変領域を、可変領域ＣＡ１から可変領域ＣＡ１ａへ広げることができる。【選択図】  図１
2006279524.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧が入力され、該第１電圧に応じて可変な第２電圧を出力する第２電圧制御回路と、
前記第１電圧が一端に印加され、前記第２電圧が他端に印加され、該第１電圧と該第２電圧との差電圧に応じて容量値が制御される少なくとも１つの可変容量素子と
を備えることを特徴とする可変容量回路。
【請求項２】
前記第２電圧制御回路は、
前記第１電圧に対して前記第２電圧が負の相関を有するように、前記第２電圧を可変に調整することを特徴とする請求項１に記載の可変容量回路。
【請求項３】
前記第２電圧制御回路は、
前記第１電圧に対して前記第２電圧が正の相関を有するように、前記第２電圧を可変に調整することを特徴とする請求項１に記載の可変容量回路。
【請求項４】
請求項１に記載の前記可変容量回路と、
該可変容量回路に備えられる前記可変容量素子に接続されるインダクタと、
該可変容量素子と前記インダクタとの接続経路上に備えられる接続用キャパシタと
を備えることを特徴とする電圧制御発振回路。
【請求項５】
前記第２電圧制御回路の出力端子と前記可変容量素子との接続経路上に、抵抗素子を備えることを特徴とする請求項４に記載の電圧制御発振回路。
【請求項６】
第１電圧の値に応じて可変な第２電圧を出力するステップと、
該第１電圧と該第２電圧との差電圧に応じて可変容量素子の容量値を制御するステップと
を備えることを特徴とする可変容量回路の制御方法。
【請求項７】
前記第１電圧に対して前記第２電圧が負の相関を有するように、前記第２電圧を可変に調整することを特徴とする請求項６に記載の可変容量回路の制御方法。
【請求項８】
前記第１電圧に対する前記可変容量素子の容量値の変化割合を大きくする場合には、前記第１電圧に対する前記第２電圧の減少割合を、該変化割合に応じて大きくし、
前記第１電圧に対する前記可変容量素子の容量値の前記変化割合を小さくする場合には、前記第１電圧に対する前記第２電圧の減少割合を、該変化割合に応じて小さくすることを特徴とする請求項７に記載の可変容量回路の制御方法。
【請求項９】
前記第１電圧に対して前記第２電圧が正の相関を有するように、前記第２電圧を可変に調整することを特徴とする請求項６に記載の可変容量回路の制御方法。
【請求項１０】
前記可変容量素子の目的容量範囲に応じて定まる差電圧の範囲の中心値と、
前記第１電圧および前記第２電圧によって定まる差電圧の範囲の中心値との差分に応じたオフセットを、前記第２電圧に付与することを特徴とする請求項６に記載の可変容量回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変容量回路および可変容量回路の制御方法に関し、特に低電源電圧においても、可変容量素子の素子面積を増大させることなく、可変容量値の可変容量幅を最大限に広げることが可能である可変容量回路に関するものである。
【背景技術】
【０００２】
近年の移動体通信機器は、小型化、低消費電力、高精度が要求されている。その為、無線部分に用いられる特性（精度）を向上させる必要がある。また低消費電力化に応じて、低電源電圧（低Ｖｃｃ）化を進める必要がある。特に電圧制御発振回路の特性については、移動体機器端末の精度に大きく影響を与える特性の為、精度向上と低消費電力化との両立が必要とされている。
【０００３】
図１４に従来の電圧制御発振回路１００を示す。電圧制御発振回路１００は、発振部１０１、バラクタＶＡ１０１およびＶＡ１０２を備える。発振部１は、差動型の発振回路であり、発振用トランジスタＴｒ１０１およびＴｒ１０２、コイルＬ１０１およびＬ１０２を備える。バラクタＶＡ１０１およびＶＡ１０２を可変容量とし、その容量を制御電圧ＶＴで変化させることで、電圧制御発振回路が構成される。
【０００４】
尚、上記の関連技術として特許文献１乃至３が開示されている。
【特許文献１】特開２００２−２９０１５２号公報
【特許文献２】特開２００４−５６７２０号公報
【特許文献３】特開平１１−１６８３５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
電源電圧Ｖｃｃが供給される場合には、可変容量素子に印加できる電圧の範囲は、０（Ｖ）から電源電圧Ｖｃｃまでの範囲とされる。このとき、低電源電圧化され、電源電圧Ｖｃｃの値が小さくされると、可変容量素子に印加できる電圧の可変領域が狭くなる。すると可変容量素子の容量可変幅が狭くなることに応じて、発振周波数の可変幅も狭くなる。よって、電圧制御発振回路の可変周波数範囲が狭くなるため問題である。
【０００６】
また、可変容量素子の容量可変幅が狭くなる場合に、発振周波数の可変領域を広げる為に、可変容量素子の素子面積を増加させる措置が考えられる。これにより可変容量素子の容量値が全体的に増えるので、発振周波数の可変幅を増やすことができる。しかし、可変容量素子の素子面積が大きくなり、回路サイズが大きくなるため問題である。特に周波の低い電圧制御発振回路の場合には、大きな容量値が必要であり、広い素子面積が要求されるため、回路サイズ拡大化の問題が顕著に現れるため問題である。
【０００７】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、低電源電圧においても、可変容量素子の素子面積を増大させることや、制御電圧のレベル変換を行うことなく、可変容量素子の可変容量幅を最大限に広げることが可能な可変容量回路および可変容量の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明における可変容量回路では、第１電圧が入力され、該第１電圧に応じて可変な第２電圧を出力する第２電圧制御回路と、第１電圧が一端に印加され、第２電圧が他端に印加され、該第１電圧と該第２電圧との差電圧に応じて容量値が制御される少なくとも１つの可変容量素子とを備えることを特徴とする。
【０００９】
第２電圧制御回路は、第１電圧が入力され、該第１電圧に応じて可変な第２電圧を出力する。可変容量素子は、第１電圧が一端に印加され、第２電圧が他端に印加され、該第１電圧と該第２電圧との差電圧に応じて容量値が制御される。可変容量回路は、第２電圧制御回路と可変容量素子とを備えてなる。
【００１０】
また前記目的を達成するために、本発明における可変容量回路の制御方法では、第１電圧の値に応じて可変な第２電圧を出力するステップと、該第１電圧と該第２電圧との差電圧に応じて可変容量素子の容量値を制御するステップとを備えることを特徴とする。
【００１１】
第２電圧を出力するステップは、第１電圧に応じて可変な第２電圧を出力する。可変容量回路の容量値を制御するステップは、第１電圧と該第２電圧との差電圧に応じて容量値を制御する。
【００１２】
第１電圧は、可変容量回路の容量値を制御するための電圧である。第２電圧は、第１電圧との差電圧を決めるための参照となる電圧である。第２電圧の制御は、第１電圧に応じて、第１電圧の制御と同時に行われる。そして第１電圧と第２電圧との差電圧に応じて、可変容量素子の容量値が定められる。
【００１３】
第１電圧と第２電圧との差電圧が、第１電圧の変化に対して有する変動幅について考える。第２電圧が固定の場合には、差電圧の変動幅は、第１電圧の変動幅のみにより定まる。そして第１電圧の変動幅と、差電圧の変動幅とは等しくなる。この場合、例えば低電力化などによって電源電圧が低くされると、第１電圧の変動幅および差電圧の変動幅が小さくなり、その結果容量値の変化幅も小さくなる。すると例えば、当該可変容量回路によって電圧制御発振回路を構成しているような場合には、電圧制御発振回路の可変周波数範囲が狭くなり、可動範囲を保証できないため問題である。
【００１４】
しかし、第２電圧を第１電圧と同時に制御すれば、第１電圧の変動幅に対する差電圧の変動幅を制御することができる。例えば、第１電圧に対して第２電圧が負の相関を有するように、第２電圧を可変に調整することにより、差電圧の変動幅は、第１電圧の変動幅に比して大きくすることができる。
【００１５】
これにより、差電圧の可変領域が広くなるため、可変容量回路の容量値の可変領域を広げることが可能となる。よって、低電力化などに伴って第１電圧の変動幅が小さくされる場合においても、差電圧の可動範囲を維持することが可能となる。そして当該可変容量回路によって電圧制御発振回路を構成しているような場合には、電圧制御発振回路の可変周波数範囲が広くなり、可動範囲を保証することができる。
【００１６】
またこれにより、第１電圧の変動幅を拡げることなく、差電圧の変動幅を拡げることができる。よって、第１電圧の電圧レベル変換が不要となるため、降圧回路や昇圧回路などの回路を別途備える必要がなくなる。すると容量値制御回路の回路規模の拡大防止や、消費電流の低減を図ることが可能となる。
【発明の効果】
【００１７】
本発明の可変容量回路および可変容量回路の制御方法によれば、バラクタの素子面積を増加させることや、電源電圧を昇降圧させることなく、端子間電圧の変動幅を広げることが可能となる。よって、低電源電圧環境下においても、容量値の可変容量幅を拡げることができるため、端子間電圧―容量値特性における線形領域を有効利用することができる。
【発明を実施するための最良の形態】
【００１８】
本発明に係る可変容量回路を、電圧制御発振回路に適用した場合を用いて、以下説明する。本発明の第１乃至第３実施形態を、図１乃至図１３を用いて説明する。
【００１９】
第１実施形態を、図１乃至図８を用いて説明する。図１は、本発明に係る電圧制御発振回路１０を示す図である。電圧制御発振回路１０は、発振部１、可変容量回路２、キャパシタ部３を備える。発振部１は、差動型の発振回路であり、発振用トランジスタＴｒ１およびＴｒ２、コイルＬ１およびＬ２を備える。発振部１からは、発振周波数ｆｖｃｏを有する出力信号ｆｏｕｔが出力される。
【００２０】
可変容量回路２は、容量値制御回路１１、バラクタＶＡ１およびＶＡ２、抵抗素子Ｒ１およびＲ２を備える。制御電圧ＶＴが、バラクタＶＡ１およびＶＡ２の端子Ｖｓｄに入力される。また制御電圧ＶＴは、容量値制御回路１１に入力される。容量値制御回路１１は、入力される制御電圧ＶＴに応じて、可変な出力電圧ＣＮＴＯＵＴを出力する。出力電圧ＣＮＴＯＵＴは、抵抗素子Ｒ１を介して、バラクタＶＡ１の端子Ｖｇおよびキャパシタ部３のキャパシタＣ１に入力される。また出力電圧ＣＮＴＯＵＴは、抵抗素子Ｒ２を介して、バラクタＶＡ２の端子Ｖｇおよびキャパシタ部３のキャパシタＣ２に入力される。
【００２１】
キャパシタ部３は、発振部１と可変容量回路２との接続経路上に備えられる。バラクタＶＡ１の端子Ｖｇは、キャパシタＣ１を介してコイルＬ２に接続される。同様にバラクタＶＡ２の端子Ｖｇは、キャパシタＣ２を介してコイルＬ１に接続される。キャパシタＣ１およびＣ２により、発振部１と可変容量回路２とは、絶縁を保った状態で接続される。よって発振部１の影響を受けることを防止できる。これにより後述するように、出力電圧ＣＮＴＯＵＴによって、電圧Ｖｇを自由に変動させることが可能となる。
【００２２】
バラクタＶＡ１およびＶＡ２の構成例を、図２に示す。図２は、アキュムレーションモード・ＭＯＳＦＥＴバラクタ素子の概略図である。Ｎウェル領域に、Ｎ＋チャンネル領域が形成される。ソース端子とドレイン端子とは短絡されて、端子Ｖｓｄに接続される。ゲート端子は、端子Ｖｇに接続される。
【００２３】
図２のバラクタＶＡ１、ＶＡ２における、端子間電圧ＶＤとバラクタ容量値ＣＶとの相関を、図３に示す。ここで端子間電圧ＶＤとは、バラクタＶＡ１およびＶＡ２における、端子Ｖｓｄと端子Ｖｇとの差電圧（電圧Ｖｓｄ−電圧Ｖｇ）である。また、バラクタ容量値ＣＶが端子間電圧ＶＤに対してリニアな応答を示す領域を、線形領域ＬＡとする。アキュムレーションモードのバラクタでは、図３に示すように、端子間電圧ＶＤの正方向・負方向のいずれの領域においても、線形領域ＬＡが存在するという特徴がある。なお、本実施形態で用いられるバラクタＶＡ１およびＶＡ２は、線形領域ＬＡの中心値ＬＣが、端子間電圧ＶＤ＝０の点と一致するように設定されているとする。
【００２４】
電圧制御発振回路１０の動作を説明する。発振部１から出力される、出力信号ｆｏｕｔの発振周波数ｆｖｃｏは下式で表される。
ｆｖｃｏ＝１／（２π（Ｌ×Ｃ）１／２）・・・（式１）
インダクタンスＬは、コイルＬ１およびＬ２により定まる。またキャパシタンスＣは、バラクタＶＡ１およびＶＡ２の容量値と、キャパシタＣ１およびＣ２との合成容量により定まる。そしてバラクタＶＡ１およびＶＡ２の容量値は、制御電圧ＶＴに応じて制御される端子間電圧ＶＤによって可変とされる。すなわち、（式１）におけるキャパシタンスＣを、制御電圧ＶＴで制御することができる。その結果、出力信号ｆｏｕｔの発振周波数ｆｖｃｏを、制御電圧ＶＴによって制御することが可能となる。
【００２５】
ここで、バラクタＶＡ１およびＶＡ２において理想とされる、端子間電圧ＶＤとバラクタ容量値ＣＶとの相関を図４に示す。制御電圧ＶＴの変動幅が、０（Ｖ）からＶｃｃまでであるとする。また制御電圧ＶＴの変動幅に対応して、端子間電圧ＶＤの変動幅は、−（Ｖｃｃ）／２から（Ｖｃｃ）／２までであるとする。図４に示すように、端子間電圧ＶＤの変動幅ＳＡと、線形領域ＬＡとが一致するときに、線形領域ＬＡを最大限に使用できる。よってこの場合が、Ｃ／Ｎ特性（ノイズ比）が最も良くなるため、理想の相関関係である。またこのとき、図４において、変動幅ＳＡに対応するバラクタ容量値ＣＶの可変領域を、可変領域ＣＡと定義する。
【００２６】
次に、電圧制御発振回路１０の低消費電力化などに伴い、バラクタの構造は同一のまま、電源電圧ＶｃｃをＶｃｃ１まで低下させた場合における、従来の動作を、図５を用いて説明する。電源電圧がＶｃｃ１へ低下されることに伴い、端子間電圧ＶＤの振幅は、−（Ｖｃｃ１）／２から（Ｖｃｃ１）／２までとなる。この変動幅を変動幅ＳＡ１（図５）と定義する。変動幅ＳＡ１は、変動幅ＳＡ（図４）に比して狭くなる。またバラクタの特性は同一である。よって、変動幅が変動幅ＳＡ（図４）からＳＡ１（図５）へ狭くなることに応じて、バラクタ容量値ＣＶの可変領域も可変領域ＣＡからＣＡ１へと狭くなる。そしてバラクタ容量値ＣＶの可変領域が狭くなると、出力信号ｆｏｕｔの発振周波数ｆｖｃｏの可変領域も狭くなる。すると、電圧制御発振回路１０の可変周波数範囲を保証出来ないため問題である。
【００２７】
また、バラクタの素子面積を増加させ、容量値を全体的に増やすことにより、端子間電圧ＶＤに対するバラクタ容量値ＣＶの変化傾きを大きくする措置も考えられる。これにより、端子間電圧ＶＤの同一の変動幅に対して、バラクタ容量値ＣＶの可変領域を広げることが可能となる。しかし、バラクタの素子面積の増大に伴い、電圧制御発振回路１０の占有面積が大きくなるため問題である。特に周波の低い電圧制御発振回路の場合には、大きな素子面積が必要とされるため、占有面積の増大は無視できない。よって、バラクタの素子面積を変えずに、端子間電圧ＶＤの変動幅を拡げる手段が必要とされる。
【００２８】
以下、第１実施形態では、電源電圧Ｖｃｃ低電圧化等に伴い、端子間電圧ＶＤの変動幅ＳＡ１が狭くなった状態（図５（Ａ））から、バラクタの素子面積を拡げることなく、端子間電圧ＶＤの変動幅を拡げるための手段について説明する。
【００２９】
本実施形態では、発振部１と可変容量回路２との間が、キャパシタ部３で絶縁された上で、容量値制御回路１１の出力電圧ＣＮＴＯＵＴが端子Ｖｇに印加される。図６（Ａ）に容量値制御回路１１の入出力特性を示す。制御電圧ＶＴの増加に比例して、出力電圧ＣＮＴＯＵＴが低下する。すなわち制御電圧ＶＴに対して、出力電圧ＣＮＴＯＵＴが負の相関を有するように可変に調整されている。また図６（Ｂ）に、制御電圧ＶＴと、端子Ｖｓｄに印加される電圧Ｖｓｄとの相関を示す。制御電圧ＶＴと電圧Ｖｓｄとは一対一に対応する。
【００３０】
また図６（Ｃ）に、制御電圧ＶＴと端子間電圧ＶＤとの相関を示す。従来における相関を点線で、本実施形態における相関を実線で示す。従来は、電圧Ｖｇが固定値（（Ｖｃｃ１）／２）であり、電圧Ｖｓｄのみ制御されていたため、端子間電圧ＶＤの可変範囲は、±（Ｖｃｃ１）／２であった。よって端子間電圧ＶＤの変動幅は、変動幅ＳＡ１であった。
【００３１】
一方、本実施形態では、出力電圧ＣＮＴＯＵＴが端子Ｖｇに印加される。そして端子Ｖｇは、キャパシタＣ１、Ｃ２によって発振部１と絶縁されている。よって、発振部１の出力電圧に関わらず、出力電圧ＣＮＴＯＵＴのみによって、電圧Ｖｇの値を定めることが可能となる。これにより、本実施形態では、制御電圧ＶＴにより電圧Ｖｓｄを制御すると同時に、出力電圧ＣＮＴＯＵＴにより電圧Ｖｇを制御することが可能となる。そして電圧Ｖｇは、出力電圧ＣＮＴＯＵＴと同等の電圧値とされる。
【００３２】
また抵抗素子Ｒ１およびＲ２と、キャパシタ部３とによってローパスフィルタが構成される。よって容量値制御回路１１は、抵抗素子Ｒ１およびＲ２を介して、直流成分である出力電圧ＣＮＴＯＵＴを電圧Ｖｇに印加することができる。一方、発振周波数ｆｖｃｏに応じた電圧変動の交流成分は、当該ローパスフィルタでカットされ、容量値制御回路１１に影響を与えない。これにより容量値制御回路１１は、電圧Ｖｇの変動に影響されず、安定した出力電圧ＣＮＴＯＵＴを供給することが可能となる。
【００３３】
よって本実施形態では、端子間電圧ＶＤの変動幅を、変動幅ＳＡ１から変動幅ＳＡ１ａ（レンジは±（Ｖｃｃ１））へ拡大することができる。このとき変動幅ＳＡ１の変動幅±（Ｖｃｃ１）／２に比して、変動幅ＳＡ１ａの変動幅は±（Ｖｃｃ１）である。よって、変動幅を２倍にすることができることが分かる。すると図５（Ｂ）に示すように、変動幅ＳＡ１から変動幅ＳＡ１ａへ広げることにより、バラクタ容量値ＣＶの可変領域を、可変領域ＣＡ１から可変領域ＣＡ１ａへ広げることができる。
【００３４】
また、制御電圧ＶＴに対する依存性を説明する。制御電圧ＶＴ―出力電圧ＣＮＴＯＵＴの相関を図７（Ａ）、制御電圧ＶＴ―バラクタ容量値ＣＶの相関を図７（Ｂ）、制御電圧ＶＴ−発振周波数ｆｖｃｏの相関を図７（Ｃ）に示す。従来における相関を点線で、本実施形態における相関を実線で示す。図７（Ｂ）に示すように、制御電圧ＶＴの振幅は一定（０（Ｖ）からＶｃｃまで）のままの状態で、バラクタ容量値ＣＶの変動幅を、可変領域ＣＡ１からＣＡ１ａへ拡げることができたことが分かる。また図７（Ｃ）に示すように、バラクタ容量値ＣＶの変動幅の増加に応じて、発振周波数ｆｖｃｏの変動幅も変動幅ＦＡ１から変動幅ＦＡ１ａへ拡げることができたことが分かる。これにより、バラクタの素子面積を増加させることなく、制御電圧ＶＴの振幅を一定に保ちながら、広範囲な出力信号ｆｏｕｔの可変周波数範囲を得ることができることが分かる。
【００３５】
なお、制御電圧ＶＴに対する端子間電圧ＶＤの変化割合（図６（Ｃ））は、制御電圧ＶＴに対する出力電圧ＣＮＴＯＵＴの変化割合（図６（Ａ））を変化させることにより、制御可能である。すなわち、制御電圧ＶＴに対する端子間電圧ＶＤの変化割合を小さくする場合には、図６（Ａ）において、制御電圧ＶＴに対する出力電圧ＣＮＴＯＵＴの減少割合を小さくすればよい。これにより、制御電圧ＶＴ―出力電圧ＣＮＴＯＵＴの変化割合を制御することで、制御電圧ＶＴ―端子間電圧ＶＤの変化割合を制御することができ、最終的に制御電圧ＶＴ―バラクタ容量値ＣＶの変化割合を制御することが可能となる。
【００３６】
また図８に、容量値制御回路の具体例として、容量値制御回路１１ａを示す。容量値制御回路１１ａは、トランジスタＴｒ１０およびＴｒ１１、抵抗素子Ｒ１０乃至Ｒ１５を備える。容量値制御回路１１ａには、電源電圧Ｖｃｃ、接地電圧ＧＮＤ、バイアス電圧ＶＢＩＡＳ、制御電圧ＶＴが入力され、出力電圧ＣＮＴＯＵＴが出力される。バイアス電圧ＶＢＩＡＳの印加によってトランジスタＴｒ１０が導通状態とされ、トランジスタＴｒ１０のエミッタ端子は一定電圧とされる。
【００３７】
制御電圧ＶＴが上昇すると、トランジスタＴｒ１１のベース電圧が下がり、トランジスタＴｒ１１のエミッタ端子電位が下降するため、端子ＣＮＴＯＵＴに振り込まれる電流が減少する。よって出力電圧ＣＮＴＯＵＴは、制御電圧ＶＴの上昇に応じて、低下する。一方、制御電圧ＶＴが下降すると、トランジスタＴｒ１１のエミッタ端子電位が上昇し、端子ＣＮＴＯＵＴに振り込まれる電流が増加する。よって出力電圧ＣＮＴＯＵＴは、制御電圧ＶＴの低下に応じて、上昇する。これにより、図６（Ａ）に示す容量値制御回路１１の入出力特性を得ることができる。
【００３８】
以上詳細に説明したとおり、第１実施形態に係る電圧制御発振回路１０では、容量値制御回路１１を用いてバラクタの両端の電位を同時に制御する。これにより、バラクタの素子面積を増加させることや、電源電圧を昇降圧させることなく、端子間電圧ＶＤの変動幅ＳＡを広げることが可能となる。すると、端子間電圧ＶＤ―バラクタ容量値ＣＶ特性の線形領域を広くとることができ、バラクタ容量値ＣＶの可変容量幅を拡げることができる。よって、バラクタの面積を増やすことなく、回路規模を維持したまま、低消費電力の状態で、電圧制御発振回路の可変周波数範囲を保証することが可能となる。
【００３９】
第２実施形態を、図９および図１０を用いて説明する。第２実施形態は、バラクタＶＡ１およびＶＡ２の製造ばらつき等により、端子間電圧ＶＤ―バラクタ容量値ＣＶの特性がシフトした場合の制御方法である。なお、第２実施形態で用いられる電圧制御発振回路１０の構成は、第１実施形態と同様であるため、ここでは説明を省略する。
【００４０】
図９（Ａ）に、線形領域ＬＡ２の中心値が、変動幅ＳＡの中心値ＳＣに対して高い側にシフトし、中心値ＬＣ（（Ｖｃｃ）／４）に存在する場合を示す。この場合、理想のバラクタ容量値ＣＶの可変領域（目的容量範囲）は、可変領域ＣＡ２である。よって理想の端子間電圧ＶＤの変動幅は、線形領域ＬＡ２と等しくなる。しかし実際の変動幅は、変動幅ＳＡである。このとき、線形領域ＬＡ２の中心値ＬＣと、変動幅ＳＡの中心値ＳＣとは一致しない。よってこのまま中心値ＳＣを中心として変動幅ＳＡを両側に広げると、端子間電圧ＶＤの低い側の領域において、線形領域でない領域を用いることになる。すると、端子間電圧ＶＤに対するバラクタ容量値ＣＶの応答が、非線形領域においてはリニアに得られず、発振周波数ｆｖｃｏを高精度に制御することが困難となるため問題である。
【００４１】
よって、中心値ＬＣと中心値ＳＣとの差分に応じたオフセットを、出力電圧ＣＮＴＯＵＴに付与することで、両中心値を一致させることが必要となる。以下、オフセット付与方法について説明する。
【００４２】
図１０（Ａ）に容量値制御回路１１の入出力特性を示す。制御電圧ＶＴ―出力電圧ＣＮＴＯＵＴ特性は、制御電圧ＶＴの中心値ＴＣにおいて、出力電圧ＣＮＴＯＵＴの中心値ＣＣから、オフセットＯＳ１分だけ負のオフセットがかけられている。また制御電圧ＶＴに対して、出力電圧ＣＮＴＯＵＴが負の相関を有するように可変に調整されている。
【００４３】
また図１０（Ｂ）に、制御電圧ＶＴと、端子Ｖｓｄに印加される電圧Ｖｓｄとの相関を示す。制御電圧ＶＴと電圧Ｖｓｄとは一対一に対応する。そして図１０（Ｃ）に、制御電圧ＶＴと端子間電圧ＶＤとの相関を示す。従来における相関を点線で、本実施形態における相関を実線で示す。従来は、電圧Ｖｇが固定値（Ｖｃｃ／２）であったため、端子間電圧ＶＤの変動幅は変動幅ＳＡ（可変範囲は、±（Ｖｃｃ）／２）である。また変動幅ＳＡの中心値ＳＣは、端子間電圧ＶＤ＝０（Ｖ）の位置に存在している。
【００４４】
一方、本実施形態では、オフセットＯＳ１をかけた出力電圧ＣＮＴＯＵＴが、端子Ｖｇに印加されている。すると端子間電圧ＶＤの変動幅は、変動幅ＳＡ２（−（Ｖｃｃ）／２からＶｃｃまで）となる。そして変動幅ＳＡ２の中心値ＳＣ２は、端子間電圧ＶＤ＝Ｖｃｃ／４の位置となる。すなわち、負のオフセットを有する出力電圧ＣＮＴＯＵＴにより電圧Ｖｇを制御することで、変動幅ＳＡの中心値ＳＣ（０（Ｖ））を、正方向にＶｃｃ／４移動させ、中心値ＳＣ２（Ｖｃｃ／４）とすることが可能となる。よって端子間電圧ＶＤの変動幅を非対称に拡大すると共に、変動幅の中心値をシフトさせることが可能であることが分かる。
【００４５】
なお、図１０（Ａ）に示す容量値制御回路１１の入出力特性は、図８に示す容量値制御回路１１ａにおいて、抵抗素子の抵抗値などを適宜に変更することで得られることは言うまでもない。また、電圧制御発振回路１０を備えた半導体装置の完成後において、機能試験等の結果に応じて、個々の半導体装置ごとに容量値制御回路１１の入出力特性を適合させる形態としてもよい。
【００４６】
以上詳細に説明したとおり、第２実施形態に係る電圧制御発振回路１０では、容量値制御回路１１を用いてバラクタの両端の電位を同時に制御する。この際、オフセットを付与し、また、制御電圧ＶＴに対する傾きを変更した出力電圧ＣＮＴＯＵＴによって、電圧Ｖｇ側の電圧を制御する。これにより、端子間電圧ＶＤの変動幅の中心値ＳＣを中心値ＬＣに一致するように移動させながら、かつ、変動幅ＳＡを広げることが可能となる。よって、個々のバラクタの特性に応じて、可変容量素子の目的容量範囲（可変領域ＣＡ２）を有効利用できるように、端子間電圧ＶＤを適合させることが可能となる。以上より、端子間電圧ＶＤ―バラクタ容量値ＣＶ特性の線形領域を広くとることができ、バラクタ容量値ＣＶの可変容量幅を拡げることができる。よって、バラクタの面積を増やすことなく、回路規模を維持したまま、低消費電力の状態で、電圧制御発振回路の可変周波数範囲を保証することが可能となる。
【００４７】
本発明の第３実施形態を図１１乃至図１３を用いて説明する。第３実施形態は、バラクタＶＡ１およびＶＡ２の製造ばらつき等により、線形領域ＬＡ３に対して、端子間電圧ＶＤの変動幅ＳＡが大きくなっている場合に対処する制御方法である。なお、第３実施形態で用いられる電圧制御発振回路１０の構成は、第１実施形態と同様であるため、ここでは説明を省略する。
【００４８】
図１１（Ａ）では、線形領域ＬＡ３に対して、端子間電圧ＶＤの変動幅ＳＡが広くなっている。また同時に、線形領域ＬＡ３の中心値ＬＣ３（−（Ｖｃｃ）／４）が、変動幅ＳＡの中心値ＳＣに対して低い側にシフトしている。この場合には、変動幅ＳＡの端子間電圧ＶＤの０（Ｖ）からＶｃｃまでの間において、線形領域ＬＡ３でない領域を用いることになる。よって、端子間電圧ＶＤにリニアに対応したバラクタ容量値ＣＶを得ることができない。すると、発振周波数ｆｖｃｏの高精度な制御ができないため問題である。よって、変動幅ＳＡを線形領域ＬＡ３に一致させるために、変動幅ＳＡを狭め、かつ、中心値ＳＣをシフトさせる方法について以下説明する。
【００４９】
図１２（Ａ）に容量値制御回路１１の入出力特性を示す。第１、２実施形態では、制御電圧ＶＴに対して、出力電圧ＣＮＴＯＵＴが負の相関を有するように可変に調整されていた。しかし本実施形態では、制御電圧ＶＴに対して、出力電圧ＣＮＴＯＵＴが正の相関を有するように可変に調整される。
【００５０】
また制御電圧ＶＴ―出力電圧ＣＮＴＯＵＴ特性は、制御電圧ＶＴの中心値ＴＣにおいて、出力電圧ＣＮＴＯＵＴの中心値ＣＣから、オフセットＯＳ２分だけ正のオフセットがかけられている。
【００５１】
また図１２（Ｂ）に、制御電圧ＶＴと、端子Ｖｓｄに印加される電圧Ｖｓｄとの相関を示す。制御電圧ＶＴと電圧Ｖｓｄとは一対一に対応する。そして図１２（Ｃ）に、制御電圧ＶＴと端子間電圧ＶＤ（＝Ｖｓｄ−Ｖｇ）との相関を示す。従来における相関を点線で、本実施形態における相関を実線で示す。従来は、電圧Ｖｇが固定値（Ｖｃｃ／２）であったため、端子間電圧ＶＤの変動幅は変動幅ＳＡ（可変範囲は、±（Ｖｃｃ）／２）である。また変動幅ＳＡの中心値ＳＣは、端子間電圧ＶＤ＝０（Ｖ）の位置に存在している。
【００５２】
一方、本実施形態では、オフセットＯＳ２をかけた出力電圧ＣＮＴＯＵＴが、端子Ｖｇに印加されている。また、図１２（Ａ）（Ｂ）に示すように、制御電圧ＶＴの変化に対して、出力電圧ＣＮＴＯＵＴと電圧Ｖｓｄとが同方向に変化する。すると端子間電圧ＶＤの制御電圧ＶＴに対する傾きは緩やかになる。そして端子間電圧ＶＤの変動幅は、変動幅ＳＡ３（−（Ｖｃｃ）／２から０（Ｖ）まで）となる。また変動幅ＳＡ３の中心値ＳＣ３は、端子間電圧ＶＤ＝−（Ｖｃｃ）／４の位置となる。すなわち、正のオフセットを有する出力電圧ＣＮＴＯＵＴにより、電圧Ｖｇを制御することで、変動幅ＳＡの中心値ＳＣ（０（Ｖ））を、負方向にＶｃｃ／４移動させ、中心値ＳＣ３とすることが可能となる。よって端子間電圧ＶＤの変動幅を非対称に縮小すると共に、変動幅の中心値をシフトさせることが可能であることが分かる。
【００５３】
図１３に、容量値制御回路の具体例である容量値制御回路１１ｂを示す。容量値制御回路１１ｂは、容量値制御回路１１ｃと１１ｃ’とが直列接続された形態を備える。容量値制御回路１１ｃから出力される出力電圧ＣＮＴＯＵＴ１が、容量値制御回路１１ｃ’に入力され、容量値制御回路１１ｃ’からは出力電圧ＣＮＴＯＵＴが出力される。容量値制御回路１１ｃおよび１１ｃ’は、図８に示す容量値制御回路１１ａと同一の構成を有するため、詳細な説明はここでは省略する。
【００５４】
制御電圧ＶＴの上昇に応じて、容量値制御回路１１ｃの出力電圧ＣＮＴＯＵＴ１は下降する。そして出力電圧ＣＮＴＯＵＴ１の下降に応じて、容量値制御回路１１ｃ’の出力電圧ＣＮＴＯＵＴは上昇する。その結果、制御電圧ＶＴの増加に応じて、出力電圧ＣＮＴＯＵＴも増加し、図１２（Ａ）に示す入出力特性を得ることができる。
【００５５】
以上詳細に説明したとおり、第３実施形態に係る電圧制御発振回路１０では、容量値制御回路１１を用いてバラクタの両端の電位を同時に制御する。この際、オフセットを付与し、また、制御電圧ＶＴに対する傾きを変更した出力電圧ＣＮＴＯＵＴによって、電圧Ｖｇ側の電圧を制御する。これにより、端子間電圧ＶＤの変動幅の中心値を容量値制御回路１１で設定することが可能となる。またこれにより、変動幅ＳＡを狭めることが可能となる。よって、個々のバラクタが有する線形領域に対して、端子間電圧ＶＤを適合させることが可能となる。以上より、制御電圧ＶＴに対してリニアなバラクタ容量値ＣＶの特性を得ることが可能となるため、電圧制御発振回路の可変周波数の精度を保証することが可能となる。
【００５６】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。第１乃至第３実施形態では、バラクタＶＡ１およびＶＡ２の端子Ｖｇ（図２）を、容量値制御回路１１の出力端子に接続しているが、この形態に限られない。バラクタの接続方向を反転させ、端子Ｖｓｄを容量値制御回路１１の出力端子に接続し、端子Ｖｇに制御電圧ＶＴを印加する形態としてもよい。この場合、制御電圧ＶＴ−発振周波数ｆｖｃｏの相関、および、制御電圧ＶＴ−バラクタ容量値ＣＶの相関は、図７に示す極性に対して逆転する。すなわち、制御電圧ＶＴの上昇に伴い、発振周波数ｆｖｃｏは低下する。また制御電圧ＶＴの上昇に伴い、バラクタ容量値ＣＶは上昇する。
【００５７】
また本実施形態では、電圧制御発振回路１０に用いる可変容量としてバラクタＶＡ１およびＶＡ２（図１、図２）を用いるとしたが、この形態に限られず、可変容量ダイオードを用いてもよいことは言うまでもない。例えば、可変容量ダイオードのアノード側を容量値制御回路１１の出力端子に接続して出力電圧ＣＮＴＯＵＴを印加し、カソード側に制御電圧ＶＴを印加する形態としてもよい。この場合、可変容量ダイオードに可変容量としての動作を行わせるためには、制御電圧ＶＴが出力電圧ＣＮＴＯＵＴ以上であることが必要である。
【００５８】
また本実施形態では、電圧制御発振回路１０に用いる可変容量として、図３に示すように、端子間電圧ＶＤの正方向・負方向のいずれの領域においても、線形領域が存在する可変容量を用いるとしたが、これに限られない。一方向のみの領域において線形領域が存在する可変容量素子を用いてもよい。例えば、インバージョンモードＭＯＳトランジスタを用いたバラクタでは、ＰＮ接合が存在するため、逆バイアス電圧が印加される領域においてのみ、可変容量の線形領域が存在する。この場合においても、容量値制御回路１１を用いてバラクタの両端の電位を同時に制御する。これにより、バラクタの素子面積を増加させることや、電源電圧を昇降圧させることなく、端子間電圧の変動幅を広げることが可能となる。
【００５９】
また、容量値制御回路１１から出力された出力電圧ＣＮＴＯＵＴは、バラクタＶＡ１およびＶＡ２に共通に入力されるとしたが、この形態に限られない。容量値制御回路１１に、容量値制御回路１１ａ（図８）を２セット備え、各々からバラクタＶＡ１用の出力電圧ＣＮＴＯＵＴ１、バラクタＶＡ２用の出力電圧ＣＮＴＯＵＴ２が出力される形態としてもよい。これにより、バラクタＶＡ１とＶＡ２との間に容量変動の特性差が存在する場合においても、容量値制御回路１１によって各バラクタごとに補正を行うことが可能となる。よって、出力信号ｆｏｕｔの精度をさらに高めることが可能となる。
【００６０】
また容量値制御回路１１の具体例を図８、図１３に示したが、容量値制御回路の回路構成はこれらに限られない。図６（Ａ）、図１０（Ａ）、図１２（Ａ）に示す入出力特性が得られる回路であれば各種の回路構成が可能であることは言うまでもない。
【００６１】
なお、本発明に係る容量値制御回路１１の用途は電圧制御発振回路に限られない。容量値の制御が必要なフィルタ回路などの各種回路に適用可能であることはいうまでもない。
【００６２】
なお、制御電圧ＶＴは第１電圧の一例、出力電圧ＣＮＴＯＵＴは第２電圧の一例、容量値制御回路１１は第２電圧制御回路の一例、バラクタＶＡ１およびＶＡ２は可変容量素子のそれぞれ一例である。
【００６３】
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）
第１電圧が入力され、該第１電圧に応じて可変な第２電圧を出力する第２電圧制御回路と、
前記第１電圧が一端に印加され、前記第２電圧が他端に印加され、該第１電圧と該第２電圧との差電圧に応じて容量値が制御される少なくとも１つの可変容量素子と
を備えることを特徴とする可変容量回路。
（付記２）
前記第２電圧制御回路は、
前記第１電圧に対して前記第２電圧が負の相関を有するように、前記第２電圧を可変に調整することを特徴とする付記１に記載の可変容量回路。
（付記３）
前記第２電圧制御回路は、
前記第１電圧に対して前記第２電圧が正の相関を有するように、前記第２電圧を可変に調整することを特徴とする付記１に記載の可変容量回路。
（付記４）
付記１に記載の前記可変容量回路と、
該可変容量回路に備えられる前記可変容量素子に接続されるインダクタと、
該可変容量素子と前記インダクタとの接続経路上に備えられる接続用キャパシタと
を備えることを特徴とする電圧制御発振回路。
（付記５）
前記第２電圧制御回路の出力端子と前記可変容量素子との接続経路上に、抵抗素子を備えることを特徴とする付記４に記載の電圧制御発振回路。
（付記６）
第１電圧の値に応じて可変な第２電圧を出力するステップと、
該第１電圧と該第２電圧との差電圧に応じて可変容量素子の容量値を制御するステップと
を備えることを特徴とする可変容量回路の制御方法。
（付記７）
前記第１電圧に対して前記第２電圧が負の相関を有するように、前記第２電圧を可変に調整することを特徴とする付記６に記載の可変容量回路の制御方法。
（付記８）
前記第１電圧に対する前記可変容量素子の容量値の変化割合を大きくする場合には、前記第１電圧に対する前記第２電圧の減少割合を、該変化割合に応じて大きくし、
前記第１電圧に対する前記可変容量素子の容量値の前記変化割合を小さくする場合には、前記第１電圧に対する前記第２電圧の減少割合を、該変化割合に応じて小さくすることを特徴とする付記７に記載の可変容量回路の制御方法。
（付記９）
前記第１電圧に対して前記第２電圧が正の相関を有するように、前記第２電圧を可変に調整することを特徴とする付記６に記載の可変容量回路の制御方法。
（付記１０）
前記第１電圧に対する前記可変容量素子の容量値の変化割合を小さくする場合には、前記第１電圧に対する前記第２電圧の増加割合を、該変化割合に応じて大きくし、
前記第１電圧に対する前記可変容量素子の容量値の前記変化割合を大きくする場合には、前記第１電圧に対する前記第２電圧の増加割合を、該変化割合に応じて小さくすることを特徴とする付記９に記載の可変容量回路の制御方法。
（付記１１）
前記可変容量素子の目的容量範囲に応じて定まる差電圧の範囲の中心値と、
前記第１電圧および前記第２電圧によって定まる差電圧の範囲の中心値との差分に応じたオフセットを、前記第２電圧に付与することを特徴とする付記６に記載の可変容量回路の制御方法。
【図面の簡単な説明】
【００６４】
【図１】電圧制御発振回路１０の回路図
【図２】バラクタＶＡ１およびＶＡ２の構成例
【図３】バラクタＶＡ１およびＶＡ２における端子間電圧ＶＤ―バラクタ容量値の特性曲線
【図４】端子間電圧ＶＤ―バラクタ容量値ＣＶの理想特性曲線
【図５】第１実施形態における端子間電圧ＶＤ−バラクタ容量値ＣＶの特性曲線
【図６】第１実施形態における制御電圧ＶＴ−端子間電圧ＶＤの相関図
【図７】第１実施形態における制御電圧ＶＴ−発振周波数ｆｖｃｏの相関図
【図８】容量値制御回路１１ａの回路図
【図９】第２実施形態における端子間電圧ＶＤ−バラクタ容量値ＣＶの特性曲線
【図１０】第２実施形態における制御電圧ＶＴ−端子間電圧ＶＤの相関図
【図１１】第３実施形態における端子間電圧ＶＤ−バラクタ容量値ＣＶの特性曲線
【図１２】第３実施形態における制御電圧ＶＴ−端子間電圧ＶＤの相関図
【図１３】容量値制御回路１１ｂの回路図
【図１４】従来の電圧制御発振回路１００の回路図
【符号の説明】
【００６５】
１  発振部
２  可変容量回路
３  キャパシタ部
１０  電圧制御発振回路
１１  容量値制御回路
Ｃ１、Ｃ２  キャパシタ
ＣＮＴＯＵＴ  出力電圧
ＣＶ  バラクタ容量値
ＯＳ１  オフセット
ＯＳ２  オフセット
ＳＡ  変動幅
ＶＡ１、ＶＡ２  バラクタ
ＶＤ  端子間電圧
ＶＴ  制御電圧
Ｖｃｃ  電源電圧
ｆｏｕｔ  出力信号
ｆｖｃｏ  発振周波数
【図１】
2006279524.tif 000003
【図２】
2006279524.tif 000004
【図３】
2006279524.tif 000005
【図４】
2006279524.tif 000006
【図５】
2006279524.tif 000007
【図６】
2006279524.tif 000008
【図７】
2006279524.tif 000009
【図８】
2006279524.tif 000010
【図９】
2006279524.tif 000011
【図１０】
2006279524.tif 000012
【図１１】
2006279524.tif 000013
【図１２】
2006279524.tif 000014
【図１３】
2006279524.tif 000015
【図１４】
2006279524.tif 000016