(57)【要約】    【課題】  高耐圧スイッチング素子に流れる電流値の設定を容易に行うことができるレベルシフト回路を得る。    【解決手段】  低電圧側である第１電源電圧ＶＣＣ１の振幅を有する２値の入力信号Ｓｉｎの信号レベルに応じて定電流の供給を行う定電流回路２を用いて、高耐圧スイッチングトランジスタであるＤＭＯＳトランジスタＤＭ１に流れる電流の供給制御を行ってＤＭＯＳトランジスタＤＭ１のスイッチング制御を行うと共に、定電流回路２の定電流値を設定してＤＭＯＳトランジスタＤＭ１に流れる電流値の設定を行うようにした。【選択図】  図１
2006129331.tif 000002
【特許請求の範囲】
【請求項１】
所定の第１正側電源電圧と所定の負側電源電圧との振幅を有する２値の入力信号に対して、ハイレベルのみの電圧をレベルシフトさせて出力するレベルシフト回路において、
制御電極が所定の電圧でバイアスされ、オンすると前記第１正側電源電圧よりも大きい所定の第２正側電源電圧を電源とする電流を出力するスイッチング素子と、
前記入力信号に応じて該スイッチング素子に対する所定の第１定電流の供給制御を行う、前記第１正側電源電圧を電源として作動する定電流回路部と、
を備え、
前記スイッチング素子は、前記定電流回路部からの電流供給の有無に応じてオン又はオフし、前記入力信号のハイレベルのみの電圧をレベルシフトさせて出力することを特徴とするレベルシフト回路。
【請求項２】
前記定電流回路部は、
前記第１正側電源電圧を電源として所定の第２定電流を生成して出力する第１定電流源と、
該第２定電流に比例した前記第１定電流を生成して前記スイッチング素子に供給するカレントミラー回路と、
前記入力信号に応じて該カレントミラー回路への前記第２定電流の入力制御を行い、該カレントミラー回路に対して電流出力制御を行う制御回路と、
を備えること特徴とする請求項１記載のレベルシフト回路。
【請求項３】
前記スイッチング素子は、制御電極が第１正側電源電圧でバイアスされることを特徴とする請求項１又は２記載のレベルシフト回路。
【請求項４】
前記スイッチング素子は、制御電極が所定の第１定電圧でバイアスされることを特徴とする請求項１又は２記載のレベルシフト回路。
【請求項５】
前記第１正側電源電圧から所定の電圧を生成して出力する電圧生成回路部を備え、前記スイッチング素子は、制御電極が該電圧生成回路部からの電圧でバイアスされることを特徴とする請求項１又は２記載のレベルシフト回路。
【請求項６】
前記電圧生成回路部は、第１正側電源電圧を分圧して出力する複数の抵抗からなること特徴とする請求項５記載のレベルシフト回路。
【請求項７】
前記電圧生成回路部は、１つのダイオードからなる、又は複数のダイオードが直列に接続されてなるダイオード回路と、該ダイオード回路に第１正側電源電圧を電源とする電流を供給する抵抗とで構成され、前記スイッチング素子は、制御電極が前記ダイオード回路を形成するダイオードの順方向電圧、又は各ダイオードの順方向電圧を加算した電圧でバイアスされることを特徴とする請求項５記載のレベルシフト回路。
【請求項８】
前記電圧生成回路部は、抵抗と、該抵抗に所定の第３定電流を供給する第１正側電源電圧を電源とする第２定電流源とで構成され、前記スイッチング素子は、制御電極が前記抵抗に発生する電圧でバイアスされることを特徴とする請求項５記載のレベルシフト回路。
【請求項９】
前記電圧生成回路部は、１つのダイオードからなる、又は複数のダイオードが直列に接続されてなるダイオード回路と、該ダイオード回路に所定の第３定電流を供給する第１正側電源電圧を電源とする第２定電流源とで構成され、前記スイッチング素子は、制御電極が前記ダイオード回路を形成するダイオードの順方向電圧又は各ダイオードの順方向電圧を加算した電圧でバイアスされることを特徴とする請求項５記載のレベルシフト回路。
【請求項１０】
前記電圧生成回路部を構成するダイオードは、ＭＯＳトランジスタで形成されることを特徴とする請求項７又は９記載のレベルシフト回路。
【請求項１１】
前記第１正側電源電圧から所定の第２定電圧を生成して出力する定電圧生成回路部を備え、前記スイッチング素子は、制御電極が該定電圧生成回路部からの第２定電圧でバイアスされることを特徴とする請求項１又は２記載のレベルシフト回路。
【請求項１２】
前記定電圧生成回路部は、ツェナーダイオードと、該ツェナーダイオードに第１正側電源電圧を電源とする電流を供給する抵抗とで構成され、前記スイッチング素子は、制御電極が前記ツェナーダイオードのツェナー電圧を用いてバイアスされることを特徴とする請求項１１記載のレベルシフト回路。
【請求項１３】
前記定電圧生成回路部は、ツェナーダイオードと、該ツェナーダイオードに所定の第３定電流を供給する第１正側電源電圧を電源とする第２定電流源とで構成され、前記スイッチング素子は、制御電極が前記ツェナーダイオードのツェナー電圧を用いてバイアスされることを特徴とする請求項１１記載のレベルシフト回路。
【請求項１４】
前記スイッチング素子は、制御電極が前記ツェナーダイオードのツェナー電圧でバイアスされることを特徴とする請求項１２又は１３記載のレベルシフト回路。
【請求項１５】
前記定電圧生成回路部は、前記ツェナー電圧を所定の分圧比で分圧して出力する分圧回路を備え、前記スイッチング素子は、制御電極が該分圧回路からの分圧電圧でバイアスされることを特徴とする請求項１２又は１３記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の第１正側電源電圧と所定の負側電源電圧との振幅を有する２値の入力信号に対して、ハイレベルのみの電圧を該第１正側電源電圧よりも大きい電圧にレベルシフトさせて出力する、高耐圧スイッチング素子を使用したレベルシフト回路に関する。
【背景技術】
【０００２】
図１４は、従来のレベルシフト回路の例を示した回路図である。
図１４において、入力信号Ｓｉｎに応じてＰＭＯＳトランジスタＰａ及びＮＭＯＳトランジスタＭａがオン又はオフしてＤＭＯＳトランジスタＤＭａのゲート電圧を制御すると共に、ＮＭＯＳトランジスタＭｂ及びＭｃのカレントミラー回路及び抵抗Ｒａによって、ＤＭＯＳトランジスタＤＭａに流れる電流を制限している。
【０００３】
なお、本発明とは異なるが、ＭＯＳトランジスタのゲートに、電源電圧ＶＣＣに接続された定電流源を接続し、制御信号に応じて該ゲートと接地電圧との接続制御を行うＮＭＯＳトランジスタを有する構成の回路があった（例えば、特許文献１参照）。また、ＭＯＳトランジスタのゲートに定電流源を介して電圧源ＶＧを接続する構成の回路があった（例えば、特許文献２参照。）が、これらは、本発明とは異なるものである。
【特許文献１】特開平４−５６５１１号公報
【特許文献２】特開平１０−４３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、図１４のような回路では、ＤＭＯＳトランジスタＤＭａに流れる電流の電流値設定を行うためには、ＰＭＯＳトランジスタＰａのオン抵抗、抵抗Ｒｂの抵抗値、ＤＭＯＳトランジスタＤＭａのしきい値電圧及びＮＭＯＳトランジスタＭｃのゲート・ソース間電圧Ｖｇｓを設定する必要があり、該設定が複雑であるという問題があった。
【０００５】
本発明は、上記のような問題を解決するためになされたものであり、入力された低電圧側の制御信号に応じて定電流の供給を行う定電流回路を用いて高耐圧スイッチング素子に流れる電流の供給制御を行い高耐圧スイッチング素子のスイッチング制御を行うようにして、高耐圧スイッチング素子に流れる電流値の設定を容易に行うことができるレベルシフト回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るレベルシフト回路は、所定の第１正側電源電圧と所定の負側電源電圧との振幅を有する２値の入力信号に対して、ハイレベルのみの電圧をレベルシフトさせて出力するレベルシフト回路において、
制御電極が所定の電圧でバイアスされ、オンすると前記第１正側電源電圧よりも大きい所定の第２正側電源電圧を電源とする電流を出力するスイッチング素子と、
前記入力信号に応じて該スイッチング素子に対する所定の第１定電流の供給制御を行う、前記第１正側電源電圧を電源として作動する定電流回路部と、
を備え、
前記スイッチング素子は、前記定電流回路部からの電流供給の有無に応じてオン又はオフし、前記入力信号のハイレベルのみの電圧をレベルシフトさせて出力するようにした。
【発明の効果】
【０００７】
本発明のレベルシフト回路によれば、低電圧側の第１正側電源電圧と負側電源電圧との振幅を有する２値の入力信号の信号レベルに応じて第１定電流の供給を行う定電流回路部を用いて、スイッチング素子に流れる電流の供給制御を行って該スイッチング素子のスイッチング制御を行うと共に、定電流回路部から供給される定電流値を設定するだけで、スイッチング素子に流れる電流値の設定を容易に行うことができ、設計の効率化を図ることができる。
【発明を実施するための最良の形態】
【０００８】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１におけるレベルシフト回路の回路例を示した図である。
図１のレベルシフト回路１は、負側電源電圧である接地電圧から所定の第１正側電源電圧（以下、第１電源電圧と呼ぶ）ＶＣＣ１の振幅を有する２値の入力信号Ｓｉｎに対して、ハイレベルのみの電圧を第１電源電圧ＶＣＣ１よりも大きい電圧にレベルシフトさせて出力信号Ｓｏｕｔとして出力する。
【０００９】
図１において、レベルシフト回路１は、入力信号Ｓｉｎの信号レベルに応じて所定の定電流ｉ１の供給を行う定電流回路２と、高耐圧のスイッチング素子をなすＤＭＯＳ（double-diffused metal oxide semiconductor）トランジスタＤＭ１と、ＤＭＯＳトランジスタＤＭ１の負荷をなす抵抗Ｒ１とで構成されている。定電流回路２は、第１電源電圧ＶＣＣ１を電源として作動し、ＤＭＯＳトランジスタＤＭ１は、抵抗Ｒ１を介して、第１電源電圧ＶＣＣ１よりも大きい所定の第２正側電源電圧（以下、第２電源電圧と呼ぶ）ＶＣＣ２を電源とする電流の出力制御を行う。例えば、第１電源電圧ＶＣＣ１が１５Ｖであるのに対して、第２電源電圧ＶＣＣ２は６００〜１２００Ｖである。
第２電源電圧ＶＣＣ２とＤＭＯＳトランジスタＤＭ１のドレインとの間には抵抗Ｒ１が接続され、ＤＭＯＳトランジスタＤＭ１のソースと接地電圧との間に定電流回路２が接続され、ＤＭＯＳトランジスタＤＭ１のゲートには第１電源電圧ＶＣＣ１が入力されている。なお、定電流回路２は定電流回路部を、ＤＭＯＳトランジスタＤＭ１はスイッチング素子をそれぞれなし、定電流ｉ１は第１定電流をなす。
【００１０】
定電流回路２は、例えば入力信号Ｓｉｎがハイ（Ｈｉｇｈ）レベルのときに定電流ｉ１の供給を停止し、入力信号Ｓｉｎがロー（Ｌｏｗ）レベルのときに定電流ｉ１の供給を行う。定電流回路２からの電流供給が停止するとＤＭＯＳトランジスタＤＭ１はオフし、定電流回路２からの電流供給が行われるとＤＭＯＳトランジスタＤＭ１はオンする。このようにして、第１電源電圧ＶＣＣ１の振幅を有する入力信号Ｓｉｎは、ハイレベルの電圧のみレベルシフトされて出力信号Ｓｏｕｔとして出力される。
ここで、定電流回路２は、所定の定電流ｉ２を供給する定電流源５と、ＮＭＯＳトランジスタＭ１〜Ｍ３とで構成されており、ＮＭＯＳトランジスタＭ２及びＭ３はカレントミラー回路を形成している。なお、定電流源５は第１定電流源を、ＮＭＯＳトランジスタＭ１は制御回路をそれぞれなす。
【００１１】
第１電源電圧ＶＣＣ１と接地電圧との間には、定電流源５とＮＭＯＳトランジスタＭ１が直列に接続され、ＮＭＯＳトランジスタＭ１のゲートに入力信号Ｓｉｎが入力されている。また、ＮＭＯＳトランジスタＭ１と並列にＮＭＯＳトランジスタＭ２が接続され、ＤＭＯＳトランジスタＤＭ１のソースと接地電圧との間にＮＭＯＳトランジスタＭ３が接続されている。ＮＭＯＳトランジスタＭ２及びＭ３の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ２のドレインに接続されている。
【００１２】
このような構成において、ハイレベルの入力信号Ｓｉｎが入力されるとＮＭＯＳトランジスタＭ１がオンする。このため、定電流源５からの定電流ｉ２はＮＭＯＳトランジスタＭ１を介して接地電圧に流れることから、ＮＭＯＳトランジスタＭ２及びＭ３はそれぞれオフし、ＤＭＯＳトランジスタＤＭ１はオフする。このため、第２電源電圧ＶＣＣ２からの電流が抵抗Ｒ１を介して出力され、第１電源電圧ＶＣＣ１よりも大きい電圧にレベルシフトさせたハイレベルの信号が出力信号Ｓｏｕｔとして出力される。
これに対して、ローレベルの入力信号Ｓｉｎが入力されるとＮＭＯＳトランジスタＭ１がオフする。このため、ＮＭＯＳトランジスタＭ２及びＭ３がそれぞれオンし、定電流源５からの定電流ｉ２に対してＮＭＯＳトランジスタＭ２とＭ３のトランジスタ比に応じた電流がＮＭＯＳトランジスタＭ３から供給される。このため、ＤＭＯＳトランジスタＤＭ１はオンし、ローレベルの信号が出力信号Ｓｏｕｔとして出力される。
【００１３】
ＤＭＯＳトランジスタＤＭ１に流れる電流は、定電流回路２から供給される定電流ｉ１によって決まり、定電流回路２から供給される定電流値は、定電流源５から供給される定電流ｉ２の値及びＮＭＯＳトランジスタＭ２とＭ３のトランジスタサイズの比を設定することによって決まる。
なお、図１の定電流源５を、図２で示すように定電流源７とＰＭＯＳトランジスタＰ１及びＰ２で形成されたカレントミラー回路で形成するようにしてもよい。
【００１４】
このように、低電圧側である第１電源電圧ＶＣＣ１の振幅を有する２値の入力信号Ｓｉｎの信号レベルに応じて定電流の供給を行う定電流回路２を用いて、高耐圧スイッチング素子であるＤＭＯＳトランジスタＤＭ１に流れる電流の供給制御を行ってＤＭＯＳトランジスタＤＭ１のスイッチング制御を行うと共に、定電流回路２の定電流値を設定するだけで、ＤＭＯＳトランジスタＤＭ１に流れる電流値の設定を容易に行うことができる。
【００１５】
実施の形態２．
前記実施の形態１における図１では、第１電源電圧ＶＣＣ１は定電圧化されていなかったが、図３で示すように、定電流回路２が、第１電源電圧ＶＣＣ１を定電圧化した内部電源電圧ＶＲＥＧを電源として作動するようにしてもよく、この場合、ＤＭＯＳトランジスタＤＭ１のゲートには内部電源電圧ＶＲＥＧが入力される。このようにすると、入力信号Ｓｉｎが内部電源電圧ＶＲＥＧの振幅、例えば０〜５Ｖの振幅を有する信号である場合、図１では、入力信号Ｓｉｎを内部電源電圧ＶＲＥＧの振幅を有する信号から第１電源電圧ＶＣＣ１の振幅を有する信号にレベルシフトさせる必要があった。しかし、図３のようにすると、このようなレベルシフトをさせる回路が不要になると共に、定電流回路２を構成するＭＯＳトランジスタの耐圧を小さくすることができ、小型化を図ることができる。なお、内部電源電圧ＶＲＥＧは第１定電圧をなす。
【００１６】
実施の形態３．
前記実施の形態１及び実施の形態２では、ＤＭＯＳトランジスタＤＭ１のゲートには第１電源電圧ＶＣＣ１又は内部電源電圧ＶＲＥＧが入力されるようにしたが、ＤＭＯＳトランジスタＤＭ１のゲートに入力される電圧を設定できるようにしてもよい。
図４は、このようにした場合におけるレベルシフト回路の回路例を示した図である。なお、図４では、図１と同じもの又は同様のものは図１と同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
図４における図１との相違点は、第１電源電圧ＶＣＣ１を分圧する抵抗Ｒ２及びＲ３の直列回路を追加し、該分圧電圧をＤＭＯＳトランジスタＤＭ１のゲートに入力するようにしたことにある。なお、抵抗Ｒ２及びＲ３は電圧生成回路部をなす。
このようにすることにより、任意の電圧でＤＭＯＳトランジスタＤＭ１のゲートをバイアスすることができると共に、抵抗Ｒ２及びＲ３は温度係数が等しく抵抗Ｒ２及びＲ３の抵抗値の比が温度変化によって変化しないため、抵抗Ｒ２及びＲ３で生成された分圧電圧の温度特性をなくすことができる。
【００１７】
実施の形態４．
前記実施の形態３における図４の抵抗Ｒ３の代わりに１つ又は複数のダイオードＤ１〜Ｄｎ（ｎは、ｎ＞０の整数）を直列に接続するようにしてもよく、このようにしたレベルシフト回路を図５に示す。なお、図５では、図４と同じもの又は同様のものは図４と同じ符号で示し、ここではその説明を省略すると共に図４との相違点のみ説明する。
図５における図４との相違点は、図４の抵抗Ｒ３を、ダイオードＤ１〜Ｄｎを直列に接続した直列回路に置き換えたことにある。なお、抵抗Ｒ２及びダイオードＤ１〜Ｄｎは電圧生成回路部をなし、ダイオードＤ１〜Ｄｎはダイオード回路をなす。
【００１８】
図５において、抵抗Ｒ２とＤＭＯＳトランジスタＤＭ１のゲートとの接続部と、接地電圧との間に、ダイオードＤ１〜Ｄｎが順方向に直列に接続されており、該ダイオードの数ｎを変えることによってＤＭＯＳトランジスタＤＭ１のゲート電圧を設定することができる。ダイオードＤ１〜Ｄｎの各順方向電圧がそれぞれ０.７Ｖであるとすると、ＤＭＯＳトランジスタＤＭ１のゲート電圧は、（０.７×ｎ）Ｖになる。
このようにすることにより、ＤＭＯＳトランジスタＤＭ１のゲートと接地電圧との間に直列に接続するダイオードの数ｎを変えることによって、ＤＭＯＳトランジスタＤＭ１のゲート電圧を容易に設定することができる。また、抵抗Ｒ２は負の温度特性を有しているのに対して、ダイオードＤ１〜Ｄｎは正の温度特性を有している。このため、抵抗Ｒ２とダイオードＤ１〜Ｄｎの各温度特性を相殺することができ、温度特性の補正を行うことができる。
【００１９】
実施の形態５．
前記実施の形態４における図５のダイオードＤ１〜ＤｎをＭＯＳトランジスタで形成するようにしてもよく、このようにした場合、図５は図６のようになる。なお、図６では、図５と同じもの又は同様のものは図５と同じ符号で示し、ここではその説明を省略すると共に図５との相違点のみ説明する。
図６における図５との相違点は、図５のダイオードＤ１〜Ｄｎを、ゲートとドレインをそれぞれ接続したＮＭＯＳトランジスタＭＤ１〜ＭＤｎに置き換えたことにある。
このようにすることにより、図５の場合と同様の効果を得ることができると共に、ダイオードＤ１〜Ｄｎを形成する際のバイポーラプロセスをなくすことができ、製造プロセスの簡略化を図ることができる。
【００２０】
実施の形態６．
前記実施の形態３から実施の形態５における図４から図６において、ＤＭＯＳトランジスタＤＭ１のゲートに所定の定電圧を入力するようにしてもよく、このようにした場合、図４から図６は図７のようになる。なお、図７では、図４と同じもの又は同様のものは図４と同じ符号で示し、ここではその説明を省略すると共に図４との相違点のみ説明する。
図７における図４との相違点は、図４の抵抗Ｒ３を、ツェナーダイオードＺＤ１に置き換えたことにある。なお、抵抗Ｒ２及びツェナーダイオードＺＤ１は定電圧生成回路部をなし、ツェナーダイオードＺＤ１のツェナー電圧は第２定電圧をなす。
図７において、抵抗Ｒ２とＤＭＯＳトランジスタＤＭ１のゲートとの接続部にツェナーダイオードＺＤ１のカソードが接続され、ツェナーダイオードＺＤ１のアノードは接地電圧に接続されている。
このようにすることにより、ＤＭＯＳトランジスタＤＭ１のゲート電圧の設定を設計上において簡単に行うことができると共に、ＤＭＯＳトランジスタＤＭ１のゲート電圧のばらつきを小さくすることができ、ＤＭＯＳトランジスタＤＭ１の動作を安定させることができる。
【００２１】
実施の形態７．
前記実施の形態３における図４の抵抗Ｒ２を、所定の定電流ｉ３を供給する定電流源１１に置き換えてもよく、このようにした場合、図４は図８のようになる。図８では、図４と同じもの又は同様のものは図４と同じ符号で示しており、ここではその説明を省略すると共に相違点のみ説明する。
図８において、第１電源電圧ＶＣＣ１とＤＭＯＳトランジスタＤＭ１のゲートとの間には定電流源１１が接続されている。なお、定電流源１１は第２定電流源をなし、定電流源１１及び抵抗Ｒ３は電圧生成回路部をなす。
このようにすることにより、抵抗Ｒ３の抵抗値を設定することによってＤＭＯＳトランジスタＤＭ１のゲート電圧を容易に設定することができると共に、ＤＭＯＳトランジスタＤＭ１のゲート電圧に正の温度特性を持たせることができ、出力信号Ｓｏｕｔが入力される回路が負の温度特性を有している場合に有効である。
【００２２】
実施の形態８．
前記実施の形態４における図５の抵抗Ｒ２を、所定の定電流ｉ３を供給する定電流源１１に置き換えてもよく、このようにした場合、図５は図９のようになる。図９では、図５と同じもの又は同様のものは図５と同じ符号で示しており、ここではその説明を省略すると共に相違点のみ説明する。
図９において、第１電源電圧ＶＣＣ１とＤＭＯＳトランジスタＤＭ１のゲートとの間には定電流源１１が接続されている。なお、定電流源１１及びダイオードＤ１〜Ｄｎは電圧生成回路部をなす。
このようにすることにより、ＤＭＯＳトランジスタＤＭ１のゲートと接地電圧との間に直列に接続するダイオードの数ｎを変えることによってＤＭＯＳトランジスタＤＭ１のゲート電圧を容易に設定することができる。また、ＤＭＯＳトランジスタＤＭ１のゲート電圧に負の温度特性を持たせることができ、出力信号Ｓｏｕｔが入力される回路が正の温度特性を有している場合に有効である。
【００２３】
実施の形態９．
前記実施の形態５における図６の抵抗Ｒ２を、所定の定電流ｉ３を供給する定電流源１１に置き換えてもよく、このようにした場合、図６は図１０のようになる。図１０では、図６と同じもの又は同様のものは図６と同じ符号で示しており、ここではその説明を省略すると共に相違点のみ説明する。
図１０において、第１電源電圧ＶＣＣ１とＤＭＯＳトランジスタＤＭ１のゲートとの間には定電流源１１が接続されている。なお、定電流源１１及びＮＭＯＳトランジスタＭＤ１〜ＭＤｎは電圧生成回路部をなす。
このようにすることにより、ＤＭＯＳトランジスタＤＭ１のゲートと接地電圧との間に直列に接続するダイオード接続されたＮＭＯＳトランジスタの数ｎを変えることによってＤＭＯＳトランジスタＤＭ１のゲート電圧を容易に設定することができる。また、ダイオードを形成する際のバイポーラプロセスをなくすことができ、製造プロセスの簡略化を図ることができる。
【００２４】
実施の形態１０．
前記実施の形態６における図７の抵抗Ｒ２を、所定の定電流ｉ３を供給する定電流源１１に置き換えてもよく、このようにした場合、図７は図１１のようになる。図１１では、図７と同じもの又は同様のものは図７と同じ符号で示しており、ここではその説明を省略すると共に相違点のみ説明する。
図１１において、第１電源電圧ＶＣＣ１とＤＭＯＳトランジスタＤＭ１のゲートとの間には定電流源１１が接続されている。なお、定電流源１１及びツェナーダイオードＺＤ１は定電圧生成回路部をなす。
このようにすることにより、ＤＭＯＳトランジスタＤＭ１のゲート電圧の設定が設計上において簡単に行うことができると共に、ＤＭＯＳトランジスタＤＭ１のゲート電圧のばらつきを小さくすることができ、ＤＭＯＳトランジスタＤＭ１の動作を安定させることができる。また、ＤＭＯＳトランジスタＤＭ１のゲート電圧に正の温度特性を持たせることができ、出力信号Ｓｏｕｔが入力される回路が負の温度特性を有している場合に有効である。
【００２５】
実施の形態１１．
前記実施の形態６及び実施の形態１０では、ＤＭＯＳトランジスタＤＭ１のゲートにツェナーダイオードＺＤ１によってツェナー電圧が入力されるようにしたが、ＤＭＯＳトランジスタＤＭ１のゲートに入力される電圧を設定できるようにしてもよい。
図１２は、このようにした場合におけるレベルシフト回路の回路例を示した図である。なお、図１２では、図１１の場合を例にして示しており、図１１と同じもの又は同様のものは図１１と同じ符号で示しており、ここではその説明を省略すると共に図１１との相違点のみ説明する。
【００２６】
図１２における図１１との相違点は、ツェナーダイオードＺＤ１のツェナー電圧を分圧する抵抗Ｒ４及びＲ５の直列回路を追加し、該分圧電圧をＤＭＯＳトランジスタＤＭ１のゲートに入力するようにしたことにある。なお、抵抗Ｒ４及びＲ５は分圧回路をなし、定電流源１１、ツェナーダイオードＺＤ１及び抵抗Ｒ４，Ｒ５は定電圧生成回路部をなす。
このようにすることにより、任意の電圧でＤＭＯＳトランジスタＤＭ１のゲートをバイアスすることができ、ＤＭＯＳトランジスタＤＭ１のゲート電圧の微調整が容易であり、該ゲート電圧のばらつき小さくすることができＤＭＯＳトランジスタＤＭ１の動作を安定させることができる。また、ＤＭＯＳトランジスタＤＭ１のゲート電圧に正の温度特性を持たせることができ、出力信号Ｓｏｕｔが入力される回路が負の温度特性を有している場合に有効である。また、図７の場合も図１２と同様であり、同様の効果を得ることができるが、その説明を省略する。
【００２７】
なお、図８から図１２において、図２で示したように、定電流源５を、定電流源７とＰＭＯＳトランジスタＰ１及びＰ２で形成されたカレントミラー回路で形成するようにした場合、定電流源１１は、図１３で示すように、ＰＭＯＳトランジスタＰ３で構成するようにしてもよい。
図１３において、ＰＭＯＳトランジスタＰ３は、第１電源電圧ＶＣＣ１とＤＭＯＳトランジスタＤＭ１のゲートとの間に接続され、ゲートがＰＭＯＳトランジスタＰ１及びＰ２の各ゲートの接続部に接続されている。なお、図１３では、図８の場合を例にして示しているが、図９〜図１２の場合においても同様であるのでその説明を省略する。
また、図４から図１２において、定電流源５を、定電流源７とＰＭＯＳトランジスタＰ１及びＰ２で形成されたカレントミラー回路で形成するようにした場合は、図２の場合と同様であるのでその説明を省略する。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１におけるレベルシフト回路の回路例を示した図である。
【図２】本発明の実施の形態１におけるレベルシフト回路の他の回路例を示した図である。
【図３】本発明の実施の形態２におけるレベルシフト回路の回路例を示した図である。
【図４】本発明の実施の形態３におけるレベルシフト回路の回路例を示した図である。
【図５】本発明の実施の形態４におけるレベルシフト回路の回路例を示した図である。
【図６】本発明の実施の形態５におけるレベルシフト回路の回路例を示した図である。
【図７】本発明の実施の形態６におけるレベルシフト回路の回路例を示した図である。
【図８】本発明の実施の形態７におけるレベルシフト回路の回路例を示した図である。
【図９】本発明の実施の形態８におけるレベルシフト回路の回路例を示した図である。
【図１０】本発明の実施の形態９におけるレベルシフト回路の回路例を示した図である。
【図１１】本発明の実施の形態１０におけるレベルシフト回路の回路例を示した図である。
【図１２】本発明の実施の形態１１におけるレベルシフト回路の回路例を示した図である。
【図１３】本発明の実施の形態７におけるレベルシフト回路の他の回路例を示した図である。
【図１４】従来のレベルシフト回路の例を示した回路図である。
【符号の説明】
【００２９】
１  レベルシフト回路、  ２  定電流回路、  ５，７，１１  定電流源、  ＤＭ１  ＤＭＯＳトランジスタ、  Ｍ１〜Ｍ３，ＭＤ１〜ＭＤｎ  ＮＭＯＳトランジスタ、  Ｐ１〜Ｐ３  ＰＭＯＳトランジスタ、  Ｒ１〜Ｒ５  抵抗、  Ｄ１〜Ｄｎ  ダイオード、  ＺＤ１  ツェナーダイオード
【図１】
2006129331.tif 000003
【図２】
2006129331.tif 000004
【図３】
2006129331.tif 000005
【図４】
2006129331.tif 000006
【図５】
2006129331.tif 000007
【図６】
2006129331.tif 000008
【図７】
2006129331.tif 000009
【図８】
2006129331.tif 000010
【図９】
2006129331.tif 000011
【図１０】
2006129331.tif 000012
【図１１】
2006129331.tif 000013
【図１２】
2006129331.tif 000014
【図１３】
2006129331.tif 000015
【図１４】
2006129331.tif 000016