(57)【要約】【課題】電力制限抵抗やヒートシンクを用いることなく、レギュレータＩＣの発熱を抑制することのできる電源回路装置を提供する。【解決手段】電源回路装置２は、汎用ＤＣ電源部１からのノイズ除去を目的としたフィルタ４を具備している。電源回路装置２は、第１段階のＤＣ電圧変換を行う第１段レギュレータ回路部５、第２段階のＤＣ電圧変換を行う第２段レギュレータ回路部６、負荷回路部３に所定電圧のＤＣ電圧を出力するための第Ｎ段階のＤＣ電圧変換を行う第Ｎ段レギュレータ回路部７、入力−出力間が逆バイアスになった場合の回路保護を目的とした保護用ダイオード８を具備している。【選択図】図１
2006127253.tif 000002
【特許請求の範囲】
【請求項１】
電源から供給される電源電圧を、所定電圧に降圧し、負荷回路部に供給する電源回路装置であって、
直列に接続された複数段のレギュレータ回路部を具備し、これらの複数段のレギュレータ回路部によって前記電源から供給される電源電圧を段階的に前記所定電圧にまで降圧するよう構成されたことを特徴とする電源回路装置。
【請求項２】
前記レギュレータ回路部をＮ（Ｎ≧２）段具備し、１つの前記レギュレータ回路部が全降下電圧の１／Ｎずつ降圧するよう構成されたことを特徴とする請求項１記載の電源回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源から供給される電源電圧を、所定電圧に降圧し、負荷回路部に供給する電源回路装置に関する。
【背景技術】
【０００２】
装置内に搭載される電源回路では、例えば＋２４Ｖ出力のみのＤＣ電源から供給される電源電圧を、この＋２４Ｖ電圧より変換したデジタル用電圧＋５Ｖやアナログ用電圧＋１２Ｖにドロップ（降圧）することによって負荷回路を駆動することが行われている。
【０００３】
上記の電源回路は、汎用のレギュレータＩＣを使用し、ＤＣ電源からの入力電圧を所望の電圧に変換する回路を構成することが一般的であるが、高い入力電圧から出力電流を得るためには、レギュレータＩＣの許容損失（発熱）を十分考慮して設計する必要がある。
【０００４】
特に、入力電圧、出力電流が高い場合には、レギュレータＩＣの入力に電力制限抵抗を付ける方法、或いはレギュレータＩＣの発熱防止としてヒートシンクを取り付ける方法、などの対策方法をとるのが一般的であり、特許文献１に示されるように、トランジスタ及び抵抗等からなる電力消費部を設けてレギュレータ部分での発熱を低減する技術が知られている。
【特許文献１】特開２００２−２９７２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、電力制限抵抗を用いた場合、電力制限抵抗の許容損失が大きくなり、数Ｗレベルのワッテージの大きな抵抗を選定する必要がある。ところが、このレベルの抵抗はかなり大きな特殊な挿入タイプの部品であるため、基板実装面積が大きく基板サイズを小型化する際などに問題となる。また、同様にヒートシンクを取り付けて放熱を行う場合も、ヒートシンクのサイズや形状によっては他の実装部品に制約を与えるなどデメリットが多い。
【０００６】
そこで、本発明は、電力制限抵抗やヒートシンクを用いることなく、レギュレータＩＣの発熱を抑制することのできる電源回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の電源回路装置は、電源から供給される電源電圧を、所定電圧に降圧し、負荷回路部に供給する電源回路装置であって、直列に接続された複数段のレギュレータ回路部を具備し、これらの複数段のレギュレータ回路部によって前記電源から供給される電源電圧を段階的に前記所定電圧にまで降圧するよう構成されたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電力制限抵抗やヒートシンクを用いることなく、レギュレータＩＣの発熱を抑制することのできる電源回路装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の詳細を、実施の形態について図面を参照して説明する。
【００１０】
図１は、本発明の一実施形態に係る電源回路装置のブロック構成を示すものである。同図において、１は外部に設けられた汎用ＤＣ電源部、２は電源回路装置、３は外部に設けられた負荷回路部である。電源回路装置２は、制御・ドライバ基板内に実装される。
【００１１】
上記電源回路装置２は、汎用ＤＣ電源部１からのノイズ除去を目的としたフィルタ４を具備している。また、電源回路装置２は、第１段階のＤＣ電圧変換を行う第１段レギュレータ回路部５、第２段階のＤＣ電圧変換を行う第２段レギュレータ回路部６、負荷回路部３に所定電圧のＤＣ電圧を出力するための第Ｎ段階のＤＣ電圧変換を行う第Ｎ段レギュレータ回路部７、入力−出力間が逆バイアスになった場合の回路保護を目的とした保護用ダイオード８を具備している。第１段〜第Ｎ段のレギュレータ回路部５〜７は、一般的な３端子、５端子等の汎用レギュレータＩＣ、電解コンデンサ等で構成される。
【００１２】
次に、上記構成の電源回路装置２の動作について説明する。ここで、外部の汎用ＤＣ電源部１より末端基板内に入力されるＤＣ入力電圧をＶ0 、第１段レギュレータ回路部にて変換されるＤＣ電圧をＶ1 、第２段レギュレータ回路部にて変換されるＤＣ電圧をＶ2 、第Ｎ段レギュレータ回路部にて変換されるＤＣ電圧をＶN 、第１段レギュレータ回路部への入力電流をＩ0 、各段のレギュレータ回路部から出力される出力電流をＩ1 〜ＩN とする。また、Ｎ≧２である。
【００１３】
外部の汎用ＤＣ電源部１より入力されるＤＣ入力電圧Ｖ0 は、フィルタ４によりノイズが除去され、第１段レギュレータ回路部５に入力される。第１段レギュレータ回路部５では、ＤＣ入力電圧Ｖ0 をＤＣ出力電圧Ｖ1 に変換し、さらに第２レギュレータ回路部６に入力する。同様の変換処理を各段のレギュレータ回路部７にて連続で行い、最終的には外部の負荷回路部３へ所定電圧のＤＣ電圧ＶN を出力する。
【００１４】
ここで、Ｖ0 、Ｖ1 、…、ＶN 及び、Ｉ0 、Ｉ1 、…、ＩN には、以下の関係式が成り立つものとする。
Ｉ0 ≒Ｉ1 ≒Ｉ2 …≒ＩN   （レギュレータＩＣの消費電流はここでは無視する。）
ＶN-1 ≒ＶN ＋（Ｖ0 −ＶN ）／Ｎ  ・・・（２）
【００１５】
このとき、第１段〜第Ｎ段レギュレータ回路部の汎用レギュレータＩＣの許容損失をそれぞれＰ1 〜ＰN とすると、これらは（２）式より以下の式で表される。
ＰN ≒（ＶN-1 −ＶN ）・ＩＮ≒（Ｖ0 −ＶN ）・ＩN ／Ｎ    （３）
【００１６】
（３）式の分子の部分は、レギュレータＩＣを１個用いる場合の許容損失となる。従って、本実施形態のように多段（Ｎ段）でレギュレータＩＣを用いることにより、各レギュレータＩＣでの許容損失が１／Ｎとなる。
【００１７】
例として、Ｎ＝３、Ｖ0 ＝＋２４Ｖ、Ｖ3 ＝＋１２Ｖ、ＩＮ＝０．５Ａとした場合、
Ｖ2 ＝＋１６Ｖ、Ｖ1 ＝＋２０Ｖ、ＰN ＝２Ｗ
となる。この場合、＋２４Ｖを＋１２Ｖまで降圧する際に（全降下電圧が１２Ｖ）、３段のレギュレータＩＣで１／３ずつ（４Ｖずつ）降圧することになる。このように、入力電圧が高く、高い電流出力が必要な場合でも、電力制限抵抗やヒートシンクを使用することなく、レギュレータＩＣの許容損失を小さくすることができ、各レギュレータＩＣの発熱を抑制することができる。
【００１８】
ここで、比較のため、外部汎用ＤＣ電源１からの入力電圧Ｖ0 （＋２４Ｖ）を、電力制限抵抗と一段のレギュレータ回路部により＋１２Ｖに降圧する構成とした場合について検討する。レギュレータ回路部への入力電圧をＶ1 、入力電流をＩ0 、レギュレータ回路部にて変換された出力電圧をＶ2 、出力電流をＩ1 、電力制限抵抗をＲ、電力制限抵抗の許容損失をＰR とすると、レギュレータ回路部内のレギュレータＩＣの許容損失Ｐと電力制限抵抗の許容損失ＰR は以下の式により表される。（但し、レギュレータＩＣの消費電流はここでは無視する。）
Ｐ≒（Ｖ1 −Ｖ2 ）・Ｉ1 
ＰR ≒（Ｖ0 −Ｖ1 ）・Ｉ0 ≒（Ｖ0 −Ｖ1 ）・Ｉ1 
【００１９】
この場合、前述した実施形態と同様に、レギュレータＩＣの許容損失Ｐを２Ｗ、Ｉ1 ＝０．５Ａとした場合、必然的に電力制限抵抗の許容損失ＰR が大きくなり、Ｖ1 ＝＋１６Ｖ、ＰR ＝４Ｗとなる。一般的に１Ｗを超える高電力タイプの抵抗はかなり大きな挿入部品である。このため、電力制限抵抗を使用した場合、この電力制限抵抗が基板のかなりの実装面積を占有することになり、基板サイズに影響を及ぼすこととなる。
【００２０】
以上のように、本実施形態では、電力制限抵抗やヒートシンクを用いることなく、レギュレータＩＣの発熱を抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係る電源回路装置のブロック構成を示す図。
【符号の説明】
【００２２】
１…汎用ＤＣ電源部、２…電源回路部、３…負荷回路部、４…フィルタ、５，６，７…レギュレータ回路部、８…保護用ダイオード。
【図１】
2006127253.tif 000003