(57)【要約】      （修正有）【課題】外部接続用配線の要素であるクロム層とＩＴＯ層等との間のコンタクト抵抗を低く維持する。【解決手段】外部接続用配線３５は、クロムからなる第１導電層３２ａと、ＩＴＯ等からなる第２導電層３２ｂと、同じくＩＴＯからなる第３導電層３２ｃとをこの順に積層した構造を有している。素子基板の製造工程では、第１導電層を形成した後で、アニール処理が行われる前に、その第１導電層３２ａの表面を覆うように第２導電層３２ｂが形成される。このため、その熱処理によって第１導電層３２ａの表面に酸化膜が形成されるのを防止できる。よって、外部接続用配線の要素であるクロム層３２ａとＩＴＯ層３２ｂ等との間のコンタクト抵抗が低く維持される。Ｘ又はＹドライバＩＣと電気的に接続された外部接続用配線３５の一端側までの抵抗値が高くなるのを防止でき、液晶表示装置の駆動時にＸ及びＹドライバＩＣが誤動作するのを防止できる。【選択図】    図９
2006106516.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上の張り出し領域に形成され外部回路と電気的に接続された複数の外部接続用端子とを有する電気光学装置用基板と、走査電極を有する対向基板との間に電気光学物質を封入してなる電気光学装置であって、
前記複数の外部接続用端子は、第１金属層、第２導電層の順に積層されてなり、前記第２導電層はＩＴＯ、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されてなることを特徴とする電気光学装置。
【請求項２】
前記基板上に形成され複数の端子部を有する複数の配線と、
前記基板上に形成され前記複数の配線の一部に電気的に接続されたスイッチング素子と、
前記スイッチング素子を覆う絶縁膜上に形成され、前記スイッチング素子に電気的に接続された画素電極とを備え、
前記スイッチング素子は、前記第１金属層と同じ材料からなる層を備え、
前記外部接続用端子は、前記第２導電層上に積層され、ＩＴＯ、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されている第３導電層を備えることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記基板上に駆動用ＩＣを有し、
前記外部接続用端子は、前記複数の配線と連続して形成され、前記駆動用ＩＣに設けられた端子と接続する部分とを備えることを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記複数の配線が、額縁領域に対応する前記基板上に形成されていると共に、前記複数の配線の一端側には複数の端子部が形成されており、
当該複数の端子部は、前記第１金属層、前記第２導電層、前記第３導電層の順に積層されていることを特徴とする請求項２に記載の電気光学装置。
【請求項５】
前記電気光学装置用基板と前記対向基板とはシール部材を介して貼り合わされており、
前記複数の配線の他端側には、更に複数の端子部が形成されており、当該複数の端子部は、前記第１金属層、前記第２導電層、前記第３導電層の順に積層されてなり、
当該第３導電層は、導電粒子を介して前記走査電極に接続されていることを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記絶縁膜に形成されたコンタクトホールにおいて前記画素電極と前記スイッチング素子との間に前記第３導電層と同じ材料からなる導電層を有しており、前記画素電極と前記スイッチング素子とは当該導電層を介して電気的に接続されていることを特徴とする請求項２乃至５のいずれか一項に記載の電気光学装置。
【請求項７】
前記第１金属層はクロムにより形成されていると共に、前記第２及び第３導電層はＩＴＯ、モリブデン又はモリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されていることを特徴とする請求項１に記載の電気光学装置。
【請求項８】
前記駆動用ＩＣに設けられた前記端子と電気的に接続された前記外部接続用端子の前記部分から、前記外部回路と電気的に接続された前記外部接続用配線の他端側までの抵抗値は略１００Ω以下に設定されていることを特徴とする請求項１乃至６のいずれか一項に記載の電気光学装置。
【請求項９】
請求項１乃至８のいずれか一項に記載の電気光学装置を表示部として備えることを特徴とする電子機器。
【請求項１０】
基板と、
前記基板上の張り出し領域に形成され外部回路と電気的に接続された複数の外部接続用端子と、を備え、
前記複数の外部接続用端子は、第１金属層、第２導電層の順に積層されてなり、前記第２導電層はＩＴＯ、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されてなることを特徴とする電気光学装置用基板。
【請求項１１】
基板上に、複数の配線、スイッチング素子及び外部接続用端子の第１導電層を各々形成する第１導電層形成工程と、
前記外部接続用端子の前記第１導電層を形成した後に、当該第１導電層上に第１の金属膜を成膜して第２導電層を形成する第２導電層形成工程と、
前記第２導電層を形成する工程の後に、前記スイッチング素子を熱処理する熱処理工程と、
前記基板、前記複数の配線及び前記スイッチング素子の上に絶縁膜を形成する工程と、
前記絶縁膜にコンタクトホールを形成する工程と、
前記絶縁膜上に第２の導電層を成膜して画素電極を形成し且つ前記画素電極と前記スイッチング素子とを前記コンタクトホールを介して電気的に接続すると共に、前記外部接続用端子の第２導電層上に前記第２の導電層を成膜して第３導電層を形成する第３導電層形成工程と、を含む工程により電気光学装置用基板を形成することを特徴とする電気光学装置の製造方法。
【請求項１２】
前記第２導電層はモリブデン又はモリブデンを主成分とする合金であり、
前記熱処理工程と前記第３導電層形成工程との間に、少なくとも前記第２導電層を水洗によって洗浄する洗浄工程を有することを特徴とする請求項１１に記載の電気光学装置の製造方法。
【請求項１３】
前記第１導電層形成工程において前記複数の配線の他端側に第１導電層を形成し、
前記第１導電層形成工程と前記第２導電層工程の間において当該第１導電層上に第２導電層を形成し、
前記第３導電層形成工程において当該第２導電膜上に第３導電層を形成し、
前記電気光学装置用基板と対向基板とを複数の導電粒子を有するシール部材を介して貼り合せ、前記複数の配線の前記他端側の前記第３導電層と前記複数の導電粒子とを電気的に接続する工程を有することを特徴とする請求項１１又は１２に記載の電気光学装置の製造方法。
【請求項１４】
前記第１導電層形成工程において前記データ線の一端側に第１導電層を形成し、
前記第１導電層形成工程と前記第２導電層形成工程の間において当該第１導電層上に第２導電層を形成し、
前記第３導電層形成工程において当該第２導電層上に第３導電層を形成し、
前記データ線の前記一端側の前記第３導電層と前記駆動用ＩＣとを電気的に接続する工程を有することを特徴とする請求項１１乃至１３のいずれか一項に記載の電気光学装置の製造方法。
【請求項１５】
前記第１導電層形成工程において前記複数の配線の一端側に第１導電層を形成し、
前記第１導電層形成工程と前記第２導電層形成工程の間において当該第１導電層上に第２導電層を形成し、
前記第３導電層形成工程において当該第２導電層上に第３導電層を形成し、
前記複数の配線の前記一端側の前記第３導電層と前記駆動用ＩＣとを電気的に接続する工程を有することを特徴とする請求項１１乃至１４のいずれか一項に記載の電気光学装置の製造方法。
【請求項１６】
前記第１導電層形成工程において第１金属膜、絶縁膜、第２金属膜の順に形成して前記スイッチング素子を形成し、
前記第１導電層形成工程と前記第２導電層形成工程の間において前記第２金属膜上に前記第３導電層と同時に形成された導電層を形成し、
前記第３導電層形成工程において前記画素電極と当該導電層とを前記コンタクトホールを介して電気的に接続する工程を有することを特徴とする請求項１１乃至１５のいずれか一項に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種情報の表示に用いて好適な電気光学装置等に関する。
【背景技術】
【０００２】
従来から、液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。電気光学装置の一例としての二端子素子型アクティブマトリクス、あるいはＴＦＤ(Thin Film Diode)と呼ばれる液晶パネルにおいては、相互に対向する２枚の基板のうち一方の基板に走査線が、他方の基板に信号線（データ線）及び画素電極が形成され、両基板間に液晶が封入されている。そして、他方の基板には、ＴＦＤ（薄膜ダイオード）などの電流−電圧特性が非線形な素子が設けられ、その素子は画素電極及び信号線に夫々接続されている。
【０００３】
また、そのような液晶パネルでは、いわゆる張り出し領域と称される他方の基板上に信号線や走査線を夫々駆動するための駆動用ＩＣ（ドライバＩＣ）がＣＯＧ（Chip On Glass）技術などの方法によって実装されている。この駆動用ＩＣは、例えばクロム層と、ＩＴＯ（Indium-Tin Oxide）層とがこの順に積層されてなる外部接続用配線等を介して、ＦＰＣ（Flexible Printed Circuit）などの接続端子に電気的に接続されている。これにより、例えば、携帯電話や情報端末などの電子機器からＦＰＣ及び駆動用ＩＣ等を介して、データ線及び走査線側に信号や電力が供給されるようになっている。
【０００４】
上記の液晶パネルを製造する過程では、通常、クロム層よりなる配線を形成した直後に、例えば非線形素子の素子特性を調整するための熱処理等が実行されるため、その熱によって当該クロム層よりなる配線の表面に酸化膜が形成されてしまう。このため、クロム層とＩＴＯ層との間のコンタクト抵抗が高くなり、外部接続用配線の抵抗が高くなる。これにより、駆動用ＩＣに接続された外部接続用配線の一端側からＦＰＣに接続された外部接続用配線の他端側までの間におけるコンタクト抵抗が高くなり、液晶パネルの駆動時に駆動用ＩＣが誤動作してしまうという問題が生じていた。
【０００５】
なお、駆動用ＩＣと配線基板との接続に、ＩＴＯ膜とＩＴＯ膜よりも導電性の高いＣｒ膜とを積層した配線を用いることにより、動作特性の優れた電気光学装置が知られている（例えば、特許文献１を参照）。また、駆動用ＩＣと配線電極との接続に、比較的密な第１の透明電極層と、第１の透明電極層の上方に形成してなる、比較的粗い表面を有する第２の透明電極層を有する配線電極を用いることにより、電気的、機械的接続が安定な液晶表示パネルが知られている（例えば、特許文献２を参照）。
【０００６】
【特許文献１】特開２００２−３０３８７９号公報
【特許文献２】特開平６−１６０８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、以上の点に鑑みてなされたものであり、外部接続用配線の要素であるクロム層とＩＴＯ層等との間のコンタクト抵抗を改善し、駆動用ＩＣに接続された外部接続用配線の一端側からＦＰＣに接続された外部接続用配線の他端側までの間における抵抗値が高くなるのを防止して、駆動時に駆動用ＩＣが誤動作するのを防止することが可能な電気光学装置用基板、電気光学装置及びその製造方法並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の１つの観点では、基板と、前記基板上の張り出し領域に形成され外部回路と電気的に接続された複数の外部接続用端子とを有する電気光学装置用基板と、走査電極を有する対向基板との間に電気光学物質を封入してなる電気光学装置において、前記複数の外部接続用端子は、第１金属層、第２導電層の順に積層されてなり、前記第２導電層はＩＴＯ、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されてなる。
【０００９】
上記の電気光学装置は、電気光学装置用基板と、走査電極を有する対向基板との間に電気光学物質が封入されてなる。電気光学装置用基板は、基板、基板上の張り出し領域に形成され外部回路と電気的に接続された複数の外部接続用端子を備えている。複数の外部接続用端子は、第１金属層、第２導電層の順に積層されてなり、前記第２導電層はＩＴＯ、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されてなる。
【００１０】
このような構成を有する電気光学装置では、その製造過程において、クロム等からなる第１金属層を形成した後に、かつ、スイッチング素子の素子特性を調整するための熱処理や絶縁層を形成するための焼成が行われる前に、その第１金属層の表面を覆うように、第２導電層が形成される。このため、第１金属層の表面に酸化膜が形成されるのを防止できる。
【００１１】
上記の電気光学装置の一つの態様では、前記基板上に形成され複数の端子部を有する複数の配線と、前記基板上に形成され前記複数の配線の一部に電気的に接続されたスイッチング素子と、前記スイッチング素子を覆う絶縁膜上に形成され、前記スイッチング素子に電気的に接続された画素電極とを備え、前記スイッチング素子は、前記第１金属層と同じ材料からなる層を備え、前記外部接続用端子は、前記第２導電層上に積層され、ＩＴＯ、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されている第３導電層を備える。
【００１２】
この態様によれば、複数の配線は基板上に形成されている。ＴＦＤやＴＦＴなどのスイッチング素子は、基板上に形成され、複数の配線の一部に電気的に接続されている。画素電極は、スイッチング素子に電気的に接続されている。これにより、複数の配線、例えばデータ線や走査線からスイッチング素子を介して画素電極に信号や電力を出力することができる。好適な例では、スイッチング素子は、第１金属層と同じ材料からなる層を備えることができる。また、外部接続用端子は、第２導電層上に積層され、ＩＴＯ、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されている第３導電層を備えることができる。
【００１３】
上記の電気光学装置の他の態様では、前記基板上に駆動用ＩＣを有し、前記外部接続用端子は、前記複数の配線と連続して形成され、前記駆動用ＩＣに設けられた端子と接続する部分とを備える。
【００１４】
この態様によれば、基板上に駆動用ＩＣ（ドライバＩＣ）を有している。外部接続用端子は、複数の配線と連続して形成することができ、且つ、その駆動用ＩＣに設けられた端子（バンプ）と接続する部分とを備えている。よって、例えば携帯電話などの電子機器から外部回路側へ信号及び電力が供給されると、その信号等は駆動用ＩＣに供給され、さらに駆動用ＩＣを通じて複数の配線へ供給することができる。好適な例では、駆動用ＩＣ（ドライバＩＣ）に電気的に接続された外部接続用端子の一端側から外部回路と電気的に接続された外部接続用端子の他端側までの抵抗値を略１００Ω以下に設定することができる。これにより、電気光学装置の駆動時に駆動用ＩＣ（ＹドライバＩＣ）が誤動作するのを防止できる。なお、基板側の外部接続端子と駆動用ＩＣの入力側端子とは連続形成されていなくとも良い。
【００１５】
上記の電気光学装置の他の態様では、前記複数の配線が、額縁領域に対応する前記基板上に形成されていると共に、前記複数の配線の一端側には複数の端子部が形成されており、当該複数の端子部は、前記第１金属層、前記第２導電層、前記第３導電層の順に積層されている。
【００１６】
この態様によれば、表示に寄与しない額縁領域に対応する基板上に複数の配線を有している。そして、複数の配線の一端側には複数の端子部が形成されている。複数の外部接続用端子及び複数の配線の各端子部は、各々駆動用ＩＣと電気的に接続されている。また、複数の外部接続用端子の他端側は、例えば外部回路の複数の配線と電気的に接続されている。これにより、例えば携帯電話などの電子機器から外部回路側へ信号及び電力が供給されると、その信号等は駆動用ＩＣに供給され、さらに駆動用ＩＣを通じて複数の配線側へ信号などを供給することができる。また、複数の配線の各端子部は、第１導電層、第２導電層、第３導電層の順に積層された構造を有している。このため、その電気光学装置の製造過程において、複数の配線の端子部を構成する第１金属層の表面に酸化膜が形成されるのを防止できる。よって、複数の配線と駆動用ＩＣとの間のコンタクト抵抗が高くなるのを防止できる。
【００１７】
上記の電気光学装置の他の態様では、前記電気光学装置用基板と前記対向基板とはシール部材を介して貼り合わされており、前記複数の配線の他端側には、更に複数の端子部が形成されており、当該複数の端子部は、前記第１金属層、前記第２導電層、前記第３導電層の順に積層されてなり、当該第３導電層は、導電粒子を介して前記走査電極に接続されている。
【００１８】
この態様によれば、電気光学装置用基板と対向基板とは、例えば複数の導電粒子（導通部材）を有する枠状のシール部材を介して貼り合わされている。複数の配線の他端側には複数の端子部が形成されており、その複数の端子部は、第１金属層、第２導電層、第３導電層の順に積層された構造を有している。そして、その複数の端子部の要素となる第３導電層は、シール部材内において導電粒子と電気的に接続されていると共に、その導電粒子は、対向基板の走査線極に電気的に接続されている。このような構成にすることより、その付近の製造過程では、複数の配線の端子部の要素となる第１金属層を形成した後に、かつ、上記した熱処理や焼成が行われる前に、その第１金属層を覆うように第２導電層が形成される。これにより、その端子部の要素となる第１金属層の表面に酸化膜が形成されるのを防止できる。よって、シール部材内に配置された導電粒子と、その複数の配線の端子部との間のコンタクト抵抗が高くなるのを防止でき、ひいては複数の配線から導電粒子を介して走査電極までの抵抗値が高くなるのを防止できる。
【００１９】
上記の電気光学装置の他の態様では、前記絶縁膜に形成されたコンタクトホールにおいて前記画素電極と前記スイッチング素子との間に前記第３導電層と同じ材料からなる導電層を有しており、前記画素電極と前記スイッチング素子とは当該導電層を介して電気的に接続されている。
【００２０】
この態様によれば、絶縁膜に形成されたコンタクトホールにおいて画素電極とスイッチング素子との間に第３導電層と同じ材料からなる導電層を有している。そして、画素電極とスイッチング素子とは、その導電層を介して電気的に接続されている。このような構成にすることより、その付近の製造過程では、例えば、タンタルタングステン等からなる第１金属膜／酸化タンタル等からなる絶縁層／クロム等からなる第２金属膜を有するスイッチング素子の第２金属膜を形成した後に、かつ、上記した熱処理や焼成が行われる前に、その第２金属膜を覆うように、上記の導電層が形成される。これにより、スイッチング素子の第２金属膜の表面に酸化膜が形成されるのを防止できる。これにより、画素電極とスイッチング素子との間のコンタクト抵抗が高くなるのを防止できる。
【００２１】
また、上記の電気光学装置を表示部として備える電子機器を構成することができる。
【００２２】
本発明の他の観点では、基板と、前記基板上の張り出し領域に形成され外部回路と電気的に接続された複数の外部接続用端子と、を備える電気光学装置用基板において、前記複数の外部接続用端子は、第１金属層、第２導電層の順に積層されてなり、前記第２導電層はＩＴＯ、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されてなる。
【００２３】
上記の電気光学装置用基板は、基板、基板上の張り出し領域に形成され、ＦＰＣなどの外部回路と電気的に接続された複数の外部接続用端子を備えている。このような構成を有する電気光学装置用基板では、その製造過程において、クロム等からなる第１金属層を形成した後に、かつ、スイッチング素子の素子特性を調整するための熱処理や絶縁層を形成するための焼成が行われる前に、その第１金属層の表面を覆うように、第２導電層が形成される。このため、第１金属層の表面に酸化膜が形成されるのを防止できる。
【００２４】
本発明の他の観点では、基板上に、複数の配線、スイッチング素子及び外部接続用端子の第１導電層を各々形成する第１導電層形成工程と、前記外部接続用端子の前記第１導電層を形成した後に、当該第１導電層上に第１の金属膜を成膜して第２導電層を形成する第２導電層形成工程と、前記第２導電層を形成する工程の後に、前記スイッチング素子を熱処理する熱処理工程と、前記基板、前記複数の配線及び前記スイッチング素子の上に絶縁膜を形成する工程と、前記絶縁膜にコンタクトホールを形成する工程と、前記絶縁膜上に第２の導電層を成膜して画素電極を形成し且つ前記画素電極と前記スイッチング素子とを前記コンタクトホールを介して電気的に接続すると共に、前記外部接続用端子の第２導電層上に前記第２の導電層を成膜して第３導電層を形成する第３導電層形成工程と、を含む工程により電気光学装置用基板を形成する。
【００２５】
上記の電気光学装置の製造方法は、先ず第１導電層形成工程により、基板上にデータ線や走査線などの複数の配線及びＴＦＤやＴＦＴなどのスイッチング素子、並びに外部接続用端子の要素となる、クロム等の第１導電層が形成される。次の第２導電層形成工程では、外部接続用端子の第１導電層を形成した後に、当該第１導電層上に第１の金属膜を成膜して第２導電層を形成する。次の熱処理工程では、第２導電層を形成する工程の後に、スイッチング素子を熱処理（後述の実施形態中におけるアニールＢに相当）する。次の工程では、基板、複数の配線及びスイッチング素子の上に絶縁膜を形成する。次の工程では、ステッパーや一括露光機にて絶縁膜にコンタクトホール（開口）を形成する。次の第３導電層形成工程では、絶縁膜上に第２の導電層（後述の実施形態中における第２透明導電膜に相当、以下同じ）を成膜して画素電極を形成され、かつ、画素電極とスイッチング素子とがコンタクトホールを介して電気的に接続される。また、この工程では、外部接続用端子の要素となる、ＩＴＯ、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料（酸化され難い材料）等の第２導電層上に第２の金属膜を成膜して、ＩＴＯ等からなる第３導電層が形成される。
【００２６】
特に、この電気光学装置の製造方法では、外部接続用配線の要素となる第１導電層を形成した後で、スイッチング素子を熱処理する熱処理工程の前に、外部接続用端子の要素となる第１導電層上に、第１の金属膜（後述の実施形態中における第１の透明導電膜に相当）を成膜して、第２導電層が形成される。このため、外部接続用端子の要素となる第１導電層の表面に直接熱が付与されるようなことはなく、これにより第１導電層の表面が酸化される、即ち酸化膜が形成されるのを防止できる。よって、第１導電層と第２導電層等との間のコンタクト抵抗が低く維持される。
【００２７】
上記の電気光学装置の製造方法の１つの態様では、前記第２導電層はモリブデン又はモリブデンを主成分とする合金であり、前記熱処理工程と前記第３導電層形成工程との間に、少なくとも前記第２導電層を水洗によって洗浄する洗浄工程を有する。
【００２８】
この態様によれば、第２導電層をモリブデン、又はモリブデンを主成分とする合金とすることができる。この場合、熱処理工程により、モリブデン又はモリブデンを主成分とする合金からなる第２導電層の表面には酸化膜が形成されるが、熱処理工程と第３導電層形成工程との間の洗浄工程によって、少なくともモリブデン又はモリブデンを主成分とする合金からなる第２導電層が水洗によって洗浄される。これにより、モリブデン又はモリブデンを主成分とする合金からなる第２導電層の表面に形成された酸化膜を容易に除去することができる。
【００２９】
上記の電気光学装置の製造方法の他の態様によれば、第１導電層形成工程において前記複数の配線の他端側に第１導電層を形成し、前記第１導電層形成工程と前記第２導電層工程の間において当該第１導電層上に第２導電層を形成し、前記第３導電層形成工程において当該第２導電膜上に第３導電層を形成し、前記電気光学装置用基板と対向基板とを複数の導電粒子を有するシール部材を介して貼り合せ、前記複数の配線の前記他端側の前記第３導電層と前記複数の導電粒子とを電気的に接続する工程を有する。
【００３０】
この態様によれば、第１導電層形成工程において前記複数の配線の他端側にクロム等からなる第１導電層が形成される。また、第１導電層形成工程と第２導電層工程の間において当該第１導電層上に、ＩＴＯ、モリブデン又はモリブデンを主成分とする合金又は耐酸化作用を有する材料（酸化され難い材料）からなる第２導電層が形成される。これにより、複数の配線の他端側の要素となる第１導電層の表面に酸化膜が形成されるのを防止できる。
【００３１】
また、第３導電層形成工程において当該第２導電膜上に第３導電層を形成し、電気光学装置用基板と対向基板とを複数の導電粒子（導通部材）を有するシール部材を介して貼り合せ、複数の配線の前記他端側の第３導電層と複数の導電粒子とを電気的に接続する工程を有している。これにより、シール部材内に配置された導電粒子と、その複数の配線の端子部との間のコンタクト抵抗が高くなるのを防止できる
上記の電気光学装置の製造方法の他の態様によれば、前記第１導電層形成工程において前記複数の配線の一端側に第１導電層を形成し、前記第１導電層形成工程と前記第２導電層形成工程の間において当該第１導電層上に第２導電層を形成し、前記第３導電層形成工程において当該第２導電層上に第３導電層を形成し、前記複数の配線の前記一端側の前記第３導電層と前記駆動用ＩＣとを電気的に接続する工程を有する。
【００３２】
この態様によれば、第１導電層形成工程において複数の配線（例えば、データ線）の一端側にクロム等からなる第１導電層が形成される。また、第１導電層形成工程と第２導電層形成工程の間において当該第１導電層上に、ＩＴＯ、モリブデン又はモリブデンを主成分とする合金又は耐酸化作用を有する材料（酸化され難い材料）からなる第２導電層が形成される。これにより、複数の配線の一端側の要素となる第１導電層の表面に酸化膜が形成されるのを防止できる。また、第３導電層形成工程において当該第２導電層上にＩＴＯ等からなる第３導電層が形成される。こうして、複数の配線の一端側は、第１導電層、第２導電層、第３導電層の順に積層された構造に形成される。また、この態様では、複数の配線一端側の要素となる第３導電層と、駆動用ＩＣ（ＸドライバＩＣ）とを電気的に接続する工程を有している。このため、複数の配線と駆動用ＩＣ（ＸドライバＩＣ）との間のコンタクト抵抗が高くなるのを防止できる。
【００３３】
上記の電気光学装置の製造方法の他の態様によれば、前記第１導電層形成工程において前記複数の配線の一端側に第１導電層を形成し、前記第１導電層形成工程と前記第２導電層形成工程の間において当該第１導電層上に第２導電層を形成し、前記第３導電層形成工程において当該第２導電層上に第３導電層を形成し、前記複数の配線の前記一端側の前記第３導電層と前記駆動用ＩＣとを電気的に接続する工程を有する。
【００３４】
この態様によれば、第１導電層形成工程において複数の配線（例えば、走査線）の一端側にクロム等からなる第１導電層が形成される。また、第１導電層形成工程と第２導電層形成工程の間において当該第１導電層上に、ＩＴＯ、モリブデン又はモリブデンを主成分とする合金又は耐酸化作用を有する材料（酸化され難い材料）からなる第２導電層が形成される。これにより、複数の配線の一端側の要素となる第１導電層の表面に酸化膜が形成されるのを防止できる。また、第３導電層形成工程において当該第２導電層上にＩＴＯ等からなる第３導電層が形成される。こうして、複数の配線の一端側は、第１導電層、第２導電層、第３導電層の順に積層された構造に形成される。また、この態様では、複数の配線一端側の要素となる第３導電層と、駆動用ＩＣ（ＹドライバＩＣ）とを電気的に接続する工程を有している。このため、複数の配線と駆動用ＩＣ（ＹドライバＩＣ）との間のコンタクト抵抗が高くなるのを防止できる。
【００３５】
上記の電気光学装置の製造方法の他の態様では、前記第１導電層形成工程において第１金属膜、絶縁膜、第２金属膜の順に形成して前記スイッチング素子を形成し、前記第１導電層形成工程と前記第２導電層形成工程の間において前記第２金属膜上に前記第３導電層と同時に形成された導電層を形成し、前記第３導電層形成工程において前記画素電極と当該導電層とを前記コンタクトホールを介して電気的に接続する工程を有する。
【００３６】
この態様によれば、第１導電層形成工程において、タンタルタングステン等からなる第１金属膜、酸化タンタル等からなる絶縁膜、クロム等からなる第２金属膜の順に形成されスイッチング素子が形成される。また、第１導電層形成工程と第２導電層形成工程の間において、その第２金属膜上に、ＩＴＯ等からなる第３導電と同時に形成された導電層が形成される。これにより、第２金属膜の表面に酸化膜が形成されるのを防止できる。また、第３導電層形成工程において、画素電極と、その導電層とがコンタクトホールを介して電気的に接続される。これにより、画素電極とスイッチング素子との間のコンタクト抵抗が高くなるのを防止できる。
【発明を実施するための最良の形態】
【００３７】
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の実施形態は、本発明を電気光学装置の一例としての液晶表示装置に適用したものである。本実施形態は、液晶表示装置を製造する過程において、クロム膜を形成した後で、且つ、熱処理を実行する前に、当該クロム膜上に第１透明導電膜を形成する。これにより、特に、外部接続用配線の要素であるクロム膜とＩＴＯ膜との間のコンタクト抵抗を低く維持し、駆動用ＩＣ（ドライバＩＣ）に接続された外部接続用配線の一端側からＦＰＣに接続された外部接続用配線の他端側までの間におけるコンタクト抵抗が高くなるのを防止して、液晶表示装置の駆動時に駆動用ＩＣ（ドライバＩＣ）が誤動作するのを防止する。
【００３８】
[液晶表示装置の構成]
まず、本発明の実施形態に係る液晶表示装置の構成について説明する。図１は、本発明の液晶表示装置１００の概略構成を模式的に示す平面図である。図１では、主として、液晶表示装置１００の電極及び配線の構成を平面図として示している。ここに、本発明の液晶表示装置１００は、ＴＦＤ素子を用いたアクティブマトリクス駆動方式であって、半透過反射型の液晶表示装置である。図２は、図１の液晶表示装置１００における切断線Ａ−Ａ’に沿った概略断面図を示す。
【００３９】
まず、図２を参照して、切断線Ａ−Ａ’に沿った液晶表示装置１００の断面構成について説明し、その後、液晶表示装置１００の電極及び配線の構成について説明する。
【００４０】
図２において、液晶表示装置１００は、素子基板９１と、その素子基板９１に対向して配置されるカラーフィルタ基板９２とが枠状のシール部材３を介して貼り合わされ、内部に液晶が封入されて液晶層４が形成されてなる。この枠状のシール部材３には、複数の金属粒子などの導通部材７が混入されている。
【００４１】
下側基板２の内面上には、表面上に細かい凹凸が形成された散乱層９が形成されている。散乱層９の内面上は、サブ画素領域ＳＧ毎に、所定の厚みを有する反射層５が形成されている。各反射層５には、矩形状の開口２０（以下、「透過開口領域」とも呼ぶ。）が形成されている。各反射層５は、アルミニウム、アルミニウム合金、銀合金等の薄膜により形成することができる。開口２０は、カラーフィルタ基板９２の内面上に縦横にマトリクス状に配列されたサブ画素領域ＳＧ毎に、当該サブ画素領域ＳＧの全面積を基準として所定割合の面積を有するように形成されている。
【００４２】
反射層５上であって且つ各サブ画素領域ＳＧの間には、隣接するサブ画素領域ＳＧ間を隔て、一方のサブ画素から他方のサブ画素への光の混入を防止するため、黒色遮光層ＢＭが形成されている。この黒色遮光層ＢＭは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、本発明では、これに代えて、Ｒ、Ｇ、Ｂの着色層が相互に重ね合わされて形成された重ね遮光層（図示略）を用いてもよい。
【００４３】
また、反射層５上及び開口２０上には、サブ画素領域ＳＧ毎にＲ、Ｇ、Ｂの三色のいずれかからなる着色層６Ｒ、６Ｇ、及び６Ｂが形成されている。着色層６Ｒ、６Ｇ及び６Ｂによりカラーフィルタが構成される。画素Ｇは、Ｒ、Ｇ、Ｂのサブ画素から構成されるカラー１画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層６」と記し、色を区別して着色層を指す場合は「着色層６Ｒ」などと記す。また、図２に示すように、開口２０上に形成された着色層６の厚さは、反射層５上に形成された着色層６の厚さよりも厚く形成されている。これにより、着色層６は、反射型表示モードと透過型表示モードとにおいて夫々所望の色相及び明るさを呈するように設計されている。
【００４４】
着色層６及び黒色遮光層ＢＭの上には、透明樹脂等からなる保護層１８が形成されている。この保護層１８は、カラーフィルタ基板９２の製造工程中に使用される薬剤等による腐食や汚染から、着色層６を保護する機能を有する。保護層１８の表面上には、ストライプ状のＩＴＯ（Indium-Tin Oxide）などの透明電極（走査電極）８が形成されている。この透明電極８の一端はシール部材３内に延在しており、そのシール部材３内の導通部材７と電気的に接続されている。
【００４５】
一方、上側基板１の内面上には、下地層となるＴａ２Ｏ５膜７０が形成されている。Ｔａ２Ｏ５膜７０の内面上には、データ線３２及びＴＦＤ素子２１が形成されている。Ｔａ２Ｏ５膜７０、データ線３２及びＴＦＤ素子２１の内面上には、絶縁性を有するオーバーレイヤー２５が形成されている。オーバーレイヤー２５の内面上には、サブ画素領域ＳＧ毎に画素電極１０が形成されている。上側基板１の内面上の左右周縁部には、走査線３１が形成されており、走査線３１の終端部、即ち端子部３１ｂａはシール部材３内に延在しており、その走査線３１は、端子部３１ｂａを介してシール部材３内の導通部材７と電気的に接続されている。
【００４６】
下側基板２の透明電極８の内面上、及び上側基板１の画素電極１０の内面上には、それぞれ図示しない配向膜が形成されている。それらの配向膜の間には、液晶層４の厚さを均一に保持するために粒子状のスペーサ（図示略）がランダムに配置されている。スペーサの材料としては、シリカや樹脂などを主成分とするものが好ましい。
【００４７】
下側基板２の外面上には、位相差板（１／４波長板）１１及び偏光板１２が配置されており、上側基板１の外面上には、位相差板（１／４波長板）１３及び偏光板１４が配置されている。また、偏光板１２の下側には、バックライト１５が配置されている。バックライト１５は、例えば、ＬＥＤ（Light Emitting Diode）等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。
【００４８】
下側基板２の透明電極８、即ち下側基板２の走査線と、上側基板１の走査線３１とは、シール部材３内に混入された導通部材７を介して上下導通している。
【００４９】
さて、本実施形態の液晶表示装置１００において反射型表示がなされる場合、液晶表示装置１００に入射した外光は、図２に示す経路Ｒに沿って進行する。つまり、液晶表示装置１００に入射した外光は、反射層５によって反射され観察者に至る。この場合、その外光は、着色層６が形成されている領域を通過して、その着色層６の下側にある反射層５により反射され、再度着色層６を通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００５０】
一方、透過型表示がなされる場合、バックライト１５から出射した照明光は、図２に示す経路Ｔに沿って進行し、透過開口領域、即ち、開口２０上の着色層６を通過して観察者に至る。この場合、その照明光は、着色層６を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００５１】
次に、図１、図３及び図４を参照して、本発明の素子基板９１及びカラーフィルタ基板９２の電極及び配線の構成について説明する。図３は、素子基板９１を正面方向（即ち、図２における下方）から観察したときの素子基板９１の電極及び配線などの構成を平面図として示す。図４は、カラーフィルタ基板９２を正面方向（即ち、図２における上方）から観察したときのカラーフィルタ基板９２の電極の構成を平面図として示す。図３及び図４において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。
【００５２】
図１において、素子基板９１の画素電極１０と、カラーフィルタ基板９２の透明電極８との交差する領域が表示の最小単位であるサブ画素を構成する。そして、このサブ画素が紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域Ｖ（２点鎖線により囲まれる領域）である。この有効表示領域Ｖに、文字、数字、図形等の画像が表示される。なお、図１及び図３において、液晶表示装置１００の外周と、有効表示領域Ｖとによって区画された領域は、画像表示に寄与しない額縁領域３８である。
【００５３】
（電極及び配線構成）
先ず、図３を参照して、素子基板９１の電極及び配線の構成などについて説明する。なお、図３において、素子基板９１の張り出し領域３６側の辺９１ａから反対側の辺９１ｃへ向かう方向をＹ方向とし、辺９１ｄから辺９１ｂへ向かう方向をＸ方向とする。
【００５４】
素子基板９１は、複数のデータ線３２、ＴＦＤ素子２１、画素電極１０、複数の走査線３１、ＹドライバＩＣ３３、ＸドライバＩＣ３４、複数の外部接続用配線３５、及びＦＰＣ９０を備えている。
【００５５】
複数のデータ線３２は、Ｙ方向に延在する直線状の配線であり、張り出し領域３６から有効表示領域Ｖにかけて形成されている。各データ線３２は一定の間隔を隔てて形成されている。また、各データ線３２は、適宜の間隔をおいて各ＴＦＤ素子２１に接続されており、各ＴＦＤ素子２１は対応する各画素電極１０に接続されている。これにより、各データ線３２は、各ＴＦＤ素子２１を介して各画素電極１０に電気的に接続されている。
【００５６】
複数の走査線３１は、本線部分３１ａと、その本線部分３１ａに対して略直角に折れ曲がる折れ曲がり部分３１ｂとにより構成されている。各本線部分３１ａは、額縁領域３８内を張り出し領域３６からＹ方向に形成されている。また、各本線部分３１ａは、各データ線３２に対して略平行で、且つ、一定の間隔を隔てて形成されている。各折れ曲がり部分３１ｂは、額縁領域３８内において、左右に位置するシール部材３内までＸ方向に延在している。そして、その折れ曲がり部分３１ｂの終端部、即ち端子部３１ｂａは、シール部材３内において導通部材７に電気的に接続されている。なお、折れ曲がり部分３１ｂの端子部３１ｂａは、本発明の特徴をなす積層構造を有しているが、この点については後述する。なお、データ線３２や走査線３１のうち、張り出し領域３６や額縁領域３８に形成された部分は引き回し配線又は単に配線とも呼ばれる。
【００５７】
素子基板９１の張り出し領域３６上には、ＹドライバＩＣ３３及びＸドライバＩＣ３４が実装されている。また、張り出し領域３６上には、複数の外部接続用配線３５が形成されている。なお、複数の外部接続用配線３５は、本発明の特徴をなす積層構造を有しているが、この点については後述する。
【００５８】
ＹドライバＩＣ３３は、その入力側に導電性を有する複数のバンプ３３ｂを、その出力側に導電性を有する複数のバンプ３３ａを夫々備えている。ＹドライバＩＣ３３の入力側は、複数のバンプ３３ｂ及び図示しないＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して、外部接続用配線３５の一端側に電気的に接続されている。一方、ＹドライバＩＣ３３の出力側は、複数のバンプ３３ａ及びＡＣＦ（図示略）を介して、複数の走査線３１の一端側に電気的に接続されている。これにより、ＹドライバＩＣ３３は、複数の走査線３１に走査信号を出力することが可能となっている。
【００５９】
ＸドライバＩＣ３４は、その入力側に導電性を有する複数のバンプ３４ｂを、その出力側に導電性を有する複数のバンプ３４ａを夫々備えている。ＸドライバＩＣ３４の入力側は、複数のバンプ３４ｂ及びＡＣＦ（図示略）を介して、外部接続用配線３５の一端側に電気的に接続されている。一方、ＸドライバＩＣ３４の出力側は、複数のバンプ３４ａ及びＡＣＦ（図示略）を介して、複数のデータ線３２の一端側に電気的に接続されている。これにより、ＸドライバＩＣ３４は複数のデータ線３２にデータ信号を出力することが可能となっている。
【００６０】
ＦＰＣ９０は複数の配線９０ａを有しており、各配線９０ａの一端側は、複数の外部接続用配線３５の他端側にＡＣＦ（図示略）を介して電気的に接続されている。
【００６１】
以上の電極及び配線構造を有する素子基板９１では、例えば携帯電話や情報端末などの電子機器からＦＰＣ９０、各ＹドライバＩＣ３３及びＸドライバＩＣ３４等を介して、データ線３２にデータ信号を、走査線３１に走査信号を夫々出力する。
【００６２】
次に、カラーフィルタ基板９２の電極の構成について説明する。図４に示すように、カラーフィルタ基板９２は、Ｘ方向にストライプ状の透明電極（走査電極）８が形成されている。各透明電極８の左端部或いは右端部は、図１及び図４に示すように、シール部材３内まで延在しており、且つ、シール部材３内の導通部材７に電気的に接続されている。
【００６３】
以上に述べた、カラーフィルタ基板９２と素子基板９１とをシール部材３を介して貼り合わせた状態が図１に示されている。図示のように、カラーフィルタ基板９１の各透明電極８は、素子基板９２の各データ線３２に対して直交しており、且つ、横列をなす複数の画素電極１０と平面的に重なり合っている。このように、透明電極８と画素電極１０とが重なり合う領域がサブ画素領域ＳＧを構成する。
【００６４】
また、カラーフィルタ基板９２の透明電極８（即ち、カラーフィルタ基板９２側の走査線）と、素子基板９１の走査線３１とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その透明電極８と走査線３１とは、シール部材３内の導通部材７を介して上下導通している。つまり、透明電極８たるカラーフィルタ基板９２の各走査線と、素子基板９１の各走査線３１との導通は、図示のように左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板９２の透明電極８は、素子基板９１の走査線３１を介して、紙面左右に夫々位置する各ＹドライバＩＣ３３に電気的に接続されている。
【００６５】
（オーバーレイヤー構造）
次に、図５乃至図７を参照して、液晶表示装置１００における素子基板９１の構造、いわゆるオーバーレイヤー構造について説明する。図５は、素子基板９１における複数の画素電極１０等のレイアウトを示す平面図である。図６は、図５における切断線Ｂ−Ｂ’に沿った部分断面図である。なお、図５は、背面側から観察側を見た場合の構成を示しているので、図５では手前側が、図６では上側が、それぞれ背面側となる。図７は、図６に対応する断面図であり、特に、画素電極１０とＴＦＤ素子２１との電気的な構成が図６と若干異なる構成を有する素子基板の他の例を示す。
【００６６】
上側基板１の外面上には、位相差板１３及び偏光板１４が配置されている。一方、上側基板１の内面上には、Ｔａ２Ｏ５膜７０が形成されている。Ｔａ２Ｏ５膜７０の内面上には、ＴＦＤ素子２１及びデータ線３２が形成されている。
【００６７】
ＴＦＤ素子２１は、第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂから構成される。第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂは、タンタルを主成分とするＴａＷ（タンタルタングステン）などからなる島状の第１金属膜３２２と、この第１金属膜３２２の表面を陽極酸化することによって形成され、Ｔａ２Ｏ５などからなる絶縁膜３２３と、この表面に形成されて相互に離間する第２金属膜３１６、３３６とを有する。このうち、第２金属膜３１６、３３６は、クロムやモリブデン等の同一導電膜をパターニングしたものであり、前者の第２金属膜３１６は、データ線３２からＴ字状に分岐したものが用いられる一方、後者の第２金属膜３３６は、後述するＩＴＯ等の画素電極１０の接続部１０ｚに接続するために用いられる。
【００６８】
ここで、ＴＦＤ素子２１のうち、第１のＴＦＤ素子２１ａは、データ線３２の側からみると順番に、第２金属膜３１６／絶縁膜３２３／第１金属膜３２２となって、金属／絶縁体／金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第２のＴＦＤ素子２１ｂは、データ線３２の側からみると順番に、第１金属膜３２２／絶縁膜３２３／第２金属膜３３６となって、第１のＴＦＤ素子２１ａとは逆向きの構造を採る。このため、第２のＴＦＤ素子２１ｂの電流−電圧特性は、第１のＴＦＤ素子２１ａの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、ＴＦＤ素子２１は、２つのＴＦＤを互いに逆向きに直列接続した形となるため、１つの素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
【００６９】
Ｔａ２Ｏ５膜７０の内面上には、オーバーレイヤー２５が形成されてなり、ＴＦＤ素子２１及びデータ線３２はオーバーレイヤー２５にて覆われている。オーバーレイヤー２５は、サブ画素領域ＳＧ毎に断面視した状態で略台形を逆にした形状をなす開口、即ちコンタクトホール２５ａを有している。サブ画素領域ＳＧに対応するオーバーレイヤー２５の内面上には、画素電極１０が形成されている。
【００７０】
図５に示すように、画素電極１０は、オーバーレイヤー２５の内面上にマトリクス状に配列されている。画素電極１０ａ、１０ｂ、１０ｃは、Ｂ（青）、Ｒ（赤）、Ｇ（緑）の各色に対応する着色層６と夫々対向している。各画素電極１０は、コンタクトホール２５ａ内に延びてＴＦＤ素子２１と電気的に接続される接続部１０ｚを有している。各画素電極１０の接続部１０ｚは、コンタクトホール２５ａを介して、対応するＴＦＤ素子２１の第２金属膜３３６と接続されている。そして、同一列に属する画素電極１０は、それぞれＴＦＤ素子２１を介して、１本のデータ線３２に共通接続されている。また、同一行に属する画素電極１０は、夫々１本の透明電極８（走査線）と対向している。
【００７１】
以上の構成を有する素子基板９１では、特に、画素電極１０の接続部１０ｚと第２金属膜３３６とのコンタクト抵抗が１ＭΩ以下となるように設定されている。
【００７２】
なお、本発明では、上記した素子基板９１の構成に代えて、図７に示すように、画素電極１０の接続部１０ｚとＴＦＤ素子２１の第２金属膜３３６とがＩＴＯなどよりなる導電膜３８０を介して電気的に接続される構成にしても構わない。
【００７３】
即ち、この構成を有する素子基板９５では、コンタクトホール２５ａの位置に対応する第２金属膜３３６上に導電膜３８０が形成される。そして、画素電極１０の接続部１０ｚは、導電膜３８０を介して第２金属膜３３６と電気的に接続される。この導電膜３８０は、第２金属膜３３６上のみならず、その周辺に亘って形成してもよい。これは、導電膜３８０が透明性を有しており、当該導電膜３８０が画素電極１０と重なり合っても開口率の低下を招かないからである。しかし、以下に述べるように、本発明の目的を考慮すれば、導電膜３８０は、上記のようにコンタクトホール２５ａの位置に対応する第２金属膜３３６上にのみ形成すればよい。
【００７４】
即ち、このような構成を有する素子基板９５では、第２金属膜３３６を形成した後に、コンタクトホール２５ａの位置に対応する第２金属膜３３６上に導電膜３８０が形成される。そして、その後、ＴＦＤ素子２１の素子特性を調整するための熱処理が行われ、さらにその後、オーバーレイヤー２５を形成するための焼成が行われる。もし、コンタクトホール２５ａの位置に対応する第２金属膜３３６の上に導電膜３８０を形成しない場合には、そのような熱処理や焼成によって、その第２金属膜３３６の表面が酸化される。即ち、第２金属膜３３６の表面に酸化膜が形成される。このような酸化膜が形成されると画素電極１０と第２金属膜３３６とのコンタクト抵抗が高くなってしまう。しかし、素子基板９５のような構成にすれば、そのような熱処理や焼成が行われる前に、コンタクトホール２５ａの位置に対応する第２金属膜３３６の表面は導電膜３８０にて覆われる。これにより、画素電極１０の接続部１０ｚと第２金属膜３３６とのコンタクト抵抗が必要以上に高くなるのを防止できる。なお、このような趣旨を踏まえれば、導電膜３８０は、ＩＴＯに限らず、酸化され難い材料や、或いは、酸化膜が形成されたとしても熱処理等の前工程において水洗することにより、その酸化膜を容易に除去できるモリブデン系の材料であっても構わない。
（外部接続用配線等の構成）
次に、図８乃至図１０を参照して、本発明の特徴をなす外部接続用配線３５などの構成について説明する。図８は、図３における破線領域Ｅ２付近を拡大した部分拡大平面図を示す。図９は、図８における切断線Ｃ−Ｃ’に沿った部分断面図を示す。
【００７５】
下側基板１上にはＴａ２Ｏ５膜７０が形成されている。Ｔａ２Ｏ５膜７０上には、複数のデータ線３２及び外部接続用配線３５が形成されている。
【００７６】
各データ線３２は、クロムなどの材料にて形成され単層構造をなす本線３２ｙ（領域Ｅ２１に相当）と、その本線３２ｙの一端側に多層構造をなす端子部３２ｘ（領域Ｅ２０に相当）とを有している。本線３２ｙは、図示しない有効表示領域Ｖ側からＸドライバＩＣ３４近傍まで延在してなる。端子部３２ｘは、図９に示すように、クロムなどの導電材料よりなる第１導電層３２ａと、ＩＴＯなどの導電材料よりなる第２導電層３２ｂと、同じくＩＴＯなどの導電材料よりなる第３導電層３２ｃとを、この順に積層した構造を有している。なお、第１導電層３２ａ、第２導電層３２ｂ、及び第３導電層３２ｃは、夫々同一の長さ及び配線幅に形成されている。好適な例では、第１導電層３２ａの厚さは約３０００Åに、第２導電層３２ｂの厚さは約５００Åに、第３導電層３２ｃの厚さは約５００Åに夫々形成することができる。端子部３２ｘの要素である第３導電層３２ｃは、ＸドライバＩＣ３４の出力側の各バンプ３４ａにＡＣＦ８０を介して電気的に接続されている。ＡＣＦ８０は、接着用樹脂材料８０ａと、その中に分散配置された導電性粒子８０ｂとにより構成されている。
【００７７】
外部接続用配線３５は、端子部３２ｘと同一の積層構造を有している。即ち、外部接続用配線３５は、クロムなどの導電材料よりなる第１導電層３５ａと、ＩＴＯなどの導電材料よりなる第２導電層３５ｂと、同じくＩＴＯなどの導電材料よりなる第３導電層３５ｃとを、この順に積層した構造を有している。なお、第１導電層３５ａ、第２導電層３５ｂ、及び第３導電層３５ｃは、夫々同一の長さ及び配線幅に形成されている。好適な例では、第１導電層３５ａの厚さは約３０００Åに、第２導電層３５ｂの厚さは約５００Åに、第３導電層３５ｃの厚さは約５００Åに夫々形成することができる。
【００７８】
外部接続用配線３５の一端側、具体的には第３導電層３５ｃの一端側は、対応するＸドライバＩＣ３４の入力側の各バンプ３４ｂと、ＡＣＦ８０を介して電気的に接続されている。一方、外部接続用配線３５の他端側、具体的には第３導電層３５ｃの他端側は、対応するＦＰＣ９０の複数の配線９０ａにＡＣＦ８０を介して電気的に接続されている。そして、ＦＰＣ９０と電気的に接続された外部接続用配線３５の他端側からＸドライバＩＣ３４と電気的に接続された外部接続用配線３５の一端側までの平均的な抵抗値は約１００Ω以下に設定されている。かかる配線構成により、ＦＰＣ９０側からの信号及び電力は外部接続用配線３５を通じてＸドライバＩＣ３４へ出力される。また、ＸドライバＩＣ３４は、その出力された信号等に基づいて、データ線３２へデータ信号を出力する。
【００７９】
以上に述べた素子基板９１では、その製造過程において、クロムなどよりなる第１導電層３５ａ及び第１導電層３２ａを形成した後に、かつ、ＴＦＤ素子２１の素子特性を調整するための熱処理やオーバーレイヤー２５を形成するための焼成が行われる前に、その第１導電層３５ａ及び第１導電層３２ａの表面を覆うように、第２導電層３５ｂ又は第２導電層３２ｂが夫々形成される。このため、第１導電層３５ａ及び第１導電層３２ａの表面に酸化膜が形成されるのを防止できる。よって、第１導電層３５ａ及び第１導電層３２ａと、第２導電層３５ｂ又は第２導電層３２ｂとの間のコンタクト抵抗が各々低く維持され、ＦＰＣ９０と電気的に接続された外部接続用配線３５の他端側からＸドライバＩＣ３４と電気的に接続された外部接続用配線３５の一端側までの抵抗値が高くなるのを防止できる。好適な例では、ＦＰＣ９０と電気的に接続された外部接続用配線３５の他端側からＸドライバＩＣ３４と電気的に接続された外部接続用配線３５の一端側までの平均的な抵抗値が約１００Ω以下となるように設定することができる。これにより、液晶表示装置１００の駆動時にはＸドライバＩＣ３４が誤動作するのを防止できる。
【００８０】
なお、上記では、ＸドライバＩＣ３４及びＦＰＣ９０の各々に接続される外部接続用配線３５の構成及びその作用効果について説明した。かかる構成及び作用効果は、各ＹドライバＩＣ３３及びＦＰＣ９０の各々に接続される外部接続用配線３５についても同様に適用される。また、図１及び図３に示すように、走査線３１の折れ曲がり部分３１ｂの終端部、即ち端子部３１ｂａは、データ線３２の端子部３２ｘと同様の積層構造を有している。即ち、端子部３１ｂａは、クロム等よりなる第１導電層（図示略）と、ＩＴＯ等よりなる第２導電層（図示略）と、同じくＩＴＯ等よりなる第３導電層（図示略）とを、この順に積層した構造を有している。このため、図２を参照して理解されるように、走査線３１の端子部３１ｂａを構成する第３導電層は、実際にはシール部材３内において導通部材７と電気的に接続されている。このような構成にすることより、その付近の製造過程では、第１導電層を形成した後に、かつ、上記した熱処理や焼成が行われる前に、その第１導電層を覆うように第２導電層が形成される。このため、その第１導電層の表面に酸化膜が形成されるのを防止でき、シール部材３内に配置された導通部材７と、端子部３１ｂａとの間のコンタクト抵抗が高くなるのを防止でき、ひいては走査線３１から導通部材７を介して透明電極８までの抵抗値が高くなるのを防止できる。
【００８１】
なお、上記した外部接続用配線３５では、第１導電層３５ａ、第２導電層３５ｂ及び第３導電層３５ｃを夫々同一の長さ及び配線幅となるように形成した。しかし、これに限らず、それらの長さ及び配線幅は、夫々異なるように形成しても構わない。例えば、図１０に、その一例を示す。図１０（ａ）は、図８における破線領域Ｅ３付近を拡大して示す部分平面図であり、特に外部接続用配線３５の部分を拡大して示す部分平面図である。図１０（ｂ）は、図１０（ａ）における切断線Ｄ−Ｄ’に沿った部分断面図を示す。なお、図１０では、便宜上、ＦＰＣ９０やＸドライバＩＣ３４の図示は省略している。
【００８２】
図１０に示される例において、第１導電層３５ａは第２導電層３５ｂより外形が大きく形成されていると共に、第３導電層３５ｃは、さらに第１導電層３５ａより外形が大きく形成されている。即ち、第１導電層３５ａの外形は、第２導電層３５ｂの外形より長さＤ１だけ大きくなるように形成されている。ここで、長さＤ１は、約１μｍ程度とすることができる。また、第３導電層３５ｃの外形は、第１導電層３５ａの外形より長さＤ２だけ大きくなるように形成されている。このため、第３導電層３５ｃは、図１０に示されるように、第１導電層３５ａ及び第２導電層３５ｂを完全に覆っている。
【００８３】
このような構成にすれば、外部接続用配線３５の形成工程において、その配線３５を高品質に形成することができる。即ち、外部接続用配線３５を形成する場合、まずＴａ２Ｏ５膜７０上に第１導電層３５ａを形成し、その後に第２導電層３５ｂを第１導電層３５ａ上にフォトリソグラフィー技術により形成するが、その第２導電層３５ｂをエッチングするときに、その第２導電層３５ｂの周縁部がきれいにエッチングされない場合がある。これによって、外部接続用配線３５自体の電気的な性能が悪くなるようなことはないが、その配線３５が見た目上きれいに形成されないという問題が生じる。しかし、このように、第２導電層３５ｂの周縁部がきれにエッチングされないような場合でも、上記のような構成にすれば、第２導電層３５ｂのみならず第１導電層３５ａを完全に覆うように第３導電層３５ｃが形成される。これにより、外部接続用配線３５は見た目上もきれいな状態で形成される。
【００８４】
また、上記の実施形態では、外部接続用配線３５、データ線３２の端子部３２ｘ、端子部３２ｘに相当する走査線３１の端子部（図示略）、及び走査線３１の折れ曲がり部分３１ｂの端子部３１ｂａの各構成要素である第２導電層は、ＩＴＯにて形成するようにした。しかし、これに限らず、本発明では、第２導電層は、夫々酸化され難い材料やモリブデン系の材料により形成しても構わない。
【００８５】
また、上記の実施形態では、走査線３１及びデータ線３２は、夫々端子部３１ｂａ及び端子部３２ｘの部分を除きクロムにより形成することとしている。しかし、これに限らず、本発明では、ＹドライバＩＣ３３からシール部材３までの間に対応する走査線３１、及び／又はＸドライバＩＣ３４からシール部材３までの間に対応するデータ線３２を、端子部３１ｂａ及び３２ｘと同様の積層構造、又は第３導電層との２層構造にしても構わない。
【００８６】
[液晶表示装置の製造方法]
次に、図１、図１１乃至図２１等を参照して、液晶表示装置１００の製造方法について説明する。図１１は、液晶表示装置１００の製造方法を示すフローチャートである。図１２は、図１１における工程Ｓ１に対応するフローチャートであり、具体的には素子基板９１の製造方法を示すフローチャートである。特に、本発明は、図１２のフローチャートにおける工程Ｐ９及び工程Ｐ１１’に特徴を有している。図１３乃至図２１は、図１２のフローチャートの各工程に対応している。また、図１３乃至図２１において、紙面上側には、図６又は図７に示される部分の製造工程に対応する平面図及びそれに対応する断面図を示すと共に、紙面下側には、図９に示される部分の製造工程に対応する断面図を示す。なお、以下では、必要に応じて、図６、図７又は図９を適宜参照されたい。また、ＹドライバＩＣ３３付近の製造工程はＸドライバＩＣ３４付近の製造工程と略同様であるため、図１３乃至図２１では、その構成及び説明は省略する。また、図１３乃至図２１の平面図において、矩形状の破線領域は１つのサブ画素領域ＳＧを示している。
【００８７】
先ず、素子基板９１を作製する（工程Ｓ１）。ここで、図１、図１３乃至図２１を参照して、素子基板９１の製造方法について詳述する。まず、図１３（ａ）及び（ｂ）に示すように、上側基板１上に、下地層となるＴａ２Ｏ５膜７０を約０.１μｍの厚さにて形成し（工程Ｐ１）、続いて、そのＴａ２Ｏ５膜７０上に、Ｗ（タングステン）を約０.２重量％含むＴａＷ膜３５０を約０.１μｍの厚さにて形成する（工程Ｐ２）。
【００８８】
次に、図１４（ａ）及び（ｂ）に示すように、ＴａＷ膜３５０をドライエッチングによりパターニングする（工程Ｐ３）。これにより、図１４（ａ）においては、ＴＦＤ素子２１の構成要素である第１金属膜３２２が形成される。一方、図１４（ｂ）に対応する基板側では、Ｔａ２Ｏ５膜７０上に形成されたＴａＷ膜３５０は除去される。
【００８９】
次に、図１５（ａ）に示すように、陽極酸化法にて、第１金属膜３２２上に、Ｔａ２Ｏ５膜よりなる絶縁膜３２３を約０．０２μｍの厚さにて形成する（工程Ｐ４）。なお、この工程において、図１５（ｂ）に示される基板側には絶縁膜３２３は形成されない。
【００９０】
続いて、第１金属膜３２２を被覆している絶縁膜３２３等に対して熱処理Ａ、即ちアニ−ル処理Ａを実行する（工程Ｐ５）。アニ−ル処理Ａは、例えば、アニ−ル処理装置内における窒素ガス等の雰囲気中で約３２０℃、保持時間３０分の条件下にて実行する。このアニ−ル処理Ａを実行することにより、絶縁膜３２３たるＴａ２Ｏ５膜がより緻密な膜になり、設計仕様を満たす絶縁膜３２３を形成することができる。
【００９１】
次に、Ｔａ２Ｏ５膜７０、及び絶縁膜３２３の上に、クロム膜を約３０００Åの厚さにて形成し（工程Ｐ６、図示略）、続いて、図１６（ａ）に示すように、そのクロム膜をパターニングして、第２金属膜３３６、３１６を夫々形成する（工程Ｐ７）。これにより、データ線３２が形成される。また、図１６（ｂ）に示すように、Ｔａ２Ｏ５膜７０上には、データ線３２、及び外部接続用配線３５の要素である第１導電層３５ａが夫々形成される。なお、領域Ｅ２０に対応するＴａ２Ｏ５膜７０上には、端子部３２ｘの要素である第１導電層３２ａが形成される。なお、この工程では、図１又は図３に対応する端子部３１ｂａが形成される予定の領域を含む走査線３１もクロム膜にて形成する（図示略）。
【００９２】
次に、図１７（ａ）に示すように、上記の工程において陽極酸化するために使用していた余分なＴａＷ膜、厳密にいえば表面上に絶縁膜３２３が形成された余分な第１金属膜３２２をＴａ２Ｏ５膜７０上から分離する（工程Ｐ８）。これにより、第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂを含むＴＦＤ素子２１が形成される。
【００９３】
次に、本発明の特徴をなす第１透明導電膜を形成する（工程Ｐ９）。即ち、図１７（ｂ）に示すように、クロム膜よりなる第１導電層３２ａ及び第１導電層３５ａの上に、夫々ＩＴＯよりなる第１透明導電膜を約５００Å程度の厚さに形成する。これにより、第１接続部３２ａ上には、第２導電層３２ｂが形成されると共に、第１導電層３５ａ上には、第２導電層３５ｂが形成される。
【００９４】
なお、この工程では、第２導電層３２ｂ及び第２導電層３５ｂを夫々形成する材料を、ＩＴＯよりなる第１透明導電膜に代えて、熱処理が施されても酸化され難い材料か、或いはそのような熱処理によって酸化されたとしても水洗などにより酸化膜を容易に除去することのできるモリブデン系の材料にて形成するようにしても構わない。なお、第２導電層３２ｂ及び第２導電層３５ｂは、各々透明性を有しない第１接続部３２ａ及び第１導電層３５ａ上に形成されるので透明性を有することは必須ではない。
【００９５】
また、この工程では、図１又は図３に対応する端子部３１ｂａが形成される予定の領域、即ち上記の工程Ｐ６において当該領域に形成されたクロム膜（図示略）上に、第１透明導電膜又はモリブデン系の材料を積層する（図示略）。
【００９６】
また、この工程では、図１８に示すように、後述の工程においてコンタクトホール２５ａが形成される予定の第２金属膜３３６上に第１透明導電膜を形成しても構わない。この場合、当該第２金属膜３３６上に、第１透明導電膜よりなる導電膜３８０が約５００Å程度の厚さに形成される（図７も参照）。この導電膜３８０は透明性を有する材料にて形成されるため、図１８の平面図において、第２導電膜３３６の線幅より大きく形成してもよい。これは、開口率の低下をもたらさないからである。しかし、本発明は、後述するように導電膜３８０等の表面に酸化膜が形成されて、当該導電膜３８０等と電気的に接続される部分のコンタクト抵抗が高くなるのを防止することを目的としているため、導電膜３８０を特に大きく形成する必要性は乏しい。
【００９７】
次に、アニ−ル処理Ｂを実行する（工程Ｐ９）。即ち、第１透明導電膜を形成した後で、オーバーレイヤー２５及び画素電極の成膜前にアニ−ル処理Ｂを実行する。アニ−ル処理Ｂは、ＴＦＤ素子２１の特性を仕様で決められた一定の特性にするために行われるものである。特に、アニ−ル処理Ｂを一定の条件下、例えば２３０〜２８０℃（保持時間６０分以下、望ましくは３０分以下）、好ましくは２５０℃（保持時間５分）の条件下で実行することにより、絶縁膜３２３と第２金属膜３３６、３１６とを馴染ませて、画素電極１０とＴＦＤ素子２１とのコンタクト抵抗を小さくすることができる。
【００９８】
次に、オーバーレイヤーのパターニングを実行する（工程Ｐ１１）。具体的には、図１９（ａ）に示すように、Ｔａ２Ｏ５膜７０、ＴＦＤ素子２１及びデータ線３２の上に、絶縁膜たるオーバーレイヤー２５を約２.０μｍの厚さに形成する。なお、オーバーレイヤーの材料としては、感光性及び透明性を有するアクリル樹脂などが好適である。また、このとき同時に、ステッパー又は一括露光機によって第２金属膜３３６上の一部に、断面視した状態で略台形を逆にした形状を有するコンタクトホール２５ａを形成する。なお、この工程では、図１９（ｂ）に示される基板側にオーバーレイヤー２５は形成されない。
【００９９】
次に、上記の工程Ｐ９において、第２導電層３２ｂ及び第２導電層３５ｂをモリブデン系の材料にて形成した場合には洗浄工程Ｐ１１’に移行し、それ以外は工程Ｐ１２へ移行する。工程Ｐ１１’に移行した場合には、半製品たる素子基板を水などで洗浄する。これにより、次の作用効果を得ることができる。即ち、上記の工程Ｐ１０及び１１における熱処理によって、モリブデン系の材料よりなる第２導電層３２ｂ、第２導電層３５ｂ及び端子部３１ｂａの要素の表面には酸化膜が形成されているが、かかる洗浄工程Ｐ１１’を実行することにより、当該第２導電層３２ｂ、第２導電層３５ｂ及び端子部３１ｂａの要素の表面に形成された酸化膜を容易に除去することができる。
【０１００】
工程Ｐ１２へ移行した場合には、第２透明導電膜を形成する。具体的には、図２０（ａ）に示すように、オーバーレイヤー２５上、及びコンタクトホール２５ａ内の第２金属膜３３６上に、ＩＴＯなどの第２透明導電膜よりなる画素電極を形成する。なお、第２透明導電膜は、上記した第１透明導電膜と同一の材料とすることができる。これにより、コンタクトホール２５ａ内において画素電極１０と第２金属膜３３６とが電気的に接続される。なお、この工程において、上記した図１８に示される構成の場合には、コンタクトホール２５ａ内に位置し且つ第２金属膜３３６上に形成された導電膜３８０上に画素電極１０が形成される。この場合、コンタクトホール２５ａ内において、画素電極１０と導電膜３８０とが電気的に接続される。
【０１０１】
また、この工程では、図２０（ｂ）に示すように、第２導電層３２ｂ、第２導電層３５ｂ及び端子部３１ｂａの要素の上に、第２透明導電膜を形成する。これにより、第２導電層３２ｂ上には、ＩＴＯなどの材料よりなる第３導電層３２ｃが形成されると共に、第２導電層３５ｂ上には、同じくＩＴＯなどの材料よりなる第３導電層３５ｃが形成される。また、端子部３１ｂａの要素上にも第２透明導電膜が形成される（図示略）。即ち、この工程により、データ線３２の端子部３２ｘ、外部接続用配線３５及び端子部３１ｂａ（図示略、図１又は図３を参照）が夫々形成される。
【０１０２】
次に、その他の構成要素を取り付ける（工程Ｐ１３）。具体的には、図２１（ａ）及び（ｂ）に示すように、上側基板１の下側に位相差板（１／４波長板）１３及び偏光板１４を取り付ける。また、図２１（ｂ）に示すように、ＸドライバＩＣ３４及びＦＰＣ９０を夫々取り付ける。即ち、端子部３２ｘの要素である第３導電層３２ｃと、ＸドライバＩＣ３４の出力側の各バンプ３４ａとをＡＣＦ８０を介して電気的に接続すると共に、外部接続用配線３５の一端側と、ＸドライバＩＣ３４の入力側の各バンプ３４ｂとをＡＣＦ８０を介して電気的に接続する。なお、図２１では特に図示しないが、同様の方法により、走査線３１の一端側と、ＹドライバＩＣ３３の入力側の各バンプ３３ａとをＡＣＦ８０を介して電気的に接続すると共に、外部接続用配線３５の一端側と、ＹドライバＩＣ３３の出力側の各バンプ３３ｂとをＡＣＦ８０を介して電気的に接続する（接続状態は図１又は図３を参照）。また、この工程では、ＦＰＣ９０の各配線９０ａと、外部接続用配線３５の他端側とをＡＣＦ８０を介して電気的に接続する。
【０１０３】
図１１に戻り、次に、図２に示されるカラーフィルタ基板を既知の方法により作製し（工程Ｓ２）、素子基板９１とカラーフィルタ基板９２とをシール部材３を介して貼り合せる（工程Ｓ３）。次に、素子基板９１とカラーフィルタ基板９２との間に形成された開口（図示略）より液晶をその内部に注入して当該開口の封止処理をする（工程Ｓ４）。次に、その他の構成要素を実装することにより、図２に示される本発明の液晶表示装置１００が製造される。
【０１０４】
以上の液晶表示装置の製造方法によれば、クロム膜のパターニング工程Ｐ７の後で、且つ、アニール処理Ｂの工程Ｐ１０を実行する前に、第１導電層３２ａ及び第１導電層３５ａ等の上に、ＩＴＯなどよりなる第１透明導電膜、即ち第２導電層３２ｂ及び第２導電層３５ｂを夫々形成することとしている。このため、第１導電層３２ａ及び第１導電層３５ｂの表面に直接熱が付与されるようなことはなく、これにより第１導電層３２ａ及び第１導電層３５ａの表面が酸化される、即ち酸化膜が形成されるのを防止できる。よって、第１導電層３５ａ及び第１導電層３２ａと、第２導電層３５ｂ又は第２導電層３２ｂとの間のコンタクト抵抗が各々低く維持され、ＦＰＣ９０と電気的に接続された外部接続用配線３５の他端側からＹドライバＩＣ３３又はＸドライバＩＣ３４と電気的に接続された外部接続用配線３５の一端側までの抵抗値が高くなるのを防止できる。好適な例では、ＦＰＣ９０と電気的に接続された外部接続用配線３５の他端側からＹドライバＩＣ３３又はＸドライバＩＣ３４と電気的に接続された外部接続用配線３５の一端側までの平均的な抵抗値が約１００Ω以下となるように設定することができる。これにより、液晶表示装置１００の駆動時にＹドライバＩＣ及びＸドライバＩＣ３４が夫々誤動作するのを防止できる。
【０１０５】
また、この製造方法では、クロム膜のパターニング工程Ｐ７の後に、且つ、アニール処理Ｂの工程Ｐ１０を実行する前に、端子部３１ｂａの構成要素となるクロムからなる要素上に、ＩＴＯなどからなる要素が形成され、且つ、必要に応じて、ＴＦＤ素子２１の第２金属膜３３６上に、ＩＴＯなどからなる導電層３８０が夫々形成される。よって、前者により、端子部３１ｂａのクロムからなる要素の表面に酸化膜が形成されるのを防止でき、シール部材３内に配置された導通部材７と、端子部３１ｂａとの間のコンタクト抵抗が高くなるのを防止できる。また、後者により、画素電極１０とＴＦＤ素子２１の第２金属膜３３６との間のコンタクト抵抗が高くなるのを防止できる。
【０１０６】
[変形例]
上記の実施形態では、半透過反射型の液晶表示装置１００に本発明を適用したが、これに限らず、反射型又は透過型の液晶表示装置にも本発明を適用できる。また、上記の実施形態では、液晶表示装置１００にＴＮ型の液晶を適用することとしたが、これに限らず、液晶表示装置１００に負の誘電率異方性を有する液晶を適用することとしてもよい。さらに、上記の実施形態では、ＴＦＤ素子２１を有する素子基板９１に本発明を適用したが、これに限らず、ＴＦＴ（Thin Film Transistor）などのスイッチング素子を有する素子基板に本発明を適用しても構わない。
【０１０７】
［電子機器］
次に、本発明による液晶表示装置１００を電子機器の表示装置として用いる場合の実施形態について説明する。
【０１０８】
図２２は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００と、これを制御する制御手段４１０とを有する。ここでは、液晶表示装置１００を、パネル構造体４０３と、半導体ＩＣなどで構成される駆動回路４０２とに概念的に分けて描いてある。また、制御手段４１０は、表示情報出力源４１１と、表示情報処理回路４１２と、電源回路４１３と、タイミングジェネレータ４１４と、を有する。
【０１０９】
表示情報出力源４１１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ４１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路４１２に供給するように構成されている。
【０１１０】
表示情報処理回路４１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路４０２へ供給する。駆動回路４０２は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路４１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【０１１１】
次に、本発明に係る液晶表示装置１００を適用可能な電子機器の具体例について図２３を参照して説明する。
【０１１２】
まず、本発明に係る液晶表示装置１００を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図２３（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示パネルを適用した表示部７１３とを備えている。
【０１１３】
続いて、本発明に係る液晶表示装置１００を、携帯電話機の表示部に適用した例について説明する。図２３（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明に係る液晶表示装置１００を適用した表示部７２４を備える。
【０１１４】
なお、本発明に係る液晶表示装置１００を適用可能な電子機器としては、図２３（ａ）に示したパーソナルコンピュータや図２３（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【０１１５】
また、本発明は、液晶表示装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【０１１６】
【図１】本発明の液晶表示装置の電極及び配線の構成を示す平面図。
【図２】液晶表示装置の断面構成を示す。
【図３】素子基板の電極及び配線の構成等を示す平面図。
【図４】カラーフィルタ基板の電極の構成を示す平面図。
【図５】素子基板における画素電極等のレイアウトを示す平面図。
【図６】図５におけるコンタクトホール付近の部分断面図。
【図７】他の形態例に係るコンタクトホール付近の部分断面図。
【図８】素子基板における外部接続用配線付近の電気的構成を示す部分平面図。
【図９】素子基板における外部接続用配線付近の電気的構成を示す部分断面図。
【図１０】外部接続用配線の他の形態例を示す部分平面図及び部分断面図。
【図１１】本発明の液晶表示装置の製造方法を示すフローチャート。
【図１２】素子基板の製造方法を示すフローチャート。
【図１３】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１４】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１５】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１６】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１７】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１８】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１９】素子基板の製造工程を示す部分断面図及び部分平面図。
【図２０】素子基板の製造工程を示す部分断面図及び部分平面図。
【図２１】素子基板の製造工程を示す部分断面図及び部分平面図。
【図２２】本実施形態に係る液晶表示装置を適用した電子機器の回路ブロック図。
【図２３】本実施形態に係る液晶表示装置を適用した電子機器の例。
【符号の説明】
【０１１７】
１  上側基板、  ２  下側基板、  ３  シール部材、  ６  着色層、  ７  導通部材、  ８  走査電極、  １０  画素電極、  ２５  オーバーレイヤー、  ２５ａ  コンタクトホール、  ３１  走査線、  ３１ｂａ  端子部、  ３２  データ線、  ３２ｘ  端子部、  ３３ａ、３３ｂ、３４ａ、３４ｂ  バンプ、  ３５  外部接続用配線、  ３３  ＹドライバＩＣ、  ３４  ＸドライバＩＣ、  ２１  ＴＦＤ素子、  ９１  素子基板、  ９２  カラーフィルタ基板、  １００  液晶表示装置
【図１】
2006106516.tif 000003
【図２】
2006106516.tif 000004
【図３】
2006106516.tif 000005
【図４】
2006106516.tif 000006
【図５】
2006106516.tif 000007
【図６】
2006106516.tif 000008
【図７】
2006106516.tif 000009
【図８】
2006106516.tif 000010
【図９】
2006106516.tif 000011
【図１０】
2006106516.tif 000012
【図１１】
2006106516.tif 000013
【図１２】
2006106516.tif 000014
【図１３】
2006106516.tif 000015
【図１４】
2006106516.tif 000016
【図１５】
2006106516.tif 000017
【図１６】
2006106516.tif 000018
【図１７】
2006106516.tif 000019
【図１８】
2006106516.tif 000020
【図１９】
2006106516.tif 000021
【図２０】
2006106516.tif 000022
【図２１】
2006106516.tif 000023
【図２２】
2006106516.tif 000024
【図２３】
2006106516.tif 000025