(57)【要約】  【課題】  プリント配線板の製造工程が複雑になることがなく、また回路基板の実装高さを増やすことなく、高密度化が可能になり、実装した電子部品を付け替えられる回路基板の製造方法を提供する。  【解決手段】  半導体素子が樹脂により封止された半導体パッケージ２１０と受動素子２０８とがプリント配線板２０７にはんだ付けされた回路基板２０１において、半導体パッケージ２１０のプリント配線板２０７に対する面に逃げ部２１３を設け、プリント配線板２０７に接続された受動素子２０８を逃げ部２１３の内部に配置したことを特徴とする。【選択図】  図１
2006295005.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が樹脂により封止された半導体パッケージと受動素子とがプリント配線板にはんだ付けされた回路基板において、前記半導体パッケージの前記プリント配線板に対する面に逃げ部を設け、前記プリント配線板に接続された前記受動素子を前記逃げ部の内部に配置したことを特徴とする回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に用いられているプリント配線板に電子部品をはんだ付けした回路基板を高密度化する製造方法に関するものである。
【背景技術】
【０００２】
携帯型電子機器などに搭載される回路基板は小型かつ高機能化が進み、電子部品を高密度に実装する技術が求められているが、プリント配線板の表面に２次元的に電子部品を配置することでは限界がある。そこで電子部品を高密度に実装する方法として、例えば特許文献１や特許文献２に記載されているように、半導体部品の近傍に配置される必要のあるバイパスコンデンサといった回路を構成する受動素子である電子部品をプリント配線板の中へ埋め込むことで、電子部品を３次元的に配置して薄型かつ高密度化する技術がある。
【０００３】
図３は、従来の回路基板の断面図を示している。回路基板１０１は、銅箔により回路パターンを形成した配線層１０２〜１０４と、絶縁性樹脂層１０５、１０６を交互に接着積層したプリント配線板１０７を備えている。
【０００４】
これらを接着積層する際、はじめに絶縁性樹脂層１０６の両面に配線層１０３および１０４が接着積層された状態で、配線層１０３の表面に導電性接着剤またははんだなどをマスク印刷し、例えば０４０２と呼ばれる部品高さが０．２ｍｍの微小チップ部品１０８を位置合わせして配置して加熱固定して予め電気的に接続しておく。その上に絶縁性樹脂層１０５および配線層１０２を接着積層することで、微小チップ部品１０８を内蔵したプリント配線板１０７を形成する。
【０００５】
次に、表面の配線層１０２に、はんだなどをマスク印刷した上にチップ部品１０９やクワッドフラットパッケージ（以下、ＱＦＰという）のような半導体パッケージ１１０を配置しリフロー加熱固定する。最後にプリント配線板１０７を反転して反対の配線層１０４の上にも同様に電子部品１０９を配置する。
【０００６】
このようにして、プリント配線板１０７の表面だけでなく、プリント配線板１０７の内部にも３次元的に部品を配置して、回路基板１０１の実装高さを高くすることなく高密度な回路基板１０１を形成している。
【特許文献１】特許第２７１５９３４号公報
【特許文献２】特開２００３−７８２５１号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記のような従来の技術では、プリント配線板１０７の製造工程が複雑であり品質の確保が困難になると共に、プリント配線板１０７の内部に微小チップ部品１０８が内蔵されてしまっている。このため、プリント配線板１０７の製造が完了した時点で、内蔵された部品の特性や信頼性に問題があった場合や、回路設計の変更に合わせて部品特性を変更する要望があった場合に、内蔵部品の付け替えに対応できないという問題点があった。
【０００８】
本発明は、前記のような従来の問題を解決するものであり、半導体パッケージのプリント配線板に対する面に逃げ部を設け、プリント配線板に接続された微小チップ部品を逃げ部の内部に配置することで、回路基板を高密度化することのできる回路基板の製造方法を提供する。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明の回路基板の製造方法は、半導体素子が樹脂により封止された半導体パッケージと受動素子とがプリント配線板にはんだ付けされた回路基板において、前記半導体パッケージの前記プリント配線板に対する面に逃げ部を設け、前記プリント配線板に接続された前記受動素子を前記逃げ部の内部に配置したことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、プリント配線板の製造工程が複雑になることがなく、また回路基板の実装高さを増やすことなく、高密度化が可能になる。また、実装した電子部品を付け替えられるので、部品特性を容易に変更することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１２】
（実施の形態１）
図１は、本発明の一実施の形態に係る回路基板の断面図である。図２は、本発明の一実施の形態に係る半導体パッケージの斜視図である。回路基板２０１は、銅箔により回路パターンを形成した配線層２０２〜２０４に、絶縁性樹脂層２０５、２０６を交互に接着積層したプリント配線板２０７を備えている。
【００１３】
プリント配線板２０７の表面に配置された配線層２０２の表面に、マスク印刷などによりはんだを印刷して供給する。その上に受動素子である微小チップ部品２０８や、チップ部品２０９を位置合わせして配置する。このとき、微小チップ部品２０８は、半導体パッケージ２１０が配置される領域内に配置されるように設計されている。
【００１４】
次に、半導体パッケージ２１０の端子２１１が接合される配線パターン位置にもはんだを供給してリフロー加熱することで、各電子部品２０８、２０９を固定する。また、プリント配線板２０７を反転して、反対の配線層２０４の上にも同様に電子部品２０９を固定する。
【００１５】
半導体パッケージ２１０は、ＱＦＰタイプのパッケージ形態であり、封止樹脂部２１２のうちプリント配線板２０７が相対する側に、逃げ部２１３を設けている。逃げ部２１３は、先にプリント配線板２０７に微小チップ部品２０８が配置された位置に対応して設けられている。
【００１６】
次に、半導体パッケージ２１０の端子２１１が接続されるプリント配線板２０７上の位置のはんだにフラックスを塗布し、逃げ部２１３の内部に微小チップ部品２０８が入るように半導体パッケージ２１０を配置した後、リフロー加熱、熱風の部分的な送風、又ははんだごてなどによって、端子２１１部を加熱して固定する。
【００１７】
逃げ部２１３の深さは、０４０２部品を使う場合は、部品高さ０．２ｍｍと、はんだ印刷の０．１ｍｍとが収まればよく、０．５ｍｍから１．０ｍｍの範囲で足りることになる。なお、半導体パッケージ２１０を別工程ではんだ付けしたが、微小チップ部品２０８と同時にリフロー加熱して固定しても同様の効果が得られる。
【００１８】
以上のようにして、回路基板２０１を構成することで、プリント配線板２０７の製造工程を複雑にすることがなく、また実装面積を少なくすることができると共に実装高さも高くすることなく高密度化が可能になる。また、電子部品がすべてプリント配線板２０７の表面にはんだ付けされているため、電子部品の品質問題や設計変更に対応した付け替えなどが容易になる。
【産業上の利用可能性】
【００１９】
本発明の回路基板の製造方法は、プリント配線板の製造工程が複雑になることがなく、また回路基板の実装高さを増やすことなく高密度化が可能であり、また実装された電子部品が付け替えられることで部品特性を容易に変更できるので、高密度化回路基板などの実装用途に有用である。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態に係る回路基板の断面図。
【図２】本発明の一実施の形態に係る半導体パッケージの斜視図。
【図３】従来の回路基板の一例の断面図。
【符号の説明】
【００２１】
２０１  回路基板
２０２，２０３，２０４  配線層
２０５，２０６  絶縁性樹脂層
２０７  プリント配線板
２０８  微小チップ部品
２０９  チップ部品
２１０  半導体パッケージ
２１３  逃げ部
【図１】
2006295005.tif 000003
【図２】
2006295005.tif 000004
【図３】
2006295005.tif 000005