(57)【要約】【課題】  水分の侵入、腐食の影響を集積回路に及ぼさないガードリング構造を有する半導体装置及びその製造方法を提供する。【解決手段】  半導体基板１０は、ＩＣチップ製品ＣＨＩＰの基材である。製品実パターン領域ＣＰＡは、図示しないが複数の素子を配線層で接続し集積回路化した領域を示す。集積回路に関係する配線層の構造の一部で、製品実パターン領域ＣＰＡすなわち集積回路の周辺の絶縁層１２中に、防湿用の壁として二重以上のガードリングＧＲ（ＧＲ１，ＧＲ２）が形成されている。この二重以上のガードリングＧＲ（ＧＲ１，ＧＲ２）は、互いに絶縁層１２を隔てて内側、外側の位置関係を有し独立している。【選択図】  図１
2006303073.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に構成される集積回路と、
前記集積回路に関係する配線層の構造の一部で、前記集積回路周辺の絶縁層中に防湿用の壁として形成された二重以上のガードリングと、
を具備し、
前記二重以上のガードリングは互いに前記絶縁層を隔てて内側、外側の位置関係を有し独立していることを特徴とする半導体装置。
【請求項２】
前記二重以上のガードリングは、それぞれ素子分離膜に隣り合う前記半導体基板への接続部及びビア接続部を介した前記配線層複数層で構成されるパターンが含まれることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記二重以上のガードリングは、それぞれ隣り合うガードリングにおいて第１層目の配線層への接続に至るまでの下地の形態が異なっていることを特徴とする請求項１記載の半導体装置。
【請求項４】
半導体基板に構成される集積回路と、
前記集積回路に関係する配線層の構造の一部で、前記集積回路周辺の絶縁層中に第１の防湿用の壁として形成された第１のガードリングと、
前記配線層の構造の一部で、前記集積回路周辺の絶縁層中に前記第１のガードリングから所定距離隔てた内側において第２の防湿用の壁として形成された第２のガードリングと、
を含む半導体装置。
【請求項５】
前記第１のガードリング、前記第２のガードリングは、それぞれ独立して素子分離膜に隣り合う前記半導体基板への接続部及びビア接続部を介した前記配線層複数層で構成されるパターンが含まれていることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第１のガードリングは、素子分離膜に隣り合う前記半導体基板への接続部及びビア接続部を介した前記配線層複数層で構成されるパターンが含まれ、前記第２のガードリングは、素子分離膜上の導電部材への接続部及びビア接続部を介した前記配線層複数層で構成されるパターンが含まれていることを特徴とする請求項４記載の半導体装置。
【請求項７】
前記第１のガードリング、前記第２のガードリングは、それぞれ独立して素子分離膜上の導電部材への接続部及びビア接続部を介した前記配線層複数層で構成されるパターンが含まれていることを特徴とする請求項４記載の半導体装置。
【請求項８】
半導体基板の集積回路に関係する所定の配線層及びこの配線層を利用して前記集積回路周辺の絶縁層中に防湿用の壁としてガードリングを形成する工程を具備し、
前記ガードリングは互いに絶縁層を隔てて内側、外側の位置関係を有する独立した二重以上のガードリングを形成することを特徴とする半導体装置の製造方法。
【請求項９】
前記絶縁層のうち高密度プラズマによる形成層を除いて前記ガードリングの形成がなされることを特徴とする請求項８記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路チップ内部への水分浸入を防ぐ防湿リング、いわゆるガードリングを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
防湿リング、いわゆるガードリングは、ＩＣチップの最外周近くにおいて、内部回路領域の周辺を囲む壁のように設けられている。これにより、内部回路に水分が浸入するのを防止する。このようなガードリングは、通常、異なる配線層と配線層どうしのビア接続部により構成される。ガードリングにおいて、何らかの欠陥により水分を通過させてしまうような事態になっても、程度によっては内部回路が水分に侵されるまでに相当な時間が費やされる場合がある。ＩＣチップは、ガードリングの一部に欠陥があっても、不良にならないまま試験を通過して市場に回り、ある製品に組込まれる場合がある。そのようなＩＣチップでも長い時間正常に動作可能なように、ガードリングの構造も工夫されている。
【０００３】
上記工夫されたガードリングの一例として、第１のガードリングと第２のガードリングを設け、複数の区域に分割する接続部でこの第１のガードリングと第２のガードリングを接続する構成が開示されている（例えば特許文献１参照）。
【特許文献１】特開２００４−３０４１２４号公報（図１、段落番号［００２８］〜［００３０］）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述のように、二重のガードリングとなっていても、第１（外側）のガードリングと第２（内側）のガードリングが配線により繋がっている構造となっている。このような構成であると、第１のガードリングにクラックが起き、腐食し始めた場合には、これに繋がっている第２のガードリング部分も引き続き腐食が起こる恐れがある。第２のガードリング部分が腐食に至れば、集積回路領域への悪影響が懸念される。
【０００５】
本発明は上記のような事情を考慮してなされたもので、水分の侵入、腐食の影響を集積回路に及ぼさないガードリング構造を有する半導体装置及びその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、半導体基板に構成される集積回路と、前記集積回路に関係する配線層の構造の一部で、前記集積回路周辺の絶縁層中に防湿用の壁として形成された二重以上のガードリングと、を具備し、前記二重以上のガードリングは互いに前記絶縁層を隔てて内側、外側の位置関係を有し独立していることを特徴とする。
【０００７】
上記本発明に係る半導体装置によれば、それぞれ独立したガードリングを二重以上設ける。これにより、仮に外側のガードリングが水分に侵されたとしても、内側のガードリングはその影響をほとんど受けない。
【０００８】
なお、上記本発明の半導体装置において、好ましくは次のいずれかの特徴を有することによって互いに影響を受け難い独立したガードリングの構成が実現され易い。
前記二重以上のガードリングは、それぞれ素子分離膜に隣り合う前記半導体基板への接続部及びビア接続部を介した前記配線層複数層で構成されるパターンが含まれることを特徴とする。
前記二重以上のガードリングは、それぞれ隣り合うガードリングにおいて第１層目の配線層への接続に至るまでの下地の形態が異なっていることを特徴とする。
【０００９】
本発明に係る半導体装置は、半導体基板に構成される集積回路と、前記集積回路に関係する配線層の構造の一部で、前記集積回路周辺の絶縁層中に第１の防湿用の壁として形成された第１のガードリングと、前記配線層の構造の一部で、前記集積回路周辺の絶縁層中に前記第１のガードリングから所定距離隔てた内側において第２の防湿用の壁として形成された第２のガードリングと、を含む。
【００１０】
上記本発明に係る半導体装置によれば、それぞれ独立した第１、第２のガードリングを設ける。これにより、外側のガードリングが水分に侵されたとしても、内側のガードリングはその影響をほとんど受けない。
【００１１】
なお、上記本発明に係る半導体装置において、好ましくは次のいずれかの特徴を有することによって第１、第２のガードリングは互いに影響を受け難い独立した構成とし易い。
前記第１のガードリング、前記第２のガードリングは、それぞれ独立して素子分離膜に隣り合う前記半導体基板への接続部及びビア接続部を介した前記配線層複数層で構成されるパターンが含まれていることを特徴とする。
前記第１のガードリングは、素子分離膜に隣り合う前記半導体基板への接続部及びビア接続部を介した前記配線層複数層で構成されるパターンが含まれ、前記第２のガードリングは、素子分離膜上の導電部材への接続部及びビア接続部を介した前記配線層複数層で構成されるパターンが含まれていることを特徴とする。
前記第１のガードリング、前記第２のガードリングは、それぞれ独立して素子分離膜上の導電部材への接続部及びビア接続部を介した前記配線層複数層で構成されるパターンが含まれていることを特徴とする。
【００１２】
本発明に係る半導体装置の製造方法は、半導体基板の集積回路に関係する所定の配線層及びこの配線層を利用して前記集積回路周辺の絶縁層中に防湿用の壁としてガードリングを形成する工程を具備し、前記ガードリングは互いに絶縁層を隔てて内側、外側の位置関係を有する独立した二重以上のガードリングを形成することを特徴とする。
【００１３】
上記本発明に係る半導体装置の製造方法によれば、それぞれ独立したガードリングを二重以上にして形成する。これにより、仮に外側のガードリングが水分に侵されたとしても、内側のガードリングはその影響をほとんど受けない。
【００１４】
上記本発明に係る半導体装置の製造方法において、好ましくは前記絶縁層のうち高密度プラズマによる形成層を除いて前記ガードリングの形成がなされることを特徴とする。水分が進行し易い絶縁層にはガードリングが必要であるが、耐湿性に優れた絶縁層にはガードリングの形成を省略することもできる。
【発明を実施するための形態】
【００１５】
図１は、本発明の第１実施形態に係る半導体装置の要部構成を示す平面図である。半導体基板１０は、ＩＣチップ製品ＣＨＩＰの基材である。製品実パターン領域ＣＰＡは、図示しないが複数の素子を配線層で接続し集積回路化した領域を示す。領域ＣＰＡの表面には図示しない電極パッドやバンプ電極等の外部端子が所定領域（領域ＣＰＡの周囲または中央または全域等）に設けられる。
【００１６】
上記集積回路に関係する配線層の構造の一部で、製品実パターン領域ＣＰＡすなわち集積回路の周辺の絶縁層１２中に、防湿用の壁として二重以上のガードリングＧＲ（ＧＲ１，ＧＲ２）が形成されている。この二重以上のガードリングＧＲ（ＧＲ１，ＧＲ２）は、互いに絶縁層１２を隔てて内側、外側の位置関係を有し独立している。なお、図では占有面積や効果の程度を考慮してガードリングＧＲ１，ＧＲ２の二重構造としているが、三重、四重の構成も考えられる。
【００１７】
また、ガードリングＧＲ１，ＧＲ２それぞれは、下地の領域から独立した形態となっていることが望ましい。例えば、ガードリングＧＲ１，ＧＲ２それぞれは、図示しない素子分離膜に隣り合う半導体基板１０への接続部及びビア接続部を介した配線層複数層で構成されるパターンが含まれる（図２参照）。つまり、ガードリングＧＲ１，ＧＲ２がそれぞれ設けられる下地も素子分離膜で隔てられている。これにより、２つのガードリングＧＲ１，ＧＲ２は互いに影響され難くなる。また、ガードリングＧＲ１，ＧＲ２それぞれは、隣り合うガードリングにおいて第１層目の配線層への接続に至るまでの下地の形態が異なっていても、互いに影響はされ難くなるので好ましい。
【００１８】
上記実施形態の構成によれば、それぞれ独立したガードリングＧＲを二重以上設ける。これにより、仮に外側のガードリングＧＲ１がクラックなどによって水分に侵されたとしても、内側のガードリングＧＲ２はその影響をほとんど受けない。つまり、外側のガードリングＧＲ１が腐食に至るような事態になっても、配線層で繋がっていない内側のガードリングＧＲ２はその影響をほとんど受けない。従って、全体的に水分、腐食に侵され難いガードリングＧＲの構成が実現される。また、外側、内側のガードリング構成によって、このようなガードリングＧＲの領域から製品実パターン領域ＣＰＡの集積回路領域端部までの距離を本来の制限値よりも小さくすることが期待できる。
【００１９】
図２は、本発明の第２実施形態に係る半導体装置の要部構成であり、前記図１のガードリングＧＲの構造を示す断面図である。半導体基板１０において、製品実パターン領域ＣＰＡ側には、図示しない複数の素子を配線層で接続した集積回路が構成される。最表面には図示しない電極パッドやバンプ電極等の外部端子が所定領域に設けられる。
【００２０】
集積回路に関係する配線層の構造の一部で、集積回路周辺の絶縁層１２中に第１の防湿用の壁として形成された第１のガードリングＧＲ１が設けられている。また、同様に、集積回路に関係する配線層の構造の一部で、集積回路周辺の絶縁層１２中に第１のガードリングＧＲ１から所定距離隔てた内側において第２の防湿用の壁として形成された第２のガードリングＧＲ２が設けられている。
【００２１】
上記ガードリングＧＲ１、ＧＲ２は、破線で分けたようにそれぞれ独立して素子分離膜１１に隣り合う半導体基板１０への接続部ＣＮＴ及びビア接続部ＶＩＡを介した配線層１４複数層（１４１，１４２）で構成されるパターンが含まれている。接続部ＣＮＴはスリットコンタクト、ビア接続部ＶＩＡはスリットビアで配線層１４と共に壁を作る。接続部ＣＮＴとビア接続部ＶＩＡの位置は、上から見ると重ならない位置関係にある。すなわち、ビア接続部ＶＩＡは接続部ＣＮＴの位置に比べて素子分離膜１１上方に配されており、ガードリング領域に幅を持たせている。これにより、水分の進行をより遅延させる作用を有する。
【００２２】
接続部ＣＮＴは、バリア膜を含むＷの埋め込みが一般的である。この場合、絶縁層１２を平坦化する工程が入る。配線層１４は、Ａｌを主成分としたアルミニウム合金配線が考えられる。また、配線層１４として、埋め込み配線の形態を用いるなら、バリア膜を含むＣｕ配線も考えられる。いずれにしても、製品実パターン領域ＣＰＡの集積回路配線に準ずる。
【００２３】
図３は、本発明の第３施形態に係る半導体装置の要部構成であり、前記図１のガードリングＧＲの構造（第２例）を示す断面図である。半導体基板１０において、製品実パターン領域ＣＰＡ側には、図示しない複数の素子を配線層で接続した集積回路が構成される。最表面には図示しない電極パッドやバンプ電極等の外部端子が所定領域に設けられる。
【００２４】
集積回路に関係する配線層の構造の一部で、集積回路周辺の絶縁層１２中に第１の防湿用の壁として形成された第１のガードリングＧＲ２１が設けられている。さらに、集積回路に関係する配線層の構造の一部で、集積回路周辺の絶縁層１２中に第１のガードリングＧＲ２１から所定距離隔てた内側において第２の防湿用の壁として形成された第２のガードリングＧＲ２２が設けられている。破線はガードリングＧＲ２１，２２がそれぞれ独立していることを示す。
【００２５】
上記ガードリングＧＲ２１は、前記図２のガードリングＧＲ１の構成と同様であり、素子分離膜１１に隣り合う半導体基板１０への接続部ＣＮＴ及びビア接続部ＶＩＡを介した配線層１４複数層（１４１，１４２）で構成されるパターンが含まれている。また、ガードリングＧＲ２２は、素子分離膜１１上にゲート電極部材１３への接続部ＧＣＮＴ及びビア接続部ＶＩＡを介した配線層１４複数層（１４１，１４２）で構成されるパターンが含まれている。
【００２６】
ゲート電極部材１３は、ポリシリコンの他、ポリサイド等の部材が考えられ、製品実パターン領域ＣＰＡの集積回路配線に準ずる。接続部ＣＮＴ，ＧＣＮＴはスリットコンタクト、ビア接続部ＶＩＡはスリットビアで配線層１４と共に壁を作る。このように、ガードリングＧＲ２１，ＧＲ２２それぞれは、隣り合うガードリングにおいて第１層目の配線層１４１への接続に至るまでの下地の形態が異なっている。これにより、水分浸入や外的ストレス等、互いに影響はされ難くなる。
【００２７】
接続部ＧＣＮＴとビア接続部ＶＩＡの位置は、上から見ると重なる位置関係にある。これにより、ガードリングＧＲ２２の占有面積の縮小化、ひいてはガードリング領域を設ける幅の縮小化に寄与する。接続部ＣＮＴ（またはＧＣＮＴ）、配線層１４の材料は、前記第２実施形態と同様に、製品実パターン領域ＣＰＡの集積回路配線に準ずる。
【００２８】
図４は、本発明の第４施形態に係る半導体装置の要部構成であり、前記図１のガードリングＧＲの構造（第３例）を示す断面図である。半導体基板１０において、製品実パターン領域ＣＰＡ側には、図示しない複数の素子を配線層で接続した集積回路が構成される。最表面には図示しない電極パッドやバンプ電極等の外部端子が所定領域に設けられる。
【００２９】
集積回路に関係する配線層の構造の一部で、集積回路周辺の絶縁層１２中に第１の防湿用の壁として形成された第１のガードリングＧＲ３１が設けられている。さらに、集積回路に関係する配線層の構造の一部で、集積回路周辺の絶縁層１２中に第１のガードリングＧＲ３１から所定距離隔てた内側において第２の防湿用の壁として形成された第２のガードリングＧＲ３２が設けられている。
【００３０】
上記ガードリングＧＲ３１，ＧＲ３２は、破線で分けたようにそれぞれ独立して素子分離膜１１上にゲート電極部材１３への接続部ＧＣＮＴ及びビア接続部ＶＩＡを介した配線層１４複数層（１４１，１４２）で構成されるパターンが含まれている。ガードリングＧＲ３１，ＧＲ３２がそれぞれ設けられる下地も素子分離膜１１で隔てられている。これにより、２つのガードリングＧＲ３１，ＧＲ３２は、水分浸入や外的ストレス等互いに影響され難くなる。
【００３１】
接続部ＧＣＮＴはスリットコンタクト、ビア接続部ＶＩＡはスリットビアで配線層１４と共に壁を作る。接続部ＧＣＮＴとビア接続部ＶＩＡの位置は、上から見ると重なる位置関係にある。これにより、個々のガードリング占有面積の縮小化、ひいてはガードリング領域を設ける幅の縮小化に寄与する。ゲート電極部材１３、接続部ＧＣＮＴ、配線層１４の材料は、前記第３実施形態と同様に、製品実パターン領域ＣＰＡの集積回路配線に準ずる。
【００３２】
上記各実施形態によれば、互いには配線層で繋がれることのない、それぞれ独立した第１、第２のガードリングを設ける。これにより、外側のガードリングＧＲ１（またはＧＲ２１またはＧＲ３１）が水分に侵されたとしても、内側のガードリングＧＲ２（またはＧＲ２２またはＧＲ３２）はその影響をほとんど受けない。また、外側、内側のガードリング構成によって、このようなガードリング領域から実製品の集積回路領域までの距離を本来の制限値よりも小さくすることができる。
【００３３】
なお、上記各実施形態において、図２に示すような比較的幅を広げたガードリングＧＲ１、ＧＲ２の構成、図４に示すような比較的幅を狭めたガードリングＧＲ３１、ＧＲ３２の構成、図３に示すような上記２種類の混合形態、いずれの形態でも図２〜図４に示した他の下地形態上に構成することができる。
【００３４】
また、上記各実施形態に示すガードリング（ＧＲ…）は、その形成工程において、いずれも製品実パターン領域ＣＰＡの集積回路配線の形成工程に準じて積層されていくが、最上層の配線層まで必ずしも積層するとは限らない。例えば、絶縁層１２が上層の方において高密度プラズマによる酸化膜等、耐湿性に富む構造を用いる場合がある。その場合は、高密度プラズマによる形成層を除いてガードリング（ＧＲ…）の形成がなされるようにしてもよい。すなわち、耐湿性に優れた絶縁層が使われる上層ではガードリングの形成を省略することもできる。
【００３５】
以上説明したように本発明によれば、それぞれ独立したガードリングを二重以上にして形成する。ガードリングは多層配線構造の一部を利用した形となっている。よって、配線層を繋げない、互いに独立したガードリングを構成することが重要である。これにより、仮に外側のガードリングが水分に侵されたとしても、内側のガードリングはその影響をほとんど受けない。この結果、水分の侵入、腐食の影響を集積回路に及ぼさないガードリング構造を有する半導体装置及びその製造方法を提供することができる。
【００３６】
なお、本発明は、上述した実施形態及び方法に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々の変更、応用を実施することが可能である。
【図面の簡単な説明】
【００３７】
【図１】第１実施形態に係る半導体装置の要部構成を示す平面図。
【図２】第２実施形態に係る半導体装置の要部構成を示す断面図。
【図３】第３実施形態に係る半導体装置の要部構成を示す断面図。
【図４】第４実施形態に係る半導体装置の要部構成を示す断面図。
【符号の説明】
【００３８】
ＣＨＩＰ…ＩＣチップ製品、ＣＰＡ…製品実パターン領域、ＧＲ，ＲＧ１，ＧＲ２，ＧＲ２１，ＧＲ２２，ＧＲ３１，ＧＲ３２…ガードリング、ＣＮＴ，ＧＣＮＴ…接続部、ＶＩＡ…ビア接続部、１０…半導体基板、１１…素子分離膜、１２…絶縁層、１３…ゲート電極部材、１４，１４１，１４２…配線層。
【図１】
2006303073.tif 000003
【図２】
2006303073.tif 000004
【図３】
2006303073.tif 000005
【図４】
2006303073.tif 000006