(57)【要約】【課題】  動作閾値電圧精度がよく、動作閾値電圧設定自由度が高く、スタンバイ電流を抑制可能な誤動作防止回路を提供する。【解決手段】  電源端子ＶＣＣとＧＮＤ間に直列に接続した複数の監視電圧生成用の抵抗１２、１３、１４により抵抗分圧した電源電圧を監視電圧とし、抵抗１２、１３、１４と並列に接続し電源端子ＶＣＣとＧＮＤ間に直列に接続したツェナーダイオード１５と抵抗１６のうち抵抗１６に印加される電圧を基準電圧として、比較器１１は監視電圧と基準電圧を比較して低電圧状態を検出し、低電圧状態の場合には図示しないスイッチング電源制御ＩＣの誤動作を防止する誤動作防止信号を出力する。【選択図】  図１
2006115594.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電源制御回路の誤動作を防止する誤動作防止回路において、
電源端子と接地端子間に直列に接続した複数の監視電圧生成用抵抗と、
前記監視電圧生成用抵抗と並列に接続し、前記電源端子と前記接地端子間に直列に接続したツェナーダイオードと基準電圧生成用抵抗と、
複数の前記監視電圧生成用抵抗により抵抗分圧した電源電圧を監視電圧とし、前記基準電圧生成用抵抗に印加される電圧を基準電圧とし、前記監視電圧と前記基準電圧とを比較して低電圧状態を検出し、前記低電圧状態の場合には前記スイッチング電源制御回路の誤動作を防止する誤動作防止信号を出力する比較器と、
を有することを特徴とする誤動作防止回路。
【請求項２】
前記監視電圧と前記基準電圧が一致した電圧を閾値電圧とし、前記比較器は、前記監視電圧が前記基準電圧よりも高い場合に前記誤動作防止信号を出力することを特徴とする請求項１記載の誤動作防止回路。
【請求項３】
前記比較器の出力に応じて、前記監視電圧生成用抵抗による抵抗分圧比を切り替える電界効果トランジスタを有し、前記電源電圧の上昇時の前記閾値電圧を、下降時の前記閾値電圧より高くしたことを特徴とする請求項２記載の誤動作防止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は誤動作防止回路に関し、特にスイッチング電源制御回路の誤動作を防止する誤動作防止回路に関する。
【背景技術】
【０００２】
スイッチング電源装置は、商用電源または直流電源を入力とし、半導体の高速スイッチング作用を利用して高周波電力に変換したのち、制御・整流して所定の安定した直流を得る電源装置であり、小型・軽量で高効率を特徴としていることから、情報機器や通信機器などの電子機器の電源として使用されている。
【０００３】
このスイッチング電源装置を制御するスイッチング電源制御ＩＣ（以下単にＩＣと略す場合もある。）において、電源電圧がある程度上昇しているが内部回路の信号が確定しないような状態のとき、ＩＣによっては信号を出力し電源セットの誤動作、あるいは破壊を招く恐れがあった。
【０００４】
これを回避するために、現在のスイッチング電源制御ＩＣは、ほとんどの場合、電源電圧が内部回路の信号が確定しないような低い電圧のときに、ＩＣの動作を停止させる誤動作防止回路であるＵＶＬＯ（Under Voltage LockOut）回路を内蔵している。
【０００５】
ＵＶＬＯ回路は、電源電圧との依存性がなく、ＩＣ内部の基準となる電圧と、電源電圧とを比較することで低電源電圧状態を検出し、低電源電圧状態のときは、ＵＶＬＯ回路の出力を反転させてＩＣの動作を停止させる。
【０００６】
以下、従来の誤動作防止回路の例をいくつか説明する。
図４〜図７は、従来の誤動作防止回路の回路図である。
図４の誤動作防止回路２０は、基準電圧と、監視対象となる電源電圧（以下監視電圧という。）とを比較する比較器２１を有する。比較器２１の正入力端子は、定電流源２２を介して電源端子ＶＣＣ及び、ｎチャネル型ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）（以下ＮＭＯＳと称する。）２３を介して接地端子（以下ＧＮＤという。）に接続されている。ＮＭＯＳ２３のゲートは、自身のドレインと接続されている。一方、負入力端子は、電源端子ＶＣＣとＧＮＤ間に直列に接続した抵抗２４、２５、２６のうち、抵抗２４と抵抗２５との間に接続されている。また、比較器２１の出力端子は出力端子ＯＵＴと接続されるとともに、ＮＭＯＳ２７のゲートに接続される。ＮＭＯＳ２７のドレインは、抵抗２５と抵抗２６との間に接続され、ソースはＧＮＤに接続されている。
【０００７】
このような誤動作防止回路２０では、ＮＭＯＳ２３の閾値を基準電圧とし、電源端子ＶＣＣからの電源電圧を抵抗２４、２５、２６により抵抗分圧した電圧を監視電圧とし、これらを比較器２１にて比較している。そして監視電圧が基準電圧以下の場合には、ＩＣの誤動作を防止するためにハイレベルの誤動作防止信号を出力端子ＯＵＴより出力し、ＩＣ内における誤動作防止回路２０以外の全ての回路、または一部を除いた回路の動作を停止させる。監視電圧が基準電圧を上回ると、ＩＣの動作を開始させるために出力端子ＯＵＴからロウレベルの信号を出力する。誤動作防止回路２０では、比較器２１の負入力端子へ入力される抵抗２４、２５、２６により分圧される電源電圧の分圧ポイントを変えることで、比較器２１の出力が反転するときの閾値電圧（以下動作閾値電圧という。）を自由に設定できる。しかし、ＮＭＯＳ２３の製造ばらつきによって動作閾値電圧もばらつく問題があった。
【０００８】
また、図５の誤動作防止回路３０は、電源電圧を検出する部分と、比較する部分とをツェナーダイオード３１、３２によって代用した回路である。誤動作防止回路３０において、ツェナーダイオード３１のカソードは電源端子ＶＣＣに、アノードはツェナーダイオード３２のカソードに接続している。ツェナーダイオード３２のアノードは、抵抗３３を介してＧＮＤに接続している。また、ツェナーダイオード３２のアノードは、ＮＭＯＳ３４のゲートに接続している。ＮＭＯＳ３４のドレインは抵抗３５を介してｐチャネル型ＭＯＳＦＥＴ（以下ＰＭＯＳと称する。）３６のドレインと接続しており、ＮＭＯＳ３４のソースはＧＮＤに接続している。ＮＭＯＳ３６は、ＮＭＯＳ３７とともにカレントミラー回路を構成している。ＰＭＯＳ３６のソースは電源端子ＶＣＣと、ゲートは自身のドレインと接続している。ＰＭＯＳ３６のドレインは更にＰＭＯＳ３７のゲートと接続している。ＰＭＯＳ３７は、ソースを電源端子ＶＣＣに、ドレインはＮＭＯＳ３８のドレインに接続されている。ＮＭＯＳ３８のソースはＧＮＤに、ゲートは、ＮＭＯＳ３４のドレインと抵抗３５の間に接続されている。ＰＭＯＳ３７のドレインは、更にインバータ３９を介して出力端子ＯＵＴに接続されている。また、インバータ３９の出力は、ＰＭＯＳ４０のゲートに入力されている。ＰＭＯＳ４０のソースは電源端子ＶＣＣに、ドレインは、ツェナーダイオード３１のアノードと、ツェナーダイオード３２のカソードとの間に接続されている。
【０００９】
この誤動作防止回路３０では、ツェナーダイオード３１、３２のブレークダウン電圧で基準となる電圧が決まり、抵抗３３に印加される電圧（ＮＭＯＳ３４のゲート電位）が監視電圧となる。
【００１０】
このような誤動作防止回路３０によれば、ツェナーダイオード３１、３２はブレークダウン電圧が印加されるまで電流を流さないので、ＩＣのスタンバイ状態、すなわち電源電圧が低い状態で、誤動作防止回路３０が働いて他の回路に停止信号が出力されているスタンバイ時でのＩＣの消費電流（スタンバイ電流）の発生を防止することができる。また、製造ばらつきが比較的少ないツェナーダイオード３１、３２を用いていることから、誤動作防止回路３０の動作閾値電圧のばらつきも抑えることができる。しかし、ツェナーダイオード３１、３２のデバイス特性を用いていることから、動作閾値電圧を段階的にしか設定できないという問題があった。
【００１１】
図６の誤動作防止回路５０は、基準電圧を入力する比較器５１の正入力端子には、図４のＮＭＯＳ２３の代わりにＩＣ内部に基準電圧発生回路５２を用意し、その出力信号である基準電圧Ｖｒｅｆを入力する。比較器５１の負入力端子は、図４と同様に、電源端子ＶＣＣとＧＮＤ間に直列に接続した抵抗５３、５４、５５のうち、抵抗５３と抵抗５４との間に接続されている。比較器５１の出力端子は出力端子ＯＵＴと接続されるとともに、ＮＭＯＳ５６のゲートに接続される。ＮＭＯＳ５６のドレインは、抵抗５４と抵抗５５との間に接続され、ソースはＧＮＤに接続されている。
【００１２】
このような誤動作防止回路５０では、基準電圧発生回路５２による基準電圧Ｖｒｅｆを用いたため、動作閾値電圧のばらつきは抑えることができ、図４と同様に抵抗分圧により監視電圧を設定しているので、動作閾値電圧の設定自由度が高い。しかし、基準電圧発生回路５２として、バンドギャップリファレンス回路など常時電流を消費する回路を使わざるを得ないために、スタンバイ電流が、例えば、数μＡ〜数百μＡ程度と、多くなる問題があった。また、基準電圧を発生する回路ブロックが必要になってくるため、回路規模の増大につながる問題もある。
【００１３】
また、例えば、特許文献１に開示されている図７の誤動作防止回路６０は、比較器６１の正入力端子には図６の基準電圧発生回路５２に相当する基準電源６２を接続している。また、電源端子ＶＣＣとＧＮＤ間に直列に接続されたツェナーダイオード６３、６４、抵抗６５、６６を有している。ここで、ツェナーダイオード６３のカソードは電源端子ＶＣＣに、アノードはツェナーダイオード６４のカソードに接続している。ツェナーダイオード６４のアノードは、抵抗６５、６６を介してＧＮＤに接続している。比較器６１の負入力端子は、この抵抗６５、６６の間に接続されている。また、比較器６１の出力端子は出力端子ＯＵＴと接続されるとともに、ＰＭＯＳ６７のゲートに接続される。ＰＭＯＳ６７のドレインは電源端子ＶＣＣに接続され、ソースはツェナーダイオード６３のアノードに接続されている。
【００１４】
このような誤動作防止回路６０では、基準電圧が基準電源６２から発生されているため、図６の誤動作防止回路５０と同様に、動作閾値電圧のばらつきは抑えることができ、図４と同様に抵抗６５、６６の抵抗分圧により監視電圧を設定しているので、動作閾値電圧の設定自由度が高い。しかし、これも図６と同様に基準電源６２により、スタンバイ電流が多くなる問題がある。
【００１５】
なお、上記では説明を省略したが、スイッチング電源制御ＩＣの動作が開始すると消費電流が増加して電源電圧が下降して、動作閾値電圧を下回り、スイッチング動作が停止することを防止するために、図４〜図７の誤動作防止回路２０、３０、５０、６０において、ＮＭＯＳ２７、５６、ＰＭＯＳ４０、６７は、出力が反転することによってオンまたはオフして動作閾値電圧を切り替える。これにより、電源電圧上昇時の動作閾値電圧と、下降時の動作閾値電圧を異なるものとするヒステリシス特性を実現している。
【特許文献１】特開２００４−８０８５９号公報（段落番号〔００１０〕，〔００１１〕，図１，図７）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上記のように、従来の誤動作防止回路は、動作閾値電圧精度、動作閾値電圧設定自由度及びスタンバイ電流のいずれかに問題があったので、電源電圧範囲、誤動作防止回路の動作閾値電圧及びばらつき許容範囲などを考慮しながら、スイッチング電源制御ＩＣを搭載する電源セットの用途に応じて使い分けなければならなかった。
【００１７】
本発明はこのような点に鑑みてなされたものであり、動作閾値電圧精度がよく、動作閾値電圧設定自由度が高く、スタンバイ電流を抑制可能な誤動作防止回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明では上記問題を解決するために、スイッチング電源制御回路の誤動作を防止する誤動作防止回路において、電源端子と接地端子間に直列に接続した複数の監視電圧生成用抵抗と、前記監視電圧生成用抵抗と並列に接続し、前記電源端子と前記接地端子間に直列に接続したツェナーダイオードと基準電圧生成用抵抗と、複数の前記監視電圧生成用抵抗により抵抗分圧した電源電圧を監視電圧とし、前記基準電圧生成用抵抗に印加される電圧を基準電圧とし、前記監視電圧と前記基準電圧とを比較して低電圧状態を検出し、前記低電圧状態の場合には前記スイッチング電源制御回路の誤動作を防止する誤動作防止信号を出力する比較器と、を有することを特徴とする誤動作防止回路が提供される。
【００１９】
上記の構成によれば、電源端子と接地端子間に直列に接続した複数の監視電圧生成用抵抗により抵抗分圧した電源電圧を監視電圧とし、監視電圧生成用抵抗と並列に接続し電源端子と接地端子間に直列に接続したツェナーダイオードと基準電圧生成用抵抗のうち基準電圧生成用抵抗に印加される電圧を基準電圧として、比較器は両者を比較して低電圧状態を検出し、低電圧状態の場合にはスイッチング電源制御回路の誤動作を防止する誤動作防止信号を出力する。
【発明の効果】
【００２０】
本発明は、複数の監視電圧生成用抵抗により抵抗分圧した電源電圧を監視電圧としているので、自由度が高く動作閾値電圧を設定できる。また、製造ばらつきの少ない素子であるツェナーダイオードを用いて基準電圧を生成しているので良い動作閾値電圧精度を得ることができる。また、基準電圧を発生する回路ブロックの必要がなく、複数の監視電圧生成用抵抗によりスタンバイ電流を抑制でき、回路規模の増大も招かない。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本実施の形態の誤動作防止回路の回路図である。
本実施の形態の誤動作防止回路１０は、図示しないスイッチング電源制御ＩＣの誤動作を防止するための回路であり、監視電圧と基準電圧とを比較する比較器１１と、電源端子ＶＣＣとＧＮＤ間に直列に接続した複数の監視電圧生成用の抵抗１２、１３、１４と、抵抗１２、１３、１４と並列に接続し、かつ電源端子ＶＣＣとＧＮＤ間に直列に接続したツェナーダイオード１５と抵抗１６とを有している。
【００２２】
ここでは、比較器１１の負入力端子は抵抗１２と抵抗１３との間に接続されており、抵抗分圧された電源電圧が監視電圧として入力される。また、正入力端子はツェナーダイオード１５のアノードと抵抗１６間に接続され、抵抗１６に印加される電圧が基準電圧として入力される。比較器１１は監視電圧と基準電圧を比較して低電圧状態を検出し、低電圧状態の場合には図示しないスイッチング電源制御ＩＣの誤動作を防止する誤動作防止信号を出力する。具体的には、監視電圧と基準電圧が一致した電圧を動作閾値電圧とし、監視電圧が基準電圧よりも高い場合に、誤動作防止信号（ロウレベルの信号である）を出力する。
【００２３】
誤動作防止回路１０は、更にＮＭＯＳ１７を有している。ＮＭＯＳ１７は、ゲートを比較器１１の出力端子と接続し、ドレインを抵抗１３と抵抗１４の間に接続し、ソースをＧＮＤと接続している。ＮＭＯＳ１７は、比較器１１の出力に応じて、監視電圧生成用の抵抗１２、１３、１４による抵抗分圧比を切り替えることで、ヒステリシス特性を実現している。具体的には、電源電圧上昇時の閾値電圧を、下降時の閾値電圧より高くしている。
【００２４】
以下、本実施の形態の誤動作防止回路１０の動作を説明する。
図２は、本実施の形態の誤動作防止回路の動作を示す図である。
縦軸が電圧、横軸が電源電圧（ＶＣＣ電圧）である。
【００２５】
電源電圧と、比較器１１の正入力端子の電圧（基準電圧）及び負入力端子の電圧（監視電圧）を示している。
電源電圧（直線Ａ）の上昇時、比較器１１の正入力である基準電圧（直線Ｂ）は、ツェナーダイオード１５のブレークダウン電圧（ツェナー電圧と図示している）分立ち上がりがシフトして、電源電圧と同じ傾きで立ち上がる。これは、ブレークダウン電圧が印加された後、抵抗１６に電流が流れ始め、基準電圧となる電圧が印加されるためである。一方、比較器１１の負入力である監視電圧（直線Ｃ）は、抵抗１２、１３、１４により抵抗分圧した電圧のため、０Ｖから電源電圧に応じて立ち上がり、その傾きは電源電圧の傾きよりも緩やかになる。
【００２６】
このように、正負両入力電圧は立ち上がり電圧及び直線の傾きが異なるために、あるポイントで交差することになる。そのポイントが電源電圧上昇時の動作閾値電圧となり、比較器１１の出力が反転する。比較器１１は、この動作閾値電圧に達する前、すなわち、監視電圧が基準電圧よりも高い場合には、低電圧状態であるとしてロウレベルの誤動作防止信号を出力端子ＯＵＴから図示しないスイッチング電源制御ＩＣに出力する。これにより、図示しないスイッチング電源制御ＩＣの、誤動作防止回路１０以外の回路の全てまたは一部を除いた回路の動作が停止する。
【００２７】
電源電圧が上昇して動作閾値電圧に達すると、比較器１１の出力は反転してハイレベルとなる。これにより、図示しないスイッチング電源制御ＩＣの動作を開始させる。また、このときＮＭＯＳ１７がオンすることで、監視電圧を決めている電源電圧を抵抗分圧する抵抗分圧比が切り替わる。具体的には、抵抗１３とＮＭＯＳ１７が直列に接続される。そのため、比較器１１の負入力端子には、抵抗１３とＮＭＯＳ１７に印加される電圧が監視電圧として入力される。そのため、図２のように監視電圧が下がり、その後は直線Ｄに従って変化するようになる。
【００２８】
次に、電源電圧が下降すると、基準電圧は直線Ｂに従って下降し、監視電圧は直線Ｄに従って下降する。このとき直線Ｂと直線Ｄの傾きが異なるために、あるポイントで交差することになる。このポイントが電源電圧下降時の動作閾値電圧となり、比較器１１の出力が反転し、誤動作防止信号であるロウレベルの信号が出力端子ＯＵＴから出力される。またこの際、ＮＭＯＳ１７がオフすることから、監視電圧を決めている電源電圧の抵抗分圧比が切り替わる。具体的には抵抗１３と抵抗１４に印加される電圧が、監視電圧として比較器１１の負入力端子に入力される。そのため、図２のように監視電圧が上がり、その後は直線Ｃに従って変化するようになる。このようなヒステリシス特性を持たせ、電源電圧上昇時の動作閾値電圧を、下降時の動作閾値電圧より高くしたことにより、図示しないスイッチング電源制御ＩＣの動作開始時の消費電流の増加に伴う電源電圧の下降で、動作閾値電圧以下になり、すぐに誤動作防止信号が出力されないようにしている。
【００２９】
図３は、誤動作防止回路の各特性を示す図である。
ここでは、比較のため、本実施の形態の誤動作防止回路１０の特性とともに、図４から図７で示した従来の誤動作防止回路の特性を示している。
【００３０】
まず、動作閾値電圧精度については、図４で示した従来の誤動作防止回路２０では、基準電圧を、ＮＭＯＳ２３を用いて生成していたため±２０％程度と精度が悪い。一方、本実施の形態の誤動作防止回路１０では、基準電圧を、比較的製造ばらつきの少ない素子であるツェナーダイオード１５を用いて生成しているので、±６％程度のよい精度が得られる。
【００３１】
次に動作閾値電圧設定自由度であるが、図５で示した従来の誤動作防止回路３０では、ツェナーダイオード３１、３２のデバイス特性を用いているために、段階的にしか動作閾値電圧を設定できない。一方、本実施の形態の誤動作防止回路１０では、監視電圧を電源電圧から抵抗分圧によって生成するので動作閾値電圧を無段階に設定でき自由度が高い。
【００３２】
最後にスタンバイ電流について説明する。図６、図７で示した従来の誤動作防止回路５０、６０では、基準電圧を発生させるためにバンドギャップリファレンス回路など常時電流を消費する回路を使わざるを得ないために、スタンバイ電流は、数μＡ〜数百μＡ程度と多くなる。また、基準電圧を発生する回路ブロックが必要になってくるため、回路規模の増大につながる問題もある。一方、本実施の形態の誤動作防止回路１０では、基準電圧を発生する回路ブロックの必要がなく、抵抗１２、１３、１４によりスタンバイ電流を抑制できるので、抵抗値を大きくすることで、数μＡ〜数十μＡ程度と、少なくできる。また、回路規模の増大も招かない。
【００３３】
以上のように、本実施の形態の誤動作防止回路１０によれば、回路規模の増大を招くことなく、動作閾値電圧精度、動作閾値電圧設定自由度及びスタンバイ電流、いずれの項目を満足する特性を実現でき、従来のように、図４〜図７のような回路を、スイッチング電源制御ＩＣを搭載する電源セットの用途に応じて使い分ける必要もなくすことができる。
【図面の簡単な説明】
【００３４】
【図１】本実施の形態の誤動作防止回路の回路図である。
【図２】本実施の形態の誤動作防止回路の動作を示す図である。
【図３】誤動作防止回路の各特性を示す図である。
【図４】従来の誤動作防止回路の回路図である。
【図５】従来の誤動作防止回路の回路図である。
【図６】従来の誤動作防止回路の回路図である。
【図７】従来の誤動作防止回路の回路図である。
【符号の説明】
【００３５】
１０  誤動作防止回路
１１  比較器
１２、１３、１４、１６  抵抗
１５  ツェナーダイオード
１７  ＮＭＯＳ
ＶＣＣ  電源端子
ＧＮＤ  接地端子
ＯＵＴ  出力端子
【図１】
2006115594.tif 000003
【図２】
2006115594.tif 000004
【図３】
2006115594.tif 000005
【図４】
2006115594.tif 000006
【図５】
2006115594.tif 000007
【図６】
2006115594.tif 000008
【図７】
2006115594.tif 000009