(57)【要約】【課題】  回路規模を増大させることなく、最短の放電維持期間の長さをほぼ維持したまま、ＰＤＰの階調の更なる精細化を実現するＰＤＰ駆動装置、を提供する。【解決手段】  放電維持期間中、ＰＤＰの走査電極(Y)に対して第一の放電維持パルス電圧(P1)が印加され、ＰＤＰの維持電極(X)に対して第二の放電維持パルス電圧(P2)が印加される。ＰＤＰの放電セルの輝度が高く設定されるとき、第一と第二との放電維持パルス電圧(P1、P2)間の位相差が実質的に180°と等しく設定される。ＰＤＰの放電セルの輝度が低く設定されるとき、第一と第二との放電維持パルス電圧(P1、P2)間の位相差が180°より小さく設定される。【選択図】        図6
2006317683.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネル（ＰＤＰ）の走査電極に対して第一の放電維持パルス電圧を印加する第一の放電維持パルス発生部；
前記ＰＤＰの維持電極に対して第二の放電維持パルス電圧を印加する第二の放電維持パルス発生部；及び、
前記第一と第二との放電維持パルス発生部に対して前記第一と第二との放電維持パルス電圧の発生タイミングをそれぞれ指示し、特に、外部から受信される映像信号により指示される前記ＰＤＰの放電セルの輝度に応じ、前記第一と第二との放電維持パルス電圧間の位相差を180°からずらす、制御部；
を有するＰＤＰ駆動装置。
【請求項２】
前記輝度が低いほど前記位相差が小さい、請求項１記載のＰＤＰ駆動装置。
【請求項３】
前記制御部が更に、前記映像信号に従って同時に点灯すべき前記放電セルの数に応じて前記位相差を調節する、請求項１記載のＰＤＰ駆動装置。
【請求項４】
前記走査電極又は前記維持電極に対して供給されるべき電流量と前記位相差との間の対応関係を記録するテーブル作成部、を前記制御部が含む、請求項１記載のＰＤＰ駆動装置。
【請求項５】
前記維持電極又は前記走査電極に対して実際に供給される電流量を検出する電流検出部、を前記ＰＤＰ駆動装置が更に有し；
前記制御部が更に、検出された前記電流量に応じて前記位相差を調節する、請求項１記載のＰＤＰ駆動装置。
【請求項６】
内部に封入されたガスの放電により発光する放電セル、及び、
外部から印加されるパルス電圧を前記放電セルに対して伝達するための維持電極と走査電極、
を有するＰＤＰ；
並びに、
前記維持電極に対して第一の放電維持パルス電圧を印加する第一の放電維持パルス発生部；
前記走査電極に対して第二の放電維持パルス電圧を印加する第二の放電維持パルス発生部；及び、
前記第一と第二との放電維持パルス発生部に対して前記第一と第二との放電維持パルス電圧の発生タイミングをそれぞれ指示し、特に、外部から受信される映像信号により指示される前記放電セルの輝度に応じ、前記第一と第二との放電維持パルス電圧間の位相差を180°から変化させる、制御部；
を有するＰＤＰ駆動装置；
を具備するプラズマディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネル（ＰＤＰ）の駆動装置に関する。
【背景技術】
【０００２】
プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置である。プラズマディスプレイの表示部分、すなわちＰＤＰは、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。ＰＤＰは、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に、輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範に使用される。
【０００３】
ＡＣ型ＰＤＰは例えば三電極面放電型構造を有する（例えば特許文献１参照）。その構造では、ＰＤＰの背面基板上にアドレス電極がパネルの縦方向に配置され、ＰＤＰの前面基板上に維持電極と走査電極とが交互に、かつパネルの横方向に配置される。アドレス電極と走査電極とは一本ずつ個別に電位を変化させ得る。
隣り合う維持電極と走査電極との対及びアドレス電極の間の交差点には放電セルが設置される。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、蛍光体を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極間に対するパルス電圧の印加により放電セル中で放電が生じるとき、そのガスの分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光体を励起し、可視光を発生させる。こうして、放電セルが発光する。
【０００４】
ＰＤＰ駆動装置は一般に、ＰＤＰの維持電極、走査電極、及びアドレス電極の電位を、ＡＤＳ（Address Display-period Separation）方式に従って制御する。ＡＤＳ方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドは、初期化期間、アドレス期間、及び放電維持期間を含む。ＡＤＳ方式では特に、ＰＤＰの全ての放電セルに対して上記三つの期間が共通に設定される（図X参照）。
【０００５】
初期化期間では、初期化パルス電圧が維持電極と走査電極との全ての対の間に同時に印加される。初期化パルス電圧は放電開始電圧より十分に高いので、全ての放電セルで放電が一様に生じ、全ての放電セル間で壁電荷が均一化される。ここで、初期化パルス電圧は各フィールドの特定のサブフィールド（例えば先頭のサブフィールド）でのみ、印加されても良い（例えば特許文献１参照）。
【０００６】
アドレス期間では、走査パルス電圧が走査電極に対して順次印加され、データパルス電圧がアドレス電極のいくつかに対して印加される。データパルス電圧を印加すべきアドレス電極は外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つに印加されると同時に、データパルス電圧がアドレス電極の一つに印加されるとき、その走査電極とそのアドレス電極との間の交差点に位置する放電セルで放電が生じる。その放電によりその放電セル表面には壁電荷が蓄積される。
【０００７】
放電維持期間では、放電維持パルス電圧が維持電極と走査電極との全ての対に対して同時に印加される。更に、放電維持パルス電圧の極性が一定周波数で反転する。
アドレス期間中に壁電荷を蓄積した放電セルでは、放電維持パルス電圧の印加時、維持電極と走査電極との間の電圧が放電維持パルス電圧より壁電圧だけ高く、特に放電開始電圧を超えるので放電が生じる。それにより、蛍光層では発光が生じ、更に、新たな壁電荷が蓄積される。放電維持パルス電圧の極性が反転するごとに、その放電セルではガス放電と壁電荷の蓄積とが反復される。その結果、その放電セルでは放電維持期間全体を通し、蛍光体の発光が持続する。
放電維持期間の最後では更に、消去パルス電圧が維持電極又は走査電極に対して印加されても良い。その印加により、放電維持期間中、発光が持続していた放電セルの表面から壁電荷が除去される（例えば特許文献１、３参照）。
【０００８】
初期化パルス電圧、走査パルス電圧、データパルス電圧、放電維持パルス電圧、及び消去パルス電圧はそれぞれ、ＰＤＰ駆動装置内で、個別のパルス生成部により生成される。パルス生成部は、ＰＤＰの維持電極、走査電極、又はアドレス電極を、特定の期間に特定のタイミングで、直流電源又は接地導体に接続し、又はそれらから分離する。その接続と分離との反復により、各電極の電位をパルス状に変化させる。その結果、各電極間の電圧が各パルス電圧として放電セルに対して印加される。
【０００９】
ＡＤＳ方式では一般に、放電維持期間中、一回のガス放電に伴う発光の強度が放電セル間で一定である。従って、放電セルの輝度はその放電セルの一フィールド当たりの発光時間で決まる。
具体的には、放電セルの輝度が一定のビット数の二進数で表現され、一フィールドがそのビット数と同数のサブフィールドに分けられる。サブフィールド間では、放電維持期間の長さ、すなわち放電維持パルス電圧のパルス数の比が、1：2：22：…：2k-1（k：輝度のビット数）に設定される。更に、放電セルの輝度を表す二進数のうち、「1」のビットに対応するサブフィールドでその放電セルが発光する。
このように、サブフィールドの組み合わせで一フィールド当たりの放電セルの発光時間が調節される。すなわち、放電セル間での輝度変化がサブフィールドの組み合わせの変化として実現される。
【００１０】
ＰＤＰには高画質化が望まれる。高画質化はＰＤＰの階調の精細化を要する。ＡＤＳ方式では上記の通り、一フィールド当たりのサブフィールド数が大きいほど、放電セルの輝度を表すビット数が大きい。すなわち、ＰＤＰの階調が精細化され得る。
一フィールド当たりの表示時間は一般に一定であるので、一フィールド当たりのサブフィールド数を増やすには、最短の放電維持期間の長さ、すなわち放電維持パルス電圧のパルス幅を短縮しなければならない。しかし、ＰＤＰでは維持電極と走査電極との間の容量（パネル容量）が大きいので、放電維持パルス電圧の立ち上がり／立ち下がりの更なる迅速化、及びそれによるパルス幅の更なる短縮が困難である。ＰＤＰには更に、大型化が望まれるので、パネル容量の更なる低減も困難である。
従来のＰＤＰ駆動装置は、例えば以下の三つのように、最短の放電維持期間の長さをほぼ維持したまま、ＰＤＰの階調の更なる精細化を実現する。
【００１１】
第一のＰＤＰ駆動装置は、放電維持期間に一つの消去パルス電圧EPのみを含むサブフィールドSF1（図8参照）、又は、消去パルス電圧EPを含まず、一つの放電維持パルス電圧SPのみを含むサブフィールドSF1（図9参照）を新たに設定する（詳細は例えば、特許文献１参照）。消去パルス電圧EPの印加時にも放電電流I1が流れるので、放電セルは発光する。従って、サブフィールドSF1でのみ発光する放電セルの輝度は、放電維持期間に一つの放電維持パルス電圧SPと消去パルス電圧EPとを共に含むサブフィールドSF2でのみ発光する放電セルの輝度より低い（図9では、サブフィールドSF2の初期化期間での放電電流IRがＰＤＰの全放電セルでの発光を示すことに注意せよ）。こうして、放電セルの輝度の下限が更に低下するので、ＰＤＰの階調が更に精細化される。
【００１２】
第二のＰＤＰ駆動装置は、同じサブフィールド内で、走査パルス電圧又はデータパルス電圧、及び放電維持パルス電圧の各レベルを変化させる（図10参照。詳細は例えば、特許文献２参照）。例えば図10では、走査パルス電圧のレベルが三段階LS1、LS2、LS3で変化し、各段階のいずれかに合わせてデータパルス電圧が印加される。それにより、アドレス期間中に蓄積される壁電荷の量が三段階に調節される。更に、放電維持パルス電圧のレベルが三段階LU1、LU2、LU3で変化する。その結果、アドレス期間中に蓄積された壁電荷の量に応じて放電維持期間中での発光の持続時間が三段階で変化する。
例えば、走査パルス電圧の最も低いレベルLS1に合わせてデータパルス電圧が印加されるとき、蓄積される壁電荷の量が最も少ないので、放電維持パルス電圧の最も高いレベルLU3が維持される期間SP3でのみ、放電電流Iが維持され、発光が持続する。
一方、走査パルス電圧の最も高いレベルLS3に合わせてデータパルス電圧が印加されるとき、蓄積される壁電荷の量が最も多いので、放電維持パルス電圧のレベルが最も低いレベルLU1以上に維持される期間、すなわち放電維持期間全体SP1を通して放電電流Iが維持され、発光が持続する。
こうして、放電セルの発光時間が、サブフィールドの組み合わせに加え、走査パルス電圧又はデータパルス電圧のレベルの組み合わせにより更に微調節される。それ故、ＰＤＰの階調が更に精細化される。
【００１３】
第三のＰＤＰ駆動装置は、他のサブフィールドSF2での放電維持パルス電圧SPよりパルス幅の小さいパルス電圧P1、又はレベル変化の緩やかなパルス電圧P2を一つだけ放電維持期間に含むサブフィールドSF1（図11参照）を新たに設定する（詳細は例えば、特許文献３参照）。変形されたパルス電圧P1、P2の印加に伴う放電電流I1は、放電維持パルス電圧SPの印加に伴う放電電流I2より少ない。すなわち、変形されたパルス電圧P1、P2の印加に伴う放電セルの発光は、放電維持パルス電圧SPの印加に伴う発光より弱い。従って、サブフィールドSF1でのみ発光する放電セルの輝度は、放電維持期間に放電維持パルス電圧SPを一つだけ含むサブフィールドSF2でのみ発光する放電セルの輝度より低い。こうして、放電セルの輝度の下限が更に低下するので、ＰＤＰの階調が更に精細化される。
【００１４】
【特許文献１】特許第3454680号明細書
【特許文献２】特許第3499058号明細書
【特許文献３】特許第3555546号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記の通り、従来のＰＤＰ駆動装置は種々の方法で、最短の放電維持期間の長さをほぼ維持したまま、ＰＤＰの階調の更なる精細化を実現する。しかし、それらの方法のいずれでも以下のように、回路規模の更なる低減が阻まれるので、ＰＤＰ駆動装置の更なる小型化が困難である。
【００１６】
第一のＰＤＰ駆動装置では、新設されたサブフィールドSF1が放電維持期間に消去パルス電圧EPのみを含む場合、その消去パルス電圧EPは他のサブフィールドSF2での消去パルス電圧EP2とは印加先の電極が異なる（図8参照）。従って、消去パルス電圧生成部が二つ必要であるので、回路規模の更なる低減が阻まれる。
新設されたサブフィールドSF1が放電維持期間に一つの放電維持パルス電圧SPのみを含む場合、そのサブフィールドSF1で発光した放電セルに蓄積された壁電荷が、消去パルス電圧ではなく、直後のサブフィールドSF2での初期化パルス電圧RPにより消去される（図9参照）。従って、初期化パルス電圧RPの印加直前では一般に、壁電荷の量が放電セル間で大きく異なる。それ故、初期化パルス電圧RPの印加による壁電荷の均一化を更に高精度化することが阻まれる。すなわち、ＰＤＰの更なる高画質化が困難である。
【００１７】
第二のＰＤＰ駆動装置は、走査パルス電圧又はデータパルス電圧、及び放電維持パルス電圧の各レベルを変化させる（図10参照）。従って、各パルス電圧の生成部の構成が複雑化するので、回路規模の更なる低減が阻まれる。
更に、パルス電圧のレベルが高いほどパルス電圧の生成に伴う電力損失が高いので、ＰＤＰ駆動装置の更なる省電力化が阻まれる。
【００１８】
第三のＰＤＰ駆動装置は、特定のサブフィールドSF1の放電維持期間に、他のサブフィールドSF2での放電維持パルス電圧SPに代え、パルス幅の小さいパルス電圧P1、又はレベル変化の緩やかなパルス電圧P2を生成する（図11参照）。従って、パルス電圧P1、P2の生成部が放電維持パルス電圧SPの生成部とは別に必要であるので、回路規模の更なる低減が阻まれる。
更に、特定の波形のパルス電圧P1、P2がフィールド周波数（例えば60Hz）で印加されるので、その印加に起因する雑音は可聴周波数域に属する。従って、その雑音がＰＤＰの視聴者に不快感を与えるおそれがある。
【００１９】
本発明は、回路規模を増大させることなく、最短の放電維持期間の長さをほぼ維持したまま、ＰＤＰの階調の更なる精細化を実現するＰＤＰ駆動装置、の提供を目的とする。
【課題を解決するための手段】
【００２０】
本発明によるＰＤＰ駆動装置はプラズマディスプレイに搭載される。そのプラズマディスプレイは次のようなＰＤＰを具備する。そのＰＤＰは、内部に封入されたガスの放電により発光する放電セル、及び、外部から印加されるパルス電圧を放電セルに対して伝達するための維持電極と走査電極、を有する。
【００２１】
本発明によるＰＤＰ駆動装置は、
ＰＤＰの走査電極に対して第一の放電維持パルス電圧を印加する第一の放電維持パルス発生部；
ＰＤＰの維持電極に対して第二の放電維持パルス電圧を印加する第二の放電維持パルス発生部；及び、
第一と第二との放電維持パルス発生部に対して第一と第二との放電維持パルス電圧の発生タイミングをそれぞれ指示し、特に、外部から受信される映像信号により指示されるＰＤＰの放電セルの輝度に応じ、第一と第二との放電維持パルス電圧間の位相差を180°からずらす、制御部；
を有する。
【００２２】
放電維持期間中、走査電極と維持電極との間には、第一と第二との放電維持パルス電圧間の差が印加される。すなわち、走査電極と維持電極との間には、互いに逆極性のパルス電圧が交互に生じる。
第一と第二との放電維持パルス電圧間の位相差が180°からずれるとき、両方の放電維持パルス電圧の波形間に重なりが生じる。それにより、走査電極と維持電極との間に実際に生じるパルス電圧の幅が狭まる。従って、放電電流の持続時間が短縮されるので、放電セルに蓄積される壁電荷の量が減る。その結果、次回のパルス電圧の印加では、パルス電圧の高さが同じでも壁電圧の高さが低下しているので、放電強度が低下し、発光強度が低下する。
【００２３】
制御部は特に、映像信号により指示される放電セルの輝度が低いほど、第一と第二との放電維持パルス電圧間の位相差を小さくする。それにより、放電維持期間が同じ長さであり、かつ放電維持パルス電圧が同じ波形であっても、放電セルの実際の輝度が低減する。
こうして、本発明による上記のＰＤＰ駆動装置は、放電維持期間の長さを一定に維持したまま、放電セルの輝度を低減させ得る。そのとき、個々の放電維持パルス電圧の波形には変更がないので、放電維持パルス生成部の回路構成が従来の駆動装置と同様で良い。更に、ＡＤＳ方式に従う場合、サブフィールドの構成が従来の構成と同様に維持されたままで良い。
このように、本発明による上記のＰＤＰ駆動装置は、回路規模を小さく維持したまま、ＰＤＰの階調を更に精細化し得る。
【００２４】
好ましくは、上記の制御部が、映像信号に従って同時に点灯すべき放電セルの数に応じて第一と第二との放電維持パルス電圧間の位相差を調節する。それにより、点灯対象の放電セル一つ当たりの放電電流量が更に高精度で調節されるので、輝度制御の効率が更に向上する。
【００２５】
更に好ましくは、走査電極又は維持電極に対して供給されるべき電流量と上記の位相差との間の対応関係を記録するテーブル作成部、を上記の制御部が含む。ここで、その対応関係は例えば、プラズマディスプレイの製造段階で記録される。
制御部は、映像信号により指示される放電セルの輝度に基づき、上記の電流量を推定する。制御部は更に、テーブル作成部に記録された対応関係を参照し、推定された電流量に対応する位相差を決定する。こうして、制御部は上記の位相差を迅速に、かつ的確に調節できる。
【００２６】
本発明による上記のＰＤＰ駆動装置が、維持電極又は走査電極に対して実際に供給される電流量を検出する電流検出部、を有する場合、好ましくは、制御部が、検出された電流量に応じて第一と第二との放電維持パルス電圧間の位相差を調節する。すなわち、制御部がフィードバック制御を行う。
特に、テーブル作成部が上記の対応関係を、電流検出部により検出された電流量に基づき、好ましくは、プラズマディスプレイの起動時に記録し、又は一定の動作時間ごとに更新する。
以上の結果、回路素子の品質のばらつきや動作状態の変動に関わらず、制御部の制御能力が更に向上し得る。
【発明の効果】
【００２７】
本発明によるＰＤＰ駆動装置は上記の通り、ＰＤＰの維持電極と走査電極との間で放電維持パルス電圧の位相差を180°からずらす。それにより、放電維持期間の長さを一定に維持したまま、かつ放電維持パルス電圧の波形を一定に維持したまま、放電セルの輝度を低減させ得る。
こうして、本発明によるＰＤＰ駆動装置は、従来の駆動装置と同様な回路構成を維持したまま、かつサブフィールドの構成を従来の構成と共通に維持したまま、ＰＤＰの階調を従来の駆動装置よりも更に精細化し得る。それにより、例えば動画疑似輪郭等、サブフィールド方式特有の画像の歪みが低減するので、ＰＤＰの高画質化が更に向上できる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態１》
本発明の実施形態１によるプラズマディスプレイはＰＤＰ20とＰＤＰ駆動装置とを有する（図1参照）。
【００２９】
ＰＤＰ20は例えばＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続され、電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
【００３０】
隣り合う維持電極と走査電極との対（例えば維持電極X2と走査電極Y2との対）及びアドレス電極（例えばアドレス電極A2）の間の交差点には放電セルが設置される（例えば図1に示される斜線部P参照）。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び蛍光体を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対し所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき、放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光体を励起し、可視光を発生させる。こうして、放電セルが発光する。
【００３１】
ＰＤＰ駆動装置は、走査電極駆動部11、維持電極駆動部12、アドレス電極駆動部13、及び、制御部30を含む（図1参照）。
走査電極駆動部11と維持電極駆動部12との入力端子は電源部Esに接続される。電源部Esは、外部の商用交流電源（図示せず）から供給される交流電圧を一定の直流電圧Vsに変換する。その直流電圧VsはＰＤＰ駆動装置に対して印加される。
走査電極駆動部11の出力端子はＰＤＰ20の走査電極Y1、Y2、Y3、…のそれぞれに個別に接続される。走査電極駆動部11は走査電極Y1、Y2、Y3、…の各電位を個別に変化させる。
維持電極駆動部12の出力端子はＰＤＰ20の維持電極X1、X2、X3、…に接続される。維持電極駆動部12は維持電極X1、X2、X3、…の電位を一様に変化させる。
アドレス電極駆動部13はＰＤＰ20のアドレス電極A1、A2、A3、…のそれぞれに個別に接続される。アドレス電極駆動部13はアドレス電極A1、A2、A3、…の中からいくつかを選択し、それらに対してデータパルス電圧を印加する。
【００３２】
図2、3は、走査電極駆動部11、維持電極駆動部12、及びＰＤＰ20の等価回路図である。
走査電極駆動部11は、走査パルス生成部1、初期化パルス生成部2、分離スイッチ素子QS、及び第一の放電維持パルス生成部3Yを含む（図2参照）。
維持電極駆動部12は第二の放電維持パルス生成部3Xを含む。
ＰＤＰ20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる放電電流の経路は省略される。
【００３３】
走査パルス生成部1は、定電圧源E1、二つの走査スイッチ素子SC1、SC2、及び二つの補助スイッチ素子SA1、SA2を含む。
定電圧源E1は正極の電位を負極の電位より一定の電圧V1だけ高く維持する。
【００３４】
二つの走査スイッチ素子SC1、SC2、及び二つの補助スイッチ素子SA1、SA2は、好ましくはＭＯＳＦＥＴである。その他に、バイポーラトランジスタ、特にＩＧＢＴであっても良い。
ＭＯＳＦＥＴはボディダイオードを並列に含むので、極性を持つ。ＭＯＳＦＥＴでは一般に、ボディダイオードのアノードがソースと並列に接続され、カソードがドレインと並列に接続される。
一方、バイポーラトランジスタ（ＩＧＢＴを含む）はＭＯＳＦＥＴとは異なり、ボディダイオードを含まない。しかし、バイポーラトランジスタではスイッチ素子としての機能上、エミッタがＭＯＳＦＥＴのソースに相当し、コレクタがＭＯＳＦＥＴのドレインに相当する。
以下、スイッチ素子の二つの端子をアノードとカソードと呼ぶ。
スイッチ素子がＭＯＳＦＥＴである場合、アノードがソースに相当し、カソードがドレインに相当する。
スイッチ素子がバイポーラトランジスタ（特にＩＧＢＴ）である場合、アノードがエミッタに相当し、カソードがコレクタに相当する。
【００３５】
定電圧源E1の正極はハイサイド補助スイッチ素子SA1のカソードに接続される。ハイサイド補助スイッチ素子SA1のアノードはハイサイド走査スイッチ素子SC1のカソードとローサイド補助スイッチ素子SA2のカソードとに接続される。
ハイサイド走査スイッチ素子SC1のアノードはローサイド走査スイッチ素子SC2のカソードに接続される。それらの間の接続点JはＰＤＰ20の走査電極の一つYに接続される。ここで、ハイサイド走査スイッチ素子SC1とローサイド走査スイッチ素子SC2との直列接続1Sは実際には複数の走査電極Y1、Y2、…（図1参照）と同数だけ設けられ、走査電極Y1、Y2、…のそれぞれに一つずつ接続される。
ローサイド走査スイッチ素子SC2のアノードとローサイド補助スイッチ素子SA2のアノードとは共に、定電圧源E1の負極に接続される。
【００３６】
二つの補助スイッチ素子SA1、SA2は好ましくは、二つの走査スイッチ素子SC1、SC2と同様に、交互にオンオフする。
二つの補助スイッチ素子SA1、SA2の設置は二つの走査スイッチ素子SC1、SC2に対する過電圧の防止を目的とする。それにより、二つの走査スイッチ素子SC1、SC2の誤動作が回避される。その誤動作のおそれが少ないとき、補助スイッチ素子SA1、SA2は設置されなくても良い。その場合、ハイサイド走査スイッチ素子SC1のカソードが定電圧源E1の正極に直結し、更に定電圧源E1を通してのみ、ローサイド走査スイッチ素子SC2のアノードに接続される。
【００３７】
初期化パルス生成部2は、正電圧源Ep、負電圧源En、及び二つのランプ波形生成部QR1、QR2を含む。
正電圧源Epは出力端子を一定の正電位＋Vrに維持する。その正電位＋Vrは初期化パルス電圧の上限に等しい。
負電圧源Enは出力端子を一定の負電位−Vnに維持する。その負電位−Vnは初期化パルス電圧の下限、及び走査パルス電圧の下限に等しい。
【００３８】
ランプ波形生成部QR1、QR2は好ましくはＮチャネルＭＯＳＦＥＴ（ＮＭＯＳ）を含む。そのＮＭＯＳのゲートとドレインとはコンデンサを含む素子で接続される。ランプ波形生成部QR1、QR2がオンするとき、両端電圧が実質的に一定の速度で零まで変化する。
ランプ波形生成部QR1、QR2はその他に、放電回路で構成されても良い。放電回路はコンデンサと抵抗とを含み、その時定数がランプ波形生成部QR1、QR2の両端電圧の減衰時間に相当する。
【００３９】
正電圧源Epはハイサイドランプ波形生成部QR1のカソードに接続される。ハイサイドランプ波形生成部QR1のアノードは、ローサイド走査スイッチ素子SC2のアノードに接続される。
負電圧源Enはローサイドランプ波形生成部QR2のアノードに接続される。ローサイドランプ波形生成部QR2のカソードは、ローサイド走査スイッチ素子SC2のアノードに接続される。
【００４０】
分離スイッチ素子QSは双方向スイッチであり、二つのスイッチ素子の直列接続を含む。各スイッチ素子は好ましくはＭＯＳＦＥＴである。その他に、バイポーラトランジスタ、特にＩＧＢＴであっても良い。更に、各スイッチ素子が、複数のスイッチ素子の並列接続を含む複合素子であっても良い。それにより、電流容量が十分に大きく設定される。
各スイッチ素子は極性を持つ。両スイッチ素子の同じ極性の端子同士（すなわち、アノード同士又はカソード同士）が接続される。両スイッチ素子のオン状態とオフ状態とは実質上、常に等しく維持される。
分離スイッチ素子QSはローサイド走査スイッチ素子SC2のアノードと第一の放電維持パルス生成部3Yとの間に接続され、オン状態ではいずれの方向についても電流を通し、オフ状態ではいずれの方向についても電流を遮断する。
【００４１】
第一の放電維持パルス生成部3Yは、第一の維持スイッチ素子Q1Y、Q2Y、及び第一の電力回収部4Yを含む。
第一の維持スイッチ素子Q1Y、Q2Yはそれぞれ、好ましくは、ＭＯＳＦＥＴである。その他に、バイポーラトランジスタ、特にＩＧＢＴであっても良い。更に、第一の維持スイッチ素子Q1Y、Q2Yがそれぞれ、複数のスイッチ素子の並列接続を含む複合素子であっても良い。それにより、電流容量が十分に大きく設定される。
第一の維持スイッチ素子Q1Y、Q2Yはそれぞれ、極性を持つ。第一のハイサイド維持スイッチ素子Q1Yのカソードは電源部Esに接続され、一定の正電位＋Vsに維持される。第一のハイサイド維持スイッチ素子Q1Yのアノードは第一のローサイド維持スイッチ素子Q2Yのカソードに接続される。第一のローサイド維持スイッチ素子Q2Yのアノードは接地される。第一の維持スイッチ素子Q1Y、Q2Y間の接続点JYは第一の放電維持パルス生成部3の出力端子であり、ローサイド走査スイッチ素子SC2のアノードに直結する。
【００４２】
第一の電力回収部4Yは好ましくはコンデンサとインダクタとの直列接続を含む（図示せず）。その直列接続は第一の維持スイッチ素子Q1Y、Q2Yの各ターンオン直前に、分離スイッチ素子QSを通してＰＤＰ20の走査電極Yに接続される。そのとき、インダクタがＰＤＰ20のパネル容量Cpと共振し、コンデンサとパネル容量Cpとの間で電力が効率良く交換される。
【００４３】
第二の放電維持パルス生成部3Xは、第二の維持スイッチ素子Q1X、Q2X、及び第二の電力回収部4Xを含む（図3参照）。
第二の維持スイッチ素子Q1X、Q2Xはそれぞれ、好ましくは、ＭＯＳＦＥＴである。その他に、バイポーラトランジスタ、特にＩＧＢＴであっても良い。更に、第二の維持スイッチ素子Q1X、Q2Xがそれぞれ、複数のスイッチ素子の並列接続を含む複合素子であっても良い。それにより、電流容量が十分に大きく設定される。
第二の維持スイッチ素子Q1X、Q2Xはそれぞれ、極性を持つ。第二のハイサイド維持スイッチ素子Q1Xのカソードは電源部Esに接続され、一定の正電位＋Vsに維持される。第二のハイサイド維持スイッチ素子Q1Xのアノードは第二のローサイド維持スイッチ素子Q2Xのカソードに接続される。第二のローサイド維持スイッチ素子Q2Xのアノードは接地される。第二の維持スイッチ素子Q1X、Q2X間の接続点JXはＰＤＰ20の維持電極Xに接続される。
【００４４】
第二の電力回収部4Xは好ましくはコンデンサとインダクタとの直列接続を含む（図示せず）。その直列接続は各維持スイッチ素子Q1X、Q2Xのターンオン直前にＰＤＰ20の維持電極Xに接続される。そのとき、インダクタがＰＤＰ20のパネル容量Cpと共振し、コンデンサとパネル容量Cpとの間で電力が効率良く交換される。
【００４５】
制御部30（図1参照）は、走査電極駆動部11、維持電極駆動部12、及びアドレス電極駆動部13について、好ましくはＡＤＳ方式に従い、次のようなスイッチング制御を行う。
制御部30はまず、外部から映像信号を一フィールドずつ受信する。ここで、一フィールドは複数のサブフィールドに分けられる（図4参照）。例えば図4では、一フィールドが七つのサブフィールドSF1、SF2、…、SF7に分割される。サブフィールドSF1〜SF7はそれぞれ、初期化期間RP、アドレス期間AP、及び放電維持期間SPを含む。
【００４６】
初期化期間RPでは、初期化パルス電圧が維持電極と走査電極との全ての対X1−Y1、X2−Y2、X3−Y3、…の間に同時に印加される（図1参照）。初期化パルス電圧は放電開始電圧より十分に高いので、全ての放電セルでガス放電が一様に生じ、全ての放電セル間で壁電荷が均一化される。
ここで、初期化パルス電圧が実際には、各フィールドの特定のサブフィールド（例えば先頭のサブフィールドSF1）でのみ、印加されても良い。
【００４７】
初期化期間中、走査電極Yと維持電極Xとの電位が初期化パルス電圧の印加で次のように変化する（図5参照）。一方、アドレス電極Aは接地電位（≒0）に維持される。
初期化パルス電圧の変化に応じ、初期化期間は次の六つのモードI〜VIに分けられる。各モードごとに、走査電極駆動部11と維持電極駆動部12とに含まれるスイッチ素子のオンオフ状態が切り換えられる。但し、初期化期間中、ハイサイド補助スイッチ素子SA1はオフ状態に維持され、ローサイド補助スイッチ素子SA2はオン状態に維持される。
【００４８】
＜モードI＞
走査電極駆動部11では、第一のローサイド維持スイッチ素子Q2Yと分離スイッチ素子QSとがオンにされる。それにより、走査電極Yが接地電位に維持される。
維持電極駆動部12では、第二のローサイド維持スイッチ素子Q2Xがオンにされる。それにより、維持電極Xが接地電位に維持される。
【００４９】
＜モードII＞
走査電極駆動部11では、第一のローサイド維持スイッチ素子Q2Yがオフにされ、第一のハイサイド維持スイッチ素子Q1Yがオンにされる。それにより、走査電極Yの電位が電源部Esの電位＋Vsまで上昇する。
維持電極駆動部12では、モードIの状態が維持されるので、維持電極Xは接地電位に維持される。
【００５０】
＜モードIII＞
走査電極駆動部11では、分離スイッチ素子QSがオフにされ、ハイサイドランプ波形生成部QR1がオンにされる。それにより、走査電極Yの電位が一定の速度で上昇し、正電圧源Epの電位＋Vr、すなわち初期化パルス電圧の上限に達する。
維持電極駆動部12では、モードIIの状態が維持されるので、維持電極Xは接地電位に維持される。
こうして、ＰＤＰ20の全ての放電セルに対して一様に、印加電圧が初期化パルス電圧の上限Vrまで比較的緩やかに上昇する。それにより、ＰＤＰ20の全ての放電セルで一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電電流Iが小さく抑えられ、すなわち放電セルの発光が微弱に抑えられる。
【００５１】
モードIIIでは、ローサイド走査スイッチ素子SC2のアノードの電位が電源部Esの電位＋Vsを超える。そのとき、分離スイッチ素子QSがローサイド走査スイッチ素子SC2のアノードから第一の放電維持パルス生成部3Yの出力端子JYへ流れ込む電流を遮断する。従って、走査電極Yの電位が電源部Esの電位＋Vsでクランプされることなく、初期化パルス電圧の上限＋Vr（＞＋Vs）に達し得る。
【００５２】
＜モードIV＞
走査電極駆動部11では、ハイサイドランプ波形生成部QR1がオフにされ、分離スイッチ素子QSがオンにされる。従って、走査電極Yの電位が電源部Esの電位＋Vsまで降下する。
維持電極駆動部12では、モードIIIの状態が維持されるので、維持電極Xは接地電位に維持される。
【００５３】
＜モードV＞
走査電極駆動部11では、モードIVの状態が維持されるので、走査電極Yは電源部Esの電位＋Vsに維持される。
維持電極駆動部12では、第二のローサイド維持スイッチ素子Q2Xがオフにされ、第二のハイサイド維持スイッチ素子Q1Xがオンにされる。それにより、維持電極Xの電位が電源部Esの電位＋Vsまで上昇する。
こうして、走査電極Yと維持電極Xとが同電位＋Vsに維持される。
【００５４】
＜モードVI＞
走査電極駆動部11では、第一のハイサイド維持スイッチ素子Q1Yと分離スイッチ素子QSとがオフにされ、第一のローサイド維持スイッチ素子Q2Yとローサイドランプ波形生成部QR2とがオンにされる。それにより、走査電極Yの電位が一定の速度で、電源部Esの電位＋Vsから降下し、負電圧源Enの電位−Vn、すなわち初期化パルス電圧の下限に達する。
維持電極駆動部12では、モードVの状態が維持されるので、維持電極Xは電源部Esの電位＋Vsに維持される。
こうして、ＰＤＰ20の全ての放電セルに対して一様にモードII〜Vでの印加電圧とは逆極性の電圧が印加される。特に、その印加電圧は比較的緩やかに降下する。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電電流Iが小さく抑えられ、すなわち放電セルの発光は微弱に抑えられる。
【００５５】
アドレス期間AP中、維持電極駆動部12では、第二のハイサイド維持スイッチ素子Q1Xがオン状態に維持され、第二のローサイド維持スイッチ素子Q2Xがオフ状態に維持される。それにより、維持電極Xが電源部Esの電位＋Vsに維持される。
走査電極駆動部11では、ローサイドランプ波形生成部QR2とハイサイド補助スイッチ素子SA1とがオン状態に維持され、分離スイッチ素子QS、ハイサイドランプ波形生成部QR1、及びローサイド補助スイッチ素子SA2がオフ状態に維持される。それにより、ハイサイド走査スイッチ素子SC1のカソードが負電圧源Enの電位−Vnより定電圧源E1の電圧V1だけ高い電位Vp＝V1−Vn、すなわち走査パルス電圧の上限に維持される。一方、ローサイド走査スイッチ素子SC2のアノードが負電圧源Enの電位−Vn、すなわち走査パルス電圧の下限に維持される。
【００５６】
アドレス期間APの開始時、全ての走査電極Y1、Y2、Y3、…（図1参照）について、ハイサイド走査スイッチ素子SC1がオン状態に維持され、ローサイド走査スイッチ素子SC2がオフ状態に維持される。それにより、全ての走査電極Yが一様に走査パルス電圧の上限Vpに維持される。
走査電極駆動部11は続いて、走査電極Y1、Y2、Y3、…の各電位を順次、次のように変化させる（図5参照）。走査電極の一つYが選択されるとき、その走査電極Yに接続されるハイサイド走査スイッチ素子SC1がオフにされ、ローサイド走査スイッチ素子SC2がオンにされる。それにより、その走査電極Yの電位が走査パルス電圧の下限−Vnまで降下する。
その走査電極Yが所定時間、走査パルス電圧の下限−Vnに維持されるとき、その走査電極Yに接続されるローサイド走査スイッチ素子SC2がオフにされ、ハイサイド走査スイッチ素子SC1がオンにされる。それにより、その走査電極Yの電位が走査パルス電圧の上限Vpまで上昇する。
走査電極駆動部11は走査電極Y1、Y2、Y3、…のそれぞれに接続される走査スイッチ素子SC1、SC2の直列接続1Sについて、上記と同様なスイッチング動作を順次行う。こうして、走査パルス電圧SPが走査電極Y1、Y2、Y3、…のそれぞれに対して順次、印加される。
【００５７】
制御部30（図1参照）は、一フィールドの映像信号からＰＤＰ20の各放電セルの輝度を解読する。更に、解読された輝度に基づき、各サブフィールドごとに点灯させるべき放電セルを選択する。選択された放電セルの情報はアドレス電極駆動部13に伝達される。
アドレス期間AP（図4参照）中、アドレス電極駆動部13は、選択されたアドレス電極Aの電位を所定のタイミングでデータパルス電圧の上限まで上昇させる（図5参照）。
例えば図5に示されるように、走査パルス電圧が走査電極の一つYに印加され、それと同時にデータパルス電圧がアドレス電極の一つAに印加されるとき、その走査電極Yとアドレス電極Aとの間の電圧は他の電極間の電圧より高い。従って、その走査電極Yとアドレス電極Aとの間の交差点に位置する放電セルではガス放電が生じ、放電電流Iが流れる。それにより、その放電セル表面に新たな壁電荷が蓄積される。
【００５８】
放電維持期間SP（図4参照）中、走査電極駆動部11では、分離スイッチ素子QS、ローサイド補助スイッチ素子SA2、及びローサイド走査スイッチ素子SC2がオン状態に維持され、ハイサイド補助スイッチ素子SA1とハイサイド走査スイッチ素子SC1とがオフ状態に維持される（図2、5、6参照）。
放電維持期間SPの開始時、第一と第二との放電維持パルス生成部3Y、3Xでは共に、ローサイド維持スイッチ素子Q2Y、Q2Xがオン状態に維持され、ハイサイド維持スイッチ素子Q1Y、Q1Xがオフ状態に維持される（図2、3、5、6参照）。それにより、走査電極Yと維持電極Xとが共に接地電位に維持される。
【００５９】
まず、第一の放電維持パルス生成部3Yで第一のローサイド維持スイッチ素子Q2Yがオフにされる（図5、6に示される時刻T1参照）。そのとき、第一の電力回収部4Yが走査電極Yの電位を滑らかに上昇させる。
走査電極Yの電位が電源部Esの電位＋Vsに達するとき、第一のハイサイド維持スイッチ素子Q1Yがオンにされる。それにより、走査電極Yの電位が電源部Esの電位＋Vsにクランプされる。
そのとき、アドレス期間AP中に壁電荷が蓄積された放電セルでは、維持電極Xと走査電極Yとの間の電圧が放電維持パルス電圧より壁電圧だけ高く、特に放電開始電圧を超えるのでガス放電が生じる。すなわち、放電電流Iが流れ、蛍光体が発光し、更に新たな壁電荷が蓄積される。
【００６０】
走査電極Yが所定時間、電源部Esの電位＋Vsに維持されるとき、第一の放電維持パルス生成部3Yでは、第一のハイサイド維持スイッチ素子Q1Yがオフにされる（図5、6に示される時刻T2参照）。そのとき、第一の電力回収部4Yが走査電極Yの電位を滑らかに降下させる。
走査電極Yの電位が接地電位に達するとき、第一のローサイド維持スイッチ素子Q2Yがオンにされる。それにより、走査電極Yの電位が接地電位にクランプされる。
こうして、走査電極Yに対して一つの放電維持パルス電圧P1（以下、第一の放電維持パルス電圧という）が印加される。
【００６１】
一方、第二の放電維持パルス生成部3Xでは、第二のローサイド維持スイッチ素子Q2Xがオフにされる（図5、6に示される時刻T3参照）。そのとき、第二の電力回収部4Xが維持電極Xの電位を滑らかに上昇させる。
維持電極Xの電位が電源部Esの電位＋Vsに達するとき、第二のハイサイド維持スイッチ素子Q1Xがオンにされる。それにより、維持電極Xの電位が電源部Esの電位＋Vsにクランプされる。
【００６２】
ここで、制御部30は、放電セルの輝度、及び同じ放電維持期間中に点灯すべき放電セルの数に基づき、第一のハイサイド維持スイッチ素子Q1Yをオフにする時刻T2に対する、第二のローサイド維持スイッチ素子Q2Xをオフにする時刻T3の時間差を、次のように調節する。
【００６３】
同じ放電維持期間中に点灯すべき放電セル一つ当たりの輝度が高い場合、制御部30は時刻T3を第一の放電維持パルス電圧P1の立ち下がりより後に設定する（図5、6に示される放電維持期間中の実線部参照）。その場合、第一の放電維持パルス電圧P1の印加で発光が生じた放電セルでは、第一の放電維持パルス電圧P1の幅全体を通して放電が持続する。従って、蓄積される壁電荷の量が多い。その放電セルでは更に、維持電極Xの電位が電源部Esの電位＋Vsに達するとき、新たなガス放電が生じ、放電電流I1が流れる（図5、6に示される時刻T4参照）。そのとき、第一の放電維持パルス電圧P1の印加により蓄積された壁電荷の量が多いので、放電強度が高く、放電電流I1が大きい（図5、6に示される放電維持期間中の実線部参照）。それ故、その放電セルでは発光強度が高い。
【００６４】
同じ放電維持期間中に点灯すべき放電セル一つ当たりの輝度が低い場合、制御部30は時刻T3を時刻T2より前に設定する（図5、6に示される放電維持期間中の破線部参照）。その場合、第一の放電維持パルス電圧P1の印加で発光が生じた放電セルでは、第一の放電維持パルス電圧P1の立ち下がりより前に維持電極Xと走査電極Yとの間の電位差が減少し、放電が停止する。従って、蓄積される壁電荷の量が少ない。その放電セルでは更に、第一の放電維持パルス電圧P1の立ち下がりにより走査電極Yの電位が接地電位に達するとき、新たなガス放電が生じ、放電電流I2が流れる（図5、6に示される時刻T5参照）。そのとき、第一の放電維持パルス電圧P1の印加により蓄積された壁電荷の量が少ないので、放電強度が低く、放電電流I2が小さい（図5、6に示される放電維持期間中の破線部参照）。それ故、その放電セルでは発光強度が低い。
【００６５】
維持電極Xが所定時間、電源部Esの電位＋Vsに維持されるとき、第二の放電維持パルス生成部3Xでは第二のハイサイド維持スイッチ素子Q1Xがオフにされる。そのとき、第二の電力回収部4Xが維持電極Xの電位を滑らかに降下させる。
維持電極Xの電位が接地電位に達するとき、第二のローサイド維持スイッチ素子Q2Xがオンにされる。それにより、維持電極Xの電位が接地電位にクランプされる。
こうして、維持電極Xに対して一つの放電維持パルス電圧P2（以下、第二の放電維持パルス電圧という）が印加される。
【００６６】
放電維持期間SP（図4参照）では上記の通り、第一と第二との放電維持パルス電圧P1、P2がそれぞれ、走査電極Y1、Y2、Y3、…と維持電極X1、X2、X3、…とに対して交互に、一定周波数で印加される。そのとき、アドレス期間AP中に壁電荷が蓄積された放電セルではガス放電と壁電荷の蓄積とが反復される。その結果、その放電セルでは放電維持期間SP全体を通し、蛍光体の発光が持続する。
【００６７】
制御部30は特に、第一と第二との放電維持パルス電圧P1、P2間の位相差を調節する。
その位相差が実質的に180°と等しく維持されるとき、第二の放電維持パルス電圧P2の立ち上がりが第一の放電維持パルス電圧P1の立ち下がりより遅い（図5、6に示される放電維持期間中の実線部参照）。従って、その放電維持期間では、ガス放電一回当たりの放電電流量が大きく、すなわち放電セルの発光強度が高い。
第一と第二との放電維持パルス電圧P1、P2間の位相差が180°より小さく、特に両放電維持パルス電圧P1、P2の波形が重なるとき、第二の放電維持パルス電圧P2の立ち上がりが第一の放電維持パルス電圧P1の立ち下がりより早い（図5、6に示される放電維持期間中の破線部参照）。従って、その放電維持期間では、ガス放電一回当たりの放電電流量が小さく、すなわち放電セルの発光強度が低い。
【００６８】
ガス放電一回当たりの放電セルの発光強度と、第一と第二との放電維持パルス電圧P1、P2間の位相差との間の対応関係は、好ましくは、走査電極又は維持電極に対して供給されるべき電流量と上記の位相差との間の対応関係として、制御部30内のテーブル作成部31により記録されている（図1参照）。以下、その対応関係を表すデータをルックアップテーブルという。テーブル作成部31はルックアップテーブルを、好ましくは、プラズマディスプレイの製造段階で記録する。
制御部30は、映像信号により指示される放電セルの輝度に基づき、上記の電流量を推定する。制御部30は更に、テーブル作成部31に記録されたルックアップテーブルを参照し、推定された電流量に対応する位相差を決定する。こうして、制御部30は上記の位相差を迅速に、かつ的確に調節できる。
【００６９】
放電維持期間の末期では、例えば図5に示されるように、消去パルス電圧EPが次のように、走査電極Y1、Y2、Y3、…に対して印加されても良い。
走査電極駆動部11では分離スイッチ素子QSがオフにされ、ローサイドランプ波形生成部QR2がオンにされる。それにより、ローサイド走査スイッチ素子SC2を通し、走査電極Yの電位が接地電位から負電圧源Enの電位−Vnまで、一定の速度で降下する。それにより、ＰＤＰ20の全ての放電セルに対して一様に、直前の放電維持パルス電圧とは逆極性の電圧EPが印加される。従って、放電維持期間中、発光が持続していた放電セルで特に、壁電荷が除去される。
ここで、消去パルス電圧EPの降下速度が小さいので、放電電流Iが小さく抑えられ、すなわち放電セルの発光は微弱に抑えられる。
【００７０】
サブフィールドSF1〜SF7間では、放電維持期間SPの長さの比、すなわち放電維持パルス電圧のパルス数の比が好ましくは、1：2：22（＝4）：…：26（＝64）に設定される（図4参照）。図4では、放電維持期間SPの長さが短い順にサブフィールドSF1〜SF7が配置されている。その他に、放電維持期間SPの長さが適度にばらつくように、サブフィールドSF1〜SF7の順序が変えられても良い。それにより、例えば動画疑似輪郭が低減できる。
このように、放電維持期間SPの長さはサブフィールドSF1〜SF7ごとに異なる。従って、放電セルを点灯させるべきサブフィールドの組み合わせにより、一フィールド当たりの放電セルの発光時間が27＝128段階に調節され得る。
【００７１】
本発明の実施形態１では更に、制御部30が、第一と第二との放電維持パルス電圧P1、P2間の位相差の調節を利用し、ガス放電一回当たりの放電セルの発光強度を変化させる。それ故、放電維持期間SPの長さが一定でも、放電セルの輝度が更に低減し得る。
好ましくは、放電セルの発光強度の調節が、最短の放電維持期間を含むサブフィールドSF1について行われる。それにより、放電セルの輝度の下限が従来の下限より低減するので、ＰＤＰ20の階調が特に輝度の低域で精細化される。
放電電流量の低減は更に、放電セルの発光強度の低減以上に、例えばスイッチ素子等の導通損失を低減させ得る。従って、ＰＤＰ20の発光効率をも向上させ得る。
【００７２】
こうして、本発明の実施形態１によるＰＤＰ駆動装置では、回路規模が従来の駆動装置と同程度に維持され、かつサブフィールドの構成が従来の構成と共通に維持されたまま、ＰＤＰの階調が従来よりも更に精細化される。それ故、本発明の実施形態１によるＰＤＰ駆動装置はプラズマディスプレイの更なる高画質化に有利である。
【００７３】
《実施形態２》
本発明の実施形態２によるプラズマディスプレイは、電流検出部14を含む点を除き、上記の実施形態１によるプラズマディスプレイ（図1参照）と全く同様な構成を有する（図7参照）。特に、走査電極駆動部11と維持電極駆動部12との等価回路は実施形態１による等価回路と全く同様である（図2〜4参照）。従って、それら同様な構成要素とそれらの動作との詳細については上記の実施形態１の説明、及び図1〜6を援用する。
【００７４】
電流検出部14は、好ましくはホール素子を用いた磁気センサ14Aにより、ＰＤＰ20の維持電極X1、X2、X3、…に対して実際に供給される電流の総量を検出する。ここで、磁気センサ14Aに代え、特定のシャント抵抗、又は、分離スイッチ素子QS、若しくは維持スイッチ素子Q1Y、Q2Y、Q1X、Q2Xによる電圧降下量から実際の放電電流量が検出されても良い。
【００７５】
制御部30は、映像信号から解読された放電セルの輝度に基づいて放電電流量の目標値を設定する。制御部30は更に、ルックアップテーブルを参照し、第一と第二との放電維持パルス電圧P1、P2間の位相差を、放電電流量の目標値に対応する値に設定する。
制御部30は続いて、放電電流量の目標値を、電流検出部14により実際に検出された値と比較する。例えば、放電セルでの放電状態の変動や、スイッチ素子ごとのオン抵抗又は飽和電圧のばらつき等により、放電電流量の目標値と実際の検出値との間には差が生じる。制御部30はその差に応じ、上記の位相差を微調整する。それにより、放電電流量が最適化される。
【００７６】
テーブル作成部31はルックアップテーブルを、電流検出部14により検出された電流量に基づいて作成する。具体的には、第一と第二との放電維持パルス電圧P1、P2間の種々の位相差について、電流検出部14が実際の放電電流量を検出する。そのときの位相差と検出値との対応関係がルックアップテーブルとして記録される。
ここで、実際に検出される対応関係は数組で良い。上記の位相差と放電電流量とはほぼ比例するので、数組の対応関係からだけでも、より詳細な、又はより広い範囲での対応関係が、内挿、又は外挿により導出され得る。従って、ルックアップテーブルの作成は十分に高速である。
それ故、テーブル作成部31はルックアップテーブルを、特に好ましくは、プラズマディスプレイの起動時に作成し、又は一定の動作時間ごとに更新する。それにより、起動ごとの、又は経時的な状態変化に応じてルックアップテーブルを修正し、放電電流量を最適化できる。
【００７７】
こうして、本発明の実施形態２による制御部は、回路素子の品質のばらつきや動作状態の変動に関わらず、放電電流量の調節能力を高く維持できる。それ故、ＰＤＰの高画質化と省電力化とを更に向上させ得る。
【産業上の利用可能性】
【００７８】
本発明はＰＤＰ駆動装置に関し、上記の通り、放電セルの輝度に応じ、第一と第二との放電維持パルス電圧間の位相差を調節する。このように、本発明は産業上利用可能な発明である。
【図面の簡単な説明】
【００７９】
【図１】本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。
【図２】本発明の実施形態１による走査電極駆動部11とＰＤＰ20との等価回路図である。
【図３】本発明の実施形態１による維持電極駆動部12とＰＤＰ20との等価回路図である。
【図４】ＡＤＳ方式において、一フィールドに含まれるサブフィールドSF1〜SF7の構成を示す図である。
【図５】本発明の実施形態１について、初期化期間、アドレス期間、及び放電維持期間での、ＰＤＰ20のアドレス電極A、維持電極X、及び走査電極Yの各電位、放電セルに流れる放電電流I、並びに、維持電極駆動部12に含まれる維持スイッチ素子Q1X、Q2X、及び走査電極駆動部11に含まれる維持スイッチ素子Q1Y、Q2Y、分離スイッチ素子QS、ランプ波形生成部QR1、QR2、補助スイッチ素子SA1、SA2、走査スイッチ素子SC1、SC2の各オン期間を示す波形図である。
【図６】本発明の実施形態１について、放電維持期間での、ＰＤＰ20の維持電極Xと走査電極Yとの各電位、放電セルに流れる放電電流I、及び維持スイッチ素子Q1X、Q2X、Q1Y、Q2Yの各オン期間を示す波形図である。
【図７】本発明の実施形態２によるプラズマディスプレイの構成を示すブロック図である。
【図８】特許文献１で開示される、サブフィールド中でのパルス電圧のパターンを示す波形図である。
【図９】特許文献１で開示される、サブフィールド中でのパルス電圧の別のパターンを示す波形図である。
【図１０】特許文献２で開示される、アドレス期間と放電維持期間とでのパルス電圧を示す波形図である。
【図１１】特許文献３で開示される、サブフィールド中でのパルス電圧を示す波形図である。
【符号の説明】
【００８０】
11     走査電極駆動部
1      走査パルス生成部
SC1    ハイサイド走査スイッチ素子
SC2    ローサイド走査スイッチ素子
SA1    ハイサイド補助スイッチ素子
SA2    ローサイド補助スイッチ素子
E1     定電圧源
2      初期化パルス生成部
Ep     正電圧源
QR1    ハイサイドランプ波形生成部
QR2    ローサイドランプ波形生成部
En     負電圧源
QS     分離スイッチ素子
3Y     第一の放電維持パルス生成部
Q1Y    第一のハイサイド維持スイッチ素子
Q2Y    第一のローサイド維持スイッチ素子
4      第一の電力回収部
Es     電源部
20     ＰＤＰ
X      ＰＤＰ20の維持電極
Y      ＰＤＰ20の走査電極
Cp     ＰＤＰ20のパネル容量
【図１】
2006317683.tif 000003
【図２】
2006317683.tif 000004
【図３】
2006317683.tif 000005
【図４】
2006317683.tif 000006
【図５】
2006317683.tif 000007
【図６】
2006317683.tif 000008
【図７】
2006317683.tif 000009
【図８】
2006317683.tif 000010
【図９】
2006317683.tif 000011
【図１０】
2006317683.tif 000012
【図１１】
2006317683.tif 000013