(57)【要約】【課題】  本発明は、リーク電流を軽減し耐圧をより向上させた窒化物半導体からなるＦＥＴを提供することを目的とする。【解決手段】  本発明は、基板１０１と、窒化物半導体からなるバッファ層１０２と、窒化物半導体からなる第１の半導体層１０３ａと、窒化物半導体からなる第２の半導体層１０３ｂと、を順に有する電界効果トランジスタであって、少なくともバッファ層１０２と第１の半導体層１０３ａはｐ型不純物を含み、バッファ層１０２のｐ型不純物濃度は第１の半導体層１０３ａよりも高く、第１の半導体層１０３ａのｐ型不純物濃度は第２の半導体層１０３ｂよりも高くなるよう構成されていることを特徴とする。【選択図】  図１
2006303475.tif 000002
【特許請求の範囲】
【請求項１】
基板と、窒化物半導体の第１の半導体層とその上に窒化物半導体の第２の半導体層の少なくとも一部とを有する下地層と、その上に窒化物半導体の能動領域を有する電界効果トランジスタであって、
前記第１の半導体層がｐ型不純物を含み、該ｐ型不純物濃度が前記第２の半導体層より高いと共に、前記第１の半導体層がｉ型層若しくは半絶縁性の層である電界効果トランジスタ。
【請求項２】
請求項１に記載の電界効果トランジスタであって、前記第２の半導体層の膜厚が、１μｍ以上である電界効果トランジスタ。
【請求項３】
請求項１又は２に記載の電界効果トランジスタであって、前記第１の半導体層のｐ型不純物濃度は、５×１０１６／ｃｍ３〜１×１０１９／ｃｍ３である電界効果トランジスタ。
【請求項４】
請求項１〜３のいずれかに記載の電界効果トランジスタであって、前記能動領域がｎ型不純物を含む、若しくは、前記能動領域内を移動するキャリアが電子である電界効果トランジスタ。
【請求項５】
請求項１〜４のいずれかに記載の電界効果トランジスタであって、前記第２の半導体層の上端一部にチャネルが設けられると共に、該チャネルが前記能動領域に含まれたＨＥＭＴである電界効果トランジスタ。
【請求項６】
電界効果トランジスタの製造方法であって、
基板上に、窒化物半導体からなる、バッファ層、第１の半導体層、第２の半導体層、を少なくとも順次積層して積層構造を形成する工程を具備し、
前記第１の半導体層がｐ型不純物を有すると共に、該ｐ型不純物濃度が前記第２の半導体層より高い電界効果トランジスタの製造方法。
【請求項７】
請求項６に記載の電界効果トランジスタのであって、前記積層構造を形成する工程において、前記バッファ層の成長時若しくは前記第１の半導体層成長前にｐ型不純物をドープし、前記第１の半導体層又は第１及び２の半導体層の成長時に不純物をほぼアンドープとする電界効果トランジスタの製造方法。
【請求項８】
請求項７に記載の電界効果トランジスタの製造方法であって、前記第１の半導体層のｐ型不純物濃度が、基板側から第２の半導体層側に向かって減少する傾向の分布を有する電界効果トランジスタの製造方法。
【請求項９】
基板と、窒化物半導体からなるバッファ層と、窒化物半導体からなる第１の半導体層と、窒化物半導体からなる第２の半導体層と、を順に有する電界効果トランジスタであって、
少なくとも前記バッファ層と前記第１の半導体層は、ｐ型不純物を含み、
前記バッファ層のｐ型不純物濃度は、前記第１の半導体層よりも高く、
前記第１の半導体層のｐ型不純物濃度は、前記第２の半導体層よりも高くなるよう構成されていることを特徴とする電界効果トランジスタ。
【請求項１０】
請求項９に記載の電界効果トランジスタであって、
前記第１の半導体層のｐ型不純物濃度は、前記バッファ層と前記第１の半導体層との界面又はその近傍から前記第２の半導体層側へ、減少するよう構成されていることを特徴とする電界効果トランジスタ。
【請求項１１】
請求項９又は１０に記載の電界効果トランジスタであって、
前記バッファ層のｐ型不純物濃度は、１×１０１８／ｃｍ３〜５×１０２１／ｃｍ３であることを特徴とする電界効果トランジスタ。
【請求項１２】
請求項９〜１１のいずれかに記載の電界効果トランジスタであって、
前記第１の半導体層のｐ型不純物濃度は、５×１０１６／ｃｍ３〜１×１０１９／ｃｍ３であることを特徴とする電界効果トランジスタ。
【請求項１３】
請求項９〜１２のいずれかに記載の電界効果トランジスタであって、
前記第２の半導体層のｐ型不純物濃度は、５×１０１７／ｃｍ３未満であることを特徴とする電界効果トランジスタ。
【請求項１４】
請求項９〜１３のいずれかに記載の電界効果トランジスタであって、
前記電界効果トランジスタは、前記基板と、前記バッファ層と、前記第１の半導体層と、前記第２の半導体層と、窒化物半導体からなる第３の半導体層と、を順に有し、
前記第２の半導体層は、キャリア走行層であり、
前記第３の半導体層は、キャリア供給層であることを特徴とする電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体を用いた電界効果トランジスタに関し、特に、基板上に、バッファ層などの下地層を介して、半導体層を積層して設けられたチャネル等の能動領域を有する電界効果トランジスタに関する。
【背景技術】
【０００２】
窒化物半導体を積層して構成された電界効果トランジスタ（以下「ＦＥＴ」ともいう）は、高周波かつ高耐圧で動作可能な高出力パワー半導体装置として期待され、ＭＥＳＦＥＴ（Metal Semiconductor FET）や高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等が提案されている（例えば、特許文献２、４、９）。
【０００３】
窒化物半導体からなるＨＥＭＴの一例を図３に示す。この図に示すＨＥＭＴは、サファイア基板３０１上にバッファ層３０２を介して、ＧａＮからなるキャリア走行層（チャネル層）３０３、ＡｌＧａＮからなるキャリア（電子）供給層３０５から構成される。キャリア供給層３０５の上面には、ソース電極３１１、ゲート電極３１２、ドレイン電極３１３がそれぞれ設けられている。ドレイン電極３１３に電圧を印加すると、ソース電極３１１からキャリア供給層３０５に、キャリア供給層３０５からキャリア走行層３０３に電子が供給され、供給された電子はキャリア走行層３０３のキャリア供給層３０５近傍の領域にチャネルとなる二次元電子ガスを形成する。電子はキャリア走行層３０３に形成されたチャネルを高移動度で走行し、再びキャリア供給層３０５を介してドレイン電極３１３に流れる。ここで、ゲート電極３１２に印加する電圧を制御することにより、ゲート電極３１２に印加される電圧に応じてチャネルの範囲が制御されるため、ソース電極３１１とドレイン電極３１３の間に流れる電流量を制御することができる。
【０００４】
【特許文献１】特開平１１−１６３３３４号公報
【特許文献２】特開平１１−２９７７１３号公報
【特許文献３】特開２０００−２７７８０３号公報
【特許文献４】特開２００１−２４７３９９号公報
【特許文献５】特開２００３−２８２５９８号公報
【特許文献６】特開２００４−０４７７６４号公報
【特許文献７】特開２００４−３１９５５２号公報
【特許文献８】特開２００４−３４２８１０号公報
【特許文献９】特表２００４−５３５６７６号公報
【特許文献１０】特開２００５−００５６５７号公報
【特許文献１１】欧州特許４９７３５０号公報  クレーム３、実施例９
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、窒化物半導体からなる従来のＦＥＴは、どうしてもある程度のリーク電流が生じ、耐圧が低いという問題があった。つまり、本来絶縁されていなければいけないはずの、チャネル以外の領域、例えば下地層で電流が流れてしまい、例えゲート電極に印加する電圧を制御しても、ソース電極とドレイン電極の間に流れる電流を十分に制御しきれないという問題があった。
【０００６】
本発明は、上記課題を解決し、リーク電流を軽減し耐圧をより向上させた窒化物半導体からなるＦＥＴを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る電界効果トランジスタは、基板と、窒化物半導体の第１の半導体層とその上に窒化物半導体の第２の半導体層の少なくとも一部とを有する下地層と、その上に窒化物半導体の能動領域を有する電界効果トランジスタであって、第１の半導体層がｐ型不純物を含み、ｐ型不純物濃度が第２の半導体層より高いと共に、第１の半導体層がｉ型層若しくは半絶縁性の層である。
【０００８】
第２の半導体層の膜厚が、１μｍ以上であることが好ましい。
【０００９】
第１の半導体層のｐ型不純物濃度が、５×１０１６／ｃｍ３〜１×１０１９／ｃｍ３であることが好ましい。
【００１０】
能動領域がｎ型不純物を含む、若しくは、能動領域内を移動するキャリアが電子であることが好ましい。
【００１１】
第２の半導体層の上端一部にチャネルが設けられると共に、チャネルが能動領域に含まれたＨＥＭＴであることが好ましい。
【００１２】
また、本発明に係る電界効果トランジスタの製造方法は、基板上に、窒化物半導体からなる、バッファ層、第１の半導体層、第２の半導体層、を少なくとも順次積層して積層構造を形成する工程を具備し、第１の半導体層がｐ型不純物を有すると共に、ｐ型不純物濃度が第２の半導体層より高い。
【００１３】
積層構造を形成する工程において、バッファ層の成長時若しくは第１の半導体層成長前にｐ型不純物をドープし、第１の半導体層又は第１及び２の半導体層の成長時に不純物をほぼアンドープとすることが好ましい。
【００１４】
第１の半導体層のｐ型不純物濃度が、基板側から第２の半導体層側に向かって減少する傾向の分布を有することが好ましい。
【００１５】
本発明に係る電界効果トランジスタは、基板と、窒化物半導体からなるバッファ層と、窒化物半導体からなる第１の半導体層と、窒化物半導体からなる第２の半導体層と、を順に有する電界効果トランジスタであって、少なくともバッファ層と第１の半導体層はｐ型不純物を含み、バッファ層のｐ型不純物濃度は第１の半導体層よりも高く、第１の半導体層のｐ型不純物濃度は第２の半導体層よりも高くなるよう構成されていることを特徴とする。
【００１６】
第１の半導体層のｐ型不純物濃度は、バッファ層と第１の半導体層との界面又はその近傍から第２の半導体層側へ、減少するよう構成されていることが好ましい。
【００１７】
バッファ層のｐ型不純物濃度は、１×１０１８／ｃｍ３〜５×１０２１／ｃｍ３であることが好ましい。
【００１８】
第１の半導体層のｐ型不純物濃度は、５×１０１６／ｃｍ３〜１×１０１９／ｃｍ３であることが好ましい。
【００１９】
第２の半導体層のｐ型不純物濃度は、５×１０１７／ｃｍ３未満であることが好ましい。
【００２０】
基板と、バッファ層と、第１の半導体層と、第２の半導体層と、窒化物半導体からなる第３の半導体層と、を順に有し、第２の半導体層はキャリア走行層であり、第３の半導体層はキャリア供給層であることが好ましい。
【発明の効果】
【００２１】
本発明により、キャリア走行層におけるリーク電流を軽減させ、耐圧をより向上させた電界効果トランジスタとすることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明について、一実施形態に係るＦＥＴの実施例及びその図面（図１）に基づいて説明する。ただし、以下に示すＦＥＴは、本発明の技術思想を具体化するためのものであって、本発明を以下のものに特定しない。特に、以下に記載されている構成部品の寸法、材質、形状、その相対的配置等は特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。
【００２３】
本明細書において窒化物半導体とは、基本的に一般式がＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）で表されるものであって、場合によってはＢ、Ｐ、Ａｓを含んでいてもよい。
【００２４】
図１に本発明の一実施例に係るＨＥＭＴの断面構造を示す。このＨＥＭＴは、基板１０１上に、ｐ型不純物を含むバッファ層１０２及び第１の半導体層１０３ａと、キャリア走行層である第２の半導体層１０３ｂを有する。バッファ層１０２のｐ型不純物濃度は第１の半導体層１０３ａよりも高く、第１の半導体層１０３ａのｐ型不純物濃度は第２の半導体層１０３ｂよりも高い。第２の半導体層１０３ｂ上には、スペーサ層であるＡｌＧａＮ層１０４と、キャリア供給層であるｎ型ＡｌＧａＮ層１０５を有し、さらにその上に、ソース電極１１１、ゲート電極１１２、ドレイン電極１１３を有する。
【００２５】
ここでは有機金属気相成長法（ＭＯＣＶＤ）によりサファイア基板上に各窒化物半導体層を積層させ、ＨＥＭＴを作製する。ここで、半導体の成長方法としては、例えば、有機金属気相成長法（ＭＯＣＶＤ：metal-organic chemical vapor deposition）、ハイドライド気相成長法（ＨＶＰＥ）、ＭＢＥ（molecularbeam epitaxy）等も利用できる。
まず、ＭＯＣＶＤ反応炉内にサファイア基板１０１を配置し、Ｃ面サファイア基板１０１の表面を水素雰囲気中で、基板温度を１１００℃まで上昇させて、水素を流しながらクリーニングする。
【００２６】
その後、基板温度を５３０℃まで下げ、キャリアガスに水素、原料ガスにＴＭＧ（トリメチルガリウム）とアンモニアガス、ｐ型不純物ガスにＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）を用いて、低温成長で膜厚２００ÅのＧａＮよりなるバッファ層１０２を成長させる。
【００２７】
その後、ＴＭＧ、Ｃｐ２Ｍｇを止めて、基板温度を１１００℃まで昇温し、キャリアガスに水素、原料ガスにＴＭＧとアンモニアガスを用いて、ＧａＮ層１０３を３μｍの膜厚で成長させる。
【００２８】
その後、基板温度１１００℃で、キャリアガスに水素、原料ガスにＴＭＧ、ＴＭＡ（トリメチルアルミニウム）及びアンモニアガスを用い、スペーサ層として、膜厚５０ÅのＡｌＧａＮ（Ａｌ混晶比０．２）よりなるＡｌＧａＮ層１０４を成長させる。ＡｌＧａＮ層１０４を設けることにより、チャネルにおける電子の移動度をより向上させることができるが、スペーサ層は省略することもできる。
【００２９】
その後、基板温度１１００℃で、キャリアガスに水素、原料ガスにＴＭＧ、ＴＭＡ及びアンモニアガス、ｎ型不純物ガスにシランガスを用い、膜厚１５０Å、Ｓｉ濃度２×１０１８／ｃｍ３のＡｌＧａＮ（Ａｌ混晶比０．２）よりなるｎ型ＡｌＧａＮ層１０５を成長させる。ｎ型ＡｌＧａＮ層１０５は、本発明の第３の半導体層つまりキャリア供給層に相当する。反応終了後、温度を室温まで下げウェーハを反応容器から取り出す。
【００３０】
その後、ｎ型ＡｌＧａＮ層１０５の所定の領域に、Ｔｉを１００Å、Ａｌを３０００Å、順にスパッタ法で堆積し、ソース電極１１１及びドレイン電極１１３を形成する。次いで、Ｎｉを１０００Å、Ａｕを１５００Å、順にスパッタ法で堆積し、ゲート電極１１２を形成する。
【００３１】
さらに、保護膜として、電極を設けた側の半導体層のほぼ全表面を覆うように、各電極１１１〜１１３及び各電極から露出したｎ型ＡｌＧａＮ層１０５の表面に、ＳｉＮを３００Å、ＳｉＯ２を１００００Å、順に堆積させる。このとき保護膜の最上面を各電極の最上面よりも高くすることで、ゲート電極１１２とドレイン電極１１３の間の耐圧を向上させることができる。
【００３２】
このようにして得られるＨＥＭＴを、二次イオン質量分析装置（ＳＩＭＳ）を用いて分析したところ、バッファ層１０２と上記ＧａＮ層１０３の基板層側の下方領域に当たる第１の半導体層１０３ａのほぼ全域にＭｇが検出される。具体的には、第１の半導体層１０３ａのＭｇ濃度のＳＩＭＳ分析結果は、バッファ層１０２と第１の半導体層１０３ａとの界面又はその近傍、例えば基板表面付近から、５０００Åの膜厚まで、１×１０１８／ｃｍ３から５×１０１６／ｃｍ３の範囲で分布し、特に１×１０18／ｃｍ３から５×１０１６／ｃｍ３へ徐々に下降する分布を示す。従ってＭｇの分布領域は基板からおよそ５０００Åの膜厚となる。ＧａＮ層１０３内において、この第１の半導体層よりも上方の領域に当たる第２の半導体層１０３ｂのＭｇ濃度は、ＳＩＭＳの分析結果では、バックグラウンドレベルの１×１０１６／ｃｍ３〜５×１０１６／ｃｍ３の範囲として示される。なお、第１の半導体層１０３ａにおけるｐ型不純物濃度の平均値は、約３×１０１７／ｃｍ３である。
【００３３】
上記分析結果において、第２の半導体層１０３ｂのｐ型不純物濃度が一定となるのは、第２の半導体層１０３ｂに実際にＭｇがその範囲で含まれているのではなく、実施例に用いたＳＩＭＳの場合、１×１０１６／ｃｍ３〜５×１０１６／ｃｍ３が分析できる限界値であったためと考えられる。つまり、実施例の第２の半導体層１０３ｂには、実際にはＭｇが１×１０１６／ｃｍ３〜５×１０１６／ｃｍ３未満で含まれているか、又は含まれていないものと考えられる。また、バッファ層は、異種基板との界面付近に位置するため、このＳＩＭＳ分析では、Ｍｇ濃度を特定できないプロファイルとなる。
【００３４】
ここで、この実施例においては、ＧａＮ層１０３を成長する際に、実際にはＣｐ２Ｍｇを供給していないが、バッファ層１０２に多量に含まれるＭｇがＧａＮ層１０３へ拡散し、ＧａＮ層１０３中にｐ型不純物を含む第１の半導体層１０３ａが形成されている。つまり、ＧａＮ層１０３は、ｐ型不純物濃度が１×１０18／ｃｍ３から５×１０１６／ｃｍ３まで減少するように含まれる第１の半導体層１０３ａと、ｐ型不純物濃度が、第１の半導体層より低く、１×１０１６／ｃｍ３〜５×１０１６／ｃｍ３未満で含まれるか、又は含まれていないキャリア走行層となる第２の半導体層１０３ｂの２層から構成される。
【００３５】
ここで、本実施例及び比較例１，２により得られるＨＥＭＴの下地層について検討する。各例の下地層に２つの電極を設けて、印加電圧とリークした電流値の関係を調べると、図２に示すような結果が得られる。本実施例は、Ｍｇを供給せずにバッファ層１０２を形成する比較例１、Ｍｇを供給せずにバッファ層１０２を形成し、Ｍｇを供給してＧａＮ層を形成する比較例２に比べて、図２からわかるように、リークした電流値つまりリーク電流が大幅に低減し、耐圧が飛躍的に向上する。例えば、印加電圧が１０Ｖの場合において、実施例は比較例１に比べて約１０桁、比較例２に比べて約９桁、リーク電流を低減させることができる。尚、この時測定されるシート抵抗［Ω□］、移動度［cm2／Ｖｓ］、シートキャリア濃度［cm-2］は、各実施例と比較例１，２でほぼ同程度の値となり、それぞれ、およそ４５０Ω□、１４００cm2／Vs、９．５×１０１２／cm2となる。さらに、耐圧については、過電流により破壊されトランジスタとして動作しない比較例１、２５０Ｖ程度で破壊される比較例２に対して、実施例のＨＥＭＴは５００Ｖ程度まで破壊せず、トランジスタとして正常に動作できる。なお、図２の縦軸、例えば１Ｅ−１０は、１×１０−１０を意味する。
【００３６】
本発明に係る上記実施例の構成により、リーク電流が低減し耐圧が向上する理由は以下のように考えられる。
【００３７】
すなわち、バッファ層１０２のｐ型不純物濃度を第１の半導体層１０３ａよりも高く、第１の半導体層１０３ａのｐ型不純物濃度を第２の半導体層１０３ｂよりも高くすることにより、第２の半導体層１０３ｂに形成されるチャネルよりもサファイア基板１０１側に位置する領域のキャリア（電子）濃度を効果的に低減させることができ、その結果、リーク電流が低減し耐圧が向上するものと考えられる。キャリア濃度が低減する理由については、その詳細は不明だが、サファイア基板１０１上に、ｐ型不純物が高濃度のバッファ層１０２を介して、ｐ型不純物が低濃度の第１の半導体層１０３ａを設けることにより、第１の半導体層１０３ａに含まれるｐ型不純物が、第２の半導体層１０３ｂに何かしら好適な影響を与えるためと考えられる。つまり、第１の半導体層１０３ａのｐ型不純物が、自身よりもｐ型不純物濃度が高いバッファ層１０２が存在するために、自身よりもｐ型不純物濃度が低い第２の半導体層１０３ｂに好影響を与えるためと考えられる。
【００３８】
さらに、第１の半導体層１０３ａ等のバッファ層１０２より上の層は、バッファ層１０２よりも結晶性が良く、不純物の影響を受けやすい。そのため、第１の半導体層１０３ａにｐ型不純物を多量に含ませると、その結晶性自体が悪化してしまい、結果として素子特性を大幅に損なってしまう。それに対して、格子定数の大きく異なるサファイア基板１０１などの異種基板上に直接設けられたバッファ層１０２に不純物を多量に含ませても、バッファ層１０２は元々結晶性が良くないので、バッファ層１０２自体の結晶性には影響しにくいと考えられる。そのため、バッファ層１０２に多量にｐ型不純物を含ませても、バッファ層１０２上に設けられる各層の結晶性に悪影響を与えにくいと考えられる。本発明では、各層、特に第１，２の半導体層で、このような特性も利用していると考えられ、これにより、本発明の効果を奏するとともに量産性及び再現性に優れたＦＥＴとすることができると考えられる。
【００３９】
なお、バッファ層１０２中のｐ型不純物が拡散することを考慮して、バッファ層１０２上に設けられる層にｐ型不純物を含有させずに、バッファ層１０２のみにｐ型不純物を含有させることもできる。具体的には、例えば、バッファ層１０２のサファイア基板１０１側のみに部分的にｐ型不純物を含有させ、例えｐ型不純物が拡散してもバッファ層１０２上の層まで達しないようにすることもできる。しかしながら、バッファ層１０２は下地となる層なので、バッファ層１０２のみにｐ型不純物を含有させてもキャリア濃度を低減させるという点において、その上に設けられる層には影響しにくい。したがって、本発明のようにバッファ層１０２と第１の半導体層１０３ａの双方にｐ型不純物を含有させることが重要である。
【００４０】
上記実施例と異なり、第１の半導体層１０３ａを成長させる際に、実際にｐ型不純物ガスを用いて、第１の半導体層１０３ａにｐ型不純物を含有させることもできると考えられる。しかしながら、第１の半導体層１０３ａの結晶性に影響を与えないように低濃度で再現性よくｐ型不純物を含有させることができない可能性がある。これは、第２の半導体層が、第１の半導体層と、第３の窒化物半導体若しくはキャリア走行する部分、チャネルを含む能動領域と、の間に設けられた介在層として、不純物拡散を防止する領域として機能すること、第３の半導体層若しくは能動領域の下地層として機能すること、さらには、第２の半導体層の上方、第３の半導体層側、の領域が、キャリア走行層（チャネル）として機能する能動領域であること、などが理由としてあげられる。したがって、実施例のように、バッファ層１０２に含まれるｐ型不純物を拡散させて、ｐ型不純物を含む第１の半導体層１０３ａを形成して、第２の半導体層でもって、能動領域若しくは第３の半導体層と離間させる構造とすることがより好ましい。つまり、サファイア基板１０１上に、ｐ型不純物を供給しながらバッファ層１０２を形成した後に、ｐ型不純物の供給を止めて窒化物半導体からなる層を形成し、結果として、その層にｐ型不純物を含ませて第１の半導体層１０３ａとすることが好ましい。これにより、量産性及び再現性に優れたＦＥＴとすることができる。
【００４１】
また、上記実施例では、第１の半導体層１０３ａのｐ型不純物濃度が第２の半導体層１０３ｂ側に減少する分析結果となるが、上述したように第１の半導体層成長時にＣｐ２Ｍｇを供給するなどして、第１の半導体層１０３ａのｐ型不純物濃度を例えば均一にしたり増大させたりして、不純物濃度を調整することもできる。しかしながら、本発明の効果を再現性良く効果的に得るためには、上記実施例のように、第１の半導体層１０３ａのｐ型不純物濃度を第２の半導体層１０３ｂ側に減少させるよう構成することが好ましい。
【００４２】
ここで、第１の半導体層１０３ａ及び第２の半導体層１０３ｂにおけるｐ型不純物濃度の高低は、各層にｐ型不純物が均一に含まれるか否かにかかわらず、各層におけるｐ型不純物濃度の平均値を比較して決定される。つまり、本明細書において、ｐ型不純物濃度について、その最大値や最小値等に特に言及していない場合は、その平均値を指すものとする。
【００４３】
［下地層］
本発明におけるＦＥＴでは、その基本的な構造として、下地層を介して、その下地層の上に、素子として機能する能動領域を有する。下地層は、上記実施例では、バッファ層、第１の半導体層を少なくとも有するものであり、好ましくは、これに加えて、第２の半導体層の基板側の一部領域を有する。下地層は、基板の上に設けられ、素子領域となる能動領域を形成するために、主に結晶性を良くするために、形成される。
【００４４】
従来、例えば比較例１は、下地層として、バッファ層、ＧａＮ層が設けられていたが、下地層のリーク、特にバッファ層にリークパスが形成される場合があり、ＦＥＴとして動作できないものがある。しかし、本発明のＦＥＴでは、この下地層のリーク問題を解決できるものとなる。このような従来の積層構造において、半導体層の膜厚とキャリア濃度について検討してみると、半導体層をＲＩＥエッチングして膜厚を小さくするに従って、半導体層の単位立方当たりのキャリア濃度が大きくなる傾向が観られる。一方で、単位平方当たりの移動度及びキャリア濃度は、ほぼ一定となる傾向が観られる。
具体的には、その検討用の比較例として、２００ÅのアンドープＧａＮのバッファ層と３μｍのアンドープＧａＮ層の積層を、エッチング除去により約３μｍ、約２μｍ、約０．５μｍの各膜厚の半導体層として、そこに側面電極を設けてその層全体について測定する。この時の単位立方のキャリア濃度は、１０１６／ｃｍ−３台で、３μｍから２μｍになると僅かに高くなり、２μｍから０．５μｍになると急激に高くなる。
また、単位平方の移動度及びキャリア濃度は、それぞれ１００〜１２０ｃｍ２／Ｖｓ、４〜６×１０１２／ｃｍ２の範囲となる。従って、基板から膜厚０．５μｍの領域に残留キャリアの多くが分布していると考えられる。他方、上記実施例と同様にして作製し、上記検討例と同様に、本発明の検討例として０．５μｍの検体を作製して、ホール測定しても、高抵抗なため、測定できないものとなる。
更に、ドーパントについて検討してみると、上記実施例においてバッファ層へのドーパントをFeとする場合では、上記下地層の測定では移動度が上記実施例に比べて１／３程度低下し、そのＨＥＭＴのオン耐圧が比較例１，２よりも悪くなり、１００V未満となる傾向が観られ、一方でリーク電流、リークパスについては比較例１，２よりも改善する傾向が観られる。他方、ドーパントをＺｎとする場合では、上記下地層の測定では上記実施例に比べて、ほぼ同程度の各特性となる傾向が観られる。
【００４５】
このように、従来構造の下地層に観られるキャリア濃度は、残留キャリア成分と考えられ、本発明の構造、特に下地層、では、この残留成分を補償するように機能すると考えられる。一方で、従来における下地層、特に最下層部に位置するバッファ層によるリーク問題は、下地層を厚くしても解決しない傾向が観られる。これは、能動領域、具体的には設けられた各電極から、下地層の下層部、すなわち基板表面近傍に、到達する縦方向と、能動領域のキャリア走行方向若しくは基板面内方向である横方向の両パスを解決する必要があると考えられる。上記キャリア補償は縦方向のパスを閉じるのに作用すると考えられる。
従って、深層部の基板方向に向かって、不純物濃度が高くなる勾配を有することで、縦方向のパスが閉じるように機能させ、且つ能動領域の結晶性を高い状態とできると考えられる。特に横方向パスが存在すると考えられるバッファ層近くに設けられる第１の半導体層に、このような濃度勾配を設けることで、上記パスの閉塞作用を高められ、能動領域と下地層間に介在して互いを離間する第２の半導体層による結晶性回復作用も高められると考えられる。そのため、第１の半導体層の膜厚としては、成長方法・条件などに依存する残留キャリア、リークパスの状態によるが、上記実施例では、０．５〜１μｍの範囲で設けられることが好ましい。
【００４６】
（バッファ層）
バッファ層は、基板と半導体層との間に設けられ、基板と半導体層との格子整合性を良好にしたり、半導体層の結晶成長を可能にするように機能する。具体的には、半導体結晶の結晶核の核形成、核成長する層となる。このような核形成、核成長の層としては、上記実施例に示すように、低温成長バッファ層、２段階成長を用いる他に、別の方法によるバッファ層形成、さらには半導体層とは異なる異種材料を介在させる方法なども、用いることができる。これは、半導体層とバッファ層との間における結晶性の違いなどの異質性が存在すれば、上記リークパスが形成されると考えられるためである。
バッファ層１０２のｐ型不純物濃度は、その成長条件として、具体例としては１×１０１８／ｃｍ３〜５×１０２１／ｃｍ３、好ましくは１×１０１９／ｃｍ３〜１×１０２１／ｃｍ３、さらに好ましくは１×１０１９／ｃｍ３〜５×１０２０／ｃｍ３として形成することができる。これにより、バッファ層１０２と第１の半導体層１０３ａが一体となって、再現性よく本発明の効果が得られるとともに、本発明の効果をより向上させることができる。また、拡散によりｐ型不純物を第１の半導体層に含有させる場合、第１の半導体層に本発明の効果を奏するのに適した濃度、濃度分布で再現性よくｐ型不純物を含有させることができる。
【００４７】
（第１の半導体層）
第１の半導体層１０３ａのｐ型不純物濃度は、具体例としては５×１０１６／ｃｍ３〜１×１０１９／ｃｍ３、好ましくは５×１０１６／ｃｍ３〜５×１０１８／ｃｍ３、さらに好ましくは１×１０１７／ｃｍ３〜１×１０１８／ｃｍ３とすることができる。これにより、バッファ層１０２と第１の半導体層１０３ａが一体となって、再現性よく本発明の効果が得られるとともに、本発明の効果をより向上させることができる。
上述の検討例と同様に、残し膜厚８００ｎｍの本発明に係る検体を作製し、ＳＩＭＳ分析に供して、不純物の濃度分布を検討すると、約４００ｎｍの膜厚まで約１．８×１０１８／ｃｍ３の濃度がほぼ一定の分布が観られ、さらにそこから表面まで、バックグラウンドレベルの１×１０１７／ｃｍ３へ、単純に濃度が下がる濃度勾配が観られる。従って、上記残留キャリアの主分布領域である０．５μｍまでの領域では、ほぼ一定のｐ型不純物濃度の分布を有し、一方で、第２の半導体層側に向かって濃度が下降する濃度勾配を併せて有する第１の半導体層となっていることがわかる。
なお、バッファ層、第１の半導体層、第２の半導体層は互いに異なる組成としてもよく、同様に、スペーサ層、キャリア供給層も互いに異なる組成としてもよい。
【００４８】
上記実施例では、ｐ型不純物としてＭｇを用いているが、Ｚｎ、Ｃｄ等の他のｐ型不純物を用いることもできる。ただし、本発明の効果を再現性よく効果的に得るには、好ましくはＭｇ、Ｚｎ、さらに好ましくはＭｇとすることができる。
【００４９】
以上説明したように、本発明の積層構造において、バッファ層と第１の半導体層との間及び／又は第１の半導体層と第２の半導体層の間に他の層を設けることもできるが、本発明の効果をより再現性よく容易に得るためには、バッファ層、第１の半導体層及び第２の半導体層がそれぞれ直接接していることが好ましい。また、バッファ層及び／又は第１の半導体層に部分的にｐ型不純物を含ませることもできるが、本発明の効果をより再現性よく容易に得るためには、バッファ層及び第１の半導体層の全域に渡ってｐ型不純物を含ませることが好ましい。
【００５０】
［能動領域］
本発明に係るＦＥＴは、下地層の上に設けられた能動領域でもって、素子駆動する構造となり、具体的には後述するキャリア走行層（チャネル）、キャリア供給層を備える構造を有し、更に、能動領域に電極が設けられた素子構造となる。
上記実施例では、キャリアが基板面にほぼ平行にキャリア走行方向とする横方向伝導型の素子となっているが、縦方向のキャリア走行を有する構造でも良く、また、電子をキャリアとするユニポーラ素子としているが、正孔をキャリアとしても良い。更に、第２の半導体層は、第１の半導体層側の領域を下地層として用い、他方、上方の第３の半導体層側の領域をチャネルとして、能動領域として用いているが、能動領域を設けずに、下地層としてだけ用いても良く、能動領域のキャリアと異なる導電型として逆導電型層としても良い。しかしながら、窒化物半導体においては、基板側のｐ型化が困難であるため、下地層として用いることが好ましい。
このように、下地層、又は、それに加えて第２の半導体層内の下地機能を有する領域は、半絶縁性、ｉ型層として設けることが、好ましい。
【００５１】
（第２の半導体層）
第２の半導体層は、下地層と能動領域間に両者を離間させるように介在させることで、能動領域への下地層の不純物含有による悪影響を低減させることができる。上記下地層の不純物含有による結晶性悪化は、不純物濃度が低く、具体的には第１の半導体層より低く、調整された領域を、第２の半導体層に設けることであり、これにより結晶性回復が期待される。このとき、この領域の膜厚としては、好ましくは１μｍ以上、更に好ましくは１．５μｍ以上であると、十分な結晶性が得られる。他方、キャリア走行部となるチャネルを設ける場合には、この濃度調整領域の上に設けることが好ましく、具体的には、表面近傍の数ｎｍの領域が割り当てられても良い。
第２の半導体層１０３ｂのｐ型不純物濃度は、具体例としては５×１０１７／ｃｍ３未満、好ましくは１×１０１７／ｃｍ３未満、さらに好ましくは５×１０１６／ｃｍ３未満とすることができる。これにより、第２の半導体層１０３ｂのキャリア（電子）移動度をより向上させることができる。なお、これらの範囲には、実際にその範囲でｐ型不純物を含有する場合と、ｐ型不純物を含有しない場合とを含むものとする。上記結晶性を考慮すると、不純物無添加、アンドープで形成されることが好ましい。
【００５２】
また、バッファ層１０２及び／又は第１の半導体層１０３ａに、ｐ型不純物が均一に含まれていない場合、つまりｐ型不純物が一定濃度で含まれていない場合は、バッファ層１０２におけるｐ型不純物濃度の最小値が、第１の半導体層１０３ａにおけるｐ型不純物濃度の最大値よりも高いことが好ましい。これにより本発明の効果をより容易に再現性よく得ることができる。
【００５３】
（基板）
実施例では、基板としてＣ面サファイア基板を用いているが、各半導体層を積層する基板としては、異種基板が好適に用いられ、他にも、Ｒ面、Ａ面のサファイア（Ａｌ２Ｏ３）、スピネル（ＭｇＡｌ２Ｏ４）などの絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ等の導電性基板若しくは半導体基板が挙げられ、バッファ層を必要とする窒化物半導体と異なる基板を用いることができる。また、半導体層と同種材料の窒化物基板、例えばＧａＮ、ＡｌＮを用いて、バッファ層を設けることもできるが、このような同種材料の基板では、下地層、特にバッファ層によるリークパスの問題が発生しない場合が考えられる。しかしながら、本発明の効果をより効果的に再現性よく得るにはサファイア基板を用いることが好ましい。
【００５４】
（素子構造：スペーサ層、キャリア走行層、キャリア供給層）
以下では、第２の半導体層の上に設けられる第３の半導体層、また素子構造層となるスペーサ層、キャリア供給層、加えて、キャリア走行層などの能動領域について説明する。
上記実施例では、バッファ層、第１の半導体層、第２の半導体層としてＧａＮ、スペーサ層、キャリア供給層としてＡｌＧａＮを用いているが、例えば、バッファ層としてＡｌＮ、ＡｌＧａＮ等、各層において実施例と異なる組成の窒化物半導体を用いることもできる。
【００５５】
上記実施例では、キャリア（電子）供給層はキャリア（電子）濃度を高くするためにｎ型不純物であるＳｉを含有するが、Ｓｉ濃度を下げたり含有させなかったりすることで、キャリア供給層におけるリーク電流をより低減することもできる。また、キャリア走行層はＳｉ等の適切なｎ型不純物をドープして、チャネル以外のキャリア走行層におけるキャリアの走行を軽減してもよい。また、キャリア供給層の上面に形成される各電極の内、オーミック電極であるソース電極及びドレイン電極とショットキー電極であるゲート電極それぞれと、キャリア供給層との間に、オーミック接合特性、ショットキー接合特性を得るためのコンタクト層を各々介在させることもできる。
【００５６】
ここでは、ＨＥＭＴについてのみ説明したが本発明はこれに限定されず、例えばＧａＮからなる第２の半導体層１０３ｂ上にｎ型ＧａＮ層を設け、この層に各電極を設けることによりＭＥＳＦＥＴとすることもできる。しかしながら、本発明により、第２の半導体層１０３ｂをキャリア（電子）濃度の低い層とすることができるので、第２の半導体層１０３ｂの上方領域をＨＥＭＴのキャリア走行層として用いる場合に特に効果的である。
【００５７】
（比較例１）
上記実施例において、バッファ層１０２を成長させる際にＣｐ２Ｍｇを供給しない以外は同様にＨＥＭＴを作製する。つまり、比較例１のＨＥＭＴは、バッファ層１０２及び第１の半導体層１０３ａにＭｇが含有されていないことのみが実施例と異なる。
【００５８】
比較例１では、キャリア走行層の基板側の領域に特に対策を施していないので、実施例よりも特性が劣ったものと考えられる。
【００５９】
（比較例２）
実施例において、Ｃｐ２Ｍｇを供給しないでバッファ層１０２を成長させ、Ｃｐ２Ｍｇを供給してＧａＮ層を形成させ、さらにＧａＮ層１０３を形成させる以外は、同様に作製する。詳細には、バッファ層とＧａＮ層１０３との間に設けたＭｇを含むＧａＮ層は、膜厚２００Å、Ｍｇ濃度５×１０１９／ｃｍ３になるように形成する。
【００６０】
比較例２においては、バッファ層上にＭｇを含有するＧａＮ層を設けることにより、その上のＧａＮ層及びその下のバッファ層にもＭｇが拡散していると考えられる。それにもかかわらず、実施例よりも特性が低下するのは、第１に、バッファ層にＭｇを高濃度に含有させていない場合にＭｇがキャリア走行層に好適に影響しないこと、第２に、バッファ層若しくはバッファ層とその上の領域におけるリークパス問題が十分に解消されないこと、第３に、ＭｇドープＧａＮ層の上の比較的結晶性の良い層、例えば上記ＧａＮ層１０３にＭｇを多量に含有するため結晶性が低下すること、が考えられる。
このように、比較例２と上記実施例との対比により、上述したｐ型不純物濃度分布、その領域の位置が、ＦＥＴの特性、特に上記リーク問題に重要な要因となることがわかる。
【産業上の利用可能性】
【００６１】
本発明は、電界効果トランジスタ（以下「ＦＥＴ」ともいう）に利用でき、具体的には、高周波かつ高耐圧で動作可能な高出力パワー半導体装置、例えば、ＭＥＳＦＥＴ、ＭＩＳＦＥＴや高電子移動度トランジスタ（ＨＥＭＴ）等などに利用でき、また、横型、表面伝導型の素子だけでなく、縦型の素子にも利用できる可能性がある。
【図面の簡単な説明】
【００６２】
【図１】図１は実施例のＦＥＴの層構造を示す断面図である。
【図２】図２は実施例の印加電圧とリーク電流の関係を示す図である。
【図３】図３は従来のＦＥＴの層構造を示す断面図である。
【符号の説明】
【００６３】
１０１・・・基板
１０２・・・バッファ層
１０３ａ・・・第１の半導体層
１０３ｂ・・・第２の半導体層（キャリア走行層）
１０３・・・ＧａＮ層
１０４・・・ＡｌＧａＮ層（スペーサ層）
１０５・・・ｎ型ＡｌＧａＮ層（キャリア供給層）
１１１、３１１・・・ソース電極
１１２、３１２・・・ゲート電極
１１３、３１３・・・ドレイン電極
３０１・・・基板
３０２・・・バッファ層
３０３・・・キャリア走行層
３０５・・・キャリア供給層
【図１】
2006303475.tif 000003
【図２】
2006303475.tif 000004
【図３】
2006303475.tif 000005