(57)【要約】【課題】  試験対象の性能向上にともなう試験コストの増大を防ぐことが可能なＩＣ試験装置を提供する。【解決手段】  ＩＣ試験装置は、被試験ＩＣ１と複数のデータ伝送経路で接続され、被試験ＩＣ１へテストデータを送信するマスター試験ＩＣ２と、被試験ＩＣ１が良品か不良品かを判定する良品判定部３とを備え、マスター試験ＩＣ２は、被試験ＩＣ１へ送信したテストデータと、被試験ＩＣ１から受信した、テストデータに対する応答データとに基づいて、テストデータおよび応答データが伝送されたデータ伝送経路における被試験ＩＣ１のデータ伝送機能の良否を判定し、良品判定部３は、少なくともマスター試験ＩＣ２の判定結果に基づいて被試験ＩＣ１が良品か不良品かを判定し、マスター試験ＩＣ２は、良品判定部３によって過去に良品と判定された被試験ＩＣ１であるか、または他の試験で良品と判定された被試験ＩＣ１である。【選択図】        図１
2006300713.tif 000002
【特許請求の範囲】
【請求項１】
被試験ＩＣを試験するＩＣ試験装置であって、
前記被試験ＩＣと複数のデータ伝送経路で接続され、前記被試験ＩＣへテストデータを送信するマスター試験ＩＣと、
前記被試験ＩＣが良品であるかまたは不良品であるかを判定する良品判定部とを備え、
前記マスター試験ＩＣは、前記被試験ＩＣへ送信した前記テストデータと、前記被試験ＩＣから受信した、前記テストデータに対する前記応答データとに基づいて、前記テストデータおよび前記応答データが伝送された前記データ伝送経路における前記被試験ＩＣのデータ伝送機能の良否を判定し、
前記良品判定部は、少なくとも前記マスター試験ＩＣの判定結果に基づいて前記被試験ＩＣが良品であるかまたは不良品であるかを判定し、
前記マスター試験ＩＣは、前記良品判定部によって過去に良品と判定された被試験ＩＣであるか、または他の試験で良品と判定された被試験ＩＣであるＩＣ試験装置。
【請求項２】
前記良品判定部は、さらに、前記テストデータおよび前記応答データを伝送する前記データ伝送経路を決定し、
前記マスター試験ＩＣは、前記決定されたデータ伝送経路で前記被試験ＩＣへテストデータを送信し、かつ、前記被試験ＩＣへ送信した前記テストデータと、前記決定されたデータ伝送経路で前記被試験ＩＣが送信した前記応答データとに基づいて、前記決定されたデータ伝送経路における前記被試験ＩＣのデータ伝送機能の良否を判定する請求項１記載のＩＣ試験装置。
【請求項３】
前記マスター試験ＩＣは、複数の低速データ用伝送経路と、前記複数の低速データ用伝送経路の合計伝送容量を有する１本の高速データ用伝送経路とで前記被試験ＩＣと接続される請求項１記載のＩＣ試験装置。
【請求項４】
前記良品判定部は、さらに、前記テストデータを送信する期間を決定し、
前記マスター試験ＩＣは、前記良品判定部が決定した期間だけ前記被試験ＩＣへ前記テストデータを送信する請求項１記載のＩＣ試験装置。
【請求項５】
前記良品判定部は、さらに、前記テストデータの内容を決定し、
前記マスター試験ＩＣは、前記良品判定部が決定した内容の前記テストデータを前記被試験ＩＣへ送信する請求項１記載のＩＣ試験装置。
【請求項６】
前記ＩＣ試験装置は、さらに、
前記テストデータおよび前記応答データのうちの少なくともいずれか一方の波形を測定する測定部と、
前記測定された波形に基づいて、前記測定されたデータが伝送された前記データ伝送経路における前記被試験ＩＣのデータ伝送機能の良否を判定する波形判定部とを備え、
前記良品判定部は、前記マスター試験ＩＣの判定結果および前記波形判定部の判定結果に基づいて前記被試験ＩＣが良品であるかまたは不良品であるかを判定する請求項１記載のＩＣ試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ試験装置に関し、特に、ＩＣの伝送機能を試験するＩＣ試験装置に関する。
【背景技術】
【０００２】
ＩＣ（集積回路：Integrated Circuit）を製造して出荷する前または購入したＩＣを基板等に実装して使用する前に、ＩＣ試験装置を使用してＩＣの良品判定が行われる。
【０００３】
たとえば、特許文献１には以下のようなＩＣ試験装置が開示されている。すなわち、複数種類の試験対象に対して試験データを印加して、この試験対象から出力される応答データを受領して、試験データと応答データとの関係により、試験対象が有する各種の通信プロトコルを評価する。このような構成により、試験対象の良否を判定することができる。
【特許文献１】特開２００３−６７２７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１記載のＩＣ試験装置では、試験対象であるＩＣが新規開発されて伝送速度等の性能が向上するたびに、新規開発されたＩＣに対応できるＩＣ試験装置を開発または購入しなければならないため、試験コストが増大するという問題点があった。
【０００５】
それゆえに、本発明の目的は、試験対象の性能向上にともなう試験コストの増大を防ぐことが可能なＩＣ試験装置を提供することである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、この発明のある局面に係わるＩＣ試験装置は、被試験ＩＣを試験するＩＣ試験装置であって、被試験ＩＣと複数のデータ伝送経路で接続され、被試験ＩＣへテストデータを送信するマスター試験ＩＣと、被試験ＩＣが良品であるかまたは不良品であるかを判定する良品判定部とを備え、マスター試験ＩＣは、被試験ＩＣへ送信したテストデータと、被試験ＩＣから受信した、テストデータに対する応答データとに基づいて、テストデータおよび応答データが伝送されたデータ伝送経路における被試験ＩＣのデータ伝送機能の良否を判定し、良品判定部は、少なくともマスター試験ＩＣの判定結果に基づいて被試験ＩＣが良品であるかまたは不良品であるかを判定し、マスター試験ＩＣは、良品判定部によって過去に良品と判定された被試験ＩＣであるか、または他の試験で良品と判定された被試験ＩＣである。
【０００７】
好ましくは、良品判定部は、さらに、テストデータおよび応答データを伝送するデータ伝送経路を決定し、マスター試験ＩＣは、決定されたデータ伝送経路で被試験ＩＣへテストデータを送信し、かつ、被試験ＩＣへ送信したテストデータと、決定されたデータ伝送経路で被試験ＩＣが送信した応答データとに基づいて、決定されたデータ伝送経路における被試験ＩＣのデータ伝送機能の良否を判定する。
【０００８】
好ましくは、マスター試験ＩＣは、複数の低速データ用伝送経路と、複数の低速データ用伝送経路の合計伝送容量を有する１本の高速データ用伝送経路とで被試験ＩＣと接続される。
【０００９】
好ましくは、良品判定部は、さらに、テストデータを送信する期間を決定し、マスター試験ＩＣは、良品判定部が決定した期間だけ被試験ＩＣへテストデータを送信する。
【００１０】
好ましくは、良品判定部は、さらに、テストデータの内容を決定し、マスター試験ＩＣは、良品判定部が決定した内容のテストデータを被試験ＩＣへ送信する。
【００１１】
好ましくは、ＩＣ試験装置は、さらに、テストデータおよび応答データのうちの少なくともいずれか一方の波形を測定する測定部と、測定された波形に基づいて、測定されたデータが伝送されたデータ伝送経路における被試験ＩＣのデータ伝送機能の良否を判定する波形判定部とを備え、良品判定部は、マスター試験ＩＣの判定結果および波形判定部の判定結果に基づいて被試験ＩＣが良品であるかまたは不良品であるかを判定する。
【発明の効果】
【００１２】
本発明によれば、試験対象の性能向上にともなう試験コストの増大を防ぐことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１４】
［構成および基本動作］
図１は、本発明の実施の形態に係るＩＣ試験装置の構成を示す機能ブロック図である。同図を参照して、ＩＣ試験装置は、被試験ＩＣ１と、マスター試験ＩＣ２と、制御部（良品判定部）３と、測定部４と、波形判定部５と、高速データ用伝送経路６と、低速データ用伝送経路７とを備える。
【００１５】
マスター試験ＩＣ２は、このＩＣ試験装置または他の試験装置で試験されて良品であると判定された被試験ＩＣ１である。なお、マスター試験ＩＣ２は、このＩＣ試験装置または他の試験装置で試験されて良品であると判定された被試験ＩＣ１の中で基準となるもの、すなわち、データ伝送機能等の各特性が最も良好である被試験ＩＣ１とすることが望ましい。
【００１６】
被試験ＩＣ１とマスター試験ＩＣ２とが高速データ用伝送経路６および低速データ用伝送経路７で双方向に接続される。
【００１７】
低速データ用伝送経路７は、３つの通信チャネルに対応する３本のデータ伝送経路を含む。高速データ用伝送経路６は、低速データ用伝送経路７が含む３本のデータ伝送経路の合計伝送容量を有する１本のデータ伝送経路である。
【００１８】
マスター試験ＩＣ２は、後述する制御部３から受けた伝送経路選択信号が表わすデータ伝送経路で被試験ＩＣ１へテストデータを送信する。
【００１９】
被試験ＩＣ１は、マスター試験ＩＣ２からテストデータを受信して、テストデータが送信されたデータ伝送経路で応答データをマスター試験ＩＣ２へ送信する。
【００２０】
なお、被試験ＩＣ１は、マスター試験ＩＣ２からテストデータを受信して、後述する制御部３から受けた伝送経路選択信号が表わすデータ伝送経路で応答データをマスター試験ＩＣ２へ送信する構成であってもよい。
【００２１】
マスター試験ＩＣ２は、被試験ＩＣ１へ送信したテストデータおよび被試験ＩＣ１から受信した応答データに基づいて、テストデータおよび応答データが伝送されたデータ伝送経路における被試験ＩＣ１のデータ伝送機能の良否を判定する。より詳細には、応答データはテストデータと同一のデータであり、マスター試験ＩＣ２は、テストデータおよび応答データを照合することにより、テストデータおよび応答データが伝送されたデータ伝送経路における被試験ＩＣ１のデータ伝送機能の良否を判定する。
【００２２】
なお、応答データがテストデータと同一のデータでない構成であってもよい。すなわち、マスター試験ＩＣ２がテストデータに対応する応答データの内容を図示しないメモリ等に保存しているかまたは外部から通知されることにより応答データの内容を認識し、認識している応答データと被試験ＩＣ１から受信した応答データとを照合することにより、テストデータおよび応答データが伝送されたデータ伝送経路における被試験ＩＣ１のデータ伝送機能の良否を判定する構成とすることができる。
【００２３】
制御部３は、少なくともマスター試験ＩＣ２の判定結果に基づいて被試験ＩＣ１が良品であるかまたは不良品であるかを判定する。また、制御部３は、高速データ用伝送経路６および低速データ用伝送経路７のうちの少なくともいずれか一方でテストデータを伝送することを決定し、決定したデータ伝送経路を表わす伝送経路選択信号をマスター試験ＩＣ２へ出力する。
【００２４】
なお、制御部３は、前述のように被試験ＩＣ１が伝送経路選択信号の表わすデータ伝送経路で応答データをマスター試験ＩＣ２へ送信する構成等に対応するために、伝送経路選択信号をマスター試験ＩＣ２および被試験ＩＣ１へ出力する構成であってもよい。
【００２５】
さらに、制御部３は、マスター試験ＩＣ２がテストデータを送信する期間またはマスター試験ＩＣ２が送信するテストデータの内容を決定し、決定した内容をマスター試験ＩＣ２へ通知する構成であってもよい。この場合、マスター試験ＩＣ２は、制御部３から通知された内容に基づいてテストデータを被試験ＩＣ１へ送信する。
【００２６】
測定部４は、被試験ＩＣ１が出力する応答データの波形を測定し、測定結果を波形判定部５へ出力する。
【００２７】
波形判定部５は、測定部４から受けた測定結果に基づいて、測定された応答データが伝送されたデータ伝送経路における被試験ＩＣ１のデータ送信機能の良否を判定する。
【００２８】
なお、測定部４は、被試験ＩＣ１が入力するテストデータの波形を測定する構成であってもよい。このような構成により、測定されたテストデータが伝送されたデータ伝送経路における被試験ＩＣ１のデータ受信機能の良否を判定することができる。
【００２９】
制御部３および波形判定部５は、たとえばパソコンが用いられる。また、測定部４は、たとえばオシロスコープが用いられ、ＧＰＩＢ（General Purpose Interface Bus）通信用のケーブル等で波形判定部５と接続される。
【００３０】
［動作］
図２は、本発明の実施の形態に係るＩＣ試験装置が試験を行なう際の動作手順を定めたフローチャートである。
【００３１】
まず、制御部３は、データ伝送経路のエラーチェックを行なう。すなわち、制御部３は、高速データ用伝送経路６および低速データ用伝送経路７のうちの少なくともいずれか一方でテストデータを伝送することを決定し、決定したデータ伝送経路を表わす伝送経路選択信号をマスター試験ＩＣ２へ出力する（Ｓ１）。
【００３２】
ここで、制御部３は、低速データ用伝送経路７が含む３本のデータ伝送経路で同時にテストデータを伝送することを決定してもよいし、低速データ用伝送経路７が含む３本のデータ伝送経路のうちの１本または２本のデータ伝送経路でテストデータを伝送することを決定してもよい。
【００３３】
マスター試験ＩＣ２は、制御部３から受けた伝送経路選択信号が表わすデータ伝送経路で被試験ＩＣ１へテストデータを送信する（Ｓ２）。
【００３４】
被試験ＩＣ１は、マスター試験ＩＣ２からテストデータを受信して、テストデータが送信されたデータ伝送経路で応答データをマスター試験ＩＣ２へ送信する（Ｓ２）。
【００３５】
マスター試験ＩＣ２は、被試験ＩＣ１へ送信したテストデータおよび被試験ＩＣ１から受信した応答データを照合する。そして、マスター試験ＩＣ２は、被試験ＩＣ１へ送信したテストデータおよび被試験ＩＣ１から受信した応答データが一致している場合であって（Ｓ３でＹＥＳ）、データ伝送経路のエラーチェックを開始してから所定期間が経過していないときには（Ｓ４でＮＯ）、被試験ＩＣ１へのテストデータの送信および被試験ＩＣ１から受信した応答データの照合を継続する。
【００３６】
そして、マスター試験ＩＣ２は、被試験ＩＣ１へ送信したテストデータおよび被試験ＩＣ１から受信した応答データが引き続き一致している場合であって（Ｓ３でＹＥＳ）、データ伝送経路のエラーチェックを開始してから所定期間が経過したときには（Ｓ４でＹＥＳ）、テストデータおよび応答データが伝送されたデータ伝送経路において伝送エラーが生じなかったことを表わすエラーチェック結果信号を制御部３へ出力する（Ｓ５）。
【００３７】
制御部３は、マスター試験ＩＣ２から伝送エラーが生じなかったことを表わすエラーチェック結果信号を受けて、高速データ用伝送経路６および低速データ用伝送経路７のうちの少なくともいずれか一方でエラーチェックが完了していない場合には（Ｓ６でＮＯ）、エラーチェックが完了していないデータ伝送経路を表わす伝送経路選択信号をマスター試験ＩＣ２へ出力する（Ｓ１）。
【００３８】
そして、制御部３は、マスター試験ＩＣ２から伝送エラーが生じなかったことを表わすエラーチェック結果信号を受けて、すべてのデータ伝送経路のエラーチェックが完了した場合には（Ｓ６でＹＥＳ）、被試験ＩＣ１のデジタル信号波形の判定を開始する。すなわち、制御部３は、波形判定命令を波形判定部５へ出力する。
【００３９】
一方、マスター試験ＩＣ２は、被試験ＩＣ１へ送信したテストデータおよび被試験ＩＣ１から受信した応答データが不一致となった場合には（Ｓ３でＹＥＳ）、テストデータおよび応答データが伝送されたデータ伝送経路において伝送エラーが生じたことを表わすエラーチェック結果信号を制御部３へ出力する。
【００４０】
制御部３は、マスター試験ＩＣ２からテストデータおよび応答データが伝送されたデータ伝送経路において伝送エラーが生じたことを表わすエラーチェック結果信号を受けて、被試験ＩＣ１が不良品であると判定する（Ｓ９）。
【００４１】
次に、波形判定部５は、制御部３から波形判定命令を受けて、高速データ用伝送経路６および低速データ用伝送経路７のうちの少なくともいずれか一方で被試験ＩＣ１が送信するデータのデジタル信号波形を測定部４に測定させる制御を行ない、測定部４から測定結果を取得する。
【００４２】
ここで、制御部３は、測定部４がデジタル信号波形を測定するデータ伝送経路において被試験ＩＣ１にデータを出力させる制御を行なう。
【００４３】
波形判定部５は、測定部４から取得した測定結果が振幅等の複数の測定項目について良好であるか、たとえば、振幅等が所定の範囲内に収まっているかどうかを判断する。波形判定部５は、すべての測定項目が良好である場合には（Ｓ７でＹＥＳ）、被試験ＩＣ１のデジタル信号波形が良好であることを表わす波形チェック結果信号を制御部３へ出力する。
【００４４】
制御部３は、波形判定部５から被試験ＩＣ１のデジタル信号波形が良好であることを表わす波形チェック結果信号を受けて、被試験ＩＣ１が良品であると判定する（Ｓ８）。
【００４５】
一方、波形判定部５は、測定部４から取得した測定結果が振幅等の複数の測定項目のうちの少なくとも１項目について良好でない場合には（Ｓ７でＮＯ）、被試験ＩＣ１のデジタル信号波形が良好でないことを表わす波形チェック結果信号を制御部３へ出力する。
【００４６】
制御部３は、波形判定部５から被試験ＩＣ１のデジタル信号波形が良好でないことを表わす波形チェック結果信号を受けて、被試験ＩＣ１が不良品であると判定する（Ｓ９）。
【００４７】
図３は本発明の実施の形態に係るＩＣ試験装置における制御部３が決定するデータ伝送経路の一例を示す図である。
【００４８】
テストデータは、高速データ用伝送経路６を通ってマスター試験ＩＣ２から被試験ＩＣ１へ送信される。そして、テストデータは被試験ＩＣ１において折り返されて応答データとして高速データ用伝送経路６を通って被試験ＩＣ１からマスター試験ＩＣ２へ送信される。
【００４９】
この場合、制御部３は、高速データ用伝送経路６を表わす伝送経路選択信号をマスター試験ＩＣ２へ出力する。被試験ＩＣ１は、マスター試験ＩＣ２からテストデータを受信して、テストデータが送信されたデータ伝送経路である高速データ用伝送経路６で応答データを被試験ＩＣ１へ送信する。すなわち、制御部３は、被試験ＩＣ１へ伝送経路選択信号を出力する必要がない。
【００５０】
図４は本発明の実施の形態に係るＩＣ試験装置における制御部３が決定するデータ伝送経路の一例を示す図である。
【００５１】
テストデータは、低速データ用伝送経路７を通ってマスター試験ＩＣ２から被試験ＩＣ１へ送信される。そして、テストデータは被試験ＩＣ１において折り返されて応答データとして低速データ用伝送経路７を通って被試験ＩＣ１からマスター試験ＩＣ２へ送信される。
【００５２】
この場合、制御部３は、低速データ用伝送経路７を表わす伝送経路選択信号をマスター試験ＩＣ２へ出力する。被試験ＩＣ１は、マスター試験ＩＣ２からテストデータを受信して、テストデータが送信されたデータ伝送経路である低速データ用伝送経路７で応答データを被試験ＩＣ１へ送信する。すなわち、制御部３は、被試験ＩＣ１へ伝送経路選択信号を出力する必要がない。
【００５３】
図５は本発明の実施の形態に係るＩＣ試験装置における制御部３が決定するデータ伝送経路の一例を示す図である。
【００５４】
テストデータは、低速データ用伝送経路７を通ってマスター試験ＩＣ２から被試験ＩＣ１へ送信される。そして、テストデータは被試験ＩＣ１において高速データ用伝送経路６に適したデータに変換され、変換されたデータは高速データ用伝送経路６を通って被試験ＩＣ１からマスター試験ＩＣ２へ送信される。そして、変換されたデータはマスター試験ＩＣ２において折り返されて高速データ用伝送経路６を通って被試験ＩＣ１へ送信される。そして、変換されたデータは被試験ＩＣ１において低速データ用伝送経路７に適したデータに変換され、応答データとして低速データ用伝送経路７を通ってマスター試験ＩＣ２へ送信される。
【００５５】
このような変則的な経路で被試験ＩＣ１のデータ伝送機能を試験する場合には、制御部３は、被試験ＩＣ１およびマスター試験ＩＣ２へ伝送経路選択信号を出力する必要がある。すなわち、制御部３は、低速データ用伝送経路７を表わす伝送経路選択信号をマスター試験ＩＣ２へ出力する。また、制御部３は、マスター試験ＩＣ２から低速データ用伝送経路７で受信したテストデータを高速データ用伝送経路６でマスター試験ＩＣ２へ出力し、かつ、マスター試験ＩＣ２から高速データ用伝送経路６で受信したデータを応答データとして低速データ用伝送経路７でマスター試験ＩＣ２へ出力することを表わす伝送経路選択信号を被試験ＩＣ１へ出力する。ここで、マスター試験ＩＣ２は、被試験ＩＣ１から高速データ用伝送経路６で受信したデータを折り返して、高速データ用伝送経路６でマスター試験ＩＣ２へ送信する。
【００５６】
次に、本発明の実施の形態に係るＩＣ試験装置が行なう被試験ＩＣ１の自己診断機能、すなわちデータ照合機能の試験について説明する。
【００５７】
図６は本発明の実施の形態に係るＩＣ試験装置における制御部３が、被試験ＩＣ１の自己診断機能の試験において決定するデータ伝送経路の一例を示す図である。
【００５８】
テストデータは、高速データ用伝送経路６を通って被試験ＩＣ１からマスター試験ＩＣ２へ送信される。そして、テストデータはマスター試験ＩＣ２において折り返されて応答データとして高速データ用伝送経路６を通ってマスター試験ＩＣ２から被試験ＩＣ１へ送信される。
【００５９】
なお、この試験は、各データ伝送経路のエラーチェックおよびデジタル信号波形のチェックで良品と判定された被試験ＩＣ１について行なうことが好ましい。
【００６０】
制御部３は、高速データ用伝送経路６を表わす伝送経路選択信号を被試験ＩＣ１へ出力する。
【００６１】
被試験ＩＣ１は、制御部３から受けた伝送経路選択信号が表わす高速データ用伝送経路６でマスター試験ＩＣ２へテストデータを送信する。
【００６２】
マスター試験ＩＣ２は、被試験ＩＣ１からテストデータを受信して、テストデータが送信されたデータ伝送経路である高速データ用伝送経路６で応答データを被試験ＩＣ１へ送信する。
【００６３】
被試験ＩＣ１は、マスター試験ＩＣ２へ送信したテストデータおよびマスター試験ＩＣ２から受信した応答データを照合する。そして、被試験ＩＣ１は、マスター試験ＩＣ２へ送信したテストデータおよびマスター試験ＩＣ２から受信した応答データが一致している場合には、テストデータおよび応答データが伝送された高速データ用伝送経路６において伝送エラーが生じていないことを表わすエラーチェック結果信号を制御部３へ出力する。
【００６４】
制御部３は、被試験ＩＣ１から高速データ用伝送経路６において伝送エラーが生じなかったことを表わすエラーチェック結果信号を受けて、被試験ＩＣ１およびマスター試験ＩＣ２間のデータ伝送が正常に行なわれていることを確認する。そして、制御部３は、マスター試験ＩＣ２へ低速データ用伝送経路７を表わす伝送経路選択信号を出力する。
【００６５】
マスター試験ＩＣ２は、被試験ＩＣ１から高速データ用伝送経路６でテストデータを受信して、制御部３から受けた伝送経路選択信号が表わす低速データ用伝送経路７で応答データを被試験ＩＣ１へ送信する。
【００６６】
そうすると、被試験ＩＣ１は、高速データ用伝送経路６でマスター試験ＩＣ２からの応答データを受信できないことになる。したがって、被試験ＩＣ１は、マスター試験ＩＣ２へ送信したテストデータおよびマスター試験ＩＣ２から受信した応答データが一致していないと判断し、高速データ用伝送経路６において伝送エラーが生じたことを表わすエラーチェック結果信号を制御部３へ出力する。
【００６７】
制御部３は、被試験ＩＣ１から高速データ用伝送経路６において伝送エラーが生じたことを表わすエラーチェック結果信号を受けて、被試験ＩＣ１の自己診断機能が正常であると判断する。
【００６８】
一方、制御部３は、被試験ＩＣ１が高速データ用伝送経路６でマスター試験ＩＣ２からの応答データを受信できない状態であるにも関わらず、高速データ用伝送経路６において伝送エラーが生じなかったことを表わすエラーチェック結果信号を制御部３へ出力した場合には、被試験ＩＣ１の自己診断機能に異常があり、被試験ＩＣ１が不良品であると判定する。
【００６９】
図７は本発明の実施の形態に係るＩＣ試験装置における制御部３が決定するデータ伝送経路の一例を示す図である。
【００７０】
テストデータは、低速データ用伝送経路７を通って被試験ＩＣ１からマスター試験ＩＣ２へ送信される。そして、テストデータはマスター試験ＩＣ２において折り返されて応答データとして低速データ用伝送経路７を通ってマスター試験ＩＣ２から被試験ＩＣ１へ送信される。
【００７１】
この場合のＩＣ試験装置の動作は、図６において説明した動作に対して高速データ用伝送経路６および低速データ用伝送経路７を入れ替えた動作となるため、ここでは説明を繰り返さない。
【００７２】
ところで、特許文献１記載のＩＣ試験装置では、試験対象であるＩＣが新規開発されて伝送速度等の性能が向上するたびに、新規開発されたＩＣに対応できるＩＣ試験装置を開発または購入しなければならないため、試験コストが増大するという問題点があった。
【００７３】
しかしながら、本発明の実施の形態に係るＩＣ試験装置では、マスター試験ＩＣ２は、このＩＣ試験装置または他の試験装置で試験されて良品であると判定された被試験ＩＣ１である。そして、マスター試験ＩＣ２は、被試験ＩＣ１へ送信したテストデータおよび被試験ＩＣ１から受信した応答データに基づいて、テストデータおよび応答データが伝送されたデータ伝送経路における被試験ＩＣ１のデータ伝送機能の良否を判定する。
【００７４】
したがって、本発明の実施の形態に係るＩＣ試験装置では、新規開発されて伝送速度等の性能が向上したＩＣを試験する場合には、このＩＣ試験装置または他の試験装置で試験されて良品であると判定された新規開発のＩＣをマスター試験ＩＣ２として実装して試験を行なう。したがって、ＩＣ試験装置を新たに開発または購入する必要がなくなり、試験コストの増大を防ぐことができる。
【００７５】
また、本発明の実施の形態に係るＩＣ試験装置では、制御部３は、決定したデータ伝送経路を表わす伝送経路選択信号をマスター試験ＩＣ２へ出力する。マスター試験ＩＣ２は、制御部３から受けた伝送経路選択信号が表わすデータ伝送経路で被試験ＩＣ１へテストデータを送信する。被試験ＩＣ１は、マスター試験ＩＣ２からテストデータを受信して、テストデータが送信されたデータ伝送経路で応答データをマスター試験ＩＣ２へ送信する。このような構成により、制御部３は、マスター試験ＩＣ２のみを制御するだけで被試験ＩＣ１およびマスター試験ＩＣ２間のすべてのデータ伝送経路における被試験ＩＣ１のデータ伝送機能の良否の判定を行なうことができるため、ＩＣ試験装置の処理の簡易化を図ることができる。
【００７６】
また、本発明の実施の形態に係るＩＣ試験装置では、被試験ＩＣ１とマスター試験ＩＣ２とが高速データ用伝送経路６および低速データ用伝送経路７で双方向に接続される。低速データ用伝送経路７は、３つの通信チャネルに対応する３本のデータ伝送経路を含む。高速データ用伝送経路６は、低速データ用伝送経路７が含む３本のデータ伝送経路の合計伝送容量を有する１本のデータ伝送経路である。このような構成により、被試験ＩＣ１が伝送速度の異なる複数のデータ伝送機能を有している場合でも適切に試験を行なうことができる。
【００７７】
また、本発明の実施の形態に係るＩＣ試験装置では、制御部３は、マスター試験ＩＣ２がテストデータを送信する期間またはマスター試験ＩＣ２が送信するテストデータの内容を決定する。このような構成により、ＩＣの試験内容の多様性を図り、より信頼性の高いＩＣの良品判定を行なうことができる。
【００７８】
また、本発明の実施の形態に係るＩＣ試験装置では、測定部４は、被試験ＩＣ１が出力する応答データの波形を測定する。波形判定部５は、測定部４の測定結果に基づいて、測定された応答データが伝送されたデータ伝送経路における被試験ＩＣ１のデータ送信機能の良否を判定する。このような構成により、ＩＣの試験内容の多様性を図り、より信頼性の高いＩＣの良品判定を行なうことができる。
【００７９】
また、本発明の実施の形態に係るＩＣ試験装置は、被試験ＩＣ１と、マスター試験ＩＣ２と、パソコンで実現できる制御部３および波形判定部５と、オシロスコープで実現できる測定部４と、高速データ用伝送経路６と、低速データ用伝送経路７とを備える構成である。したがって、ＩＣ試験装置を簡易な構成とすることができ、試験コストの増大を防ぐことができる。
【００８０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施の形態に係るＩＣ試験装置の構成を示す機能ブロック図である。
【図２】本発明の実施の形態に係るＩＣ試験装置が試験を行なう際の動作手順を定めたフローチャートである。
【図３】本発明の実施の形態に係るＩＣ試験装置における制御部３が決定するデータ伝送経路の一例を示す図である。
【図４】本発明の実施の形態に係るＩＣ試験装置における制御部３が決定するデータ伝送経路の一例を示す図である。
【図５】本発明の実施の形態に係るＩＣ試験装置における制御部３が決定するデータ伝送経路の一例を示す図である。
【図６】本発明の実施の形態に係るＩＣ試験装置における制御部３が決定するデータ伝送経路の一例を示す図である。
【図７】本発明の実施の形態に係るＩＣ試験装置における制御部３が決定するデータ伝送経路の一例を示す図である。
【符号の説明】
【００８２】
１  被試験ＩＣ、２  マスター試験ＩＣ、３  制御部（良品判定部）、４  測定部、５  波形判定部、６  高速データ用伝送経路、７  低速データ用伝送経路。
【図１】
2006300713.tif 000003
【図２】
2006300713.tif 000004
【図３】
2006300713.tif 000005
【図４】
2006300713.tif 000006
【図５】
2006300713.tif 000007
【図６】
2006300713.tif 000008
【図７】
2006300713.tif 000009