(57)【要約】【課題】高周波回路においてデカップリングキャパシターに適した、低い等価直列インダクタンス成分を有する積層型チップキャパシターを提供すること。【解決手段】複数の誘電体層が積層され形成されたキャパシター本体と、上記複数の誘電体層上に各々形成され、各々上記誘電体層の一側端に向かって延長された少なくとも一つのリードを有する少なくとも一対の第１及び第２内部電極と、上記キャパシター本体の外部面に形成され上記リードを通して上記内部電極に各々連結された複数の外部端子を含み、上記第１及び第２内部電極各々の内部には上記第１及び第２内部電極間に寄生インダクタンス相殺量が増加するよう電流の流れを分岐する少なくとも一つのオープン領域が上記リードまたは上記リードが形成された辺に隣接して形成される。【選択図】図６
2006080479.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層され形成されたキャパシター本体と、
上記複数の誘電体層上に各々形成され、各々上記誘電体層の一側端に向かって延長された少なくとも一つのリードを有する少なくとも一対の第１及び第２内部電極と、
上記キャパシター本体の外部面に形成され上記リードを通して上記内部電極に各々連結された複数の外部端子とを含み、
上記第１及び第２内部電極各々の内部には上記第１及び第２内部電極間の寄生インダクタンス相殺量が増加するよう電流の流れを分岐する少なくとも一つのオープン領域が上記リードまたは上記リードの形成された辺に隣接して形成されることを特徴とする積層型チップキャパシター。
【請求項２】
上記第１及び第２内部電極各々は対向する両辺に各々同数で配された複数のリードを有し、上記第１内部電極のリードは上記第２内部電極のリードと隣接して交互に配されるよう位置し、
上記第１及び第２内部電極は各々複数のオープン領域を有することを特徴とする請求項１に記載の積層型チップキャパシター。
【請求項３】
上記複数のオープン領域は上記対向する両辺に各々同数で形成されることを特徴とする請求項２に記載の積層型チップキャパシター。
【請求項４】
上記対向する両辺に形成された各オープン領域はその隣接した辺に沿って平行に配列されることを特徴とする請求項３に記載の積層型チップキャパシター。
【請求項５】
上記複数のオープン領域中少なくとも一つは上記対向する両辺中一辺に隣接した領域から他方の一辺に隣接した領域へ延長され形成されることを特徴とする請求項２に記載の積層型チップキャパシター。
【請求項６】
上記オープン領域は電流が分岐する方向と各方向による電流量が上記第１及び第２内部電極においてほぼ同一な態様で発生するよう形成されることを特徴とする請求項１ないし５のいずれか一項に記載の積層型チップキャパシター。
【請求項７】
上記第１及び第２内部電極に形成された上記オープン領域は重なり合うよう同一な大きさと同一な形状を有し同一位置に配列されることを特徴とする請求項１ないし６のいずれか一項に記載の積層型チップキャパシター。
【請求項８】
上記第１及び第２内部電極は他の両辺中一辺に配された少なくとも一つのリードをさらに含むことを特徴とする請求項２ないし７のいずれか一項に記載の積層型チップキャパシター。
【請求項９】
上記さらに含まれたリードに隣接するよう上記第１及び第２内部電極の内部領域に追加的なオープン領域をさらに含むことを特徴とする請求項８に記載の積層型チップキャパシター。
【請求項１０】
上記複数のオープン領域は同一な形状と大きさを有することを特徴とする請求項２ないし９のいずれか一項に記載の積層型チップキャパシター。
【請求項１１】
上記複数のオープン領域は四角形であることを特徴とする請求項２ないし１０のいずれか一項に記載の積層型チップキャパシター。
【請求項１２】
上記複数のオープン領域は三角形であることを特徴とする請求項２ないし４及び６ないし１０のいずれか一項に記載の積層型チップキャパシター。
【請求項１３】
上記三角形であるオープン領域は一頂点が上記リードの形成された辺に向かうよう配列されることを特徴とする請求項１２に記載の積層型チップキャパシター。
【請求項１４】
一頂点が上記リードの形成された辺に向かう三角形のオープン領域と一辺が上記リードの形成された辺に向かってほぼ平行になるよう配列された三角形のオープン領域が交互に配列されたことを特徴とする請求項１２に記載の積層型チップキャパシター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型チップキャパシターに関するもので、とりわけ高周波回路においてデカップリングキャパシター（decoupling capacitor）に適した、低い等価直列インダクタンス成分（ＥＳＬ）を有する積層型チップキャパシターに関するものである。
【背景技術】
【０００２】
一般に、積層型チップキャパシター（ＭＬＣＣ）は、複数個の誘電体層間に内部電極が挿入された構造を有する。こうしたＭＬＣＣは小型でありながら固溶量が保障され、実装が容易であるとの利点から、様々な電子装置の部品として広く用いられ、とりわけＬＳＩなどの電源回路において、半導体チップと電源間に接続されたデカップリングキャパシターとして積極的に用いられている。
【０００３】
デカップリングキャパシター用ＭＬＣＣは、急激な電流変動を抑制し電源回路の安定化のために、より低い等価直列インダクタンスＥＳＬ値を有することが要される。こうしたニーズは、最近の電子装置の高周波化と高電流化の傾向により、増加してきている。
【０００４】
一般に、従来の等価直列インダクタンスを下げる方案として、米国特許第５，８８０，９２５号明細書（特許文献１）には、新たなリードの配列構造を用いる方案が提案されている。こうした形態の一例として、他極性を有する第１及び第２内部電極において隣接したリードが交互に配列された積層型チップキャパシターが、図１及び図２に示してある。
【０００５】
図１の分解斜視図によると、複数の誘電体層１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ、１１ｇ、１１ｈの各々に、内部電極１２、１３が形成される。上記内部電極は、第１及び第２内部電極１２、１３に区分され、対向する両辺には、各々２個のリード１４、１５が設けられる。図１に示した内部電極１２、１３が形成された誘電体層１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ、１１ｇ、１１ｈは、積層され、図２のようなキャパシター本体１１を形成し、追加的に各リード１４、１５に連結された外部端子１６、１７を形成して、積層型チップキャパシター１０が完成する。
【０００６】
ここで、上記第１内部電極１２のリード１４は、上記第２内部電極１３の隣接したリード１５と交互に配されるので、隣接した内部電極１２、１３において電流方向が矢印で示されたように相互逆方向に形成される。したがって、各内部電極１２または１３に発生した寄生インダクタンス成分が、他の隣接した内部電極１３または１２から発生する成分と部分的に相殺し、低ＥＳＬ特性を具現することができる。
【０００７】
しかし、上記積層型チップキャパシターでは充分なＥＳＬ減少効果が図り難い。即ち、リードが交互に配されるので、相互逆になるインダクタンス成分が部分的でしかなく、実質的にリードに隣接しない電極内部領域は、一定の電流の流れを有するよりはランダムな流れが形成されるので、発生するインダクタンスの多くが相殺することを期待し難い。
【０００８】
こうした問題を解決した他の従来技術としては、内部電極自体の形状を変形させる方案がある。一例として、特開２００２−１６４２５６号公報（特許文献２）は図３のような内部電極構造を提案している。図３は、相異する極性で連結された第１及び第２内部電極２２、２３を示す。
【０００９】
図３に示した２個の誘電体層２１ａ、２１ｂは、キャパシター本体の一部を構成し相互隣接するよう積層される。一つの誘電体層２１ａ上には、時計回りに進行する形状を有する第１内部電極２２が形成され、隣接した他の誘電体層２１ｂ上に、時計回りの逆方向へ進行する形状を有する第２内部電極２３が形成される。このように、本方案においては内部電極２２、２３の構造自体を、電流経路が相互逆となるように形成することにより、ＥＳＬ減少の増加を図っている。
【００１０】
しかし、図示したように、内部電極構造自体を変更するリード２４、２５が相異する位置に配され、内部電極２２、２３自体が他形状を有するしかないので、所望のキャパシター特性に応じて適切に設計しがたく、内部電極２２、２３が複雑なライン形状から成るので、積層工程時ミスマッチングにより特性値の差が大きくなるとの問題がある。
【００１１】
【特許文献１】米国特許第５，８８０，９２５号明細書
【特許文献２】特開２００２−１６４２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は上述した従来技術の問題を解決するためのものであって、その目的は、内部電極領域内に単純な形状のオープン領域を形成して電流経路を明確に特定することにより、ＥＳＬを低減させると同時に、設計及び製造工程の面からも有利な積層型チップキャパシターを提供することにある。
【課題を解決するための手段】
【００１３】
上記技術的課題を成し遂げるために、本発明は、複数の誘電体層が積層され形成されたキャパシター本体と、上記複数の誘電体層上に各々形成され、各々上記誘電体層の一側端に向かって延長された少なくとも一つのリードを有する少なくとも一対の第１及び第２内部電極と、上記キャパシター本体の外部面に形成され、上記リードを通して上記内部電極に各々連結された複数の外部端子とを含み、上記第１及び第２内部電極各々の内部には、上記第１及び第２内部電極間に寄生インダクタンス相殺量が増加するよう電流の流れを分岐する少なくとも一つのオープン領域が、上記リードまたは上記リードが形成された辺に隣接して形成されることを特徴とする積層型チップキャパシターを提供する。
【００１４】
本発明の具体的な実施形態においては、上記第１及び第２内部電極各々は、対向する両辺に各々同数で配された複数のリードを有し、上記第１内部電極のリードは、上記第２内部電極のリードと隣接して交互に配されるよう位置し、この場合に上記第１及び第２内部電極は、各々複数のオープン領域を有することができる。
【００１５】
また、好ましくは、上記複数のオープン領域は、上記対向する両辺に各々同数で形成されることができ、より好ましくは、上記対向する両辺に形成された各オープン領域は、その隣接した辺に沿って並んで配列されることができる。
【００１６】
これと異なり、上記複数のオープン領域中少なくとも一つまたは全てのオープン領域は、上記対向する両辺中一辺に隣接した領域から他辺に隣接した領域へ延長され形成されることができる。
【００１７】
また、好ましくは、上記オープン領域は、電流の分岐方向とその大きさが、上記第１及び第２内部電極においてほぼ同一に発生するよう形成される。その方案として、上記第１及び第２内部電極に形成された上記オープン領域は同一な大きさ及び形状で形成され、同一な位置において重なり合うよう配されることができる。
【００１８】
本発明は、他端子配列を有する積層型キャパシターにも有利に適用することができる。即ち、上記第１及び第２内部電極は、他方の両辺中一辺に少なくとも一つのリードをさらに含んだ１０端子または１２端子積層型キャパシターにも適用でき、この場合に追加されたリードに隣接するよう更なるオープン領域を設けることができる。
【００１９】
また、本発明においてリードと隣接した電極の内部領域に用いられるオープン領域は、多様な形状と配列を有することができる。例えば、上記複数のオープン領域は同一な形状と大きさを有することができ、具体的には、上記複数のオープン領域は、四角形または三角形であることができる。
【００２０】
さらに、三角形のオープン領域が一辺に沿って並んで複数個形成された場合には、多様な配列が選択されることができる。一例として、上記三角形のオープン領域中一つまたは全てを、その頂点の一つが上記リードの形成された隣接した辺に向かうよう配列することができる。
【００２１】
これと異なり、電流の流れが寄生インダクタンス成分の相殺に有利に形成されるよう、頂点の一つが上記リードの形成された辺に向かう三角形のオープン領域と、一辺が上記リードの形成された辺に向かってほぼ平行に配列された三角形のオープン領域とが、交互に配されることができる。
【発明の効果】
【００２２】
上述したように、本発明によると、リードまたはリードが形成された辺と隣接した領域に、少なくとも一つのオープン領域を用いることにより、電流の流れを明確に形成し、これを通してＥＳＬを低減させることに基本的な特徴がある。また、こうしたオープン領域は、第１及び第２内部電極に対応するよう形成可能なので、従来の電極形状自体を変更する方案に比して設計が容易で、ミスマッチングによる問題を解消することができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付の図を参照しながら本発明をより詳しく説明する。
【００２４】
図４及び図５は、各々本発明の積層型チップキャパシターに用いることのできる第１及び第２内部電極３２、３３の平面図である。
【００２５】
図４によると、２個の誘電体層３１ａ、３１ｂ上に形成された、各々第１及び第２内部電極３２、３３が示してある。上記２個の誘電体層３１ａ、３１ｂは、本発明の特定実施形態による積層型キャパシターの本体を構成する複数の誘電体層中、隣接した２個の誘電体層とすることができる。
【００２６】
図４のように、一誘電体層３１ａ上に形成された第１内部電極３２は、一辺から延長された一つのリード３４を含み、隣接した他誘電体層３１ｂ上に形成された第２内部電極３３は、対応する位置の一辺から延長されるが、上記リード３４と離隔された位置にあるリード３５を含む。
【００２７】
また、上記第１及び第２内部電極３２、３３は、上記各リード３４、３５に隣接した電極内部領域に、オープン領域３８、３９を含む。上記オープン領域３８、３９は、上記リード３４、３５に隣接した領域に配され、そのリード３４からまたはリード３５に向かう電流を両方向へ分岐させる機能を果たす。
【００２８】
このように、ランダムな電流の分布を有することのできる電極内部領域に、上記オープン領域３８、３９を提供して比較的明確な電流方向を形成することにより、上記第１及び第２内部電極３２、３３間に、寄生インダクタンス成分の相殺量を増加させることができる。したがって、デカップリングキャパシターに適した低ＥＳＬ特性を有する積層型チップキャパシターを得ることができる。
【００２９】
一方、本発明に用いられるオープン領域３８、３９は、内部電極の基本構造（外郭形状で定義される）を変更させないので、従来の基本構造自体を変更する方案に比して、適切な静電容量の設計及び製造が容易な利点がある。
【００３０】
図５は、本発明の特定実施形態に用いることのできる内部電極４２、４３を示す。図５の内部電極４２、４３は、図１の積層型チップキャパシター１０と類似する８端子積層型チップキャパシターに用いられるリード構造を有する。
【００３１】
図５に示すように、隣接した２個の誘電体層４１ａ、４１ｂ上に形成された第１及び第２内部電極４２、４３は、各々対向する両辺から延長された４個のリード４４、４５を含み、一つの内部電極のリード４４または４５は、他の内部電極の隣接したリード４５または４４と離隔するよう交互に配される。一つの誘電体層４１ａ上に形成された第１内部電極４２と、異なる隣接した誘電体層４１ｂ上に形成された第２内部電極４３は、各リード４４、４５を通して相異する極性に連結される。
【００３２】
本実施形態において、上記第１及び第２内部電極４２、４３には、各々上記各リード４４、４５に隣接した電極内部領域に形成された、６個のオープン領域４８、４９が形成される。上記内部電極４４、４５に各々形成された６個のオープン領域４８、４９は、上記対向する両辺に同数３個で配される。上記各オープン領域４８、４９は、上記リード４４、４５が形成された辺に沿ってリード４４、４５に隣接した領域に配されることにより、リード４４からのまたはリード４５へ向かう電流を、各辺四つの方向矢印で表示へ分岐させることができる。このように、明確になった電流の流れにより、第１及び第２内部電極から発生した寄生インダクタンス成分の多くは、相殺されることができる。
【００３３】
また、本発明が果たそうとする寄生インダクタンス相殺効果をより向上させるために、上記第１及び第２内部電極は、電流の流れの方向が逆に形成され、各領域の電流量（電極の幅とリードとの距離で定義される）がほぼ同一になるよう形成されることが好ましい。本実施形態のように、四角形であるオープン領域４８、４９を用いる場合には、同数且つ同一な大きさに設定し、各対応位置のオープン領域がほぼ完全に重なるよう同一位置に形成する方案を採用することができる。
【００３４】
しかし、こうした配列形態に限定されるわけではない。即ち、オープン領域は、ＥＳＬ減少効果を極大化するために分岐する電流の流れを、隣接した誘電体層の内部電極間に対応させることが重要なので、他のオープン領域構造を用いる場合には、本実施形態の完全重畳形態と異なる配列が選択されることができる。例えば、三角形であるオープン領域を用いる場合には、図１０のようなオープン領域の配列形態が選択されてもよく、これについては後述する。
【００３５】
図６及び図７は、本発明の一実施形態により、図５に示した内部電極構造を用いた積層型チップキャパシターを示した分解斜視図及び概略斜視図である。
【００３６】
図６のように、８個の誘電体層４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅ、４１ｆ、４１ｇ、４１ｈの各々に、第１及び第２内部電極４２、４３が形成される。上記第１及び第２内部電極４２、４３は、各誘電体層４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅ、４１ｆ、４１ｇ、４１ｈ上に交互に配され、対向する両辺には、各々２個のリード４４、４５が設けられる。また、図５に説明したように、上記リード４４、４５が形成された辺に沿って、各々３個のオープン領域４８、４９が設けられ、上記第１及び第２内部電極４２、４３に設けられた全てのオープン領域４８、４９は、同一な大きさの四角形構造を有し、隣接した内部電極４２、４３のオープン領域４８、４９と重なるよう同一位置に配列される。
【００３７】
ＥＳＬ低減のために用いられたオープン領域により、積層型チップキャパシターの静電容量の変化がより正確に予測され、より容易な設計を行える。従来の形態（図３参照）においては、リード位置に応じてその隣接部分の電極構造が異なるので、内部電極間に重畳しない電極部分が発生して、特定の静電容量に基づく正確な設計が困難なばかりでなく、内部電極がライン形状を有するので、層同士のミスマッチングによる製造工程上の問題が多かったが、本発明においては、基本的な電極構造を維持しながら、マッチングが容易な単純形状のオープン領域４８、４９のみを用いることにより、設計及び製造の容易性を確保しながらＥＳＬ特性を低減することができる。
【００３８】
図６に示した内部電極４２、４３の形成された誘電体層４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅ、４１ｆ、４１ｇ、４１ｈは、積層されキャパシター本体４１を形成し、さらに、各リード４８、４９に連結された外部端子４６、４７を形成することにより、図７のような低ＥＳＬ特性を有する積層型チップキャパシター４０を製造することができる。
【００３９】
本発明に用いられるオープン領域は、上述したようにＥＳＬ低減手段として様々な利点を提供する。こうしたオープン領域は、分岐された電流方向がインダクタンス成分の相殺効果を極大化する視点から、様々な形状と数及び配列で配されることができる。
【００４０】
例えば、オープン領域は、三角形（正三角形、直角三角形含む）、四角形（直方形、正方形含む）またはその他の多角形構造を有することができ、リードの数と同数またはその間に一つ以上を追加して該数以上に形成することができる。また、配列方法においても様々な方法を選択することができる。
【００４１】
以下、図８ないし図１２を参照しながら、本発明に用いられる様々なオープン領域の配列構造を説明する。
【００４２】
先ず、図８によると、二つの隣接した誘電体層５１ａ、５１ｂ上に、各々形成され相異する極性と連結される第１及び第２内部電極５２、５３が示してある。上記第１及び第２内部電極５２、５３は、対向する両辺に各々２個のリード５４、５５を有する。
【００４３】
上記第１及び第２内部電極５２、５３に形成されたオープン領域５８、５９は、図５と類似する四角形で、上記リード５４、５５が形成された各辺により配列されるが、各辺に対して四つのオープン領域５８、５９が形成される。こうしたオープン領域の配列構造により、上記第１及び第２内部電極５２、５３においては、矢印で表示したように五つの電流の流れが分岐し明確になることができる。
【００４４】
このように、上記オープン領域５８、５９の数は、例えば内部電極の面積を考慮して適切に選択されることができる。但し、充分なインダクタンスの減少効果のために、少なくともリード数と同数で各リードに対応し、隣接するよう形成することが好ましい。
【００４５】
上述したオープン領域の形状と異なって、本発明は他形状のオープン領域を用いることができる。例えば、図９ないし図１１のような三角形のオープン領域を形成することができる。
【００４６】
図９によると、図８と類似する誘電体層６１ａ、６１ｂと、その上に形成された第１及び第２内部電極６２、６３が示してある。上記第１及び第２内部電極６２、６３は、対向する両辺に各々２個のリード６４、６５を有し、各リード６４、６５を通して相異する極性に連結される。
【００４７】
上記第１及び第２内部電極６２、６３のオープン領域６８、６９は、上記リード６４、６５が形成された各辺に沿って４個ずつ配され、各々同一な方向に配列される。即ち、全オープン領域６８、６９の三角形の頂点の一つが、上記リード６４、６５が形成された辺に向かうよう配列される。
【００４８】
これと異なり、図９と似たように三角形のオープン領域を用いるが、図１０及び図１１のように、三角形のオープン領域の配列を異ならせて具現することもできる。
【００４９】
図１０によると、隣接した２個の誘電体層７１ａ、７１ｂ上に形成された第１及び第２内部電極７２、７３には、図９と異なる電流の流れが形成される。そのために、各オープン領域の配列は、頂点の一つが上記リード７４、７５の形成された辺に向かう三角形の第１オープン領域７８ａ、７８ａ’、７９ａ、７９ａ’と、一辺が上記リード７４、７５の形成された辺に向かってほぼ平行になるよう配列された三角形の第２オープン領域７８ｂ、７８ｂ’、７９ｂ、７９ｂ’が交互に配列される構造を有する。但し、本実施形態においては、対向する両辺のオープン領域配列を、中心線を基準に対称になるよう配列させることにより、図１０のような電流の流れを誘導する。
【００５０】
図１１によると、図１０と似たオープン領域を採用するが、隣接した２個の誘電体層８１ａ、８１ｂ上に形成された第１及び第２内部電極８２、８３には、図１０とさらに異なる電流の流れが形成される。より具体的には、頂点の一つが上記リード８４、８５の形成された辺に向かう三角形の第１オープン領域８８ａ、８８ａ’、８９ａ、８９ａ’と、一辺が上記リード８４、８５の形成された辺に向かってほぼ平行に配列された三角形の第２オープン領域８８ｂ、８８ｂ’、８９ｂ、８９ｂ’が交互に配列される構造を採用するが、対向する両辺のオープン領域配列を同一にすることにより、図１１のような電流の流れを誘導することができる。
【００５１】
本発明のオープン領域を三角形状または四角形状で説明したが、これに限定されるわけではない。電流の流れを明確にするために、他の多角形または他形状のオープン領域を形成しても、隣接した第１及び第２内部電極間の寄生インダクタンス相殺量を増加できる。但し、第１及び第２内部電極間のインダクタンス相殺量を増加させるために、オープン領域の形状及び大きさと配列を、第１及び第２内部電極において同一にすることが好ましい。
【００５２】
上記実施形態はリードが形成された対向する両辺各々に対して、別途のオープン領域を提供する構造として例示されたが、これと異なって、図１２のように対向する両辺間に延長されたオープン領域で、ＥＳＬ低減効果を成し遂げることができる。
【００５３】
図１２によると、隣接した誘電体層９１ａ、９１ｂ上に、先に説明した内部電極と類似する構造で第１及び第２内部電極９２、９３が形成される。上記第１及び第２内部電極９２、９３には、リード９４、９５の形成された対向する両辺中一辺に隣接した領域から、他方の一辺に隣接した領域へ延長された形態のオープン領域９８、９９が、各々３個ずつ形成される。こうした形態のオープン領域９８、９９は、図５と似たような電流の流れを形成することができる。
【００５４】
本発明において提案されたオープン領域によるＥＳＬ低減方案は、８端子積層型キャパシターばかりでなく、１０端子または１２端子積層型チップキャパシターにも有利に採用されることができる。当業者にとって自明なように、１０端子または１２端子積層型チップキャパシターの場合には、８個の端子が対向する長辺に各々４個ずつ形成され、残りの対向する両辺に、２個または４個の端子が交互に形成される。こうした実施形態においては、上記残りの対向する両辺でリードが隣接した位置に、さらなるオープン領域を提供することもできる。
【００５５】
上述した実施形態及び添付の図は好ましい実施形態の例示に過ぎず、本発明は添付の請求範囲により限定されるものである。また、本発明は、請求範囲に記載された本発明の技術的思想を外れない範囲内で、様々な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者にとって自明であろう。
【図面の簡単な説明】
【００５６】
【図１】従来の一例による積層型チップキャパシターを示す分解斜視図である。
【図２】従来の一例による積層型チップキャパシターを示す概略斜視図である。
【図３】従来の他の例による積層型チップキャパシターに用いられる第１及び第２内部電極の平面図である。
【図４】本発明の積層型チップキャパシターに用いることのできる第１及び第２内部電極の平面図である。
【図５】本発明の積層型チップキャパシターに用いることのできる第１及び第２内部電極の平面図である。
【図６】本発明の一実施形態による積層型チップキャパシターを示す分解斜視図である。
【図７】本発明の一実施形態による積層型チップキャパシターを示す概略斜視図である。
【図８】本発明の異なる実施形態による積層型チップキャパシターに用いられる第１及び第２内部電極の平面図である。
【図９】本発明の異なる実施形態による積層型チップキャパシターに用いられる第１及び第２内部電極の平面図である。
【図１０】本発明の異なる実施形態による積層型チップキャパシターに用いられる第１及び第２内部電極の平面図である。
【図１１】本発明の異なる実施形態による積層型チップキャパシターに用いられる第１及び第２内部電極の平面図である。
【図１２】本発明の異なる実施形態による積層型チップキャパシターに用いられる第１及び第２内部電極の平面図である。
【符号の説明】
【００５７】
１０、４０  積層型チップキャパシター
１１、４１  キャパシター本体
１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ、１１ｇ、１１ｈ、２１ａ、２１ｂ、３１ａ、３１ｂ、４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅ、４１ｆ、４１ｇ、４１ｈ５１ａ、５１ｂ、６１ａ、６１ｂ、７１ａ、７１ｂ、８１ａ、８１ｂ、９１ａ、９１ｂ  誘電体層
１２、２２、３２、４２、６２、５２、７２、８２、９２  第１内部電極
１４、２４、３４、４４、５４、６４、７４、８４、９４  第１内部電極リード
１３、２３、３３、４３、５３、６３、７３、８３、９３  第２内部電極
１５、２５、３５、４５、５５、６５、７５、８５、９５  第２内部電極リード
１６、１７、４６、４７  外部端子
３８、３９、４８、４９、５８、５９、６８、６９、９８、９９  オープン領域
７８ａ、７８ａ’、７９ａ、７９ａ’、８８ａ、８８ａ’、８９ａ、８９ａ’  第１オープン領域
７８ｂ、７８ｂ’、７９ｂ、７９ｂ’、８８ｂ、８８ｂ’、８９ｂ、８９ｂ’  第２オープン領域
【図１】
2006080479.tif 000003
【図２】
2006080479.tif 000004
【図３】
2006080479.tif 000005
【図４】
2006080479.tif 000006
【図５】
2006080479.tif 000007
【図６】
2006080479.tif 000008
【図７】
2006080479.tif 000009
【図８】
2006080479.tif 000010
【図９】
2006080479.tif 000011
【図１０】
2006080479.tif 000012
【図１１】
2006080479.tif 000013
【図１２】
2006080479.tif 000014