(57)【要約】【課題】  電気特性検査が容易で、かつ、実装性に優れた半導体装置を提供することにある。【解決手段】  半導体装置は、直線１５に沿って配列された複数の電極パッド１４を有する半導体基板１０と、半導体基板１０上に形成された、基端部２２と基端部２２から突出する突起部２４とを有するバンプとを含む。突起部２４は、中心が、直線１５からずれた位置に配置されてなる。隣り合う２つのバンプ２０の突起部２４は、それぞれ、直線１５の反対側にずれて配置されてなる。【選択図】      図１
2006295044.tif 000002
【特許請求の範囲】
【請求項１】
直線に沿って配列された、複数の電極パッドを有する半導体基板と、
前記パッド上に形成された、基端部と前記基端部から突出する突起部とを有するバンプと、
を含み、
前記突起部の中心は、前記直線からずれて配置されてなり、
隣り合う２つの前記バンプの前記突起部は、それぞれ、前記直線の反対側にずれて配置されてなる半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記基端部の中央領域には凹部が形成されてなる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体チップに形成されたバンプを、配線パターンと対向させて電気的に接続することが知られている。この場合、信頼性の高い半導体装置を製造するためには、バンプを、配線パターンとの電気的な接続に適した形状にすることが好ましい。また、バンプを利用して半導体チップの電気特性を検査することが知られている。この場合、信頼性の高い検査を効率よく行うためには、バンプを、検査に適した形状にすることが好ましい。
【０００３】
本発明の目的は、電気特性検査が容易で、かつ、実装性に優れた半導体装置を提供することにある。
【特許文献１】特開２０００−３５７７０１号公報
【発明の開示】
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置は、直線に沿って配列された、複数の電極パッドを有する半導体基板と、
前記パッド上に形成された、基端部と前記基端部から突出する突起部とを有するバンプと、
を含み、
前記突起部の中心は、前記直線からずれて配置されてなり、
隣り合う２つの前記バンプの前記突起部は、それぞれ、前記直線の反対側にずれて配置されてなる。本発明によると、実装性が高く、かつ、電気特性検査が容易な半導体装置を提供することができる。
（２）この半導体装置において、
前記基端部の中央領域には凹部が形成されていてもよい。これによると、さらに電気特性検査が容易な半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００５】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
【０００６】
図１（Ａ）及び図１（Ｂ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。なお、図１（Ａ）は、半導体装置１のバンプ２０が形成された面の一部拡大図であり、図１（Ｂ）は、図１（Ａ）のIB−IB線断面の一部拡大図である。
【０００７】
本実施の形態に係る半導体装置は、図１（Ａ）及び図１（Ｂ）に示すように、半導体基板１０を有する。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、チップ状をなしていてもよい。ただし、半導体基板１０は、ウエハ状をなしていてもよい。半導体基板１０は、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２を有していてもよい（図２（Ａ）参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
【０００８】
半導体基板１０は、図１（Ａ）及び図１（Ｂ）に示すように、電極パッド１４を有する。電極パッド１４は、図１（Ａ）に示すように、直線１５に沿って配列されてなる。すなわち、電極パッド１４は、一列に並んでいてもよい。そして、直線１５は、半導体基板１０の上視図において、それぞれの電極パッド１４の中心とオーバーラップする直線であってもよい。直線１５は、半導体基板１０の外周のいずれかの辺に沿って延びる直線であってもよい。なお、直線１５は仮想の直線であってもよい。電極パッド１４は、半導体基板１０の外周のいずれか一辺のみに沿って配列されていてもよい。あるいは、電極パッド１４は、半導体基板の外周の向かい合う一組の対辺のそれぞれ（のみ）に沿って配列されていてもよい。あるいは、電極パッド１４は、半導体基板１０のすべての辺のそれぞれに沿って配列されていてもよい。ただし、これとは別に、電極パッド１４は、エリアアレイ状に配置されていてもよい。また、電極パッド１４は、集積回路１２とオーバーラップするように形成されていてもよく、あるいは、集積回路１２とオーバーラップしないように形成されていてもよい。電極パッド１４は、半導体基板１０の内部と電気的に接続されていてもよい。電極パッド１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない電極パッドを含めて、電極パッド１４と称してもよい。電極パッド１４は、アルミニウム又は銅等の金属で形成されていてもよい。
【０００９】
半導体基板１０は、図１（Ａ）及び図１（Ｂ）に示すように、パッシベーション膜１６を有していてもよい。パッシベーション膜１６には、電極パッド１４を部分的に露出させる開口１８が形成されていてもよい。なお、開口１８は、直線１５に沿って配列されていてもよい。すなわち、電極パッド１４における開口１８からの露出部が、直線１５に沿って配列されていてもよい。この場合、電極パッド１４のうち、特に、開口１８から露出した部分のみを指して、電極パッドと称してもよい。パッシベーション膜１６は、電極パッド１４の周縁部を覆うように形成されていてもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成されていてもよい。
【００１０】
本実施の形態に係る半導体装置は、図１（Ａ）及び図１（Ｂ）に示すように、バンプ２０を有する。バンプ２０は、電極パッド１４上に形成されてなる。バンプ２０は、電極パッド１４と電気的に接続されていてもよい。バンプ２０は、基端部２２と、基端部２２から突出した突起部２４とを有する。突起部２４の外形は、基端部２２の外形よりも小さくなっていてもよい。そして、突起部２４は、直線１５からずれて配置されてなる。突起部２４は、その中心が、基端部２２の中心からずれて配置されていてもよい。あるいは、時部２４は、その中心が、電極パッド１４又はパッシベーション膜１６の開口１８の中心からずれて配置されていてもよい。そして、隣り合う２つのバンプ２０の突起部２４は、それぞれ、直線１５の反対側にずれて配置されてなる。このとき、突起部２４は、上視図において、直線１５と交差しないように配置されていてもよい（図１（Ａ）参照）。ただし、突起部２４は、上視図において、直線１５と交差するように配置されていてもよい（図示せず）。なお、突起部２４は、平面図で半導体基板１０を見たとき、中心が直線１５からずれて配置されていてもよい。言い換えると、半導体基板１０の電極パッド１４が形成された面に対して平行な方向に突起部２４の中心が直線１５からずれていればよい。また、平面図で半導体基板１０を見たとき、突起部２４の全体が直線１５からずれて配置されていてもよい。言い換えると、半導体基板１０の電極パッド１４が形成された面に対して平行な方向に突起部２４の全体が直線１５からずれていてもよい。なお、基端部２２は、直線１５に沿って配列されていてもよい。そして、突起部２４は、基端部２２の中心からずれた位置に配置されていてもよい。なお、図１（Ｂ）に示すように、基端部２２の中央領域には、凹部２６が形成されていてもよい。すなわち、基端部２２の中央領域は、周縁領域に較べて、電極パッド１４からの高さが低くなっていてもよい。
【００１１】
本実施の形態に係る半導体装置１は、以上の構成をなしていてもよい。半導体装置１によれば、容易かつ確実に、配線基板等に実装することができる。すなわち、バンプ２０と配線パターン等とを、容易かつ確実に、電気的に接続することができる。以下、この特徴を説明するために、図２（Ａ）〜図２（Ｃ）を参照して、半導体装置１を配線基板３０に搭載して、バンプ２０と配線パターン３２とを電気的に接続させる工程について説明する。はじめに、図２（Ａ）に示すように、配線基板３０上に半導体装置１を配置して、バンプ２０と配線パターン３２とを対向させる。そして、図２（Ｂ）に示すように、配線基板３０と半導体装置１とを接近させて、バンプ２０と配線パターン３２とを接触させる。このとき、バンプ２０の突起部２４を配線パターン３２に接触させてもよい。その後、配線基板３０及び半導体装置１の少なくとも一方をさらに押圧して、図２（Ｃ）に示すように、バンプ２０の突起部２４を変形させる。電極パッド１４と配線パターン３２とによってバンプ２０を押圧して、突起部２４を押しつぶして、突起部２４（バンプ２０）を変形させてもよい。以上の工程によって、半導体装置１を配線基板３０に搭載して、図３に示す電子モジュール２を形成してもよい。上記工程によると、突起部２４を変形させるため、配線パターン３２とバンプ２０とを、確実に電気的に接続することができる。そして、半導体装置１によると、突起部２４は基端部２２（バンプ２０）よりも外形が小さくなっているため、容易に、突起部２４を変形させることができる。そのため、半導体装置１によると、信頼性の高い電子モジュールを効率よく製造することができる。なお、突起部２４を変形させる際に、超音波振動や熱を利用してもよい。これにより、さらに効率よく確実に、配線パターン３２とバンプ２０とを電気的に接続することができる。なお、突起部２４と配線パターン３２とは、共晶合金接合させてもよい。
【００１２】
また、本実施の形態によれば、電気特性の検査が容易な半導体装置を提供することができる。以下、図４（Ａ）〜図５（Ｂ）を参照して、この特徴について説明する。
【００１３】
一般的に、半導体装置（半導体チップ）のバンプにプローブを接触させて、その電気特性を検査することが知られている。当該検査を精度よく行うためには、プローブを、目的のバンプに電気的に接続させる必要がある。このとき、バンプにおけるプローブと接触させるための領域（プロービングエリア）を大きくすることができれば、精度の高い電気特性検査を、効率よく行うことが可能になる。ところで、バンプ２０は、基端部２２と突起部２４とを含む。バンプ２０に対して高精度に電気特性検査を行うためには、図４（Ａ）及び図４（Ｂ）に示すように、基端部２２の突起部２４を避けた領域（領域２５）にプローブ１００を接触させることが好ましい。そして、バンプ２０では、突起部２４は、直線１５からずれて配置されてなる。言い換えると、突起部２４は、基端部２２の中心からずれて配置されてなる。そのため、バンプ２０によると、突起部２４を基端部２２の中心に配置した場合に較べて、基端部２２の表面の突起部２４を避けた領域（領域２５）を大きくすることができる。そして、プロービングエリアとして領域２５を利用することで、バンプ２０とプローブ１００とを電気的に接続させやすくなる（図４（Ａ）及び図４（Ｂ）参照）。そのため、半導体装置１によると、精度の高い電気特性検査を容易に行うことができる。
【００１４】
また、半導体装置１では、隣り合う２つのバンプ２０の突起部２４は、それぞれ、直線１５の反対側にずれて配置されてなる。そのため、隣り合う２つのバンプ２０には、それぞれ、直線１５の反対側からプローブを近づけやすくなっている。すなわち、図５（Ａ）に示すように、バンプ２０を、互い違いに配置された第１のグループのバンプ４１と第２のグループのバンプ４２とに分類すると、第１のグループのバンプ４１の検査をするプローブ１０１と、第２のグループのバンプ４２の検査をするプローブ１０２とを、直線１５の反対側に配置することができる。そのため、図５（Ｂ）に示すように、第１のグループのバンプ４１にプローブ１０１が接触した状態で、第２のグループのバンプ４２にプローブ１０２を接触させやすくなる。これにより、すべてのバンプ２０に同時にプローブを接触させることができ、効率よく電気特性検査を行うことができる。さらに、第１及び第２のグループのバンプ４１，４２は、それぞれ、バンプ２０よりもピッチが広くなる。そのため、図５（Ｂ）に示すように、プローブ１０１のピッチは、バンプ２０のピッチよりも広くなる。同様に、プローブ１０２のピッチは、バンプ２０のピッチよりも広くなる。すなわち、ピッチの広いプローブを有する検査治具を利用して、電気特性検査を行うことができる。そのため、電気特性検査を、精度よく行うことができる。
【００１５】
なお、基端部２２の中央領域には、凹部２６が形成されていてもよい。これによると、さらに精度の高い電気特性検査を行うことができる。一般的に、電気特性検査では、プローブとバンプとを電気的に接続させるため、プローブを、バンプに押し付けることが知られている（図４（Ｂ）参照）。プローブがバンプから外れにくくすることができれば、精度よく電気特性検査を行うことができる。ところで、基端部２２が凹部２６を有する場合には、図６に示すように、基端部２２の周縁部は凸部２８になる。そのため、プローブ１００を凹部２６に接触させることにより、プローブ１００が、バンプからずれて外れることを防止することができる。そのため、凹部２６の底面にプローブを接触させることにより、精度の高い電気特性検査を行うことができる。
【００１６】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００１７】
【図１】図１（Ａ）及び図１（Ｂ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明を適用した実施の形態に係る半導体装置を、配線基板に搭載する工程について説明するための図である。
【図３】図３は、本発明を適用した実施の形態に係る半導体装置が実装された電子モジュールを示す図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の検査方法について説明するための図である。
【図５】図５（Ａ）及び図５（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の検査方法について説明するための図である。
【図６】図６は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【符号の説明】
【００１８】
１０…半導体装置、  １２…集積回路、  １４…電極パッド、  １５…直線、  １６…パッシベーション膜、  １８…開口、  ２０…バンプ、  ２２…基端部、  ２４…突起部、  ２６…凹部、  ２８…凸部、  ３０…配線基板、  ３２…配線パターン、  ４１…第１のグループのバンプ、  ４２…第２のグループのバンプ、  １００…プローブ、  １０１…プローブ、  １０２…プローブ
【図１】
2006295044.tif 000003
【図２】
2006295044.tif 000004
【図３】
2006295044.tif 000005
【図４】
2006295044.tif 000006
【図５】
2006295044.tif 000007
【図６】
2006295044.tif 000008