(57)【要約】【課題】  インバータ回路に供給される高電位電源電圧に応じて、パワーＭＯＳトランジスタやＩＧＢＴなどのスイッチング素子の立ち上がり時間及び立ち下り時間を制御する。【解決手段】  半導体集積回路装置２０はスイッチング制御装置１及びインバータ回路７から構成され、スイッチング制御装置１はゲート駆動回路５ａ、５ｂ、電源電圧監視回路１３、スイッチング制御回路１４ａ、及びスイッチング制御回路１４ｂから構成されている。外部ＡＣ電源が所定以上の高電圧の場合、ゲート制御回路から出力されるゲート制御信号Ｖｇａがゲート制御信号傾き調整手段１６を介してゲート駆動回路５ａに出力される。このため、ＩＧＢＴ８ａのゲートに入力されるゲート制御信号の傾きが、外部ＡＣ電源が所定の電圧の場合のゲート制御信号の傾きよりもなだらかになり、外部ＡＣ電源が所定以上の高電圧の場合にＩＧＢＴ８ａの立ち上がり時間及び立ち下がり時間を長くできる。【選択図】  図１
2006129643.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続され、前記電源電圧を監視し、前記電源電圧が所定の電圧より大きい場合、所定の電圧値と異なる信号を出力する電源電圧監視回路と、
前記電源電圧監視回路から出力される信号及びゲート制御信号を入力し、前記電源電圧が所定の電圧よりも大きい場合、ゲート制御信号傾き調整手段により、前記電源が所定の電圧のときと比較して前記ゲート制御信号の立ち上がり時間若しくは立ち下がり時間を長くして出力するスイッチング制御回路と
を具備することを特徴とするスイッチング制御装置。
【請求項２】
電源に接続され、前記電源電圧を監視し、前記電源電圧が所定の電圧より大きい第１の基準電圧以上の場合と前記電源電圧が所定の電圧より大きい第２の基準電圧以上の場合とでそれぞれ前記所定の電圧値と異なる信号を出力する電源電圧監視回路と、
前記電源電圧監視回路から出力される信号及びゲート制御信号を入力し、前記電源電圧が前記第１の基準電圧以上の場合、ゲート制御信号傾き調整手段により、前記電源が所定の電圧のときと比較して前記ゲート制御信号の立ち下がり時間を長くして出力し、前記電源電圧が前記第２の基準電圧以上の場合、ゲート制御信号傾き調整手段により、前記電源が所定の電圧のときと比較して前記ゲート制御信号の立ち上がり時間を長くして出力するスイッチング制御回路と
を具備することを特徴とするスイッチング制御装置。
【請求項３】
前記第２の基準電圧は、前記第１の基準電圧よりも大きいことを特徴とする請求項１又は２に記載のスイッチング制御装置。
【請求項４】
前記ゲート制御信号傾き調整手段は、抵抗、容量、又は、ＣＲ回路であることを特徴とする請求項１乃至３のいずれか１項に記載のスイッチング制御装置。
【請求項５】
請求項１、２、３又は４に記載のスイッチング制御装置と、
前記電源電圧が印加され、前記スイッチング制御回路から出力された前記ゲート制御信号が入力され、オン・オフ動作するスイッチング素子を有し、前記スイッチング素子のオン時に電力を出力するインバータ回路と、を具備することを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング制御装置に係り、特にインバータ回路を構成するパワーＭＯＳトランジスタやＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）などのスイッチング素子の立ち上がり時間及び立ち下がり時間を制御するスイッチング制御装置及び半導体集積回路装置に関する。
【背景技術】
【０００２】
電鉄、発電、及び電気自動車などのＡＣ、ＤＣモータの制御、或いは家庭用電気機器の制御等にインバータ回路が用いられている（例えば、非特許文献１参照。）。この非特許文献では、インバータ回路にＡＣ電源から整流ダイオードなどのコンバータを介して供給されるＰ側高電位電源電圧及びＮ側高電位電源電圧が印加され、インバータ回路のスイッチング制御に用いられるＩＧＢＴのゲートに、ゲート制御回路を介してマイコンからの制御信号が入力される。この制御信号によりＩＧＢＴはオン・オフ動作をする。
【０００３】
ところが、ＡＣ電源から供給される高電位電源電圧に応じてこの制御信号の立ち上がり時間及び立ち下り時間の制御を行っていないので、この高電位電源電圧が所定の電圧よりも急激に上昇した場合、ＩＧＢＴのターンオン時やターンオフ時に発生するサージ電圧や過剰電流などでＩＧＢＴやリカバリーダイオードが劣化又は破壊する問題点がある。
【０００４】
一方、所定の電圧よりも急激に高電位電源電圧が上昇した場合にＩＧＢＴやリカバリーダイオードの劣化又は破壊を防止するために、制御信号の立ち上がり時間及び立ち下がり時間を通常よりも長く設定する場合、ＩＧＢＴのターンオン時間やターンオフ時間が長くなりスイッチングロスが発生する問題点がある。
【非特許文献１】ＣＱ出版社［トランジスタ技術  ＳＰＥＣＩＡＬ  Ｎｏ．５４、特集パワー・エレクトロニクス入門］１９９６年4月１日発行（Ｐ１５５、図１６−４）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、インバータ回路に供給される高電位電源電圧に応じて、パワーＭＯＳトランジスタやＩＧＢＴなどのスイッチング素子の立ち上がり時間及び立ち下がり時間を制御するスイッチング制御装置及び半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様のスイッチング制御装置は、電源に接続され、前記電源電圧を監視し、前記電源電圧が所定の電圧より大きい場合、所定の電圧値と異なる信号を出力する電源電圧監視回路と、前記電源電圧監視回路から出力される信号及びゲート制御信号を入力し、前記電源電圧が所定の電圧よりも大きい場合、ゲート制御信号傾き調整手段により、前記電源が所定の電圧のときと比較して前記ゲート制御信号の立ち上がり時間若しくは立ち下がり時間を長くして出力するスイッチング制御回路とを具備することを特徴とする。
【０００７】
更に、上記目的を達成するために、本発明の一態様の半導体集積回路装置は、請求項１、２、３又は４に記載のスイッチング制御装置と、前記電源電圧が印加され、前記スイッチング制御回路から出力された前記ゲート制御信号が入力され、オン・オフ動作するスイッチング素子を有し、前記スイッチング素子のオン時に電力を出力するインバータ回路と、を具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、インバータ回路に供給される高電位電源電圧に応じて、パワーＭＯＳトランジスタやＩＧＢＴなどのスイッチング素子の立ち上がり時間及び立ち下がり時間を制御するスイッチング制御装置及び半導体集積回路装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１０】
まず、本発明の実施例１に係るスイッチング制御装置及び半導体集積回路装置について、図面を参照して説明する。図１は半導体集積回路装置を示す回路図、図２はスイッチング制御回路を示すブロック図である。本実施例では、インバータ回路から出力された電力は出力端子を介して３相モータに供給されるが、インバータ回路の内Ｕ相部分のみ図示及び説明し、Ｖ相及びＷ相部分については説明を省略する。
【００１１】
図１に示すように、半導体集積回路装置２０は、スイッチング制御装置１及びインバータ回路７から構成されている。スイッチング制御装置１は、ゲート駆動回路５ａ、ゲート駆動回路５ｂ、電源電圧監視回路１３、スイッチング制御回路（第１のスイッチング制御回路）１４ａ、及びスイッチング制御回路（第２のスイッチング制御回路）１４ｂから構成されている。そして、半導体集積回路装置２０には、外部ＡＣ電源から整流ダイオードなどのコンバータを介してＰ側高電位電源ＶＰ、Ｎ側高電位電源ＶＮが供給される。
【００１２】
インバータ回路７は、ＩＧＢＴ８ａ、ＩＧＢＴ８ｂ、及びリカバリーダイオード９ａ、リカバリーダイオード９ｂから構成されている。ＩＧＢＴ８ａは、コレクタがＰ側高電位電源ＶＰに接続され、エミッタがＩＧＢＴ８ｂのコレクタに接続され、ゲートに入力されたゲート制御信号によりオン・オフする。ＩＧＢＴ８ｂは、エミッタがＮ側高電位電源ＶＮに接続され、ゲートに入力されたゲート制御信号によりオン・オフする。リカバリーダイオード９ａは、カソードがＩＧＢＴ８ａのコレクタに接続され、アノードがＩＧＢＴ８ａのエミッタに接続されている。リカバリーダイオード９ｂは、カソードがＩＧＢＴ８ｂのコレクタに接続され、アノードがＩＧＢＴ８ｂのエミッタに接続されている。インバータ回路７の出力信号は、ＩＧＢＴ８ａのエミッタとＩＧＢＴ８ｂのコレクタの接続ノードから出力端子Ｏｕｔを介して出力される。
【００１３】
電源電圧監視回路１３は、Ｐ側高電位電源ＶＰ及びＮ側高電位電源ＶＮに接続され、Ｐ側高電位電源ＶＰ及びＮ側高電位電源ＶＮの電圧値を監視し、電源電圧監視回路から出力される電圧Ｖｗ１をスイッチング制御回路１４ａに出力し、電源電圧監視回路から出力される電圧Ｖｗ２をスイッチング制御回路１４ｂに出力する。
【００１４】
スイッチング制御回路１４ａには、ゲート制御回路１２を介してマイコン１１からゲート制御回路から出力されるゲート制御信号Ｖｇａが入力される。一方、スイッチング制御回路１４ｂには、ゲート制御回路１２を介してマイコン１１からゲート制御回路から出力されるゲート制御信号Ｖｇｂが入力される。
【００１５】
図２に示すように、スイッチング制御回路１４ａ、スイッチング制御回路１４ｂは、スイッチ回路１５、ゲート制御信号傾き調整手段１６、及びインバータ１７を有し、スイッチ回路１５は、第１のスイッチ１５ａ、第２のスイッチ１５ｂを有している。
【００１６】
次に、スイッチング制御回路のゲート制御信号波形について図３を参照して説明する。図３は、スイッチング制御装置のタイミングチャートである。ここでは、Ｐ側高電位電源ＶＰ側の動作について説明し、Ｎ側高電位電源ＶＮ側の動作については説明を省略する。
【００１７】
図３に示すように、まず、ゲート制御回路から出力されるゲート制御信号Ｖｇａ及び電源電圧監視回路から出力される電圧Ｖｗ１がスイッチング制御回路１４ａに入力される。ここで、電源電圧監視回路１３は、外部ＡＣ電源が所定の高電圧（設定電圧）の場合、“Ｌｏｗ”レベルの信号をスイッチング制御回路１４ａに出力し、高電位電源が所定以上の高電圧の場合、“Ｈｉｇｈ”レベルの信号をスイッチング制御回路１４ａに出力する。
【００１８】
次に、電源電圧監視回路から出力される電圧Ｖｗ１が“Ｌｏｗ”レベルの時、第１のスイッチ１５ａに“Ｈｉｇｈ”の信号が入力され、第１のスイッチ１５ａがオンし、第２のスイッチ１５ｂに“Ｌｏｗ”の信号が入力され、第２のスイッチ１５ｂがオフし、ゲート制御回路から出力されるゲート制御信号Ｖｇａをゲート駆動回路５ａに出力する。そして、スイッチング制御回路から出力されるゲート制御信号Ｖｇａ１がゲート駆動回路５ａに入力され、ゲート駆動回路５ａからＩＧＢＴに入力されるゲート制御信号Ｖｇ１１がＩＧＢＴ８ａのゲートに入力される。このため、ＩＧＢＴ８ａのゲートに入力されるゲート制御信号の傾きＡ（ターンオン側）及び傾きＢ（ターンオフ側）は比較的急峻になる。
【００１９】
一方、電源電圧監視回路から出力される電圧Ｖｗ１が“Ｈｉｇｈ”レベルの時、第１のスイッチ１５ａに“Ｌｏｗ”の信号が入力され、第１のスイッチ１５ａがオフし、第２のスイッチ１５ｂに“Ｈｉｇｈ”の信号が入力され、第２のスイッチ１５ｂがオンし、ゲート制御回路から出力されるゲート制御信号Ｖｇａがゲート制御信号傾き調整手段１６を介してゲート駆動回路５ａに出力される。そして、スイッチング制御回路から出力されるゲート制御信号Ｖｇａ１がゲート駆動回路５ａに入力され、ゲート駆動回路５ａからＩＧＢＴに入力されるゲート制御信号Ｖｇ１１がＩＧＢＴ８ａのゲートに入力される。このため、ＩＧＢＴ８ａのゲートに入力されるゲート制御信号の傾きＣ（ターンオン側）及び傾きＤ（ターンオフ側）はゲート制御信号傾き調整手段１６により傾きＡ及び傾きＢと比較してなだらかになる。ここで、ゲート制御信号傾き調整手段１６はＩＧＢＴ８ａ、ＩＧＢＴ８ｂの立ち上がり時間（ｔｒ）及び立ち下り時間（ｔｆ）を長くするために抵抗、容量、或いはＣＲ回路を用いる。なおゲート制御信号傾き調整手段１６は通常スイッチング制御装置内に組み込まれているが、スイッチング制御装置外部から例えば抵抗を入れ替えて立ち上がり時間（ｔｒ）や立ち下がり時間（ｔｆ）を可変させることも可能である。
【００２０】
次に、インバータ回路を構成するＩＧＢＴの動作について、図４乃至図６を参照して説明する。図４はＩＧＢＴの動作説明図、図５はターンオン時でのＩＧＢＴの動作を示す図、図５（ａ）は従来のターンオン時でのＩＧＢＴの動作を示す図、図５（ｂ）は本実施例のターンオン時でのＩＧＢＴの動作を示す図、図６はターンオフ時でのＩＧＢＴの動作を示す図、図６（ａ）は従来のターンオフ時でのＩＧＢＴの動作を示す図、図６（ｂ）は本実施例のターンオフ時でのＩＧＢＴの動作を示す図である。なお、図５及び図６に示す実線は高電圧電源の通常印加時の特性であり、破線は高電圧電源の過電圧印加時の特性であり、従来のＩＧＢＴでは高電位電源電圧によらずゲート抵抗は一定な値に設定されている。
【００２１】
図４に示すように、ＩＧＢＴ８ａのゲートに“Ｈｉｇｈ”レベルのゲート制御信号が入力されると、ＩＧＢＴ８ａはオンして、電力を出力端子Ｏｕｔを介して外部に出力する。この時ＩＧＢＴ８ａのコレクタとエミッタ間電圧Ｖｃｅは、飽和電圧まで降下する。一方、ゲートに“Ｌｏｗ”レベルのゲート制御信号が入力されると、ＩＧＢＴ８ａはオフしてコレクタとエミッタ間電圧Ｖｃｅは、Ｐ側高電位電源ＶＰまで上昇する。
【００２２】
図５に示すように、従来では、昇圧時や回生時等、高電位電源電圧が上昇してＩＧＢＴ８ａのコレクタとエミッタ間電圧Ｖｃｅが上昇した場合、ゲートに“Ｈｉｇｈ”レベルの制御信号が入力されてＩＧＢＴ８ａがオンすると、高電位電源が所定の電圧の時よりもコレクタ電流Ｉｃのオーバーシュートが大きくなる。このため、このオーバーシュート電流とコレクタとエミッタ間電圧Ｖｃｅの積（過剰な電力）により、リカバリーダイオード９ａは劣化又は破壊しやすい。
【００２３】
一方、本実施例では、高電位電源電圧が上昇してＩＧＢＴ８ａのコレクタとエミッタ間電圧Ｖｃｅが上昇した場合、ゲート制御信号傾き調整手段１６によりＩＧＢＴ８ａのゲートに入力されるゲート制御信号の傾きがなだらかになり、ゲートに“Ｈｉｇｈ”レベルのゲート制御信号が入力されてＩＧＢＴ８ａがオンしてもＩＧＢＴ８ａの立ち上がり時間（ｔｒ）を長くすることができ、コレクタ電流Ｉｃのオーバーシュートを外部ＡＣ電源が所定の電圧の時と同等レベルに抑制することができる。このため、リカバリーダイオード９ａの劣化又は破壊を抑制することができる。
【００２４】
図６に示すように、従来では、昇圧時や回生時等、高電位電源電圧が上昇してＩＧＢＴ８ａのコレクタとエミッタ間電圧Ｖｃｅが上昇した場合、ゲートに“Ｌｏｗ”レベルのゲート制御信号が入力されてＩＧＢＴ８ａがオフすると、コレクタとエミッタ間電圧Ｖｃｅが過電圧印加時（高電位電源電圧が上昇した時の電圧）よりも更に上昇する。このため、ＩＧＢＴ８ａは劣化又は破壊する。一方、本実施例では、高電位電源電圧が上昇してＩＧＢＴ８ａのコレクタとエミッタ間電圧Ｖｃｅが上昇した場合、ゲート制御信号傾き調整手段１６によりＩＧＢＴ８ａのゲートに入力されるゲート制御信号の傾きがなだらかになり、ゲートに“Ｌｏｗ”レベルのゲート制御信号が入力されてＩＧＢＴ８ａがオフしてもＩＧＢＴ８ａの立ち下がり時間（ｔｆ）を長くすることができ、コレクタとエミッタ間電圧Ｖｃｅの上昇を抑制することができる。このため、ＩＧＢＴ８ａの劣化又は破壊を抑制することができる。
【００２５】
ここで、Ｐ側高電位電源ＶＰが印加されるＩＧＢＴ８ａについて説明したが、Ｎ側高電位電源ＶＮが印加されるＩＧＢＴ８ｂも同様に、ＩＧＢＴ８ｂ及びリカバリーダイオード９ｂの劣化又は破壊を抑制することができる。
【００２６】
上述したように、本実施例の半導体集積回路装置では、Ｐ側高電位電源ＶＰ及びＮ側高電位電源ＶＮに接続され、Ｐ側高電位電源ＶＰ及びＮ側高電位電源ＶＮの電圧値を監視する電源電圧監視回路１３が設けられ、スイッチ回路１５及びゲート制御信号傾き調整手段１６を有するスイッチング制御回路１４ａ、スイッチング制御回路１５ｂが設けられている。そして、高電位電源が所定以上の高電圧の場合、電源電圧監視回路１３から出力された信号が“Ｈｉｇｈ”レベルとなり、第２のスイッチ１５ｂがオンし、ゲート制御回路１２から出力された制御信号がゲート制御信号傾き調整手段１６を介してゲート駆動回路５ａ、ゲート駆動回路５ｂに出力される。このため、外部ＡＣ電源が所定以上の高電圧の場合、ＩＧＢＴ８ａ、ＩＧＢＴ８ｂの立ち上がり時間（ｔｒ）及び立ち下がり時間（ｔｆ）を高電位電源が所定の電圧のときと比較して長くすることができ、ＩＧＢＴ８ａ、ＩＧＢＴ８ｂ及びリカバリーダイオード９ａ、リカバリーダイオード９ｂの劣化又は破壊を抑制することができる。
【実施例２】
【００２７】
次に、本発明の実施例２に係るスイッチング制御装置及び半導体集積回路装置について、図面を参照して説明する。図７は半導体集積回路装置を示す回路図である。
【００２８】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００２９】
図７に示すように、半導体集積回路装置２０ａは、スイッチング制御装置１ａ及びインバータ回路７から構成されている。スイッチング制御装置１ａは、ゲート駆動回路５ａ、ゲート駆動回路５ｂ、レベルシフト回路６、Ｎｃｈ  ＭＯＳトランジスタ（第１のトランジスタ）Ｎ１、Ｎｃｈ  ＭＯＳトランジスタ（第２のトランジスタ）Ｎ２、ダイオードＤ１、ダイオードＤ２、ゲート抵抗Ｒ３乃至ゲート抵抗Ｒ６、及び電源電圧監視回路１３ａから構成されている。そして、半導体集積回路装置２０ａには、外部ＡＣ電源から整流ダイオードなどのコンバータを介してＰ側高電位電源ＶＰ、Ｎ側高電位電源ＶＮが供給される。ここで、ゲート抵抗Ｒ３乃至ゲート抵抗Ｒ６は、ゲート制御信号傾き調整手段として、ＩＧＢＴの立ち下がり時間（ｔｆ）の制御を行う。
【００３０】
電源電圧監視回路１３ａは、電圧検出部２、コンパレータ３、及び基準電源４から構成されている。なお、ゲート駆動回路５ａ、ゲート駆動回路５ｂ、レベルシフト回路６、Ｎｃｈ  ＭＯＳトランジスタＮ１、Ｎｃｈ  ＭＯＳトランジスタＮ２、ダイオードＤ１、ダイオードＤ２、及びゲート抵抗Ｒ３乃至ゲート抵抗Ｒ６はスイッチング制御回路として動作する。
【００３１】
電圧検出部２は、電圧検出抵抗Ｒ１、Ｒ２から構成されている。電圧検出抵抗Ｒ１は、一端がＰ側高電位電源ＶＰに接続され、他端が電圧検出抵抗Ｒ２に接続されている。電圧検出抵抗Ｒ２は、他端がＮ側高電位電源ＶＮに接続されている。
【００３２】
コンパレータ３は、電圧検出部２で分圧され、電圧検出抵抗Ｒ１とＲ２の接続ノードから出力される分割抵抗電圧Ｖｒと、Ｎ側高電位電源ＶＮとの間に設けられた基準電源４から出力される基準電圧Ｖｒｅｆとを入力し、比較増幅する。そして、比較増幅された信号はレベルシフト回路６及びＮｃｈ  ＭＯＳトランジスタＮ２のゲートに出力される。ここで、高電位電源が所定の電圧の場合、接続ノードから出力される分割抵抗電圧Ｖｒが基準電圧Ｖｒｅｆよりも低電圧になりコンパレータ３は比較増幅した信号を出力し、高電位電源が所定以上の高電圧の場合、接続ノードから出力される電圧が基準電圧Ｖｒｅｆよりも高電圧になり、コンパレータ３は出力信号を出力するのを停止する。
【００３３】
ゲート駆動回路５ａは、ゲート制御回路１２を介してマイコン１１からの制御信号が入力され、この制御信号により動作してゲート制御信号Ｖｇ１を出力する。一方、ゲート駆動回路５ｂは、ゲート制御回路１２を介してマイコン１１からの制御信号が入力され、この制御信号により動作してゲート制御信号Ｖｇ２を出力する。
【００３４】
レベルシフト回路６は、コンパレータ３から出力された比較増幅した信号を入力し、Ｎｃｈ  ＭＯＳトランジスタＮ１の動作に対応する信号レベルにシフトし、その信号（Ｎｃｈ  ＭＯＳトランジスタゲート電圧Ｖｎ１）をＮｃｈ  ＭＯＳトランジスタＮ１のゲートに出力する。
【００３５】
Ｎｃｈ  ＭＯＳトランジスタＮ１は、レベルシフト回路６から出力された信号を入力し、オンする。そして、レベルシフト回路６から出力された信号が入力されない場合（コンパレータ３が出力信号を出力するのを停止している場合）オフする。一方、Ｎｃｈ  ＭＯＳトランジスタＮ２は、コンパレータ３から出力された信号を入力し、オンする。そして、コンパレータ３が出力信号を出力するのを停止し、信号が入力されない場合オフする。
【００３６】
ダイオードＤ１は、カソードがＮｃｈ  ＭＯＳトランジスタＮ１のドレインに接続され、アノードが抵抗Ｒ４に接続されている。ダイオードＤ２は、カソードがＮｃｈ  ＭＯＳトランジスタＮ２のドレインに接続され、アノードが抵抗Ｒ４に接続されている。
【００３７】
ゲート抵抗Ｒ３はゲート駆動回路５ａとＩＢＧＴ８ａのゲートの間に設けられ、ゲート抵抗Ｒ４はダイオードＤ１のカソードとＩＢＧＴ８ａのゲートの間に設けられ、ゲート抵抗Ｒ５はゲート駆動回路５ｂとＩＢＧＴ８ｂのゲートの間に設けられ、ゲート抵抗Ｒ６はダイオードＤ２のアノードとＩＢＧＴ８ｂのゲートの間に設けられている。
【００３８】
次に、スイッチング制御装置のゲート制御信号波形について図８を参照して説明する。図８は、スイッチング制御装置のタイミングチャートである。ここでは、Ｐ側高電位電源ＶＰ側の動作について説明し、Ｎ側高電位電源ＶＮ側の動作については説明を省略する。
【００３９】
図８に示すように、高電位電源が所定の電圧で、Ｐ側高電位電源ＶＰが所定電圧（ＶＰ）の場合、まず、基準電圧Ｖｒｅｆが分割抵抗電圧Ｖｒよりも高いのでコンパレータ３が動作し、“Ｈｉｇｈ”レベルのコンパレータ出力電圧Ｖｃが出力される。次に、コンパレータ出力電圧Ｖｃはレベルシフト回路６により、Ｎｃｈ  ＭＯＳトランジスタＮ１をオンさせる“Ｈｉｇｈ”レベルのＮｃｈ  ＭＯＳトランジスタゲート電圧Ｖｎ１にシフトされる。続いて、Ｎｃｈ  ＭＯＳトランジスタＮ１のゲートにＮｃｈ  ＭＯＳトランジスタゲート電圧Ｖｎ１が印加され、Ｎｃｈ  ＭＯＳトランジスタＮ１はオンする。このときのＩＧＢＴ８ａのゲート抵抗Ｒｇ１は、ターンオン側で、
Ｒｇ１(on)≒Ｒ３・・・・・・・・・・式（１）
ターンオフ側で、
Ｒｇ１(off)≒Ｒ３ｘＲ４／（Ｒ３＋Ｒ４）・・・・・・・・・・式（２）
と表すことができ、ターンオン側のＩＧＢＴ８ａのゲートに入力されるゲート制御信号の傾きＡＡがターンオフ側のＩＧＢＴ８ａのゲートに入力されるゲート制御信号の傾きＢＢよりもなだらかになる。なお、ターンオン側ではダイオードＤ１が機能してゲート制御信号をＩＧＢＴ８ａのゲートに入力するのを遮断する。
【００４０】
一方、高電位電源が所定以上の電圧で、Ｐ側高電位電源ＶＰが所定以上の電圧（ＶＰ＋）の場合、まず、分割抵抗電圧Ｖｒが基準電圧Ｖｒｅｆよりも高くなりコンパレータ３が動作を停止し、コンパレータ出力電圧Ｖｃが“Ｌｏｗ”レベルとなる。次に、レベルシフト回路６から“Ｌｏｗ”レベルのＮｃｈ  ＭＯＳトランジスタゲート電圧Ｖｎ１が出力される。続いて、Ｎｃｈ  ＭＯＳトランジスタＮ１のゲートにＮｃｈ  ＭＯＳトランジスタゲート電圧Ｖｎ１が印加され、Ｎｃｈ  ＭＯＳトランジスタＮ１はオフする。このため、ＩＧＢＴ８ａのゲート抵抗Ｒｇ１１は、ターンオン側で、
Ｒｇ１１(on)≒Ｒ３・・・・・・・・・・式（３）
ターンオフ側で、
Ｒｇ１１(off)≒Ｒ３・・・・・・・・・・式（４）
と表すことができる。したがって、ターンオフ側のゲート抵抗Ｒｇ１(off)とゲート抵抗Ｒｇ１１(off)の関係は、
Ｒｇ１(off)＜Ｒｇ１１(off)・・・・・・・・・・式（５）
と表すことができ、ターンオフ側のＩＧＢＴ８ａのゲートに入力されるゲート制御信号の傾きＤＤがターンオフ側のＩＧＢＴ８ａのゲートに入力されるゲート制御信号の傾きＢＢよりもなだらかになる。
【００４１】
なお、ＩＧＢＴ８ａに入力されるゲート制御信号が“Ｌｏｗ”から“Ｈｉｇｈ”に変化する立ち上がり時間（ｔｒ）はターンオン側のゲート抵抗が
Ｒｇ１(on)＝Ｒｇ１１(off)・・・・・・・・・・式（６）
のため、ＩＧＢＴ８ａに入力されるゲート制御信号の傾きに変化は見られない（傾きＡＡと傾きＣＣは同じ）。
【００４２】
上述したように、本実施例の半導体集積回路装置では、一端がＰ側高電位電源ＶＰに接続され、他端がＮ側高電位電源ＶＮに接続された電圧検出部２が設けられ、電圧検出部２で分圧され、電圧検出抵抗Ｒ１とＲ２の接続ノードから出力される分割抵抗電圧Ｖｒと、基準電源４から出力される基準電圧Ｖｒｅｆとを入力し、比較増幅するコンパレータ３が設けられている。そして、高電位電源が所定以上の高電圧の場合、電圧検出抵抗Ｒ１と電圧検出抵抗Ｒ２の接続ノードから出力される分割抵抗電圧Ｖｒが基準電圧Ｖｒｅｆよりも高電圧になり、コンパレータ３は出力信号を出力するのを停止し、Ｎｃｈ  ＭＯＳトランジスタＮ１、Ｎｃｈ  ＭＯＳトランジスタＮ２がオフするのでＩＧＢＴ８ａ、ＩＧＢＴ８ｂのゲート抵抗を外部ＡＣ電源が所定の電圧の場合と比較して大きく設定することができる。このため、外部ＡＣ電源が所定以上の高電圧の場合、ＩＧＢＴ８ａ、ＩＧＢＴ８ｂの立ち下がり時間（ｔｆ）を長くすることができ、立ち上がり時よりも劣化及び破壊が発生しやすい、立ち下がり時のＩＧＢＴ８ａ、ＩＧＢＴ８ｂ及びリカバリーダイオード９ａ、リカバリーダイオード９ｂの劣化又は破壊を抑制することができる。
【００４３】
更に、高電位電源が所定の電圧の通常動作時には、ＩＧＢＴ８ａ、ＩＧＢＴ８ｂのゲート抵抗を最適化しているので、ターンオフ時間（ｔｆ）が長くならずスイッチングロスを抑制することができる。
【００４４】
なお、本実施例では、Ｎｃｈ  ＭＯＳトランジスタＮ１、Ｎｃｈ  ＭＯＳトランジスタＮ２を用いているが、ＮＰＮトランジスタを用いてもよい。更に、ゲート抵抗をＩＧＢＴの立ち上がり時間（ｔｒ）及び立ち下り時間（ｔｆ）を調整するゲート制御信号傾き調整手段として用いているが、ゲート抵抗の代わりに容量やＣＲ回路などを用いてもよい。そして、本実施例では、立ち下がり時間（ｔｆ）だけを制御しているが、立ち上がり時間（ｔｒ）についても同様の回路を設けることで、高電位電源が所定以上の電圧になった場合、立ち下がり時間（ｔｆ）と立ち上がり時間（ｔｒ）の両方の傾きを制御することができる。
【実施例３】
【００４５】
次に、本発明の実施例３に係るスイッチング制御装置及び半導体集積回路装置について、図面を参照して説明する。図９はスイッチング制御装置を示す回路図である。本実施例では、異なる基準電圧を用いて立ち上がり時間（ｔｒ）と立ち下がり時間（ｔｆ）の制御を行っている。
【００４６】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４７】
図９に示すように、半導体集積回路装置２０ｂはスイッチング制御装置１ｂ及びインバータ回路７から構成されている。スイッチング制御装置１ｂは、ゲート駆動回路５ｃ、ゲート駆動回路５ｄ、レベルシフト回路６ａ、レベルシフト回路６ｂ、Ｎｃｈ  ＭＯＳトランジスタＮ３乃至Ｎｃｈ  ＭＯＳトランジスタＮ６、ダイオードＤ３乃至ダイオードＤ６、ゲート抵抗Ｒ１１乃至ゲート抵抗Ｒ１８、及び電源電圧監視回路１３ｂから構成されている。
【００４８】
電源電圧監視回路１３ｂは、電圧検出部２、コンパレータ（第１のコンパレータ）３ａ、コンパレータ（第２のコンパレータ）３ｂ、基準電源（第１の基準電源）４ａ、及び基準電源（第２の基準電源）４ｂから構成されている。なお、ゲート駆動回路５ｃ、ゲート駆動回路５ｄ、レベルシフト回路６ａ、レベルシフト回路６ｂ、Ｎｃｈ  ＭＯＳトランジスタＮ３乃至Ｎｃｈ  ＭＯＳトランジスタＮ６、ダイオードＤ３乃至ダイオードＤ６、及びゲート抵抗Ｒ１１乃至ゲート抵抗Ｒ１８は、スイッチング制御回路として動作する。
【００４９】
コンパレータ３ａは、ターンオフ側の制御用として用いられ、電圧検出部２で分圧され、電圧検出抵抗Ｒ１とＲ２の接続ノードから出力される分割抵抗電圧Ｖｒと、Ｎ側高電位電源ＶＮとの間に設けられた基準電源４ａから出力される基準電圧Ｖｒｅｆ１（第１の基準電圧）とを入力し、比較増幅する。そして、比較増幅された信号はレベルシフト回路６ｂ及びＮｃｈ  ＭＯＳトランジスタＮ４のゲートに出力される。
【００５０】
コンパレータ３ｂは、ターンオン側の制御用として用いられ、電圧検出部２で分圧され、電圧検出抵抗Ｒ１と電圧検出抵抗Ｒ２の接続ノードから出力される分割抵抗電圧Ｖｒと、Ｎ側高電位電源ＶＮとの間に設けられた基準電源４ｂから出力される基準電圧Ｖｒｅｆ２（第２の基準電圧）とを入力し、比較増幅する。そして、比較増幅された信号はレベルシフト回路６ａ及びＮｃｈ  ＭＯＳトランジスタＮ６のゲートに出力される。ここで、基準電圧Ｖｒｅｆ２は基準電圧Ｖｒｅｆ１よりも高く設定されている（Ｖｒｅｆ１＜Ｖｒｅｆ２）。
【００５１】
ゲート駆動回路５ｃは、ゲート制御回路１２を介してマイコン１１からの制御信号が入力され、この制御信号により動作してゲート制御信号Ｖｇ１を出力する。一方、ゲート駆動回路５ｄは、ゲート制御回路１２を介してマイコン１１からの制御信号が入力され、この制御信号により動作してゲート制御信号Ｖｇ２を出力する。
【００５２】
レベルシフト回路６ａは、コンパレータ３ｂから出力された比較増幅した信号を入力し、Ｎｃｈ  ＭＯＳトランジスタＮ５の動作に対応する信号レベルにシフトし、その信号（Ｎｃｈ  ＭＯＳトランジスタゲート電圧Ｖｎ１３）をＮｃｈ  ＭＯＳトランジスタＮ５のゲートに出力する。レベルシフト回路６ｂは、コンパレータ３ａから出力された比較増幅した信号を入力し、Ｎｃｈ  ＭＯＳトランジスタＮ３の動作に対応する信号レベルにシフトし、その信号（Ｎｃｈ  ＭＯＳトランジスタゲート電圧Ｖｎ１１）をＮｃｈ  ＭＯＳトランジスタＮ３のゲートに出力する。
【００５３】
Ｎｃｈ  ＭＯＳトランジスタＮ３は、レベルシフト回路６ｂから出力された信号をＮｃｈ  ＭＯＳトランジスタゲート電圧Ｖｎ１１としてゲートに入力し、オンする。そして、レベルシフト回路６ｂから出力された信号が入力されない場合（コンパレータ３ａが出力信号を出力するのを停止している場合）オフする。Ｎｃｈ  ＭＯＳトランジスタＮ４は、コンパレータ３ａから出力された信号をＮｃｈ  ＭＯＳトランジスタゲート電圧Ｖｎ１２としてゲートに入力し、オンする。そして、コンパレータ３ａから出力された信号が入力されない場合（コンパレータ３ａが出力信号を出力するのを停止している場合）オフする。
【００５４】
一方、Ｎｃｈ  ＭＯＳトランジスタＮ５は、レベルシフト回路６ａから出力された信号をＮｃｈ  ＭＯＳトランジスタゲート電圧Ｖｎ１３としてゲートに入力し、オンする。そして、レベルシフト回路６ｂから出力された信号が入力されない場合（コンパレータ３ｂが出力信号を出力するのを停止している場合）オフする。Ｎｃｈ  ＭＯＳトランジスタＮ６は、コンパレータ３ｂから出力された信号をＮｃｈ  ＭＯＳトランジスタゲート電圧Ｖｎ１４としてゲートに入力し、オンする。そして、コンパレータ３ｂから出力された信号が入力されない場合（コンパレータ３ｂが出力信号を出力するのを停止している場合）オフする。
【００５５】
ダイオードＤ３は、カソードがＮｃｈ  ＭＯＳトランジスタＮ３のドレインに接続され、アノードが抵抗Ｒ１６に接続されている。ダイオードＤ４は、カソードがＮｃｈ  ＭＯＳトランジスタＮ４のドレインに接続され、アノードが抵抗Ｒ１８に接続されている。ダイオードＤ５は、カソードが抵抗Ｒ１２に接続され、アノードがＮｃｈ  ＭＯＳトランジスタＮ５のソースに接続されている。ダイオードＤ６は、カソードが抵抗Ｒ１４に接続され、アノードがＮｃｈ  ＭＯＳトランジスタＮ６のソースに接続されている。
【００５６】
ゲート抵抗Ｒ１１はゲート駆動回路５ｃとＩＢＧＴ８ａのゲートの間に設けられ、ゲート抵抗Ｒ１２はダイオードＤ５のカノードとＩＢＧＴ８ａのゲートの間に設けられ、ゲート抵抗Ｒ１３はゲート駆動回路５ｄとＩＢＧＴ８ｂのゲートの間に設けられ、ゲート抵抗Ｒ１４はダイオードＤ６のカノードとＩＢＧＴ８ｂのゲートの間に設けられている。ゲート抵抗Ｒ１５はゲート駆動回路５ｃとＩＢＧＴ８ａのゲートの間に設けられ、ゲート抵抗Ｒ１６はダイオードＤ３のアノードとＩＢＧＴ８ａのゲートの間に設けられ、ゲート抵抗Ｒ１７はゲート駆動回路５ｄとＩＢＧＴ８ｂのゲートの間に設けられ、ゲート抵抗Ｒ１８はダイオードＤ４のアノードとＩＢＧＴ８ｂのゲートの間に設けられている。
【００５７】
次に、スイッチング制御装置のゲート制御信号波形について図１０を参照して説明する。図１０は、スイッチング制御装置のタイミングチャートである。ここでは、Ｐ側高電位電源ＶＰ側の動作について説明し、Ｎ側高電位電源ＶＮ側の動作については説明を省略する。
【００５８】
図１０に示すように、高電位電源が所定の電圧で、Ｐ側高電位電源ＶＰが所定電圧（ＶＰ）の場合、まず、基準電圧Ｖｒｅｆ１及び基準電圧Ｖｒｅｆ２が分割抵抗電圧Ｖｒよりも高いのでコンパレータ３ａ及びコンパレータ３ｂが動作し、“Ｈｉｇｈ”レベルのコンパレータ出力電圧Ｖｃ１及びコンパレータ出力電圧Ｖｃ２が出力される。
【００５９】
次に、“Ｈｉｇｈ”レベルのコンパレータ出力電圧Ｖｃ１が、レベルシフト回路６ｂを介してＮｃｈ  ＭＯＳトランジスタＮ３のゲート、及びＮｃｈ  ＭＯＳトランジスタＮ４のゲートに入力され、Ｎｃｈ  ＭＯＳトランジスタＮ３及びＮｃｈ  ＭＯＳトランジスタＮ４がオンする。一方、“Ｈｉｇｈ”レベルのコンパレータ出力電圧Ｖｃ２が、レベルシフト回路６ａを介してＮｃｈ  ＭＯＳトランジスタＮ５のゲート、及びＮｃｈ  ＭＯＳトランジスタＮ６のゲートに入力され、Ｎｃｈ  ＭＯＳトランジスタＮ５及びＮｃｈ  ＭＯＳトランジスタＮ６がオンする。
【００６０】
ここで、高電位電源が所定の電圧で、高電位電源が所定電圧（ＶＰ、ＶＮ）の場合、コンパレータ３ａ、３ｂとも比較増幅した信号を出力しているので、ＩＧＢＴ８ａのターンオン側のゲート抵抗Ｒｇｏ１、ＩＧＢＴ８ｂのターンオン側のゲート抵抗Ｒｇｏ２、ＩＧＢＴ８ａのターンオフ側のゲート抵抗Ｒｇｆ１、ＩＧＢＴ８ｂのターンオフ側のゲート抵抗Ｒｇｆ２は、それぞれ、
Ｒｇｏ１≒Ｒ１１ｘＲ１２／（Ｒ１１＋Ｒ１２）・・・・・・・・・・式（７）
Ｒｇｏ２≒Ｒ１３ｘＲ１４／（Ｒ１３＋Ｒ１４）・・・・・・・・・・式（８）
Ｒｇｆ１≒Ｒ１５ｘＲ１６／（Ｒ１５＋Ｒ１６）・・・・・・・・・・式（９）
Ｒｇｆ２≒Ｒ１７ｘＲ１８／（Ｒ１７＋Ｒ１８）・・・・・・・・・・式（１０）
と表すことができる。
【００６１】
次に、外部ＡＣ電源が所定以上の電圧で、高電位電源が所定以上の電圧（ＶＰ＋、ＶＮ＋）で、且つＶｒｅｆ１＜Ｖｒ＜Ｖｒｅｆ２の場合、コンパレータ３ｂは比較増幅した信号を出力するが、コンパレータ３ａが出力信号を出力するのを停止するので、ＩＧＢＴ８ａのターンオフ側のゲート抵抗Ｒｇｆ１１、ＩＧＢＴ８ｂのターンオフ側のゲート抵抗Ｒｇｆ２１は、それぞれ、
Ｒｇｆ１１≒Ｒ１５・・・・・・・・・・式（１１）
Ｒｇｆ２１≒Ｒ１７・・・・・・・・・・式（１２）
と表すことができ、高電位電源が所定の電圧のときよりも値が大きくなる。このため、Ｖｒｅｆ１＞Ｖｒの時のゲート制御信号の傾き（図示していない）よりもゲート制御信号の傾きＢＢＢをなだらかにすることができる。
【００６２】
そして、高電位電源が所定以上の電圧で、Ｐ側高電位電源ＶＰが所定以上の電圧（ＶＰ＋、ＶＰＮ＋）で、Ｖｒｅｆ２＜Ｖｒの場合、コンパレータ３ａ、コンパレータ３ｂとも出力信号を出力するのを停止するので、ＩＧＢＴ８ａのターンオン側のゲート抵抗Ｒｇｏ１１、ＩＧＢＴ８ｂのターンオン側のゲート抵抗Ｒｇｏ２１は、それぞれ、
Ｒｇｏ１１≒Ｒ１１・・・・・・・・・・式（１３）
Ｒｇｏ２１≒Ｒ１３・・・・・・・・・・式（１４）
と表すことができ、高電位電源が所定の電圧のときよりも値が大きくなる。このため、Ｖｒｅｆ１＞Ｖｒの時のゲート制御信号の傾きＡＡＡよりもゲート制御信号の傾きＣＣＣをなだらかにすることができ、ターンオフ側ゲート制御信号の傾きＤＤＤもターンオフ側ゲート制御信号の傾きＢＢＢと同様になだらかにすることができる。
【００６３】
したがって、高電位電源が所定以上の電圧になると、ＩＧＢＴ８ａ、ＩＧＢＴ８ｂのターンオン側に入力されるゲート制御信号が“Ｌｏｗ”から“Ｈｉｇｈ”に変化する立ち上がり時間（ｔｒ）を長くでき、ＩＧＢＴ８ａ、ＩＧＢＴ８ｂのターンオフ側に入力されるゲート制御信号が“Ｈｉｇｈ”から“Ｌｏｗ”に変化する立ち下がり時間（ｔｆ）を長くできる。しかも基準電圧をＶｒｅｆ１＜Ｖｒｅｆ２に設定しているので、立ち下がり時間（ｔｆ）を立ち上がり時間（ｔｒ）よりも早い段階で長くすることができる。
【００６４】
上述したように、本実施例の半導体集積回路装置では、一端がＰ側高電位電源ＶＰに接続され、他端がＮ側高電位電源ＶＮに接続された電圧検出部２が設けられ、電圧検出部２で分圧され、電圧検出抵抗Ｒ１と電圧検出抵抗Ｒ２の接続ノードから出力される分割抵抗電圧Ｖｒと、基準電源４ａから出力される基準電圧Ｖｒｅｆ１とを入力し、比較増幅するコンパレータ３ａが設けられ、電圧検出抵抗Ｒ１と電圧検出抵抗ＲＲ２の接続ノードから出力される分割抵抗電圧Ｖｒと、基準電源４ｂから出力される基準電圧Ｖｒｅｆ２とを入力し、比較増幅するコンパレータ３ｂが設けられている。そして、高電位電源が所定以上の電圧で、且つＶｒｅｆ１＜Ｖｒ＜Ｖｒｅｆ２の場合、コンパレータ３ｂは比較増幅した信号を出力するが、コンパレータ３ａが出力信号を出力するのを停止するので、ターンオフ側のＩＧＢＴのゲート抵抗を高電位電源が所定の電圧の場合と比較して大きく設定することができる。高電位電源が所定以上の電圧で、且つＶｒｅｆ２＜Ｖｒの場合、コンパレータ３ａ、コンパレータ３ｂが出力信号を出力するのを停止するので、ターンオフ側、ターンオン側のＩＧＢＴのゲート抵抗を高電位電源が所定の電圧の場合と比較して大きく設定することができる。このため、高電位電源が所定以上の高電圧の場合、まず、ＩＧＢＴ８ａ、ＩＧＢＴ８ｂの立ち下がり時間（ｔｆ）を長くすることができ、次に、ＩＧＢＴ８ａ、ＩＧＢＴ８ｂの立ち上がり時間（ｔｒ）及び立ち下がり時間（ｔｆ）を長くすることができる。したがって、まず、立ち上がり時よりも劣化及び破壊が発生しやすい立ち下り時のＩＧＢＴ８ａ、ＩＧＢＴ８ｂ及びリカバリーダイオード９ａ、リカバリーダイオード９ｂの劣化又は破壊を抑制することができ、次に、立ち上がり時及び立ち下り時のＩＧＢＴ８ａ、ＩＧＢＴ８ｂ及びリカバリーダイオード９ａ、リカバリーダイオード９ｂの劣化又は破壊を抑制することができる。
【００６５】
更に、高電位電源が所定の電圧の通常動作時には、ＩＧＢＴ８ａ、ＩＧＢＴ８ｂのゲート抵抗を最適化しているので、立ち上がり時間（ｔｒ）及び立ち下がり時間（ｔｆ）が長くならずスイッチングロスを抑制することができる。
【００６６】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００６７】
例えば、本実施例では、インバータ回路にＩＧＢＴを用いているが、パワーＭＯＳトランジスタを用いてもよい。
【００６８】
更に、実施例３では、高電位電源が基準電源４ａ電圧以上の電圧になった場合、立ち下がり時間の制御を行い、基準電源４ｂ電圧以上の電圧になった場合、立ち下がりの制御を行っているが、必ずしも高電位電源の電圧によって立ち下がりと立ち上がりを分ける必要はなく、例えば、高電位電源が基準電源４ａ電圧以上の電圧になった場合、立ち下がり時間と立ち上がり時間を、所定の電圧時の１．２倍にし、基準電源４ｂ電圧以上の電圧になった場合、立ち下がり時間と立ち上がり時間を所定の電圧時の１．５倍にしてもよい。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施例１に係る半導体集積回路装置を示す回路図。
【図２】本発明の実施例１に係るスイッチング制御回路を示すブロック図。
【図３】本発明の実施例１に係るスイッチング制御装置のゲート制御信号のタイミングチャート。
【図４】本発明の実施例１に係るＩＧＢＴの動作説明図。
【図５】本発明の実施例１に係るターンオン時でのＩＧＢＴの動作を示す図。
【図６】本発明の実施例１に係るターンオフ時でのＩＧＢＴの動作を示す図。
【図７】本発明の実施例２に係る半導体集積回路装置を示す回路図。
【図８】本発明の実施例２に係るスイッチング制御装置のゲート制御信号のタイミングチャート。
【図９】本発明の実施例３に係る半導体集積回路装置を示す回路図。
【図１０】本発明の実施例３に係るスイッチング制御装置のゲート制御信号のタイミングチャート。
【符号の説明】
【００７０】
１、１ａ、１ｂ  スイッチング制御装置
２  電圧検出部
３、３ａ、３ｂ  コンパレータ
４、４ａ、４ｂ  基準電源
５ａ、５ｂ、５ｃ、５ｄ  ゲート駆動回路
６、６ａ、６ｂ  レベルシフト回路
７  インバータ回路
８ａ、８ｂ  ＩＧＢＴ
９ａ、９ｂ  リカバリーダイオード
１１  マイコン
１２  ゲート制御回路
１３、１３ａ、１３ｂ  電源電圧監視回路
１４ａ、１４ｂ  スイッチング制御回路
１５  スイッチ回路
１５ａ  第１のスイッチ
１５ｂ  第２のスイッチ
１６  ゲート制御信号傾き調整手段
１７  インバータ
Ｄ１〜Ｄ６  ダイオード
Ｎ１〜Ｎ６  Ｎｃｈ  ＭＯＳトランジスタ
Ｏｕｔ  出力端子
Ｒ１、Ｒ２  電圧検出抵抗
Ｒ３〜Ｒ６、Ｒ１１〜Ｒ１８  ゲート抵抗
Ｖｃ、Ｖｃ１、Ｖｃ２  コンパレータ出力電圧
Ｖｇ１、Ｖｇ２  ゲート駆動回路から出力されるゲート制御信号
Ｖｇ１１、Ｖｇ１２  ＩＧＢＴに入力されるゲート制御信号
Ｖｇａ、Ｖｇｂ  ゲート制御回路から出力されるゲート制御信号
Ｖｇａ１、Ｖｇｂ１  スイッチング制御回路から出力されるゲート制御信号
ＶＮ  Ｎ側高電位電源
Ｖｎ１、Ｖｎ２、Ｖｎ１１〜Ｖｎ１４  Ｎｃｈ  ＭＯＳトランジスタゲート電圧
ＶＰ  Ｐ側高電位電源
Ｖｒ  分割抵抗電圧
Ｖｒｅｆ、Ｖｒｅｆ１、Ｖｒｅｆ２  基準電圧
Ｖｗ１、Ｖｗ２  電源電圧監視回路から出力される電圧
【図１】
2006129643.tif 000003
【図２】
2006129643.tif 000004
【図３】
2006129643.tif 000005
【図４】
2006129643.tif 000006
【図５】
2006129643.tif 000007
【図６】
2006129643.tif 000008
【図７】
2006129643.tif 000009
【図８】
2006129643.tif 000010
【図９】
2006129643.tif 000011
【図１０】
2006129643.tif 000012