(57)【要約】【課題】パッケージ基板上にＬＳＩチップの表面を張り合わせるフリップチップ方式において、パッケージ基板配線と向かい合うＬＳＩチップ内の微小信号回路との電気的結合による回路の誤動作を発生させないようにする。【解決手段】ＬＳＩ設計段階に、微小信号を取り扱う回路を示す領域を配線除外領域パターンとして作成しておく。ＬＳＩチップをフリップさせた状態の配線除外領域パターンの座標を算出し、基板設計ツールに認識させる。基板設計ツールにて基板配線を設計する際に、認識した配線除外領域内は配線しないようにさせることで基板配線と微小信号回路の電気的結合を抑制でき、回路の誤動作を防ぐことができる。【選択図】図１
2006303344.tif 000002
【特許請求の範囲】
【請求項１】
複数のビアを有して外部と信号の入出力を行うパッケージ基板と、
前記パッケージ基板上にフリップして配置されたＬＳＩチップと、を有する半導体装置であって、
前記ＬＳＩチップは、複数の回路ブロックと、前記パッケージ基板への信号の入出力を行う複数の入出力パッドを備えており、
前記入出力パッドと前記ビアとを接続する前記パッケージ基板上の基板配線は、前記複数の回路ブロックのうち所定の回路ブロックと対向する領域を迂回するように配線されていることを特徴とする半導体装置。
【請求項２】
前記所定の回路ブロックが、アナログ信号を出力するアナログ回路ブロックであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記所定の回路ブロックが、データを記憶するためのメモリブロックであることを特徴とする請求項１記載の半導体装置。
【請求項４】
外部と信号の入出力を行うパッケージ基板と、前記パッケージ基板上にフリップして配置されたＬＳＩチップとを、前記パッケージ基板上の基板配線で接続する基板配線設計方法であって、
予め前記ＬＳＩチップにおける任意の領域を配線禁止領域として規定する工程と、
前記配線禁止領域を迂回するように、前記基板配線を配線する工程と、
を備える基板配線設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ基板上へＬＳＩチップの表面を向かい合わせに接合したフリップチップ方式の半導体製品のノイズ対策に関する設計製造技術である。
【背景技術】
【０００２】
システムＬＳＩ分野では高密度化が進み、リードフレームタイプのパッケージから、ＬＳＩをフェイスダウンでパッケージ基板に装着するフリップチップタイプのパッケージが主流になってきている。
【０００３】
パッケージ基板設計においては、ＬＳＩチップの回路構成は意識せず、ＬＳＩチップの入出力パッドの位置情報および、チップサイズをもとにＬＳＩチップの入出力パッドからパッケージ基板への接続、パッケージ基板内の配線設計を実施している。従って、パッケージ基板の配線においては、ＬＳＩチップが重なっているパッケージ基板領域、つまりＬＳＩチップで覆い隠される領域においても制限なく基板配線を引き回すことが可能となっている。
【０００４】
なお、本発明に関連する先行技術として特許文献１がある。特許文献１においては、チップ表面に追加配線を設け基板と接続させる構成において、追加配線を微小信号回路領域を避けるように配置させる構成が開示されている。しかしながら、特許文献１はチップ表面で追加配線を作りこむことを前提としているためチップ設計ツールのみで閉じて設計することができるが、パッケージ基板上の基板配線によって適当な信号を適当な端子から出力させる場合、チップ設計ツールとパッケージ設計ツールが独立したツールであるため、基板配線は微小回路領域を避けることができず、ＬＳＩの誤動作を招く可能性がある。
【特許文献１】特開２０００−５８５４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のパッケージ基板設計手法では、フリップチップ方式のパッケージングの場合、ＬＳＩチップの入出力パッドにバンプを形成して、直接パッケージ基板の電極端子と接合させるため、パッケージ基板とＬＳＩチップ表面が向かい合うフェイスダウン構造となる。フェイスダウン構造はフェイスアップ構造に比べて、パッケージ基板とＬＳＩチップ内部回路の物理的距離が接近するため、ＬＳＩチップが対向する領域にパッケージ基板配線が形成されていると、電気的に結合を起こしてＬＳＩの誤動作を招くことがある。特にアナログのような微小信号を扱う回路においてはクロストークの影響を受けやすく、ジッターノイズ発生の原因となる。この場合、パッケージ基板配線設計時にＬＳＩチップが対向するパッケージ基板の全領域を配線禁止領域にすることで、クロストークの低減は図れるが、配線リソースの減少が著しく現実的ではない。また、基板配線層を増やして最上段層を壁のように利用することも技術的に可能だが、基板価格が上昇する問題がある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明はＬＳＩチップの微小信号で動作するアナログやメモブロックの回路領域を基板配線禁止領域としてあらかじめＬＳＩ設計データに設定しておき、基板配線を実施する際に、設定しておいたデータをパッケージ設計データと合成して配線禁止領域内に配線しないようにする。これにより、ＬＳＩチップのクリティカルな領域に向かい合うパッケージ基板領域に限定して配線を禁止することができる。配線禁止領域を小スペースに抑えるとともに、基板配線層を増加させることなく、ノイズ低減を図り、ＬＳＩの誤動作を防ぐことが実現できる。
【発明の効果】
【０００７】
前記方法によりパッケージ基板設計を実施することにより、ＬＳＩチップ内の微小信号を扱う回路に対抗するパッケージ基板領域を避けて基板配線を設計することができ、クロストーク低減、ジッターノイズの発生を抑制することができ、誤動作の無い品質の高い製品の製造が可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【０００９】
図１は本実施の形態のチップ及びパッケージの設計方法のフローチャートを示した図である。以下、図１と必要に応じてその他の図を参照しながら、本発明の実施の形態について説明を行う。
【００１０】
本実施の形態の設計方法は、ＬＳＩチップの設計を行うチップ設計ツール１０１とＬＳＩチップとパッケージ基板とを配線によって接続するパッケージ設計ツール１０２の２つの設計ツールによって実行される。
【００１１】
チップ設計ツールはまずチップレイアウト工程１０３を行う。ＬＳＩ設計においてチップレイアウトを実施する場合、所定の機能を実現する回路ブロックをまず設計し、これら回路ブロックや既に基本構造が設計されているマクロセル（ＳＲＡＭ等のメモリ、ＣＰＵ、等）をチップ内に配置し、次に回路ブロックやマクロセル間を配線でつなぐ方法が一般的である。回路ブロックの設計はカスタムで行われる場合と、スタンダードセルを用いた自動配置配線により行われる場合とがあるが、ＬＳＩチップ内の集積度の増した現在においては、後者が一般的である。設計されたチップレイアウトはＧＤＳ２ストリームフォーマットを使用したデータとなっていることが多い。このＧＤＳ２ストリームフォーマットとはＬＳＩチップの各構成要素（トランジスタのゲートを含む金属導電体、拡散層、等）を矩形のデータとして表現したものであり、回路ブロックやマクロセルもその最外形を矩形のデータとして定義することが可能である。
【００１２】
次に配線禁止用領域データ作成工程１０４を行う。配線禁止用領域とは、このＬＳＩチップを基板上に配置した場合に基板配線を対向して配線することが出来ない領域として定義される。ここでは、アナログ回路ブロックやメモリブロックのような微小信号を扱う回路ブロックを配線禁止用領域として決定する。配線禁止用領域はＧＤＳ２ストリームフォーマットのレイヤとして定義しておく。これはチップ設計ツールの機能を用いて、配線禁止用領域としたい回路ブロックの最外形を単純な図形パターンで囲んでおくことで可能である。図形パターンは後工程で識別できるように専用のレイヤ番号を定義しておくことが望ましい。
【００１３】
なお、配線禁止用領域はアナログやメモリに限るものではなく、クロストークの影響を受けやすい領域を設計者の意図で任意に指定しても構わない。回路ブロック単位ではなく、任意の範囲を配線禁止用領域としたい場合は、ＬＳＩチップデータ上の任意の場所に図形パターンを作成しておけば、その図形パターンのレイヤ番号をそのまま配線禁止用領域として後工程で利用可能である。
【００１４】
図２は配線禁止用領域を設定されたチップレイアウトデータを示している。ＬＳＩチップ２０１内の斜線で囲まれた領域は配線禁止用領域として定義されていることを示しており、アナログ回路ブロック２０３、メモリブロック２０４は配線禁止用領域として定義されている。チップレイアウトデータには入出力パッド２０２や配線禁止領域ではない他の回路ブロック（図示しない）も定義されている。これらのチップレイアウトデータは、チップ設計ツール１０１とパッケージ設計ツール１０２とで互換性を保てるように、チップ設計ツール１０１により、事前にアスキーテキストフォーマットに変換されて利用される。
【００１５】
なお、パッケージ設計ツールにＧＤＳストリームフォーマットを直接取り込めるインターフェイスがあり、入出力パッド、ＬＳＩチップ外形枠、配線禁止領域をＧＤＳストリームフォーマットのまま認識できる機能があれば、アスキーテキストフォーマットへの変換は必ずしも必要ない。
【００１６】
以上のレイアウトデータが後工程用のツールであるパッケージ設計ツール１０２への入力となる。パッケージ設計ツールでは、まず、パッド、チップ枠、配線禁止用領域データ自動取り込み工程１０５を行う。この工程においては、アスキーテキストフォーマットに変換されたレイアウトデータを入力として、従来と同様のＬＳＩチップ外形サイズ、入出力パッド座標、及び各入出力パッドから入出力される信号情報の取り込みに加え、配線禁止用領域データ作成工程１０４で作成された配線禁止用領域の座標の取り込みも行う。
【００１７】
次にＬＳＩチップは実際にはフリップして基板上に実装されるので、パッド、チップ枠、配線禁止用領域データ反転工程１０６において、各チップレイアウトデータの座標反転を行う。チップレイアウトデータを反転した状態を図３に示す。
【００１８】
次に配線禁止領域設定工程１０７において、パッケージ配線前のパッケージ基板データと反転されたチップレイアウトデータとが組み合わされる。このとき、ＬＳＩチップとパッケージ基板の原点がずれている場合は、座標シフトして位置の合わせ込みを行う。その結果、反転された配線禁止用領域と対向する基板上の座標が配線禁止領域として、パッケージ設計ツール１０２内に設定される。配線前の基板データ上にＬＳＩチップのチップレイアウトデータが反転して重ねられた状態を図４に示す。パッケージ基板４０１上にフリップされたＬＳＩチップ２０１が実装されている。
【００１９】
最後に基板配線設計工程１０８において、基板配線が行われる。ここでは、ＬＳＩチップの入出力パッド座標、ＬＳＩチップ外形サイズを入力として、必要なビア（パッケージ端子）に必要な入出力パッドから出力された信号が供給されるように基板配線が行われる。当然、配線禁止領域には基板配線が配線されないように制御される。基板配線が完了した状態を図５に示す。図５に示されるように、通常であればビア５０１から目標とする入出力パッド２０２まで最短となる経路でパッケージ基板配線５０２が配線される。しかしながら、配線禁止領域としてアナログ回路ブロック２０３とメモリブロック２０４に対向する位置が定義されているために、その近傍に配線されるパッケージ基板配線５０３は配線禁止領域であるアナログ回路ブロック２０３とメモリブロック２０４を避けるように配線されることになる。したがって、アナログ回路ブロックやメモリブロックのようなクロストークの影響を受けやすい回路ブロックを基板配線の影響から守ることが可能となる。なお、配線された基板データのみを取り出したものを図６に示しておく。
【００２０】
なお、チップ設計ツールにアスキーフォーマットへの変換機能がなく、パッケージ設計ツールにもＧＤＳストリームフォーマットを取り扱う機能がない場合は、ＧＤＳストリームフォーマット解析ツール等の独自ツールを用いて、ＧＤＳストリームフォーマットからアスキーテキストフォーマットへの変換を行うことにより、本発明の実施が可能である。その場合のフローチャートを図７に示す。具体的な独自ツール７０１の動作としては、チップ設計ツール１０１でレイヤ番号を定義して作成した配線禁止用領域のＬＳＩチップ上の座標、及びパッド、チップ枠の座標を、レイヤ番号をキーとしてアスキーテキストで抽出する。抽出されたデータはアスキーテキストフォーマットで後工程であるパッケージ設計ツールに入力され、ＬＳＩチップがフリップされるために座標の反転が行われる。以上のように独自ツール７０１を介して本発明を実施することにより、既存のツールにも本発明を適用することが可能となる。
【００２１】
最後に本発明のパッケージ基板設計方法を行うために必要となる設計環境について説明する。図８は本発明が実施される設計環境を示した図である。設計機器８０１はＣＰＵ８０２、ＲＡＭ８０３、入力Ｉ／Ｆ８０４、表示Ｉ／Ｆ８０５、入出力Ｉ／Ｆ８０６を備えている。これらは全てバス８１０で接続され、互いにデータ通信を行うことが可能である。入力Ｉ／Ｆ８０４は設計者からの入力を受け付けるための入力機器８０７と接続されている。入力機器８０７の例としてはキーボードやマウスがある。表示Ｉ／Ｆ８０５は設計者がレイアウトデータなどを閲覧するための表示デバイス８０８と接続されている。表示デバイス８０８の例としてはＣＲＴディスプレイや液晶ディスプレイがある。入出力Ｉ／Ｆ８０６はＨＤＤ（ハード・ディスク・ドライブ）８０９と接続されている。ＨＤＤ８０９にはチップ設計ツール１０１、パッケージ設計ツール１０２あるいは独自ツール７０１がプログラムとして格納されている。また設計途中のデータあるいは最終のレイアウトデータは必要なときにＨＤＤ８０９へと保存される。ＣＰＵ８０２は、入力Ｉ／Ｆ８０４を介して入力されるユーザからの指示に基づいて、ＨＤＤ８０９に格納された各ツールとしてのプログラムを処理する。プログラムの処理にあたってはＲＡＭ８０３をワーク領域として利用し、必要なタイミングでデータの書き込み・読み出しを行う。設計者は明示的にＲＡＭ８０３へのデータの書き込み・読み出しを指示するのではなく、あくまでＨＤＤ８０９に格納されたプログラムにしたがってＲＡＭへの書き込み・読み出しを行っている。また、設計者は表示デバイス８０８によって、設計経過を確認することができる。最終生成されたレイアウトデータはＨＤＤ８０９に出力され、設計は終了する。
【産業上の利用可能性】
【００２２】
本発明にかかるパッケージ基板設計手法は、ＬＳＩチップの微小信号を扱う回路の位置情報を考慮することができ、ノイズ対策として有用である。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態のフローチャート
【図２】本発明のＬＳＩチップを示す図
【図３】本発明のＬＳＩチップを反転した図
【図４】本発明のパッケージ基板と反転したＬＳＩチップを重ね合わせた図
【図５】本発明によって基板配線されたＬＳＩチップとパッケージ基板を示す図
【図６】本発明のパッケージ基板を示す図
【図７】本発明の実施の形態の別のフローチャート
【図８】本発明のパッケージ基板設計方法を行うための設計環境を示した図
【符号の説明】
【００２４】
１０１  チップ設計ツール
１０２  パッケージ設計ツール
２０１  ＬＳＩチップ
２０２  入出力パッド
２０３  アナログ回路ブロック
２０４  メモリブロック
４０１  パッケージ基板
５０１  ビア
５０２  基板配線
５０３  配線禁止領域を避けて配線された基板配線
７０１  独自ツール
【図１】
2006303344.tif 000003
【図２】
2006303344.tif 000004
【図３】
2006303344.tif 000005
【図４】
2006303344.tif 000006
【図５】
2006303344.tif 000007
【図６】
2006303344.tif 000008
【図７】
2006303344.tif 000009
【図８】
2006303344.tif 000010