(57)【要約】【課題】  Ｓ／Ｗリセットのメリットを活かしつつ、Ｓ／ＷによりＨ／Ｗリセットの機能も兼ね備えたリセット回路を提供する。【解決手段】  電源２０とＣＰＵ１００の入出力ポート１０１又は出力ポートとを電気的に接続し、かつ直列接続された２つの抵抗であって、当該２つの抵抗間でリセットレベルの電圧を生成するようになった第１の抵抗１１及び第２の抵抗１２と、リセットレベルの出力電圧のインピーダンスを下げるために第１の抵抗と第２の抵抗との間に接続されたオペアンプ２００と、オペアンプからの出力電圧に基づいてＣＰＵをリセットするリセットＩＣ３００を備えることで、Ｈ／Ｗリセットと同様の効果をＳ／Ｗリスタートによって達成する。ている。【選択図】  図１
2006127072.tif 000002
【特許請求の範囲】
【請求項１】
電源とＣＰＵの入出力ポート又は出力ポートとを電気的に接続し、かつ直列接続された２つの抵抗であって、当該２つの抵抗間でリセットレベルの電圧を生成するようになった第１の抵抗及び第２の抵抗と、
前記リセットレベルの出力電圧のインピーダンスを下げるために前記第１の抵抗と第２の抵抗との間に接続されたオペアンプと、
前記オペアンプからの出力電圧に基づいて前記ＣＰＵをリセットするリセットＩＣを備えたことを特徴とするＣＰＵのリセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特定の機能を実現するためのＣＰＵを有しかつ専用のソフトウエアがインストールされて特定のアプリケーションに使用する組み込み装置のリセット回路に関するものである。
【背景技術】
【０００２】
通常、パソコンなどの汎用品とは異なり、特定の機能を実現するためのＣＰＵを内蔵するとともに専用のソフトウエアがインストールされて特定のアプリケーションに使用される組み込み装置（以下、単に「組み込み装置」とする）においては、電源が入るとハードウエア（以下、「Ｈ／Ｗ」とする）リセットがかかって全てのＨ／Ｗが初期化されてスタートする。そして、スタートベクタによってプログラムはそのゼロ番地からスタートする。一方、ＣＰＵが動作中に何らかの理由によって当該ＣＰＵをリセットするための手段として、Ｈ／Ｗリセットとソフトウエア（以下、「Ｓ／Ｗ」とする）リスタート（例えば、特許文献１参照)という２種類の手段がある。
【特許文献１】特開２００４−２９９５２号公報（３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
Ｈ／Ｗリセットの一例として、ＣＰＵが規定の信号を出しているかどうかをＨ／Ｗ的に外部から監視し、規定の信号が出なくなると異常と判断して外部からＣＰＵを強制的にリセットするウオッチドッグタイマーがある。
【０００４】
すなわち、このＨ／Ｗリセット回路はＣＰＵに内蔵することはできず、外部に外付けすることが必要とされ、後述するＳ／Ｗリスタートに比べて構造上複雑となる。
【０００５】
一方、Ｓ／Ｗリスタートというリセット方式は、Ｓ／Ｗで異常を検知した時に動作する機能を有し、プログラムのロジックによりいろいろな条件で異常を検知させてリスタートをかけられるというメリットがある。しかしながら、Ｈ／ＷリセットならばＣＰＵを完全にリセットできる機能を有しているのに、Ｓ／Ｗリスタートの場合、機能上単なるリスタートに留まるためＣＰＵを完全にはリセットできない。すなわち、Ｓ／Ｗリスタートによるリセット方式では、一部にリセット不能な回路の存在する可能性がある。
【０００６】
本発明の目的は、Ｓ／Ｗリスタートのメリットを活かしつつ、一部にリセット不能な回路が存在しても問題を生じることのない、組み込み装置への使用に適したリセット回路を提供することにある。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明にかかるリセット回路は、電源とＣＰＵの入出力ポート又は出力ポートとを電気的に接続し、かつ直列接続された２つの抵抗であって、当該２つの抵抗間でリセットレベルの電圧を生成するようになった第１の抵抗及び第２の抵抗と、リセットレベルの出力電圧のインピーダンスを下げるために第１の抵抗と第２の抵抗との間に接続されたオペアンプと、オペアンプからの出力電圧に基づいてＣＰＵをリセットするリセットＩＣとを備えたことを特徴としている。
【０００８】
直列接続された第１の抵抗及び第２の抵抗でリセットレベルの電圧を生成し、オペアンプによってリセットレベルの出力電圧のインピーダンスを下げてＣＰＵの異常時にリセット信号をＣＰＵ外部からＣＰＵ内に強制的に送るようになっている。
【０００９】
これによって、Ｓ／Ｗリセットだけではリセット不能な回路が一部に存在しても、装置パワーオンの状態と同様にこれらをすべて強制的にリセットすることができる。
【発明の効果】
【００１０】
本発明によると、Ｓ／Ｗリスタートのメリットを活かしつつ、一部にリセット不能な回路が存在しても問題を生じることのない、組み込み装置への使用に適したリセット回路を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態にかかるリセット回路を図面に基づいて説明する。本発明の一実施形態にかかるリセット回路１は、図１に示すように電源２０とＣＰＵ１００の入出力ポート１０１とを電気的に接続し、かつ直列接続された第１の抵抗１１と第２の抵抗１２を有している。そして、第１の抵抗１１と第２の抵抗１２との間でＣＰＵ１００のリセットレベルの電圧を生成するようになっている。また、第１の抵抗１１と第２の抵抗１２との間にはリセットレベルの出力電圧のインピーダンスを下げるためのオペアンプ２００が接続され、オペアンプ２００とＣＰＵ１００のリセット端子１０２との間には、当該オペアンプ２００からの出力電圧に基づいてＣＰＵ１００をリセットするリセットＩＣ３００が接続されている。更には、リセットＩＣ３００とは別に電源監視用のリセットＩＣ４００も電源２０とＣＰＵ１００のリセット端子１０２との間に接続されている。
【００１２】
２つの抵抗はより詳細には電源側に第１の抵抗１１が接続されると共にＣＰＵ１００の入出力ポート１０１側に第２の抵抗１２が接続されている。なお、ＣＰＵの入出力ポート１０１は通常状態ではＨｉ出力で電源電圧と同様に３．３Ｖとなって電源から２つの抵抗を経て電圧降下が生じなくなっているか、あるいは、入出力ポートは、入力ポート状態でハイインピーダンスとなり、オペアンプ２００の正入力端子の抵抗を介してＶｃ＝３．３Ｖになっている。ＣＰＵ１００のＳ／Ｗリスタートを行う場合はその入出力ポート１０１はＬｏｗ出力（０Ｖ）となり、電源電圧（３．３Ｖ）から２つの抵抗を経て電圧降下が生じるようになっている。
【００１３】
本実施形態におけるリセット回路１の場合、第１の抵抗１１は１３ｋΩであり、第２の抵抗１２は２０ｋΩである。また、電源電圧Ｖｃは３．３Ｖである。そして、第１の抵抗１１と第２の抵抗１２で電源電圧Ｖｃが分圧されるようになっており、入出力ポート１０１がＬｏｗレベルの場合、第１の抵抗１１と第２の抵抗１２間の電圧は２．０Ｖになる。このように直列接続された抵抗値で電源電圧３．３Ｖを２．０Ｖに分圧してこの電圧をスイッチングし、ＣＰＵ１００を外部から強制的にリセットするようになっている。なお、抵抗分圧だけで構成されるとインピーダンスが高く、ＣＰＵ１００を外部からうまくリセットすることができないので、インピーダンスを低くするためにオペアンプ２００を入れてリセット動作を確実に行うようになっている。
【００１４】
続いて、本実施形態におけるリセット回路１に特有のリセット動作をより具体的に説明する。通常時にはＣＰＵポート１０１を入出力ポートのＨレベル出力としておくこと、又は入力ポートに設定してハイインピーダンスにすることにより、リセットＩＣ３００への入力がＶｃ（＝３．３Ｖ）となり異常は検出されない。一方、ＣＰＵ内部のウオッチドッグタイマーが作動するか、あるいは、自己診断で異常を検知すると本実施形態におけるリセット回路１は、Ｓ／Ｗリスタートをかけると共にＨ／Ｗ的にもリセットをかけるためにその時点でＣＰＵ１００の入出力ポート１０１をＬレベル出力にする。これによって第１の抵抗１１と第２の抵抗１２との間の電圧が２．０Ｖとなる。この電源電圧の分圧によってオペアンプ２００を介してリセットＩＣ３００をスイッチングし、リセットＩＣ３００からＣＰＵ１００のリセット端子１０２にリセット信号が送られてＨ／Ｗリセットがかかる。
【００１５】
リセット回路１がこのように構成されることで、ＣＰＵ内部にのみウオッチドッグタイマーが備わった場合であってもＨ／Ｗリセットを実行することができる。すなわち、従来通りＳ／Ｗによっていろいろな条件により異常を検出させることができることに加えて、Ｓ／Ｗリセットでは対応できなかったＨ／Ｗリセットに相当するリセットをかけることができるようになる。
【００１６】
このようにＳ／Ｗリセットを行うだけでＣＰＵ自体をＨ／Ｗリセットできることで、組み込み装置のパワーオンリセットの状態と同じ状態とすることができる。これによって、Ｓ／Ｗリセットだけでは組み込み装置の一部に完全にリセットできない状態にあるリセット不能な回路が存在してもこれらを完全にリセットすることができる。すなわち、これらもＳ／Ｗリスタートに合わせて強制的にリセットすることができ、Ｓ／Ｗリセットを確実に行うための余計な処理を組み込み装置ごとにそれぞれ個別に設計する必要がなくなるので、組み込み装置の設計をし易くすることができる。
【００１７】
以上、説明したように本発明によると、Ｓ／Ｗリスタートの機能を有するだけでもＣＰＵから周辺のＨ／Ｗに対してＳ／Ｗでリセット信号を伝達するだけでなく、ＣＰＵ自らをパワーオンの状態と同様に強制的にリセットしてリスタートできるので、そのメリットは大きい。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態にかかるリセット回路の回路構成図である。
【符号の説明】
【００１９】
１    リセット回路
１１    第１の抵抗
１２    第２の抵抗
２０    電源
１００    ＣＰＵ
１０１    入出力ポート
１０２    リセット端子
２００    オペアンプ
３００，４００  リセットＩＣ
【図１】
2006127072.tif 000003