(57)【要約】【課題】  配線の表面にミクロンオーダーの凹凸（表面粗さ）を形成することなく層間絶縁層と配線の接着強度が確保でき、信頼性が良好でかつ高速電気信号を効率よく伝送可能な多層配線基板（マザーボード、半導体チップ搭載基板）と半導体パッケージ及びその製造方法を提供する。【解決手段】  層間絶縁層と配線が複数層形成された多層配線基板であって、前記配線は銅からなり、前記配線表面上にＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成され、さらにその上にカップリング剤または密着性改良剤を少なくとも一種以上含む処理膜が形成されている多層配線基板。【選択図】      図１
2006080203.tif 000002
【特許請求の範囲】
【請求項１】
層間絶縁層と配線が複数層形成された多層配線基板であって、前記配線は銅からなり、前記配線表面上にＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成され、さらにその上にカップリング剤または密着性改良剤を少なくとも一種以上含む処理膜が形成されていることを特徴とする多層配線基板。
【請求項２】
コア基板の片面または両面に、層間絶縁層と配線が複数層形成された多層配線基板であって、前記配線は銅からなり、前記配線表面上にＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成され、さらにその上にカップリング剤または密着性改良剤を少なくとも一種以上含む処理膜が形成されていることを特徴とする多層配線基板。
【請求項３】
コア基板の片面または両面に、層間絶縁層と配線が複数層形成された多層配線基板であって、前記配線は銅からなり、前記配線表面上に、銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属を１種以上含む金属層が形成され、前記金属層が形成された表面にＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成され、さらにその上にカップリング剤または密着性改良剤を少なくとも一種以上含む処理膜が形成されていることを特徴とする多層配線基板。
【請求項４】
前記配線の表面粗さが、Ｒａで０．０１〜０．４μｍである請求項１〜３いずれかに記載の多層配線基板。
【請求項５】
前記金属層が、前記金属の酸化物又は、水酸化物である請求項３または４に記載の多層配線基板。
【請求項６】
前記配線の表面粗さが、酸性溶液あるいはアルカリ性溶液による処理で形成された請求項４又は５に記載の多層配線基板。
【請求項７】
前記配線の表面粗さが、酸化・還元処理で形成された請求項４又は５に記載の多層配線基板。
【請求項８】
前記Ｓｉ−Ｏ−Ｓｉ結合を有する化合物が、シリカガラスまたは一般式（１）で表されるラダー構造を含む化合物である請求項１〜７いずれかに記載の多層配線基板。
【化１】
2006080203.tif 000007
（式中、Ｒはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの）
【請求項９】
前記シリカガラスの厚みが、０．００２〜５μｍである請求項８に記載の多層配線基板。
【請求項１０】
前記カップリング剤が、シラン系カップリング剤、アルミニウム系カップリング剤、チタン系カップリング剤、ジルコニウム系カップリング剤から選択されるカップリング剤である請求項１〜９いずれかに記載の多層配線基板。
【請求項１１】
前記密着性改良剤が、熱硬化性の有機絶縁材料を含む密着性改良剤である請求項１〜１０いずれかに記載の多層配線基板。
【請求項１２】
前記層間絶縁層が、熱硬化性の有機絶縁材料を含む層間絶縁層である請求項１〜１１いずれかに記載の多層配線基板。
【請求項１３】
請求項１〜１２いずれかに記載の多層配線基板を用いた半導体チップ搭載基板であって、前記多層配線基板の一方の表面には半導体チップ接続端子が、他方の表面には外部接続端子が形成されていることを特徴とする半導体チップ搭載基板。
【請求項１４】
コア基板の片面または両面に、層間絶縁層と配線を複数層形成する工程からなる多層配線基板の製造方法であって、コア基板の片面または両面に層間絶縁層を形成する工程、前記配線を銅で形成する配線形成工程、前記配線表面上にＳｉ−O−Ｓｉ結合を有する化合物を形成する工程、さらにその上にカップリング剤もしくは密着性改良剤を少なくとも一種以上含む処理膜を形成する工程を含むことを特徴とする多層配線基板の製造方法。
【請求項１５】
コア基板の片面または両面に、層間絶縁層と配線を複数層形成する工程からなる多層配線基板の製造方法であって、コア基板の片面または両面に層間絶縁層を形成する工程、前記配線を銅で形成する配線形成工程、前記配線表面に、銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属を１種以上含む金属層を形成する工程、前記金属層が形成された表面にＳｉ−Ｏ−Ｓｉ結合を有する化合物を形成する工程、さらにその上にカップリング剤もしくは密着性改良剤を少なくとも一種以上含む処理膜を形成する工程を含むことを特徴とする多層配線基板の製造方法。
【請求項１６】
前記配線形成工程後、前記配線をRaで０．０１〜０．４μｍに粗化する工程を含む請求項１４または１５に記載の多層配線基板の製造方法。
【請求項１７】
前記金属層を形成する工程が、前記配線表面に前記金属の酸化物又は、水酸化物を含む金属層を形成する工程である請求項１５または１６に記載の多層配線基板の製造方法。
【請求項１８】
前記配線をRaで０．０１〜０．４μｍに粗化する工程が、酸性溶液あるいはアルカリ性溶液で処理する工程を含む請求項１６または１７に記載の多層配線基板の製造方法。
【請求項１９】
前記配線をRaで０．０１〜０．４μｍに粗化する工程が、酸化・還元処理する工程を含む請求項１６〜１８いずれかに記載の多層配線基板の製造方法。
【請求項２０】
前記Ｓｉ−Ｏ−Ｓｉ結合を有する化合物が、シリカガラスもしくは一般式（１）で表されるラダー構造を含む化合物である請求項１４〜１９のいずれかに記載の多層配線基板の製造方法。
【化２】
2006080203.tif 000008
（式中、Ｒはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの）
【請求項２１】
前記シリカガラスの厚みが０．００２〜５μｍである請求項２０に記載の多層配線基板の製造方法。
【請求項２２】
前記カップリング剤が、シラン系カップリング剤、アルミニウム系カップリング剤、チタン系カップリング剤、ジルコニウム系カップリング剤から選択されるカップリング剤ある請求項１４〜２１のいずれかに記載の多層配線基板の製造方法。
【請求項２３】
前記密着性改良剤が、熱硬化性の有機絶縁材料を含む密着性改良剤である請求項１４〜２２のいずれかに記載の多層配線基板の製造方法。
【請求項２４】
前記層間絶縁層が、熱硬化性の有機絶縁材料を含む層間絶縁層である請求項１４〜２３のいずれかに記載の多層配線基板の製造方法。
【請求項２５】
請求項１４〜２４のいずれかに記載の多層配線基板の製造方法により製造された多層配線基板。
【請求項２６】
請求項１〜１２、２５のいずれかに記載の多層配線基板を用いた半導体チップ搭載基板の製造方法であって、前記多層配線基板の一方の表面に半導体チップ接続端子を形成する工程、前記多層配線基板の他方の表面に外部接続端子を形成する工程を含むことを特徴とする半導体チップ搭載基板の製造方法。
【請求項２７】
請求項２６に記載の半導体チップ搭載基板の製造方法により製造された半導体チップ搭載基板。
【請求項２８】
請求項１３又は２７に記載の半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップを封止する樹脂から構成される半導体パッケージ。
【請求項２９】
請求項１３又は２７に記載の半導体チップ搭載基板を用いた半導体パッケージの製造方法であって、前記半導体チップ搭載基板に半導体チップを搭載する工程、前記半導体チップを樹脂で封止する工程を含むことを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法に関する。
【背景技術】
【０００２】
近年の情報化社会の発展は目覚しく、民生機器ではパソコン、携帯電話などの小型化、軽量化、高性能化、高機能化が進められ、産業用機器としては無線基地局、光通信装置、サーバ、ルータなどのネットワーク関連機器など、大型、小型を問わず、同じように機能の向上が求められている。また、情報伝達量の増加に伴い、年々扱う信号の高周波化が進む傾向にあり、高速処理および高速伝送技術の開発が進められている。実装関係についてみると、ＣＰＵ、ＤＳＰや各種のメモリなどのＬＳＩの高速化、高機能化と共に、新たな高密度実装技術としてシステムオンチップ(ＳｏＣ)、システムインパッケージ(ＳｉＰ)などの開発が盛んに行われている。このために、半導体チップ搭載基板やマザーボードも、高周波化、高密度配線化、高機能化に対応するために、ビルドアップ方式の多層配線基板が使用されるようになってきた。
【０００３】
ビルドアップ方式の多層配線基板は、層間絶縁層形成工程と配線形成工程を相互に繰り返して製造される。この製造方法では、層間絶縁層と配線間の接着強度と、微細な配線間の絶縁信頼性を確保することが重要である。これらを満足するため、従来の方法として、下記に示した方法が行われてきた。
【０００４】
つまり、配線表面にミクロンオーダーの粗化形状を付与し、アンカー効果によって配線と絶縁樹脂との接着力を得る方法である。配線が銅である場合は、例えば無機酸および銅の酸化剤からなる主剤と、少なくとも一種のアゾール類および少なくとも一種のエッチング抑制剤からなる助剤とを含む水溶液を用いて銅表面にミクロンオーダーの粗化形状を付与する方法(特許文献１参照)、マイクロエッチングによって高さが１．５〜５．０μｍの連続的な凹凸を形成した後、クロメート処理とカップリング剤処理を施す方法（特許文献２参照)などがある。
【０００５】
また、微細配線の形成においても、エッチングにより配線を形成するサブトラクト法で、歩留り良く形成できる配線は、配線幅／配線間隔（以下、Ｌ／Ｓという。）＝５０μｍ／５０μｍが限度である。更に微細なＬ／Ｓ＝３５μｍ／３５μｍ程度の配線形成では、表面に比較的薄いめっき層を形成しておき、その上にめっきレジストを形成して、電気めっきで配線を必要な厚さに形成し、めっきレジストを剥離後に、比較的薄いめっき層をソフトエッチングで除去するというセミアディティブ法が使用され始めている。
【０００６】
【特許文献１】特開２０００−２８２２６５号公報
【特許文献２】特開平９−２４６７２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述の層間絶縁層と配線の接着強度を向上させる従来技術は、配線表面に１μｍを超す凹凸を形成し、アンカー効果によって接着強度を確保していた。しかし、このように表面が１μｍを超す凹凸形状の配線に高速の電気信号を流すと、表皮効果により電気信号は配線の表面付近に集中して流れるようになるため、伝送損失が大きくなるという問題がある。また、更に微細なＬ／Ｓ＝２５μｍ／２５μｍ未満の配線になると、従来の方法で配線表面の粗化を行った場合、配線が細くなったり、配線幅のばらつきが大きくなったりするという問題がある。
【０００８】
本発明の目的は、上記従来技術の問題点を改善するためになされたものであり、配線の表面に１μｍを超す凹凸（表面粗さ）を形成することなく層間絶縁層と配線の接着強度が確保でき、高速電気信号を効率よく伝送可能な多層配線基板（マザーボード、半導体チップ搭載基板）と半導体パッケージ、及びそれらの製造方法を提供することである。また、本発明の他の目的は、信頼性の高い多層配線基板、半導体チップ搭載基板と半導体パッケージ、及びそれらの製造方法を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、銅配線の表面に、Ｓｉ−Ｏ−Ｓｉ結合を有する化合物が形成され、さらにその上にカップリング剤もしくは密着性改良剤を少なくとも一種以上含む処理膜を形成することを基本とし、次のように構成される。
１．層間絶縁層と配線が複数層形成された多層配線基板であって、前記配線は銅からなり、前記配線表面上にＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成され、さらにその上にカップリング剤または密着性改良剤を少なくとも一種以上含む処理膜が形成されていることを特徴とする多層配線基板。
２．コア基板の片面または両面に、層間絶縁層と配線が複数層形成された多層配線基板であって、前記配線は銅からなり、前記配線表面上にＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成され、さらにその上にカップリング剤または密着性改良剤を少なくとも一種以上含む処理膜が形成されていることを特徴とする多層配線基板。
３．コア基板の片面または両面に、層間絶縁層と配線が複数層形成された多層配線基板であって、前記配線は銅からなり、前記配線表面上に、銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属を１種以上含む金属層が形成され、前記金属層が形成された表面にＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成され、さらにその上にカップリング剤または密着性改良剤を少なくとも一種以上含む処理膜が形成されていることを特徴とする多層配線基板。
４．前記配線の表面粗さが、Ｒａで０．０１〜０．４μｍである項１〜３いずれかに記載の多層配線基板。
５．前記金属層が、前記金属の酸化物又は、水酸化物である項３または４に記載の多層配線基板。
６．前記配線の表面粗さが、酸性溶液あるいはアルカリ性溶液による処理で形成された項４又は５に記載の多層配線基板。
７．前記配線の表面粗さが、酸化・還元処理で形成された項４又は５に記載の多層配線基板。
８．前記Ｓｉ−Ｏ−Ｓｉ結合を有する化合物が、シリカガラスまたは一般式（１）で表されるラダー構造を含む化合物である項１〜７いずれかに記載の多層配線基板。
【００１０】
【化１】
2006080203.tif 000003
（式中、Ｒはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの）
【００１１】
９．前記シリカガラスの厚みが、０．００２〜５μｍである項８に記載の多層配線基板。
１０．前記カップリング剤が、シラン系カップリング剤、アルミニウム系カップリング剤、チタン系カップリング剤、ジルコニウム系カップリング剤から選択されるカップリング剤である項１〜９いずれかに記載の多層配線基板。
１１．前記密着性改良剤が、熱硬化性の有機絶縁材料を含む密着性改良剤である項１〜１０いずれかに記載の多層配線基板。
１２．前記層間絶縁層が、熱硬化性の有機絶縁材料を含む層間絶縁層である項１〜１１いずれかに記載の多層配線基板。
１３．項１〜１２いずれかに記載の多層配線基板を用いた半導体チップ搭載基板であって、前記多層配線基板の一方の表面には半導体チップ接続端子が、他方の表面には外部接続端子が形成されていることを特徴とする半導体チップ搭載基板。
１４．コア基板の片面または両面に、層間絶縁層と配線を複数層形成する工程からなる多層配線基板の製造方法であって、コア基板の片面または両面に層間絶縁層を形成する工程、前記配線を銅で形成する配線形成工程、前記配線表面上にＳｉ−O−Ｓｉ結合を有する化合物を形成する工程、さらにその上にカップリング剤もしくは密着性改良剤を少なくとも一種以上含む処理膜を形成する工程を含むことを特徴とする多層配線基板の製造方法。
１５．コア基板の片面または両面に、層間絶縁層と配線を複数層形成する工程からなる多層配線基板の製造方法であって、コア基板の片面または両面に層間絶縁層を形成する工程、前記配線を銅で形成する配線形成工程、前記配線表面に、銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属を１種以上含む金属層を形成する工程、前記金属層が形成された表面にＳｉ−Ｏ−Ｓｉ結合を有する化合物を形成する工程、さらにその上にカップリング剤もしくは密着性改良剤を少なくとも一種以上含む処理膜を形成する工程を含むことを特徴とする多層配線基板の製造方法。
１６．前記配線形成工程後、前記配線をRaで０．０１〜０．４μｍに粗化する工程を含む項１４または１５に記載の多層配線基板の製造方法。
１７．前記金属層を形成する工程が、前記配線表面に前記金属の酸化物又は、水酸化物を含む金属層を形成する工程である項１５または１６に記載の多層配線基板の製造方法。
１８．前記配線をRaで０．０１〜０．４μｍに粗化する工程が、酸性溶液あるいはアルカリ性溶液で処理する工程を含む項１６または１７に記載の多層配線基板の製造方法。
１９．前記配線をRaで０．０１〜０．４μｍに粗化する工程が、酸化・還元処理する工程を含む項１６〜１８いずれかに記載の多層配線基板の製造方法。
２０．前記Ｓｉ−Ｏ−Ｓｉ結合を有する化合物が、シリカガラスもしくは一般式（１）で表されるラダー構造を含む化合物である項１４〜１９のいずれかに記載の多層配線基板の製造方法。
【００１２】
【化２】
2006080203.tif 000004
（式中、Ｒはそれぞれが単独に、水素原子、反応性基、親水性基または疎水性基から選択されたもの）
【００１３】
２１．前記シリカガラスの厚みが０．００２〜５μｍである項２０に記載の多層配線基板の製造方法。
２２．前記カップリング剤が、シラン系カップリング剤、アルミニウム系カップリング剤、チタン系カップリング剤、ジルコニウム系カップリング剤から選択されるカップリング剤ある項１４〜２１のいずれかに記載の多層配線基板の製造方法。
２３．前記密着性改良剤が、熱硬化性の有機絶縁材料を含む密着性改良剤である項１４〜２２のいずれかに記載の多層配線基板の製造方法。
２４．前記層間絶縁層が、熱硬化性の有機絶縁材料を含む層間絶縁層である項１４〜２３のいずれかに記載の多層配線基板の製造方法。
２５．項１４〜２４のいずれかに記載の多層配線基板の製造方法により製造された多層配線基板。
２６．項１〜１２、２５のいずれかに記載の多層配線基板を用いた半導体チップ搭載基板の製造方法であって、前記多層配線基板の一方の表面に半導体チップ接続端子を形成する工程、前記多層配線基板の他方の表面に外部接続端子を形成する工程を含むことを特徴とする半導体チップ搭載基板の製造方法。
２７．項２６に記載の半導体チップ搭載基板の製造方法により製造された半導体チップ搭載基板。
２８．項１３又は２７に記載の半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップを封止する樹脂から構成される半導体パッケージ。
２９．項１３又は２７に記載の半導体チップ搭載基板を用いた半導体パッケージの製造方法であって、前記半導体チップ搭載基板に半導体チップを搭載する工程、前記半導体チップを樹脂で封止する工程を含むことを特徴とする半導体パッケージの製造方法。
【発明の効果】
【００１４】
本発明により、配線の表面にミクロンオーダーの凹凸（表面粗さ）を形成することなく層間絶縁層と配線の接着強度が確保でき、信頼性が良好でかつ高速電気信号を効率よく伝送可能な多層配線基板（マザーボード、半導体チップ搭載基板）と半導体パッケージ及びその製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を説明する。ここでは、半導体チップ搭載基板について主に説明するが、配線表面処理方法や層間絶縁層（ビルドアップ層）形成方法等は多層配線基板でも同様に行うことができる。
【００１６】
本発明の多層配線基板は、層間絶縁層と配線が複数層形成された多層配線基板であって、前記配線は銅からなり、前記配線表面上にＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成され、さらにその上にカップリング剤または密着性改良剤を少なくとも一種以上含む処理膜が形成されていることを特徴としている。また、本発明の多層配線基板は、コア基板の片面または両面に、層間絶縁層と配線が複数層形成されていてもよい。なおコア基板としては、例えば、有機基材、セラミック基材、シリコン基材、ガラス基材などが例示できる。
【００１７】
本発明の多層配線基板は、前記のコア基板を用いず層間絶縁層と配線のみで形成されていてもよく、例えば層間絶縁層となる有機絶縁材料に直接、一般的な手法であるめっきやエッチング等で配線を形成し、多層化してもよい。
【００１８】
本発明の多層配線基板の層間絶縁層としては、熱硬化性の有機絶縁材料、熱可塑性の有機絶縁材料、またはそれらの混合有機絶縁材料を含んでもよいが、熱硬化性の有機絶縁材料を主成分とするのが好ましい。熱硬化性の有機絶縁材料としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性の有機絶縁材料、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性の有機絶縁材料としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。有機絶縁材料には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。
【００１９】
（熱膨張係数）
半導体チップの熱膨張係数と本発明の多層配線基板のコア基板の熱膨張係数とが近似していて、かつコア基板の熱膨張係数と層間絶縁層（ビルドアップ層）の熱膨張係数とが近似していることが好ましいが、これに限定したものではない。さらに、半導体チップ、コア基板、層間絶縁層（ビルドアップ層）の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３であることがより好ましい。
【００２０】
具体的には、コア基板の熱膨張係数α２は、７〜１３ｐｐｍ／℃が好ましく、更に好ましくは９〜１１ｐｐｍ／℃である。層間絶縁層（ビルドアップ層）の熱膨張係数α３は１０〜４０ｐｐｍ／℃であるのが好ましく、更に好ましくは１０〜２０ｐｐｍ／℃であり、１１〜１７ｐｐｍ／℃が特に好ましい。
【００２１】
（ヤング率）
層間絶縁層（ビルドアップ層）のヤング率は、１〜５ＧＰａであるのが熱ストレスに対する応力緩和の点で好ましい。層間絶縁層（ビルドアップ層）中の充填材は、層間絶縁層（ビルドアップ層）の熱膨張係数が１０〜４０ｐｐｍ／℃、ヤング率が１〜５ＧPaになるように添加量を適宜調整して添加するのが好ましい。
【００２２】
本発明の多層配線基板は、銅からなる配線表面上にＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成されている。Ｓｉ−Ｏ−Ｓｉ結合を有する化合物としては、シリカガラス、または前記一般式（１）で表されるラダー構造を含む化合物などが好ましい。
【００２３】
（シリカガラス）
本発明で用いるシリカガラス（ＳｉＯ２）は、厚さが、好ましくは０．００２μｍ〜５μｍ、より好ましくは０．００５μｍ〜１μｍ、またさらに０．０１μｍ〜０．２μｍであることが特に好ましい。シリカガラスの厚みが５．０μｍを超えると、バイアホール形成工程のレーザー等によるビア加工が困難であり、０．００２μｍより薄くなると、シリカガラスの形成が困難になる。なおシリカガラスは、例えば、パーヒドロポリシラザンを主成分とするアクアミカＮＬ１１０Ａ（クラリアントジャパン株式会社製、商品名）で形成できる。
【００２４】
（ラダー構造を含む化合物）
本発明で用いるラダー構造を含む化合物は、前記一般式（１）で表されるラダー構造を含む化合物であって、式中、Rはそれぞれが単独に、水素原子、反応性基、親水性基、疎水性基から選ばれるものでよい。反応性基としては、アミノ基、ヒドロキシル基、カルボキシル基、エポキシ基、メルカプト基、チオール基、オキサゾリン基、環状エステル基、環状エーテル基、イソシアネ−ト基、酸無水物基、エステル基、アミノ基、ホルミル基、カルボニル基、ビニル基、ヒドロキシ置換シリル基、アルコキシ置換シリル基、ハロゲン置換シリル基等があげられる。親水性基としては、多糖基、ポリエーテル基、ヒドロキシル基、カルボキシル基、硫酸基、スルホン酸基、リン酸基、ホスホニウム塩基、複素環基、アミノ基、これらの塩およびエステル等があげられる。疎水性基としては、炭素数が１〜６０の脂肪族炭化水素基、炭素数が６〜６０の芳香族炭化水素基、複素環基およびポリシロキサン残渣から選択された化合物等があげられる。これらの中で、反応性基であることが最も好ましい。なおラダー構造を含む化合物としては、ラダーシリコーン樹脂などが例示できる。そして、ラダー構造を含む化合物であるラダーシリコーン樹脂は、ラダーシリコーン樹脂ＳＱ−１０００(日立化成工業株式会社製、商品名)で形成される。また本発明で用いるラダー構造を含む化合物は、厚さが、好ましくは０．００２μｍ〜５μｍ、より好ましくは０．００５μｍ〜１μｍ、またさらに０．０１μｍ〜０．２μｍであることが特に好ましい。
【００２５】
（処理膜）
本発明の多層配線基板は、配線表面上にＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成され、さらにその上にカップリング剤または密着性改良剤を少なくとも一種以上含む処理膜が形成されている。処理膜とは、配線と層間絶縁層との間に形成された極薄の膜であり、カップリング剤や密着性改良剤などの有機材料により形成されている。処理膜は、密着性改良剤、カップリング剤、それぞれ単独で形成してもよい。カップリング剤の処理膜を形成後、密着性改良剤の処理膜を形成してもよく、また処理膜形成の順番が逆でもよい。
【００２６】
（カップリング剤）
そして前記処理膜が、シラン系カップリング剤、アルミニウム系カップリング剤、チタン系カップリング剤、ジルコニウム系カップリング剤から選択されるカップリング剤を含むことが好ましい。カップリング剤を含む処理膜の形成方法としては、カップリング剤を含む溶液に多層配線基板を浸漬する方法、カップリング剤を含む溶液を多層配線基板にスプレー噴霧又は塗布等する方法が挙げられる。またこの場合カップリング剤の含有量は、溶液全体に対して、０．０１重量％〜５重量％が好ましく、０．１重量％〜１．０重量％がさらに好ましい。カップリング剤を用い、処理膜を形成することによって、配線と層間絶縁層（ビルドアップ層）との密着強度が向上できる。
【００２７】
使用するカップリング剤はシラン系カップリング剤、アルミニウム系カップリング剤、チタン系カップリング剤、ジルコニウム系カップリング剤が挙げられ、中でもシラン系カップリング剤が好ましく、例えば、シラン系カップリング剤は、エポキシ基、アミノ基、メルカプト基、イミダゾール基、ビニル基、またはメタクリル基等の官能基を分子中に有し、これらのシラン系カップリング剤の少なくとも１種もしくは２種以上の混合物を含有する溶液を使用することができる。カップリング剤溶液の調整に使用される溶媒は、水或いはアルコール、ケトン類等を用いることが可能である。また、カップリング剤の加水分解を促進するために、少量の酢酸や塩酸等の酸を添加することもできる。カップリング剤で処理した基板は、自然乾燥、加熱乾燥、または真空乾燥により乾燥を行うが、使用するカップリング剤の種類によって、乾燥前に水洗または超音波洗浄を行うことも可能である。
【００２８】
（光触媒粒子）
前記記載のＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成された後、ＴｉＯ２，ＺｎＯ，ＳｒＴｉＯ３，ＣｄＳ，ＧａＰ，ＩｎＰ，ＧａＡｓ，ＢａＴｉＯ３，ＢａＴｉ４Ｏ９，Ｋ２ＮｂＯ３，Ｎｂ２Ｏ５，Ｆｅ２Ｏ３，Ｔａ２Ｏ５，Ｋ３Ｔａ３Ｓｉ２Ｏ３，ＷＯ３，ＳｎＯ２，Ｂｉ２Ｏ３，ＢｉＶＯ４，ＮｉＯ，Ｃｕ２Ｏ，ＳｉＣ，ＭｏＳ２，ＩｎＰｂ，ＲｕＯ２，ＣｅＯ２等、さらにはＴｉ，Ｎｂ，Ｔａ，Ｖから選ばれた少なくとも一種類の元素を有する層状酸化物である光触媒粒子を塗布することも可能である。これらの触媒の中で、無害であり、なおかつ化学的安定性にも優れるＴｉＯ２が最も好ましい。ＴｉＯ２としては、アナタ−ゼ、ルチル、ブルッカイトのいずれも使用することが可能である。なお光触媒粒子であるＴｉＯ２は、酸化チタンオルガノゾルＴＫＳ−２５１(テイカ株式会社製、商品名)などを用い形成してもよい。
【００２９】
一般式（１）で表されるラダー構造を含む化合物においては、前記の光触媒粒子を混合して塗布することも可能である。例えばラダー構造を含む化合物で、あるラダーシリコーン樹脂と光触媒粒子を混合して、ベンゼン、トルエン等で希釈し、スプレー塗布してもよい。また、前記の光触媒粒子を前記シランカップリング剤による処理の前、後、若しくは前後、さらにはシランカップリング剤の溶液中に混合して用いることも可能である。また光触媒粒子を塗布し、乾燥した後、必要に応じて熱処理、さらには光照射することが可能である。光照射の種類としては、紫外光、可視光、赤外光が使用できるが、紫外光を用いるのが最も好ましい。
【００３０】
（密着性改良剤）
本発明の多層配線基板は、配線表面上にＳｉ−Ｏ−Ｓｉ結合を有する化合物が形成され、さらにその上に密着性改良剤を少なくとも一種以上含む処理膜が形成されている。密着性改良剤としては、熱硬化性の有機絶縁材料、熱可塑性の有機絶縁材料、またはそれらの混合有機絶縁材料を含んでもよいが、熱硬化性の有機絶縁材料を主成分とするのが好ましい。前記処理膜は、密着性改良剤がワニス状の材料（溶液）の場合、スプレー塗布、ディップ塗布、印刷、スピンコートなどの手法を用いて得ることができる。また密着性改良剤が熱硬化性の有機絶縁材料を含む場合は、さらに加熱硬化させることが望ましい。
【００３１】
密着性改良剤に用いられる有機絶縁材料としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂、フッ素樹脂、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が例示できる。
【００３２】
（金属層）
本発明の多層配線基板は、コア基板の片面または両面に、層間絶縁層と配線が複数層形成された多層配線基板であって、前記配線は銅からなり、前記配線表面上に、銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属を１種以上含む金属層が形成されている。なお金属層が形成される配線表面の粗さは、Ｒａで０．０１〜０．４μｍであることが好ましい。なおＲａとは、平均表面粗さであり、例えば触針式表面粗さ計を用いて、測定できる。また金属層の膜厚は、０．００５μｍ以上、１．５μｍ以下であることが好ましく、さらに０．４μｍ以下であることがより好ましく、これによって、表面粗さがＲａで０．０１〜０．４μｍの配線を形成できる。より好ましい状態は、前記の金属またはその合金が、付与中または付与後、自然に若しくは故意に、酸化物、水酸化物またはこれらの組み合わせに変換させられることにより、配線上に上記金属の酸化物、水酸化物またはこれらを組み合わせた金属層が形成されていることである。特に銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト及び前記の金属またはその合金の酸化物、水酸化物またはこれらを組み合わせた金属層が好ましい。前記金属以外に、モリブデン、チタン、タングステン、鉛、鉄、インジウム、タリウム、ビスマス、ルテニウム、ロジウム、ガリウム、ゲルマニウム等の金属を使用することも可能で、これらを少なくとも一種類以上含む合金も用いることもできる。前記金属層を配線表面に形成させる方法としては、例えば無電解めっき、電気めっき、めっき置換反応、スプレー噴霧、塗布、スパッタリング法、蒸着法等がある。
【００３３】
（配線表面の粗さ形成方法）
前記したように、本発明の多層配線基板の配線表面の粗さは、Ｒａで０．０１〜０．４μｍであることが好ましい。０．０１μｍ未満では、十分な接着強度が確保できず、また０．４μｍを超えると高速電気信号を効率よく伝送することが難しくなるという問題がある。配線表面の粗さの形成方法としては、酸性溶液を用いる方法、アルカリ性溶液を用いる方法、酸化剤を有する処理液と還元剤を有する処理液を用いる方法が、好ましい。
【００３４】
（酸性溶液）
配線表面の粗さは、前記したように酸性溶液で処理し、形成することが好ましい。配線表面の粗さの形成方法に用いる酸性溶液としては、塩酸、硫酸、硝酸、リン酸、酢酸、蟻酸、塩化第二銅、硫酸第二鉄などの鉄化合物、アルカリ金属塩化物、過硫酸アンモニウムなどから選ばれる化合物、またはこれらを組み合わせた水溶液、または、クロム酸、クロム酸-硫酸、クロム酸−フッ酸、重クロム酸、重クロム酸−ホウフッ酸などの酸性の６価クロムを含む水溶液で処理してもよい。これらの酸性溶液の濃度および処理時間については、表面粗さがＲａで０．０１〜０．４μｍとなるように適宜条件を選択して用いることが好ましい。
【００３５】
（アルカリ性溶液）
配線表面の粗さは、前記したようにアルカリ性溶液で処理し、形成することが好ましい。配線表面の粗さの形成方法に用いるアルカリ性溶液としては、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム、等のアルカリ金属やアルカリ土類金属の水酸化物溶液が使用でき、また、これらの溶液は、有機酸、キレート剤等を加えて用いることも可能である。これらのアルカリ性溶液の濃度および処理時間については、表面粗さがＲａで０．０１〜０．４μｍとなるように適宜条件を選択して用いることが好ましい。
【００３６】
（酸化・還元処理）
配線表面の粗さは、酸化・還元処理で、形成することが好ましい。酸化・還元処理としては、例えば酸化剤を含む水溶液に銅配線板を浸漬し、銅表面に酸化銅皮膜を形成し、次いで、還元剤を有する処理液に浸漬し、酸化銅皮膜を還元し、銅配線表面に微細な凹凸（粗さ）形状を形成する方法がある。なお、前記酸性溶液もしくはアルカリ性溶液を用いて処理を行った後に、酸化・還元処理を組み合わせて行なってもよく、その場合、表面粗さがＲａで０．０１〜０．４μｍとなるように処理をすればよい。
【００３７】
前記酸化剤を含む水溶液としては、亜塩素酸ナトリウムなどの酸化剤が使用でき、更にＯＨ陰イオン源およびリン酸三ナトリウムなどの緩衝剤を含むものが好ましい。また、還元処理を行う水溶液としては、ｐＨ９．０から１３．５に調整した溶液中にホルムアルデヒド、パラホルムアルデヒド、芳香族アルデヒド化合物のいずれかを添加した水溶液、または次亜リン酸および次亜リン酸塩などを含んだ水溶液が使用できる。
【００３８】
また、これらの酸化・還元処理の前処理として、配線表面の清浄化を行う脱脂処理を行うことが好ましい。脱脂処理は、アルカリ性又は酸性の溶液を用いればよく、特に限定はしないが、前記の酸性溶液またはアルカリ性溶液であることが好ましい。さらに１〜５Ｎの硫酸水溶液で配線表面を洗浄することが好ましい。脱脂処理及び硫酸洗浄は適宜組み合わせて行っても良い。
【００３９】
（腐食抑制剤）
本発明の多層配線基板の配線表面の一部又は全部に、腐食抑制剤を塗布してもよい。前記腐食抑制剤は、S含有有機化合物またはN含有有機化合物を少なくとも１種以上含んでいるものであればよい。ここでいう腐食抑制剤を具体的にあげると、メルカプト基、スルフィド基、又はジスルフィド基を含有する化合物もしくは、分子内に−Ｎ＝またはＮ＝Ｎまたは−ＮＨ２を含むＮ含有有機化合物を少なくとも１種以上含む化合物などがある。
【００４０】
（メルカプト基、スルフィド基、又はジスルフィド基を含有する化合物）
前記メルカプト基、スルフィド基、又はジスルフィド基を含有する化合物としては、
脂肪族チオール(ＨＳ−（ＣＨ２）ｎ−Ｒ(但し、式中、nは１から２３までの整数、Ｒは一価の有機基、水素基またはハロゲン原子を表す)で表される構造を有し、Ｒまたは、Ｒ中にはアミノ基、アミド基、カルボキシル基、カルボニル基、ヒドロキシル基のいずれかであることが好ましいが、これに限定したものではなく、炭素数１〜１８のアルキル基、炭素数1〜８のアルコキシ基、アシルオキシ基、ハロアルキル基、ハロゲン原子、水素基、チオアルキル基、チオール基、置換されていても良いフェニル基、ビフェニル基、ナフチル基、複素環などが挙げられる。また、Ｒ中のアミノ基、アミド基、カルボキシル基、ヒドロキシル基は、１個あればよく、好ましくは１個以上、他に上記のアルキル基等の置換基を有していても良い。式中、ｎが１から２３までの整数で示される化合物を用いることが好ましく、さらに、nが４から１５までの整数で示される化合物がより好ましく、またさらに６から１２までの整数で示される化合物であることが特に好ましい。)、
チアゾール誘導体(チアゾール、２−アミノチアゾール、２−アミノチアゾール−４−カルボン酸、アミノチオフェン、ベンゾチアゾール、２−メルカプトベンゾチアゾール、２−アミノベンゾチアゾール、２−アミノ−４−メチルベンゾチアゾール、２−ベンゾチアゾロール、２，３−ジヒドロイミダゾ〔２，１−ｂ〕ベンゾチアゾール−６−アミン、２−（２−アミノチアゾール−４−イル）−２−ヒドロキシイミノ酢酸エチル、２−メチルベンゾチアゾール、２−フェニルベンゾチアゾール、２−アミノ−４−メチルチアゾール等)、
チアジアゾール誘導体(１，２，３−チアジアゾール、１，２，４−チアジアゾール、１，２，５−チアジアゾール、１，３，４−チアジアゾール、２−アミノ−５−エチル−１，３，４−チアジアゾール、５−アミノ−１，３，４−チアジアゾール−２−チオール、２，５−メルカプト−１，３，４−チアジアゾール、３−メチルメルカプト−５−メルカプト−１，２，４−チアジアゾール、２−アミノ−１，３，４−チアジアゾール、２−（エチルアミノ）−１，３，４−チアジアゾール、２−アミノ−５−エチルチオ−１，３，４−チアジアゾール等)などが挙げられ、
更にメルカプト安息香酸、メルカプトナフトール、メルカプトフェノール、４−メルカプトビフェニル、メルカプト酢酸、メルカプトコハク酸、３−メルカプトプロピオン酸、チオウラシル、３−チオウラゾール、２−チオウラミル、４−チオウラミル、２−メルカプトキノリン、チオギ酸、１−チオクマリン、チオクモチアゾン、チオクレゾール、チオサリチル酸、チオチアヌル酸、チオナフトール、チオトレン、チオナフテン、チオナフテンカルボン酸、チオナフテンキノン、チオバルビツル酸、チオヒドロキノン、チオフェノール、チオフェン、チオフタリド、チオフテン、チオールチオン炭酸、チオルチドン、チオールヒスチジン、３−カルボキシプロピルジスルフィド、２−ヒドロキシエチルジスルフィド、２−アミノプロピオン酸、ジチオジグリコール酸、Ｄ−システイン、ジ−ｔ−ブチルジスルフィド、チオシアン、チオシアン酸等が挙げられる。
【００４１】
(分子内に−Ｎ＝またはＮ＝Ｎまたは−ＮＨ２を含むＮ含有有機化合物を少なくとも１種以上含む化合物)
前記分子内に−Ｎ＝またはＮ＝Ｎまたは−ＮＨ２を含むＮ含有有機化合物を少なくとも１種以上含む化合物としては、
トリアゾール誘導体（３−アミノ−５−メルカプト−１，２，４−トリアゾール、１Ｈ−１，２，３−トリアゾール、２Ｈ−１，２，３−トリアゾール、１Ｈ−１，２，４−トリアゾール、４Ｈ−１，２，４−トリアゾール、ベンゾトリアゾール、１−アミノベンゾトリアゾール、１，２，４−トリアゾール、３−アミノ−１Ｈ−１，２，４−トリアゾール、３，５−ジアミノ−１，２，４−トリアゾール、３−オキシ−１，２，４−トリアゾール、アミノウラゾール等）、
テトラゾール誘導体(テトラゾリル、テトラゾリルヒドラジン、１Ｈ−１，２，３，４−テトラゾール、２Ｈ−１，２，３，４−テトラゾール、５−アミノ−１Ｈ−テトラゾール、１−エチル−１，４−ジヒドロキシ−５Ｈ−テトラゾール−５−オン、５−メルカプト−１−メチルテトラゾール、テトラゾールメルカプタン等)、
オキサゾール誘導体(オキサゾール、オキサゾリル、オキサゾリン、ベンゾオキサゾール、３−アミノ−５−メチルイソオキサゾール、２−メルカプトベンゾオキサゾール、２−アミノオキサゾリン、２−アミノベンゾオキサゾール等)、
オキサジアゾール誘導体（１，２，３−オキサジアゾール、１，２，４−オキサジアゾール、１，２，５−オキサジアゾール、１，３，４−オキサジアゾール、１，２，４−オキサジアゾロン−５、１，３，４−オキサジアゾロン−５等）、
オキサトリアゾール誘導体（１，２，３，４−オキサトリアゾール、１，２，３，５−オキサトリアゾール等）、
プリン誘導体(プリン、２−アミノ−６−ヒドロキシ−８−メルカプトプリン、２−アミノ−６−メチルメルカプトプリン、２−メルカプトアデニン、メルカプトヒポキサンチン、メルカプトプリン、尿酸、グアニン、アデニン、キサンチン、テオフィリン、テオブロミン、カフェイン等)、
イミダゾール誘導体(イミダゾール、ベンゾイミダゾール、２−メルカプトベンゾイミダゾール、４−アミノ−５−イミダゾールカルボン酸アミド、ヒスチジン等)、
インダゾール誘導体(インダゾール、３−インダゾロン、インダゾロール等)、
ピリジン誘導体（２−メルカプトピリジン、アミノピリジン等）、
ピリミジン誘導体（２−メルカプトピリミジン、２−アミノピリミジン、４−アミノピリミジン、２−アミノ−４，６−ジヒドロキシピリミジン、４−アミノ−６−ヒドロキシ−２−メルカプトピリミジン、２−アミノ−４−ヒドロキシ−６−メチルピリミジン、４−アミノ−６−ヒドロキシ−２−メチルピリミジン、４−アミノ−６−ヒドロキシピラゾロ［３，４−ｄ］ピリミジン、４−アミノ−６−メルカプトピラゾロ［３，４−ｄ］ピリミジン、２−ヒドロキシピリミジン、４−メルカプト−１Ｈ−ピラゾロ［３，４−ｄ］ピリミジン、４−アミノ−２，６−ジヒドロキシピリミジン、２，４−ジアミノ−６−ヒドロキシピリミジン、２，４，６−トリアミノピリミジン等）、
チオ尿素誘導体(チオ尿素、エチレンチオ尿素、２−チオバルビツール酸等)、
アミノ酸(グリシン、アラニン、トリプトファン、プロリン、オキシプロリン等)などが挙げられ、
更に１，３，４−チオオキサジアゾロン−５、チオクマゾン、２−チオクマリン、チオサッカリン、チオヒダントイン、チオピリン、γ-チオピリン、グアナジン、グアナゾール、グアナミン、オキサジン、オキサジアジン、メラミン、２，４，６−トリアミノフェノール、トリアミノベンゼン、アミノインドール、アミノキノリン、アミノチオフェノール、アミノピラゾール等が挙げられる。
【００４２】
腐食抑制剤の塗布は、腐食抑制剤を含む溶液を用いて行なってもよく、また前記記載の酸性溶液またはアルカリ性溶液またはカップリング剤溶液などに腐食抑制剤を加えて、行なってもよい。腐食抑制剤の塗布は、腐食抑制剤を含む溶液に多層配線基板を浸漬する方法、腐食抑制剤を含む溶液を多層配線基板にスプレー噴霧等する方法が挙げられる。なおカップリング剤を含む溶液による処理の前または後に、腐食抑制剤を含む溶液を用いて処理を行うことも可能である。また腐食抑制剤を含む溶液を用いる場合、配線表面の表面粗さがRaで０．０１〜０．４μｍとなる処理を施した後、行なうことが好ましい。
【００４３】
（腐食抑制剤を含む溶液）
本発明で使用する腐食抑制剤を含む溶液の調整には、水および有機溶媒を使用することができる。有機溶媒の種類は、特に限定はしないが、メタノール、エタノール、n-プロピルアルコール、n-ブチルアルコールなどのアルコール類、ジ-n-プロピルエーテル、ジ-n-ブチルエーテル、ジアリルエーテルなどのエーテル類、ヘキサン、ヘプタン、オクタン、ノナンなどの脂肪族炭化水素、ベンゼン、トルエン、フェノールなどの芳香族炭化水素などを用いることができ、これらの溶媒を１種類ないし２種類以上組み合わせて用いることもできる。
【００４４】
（腐食抑制剤を含む溶液の濃度および処理時間）
本発明で用いる腐食抑制剤を含む溶液の腐食抑制剤の濃度は、０．１〜５０００ppmの濃度が好ましい。さらに、０．５〜３０００ppmがより好ましく、またさらに１〜１０００ppmであることが特に好ましい。腐食抑制剤の濃度が０．１ppm未満では、マイグレーション抑制効果が十分でなく、また配線と絶縁樹脂との十分な密着強度を得ることもできない。腐食抑制剤の濃度が５０００ppmを超えると、マイグレーション抑制効果は得られるが、配線と絶縁樹脂層との十分な密着強度を得ることができない。配線表面を、腐食抑制剤を含んだ溶液により処理を行う時間については特に限定はせず、腐食抑制剤の種類および濃度に応じて適宜変化させることが好ましい。
【００４５】
（多層配線基板の製造方法）
本発明の多層配線基板の製造方法は、コア基板の片面または両面に、層間絶縁層と配線を複数層形成する工程からなる多層配線基板の製造方法であって、コア基板の片面または両面に層間絶縁層を形成する工程、前記配線を銅で形成する配線形成工程を含んでいる。前述したようにコア基板の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。熱膨張係数や絶縁性を考慮すると、セラミック基材や、ガラス基材を用いることが好ましい。ガラスのうち非感光性ガラスとしては、ソーダ石灰ガラス（成分例：ＳｉＯ２：６５〜７５重量％、Ａｌ２Ｏ３：０．５〜４重量％、ＣａＯ：５〜１５重量％、ＭｇＯ：０．５〜４重量％、Ｎａ２Ｏ：１０〜２０重量％）、ホウ珪酸ガラス（成分例：ＳｉＯ２：６５〜８０重量％、Ｂ２Ｏ３：５〜２５重量％、Ａｌ２Ｏ３：１〜５重量％、ＣａＯ：５〜８重量％、ＭｇＯ：０．５〜２重量％、Ｎａ２Ｏ：６〜１４重量％、Ｋ２Ｏ：１〜６重量％）等が挙げられる。また、感光性ガラスとしてはＬｉ２Ｏ−ＳｉＯ２系結晶化ガラスに感光剤として金イオン及び銀イオンを含むものが挙げられる。
【００４６】
有機基板としては、ガラス布に樹脂を含浸させた材料を積層した基板や樹脂フィルムが使用できる。使用する樹脂としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できるが、熱硬化性の有機絶縁材料が好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。これらの樹脂には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。コア基板の厚さは１００〜８００μｍであるのが、ＩＶＨ形成性の点で好ましく、更に１５０〜５００μｍであるのがより好ましい。
【００４７】
（層間絶縁層を形成する工程）
本発明の多層配線基板の層間絶縁層は、前述したように熱硬化性の有機絶縁材料、熱可塑性の有機絶縁材料、またはそれらの混合有機絶縁材料を含んでもよいが、熱硬化性の有機絶縁材料を主成分とするのが好ましい。コア基板の片面または両面に層間絶縁層を形成する工程としては、有機絶縁材料がワニス状の材料の場合、印刷やスピンコートで、またフィルム状の有機絶縁材料の場合、ラミネートやプレスなどの手法が例示できる。なお有機絶縁材料が熱硬化性の材料を含む場合は、さらに加熱硬化させることが望ましい。
【００４８】
（配線形成工程）
配線形成工程としては、コア基板表面または層間絶縁層表面に銅で配線が形成されれば特に限定しない。例えば配線の形成方法としては、コア基板表面または層間絶縁層上に金属箔を形成し、金属箔の不要な箇所をエッチングで除去する方法（サブトラクト法）、コア基板表面または層間絶縁層上の必要な箇所にのみめっきにより配線を形成する方法（アディティブ法）、コア基板表面または層間絶縁層上にシード層（薄い金属からなる層）を形成し、その後、電解めっきで必要な配線を形成した後、シード層をエッチングで除去する方法（セミアディティブ法）がある。セミアディティブ法により配線を形成する場合において、層間絶縁層表面のシード層（薄い金属からなる層）上に、めっきレジストを必要なパターンに形成し、シード層を介して電解銅めっきにより配線を形成し、さらにめっきレジストを剥離した状態における電気銅めっき層と電気銅めっき層の下層のシード層とを含んだ配線部分の断面積（Ｓ）と、シード層をエッチング等により除去し、または、配線表面に表面粗さがＲａで０．０１〜０．４μｍとなる処理を施し、カップリング剤、密着性改良剤もしくは腐食抑制剤を少なくとも一種以上含む処理膜を形成した後の、電気銅めっき層と電気銅めっき層の下層のシード層とを含んだ配線部分の断面積（Ｓ´）との面積比（＝Ｓ´／Ｓ）が、０．５〜１．０であることが好ましく、０．７〜１．０であることがより好ましい。
【００４９】
（サブトラクト法による配線形成）
配線形成工程としては、前記したようにエッチングで除去する方法（サブトラクト法）がある。金属箔の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属箔をエッチング除去し、配線を形成することができる。例えば、金属箔として銅箔を用いる場合、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を使用できる。例えばレジストインクをシルクスクリーン印刷してエッチングレジストを形成したり、またエッチングレジスト用ネガ型感光性ドライフィルムを銅箔の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去してエッチングレジストを形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。
【００５０】
（アディティブ法による配線形成）
また、配線は、コア基板または層間絶縁層（ビルドアップ層）上の必要な箇所にのみ、めっきを行うことで形成することも可能であり、通常のめっきによる配線形成技術（アディティブ法）を用いることができる。例えば、コア基板に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ、無電解めっきを行い配線を形成する。
【００５１】
（セミアディティブ法による配線形成）
コア基板表面または層間絶縁層（ビルドアップ層）上に、セミアディティブ法のシード層を形成する方法は、蒸着またはめっきによる方法と、金属箔を貼り合わせる方法がある。また同様の方法で、サブトラクト法の金属箔を形成することもできる。
【００５２】
(蒸着またはめっきによるシード層の形成)
コア基板表面または層間絶縁層（ビルドアップ層）上に蒸着またはめっきによってシード層を形成することができる。例えば、シード層として、スパッタリングにより下地金属と薄膜銅層を形成する場合、薄膜銅層を形成するために使用されるスパッタリング装置は、２極スパッタ、３極スパッタ、４極スパッタ、マグネトロンスパッタ、ミラートロンスパッタ等を用いることができる。スパッタに用いるターゲットは、密着を確保するために、例えばＣｒ、Ｎｉ、Ｃｏ、Ｐｄ、Ｚｒ、Ｎｉ／Ｃｒ、Ｎｉ／Ｃｕ等の金属を下地金属として用い、５〜５０ｎｍスパッタリングする。その後、銅をターゲットにして２００〜５００ｎｍスパッタリングしてシード層を形成できる。また、コア基板表面またはビルドアップ層上にめっき銅を、０．５〜３μｍ無電解銅めっきし、形成することもできる。
【００５３】
(金属箔を貼り合わせる方法)
コア基板または層間絶縁層（ビルドアップ層）に接着機能がある場合は、金属箔をプレスやラミネートによって貼り合わせることによりシード層を形成することもできる。しかし、薄い金属層を直接貼り合わせるのは非常に困難であるため、厚い金属箔を張り合わせた後にエッチング等により薄くする方法や、キャリア付金属箔を貼り合わせた後にキャリア層を剥離する方法などがある。例えば前者としてはキャリア銅／ニッケル／薄膜銅の三層銅箔があり、キャリア銅をアルカリエッチング液で、ニッケルをニッケルエッチング液で除去し、後者としてはアルミ、銅、絶縁樹脂などをキャリアとしたピーラブル銅箔などが使用でき、５μｍ以下のシード層を形成できる。また、厚み９〜１８μｍの銅箔を貼り付け、５μｍ以下になるように、エッチングにより均一に薄くし、シード層を形成してもかまわない。
【００５４】
前述の方法で形成されたシード層上に、めっきレジストを必要なパターンに形成し、シード層を介して電解銅めっきにより配線を形成する。その後、めっきレジストを剥離し、最後にシード層をエッチング等により除去し、配線が形成できる。
【００５５】
（配線の形状）
本発明の多層配線基板の配線の形状は特に問わないが、多層配線基板が半導体チップ搭載基板の場合、図５に示したように半導体チップ搭載基板の少なくとも半導体チップが搭載される側には半導体チップ接続端子１６（ワイヤボンド端子等）、その反対面にはマザーボードと電気的に接続される外部接続続端子（はんだボール等が搭載される箇所）及びそれらを繋ぐ展開配線、層間接続端子等から構成されることが望ましい。また、半導体チップ搭載基板の配線の配置も特に問わないが、図３に示したように（内層配線、層間接続端子等は省略）、半導体チップ接続端子より内側に外部接続端子を形成したファン−インタイプや、図４に示したような半導体チップ接続端子の外側に外部接続端子を形成したファン−アウトタイプ、またはこれらを組み合わせたタイプでもよい。図５に、ファン−インタイプ半導体チップ搭載基板の平面図を、図６にファン−アウトタイプ半導体チップ搭載基板の平面図を示した。なお、半導体チップ接続端子１６の形状は、ワイヤボンド接続やフリップチップ接続などが、可能であれば、特に問わない。また、ファン−アウト、ファン−インどちらのタイプでも、ワイヤボンド接続やフリップチップ接続などは、可能である。さらに必要に応じて、半導体チップと電気的に接続されないダミーパターン２１(図６参照)を形成してもかまわない。ダミーパターン２１の形状や配置も特には問わないが、半導体搭載領域に均一に配置するのが好ましい。これによって、ダイボンド接着剤で半導体チップを搭載する際に、ボイドが発生しにくくなり、信頼性を向上できる。
【００５６】
(バイアホール)
本発明の多層配線基板は、複数の配線層を有するため、各層の配線を電気的に接続するためのバイアホールを設けることができる。バイアホールは、コア基板または層間絶縁層（ビルドアップ層）に接続用の穴を設け、この穴を導電性ペーストやめっき等で充填し形成できる。穴の加工方法としては、パンチやドリルなどの機械加工、レーザ加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などがある。
【００５７】
また、層間絶縁層（ビルドアップ層）のバイアホール形成方法としては、予め層間絶縁層（ビルドアップ層）に導電性ペーストやめっきなどで導電層を形成し、これをコア基板にプレス等で積層する方法などもある。
【００５８】
（絶縁被覆の形成）
本発明の多層配線基板や半導体チップ搭載基板の外部接続端子側には絶縁被覆１０９を形成することができる（図１〜４，図８参照）。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。
【００５９】
このような絶縁被覆１０９は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載基板の両面に絶縁被覆１０９を形成することもできる。さらに、反りは絶縁被覆１０９の厚みによって変化するため、両面の絶縁被覆１０９の厚みは、反りが発生しないように調整することがより好ましい。その場合、予備検討を行い、両面の絶縁被覆１０９の厚みを決定することが好ましい。また、薄型の半導体パッケージとするには、絶縁被覆１０９の厚みが５０μm以下であることが好ましく、３０μm以下がより好ましい。
【００６０】
（配線のめっき）
配線の必要な部分にニッケル、金めっきを順次施すことが好ましい。さらに必要に応じてニッケル、パラジウム、金めっきとしても良い。これらのめっきは、配線の半導体チップ接続端子と、マザーボードまたは他の半導体パッケージと電気的に接続するための外部接続端子に施されるのが一般的である。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。
【００６１】
（半導体チップ搭載基板）
図１及び図８に、本発明の半導体チップ搭載基板の一実施例（片面ビルドアップ層２層）の断面模式図を示した。ここでは、層間絶縁層（ビルドアップ層）を片面にのみ形成した実施形態で説明するが、必要に応じて図８に示すように層間絶縁層（ビルドアップ層）は両面に形成しても良い。
【００６２】
本発明の半導体チップ搭載基板は、図１に示すように、半導体チップが搭載される側の絶縁層であるコア基板１００上に、半導体チップ接続端子及び第１の層間接続端子１０１を含む第1の配線１０６ａが形成される。コア基板の他方の側には、第２の層間接続端子１０３を含む第２の配線１０６ｂが形成され、第１の層間接続端子と第２の層間接続端子は、コア基板の第１の層間接続用ＩＶＨ（バイアホール）１０２を介して電気的に接続される。コア基板の第２の配線側には、層間絶縁層（ビルドアップ層）１０４が形成され、層間絶縁層（ビルドアップ層）１０４上には第３の層間接続端子を含む第３の配線１０６ｃが形成され、第２の層間接続端子と第３の層間接続端子は、第２の層間接続用ＩＶＨ１０８を介して電気的に接続される。
【００６３】
層間絶縁層（ビルドアップ層）が複数形成される場合は、同様の構造を積層し、最外層の層間絶縁層（ビルドアップ層）上には、マザーボードと接続される外部接続端子１０７が形成される。配線の形状や各々の接続端子の配置等は特に制限されず、搭載する半導体チップや目的とする半導体パッケージを製造するために、適宜設計可能である。また、半導体チップ接続端子と第１の層間接続端子等を共用することも可能である。更に、最外層の層間絶縁層（ビルドアップ層）上には、必要に応じてソルダレジスト等の絶縁被覆１０９を設けることもできる。
【００６４】
（半導体チップ搭載基板の製造方法）
このような半導体チップ搭載基板は、以下のような工程で製造することができる。図２の（ａ）〜（ｇ）に、本発明の半導体チップ搭載基板の製造方法の実施形態の一例を断面模式図で示した。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
【００６５】
（工程ａ）
（工程ａ）は、図２（ａ）に示したようにコア基板１００上に第１の配線１０６ａを作製する工程である。例えば片面に銅層が形成されたコア基板に第１の配線形状にエッチングレジストを形成し、塩化銅や塩化鉄などのエッチング液を用いて配線を作製することができる。コア基板１００上に銅層を作製するには、スパッタリング、蒸着、めっき等により薄膜を形成した後、電気銅めっきで膜厚を所望の厚みまでめっきすることにより、銅層を得ることができる。
【００６６】
なお、第１の配線１０６ａは、第１の層間接続端子１０１及び半導体チップ接続端子（半導体チップと電気的に接続される部分）を含んでおり、微細配線の形成方法としては、セミアディティブ法を用いても良い。
【００６７】
（工程ｂ）
（工程ｂ）は、図２（ｂ）に示したように、前記第１の層間接続端子１０１と、後述する第２の配線とを接続するための第1の層間接続用ＩＶＨ１０２（バイアホール）を形成する工程である。
【００６８】
バイアホールの形成は、コア基板１００が非感光性基材の場合、レーザ光を用いることができる。非感光性基材としては、前述した非感光性ガラスなどが挙げられるが、これに限定したものではない。この場合、使用するレーザ光は限定されるものではなく、ＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができる。また、コア基板１００が感光性基材の場合、バイアホール以外の領域をマスクし、バイアホール部に紫外光を照射する。なお感光性基材としては、前述した感光性ガラスなどが挙げられるが、これに限定したものではない。この場合、紫外光を照射後、熱処理とエッチングによりバイアホールを形成する。また、コア基板１００が、有機溶剤等の薬液による化学エッチング加工が可能な基材の場合は、化学エッチングによってバイアホールを形成することもできる。形成されたバイアホールは層間を電気的に接続するために、導電性のペーストやめっきなどで充填して層間接続のための導電層を形成することができる。
【００６９】
（工程ｃ）
（工程ｃ）は、図２（ｃ）に示したように、コア基板１００の第１の配線１０６ａと反対側の面に第２の配線１０６ｂを形成する工程である。コア基板１００の第１の配線と反対の面に（工程ａ）と同様に銅層を形成し、その銅層を必要な配線形状にエッチングレジストを形成し、塩化銅や塩化鉄等のエッチング液を用いて第２の配線を形成する。銅層の形成方法としては、（工程ａ）と同様にスパッタリング、蒸着、無電解めっきなどで銅薄膜を形成した後、電気銅めっきを用いて所望の厚みまで銅めっきすることにより銅層が得られる。なお、第２の配線は第２の層間接続端子１０３を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いても良い。
【００７０】
（工程ｄ）
（工程ｄ）は、図２（ｄ）に示すように前記第２の配線１０６ｂを形成した面に層間絶縁層（ビルドアップ層）１０４を形成する工程である。まず、第２の配線表面を、前記脱脂処理または硫酸洗浄を行う。酸性あるいはアルカリ性あるいは酸化剤を含む水溶液に浸漬し、銅配線表面のＲａが０．０１〜０．４μｍとなるように処理を行う。酸化剤を含む水溶液に浸漬した場合は、さらに、還元剤を含む水溶液に浸漬し、前記酸化銅皮膜を還元処理することによって、銅配線表面のＲａが０．０１〜０．４μｍとなるように処理を行う。さらに、銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属を１種以上含む金属層を無電解めっき、電気めっき、置換反応、スプレー噴霧、塗布する等の方法によって、配線表面に形成する。その表面上にＳｉ−Ｏ−Ｓｉ結合を有する化合物を形成し、続いてカップリング剤もしくは密着性改良剤を少なくとも一種以上含む溶液による処理を行い第２の配線表面に極薄の処理膜を形成する。
【００７１】
次に、コア基板１００表面及び第２の配線１０６ｂ表面に、層間絶縁層（ビルドアップ層）１０４を形成する。層間絶縁層（ビルドアップ層）１０４を形成する有機絶縁材料としては、前記したように熱硬化性の有機絶縁材料、熱可塑性の有機絶縁、またはそれらの混合有機絶縁樹脂が使用できるが、熱硬化性の有機絶縁材料を主成分とするのが好ましい。有機絶縁材料がワニス状の材料の場合、印刷やスピンコートで、またはフィルム状の絶縁材料の場合、ラミネートやプレスなどの手法を用いて層間絶縁層（ビルドアップ層）を得ることができる。有機絶縁材料が熱硬化性の有機絶縁材料を含む場合は、さらに加熱硬化させることが望ましい。
【００７２】
（工程ｅ）
（工程ｅ）は、図２（ｅ）に示したように、前記層間絶縁層（ビルドアップ層）１０４に第２の層間接続用のＩＶＨ（バイアホール）１０８を形成する工程であり、バイアホールの形成手段としては、一般的なレーザ穴あけ装置を使用することができる。レーザ穴あけ機で用いられるレーザの種類はＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができるが、ＣＯ2レーザが生産性及び穴品質の点で好ましい。また、ＩＶＨ径が３０μｍ未満の場合は、レーザ光を絞ることが可能なＹＡＧレーザが適している。また、層間絶縁層（ビルドアップ層）が有機溶剤等の薬液による化学エッチング加工が可能な材料の場合は、化学エッチングによってバイアホールを形成することもできる。
【００７３】
（工程ｆ）
（工程ｆ）は、図２（ｆ）に示したように、前記第２のバイアホール１０８が形成された層間絶縁層（ビルドアップ層）１０４上に、第３の配線１０６ｃを形成する工程である。またＬ／Ｓ＝３５μｍ／３５μｍ以下の微細な配線を形成するプロセスとしては、前記したセミアディティブ法が好ましい。層間絶縁層（ビルドアップ層）上に、蒸着またはめっきによる方法や金属箔を貼り合わせる方法などにより、シード層を形成する。前述の方法で形成されたシード層上に、めっきレジストを必要なパターンに形成し、シード層を介して電解銅めっきにより配線を形成する。その後、めっきレジストを剥離し、最後にシード層をエッチング等により除去し、微細な配線が形成できる。
【００７４】
（工程ｄ）から（工程ｆ）までを繰り返して、図２（ｇ）に示すように層間絶縁層（ビルドアップ層）１０４を２層以上作製してもよい。この場合、最外の層間絶縁層（ビルドアップ層）に形成された層間接続端子が、外部接続端子１０７となる。
【００７５】
（工程ｇ）
（工程ｇ）は、図２（ｇ）に示したように、外部接続端子１０７以外の配線等を保護するための絶縁被覆１０９を形成する工程である。絶縁被覆１０９の材料としては、ソルダレジストが一般的に用いられ、熱硬化型や紫外線硬化型のものが使用できるが、レジスト形状を精度良く仕上げることができる紫外線硬化型のものが好ましい。
【００７６】
（半導体チップ搭載基板の形状）
半導体チップ搭載基板２２の形状は、特に問わないが、図７に示したようなフレーム形状にすることが好ましい。半導体チップ搭載基板の形状をこのようにすることで、半導体パッケージの組立てを効率よく行うことができる。以下、好ましいフレーム形状について詳細に説明する。
【００７７】
図７に示したように、半導体パッケージ領域１３（１個の半導体パッケージとなる部分）を行及び列に各々複数個等間隔で格子状に配置したブロック２３を形成する。さらに、このようなブロックを複数個行及び列に形成する。図７では、２個のブロックしか記載していないが、必要に応じて、ブロックも格子状に配置してもよい。ここで、半導体パッケージ領域間のスペース部の幅は、５０〜５００μｍが好ましく、１００〜３００μｍがより好ましい。さらに、後に半導体パッケージを切断するときに使用するダイサーのブレード幅と同じにするのが最も好ましい。
【００７８】
このように半導体パッケージ領域を配置することで、半導体チップ搭載基板の有効利用が可能になる。また、半導体チップ搭載基板の端部には、位置決めのマーク等１１を形成することが好ましく、貫通穴によるピン穴であることがより好ましい。ピン穴の形状や配置は、形成方法や半導体パッケージの組立て装置に合うように選択すればよい。
【００７９】
さらに、前記半導体パッケージ領域間のスペース部や前記ブロックの外側には補強パターン２４を形成することが好ましい。補強パターンは、別途作製し半導体チップ搭載基板と貼り合わせてもよいが、半導体パッケージ領域に形成される配線と同時に形成された金属パターンであることが好ましく、さらに、その表面には、配線と同様のニッケル、金などのめっきが施すか、絶縁被覆をすることがより好ましい。補強パターンが、このような金属の場合は、電解めっきの際のめっきリードとして利用することも可能である。また、ブロックの外側には、ダイサーで切断する際の切断位置合わせマーク２５を形成することが好ましい。このようにして、フレーム形状の半導体チップ搭載基板を作製することができる。
【００８０】
（半導体パッケージ）
図３に、本発明のフリップチップタイプ半導体パッケージの実施形態の一例を断面模式図で示す。図３に示したように本発明の半導体パッケージは、上記本発明の半導体チップ搭載基板に、さらに半導体チップ１１１が搭載されているもので、半導体チップ１１１と半導体チップ接続端子とを接続バンプ１１２を用いてフリップチップ接続することによって電気的に接続して得ることができる。
【００８１】
さらに、これらの半導体パッケージには、図示するように、半導体チップと半導体チップ搭載基板の間をアンダーフィル材１１３で封止することが好ましい。アンダーフィル材の熱膨張係数は、半導体チップ１１１及びコア基板１００の熱膨張係数と近似していることが好ましいがこれに限定したものではない。さらに好ましくは（半導体チップの熱膨張係数）≦（アンダーフィル材の熱膨張係数）≦（コア基板の熱膨張係数）である。さらに、半導体チップの搭載には異方導電性フィルム（ＡＣＦ）や導電性粒子を含まない接着フィルム（ＮＣＦ）を用いて行うこともできる。この場合は、アンダーフィル材で封止する必要がないため、より好ましい。さらに、半導体チップを搭載する際に超音波を併用すれば、電気的な接続が低温でしかも短時間で行えるため特に好ましい。
【００８２】
また、図４には、ワイヤボンドタイプ半導体パッケージの実施形態の断面図を示す。半導体チップの搭載には、一般のダイボンドペーストも使用できるが、ダイボンドフィルム１１７を用いるのがより好ましい。半導体チップ１１１と半導体チップ接続端子との電気的な接続は金ワイヤ１１５を用いたワイヤボンドで行うのが一般的である。半導体チップ１１１の封止は、半導体用封止樹脂１１６をトランスファモールドで行うことができる。その場合、半導体チップ１１１の少なくともフェース面を半導体用封止樹脂１１６で封止するが、封止領域は、必要な部分だけを封止しても良いが、図４のように半導体パッケージ領域全体を封止するのが、より好ましい。これは、半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板において、基板と封止樹脂を同時にダイサー等で切断する場合、特に有効な方法である。
【００８３】
また、マザーボードとの電気的な接続を行うために、外部接続端子には、例えば、はんだボール１１４を搭載することができる。はんだボール１１４には、共晶はんだやＰｂフリーはんだが用いられる。はんだボール１１４を外部接続端子に固着する方法としては、Ｎ２リフロー装置を用いるのが一般的であるがこれに限定したものではない。
【００８４】
半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板においては、最後に、ダイサー等を用いて個々の半導体パッケージに切断する。
【実施例】
【００８５】
以下に、本発明を実施例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
（実施例１）
（工程ａ）
コア基板１００として０．４ｍｍ厚のソーダガラス基板（熱膨張係数１１ｐｐｍ／℃）を用意し、片面にスパッタリングにより２００ｎｍの銅薄膜を形成した後、電気銅めっきで１０μｍの厚さまでめっきを行った。なおスパッタリングは、日本真空技術株式会社製装置型番ＭＬＨ−６３１５を用いて、以下に示した条件１で行った。その後、第１の配線１０６ａとなる部分にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第１の配線１０６ａ（第１の層間接続端子１０１及び半導体チップ接続端子を含む）を形成した。
条件１
電流：３．５Ａ
電圧：５００Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：５ｎｍ／秒
【００８６】
（工程ｂ）
第１の配線が形成されたガラス基板の第１の配線と反対面から第１の層間接続端子に到達するまで、レーザで穴径５０μmのＩＶＨ穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数５０、マスク径０．４ｍｍの条件でＩＶＨ穴の形成を行った。
【００８７】
得られたＩＶＨの穴に導電性ペーストＭＰ−２００Ｖ（日立化成工業株式会社製、商品名）を充填して、１６０℃３０分で硬化し、ガラス基板の第１の層間接続端子と電気的に接続し、第１の層間接続用ＩＶＨ（バイアホール）１０２を形成した。
【００８８】
（工程ｃ）
（工程ｂ）で形成された第１の層間接続用ＩＶＨ（第１のバイアホール）１０２と電気的に接続するために、ガラス基板の、第１の配線と反対側の面にスパッタリングにより２００ｎｍの銅薄膜を形成した後、電気銅めっきで１０μｍの厚さまでめっきを行った。スパッタリングは、（工程ａ）と同様に行った。さらに、（工程ａ）と同様に第２の配線の形状にエッチングレジストを形成し、塩化第二鉄エッチング液を用い、エッチングして第２の配線１０６ｂ（第２の層間接続端子１０３を含む）を形成した。
【００８９】
（工程ｄ）
配線の表面処理として以下の工程を行なった。（工程ｃ）で形成した第２の配線１０６ｂ側の面に、２００ｍｌ／Ｌに調整した酸性脱脂液Ｚ−２００(ワールドメタル社製、商品名)に、液温５０℃で２分間浸漬した後、液温５０℃の水に２分間浸漬することにより湯洗し、さらに１分間水洗し、脱脂処理を行なった。次いで、酸性溶液として３．６Ｎの硫酸水溶液に1分間浸漬し、1分間水洗した。この前処理工程を経た後に、８５℃で３０分間乾燥し、表面粗さがＲａで０．１８μｍの配線表面を形成した。３重量％に調整した、シリカガラスを形成するパーヒドロポリシラザンを主成分とするアクアミカＮＬ１１０Ａ(クラリアントジャパン株式会社製、商品名)を、スプレー塗布した。１５０℃で１時間焼成を行った後、９０℃、８０%RHで３時間処理を行ないＳｉ−Ｏ−Ｓｉ結合を有する化合物（厚さ１μｍのシリカガラス）を第２の配線１０６ｂ表面に形成した。これらの工程を経た後、酢酸によりｐＨ５に調整した水溶液に、γ−アミノプロピルトリエトキシシランＡ−１１００(日本ユニカー株式会社製、商品名)の濃度が０．５重量％となるように調整した溶液に、２５℃で１分間浸漬した。さらに水洗することなく、１２０℃にて３分間乾燥を行いカップリング剤を含む処理膜を形成した。
【００９０】
配線の表面処理の次に、層間絶縁層（ビルドアップ層）１０４を以下のように形成した。すなわち、シアネートエステル系樹脂組成物の有機絶縁材料のワニスをスピンコート法により、条件１５００ｒｐｍで、コア基板１００であるガラス基板上に塗布し、厚み２０μｍの絶縁層を形成した後、常温（２５℃）から６℃／ｍｉｎの昇温速度で２３０℃まで加熱し、２３０℃で８０分間保持することにより熱硬化し、１５μｍの層間絶縁層（ビルドアップ層）１０４を形成した。
【００９１】
（工程ｅ）
層間絶縁層（ビルドアップ層）１０４の表面から第２の層間接続用端子１０３に到達するまで、レーザで穴径５０μｍの第２の層間接続用のＩＶＨ（バイアホール）１０８穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数２０、マスク径０．４ｍｍの条件でＩＶＨ穴の形成を行った。
【００９２】
（工程ｆ）
第３の配線１０６ｃ及び第２のバイアホールの形成のために、スパッタリングにより、シード層となる下地金属Ｎｉ層２０ｎｍを形成し、さらに薄膜銅層２００ｎｍを形成した。スパッタリングは、日本真空技術株式会社製ＭＬＨ−６３１５を用いて以下に示した条件２で行った。
条件２
（ニッケル）
電流：５．０Ａ
電流：３５０Ｖ
電圧アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：０．３ｎｍ／秒
（銅）
電流：３．５Ａ
電圧：５００Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：５ｎｍ／秒
【００９３】
次に、めっきレジストＰＭＥＲ  Ｐ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）を用いスピンコート法で、シード層上に、膜厚２０μｍのめっきレジスト層を形成した。１０００ｍＪ／ｃｍ２の条件で露光し、ＰＭＥＲ現像液Ｐ−７Ｇを用いて２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１０μｍ／１０μｍのレジストパターンを形成した。その後、硫酸銅めっき液を用いてパターン銅めっきを約５μｍ行った。めっきレジストの剥離は、メチルエチルケトンを用いて室温（２５℃）で１分間浸漬し除去した。シード層のクイックエッチングには、ＣＰＥ−７００（三菱瓦斯化学株式会社製、商品名）の５倍希釈液を用いて、３０℃で３０秒間浸漬揺動することにより、これらをエッチング除去し、第３の配線１０６ｃを形成した。
【００９４】
（工程ｇ）
この後、（工程ｄ）〜（工程ｆ）までを再度繰り返し、層間絶縁層（ビルドアップ層）及び外部接続端子１０７を含む最外層の配線をさらに一層形成し、最後に絶縁被覆１０９であるソルダーレジストを形成して、図１（１パッケージ分の断面図）、図５（１パッケージ分の平面図）、及び図７（半導体チップ搭載基板全体図）に示すようなファン−インタイプＢＧＡ用半導体チップ搭載基板を作製した。
【００９５】
(半導体パッケージ作製工程)
以下の工程により図３に示した半導体パッケージを作製した。前記（工程ａ）〜（工程ｇ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、接続バンプ１１２の形成された半導体チップ１１１を、フリップチップボンダを用いて超音波を印加しながら必要な数だけ搭載した。さらに、半導体チップ搭載基板と半導体チップの隙間に、半導体チップ端部からアンダーフィル材１１３を注入し、オーブンを用いて８０℃で１時間の１次硬化及び１５０℃で４時間の２次硬化を行った。次に、外部接続端子に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４をＮ２リフロー装置で融着した。最後に、幅２００μｍのブレードを装着したダイサーで半導体チップ搭載基板を切断し、半導体パッケージを作製した。
【００９６】
（実施例２）
(工程ａ)〜（工程ｃ）までは、実施例1と同様の工程であった。（工程ｄ）で実施例1と同様に前処理工程を行った後、黒化処理液ＨＩＳＴ−５００(日立化成工業株式会社製、商品名)に８５℃で２分４０秒間浸漬した。この後、５分間水洗し、還元処理液ＨＩＳＴ−１００(日立化成工業株式会社製、商品名)に４０℃で２分４０秒間浸漬し、さらに１０分間水洗を行った。この処理工程を経た後に、８５℃で３０分間乾燥させ、表面粗さがＲａで０．１８μｍの配線表面を形成した。これらの工程を経た後に、実施例1と同様の方法で、Ｓｉ−Ｏ−Ｓｉ結合を有する化合物（厚さ１μｍのシリカガラス）を形成し、さらにγ−アミノプロピルトリエトキシシランを含む処理膜を形成した。更に実施例1と同様の工程で、図６（１パッケージ分の平面図）に示すようなファン−アウトタイプＢＧＡ用半導体チップ搭載基板を作製した。
【００９７】
(半導体パッケージ作製工程)
以下の工程により図４に示した半導体パッケージを作製した。前記（工程ａ）〜（工程ｇ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、ダイボンドフィルムＤＦ−１００（日立化成工業株式会社製、商品名）１１７を用いて、半導体チップ１１１を必要な数だけ搭載した。次に、ワイヤボンダＵＴＣ２３０（株式会社新川製、商品名）で、半導体チップ上の端子と半導体チップ搭載基板の半導体チップ接続端子とを、直径２５μｍの金ワイヤ１１５で電気的に接続した。さらに、半導体チップを封止樹脂１１６であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、圧力１０ＭＰａ、温度１８０℃、時間９０秒で、図７に示した１ブロック２３を一体にトランスファモールドした。次に、温度１８０℃のオーブンで５時間の熱処理を行い、封止樹脂及びダイボンドフィルムを完全硬化して、外部接続端子に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４をＮ２リフロー装置で融着した。最後に、幅２００μｍのブレードを装着したダイサーで封止樹脂と半導体チップ搭載基板を同時に切断し、半導体パッケージを作製した。
【００９８】
（実施例３）
（工程ｄ）で実施例1と同様に前処理工程を行った後、黒化処理液ＨＩＳＴ−５００(日立化成工業株式会社製、商品名)に８５℃で２分４０秒間浸漬した。この後、５分間水洗し、還元処理液ＨＩＳＴ−１００(日立化成工業株式会社製、商品名)に４０℃で２分４０秒間浸漬し、さらに１０分間水洗を行った。この処理を行った後に、８５℃で３０分間乾燥させ、表面粗さがＲａで０．１８μｍの配線表面を形成した。これらの工程を経た後に、実施例1と同様の方法で、厚さ１μｍのシリカガラス（Ｓｉ−Ｏ−Ｓｉ結合を有する化合物）を形成し、さらにγ−アミノプロピルトリエトキシシランを含む溶液により処理膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板（図５参照）及び半導体パッケージ（図３参照）を作製した。
【００９９】
（実施例４）
（工程ｄ）で実施例1と同様の前処理工程を行った後、置換スズめっき液サブスターＳＮ−５(奥野製薬工業株式会社、製品名)に６０℃で３分間浸漬して置換スズめっきを施した。この処理を行った後に、８５℃で３０分間乾燥させ、置換スズめっきにより、スズを含む厚さ０．３μｍの金属層を形成した。これらの工程を経た後に、実施例1と同様の方法で、厚さ１μｍのシリカガラス（Ｓｉ−Ｏ−Ｓｉ結合を有する化合物）を形成し、さらにγ−アミノプロピルトリエトキシシランを含む溶液により処理膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板（図５参照）及び半導体パッケージ（図３参照）を作製した。
【０１００】
（実施例５）
（工程ｄ）で実施例1と同様の前処理工程を行った後、置換パラジウムめっき液メルプレートアクチベータ３５０(メルテックス株式会社、製品名)に常温（２５℃）で３分間浸漬して置換パラジウムめっきを施し、1分間水洗し、さらに無電解ニッケル-リンめっき液ＩＣＰ−ニコロンU(奥野製薬株式会社、製品名)に９０℃で４分間浸漬して無電解ニッケル-リンめっきを施した。この処理を行った後に、８５℃で３０分間乾燥させ、ニッケル、パラジウムを含む厚さ１．２μｍの金属層を形成した。これらの工程を経た後に、実施例1と同様の方法で、厚さ１μｍのシリカガラス（Ｓｉ−Ｏ−Ｓｉ結合を有する化合物）を形成し、さらにγ−アミノプロピルトリエトキシシランを含む溶液により処理膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板（図５参照）及び半導体パッケージ（図３参照）を作製した。
【０１０１】
（実施例６）
（工程ｄ）で実施例1と同様の前処理工程を行った後、置換パラジウムめっき液メルプレートアクチベータ３５０(メルテックス株式会社、製品名)に常温（２５℃）で３分間浸漬して置換パラジウムめっきを施し、１分間水洗し、さらに無電解ニッケル−銅−リンめっき液トップニコロンＣｕ−５０Ａ，Ｂ(奥野製薬株式会社、製品名)に８０℃で４分間浸漬して無電解ニッケル−銅−リンめっきを施した。この処理を行った後に、８５℃で３０分間乾燥させ、ニッケル、銅、パラジウムを含む厚さ１．４μｍの金属層を形成した。これらの工程を経た後に、実施例1と同様の方法で、厚さ１μｍのシリカガラス（Ｓｉ−Ｏ−Ｓｉ結合を有する化合物）を形成し、さらにγ−アミノプロピルトリエトキシシランを含む溶液により処理膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板（図５参照）及び半導体パッケージ（図３参照）を作製した。
【０１０２】
（実施例７）
実施例１と同様の前処理工程を行った後、腐食抑制剤である３−アミノ−５−メルカプト−１，２，４−トリアゾール(和光純薬工業株式会社製、商品名)の濃度が、１０ｐｐｍであるエタノール溶液に２５℃で、１０分間浸漬した。この処理工程を経た後に、８５℃で３０分間乾燥させた。これらの工程を経た後に、実施例1と同様の方法で、厚さ１μｍのシリカガラス（Ｓｉ−Ｏ−Ｓｉ結合を有する化合物）を形成し、さらにγ−アミノプロピルトリエトキシシランを含む溶液により処理膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板（図５参照）及び半導体パッケージ（図３参照）を作製した。
【０１０３】
（実施例８）
実施例1と同様の前処理工程を行った後、腐食抑制剤である２−アミノ−６−ヒドロキシ−８−メルカプトプリン(和光純薬工業株式会社製、商品名)の濃度が、１０ｐｐｍであるエタノール溶液に２５℃で、１０分間浸漬した。この処理工程を経た後に、８５℃で３０分間乾燥させた。これらの工程を経た後に、実施例1と同様の方法で、厚さ１μｍのシリカガラス（Ｓｉ−Ｏ−Ｓｉ結合を有する化合物）を形成し、さらにγ−アミノプロピルトリエトキシシランを含む溶液により処理膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板（図５参照）及び半導体パッケージ（図３参照）を作製した。
【０１０４】
（実施例９）
実施例1と同様の前処理工程を行った後、１重量%の重クロム酸ナトリム水溶液に３０秒浸漬した。この処理工程を経た後に、８５℃で３０分間乾燥させ、表面粗さがＲａで０．１８μｍの配線表面を形成した。これらの工程を経た後に、実施例1と同様の方法で、厚さ１μｍのシリカガラス（Ｓｉ−Ｏ−Ｓｉ結合を有する化合物）を形成し、さらにγ−アミノプロピルトリエトキシシランを含む溶液により処理膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板（図５参照）及び半導体パッケージ（図３参照）を作製した。
【０１０５】
（実施例１０）
実施例1と同様の方法で、厚さ１μｍのシリカガラス（Ｓｉ−Ｏ−Ｓｉ結合を有する化合物）を形成した後、密着性改良剤としてポリベンゾイミダゾール樹脂であるセラゾールＭＲＳ０８１０Ｈ(クラリアントジャパン株式会社製、商品名)を、スプレー塗布し、処理膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板（図５参照）及び半導体パッケージ（図３参照）を作製した。
【０１０６】
（実施例１１）
実施例1と同様の方法で、厚さ１μｍのシリカガラス（Ｓｉ−Ｏ−Ｓｉ結合を有する化合物）を形成した後、酸化チタンオルガノゾルＴＫＳ−２５１(テイカ株式会社製、商品名)をトルエンに１０重量%分散させた溶液中に浸漬させた。常温（２５℃）にて乾燥した後、実施例1と同様の方法で、γ−アミノプロピルトリエトキシシランを含む溶液により処理を施し、加熱による乾燥をすることなく、常温（２５℃）において乾燥した後、ハンディーUVランプＬＵＶ−１６(アズワン株式会社製、商品名)を用いて、３６５nmの紫外線を１時間照射し、光触媒粒子であるＴｉＯ２（酸化チタン）とγ−アミノプロピルトリエトキシシランを含む処理層を配線表面に形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板（図５参照）及び半導体パッケージ（図３参照）を作製した。
【０１０７】
（実施例１２）
実施例1と同様の前処理工程を行った後、８５℃で３０分間乾燥し、表面粗さがＲａで０．１８μｍの配線表面を形成した。この工程後に、ベンゼンで１０%に希釈したラダーシリコーン樹脂ＳＱ−１０００(日立化成工業株式会社製、商品名)をスプレー塗布し、１５０℃で３０分間プリべークした後、さらに２５０℃で６０分間硬化して、Ｓｉ−Ｏ−Ｓｉ結合を有する化合物である厚さ３μｍのラダーシリコーン樹脂層を形成した。これらの工程を経た後に、実施例1と同様の方法で、γ−アミノプロピルトリエトキシシランを含む溶液により処理膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板（図５参照）及び半導体パッケージ（図３参照）を作製した。
【０１０８】
（実施例１３）
防錆処理を施していない１８μｍの電解銅箔ＧＴＳ−１８(古河サーキットフォイル株式会社製、商品名)を５ｃｍ×８ｃｍに切り出し、この電解銅箔を試験片として、これに実施例１の（工程ｄ）に記載された表面処理を施した。
【０１０９】
低誘電正接高耐熱多層材料として使用することが可能な、厚さ０．８ｍｍのガラス布-シアネートエステル系樹脂組成物含浸両面銅張り積層板であるＭＣＬ−ＬＸ−６７（日立化成工業株式会社製、商品名）の片面に、シアネートエステル系樹脂組成物をガラスクロスに含浸させたプリプレグのＧＸＡ−６７Ｎ（日立化成工業株式会社製、商品名）を、さらに最外層に前記の電解銅箔と同様の表面処理を施した電解銅箔を積層し、３．０ＭＰａの圧力で常温（２５℃）から６℃／ｍｉｎの昇温速度で２３０℃まで加熱し、２３０℃において１時間保持することにより積層接着し、接着性試験用基板を作製した。なお、絶縁樹脂層（ＧＸＡ−６７Ｎ）と表面処理を施した電解銅箔との接着面は、シャイニー面（Ｓ面）側とした。
【０１１０】
（実施例１４）
電解銅箔に対する表面処理が、実施例２の（工程ｄ）に記載された表面処理である以外は、実施例１３と同様に行った。
【０１１１】
（実施例１５）
電解銅箔に対する表面処理が、実施例４の（工程ｄ）に記載された表面処理である以外は、実施例１３と同様に行った。
【０１１２】
（実施例１６）
電解銅箔に対する表面処理が、実施例５の（工程ｄ）に記載された表面処理である以外は、実施例１３同様に行った。
【０１１３】
（実施例１７）
電解銅箔に対する表面処理が、実施例６の（工程ｄ）に記載された表面処理である以外は、実施例１３と同様に行った。
【０１１４】
（実施例１８）
電解銅箔に対する表面処理が、実施例７の（工程ｄ）に記載された表面処理である以外は、実施例１３と同様に行った。
【０１１５】
（実施例１９）
電解銅箔に対する表面処理が、実施例８の（工程ｄ）に記載された表面処理である以外は、実施例１３と同様に行った。
【０１１６】
（実施例２０）
電解銅箔に対する表面処理が、実施例９の（工程ｄ）に記載された表面処理である以外は、実施例１３と同様に行った。
【０１１７】
（実施例２１）
電解銅箔に対する表面処理が、実施例１０の（工程ｄ）に記載された表面処理である以外は、実施例１３と同様に行った。
【０１１８】
（実施例２２）
電解銅箔に対する表面処理が、実施例１１の（工程ｄ）に記載された表面処理である以外は、実施例１３と同様に行った。
【０１１９】
（実施例２３）
電解銅箔に対する表面処理が、実施例１２の（工程ｄ）に記載された表面処理である以外は、実施例１３と同様に行った。
【０１２０】
（比較例１）
配線の表面処理として以下の工程のみ行なった。すなわち(工程ｄ)で、２００ｍｌ／Ｌに調整した酸性脱脂液Ｚ−２００(ワールドメタル社製、商品名)に、液温５０℃で２分間浸漬した後、液温５０℃の水に２分間浸漬することにより湯洗し、さらに1分間水洗し脱脂処理を行なった。次いで、酸性溶液として３．６Ｎの硫酸水溶液に1分間浸漬し、1分間水洗し、８５℃で３０分間乾燥し、表面粗さがＲａで０．１８μｍの配線表面を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
【０１２１】
（比較例２）
配線の表面処理として以下の工程のみ行なった。すなわち(工程ｄ)で、２００ｍｌ／Ｌに調整した酸性脱脂液Ｚ−２００(ワールドメタル社製、商品名)に、液温５０℃で２分間浸漬した後、液温５０℃の水に２分間浸漬することにより湯洗し、さらに1分間水洗し脱脂処理を行なった。次いでマイクロエッチング剤であるメックエッチボンドＣＺ８１００（メック株式会社製、商品名）に４０℃で１分３０秒間浸漬し、水洗した後、常温（２５℃）にて３．６Ｎの硫酸水溶液に６０秒間浸漬し、更に水洗を1分間行い、８５℃で３０分間乾燥し、表面粗さがＲａで０．９μｍの配線表面を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した
【０１２２】
（比較例３）
電解銅箔に対する表面処理が、比較例１の（工程ｄ）に記載された表面処理である以外は、実施例１３同様に行った。
【０１２３】
（比較例４）
電解銅箔に対する表面処理が、比較例２の（工程ｄ）に記載された表面処理である以外は、実施例１３同様に行った。
【０１２４】
以上実施例１〜１２及び比較例１〜２に記載の半導体パッケージに対し、以下の信頼性試験を行った。また、実施例１３〜２３及び比較例３〜４に記載の表面処理を施した電解銅箔と接着性試験用基板を用い、銅表面の平坦性評価試験及び接着性試験を行った。それらの結果を表１、２に示した。
【０１２５】
（半導体パッケージの信頼性試験）
各々の半導体パッケージを、吸湿処理を行った後、到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で流し、２２個のサンプルをリフローし、クラックの発生を調べ、発生した場合をＮＧとした。結果を表１に示した。また、同様に２２個のサンプルを厚さ０．８ｍｍのマザーボードに実装し、−５５℃、３０分〜１２５℃、３０分の条件で、温度サイクル試験を行い、試験後、ヒューレットパッカード社製マルチメータ３４５７Ａを用い、導通抵抗値を測定し、はんだボールの接続信頼性を調べた。初期抵抗値より１０％以上、抵抗値が変化した場合をＮＧとした。結果を表１に示した。
【０１２６】
(銅表面の平滑性評価試験)
実施例１３〜２３及び比較例３〜４に記載された表面処理を施した電解銅箔の試験片（５ｃｍ×８ｃｍ）を用い、その電解銅箔のシャイニー面(Ｓ面)側の平均表面粗さ（Ｒａ）を、触針式表面粗さ計サーフテストＳＶ−４００(株式会社ミツトヨ社製、商品名)を用いて、測定した。Ｒａが０．０１〜０．４μｍのものを○、Ｒａが０．０１〜０．４μｍの範囲外のものを×とした。結果を表２に示した。
【０１２７】
(接着性試験)
実施例１３〜２３及び比較例３〜４に記載された接着性試験用基板を用いて、接着性（密着性）試験を行った。接着性（密着性）の指標となるピール強度(Ｎ／ｍ)の測定には、レオメータＮＲＭ−３００２Ｄ−Ｈ(不動工業株式会社製、商品名)を用い、電解銅箔を基板に対して角度を９０度に常に維持し、基板と垂直方向に５０ｍｍ／ｍｉｎの速度で引き剥がした。ピール強度の値が３００Ｎ／ｍ以上の値を示した場合を○、３００Ｎ／ｍ未満の値を示した場合を×とした。結果を表２に示した。
【０１２８】
【表１】
2006080203.tif 000005
【０１２９】
【表２】
2006080203.tif 000006
【０１３０】
実施例１から２３に示したように、本発明の場合、銅箔と絶縁樹脂との接着強度（ピール強度）は、３００Ｎ／ｍ以上あり、また作製した半導体パッケージの信頼性も極めて良好であった。それに対し、比較例１から４では、接着強度（ピール強度）は、３００Ｎ／ｍ未満であり、また作製した半導体パッケージの信頼性も不十分であった。したがって本発明により、配線の表面にミクロンオーダーの凹凸（表面粗さ）を形成することなく層間絶縁層と配線の接着強度が確保でき、信頼性が良好でかつ高速電気信号を効率よく伝送可能な多層配線基板（マザーボード、半導体チップ搭載基板）と半導体パッケージが製造できる。
【図面の簡単な説明】
【０１３１】
【図１】本発明の一実施形態が適用される半導体チップ搭載基板の断面図。
【図２】（ａ）〜（ｇ）は本発明の半導体チップ搭載基板の製造方法の一実施形態を示す工程図。
【図３】本発明の一実施形態が適用されるフリップチップタイプ半導体パッケージの断面図。
【図４】本発明の一実施形態が適用されるワイヤボンドタイプ半導体パッケージの断面図。
【図５】本発明のファン−インタイプ半導体チップ搭載基板の平面図。
【図６】本発明のファン−アウトタイプ半導体チップ搭載基板の平面図。
【図７】本発明の半導体チップ搭載基板のフレーム形状を表す平面図。
【図８】本発明の一実施形態が適用される半導体チップ搭載基板の断面図。
【符号の説明】
【０１３２】
１１．位置決めマーク（位置合わせ用ガイド穴）
１３．半導体パッケージ領域
１４．ダイボンドフィルム接着領域（フリップチップタイプ）
１５．半導体チップ搭載領域（フリップチップタイプ）
１６．半導体チップ接続端子
１７．ダイボンドフィルム接着領域（ワイヤボンドタイプ）
１８．半導体チップ搭載領域（ワイヤボンドタイプ）
１９．外部接続端子
２０．展開配線
２１．ダミーパターン
２２．半導体チップ搭載基板
２３．ブロック
２４．補強パターン
２５．切断位置合わせマーク
１００    コア基板
１０１    第１の層間接続端子
１０２    第1の層間接続用ＩＶＨ（バイアホール）
１０３    第２の層間接続端子
１０４    層間絶縁層（ビルドアップ層）
１０５    第３の層間接続用ＩＶＨ（バイアホール）
１０６ａ  第１の配線
１０６ｂ  第２の配線
１０６ｃ  第３の配線
１０７    外部接続端子
１０８    第２の層間接続用ＩＶＨ（バイアホール）
１０９    絶縁被覆
１１１    半導体チップ
１１２    接続バンプ
１１３    アンダーフィル材
１１４    はんだボール
１１５    金ワイヤ
１１６    半導体用封止樹脂
１１７    ダイボンドフィルム
【図１】
2006080203.tif 000009
【図２】
2006080203.tif 000010
【図３】
2006080203.tif 000011
【図４】
2006080203.tif 000012
【図５】
2006080203.tif 000013
【図６】
2006080203.tif 000014
【図７】
2006080203.tif 000015
【図８】
2006080203.tif 000016