(57)【要約】【課題】  高解像度の入力画像をなるべく階調性の良い画像で表示する。ズームしない画像が１６ビット階調でも電子ズーム時には２４ビット階調表示する。【解決手段】  入力信号の１フレーム分のデータをフルに記憶するためのメモリ容量がない場合には，階調を落として記憶装置に一時蓄積して１６階調等でディザ処理を行なって表示出力する（現状処理）。  電子ズームで表示画像をズーミングして表示するときに，表示画像分の入力画像データ量がフル階調で一時蓄積可能なデータ量のエリア（ズームレベル）になったときには、ＡＤ変換後にメモリに蓄積するときの画像データにゲートをかけて画像データを必要エリアに制限して画像データをフル諧調でメモリに蓄積して処理し、フル階調で出力表示する。【選択図】図１
2006317609.tif 000002
【特許請求の範囲】
【請求項１】
デジタル入力画像データ、またはアナログ入力画像信号をＡ／Ｄ変換したデジタル入力画像データを画像メモリに保持した後、前記データを読み出して画像処理を施し画像表示を行なう画像表示装置において、
入力画像の表示エリアを可変する手段と、
前記入力画像データから表示エリアに必要な表示画像データを切り取るゲート手段と、
前記表示画像データの画素データ容量を算出する手段と、
を備え、該算出した画素データ容量と前記表示画像データの一時記憶に使用可能な画像メモリ容量とから、前記表示画像データを圧縮して画像メモリに取り込むか、圧縮せずに画像メモリに取り込むかを判断することを特徴とする画像信号処理装置。
【請求項２】
算出した画素データ容量と一時記憶に使用可能な画像メモリ容量とを比較し、使用可能な画像メモリ容量が大きければ、画像データ圧縮を行なわずに画像メモリに画像データを取り込むことを特徴とする請求項１に記載の画像信号処理装置。
【請求項３】
入力画像を可視画像として表示することを特徴とする請求項１または２に記載の画像信号処理装置。
【請求項４】
画像信号圧縮が階調圧縮であることを特徴とする請求項１〜３のいずれか１つに記載の画像信号処理装置。
【請求項５】
入力信号の表示エリア可変手段が、デジタルズーム処理であることを特徴とする請求項１〜４のいずれか１つに記載の画像信号処理装置。
【請求項６】
複数種のフォーマットのアナログ入力画像信号またはデジタル入力画像データを入力可能な画像信号処理装置であって、入力画像信号または入力画像データのフォーマットを判別する手段を備えることを特徴とする請求項１〜５のいずれか１つに記載の画像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像の拡大表示が可能な画像信号処理装置に関し、特に高精細画像の拡大表示時の画質改善を図った画像信号処理装置に関する。
【背景技術】
【０００２】
現在多くの画像表示装置は、取り込んだ画像を一旦画像メモリに取り込んでから画像信号に処理を施して表示している。このような表示装置には、画像信号の一部に注目し、そこのみを拡大表示して観察者が見やすいように表示を行なうデジタルズーム機能を備えているものがある。これは画像信号の解像度的には改善されないが、視覚的に大きく表示することにより見やすく表示するものである。
これは、特許第２５９９４３６号（特許文献１）で述べられているように１フィールド分を取り込んで、取り込んだタイミングと読み出すタイミングを操作するとともに、画像を拡大処理を行なって拡大表示するものである。
【０００３】
ところで、表示装置に入力される画像信号のフォーマットは、年々高画素化が進み、表示装置の限られた画像メモリの容量では、１フレーム分の画像データがメモリ容量を越えるような画像も表示しなければならなくなってきている。この場合には、画像信号の下位ビットを切り取り、この切り取ることによって落ちた階調性を視覚的に補うために（階調性を擬似的に高めるために）画像信号にディザ処理を行なってメモリに取り込みその後の処理を行なっている。現在の信号処理では、取り込み時に一画面をそのまま取り込みその後に拡大等の処理を非連動で行なっているために、拡大表示するときでも表示エリア外の部分も含めた画面全部をメモリに取り込んで処理を行なっているのは、上記特許文献１に記載されている通りである。
【特許文献１】特許第２５９９４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、拡大表示時の画質改善を図ることにある。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、本発明では、デジタル入力画像データ、またはアナログ入力画像信号をＡ／Ｄ変換したデジタル入力画像データを画像メモリに一時保持した後、前記データを読み出して画像処理を施し画像表示を行なう画像表示装置において、入力画像の表示エリアを可変する手段と、前記入力画像データから表示エリアに必要な表示画像データを切り取るゲート手段と、前記表示画像データの画素データ容量を算出する手段と、を備え、該算出した画素データ容量と前記表示画像データの一時記憶に使用可能な画像メモリ容量とから、前記表示画像データを圧縮して画像メモリに取り込むか、圧縮せずに画像メモリに取り込むかを判断することを特徴とする。
【発明の効果】
【０００６】
画素データ容量は、表示エリアの画素数と階調数との積である。この画素データ容量が、画像メモリ容量以下である必要がある。したがって、表示エリアが小さい程、つまり表示エリアの画素数が少ない程、階調数を多くすること、つまり画質を向上することが可能となる。
本発明によれば、表示エリアを制限した場合は、画像メモリ容量の許す限り、階調数を多くすることが可能となり、表示エリアを制限した場合、すなわち拡大表示時の画質改善を図ることができる。
【発明を実施するための最良の形態】
【０００７】
本発明の好ましい実施の形態では、拡大表示時に画像メモリに取り込む入力画像信号のエリアを制限し、全画面表示時に行なっていた階調の８ビットから６ビットへ変換とディザ処理を止め、表示エリアの階調を８ビットに保ったまま画像メモリに取り込み、処理表示を行なう。
詳しくは、本実施形態に係る投光型表示装置は、メモリに画像信号を取り込むときに、入力信号フォーマットと表示拡大倍率から、表示に必要な画像エリアの画像データを取り込むのに必要な画像メモリの容量を算出して、算出結果から表示に必要な画像メモリの容量が表示に必要な画像エリアの画像データの容量以上であればそのままメモリに取り込み、表示に必要な画像エリアの画像データの容量が多ければ、階調を落として画像メモリに取り込み、処理を行ない、画像表示を行なうようにしたことを特徴とする。
【実施例】
【０００８】
以下、本発明の実施例を添付の図面に基づいて詳細に説明する。
［第１の実施例］
図２は、一般的な投射型プロジェクタの画像信号の信号処理部の構成例を簡単に表した図である。同図において、画像信号の入力端子には、第１インターフェース（Ｉ／Ｆ１）１０１、第２インターフェース（Ｉ／Ｆ２）１０２とフォーマットの異なる信号の入力端子が複数個ある。これは、入力画像信号としてオンエア信号のビデオ信号（ＴＶ映像信号）やＳビデオ信号、ＤＶＤ等の再生信号であるコンポーネント信号、ＰＣのモニタに出力されるＶＧＡ信号等に対応するためである。また、ＰＣのモニタ信号のＶＧＡ信号にも解像度に応じてＳＶＧＡ，ＸＧＡ，ＳＸＧＡ，ＵＸＧＡ等が存在し、図１の投射型プロジェクタはそれに対応している。
【０００９】
入力された画像信号は、Ａ／Ｄ変換器１０３に入力され、デジタル信号に変換されるが、このとき用いるクロック信号は、コントローラ１１０から供給される。コントローラ１１０は、同期信号分離回路１０４で分離した同期信号の周期や同期信号幅を測定して、入力された信号のフォーマットを判別し、そのフォーマットに対応したクロック信号を生成して供給している。例えば、同期信号分離回路１０４で分離された垂直同期信号の周期（例えば１６．７ｍｓ／１４．３ｍｓ／１３．３ｍｓ）で、フレームレート（例えば６０／７０／７５）を判別し、１垂直同期信号期間に含まれる水平同期信号の本数（例えば５２５／８０６／１０６６）により垂直方向のライン数を判別し、水平同期信号のパルス幅（例えば３．８１３μｓ／１．８１３μｓ／１．０６７μｓ）で信号フォーマット（例えばＶＧＡ６０Ｈｚ／ＸＧＡ７０Ｈｚ／ＳＸＧＡ７５Ｈｚ）を判断し、クロック周波数（例えば２５．１７５ＭＨｚ／７５ＭＨｚ／１３５ＭＨｚ）を決定して、Ａ／Ｄ変換器１０３およびスキャンコンバータ１０５に出力している。
【００１０】
一方パネル側は、パネル１０８の画素数が決まっており、パネル１０８の応答時間に制限があるために予め定めたフレームレートで表示するのが一般的である。したがって、パネル用のクロック周波数は一定になっている。よって、スキャンコンバータ１０５で、信号のレート変換を行なう必要があり、スキャンコンバータ１０５により、入力信号のフレームレートでメモリ１０６に書込み、パネル１０８のフレームレートでメモリ１０６から読み出している。さらにメモリ１０６からの読出し画像データからパネルの画素数に応じた拡大縮小のための補間間引き処理を行なって画像データ数とパネル画素数を合わせており、通常のメモリ書込み時は、入力画像信号の画像データをフォーマットに応じた画素数の画像データエリアを１対１対応でメモリに書き込んでいる。
【００１１】
本発明は、図２の構成で言えば、スキャンコンバータ１０５のメモリ１０６に書き込むときの信号処理に関するものである。次に図１を用いて、本発明の実施例を説明する。
図１は、本発明の一実施例に係る投射型プロジェクタの構成を示す。図１において、１１１は画像信号が入力される入力端子、１１２は入力端子１１１に入力される画像信号の水平方向の同期を表す水平同期信号が入力される水平同期信号入力端子、１１３は入力端子１１１に入力される画像信号の垂直方向同期信号を表す垂直同期信号の入力端子、１０は入力端子１１１に入力されたアナログの画像信号をデジタル信号に変換するＡ／Ｄ変換器である。
【００１２】
１１はＡ／Ｄ変換器１０でデジタル信号に変換された画像データ信号の下位ビット（例えば２ビット）を切り取り該信号の下位ビット（例えば上記Ａ／Ｄ変換されたデータの３，４ビット目）のデータに決まったパターンのデータを加減算して画像データを生成するディザ回路、１２はＡＤ変換器の出力とディザ回路１１の出力とのどちらかを選択するスイッチ回路、１３はスイッチ回路１２で選択された画像データを一次記憶し後段の信号処理に出力するメモリ、１４はメモリ１３から出力された画像データを後述するパネルをドライブするために適したデータの配列に合うように画像信号の拡大縮小を行なう信号処理回路、１５はパネルをドライブするドライブ回路に画像データを出力するデータ出力端子である。
【００１３】
１６は入力端子１１２，１１３に入力された同期信号を分離出力する同期信号分離回路、１７は同期信号分離回路１６からの同期信号とＡＤ変換器１０からの画像信号（の有効エリア）から入力されている信号フォーマットを検出しその結果とそのフォーマットに応じたクロック信号を後段のコントローラ２１に出力するフォーマット検出回路、１８はメモリに書き込むデータのアドレスを生成する書込みアドレス生成回路である。１９はメモリ１３の読出しアドレスを生成する読出しアドレス生成回路、２０は書込みアドレス生成回路からのアドレスと読み出しアドレス生成回路からの読出しアドレスとのいずれか一方を選択してメモリのアドレスを指定するアドレス切替回路、２１はフォーマット検出回路からの同期信号とクロック信号を元にメモリアクセス、信号処理を行なうためのクロック信号を出力するコントローラである。
【００１４】
次に動作について説明する。
まず、画像信号が１１１端子に入力され、それに同期した水平同期信号が１１２端子に、垂直同期信号が１１３端子に入力されると、同期信号分離回路１６が入力された同期信号を分離し、フォーマット検出回路１７に入力される。それと同時に、現在設定されているクロック信号を用いてＡ／Ｄ変換器１０でデジタル信号に変換された画像信号もフォーマット検出回路１７に入力される。フォーマット検出回路は、入力された水平同期信号の周波数、垂直同期信号の周波数、同期信号のパルス幅を内部に保持しているデータベースと比較して入力信号フォーマットを判別し、そのフォーマット判別結果とフォーマットに応じたクロック信号をコントローラに出力する。
【００１５】
図３は、入力信号のフォーマットを判別するフローチャート、図４は、フォーマットを判別し、クロック周波数の設定や、ディザ処理を施すか否かを判別するために用いるデータベース（テーブル）である。
図１のプロジェクタにおけるフォーマット検出ルーチンを、図３を用いて説明する。まず、入力された水平同期信号の１周期の時間を測定し、その値が図４（Ａ）に示したテーブルにおけるＨ（ｎ）のどれに相当するか比較する。
つまりｎ＝０のときの、Ｈの値Ｈ（０）が測定した水平周期時間ＨＸより大きいか否かを判別して、大きい場合には、次のＨ（１）と比較する。さらに、次々とＨＸ以下になるまで比較を繰り返し、初めてＨＸ以下になったｎの値を求める。垂直同期信号に対しても同様に入力信号の同期信号の周期時間を測定し、その測定値を、Ｖ（ｍ）のｍ＝０から順にｍを大きくして比較してゆき、等しいか小さくなるところのｍを求める。上記で求めたｎ，ｍに対応するＦ（ｎ，ｍ）を図４（Ｂ）のデータベース（テーブル）から求める。この図４（Ｂ）から信号フォーマットを判別し、Ａ／Ｄ変換に用いるクロック周波数が決定される。
【００１６】
フォーマット検出／発振回路１７から出力されたクロック信号はコントローラ２１を経由してＡ／Ｄ変換器１０に送られ、正しいクロック信号でデジタル変換が行なわれることになる。同時にコントローラ２１は、判別された信号フォーマットからメモリ１３に画像データを一時記憶するのにメモリの容量が充分であるか否かを判別して、容量が充分であればＡ／Ｄ変換器１０の出力信号側に、不十分と判断された場合にはディザ処理回路１１側にスイッチ回路１２を切り替える。
【００１７】
つまり、図３において、Ｆ（ｎ，ｍ）が、メモリ容量のＰ以上か否かを判定し、Ｆ（ｎ，ｍ）がＰ以上であれば、スイッチ回路１２の接続選択を示す値Ｄを１にすることにより、スイッチ回路１２の接続をディザ処理回路側に接続する。一方、Ｆ（ｎ，ｍ）がＰより小さければ、Ｄ＝０としてスイッチ回路１２の接続をＡ／Ｄ変換器１０からの出力を選択するように切り替える。
スイッチ回路１２で選択された画像データは、メモリ１３において、アドレス切替回路１９を経由して入力される書込みアドレス生成回路１８からのアドレスに随時書き込まれ、アドレス切替回路１９を経由して入力される読み出しアドレス生成回路２０からのアドレスのデータが随時読み出され信号処理回路１４に送られる。
【００１８】
図６は、図１の投射型プロジェクタにおいて、ズーム時に、ディザ処理を行なうか否かを判別するフローチャートである。また、図５は、ズーム比と画素変動量の対応テーブル（データベース）である。
つぎに、拡大操作が行なわれたときの処理について図６に基づいて説明する。
表示倍率Ｖが入力されると、コントローラ２１は、まず検出されたフォーマットと、表示倍率から投射表示に必要な画像エリアの画素数を算出し、メモリ容量が上記画素数を記憶するのに充分か否かを判別して、その結果からディザ処理を行ないメモリに処理させて処理を行なうか、そのままのデータをメモリに記憶させて処理を行なうかの選択を行なう。
【００１９】
つまり、表示倍率Ｖまたは図５のデータベースのズーム比から画素数比Ｖを読み出し、Ｆ（ｎ，ｍ）と画素数比Ｖの積を求めてこの積とメモリ容量ＭＸとを比較し、比較結果からメモリ容量が間に合えば、そのままの８ビット階調で、信号処理を行なう。
さらに、コントローラ２１は、表示エリアに対応してＡ／Ｄ変換器１０に与えるサンプリングクロックのタイミングを制御し、Ａ／Ｄ変換する入力画像信号のエリアを決定する。
本実施例によれば、高精細画像を拡大表示したときに、ディザのかかった信号のまま拡大しディザパターンが目立ってしまうことのない、入力信号のフル階調で表示することが、メモリ容量を必要以上に保持することなく制限されたメモリ容量で可能となる。
【００２０】
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されないことはいうまでもなく、信号の階調や、フロー手順など、その要旨の範囲内で種々の変形および変更が可能である。
例えば、上述では、入力画像信号を８ビットとしたが、光源の高輝度化に伴い低輝度時の１ビットの輝度差が大きくなることから階調の段差が判別できるレベルになってきている。そこで、最近では、処理信号の階調を上げて階調の段差が判別できないレベルにするため、入力信号を１０ビットでデジタル信号変換を行なう方向に進んでいる。この場合、１０ビットから８ビットへの階調圧縮が行なわれるが、この場合についても、拡大表示時の処理も上記同様に行なうことができる。また、２４ビットから１６ビットへの階調圧縮することも可能である。さらに、表示倍率に応じて、２４ビットから２０ビットと１６ビットのように２段階以上の階調圧縮率を設定して、２４ビット、２０ビット、１６ビットのように３種類以上の階調で表示するようにしてもよい。
【００２１】
また、上述の実施例で説明したメモリでは画素ごとに読み出し書込みを行なったが、メモリの入力段出力段にラインメモリを備えてライン単位で書込み読出しを行なうことも可能である。また、上述の実施例では、入力画像信号のフォーマットを検出しているが、入力画像信号のフォーマットが１種類の場合、または複数種類であっても、フォーマットが類似している場合は、入力画像信号のフォーマット検出は省略することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施例に係る投射型プロジェクタの概略構成を示すブロック図である。
【図２】従来の投射型プロジェクタの概略構成を示すブロック図である。
【図３】図１のプロジェクタにおけるフォーマット検出のフローチャートである。
【図４】図１のプロジェクタにおけるフォーマット検出、クロック周波数設定のためのデータベースである。
【図５】図１のプロジェクタにおけるズーム比と画素変動量の対応テーブルである。
【図６】図１のプロジェクタにおけるズーム時に、ディザ処理を行なうか否かを判別するフローチャートである。
【符号の説明】
【００２３】
１１１：入力端子
１１２：水平同期信号入力端子
１１３：垂直同期信号の入力端子
１０：ＡＤ変換器
１１：ディザ回路
１２：ＳＷ回路
１３：メモリ
１４：信号処理
１５：データ出力端子
１６：同期信号分離回路
１７：フォーマット検出回路
１８：書込みアドレス生成回路
１９：読出しアドレス生成回路
２０：アドレス切替回路
２１：コントローラ
【図１】
2006317609.tif 000003
【図２】
2006317609.tif 000004
【図３】
2006317609.tif 000005
【図４】
2006317609.tif 000006
【図５】
2006317609.tif 000007
【図６】
2006317609.tif 000008