(57)【要約】【課題】  基板に回路パターンを精度よく形成することのできる回路形成システムを提供する。【解決手段】  ダイレクト露光装置が、予め作成した理論回路パターンの設計データに基づいて、基板上のレジストに直接に回路パターンを露光する（ステップＳ２）。その後、現像処理（ステップＳ３）およびエッチング処理（ステップＳ４）を施した後に、基板上に形成された実回路パターンの画像データを撮像装置で取得して所定のデータに変換し、回路パターンを所定の複数領域に分割する。この分割領域単位で、実回路パターンと理論回路パターンのパターン幅の偏差を求めて補正し、補正回路パターンを作成する（ステップＳ８）。【選択図】        図２
2006303229.tif 000002
【特許請求の範囲】
【請求項１】
回路パターンを基板に形成する回路形成システムであって、
予め作成した理論回路パターンの設計情報に基づいて、基板上に形成されたレジストに直接に回路パターンを露光するマスクレス露光手段と、
露光された前記回路パターンを現像する現像手段と、
現像された前記基板をエッチングして実回路パターンを得るエッチング手段と、
前記実回路パターンの画像を撮像する撮像手段と、
前記撮像手段により取得した実回路パターンの画像を分割し、前記実回路パターンのパターン幅と、前記理論回路パターンのパターン幅を分割画像単位で比較して偏差を求め、当該偏差を補正した補正回路パターンを作成し、当該補正回路パターンを前記マスクレス露光手段にフィードバックする補正回路パターン演算手段と、
を備えたことを特徴とする回路形成システム。
【請求項２】
請求項１に記載の回路形成システムにおいて、
回路パターンを基板に形成する過程で発生する基板の歪みや伸縮による基板の変化量に応じて、前記補正回路パターン演算手段により作成された補正回路パターンのスケール補正を行なうスケール補正手段を備える
ことを特徴とする回路形成システム。
【請求項３】
回路パターンを基板に形成する回路形成システムであって、
予め作成した理論回路パターンの設計情報に基づいて、基板上に形成されたレジストに直接に回路パターンを露光するマスクレス露光手段と、
露光された前記回路パターンを現像する現像手段と、
現像された前記基板をエッチングして実回路パターンを得るエッチング手段と、
前記実回路パターンの画像を撮像する撮像手段と、
前記撮像手段により取得した実回路パターンの画像を分割し、前記実回路パターンのパターン幅と、前記理論回路パターンのパターン幅を分割画像単位で比較して偏差を求め、当該偏差を補正した補正回路パターンを作成する補正回路パターン演算手段と、
前記補正回路パターン演算手段により作成された補正回路パターンに基づいて、露光処理用のマスクを作成するマスク作成手段と、
前記マスク作成手段により作成された補正回路パターンに基づくマスクを利用し、基板上に形成されたレジストに回路パターンを露光する露光手段と、
を備えたことを特徴とする回路形成システム。
【請求項４】
請求項３に記載の回路形成システムにおいて、
回路パターンを基板に形成する過程で発生する基板の歪みや伸縮による基板の変化量に応じて、前記補正回路パターン演算手段により作成された補正回路パターンのスケール補正を行なうスケール補正手段を備える
ことを特徴とする回路形成システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体、樹脂基板、およびフレキシブル基板などを含むプリント配線基板に回路パターンを形成する回路形成システムに関する。
【背景技術】
【０００２】
回路パターンの露光処理および現像処理を行った基板に対してエッチング処理を施した場合、エッチングのズレや、導体幅が太すぎたり（線太り）、細すぎたりして（線細り）パターン幅にバラツキが生じる。この線太りや線細りを抑制するために、従来の回路形成システムでは、ＣＡＤ（Computer Aided Design）により予め作成した回路パターンのパターン幅に基づいて、回路パターンの導体幅を計測し、その結果に応じてエッチング処理工程における、ラインスピード、エッチング液濃度、エッチング液のスプレー圧などの条件を制御している（例えば、特許文献１参照）。
【特許文献１】特開２００４−２０７６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のプリント配線板製造装置は、リアルタイムに回路パターンを計測しながら導体幅を調節するので製品の良否判定を逐次にするのに有用である。しかしながら、近年、高密度実装技術の要求にともない、回路パターンのパターン幅がより微細になる傾向にある。したがって、従来システムのように、回路パターンの導体幅を個々に計測しながらエッチング条件を制御するのは困難な状況にある。エッチング条件を満たした制御ができなくなると、特に、パターンの密集する箇所やパターン同士のピッチが狭いような箇所ではショートしたり、結線の位置がズレて断線したりするといった問題がある。
【０００４】
この発明は、このような事情に鑑みてなされたものであって、微細な回路パターンを精度よく加工することのできる配線基板の回路成形システムを提供することを主たる目的とする。
【課題を解決するための手段】
【０００５】
この発明は、上記目的を達成するために次のような構成をとる。
【０００６】
第１の発明は、回路パターンを基板に形成する回路形成システムであって、
予め作成した理論回路パターンの設計情報に基づいて、基板上に形成されたレジストに直接に回路パターンを露光するマスクレス露光手段と、
露光された前記回路パターンを現像する現像手段と、
現像された前記基板をエッチングして実回路パターンを得るエッチング手段と、
前記実回路パターンの画像を撮像する撮像手段と、
前記撮像手段により取得した実回路パターンの画像を分割し、前記実回路パターンのパターン幅と、前記理論回路パターンのパターン幅を分割画像単位で比較して偏差を求め、当該偏差を補正した補正回路パターンを作成し、当該補正回路パターンを前記マスクレス露光手段にフィードバックする補正回路パターン演算手段と、
を備えたことを特徴とする。
【０００７】
（作用・効果）  第１の発明によると、マスクレス露光手段は、予め作成した理論回路パターンの設計情報に基づいて、基板上に形成されたレジストに直接に回路パターンを露光する。現像手段は、露光された回路パターンを現像する。エッチング手段は、現像された前記基板をエッチングして実回路パターンを得る。撮像手段は、エッチングされた基板の回路パターンの画像を撮像する。補正回路パターン演算手段は、撮像手段により取得した実回路パターンの画像を分割し、実回路パターンのパターン幅と、理論回路パターンのパターン幅を分割画像単位で比較して偏差を求め、当該偏差を補正した補正回路パターンを作成し、当該補正回路パターンをマスクレス露光手段にフィードバックする。
【０００８】
すなわち、この構成によれば、基板上の領域を分割して分割領域ごとのパターン幅の偏差に応じて、理論回路パターンを細かく補正した補正回路パターンが得られる。この補正回路パターンを露光手段にフィードバックさせて新たな露光処理に利用し、その後に現像処理およびエッチング処理を行なうことにより、一般に装置内のどの場所で処理されたかに起因して現像、エッチングにおいて発生する先に形成した回路パターンのパターン幅のバラツキは解消される。したがって、回路パターンが密集している箇所に応じては、パターン同士がショートすることない適正なピッチを有するとともに、パターン同士の結線の断線を回避することができ、高精度の回路パターン成形が可能となる。
【０００９】
第２の発明は、第１の発明において、回路パターンを基板に形成する過程で発生する基板の歪みや伸縮による基板の変化量に応じて、前記補正回路パターン演算手段により作成された補正回路パターンのスケール補正を行なうスケール補正手段を備えることを特徴とする。
【００１０】
（作用・効果）  第２の発明によると、回路パターンを基板に形成する過程で発生する基板の歪みや伸縮による基板の変化量を考慮した補正回路パターンを得ることができるので、より高精度な回路パターン形成が可能となる。なお、補正回路パターンを得ることは、スルーホール加工された穴に合せて回路パターンを形成するような場合には不可欠となる。
【００１１】
第３の発明は、回路パターンを基板に形成する回路形成システムであって、
予め作成した理論回路パターンの設計情報に基づいて、基板上に形成されたレジストに直接に回路パターンを露光するマスクレス露光手段と、
露光された前記回路パターンを現像する現像手段と、
現像された前記基板をエッチングして実回路パターンを得るエッチング手段と、
前記実回路パターンの画像を撮像する撮像手段と、
前記撮像手段により取得した実回路パターンの画像を分割し、前記実回路パターンのパターン幅と、前記理論回路パターンのパターン幅を分割画像単位で比較して偏差を求め、当該偏差を補正した補正回路パターンを作成する補正回路パターン演算手段と、
前記補正回路パターン演算手段により作成された補正回路パターンに基づいて、露光処理用のマスクを作成するマスク作成手段と、
前記マスク作成手段により作成された補正回路パターンに基づくマスクを利用し、基板上に形成されたレジストに回路パターンを露光する露光手段と、
を備えたことを特徴とする。
【００１２】
（作用・効果）  第３の発明によると、マスクレス露光手段は、予め作成した理論回路パターンの設計情報に基づいて、基板上に形成されたレジストに直接に回路パターンを露光する。現像手段は、露光された回路パターンを現像する。エッチング手段は、現像された前記基板をエッチングして実回路パターンを得る。撮像手段は、エッチングされた基板の実回路パターンの画像を撮像する。補正回路パターン演算手段は、撮像手段により取得した回路パターンの画像を分割し、実回路パターンのパターン幅と、理論回路パターンのパターン幅を分割画像単位で比較して偏差を求め、当該偏差を補正した補正回路パターンを作成する。なお、偏差の補正は、例えば、隣合う分割画像間を滑らかに連続させるように行なう。マスク作成手段は、補正回路パターン演算手段により作成された補正回路パターンに基づいて、露光用のマスクを作成する。露光手段は、マスク作成手段により作成された補正回路パターンに基づくマスクを利用し、基板上に形成されたレジストに回路パターンを露光する。
【００１３】
すなわち、この構成によれば、基板上の領域を分割して分割領域ごとの実回路パターンと理論回路パターンの両パターン幅の偏差に応じて、理論回路パターンを細かく補正した補正回路パターンが得られる。この補正回路パターンに基づいて露光処理用のマスクが作成される。したがって、補正後の理論回路パターンに基づいて作成されるマスクを利用して、新たな露光処理を行なうことにより、先に形成した回路パターンにおいて主に現像・エッチングによって引起されるパターン幅のバラツキによって発生するパターン同士のショートや、結線箇所の断線を回避した高精度の回路パターンを基板に形成することができる。
【００１４】
また、マスクレス露光手段からマスクを利用した露光手段に切り替えることにより、高精度な回路パターンを有する基板の生産効率の向上を図ることができる。
【００１５】
第４の発明は、第３の発明において、回路パターンを基板に形成する過程で発生する基板の歪みや伸縮による基板の変化量に応じて、前記補正回路パターン演算手段により作成された補正回路パターンのスケール補正を行なうスケール補正手段を備えることを特徴とする。
【００１６】
（作用・効果）  第４の発明によると、回路パターンを基板に形成する過程で発生する基板の歪みや伸縮による基板の変化量を考慮した補正回路パターンを得ることができ、この補正回路パターンを利用してマスクを作成することにより、より高精度の回路パターンを効率よく形成することができる。したがって、両面基板など別の層の回路間を接続するスルーホールなどの既に加工された回路パターンと高精度に位置決めされた回路パターンを基板上に形成することができる。
【発明の効果】
【００１７】
この発明に係る回路形成システムによれば、微細な回路パターンを精度よく基板に形成することができる。
【実施例１】
【００１８】
以下、図面を参照して本発明の配線基板の回路刑形成システムを説明する。
【００１９】
図１は、本実施例に係る回路形成システムの構成を示すブロック図である。
【００２０】
本実施例の回路形成システム１Ａは、配線基板（以下、単に「基板」という）に形成する回路パターンをＣＡＤによって設計するコンピュータ２と、コンピュータ２からの設計情報に基づいて、レジストの塗工された基板に回路パターンを露光する第１露光装置３と、露光処理後の基板に現像処理を行なう現像装置４と、現像処理後の基板にエッチング処理を行なうエッチング装置５と、エッチング処理後の回路パターンを検査する検査装置６と、これら各装置２〜６を総括的に制御する主制御装置７とを含む構成となっている。以下、各装置の構成について具体的に説明する。
【００２１】
コンピュータ２は、単位配線基板分の回路パターンをＣＡＤにより設計し、設計データを回路設計において標準的なＧｅｒｂｅｒフォーマットにして、後述する主制御装置７に送信する。なお、回路パターンは、導体となる部分と、導体間および基板上のそれ以外の領域を含むものである。なお、設計データは、Ｇｅｒｂｅｒフォーマットに限定されるおんではなく、ＣＡＤに利用される種々のフォーマットのものが利用できる。
【００２２】
第１露光装置３は、マスクを利用せずに基板面上のレジスト層に回路パターンを直接に形成するマスクレス露光装置であり、基板面上に塗工された感光性樹脂からなるレジスト層に紫外線を照射して化学作用による重合あるいは分解し、回路パターンの設計データの基づく潜像を形成する。マスクレス露光装置としては、例えば、レーザースキャン方式やＤＭＤ方式（Digital Micro Mirror Device）、液晶方式などを利用することができる。なお、第１露光装置３は、本発明のマスクレス露光手段に相当する。
【００２３】
現像装置４は、露光後の感光樹脂に現像液を吹きつけて、（ポジレジストの場合）光の当った不要部分または（ネガレジストの場合）光の当っていない不要部分を除去し、現像液の洗浄処理および乾燥処理を基板に施してレジストパターンを形成する。現像方法としては、例えば、形成する回路パターン形状にレジストを残し、エッチングするサブトラクティブ法や、形成する回路パターン形状に、導体層を露出させてメッキするセミアディティブ法などが利用される。なお、現像装置４は、本発明の現像手段に相当する。
【００２４】
エッチング装置５は、現像処理後の基板をエッチング処理する。レジストパターンから露出する導体層をエッチングにより除去し、次いで、レジストパターンを除去して回路パターンを形成する。なお、エッチング装置５は、本発明のエッチング手段に相当する。
【００２５】
検査装置６は、ＣＣＤカメラから成る撮像装置８と、補正回路装演算部９とを含む構成となっている。なお、各構成装置については、本実施例システム１の一連の処理説明にて具体的に説明する。なお、撮像装置８については、ＣＭＯＳカメラなどＣＣＤカメラ以外のものを用いることもできる。
【００２６】
次に、上記実施例システムの一連の処理を図１に示すブロック図および図２に示すフローチャートに基づいて説明する。
【００２７】
コンピュータ２により基板に応じた回路パターンを設計し、設計データを主制御装置７に送信する（ステップＳ１）。
【００２８】
主制御装置７に含まれる露光制御装置１０は、設計データに基づいて第１露光装置３を制御する。第１露光装置３は、ドライフィルムレジスト（ＤＦＲ）が面上にラミネートされた状態で搬送されてくる基板に、紫外線を照射して直接に回路パターンを露光する（ステップＳ２）。  なお、ドライフィルムレジストがラミネートされた基板に代えて、液体レジストが塗工された基板を用いても良い。
【００２９】
露光処理後の基板は現像装置４に搬送される。現像装置４は、現像液をレジストに塗布して不要部分を除去し、現像液の洗浄処理および乾燥処理を施して、回路パターンをレジストに現像する（ステップＳ３）。
【００３０】
現像処理後の基板は、エッチング装置５に搬送される。エッチング装置５は、目的の回路パターンを得るためにレジストによってマスクされた基板にエッチング処理を施し、基板面上に回路パターンを形成する（ステップＳ４）。
【００３１】
エッチング処理された基板は、、レジストを剥離された後、検査装置６に搬送される。検査装置６は、搬送されてきた基板の位置合わせを行ない、基板上部に配備した撮像装置８で基板面を撮像し、基板面の画像データを取得する（ステップＳ５）。なお、撮像装置６は、本発明の撮像手段に相当する。
【００３２】
取得された画像データは、補正回路演算部９に送信される。補正回路演算部９は、図３（ａ）に示す画像データを、例えば２値化処理を施し、図３に示すように、基板面を所定の複数領域Ａ〜Ｆに分割する。そして、初期設計で作成した回路パターン（以下、「理論回路パターン」という）のパターン幅と実回路パターンのパターン幅を分割領域単位で比較し、分割領域ごとに偏差を求める（ステップＳ６）。
【００３３】
分割領域ごとのパターン幅の比較によって求まる偏差の平均値（以下、「平均偏差」という）を算出し、当該分割領域ごとの平均偏差と、予め決めた基準値との比較を分割領域ごとに行なう（ステップＳ７）。比較の結果、平均偏差が基準値よりも大きい場合は、実回路パターンのパターン幅のバラツキが大きく、線太りや線細りの発生と判定される。平均偏差が基準値より小さい場合は、その分割領域の回路パターンに線太りや線細りが発生していないと判定する。
【００３４】
線太りや線細りと判定された分割領域については、例えば、実回路パターンのパターン幅の平均値を算出し、当該平均値を当該分割領域に含まれる回路パターンのパターン幅として設定し、理論回路パターンの設計情報を分割領域ごとに理論回路パターンと実回路パターンのパターン幅の偏差で補正処理を行なう。つまり、補正回路パターンを作成する（ステップＳ８）。なお、分割領域ことの補正は滑らかにつながるように補正する。この補正回路パターンは、初期設計の回路パターンの設計データと同じＧｅｒｂｅｒフォーマットに変換して主制御装置７にフィードバックされる。なお、補正回路パターンの設計データが主制御装置７にフィードバックされるまでは、次の処理対象の基板は、第１露光装置３に搬送されて露光処理前の待機状態にある。なお、補正回路演算部９は、本発明の補正回路パターン演算手段に相当する。
【００３５】
主制御装置７の露光制御部１０は、フィードバックされた補正回路パターンの設計データに基づいて、第１露光装置３を制御し、新たな回路パターンを待機状態ある基板のレジストの直接に露光し、ステップＳ２からステップＳ７の処理を行なう。そして、ステップＳ７において、基板面の分割領域ごとの実回路パターンのパターン幅が、基準値以内に収まっていると、ステップＳ２〜ステップＳ８の処理を終了して量産を開始する（ステップＳ１０）。以上で一連の処理が終了する。
【００３６】
以上のように、エッチング処理後の回路パターンの画像データから求めた実回路パターンを、所定の複数領域に分割し、当該分割領域単位で初期設計の理論回路パターンのパターン幅との偏差を求め、分割領域ごとにパターンを補正し、補正回路パターンを求めることにより、回路パターン本数である母数の小さい状態で補正を行なうことができる。したがって、微細な回路パターンを形成する場合に有効に機能し、高精度な回路パターンを形成することができる。
【実施例２】
【００３７】
本実施例は、実施例１の回路形成システム１Ａにマスク作成装置と第２露光装置を加えた以外の構成装置については実施例１と同じであるので、同じ装置構成については同一符号を付すに留め、異なる装置構成について具体的に説明する。
【００３８】
図４は、本実施例に係る回路形成システムの構成を示すブロック図である。
【００３９】
本実施例の回路形成システム１Ｂのマスク作成装置１１は、補正回路演算部９によって作成された補正回路パターンに基づいて露光用のマスクを作成する。
【００４０】
第２露光装置１２は、例えば、密着露光装置、プロキシミティ露光装置、および反射投影露光であり、マスク作成装置１１で作成されたマスクが組み込まれ、当該マスクを利用して、基板上に形成されたレジストを露光する。なお、第２露光装置１２は、本発明の露光手段に相当する。
【００４１】
本実施例システムの一連の処理を図４に示すブロック図および図５に示すフローチャートに基づいて説明する。なお、本実施例の処理ステップＳ１１からステップＳ１８は、実施例１の処理を示す図２のフローチャートのステップＳ１からステップＳ８までの処と同じであるので説明を省略し、異なる処理であるステップＳ１２およびステップＳ１３について説明する。
【００４２】
ステップＳ１７において、分割領域ごとのパターン幅の平均偏差の全てが基準値より小さい場合は、現時点の補正回路パターンが線太りや線細りの発生しない最適な回路パターンである判定される。
【００４３】
この補正回路パターンの設計データは、マスク作成装置１１に送信される。マスク作成装置１１は、この設計データに基づいてマスクを作成する（ステップＳ１９）。作成されたマスクは、第２露光装置１３に組み込まれる。そして、以後、ドライフィルムレジストのラミネートされた基板は、第２露光装置１１に搬送されて量産が開始される（ステップＳ２０）。以上で、一連の処理が終了する。
【００４４】
上述のように、エッチング処理後に発生する回路パターンのパターン幅のバラツキを解消した補正回路パターンを新たに設計し、当該設計データに基づいて作成したマスクを利用して回路パターンを生成することにより、微細な配線パターンであっても、高精度に形成することができる。また、マスク作成後は、マスクレス露光装置である第１露光装置３からマスクを利用した第２露光装置に切り換ることにより、生産効率の向上を図ることができる。
【００４５】
なお、本発明は以下のような形態で実施することも可能である。
【００４６】
（１）上記実施例１では、エッチング処理を繰り返して行ない、理論回路パターンと補正回路パターンとの偏差が解消した時点で量産を開始し、図２に示すフローチャートのステップＳ２の露光処理からステップＳ８までの補正回路パターン作成の処理を終了していたが、量産を開始しても、実回路パターンのパターン幅の平均偏差が基準値以内に収まっているか否かをモニタリングし、モニタリングの結果、基準値を超えた場合は、同処理を繰り返してもよい。
【００４７】
（２）上記各実施例では、エッチング処理後の実回路パターンと理論回路パターンの偏差を利用して補正回路パターン作成していたが、各装置で基板に処理を施したときに発生する基板に歪みや伸縮のスケール補正を行なうスケール補正演算部を加えてもよい。例えば、図６に示すスケール補正演算部１３は、エッチング処理後の基板の変化量に基づく回路パターンの変化と、理論回路パターンとを比較して実回路パターンを補正する。なお、この補正値は、基板全体の変化量から求めたものであってもよいし、基板面の分割領域ごとに求めた補正値であってもよい。この構成によれば、より高精度に微細な回路パターンを形成することができる。なお、スケール補正演算部１３は、本発明のスケール補正演算手段に相当する。
【００４８】
なお、スケール補正演算部１３を補正回路演算部９の前段に配置し、スケール補正後に、補正回路演算部９により、線太り、線細りの補正を行っても良い。
【００４９】
（３）上記実施利１では、主制御装置７に露光制御部１０が含まれているが、露光制御部１０が分離独立していてもよい。また、検査装置６に含まれる補正回路演算部９も検査装置とは別の装置であっても良い。
【図面の簡単な説明】
【００５０】
【図１】実施例１に係る回路形成システムの全体構成を示すブロックである。
【図２】実施例１に係る回路形成システムの処理を示すフローチャートである。
【図３】検査処理時の基板状態を示す図である。
【図４】実施例２に係る回路形成システムの全体構成を示すブロックである。
【図５】実施例２に係る回路形成システムの処理を示すフローチャートである。
【図６】変形例システムの全体構成を示すブロック図である。
【符号の説明】
【００５１】
２  …  コンピュータ
３  …  露光装置
４  …  現像装置
５  …  エッチング装置
６  …  検査装置
７  …  主制御装置
８  …  撮像装置
９  …  補正回路演算部
１０  …  露光制御装置
【図１】
2006303229.tif 000003
【図２】
2006303229.tif 000004
【図３】
2006303229.tif 000005
【図４】
2006303229.tif 000006
【図５】
2006303229.tif 000007
【図６】
2006303229.tif 000008