(57)【要約】【課題】  ＡｌＧａＮ系化合物層を含む複数の半導体層を厚くさせてもクラックの発生が低減される、化合物半導体デバイス、及び化合物半導体デバイスの製造方法を提供する。【解決手段】  化合物半導体デバイス１０は、サファイア基板１１と、サファイア基板１１上に成長させたＧａＮバッファー層１２と、ＧａＮバッファー層１２上に成長させ、凹凸表面１３Ｓを有するＧａＮ層１３と、ＧａＮ層１３の凹凸表面１３Ｓ上に成長させたＡｌＮ中間層１４と、ＡｌＮ中間層１４の凹凸表面１４Ｓ上に成長させたＡｌＸ１ＧａＹ１Ｎ系化合物層１５と、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５上に成長させ、Ｘ１＞Ｘ２なる関係式を満たすＡｌＸ２ＧａＹ２Ｎ系化合物層１６と、を備える。【選択図】  図３
2006080497.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ層と、
前記ＧａＮ層上に成長させたＡｌＮ中間層と、
前記ＡｌＮ中間層上に成長させたＡｌＸ１ＧａＹ１Ｎ系化合物層と、
前記ＡｌＸ１ＧａＹ１Ｎ系化合物層上に成長させ、Ｘ１＞Ｘ２なる関係式を満たすＡｌＸ２ＧａＹ２Ｎ系化合物層と、
を備える、化合物半導体デバイス。
【請求項２】
サファイア基板と、
前記サファイア基板上に成長され、前記ＧａＮ層がその上に成長したＧａＮバッファー層と、
を更に備える、請求項１に記載の化合物半導体デバイス。
【請求項３】
前記ＧａＮ層はＧａＮ基板である、請求項１に記載の化合物半導体デバイス。
【請求項４】
前記ＧａＮ層は、凹凸表面を有し、
前記ＡｌＮ中間層は、前記ＧａＮ層の前記凹凸表面上に成長し、
前記ＡｌＸ１ＧａＹ１Ｎ系化合物層は、前記ＡｌＮ中間層の凹凸表面上に成長した、
ことを特徴とする、請求項１に記載の化合物半導体デバイス。
【請求項５】
前記ＧａＮ層の前記凹凸表面の凹凸は、ストライプ状に交互に配置されていることを特徴とする、請求項４に記載の化合物半導体デバイス。
【請求項６】
前記ＡｌＸ１ＧａＹ１Ｎ系化合物層は、ＡｌＸ１ＧａＹ１Ｎからなり、
前記ＡｌＸ２ＧａＹ２Ｎ系化合物層は、Ｘ１＞Ｘ２なる関係式を満たすＡｌＸ２ＧａＹ２Ｎからなる、
ことを特徴とする、請求項１〜５の何れかに記載の化合物半導体デバイス。
【請求項７】
ＧａＮ層を、凹凸表面を有するように加工する凹凸加工工程と、
当該加工したＧａＮ層の前記凹凸表面上にＡｌＮ中間層を成長させる中間層成長工程と、
前記ＡｌＮ中間層の凹凸表面上にＡｌＸ１ＧａＹ１Ｎ系化合物層を成長させて、前記ＡｌＸ１ＧａＹ１Ｎ系化合物層上にＸ１＞Ｘ２なる関係式を満たすＡｌＸ２ＧａＹ２Ｎ系化合物層を成長させる化合物層成長工程と、
を含むことを特徴とする化合物半導体デバイスの製造方法。
【請求項８】
サファイア基板上にＧａＮバッファー層を成長させ、前記ＧａＮバッファー層上に前記ＧａＮバッファー層より厚い前記ＧａＮ層を成長させるＧａＮ層成長工程を更に備えることを特徴とする請求項７に記載の化合物半導体デバイスの製造方法。
【請求項９】
ＧａＮ基板を前記ＧａＮ層とするＧａＮ基板準備工程を更に備えることを特徴とする請求項７に記載の化合物半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サファイア基板上に成長させた複数の層を備える化合物半導体デバイス、及び化合物半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
紫外半導体レーザ素子用の結晶材料として、ＡｌＧａＮ系化合物の材料が知られている。この材料の基板としては通常、単結晶サファイア基板を用いる。例えば、この基板とｎコンタクト層との間に、ＡｌＸＧａＹＩｎ１−Ｘ−ＹＮからなり、組成を段階的に変化させた複数の半導体層を積層して半導体層を構成する方法が報告されている（特許文献１）。
【０００３】
また、図１に示すように、この基板１１上にバッファー層１２を介してＧａＮ層１３を成長させ、その上にＡｌＸ２ＧａＹ２Ｎ系化合物層１６を成長させる方法がある。これにより、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６は、Ｘ線ロッキングカーブ半値幅（ＸＲＣ  ＦＷＨＭ）が改善されるが、ＧａＮ層１３との格子不整合に起因する引張歪によりクラックが発生する問題がある。
【０００４】
これらの問題を解決する方法として、クラックフリーで良好な結晶品質を有するＡｌＸ２ＧａＹ２Ｎ系化合物層１６を成長させる方法が報告されている（非特許文献１〜６）。これは、図２に示すように、サファイア基板１１上にバッファー層１２を介してＧａＮ層１３を成長させ、その上にＡｌＮ中間層１４を成長させ、さらにその上にＡｌＸ２ＧａＹ２Ｎ系化合物層１６を成長させる方法である。これによりＡｌＸ２ＧａＹ２Ｎ系化合物層１６はクラックフリーとなり、さらにその上に複数の半導体層を成長させることが可能である。
【０００５】
なお、図２に示す構造では、転位密度の低減のために、サファイア基板１１上のＧａＮ層１３を周期的なストライプ状にエッチングした後、ＡｌＮ中間層１４を成長させ、さらにその上にＡｌＸ２ＧａＹ２Ｎ系化合物層１６を埋め込み成長させており、これにより転位密度の低減が実現できることが報告されている（特許文献２参照）。
【特許文献１】特開２００１−２３０４４７号公報
【特許文献２】特開２００２−１６００９号公報
【非特許文献１】M. Iwaya et al, 5th International Conference onNitride Semiconductor (ICNS-5), Technical Digest, Tu-P2.080
【非特許文献２】H. Amano et al., "IMPROVEMENT OF CRYSTALLINEQUALITY OF GROUP III NITRIDES ON SAPPHIRE USING LOW TEMPERATUREINTERLAYERS", MRS Internet J. Nitride Semicond. Res. 4S1, G10.1(1999).
【非特許文献３】M. Iwaya et al., "HIGH-QUALITYAlxGa1-xN USING LOW TEMPERATURE-INTERLAYER AND ITS APPLICATION TO UVDETECTOR", MRS Internet J. Nitride Semicond. Res. 5S1, W1.10(2000).
【非特許文献４】M. Iwaya et al., "High-EfficiencyGaN/AlxGaN1-xN Multi-Quantum Well Light Emitter Grown on Low-DislocationDensity AlxGa1-xN", IPAP Conf. Series, 1(2000)833.
【非特許文献５】J. Han et al., "Control andelimination of cracking of AlGaNusinglow-temperature AlGaN interlayers", Appl. Phys. Lett. 78(2001)67.
【非特許文献６】M. Iwaya et al., "Suppression ofphase separation of AlGaN during lateral growth and fabrication ofhigh-efficiency UV-LED on optimized AlGaN", J. Cryst. Growth237-239(2002)951.
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のＡｌＮ中間層の技術を用いて紫外半導体レーザ素子用の結晶成長を行ったところ、ＡｌＧａＮ系化合物層を含む複数の半導体層において高密度のクラックが発生した。このようにＡｌＮ中間層の技術は必ずしも有効ではなく、ＡｌＧａＮ系化合物層を含む複数の半導体層の膜厚の増加により引張歪が蓄積された結果、ある膜厚すなわち臨界膜厚より厚くなるとクラックが発生するという問題がある。
【０００７】
本発明は、このような問題点に鑑みてなされたものであり、ＡｌＧａＮ系化合物層を含む複数の半導体層を厚くさせてもクラックの発生が低減される、化合物半導体デバイス、及び化合物半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の課題を解決するため、本発明の化合物半導体デバイスは、ＧａＮ層と、ＧａＮ層上に成長させたＡｌＮ中間層と、ＡｌＮ中間層上に成長させたＡｌＸ１ＧａＹ１Ｎ系化合物層と、ＡｌＸ１ＧａＹ１Ｎ系化合物層上に成長させ、Ｘ１＞Ｘ２なる関係式を満たすＡｌＸ２ＧａＹ２Ｎ系化合物層とを備えることを特徴とする。
【０００９】
なお、本発明の化合物半導体デバイスは、サファイア基板と、サファイア基板上に成長され、ＧａＮ層がその上に成長したＧａＮバッファー層とを更に備えることもできる。ＧａＮバッファ層はサファイア基板とＧａＮ層との間の格子不整合を緩和し、サファイア基板上に形成されるＧａＮ層の結晶性を向上させることができる。
【００１０】
なお、本発明の化合物半導体デバイスは、ＧａＮ層はＧａＮ基板とすることもできる。ＧａＮ層をＧａＮ基板とする場合、サファイア基板が不要となるため、格子不整合が生じず、各層の結晶性の劣化を抑制することができる。
【００１１】
ここで、ＡｌＮ中間層とＡｌＸ２ＧａＹ２Ｎ系化合物層との間に、ＡｌＸ１ＧａＹ１Ｎ系化合物層を成長させている。ＡｌＸ２ＧａＹ２Ｎ系化合物層には、層の膜厚が増加するとともに引張歪が蓄積される。ここでは、Ｘ１＞Ｘ２であるため、ＡｌＸ１ＧａＹ１Ｎ系化合物層よりも格子定数が大きいＡｌＸ２ＧａＹ２Ｎ系化合物層は、圧縮歪を受ける。これにより、クラックの発生原因となる引張歪が、圧縮歪により相殺される。この構成によれば、化合物半導体デバイスのＡｌＸ２ＧａＹ２Ｎ系化合物層の表面上のクラックの発生が低減される。さらに、この層の上に成長させる複数の半導体層を厚くさせてもクラックの発生が低減される。
【００１２】
なお、Ｙ１及びＹ２は０以上１以下であり、ＡｌＸ１ＧａＹ１Ｎ系化合物層及びＡｌＸ２ＧａＹ２Ｎ系化合物層が３元混晶の場合は、Ｙ１及びＹ２はそれぞれ１−Ｘ１及び１−Ｘ２である。また、ＡｌＸ１ＧａＹ１Ｎ系化合物層及びＡｌＸ２ＧａＹ２Ｎ系化合物層が４元混晶の場合は、Ｙ１及びＹ２は、それぞれＸ１との和及びＸ２との和が１より小さくなる。
【００１３】
また、ＧａＮ層は凹凸表面を有し、ＡｌＮ中間層はＧａＮ層の凹凸表面上に成長し、ＡｌＸ１ＧａＹ１Ｎ系化合物層はＡｌＮ中間層の凹凸表面上に成長した構造も好ましい。これは、凹部では、横方向への埋め込み成長が起こり、横方向成長の過程で転位等の欠陥が横方向に曲げられる。この結果、ＡｌＸ２ＧａＹ２Ｎ系化合物層の領域の欠陥密度を低減できる。
【００１４】
また、ＧａＮ層の凹凸表面の凹凸は、ストライプ状に交互に配置されていることも好ましい。これにより、欠陥が残存する領域と欠陥が低減された領域とが交互に配置され、欠陥密度がさらに低減される。
【００１５】
また、ＡｌＸ１ＧａＹ１Ｎ系化合物層はＡｌＸ１ＧａＹ１Ｎからなり、ＡｌＸ２ＧａＹ２Ｎ系化合物層はＸ１＞Ｘ２なる関係式を満たすＡｌＸ２ＧａＹ２Ｎからなることも好ましい。これにより、ＡｌＸ１ＧａＹ１Ｎ系化合物層とＡｌＸ２ＧａＹ２Ｎ系化合物層とは、それぞれＡｌＸ１ＧａＹ１ＮとＡｌＸ２ＧａＹ２Ｎとからなる場合でも、ＡｌＧａＮ系化合物層を含む複数の半導体層を厚くさせてもクラックの発生が低減されることが可能となる。
【００１６】
また、本発明の化合物半導体デバイスの製造方法は、（１）ＧａＮ層を、凹凸表面を有するように加工する凹凸加工工程と、（２）当該加工したＧａＮ層の凹凸表面上にＡｌＮ中間層を成長させる中間層成長工程と、（３）ＡｌＮ中間層の凹凸表面上にＡｌＸ１ＧａＹ１Ｎ系化合物層を成長させて、ＡｌＸ１ＧａＹ１Ｎ系化合物層上にＸ１＞Ｘ２なる関係式を満たすＡｌＸ２ＧａＹ２Ｎ系化合物層を成長させる化合物層成長工程とを含むことを特徴とする。
【００１７】
これにより、デバイス表面上のクラックの発生が低減され、ＡｌＧａＮ系化合物層を含む複数の半導体層を厚くさせてもクラックの発生が低減される化合物半導体デバイスが提供される。これは、ＡｌＸ２ＧａＹ２Ｎ系化合物層には、層の膜厚が増加するとともに引張歪が蓄積され、一方、Ｘ１＞Ｘ２であるため、ＡｌＸ１ＧａＹ１Ｎ系化合物層よりも格子定数が大きいＡｌＸ２ＧａＹ２Ｎ系化合物層は圧縮歪を受ける結果、クラックの発生原因となる引張歪が圧縮歪により相殺されるからである。
【００１８】
なお、本発明の化合物半導体デバイスの製造方法は、サファイア基板上にＧａＮバッファー層を成長させ、ＧａＮバッファー層上にＧａＮバッファー層より厚いＧａＮ層を成長させるＧａＮ層成長工程を更に備えることができる。サファイア基板を用いる場合、ＧａＮバッファ層をサファイア基板とＧａＮ層との間に介在させることにより、格子不整合を緩和し、ＧａＮ層の結晶性を向上させることができる。
【００１９】
また、本発明の化合物半導体デバイスの製造方法は、ＧａＮ基板をＧａＮ層とするＧａＮ基板準備工程を更に備えることができる。市販のＧａＮ基板を準備して用いる場合、サファイア基板を用いる必要がないため、上記のような格子不整合が生じず、各層の結晶性の劣化を抑制することができる。
【発明の効果】
【００２０】
本発明によれば、ＡｌＧａＮ系化合物層を含む複数の半導体層を厚くさせてもクラックの発生が低減される、化合物半導体デバイス、及び化合物半導体デバイスの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態に係る化合物半導体デバイス、及び化合物半導体デバイスの製造方法について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。さらに、本発明はこれに限定されるものではない。
【００２２】
化合物半導体デバイス１０の構成について説明する。
【００２３】
図３は、本実施形態に係る化合物半導体デバイス１０の断面図である。
【００２４】
この化合物半導体デバイス１０は、サファイア基板１１と、サファイア基板１１上に成長させたＧａＮバッファー層（以下、「バッファー層」と称す。）１２と、バッファー層１２上に成長させ、凹凸表面１３Ｓを有するＧａＮ層１３と、ＧａＮ層１３の凹凸表面１３Ｓ上に成長させたＡｌＮ中間層（以下、「中間層」と称す。）１４と、中間層１４の凹凸表面１４Ｓ上に成長させたＡｌＸ１ＧａＹ１Ｎ系化合物層１５と、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５上に成長させたＡｌＸ２ＧａＹ２Ｎ系化合物層１６と、を備えている。
【００２５】
化合物半導体デバイス１０の上にＡｌＧａＮ系化合物からなる複数の半導体層を成長させた半導体構造物は、紫外半導体レーザ素子用の結晶材料として用いられ、発光デバイス、受光デバイス、電子デバイス等のデバイスに応用することが可能である。
【００２６】
サファイア基板１１はサファイアからなり、結晶成長面として（０００１）面を有する。
【００２７】
バッファー層１２はＧａＮからなり、中間層１４はＡｌＮからなる。
【００２８】
また、ＧａＮ層１３は、バッファー層１２上に成長させてあり、凹凸表面１３Ｓを有し、これにより複数の凸部１３Ａ及び凹部１３Ｂを有する。ここで、ＧａＮ層１３は、周期性を持ったストライプ状のラインアンドスペースを有するように、ストライプ状に交互に配置された凸部１３Ａ及び凹部１３Ｂを有するのが好ましい。
【００２９】
さらに、中間層１４及びＡｌＸ１ＧａＹ１Ｎ系化合物層１５は、それぞれＧａＮ層１３の凹凸表面１３Ｓ及び中間層１４の凹凸表面１４Ｓ上に成長させてある。さらに、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６は、周期性を持ったストライプ状構造を埋め込んで平坦化するようにＡｌＸ１ＧａＹ１Ｎ系化合物層１５上に成長させてある。
【００３０】
ＡｌＸ１ＧａＹ１Ｎ系化合物層１５の材料は、ＡｌＸ１ＧａＹ１Ｎ（０≦Ｘ１≦１、０≦Ｙ１≦１、０＜Ｘ１＋Ｙ１≦１）で表される２〜３元系の化合物を含む化合物半導体の中から選ばれる。このため、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５の材料は、その他の元素を含んでいてもよく、例えばＡｌＸ１ＧａＹ１ＩｎＺ１Ｎ（Ｚ１＝１−Ｘ１−Ｙ１）化合物半導体でもよく、ＡｌＸ１ＧａＹ１Ｎからなる半導体でもよい。
【００３１】
また、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６の材料は、ＡｌＸ２ＧａＹ２Ｎ（０≦Ｘ２≦１、０≦Ｙ２≦１、０＜Ｘ２＋Ｙ２≦１）で表される２〜３元系の化合物を含む化合物半導体の中から選ばれ、例えばＡｌＸ２ＧａＹ２ＩｎＺ２Ｎ（Ｚ２＝１−Ｘ２−Ｙ２）化合物半導体でもよく、ＡｌＸ２ＧａＹ２Ｎからなる半導体でもよい。なおＸ２は、Ｘ１＞Ｘ２なる関係式を満たし、これによりＡｌＸ２ＧａＹ２Ｎ系化合物層１６におけるクラックの発生が低減される（クラックの発生が低減される理由は後述する）。
【００３２】
これにより、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５及びＡｌＸ２ＧａＹ２Ｎ系化合物層１６が３元混晶の場合は、Ｙ１及びＹ２は、それぞれ１−Ｘ１及び１−Ｘ２である。また、ＡｌＸ１ＧａＹ１Ｎ系化合物層及びＡｌＸ２ＧａＹ２Ｎ系化合物層が４元混晶の場合は、Ｙ１及びＹ２は、それぞれＸ１との和及びＸ２との和が１より小さくなる。
【００３３】
次に、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６のデバイス表面１０Ｓにおけるクラックの発生が低減される理由について、図４を参照して説明する。
【００３４】
図４は、クラックの発生が低減される理由を説明する説明図である。
【００３５】
ＡｌＸ１ＧａＹ１Ｎ系化合物層１５と、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６との間には、Ｘ１＞Ｘ２なる関係式が成立している。すなわち、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６の材料は、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５の材料よりもＡｌの組成比が小さい。これにより、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６の材料は、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５の材料よりも格子定数が大きく、直下の半導体層であるＡｌＸ１ＧａＹ１Ｎ系化合物層１５の格子定数に合わせようとするために、圧縮歪を受けることになる。
【００３６】
一方、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６は、層の膜厚が厚くなることにより蓄積される引張歪を受けることになる。
【００３７】
この結果、上記の引張歪が圧縮歪により相殺され、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６のデバイス表面１０Ｓにおけるクラックの発生が低減される。また、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６の上に成長させる、ＡｌＧａＮ系化合物層を含む複数の半導体層を厚くさせてもクラックの発生が低減される。
【００３８】
なお、Ｘ１とＸ２との差は、少なくとも０．４５あると好ましい。すなわち、Ｘ１−Ｘ２≧０．４５なる関係式を満たすと好ましい。これは、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５とＡｌＸ２ＧａＹ２Ｎ系化合物層１６との格子不整合率（格子定数の不整合率）が少なくとも１％あれば、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５が上記の圧縮歪を受け、この１％の格子不整合率は、Ａｌ組成の差に換算すれば、Ｘ１−Ｘ２＝０．４５に相当するからである。
【００３９】
また、ＧａＮ層１３は、凹凸表面１３Ｓに複数の凸部１３Ａ及び凹部１３Ｂを有することにより、凸部１３Ａより上に成長したＡｌＸ２ＧａＹ２Ｎ系化合物層１６の欠陥領域９２に、転位等の多数の欠陥が残存する。これは、欠陥領域９２における、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５とＡｌＸ２ＧａＹ２Ｎ系化合物層１６との界面９０における格子不整合などが原因である。
【００４０】
一方、凹部１３Ｂより上に成長したＡｌＸ２ＧａＹ２Ｎ系化合物層１６の低欠陥領域９４では、横方向への埋め込み成長が起こり、この横方向の埋め込み成長の過程において転位等の欠陥が横方向に曲げられるため、欠陥密度を低減させることができる。
【００４１】
ここで、複数の凸部１３Ａ及び凹部１３Ｂは、ストライプ状に交互に配置されていることも好ましく、周期的なストライプ状のラインアンドスペースを有するように交互に配置されているのがより好ましい。これにより欠陥が、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６内の複数の欠陥領域９２に略均一に偏り無く分散して存在し、欠陥領域９２と低欠陥領域９４とが交互に配置されることになるので、欠陥の密度がさらに低減される。
【００４２】
なお、上述のそれぞれの実施形態において、上述の歪の相殺によるクラックの抑制の観点から、各層の好適な厚みの範囲は、以下のように設定することが好ましい。
ＧａＮ層１３の厚みの範囲：０．５〜５００μｍ
ＡｌＮ層１４の厚みの範囲：５〜１００ｎｍ
ＡｌＧａＮ層１５の厚みの範囲：５〜１０００ｎｍ
ＡｌＧａＮ層１６の厚みの範囲：０．１〜２０μｍ
【００４３】
次に、化合物半導体デバイス１０、及びこの上にＡｌＧａＮ系化合物からなる複数の半導体層を成長させた半導体構造物３０の製造方法について、図５を参照して説明する。下記工程（１）〜（５）を順次実施することで、化合物半導体デバイス１０及び半導体構造物３０を製造することができる。
【００４４】
図５は、本実施形態に係る半導体構造物３０の断面図である。
【００４５】
なお、本実施形態では、結晶を成長させる方法として有機金属気相成長（ＭＯＣＶＤ）法が用いられるが、本発明はこれに限定されず、分子線成長（ＭＢＥ）法、ハイドライド気相成長（ＨＶＰＥ）法等、他の成長方法を用いてもよい。
【００４６】
また、本実施形態では、窒素原料ガスとしてアンモニア（ＮＨ３）を含むガスが、ＩＩＩ族原料ガスとしてトリメチルガリウム（ＴＭＧ）やトリメチルアルミニウム（ＴＭＡ）を含むガスが、ｎ型ドーピング原料ガスとしてシラン（ＳｉＨ４）を含むガスが、ｐ型ドーピング原料ガスとしてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を含むガスが用いられるが、本発明はこれに限定されない。
【００４７】
また、本実施形態では、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５はＡｌＸ１ＧａＹ１Ｎからなり、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６はＡｌＸ２ＧａＹ２Ｎからなるとしたが、それぞれＡｌＸ１ＧａＹ１ＩｎＺ１ＮとＡｌＸ２ＧａＹ２ＩｎＺ２Ｎとからなるとしてもよい。
工程（１）ＧａＮ層成長工程
【００４８】
サファイア基板１１を、ＭＯＣＶＤによる結晶成長を行うことが可能な空間（ＭＯＣＶＤ室）に導入して固定し、ＭＯＣＶＤ室内を水素雰囲気にする。次に、サファイア基板１１に対して１０５０℃で５分間の熱処理を行い、サファイア基板１１の表面を清浄化する。このように適切な条件で熱処理を行うことで、サファイア基板１１の表面の汚染物質が取り除かれると共に、表面の平面度が向上する。
【００４９】
次に、サファイア基板１１の温度を４７５℃まで降温し、トリメチルガリウムを含むＩＩＩ族原料ガス、及び窒素原料ガス等を供給して、サファイア基板１１上に膜厚が２５ｎｍのバッファー層１２を成長させる。そして、１０７５℃まで昇温し、トリメチルガリウムを含むＩＩＩ族原料ガス、及び窒素原料ガス等を供給して、バッファー層１２上に膜厚がバッファー層１２より厚い２．５μｍのＧａＮ層１３を成長させる。
工程（２）凹凸加工工程
【００５０】
工程（１）で得られた基板をＭＯＣＶＤ室から取り出し、プラズマＣＶＤによる成膜が可能な空間（プラズマＣＶＤ室）に導入して固定する。次に、上記の基板上に、膜厚が３００ｎｍのＳｉＯ２膜を堆積させる。
【００５１】
次に、通常のフォトリソグラフィー技術によりＳｉＯ２膜を加工して、凹部１３Ｂを構成する溝の長さ及び深さの双方に垂直な方向を幅とすると、凹部１３Ｂの幅Ｔ２及び凸部１３Ａの幅Ｔ１が１４μｍである、周期ストライプ状でありラインアンドスペースを有するフォトレジストパターンを形成する。なお、幅Ｔ１＝５〜２５μｍ、幅Ｔ２＝５〜２５μｍである場合には、上述のように欠陥を偏在させることができる。また、ストライプの方向は、ＧａＮ［１−１００］方向である。
【００５２】
次に、周期ストライプ状に形成したＳｉＯ２膜をマスクとして、平行平板型の反応性イオンエッチング（ＲＩＥ）を用いて、ＧａＮ層１３を２μｍエッチングする。上記のエッチングには、２０ＳＣＣＭ（立方センチメートル毎分）の塩素（Ｃｌ２）ガスと、５ＳＣＣＭの四塩化ケイ素（ＳｉＣｌ４）ガスとを用い、リアクタ圧力を３０ｍＴｏｒｒ、ＲＦパワーを２８０Ｗとすることにより、０．２μｍ／ｍｉｎ程度のエッチング速度が得られる。
【００５３】
次に、上記のエッチング後、バッファードフッ酸（ＢＨＦ）、フッ酸（ＨＦ）、あるいはＣＦ４ガスを用いてＳｉＯ２をエッチングすることにより、ＳｉＯ２を除去する。これにより、ＧａＮ層１３は、凹凸表面１３Ｓを有することとなる。次に、凹凸加工した基板を、再度、ＭＯＣＶＤ成長室に導入して固定し、ＭＯＣＶＤ室をアンモニア雰囲気にして、１０７５℃で５分間の熱処理を行う。
【００５４】
本実施形態では、ＧａＮ層１３のエッチングについては、ＲＩＥを用いたが、これに限定されず、例えば、反応性イオンビームエッチング（ＲＩＢＥ）、ＥＣＲ−ＲＩＥ、ＩＣＰ−ＲＩＥ等のエッチング方法を用いてもよい。また、エッチングに用いるガスには塩素ガス、四塩化ケイ素ガスを用いたが、これに限定されず、三塩化ボロン等の塩素系ガス、メタンガス等を用いてもよい。
工程（３）中間層成長工程
【００５５】
前工程で得られた基板の温度を５５０℃まで降温し、ＧａＮ層１３の表面上に膜厚が１０ｎｍの中間層１４を成長させる。
工程（４）化合物層成長工程
【００５６】
工程（３）で得られた基板を１１２５℃まで昇温し、中間層１４の凹凸表面１４Ｓ上に膜厚が約５００ｎｍのＡｌ０．６Ｇａ０．４Ｎ層（ＡｌＸ１ＧａＹ１Ｎ系化合物層１５）を成長させる。次に、膜厚が６μｍのＡｌ０．１５Ｇａ０．８５Ｎ層（ＡｌＸ２ＧａＹ２Ｎ系化合物層１６）を成長させる。これにより、周期ストライプ状構造が埋め込まれ、基板の表面が平坦化されて、化合物半導体デバイス１０が得られる。なお、これらの膜厚は、平坦な基板上に成長させた場合の膜厚に換算した値である。
工程（５）半導体構造物３０製造工程
【００５７】
前工程で得られた基板の上に、ＳｉをドープしたＡｌ０．１５Ｇａ０．８５Ｎ層（Ｓｉドープクラッド層１７）を３μｍ、Ａｌ０．０７Ｇａ０．９３Ｎ層（第１ガイド層１８）を１００ｎｍ、ＡｌＧａＮ量子井戸構造１９、Ａｌ０．０７Ｇａ０．９３Ｎ層（第２ガイド層２０）を１００ｎｍ、Ａｌ０．３５Ｇａ０．６５Ｎ層（ブロック層２１）を２０ｎｍ、ＭｇをドープしたＡｌ０．１５Ｇａ０．８５Ｎ層（Ｍｇドープクラッド層２２）を０．６μｍ、ＭｇをドープしたＧａＮ層（コンタクト層２３）を５０ｎｍ、順に成長させて、半導体構造物３０を得た。
【００５８】
また、化合物半導体デバイス１０及び半導体構造物３０の製造方法は、上述の工程（１）及び（３）を経た後に、以下の工程（４−２）及び上述の工程（５）を経ることも好ましい。これにより、図６に示すように、凹凸表面を有しないＧａＮ層１３を備えた、化合物半導体デバイス１０及び半導体構造物３０が得られる。
【００５９】
図６は、半導体構造物の別の実施形態の断面図である。
工程（４−２）化合物層成長工程の別の実施形態
【００６０】
工程（３）で得られた基板を１１２５℃まで昇温し、膜厚が約２５０ｎｍのＡｌ０．６Ｇａ０．４Ｎ層（ＡｌＸ１ＧａＹ１Ｎ系化合物層１５）を成長させた後、Ｓｉをドープ（添加）した膜厚が３μｍのＡｌ０．１５Ｇａ０．８５Ｎ層（ＡｌＸ２ＧａＹ２Ｎ系化合物層１６）を成長させることにより、凹凸表面１３Ｓを有しない化合物半導体デバイス１０が得られる。ここで、Ｓｉの添加量は１×１０１８ｃｍ−３である。
【００６１】
なお、ＩＩＩ族原料ガスであるトリメチルアルミニウムを含むガスと、窒素原料ガスであるアンモニアを含むガスとは気相中で反応することが知られており、この反応を抑制するために、上記のＡｌＧａＮ系化合物からなる半導体層１５〜２２の成長は、減圧下で行うことが好ましく、本実施形態では７６Ｔｏｒｒで行った。
【００６２】
次に、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５及びＡｌＸ２ＧａＹ２Ｎ系化合物層１６として、それぞれＡｌ０．６Ｇａ０．４Ｎ及びＡｌ０．１５Ｇａ０．８５Ｎを用いて得られた化合物半導体デバイス１０の表面の写真について説明する。
【００６３】
図７は、工程（１）〜（５）を経て得られた半導体構造物３０の構造物表面３０Ｓの写真である。
【００６４】
また、図８は、工程（４）におけるＡｌＸ１ＧａＹ１Ｎ系化合物層１５の成長に関して膜厚を約２５０ｎｍとして工程（１）〜（５）を経て得られた半導体構造物３０の構造物表面３０Ｓの写真である。
【００６５】
さらに、図９は、背景技術である非特許文献１〜６に示されているように、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５を成長させずに製造した半導体構造物３０の構造物表面３０Ｓの写真である。
【００６６】
図１０は、工程（１）、（３）、及び（４−２）を経て得られた、ＧａＮ層１３が凹凸表面を有しない化合物半導体デバイス１０のデバイス表面１０Ｓの写真である。
【００６７】
また、図１１は、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５を有さず、ＧａＮ層１３が凹凸表面を有しない化合物半導体デバイス１０のデバイス表面１０Ｓの写真である。
【００６８】
工程（１）〜（５）を経て半導体構造物３０を得た場合、図７に示すように、構造物表面３０Ｓにクラックは観察されなかった。なお、写真中の横縞は、工程（２）において加工した周期ストライプ状のＧａＮ層１３に起因したもので、クラックではない。
【００６９】
また、工程（４）において成長させたＡｌＸ１ＧａＹ１Ｎ系化合物層１５を約２５０ｎｍ成長させて半導体構造物３０を得た場合も、図８に示すように、構造物表面３０Ｓにクラックは観察されなかった。
【００７０】
一方、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５を成長させずに製造した半導体構造物３０は、図９に示すように、構造物表面３０Ｓにクラック（白矢印で示される写真中の２本の縦縞）が高密度に観察された。
【００７１】
工程（１）、（３）、及び（４−２）を経て得られた、ＧａＮ層１３が凹凸表面を有しない化合物半導体デバイス１０のデバイス表面１０Ｓには、図１０に示すように、クラックは観察されなかった。
【００７２】
また、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５を有さず、ＧａＮ層１３が凹凸表面を有しない化合物半導体デバイス１０のデバイス表面１０Ｓには、図１１に示すように、クラックが観察された。
【００７３】
次に、本実施形態に係る化合物半導体デバイス１０の作用及び効果について説明する。
【００７４】
化合物半導体デバイス１０がＡｌＸ１ＧａＹ１Ｎ系化合物層１５を備えず、中間層１４の上にＡｌＸ２ＧａＹ２Ｎ系化合物層１６を膜厚が厚くなるように成長させる場合、ある膜厚（臨界膜厚）より厚くなるとクラックが発生する。
【００７５】
一方、化合物半導体デバイス１０がＡｌＸ１ＧａＹ１Ｎ系化合物層１５を備える場合、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６は、ＡｌＸ１ＧａＹ１Ｎ系化合物層１５より格子定数が大きいために圧縮歪を受ける。ここで、ＡｌＸ２ＧａＹ２Ｎ系化合物層１６の膜厚増加とともに蓄積される引張歪が、この圧縮歪により相殺されて、デバイス表面１０Ｓのクラックの発生が抑制される。また、化合物半導体デバイス１０の上にＡｌＧａＮ系化合物層を含む複数の半導体層を厚く成長させてもクラックの発生が低減される。
【００７６】
さらに、ＧａＮ層１３が凹凸表面を有する場合、凹部１３Ｂより上に成長したＡｌＸ２ＧａＹ２Ｎ系化合物層１６では横方向成長が起こり、これにより欠陥が横方向に曲げられるため、低欠陥領域９４が形成される。
【００７７】
図１２は、別の実施形態に係る半導体デバイス１０の断面図である。
【００７８】
この化合物半導体デバイス１０は、図３に示したものと比較してサファイア基板１１及びバッファ層１２を備えていない点でのみ異なる。なお、ＧａＮ層１３は自重を単独で保持できる強度の厚みを有するＧａＮ基板である。すなわち、化合物半導体デバイス１０のＧａＮ層１３はＧａＮ基板１３とすることもできる。市販のＧａＮ基板１３を準備して用いる場合、上述のサファイア基板が不要となるため、格子不整合が生じず、各層の結晶性の劣化を抑制することができる。また、ＧａＮ基板１３を用いる場合、上述のＧａＮ層の形成工程（１）は不要となる。なお、ＧａＮ基板１３上にエピタキシャル成長するＧａＮ層１３を新たに形成し、全体をＧａＮ基板としてもよい。
【００７９】
なお、ＧａＮ基板１３の厚みは、５０μｍ〜５００μｍである。
【００８０】
図１３は、更に別の実施形態に係る半導体デバイス１０の断面図である。
【００８１】
この化合物半導体デバイス１０は、図３に示したものと比較して、ＡｌＮ層１４がサファイア基板１１に接触する深さまでＧａＮ層１３の凹部１３Ｂがエッチングされている点のみで異なる。サファイア基板１１上のＡｌＮ層１４は、ＧａＮバッファ層１２の側方に位置する。ＧａＮ層１３の凹凸面における凹部１３Ｂは、ＧａＮ層１３の側壁とサファイア基板１１の表面で構成される。
【００８２】
本例の場合、凹部１３ＢにおけるＡｌＮ層１４は、ＧａＮ層上ではなく、サファイア基板１１上に成長することとなる。この場合、サファイアとＡｌＧａＮ層との格子不整合を緩和する効果を奏する。
【００８３】
以上のように、本発明によれば、ＡｌＮ中間層１４とＡｌＧａＮ系化合物層１６との間に、ＡｌＧａＮ系化合物層１５を成長させており、引張歪と圧縮歪の相殺により、クラックの発生を抑制することができる。
【図面の簡単な説明】
【００８４】
【図１】ＧａＮ層上にＡｌＧａＮ層を成長させたデバイスの断面図である。
【図２】ＧａＮ層上にＡｌＮ中間層を成長させ、その上にＡｌＧａＮ層を成長させたデバイスの断面図である。
【図３】本実施形態に係る化合物半導体デバイスの断面図である。
【図４】クラックの発生が低減される理由を説明する説明図である。
【図５】半導体構造物の断面図である。
【図６】半導体構造物の別の実施形態の断面図である。
【図７】工程（１）〜（５）を経て得られた半導体構造物の構造物表面の写真である。
【図８】工程（４）においてＡｌＸ１ＧａＹ１Ｎ系化合物層の膜厚を約２５０ｎｍとして工程（１）〜（５）を経て得られた半導体構造物の構造物表面の写真である。
【図９】ＡｌＸ１ＧａＹ１Ｎ系化合物層を成長させずに製造した半導体構造物の構造物表面の写真である。
【図１０】ＧａＮ層が凹凸表面を有しない化合物半導体デバイスのデバイス表面の写真である。
【図１１】ＡｌＸ１ＧａＹ１Ｎ系化合物層を有さず、ＧａＮ層が凹凸表面を有しない化合物半導体デバイスのデバイス表面の写真である。
【図１２】別の実施形態に係る半導体デバイス１０の断面図である。
【図１３】更に別の実施形態に係る半導体デバイス１０の断面図である。
【符号の説明】
【００８５】
１０…化合物半導体デバイス、１０Ｓ…デバイス表面、１１…サファイア基板、１２…バッファー層、１３…ＧａＮ層、１３Ａ…凸部、１３Ｂ…凹部、１３Ｓ…ＧａＮ層の凹凸表面、１４…中間層、１４Ｓ…中間層の凹凸表面、１５…ＡｌＸ１ＧａＹ１Ｎ系化合物層、１６…ＡｌＸ２ＧａＹ２Ｎ系化合物層、１７…Ｓｉドープクラッド層、１８…第１ガイド層、１９…ＡｌＧａＮ量子井戸構造、２０…第２ガイド層、２１…ブロック層、２２…Ｍｇドープクラッド層、２３…コンタクト層、３０…半導体構造物、３０Ｓ…構造物表面、９０…界面、９２…欠陥領域、９４…低欠陥領域。
【図１】
2006080497.tif 000003
【図２】
2006080497.tif 000004
【図３】
2006080497.tif 000005
【図４】
2006080497.tif 000006
【図５】
2006080497.tif 000007
【図６】
2006080497.tif 000008
【図７】
2006080497.tif 000009
【図８】
2006080497.tif 000010
【図９】
2006080497.tif 000011
【図１０】
2006080497.tif 000012
【図１１】
2006080497.tif 000013
【図１２】
2006080497.tif 000014
【図１３】
2006080497.tif 000015