(57)【要約】【課題】、電極との接触抵抗を小さくすることができる半導体レーザ素子およびその製造方法を提供すること。【解決手段】半導体基板１上に第１導電型クラッド層３、４、活性層５、第２導電型クラッド層６、８、リッジ形状の第２導電型キャップ層９および電極層１５をこの順に備え、前記第２導電型キャップ層９の電極層１５と接触する接触面が粗面９ａである半導体レーザ素子を提供することにより、上記課題を解決する。【選択図】図１
2006295056.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１導電型クラッド層、活性層、第２導電型クラッド層、リッジ形状の第２導電型キャップ層および電極層をこの順に備え、
前記第２導電型キャップ層の電極層と接触する接触面が粗面であることを特徴とする半導体レーザ素子。
【請求項２】
粗面は、算術平均粗さＲａがＲａ≧1０ｎｍあるいは最大高さＲｙがＲｙ≧２０ｎｍである面である請求項１に記載の半導体レーザ素子。
【請求項３】
第２導電型キャップ層がＧａＡｓからなる請求項１または２に記載の半導体レーザ素子。
【請求項４】
活性層がＡｌxＧａ1-x Ａｓ(０≦ｘ≦１)からなる請求項１〜３の何れか１つに記載の半導体レーザ素子。
【請求項５】
半導体基板上に第１導電型クラッド層、活性層、第２導電型クラッド層、第２導電型キャップ層および電極層をこの順に積層する工程を備え、
前記第２導電型キャップ層を形成する工程において、電極層と接触する接触面を粗面化することを特徴とする半導体レーザ素子の製造方法。
【請求項６】
第２導電型キャップ層を有機金属気相成長法により第１の基板温度６００〜８００℃で所定膜厚まで成長させた後、第２の基板温度６５０〜８５０℃でさらに成長させることにより第２導電型キャップ層の接触面を粗面化する請求項５に記載の半導体レーザ素子の製造方法。
【請求項７】
第２導電型キャップ層を分子線ピタキシャル成長法により第１の基板温度５５０〜８００℃で所定膜厚まで成長させた後、第２の基板温度６００〜８５０℃でさらに成長させることにより第２導電型キャップ層の接触面を粗面化する請求項５に記載の半導体レーザ素子の製造方法。
【請求項８】
Ｇａ原子およびＡｓ原子を含む原材料を用いて第２導電型キャップ層を所定膜厚まで成長させた後、Ａｓ原子の供給を停止することにより第２導電型キャップ層の接触面を粗面化する請求項５〜７の何れか１つに記載の半導体レーザ素子の製造方法。
【請求項９】
第１導電型クラッド層、活性層、第２導電型クラッド層および第２導電型キャップ層を同一の結晶成長装置内で形成する請求項５〜８の何れか１つに記載の半導体レーザ素子の製造方法。
【請求項１０】
第２導電型キャップ層を所定膜厚まで成長させた後、第２導電型キャップ層の接触面をエッチングにより粗面化する請求項５に記載の半導体レーザ素子の製造方法。
【請求項１１】
第２導電型キャップ層の接触面は、算術平均粗さＲａがＲａ≧1０ｎｍあるいは最大高さＲｙがＲｙ≧２０ｎｍであるように粗面化される請求項５〜１０の何れか1に記載の半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザ素子およびその製造方法に関し、詳しくはＣＤ−Ｒ／ＲＷおよびＤＶＤ−Ｒ／ＲＷ用の高出力な半導体レーザ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、この種の半導体レーザ素子としては、GaAs/GaAlAs系赤外レーザ素子が用いられている。
この従来のGaAs/GaAlAs系赤外レーザ素子の製造方法を図３および図４を用いて説明する。
図３（ａ）に示すように、先ずｎ型GaAs基板 1 上にバッファ層２、第1のｎ型GaAlAsクラッド層３、第2のn型GaAlAsクラッド層４、活性層５、第１のp型GaAlAsクラッド層６、GaAsエッチングストップ層７、第２のp型GaAlAsクラッド層８およびp型GaAsキャップ層９の順に各層をＭＯＣＶＤ成長方法等により成長させる。
【０００３】
次に、図３（ｂ）に示すように、p型キャップ層９上にリッジ（電流通路）形成のための帯状のマスク１０を形成する。マスク１０の材料としては用いるエッチング液に耐性のあるものが使用される。
【０００４】
次に、図３（ｃ）に示すように、ウェットエッチングの手法により、ｐ型ＧａＡｓキャップ層９および第２のｐ型ＧａＡｌＡｓクラッド層８をＧａＡｓより成るエッチングストップ層７の近傍までエッチングして、おおまかなリッジ形状を形成する。ここまでが第１のエッチングである。なお、このリッジ部はレーザ発振を行うための電流通路となるものである。
【０００５】
次に、図３（ｄ）に示すように、第２のｐ型ＧａＡｌＡｓクラッド層８のみエッチング可能な（ＧａＡｓ層はエッチングしない）エッチング液であるＨＦにて第２のｐ型ＧａＡｌＡｓクラッド層８を更にエッチングし、所望なレーザ特性を得られるようなリッジ形状（リッジ幅）に仕上げる。この場合当然のことながら、ＨＦによるエッチングはＧａＡｓより成るエッチングストップ層７で阻止されるため、リッジの幅はＨＦのエッチング時間に依存する。ここまでが第２のエッチングである。
【０００６】
次に図３（ｅ）から図４（ｄ）に示す下記一連の（１）から（７）の工程にてｐ側電極を形成する。
【０００７】
（１）金電極形成後に、リッジ両サイド表面に電流が流れるのを防ぐために、まず最初に絶縁性を有するおよそ１０００Å〜２０００Åの厚さの誘電体膜（ＳｉＮもしくはＳｉＯ2等）１１をリッジ全体を含めたウェハ表面に成膜する（図３（ｅ））。
（２）レジスト１２にてキャップ層の頭頂部以外の部分を保護する（図３（ｆ））。
（３）キャップ層上部の誘電体膜１１のみをエッチングにより除去する（図３（ｇ））。すなわち、リッジ内部にのみ電流が流れるようにする。このとき、図に示すようにキャップ層両サイドの誘電体膜１１の一部は若干オーバーエッチングされる。
（４）オーミック接合するためのＡｕＺｎからなる第１の金属電極層１３を形成する（図４（ａ））。
（５）レジスト１２を除去する。キャップ層上部以外の第１の金属電極層１３はレジストとともに除去される（図４（ｂ））。
（６）下層のＭｏ膜および上層のＡｕ膜からなる第２の金属電極層（バリア／ダイボンド電極）１４を形成する（図４（ｃ））。
（７）メッキにてリッジを含めたウェハ表面に厚膜（２〜３μｍ程度）の金膜１５を形成する（図４（ｄ））。
【０００８】
この後、更にウェハのｎ基板側を研削し、所望の厚みに仕上げた後、ｎ側電極を形成し、図４（ｅ）に示すレーザウェハ１６が完成する。次に、同じく図４（ｅ）に示すように、レーザウェハ１６を所定の共振器長となるようレーザバー１７に分割した後、両光出射端面に所定の反射率を有する保護膜を成膜する。この後、更にレーザバー１７のレーザ素子を個別のチップに分割して半導体レーザ素子が完成する（従来技術１）。
【０００９】
あるいは、図３（ｄ）の後、図５に示すように、GaAs電流ブロック層20を積層する。
その後、p型GaAsキャップ層９およびGaAs電流ブロック層１４上に、AuZn/Auからなる金属電極層１５を積層し、その後は上記従来技術１と同様にレーザバーに分割し、さらにチップ単位に分割して、結晶成長回数が２回の半導体レーザ素子を得ることができる（従来技術２）。
【００１０】
しかしながら、上述した従来技術１および２では、金属電極層のp型キャップ層９への接触領域（コンタクト領域）は、小さな面積のリッジ頭頂面にほぼ限られてしまうため、いわゆる接触抵抗が埋め込み型の半導体レーザ素子に比べて大きくなってしまうという問題がある。
この問題に対し、リッジ幅を大きくすることで、ある程度接触抵抗の低減は図れるが、リッジ幅が大きくなると発振特性上、光出力が低い位置でキンクが発生する等の不具合が起こる場合があり、大きなリッジ幅を確保することには限界がある。
【００１１】
また、従来技術３として、図３（ｄ）の後、図６に示すように、庇形状を有するp型キャップ層９（コンタクト層）の全側面もしくは下面までを金属電極層１２で覆い、p型キャップ層９と金属電極層１２との接触面積を増加させる手法も提案されている（特開２００３−４６１９３号公報：特許文献１）。しかしながら、この場合、庇形状を有するＰ型キャップ層９の下面は完全に影となるため、蒸着もしくはスパッタ等では、Ｐ型キャップ層９の下面にまで均一かつ安定して金属電極層１２を形成するのは非常に困難と考えられる。
【特許文献１】特開２００３−４６１９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、係る事情に鑑みてなされたものであり、電極との接触抵抗を小さくすることができる半導体レーザ素子およびその製造方法を提供するものである。
【課題を解決するための手段】
【００１３】
かくして、本発明によれば、半導体基板上に第１導電型クラッド層、活性層、第２導電型クラッド層、リッジ形状の第２導電型キャップ層および電極層をこの順に備え、
前記第２導電型キャップ層の電極層と接触する接触面が粗面である半導体レーザ素子が提供される。
本発明の別の観点によれば、半導体基板上に第１導電型クラッド層、活性層、第２導電型クラッド層、第２導電型キャップ層および電極層をこの順に積層する工程を備え、
前記第２導電型キャップ層を形成する工程において、電極層と接触する接触面を粗面化する半導体レーザ素子の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、リッジ型半導体レーザ素子において、電極層と接触する第２導電型キャップ層の接触面積を複雑な工程を経ることなく増加させることができるため、接触抵抗の増加を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１５】
（半導体レーザ素子の説明）
本発明の半導体レーザ素子は、半導体基板上に第１導電型クラッド層、活性層、第２導電型クラッド層、リッジ形状の第２導電型キャップ層および電極層等をこの順に備え、前記第２導電型キャップ層の電極層と接触する接触面が粗面であることを特徴としている。
【００１６】
本発明の半導体レーザ素子は、半導体基板上に上記の各半導体層を備え、かつ、リッジ構造を有するものが含まれ、その他にも、半導体基板と第１導電型クラッド層の間にバッファ層が形成されたもの、第１導電型クラッド層および／または第２導電型クラッド層が２層からなるもの、第２導電型クラッド層が２層である場合に２層間にエッチングストップ層が形成されているもの、リッジ部の両側に絶縁性を有する誘電体層が形成されたもの、リッジ部より上層に絶縁膜や保護膜などが形成されたもの等も含まれる。
また、本発明において、第１導電型はｎ型またはｐ型を意味し、第２導電型は第１導電型とは逆のｐ型またはｎ型を意味する。
【００１７】
本発明の半導体レーザ素子は、半導体レーザとして機能する限り、種々の材料で形成可能である。例えば、活性層がＡｌxＧａ1-x Ａｓ、ＩｎxＧａ1-xＡｓ、 (ＡｌxＧａ1-x)yＩｎ1-yＰ(０≦ｘ≦１、０≦ｙ≦１)からなる半導体レーザ素子等が挙げられる。
【００１８】
ＡｌＧａＡｓ系半導体レーザ素子の具体的な構造の一例としては、第１導電型ＧａＡｓ半導体基板上に第１導電型ＧａＡｓバッファ層（例えば０．３μｍ程度）、第１の第１導電型Ａｌ0.3〜0.6Ｇａ0.7〜0.4Ａｓクラッド層（例えば1μｍ程度）、第２の第１導電型Ａｌ0.3〜0.6Ｇａ0.7〜0.4Ａｓクラッド層（例えば1μｍ程度）、Ａｌ0.3〜0.6Ｇａ0.7〜0.4Ａｓ活性層（例えば0.01μｍ程度）、第１の第２導電型Ａｌ0.3〜0.6Ｇａ0.7〜0.4Ａｓクラッド層（例えば0.2μｍ程度）、ＧａＡｓエッチングストップ層（例えば0.1μｍ程度）、第２の第２導電型Ａｌ0.3〜0.6Ｇａ0.7〜0.4Ａｓクラッド層（例えば1μｍ程度）、第２導電型ＧａＡｓキャップ層（例えば0.5μｍ程度）が順次積層され、第２の第２導電型ＡｌＧａＡｓクラッド層および第２導電型ＧａＡｓキャップ層にてリッジ部が構成された構造が挙げられる。
このように、第２導電型クラッド層をＧａＡｌＡｓで形成し、第２導電型キャップ層をＧａＡｓで形成すれば、第２導電型クラッド層のみを選択的にエッチングするエッチング液を用いて、容易に庇型のリッジ部を形成することができるという利点がある。なお、半導体レーザ素子の製造方法については後述する。
【００１９】
リッジ部は、活性層の上層に形成された通電部である。すなわち、リッジ部上に一対の電極層の一方が形成され、一方の電極層とリッジ部の上面（接触面）とは電気的に接続される。電極からの電流は、リッジ部を通って流れ、活性層に注入されて、レーザ発振に寄与する。リッジ部の形状は、限定されないが、通常は、細長い凸状である。また、電流の通路を狭くして、かつ、電極層との接触面積を大きくするために、庇型（胴部に比して頭部が幅広い形状）であることが好ましい。
【００２０】
本発明の半導体レーザ素子において、リッジ部の上面、すなわち第２導電型キャップ層の電極層との接触面は粗面である。第２導電型キャップ層の上面が粗面であることにより、電極層との接触面積が大きくなり、両者間の接触抵抗が十分小さくなる。
本発明において、粗面である第２導電型キャップ層の電極層との接触面は、算術平均粗さＲａがＲａ≧1０ｎｍあるいは最大高さＲｙがＲｙ≧２０ｎｍであることが好ましい。ここで、算術平均粗さＲａおよび最大高さＲｙは、ＪＩＳ  Ｂ０６０１−１９９４で規定された粗さ形状パラメータを意味する。
上記算術平均粗さＲａが1０ｎｍ未満あるいは最大高さＲｙが２０ｎｍ未満であると、電極層と接触する第２導電型キャップ層の接触面積を十分に増加させることができず、接触抵抗の増加を抑制し難くなる。
【００２１】
リッジ部の上面および半導体基板の下面には一対の電極層が形成される。リッジ部の上面に形成される電極層は、第２導電型決定元素がドープされた導電性の種々の材料で形成することができ、例えば、金あるいは金の合金の単層膜またはこれらの積層膜で形成することができる。一方、半導体基板の下面に形成される電極層は、第１導電型決定元素がドープされた導電性の種々の材料で形成することができ、例えば、上記と同様に金あるいは金の合金の単層膜またはこれらの積層膜で形成することができる。
【００２２】
本発明の半導体レーザ素子は、リッジ部の上面の全領域にのみ開口する絶縁膜をさらに備えてもよい。このような絶縁膜を、例えば、キャップ層上に形成しておくと、電極層を形成する際に、容易にリッジ部の上面でのみ両者を電気的に接触させることができる。絶縁膜は、絶縁性を有する種々の材料で形成することができ、例えば、ＳｉＯ2、ＳｉＮ等で形成することができる。
【００２３】
（半導体レーザ素子の製造方法の説明）
上記構成の半導体レーザ素子は、半導体基板上に第１導電型クラッド層、活性層、第２導電型クラッド層、第２導電型キャップ層および電極層をこの順に積層する工程を備え、前記第２導電型キャップ層を形成する工程において、電極層と接触する接触面を粗面化する半導体レーザ素子の製造方法により製造することができる。
【００２４】
本発明の半導体レーザ素子において、各半導体層は公知の有機金属（化合物）成長法（以下、ＭＯＣＶＤ法と称する）、分子線エピタキシャル成長法（以下、ＭＢＥ法と称する）などにより形成することができる。
そして、本発明の半導体レーザ素子の製造方法は、粗面を有する第２導電型キャップ層を形成する工程において、以下の（Ａ）〜（Ｈ）のような方法を採用することができる。
【００２５】
［半導体レーザ素子をＭＯＣＶＤ法を用いて製造する場合］
（Ａ）ＭＯＣＶＤ法により半導体基板上に第１導電型クラッド層、活性層、第２導電型クラッド層等を所望の膜厚で結晶成長させた後、引き続きＭＯＣＶＤ法により第２導電型キャップ層を結晶成長させる。この第２導電型キャップ層の結晶成長に際しては、例えば第１の基板温度600〜800℃で所定膜厚（例えば0.1〜0.3μｍ）まで成長させた後、第２の基板温度例えば650〜850℃でさらに成長させる（0.3μｍ以下が望ましい）ことにより、第２導電型キャップ層の接触面を良好に粗面化することができる。なお、粗面化した後は、直ちに基板温度を500℃以下まで降温することが好ましい。
【００２６】
第２の基板温度が600℃より低い場合は、第２導電型キャップ層の接触面がRa（算術平均粗さ）≧１０ｎｍあるいはRy（最大高さ）≧２０ｎｍとならないため、素子抵抗を十分に低減することができない。また、第２の基板温度が900℃より高い場合は、第２導電型キャップ層の結晶品質が低下し、電極層との接触抵抗の増加や、良好なオーミック接触が取れない等の不具合を生じる傾向にある。
【００２７】
例えば、ＡｌＧａＡｓ系半導体レーザ素子をＭＯＣＶＤ法により製造する場合、原材料ガスとしては、Ｖ族ガス例えばＡｓＨ3、III族ガス例えばTMGガス、TMAガス等を用いることができ、キャリアガスとしては例えば水素ガスを用いることができる。
例えば、ＡｓＨ3ガスおよびTMGガスを用いてＭＯＣＶＤ法により第２導電型キャップ層を結晶成長させる際には、ＡｓＨ3ガスとTMGガスの流量比（容量比）を例えば100:1に調整することができる。
【００２８】
（Ｂ）例えば、ＡｌＧａＡｓ系半導体レーザ素子をＭＯＣＶＤ法により製造する場合、第２導電型ＧａＡｓキャップ層の結晶成長に際しては、例えば基板温度を600〜800℃に設定し、ＡｓＨ3ガス、TMGガスをＶ/IIIモル流量比例えば100：1に設定して、ＭＯＣＶＤ法により第２導電型キャップ層を所定膜厚（例えば0.1〜0.3μｍ）まで成長させた後、ＡｓＨ3ガスの供給を例えば３０〜120秒間停止し、その後、TMGガスの供給も停止することにより、第２導電型ＧａＡｓキャップ層の接触面を良好に粗面化することができる。つまり、Ｇａ原子のみの供給時間を設けることにより、例えば第２導電型キャップ層の接触面側の膜厚0.1〜0.2μmをGaAs粗面層とし、それによって粗面化する。
【００２９】
ＡｓＨ3ガスの供給停止時間が３０秒よりも短いと、第２導電型キャップ層の接触面が十分な粗面とならないため、素子抵抗を3Ω程度以下に十分に低減することができない。また、140秒よりも長いと、形成後の第２導電型キャップ層の接触面はＧａ原子（原子％）がＡｓ原子（原子％）よりも多すぎる濃度比率となり、電極層との電気的接触が取れない可能性がある。
【００３０】
（Ｃ）上記（Ａ）の工程の後、上記（Ｂ）の工程を行なうことによっても、第２導電型ＧａＡｓキャップ層の接触面を良好に粗面化することができる。
【００３１】
上記（Ａ）〜（Ｃ）の方法によれば、半導体基板上に第１導電型クラッド層、活性層、第２導電型クラッド層および第２導電型キャップ層等を結晶成長させ、かつ、第２導電型キャップ層の上面を粗面化する工程を、同一のＭＯＣＶＤ結晶成長装置内で連続的に容易に行なうことができる。
【００３２】
［半導体レーザ素子を分子線ピタキシャル成長法を用いて製造する場合］
（Ｄ）ＭＢＥ法により半導体基板上に第１導電型クラッド層、活性層、第２導電型クラッド層等を所望の膜厚で結晶成長させた後、引き続きＭＢＥ法により第２導電型キャップ層を結晶成長させる。この第２導電型キャップ層の結晶成長に際しては、例えば第１の基板温度５５０〜８００℃で所定膜厚（例えば０．１〜０．２μｍ）まで成長させた後、例えば第２の基板温度６００〜８５０℃でさらに成長させる（例えば０．１〜０．２μｍ）ことにより、第２導電型キャップ層の接触面を良好に粗面化することができる。なお、粗面化した後は、直ちに基板温度を４５０℃以下まで降温することが好ましい。
【００３３】
第２の基板温度が６５０℃より低い場合は、第２導電型キャップ層の接触面が十分な粗面とならないため、電極層との素子抵抗を３Ω程度以下に十分に低減することができない。第２の基板温度が８５０℃より高い場合は、第２導電型キャップ層の結晶品質が低下し、電極層との接触抵抗の増加や、良好なオーミック接触が取れない等の不具合を生じる傾向にある。
【００３４】
（Ｅ）例えば、ＡｌＧａＡｓ系半導体レーザ素子をＭＢＥ法により製造する場合、第２導電型ＧａＡｓキャップ層の結晶成長に際しては、例えば基板温度を550〜800℃に設定して、ＭＢＥ法により第２導電型キャップ層を所定膜厚（例えば0.1〜0.2μｍ）まで成長させた後、Ａｓ原子の供給を例えば３０〜120秒間停止し、その後、Ｇａ原子の供給も停止することにより、第２導電型ＧａＡｓキャップ層の接触面を良好に粗面化することができる。つまり、Ｇａ原子のみの供給時間を設けることにより、例えば第２導電型キャップ層の接触面側の膜厚0.1〜0.2μｍをＧａ原子の多い層とし、それによって粗面化する。
ＡｓＨ3ガスの供給停止時間が３０秒よりも短いと、第２導電型キャップ層の接触面が十分な粗面とならないため、電極層との素子抵抗を３Ω程度以下に十分に低減することができない。また、140秒よりも長いと、形成後の第２導電型キャップ層の接触面はＧａ原子がＡｓ原子よりも多すぎる濃度比率となり、電極層との電気的接触が取れなくなる可能性がある。
【００３５】
（Ｆ）上記（Ｄ）の工程の後、上記（Ｅ）の工程を行なうことによっても、第２導電型ＧａＡｓキャップ層の接触面を良好に粗面化することができる。
【００３６】
上記（Ｄ）〜（Ｆ）の方法によれば、半導体基板上に第１導電型クラッド層、活性層、第２導電型クラッド層および第２導電型キャップ層等を結晶成長させ、かつ、第２導電型キャップ層の上面を粗面化する工程を、同一のＭＢＥ結晶成長装置内で連続的に容易に行なうことができる。また、ＭＢＥ法を用いる場合、ＲＨＥＥＤ（反射高エネルギー電子線回折）法により結晶成長装置内の成膜状態（表面状態）を監視することができるため、第２導電型キャップ層の粗面形成を制御し易いという利点もある。
【００３７】
［第２導電型キャップ層のその他の粗面化処理］
ＭＯＣＶＤ法またはＭＢＥ法により半導体基板上に第１導電型クラッド層、活性層、第２導電型クラッド層および第２導電型キャップ層等を同一の結晶成長装置内で所望の膜厚でそれぞれ結晶成長させた後、第２導電型キャップ層の接触面をウエットエッチングまたはドライエッチングにより粗面化することができる。エッチャントとしては第２導電型キャップ層をエッチングできるものであれば、特に限定されない。
【００３８】
（Ｇ）ウエットエッチングの場合、例えばＧａＡｓキャップ層に対しては、１００％硫酸と１００％過酸化水素水と水を例えば容量比１：８：５０で混合した硫酸系エッチング液が用いられ、ＧａＡｓキャップ層の上面を１０〜２０℃の硫酸系エッチング液にて    例えば１〜３分間エッチングすることにより粗面化することができる。
【００３９】
（Ｈ）ドライエッチングの場合、例えばＧａＡｓキャップ層に対しては、ＳｉＣｌ4ガスを含む塩素系エッチングガスが用いられ、ＧａＡｓキャップ層の上面を１〜３分間エッチングすることにより粗面化することができる。
【００４０】
なお、（Ａ）〜（Ｈ）の方法は、例えばＡｌＧａＡｓ系、ＩｎＧａＡｓ系およびＡｌＧａＩｎＰ系半導体レーザ素子等の各種半導体レーザ素子の製造に適用可能である。
以下、図面に基き本発明の実施例をさらに詳細に説明する。なお、本発明は実施例に限定されるものではない。
【実施例】
【００４１】
図１（ｃ）に示した構造の半導体レーザ素子の実施例１〜７および比較例１〜３を以下のようにして作製した。
【００４２】
（実施例１）
ＭＯＣＶＤ法により基板温度６８０℃で、N型GaAs基板（ウェハ）１上にGaAsバッファ層２、第１のN型GaAlAsクラッド層３（膜厚２μｍ）、第２のN型GaAlAsクラッド層４（膜厚１μｍ）、GaAlAs活性層５（膜厚０．１μｍ）、第1のP型GaAlAsクラッド層６（膜厚２μｍ）、GaAsエッチングストップ層７（膜厚０．０１μｍ）、第２のP型GaAlAsクラッド層８（膜厚２μｍ）、P型GaAsキャップ層９（膜厚０．５μｍ）をこの順に成長させた。なお、原料ガスとしては、AsH3ガス、ＴＭＧガス、ＴＭＡガスを用い、キャリアガスとしてはH2ガスを用いた。
【００４３】
P型GaAsキャップ層９の形成に際しては、AsH3ガス、TMGガスおよびH2ガスをモル流量比AsH3:TMG=120：1で供給して膜厚０．２μｍとなるまで成長させた。その後、P型GaAsキャップ層９の上面を粗面化した。具体的には、基板温度を７５０℃まで昇温し、TMGガスおよびH2ガスを１分間供給し（AsH3ガスの供給を停止し）、５００℃まで降温した。この操作により、P型GaAsキャップ層９の上面に薄い（厚さ100ｎｍ程度）のGa原子の多い層が形成され、この層の表面（上面）がP型GaAsキャップ層９の粗面９ａとなる。なお、図１（ａ）の斜線部は粗面９ａを示している。
【００４４】
次に、成長を完了したウェハ表面にリッジ部を形成するためのマスクを設ける。マスクの材料としては用いるエッチング液に耐性のあるものが使用される（図３（ｂ）参照）。
次に、硫酸系エッチング液を用いて、P型GaAsキャップ層９と第２のP型GaAlAsクラッド層８をGaAsエッチングストップ層７の近傍まで第１のウェットエッチングを行なって、おおまかなリッジ形状を形成した（図３（ｃ）参照）。
続いて、HF溶液を用いて第２のP型GaAlAsクラッド層８に対して第２のウェットエッチングを行なって、所望のレーザ特性が得られるようなリッジ形状（リッジ幅：2.8μm）に仕上げた（図１（ｂ）参照）。
その後は、図５（従来技術２）で説明した工程を経て、結晶成長２回の実施例１の半導体レーザ素子を得た（図１（ｃ）参照）。なお、図１において、従来技術２と同様の構成要素には同じ符号を付している。
【００４５】
（比較例１）
比較例１として、P型GaAsキャップ層の形成工程において、AsH3ガス、TMGガスおよびH2ガスを実施例１と同様の流量比で供給して膜厚0.2μmまで成長させることのみ行い、実施例１で行なったそれ以後の操作は行なわないことにより、P型GaAsキャップ層を形成した。その後は、実施例１と同様の工程を行なってチップ化した半導体レーザ素子を得た。
【００４６】
（比較例２）
比較例２として、P型GaAsキャップ層の形成工程において、膜厚０．２μｍまで成長させた後、基板温度を７００℃まで昇温し、それ以外は実施例１と同様にしてP型GaAsキャップ層を形成した。その後は、実施例１と同様の工程を行なってチップ化した半導体レーザ素子を得た。
【００４７】
（比較例３）
比較例３として、P型GaAsキャップ層の形成工程において、AsH3ガスの供給停止時間を60秒とし、それ以外は実施例１と同様にしてP型GaAsキャップ層を形成した。その後は、実施例１と同様の工程を行なってチップ化した半導体レーザ素子を得た。
【００４８】
（実施例２）
実施例２として、ＭＢＥ法（分子線エピタキシー法）によって基板温度５８０℃でP型GaAsキャップ層まで積層し、その後７００℃まで昇温した後は、実施例１と同様にして、P型GaAsキャップ層を形成した。その後は、実施例１と同様の工程を行なってチップ化した半導体レーザ素子を得た。
【００４９】
（実施例３）
実施例３では、実施例１と同様にＭＯＣＶＤ法により、P型GaAsキャップ層まで積層した。この時点では、P型GaAsキャップ層の粗面化は未だ行なわれていない。その後、１００％硫酸、１００％過酸化水素水および水を重量比1：8 :50で混合して作製した１０℃の硫酸系エッチング液を用いて、2分間P型GaAsキャップ層の上面をウェットエッチングし、粗面化処理を行った。その後は、実施例１と同様の工程を行なってチップ化した半導体レーザ素子を得た。
【００５０】
（実施例４）
実施例４では、実施例３におけるＭＯＣＶＤ法をＭＢＥ法（成長温度580℃）に変更したこと以外は実施例３と同様にしてウェハを作製した。その後は、実施例１と同様の工程を行なってチップ化した半導体レーザ素子を得た。
【００５１】
（実施例５）
実施例５では、実施例１と同様にＭＯＣＶＤ法により、P型GaAsキャップ層まで積層した。この時点では、P型GaAsキャップ層の粗面化は未だ行なわれていない。その後、SiCl4ガスを含むエッチングガスを用いて、３分間P型GaAsキャップ層の上面をドライエッチングし、粗面化処理を行った。その後は、実施例１と同様の工程を行なってチップ化した半導体レーザ素子を得た。
【００５２】
（実施例６）
実施例６では、実施例５におけるＭＯＣＶＤ法をＭＢＥ法（成長温度580℃）に変更したこと以外は実施例５と同様にしてウェハを作製した。その後は、実施例１と同様の工程を行なってチップ化した半導体レーザ素子を得た。
【００５３】
（実施例７）
実施例７では、実施例１と同様にしてｎ型GaAs基板上に第２のP型GaAlAsクラッド層８まで成長させた。その後、ｐ型GaAsキャップ層を成長温度700℃で膜厚0.2μｍまで形成し、AsH3ガスのみ供給を60秒間停止し、その後直ちに全ての原料ガスの供給を停止し、500℃まで降温することにより、粗面を有するｐ型GaAsキャップ層を形成した。その後は、実施例１と同様の工程を行なってチップ化した半導体レーザ素子を得た。
【００５４】
（実施例８）
図２に示した結晶成長１回の半導体レーザ素子の実施例８を以下のようにして作製した。
実施例８では、ＭＢＥ法によってｎ型GaAs基板１上に基板温度580℃でｐ型GaAsキャップ層９まで形成した。この場合、ｐ型GaAsキャップ層９の形成に際しては、膜厚      0.2μｍとなったところで基板温度を650℃まで昇温し、原料ガス中のAsH3ガスを60秒間停止し、その後450℃まで降温した（図１（ａ）参照）。その後は、図３（ａ）〜図４（ｅ）（従来技術１）で説明した工程を経て、チップ化した半導体レーザ素子を得た。なお、図２において、従来技術１と同様の構成要素には同じ符号を付している。
【００５５】
実施例１〜８および比較例１〜３の半導体レーザ素子の素子抵抗を表１に記載した。なお、表１に各実施例および比較例におけるＰ型キャップ層の電極層と接する接触面の粗面の程度も表１に併記した。
【００５６】
【表１】
2006295056.tif 000003
【産業上の利用可能性】
【００５７】
本発明は、ＣＤ−Ｒ／ＲＷおよびＤＶＤ−Ｒ／ＲＷ等の読み出し、書き込みおよび消去に用いられる高出力な半導体レーザ素子に適用可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施例１〜７に係る半導体レーザ素子の製造工程の一部を示す斜視図である。
【図２】本発明の実施例８に係る半導体レーザ素子を示す斜視図である。
【図３】従来技術１の半導体レーザ素子の製造工程の一部を示す説明図である。
【図４】図３に示す製造工程の続きの工程を示す説明図である。
【図５】従来技術２の半導体レーザ素子を示す斜視図である。
【図６】従来技術３の半導体レーザ素子を示す斜視図である。
【符号の説明】
【００５９】
１  N型GaAs基板（ウェハ）
２  GaAsバッファ層
３  第１のN型GaAlAsクラッド層
４  第２のN型GaAlAsクラッド層
５  GaAlAs活性層
６  第1のP型GaAlAsクラッド層
７  GaAsエッチングストップ層
８  第２のP型GaAlAsクラッド層
９  P型GaAsキャップ層
１１  誘電体膜
１２  レジスト
１３  第１の金属電極層
１４  第２の金属電極層
１５  金膜（金属電極層）
１６  レーザウェハ
１７  レーザバー
２０  GaAs電流ブロック層
【図１】
2006295056.tif 000004
【図２】
2006295056.tif 000005
【図３】
2006295056.tif 000006
【図４】
2006295056.tif 000007
【図５】
2006295056.tif 000008
【図６】
2006295056.tif 000009