(57)【要約】【課題】  本発明は、半導体発光素子に発生する空乏領域により、この素子における駆動電流を制御するものである。【解決手段】  本発明の半導体発光素子は、少なくとも、基板結晶１と活性層３と接合部Ａとを有する。接合部Ａは、活性層３の近傍、例えば３μｍ以内に配置されている。接合部Ａは、活性層３へのキャリアの流れを制限する空乏領域Ｂを生成する構成となっている。接合部Ａは、第２導電型のゲート領域１６と第１導電型の制御領域１４との接合により構成される。ゲート領域１６に第三の電極１８を接続すると、第三の電極に印加される電圧により、駆動電流の大きさを制御することができる。【選択図】図９
2006080427.tif 000002
【特許請求の範囲】
【請求項１】
基板結晶と活性層と接合部とを備えており、
前記接合部は、前記活性層の近傍に配置されており、
かつ、前記接合部は、前記活性層へのキャリアの流れを制限する空乏領域を生成する構成となっている
ことを特徴とする半導体発光素子。
【請求項２】
さらに、上クラッド層と、下クラッド層と、第一の電極と、第二の電極とを備えており、
前記上クラッド層は、前記活性層の上部に隣接して配置されており、
前記下クラッド層は、前記活性層の下部に隣接して配置されており、
前記第一の電極は、前記上クラッド層に電気的に接続されており、
前記第二の電極は、前記下クラッド層に電気的に接続されており、
前記第一の電極と前記第二の電極の間に電流を流すことによって、前記活性層にキャリアを送り込む構成となっている
ことを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記接合部は、ｐｎ接合により構成されていることを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項４】
前記接合部は、金属−半導体接合により構成されていることを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項５】
前記接合部は、金属−絶縁体−半導体接合により構成されていることを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項６】
前記接合部は、前記活性層における活性領域から３μｍ以内の距離に配置されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子。
【請求項７】
さらに、第一導電型半導体で構成された制御領域と、第二導電型半導体で構成されたゲート領域とを備えており、
前記接合部は、前記制御領域と前記ゲート領域との接合により構成されており、
前記制御領域は、前記活性層へ流れ込む電流の流路上に配置されている
ことを特徴とする請求項１に記載の半導体発光素子。
【請求項８】
前記制御領域は、前記基板結晶の一部であることを特徴とする請求項７に記載の半導体発光素子。
【請求項９】
さらに下クラッド層を備えており、
前記下クラッド層は、前記基板結晶と前記活性層との間に配置されており、
前記制御領域は、前記下クラッド層と前記基板結晶の間に形成されている
ことを特徴とする請求項７に記載の半導体発光素子。
【請求項１０】
さらに下クラッド層を備えており、
前記下クラッド層は、前記基板結晶と前記活性層との間に配置されており、
前記制御領域は、前記下クラッド層の内部に形成されている
ことを特徴とする請求項７に記載の半導体発光素子。
【請求項１１】
さらに上クラッド層を備えており、
前記上クラッド層は、前記活性層の上方に配置されており、
前記制御領域は、前記上クラッド層の上方に配置されている
ことを特徴とする請求項７に記載の半導体発光素子。
【請求項１２】
さらに上クラッド層を備えており、
前記制御領域は、前記上クラッド層の内部に形成されている
ことを特徴とする請求項７に記載の半導体発光素子。
【請求項１３】
前記ゲート領域には、このゲート領域に電圧を印加するための第三の電極が電気的に接続されていることを特徴とする請求項７〜１１のいずれか１項に記載の半導体発光素子。
【請求項１４】
前記制御領域および前記ゲート領域と前記活性層との間には、空乏層制限領域が配置されていることを特徴とする請求項７〜１３のいずれか１項に記載の半導体発光素子。
【請求項１５】
前記空乏層制限領域におけるキャリア濃度は、前記制御領域よりも高いことを特徴とする請求項１４に記載の半導体発光素子。
【請求項１６】
前記制御領域と前記ゲート領域とは、材料または組成が互いに異なっていることを特徴とする請求項７〜１５のいずれか１項に記載の半導体発光素子。
【請求項１７】
前記ゲート領域には、ほぼ一方向に沿って延長されたスリットが形成されており、前記スリットの内部には、前記制御領域の一部又は全部が配置されていることを特徴とする請求項７〜１６のいずれか１項に記載の半導体発光素子。
【請求項１８】
前記スリットに面する、前記ゲート領域の側面には、凹凸が形成されていることを特徴とする請求項１７に記載の半導体発光素子。
【請求項１９】
前記ゲート領域には、ほぼ一方向に沿って連続して配置された穴が形成されており、前記穴の内部には、前記制御領域の一部又は全部が配置されていることを特徴とする請求項７〜１６のいずれか１項に記載の半導体発光素子。
【請求項２０】
前記ゲート領域の屈折率は、前記制御領域の屈折率よりも低くされていることを特徴とする請求項７〜１９に記載の半導体発光素子。
【請求項２１】
前記ゲート領域を構成する材料は、発生する光の波長に対して吸収性となっていることを特徴とする請求項７〜２０に記載の半導体発光素子。
【請求項２２】
前記吸収性とされた前記ゲート領域は、半導体に対して、不純物として鉄又はクロムを添加することにより構成されていることを特徴とする請求項２１に記載の半導体発光素子。
【請求項２３】
前記スリット又は前記穴の延長方向は、２以上に分岐されていることを特徴とする請求項１７〜１９のいずれか１項に記載の半導体発光素子。
【請求項２４】
前記分岐されたスリットのいずれかに沿う前記ゲート領域には、前記スリットに沿って進む光の位相を制御するための第四の電極が電気的に接続されていることを特徴とする請求項２３に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体発光素子に関するものである。
【背景技術】
【０００２】
図１（ａ）〜（ｅ）は、従来の半導体レーザの主要部における断面構造を示す図である。これらのレーザの説明においては、基本的に共通する要素には同じ符号を付して説明を簡略化する。
【０００３】
（従来例１）
図１(a)は、波長1.3μm帯で使用される、一般に埋め込みストライプ型と呼ばれる半導体レーザの構造を示している。この半導体レーザは、基板結晶１と、下クラッド層２と、活性層３と、上クラッド層４とを主要な構成として備えている。基板結晶１の下面には下電極６が取り付けられている。上クラッド層４の上面には、低抵抗層５を介して、上電極７が取り付けられている。
【０００４】
この半導体レーザでは、活性層３を上クラッド層４と下クラッド層２とでサンドイッチした後、それを、幅1.8μm以下1.6μm程度に狭くエッチングする。その後、電流をこの領域に集中させかつ側面が空気に曝されないようにするため、電流ブロック層８を側面に成長させている。電流ブロック層８は、高抵抗とされ、あるいは内部にpn接合を有しており、その内部に電流が流れないように工夫されている。
【０００５】
一般に、発振横モードは、導波機構で決まり、導波機構には、屈折率導波と、利得導波とがある。この埋め込みストライプ型レーザは、屈折率導波型と呼ばれるタイプの典型で、高次の横モードを遮断するため、ストライプ幅を上述の通り1.6μm程度に狭く形成しなければならない。このストライプ幅の許容値は狭いのが一般的で、例えば±0.2μm程度である。このため、エッチングには細心の注意と管理が要求される。また、ストライプ部分と電流ブロック層との界面で屈折率が非連続的に変化する事から、エッチング側面の凹凸は光の散乱損失に大きく効き、レーザの閾値、効率及び遠視野像などの特性に影響する。
【０００６】
この種の半導体レーザの閾値は、室温で2mA程度と十分低く出来るが、動作電流は通常15〜25mA程度となり、一般的ディジタル回路の出力を直接繋いで半導体レーザを変調する事は出来ない。通常はSi-BipトランジスタやHBT或はGaAs-FET、又はこれらを組み合わせた駆動回路を別途構成して、これを介して駆動しなければならない。
【０００７】
さらに、一旦エッチングした結晶は当然元に戻せず、デバイスを作製後は、幅を調整することはできない。また、このストライプ領域、即ちレーザ導波路をY字型に分岐させて別の機能を付与しようと試みても、埋め込む前に先ずリッジ状にエッチングしなければならないが、Y字型の股の内側にエッチングの溝は入り難く、本来なら既に二本の導波路になるべき部位でも幅の広い1本の導波路が暫く続き、二本の導波路間の間隔がある広さに達した所で急にエッチングが進んで2本になるのが普通である。これは、レジストのパターン形成時にもエッチング時にも、狭いところでは反応性の材料の新旧交代が難しく反応が進まない事と、多くのエッチングでは結晶を構成する元素によって反応速度が違い、多くの化合物半導体材料では、結晶面指数で表現すると（1,1,1,）面が現われ易く、この面が(1,0,0,)主面に対して54.5度傾いているためである。更に、埋め込み成長する段階では、この股の部分の成長が上記エッチングする場合と同様、ガスや融液の入れ替わりが難しい事から困難である。エッチング時に結晶による異方性と電流ブロック層成長時の成長機構の関係特に、損失を最小に抑えるため、股の角度を非常に狭くすればするほど、Ｙ分岐を形成する事は難しかった。
【０００８】
（従来例２）
図１(b)は、波長0.78μm帯で用いられる、一般にSBA型と呼ばれるレーザの構造を示している。この構造を得るには、まず、n-GaAsからなる基板結晶１の上に、キャリア密度1〜4ｘ101８cm-3のp-GaAs層を約1μm成長させる。ついで、そのp-GaAs層をマスクして幅約2.5μmの溝状にエッチングして電流ブロック層８を得ることができる。これにより、図（ｂ）のように、溝の底に、基板結晶１の上面を露出させ、その上に、キャリア密度2〜4ｘ1017cm-3のn-AlGaAs層（下クラッド層２）、活性層３、p-AlGaAsからなる上クラッド層４、そしてp+-GaAsからなる低抵抗層５を順次形成する。この後、上電極７を形成した後、基板結晶１を然るべき厚さに研磨して、下電極６を形成する。このウエハを劈開して共振端面を形成し、両端面に然るべき誘電体膜を蒸着して後、個々のチップに分離して、適当なヘッダー或はサブマウント上に組み立てる。
【０００９】
この種のレーザでは、上電極を正に下電極を負にして電流を流せば、閾値以上の電流において、電流ブロック層８に設けた溝状の部分にある活性層３でレーザ発振が起こる。これは、電流ブロック層８の上下がｎ型層で、縦に見た場合n-p-nとなっていて、下クラッド層２と電流ブロック層８は逆バイアス状態となるため電流が流れ難い事から、電流が電流ブロック層８のない溝部に集中し、幅の狭い溝底の活性層３で基本横モード発振を呈するのである。
【００１０】
この型のレーザは、比較的簡単な工程で、発振閾値20mA程度の特性を得られ、端面反射率や共振器長を最適化すれば更に低閾値化が可能にも思える。しかし、下クラッド層２の電気抵抗が比較的低く、この下クラッド層２を流路にした漏洩電流が無視できないこと、電流ブロック層８が周囲から浮いている上、レーザ発振の起こる溝部では発振光を電流ブロック層８が吸収するので、吸収により発生する電子がこの電流ブロック層８の障壁効果を減じること、等から低閾値化に限界があると考えられて、それ以上の改良はされなかった。
【００１１】
（従来例３）
図１(c)は、波長1.3μm帯で主に用いられている、一般にリッジストライプ型と呼ばれる半導体レーザの構造を示している。このレーザは、活性層３を上クラッド層４と下クラッド層２とでサンドイッチし、上クラッド層４における、活性層３の直上の位置で、幅1.8μm以下1.6μm程度にエッチングした後、上電極７を形成し、然るべき厚さまで基板結晶１を研磨した後、下電極６を形成して、ウエハの熱処理を施した後、劈開により共振器端面を形成し、その端面に然るべき誘電体保護膜や反射率制御のための誘電体膜を製膜してレーザチップとしている。
【００１２】
上述の通りに、導波機構には屈折率導波と、利得導波とがあるが、このリッジストライプ型レーザは、屈折率導波型と呼ばれるタイプの別の例で、高次の横モードを遮断するため、リッジ幅を上述の通り1.6μm程度に狭く形成しなければならない。このリッジ幅の許容値も狭いのが一般的で、例えば±0.2μm程度である。このため、エッチングには細心の注意と管理が要求される。また、上述の埋め込みストライプ型同様、リッジ部分とそれ以外の部分、即ち空気との界面で屈折率が非連続的に変化する事から、エッチング側面の凹凸は光の散乱損失に大きく効き、レーザの閾値、効率及び遠視野像などの特性に影響する。
【００１３】
この種の半導体レーザでは、注入電流がリッジ部から活性層３に至る間に、上クラッド層４及び活性層３において拡散して散逸する。このため、その閾値は、埋め込みストライプ型に比べて劣るが、それでも、室温で6mA程度と比較的低く出来る。動作電流は通常25〜35mA程度となり、駆動回路が別途必要な事は埋め込みストライプ型と基本的に同じである。必要な駆動電流が高い分だけ、駆動用トランジスタもそれに耐える物でなければならない。
【００１４】
さらに、Ｙ分岐を形成する事が困難な点も上述の埋め込みストライプ型と同様である。
【００１５】
（従来例４）
図１(d)は、一般に、面発光型（VCSEL）と呼ばれる850nm帯レーザの断面構造である。このレーザは、活性層３とAlAs層９とを上クラッド層４と下クラッド層２とでサンドイッチし、更に下DBR(分布ブラッグ反射器）１０と上DBR１１でサンドイッチする。さらに、光を取り出す窓７ａを開けた上電極７を形成した後、この窓７ａを中心に、直径20μm程度の円形メサ状領域を残してエッチングし、更に下電極６を形成して、先のエッチングで露出したAlAs層９を高温水蒸気中で処理して酸化する事によって上記AlAs層９の周辺部を絶縁物化し、電流絞りとして作用せしめ、電流路を直径5〜10μmの範囲に制限することで、レーザを構成している。
【００１６】
上電極７の電気抵抗や窓明け加工を考慮すると、円形メサ状領域の直径は大きいほど加工は行い易く歩留も上がる。しかし、AlAs層９を周辺から酸化させたときに、最終的に残す中心部の直径は5μm程度にしたい。その為には、円形メサ状領域の直径が大きいと、酸化させる領域が広くなり、制御が難しくなる。円形メサ状領域の直径が10μmより大きいと、円形部を均一に発光させるのが困難であり、発光状態は、周辺部が強く発光して王冠状となる。また、加工プロセスにおいても、AlAs層９を酸化させ過ぎると、一旦酸化した層は元へ戻せないため、不良品となってしまう。つまり、この種のレーザにおける加工プロセスは、制御性が悪いものとなっている。
【００１７】
こうして出来た面発光レーザ(VCSEL）の発振閾値は1.5mA程度で、動作電流は5〜10mAである。発振横モードは発光部の形状と寸法で決まるが、上述のように、発光部の寸法と形状を歩留良く制御する事は困難で、一般に多モードとなってしまう。従って、使用する光ファイバーはコアー径の太い多モードファイバーとなり、出力の小さい事と相俟って、出力光の伝送距離としては、最大500m程度に制限されてしまう。
【００１８】
図１(e)は、同図(c)に記載したリッジストライプ型レーザに、同図(d)で述べた面発光型レーザの電流絞りを転用した構造である。活性層３の上にAlAs層９を配し、同図(c)の説明で述べたリッジ形成のエッチングを施した後、同図(d)で述べた様に、AlAs層９をリッジの左右から酸化してリッジ幅よりも狭い領域へ電流を絞る構造としてある。例えば、リッジ幅を4μmにし、酸化物電流絞りの間隙即ち電流路を1.5μmにする。リッジで決まる屈折率導波路幅は4μmで、一次モードと二次モードも許容される寸法である。しかし、薄いとはいえAlAs層９の両端部が酸化しているので、活性層３の光が感じる実効屈折率分布は、絞りのある周辺部の屈折率が中心部のそれより若干低い。つまり、屈折率導波の機能を有する。さらに、電流の流入口の一部における電流密度が高いので、これに対応してキャリア密度も高く、その分利得が高い。つまり、利得導波の機能も有する。これらの効果により、この種のレーザは、数十mW以上であっても、基本モード発振を維持できる。
【００１９】
この構造を製造する際の歩留を考えると、リッジエッチングの歩留と、AlAs層９を周辺から酸化させて最終的に1.5±0.2μmを残す歩留とを考慮する必要があり、加工プロセスの制御が難しい。
【００２０】
さらに、一旦エッチングした結晶は当然元に戻せず、デバイスを作製後は幅を調整する余地が無い。また、このストライプ領域、即ちレーザ導波路を分岐させて別の機能を付与しようと試みても、上述の埋め込みストライプ型やリッジストライプ型同様、パターニング、エッチング時に分岐部の股の内側の加工が難しく、損失の小さい分岐の形成が困難を伴うので、Ｙ分岐を形成する事も出来なかった。
【００２１】
従来の半導体レーザは、端面発光型、面発光型を問わず、活性層へ注入するキャリアの量を電流値において制御して出力を制御している。また、発振横モードは、導波機構で決まる。導波機構には、屈折率導波と、利得導波とがある。屈折率導波型では、半導体レーザ作製時に、高次モードを遮断する様に、屈折率の異なる材料を微細加工して導波路を作製する。一方、利得導波では、注入電流や光が受ける損失に空間的濃淡を付ける事で単一モード発振を実現する。特に、屈折率導波だけで高次横モードを完全に遮断し基本横モード発振を得ようとすると、発振波長が1.3μm帯の場合でも、活性層における活性領域の幅を1.8μm以下にしなければならず、加工が難しくなるという問題がある。また、この発振横モードを外部から制御する手段は従来は無かった。
【００２２】
上述のように、どのレーザ構造でも、動作は全て電流で規定されており、一般的なCMOSの出力で動作させる事は出来なかった。従来型レーザでも、電極を分割して一部だけに制御電流を流し、残りには定電流を流せば、制御電流がある値以上のとき強く発振し、それ以下では閾値以下或は極低出力の状態を実現できる筈である。図2は、この点を考慮した半導体レーザの構造の模式図である。図示の例では、レーザのストライプ構造を埋め込みストライプ型とし、上電極７を主電極７ｂと副電極７ｃとの2つに分け、それぞれ個別に電流を流せるようにしている。使用時には、主電極７ｂだけに電流を流してレーザ発振の閾値付近の状態とする。ここで副電極７ｃに電流を流すと、発振して光出力は然るべき値になる。副電極７ｃの電流を切れば、発振は停止する。この副電極７ｃに流す電流は極僅かで済むことは容易に推測され、1mA以下での制御も可能と考えられる。この値はCMOSで駆動できる値である。しかし、副電極に加える信号のパターンによっては、最初の光強度が極端に大きく、続く信号にも影響するという所謂パターン効果が大きいと推察される。更に、温度が変われば閾値も変わる半導体レーザにあっては、最適条件が非常に狭い範囲に限られるので、現実には実用にならないと思われる。
【００２３】
従来の半導体レーザでは、発振光強度を増そうとする場合には電流を増やさねばならない。逆に、発振光強度を減らそうとする場合には電流を減らさねばならない。即ち、半導体レーザのON-OFFを含め変調には駆動電流の変調が不可欠であった。
【００２４】
一方、多くの信号はディジタル化されて、ON-OFF信号に二値化されている。また、ディジタル論理回路では、通常、Si-CMOS回路でデータが処理され、出力される。このSi-CMOS回路では、一般に電流が殆ど取れず、この回路の出力で半導体レーザを変調又はON-OFFする事は出来ない。
【００２５】
従って、多くの場合、Si-CMOSからの信号を、バイポーラトランジスターを使ったカレントミラーなどの回路や、電流を流す事を考慮した特別なCMOS回路で半導体レーザ用の駆動回路を構成して、半導体レーザの動作に必要な数〜数十mAの電流変化に変換して、これを介して半導体レーザを変調又はON-OFF動作させねばならない。
【００２６】
また、従来の半導体レーザでは、信号線の他に駆動回路が必要となり、これらの回路と、個別に外装された半導体レーザとを配線で繋いで動作させることになる。すると、浮遊容量や浮遊インダクタンスが増え、信号波形の鈍化や変形、高速成分の遮断などが発生してしまう。
【００２７】
さらに、従来の屈折率導波型の半導体レーザでは、その作製時に、高次モードを遮断する様に屈折率の異なる材料を組合せ、さらに微細加工を行っている。一方、利得導波では、注入電流や光が受ける損失に空間的濃淡を付ける事で単一モード発振を実現している。仮に屈折率導波だけで高次横モードを完全に遮断し基本横モード発振を得ようとすると、発振波長が1.3μm帯の場合でも、活性領域の幅を1.8μm以下にしなければならず、加工が難しくなる。また、発振横モードを動的に制御する手段が無かったので、レーザの機能にも限界があった。さらに、活性領域を含む導波路を分岐したり合流させたりする場合には、一般に、レジストパターンを形成して半導体をエッチングして作製するため、細かいレジストパターンを形成してエッチングを行うことは、極めて難しい加工となってしまう。
【発明の開示】
【発明が解決しようとする課題】
【００２８】
本発明は、このような事情に鑑みてなされたもので、前記のような問題を原理的に解消しうる半導体発光素子を提供しようとするものである。
【課題を解決するための手段】
【００２９】
請求項１記載の半導体発光素子は、基板結晶と活性層と接合部とを備えている。前記接合部は、前記活性層の近傍に配置されている。さらに、前記接合部は、前記活性層へのキャリアの流れを制限する空乏領域を生成する構成となっている。
【００３０】
請求項２記載の半導体発光素子は、請求項１に記載のものにおいて、さらに、上クラッド層と、下クラッド層と、第一の電極と、第二の電極とを備えている。前記上クラッド層は、前記活性層の上部に隣接して配置されている。前記下クラッド層は、前記活性層の下部に隣接して配置されている。前記第一の電極は、前記上クラッド層に電気的に接続されている。前記第二の電極は、前記下クラッド層に電気的に接続されている。この半導体発光素子は、前記第一の電極と前記第二の電極の間に電流を流すことによって、前記活性層にキャリアを送り込む構成となっている。
【００３１】
請求項３記載の半導体発光素子は、請求項１又は２に記載のものにおいて、前記接合部がｐｎ接合により構成されたものとなっている。
【００３２】
請求項４記載の半導体発光素子は、請求項１又は２に記載のものにおいて、前記接合部が金属−半導体接合により構成されたものとなっている。
【００３３】
請求項５記載の半導体発光素子は、請求項１又は２に記載のものにおいて、前記接合部が金属−絶縁体−半導体接合により構成されたものとなっている。
【００３４】
請求項６記載の半導体発光素子は、請求項１〜５のいずれか１項に記載のものにおいて、前記接合部が、前記活性層における活性領域から３μｍ以内の距離に配置されたものとなっている。
【００３５】
請求項７記載の半導体発光素子は、請求項１に記載のものにおいて、さらに、第一導電型半導体で構成された制御領域と、第二導電型半導体で構成されたゲート領域とを備えている。前記接合部は、前記制御領域と前記ゲート領域との接合により構成されている。前記制御領域は、前記活性層へ流れ込む電流の流路上に配置されている。
【００３６】
請求項８記載の半導体発光素子は、請求項７に記載のものにおいて、前記制御領域が前記基板結晶の一部であるものとなっている。
【００３７】
請求項９記載の半導体発光素子は、請求項７に記載のものにおいて、さらに下クラッド層を備えている。前記下クラッド層は、前記基板結晶と前記活性層との間に配置されている。前記制御領域は、前記下クラッド層と前記基板結晶の間に形成されている。
【００３８】
請求項１０記載の半導体発光素子は、請求項７に記載のものにおいて、さらに下クラッド層を備えている。前記下クラッド層は、前記基板結晶と前記活性層との間に配置されている。前記制御領域は、前記下クラッド層の内部に形成されている。
【００３９】
請求項１１記載の半導体発光素子は、請求項７に記載のものにおいて、さらに上クラッド層を備えている。前記上クラッド層は、前記活性層の上方に配置されている。前記制御領域は、前記上クラッド層の上方に配置されている。
【００４０】
請求項１２記載の半導体発光素子は、請求項７に記載のものにおいて、さらに上クラッド層を備えている。前記制御領域は、前記上クラッド層の内部に形成されている。
【００４１】
請求項１３記載の半導体発光素子は、請求項７〜１１のいずれか１項に記載のものにおいて、前記ゲート領域に、このゲート領域に電圧を印加するための第三の電極を電気的に接続しているものである。
【００４２】
請求項１４記載の半導体発光素子は、請求項７〜１３のいずれか１項に記載のものにおいて、前記制御領域および前記ゲート領域と前記活性層との間に、空乏層制限領域を配置したものである。
【００４３】
請求項１５記載の半導体発光素子は、請求項１４に記載のものにおいて、前記空乏層制限領域におけるキャリア濃度が前記制御領域よりも高いものである。
【００４４】
請求項１６記載の半導体発光素子は、請求項７〜１５のいずれか１項に記載のものにおいて、前記制御領域と前記ゲート領域とは、材料または組成が互いに異なっているものである。
【００４５】
請求項１７記載の半導体発光素子は、請求項７〜１６のいずれか１項に記載のものにおいて、前記ゲート領域には、ほぼ一方向に沿って延長されたスリットが形成されており、前記スリットの内部には、前記制御領域の一部又は全部が配置されているものである。
【００４６】
請求項１８記載の半導体発光素子は、請求項１７に記載のものにおいて、前記スリットに面する、前記ゲート領域の側面に、凹凸を形成したものとなっている。
【００４７】
請求項１９記載の半導体発光素子は、請求項７〜１６のいずれか１項に記載のものにおいて、前記ゲート領域に、ほぼ一方向に沿って連続して配置された穴を形成し、前記穴の内部に、前記制御領域の一部又は全部を配置したものとなっている。
【００４８】
請求項２０記載の半導体発光素子は、請求項７〜１９に記載のものにおいて、前記ゲート領域の屈折率を、前記制御領域の屈折率よりも低くしたものとなっている。
【００４９】
請求項２１記載の半導体発光素子は、請求項７〜２０に記載のものにおいて、前記ゲート領域を構成する材料を、発生する光の波長に対して吸収性としたものとなっている。
【００５０】
請求項２２記載の半導体発光素子は、請求項２１に記載のものにおいて、前記吸収性とされた前記ゲート領域を、半導体に対して、不純物として鉄又はクロムを添加することにより構成したものとなっている。
【００５１】
請求項２３記載の半導体発光素子は、請求項１７〜１９のいずれか１項に記載のものにおいて、前記スリット又は前記穴の延長方向を、２以上に分岐したものとなっている。
【００５２】
請求項２４記載の半導体発光素子は、請求項２３に記載のものにおいて、前記分岐されたスリットのいずれかに沿う前記ゲート領域に、前記スリットに沿って進む光の位相を制御するための第四の電極を電気的に接続したものとなっている。
【発明の効果】
【００５３】
本発明の半導体発光素子によれば、接合部により発生した空乏領域により、駆動電流の流路を規制することができる。これにより、利得導波としての導波路の幅を狭めることができる。さらに、接合部を構成するゲート領域に電圧を印加することにより、導波路の幅を動的に制御することも可能となる。つまり、電圧によるレーザ発振の制御が可能となる。
【００５４】
言い換えれば、本発明による半導体発光素子を、電圧で出力が規定された標準インターフェースに直結して発光量を制御する事も可能になる。その結果、レーザ駆動機器の構成を簡単化することも可能となる。
【発明を実施するための最良の形態】
【００５５】
以下、本発明に係る半導体発光素子をレーザに適用した場合の実施形態を、添付図面を参照して説明する。
【００５６】
（第１実施形態）
図３は、本発明の第１実施形態を示す。同図(a)は、発振領域を含み、かつ、そこに導波される光の進行方向に垂直な面で切断した断面図である。なお、本実施形態の説明においては、既に説明した従来の半導体レーザと同様の機能を有する部材については、同一符号を付して説明を簡略化する。
【００５７】
本実施形態の半導体発光素子は、基板結晶１と、下クラッド層２と、活性層３と、上クラッド層４と、低抵抗層５と、下電極（第一の電極）６と、上電極（第二の電極）７と、制御領域１４と、ゲート領域１６とを備えている。
【００５８】
この実施形態では、基板結晶１及び下クラッド層２はいずれも第一導電型（ｎ型又はｐ型）半導体により構成されている。また、上クラッド層２４は、第二導電型（ｐ型又はｎ型）半導体により構成されている。
【００５９】
ゲート領域１６は、この実施形態では、基板結晶１の上面に形成されている（形成方法は後述）。ゲート領域１６は、第二導電型とされている。制御領域１４は、この実施形態では、基板結晶１の一部により構成されている。つまり、この実施形態では、基板結晶１のうち、ゲート領域１６に隣接し、かつ、左右のゲート領域16に挟まれた領域が制御領域１４となっている。制御領域１４は、基板結晶１と同様に、第一導電型となっている。制御領域１４は、活性層３へ流れ込むキャリアの移動経路上に配置されている。
【００６０】
一般に、p型とn型の半導体 を接触させるとその界面付近に空乏領域を生じ、この領域を接合領域と称する。本発明の場合、制御領域14とゲート領域16との界面付近には、両領域に跨って空乏領域を生じる。この両空乏領域を含めた、制御領域１４とゲート領域１６との接合界面近傍の領域を接合部Ａと称する。制御領域14に含まれる空乏領域を空乏領域Ｂと称する。この空乏領域Ｂは、活性層４へのキャリアの流れを制限する働きを持ち、活性層３の近傍（具体的に は例えば活性層３から３μｍ以内）に配置されている。空乏領域の幅は、それぞれの領域のキャリア密度に依存し、ここではゲート領域のキャリア密度が制御領域より大きいので、大きな空乏領域Ｂを生じる事になる。つまり、本実施形態の接合部Ａは、ｐｎ接合により構成されており、空乏領域Ｂは、ｐｎ接合に基づいて生成されている。
【００６１】
また、上電極（第一の電極）７は、低抵抗層５を介して、上クラッド層４に電気的に接続されている。下電極（第二の電極）６は、基板結晶１及び制御領域１４を介して、下クラッド層２に電気的に接続されている。本実施形態では、上電極７と下電極６との間に電流を流すことによって、活性層３にキャリアを注入する構成となっている。活性層３のうち、実際にキャリアが注入発光を生じる領域を活性領域と称する。
【００６２】
（第１実施形態の素子の作製方法）
次に、第１実施形態の素子を作製方法の具体例を説明する。まず、第一導電型の基板結晶１の上面に、拡散法あるいはイオン注入法により、高濃度の第二導電型からなるゲート領域１６を選択的に形成する。
【００６３】
例えば、基板結晶１としては、キャリア密度が1ｘ1016cm-3のｎ型GaAs基板を用いる。この基板結晶１に、幅2.0μmのマスクを施した後、Beをイオン注入してｐ領域(この領域がゲート領域１６となる）を形成する。このｐ型のゲート領域１６のキャリア密度は、例えば2ｘ1018cm-3である。マスクを除去後、MOCVD法により、Sを不純物にして、キャリア密度5ｘ1016cm-3のn-Al0.4Ga0.6As層を下クラッド層２として1μm成長する。引き続いて、不純物を添加しないGaAs層を活性層３として厚さ0.05μm成長させる。引き続いて、Znを不純物として、キャリア密度2ｘ1017cm-3としたp-Al0.4Ga0.6As層を上クラッド層４として1μm成長する。更に、Znを不純物として、キャリア密度1ｘ1019cm-3としたp-GaAs層を低抵抗層５として0.5μm成長する。その後、Ti,Pt,Auの順に真空蒸着して上電極７を施す。
【００６４】
その後、幅10μmのストライプ状マスクを施し、選択エッチング液を使用して、上電極７から下クラッド層２までを選択的に除去した。このエッチングによって、リッジ部の幅はほぼ5μmとなった。ついで、基板結晶１を研磨して、100μm迄薄くした後、Au-Ge,Ni,Auの順に真空蒸着して下電極６を形成する。このようにして得たウエハ全体を約400℃で焼鈍した後、劈開し端面コートを施し、個々のチップに分離して半導体レーザとして組み立てることができる。
【００６５】
こうして作製した半導体レーザにおいては、閾値が大略10mAであり、電流を40mA以上に上げても光出力対電流特性は所謂「キンク」を伴う事の無い単純増加曲線に終始すると考えられる。
【００６６】
（第１実施形態の素子の動作）
図３(b)に示す様に、本発明の第１実施形態では、制御領域１４中に、基板結晶１及び下クラッド層２の内部におけるキャリア（電流）の流れに対して障壁となる空乏領域Ｂが形成される。この結果、電流の流路がその分狭くなる。すると、リッジ幅の中央部に利得が集中する。すると、屈折率導波として許容される基本モード、一次モードの内、基本モードが多く利得を得られることとなり、基本モードでの発振が行われる。制御領域１４の幅を2.0μmとし、空乏領域Ｂの幅を約0.25μmとすれば、電流は、1.5μmに集中している事になる。なお、本実施形態の図３(a)では、第二導電型のゲート領域１６を、基板結晶１の上面に残しているが、これは本質的ではなくマスクを用いてリッジエッチングする際、下クラッド層２と共に、ゲート領域１６をエッチングして幅を狭くしても良い。
【００６７】
本実施形態によれば、制御領域１４の幅を広く形成しておいても、空乏領域Ｂにより電流の流路を規制できるので、レーザを加工する工程が容易となるという利点がある。
【００６８】
図４は、本実施形態の動作の基本概念をさらに詳しく示す図である。ただし、図４（ａ）は、第３図とは、電流の向きが逆になっている。活性層３領域の近傍には、第二導電型の制御領域１４があり、それに隣接して、第一導電型のゲート領域１６がある。そして、第一導電型のゲート領域１６のキャリア密度が第二導電型の制御領域１４のキャリア密度より十分大きければ、第二導電型の制御領域１４に、第一導電型のゲート領域１６より格段に大きな空乏領域Ｂができる。ただし、このようなキャリア密度にすることは必須ではない。この空乏領域Ｂの厚さは、キャリア密度（即ち、不純物濃度、或は空間電荷密度）の平方根の逆数にほぼ比例している。空乏領域Ｂによって、電流の流路や利得の幅は制限される（図４（ｂ）および（ｃ）参照）。したがって、キャリア密度の調整により、レーザの発光量や横モードを規定することが可能となる。
【００６９】
（第２実施形態）
図5は、本発明の第２実施形態を示している。同図(a)は素子断面図である。この第２実施形態では、第一導電型の基板結晶１(組成：n-GaAs、キャリア密度：5ｘ1017cm-3）の上に、MOCVD法により低濃度（キャリア密度：5ｘ1015cm-3)の第一導電型の層(厚さ0.2μm)を形成し、幅2μmのマスクを施してBeをイオン注入法で注入し選択的にp領域を形成する。このイオン注入されてp型になった領域が第二導電型のゲート領域１６となり、マスクで保護されn型(第一導電型)のまま残った領域が制御領域１４となる。本実施形態における前記以外の構造および作製手順は、前記第１実施形態と同様なので説明を省略する。
【００７０】
第２実施形態の素子によれば、基板結晶１のキャリア密度が、第１実施形態に比べて一般的であるため、入手が容易であり、また、制御領域１４のキャリア密度を電気抵抗を気にせず低く形成する事が出来るという利点がある。制御領域１４のキャリア密度が低ければ、空乏領域Ｂは必然的に大きくなる。
【００７１】
第２実施形態に係る半導体レーザの閾値は、大略9mAで、電流を40mA以上に上げても光出力対電流特性は、所謂「キンク」を伴う事の無い単純増加曲線に終始すると考えられる。このような閾値の低減が達成できるのでは、第１実施形態に比べて、基板結晶１のキャリア密度を上げられる点と、制御領域１４のキャリア密度を下げられて実効電流路幅が狭くなる（例えば１μm以下）点とによる。
【００７２】
図５(b)は、上記した第２実施形態の動作を示す模式図で、動作原理は基本的に先の第１実施形態と同じである。ただし、第１実施形態に比べて、第一導電型の制御領域１４のキャリア密度が低い分だけ、空乏領域Ｂの厚さが厚くなる。このため、電流の実効流路幅を狭くすることが可能となる。更に、第２実施形態では、基板結晶１のキャリア密度を上げられるので、基板結晶の選択の自由度が広がるだけでなく、電気抵抗が減少するという利点もある。
【００７３】
（第３実施形態）
図６は、本発明の第３実施形態を示す。同図(a)は、第３実施形態の主要部断面図である。この実施形態では、第１実施形態と同様に、第一導電型の基板結晶１(組成：n-GaAs、キャリア密度：5ｘ1017cm-3）を用い、この上にMOCVD法で高濃度（2ｘ1018cm-3)の第二導電型(p型 )のp-GaAs層(厚さ0.2μm)を形成する。このp-GaAs層の領域がゲート領域１６となる。この際、ｐ型不純物としては、拡散し難いMgを採用した。このため、p-GaAs層の形成は、CP2Mg(bis-cyclopentadienyl Mg)を供給しながら行った。電流の流路としたい部分の幅0.2μmに亘って第二導電型のゲート領域１６をエッチングで除去した後、この上に再度MOCVD法で第一導電型の下クラッド層２及びそれ以上の各層を形成する。ここで、下クラッド層２のキャリア密度を下げ、1ｘ1016cm-3程度にした。以後の層の製法は第１実施形態と同様である。できた結晶層の断面構造は、同図（ａ）に示すように、上記エッチングで出来た深さ約0.2μmの溝を反映して、僅かな段差ができている。下クラッド層２における、ゲート領域１６に隣接している部分が制御領域１４となっている。
【００７４】
こうして作製した半導体レーザの閾値は大略8.5mAで、電流を40mA以上に上げても光出力対電流特性に「キンク」は無いと考えられる。更に、遠視野像の半値幅にも電流依存性が無く一定とすることができると考えられる。
【００７５】
図６(b)は、本発明の第３実施形態の動作を示す模式図である。この実施形態の動作原理は、基本的に先の例と同じである。第３実施形態では、活性層３に段差が形成される（図６（ａ）参照）ため、この段差が、実質的に屈折率導波における導波路幅を与える。この導波路幅は、高次モードが禁止される幅であるために、本実施形態の半導体レーザでは、光−電流特性ばかりでなく、遠視野像も大きく改善され、閾値も改善されると考えられる。
【００７６】
これらに加えて、第３実施形態では、第一導電型である制御領域１４のキャリア密度が低い分だけ、空乏領域Ｂの厚さが厚くなり、実効的電流路幅を狭く（例えば1μm以下に）できる。すると、制御領域１４の幅を広くしておいても、電流の流路を狭くできるので、基本モード以外での発振を防止することができ、素子の加工が容易となる。更に、基板結晶１のキャリア密度を上げられるので、基板結晶１の選択の自由度が広がるだけでなく、電気抵抗が減少するという利点もある。
【００７７】
（第４実施形態）
図7は、本発明の第４実施形態を示す。同図(a)は、第４実施形態の主要部断面図である。この実施形態では、第一導電型の基板結晶１として、キャリア密度：3ｘ1018cm-3のn-GaAsを用い、この上にMOCVD法で第一導電型(n型)でキャリア密度2ｘ1017cm-3のAl0.4Ga0.6As層を厚さ0.5μm形成し、引き続いて第二導電型(p型)でキャリア密度3ｘ1018cm-3のp-GaAs層(厚さ0.１μm)を形成する。この際、ｐ型不純物としてMgを用いる点は先の第３実施形態と同様である。ついで、電流の流路としたい部分の幅2μmに亘って上記第二導電型の層をエッチングで除去した後、この上に、再度MOCVD法により、第一導電型でキャリア密度2ｘ1017cm-3のAl0.4Ga0.6As層を厚さ0.5μm形成し、先に形成した第一導電型のAl0.4Ga0.6As層と合せて下クラッド層２とする。以後の製法は第１実施形態と同様である。尚、再度MOCVD成長する際には、成長装置の中でHClを主成分とするガスを流して軽くエッチングする事により、層の表面に出来た薄い酸化物膜を除去するなどの技法を施す必要がある。できた結晶層の断面構造は、正確には図6(a)の様な段差を描くべきであるが、段差が小さい事から省略して平坦に描いた。
【００７８】
本実施形態では、下クラッド層２の内部に形成された第二導電型の層がゲート領域１６に相当し、ゲート領域１６に隣接した領域が制御領域１４に相当している。
【００７９】
こうして作製した半導体レーザの閾値は大略8.0mAで、電流を40mA以上に上げても光出力対電流特性に「キンク」は無いと考えられる。更に、遠視野像の半値幅にも電流依存性が無く一定になると考えられる。
【００８０】
図７(b)は、第４実施形態の動作を示す模式図である。この実施形態の動作原理は、基本的に、先の各実施形態と同じである。第４実施形態では、電流路狭窄を活性層３に近い位置で行っているので、活性層３までの電流拡がりが少なく、活性層３の狭い領域へ集中的にキャリアを注入できるため閾値が一段と低くなる。
【００８１】
（第５実施形態）
図8は、本発明の第５実施形態の主要部断面図である。この実施例では、第一導電型の基板結晶１としてキャリア密度：3ｘ1018cm-3のn-GaAsを用い、この上にMOCVD法で第一導電型(n型)でキャリア密度2ｘ1017cm-3のAl0.4Ga0.6As層を厚さ1.0μm形成して下クラッド層２とし、引き続いて活性層３を形成し、その上に第二導電型（p型）でキャリア密度2ｘ1016cm-3のAl0.4Ga0.6As層を厚さ0.5μm形成する。この際、ｐ型不純物としては、一般的なZnを用いる。引き続いて第一導電型(n型 )でキャリア密度が2ｘ1018cm-3のn-GaAs層(厚さ0.１μm)を形成する。添加不純物としては一般的なSを用いる。
【００８２】
ついで、電流の流路としたい幅2μmの部分の上記第一導電型の層をエッチングで除去した後、この上に、再度MOCVD法により、第二導電型でキャリア密度2ｘ1016cm-3のAl0.4Ga0.6As層を厚さ0.5μm形成し、先に形成した第二導電型のAl0.4Ga0.6As層と合せて上クラッド層４とする。ここで、第一導電型(n型)でキャリア密度が2ｘ1018cm-3のn-GaAs層(厚さ0.１μm)がゲート領域１６となり、第二導電型でキャリア密度2ｘ1017cm-3のAl0.4Ga0.6As層のうち、ゲート領域１６に隣接する部分が制御領域１４となる。この後、P+-GaAsの低抵抗層５を形成する。その後の電極形成、劈開及び組立等の製法は、先の各実施形態と同様である。なお、再度MOCVD成長する際に、成長装置の中でHClを主成分とするガスを流して軽くエッチングする点は上述の第４実施形態と同様である。
【００８３】
こうして作製した半導体レーザの閾値は大略8.0mAで、電流を40mA以上に上げても光出力対電流特性に「キンク」は無いと考えられる。更に、遠視野像の半値幅にも電流依存性が無く一定になると考えられる。
【００８４】
この第５実施形態の動作原理は、電流路を狭窄する制御領域１４が活性層３の上にある以外は、基本的に先の第４実施形態と同じである。第１、第２及び第３の実施形態に比べて、電流路狭窄を活性層３に近い位置で行っているので、活性層３までの電流拡がりが少なく活性層３の狭い領域へ集中的にキャリアを注入できるため閾値を低くできる。
【００８５】
（第６実施形態）
図9は、本発明の第６実施形態の説明図である。この実施形態では、ゲート領域１６に、これに対して電圧を印加する第三の電極１８が取り付けられている。以下、第三の電極１８を取り付ける態様について、具体的な実施例毎に説明する。
【００８６】
（実施例１）
図９(a)の例では、先の第１実施形態で示した第二導電型のゲート領域１６に第三の電極１８が形成されている。この例では、Ti,Pt,Auを順次蒸着して電極としたが、Au-Znの方が簡単にオーム性電極を得ることが出来るのでどちらを用いても良い。この第三の電極１８を、下電極６よりもマイナスにバイアスすると、僅かながら発振閾値を下げる事が出来る。逆に、下電極６と上電極７の間の電圧を一定に保っておけば、第三の電極１８に加える電圧によって、光出力をある範囲で制御できる。
【００８７】
（実施例２）
図９(b)は、本発明の第２実施形態におけるゲート領域１６に第三の電極１８を設けた構成となっている。この実施例では、第三の電極１８に加える電圧を閾値以下（たとえば-2.8V）にした場合、下電極６と上電極７との間の電流を遮断することが可能となり、光出力も零にできると考えられる。第三の電極１８に加えるバイアス電圧を徐々に増やせば、-2.7Vで閾値を超え、光出力を急激に増す。この光出力の増し方は、下電極６と上電極７に加える電圧にも影響される。例えば、下電極６と上電極７の間に2.5Vの電圧を印加しておけば、第三の電極１８への印加電圧が-2.0Vの時、光出力が10mW程度になる。もし、ゲート領域１６を形成する時のマスク幅を1.5μmにすれば、第三の電極１８に-1.1Vを印加した時、空乏層は左右に繋がってpinch-off状態となり、電流が下電極６と上電極７の間電圧に殆ど依らない小さな一定値になる。印加電圧を-1.0Vにすると、電流が約3mA流れ、印加電圧-0.91V程度で発振閾値に達し、印加電圧-0.5Vの時、光出力は5mW程度になる。
【００８８】
即ち、本実施例によれば、約400mVの電圧変化で、光出力を高速に変調できることになる。この第三の電極１８に加えている電圧は、接合部を構成するpn接合における逆バイアスの方向なので、電流は殆ど流れず、このpn接合の空乏領域の静電容量を充電あるいは放電するに伴う僅かな電流が流れるだけである。この静電容量もほぼpFの程度で、動作の妨げとはならない。勿論、余分な空乏領域を減らせば、この静電容量を1pF以下に低減する事も困難ではなく、Gbps単位のディジタル信号にも対処できると考えられる。
【００８９】
実施例２と同様に、上述の第３実施形態で示したレーザ構造のゲート領域に第三の電極１８を設けることも可能であるが、実施例２の場合とほぼ同様なので、ここでは詳述を避ける。
【００９０】
（実施例３及び４）
図９(c)は第４実施形態の、図９(d)は第５実施形態のゲート領域１６に第三の電極１８を設けたものである。その利点は、上述と同様である。図９（ｄ）に示す実施例４の具体的変調特性例を図10に示す。図１０の横軸は、上電極７に対する第三の電極１８の電位をVGSとしてV単位で示し、縦軸は、光出力PをmW単位で示している。VGSが-1.3V以下では発振は起こらず、自然発光光だけが見られる。-1.3Vを超えると、光出力Pは急に増加し、-0.8Vでほぼ8mWの出力となる。
【００９１】
そこで、第三の電極１８に対して、図１０に示すように“0”の状態の電圧が-1.3Vで、“1”の状態が-0.8Vであるような電圧信号を加えると、それに対応した光出力が得られる。通常の情報機器の光出力はほぼこの程度の大きさなので、この半導体レーザを直接これらの信号端子に繋いで、必要な光出力を得ることができる。
【００９２】
もちろん、下電極６と上電極７には一定の電圧、ここでは2.7Vを印加している。両電極間に流れる電流は、VGSの電圧変化によって変化する。現在の半導体レーザでアレイを構成して複数チャンネルの信号を送ろうとした場合、アレイの各上下の電極間にカレントミラー回路などの“定電流源”の信号源を繋ぐことになるが、この各チャンネルの信号源と各上電極との間の導線から隣接する他のチャンネルの導線に電磁的、静電的相互誘導で信号が漏話するといった問題があった。本実施例の場合には両電極は電源を供給する役目だけで、しかも“定電圧源”を期待しているので、この上の電極と下の電極との間の電圧は、信号に対しては電源インピーダンスが低い程良く、コンデンサーによるデカップリングを近くに置くことで漏話を避けることが出来る。
【００９３】
（第７実施形態）
図11は、本発明の第７実施形態の素子断面模式図である。本実施形態では、前記した第４実施形態の下クラッド層２と活性層３との間に、下クラッド層２における制御領域１４よりもキャリア密度の高い第三の層２０が付加されている。
【００９４】
第６実施形態において、第三の電極１８を深く逆バイアスすると、空乏領域Ｂが厚くなりすぎて活性層３に達し、活性層３に電界が加わる事がある。このようになると、活性層中の電子と正孔がこの電界によって引き離され、光の発生効率が低下するという問題が生じる。第７実施形態では、第三の層２０を付加したことにより、第三の層２０において空乏領域Ｂの拡大を制限でき、空乏領域Ｂが活性層３に達する可能性を低下させることができる。
【００９５】
第三の層２０におけるキャリア密度は、制御領域１４のキャリア密度ほどの厳密な制御は必要でなく、例えば、1ｘ1017cm-3〜1ｘ1018cm-3であれば良い。この第三の層２０を付加する事によって、第三の電極１８への逆バイアス電圧を高くする（例えば5V以上とする）事が可能になる。
【００９６】
（第８実施形態）
図12は、本発明の第８実施形態の素子断面模式図である。本実施形態では、前記した第５実施形態における上クラッド層４と活性層３の間に、上クラッド層４の制御領域１４よりもキャリア密度の高い第三の層２０が付加されている。この第三の層２０を付加することにより、前記した第７実施形態と同様に、第三の電極１８を深く逆バイアスすることが可能となる。
【００９７】
なお、各実施形態において説明したように、第１及び第２実施形態では、ゲート領域１６も制御領域１４も共にGaAsという同じ組成とした。これに対して、第３、第４及び第５実施形態例では、ゲート領域１６をGaAsとし、制御領域１４をAl0.4Ga0.6Asとして、互いに異なる組成とした。ゲート領域１６と制御領域１４とを互いに異なる組成又は材料とすることにより、エッチング液による層の選択エッチングの採用を可能にしたり、後述の横モード制御を可能にしたりする。もちろん、組成の組み合わせとしては、これらに限らず、例えば、即ちゲート領域１６にInPを、制御領域１４にInGaAsPを用いるという組み合わせも考えられる。
【００９８】
（第９実施形態）
図13は、本発明の第９実施形態を示す模式図である。この第９実施形態は、先に述べた第５実施形態や第６実施形態の実施例４（図９(d)）と同じく、上クラッド層４中にゲート領域１６、制御領域１４を設けたものである。第９実施形態では、それらのゲート領域１６を幅1.5μm或は2.0μmで2つに分け、その間にスリット２２（図１３（ａ）参照）が形成されている。なお、図１３（ａ）は、ゲート領域１６の形状を示す平面図である。つまり、本実施形態では、スリット２２を挟む二つのゲート領域１６ａおよび１６ｂからゲート領域１６が構成されている。二つのゲート領域１６ａと１６ｂとは、図12(a)に示すように、適当な箇所に設けた左右接続部１６ｃで接続されている。
【００９９】
本実施形態では、第三の電極１８が、二つのゲート領域１６ａと１６ｂのいずれかに接続されており、これらのゲート領域に同じ電圧を印加できるようになっている。スリット２２の部分、すなわち、二つのゲート領域１６ａと１６ｂの間には、制御領域１４が配置されている。
【０１００】
（第１０実施形態）
図14は、本発明の第１０実施形態を示す。この例は、上述の第９実施形態における二つのゲート領域１６ａ及び１６ｂの対向する部分に、高さ0.2μm程度の凹凸を形成したものである。
【０１０１】
上記した第９実施形態では、第三の電極１８に加えるバイアス電圧を僅か下げただけで、空乏領域Ｂの伸張に伴い電流路が直線的にpinch-off状態になる。その後、そのpinch-off状態から、光出力のある状態に切り替えた時、電圧が上昇して電流は流れても、活性層３の活性領域に、閾値付近の密度までキャリアを溜めるのに時間がかかってしまう。この場合、例えば、光パルスの立ち上がりに1ns程度の遅延が生ずる場合がある。この遅延は、高速ディジタル信号の伝送においては重大な問題となる。これを避けようと、pinch-off状態よりも僅かに高い電圧を“0”状態にしようとすると、“0”と“1”に相当する光出力の比（消光比）を規定値にするのが困難になる可能性がある。
【０１０２】
この欠点を除去するために、この第１０実施形態では、バイアス電圧を若干下げて空乏領域が伸張しても、どこかが空いているため急激にpinch-off状態にならず、常にある程度の電流が流れるため、光パルスの立ち上がりに遅延が生ずるのを低減あるいは回避できる。即ち、第１０実施形態では、pinch-off状態近傍に於けるP-VGS特性が滑らかないし緩やかになるという「Remote Cut-Off 特性」を実現することができる。
【０１０３】
（第１１実施形態）
図15（ａ）は、本発明の第１１実施形態を示している。この例は、上述の第１０実施形態における凹凸の高さ（深さ）を拡大し、平面視してほぼ櫛型状の形状としたものである。スリット２２とゲート領域１６ａ又は１６ｂとの接続部分において利得が急峻に切り替わると、「利得導波」機構が強過ぎて、波面が左右に分かれる特性を生じることがある。本実施形態によれば、スリット２２の中央部における電流分布は大きいものの、その周辺部にも利得があって、急激にゼロにならない。このため、波面が左右に分かれるという特性を軽減或は消滅させることが可能となる。なお、凹凸形状は、図１５（ｂ）に示されるようなものであっても良い。
【０１０４】
（第１２実施形態）
図16は、本発明の第１２実施形態を示している。この実施形態では、上記した第９や第１０実施形態のようにスリット２２を形成するのではなく、ゲート領域１６の一方向に沿って、複数の穴２４を所定のピッチで形成している。穴の形状としては、例えば、円形、長円形、矩形、多角形などであるが、特に限定されない。
【０１０５】
本実施形態の具体例としては、リッジ幅5.0μmとしたとき、その幅方向中央部に、長径3.5μm、短径1.5μmの小判型(長円形)の窓（穴）２４を、2.5μmピッチで形成する。本実施形態では、電流は、穴２４の中を通過することになる。
【０１０６】
第１２実施形態の動作の一例は以下の通りである。第三の電極１８の電圧(VGS)が０Vの時、ｐｎ接合によって、各穴２４の中央部における、長径2.8μm短径1.0μmの領域を除いて残りが空乏領域となる。VGS＝-1.0Vにバイアスすると電流が流れる領域は急激に狭まり、ほぼ長径2.0μm短径0.5μmの領域にしか電流が流れず、VGS＝-1.7Vではpinch-off状態になる。各穴２４から活性層３へ向かう過程で、上クラッド層４における活性層３の近傍で電流の幅が拡がり、活性層３内でも、拡散によって若干拡がる。この拡がりは拡散長で決まり、1から2μm程度と考えられるので、穴２４の間をある程度狭くすることにより、活性層３をほぼ均一に励起できる。第１２実施形態は、上述の第１０実施形態とは逆に、穴２４の周囲から空乏領域を伸長させることによって、電流を急激にpinch-off状態に持ち込むことが可能となる。
【０１０７】
（第１３実施形態）
図17は、本発明の第１３実施形態を示している。基板結晶１（n-InP）の上にMOCVD法で下クラッド層２（n-InP）、活性層３、第三の層２０（p-InP，p=3x1017cm-3, 厚さ0.1μm)、上クラッド層４の一部４ａ(p-InGaAsP，p=1x1016cm-3,発光ピーク波長=1.1μm、厚さ0.3μm)、n-InP層(n=1x1018cm-3, 厚さ 0.2μm)を成長させる。ここで一旦取り出し、然るべきマスクを施し、活性層３における活性領域に対応する部分において、上記n-InP層(n=1x1018cm-3, 0.2μm)を幅1.5μmの帯状にエッチングして除去する。このエッチングで残存した領域が、ゲート領域１６となる。
【０１０８】
その後、再度、MOCVD法により、制御領域１４となる位置において、p-InGaAsP(p=7x1015cm-3，厚さ0.2μm，発光ピーク波長=1.1μm)を成長させた後、上クラッド層の残部４ｂ(p-InP，p=5x1016cm-3, 厚さ 0.5μm)及び低抵抗層５としてのp+-InGaAs(p=1x1019cm-3, 厚さ0.5μm)を成長させる。この後、幅7μmのストライプ状マスクを施し、選択エッチング法でリッジ部を形成し、上電極７及び第三の電極１８を形成した後、裏面研磨して下電極６を形成して、全体を焼鈍する。ついで、既に述べた各実施形態と同様に、ウエハを然るべき共振器長（250μm）に劈開した後、端面に保護膜を形成して個別のチップに分離し組み立てる。
【０１０９】
第１３実施形態において得られる特性の多くは、上述の各実施形態と変わらないが、この実施形態では、50mA以上でも依然基本単一横モード発振を示す単峰性の遠視野像を示すと考えられる。これは屈折率導波型レーザでは、普通に見られる特性である。
【０１１０】
図17（ｂ）および（ｃ）は、屈折率分布の概要を示している。図１７（ｂ）の左側に、図１７（ａ）におけるaa'部の屈折率分布を、右側にbb'部の屈折率分布を示した。活性層３を伝播する基本モードの感じる実効的屈折率（等価屈折率）はそれぞれNa及びNbとなる。ここでゲート領域１６におけるNaは、上クラッド層４（および制御領域１４）のNbより小さくなる。このため、ゲート領域１６の中央に形成されたスリット２２を横断して横方向の実効屈折率分布を描くと、図１７（ｄ）のグラフのように表される。同図を見れば明らかなように、横方向には硬い屈折率導波機構ができている。また、導波路の寸法上、高次モードは遮断されているので、この導波機構において駆動電流を増しても、基本モードでの発振が維持される。
【０１１１】
先に述べた第５実施形態に於いて、屈折率分布の実部は、GaAsの屈折率がAlGaAsの屈折率に比べて大きいので、上記説明とは逆に、Na＞Nbの関係にあるかに見える。しかし、発振波長は0.81nmであり、この光はGaAsに強く吸収される。そのため、もし1次の横モードが発生しても、左右に広がった部分に強度のピークを持つ1次モードは、ゲート領域１６で強い吸収を受け、発振を持続できない。また、別の解釈を考えれば、一般にこの波長の光は、ゲート領域１６で強く吸収される、即ち複素屈折率の虚数部が大きい事になる。一方、複素屈折率の実部と虚部はクラーマース＝クローニッヒの因果律で結びついていて、等価的に実部が小さい事になる。その結果実効的には図17（ｄ）と同様な形を実現でき、単一の基本モードを安定して発振できるのである。
【０１１２】
ただし、第５実施形態（図8）あるいは第６実施形態（図9(d)）で述べた構造の場合、ゲート領域１６は、光を吸収して電子・正孔の対を生じる。接合部Ａではpn接合になっているため、p領域では正孔が、n領域では電子が多くなる。ゲート領域１６をどこへも繋がず放置すると、これらのキャリアが溜まって、順方向にバイアスした状態になる。即ち、吸収が減じ上記効果が小さくなる。この様な不安定を回避するためには、第三の電極１８を介して0電位（グラウンド）または然るべき逆バイアス電位にしなければならない。一方、このゲート領域１６に、Fe,Ni,Crなどの、キャリアの寿命を短くするような不純物を添加しておけば、発振光を吸収して電子や正孔を発生させても、これらの不純物で再結合してしまうので、ゲート領域１６におけるキャリアの蓄積は抑えられる。
【０１１３】
（第１４実施形態）
図18は、本発明の第１４実施形態を示す図である。この実施形態では、スリット２２が二股に分岐されている。本実施形態においても、スリット２２の内部には制御領域１４が配置されている。これにより、光の流路即ち電流の流路が二股に分けられ、複合共振器として、縦モード単一であるレーザが得られる。以下、詳しく説明する。
【０１１４】
まず、図１８の下方の面で反射して上方へ進む光を考える。この光は、増幅されながら進み、分岐で分かれる。例えば左側の分岐へ進んだ光は、左側の最上部の端面で反射し、再度下方へ進む。同様に、右側の分岐を進んだ光も反射して戻る。これらの光は、分岐点で合流する。このとき、同じ位相の光は強め合い、逆位相の光は弱め合う。したがって、発振する波長はこの位相条件を充たすものだけとなる。このようにして、縦モードが単一モードとなる。
【０１１５】
既存の屈折率導波型レーザでは、導波路に分岐部を設けたとしても、分岐部において急激に伝播定数が変わるため、反射が強く、期待した成果を得にくい。しかし、本実施形態のように、空乏領域が導波路の側面に形成されている場合には、本来期待しない電流の横方向への広がりが幸いして、たとえ加工による不本意な段差や凹凸が光の波長程度のものであっても均されてしまい、反射や散乱を殆ど起こさない。さらに、利得導波の特性として、利得の峰に対して波面が左右に分かれて行く性質を持つ。したがって、屈折率導波機構を抑えた状態（例えば第１あるいは第２実施形態のように材料に差が無い場合）は、利得導波が主となるために、光を分岐させ易くなる。このように、利得導波機構を主な導波機構とする本実施形態は、分岐を伴うレーザとして優れている。この分岐部近傍のゲート領域１６の電位を他と分離して制御できれば、分岐に適した利得導波構造が得られるために、更に好ましい。
【０１１６】
（第１５実施形態）
図19は、第１５実施形態を示す図である。この実施形態では、上記第１４実施形態の構成に加えて、一方の分岐に、第三の電極とは別の制御用電極である第四の電極２６を付加している。第四の電極２６に加える電圧を制御する事で、光の振幅と位相を調整できるので、発振波長を微調整可能となる。また、図19の上方への出力に注目すると、左右二つの出力端から同じ波長の光が出力され、互いに干渉し合う事になる。この場合、両端面からの光に位相差が無ければ、端面に垂直な方向に光の強度が最大になる遠視野像となるが、位相差があるとこれを反映して垂直な方向から左右どちらかへ光強度のピークがずれる。第四の電極２６の電位を制御する事で、この光強度のピークを左右に振る事が可能になり、ビームスキャナーとすることができる。
【０１１７】
（第１６実施形態）
図20は、本発明の第１６実施形態を示す図である。同図(a)は、素子の外観図である。この種のレーザは、一般に面発光レーザ(VCSEL)と呼ばれている。同図(b)は平面図、同図(c)は断面図を概念的に描いたものである。
【０１１８】
本実施形態の構成は、図9(d)に示される第６実施形態と基本的に同じである。ただし、この第１６実施形態では、面発光型であるが故に、光の共振器を上下に設ける必要があり、そのために、下DBR１０と上DBR１１とが作られている（図２０（ｃ）参照）。また、光をウエハ面に垂直に取り出すため、上電極７には円形の窓７ａを形成している。
【０１１９】
さらに、上クラッド層４の内部には、ゲート領域１６が形成されており、ゲート領域１６には、窓７ａに対応する位置に、窓１６ｄが形成されている。また、ゲート領域１６には、第三の電極１８が電気的に接続されている。
【０１２０】
第三の電極１８に逆バイアスを加えてゆくと、空乏領域が比較的急激に内側に拡大し、ゲート領域１６の窓１６ｄの中央付近に電流が集中する。さらに逆バイアスを大きくすると、完全にpinch-off状態にする事も可能である。
【０１２１】
従来の面発光レーザでは、図１（ｄ）に示されるように、電流絞り領域をAlAsとし、ウエハ工程終了後、高温水蒸気中で処理して外周部よりAlを酸化して絶縁物化し、電流を中央部に集中させようとしている。この場合、外周部から酸化が進むので、外周部の加工においては、リッジの形状と直径を正確に形成しなければならない。また、酸化温度と時間を正確且つ厳密に管理しなければ、窓部の直径を歩留良く制御できない事になる。発振横モードを基本モードに制御するには、窓部の直径を5μm程度にしなければならないが、外形30μmからスタートして5μmに迄酸化を進める事は容易ではない。従って、通常は窓部の直径は10μm程度のものが多く、横モードも多モードになっている。
【０１２２】
これに対し、第１６実施形態では、マスクを使ったエッチングのように、制御性に優れた手法で加工することができる。さらに、できあがったデバイスにおいて、外部からの電圧で横モードを制御できる。したがって、本実施形態では、横モードの制御と発振の開閉を外部から電圧で行うことができる。
【０１２３】
以上の各実施形態では、全て、半導体レーザを例として説明したが、半導体発光素子としては、発光ダイオード(LED)やスーパールミネッセントダイオード（SLD または SLED)でもよい。この場合でも、接合部Ａにより生じる空乏領域により発光を制御できる。さらには、空乏領域を電圧で制御することもできる。したがって、本発明を適用した半導体発光素子は、通信ばかりでなく各種電子機器のディジタル情報機器のインターフェースにおいて利用できる。
【０１２４】
なお、本発明の半導体発光素子は、上記した各実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得る。
【０１２５】
例えば、前記各実施形態においては、接合部Ａをｐｎ接合により構成したが、これに限らず、例えば、ＭＳ接合（金属−半導体接合）やＭＩＳ接合（金属−絶縁性材料−半導体接合）により接合部Ａを構成しても良い。例えば、ゲート領域１６を金属により構成しても良い。要するに、接合部Ａとしては、単なる抵抗性接続ではなく、空乏領域を生じる接合であればよく、それに必要なキャリア濃度や仕事関数を持つ材料を選択することができる。
【図面の簡単な説明】
【０１２６】
【図１】図（ａ）〜図（ｅ）は、従来の半導体レーザを説明するための断面図である。
【図２】ＣＭＯＳで駆動可能と考えられるレーザの一例を説明するための説明図である。
【図３】図（ａ）は、本発明の第１実施形態における半導体レーザの断面図であり、図（ｂ）は、このレーザの動作を説明するための説明図である。
【図４】図（ａ）は、空乏領域による電流路の制御動作を説明するための説明図であり、図（ｂ）は、導波路の横方向の位置と電流密度との関係を示すグラフであり、図（ｃ）は、導波路の横方向の位置と利得との関係を示すグラフである。
【図５】図（ａ）は、本発明の第２実施形態における半導体レーザの断面図であり、図（ｂ）は、このレーザの動作を説明するための説明図である。
【図６】図（ａ）は、本発明の第３実施形態における半導体レーザの断面図であり、図（ｂ）は、このレーザの動作を説明するための説明図である。
【図７】図（ａ）は、本発明の第４実施形態における半導体レーザの断面図であり、図（ｂ）は、このレーザの動作を説明するための説明図である。
【図８】本発明の第５実施形態における半導体レーザの断面図である。
【図９】図（ａ）〜図（ｄ）は、第６実施形態における実施例１〜４における半導体レーザを説明するための断面図である。
【図１０】第６実施形態の実施例４における半導体レーザの変調特性を示すグラフである。
【図１１】本発明の第７実施形態における半導体レーザの断面図である。
【図１２】本発明の第８実施形態における半導体レーザの断面図である。
【図１３】図（ａ）は、本発明の第９実施形態における半導体レーザのゲート領域部分の平面図であり、図（ｂ）は、このレーザの断面図である。
【図１４】本発明の第１０実施形態における半導体レーザのゲート領域部分の平面図である。
【図１５】図（ａ）は、本発明の第１１実施形態において用いられるゲート領域の平面形状の一例を示す説明図であり、図（ｂ）は、他の一例を示す説明図である。
【図１６】図（ａ）は、本発明の第１２実施形態における半導体レーザのゲート領域部分の平面図であり、図（ｂ）は、このレーザの断面図である。
【図１７】図（ａ）は、本発明の第１３実施形態における半導体レーザの断面図であり、図（ｂ）は、このレーザのａ−ａ′断面における屈折率分布を示す説明図であり、図（ｃ）は、このレーザのｂ−ｂ′断面における屈折率分布を示す説明図であり、図（ｄ）は、導波路の横断面における実効屈折率の分布を示す説明図である。
【図１８】本発明の第１４実施形態における半導体レーザのゲート領域部分の平面図である。
【図１９】本発明の第１５実施形態における半導体レーザのゲート領域部分の平面図である。
【図２０】図（ａ）は、本発明の第１６実施形態における半導体レーザの斜視図であり、図（ｂ）は、このレーザの平面図であり、図（ｃ）は、このレーザの断面図図である。
【符号の説明】
【０１２７】
Ａ  接合部
Ｂ  空乏領域
１  基板結晶
２  下クラッド層
３  活性層
４  上クラッド層
４ａ  上クラッド層の一部
４ｂ  上クラッド層の残部
５  低抵抗層
６  下電極（第一の電極）
７  上電極（第二の電極）
７ａ  窓
７ｂ  主電極
７ｃ  副電極
８  電流ブロック層
９  ＡｌＡｓ層
１０  下ＤＢＲ
１１  上ＤＢＲ
１４  制御領域
１６・１６ａ・１６ｂ  ゲート領域
１６ｃ  左右接続部
１６ｄ  ゲート領域に形成された窓
１８  第三の電極
２０  第三の層
２２  スリット
２４  穴
２６  第四の電極
【図１】
2006080427.tif 000003
【図２】
2006080427.tif 000004
【図３】
2006080427.tif 000005
【図４】
2006080427.tif 000006
【図５】
2006080427.tif 000007
【図６】
2006080427.tif 000008
【図７】
2006080427.tif 000009
【図８】
2006080427.tif 000010
【図９】
2006080427.tif 000011
【図１０】
2006080427.tif 000012
【図１１】
2006080427.tif 000013
【図１２】
2006080427.tif 000014
【図１３】
2006080427.tif 000015
【図１４】
2006080427.tif 000016
【図１５】
2006080427.tif 000017
【図１６】
2006080427.tif 000018
【図１７】
2006080427.tif 000019
【図１８】
2006080427.tif 000020
【図１９】
2006080427.tif 000021
【図２０】
2006080427.tif 000022