(57)【要約】【課題】単一のクロック周波数から各複数ドットの液晶パネルに対応の各水平シフトクロックを得る。【解決手段】３相出力部１３０は、ＶＣＯＣＬＫ１とこれを入力した１／３分周器１２０からの出力（ＣＰＨ１１）を入力し、ＣＰＨ１１，２１，３１を出力。３分の１分周部２００は、ＣＰＨ１１を入力とし立ち上がり，立ち下がりエッジで３分の１分周する第１，第２の１／３分周器２１０，２２０、この出力信号Ａ，Ｂの論理積を求めるＡＮＤゲート２０で、信号ＡＡ，ＣＣおよび反転した信号ＢＢのＣＰＨ１２，２２，３２を出力。てい倍３相出力部３００は、信号ＡＡ，ＢＢ，ＣＣを入力しＥＸＯＲゲート，一致ゲートで、信号ＡＡとＢＢ、信号ＢＢとＣＣの排他的論理和、信号ＡＡとＣＣの一致の信号として、ＣＰＨ１３，２３，３３を出力。選択回路部４００は、入力のＣＰＨ１１，２１，３１とＣＰＨ１２，２２，３２とＣＰＨ１３，２３，３３から選択し出力する。【選択図】図１
2006106389.tif 000002
【特許請求の範囲】
【請求項１】
クロックを３分の１分周して第１の３相分周出力を得る３相パルス出力部と、前記３相パルス出力部の１相出力をさらに３分の１分周して第２の３相分周出力を得る３分の１分周部と、前記第１，第２の３相分周出力を液晶パネルへ表示駆動パルスとして選択出力する選択回路部とを備えたことを特徴とする液晶表示水平シフトクロック出力回路。
【請求項２】
クロックを３分の１分周して第１の３相分周出力を得る３相パルス出力部と、前記３相パルス出力部の１相出力をさらに３分の１分周後に２てい倍して第３の３相分周出力を得るてい倍３相出力部と、前記第１，第３の３相分周出力を液晶パネルへ表示駆動パルスとして選択出力する選択回路部とを備えたことを特徴とする液晶表示水平シフトクロック出力回路。
【請求項３】
共通のクロックから、周波数が１倍，２倍，３倍の関係にある前記第２の３相分周出力，第３の３相分周出力，第１の３相分周出力を得て、前記選択回路部によりドット数が１倍，２倍，３倍の各液晶パネルに応じた表示駆動パルスとして選択出力することを特徴とする請求項１または２記載の液晶表示水平シフトクロック出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＶ機器に使用する中小型の液晶パネルにおいて表示を行う際に、液晶パネルへ供給する３相の水平シフトクロックを出力する液晶表示水平シフトクロック出力回路に関するものである。
【背景技術】
【０００２】
従来、液晶パネルへ供給する水平シフトクロックは、アモルファス液晶パネルにおいては主に３相の出力信号である。したがって、システムクロックであるＶＣＯ(電圧制御型発振器)出力を３分の１分周、（あるいは、６分の１分周）した結果を３相化して水平シフトクロックとして出力している。
【０００３】
中小型のＡＶ機器用の液晶パネルは、パネルサイズにより画素数が異なり、水平の画素数（ドット数）としては、４８０ドット，９６０ドット，１４４０ドットなどの画素数となっている。これらの、１倍，２倍，３倍と異なる画素数のパネルを各々駆動表示する場合に、ほかの駆動パルス作成とともに、ＶＣＯ出力であるシステムクロック周波数を切り替えて、３相の水平シフトクロックを作成している。
【０００４】
ＶＣＯ出力でありシステムクロック周波数の液晶パネルによる比は、パネル画素数の比になる。したがって、４８０ドットパネル表示でのＶＣＯ周波数に対し、９６０ドットパネル表示ではＶＣＯ周波数が２倍、１４４０ドットパネル表示ではＶＣＯ周波数が３倍になるように、表示パネルによってＶＣＯ出力の周波数を切り替える必要があった。
【０００５】
さらに、通常ＶＣＯ出力は水平同期信号とＰＬＬ同期させて使用することから、３倍の周波数レンジを確保する以外にも、ＰＬＬでの要素回路なども切り替えることが必要であった。
【０００６】
図６は従来の液晶表示水平シフトクロック出力回路の概略構成を示すブロック図であり、図６において、１１０はＶＣＯ、１２０は３分の１（１／３）分周器、１３０は３相出力部である。ＶＣＯ１１０の出力は、ＶＣＯＣＬＫ１、ＶＣＯＣＬＫ２、ＶＣＯＣＬＫ３と切り替えて、出力端子１４０，１５０，１６０から液晶パネルへ出力する。ここで、ＣＰＨ１，ＣＰＨ２，ＣＰＨ３と表記している出力信号が水平シフトクロックである。ＶＣＯ１１０からの出力信号は、１／３分周器１２０に入力するとともに３相出力部１３０にも入力する。３相出力部１３０の出力信号ＣＰＨ１，ＣＰＨ２，ＣＰＨ３を、それぞれ水平シフトクロックの出力端子１４０，１５０，１６０に出力している。
【０００７】
また、図７は従来の水平シフトクロック出力回路の動作波形を示すタイミングチャートである。ＶＣＯ１１０の出力信号であるＶＣＯＣＬＫ１，ＶＣＯＣＬＫ２，ＶＣＯＣＬＫ３は、それぞれ１４４０ドットパネル用ＶＣＯ周波数の信号、９６０ドットパネル用ＶＣＯ周波数の信号、４８０ドットパネル用ＶＣＯ周波数の信号である。
【０００８】
１４４０ドットではＶＣＯ１１０の出力信号がＶＣＯＣＬＫ１であり、これを１／３分周器１２０で３分の１分周した出力信号がＣＰＨ１である。図６のブロック図には図示していないが、３相出力部１３０では、このＣＰＨ１と、ＶＣＯＣＬＫ１とから、残りの２相であるＣＰＨ２とＣＰＨ３を作成している。
【０００９】
図７の動作波形は、上段，中段，下段の順にそれぞれ１４４０ドット，９６０ドット，４８０ドットでのＶＣＯ１１０の出力信号ＶＣＯＣＬＫ１，ＶＣＯＣＬＫ２，ＶＣＯＣＬＫ３と、それぞれのＣＰＨ１，ＣＰＨ２，ＣＰＨ３を表示している。なお、水平シフトクロックＣＰＨ１，ＣＰＨ２，ＣＰＨ３の波形に動作遅延時間はつけていない。
【００１０】
図７の動作波形において、ＣＰＨ１，ＣＰＨ２，ＣＰＨ３の立ち上がりエッジ間の時間が液晶パネルの１ドット時間に相当するが、１４４０ドットではＶＣＯＣＬＫ１の１周期分である。同様にこの１ドット時間は、９６０ドットではＶＣＯＣＬＫ２の１周期分であり、４８０ドットではＶＣＯＣＬＫ３の１周期分である。水平シフトクロックＣＰＨ１，ＣＰＨ２，ＣＰＨ３は、１４４０ドットでのＣＰＨ１が３周期の期間に、９６０ドットでのＣＰＨ１が２周期入り、４８０ドットでのＣＰＨ１が１周期入る。
【００１１】
また、特許文献１には、特定のドット数でパネルへの表示モードとして１６：９表示と４：３表示を切り替えるというもので、その方法が開示されている。
【特許文献１】特開平１０−２７１５２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、このような構成の水平シフトクロック出力回路は、異なるドット数を持つ複数の液晶パネル、例えば４８０ドット，９６０ドット，１４４０ドットに対応するには、ＶＣＯ出力周波数を、１倍，２倍，３倍に設定することが必要であり、ＶＣＯ回路の設計が困難であった。また、特許文献１には、ドット数が異なる液晶パネルへの表示については記載していない。いずれにしろＶＣＯ周波数を変更しなければならず、パネルごとに集積化が必要という課題があった。
【００１３】
本発明は、前記従来技術の問題を解決することに指向するものであり、単一のクロック周波数のままで、各複数ドットの液晶パネルに対応した３相分周出力（各水平シフトクロック）を得ることができる液晶表示水平シフトクロック出力回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記の目的を達成するために、本発明に係る請求項１に記載した液晶表示水平シフトクロック出力回路は、クロックを３分の１分周して第１の３相分周出力を得る３相パルス出力部と、３相パルス出力部の１相出力をさらに３分の１分周して第２の３相分周出力を得る３分の１分周部と、第１，第２の３相分周出力を液晶パネルへ表示駆動パルスとして選択出力する選択回路部とを備えた構成によって、例えば、第１の３相分周出力である１４４０ドットパネル用水平シフトクロックと、３分の１分周部から第２の３相分周出力である４８０ドットパネル用水平シフトクロックの入力から選択回路部で選択出力することで、共通のクロックから２つの表示駆動パルスを得ることができる。
【００１５】
また、請求項２に記載した液晶表示水平シフトクロック出力回路は、クロックを３分の１分周して第１の３相分周出力を得る３相パルス出力部と、３相パルス出力部の１相出力をさらに３分の１分周後に２てい倍して第３の３相分周出力を得るてい倍３相出力部と、第１，第３の３相分周出力を液晶パネルへ表示駆動パルスとして選択出力する選択回路部とを備えた構成によって、例えば、第１の３相分周出力である１４４０ドットパネル用水平シフトクロックと、３分の１分周部とてい倍３相出力部からの第３の３相分周出力である９６０ドットパネル用水平シフトクロックの入力から選択回路部で選択出力することで、共通のクロックから２つの表示駆動パルスを得ることができる。
【００１６】
また、請求項３に記載した液晶表示水平シフトクロック出力回路は、請求項１，２記載の液晶表示水平シフトクロック出力回路であって、共通のクロックから、周波数が１倍，２倍，３倍の関係にある第２の３相分周出力，第３の３相分周出力，第１の３相分周出力を得て、選択回路部によりドット数が１倍，２倍，３倍の液晶パネルに応じた表示駆動パルスとして出力する構成によって、例えば、第１の３相分周出力である１４４０ドットパネル用水平シフトクロックと、第３の３相分周出力である９６０ドットパネル用水平シフトクロックと、第２の３相分周出力である４８０ドットパネル用水平シフトクロックの入力から選択回路部の選択信号によって液晶パネルのドット数に対応した水平シフトクロックを切替え出力することで、共通のクロックから各表示駆動パルスを各々得ることができる。
【発明の効果】
【００１７】
本発明によれば、ＶＣＯ出力の周波数を変えずに、単一のクロック周波数のままで、例えば１４４０ドット，９６０ドット，４８０ドットの各液晶パネルに対応した３相分周出力（各水平シフトクロック）を得ることができ、集積化において大きな合理化を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１９】
図１は本発明の実施の形態における液晶表示水平シフトクロック出力回路の概略構成を示すブロック図である。ここで、前記従来例を示す図６において説明した構成要件に対応し実質的に同等の機能を有するものには同一の符号を付してこれを示す。
【００２０】
図１において、ＶＣＯ１１０の出力信号ＶＣＯＣＬＫ１を１／３分周器１２０に入力し、この１／３分周器１２０の出力（ＣＰＨ１１）と、ＶＣＯＣＬＫ１を３相パルス出力部である３相出力部１３０に入力する。この３相出力部１３０から、水平シフトクロックＣＰＨ１１，ＣＰＨ２１，ＣＰＨ３１を選択回路部４００へ出力している。
【００２１】
また３分の１分周部２００は、水平シフトクロック出力部１００内の１／３分周器１２０の出力信号ＣＰＨ１１か、あるいは３相出力部１３０の出力でもある信号ＣＰＨ１１の立ち上がりエッジと、立ち下がりエッジの両エッジで３分の１分周を行う。
【００２２】
３分の１分周部２００は、ＣＰＨ１１をクロック入力としてＣＰＨ１１の立ち上がりエッジにより３分の１分周する第１の１／３分周器２１０と、反転ゲートのインバータ１０を介してＣＰＨ１１の立ち下がりエッジにより３分の１分周する第２の１／３分周器２２０と、これら第１，第２の１／３分周器２１０，２２０の各々第１の出力信号Ａ，Ｂの論理積を求めるＡＮＤゲート２０とから構成しており、第１，第２の１／３分周器２１０，２２０の各々第２の出力信号ＡＡ，ＢＢとともに前記ＡＮＤゲート２０の出力信号ＣＣを、てい倍３相出力部３００に入力する。それとともに、出力信号ＡＡ，出力信号ＣＣおよびインバータ２０３で反転した出力信号ＢＢを選択回路部４００に水平シフトクロックＣＰＨ１２，ＣＰＨ２２，ＣＰＨ３２として出力している。
【００２３】
図２は第１，第２の１／３分周器から構成した３分の１分周部を示す回路図である。図２を参照しながら３分の１分周部２００について説明する。図２に示すように、第１の１／３分周器２１０は、フリップフロップ（以下、ＦＦという）１，２，５，２１と、ＡＮＤゲート３と、インバータ４と、論理積反転ゲートのＮＡＮＤゲート６から構成し、第２の１／３分周器２２０は、ＦＦ１１，１２，１５，２２と、ＡＮＤゲート１３、インバータ１４と、ＮＡＮＤゲート１６を備えている。
【００２４】
第１の１／３分周器２１０は、信号ＣＰＨ１１をＦＦ１とＦＦ２のクロック入力端子に接続し、インバータ４を介してＦＦ５とＦＦ２１のクロック入力端子に接続する。またＦＦ１とＦＦ２のＮＱ出力を入力したＡＮＤゲート３の出力をＦＦ１のＤ入力に接続し、ＦＦ１のＱ出力をＦＦ２のＤ入力とＦＦ５のＤ入力に接続する。またＦＦ１とＦＦ５のＮＱ出力を入力したＮＡＮＤゲート６の出力をＦＦ２１のＤ入力に接続している。
【００２５】
このように構成した第１の１／３分周器２１０は、ＦＦ２１のＱ出力から第１の出力信号Ａを出力し、ＮＡＮＤゲート６の出力から第２の出力信号ＡＡを出力する。
【００２６】
一方、第２の１／３分周器２２０は、インバータ１０を介して信号ＣＰＨ１１をＦＦ１１とＦＦ１２のクロック入力端子に接続し、またインバータ１４を介して号ＣＰＨ１１をＦＦ１５とＦＦ２２のクロック入力端子に接続する。またＦＦ１１とＦＦ１２のＮＱ出力を入力したＡＮＤゲート１３の出力をＦＦ１１のＤ入力に接続し、ＦＦ１１のＱ出力をＦＦ１２のＤ入力とＦＦ１５のＤ入力に接続する。またＦＦ１１とＦＦ１５のＮＱ出力を入力したＮＡＮＤゲート１６の出力をＦＦ２２のＤ入力に接続する。さらに前記ＡＮＤゲート１３の３番目の入力にＦＦ１のＱ出力を接続している。
【００２７】
このように構成した第２の１／３分周器２２０は、ＦＦ２２のＱ出力から第１の出力信号Ｂを出力し、ＮＡＮＤゲート１６の出力から第２の出力信号ＢＢを出力する。
【００２８】
３分の１分周部２００は、第１の１／３分周器２１０と、第２の１／３分周器２２０と、インバータ１０と、ＡＮＤゲート２０とからなり、この出力端子から出力信号ＣＣを出力するＡＮＤゲート２０の入力端子には、第１，第２の１／３分周器２１０，２２０の各々第１の出力信号Ａ，Ｂを接続している。
【００２９】
以上のように構成した本実施の形態における液晶表示水平シフトクロック出力回路の３分の１分周部２００について、その主要動作部の動作波形を示すタイミングチャートを図３に示す。また図３において、符号で示した各波形は、図１，図２の各ゲートの出力とＦＦはＱ出力を表している。以下、図３に基づき図１，図２を参照しながらその動作を説明する。
【００３０】
ＶＣＯＣＬＫ１を３分の１分周した信号であるＣＰＨ１１が、従来と同じ構成により得ることができる信号である。水平シフトクロック出力部１００の１／３分周器１２０の出力から得ることができる。時刻ｔ０のＣＰＨ１１の立ち上がりエッジでＦＦ１のＱ出力は「Ｈｉ」へ移行し、時刻ｔ３のＣＰＨ１１の立ち上がりエッジではＡＮＤゲート３の出力が「Ｌｏ」であるのでＦＦ１のＱ出力は「Ｌｏ」へ戻ると同時にＦＦ２のＱ出力は「Ｈｉ」へ移行する。次のＣＰＨ１１の立ち上がりエッジ時刻ｔ６ではＦＦ１のＱ出力が「Ｌｏ」なのでＦＦ２のＱ出力が「Ｌｏ」に戻り、ＦＦ１とＦＦ２のＮＱ出力がその入力に接続しているＡＮＤゲート３の出力を「Ｈｉ」へ移行する。この状態で時刻ｔ９においてＣＰＨ１１の立ち上がりエッジが到来するのが前記時刻ｔ０と同じ動作になり、ＦＦ１のＱ出力は「Ｈｉ」へ移行すると同時にＡＮＤゲート３の出力は「Ｌｏ」へ戻る。ＦＦ１，ＦＦ２，ＡＮＤゲート３による３分の１分周動作は以上のような時刻ｔ０から時刻ｔ９までの動作を繰り返し、ＣＰＨ１１を３分の１に分周している。
【００３１】
さらにＦＦ１のＱ出力を、インバータ４を介してＣＰＨ１１の立ち下がりで取り込み直しているＦＦ５のＱ出力は、ＣＰＨ１１の立ち下がりエッジで変化し、ＦＦ１のＱ出力をＣＰＨ１１の半周期分（ＣＰＨ１１の「Ｈｉ」期間）遅延させたものとなる。ＦＦ１とＦＦ５のＮＱ出力を入力したＮＡＮＤゲート６は、時刻ｔ０から時刻ｔ４.５までの間「Ｈｉ」で、時刻ｔ４.５から時刻ｔ９までの間「Ｌｏ」になる信号ＡＡを出力する。
【００３２】
一方、ＦＦ１１，ＦＦ１２，ＡＮＤゲート１３，ＦＦ１５，ＮＡＮＤゲート１６の動作は、ＦＦ１，ＦＦ２，ＡＮＤゲート３，ＦＦ５，ＮＡＮＤゲート６の動作と、インバータ１０を介しているのでＣＰＨ１１のエッジが異なるだけで同様な動作を行う。
【００３３】
時刻ｔ１.５のＣＰＨ１１の立ち下がりエッジでＦＦ１１のＱ出力は「Ｈｉ」へ移行し、時刻ｔ４.５のＣＰＨ１１の立ち下がりエッジではＡＮＤゲート１３の出力が「Ｌｏ」であるのでＦＦ１１のＱ出力は「Ｌｏ」へ戻ると同時にＦＦ１２のＱ出力は「Ｈｉ」へ移行する。次のＣＰＨ１１の立ち下がりエッジにおける時刻ｔ７.５ではＦＦ１１のＱ出力が「Ｌｏ」なのでＦＦ１２のＱ出力が「Ｌｏ」に戻るが、ＦＦ１１とＦＦ１２のＮＱ出力を入力に接続しているＡＮＤゲート１３には、ＦＦ１のＱ出力Ｘも入力しているのでＡＮＤゲート１３の出力は、ＦＦ１のＱ出力が「Ｈｉ」へ移行する時刻ｔ９で「Ｈｉ」へ移行する。この状態で時刻ｔ１０.５でＣＰＨ１１の立ち下がりエッジが到来するのが前記時刻ｔ１.５と同じ動作になり、ＦＦ１１のＱ出力は「Ｈｉ」へ移行すると同時にＡＮＤゲート１３の出力は「Ｌｏ」へ戻る。
【００３４】
ＦＦ１１，ＦＦ１２，ＡＮＤゲート１３による３分の１分周動作は以上のような時刻ｔ１.５から時刻ｔ１０.５までの動作を繰り返し、ＣＰＨ１１を３分の１に分周している。ここでＡＮＤゲート１３にはＦＦ１のＱ出力Ｘを入力しているため、ＦＦ１１のＱ出力はＦＦ１のＱ出力に対して必ずＣＰＨ１１の半周期分遅延するという動作になる。
【００３５】
さらにＦＦ１１のＱ出力を、インバータ１４を介したＣＰＨ１１で取り込み直しているＦＦ１５のＱ出力は、ＣＰＨ１１の立ち上がりエッジで変化し、ＦＦ１１のＱ出力をＣＰＨ１１の半周期分遅延させたものとなる。ＦＦ１１とＦＦ１５のＮＱ出力を入力したＮＡＮＤゲート１６は、時刻ｔ１.５から時刻ｔ６まで「Ｈｉ」で、時刻ｔ６から時刻ｔ１０.５まで「Ｌｏ」の信号ＢＢを出力する。
【００３６】
次に、ＮＡＮＤゲート６の出力信号ＡＡをＣＰＨ１１の立ち下がりエッジでＦＦ２１により取り込んだ信号Ａと、ＮＡＮＤゲート１６の出力信号ＢＢをＣＰＨ１１の立ち上がりエッジでＦＦ２２により取り込んだ信号Ｂとを入力するＡＮＤゲート２０は、時刻ｔ３から時刻ｔ７.５まで「Ｈｉ」で、時刻ｔ７.５から時刻ｔ１２まで「Ｌｏ」の信号ＣＣを出力する。
【００３７】
以上のようにして得た信号ＡＡをＣＰＨ１２、信号ＣＣをＣＰＨ２２、信号ＢＢの反転をＣＰＨ３２とすることで、ＣＰＨ１２、ＣＰＨ２２、ＣＰＨ３２の各立ち上がりエッジ間の時間をＶＣＯＣＬＫ１の３周期分とすることができ、１４４０ドットパネル用ＶＣＯＣＬＫ１でドット数が３分の１である４８０ドットの水平シフトクロックＣＰＨ１２，ＣＰＨ２２，ＣＰＨ３２を作成することができる。
【００３８】
次に、てい倍３相出力部３００を、排他的論理和（ＥＸＯＲ）ゲート３０１，３０２と、一致ゲート３０３とから構成して、ＥＸＯＲゲート３０１では、３分の１分周部２００の出力信号ＡＡと信号ＢＢの排他的論理和を作成し、ＥＸＯＲゲート３０２では、３分の１分周部２００の出力信号ＢＢと信号ＣＣの排他的論理和を作成し、一致ゲート３０３では、出力信号ＡＡと信号ＣＣの一致出力を作成している。これらＥＸＯＲゲート３０１，３０２と一致ゲート３０３の出力はそれぞれ水平シフトクロックＣＰＨ１３，ＣＰＨ２３，ＣＰＨ３３として選択回路部４００に出力している。
【００３９】
図４は前述の３分の１分周部において出力信号ＡＡ，ＢＢ，ＣＣを入力するてい倍３相出力部の構成を示す回路図である。図４に示すように、てい倍３相出力部３００は、９６０ドットパネル用の水平シフトクロックＣＰＨ１３，ＣＰＨ２３，ＣＰＨ３３を出力する。また、図５にはその動作波形のタイミングチャートを示す。ＣＰＨ１３，ＣＰＨ２３，ＣＰＨ３３は、各々入力信号ＡＡ，ＢＢ間と入力信号ＢＢ，ＣＣ間と入力信号ＣＣ，ＡＡ間の位相差を取り出したもので、各波形のデューティは５０ではないが、水平シフトクロックの立ち上がりエッジが液晶パネルへの出力として有効であり、ＣＰＨ１３，ＣＰＨ２３，ＣＰＨ３３の各々立ち上がりエッジ間の時間をＶＣＯＣＬＫ１の１.５周期分とすることができ、１４４０ドットパネル用のＶＣＯＣＬＫ１でドット数が１.５分の１である９６０ドットパネル用の水平シフトクロックＣＰＨ１３，ＣＰＨ２３，ＣＰＨ３３を作成することができる。
【００４０】
そして、選択回路部４００は、水平シフトクロック出力部１００の出力である水平シフトクロックＣＰＨ１１，ＣＰＨ２１，ＣＰＨ３１と、３分の１分周部２００の出力である水平シフトクロックＣＰＨ１２，ＣＰＨ２２，ＣＰＨ３２と、てい倍３相出力部３００の出力である水平シフトクロックＣＰＨ１３，ＣＰＨ２３，ＣＰＨ３３を、パネル選択信号ＳＥＬ０，ＳＥＬ１により選択して出力端子１４０，１５０，１６０にそれぞれ１組の水平シフトクロックＣＨＰ１，ＣＨＰ２，ＣＨＰ３を出力する。
【００４１】
この各液晶パネルのドット数ごとの水平シフトクロックＣＰＨ１１，ＣＰＨ２１，ＣＰＨ３１と、ＣＰＨ１３，ＣＰＨ２３，ＣＰＨ３３と、ＣＰＨ１２，ＣＰＨ２２，ＣＰＨ３２を、パネル選択入力信号ＳＥＬ０，ＳＥＬ１を入力する選択回路部４００に入力して、液晶パネルのドット数にあった水平シフトクロックを液晶パネルへ出力することを可能にしている。
【００４２】
このように本実施の形態では、１４４０ドットパネルで必要な周波数のＶＣＯ出力信号ＶＣＯＣＬＫ１のみで、９６０ドットパネルと４８０ドットパネル用の水平シフトクロックも選択することができる。
【００４３】
１４４０ドットパネル用の水平シフトクロックの立ち上がりエッジ位相差はＶＣＯＣＬＫ１の１周期分であり、９６０ドットパネル用の水平シフトクロックの立ち上がりエッジ位相差はＶＣＯＣＬＫ１の１.５周期分であり、４８０ドットパネル用の水平シフトクロックの立ち上がりエッジ位相差はＶＣＯＣＬＫ１の３周期分とすることができるので、ＶＣＯＣＬＫ１のみで、１４４０ドットと、９６０ドットと、４８０ドットの３種類のパネルに対応することができる。
【００４４】
なお、本実施の形態においては、共通のクロックから、周波数が１倍，２倍，３倍の関係にある各々３相分周出力を得て、ドット数が１倍，２倍，３倍の液晶パネルに応じた選択回路部の選択により液晶パネルへ表示駆動パルスを出力する例を示したが、表示駆動する液晶パルスに応じて適宜選択し、これらドット数が１倍，３倍の関係、あるいは１倍，２倍の関係の各々３相分周出力を得る構成であっても良い。
【産業上の利用可能性】
【００４５】
本発明に係る液晶表示水平シフトクロック出力回路は、ＶＣＯ出力の周波数を変えずに、単一のクロック周波数のままで、複数種類のドットの各液晶パネルに対応した３相の各水平シフトクロックを得ることができ、ＡＶ機器に使用する中小型の液晶パネルにおいて表示を行う水平シフトクロック出力回路として有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態における液晶表示水平シフトクロック出力回路の概略構成を示すブロック図
【図２】本実施の形態の第１，第２の１／３分周器から構成した３分の１分周部を示す回路図
【図３】本実施の形態の液晶表示水平シフトクロック出力回路で３分の１分周部の動作波形を示すタイミングチャート
【図４】本実施の形態における３分の１分周部の出力信号を入力するてい倍３相出力部の構成を示す回路図
【図５】本実施の形態においててい倍３相出力部の動作波形を示すタイミングチャート
【図６】従来の液晶表示水平シフトクロック出力回路の概略構成を示すブロック図
【図７】従来の水平シフトクロック出力回路の動作波形を示すタイミングチャート
【符号の説明】
【００４７】
１，２，５，１１，１２，１５，２１，２２  ＦＦ（フリップフロップ）
３，１３，２０  ＡＮＤゲート
４，１０，１４，２０３  インバータ
６，１６  ＮＡＮＤゲート
１００  水平シフトクロック出力部
１１０  ＶＣＯ（電圧制御型発振器）
１２０  １／３分周器
１３０  ３相出力部
１４０，１５０，１６０  出力端子
２００  ３分の１分周部
２１０  第１の１／３分周器
２２０  第２の１／３分周器
３００  てい倍３相出力部
３０１，３０２  ＥＸＯＲゲート
３０３  一致ゲート
４００  選択回路部
【図１】
2006106389.tif 000003
【図２】
2006106389.tif 000004
【図３】
2006106389.tif 000005
【図４】
2006106389.tif 000006
【図５】
2006106389.tif 000007
【図６】
2006106389.tif 000008
【図７】
2006106389.tif 000009