(57)【要約】【課題】アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料、光電変換素子、発光素子、および非単結晶半導体材料の製造方法を提供する。【解決手段】シリコン及び／又はゲルマニウムを主体とするアモルファス材料３中に粒径１ｎｍ〜５ｎｍの結晶シリコン及び結晶ゲルマニウム２を散在させた非単結晶半導体材料１。【選択図】図１
2006295060.tif 000002
【特許請求の範囲】
【請求項１】
シリコン及び／又はゲルマニウムを主体とするアモルファス材料中に粒径１ｎｍ〜５ｎｍの結晶シリコン及び結晶ゲルマニウムを散在させたことを特徴とする非単結晶半導体材料。
【請求項２】
シリコン及び／又はゲルマニウムを主体とするアモルファス材料中に粒径１ｎｍ〜３ｎｍの結晶シリコン及び結晶ゲルマニウムを散在させたことを特徴とする非単結晶半導体材料。
【請求項３】
請求項１または請求項２に記載の非単結晶半導体材料であって、
前記アモルファス材料中における前記結晶シリコン及び／又は結晶ゲルマニウム２の体積分率が０．５％以上１０％以下であることを特徴とする非単結晶半導体材料。
【請求項４】
請求項１または請求項２に記載の非単結晶半導体材料であって、
前記アモルファス材料中における前記結晶シリコン及び／又は結晶ゲルマニウム２の体積分率が０．５％以上３％以下であることを特徴とする非単結晶半導体材料。
【請求項５】
シリコン及び／又はゲルマニウムを主体とするアモルファス層と粒径１ｎｍ〜５ｎｍの結晶シリコン及び結晶ゲルマニウムを含有するナノ粒子含有層とが交互に積層されていることを特徴とする非単結晶半導体材料。
【請求項６】
一対の電極と、ｐ型半導体層、ｉ型半導体層、ｎ型半導体層を含む光電変換素子であって、
前記ｉ型半導体層が、シリコン及び／又はゲルマニウムを主体とするアモルファス材料中に粒径１ｎｍ〜３ｎｍの結晶シリコン及び結晶ゲルマニウムを散在させたことを特徴とする光電変換素子。
【請求項７】
シリコン及び／又はゲルマニウムを主体とするアモルファス材料中に粒径１ｎｍ〜５ｎｍの結晶シリコン及び結晶ゲルマニウムを散在させたことを特徴とする非単結晶半導体材料の上下に電極を設けたことを特徴とする発光素子。
【請求項８】
基材上に、ＣＶＤ法によりシラン系及び／又はゲルマン系ガスと水素系ガスを用いて半導体層を成膜する成膜工程を含む非単結晶半導体材料の製造方法であって、
前記成膜工程が水素希釈率条件であるシラン系及び／又はゲルマン系ガスの流量中の水素系ガスの流量の高い高水素希釈率条件で成膜する工程及び水素希釈率条件の低い低水素希釈率条件で成膜する工程を交互に繰り返すことを特徴とする非単結晶半導体材料の製造方法。
【請求項９】
請求項８に記載の非単結晶半導体材料の製造方法であって、
前記高水素希釈率条件で成膜する層の膜厚が１ｎｍ以上４ｎｍ以下、低水素希釈率条件で成膜する層の膜厚が１ｎｍ以上２０ｎｍ以下であることを特徴とする非単結晶半導体材料の製造方法。
【請求項１０】
請求項８に記載の非単結晶半導体材料の製造方法であって、
前記高水素希釈率条件で成膜する層の膜厚が１ｎｍ以上６ｎｍ以下、低水素希釈率条件で成膜する層の膜厚が１ｎｍ以上２０ｎｍ以下であることを特徴とする非単結晶半導体材料の製造方法。
【請求項１１】
請求項８に記載の非単結晶半導体材料の製造方法であって、
前記高水素希釈率条件が２５〜７０、前記低水素希釈率条件が２〜１０であることを特徴とする非単結晶半導体材料の製造方法。
【請求項１２】
請求項８に記載の非単結晶半導体材料の製造方法であって、
前記高水素希釈率条件が２５〜１００、前記低水素希釈率条件が２〜２０であることを特徴とする非単結晶半導体材料の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンナノ結晶を含む材料を精密に粒径分布させることで優れた特性を持つ非単結晶半導体材料、光電変換素子、発光素子、および非単結晶半導体材料の製造方法に関する。
【背景技術】
【０００２】
従来、アモルファスマトリックス中にナノ粒子を散在させた材料は、水素化アモルファスシリコンの劣化を減らす優れた特性がある。また、発光材料として働く等の優れた特性が知られている。近年、アモルファスシリコン作成条件と微結晶シリコン作成条件（水素希釈率条件）の境界領域においてナノ結晶埋め込み型アモルファスシリコン材料が得られる。
【非特許文献１】［Ｄ．  Ｔｓｕ，  ｅｔ．ａｌ．  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒ  ７１，  １３１７  （１９９７）］
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上述した技術では、境界領域材料が得られるパラメーター領域は極めて狭く、わずかでも所定条件からずれるとこの材料が得られないという問題があり製造技術上で大きな問題となっている。また、薄膜シリコン材料は膜成長方向に対して異方性をもって成長するためこのような境界領域で膜成長した場合などは特に膜全体において均一な特性が得られないという問題を抱えている。さらに、シリコンナノ結晶の粒径や分布を精密に制御する方法はないのが現状である。すなわち、シリコンナノ結晶を含む材料を安価に実現することはなされておらず、特に精密な粒径分布が極めて困難である。
【０００４】
以上の点を鑑み本発明の目的は、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料、光電変換素子、発光素子、および非単結晶半導体材料の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明はかかる課題を解決するものであり、本願発明の請求項１によれば、シリコン及び／又はゲルマニウムを主体とするアモルファス材料中に粒径１ｎｍ〜５ｎｍの結晶シリコン及び結晶ゲルマニウムを散在させたことを特徴とする非単結晶半導体材料が提供される。
【０００６】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料を提供することができる。
【０００７】
また、本願発明の請求項２によれば、シリコン及び／又はゲルマニウムを主体とするアモルファス材料中に粒径１ｎｍ〜３ｎｍの結晶シリコン及び結晶ゲルマニウムを散在させたことを特徴とする非単結晶半導体材料が提供される。
【０００８】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、さらに優れた特性を持つ非単結晶半導体材料を提供することができる。
【０００９】
また、本願発明の請求項３によれば、請求項１または請求項２に記載の非単結晶半導体材料であって、前記アモルファス材料中における前記結晶シリコン及び／又は結晶ゲルマニウム２の体積分率が０．５％以上１０％以下であることを特徴とする非単結晶半導体材料を提供することができる。
【００１０】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料を提供することができる。
【００１１】
また、本願発明の請求項４によれば、請求項１または請求項２に記載の非単結晶半導体材料であって、前記アモルファス材料中における前記結晶シリコン及び／又は結晶ゲルマニウム２の体積分率が０．５％以上３％以下であることを特徴とする非単結晶半導体材料を提供することができる。
【００１２】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、さらに優れた特性を持つ非単結晶半導体材料を提供することができる。
【００１３】
また、本願発明の請求項５によれば、シリコン及び／又はゲルマニウムを主体とするアモルファス層と粒径１ｎｍ〜５ｎｍの結晶シリコン及び結晶ゲルマニウムを含有するナノ粒子含有層とが交互に積層されていることを特徴とする非単結晶半導体材料を提供することができる。
【００１４】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料を提供することができる。
【００１５】
また、本願発明の請求項６によれば、一対の電極と、ｐ型半導体層、ｉ型半導体層、ｎ型半導体層を含む光電変換素子であって、前記ｉ型半導体層が、シリコン及び／又はゲルマニウムを主体とするアモルファス材料中に粒径１ｎｍ〜３ｎｍの結晶シリコン及び結晶ゲルマニウムを散在させたことを特徴とする光電変換素子を提供することができる。
【００１６】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ光電変換素子を提供することができる。
【００１７】
また、本願発明の請求項７によれば、シリコン及び／又はゲルマニウムを主体とするアモルファス材料中に粒径１ｎｍ〜５ｎｍの結晶シリコン及び結晶ゲルマニウムを散在させたことを特徴とする非単結晶半導体材料の上下に電極を設けたことを特徴とする発光素子を提供することができる。
【００１８】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ発光素子を提供することができる。
【００１９】
また、本願発明の請求項８によれば、基材上に、ＣＶＤ法によりシラン系及び／又はゲルマン系ガスと水素系ガスを用いて半導体層を成膜する成膜工程を含む非単結晶半導体材料の製造方法であって、前記成膜工程が水素希釈率条件であるシラン系及び／又はゲルマン系ガスの流量中の水素系ガスの流量の高い高水素希釈率条件で成膜する工程及び水素希釈率条件の低い低水素希釈率条件で成膜する工程を交互に繰り返すことを特徴とする非単結晶半導体材料の製造方法を提供することができる。
【００２０】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料の製造方法を提供することができる。
【００２１】
また、本願発明の請求項９によれば、請求項８に記載の非単結晶半導体材料の製造方法であって、前記高水素希釈率条件で成膜する層の膜厚が１ｎｍ以上４ｎｍ以下、低水素希釈率条件で成膜する層の膜厚が１ｎｍ以上２０ｎｍ以下であることを特徴とする非単結晶半導体材料の製造方法を提供することができる。
【００２２】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料の製造方法を提供することができる。
【００２３】
また、本願発明の請求項１０によれば、請求項８に記載の非単結晶半導体材料の製造方法であって、前記高水素希釈率条件で成膜する層の膜厚が１ｎｍ以上６ｎｍ以下、低水素希釈率条件で成膜する層の膜厚が１ｎｍ以上２０ｎｍ以下であることを特徴とする非単結晶半導体材料の製造方法を提供することができる。
【００２４】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、さらに優れた特性を持つ非単結晶半導体材料の製造方法を提供することができる。
【００２５】
また、本願発明の請求項１１によれば、請求項８に記載の非単結晶半導体材料の製造方法であって、前記高水素希釈率条件が２５〜７０、前記低水素希釈率条件が２〜１０であることを特徴とする非単結晶半導体材料の製造方法を提供することができる。
【００２６】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料の製造方法を提供することができる。
【００２７】
また、本願発明の請求項１２によれば、請求項８に記載の非単結晶半導体材料の製造方法であって、前記高水素希釈率条件が２５〜１００、前記低水素希釈率条件が２〜２０であることを特徴とする非単結晶半導体材料の製造方法を提供することができる。
【００２８】
従って、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、さらに優れた特性を持つ非単結晶半導体材料の製造方法を提供することができる。
【発明の効果】
【００２９】
請求項１の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料、光電変換素子、発光素子、および非単結晶半導体材料を提供することができる。
【００３０】
請求項２の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、さらに優れた特性を持つ非単結晶半導体材料、光電変換素子、発光素子、および非単結晶半導体材料を提供することができる。
【００３１】
請求項３の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料、光電変換素子、発光素子、および非単結晶半導体材料を提供することができる。
【００３２】
請求項４の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、さらに優れた特性を持つ非単結晶半導体材料、光電変換素子、発光素子、および非単結晶半導体材料を提供することができる。
【００３３】
請求項５の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料を提供することができる。
【００３４】
請求項６の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ光電変換素子を提供することができる。
【００３５】
請求項７の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ発光素子を提供することができる。
【００３６】
請求項８の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料の製造方法を提供することができる。
【００３７】
請求項９の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料の製造方法を提供することができる。
【００３８】
請求項１０の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、さらに優れた特性を持つ非単結晶半導体材料の製造方法を提供することができる。
【００３９】
請求項１１の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、優れた特性を持つ非単結晶半導体材料の製造方法を提供することができる。
【００４０】
請求項１２の発明によれば、アモルファスシリコン材料中にナノ結晶をほぼ均一に埋め込んだナノ結晶埋め込み型アモルファス材料を実現し、さらに優れた特性を持つ非単結晶半導体材料の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００４１】
以下に図面を用いて本発明の一実施形態を説明する。
【００４２】
（第１実施形態）
本発明の第１実施形態について、図１を参照して説明する。
【００４３】
本発明の第１実施形態に係る非単結晶半導体材料は、図１に示すように、シリコン及び／又はゲルマニウムを主体とするアモルファス材料３中に粒径１ｎｍ〜５ｎｍの結晶シリコン及び結晶ゲルマニウム２を散在させたことを特徴とする非単結晶半導体材料１とする。
【００４４】
非単結晶半導体材料１の製造方法について説明する。
【００４５】
非単結晶半導体材料１を成膜するにはプラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶＤ法、Ｈｏｔ−ｗｉｒｅ  ＣＶＤ法のうちの何れかを任意に組み合わせた方法で作製することができるが、好ましくはプラズマＣＶＤ法を用いる。プラズマＣＶＤ法において印加する高周波電圧の周波数が１３〜１２０ＭＨｚであり、より好ましくは１３ＭＨｚ〜８０ＭＨｚである。
【００４６】
使用するガスは、シラン系またはゲルマニウム系ガスとしてはモノシラン、ジシラン、ジクロロシラン、４フッ化珪素、ゲルマンなどが挙げられるがこれらに限定されるものでは無い。希釈ガスとしては水素、重水素などが挙げられる。また必要に応じてヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、またはバンドギャップを上昇させるためにメタン、アセチレン等を使用することもできる。
【００４７】
本発明の第１実施形態に係る非単結晶半導体材料を適用した非単結晶半導体材料の製造方法（水素希釈率変調法）は、図２に示すように、成膜工程において、水素希釈率条件［水素系ガスの流量／（シラン系及び／又はゲルマン系ガスの流量）］の高い高水素希釈率条件で、高水素希釈率膜（非単結晶半導体材料）１を成膜する工程、及び水素希釈率条件の低い低水素希釈率条件で、低水素希釈率膜４を成膜する工程を交互に繰り返すことを特徴とする。
【００４８】
高水素希釈率膜１または低水素希釈率膜４のどちらを先に成膜してもよい。図２では、高水素希釈率膜１および低水素希釈率膜４が交互に成膜され、積層されている構造を示している。
【００４９】
高水素希釈率条件で成膜する工程と、低水素希釈率条件で成膜する工程は、一定の時間ごとに変化させ、パルス状に流量を変化させても良いし、またなだらかに変化させてもかまわない。
【００５０】
高水素希釈条件では結晶が成長しやすく、図１に示した構造となり、低水素希釈率条件では結晶成長がしにくい。この高水素希釈条件で結晶を成長させ、前述の粒径の適正範囲以上にならないうちに成膜条件を低水素希釈条件にし、これを繰り返すことで、粒径が１〜５ｎｍの範囲内であるナノ粒子（結晶シリコン及び結晶ゲルマニウム２）を含む半導体材料を作成することができる。
【００５１】
図３は、高水素希釈率条件および低水素希釈率条件を変調する場合に、シラン系もしくはゲルマン系の原料ガスの流量、希釈ガスの流量のどちらか片方（この場合は、シラン流量）を変化させたときの成膜時間に対するシラン流量、水素流量、希釈率を示している。なお、希釈率Ｒ１は、低水素希釈率条件、希釈率Ｒ２は、高水素希釈率条件とする。このように、高水素希釈率条件および低水素希釈率条件を変調する際には、シラン系もしくはゲルマン系の原料ガスの流量、希釈ガスの流量のどちらか片方を変化させても良い。
【００５２】
また、図４は、高水素希釈率条件および低水素希釈率条件を変調する場合に、シラン系もしくはゲルマン系の原料ガスの流量、希釈ガスの流量の両方を同時に変化させたときの成膜時間に対するシラン流量、水素流量、希釈率を示している。なお、希釈率Ｒ１は、低水素希釈率条件、希釈率Ｒ２は、高水素希釈率条件とする。このように、高水素希釈率条件および低水素希釈率条件を変調する際には、シラン系もしくはゲルマン系の原料ガスの流量、希釈ガスの流量の両方を同時に変化させても良い。
【００５３】
ガス流量を変化させる場合は、マスフローコントローラを自動制御し時間変調を行うことが好ましい。図５は、時間変調に同期させ高水素希釈率膜作製時に投入電力を増加させ、また低水素希釈率膜作製時に導入電力を減少させたときの成膜時間に対するシラン流量、水素流量、希釈率、投入電力値を示している。このように、ガス流量を変化させる場合は、時間変調に同期させ高水素希釈率膜作製時に投入電力を増加させ、また低水素希釈率膜作製時に導入電力を減少させることもまた好ましい。
【００５４】
なお、変調時間は、両条件とも少なくとも成膜室のガス滞在時間以上であることが望ましい。ガス滞在時間よりも短くなるとマスフローコントローラではガス流量が変化していても反応容器内では完全にガスが入れ替わらず所望のガス流量比が得られないことがあるからである。
【００５５】
また、高水素希釈率条件の時の水素希釈率比は、２５〜１００の範囲であることが好ましい。この範囲より大きいと結晶サイズが大きくなりすぎたり良好な膜質を得られないことが多い。またこの範囲より小さいと結晶化が起こりにくくなる。また、低水素希釈率条件の時の水素希釈率比は、２〜１０の範囲内であることが好ましい。この範囲であれば良好な膜特性を維持することができる。
【００５６】
さらに、高水素希釈率条件で成膜する工程で積層される層（高水素希釈率膜１）は、１ｎｍ以上６ｎｍ以下の範囲内であると好ましい。１ｎｍよりも薄いと結晶成長が起こらず、６ｎｍより厚くなると結晶粒が大きくなりすぎ、膜特性が悪化する。低水素希釈率条件で成膜する工程で積層される層は、１ｎｍ以上２０ｎｍ以下の範囲内であると好ましい。１ｎｍよりも薄いと高水素希釈率条件で成長した層の結晶粒の成長を止めることが難しく、２０ｎｍより厚くなると膜特性が悪化する。
【００５７】
さらには、高水素希釈率条件と低水素希釈率条件を用いて交互にサブレーヤーを積層する場合、高水素希釈率条件で積層するサブレーヤーの膜厚が１ｎｍ以上４ｎｍ以下とし、低水素希釈率条件で積層するサブレーヤーの膜厚が１ｎｍ以上２０ｎｍ以下であることが重要である。低水素希釈率条で作成したサブレーヤーの膜厚が１ｎｍよりも薄いと高水素希釈率条件で成長した層の結晶粒の成長を止めることが難しく２０ｎｍ以上となると光劣化が抑制できなくなる。高水素希釈率条で作成したサブレーヤーの膜厚においては１ｎｍ以下であると結晶粒が成長できないし、また４ｎｍ以上となると結晶粒径が大きくなりすぎて結晶粒が再結合中心となってしまう。
【００５８】
なお、この高水素希釈率条件で成膜する工程で積層される層（高水素希釈率膜１）、低水素希釈率条件で成膜する工程で積層される層（低水素希釈率膜４）は、それぞれ上述したナノ粒子含有層、アモルファス層に対応するものではあるが、高水素希釈率条件で成膜する工程で積層される層においては、結晶粒が成長する前に薄いアモルファス層（いわゆるインキュベーションレーヤー）が成長した後に核形成が起こり、結晶成長が進むために一般的には高水素希釈率条件で作成した層の膜厚よりも成長するナノ結晶は一般的には小さくなる。
【００５９】
以上のように、高水素希釈率膜１である非単結晶半導体材料は、低水素希釈率膜４と積層構造とすることで、光照射に対し安定で、優れた電気的光学的特性をもつ半導体材料とすることができる。また、粒子サイズが粒径１ｎｍ〜５ｎｍの範囲内であることにより、量子サイズ効果が得られ、優れた特性を得ることができる。
【００６０】
また、結晶シリコン及び／又は結晶ゲルマニウム２の体積分率が、非単結晶半導体材料１に対し、０．５％以上１０％以下であることが好ましい。この範囲内であれば、ナノ粒子の特性を活かした各種デバイスとして用いたときに良好なデバイス特性が得られるものである。
【００６１】
本発明の第１実施形態で用いる基材としては、用途に応じて様々なものを用いることができる。絶縁性材料、導電性材料のどちらであっても構わないし、また可撓性、非可撓性のどちらでも可能である。具体的には、例えばガラス、石英、ポリメチルメタクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ポリアクリル系樹脂、ＳＵＳ薄板、Ａｌフォイルなどを使用することができるが、これらに限定されるわけではない。これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。
【００６２】
（第２実施形態）
本発明に係る非単結晶半導体材料を適用した半導体材料は、様々な分野に応用できる。
【００６３】
例えば、本発明の第２実施形態として、当該半導体材料の上下に電極を設けることで発光効率が高く、かつ製造方法が安い発光素子とすることができる（図６参照：後述）。
【００６４】
発光素子とする場合、粒子サイズや成膜条件などの諸条件は以下のようにすることが好ましい。
【００６５】
粒子サイズは１ｎｍ〜５ｎｍの範囲内であることが好ましく、この範囲であれば量子サイズ効果のために、優れた発光特性を示す。
【００６６】
また、結晶部分の体積分率が０．５％以上１０％であることが好ましく、０．５％よりも低いと発光効率が悪く、また１０％を越えるとナノ結晶の粒径を制御することが極めて困難となる。
【００６７】
高水素希釈率条件で成膜する工程で積層される層の膜厚は、１ｎｍ以上６ｎｍ以下であることが好ましい。１ｎｍより薄いと結晶粒の成長が困難になり、また６ｎｍより厚いと結晶粒径が大きくなりすぎて発光効率が悪くなる。
【００６８】
低水素希釈率条件で成膜する工程で積層される層の膜厚は１ｎｍ以上２０ｎｍ以下であることが好ましい。１ｎｍよりも薄いと高水素希釈率条件で成長した層の結晶粒の成長を止めることが難しく、２０ｎｍより厚くなると膜中に含まれるナノ結晶の数が減って発光効率が悪くなる。
【００６９】
高水素希釈率条件の水素希釈率比が２５〜１００の範囲、低水素希釈率条件の水素希釈率比が２〜１０の範囲内であることが好ましく、２５を下回ると結晶化が起こりにくく、また１００を上回ると高水素希釈率条件膜成膜中にその下地にある低水素希釈率条件膜を結晶化し、結晶サイズが５ｎｍを上回り量子サイズ効果を得られなくなることがある。低水素希釈率条件の水素希釈率比を２〜１０の範囲で制御することで良好な発光特性を維持することができる。
【００７０】
発光素子に用いる電極として発光側は、透明、非発光側は透明、不透明に限定されるものではない。透明電極は、例えば、厚さ１０〜５００ｎｍの酸化スズ、酸化インジウム、酸化亜鉛等の酸化物、もしくは厚さ５〜１５ｎｍの金、白金、パラジウム、銀およびこれらの合金等の金属薄膜などが挙げられるがこれらに限定されるものではない。これらの透光性の導電膜は放出光を良く透過し、かつ表面抵抗の小さい層が好ましく、例えば、厚さ５〜１５ｎｍの金、白金層、厚さ３０〜２００ｎｍのスズドープ酸化インジウム層が特に好ましい。透明電極は、例えばスパッタ法、真空蒸着法、イオンプレーティング法、プラズマＣＶＤ法、ゾルゲル法、印刷法等で堆積させる。不透明な電極としては例えば鉄、クロム、チタン、タンタル、ニオブ、モリブデン、ニッケル、アルミニウム、コバルト等の金属、ニクロム、ステンレス等の合金からなる金属薄膜が用いられるがこれらに限定されるものではない。これらの金属層は、例えば真空蒸着、スパッタリング、イオンプレーティング法、印刷法、メッキ法の手段によって設ける。
【００７１】
また発光素子の耐候性をあげるために、発光素子にガスバリアー層を設けることも可能である。例えば、ケイ素酸化物（ＳｉＯｘ）、ケイ素窒化物（ＳｉＮｘ）、酸化アルミニウム（ＡｌｘＯｙ）のいずれかの単独、もしくは二種以上の混合系の蒸着層、または無機−有機のハイブリッドコート層のうちのいずれか一種、または二種以上を組み合わせた複合層を好適に使用できる。上記、ケイ素酸化物（ＳｉＯｘ）、ケイ素窒化物（ＳｉＮｘ）、酸化アルミニウム（ＡｌｘＯｙ）などの蒸着層は、例えば蒸着法、スパッタ法、ＣＶＤ法、ディッピング法、ゾルゲル法などにより基材上に容易に形成することができる。このようなガスバリア層の厚さは、５〜５００ｎｍの範囲が適当であり、特に３０〜１５０ｎｍの範囲が好ましい。
【００７２】
具体的には、図６に示すように、一対の電極層７、１１とｐ型半導体８、ｉ型半導体９、ｎ型半導体１０を有する光電変換素子とし、ｉ型半導体９として本発明の非単結晶半導体材料１を用いることができる。このようにすることで、光照射に対して極めて安定でかつ変換効率の高い薄膜シリコン系太陽電池を提供することができる。
【００７３】
本発明の非単結晶半導体材料１を有する光電変換素子とした場合、粒子サイズや成膜条件などの諸条件は以下のようにすることが好ましい。
【００７４】
粒子サイズは、１ｎｍ〜３ｎｍの範囲内であることが好ましい。この範囲内であれば、光劣化を抑制しつつ良好な太陽電池特性を実現できる。粒径が３ｎｍ以下になると量子サイズ効果で結晶シリコンのバンドギャップが増加しアモルファスシリコンと同程度となるため、光励起されたキャリアは結晶部分で再結合されることはない。
【００７５】
なお、通常アモルファスマトリックス中に５ｎｍより大きい結晶粒が埋め込まれたようなシリコン系半導体材料を薄膜シリコン系太陽電池の発電層部分（ｉ層）に使用すると、アモルファス部分（ａ−Ｓｉ：Ｈで１．７〜１．８ｅＶ程度）と結晶部分（結晶Ｓｉは１．１ｅＶ程度）のバンドギャップの差のために、光励起されたキャリアが結晶部分で再結合し、ひいては太陽電池の特性を悪化させることになる。
【００７６】
また、結晶部分の体積分率が０．５％以上３％であることも重要である。０．５％よりも少ないと光劣化を抑制することができず、また３％を越えると良好なデバイス特性を維持することが困難になる。
【００７７】
また、高水素希釈率条件の水素希釈率比が２５〜７０の範囲、低水素希釈率条件の水素希釈率比が２〜１０の範囲であると太陽電池特性がより向上する。高水素希釈率条件の水素希釈率比が２５を下回ると結晶化が起こりにくく、また７０を上回ると高水素希釈率条件膜の成膜中にその下地にある低水素希釈率条件を結晶化し、結晶サイズが大きくなりすぎることがある。低水素希釈率条件件の水素希釈率比を２〜１０の範囲で制御することで良好な膜特性を維持することができる。
【００７８】
高水素希釈率条件で成膜する工程で積層される層は、１ｎｍ以上４ｎｍ以下の範囲内であると好ましい。１ｎｍよりも薄いと膜中に含まれる結晶粒が大きくなりすぎ、４ｎｍより厚くなると結晶粒径が大きくなりすぎて結晶粒が再結合中心となってしまう。低水素希釈率条件で成膜する工程で積層される層は、１ｎｍ以上２０ｎｍ以下の範囲内であると好ましい。１ｎｍよりも薄いと高水素希釈率条件で成長した層の結晶粒の成長を止めることが難しく、２０ｎｍより厚くなると光劣化が抑制できなくなる。
【００７９】
また、光電変換素子の電極としては、公知のものを用いることができる。
【００８０】
例えば、太陽光が入射する表側に設ける透明電極と裏面電極の組み合わせを用いることができる。
【００８１】
透明電極は、例えば、厚さ１０〜５００ｎｍの酸化スズ、酸化インジウム、酸化亜鉛等の酸化物、もしくは厚さ５〜１５ｎｍの金、白金、パラジウム、銀およびこれらの合金等の金属薄膜などが挙げられるがこれらに限定されるものではない。これらの透光性の導電膜は入射太陽光を良く透過し、かつ表面抵抗の小さい層が好ましく、例えば、厚さ５〜１５ｎｍの金、白金層、厚さ３０〜２００ｎｍのスズドープ酸化インジウム層が好ましい。透明電極は、例えばスパッタ法、真空蒸着法、イオンプレーティング法、プラズマＣＶＤ法、ゾルゲル法、印刷法等で堆積させる。
【００８２】
また、透明電極上に金属等によるグリッド電極を形成することもできる。この場合、グリッド電極は、例えば、スクリーン印刷法、真空蒸着法、スパッタ法、イオンプレーティング法、プラズマＣＶＤ法、ゾルゲル法等で作製することができる。
【００８３】
裏面電極としては、例えば鉄、クロム、チタン、タンタル、ニオブ、モリブデン、ニッケル、アルミニウム、コバルト等の金属、ニクロム、ステンレス等の合金からなる金属薄膜が用いられるがこれらに限定されるものではない。これらの金属層は、例えば、真空蒸着、スパッタリング、イオンプレーティング法、印刷法、メッキ法の手段によって設ける。またこれらの金属層と光電変換層との間に、例えば、厚さ２ｎｍ〜５００ｎｍの透明な電極を設けることも可能である。また裏面電極として、例えば、透明導電性酸化物薄膜を用いて太陽電池全面に透視性をもたせる、いわゆる“シースルー型太陽電池”とすることも可能である。
【００８４】
また、太陽電池素子の耐候性をあげるために、上記の層上あるいは層間のいずれかに設けガスバリアー層を設けることも可能である。例えば、ケイ素酸化物（ＳｉＯｘ）、ケイ素窒化物（ＳｉＮｘ）、酸化アルミニウム（ＡｌｘＯｙ）のいずれかの単独、もしくは二種以上の混合系の蒸着層、または無機−有機のハイブリッドコート層のうちのいずれか一種、または二種以上を組み合わせた複合層を好適に使用できる。
【００８５】
上述したケイ素酸化物（ＳｉＯｘ）、ケイ素窒化物（ＳｉＮｘ）、酸化アルミニウム（ＡｌｘＯｙ）などの蒸着層は、例えば蒸着法、スパッタ法、ＣＶＤ法、ディッピング法、ゾルゲル法などにより基材上に容易に形成することができる。このようなガスバリア層の厚さは、例えば５〜５００ｎｍの範囲が適当であり、特に３０〜１５０ｎｍの範囲が好ましい。
【００８６】
さらに、上述したシリコンおよびゲルマニウムを主成分とする非単結晶太陽電池においては、ｐｉｎ型（スーパーストレートタイプ）太陽電池、ｎｉｐ型（サブストレートタイプ）太陽電池のどちらの構成をとっても構わないし、いわゆるタンデム型、トリプル型太陽電池のように素子を複数個積層しても構わない。
【００８７】
図6は、本発明の水素希釈率変調法によりi層を作製したpin型薄膜シリコン太陽電池を示した断面図である（比較例１）。
【００８８】
比較例１では、透明基板６上に透明導電膜７を例えば200nm設け、その上に、例えばプラズマＣＶＤ法でp型アモルファスシリコン薄膜８を設ける。続いて、本発明のナノ結晶粒を含むi型アモルファスシリコン薄膜９、n型アモルファスシリコン薄膜１０を設け、最後に透明導電膜１１、金属電極１２を設ける。
【００８９】
図７は、ナノ結晶粒を含むi型アモルファスシリコン薄膜（サンプル１）を作製する際の処理工程を示したプログラム図である。
【００９０】
プログラムで高水素希釈率条件（水素希釈率40、膜厚3nm相当）、低希釈率条件（水素希釈率4、膜厚12nm相当）で希釈率を変調し、合計300nmの膜厚だけi層を作製した。すなわち、高水素希釈率膜（膜厚3nm相当）及び低水素希釈率（膜厚12nm相当）の積層膜が、それぞれ約２０層前後となる。
【００９１】
図８は、ナノ結晶粒を含むi型アモルファスシリコン薄膜（サンプル２）を作製する際の別の処理工程を示したプログラム図である。
【００９２】
高水素希釈率条件（水素希釈率25、膜厚2nm相当）、低希釈率条件（水素希釈率5、膜厚2nm相当）で希釈率を変調し、合計300nmの膜厚だけi層を作製した。すなわち、高水素希釈率膜（膜厚2nm相当）及び低水素希釈率（膜厚2nm相当）の積層膜が、それぞれ約７５層前後となる。
【００９３】
図９は、ナノ結晶粒を含むi型アモルファスシリコン薄膜（比較例２）を作製する際の別の処理工程を示したプログラム図である。
【００９４】
高水素希釈率条件（水素希釈率40、膜厚6nm相当）、低希釈率条件（水素希釈率4、膜厚4nm相当）で希釈率を変調し、合計300nmの膜厚だけi層を作製した。すなわち、高水素希釈率膜（膜厚6nm相当）及び低水素希釈率（膜厚4nm相当）の積層膜が、それぞれ約３０層前後となる。
【００９５】
図１０は、上述した図７〜図９で作製したサンプルおよび比較例の光照射(擬似太陽光AM1.5 1SUN 500時間照射)前後の太陽電池特性を示した図である。
【００９６】
本実施形態で作成したサンプル１、２は、光照射にたいして極めて安定であるのに対して、比較例1は劣化前の初期値では高い値を示しているにもかかわらず光照射後、大きく変換効率が減少している。また、比較例2は、ナノ結晶の粒径が大きすぎるために初期効率そのものが低い。
【００９７】
以上の結果から本実施形態による太陽電池が光照射後最も優れたデバイス特性を示すことがわかる。
【００９８】
（第３実施形態）
また、本発明に係る非単結晶半導体材料を適用した半導体材料を発光素子として用いることもできる。
【００９９】
図１１は、本発明のナノ結晶粒を含む非単結晶材料（サンプル３）を作製する際の処理工程を示したプログラム図である。
【０１００】
高水素希釈率条件（水素希釈率40、膜厚3nm相当）、低希釈率条件（水素希釈率4、膜厚12nm相当）で希釈率を変調し、合計300nmの膜厚だけ石英基材（膜厚1.1mm）上に非単結晶材料を作製した。すなわち、高水素希釈率膜（膜厚3nm相当）及び低水素希釈率（膜厚4nm相当）の積層膜が、それぞれ約４３層前後となる。
【０１０１】
図１２は、本発明のナノ結晶粒を含む非単結晶材料（サンプル４）を作製する際の処理工程を示したプログラム図である。
【０１０２】
高水素希釈率条件（水素希釈率25、膜厚2nm相当）、低希釈率条件（水素希釈率5、膜厚2nm相当）で希釈率を変調し、合計300nmの膜厚だけ石英基材（膜厚1.1mm）上に非単結晶材料を作製した。すなわち、高水素希釈率膜（膜厚2nm相当）及び低水素希釈率（膜厚2nm相当）の積層膜が、それぞれ約７５層前後となる。
【０１０３】
図１３は、本発明のナノ結晶粒を含む非単結晶材料（比較例３）を作製する際の処理工程を示したプログラム図である。
【０１０４】
高水素希釈率条件（水素希釈率40、膜厚18nm相当）、低希釈率条件（水素希釈率4、膜厚2nm相当）で希釈率を変調し、合計300nmの膜厚だけ石英基材（膜厚1.1mm）上に非単結晶材料を作製した。すなわち、高水素希釈率膜（膜厚18nm相当）及び低水素希釈率（膜厚2nm相当）の積層膜が、それぞれ約１５層前後となる。
【０１０５】
図１４は、上述したサンプル及び比較例を作製した非単結晶材料の発光特性を評価した図である。
【０１０６】
発光の励起には連続発振のHe-Cdレーザー（波長325nm）を用いた。その結果を図14に示す。サンプル３、４では、可視領域部分に強い発光が観察されるのに対して、比較例３では発光が観察されていない。
【０１０７】
以上、本発明の各実施形態を説明してきたが、本発明は各実施の携帯に記載された構成・条件に限られるものではない。また、発光をフォトルミネセンスとして観察しているが、ナノ結晶を含む非単結晶材料にキャリアを注入することによって発光させることが可能である。また、このような注入発光が実現した場合には、半導体集積回路装置の入出力を光によって行う際の光源として用いることができ、同じシリコンプロセスからなるので、プロセス整合性が良く、安価に信頼性の高い発光素子を提供することができる。
【０１０８】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１０９】
【図１】本発明の第１実施形態に係る非単結晶半導体材料を示した断面図。
【図２】本発明の第１実施形態に係る非単結晶半導体材料を適用した非単結晶半導体材料の製造方法を示した断面図。
【図３】本発明の第１実施形態に係る高水素希釈率条件および低水素希釈率条件を変調する場合に、シラン系もしくはゲルマン系の原料ガスの流量、希釈ガスの流量のどちらか片方を変化させたときの成膜時間に対するシラン流量、水素流量、希釈率を示した図。
【図４】本発明の第１実施形態に係る高水素希釈率条件および低水素希釈率条件を変調する場合に、シラン系もしくはゲルマン系の原料ガスの流量、希釈ガスの流量の両方を同時に変化させたときの成膜時間に対するシラン流量、水素流量、希釈率を示した図。
【図５】本発明の第１実施形態に係る時間変調に同期させ高水素希釈率膜作製時に投入電力を増加させ、また低水素希釈率膜作製時に導入電力を減少させたときの成膜時間に対するシラン流量、水素流量、希釈率、投入電力値を示した図。
【図６】水素希釈率変調法によりi層を作製したpin型薄膜シリコン太陽電池を示した断面図。
【図７】本発明の第２実施形態に係るナノ結晶粒を含むi型アモルファスシリコン薄膜を作製する際の処理工程を示したプログラム図。
【図８】本発明の第２実施形態に係るナノ結晶粒を含むi型アモルファスシリコン薄膜を作製する際の別の処理工程を示したプログラム図。
【図９】本発明の第２実施形態に係るナノ結晶粒を含むi型アモルファスシリコン薄膜を作製する際の別の処理工程を示したプログラム図。
【図１０】図７〜図９で作製したサンプルおよび比較例に擬似太陽光を照射し、測定した結果を示す図。
【図１１】本発明の第３実施形態にに係るナノ結晶粒を含む非単結晶材料を作製する際の処理工程を示したプログラム図。
【図１２】本発明の第３実施形態にに係るナノ結晶粒を含む非単結晶材料を作製する際の処理工程を示したプログラム図。
【図１３】本発明の第３実施形態にに係るナノ結晶粒を含む非単結晶材料を作製する際の処理工程を示したプログラム図。
【図１４】水素希釈率変調法で作製した非単結晶材料の室温での発光特性を示す図。
【符号の説明】
【０１１０】
１…非単結晶半導体材料、２…結晶ゲルマニウム、３…アモルファス材料、３．４、ンプル、４…低水素希釈率膜、６…透明基板、７…透明導電膜、８…ｉ型半導体、９…ｎ型半導体、１１…透明導電膜、１２…金属電極
【図１】
2006295060.tif 000003
【図２】
2006295060.tif 000004
【図３】
2006295060.tif 000005
【図４】
2006295060.tif 000006
【図５】
2006295060.tif 000007
【図６】
2006295060.tif 000008
【図７】
2006295060.tif 000009
【図８】
2006295060.tif 000010
【図９】
2006295060.tif 000011
【図１０】
2006295060.tif 000012
【図１１】
2006295060.tif 000013
【図１２】
2006295060.tif 000014
【図１３】
2006295060.tif 000015
【図１４】
2006295060.tif 000016