(57)【要約】【課題】  サンプリングキャパシタの充電時又は放電時の電荷の移動に伴う電源電圧の変動や不要輻射の発生を良好に低減し、また、正確なサンプリング動作をすること。【解決手段】  サンプリングキャパシタの充電タイミング制御用トランジスタスイッチと充電速度制御用トランジスタスイッチとを直列に接続したときは、充電速度制御用トランジスタのオフ状態から完全オン状態に変化する遷移時間を、充電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くし、一方、サンプリングキャパシタの放電タイミング制御用トランジスタスイッチと放電速度制御用トランジスタスイッチとを直列に接続したときは、放充電速度制御用トランジスタのオフ状態から完全オン状態に変化する遷移時間を、放電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くする。【選択図】  図１
2006092483.tif 000002
【特許請求の範囲】
【請求項１】
電荷を充放電するサンプリングキャパシタと、
前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、
前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、
第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、
第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、
前記充電タイミング制御用トランジスタスイッチの一方の端子、又は、前記放電タイミング制御用トランジスタスイッチの一方の端子に、直列接続された充放電速度制御用トランジスタスイッチと、
ここで、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成され、
前記充放電速度制御用トランジスタスイッチの入力制御端子に接続され、該入力制御端子に入力される信号を制御する充放電速度制御手段と
を具えたことを特徴とするスイッチトキャパシタ回路。
【請求項２】
電荷を充放電するサンプリングキャパシタと、
前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、
前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、
ここで、前記サンプリングキャパシタと２個の充電タイミング制御用トランジスタスイッチと２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、
第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、
第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、
前記並列接続された充電タイミング制御用トランジスタスイッチの一方の共通接続端子、又は、前記並列接続された放電タイミング制御用トランジスタスイッチの一方の共通接続端子に、直列接続された充放電速度制御用トランジスタスイッチと、
ここで、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成され、
前記充放電速度制御用トランジスタスイッチの入力制御端子に接続され、該入力制御端子に入力される信号を制御する充放電速度制御手段と
を具えたことを特徴とするスイッチトキャパシタ回路。
【請求項３】
電荷を充放電するサンプリングキャパシタと、
前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、
前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、
ここで、前記サンプリングキャパシタと前記２個の充電タイミング制御用トランジスタスイッチと前記２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、
第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、
第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、
前記並列接続された各組の充電タイミング制御用トランジスタスイッチの一方の続端子、又は、前記並列接続された各組の放電タイミング制御用トランジスタスイッチの一方の端子に、それぞれ直列接続された複数の充放電速度制御用トランジスタスイッチと、
ここで、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成され、
前記各組の充放電速度制御用トランジスタスイッチの入力制御端子にそれぞれ接続され、該各入力制御端子に入力される信号を制御する複数の充放電速度制御手段と
を具えたことを特徴とするスイッチトキャパシタ回路。
【請求項４】
電荷を充放電するサンプリングキャパシタと、
前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、
前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、
ここで、前記サンプリングキャパシタと前記２個の充電タイミング制御用トランジスタスイッチと前記２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、
第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、
第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、
前記並列接続された各組の充電タイミング制御用トランジスタスイッチの一方の続端子、又は、前記並列接続された各組の放電タイミング制御用トランジスタスイッチの一方の端子に、それぞれ直列接続された複数の充放電速度制御用トランジスタスイッチと、
ここで、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成され、
前記各組の充放電速度制御用トランジスタスイッチの入力制御端子に共通して接続され、該各入力制御端子に入力される信号を制御する充放電速度制御手段と
を具えたことを特徴とするスイッチトキャパシタ回路。
【請求項５】
前記充放電速度制御手段は、
前記充放電速度制御用トランジスタスイッチが、前記充電タイミング制御用トランジスタスイッチに接続された充電速度制御用トランジスタスイッチとして構成されている場合は、
該充電速度制御用トランジスタスイッチを、前記第１期間でオンさせかつ前記第２期間でオフさせると共に、
オフ状態から完全オン状態に変化する遷移時間を、前記充電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、該充電速度制御用トランジスタスイッチの入力制御端子の電圧を制御することを特徴とする請求項１ないし４のいずれかに記載のスイッチトキャパシタ回路。
【請求項６】
前記充放電速度制御手段は、
前記充放電速度制御用トランジスタスイッチが、前記放電タイミング制御用トランジスタスイッチに接続された放電速度制御用トランジスタスイッチとして構成されている場合は、
該放電速度制御用トランジスタスイッチを、前記第１期間でオフさせかつ前記第２期間でオンさせると共に、
オフ状態から完全オン状態に変化する遷移時間を、前記放電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、該放電速度制御用トランジスタスイッチの入力制御端子の電圧を制御することを特徴とする請求項１ないし４のいずれかに記載のスイッチトキャパシタ回路。
【請求項７】
前記充放電速度制御手段は、
前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、
抵抗体および容量体を含む回路素子により決定される時定数で変化する信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御することを特徴とする請求項１ないし４のいずれかに記載のスイッチトキャパシタ回路。
【請求項８】
前記充放電速度制御手段は、
前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、
電流源素子および容量体を含む回路素子により決定される変化速度を有する信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御することを特徴とする請求項１ないし４のいずれかに記載のスイッチトキャパシタ回路。
【請求項９】
前記充放電速度制御手段は、
前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、
状態変化開始直後より状態変化途中に最も変化速度の速い部分がある信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御することを特徴とする請求項１ないし４のいずれかに記載のスイッチトキャパシタ回路。
【請求項１０】
スイッチトキャパシタ回路のスイッチ切替方法であって、
電荷を充放電するサンプリングキャパシタと、
前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、
前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、
前記充電タイミング制御用トランジスタスイッチの一方の端子、又は、前記放電タイミング制御用トランジスタスイッチの一方の端子に、直列接続された充放電速度制御用トランジスタスイッチと
を具え、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成された回路において、
第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、
第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、
前記充放電速度制御用トランジスタスイッチの入力制御端子に入力される信号を制御する充放電速度制御工程と
を具えたことを特徴とするスイッチトキャパシタ回路のスイッチ切替方法。
【請求項１１】
スイッチトキャパシタ回路のスイッチ切替方法であって、
電荷を充放電するサンプリングキャパシタと、
前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、
前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、
ここで、前記サンプリングキャパシタと２個の充電タイミング制御用トランジスタスイッチと２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、
前記並列接続された充電タイミング制御用トランジスタスイッチの一方の共通接続端子、又は、前記並列接続された放電タイミング制御用トランジスタスイッチの一方の共通接続端子に、直列接続された充放電速度制御用トランジスタスイッチと
を具え、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成された回路において、
第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、
第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、
前記充放電速度制御用トランジスタスイッチの入力制御端子に入力される信号を制御する充放電速度制御工程と
を具えたことを特徴とするスイッチトキャパシタ回路のスイッチ切替方法。
【請求項１２】
スイッチトキャパシタ回路のスイッチ切替方法であって、
電荷を充放電するサンプリングキャパシタと、
前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、
前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、
ここで、前記サンプリングキャパシタと前記２個の充電タイミング制御用トランジスタスイッチと前記２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、
前記並列接続された各組の充電タイミング制御用トランジスタスイッチの一方の続端子、又は、前記並列接続された各組の放電タイミング制御用トランジスタスイッチの一方の端子に、それぞれ直列接続された複数の充放電速度制御用トランジスタスイッチと
を具え、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成された回路において、
第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、
第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、
前記各組の充放電速度制御用トランジスタスイッチの入力制御端子にそれぞれ入力される信号を制御する複数の充放電速度制御工程と
を具えたことを特徴とするスイッチトキャパシタ回路のスイッチ切替方法。
【請求項１３】
スイッチトキャパシタ回路のスイッチ切替方法であって、
電荷を充放電するサンプリングキャパシタと、
前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、
前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、
ここで、前記サンプリングキャパシタと前記２個の充電タイミング制御用トランジスタスイッチと前記２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、
前記並列接続された各組の充電タイミング制御用トランジスタスイッチの一方の続端子、又は、前記並列接続された各組の放電タイミング制御用トランジスタスイッチの一方の端子に、それぞれ直列接続された複数の充放電速度制御用トランジスタスイッチと
を具え、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成され、
第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、
第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、
前記各組の充放電速度制御用トランジスタスイッチの入力制御端子に共通して入力される信号を制御する充放電速度制御工程と
を具えたことを特徴とするスイッチトキャパシタ回路のスイッチ切替方法。
【請求項１４】
前記充放電速度制御工程は、
前記充放電速度制御用トランジスタスイッチが、前記充電タイミング制御用トランジスタスイッチに接続された充電速度制御用トランジスタスイッチとして構成されている場合は、
該充電速度制御用トランジスタスイッチを、前記第１期間でオンさせかつ前記第２期間でオフさせると共に、
オフ状態から完全オン状態に変化する遷移時間を、前記充電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、該充電速度制御用トランジスタスイッチの入力制御端子の電圧を制御することを特徴とする請求項１０ないし１３のいずれかに記載のスイッチトキャパシタ回路のスイッチ切替方法。
【請求項１５】
前記充放電速度制御工程は、
前記充放電速度制御用トランジスタスイッチが、前記放電タイミング制御用トランジスタスイッチに接続された放電速度制御用トランジスタスイッチとして構成されている場合は、
該放電速度制御用トランジスタスイッチを、前記第１期間でオフさせかつ前記第２期間でオンさせると共に、
オフ状態から完全オン状態に変化する遷移時間を、前記放電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、該放電速度制御用トランジスタスイッチの入力制御端子の電圧を制御することを特徴とする請求項１０ないし１３のいずれかに記載のスイッチトキャパシタ回路のスイッチ切替方法。
【請求項１６】
前記充放電速度制御工程は、
前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、
抵抗体および容量体を含む回路素子により決定される時定数で変化する信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御することを特徴とする請求項１０ないし１３のいずれかに記載のスイッチトキャパシタ回路のスイッチ切替方法。
【請求項１７】
前記充放電速度制御工程は、
前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、
電流源素子および容量体を含む回路素子により決定される変化速度を有する信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御することを特徴とする請求項１０ないし１３のいずれかに記載のスイッチトキャパシタ回路のスイッチ切替方法。
【請求項１８】
前記充放電速度制御工程は、
前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、
状態変化開始直後より状態変化途中に最も変化速度の速い部分がある信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御することを特徴とする請求項１０ないし１３のいずれかに記載のスイッチトキャパシタ回路のスイッチ切替方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路製造技術によって製造される半導体集積回路としてのスイッチトキャパシタ回路に関する。
【背景技術】
【０００２】
近年、オーディオ用の半導体集積回路、例えばＡＤコンバータやＤＡコンバータでは、高音質での音楽録音、音楽再生が強いニーズとしてあり、これら多くの集積回路で用いられているスイッチトキャパシタ回路における低ノイズ化（すなわち、高ＳＮ比化）のためにサンプリングキャパシタの容量値を大きくすることがなされている。
【０００３】
スイッチトキャパシタ回路は、その充電時あるいは放電時に電荷を移動させるが（すなわち電流が流れるが）、サンプリングキャパシタの容量値が大きくなるほど大量の電荷を移動させることになり、より大きな電源電圧の変動や不要輻射が発生することとなる。また電荷の移動が急激（すなわち大電流）であればあるほど、より大きな電源電圧の変動や不要輻射が発生することとなる。
【０００４】
電源電圧の変動は同じ電源を起源とする電圧で動作しているアナログ回路やアナログデバイスにノイズが混入して、誤動作したり、誤動作しないまでも可聴なノイズとなってしまうこともある。また、不要輻射は空中を介し電磁波として伝播し、周辺装置が誤動作したりノイズ発生したりする場合がある。
【０００５】
このようなスイッチトキャパシタ回路の動作を説明するために、図１５にスイッチトキャパシタ回路を用いた積分器を示す。
【０００６】
この例では、ＣＡＰ２１は、電荷を充放電するサンプリングキャパシタである。Ｎ型ＭＯＳトランジスタであるＴＳ２０、ＴＳ２１は、充電タイミング制御用トランジスタスイッチである。Ｎ型ＭＯＳトランジスタであるＴＳ２２、ＴＳ２３は、放電タイミング制御用トランジスタスイッチである。
【０００７】
積分キャパシタＣＡＰ２２は、オペアンプ２３に帰還接続され、また、その入力はＴＳ２３に接続され、入力信号が２相のノンオーバーラップクロック信号ＣＫ１、ＣＫ２の周期で積分される積分器となっている。
【０００８】
すなわち  ＣＫ１がＨ（すなわちハイレベル）の場合ＣＡＰ２１は入力信号の電圧とＡＧＮＤ電圧の間で充電され、ＣＫ２がＨの場合ＣＡＰ２１に充電されていた電荷がＣＡＰ２２に転送（すなわち積分）される。
【０００９】
図１６は、ＣＫ１、ＣＫ２のタイミングおよび入力信号から供給される電流量の様子を示す。
【００１０】
ＣＫ１がＬ（すなわちローレベル）からＨに変化し、ＴＳ２０、ＴＳ２１がオフ状態からオン状態になる時に、ＣＡＰ２１の充電を開始するため、電流が急激に流れる。このタイミングで入力信号は大きな電流駆動を行い、急激な電源電圧の変動と不要輻射を発生する。
【００１１】
以上のような好ましくない電源電圧の変動や不要輻射の発生を低減するためのスイッチトキャパシタ回路として、特許文献１では、図１７に示されるような回路が示されている。
【００１２】
この図１７に示す回路は、キャパシタと、複数の並列接続されるＭＯＳトランジスタとにより構成され、前記キャパシタの放電を行わせるためのＭＯＳスイッチング手段と、クロックパルスを入力し、前記ＭＯＳスイッチング手段の各ＭＯＳトランジスタを順にオン状態にすべくオン信号の立ち上がりタイミングを僅かに遅延して出力するタイミング発生手段とを備えたことを特徴としている。
【００１３】
この回路では、電荷の移動初期に並列に分割されたＭＯＳトランジスタスイッチを用いて電荷を移動させ、本来の大きな（または全ての）ＭＯＳトランジスタスイッチを用いる場合より電荷不要輻射の発生を低減することがなされている。
【００１４】
図１８は、その各クロックＣＫ１、ＣＫ２、ＣＫ１ｄ、ＣＫ２ｄおよび入力信号から供給される電流量の様子を示す。
【００１５】
【特許文献１】特開平０５−０３７３００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、図１７に示される回路では、例えばキャパシタＣＡＰ２１０を充電するＣＫ１がＨの期間を例にすると、始めにオンするトランジスタスイッチＴＳ２０１とＴＳ２１１がオンしＣＡＰ２１０を充電しはじめる瞬間、および後にオンするトランジスタスイッチＴＳ２０２とＴＳ２１２がオンし未充電なキャパシタの充電を開始し始める瞬間に大きな電荷の移動がおこり、電源電圧変動や不要輻射を発生する。
【００１７】
ここで、電圧変化を押さえたい部位は、キャパシタ両端子間の電圧でなく、電源自体／信号源自体の出力電圧である。
【００１８】
図１７での問題となる電源電圧の変動が発生する場所は、「入力信号」の端子部分および▽印で示す「ＡＧＮＤ」。これらの電圧変化が、同じ端子につながる他の回路に悪影響（ノイズ混入や誤動作）を及ぼすことになる。
【００１９】
また、不良輻射の発生する部位は、電流が流れるパスであるので、図１７では「入力信号」の端子からこの回路に至る経路、および「ＡＧＮＤ」からこの回路に至る経路に相当する。
【００２０】
また、スイッチトキャパシタ回路において最もクリティカルなサンプリングの終了時刻（すなわちＣＫ１はＨからＬに変化する時刻）に、トランジスタスイッチをオフする場合にＣＫ１とＣＫ１ｄで制御される２組のトランジスタスイッチを同時にオフしたいが、２つのトランジスタを同時にオフすることは極めて困難である。
【００２１】
２組のトランジスタスイッチが瞬時に、かつ同時にオフしないため、片方がオフしたことによるフィードスルーノイズによってスイッチの両端につながる端子の電位がゆらいでいる状態で後から他方がオフし、後からオフするトランジスタのタイミングでサンプリングされる電荷量は確定するため、毎回毎回のサンプリングが不安定なものとなり、正確なサンプリングが出来なくなってしまう。
【００２２】
さらに、前述した電源電圧変動や不要輻射の発生、および正確なサンプリングができなくなってしまうことは、キャパシタを放電する動作に関してもいえる。
【００２３】
そこで、本発明の目的は、サンプリングキャパシタの充電時または放電時の電荷の移動に伴う電源電圧の変動や不要輻射の発生を良好に低減させ、正確なサンプリングを行えるスイッチトキャパシタ回路を提供することにある。
【課題を解決するための手段】
【００２４】
本発明は、電荷を充放電するサンプリングキャパシタと、前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、
前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、前記充電タイミング制御用トランジスタスイッチの一方の端子、又は、前記放電タイミング制御用トランジスタスイッチの一方の端子に、直列接続された充放電速度制御用トランジスタスイッチと、ここで、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成され、前記充放電速度制御用トランジスタスイッチの入力制御端子に接続され、該入力制御端子に入力される信号を制御する充放電速度制御手段とを具えることによって、スイッチトキャパシタ回路を構成する。
【００２５】
本発明は、電荷を充放電するサンプリングキャパシタと、前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、ここで、前記サンプリングキャパシタと２個の充電タイミング制御用トランジスタスイッチと２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、前記並列接続された充電タイミング制御用トランジスタスイッチの一方の共通接続端子、又は、前記並列接続された放電タイミング制御用トランジスタスイッチの一方の共通接続端子に、直列接続された充放電速度制御用トランジスタスイッチと、ここで、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成され、前記充放電速度制御用トランジスタスイッチの入力制御端子に接続され、該入力制御端子に入力される信号を制御する充放電速度制御手段とを具えることによって、スイッチトキャパシタ回路を構成する。
【００２６】
本発明は、電荷を充放電するサンプリングキャパシタと、前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、ここで、前記サンプリングキャパシタと前記２個の充電タイミング制御用トランジスタスイッチと前記２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、前記並列接続された各組の充電タイミング制御用トランジスタスイッチの一方の続端子、又は、前記並列接続された各組の放電タイミング制御用トランジスタスイッチの一方の端子に、それぞれ直列接続された複数の充放電速度制御用トランジスタスイッチと、ここで、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成され、前記各組の充放電速度制御用トランジスタスイッチの入力制御端子にそれぞれ接続され、該各入力制御端子に入力される信号を制御する複数の充放電速度制御手段とを具えることによって、スイッチトキャパシタ回路を構成する。
【００２７】
本発明は、電荷を充放電するサンプリングキャパシタと、前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、ここで、前記サンプリングキャパシタと前記２個の充電タイミング制御用トランジスタスイッチと前記２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する手段と、前記並列接続された各組の充電タイミング制御用トランジスタスイッチの一方の続端子、又は、前記並列接続された各組の放電タイミング制御用トランジスタスイッチの一方の端子に、それぞれ直列接続された複数の充放電速度制御用トランジスタスイッチと、ここで、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成され、前記各組の充放電速度制御用トランジスタスイッチの入力制御端子に共通して接続され、該各入力制御端子に入力される信号を制御する充放電速度制御手段とを具えることによって、スイッチトキャパシタ回路を構成する。
【００２８】
前記充放電速度制御手段は、前記充放電速度制御用トランジスタスイッチが、前記充電タイミング制御用トランジスタスイッチに接続された充電速度制御用トランジスタスイッチとして構成されている場合は、該充電速度制御用トランジスタスイッチを、前記第１期間でオンさせかつ前記第２期間でオフさせると共に、オフ状態から完全オン状態に変化する遷移時間を、前記充電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、該充電速度制御用トランジスタスイッチの入力制御端子の電圧を制御してもよい。
【００２９】
前記充放電速度制御手段は、前記充放電速度制御用トランジスタスイッチが、前記放電タイミング制御用トランジスタスイッチに接続された放電速度制御用トランジスタスイッチとして構成されている場合は、該放電速度制御用トランジスタスイッチを、前記第１期間でオフさせかつ前記第２期間でオンさせると共に、オフ状態から完全オン状態に変化する遷移時間を、前記放電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、該放電速度制御用トランジスタスイッチの入力制御端子の電圧を制御してもよい。
【００３０】
前記充放電速度制御手段は、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、抵抗体および容量体を含む回路素子により決定される時定数で変化する信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御してもよい。
【００３１】
前記充放電速度制御手段は、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、電流源素子および容量体を含む回路素子により決定される変化速度を有する信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御してもよい。
【００３２】
前記充放電速度制御手段は、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、状態変化開始直後より状態変化途中に最も変化速度の速い部分がある信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御してもよい。
【００３３】
本発明は、スイッチトキャパシタ回路のスイッチ切替方法であって、電荷を充放電するサンプリングキャパシタと、前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、前記充電タイミング制御用トランジスタスイッチの一方の端子、又は、前記放電タイミング制御用トランジスタスイッチの一方の端子に、直列接続された充放電速度制御用トランジスタスイッチとを具え、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成された回路において、第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、前記充放電速度制御用トランジスタスイッチの入力制御端子に入力される信号を制御する充放電速度制御工程とを具えることによって、スイッチトキャパシタ回路のスイッチ切替方法を提供する。
【００３４】
本発明は、スイッチトキャパシタ回路のスイッチ切替方法であって、電荷を充放電するサンプリングキャパシタと、前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、ここで、前記サンプリングキャパシタと２個の充電タイミング制御用トランジスタスイッチと２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、前記並列接続された充電タイミング制御用トランジスタスイッチの一方の共通接続端子、又は、前記並列接続された放電タイミング制御用トランジスタスイッチの一方の共通接続端子に、直列接続された充放電速度制御用トランジスタスイッチとを具え、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成された回路において、第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、前記充放電速度制御用トランジスタスイッチの入力制御端子に入力される信号を制御する充放電速度制御工程とを具えることによって、スイッチトキャパシタ回路のスイッチ切替方法を提供する。
【００３５】
本発明は、スイッチトキャパシタ回路のスイッチ切替方法であって、電荷を充放電するサンプリングキャパシタと、前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、ここで、前記サンプリングキャパシタと前記２個の充電タイミング制御用トランジスタスイッチと前記２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、前記並列接続された各組の充電タイミング制御用トランジスタスイッチの一方の続端子、又は、前記並列接続された各組の放電タイミング制御用トランジスタスイッチの一方の端子に、それぞれ直列接続された複数の充放電速度制御用トランジスタスイッチとを具え、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成された回路において、第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、前記各組の充放電速度制御用トランジスタスイッチの入力制御端子にそれぞれ入力される信号を制御する複数の充放電速度制御工程とを具えることによって、スイッチトキャパシタ回路のスイッチ切替方法を提供する。
【００３６】
本発明は、スイッチトキャパシタ回路のスイッチ切替方法であって、電荷を充放電するサンプリングキャパシタと、前記サンプリングキャパシタの両端子間に接続された、２個の充電タイミング制御用トランジスタスイッチと、前記サンプリングキャパシタの両端子間に接続された、２個の放電タイミング制御用トランジスタスイッチと、ここで、前記サンプリングキャパシタと前記２個の充電タイミング制御用トランジスタスイッチと前記２個の充電タイミング制御用トランジスタスイッチとが１組として構成された回路を複数組並列接続し、前記並列接続された各組の充電タイミング制御用トランジスタスイッチの一方の続端子、又は、前記並列接続された各組の放電タイミング制御用トランジスタスイッチの一方の端子に、それぞれ直列接続された複数の充放電速度制御用トランジスタスイッチとを具え、該充放電速度制御用トランジスタスイッチは、充電速度制御用トランジスタスイッチ、又は、放電速度制御用トランジスタスイッチによって構成され、第１期間において前記サンプリングキャパシタを所望の電圧に充電するために、前記充電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、第２期間において前記サンプリングキャパシタに蓄えられた電荷を放電するために、前記放電タイミング制御用トランジスタスイッチの駆動タイミングを制御する工程と、前記各組の充放電速度制御用トランジスタスイッチの入力制御端子に共通して入力される信号を制御する充放電速度制御工程とを具えることによって、スイッチトキャパシタ回路のスイッチ切替方法を提供する。
【００３７】
前記充放電速度制御工程は、前記充放電速度制御用トランジスタスイッチが、前記充電タイミング制御用トランジスタスイッチに接続された充電速度制御用トランジスタスイッチとして構成されている場合は、該充電速度制御用トランジスタスイッチを、前記第１期間でオンさせかつ前記第２期間でオフさせると共に、オフ状態から完全オン状態に変化する遷移時間を、前記充電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、該充電速度制御用トランジスタスイッチの入力制御端子の電圧を制御してもよい。
【００３８】
前記充放電速度制御工程は、前記充放電速度制御用トランジスタスイッチが、前記放電タイミング制御用トランジスタスイッチに接続された放電速度制御用トランジスタスイッチとして構成されている場合は、該放電速度制御用トランジスタスイッチを、前記第１期間でオフさせかつ前記第２期間でオンさせると共に、オフ状態から完全オン状態に変化する遷移時間を、前記放電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、該放電速度制御用トランジスタスイッチの入力制御端子の電圧を制御してもよい。
【００３９】
前記充放電速度制御工程は、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、抵抗体および容量体を含む回路素子により決定される時定数で変化する信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御してもよい。
【００４０】
前記充放電速度制御工程は、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、電流源素子および容量体を含む回路素子により決定される変化速度を有する信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御してもよい。
【００４１】
前記充放電速度制御工程は、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合は、
状態変化開始直後より状態変化途中に最も変化速度の速い部分がある信号により、前記充電速度制御用トランジスタスイッチ、又は、前記放電速度制御用トランジスタスイッチの入力制御信号端子を制御してもよい。
【発明の効果】
【００４２】
本発明では、充放電速度制御用トランジスタスイッチが、充電タイミング制御用トランジスタスイッチに接続された充電速度制御用トランジスタスイッチとして構成されている場合は、該充電速度制御用トランジスタスイッチを、第１期間でオンさせかつ第２期間でオフさせると共に、オフ状態から完全オン状態に変化する遷移時間を、充電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、該充電速度制御用トランジスタスイッチの入力制御端子の電圧を制御し、一方、充放電速度制御用トランジスタスイッチが、放電タイミング制御用トランジスタスイッチに接続された放電速度制御用トランジスタスイッチとして構成されている場合は、該放電速度制御用トランジスタスイッチを、第１期間でオフさせかつ第２期間でオンさせると共に、オフ状態から完全オン状態に変化する遷移時間を、放電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、該放電速度制御用トランジスタスイッチの入力制御端子の電圧を制御するようにしたので、サンプリングキャパシタの充電時又は放電時の電荷の移動に伴う電源電圧の変動や不要輻射の発生を良好に低減しつつ、正確なサンプリングを行うことができる。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態を、実施例を示しながら詳細に説明する。
［第１の例］
本発明の第１の実施の形態を、図１〜図４に基づいて説明する。
＜構成＞
本発明に係るスイッチトキャパシタ回路は、電荷を充放電するサンプリングキャパシタと、第１期間に該サンプリングキャパシタの両端間を所望の電圧に充電するタイミングを制御する充電タイミング制御用トランジスタスイッチと、第２期間に該サンプリングキャパシタに蓄えられた電荷を放電するタイミングを制御する放電タイミング制御用トランジスタスイッチと、少なくとも、該充電タイミング制御用トランジスタスイッチに直列に接続された充電速度制御用トランジスタスイッチ、又は、該放電タイミング制御用トランジスタスイッチに直列に接続された放電速度制御用トランジスタスイッチの何れかと、入力制御端子電圧制御手段とから構成される。
【００４４】
ここで、入力制御端子電圧制御手段について説明する。
この入力制御端子電圧制御手段は、充電速度制御用トランジスタスイッチを有してなる場合は、充電速度制御用トランジスタスイッチを第１期間でオンさせると共に第２期間でオフさせ、オフ状態から完全オン状態に変化する遷移時間を、前記充電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、充電速度制御用トランジスタスイッチの入力制御端子電圧を制御してもよい。
【００４５】
また、入力制御端子電圧制御手段は、放電速度制御用トランジスタスイッチを有してなる場合は、放電速度制御用トランジスタスイッチを第１期間でオフさせと共に第２期間でオンさせ、オフ状態から完全オン状態に変化する遷移時間を、前記放電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、放電速度制御用トランジスタスイッチの入力制御端子電圧を制御してもよい。
【００４６】
（具体例）  
図１は、スイッチトキャパシタ回路の構成例を示す。
本例では、スイッチトキャパシタ回路が、半導体基板上にＭＯＳトランジスタを用いて集積された構成例として示す。
ＣＡＰ１１は、電荷を充放電するサンプリングキャパシタである。
Ｎ型ＭＯＳトランジスタであるＴＳ１０、ＴＳ１１は、充電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＴＳ１２、ＴＳ１３は、放電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＲＳ１４は、充電速度制御用トランジスタスイッチである。
【００４７】
積分キャパシタＣＡＰ１２は、オペアンプ１３に帰還接続され、またその入力はＴＳ１３に接続され、入力信号が２相のノンオーバーラップクロック信号ＣＫ１、ＣＫ２の周期で積分される積分器となっている。
【００４８】
図２は、入力制御端子電圧制御手段の第１例の回路構成例を示す。
入力制御端子電圧制御手段は、充電速度制御用トランジスタスイッチ又は放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合に、抵抗体および容量体を含む回路素子により決定される時定数で変化する信号により、充電速度制御用トランジスタスイッチ又は放電速度制御用トランジスタスイッチの入力制御信号端子を制御する。
【００４９】
本回路は、ＣＫ１に対して変化速度をゆるやかに遅延させた信号ＣＫ１ｄを発生する回路である。
【００５０】
入力ＣＫ１は抵抗体Ｒ７２、容量体ＣＡＰ７１によって作られる時定数に従った電位変化をするＣＫ１ｄを出力する。
【００５１】
＜回路動作＞
本回路の動作について説明する。
図３は、図１に示した本回路の動作のタイミングチャートを示す。
ＲＳ１４は、基本的には、ＣＫ１がＨの期間でオンし、ＣＫ１がＬの期間でオフするが、オフ状態から完全オン状態に変化する遷移時間はＴＳ１０、ＴＳ１１のオフ状態から完全オン状態に変化する遷移時間より長くされるべく、入力制御端子電圧制御手段１４がＣＫ１を受けて信号ＣＫ１ｄを発生し、ＲＳ１４のゲート端子電圧を制御する。
【００５２】
すなわち  基本的には、図１７の積分器の動作と同じくＣＫ１がＨ（すなわちハイレベル）の場合ＣＡＰ１１は入力信号電圧とＡＧＮＤ電圧の間で充電され、ＣＫ２がＨの場合ＣＡＰ１１に充電されていた電荷がＣＡＰ１２に転送（すなわち積分）される。
【００５３】
また、図３において、ＣＫ１、ＣＫ２、ＣＫ１ｄのタイミングおよび入力信号から供給される電流量の様子を示す。
【００５４】
ＣＫ１がＬ（すなわちローレベル）からＨに変化しＴＳ１０、ＴＳ１１がオフ状態からオン状態になるときに、ＣＡＰ１１の充電を開始するため、電流が急激に流れようとするが、オフ状態からオン状態への変化開始初期は、ＲＳ１４のゲート電圧変化がゆるやかなため、強くオンせず入力信号には大きな電流が流れない。
すなわち、急激な電源電圧の変動および不要輻射が発生しないようになる。
【００５５】
また、スイッチトキャパシタ回路において最もクリティカルなサンプリングの終了時刻（すなわちＣＫ１はＨからＬに変化する時刻）に、トランジスタスイッチをオフする場合に一つのクロック信号ＣＫ１がＬからＨに変化することのみでオフするタイミングが決定するので、正確なサンプリング動作が可能である。
【００５６】
図４は、図２に示した入力制御端子電圧制御手段のタイミングチャートを示す。
図４において、時刻ｔ０にＣＫ１がＬからＨに変化し、それを受けて、ゆるやかに変化するＣＫ１ｄが発生される。ＣＫ１ｄがゲートに印加されたトランジスタの抵抗値は徐々に高い値から低い値に変化し、電流を徐々に流し始め、やがて電流量は減ってゆきキャパシタへの電荷充電を終了する。
【００５７】
入力信号の端子の電圧変動（およびＡＧＮＤ電圧の変化）は電源／信号源自身の出力インピーダンス、及び配線インピーダンスと流れる電流量によるものであり、電流量と同じ形状となる。
【００５８】
すなわち、（従来と比べて）ゆるやかに低いピーク値を有する形状となる。また、不要輻射は電流の変化量〈すなわち微分成分〉に比例して発生するので、こちらも従来と比べて小さなものとなる。
【００５９】
このように充電電速度制御用トランジスタスイッチのゲート電位をゆるやかに変化さすことにより、サンプリングキャパシタを充電し始めるときに入力信号から供給される電流量を少なくし、また、電流量の変化を滑らかにし、電源電圧の変化や不要輻射の発生を押さえることができる。
【００６０】
（電圧変動／不要輻射）
次に、本回路により、電圧変動および不要輻射を低減できる作用効果について説明する。
（１）本回路の電流量は、何に基づいて変わるか、について説明する。
電流量は、ゲート電圧を制御して電流量を調節しているトランジスタのゲート電圧と最も関連する。Ｎ型ＭＯＳの場合、ゲート電圧が低いと抵抗値が高く、ゲート電圧が高いと抵抗値が低いという定性的特性がる。ただし、抵抗値の値自体はトランジスタのソース／ドレイン電圧にも関連するので  ゲート電圧だけでは一意に決まらない。また、この抵抗値と電流量は反比例の関係にある。
【００６１】
つまり、ゲート電圧が低い時には抵抗値が高く電流量が少ない。ゲート電圧が高い時には抵抗値が低く電流量が多い、となる。
【００６２】
従来技術で説明した図１７の回路に対応した図１８のタイミングチャートでは、ＣＫ１（＝ゲート電圧）が急激に立ち上がり、トランジスタの抵抗値が一瞬にして低くなり、大きな電流が瞬時に流れる。
【００６３】
これにより、大電流（高いピーク値）のため大きな電圧変動と、急峻な電流変化のため大きな不要輻射を発生する。
【００６４】
これに対して、図１の本発明の回路に対応した図３のタイミングチャート３では、ＣＫ１（＝ゲート電圧）がゆるやかに立ち上がり、トランジスタの抵抗値がゆるやかに高い値から低い値に変化し、抵抗値が高いあいだに相当量の電荷を流し終えてしまうので、小さ目の電流を長い時間かけて流すことになる。
【００６５】
これにより、小電流（低いピーク値）のため小さな電源電圧変動にすることと、ゆるやかな電流変化で小さな不要輻射の発生にすることができる。
【００６６】
（２）電源（およびグランド）電圧変動／信号源の電圧変動について説明する。
サンプリングキャンパシタのチャージ／ディスチャージ時に流れる電流により、電源（およびグランド）の出力インピーダンス（入力端子が電源に接続されている場合）または信号源の出力インピーダンス（入力端子が信号源に接続されている場合）、および配線インピーダンスに起因して電源電圧変動が発生する。本発明では、電圧変動は電流量に比例するので、各時刻の電流量〈あるいは電流量のピーク値〉を小さくすることによって、電圧変動を低減させることができる。
【００６７】
（３）電源（およびグランド）電圧変動／信号源の不要輻射について説明する。
不要輻射（電磁誘導ノイズ）は、電流量変化に比例して、大きな不要輻射量が発生する。電流量変化を小さくする、すなわち電流変化勾配を小さくすることによって、不要輻射の発生を低減させることができる。
【００６８】
（他の構成例）
なお、上述したような本例では、説明の簡単化のために、充電タイミング制御用トランジスタスイッチのうちサンプリングキャパシタの片側のスイッチ（ＴＳ１１）にのみ直列に充電速度制御用トランジスタスイッチを接続させたが、反対側のスイッチ（ＴＳ１０）にも同様の充電速度制御用トランジスタスイッチを接続させることができる。さらに、放電タイミング制御用トランジスタスイッチ（ＴＳ１２またはＴＳ１３）にも同様の放電速度制御用トランジスタスイッチを接続させることができる。
【００６９】
また、本例のように第１期間と第２期間を指示し、充電タイミング制御用トランジスタスイッチ又は放電タイミング制御用トランジスタスイッチを制御するクロック信号（本例ではＣＫ１、ＣＫ２）を受けて、充電速度制御用トランジスタスイッチまたは放電速度制御用トランジスタスイッチを制御する信号（本例では、ＣＫ１ｄ）を発生することが信号の発生順序（特にオ、フするタイミングでの順序）や発生の容易さの観点から望ましい。
【００７０】
また、スイッチはＭＯＳトランジスタやバイポーラトランジスタ等の信号経路をオン、オフさせる機能をもつ素子であればよい。
【００７１】
また、サンプリングキャパシタはポリシリコン層、金属層、拡散層等の半導体基盤上に形成できる任意の素材を用いて、２つの絶縁された面間に形成されるものであってよい。
【００７２】
また、本例で用いている言葉「オフ状態」とは、スイッチの制御端子（ＭＯＳトランジスタの場合はゲート端子）の電圧が閾値電圧以下であるため信号を遮断している状態（Ｎ型ＭＯＳトランジスタの場合はゲート電圧が閾値電圧以下になっているためソースとドレイン間が非導通状態である状態）のことを意図し、「完全オン状態」とはスイッチの制御端子（ＭＯＳトランジスタの場合はゲート端子）の電圧が通常動作中の最も高い定常電圧になっているため信号を強く導通している状態（Ｎ型ＭＯＳトランジスタの場合はゲート電圧が回路の正電源電圧になっているためソースとドレイン間が強い導通状態である状態）であることを意図する。
【００７３】
ただし、Ｐ型ＭＯＳのように閾値電圧が負の数値で、ゲートにより負の電圧を与えると強くオンするような素子の場合は、「オフ状態」とは、スイッチの制御端子の電圧が閾値電圧以上であるため信号を遮断している状態のことを意図し、「完全オン状態」とはスイッチの制御端子の電圧が通常動作中の最も低い定常電圧になっているため信号を強く導通している状態であることを意図する。
【００７４】
また、本例では、入力端子電圧制御手段１４として、入力端子電圧制御手段１４をハード的な回路として構成する例を示したが、プログラム等の制御に基づいて入力端子電圧を変化させるソフト的に構成することも可能である。
【００７５】
例えば、本回路は、ＣＫ１信号をトリガー入力として、ゆるやかに変化する信号ＣＫ１ｄを発生するわけであるから、ＣＫ１ｄの形状をソフト的に時間と共に変化する形状を演算しながら発生させたり、メモリに記憶された情報を取り出し、ＤＡ変換器を用いて「電圧信号」を順次発生させて出力することによって制御することが可能である。
【００７６】
［第２の例］
本発明の第２の実施の形態を、図５〜図６に基づいて説明する。
図５は、入力制御端子電圧制御手段の第２例の回路構成例を示す。
入力制御端子電圧制御手段は、充電速度制御用トランジスタスイッチまたは放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合に、電流源素子および容量体を含む回路素子により決定される変化速度を有する信号により、充電速度制御用トランジスタスイッチまたは放電速度制御用トランジスタスイッチの入力制御信号端子を制御する。
【００７７】
本回路は、ＣＫ１に対して変化速度が一定であるゆるやかに変化する信号ＣＫ１ｄを発生する回路である。
【００７８】
入力ＣＫ１はインバータＩＮＶ８２とＴＲ８５、ＴＲ８２で作られるインバータで２回反転され同相のＣＫ１ｄを出力するが、ＣＫｄ１はＨからＬに変化する時は電流８１をＴＲ８１とＴＲ８０で電流ミラーされた電流で電流制限されながら、またＣＫｄ１がＬからＨに変化する時は電流８２をＴＲ８４とＴＲ８３で電流ミラーされた電流で電流制限されながらＣＫ１ｄに付加された容量あるいは寄生する容量ＣＡＰ８１をチャージし電圧変化してゆく。
【００７９】
図６は、図５に示した入力制御端子電圧制御手段のタイミングチャートを示す。
図６において、時刻ｔ０にＣＫ１がＬからＨに変化し、それを受けて、ゆるやかに変化するＣＫ１ｄが発生される。ＣＫ１ｄがゲートに印加されたトランジスタの抵抗値は徐々に高い値から低い値に変化し、電流を徐々に流し始め、やがて電流量は減ってゆきキャパシタへの電荷充電を終了する。
【００８０】
入力信号の端子の電圧変動（およびＡＧＮＤ電圧の変化）は電源／信号源自身の出力インピーダンス、及び配線インピーダンスと流れる電流量によるものであり、電流量と同じ形状となる。
【００８１】
すなわち、（従来と比べて）ゆるやかに低いピーク値を有する形状となる。また、不要輻射は電流の変化量〈すなわち微分成分〉に比例して発生するので、こちらも従来と比べて小さなものとなる。
【００８２】
電流源素子ＴＲ８０およびＴＲ８３と容量体ＣＡＰ８１により決定される変化速度を有する信号ＣＫｄ１により、充電速度制御用トランジスタスイッチのゲート電位をゆるやかに変化さすことにより、入力信号から供給される電流量を少なくし、また電流量の変化を滑らかにし、電源電圧の変化や不要輻射の発生を押さえている。
【００８３】
この場合、図２の第１の回路例に比べ、入力信号から電流が流入し始める時刻での充電速度制御用トランジスタスイッチのゲート電圧変化を同程度のゆるやかさを保ちつつ、Ｈレベル近傍でのＨレベルへの漸近速度が早いため、低インピーダンスでサンプリングキャパシタをより長い時間充電でき、セトリングエラーをより少なくすることができる。
【００８４】
［第３の例］
本発明の第３の実施の形態を、図７〜図８に基づいて説明する。
図７は、入力制御端子電圧制御手段の第３例の回路構成例を示す。
入力制御端子電圧制御手段は、充電速度制御用トランジスタスイッチ又は放電速度制御用トランジスタスイッチがオフ状態からオン状態に変化する場合に、状態変化開始直後より状態変化途中に最も変化速度の速い部分がある信号により、充電速度制御用トランジスタスイッチ又は放電速度制御用トランジスタスイッチの入力制御信号端子を制御する。
【００８５】
本回路は、ＣＫ１に対して変化速度がゆるやかに変化する信号ＣＫ１ｄを発生する回路である。
【００８６】
入力ＣＫ１はインバータＩＮＶ９２とＴＲ９５、ＴＲ９２で作られるインバータで２回反転され同相のＣＫ１ｄを出力するが、ＣＫｄ１がＨからＬに変化する時は電流９１をＴＲ９１とＴＲ９０で電流ミラーされた電流で電流制限されながら、またＣＫｄ１がＬからＨに変化する時は電流９２をＴＲ９４とＴＲ９３で電流ミラーされた電流で電流制限されながら、またＣＫｄ１がＬからＨに変化する時にはＣＫ１ｄが電圧変化中にＴＲ９６をオンし、そこで発生される電流がＴＲ９７、ＴＲ９８により電流ミラーされＣＫ１ｄをＨ方向に引き上げる電流として加算され、ＣＫ１ｄに付加された容量あるいは寄生する容量ＣＡＰ９１をチャージし電圧変化してゆく。
【００８７】
図８は、図７に示した入力制御端子電圧制御手段のタイミングチャートを示す。
図８において、時刻ｔ０直後のＣＫ１ｄの変化が特にゆるやかになるように調整されており、そのためさらに少なめな電流を電流発生初期に長時間流し、大半の電荷を流しきるため  電流ピークをより低く押さえる。
また、電流量の変化もより小さくされており、より小さな不要輻射発生となる。
【００８８】
電流源素子ＴＲ９０又はＴＲ９３と容量体ＣＡＰ９１により決定される変化速度を有する信号ＣＫｄ１により、充電速度制御用トランジスタスイッチのゲート電位をゆるやかに変化さすことにより、入力信号から供給される電流量を少なくし、また電流量の変化を滑らかにし、電源電圧の変化や不要輻射の発生を押さえている。
【００８９】
本回路の場合、図２の第１の回路又は図５の第２の回路に比べ、入力信号から電流が流入し始める時刻での充電速度制御用トランジスタスイッチのゲート電圧変化を同程度のゆるやかさに保ちつつ、Ｈレベル近傍でのＨレベルへの漸近速度がより早いため、低インピーダンスでサンプリングキャパシタをさらに長い時間充電でき、セトリングエラーをさらに少なくできる。
【００９０】
［第４の例］
本発明の第４の実施の形態を、図９に基づいて説明する。
＜構成＞
本発明に係るスイッチトキャパシタ回路は、電荷を充放電する複数のサンプリングキャパシタと、第１期間に該複数のサンプリングキャパシタの両端間を所望の電圧に充電するタイミングを制御する複数の充電タイミング制御用トランジスタスイッチと、
第２期間に該複数のサンプリングキャパシタに蓄えられた電荷を放電するタイミングを制御する複数の放電タイミング制御用トランジスタスイッチと、少なくとも該複数の充電タイミング制御用トランジスタスイッチの方端の一部または全部は共通の端子となっており、該共通の端子と前記所望の電圧を与える端子との間に接続される充電速度制御用トランジスタスイッチ、又は、該複数の放電タイミング制御用トランジスタスイッチの方端の一部または全部は共通の端子となっており  該共通の端子と電荷を放電さすために接続される電圧を与える端子の間に接続される放電速度制御用トランジスタスイッチの何れかと、入力制御端子電圧制御手段とから構成される。
【００９１】
ここで、入力制御端子電圧制御手段について説明する。
この入力制御端子電圧制御手段は、充電速度制御用トランジスタスイッチを有する場合は、充電速度制御用トランジスタスイッチを第１期間でオンさせると共に第２期間でオフさせ、オフ状態から完全オン状態に変化する遷移時間を、充電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、充電速度制御用トランジスタスイッチの入力制御端子電圧を制御してもよい。
【００９２】
また、入力制御端子電圧制御手段は、複数の放電速度制御用トランジスタスイッチを有する場合は、放電速度制御用トランジスタスイッチを第１期間でオフさせると共に、第２期間でオンさせ、オフ状態から完全オン状態に変化する遷移時間を前記放電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、放電速度制御用トランジスタスイッチの入力制御端子電圧を制御してもよい。
【００９３】
（具体例）  
図９は、スイッチトキャパシタ回路の構成例を示す。
本例では、スイッチトキャパシタ回路が、半導体基板上にＭＯＳトランジスタを用いて集積された構成例として示す。
【００９４】
ＣＡＰ３１、ＣＡＰ３４は、電荷を充放電するサンプリングキャパシタである。
Ｎ型ＭＯＳトランジスタであるＴＳ３０、ＴＳ３１、ＴＳ３５、ＴＳ３６は、充電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＴＳ３２、ＴＳ３３、ＴＳ３７、ＴＳ３８は、放電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＲＳ３４は、充電速度制御用トランジスタスイッチである。
【００９５】
積分キャパシタＣＡＰ３２は、オペアンプ３３に帰還接続され、また、その入力はＴＳ３３、ＴＳ３８に接続され、入力信号が２相のノンオーバーラップクロック信号ＣＫ１、ＣＫ２の周期で積分される積分器となっている。
【００９６】
＜回路動作＞
本回路の動作について説明する。
本回路の動作は、前述した図１の回路の図３の動作のタイミングチャートと同じである。
【００９７】
ＲＳ３４は、基本的には、ＣＫ１がＨの期間でオンし、ＣＫ１がＬの期間でオフするが、オフ状態から完全オン状態に変化する遷移時間はＴＳ３０、ＴＳ３１、ＴＳ３５、ＴＳ３６のオフ状態から完全オン状態に変化する遷移時間より長くされるべく、入力制御端子電圧制御手段３４がＣＫ１を受けて信号ＣＫ１ｄを発生しＲＳ３４のゲート端子電圧を制御している。
【００９８】
すなわち  基本的には図１７の積分器の動作と同じく、ＣＫ１がＨ（すなわちハイレベル）の場合ＣＡＰ３１、ＣＡＰ３４は入力信号電圧とＡＧＮＤ電圧の間で充電され、ＣＫ２がＨの場合ＣＡＰ３１、ＣＡＰ３４に充電されていた電荷がＣＡＰ３２に転送（すなわち積分）される。
【００９９】
ＣＫ１、ＣＫ２、ＣＫ１ｄのタイミングおよび入力信号から供給される電流量の様子は、図１の回路に対応した図３のタイミングチャートと同様である。
【０１００】
これによると、ＣＫ１がＬ（すなわちローレベル）からＨに変化し、ＴＳ３０、ＴＳ３１、ＴＳ３５、ＴＳ３６がオフ状態からオン状態になる時に、ＣＡＰ３１、ＣＡＰ３４の充電を開始するため、電流が急激に流れようとするが、オフ状態からオン状態への変化開始初期はＲＳ３４のゲート電圧変化がゆるやかなため、強くオンせず入力信号には大きな電流が流れない。
すなわち、急激な電源電圧の変動および不要輻射が発生しないようになる。
【０１０１】
その他、正確なサンプリング動作が可能である理由、充電タイミング制御用トランジスタスイッチの配置、放電タイミング制御用トランジスタスイッチの配置、サンプリングキャパシタの素材、入力制御端子電圧制御手段等の構成は、前述した第１の例〜第３の例の説明に準じて容易に理解可能である。
【０１０２】
［第５の例］
本発明の第５の実施の形態を、図１０に基づいて説明する。
＜構成＞
本発明に係るスイッチトキャパシタ回路は、電荷を充放電する複数のサンプリングキャパシタと、第１期間に該複数のサンプリングキャパシタの両端間を所望の電圧に充電するタイミングを制御する複数の充電タイミング制御用トランジスタスイッチと、
第２期間に該複数のサンプリングキャパシタに蓄えられた電荷を放電するタイミングを制御する複数の放電タイミング制御用トランジスタスイッチと、少なくとも、該複数の充電タイミング制御用トランジスタスイッチの一部または全部各々に直列に接続される充電速度制御用トランジスタスイッチ、又は、該複数の放電タイミング制御用トランジスタスイッチの一部または全部各々に直列に接続される放電速度制御用トランジスタスイッチの何れかと、入力制御端子電圧制御手段とから構成される。
【０１０３】
ここで、入力制御端子電圧制御手段について説明する。
この入力制御端子電圧制御手段は、充電速度制御用トランジスタスイッチを有する場合は、充電速度制御用トランジスタスイッチを第１期間でオンさせると共に、第２期間でオフさせ、オフ状態から完全オン状態に変化する遷移時間を、充電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、充電速度制御用トランジスタスイッチの入力制御端子電圧を制御してもよい。
【０１０４】
また、入力制御端子電圧制御手段は、複数の放電速度制御用トランジスタスイッチを有する場合は、放電速度制御用トランジスタスイッチを第１期間でオフさせると共に、第２期間でオンさせ、オフ状態から完全オン状態に変化する遷移時間を前記放電タイミング制御用トランジスタスイッチのオフ状態から完全オン状態に変化する遷移時間より長くさせるように、放電速度制御用トランジスタスイッチの入力制御端子電圧を制御してもよい。
【０１０５】
（具体例）  
図１０は、スイッチトキャパシタ回路の構成例を示す。
本例では、スイッチトキャパシタ回路が、半導体基板上にＭＯＳトランジスタを用いて集積された構成例として示す。
ＣＡＰ４１、ＣＡＰ４４は、電荷を充放電するサンプリングキャパシタである。
Ｎ型ＭＯＳトランジスタであるＴＳ４０、ＴＳ４１、ＴＳ４５、ＴＳ４６は、充電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＴＳ４２、ＴＳ４３、ＴＳ４７、ＴＳ４８は、放電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＲＳ４４、ＲＳ４９は、充電速度制御用トランジスタスイッチである。
【０１０６】
積分キャパシタＣＡＰ４２は。オペアンプ４３に帰還接続され、また、その入力はＴＳ４３、ＴＳ４８に接続され、入力信号が２相のノンオーバーラップクロック信号ＣＫ１、ＣＫ２の周期で積分される積分器となっている。
【０１０７】
＜回路動作＞
本回路の動作について説明する。
本回路の動作は、前述した図１の回路の図３の動作のタイミングチャートと同じである。
【０１０８】
ＲＳ４４、ＲＳ４９は、基本的にはＣＫ１がＨの期間でオンし、ＣＫ１がＬの期間でオフするが、オフ状態から完全オン状態に変化する遷移時間はＴＳ４０、ＴＳ４１、ＴＳ４５、ＴＳ４６のオフ状態から完全オン状態に変化する遷移時間より長くされるべく、入力制御端子電圧制御手段４４および入力制御端子電圧制御手段４５がＣＫ１を受けて信号ＣＫ１ｄを発生しそれぞれがＲＳ４４、ＲＳ４９のゲート端子電圧を制御している。
【０１０９】
すなわち  基本的には、図１７の積分器の動作と同じくＣＫ１がＨ（すなわちハイレベル）の場合ＣＡＰ４１、ＣＡＰ４４は入力信号電圧とＡＧＮＤ電圧の間で充電され、ＣＫ２がＨの場合ＣＡＰ４１、ＣＡＰ４４に充電されていた電荷がＣＡＰ４２に転送（すなわち積分）される。
【０１１０】
ＣＫ１、ＣＫ２、ＣＫ１ｄのタイミングおよび入力信号から供給される電流量の様子は、図１の回路に対応した図３のタイミングチャートと同様である。
【０１１１】
これによると、ＣＫ１がＬ（すなわちローレベル）からＨに変化し、ＴＳ４０、ＴＳ４１、ＴＳ４５、ＴＳ４６がオフ状態からオン状態になるときに、ＣＡＰ４１、ＣＡＰ４４の充電を開始するため、電流が急激に流れようとするが、オフ状態からオン状態への変化開始初期は、ＲＳ４４、ＴＳ４９のゲート電圧変化がゆるやかなため、強くオンせず、入力信号には大きな電流が流れない。
すなわち、急激な電源電圧の変動および不要輻射が発生しないようになる。
【０１１２】
その他、正確なサンプリング動作が可能である理由、充電タイミング制御用トランジスタスイッチの配置、放電タイミング制御用トランジスタスイッチの配置、サンプリングキャパシタの素材、入力制御端子電圧制御手段等の構成は、前述した第１の例〜第３の例の説明に準じて容易に理解可能である。
【０１１３】
［第６の例］
本発明の第６の実施の形態を、図１１に基づいて説明する。
＜構成＞
本回路は、前述した第５の例の図１０に示したスイッチトキャパシタ回路において、複数の充電速度制御用トランジスタスイッチ、又は、複数の放電速度制御用トランジスタスイッチの入力制御端子の一部又は全部が共通の端子となって構成した場合の例である。
【０１１４】
（具体例）  
図１１は、スイッチトキャパシタ回路の構成例を示す。
本例では、スイッチトキャパシタ回路が、半導体基板上にＭＯＳトランジスタを用いて集積された構成例として示す。
ＣＡＰ５１、ＣＡＰ５４は、電荷を充放電するサンプリングキャパシタである。
Ｎ型ＭＯＳトランジスタであるＴＳ５０、ＴＳ５１、ＴＳ５５、ＴＳ５６は、充電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＴＳ５２、ＴＳ５３、ＴＳ５７、ＴＳ５８は、放電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＲＳ５４、ＲＳ５９は、充電速度制御用トランジスタスイッチである。
【０１１５】
積分キャパシタＣＡＰ５２はオペアンプ５３に帰還接続され、また、その入力はＴＳ５３、ＴＳ５８に接続され、入力信号が２相のノンオーバーラップクロック信号ＣＫ１、ＣＫ２の周期で積分される積分器となっている。
【０１１６】
＜回路動作＞
本回路の動作について説明する。
本回路の動作は、前述した図１の回路の図３の動作のタイミングチャートと同じである。
【０１１７】
ＲＳ５４、ＲＳ５９は基本的にはＣＫ１がＨの期間でオンし、ＣＫ１がＬの期間でオフするが、オフ状態から完全オン状態に変化する遷移時間はＴＳ５０、ＴＳ５１、ＴＳ５５、ＴＳ５６のオフ状態から完全オン状態に変化する遷移時間より長くされるべく、入力制御端子電圧制御手段５４がＣＫ１を受けて信号ＣＫ１ｄを発生しＲＳ５４、ＲＳ５９の両方のゲート端子電圧を制御している。
【０１１８】
すなわち  基本的には、図１７の積分器の動作と同じく、ＣＫ１がＨ（すなわちハイレベル）の場合ＣＡＰ５１、ＣＡＰ５４は入力信号電圧とＡＧＮＤ電圧の間で充電され、ＣＫ２がＨの場合ＣＡＰ５１、ＣＡＰ５４に充電されていた電荷がＣＡＰ５２に転送（すなわち積分）される。
【０１１９】
ＣＫ１、ＣＫ２、ＣＫ１ｄのタイミングおよび入力信号から供給される電流量の様子は、図１の回路に対応した図３のタイミングチャートと同様である。
【０１２０】
これによると、ＣＫ１がＬ（すなわちローレベル）からＨに変化し、ＴＳ５０、ＴＳ５１、ＴＳ５５、ＴＳ５６がオフ状態からオン状態になるときに、ＣＡＰ５１、ＣＡＰ５４の充電を開始するため、電流が急激に流れようとするが、オフ状態からオン状態への変化開始初期は、ＲＳ５４、ＴＳ５９のゲート電圧変化がゆるやかなため、強くオンせず入力信号には大きな電流が流れない。
すなわち、急激な電源電圧の変動および不要輻射が発生しないようになる。
【０１２１】
本例では、前述した第５の例に比べて、少ない数の入力制御端子電圧制御手段によって回路構成を実現できる。
【０１２２】
その他、正確なサンプリング動作が可能である理由、充電タイミング制御用トランジスタスイッチの配置、放電タイミング制御用トランジスタスイッチの配置、サンプリングキャパシタの素材、入力制御端子電圧制御手段等の構成は、前述した第１の例〜第３の例の説明に準じて容易に理解可能である。
【０１２３】
［第７の例］
本発明の第７の実施の形態を、図１２〜図１３に基づいて説明する。
＜構成＞
本回路は、前述した第１の例の図１に示したスイッチトキャパシタ回路における入力制御端子電圧制御手段を含む接続構成の変形例を示す。
【０１２４】
図１２は、スイッチトキャパシタ回路の構成例を示す。
本例では、スイッチトキャパシタ回路が、半導体基板上にＭＯＳトランジスタを用いて集積された構成例として示す。
【０１２５】
ＣＡＰ６１は、電荷を充放電するサンプリングキャパシタである。
Ｎ型ＭＯＳトランジスタであるＴＳ６０、ＴＳ６４およびＰ型ＭＯＳトランジスタであるＴＳ６１は、充電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＴＳ６２、ＴＳ６３は、放電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＲＳ６５、およびＰ型ＭＯＳトランジスタであるＲＳ６６は、充電速度制御用トランジスタスイッチである。
【０１２６】
積分キャパシタＣＡＰ６２は、オペアンプ６３に帰還接続され、また、その入力はＴＳ６３に接続され、ＲＳ６６の入力は正電源電圧であるＶＤＤに接続され、ＲＳ６５の入力は負電源電圧であるＶＳＳに接続される。
【０１２７】
＜回路動作＞
本回路の動作について説明する。
図１３は、図１２に示した本回路の動作のタイミングチャートを示す。
入力信号ＢＩＴ０がＨの場合は、ＣＡＰ６１はＶＤＤとＡＧＮＤ間の電圧で充電される。入力信号ＢＩＴ０がＬの場合は、ＣＡＰ６１はＶＳＳとＡＧＮＤ間の電圧で充電される。
【０１２８】
入力信号は、２相のノンオーバーラップクロック信号ＣＫ１、ＣＫ２およびＣＫ１の反転であるＣＫ１Ｂの周期で入力信号ＢＩＴ０の値に従って積分される積分器となっている。
【０１２９】
ＲＳ６６は、基本的には、ＣＫ１ＢがＬの期間でオンし、ＣＫ１ＢがＨの期間でオフするが、オフ状態から完全オン状態に変化する遷移時間はＴＳ６０、ＴＳ６１のオフ状態から完全オン状態に変化する遷移時間より長くされるべく、入力制御端子電圧制御手段６４が、ＣＫ１Ｂを受けて信号ＣＫ１Ｂｄを発生し、ＲＳ６６のゲート端子電圧を制御している。
【０１３０】
ＲＳ６５は、基本的には、ＣＫ１がＨの期間でオンし、ＣＫ１がＬの期間でオフするが、オフ状態から完全オン状態に変化する遷移時間はＴＳ６０、ＴＳ６４のオフ状態から完全オン状態に変化する遷移時間より長くされるべく、入力制御端子電圧制御手段６５が、ＣＫ１を受けて信号ＣＫ１ｄを発生し、ＲＳ６５のゲート端子電圧を制御している。
【０１３１】
すなわち  基本的には、図１７の積分器の動作と類似してＣＫ１がＨ（すなわちハイレベル）の場合ＣＡＰ６１はＶＤＤあるいはＶＳＳとＡＧＮＤ電圧の間で充電され、ＣＫ２がＨの場合ＣＡＰ６１に充電されていた電荷がＣＡＰ６２に転送（すなわち積分）される。
【０１３２】
ＣＫ１、ＣＫ２、ＣＫ１Ｂ、ＣＫ１ｄ、ＣＫ１ＢｄのタイミングおよびＶＤＤ、ＶＳＳから供給される電流量の様子が、図１３に示されている。
【０１３３】
これによると、ＣＫ１がＬ（すなわちローレベル）からＨに変化、またはＣＫ１ＢがＨからＬに変化しＴＳ６０、ＴＳ６１（またはＴＳ６４）がオフ状態からオン状態になるときに、ＣＡＰ６１の充電を開始するため、電流が急激に流れようとするが、オフ状態からオン状態への変化開始初期は、ＲＳ６５（またＲＳ６６）のゲート電圧変化がゆるやかなため、強くオンせず入力信号には大きな電流が流れない。
すなわち、急激な電源電圧の変動および不要輻射が発生しないようになる。
【０１３４】
また、本例ではサンプリングされる電圧をＶＤＤ、ＶＳＳとしたが、これは１例であって、いかなる電圧であってもかまわない。
【０１３５】
また、本例は、例えばデジタルデルタシグマＤＡコンバータ等のデジタル信号をアナログ信号に変換するＤＡ変換器として利用することが可能である。
【０１３６】
その他、正確なサンプリング動作が可能である理由、充電タイミング制御用トランジスタスイッチの配置、放電タイミング制御用トランジスタスイッチの配置、サンプリングキャパシタの素材、入力制御端子電圧制御手段等の構成は、前述した第１の例〜第３の例の説明に準じて容易に理解可能である。
【０１３７】
［第８の例］
本発明の第８の実施の形態を、図１４に基づいて説明する。
＜構成＞
本回路は、前述した第６の例の図１１に示したスイッチトキャパシタ回路における入力制御端子電圧制御手段を含む接続構成の変形例を示す。
図１４は、スイッチトキャパシタ回路の構成例を示す。
【０１３８】
本例では、スイッチトキャパシタ回路が、半導体基板上にＭＯＳトランジスタを用いて集積された構成例として示す。
【０１３９】
ＣＡＰ１０１、ＣＡＰ１０４は、電荷を充放電するサンプリングキャパシタである。
Ｎ型ＭＯＳトランジスタであるＴＳ１００、ＴＳ１０４、ＴＳ１０７、ＴＳ１１１およびＰ型ＭＯＳトランジスタであるＴＳ１０１、ＴＳ１０８は、充電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＴＳ１０２、ＴＳ１０３、ＴＳ１０９、ＴＳ１１０は、放電タイミング制御用トランジスタスイッチである。
Ｎ型ＭＯＳトランジスタであるＲＳ１０５、ＲＳ１１２およびＰ型ＭＯＳトランジスタであるＲＳ１０６、ＲＳ１１３は、充電速度制御用トランジスタスイッチである。
【０１４０】
積分キャパシタＣＡＰ１０２は、オペアンプ１０３に帰還接続され、また、その入力はＴＳ１０３、ＴＳ１１０に接続されている。
【０１４１】
ＲＳ１０６、ＴＳ１１３の入力は正電源電圧であるＶＤＤに接続され、ＲＳ１０５、ＲＳ１１２の入力は負電源電圧であるＶＳＳに接続されている。
【０１４２】
＜回路動作＞
本回路の動作について説明する。
本回路の動作は、前述した図１２の回路の図１３の動作のタイミングチャートと同じである。
【０１４３】
入力信号ＢＩＴ１、ＢＩＴ０がＨの場合は、それぞれＣＡＰ１０１、ＣＡＰ１０４はＶＤＤとＡＧＮＤ間の電圧で充電される。
【０１４４】
入力信号ＢＩＴ１、ＢＩＴ０がＬの場合は、それぞれＣＡＰ１０１、ＣＡＰ１０４はＶＳＳとＡＧＮＤ間の電圧で充電される。
【０１４５】
入力信号は、２相のノンオーバーラップクロック信号ＣＫ１、ＣＫ２およびＣＫ１の反転であるＣＫ１Ｂの周期で、入力信号ＢＩＴ１、ＢＩＴ０の値に従って積分される積分器となっている。
【０１４６】
ＲＳ１０６、ＲＳ１１３は、基本的には、ＣＫ１ＢがＬの期間でオンし、ＣＫ１ＢがＨの期間でオフするが、オフ状態から完全オン状態に変化する遷移時間はＴＳ１００、ＴＳ１０１、ＴＳ１０７、ＴＳ１０８のオフ状態から完全オン状態に変化する遷移時間より長くされるべく、入力制御端子電圧制御手段１０４がＣＫ１Ｂを受けて信号ＣＫ１Ｂｄを発生しＲＳ１０６およびＲＳ１１３のゲート端子電圧を共通に制御している。
【０１４７】
また、ＲＳ１０５、ＲＳ１１２は、基本的には、ＣＫ１がＨの期間でオンし、ＣＫ１がＬの期間でオフするが、オフ状態から完全オン状態に変化する遷移時間はＴＳ１００、ＴＳ１０４、ＴＳ１０７、ＴＳ１１１のオフ状態から完全オン状態に変化する遷移時間より長くされるべく、入力制御端子電圧制御手段１０５がＣＫ１を受けて信号ＣＫ１ｄを発生しＲＳ１０５、ＴＳ１１２のゲート端子電圧を共通に制御している。
【０１４８】
すなわち  基本的には、図１７の積分器の動作と類似してＣＫ１がＨ（すなわちハイレベル）の場合ＣＡＰ１０１、ＣＡＰ１０４はＶＤＤあるいはＶＳＳとＡＧＮＤ電圧の間で充電され、ＣＫ２がＨの場合ＣＡ１０１、ＣＡＰ１０４に充電されていた電荷がＣＡＰ１０２に転送（すなわち積分）される。
【０１４９】
ＣＫ１、ＣＫ２、ＣＫ１Ｂ、ＣＫ１ｄ、ＣＫ１ＢｄのタイミングおよびＶＤＤ、ＶＳＳから供給される電流量の様子が、図１４のタイミングチャートに示されている。図１４には、入力信号ＢＩＴ１が書かれていないが、ＢＩＴ０の動作と同様である。
【０１５０】
これによると、ＣＫ１がＬ（すなわちローレベル）からＨに変化、またはＣＫ１ＢがＨからＬに変化し、ＴＳ１００、ＴＳ１０１（またはＴＳ１０４）、ＴＳ１０７、ＴＳ１０８（またはＴＳ１１１）がオフ状態からオン状態になるときに、ＣＡＰ１０１の充電を開始するため、電流が急激に流れようとするが、オフ状態からオン状態への変化開始初期は、ＲＳ１０５（またＲＳ１０６）、ＲＳ１１２（またはＲＳ１１３）のゲート電圧変化がゆるやかなため、強くオンせず入力信号には大きな電流が流れない。  
すなわち、急激な電源電圧の変動および不要輻射が発生しないようになる。
【０１５１】
また、本例では、サンプリングされる電圧をＶＤＤ、ＶＳＳとしたが、これは１例であっていかなる電圧であってもかまわない。
【０１５２】
また、本例は、例えばデジタルデルタシグマＤＡコンバータ等でマルチビットのデジタル信号をアナログ信号に変換するＤＡ変換器として利用することが可能である。
【０１５３】
その他、正確なサンプリング動作が可能である理由、充電タイミング制御用トランジスタスイッチの配置、放電タイミング制御用トランジスタスイッチの配置、サンプリングキャパシタの素材、入力制御端子電圧制御手段等の構成は、前述した第１の例〜第３の例の説明に準じて容易に理解可能である。
【図面の簡単な説明】
【０１５４】
【図１】本発明の第１の実施の形態である、スイッチトキャパシタ回路の構成例を示す回路図である。
【図２】入力制御端子電圧制御手段の第１例の回路構成例を示す回路図である。
【図３】図１に示すスイッチトキャパシタ回路の動作を示すタイミングチャートである。
【図４】入力制御端子電圧制御手段のタイミングチャートである。
【図５】本発明の第２の実施の形態である、入力制御端子電圧制御手段の第２例の回路構成例を示す回路図である。
【図６】図５に示す入力制御端子電圧制御手段のタイミングチャートである。
【図７】本発明の第３の実施の形態である、入力制御端子電圧制御手段の第３例の回路構成例を示す回路図である。
【図８】図７に示す入力制御端子電圧制御手段のタイミングチャートである。
【図９】本発明の第４の実施の形態である、スイッチトキャパシタ回路の構成例を示す回路図である。
【図１０】本発明の第５の実施の形態である、スイッチトキャパシタ回路の構成例を示す回路図である。
【図１１】本発明の第６の実施の形態である、スイッチトキャパシタ回路の構成例を示す回路図である。
【図１２】本発明の第７の実施の形態である、スイッチトキャパシタ回路の構成例を示す回路図である。
【図１３】図１２に示すスイッチトキャパシタ回路の動作を示すタイミングチャートである。
【図１４】本発明の第８の実施の形態である、スイッチトキャパシタ回路の構成例を示す回路図である。
【図１５】従来のスイッチトキャパシタ回路の構成例を示す回路図である。
【図１６】図１５に示すスイッチトキャパシタ回路の動作を示すタイミングチャートである。
【図１７】従来のスイッチトキャパシタ回路の構成例を示す回路図である。
【図１８】図１７に示すスイッチトキャパシタ回路の動作を示すタイミングチャートである。
【符号の説明】
【０１５５】
１４    入力制御端子電圧制御手段
３４    入力制御端子電圧制御手段
４４    入力制御端子電圧制御手段
５４    入力制御端子電圧制御手段
６４    入力制御端子電圧制御手段
１０４，１０５    入力制御端子電圧制御手段
【図１】
2006092483.tif 000003
【図２】
2006092483.tif 000004
【図３】
2006092483.tif 000005
【図４】
2006092483.tif 000006
【図５】
2006092483.tif 000007
【図６】
2006092483.tif 000008
【図７】
2006092483.tif 000009
【図８】
2006092483.tif 000010
【図９】
2006092483.tif 000011
【図１０】
2006092483.tif 000012
【図１１】
2006092483.tif 000013
【図１２】
2006092483.tif 000014
【図１３】
2006092483.tif 000015
【図１４】
2006092483.tif 000016
【図１５】
2006092483.tif 000017
【図１６】
2006092483.tif 000018
【図１７】
2006092483.tif 000019
【図１８】
2006092483.tif 000020