(57)【要約】【課題】  ソース配線２からの漏れ電界による液晶３００の配向の乱れを低減すると共に、開口率が大きく、かつ、製造工程を増加することなくソース配線２と対向電極６との短絡が発生しにくい液晶表示装置及びその製造方法を得る。【解決手段】  ソース配線２より下層にゲート絶縁膜８を介して、ソース配線２に沿って配置された第１の電極パターン１１と、ソース配線２より上層に層間絶縁膜９を介して、ソース配線２に沿って、且つ前記ソース配線２に実質的に重なり合わない位置に配置された第２の電極パターン１２とによって、ソース配線２からの漏れ電界を上下層に配置された電極パターン１１、１２により効果的に遮蔽する。また、第１の電極パターン１１はゲート配線１と、第２の電極パターン１２は対向電極６と同一層の導電膜で形成する。【選択図】  図１
2006317516.tif 000002
【特許請求の範囲】
【請求項１】
対向して配置された一対の絶縁性基板に挟持された液晶層と、
前記絶縁性基板の一方の基板上に形成された複数のゲート配線と、
前記複数のゲート配線と第１の絶縁膜を介して交差して形成された複数のソース配線と、
前記複数のゲート配線と前記複数のソース配線との各交差部に形成されたスイッチング素子と、
前記スイッチング素子に接続された画素電極と、
前記画素電極との間で前記絶縁性基板に略平行な方向に電界を印加すべく前記画素電極に対向して形成された対向電極と、
前記ソース配線より下層において前記第１の絶縁膜を介して、前記ソース配線に沿って形成された第１の電極パターンと、
前記ソース配線より上層において第２の絶縁膜を介して、前記ソース配線に沿って、且つ前記ソース配線と実質的に重なり合わないように形成された第２の電極パターンと、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記第１の電極パターンは、前記ソース配線に沿って、且つ前記ソース配線の幅方向の全てにおいて、重なり合うように形成されたことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記第１の電極パターンは、前記ソース配線に沿って、且つ前記ソース配線の幅方向の一部において、重なり合うように形成されたことを特徴とする請求項１記載の液晶表示装置。
【請求項４】
前記第１の電極パターンは、前記ソース配線に沿って、且つ前記ソース配線と重なり合わないように形成されたことを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記第1および第２の電極パターンは、前記ソース配線の幅方向の両側に形成されたことを特徴とする請求項１乃至４のいずれかに記載の液晶表示装置。
【請求項６】
前記第１の電極パターンは、前記ゲート配線と同一層の導電膜で形成されたことを特徴とする請求項１乃至５のいずれかに記載の液晶表示装置。
【請求項７】
前記第２の電極パターンは、前記対向電極と同一層の導電膜で形成されたことを特徴とする請求項１乃至６のいずれかに記載の液晶表示装置。
【請求項８】
前記第１または第２の電極パターンは、前記対向電極の電位であることを特徴とする請求項１乃至７のいずれかに記載の液晶表示装置。
【請求項９】
前記第１の電極パターンの前記ソース配線に対する幅方向の遠端は、第２の電極パターンのソース配線に対する幅方向の遠端よりも幅方向に突出しないことを特徴とする請求項１乃至８のいずれかに記載の液晶表示装置。
【請求項１０】
対向して配置された一対の絶縁性基板に挟持された液晶層と、
前記絶縁性基板の一方の基板上に形成された複数のゲート配線と、
前記複数のゲート配線と第１の絶縁膜を介して交差して形成された複数のソース配線と、
前記複数のゲート配線と前記複数のソース配線との各交差部に形成されたスイッチング素子と、
前記スイッチング素子に接続された画素電極と、
前記画素電極との間で前記絶縁性基板に略平行な方向に電界を印加すべく前記画素電極に対向して形成された対向電極と、
を備えた液晶表示装置の製造方法であって、
前記ソース配線より下層において前記第１の絶縁膜を介して、前記ソース配線に沿って第１の電極パターンを形成する工程と、
前記ソース配線より上層において第２の絶縁膜を介して、前記ソース配線に沿って、且つ前記ソース配線と実質的に重なり合わないように第２の電極パターンを形成する工程と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項１１】
前記第１の電極パターンは、前記ゲート配線と同一層の導電膜で形成することを特徴とする請求項１０に記載の液晶表示装置の製造方法。
【請求項１２】
前記第２の電極パターンは、前記対向電極と同一層の導電膜で形成することを特徴とする請求項１０または１１に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、横方向電界（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ、以下ＩＰＳと記載）方式のアクティブマトリクス型の液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、アクティブマトリクス型の液晶表示装置において、液晶に印加する電界の方向を基板に対して平行な方向とするＩＰＳ方式が、主に超広視野角を得る手法として用いられている。この方式を採用すると、視角方向を変化させた際のコントラストの変化、階調レベルの反転がほとんど無くなることが明らかにされている（例えば特許文献１参照）。
【０００３】
図９（ａ）は、従来の一般的なＩＰＳ方式の液晶表示装置の画素部を示す平面図で、図９（ｂ）は、そのＡ−Ａ断面図である。液晶表示装置は、ＴＦＴアレイ基板１００と、対向基板２００と、その間に注入された液晶３００などから構成される。ＴＦＴアレイ基板１００は、ガラス基板等の透明絶縁性基板９２上に形成された複数本の走査信号線であるゲート配線１と、保持容量を形成する共通配線３と、これとゲート絶縁膜８を介して交差する信号電圧を供給する複数本のソース配線２と、ソース配線２と平行に設けられた複数本の櫛状の画素電極５と、画素電極５と平行かつ交互に配置された複数本の櫛状の対向電極６と、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴと記載）からなるスイッチング素子を形成する半導体膜７、ドレイン電極４、ソース電極９１と、層間絶縁膜９などから構成される。
【０００４】
スイッチング素子がＯＦＦで、画素電極５と対向電極６の間に液晶３００を駆動する電圧が保持容量により保持された状態において、ソース配線２に他の画素の異なる信号電圧が印加されると、その電圧によってソース配線２から漏れ電界が発生し、ソース配線２近傍の液晶３００の配向状態を変えてしまう。このため、ソース配線２方向にクロストーク等の表示不良を引き起こしていた。この従来例では、液晶３００の配向の乱れた領域の表示への影響を低減するために、ソース配線２に隣接する対向電極６が電界遮蔽電極としても機能するように、ソース配線２に隣接する対向電極６の幅は他の部分の対向電極６より広く形成している。結果として、ソース配線２近傍の光透過に寄与しない領域の幅Ｌ１が広くなり、画素開口率が低くなるという問題点があった。
【０００５】
このような問題点を解決するために、図１０（ａ）、（ｂ）に示す構造が提案されている。図１０（ａ）は、従来のＩＰＳ方式の液晶表示装置の画素部を示す平面図で、図１０（ｂ）は、そのＢ−Ｂ断面図である。この構造では、画素電極５と対向電極６は層間絶縁膜９上に形成されている。ゲート絶縁膜８と層間絶縁膜９を同一工程でエッチングすることで、共通配線３と対向電極６、および、ドレイン電極４と画素電極５の電気接続を行うコンタクトホール１０が形成されている。対向電極６はソース配線２を覆い、両者が重なり合うように配置されている。
【０００６】
このような構成では、ソース配線２に隣接する対向電極６が電界遮蔽電極としても機能して、ソース配線２から発生する漏れ電界を効果的に遮蔽するため、液晶３００の配向状態の乱れを低減することができる。このため、光の透過を制限する幅Ｌ２を狭くでき、画素開口率を大きくすることができる（例えば特許文献２参照）。
【０００７】
【特許文献１】特開平８−２５４７１２号公報
【特許文献２】特開２００３−３０７７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図１０に示される構造では、ソース配線２と対向電極６とが重なり合う構成をとるため、層間絶縁膜９の欠陥などによって、ソース配線２と対向電極６との短絡が発生しやすいという問題があった。
【０００９】
この短絡防止のために、層間絶縁膜９を複数回に分けて成膜するなど、製造工程の追加を行うことで短絡を大幅に低減することが可能であるが、製造工程の増加を招く問題点があった。
【００１０】
本発明は、このような問題点を解決するためになされたもので、ソース配線２からの漏れ電界を効率的に遮蔽することで、液晶配向の乱れを低減すると共に、画素開口率を大きくでき、かつ、製造工程を増加することなく、ソース配線２と対向電極６との短絡が発生しにくい液晶表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明にかかる液晶表示装置は、ソース配線より下層に第１の絶縁膜を介してソース配線に沿って第１の電極パターンを配置し、かつ、ソース配線より上層に第２の絶縁膜を介してソース配線に沿って第２の電極パターンをソース配線と実質的に重なり合わない位置に配置して、ソース配線からの漏れ電界を上下層に配置された電極パターンにより効果的に遮蔽することを特徴としたものである。
【発明の効果】
【００１２】
本発明によれば、製造工程を増加することなく画素開口率が高く、かつ、ソース配線からの漏れ電界の影響による液晶配向の乱れを低減することができる液晶表示装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
図１（ａ）、（ｂ）に  実施の形態１にかかるアレイ基板の画素部の平面図およびソース配線近傍のＣ−Ｃ断面図を示す。ソース配線２に沿って第１の電極パターンを示す第１電界遮蔽電極１１と、第２の電極パターンを示す第２電界遮蔽電極１２が設けられている。図中で他の同一番号は従来例と同一である。
【００１４】
図１（ａ）において、ガラス基板等の透明絶縁性基板上に、ゲート配線１と共通配線３、および、共通配線３と一体化された第１電界遮蔽電極１１が同一層の導電膜で形成され、その上層に第１の絶縁膜であるゲート絶縁膜８が設けられる。次に、ＴＦＴを形成する半導体膜７の形成後、ソース配線２、ソース電極９１、ドレイン電極４が形成され、その上層に第２の絶縁膜である層間絶縁膜９が設けられる。その後、ゲート絶縁膜８と層間絶縁膜９を同一工程でエッチングすることで、共通配線３と対向電極６、および、ドレイン電極４と画素電極５の電気接続を行うコンタクトホール１０が形成される。最後に画素電極５と対向電極６、および、対向電極６と一体化された第２電界遮蔽電極１２が同一層の導電膜で形成される。
【００１５】
本実施の形態では、第１電界遮蔽電極１１は、ゲート配線１とソース配線２の交差部およびその近傍を除いたソース配線２に沿って、ソース配線２の幅方向の全てに重なり合うように配置される。第２電界遮蔽電極１２は、ソース配線２に沿って配置し、かつ、ソース配線２と実質的に重なり合わないように配置される。
【００１６】
ここで図１（ｂ）を用いて、本実施の形態について更に詳しく説明する。図１（ｂ）において、第１電界遮蔽電極１１はソース配線２よりも幅広であり、ゲート絶縁膜８を介して両者は重なり合う構成をとる。第２電界遮蔽電極１２はソース配線２の上層に層間絶縁膜９を介して設けられ、両者は実質的に重なり合わない構成をとる。
【００１７】
なお、本明細書において、実質的に重なり合わないとは、完全に全ての部分で重なり合わないことのみを意味するものではなく、発明の効果を損なわない範囲であれば、一部に重なり合う部分があってもよいことを意味するものとする。
【００１８】
本構成にすることで、ソース配線２からの漏れ電界Ｅの一部は第１電界遮蔽電極１１の側に引き込まれることになり、第２電界遮蔽電極１２で遮蔽すべき漏れ電界Ｅは減少する。よって第２電界遮蔽電極１２の幅を小さく設計することができ、ソース配線２近傍の光透過に寄与しない領域を小さくすることができる。その結果、画素開口率を向上させることができる。
【００１９】
また、第２電界遮蔽電極１２とソース配線２は実質的に重なり合わない構成をとるため、図１０の従来例で懸念されるような、層間絶縁膜９の欠損等に起因するソース配線２と第２電界遮蔽電極１２との短絡は殆どなく、歩留まりの向上が可能となる。
【００２０】
また、短絡の対策として層間絶縁膜９を複数層に分けて成膜する等の製造工程の追加も必要なく、高い生産性が期待できる。
【００２１】
一方、ゲート絶縁膜８は、従来においてもゲート配線１とＴＦＴを形成する半導体膜７との短絡を防止するために厚膜化、または、複数層に分けて成膜する等の短絡防止策がとられているので、ソース配線２と第１電界遮蔽電極１１との短絡の発生は殆どない。
【００２２】
なお、本実施の形態では、第１電界遮蔽電極１１は共通電極３、対向電極６および第２電界遮蔽電極１２と同じ電位としている。第１電界遮蔽電極１１と第２電界遮蔽電極１２は、スイッチング素子がＯＦＦで液晶を駆動する電圧の保持期間中は、一定の電位とすることが望ましい。
【００２３】
第１電界遮蔽電極１１から液晶への漏れ電界はゲート絶縁膜８と層間絶縁膜９の影響で、第２電界遮蔽電極１２からの漏れ電界とは多少異なる強度となる。よって、液晶を駆動する漏れ電界としては、第２電界遮蔽電極１２の影響が支配的となるように、第１電界遮蔽電極１１のソース配線２に対する幅方向の遠端Ｍ１、Ｍ２は、第２電界遮蔽電極１２のソース配線２に対する幅方向の遠端Ｍ３、Ｍ４よりも幅方向に突出しないように、ソース配線２に近い側に配置することが望ましい。
【００２４】
さらに、本実施の形態では、第１電界遮蔽電極１１はゲート配線１と同一層の導電膜で形成される共通配線３と一体化されて構成されているので製造工程が増えることはない。第２電界遮蔽電極１２も画素電極５と同一層の導電膜で形成される対向電極６と一体化されて構成されているので、製造工程が増えることはない。
【００２５】
また、本実施の形態では、同一層で形成される画素電極５、対向電極６、第２電界遮蔽電極１２をＩＴＯなどの透明導電膜で形成すれば、光透過率をさらに向上することができ、実効的な画素開口率を向上させる効果を得ることができる。
【００２６】
次に、本発明の実施の形態１にかかる液晶表示装置の製造プロセスフローについて、図２を用いて説明する。
【００２７】
まず、図２（ａ）に示すように、絶縁性基板上にＣｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透明導電膜、またはそれらの多層膜をスパッタ法や蒸着法等により成膜後、写真製版と微細加工技術により、ゲート電極１、共通配線３、第１電界遮蔽電極１１を形成する。
【００２８】
次に、図２（ｂ）に示すように、窒化シリコン、酸化シリコン等よりなるゲート絶縁膜８、非晶質シリコン、多結晶ポリシリコン等よりなる半導体膜７、Ｐ等の不純物を高濃度にドーピングしたｎ型非晶質シリコン、ｎ型多結晶シリコン等からなるコンタクト膜９０を、プラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤ法等で成膜する。なお、ゲート絶縁膜８は、ピンホール等の膜欠損発生による短絡を防止するために、複数回に分けて成膜することが好ましい。次いで、写真製版、エッチングにより、コンタクト膜９０および半導体膜７を島状に加工する。
【００２９】
次に、図２（ｃ）に示すように、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透明導電膜、またはそれらの多層膜をスパッタ法や蒸着法等により成膜後、写真製版と微細加工技術により、ソース配線２、ソース電極９１、ドレイン電極４を形成する。さらに、ＴＦＴのチャネルを形成する部位のコンタクト膜９０をソース電極９１、ドレイン電極４、あるいはそれらを形成する際にパターニング処理されたフォトレジストをマスクとしてエッチングする。
【００３０】
次いで、図２（ｄ）に示すように、窒化シリコン、酸化シリコン等の無機絶縁膜または有機樹脂等からなる第２の絶縁膜である層間絶縁膜９を形成する。その後、写真製版とエッチングによりコンタクトホール１０を形成する。
【００３１】
最後に、図２（ｅ）に示すように、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透明導電膜、またはそれらの多層膜をスパッタ法や蒸着法等により成膜後、写真製版と微細加工技術により、画素電極５、対向電極６、第２電界遮蔽電極１２を形成する。
【００３２】
以上の工程により、本実施の形態におけるＩＰＳ方式の液晶表示装置を構成するＴＦＴアレイ基板を作製することができる。
【００３３】
このようにして作製されたＴＦＴアレイ基板は、その後のセル工程において配向膜を塗布し、ラビング等の手法を用いて一定の方向に配向処理を施す。同様に、ＴＦＴアレイ基板と対向する対向基板にも配向膜を塗布し、ラビング等の手法を用いて一定の方向に配向処理を施す。これらのＴＦＴアレイ基板と対向基板とを互いの配向膜が向き合うように、所定の間隔を持って重ね合わせ、基板周縁部をシール材にて接着し、両基板間に液晶を注入して封止する。このようにして形成した液晶セルの両面に偏光板を貼り付けた後、駆動回路を接続、最後にバックライトユニットを取り付けることにより、液晶表示装置を作製する。
【００３４】
実施の形態２．
図３（ａ）、（ｂ）に実施の形態２にかかる液晶表示装置の画素部の平面図およびソース配線近傍のＤ−Ｄ断面図を示す。実施の形態１と異なるのは、第１電界遮蔽電極１１がソース配線２の幅方向の全面にあるのではなく、ソース配線２の幅方向の一部である辺付近のみで重なり合っている点である。基本的な動作、作用は実施の形態１と同じである。
【００３５】
実施の形態１に比較すると、ソース配線２から液晶への漏れ電界Ｅの引き込み効果は同様に有しており、第１電界遮蔽電極１１はソース配線２との重なり面積が少ないので、ソース配線２との短絡がさらに低減できるだけでなく、ソース配線２の寄生容量を実施の形態１より抑制することができる。
【００３６】
実施の形態３．
図４（ａ）、（ｂ）に実施の形態３にかかる液晶表示装置の画素部の平面図およびソース配線近傍のＥ−Ｅ断面図を示す。実施の形態１と異なるのは、第１電界遮蔽電極１１がソース配線２の幅方向の全面にあるのではなく、ソース配線２とは重なり合わないようにソース配線２に沿って配置されている点である。基本的な動作、作用は実施の形態１と同じである。
【００３７】
実施の形態１および２に比較すると、ソース配線２から液晶への漏れ電界Ｅの引き込み効果は同様に有しており、第１電界遮蔽電極１１はソース配線２と重なり合わないので短絡が殆どなく、ソース配線２の寄生容量を実施の形態１および２より抑制することができる。
【００３８】
実施の形態４．
図５（ａ）、（ｂ）に実施の形態４にかかる液晶表示装置の画素部の平面図およびソース配線近傍のＦ−Ｆ断面図を示す。本実施の形態では第１電界遮蔽電極１１はゲート配線１と一体化されて構成され、ソ-ス配線２に沿ってソース配線２の幅方向の全てにおいて重なり合うように配置されている。さらに、第２電界遮蔽電極１２は対向電極６と一体化されて構成され、ソース配線２に沿ってソース配線２の上層に層間絶縁膜９を介してソース配線２と重なり合わないように配置されている。ここで、実施の形態１と異なるのは、保持容量の構成がゲート配線１と画素電極５との間に保持容量を形成するＣＳオンゲートの構成であり、共通配線３がない点である。
【００３９】
次に動作について説明する。第１電界遮蔽電極１１はゲート電極１の電位であり、第２電界遮蔽電極１２は対向電極６の電位である。ここで、第１電界遮蔽電極１１の電位は対向電極６の電位ではないが、ソース配線２から液晶への漏れ電界Ｅの引き込み効果は実施の形態１と同様に有している。さらに、第２電界遮蔽電極１２が設けられているので、ソース配線２からの漏れ電界Ｅを遮蔽する効果は、実施の形態１と殆ど変わらない。
【００４０】
また、第１電界遮蔽電極１１は対向電極６の電位と異なるが、液晶の配向状態に与える漏れ電界の影響は、全画素において一定の同じ大きさの漏れ電界であるのでクロストーク等の表示不良は引き起こさない。
【００４１】
よって、画素開口率を向上させ、かつ、歩留まりの高い液晶表示装置を得ることができる。更にＣＳオンゲートの構成をとることで、共通配線３が不要となり、その部分を表示領域として使用することが可能となり、更なる画素開口率の向上を実現できる。
【００４２】
なお、本実施の形態では第１電界遮蔽電極１１を隣接画素のゲート配線１と一体化した構成を説明したが、第１電界遮蔽電極１１を自画素のゲート配線１と一体化した場合においても同様の効果を得ることができる。
【００４３】
実施の形態５．
図６（ａ）、（ｂ）に発明の実施の形態５にかかる液晶表示装置の画素部の平面図およびソース配線近傍のＧ−Ｇ断面図を示す。実施の形態４と異なるのは、第１電界遮蔽電極１１がソース配線２の幅方向の全面にあるのではなく、ソース配線２の幅方向の一部である辺付近のみで重なり合っている点である。
【００４４】
実施の形態４に比較すると、ソース配線２から液晶への漏れ電界Ｅの引き込み効果は同様に有しており、第１電界遮蔽電極１１はソース配線２との重なり面積が少ないので、ソース配線２との短絡がさらに低減できるだけでなく、ソース配線２の寄生容量を実施の形態４より抑制することができる。
【００４５】
実施の形態６．
図７（ａ）、（ｂ）に発明の実施の形態６にかかる液晶表示装置の画素部の平面図およびソース配線近傍のＨ−Ｈ断面図を示す。実施の形態４と異なるのは、第１電界遮蔽電極１１がソース配線２の幅方向の全面にあるのではなく、ソース配線２とは重なり合わないようにソース配線２に沿って配置されている点である。
【００４６】
実施の形態４および５に比較すると、ソース配線２から液晶への漏れ電界Ｅの引き込み効果は同様に有しており、第１電界遮蔽電極１１はソース配線２と重なり合わないので短絡が殆どなく、ソース配線２の寄生容量を実施の形態４および５より抑制することができる。
【００４７】
実施の形態７．
図８（ａ）に発明の実施の形態７にかかる液晶表示装置の画素部の平面図およびソース配線近傍のＪ−Ｊ断面図を示す。本実施の形態では第１電界遮蔽電極１１はゲート配線１と一体化されて構成され、ソ-ス配線２に沿ってソース配線２の幅方向の全てにおいて重なり合うように配置されている。さらに、第２電界遮蔽電極１２は対向電極６と一体化されて構成され、ソース配線２に沿ってソース配線２の上層に層間絶縁膜９を介してソース配線２と実質的に重なり合わないように配置されている。
【００４８】
実施の形態４と異なるのは、ＣＳオンゲートの構成ではなく、保持容量を形成する共通配線３が別途設けられている点である。基本的な動作と効果は実施の形態４と同じである。
【００４９】
以上の実施の形態では、第１電界遮蔽電極１１はゲート配線１または共通配線３と一体化された構成として、また、第２電界遮蔽電極１２は対向電極６と一体化された構成として同一層の導電膜で形成される場合を示したが、これらとはそれぞれ独立した電極パターンとして同一層の導電膜で形成しても良い。または、別の層として別途形成してもよい。
【図面の簡単な説明】
【００５０】
【図１】この発明の実施の形態１を示す液晶表示装置の画素部を示す平面図とソース配線近傍のＣ−Ｃ断面図である。
【図２】この発明の実施の形態１を示す液晶表示装置の製造プロセスフローである。
【図３】この発明の実施の形態２を示す液晶表示装置の画素部を示す平面図とソース配線近傍のＤ−Ｄ断面図である。
【図４】この発明の実施の形態３を示す液晶表示装置の画素部を示す平面図とソース配線近傍のＥ−Ｅ断面図である。
【図５】この発明の実施の形態４を示す液晶表示装置の画素部を示す平面図とソース配線近傍のＦ−Ｆ断面図である。
【図６】この発明の実施の形態５を示す液晶表示装置の画素部を示す平面図とソース配線近傍のＧ−Ｇ断面図である。
【図７】この発明の実施の形態６を示す液晶表示装置の画素部を示す平面図とソース配線近傍のＨ−Ｈ断面図である。
【図８】この発明の実施の形態７を示す液晶表示装置の画素部を示す平面図とソース配線近傍のＪ−Ｊ断面図である。
【図９】従来のＩＰＳ方式の液晶表示装置の画素部を示す平面図とソース配線近傍のＡ−Ａ断面図である。
【図１０】従来のＩＰＳ方式のその他の液晶表示装置の画素部を示す平面図とソース配線近傍のＢ−Ｂ断面図である。
【符号の説明】
【００５１】
１  ゲート配線
２  ソース配線
３  共通配線
４  ドレイン電極
５  画素電極
６  対向電極
７  半導体膜
８  ゲート絶縁膜
９  層間絶縁膜
１０  コンタクトホール
１１  第１電界遮蔽電極
１２  第２電界遮蔽電極
９０  コンタクト膜
９１  ソース電極
９２  透明絶縁性基板
１００  ＴＦＴアレイ基板
２００  対向基板
３００  液晶
【図１】
2006317516.tif 000003
【図２】
2006317516.tif 000004
【図３】
2006317516.tif 000005
【図４】
2006317516.tif 000006
【図５】
2006317516.tif 000007
【図６】
2006317516.tif 000008
【図７】
2006317516.tif 000009
【図８】
2006317516.tif 000010
【図９】
2006317516.tif 000011
【図１０】
2006317516.tif 000012