(57)【要約】【課題】  低周波の安定性及び局部発振器のより良い分離だけでなく混合セルに対する高周波の駆動レベルの転送を改良し、非直線性及び相互変調歪みのレベルを低減させる。【解決手段】  １つの態様では、入力される発振器と混合セルとの間の分離を改善するミキサが提供される。別の態様では、局部発振器によって送られた入力信号を成形するように動作する回路を含むミキサが提供される。【選択図】  図５
2006129486.tif 000002
【特許請求の範囲】
【請求項１】
局部発振器から第１の入力信号を受信するための第１の入力ポートと、
前記第１の入力信号を第２の入力信号と結合して出力信号を作るための混合セルと、
前記混合セルと前記第１の入力ポートとの間に接続されて前記第１の入力信号を成形する第１の回路と、
から構成することを特徴とするミキサ。
【請求項２】
前記第１の入力信号が１つ以上のパルスを含み、前記第１の回路が前記１つ以上のパルスの少なくとも１つの立上り及び立下り時間を短縮することを特徴とする請求項１に記載のミキサ。
【請求項３】
前記第２の入力信号が所定の周波数であり、前記出力信号が前記所定の周波数よりも低い周波数であることを特徴とする請求項１に記載のミキサ。
【請求項４】
前記第２の入力信号が所定の周波数であり、前記出力信号が前記所定の周波数よりも高い周波数であることを特徴とする請求項１に記載のミキサ。
【請求項５】
前記混合セルが、それぞれがゲート、ドレイン及びソース端子を有する第１及び第２のトランジスタを含み、前記第１の回路が前記第１及び第２のトランジスタのゲートの間に接続されることを特徴とする請求項１に記載のミキサ。
【請求項６】
前記第１の回路が、前記第１及び第２のトランジスタのゲートに結合されたキャパシタンスを共振させる二重同調ネットワークを備えることを特徴とする請求項５に記載のミキサ。
【請求項７】
前記二重同調ネットワークが、それぞれが前記トランジスタの１つのゲートに接続された一対の並列なＬ−Ｃ同調ネットワークを備えることを特徴とする請求項６に記載のミキサ。
【請求項８】
前記第１の回路が、前記トランジスタの各ゲートの間に直列に接続された一対の並列なＲ−Ｃネットワークを備えることを特徴とする請求項５に記載のミキサ。
【請求項９】
前記局部発振器が、前記一対の並列なＲ−Ｃネットワークの間の点に接続されることを特徴とする請求項８に記載のミキサ。
【請求項１０】
前記トランジスタが電界効果トランジスタ（ＦＥＴ）から成ることを特徴とする請求項５に記載のミキサ。
【請求項１１】
前記第２の入力信号が変圧器を介して前記混合セルに接続されることを特徴とする請求項１に記載のミキサ。
【請求項１２】
前記出力信号が前記混合セルから変圧器を通って接続されることを特徴とする請求項１に記載のミキサ。
【請求項１３】
前記変圧器が０／１８０度形の変圧器から成ることを特徴とする請求項１１又は１２に記載のミキサ。
【請求項１４】
第１の入力信号を局部発振器から受信するための第１の入力ポートと、
無線周波数のソース又はシンクに接続するための第２のポートと、
中間周波数のソース又はシンクに接続するための第３のポートと、
前記局部発振器が前記第２及び第３のポートから分離されるように、結合素子を経由して前記第１の入力ポートに接続されるスイッチング回路と、
を備えることを特徴とするミキサ。
【請求項１５】
前記結合素子が変圧器から成ることを特徴とする請求項１４に記載のミキサ。
【請求項１６】
前記変圧器が変圧器のバランから成ることを特徴とする請求項１５に記載のミキサ。
【請求項１７】
前記スイッチング回路が、それぞれがゲート、ドレイン及びソース端子を有し、かつそれぞれのゲート端子が前記変圧器に接続された一対の電界効果トランジスタから成ることを特徴とする請求項１５に記載のミキサ。
【請求項１８】
前記各ゲート端子がパルス成形回路を経由して前記変圧器に接続されることを特徴とする請求項１７に記載のミキサ。
【請求項１９】
前記パルス成形回路が、それぞれが前記各トランジスタのゲートに接続された一対の並列なＲ−Ｃネットワークから成ることを特徴とする請求項１８に記載のミキサ。
【請求項２０】
前記スイッチング回路が、それぞれがゲート、ドレイン及びソース端子を有し、かつそれぞれのゲート端子が結合素子に接続された一対の電界効果トランジスタから成ることを特徴とする請求項１４に記載のミキサ。
【請求項２１】
前記結合素子が０／１８０度の位相スプリッタから成ることを特徴とする請求項２０に記載のミキサ。
【請求項２２】
前記各ゲート端子がパルス成形回路を経由して前記結合素子に接続されることを特徴とする請求項２０に記載のミキサ。
【請求項２３】
前記パルス成形回路が、それぞれが各トランジスタのゲートに接続された一対の並列なＬ−Ｃ回路ネットワークを備えることを特徴とする請求項２２に記載のミキサ。
【請求項２４】
前記一対の並列なＬ−Ｃ回路ネットワークが、前記スイッチングネットワークのゲートのコンダクタンスに同調するように動作することを特徴とする請求項２３に記載のミキサ。
【請求項２５】
ネットワーク上で通信される情報を送信又は受信するための手段を含み、
前記送信又は受信するための手段がミキサを含み、前記ミキサが、
位相が約１８０度異なる第１の出力部と第２の出力部とを有する第１の変圧器と、
前記第１及び第２の出力部に接続されたパルス成形回路と、
ゲート端子がそれぞれパルス成形回路に接続された少なくとも２つのＦＥＴを含む、前記パルス成形回路に接続された混合セルと、
を備えることを特徴とする情報通信装置。
【請求項２６】
前記ＦＥＴのゲート端子が前記第１の変圧器を経由して送られる信号によって正弦波状に駆動されることを特徴とする請求項２５に記載の装置。
【請求項２７】
第１、第２、第３及び第４のポートを有する、混合セルに接続された第２の変圧器をさらに含み、前記第１のポートが位相が前記第２のポートとは約１８０度異なるＲＦ出力信号を提供し、前記第３のポートが位相が前記第２及び第４のポートの位相とほぼ一致するＩＦ出力を提供することを特徴とする請求項２６に記載の装置。
【請求項２８】
無線周波数送信機及び無線周波数受信機から成るグループから選択された電子装置であることを特徴とする請求項２５に記載の装置。
【請求項２９】
携帯電話、携帯情報端末、モデム、ラップトップ、ディスクトップコンピュータ、衛星電話及び地上電話から成るグループから選択された電子装置であることを特徴とする請求項２５に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願との相互参照］
本願は、２００４年１０月２７日に出願した米国暫定特許出願第６０／６２２，４８５号及び２００５年８月２２日に出願した６０／７１０，３１０号の出願日に対する利点を請求する。その開示内容は、参照することによって本願に組み込まれる。
【０００２】
［発明の分野］
本発明は、概して、ミキサに関する。さらに詳細には、本発明は、１つ以上の電界効果トランジスタ（ＦＥＴ）を使用する単一、二重、及び三重の平衡ミキサを含む受動反射形ミキサに関する。
【背景技術】
【０００３】
ミキサは一般に、周波数変換を使用する無線周波数（ＲＦ）及びマイクロ波システムにおいて重要な役割を演ずる。それらは通常、送信用の信号周波数をアップコンバートし、受信された信号をより低い中間周波数（ＩＦ）にダウンコンバートするために使用される。その上、その点において、ミキサは一般に受信機の基本的な構成単位と見なされている。
【０００４】
ミキサは、能動形又は受動形のいずれかに大きく分類することができる。能動形ミキサはギルバート−セル構造に基づくことが多く、一方受動形ミキサは通常ＦＥＴ又はダイオードリングに基づいている。能動形ミキサの方式は一般に、変換損失は小さく均一な利得が得られ、平衡度は良好であるが、適度の直線性及び雑音指数を犠牲にしていることが多い。これに反して、受動形ミキサは良好な直線性を提供することができるが、概して６ｄＢの変換損失があり、高い局部発振器（ＬＯ）の駆動レベルを必要とする。
【０００５】
現在の通信システムの性能に対する優先順位には概して、広いダイナミックレンジに対する逼迫した要求事項、媒介生成物(intermediation product) の抑制、周波数の安定性及びクロス変調の実施が含まれる。これらの要求事項は一般的に、ミキサを設計する間に注意深く考慮する必要がある。
【０００６】
さらに、多数の利用可能な周波数スペクトル及び増大する無線の利用数により、無線周波数の受信機は一般に、望ましくない搬送周波数においてますます多くの不要な信号を受け取っている。これらの不要な信号は、望ましい搬送周波数において情報を運ぶ信号（すなわち、望ましい信号）と共に受信機に到来する。不要な信号の周波数が情報を運ぶ信号の搬送周波数に近い場合、フロントエンド受信機のフィルタは一般に、不要な妨害信号を取り除くことはできない。次に、これらの不要な信号は、互いにまた情報を運ぶ信号と混合し、相互変調歪み（ＩＭＤ）を発生する。このため、相互変調（ＩＭ）による生成物を最小にすることは、一般に重要な目標になる。
【０００７】
ミキサにおける周波数変換は一般に、２つの異なる仕組みを通して達成されると見なされている。１つの仕組みは、概して、非線形特性すなわち二乗特性、一般にダイオードＶ−Ｉ伝達特性又はトランジスタ相互コンダクタンス特性を有すると考えられている。他の仕組みは一般的に、線形特性すなわち局部発振器（ＬＯ）によって励起されたスイッチなどの経時変化するコンダクタンスを持つとみなされている。
【０００８】
ＦＥＴは一般に、線形特性を示す。特に、ＦＥＴが二乗特性に従い（すなわち、Ｉ∝Ｖ2）、このため、一次導関数、その相互コンダクタンス、は一定であると予想されるという事実に基づいて、ＦＥＴは一般に線形であると考えられている。このことは一般に、比較的広い振幅範囲にわたって有効である。ＦＥＴミキサは一般に、比較的低い局部発振器の電力レベルも要求し、無線及び中間周波数の信号に対して局部発振器の信号の分離を行う。ＦＥＴによる二重平衡ミキサの全体的な性能特性によって、利用可能なミキサの種類の中でそれが一般的にされた。その特質の中で、局部発振器の搬送波振幅変調のポート間の分離及び拒絶が改良される。
【０００９】
しかしながら、ＦＥＴミキサのインターセプト点（intercept point）は、最高の条件を提供する純粋に抵抗終端を有して、負荷インピーダンスの変動を受ける。フィルタで終端するミキサは、負荷インピーダンスの変動を減少させる別の可能な方法であるが、そのようなフィルタはその３ｄＢの通過帯域の中でのみ純粋に抵抗性のように見え、遷移帯域以上では、このフィルタのインピーダンスは比較的急速に上昇して、これによりミキサのインターセプト点は劣化する。別の方式は、出力同調回路から５０オームの帯域通過フィルタまでを容量結合を用いて、ＦＥＴの出力を高域フィルタとして構成することである。その通過帯域の外側では、このインピーダンスインバータはより短絡回路のような動作をし、ＩＭＤ生成物を妥当なレベルに維持する。これに対する別の方法は、よく知られているダイプレクサであり、これはより多くの部品を必要とし、より多くの挿入損失がある。
【００１０】
能動的なＦＥＴミキサは、インターセプト点を犠牲にして利得を得る。差はほぼ２０ｄＢとすることができる。他方においては、ソース−ドレインチャネルをオン及びオフに切り換えることによって、どのようなＦＥＴも受動素子として使用できる。このインピーダンス変調はダイオードミキサにいくらか似ているが、ゲート電極がソース及びドレインの両方から分離される。それにもかかわらず、ゲートにおけるインピーダンスの変化は付加的なダイオードミキサよりも著しく小さいが、ゲートとソースとの間には十分な相互作用があるため、それは付加的なミキサの範疇に入る。これらの種類のミキサを実現することは、通常やりがいがある。さらに、高い性能の受動形ＦＥＴミキサを作るには、偶数次数のＩＭＤ生成物を抑制するために十分に適合する必要がある一対の又は４つのミキサのセルが必要である。
【００１１】
二重ゲートのＭＯＳＦＥＴ／ＧａＡｓＦＥＴの素子は、２次ＩＭＤ生成物をかなり抑制する。この点において、ＧａＡｓのＭＥＳＦＥＴトランジスタは、広帯域の性能、高いダイナミックレンジ、及びＬＯ電力のレベルが小さくて歪みが小さいことを必要とする用途に対しては普及している。一般に、ミキサの直線性に対するフィギュア・オブ・メリット（figure-of-merit）測定において通常使用される１−ｄＢの圧縮点は、ＧａＡｓのＭＥＳＦＥＴミキサに対するＬＯ駆動レベル（３から６ｄＢ）より数ｄＢ高い。相対的に、ショットキーダイオードによるミキサは、ＬＯ駆動レベル（３から６ｄＢ）より数ｄＢ低い。このため、ミキサの性能を向上させることは、一般に、直線性が高く歪みが低いミキサでは、ＭＥＳＦＥＴトランジスタがショットキーダイオードに取って代わる場合に達成される。
【００１２】
例えば、Stephen A. Massによる「A GaAs MESFET Mixer With Very Low Intermodulation」、IEEE Transactions on Microwave Theory Techniques、MTT-S Digest、１９８７年、ページ８９５〜８９８、という題名の文献では、ある種の高周波用の抵抗ミキサ（resistive mixer）が説明されている。このミキサは平衡が取れた抵抗形であり、ミクシング素子としてＧａＡｓのＭＥＳＦＥＴのバイアスが加えられないチャネルを使用し、Ｘ帯域の周波数で動作する。
【００１３】
Ed Oxnerによる「High Dynamic Range Mixing With the Si8901」、１９８８年３月、Issue Of Ham Radio（及び同様に、Siliconix Application Note AN85-2の中）という題名の別の文献は、４つのＭＯＳＦＥＴを用いてブリッジ構造で組み立てられた二重平衡コミュテーション形（double balanced commutation-type）のＭＯＳＦＥＴミキサを示している。このミキサは、ＨＦ及び低いＶＨＦ領域での動作に限定される。このミキサには、入力信号を基準にして相互変調歪み（ＩＭＤ）の生成を７７ｄＢまで減衰させることを実現するために、＋１５ボルトを超える大きなゲート電圧を必要とするという不都合がある。さらに、負電源もＭＯＳＦＥＴの基板では必要であり、このため双極性の電源装置を必要とする。
【００１４】
S. Weinerらの「2 to 8 GHz Double Balanced MESFET Mixer with +30 dBm Input Third Order Intercept」、IEEE MTT-S Digest、１９８８年、ページ１０９７〜１０９９、という題名の文献も参照する。この論文は、＋２３ｄＢｍのＬＯ駆動レベルのバイアスが加えられないモードで動作する二重平衡形ＭＯＳＦＥＴミキサを説明している。Weinerのミキサは一般に、３０ｄＢｍの３次の入力インターセプト（ＩＩＰ3）を有する。さらに、Pavio, A. M.らの「Double Balanced Mixers Using Active and Passive Techniques」、IEEE Transactions on Microwave Theory Techniques、MTT-36、１９８８年、ページ１９４８〜１９５６、を参照する。
【００１５】
その上、比較的高い周波数の高速技術の中で使用するために設計された従来技術の平衡受動反射形のＦＥＴミキサは一般に、図１Ａ及び図１Ｂに示すように、直結されたゲートを備えている。図１Ａに示すように、従来技術の準二重平衡受動反射形ミキサ（quasi-double balanced passive reflection mixer）は、局部マッチング回路１９と直列のスイッチング回路１５、局部発振器入力回路２３、ＲＦ−ＩＦ結合回路２５、ダイプレクサ回路２９、及びバイアス回路３５備えている。このミキサ回路は、ＲＦポート４１及び４７も備える。スイッチング回路１５は、印加されるＬＯ信号に応答して変化するような経時変化するインピーダンスを作ることによってＬＯ／ＲＦ又はＬＯ／ＩＦ信号のミキサとして動作する。
【００１６】
スイッチング回路１５は、図示のように自身のゲート及びソースを電気的に接続した第１（Ｑ１）及び第２（Ｑ２）のＦＥＴトランジスタを含む。このスイッチング回路１５は、マッチング回路１９を経由して局部発振器回路２３からＬＯ信号を受信するための入力ポートを有する３ポート装置である。ＬＯ信号は、ＲＦ−ＩＦ（結合器／変換器）回路２５及びダイプレクサ回路２９を経由してこのスイッチ回路並びにＲＦポート及びＩＦポート４１，４７を動作させるように機能する。より詳細には、スイッチング回路１５は、ＬＯ信号に応答して変化する経時変化インピーダンスを作ることによって、ＬＯ／ＲＦ又はＬＯ／ＩＦ信号用のミキサとして機能する。ダイプレクサ回路は、アップ周波数変換（up-frequency conversion）又はダウン周波数変換（down-frequency conversion）のいずれかの間にＲＦ信号からＩＦ信号をフィルタ処理及び分離する働きをする。特に、アップ周波数変換では、ＩＦ信号がポート４７に印加され、ＲＦ信号がポート４１で抽出される。ダウン周波数変換では、ＲＦ信号がポート４１に印加され、ＩＦ信号がポート４７から取り出される。ＲＦ−ＩＦ回路２５は、ＬＯ信号がＲＦポート及びＩＦポートに生じないようにする働きをする。ＦＥＴスイッチ１５は、ブロック２３からの局部発振器信号を、ダイプレクサ回路２９及びＲＦ−ＩＦ結合回路２５を経由してＦＥＴスイッチに結合された無線周波数信号と混合する働きをする。
【００１７】
図１Ｂは、ＬＯ信号用にコモンモードにした場合の、図１Ａに示した種類のミキサの簡略化した回路図である。図１Ｂから、ドレイン電圧はＶD(off)（ＶD(off)−ＶD、オフ状態において）とＶD(on)（ＶD−ＩDＲD、オン状態において）との間に遷移があるように示されている。ここで、ＶDは電源である。抵抗ＲDは、トランジスタを通過するＤＣ電流を制限するため、ＬＯ信号に対する負荷としての働きをする。この構成では、より高いドレイン電圧が所要の直線性を得るために必要とされる。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
図１Ａ及び図１Ｂに示した種類のミキサの効率は一般に、高周波装置による結合損失及び不安定性のために低下される。さらに、回路のトポロジーが局部発振器２３からの信号を増幅するため、特別な終端器が良好な性能を実現するために必要とされることが多い。回路は一般により高い動作ＤＣ電圧も必要とし、より大きな電流を消費する。その上、局部発振器２３の分離は、回路の非対称性（例えば、ソースが接地され、一般にＲＦ−ＩＦ回路２５を形成する変換器は、その中心タップにおいて負荷に接続される）のために不完全になることが多い。
【００１９】
その結果、低周波の安定性及び局部発振器のより良い分離だけでなく混合セルに対する高周波の駆動レベルの転送を改良し、非直線性及び相互変調歪みのレベルを低減させるミキサが有用になる。
【課題を解決するための手段】
【００２０】
本発明の一態様は、第１の入力信号を局部発振器から受信する第１の入力ポートと、この第１の入力信号を第２の入力信号と結合して出力信号を発生するための混合セルとを備えるミキサである。このミキサは、混合セルと第１の入力ポートとの間に接続され、第１の入力信号を成形するための第１の回路も備えることが好ましい。
【００２１】
本発明のこの態様によれば、第１の入力信号は１つ以上のパルスを有し、第１の回路は１つ以上のパルスの少なくとも１つの立上り及び立下り時間を減少させることが好ましい。
【００２２】
さらに、本発明のこの態様によれば、第２の入力信号は所定の周波数であり、ミキサによって作られた出力信号はこの所定の周波数よりも低い周波数であることが好ましい。しかしながら、この第２の入力信号は所定の周波数であるのに対して、出力信号の周波数はこの所定の周波数よりも大きい。
【００２３】
さらに、本発明のこの態様によれば、混合セルは、それぞれがゲート、ドレイン及びソース端子を有する第１及び第２のトランジスタを備え、第１の回路はこれらの第１及び第２のトランジスタのゲートの間に接続されることが好ましい。トランジスタは電界効果トランジスタから成ることがより好ましい。
【００２４】
第１の回路は、第１及び第２のトランジスタのゲートに関連したキャパシタンスを共振させる二重同調ネットワーク（dual-tuned network）から構成することがさらに望ましい。さらになお、この二重同調ネットワークは一対の並列なＬ−Ｃ同調ネットワークから構成し、各並列なＬ−Ｃネットワークは１つのトランジスタのゲートに接続される。その上、第２の入力信号は変圧器を介して混合セルに結合される。この変圧器は０／１８０度形の変圧器から構成されることが最も好ましい。
【００２５】
別の実施態様では、第１の回路は、トランジスタの各ゲート間に直列に接続された一対の並列なＲ−Ｃネットワークも備える。この点に関して、局部発振器は、一対の並列なＲ−Ｃネットワークの間の点において接続されることが好ましい。
【００２６】
別の態様では、本発明はミキサを備えることが望ましい。このミキサは、局部発振器から第１の入力信号を受信するための第１の入力ポートと、無線周波数のソース又はシンクと接続するための第２のポートと、中間周波数のソース又はシンクと接続するための第３のポートとを備えることが好ましい。このミキサは、局部発振器が第２及び第３のポートから分離されるように、結合素子を介して第１の入力ポートに接続されたスイッチング回路も備えることが好ましい。
【００２７】
本発明のこの態様によれば、結合素子は変圧器を備える。この変圧器が変圧器バラン（transformer balun）を含むことが最も好ましい。
【００２８】
さらに、本発明のこの態様によれば、スイッチング回路は、それぞれがゲート、ドレイン及びソース端子を有する一対の電界効果トランジスタを備え、各ゲート端子が変圧器に接続されることが好ましい。それに加えて、各ゲート端子は、パルス成形回路を介して変圧器に接続される。このパルス成形回路は一対の並列なＲ−Ｃネットワークを備え、各Ｒ−Ｃネットワークは各トランジスタのゲートに接続されることが好ましい。
【００２９】
さらになおも、本発明のこの態様によれば、スイッチング回路は、それぞれがゲート、ドレイン及びソース端子を有する一対の電界効果トランジスタを備え、各ゲート端子が結合素子に接続される。その点において、この結合素子は０／１８０度形の分相器を含むことができる。
【００３０】
さらに、本発明のこの態様によれば、各ゲート端子は、パルス成形回路を通して結合素子に接続される。このパルス成形回路も一対の並列なＬ−Ｃ回路ネットワークを備え、各Ｌ−Ｃネットワークは各トランジスタのゲートに接続される。その上、この一対の並列なＬ−Ｃ回路ネットワークはスイッチングネットワークのゲートコンダクタンスと同調を取るように動作することが好ましい。
【００３１】
別の態様では、本発明は情報通信装置を備える。この装置は好ましいことに、ネットワークを介して伝達された情報を送信又は受信するための手段を含み、前記送信又は受信するための手段はミキサを含む。このミキサは、位相が約１８０度異なる第１の出力及び第２の出力を有する第１の変圧器と、この第１及び第２の出力に接続されたパルス成形ネットワークと、ゲート端子がそれぞれパルス成形回路に接続された少なくとも２つのＦＥＴを含む、このパルス成形ネットワークに接続された混合セルと、を備える。
【００３２】
本発明のこの態様によれば、ＦＥＴのゲート端子は、第１の変圧器を通って送られる信号によって正弦波状に駆動される。
【００３３】
さらに、本発明のこの態様によれば、この装置はさらに、第１、第２、第３及び第４のポートを有する第２の変圧器を備え、第１のポートは位相が第２のポートとは約１８０度異なるＲＦ出力信号を供給し、第３のポートは第２及び第４のポートの位相にほぼ一致するＩＦ出力を与える。
【００３４】
さらになお、この装置は、無線周波数の送信機及び無線周波数の受信機から成るグループから選択された電子装置であることが好ましい。この装置は、携帯電話、携帯情報端末、モデム、ラップトップ、ディスクトップコンピュータ、衛星電話、及び地上通信電話から成るグループから選択された電子装置とすることもできる。
【００３５】
前述したことに加えて、本発明の別の態様は、比較的小さい歪み、高いダイナミックレンジの反射モードのコミュテーション用ＦＥＴによる二重平衡ミキサである。この二重平衡ミキサは望ましいことに、局部発振器（ＬＯ）の駆動信号を相当大きくすることを要求することなく、小さい雑音指数及び高いダイナミックレンジを提供する。本発明の態様では、ポート間の分離が振幅及び位相相殺技術を用いて減少される。このポート間の分離は一般に、こうしたミキサの設計に固有のものであり、ＬＯ及びＲＦ又はＬＯ及びＩＦポートのいずれかのＲＦポートとＩＦポートとの間の信号の漏洩によって引き起こされると考えられている。このことは結果として一般に、回路の複雑性と、別のまた一般的に複雑なダイプレクサ又は送受切換え器のフィルタ処理についての要求とを減少させる。本発明の各種の態様に基づいて実現されたミキサは、変圧器の対称性が維持及び制御される場合は、周波数帯域の全体にわたり＋４０ｄＢｍを超える３次の入力インターセプト点（third order input intercept point）（ＩＩＰ3）を実現することができる。
【００３６】
別の態様では、本発明は、新規な構成を使用すると共に非直線性及び相互変調歪みの減少したレベルで動作する平衡受動反射形ＦＥＴミキサである。このミキサは、ＦＥＴのドレインにＤＣバイアスをまたＦＥＴのゲートに高いレベルの信号を加えて反射コミュテーションモードで動作する、改良された高いダイナミックレンジで歪みが小さいＦＥＴ又はＭＥＳＦＥＴベースの二重平衡形ミキサである。このミキサはまた望ましいことに、一般に＋１７ｄＢｍの小さいＬＯ信号の駆動レベルで小さい歪み及び高い直線性を提供するが、駆動レベルをより小さく又はより高くすることができ、また駆動レベルに限定されることはない。このミキサはまた、フィルタ処理を必要とすることなく、ＲＦ周波数及びＩＦ周波数の重なりを有し、またＬＯ及びＲＦ周波数又はＬＯ及びＩＦ周波数のいずれかを有する広い周波数帯域を処理するアップ及びダウン変換の両方に役に立つ。このミキサは好ましいことに、Ｌ帯域以下の周波数の集中素子の変圧器（lumped element transformer）及びＬ帯域を超える周波数の分散素子（マイクロストリップ／ストリップライン／吊されたストリップライン）の変圧器で作られる。このミキサは望ましいことに、高い信号レベルの入力を歪みを最小にして処理することもできる。
【００３７】
別の態様では、本発明は、効率及び３つの不平衡ポートの任意の２つ間の固有の分離において改良された、比較的小さい歪み及び高いダイナミックレンジの反射モードのコミュテーション用ＦＥＴによる二重平衡ミキサを有する。ミキサのＲＦポート及びＩＦポートの周波数は、重ね合わされている。さらに、ＬＯ及びＲＦポート又はＬＯ及びＩＦポートのどちらかも、重なり合った周波数を持つことができる。非絶縁ポートにおけるＬＯの分離は、ローパス、ハイパス、帯域通過又は帯域阻止用のフィルタを用いることによって実現される。このミキサは好ましいことに、２つの５０オームのポート（シグマポート及びデルタポート）及びシグマポートと同相でデルタポートとは１８０度位相がずれた２つのより高いインピーダンスのポートを有する、４ポート形で０／１８０度の分相変圧器として使用される変圧器によって固有の分離を実現する。ＩＦ及びＲＦ出力ポートは、シグマポート又はデータポートのいずれかから作られる。ＬＯ信号が、一方のＦＥＴ又はＦＥＴのネットワークが動作状態（オン）で、他方のＦＥＴ又はＦＥＴのネットワークが非動作状態（オフ）となるように、相補位相（０／１８０度の分相）となるように変圧器を通ってＦＥＴのゲートに送られる。望ましい分離に基づいて、フィルタを合計ポート又はシグマポートのいずれか又は両方で使用することができる。
【００３８】
別の態様では、勾配成形回路の一部として設けられた並列なＬＣ同調回路ネットワークは、所定の周期においてＬＯ駆動信号のエネルギー転送速度を改良するため、ＦＥＴのオン抵抗により混合セルの中で発生した非直線性を減少させる。
【００３９】
別の態様では、外部の並列なＬＣネットワークと併せて直列の同調されたネットワークは（リード線のインダクタンス及びゲート−ソース間のキャパシタンスに依存する動的な駆動によって形成された、ゲート及びソースにわたって示されるＦＥＴ構造体の一部として、）、ＬＯ入力信号の立上り及び立下り時間を最小にする。
【００４０】
さらに別の態様では、並列なＬＣで同調されたネットワーク及び直列の同調されたネットワークが使用される場合、ミキサの効率が著しく向上して、このため減少されたＬＯ信号レベルを用いて１ｄＢの圧縮点を維持するように、ＬＯ入力信号が高められる。
【００４１】
別の態様では、本発明は電界効果トランジスタのミキサであり、第１のポートを備えることが好ましい。この第１のポートでは、局部発振器（ＬＯ）の入力信号は変形率４の入力変圧器によって相補モード（０／１８０度）分割され、帯域幅及びエネルギー変換（好ましくは、５０オームから２００オームへのインピーダンス変換）のレベルに依存して変化し、ＦＥＴ又はＦＥＴのネットワークが相補モードで動作するように、結合コンデンサを通して少なくとも２つのＦＥＴ又はＦＥＴのネットワークのゲートにＡＣ接続される。ＦＥＴ又はＦＥＴのネットワークのそれぞれは、自身のソースが接地され、ドレインが０／１８０度のＬＯ変圧器のより高いインピーダンスのポートに接続されることが好ましい。本発明のこの態様によれば、この回路構成はＬＯ信号を増幅し、それを長方形のパルス（好ましくは、デューティサイクルが５０％）に成形する。成形されたＬＯ信号の迅速な立上り及び立下り端部により、ＦＥＴは反射コミュテーション（reflective commutation）（切換え）モードとして、飽和（オン）ピンチオフ（オフ）に交互に切り替わるように強制される。さらに、本発明のこの態様によれば、ＦＥＴ及びＦＥＴのネットワークはゲート、ソース及びドレインを有する二重ＦＥＴとすることができ、ＦＥＴのネットワークはゲートが一緒に接続され、さらにドレインも好適に一緒に接続され、またソースが接地されるような方法で並列に接続された２つ以上のＦＥＴとすることができる。この方法で前記ネットワークを形成するためにＦＥＴを並列に接続することにより、ＦＥＴ内の固有のドレインからソースへの「オン」抵抗（ｒds-ON）が減少されて、ＦＥＴスイッチにおける非直線性の部分が少なくされる。
【００４２】
さらに、ＬＯ入力の変圧器は好ましいことに、ミキサに必要な周波数又は帯域幅に応じて、集中素子又は分散素子とすることができる。
【００４３】
さらに別の態様では、本発明に基づいて実現されたミキサは、アップ及びダウン変換の両方で使用することができる。
【００４４】
さらに別の態様では、本発明に基づいて実現されたミキサでは、追加のフィルタ処理を必要とせずに、周波数はＲＦポート及びＩＦポートにおいて、またＬＯ−ＲＦポート又はＬＯ−ＩＦポートのいずれかで重なり合うことができる。フィルタ処理は環境によっては、ＲＦポート又はＩＦポートのいずれかに対するＬＯからの漏洩を分離するために必要であるが、必ずしも両方で必要になることはない。
【発明を実施するための最良の形態】
【００４５】
例えミキサが能動素子の中で振幅−非線形動作によって動作するとしても、この能動素子は線形周波数シフタ（linear frequency shifter）として動作することが一般に望ましい（また期待される）。周波数シフトされた信号が減衰又は増幅される程度は、ミキサの重要な特性である。その点において、ミキサの線形特性は、その３次のインターセプト点（ＩＰ３）によって評価することができる。さらに、変換利得は正又は負とすることができ、通常慣例的に、負の変換利得は変換損失と呼ばれることが多い。
【００４６】
図２は、非線形のネットワーク／回路に対するシステム応答のモデルを示す。このモデルは、本発明の態様に基づいて、２つの入力部ｘ1（ｔ）及びｘ2（ｔ）を有するミキサ回路の利得圧縮とインターセプト点との間の関係を確立するために使用される。図２では、非線形のネットワーク／回路に対するシステム応答が、２つの入力、すなわちＲＦ（無線周波数）入力とＬＯ（局部発振器）入力とを用いて例示される。このモデルは非線形回路の中に存在する動的な効果は含まないが、そのような効果を含む場合は一般に、分析を一層複雑なものにするだけで、結果を感知できるほど変化させることはない。
【００４７】
システムの非線形の伝達特性は、下記のようにべき級数を用いて記述することができる。
【数１】
2006129486.tif 000003
ここで、ｘ（ｔ）は入力信号であり、ｙ（ｔ）は出力信号である。
【００４８】
式（１）は、下記のように書き換えることができる。
【数２】
2006129486.tif 000004
ここで、係数ａ10及びａ01は中間周波数（ＩＦ）の出力ｙ（ｔ）に対するＲＦ入力信号ｘ1（ｔ）及びＬＯ信号ｘ2（ｔ）の直接結合に対応し、ａ11は変換利得又は損失を表し、また係数ａijは高次の非線形動作を記述する。
【００４９】
ＩＰ3の計算をするために、２トーン試験信号を下記のように加えることができる。
ｘ1（ｔ）＝αｃｏｓω1ｔ＋βｃｏｓω2ｔ        （３）
また、ＬＯ信号が下記のように与えられる。
ｘ2（ｔ）＝γｃｏｓω3ｔ        （４）
ＩＰ３の計算を行う場合、３次の非直線性が一般に重要である。式（１）は、下記のように記述できる。
ｙ（ｔ）＝ａ1ｘ（ｔ）＋ａ3ｘ（ｔ）3        （５）
式（５）は、次のように書き換えることができる。
【数３】
2006129486.tif 000005
【００５０】
ｎ次のインターセプト点（ＩＰnは）、小信号状態から外挿されたｎ次の項が基本波の外挿されたパワーを横切る点である。このｎ次のインターセプト点は、下記の式によって与えられる。
ＩＰn＝Ｐ＋△Ｐ／（ｎ−１）        （７）
ここで、ＩＰnはｄＢｍを単位にしたときのｎ次のインターセプト点であり、ＰはｄＢｍを単位にしたときの基本周波数のパワーであり、また△Ｐは望ましい出力信号と不要なｎ次のｄＢ単位の出力生成物との間の差である。Ｐは入力されたＩＰn（ＩＩＰn）が計算される又は望まれる場合は入力パワーＰinと呼ばれ、また出力されたＩＰn（ＯＩＰｎ）が望まれる場合は、Ｐは出力パワー（Ｐo）と呼ばれる。
【００５１】
変換圧縮（Conversion compression）は、その上でＲＦ対ＩＦの出力が直線性から外れるＲＦ入力レベルである。このレベルの上では、ＲＦ入力レベルにおける付加的な増加は、結果として出力レベルにおいて等しい増加をもたらすことはない。変換損失が１ｄＢ増加する入力パワーレベルは、１−ｄＢ圧縮点（ＩＣＰ）と呼ばれる。
【００５２】
（６）及び（７）から、入力された３次のインターセプト点（ＩＩＰ3）は、次のように表すことができる。
【数４】
2006129486.tif 000006
【００５３】
前述したように、典型的なダイオード二重平衡形ミキサに関しては、１−ｄＢ圧縮点はＬＯ駆動レベルよりも６ｄＢ低い。相対的に、受動反射形ＦＥＴミキサは、ＬＯ駆動レベルよりも数ｄＢ（一般に、６ｄＢ）高い。
【００５４】
（９），（１０）及び（１１）から下記の式が得られる。
【数５】
2006129486.tif 000007
出力された３次のインターセプト点は、次の式で与えられる。
【数６】
2006129486.tif 000008
【００５５】
式（１１）〜（１４）は一般に、ＬＯパワーＩＩＰ3とミキサの１−ｄＢの圧縮点との間の一般的な関係及びＩＩＰ3と１−ｄＢの圧縮点との間の差に対して良好な近似値を提供する。これは素子（ダイオード、ＦＥＴ、バイポーラ）及び空間配列（topology）に依存するが、一般に１５〜２０ｄＢである。
【００５６】
ＬＯパワーレベル、１−ｄＢ圧縮及び３次のインターセプト点の間のトレードオフは、分離、帯域幅、及び単一トーンの相互変調レベルを向上することを試みる複数ダイオード方式においてさえも必要である。小さい歪みの混合は、ＦＥＴのバイアスが加えられないチャネルが混合素子として使用される場合は、通常は少量のＬＯパワーを用いて可能である。
【００５７】
デューティサイクルが５０％の方形波信号を急速な立上り及び立下り時間で駆動することは、通常実現することが困難であるため、ゲートのキャパシタンスが二重同調ネットワーク（直列及び並列の同調ネットワーク）によって共振され、ＦＥＴのゲートが正弦波状に駆動される。このことは一般に、混合セルへのエネルギーの転送を向上させ、同時にＦＥＴネットワークを切り換えるために使用されるＬＯレベルの勾配を増加させる。スイッチング機構に基づいてＦＥＴの中に現れる、結果として生ずる信号対歪み比（ＳＤＲ）は、次の式によって記述することができる。
【数７】
2006129486.tif 000009
【００５８】
ゲート電圧のスイングの勾配Ｓは、入力周波数ｆin、ゲート電圧信号のスイングｖg、及び入力信号の電圧ｖinに関連付けられる。（１６）から、勾配Ｓを増加することによって、ＳＤＲを改善することができる。これはゲート電圧信号の振幅を増加すること又はゲート電圧のスイングの立上り／立下り時間を減少することのいずれかによって実現できる。（１６）からはさらに、ｖinの大きさが小さくなることにより歪みが改善されることが分かる。しかしながら、トレードオフが存在する。ｖinの大きさはゲート−ソース間の抵抗を減らすことによって小さくすることができるが、変換損失がより大きくなるという代償を払う必要がある。さらに、ＦＥＴのゲート−ソース間に最適な値のＲgsを外側から接続することによって、ＦＥＴのゲート−ソース間の信号スイングの有効な大きさが減少し、これにより感知できるほど変換損失を増加させずに、ＳＤＲを改良することができる。これにより所定の周期内で最大のエネルギー転送を行うためのインピーダンスレベルの最適化が結果として図られるため、変換損失をそれと分かるほど増加させずに３次の相互変調歪みを改善することができる。
【００５９】
前述の内容を考慮すると、本発明の態様によれば、スイングネットワーク又は混合セルを含むＦＥＴのゲートは直接接続する必要がないことが認識される。一般に、このため望ましいことに、図３に示すように、ＬＯ信号の入力部と混合セルとの間にパルス成形回路を挿入することができる。図３に示すように、こうしたミキサ２１０は、混合セル又はスイッチング回路２３０に接続されたパルス成形回路２２０を備える。図示のように、ＲＦポート及びＩＦポート２３５，２３９は、シンク／ソース及びソース／シンク端末としての役目をする。これらのポート２３５，２３９は、入力／出力回路２４２を通って混合セル２３０に接続されることが好ましい。さらに、ミキサ２１０は、ＬＯ信号に接続するためのポート２４５を備える。ＬＯ信号は、入力回路ブロック２５２を通して混合セル２３０に接続される。これにより望ましいことに、スイッチングＦＥＴのゲートとＬＯポートとの間に並列同調ネットワークを挿入して、ＳＤＲを改善することができ（式（１６）の中で提供されるように）、その結果、所定の周期内で最大のエネルギー転送を行うことができ、これにより最適な低周波の安定性が提供される。このように、小さい変換損失と相互変調歪みとの間にトレードオフが存在する。しかしながら、ゲートからソースへの抵抗を、変換損失を最適にするため及びＩＭＤ（相互変調歪み）を改良するために選択することができる。例えば、本発明のこの態様は、減少されたレベルの非直線性及び相互変調歪みを用いて動作する、二重平衡受動反射形のＦＥＴミキサとして実現される。この二重平衡の構成は、ＦＥＴの電流−電圧（Ｉ−Ｖ）特性の強い２次の非直線性を打ち消すが、３次の非直線性を最小にすることはない。さらに、ゲート電圧（ＬＯ信号）の不十分なスイング及び限定された勾配は、さらに３次歪みを増加させる動的な非直線性を招来する。
【００６０】
本発明のこの態様を具体化するミキサ回路の別の実施例は、以下に詳細に説明される。こうした回路を説明する前に、図４の方を向いて本発明の別の態様を説明する。
【００６１】
特に、図４Ａは、本発明の別の態様によるミキサ２８０の概略ブロック図である。図示のように、ミキサ２８０は、入力／出力回路２９０を通ってＲＦポート及びＩＦポート２８６，２８７に接続された混合セル２８４を備える。混合セル２８４は、結合ブロック２９４及び付加的なＬＯ入力回路２９６を通ってＬＯ信号ポート２９２にも接続される。本発明のこの態様によれば、ミキサ２８０の性能は、結合回路２９４を設けて局部発振器（ＬＯ）をＲＦポート及びＩＦポート２８６，２８７からより良く分離することによって、改善することができる。図４Ｂは、本発明のこの態様による回路の配列を示す。図４Ｂのミキサ３００は、結合素子又は回路３０６、マッチング又は入力回路３０８、スイッチング回路３１２、ＲＦ−ＩＦ結合回路３１６及び好適にはＩ／Ｏ回路２９０を含むダイプレクサ３２０を備える。このミキサ３００は、それぞれポート２４５，２３５及び２３９を含む３つのポート３２４，３２６及び３２８も備える。局部発振器のソース３３２はポート３２４でミキサに接続され、一方ＲＦのシンク／ソース３３６及びＩＦのシンク／ソース３３８は、それぞれポート３２６及び３２８に接続される。また、バイアス電圧用ソース３４２は、スイッチング回路３１２に接続される。
【００６２】
図示のように、局部発振器３２４は、結合素子３０６を経由してミキサに接続される。この結合素子３０６は、例えば伝送回線用バラン（transmission line balun）などの変圧器を備えることが好ましい。この結合素子３０６は、マッチング回路３０８を通ってスイッチング回路３１２に接続される。スイッチング回路３１２は、図４Ｃに示すように、マッチング回路３０８に対して配列及び接続された一対のＦＥＴを備えることが好ましい。特に、マッチング回路３０８は、それぞれのＦＥＴ（Ｑ１及びＱ２）のゲート端子及びソース端子に跨って接続される。これらのＦＥＴは、例えばＳＯ Ｔ３４３のプラスチック容器の中に搭載されたＧａＡｓ形ＭＥＳＦＥＴのＭＭＩＣ装置を含むことができる。図４Ｂに最も良く図示されているように、局部発振器のソース３３２は、マッチング回路３０８を接地することなく、スイッチング回路３０８並びにＲＦポート及びＩＦポート３２６，３２８から分離することができる。その代わりに、マッチング回路３０８は結合素子３０６に接続され、この結合素子が次にグラウンドに接続される。この配置によりＬＯ信号の増幅が防止され、ＬＯ信号の入力部に結合素子が配置されるため、ＤＣの動作点が改善される。その点において、ミキサ３００はより小さいＤＣ電圧及び電流で動作し、その結果、真の差動演算になるため、すなわちソースは接地されず、また負荷は必要とされないために、ＬＯの分離が改善される。
【００６３】
一般に、ＬＯ信号は、スイッチング回路３１２及びポート３２６及び３２８を動作させるように機能する。ポート３２６及び３２８はそれぞれ、ダイプレクサ３２０を通ってＲＦ−ＩＦ結合回路３１６に接続される。このＲＦ−ＩＦ結合回路３１６が変圧器バランを備えて、ＬＯ信号がＲＦポート及びＩＦポート３２６，３２８に生じないようにすることが好ましい。このＲＦ−ＩＦ結合回路は、ＲＦ及びＩＦ信号をＩＦ信号のインピーダンスに変換する役目も果たす。スイッチング回路３１２は、ＬＯ信号の周波数でオン及びオフに切り替わる。これにより結果として、スイッチング素子、例えばスイッチング回路３１２を含む図４Ｃの中のＦＥＴのＱ１及びＱ２の抵抗に経時変化が生じる。ダイプレクサ回路３２０は、当業者には周知のように、アップ周波数変換及びダウン周波数変換の間にＩＦ及びＲＦ信号をフィルタ処理するように動作する。アップ周波数変換の間に、入力エネルギーがポート３２８に注入され、ＲＦ信号がポート３２６から抽出される。ダウン周波数変換の間には、入力エネルギーがポート３２６に注入されて、ＩＦ信号がポート３２８から抽出される。
【００６４】
ここで図５を参照すると、ミキサ４００の概略図が示されている。図３に関連して前に説明したように、本発明の態様は、ＬＯの入力部と混合セルとの間にパルス成形回路を備えるミキサを提供することである。図５は、本発明の態様に基づいて実現できるミキサ４００の実施例を示す。このミキサ４００は、マッチング回路又は入力回路４０４、パルス成形回路４０６、混合セル又はスイッチング回路４０８、ＲＦ−ＩＦ結合回路及びダイプレクサ４１４を備える。
【００６５】
マッチング回路４０４は、外部の局部発振器の信号源４２４に接続するための不平衡な入力ポート４２０を備える。このマッチング回路は、混合セル４０８に局部発振器の信号を伝達するための出力ポート４２６も備える。混合セル４０８は、それぞれがゲート、ソース及びドレイン端子（Ｇ，Ｓ，及びＤ）を有する一対のＦＥＴトランジスタＱ１及びＱ２を備えるように示されているが、別のＦＥＴを使用する混合セルも可能である。トランジスタＱ１，Ｑ２が直列に接続されるように、ソース端子を一緒に結合することが好ましい。このように接続するので、ＦＥＴ Ｑ１のドレイン端子に流入する電流は、第２のＦＥＴ Ｑ２のドレイン端子から流出し、ＦＥＴ Ｑ２のドレイン端子から流入する電流は、ＦＥＴ Ｑ１のドレイン端子から流出する。ゲート端子は直接一緒に結合されていないが、その代わりパルス成形回路４０６を含む一対の並列のＲ−Ｃ回路（ＲS1−ＣS1及びＲS2−ＣS2）を経由して接続される。次に、局部発振器信号が、図示のようにそれぞれのＲ−Ｃ回路を通して、ＦＥＴ Ｑ１，Ｑ２のゲート端子に接続される。これらのＦＥＴ Ｑ１，Ｑ２は両方とも、印加される局部発振器信号に応答して、同時にオン又はオフのいずれかに駆動される。
【００６６】
図示のように、各ＦＥＴのゲートは、Ｒ／Ｃの並列回路（Ｑ１のＲS1，ＣS1；Ｑ２のＲS2，ＣS2）を介して駆動される。ＲSx（ＲS1及びＲS2）は、ゲート回路にダンピング（性質係数を下げること）機能を設け、またゲートへの連続的なパワー転送を制限して、ＦＥＴのゲートを破壊することなくより高いＬＯのパワーレベルを入力できるようにすることが好ましい。ＣSx（ＣS1及びＣS2）は、ＬＯ信号の立上り及び立下り端部に対してＲSx（ＲS1及びＲS2）の制限するような効果を抑制することが好ましい。このため、ＣSx（ＣS1及びＣS2）はＱx（Ｑ1及びＱ2）をより急速に切り替わるように駆動するため、好ましいことに混合効率を高め、また相互変調（ＩＭ）性能を改善する。
【００６７】
結合ネットワーク４１２は、端子４１２1及び４１２2でパルス成形回路４０６と整合する第１のポートと、第３の端子４１２3でダイプレクサ回路４１４と整合する第２のポートとを備えている。この結合ネットワーク４１２は、伝送回線用バランを備えており、このバランは、入力進行波の電圧を第１のポートにおいて端子４１２1，４１２2の間で等しく分割するために接続された第１及び第２の伝送回線素子を含み、これらの第１及び第２の伝送回線素子によって発生された進行波の電流を合計して、第３の端子４１２3において流出進行波を発生する。第３の端子４１２3は、ダイプレクサ回路の第１の端子に接続され、一方結合ネットワーク４１２の第４の端子４１２4は、ダイプレクサ回路の第４の端子に接続される。
【００６８】
ミキサ回路４００は、外部のバイアスソースに接続されたバイアス回路４７０も備えることができる。このバイアス回路４７０は、直流のバイアスを第１及び第２のＦＥＴトランジスタのドレインに与えるため、直流回路の経路は、バイアスのソース、結合ネットワーク、ＦＥＴトランジスタのドレイン端子、及びＦＥＴトランジスタのソース端子の間で定義される。第１及び第２のＦＥＴトランジスタはそれぞれ、プラスチック容器（ＳＯ Ｔ３４３）の中に搭載されたＧａＡｓ形ＭＥＳＦＥＴのＭＭＩＣ装置を含むことができる。さらに、局部発振器の入力回路４０４は好ましいことに、インダクタとコンデンサとの並列の組合せを含む。ミキサ４００の構成要素及び集中回路素子は、１００ｋＨｚから１０００ＭＨｚ（１ＧＨｚ）までの周波数の範囲で動作するように選択される。
【００６９】
ここで図６を参照すると、図５の回路の変形例が示されている。ミキサ５００は、付加的な素子として、マッチング回路５１２と局部発振器４２４との間に接続された変圧器５１０を備える。マッチング回路５１２は、４つの端子を有する４ポート装置を備える。さらに、図５ではＦＥＴ Ｑ１，Ｑ２のソース端子は接地されているが、それらの端子はマッチング回路５１２の端子に接続される。図６は、直線性、ＬＯの分離、及び効率が改善された単一平衡形のミキサ５００を示す。この回路は、動作点がＤＣバイアス電圧だけでなくＬＯ信号の振幅に基づいて決定されるという、本発明の別の態様を示す。図６に示すように、変圧器（バラン）５１０は、ＬＯ信号が接地されていることに対して、両方のトランジスタの共通したソースの分離を行い、改良されたマッチングに対するインピーダンス変換に対応する。この変圧器５１０（バラン：平衡−不平衡変圧器）は、磁気コアが付いた又は付かない巻線変圧器、多層のプレーナー変圧器又は同軸ケーブルベースの変圧器を含むことができる。さらに、この配列により、ＬＯの反射減衰量に対して付加的なインピーダンス変換が提供される。図６によれば、結合器／変換器のブロック４１２は、単純な磁気コアが付いた又は付かない巻線バラン変圧器、巻線インピーダンス変圧器又は同軸の伝送回線変圧器とすることができる。回路を動作させるために、追加のＬＯ負荷は必要ではない。本発明のこの態様によれば、変圧器（バラン）がミキサの不平衡のＬＯ入力部と平衡入力部との間（ＦＥＴのゲートとソースとの間）に組み込まれて、これにより好ましいことに、差動モードの動作のためにＬＯの分離が改善される。さらに、動作点を最適にすることによって、またＬＯの増幅を無くすることはできないにしても小さくすることによって、ＤＣの効率を向上させることもできる。
【００７０】
さらに、相対的なインピーダンスが異なるために、ＲＦ信号は、ＦＥＴが非導通（オフ状態）の場合は位相シフトすることなくそれぞれのＦＥＴトランジスタ（Ｑ１及びＱ２）によって反射され、またＦＥＴが導通（オン状態）の場合は１８０度位相シフトされて、それぞれのＦＥＴトランジスタ（Ｑ１及びＱ２）によって反射される。ダイプレクサ回路は、中間周波数の信号を励磁進行波信号（excitant traveling wave signal）から分離する。第１及び第２のＦＥＴトランジスタＱx（Ｑ1及びＱ2）に入力されるＲＦ信号は、局部発振器信号の各半サイクルの間にＲＦ信号のコミュテーションが対称的であるように、導通状態がオン及びオフの間にＦＥＴトランジスタＱx（Ｑ1及びＱ2）から反射され、これにより反射波形の中のＲＦの反射された信号成分は現存の進行波から相殺されて、中間周波数（ＩＦ）信号が生成される。
【００７１】
図７は、図６に基づいて、ＬＯ信号をコモンモードで動作するミキサ回路の簡略化した回路図を例示する。この方式では、グラウンドＶLO／２に対して半分のＬＯ電圧を与え、これにより電圧のスイングがオフ状態のＶD−ＶLO／２と、オン状態の［ＶD(on)＋ＶLO／２］との間に入るようにすることによって、従来技術の欠点が克服される。このように、例えば図１Ｂの従来技術の回路と比較する場合、同じ直線性を実現するためには、より小さいＶDを使用することが好ましい。
【００７２】
図８は、図６の方式を、二重及び三重の平衡受動形ＦＥＴミキサに対して直線性、分離及び効率を改善している三重平衡ミキサ７００にまで拡張した、本発明のさらに別の態様を例示している。前述の説明から理解されるように、図８の結合素子は、Ｔ１及びＴ２として図示された変圧器を備えている。パルス成形ネットワークは、結合変圧器と混合セルとに接続される一対のＲ−Ｃネットワークを備えている。混合セルは、変圧器Ｔ３によって形成されるＲＦ−ＩＦ結合回路に接続される、４個のＦＥＴ配列を含む。ダイプレクサは、容量性素子Ｃ２及びＣ３並びに変圧器Ｔ４及びＴ５によって形成される。図示のように、ドレイン供給電圧は、ＲＦ−ＩＦ結合回路を経由してＦＥＴに接続される。
【００７３】
ここで図９を参照すると、本発明の態様による二重平衡ミキサ８１０のブロック図が示されている。このミキサ８１０は、図２及び図３に関連して前述したミキサのさらに別の実施例である。図示のように、このミキサは、結合ネットワーク８１４、パルス／勾配成形ネットワーク又は回路８１８、混合セル又はスイッチング回路８２２（又は８３２）及びハイブリッド変圧器８３６を含む。ハイブリッド変圧器８３６は、４つのポート８３６17，８３６18，８３６19及び８３６20を含むことが好ましい。このミキサ８１０は任意に、第１及び第２のフィルタネットワーク８４０，８４２を含むことができ、また好適にもドレインバイアス電圧ネットワーク８５２を含む。このドレインバイアス電圧ネットワーク８５２は、図示のように、ドレインバイアス電圧をＤＣ電源８５４からハイブリッド変圧器８３６を介して混合セル８２２／８３２に供給する。
【００７４】
図９に示すように、局部発振器（ＬＯ）の信号はソース８５８から供給されて、不平衡−平衡形変圧器８１４の入力部８１４1に加えられる。変圧器８１４は、位相が約１８０度異なる２つの出力部（８１４3，８１４4）を有する。これらの２つの出力部は、パルス成形ネットワーク８１８によって混合セル又はスイッチング回路８２２（又は、下記に説明するように８３２）に接続される。変形例では、変圧器８１４は、一対の分流抵抗と組み合わせて２つの結合コンデンサによってパルス成形ネットワーク８１８に接続される。これらの分流抵抗は、ゲート電圧をＤＣブロックする働きをする。ドレインバイアス電圧回路８５２は、スイッチング回路のドレインを供給する。このスイッチング回路は、好ましいことにスイッチングネットワーク８２２／８３２を含むＦＥＴ又はトランジスタをＬＯ信号用の増幅器に変換する。ＬＯ信号は増幅されると、比較的急速な立上り及び立下り時間を有する方形波（クリップされた正弦波）になり、スイッチング回路８２２／８３２をＲＦ入力信号に対して高速インピーダンス変化スイッチにする。
【００７５】
ＲＦポート及びＩＦポートは、４ポート式で０／１８０度の変圧器８３６において形成される。ここでは、ＲＦポート又はＩＦポートをデルタポート８３６19又は合計（又はシグマ）ポート８３６20のいずれかから形成することができる。ＲＦ信号は、出力ポートＣ ８３６17とＤ ８３６18との間に分割されまた反射されて、印加されたＬＯ信号により極性を変化させる経時変化するインピーダンスを形成する。結果として生ずるＩＦ信号は、どのポートがＲＦ入力として使用されるかに基づいて、デルタポート８３６19又はシグマポート８３６20において結合する。フィルタネットワーク８４０又は８４２、又は両方のフィルタネットワークは、ＬＯから分離されないポートに接続されて、ＬＯの漏洩を減少させ、またＬＯ対ＩＦ及びＬＯ対ＲＦの分離を向上させる。
【００７６】
ミキサのシグマポート及びデルタポートにおけるフィルタは、ローパス、ハイパス、帯域通過形又は帯域阻止形のフィルタとすることができる。４ポート式で０／１８０度のハイブリッド変圧器８３６は、典型的なGuannella形の変圧器を含むことが望ましい。この変圧器は、超高域の性能（マルチデケード（multi-decade）の帯域幅）に対応し、シグマポートとデルタポートとの間及びＣポートとＤポートとの間の固有の分離を含む。好ましいことに、Ｃポート及びＤポートは通常２００オームであり、一方シグマポート及びデルタポートは５０オームである。前記ミキサのＦＥＴのドレインからＣ及びＤポートに加えられた同相信号は、シグマポートにおいては結合し、デルタポートにおいては相殺される。これとは逆に、Ｃ及びＤポートに加えられた位相不一致の信号は、シグマポートでは相殺され、デルタポートでは加えられる。入力としてデルタポートに加えられた信号は、１８０度の位相分割の中でＣ及びＤポートにおいて３ｄＢ小さく分割される。入力として合計ポートに加えられた信号は、ゼロ度の位相分割の中でＣ及びＤポートにおいて３ｄＢ小さく分割される。
【００７７】
図１０は、本発明の別の態様による４つの独特な不平衡ポートを有する、４ポート式の０／１８０度のハイブリッド変圧器８７０のブロック図を示す。この図面は、これら４つの独特なポート間の位相関係を示す。これら４つの独特なポートは、シグマポート８３６20及びデルタポート８３６19においてＲＦポート及びＩＦポートを形成し、一方ポートＣ ８３６17及びポートＤ ８３６18はＲＦ信号の入力に対する出力部であり、また結合され変換されたＩＦ信号の出力に対する入力部である。
【００７８】
図１１は、本発明の別の態様による４ポートネットワーク式の０／１８０度のハイブリッド変圧器８７２の配線図を例示する。シグマポートにおける入力は、前述した位相関係により、デルタポートにおいて相殺され、その逆も同様であるため、これら２つのポート間の分離が提供される。図１０（８７０）及び図１１（８７２）の回路は、集中及び分散した素子又は構成要素を用いて実現することができる。その点において、図１０及び図１１では、各ブロックＷ１〜Ｗ４は変圧器の巻線を例示する。これらの図面は、変圧器の回路を含む巻線間の配線も示す。
【００７９】
図１２は、トライファイラ巻線式変圧器（trifilar wire transformer）８７５を用いて、図１０及び図１１に示した機能を実現する別の方法を示す。変圧器８７５は離散的な媒体に限定されず、また集中素子を実現できる。トライファイラ巻線式変圧器８７５は、ＶＨＦの範囲又はそれ以下の周波数で使用するのに実際的である。ＦＥＴのスイッチングネットワークのドレインに接続する接点を形成するＣポート及びＤポート８３６17及び８３６18は、変圧器のより高いインピーダンスの側であり、デルタポート及びシグマポート８３６19及び８３６20は位相及び増幅の関係によって分離される。
【００８０】
スイッチングネットワーク８２２／８３２は、ソース、ゲート及びドレイン端子を有する２つ以上のＦＥＴから構成される。図１３は、２つの独立したＦＥＴを含み、１つの可能な構成から成るネットワーク８２２を示す。このネットワーク８２２は、各ゲート８８１，８８２及び各ドレイン８８３，８８４の端子にアクセスするような方法で接続される。図示のように、ソース（Ｓ１，Ｓ２）はグラウンドに接続されて、１つの共通端子に作られる。
【００８１】
図１４は同様の接続を示すが、この場合は４つのＦＥＴを使用して、全体的にネットワーク８２２と同様の働きをするネットワーク８３２を形成する。この場合、２つ以上のＦＥＴが並列に接続されるため、各部分はＦＥＴの真の並列接続を成形するために、共通のゲート、共通のドレイン及び共通のソースを含む。これにより、ＦＥＴが一般にほぼＩDSSのオン状態で動作しているときに、ソースからドレインへのチャネルの抵抗（ＲDS）を比較的小さくすることができる。
【００８２】
ＬＯ変圧器８１４の実施例が、図１５に示されている。この変圧器は０／１８０度の位相スプリッタとして動作して、前述したように、ＦＥＴのゲート（図１３及び図１４に示す）を交互にオン及びオフ動作をするように制御する。さらに、５０オームから２００オームの変圧器が使用される場合、インピーダンス変換を行うことによって２次電圧をより高くすることができる。これにより一般に、電圧の振幅をピンチオフ（ＶGSがオフ）及びＩDSS（飽和電流）に達するほど十分に高くすることができる。ドレインで電流が制限されたＤＣ電圧でバイアスされる場合、混合セルはＬＯ信号に対して増幅器及びリミッタとして動作して、結果としてデューティサイクルが５０％の長方形のパルス信号が生じる。その点において、ＬＯ信号はインピーダンス変換によってより高い電圧レベルに変換され、次に混合セル（例えば、二重ＦＥＴネットワーク）によって増幅され、またさらに制限される。混合セルの増幅及び信号制限機能は一般に、ＬＯ信号の立上り及び立下り時間を減少させ、このことはゼロ交差領域を減少させるため、スイッチング速度が改善される。ＬＯ信号のゼロ交差近くの領域を減少させることは、ショットキーダイオードによるミキサと比較する場合、直線性が高いという性能を実現する上で、ＦＥＴによるミキサが備えている利点である。
【００８３】
図１６は、考えられる勾配成形ネットワーク８１８を例示する。図示のように、ネットワーク８１８は一対の並列なＬ−Ｃ回路素子を備えており、これらの回路素子はＬＯ変圧器と混合セルのゲート端子との間に直列に挿入されている。ネットワーク８１８は、効率を高めるため及び混合セル（ＦＥＴネットワーク）によってもたらされた非直線性の部分を減少させるために、直列に同調されたネットワークと共に（ゲートが担うインダクタンス及びゲート−ソース間のキャパシタンスに依存する動的な駆動によって形成された、ゲート及びソースにわたって示されたＦＥＴの構造の一部として）、ＬＯ信号の勾配を高める。ここで図１７を参照すると、本発明の態様によるミキサ９００の実施例が示されている。このミキサ９００は、コミュテーション（スイッチング）反射形ミキサとして動作する。ミキサ９００においては、二重平衡ミクシング機能を実現するための種々のブロック間の接続、及び４ポート式０／１８０度のハイブリッドのデルタポートにおけるＲＦの入力及び合計ポートにおけるＩＦの出力は、前述した回路を用いて実現される。ＲＦポート及びＩＦポートは、信号の流れを変化させずに交換することができる。この実施形態では、ＲＦ−ＩＦポートは分離され、またどこにＲＦ及びＩＦポートが接続されるかに応じて、ＬＯ−ＲＦ又はＬＯ−ＩＦのいずれかが分離される。このため、周波数はＲＦポート及びＩＦポートの中で、またＬＯ−ＲＦ及びＬＯ−ＩＦポートのいずれかに重なることができる。ＲＦポート及びＩＦポートは、ＬＯ−ＲＦ又はＬＯ−ＩＦのいずれかの周波数が重なり、フィルタ処理することが困難である場合は、柔軟性のために交換することもできる。入力信号の電圧反射は、ＦＥＴがオープンモードの場合は同相であり、スイッチがショートモードの場合は不一致の位相を後方に反射する。２つの反射された信号は混合生成物を形成して、入力信号がデルタポートにおいて送られる場合は、シグマポート８３６20では結合し、デルタポート８３６19では相殺され、逆の場合も同様である。図示のように、ミキサ１００は、オプションのフィルタ８４２を備えることもできる。
【００８４】
例えば、二重ＦＥＴ形ミキサを使用する場合、Ｑ１及びＱ２は、Ｑ１及びＱ２がオフの場合、ＲＦ信号源４３０からのＲＦ信号をＦＥＴのドレインに接続する伝送回線の部品のインピーダンスよりも高いインピーダンスを示す。また、Ｑ１及びＱ２がオンの場合は、Ｑ１及びＱ２はＲＦ信号をＦＥＴのドレインに接続する伝送回線のインピーダンスよりも低いインピーダンスを与える。ＲＦ信号は好ましいことに、オフ状態の場合は、Ｑ１及びＱ２によって位相シフトされずに、Ｑ１及びＱ２のそれぞれによってほぼ完全に反射され、またその信号は、Ｑ１及びＱ２がオン状態の場合は１８０°位相シフトされて、Ｑ１及びＱ２のそれぞれによってほぼ完全に反射される。このように、局部発振器信号の各半周期の間のＲＦ信号のコミュテーションはほぼ対称的であり、反射された波形内のＲＦ反射信号の成分は流出する進行波からほぼ相殺されて、中間周波数（ＩＦ）の信号が生成される。結合ネットワークはまた好ましいことに、ほぼ５０オームからのＲＦ入力信号をほぼ２００オームに変換するため、変換効率が改善され、また反射された逆方向の伝搬の中の反射された信号をほぼ５０オームに変換する。
【００８５】
式（１６）に関連して前に説明したように、ＦＥＴミキサのＳＤＲ性能は、ゲート電圧のスイング（Ｓ）の勾配を増加することによって改善することができる。このことは、勾配を増加すること（ゲート電圧信号の振幅を増加すること）又はゲート電圧のスイングの立上り／立下り時間を減少することのいずれかによって達成することができる。同様に、歪みに関する性能は、入力電圧信号の振幅を小さくすることによって改善することができる。このことは、変換損失を増加させることになるが、ゲート−ソース間の抵抗を減少することによって達成することができる。解決策は、前述したように、また図面に関連して説明したように、最適な値の抵抗をＦＥＴのゲートとソース間に加えて、ゲートとソース間の信号スイングの有効な大きさを減らして、変換損失を認められるほど増加させずに、ＳＤＲを改善することである。この方法では、ゲートは最大エネルギー転送に対するインピーダンスに関して最適化され、これにより変換損失が控えめに増加するだけで３次のＩＭＤ性能が向上する。
【００８６】
さらに、図１７に示すように、ＲＦ及びＩＦを４ポート（１／１８０度）式ハイブリッド変圧器から交換可能に接続できる第２及び第３のポートも設けられる。これらのポートは、シグマポート及びデルタポートと考えられる。一般に、ＲＦ及びＩＦ変圧器は、シグマ、デルタ、Ｃ及びＤと呼ばれる４つの能動ポートを有し、ポートＣ及びＤにおいて等しい位相及び等しい振幅で入力される信号は、シグマポートで結合しデルタポートで相殺され、この逆の場合も同様である。ポートＣ及びＤは一般に２００オームのより高いインピーダンスのポートであり、シグマ及びデルタポートは一般に５０オームのより小さいインピーダンスのポートであり、特性インピーダンスが１００オームの伝送回線を有している。フィルタはシグマポート又はデルタポートのいずれかで又は両方のポートで同時に使用して、必要に応じて、第２及び第３のポートに対するＬＯ信号の漏洩を減衰させることができる。バイアス回路は、ＲＦ及びＩＦ側の４ポートで０／１８０度式のハイブリッドの同相端子に直流（ＤＣ）を提供し、このハイブリッドはバイファイラ又はトライファイラ巻線及び電流制限抵抗を有する２つの変圧器を含むため、ＤＣ回路の経路がバイアスのソースと、２つの変圧器の巻線と、ＦＥＴトランジスタのドレイン端子との間で定義される。バイアスデカップリング用コンデンサを、電源を通る漏洩に対して付加的なフィルタ処理を行うために加えることができる。ＬＯ，ＲＦ及びＩＦポートは、結合コンデンサを通してＡＣ接続される。
【００８７】
４ポートで０／１８０度式のハイブリッド結合器は、第１の巻線及び接続された第２の巻線を有するトライファイラ巻線を用いて作ることができる。第１の巻線は好ましくは一端が接地されて、不平衡モードで５０オームにおいてデルタポートを形成し、センタタップを有する第２の巻線が５０オームにおいてシグマポートを形成する。ポートＣ及びＤは、第２の巻線の２つの外側の端部から一般に２００オームにおいて作られる。
【００８８】
このＬＯ変圧器は、１：４のインピーダンス（５０オームから２００オーム）で、ＦＥＴを十分な飽和及びピンチオフ（ＩDSS及びＶGSがオフ）に駆動するために、増加した電圧信号の出力に対する位相分割変圧器であることが好ましい。このＬＯ変圧器は、Guannella形又はトライファイラ形で、２次タップされた１：４の位相分割変圧器とすることができる。この変圧器は、偶数モードの電流が伝送回線の中を流れることを妨げて、奇数モードの信号のみが伝搬できるような働きをする１：４のフェライトビード（ferrite bead）であることが好ましい。偶数モードのインピーダンスがソースのインピーダンスに匹敵するようになり、約１００ｋＨｚの小さいカットオフ周波数の原因である場合は、この機構は機能を停止することが望ましい。
【００８９】
ＦＥＴ又はＦＥＴのネットワークは、一方のトランジスタが導通（オン）し、この時他方が非導通（オフ）するような方法で、ＬＯ変圧器によって相補モードで駆動されて、完全なショートモード又は完全なオープンモードにおいて入力信号に対して完全反射を行うことが好ましい。反射された入力信号は、前述した条件に基づいて、合計、シグマ又はデルタポートのいずれかにおいて相殺される。これにより、３つのポートの組合せの中の２つで簡単な位相及び振幅の相殺による分離が行われるため、ミキサは本質的に二重平衡形である。ゲートに現れるＬＯ駆動信号は増幅されるため（ドレインとソース間のバイアスにより）、スイッチングＦＥＴネットワークのゲートに生じる電圧は、ＦＥＴをカットオフ及び飽和させるに十分大きく、このためＬＯ信号の立上り及び立下り時間（ゼロ交差）を減少させる。
【００９０】
本発明の様々な態様に基づいて実現されたミキサは、＋１７ｄＢｍの名目ＬＯ信号レベルで動作するように示してきたが、さらに高い出力レベル（１−ｄＢの圧縮点に関して）を作り、また改良された直線性（３次のインターセプト点に関して）を示している。これらのミキサは、７００から１２００ＭＨｚ及び１８００から２２００ＭＨｚのＲＦの範囲を含む様々な用途に対して設計することができる。例えば、１８００から２２００ＭＨｚのＲＦの範囲を対象にするミキサは、６０から２００ＭＨｚ（＋１７ｄＢｍにおいて）のＬＯ範囲及び１８４０から２２７５ＭＨｚのＩＦ範囲を用いて実現される。変換損失は一般に９．５ｄＢであり、通常は１０．５ｄＢ以下である。入力される３次のインターセプト点は一般に＋３８ｄＢｍよりも大きく、一方１−ｄＢの圧縮点は一般に＋２３ｄＢｍである。ＬＯ−ＲＦ分離は少なくとも４０ｄＢであり一般的には５０ｄＢである。ＬＯ−ＩＦ分離は少なくとも４０ｄＢであり一般的には５０ｄＢである。また、ＲＦ−ＩＦ分離は少なくとも１７ｄＢであり一般的には２０ｄＢである。このミキサは一般的に、単相の＋５ボルトＤＣ電源から５０ｍＡ以下の電流を得る。本発明の様々な態様に基づいて実現されるミキサは、表面実装容器の中に収納され、New Jersey州PatersonのSynergy Microwave Corporationによって製造されている。
【００９１】
本発明の態様に基づいて実現されるミキサは、情報、データ又は電話、携帯電話、ＲＦ又は、一般に、通信ネットワークを介する信号を通信するために使用される多数の装置の中で使用することができる。例えば、そのような装置は、受信機、携帯電話、携帯情報端末、モデム、ラップトップ、ディスクトップコンピュータ、衛星及び地上電話を含むが、これらに限定されることはない。さらに、このミキサは、携帯電話及び衛星の基地局で、又は一般にアップ又はダウンの周波数変換が実行される場所で使用することができる。このミキサは、有線ネットワークの中で使用することもできる。
【００９２】
本発明の様々な態様に基づいて得られた回路の配列及びＳＤＲの計算は、特定の周波数帯域に限定されることはなく、また媒体の適切な選択（集中又は分散した媒体）によってより高い周波数帯域にまで拡張することができる。さらに、歪み及び高次の非直線性を減少させることに対する本発明の方式は、ミキサに限定されずに、フィードバック及び他のパラメータに依存するが、増幅器や発振器にも有効である。
【００９３】
本願の発明を特定の実施形態を参照して説明してきたが、これらの実施形態は本発明の原理及び用途を単に例証するものであることは理解されよう。例えば、上述したミキサは、前述した集中素子及び他の部品の選択に応じて、種々のＲＦ及びＩＦの周波数並びに様々な周波数範囲にわたって動作するように実現することができる。このため、これらの例証となる実施形態に対して多数の変形例を作ることができ、また添付した特許請求の範囲によって定義された本発明の精神及び範囲から逸脱することなく、別の装置を発明することができることは理解されよう。
【図面の簡単な説明】
【００９４】
【図１Ａ】従来技術のミキサの実施形態を示す図である。
【図１Ｂ】従来技術のミキサの実施形態を示す図である。
【図２】非線形のネットワーク又は回路素子に対するシステム応答のモデルを示す図である。
【図３】本発明の一態様によるミキサを例示する概略ブロック図である。
【図４Ａ】本発明の一態様によるミキサの概略ブロック図を例示する図である。
【図４Ｂ】本発明の一態様によるミキサの回路図を例示する図である。
【図４Ｃ】図４Ｂの混合セルの配列を例示する図である。
【図５】本発明の一態様によるミキサの回路図を例示する図である。
【図６】本発明の一態様によるミキサの回路図を例示する図である。
【図７】本発明の一態様によるミキサの簡略化した回路図を例示する図である。
【図８】本発明の一態様によるミキサの回路図を例示する図である。
【図９】本発明の一態様によるミキサの回路図を例示する図である。
【図１０】本発明の一態様による０／１８０度のハイブリッド変圧器を例示するブロック図である。
【図１１】本発明の一態様による０／１８０度のハイブリッド変圧器の回路図を例示する図である。
【図１２】本発明の一態様による０／１８０度のハイブリッド変圧器の回路図を例示する図である。
【図１３】本発明の一態様によるスイッチング回路又は混合セルの回路図を例示する図である。
【図１４】本発明の一態様によるスイッチング回路又は混合セルの回路図を例示する図である。
【図１５】本発明の一態様による変圧器に対する回路図を例示する図である。
【図１６】本発明の一態様による勾配成形ネットワークを例示する図である。
【図１７】本発明の一態様によるミキサの回路図を例示する図である。
【符号の説明】
【００９５】
２５２  入力回路
２２０  パルス成形回路
２３０  混合セル又はスイッチング回路
２３５  ＲＦ（シンク／ソース）
２３９  ＩＦ（シンク／ソース）
２４２  Ｉ／Ｏ回路
２８４  混合回路又はスイッチング回路
２９０  Ｉ／Ｏ回路
２９４  結合回路
２９６  入力回路
３０６  結合素子
３０８  マッチング回路
３１２  スイッチング回路
３１６  ＲＦ−ＩＦ結合回路
３２０  ダイプレクサ
３３２  局部発振器
３３６  ＲＦ信号ソース
３３８  ＩＦ信号のシンク／負荷
４０４  マッチング回路
４１２  結合器／変換器
４２４  局部発振器
４３０  ＲＦ信号ソース
４３３  ＩＦ信号のシンク／負荷
４７０  ドレインバイアス電圧用ソース（オプション）
５１０  変圧器（バラン）
５１２  マッチング回路（差動形）
８１４  インピーダンス変圧器バラン（０／１８０度の位相スプリッタ）
８１８  勾配成形ネットワーク
８２２  混合セル（ＦＥＴ）ネットワーク回路
８３６  ４ポート、０／１８０度のハイブリッド変圧器
８４０  フィルタネットワーク
８４２  フィルタネットワーク
８５２  ドレインバイアス電圧用ネットワーク
８５４  ＤＣ電源
８５８  ＬＯ信号発生器（ソース）
【図１Ａ】
2006129486.tif 000010
【図１Ｂ】
2006129486.tif 000011
【図２】
2006129486.tif 000012
【図３】
2006129486.tif 000013
【図４Ａ】
2006129486.tif 000014
【図４Ｂ】
2006129486.tif 000015
【図４Ｃ】
2006129486.tif 000016
【図５】
2006129486.tif 000017
【図６】
2006129486.tif 000018
【図７】
2006129486.tif 000019
【図８】
2006129486.tif 000020
【図９】
2006129486.tif 000021
【図１０】
2006129486.tif 000022
【図１１】
2006129486.tif 000023
【図１２】
2006129486.tif 000024
【図１３】
2006129486.tif 000025
【図１４】
2006129486.tif 000026
【図１５】
2006129486.tif 000027
【図１６】
2006129486.tif 000028
【図１７】
2006129486.tif 000029
【外国語明細書】
2006129486.tif 000030
2006129486.tif 000031
2006129486.tif 000032
2006129486.tif 000033
2006129486.tif 000034
2006129486.tif 000035
2006129486.tif 000036
2006129486.tif 000037
2006129486.tif 000038
2006129486.tif 000039
2006129486.tif 000040
2006129486.tif 000041
2006129486.tif 000042
2006129486.tif 000043
2006129486.tif 000044
2006129486.tif 000045
2006129486.tif 000046
2006129486.tif 000047
2006129486.tif 000048
2006129486.tif 000049
2006129486.tif 000050
2006129486.tif 000051
2006129486.tif 000052
2006129486.tif 000053
2006129486.tif 000054
2006129486.tif 000055
2006129486.tif 000056
2006129486.tif 000057
2006129486.tif 000058
2006129486.tif 000059
2006129486.tif 000060
2006129486.tif 000061
2006129486.tif 000062
2006129486.tif 000063
2006129486.tif 000064
2006129486.tif 000065
2006129486.tif 000066
2006129486.tif 000067
2006129486.tif 000068
2006129486.tif 000069
2006129486.tif 000070
2006129486.tif 000071
2006129486.tif 000072
2006129486.tif 000073
2006129486.tif 000074
2006129486.tif 000075
2006129486.tif 000076
2006129486.tif 000077
2006129486.tif 000078
2006129486.tif 000079
2006129486.tif 000080
2006129486.tif 000081
2006129486.tif 000082
2006129486.tif 000083
2006129486.tif 000084
2006129486.tif 000085
2006129486.tif 000086