(57)【要約】【課題】有効表示領域の上縁部と下縁部で発生する異常放電を防止するようにしたＰＤＰの駆動方法及び装置を提供すること。【解決手段】サステイン電極とスキャン電極は一対で独立の放電セルを形成し、画面として教示される有効表示領域の最上側と最下側にスキャン電極がともに配置され、サスティン電極のうち、非有効表示領域に位置するサスティン電極の両端部のうち、スキャン駆動部に近接した側の端部が互いに分離され、第１基板の少なくともある一部分でサステイン電極が連続的に配置され、少なくともある一部分でスキャン電極が連続的に配置される。【選択図】図７
2006080090.tif 000002
【特許請求の範囲】
【請求項１】
第１基板に設けたサステイン電極とスキャン電極及びそれらを覆うように同じ基板に設けた誘電体層と、
前記第１基板に対向して配置される第２基板と、
前記第２基板上に前記第１基板に対向するように形成したアドレス電極と、
前記サステイン電極とスキャン電極それぞれに電圧を加えるサステイン駆動部とスキャン駆動部と
を有するプラズマディスプレイにおいて、
前記サステイン電極とスキャン電極は一対で独立の放電セルを形成し、画面として表示される有効表示領域の最上側と最下側に前記スキャン電極がともに配置され、前記サスティン電極のうち、非有効表示領域に位置するサスティン電極の両端部のうち、スキャン駆動部に近接した側の端部が互いに分離され、前記第１基板の少なくともある一部分でサステイン電極が連続的に配置され、少なくともある一部分でスキャン電極が連続的に配置されることを特徴とするプラズマディスプレイパネル。
【請求項２】
前記サステイン電極と平行に形成され、上側と下側の前記非有効表示領域に設置された複数のダミー電極をさらに含む請求項１に記載のプラズマディスプレイパネル。
【請求項３】
前記上側と下側に設置された複数のダミー電極に、アドレス期間の間に−７０Ｖないし＋７０Ｖの間の同一の電圧を印加する請求項２に記載のプラズマディスプレイパネル。
【請求項４】
前記上側と下側のそれぞれの複数のダミー電極は少なくとも３つのダミー電極からなる請求項２に記載のプラズマディスプレイパネル。
【請求項５】
前記アドレス電極を物理的に上下に分割させた請求項１に記載のプラズマディスプレイパネル。
【請求項６】
第１基板に設けたサステイン電極とスキャン電極及びそれらを覆うように同じ基板に設けた誘電体層と、
前記第１基板に対向して配置される第２基板と、
前記第２基板上に前記第１基板に対向するように形成したアドレス電極と、
前記サステイン電極とスキャン電極それぞれに電圧を加えるサステイン駆動部とスキャン駆動部と
を有するプラズマディスプレイの駆動方法において、
前記サステイン電極とスキャン電極が一対で独立の放電セルを形成し、画面として表示される有効表示領域の最上側と最下側に前記スキャン電極がともに配置され、前記サスティン電極のうち、非有効表示領域に位置するサスティン電極の両端部のうち、スキャン駆動部に近接した側の端部が互いに分離され、前記第１基板の少なくともある一部分でサステイン電極が連続的に配置され、少なくともある一部分でスキャン電極が連続的に配置させた状態で、
前記スキャン電極とアドレス電極にセルに放電を起こさせることができる電圧を印加してセルを選択するステップと、
前記スキャン電極とサステイン電極にサステイン放電を発生させるサステイン電圧を印加するステップと
を有することを特徴とするプラズマディスプレイの駆動方法。
【請求項７】
前記サステイン電極と平行に形成され、前記非有効表示領域に配置された複数のダミー電極をさらに設け、そのダミー電極にアドレス期間の間に所定の電圧のパルスを印加する請求項６記載のプラズマディスプレイの駆動方法。
【請求項８】
前記アドレス期間の間に前記ダミー電極に印加するパルスの電圧は、一定の正極性又は負極性の電圧である請求項７記載のプラズマディスプレイの駆動方法。
【請求項９】
前記アドレス期間の間にダミー電極に印加されるパルスの最大電圧レベルの絶対値はリセット期間の間に前記スキャン電極に印加されるパルスの最大電圧レベルの絶対値より小さい請求項７記載のプラズマディスプレイの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレーパネルに関するもので、特に有効表示領域の上側の縁部と下側の縁部で発生する異常放電を防止するようにしたプラズマディスプレーパネルとその駆動方法及び駆動装置に関する。なお、本明細書において電圧の表示で「以上」とはその数値の絶対値が大きいことを意味する。
【背景技術】
【０００２】
プラズマディスプレーパネル（以下ＰＤＰという）はＨｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｎｅ＋Ｘｅなどの不活性の混合ガスの放電時に発生する１４７ｎｍの紫外線により蛍光体を発光させて文字またはグラフィックを含めた画像を表示するようになっている。このようなＰＤＰは薄膜化と大型化が容易なだけではなく、最近の技術開発によって大きく向上した画質を提供できるようになった。特に、３電極の交流の面放電型ＰＤＰは放電の際に誘電体に壁電荷を蓄積するようにし、放電により発生するスパッタリングから電極を保護層により保護しているので、低電圧の駆動が可能となり、かつ長寿命であるという長所を有する。
【０００３】
図１に従来の３電極の交流の面放電型ＰＤＰの放電セルを示している。このセルは、上部基板（１１）上に形成されたスキャン／サスティン電極（１２Ｙ）及び共通サステイン電極（１２Ｚ）と、下部基板（１６）上に形成されたアドレス電極（１７Ｘ）とを具備する。
【０００４】
スキャン電極（１２Ｙ）とサステイン電極（１２Ｚ）のそれぞれは透明電極例えば、インディウム錫酸化物（Indium-Tin-Oxide：ＩＴＯ）で形成される。スキャン電極（１２Ｙ）とサステイン電極（１２Ｚ）のそれぞれには抵抗を減らすために金属バス電極（１３）が形成される。
【０００５】
スキャン電極（１２Ｙ）とサステイン電極（１２Ｚ）が形成された上部基板（１１）には上部誘電体層（１４）と保護膜（１６）が積層される。上部誘電体層（１４）にはプラズマ放電時に発生された壁電荷が蓄積される。保護膜（１５）はプラズマ放電時に発生されたスパッタリングによる上部誘電体層（１４）の損傷を防止すると共に２次電子の放出の効率を高める。保護膜（１５）としては通常酸化マグネシウム（ＭｇＯ）が利用される。
【０００６】
アドレス電極（１７Ｘ）が形成された下部基板（１６）上には下部誘電体層（１８）、隔壁（１９）が形成されて、下部誘電体層（１８）と隔壁（１９）の表面には蛍光体層（２０）が塗布される。
【０００７】
アドレス電極（１７Ｘ）はスキャン電極（１２Ｙ）とサステイン電極（１２Ｚ）と直交する方向に形成される。隔壁（１９）はアドレス電極（１７Ｘ）と平行に方向に形成され、放電により生成された紫外線及び可視光が隣接した放電セルに漏洩されるのを防止する。
【０００８】
蛍光体層（２０）はプラズマ放電の際に発生した紫外線により励起されて赤色、緑色または青色の中のいずれかの可視光線を発生させる。
【０００９】
上／下部基板（１１、１６）と隔壁（１９）の間に設けられた放電セルの放電空間には放電のためのＨｅ＋ＸｅまたはＮｅ＋Ｘｅなどの不活性の混合ガスが注入される。
【００１０】
図２は従来の３電極の交流面放電型ＰＤＰの電極配置を概略的に表す。
図２を参照すると、従来の３電極の交流面放電型ＰＤＰはスキャン電極（Ｙ１〜Ｙｎ）とそれぞれのサステイン電極（Ｚ）が平行に形成されて、スキャン電極（Ｙ）とサステイン電極（Ｚ）と直交するようにアドレス電極（Ｘ１〜Ｘｎ）が形成されている。アドレス電極（Ｘ）と一対のスキャン電極（Ｙ）とサステイン電極（１２Ｚ）の交差部のそれぞれに放電セル（３０）が形成される。このＰＤＰの有効表示領域（３１）の上下のそれぞれの外側に位置する非有効表示領域（３２、３３）にはダミー電極（Ｄ）が形成される。すなわち、上側の非有効表示領域（３２）のダミー電極（Ｄ）は有効表示領域（３１）の最も上側に位置する１番目のスキャン電極（Ｙ１）の上側に形成されて、下側の非有効表示領域（３３）のダミー電極（Ｄ）は有効表示領域（３１）の最も下側に位置するｎ番目のサステイン電極（Ｚ）の下側に形成される。ダミー電極（Ｄ）は有効表示領域（３１）の最上側ラインと最下側ラインにプライミング荷電粒子を供給することができるようにプライミング放電を起こす役割をする。
【００１１】
このようなＰＤＰは画像のグレイレベルを得るために１つのフレームを発光回数が異なる多数のサブフィールドに分けて駆動している。各サブフィールドは、放電を均一に起こすためのリセット期間、放電セルを選択するためのアドレス期間、放電回数によってグレイレベルを表すサステイン期間に分けられる。例えば、２５６グレイレベルで画像を表示しようとする場合、１／６０秒に当たるフレーム期間（１６．６７ｍｓ）は、図３のように、８個のサブフィールドに分けられる。８個のサブフィールドのそれぞれはリセット期間、アドレス期間、サステイン期間に更に分けられる。ここで、各サブフィールドのリセット期間及びアドレス期間は各サブフィールド毎に同一であるが、サステイン期間の放電回数は各サブフィールドに割り当てられた輝度の加重値により異なってくる。輝度の加重値はサブフィールドによって２n（ｎ＝０、１、２、３、４、５、６、７）の比率で変わっている。サステイン期間と放電回数は輝度の加重値２nに比例し、サブフィールドが次のサブフィールドに転移するとき毎に２倍ずつ増加する。このように各サブフィールドで異なるサステイン放電の回数の組合せにより１フレームの期間に供給される画像のグレイレベルをえることができる。
【００１２】
しかし従来のＰＤＰは有効表示領域（３１）の最上側と最下側の外側に位置する非有効表示領域（３２、３３）に過度に蓄積された電荷により異常放電が発生するという問題がある。このような異常放電が発生すると、放電に伴う光が有効表示領域（３１）の内に拡散されて表示品質がその分悪くなるだけでなく、ひどいと、数秒の間に画像が表示できなくなり、放電セルを損傷することがある。異常放電はＰＤＰの輝度が高くなるほどそして解像度が高くなるほどよりひどくなる。
【００１３】
異常放電を解決する方法として特開平１０−６４４３２号はＰＤＰの上側と下側の縁部の誘電体を除去して非有効表示領域（３２、３３）に形成されるアドレス電極（１７Ｘ）を通して放電されるようにする方法を提案している。また、特開平１０−６９８５８号にはＰＤＰの上側と下側の縁部に正常な点灯領域を設けてその正常な点灯領域で放電を起こさせることで余分な電荷を除去する方法を提案している。しかし、これらの方法はＰＤＰの全体の領域が有効表示領域として使用される場合にだけ有効であるが、ＰＤＰの一部だけが表示領域として使用される場合に異常放電を防止することができないという問題がある。また、特開平１０−６４４３４号は、アドレス電極（１７Ｘ）が形成された誘電体層（１８）の内に導電性の粒子を混合して、この誘電体層（１８）を利用して有効表示領域（３１）の上側と下側の縁部に蓄積される電荷を放電する方法を提案したことがある。この方法はベーキング工程で誘電体層（１８）の電気の伝導性を失わないようにすることが難しい。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従って、本発明の目的は有効表示領域の上縁部と下縁部で発生する異常放電を防止するようにしたＰＤＰの駆動方法及び装置を提供することにある。
【課題を解決するための手段】
【００１５】
前記目的を達成するために、本発明によるＰＤＰの駆動方法は、有効表示領域の内で放電空間を間に置いて対向する２電極に相互に反対の極性の電圧を印加して表示しようとするセルを選択する段階と、有効表示領域の外側に配置されたダミー電極に前記セルを選択するアドレス期間の間に一定の電圧を供給する段階を含む。
【００１６】
本発明の実施態様によるＰＤＰの駆動方法はダミー電極に供給される電圧は正極性の電圧に設定することを特徴とする。
【００１７】
本発明の実施態様によるＰＤＰの駆動方法において、正極性の電圧は７０［Ｖ］以上の正極性の電圧に設定することを特徴とする。
【００１８】
本発明の実施態様によるＰＤＰの駆動方法はダミー電極に供給される電圧は負極性の電圧に設定されることを特徴とする。
【００１９】
本発明の実施態様によるＰＤＰの駆動方法において、負極性の電圧は−７０［Ｖ］以上の電圧であることを特徴とする。
【００２０】
本発明の実施態様によるＰＤＰの駆動方法はセルを選択する前に前記２電極の中にいずれか１つであるスキャン電極にリセット電圧を供給して全画面のセルを初期化する段階を更に含む。
【００２１】
本発明の実施態様によるＰＤＰの駆動方法は、リセット電圧と極性が同一であり前記リセット電圧より小さい電圧を前記リセット電圧と同期させて前記アドレス電極に供給する段階を更に含む。
【００２２】
本発明の異なる実施態様によるＰＤＰの駆動方法は、スキャン電圧が供給されるスキャン電極を有効表示領域の最上側と最下側に配置させて、前記スキャン電極と交差するアドレス電極と前記スキャン電極に互いに反対の極性の電圧を印加してセルを選択する段階と、スキャン電圧と対となっているサステイン電極と前記スキャン電極に交替にサステイン電圧を供給することで前記選択されたセルに対してサステイン放電を起こす段階を含む。
【００２３】
本発明の異なる実施態様によるＰＤＰの駆動方法はサステイン電極を少なくとも１つの部分で連続配置させることを特徴とする。
【００２４】
本発明の異なる実施態様によるＰＤＰの駆動方法は最上側と最下側のスキャン電極と隣接する非有効表示領域の内でダミー電極を配置させる段階を更に含む。
【００２５】
本発明の異なる実施態様によるＰＤＰの駆動方法はダミー電極に供給される電圧は負極性の電圧であることを特徴とする。
【００２６】
本発明の異なる実施態様によるＰＤＰの駆動方法はアドレス電極は上下に分割されて、その分割された箇所に前記スキャン電極が隣接して配置されることを特徴とする。
【００２７】
本発明の実施態様によるＰＤＰの駆動装置は有効表示領域の内で放電空間を間に置いて対向する２電極に相互に反対の極性の電圧を印加して表示しようとするセルを選択する駆動部と、有効表示領域の外側に配置されたダミー電極に前記セルを選択するアドレス期間の間に一定の電圧を供給するダミー電極駆動部とを具備する。
【００２８】
本発明の実施態様によるＰＤＰの駆動装置のダミー電極駆動部は前記ダミー電極に正極性の電圧を供給することを特徴とする。
【００２９】
本発明の実施態様によるＰＤＰの駆動装置のダミー電極駆動部は前記ダミー電極に負極性の電圧を供給することを特徴とする。
【００３０】
本発明の実施態様によるＰＤＰの駆動装置の駆動部は、スキャン電極にリセット電圧、スキャン電圧、サステイン電圧を供給するスキャン駆動部と、放電空間を間に置いて前記スキャン電極と対向するアドレス電極に前記スキャン電圧と同期されるデータ電圧を供給するアドレス駆動部とを具備する。
【００３１】
本発明の実施態様によるＰＤＰの駆動装置のアドレス駆動部は、前記リセット電圧と極性が同一であり前記リセット電圧より小さい電圧を前記リセット電圧と同期させ前記アドレス電極に供給することを特徴とする。
【００３２】
本発明の実施態様によるＰＤＰの駆動装置はスキャン電極と対になっているサステイン電極にサステイン電圧を供給するサステイン駆動部とを更に具備することを特徴とする。
【００３３】
本発明の異なる実施態様によるＰＤＰの駆動装置は有効表示領域の最上側と最下側に配置されたスキャン電極と前記スキャン電極と交差するアドレス電極とに相互に反対の極性の電圧を印加してセルを選択する第１駆動部と、スキャン電圧と対になっているサステイン電極と前記スキャン電極に交替にサステイン電圧を供給することで前記選択されたセルに対してサステイン放電を起こさせる第２駆動部とを具備する。
【００３４】
本発明の異なる実施態様によるＰＤＰの駆動装置はサステイン電極を少なくとも１つの部分で連続的に配置させることを特徴とする。
【００３５】
本発明の異なる実施態様によるＰＤＰの駆動装置は最上側と最下側のスキャン電極と隣接する非有効表示領域の内でダミー電極とを更に具備するこ。
【００３６】
本発明の異なる実施態様によるＰＤＰの駆動装置はダミー電極に負極性の電圧を供給するダミー電極駆動部とを更に具備する。
【００３７】
本発明の異なる実施態様によるＰＤＰの駆動装置はアドレス電極が上下に分割されてその分割箇所に前記スキャン電極が相互に隣接して配置されることを特徴とする。
【作用】
【００３８】
本発明によるＰＤＰの駆動方法及び装置は、表示領域の最上側か最下側の電極に供給される電圧の極性と同一の極性の電圧をダミー電極に供給するか、ダミー電極を用いない場合はＰＤＰの最上側と最下側のそれぞれにスキャン電極を形成し、また、ＰＤＰを上半分と下半分のブロックに２分割する場合には、そのブロック間の境界部に隣接する双方の電極と最上側及び最下側のそれぞれに位置する電極をすべてスキャン電極とする。
【発明を実施するための最良の形態】
【００３９】
以下、図４〜図１１を参照して本発明の好ましい実施形態に対して説明する。
図４を参照すると、本発明の実施形態によるＰＤＰの駆動装置は、ＰＤＰ（４５）のアドレス電極（Ｘ１〜Ｘｍ）にデータを供給するためのアドレス駆動部（４３）と、ＰＤＰ（４５）のスキャン電極（Ｙ１〜Ｙｎ）に必要な駆動電圧（Ｖｙ）を供給するためのスキャン駆動部（４２）と、サステイン電極（Ｚ）に必要な駆動電圧（Ｖｚ）を供給するためのサステイン駆動部（４４）と、ＰＤＰ（４５）の有効表示領域の上側の縁部と下側の縁部に存在する不必要な電荷を拘束するためのダミー電圧（Ｖdummy）をＰＤＰ（４５）のダミー電極（ＵＤ、ＬＤ）に供給するためのダミー電極駆動部（４１）と、各電極駆動部（４１〜４４）を制御するためのタイミング・コントローラ（４０）と、駆動電圧（Ｖｘ、Ｖｙ、Ｖｚ、Ｖdummy）を発生させるための駆動電圧発生部（４６）とを具備する。本実施形態では、アドレス駆動部（４３）とスキャン駆動部（４２）とで第１駆動部を構成し、スキャン駆動部（４２）サスティン駆動部（４４）とで第２駆動部を構成している。
【００４０】
アドレス駆動部（４３）は図示しない逆ガンマ補正回路、誤差拡散回路などにより逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路により各サブフィールド別にマッピングされたデータをタイミング・コントローラ（４０）の制御下にアドレス電極（Ｘ１〜Ｘｍ）に同時に供給するようにしている。データ電圧（Ｖｘ）はアドレス駆動部（４３）に入力されるデータの論理値により選択されたアドレス電極（Ｘ１〜Ｘｍ）に供給される。
【００４１】
スキャン駆動部（４２）はタイミング・コントローラ（４０）の制御の下にリセット期間、アドレス期間及びサステイン期間にそれぞれ異なる電圧（Ｖｙ）をスキャン電極に供給する。スキャン電極の駆動電圧（Ｖｙ）は、リセット電圧、スキャン電圧及びサステイン電圧に分けられる。スキャン駆動部（４２）は、リセット期間には比較的に高い電圧レベルを有するリセット電圧をスキャン電極（Ｙ１〜Ｙｍ）に供給する。アドレス期間にはセルをアドレスするためにスキャンパルスをスキャン電極（Ｙ１〜Ｙｍ）に順次に供給する。最後に、サステイン期間には、選択されたセルに対してサステイン放電すなわち、表示放電を生じさせるためのサステインパルスをスキャン電極（Ｙ１〜Ｙｍ）に同時に供給する。ここで、サステインパルスはサブフィールドのそれぞれに割り当てられた輝度の加重値によりその回数が決定される。
【００４２】
サステイン駆動部（４４）はタイミング・コントローラ（４０）の制御の下にアドレス期間に直流電圧をサステイン電極（Ｚ）に供給した後に、サステイン期間にサステインパルスをサステイン電極（Ｚ）に供給する。
【００４３】
ダミー電極駆動部（４１）は、アドレス期間の間に有効表示領域の上外側と下外側に位置した非有効表示領域の側に移動される電荷を拘束するための正極性または負極性の電圧をダミー電極（ＵＤ、ＬＤ）に供給する。
【００４４】
タイミング・コントローラ（４０）は垂直／水平同期信号を入力受けて、各電極駆動部（４１〜４４）に必要なタイミング制御信号（Ｃｘ、Ｃｙ、Ｃｚ、Ｃdummy）を該当の駆動部（４１〜４４）に供給する。
【００４５】
図５は図４に図示された各駆動部（４１〜４４）で発生する電圧を表す。
図５を参照すると、本発明の実施形態によるＰＤＰは１フレームをＰＤＰ（４５）の放電条件を初期化させるリセット期間、セルを選択するアドレス期間及び選択されたセルに対して表示放電を起こさせるサステイン期間に分けて駆動される。
【００４６】
リセット期間において、ほぼ７０［Ｖ］程度の電圧がアドレス電極（Ｘ）に印加されると同時にほぼ３２０［Ｖ］程度の電圧がすべてのスキャン電極（Ｙ）に印加される。この時、ＰＤＰ（４５）のすべての放電セルはスキャン電極（Ｙ）上に蓄積された負極性の壁電荷とサステイン電極（Ｚ）上に蓄積された正極性の壁電荷の間に放電が起きて自己消去放電が生じる。この自己消去放電により、ＰＤＰ（４５）のすべての放電セルの内に蓄積された壁電荷の量が均一になる。
【００４７】
アドレス期間にはほぼ−１４０［Ｖ］程度の負極性のスキャンパルスがスキャン電極（Ｙ）に順次に印加されると同時にアドレス電極（Ｘ）にほぼ７０［Ｖ］程度の正極性のデータパルスが印加される。この時、データパルスが印加されるセル内では負極性のスキャン電圧と正極性のデータ電圧の間の電位差と初期化期間に生成された壁電圧が加えられて放電（アドレス放電）が起きる。アドレス期間に、サステイン電極（Ｚ）にはアドレス放電がスキャン電極（Ｙ）とアドレス電極（Ｘ）の間に生じることができるようにほぼ７０［Ｖ］以上の正極性の直流電圧が供給されている。また、アドレス期間に、上側のダミー電極（ＵＤ）にはほぼ−７０［Ｖ］以上の負極性の直流電圧が印加されると同時に、下側のダミー電極（ＬＤ）にはほぼ７０［Ｖ］以上の負極性の直流電圧が印加される。ダミー電極（ＵＤ、ＬＤ）に印加される直流電圧により有効表示領域の上外側と下外側で発生する荷電粒子や、有効表示領域から上外側と下外側に移動する荷電粒子が拘束される。これに対する詳細な説明は図６Ａ及び図６Ｂに基づいて詳細に説明する。
【００４８】
サステイン期間にはスキャン電極（Ｙ）とサステイン電極（Ｚ）に交替にサステインパルスが印加される。それによりアドレス放電により選択されたセルはセル内の壁電圧とサステインパルスとで、サステインパルスが印加される毎にスキャン電極（Ｙ）とサステイン電極（Ｚ）の間に放電（サステイン放電または表示放電）が起きる。
【００４９】
図６はダミー電極（ＵＤ、ＬＤ）に正極性の直流電圧が印加されるとき、非有効表示領域（３２、３３）と有効表示領域（３１）との間の境界における荷電粒子の移動を表す。
【００５０】
図６Ａを参照すると、上側の非有効表示領域（３２）に形成されたダミー電極（ＵＤ）は有効表示領域（３１）の最上側のスキャン電極（Ｙ１）に隣接している。
【００５１】
アドレス期間の初期に、有効表示領域（３１）の最上側のスキャン電極（Ｙ１）にほぼ−１４０［Ｖ］程度の負極性のスキャン電圧が印加されると同時にアドレス電極（Ｘ）にほぼ７０［Ｖ］程度の正極性のデータ電圧が印加されると、アドレス放電が起きる。このアドレス放電により、放電空間内に正極性の電荷と負極性の電荷が発生する。負極性の電荷はアドレス電極（Ｘ）とサステイン電極（Ｚ）上に蓄積される。そして正極性の電荷は大部分スキャン電極（Ｙ１）上に蓄積される。一部の正極性の空間電荷は上側の非有効表示領域（３２）側に移動する。この時、上側のダミー電極（ＵＤ）に負極性の電圧が印加されていると、上側の非有効表示領域（３２）側に移動する正極性の電荷が上側のダミー電極（ＵＤ）に蓄積される。その結果上側のダミー電極（ＵＤ）と有効表示領域（３１）の最上側のスキャン電極（Ｙ１）の上とに正極性の壁電荷が蓄積されるので、これらの２電極（ＵＤ、Ｙ１）の間に異常放電が起きることができない。
【００５２】
図６Ｂを参照すると、下側の非有効表示領域（３３）に形成されたダミー電極（ＬＤ）は有効表示領域（３１）の最下側のサステイン電極（Ｚ）に隣接している。
【００５３】
アドレス期間の終了時に、有効表示領域（３１）の最下側のスキャン電極（Ｙｎ）にほぼ−１４０［Ｖ］程度の負極性のスキャン電圧が印加されると同時にアドレス電極（Ｘ）にほぼ７０［Ｖ］程度の正極性のデータ電圧が印加されると、アドレス放電が起きる。このアドレス放電により、放電空間の内には正極性の電荷と負極性の電荷が発生する。正極性の電荷はスキャン電極（Ｙｎ）上に蓄積される。負極性の電荷は大部分アドレス電極（Ｘ）とサステイン電極（Ｚ）上に蓄積され、一部の負極性の空間電荷が下側の非有効表示領域側に移動する。この時、下側のダミー電極（ＬＤ）に正極性の電圧が印加されると、下側の非有効表示領域（３３）側に移動する負極性の電荷が下側のダミー電極（ＬＤ）に蓄積される。その結果、下側のダミー電極（ＬＤ）と有効表示領域（３１）の最下側のスキャン電極（Ｙｎ）上に負極性の壁電荷が蓄積されたのでこれらの２電極（ＬＤ、Ｙｎ）の間に異常放電が起きることができない。
【００５４】
図７は本発明の第２実施形態によるＰＤＰを表す。
図７を参照すると、この実施形態によるＰＤＰ（７５）はダミー電極を設けずに最上側と最下側にスキャン電極（Ｙ１、Ｙｎ）を配置している。最上側と最下側の双方にスキャン電極（Ｙ１、Ｙｎ）が配置されるためには、ＰＤＰ（７５）の少なくとも１つの部分で２つのサステイン電極（Ｚ）を隣接させなければならない。実施形態では最も上に最初のスキャン電極（Ｙ１）が配置されて、その下に２つのサステイン電極（Ｚ１、Ｚ２）が並んで配置されている。この以外の残りのスキャン電極（Ｙ２〜Ｙｎ）とサステイン電極（Ｚ３、Ｚｎ）は一般的なものと同様に交替に配置される。
【００５５】
このＰＤＰ（７５）を駆動するための駆動装置は図４に図示されたＰＤＰの駆動装置でダミー電極駆動部（４１）だけ除去された回路と実質的に同一になる。図７に図示されたＰＤＰ（７５）は、このような駆動装置により、１フレーム期間を初期化させるためのリセット期間、アドレス放電によりセルを選択するアドレス期間、選択されたセルに対してサステイン放電を起こすサステイン期間に分けて駆動される。図７に図示されたＰＤＰ（７５）で異常放電が抑制される原理は図８Ａ及び図８Ｂを参照して説明される。
【００５６】
図２に図示された従来のＰＤＰにおいて、下側の非有効表示領域（３３）と隣接する有効表示領域（３１）の最下側ラインに配置されたスキャン電極（Ｙｎ）にほぼ−１４０［Ｖ］程度の負極性のスキャン電圧が印加されると同時にアドレス電極（Ｘ）にほぼ７０［Ｖ］程度の正極性のデータ電圧が印加されると、図８ａのようにアドレス放電が起きる。このアドレス放電により、放電空間内には正極性の電荷と負極性の電荷が発生する。正極性の電荷はスキャン電極（Ｙｎ）上に蓄積され、負極性の電荷の大部分はアドレス電極（Ｘ）とサステイン電極（Ｚ）上に蓄積される。一部の負極性の空間電荷が下側の非有効表示領域（３３）側に移動する。この時、下側の非有効表示領域（３３）に蓄積される荷電粒子が過度に多くなると異常放電が発生される。
【００５７】
これに比べて、図７に図示されたＰＤＰ（７５）は最上側と最下側のそれぞれにスキャン電極（Ｙ１、Ｙｎ）にほぼ−１４０［Ｖ］程度の負極性のスキャン電圧が印加されると同時にアドレス電極（Ｘ）にほぼ７０［Ｖ］程度の正極性のデータ電圧が印加されてアドレス放電が起きると、そのアドレス放電経路（８２）が図８ｂに図示されたように、非有効表示領域（３２、３３）と接近しているので、非有効表示領域（３２、３３）側に移動する電荷がアドレス放電として利用される。このために、アドレス放電を更に低くできるのは勿論であり、非有効表示領域（３２、３３）に過度に多くの量の電荷が蓄積されないので異常放電が起きることができなくなる。
【００５８】
図９は本発明の第３実施形態によるＰＤＰを表す。
図９を参照すると、この実施形態によるＰＤＰ（９５）は、上半分のブロック（９５Ａ）と下半分のブロック（９５Ｂ）とに２分割されて駆動されるようになっている。ダミー電極は特に設けておらず、ブロック間の境界部にスキャン電極（ＹＵｎ、ＹＬ１）を隣接して配置すると同時に上半分のブロックの最上側と、下半分のブロックの最下側それぞれにスキャン電極（ＹＵ１、ＹＬｎ）を配置する。
【００５９】
このＰＤＰ（９５）は上半分のブロック（９５Ａ）と下半分のブロック（９５Ｂ）を同時に順次スキャンすることができるので、アドレス期間が従来例に比べると１／２以下に減少するという付随的な効果がある。このＰＤＰ（９５）のアドレス電極はブロック間の境界部で遮断され、上半分のブロック（９５Ａ）にデータを供給するためのアドレス電極（ＸＵ１〜ＸＵｎ）と下半分のブロック（９５Ｂ）にデータを供給するためのアドレス電極（ＸＬ１〜ＸＬｎ）に分けられている。
【００６０】
ブロック間の境界部に隣接するスキャン電極（ＹＵｎ、ＹＬ１）は、図７の例で説明したように、ブロック間の境界部で過度に蓄積された電荷をアドレス放電に利用することでブロック間の境界部で発生される異常放電を防止することができる。
【００６１】
同様に、最上側と最下側のそれぞれに配置されるスキャン電極（ＹＵｎ、ＹＬ１）は上外側の非有効表示領域と下外側の非有効表示領域の上に蓄積された壁電荷をアドレス放電に利用することで最上側と最下側のそれぞれでの異常放電を防止することができる。
【００６２】
このＰＤＰ（９５）を駆動するための駆動装置は、図４に図示されたＰＤＰの駆動装置でダミー電極駆動部（４１）が除去されて、アドレス駆動部（４３）が上半分のブロック（９５Ａ）のアドレス電極（ＸＵ１〜ＸＵｎ）と下半分のブロック（９５Ｂ）のアドレス電極（ＸＬ１〜ＸＬｎ）を独立的に駆動するためのアドレス駆動部が分けられることを除いて、図４に図示されたＰＤＰの駆動装置と実質的に同一である。このような駆動装置により、図９に図示されたＰＤＰ（９５）は１フレーム期間を、初期化させるためのリセット期間、アドレス放電によりセルを選択するアドレス期間、選択されたセルに対してサステイン放電を行わせるサステイン期間に分けて駆動される。
【００６３】
図１０は本発明の第４実施形態によるＰＤＰを表す。図７の実施形態にさらにダミー電極を加えたものである。
図１０を参照すると、この実施形態によるＰＤＰ（１０５）は、有効表示領域の上側と下側に位置する非有効表示領域の上にダミー電極（ＵＤ、ＬＤ）が形成されて、有効表示領域の最上側と最下側のそれぞれにスキャン電極（Ｙ１、Ｙｎ）が配置され、このような電極配置により有効表示領域の最上側と最下側のそれぞれに配置されるスキャン電極（Ｙ１、Ｙｎ）は非有効表示領域のダミー電極（ＵＤ、ＬＤ）と隣接される。
【００６４】
ダミー電極（ＵＤ、ＬＤ）には図示しないダミー電極駆動部からアドレス期間の間に負極性の、例えばほぼ−７０［Ｖ］以上の電圧が印加される。このダミー電極（ＵＤ、ＬＤ）がアドレス期間の間に有効表示領域から非有効表示領域に移動されて来た電荷を拘束することで非有効表示領域で、あるいは非有効表示領域と表示領域の境界部で発生される異常放電を抑制する役割をする。
【００６５】
このＰＤＰ（１０５）を駆動するための駆動装置は図４に図示されたＰＤＰの駆動装置でダミー電極駆動部（４１）が上側ダミー電極（ＵＤ）と下側ダミー電極（ＬＤ）双方にアドレス期間の間に負極性の電圧を供給することを除いては、図４に図示されたＰＤＰの駆動装置と実質的に同一である。この駆動装置により図１０に図示されたＰＤＰ（１０５）は、１フレーム期間を、初期化させるためのリセット期間、アドレス放電によりセルを選択するアドレス期間、選択されたセルに対してサステイン放電を起こさせるサステイン期間に分けて駆動される。
【００６６】
図１１は図１０に図示されたＰＤＰ（１０５）の最上側と最下側でアドレス放電が起きる際の電荷の移動を表す。
図１１を参照すると、非有効表示領域（３２、３３）に形成されたダミー電極（ＵＤ、ＬＤ）は有効表示領域（３１）の最上側または最下側スキャン電極（Ｙ１、Ｙｎ）に隣接されている。
【００６７】
有効表示領域（３１）の最上側または最下側スキャン電極（Ｙ１、Ｙｎ）にほぼ−１４０［Ｖ］程度の負極性のスキャン電圧が印加されると同時にアドレス電極（Ｘ）にほぼ７０［Ｖ］程度の正極性のデータ電圧が印加されると、アドレス放電が起きる。このアドレス放電により、放電空間内には正極性の電荷と負極性の電荷が発生する。負極性の電荷はアドレス電極（Ｘ）とサステイン電極（Ｚ）上に蓄積される。そして正極性の電荷は大部分スキャン電極（Ｙ１、Ｙｎ）上に蓄積され、一部の正極性の空間電荷が非有効表示領域（３２、３３）側に移動する。このとき、ダミー電極（ＵＤ、ＬＤ）に負極性の電圧が印加されると、非有効表示領域（３２、３３）側に移動した正極性の電荷はダミー電極（ＵＤ、ＬＤ）上に蓄積される。その結果、ダミー電極（ＵＤ、ＬＤ）と有効表示領域（３１）のスキャン電極（Ｙ１、Ｙｎ）上に正極性の壁電荷が蓄積されるのでこれらの２電極（ＵＤ、Ｙ１）の間に異常放電が起きることができない。
【００６８】
上述したように、本発明によるＰＤＰの駆動方法及び装置は表示領域の最上側か最下側の電極に供給される電圧の極性と同一の極性の電圧をダミー電極に供給するか、ダミー電極を用いない場合はＰＤＰの最上側と最下側のそれぞれにスキャン電極を配置し、さらには、ＰＤＰを上半分のブロックと下半分のブロックに２分割する場合にブロック間の境界部に隣接する２電極と最上側及び最下側のそれぞれに位置する電極をすべてスキャン電極としている。その結果、本発明によるＰＤＰ駆動方法及び装置は有効表示領域の上側の縁部と下側の縁部に発生される異常放電を防止することができるようになる。更に、本発明によるＰＤＰの駆動方法及び装置はアクセス時間を短縮するためにＰＤＰを分割駆動する場合にブロックの間の境界部で発生する異常放電を防止することができる。
【００６９】
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。
【図面の簡単な説明】
【００７０】
【図１】従来の３電極のプラズマディスプレーのパネルの放電セルの構造を表す斜視図である。
【図２】図１に図示されたプラズマディスプレーのパネルの電極配置を概略的に表す平面図である。
【図３】多数のサブフィールドに分けられた１フレーム期間を表す図面である。
【図４】本発明の実施形態によるＰＤＰの駆動装置を表すブロック図である。
【図５】図４に図示されたＰＤＰの駆動装置から出力される信号を表す波形図である。
【図６】Ａは図４に図示された上側ダミー電極に正極性の直流電圧が印加される際に上側非有効表示領域と有効表示領域の間の境界で荷電粒子の移動を表す図面で、Ｂは図４に図示された下側ダミー電極に正極性の直流電圧が印加される際に下側非有効表示領域と有効表示領域の間の境界で荷電粒子の移動を表す図面である。
【図７】本発明の第２実施形態によるプラズマディスプレーのパネルの電極配置を概略的に表す平面図である。
【図８】図７に図示されたプラズマディスプレーのパネルの下側非有効表示領域と有効表示領域の間の境界で荷電粒子の移動を表す図面である。
【図９】本発明の第３実施形態によるプラズマディスプレーのパネルの電極配置を概略的に表す平面図である。
【図１０】本発明の第４実施形態によるプラズマディスプレーのパネルの電極配置を概略的に表す平面図である。
【図１１】図１０に図示されたプラズマディスプレーのパネルの非有効表示領域と有効表示領域の間の境界で荷電粒子の移動を表す図面である。
【符号の説明】
【００７１】
１１：上部基板
１２Ｙ：スキャン電極
１２Ｚ：サステイン電極
１３：金属バス電極
１４：上部誘電体層
１５：保護膜
１６：下部基板
１７Ｘ：アドレス電極
１８：下部誘電体層
１９：隔壁
２０：蛍光体層
３０：放電セル
３１：有効表示領域
３２、３３：非有効表示領域
３３：下側非有効表示領域
４０：タイミング・コントローラ
４１：ダミー電極駆動部
４２：スキャン駆動部
４３：アドレス駆動部
４４：サステイン駆動部
４５、７５、９５、１０５：ＰＤＰ
４６：駆動で夏の発生部
９５Ａ：上半分のブロック
９５Ｂ：下半分のブロック
【図１】
2006080090.tif 000003
【図２】
2006080090.tif 000004
【図３】
2006080090.tif 000005
【図４】
2006080090.tif 000006
【図５】
2006080090.tif 000007
【図６】
2006080090.tif 000008
【図７】
2006080090.tif 000009
【図８】
2006080090.tif 000010
【図９】
2006080090.tif 000011
【図１０】
2006080090.tif 000012
【図１１】
2006080090.tif 000013