(57)【要約】【課題】表示する画像に応じて画素ずらしの方法を切換自在とし、各種画像に対して最適に高解像化された表示を得るとともに、消費電力を抑える。【解決手段】映像信号が書き込まれるフィールドメモリ１と、フィールドメモリ１への書き込みデータ量とフィールドメモリ１からの読み出しデータ位置とを制御するフィールドメモリ制御回路３と、フィールドメモリ制御回路３の動作に同期して表示面をシフトさせる画素ずらし素子制御回路５と、映像信号が動きの早い映像であるか動きの遅い映像であるかを判定する動画判定回路２とを具備し、動画判定回路２により映像信号が動きの遅い映像であると判定されたときに、フィールドメモリ１から読み出される映像信号がフィールドメモリ１に書き込まれる映像信号の整数倍のフィールド周波数となるように書き込みデータ量及び読み出しデータ位置が制御され、画素ずらし素子制御回路５により表示面がシフトされることを特徴とする。【選択図】      図１
2006345550.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置において、
上記表示面に対する映像表示位置を、上記画素の配列ピッチの略整数倍もしくは略整数分の１のいずれかだけ選択的に画素シフトさせる制御手段と、
上記制御手段の動作に同期して、実効的に上記表示面を選択的にシフトさせる画素ずらし素子制御手段と、
上記映像信号が動きの早い映像であるか、動きの遅い映像であるかを判定する動画判定手段と、
を具備し、
上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときは、上記制御手段と画素ずらし素子制御手段により画素と表示面とをシフトさせ、上記動画判定手段により上記映像信号が動きの早い映像であると判定されたときは、上記制御手段と画素ずらし素子制御手段により画素と表示面とをシフトさせないことを特徴とする映像表示装置。
【請求項２】
複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置において、
上記表示面に表示される映像を、上記表示面の少なくとも一部領域について、選択的に書き換える映像書き換え手段と、
上記映像書き換え手段の動作に同期して、実効的に表示面を選択的にシフトさせる表示面シフト手段と、
上記映像信号が動きの早い映像であるか、動きの遅い映像であるかを判定する動画判定手段と、
を具備し、
上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときは、上記映像書き換え手段により表示面の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされることを特徴とする映像表示装置。
【請求項３】
上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときに、入力される上記映像信号のフィールド周期と同じ周期で、上記映像書き換え手段により表示面の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされることを特徴とする請求項２に記載の映像表示装置。
【請求項４】
上記動画判定手段は、上記映像信号の動きの遅い部分を特定する手段を更に有し、
上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときに、上記映像書き換え手段により表示面の上記動きの遅い部分に対応する一部領域の映像が書き換えられることを特徴とする請求項２に記載の映像表示装置。
【請求項５】
上記一部領域は、上記表示面上で複数の領域に分離されているものであることを特徴とする請求項２に記載の映像表示装置。
【請求項６】
上記表示面シフト手段は、上記画素の配列ピッチの略整数倍もしくは略整数分の１のいずれかだけ選択的にシフトさせるものであることを特徴とする請求項２に記載の映像表示装置。
【請求項７】
複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置であって、
上記映像信号が書き込まれるフィールドメモリと、
上記映像信号のフィールド周波数を可変とするように、上記フィールドメモリへの書き込みデータ量と上記フィールドメモリからの読み出しデータ位置とを制御するフィールドメモリ制御手段と、
上記フィールドメモリ制御手段の動作に同期して、実効的に表示面を選択的にシフトさせる表示面シフト手段と、
上記映像信号が動きの早い映像であるか、動きの遅い映像であるかを判定する動画判定手段と、
を具備し、上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときに、上記フィールドメモリ制御手段により、上記フィールドメモリから読み出される映像信号が上記フィールドメモリに書き込まれる映像信号の整数倍のフィールド周波数となるように上記書き込みデータ量及び上記読み出しデータ位置が制御されて表示面の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされることを特徴とする映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば１フレームの画像を複数のフィールド画像で構成し、当該フィールド毎に映像の観察位置を段階的にずらし、所望とする高解像力の映像を得る映像表示装置に関するものである。
【背景技術】
【０００２】
従来、画素ずらしを行う映像表示装置においては、表示用液晶パネルとして、応答速度の速い強誘電性液晶（ＦＬＣ）や反強誘電性液晶（ＡＦＬＣ）が用いられている。これらの液晶は、単純マトリックス方式で駆動されるものであるため、走査線本数が多くなったり、画素ずらし回数が多くなって書き換え回数が増えると、１画面を書き換えるのに時間がかかり、所望とする画素ずらしができず、結果として高解像化という目的が果たせなくなり問題となっていた。
【０００３】
かかる点に鑑みて、例えば特許文献１では、複数の画素を配列してなる表示面を有し、映像表示制御手段により、その表示面の略全体に映像を表示させると共に、その一部領域については、当該表示面上に対する映像表示位置を、画素の配列のピッチの略整数倍もしくは略整数分の１だけ選択的にシフトして映像を表示させ、更に表示面シフト手段により、上記映像表示制御手段の動作に同期して、映像表示位置のシフト方向とは反対方向に、実効的に表示面を選択的にシフトさせ、これにより、表示素子として走査本数が比較的多いものを用いたり、画素ずらし回数を多くした場合でも有効に高解像化が図れる映像表示装置に関する技術が開示されている。
【０００４】
ここで、図９及び図１０を参照して上記従来技術の特徴を詳細に説明する。図９に示されるように、この映像表示装置は、表示部１０３にて、バックライト１０４で液晶表示素子(LCD;Liquid Crystal Display)１０５を照明し、このＬＣＤ１０５の各画素からの光線を２つの画素ずらし素子１０６，１０７を介してシフトさせた後に眼球に入射させる。このＬＣＤ１０５は、例えば単純マトリックス駆動方式のもので、ＦＬＣ又はＡＦＬＣを有するものを用いる。
【０００５】
上記画素ずらし素子１０６，１０７は、それぞれ液晶１０６ａ，１０７ａと複屈折素子１０６ｂ，１０７ｂとで構成されている。この液晶１０６ａ，１０７ａは、電圧に応じて光線の偏光方向を変える性質を有しており、更に上記複屈折素子１０６ｂ，１０７ｂは、偏光方向によって光線をずらす性質を有している。従って、画素ずらし素子駆動回路１０２によって、上記画素ずらし素子１０６，１０７に所定の電圧をかける事で、図に示す光線の位置Ｐ1 ，Ｐ2 ，Ｐ3 の中から所望とする観察位置を自由に選択することができる。
【０００６】
この従来技術に係る映像表示装置では、このような手法により、入射された光線をずらすことで、画素の観察位置を変化され、見かけ上の画素数を増やしていた。
【特許文献１】特開平９−３２２０９９号公報（特願平８−１５７３９４号）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、その目的とするところは、表示する画像に応じて画素ずらしの方法を切換自在とし、各種画像に対して最適に高解像化された表示を得るとともに、消費電力を抑えることにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の第１の態様は、複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置において、上記表示面に対する映像表示位置を、上記画素の配列ピッチの略整数倍もしくは略整数分の１のいずれかだけ選択的に画素シフトさせる制御手段と、上記制御手段の動作に同期して、実効的に上記表示面を選択的にシフトさせる画素ずらし素子制御手段と、上記映像信号が動きの早い映像であるか、動きの遅い映像であるかを判定する動画判定手段とを具備し、上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときは、上記制御手段と画素ずらし素子制御手段により画素と表示面とをシフトさせ、上記動画判定手段により上記映像信号が動きの早い映像であると判定されたときは、上記制御手段と画素ずらし素子制御手段により画素と表示面とをシフトさせないことを特徴とする。
【０００９】
上記第１の態様は以下の作用を奏する。即ち、本発明の第１の態様では、複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置において、上記表示面に対する映像表示位置が、制御手段によって上記画素の配列ピッチの略整数倍もしくは略整数分の１のいずれかだけ選択的に画素シフトされ、上記制御手段の動作に同期して、画素ずらし制御手段によって、実効的に上記表示面が選択的にシフトされ、上記映像信号が動きの早い映像であるか、動きの遅い映像であるかが動画判定手段によって判定され、上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときは、上記制御手段と画素ずらし素子制御手段により画素と表示面とがシフトされ、上記動画判定手段により上記映像信号が動きの早い映像であると判定されたときは、上記制御手段と画素ずらし素子制御手段により画素と表示面とがシフトされない。
【００１０】
また、上記目的を達成するために、本発明の第２の態様は、複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置において、上記表示面に表示される映像を、上記表示面の少なくとも一部領域について、選択的に書き換える映像書き換え手段と、上記映像書き換え手段の動作に同期して、実効的に表示面を選択的にシフトさせる表示面シフト手段と、上記映像信号が動きの早い映像であるか、動きの遅い映像であるかを判定する動画判定手段とを具備し、上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときは、上記映像書き換え手段により表示面の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされることを特徴とする。
【００１１】
上記第２の態様は以下の作用を奏する。即ち、本発明の第２の態様では、複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置において、映像書き換え手段により、上記表示面に表示される映像が、上記表示面の少なくとも一部領域について、選択的に書き換えられ、表示面シフト手段により、上記映像書き換え手段の動作に同期して、実効的に表示面が選択的にシフトされ、上記映像信号が動きの早い映像であるか、動きの遅い映像であるかが動画判定手段により判定され、上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときは、上記映像書き換え手段により表示面の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされる。
【００１２】
また、上記目的を達成するために、本発明の第３の態様は、複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置であって、上記映像信号が書き込まれるフィールドメモリと、上記映像信号のフィールド周波数を可変とするように、上記フィールドメモリへの書き込みデータ量と上記フィールドメモリからの読み出しデータ位置とを制御するフィールドメモリ制御手段と、上記フィールドメモリ制御手段の動作に同期して、実効的に表示面を選択的にシフトさせる表示面シフト手段と、上記映像信号が動きの早い映像であるか、動きの遅い映像であるかを判定する動画判定手段とを具備し、上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときに、上記フィールドメモリ制御手段により、上記フィールドメモリから読み出される映像信号が上記フィールドメモリに書き込まれる映像信号の整数倍のフィールド周波数となるように上記書き込みデータ量及び上記読み出しデータ位置が制御されて表示面の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされることを特徴とする。
【００１３】
上記第３の態様は以下の作用を奏する。即ち、本発明の第３の態様では、複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置であって、フィールドメモリに上記映像信号が書き込まれ、フィールドメモリ制御手段により、上記映像信号のフィールド周波数を可変とするように、上記フィールドメモリへの書き込みデータ量と上記フィールドメモリからの読み出しデータ位置とが制御され、表示面シフト手段により上記フィールドメモリ制御手段の動作に同期して、実効的に表示面が選択的にシフトされ、動画判定手段により上記映像信号が動きの早い映像であるか動きの遅い映像であるかが判定され、上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときに、上記フィールドメモリ制御手段により、上記フィールドメモリから読み出される映像信号が上記フィールドメモリに書き込まれる映像信号の整数倍のフィールド周波数となるように上記書き込みデータ量及び上記読み出しデータ位置が制御されて表示面の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされる。
【発明の効果】
【００１４】
本発明によれば、表示する画像に応じて画素ずらしの方法を切換自在とし、各種画像に対して最適に高解像化された表示を得るとともに、消費電力を抑えることができる映像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して、本発明の実施の形態について説明する。図１は第１の実施の形態に係る映像表示装置の構成を示す図である。尚、同図には本実施の形態に係る映像表示装置の構成要素のうち特徴となるもののみを示し、その他の構成要素は図示及び説明を省略する。
【００１６】
同図に於いて、不図示の映像ソース源からの映像信号は、２つに分岐され、フィールドメモリ１と動画判定回路２にそれぞれ入力される。この動画判定回路２は、入力された映像信号が、例えば動画などの動きの早い映像に係るものか、例えば静止画などの動きの少ない映像に係るものかを判定するものである。この動画判定回路２による判定結果は、後段のフィールドメモリ制御回路３、ＬＣＤ制御回路４、画素ずらし素子制御回路５に入力される。そして、これら各回路３乃至５は、上記判定結果に基づいて動作が後述するように変更される。
【００１７】
上記フィールドメモリ制御回路３は、フィールドメモリ１に与えるアドレスとフィールドメモリ１を制御する制御信号を生成する。即ち、上記動画判定回路２により映像信号が動きの早い映像に係るものであると判定されたときは、フィールドメモリ制御回路３は、フィールドメモリ１にＬＣＤの画素数分だけのデータが書き込まれるように制御し、一方、当該フィールドメモリ１のデータを読み出すときは、入力された映像信号と同じになるようにデータが読み出されるよう制御する。つまり、図２に示されるように、出力映像信号（図２下段）は、入力映像信号（図２上段）と同じ波形で、１フィールドだけ遅れた信号となる。
【００１８】
これに対して、上記動画判定回路２により、映像信号が動きの少ない映像に係るものであると判定された場合には、フィールドメモリ制御回路３は、図３に示されるように、出力映像信号（図３下段）が入力映像信号（図３上段）の３倍のフィールド周波数となるように、上記フィールドメモリ１を制御する。さらに、フィールドメモリ制御回路３は、フィールドメモリ１にＬＣＤの画素数の３倍のデータが書き込まれるように制御する。一方、読み出し時には、フィールドメモリ制御回路３により、図３に示されるように、最初のフィールドでは丸印の部分のデータ（３ｎ＋０列のデータ；ｎは整数）が読み出され（画素ずらし位置１に相当）、次のフィールドでは、三角印の部分のデータ（３ｎ＋１列のデータ；ｎは整数）が読み出され（画素ずらし位置２に相当）、その次のフィールドでは、バツ印の部分のデータ（３ｎ＋２列のデータ；ｎは整数）が読み出される（画素ずらし位置３に相当）ように、フィールドメモリ１が制御される。
【００１９】
つまり、これによれば、入力される映像信号の１フィールドには、ＬＣＤの画素数の３倍のデータ量があり、出力される映像信号の１フィールドには、ＬＣＤの画素数分だけのデータ量しかないことになる。その代わり、入力される映像信号の１フィールドの期間に出力される映像信号が３フィールドとなり、各々が別の列のデータを有することになる。
【００２０】
上記ＬＣＤ制御回路４は、走査信号等、ＬＣＤを制御する信号を生成する。即ち、上記動画判定回路２により、映像信号が動きの早い映像に係るものであると判定されたときは、図２に示される普通の映像信号をＬＣＤに表示することを指示する制御信号を生成する。また、上記動画判定回路２により、映像信号が上記動きの少ない画像に係るものであると判定されたときは、図３に示される３倍速の映像信号をＬＣＤに表示することを指示する制御信号を生成する。こうして生成された制御信号は、不図示のＬＣＤに出力される。
【００２１】
上記画素ずらし素子制御回路５は、不図示の画素ずらし素子を構成する液晶に出力する信号を生成する。上記動画判定回路２により、上記映像信号が動きの早い映像に係るものであると判定されたときは、所定の信号を与えて、画素ずらし位置を変化させないように画素ずらし素子を制御する。
【００２２】
一方、上記動画判定回路２により、上記映像信号が動きの少ない画像に係るものであると判定されたときは、図３に示されるように、出力映像信号のフィールドと同期して、画素ずらし位置が変化する旨を指示する信号を生成し、不図示の画素ずらし素子に与える。但し、映像信号のフィールドと画素ずらし信号の位相が一致するとは限らない。すなわち、例えば図６に示されるように、フィールドの途中で画素ずらし位置が変化する場合もある。
【００２３】
以上説明したように、第１の実施の形態に係る映像表示装置では、映像信号が動きの早い映像に係るものであるときは画素ずらしを行わないで、動きの少ない映像に係るものであるときは画素ずらしを行う。早い動きのある映像は、その動きの速さに起因して細部が気にならないので、画素ずらしを行わない解像力の低い画像でも問題は生じない。動きの少ない画像のときは、映像の細部まで気になるので、画素ずらしを行い解像力を高くする。上記画素ずらしを行わないときは、映像信号のサンプリング周波数やＬＣＤの制御信号の周波数を低くできるので、消費電力を抑えることができるといった利点がある。
【００２４】
ここで、第１の実施の形態に係る映像表示装置の改良例を説明する。応答速度の遅い映像表示素子を利用する場合においては、通常のＮＴＳＣ(National Television System Committee)、ＰＡＬ(Phase Alternation by Line color television)等の周波数レートの３倍の速度で映像信号を書き換えるのは難しい。そこで、画素ずらしを行うときも通常の周波数レートで映像信号を書き換える。即ち、動きの早い映像の時は画素ずらしを行わないので、上記説明と全く同じ動作となる。一方、動きの少ない映像のときは、出力映像信号と画素ずらし位置が、図４に示されるタイミングとなるように、フィールドメモリ制御回路３、ＬＣＤ制御回路４、画素ずらし素子制御回路５を動作させる。
【００２５】
このとき、上記フィールドメモリ制御回路３は、上記フィールドメモリ１にＬＣＤの画素数の３倍のデータ量が書き込まれるように制御する。そして、読み出し時には、フィールドメモリ制御回路３は、フィールドメモリ１より３列に１列分のデータ（丸印のデータ）だけが読み出され、次のフィールドでは最初に読み出された列の隣の列のデータ（三角印のデータ）が読み出され、その次のフィールドは更に一つ隣の列のデータ（バツ印のデータ）が読み出されるように制御する。また、ＬＣＤ制御回路４は、出力映像信号のフィールド周波数が、画素ずらしを行っても行わなくても同じである為、早い動きの映像又は動きの少ない映像のいずれの時も同じ動作をすることになる。また、画素ずらし制御回路５は、図４に示されるように、画素ずらし位置が出力映像信号のフィールドに同期して変化するように画素ずらし信号を生成する。
【００２６】
以上の動作によれば、応答速度の遅い映像表示素子を利用する場合において、ＬＣＤの書き換え周波数レートは通常のままで画素ずらしを行うことが可能となる。また、画素ずらしを行う時は、動きが少ない映像の場合であるから、映像の書き換え速度が少し落ちても問題はない。これにより、応答速度の遅い映像表示素子を使って画素ずらしをする場合において、フィールドメモリに書き込む際、フィールド毎に画素ずらしする事で高解像化が図れる。また、通常の周波数レートで画素ずらし位置に対応するように位相をずらしてサンプリングすれば、ＬＣＤの画素数の３倍のデータを書き込む必要が無いので、フィールドメモリ１の容量を減らすことができるので更に好ましい。
【００２７】
この他、画素ずらしをするモードにおいて、フィールド周波数を低くする他に、動きの遅い一部だけを画素ずらしするようにしても良い。また、画素ずらしをする部分を複数にしても良い。かかる場合、１番動きの少ない所と次に動きの少ないところの２カ所を画素ずらしにする等の手法が考えられる。
【００２８】
尚、第１の実施の形態の上記説明では、画素ずらし素子を２つ使う２回ずらしで説明したが、これに限定されるものではなく、１回又は３回以上のずらしでも上記説明と同様のことが言えることは勿論である。
【００２９】
また、上記動画判定回路２としては、動きベクトルを測定する方法が過去に特公平７−７９４７４号公報等により種々提案されているが、それらの方法のいずれかを採用して動きベクトルを測定し、ベクトルの大きさによって判定すれば良い。そのとき、判定基準は、画素ずらし無しで表示できる空間周波数以上の空間周波数が認知されなくなる速度が基準となる。いくら画素ずらしをしても、動きが速くて細部が認識されていないので意味がないが、実際には、眼で動いている物を追従すると、実質的に速度は遅くなるので、基準となる速度より少し早い速度で、画素ずらし有り／無しを切り替えた方が良い。
【００３０】
次に第２の実施の形態について説明する。図５は第２の実施の形態に係る映像表示装置の構成を示す図である。尚、同図には本実施の形態に係る映像表示装置の構成要素のうち特徴となるもののみを示し、その他の構成要素は図示及び説明を省略する。
【００３１】
同図に於いて、不図示の映像ソース源からの映像信号は３つに分岐され、後段のフィールドメモリ１、一様性判定回路６、空間周波数検出回路７にそれぞれ入力される。この一様性判定回路６は、画像全体の空間周波数が一様か或いは一部だけ空間周波数が高いかを判定する回路であり、その判定結果は、後段のフィールドメモリ制御回路３、ＬＣＤ制御回路４、画素ずらし素子制御回路５にそれぞれ入力される。上記空間周波数検出回路７は、映像信号の空間周波数が高い行を検出するものであり、その検出結果は、同様に後段のフィールドメモリ制御回路３、ＬＣＤ制御回路４、画素ずらし素子制御回路５にそれぞれ入力される。
【００３２】
上記一様性判定回路６の判定結果と上記空間周波数検出回路７の検出結果によって、フィールドメモリ制御回路３、ＬＣＤ制御回路４、画素ずらし素子制御回路５の各回路の動作は後述するように変更される。
【００３３】
上記一様性判定回路６により、画面全体の空間周波数が一様になっていると判定された場合には、画素ずらしをしないで通常の表示をする。この場合の、フィールドメモリ制御回路３、ＬＣＤ制御回路４、画素ずらし素子制御回路５の各回路の動作は、上記第１の実施の形態の画素ずらしをしないときと同じである。
【００３４】
一方、上記一様性判定回路６により、画像の一部だけが空間周波数が高いと判定された場合には、以下のように画素ずらしを行う。即ち、画素ずらしをする場合、各回路は空間周波数検出回路７で検出された行の前後の何行かの一部分だけ、画素ずらしを行うように動作する。
【００３５】
上記フィールドメモリ制御回路３は、図６に示されるように、出力の映像信号が入力の映像信号の１フィールドの間に３フィールドが出力されるように、フィールドメモリ１を制御する。つまり、上記フィールドメモリ制御回路３は、出力映像信号の１フィールド目は入力映像信号の１フィールドの全行分のデータを有し、出力映像信号の次のフィールドは画素ずらしをする一部の行のデータを有し、その次のフィールドも画素ずらしをする一部の行のデータを有するように制御する。さらに、１フィールド目は（３ｎ＋０）列目の列データを有し、２フィールド目は（３ｎ＋１）列目のデータを有し、３フィールド目は（３ｎ＋２）列目のデータを有するように制御する。
【００３６】
画素ずらしをする行は、空間周波数検出回路７の検出結果によって決定される。例えば、画素ずらしをする範囲をＬ行とし、空間周波数検出回路７の結果をｘ行とすると、ｘ−Ｌ／２行からｘ＋Ｌ／２行までの範囲で、画素ずらしをする。範囲Ｌは、予め決定された値であり、映像表示素子の応答速度に基づいて決まるものであり、応答速度が早い時は大きくなり、遅いときは小さくなる。
【００３７】
上記ＬＣＤ制御回路４は、図６に示される出力映像信号が、不図示のＬＣＤに表示されるように走査信号等を生成する。即ち、１フィールド目は全行に走査線信号が順次与えられ、２フィールド目と３フィールド目にはｘ−Ｌ／２行からｘ＋Ｌ／２行までに走査信号が順次与えられる。
【００３８】
上記画素ずらし素子制御回路５は、図６に示されるタイミングでずらし位置が変化するように、画素ずらし信号を生成する。画素をずらすタイミングは、先に従来技術で説明したように、最も高解像にしたい行のデータを書き換えているときに、画素の位置をずらした方が良い。そこで、図６に示されるように、出力映像信号の各フィールドの途中で画素ずらし位置を切り替えている。即ち、空間周波数検出回路７によって得られたｘ行を書き換える時に、画素ずらし位置を切り替える。
【００３９】
以上説明したように、第２の実施の形態では、各回路を上記したように動作させることで、部分的に空間周波数の高い映像の場合、その空間周波数の高い部分が画素ずらしにより高解像で表示される。しかも、テキスト画面のように全体的に空間周波数が一様な画像に対し、一部だけ高解像にし、違和感を与えることがない。
【００４０】
さらに、一部画素ずらしを行う場合において、特に画素ずらしをする部分を一部だけでなく最も空間周波数の高いところ及び２番目に空間周波数の高いところの２カ所を画素ずらしする場合には、その２ケ所の画素ずらしをする行数の合計を１ケ所の時と同じにする必要がある。従って、行数を多くすると、走査速度を早くしなければならない。
【００４１】
また、第２の実施の形態では、水平に走査しながら画像を生成しているので、上記一様性判定回路６は、各行の空間周波数のスペクトルを比較すればよい。即ち、先ず最初に各行をフーリエ変換して、空間周波数のスペクトルを求める。次いで、隣の行とのスペクトルパターンの相関関係を求める。続いて、こうして求めた相関関係の変化の仕方から一様性を判断し、画素ずらしをする部分を決定する。空間周波数が一様な画像の場合、各行のスペクトルパターンは同じ形になるので、相関関係は全て大きい値となる。
【００４２】
空間周波数が高い行が集まっている部分があると、空間周波数の高い所と低い所の境目で相関関係が小さくなる。ゆえに、相関関係の小さいところを境界にして、いくつかのグループに分けて、グループ毎にスペクトルパターンを比較し、高い空間周波数の部分が大きいグループの範囲を画素ずらしするようにする。
【００４３】
この判定基準は、高い空間周波数成分を持つグループの行数が、予め設定してある画素ずらしをする行数より、どれくらい多いかが基準になる。グループの行数が画素ずらしをする行数の約２倍までの行のまとまりならば一部画素ずらしをし、それ以上の時は一様として一部画素ずらしはしない。尚、一様性の判定方法は、この手法に限定されるものではなく、他の種々の方法を採用することができることは勿論である。また、表示対象によって基準を変更自在とすれば更によいことは勿論である。
【００４４】
次に第３の実施の形態について説明する。図７は第３の実施の形態に係る映像表示装置の構成を示す図である。尚、同図には本実施の形態に係る映像表示装置の構成要素のうち特徴となるもののみを示し、その他の構成要素は図示及び説明を省略する。また、動画判定回路２と一様性判定回路６の判定の方法とその基準は、前述した第１及び第２の実施の形態と同様である為、ここでは説明を省略する。
【００４５】
同図に於いて、不図示の映像ソース源からの映像信号は、４つに分岐され、フレームメモリ１、動画判定回路２、一様性判定回路６、空間周波数検出回路７にそれぞれ入力される。この動画画判定回路２、一様性判定回路６、空間周波数検出回路７の動作は、上記第１，第２の実施の形態と同様である。この動画判定回路２と一様性判定回路６の結果は、画素ずらしモード決定回路９に入力される。
【００４６】
この画素ずらしモード決定回路９は、動画判定回路２と一様性判定回路６の結果に基づいて３つの画素ずらしモードのうち１つの選択する。ここで、３つの画素ずらしモードとは、「画素ずらしなしのモード」、「全面画素ずらしモード」、「一部画素ずらしモード」である。この画素ずらしモード決定回路９により決定された結果は、フィールドメモリ制御回路３、ＬＣＤ制御回路４、画素ずらし素子制御回路５の各回路に与えられる。各回路は、画素ずらしモード決定回路９が決定したモードで表示されるように動作する。画素ずらしなしのモード、全面画素ずらしモードは、第１実施例で説明した動作と同様の動作を行う。
【００４７】
一方、一部画素ずらしモード時は、第２の実施の形態の説明と同様に、空間周波数検出回路７の結果によって画素ずらしする行を決め、部分的に画素ずらしをする。以上のように、各回路の動作は、第１，第２の実施の形態と同様である為、ここでは、画素ずらしモード決定回路９の動作を中心に説明する。
【００４８】
ここで、図８は画素ずらしモードの決定方法を示すフローチャートである。最初に一様性判定回路６の結果を判定する（ステップＳ１）。一様性判定回路６の結果が一部だけ空間周波数が高い画面の場合、直ぐに一部画素ずらしモードに決定する（ステップＳ２）。一部に空間周波数の高い場所があるわけでなく画面全体の空間周波数が一様の場合は、さらに動画判定回路２の結果を判定する（ステップＳ３）。そして、動画判定回路２の結果が、早い動きのある映像の場合、画素ずらしなしのモードに決定する（ステップＳ４）。逆に、早い動きはなく、動きの少ない映像の場合は、全画面ずらしモードに決定する（ステップＳ５）。
【００４９】
以上説明したように、第３の実施の形態では、最初に一様性を判定しているので、画面全体が一様な画面に対して一部だけ画素ずらしをして違和感を与えることはない。さらに、動きが早く細部まで見えない画像に対しては、画素ずらしを行わないことで、映像信号とＬＣＤ制御信号の周波数を低く抑え、消費電力を少なくすることができる。
【００５０】
さらに、全画面ずらしモードの時、第１の実施形態と同様に、通常の周波数レートで画素ずらしをすれば、応答速度の遅い表示素子にも対応できる。この他、一部画素ずらしモードは２回ずらしで行い、全面画素ずらしは１回ずらしで行う等も同様に考えられる。この場合も、全画面画素ずらしモードは、２倍速のレートと通常の周波数レートの２つが考えられる。また、一部画素ずらしモード時には、画素ずらしをする部分を複数にしても良い。
【００５１】
以上、本発明の実施の形態について説明したが、本発明はこれに限定されることなく、その趣旨を逸脱しない範囲で、種々の改良・変更が可能であることは勿論である。たとえば、上記実施の形態では、画素ずらし素子を用いてＬＣＤの表示面を光学的にシフトさせるようにしたが、表示面自体、すなわちＬＣＤ自体を、たとえば圧電素子等を用いてシフトさせるように構成してもよい。また、ＨＭＤの如き表示面上の映像を接眼光学系を介して観察するものにも適用することができることは勿論である。
【００５２】
尚、本発明の上記実施の形態には以下の発明が含まれる。  
（１）複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置であって、上記表示面に表示される映像を、上記表示面の少なくとも一部領域について、選択的に書き換える映像書き換え手段と、上記映像書き換え手段の動作に同期して、実効的に表示面を選択的にシフトさせる表示面シフト手段と、上記映像信号が動きの早い映像であるか、動きの遅い映像であるかを判定する動画判定手段と、を具備し、上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときに、上記映像書き換え手段により表示面の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされることを特徴とする映像表示装置。  
（２）上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときに、入力される上記映像信号のフィールド周期と同じ周期で、上記映像書き換え手段により表示面の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされることを特徴とする上記（１）に記載の映像表示装置。  
（３）上記動画判定手段は、上記映像信号の動きの遅い部分を特定する手段を更に有し、上記動画判定手段により上記映像信号が動きの遅い映像であると判定されたときに、上記映像書き換え手段により表示面の上記動きの遅い部分に対応する一部領域の映像が書き換えられることを特徴とする上記（１）に記載の映像表示装置。  
（４）複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置であって、上記表示面に表示される映像を選択的に書き換える映像書き換え手段と、上記映像書き換え手段の動作に同期して、実効的に表示面を選択的にシフトさせる表示面シフト手段と、上記映像信号の空間周波数が全体的に一様であるか、部分的に高いものであるかを判定する一様性判定手段と、を具備し、上記一様性判定手段により映像信号の空間周波数が部分的に高いと判定されたときに、上記映像書き換え手段により表示面の空間周波数が高い部分に対応する一部領域の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされることを特徴とする映像表示装置。  
（５）複数の画素を配列してなる表示面を有し、映像信号に基づいて映像を上記表示面に表示する映像表示装置であって、上記表示面に表示される映像を選択的に書き換える映像書き換え手段と、上記映像書き換え手段の動作に同期して、実効的に表示面を選択的にシフトさせる表示面シフト手段と、上記映像信号が動きの早い映像であるか、動きの遅い映像であるかを判定する動画判定手段と、上記映像信号の空間周波数が全体的に一様であるか、部分的に高いものであるかを判定する一様性判定手段と、を具備し、上記動画判定手段により上記映像信号が動きの遅い映像であると判定され、且つ、上記一様性判定手段により上記映像信号の空間周波数が全体的に一様であると判定されたときには、上記映像書き換え手段により表示面の全領域の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされるようになされ、上記動画判定手段の判定結果に関わらず上記一様性判定手段により上記映像信号の空間周波数が部分的に高いと判定されたときには、上記映像書き換え手段により表示面の上記空間周波数が高い部分に対応する一部領域の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされるようになされたことを特徴とする映像表示装置。  
（６）上記動画判定手段により上記映像信号が動きの遅い映像であると判定され、且つ、上記一様性判定手段により上記映像信号の空間周波数が全体的に一様であると判定されたときには、入力される上記映像信号のフィールド周期と同じ周期で、上記映像書き換え手段により表示面の全領域の映像が書き換えられ、上記表示面シフト手段により表示面がシフトされることを特徴とする上記（５）に記載の映像表示装置。  
（７）上記一部領域は、上記表示面上で複数の領域に分離されているものであることを特徴とする上記（１），（４）または（５）に記載の映像表示装置。  
（８）上記表示面シフト手段は、上記画素の配列ピッチの略整数倍もしくは略整数分の１のいずれかだけ選択的にシフトさせるものであることを特徴とする上記（１）、（４）または（５）に記載の映像表示装置。
【００５３】
請求項２〜６によれば、映像信号が早い動きを含んでいるか否かに基づいて、画素ずらしをするか否かを決める事で、動きが早く細かい所まで見えない画像に対して画素ずらしをしないので、映像表示素子の駆動周波数を低く抑えることができ、消費電力を小さくすることができる。さらに、早い応答速度の表示素子でなくても使用することができる。
【００５４】
上記（４），（７），（８）によれば、全面が一様な解像力の画像かどうかに基づいて一部画素ずらしをするか否かを決める。即ち、全面が一様な解像力の画像に対してのみ一部画素ずらしをするので、違和感を与えることがない。
【００５５】
上記（５）乃至（１１）によれば、全面が一様な解像力の画像か否かと、映像信号が早い動きを含んでいるか否かに基づいて画素ずらしを決定する。即ち、全面が一様な解像力の画像に対して一部画素ずらしを行うので、違和感を与えることがなく、動きが早く細かい所まで見えない画像に対しては画素ずらしを行わないので、映像表示素子の駆動周波数を低く抑えることができ、消費電力を小さくすることができる。更に、それほど早い応答速度の表示素子でなくても使用することができる。
【図面の簡単な説明】
【００５６】
【図１】第１の実施の形態に係る映像表示装置の構成を示す図である。
【図２】入力映像信号と出力映像信号の関係を示す図である。
【図３】フィールドメモリ１にＬＣＤの画素数の３倍のデータが書き込まれるように制御する場合の入力映像信号と出力映像信号の関係を示す図である。
【図４】応答速度の遅い映像表示素子を利用する場合の入力映像信号と出力映像信号の関係を示す図である。
【図５】第２の実施の形態に係る映像表示装置の構成を示す図である。
【図６】入力映像信号と出力映像信号の関係を示す図である。
【図７】第３の実施の形態に係る映像表示装置の構成を示す図である。
【図８】画素ずらしモードの決定方法を示すフローチャートである。
【図９】従来技術に係る映像表示装置の構成を示す図である。
【図１０】従来技術に係る映像表示装置におけるＬＣＤの映像書き換え部分を示す図である。
【符号の説明】
【００５７】
１ フィールドメモリ
２ 動画判定回路
３ フィールドメモリ制御回路
４ ＬＣＤ制御回路
５ 画素ずらし素子制御回路
【図１】
2006345550.tif 000003
【図２】
2006345550.tif 000004
【図３】
2006345550.tif 000005
【図４】
2006345550.tif 000006
【図５】
2006345550.tif 000007
【図６】
2006345550.tif 000008
【図７】
2006345550.tif 000009
【図８】
2006345550.tif 000010
【図９】
2006345550.tif 000011
【図１０】
2006345550.tif 000012