(57)【要約】 【課題】  簡便にかつ正確に複数の基板を装着接続することのできる回路基板を提供する。【解決手段】  回路基板１０は、表面から立上がるようにして盛りはんだによる突起部１２が形成される第１のＦＰＣ１１と、第１のＦＰＣ１１に形成される突起部１２に対応する位置に嵌入孔１３が形成される第２のＦＰＣ１４とを含み、第１のＦＰＣ１１と第２のＦＰＣ１４とが、嵌入孔１３に突起部１２が嵌入されることによって位置決めされて互いに装着される構成である。【選択図】      図１
2006080227.tif 000002
【特許請求の範囲】
【請求項１】
表面に電子回路が形成された回路基板であって、
表面から立上がるようにして盛りはんだによる突起部が形成される第１の基板と、
第１の基板に形成される突起部に対応する位置に嵌入孔が形成される第２の基板とを含み、
第１の基板と第２の基板とが、第２の基板の嵌入孔に第１の基板の突起部が嵌入されることによって位置決めされて互いに装着されることを特徴とする回路基板。
【請求項２】
第２の基板が複数枚であることを特徴とする請求項１記載の回路基板。
【請求項３】
第１の基板と第２の基板とが、いずれもフレキシブルプリント基板であることを特徴とする請求項１または２記載の回路基板。
【請求項４】
第１の基板が、硬質基板であることを特徴とする請求項１または２記載の回路基板。
【請求項５】
第１の基板が、機構部品であることを特徴とする請求項１または２記載の回路基板。
【請求項６】
第１の基板の電子回路と第２の基板の電子回路とが、突起部を構成する盛りはんだによって電気的に接続されることを特徴とする請求項１〜５のいずれかに記載の回路基板。
【請求項７】
第２の基板の外方に臨む表面には、盛りはんだによる予備の突起部が形成されることを特徴とする請求項１〜６のいずれか１つに記載の回路基板。
【請求項８】
レーザ光を用いて光情報記録媒体に情報の記録、再生、消去の少なくともいずれか１つを実行可能な光ピックアップであって、
電力供給および／または電気信号授受の回路として、前記請求項１〜７のいずれか１つに記載の回路基板が備えられることを特徴とする光ピックアップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板およびそれを備える光ピックアップに関する。
【背景技術】
【０００２】
電子回路の高密度化の進展に伴い、１基板上に必要とするすべての電子回路および部品を実装する方法から、電子回路の一部が予め形成された基板同士を装着することによって、高密度で複雑多岐なデバイスの実装を容易にする方法がとられるようになっている。
【０００３】
図６は、従来の回路基板１の実装状態を示す断面図である。従来の回路基板１における電子回路の形成された基板２同士の装着および結線は、たとえばスルーホール３によって行われている。スルーホール３による方法では、装着接続するべき基板２同士に貫通孔を形成し、該貫通孔に導電性物質で導通路を形成することによって、基板２同士の回路を接続するものである。
【０００４】
図７は、従来の他の回路基板４の実装状態を示す断面図である。図７に示す回路基板４では、第１のフレキシブルプリント基板（略称ＦＰＣ）５と、第２のＦＰＣ６とに、それぞれ貫通孔８，９を形成し、第１のＦＰＣ５と第２のＦＰＣ６とを重ね合せ、貫通孔同士を整合させて取付ビス７を挿通させて装着している。
【０００５】
図６および図７に示すいずれの実装においても、それぞれの基板に形成されている電子回路間を接続するためには、重ね合せる基板同士を正確に位置決めすることが重要である。基板同士を装着するに際し、基板同士を位置決めする工夫のなされた回路基板が種々提案されている。
【０００６】
たとえば配線基板上の導電パターンに上面に突起を有する接続導体をはんだ付けによって接続し、接続導体の突起を第２の配線基板のスルーホールに嵌合して、両基板を重ね合せてはんだ付けすることが提案されている（特許文献１参照）。
【０００７】
しかしながら、特許文献１の技術では、突起を有する形状の接続導体をわざわざ作製し、さらに作製した接続導体を配線基板上に接続しなければならないという組立上の煩雑さがある。
【０００８】
また下層基板と上層基板との間に実装されるチップ部品そのものに段差部を形成し、該段差部上の柱状部を上層基板の開口部を嵌入させることによって位置決めすることが提案されている（特許文献２参照）。
【０００９】
しかしながら、特許文献２の技術では、実装されるチップ部品に段差部を加工しなければならず、加工を施すことができるチップ部品が限られるとともに、加工を可能にするべくチップ部品の寸法に余裕を持たせると大型化して回路基板の高密度化が阻害されるという問題がある。
【００１０】
また半導体チップが搭載されるとともにランドが形成され、ランドと導通する箇所に設けられる第１はんだバンプを有する第１プリント配線板と、第１はんだバンプに対応して穴が形成された絶縁フィルムと、穴の一部に充填された第２はんだバンプとを有する第２プリント配線板とを備え、第１はんだバンプを穴に嵌入して位置決めするとともに、第１はんだバンプと第２はんだバンプとを溶融接合させることによって装着接続することが提案されている（特許文献３参照）。
【００１１】
しかしながら、特許文献３の技術は、半導体チップを搭載するプリント配線板の装着接続に係るものであり、半導体チップのゲート端子に接続されるランドに応じて多数の第１はんだバンプを形成しなければならず、また第１はんだバンプに対応するように第２プリント配線板側の絶縁フィルムに穴を形成し、さらにその穴底に第２はんだバンプを形成しなければならず、作製の工程が極めて煩雑であり、生産性の点で問題がある。
【００１２】
【特許文献１】実開平５−７９９７３号公報
【特許文献２】実開平５−８７９３４号公報
【特許文献３】特開平７−５８２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、簡便にかつ正確に複数の基板を装着接続することのできる回路基板およびそれを備える光ピックアップを提供することである。
【課題を解決するための手段】
【００１４】
本発明は、表面に電子回路が形成された回路基板であって、
表面から立上がるようにして盛りはんだによる突起部が形成される第１の基板と、
第１の基板に形成される突起部に対応する位置に嵌入孔が形成される第２の基板とを含み、
第１の基板と第２の基板とが、第２の基板の嵌入孔に第１の基板の突起部が嵌入されることによって位置決めされて互いに装着されることを特徴とする回路基板である。
また本発明は、第２の基板が複数枚であることを特徴とする。
【００１５】
また本発明は、第１の基板と第２の基板とが、いずれもフレキシブルプリント基板であることを特徴とする。
【００１６】
また本発明は、第１の基板が、硬質基板であることを特徴とする。
また本発明は、第１の基板が、機構部品であることを特徴とする。
【００１７】
また本発明は、第１の基板の電子回路と第２の基板の電子回路とが、突起部を構成する盛りはんだによって電気的に接続されることを特徴とする。
【００１８】
また本発明は、第２の基板の外方に臨む表面には、盛りはんだによる予備の突起部が形成されることを特徴とする。
【００１９】
また本発明は、レーザ光を用いて光情報記録媒体に情報の記録、再生、消去の少なくともいずれか１つを実行可能な光ピックアップであって、
電力供給および／または電気信号授受の回路として、前記いずれか１つの回路基板が備えられることを特徴とする光ピックアップである。
【発明の効果】
【００２０】
本発明によれば、表面から立上がるようにして盛りはんだによる突起部が形成される第１の基板と、第１の基板に形成される突起部に対応する位置に嵌入孔が形成される第２の基板とが、第２の基板の嵌入孔に第１の基板の突起部が嵌入されることによって位置決めされて互いに装着される。このように盛りはんだという簡単な手段で位置決め用の突起部を形成し、該突起部と嵌入孔とを整合させることによって第１の基板と第２の基板とを正確にかつ容易に位置決めすることができるので、簡便にかつ正確に複数の基板を装着接続して回路基板を得ることが可能になる。
【００２１】
また本発明によれば、第２の基板として複数枚の基板を使用することができるので、たとえば片面一層のＦＰＣを複数枚第１の基板に装着接合することによって、多層基板構造の回路基板を得ることが可能になる。
【００２２】
また本発明によれば、第１の基板と第２の基板とが、いずれもフレキシブルプリント基板（ＦＰＣ）であるので、ＦＰＣを重ね合せることによって、複雑な回路パターンも容易に構成することができ、またジャンパ０Ωなどの繋ぎ部品点数を削減することが可能な多層回路基板を得ることができる。
【００２３】
また本発明によれば、第１の基板が、硬質基板であり、また機構部品であってもよい。このことによって、硬質基板とＦＰＣとの組合せの多層回路基板、またシャーシなどの機構部品とＦＰＣとの組合せの多層回路基板を実現することができる。
【００２４】
また本発明は、第１の基板の電子回路と第２の基板の電子回路とが、突起部を構成する盛りはんだを、たとえばリフローなどで溶融することによって電気的に接続されるので、別途接続材料を準備し接続部を形成する必要が無く、位置決め部材である盛りはんだの突起部によって簡単に接続することができる。
【００２５】
また本発明によれば、第２の基板の外方に臨む表面に、盛りはんだによる予備の突起部を形成しておくことによって、該予備の突起部を組立時の接続のために利用することができるので、接続のためのはんだを追加する必要がなくなる。
【００２６】
また本発明によれば、光ピックアップが上記の効果を奏するいずれかの回路基板を備えるので、設計の自由度が増し、コスト低減を実現することができる。
【発明を実施するための最良の形態】
【００２７】
図１は、本発明の実施の第１形態である回路基板１０の構成を簡略化して示す断面図である。回路基板１０は、その一方の表面１１ａから立上がるようにして盛りはんだによる突起部１２が形成される第１の基板１１と、第１の基板１１に形成される突起部１２に対応する位置に嵌入孔１３が形成される第２の基板１４とを含み、第１の基板１１と第２の基板１４とが、第２の基板１４の嵌入孔１３に第１の基板１１の突起部１２が嵌入されることによって位置決めされて互いに装着される。
【００２８】
本実施の形態では、第１の基板１１および第２の基板１４のいずれもが、可撓性を有するフィルム上に電子回路がプリント形成されたフレキシブルプリント基板（ＦＰＣ）である。
【００２９】
突起部１２は、第１のＦＰＣ１１上の電気的接続を必要とする部位および／または位置決めのために設定される部位に、第１のＦＰＣ１１の前記表面１１ａから立上がるようにして、本実施形態では略半球状に形成される。突起部１２は、盛りはんだであり、このはんだは錫−鉛はんだであってもよく、また無鉛はんだであってもよい。
【００３０】
このようにＦＰＣ同士を装着させて回路基板を構成することによって、複雑な回路パターンを容易に構成することが可能になり、またジャンパ０Ωなどの繋ぎの部品を省略して部品点数を削減することができコスト低減を実現することができる。
【００３１】
なお本実施の形態の回路基板では、ＦＰＣ同士が装着されるけれども、これに限定されることなく、第１の基板として、硬質基板が用いられてもよく、またシャーシなどの機構部品が用いられてもよい。
【００３２】
図２は、本発明の実施の第２形態である回路基板２０の構成を簡略化して示す断面図である。本実施形態の回路基板２０は、実施の第１形態の回路基板１０に類似し、対応する部分については同一の参照符号を付して説明を省略する。
【００３３】
回路基板２０において注目すべきは、第２のＦＰＣが２枚、すなわち第２のＦＰＣ１４ともう一つの第２のＦＰＣ２１（以後、便宜上このもう一つの第２のＦＰＣ２１を第３のＦＰＣ２１と呼ぶ）とが設けられることであり、また第３のＦＰＣ２１の外方に臨む表面２１ａには、盛りはんだによる予備の突起部２２が形成されることである。
【００３４】
第１のＦＰＣ１１に形成される突起部１２に対応する位置に嵌入孔２３が形成される第３のＦＰＣ２１を準備し、第３のＦＰＣ２１の嵌入孔２３に第１のＦＰＣ１１の突起部１２を嵌入させることによって位置決めし、第２のＦＰＣ１４の上にさらに第３のＦＰＣ２１を重ねて装着することができる。
【００３５】
このように、前述の回路基板１０の上に、さらに第３のＦＰＣ２１を重ねて装着することによって３層基板構造の回路基板２０を容易に得ることができる。すなわち、本発明によれば、回路基板としての製品完成後であっても、追加のＦＰＣを容易に位置決めして装着することができるので、パターン追加が容易であり、このことによって、要求機能に応じて多様な多層基板構造の回路基板を得ることが可能になる。
【００３６】
また、最外層の基板である第３のＦＰＣ２１の外方に臨む表面２１ａに、盛りはんだによる予備の突起部２２を形成しておくことによって、この予備の突起部２２を、たとえば回路基板２０が搭載される光ピックアップの組立時における接続のために利用することができるので、接続のためのはんだを追加する必要がなくなる。
【００３７】
図３は、ＦＰＣ同士を盛りはんだで接続した状態を示す断面図である。盛りはんだを突起物として位置決めに用いること以外にも、盛りはんだ２４を、第１のＦＰＣ１１のパターンはんだ面に設け、第２のＦＰＣ１４のパターンはんだ面と位置決めした後、たとえばリフローではんだを溶融させることによって、第１のＦＰＣ１１の電子回路と第２のＦＰＣ１４の電子回路とを、電気的に接続することに用いることができる。なお、図示を省くけれども、盛りはんだによる突起物１２を、第１のＦＰＣ１１のパターンはんだ面に形成し、第２のＦＰＣ１４の嵌入孔１２へ嵌入させて位置決めに用いた後、溶融させることによって、はんだ付けによる第１および第２ＦＰＣ１１，１４の電気的接続に用いることができる。
【００３８】
図４は本発明のもう一つの実施形態である光ピックアップ３０の構成を示す斜視図であり、図５は図４に示す光ピックアップ３０に備わる光学系３１の構成を簡略化して示す図である。図４に示す光ピックアップ３０は、レーザ光を用いて光情報記録媒体に情報の記録、再生、消去のいずれかを実行することができる装置であり、本発明の回路基板を備えることを特徴とする。
【００３９】
光ピックアップ３０は、大略、ハウジング３２と、ハウジング３２に装着されるピックアップ本体３３と、ハウジング３２の表面に設けられてピックアップ本体３３に対する電力供給および電気信号授受に用いられる本発明の回路基板３４とを含む。
【００４０】
ピックアップ本体３３には、光学系３１と、光学系３１に含まれる対物レンズ４６を、光情報記録媒体３５の情報記録面に対して合焦させるフォーカシングサーボおよび光情報記録媒体３５の表面に形成されるトラックに追随させるトラッキングサーボのために設けられる不図示の駆動系とが、備えられる。
【００４１】
光学系３１には、光源である半導体レーザ４１と、半導体レーザ４１から出射された光を回折するグレーティングレンズ４２と、ビームスプリッタ４３と、コリメートレンズ４４と、立上ミラー４５と、対物レンズ４６と、光情報記録媒体３５からの反射光を集光するスポット調整レンズ４７と、スポット調整レンズ４７で集光される光を受光する受光素子４８とが含まれる。
【００４２】
以下、ピックアップ本体３３における光学系３１の動作について説明する。半導体レーザ４１から出射された放射光は、グレーティングレンズ４２を通り、ビームスプリッタ４３によって反射され、コリメートレンズ４４によって平行光となる。コリメートレンズ４４で平行にされた光は、立上げミラー４５によって反射し、対物レンズ４６によって集束光とされ、光情報記録媒体３５の情報記録面で微小なスポットに結像される。
【００４３】
光情報記録媒体３５によって反射された反射光は、対物レンズ４６によって再び平行光となってコリメートレンズ４４を通過し、さらにビームスプリッタ４３を透過してスポット調整レンズ４７によって集束光となり、 受光素子４８によって受光検出される。この受光素子４８から情報信号およびサーボ信号を検出し、これら信号を元にして情報の記録、再生が行われる。
【００４４】
このようなピックアップ本体３３に対する電力供給および信号授受のための回路として本発明の回路基板３４が設けられる。回路基板３４は、硬質基板４９上に形成された盛りはんだ５１から成る突起部を、ＦＰＣ５０に予め形成される嵌入孔に嵌入させることによって、硬質基板４９にＦＰＣ５０が装着されたものである。
【００４５】
本発明の回路基板３４は、基板同士を正確かつ容易に位置決めして装着できるとともに追加装着も容易なので、フレキシブルに回路設計をすることができ、また部品の削減なども実現することができる。したがって、このような回路基板を搭載する光ピックアップは、設計の自由度が高く、コストの低減が可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の第１形態である回路基板１０の構成を簡略化して示す断面図である。
【図２】本発明の実施の第２形態である回路基板２０の構成を簡略化して示す断面図である。
【図３】ＦＰＣ同士を盛りはんだで接続した状態を示す断面図である。
【図４】本発明のもう一つの実施形態である光ピックアップ３０の構成を示す斜視図である。
【図５】図４に示す光ピックアップ３０に備わる光学系３１の構成を簡略化して示す図である。
【図６】従来の回路基板１の実装状態を示す断面図である。
【図７】従来の他の回路基板４の実装状態を示す断面図である。
【符号の説明】
【００４７】
１０，２０  回路基板
１１，１４，２１  ＦＰＣ
１２  突起部
１３，２３  嵌入孔
２２  予備の突起部  
２４  盛りはんだ
３０  光ピックアップ
３１  光学系
３２  ハウジング
３３  ピックアップ本体
３４  回路基板
４１  半導体レーザ  
４２  グレーティングレンズ  
４３  ビームスプリッタ  
４４  コリメートレンズ  
４５  立上げミラー  
４６  対物レンズ
４７  スポット調整レンズ
４８  受光素子
４９  硬質基板
５０  ＦＰＣ
５１  盛りはんだ
【図１】
2006080227.tif 000003
【図２】
2006080227.tif 000004
【図３】
2006080227.tif 000005
【図４】
2006080227.tif 000006
【図５】
2006080227.tif 000007
【図６】
2006080227.tif 000008
【図７】
2006080227.tif 000009