(57)【要約】【課題】  微細な薄膜トランジスタの製造工程において、大型基板面内で均一性良く信頼性が高いコンタクトコールおよびコンタクト配線を形成する。【解決手段】  層間絶縁膜９に対する１０：１ ＢＨＦによるウェットエッチングに続いて、同一レジストマスク１０を用いたドライエッチングを行うことにより、層間絶縁膜９およびゲート絶縁膜４にコンタクトホール１１，１２を連続して形成する。コンタクトホール１１，１２は、層間絶縁膜９の深さ方向途中まで設けられて、表面側に広く開口するテーパ状開口部と、このテーパ状開口部に連通し、層間絶縁膜９の深さ方向途中からソース／ドレイン領域３ｃが露出するまで設けられた表面に垂直な壁面の筒状開口部とを有する。【選択図】  図１
2006080244.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に下方電極を形成し、該下方電極を覆うように層間絶縁膜を形成する絶縁膜形成工程と、
該層間絶縁膜の一部にその深さ方向途中まで等方性エッチングを行った後、引き続いて該層間絶縁膜の同じ箇所に、該下方電極が露出するまで異方性エッチングを行って該層間絶縁膜に開口部を形成する開口部形成工程と、
該開口部および該層間絶縁膜上に上方電極を形成して、該開口部を通して該下方電極と該上方電極とを電気的に接続させる上方電極形成工程とを有する半導体装置の製造方法。
【請求項２】
ソース領域、ドレイン領域およびチャネル領域を含む半導体層と該チャネル領域に重畳したゲート電極との間にゲート絶縁膜が設けられた半導体素子を形成する半導体素子形成工程と、
該半導体素子上を覆うように層間絶縁膜を形成する絶縁膜形成工程と、
該層間絶縁膜の各一部に等方性エッチングを行った後、引き続いて該層間絶縁膜の同じ箇所に該ゲート電極、ソース領域およびドレイン領域がそれぞれ露出するまで異方性エッチングを行って該層間絶縁膜と該ゲート絶縁膜、および該層間絶縁膜に各開口部をそれぞれ形成する開口部形成工程と、
該開口部および該層間絶縁膜上に、ゲート配線、ソース配線およびドレイン配線をそれぞれ形成して、該ゲート電極と該ゲート配線、該ソース領域と該ソース配線、および該ドレイン領域と該ドレイン配線を電気的にそれぞれ接続させる配線形成工程とを有する半導体装置の製造方法。
【請求項３】
前記開口部形成工程は、マスクを用いて前記等方性エッチングをウェットエッチングにより行い、該ウェットエッチングで用いた同じマスクを用いて前記異方性エッチングをドライエッチングにより行う請求項１または２に記載の半導体装置の製造方法。 
【請求項４】
前記絶縁膜形成工程は、第１絶縁膜と第２絶縁膜とが積層された２層膜として前記層間絶縁膜を形成する請求項１または２に記載の半導体装置の製造方法。 
【請求項５】
前記第１絶縁膜を、前記第２絶縁膜をエッチングする等方性エッチングのエッチングストッパとする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１絶縁膜として窒化シリコン膜を形成し、前記第２絶縁膜として酸化シリコン膜を形成する請求項４または５に記載の半導体装置の製造方法。
【請求項７】
絶縁基板上に設けられた下方電極上に層間絶縁膜を介して上方電極が設けられ、該層間絶縁膜に設けられた開口部を通して該下方電極と該上方電極とが電気的に接続されている半導体装置において、
前記開口部は、該層間絶縁膜の深さ方向途中まで設けられ、表面側に広く開口するテーパ状開口部と、該テーパ状開口部に連通し、該層間絶縁膜の深さ方向途中から該下方電極が露出するまで設けられた該表面に垂直な壁面の筒状開口部とを有する半導体装置。
【請求項８】
ソース領域、ドレイン領域およびチャネル領域を含む半導体層と該チャネル領域に重畳したゲート電極との間にゲート絶縁膜が設けられた半導体素子が構成され、該半導体素子上を覆うように層間絶縁膜が設けられ、該層間絶縁膜上に設けられたゲート配線、ソース配線およびドレイン配線がそれぞれ、該層間絶縁膜および該ゲート絶縁膜、および該層間絶縁膜に設けられた各開口部をそれぞれ通して該ゲート電極、該ソース領域および該ドレイン領域と電気的にそれぞれ接続されている半導体装置において、
前記開口部は、該層間絶縁膜の深さ方向途中まで設けられて、表面側に広く開口するテーパ状開口部と、該テーパ状開口部に連通し、該層間絶縁膜の深さ方向途中から該ゲート電極、該ソース領域または該ドレイン領域がそれぞれ露出するまで設けられた該表面に垂直な壁面の筒状開口部とを有する半導体装置。
【請求項９】
前記層間絶縁膜は第１絶縁膜と第２絶縁膜とが積層された２層膜で構成されており、
前記開口部は前記テーパ状開口部の下端が前記第１絶縁膜と第２絶縁膜との界面部に位置している請求項７または８に記載の半導体装置。
【請求項１０】
前記第１絶縁膜として窒化シリコン膜を形成し、前記第２絶縁膜として酸化シリコン膜を形成する請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁材料からなる基板や、表面に絶縁膜が形成された基板などの絶縁基板上に形成される絶縁ゲート型トランジスタなどのＭＯＳ型半導体素子を用いた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、高性能なシステム液晶表示装置などの実現に向けて、ガラス基板などの絶縁基板上に高性能な半導体素子を形成することが試みられている。これらの装置に用いられる半導体素子には薄膜状のシリコン半導体を用いるのが一般的である。特に、薄膜トランジスタ（ＴＦＴ）は、アクティブマトリクス型液晶表示装置において、画像表示部に設けられるスイッチング素子およびドライバ（駆動回路）などの周辺回路部を構成する半導体素子として広く用いられている。
【０００３】
例えば、アクティブマトリクス型液晶表示装置において、液晶層を挟んで対向配置される一方の基板（アクティブマトリクス基板）上に互いに交差するように複数のゲート配線およびソース配線が設けられ、両配線で囲まれた領域毎に画素電極が設けられる。両配線の交差部近傍位置には、各画素電極にドレイン領域が接続され、ソース領域にソース配線が接続され、ゲート電極にゲート配線が接続された薄膜トランジスタ（ＴＦＴ）がスイッチング素子として設けられている。このアクティブマトリクス基板は、各画素電極と対向するように共通して対向電極が設けられた他方の基板（対向基板）と所定の間隔を開けて対向配置され、両基板の間に液晶材料が封入されている。さらに、アクティブマトリクス基板に周辺回路部を設ける場合には、画素電極およびＴＦＴが設けられた画像表示部の周辺部に、ＣＭＯＳ回路などからなるドライバなどの周辺回路が設けられている。
【０００４】
特に、近年では、高精細な画像表示および大容量の情報信号処理を行うために、ドライバなどの周辺回路部における駆動能力の向上が非常に重要な課題となっており、半導体素子に対して小型化および高速特性化の要求が強まっている。
【０００５】
ＴＦＴでは、より高速特性を得るために、非晶質シリコン薄膜よりも高移動度を有する多結晶シリコン薄膜を用いたＴＦＴが開発されている。これが例えば特許文献１に開示されている。また、装置の小型化のために、半導体素子の微細化も試みられている。
【０００６】
例えば液晶表示装置において、例えばトップゲート型のＴＦＴを用いる場合に、絶縁基板上に形成されたＴＦＴなどの半導体素子上を覆うように層間絶縁膜が設けられ、その層間絶縁膜上にソース配線およびドレイン配線などの配線層が設けられる。この層間絶縁膜に設けられたコンタクト開口部（コンタクトホール）において、ＴＦＴのソース領域およびドレイン領域と、ソース配線およびドレイン配線とが電気的に接続される電極構造になっている。
【０００７】
半導体素子の微細化が進むにつれて、そのコンタクトホール（コンタクト開口部）も微細化する必要がある。
【０００８】
このコンタクトホールは、従来、ウェットエッチング法またはドライエッチング法により、ソース領域およびドレイン領域を露出させるように層間絶縁膜およびゲート絶縁膜にエッチングを行って開口部を形成する。
【０００９】
図５は、ウェットエッチングのみによりコンタクトホールを形成した場合のコンタクトホールの形状を示す断面図である。図３には、半導体装置を構成するＴＦＴの基本構成例を示している。等方性エッチングをウェットエッチングにより行う事例としては例えば特許文献２に開示されている。
【００１０】
図５に示すように、表面にベースコート膜２が設けられたガラス基板１上に、チャネル領域３ａの両側にＬＤＤ領域３ｂおよびソース／ドレイン領域（ｎ＋領域）３ｃを有する半導体層３が設けられ、その半導体層３上を覆うように設けられたゲート絶縁膜４上にチャネル領域３ａと重畳するようにゲート電極５が設けられて薄膜トランジスタ（ＴＦＴ）が構成されている。このＴＦＴ上を覆うように、ゲート絶縁膜４およびゲート電極５上に層間絶縁膜９が設けられ、この層間絶縁膜９およびゲート絶縁膜４にウェットエッチングのみによるコンタクトホール１４が形成されている。層間絶縁膜９の上にはソース／ドレイン配線１３が設けられ、コンタクトホール１４を介してソース／ドレイン配線１３とソース／ドレイン領域３ｃとが電気的に接続されて電極接続構造が構成されている。
【００１１】
図６は、ドライエッチングのみによりコンタクトホールを形成した場合のコンタクトホールの形状を示す断面図である。図６には、半導体装置を構成するＴＦＴの基本構成例を示している。異方性エッチングをドライエッチングにより行う事例としては例えば特許文献３に開示されている。
【００１２】
図６に示すように、表面にベースコート膜２が設けられたガラス基板１上に、チャネル領域３ａの両側にＬＤＤ領域３ｂおよびソース／ドレイン領域（ｎ＋領域）３ｃを有する半導体層３が設けられ、その半導体層３を覆うように設けられたゲート絶縁膜４上にチャネル領域３ａと重畳するようにゲート電極５が設けられて薄膜トランジスタ（ＴＦＴ）が構成されている。このＴＦＴを覆うように、ゲート絶縁膜４およびゲート電極５上に層間絶縁膜９が設けられ、この層間絶縁膜９およびゲート絶縁膜４にドライエッチングのみによりコンタクトホール１５が形成されている。層間絶縁膜９の上にはソース／ドレイン配線１３が設けられ、コンタクトホール１５を介してソース／ドレイン配線１３とソース／ドレイン領域３ｃとが電気的に接続されて電極接続構造が構成されている。
【特許文献１】特開２００４−１５８８５０号公報
【特許文献２】特開２００４−８００１６号公報
【特許文献３】特開２００４−２４１７８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記図５の構成では、ウェットエッチングのみによりコンタクトホール１４が形成された場合には、ウェットエッチングが等方性エッチングであるために、コンタクトホール１４の下端から上端にわたってテーパ部が形成されてしまい、このテーパ部によってコンタクトホール１４が広がって半導体装置の微細化が困難になる。
【００１４】
上記図６の構成では、ドライエッチングのみによりコンタクトホール１５が形成された場合には、大型基板上に形成された層間絶縁膜９の膜厚ばらつきやドライエッチングレートのばらつき、および絶縁膜とシリコン膜との選択比が低いことなどにより、大型基板上で均一性良く良好な状態のコンタクトホール１５を形成することが困難である。
【００１５】
この場合には、ドライエッチングが異方性エッチングであるために、コンタクトホール１５の微細化が進むにつれて、コンタクトホール１５のアスペクト比（縦横比）が高くなる。このため、配線材料の段差被覆性が悪くなり、コンタクトホール部で導通材料が途切れて導通不良が発生する確率が高くなって、これが歩留りを低下させる要因になる。
【００１６】
ドライエッチングのみによりコンタクトホール１５を形成する場合には、エッチング時間が長くなることから、スループットが悪くなるなどの問題もある。
【００１７】
本発明は、上記従来の問題を解決するもので、面内均一性良く良好なコンタクトホールを形成できる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の半導体装置の製造方法は、絶縁基板上に下方電極を形成し、該下方電極を覆うように層間絶縁膜を形成する絶縁膜形成工程と、該層間絶縁膜の一部にその深さ方向途中まで等方性エッチングを行った後、引き続いて該層間絶縁膜の同じ箇所に、該下方電極が露出するまで異方性エッチングを行って該層間絶縁膜に開口部を形成する開口部形成工程と、該開口部および該層間絶縁膜上に上方電極を形成して、該開口部を通して該下方電極と該上方電極とを電気的に接続させる上方電極形成工程とを有しており、そのことにより上記目的が達成される。
【００１９】
本発明の半導体装置の製造方法は、ソース領域、ドレイン領域およびチャネル領域を含む半導体層と該チャネル領域に重畳したゲート電極との間にゲート絶縁膜が設けられた半導体素子を形成する半導体素子形成工程と、該半導体素子上を覆うように層間絶縁膜を形成する絶縁膜形成工程と、該層間絶縁膜の各一部に等方性エッチングを行った後、引き続いて該層間絶縁膜の同じ箇所に該ゲート電極、ソース領域およびドレイン領域がそれぞれ露出するまで異方性エッチングを行って該層間絶縁膜と該ゲート絶縁膜、および該層間絶縁膜に各開口部をそれぞれ形成する開口部形成工程と、該開口部および該層間絶縁膜上に、ゲート配線、ソース配線およびドレイン配線をそれぞれ形成して、該ゲート電極と該ゲート配線、該ソース領域と該ソース配線、および該ドレイン領域と該ドレイン配線を電気的にそれぞれ接続させる配線形成工程とを有しており、そのことにより上記目的が達成される。
【００２０】
また、好ましくは、本発明の半導体装置の製造方法における開口部形成工程は、マスクを用いて前記等方性エッチングをウェットエッチングにより行い、該ウェットエッチングで用いた同じマスクを用いて前記異方性エッチングをドライエッチングにより行う。
【００２１】
さらに、好ましくは、本発明の半導体装置の製造方法における絶縁膜形成工程は、第１絶縁膜と第２絶縁膜とが積層された２層膜として前記層間絶縁膜を形成する。
【００２２】
さらに、好ましくは、本発明の半導体装置の製造方法における第１絶縁膜を、前記第２絶縁膜をエッチングする等方性エッチングのエッチングストッパとする。
【００２３】
さらに、好ましくは、本発明の半導体装置の製造方法における第１絶縁膜として窒化シリコン膜を形成し、前記第２絶縁膜として酸化シリコン膜を形成する。
【００２４】
本発明の半導体装置は、絶縁基板上に設けられた下方電極上に層間絶縁膜を介して上方電極が設けられ、該層間絶縁膜に設けられた開口部を通して該下方電極と該上方電極とが電気的に接続されている半導体装置において、前記開口部は、該層間絶縁膜の深さ方向途中まで設けられ、表面側に広く開口するテーパ状開口部と、該テーパ状開口部に連通し、該層間絶縁膜の深さ方向途中から該下方電極が露出するまで設けられた該表面に垂直な壁面の筒状開口部とを有しており、そのことにより上記目的が達成される。
【００２５】
本発明の半導体装置は、ソース領域、ドレイン領域およびチャネル領域を含む半導体層と該チャネル領域に重畳したゲート電極との間にゲート絶縁膜が設けられた半導体素子が構成され、該半導体素子上を覆うように層間絶縁膜が設けられ、該層間絶縁膜上に設けられたゲート配線、ソース配線およびドレイン配線がそれぞれ、該層間絶縁膜および該ゲート絶縁膜、および該層間絶縁膜に設けられた各開口部をそれぞれ通して該ゲート電極、該ソース領域および該ドレイン領域と電気的にそれぞれ接続されている半導体装置において、前記開口部は、該層間絶縁膜の深さ方向途中まで設けられて、表面側に広く開口するテーパ状開口部と、該テーパ状開口部に連通し、該層間絶縁膜の深さ方向途中から該ゲート電極、該ソース領域または該ドレイン領域が露出するまで設けられた該表面に垂直な壁面の筒状開口部とを有しており、そのことにより上記目的が達成される。
【００２６】
また、好ましくは、本発明の半導体装置における層間絶縁膜は第１絶縁膜と第２絶縁膜とが積層された２層膜で構成されており、前記開口部は前記テーパ状開口部の下端が前記第１絶縁膜と第２絶縁膜との界面部に位置している。
【００２７】
さらに、好ましくは、本発明の半導体装置における第１絶縁膜として窒化シリコン膜を形成し、前記第２絶縁膜として酸化シリコン膜を形成する。
【００２８】
上記構成により、以下に、本発明の作用について説明する。
【００２９】
本発明にあっては、絶縁基板上に形成されたＴＦＴなどの半導体装置の製造において、例えばトップゲート型トランジスタの場合、絶縁基板上にソース領域、ドレイン領域およびチャネル領域を含む半導体層を形成し、半導体層上にゲート絶縁膜を介してゲート電極をチャネル領域に重畳するように形成することによりトランジスタなどの半導体素子を作製した後、その半導体素子を覆うように層間絶縁膜を形成する。さらに、フォトリソグラフィー法などによりコンタクト開口パターンを有するマスクを形成し、等方性エッチングとして例えば１０：１ＢＨＦなどを用いたウェットエッチングにより層間絶縁膜を深さ方向途中までエッチングする。引き続いて、異方性エッチングとして例えばＲＩＥなどのドライエッチングによりソース領域およびドレイン領域がそれぞれ露出するまでエッチングを行って、層間絶縁膜およびゲート絶縁膜にコンタクト用の各開口部（コンタクトホール）をそれぞれ形成する。
【００３０】
従来のように、例えばウェットエッチングのみでコンタクトホールを形成する場合には、図５に示すように、テーパ部がコンタクトホールの上端から下端まで形成されて面積を取り、コンタクトホールの微細化が困難になる。
【００３１】
また、従来のように、ドライエッチングのみでコンタクトホールを形成する場合には、層間絶縁膜の膜厚ばらつきやドライエッチングレートのばらつき、絶縁膜とシリコン膜との選択比が低いことなどにより、大型基板上で均一性良く良好な状態のコンタクトホールを形成することが困難になる。また、コンタクトホールの微細化が進むにつれて、コンタクトホールのアスペクト比（縦横比）が高くなり、配線材料の段差被覆性が悪くなってコンタクトホール部で導通不良が発生する確率が高くなり、歩留りを低下させる要因となる。さらに、エッチング時間が長くなることから、スループットが悪くなる。
【００３２】
これに対して、本発明ではウェットエッチングとドライエッチングを組合わせているため、ウェットエッチングのみの場合に比べてエッチング深さが半分になるためテーパのための必要面積が小さくなり、ドライエッチングのみの場合に比べて均一性が高く良好な状態のコンタクトホールを作製することができる。また、テーパ部が形成されて表面側の開口面積が広いため、コンタクトホールの微細化が進んでコンタクトホールのアスペクト比が高くなる場合でも、段差被覆性良く配線を接続することができる。さらに、ウェットエッチングを組合わせることによってドライエッチングの時間を短縮化してスループットを向上させることができる。
【００３３】
これにより、例えば微細なトップゲート型トランジスタを製造する場合に、面内均一性良く良好な特性を有するコンタクト用の開口部およびコンタクト用の配線を形成して、高性能で高い信頼性を有する半導体装置を歩留まり良く作製することができる。
【００３４】
層間絶縁膜としては、例えば酸化シリコン膜、リンやボロンが添加された酸化シリコン膜（ＢＰＳＧ、ＰＳＧ）、窒化シリコン膜などを用いることができる。
【００３５】
さらに、層間絶縁膜を２層の積層膜とすることによって、よりばらつきが少ないコンタクト用の開口部を形成することが可能になる。
【００３６】
例えば、絶縁基板上にＴＦＴなどの半導体装置を製造する場合に、絶縁基板上にソース領域、ドレイン領域およびチャネル領域を含む半導体層を形成し、この半導体層上にゲート絶縁膜を介してゲート電極をチャネル領域と重畳するように形成することにより半導体素子を作製した後、半導体素子を覆うように、例えば窒化シリコン膜からなる第１絶縁膜と、例えば酸化シリコン膜からなる第２絶縁膜とを積層する。さらに、フォトリソグラフィー法などによりコンタクト開口パターンを有するマスクを形成し、等方性エッチングとして例えば１０：１ＢＨＦなどを用いたウェットエッチングにより第２絶縁膜をエッチングする。引き続いて、同じマスクを用いて異方性エッチングとして例えばＲＩＥなどのドライエッチングによりソース・ドレイン領域が露出するまでエッチングを行って、コンタクト用の開口部（コンタクトホール）を形成する。このとき、ウェットエッチングでは酸化シリコン膜と窒化シリコン膜との選択比が高いことから、窒化シリコン膜をエッチングストッパとすることによって、酸化シリコン膜の膜厚ばらつきやウェットエッチングレートのばらつきに起因するオーバーエッチングやアンダーエッチングを減らし、残膜のばらつきを低減することが可能となる。
【発明の効果】
【００３７】
以上説明したように、本発明によれば、基板面内で均一性が良好なコンタクト開口部および信頼性が高いコンタクト配線を歩留まり良く形成することが可能となり、微細な半導体装置を作製することができる。
【００３８】
また、等方性のウェットエッチングによりコンタクトホールにテーパ部が形成されるため、ＴＦＴの微細化が進んでコンタクトホールのアスペクト比が高くなる場合でも、段差被覆性良くソース／ドレイン配線を接続させて、信頼性が高いコンタクト配線を形成することができる。
【００３９】
さらに、ウェットエッチングを組み合わせることによってドライエッチングの時間を短縮化することができるので、スループットを向上させることができる。
【００４０】
したがって、例えば液晶表示装置などにおいて、アクティブマトリクス基板に要求される高性能化および高集積化を同時に満足させ、多機能のシステム（駆動回路と画像表示部以外にも画像処理などの機能回路が周辺回路として搭載される）が同一基板上に搭載された高性能システム液晶表示装置用基板を歩留まり良く作製することができる。これによって液晶モジュールのコンパクト化、高性能化および低コスト化を図ることができる。
【発明を実施するための最良の形態】
【００４１】
以下に、本発明の半導体装置およびその製造方法の実施形態１，２をガラス基板上に形成されたＮ型ＴＦＴおよびその製造方法に適用した場合について、図面を参照しながら詳細に説明する。
（実施形態１）
図１は、本発明の半導体装置の実施形態１を構成するＴＦＴの基本構成例を示す要部断面図である。
【００４２】
図１に示すように、表面にベースコート膜２が設けられたガラス基板１上に、チャネル領域３ａの両側にＬＤＤ領域３ｂおよびソース／ドレイン領域（ｎ＋領域）３ｃを有する半導体層３が設けられ、その半導体層３を覆うように設けられたゲート絶縁膜４上にチャネル領域３ａと重畳するようにゲート電極５が設けられて、半導体装置としての薄膜トランジスタ（ＴＦＴ）が構成されている。このＴＦＴを覆うように、ゲート絶縁膜４およびゲート電極５上に層間絶縁膜９が設けられ、ゲート絶縁膜４および層間絶縁膜９にウェットエッチングおよびドライエッチングによりコンタクト開口部（コンタクトホール）１１および１２が２段階に形成されている。層間絶縁膜９上にはソース／ドレイン配線１３が設けられ、コンタクトホール１１および１２を介してソース／ドレイン配線１３とソース／ドレイン領域３ｃとが電気的に接続されてＴＦＴの電極接続構造が構成されている。
【００４３】
この場合、表面側のコンタクトホール１１は、等方性エッチングであるウェットエッチングによりテーパ部が形成されて上に広がっており、基板側のコンタクトホール１２は、異方性エッチングであるドライエッチングにより基板表面に切り立った概ね垂直な面（ここでは、ほぼ垂直な面を含む面を単に垂直な面という）が形成されている。即ち、本発明の電極接続構造は、層間絶縁膜９の深さ方向途中まで設けられて、表面側に広く開口するテーパ状開口部（コンタクトホール１１）と、このテーパ状開口部に連通し、層間絶縁膜９の深さ方向途中からソース／ドレイン領域３ｃが露出するまで設けられた表面に垂直な壁面の筒状開口部（コンタクトホール１２）とを有している。
【００４４】
上記構成により、以下に、本実施形態１の半導体装置の製造方法について説明する。
【００４５】
図２Ａ（ａ）〜図２Ａ（ｄ）および図２Ｂ（ｅ）〜図２Ｂ（ｇ）は、図１の半導体装置の一連の各製造工程を示す要部断面図である。
【００４６】
これらの図２Ａ（ａ）〜図２Ａ（ｄ）および図２Ｂ（ｅ）〜図２Ｂ（ｇ）の一連の各製造工程にしたがって順に説明する。
【００４７】
まず、図２Ａ（ａ）に示すように、ガラス基板１上に、ベースコート膜２としてプラズマＣＶＤ法により厚み３００ｎｍの酸化シリコン膜を成膜してこれを焼成した後、厚み３０ｎｍの真性（Ｉ型）のアモルファスシリコン膜（ａ−Ｓｉ膜）を成膜する。触媒を用いた固相成長法やレーザ結晶化法などを用いてシリコン層を結晶化し、結晶性シリコン膜を形成する。得られた結晶性シリコン膜をアイランド状（島状）に加工し、その島状結晶性シリコン膜（半導体層）３を覆うようにゲート絶縁膜４として厚み６０ｎｍの酸化シリコン膜をプラズマＣＶＤ法により形成する。
【００４８】
次に、図２Ａ（ｂ）に示すように、ゲート電極５の材料を、ゲート絶縁膜４上にスパッタリング法により厚み３００ｎｍのタングステン膜として成膜し、これをエッチングによりゲート電極形状に加工してゲート電極５を得る。このゲート電極５をマスクとしてＬＤＤ領域３ｂを形成するためにｎ−不純物６の注入を行う。このとき、ゲート電極５下の結晶性シリコン膜部分にはｎ−不純物６が注入されず、これをチャネル領域３ａとして形成する。
【００４９】
続いて、図２Ａ（ｃ）に示すように、ゲート電極５およびＬＤＤ領域３ｂを覆うようにゲート絶縁膜４上にレジストマスク７を所定形状に形成し、ｎ＋不純物８の注入を行ってＬＤＤ領域３ｂと、ソース／ドレイン領域３ｃとなるｎ＋領域を形成する。ＲＴＡや炉アニール、またはレーザ照射などによって注入された不純物の活性化を行う。
【００５０】
その後、図２Ａ（ｄ）に示すように、レジストマスク７を除去した後に、層間絶縁膜９として厚み１０００ｎｍの酸化シリコン膜をゲート絶縁膜４およびゲート電極５上に堆積する。更にその上にレジストマスク１０を形成し、フォトリソグラフィー法によりコンタクト開口パターン１０ａを形成する。
【００５１】
さらに、レジストマスク１０を介して、ウェットエッチング法を用いて、例えば１０：１ＢＨＦに５分間浸液することにより、図２Ｂ（ｅ）に示すように、厚み６００ｎｍの酸化シリコン膜９をウェットエッチングにより侵食して凹部１１ａを形成する。このとき、等方性エッチングであるウェットエッチングにより、テーパ部を有するコンタクトホール１１が形成される。
【００５２】
次に、レジストマスク１０を介して、ドライエッチング法、例えばＣ４Ｆ８／ＣＯガスを用いて１００ｍＴおよび７００ＷのＲＩＥ条件で、図２Ｂ（ｆ）に示すように、残りの層間絶縁膜９とゲート絶縁膜４をソース／ドレイン領域３ｃの表面が露出するまでドライエッチングにより侵食させて更なる凹部１２ａを形成する。このとき、異方性エッチングであるドライエッチングにより、基板表面に切り立った垂直な面を有するコンタクトホール１２が形成される。
【００５３】
さらに、レジストマスク１０を除去した後に、図２Ｂ（ｇ）に示すように、層間絶縁膜９上にソース／ドレイン配線１３を形成することにより、コンタクトホール１１および１２を介してソース／ドレイン領域３ｃとソース／ドレイン配線１３とが電気的に接続されてＴＦＴの電極接続構造が形成される。
【００５４】
以上のように、本実施形態１によれば、厚みのある層間絶縁膜９に、ウェットエッチングとドライエッチングを組合わせてコンタクトホールを作製するため、ウェットエッチングのみの場合に比べてテーパ部のために必要な面積が小さくなり、また、ドライエッチングのみの場合に比べて均一性が高く良好な状態のコンタクトホールを作製することができる。
【００５５】
また、コンタクトホールにウェットエッチングによるテーパ部が形成されるため、コンタクトホールの微細化が進んでコンタクトホールのアスペクト比が高くなる場合であっても、段差被覆性良く配線を接続することができる。
【００５６】
さらに、ウェットエッチングを組合わせることによってドライエッチングの時間を短縮化してスループットを向上させることができる。
【００５７】
これによって、面内均一性良く良好な特性を有するコンタクトホールおよびコンタクト配線を形成して、高性能で高い信頼性を有する半導体装置を歩留まり良く作製することができる。
【００５８】
なお、本実施形態１において、層間絶縁膜９として酸化シリコン膜を用いたが、リンやボロンが添加された酸化シリコン膜（ＢＰＳＧ、ＰＳＧ）や、窒化シリコン膜などを用いてもよい。
（実施形態２）
本実施形態２では、層間絶縁膜９を２層の積層膜とすることによって、コンタクトホール形成時のオーバーエッチングやアンダーエッチングを減らし、低抵抗コンタクトをより確実に形成可能とする半導体装置およびその製造方法について説明する。
【００５９】
図３は、本発明の半導体装置の実施形態２を構成するＴＦＴの基本構成例を示す要部断面図である。
【００６０】
図３に示すように、上記実施形態１の場合と同様に、表面にベースコート膜２が設けられたガラス基板１上に、チャネル領域３ａの両側にＬＤＤ領域３ｂおよびソース／ドレイン領域（ｎ＋領域）３ｃを有する半導体層３が設けられ、その半導体層３上を覆うように設けられたゲート絶縁膜４上にチャネル領域３ａと重畳するようにゲート電極５が設けられて半導体装置としてのＴＦＴが構成されている。このＴＦＴ上を覆うように、ゲート絶縁膜４およびゲート電極５上に第１絶縁膜９ａおよび第２絶縁膜９ｂからなる層間絶縁膜が２段階に設けられ、第２絶縁膜９ｂ、第１絶縁膜９ａおよびゲート絶縁膜４にウェットエッチングおよびドライエッチングによりコンタクト開口部（コンタクトホール）１２および１１が形成されている。層間絶縁膜である第２絶縁膜９ｂ上にはソース／ドレイン配線１３が設けられ、コンタクトホール１２および１１を介してソース／ドレイン配線１３とソース／ドレイン領域３ｃとが電気的に接続されて電極接続構造が構成されている。
【００６１】
この場合、表面側のコンタクトホール１２は、等方性エッチングであるウェットエッチングによりテーパ部が形成され、基板側のコンタクトホール１１は、異方性エッチングであるドライエッチングにより基板表面に切り立った垂直な壁面（筒状開口部）が形成されている。また、コンタクトホール１２は、ウェットエッチングの終端であるテーパ部の下端が概ね第１絶縁膜９ａと第２絶縁膜９ｂとの界面部に位置している。即ち、本発明の電極接続構造は、層間絶縁膜９の深さ方向途中まで設けられて、表面側に広く開口するテーパ状開口部（コンタクトホール１１）と、このテーパ状開口部に連通し、層間絶縁膜９の深さ方向途中からソース／ドレイン領域３ｃが露出するまで設けられた表面に垂直な壁面の筒状開口部（コンタクトホール１２）とを有している。
【００６２】
上記構成により、以下に、本実施形態２の半導体装置の製造方法について説明する。
【００６３】
図４Ａ（ａ）〜図４Ａ（ｄ）および図４Ｂ（ｅ）〜図４Ｂ（ｇ）は、図３の半導体装置の一連の各製造工程を示す要部断面図である。
【００６４】
これらの図４Ａ（ａ）〜図４Ａ（ｄ）および図４Ｂ（ｅ）〜図４Ｂ（ｇ）の一連の各製造工程にしたがって順に説明する。
【００６５】
まず、図４Ａ（ａ）に示すように、ガラス基板１上に、ベースコート膜２としてプラズマＣＶＤ法により厚み３００ｎｍの酸化シリコン膜を成膜して焼成した後、厚み３０ｎｍの真性（Ｉ型）のアモルファスシリコン膜（ａ−Ｓｉ膜）を成膜する。さらに、触媒を用いた固相成長法やレーザ結晶化法などを用いてシリコン層を結晶化し、結晶性シリコン膜を形成する。得られた結晶性シリコン膜をアイランド状（島状）に加工し、その島状結晶性シリコン膜（半導体層）３上を覆うようにゲート絶縁膜４として厚み６０ｎｍの酸化シリコン膜をプラズマＣＶＤ法により形成する。
【００６６】
次に、図４Ａ（ｂ）に示すように、ゲート絶縁膜４上に、スパッタリング法により厚み３００ｎｍのゲート電極５となるタングステン膜を成膜し、エッチングによりゲート電極形状に加工する。このゲート電極５をマスクとしてＬＤＤ領域３ｂを形成するためにｎ−不純物６の注入を行う。このとき、ゲート電極５下の結晶性シリコン膜部分にはｎ−不純物６が注入されず、チャネル領域３ａが形成される。
【００６７】
続いて、図４Ａ（ｃ）に示すようにレジストマスク７によってゲート電極５およびＬＤＤ領域３ｂ上を覆い、ｎ＋不純物８の注入を行ってＬＤＤ領域３ｂと、ソース／ドレイン領域３ｃとなるｎ＋領域を形成する。ＲＴＡや炉アニール、またはレーザ照射などによって注入された不純物の活性化を行う。ここまでは、上記実施形態１の場合と同様である。
【００６８】
その後、図４Ａ（ｄ）に示すように、層間絶縁膜を構成する第１絶縁膜９ａとして窒化シリコン膜を厚み４００ｎｍに、第２絶縁膜９ｂとして酸化シリコン膜を厚み６００ｎｍに連続して堆積する。その上にレジストマスク１０を形成し、フォトリソグラフィー法によりコンタクト開口パターン１０ａを形成して、ウェットエッチング法を用いて、例えば１０：１ＢＨＦに５分間浸液することにより、図４Ｂ（ｅ）に示すように、酸化シリコン膜９ｂをウェットエッチングにより侵食して凹部１１ａ（テーパ状開口部）を形成する。このとき、等方性エッチングであるウェットエッチングにより、テーパ部を有するコンタクトホール１１が形成される。また、１０：１ＢＨＦは酸化シリコン膜９ｂと窒化シリコン膜９ａとの選択比が高く、窒化シリコン膜９ｂは１０：１ ＢＨＦによるエッチングレートが酸化シリコン膜９ａより遅いため、窒化シリコン膜９ａがウェットエッチング時のエッチングストッパとなる。ウェットエッチングの終端であるテーパ部の下端が概ね第１絶縁膜９ａと第２絶縁膜９ｂとの界面部に位置する。
【００６９】
次に、ドライエッチング法を用いて、例えばＣ４Ｆ８／ＣＯガスを用いて１００ｍＴおよび７００ＷのＲＩＥ条件で、図４Ｂ（ｆ）に示すように、窒化シリコン膜９ａとゲート絶縁膜４をソース／ドレイン領域３ｃが露出するまでドライエッチングにより侵食して凹部１２ａ（テーパ状開口部に連通する筒状開口部）を形成する。このとき、異方性エッチングであるドライエッチングにより、基板表面に垂直な面を有するコンタクトホール１２が形成される。
【００７０】
レジストマスク１０を除去した後、図４Ｂ（ｇ）に示すように、層間絶縁膜９ｂ上にソース／ドレイン配線１３を形成することにより、コンタクトホール１１および１２を介してソース／ドレイン領域３ｃとソース／ドレイン配線１３とが接続される。
【００７１】
したがって、本実施形態２によれば、ウェットエッチング時に酸化シリコン膜と窒化シリコン膜との選択比が高いことから、窒化シリコン膜をエッチングストッパとすることによって、酸化シリコン膜の膜厚ばらつきやウェットエッチングレートのばらつきに起因するオーバーエッチングやアンダーエッチングを減らし、残膜のばらつきを低減して、より均一性が高いコンタクトホールを形成することが可能となる。
【００７２】
以上により、上記実施形態１，２によれば、層間絶縁膜９に対する１０：１ＢＨＦによるウェットエッチングに続いて、同一レジストマスク１０を用いたドライエッチングを行うことにより、層間絶縁膜９（または９ａ，９ｂ）およびゲート絶縁膜４ににコンタクトホール１１，１２を連続して形成する。即ち、本発明の電極接続構造は、層間絶縁膜９の深さ方向途中まで設けられて、表面側に広く開口するテーパ状開口部（コンタクトホール１１）と、このテーパ状開口部に連通し、層間絶縁膜９の深さ方向途中からソース／ドレイン領域３ｃが露出するまで設けられた表面に垂直な壁面の筒状開口部（コンタクトホール１２）とを有している。これによって、微細な薄膜トランジスタの製造工程において、大型基板面内で均一性良く信頼性が高いコンタクトコールおよびコンタクト配線を形成することができる。
【００７３】
なお、上記実施形態１，２では、本発明の半導体装置の製造方法を、ガラス基板１上にＮ型ＴＦＴを作製する方法に適用した例について説明したが、本発明の電極接続構造とその形成方法は、これに限らず、絶縁基板上に設けられた下方電極と上方電極とが絶縁膜に設けられたコンタクト開口部を通して電気的に接続される電極接続構造であれば、いずれにも適用することが可能である。特に、本発明は、小型化および高速化が要求されるシステム液晶表示装置などにおいて、画像表示部および周辺回路部に設けられる薄膜トランジスタに適しており、高性能なシステム液晶表示装置を実現することができる。
【００７４】
また、上記実施形態１，２では、半導体装置としての薄膜トランジスタの構造として、トップゲート型トランジスタについて説明したが、これに限らず、ボトムゲート型トランジスタについても、本発明が適応できて本発明の効果を奏する。例えばトップゲート型トランジスタの場合には、絶縁基板上にソース領域、ドレイン領域およびチャネル領域を含む半導体層を形成し、この半導体層上にゲート絶縁膜を介してゲート電極をチャネル領域に重畳するように形成する。ボトムゲート型トランジスタの場合には、絶縁基板上にゲート電極を形成し、この上にゲート絶縁膜を介してソース領域、ドレイン領域およびチャネル領域を含む半導体層を形成し、ゲート電極とチャネル領域が重畳している。要するに、いずれの場合にも、ソース領域、ドレイン領域およびチャネル領域を含む半導体層と、このチャネル領域に重畳したゲート電極間にゲート絶縁膜が設けられた半導体素子を形成する。
【００７５】
さらに、上記実施形態１，２では、特に説明しなかったが、ゲート電極とゲート配線との接続にも本発明のコンタクトホール構造を用いる。即ち、開口部（コンタクトホール）および層間絶縁膜上に、ゲート配線、ソース配線およびドレイン配線をそれぞれ形成して、このゲート電極とゲート配線、ソース領域とソース配線、およびドレイン領域とドレイン配線を電気的にそれぞれ接続させる配線形成工程を有する。
【００７６】
以上のように、本発明の好ましい実施形態１，２を用いて本発明を例示してきたが、本発明は、この実施形態１，２に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１，２の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００７７】
本発明は、絶縁材料からなる基板や、表面に絶縁膜が形成された基板などの絶縁基板上に形成される絶縁ゲート型トランジスタなどのＭＯＳ型半導体素子を用いた半導体装置、その製造方法、これに用いられる電極接続構造およびその形成方法の分野において、コンタクトホールを形成するためにウェットエッチングとドライエッチングを組合わせているため、ウェットエッチングのみの場合に比べてテーパのために必要な面積が小さくなり、ドライエッチングのみの場合に比べて均一性が高く良好な状態のコンタクトホールを作製することができる。また、ウェットエッチングによりテーパが形成されるため、コンタクトホールの微細化が進んでコンタクトホールのアスペクト比が高くなる場合でも、段差被覆性良く配線を接続することができる。さらに、ウェットエッチングを組合わせることによってドライエッチングの時間を短縮化してスループットを向上させることができる。さらに、層間絶縁膜を２層の積層膜とすることによって、よりばらつきが少ないコンタクト開口部を形成することが可能になる。本発明は、小型化および高速化が要求されるシステム液晶表示装置などにおいて、画像表示部および駆動部に設けられる薄膜トランジスタに適しており、高性能なシステム液晶表示装置を実現することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の半導体装置の実施形態１を構成するＴＦＴの基本構成例を示す要部断面図である。
【図２Ａ】（ａ）〜（ｄ）は、図１の半導体装置における一連の各製造工程（その１）を順次説明するための要部断面図である。
【図２Ｂ】（ｅ）〜（ｇ）は、図１の半導体装置における一連の各製造工程（その２）を順次説明するための要部断面図である。
【図３】本発明の半導体装置の実施形態２を構成するＴＦＴの基本構成例を示す要部断面図である。
【図４Ａ】（ａ）〜（ｄ）は、図３の半導体装置における一連の各製造工程（その１）を順次説明するための要部断面図である。
【図４Ｂ】（ｅ）〜（ｇ）は、図３の半導体装置における一連の各製造工程（その２）を順次説明するための要部断面図である。
【図５】ウェットエッチングのみによりコンタクトホールを形成した場合のコンタクトホールの形状を示す断面図である。
【図６】ドライエッチングのみによりコンタクトホールを形成した場合のコンタクトホールの形状を示す断面図である。
【符号の説明】
【００７９】
１  ガラス基板（絶縁基板）
２  ベースコート膜
３  半導体層（島状の結晶性シリコン膜）
３ａ チャネル領域
３ｂ ＬＤＤ領域
３ｃ ソース／ドレイン領域（ｎ＋領域）
４  ゲート絶縁膜
５  ゲート電極
６  ｎ−不純物注入
７  レジストマスク
８  ｎ＋不純物注入
９  層間絶縁膜（酸化シリコン膜）
９ａ 第１絶縁膜（窒化シリコン膜）
９ｂ 第２絶縁膜（酸化シリコン膜）
１０ レジストマスク
１０ａ コンタクト開口パターン
１１ コンタクトホール
１１ａ ウェットエッチングにより形成された凹部
１２ コンタクトホール
１２ａ ドライエッチングにより形成された凹部 
１３ ソース／ドレイン配線
【図１】
2006080244.tif 000003
【図２Ａ】
2006080244.tif 000004
【図２Ｂ】
2006080244.tif 000005
【図３】
2006080244.tif 000006
【図４Ａ】
2006080244.tif 000007
【図４Ｂ】
2006080244.tif 000008
【図５】
2006080244.tif 000009
【図６】
2006080244.tif 000010