(57)【要約】【課題】  環境変化の影響を受けることなく、再生されたデジタルデータに位相同期したクロックを得る。【解決手段】  記録媒体から情報信号を再生する再生手段と、前記再生手段から出力された再生信号をクロックに応じてサンプリングし、１サンプル複数ビットのデジタル信号に変換する変換手段と、前記変換手段から出力されたデジタル信号に対してパーシャルレスポンス（１、１）の処理を施し、その結果を２値判定して得られる連続した２サンプルのデータからなる２ビットのデータ中の特定のパターンを検出するパターン検出手段と、前記パターン検出手段の検出結果に応じて前記変換手段から出力されたデジタル信号を抽出し、前記再生信号と前記クロックとの位相差を示す信号として出力する抽出手段と、前記抽出手段の出力に応じて前記クロックを出力するクロック発生手段とを備える。【選択図】  図１
2006092656.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体から情報信号を再生する再生手段と、
前記再生手段から出力された再生信号をクロックに応じてサンプリングし、１サンプル複数ビットのデジタル信号に変換する変換手段と、
前記変換手段から出力されたデジタル信号に対してパーシャルレスポンス（１、１）の処理を施し、その結果を２値判定して得られる連続した２サンプルのデータからなる２ビットのデータ中の特定のパターンを検出するパターン検出手段と、
前記パターン検出手段の検出結果に応じて前記変換手段から出力されたデジタル信号を抽出し、前記再生信号と前記クロックとの位相差を示す信号として出力する抽出手段と、
前記抽出手段の出力に応じて前記クロックを出力するクロック発生手段とを備える再生装置。
【請求項２】
前記特定パターンは前記２ビットのデータに対応する前記変換手段からのデジタル信号中にゼロクロス点が含まれているパターンであることを特徴とする請求項１記載の再生装置。
【請求項３】
前記抽出手段は、前記パターン検出手段により検出されたパターンの種類に応じて、前記抽出されたデジタル信号の符号を反転させて出力することを特徴とする請求項１記載の再生装置。
【請求項４】
前記特定パターンは前記２ビットのデータに対応する前記変換手段からのデジタル信号中にゼロクロス点が含まれているパターンであり、前記抽出手段は前記デジタル信号中のゼロクロス前後のサンプル間のアイパターンの傾きに対応した前記特定パターンの種類に応じて前記抽出されたデジタル信号の符号を反転させて出力することを特徴とする請求項３記載の再生装置。
【請求項５】
前記パターン検出手段は、前記特定パターンとして複数のパターンを検出することを特徴とする請求項１記載の再生装置。
【請求項６】
記録媒体から情報信号を再生する再生手段と、
前記再生手段から出力された再生信号をクロックに応じてサンプリングし、１サンプル複数ビットのデジタル信号に変換する変換手段と、
前記変換手段から出力されたデジタル信号に対してパーシャルレスポンス（−α、１＋α、１＋α、−α）の処理を施し、その結果を２値判定して得られる連続した４サンプルのデータからなる４ビットのデータ中の特定のパターンを検出するパターン検出手段と、
前記パターン検出手段の検出結果に応じて前記変換手段から出力されたデジタル信号を抽出し、前記再生信号と前記クロックとの位相差を示す信号として出力する抽出手段と、
前記抽出手段の出力に応じて前記クロックを出力するクロック発生手段とを備える再生装置。
【請求項７】
記録媒体から情報信号を再生する再生手段と、
前記再生手段から出力された再生信号をクロックに応じてサンプリングし、１サンプル複数ビットのデジタル信号に変換する変換手段と、
前記変換手段から出力されたデジタル信号に対してパーシャルレスポンス（−α、１、１、−α）の処理を施し、その結果を２値判定して得られる連続した４サンプルのデータからなる４ビットのデータ中の特定のパターンを検出するパターン検出手段と、
前記パターン検出手段の検出結果に応じて前記変換手段から出力されたデジタル信号を抽出し、前記再生信号と前記クロックとの位相差を示す信号として出力する抽出手段と、
前記抽出手段の出力に応じて前記クロックを出力するクロック発生手段とを備える再生装置。
【請求項８】
前記αの範囲を０から０．２未満の範囲としたことを特徴とする請求項６または７に記載の再生装置。
【請求項９】
前記再生手段から再生された情報信号は、ＲＬＬ（１、７）変調方式により変調されていることを特徴とする請求項１から８のいずれか１項に記載の再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は再生装置に関し、特には、再生データに同期したクロックの発生に関するものである。
【背景技術】
【０００２】
近年、デジタルデータを高密度に記録可能な光ディスクに対し、画像データなどをデジタルデータとして記録再生する装置が普及している。この種の装置において、ディスクからの再生信号から元のデジタルデータを正確に検出するためには、再生信号に同期したクロックを得る必要がある。再生信号に同期したクロックを得る回路として、従来、図２に示す様なＰＬＬ回路が用いられている（例えば、特許文献１参照）。
【特許文献１】特開平１０−１４４００８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら上記従来の構成では、再生信号に同期したクロックを得るためにアナログ回路でＰＬＬを構成しており、温度変化や経時変化等の周囲の環境変化により回路の特性が変動しやすく、また、調整や選別が必要といった問題がある。
【０００４】
本発明は前述の如き問題を解決し、環境変化の影響を受けることなく、再生されたデジタルデータに位相同期したクロックを得ることを目的とする。
【課題を解決するための手段】
【０００５】
前記課題を解決し、目的を達成するため、本発明の再生装置は、記録媒体から情報信号を再生する再生手段と、前記再生手段から出力された再生信号をクロックに応じてサンプリングし、１サンプル複数ビットのデジタル信号に変換する変換手段と、前記変換手段から出力されたデジタル信号に対してパーシャルレスポンス（１、１）の処理を施し、その結果を２値判定して得られる連続した２サンプルのデータからなる２ビットのデータ中の特定のパターンを検出するパターン検出手段と、前記パターン検出手段の検出結果に応じて前記変換手段から出力されたデジタル信号を抽出し、前記再生信号と前記クロックとの位相差を示す信号として出力する抽出手段と、前記抽出手段の出力に応じて前記クロックを出力するクロック発生手段とを備える。
【発明の効果】
【０００６】
本発明によれば、簡単な構成で、高精度に再生データとクロックとの位相差を検出し、再生データに同期したクロックを生成することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態について図面を用いて詳細に説明する。
【０００８】
図１は、本発明が適用される再生装置の再生系の構成を示したブロック図である。本形態の再生装置は、光ディスクに記録されたデジタル映像信号を再生し、この映像信号中の特定のデータパターンに従って再生信号とクロックとの位相差を検出する。
【０００９】
図１において、光ピックアップ１０３はディスク１０１に記録されている映像信号を読み取り、Ａ／Ｄ変換器１０５に出力する。Ａ／Ｄ変換器１０５は、ＶＣＯ１２１から発生されたクロックに従って光ピックアップ１０３の出力信号をサンプリングし、１サンプル複数ビットのデジタル信号に変換する。Ａ／Ｄ変換器１０５から出力された再生データは、所定の高域を持ち上げる周波数特性を持つＦＩＲフィルタ１０７に出力される。ＦＩＲフィルタ１０７から出力されたデータは、データ検出器１０９と位相検出器１１７へ供給される。
【００１０】
データ検出器１０９はビタビアルゴリズムを用いて１サンプル複数ビットの入力データから１サンプル１ビットのデジタルデータを検出する。データ検出器１０９により検出された再生データは、誤り訂正回路１１１に出力される。誤り訂正回路１１１は、記録時に付加したパリティデータを用いて伝送路で生じた再生データ中のエラーを訂正し、再生信号処理回路１１３に出力する。再生信号処理回路１１３は、誤り訂正回路１１１から入力された再生映像データに対し、記録時に施された圧縮・符号化処理に対応した伸長・復号処理を施し、再生信号を出力端子１１５を介して再生装置外部に出力する。
【００１１】
一方、位相検出器１１７は、再生データと後述するＶＣＯ１２１から出力されたクロックとの位相差を検出し、位相差に応じて位相誤差信号を出力する。位相検出器１１７から出力される位相誤差信号は、ループフィルタ１１９を介し、再生信号に位相同期したクロックを生成するようＶＣＯ１２１を制御する。
【００１２】
本形態では、ディスク１０１に記録されている信号はＲＬＬ（１，７）変調方式により変調されて記録されており、記録・再生系の周波数特性がパーシャルレスポンス（以下ＰＲ）（１，２，２，１）の特性を持つ。このとき、ディスク１０１に記録される記録が取りうる状態遷移図を、図３に示す。
【００１３】
Ｓ０（０，０，０）、Ｓ１（０，０，１）、Ｓ２（０，１，１）、Ｓ３（１，１，１）、Ｓ４（１，１，０）、Ｓ５（１，０，０）は状態を表し、状態と状態を結ぶ線は状態の遷移を表す。図３の状態遷移図より再生信号の取りうる値は、−３、−２、−１、０、１、２、３の７値である。
【００１４】
従って、再生信号のアイパターンは、サンプリングポイントで７値を取る図４（ａ）に示す波形になる。図４（ａ）の波形では、値０で２値化してもクロック成分を抽出することは出来ない。
【００１５】
ここで、図４（ａ）の再生信号波形にＰＲ（１，１）処理を施すことで、図４（ｂ）の波形が得られる。この波形は、サンプリングポイントを０．５Ｔ（Ｔはサンプル周期）シフトした波形となっており、サンプリングポイントにおいてアイパターンが開いている。この波形を値０を閾値として２値化することで、クロックを抽出することが出来る。
【００１６】
図５を用いて、位相検出器１１７の動作を説明する。
【００１７】
図５（ａ）はディスク１０１からの再生信号の波形を示しており、ａ、ｂの付いた縦線はＡ／Ｄ変換器１０５のサンプリング点を示し、黒丸はＡ／Ｄ変換器１０５の出力の値を示す。破線は位相検出器１１７に入力される再生信号波形を示しており、ここでは〔−３、−２、０、２、３、３〕に対応するアナログ再生波形が入力されてきた場合を示している。
【００１８】
図５（ｂ）は、図５（ａ）の再生信号にＰＲ（１，１）処理を施した信号の波形を示しており、ここでは〔−５、−２、２、５、６〕の点を通る。この図５（ｂ）のＰＲ（１，１）波形を値０を閾値として２値化することにより、〔０、０、１、１、１〕の値が得られる。図５（ａ）、（ｂ）より、ＰＲ（１，１）波形を２値化した値が０から１へ変化する変化点（ａ点からｂ点）において、対応する再生信号波形中にゼロクロス点が含まれていることがわかる。このようにＰＲ（１，１）波形を２値化した値の変化点”０から１”、”１から０“を検出すれば、位相差に比例した傾きをもつ再生波形のゼロクロス点を検出することができる。
【００１９】
本形態ではこの様な考えに基づいて位相検出器１１７を構成している。位相検出器１１７の構成を図６に示す。
【００２０】
ＦＩＲフィルタ１０７から出力された複数ビットのデジタルデータ６０１は、レジスタ６０３に入力される。入力されたデジタルデータ６０１とレジスタ６０３からの出力データが加算器６０５で加算される。加算器６０５から出力される加算結果は、コンパレータ６０７へ入力される。コンパレータ６０７は、加算結果が値０より大きいか小さいかを判定する。具体的には、加算結果のＭＳＢを信号ｂとしてレジスタ６０９とパターン検出回路６１１に供給する。また、レジスタ６０９の出力を、信号ａとしてパターン検出回路６１１に供給する。ｓとｔは、パターン検出回路６１１からスイッチ６１３、スイッチ６１５へ出力される制御信号である。
【００２１】
パターン検出回路６１１において、ゼロクロスするパターンを検出した場合にはｔ＝１を出力し、スイッチ６１５をスイッチ６１３側に接続してレジスタ６１９の値を更新する。レジスタ６１９から出力される値は、位相検出器１１７に入力された複数ビットのデジタルデータ６０１を時間を合わせるためにレジスタ６２３を通して、遅延した値である。また、このとき制御信号ｓにより符号反転器６１７を用いて、出力する値の極性を制御する。
【００２２】
即ち、パターン検出回路６１１によりゼロクロス点のパターンを検出した際の入力データ６０１をラッチ６２３によりラッチして、位相差信号としてレジスタ６１９を介して出力する。
【００２３】
一方、パターン検出回路６１１においてゼロクロスするパターンを検出しなかった場合にはｔ＝０を出力し、スイッチ６１５をレジスタ６１９側に接続して、レジスタ６１９の値をホールドする。
【００２４】
パターン検出回路６１１の動作ロジック真理値表を図７に示す。
【００２５】
パターン検出回路６１１にはａ，ｂの２ビットのデータが供給される。全部で４種類の２ビットパターンのうち、位相差に比例した傾きをもつゼロクロスするパターンは、信号ａ、ｂの組み合わせが”０１”、”１０”の２パターンである。”０１”の位相検出特性を図８（ａ）に示し、”１０”の位相検出特性を図８（ｂ）に示す。図８に示すように、“０１”のときと“１０”のときとで、位相検出特性が逆になるので、”１０”のパターンを検出した場合には、図８（ａ）に示す理想的な位相検出特性をもつように符号反転回路６１７によって極性を反転する。
【００２６】
この極性の反転を制御するのがパターン検出器６１１から出力される制御信号ｓである。極性を反転させる場合にはｓ＝１、させない場合にはｓ＝０に制御する。
【００２７】
また、制御信号ｔは、ゼロクロスを判定する信号で、”０１”、”１０”のパターンを検出した場合には、再生波形にゼロクロスポイントが存在するので、制御信号ｔ＝１に制御し、逆にゼロクロスポイントが存在しない場合には、ｔ＝０に制御する。
【００２８】
次に位相検出器の動作原理を図９を用いて説明する。
【００２９】
図９において、ａ、ｂ、ｃ、ｄの付いた縦線は、Ａ／Ｄ変換器１０５のサンプリング点を示し、黒丸はＡ／Ｄ変換器１０５の出力の値を示す。
【００３０】
破線は、入力される再生データの波形を示しており、ここでは、〔−３、−２、０、２、３、３〕に対応する再生データが入力された場合を示している。
【００３１】
図９（ａ）では、再生データの位相がＡ／Ｄ変換器１０５のサンプリングクロックの位相と合っている場合を示している。サンプリング点ａのサンプリング結果が、値０なので、位相検出器の出力端子６２１の出力結果は０となり、位相誤差がないことを示している。
【００３２】
図９（ｂ）では、再生データの位相がＡ／Ｄ変換器１０５のサンプリングクロックの位相より進んでいる場合を示している。サンプリング点ａのサンプリング結果が、値０より大きいので、位相検出器の出力端子６２１の出力結果は正の数となる。パターン検出回路６１１は、図７の真理値表に従い、ゼロクロスを検出し、ゼロクロス点を検出した際の再生データの値を抽出してレジスタ６１９の値を更新することで、出力端子６２１には再生データとクロックとの位相のずれに応じた正の数が出力されることになる。ここで正の符号は再生データの位相が、サンプリングクロックより進んでいることを示している。
【００３３】
再生データの位相がＡ／Ｄ変換器１０５のサンプリングクロックの位相より遅れている場合について図９（ｃ）を用いて説明する。図９（ｃ）においてはサンプリング点ａのサンプリング結果が値０より小さいため、位相検出器の出力端子６２１の出力結果は負の数となる。パターン検出器６１１は、図７の真理値表に従い、ゼロクロスを検出し、これによりレジスタ６１９の値を更新し、出力端子６２１には位相のずれに応じた負の数が出力されることになる。負の符号は、位相がＡ／Ｄ変換器１０５のサンプリング位相より遅れていることを示している。
【００３４】
このように、再生信号をサンプリングしたデータにＰＲ（１，１）処理を施した後、２値化して得られた連続するサンプルａ、ｂのデータを用いて、パターン検出器６１１により”０１”、”１０”の各パターンを検出し、図７の真理値表に従って各スイッチ６１３、６１５を制御することにより、簡単且つ高精度にサンプリング点における再生データとクロックとの位相差を検出することが出来る。
【００３５】
この様に、本実施形態では、ディスクから再生された映像信号をＡ／Ｄ変換した後、ＰＲ（１，１）の処理を施し、これを２値判別して得た２ビットのデータ中における、再生信号中のゼロクロス点に対応した特定パターンを検出して、そのときの再生データを抽出して位相差信号としてＶＣＯを制御するので、簡単且つ高精度にサンプリング点における再生データとクロックとの位相差を検出することができる。また、映像信号中に含まれる特定パターンを検出するので、位相変動の検出用の特定パターンを映像信号とは別にディスクに記録する必要もなく、ディスクの記録容量を有効に使うことができる。
【００３６】
次に、第２の実施形態について説明する。
【００３７】
図１０は、本発明の第２の実施形態としての位相検出器１１７の構成を示すブロック図である。図６に示す位相検出器において、ＰＲ（１，１）処理の代わりにＰＲ（−α、１＋α、１＋α、−α）処理を行う構成になっており、それ以外の部分においては図１と同じ構成をとる。
【００３８】
図４（ａ）の再生信号にＰＲ（−α、１＋α、１＋α、−α）処理を施すことで、図４（ｃ）の波形が得られる。この波形は、サンプリングポイントを０．５Ｔシフトした波形であり、サンプリングポイントにおいてアイパターンが開いている。図４（ｂ）に示すＰＲ（１，１）波形と比較して、振幅方向にアイパターンがより大きく開いており、多少振幅方向に変動が生じたとしても、正確にクロックを抽出することが可能である。
【００３９】
ＦＩＲフィルタ１０９から出力された複数ビットのデジタルデータ１００１は、レジスタ１００３に出力される。レジスタ１００３からの出力データはレジスタ１００５に出力され、レジスタ１００５の出力はレジスタ１００７に順次出力される。デジタルデータ１００１の出力信号に符号反転回路１００９、乗算器１０１１を用いて、−αを乗算する。同様に、レジスタ１００７の出力信号に符号反転回路１０２１、乗算器１０２３を用いて、−αを乗算する。レジスタ１００３、レジスタ１００５の出力信号には、それぞれ加算器１０１３、１０１７、乗算器１０１５、１０１９を用いて１＋αを乗算する。
【００４０】
乗算器１０１１、１０１５、１０１９、１０２３の乗算結果を加算器１０２５で加算し、加算結果をコンパレータ１０２７へ出力する。コンパレータ１０２７は、加算結果が値０より大きいか小さいかを判定する。この判定に用いられる波形が上記ＰＲ（−α、１＋α、１＋α、−α）処理された波形であり、振幅変動により強くなっている。
【００４１】
具体的には、加算結果のＭＳＢを信号ｄとしてレジスタ１０２９とパターン検出回路１０３５に供給する。また、レジスタ１０２９の出力をレジスタ１０３１へ、レジスタ１０３１の出力をレジスタ１０３３へ順次出力する。
【００４２】
レジスタ１０２９、１０３１、１０３３はそれぞれ入力データを１サンプル期間遅延させて出力する。各レジスタの出力を信号ｃ、ｂ、ａとしてパターン検出回路１０３５に出力する。ｓとｔは、パターン検出回路１０３５からスイッチ１０３９、スイッチ１０４１へ出力される制御信号である。
【００４３】
パターン検出回路１０３５の動作ロジック真理値表を図１１に示す。
【００４４】
図３の状態遷移図を用いて、図１０の信号ａ、ｂ、ｃ、ｄの値から、サンプリングポイントｂ点での再生信号波形の値が７値のどれに該当するかが分かる。そのサンプリングポイントｂ点での値を図１１ではＳＥＬと表記した。
【００４５】
本形態においても、再生信号はＲＬＬ（１，７）方式により変調されており、チャネルビットをＴとするとき、再生データのパルス幅は２Ｔ〜８Ｔとなる。よって図１１の真理値表において、１Ｔのパターン０１０、１０１は再生データには現れないはずなので＃として真理値表を作成した。
【００４６】
全部で１６種類の４ビットパターンのうち、位相差に比例した傾きをもつゼロクロスするパターンは、信号ａ、ｂ、ｃ、ｄの組み合わせが”００１１”、”１１００”の２パターンである。”００１１”の位相検出特性を図８（ａ）に示し、”１１００”の位相検出特性を図８（ｂ）に示す。図８に示すように、“００１１”と“１１００”とでは、位相検出特性が逆になるので、”１１００”のパターンを検出した場合には、図８（ａ）に示す理想的な位相検出特性をもつように符号反転回路１０３７によって極性を反転する。この極性の反転を制御するのがパターン検出器１０３５から出力されるスイッチ１０３９を制御する制御信号ｓである。極性を反転させる場合にはｓ＝１、させない場合にはｓ＝０に制御する。
【００４７】
また制御信号ｔはスイッチ１０４１を制御する信号であり、ゼロクロスを判定する信号で、”００１１”、”１１００”のパターンを検出した場合には、再生波形にゼロクロスポイントが存在する場合には、ｔ＝１、逆にゼロクロスポイントが存在しない場合には、ｔ＝０に制御する。
【００４８】
また、図１１の真理値表において、ＳＥＬを＃と示した部分は、現れないはずの１Ｔのパターンが入力されたことを示すが、このような場合はｔ＝０に制御して値をホールドする。
【００４９】
このように、再生された信号のアナログ波形をサンプリングしたデータにＰＲ（−α、１＋α、１＋α、−α）処理を施し後、値０で２値化して得られたａ、ｂ、ｃ、ｄの４点のＭＳＢデータを用いて、パターン検出器１０３５により”００１１”、”１１００”の各パターンを検出し、図１１の真理値表に従って各スイッチ１０３９、１０４１を制御することにより、簡単且つ高精度にサンプリング点における再生データとクロックとの位相差を検出することが出来る。
【００５０】
次に、αの範囲の検討結果について図１２に示す。
【００５１】
図１２の（ａ）〜（ｅ）は、それぞれ、α＝０．０、０．１０、０．１２５、０．１５、０．２０の場合の位相差及びＶＣＯへの入力電圧を示す。これより、αの範囲は、０．０から０．２未満の範囲が適していることが分かった。
【００５２】
次に、第３の実施形態について説明する。
【００５３】
図１３は、第３の実施形態としての位相検出器１１７の構成を示すブロック図である。図６に示す位相検出器において、ＰＲ（１，１）処理の代わりにＰＲ（−α、１、１、−α）処理を行う構成になっており、それ以外の部分においては図６と同じ構成をとる。
【００５４】
第２の実施形態では、振幅方向にアイパターンが大きく開くことに着目し、図１０に示す位相検出器の構成を採用したが、本実施形態では、加算器１０２５の加算結果をコンパレータ１０２７で０より大きいか小さいか２値化することに着目し、レジスタ１００３、１００５の出力に１＋αを乗算した場合と、αを乗算した場合とがコンパレータ１０２７の結果に影響しないことを考慮して、レジスタ１００３、１００５の出力には何も乗算しない構成、つまりＰＲ（−α、１、１、−α）処理を行う構成とした。
【００５５】
ＦＩＲフィルタ１０９から出力された複数ビットのデジタルデータ１３０１は、レジスタ１３０３に出力される。レジスタ１３０３からの出力データはレジスタ１３０５に出力され、レジスタ１３０５の出力はレジスタ１３０７に順次出力される。デジタルデータ１３０１の出力信号に符号反転回路１３０９、乗算器１３１１を用いて、−αを乗算する。同様に、レジスタ１３０７の出力信号に符号反転回路１３１３、乗算器１３１５を用いて、−αを乗算する。
【００５６】
乗算器１３１１、１３１５の乗算結果とレジスタ１３０３、１３０５の出力を加算器１３１７で加算し、加算結果をコンパレータ１３１７へ出力する。コンパレータ１３１７は、加算結果が値０より大きいか小さいかを判定する。具体的には、加算結果のＭＳＢを信号ｄとしてレジスタ１３２１とパターン検出回路１３２７に供給する。また、レジスタ１３２１の出力をレジスタ１３２３へ、レジスタ１３２３の出力をレジスタ１３２５へ順次出力する。
【００５７】
各レジスタ１３２１、１３２３、１３２５の出力を信号ｃ、ｂ、ａとしてパターン検出回路１３２７に出力する。ｓとｔは、パターン検出回路１３２７からスイッチ１３２９、スイッチ１３３１へ出力される制御信号である。
【００５８】
パターン検出回路１３２７の動作ロジック真理値表は図１１と同じものである。
【００５９】
このように、再生された信号のアナログ波形をサンプリングしたデータにＰＲ（−α、１、１、−α）処理を施し後、値０で２値化して得られたａ、ｂ、ｃ、ｄの４点のＭＳＢデータを用いて、パターン検出器１３２７により”００１１”、”１１００”の各パターンを検出し、図１１の真理値表に従って各スイッチ１３２９、１３３１を制御することにより、簡単且つ高精度にサンプリング点における再生データとクロックとの位相差を検出することが出来る。
【００６０】
なお、前述の各実施形態では、ディスク媒体に記録された信号を再生する装置について説明したが、これ以外にも、例えば、伝送路を介して信号を受信する装置などにも同様に本発明を適用可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明が適用される再生装置の構成を示す図である。
【図２】従来の再生装置の構成を示す図である。
【図３】本発明の実施形態における再生信号の状態を示す遷移図である。
【図４】再生信号の波形を示す図である。
【図５】ゼロクロス点を含む再生信号波形及びそのＰＲ（１、１）処理した信号を示す図である。
【図６】位相差検出回路の構成を示す図である。
【図７】位相差検出回路にて検出するパターン及びそのときの出力信号を示す真理値表である。
【図８】位相差検出回路の検出特性を示す図である。
【図９】位相差検出回路により検出する位相差の様子を示す図である。
【図１０】位相差検出回路の他の構成を示す図である。
【図１１】位相差検出回路にて検出するパターン及びそのときの出力信号を示す真理値表である。
【図１２】αの値に対応した位相差検出回路の検出結果を示す図である。
【図１３】位相差検出回路の他の構成を示す図である。
【図１】
2006092656.tif 000003
【図２】
2006092656.tif 000004
【図３】
2006092656.tif 000005
【図４】
2006092656.tif 000006
【図５】
2006092656.tif 000007
【図６】
2006092656.tif 000008
【図７】
2006092656.tif 000009
【図８】
2006092656.tif 000010
【図９】
2006092656.tif 000011
【図１０】
2006092656.tif 000012
【図１１】
2006092656.tif 000013
【図１２】
2006092656.tif 000014
【図１３】
2006092656.tif 000015