(57)【要約】【課題】無線通信システムにおける信号のレートを調整する符号化装置を提供する。【解決手段】この装置は、ディジタル入力を当該入力よりも大なるビット数の符号化出力に変換する符号化回路と、符号化出力の複数のワードを組み合わせこれから複数のインターリーブ化ワードを有するデータブロックを発生するインターリーブ回路と、当該データブロックからのビットをパンクチャリング又は繰り返し処理するパンクチャリング回路又は反復回路とを有する。このパンクチャリング又は反復回路は、削除又は反復パターンを使って、伝送チャネルの各フレームにおける伝送用データワードを生成する。削除又は反復パターンは、符号化回路及びインターリーブ回路の特性に基づいて選択される。【選択図】図１
2006295975.tif 000002
【特許請求の範囲】
【請求項１】
送信機と受信機とを含む通信システムであって、
前記送信機が、ディジタル入力に対して動作し、伝送用データビットを生成する符号化装置と、伝送チャネルの各フレームにおいて、前記伝送用データビットを送信する手段とを含み、
前記符号化装置が、前記ディジタル入力よりも大なるビット数を有する符号化出力を発生させる符号化回路と、前記符号化出力に対して動作し、複数のインターリーブ化ワードを含むデータブロックを発生させるインターリーブ回路と、前記伝送用データビットを提供するため、前記符号化回路及び前記インターリーブ回路の特性に基づいて特定されたレートマッチングパターンを用いて、前記データブロックにおけるビット数を調整する手段を有するレートマッチング回路とを含み、
前記受信機が、前記伝送用データビットを受信する手段と、受信した該データビットを復号するための復号装置とを含み、
該復号装置が、前記インターリーブ化ワードを復元するデータ復元回路と、デ・インターリーブ回路と、チャネルデコーダとを含んでいることを特徴とする通信システム。
【請求項２】
請求項１に記載の通信システムにおいて、前記ディジタル入力の全ビットが連続するインターリーブ化ブロック内のビットの残余から取得することができるように、前記レートマッチングパターンを選択する手段が設けられていることを特徴とする通信システム。
【請求項３】
請求項１又は２に記載の通信システムにおいて、前記データブロック内の各インターリーブ化ワードの各々についてのレートマッチングパターンは、当該ブロック内の隣接する１つまたは複数のインターリーブ化ワードに対してオフセットされていることを特徴とする通信システム。
【請求項４】
請求項１ないし３のうちいずれか１つに記載の通信システムにおいて、前記レートマッチングパターンを、前記インターリーブ回路のインターリーブ深度の関数として選択する手段が設けられていることを特徴とする通信システム。
【請求項５】
請求項１ないし４のうちいずれか１つに記載の通信システムにおいて、
前記符号化回路が畳み込み符号化を適用するものであり、
前記レートマッチングパターンを、前記符号化回路の拘束長に応じた削除又は反復パターンとして選択する手段が設けられていることを特徴とする通信システム。
【請求項６】
請求項１ないし５のうちいずれか１つに記載の通信システムにおいて、前記送信機が、
ディジタル入力をそれぞれ符号化する複数の符号化装置と、
単一の伝送チャネル上での前記送信する手段による後続の伝送のために、前記符号化装置の出力データワードを組み合わせるマルチプレクサとを含むことを特徴とする通信システム。
【請求項７】
請求項６に記載の通信システムにおいて、異なる符号化装置の出力は、異なるデータレートを呈するべく選定され、組み合わされたデータレートは、前記伝送チャネルのチャネル容量に対応することを特徴とする通信システム。
【請求項８】
送信機と受信機とを含む通信システムの動作方法であって、
前記送信機が、ディジタル入力に対して動作し、該ディジタル入力よりも大なるビット数を有する符号化出力を発生させる工程と、
前記送信機が、前記符号化出力に対して動作し、複数のインターリーブ化ワードを含むデータブロックを発生させる工程と、
前記送信機が、伝送用データビットを提供するため、前記符号化回路及び前記インターリーブ回路の特性に基づいて特定されたレートマッチングパターンを用いて、前記データブロックにおけるビット数を調整する工程と、
前記送信機が、伝送チャネルの各フレームにおいて、前記伝送用データビットを送信する工程と、
前記受信機が、前記伝送用データビットを受信する工程と、
前記受信機が、前記送信器と逆の処理を行うように、前記インターリーブ化ワードを復元し、該インターリーブ化ワードのデ・インターリーブ処理および復号処理を行う工程とを含んでいることを特徴とする動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くディジタル通信システムに関し、特に、ディジタル入力を符号化して当該ディジタル入力よりもビット数の大なる符号化入力を生成する通信システムに関する。順方向誤り修正又は訂正（Forward Error Correction: ＦＥＣ）は、このような態様で動作するものであり、重畳又は畳み込み符号化は、順方向誤り修正システムの１つの例である。
【背景技術】
【０００２】
重畳又は畳み込み符号化システムにおいて、ディジタル入力は、畳み込み符号化回路により符号化され、当該畳み込み符号化回路に入力されるｋビット数毎に、それよりも大なるビット数ｎが出力として生成される。かかる畳み込み符号化回路の符号化レートは、符号化された出力ビットの数ｎに対する入力ビットの数ｋの比として定義される。したがって例えば、畳み込み符号化回路に入力される各ビットにつき２ビット出力があれば、その符号化レートは１／２である。ビット数が増加すると、信号ビットレートが減少することになる。
【０００３】
従来の畳み込み符号化アルゴリズムは色々あるが、それぞれ特定の符号化レートで利用可能である。当該回路の出力のデータレートが通信チャネルを含む当該通信回路の残りの部分の要件と調和するようにその符号化レートを調整するのが望ましい。例えば、符号化レートを増加させるためにその畳み込み符号化出力をパンクチャリング回路に通ぜしめることが知られており、かかるパンクチャリング（puncturing）回路は、当該畳み込み符号化出力から選択したビットを除去するための削除パターンを含むものである。また、符号化レートを減少させるために当該出力を反復回路に通して当該出力の選択したビットを繰り返すこともできる。
【０００４】
米国特許第５，６６８，８２０号及び第５，５１１，０８２号は、上述したタイプのパンクチャ処理された畳み込み符号化システムを有するディジタル通信システムをそれぞれ開示している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は特に、符号化出力を有しかつ多数ワードの符号化出力信号がインターリーブされる符号化装置に関連する。インターリーブをすることは、伝送システムのエラー性能（パフォーマンス又は対策機能）を向上するために用いられる公知の技術である。通信システムには、ビットレートやインターリーブ深度（interleaving depth）、データの可変レートなどの例えば種々の異なる特性を有するデータを扱う能力の如き汎用性の要求が大きくなっている。符号化出力のインターリーブ処理を伴う符号化装置において従来の可変レート畳み込み符号化回路（又は他のＦＥＣ符号化回路）を使用すると、当該インターリーブ回路が畳み込み符号化器の出力ビットレートに適応することが必要となる。したがって、出願人は、データのインターリーブは、符号化の後でかつ当該データストリームのレートマッチングの前に（すなわち、パンクチャリング又はビット反復の前に）行われるべきであると認識したのである。しかしながら、これにより、当該レートマッチング回路により実行されたパンクチュアリング又はビット反復処理は、インターリーブ回路により発生するビット構成には相応しくない場合がある。例えば、パンクチャリングビット用に選択されたビットは、当該ディジタル入力における同一又は隣接ビットに関する情報を提供する可能性がある。これにより、入力信号のかかる部分について伝送上のエラーが発生する可能性が高くなってしまう。
【課題を解決するための手段】
【０００６】
本発明の第１の態様によれば、データブロック内のビット数を調整するレートマッチング回路であって、前記データブロックは、ディジタル入力に対する符号化回路の動作により発生した符号化出力に対するインターリーブ回路の動作により発生した複数のインターリーブ化ワードを有し、前記符号化出力は、前記ディジタル入力よりも大なるビット数を有し、前記レートマッチング回路は、伝送チャネルの各フレームにおいて伝送用データビットを提供するため、レートマッチングパターンを用いて当該データブロックにおけるビット数を調整する手段を有する、レートマッチング回路において、前記符号化回路及び前記インターリーブ回路の特性に基づいて当該レートマッチングパターンを選択する手段が設けられる、ことを特徴とするレートマッチング回路が設けられる。
【０００７】
反復パターンとは、各データブロックにおけるどのビットが繰り返されるべきかを示す（１及び０の）パターンを意味する。
【０００８】
本発明により、インターリーブ回路が適応型である必要がない。なぜなら、該回路は、固定コードレート又は可変レートデータソースの限られた数のレートを有する符号化回路とのインターフェースのために選択されるからである。このパンクチャリング回路又は反復回路はそれゆえに、当該出力ビットレートを伝送チャネル上の伝送に適したものとするよう調整するためにインターリーブ化ワードに対して動作する。そのため、次のようにして削除又は反復パターンを選択する。（ｉ）ビット削除の場合、当該パンクチャリングが少なくとも、当該パンクチャリング回路への入力の前に符号化されインターリーブされたディジタル入力に対して、最小の不利益な効果を呈するようにし、（ｉｉ）ビット反復の場合、当該反復が伝送用出力に最も有益な効果を呈しかつ当該ディジタル入力の１つの部分に集中されないようにする。
【０００９】
また、本発明によれば、当該入力信号のレートマッチングに作用する当該単一のパンクチャリング又は反復段は、（順方向誤り訂正特性を変えることにより）入力信号の伝送品質を制御し、しかも当該出力ビットレートを連続した伝送に適したものに例えば伝送チャネルの最大ビットレートに適合させるように操作するのに用いることが可能である。これにより、サービス要件の品質のためそしてチャネル容量の考慮のための分離したレートマッチング段の必要性が無くなる。
【００１０】
当該データブロック内の各インターリーブ化ワードのパターンは、当該ブロック内の隣接する１つまたは複数のインターリーブ化されたワードに対してオフセットされずれたものとすることができる。ブロックインターリーブ回路にとって、そのインターリーブ化されたブロックの隣接ワード内において異なるビットを対象とすることは、当該符号化出力ワードからの隣接ビットが当該反復／削除パターンにより対象とされることを防止する１つの方法である。
【００１１】
かかるパターンは、インターリーブ回路のインターリービング深度の関数として選択可能である。
【００１２】
かかる符号化は、好ましくは畳み込み符号化を有し、削除又は反復パターンが例えば当該畳み込み符号化回路の拘束長を考慮したものとされる。
【００１３】
このレートマッチング回路は、出力ビットレートを制御することを可能とし、特に複数のディジタル入力が単一の搬送波に多重されんとする場合に応用性を有する。このため、通信システムは、それぞれ各ディジタル入力を符号化する複数の符号化装置と、単一の伝送チャネル上の当該伝送システムによる連続した伝送のために当該符号化装置の出力データワードどうしを組み合わせるマルチプレクサ（多重化器）とを有する。異なる符号化装置の出力を、異なるデータレートを持つよう選択し、その組み合わされた複合データレートが当該伝送チャネルのチャネル容量に対応するようにすることもできる。
【００１４】
本発明の第２の態様によれば、本発明により構成されたレートマッチング回路を有し、さらにインターリーブ回路及び符号化回路を有する符号化装置が設けられる。
【００１５】
本発明の第３の態様によれば、本発明の符号化装置により符号化された信号を復号するものであって、当該インターリーブされたワードを復元するデータ復元回路、デ・インターリーブ回路及びチャネルデコーダを有する復号装置が設けられる。
【００１６】
本発明の第４の態様によれば、本発明の符号化装置を有する送信機を有する通信システムや、当該符号化装置の出力データワードを伝送する伝送システムが設けられる。かかる通信システムの受信機は、復号化装置を含む。
【００１７】
本発明の第５の態様によれば、データブロック内のビット数を調整するレートマッチング回路を動作する方法であって、前記データブロックは、ディジタル入力に対する符号化回路の動作により発生した符号化出力に対するインターリーブ回路の動作により発生した複数のインターリーブ化ワードを有し、前記符号化出力は、前記ディジタル入力よりも大なるビット数を有し、前記レートマッチング回路は、伝送チャネルの各フレームにおいて伝送用データビットを提供するため、レートマッチングパターンを用いて当該データブロックにおけるビット数を調整する、方法において、前記符号化回路及び前記インターリーブ回路の特性に基づいて当該レートマッチングパターンを選択することを特徴とする方法が設けられる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を添付図面に基づいて例を挙げて説明する。
【００１９】
図１は、ビット数を増加させるような形態でディジタル入力を符号化する符号化装置の実施例を示している。これは、順方向誤り修正機能を提供する標準的なアプローチであり、畳み込み符号化（法）は、一般的な１つの例である。図１に示されるように、チャネル符号化（例えば畳み込み符号化）段の次にフレーム間インターリーブ処理段が置かれ、ここでインターリーブ処理された出力（インターリーブ化出力）には、レートマッチングが施される。かかるレートマッチングとして、パンクチャリング又はビット反復処理とすることができる。このパンクチャリング又はビット反復は、インターリーブ処理回路１６のマトリクスからの複数ビットを対象とする削除／反復パターンを用いて行われる。このパターンは、ディジタル入力の全てのビットがインターリービング回路１６の出力のうちの非対象ビットから得られるように当該符号化及びインターリーブ動作の関数（又は機能）として選択される。
【００２０】
図１は、２つのデータ入力１２，２２からのデータの単一チャネル上における伝送をなす通信システム１０を示している。データ入力は、当該入力の畳み込み符号化を行う符号化装置１３，２３にそれぞれ関連付けられており、これら符号化装置はまた、当該符号化データを最大チャネル容量を有する利用可能な伝送チャネルへと変調することができるようにレートマッチングを実行する。
【００２１】
各符号化装置１３，２３は、チャネル符号化回路１４，２４を有する。この図１の例におけるチャネル符号化回路は、データ入力の畳み込み符号化を行う。標準的な畳み込み符号化回路が利用可能であり、かかる回路は、ビット数ｋの入力をこれより大なるビット数ｎの出力に変換する。これにより、順方向誤り修正が実施されうるという利点を持つこととなる。この符号化レートは、当該符号化回路における入力ビット数の出力ビット数に対する比として表現され、標準的な畳み込み符号化回路としては、例えば１／２，１／３，１／４の符号化レートを持つものが利用可能である。畳み込み符号化回路は、シフトレジスタ、関数発生器、メモリ及びマルチプレクサを含むのが一般的である。かかる畳み込み符号化回路の各出力ビットは、符号化回路の拘束長（メモリの長さ）に基づき、その入力信号の前もって与えられた数のビットにつき実行される既知の関数又は機能を有する。付加的なエラー訂正機能をなすため、入力ビットから出力へのダイレクトマッピングの他にも、当該入力ビットに対して行われる幾つかの関数的変換がある。或いは、入力ビットのダイレクトマッピングがない場合がある。この符号化回路の出力もエラー訂正動作に適した付加的データも、原データ入力（信号）を再生するために対応する復号回路により復号可能なものである。
【００２２】
畳み込みで符号化された出力ワードは、インターリーブ回路１６，２６に供給される。かかるインターリーブ回路は、複数の当該畳み込み出力ワードを組み合わせこれに対応する数のインターリーブ化されたワードを有するデータブロックを発生する。インターリーブ回路の最も簡単な形態は、（インターリーブ深度（interleaving depth）に対応する）複数の入力ワードで行毎にインターリーブマトリクスを満たし（該マトリクスに書き込む）、当該データを列毎に出力するブロックインターリーバを有するものである。これ以外のインターリーブ方法も知られている。こうしたプロセスにより、概して、当該伝送チャネルの分断により生じるエラーがデータ伝送に影響を及ぼし難くするのである。
【００２３】
かかるインターリーブ処理された出力は、レートマッチング回路１８，２８に供給される。かかるレートマッチング回路は、上記畳み込み符号化回路の符号レートを効果的に変更し、当該出力ビットレートをより正確に制御可能なようにする。このレートマッチング処理は、当該インターリーブされたデータブロックのパンクチャリング（すなわちビット除去）のステップを有したり、或いはビット反復（繰り返し）のステップを有するものとすることができる。符号化レートを上げるために畳み込み符号化出力をパンクチャ処理することは知られており、その実例が米国特許第５，５１１，０８２号に記載されている。
【００２４】
上述した符号化装置の構成の利点は、符号化動作の後にレートマッチング動作が行われる点であり、その結果インターリーブ回路１６，２６が、当該データソースのビットレートと、畳み込み符号化回路１４，２４に起因するビットレートの低下とにより決定される、一定の入力ビットレートを呈することになる。したがって、適応型インターリーブ回路の必要性は回避される。
【００２５】
上記レートマッチングパターンは、本発明により、上記インターリーブ回路及び符号化回路の動作に基づいて選択される。これは、図２を参照してさらに詳細に説明する。
【００２６】
レートマッチング回路１８，２８はまた、特定のデータ入力のチャネル符号化が、例えば伝送（送信）チャネルのエラーパフォーマンスに関するが如きサービス要件の特定の品質に対応するよう調整されることを可能としている。また、この組み合わせ形態のレートマッチング回路１８，２８は、１回多重化された当該信号の全体のビットレートが当該伝送チャネル容量を超えないことを確実にするのに用いられもする。したがって、単一のレートマッチング動作を、単一のデータ入力に係わる伝送チャネルの特定の要件を達成し、しかも当該組み合わされたデータ情報は適正に伝送され得るようにするために用いることができる。当該個々のデータチャネルの達成可能なエラーパフォーマンスと当該組み合わされるデータレートとの間には、交換条件（トレードオフ）があり得るが、これらの考察は、各符号化装置毎に単一のレートマッチング回路で達成される。
【００２７】
２つの符号化装置１３，２３の出力は、単一チャネル上の伝送を可能とするべく多重化回路３０により多重化される。この多重化回路の出力は、実際的には当該チャネル上の伝送用フレームのデータであり、かかるフレームは、サイズ的にインターリーブ化データの１ブロックに対応させることができる。このフレームデータは、通常の変調及び伝送（送信）回路３４による連続した伝送のためにフレーム内インターリーブ回路３２によりインターリーブされうる。
【００２８】
図１に示される符号化装置１３，２３の動作は、図２に基づいてさらに詳しく示される。
【００２９】
図２の（Ａ）は、例証目的で、上記符号化装置に供給される入力データビットの系列（シーケンス）を示している。これらは、所定数ビットのワードとして又は図示されるように連続的なデータストリームとして構成されうる。
【００３０】
上記チャネル符号化回路１４，２４は、かかる入力データストリームに対して畳み込み符号化を施し、それより大なるビット数を有するビットストリームを発生する。図２に示される例では、畳み込み符号化回路は、長さｋのデータストリームを図示の如く長さｎのストリームに変換し、ｎ／ｋだけ伝送用のビット数を効率的に増加させている。かかる符号化データワードはインターリーブ処理が施され、図２に示される例では、フレーム間インターリーブ回路１６が当該符号化データストリームからの８ビットワードに対して動作し、４の深度でブロックインターリーブアルゴリズムを適用する。したがって、このインターリーブ回路は、４列８行のインターリーブマトリクスを１ビットずつかつ１行ずつ満たす。
【００３１】
共に多重化された際の全ての信号が、利用可能な伝送チャネルにより扱われ得るデータストリームを生成するよう当該ビットレートを変えるために、図２の（Ｃ）に表されたデータブロックは、削除又は反復パターンにかけられる。
【００３２】
本出願人は、当該ディジタル入力からの全ビットを復元可能とするのに削除又は反復されるビットが求められるべきではないように、削除又は反復パターンが選択されるべきであると認識した。
【００３３】
１つの例としては、拘束長の短い畳み込み符号化回路が使用されるという仮定を立てることができる。このことの効果は、符号化データと入力データとの間に実質的な直接マッピング（対応付け）があり、隣接符号化データビットは、当該ディジタル入力信号の隣接ビットに関する情報を提供することになる。隣接の入力ビットの削除又は反復は、避けるべきである。なぜならば、（ｉ）ビットの削除の場合において、入力データの当該部分について伝送上のエラーの確率が増加するからであり、また（ｉｉ）ビットの反復の場合、当該反復がその伝送のエラーパフォーマンス全体を向上させるためには、その余分な容量を当該入力データストリーム全体に均等に分配すべきだからである。低いパンクチャリングレートのためにディジタル入力における隣接ビットの削除を回避することが可能となる。
【００３４】
インターリーブ回路１６，２６の出力に単純に削除又は反復を施すと、インターリービング深度（列の数）及び削除／反復レートに基づいた良くない結果となってしまうことがある。例えば、図２の（Ｃ）により表されるデータブロックが（列毎に）読み出されるときに毎回４番目のビットが削除又は反復された場合、１番目の行（Ａ１１ないしＡ１４）及び５番目の行（Ａ３１ないしＡ３４）における４つの隣接ビットを削除又は反復するべきものとなる。
【００３５】
それゆえに、図２の（Ｄ）に示される削除／反復パターンにおいてその削除又は反復されるビットは、上記インターリービングマトリクスの各々の行において最大１ビットとして選択されたものである。図２に示される特定の例において、各インターリーブ化ワード４４の削除パターンは、当該ブロック内の隣接インターリーブ化ワード又は複数ワードに対してオフセット（ずれ又は偏倚）が付与されている。例えば、インターリーブ化ワード４４ａは、これに供給される（１００００１００）の削除／反復パターンを有し、インターリーブ化ワード４４ｂは、これに供給される（０１００００１０）の削除／反復パターンを有する、といった形態を採る（他のワードも同様）。隣接した列におけるパターンをオフセットさせることにより、隣接ビットを削除又は反復する問題は回避され、このパターンは実施するのに簡単である。
【００３６】
より一般的なケースとして、選択される削除／反復パターンの詳細部は、当該インターリービングマトリクスのサイズや削除又は反復の量によって定まることになる。特に、かかるインターリービングマトリクスは、図２に示される単純な例よりも相当に大きなものとされうる。Ｎ個の列を有するマトリクスに対しては、このマトリクス中を行毎に進行して、毎回Ｐビットにおける１ビットを選択することにより適正な削除／反復パターンを得ることが可能である。Ｐが例えばＮ＋１と等しいとすると、１行だけオフセットした（ずれた）、図２の（Ｄ）におけるそれと同様のパターンを生じることになる。
【００３７】
また、インターリービング回路１６，２６は、例として上に提示したものよりも複雑となる。当業者においては、本発明による符号化装置への使用に適した多くの代替可能なインターリーブ回路が分かるであろう。例えば、読み出し前のインターリービングマトリクスの列の順序の付け直しがある。よって、かかる削除／反復パターンは、インターリーブ回路の特性を考慮に入れるよう改変する必要があると思われる。これをする方法の１つは、最大の削除／反復レート（例えばＰ毎に１ビット）を決定し、毎回Ｐ番目のビットがセットされるインターリーブ回路に入力データストリームを供給することである。そしてこのインターリーブ回路からの出力は、適正な削除／反復パターンとなる。図２の（Ｄ）の削除／反復パターンは、毎回５番目のビットがセットされたデータストリームをインターリーブ回路１６，２６に供給することにより得られたものであったことが分かる。
【００３８】
図２の（Ｄ）に示されるパターンは、許容されるパンクチャリング又はビット反復の最大量を表している。この場合、所望の最終的なビットレートを達成するため、削除又は反復ビットのある割合分（proportion）だけを、低パンクチャリング又は反復レートのために選択することが可能である。
【００３９】
パンクチャリング限界は、総体的な限界としてセットされるか、或いは実際上動的にデータ入力チャネル毎に決定されるようにしてもよい。この場合、どんな特定パンクチャリングレートでも達成できるよう正確なパンクチャリングのための決定論的なアルゴリズム又はマッピングを得ることができる。不均等なパンクチャリンググリッドも考えられる。
【００４０】
パンクチャリング又は反復パターンは、最大インターリーブ深度に対して決定することができ、当該通信システム内の異なる符号化装置用でかつ異なるインターリーブ深度を有するパターンが、より大きなパターンの減らされた数の列として規定されうる。そして、伝送用の各フレームは、当該インターリーブ深度に基づいて、起こりうるパンクチャリング列（例えば４４ａ，４４ｂ）の１つに関連づけてもよく、フレーム毎の特定のパンクチャリング又は反復は、追加の信号授受を伴うことなく各符号化回路のインターリーブ深度の認識から簡単に当該受信回路により決定され得る。
【００４１】
この図では２つの入力チャネルが同時に単一チャネル上を伝送するよう多重化されるものとして示されているが、それより遙かに大なる数の入力チャネルを同時に多重化することも可能である。
【００４２】
畳み込み符号化は、１つの特定の符号化技術の例として説明したが、当業者であれば、ブロック符号法やターボ符号法の如き他のＦＥＣ方法を見い出せる筈である。
【００４３】
本発明の１つの特定の応用は、移動電気通信局から基地局へのアップリンク（上り）信号用であり、かかる信号により移動局が種々のタイプのデータソースをサポートすることができる。直進的なブロックインターリーバーを説明したが、当業者には様々な他のインターリービングのオプションがありうることは明らかである。インターリービングに何が選ばれても、本発明により実施される反復又は削除パターンは、原データシーケンスに注意を払ってその削除／反復パターンが選択されるよう当該インターリーブ動作の効果を考慮するものである。
【００４４】
復号装置はまた、完全な通信システムを形成するよう受信システムの一部として要求されることとなる。復号装置の一例が図３に概略的に示されており、これは多重分離された入力を受信するデータ復元回路５０を有する。その復元データは、逆インターリーブ回路５２に供給されチャネルデコーダ５４に移される。
【００４５】
パンクチャ処理された伝送のために、データ復元回路５０は、そのパンクチャリングされたビットをダミービットで満たす。これにより、符号化入力シーケンスを復元するべくデ・インターリーブが可能となるが、幾つかのダミービットを伴う。この復号回路は、既知のインターリービングマトリクス及び既知のパンクチャリングパターンからそのダミービットの箇所を得ることができ、これにより原データシーケンスの復元の際中において当該ダミービットを無視することができる。
【００４６】
反復されたビットを有する伝送のため、データ復元回路５０は、かかるビット反復を除去するものとするが、それらの反復を用いて、低いエラー発生率で各ビットの値の推定をなすこととなる。ソフトコンバイニング技術は、受信された複数の反復に関係したビットの最も可能性のある値を得るのに使用されうる。
【００４７】
説明したコーディングシステムは、セルラーコードレステレフォンネットワークにおけるアップリンク伝送に専ら用いることもできるし、このようなネットワークにおけるアップリンク及びダウンリンク伝送チャネルの双方に用いることもできる。このシステムは、ＵＭＴＳコードレス通信ネットワークにおいて実施可能である。
【００４８】
産業上の適用性
本発明は、ＵＭＴＳの如き無線通信システムに適用可能である。
【００４９】
最後に、本発明のいくつかの実施態様を、以下に項別記載する。
１．データブロック内のビット数を調整するレートマッチング回路であって、前記データブロックは、ディジタル入力に対する符号化回路の動作により発生した符号化出力に対するインターリーブ回路の動作により発生した複数のインターリーブ化ワードを有し、前記符号化出力は、前記ディジタル入力よりも大なるビット数を有し、前記レートマッチング回路は、伝送チャネルの各フレームにおいて伝送用データビットを提供するため、レートマッチングパターンを用いて当該データブロックにおけるビット数を調整する手段を有する、レートマッチング回路において、
前記符号化回路及び前記インターリーブ回路の特性に基づいて当該レートマッチングパターンを選択する手段が設けられる、ことを特徴とするレートマッチング回路。
２．実施態様項１に記載のレートマッチング回路において、前記レートマッチングパターンは、前記ディジタル入力の全ビットが連続するインターリーブ化ブロック内のビットの残余から取得することができるように選択されることを特徴とするレートマッチング回路。
３．実施態様項１又は２に記載のレートマッチング回路において、前記データブロック内の各インターリーブ化ワードの各々についてのレートマッチングパターンは、当該ブロック内の隣接する１つまたは複数のインターリーブ化ワードに対してオフセットされていることを特徴とするレートマッチング回路。
４．実施態様項１ないし３のうちいずれか１つに記載のレートマッチング回路において、前記レートマッチングパターンは、前記インターリーブ回路のインターリーブ深度の関数として選択されることを特徴とするレートマッチング回路。
５．実施態様項１ないし４のうちいずれか１つに記載のレートマッチング回路を有する符号化装置であって、インターリーブ回路及び符号化回路をさらに有する符号化装置。
６．実施態様項５に記載の符号化装置により符号化された信号を復号する復号装置であって、当該インターリーブ化ワードを復元するデータ復元回路、デ・インターリーブ回路及びチャネルデコーダを有する復号装置。
７．実施態様項５に記載の符号化装置を有する送信機と、実施態様項６に記載の復号装置を有する受信機とを有する通信システム。
８．実施態様項７に記載のシステムであって、ディジタル入力をそれぞれ符号化する複数の符号化装置と、単一の伝送チャネル上での当該伝送システムによる後続の伝送のために、当該符号化装置の出力データワードを組み合わせるマルチプレクサとを有するシステム。
９．実施態様項８に記載のシステムであって、異なる符号化装置の出力は、異なるデータレートを呈するべく選定され、組み合わされたデータレートは、前記伝送チャネルのチャネル容量に対応する、システム。
１０．データブロック内のビット数を調整するレートマッチング回路を動作する方法であって、前記データブロックは、ディジタル入力に対する符号化回路の動作により発生した符号化出力に対するインターリーブ回路の動作により発生した複数のインターリーブ化ワードを有し、前記符号化出力は、前記ディジタル入力よりも大なるビット数を有し、前記レートマッチング回路は、伝送チャネルの各フレームにおいて伝送用データビットを提供するため、レートマッチングパターンを用いて当該データブロックにおけるビット数を調整する、方法において、
前記符号化回路及び前記インターリーブ回路の特性に基づいて当該レートマッチングパターンを選択することを特徴とする方法。
【図面の簡単な説明】
【００５０】
【図１】図１は、符号化装置を用いた伝送システムを実施するのに必要な構成部を概略的に表している。
【図２】図２は、上記符号化装置を通じるビットストリームを概略的に表している。
【図３】図３は、本発明の符号化装置を実施するのに必要な構成部を概略的に表している。
【符号の説明】
【００５１】
１０  通信システム
１２  データ入力
１３  符号化装置
１４  チャネル符号化
１６  フレーム間インターリービング
１８  レートマッチング
２２  データ入力
２４  チャネル符号化
２６  フレーム間インターリービング
２８  レートマッチング
３０  多重化
３２  フレーム内インターリービング
３４  変調／伝送
５０  データ復元
５２  デ・インターリーバ
５４  復号
【図１】
2006295975.tif 000003
【図２】
2006295975.tif 000004
【図３】
2006295975.tif 000005
【手続補正書】
【提出日】平成18年8月31日(2006.8.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
送信機と受信機とを含む通信システムであって、
前記送信機が、ディジタル入力に対して動作し、伝送用データビットを生成する符号化装置と、伝送チャネルの各フレームにおいて、前記伝送用データビットを送信する手段とを含み、
前記符号化装置が、前記ディジタル入力よりも大なるビット数を有する符号化出力を発生させる符号化回路と、前記符号化出力に対して動作し、複数のインターリーブ化ワードを含むデータブロックを発生させるインターリーブ回路と、前記伝送用データビットを提供するため、前記符号化回路及び前記インターリーブ回路の特性に基づいて特定されたレートマッチングパターンを用いて、前記データブロックにおけるビット数を調整する手段を有するレートマッチング回路とを含み、
前記受信機が、前記伝送用データビットを受信する手段と、受信した該データビットを復号するための復号装置とを含み、
該復号装置が、前記インターリーブ化ワードを復元するデータ復元回路と、デ・インターリーブ回路と、チャネルデコーダとを含んでいることを特徴とする通信システム。
【請求項２】
請求項１に記載の通信システムにおいて、前記データブロック内の各インターリーブ化ワードの各々についてのレートマッチングパターンは、当該ブロック内の隣接する１つまたは複数のインターリーブ化ワードに対してオフセットされていることを特徴とする通信システム。
【請求項３】
請求項１または２に記載の通信システムにおいて、前記レートマッチングパターンを、前記インターリーブ回路のインターリーブ深度の関数として選択する手段が設けられていることを特徴とする通信システム。
【請求項４】
請求項１ないし３のうちいずれか１つに記載の通信システムにおいて、
前記符号化回路が畳み込み符号化を適用するものであり、
前記レートマッチングパターンを、前記符号化回路の拘束長に応じた削除又は反復パターンとして選択する手段が設けられていることを特徴とする通信システム。
【請求項５】
請求項１ないし４のうちいずれか１つに記載の通信システムにおいて、前記送信機が、
ディジタル入力をそれぞれ符号化する複数の符号化装置と、
単一の伝送チャネル上での前記送信する手段による後続の伝送のために、前記符号化装置の出力データワードを組み合わせるマルチプレクサとを含むことを特徴とする通信システム。
【請求項６】
請求項５に記載の通信システムにおいて、異なる符号化装置の出力は、異なるデータレートを呈するべく選定され、組み合わされたデータレートは、前記伝送チャネルのチャネル容量に対応することを特徴とする通信システム。
【請求項７】
送信機と受信機とを含む通信システムの動作方法であって、
前記送信機が、ディジタル入力に対して動作し、該ディジタル入力よりも大なるビット数を有する符号化出力を発生させる工程と、
前記送信機が、前記符号化出力に対して動作し、複数のインターリーブ化ワードを含むデータブロックを発生させる工程と、
前記送信機が、伝送用データビットを提供するため、前記符号化回路及び前記インターリーブ回路の特性に基づいて特定されたレートマッチングパターンを用いて、前記データブロックにおけるビット数を調整する工程と、
前記送信機が、伝送チャネルの各フレームにおいて、前記伝送用データビットを送信する工程と、
前記受信機が、前記伝送用データビットを受信する工程と、
前記受信機が、前記送信器と逆の処理を行うように、前記インターリーブ化ワードを復元し、該インターリーブ化ワードのデ・インターリーブ処理および復号処理を行う工程とを含んでいることを特徴とする動作方法。