(57)【要約】      （修正有）【課題】複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、処理余りが発生した場合でも、プロセッサの能力を有効に活用し、出力信号の品質を向上できるようにする。また、消費電力を低減する。【解決手段】第１の演算処理手段１１と第２の演算処理手段１２の演算結果を記憶する演算結果記憶メモリＭ１と、各演算処理手段の演算処理に対する演算制御情報を記憶する演算情報記憶メモリＭ２と、第１の演算処理手段の処理量を監視する処理量監視手段１３と、処理量と演算制御情報を用いて第２の演算処理手段１２の処理内容を決定する処理内容決定手段１４とを備え、処理量の増減に対して、プロセッサの能力を動的に割り当てる。【選択図】図１
2006343388.tif 000002
【特許請求の範囲】
【請求項１】
複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行い、その演算結果を演算結果記憶メモリに記憶する第１の演算処理工程と、
前記第１の演算処理工程の処理量を監視する処理量監視工程と、
前記処理量監視工程の監視で得た前記処理量と演算情報記憶メモリにおける各演算処理についての演算制御情報を用いて第２の演算処理工程の処理内容を決定する処理内容決定工程と、
前記演算結果記憶メモリから前記演算結果を読み出し、前記決定した処理内容で第２の演算処理を行う第２の演算処理工程とを含むデジタル信号処理方法。
【請求項２】
複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行い、その演算結果を演算結果記憶メモリに記憶する第１の演算処理工程と、
前記第１の演算処理工程の処理量を監視する処理量監視工程と、
前記処理量監視工程の監視で得た前記処理量と演算情報記憶メモリにおける各演算処理についての演算制御情報を用いて第２の演算処理工程のプロセッサ割り当て量を決定する処理量割り当て工程と、
前記処理量割り当て工程による前記プロセッサ割り当て量に適した演算処理を、同一の処理内容であって処理量の異なる複数の演算処理を記憶する演算処理群記憶メモリから選択する演算処理選択工程と、
前記演算結果記憶メモリから前記演算結果を読み出し、前記選択した演算処理を行う第２の演算処理工程とを含むデジタル信号処理方法。
【請求項３】
複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行う第１の演算処理工程と、
第２の演算処理を行う第２の演算処理工程と、
前記第１の演算処理工程の処理量を監視する処理量監視工程と、
前記処理量監視工程の監視した処理量と演算情報記憶メモリにおける各演算処理についての演算制御情報を用いて前記第２の演算処理手段が所定時間内に終了するようにプロセッサのクロックを切り替えるクロック切り替え工程とを含むデジタル信号処理方法。
【請求項４】
複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行い、その演算結果を演算結果記憶メモリに記憶する第１の演算処理工程と、
前記第１の演算処理工程の処理量を監視する処理量監視工程と、
前記処理量監視工程の監視で得た前記処理量と演算情報記憶メモリにおける各演算処理についてのアクセス速度情報を用いて第２の演算処理手段が所定時間内に演算処理を終了するように使用するワークメモリを切り替えるワークメモリ切り替え工程と、
前記演算結果記憶メモリから前記演算結果を読み出し、切り替えで設定されたワークメモリを用いて第２の演算処理を行う第２の演算処理工程とを含むデジタル信号処理方法。
【請求項５】
複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行う第１の演算処理手段と、
第２の演算処理を行う第２の演算処理手段と、
前記各演算処理手段の演算結果を記憶する演算結果記憶メモリと、
前記各演算処理手段の演算処理に対する演算制御情報を記憶する演算情報記憶メモリと、
前記第１の演算処理手段の処理量を監視する処理量監視手段と、
前記処理量監視手段の監視による前記処理量と前記演算情報記憶メモリの前記演算制御情報を用いて前記第２の演算処理手段の処理内容を決定する処理内容決定手段とを備えたデジタル信号処理装置。
【請求項６】
複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行う第１の演算処理手段と、
第２の演算処理を行う第２の演算処理手段と、
前記各演算処理手段の演算結果を記憶する演算結果記憶メモリと、
前記各演算処理手段の演算処理に対する演算制御情報を記憶する演算情報記憶メモリと、
同一の処理内容であって処理量の異なる複数の演算処理を記憶する演算処理群記憶メモリと、
前記第１の演算処理手段の処理量を監視する処理量監視手段と、
前記処理量監視手段の監視による前記処理量と前記演算情報記憶メモリの前記演算制御情報を用いて前記第２の演算処理手段のプロセッサ割り当て量を決定する処理量割り当て手段と、
前記処理量割り当て手段の前記プロセッサ割り当て量に適した演算処理を前記演算処理群記憶メモリから選択し、前記第２の演算処理手段に指示する演算処理選択手段とを備えたデジタル信号処理装置。
【請求項７】
複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行う第１の演算処理手段と、
第２の演算処理を行う第２の演算処理手段と、
前記各演算処理手段の演算結果を記憶する演算結果記憶メモリと、
前記各演算処理手段の演算処理に対する演算制御情報を記憶する演算情報記憶メモリと、
前記第１の演算処理手段の処理量を監視する処理量監視手段と、
前記処理量監視手段の監視による前記処理量と前記演算情報記憶メモリの前記演算制御情報を用いて前記第２の演算処理手段が所定時間内に演算処理を終了するようにプロセッサのクロックを切り替えるクロック切り替え手段とを備えたデジタル信号処理装置。
【請求項８】
複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行う第１の演算処理手段と、
第２の演算処理を行う第２の演算処理手段と、
前記各演算処理手段の演算結果を記憶する演算結果記憶メモリと、
前記第２の演算処理手段が使用可能なワークメモリと、
前記各演算処理手段の使用可能なメモリのアクセス速度情報を記憶する演算情報記憶メモリと、
前記第１の演算処理手段の処理量を監視する処理量監視手段と、
前記処理量監視手段の監視による前記処理量と前記演算情報記憶メモリの前記アクセス速度情報を用いて前記第２の演算処理手段が所定時間内に演算処理を終了するように使用するワークメモリを切り替えるワークメモリ切り替え手段とを備えたデジタル信号処理装置。
【請求項９】
前記演算情報記憶メモリが保持する前記演算制御情報が、前記第１の演算処理手段と前記第２の演算処理手段の対応関係情報である請求項５から請求項８までのいずれかに記載のデジタル信号処理装置。
【請求項１０】
前記第１の演算処理手段が行う前記第１の演算処理がデコード処理であり、前記第２の演算処理手段が行う前記第２の演算処理が前記デコード処理に対する付加的な演算処理である請求項５から請求項９までのいずれかに記載のデジタル信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の演算処理を並列または時分割に実行するプロセッサシステムを対象に、信号処理におけるプロセッサ占有率の割付または使用メモリの割付を動的に行うデジタル信号処理方法およびデジタル信号処理装置に関するものである。
【背景技術】
【０００２】
従来のデジタル信号処理装置では、オーディオやビデオに代表されるデジタル信号の処理を行うＡＶシステム等において、プロセッサ上のプログラムは、ＯＳや仮想マルチプロセッサによって、タスク（またはスレッド）を切り替えながら、複数の信号処理を時分割または並列で実行している。しかし、処理すべきデジタル信号の種類によって処理内容の複雑度合いが変わるために、プログラムの処理時間があらかじめ定めた時間以上にかかる“処理溢れ”や、大幅に余る“処理余り”が発生する。
【０００３】
特に大幅に処理溢れが起こる場合には、オーディオやビデオの入出力を正常に完了できないため、異常な出力値（ノイズ）となり、想定外の動作をさせないというシステム要求を満たせなくなる。
【０００４】
特許文献１では、入力信号に対する複数の処理の処理時間の合計が処理溢れの場合には、あらかじめ記憶していた固定データを信号処理結果の代替とすることにより、ノイズを出力させず、前記システム要求を満たすように対応している。
【０００５】
また、特許文献２では、ゲームシステムにおいて、同時に処理すべき入力信号の数の増加に伴うデジタル信号処理の負荷量を低減するために、全ての負荷量の合計値とあらかじめ定めた許容負荷量とから、デジタル信号処理の内容を簡易処理に切り替え、処理溢れを起さないようにしている。そこでは、出力すべき信号の数が増加することにより、個々の出力信号の品質は劣化するが、聴覚のマスキング効果により使用者に気づかせないという点に着目している。
【特許文献１】特開２００１−１２８１３９号公報（第４−７頁、第１，５図）
【特許文献２】特開２００４−２５８７６５号公報（第５−１３頁、第１−５図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のデジタル信号処理装置では、処理溢れによる想定外の動作を防ぐために、開発時の処理量に対して数十パーセントの余裕をもって設計しており、処理が溢れる可能性を０％に近づけている。そのため、特許文献２のように、増減する複数の入力に対する信号処理を除くと、特許文献１のような処理溢れの対策は万が一のための対策であり、実際には処理余りとなる場合が多い。しかし、従来は処理量が余った場合を考慮しておらず、システムとしてプロセッサの能力を充分に活用していないと言える。
【０００７】
本発明は、このような事情に鑑みて創作したものであり、処理余りが発生した場合でも、プロセッサの能力を有効に活用し、出力信号の品質を向上できるようにすることを目的とする。また、消費電力を低減することを目的としている。
【課題を解決するための手段】
【０００８】
本発明による第１のデジタル信号処理方法は、複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行い、その演算結果を演算結果記憶メモリに記憶する第１の演算処理工程と、
前記第１の演算処理工程の処理量を監視する処理量監視工程と、
前記処理量監視工程の監視で得た前記処理量と演算情報記憶メモリにおける各演算処理についての演算制御情報を用いて第２の演算処理工程の処理内容を決定する処理内容決定工程と、
前記演算結果記憶メモリから前記演算結果を読み出し、前記決定した処理内容で第２の演算処理を行う第２の演算処理工程とを含むものである。
【０００９】
上記のデジタル信号処理方法に対応する本発明による第１のデジタル信号処理装置は、複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行う第１の演算処理手段と、
第２の演算処理を行う第２の演算処理手段と、
前記各演算処理手段の演算結果を記憶する演算結果記憶メモリと、
前記各演算処理手段の演算処理に対する演算制御情報を記憶する演算情報記憶メモリと、
前記第１の演算処理手段の処理量を監視する処理量監視手段と、
前記処理量監視手段の監視による前記処理量と前記演算情報記憶メモリの前記演算制御情報を用いて前記第２の演算処理手段の処理内容を決定する処理内容決定手段とを備えている。
【００１０】
上記において、第１の演算処理手段は例えばデコード処理などの主たる演算処理を行うものであり、第２の演算処理手段は例えば第１の演算処理に対する品質向上などの付加的な演算処理を行うものであり、演算情報記憶メモリは例えば各演算処理の必要処理量と演算処理による品質向上度合い等を記憶するものである（以下同じ）。
【００１１】
この構成において、第１の演算処理手段は入力信号に対して主たる演算処理である第１の演算処理を行い、その演算結果を演算結果記憶メモリに記憶する。処理量監視手段は第１の演算処理手段の処理量を監視し、処理内容決定手段に通知する。処理内容決定手段は処理量と演算情報記憶メモリの演算制御情報とに基づいて第２の演算処理手段が行うべき処理内容を決定する。第２の演算処理手段は演算結果記憶メモリから演算結果を読み出し、決定された処理内容の演算処理を実行する。すなわち、処理余りの場合に、主たる演算処理を行う第１の演算処理手段の余った処理量を、品質向上などの付加的な演算処理を行う第２の演算処理手段に動的に割り当てる。このようにプロセッサ占有率を動的に調整することにより、プロセッサの能力を有効に活用し、出力信号の品質向上を図ることができる。
【００１２】
また、本発明による第２のデジタル信号処理方法は、複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行い、その演算結果を演算結果記憶メモリに記憶する第１の演算処理工程と、
前記第１の演算処理工程の処理量を監視する処理量監視工程と、
前記処理量監視工程の監視で得た前記処理量と演算情報記憶メモリにおける各演算処理についての演算制御情報を用いて第２の演算処理工程のプロセッサ割り当て量を決定する処理量割り当て工程と、
前記処理量割り当て工程による前記プロセッサ割り当て量に適した演算処理を、同一の処理内容であって処理量の異なる複数の演算処理を記憶する演算処理群記憶メモリから選択する演算処理選択工程と、
前記演算結果記憶メモリから前記演算結果を読み出し、前記選択した演算処理を行う第２の演算処理工程とを含むものである。
【００１３】
上記のデジタル信号処理方法に対応する本発明による第２のデジタル信号処理装置は、複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行う第１の演算処理手段と、
第２の演算処理を行う第２の演算処理手段と、
前記各演算処理手段の演算結果を記憶する演算結果記憶メモリと、
前記各演算処理手段の演算処理に対する演算制御情報を記憶する演算情報記憶メモリと、
同一の処理内容であって処理量の異なる複数の演算処理を記憶する演算処理群記憶メモリと、
前記第１の演算処理手段の処理量を監視する処理量監視手段と、
前記処理量監視手段の監視による前記処理量と前記演算情報記憶メモリの前記演算制御情報を用いて前記第２の演算処理手段のプロセッサ割り当て量を決定する処理量割り当て手段と、
前記処理量割り当て手段の前記プロセッサ割り当て量に適した演算処理を前記演算処理群記憶メモリから選択し、前記第２の演算処理手段に指示する演算処理選択手段とを備えている。
【００１４】
この構成において、第１の演算処理手段は入力信号に対して主たる演算処理である第１の演算処理を行い、その演算結果を演算結果記憶メモリに記憶する。処理量監視手段は第１の演算処理手段の処理量を監視し、処理量割り当て手段に通知する。処理量割り当て手段は処理量と演算情報記憶メモリの演算制御情報とに基づいて第２の演算処理手段のプロセッサ割り当て量を決定し、演算処理選択手段に通知する。演算処理選択手段はプロセッサ割り当て量に基づいて演算処理群記憶メモリを検索し、同一の処理内容であって処理量の異なる複数の演算処理のうちから第２の演算処理手段にとって適正化されたプロセッサ割り当て量の演算処理を選択する。第２の演算処理手段は演算結果記憶メモリから演算結果を読み出し、選択された適正化されたプロセッサ割り当て量の演算処理を実行する。すなわち、処理余りの場合に、主たる演算処理を行う第１の演算処理手段の余った処理量を、品質向上などの付加的な演算処理を行う第２の演算処理手段に動的に割り当てる。ここで、同一の処理内容であって処理量の異なる複数の演算処理のうちからプロセッサ割り当て量に適した演算処理が選択されているので、プロセッサ占有率の動的な調整がより高精度化され、出力信号の品質向上をさらに優れたものにすることができる。
【００１５】
また、本発明による第３のデジタル信号処理方法は、複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行う第１の演算処理工程と、
第２の演算処理を行う第２の演算処理工程と、
前記第１の演算処理工程の処理量を監視する処理量監視工程と、
前記処理量監視工程の監視した処理量と演算情報記憶メモリにおける各演算処理についての演算制御情報を用いて前記第２の演算処理手段が所定時間内に終了するようにプロセッサのクロックを切り替えるクロック切り替え工程とを含むデジタル信号処理方法。
【００１６】
上記のデジタル信号処理方法に対応する本発明による第３のデジタル信号処理装置は、
複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行う第１の演算処理手段と、
第２の演算処理を行う第２の演算処理手段と、
前記各演算処理手段の演算結果を記憶する演算結果記憶メモリと、
前記各演算処理手段の演算処理に対する演算制御情報を記憶する演算情報記憶メモリと、
前記第１の演算処理手段の処理量を監視する処理量監視手段と、
前記処理量監視手段の監視による前記処理量と前記演算情報記憶メモリの前記演算制御情報を用いて前記第２の演算処理手段が所定時間内に演算処理を終了するようにプロセッサのクロックを切り替えるクロック切り替え手段とを備えている。
【００１７】
この構成において、第１の演算処理手段は入力信号に対して主たる演算処理である第１の演算処理を行い、その演算結果を演算結果記憶メモリに記憶する。処理量監視手段は第１の演算処理手段の処理量を監視し、クロック切り替え手段に通知する。クロック切り替え手段は処理量と演算情報記憶メモリの演算制御情報とに基づいて第２の演算処理手段が所定時間内に演算処理を終了するようにプロセッサのクロックを切り替える。第２の演算処理手段は演算結果記憶メモリから演算結果を読み出し、調整されたプロセッサクロックにおいて演算処理を実行する。すなわち、処理余りの場合に、主たる演算処理を行う第１の演算処理手段の余った処理量に従ってプロセッサのクロックを低速化し、付加的な演算処理を行うことにより、消費電力の低減を図ることができる。
【００１８】
本発明による第４のデジタル信号処理方法は、複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行い、その演算結果を演算結果記憶メモリに記憶する第１の演算処理工程と、
前記第１の演算処理工程の処理量を監視する処理量監視工程と、
前記処理量監視工程の監視で得た前記処理量と演算情報記憶メモリにおける各演算処理についてのアクセス速度情報を用いて第２の演算処理手段が所定時間内に演算処理を終了するように使用するワークメモリを切り替えるワークメモリ切り替え工程と、
前記演算結果記憶メモリから前記演算結果を読み出し、切り替えで設定されたワークメモリを用いて第２の演算処理を行う第２の演算処理工程とを含むものである。
【００１９】
上記のデジタル信号処理方法に対応する本発明による第４のデジタル信号処理装置は、複数の演算処理を並列または時分割に実行するプロセッサシステムにおいて、
第１の演算処理を行う第１の演算処理手段と、
第２の演算処理を行う第２の演算処理手段と、
前記各演算処理手段の演算結果を記憶する演算結果記憶メモリと、
前記第２の演算処理手段が使用可能なワークメモリと、
前記各演算処理手段の使用可能なメモリのアクセス速度情報を記憶する演算情報記憶メモリと、
前記第１の演算処理手段の処理量を監視する処理量監視手段と、
前記処理量監視手段の監視による前記処理量と前記演算情報記憶メモリの前記アクセス速度情報を用いて前記第２の演算処理手段が所定時間内に演算処理を終了するように使用するワークメモリを切り替えるワークメモリ切り替え手段とを備えている。
【００２０】
この構成において、第１の演算処理手段は入力信号に対して主たる演算処理である第１の演算処理を行い、その演算結果を演算結果記憶メモリに記憶する。処理量監視手段は第１の演算処理手段の処理量を監視し、ワークメモリ切り替え手段に通知する。ワークメモリ切り替え手段は処理量と演算情報記憶メモリのアクセス速度情報とに基づいて第２の演算処理手段が所定時間内に演算処理を終了するように使用するワークメモリを切り替える。第２の演算処理手段は演算結果記憶メモリから演算結果を読み出し、選択されたワークメモリを用いて演算処理を実行する。すなわち、処理余りの場合に、主たる演算処理を行う第１の演算処理手段の余った処理量に従って消費電力の少ないワークメモリに動的に変更し、付加的な演算処理を行うことにより、消費電力の低減を図ることができる。
【００２１】
また、本発明による第５のデジタル信号処理装置は、上記において、前記演算情報記憶メモリが保持する前記演算制御情報が、前記第１の演算処理手段と前記第２の演算処理手段の対応関係情報であるとするものである。これによれば、第１の演算処理手段の処理内容が確定すれば、直ちに第２の演算処理手段の処理内容を決定することができ、演算処理中に判断する必要がなく、プロセッサの処理負荷を低減でき、かつ、付加的な演算処理を効果的に行うことができる。
【００２２】
なお、上記において、前記第１の演算処理手段が行う前記第１の演算処理がデコード処理であり、前記第２の演算処理手段が行う前記第２の演算処理が前記デコード処理に対する付加的な演算処理であるという態様がある。
【発明の効果】
【００２３】
本発明によれば、処理余りの場合に、主たる演算処理を行う第１の演算処理手段の余った処理量を、品質向上などの付加的な演算処理を行う第２の演算処理手段に動的に割り当てることにより、プロセッサの能力を有効に活用し、出力信号の品質向上を図ることができる。
【００２４】
また、処理余りの場合に、主たる演算処理を行う第１の演算処理手段の余った処理量に従ってプロセッサのクロックを低速化し、あるいは消費電力の少ないワークメモリに動的に変更し、付加的な演算処理を行うことにより、消費電力の低減を図ることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明にかかわるデジタル信号処理装置の実施の形態を図面に基づいて詳細に説明する。
【００２６】
（実施の形態１）
図１は本発明の実施の形態１におけるデジタル信号処理装置の構成を示すブロック図である。図１において、１１はデコード処理やエンコード処理などの主たるデジタル信号処理を実行する第１の演算処理手段、１２は音質改善やサンプリング周波数変換などの付加的なデジタル信号処理を実行する第２の演算処理手段、Ｍ１は第１の演算処理手段１１および第２の演算処理手段１２の演算結果を格納する演算結果記憶メモリ、Ｍ２はデジタル信号処理の演算に関する情報を記憶する演算情報記憶メモリ、１３は第１の演算処理手段１１の処理量を監視する処理量監視手段、１４は処理量監視手段１３からの処理量Ｖ１と演算情報記憶メモリＭ２の情報から第２の演算処理手段１２の処理内容を選択し、選択信号Ｗを出力する処理内容決定手段である。
【００２７】
図１に示す本実施の形態のデジタル信号処理装置は、以下の動作シーケンスで入力信号に対してデジタル信号処理を行う。演算処理情報はあらかじめ演算情報記憶メモリＭ２に格納されているものとする。
【００２８】
（ステップ１−１）
入力信号Ｘ＝｛ｘ１，ｘ２，ｘ３，・・・，ｘＴ｝に対して第１の演算処理手段１１で信号処理を行い、演算結果Ｙ＝｛ｙ１，ｙ２，ｙ３，・・・ｙＮ｝を演算結果記憶メモリＭ１に格納する。
【００２９】
（ステップ１−２）
同時に処理量監視手段１３は第１の演算処理手段１１の処理量Ｖ１を出力する。
【００３０】
（ステップ１−３）
処理内容決定手段１４は処理量Ｖ１と演算情報記憶メモリＭ２の情報から第２の演算処理手段１２の処理内容を選択する選択信号Ｗを出力する。
【００３１】
（ステップ１−４）
第２の演算処理手段１２は、選択信号Ｗを入力として処理内容を決定する。
【００３２】
（ステップ１−５）
演算結果記憶メモリＭ１に格納されている演算結果Ｙに対して演算処理を行い、演算結果Ｚ＝｛ｚ１，ｚ２，ｚ３，・・・，ｚＭ｝を演算結果記憶メモリＭ１に格納する。
【００３３】
図２に、このときに用いる演算情報記憶メモリＭ２の一例を示す。
【００３４】
図２の縦軸は、第１の演算処理手段１１の処理量Ｖ１、横軸は処理内容を示しており、処理量Ｖ１と実行したい処理内容を選択することにより、処理量Ｖ１に適した処理を選択する。
【００３５】
処理内容としての音質改善フィルタは、選択信号Ｗによって、タップ数や演算精度（１６Ｂｉｔ，２４Ｂｉｔ，３２Ｂｉｔなど）を切り替えることができ、演算処理量を変更できるものである。
【００３６】
入力信号ＸをＭＰ３のビットストリーム、第１の演算処理手段１１をＭＰ３デコーダ、第２の演算処理手段１２を音質改善フィルタとし、演算結果Ｙ，ＺをリニアＰＣＭ、第１の演算処理手段１１の処理量Ｖ１を２６ＭＩＰＳ（Million Instructions Per Second）とした場合の動作例を説明する。
【００３７】
この一例の場合、ＭＰ３データに対する第１の演算処理手段１１のデコード結果（ＰＣＭ信号Ｙ）を演算結果記憶メモリＭ１に記憶する。また、処理内容決定手段１４では、デコード処理量Ｖ１（２６ＭＩＰＳ）を基に演算情報記憶メモリＭ２にアクセスする。音質改善フィルタで、処理量は２６ＭＩＰＳということでFilter[03]が選択され、選択信号Ｗ＝３が得られる。
【００３８】
第２の演算処理手段１２では、選択信号Ｗ（＝３）に従ってFilter[03]を実行し、ＰＣＭ信号Ｙに対して音質改善フィルタの演算処理を行い、演算結果（ＰＣＭ信号Ｚ）を演算結果記憶メモリＭ１に格納する。
【００３９】
以上の処理により、プロセッサ最大処理量Ｖｐ（１００ＭＩＰＳ）を有効に活用し、音質の改善を行うことができる。
【００４０】
上記の説明では、処理量のみで判定することとしたが、第１の演算処理手段１１の処理内容との関連性、演算処理の必須度合い、優先度合いを演算情報記憶メモリＭ２の情報とすることも可能である。
【００４１】
（実施の形態２）
図３は本発明の実施の形態２におけるデジタル信号処理装置の構成を示すブロック図である。図３において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。１５は第１の演算処理手段１１の処理量Ｖ１と演算情報記憶メモリＭ２の情報を用いて第２の演算処理手段１２のプロセッサ割り当て量Ｖｐ２を算出する処理量割り当て手段、Ｍ３は同一の処理内容であって処理量の異なる複数の演算処理を記憶する演算処理群記憶メモリ、１６は処理量割り当て量Ｖｐ２に適した演算処理を演算処理群記憶メモリＭ３から選択し、選択信号Ｗを出力する演算処理選択手段である。その他の構成については、実施の形態１と同様である。
【００４２】
図３に示す本実施の形態のデジタル信号処理装置は、以下の動作シーケンスで入力信号に対してデジタル信号処理を行う。演算処理情報はあらかじめ演算情報記憶メモリＭ２に、演算処理群情報はあらかじめ演算処理群記憶メモリＭ３にそれぞれ格納されているものとする。
【００４３】
（ステップ２−１）
入力信号Ｘ＝｛ｘ１，ｘ２，ｘ３，・・・，ｘＴ｝に対して第１の演算処理手段１１で信号処理を行い、演算結果Ｙ＝｛ｙ１，ｙ２，ｙ３，・・・ｙＮ｝を演算結果記憶メモリＭ１に格納する。
【００４４】
（ステップ２−２）
同時に処理量監視手段１３は第１の演算処理手段１１の処理量Ｖ１を出力する。
【００４５】
（ステップ２−３）
処理量割り当て手段１５は処理量Ｖ１と演算情報記憶メモリＭ２の情報（例えば、第１の演算処理手段１１の処理内容、第２の演算処理手段１２の処理内容）を用いて第２の演算処理手段１２のプロセッサ割り当て量Ｖｐ２を算出する。
【００４６】
（ステップ２−４）
演算処理選択手段１６では、プロセッサ割り当て量Ｖｐ２を基に、第２の演算処理手段１２の演算処理を演算処理群記憶メモリＭ３から選択し、選択信号Ｗを出力する。
【００４７】
（ステップ２−５）
第２の演算処理手段１２は、選択信号Ｗを入力として処理内容を決定し、演算を行う。
【００４８】
（ステップ２−６）
演算結果記憶メモリＭ１に格納されている演算結果Ｙに対して演算処理を行い、演算結果Ｚ＝｛ｚ１，ｚ２，ｚ３，・・・，ｚＭ｝を演算結果記憶メモリＭ１に格納する。
【００４９】
図４に、このときに用いる演算情報記憶メモリＭ２の一例を示す。また、図５に、演算処理群記憶メモリＭ３の一例を示す。
【００５０】
図４の情報は、デコーダ毎に準備されており、縦軸は、第１の演算処理手段１１の処理量Ｖ１、横軸は処理内容を示しており、各数字は割り当てることが可能な第２の演算処理手段１２の処理量Ｖｐ２である。従って、第１の演算処理手段１１の種別、処理量Ｖ１と実行したい処理内容を選択することにより、処理量Ｖｐ２を出力できる。
【００５１】
図５は、処理量Ｖｐ２に従って、実際の処理を決定し、選択信号Ｗを出力する。
【００５２】
入力信号ＸをＭＰ３のビットストリーム、第１の演算処理手段１１をＭＰ３デコーダ、第２の演算処理手段１２を低域強調フィルタとし、演算結果Ｙ，ＺをリニアＰＣＭ、第１の演算処理手段１１の処理量Ｖ１を２６ＭＩＰＳとした場合の動作例を説明する。
【００５３】
この一例の場合、ＭＰ３データに対する第１の演算処理手段１１のデコード結果（ＰＣＭ信号Ｙ）を演算結果記憶メモリＭ１に記憶する。また、処理量割り当て手段１５では、デコード処理量Ｖ１（２６ＭＩＰＳ）を基に第２の演算処理手段１２に割り当てることができる処理量Ｖｐ２（＝２０ＭＩＰＳ）を決定する。次に、処理量Ｖｐ２（２０ＭＩＰＳ）を基に、図５を参照し、ＬFilter[02]を選択し、選択信号Ｗ＝２が得られる。
【００５４】
第２の演算処理手段１２では、選択信号Ｗ（＝２）に従ってFilter[02]を実行し、ＰＣＭ信号Ｙに対して低域強調フィルタの演算処理を行い、演算結果（ＰＣＭ信号Ｚ）を演算結果記憶メモリＭ１に格納する。
【００５５】
以上の処理により、プロセッサ最大処理量Ｖｐを有効に活用し、音質の改善を行うことができる。
【００５６】
上記の説明では、処理量のみで判定することとしたが、第１の演算処理手段１１の処理内容との関連性、演算処理の必須度合い、優先度合いを演算情報記憶メモリＭ２の情報とすることも可能である。
【００５７】
（実施の形態３）
図６は本発明の実施の形態３におけるデジタル信号処理装置の構成を示すブロック図である。図６において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。１７はプロセッサのクロックを切り替えるクロック切り替え手段、ＣＫはプロセッサのクロックである。その他の構成については、実施の形態１と同様である。
【００５８】
図６に示す本実施の形態のデジタル信号処理装置は、以下の動作シーケンスで入力信号に対してデジタル信号処理を行う。演算処理情報はあらかじめ演算情報記憶メモリＭ２に格納されているものとする。
【００５９】
（ステップ３−１）
入力信号Ｘ＝｛ｘ１，ｘ２，ｘ３，・・・，ｘＴ｝に対して第１の演算処理手段１１で信号処理を行い、演算結果Ｙ＝｛ｙ１，ｙ２，ｙ３，・・・ｙＮ｝を演算結果記憶メモリＭ１に格納する。
【００６０】
（ステップ３−２）
同時に処理量監視手段１３は第１の演算処理手段１１の処理量Ｖ１を出力する。
【００６１】
（ステップ３−３）
クロック切り替え手段１７では、処理量Ｖ１と演算情報記憶メモリＭ２の情報（例えば、第１の演算処理手段１１の処理内容、第２の演算処理手段１２の処理内容を用いて、プロセッサのクロックＣＫを切り替え、第２の演算処理手段１２に適したクロックを供給する。
【００６２】
（ステップ３−４）
第２の演算処理手段１２では、演算結果記憶メモリＭ１に格納されている演算結果Ｙ＝｛ｙ１，ｙ２，ｙ３，・・・ｙＮ｝に対して演算処理を行い、その演算結果Ｚ＝｛ｚ１，ｚ２，ｚ３，・・・，ｚＭ｝を演算結果記憶メモリＭ１に格納する。
【００６３】
図７に、このときに用いる演算情報記憶メモリＭ２の一例を示す。
【００６４】
入力信号ＸをＭＰ３のビットストリーム、第１の演算処理手段１１をＭＰ３デコーダ、第２の演算処理手段１２を音質改善フィルタとし、演算結果Ｙ，ＺをリニアＰＣＭ、第１の演算処理手段１１の処理量Ｖ１を２６ＭＩＰＳとした場合の動作例を説明する。
【００６５】
この一例の場合、ＭＰ３データに対する第１の演算処理手段１１のデコード結果（ＰＣＭ信号Ｙ）を演算結果記憶メモリＭ１に記憶する。また、クロック切り替え手段１７では、デコード処理量Ｖ１を基に演算情報記憶メモリＭ２にアクセスし、第２の演算処理手段１２のプロセッサクロックＣＫを切り替え、第２の演算処理手段１２の処理量割り当てを増減する。第２の演算処理手段１２では、ＰＣＭ信号Ｙに対して低域強調フィルタの演算処理を行い、演算結果（ＰＣＭ信号Ｚ）を演算結果記憶メモリＭ１に格納し、第２の演算処理が完了すると、プロセッサクロックを元の値に戻す。
【００６６】
演算情報記憶メモリＭ２に従うと、処理量Ｖ１が少ないほど余裕があるが、これに合わせてプロセッサクロックを速くし、逆に処理量Ｖ１が大きいほど余裕がなく、これに合わせてプロセッサクロックを遅くする。
【００６７】
上記の説明では、処理量のみで判定することとしたが、第１の演算処理手段１１の処理内容との関連性、演算処理の必須度合い、優先度合いを演算情報記憶メモリＭ２の情報とすることも可能である。
【００６８】
（実施の形態４）
図８は本発明の実施の形態４におけるデジタル信号処理装置の構成を示すブロック図である。図８において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。Ｍ４は第２の演算処理手段１２が用いるワークメモリ、１８は使用するワークメモリＭ４を切り替えるワークメモリ切り替え手段である。その他の構成については、実施の形態１と同様である。
【００６９】
図８に示す本実施の形態のデジタル信号処理装置は、以下の動作シーケンスで入力信号に対してデジタル信号処理を行う。演算処理情報はあらかじめ演算情報記憶メモリＭ２に格納されているものとする。
【００７０】
(ステップ４−１)
入力信号Ｘ＝｛ｘ１，ｘ２，ｘ３，・・・，ｘＴ｝に対して第１の演算処理手段１１で信号処理を行い、演算結果Ｙ＝｛ｙ１，ｙ２，ｙ３，・・・ｙＮ｝を演算結果記憶メモリＭ１に格納する。
【００７１】
（ステップ４−２）
同時に処理量監視手段１３は第１の演算処理手段１１の処理量Ｖ１を出力する。
【００７２】
（ステップ４−３）
ワークメモリ切り替え手段１８では、処理量Ｖ１と演算情報記憶メモリＭ２の情報から第２の演算処理手段１２で使用するワークメモリＭ４を切り替え、第２の演算処理手段１２に適したワークメモリＭ４を提供する。
【００７３】
（ステップ４−４）
演算結果記憶メモリＭ１に格納されている演算結果Ｙに対して演算処理を行い、演算結果Ｚ＝｛ｚ１，ｚ２，ｚ３，・・・，ｚＭ｝を演算結果記憶メモリＭ１に格納する。
【００７４】
図９に、このときに用いる演算情報記憶メモリＭ２の一例を示す。また、第１の演算処理手段１１をオーディオデコーダ、第２の演算処理手段１２を低域強調フィルタ、第１の演算処理手段１１の処理量Ｖ１を２０ＭＩＰＳとした場合の動作例を説明する。
【００７５】
この一例の場合、オーディオ圧縮データＸに対する第１の演算処理手段１１のデコード結果（ＰＣＭ信号Ｙ１）を演算結果記憶メモリＭ１に記憶する。また、ワークメモリ切り替え手段１８では、デコード処理量Ｖ１を基に演算情報記憶メモリＭ２にアクセスし、第２の演算処理手段１２の使用するワークメモリＭ４を切り替え、第２の演算処理手段１２の処理時間を増減する。第２の演算処理手段１２では、ＰＣＭ信号Ｙ１に対して低域強調フィルタの演算処理を行い、演算結果（ＰＣＭ信号Ｙ２）を演算結果記憶メモリＭ１に格納し、第２の演算処理が完了すると、
ワークメモリＭ４を元のメモリ設定に戻す。
【００７６】
この場合のワークメモリ切り替え手段１８の動作内容を詳細に説明する。まず、第１の演算処理手段１１の処理量Ｖ１とプロセッサの最大処理量Ｖｐを基に、第２の演算処理手段１２に割り当てることのできる残り処理量を算出する。演算情報記憶メモリＭ２に記載されている演算処理量Ｖ２よりも残り処理量が小さい場合には低速アクセスのメモリ、残り処理量が大きい場合には高速アクセス可能なメモリに切り替える。
【００７７】
上記の説明では、処理量のみで判定することとしたが、第１の演算処理手段１１の処理内容との関連性、演算処理の必須度合い、優先度合いを演算情報記憶メモリＭ２の情報とすることも可能である。
【００７８】
（実施の形態５）
図１０に、実施の形態５で用いる演算情報記憶メモリＭ２の一例を示す。このテーブルのように、第１の演算処理手段１１と第２の演算処理手段１２との間に対応関係をもたせることにより、第１の演算処理手段１１の内容が確定した段階で第２の演算処理手段１２の処理内容を決定できるようにしている。
【００７９】
例えば、第１の演算処理手段１１がＭＰ３の場合、第２の演算処理手段１２はFilter[01]が選択される。
【００８０】
あらかじめ処理内容の対を決めておくことにより、演算処理中に判断をする必要がなく、プロセッサの処理負荷を低減でき、かつ、適した音質改善を行うことが可能である。
【００８１】
なお、以上の説明では、演算処理手段につき、第１の演算処理手段と第２の演算処理手段の２つを有するものを説明したが、演算処理手段の個数は３つ以上任意である。そして、対象とする演算処理手段につき、Ｍ，Ｎを任意の自然数として、第Ｍの演算処理手段および第Ｎの演算処理手段のように一般化してよい。
【００８２】
なお、選択信号Ｗの代わりに、対応する演算処理関数のポインタを受け渡してもよい。
【００８３】
なお、以上の説明では、装置の発明として説明したが、各処理手段を対応する方法におけるステップとし、方法の発明として実現できることは言うまでもない。
【産業上の利用可能性】
【００８４】
本発明のデジタル信号処理方法およびデジタル信号処理装置は、主たる演算処理の処理量の処理余り度合いに応じて、付加的な演算処理のプロセッサ占有率を動的に割り当てることで出力信号の品質を高めたり、付加的な演算処理のプロセッサのクロック低速化、または、低消費電力なメモリに変更することにより、消費電力を低減できる効果を有し、複数の処理が動作するＡＶシステム等として有用である。また、ＡＶ機能を付加した機器全般に対しても応用できる。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施の形態１におけるデジタル信号処理装置の構成を示すブロック図
【図２】本発明の実施の形態１における演算情報記憶メモリの内容の一例を示す図
【図３】本発明の実施の形態２におけるデジタル信号処理装置の構成を示すブロック図
【図４】本発明の実施の形態２における演算情報記憶メモリの内容の一例を示す図
【図５】本発明の実施の形態２における演算処理群記憶メモリの内容の一例を示す図
【図６】本発明の実施の形態３におけるデジタル信号処理装置の構成を示すブロック図
【図７】本発明の実施の形態３における演算情報記憶メモリの内容の一例を示す図
【図８】本発明の実施の形態４におけるデジタル信号処理装置の構成を示すブロック図
【図９】本発明の実施の形態４における演算情報記憶メモリの内容の一例を示す図
【図１０】本発明の実施の形態５における演算情報記憶メモリの内容の一例を示す図
【符号の説明】
【００８６】
１１：第１の演算処理手段
１２：第２の演算処理手段
１３：処理量監視手段
１４：処理内容決定手段
１５：処理量割り当て手段
１６：演算処理選択手段
１７：クロック切り替え手段
１８：ワークメモリ切り替え手段
Ｍ１：演算結果記憶メモリ
Ｍ２：演算情報記憶メモリ
Ｍ３：演算処理群記憶メモリ
Ｍ４：ワークメモリ
【図１】
2006343388.tif 000003
【図２】
2006343388.tif 000004
【図３】
2006343388.tif 000005
【図４】
2006343388.tif 000006
【図５】
2006343388.tif 000007
【図６】
2006343388.tif 000008
【図７】
2006343388.tif 000009
【図８】
2006343388.tif 000010
【図９】
2006343388.tif 000011
【図１０】
2006343388.tif 000012