(57)【要約】【課題】  より実装面積の縮小されたパッケージ内に固体撮像素子を収め、リフロー実装可能な高信頼性の半導体装置及びその製造方法を提供する。【解決手段】  少なくとも透明電極１２及び透明電極パターン１３を有する透光性基板１１と、主表面側の周辺に電極領域１５を有して電極領域１５が透明電極１２と電気的に接続されることにより透光性基板１１との間に空間Ｓが設けられた固体撮像素子１４と、固体撮像素子１４の裏面側に配され、透光性基板１１との接続部２２を有すると共に固体撮像素子１４の信号伝達経路が形成された回路基材２１と、回路基材２１の外部実装面に設けられ、信号伝達経路とそれぞれ接続関係を有する複数の外部端子２８とを含む。【選択図】  図１
2006080181.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも透明電極を有する透光性基板と、
主表面側の周辺に電極領域を有し、前記電極領域が前記透明電極と電気的に接続されることにより前記透光性基板との間に空間が設けられた固体撮像素子と、
前記固体撮像素子の裏面側に配され、前記透光性基板との接続部を有すると共に前記固体撮像素子の信号伝達経路が形成された回路基材と、
前記回路基材の外部実装面に設けられ、前記信号伝達経路とそれぞれ接続関係を有する複数の外部端子と、
を含む半導体装置。
【請求項２】
前記固体撮像素子における前記電極領域は、複数のバンプ電極を含む請求項１記載の半導体装置。
【請求項３】
前記固体撮像素子における前記電極領域は、異方性導電部材を用いて前記透明電極に接続されている請求項１または２記載の半導体装置。
【請求項４】
前記回路基材における前記接続部は、前記固体撮像素子の周辺において前記回路基材上に設けられた導電パターンと、前記導電パターンが前記透光性基板の所定部に電気的に接続されるための異方性導電部材を含む請求項１〜３いずれか一つに記載の半導体装置。
【請求項５】
前記固体撮像素子の電極領域及び前記回路基材における前記透光性基板との接続部において、前記固体撮像素子と前記透光性基板との間の空間に通じる気道を設けた請求項１〜４いずれか一つに記載の半導体装置。
【請求項６】
前記回路基材における前記接続部は、前記固体撮像素子の周辺において、前記固体撮像素子の厚さに前記電極領域の高さを加えた分より大きい厚さで形成されている請求項１〜５いずれか一つに記載の半導体装置。
【請求項７】
前記回路基材は前記固体撮像素子が収まる窪みが設けられている請求項１〜５いずれか一つに記載の半導体装置。
【請求項８】
前記外部端子は、はんだボールを含みアレイ状に形成されている請求項１〜７いずれか一つに記載の半導体装置。
【請求項９】
少なくとも透明電極を有する透光性基板に、固体撮像素子主表面側周辺の電極領域を電気的に接続させ前記透光性基板と前記固体撮像素子主表面が空間を隔てて対向する第１ユニットを形成する工程と、
一方面側の周辺領域に前記透光性基板との接続部材を配し、内部に前記固体撮像素子に応じた信号伝達経路を配備する回路基材であって、他方面側にこれら信号伝達経路に関わる外部端子領域を設ける第２ユニットを形成する工程と、
前記第２ユニットの一方面側を前記第１ユニットにおける前記固体撮像素子の裏面側に対向させ、前記第２ユニットの前記接続部材を前記透光性基板と電気的に接続させる工程と、
を含む半導体装置の製造方法。
【請求項１０】
前記第１ユニットにおける前記固体撮像素子の前記電極領域は、所定高さの複数のバンプ電極を有し、異方性導電部材を用いて前記透光性基板の透明電極に接続する請求項９記載の半導体装置の製造方法。
【請求項１１】
前記第２ユニットの前記接続部材は、所定高さで導電パターンを形成し、異方性導電部材を用いて前記第１ユニットにおける前記透光性基板の所定部に電気的に接続する請求項９または１０記載の半導体装置の製造方法。
【請求項１２】
前記第１ユニット及び前記第２ユニットにおいて、前記固体撮像素子と前記透光性基板との間の空間に通じる気道を設ける請求項９〜１１いずれか一つに記載の半導体装置の製造方法。
【請求項１３】
前記第２ユニットにおいて、前記回路基材は前記固体撮像素子を収める窪みを予め設ける請求項９〜１２いずれか一つに記載の半導体装置の製造方法。
【請求項１４】
前記外部端子領域は、はんだボールの形成によって、メイン回路基板への実装時にリフロー実装する請求項９〜１３いずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に固体撮像素子のパッケージ化を実現する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、固体撮像素子の小型化実装は、携帯機器等、カメラ機能を持つ電子製品に欠かせない技術となっている。例えば、ＴＡＢテープ等フレキシブルな配線基板に光学ガラス板を貼り付ける。固体撮像素子は、この配線基板にフェイスダウン実装される（例えば、特許文献１参照）。
【特許文献１】特開２０００−１８３３６８号公報（３頁、４頁、図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
固体撮像素子等のセンサＩＣに関し、メインの回路基板との接続はリフロー実装を利用したい。その理由は、技術も確立しており、安価で、他のＩＣと同様に実装できるからである。しかしながら、フレキシブルな配線基板を使用した構造では、リフロー実装できない。フレキシブルな配線基板の代りに薄板状の配線基板を使用する構成も考えられる。これにより、リフロー実装が可能な構成が考えられるが、実装面積の縮小化は困難である。つまり上記構成では、ハンダ付けは、少なくともセンサＩＣの外側周辺に張り出した配線基板に形成されることになる。これにより、パッケージサイズの小型化、実装面積の縮小化に不利である。
【０００４】
本発明は上記のような事情を考慮してなされたもので、より実装面積の縮小されたパッケージ内に固体撮像素子を収め、リフロー実装可能な高信頼性の半導体装置及びその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００５】
本発明に係る半導体装置は、少なくとも透明電極を有する透光性基板と、主表面側の周辺に電極領域を有し、前記電極領域が前記透明電極と電気的に接続されることにより前記透光性基板との間に空間が設けられた固体撮像素子と、前記固体撮像素子の裏面側に配され、前記透光性基板との接続部を有すると共に前記固体撮像素子の信号伝達経路が形成された回路基材と、前記回路基材の外部実装面に設けられ、前記信号伝達経路とそれぞれ接続関係を有する複数の外部端子と、を含む。
【０００６】
上記本発明に係る半導体装置によれば、固体撮像素子の裏面側に回路基材が設けられ、この回路基材の外部実装面に外部端子が設けられている。このため実装面積が小さくなる。また、ハンドリング等の外力に対してより強靭である。外部端子の構成次第で、より多端子実装にも対応し得る。また、リフロー実装にも対応可能となる構成にし易い。
【０００７】
なお、上記本発明に係る半導体装置において、次のいずれかの特徴を有することにより、信頼性や量産性、または経済性に関してより好ましい構成となり得る。
前記固体撮像素子における前記電極領域は、複数のバンプ電極を含むことを特徴とする。
前記固体撮像素子における前記電極領域は、異方性導電部材を用いて前記透明電極に接続されていることを特徴とする。
前記回路基材における前記接続部は、前記固体撮像素子の周辺において前記回路基材上に設けられた導電パターンと、前記導電パターンが前記透光性基板の所定部に電気的に接続されるための異方性導電部材を含むことを特徴とする。
前記固体撮像素子の電極領域及び前記回路基材における前記透光性基板との接続部において、前記固体撮像素子と前記透光性基板との間の空間に通じる気道を設けたことを特徴とする。
前記回路基材における前記接続部は、前記固体撮像素子の周辺において、前記固体撮像素子の厚さに前記電極領域の高さを加えた分より大きい厚さで形成されていることを特徴とする。
前記回路基材は前記固体撮像素子が収まる窪みが設けられていることを特徴とする。
前記外部端子は、はんだボールを含みアレイ状に形成されていることを特徴とする。
【０００８】
本発明に係る半導体装置の製造方法は、少なくとも透明電極を有する透光性基板に、固体撮像素子主表面側周辺の電極領域を電気的に接続させ前記透光性基板と前記固体撮像素子主表面が空間を隔てて対向する第１ユニットを形成する工程と、一方面側の周辺領域に前記透光性基板との接続部材を配し、内部に前記固体撮像素子に応じた信号伝達経路を配備する回路基材であって、他方面側にこれら信号伝達経路に関わる外部端子領域を設ける第２ユニットを形成する工程と、前記第２ユニットの一方面側を前記第１ユニットにおける前記固体撮像素子の裏面側に対向させ、前記第２ユニットの前記接続部材を前記透光性基板と電気的に接続させる工程と、を含む。
【０００９】
上記本発明に係る半導体装置の製造方法によれば、第１ユニットを形成する工程によって、固体撮像素子主表面が透光性基板によって保護される。これにより、その後の取り扱いが容易となる。第２ユニットの回路基材は、一方面側を第１ユニットにおける固体撮像素子の裏面側に対向させ、固体撮像素子に重なるような他方面側において外部端子領域を広く設けることができる。
【００１０】
なお、上記本発明に係る半導体装置の製造方法において、次のいずれかの特徴を有することにより、信頼性や量産性、または経済性に関してより好ましい製造方法となり得る。
前記第１ユニットにおける前記固体撮像素子の前記電極領域は、所定高さの複数のバンプ電極を有し、異方性導電部材を用いて前記透光性基板の透明電極に接続することを特徴とする。
前記第２ユニットの前記接続部材は、所定高さで導電パターンを形成し、異方性導電部材を用いて前記第１ユニットにおける前記透光性基板の所定部に電気的に接続することを特徴とする。
前記第１ユニット及び前記第２ユニットにおいて、前記固体撮像素子と前記透光性基板との間の空間に通じる気道を設けることを特徴とする。
前記第２ユニットにおいて、前記回路基材は前記固体撮像素子を収める窪みを予め設けることを特徴とする。
前記外部端子領域は、はんだボールの形成によって、メイン回路基板への実装時にリフロー実装することを特徴とする。
【発明を実施するための形態】
【００１１】
図１は、本発明の第１実施形態に係る半導装置の要部構成を示す断面図である。固体撮像素子を封止したＩＣパッケージ構造である。
透光性基板としてのガラス基板１１は、周辺領域に透明電極１２とこれに接続関係を有するパターンとして透明電極パターン１３が形成されている。透明電極１２及びそのパターン１３は、ＩＴＯ（indium tin oxide）膜等が考えられる。固体撮像素子１４は、主表面側の周辺に信号を伝達する電極領域１５を有する。電極領域１５は、例えば所定高さの複数のバンプ電極１５Ｂからなり、それぞれガラス基板１１の透明電極１２と接続されている。バンプ電極１５Ｂと透明電極１２との接続は、例えば異方性導電部材１６が用いられる。異方性導電部材１６は、ＡＣＦ（異方性導電膜）やＡＣＰ（異方性導電ペースト）等を用いることが考えられる。このように電極領域１５が透明電極１２と電気的に接続されることにより、ガラス基板１１との間に空間Ｓが設けられている。
【００１２】
また、回路基材２１が固体撮像素子１４の裏面側に配されている。回路基材２１は、多層の配線層２４を有する。回路基材２１は、内部の配線層２４によって固体撮像素子１４の信号伝達経路が形成されている。回路基材２１は、ガラス基板１１の透明電極パターン１３による端子エリアとの電気的な接続部２２を有する。接続部２２は、固体撮像素子１４周辺側の回路基材２１上において、固体撮像素子１４の厚さにバンプ電極１５Ｂの高さを加えた分より大きい厚さで形成された導電パターン２２Ｐを有する。導電パターン２２Ｐは、例えば所定のメッキ処理が施された所定高さを有し、異方性導電部材２３を利用してガラス基板１１側との導通がとられる。異方性導電部材２３は、ＡＣＦやＡＣＰ等を用いることが考えられる。このような構成により、固体撮像素子１４は、導電パターン２２Ｐの段差をもってガラス基板１１と回路基材２１の間に収められる。
【００１３】
外部端子２８は、回路基材２１内の配線層２４による信号伝達経路と繋がり、回路基材２１の外部実装面側に設けられている。外部端子２８は、メインの回路基板３０に実装するために設けられている。外部端子２８は、例えば、はんだボールであり、回路基材２１の外部実装面のランド２５に対応して設けられる。
【００１４】
上記第１実施形態の構成によれば、固体撮像素子１４の裏面側に回路基材２１が設けられ、この回路基材２１の外部実装面に外部端子２８が設けられている。このため実装面積が小さくなる。また、回路基材２１側面はハンドリング等の外力に対してより強靭である。また、外部端子２８の占有面積は広く、より多端子実装にも対応し得る。また、外部端子２８として、はんだボールを設けることで、リフロー実装にも対応可能となる構成にし易い。
【００１５】
図２、図３は、それぞれ本発明の第２実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図であり、前記第１実施形態の構成を実現するための要部工程を示している。図１と同様の箇所には同一の符号を付して説明する。
【００１６】
図２に示すように、透光性基板としてのガラス基板１１に、固体撮像素子１４をフェイスダウン実装する。すなわち、ガラス基板１１は、周辺領域に透明電極１２とこの透明電極１２に接続関係を有する透明電極パターン１３が形成されている。固体撮像素子１４は、ＩＣとして５０μｍ程度の厚みを有する。また、固体撮像素子１４は、主表面側の周辺に信号を伝達する電極領域１５として、例えば高さ２０μｍ程度のバンプ電極１５Ｂを有する。
【００１７】
固体撮像素子１４は、ガラス基板１１の透明電極１２にバンプ電極１５Ｂを電気的に接続させる。バンプ電極１５Ｂと透明電極１２との接続は、異方性導電部材１６（ＡＣＦやＡＣＰ等）を介して達成される。バンプ電極１５Ｂは所定高さを有し、固体撮像素子１４はガラス基板１１との間に所定の空間が得られ易い。これにより、ガラス基板１１と固体撮像素子１４主表面が空間Ｓを隔てて対向する第１ユニットＵ１を形成する。
なお、上記空間Ｓは、密封されるよりも僅かな気道が設けられる方が、熱膨張対策として有用である。電極間の異方性導電部材１６の隙間を利用することも考えられる。
【００１８】
次に、図３に示すように、回路基材２１を形成する。すなわち、回路基材２１は、内部に多層の配線層２４を形成し、一方面側の周辺領域にメッキ処理等を経て所定高さの導電パターン２２Ｐを形成する。導電パターン２２Ｐは、少なくともバンプ電極１５Ｂ付きの固体撮像素子１４よりも厚い、高さ７１μｍ以上あるものとする。これにより、固体撮像素子１４をガラス基板１１と回路基材２１の間に収めるだけの段差が得られる。さらに、回路基材２１の他方面側（外部実装面）に外部端子領域としてランド２５を形成する。このような回路基材２１によって、固体撮像素子１４の信号伝達経路を実現する第２ユニットＵ２を形成する。
【００１９】
その後、第２ユニットＵ２の一方面側を第１ユニットＵ１における固体撮像素子１４の裏面側に対向させ、組み合わせる。すなわち、回路基材２１の導電パターン２２Ｐをガラス基板１１の透明電極パターン１３による端子エリアに接続させる。この接続は、異方性導電部材２３（ＡＣＦやＡＣＰ等）を介して達成される。これにより、固体撮像素子のＩＣパッケージが構成される。
【００２０】
図示しないが、この後、例えば図１に示すように、回路基材２１のランド２５に外部端子２８としてのはんだボールを配備すれば、メインの回路基板３０にリフロー実装することも可能である。
【００２１】
上記第２実施形態の方法によれば、第１ユニットＵ１を形成する工程によって、固体撮像素子１４主表面がガラス基板１１によって別途保護される。これにより、その後の取り扱いが容易となる。例えば、その後の取り扱い、製造ラインにおいてクリーンルームの清浄度のクラスが下げられることも利点の一つである。製造コストの低減につながる。
また、第２ユニットＵ２の回路基材２１は、一方面側を第１ユニットＵ１における固体撮像素子１４の裏面側に対向させ、固体撮像素子１４に重なるような他方面側において外部端子領域を広く設けることができる。これにより、多端子実装にも対応可能である。
【００２２】
図４は、本発明の第３実施形態に係る半導体装置の要部を示す平面図であり、前記第１実施形態の構成における熱膨張対策をより具体的に示したものである。図１と同様の箇所には同一の符号を付して説明する。
【００２３】
透光性基板としてのガラス基板１１下に、フェイスダウン実装された固体撮像素子１４がある。固体撮像素子１４は、主表面中央領域にＭＬＡ（マイクロレンズ・アレイ）が配備されている。固体撮像素子１４は、主表面周辺の電極領域１５（バンプ電極１５Ｂ）により、ガラス基板１１の透明電極（図１の１２）と接続され、ガラス基板１１との間に空間Ｓを得ている。バンプ電極１５Ｂと透明電極との接続には、例えばＡＣＦやＡＣＰ等の異方性導電部材１６が用いられる。
【００２４】
また、回路基材２１が固体撮像素子１４の裏面側に配されている。回路基材２１は、内部の配線層（図１の２４）によって固体撮像素子１４の信号伝達経路が形成されている。回路基材２１は、ガラス基板１１周辺の透明電極パターン１３による端子エリア（図示せず）との電気的な接続部２２を有する。この接続部２２の構成においても、例えば所定高さの導電パターン２２Ｐ及び異方性導電部材２３が用いられる。異方性導電部材２３は、ＡＣＦやＡＣＰ等を用いることが考えられる。
【００２５】
この第３実施形態では、固体撮像素子１４の電極領域１５及び回路基材２１における接続部２２において、固体撮像素子１４とガラス基板１１との間の空間Ｓに通じる気道４１を設けている。これにより、メインの回路基板（図１の３０）にリフローはんだ付けする際に、熱膨張した内部空気を外部に放出することができる。
【００２６】
上記第３実施形態によれば、固体撮像素子１４とガラス基板１１との間の空間Ｓに通じる気道４１を設けた。これにより、リフロー実装に、より優れた対応力を有する固体撮像素子のＩＣパッケージが実現できる。
なお、この第３実施形態においては、気道４１が四方に設けてあるが、気道の設ける位置も、本数も他の配備の仕方が様々考えられる。電極領域１５や接続部２２の配置の妨げにならないように配備すればよい。
【００２７】
図５は、本発明の第４実施形態に係る半導装置の要部構成を示す断面図であり、前記図１の変形例としての、固体撮像素子を封止したＩＣパッケージ構造である。
透光性基板としてのガラス基板５１は、周辺領域に透明電極５２とこれに接続関係を有するパターンとして透明電極パターン５３が形成されている。透明電極５２及びそのパターン５３は、ＩＴＯ（indium tin oxide）膜等が考えられる。固体撮像素子５４は、主表面側の周辺に信号を伝達する電極領域５５を有する。電極領域５５は、例えば所定高さの複数のバンプ電極５５Ｂからなり、それぞれガラス基板５１の透明電極５２と接続されている。バンプ電極５５Ｂと透明電極５２との接続は、例えばＡＣＦやＡＣＰ等の異方性導電部材５６が用いられる。このように電極領域５５が透明電極５２と電気的に接続されることにより、ガラス基板５１との間に空間Ｓが設けられている。
【００２８】
また、回路基材６１が固体撮像素子５４の裏面側に配されている。回路基材６１は、多層の配線層６４を有する。回路基材６１は、内部の配線層６４によって固体撮像素子５４の信号伝達経路が形成されている。回路基材６１は、固体撮像素子５４が収まる窪み６６を有する。回路基材６１は、ガラス基板５１の透明電極パターン５３による端子エリアとの電気的な接続部６２を有する。接続部６２は、例えば所定のメッキ処理が施された所定高さの導電パターン６２Ｐを有し、異方性導電部材６３を利用してガラス基板５１側との導通がとられる。異方性導電部材６３は、ＡＣＦやＡＣＰ等を用いることが考えられる。
【００２９】
外部端子６８は、回路基材６１内の配線層６４による信号伝達経路と繋がり、回路基材６１の外部実装面側に設けられている。外部端子６８は、メインの回路基板３０に実装するために設けられている。外部端子６８は、例えば、はんだボールであり、回路基材６１の外部実装面のランド６５に対応して設けられる。
【００３０】
上記第４実施形態の構成によれば、固体撮像素子５４の裏面側に固体撮像素子５４が収まる窪み６６を有する回路基材６１が配されている。これにより、第１実施形態の構成に比べてより厚みの小さいパッケージ構成となり得る。また、第１実施形態の構成に比べてより厚みの大きい固体撮像素子５４の搭載が容易になし得る。
【００３１】
その他の効果は前記第１実施形態と同様である。すなわち、回路基材６１の外部実装面に外部端子６８が設けられている。このため実装面積が小さくなる。また、回路基材６１側面はハンドリング等の外力に対してより強靭である。また、外部端子６８の占有面積は広く、より多端子実装にも対応し得る。また、外部端子６８として、はんだボールを設けることで、リフロー実装にも対応可能となる構成にし易い。もちろん、前記第３実施形態で示すような、気道（４１）を設けてもよい。
【００３２】
なお、上記各実施形態の構成及び方法において、ガラス基板１１または５１は、赤外線カットフィルタを付加してもよい。さらに、反射防止コートを追加してもよく、性能向上に寄与する。また、接続部２２や６２は、導電パターン２２Ｐや６２Ｐで示したが、バンプ電極を形成してもよい。
【００３３】
以上説明したように本発明によれば、固体撮像素子の裏面側に回路基材が設けられ、この回路基材の外部実装面に外部端子が設けられている。このため実装面積が小さくなる。また、パッケージ側面は大部分が回路基材側部であり、ハンドリング等の外力に対してより強靭である。外部端子の構成次第で、より多端子実装にも対応し得る。また、リフロー実装にも対応可能となる構成にし易い。この結果、より実装面積の縮小されたパッケージ内に固体撮像素子を収め、リフロー実装可能な高信頼性の半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】第１実施形態に係る半導装置の要部構成を示す断面図。
【図２】第２実施形態に係る半導体装置の製造方法を工程順に示す第１断面図。
【図３】図２に続く第２断面図。
【図４】第３実施形態に係る半導体装置の要部を示す平面図。
【図５】第４実施形態に係る半導装置の要部構成を示す断面図。
【符号の説明】
【００３５】
１１，５１…ガラス基板、１２，５２…透明電極、１３，５３…導電パターン、１４，５４…固体撮像素子、１５，５５…電極領域、１５Ｂ，５５Ｂ…バンプ電極、１６，２３，５６，６３…異方性導電部材、２１，６１…回路基材、２２，６２…接続部、２２Ｐ，６２Ｐ…導電パターン、２４，６４…配線層、２５，６５…ランド、２８，６８…外部端子、３０…メインの回路基板、４１…気道、６６…窪み、Ｓ…空間、Ｕ１…第１ユニット、Ｕ２…第２ユニット。
【図１】
2006080181.tif 000003
【図２】
2006080181.tif 000004
【図３】
2006080181.tif 000005
【図４】
2006080181.tif 000006
【図５】
2006080181.tif 000007