(57)【要約】【課題】  半導体チップの基板への実装を、工程及び材料の大幅な削減を図りつつ、確実に行うことができ、しかも鉛入りはんだを用いることなく、チップ側電極と基板側電極を接合できるようにする。【解決手段】  接続端子１０ａの表面に、レジスト４０をマスクとして無電解めっきでチップ側電極４２を選択的に形成した半導体チップ４８を、該半導体チップ４８と基板５０との間にレジスト４０を介在させつつ、チップ側電極４２と基板５０に設けられた基板側電極５２とを互いに接合させて、基板５０に実装した。【選択図】  図１１
2006303250.tif 000002
【特許請求の範囲】
【請求項１】
接続端子の表面に、レジストをマスクとして無電解めっきでチップ側電極を選択的に形成した半導体チップを、該半導体チップと基板との間に前記レジストを介在させつつ、前記チップ側電極と基板に設けられた基板側電極とを互いに接合させて、基板に実装したことを特徴とする半導体装置。
【請求項２】
前記チップ側電極の高さは、５〜１０μｍであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記チップ側電極の直径、または対角線の最大長さは３μｍ以上であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記レジストの厚さは、前記チップ側電極の高さよりも０〜５μｍ薄いことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記半導体チップの厚さは、２０〜１００μｍであることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
前記チップ側電極と前記基板側電極の少なくとも表面は、同一金属からなり、常温接合により互いに接合されていることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
【請求項７】
前記チップ側電極と前記基板側電極は、導電性接着剤を介して互いに接合されていることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
【請求項８】
接続端子を形成した半導体ウェーハの表面に、該接続端子に対応する位置に開口部を有するレジストからなるマスクを直接作製し、
前記半導体ウェーハの表面に無電解めっきを行い前記開口部内にめっき金属を選択的に埋込んでチップ側電極を形成し、
前記レジストを付けたまま前記半導体ウェーハを半導体チップ毎に分離し、
前記チップ側電極と基板に設けられた基板側電極とを互いに接合させて半導体チップを基板に実装することを特徴とする半導体装置の製造方法。
【請求項９】
前記半導体ウェーハを半導体チップ毎に分離するのに先立って、前記半導体ウェーハの裏面を研磨して厚さを薄くすることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記半導体ウェーハの厚さを２０〜１００μｍにすることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記チップ側電極の表面と前記基板側電極の表面をそれぞれ研磨し、両電極を常温接合させて前記半導体チップを前記基板に実装することを特徴とする請求項８乃至１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記チップ側電極の表面と前記基板側電極の表面を、表面粗さのＲａ値が２０ｎｍ以下となるように研磨することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記チップ側電極と前記基板側電極の少なくとも表面は、同一金属からなることを特徴とする請求項１１または１２記載の半導体装置の製造方法。
【請求項１４】
前記金属は、金、銀、白金、パラジウム、銅、ニッケル及びタングステンの少なくとも１種類以上からなることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記常温接合を、前記チップ側電極と前記基板側電極の少なくとも表面を構成する金属の融点（ケルビン・Ｋ）の１／２以下の温度で、大気雰囲気で加圧しながら行うことを特徴とする請求項請求項１３または１４記載の半導体装置の製造方法。
【請求項１６】
前記チップ側電極と前記基板側電極の少なくとも表面は銅からなり、２００℃以下の温度で、半導体チップと基板とを面圧が６０ＭＰａ以下となるような荷重で互いに押付けて両電極を常温接合させることを特徴とする請求項１１または１２記載の半導体装置の製造方法。
【請求項１７】
前記常温接合に先立って、チップ側電極及び基板側電極の表面の酸化膜を除去し、水洗後、乾燥させることなく両電極を常温接合することを特徴とする請求項１１乃至１６のいずれかに記載の半導体装置の製造方法。
【請求項１８】
前記チップ側電極と前記基板側電極とを導電性接着剤で接合して、前記半導体チップを前記基板に実装することを特徴とする請求項８乃至１０のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、特に工程の削減と加工時間の短縮を図ることができるようにした半導体装置及びその製造方法、更には、有害指定されている鉛入りはんだを使用することなく、半導体チップをインターポーザやプリント配線基板等の基板の表面に実装できるようにした半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の半導体チップの基板への実装例を図１に示すフローチャート、及び図２乃至図６を参照して説明する。
先ず、図２（ａ）〜（ｃ）に示すように、所定の位置に接続端子１０ａを形成した半導体ウェーハ１０の全表面に、スパッタリング等でシード層１２を形成し、このシード層１２の表面に、例えばレジストをスピン塗布し、感光させた後にエッチング処理を行って、接続端子１０ａに対応する位置に開口部１４ａを有するレジスト１４からなるマスクを作製する。
【０００３】
この状態で、図３（ａ）に示すように、シード層１２を給電層となし、レジスト１４をマスクとした電解銅めっきを行うことで、レジスト１４の開口部１４ａ内に銅めっき膜１６を、例えば１００μｍの膜厚で成膜し、次に、図３（ｂ）に示すように、電解錫めっきを行うことで、銅めっき膜１６の表面に、錫めっき膜１８を、例えば１０μｍの膜厚で成膜する。これによって、半導体ウェーハ１０の各接続端子１０ａに銅の上面を錫で覆ったバンプ（チップ側電極）２０を形成する。
【０００４】
次に、図４（ａ）及び（ｂ）に示すように、半導体ウェーハ１０上のレジスト１４を剥離除去し、更に、余剰のシード層１２を剥離除去する。そして、必要に応じて、半導体ウェーハ１０の熱処理（アニール）を行った後、図４（ｃ）に示すように、半導体ウェーハ１０にテープを貼付け、半導体ウェーハ１０をダイシングブレード２１で半導体チップ２２毎に切断して、テープを剥離するダイシングを行う。
【０００５】
そして、図５（ａ）及び（ｂ）に示すように、インターポーザやプリント配線基板等の基板２４に設けた各電極（基板側電極）２６（図６参照）と半導体チップ２２の各バンプ（チップ側電極）２２とが互いに接触するように、半導体チップ２２の基板２４に対する位置合せを行い、例えばリフロー加熱により、はんだを介して、各電極（基板側電極）２６と各バンプ（チップ側電極）２２とを接合させて、半導体チップ２２を基板２４に実装する。しかる後、図５（ｃ）に示すように、アンダーフィル注入器２８を介して、半導体チップ２２と基板２４との間にアンダーフィル３０（図６参照）を注入して硬化させ、これによって、各電極（基板側電極）２６と各バンプ（チップ側電極）２２との接合部をアンダーフィル３０で補強するとともに、大気中の水分が内部に浸入することを防止する。
【０００６】
これによって、図６に示すように、基板２４に設けた電極２６と半導体チップ２２の接続端子１０ａに設けたバンプ２０を接合して基板２４上に半導体チップ２２を実装し、基板２４と半導体チップ２２との間に、アンダーフィル３０を封入して保護した半導体装置が製造される。
【０００７】
現在の半導体チップの実装には、鉛入りはんだが広く使用されている。しかしながら、２００５年ローズ（ＲｏＨＳ）規制の導入により、鉛入りはんだの使用を制限する動きがある。このため、鉛入りはんだを使用することなく、半導体チップの基板への実装を行うことができるようにしたプロセスの構築が求められている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の半導体チップの実装工程においては、半導体ウェーハの全表面に先ずシード層を形成し、シード層の表面にレジストからなるマスクを作製し、電解めっき後に、不要となったマスク（レジスト）及びシード層を剥離除去したり、実装後にアンダーフィルを充填したりしており、多くの工程を経る必要がある。
【０００９】
半導体装置は、例えば厚さが７００μｍ以上もある、比較的厚さの厚い半導体チップがそのまま樹脂製等の基板に実装されて構成されており、このため、基板にハードディスク等で発生した熱がかかると半導体チップと樹脂等からなる基板が熱膨張し、その熱膨張差によって、半導体チップと基板の間の接続部に非常に大きなストレスがかかる。このストレスを緩和するために、前述のように、１００μｍ程度の高さを有するバンプを使用し、このバンプにストレスがかかった時に該バンプを撓ませることで、ストレスを緩和するようにしており、したがって、多くのバンプ材料を必要とする。
【００１０】
また、溶解部と固相部を接触させた状態で約２４０℃のリフロー炉に投入して、基板側電極とチップ側電極の接続を完了させることが広く行われている。しかし、はんだが溶解し接続を完了して温度が低下すると、はんだの凝固に伴って半導体チップが収縮し、この半導体チップの収縮に伴ってはんだの内部に大きな熱歪が発生する。つまり、半導体チップの基板への実装において、熱プロセスを経るときに、半導体チップと基板の膨張係数の違いにより基板が反り返り、また、はんだ構成元素が凝集し金属間化合物を形成するなど脆弱な結合になる。以上の結果、バンプ接合部に強いせん断力がかかる一方で結合部の強度が低下するので、最悪の場合には断線に繋がる。
【００１１】
本発明は上記事情に鑑みて為されたもので、半導体チップの基板への実装を、工程及び材料の大幅な削減を図りつつ、確実に行うことができ、しかも鉛入りはんだを用いることなく、チップ側電極と基板側電極を接合できるようにした半導体装置及びその製造方法を提供とすることを目的とする。
【課題を解決するための手段】
【００１２】
請求項１に記載の発明は、接続端子の表面に、レジストをマスクとして無電解めっきでチップ側電極を選択的に形成した半導体チップを、該半導体チップと基板との間に前記レジストを介在させつつ、前記チップ側電極と基板に設けられた基板側電極とを互いに接合させて、基板に実装したことを特徴とする半導体装置である。
レジストをマスクとして無電解めっきでチップ側電極を選択的に形成することで、シード層の形成及びその削除といった工程を省き、またマスクとして使用したレジストをアンダーフィルとしてそのまま使用することで、レジストの剥離及びアンダーフィルの注入といった工程を省いて、工程の大幅な削減を図ることができる。
【００１３】
請求項２に記載の発明は、前記チップ側電極の高さは、５〜１０μｍであることを特徴とする請求項１記載の半導体装置である。
無電解めっきは、電解めっきに比べてめっき速度が一般に大幅に遅いが、チップ側電極の高さを５〜１０μｍ程度にすることで、めっき時間が延びてしまうことを防止しつつ、接続部における材料を大幅に削減することができる。
【００１４】
請求項３に記載の発明は、前記チップ側電極の直径、または対角線の最大長さは３μｍ以上であることを特徴とする請求項１または２記載の半導体装置である。
これにより、十分な接続面積を確保することができる。
【００１５】
請求項４に記載の発明は、前記レジストの厚さは、前記チップ側電極の高さよりも０〜５μｍ薄いことを特徴とする請求項１乃至３のいずれかに記載の半導体装置である。
レジストの厚さは、例えば２〜７μｍ程度で、チップ側電極の高さよりも０〜５μｍ薄くすることで、基板に半導体チップを実装した時に、レジストを基板と半導体チップとの間に封入してアンダーフィルとして使用することができる。
【００１６】
請求項５に記載の発明は、前記半導体チップの厚さは、２０〜１００μｍであることを特徴とする請求項１乃至４のいずれかに記載の半導体装置である。
半導体チップ（半導体ウェーハ）の厚さは、一般に７００μｍ以上あり、剛性が高く、この半導体チップをそのまま実装した半導体装置が熱サイクルを受けると、基板との熱膨張率の違いにより基板側が反り返り、強いせん断力が作用して接続部の断線に繋がるおそれがある。半導体チップの厚さを２０〜１００μｍとして剛性を低くして、可撓性を持たせることで、この半導体チップを実装した半導体装置が熱サイクルを受けた時に、基板との熱膨張率の違いにより、半導体チップ側が容易に屈曲するようにして熱歪みを低減することによって、接続部の断線のおそれを回避することができる。
【００１７】
請求項６に記載の発明は、前記チップ側電極と前記基板側電極の少なくとも表面は、同一金属からなり、常温接合により互いに接合されていることを特徴とする請求項１乃至５のいずれかに記載の半導体装置である。
表面をそれぞれ平坦に研磨した後、研磨後の表面を互いに接触させ、雰囲気を１２０〜１５０℃に維持した状態で、例えば６０ＭＰａ以下の荷重で両者を互いに押付けることで、銅同士を常温接合できることが知られている。チップ側電極と基板側電極を常温接合により互いに接合することで、鉛入りのはんだを使用する必要をなくすことができる。しかも、チップ側電極と基板側電極との接続を同一金属からなる接続とすることで、接続部が脆弱な金属間結合をとることを防止することができる（特願２００４−２８１５３）。
【００１８】
請求項７に記載の発明は、前記チップ側電極と前記基板側電極は、導電性接着剤を介して互いに接合されていることを特徴とする請求項１乃至５のいずれかに記載の半導体装置である。
チップ側電極と基板側電極とを導電性接着剤を介して接合することによっても、鉛入りのはんだを使用する必要をなくし、しかも、例えば１５０℃程度の雰囲気でチップ側電極と基板側電極とを接合させることで、接合の際にレジストが分解するのを防止することができる。
【００１９】
請求項８に記載の発明は、接続端子を形成した半導体ウェーハの表面に、該接続端子に対応する位置に開口部を有するレジストからなるマスクを直接作製し、前記半導体ウェーハの表面に無電解めっきを行い前記開口部内にめっき金属を選択的に埋込んでチップ側電極を形成し、前記レジストを付けたまま前記半導体ウェーハを半導体チップ毎に分離し、前記チップ側電極と基板に設けられた基板側電極とを互いに接合させて半導体チップを基板に実装することを特徴とする半導体装置の製造方法である。
【００２０】
請求項９に記載の発明は、前記半導体ウェーハを半導体チップ毎に分離するのに先立って、前記半導体ウェーハの裏面を研磨して厚さを薄くすることを特徴とする請求項８記載の半導体装置の製造方法である。
請求項１０に記載の発明は、前記半導体ウェーハの厚さを２０〜１００μｍにすることを特徴とする請求項９記載の半導体装置の製造方法である。
【００２１】
請求項１１に記載の発明は、前記チップ側電極の表面と前記基板側電極の表面をそれぞれ研磨し、両電極を常温接合させて前記半導体チップを前記基板に実装することを特徴とする請求項８乃至１０のいずれかに記載の半導体装置の製造方法である。
【００２２】
請求項１２に記載の発明は、前記チップ側電極の表面と前記基板側電極の表面を、表面粗さのＲａ値が２０ｎｍ以下となるように研磨することを特徴とする請求項１１記載の半導体装置の製造方法である。
表面粗さのＲａ値（中心線平均粗さ）が２０ｎｍ以下となるようにチップ側電極の表面と基板側電極の表面を平坦に研磨することで、チップ側電極の表面と基板側電極の表面をより確実に常温接合させることができる。
【００２３】
請求項１３に記載の発明は、前記チップ側電極と前記基板側電極の少なくとも表面は、同一金属からなることを特徴とする請求項１１または１２記載の半導体装置の製造方法である。
請求項１４に記載の発明は、前記金属は、金、銀、白金、パラジウム、銅、ニッケル及びタングステンの少なくとも１種類以上からなることを特徴とする請求項１３記載の半導体装置の製造方法である。
【００２４】
請求項１５に記載の発明は、前記常温接合を、前記チップ側電極と前記基板側電極の少なくとも表面を構成する金属の融点（ケルビン・Ｋ）の１／２以下の温度で、大気雰囲気で加圧しながら行うことを特徴とする請求項請求項１３または１４記載の半導体装置の製造方法である。
常温接合の温度をチップ側電極と基板側電極の少なくとも表面を構成する金属の融点Ｔｍ（ケルビン・Ｋ）の１／２以下に抑えることによって、高温で生じる過度の変形を回避した金属間結合が可能となる。
【００２５】
請求項１６に記載の発明は、前記チップ側電極と前記基板側電極の少なくとも表面は銅からなり、２００℃以下の温度で、半導体チップと基板とを面圧が６０ＭＰａ以下となるような荷重で互いに押付けて両電極を常温接合させることを特徴とする請求項１１または１２記載の半導体装置の製造方法である。
【００２６】
請求項１７に記載の発明は、前記常温接合に先立って、チップ側電極及び基板側電極の表面の酸化膜を除去し、水洗後、乾燥させることなく両電極を常温接合することを特徴とする請求項１１乃至１６のいずれかに記載の半導体装置の製造方法である。
チップ側電極及び基板側電極の表面を、例えば、１ｗｔ％以下の塩酸、蟻酸、酢酸またはふっ酸等に接触させることで、チップ側電極及び基板側電極の表面の酸化膜を除去することができる。
【００２７】
請求項１８に記載の発明は、前記チップ側電極と前記基板側電極とを導電性接着剤で接合して、前記半導体チップを前記基板に実装することを特徴とする請求項８乃至１０のいずれかに記載の半導体装置の製造方法である。
【発明の効果】
【００２８】
本発明によれば、シード層の形成及びその削除、更には、レジストの剥離及びアンダーフィルの注入といった工程を省いて、半導体チップの基板への実装を、工程の大幅な削減を図りつつ、確実に行うことができる。しかも、チップ側電極の高さを５〜１０μｍとすることで、めっき時間が延びてしまうことを防止しつつ、接続部における材料を削減し、更に、チップ側電極と基板側電極とを常温接合等により互いに接合することで、鉛入りのはんだを使用する必要をなくすことができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態を図面を参照して説明する。以下の例では、チップ側電極及び基板側電極の材料として、共に銅を使用し、銅同士を常温接合させるようにした例を示している。
図７は、本発明の実施の形態の半導体装置の製造方法を示すフローチャートで、図８乃至図１１は、本発明の半導体装置の製造例を工程順に示す。
【００３０】
先ず、図８（ａ）及び（ｂ）に示すように、所定の位置に接続端子１０ａを形成した半導体ウェーハ１０の全表面に、例えばレジストをスピン塗布し、感光させた後にエッチング処理を行って、接続端子１０ａに対応する位置に開口部４０ａを有するレジスト４０からなるマスクを作製する。図９（ａ）に示すように、レジスト４０の膜厚Ｔ１は、例えば２〜７μｍで、かつ下記の銅めっき膜からなるチップ側電極４２の高さＨとの差が、０〜１０μｍとなる（Ｈ−Ｔ１＝０〜１０μｍ）ように設定されている。これにより、チップ側電極４２の先端部がレジスト４０の表面から０〜１０μｍだけ突出する。
【００３１】
この状態で、図９（ａ）に示すように、レジスト４０をマスクとした無電解銅めっきを行うことで、レジスト４０の開口部４０ａ内に銅めっき膜を選択的に埋込み、この銅めっき膜によって、例えば高さＨが５〜１０μｍの平板状のチップ側電極４２を形成する。このように、無電解めっきで、銅めっき膜からなるチップ側電極４２を形成すると、無電解めっきは、電解めっきに比べてめっき速度が大幅に遅くなるが、チップ側電極４２の高さＨを５〜１０μｍとすることで、例えば１００μｍ程度の膜厚のめっき膜を電解めっきで形成するのとほぼ同じ２時間程度で無電解めっきを完了することができ、これによって、めっき時間が延びることを防止するとともに、接合部における材料（銅）を大幅に削減することができる。
【００３２】
この例では、チップ側電極４２は、円形で、その直径Ｄが３μｍ以上となるようにして、十分な接合面積を確保できるようにしている。例えば角状のチップ側電極を使用してもよく、その場合には、その対角線の最大長さが３μｍ以上となるようにすることが、十分な接合面積を確保する上で好ましい。
【００３３】
そして、図９（ｂ）に示すように、チップ側電極４２の表面に研磨具４４を押付けつつ該研磨具４４を回転させ、同時にチップ側電極４２と研磨具４４との間にスラリーを供給して、チップ側電極４２の表面を、表面粗さのＲａ値（中心線平均粗さ）が、好ましくは２０ｎｍ以下となるようにＣＭＰ（化学的機械研磨）により平坦に研磨する。なお、研磨具４４として予め砥粒をその表面に固定した固定砥粒方式を採用したものを使用することで、スラリーを供給することなく研磨するようにしてもよい。このように、チップ側電極４２の表面を、表面粗さのＲａ値（中心線平均粗さ）が２０ｎｍ以下となるように研磨することで、下記のように、チップ側電極４２の表面と基板側電極５２の表面とをより確実に常温接合させることができる。
【００３４】
次に、図９（ｃ）に示すように、半導体ウェーハ１０の表面にウェーハ表面保護膜４６を貼付けて該表面を保護し、この状態で、半導体ウェーハ１０の裏面に研磨具４７を押付けつつ該研磨具４７を回転させ、同時に半導体ウェーハ１０と研磨具４７との間にスラリーを供給するか、または研磨具４７として予め砥粒をその表面に固定した固定砥粒方式を採用したものを使用することで、半導体ウェーハ１０の裏面をＣＭＰ（化学的機械研磨）により研磨（バックグラインド）して、半導体ウェーハ１０の厚さＴ２が、例えば２０〜１００μｍとなるようにする。
なお、上記の例では、チップ側電極４２の表面及び半導体ウェーハ１０の裏面をＣＭＰで研磨するようにしているが、例えば電解研磨等、他の研磨方法で研磨してもよい。
【００３５】
そして、半導体ウェーハ１０の表面に貼付けたウェーハ表面保護膜を剥がした後、図１０（ａ）に示すように、半導体ウェーハ１０にテープを貼付け、半導体ウェーハ１０をダイシングブレード４９で半導体チップ４８毎に切断してテープを剥離するダイシングを行う。次に、図１０（ｂ）に示すように、チップ側電極４２の表面を、例えば、１ｗｔ％以下の塩酸、蟻酸、酢酸またはふっ酸等に接触させることで、チップ側電極４２の表面の酸化膜を除去し、しかる後、水洗する。
【００３６】
一方、インターポーザやプリント配線基板等の基板５０にあっては、所定の位置に銅からなる基板側電極５２（図１１参照）を設け、この基板側電極５２の表面を、前述と同様にして、表面粗さのＲａ値（中心線平均粗さ）が、好ましくは２０ｎｍ以下となるようにＣＭＰ（化学的機械研磨）等により平坦に研磨する。そして、基板側電極５２の表面を、例えば、１ｗｔ％以下の塩酸、蟻酸、酢酸またはふっ酸等に接触させることで、基板側電極５２の表面の酸化膜を除去し、しかる後、水洗する。
【００３７】
そして、チップ側電極４２と基板側電極５２を乾燥させることなく、図１０（ｃ）に示すように、基板５０に設けた各基板側電極５２（図１１参照）と半導体チップ４８の各チップ側電極４２とが互いに接触するように、半導体チップ４８の基板５０に対する位置合せを行う。この状態で、雰囲気の温度を２００℃以下、好ましくは１２０〜１５０℃に維持し、半導体チップ４８を、例えば面圧が６０ＭＰａ以下となるような荷重Ｐで基板５０に押付けることで、チップ側電極４２と基板側電極５２を常温接合させる。
【００３８】
例えば、銅同士にあっては、表面をそれぞれ平坦に研磨した後、研磨後の表面を互いに接触させ、雰囲気を１２０〜１５０℃に維持した状態で、例えば面圧６０ＭＰａ以下の荷重で両者を互いに押付けることで、銅同士を常温接合できることが知られている。特に、表面粗さのＲａ値（中心線平均粗さ）が２０ｎｍ以下となるようにチップ側電極４２の表面と基板側電極５２の表面をそれぞれ平坦に研磨することで、チップ側電極４２の表面と基板側電極５２の表面をより確実に常温接合させることができる。このように、共に銅からなるチップ側電極４２と基板側電極５２を常温接合により互いに接合することで、鉛入りのはんだを使用する必要をなくし、しかも、チップ側電極４２と基板側電極５２との接続を同一金属（銅）からなる結合とすることで、接続部が脆弱な金属間化合物の形態をとることを防止することができる。
【００３９】
この時、無電解めっきの時にマスクとして使用されたレジスト４０は、半導体チップ４８に残って該半導体チップ４８と基板５０との間に封入された形態をなし、チップ側電極４２と基板側電極５２を補強するとともに、大気中の水分が内部に浸入することを防止するアンダーフィルとしての役割を果たす。
【００４０】
これによって、図１１に示すように、基板５０に設けた基板側電極５２と半導体チップ４８に設けたチップ側電極４２を接合して基板５０上に半導体チップ４８を実装し、基板５０と半導体チップ４８との間に、アンダーフィルとしての役割を果たすレジスト４０を封入して保護した半導体装置が製造される。
【００４１】
この方法によれば、レジスト４０をマスクとして無電解めっきでチップ側電極４２を選択的に形成することで、シード層の形成及びその削除といった工程を省き、またマスクとして使用したレジスト４０をアンダーフィルとしてそのまま使用することで、レジストの剥離及びアンダーフィルの注入といった工程を省いて、工程の大幅な削減を図ることができる。
【００４２】
半導体チップ（半導体ウェーハ）の厚さは、一般に７００μｍ以上あるが、この例の半導体チップ４８の厚さＴ３は、例えば２０〜１００μｍである。このように、半導体チップ４８の厚さＴ３を２０〜１００μｍとして剛性を低くして、可撓性を持たせることで、基板５０に半導体チップ４８を実装した半導体装置が熱サイクルを受けた時に、基板５０と半導体チップ４８の熱膨張率の違いにより、半導体チップ４８側が容易に屈曲するようにして接続部に生じる熱歪みを低減できるので、チップ側電極４２と基板側電極５２との接続部の断線のおそれを回避することができる。
【００４３】
図１２は、本発明の他の実施の形態の半導体装置の製造方法のフローチャートを、図１３は、この製造工程における要部を示す。この例は、前述と同様にして、半導体ウェーハをダイシング（切断）して半導体チップ４８を切出した後、図１３に示すように、接着剤注入器５４を介して、半導体チップ４８と基板５０との間に導電性接着剤を注入しつつ、半導体チップ４８の基板５０に対する位置合せを行う。そして、雰囲気を、例えば１５０℃にして、チップ側電極４２（図１１参照）と基板側電極５２（図１１参照）とを導電性接着剤によって接合させて、半導体チップ４８を基板５０に実装するようにしている。
【００４４】
これの例によっても、鉛入りのはんだを使用する必要をなくし、しかも、チップ側電極４２と基板側電極５２とを接合させるときの温度を例えば１５０℃程度に抑えることで、接合の際にレジストが分解するのを防止することができる。
【００４５】
なお、上記の例では、電極材料として銅を使用しているが、例えば金、銀、白金、パラジウム、銅、ニッケル及びタングステンの１種以上の金属を電極材料として使用しても良い。金属材料として同じ金属を使用したチップ側電極と基板側電極とを常温接合で接合する場合、この金属の融点Ｔｍ（ケルビン・Ｋ）の１／２以下の温度で、大気雰囲気で加圧しながら常温接合を行うことが好ましく、これによって、常温接合の際に金属の強度が低下することによって金属が変形することを防止することができる。
【図面の簡単な説明】
【００４６】
【図１】従来の半導体装置の製造例を示すフローチャートである。
【図２】従来の半導体装置の製造例におけるレジストからなるマスク作製までを模式的に示す図である。
【図３】従来の半導体装置の製造例におけるバンプ形成までを模式的に示す図である。
【図４】従来の半導体装置の製造例におけるダイシングまでを模式的に示す図である。
【図５】従来の半導体装置の製造例におけるアンダーフィル注入までを模式的に示す図である。
【図６】従来の基板に半導体チップを実装した半導体装置の断面を模式的に示す図である。
【図７】本発明の実施の形態の半導体装置の製造方法を示すフローチャートである。
【図８】本発明の実施の形態の半導体装置の製造方法におけるマスク作製までを模式的に示す図である。
【図９】本発明の実施の形態の半導体装置の製造方法における半導体ウェーハの裏面研磨までを模式的に示す図である。
【図１０】本発明の実施の形態の半導体装置の製造方法における基板に半導体チップを実装するまでを模式的に示す図である。
【図１１】本発明の実施の形態の半導体装置の製造方法で製造した半導体装置の断面を模式的に示す図である。
【図１２】本発明の他の実施の形態の半導体装置の製造方法を示すフローチャートである。
【図１３】本発明の実施の形態の半導体装置の製造方法における要部を模式的に示す図である。
【符号の説明】
【００４７】
１０  半導体ウェーハ
１０ａ  接続端子
４０  レジスト
４０ａ  開口部
４２  チップ側電極
４４，４９  研磨具
４８  半導体チップ
５０  基板
５２  基板側電極
【図１】
2006303250.tif 000003
【図２】
2006303250.tif 000004
【図３】
2006303250.tif 000005
【図４】
2006303250.tif 000006
【図５】
2006303250.tif 000007
【図６】
2006303250.tif 000008
【図７】
2006303250.tif 000009
【図８】
2006303250.tif 000010
【図９】
2006303250.tif 000011
【図１０】
2006303250.tif 000012
【図１１】
2006303250.tif 000013
【図１２】
2006303250.tif 000014
【図１３】
2006303250.tif 000015