(57)【要約】【課題】  回路規模と消費電力とを増大させることなく、規格などに定められた変動周期および周波数の変動範囲を満足するように、出力クロック信号の周波数拡散を実現できるようにする。【解決手段】  電圧制御発振器１１０の発振周波数を制御する発振周波数制御信号をリークさせる電流経路１６０が設けられ、電圧制御発振器１１０のサイクル数をカウントするカウンタ１７０のカウント結果に応じた所定の周期で、位相検出器１２０の出力のオン／オフの状態が切り替えられる。位相検出器１２０の出力がオフの時には、電流経路１６０で発振周波数制御信号がリークさせられることによって電圧制御発振器１１０の発振周波数が低下する。次に位相検出器１２０の出力がオンになると、フィードバック制御により低下した電圧制御発振器１１０の発振周波数が所定の周波数まで上昇する。【選択図】  図１
2006295602.tif 000002
【特許請求の範囲】
【請求項１】
基準クロック信号に同期した出力クロック信号を生成するクロック生成回路であって、
入力された制御電圧に応じた周波数の出力クロック信号を出力する発振器と、
前記出力クロック信号、および前記出力クロック信号を分周した信号の何れかを被比較信号として、前記被比較信号と前記基準クロック信号との位相差に応じた制御電圧を出力する状態、および前記位相差に応じた制御電圧を出力しない状態の何れか一方の状態に、入力された制御信号が示す制御値に応じて切り替わる発振器制御回路と、
前記制御信号を生成する制御信号生成回路と、
前記発振器制御回路が出力した制御電圧を平滑化して前記発振器に出力するフィルタ回路と、
前記フィルタ回路が出力した制御電圧を保持する前記発振器のノードから電流を流出、または前記ノードに電流を流入させる電流経路とを備え、
前記制御信号生成回路は、前記制御値が時間の経過に応じて、所定の初期値から終了値まで変化し、前記終了値になると前記初期値に戻るように前記制御信号を生成するように構成されていることを特徴とするクロック生成回路。
【請求項２】
前記制御信号生成回路は、前記出力クロック信号をカウントするカウンタを有し、カウント結果に応じた制御値を出力する一方、カウント結果が所定の値に達した際に、前記カウンタをクリアするように構成されていることを特徴とするクロック生成回路。
【請求項３】
請求項１のクロック生成回路であって、
前記発振器制御回路は、前記被比較信号と前記基準クロック信号との位相差に応じた位相差信号を生成する機能を有する位相比較器と、前記位相差信号に応じた制御電圧を生成する機能を有するチャージポンプ回路とを備え、
前記位相比較器は、前記位相差に応じた位相差信号を前記チャージポンプ回路に出力する状態、および前記チャージポンプ回路の出力を停止する位相差信号を前記チャージポンプ回路に出力する状態の何れか一方の状態に、前記制御値に応じて切り替えられるように構成されていることを特徴とするクロック生成回路。
【請求項４】
請求項１のクロック生成回路であって、
前記発振器制御回路は、前記被比較信号と前記基準クロック信号との位相差に応じた位相差信号を生成する機能を有する位相比較器と、前記位相差信号に応じた制御電圧を生成する機能を有するチャージポンプ回路とを備え、
前記チャージポンプ回路は、前記制御電圧を出力する状態、および前記制御電圧を出力しない状態の何れか一方の状態に、前記制御値に応じて切り替えられるように構成されていることを特徴とするクロック生成回路。
【請求項５】
請求項１のクロック生成回路であって、
前記発振器制御回路は、前記被比較信号と前記基準クロック信号との位相差に応じた位相差信号を生成する機能を有する位相比較器と、前記位相差信号に応じた制御電圧を生成する機能を有するチャージポンプ回路とを備え、
前記位相差信号は、位相差をパルス幅で表すパルス信号であり、
前記位相比較器は、出力する位相差信号のパルス幅を実際の位相差に対応するパルス幅から前記制御値に応じたパルス幅に変更して出力するように構成され、
前記チャージポンプ回路は、前記位相差信号のパルス幅に応じた制御電圧を生成するように構成されていることを特徴とするクロック生成回路。
【請求項６】
請求項１のクロック生成回路であって、
前記発振器制御回路は、前記被比較信号と前記基準クロック信号との位相差に応じた位相差信号を生成する機能を有する位相比較器と、前記位相差信号に応じた制御電圧を生成する機能を有するチャージポンプ回路とを備え、
前記チャージポンプ回路は、出力する電流量が前記制御値に応じて変更されるように構成されていることを特徴とするクロック生成回路。
【請求項７】
請求項１のクロック生成回路であって、
前記電流経路は、抵抗素子であることを特徴とするクロック生成回路。
【請求項８】
請求項１のクロック生成回路であって、
前記電流経路は、定電流源であることを特徴とするクロック生成回路。
【請求項９】
請求項１のクロック生成回路であって、
前記電流経路は、ＭＯＳトランジスタにおけるドレイン端子およびソース端子間の経路であることを特徴とするクロック生成回路。
【請求項１０】
請求項１のクロック生成回路であって、
さらに、前記制御値が所定の値になった場合に、前記電流経路に流れる電流を所定の電流量に補正するための補正信号を生成する電流補正回路を備え、
前記電流経路は、前記補正信号に応じて流れる電流量が制御されるように構成されていることを特徴とするクロック生成回路。
【請求項１１】
請求項１０のクロック生成回路であって、
前記電流補正回路は、流れる電流量が前記電流経路と同じレプリカ回路と、
所定の期間内に前記レプリカ回路を流れた電流による電荷を保持する容量素子と、
前記容量素子が保持した電荷よって生じた電圧と基準電圧とを比較する電圧比較回路とを有し、前記電圧比較回路の比較結果に応じた電圧の補正信号を生成するように構成されていることを特徴とするクロック生成回路。
【請求項１２】
請求項１１のクロック生成回路であって、
前記電流経路は、ＭＯＳトランジスタにおけるドレイン端子およびソース端子間の経路であり、
前記電流補正回路は、前記容量素子が保持した電荷によって生じた電圧が前記基準電圧よりも低い場合は、前記ＭＯＳトランジスタの基板電位を逆バイアス方向に変化させ、前記基準電圧よりも高い場合は、順バイアス方向に変化させるように前記補正信号を生成するように構成されていることを特徴とするクロック生成回路。
【請求項１３】
請求項１のクロック生成回路であって、
前記電流経路は、前記ノードから電流を流出させるように構成されていることを特徴とするクロック生成回路。
【請求項１４】
請求項１のクロック生成回路であって、
前記電流経路は、前記ノードに電流を流入させるように構成されていることを特徴とするクロック生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばプロセッサや同期回路などに用いられ、フィードバック制御によって基準クロック信号に同期したクロック信号を生成するクロック生成回路（ＰＬＬ回路）に関するものである。
【背景技術】
【０００２】
プロセッサや同期回路では、動作タイミングの基準となるクロック信号がＰＬＬ回路のようなクロック生成回路によって生成される。ＰＬＬ回路は、外部から供給された水晶発振による基準クロック信号を参照しながら、そのｎ倍の周波数を持つクロック信号を生成する。
【０００３】
例えば図８は、従来のＰＬＬ回路５００の構成を示すブロック図である。ＰＬＬ回路５００は、電圧制御発振器５１０、分周回路５２０、位相検出器５３０、チャージポンプ回路５４０、および低域通過フィルタ５５０を備えて構成されている。
【０００４】
電圧制御発振器５１０は、入力された発振周波数制御信号の電圧に応じた周波数のクロック信号（出力クロック信号）を出力するようになっている。
【０００５】
分周回路５２０は、電圧制御発振器５１０の出力クロック信号を所定の分周比で分周した分周クロック信号を位相検出器５３０にフィードバックするようになっている。
【０００６】
位相検出器５３０は、前記分周クロック信号と、入力された基準クロック信号との位相差を調べ、基準クロック信号の位相の方が進んでいる場合はＵＰ信号を出力し、基準クロック信号の位相の方が遅れている場合はＤＯＷＮ信号を出力するようになっている。ＵＰ信号とＤＯＷＮ信号はパルス状の信号で、これらのパルス幅が二つのクロック信号の位相差を表すようになっている。
【０００７】
チャージポンプ回路５４０は、ＵＰ信号とＤＯＷＮ信号によってオンオフされる電流源を備え、直流電圧信号を出力するようになっている。
【０００８】
低域通過フィルタ５５０は、チャージポンプ回路５４０が生成した直流電圧信号を平滑化し高周波成分を除去し、所定のループ時定数を与えて電圧制御発振器５１０の発振周波数を制御する発振周波数制御信号を生成するようになっている。
【０００９】
この構成によって電圧制御発振器５１０の発振周波数制御信号は、基準クロック信号と分周クロック信号との位相差がある間は制御され続け、基準クロック信号と分周クロック信号との位相と周波数が一致したところで安定する。このとき、分周回路５２０の分周比がｎの場合、出力クロック信号は、周波数が基準クロック信号の周波数のｎ倍となる。
【００１０】
このようにして生成されるクロック信号は、同期回路において動作タイミングを規定するために使用されるため、一般的には、位相や周波数が常に一定に保たれることが望ましい。
【００１１】
しかし、一定の周波数のクロック信号に同期して回路が動作した場合、その周波数および高調波で周波数スペクトルにピークを生じ、電磁波輻射（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ：以下、ＥＭＩと言う。）となって回路に悪影響を及ぼす場合がある。
【００１２】
このため、ＥＭＩの影響を低減するためにクロック信号の周波数をわずかに変動させる周波数拡散技術への要求が高まっている。例えば、高速シリアル通信技術であるシリアルＡＴＡでは、クロック信号の周波数の変動周期３０〜３３ｋＨｚ、周波数の変動範囲０．５％の周波数拡散が求められている（例えば、非特許文献１を参照）。
【００１３】
所定の変動周期でクロック信号の周波数拡散を行うクロック生成回路としては、電圧制御発振器（ＶＣＯ）で多相のクロック信号を生成し、それらのクロック信号のなかから位相検出器にフィードバックするクロック信号を順次選択することによって周波数拡散を実現するものがある（例えば、特許文献１を参照。）。
【００１４】
図９は、このようなクロック生成回路６００の構成を示すブロック図である。
【００１５】
電圧制御発振器６１０は、それぞれ３６０／ｍ度ずつ位相が異なるｍ相のクロック信号を出力するようになっている。また、電圧制御発振器６１０が出力するｍ相のクロック信号のうちの一つは、出力クロック信号として同期回路に出力されるようになっている。
【００１６】
制御回路６６０は、１つだけがＨｉｇｈレベル（Ｈレベル）となりそれ以外がＬｏｗレベル（Ｌレベル）となるｍ個の制御信号を出力するようになっている。これらの制御信号は電圧制御発振器６１０が出力するｍ相のクロック信号に１対１で対応している。
【００１７】
エッジ出現時間調整回路６７０は、電圧制御発振器６１０からｍ相のクロック信号を受信し、それぞれのクロック信号に同期して、異なるクロック信号に対応する制御信号をラッチして選択信号として出力するようになっている。例えば、位相１に対応する制御信号は、位相５のクロック信号によってラッチされ、位相２に対応する制御信号は、位相６のクロック信号によってラッチされる。したがって、エッジ出現時間調整回路６７０もｍ個の選択信号を出力することになる。
【００１８】
変調クロック信号生成回路６８０は、エッジ出現時間調整回路６７０が出力したｍ個の選択信号を受信し、そのうちＨレベルになっている選択信号に対応する位相のクロック信号を変調クロック信号として出力するようになっている。エッジ出現時間調整回路６７０が出力した選択信号は、上記のように生成されることによって、変調クロック信号生成回路６８０でｍ相のクロック信号から一つを選択する際に、選択信号と選択されたクロック信号のエッジが重ならないことが保障される。
【００１９】
上記のように構成されたクロック生成回路６００では、制御回路６６０が制御信号のレベルを順次切り替えて、変調クロック信号生成回路６８０が異なる位相のクロック信号を選択するように制御することで、変調クロック信号の周期が伸び縮みし、その結果、変調クロック信号生成回路６８０が出力するクロック信号（変調クロック信号）の周波数が変化する。変調クロック信号は、分周回路５２０を介して位相検出器５３０にフィードバックされる。フィードバックされた変調クロック信号は、基準クロック信号とは異なる周波数に変調されているため、先に説明したＰＬＬ回路と同様の動作が行われることによって基準クロック信号の周波数になるように、電圧制御発振器６１０の発振周波数制御信号の電圧が制御される。
【００２０】
十分なＥＭＩ低減効果を得るには、制御回路６６０でいかに効果的な制御するかが重要である。クロック生成回路６００では周波数拡散の分解能は３６０／ｍであるが、例えば、制御回路でデルタシグマ変調方式を用い周波数の変化の頻度を制御することによって、より細かい分解能が実現される。
【００２１】
また、他の方法により周波数拡散を行うクロック生成回路としては、ＰＬＬ回路の分周回路の分周比を電圧制御発振器の発振周波数が最大周波数となる値（Ｄ１とする）と最小周波数となる値（Ｄ２とする。ただし、Ｄ１＞Ｄ２である）との間で交互に切り替えて周波数拡散を実現するものがある（例えば、特許文献２を参照。）。
【００２２】
このクロック生成回路では、分周回路の分周比がＤ１に設定された状態で、電圧制御発振器の発振が安定しているときに、分周比をＤ２に切り替えると、周波数が（Ｄ１／Ｄ２）倍となるため、分周回路の出力クロック信号は、基準クロック信号より高い周波数になる。
【００２３】
これにより、位相比較器はＤＯＷＮ信号を出力し始めて、電圧制御発振器の入力電圧が下がり、出力されるクロック信号の周波数が低下する。電圧制御発振器の出力クロック信号の周波数が十分に下がり、分周回路の出力クロック信号が基準クロック信号と同じ程度の周波数になると、位相比較器からＵＰ信号が出力される。これは分周回路の出力するクロック信号の周波数が基準クロック信号の周波数の近傍でわずかに上下しながら安定しているためである。
【００２４】
分周回路は、ＵＰ信号が出力されると分周比としてＤ１を設定する。この結果、分周回路の出力クロック信号の周波数は（Ｄ２／Ｄ１）倍となり、基準クロック信号の周波数より低くなる。このため、位相比較器からＵＰ信号が出力され、電圧制御発振器の出力クロック信号の周波数が高くなる。そして、この状態で分周回路の出力クロック信号が基準クロック信号と同等の周波数で安定すると位相比較器からＤＯＷＮ信号が出力されるので、それをトリガとして分周比をＤ２に設定する。このようにして、出力クロック信号の周波数拡散が実現される。
【特許文献１】特開２００４−２０６６９６号公報
【特許文献２】特開２００１−７７００号公報
【非特許文献１】Ｓｅｒｉａｌ  ＡＴＡ  Ｗｏｒｋｇｒｏｕｐ  “ＳＡＴＡ：ＨｉｇｈＳｐｅｅｄ  Ｓｅｒｉａｌｉｚｅｄ  ＡＴ  Ａｔｔａｃｈｍｅｎｔ”，Ｒｅｖｉｓｉｏｎ  １．０，２９−Ａｕｇｕｓｔ−２００１
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかし、多相のクロック信号のなかから位相検出器にフィードバックするクロック信号を順次選択することによって周波数拡散を実現する回路では、より細かい分解能を実現するためには、制御回路でデルタシグマ変調方式を用い周波数の変化の頻度を制御する必要があり、回路規模と消費電力は大きくなりがちである。
【００２６】
また、分周比を切り替えて周波数拡散を実現する回路では、所定の変動周期を得たい場合には、電圧制御発振器の感度を調整することが考えられるが、それを正確にしようとすれば回路規模が大きくなってしまう。また、分周比を整数に限れば、設定できる周波数の変動範囲（スペクトルの幅）が制約され、例えば所定の規格に合わせてスペクトルの幅を設定しにくくなる。これに対しては、例えば、デルタシグマ変調方式を用いることが考えられるが、回路規模と消費電力が増加する。
【００２７】
また、アナログ回路で周波数拡散を実現しようとすれば、例えば三角波を生成して電圧制御発振器に入力して制御することが考えられるが、これでは、やはり回路規模は大きくなりがちである。
【００２８】
本発明は、前記の点に着目してなされたものであり、回路規模と消費電力とを増大させることなく、規格などに定められた変動周期および周波数の変動範囲を満足するように、出力クロック信号の周波数拡散を実現できるクロック生成回路を提供することを課題とする。
【課題を解決するための手段】
【００２９】
前記の課題を解決するため、請求項１の発明は、
基準クロック信号に同期した出力クロック信号を生成するクロック生成回路であって、
入力された制御電圧に応じた周波数の出力クロック信号を出力する発振器と、
前記出力クロック信号、および前記出力クロック信号を分周した信号の何れかを被比較信号として、前記被比較信号と前記基準クロック信号との位相差に応じた制御電圧を出力する状態、および前記位相差に応じた制御電圧を出力しない状態の何れか一方の状態に、入力された制御信号が示す制御値に応じて切り替わる発振器制御回路と、
前記制御信号を生成する制御信号生成回路と、
前記発振器制御回路が出力した制御電圧を平滑化して前記発振器に出力するフィルタ回路と、
前記フィルタ回路が出力した制御電圧を保持する前記発振器のノードから電流を流出、または前記ノードに電流を流入させる電流経路とを備え、
前記制御信号生成回路は、前記制御値が時間の経過に応じて、所定の初期値から終了値まで変化し、前記終了値になると前記初期値に戻るように前記制御信号を生成するように構成されていることを特徴とする。
【００３０】
これにより、発振周波数のフィードバック制御機能を有するクロック生成回路において、周期的に値が変化する制御信号に応じて、フィードバック制御の有無が切り替えられるので、フィードバック制御が行われていない時に、電流経路を介して電流が流出または流入させられることによって、発振器の発信周波数が低下または上昇させられ、規格などに定められた変動周期および周波数の変動範囲を満足するように、クロック生成回路の出力クロック信号の周波数拡散を実現できる。
【００３１】
また、請求項２の発明は、
前記制御信号生成回路は、前記出力クロック信号をカウントするカウンタを有し、カウント結果に応じた制御値を出力する一方、カウント結果が所定の値に達した際に、前記カウンタをクリアするように構成されていることを特徴とする。
【００３２】
これにより、正確な変動周期で出力クロック信号の周波数拡散を実現できる。
【００３３】
また、請求項３の発明は、
請求項１のクロック生成回路であって、
前記発振器制御回路は、前記被比較信号と前記基準クロック信号との位相差に応じた位相差信号を生成する機能を有する位相比較器と、前記位相差信号に応じた制御電圧を生成する機能を有するチャージポンプ回路とを備え、
前記位相比較器は、前記位相差に応じた位相差信号を前記チャージポンプ回路に出力する状態、および前記チャージポンプ回路の出力を停止する位相差信号を前記チャージポンプ回路に出力する状態の何れか一方の状態に、前記制御値に応じて切り替えられるように構成されていることを特徴とする。
【００３４】
また、請求項４の発明は、
請求項１のクロック生成回路であって、
前記発振器制御回路は、前記被比較信号と前記基準クロック信号との位相差に応じた位相差信号を生成する機能を有する位相比較器と、前記位相差信号に応じた制御電圧を生成する機能を有するチャージポンプ回路とを備え、
前記チャージポンプ回路は、前記制御電圧を出力する状態、および前記制御電圧を出力しない状態の何れか一方の状態に、前記制御値に応じて切り替えられるように構成されていることを特徴とする。
【００３５】
これらにより、入力された制御信号に応じて、位相比較器の出力やチャージポンプ回路の出力が制御されて、フィードバック制御の有無が切り替えられるので、出力クロック信号の周波数拡散を実現できる。
【００３６】
また、請求項５の発明は、
請求項１のクロック生成回路であって、
前記発振器制御回路は、前記被比較信号と前記基準クロック信号との位相差に応じた位相差信号を生成する機能を有する位相比較器と、前記位相差信号に応じた制御電圧を生成する機能を有するチャージポンプ回路とを備え、
前記位相差信号は、位相差をパルス幅で表すパルス信号であり、
前記位相比較器は、出力する位相差信号のパルス幅を実際の位相差に対応するパルス幅から前記制御値に応じたパルス幅に変更して出力するように構成され、
前記チャージポンプ回路は、前記位相差信号のパルス幅に応じた制御電圧を生成するように構成されていることを特徴とする。
【００３７】
また、請求項６の発明は、
請求項１のクロック生成回路であって、
前記発振器制御回路は、前記被比較信号と前記基準クロック信号との位相差に応じた位相差信号を生成する機能を有する位相比較器と、前記位相差信号に応じた制御電圧を生成する機能を有するチャージポンプ回路とを備え、
前記チャージポンプ回路は、出力する電流量が前記制御値に応じて変更されるように構成されていることを特徴とする。
【００３８】
これらにより、位相検出器が出力する信号パルス幅やチャージポンプ回路の電流値が制御されることによって、出力クロック信号のスペクトルの分布が制御されるので、例えば出力クロック信号の周波数を線形的に変化させ、スペクトルの分布を台形状に近づけることが可能になる。
【００３９】
また、請求項７の発明は、
請求項１のクロック生成回路であって、
前記電流経路は、抵抗素子であることを特徴とする。
【００４０】
また、請求項８の発明は、
請求項１のクロック生成回路であって、
前記電流経路は、定電流源であることを特徴とする。
【００４１】
また、請求項９の発明は、
請求項１のクロック生成回路であって、
前記電流経路は、ＭＯＳトランジスタにおけるドレイン端子およびソース端子間の経路であることを特徴とする。
【００４２】
これらにより、小さな回路規模で電流経路を構成することができる。
【００４３】
また、請求項１０の発明は、
請求項１のクロック生成回路であって、
さらに、前記制御値が所定の値になった場合に、前記電流経路に流れる電流を所定の電流量に補正するための補正信号を生成する電流補正回路を備え、
前記電流経路は、前記補正信号に応じて流れる電流量が制御されるように構成されていることを特徴とする。
【００４４】
また、請求項１１の発明は、
請求項１０のクロック生成回路であって、
前記電流補正回路は、流れる電流量が前記電流経路と同じレプリカ回路と、
所定の期間内に前記レプリカ回路を流れた電流による電荷を保持する容量素子と、
前記容量素子が保持した電荷よって生じた電圧と基準電圧とを比較する電圧比較回路とを有し、前記電圧比較回路の比較結果に応じた電圧の補正信号を生成するように構成されていることを特徴とする。
【００４５】
また、請求項１２の発明は、
請求項１１のクロック生成回路であって、
前記電流経路は、ＭＯＳトランジスタにおけるドレイン端子およびソース端子間の経路であり、
前記電流補正回路は、前記容量素子が保持した電荷によって生じた電圧が前記基準電圧よりも低い場合は、前記ＭＯＳトランジスタの基板電位を逆バイアス方向に変化させ、前記基準電圧よりも高い場合は、順バイアス方向に変化させるように前記補正信号を生成するように構成されていることを特徴とする。
【００４６】
これらにより、電流経路を流れる電流量が正確に制御されるので、例えば、温度変化や製造時のプロセスのばらつきによって電流経路の電流量が変化した場合に、電流量を所定の電流量に補正し、周波数の変動範囲を正確に制御することが可能になる。
【００４７】
また、請求項１３の発明は、
請求項１のクロック生成回路であって、
前記電流経路は、前記ノードから電流を流出させるように構成されていることを特徴とする。
【００４８】
これにより、電流経路から電流が流出（リーク）させられるので、フィードバック制御が行われていない時に、出力クロック信号の周波数を低下させることができる。
【００４９】
また、請求項１４の発明は、
請求項１のクロック生成回路であって、
前記電流経路は、前記ノードに電流を流入させるように構成されていることを特徴とする。
【００５０】
これにより、電流経路から電流が流入させられるので、フィードバック制御が行われていない時に、出力クロック信号の周波数を上昇させることができる。
【発明の効果】
【００５１】
本発明によれば、回路規模と消費電力とを増大させることなく、規格などに定められた変動周期および周波数の変動範囲を満足するように、出力クロック信号の周波数拡散を実現できる。
【発明を実施するための最良の形態】
【００５２】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５３】
《発明の実施形態１》
（クロック生成回路の構成）
図１は、本発明の実施形態１に係るクロック生成回路１００の構成を示すブロック図である。同図に示すようにクロック生成回路１００は、電圧制御発振器１１０、位相検出器１２０、マスク回路１３０、チャージポンプ回路１４０、低域通過フィルタ１５０、電流経路１６０、およびカウンタ１７０を備えて構成されている。
【００５４】
電圧制御発振器１１０は、入力された発振周波数制御信号（チャージポンプ信号）の電圧に応じた周波数の出力クロック信号を出力するようになっている。なお、発振周波数制御信号は直流電圧信号である。
【００５５】
位相検出器１２０は、入力された基準クロック信号と出力クロック信号との位相差に応じて、チャージポンプ回路１４０の出力電圧を上昇させるためのＵＰ信号、およびチャージポンプ回路１４０の出力電圧を降下させるためのＤＯＷＮ信号を出力するようになっている。位相検出器１２０は、具体的には、例えば二つのフリップフロップ回路で構成され、一方のフリップフロップは、基準クロック信号の立ち上がりエッジで出力がＨレベルになり、このフリップフロップの出力信号がＵＰ信号として使用される。また、もう一方のフリップフロップは、出力クロック信号の立ち上がりエッジで出力がＨレベルになり、これがＤＯＷＮ信号として使用される。そして、それぞれのフリップフロップはＵＰ信号とＤＯＷＮ信号とが両方ともＨレベルになったときにリセットされ、Ｌレベルを出力するように構成される。このように位相検出器１２０が構成されることによって、ＵＰ信号とＤＯＷＮ信号によって、出力クロック信号と基準クロック信号のエッジの位置関係と位相のずれ量が表される。位相のずれ量は、それぞれの信号のパルス幅によって表される。
【００５６】
マスク回路１３０は、一方の入力がＮＯＴ回路になっているＡＮＤ回路１３０ａ・１３０ｂとを備えて構成され、カウンタ１７０が出力する制御信号（後述）に応じて、位相検出器１２０が出力したＵＰ信号、およびＤＯＷＮ信号をマスクして、チャージポンプ回路１４０に出力するようになっている。具体的には、制御信号がＨレベルの場合には、ＵＰ信号、およびＤＯＷＮ信号はともに、Ｌレベルの信号としてチャージポンプ回路１４０に出力され、制御信号がＬレベルの場合には、位相検出器１２０が出力した論理レベルのＵＰ信号、およびＤＯＷＮ信号が出力される。すなわち、位相検出結果の出力のオン状態（位相差に応じたＵＰ信号、およびＤＯＷＮ信号が出力される状態）、およびオフ状態（位相差に係わらずＬレベルのＵＰ信号、およびＤＯＷＮ信号が出力される状態）がマスク回路１３０によって制御される。
【００５７】
チャージポンプ回路１４０は、前記ＵＰ信号、およびＤＯＷＮ信号に応じて、電圧制御発振器１１０の発振周波数を制御する発振周波数制御信号を出力するようになっている。詳しくは、前記ＵＰ信号がＨレベルの期間は電流を供給して発振周波数制御信号の電圧を上昇させ、ＤＯＷＮ信号がＨレベルの期間は電流をグランド方向に流して発振周波数制御信号の電圧を低下させるようになっている。
【００５８】
低域通過フィルタ１５０は、所定のループ時定数に基づいて、前記発振周波数制御信号を平滑化して高周波成分を除去し、電圧制御発振器１１０に出力するようになっている。
【００５９】
電流経路１６０は、具体的には、例えば抵抗素子や定電流源によって構成され、発振周波数制御信号の電圧を保持するノードから、電圧制御発振器１１０が安定して発振する電圧値より低い電圧値を印加されたノードに電流を流すようになっている。すなわち、電流経路１６０を流れる電流によって電圧制御発振器１１０に入力される発振周波数制御信号の電圧は常に低下しようとしていることになる。
【００６０】
電流経路１６０が流す電流量によって、出力クロック信号の周波数を変動させる範囲を設定することができる。電流量は、出力クロック信号の周波数を変動させる範囲と変動周期から求められ、例えば、発振周波数制御信号の電圧が１Ｖの場合に電圧制御発振器１１０が２５０ＭＨｚの出力クロック信号を出力し、感度が１００ＭＨｚ／Ｖであり、電圧制御発振器１１０の発振周波数制御信号の電圧を保持するノードが３００ｐＦの容量で、周波数の変動範囲が２５０ＭＨｚ〜２４８．７５ＭＨｚ（変化量０．５％）、周波数が２５０ＭＨｚから２４８．７５ＭＨｚになってから再び２５０ＭＨｚに戻るまでの周波数の変動周期が３０ＫＨｚの場合を考えると、電流経路１６０は２２５ｎＡの電流を流すように構成する。
【００６１】
２２５ｎＡの電流経路１６０としては、具体的には常時オフ状態のＮＭＯＳトランジスタを用いることができる。例えば９０ｎｍＣＭＯＳプロセスによるトランジスタでは、一般に５ｎＡ／μｍ程度のオフリーク電流があると言われているため、ゲート長４５μｍで常時オフ状態のＮＭＯＳトランジスタを用いることができる。
【００６２】
なお、特別の回路素子を電流経路１６０として用意せず、電圧制御発振器１１０内部で発振周波数制御信号を印加される回路素子によって発生するリーク電流を利用してもよい。
【００６３】
なお、電流経路１６０を定電流源によって構成すれば、抵抗素子によって構成する場合よりも流れる電流を正確に一定値にできる。
【００６４】
カウンタ１７０は、出力クロック信号のサイクル数を計測し、所定のサイクル数を計測するごとに論理レベルが反転する制御信号を出力するようになっている。具体的には、カウンタ１７０は、計測したサイクル数が所定のサイクル数に達した場合に、計測したサイクル数をリセットし、制御信号のレベルを反転させたうえで同じ動作を繰り返すようになっている。すなわち、カウンタ１７０が出力する制御信号は、Ｌレベル→Ｈレベル→Ｌレベル→・・・というクロック信号状の波形となる。この制御信号の周期は、出力クロック信号の変動周期となるので、設定したい変動周期に応じて、カウンタ１７０がリセットされるサイクル数を決定すればよい。
【００６５】
（クロック生成回路の動作）
前記のように構成されたクロック生成回路１００では、カウンタ１７０が出力クロック信号のサイクル数を所定数カウントして、制御信号がＨレベルになると、位相検出器１２０が出力するＵＰ信号、およびＤＯＷＮ信号の論理レベルに係わらず、チャージポンプ回路１４０には、ＬレベルのＵＰ信号、およびＬレベルのＤＯＷＮ信号が入力される。これにより、電流経路１６０から低域通過フィルタ１５０の出力がリークさせられ、電圧制御発振器１１０に入力される発振周波数制御信号の電圧が徐々に低下し、その結果発振周波数が低下する。
【００６６】
その後、カウンタ１７０が所定数の出力クロック信号をカウントして、制御信号がＬレベルになると、出力クロック信号と基準クロック信号とが位相検出器１２０で位相が比較され、位相差に応じたＵＰ信号、およびＤＯＷＮ信号が出力される。ＵＰ信号、およびＤＯＷＮ信号は、カウンタ１７０が出力する制御信号がＬレベルの期間は、位相検出器１２０が出力したレベルのままチャージポンプ回路１４０に出力される。チャージポンプ回路１４０は、低域通過フィルタ１５０を介して、入力されたＵＰ信号、およびＤＯＷＮ信号に応じた発振周波数制御信号を電圧制御発振器１１０に出力する。これにより、フィードバックループが形成され、例えば、電流経路１６０から電流がリークすることによって、出力クロック信号が基準クロック信号より低い周波数になっている場合には、位相検出器１２０からＨレベルのＵＰ信号が出力され、電圧制御発振器１１０に入力される発振周波数制御信号の電圧は上昇する。そして、出力クロック信号の周波数が徐々に上昇して、基準クロック信号の周波数に近づいていく。
【００６７】
すなわち、カウンタ１７０の出力がＬレベルの期間は、低域通過フィルタ１５０の出力が電流経路１６０を介してリークしていても、いわゆるＰＬＬ回路における位相同期の動作が行われることによって、出力クロック信号は、基準クロック信号と同期させられる。
【００６８】
その後カウンタ１７０が所定数の出力クロック信号をカウントして、制御信号が再びＨレベルになると、再び出力クロック信号の周波数が徐々に低下していく。
【００６９】
図２は、上記のようにカウンタ１７０が出力する制御信号に応じて、発振周波数制御信号の電圧が変化する様子を示したものである。同図においてＡは位相検出器１２０の出力がマスクされて、位相検出器１２０の出力がオフ状態の期間であり、電流経路１６０によるリークのため、発振周波数制御信号の電圧が徐々に低下している。またＢは位相検出器１２０の出力がオン状態の期間であり、フィードバックループの作用によって、発振周波数制御信号の電圧が徐々に上昇させられている。
【００７０】
なお、図２では電圧制御発振器１１０に入力される発振周波数制御信号は、電圧の変化量が一定ではないが、電流経路１６０として定電流源を用いた場合は、Ａの期間における発振周波数制御信号の電圧の変化量が一定になる。
【００７１】
上記のように、本実施形態によれば、回路規模や消費電力を増大させることなく、規格などに定められた変動周期および周波数の変動範囲を満足するように、出力クロック信号の周波数拡散を実現できる。
【００７２】
なお、電流経路１６０の流す電流量は、所定の電流制御信号を入力して制御するようにしてもよい。具体的には、電流経路１６０が定電流源の場合は、例えば、電流制御信号がＨレベルのときオンとなり、Ｌレベルのときオフとなるスイッチを備えることで電流量の制御が実現できる。
【００７３】
また、電流経路１６０がトランジスタのオン抵抗やオフリークで実現されている場合には、前記電流制御信号がＬレベルのときに基板電位に逆バイアスをかけて電流を流れにくくすることなどによって電流量の制御が実現できる。
【００７４】
《実施形態１の変形例》
位相検出器１２０は、例えば図３に示すように構成してもよい。この位相検出器１２０は、基準クロック信号の立ち上がりエッジで出力がＨレベルになるフリップフロップ（出力信号がＵＰ信号として使用される）と、出力クロック信号の立ち上がりエッジで出力がＨレベルになるフリップフロップ（出力信号がＤＯＷＮ信号として使用される）を備え、それぞれのフリップフロップは、それぞれの出力がともにＨレベルになったとき、または制御信号がＨレベルになった時に、両方のフリップフロップがリセットされて、Ｌレベルの信号を出力するように構成されている。
【００７５】
位相検出器１２０をこのように構成した場合は、マスク回路１３０は設けず、２つのフリップフロップの出力信号をチャージポンプ回路１４０に入力するようにクロック生成回路を構成する。
【００７６】
これにより、制御信号がＨレベルの期間は、ＵＰ信号、およびＤＯＷＮ信号はともにＬレベルの信号がチャージポンプ回路１４０に出力され、また、制御信号がＬレベルの期間は、基準クロック信号と出力クロック信号の位相差に応じたＵＰ信号、およびＤＯＷＮ信号がチャージポンプ回路１４０に出力される。
【００７７】
したがって、本変形例においても、回路規模や消費電力を増大させることなく、実施形態１のクロック生成回路と同様の出力クロック信号の周波数拡散を実現できる。
【００７８】
《発明の実施形態２》
図４は、本発明の実施形態２に係るクロック生成回路２００の構成を示すブロック図である。クロック生成回路２００は、実施形態１の電流経路１６０に代えて電流経路２６０を備え、さらに電流値補正回路２８０を備えて構成されている点が実施形態１のクロック生成回路と異なっている点である。なお、以下の実施形態や変形例において前記実施形態１等と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
【００７９】
電流経路２６０は、発振周波数制御信号が入力される電圧制御発振器１１０のノードから、電圧制御発振器１１０が安定して発振する電圧値より低い電圧値を印加されたノードに、電流値補正回路２８０が出力する補正信号の電圧に応じた量の電流を流すようになっている。電流経路２６０は、具体的には、例えば図４に示すように、ＮＭＯＳトランジスタで構成され、補正信号によってＮＭＯＳトランジスタの基板電位が制御されるようになっている。
【００８０】
電流値補正回路２８０は、電流経路２６０の電流量を所定の電流量に補正するための補正信号を出力するようになっている。電流値補正回路２８０は、具体的には、図５に示すように、レプリカ回路２８１、比較器２８２、リセットトランジスタ２８３、電圧保持回路２８４、およびインバータ２８５を備えて構成されている。
【００８１】
レプリカ回路２８１は、レプリカ電流経路２８１ａと容量素子２８１ｂとから構成されている。
【００８２】
レプリカ電流経路２８１ａは、電流経路２６０と同じ構成の電流経路である。
【００８３】
容量素子２８１ｂは、リセットトランジスタ２８３がオフの場合に、レプリカ電流経路２８１ａが流した電流に応じた電荷を保持するようになっている。
【００８４】
比較器２８２は、容量素子２８１ｂが保持した電荷よって生じた電圧と、入力された基準電圧との電圧を比較し、電圧の差に応じた電圧の補正信号を出力するようになっている。詳しくは、基準電圧の方が高い場合は、補正信号の電位を上昇させ、基準電圧の方が低い場合は補正信号の低下させる。
【００８５】
リセットトランジスタ２８３は、制御信号がＬレベルの時に、容量素子２８１ｂに保持された電荷をディスチャージ（リセット）するようになっている。
【００８６】
電圧保持回路２８４は、制御信号がＨレベルからＬレベルに遷移したタイミング（すなわち、位相検出器１２０が出力したＵＰ信号、およびＤＯＷＮ信号に応じて電圧制御発振器１１０の発振周波数が制御される状態に遷移したタイミング）で、比較器２８２が出力した補正信号を保持して出力するようになっている。補正信号の変動範囲および変化量は、電流経路１６０およびレプリカ電流経路２８１ａに用いられたＮＭＯＳトランジスタの基板電位に適した範囲に設定すればよい。
【００８７】
インバータ２８５は、カウンタ１７０が出力した制御信号のレベルを反転させるようになっている。
【００８８】
上記のように構成されたクロック生成回路２００では、制御信号がＨレベルの期間は、リセットトランジスタ２８３がオフ状態なので、容量素子２８１ｂはレプリカ電流経路２８１ａが流した電流を保持する。比較器２８２は、容量素子２８１ｂに保存された電荷によって生じた電圧と基準電圧とを比較し、基準電圧の方が高い場合は、補正信号の電位を上昇させ、基準電圧の方が低い場合は補正信号の電位を低下させる。
【００８９】
そして電圧保持回路２８４は、制御信号がＨレベルからＬレベルに遷移するタイミングで、比較器２８２の出力を保持し、補正信号として出力する。電流経路１６０およびレプリカ電流経路２８１ａを構成するＮＭＯＳトランジスタは、この時の補正信号の電圧に応じ、流れる電流量が制御（補正）される。
【００９０】
また、これと同時にリセットトランジスタ２８３がオン状態になり、容量素子２８１ｂに保存された電荷がディスチャージされる。
【００９１】
このように、本実施形態によれば、電圧制御発振器１１０の制御が行われていない期間に、電流経路１６０を流れた総電流量が参照され、電流経路１６０の電流値が補正されるので、例えば温度変化や製造時のプロセスのばらつきによって電流経路２６０の電流量が変化した場合等にも、電圧制御発振器１１０の周波数の変動範囲を正確に制御することが可能になる。
【００９２】
なお、電流経路１６０およびレプリカ電流経路２８１ａが流す電流は先に述べたとおり微小な値であるため、比較器２８２の感度が不足することが考えられるが、この場合は容量素子２８１ｂを小さくしたり、レプリカ電流経路２８１ａの電流をカレントミラー回路等によって増幅してから容量素子２８１ｂに保存すればよい。この場合の基準電圧は、電圧制御発振器１１０に入力する発振周波数制御信号の変動量だけでなく、容量素子２８１ｂの容量や、レプリカ電流経路２８１ａの電流を増幅した場合における増幅率を考慮して設定する必要がある。
【００９３】
また、本実施形態では、制御信号がＨレベルのときに、比較器２８２が動作して、制御信号がＬレベルになったタイミングで補正信号を更新する例を説明したが、常にこのような動作を常時継続して行う必要はなく、例えば、トレーニング期間として規定される特定の期間のみ比較器２８２で電圧の比較を行って補正信号を出力し、その他の期間では、補正信号を固定するようにしてもよい。
【００９４】
《実施形態２の変形例》
容量素子２８１ｂに保持された電荷よって生じた電圧と基準電圧を比較する代わりに、電圧制御発振器１１０に入力される発振周波数制御信号の電圧と、入力された基準電圧とを直接比較してもよい。具体的には、図６に示すように実施形態２の電流値補正回路２８０に代えてバイアス制御回路３８０を設ける。
【００９５】
バイアス制御回路３８０は、電圧制御発振器１１０に入力される発振周波数制御信号の電圧と基準電圧とを比較し、比較結果に応じた電圧の補正信号を出力すようになっている。具体的には、バイアス制御回路３８０は、比較器２８２と電圧保持回路２８４とを備えて構成され、比較器２８２で発振周波数制御信号の電圧と基準電圧とを比較し、電圧の差に応じた電圧の補正信号を出力するようになっている。
【００９６】
電流経路２６０が前記のようにＮＭＯＳトランジスタで構成されている場合は、バイアス制御回路３８０で前記ＮＭＯＳトランジスタ（電流経路２６０）の基板電位を制御することによって、ＮＭＯＳトランジスタを流れる微小な電流量を制御することができる。
【００９７】
すなわち、基板電位を制御できるトランジスタとバイアス制御回路３８０との組み合わせにより、電荷の移動によって電位が変化する電位源（例えば、コンデンサ）に対して、電圧が一定になるように電流量を制御することができる。
【００９８】
このように構成された、クロック生成回路では、カウンタ１７０が出力する制御信号がＨレベルになると、前記ＮＭＯＳトランジスタ（電流経路２６０）の基板電位が制御され、電圧制御発振器１１０に入力される発振周波数制御信号の電圧が、バイアス制御回路３８０に入力されている基準電圧と同じ電圧になるまで、電流が電流経路２６０を介して流れる。この結果、電圧制御発振器１１０が出力する出力クロック信号の周波数は、バイアス制御回路３８０に入力された基準電圧に応じた周波数になる。
【００９９】
したがって、本実施形態によれば、出力クロック信号の周波数の変動範囲をより正確に設定することが可能になる。
【０１００】
なお、電流経路２６０の例としてオフ状態のＮＭＯＳトランジスタを使う構成を説明したが、実施形態１でも述べたように、電流経路としては、電圧制御発振器１１０などが備えた回路素子を用いて、そのリーク電流を補正信号で制御してもよい。例えばトランジスタのリーク電流は数ｎＡであり、かつ、この値は基板バイアス効果によって制御できるので、前記のようなレプリカ回路によって補正をかけながら用いることによって、周波数拡散のための発振周波数制御信号の制御だけでなく、汎用的なバイアス電圧制御手段として有効である。
【０１０１】
《発明の実施形態３》
実施形態３では、出力クロック信号の周波数を線形的に変化させ、スペクトルの分布を台形状に近づけることが可能な回路の例を説明する。
【０１０２】
上記の実施形態１，２や各変形例で説明したカウンタ１７０の出力は、ＨレベルまたはＬレベルの二値信号なので、位相検出器１２０の出力がマスク回路１３０によって、オフ状態からオン状態に切り替わった瞬間に、電圧制御発振器１１０の出力クロック信号と基準クロック信号の位相差が最も大きくなる。位相差が大きいと、ＵＰ信号のパルス幅が非常に長くなるため、電圧制御発振器１１０に入力される発振周波数制御信号の電圧が急激に上昇させられ、その後、二つのクロック信号の位相差が小さくなるにつれて発振周波数制御信号の電圧の変化量は小さくなる。この結果、電圧制御発振器１１０の入力電圧は図２に示すような波形となって、出力クロック信号の周波数が線形的に変化せず、スペクトルの分布を台形状にすることは難しい。
【０１０３】
そこで、実施形態３では、実施形態１、または実施形態２において、マスク回路１３０は設けず、カウンタ１７０を位相検出器１２０の状態（オン状態、またはオフ状態）が変化した時刻からの経過時間を示す多値の制御信号を出力するように構成し、制御信号の示す値に応じて位相検出器１２０の感度を変更するように構成する。
【０１０４】
詳しくは、位相検出器１２０は、電圧制御発振器１１０の周波数を低下させる期間には、制御信号の示す値が大きいほど位相検出器１２０の感度を徐々に下げて最終的にはオフ状態になるように構成する。これにより、電流経路１６０によって電圧制御発振器１１０に入力される発振周波数制御信号が急激に低下することを避けることが可能になる。
【０１０５】
一方、電圧制御発振器１１０の発振周波数を上昇させる期間には、制御信号の示す値が大きいほど位相検出器１２０の感度を徐々に上げるように構成する。これにより、電圧制御発振器１１０に入力される発振周波数制御信号を線形的に変化させることが可能になり、出力クロック信号の周波数の変化量を一定にすることができる。
【０１０６】
このような、位相検出器１２０の感度の変更は、出力する信号の波形を鈍らせることで実現できる。具体的には、例えばＵＰ信号のパルス幅を狭くするには、ＵＰ信号を所定量だけ遅延させた信号と、元のＵＰ信号との論理積を求めて出力することによって、ＵＰ信号のパルス幅を狭くすることができる。ＤＯＷＮ信号についても同様にしてパルス幅を狭くすることができる。
【０１０７】
また、カウンタ１７０は、電圧制御発振器１１０の周波数を低下させる期間の初めから、発振周波数を上昇させる期間の終わりまでインクリメントされ、次の電圧制御発振器１１０の周波数を低下させる期間に遷移する際にリセットされるように構成する。
【０１０８】
このようにクロック生成回路が構成されることによって、カウンタ１７０のカウント結果に応じて、位相検出器１２０が出力するＵＰ信号、およびＤＯＷＮ信号のパルス幅が変更されるので、チャージポンプ回路１４０が出力する発振周波数制御信号は、図７に示すように線形的に変化し、例えば位相差が最も大きくなったタイミングにも電圧制御発振器１１０の出力クロック信号の周波数が急激に変化しないようにできる。
【０１０９】
上記のように、本実施形態によれば、電圧制御発振器１１０の出力クロック信号の周波数を線形的に変化させることができるので、スペクトルの分布を制御して、例えばスペクトルの分布を台形状に近づけることが可能になる。
【０１１０】
なお、実施形態２のクロック生成回路を基に実施形態３の回路を構成する場合には、図７に示す期間Ａには電流値補正回路２８０のリセットトランジスタ２８３がオフ状態となるするように電流値補正回路２８０を構成する。
【０１１１】
また、カウンタ１７０は、図７に示すように期間Ａの初めから期間Ｂの終わりまで制御信号がインクリメントされ、次の期間Ａに遷移する際にリセットされる例を説明したが、期間Ａ、期間Ｂ両方の終わりでリセットされるように構成しても良い。この場合は、現状が期間Ａか期間Ｂかを示す別の信号を例えばカウンタ１７０から出力する必要がある。
【０１１２】
また、実施形態３においては、上記のように位相検出器１２０の感度を変更する代わりに、チャージポンプ回路１４０の電流量を複数段階に制御できるように構成し、カウンタ１７０が出力する制御信号が示す値に応じて、電流量を切り替えるようにしてもよい。
【０１１３】
なお、上記の各実施形態や変形例で示した、各信号のレベルとそのレベルが示す内容との対応関係などは一例であり、これらに限るものではない。
【０１１４】
また、上記の各実施形態や変形例では、一般的なＰＬＬ回路のように、電圧制御発振器の出力クロック信号を位相比較器にフィードバックする経路上に分周回路を配置し、電圧制御発振器の発振周波数を制御するようにしてもよい。
【０１１５】
また、上記の各実施形態や変形例では、位相検出器１２０の出力をマスクすることによって、フィードバック制御が行われないようにする例を示したが、例えばチャージポンプ回路１４０や低域通過フィルタ１５０の出力を遮断するなどして、フィードバック制御が行われないようにしてもよい。
【０１１６】
また、上記の各実施形態や変形例では、電流経路から電流が流出する例を説明したが、電流経路に例えば電流源を接続するなどして、電流が流入するように構成してもよい。
【産業上の利用可能性】
【０１１７】
本発明にかかるクロック生成回路は、回路規模と消費電力とを増大させることなく、規格などに定められた変動周期および周波数の変動範囲を満足するように、出力クロック信号の周波数拡散を実現できるという効果を有し、例えばプロセッサや同期回路などに用いられ、フィードバック制御によって基準クロック信号に同期したクロック信号を生成するクロック生成回路（ＰＬＬ回路）等として有用である。
【図面の簡単な説明】
【０１１８】
【図１】本発明の実施形態１に係るクロック生成回路の構成を示すブロック図である。
【図２】制御信号（オンとオフとの２値）と発振周波数制御信号等との関係を示す図である。
【図３】位相検出器の変形例を示すブロック図である。
【図４】本発明の実施形態２に係るクロック生成回路の構成を示すブロック図である。
【図５】電流値補正回路の構成を示すブロック図である。
【図６】バイアス制御回路によりリーク電流を制御する回路の例を示すブロック図である。
【図７】制御信号（多値）と発振周波数制御信号等との関係を示す図である。
【図８】従来のクロック生成回路（ＰＬＬ回路）の構成を示すブロック図である。
【図９】周波数拡散機能を備えた従来のクロック生成回路の構成を示すブロック図である。
【符号の説明】
【０１１９】
１００      クロック生成回路
１１０      電圧制御発振器
１２０      位相検出器
１３０      マスク回路
１３０ａ    ＡＮＤ回路
１３０ｂ    ＡＮＤ回路
１４０      チャージポンプ回路
１５０      低域通過フィルタ
１６０      電流経路
１７０      カウンタ
２００      クロック生成回路
２６０      電流経路
２８０      電流値補正回路
２８１      レプリカ回路
２８１ａ    レプリカ電流経路
２８１ｂ    容量素子
２８２      比較器
２８３      リセットトランジスタ
２８４      電圧保持回路
２８５      インバータ
３８０      バイアス制御回路
５００      ＰＬＬ回路
５１０      電圧制御発振器
５２０      分周回路
５３０      位相検出器
５４０      チャージポンプ回路
５５０      低域通過フィルタ
６００      クロック生成回路
６１０      電圧制御発振器
６６０      制御回路
６７０      エッジ出現時間調整回路
６８０      変調クロック信号生成回路
【図１】
2006295602.tif 000003
【図２】
2006295602.tif 000004
【図３】
2006295602.tif 000005
【図４】
2006295602.tif 000006
【図５】
2006295602.tif 000007
【図６】
2006295602.tif 000008
【図７】
2006295602.tif 000009
【図８】
2006295602.tif 000010
【図９】
2006295602.tif 000011